(57)【要約】【課題】表示パネルの非表示領域を減少させることができ、シーリング部材の硬化過程でシーリング部材と重畳した回路素子の不良を防止できる有機発光表示装置を提供する。【解決手段】本発明による有機発光表示装置は、表示領域と、前記表示領域に隣接した非表示領域とが定義されたベース層と、前記ベース層上に配置され、共通電圧を受信する電源供給ラインと、前記電源供給ライン上に重畳して配置され、前記電源供給ラインと接続される補助電源供給パターンとを含む回路素子層と、前記回路素子層上に配置される第１電極と、前記第１電極上に配置される発光層と、前記発光層上に配置され、前記補助電源供給パターンに電気的に接続される第２電極とを含む表示素子層と、前記表示素子層上に配置される封止層と、前記回路素子層と前記封止層との間に配置され、平面上で前記非表示領域内に前記補助電源供給パターンと重畳して配置されるシーリング部材とを有する。【選択図】  図３
2019197723.tif 000002
【特許請求の範囲】
【請求項１】
表示領域と、前記表示領域に隣接した非表示領域とが定義されたベース層と、
前記ベース層上に配置され、共通電圧を受信する電源供給ラインと、前記電源供給ライン上に重畳して配置され、前記電源供給ラインと接続される補助電源供給パターンと、を含む回路素子層と、
前記回路素子層上に配置される第１電極と、前記第１電極上に配置される発光層と、前記発光層上に配置され、前記補助電源供給パターンに電気的に接続される第２電極と、を含む表示素子層と、
前記表示素子層上に配置される封止層と、
前記回路素子層と前記封止層との間に配置され、平面上で前記非表示領域内に前記補助電源供給パターンと重畳して配置されるシーリング部材と、を有することを特徴とする有機発光表示装置。
【請求項２】
前記補助電源供給パターンは、前記シーリング部材と接触することを特徴とする請求項１に記載の有機発光表示装置。
【請求項３】
前記表示素子層は、前記非表示領域内に配置され、前記第１電極と同じ層上に配置され、前記補助電源供給パターンに接続される補助パターンをさらに含むことを特徴とする請求項１に記載の有機発光表示装置。
【請求項４】
前記回路素子層は、前記電源供給ラインと前記補助電源供給パターンとの間に配置され、前記電源供給ラインと前記補助電源パターンとが接続されるコンタクトホールが提供される第１中間絶縁層と、
前記補助電源供給パターンと前記補助パターンとの間に配置され、前記補助電源供給パターンと前記補助パターンとが接続されるコンタクトホールが提供される第２中間絶縁層と、をさらに含み、
前記表示素子層は、前記補助パターンと前記第２電極との間に配置され、前記補助パターンと前記第２電極とが接続されるコンタクトホールと、
前記発光層が配置される開口部が提供される画素定義膜と、をさらに含むことを特徴とする請求項３に記載の有機発光表示装置。
【請求項５】
前記回路素子層は、走査信号を受信する制御電極と、データ信号を受信する入力電極と、出力電極と、を含むスイッチングトランジスタと、
前記スイッチングトランジスタの前記出力電極に接続される入力電極を有する駆動トランジスタと、
発光信号を受信する制御電極を含み、電圧ラインと前記駆動トランジスタとの間に接続されるか、あるいは、前記駆動トランジスタと前記第１電極との間に接続される発光制御トランジスタと、をさらに含むことを特徴とする請求項１に記載の有機発光表示装置。
【請求項６】
前記回路素子層は、前記発光制御トランジスタに前記発光信号を提供する発光ライン駆動回路と、
前記スイッチングトランジスタに前記走査信号を提供するゲート駆動回路と、をさらに含み、
平面上で、前記発光ライン駆動回路は、前記ゲート駆動回路に比べて前記表示領域からさらに遠くに配置されることを特徴とする請求項５に記載の有機発光表示装置。
【請求項７】
前記補助電源供給パターンは、前記発光ライン駆動回路と重畳することを特徴とする請求項６に記載の有機発光表示装置。
【請求項８】
前記補助電源供給パターンは、前記電源供給ラインより融点が大きな物質を含むことを特徴とする請求項１に記載の有機発光表示装置。
【請求項９】
前記回路素子層は、前記共通電圧よりも大きい電源電圧を受信する電圧ラインと、前記電圧ラインの上部に配置され、前記電圧ラインと接続された補助電圧パターンと、をさらに含むことを特徴とする請求項１に記載の有機発光表示装置。
【請求項１０】
前記補助電圧パターンは、前記補助電源供給パターンと同じ層上に配置され、前記シーリング部材と重畳することを特徴とする請求項９に記載の有機発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光表示装置に関し、特に、表示パネルの非表示領域を減少させることができるシーリング部材を有する有機発光表示装置に関する。
【背景技術】
【０００２】
有機発光表示装置は、視野角が広くコントラストが優れているだけでなく、応答速度が速いという長所を持っており、近年、多様なディスプレイ装置に採用されている。
有機発光表示装置は、光を発する有機発光ダイオードを含むが、有機発光ダイオードは、水分及び酸素に脆弱である。
このため、有機発光表示装置の外郭にシーリング部材が配置されて、有機発光ダイオードを密封する。
【０００３】
しかしながら、シーリング部材は、下部基板と上部基板との間に硬化性物質を配置した後、硬化して形成するが、硬化過程においてシーリング部材周辺の回路素子に不良が発生する可能性があるという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８３５０４６６号明細書
【特許文献２】米国特許第９３６２５３１号明細書
【特許文献３】韓国登録特許第１０−１２６６０２３号公報
【特許文献４】韓国公開特許第１０−２０１５−０１１４０１０号公報
【特許文献５】韓国公開特許第１０−２０１５−００４３１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記従来の有機発光表示装置における問題点に鑑みてなされたものであって、本発明の目的は、表示パネルの非表示領域を減少させることができ、シーリング部材の硬化過程でシーリング部材と重畳した回路素子の不良を防止できる有機発光表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による有機発光表示装置は、表示領域と、前記表示領域に隣接した非表示領域とが定義されたベース層と、前記ベース層上に配置され、共通電圧を受信する電源供給ラインと、前記電源供給ライン上に重畳して配置され、前記電源供給ラインと接続される補助電源供給パターンと、を含む回路素子層と、前記回路素子層上に配置される第１電極と、前記第１電極上に配置される発光層と、前記発光層上に配置され、前記補助電源供給パターンに電気的に接続される第２電極と、を含む表示素子層と、前記表示素子層上に配置される封止層と、前記回路素子層と前記封止層との間に配置され、平面上で前記非表示領域内に前記補助電源供給パターンと重畳して配置されるシーリング部材と、を有することを特徴とする。
【０００７】
前記補助電源供給パターンは、前記シーリング部材と接触することが好ましい。
前記表示素子層は、前記非表示領域内に配置され、前記第１電極と同じ層上に配置され、前記補助電源供給パターンに接続される補助パターンをさらに含むことが好ましい。
前記回路素子層は、前記電源供給ラインと前記補助電源供給パターンとの間に配置され、前記電源供給ラインと前記補助電源パターンとが接続されるコンタクトホールが提供される第１中間絶縁層と、前記補助電源供給パターンと前記補助パターンとの間に配置され、前記補助電源供給パターンと前記補助パターンとが接続されるコンタクトホールが提供される第２中間絶縁層と、をさらに含み、前記表示素子層は、前記補助パターンと前記第２電極との間に配置され、前記補助パターンと前記第２電極とが接続されるコンタクトホールと、前記発光層が配置される開口部が提供される画素定義膜と、をさらに含むことが好ましい。
前記回路素子層は、走査信号を受信する制御電極と、データ信号を受信する入力電極と、出力電極と、を含むスイッチングトランジスタと、前記スイッチングトランジスタの前記出力電極に接続される入力電極を有する駆動トランジスタと、発光信号を受信する制御電極を含み、電圧ラインと前記駆動トランジスタとの間に接続されるか、あるいは、前記駆動トランジスタと前記第１電極との間に接続される発光制御トランジスタと、をさらに含むことが好ましい。
【０００８】
前記回路素子層は、前記発光制御トランジスタに前記発光信号を提供する発光ライン駆動回路と、前記スイッチングトランジスタに前記走査信号を提供するゲート駆動回路と、をさらに含み、平面上で、前記発光ライン駆動回路は、前記ゲート駆動回路に比べて前記表示領域からさらに遠くに配置されることが好ましい。
前記補助電源供給パターンは、前記発光ライン駆動回路と重畳することが好ましい。
前記補助電源供給パターンは、前記電源供給ラインより融点が大きな物質を含むことが好ましい。
前記回路素子層は、前記共通電圧よりも大きい電源電圧を受信する電圧ラインと、前記電圧ラインの上部に配置され、前記電圧ラインと接続された補助電圧パターンと、をさらに含むことが好ましい。
前記補助電圧パターンは、前記補助電源供給パターンと同じ層上に配置され、前記シーリング部材と重畳することが好ましい。
【０００９】
前記補助電圧パターンは、前記シーリング部材と接触することが好ましい。
前記回路素子層は、前記非表示領域に配置されたパッド部をさらに含むことが好ましい。
平面上で前記補助電圧パターンは、前記パッド部と前記表示領域との間に配置されることが好ましい。
前記回路素子層は、データライン及びデマルチプレクサをさらに含むことが好ましい。
前記デマルチプレクサは、前記パッド部と前記データラインとの間に接続されることが好ましい。
平面上で前記補助電圧パターンは、前記デマルチプレクサをカバーすることが好ましい。
前記回路素子層は、前記非表示領域に配置された静電気防止パターンをさらに含むことが好ましい。
平面上で前記補助電圧パターンは、前記静電気防止パターンをカバーすることが好ましい。
前記回路素子層は、前記補助電源供給ターンの下部に配置された絶縁層をさらに含むことが好ましい。
前記補助電源供給パターンにホールが提供され、前記ホールを通じて前記シーリング部材は、前記絶縁層又は前記ベース層に接触されることが好ましい。
【００１０】
また、上記目的を達成するためになされた本発明による有機発光表示装置は、ベース層、電源供給ライン、電圧供給ライン、補助電源供給パターン、補助電圧パターン、有機発光素子、封止層、及びシーリング部材を含むことを特徴とする。
【００１１】
前記電源供給ラインは、前記ベース層上に配置され、共通電圧を受信することが好ましい。
前記電圧供給ラインは、前記ベース層上に配置され、前記共通電圧よりも大きい電源電圧を受信することが好ましい。
前記補助電源パターンは、前記電源供給ライン上に重畳して配置され、前記電源供給ラインと接続されることが好ましい。
前記補助電圧パターンは、前記電圧供給ライン上に重畳して配置され、前記電圧供給ラインと接続されることが好ましい。
前記有機発光素子は、前記補助電源供給パターン及び前記補助電圧パターンの上部に配置されることが好ましい。
前記封止層は、前記有機発光素子上に配置されることが好ましい。
前記シーリング部材は前記ベース層と前記封止層との間に配置されて前記有機発光素子を密封し、前記補助電源供給パターン及び前記補助電圧パターンと重畳することが好ましい。
前記補助電源供給パターンは前記補助電圧パターンと同じ層上に配置されることが好ましい。
前記補助電源供給パターン及び前記補助電圧パターンのそれぞれは、前記電源供給ライン及び前記電圧供給ラインのそれぞれよりも、さらに大きい融点を有する物質を含むことが好ましい。
前記補助電源供給パターン及び前記補助電圧パターンのそれぞれは、前記シーリング部材と接触することが好ましい。
【００１２】
また、上記目的を達成するためになされた本発明による有機発光表示装置は、ベース層、トランジスタ、有機発光素子、電源供給ライン、補助電源供給パターン、封止層、及びシーリング部材を含むことを特徴とする。
【００１３】
前記トランジスタは、前記ベース層上に配置され、制御電極、入力電極、及び出力電極を含むことが好ましい。
前記有機発光素子は、前記トランジスタの上部に配置され、前記トランジスタと接続されることが好ましい。
前記電源供給ラインは、前記ベース層上に配置され、一定の電圧を受信し、前記トランジスタの前記制御電極、前記入力電極、及び前記出力電極のいずれか１つと同じ層上に配置されることが好ましい。
前記補助電源供給パターンは、前記電源供給ライン及び前記トランジスタの上部に配置され、前記有機発光素子の下部に配置され、前記電源供給ラインと接続されることが好ましい。
前記封止層は、前記有機発光素子上に配置されることが好ましい。
前記シーリング部材は、前記ベース層と前記封止層との間に配置されて前記有機発光素子を密封し、前記補助電源供給パターン及び前記補助電圧パターンと重畳することが好ましい。
【発明の効果】
【００１４】
本発明に係る有機発光表示装置によれば、シーリング部材が画素駆動回路の一部であり、発光ライン駆動回路と重畳するので、表示パネルの非表示領域を減少させることができる。
また、シーリング部材の硬化過程で、補助電源供給パターンが電源供給ラインより融点が大きな物質を含むことにより、シーリング部材と重畳した回路素子の不良を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による表示装置の概略的な分解斜視図である。
【図２】図１の表示モジュールの概略断面図である。
【図３】本発明の一実施形態による表示パネルの平面図である。
【図４】図３の一つの画素（ＰＸ）の等価回路図である。
【図５】図３のＩ−Ｉ’線に沿って切断した断面図である。
【図６】図３のＡＡ領域を拡大して示す図である。
【図７】図３のＩＩ−ＩＩ’線に沿って切断した断面図である。
【図８】本発明の他の実施形態による表示装置で、表示パネルの一部を切断して示す断面図である。
【図９】本発明の他の実施形態による表示装置の表示パネルの一部の回路を示す回路図である。
【図１０】図９の実施形態による表示パネルの一部を切断して示す断面図である。
【発明を実施するための形態】
【００１６】
次に、本発明に係る有機発光表示装置を実施するための形態の具体例を図面を参照しながら説明する。
【００１７】
本明細書で、ある構成要素（又は領域、層、部分など）が、他の構成要素に対し「上にある」、「接続される」、又は「結合される」と言及されている場合には、それは他の構成要素上に直接接続／結合されることができたり、又はそれらの間に第３構成要素が配置されることもできたりするのを意味する。
同一の図面符号は同一の構成要素を指し示す。
なお、図面において、構成要素の厚さ、比率、及び寸法は、技術的な内容の効果的な説明のために誇張されたものである。
「及び／又は」は、関連された構成の定義できる、１つ以上の組み合わせをすべて含む。
【００１８】
第１、第２などの用語は、多様な構成要素を説明するために使用することができるが、構成要素は、用語によって限定されてはならない。
用語は、１つの構成要素を他の構成要素から区別するためにのみ使用される。
例えば、本発明の権利範囲を逸脱せずに、第１構成要素は、第２構成要素として命名することができ、同様に第２構成要素も第１構成要素として命名することができる。
単数の表現は、文脈上明らかに別の意味を表さない限り、複数の表現を含む。
なお、「下に」、「下側に」、「上に」、「上側に」などの用語は、図面に示された構成の関連関係を説明するために使用される。
用語は、相対的な概念であり、図面に表示された方向を基準に説明される。
「含む」又は「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品又はこれらを組み合わせたものが存在することを指定しようとするのであって、一つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部分品又はこれらを組み合わせたものの存在又は付加可能性を予め排除しないものと理解されるべきである。
【００１９】
図１は、本発明の一実施形態による表示装置１０００の概略的な分解斜視図であり、図２は、図１の表示モジュール（ＤＭ）の概略的な断面図である。
本発明の実施形態による表示装置１０００は、テレビ、モニター、などのような大型の電子機器をはじめ、携帯電話、タブレット、カーナビゲーション、ゲーム機、スマートウォッチなどの中小型電子機器などに適用することができる。
図１を参照すると、表示装置１０００は、表示モジュール（ＤＭ）、ウィンドウ（Ｗｉｎｄｏｗ）部材（ＷＭ）、及びハウジング部材（ＨＭ）を含む。
【００２０】
表示モジュール（ＤＭ）のイメージ（ＩＭ）が表示される表示面（ＩＳ）は、第１方向軸（ＤＲ１）及び第２方向軸（ＤＲ２）が定義する面と平行である。
表示面（ＩＳ）の法線方向、すなわち表示モジュール（ＤＭ）の厚さ方向は、第３方向軸（ＤＲ３）が指示する。
各部材の前面（又は上面）と背面（又は下面）は、第３方向軸（ＤＲ３）によって区分される。
しかし、第１〜第３方向軸（ＤＲ１、ＤＲ２、ＤＲ３）が指示する方向は、相対的な概念として、他の方向に変換することができる。
以下、第１〜第３方向は、第１〜第３方向軸（ＤＲ１、ＤＲ２、ＤＲ３）がそれぞれ指示する方向へ同一の図面符号を参照する。
【００２１】
表示モジュール（ＤＭ）は、フラットなリジッド（ｒｉｇｉｄ）表示モジュールであり得る。
しかし、これに制限されず、本発明による表示モジュール（ＤＭ）は、フレキシブル表示モジュールも有り得る。
図１に示すように、表示モジュール（ＤＭ）は、イメージ（ＩＭ）が表示される表示領域（ＤＭ−ＤＡ）及び表示領域（ＤＭ−ＤＡ）に隣接した非表示領域（ＤＭ−ＮＤＡ）を含む。
非表示領域（ＤＭ−ＮＤＡ）は、イメージが表示されない領域である。
図１では、イメージ（ＩＭ）の一例としての花瓶を表示している。
一例として、表示領域（ＤＭ−ＤＡ）は、長方形状であり得る。
非表示領域（ＤＭ−ＮＤＡ）は、表示領域（ＤＭ−ＤＡ）を取り囲み得る。
ただし、これに制限されず、表示領域（ＤＭ−ＤＡ）の形状と非表示領域（ＤＭ−ＮＤＡ）の形状は、相対的にデザインされ得る。
【００２２】
ウィンドウ部材（ＷＭ）は、表示モジュール（ＤＭ）上に配置される。
ウィンドウ部材（ＷＭ）は、表示モジュール（ＤＭ）を保護する。
ウィンドウ部材（ＷＭ）は、ハウジング部材（ＨＭ）と結合されて内部空間を形成し得る。
ウィンドウ部材（ＷＭ）とハウジング部材（ＨＭ）は、表示装置１０００の外観を定義し得る。
ウィンドウ部材（ＷＭ）は、平面上で透過領域（ＴＡ）とベゼル領域（ＢＡ）に区分することができる。
透過領域（ＴＡ）は、入射される光をほとんど透過させる領域であり得る。
透過領域（ＴＡ）は、光学的に透明性を有する。
透過領域（ＴＡ）は、約９０％以上の光透過率を有することができる。
透過領域（ＴＡ）は、表示モジュール（ＤＭ）の表示領域（ＤＭ−ＤＡ）に対応し得る。
【００２３】
ベゼル領域（ＢＡ）は、入射される光をほとんど遮光させる領域であり得る。
ベゼル領域（ＢＡ）は、ウィンドウ部材（ＷＭ）の下部に配置される構成が外部から視認されないようにする。
また、ベゼル領域（ＢＡ）は、ウィンドウ部材（ＷＭ）の外部から入射する光の反射を低減させることができる。
ベゼル領域（ＢＡ）は、表示モジュール（ＤＭ）の非表示領域（ＤＭ−ＮＤＡ）に対応し得る。
ベゼル領域（ＢＡ）は、透過領域（ＴＡ）に隣接し得る。
透過領域（ＴＡ）の平面上での形状は、ベゼル領域（ＢＡ）によって定義することができる。
【００２４】
ハウジング部材（ＨＭ）は、所定の内部空間を提供する。
表示モジュール（ＤＭ）は、内部空間に収容される。
ハウジング部材（ＨＭ）の内部空間には、表示モジュール（ＤＭ）に加えて、多様な電子部品、例えば、電源供給部、ストレージデバイス、音響入出力モジュール、カメラなどを実装することができる。
【００２５】
図２は、本発明の一実施形態による表示モジュール（ＤＭ）の概略断面図である。
図２は、第１方向軸（ＤＲ１）と第３方向軸（ＤＲ３）が定義する断面を示す。
図２に示すように、表示モジュール（ＤＭ）は、表示パネル（ＤＰ）及びタッチ検出ユニット（ＴＳ、又はタッチ検出層）を含む。
別途、図に示さなかったが、本発明の一実施形態による表示モジュール（ＤＭ）は、表示パネル（ＤＰ）の下面に配置された保護部材をさらに含むことができる。
【００２６】
表示パネル（ＤＰ）は、発光型表示パネルであり得、特に制限されない。
例えば、表示パネル（ＤＰ）は、有機発光表示パネル又は量子ドット発光表示パネルであり得る。
有機発光表示パネルは、発光層が、有機発光物質を含む。
量子ドット発光表示パネルの発光層は、量子ドット又は量子ロッドを含む。
以下、表示パネル（ＤＰ）は、有機発光表示パネルとして説明する。
【００２７】
表示パネル（ＤＰ）は、ベース層（ＳＵＢ）、ベース層（ＳＵＢ）上に配置された回路素子層（ＤＰ−ＣＬ）、表示素子層（ＤＰ−ＯＬＥＤ）、及び封止層（ＥＮＰ）を含む。
別途、図に示していなかったが、表示パネル（ＤＰ）は、屈折率調節層などのような機能性層をさらに含むことができる。
ベース層（ＳＵＢ）は、少なくとも一つのプラスチックフィルムを含むことができる。
ベース層（ＳＵＢ）は、フレキシブルな基板にプラスチック基板、ガラス基板、メタル基板、又は有／無機複合材料基板などを含むことができる。
図１を参照して説明した表示領域（ＤＭ−ＤＡ）と非表示領域（ＤＭ−ＮＤＡ）は、ベース層（ＳＵＢ）に同一に定義され得る。
【００２８】
回路素子層（ＤＰ−ＣＬ）は、少なくとも一つの中間絶縁層と回路素子を含む。
中間絶縁層は、少なくとも一つの中間無機膜と少なくとも一つの中間有機膜を含む。
回路素子は、信号ライン、画素の駆動回路などを含む。
これに対する詳細な説明は、後述する。
【００２９】
表示素子層（ＤＰ−ＯＬＥＤ）は、少なくとも有機発光ダイオードを含む。
表示素子層（ＤＰ−ＯＬＥＤ）は、画素定義膜のような有機膜をさらに含むことができる。
封止層（ＥＮＰ）は、表示素子層（ＤＰ−ＯＬＥＤ）上に配置され、表示素子層（ＤＰ−ＯＬＥＤ）を密封する。
【００３０】
表示パネル（ＤＰ）は、回路素子層（ＤＰ−ＣＬ）と封止層（ＥＮＰ）との間に配置されたシーリング部材（ＳＬ）をさらに含むことができる。
シーリング部材（ＳＬ）は、回路素子層（ＤＰ−ＣＬ）と封止層（ＥＮＰ）との間に配置されて回路素子層（ＤＰ−ＣＬ）と封止層（ＥＮＰ）を接合する。
シーリング部材（ＳＬ）は、回路素子層（ＤＰ−ＣＬ）及び封止層（ＥＮＰ）とともに表示素子層（ＤＰ−ＯＬＥＤ）を外部の水分、空気等から遮断する役割をすることができる。
【００３１】
タッチ検出ユニット（ＴＳ）は、外部入力の座標情報を取得する。
タッチ検出ユニット（ＴＳ）は、封止層（ＥＮＰ）上に配置され得る。
タッチ検出ユニット（ＴＳ）は、接着層を介して封止層（ＥＮＰ）に付着され得、封止層（ＥＮＰ）上に薄膜工程を通じて形成することができる。
タッチ検出ユニット（ＴＳ）は、例えば、静電容量方式で外部入力を検出することができる。
本発明で、タッチ検出ユニット（ＴＳ）の動作は、特別に制限されず、本発明の一実施形態において、タッチ検出ユニット（ＴＳ）は、電磁気誘導方式又は圧力検出方式で外部入力を検出することもできる。
【００３２】
図３は、本発明の一実施形態による表示パネル（ＤＰ）の平面図である。
図３に示すように、表示パネル（ＤＰ）は、平面上で表示領域（ＤＡ）と非表示領域（ＮＤＡ）を含む。
本実施形態で、非表示領域（ＮＤＡ）は、表示領域（ＤＡ）のフレームに沿って定義される。
【００３３】
表示パネル（ＤＰ）の表示領域（ＤＡ）及び非表示領域（ＮＤＡ）は、図１に示す表示モジュール（ＤＭ）の表示領域（ＤＭ−ＤＡ）及び非表示領域（ＤＭ−ＮＤＡ）にそれぞれ対応する。
表示パネル（ＤＰ）の表示領域（ＤＡ）及び非表示領域（ＮＤＡ）は、表示モジュール（ＤＭ）の表示領域（ＤＭ−ＤＡ）及び非表示領域（ＤＭ−ＮＤＡ）と必ず同一である必要はなく、表示パネル（ＤＰ）の構造／デザインに応じて変更することができる。
【００３４】
表示パネル（ＤＰ）は、複数個の画素（ＰＸ）を含む。
複数個の画素（ＰＸ）は、表示領域（ＤＡ）内に配置される。
画素の（ＰＸ）のそれぞれは、有機発光ダイオードと、それに接続された画素駆動回路を含む。
表示パネル（ＤＰ）は、複数の信号ラインとパッド部（ＰＤ）とを含む。
複数の信号ラインは、走査ライン（ＧＬ）、データライン（ＤＬ）、発光ライン（ＥＬ）、制御信号ライン（ＳＬ−Ｄ）、初期化ライン（ＳＬ−Ｖｉｎｔ）、電圧ライン（ＳＬ−ＶＤＤ）、及び電源供給ライン（Ｅ−ＶＳＳ）を含み得る。
複数の信号ラインとパッド部（ＰＤ）は、図２に示した回路素子層（ＤＰ−ＣＬ）に含まれ得る。
走査ライン（ＧＬ）、データライン（ＤＬ）、発光ライン（ＥＬ）、制御信号ライン（ＳＬ−Ｄ）、初期化ライン（ＳＬ−Ｖｉｎｔ）、電圧ライン（ＳＬ−ＶＤＤ）及び電源供給ライン（Ｅ−ＶＳＳ）の中の一部は、同一の層に配置され、一部は他の層に配置される。
【００３５】
走査ライン（ＧＬ）は、複数個の画素（ＰＸ）の中の対応する画素（ＰＸ）にそれぞれ接続され、データライン（ＤＬ）は、複数個の画素（ＰＸ）の中の対応する画素（ＰＸ）にそれぞれ接続される。
発光ライン（ＥＬ）のそれぞれは、走査ライン（ＧＬ）の中の対応する走査ラインに並んで配置される。
制御信号ライン（ＳＬ−Ｄ）は、画素駆動回路（ＧＤＣ）に制御信号を提供する。
初期化ライン（ＳＬ−Ｖｉｎｔ）は、複数個の画素（ＰＸ）に初期化電圧を提供する。
電圧ライン（ＳＬ−ＶＤＤ）は、複数個の画素（ＰＸ）に接続され、複数個の画素（ＰＸ）に電源電圧（例えば、第１電圧）を提供する。
電圧ライン（ＳＬ−ＶＤＤ）は、第１方向（ＤＲ１）に延長する複数のライン及び第２方向（ＤＲ２）に延長する複数のラインを含む。
電源供給ライン（Ｅ−ＶＳＳ）は、非表示領域（ＮＤＡ）には、表示領域（ＤＡ）の３つの側面を取り囲んで配置される。
電源供給ライン（Ｅ−ＶＳＳ）は、複数個の画素（ＰＸ）に共通電圧（例えば、第２電圧）を提供する。
共通電圧は、電源電圧よりも低いレベルの電圧であり得る。
【００３６】
表示パネル（ＤＰ）は、画素駆動回路（ＧＤＣ）をさらに含み得る。
画素駆動回路（ＧＤＣ）は、非表示領域（ＮＤＡ）の一側に配置されて走査ライン（ＧＬ）及び発光ライン（ＥＬ）に接続される。
画素駆動回路（ＧＤＣ）は、ゲート駆動回路（図示せず）と、発光ライン駆動回路（図示せず）とを含む。
ゲート駆動回路（図示せず）は、走査ライン（ＧＬ）に信号を提供し、発光ライン駆動回路（図示せず）は、発光ライン（ＥＬ）に信号を提供する。
【００３７】
画素駆動回路（ＧＤＣ）は、図２に示した回路素子層（ＤＰ−ＣＬ）に含まれ得る。
画素駆動回路（ＧＤＣ）は、画素（ＰＸ）の駆動回路と同じ工程、例えば、ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｓｉｌｉｃｏｎ）工程又はＬＴＰＯ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ）工程を通じて形成された複数個の薄膜トランジスタを含み得る。
パッド部（ＰＤ）は、複数のパッドを含む。
パッド部（ＰＤ）の一部は、データライン（ＤＬ）、制御信号ライン（ＳＬ−Ｄ）、初期化ライン（ＳＬ−Ｖｉｎｔ）、及び電圧ライン（ＳＬ−ＶＤＤ）の末端に接続される。
パッド部（ＰＤ）の他の一部は、タッチ検出ユニット（ＴＳ）のタッチ信号ラインと接続される。
【００３８】
図に示してはいなかったが、表示パネル（ＤＰ）は、表示領域（ＤＡ）とパッド部（ＰＤ）の間に配置されたバンク（図示せず）をさらに含むことができる。
また、表示パネル（ＤＰ）は、表示領域（ＤＡ）のフレームを取り囲むダム部（図示せず）をさらに含むことができる。
バンクとダム部は、表示パネル（ＤＰ）の形成時、特定の層をプリンティングして形成するとき、特定の層がバンク又はダム部の外部に溢れることを防止することができる。
【００３９】
平面上でシーリング部材（ＳＬ）は、表示パネル（ＤＰ）の非表示領域（ＮＤＡ）に配置され、表示領域（ＤＡ）を取り囲むように配置され得る。
シーリング部材（ＳＬ）は、電源供給ライン（Ｅ−ＶＳＳ）と重畳して配置され得る。
シーリング部材（ＳＬ）は、画素駆動回路（ＧＤＣ）の一部と重畳され得る。
表示パネル（ＤＰ）は、補助電源供給パターン（ＶＳＳＰ）及び補助電圧パターン（ＶＤＤＰ）をさらに含み得る。
【００４０】
平面上で補助電源供給パターン（ＶＳＳＰ）は、電源供給ライン（Ｅ−ＶＳＳ）と電気的に接続され、シーリング部材（ＳＬ）と重畳し得る。
平面上で補助電圧パターン（ＶＤＤＰ）は、電圧ライン（ＳＬ−ＶＤＤ）と電気的に接続され、シーリング部材（ＳＬ）と重畳し得る。
平面上で補助電圧パターン（ＶＤＤＰ）は、パッド部（ＰＤ）と表示領域（ＤＡ）との間に配置され得る。
【００４１】
図４は、図３の一つの画素（ＰＸ）の等価回路図である。
本発明の一実施形態による一つの画素（ＰＸ）は、複数のトランジスタ（Ｔ１〜Ｔ７）、ストレージキャパシタ（Ｃｓｔ）、及び有機発光素子（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ：ＯＬＥＤ）を含む。
複数の（薄膜）トランジスタ（Ｔ１〜Ｔ７）は、駆動トランジスタ（Ｔ１）、スイッチングトランジスタ（Ｔ２）、補償トランジスタ（Ｔ３）、初期化トランジスタ（Ｔ４）、第１発光制御トランジスタ（Ｔ５）、第２発光制御トランジスタ（Ｔ６）、及びバイパストランジスタ（Ｔ７）を含む。
【００４２】
画素（ＰＸ）は、スイッチングトランジスタ（Ｔ２）及び補償トランジスタ（Ｔ３）にｎ番目の走査信号（Ｓｎ）を伝達する第１走査ライン１４、初期化トランジスタ（Ｔ４）に（ｎ−１）番目の走査信号（Ｓｎ−１）を伝達する第２走査ライン２４、バイパストランジスタ（Ｔ７）に（ｎ＋１）番目の走査信号（Ｓｎ＋１）を伝達する第３走査ライン３４、第１発光制御トランジスタ（Ｔ５）及び第２発光制御トランジスタ（Ｔ６）に発光制御信号（Ｅｎ）を伝達する発光ライン１５、データ信号（Ｄｍ）を伝達するデータライン１６、電源電圧（ＥＬＶＤＤ）を伝達する電圧ライン２６、及び駆動トランジスタ（Ｔ１）を初期化する初期化電圧（Ｖｉｎｔ）を伝達する初期化ライン２２を含む。
【００４３】
駆動トランジスタ（Ｔ１）のゲート電極（Ｇ１）は、ストレージキャパシタ（Ｃｓｔ）の第１電極（Ｃ１）と接続される。
駆動トランジスタ（Ｔ１）のソース電極（Ｓ１）は、第１発光制御トランジスタ（Ｔ５）を経由して電圧ライン２６と接続される。
駆動トランジスタ（Ｔ１）のドレイン電極（Ｄ１）は、第２発光制御トランジスタ（Ｔ６）を経由して有機発光素子（ＯＬＥＤ）のアノードと電気的に接続されている。
駆動トランジスタ（Ｔ１）は、スイッチングトランジスタ（Ｔ２）のスイッチング動作に応じて、データ信号（Ｄｍ）を受け取り、有機発光素子（ＯＬＥＤ）に駆動電流（Ｉｄ）を供給する。
【００４４】
スイッチングトランジスタ（Ｔ２）のゲート電極（Ｇ２）は、第１走査ライン１４と接続される。
スイッチングトランジスタ（Ｔ２）のソース電極（Ｓ２）は、データライン１６と接続される。
スイッチングトランジスタ（Ｔ２）のドレイン電極（Ｄ２）は、駆動トランジスタ（Ｔ１）のソース電極（Ｓ１）と接続され、第１発光制御トランジスタ（Ｔ５）を経由して電圧ライン２６と接続される。
スイッチングトランジスタ（Ｔ２）は、第１走査ライン１４を介して伝達されたｎ番目の走査信号（Ｓｎ）に基づいてターンオンされ、データライン１６に伝達されたデータ信号（Ｄｍ）を駆動トランジスタ（Ｔ１）のソース電極（Ｓ１）に伝達するスイッチング動作を行う。
【００４５】
補償トランジスタ（Ｔ３）のゲート電極（Ｇ３）は、第１走査ライン１４に接続されている。
補償トランジスタ（Ｔ３）のソース電極（Ｓ３）は、駆動トランジスタ（Ｔ１）のドレイン電極（Ｄ１）と接続され、第２発光制御トランジスタ（Ｔ６）を経由して有機発光素子（ＯＬＥＤ）のアノードと接続される。
補償トランジスタ（Ｔ３）のドレイン電極（Ｄ３）は、ストレージキャパシタ（Ｃｓｔ）の第１電極（Ｃ１）、初期化トランジスタ（Ｔ４）のソース電極（Ｓ４）及び駆動トランジスタ（Ｔ１）のゲート電極（Ｇ１）と接続されている。
補償トランジスタ（Ｔ３）は、第１走査ライン１４を介して伝達されたｎ番目の走査信号（Ｓｎ）に基づいてターンオンされて、駆動トランジスタ（Ｔ１）のゲート電極（Ｇ１）とドレイン電極（Ｄ１）とを接続し合って駆動トランジスタ（Ｔ１）をダイオード接続（ｄｉｏｄｅ  ｃｏｎｎｅｃｔｉｏｎ）させる。
【００４６】
初期化トランジスタ（Ｔ４）のゲート電極（Ｇ４）は、第２走査ライン２４と接続される。
初期化トランジスタ（Ｔ４）のドレイン電極（Ｄ４）は、初期化ライン２２に接続される。
初期化トランジスタ（Ｔ４）のソース電極（Ｓ４）は、ストレージキャパシタ（Ｃｓｔ）の第１電極（Ｃ１）、補償トランジスタ（Ｔ３）のドレイン電極（Ｄ３）及び駆動トランジスタ（Ｔ１）のゲート電極（Ｇ１）に接続される。
初期化トランジスタ（Ｔ４）は、第２走査ライン２４を介して伝達された（ｎ−１）番目走査信号（Ｓｎ−１）に基づいてターンオンされて、初期化電圧（Ｖｉｎｔ）を駆動トランジスタ（Ｔ１）のゲート電極（Ｇ１）に伝達して駆動トランジスタ（Ｔ１）のゲート電極（Ｇ１）の電圧を初期化させる。
【００４７】
第１発光制御トランジスタ（Ｔ５）のゲート電極（Ｇ５）は、発光ライン１５と接続される。
第１発光制御トランジスタ（Ｔ５）は、電圧ライン２６と駆動トランジスタ（Ｔ１）との間に接続され得る。
第１発光制御トランジスタ（Ｔ５）のソース電極（Ｓ５）は、電圧ライン２６と接続される。
第１発光制御トランジスタ（Ｔ５）のドレイン電極（Ｄ５）は、駆動トランジスタ（Ｔ１）のソース電極（Ｓ１）及びスイッチングトランジスタ（Ｔ２）のドレイン電極（Ｄ２）と接続される。
第１発光制御トランジスタ（Ｔ５）のゲート電極（Ｇ５）に発光制御信号（Ｅｎ）が印加されることによって、第１発光制御トランジスタ（Ｔ５）はターンオンされて、有機発光素子（ＯＬＥＤ）に駆動電流（Ｉｄ）が流れる。
第１発光制御トランジスタ（Ｔ５）は、有機発光ダイオード（ＯＬＥＤ）に駆動電流（Ｉｄ）が流れるタイミングを決定する。
【００４８】
第２発光制御トランジスタ（Ｔ６）のゲート電極（Ｇ６）は、発光ライン１５と接続される。
第２発光制御トランジスタ（Ｔ６）は、駆動トランジスタ（Ｔ１）と有機発光ダイオード（ＯＬＥＤ）との間に接続され得る。
第２発光制御トランジスタ（Ｔ６）のソース電極（Ｓ６）は、駆動トランジスタ（Ｔ１）のドレイン電極（Ｄ１）及び補償トランジスタ（Ｔ３）のソース電極（Ｓ３）と接続される。
第２発光制御トランジスタ（Ｔ６）のドレイン電極（Ｄ６）は、有機発光素子（ＯＬＥＤ）のアノードと電気的に接続される。
第１発光制御トランジスタ（Ｔ５）及び第２発光制御トランジスタ（Ｔ６）は、発光ライン１５を介して伝達された発光制御信号（Ｅｎ）に基づいてターンオンされる。
第２発光制御トランジスタ（Ｔ６）のゲート電極（Ｇ６）に発光制御信号（Ｅｎ）が印加されることによって、第２発光制御トランジスタ（Ｔ６）はターンオンされて、有機発光素子（ＯＬＥＤ）に駆動電流（Ｉｄ）が流れる。
第２発光制御トランジスタ（Ｔ６）は、有機発光ダイオード（ＯＬＥＤ）に駆動電流（Ｉｄ）が流れるタイミングを決定する。
【００４９】
バイパストランジスタ（Ｔ７）のゲート電極（Ｇ７）は、第３走査ライン３４に接続される。
バイパストランジスタ（Ｔ７）のソース電極（Ｓ７）は、有機発光素子（ＯＬＥＤ）のアノードに接続される。
バイパストランジスタ（Ｔ７）のドレイン電極（Ｄ７）は、初期化ライン２２に接続される。
バイパストランジスタ（Ｔ７）は、第３走査ライン３４を介して伝達された（ｎ＋１）番目の走査信号（Ｓｎ＋１）に基づいてターンオンされて、有機発光素子（ＯＬＥＤ）のアノードを初期化させる。
【００５０】
ストレージキャパシタ（Ｃｓｔ）の第２電極（Ｃ２）は、電圧ライン２６に接続される。
ストレージキャパシタ（Ｃｓｔ）の第１電極（Ｃ１）は、駆動トランジスタ（Ｔ１）のゲート電極（Ｇ１）、補償トランジスタ（Ｔ３）のドレイン電極（Ｄ３）、及び初期化トランジスタ（Ｔ４）のソース電極（Ｓ４）に接続される。
有機発光素子（ＯＬＥＤ）のカソードは、基準電圧（ＥＬＶＳＳ）を受信する。
有機発光素子（ＯＬＥＤ）は、駆動トランジスタ（Ｔ１）から駆動電流（Ｉｄ）を受け取って発光する。
【００５１】
本発明の実施形態による画素（ＰＸ）で、スイッチングトランジスタ（Ｔ２）、補償トランジスタ（Ｔ３）、初期化トランジスタ（Ｔ４）、及びバイパストランジスタ（Ｔ７）のそれぞれのゲート電極（Ｇ２、Ｇ３、Ｇ４、Ｇ５）は、図３を参照して説明した画素駆動回路（ＧＤＣ）のゲート駆動回路（図示せず）から信号を受信し得る。
本発明の実施形態による画素（ＰＸ）で、第１発光制御トランジスタ（Ｔ５）及び第２発光制御トランジスタ（Ｔ６）は、図３を参照して説明した画素駆動回路（ＧＤＣ）の発光ライン駆動回路（図示せず）から信号を受信し得る。
本発明の他の実施形態において、画素（ＰＸ）を構成するトランジスタ（Ｔ１〜Ｔ７）の個数と接続関係は多様に変更することができる。
【００５２】
図５は、図３のＩ−Ｉ’線に沿って切断した断面図であり、図６は、図３のＡＡ領域を拡大して示す図である。
図２及び図５を参照すると、ベース層（ＳＵＢ）はガラス、金属、又はプラスチックなどの多様な材料で形成されたものであり得る。
【００５３】
プラスチックは、ポリイミド（ｐｏｌｙｉｍｉｄｅ：ＰＩ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｎａｐｈｔｈａｌａｔｅ：ＰＥＮ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ：ＰＥＴ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ：ＰＣ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ：ＰＥＩ）又はポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ：ＰＥＳ）であり得る。
【００５４】
ベース層（ＳＵＢ）には、表示パネル（ＤＰ）の表示領域（ＤＡ）及び非表示領域（ＮＤＡ）が実質的に同一に定義され得る。
回路素子層（ＤＰ−ＣＬ）は、ベース基板（ＳＵＢ）上に配置される。
回路素子層（ＤＰ−ＣＬ）は、図３を参照して説明した画素駆動回路（ＧＤＣ）、複数の信号ライン、パッド部（ＰＤ）、及び図４を参照して説明した画素（ＰＸ）のトランジスタ（Ｔ１〜Ｔ７）を含み得る。
【００５５】
図３及び図６を参照すると、平面上で画素駆動回路（ＧＤＣ）の発光ライン駆動回路（ＥＴＣ）は、ゲート駆動回路（ＧＴＣ）に比べて表示パネル（ＤＰ）の表示領域（ＤＡ）からさらに遠くに配置される。
ゲート駆動回路（ＧＴＣ）と発光ライン駆動回路（ＥＴＣ）のそれぞれは、複数のトランジスタと、電子素子を含むことができる。
【００５６】
図５において、発光ライン駆動回路（ＥＴＣ）が配置される発光ライン駆動回路領域（ＥＴＣＡ）と、ゲート駆動回路（ＧＴＣ）が配置されるゲート駆動回路領域（ＧＴＣＡ）とを示した。
図５において、発光ライン駆動回路（ＥＴＣ）に含まれた第１トランジスタ（ＴＦＴ１）を例示的に示し、ゲート駆動回路（ＧＴＣ）に含まれた第２トランジスタ（ＴＦＴ２）を例示的に示した。
また、図５において、画素（ＰＸ）に含まれた第３トランジスタ（ＴＦＴ３）を例示的に示した。
【００５７】
第１トランジスタ（ＴＦＴ１）は、第１半導体パターン（ＳＭ１）、第１制御電極（ＣＥ１）、第１入力電極（ＩＥ１）、及び第１出力電極（ＯＥ１）を含む。
第２トランジスタ（ＴＦＴ２）は、第２半導体パターン（ＳＭ２）、第２制御電極（ＣＥ２）、第２入力電極（ＩＥ２）、及び第２出力電極（ＯＥ２）を含む。
第３トランジスタ（ＴＦＴ３）は、第３半導体パターン（ＳＭ３）、第３制御電極（ＣＥ３）、第３入力電極（ＩＥ３）、及び第３出力電極（ＯＥ３）を含む。
【００５８】
回路素子層（ＤＰ−ＣＬ）は、バッファ層１１０及び第１〜第４絶縁層（１２０、１３０、１４０、１５０）を含む。
バッファ層１１０は、ベース層（ＳＵＢ）上に配置される。
バッファ層１１０は、ベース層（ＳＵＢ）の面を平坦化するために、又は、第１〜第３トランジスタ（ＴＦＴ１、ＴＦＴ２、ＴＦＴ３）の第１〜第３半導体パターン（ＳＭ１、ＳＭ２、ＳＭ３）に不純物などの浸透を防止するために配置される。
バッファ層１１０は、シリコンオキサイド又はシリコンナイトライドなどで形成することができる。
【００５９】
第１〜第３半導体パターン（ＳＭ１、ＳＭ２、ＳＭ３）は、バッファ層１１０上に配置される。
第１絶縁層１２０は、第１〜第３半導体パターン（ＳＭ１、ＳＭ２、ＳＭ３）上に配置される。
第１絶縁層１２０は、有機又は無機絶縁膜からなることができる。
第１〜第３制御電極（ＣＥ１、ＣＥ２、ＣＥ３）は、第１絶縁層１２０上に配置される。
第２絶縁層１３０は、第１〜第３制御電極（ＣＥ１、ＣＥ２、ＣＥ３）上に配置される。
第２絶縁層１３０は、有機又は無機絶縁膜からなることができる。
【００６０】
第１〜第３入力電極（ＩＥ１、ＩＥ２、ＩＥ３）及び第１〜第３出力電極（ＯＥ１、ＯＥ２、ＯＥ３）は、第２絶縁層１３０上に配置される。
第１入力電極（ＩＥ１）及び第１出力電極（ＯＥ１）は、互いに離隔され、第２絶縁層１３０に形成されたコンタクトホール（図示せず）を通じて第１半導体パターン（ＳＭ１）に接続される。
第２入力電極（ＩＥ２）及び第２出力電極（ＯＥ２）は、互いに離隔され、第２絶縁層１３０に形成されたコンタクトホール（図示せず）を通じて第２半導体パターン（ＳＭ２）に接続される。
第３入力電極（ＩＥ３）及び第３出力電極（ＯＥ３）は、互いに離隔され、第２絶縁層１３０に形成されたコンタクトホール（図示せず）を通じて第３半導体パターン（ＳＭ３）に接続される。
【００６１】
本発明の他の実施形態で、図５に示した第１〜第３トランジスタ（ＴＦＴ１、ＴＦＴ２、ＴＦＴ３）のそれぞれの構造とは異なり、第１〜第３半導体パターン（ＳＭ１、ＳＭ２、ＳＭ３）、第１〜第３制御電極（ＣＥ１、ＣＥ２、ＣＥ３）、第１〜第３入力電極（ＩＥ１、ＩＥ２、ＩＥ３）、及び第１〜第４出力電極（ＯＥ１、ＯＥ２、ＯＥ３）の位置は変更することができる。
【００６２】
本発明の他の実施形態で、第１〜第３トランジスタ（ＴＦＴ１、ＴＦＴ２、ＴＦＴ３）の一部の層は、補助電源供給パターン（ＶＳＳＰ）と同じ層上に同一の物質を用いて形成することができる。
例えば、第３トランジスタ（ＴＦＴ３）の第３入力電極（ＩＥ３）及び第３出力電極（ＯＥ３）は、電源供給ライン（Ｅ−ＶＳＳ）と同じ層上に配置されることを示したが、他の実施形態で、補助電源供給パターン（ＶＳＳＰ）と同じ層上に配置され、第２及び第３絶縁層（１３０、１４０）に形成されたコンタクトホールを通じて第３半導体パターン（ＳＭ３）に接続され得る。
【００６３】
したがって、本発明の他の実施形態によると、補助電源供給パターン（ＶＳＳＰ）を形成する際に、第１〜第３トランジスタ（ＴＦＴ１、ＴＦＴ２、ＴＦＴ３）を構成する金属層を形成することができるので、第１〜第３トランジスタ（ＴＦＴ１、ＴＦＴ２、ＴＦＴ３）の設計自由度が向上され、結果として、表示品質を向上することができる。
【００６４】
再び図５を参照すると、電源供給ライン（Ｅ−ＶＳＳ）は、第２絶縁層１３０上に配置される。
本発明の実施形態で、電源供給ライン（Ｅ−ＶＳＳ）は、第１〜第３入力電極（ＩＥ１、ＩＥ２、ＩＥ３）及び第１〜第３出力電極（ＯＥ１、ＯＥ２、ＯＥ３）と同じ層上に配置される。
本発明の実施形態で、初期化ライン（ＳＬ−Ｖｉｎｔ）及び電圧ライン（ＳＬ−ＶＤＤ）は、電源供給ライン（Ｅ−ＶＳＳ）と同じ層上に配置される。
電源供給ライン（Ｅ−ＶＳＳ）は、単一の層又は複数の層を含むことができる。
例えば、電源供給ライン（Ｅ−ＶＳＳ）は、Ｔｉ／Ａｌ／Ｔｉが順次的に積層された構造を有することができる。
【００６５】
第３絶縁層１４０は、電源供給ライン（Ｅ−ＶＳＳ）及び第１〜第３トランジスタ（ＴＦＴ１、ＴＦＴ２、ＴＦＴ３）上に配置される。
第３絶縁層１４０は、有機又は無機絶縁膜からなることができる。
第３絶縁層１４０は、第１中間絶縁層として定義され得る。
【００６６】
補助電源供給パターン（ＶＳＳＰ）は、第３絶縁層１４０上に配置される。
補助電源供給パターン（ＶＳＳＰ）は、電源供給ライン（Ｅ−ＶＳＳ）と重畳し得る。
補助電源供給パターン（ＶＳＳＰ）は、第３絶縁層１４０に形成されたコンタクトホール（図示せず）を通じて電源供給ライン（Ｅ−ＶＳＳ）と電気的に接続され得る。
補助電源供給パターン（ＶＳＳＰ）は、第１制御電極（ＣＥ１）、第１入力電極（ＩＥ１）、及び第１出力電極（ＯＥ１）よりも大きい融点を有する物質で形成することができる。
補助電源供給パターン（ＶＳＳＰ）は、金属、例えば、モリブデン（Ｍｏ）を含むことができる。
【００６７】
第４絶縁層１５０は、補助電源供給パターン（ＶＳＳＰ）上に配置される。
第４絶縁層１５０は、補助電源供給パターン（ＶＳＳＰ）の一部と重畳し得る。
第４絶縁層１５０は、有機又は無機絶縁膜からなることができる。
第４絶縁層１５０は、第２中間絶縁層として定義され得る。
【００６８】
表示素子層（ＤＰ−ＯＬＥＤ）は、画素定義膜（ＰＤＬ）及び有機発光素子（ＯＤ）を含む。
画素定義膜（ＰＤＬ）は、第４絶縁層１５０上に配置される。
画素定義膜（ＰＤＬ）は、複数の開口部が定義され得る。
開口部のそれぞれには、有機発光素子（ＯＤ）が提供される。
【００６９】
有機発光素子（ＯＤ）は、第１電極（Ｅ１）、第２電極（Ｅ２）、及び発光層（ＥＭＬ）を含む。
第１電極（Ｅ１）は、回路素子層（ＤＰ−ＣＬ）上に配置される。
第１電極（Ｅ１）は、第３及び第４の絶縁層（１４０、１５０）を貫通して第３トランジスタ（ＴＦＴ３）に電気的に接続される。
第１電極（Ｅ１）は、複数で提供され得る。
複数の第１電極（Ｅ１）のそれぞれの少なくとも一部は、開口部のそれぞれによって露出される。
【００７０】
第２電極（Ｅ２）は、第１電極（Ｅ１）上に配置される。
第２電極（Ｅ２）は、複数の第１電極（Ｅ１）及び画素定義膜（ＰＤＬ）に重畳し得る。
有機発光素子（ＯＤ）が複数で提供されるとき、複数の有機発光素子（ＯＤ）の第２電極（Ｅ２）に同じ電圧が印加される。
これにより、第２電極（Ｅ２）を形成するために、別途のパターニング工程を省略することができる。
一方、これは例示的に示したものであり、第２電極（Ｅ２）は、開口部のそれぞれに対応するように複数で提供することもできる。
【００７１】
発光層（ＥＭＬ）は、第１電極（Ｅ１）と第２電極（Ｅ２）との間に配置される。
発光層（ＥＭＬ）は、複数で提供され、開口部のそれぞれに配置される。
有機発光素子（ＯＤ）は、第１電極（Ｅ１）と第２電極（Ｅ２）との間の電位差に応じて発光層（ＥＭＬ）を活性化させ、光を生成する。
図に示していないが、有機発光素子（ＯＤ）は、第１電極（Ｅ１）と発光層（ＥＭＬ）との間に配置される電子制御層と、発光層（ＥＭＬ）と第２電極（Ｅ２）との間に配置される正孔制御層をさらに含み得る。
【００７２】
表示素子層（ＤＰ−ＯＬＥＤ）は、第４絶縁層１５０上に配置される補助パターン（ＶＳＰ）をさらに含み得る。
補助パターン（ＶＳＰ）は、第１電極（Ｅ１）と同じ層上に配置され得る。
補助パターン（ＶＳＰ）は、表示パネル（ＤＰ）の非表示領域（ＮＤＡ）に配置され得る。
補助パターン（ＶＳＰ）は、第４絶縁層１５０に形成されたコンタクトホール（図示せず）を通じて補助電源供給パターン（ＶＳＳＰ）に接続され得る。
【００７３】
第２電極（Ｅ２）は、非表示領域（ＮＤＡ）で画素定義膜（ＰＤＬ）に形成されたコンタクトホール（図示せず）を通じて補助パターン（ＶＳＰ）に接続され得る。
電源供給ライン（Ｅ−ＶＳＳ）は、補助電源供給パターン（ＶＳＳＰ）及び補助パターン（ＶＳＰ）を介して第２電極（Ｅ２）に共通電圧を提供する。
【００７４】
シーリング部材（ＳＬ）は、補助電源パターン（ＶＳＳＰ）と重畳し得る。
シーリング部材（ＳＬ）は、補助電源供給パターン（ＶＳＳＰ）と封止層（ＥＮＰ）との間に配置され、補助電源供給パターン（ＶＳＳＰ）と接触し得る。
シーリング部材（ＳＬ）は、補助電源供給パターン（ＶＳＳＰ）、第３絶縁層１４０、及び封止層（ＥＮＰ）と接合するため、光硬化性樹脂又は熱硬化性樹脂を含み得る。
シーリング部材（ＳＬ）は、図３の画素駆動回路（ＧＤＣ）の一部である、つまり、発光ライン駆動回路（ＥＴＣ）と重畳し得る。
したがって、表示パネル（ＤＰ）の非表示領域（ＮＤＡ）を減少させることができる。
【００７５】
補助電源供給パターン（ＶＳＳＰ）は、シーリング部材（ＳＬ）と重畳する回路素子層（ＤＰ−ＣＬ）の金属層をカバーすることができる。
具体的には、補助電源供給パターン（ＶＳＳＰ）は、電源供給ライン（Ｅ−ＶＳＳ）及び発光ライン駆動回路（ＥＴＣ）の構成、すなわち、第１トランジスタ（ＴＦＴ１）をカバーすることができる。
シーリング部材（ＳＬ）は、補助電源供給パターン（ＶＳＳＰ）と封止層（ＥＮＰ）との間に硬化性物質を塗布し、封止層（ＥＮＰ）の上部から下部に向かってレーザーを照射して形成することができる。
硬化性物質にレーザーを照射すると、硬化性物質で重畳した領域に配置された金属層、例えば、画素駆動回路（ＧＤＣ）の素子及び電源供給ライン（Ｅ−ＶＳＳ）の温度が融点以上に上昇して不良が発生する可能性がある。
【００７６】
本発明の実施形態による表示装置によれば、補助電源供給パターン（ＶＳＳＰ）を画素駆動回路（ＧＤＣ）及び電源供給ライン（Ｅ−ＶＳＳ）の上部にシーリング部材（ＳＬ）と重畳して配置することにより、レーザー照射による画素駆動回路（ＧＤＣ）及び電源供給ライン（Ｅ−ＶＳＳ）の不良を防止することができる。
このために、補助電源供給パターン（ＶＳＳＰ）は、電源供給ライン（Ｅ−ＶＳＳ）を構成する金属層よりも大きい融点を有する物質で形成するほうが好ましい。
電源供給ライン（Ｅ−ＶＳＳ）を構成する金属層が複数の層からなる場合には、補助電源供給パターン（ＶＳＳＰ）は、電源供給ライン（Ｅ−ＶＳＳ）をなす複数の層の中で融点が一番小さい金属よりも大きな融点を有する物質を含むほうが好ましい。
【００７７】
なお、補助電源供給パターン（ＶＳＳＰ）は、電源供給ライン（Ｅ−ＶＳＳ）と接続されて共通電圧を供給する配線の抵抗を減らすことができ、共通の電圧を第２電極（Ｅ２）に均一に提供することができる。
発光ライン駆動回路（ＥＴＣ）は、大部分の画素の動作区間の間、オン動作して補助電源供給パターン（ＶＳＳＰ）との間で形成されたストレーキャパシタ（ｓｔｒａｙ  ｃａｐａｃｉｔｏｒ）による影響が最小限に抑えられる。
したがって、発光ライン駆動回路（ＥＴＣ）と電源供給パターン（ＶＳＳＰ）を重畳して、形成し、表示パネル（ＤＰ）の非表示領域（ＮＤＡ）を減少させることができる。
【００７８】
ゲート駆動回路（ＧＴＣ）は、大部分の画素の動作区間の間、オフ動作して、他の素子との間で形成されたストレーキャパシタによる影響を相対的に多く受ける。
つまり、ゲート駆動回路（ＧＴＣ）から出力されるパルス信号は、画素の動作区間に比べて極一部の区間（１％未満）に該当するパルス幅を有してストレーキャパシタに起因するディレイによる波形損傷により、回路動作の不良をもたらす。
したがって、本発明の実施形態で、ゲート駆動回路（ＧＴＣ）は、電源供給パターン（ＶＳＳＰ）と重畳して配置しないようすることもできる。
【００７９】
図７は、図３のＩＩ−ＩＩ’線に沿って切断した断面図である。
パッド部（ＰＤ）は、第１パッド層（ＰＤ１）及び第２パッド層（ＰＤ２）を含む。
第１パッド層（ＰＤ１）は、第１〜第３制御電極（ＣＥ１、ＣＥ２、ＣＥ３）と同じ層上に配置される。
第２パッド層（ＰＤ２）は、電圧ライン（ＳＬ−ＶＤＤ）と同じ層上に配置される。
第２パッド層（ＰＤ２）は、第２絶縁層１３０に形成されたコンタクトホール（図示せず）を通じて、第１パッド層（ＰＤ１）に接触し得る。
【００８０】
表示パネル（ＤＰ）は、フレキシブルプリント回路基板（ＦＰＣ）をさらに含むことができる。
フレキシブルプリント回路基板（ＦＰＣ）は、表示パネル（ＤＰ）に付着されて表示パネル（ＤＰ）の背面へ曲がることができる。
フレキシブルプリント回路基板（ＦＰＣ）は、導電性接着部材（ＡＣＦ）を介してパッド部（ＰＤ）に接続される。
フレキシブルプリント回路基板（ＦＰＣ）は、柔軟なベースフィルム（ＢＦ）、回路基板パッド（ＣＰＤ）、及び集積回路チップ（ＩＣ）を含み得る。
回路基板パッド（ＣＰＤ）は、ベースフィルム（ＢＦ）に形成され、導電性接着部材（ＡＣＦ）と接触する。
集積回路チップ（ＩＣ）は、ベースフィルム（ＢＦ）上に実装されて回路基板パッド（ＣＰＤ）を介して表示パネル（ＤＰ）の駆動に必要な信号を提供する。
【００８１】
電圧ライン（ＳＬ−ＶＤＤ）は、電源供給ライン（Ｅ−ＶＳＳ）と同じ層上に配置される。
補助電圧パターン（ＶＤＤＰ）は、第３絶縁層１４０上に配置される。
補助電圧パターン（ＶＤＤＰ）は、電圧ライン（ＳＬ−ＶＤＤ）と重畳し得る。
補助電圧パターン（ＶＤＤＰ）は、第３絶縁層１４０に形成されたコンタクトホール（図示せず）を通じて電圧ライン（ＳＬ−ＶＤＤ）と電気的に接続される。
補助電圧パターン（ＶＤＤＰ）は、図５を参照して説明した補助電源供給パターン（ＶＳＳＰ）と同じ層上に配置され、同一の物質で形成され得る。
【００８２】
シーリング部材（ＳＬ）は、補助電圧パターン（ＶＤＤＰ）と重畳し得る。
シーリング部材（ＳＬ）は、補助電圧パターン（ＶＤＤＰ）と封止層（ＥＮＰ）との間に配置され、補助電圧パターン（ＶＤＤＰ）に接触する。
補助電圧パターン（ＶＤＤＰ）は、電圧ライン（ＳＬ−ＶＤＤ）と接続されて電源電圧を供給する配線の抵抗を減らすことができ、電源電圧を、図４を参照して説明した第１発光制御トランジスタ（Ｔ５）に均一に提供することができる。
【００８３】
図８は、本発明の他の実施形態による表示装置で、表示パネルの一部を切断して示す断面図である。
図８は、本発明の他の実施形態による表示パネルにおいて図３のＩ−Ｉ’線に対応する位置で切断した断面図である。
図８を参照して説明する表示パネル（ＤＰ１）の補助電圧供給パターン（ＶＳＳＰ１）は、図５を参照して説明した補助電源電圧パターン（ＶＳＳＰ）と比較して、１つ以上のホール（ＨＬ１、ＨＬ２）が提供されるところが相違し、残りは実質的に類似する。
【００８４】
図８において、補助電圧供給パターン（ＶＳＳＰ１）に第１ホール（ＨＬ１）及び第２ホール（ＨＬ２）が一つずつ提供されることを例示的に示した。
ただし、これに限定されるものではなく、補助電圧供給パターン（ＶＳＳＰ１）に第１ホール（ＨＬ１）及び第２ホール（ＨＬ２）は、それぞれ、複数個ずつ提供することができ、第１ホール（ＨＬ１）及び第２ホール（ＨＬ２）のいずれか１つのホールのみ提供することもできる。
【００８５】
第１ホール（ＨＬ１）及び第２ホール（ＨＬ２）は、シーリング部材（ＳＬ）と重畳して提供される。
第１ホール（ＨＬ１）及び第２ホール（ＨＬ２）は、補助電源電圧パターン（ＶＳＳＰ１）を貫通する。
第１ホール（ＨＬ１）は、バッファ層１１０及び第１〜第３絶縁層（１２０、１３０、１４０）の内から逆順に少なくとも一つ以上の層をさらに貫通し得る。
図８において、第１ホール（ＨＬ１）は、バッファ層１１０及び第１〜第３絶縁層の（１２０、１３０、１４０）の両方を貫通するものとして例示的に示した。
第２ホール（ＨＬ２）は、補助電源電圧パターン（ＶＳＳＰ１）を貫通し、バッファ層１１０及び第１〜第３絶縁層（１２０、１３０、１４０）を貫通しないようにし得る。
【００８６】
なお、第３絶縁層１４０には、第３ホール（ＨＬ３）を提供することができる。
第３ホール（ＨＬ３）は、シーリング部材（ＳＬ）と重畳し、補助電源電圧パターン（ＶＳＳＰ１）と非重畳するようにし得る。
第３ホール（ＨＬ３）は、バッファ層１１０及び第１〜第２絶縁層（１２０、１３０）の内から逆順に少なくとも一つ以上の層をさらに貫通し得る。
図８において、第３ホール（ＨＬ３）は、バッファ層１１０及び第１〜第２絶縁層（１２０、１３０）の両方を貫通するものを例示的に示した。
シーリング部材（ＳＬ）は、硬化性物質にガラス原料を混合した物質で形成することができる。
シーリング部材（ＳＬ）は、金属に比べて、絶縁層とガラスで形成されたベース層（ＳＵＢ）とさらに堅固に接着される。
【００８７】
本発明の実施形態による表示装置によれば、第１〜第３ホール（ＨＬ１、ＨＬ２、ＨＬ３）の内から少なくとも一つ以上によってシーリング部材（ＳＬ）がバッファ層及び第１〜第３絶縁層（１１０、１２０、１３０、１４０）及びベース層（ＳＵＢ）と接触する面積を増やして表示パネル（ＤＰ１）の機構的強度を向上させることができる。
【００８８】
図９は、本発明の他の実施形態による表示装置であり、表示パネルの一部の回路を示す回路図であり、図１０は、図９の実施形態による表示パネルの一部を切断して示す断面図である。
図１０は、本発明の他の実施形態による表示パネルにおいて図３のＩＩ−ＩＩ’線に対応する位置で切断した断面図である。
【００８９】
図９を参照すると、一つのパッド部（ＰＤ）は、デマルチプレクサ（ＤＸ）を介して少なくとも２つのデータライン（ＤＬ１、ＤＬ２）に接続され得る。
図９には、１つのパッド部（ＰＤ）が、第１及び第２のデータライン（ＤＬ１、ＤＬ２）に接続されたものを例示的に示した。
デマルチプレクサ（ＤＸ）は、第１スイッチ素子（ＳＷ１）及び第２スイッチ素子（ＳＷ２）を含む。
第１スイッチ素子（ＳＷ１）は、第１制御信号（ＣＳ１）によってターンオンされ、第２スイッチ素子（ＳＷ２）は、第２制御信号（ＣＳ２）によってターンオンされる。
第１及び第２スイッチ素子（ＳＷ１、ＳＷ２）は、相異なるタイミングでターンオンされ得る。
パッド部（ＰＤ）に印加された信号は、相異なるタイミングでターンオンされる第１及び第２スイッチ素子（ＳＷ１、ＳＷ２）により、第１及び第２データライン（ＤＬ１、ＤＬ２）に相異なるデータを提供することができる。
【００９０】
図１０を参照すると、本発明の他の実施形態による表示パネル（ＤＰ２）のデマルチプレクサ（ＤＸ）は、回路素子層（ＤＰ−ＣＬ）に備えられる。
デマルチプレクサ（ＤＸ）に含まれた第１及び第２スイッチ素子（ＳＷ１、ＳＷ２）は第３トランジスタ（ＴＦＴ３）と同じ構造を有し得る。
図１０には、第１スイッチ素子（ＳＷ１）を例示的に示した。
第１スイッチ素子（ＳＷ１）は、第４半導体パターン（ＳＭ４）、第４制御電極（ＣＥ４）、第４入力電極（ＩＥ４）、及び第４出力電極（ＯＥ４）を含む。
【００９１】
なお、回路素子層（ＤＰ−ＣＬ）は、静電気防止パターン（ＥＳＤ）をさらに含むことができる。
静電気防止パターン（ＥＳＤ）は、それぞれが、複数個のアイランド形状（島形状）で提供され得る。
静電気防止パターン（ＥＳＤ）は、フローティングされた状態で提供され、互いに離隔される。
静電気防止パターン（ＥＳＤ）は、多様な層に形成することができ、金属物質を含み得る。
本発明の実施形態では、静電気防止パターン（ＥＳＤ）は、第３トランジスタ（ＴＦＴ３）の第３制御電極（ＣＥ３）と同じ層上に配置されたものを例示的に示した。
静電気防止パターン（ＥＳＤ）は、外部から発生した静電気が表示領域（ＤＡ）に備えられた素子に流入することを防止できる。
【００９２】
補助電圧パターン（ＶＤＤＰ）は、デマルチプレクサ（ＤＸ）の上部にデマルチプレクサ（ＤＸ）、すなわち、第１スイッチ素子（ＳＷ１）をカバーする。
第１スイッチ素子（ＳＷ１）は、シーリング部材（ＳＬ）と重畳し得る。
なお、補助電圧パターン（ＶＤＤＰ）は、静電気防止パターン（ＥＳＤ）をカバーし得る。
静電気防止パターン（ＥＳＤ）は、シーリング部材（ＳＬ）と重畳し得る。
【００９３】
シーリング部材（ＳＬ）を形成するとき、硬化性物質にレーザーを照射すると、硬化性物質で重畳した領域に配置された第１スイッチ素子（ＳＷ１）及び静電気防止パターン（ＥＳＤ）の温度が融点以上に上昇して不良が発生する可能性がある。
本発明の実施形態による表示装置によれば、補助電圧パターン（ＶＤＤＰ）を第４制御電極（ＣＥ４）、第４入力電極（ＩＥ４）、及び第４出力電極（ＯＥ４）よりも大きい融点を有する物質で形成するほうが好ましい。
補助電圧パターン（ＶＤＤＰ）を第１スイッチ素子（ＳＷ１）及び静電気防止パターン（ＥＳＤ）と重畳して配置することにより、レーザー照射による、第１スイッチ素子（ＳＷ１）及び静電気防止パターン（ＥＳＤ）の不良を防止できる。
【００９４】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【００９５】
１１０    バッファ層
１２０、１３０、１４０、１５０    第１〜第４絶縁層
１０００    表示装置
ＢＡ    ベゼル領域
ＣＥ１〜ＣＥ３    第１〜第３制御電極
ＤＡ    表示領域
ＤＬ    データライン
ＤＭ    表示モジュール
ＤＭ−ＤＡ    表示領域
ＤＭ−ＮＤＡ    非表示領域
ＤＰ    表示パネル
ＤＰ−ＣＬ    回路素子層
ＤＰ−ＯＬＥＤ    表示素子層
Ｅ１    第１電極
Ｅ２    第２電極
Ｅ−ＶＳＳ    電源供給ライン
ＥＬ    発光ライン
ＥＭＬ    発光層
ＥＮＰ    封止層
ＥＴＣ    発光ライン駆動回路
ＥＴＣＡ    発光ライン駆動回路領域
ＧＤＣ    画素駆動回路
ＧＬ    走査ライン
ＧＴＣ    ゲート駆動回路
ＧＴＣＡ    ゲート駆動回路領域
ＨＭ    ハウジング部材
ＮＤＡ    非表示領域
ＩＥ１〜ＩＥ３    第１〜第３入力電極
ＩＳ    表示面
ＯＤ    有機発光素子
ＯＥ１〜ＯＥ３    第１〜第３出力電極
ＰＤ    パッド部
ＰＤＬ    画素定義膜
ＰＸ    画素
ＳＬ    シーリング部材
ＳＬ−Ｄ    制御信号ライン 
ＳＬ−ＶＤＤ    電圧ライン
ＳＬ−Ｖｉｎｔ    初期化ライン
ＳＭ１〜ＳＭ３    第１〜第３半導体パターン
ＳＵＢ    ベース層
ＴＡ    透過領域
ＴＦＴ１〜ＴＦＴ３    第１〜第３トランジスタ
ＴＳ    タッチ検出ユニット
ＶＤＤＰ    補助電圧パターン
ＶＳＰ    補助パターン
ＶＳＳＰ    補助電源供給パターン
ＷＭ    ウィンドウ（Ｗｉｎｄｏｗ）部材
【図１】
2019197723.tif 000003
【図２】
2019197723.tif 000004
【図３】
2019197723.tif 000005
【図４】
2019197723.tif 000006
【図５】
2019197723.tif 000007
【図６】
2019197723.tif 000008
【図７】
2019197723.tif 000009
【図８】
2019197723.tif 000010
【図９】
2019197723.tif 000011
【図１０】
2019197723.tif 000012