(57)【要約】【課題】酸化物半導体層薄膜を備えた薄膜トランジスタにおいて、高い電界効果移動度を維持しつつ、ストレス耐性、特に光ストレス耐性に優れた薄膜トランジスタを提供する。【解決手段】基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極、および少なくとも１層の保護膜を有する薄膜トランジスタであって、酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、およびＳｎを含み、酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、Ｉｎ：３０原子％以上４５原子％以下、Ｇａ：５原子％以上２０原子％未満、Ｚｎ：３０原子％以上６０原子％以下、およびＳｎ：４．０原子％以上９．０原子％未満である。【選択図】なし【特許請求の範囲】
【請求項１】
基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極、および少なくとも１層の保護膜を有する薄膜トランジスタであって、
前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、およびＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、および
Ｓｎ：４．０原子％以上９．０原子％未満
であることを特徴とする薄膜トランジスタ。
【請求項２】
前記酸化物半導体層において、全金属元素に占めるＧａに対するＩｎの割合（Ｉｎ／Ｇａ）が２．５倍以上であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体層において、温度３００℃から４００℃の範囲における亜鉛の脱離量が、１ｃｍ２換算で５×１０−１１ｃｏｕｎｔｓ以下であることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
光誘起電流過渡分光法により、前記酸化物半導体層から検出される信号のピーク温度が８５Ｋ以下であることを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体層を含む薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）に関する。より詳しくは、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に好適に用いられる酸化物半導体層を含む薄膜トランジスタに関する。
【背景技術】
【０００２】
アモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア濃度を有し、大型・高解像度・高速駆動が要求される次世代ディスプレイへの適用が期待されている。また、アモルファス酸化物半導体は光学バンドギャップが大きく、低温で成膜できるため、耐熱性の低い樹脂基板上に成膜することができ、軽くて透明なディスプレイへの応用も期待されている。
【０００３】
上記のようなアモルファス酸化物半導体としては、例えば特許文献１に示すように、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）からなるＩｎ−Ｇａ−Ｚｎ系アモルファス酸化物半導体（以下、単に「ＩＧＺＯ」と称することがある。）が知られている。
【０００４】
ここで、ＩＧＺＯからなる酸化物半導体層を含む薄膜トランジスタの電界効果移動度は汎用のアモルファスシリコンに比べ高いものの、１０ｃｍ２／Ｖｓ程度である。しかし、表示装置の大画面化、高精細化や高速駆動化に対応するためには、更なる高い電界効果移動度をもつ材料が求められている。
【０００５】
更に、ＩＧＺＯのような酸化物半導体層を用いた薄膜トランジスタでは、光照射や電圧印加などのストレスに対する耐性（ストレス耐性）に優れていることが要求される。すなわち、光照射や電圧印加などのストレスに対し、薄膜トランジスタのしきい値変化量が小さいことが要求される。例えば、ゲート電極に電圧を印加し続けたときや、半導体層で吸収が起こる青色帯の光を照射し続けた際、薄膜トランジスタのゲート絶縁膜と半導体層界面にチャージがトラップされ、半導体層内部の電荷の変化から、しきい値電圧が負側へ大幅に変化（シフト）し得る。その結果、薄膜トランジスタのスイッチング特性が変化することが指摘されている。
【０００６】
また、液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光が薄膜トランジスタに照射されるが、この光が薄膜トランジスタにストレスを与えて画像ムラや特性劣化の原因となる。実際に薄膜トランジスタを使用する際、光照射や電圧印加によるストレスによりスイッチング特性が変化すると、表示装置自体の信頼性低下を招く。
【０００７】
また、有機ＥＬディスプレイにおいても同様に、発光層からの漏れ光が半導体層に照射され、しきい値電圧などの値がばらつくという問題が生じる。
【０００８】
このようなしきい値電圧のシフトは、薄膜トランジスタを備えた液晶ディスプレイや有機ＥＬディスプレイなどの表示装置自体の信頼性低下を招くため、ストレス耐性の向上（すなわち、ストレス印加前後の変化量が少ないこと）が強く切望されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−２１９５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、酸化物半導体層薄膜を備えた薄膜トランジスタにおいて、高い電界効果移動度を維持しつつ、ストレス耐性、特に光ストレス耐性に優れた薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００１１】
本発明者らは、鋭意研究を重ねた結果、薄膜トランジスタにおける酸化物半導体層において特定の組成を採用することにより、上記課題を解決できることを見出し、本発明を完成するに至った。
【００１２】
すなわち、本発明は、以下の［１］に関する。
［１］基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極、および少なくとも１層の保護膜を有する薄膜トランジスタであって、
前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、およびＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、および
Ｓｎ：４．０原子％以上９．０原子％未満
であることを特徴とする薄膜トランジスタ。
【００１３】
また、本発明の好ましい実施形態は、以下の［２］〜［４］に関する。
［２］前記酸化物半導体層において、全金属元素に占めるＧａに対するＩｎの割合（Ｉｎ／Ｇａ）が２．５倍以上であることを特徴とする上記［１］に記載の薄膜トランジスタ。
［３］前記酸化物半導体層において、温度３００℃から４００℃の範囲における亜鉛の脱離量が、１ｃｍ２換算で５×１０−１１ｃｏｕｎｔｓ以下であることを特徴とする上記［１］または［２］に記載の薄膜トランジスタ。
［４］光誘起電流過渡分光法により、前記酸化物半導体層から検出される信号のピーク温度が８５Ｋ以下であることを特徴とする上記［１］〜［３］のいずれか１つに記載の薄膜トランジスタ。
【発明の効果】
【００１４】
本発明によれば、酸化物半導体層薄膜を備えた薄膜トランジスタにおいて、高い電界効果移動度を維持しつつ、ストレス耐性、特に光ストレス耐性に優れた薄膜トランジスタを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の一実施形態に係る薄膜トランジスタの概略断面図である。
【図２】図２は、ＩＧＺＴＯ系酸化物半導体における「Ｉｎ／Ｇａ」と「電界効果移動度μsat」との関係を示すグラフである。
【図３】図３は、Ｎｏ．１〜Ｎｏ．５の酸化物半導体にＴＤＳ分析を行った結果を示すグラフである。
【図４】図４は、Ｎｏ．３の酸化物半導体層を用いた薄膜トランジスタにおける、２５０℃でのポストアニールを実施した場合と、３００℃でのポストアニールを実施した場合のＩｄ−Ｖｇ特性を示すグラフである
【図５Ａ】図５Ａは、Ｎｏ．３の酸化物半導体を用いたＴＦＴ（ポストアニール温度：２５０℃）に対し、ＰＩＴＳ法を適用した場合の、測定温度とｂ１の関係を示すグラフである。
【図５Ｂ】図５Ｂは、Ｎｏ．３の酸化物半導体を用いたＴＦＴ（ポストアニール温度：２７０℃）に対し、ＰＩＴＳ法を適用した場合の、測定温度とｂ１の関係を示すグラフである。
【図５Ｃ】図５Ｃは、Ｎｏ．３の酸化物半導体を用いたＴＦＴ（ポストアニール温度：３００℃）に対し、ＰＩＴＳ法を適用した場合の、測定温度とｂ１の関係を示すグラフである。
【発明を実施するための形態】
【００１６】
本発明に係る薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極、および少なくとも１層の保護膜を有し、酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、およびＳｎを含み、酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、および
Ｓｎ：４．０原子％以上９．０原子％未満
である。
【００１７】
なお、本明細書において、Ｉｎ、Ｇａ、Ｚｎ、ＳｎおよびＯから構成される酸化物をＩＧＺＴＯと称する場合がある。
【００１８】
本明細書において「高い電界効果移動度」とは、後述の実施例に記載の方法で電界効果移動度を測定したとき、電界効果移動度が１８．０ｃｍ２／Ｖｓ以上のものを意味する。なお、電界効果移動度は、キャリア移動度とも呼ばれる。以下、単に「移動度」と称することがある。
【００１９】
本明細書において「ストレス耐性に優れた」とは、後述の実施例に記載の方法で、試料に白色光を照射しながら、ゲート電極に負バイアスを印加し続けるストレス印加試験を２時間行ったとき、ストレス印加試験前後のしきい値電圧（Ｖｔｈ）のシフト量（ΔＶｔｈ）が３．５Ｖ以下のものを意味する。
【００２０】
以下、本発明の薄膜トランジスタに用いられる酸化物半導体層（酸化物半導体薄膜）について詳しく説明する。
【００２１】
本発明における酸化物半導体層は、酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、およびＳｎを含み、酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、および
Ｓｎ：４．０原子％以上９．０原子％未満
を満足する。
【００２２】
以下、Ｏを除く全金属元素（Ｉｎ、Ｇａ、ＺｎおよびＳｎ）の合計に対するＩｎの含有量（原子％）をＩｎ原子数比と呼ぶ場合がある。同様に、全金属元素の合計に対するＧａの含有量（原子％）をＧａ原子数比と呼ぶ場合がある。同様に、全金属元素の合計に対するＺｎの含有量（原子％）をＺｎ原子数比と呼ぶ場合がある。同様に、全金属元素の合計に対するＳｎの含有量（原子％）をＳｎ原子数比と呼ぶ場合がある。
【００２３】
Ｉｎは電気伝導性の向上に寄与する元素である。Ｉｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＩｎ量が多くなるほど、酸化物半導体薄膜の導電性が向上するため電界効果移動度は増加する。
【００２４】
上記作用を有効に発揮させるには、上記Ｉｎ原子数比を３０原子％以上とする必要がある。上記Ｉｎ原子数比は、好ましくは３３原子％以上、より好ましくは３５原子％以上、更に好ましくは３８原子％以上である。
ただし、Ｉｎ原子数比が大き過ぎると、キャリア密度が増加しすぎてしきい値電圧が低下するなどの問題があるため、その上限を４５原子％以下とする。上記Ｉｎ原子数比は、好ましくは４３原子％以下、より好ましくは４１原子％以下である。
【００２５】
Ｇａは酸素欠損の低減およびキャリア密度の制御に寄与する元素である。Ｇａ原子数比が大きくなるほど、すなわち、全金属元素に占めるＧａ量が多くなるほど、酸化物半導体薄膜の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Ｇａは過酸化水素系のＣｕエッチング液によるエッチングを阻害する元素でもある。
よって、Ｇａ原子数比が大きくなるほど、ソース・ドレイン電極としてのＣｕ電極のエッチング加工に用いられる過酸化水素系エッチング液に対して選択比が大きくなり、ダメージを受けにくくなる。さらに、Ｇａ原子数比が小さすぎると、薄膜トランジスタの光ストレスに対する信頼性が低下するおそれがある。
【００２６】
上記作用を有効に発揮させるには、Ｇａ原子数比を５原子％以上とする必要がある。上記Ｇａ原子数比は、好ましくは７原子％以上、より好ましくは９原子％以上、更に好ましくは１１原子％以上である。
ただし、Ｇａ原子数比が大き過ぎると、酸化物半導体薄膜の導電性が低下して移動度が低下しやすくなる。また、酸化物半導体層を形成するためのスパッタリングターゲット材の電導度が低下し、直流放電が安定して持続することが困難となる。そのため、Ｇａ原子数比は、２０原子％未満とする。上記Ｇａ原子数比は、好ましくは１８原子％以下、より好ましくは１６原子％以下、更に好ましくは１４原子％以下である。
【００２７】
Ｚｎは他の金属元素ほど薄膜トランジスタ特性に対して敏感ではないが、Ｚｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＺｎ量が多くなるほど、アモルファス化しやすくなるため、有機酸や無機酸のエッチング液によりエッチングされやすくなる。
【００２８】
上記作用を有効に発揮させるには、Ｚｎ原子数比を３０原子％以上とする必要がある。上記Ｚｎ原子数比は、好ましくは３３原子％以上、より好ましくは３６原子％以上、更に好ましくは３９原子％以上である。
ただし、Ｚｎ原子数比が大き過ぎると、ソース・ドレイン電極用エッチング液に対する酸化物半導体薄膜の溶解性が高くなる結果、ウェットエッチング耐性が劣りやすくなる。また、Ｉｎが相対的に減少するため電界効果移動度が低下したり、Ｇａが相対的に減少するため酸化物半導体薄膜の電気的安定性が低下しやすくなることから、その上限を６０原子％以下とする。上記Ｚｎ原子数比は、好ましくは５５原子％以下、より好ましくは５０原子％以下、更に好ましくは４６原子％以下、より更に好ましくは４３原子％以下である。
【００２９】
Ｓｎは酸系の薬液によるエッチングを阻害する元素である。このため、Ｓｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＳｎ量が多くなるほど、酸化物半導体薄膜のパターニングに用いる有機酸や無機酸のエッチング液によるエッチング加工は困難となる。しかしながら、Ｓｎが添加された酸化物半導体は水素拡散によってキャリア密度の増加が見られ電界効果移動度が増加し、また、Ｓｎ添加量が適度であれば薄膜トランジスタの光ストレスに対する信頼性が向上する。
【００３０】
上記作用を有効に発揮させるには、上記Ｓｎ原子数比は４．０原子％以上とする必要がある。Ｓｎ原子数比は、好ましく４．３原子％以上、より好ましくは７．０原子％以上、更に好ましくは８．０原子％以上である。
一方、Ｓｎ原子数比が大き過ぎると、酸化物半導体薄膜の有機酸や無機酸のエッチング液に対する耐性が必要以上に高まり、酸化物半導体薄膜自体の加工が困難になる。また、水素拡散の影響を強く受けることで光ストレスに対する信頼性が低下する恐れがある。よって上記Ｓｎ原子数比は９．０原子％未満とする。Ｓｎ原子数比は、好ましくは８．６原子％以下、より好ましくは８．４原子％以下、更に好ましくは８．２原子％以下である。
【００３１】
さらに、上記酸化物半導体層は、全金属元素に占めるＧａに対するＩｎの割合（Ｉｎ／Ｇａ）が２．５倍以上であることが好ましい。（Ｉｎ／Ｇａ）が２．５倍以上とは、薄膜トランジスタが高移動度を得るためにはＧａ量に対してＩｎ量が所定量以上必要であることを示している。より高い移動度を得るためには、（Ｉｎ／Ｇａ）は２．８倍以上がより好ましく、３．１倍以上が更に好ましい。
【００３２】
酸化物半導体層の厚みは特に限定されるものではないが、１０ｎｍ以上であるとソース・ドレイン電極のエッチング加工時の選択性に優れるため好ましく、より好ましくは１５ｎｍ以上である。また、高移動度の維持の観点からは、例えば２０ｎｍ以下であることが好ましい。
【００３３】
なお、高移動度の薄膜トランジスタを実現するためには、酸化物半導体層の膜構造も重要な要素となり、酸化物半導体層はアモルファス構造、又は、少なくとも一部が結晶化されたアモルファス構造であることが好ましい。すなわち、酸化物半導体層を形成する酸化物が、アモルファス、又は、少なくとも一部が結晶化されたアモルファスであることが好ましい。
酸化物半導体層は、スループット（Ｔｈｒｏｕｇｈｐｕｔ）の高いスパッタ法で成膜されるため、通常、膜構造はアモルファスになると考えられている。しかし実際には、膜構造にはアモルファス構造の中にサブミクロン・レベル（ナノレベル）の結晶が分散している。酸化物の上記構造は、酸化物半導体層形成の際に、ガス圧１〜５ｍＴｏｒｒの範囲に制御すると共に、保護膜を形成の後、２００℃以上の温度で熱処理することにより得ることができる。
【００３４】
また、酸化物半導体を用いた薄膜トランジスタの作製プロセスには、幾つかの加熱処理過程が含まれる（成膜時や熱処理など）ため、アモルファス化率はこれらの加熱処理過程を総合した結果により決まることになる。酸化物半導体層の膜構造は、キャリア移動度に影響するため、高移動度の薄膜トランジスタを実現するためには、最適なプロセス条件を探索する必要がある。
【００３５】
また、保護膜を形成する前、すなわち、酸化物半導体層をスパッタ製膜し、さらに熱処理を加えた後の酸化物半導体層のシート抵抗は１．０×１０５Ω／□以下が好ましく、５．０×１０４Ω／□以下がより好ましい。このようなシート抵抗を有する酸化物半導体薄膜が薄膜トランジスタの移動度を高くするには好ましい。
【００３６】
なお、一般的なＩＧＺＯ酸化物半導体層のシート抵抗は１．０×１０５Ω／□超の値を示すことが多い。このようなシート抵抗を有する酸化物半導体層を有する薄膜トランジスタの場合は特に顕著だが、その製造工程において、保護膜を形成した後の酸化物半導体膜のシート抵抗は増加する傾向にある。これは、酸化物半導体は一般的にバンドギャップを有しているが、保護膜を形成することによって、バンドベンディングが生じるためである。
【００３７】
また、酸化物半導体層のＯＨ基が増加すると、高移動度は維持されながら、光ストレス耐性の向上が得られる。すなわち、このようなＯＨ基が増加した酸化物半導体層を表示パネルに使用した場合、長時間においてバックライトなどの光照射を受けても薄膜トランジスタの特性が変化しにくくなる。
この理由は、酸化物半導体層中に水素が侵入してＯＨ基が形成されると、効果的にチャネル層の酸素関連欠陥や不安定な水素関連欠陥が抑制され、安定なメタル−酸素の結合を形成することによると考えられている。なお、酸化物半導体層中のＯＨ基の密度は、ポストアニールによって有効に制御することができる。
【００３８】
本発明の薄膜トランジスタは、酸化物半導体層の直上に、エッチストッパー層を有するエッチストップ型（ＥＳＬ；Ｅｔｃｈ  Ｓｔｏｐｐｅｒ  Ｌａｙｅｒ）と、エッチストッパー層を有さないバックチャネルエッチ型（ＢＣＥ；Ｂａｃｋ  Ｃｈａｎｎｅｌ  Ｅｔｃｈ）のどちらの形態でもよいが、エッチストッパー層を有するエッチストップ型が酸化物半導体層のバックチャネルのダメージが少ないため半導体膜のシート抵抗の制御性の点からより好ましい。
【００３９】
また、本発明における保護膜は、少なくとも１層で構成され、好ましくは２層以上である。２層以上で構成することにより、酸化物半導体層のシート抵抗の制御性が良くなることから好ましい。これは、たとえば保護膜がシリコン窒化膜（ＳｉＮｘ）のみからなる単層の場合、ＳｉＮｘ膜には水素含有量が非常に多く、容易に半導体層に拡散してドナーとして働くため、シート抵抗を大きく下げる方向に変動させるためである。
保護膜としては、シリコン酸化膜（ＳｉＯｘ膜）、ＳｉＮｘ膜、Ａｌ２Ｏ３やＹ２Ｏ３等の酸化物、これらの積層膜等が挙げられるが、保護膜が２層以上である場合には、１層目と２層目以降とは異なる成分の膜であることが好ましい。これらはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などの従来公知の方法で形成することができる。中でも、ＳｉＮｘ膜を含むことが、酸化物半導体層のシート抵抗を一定範囲内で制御しやすくなることから好ましい。
【００４０】
保護膜は厚さが１００〜５００μｍであることが好ましく、２５０〜３００μｍがより好ましい。保護膜が２層以上の積層膜である場合には、合計の膜厚が上記範囲であることが好ましい。ＣＶＤ法により保護膜を形成する場合、成膜時間を調整することにより、膜厚を変えることができる。保護膜の厚さは光学測定もしくは段差測定、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）観察により測定することができる。
【００４１】
その他、本発明における基板、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極は通常使用されるものを使用することができる。例えば、基板としては透明基板や、Ｓｉ基板、ステンレス等の薄い金属板、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ）フィルム等の樹脂基板等が挙げられる。基板の厚みは０．３ｍｍ〜１．０ｍｍが加工性の点から好ましい。ゲート電極及びソース・ドレイン電極としてはＡｌ合金や、Ａｌ合金上にＭｏやＣｕ、Ｔｉ等の薄膜や合金膜が形成されたもの等を用いることができる。
厚みも特に限定されないが、ゲート電極は厚さが１００〜５００μｍであることが電気抵抗の点から好ましく、ソース・ドレイン電極は厚さが１００〜４００μｍであることが電気抵抗の点から好ましい。これら電極の製造方法も従来公知の方法を採用できる。
【００４２】
ゲート絶縁膜は、単層であっても２層以上であってもよく、従来一般に用いられるものを用いることができる。例えばＳｉＯｘ膜、ＳｉＮｘ膜、Ａｌ２Ｏ３やＹ２Ｏ３等の酸化物、これらの積層膜等が挙げられるが、２層以上の場合には、１層目と２層目以降とは異なる成分の膜であることが好ましい。
ゲート絶縁膜は通常用いられる方法により形成することができるが、例えばＣＶＤ法等が挙げられる。ゲート絶縁膜は厚さが５０〜３００μｍであることが薄膜トランジスタの静電容量の点から好ましい。ゲート絶縁膜が２層以上の積層膜である場合には、合計の膜厚が上記範囲であることが好ましい。
【００４３】
＜薄膜トランジスタの製造方法（ＢＣＥ型）＞
本発明に係る薄膜トランジスタは、エッチストップ（ＥＳＬ）型やバックチャネルエッチ（ＢＣＥ）型に限らず、従来と同様の方法及び条件にて製造することができる。ＴＦＴの製造方法の一例を以下に記載するが、これらに限定されない。
基板上にスパッタリング法等によりゲート電極を形成し、パターニングを行った後、ＣＶＤ法等によりゲート絶縁膜を成膜する。パターニングは通常の方法で行うことができる。また、ゲート絶縁膜の成膜において加熱される。次いで、スパッタリング法等により酸化物半導体層を成膜し、パターニングを行う。その後、プレアニール処理を行い、必要に応じてエッチストッパー層の成膜とパターニングを行う。
【００４４】
続いてスパッタリング法等によりソース・ドレイン電極を形成してパターニングを行った後、保護膜を成膜する。該保護膜の成膜においても加熱がなされる。バックチャネルエッチ型の場合には、回復アニールを行った後、再度保護膜の成膜を行う。その後コンタクトホールのエッチングを行い、ポストアニール処理（熱処理）をすることで薄膜トランジスタを得ることができる。
【実施例】
【００４５】
＜実施例１＞
［薄膜トランジスタの製造］
図１を参照して薄膜トランジスタの製造方法を以下に示す。ガラス製の基板１（イーグル社製  商品名Ｅａｇｌｅ２０００、直径４インチ、厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ膜を２５０ｎｍ成膜し、その上にゲート絶縁膜３として、プラズマＣＶＤ法により、厚さ２５０ｎｍの酸化シリコン（ＳｉＯｘ）膜を以下の条件で成膜した。
【００４６】
キャリアガス：ＳｉＨ４とＮ２Ｏとの混合ガス
成膜パワー密度：０．９６Ｗ／ｃｍ２
成膜温度：３２０℃
成膜時のガス圧：１３３Ｐａ
【００４７】
次いで、表１に記載のＩｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏ膜である酸化物半導体層４を下記条件で４０ｎｍの膜厚で成膜した。
【００４８】
（酸化物半導体層形成）
成膜法：ＤＣ（直流）スパッタリング法
装置：株式会社アルバック製  ＣＳ２００
成膜温度：室温
ガス圧：１ｍＴｏｒｒ
キャリアガス：Ａｒ
酸素分圧：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ２
【００４９】
なお、酸化物半導体層４の金属元素の各含有量の分析は、ガラス基板上に膜厚４０ｎｍの各酸化物半導体層を上記と同様にしてスパッタリング法で形成した試料を別途用意して行った。該分析は、株式会社リガク製ＣＩＲＯＳ  ＭａｒｋＩＩを用い、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）発光分光法により行った。
【００５０】
上記のようにして酸化物半導体層４を成膜した後、フォトリソグラフィーおよびウェットエッチングによりパターニングを行った。ウェットエッチャントとして、関東化学株式会社製「ＩＴＯ−０７Ｎ」を使用した。本実施例では、実験を行ったすべての酸化物半導体層について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認した。酸化物半導体層をパターニングした後、膜質を向上させるためにプレアニールを行った。プレアニールは、大気雰囲気にて３５０℃で１時間行った。
【００５１】
次に、ソース・ドレイン電極５を形成するために、膜厚１００ｎｍの純Ｍｏ膜をフォトリソプロセスにて成膜とパターニングとを行った。このようにしてソース・ドレイン電極５を形成した。
【００５２】
（ソース・ドレイン電極形成）
上記純Ｍｏ膜の成膜条件を下記に示す。
投入パワー：ＤＣ３００Ｗ（成膜パワー密度：３．８Ｗ／ｃｍ２）
キャリアガス：Ａｒ
ガス圧：２ｍＴｏｒｒ
基板温度：室温
【００５３】
さらに保護膜６として、膜厚２００ｎｍのＳｉＯｘ膜と膜厚１５０ｎｍのＳｉＮｘ膜とを積層させた、合計膜厚が３５０ｎｍの積層膜をプラズマＣＶＤ法で形成した。上記ＳｉＯｘ膜の形成にはＳｉＨ４、Ｎ２およびＮ２Ｏの混合ガスを用い、上記ＳｉＮｘ膜の形成にはＳｉＨ４、Ｎ２、ＮＨ３の混合ガスを用いた。いずれの場合も成膜条件は下記のとおりである。
【００５４】
（保護膜形成）
成膜パワー密度：０．３２Ｗ／ｃｍ２
成膜温度：１５０℃
成膜時のガス圧：１３３Ｐａ
【００５５】
次にフォトリソグラフィーおよびドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成し、コンタクトホール７を介して透明導電膜８をソース・ドレイン電極５に電気的に接続した。
その後、ポストアニールとして、窒素雰囲気で２５０℃、３０分の熱処理を行うことで、Ｎｏ．１〜Ｎｏ．５の薄膜トランジスタをそれぞれ得た。
【００５６】
［静特性（電界効果移動度μsat、Ｖｔｈ）の評価］
表１に示す組成を有する酸化物半導体層を有する薄膜トランジスタを用いてドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性を測定した。Ｉｄ−Ｖｇ特性は、ゲート電圧、ソース−ドレイン電極の電圧を以下のように設定し、プローバーおよび半導体パラメータアナライザ（Ｋｅｉｔｈｌｅｙ  ４２００ＳＣＳ）を用いて測定を行った。
【００５７】
ゲート電圧：−３０〜３０Ｖ（ステップ０．２５Ｖ）
ソース電圧：０Ｖ
ドレイン電圧：１０Ｖ
測定温度：室温
【００５８】
測定したＩｄ−Ｖｇ特性から、電界効果移動度μsatおよびしきい値電圧（Ｖｔｈ）を算出した。なお、Ｖｔｈはドレイン電流が１０−９Ａ流れる際のＶｇの値とした。
【００５９】
［ストレス耐性の評価］
次に、それぞれの組成を有する酸化物半導体層を有する薄膜トランジスタを用い、以下のようにしてストレス耐性（ΔＶｔｈ＠ＮＢＴＩＳ）の評価を行った。ストレス耐性は、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行って評価した。ストレス印加条件は以下のとおりである。
【００６０】
ゲート電圧：−２０Ｖ
ソース／ドレイン電圧：１０Ｖ
基板温度：６０℃
光ストレス条件
ストレス印加時間：２時間
光強度：２５０００ＮＩＴ
光源：白色ＬＥＤ
ここでΔＶｔｈは、しきい値電圧のシフト量を示し、（ストレス印加２時間後におけるＶｔｈ）−（ストレス印加ゼロ時間におけるＶｔｈ）である。
【００６１】
これらの結果を表１に示す。
【００６２】
【表１】
2019197798.tif 000002
【００６３】
表１において、Ｎｏ．２およびＮｏ．３が実施例、Ｎｏ．１、Ｎｏ．４およびＮｏ．５が比較例である。なお、Ｎｏ．１〜Ｎｏ．５は、Ｉｎ、Ｇａ、Ｚｎの組成比（原子％）を固定して、Ｓｎの含有量を変化させたものである。
表１の結果より、各実施例は、薄膜トランジスタに用いられる酸化物半導体層における各金属元素の組成が本発明に規定の範囲内であり、その結果、電界効果移動度が１８．０ｃｍ２／Ｖｓ以上を満足し、かつ、ストレス印加試験前後のしきい値電圧（Ｖｔｈ）のシフト量（ΔＶｔｈ）が３．５Ｖ以下を満足するものであり、高い電界効果移動度と優れたストレス耐性の両立が図られている。
【００６４】
なお、Ｓｎの含有量がゼロ（０．０ａｔ％）の場合であるＮｏ．１に比べ、Ｓｎを適量添加したＮｏ．２やＮｏ．３ではΔＶｔｈの改善が見られたものの、Ｓｎの含有量が８．６原子％をはるかに超えるＮｏ．４やＮｏ．５では、逆にΔＶｔｈが増大することが分かった。よって、高い電界効果移動度と優れたストレス耐性を両立させるためには、Ｓｎの含有量を４．０原子％以上９．０原子％未満、好ましくは４．３原子％以上８．６原子％以下に制御することが有効であることが分かる。
【００６５】
また、Ｎｏ．１〜Ｎｏ．５の全てにおいて、全金属元素に占めるＧａに対するＩｎの割合（Ｉｎ／Ｇａ）が２．５倍以上を満足するものであり、高い電界効果移動度を実現することができている。ここで、図２に示すように、ＥＳＬ−ＴＦＴ（薄膜トランジスタ）において、ＩＧＺＴＯ系酸化物半導体におけるＩｎ／Ｇａ比を変化させた場合、Ｉｎ／Ｇａ比が２．５付近で電界効果移動度が急激に増大していることが分かる。なお、図２中、「ＰＡ２５０」は２５０℃でのポストアニールを実施した場合、「ＰＡ２７０」は２７０℃でのポストアニールを実施した場合、「ＰＡ３００」は３００℃でのポストアニールを実施した場合をそれぞれ表わす。また、ポストアニールが３００℃の場合には、Ｉｎ／Ｇａ比が３．０以上の条件下では３０．０ｃｍ２／Ｖｓ以上の非常に高い電界効果移動度を実現できていることが分かる。
【００６６】
［ＴＤＳ分析による評価］
上記Ｎｏ．１〜Ｎｏ．５の酸化物半導体に対し、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析を行った。当該ＴＤＳ分析においては、Ｚｎに相当する質量電荷比Ｍ／ｚ＝６４の脱離量を測定した。なお、ＴＤＳ分析のための試料としてガラス基板上に膜厚４０ｎｍの各酸化物半導体層を上記と同様にしてスパッタリング法で形成したものを別途準備した。
【００６７】
Ｎｏ．１〜Ｎｏ．５の酸化物半導体にＴＤＳ分析を行った結果を図３に示す。図３において、横軸は基板の加熱温度（℃）であり、縦軸は質量電荷比Ｍ／ｚ＝６４の脱離量に比例する強度（Ａ）である。図３の結果に示すように、Ｓｎの含有量の増加に伴い、Ｚｎの脱離量が減少し、高温側にピークシフトしていることが読み取れる。このことより、Ｓｎの添加量の増加によるΔＶｔｈの改善は、酸化物半導体膜からのＺｎの脱離量の減少が影響しているものと考えられる。ただし、上述の通り、Ｓｎの含有量が過剰な場合には逆にΔＶｔｈが増大するが、これは半導体膜中に過剰に水素が吸蔵されることが影響しているものと考えられる。
【００６８】
なお、図３に示すように、実施例であるＮｏ．２およびＮｏ．３においては、温度３００℃から４００℃の範囲における縦軸の値（Ｉｎｔｅｎｓｉｔｙ）が、５．Ｅ−１１（Ａ）以下を満足していることから、温度３００℃から４００℃の範囲における亜鉛の脱離量が、１ｃｍ２換算で５×１０−１１ｃｏｕｎｔｓ以下となることが理解される。
【００６９】
＜実施例２＞
［ポストアニール温度の違いによるΔＶｔｈへの影響］
上記Ｎｏ．３の酸化物半導体層を有するＥＳＬ−ＴＦＴ（薄膜トランジスタ）に対し、２５０℃でのポストアニールを実施した場合と、３００℃でのポストアニールを実施した場合における、ストレス耐性（ΔＶｔｈ＠ＮＢＴＩＳ）の評価結果を比較した。ストレス印加試験の条件は上記と同様である。
【００７０】
図４に、Ｎｏ．３の酸化物半導体層を用いたＥＳＬ−ＴＦＴ（薄膜トランジスタ）における、２５０℃でのポストアニールを実施した場合と、３００℃でのポストアニールを実施した場合のＩｄ−Ｖｇ特性を示すグラフである。なお、図４中、「ＰＡ２５０」は２５０℃でのポストアニールを実施した場合、「ＰＡ３００」は３００℃でのポストアニールを実施した場合をそれぞれ表わす。これらのＩｄ−Ｖｇ特性から電界効果移動度（μsat）、閾値電圧のシフト量（Ｖｔｈ）およびサブスレショルド係数（ＳＳ）およびオン電流（Ｉｏｎ）を算出した。
【００７１】
（ポストアニール２５０℃の場合）
電界効果移動度（μsat）：１９．９４ｃｍ２／Ｖｓ
しきい値電圧のシフト量（ΔＶｔｈ）：３．００Ｖ
サブスレショルド係数（ＳＳ）：０．３５Ｖ／ｄｅｃ
オン電流（Ｉｏｎ）：５．６×１０−４（Ａ）
【００７２】
電界効果移動度（μsat）：２９．８６ｃｍ２／Ｖｓ
しきい値電圧のシフト量（ΔＶｔｈ）：１．７５Ｖ
サブスレショルド係数（ＳＳ）：０．２９Ｖ／ｄｅｃ
オン電流（Ｉｏｎ）：７．７×１０−４（Ａ）
【００７３】
以上の結果より、３００℃でのポストアニールを実施した場合には、２５０℃でのポストアニールを実施した場合に比べ、ΔＶｔｈが３．００Ｖから１．７５Ｖへと約５８％低減することが確認された。このことから、ポストアニール温度の高温化によりΔＶｔｈを大幅に改善できることが分かった。
【００７４】
［ＰＩＴＳ法（光誘起電流過渡分光法）による電子状態の評価］
上記Ｎｏ．３の酸化物半導体薄膜を用いたＥＳＬ−ＴＦＴ（薄膜トランジスタ）に対し、２５０℃でのポストアニールを実施した場合、２７０℃でのポストアニールを実施した場合、および３００℃でのポストアニールを実施した場合における、ＰＩＴＳ法（光励起電流減衰スペクトロスコピー：Ｐｈｏｔｏｉｎｄｕｃｅｄ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による電子状態の評価を行った。なお、ＰＩＴＳ法の詳細については、例えば特開２０１５−１７９８２８号公報に記載されている。具体的な測定手順は以下のとおりである。
【００７５】
まず、ソース電極・ドレイン電極に電圧を印加した。印加電圧は１０Ｖとした。
【００７６】
ソース電極・ドレイン電極間の電圧が平衡状態となった後、ゲート電極に電圧を印加した。印加電圧は、各薄膜トランジスタについて、１０-９Ａとなるように調整した。
【００７７】
ゲート電極の電圧が平衡状態となった後、酸化物半導体薄膜へパルス光を照射した。パルス光の照射条件は以下のとおりである。
レーザー波長：３７５ｎｍ
レーザーパルス幅：１００ｍｓ
測定温度の範囲：８０Ｋ〜４００Ｋ（測定間隔：２Ｋ）
測定タイムウィンドウｔｗ：２０ｍｓ、１００ｍｓ、１０００ｍｓ
装置：ＦＴ−１０３０  ＨＥＲＡ  ＤＬＴＳ（Ｐｈｙｓ  Ｔｅｃｈ社製）
【００７８】
次いで、各測定温度について、パルス光照射後におけるソース電極・ドレイン電極間の電流Ｉの時間的変化ΔＩを算出した。本実施例では、ΔＩの替わりに、特開２０１５−１７９８２８号公報に記載の実施例と同様に、ΔＩのうちフーリエ変換して特定の成分のみを抽出したものであるｂ１を測定した。ｂ１はｔｗ間の電流測定点数を１２８点とし、得られた電流値にフーリエ変換を施して１次の成分を抽出した。
【００７９】
図５Ａに、２５０℃でのポストアニールを実施した場合の測定温度とｂ１の関係を、図５Ｂに、２７０℃でのポストアニールを実施した場合の測定温度とｂ１の関係を、図５Ｃに、３００℃でのポストアニールを実施した場合の測定温度とｂ１の関係を示す。
【００８０】
図５Ａ〜図５Ｃの結果より、ポストアニール温度の増加とともに、測定温度が１５０Ｋ近傍のピークが低減し、また、１００Ｋ近傍のピークが低温側にシフトする傾向にあることが分かった。なお、図５Ｃの結果に示されるように、３００℃でのポストアニールを実施した場合には、酸化物半導体層から検出される信号である、上記ｂ１のピーク温度が８５Ｋ以下となった。
前者は、水素関連欠陥に起因することが知られており、後者は、亜鉛関連欠陥に起因することが知られている（詳細は、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ５６,  ０３ＢＢ０２  （２０１７)を参照）。以上、ポストアニールの高温化によって、酸化物半導体薄膜中におけるこれらの欠陥密度が低減され、ΔＶｔｈが改善されたものと推察される。
【符号の説明】
【００８１】
１  基板
２  ゲート電極
３  ゲート絶縁膜
４  酸化物半導体層
５  ソース・ドレイン電極
６  保護膜
７  コンタクトホール
８  透明導電膜
【図１】
2019197798.tif 000003
【図２】
2019197798.tif 000004
【図３】
2019197798.tif 000005
【図４】
2019197798.tif 000006
【図５Ａ】
2019197798.tif 000007
【図５Ｂ】
2019197798.tif 000008
【図５Ｃ】
2019197798.tif 000009