(57)【要約】【課題】キャリア信号の振幅を操作することなく、入力力率を向上可能とした交流−直流変換装置を提供する。【解決手段】交流電源ＡＣの整流電圧をスイッチング素子Ｑ１のオンオフにより直流出力電圧に変換するものであって、直流出力電圧の指令値及び検出値とリアクトル電流の検出値とを用いてスイッチング素子Ｑ１を制御する交流−直流変換装置において、整流電流を検出する電流検出抵抗Ｒｓ及びローパスフィルタＬＰＦと、整流電流検出値に所定のゲインを乗算する比例調節器Ｐと、比例調節器Ｐの出力に基づいてスイッチング素子Ｑ１の出力電圧指令を演算する除算器１２等の電圧指令演算手段と、出力電圧指令とキャリア信号とを比較してスイッチング素子Ｑ１のゲート信号を生成する回路（１２，１３，ＣＭＰ，１５，ＧＤ）と、直流出力電圧の指令値と検出値との差信号に基づき所定のゲインを調整するゲイン制御手段（１１，ＡＶＲ，１２）と、を備える。【選択図】図１
2019068675.tif 000002
【特許請求の範囲】
【請求項１】
交流電源電圧を整流して得た整流電圧を、リアクトルと直列に接続された半導体スイッチング素子のオンオフにより所定の大きさの直流出力電圧に変換する交流−直流変換装置であって、
前記直流出力電圧の指令値及び検出値と、前記リアクトルを流れる整流電流の検出値とを用いて前記半導体スイッチング素子をオンオフすることにより力率改善を行う交流−直流変換装置において、
前記整流電流を検出する手段と、
前記整流電流の検出値に所定のゲインを乗算する比例調節器と、
前記比例調節器の出力に基づいて前記半導体スイッチング素子に対する出力電圧指令を演算する電圧指令演算手段と、
前記出力電圧指令とキャリア信号とを比較して前記半導体スイッチング素子のオンオフを制御する駆動信号を生成する手段と、
前記直流出力電圧の指令値と検出値との差信号に基づき前記所定のゲインを調整するゲイン制御手段と、
を備えたことを特徴とする交流−直流変換装置。
【請求項２】
請求項１に記載した交流−直流変換装置において、
前記半導体スイッチング素子は、前記出力電圧指令が前記キャリア信号より大きいときにオフすることを特徴とする交流−直流変換装置。
【請求項３】
請求項１または２に記載した交流−直流変換装置において、
前記ゲイン制御手段は、前記直流出力電圧の検出値が指令値に一致するように動作する電圧調節手段と、該電圧調節手段の出力が増大するほど前記所定のゲインを小さくするゲイン決定回路と、を有することを特徴とする交流−直流変換装置。
【請求項４】
請求項３に記載した交流−直流変換装置において、
前記電圧調節手段は、前記直流出力電圧の指令値から検出値を差し引いた値が大きいほど、その出力をより大きくするように動作することを特徴とする交流−直流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆるＰＦＣ（Power Factor Correction）回路等の交流−直流変換装置に関し、交流入力電流を交流入力電圧と同位相の正弦波に制御して力率（入力力率）を改善する技術に関するものである。
【背景技術】
【０００２】
図４は、特許文献１に記載されたＰＦＣ回路であり、後述する１サイクル力率制御方式により動作する。この図４において、ＲＥＣはダイオード整流回路、Ｌはリアクトル、１００は集積回路、１２０は電圧変換回路、１３０は分圧回路、Ｑ１はＭＯＳ−ＦＥＴ等の半導体スイッチング素子、Ｒｓは電流検出抵抗である。
集積回路１００の端子８から出力されるゲート信号によってスイッチング素子Ｑ１が駆動され、ＰＦＣ回路の交流入力電流を交流入力電圧Ｖｉｎと同位相に制御して入力力率をほぼ１に制御する。なお、この回路の出力電流（リアクトルＬの電流）は電流検出抵抗Ｒｓにより検出され、電圧に変換されて集積回路１００の端子３に入力されている。
【０００３】
図５は、集積回路１００の内部構成図である。なお、図４の集積回路１００内に付した端子番号１〜８は、図５の左右両端部に示された端子１〜８にそれぞれ対応している。
図５において、端子３に入力された電流検出信号は、トランスコンダクタンスアンプ１０３とその出力側のコンデンサとにより、リアクトルＬの電流相当値から高周波成分を除去した平均値として加算器１０４に入力されている。なお、トランスコンダクタンスアンプ１０３の出力側のコンデンサの容量値は、このコンデンサの両端電圧が一スイッチング周期程度の時間でほぼ一定とみなせるような大きさとしている。
【０００４】
一方、誤差アンプ（トランスコンダクタンスアンプ）１０１により、直流出力電圧指令値ＶＲＥＦと、図４の分圧回路１３０による電圧検出値ＶＦＢとの誤差に比例した電流が端子５から出力される。端子５には、図４に示したように二つのコンデンサと抵抗とからなる電圧変換回路１２０が接続されており、電圧変換回路１２０には誤差アンプ１０１から出力される電流が入力されて、端子５に電圧Ｖｍを生成する。すなわち、誤差アンプ１０１及び電圧変換回路１２０等によって誤差アンプ１０１の出力電圧Ｖｍが生成される。
【０００５】
集積回路１００の端子５の電圧、すなわち誤差アンプ１０１の出力電圧Ｖｍは、直流出力電圧指令値ＶＲＥＦと電圧検出値ＶＦＢとの差を増幅したものである。この電圧Ｖｍは、上述のリアクトルＬの電流相当値から高周波成分を除去した平均値を較正するための補償電圧ＶＣＯＭＰとして、図５の加算器１０４によりトランスコンダクタンスアンプ１０３の出力電圧と加算され、その加算結果がＰＷＭ比較器１０５の反転入力端子に入力されている。
【０００６】
一方、トランスコンダクタンスアンプ１０２が出力する誤差アンプ１０１の出力電圧Ｖｍに応じた電流がコンデンサ１０８を充電することによりランプ波が生成され、当該ランプ波がＰＷＭ比較器１０５の非反転入力端子に入力されている。また、コンデンサ１０８の電圧は、後述のフリップフロップ回路１０７の反転出力によりリセットされるようになっている。
【０００７】
トランスコンダクタンスアンプ１０３の出力電圧は、加算器１０４に負極性で入力されている。このため、リアクトルＬの電流が増加するほどＰＷＭ比較器１０５の出力が「Ｈｉｇｈ」レベルとなる期間（スイッチング素子Ｑ１がオンしている期間）が減少し、後続のフリップフロップ回路１０７を介して端子８からスイッチング素子Ｑ１に対するオン信号が出力されない時比率が増加する。
これにより、リアクトルＬの電流はある時点でバランスし、バランスした時点の電流は、図４の整流回路ＲＥＣの出力電圧瞬時値が大きいほど大きい値となり（リアクトルＬの電流の増加率が整流回路ＲＥＣの出力電圧瞬時値に比例するため）、結果として、リアクトルＬの電流ひいては交流入力電流は交流入力電圧と同位相で相似の正弦波となる。
【０００８】
ここで、図６は、補償電圧ＶＣＯＭＰとランプ波との関係を示す波形図であり、特許文献１や非特許文献１に記載されている。
これらの文献に開示されているように、１サイクル力率制御方式では、誤差アンプ１０１の出力に比例させてランプ波の傾きを制御することにより、スイッチング周期Ｔｓの最後の時点でランプ波の振幅が補償電圧ＶＣＯＭＰに到達するように調整する。例えば、図６の補償電圧ＶＣＯＭＰ１，ＶＣＯＭＰ２に応じて、ランプ波１，２がそれぞれ生成されることになる。
【０００９】
また、図７は、加算器１０４の出力電圧とランプ波との関係を示す波形図であり、非特許文献１に記載されているものと基本的に同一である。前述した図５の回路は、図７における加算器１０４の出力電圧とランプ波との交点を求めてゲート信号を生成する回路に相当する回路であるということができる。
【００１０】
図７におけるａは、電流連続モードにおいてスイッチング周期開始時のリアクトルＬの電流初期値に比例する値である。また、ｂは、スイッチング素子Ｑ１がオフする直前に流れているリアクトルＬの最大電流値に相当する値であり、スイッチング素子Ｑ１がオンしている期間の平均電流値は、図７のａとｂとの平均値である。この図７から判るように、補償電圧ＶＣＯＭＰすなわち（ＶＲＥＦ−ＶＦＢ）が大きいほど多くの電流を流すことができるため、ＶＦＢをＶＲＥＦに収束させることができる。
更に、交流入力電圧Ｖｉｎが高いほど、加算器１０４の出力電圧の傾きが大きくなるため、入力電流が交流入力電圧Ｖｉｎの瞬時値に応じて変化し、これによって入力力率を改善することが可能である。
【００１１】
次に、図８は特許文献２に記載されたＰＦＣ回路の構成図である。
図８の主回路において、ＡＣは交流電源（商用電源）、Ｃ１，Ｃ２はコンデンサ、Ｒ１〜Ｒ４は分圧抵抗、Ｄ１はダイオード、ＬＯＡＤはＤＣ／ＤＣコンバータ等の負荷であり、その他の部分については図４と同一の符号を付してある。
また、スイッチング素子Ｑ１をオンオフさせるための制御回路において、ＡＶＲはＰＩ（比例積分）調節器等からなる電圧調節器、ＡＣＲはＰ（比例）調節器等からなる電流調節器、ＣＭＰは比較器、ＧＤはゲート駆動回路である。
【００１２】
この従来技術では、電圧調節器ＡＶＲから出力される電流ＩＬの振幅指令と整流電圧Ｖｒの分圧値とを乗算してＩＬの瞬時値指令を求め、ＩＬの検出値が瞬時値指令に一致するように電流調節器ＡＣＲを動作させる。そして、整流電圧Ｖｒの分圧値と電流調節器ＡＣＲの出力との差を出力電圧の瞬時値指令Ｖｓｗ＊とし、これをキャリア信号と比較することにより、ＰＷＭ波形を生成する。このＰＷＭ波形を反転させてゲート駆動回路ＧＤに入力し、スイッチング素子Ｑ１をオンオフさせるゲート信号を生成している。
この従来技術においても、交流入力電流Ｉｉｎを交流入力電圧Ｖｉｎと同相の正弦波に制御して入力力率を改善することができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−８７２８８号公報（段落［００１５］〜［００２２］、図１〜図５等）
【特許文献２】特開２０１６−９３００１号公報（段落［０００２］〜［００１５］、図３〜図５等）
【非特許文献】
【００１４】
【非特許文献１】“PFC Converter Design with IR1150 One Cycle Control IC. Application Note AN-1077.” , International Rectifier, ［on line］，２００５年６月発行，２０１７年９月１１日検索，インターネット  （URL:https://www.infineon.com/dgdl/an-1077.pdf?fileId=5546d462533600a40153559563801007）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
図８に示した特許文献２のＰＦＣ回路では、整流電圧Ｖｒの分圧値を制御回路内に取り込む必要があるため、分圧抵抗Ｒ１，Ｒ２による損失が常に発生する。近年では、いわゆる待機電力をできるだけ少なくすることが求められており、わずかな抵抗損失も生じないことが望ましい。
一方、図４，図５に示した特許文献１のＰＦＣ回路は、整流電圧Ｖｒを制御に用いない方式であり、特許文献２の方式の欠点である分圧抵抗による待機電力の発生を回避することができる。しかしながらこの方式は、キャリア信号としてのランプ波の振幅を（傾きを介して）操作する方式であるため、条件によってはこの振幅が小さくなる。しかし、キャリア信号の振幅が小さくなるとＰＷＭ演算を行う場合にノイズの影響を受け易くなり、電流波形の歪みが増加するという問題があった。
【００１６】
そこで、本発明の解決課題は、交流入力電圧やその整流電圧の検出手段を不要とし、キャリア信号の振幅を操作することなく交流入力電流を正弦波に制御して入力力率を改善可能とした交流−直流変換装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１に係る発明は、
交流電源電圧を整流して得た整流電圧を、リアクトルと直列に接続された半導体スイッチング素子のオンオフにより所定の大きさの直流出力電圧に変換する交流−直流変換装置であって、
前記直流出力電圧の指令値及び検出値と、前記リアクトルを流れる整流電流の検出値とを用いて前記半導体スイッチング素子をオンオフすることにより力率改善を行う交流−直流変換装置において、
前記整流電流を検出する手段と、
前記整流電流の検出値に所定のゲインを乗算する比例調節器と、
前記比例調節器の出力に基づいて前記半導体スイッチング素子に対する出力電圧指令を演算する電圧指令演算手段と、
前記出力電圧指令とキャリア信号とを比較して前記半導体スイッチング素子のオンオフを制御する駆動信号を生成する手段と、
前記直流出力電圧の指令値と検出値との差信号に基づき前記所定のゲインを調整するゲイン制御手段と、
を備えたことを特徴とする。
【００１８】
請求項２に係る発明は、請求項１に記載した交流−直流変換装置において、前記半導体スイッチング素子は、前記出力電圧指令が前記キャリア信号より大きいときにオフすることを特徴とする。
【００１９】
請求項３に係る発明は、請求項１または２に記載した交流−直流変換装置において、前記ゲイン制御手段は、前記直流出力電圧の検出値が指令値に一致するように動作する電圧調節手段と、該電圧調節手段の出力が増大するほど前記所定のゲインを小さくするゲイン決定回路と、を有することを特徴とする。
【００２０】
請求項４に係る発明は、請求項３に記載した交流−直流変換装置において、前記電圧調節手段は、前記直流出力電圧の指令値から検出値を差し引いた値が大きいほど、その出力をより大きくするように動作することを特徴とする。
【発明の効果】
【００２１】
本発明によれば、交流電源電圧やその整流電圧を検出する分圧抵抗を用いることなく力率改善を行うことができるので、抵抗損失を低減して効率を向上させることができる。
また、本発明は、キャリア信号の振幅を変化させる必要がないため、特許文献１のようにキャリア信号が小振幅になって電流波形がノイズの影響を受ける恐れがない。すなわち、本発明によれば、デューティ比が整流電流の検出値に比例するように半導体スイッチング素子を制御することにより、交流入力電流を交流入力電圧と同位相の正弦波に制御して力率を改善することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態の構成を示すブロック図である。
【図２】図１の主要部を示す回路図である。
【図３】本発明の実施形態の動作を示す波形図である。
【図４】特許文献１に記載されたＰＦＣ回路の構成図である。
【図５】図４における集積回路の内部構成図である。
【図６】図５における補償電圧とランプ波との関係を示す波形図である。
【図７】図５における加算器の出力電圧とランプ波との関係を示す波形図である。
【図８】特許文献２に記載されたＰＦＣ回路の構成図である。
【発明を実施するための形態】
【００２３】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の実施形態に係る交流−直流変換装置としてのＰＦＣ回路の構成図である。図１における主回路の構成は、分圧抵抗Ｒ１，Ｒ２が除去されている点以外は、図８と同一である。すなわち、図１の主回路において、交流電源（商用電源）ＡＣの両端には、リアクトルＬｉｎ及びコンデンサＣｉｎからなる入力フィルタを介してダイオード整流回路ＲＥＣが接続されている。
【００２４】
ダイオード整流回路ＲＥＣの正負出力端子の間にはコンデンサＣ１が接続され、コンデンサＣ１の両端には、リアクトルＬとＭＯＳ−ＦＥＴ等の半導体スイッチング素子Ｑ１とが直列に接続されている。また、半導体スイッチング素子Ｑ１の両端には、ダイオードＤ１とコンデンサＣ２とが直列に接続されている。コンデンサＣ２の両端には、分圧抵抗Ｒ３，Ｒ４の直列回路が接続され、この直列回路の両端には、ＤＣ−ＤＣコンバータ等の負荷ＬＯＡＤが接続されている。
更に、半導体スイッチング素子Ｑ１のソース端子とダイオード整流回路ＲＥＣの負極との間には、リアクトルＬを流れる電流（整流電流）ＩＬを検出するための電流検出抵抗Ｒｓが接続されている。
【００２５】
一方、制御回路の構成は、図８の制御回路における、電圧調節器ＡＶＲの出力が入力される乗算器、当該乗算器の出力が入力される減算器、電流調節器ＡＣＲ、及び、電流調節器ＡＣＲの出力が入力される減算器を削除し、ローパスフィルタＬＰＦ、比例調節器Ｐ、及び除算器１２を追加したものになっている。
図１に示す制御回路においては、主回路の出力側の分圧抵抗Ｒ３，Ｒ４により検出した直流出力電圧Ｅｄ（その分圧値）と指令値Ｅｄ＊との電圧偏差が減算器１１により演算される。この減算器１１の出力側に接続されている電圧調節器ＡＶＲはＰＩ調節器等からなり、整流電流ＩＬの振幅指令を出力する。この電圧調節器ＡＶＲは、前記直流出力電圧の指令値から検出値を差し引いた値が大きいほどその出力である整流電流ＩＬの振幅指令の値をより大きくするように動作して、前記電圧偏差がゼロになるように機能する。
【００２６】
また、電流検出抵抗Ｒｓにより検出した整流電流ＩＬはローパスフィルタＬＰＦを介して比例調節器Ｐに入力され、ゲインＫｐとの乗算結果が除算器１２に入力される。ここで、ローパスフィルタＬＰＦは、スイッチング素子のスイッチング周期に相当する期間のＩＬの平均値を求めるためのものである。
【００２７】
除算器１２では、比例調節器Ｐからの出力値を整流電流ＩＬの振幅指令により除算（後述のゲインＫｐを整流電流ＩＬの振幅指令に基づき調整することに相当）して後述のオフ時比率αに比例する出力電圧指令Ｖｓｗ＊を算出する。この出力電圧指令Ｖｓｗ＊は、Ｖｒ≒Ｖｓｗの平均値＝α×Ｅｄを、α＝１、かつＥｄが最大のときに概ねキャリア信号の振幅と等しくなるようにスケールを合わせた値に相当し、減算器１３及び比較器ＣＭＰによりキャリア信号発生器１４からのキャリア信号と比較され、ＰＷＭ波形が生成される。ＰＷＭ波形は符号反転器１５を介してゲート駆動回路ＧＤに入力され、スイッチング素子Ｑ１をオンオフさせるためのゲート信号が生成される。
なお、スイッチング素子Ｑ１は、出力電圧指令Ｖｓｗ＊がキャリア信号より大きいときにゲート駆動回路ＧＤの出力がＬレベルになってオフし、出力電圧指令Ｖｓｗ＊がキャリア信号より小さいときにゲート駆動回路ＧＤの出力がＨレベルになってオンする。
【００２８】
次に、本実施形態の動作を、図２及び図３を参照しつつ説明する。
本実施形態では、図１に示した制御回路により、下記の数式１のごとく、スイッチング素子Ｑ１のオフ時比率αが整流電流ＩＬの検出値に比例するように比例調節器ＰのゲインＫｐを制御する。
[数式１]
α＝Ｋｐ・ＩＬ
【００２９】
図２は、図１における主回路の主要部を示している。図２において、リアクトルＬ（そのインダクタンス値もＬとする）の両端電圧は、Ｖｒ−Ｖｓｗ＝Ｌ（ｄＩＬ／ｄｔ）であるから、ＶｒとＶｓｗとの差に応じて整流電流ＩＬは増加または減少する。
なお、Ｖｓｗはスイッチング素子Ｑ１の両端電圧であり、スイッチング素子Ｑ１がオンしているとゼロであり、オフしていると出力電圧（コンデンサＣ２の両端電圧）ＥｄとダイオードＤ１の順方向電圧との和に等しい。ここで、出力電圧Ｅｄ＞＞ダイオードＤ１の順方向電圧であれば（力率改善に適用される昇圧回路であれば、この関係は成り立つ）、スイッチング素子Ｑ１のオフ時はＶｓｗ＝Ｅｄとみなしてよい。
【００３０】
また、図３（ａ）はＶｓｗの平均値を示し、αはスイッチング素子Ｑ１のオフ時比率である（スイッチング周期を単位時間としている）。
数式１により、整流電流ＩＬが増加してオフ時比率αが増加（Ｖｓｗの平均値が増加）すると、スイッチング素子Ｑ１のオン時間ｔｏｎが減少するのでＩＬの増加が抑制され、逆に、ＩＬが減少してオフ時比率αが減少（Ｖｓｗの平均値が減少）すると、スイッチング素子Ｑ１のオン時間ｔｏｎが増加するのでＩＬの減少が抑制される。
【００３１】
更に、図３（ｂ），（ｃ），（ｄ）はオフ時比率αが一定（Ｖｓｗの平均値が一定）である時の、整流電圧Ｖｒとスイッチング素子Ｑ１の両端電圧Ｖｓｗの平均値との大小関係に応じたＩＬの状態を示している。
ＶｒがＶｓｗの平均値より大きいときにはＩＬが増加し（図３（ｂ））、ＶｒがＶｓｗの平均値より小さいときにはＩＬが減少する（図３（ｃ））。そして、ＶｒとＶｓｗの平均値とがほぼ等しくなると（Ｖｒ≒Ｖｓｗの平均値）、ＩＬの平均値はほぼ一定になる（図３（ｄ））。
なお、詳細は省略するが、図３（ｄ）においてαにおける整流電流ＩＬの増分と、α以外の期間における整流電流ＩＬの減分とが等しいとおくと、Ｖｒ≒Ｖｓｗの平均値＝α×Ｅｄが導かれる。すなわち、Ｖｒとαとの間には数式２の関係が成り立つ。
[数式２]
Ｖｒ＝α・Ｅｄ
【００３２】
前述した数式１，２から、数式３，４が成り立つ。
[数式３]
Ｖｒ＝Ｋｐ・ＩＬ・Ｅｄ
[数式４]
ＩＬ＝Ｖｒ／Ｋｐ／Ｅｄ
【００３３】
数式４において、Ｋｐは定数であり、また、図１のコンデンサＣ２の容量が十分に大きければ、スイッチング素子Ｑ１のスイッチング周期程度の時間では出力電圧Ｅｄもほぼ一定とみなせるので、ＩＬはＶｒに比例すると考えて良い。
従って、ＩＬはＶｒと相似の波形となり、言い換えれば交流入力電流Ｉｉｎは交流入力電圧Ｖｉｎと同位相の正弦波となって入力力率をほぼ１に制御することができる。
【００３４】
なお、図１の比例調節器Ｐと減算器１３との間に設けられた除算器１２は、ゲインＫｐの大きさを電圧調節器ＡＶＲの出力に応じて調整するゲイン決定回路として機能するものである。ここで、減算器１１、電圧調節器ＡＶＲ、及び除算器１２は、請求項におけるゲイン制御手段を構成している。
すなわち、直流電圧指令値Ｅｄ＊と検出値Ｅｄとの差が大きく、電圧調節器ＡＶＲの出力が大きいほど、ゲインＫｐの大きさは除算器１２によって実質的に小さくなる。前述した数式３により、ＩＬはＫｐに反比例するので、Ｋｐが小さくなるとＩＬが増加してより大きい電力が入力されると共に、結果として、ＥｄはＥｄ＊との差が小さくなるように増加していく。
【００３５】
電圧調節器ＡＶＲの出力が大きいほどゲインＫｐの大きさを実質的に小さくするためには、図１の下段に示すように、ゲイン決定回路を、除算器１２の代わりに、定数（例えば１．０）と電圧調節器ＡＶＲの出力とが入力される減算器１６と、その出力を比例調節器Ｐの出力に乗算する乗算器１７と、を組み合わせて構成しても良い。
【００３６】
以上のように、この実施形態によれば、特許文献２に記載されているような交流入力電圧やその整流電圧の検出手段が不要であるため、抵抗損失を減少させることができる。また、特許文献１に記載された従来技術のようにキャリア信号の振幅を操作することなく、交流入力電流を交流入力電圧と同位相の正弦波に制御して入力力率を改善することが可能である。
【符号の説明】
【００３７】
ＡＣ：交流電源（商用電源）
Ｌｉｎ：リアクトル
Ｃｉｎ：コンデンサ
ＲＥＣ：ダイオード整流回路
Ｃ１，Ｃ２：コンデンサ
Ｌ：リアクトル
Ｑ１：半導体スイッチング素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４：分圧抵抗
Ｒｓ：電流検出抵抗
Ｄ１：ダイオード
ＬＯＡＤ：負荷
ＡＶＲ：電圧調節器
ＬＰＦ:ローパスフィルタ
Ｐ：比例調節器
ＣＭＰ：比較器
ＧＤ：ゲート駆動回路
１１，１３，１６：減算器
１２：除算器
１４：キャリア信号発生器
１５：符号反転器
１７:乗算器
【図１】
2019068675.tif 000003
【図２】
2019068675.tif 000004
【図３】
2019068675.tif 000005
【図４】
2019068675.tif 000006
【図５】
2019068675.tif 000007
【図６】
2019068675.tif 000008
【図７】
2019068675.tif 000009
【図８】
2019068675.tif 000010