(57)【要約】【課題】情報表示機能を有し電流のリークが抑制される半導体装置を提供する。【解決手段】半導体装置２００は、表示装置に情報を表示するためのデータを格納するためのＲＡＭ２５０と、データを保持するための表示レジスタ２６０と、表示レジスタ２６０に保持されているデータに基づいて表示装置を駆動するドライバ２８５と、ＲＡＭ２５０に格納されているデータを表示レジスタ２６０に書き込むためのＤＭＡＣ２２０と、予め定められた時間間隔で割込命令をＤＭＡＣ２２０に与える１秒単位割り込み回路２４０とを備える。ＤＭＡＣ２２０は、当該割込命令に基づいて、ＲＡＭ２５０に格納されているデータを、表示レジスタ２６０に書き込む。【選択図】図２
2019197004.tif 000002
【特許請求の範囲】
【請求項１】
表示装置に情報を表示するためのデータを格納したメモリと、
データを保持するためのレジスタと、
前記レジスタに保持されているデータに基づいて表示装置を駆動するドライバと、
前記メモリに格納されているデータを前記レジスタに書き込むためのメモリコントローラと、
予め定められた時間間隔で割込命令を前記メモリコントローラに与える割込回路とを備え、
前記メモリコントローラは、前記割込命令に基づいて、前記メモリに格納されているデータを、前記レジスタに書き込む、半導体装置。
【請求項２】
前記データは、時間を表示するためのデータを含み、
前記割込回路は、一秒間隔で前記割込命令を前記メモリコントローラに与え、
前記メモリコントローラは、前記時間を表示するためのデータを前記レジスタに書き込むように構成されている、請求項１に記載の半導体装置。
【請求項３】
前記データは、データサイズが複数バイトであるキャラクタデータ、および、画像データを含む、請求項１に記載の半導体装置。
【請求項４】
前記レジスタと前記ドライバとに接続され、前記レジスタに格納されているデータを前記ドライバに出力するタイミングを調整するための調整回路をさらに備える、請求項１に記載の半導体装置。
【請求項５】
前記割込回路は、
クロックと、
前記クロックの出力をカウントするためのカウンタとを含む、請求項１に記載の半導体装置。
【請求項６】
表示装置と、
前記表示装置に電気的に接続された半導体装置とを備え、
前記半導体装置は、
前記表示装置に情報を表示するためのデータを格納したメモリと、
データを保持するためのレジスタと、
前記レジスタに保持されているデータに基づいて表示装置を駆動するドライバと、
前記メモリに格納されているデータを前記レジスタに書き込むためのメモリコントローラと、
予め定められた時間間隔で割込命令を前記メモリコントローラに与える割込回路とを含み、
前記メモリコントローラは、前記割込命令に基づいて、前記メモリに格納されているデータを、前記レジスタに書き込む、情報表示装置。
【請求項７】
前記データは、時間を表示するためのデータを含み、
前記割込回路は、一秒間隔で前記割込命令を前記メモリコントローラに与え、
前記メモリコントローラは、前記時間を表示するためのデータを前記レジスタに書き込むように構成されている、請求項６に記載の情報表示装置。
【請求項８】
前記データは、データサイズが複数バイトであるキャラクタデータ、および、画像データを含む、請求項６に記載の情報表示装置。
【請求項９】
前記レジスタと前記ドライバとに接続され、前記レジスタに格納されているデータを前記ドライバに出力するタイミングを調整するための調整回路をさらに備える、請求項６に記載の情報表示装置。
【請求項１０】
前記割込回路は、
クロックと、
前記クロックの出力をカウントするためのカウンタとを含む、請求項６に記載の情報表示装置。
【請求項１１】
予め定められた時間間隔で割込命令を出力するステップと、
表示装置に情報を表示するためのデータにアクセスするステップと、
前記割込命令に基づいて、前記データを、レジスタに書き込むステップと、
前記レジスタに保持されているデータに基づいて表示装置を駆動するステップとを含む、情報表示方法。
【請求項１２】
前記データは、時間を表示するためのデータを含み、
前記割込命令を出力するステップは、一秒間隔で前記割込命令を出力することを含む、請求項１１に記載の情報表示方法。
【請求項１３】
前記データは、データサイズが複数バイトであるキャラクタデータ、および、画像データを含む、請求項１１に記載の情報表示方法。
【請求項１４】
前記レジスタに格納されているデータに基づいて前記表示装置を駆動するタイミングを調整するステップをさらに備える、請求項１１に記載の情報表示方法。
【請求項１５】
前記割込命令を出力するステップは、
一定周期で信号を発生するステップと、
発生した信号をカウントするステップとを含む、請求項１１に記載の情報表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体装置に関し、より特定的には、情報を表示するための半導体装置に関する。
【背景技術】
【０００２】
時計は様々な機器に用いられ、時計のマイコンに求められる画像表示性能その他の機能は年々高まる一方、時計というデバイスの特性上、超低消費電力が求められる。消費電力の抑制に関し、例えば、特開２０１２−１８９５０５号公報（特許文献１）は、「ＣＰＵの負荷を軽減し、ＣＰＵにおける無駄な消費電力を抑制するＬＣＤ時計表示装置」を開示している。このＬＣＤ時計表示装置は、「ＤＭＡコントローラ６を使用して、ＣＰＵ１を介さずに時計情報生成回路５からの割り込みを受けて時計データ（７セグメント・タイプＬＣＤ用の８ビット・キャラクタ）を読み取り、その時計データを、ＣＰＵ１を介さずにＬＣＤ表示レジスタ８に転送する。また、メモリに格納された割付け情報をもとに、プログラマブル表示割付回路１０によって、ＬＣＤ表示レジスタ８の各ビットと、７セグメント・タイプのＬＣＤパネル３０上の各表示セグメントとを任意に割り付ける。」というものである（［要約］参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１８９５０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された技術によれば、時計情報生成回路３および７セグキャラクタ変換回路４のような専用回路が必要になり、また、回路規模が多くなることによりリークする電流も増加し得る。したがって、電流のリークを抑制する技術が必要とされている。また、「ＬＣＤ表示レジスタの単一のアドレスにアクセスする」構成のため（段落００３５）、２バイトを使用する日本語その他の文字を表示することができない。したがって、２バイトを使用する文字が表示可能な技術が必要とされている。さらに、プログラマブル表示割付回路１２で生成された画像情報が、生成と同時にＬＣＤパネル３０に転送されるため、現在表示中の画像データと衝突して、人の目には残像として残る可能性がある。
【０００５】
本開示は、上述の事情に鑑みてなされたものであって、ある局面において、電流のリークが抑制される半導体装置が提供される。他の局面において、２バイトを使用する文字が表示可能な半導体装置が提供される。さらに他の局面において、残像の発生が抑制される半導体装置が提供される。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
ある実施の形態に従う半導体装置は、表示装置に情報を表示するためのデータを格納したメモリと、データを保持するためのレジスタと、レジスタに保持されているデータに基づいて表示装置を駆動するドライバと、メモリに格納されているデータをレジスタに書き込むためのメモリコントローラと、予め定められた時間間隔で割込命令をメモリコントローラに与える割込回路とを備える。メモリコントローラは、割込命令に基づいて、メモリに格納されているデータを、レジスタに書き込む。
【０００８】
他の実施の形態に従うと、情報表示装置が提供される。この情報表示装置は、表示装置と、表示装置に電気的に接続された半導体装置とを備える。半導体装置は、表示装置に情報を表示するためのデータを格納したメモリと、データを保持するためのレジスタと、レジスタに保持されているデータに基づいて表示装置を駆動するドライバと、メモリに格納されているデータをレジスタに書き込むためのメモリコントローラと、予め定められた時間間隔で割込命令をメモリコントローラに与える割込回路とを含む。メモリコントローラは、割込命令に基づいて、メモリに格納されているデータを、レジスタに書き込む。
【０００９】
さらに他の実施の形態に従うと、情報表示方法が提供される。この方法は、予め定められた時間間隔で割込命令を出力するステップと、表示装置に情報を表示するためのデータにアクセスするステップと、割込命令に基づいて、データを、レジスタに書き込むステップと、レジスタに保持されているデータに基づいて表示装置を駆動するステップとを含む。
【図面の簡単な説明】
【００１０】
【図１】ある実施の形態に従うシステム１００の構成を概念的に表す図である。
【図２】ある実施の形態に従う半導体装置２００のハードウェア構成を表わすブロック図である。
【図３】ある実施の形態に従うＲＡＭ２５０におけるデータの格納の一態様を概念的に表す図である。
【図４】７セグメントの表示装置において数字の表示を実現するための割付処理の一例を表わす図である。
【図５】１秒単位割り込み回路２４０とＲＴＣ５１０との構成をそれぞれ表わす図である。
【図６】複数バイトのデータが転送される局面を概念的に表す図である。
【図７】４バイトで１つの画像を表示するためのデータの格納の一態様を概念的に表す図である。
【図８】半導体装置８００の構成の一例を表わすブロック図である。
【図９】割り付けられたデータが即座に出力される場合を例示する図である。
【図１０】割り付けられたデータが、次の表示タイミング（例えば１秒後）に出力される場合を例示する図である。
【図１１】データ出力のタイミングを表わすチャートである。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、各実施形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
【００１２】
＜第１の実施の形態＞
［全体構成］
図１を参照して、ある局面に従うシステム１００について説明する。図１は、ある実施の形態に従うシステム１００の構成を概念的に表す図である。システム１００は、ＭＣＵ（Micro  Computer  Unit）１１０と、ＬＣＤ（Liquid  Crystal  Display）パネル１２０と、運針用モータ１４０と、通信回路１５０と、二次電池１６０と、ソーラ発電パネル１７０とを含む。
【００１３】
ＭＣＵ１１０は、システム１００の動作を制御する。ある局面において、ＭＣＵ１１０は、時刻情報を出力するためのデバイス（例えば、半導体装置）を含む。当該デバイスの構成は、図２以降で詳述する。
【００１４】
ＬＣＤパネル１２０は、例えば、機械、電子機器等に設置されるモニタである。電波受信回路１３０は、例えば、ＧＰＳ（Global  Positioning  System）システム、ＮＦＣ（Near  Field  Communication）通信、ＷｉＦｉ（Wireless  Fidelity）端末等に含まれる。運針用モータ１４０は、ＭＣＵ１１０から送信される信号に基づいて針を駆動する。通信回路１５０は、ＭＣＵ１１０からの信号に基づいて、システム１００の外部の装置と通信する。二次電池１６０は、ＭＣＵ１１０からの信号に基づいて、充電あるいは放電を制御し得る。ソーラ発電パネル１７０は、ＭＣＵ１１０からの信号に基づいて、パネルの傾きの制御、電力供給の制御等を行なう。
【００１５】
ＭＣＵ１１０は、ＬＣＤ（Liquid  Crystal  Display）パネル１２０と、運針用モータ１４０と、通信回路１５０と、二次電池１６０と、ソーラ発電パネル１７０とのそれぞれに対して制御信号を送信する。また、ＭＣＵ１１０は、これらの装置に対して、時刻情報を送信し得る。さらに、ある局面において、ＭＣＵ１１０は、電波受信回路１３０によって受信した測位信号に含まれる時刻情報に基づいて、内部時計の時刻を補正し得る。
【００１６】
［ハードウェア構成］
図２を参照して、ある局面に従う半導体装置２００について説明する。図２は、ある実施の形態に従う半導体装置２００のハードウェア構成を表わすブロック図である。半導体装置２００は、時刻表示装置その他の情報表示装置として機能し得る。半導体装置２００は、ＭＣＵ１１０にも含まれ得る。
【００１７】
半導体装置２００は、ＣＰＵ（Central  Processing  Unit）２１０と、ＤＭＡＣ（Direct  Memory  Access  Controller）２２０と、ＲＯＭ（Read  Only  Memory）２３０と、１秒単位割り込み回路２４０と、ＲＡＭ（Random  Access  Memory）２５０と、表示レジスタ２６０と、割付用ＲＡＭ２７０，２７２と、プログラマブル表示割付回路２８０と、ドライバ２８５とを備える。別の局面において、ＤＭＡＣ２２０の代わりに、ＤＴＣ（Data  Transfer  Controller）が使用されてもよい。
【００１８】
ＣＰＵ２１０は、半導体装置２００に与えられる命令を実行する。１秒単位割り込み回路２４０は、一秒に一回、ＤＭＡＣ２２０に対して割り込みを発生する。ある局面において、１秒単位割り込み回路２４０は、所定の動作周波数で作動するクロックと、クロックの出力をカウントするカウンタとによって実現され得る。ＤＭＡＣ２２０は、ＲＡＭ２５０に格納されている時計表示情報を表示レジスタ２６０に転送する。
【００１９】
ＲＯＭ２３０は、予め準備された命令（プログラム）およびデータを保持している。ある局面において、ＲＯＭ２３０は、時刻を表示するためのデータを保持している。ＲＡＭ２５０は、ある局面において、汎用ＲＡＭである。ある局面において、時刻を表示するためにＲＯＭ２３０に格納されているデータが、ＣＰＵ２１０によってＲＡＭ２５０に書き込まれる。ＲＡＭ２５０のデータ構造は、後述する。
【００２０】
表示レジスタ２６０は、液晶ディスプレイその他の表示装置に情報を表示するためのデータを保持する。割付用ＲＡＭ２７０，２７２は、数字を表示する７つのセグメントのいずれかのセグメントに、値を対応付けるための位置情報を保持している。この位置情報は、半導体装置２００が起動したときに、ＲＯＭ２３０から割付用ＲＡＭ２７０，２７２に転送される。
【００２１】
プログラマブル表示割付回路２８０は、割付用ＲＡＭ２７０，２７２に保持されている位置情報を用いて、表示レジスタ２６０に保持されているデータを、表示装置における数字の表示を実現する７つのセグメントに対応付ける。プログラマブル表示割付回路２８０によって対応付けられたデータがドライバ２８５に出力されると、表示装置は、当該データに基づく数値（時刻）を表示する。
【００２２】
ある局面において、時刻データを８ビット長のバイトデータと仮定する。ＲＡＭ２５０は、時間を表示するためのデータを保持している。当該データの一例として、その００ｈ番地から３Ｂｈ番地まで、００秒（０秒でもよい）〜５９秒までのキャラクタデータを保持している。時間を表示するためのデータの他の例として、他の番地には、時間を表示するための他のデータ、例えば、００分〜５９分、００時〜２３時等のキャラクタデータが保持されていてもよい。キャラクタデータは、半導体装置２００の製造者あるいは使用者によってＲＡＭ２５０に書き込まれ得る。ＤＭＡＣ２２０は、そのアドレス自動インクリメント機能を用いて、最初に、００ｈ番地の“０秒”のデータをＲＡＭ２５０から読み出して、読み出したデータを表示レジスタ２６０に転送する。当該データが割付用ＲＡＭ２７０，２７２に保持されている位置情報に基づいていずれかのセグメントに割り当てられると、その値は、ドライバ２８５によって、表示装置に出力される。表示装置は、そのデータに基づき、時刻情報として“０秒”を表示する。
【００２３】
その１秒後に、１秒単位割り込み回路２４０は、ＤＭＡＣ２２０に対して割り込みを再度発生する。ＤＭＡＣ２２０は、その割込に応答して、自動アドレスインクリメント機能により、ＲＡＭ２５０の０１ｈ番地にアクセスする。ＤＭＡＣ２２０は、０１ｈ番地にある“１秒”のデータを読み出して、読み出したデータをＬＣＤ表示レジスタ２６０に転送する。プログラマブル表示割付回路２８０は、位置情報を用いて当該データをセグメントに割り付ける。ドライバ２８５は、表示レジスタ２６０に格納されたデータを表示装置に出力する。表示装置は、そのデータに基づき、時刻情報として“１秒”を表示する。
【００２４】
半導体装置２００は、このような割り込み処理およびデータ転送を繰り返すことにより、時刻表示を実現する。このような構成によれば、ＲＴＣ（Real-Time  Clock）のような専用回路を使用することなく、０秒から５９秒までの表示データが、表示レジスタ２６０に転送され得る。
【００２５】
［データ構造］
図３を参照して、ＲＡＭ２５０のデータ構造について説明する。図３は、ある実施の形態に従うＲＡＭ２５０におけるデータの格納の一態様を概念的に表す図である。ある局面において、ＲＡＭ２５０は、領域３１０を含む。領域３１０には、時間を表示するためのデータが保持されている。当該データは、例えば、秒、分、時、日、月をそれぞれ表示するためのデータを含む。秒を表示するためのデータは、例えば、００秒から５９秒までのキャラクタデータとして規定され得る。分を表示するためのデータは、例えば、００分から５９分までのキャラクタデータとして規定され得る。時を表示するためのデータは、例えば、００時から２３時までのキャラクタデータとして規定され得る。本実施の形態において、当該データのサイズは、例えば、１バイトであるが、領域３１０に格納されるデータのサイズは、１バイトに限られない。後述するように、例えば、２バイトや４バイトの様な複数バイトのデータがＲＡＭ２５０に格納されて、表示レジスタ２６０に転送されてもよい。
【００２６】
図３に示されるように、ＲＡＭ２５０は、ＲＯＭ２３０から読み出された時刻データを保持している。その時刻データが表示レジスタ２６０に書き込まれてセグメントに割り付けられる。割り付けられたデータがドライバ２８５によって読み出されると、表示装置は時刻を表示し得る。このような構成により、ＣＰＵ２１０を介することなく、時刻表示を実現することができる。そして、このような構成によれば、時計情報生成回路や７セグキャラクタ変換回路のような専用の回路が不要になるので、回路規模を大きくする必要がない。その結果、リークする電流の増加を抑制できる。また、１秒単位割り込み回路２４０は、単に１秒につき１回の割込を発生する単純な回路構成を有するので、チップ面積を必要以上に大きくすることはなく、また、消費電力も抑制できる。
【００２７】
従来、時刻は、ＲＴＣのようなハードウェアを用いて知るのが一般的であった。これに対して、本実施の形態によれば、時刻の表示は、１秒ごとに単純に増加する態様で切り替えられるので、ソフトウェア的な処理が可能となり、ＲＡＭ２５０から表示レジスタ２６０へのデータ転送が実現される。その結果、論理規模を小さくすることができ、リーク電流も少なくし得る。
【００２８】
ここで、図４を参照して、データの割付について説明する。図４は、７セグメントの表示装置において数字の表示を実現するための割付処理の一例を表わす図である。
【００２９】
ある局面において、ＲＡＭ２５０は、数字「３」を表示するためのデータを保持している。このデータは、表示レジスタ２６０に転送されて、表示レジスタ２６０によって保持される。割付用ＲＡＭ２７０は、変換前の値と、変換後の値とを関連付けたテーブルを有している。プログラマブル表示割付回路２７０は、当該テーブルを用いて、表示レジスタ２６０に保持されているデータを、表示装置における表示形式に適合した形式（「１０１０１１１０」）に変換する。ドライバ２８５は、当該形式に変換されたデータ（「１０１０１１１０」）に基づいて表示装置における数字（「３」）の表示を実現する。
【００３０】
図５を参照して、本実施の形態に係る１秒単位割り込み回路２４０と、既存のＲＴＣ５１０との相違について説明する。図５は、１秒単位割り込み回路２４０とＲＴＣ５１０との構成をそれぞれ表わす図である。
【００３１】
ある局面において、ＲＴＣ５１０は、秒以下カウンタ５２１と、秒カウンタ５２２と、秒アラーム比較器５３２と、秒キャプチャレジスタ５４２と、分カウンタ５２３と、分アラーム比較器５３３と、分キャプチャレジスタ５４３と、時カウンタ５２４と、時アラーム比較器５３４と、時キャプチャレジスタ５４４と、曜日カウンタ５２５と、曜日アラーム比較器５３５と、日カウンタ５２６と、日アラーム比較器５３６と、日キャプチャレジスタ５４６と、月カウンタ５２７と、月アラーム比較器５３７と、月キャプチャレジスタ５４７と、年カウンタ５２８と、年アラーム５３８と、時間補正回路５５０とを含む。
【００３２】
これに対して、１秒単位割り込み回路２４０は、秒以下カウンタ５６１と、時間補正回路５７０とを含む。１秒単位割り込み回路２４０は、一秒ごとに割込命令を出力できればよいので、ＲＴＣ５１０のように正確な時間を出力するための構成を必要としない。これにより、簡易な構成を有する１秒単位割り込み回路２４０により時刻表示を実現することができる。
【００３３】
［複数バイト長のデータ転送］
なお、本開示に係る技術思想の適用対象は１バイトのデータに限られない。前述の通り、本開示に係る技術思想は、ソフトウェア的な処理により時刻表示が実現されるので、回路によるデータサイズの制限を受けない。
【００３４】
そこで、図６および図７を参照して、複数バイトが転送される場合について説明する。図６は、複数バイトのデータが転送される局面を概念的に表す図である。図７は、４バイトで１つの画像を表示するためのデータの格納の一態様を概念的に表す図である。
【００３５】
図６に示されるように、ある局面において、バス２９０の幅は、例えば、２バイト、４バイトその他の複数バイトであり得る。この場合、図７に示されるように、ＲＡＭ２５０は、４バイトで１つの画像を表示するためのデータを格納している。例えば、画像データ１の場合、ＲＡＭ２５０の先頭アドレス（００ｈ番地）の１番目（００ｈ番地）から４番目（０３ｈ番地）までの４つの領域に格納されている。図４に示されるような構成により、表示のために複数バイトを必要とする情報（例えば、日本語、画像等）についても、論理規模を大きくすることなく実現可能である。
【００３６】
＜第２の実施の形態＞
以下、第２の実施の形態について説明する。本実施の形態に係る半導体装置８００は、表示装置における残像の発生を防止できる点で、第１の実施の形態に係る半導体装置と異なる。
【００３７】
図８を参照して、本実施の形態に係る半導体装置８００の構成について説明する。図８は、半導体装置８００の構成の一例を表わすブロック図である。半導体装置８００は、図２に示される構成に加えて、出力タイミング調整回路８１０をさらに備える。
【００３８】
出力タイミング調整回路８１０は、プログラマブル表示割付回路２８０によって割り付けられたデータをドライバ２８５に出力するタイミングを調整する。例えば、出力タイミング調整回路８１０は、表示の許可（ＯＮ）または拒否（ＯＦＦ）を示す信号を出力し得る。
【００３９】
そこで、図９および図１０を参照して、ある局面に従うデータの出力の一態様について説明する。図９は、割り付けられたデータが即座に出力される場合を例示する図である。図１０は、割り付けられたデータが、次の表示タイミング（例えば１秒後）に出力される場合を例示する図である。
【００４０】
図９に示されるように、ある局面において、プログラマブル表示割付回路２８０は、時刻ｔ（１）にて、ＣＯＭ（０）、ＣＯＭ（１）、ＣＯＭ（２）としてデータを各セグメントに割り付ける。割付が完了すると、直ぐに、各ＣＯＭデータはドライバ２８５に出力される。その結果、実際の表示として、表示装置は、出力されたデータに基づく表示を行なう。この場合、データが書き込まれる（割付が行なわれる）タイミングと、書き込まれたデータが出力されるタイミングとが同じであるため、残像が発生する場合があり得る。
【００４１】
これに対して、図１０に示されるように、本実施の形態に係る半導体装置８００によれば、出力タイミング調整回路８１０が、位置情報に基づくデータの割付処理（書込み）が行なわれるタイミング（ｔ（１））の次のタイミング（ｔ（２））に、ＣＯＭデータの出力を許可する。出力が許可されたことに基づいて表示装置において実際の表示が行なわれる。
【００４２】
図１１を参照して、データの出力タイミングの相違について説明する。図１１（Ａ）は、ある局面に従うデータ出力のタイミングを表わすチャートである。図１１（Ｂ）は、本実施の形態に従うデータ出力のタイミングを表わすチャートである。
【００４３】
図１１（Ａ）に示されるように、時刻ｔ（１１）において、クロックがハイ（Ｈｉｇｈ）になると出力値のレジスタに文字「Ａ」が設定される。レジスタの設定に応じて画面出力が行なわれると、例えば、時刻ｔ（１２）の前後では、文字「Ａ」の前に表示されていた文字に対する文字「Ａ」の書き込みが生じるため、残像が生じ得る。その後、時刻ｔ（１３）において、次の文字「Ｂ」の書き込みがレジスタに対して行なわれた場合も、時刻ｔ（１４）の前後において、既に表示されていた文字「Ａ」に対する文字「Ｂ」の書き込みにより残像が生じ得る。
【００４４】
これに対して、図１１（Ｂ）に示されるように、本実施の形態によれば、時刻ｔ（１１）にてクロックがハイになったことに応答してレジスタに書き込まれた文字（例えば、「Ａ」）の出力（画面表示）は、その次にクロックがハイになるタイミング（時刻ｔ（１３））において行なわれる。このようにすると、既に表示されていた文字に対する書き込みが生じなくなるので、残像が発生しなくなる。
【００４５】
以上のようにして、本実施の形態によれば、出力タイミング調整回路８１０がデータの出力タイミングをずらすので、表示装置に既に表示されている内容（数字、文字、画像等）を破壊することなく、次の内容（数字、文字、画像等）を表示するためのデータを出力する。これにより、残像の発生が抑制され得る。
【００４６】
以上開示された技術的特徴は、以下のように要約され得る。
ある局面に従う半導体装置（たとえば、半導体装置２００，８００）は、表示装置に情報を表示するためのデータを格納したメモリ（例えば、ＲＯＭ２３０、ＲＡＭ２５０）と、データを保持するためのレジスタ（例えば表示レジスタ２６０）と、当該レジスタに保持されているデータに基づいて表示装置を駆動するドライバ（例えば、ドライバ２８５）と、メモリに格納されているデータをレジスタに書き込むためのメモリコントローラ（例えば、ＤＭＡＣ２２０）と、予め定められた時間間隔で割込命令をメモリコントローラに与える割込回路（例えば、１秒単位割り込み回路２４０）とを備える。メモリコントローラは、割込命令に基づいて、メモリに格納されているデータを、当該レジスタに書き込む。
【００４７】
ある局面に従うと、半導体装置（例えば、半導体装置８００）は、レジスタとドライバとに接続され、レジスタに格納されているデータをドライバに出力するタイミングを調整するための調整回路（出力タイミング調整回路８１０）をさらに備える。
【００４８】
他の実施の形態に従うと、情報表示装置（例えば、システム１００）が提供される。この情報表示装置は、表示装置（例えば、ＬＣＤパネル１２０）と、表示装置に電気的に接続された半導体装置（例えば、ＭＣＵ１１０）とを備える。半導体装置は、表示装置に情報を表示するためのデータを格納したメモリと、データを保持するためのレジスタと、レジスタに保持されているデータに基づいて表示装置を駆動するドライバと、メモリに格納されているデータをレジスタに書き込むためのメモリコントローラと、予め定められた時間間隔で割込命令をメモリコントローラに与える割込回路とを含む。メモリコントローラは、割込命令に基づいて、メモリに格納されているデータを、レジスタに書き込む。
【００４９】
ある局面に従うと、情報表示装置は、レジスタとドライバとに接続され、レジスタに格納されているデータをドライバに出力するタイミングを調整するための調整回路をさらに備える。
【００５０】
他の実施の形態に従うと、情報表示方法が提供される。この方法は、予め定められた時間間隔で割込命令を出力するステップと、表示装置に情報を表示するためのデータにアクセスするステップと、割込命令に基づいて、データを、レジスタに書き込むステップと、レジスタに保持されているデータに基づいて表示装置を駆動するステップとを含む。
【００５１】
ある局面に従うと、情報表示方法は、レジスタに格納されているデータに基づいて表示装置を駆動するタイミングを調整するステップをさらに備える。
【００５２】
ある局面に従うと、割込命令を出力するステップは、一定周期で信号を発生するステップと、発生した信号をカウントするステップとを含む。
【００５３】
ある局面に従うと、データは、時刻を表示するためのデータを含む。割込回路は、一秒間隔で割込命令をメモリコントローラに与える。メモリコントローラは、各秒データをレジスタに書き込むように構成されている。
【００５４】
ある局面に従うと、データは、データサイズが複数バイトであるキャラクタデータ、および、画像データを含む。
【００５５】
ある局面に従うと、割込回路は、クロックと、クロックの出力をカウントするためのカウンタとを含む。
【００５６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５７】
１００  システム、１３０  電波受信回路、１４０  運針用モータ、１５０  通信回路、１６０  二次電池、１７０  ソーラ発電パネル、２００，８００  半導体装置、２３０  ＲＯＭ、２４０  １秒単位割り込み回路、２５０，２７０，２７２  ＲＡＭ、２８５  ドライバ、２９０  バス、３１０  領域。
【図１】
2019197004.tif 000003
【図２】
2019197004.tif 000004
【図３】
2019197004.tif 000005
【図４】
2019197004.tif 000006
【図５】
2019197004.tif 000007
【図６】
2019197004.tif 000008
【図７】
2019197004.tif 000009
【図８】
2019197004.tif 000010
【図９】
2019197004.tif 000011
【図１０】
2019197004.tif 000012
【図１１】
2019197004.tif 000013