(57)【要約】【課題】ワイヤボンディング性と応力緩和とを両立する構造の半導体装置およびその製造方法を実現する。【解決手段】支持体５の一面５ａ上に半導体チップ１が接着層４を介して搭載され、半導体チップ１の表面１ａに形成された電極パッド２にワイヤ６が接続された半導体装置において、半導体チップ１の裏面１ｂのうち電極パッド２の直下に位置する領域に凸部３を有する構成とし、接着層４のうちワイヤボンディングがなされる部分の直下領域を他の領域よりも相対的に厚みを薄くする。凸部３については、半導体チップ１を構成する基板の裏面エッチングにより凸部３と異なる部分を部分的に除去する工程により形成する。【選択図】図１
2019197795.tif 000002
【特許請求の範囲】
【請求項１】
表面（１ａ）と裏面（１ｂ）とを有し、前記表面上に電極パッド（２）を備える半導体チップ（１）と、
一面（５ａ）を有し、前記一面上に接着層（４）を介して前記半導体チップが搭載される支持体（５）と、
前記電極パッドに接続されるワイヤ（６）と、を備え、
前記接着層のうち前記電極パッドを前記一面に対する法線方向に沿って投影した領域に配置される部分を電極直下部（４１）として、
前記電極直下部は、前記法線方向における厚みが、前記接着層のうち該電極直下部と異なる部分の前記法線方向における厚みよりも薄い半導体装置。
【請求項２】
前記半導体チップは、前記裏面のうち前記電極パッドを前記表面に対する法線方向に沿って投影した領域に凸部（３）が形成されており、
前記接着層のうち前記凸部と前記一面との間に配置されている部分が前記電極直下部である請求項１に記載の半導体装置。
【請求項３】
前記一面のうち前記電極パッドを前記表面に対する法線方向に沿って投影した領域の上には、突起部（５３）が形成されており、
前記接着層のうち前記裏面と前記突起部との間に配置されている部分が前記電極直下部である請求項１に記載の半導体装置。
【請求項４】
前記一面のうち前記電極パッドを前記表面に対する法線方向に沿って投影した領域の上には、フィラー（５４）が配置されており、
前記接着層のうち前記裏面と前記フィラーとの間に配置されている部分が前記電極直下部である請求項１に記載の半導体装置。
【請求項５】
請求項２に記載の半導体装置の製造方法であって、
前記半導体チップを用意することと、
前記半導体チップの前記裏面にエッチングにより前記凸部を形成することと、
前記支持体を用意することと、
前記半導体チップの前記裏面側に前記凸部を覆う前記接着層を配置することと、
前記一面上に前記接着層を介して前記半導体チップを搭載することと、
前記支持体に前記半導体チップを搭載した後、前記半導体チップの前記表面側に前記ワイヤをワイヤボンディングにより接続することと、を含む半導体装置の製造方法。
【請求項６】
請求項３に記載の半導体装置の製造方法であって、
前記半導体チップを用意することと、
前記支持体を用意することと、
前記支持体の前記一面上に電解メッキにより前記突起部を形成することと、
前記支持体の前記一面上に前記接着層を形成して前記突起部を覆うことと、
前記裏面を前記一面側に向けて前記半導体チップを前記接着層上に載せ、前記一面上に前記半導体チップを搭載することと、
前記支持体に前記半導体チップを搭載した後、前記半導体チップの前記表面側に前記ワイヤをワイヤボンディングにより接続することと、を含む半導体装置の製造方法。
【請求項７】
請求項４に記載の半導体装置の製造方法であって、
前記半導体チップを用意することと、
前記支持体を用意することと、
前記支持体の前記一面のうち前記半導体チップのうち前記電極直下部となる部分を前記法線方向に沿って投影した領域に前記フィラーを配置し、前記接着層を塗布して前記フィラーを覆うことと、
前記裏面を前記一面側に向けて前記半導体チップを載せ、前記一面上に前記半導体チップを搭載することと、
前記支持体に前記半導体チップを搭載した後、前記半導体チップの前記表面側に前記ワイヤをワイヤボンディングにより接続することと、を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接着層を介して搭載された半導体チップを備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、基板などに接着層を介して半導体チップが搭載されると共に、半導体チップ上に形成された電極にワイヤが接続された構造の半導体装置が知られている。この種の半導体装置では、近年、小型化や薄型化が進められており、半導体チップにかかる応力緩和やワイヤボンディング性の確保などの観点から接着層の影響が無視できなくなっている。
【０００３】
具体的には、ワイヤボンディングは、例えば超音波などのエネルギーを加えて行われるが、半導体チップ直下の接着層の厚みが厚かったり、弾性率が低かったりすると、ワイヤ接続の力が接着層によって緩和され、接続強度が低下してしまう。そのため、接着層は、ワイヤボンディング性の観点からは、厚みが薄いまたは弾性率が高いことが好ましい。
【０００４】
一方、半導体チップには、該半導体チップを構成する材料と半導体チップが搭載される基板との線膨張係数差に起因する応力が作用する。半導体チップの信頼性向上の観点からは、半導体チップにかかる応力を低減することが好ましい。つまり、接着層は、半導体チップにかかる応力緩和の観点からは、厚みが厚いまたは弾性率が低いことが好ましい。
【０００５】
したがって、ワイヤボンディング性の確保において接着層に求められる特性と、半導体チップにかかる応力緩和において接着層に求められる特性とは、真逆であり、これらの特性を両立することが困難である。このような課題を解決する構造の半導体装置としては、例えば特許文献１に記載のものが挙げられる。
【０００６】
特許文献１に記載の半導体装置は、半導体チップが接着層を介して被接合体に接合され、半導体チップにワイヤが接合されると共に、接着層のうちワイヤが接合される部分の直下には硬質部材が配置されている。この半導体装置は、接着層のうち硬質部材と異なる部分で半導体チップにかかる応力緩和がされ、硬質部材によりワイヤボンディング性が確保される構造である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−００３０１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、この半導体装置は、ワイヤボンディングされる半導体チップと硬質部材とが接触する構造であり、これらの線膨張係数が異なるため、半導体チップと硬質部材との間に応力が発生し、半導体チップの反りや半導体チップの特性低下が生じ得る。
【０００９】
本発明は、上記の点に鑑みてなされたものであり、半導体チップにかかる応力緩和とワイヤボンディング性の確保とを両立する構造の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１に記載の半導体装置は、表面（１ａ）と裏面（１ｂ）とを有し、表面上に電極パッド（２）を備える半導体チップ（１）と、一面（５ａ）を有し、一面上に接着層（４）を介して半導体チップが搭載される支持体（５）と、電極パッドに接続されるワイヤ（６）と、を備える。このような構成において、接着層のうち電極パッドを一面に対する法線方向に沿って投影した領域に配置される部分を電極直下部（４１）として、電極直下部は、法線方向における厚みが、接着層のうち該電極直下部と異なる部分の法線方向における厚みよりも薄い。
【００１１】
これにより、接着層のうちワイヤボンディングがなされる電極パッドの真下に配置される部分である電極直下部においては厚みが薄く、他の部分については厚みが電極直下部よりも厚い構造となる。つまり、ワイヤボンディングがなされる部分の真下では接着層が薄く、接続の力が逃げにくい一方で、ワイヤボンディングがなされない部分の真下では接着層が厚く、応力緩和がなされることとなる。そのため、ワイヤボンディング性の確保と応力緩和とが両立する構造の半導体装置となる。
【００１２】
請求項５に記載の半導体装置の製造方法は、請求項２に記載の半導体装置の製造方法であって、半導体チップを用意することと、半導体チップの裏面にエッチングにより凸部を形成することと、支持体を用意することと、半導体チップの裏面側に凸部を覆う接着層を配置することと、一面上に接着層を介して半導体チップを搭載することと、支持体に半導体チップを搭載した後、半導体チップの表面側にワイヤをワイヤボンディングにより接続することと、を含む。
【００１３】
これにより、半導体チップに該半導体チップと同じ材質で構成される凸部が形成され、凸部の形成により電極パッドの直下の領域における接着層の厚みを接着層の他の部分よりも相対的に薄くできる。つまり、ワイヤボンディング性の確保と応力緩和とが両立する半導体装置を製造することができる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態の半導体装置の断面構成を示す概略断面図である。
【図２Ａ】図１に示す凸部３の配置の一例を示す平面模式図である。
【図２Ｂ】図１に示す凸部３の配置の一例を示す平面模式図である。
【図２Ｃ】図１に示す凸部３の配置の一例を示す平面模式図である。
【図３Ａ】図１に示す半導体装置の製造工程を示すものであって、シリコンウェハの用意工程を示す図である。
【図３Ｂ】図３Ａに続く工程であって、裏面酸化膜のパターニング工程を示す図である。
【図３Ｃ】図３Ｂに続く工程であって、レジスト膜の形成工程を示す図である。
【図３Ｄ】図３Ｃに続く工程であって、凸部の形成工程を示す図である。
【図４Ａ】図３Ｄに続く工程であって、レジスト膜の除去工程を示す図である。
【図４Ｂ】図４Ａに続く工程であって、接着層の形成工程を示す図である。
【図４Ｃ】図４Ｂに続く工程であって、チップ化工程を示す図である。
【図４Ｄ】図４Ｃに続く工程であって、半導体チップの搭載およびワイヤボンディングの工程を示す図である。
【図５】第２実施形態の半導体装置の断面構成を示す概略断面図である。
【図６Ａ】図５に示す半導体装置の製造工程を示すものであって、基板の用意工程を示す図である。
【図６Ｂ】図６Ａに続く工程であって、レジスト膜の形成およびそのパターニングの工程を示す図である。
【図６Ｃ】図６Ｂに続く工程であって、突起部の形成およびレジスト膜の除去の工程を示す図である。
【図６Ｄ】図６Ｃに続く工程であって、接着層の形成工程を示す図である。
【図７Ａ】図６Ｄに続く工程であって、接着層のパターニング工程を示す図である。
【図７Ｂ】図７Ａに続く工程であって、半導体チップの搭載工程を示す図である。
【図７Ｃ】図７Ｂに続く工程であって、チップ化およびワイヤボンディングの工程を示す図である。
【図８】第３実施形態の半導体装置の断面構成を示す概略断面図である。
【図９Ａ】図８に示す半導体装置の製造工程を示すものであって、基板の用意工程を示す図である。
【図９Ｂ】図９Ａに続く工程であって、レジスト膜の形成およびそのパターニングの工程を示す図である。
【図９Ｃ】図９Ｂに続く工程であって、フィラーの配置および接着膜の形成の工程を示す図である。
【図９Ｄ】図９Ｃに続く工程であって、レジスト膜の除去工程を示す図である。
【図１０Ａ】図９Ｄに続く工程であって、接着層の形成およびそのパターニングの工程を示す図である。
【図１０Ｂ】図１０Ａに続く工程であって、半導体チップの搭載工程を示す図である。
【図１０Ｃ】図１０Ｂに続く工程であって、チップ化およびワイヤボンディングの工程を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１７】
（第１実施形態）
第１実施形態の半導体装置について、図１〜図４Ｄを参照して述べる。本実施形態の半導体装置は、例えば、自動車などの車両などに取り付けられ、各種電子部品の駆動制御を行う半導体装置などに適用され得る。
【００１８】
図１〜図４Ｄでは、構成を分かり易くするため、大きさや厚みなどを誇張してデフォルメしたものを示している。図２Ａ〜図２Ｃでは、断面を示すものではないが、後述する凸部３の配置を分かり易くするため、凸部３にハッチングを施している。
【００１９】
本実施形態の半導体装置は、図１に示すように、半導体チップ１と、接着層４と、支持体５と、ワイヤ６とを備え、支持体５の一面５ａ上に接着層４を介して半導体チップ１が搭載され、半導体チップ１上に形成された電極パッド２にワイヤ６が接続されている。
【００２０】
半導体チップ１は、主としてシリコンなどにより構成され、通常の半導体プロセスにより形成される。半導体チップ１は、例えば、図１に示すように、表面１ａと裏面１ｂとを有する四角形板状とされ、表面１ａ上には電極パッド２が形成されている。半導体チップ１は、本実施形態では、図１に示すように、裏面１ｂ側に凸部３が形成されており、裏面１ｂ側が接着層４に接触している。
【００２１】
なお、半導体チップ１は、図示しない配線や素子部が表面１ａ側に形成されていてもよく、この場合には、圧力や加速度などの物理量が素子部に印加された際に、印加された物理量に応じた電気信号を外部へ出力する構成とされる。
【００２２】
電極パッド２は、例えば、Ａｌ（アルミニウム）などにより構成され、スパッタリング、蒸着などの真空成膜法などにより形成される。電極パッド２は、半導体チップ１に形成された図示しない配線などに電気的に接続されると共に、図１に示すように、ワイヤ６が接続されている。
【００２３】
なお、半導体チップ１がその厚みが薄く、かつ平面サイズが大きい場合には、半導体チップ１は、配線などに接続される電極パッド２とは別に、ダミーとして用いられる電極パッド２が形成されてもよい。この場合、半導体チップ１のうちワイヤ６に接続される電極パッド２の内側の領域に、ダミーとして用いられる電極パッド２を設けることで、半導体チップ１の反りや支持体５に対する傾きを抑制することが可能となり、安定したワイヤボンディングが実現できる。また、この場合においてダミーとして用いられる電極パッド２は、その配置、数や寸法などについては適宜変更されてもよい。
【００２４】
凸部３は、図１に示すように、半導体チップ１の裏面１ｂ側に形成され、裏面１ｂに対する法線方向（以下「裏面法線方向」という）に突き出す突起形状とされている。凸部３は、図１に示すように、裏面１ｂのうち少なくとも電極パッド２を表面１ａに対する法線方向に沿って投影した領域（以下「電極投影領域」という）に形成されている。凸部３は、図１に示すように、接着層４のうちワイヤ６が接続される電極パッド２の直下に配置される部分である電極直下部４１の厚みを、接着層４の残部４２の厚みよりも相対的に薄くし、ワイヤ６のボンディング性を確保するために形成される。
【００２５】
具体的には、凸部３が裏面１ｂのうち電極投影領域に形成されることにより、接着層４のうち電極直下部４１の厚みが薄くなり、ワイヤ６を電極パッド２にボンディングする際の力が接着層４に緩和されにくくなる。その結果、電極パッド２にボンディングの力が十分に伝搬し、電極パッド２とワイヤ６との接続が安定するため、これらの接続強度を確保することができる。
【００２６】
凸部３は、図１紙面左右方向を幅方向として、ワイヤボンディング性の確保の観点から、電極投影領域すべてに形成されること、すなわち幅方向における寸法が少なくとも電極パッド２のそれよりも大きいことが好ましい。これは、電極パッド２のいずれの箇所にワイヤ６が接続されたとしても、凸部３が裏面１ｂのうち電極パッド２の直下の領域には必ず存在することとなり、ワイヤ接続の力が電極パッド２に十分に伝搬するためである。凸部３の幅方向の寸法は、電極パッド２の幅方向の寸法に応じて適宜変更される。
【００２７】
凸部３は、裏面法線方向に沿って該凸部３が突出する方向を突出方向として、特に限定されるものではないが、突出方向における高さが例えば１０μｍ〜５０μｍ程度とされる。ただ、凸部３が形成されていない領域においては、接着層４の厚みが、少なくとも凸部３の高さより大きくなるため、凸部３の高さは、半導体チップ１にかかる応力緩和の観点から必要最小限以上に調整されることが好ましい。
【００２８】
凸部３は、例えば、図１に示すように、断面視にて突出方向に向かって幅方向の寸法が小さくなる形状、すなわちテーパ形状とされるが、これに限られず、その形状が適宜変更されてもよい。
【００２９】
凸部３は、裏面１ｂのうち少なくとも電極投影領域に配置され、例えば図２Ａに示すように、裏面法線方向から見て、断続的に複数配置されると共に、略四角形枠体状とされる。凸部３は、図２Ａに示す配置に限られず、裏面法線方向から見て、例えば、図２Ｂに示すように連続的な四角形枠体状とされたものが１つ配置されてもよいし、図２Ｃに示すように断続的に複数配置されると共に、略Ｘ字状の配置とされてもよい。凸部３は、上記の例に限られず、電極パッド２の配置に合わせてその配置が適宜変更されてもよい。
【００３０】
なお、凸部３が、例えば図２Ａや図２Ｃに示す配置とされた場合には、接着層４を介して支持体５上に加熱接着する際に、接着層４からアウトガスが生じてもこのアウトガスを外部に逃がしやすく、ボイドが発生しにくい構造となる。また、凸部３が図２Ｂに示す配置とされた場合、上面視にて電極パッド２の配置に対して凸部３の配置がずれたとしても、ワイヤボンディング性を確保しやすい構造となる。
【００３１】
接着層４は、例えばポリイミド、シリコーンなどの接着性の樹脂材料などにより構成され、半導体チップ１を支持体５上に搭載するのに用いられる。接着層４は、図１に示すように、断面視にて、一部が半導体チップ１のうち電極パッド２の直下に配置される電極直下部４１とされ、これと異なる部分が残部４２とされている。
【００３２】
電極直下部４１の厚みは、図１に示すように、残部４２の厚みよりも薄くされている。電極直下部４１の厚みは、例えば、１０μｍ〜５０μｍとされることが好ましく、１０μｍ〜３０μｍとされることがより好ましい。これは、電極直下部４１の厚みが薄すぎると、凸部３と支持体５とが接触して未接着の部分が発生し、電極直下部４１の厚みが厚すぎるとワイヤボンディング性が低下するためである。
【００３３】
なお、接着層４は、ガラスなどによりなるフィラー（ビーズ）を含んだ構成とされてもよい。この場合、フィラーの径寸法は、特に限定するものではないが、電極直下部４１の厚みと同じであることが望ましい。このフィラーにより、さらに低ヤング率の接着性の樹脂材料を使用できることのほか、半導体チップ１の傾きを低減できるため、より安定したワイヤボンディングが可能となる。また、接着層４は、任意の半導体プロセスの工程で用いられるものであり、塗布などにより形成されてもよいし、シート状とされたものが貼り付けられることで形成されてもよく、その形成については適宜変更されてもよい。
【００３４】
支持体５は、例えば図１に示すように、一面５ａを有する板状とされ、接着層４を介して半導体チップ１が搭載され、半導体チップ１を支持する部材である。支持体５は、例えば、回路チップ、配線基板、金属部材などとされ、半導体装置の用途に応じて適宜変更される。なお、本実施形態では、支持体５が回路チップである例について説明する。
【００３５】
支持体５は、例えば、図１に示すように、一面５ａ上にＡｌやＣｕ（銅）などの金属材料によりなる電極パッド５１が、スパッタリング、蒸着などの真空成膜法や電解メッキなどにより形成されている。支持体５は、図示しない配線などが形成されており、電極パッド５１が当該図示しない配線などに接続されている。電極パッド５１は、例えば、図１に示すように、ワイヤ６が接続され、半導体チップ１の電極パッド２と電気的に接続されている。これにより、半導体チップ１と支持体５との間で電気信号のやり取りがなされ、半導体チップ１からの出力信号が外部に伝送される構成となる。
【００３６】
ワイヤ６は、例えば、ＡｌやＡｕ（金）などの金属材料により構成され、図１に示すように、ワイヤボンディングにより半導体チップ１の電極パッド２および支持体５の電極パッド５１それぞれに接続され、これらを電気的に接続している。
【００３７】
以上が、本実施形態の半導体装置の基本的な構成である。
【００３８】
次に、本実施形態の半導体装置の製造方法の一例について、図３Ａ〜図４Ｄを参照して説明するが、半導体チップ１に凸部３を形成する点を除き、任意の半導体プロセスを採用できるため、本明細書では簡単に説明する。
【００３９】
まず、図３Ａに示すように、主としてＳｉにより構成され、表面１０ａに電極パッド２が形成され、裏面１０ｂ側に裏面酸化膜１１が形成されたシリコンウェハ１０を用意する。なお、シリコンウェハ１０の表面１０ａ側には、熱酸化などにより図示しない絶縁膜が形成され、当該絶縁膜上に電極パッド２が形成されている。
【００４０】
そして、例えば、裏面１０ｂ側にポリイミドなどの感光性樹脂材料によりなる図示しないレジスト膜を成膜し、フォトリソグラフィエッチング法により該レジスト膜のパターニングを行う。裏面酸化膜１１のうち電極投影領域に存在する部分をレジスト膜で覆い、他の部分をレジスト膜から露出させた状態で例えばドライエッチングを行い、裏面酸化膜１１のうちパターニングされた該レジスト膜から露出する部分を除去する。その後、パターニングされた該レジスト膜をレジスト剥離液などにより除去することで、図３Ｂに示すように、裏面酸化膜１１のうち電極投影領域のみを残した状態とする。
【００４１】
続いて、図３Ｃに示すように、表面１０ａ側をすべて覆うポリイミドなどの樹脂材料によりなるレジスト膜１２を例えばスピンコートなどの塗布法により成膜し、表面１０ａおよび電極パッド２を覆う。そして、シリコンウェハ１０の裏面１０ｂ側を例えばＴＭＡＨ（Tetra Methyl Ammonium Hydroxideの略）溶液などに浸漬し、裏面酸化膜１１から露出する部分のＳｉをエッチングし、図３Ｄに示す凹部１３を形成する。
【００４２】
なお、裏面１０ｂに対する法線方向から見て、凹部１３の底面が半導体チップ１の裏面１ｂに相当し、表面１０ａが半導体チップ１の表面１ａに相当する。
【００４３】
次いで、レジスト膜１２を剥離液で剥離し、図４Ａに示すように、表面１０ａおよび電極パッド２を露出させる。その後、図４Ｂに示すように、ポリイミドなどの接着性の樹脂材料によりなるシート状の接着層４をシリコンウェハ１０の裏面１０ｂ側に貼り付け、凹部１３および凸部３を覆う。このとき、凹部１３および凸部３による凹凸面に接着層４を追従させ、段差によるボイドの発生を防ぐため、真空中でシート状の接着層４とシリコンウェハ１０とを貼り合せることが好ましい。
【００４４】
そして、図示しないスクライブラインに沿ってシリコンウェハ１０をダイシングカットすることで、図４Ｃに示すように、接着層４が貼り付けられた状態の半導体チップ１を形成する。その後、一面５ａ上に電極パッド５１を有する支持体５を用意し、この半導体チップ１を貼り付けて加熱することで支持体５に半導体チップ１を搭載する。
【００４５】
上記のような製造方法により、本実施形態の半導体装置を製造することができる。ただ、上記の製造方法は、あくまで一例であり、他の公知の半導体プロセスが採用されてもよい。
【００４６】
例えば、図４Ａの工程後、図示しないスクライブラインに沿ってシリコンウェハ１０をダイシングカットする。その後、一面５ａ上に電極パッド５１を有する支持体５を用意し、一面５ａのうち半導体チップ１を搭載させる部分に接着層４を構成する接着性の樹脂材料をディスペンサやスクリーン印刷等で塗布する。そして、塗布した樹脂材料の上に半導体チップ１を載せ、半導体チップ１を貼り付けて加熱することで支持体５に半導体チップ１を接着する。最後に、図４Ｄに示すように、半導体チップ１の電極パッド２にワイヤ６をワイヤボンディングで接続した後、支持体５の電極パッド５１にワイヤ６を接続する。このような工程によっても、本実施形態の半導体装置を製造することができる。
【００４７】
本実施形態によれば、半導体チップ１と支持体５との間に配置された接着層４のうちワイヤボンディングされる電極パッド２の直下では薄くされ、ワイヤボンディング時の力が接着層４に逃げにくく、電極パッド２とワイヤ６との接続が安定する構造となる。一方、接着層４のうち電極パッド２と異なる部分の直下では、電極直下部４１よりも相対的に厚くなり、支持体５との線膨張係数差による応力が半導体チップ１に伝搬しにくい構造とされる。そのため、ワイヤボンディング性の確保と半導体チップ１への応力緩和とを両立する構造の半導体装置となる。
【００４８】
また、半導体チップ１に凸部３を形成することにより、接着層４のうち電極直下部４１の厚みを残部４２の厚みよりも薄くでき、ワイヤボンディング性の確保と半導体チップ１への応力緩和とを両立する構造の半導体装置を製造することができる。また、半導体チップ１にかかる応力緩和により、図示しない回路配線や素子部における電気信号への応力影響が低減され、半導体チップ１の特性低下を抑制される半導体装置となる。
【００４９】
さらに、また、シリコンウェハ１０のエッチングにより凸部３を形成することで、電極パッド２の直下の領域に、半導体チップ１と線膨張係数の異なる別の材料を配置することなく、ワイヤボンディング性を確保できる構造となる。加えて、凸部３は、シリコンウェハ１０で構成されることから、半導体チップ１と線膨張係数差のない部分であり、線膨張係数差による応力が生じることもない。また、凸部３は、シリコンなどの材料、すなわち接着層４よりも熱伝導率の高い材料により構成され、ワイヤボンディング時において必要な加熱による熱をワイヤボンディングがなされる電極パッド２に効率良く伝達する役割も果たす。
【００５０】
（第２実施形態）
第２実施形態の半導体装置について、図５〜図７Ｃを参照して述べる。図５〜図７Ｃでは、構成を分かり易くするため、構成要素の大きさや厚みなどを誇張してデフォルメしたものを示している。
【００５１】
本実施形態の半導体装置は、図５に示すように、半導体チップ１に凸部３が形成されていない代わりに、支持体５の一面５ａに突起部５３が形成されている点において、上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
【００５２】
半導体チップ１は、本実施形態では、図５に示すように、裏面１ｂが平坦な形状とされている。
【００５３】
支持体５は、本実施形態では、図５に示すように、一面５ａに複数の突起部５３が形成されている。
【００５４】
突起部５３は、図５に示すように、一面５ａのうち半導体チップ１の電極パッド２を一面５ａに対する法線方向（以下「一面法線方向」という）に沿って投影した領域に複数形成される。突起部５３は、例えば、Ｃｕなどの金属材料などによりなり、電解メッキなどにより形成される。突起部５３は、上記第１実施形態における凸部３と同様に、接着層４のうち電極パッド２の直下に配置される部分の厚みを他の部分の厚みよりも相対的に薄くし、電極パッド２へのワイヤボンディングの際にボンディングの力が逃げにくい構造とする役割を果たす。
【００５５】
なお、突起部５３は、図５に示すように、一面５ａのうち１つの電極パッド２の直下の領域に複数配置されてもよいし、１つだけ配置されてもよい。突起部５３の高さは、限定されるものではないが、例えば、１０μｍ〜５０μｍとされる。
【００５６】
本実施形態の半導体装置の製造方法の一例について、図６Ａ〜図７Ｃを参照して説明するが、支持体５に突起部５３を形成する点を除き、任意の半導体プロセスを採用できるため、本明細書では簡単に説明する。
【００５７】
まず、図６Ａに示すように、Ｓｉなどの半導体材料によりなる基板７を用意し、一面５ａ側に、図示しない絶縁膜を熱酸化などにより形成し、Ａｌなどによりなる電極パッド５１およびＣｕなどによりなるシード膜５２をスパッタリング、蒸着などの真空成膜法で形成する。なお、このとき、後述する半導体チップ１を搭載した際に、一面５ａのうち電極パッド２を一面法線方向に沿って投影した領域となる部分にシード膜５２を形成する。
【００５８】
続いて、図６Ｂに示すように、ポリイミドなどの感光性樹脂材料を用いて、一面５ａおよびシード膜５２を覆うレジスト膜１２を形成し、フォトリソグラフィエッチング法によりシード膜５２の一部をレジスト膜１２から露出させる貫通孔１２１を複数形成する。
【００５９】
次いで、図６Ｃに示すように、電解メッキによりＮｉ（ニッケル）、ＣｕやＡｕなどによりなる突起部５３を形成し、レジスト剥離液などによりレジスト膜１２を剥離する。これにより、一面５ａ上に電極パッド５１および突起部５３を有してなる支持体５が形成される。
【００６０】
そして、図６Ｄに示すように、ポリイミドなどを有してなり、接着性および感光性を示す樹脂材料を用いて接着層４をスピンコートやスプレーなどの湿式成膜法で形成する。その後、図７Ａに示すように、フォトリソグラフィエッチング法により接着層４の一部をパターニングして除去し、電極パッド５１および図示しないダイシングラインを露出させる。
【００６１】
続いて、図７Ｂに示すように、電極パッド２を有する半導体チップ１を、電極パッド２が突起部５３の上に配置されるように接着層４上に載せた後、加熱して搭載する。半導体チップ１を搭載した後、図示しないスクライブラインに沿ってダイシングカットしてチップ化し、電極パッド２および電極パッド５１にワイヤ６をワイヤボンディングにより接続することで、図７Ｃに示す本実施形態の半導体装置が得られる。
【００６２】
本実施形態によれば、図５に示すように、接着層４のうち半導体チップ１の裏面１ｂと突起部５３との間に挟まれた部分が電極直下部４１となり、電極パッド２にワイヤ６を接続する際にワイヤ接続の力が接着層４に分散しにくい構造となる。また、半導体チップ１と突起部５３との間に接着層４が配置され、これらが直接接触していないため、半導体チップ１と突起部５３との線膨張係数差に起因する応力が半導体チップ１にかかりにくい。そのため、本実施形態においても、上記第１実施形態と同様の効果が得られる。
【００６３】
（第３実施形態）
第３実施形態の半導体装置について、図８〜図１０Ｃを参照して述べる。図８〜図１０Ｃでは、構成を分かり易くするため、構成要素の大きさや厚みなどを誇張してデフォルメしたものを示している。
【００６４】
本実施形態の半導体装置は、図８に示すように、半導体チップ１に凸部３が形成されていない代わりに、支持体５の一面５ａにフィラー５４が配置されている点において、上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
【００６５】
半導体チップ１は、本実施形態では、図８に示すように、裏面１ｂが平坦な形状とされている。
【００６６】
支持体５は、本実施形態では、図８に示すように、一面５ａに複数のフィラー５４が配置されている。
【００６７】
フィラー５４は、例えばシリコンやガラスなどの材料により構成され、図８に示すように、一面５ａのうち電極パッド２の直下部分に配置される。フィラー５４は、上記第１実施形態での凸部３と同様に、接着層４のうち電極パッド２の直下に配置される部分の厚みを他の部分の厚みよりも相対的に薄くし、電極パッド２へのワイヤボンディングの際にボンディングの力が逃げにくい構造とする役割を果たす。フィラー５４は、図８に示すように、接着膜５５に覆われ、接着膜５５ごと接着層４によって覆われている。
【００６８】
なお、フィラー５４は、半導体チップ１にかかる応力緩和の観点から、半導体チップ１を構成する材料と同じまたは当該材料との線膨張係数差が小さい材料により構成されることが好ましい。また、フィラー５４の粒径は、特に限定するものではないが、後述する接着膜５５内に収まる範囲内において適宜変更されてもよい。
【００６９】
接着膜５５は、例えばシリコーン樹脂などの低弾性および接着性の樹脂材料により構成され、図８に示すように、フィラー５４を覆うものである。接着膜５５の高さは、特に限定するものではないが、例えば１０μｍ〜５０μｍとされる。
【００７０】
本実施形態の半導体装置の製造方法の一例について、図９Ａ〜図１０Ｃを参照して説明するが、支持体５にフィラー５４を配置する点を除き、任意の半導体プロセスを採用できるため、本明細書では簡単に説明する。
【００７１】
まず、図９Ａに示すように、Ｓｉなどの半導体材料によりなる基板７を用意し、一面５ａ側に、図示しない絶縁膜を熱酸化などにより形成し、Ａｌなどによりなる電極パッド５１を蒸着などの真空成膜法で形成する。
【００７２】
続いて、図９Ｂに示すように、ポリイミドなどの感光性樹脂材料を用いて、一面５ａを覆うレジスト膜１２を形成し、フォトリソグラフィエッチング法によりレジスト膜１２の一部に一面５ａまで貫通する貫通孔１２２を複数形成する。このとき、半導体チップ１を搭載した際に、一面５ａのうち電極パッド２を一面法線方向に沿って投影した領域となる部分に貫通孔１２２を形成する。
【００７３】
次いで、図９Ｃに示すように、貫通孔１２２内にフィラー５４を配置した後、低弾性率の接着性の樹脂材料を用い、スピンコートやスプレーなどの湿式成膜法によりレジスト膜１２およびフィラー５４を覆う接着膜５５を形成する。その後、接着膜５５のうちレジスト膜１２を覆う部分をスキージなどにより除去した後、レジスト剥離液などによりレジスト膜１２を剥離し、図９Ｄに示すように、電極パッド５１、フィラー５４および接着膜５５を備える支持体５とする。
【００７４】
そして、図１０Ａに示すように、ポリイミドなどを有してなり、接着性および感光性を示す樹脂材料を用いて接着層４をスクリーン印刷やディスペンサなどの湿式成膜法で形成する。その後、フォトリソグラフィエッチング法により接着層４の一部をパターニングして除去し、電極パッド５１および図示しないダイシングラインを露出させる。
【００７５】
続いて、図１０Ｂに示すように、電極パッド２を有する半導体チップ１を、電極パッド２がフィラー５４の上に配置されるように接着層４上に載せた後、加熱して搭載する。半導体チップ１を搭載した後、図示しないスクライブラインに沿ってダイシングカットしてチップ化し、電極パッド２および電極パッド５１にワイヤ６をワイヤボンディングにより接続することで、図１０Ｃに示す本実施形態の半導体装置が得られる。
【００７６】
本実施形態によれば、図８に示すように、接着層４のうち半導体チップ１の裏面１ｂと、フィラー５４および接着膜５５と、の間に挟まれた部分が電極直下部４１となり、電極パッド２にワイヤ６を接続する際にワイヤ接続の力が接着層４に分散しにくい構造となる。また、半導体チップ１とフィラー５４とが、上記第２実施形態と同様に、直接接触していないため、半導体チップ１と突起部５３との線膨張係数差に起因する応力が半導体チップ１にかかりにくい。そのため、本実施形態においても、上記第１実施形態に加えて、上記第２実施形態と同様の効果が得られる。
【００７７】
（他の実施形態）
なお、上記した各実施形態に示した半導体装置およびその製造方法は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００７８】
（１）例えば、上記第１実施形態では、凸部３を裏面１ｂのうち少なくとも電極投影領域に形成した例について説明した。しかしながら、凸部３は、ワイヤボンディングの際の半導体チップ１の傾き抑制や応力バランスの調整などの目的で、電極投影領域と異なる領域に形成されてもよい。
【００７９】
（２）上記第２実施形態では、突起部５３が支持体５の一面５ａのうち半導体チップ１を搭載した際に電極パッド２を一面法線方向に沿って投影した領域に少なくとも形成された例について説明した。しかしながら、突起部５３は、ワイヤボンディングの際の半導体チップ１の傾き抑制や応力バランスの調整などの目的で、一面５ａのうち上記の領域と異なる領域に形成されてもよい。
【００８０】
（３）上記第３実施形態では、フィラー５４が支持体５の一面５ａのうち半導体チップ１を搭載した際に電極パッド２を一面法線方向に沿って投影した領域に少なくとも配置された例について説明した。しかしながら、フィラー５４は、ワイヤボンディングの際の半導体チップ１の傾き抑制や応力バランスの調整などの目的で、一面５ａのうち上記の領域と異なる領域に形成されてもよい。
【符号の説明】
【００８１】
１    半導体チップ
２    電極パッド
３    凸部
４    接着層
４１  電極直下部
５    支持体
５３  突起部
５４  フィラー
６    ワイヤ
【図１】
2019197795.tif 000003
【図２Ａ】
2019197795.tif 000004
【図２Ｂ】
2019197795.tif 000005
【図２Ｃ】
2019197795.tif 000006
【図３Ａ】
2019197795.tif 000007
【図３Ｂ】
2019197795.tif 000008
【図３Ｃ】
2019197795.tif 000009
【図３Ｄ】
2019197795.tif 000010
【図４Ａ】
2019197795.tif 000011
【図４Ｂ】
2019197795.tif 000012
【図４Ｃ】
2019197795.tif 000013
【図４Ｄ】
2019197795.tif 000014
【図５】
2019197795.tif 000015
【図６Ａ】
2019197795.tif 000016
【図６Ｂ】
2019197795.tif 000017
【図６Ｃ】
2019197795.tif 000018
【図６Ｄ】
2019197795.tif 000019
【図７Ａ】
2019197795.tif 000020
【図７Ｂ】
2019197795.tif 000021
【図７Ｃ】
2019197795.tif 000022
【図８】
2019197795.tif 000023
【図９Ａ】
2019197795.tif 000024
【図９Ｂ】
2019197795.tif 000025
【図９Ｃ】
2019197795.tif 000026
【図９Ｄ】
2019197795.tif 000027
【図１０Ａ】
2019197795.tif 000028
【図１０Ｂ】
2019197795.tif 000029
【図１０Ｃ】
2019197795.tif 000030