(57)【要約】【課題】  仮固定した半導体チップを複数個単位で熱圧着して実装するのに際して、生産性の低下を極力抑えつつ信頼性の高い接合が行なえる実装用基板ならびにこれを用いた実装方法および半導体装置の製造方法を提供すること。【解決手段】  多数の半導体チップを実装するための回路パターンが形成された実装用基板であって、前記回路パターンは、個別の半導体チップ実装位置を間隔ｄ以下で格子配列したブロックを複数有するとともに、前記ブロックを間隔Ｄで配列し、間隔Ｄは、ｄ＜Ｄで、２ｍｍ≦Ｄ≦５ｍｍの条件を満たす実装用基板ならびにこれを用いた実装方法および半導体装置の製造方法を提供する。【選択図】  図２
2019175956.tif 000002
【特許請求の範囲】
【請求項１】
多数の半導体チップを実装するための回路パターンが形成された実装用基板であって、
前記回路パターンは、
個別の半導体チップ実装位置を間隔ｄ以下で格子配列したブロックを複数有するとともに、
前記ブロックを間隔Ｄで配列し、間隔Ｄは、ｄ＜Ｄの条件を満たす実装用基板。
【請求項２】
請求項１に記載の実装用基板に半導体チップを実装する実装方法であって、
前記実装用基板上の、前記半導体チップを実装位置に、半導体チップを１つずつ仮固定する仮圧着工程と、
仮圧着された半導体チップを熱圧着する本圧着工程を備え、
前記本圧着工程において、前記ブロック単位で一括熱圧着を行う実装方法。
【請求項３】
請求項２の実装方法と、前記本圧着工程の後に、
半導体チップが実装された前記実装用基板を切断して個片化する個片化工程を備え、
個片化された半導体装置を得る、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装に用いる実装用基板ならびにこれを用いた実装方法および半導体装置の製造方法に関する。詳しくは、仮固定した半導体チップを複数個単位で熱圧着して実装するのに用いる実装用基板ならびにこの実装用基板を用いた半導体チップの実装方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
ウェハ等の実装用基板Ｗに半導体チップＣをフリップチップ実装した状態を図７に示す。図７（ａ）は上面図であり、図７（ａ）のＡ−Ａ断面の断面図を示したのが図７（ｂ）である。図には描いていないが、半導体チップＣのバンプが実装用基板Ｗの電極と接合し、硬化した熱硬化性接着剤Ｒｃが接合信頼性を高めている。図７（ａ）に示すように、半導体チップＣはチップ間の間隔がＸ方向でｄｘ、Ｙ方向でｄｙで実装用基板Ｗ上に格子配列されて実装されるのが一般的である。
【０００３】
図７（ａ）のように実装用基板Ｗ上に半導体チップＣを実装するということは、図８に示すように、実装用基板Ｗには半導体チップＣに対応した半導体チップ実装位置ＣＰが配置されるような回路パターンが形成されており、半導体チップ実装位置ＣＰもＸ方向でｄｘ、Ｙ方向でｄｙの間隔で格子状に形成されている。
【０００４】
ところで、昨今の半導体実装において、半導体チップＣのバンプと実装用基板Ｗの電極を加熱接合する際に熱硬化性接着剤Ｒを硬化させる（硬化した熱硬化性接着剤Ｒｃとする）方法の採用が増えている。特に、図９に示すように、半導体チップＣを未硬化の熱硬化性接着剤Ｒｕを介して実装用基板Ｗの実装すべき箇所に仮固定した後に、図１０に示すような本圧着装置２００により複数個単位で熱圧着する仮本分割プロセスの採用が進んでいる（特許文献１）。この理由として、時間を要する熱圧着工程を複数個単位で行なえるため、生産性の向上が見込めることがあげられる。
【０００５】
図１０の本圧着装置２００で、アタッチメントツール２６１は本圧着用ヘッド２６０に設けられており加熱および加圧を行なう（熱圧着）ことが出来るとともに、複数の半導体チップＣを同時に熱圧着可能な一括圧着面ＳＧを有している。図９（ａ）では、４個の半導体チップＣを同時に加圧することが出来る一括圧着面ＳＧを有するアタッチメントツール２６１で熱圧着される例を示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１６−００９８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図９（ａ）のＡ−Ａ断面である図９（ｂ）に示した、未硬化の熱硬化性接着剤Ｒｕを介して実装用基板Ｗに仮固定された半導体チップＣを順次熱圧着する様子を示したのが図１１である。
【０００８】
図１１（ａ）は図９（ｂ）と同じで、いずれの半導体チップＣも仮固定状態である。この状態から図９（ａ）に示した一括圧着面ＳＧを有するアタッチメントルール２６１を用いて左から右に順次熱圧着を行なう状態を示したのが図１１（ｂ）から図１１（ｄ）であり、熱圧着により未硬化の熱硬化性接着剤Ｒｕが硬化した熱硬化性接着剤になるとともに、半導体チップＣのバンプが実装用基板Ｗの電極に接合して実装される。
【０００９】
ところで、図１１（ｃ）のような状態において、アタッチメントツール２６１が熱圧着を行なう半導体チップＣより左側は、半導体チップＣと実装用基板Ｗの間の熱硬化性接着剤Ｒは硬化した熱硬化性接着剤Ｒｃであるため、図１２のようにアタッチメントツール２６１から伝わる熱ＴＨがあっても加熱が悪影響となることはない。
【００１０】
しかし、アタッチメントツール２６１が熱圧着を行なう半導体チップＣより右側の半導体チップＣは熱圧着前であり、未硬化の熱硬化性接着剤Ｒｕを介して実装用基板Ｗに仮固定された状態である。このため、アタッチメントツール２６１から伝わる熱ＴＨが未硬化の熱硬化性接着剤Ｒｕを加熱することは好ましくない。何故なら、熱硬化性接着剤Ｒを硬化開始温度以上に加熱すると不可逆的に粘度が上昇し、粘度が上昇した熱硬化性接着剤Ｒにより仮固定されている半導体チップを熱圧着する際の、接合不良の原因となるからである。すなわち、半導体チップＣのバンプと実装用基板Ｗの電極が接触する以前に、熱硬化性接着剤Ｒの硬化が進行してしまい、アタッチメントツール２６１によって加圧してもバンプと電極を接合させることが出来ないことがある。
【００１１】
そこで、熱圧着前の半導体チップＣを仮固定している未硬化の熱硬化性接着剤Ｒｕの温度上昇を防ぐ手法として、図１３（ａ）に示すように、実装用基板Ｗの回路パターンを、半導体チップ実装位置ＣＰの間隔を広くすることが考えられる。しかし、半導体チップ実装位置ＣＰの間隔を広げることで、一枚の実装用基板Ｗに実装できる半導体チップＣの個数が減り、実装用基板Ｗの利用効率が低下するとともに、本圧着装置２００への実装用基板Ｗ入れ替え頻度が増すため、ロスタイムの比率も増すことになって好ましくない。更に、複数個の半導体チップＣを一括熱圧着するのに際して、図１３（ｂ）に示すように一括圧着面ＳＧの面積も大となり、加熱範囲が広がる分だけ加熱エネルギーは無駄になって、エネルギー効率も低下し、実装用基板Ｗの利用効率低下、ロスタイム増とあいまって生産性を低下させる結果となる。
【００１２】
本発明は、上記問題に鑑みてなされたものであり、仮固定した半導体チップを複数個単位で熱圧着して実装するのに際して、生産性の低下を極力抑えつつ信頼性の高い接合が行なえる実装用基板ならびにこれを用いた実装方法および半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、請求項１に記載の発明は、多数の半導体チップを実装するための回路パターンが形成された実装用基板であって、前記回路パターンは、個別の半導体チップ実装位置を間隔ｄ以下で格子配列したブロックを複数有するとともに、前記ブロックを間隔Ｄで配列し、間隔Ｄは、ｄ＜Ｄの条件を満たす実装用基板である。
【００１４】
請求項２に記載の発明は、請求項１に記載の実装用基板に半導体チップを実装する実装方法であって、前記実装用基板上の、前記半導体チップを実装位置に、半導体チップを１つずつ仮固定する仮圧着工程と、仮圧着された半導体チップを熱圧着する本圧着工程を備え、前記本圧着工程において、前記ブロック単位で一括熱圧着を行う実装方法である。
【００１５】
請求項３に記載の発明は、請求項２の実装方法と、前記本圧着工程の後に、半導体チップが実装された前記実装用基板を切断して個片化する個片化工程を備え、個片化された半導体装置を得る、半導体装置の製造方法である。
【発明の効果】
【００１６】
本発明の実装用基板を用いることにより、生産性の低下を極力抑えつつ接合信頼性の高い実装が行なえ、この実装用基板に半導体チップを実装することによって得た半導体装置は信頼性の高いものとなる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る実装用基板を示す図である。
【図２】本発明の実施形態に係る実装用基板における半導体チップ実装位置の配置パターンを説明する図である。
【図３】本発明の実施形態に係る実装用基板に半導体チップを配置した状態を示す上面図であり、複数個の半導体チップを一括で熱圧着する領域を説明する図である
【図４】（ａ）本発明の実施形態係る実装用基板に半導体チップを未硬化の熱硬化性接着剤を介して仮固定した状態を示す断面図である（ｂ）同状態の実装用基板の半導体チップを複数単位で熱圧着する状態を示す断面図である（ｃ）同熱圧着を順次行なっていく状態を示す断面図である（ｄ）同熱圧着を順次行なっていく状態を示す断面図である。
【図５】本発明の実施形態係る実装用基板に仮固定された半導体チップを熱圧着する際に、一括で熱圧着する領域内の半導体チップの数が通常より少ない例を説明する上面図である。
【図６】（ａ）本発明の実施形態に係る実装用基板への半導体チップの実装が行なわれた後の状態を示す図である（ｂ）同実装が行われた後の基板を切断する箇所を説明する図である（ｃ）同基板を切断、個片化して得られた半導体装置を示す図である。
【図７】半導体チップを実装する実装用基板と半導体チップ実装位置の配置パターンを説明する図である。
【図８】熱硬化性接着剤を介して半導体チップを実装した実装用基板を示す上面図である。
【図９】（ａ）未硬化の熱硬化性接着剤を介して半導体チップを仮固定した実装用基板を示す上面図である（ｂ）同基板の断面図である。
【図１０】本圧着装置の構成を示す図である。
【図１１】（ａ）実装用基板に半導体チップを未硬化の熱硬化性接着剤を介して仮固定した状態を示す断面図である（ｂ）同状態の実装用基板の半導体チップを複数単位で熱圧着する状態を示す断面図である（ｃ）同熱圧着を順次行なっていく状態を示す断面図である（ｄ）同熱圧着を順次行なっていく状態を示す断面図である。
【図１２】実装用基板に半導体チップを未硬化の熱硬化性接着剤を介して仮固定したから順次熱圧着する過程において、熱圧着前の未硬化の熱硬化性接着剤を加熱する状態を説明する断面図である。
【図１３】（ａ）熱圧着箇所に隣接した半導体チップを仮固定している未硬化の熱硬化性接着剤が硬化することを防ぐように半導体チップ実装位置の間隔を大とした実装用基板を示す上面図である（ｂ）同基板に仮固定した半導体チップを複数単位で一括熱圧着する様子を示す上面図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態について図面を用いて説明する。
図１は本発明の実施形態に係る実装用基板Ｗを示すもので、実装用基板Ｗには半導体チップを実装するための回路パターンが形成されている。実装用基板Ｗの素材として、シリコンやセラミックスで熱伝導率の高いものが、本発明の効果を発揮するためには好適でありシリコンウェハを基材とするＣＯＷにおいて特に好適である。ただし、素材としては、これに限定されるものではなく、ガラスエポキシやポリイミドであっても良い。
【００１９】
図１では、回路パターンそのものを示すものではなく、実装用基板Ｗにおける半導体チップ実装位置ＣＰの配置パターンを示している。なお、図において、半導体チップ実装位置ＣＰの任意の１辺方向をＸ方向として、これに直交する方向をＹ方向としている。
【００２０】
図２は、図１の半導体チップ実装位置ＣＰの配置パターンについて説明したものである。図２で、半導体チップ実装位置ＣＰの間隔に着目すると、狭く見えるｄＸ、ｄＹと、広く見えるＤＸ、ＤＹがあることが判る。これは、半導体チップ実装位置ＣＰが狭い間隔（ｄＸ、ｄＹ）の格子配列でブロック（図２では２個×２個）を形成し、このブロック同士の間隔が広めの間隔（ＤＸ、ＤＹ）で配置されているためである。
【００２１】
このため、間隔ｄＸと間隔ｄＹが異なり、間隔ＤＸと間隔ＤＹが異なる場合においては、間隔ｄＸと間隔ｄＹで幅の広い方を間隔ｄとし、間隔ＤＸと間隔ＤＹで幅の狭い方を間隔Ｄとした場合においてもｄ＜Ｄが成立する。ただし、通常は、間隔ｄＸと間隔ｄＹは同じ幅（間隔ｄ）であり、間隔ＤＸと間隔ＤＹも同じ幅（間隔Ｄ）であることが一般的であって、ｄ＜Ｄが成立する。
【００２２】
間隔ｄおよび間隔Ｄの具体的な数値であるが、間隔Ｄに関しては熱圧着を行なう際の隣接する半導体チップの過熱を予防する観点から２ｍｍ以上であることが望ましい。また、間隔Ｄが大きいほど熱影響は低減できるが、大きくすると実装できる半導体チップの数が減少することから５ｍｍを超えるのは好ましくない。一方、間隔ｄについては、実装密度を上げる点からは狭い方がよいが、狭すぎるとダイシング等の工程で不都合を生じるので、実装プロセスおよびダイシングプロセスの加工精度等を考慮して決定するのが良い。
【００２３】
次に、図１に示した実装用基板Ｗに半導体チップＣを実装する実装方法について説明する。まず、図３のように、実装用基板Ｗの半導体チップ実装位置ＣＰに半導体チップＣを仮固定する。仮固定に際しては熱硬化性接着剤Ｒ（仮固定の段階では未硬化の熱硬化性接着剤Ｒｕ）を介在させるが、熱硬化性接着剤Ｒとして非導電性ペーストを用いてもよいが、本実施形態では非導電性フィルム（以下「ＮＣＦ」と記す）を用いている。ＮＣＦでは、予め半導体チップＣのバンプを覆うように貼り付けておくことができる。
【００２４】
半導体チップＣを実装用基板Ｗに仮固定するのに際しては、特許文献１に記載されているような仮圧着装置を用い、実装用基板Ｗを水平方向に移動させつつ半導体チップ実装位置ＣＰに半導体チップＣを仮圧着させればよい。
【００２５】
なお、実装用基板Ｗの周縁部に近い箇所の実装用位置ＣＰにおいては、回路配線の信頼性が低い場合もあるので、そのような箇所については半導体チップＣを仮固定せずに空実装位置ＶＰとする場合もある（図３）。
【００２６】
図３のように、実装用基板Ｗの所定個所に半導体チップＣが仮固定された後は、図１０に示したような本圧着装置２００を用い、半導体チップＣを熱圧着しつつ「未硬化の熱硬化性接着剤Ｒｕ」を加熱することで「硬化した熱硬化性接着剤Ｒｃ」とする（本圧着工程）。
【００２７】
この本圧着工程において、本圧着装置２００のアタッチメントツール２６１の一括圧着面は、半導体チップ実装位置が間隔ｄで格子配列したブロック（図３では２個×２個）を一括で熱圧着する形状を有しており、格子配列したブロック単位で熱圧着が行なわれる。この様子を図３のＡ−Ａ断面部分について示したのが図４である。
【００２８】
図４（ａ）は、図３のＡ−Ａ断面の半導体チップＣが全て未硬化の熱硬化性接着剤Ｒｕで実装用基板Ｗに仮固定されている状態を示しており、図４（ｂ）では図の左側の半導体チップＣからアタッチメントツール２６１で熱圧着（本圧着）を行なっている状態を示している。ここで、アタッチメントツール２６１の一括熱圧着面ＳＧは「２個×２個」の半導体チップＣを熱圧着するため、Ｘ方向に２個の半導体チップＣを同時に熱圧着している。図４（ｂ）での熱圧着が完了すると、図１０に示した本圧着装置２００は、実装用基板Ｗを移動させ、図４（ｃ）のように実装用基板Ｗの右側の半導体チップＣを熱圧着する。図３のＡ−Ａ断面においては、図４（ｄ）の右端の半導体チップＣまで熱圧着することで、仮固定されていた半導体チップＣの実装は完了する。
【００２９】
なお、半導体チップ実装位置ＣＰの中には半導体チップが仮固定されていない場合もあり、図５に示すように実装用基板Ｗ内の位置によっては、本来のブロック（本実施形態においては２個×２個）を形成できず、アタッチメントツール２６１の一括圧着面ＳＧが熱圧着する半導体チップＣの数が本来の数より少なくなることもある。このような場合においては、実際に熱圧着を行なう半導体チップＣの数に合わせて加圧力を調整することが好ましい。
【００３０】
実装用基板Ｗに仮固定された半導体チップＣの熱圧着が完了した状態の断面図を図６（ａ）に示すが、この後に図６（ｂ）の点線箇所に沿って個片化（ダイシング）する工程を設けることにより、半導体装置Ｃｓを得ることが出来る。
【００３１】
また、実装用基板Ｗが薄い場合、ハンドリングの都合上、サポート基板上に仮貼材を用いた状態で半導体チップＣを実装することがある。このようなケースでは、予めサポート基板上でダイシングすることも可能である。この方法は、隣接する半導体チップＣへの熱影響を低減できるだけでなく、柔軟性のある仮貼材を用いることで半導体チップＣやバンプの高さバラツキを吸収できるため、各半導体チップＣを均一に接合することができる点でも有利である。
【００３２】
以上のように、本実施形態では半導体チップ実装位置ＣＰをブロック化するとともに、ブロック間の間隔Ｄ（間隔ＤＸおよび間隔ＤＹ）を熱圧着の際の伝熱が悪影響を及ぼさない程度に設定しているため、熱圧着による実装品質に優れ、半導体装置Ｃｓとしても高品質のものを得ることが出来る。また、ブロック間の間隔Ｄを広く設定しているものの、ブロック内の半導体チップＣの間隔は狭めることが出来ることから、実装用基板Ｗに実装できる半導体チップＣの減少を抑えることもでき生産性の低下も防げる。
【００３３】
なお、ここまで説明の実施形態において、ブロックを形成する半導体チップ実装位置ＣＰを２個×２個として説明しているが、これに限定されるものではない。具体的には、少なくとも一方が２以上である自然数の組み合わせ、ｍ×ｎとしてブロックを形成することができる。ブロック内の半導体チップ実装位置ＣＰを増やすことでタクトタイムは短縮され生産性が向上するが、ブロック内の半導体チップ実装位置ＣＰを増やすことは一括圧着面で同時に熱圧着する半導体チップＣの数も増すので、本圧着装置の機械精度等に精密さが求められる。
【符号の説明】
【００３４】
２００          本圧着装置      
２６０          本圧着用ヘッド
２６１          アタッチメントツール
Ｃ          半導体チップ
ＣＰ        半導体チップ実装位置
Ｃｓ        半導体装置
ＤＸ、ＤＹ    半導体チップ群間距離
ｄＸ、ｄＹ    半導体チップ群内の半導体チップ間距離
ｄｘ、ｄｙ    半導体チップ間距離
Ｌｃ          切断箇所
Ｒ            熱硬化性接着剤  
Ｒｃ          硬化した熱硬化性接着剤
Ｒｕ          未硬化の熱硬化性接着剤
ＳＧ          一括熱圧着面
Ｗ            実装用基板
Ｗｄ          個片化基板
【図１】
2019175956.tif 000003
【図２】
2019175956.tif 000004
【図３】
2019175956.tif 000005
【図４】
2019175956.tif 000006
【図５】
2019175956.tif 000007
【図６】
2019175956.tif 000008
【図７】
2019175956.tif 000009
【図８】
2019175956.tif 000010
【図９】
2019175956.tif 000011
【図１０】
2019175956.tif 000012
【図１１】
2019175956.tif 000013
【図１２】
2019175956.tif 000014
【図１３】
2019175956.tif 000015