(57)【要約】【課題】差動信号を構成する第１、第２信号の信号遅延を低減して差動信号の信号転送の高速化を図れる回路装置等の提供。【解決手段】回路装置１０は、差動信号を構成する第１信号ＤＰが入力される第１入力端子Ｔ１と、第２信号ＤＮが入力される第２入力端子Ｔ２と、受信回路２０と、受信回路２０の非反転入力端子ＴＰと第１入力端子Ｔ１との間に設けられる第１信号線Ｌ１と、受信回路２０の反転入力端子ＴＮと第２入力端子Ｔ２との間に設けられる第２信号線Ｌ２と、第１信号線Ｌ１の第１入力端子Ｔ１側の第１接続ノードＮ１に一端が接続され、第１信号線Ｌ１の非反転入力端子ＴＰ側の第２接続ノードＮ２に他端が接続される第１可変容量回路３０と、第２信号線Ｌ２の第２入力端子Ｔ２側の第３接続ノードＮ３に一端が接続され、第２信号線Ｌ２の反転入力端子ＴＮ側の第４接続ノードＮ４に他端が接続される第２可変容量回路４０を含む。【選択図】図１
2019149662.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を構成する第１信号及び第２信号のうち前記第１信号が入力される第１入力端子と、
前記第２信号が入力される第２入力端子と、
非反転入力端子と反転入力端子を有する受信回路と、
前記受信回路の前記非反転入力端子と、前記第１入力端子との間に設けられる第１信号線と、
前記受信回路の前記反転入力端子と、前記第２入力端子との間に設けられる第２信号線と、
前記第１信号線の前記第１入力端子側の第１接続ノードに一端が接続され、前記第１信号線の前記非反転入力端子側の第２接続ノードに他端が接続される第１可変容量回路と、
前記第２信号線の前記第２入力端子側の第３接続ノードに一端が接続され、前記第２信号線の前記反転入力端子側の第４接続ノードに他端が接続される第２可変容量回路と、
を含むことを特徴とする回路装置。
【請求項２】
請求項１において、
前記第１信号線には、前記第１接続ノードと前記第２接続ノードの間に第１抵抗が設けられ、前記第２信号線には、前記第３接続ノードと前記第４接続ノードとの間に第２抵抗が設けられることを特徴とする回路装置。
【請求項３】
請求項１又は２において、
前記第１可変容量回路は、
前記第１接続ノードに一端が接続される第１スイッチ群と、
前記第２接続ノードに一端が接続される第２スイッチ群と、
前記第１スイッチ群と前記第２スイッチ群の間に設けられる第１キャパシター群と、
を含み、
前記第２可変容量回路は、
前記第３接続ノードに一端が接続される第３スイッチ群と、
前記第４接続ノードに一端が接続される第４スイッチ群と、
前記第３スイッチ群と前記第４スイッチ群の間に設けられる第２キャパシター群と、
を含むことを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１可変容量回路、前記第２可変容量回路の容量を設定する容量設定回路を含むことを特徴とする回路装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１可変容量回路、前記第２可変容量回路の容量の設定情報を記憶するレジスターを含むことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第２接続ノードに一端が接続され、接地ノードに他端が接続される第３可変容量回路と、
前記第４接続ノードに一端が接続され、前記接地ノードに他端が接続される第４可変容量回路と、
前記受信回路の出力信号が入力され、前記第３可変容量回路、前記第４可変容量回路の容量を変化させたときの前記出力信号の信号遅延をモニターし、モニター結果を出力するモニター回路と、
を含むことを特徴とする回路装置。
【請求項７】
請求項６において、
第１端子と第２端子を含み、
前記モニター回路は、
前記第１端子から入力されるクロック信号に基づいて、前記受信回路の前記出力信号をサンプリングして、サンプリング結果を保持し、保持したサンプリング結果の信号を前記第２端子に出力する保持回路を含むことを特徴とする回路装置。
【請求項８】
請求項６又は７において、
前記第３可変容量回路は、
前記第２接続ノードに一端が接続される第５スイッチ群と、
前記接地ノードに一端が接続される第６スイッチ群と、
前記第５スイッチ群と前記第６スイッチ群との間に設けられる第３キャパシター群と、
を含み、
前記第４可変容量回路は、
前記第４接続ノードに一端が接続される第７スイッチ群と、
前記接地ノードに一端が接続される第８スイッチ群と、
前記第７スイッチ群と前記第８スイッチ群との間に設けられる第４キャパシター群と、
を含むことを特徴とする回路装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記非反転入力端子と前記反転入力端子との間に設けられ、抵抗値が可変の可変抵抗回路を含むことを特徴とする回路装置。
【請求項１０】
前記受信回路の出力信号がデータ信号として入力されて電気光学パネルを駆動する表示ドライバー回路を有する請求項１乃至９のいずれかに記載の回路装置と、
前記電気光学パネルと、
を含むことを特徴とする電気光学装置。
【請求項１１】
請求項１乃至９のいずれかに記載の回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
従来より、回路装置間の高速な通信を可能にするインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速シリアル転送が知られている。高速シリアル転送では、送信回路がシリアル化されたデータを差動信号により送信し、受信回路が差動信号を差動増幅することでデータ転送を実現する。このような高速シリアル転送の従来技術としては例えば特許文献１、に開示される技術がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２２５４０６号公報
【特許文献２】特開２００５−２３６９３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高速シリアル転送においては、回路装置の入力端子の容量と寄生抵抗に起因する信号遅延は、重要な課題である。このような信号遅延を低減する手法として、信号のＡＣ結合を行い、ＤＣ成分を小さくすることで周波数特性を改善する手法が考えられる。しかしながら、この手法では、大きな容量のキャパシターが必要になり、消費電力の増加を招く。また信号遅延や振幅低下を抑制するために、イコライザーと呼ばれる増幅回路を回路装置の入力端子付近に設け、信号レベルの変化時の振幅の増大を図る手法も考えられる。しかしながら、この手法では、当該増幅回路が原因となって回路装置の大規模化や消費電力の増加などの問題を招く。
【課題を解決するための手段】
【０００５】
本発明の一態様は、差動信号を構成する第１信号及び第２信号のうち前記第１信号が入力される第１入力端子と、前記第２信号が入力される第２入力端子と、非反転入力端子と反転入力端子を有する受信回路と、前記受信回路の前記非反転入力端子と、前記第１入力端子との間に設けられる第１信号線と、前記受信回路の前記反転入力端子と、前記第２入力端子との間に設けられる第２信号線と、前記第１信号線の前記第１入力端子側の第１接続ノードに一端が接続され、前記第１信号線の前記非反転入力端子側の第２接続ノードに他端が接続される第１可変容量回路と、前記第２信号線の前記第２入力端子側の第３接続ノードに一端が接続され、前記第２信号線の前記反転入力端子側の第４接続ノードに他端が接続される第２可変容量回路と、を含む回路装置に関係する。
【０００６】
また本発明の一態様では、前記第１信号線には、前記第１接続ノードと前記第２接続ノードの間に第１抵抗が設けられ、前記第２信号線には、前記第３接続ノードと前記第４接続ノードとの間に第２抵抗が設けられてもよい。
【０００７】
また本発明の一態様では、前記第１可変容量回路は、前記第１接続ノードに一端が接続される第１スイッチ群と、前記第２接続ノードに一端が接続される第２スイッチ群と、前記第１スイッチ群と前記第２スイッチ群の間に設けられる第１キャパシター群と、を含み、前記第２可変容量回路は、前記第３接続ノードに一端が接続される第３スイッチ群と、前記第４接続ノードに一端が接続される第４スイッチ群と、前記第３スイッチ群と前記第４スイッチ群の間に設けられる第２キャパシター群と、を含んでもよい。
【０００８】
また本発明の一態様では、前記第１可変容量回路、前記第２可変容量回路の容量を設定する容量設定回路を含んでもよい。
【０００９】
また本発明の一態様では、前記第１可変容量回路、前記第２可変容量回路の容量の設定情報を記憶するレジスターを含んでもよい。
【００１０】
また本発明の一態様では、前記第２接続ノードに一端が接続され、接地ノードに他端が接続される第３可変容量回路と、前記第４接続ノードに一端が接続され、前記接地ノードに他端が接続される第４可変容量回路と、前記受信回路の出力信号が入力され、前記第３可変容量回路、前記第４可変容量回路の容量を変化させたときの前記出力信号の信号遅延をモニターし、モニター結果を出力するモニター回路と、を含んでもよい。
【００１１】
また本発明の一態様では、第１端子と第２端子を含み、前記モニター回路は、前記第１端子から入力されるクロック信号に基づいて、前記受信回路の前記出力信号をサンプリングして、サンプリング結果を保持し、保持したサンプリング結果の信号を前記第２端子に出力する保持回路を含んでもよい。
【００１２】
また本発明の一態様では、前記第３可変容量回路は、前記第２接続ノードに一端が接続される第５スイッチ群と、前記接地ノードに一端が接続される第６スイッチ群と、前記第５スイッチ群と前記第６スイッチ群との間に設けられる第３キャパシター群と、を含み、前記第４可変容量回路は、前記第４接続ノードに一端が接続される第７スイッチ群と、前記接地ノードに一端が接続される第８スイッチ群と、前記第７スイッチ群と前記第８スイッチ群との間に設けられる第４キャパシター群と、を含んでもよい。
【００１３】
また本発明の一態様では、前記非反転入力端子と前記反転入力端子との間に設けられ、抵抗値が可変の可変抵抗回路を含んでもよい。
【００１４】
また本発明の他の態様は、前記受信回路の出力信号がデータ信号として入力されて電気光学パネルを駆動する表示ドライバー回路を有する上記の回路装置と、前記電気光学パネルと、を含む電気光学装置に関係する。
【００１５】
また本発明の他の態様は、上記の回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００１６】
【図１】本実施形態の回路装置の構成例。
【図２】本実施形態の回路装置の動作を説明する信号波形図。
【図３】本実施形態の信号遅延の低減手法の説明図。
【図４】本実施形態の信号遅延の低減手法の説明図。
【図５】第１、第２可変容量回路の詳細な構成例。
【図６】容量設定回路、レジスターによる容量設定の説明図。
【図７】本実施形態の回路装置の第２構成例。
【図８】第３、第４可変容量回路、モニター回路の詳細な構成例。
【図９】信号の遅延時間、容量の測定手法の説明図。
【図１０】信号の遅延時間、容量の測定手法の説明図。
【図１１】信号の遅延時間を測定して可変容量回路の容量を設定する回路の構成例。
【図１２】本実施形態の回路装置の変形例。
【図１３】可変抵抗回路の構成例。
【図１４】可変抵抗回路の構成例。
【図１５】本実施形態の回路装置の変形例。
【図１６】本実施形態の電気光学装置の構成例。
【図１７】本実施形態の電子機器の構成例。
【発明を実施するための形態】
【００１７】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００１８】
１．回路装置
図１に本実施形態の回路装置１０の構成例を示す。回路装置１０は、入力端子Ｔ１、Ｔ２、受信回路２０、信号線Ｌ１、Ｌ２、第１可変容量回路３０、第２可変容量回路４０を含む。回路装置１０は、インターフェース回路であり、例えば高速シリアルインターフェース回路である。
【００１９】
入力端子Ｔ１（第１入力端子）は、差動信号を構成する信号ＤＰ（第１信号）、信号ＤＮ（第２信号）のうちの信号ＤＰが入力される端子である。入力端子Ｔ２（第２入力端子）は、信号ＤＮが入力される端子である。具体的には信号ＤＰ、信号ＤＮにより小振幅の差動信号（ＬＶＤＳ）が構成される。例えば信号ＤＰ、ＤＮは差動データ信号を構成する第１データ信号、第２データ信号である。入力端子Ｔ１、Ｔ２は回路装置１０のパッドにより実現される。これらの入力端子Ｔ１、Ｔ２は、回路装置１０のパッド配置領域であるＩ／Ｏ領域に配置される。
【００２０】
受信回路２０は、非反転入力端子ＴＰと反転入力端子ＴＮを有する。差動信号の信号ＤＰは、受信回路２０の非反転入力端子ＴＰに入力され、信号ＤＮは、反転入力端子ＴＮに入力される。受信回路２０は、これらの信号ＤＰ、ＤＮの差動増幅を行い出力信号ＳＱを出力する。受信回路２０は、後述するように、電流信号である信号ＤＰ、ＤＮの電流電圧変換を行って第１電圧、第２電圧を生成する回路や、第１電圧、第２電圧が入力されるコンパレーターなどにより実現できる。
【００２１】
信号線Ｌ１（第１信号線）は、受信回路２０の非反転入力端子ＴＰと入力端子Ｔ１との間に設けられる信号線である。信号線Ｌ１は非反転入力端子ＴＰと入力端子Ｔ１を電気的に接続する。信号線Ｌ２（第２信号線）は、受信回路２０の反転入力端子ＴＮと入力端子Ｔ２との間に設けられる信号線である。信号線Ｌ２は反転入力端子ＴＮと入力端子Ｔ２を電気的に接続する。
【００２２】
第１可変容量回路３０は、信号線Ｌ１の入力端子Ｔ１側の接続ノードＮ１（第１接続ノード）に一端が接続され、信号線Ｌ１の非反転入力端子ＴＰ側の接続ノードＮ２（第２接続ノード）に他端が接続される。接続ノードＮ１は、入力端子Ｔ１に近い側の接続ノードであり、接続ノードＮ２は、非反転入力端子ＴＰに近い側の接続ノードである。接続ノードＮ１、Ｎ２は例えば信号線Ｌ１に対する第１可変容量回路３０の接続点である。この第１可変容量回路３０により、接続ノードＮ１とＮ２の間の容量が可変に設定される。
【００２３】
第２可変容量回路４０は、信号線Ｌ２の入力端子Ｔ２側の接続ノードＮ３（第３接続ノード）に一端が接続され、信号線Ｌ２の反転入力端子ＴＮ側の接続ノードＮ４（第４接続ノード）に他端が接続される。接続ノードＮ３は、入力端子Ｔ２に近い側の接続ノードであり、接続ノードＮ４は、反転入力端子ＴＮに近い側の接続ノードである。接続ノードＮ３、Ｎ４は例えば信号線Ｌ２に対する第２可変容量回路４０の接続点である。この第２可変容量回路４０により、接続ノードＮ３とＮ４の間の容量が可変に設定される。
【００２４】
容量ＣＰ１は、信号ＤＰの信号線と接地ノードＮＧとの間の全体的な容量（寄生容量を含む）を表している。容量ＣＰ２は、信号ＤＮの信号線と接地ノードＮＧとの間の全体的な容量（寄生容量を含む）を表している。接地ノードＮＧはＧＮＤ（グランド）のノードである。
【００２５】
例えば容量ＣＰ１は、回路装置１０内の信号線Ｌ１の配線容量や、信号線Ｌ１にゲートが接続されるトランジスターのゲート容量や、信号線Ｌ１にドレインが接続されるトランジスターのドレイン容量などを含む。信号線Ｌ１にゲートが接続されるトランジスターは、例えば受信回路２０を構成するトランジスターなどである。信号線Ｌ１にドレインが接続されるトランジスターは、例えば第１可変容量回路３０のスイッチを構成するトランジスターなどである。また回路装置１０は、外部回路装置と通信を行っており、信号ＤＰ、ＤＮは、外部回路装置の送信回路が出力する。外部回路装置は例えばホストコントローラーなどのホストデバイスであり、回路装置１０は例えばターゲットデバイスである。そして容量ＣＰ１は、外部回路装置と回路装置１０の入力端子Ｔ１とを接続する信号線の容量を含む。当該信号線は、例えば配線基板に配線される信号線である。配線基板はリジット基板であってもよいし、フレキシブル基板であってもよい。
【００２６】
容量ＣＰ２は、回路装置１０内の信号線Ｌ２の配線容量や、信号線Ｌ２にゲートが接続されるトランジスターのゲート容量や、信号線Ｌ２にドレインが接続されるトランジスターのドレイン容量などを含む。信号線Ｌ２にゲートが接続されるトランジスターは、例えば受信回路２０を構成するトランジスターなどである。信号線Ｌ２にドレインが接続されるトランジスターは、例えば第２可変容量回路４０のスイッチを構成するトランジスターなどである。また容量ＣＰ２は、外部回路装置と回路装置１０の入力端子Ｔ２とを接続する信号線の容量を含む。当該信号線は、例えば配線基板に配線される信号線である。
【００２７】
また図１では、信号線Ｌ１には、接続ノードＮ１と接続ノードＮ２の間に抵抗Ｒ１（第１抵抗）が設けられ、信号線Ｌ２には、接続ノードＮ３と接続ノードＮ４との間に抵抗Ｒ２（第２抵抗）が設けられている。具体的には信号線Ｌ１は、入力端子Ｔ１と抵抗Ｒ１の一端とを接続する第１信号線部分と、抵抗Ｒ１の他端と非反転入力端子ＴＰとを接続する第２信号線部分を有する。信号線Ｌ２は、入力端子Ｔ２と抵抗Ｒ２の一端とを接続する第３信号線部分と、抵抗Ｒ２の他端と反転入力端子ＴＮとを接続する第４信号線部分を有する。抵抗Ｒ１、Ｒ２は例えばインピーダンス整合用の抵抗である。抵抗Ｒ１、Ｒ２は、例えばポリシリコンの抵抗素子や、拡散層などの不純物層の抵抗素子により実現できる。抵抗Ｒ１、Ｒ２の抵抗値は例えば数Ω〜数十Ω程度である。なお抵抗Ｒ１、Ｒ２は信号線Ｌ１、Ｌ２の寄生抵抗であってもよい。
【００２８】
図２は本実施形態の回路装置１０の動作を説明する信号波形図である。ＶＣＭは差動信号のコモンモード電圧であり、例えば１Ｖ〜１．３Ｖ程度である。図２に示すように信号ＤＰ、ＤＮはコモンモード電圧ＶＣＭを基準に正極側又は負極側に変化する。ＶＤＦは差動信号の振幅を表す差動電圧であり、例えば２００ｍＶ〜５００ｍＶ程度である。
【００２９】
外部回路装置は、信号ＤＰ、ＤＮを出力するデータ転送用の送信回路と、クロック信号ＣＬＫＰ、ＣＬＫＮを送信するクロック転送用の送信回路を有している。クロック信号ＣＬＫＰ、ＣＬＫＮも差動信号を構成している。回路装置１０は、データ信号である信号ＤＰ、ＤＮとクロック信号ＣＬＫＰ、ＣＬＫＮを外部回路装置から受信する。例えば回路装置１０はクロック転送用の受信回路を有しており、この受信回路がクロック信号ＣＬＫＰ、ＣＬＫＮを受信する。なお、信号ＣＬＫＰ、ＣＬＫＮも信号ＤＰ、ＤＮと同様の回路構成で、受信することができる。そして回路装置１０は、クロック信号ＣＬＫＰ、ＣＬＫＮを用いて信号ＤＰ、ＤＮをサンプリングする。例えばクロック信号ＣＬＫＰ、ＣＬＫＮの立ち上がりエッジ及び立ち下がりエッジで信号ＤＰ、ＤＮをサンプリングする。この場合のセットアップ時間がＴＳＳであり、ホールド時間がＴＳＨである。
【００３０】
前述したように信号ＤＰ、ＤＮの信号線には容量ＣＰ１、ＣＰ２が存在する。これらの容量ＣＰ１、ＣＰ２と抵抗Ｒ１、Ｒ２等により、信号ＤＰ、ＤＮの波形が鈍り、信号遅延が生じてしまう。この結果、図２のセットアップ時間ＴＳＳが足りなくなり、回路装置１０が信号ＤＰ、ＤＮを適正に受信できなくなる事態が生じる。このような事態の発生を抑制するために本実施形態では、第１、第２可変容量回路３０、４０を設けている。
【００３１】
図３、図４は本実施形態の信号遅延の低減手法の説明図である。図３において容量ＣＰは、図１の容量ＣＰ１又はＣＰ２を表しており、抵抗Ｒは、抵抗Ｒ１又はＲ２や信号線の寄生抵抗を表している。容量ＣＶは、第１可変容量回路３０又は第２可変容量回路４０で設定される容量である。図４は、図３の回路に対して信号ＶＩＮを入力した場合の出力信号ＶＯＵＴの信号波形についてのシミュレーション結果である。信号ＶＩＮは信号ＤＰ又は信号ＤＮに対応し、出力信号ＶＯＵＴは、受信回路２０の非反転入力端子ＴＰの入力信号又は反転入力端子ＴＮの入力信号に対応する。図４のタイミングＴＭにおいて信号ＶＩＮの信号レベルがＬレベル（ローレベル）からＨレベル（ハイレベル）に変化している。そして図４のＡ１に示す信号波形は、第１可変容量回路３０又は第２可変容量回路４０の容量がＣＶ＝ＣＰに設定された場合の出力信号ＶＯＵＴの信号波形である。一方、Ａ２に示す信号波形は、ＣＶ＝０である場合の出力信号ＶＯＵＴの信号波形である。
【００３２】
図４のＡ２の信号波形に示されるように、本実施形態の第１、第２可変容量回路３０、４０を設けなかった場合には、容量ＣＰと抵抗Ｒによるローパスフィルター特性により、信号波形が鈍り、信号遅延が生じてしまう。このような信号遅延が生じると、図２のセットアップ時間ＴＳＳ等が足りなくなってしまい、信号ＤＰ、ＤＮを適正にサンプリングして受信することができなくなってしまう。
【００３３】
これに対して、Ａ１の信号波形に示されるように、本実施形態の第１、第２可変容量回路３０、４０を設けた場合には、Ａ２に比べて信号遅延を低減できる。即ち、容量ＣＰと抵抗Ｒによるローパスフィルター特性が、容量ＣＶと抵抗Ｒによるハイパスフィルター特性により相殺されることで、信号遅延を低減できるようになる。つまりＡ２に示すようなローパスフィルター特性の信号波形を、Ａ１に示すような信号波形に波形整形することが可能になる。
【００３４】
例えば図４において、信号ＶＩＮがタイミングＴＭにおいてＬレベルからＨレベルに変化する際の出力信号ＶＯＵＴの応答特性としては、図３の回路の高周波数帯域での応答特性が重要になる。そして高周波数帯域では、抵抗Ｒのインピーダンスは非常に高くなり、容量ＣＶのインピーダンスＺＶ及び容量ＣＰのインピーダンスＺＰは小さくなる。従って、信号ＶＩＮがＬレベルからＨレベルに変化した際の出力信号ＶＯＵＴの電圧レベルは、ＺＰ／（ＺＰ＋ＺＶ）により決定されるようになる。そして容量ＣＰのインピーダンスはＺＰ＝１／（ｊωＣＰ）と表すことができ、容量ＣＶのインピーダンスはＺＶ＝１／（ｊωＣＶ）と表すことができる。そしてＣＶ＝０の場合には、ＺＰ／（ＺＰ＋ＺＶ）が小さくなり、出力信号ＶＯＵＴの電圧レベルも低くなる。即ちＣＶ＝０の場合には、図３の回路はローパスフィルターの回路になり、出力信号ＶＯＵＴは図４のＡ２に示すようにローパスフィルター特性により鈍ってしまい、信号遅延が生じる。一方、ＣＶ＝ＣＰに設定すれば、ＣＶ＝０の場合に比べて、ＺＰ／（ＺＰ＋ＺＶ）が大きくなる。この結果、図４のタイミングＴＭにおいて信号ＶＩＮがＬレベルからＨレベルに変化した際に、Ａ１に示すように出力信号ＶＯＵＴもＬレベルからＨレベルへと速い立ち上がり特性で変化するようになり、信号遅延を小さくできる。
【００３５】
以上のように本実施形態の回路装置１０によれば、第１、第２可変容量回路３０、４０を設けることで、容量ＣＰ１、ＣＰ２と抵抗Ｒ１、Ｒ２によるローパスフィルター特性を打ち消し、信号ＤＰ、ＤＮの信号波形が鈍るのを抑制している。これにより図４のＡ１に示すように信号ＤＰ、ＤＮの信号遅延を小さくできる。従って、図２での信号ＤＰ、ＤＮの信号の立ち上がりや立ち下がりを速くすることが可能になり、セットアップ時間ＴＳＳが足りなくなる事態を防止できる。従って、外部回路装置が、高い転送速度で信号ＤＰ、ＤＮを送信して来た場合にも、セットアップ時間ＴＳＳを確保できるようになり、回路装置１０は信号ＤＰ、ＤＮを適正に受信できるようになる。従って、大量のデータを高速に受信できる高速シリアル転送の実現が可能になる。例えば数百メガヘルツのオーダーの信号転送のみならず、ギガヘルツオーダーの高速シリアル転送の実現も可能になる。
【００３６】
また本実施形態では、信号線Ｌ１には接続ノードＮ１とＮ２の間に抵抗Ｒ１が設けられ、信号線Ｌ２には接続ノードＮ３とＮ４の間に抵抗Ｒ２が設けられている。このような抵抗Ｒ１、Ｒ２を設けることで、高速シリアル転送の際のインピーダンス整合が可能になる。また抵抗Ｒ１、Ｒ２の各々と第１、第２可変容量回路３０、４０の容量の各々とにより構成されるハイパスフィルターにより、図４のＡ２に示すローパスフィルター特性を打ち消して、Ａ１に示すような信号遅延の少ない信号波形を得ることができる。従って、信号ＤＰ、ＤＮの信号遅延を小さくでき、大量のデータを高速に受信できる高速シリアル転送の実現が可能になる。
【００３７】
図５に本実施形態の回路装置１０の詳細な構成例を示す。図５には第１、第２可変容量回路３０、４０の詳細な構成例が示されている。なお図５では非反転入力端子ＴＰと反転入力端子ＴＮとの間に設けられ、抵抗値が可変の可変抵抗回路２２が設けられている。可変抵抗回路２２には、抵抗値が可変の抵抗Ｒ３により構成される。可変抵抗回路２２の詳細については後述する。
【００３８】
第１可変容量回路３０は、第１スイッチ群３１と第２スイッチ群３２と第１キャパシター群３３を含む。第１スイッチ群３１はスイッチＳ１１〜Ｓ１ｍにより構成され、第２スイッチ群３２はスイッチＳ２１〜Ｓ２ｍにより構成される。第１キャパシター群３３はキャパシターＣ１１〜Ｃ１ｍにより構成される。ここでｍは２以上の整数である。そして第１スイッチ群３１は、接続ノードＮ１に一端が接続され、第２スイッチ群３２は、接続ノードＮ２に一端が接続される。そして第１キャパシター群３３は、第１スイッチ群３１と第２スイッチ群３２の間に設けられる。例えば第１スイッチ群３１の他端が第１キャパシター群３３の一端に接続され、第２スイッチ群３２の他端が第１キャパシター群３３の他端に接続される。なお本実施形態におけるスイッチはＭＯＳのトランジスター又はトランスファーゲートなどにより実現される。
【００３９】
第２可変容量回路４０は、第３スイッチ群４３と第４スイッチ群４４と第２キャパシター群４５を含む。第３スイッチ群４３はスイッチＳ３１〜Ｓ３ｍにより構成され、第４スイッチ群４４はスイッチＳ４１〜Ｓ４ｍにより構成される。第２キャパシター群４５はキャパシターＣ２１〜Ｃ２ｍにより構成される。そして第３スイッチ群４３は、接続ノードＮ３に一端が接続され、第４スイッチ群４４は、接続ノードＮ４に一端が接続される。そして第２キャパシター群４５は、第３スイッチ群４３と第４スイッチ群４４の間に設けられる。例えば第３スイッチ群４３の他端が第２キャパシター群４５の一端に接続され、第４スイッチ群４４の他端が第２キャパシター群４５の他端に接続される。
【００４０】
このような構成によれば、第１、第２スイッチ群３１、３２のスイッチをオン又はオフに設定することで、第１可変容量回路３０の容量を所望の容量値に設定できるようになる。また第３、第４スイッチ群４３、４４のスイッチをオン又はオフに設定することで、第２可変容量回路４０の容量を所望の容量値に設定できるようになる。例えば第１、第２可変容量回路３０、４０の容量を、各々、容量ＣＰ１、ＣＰ２に等しくなるように設定できる。従って、容量ＣＰ１、ＣＰ２に応じた最適な容量値に、第１可変容量回路３０の容量を設定することが可能になる。
【００４１】
なお第１キャパシター群３３を構成するキャパシターＣ１１〜Ｃ１ｍの容量は、例えばＣ１２＝２×Ｃ１１、Ｃ１３＝２２×Ｃ１１、Ｃ１４＝２３×Ｃ１１・・・というように、キャパシターＣ１１の容量の２のべき乗の比になるように設定されている。同様に第２キャパシター群４５を構成するキャパシターＣ２１〜Ｃ２ｍの容量も、例えばＣ２２＝２×Ｃ２１、Ｃ２３＝２２×Ｃ２１、Ｃ２４＝２３×Ｃ２１・・・というように、キャパシターＣ２１の容量の２のべき乗の比になるように設定されている。このようにすることで第１、第２可変容量回路３０、４０の容量の容量値をデジタルデータの各ビットに基づき適切に設定できるようになる。なお第１、第２可変容量回路３０、４０は図５の構成に限定されず、例えばバリキャップ等の可変容量素子を用いて第１、第２可変容量回路３０、４０を実現してもよい。
【００４２】
また図６に示すように回路装置１０は、第１、第２可変容量回路３０、４０の容量を設定する容量設定回路５０を含む。容量設定回路５０は、図５の第１可変容量回路３０の第１、第２スイッチ群３１、３２が有するスイッチをオン又はオフにして第１可変容量回路３０の容量を設定する。例えば容量設定信号ＳＣ１を用いて、第１、第２スイッチ群３１、３２が有するスイッチをオン又はオフにすることで、第１可変容量回路３０の容量を設定する。また容量設定回路５０は、第２可変容量回路４０の第３、第４スイッチ群４３、４４が有するスイッチをオン又はオフにして第２可変容量回路４０の容量を設定する。例えば容量設定信号ＳＣ２を用いて、第３、第４スイッチ群４３、４４が有するスイッチをオン又はオフにすることで、第２可変容量回路４０の容量を設定する。容量設定回路５０は、ヒューズ回路や不揮発性メモリーにより実現してもよい。例えば容量設定回路５０は、ヒューズ回路のヒューズ設定値又は不揮発性メモリーに記憶される設定値に基づいて、容量設定信号ＳＣ１、ＳＣ２を出力することで、第１、第２可変容量回路３０、４０の容量を設定する。或いは容量設定回路５０は、制御信号を生成するロジック回路により実現してもよい。
【００４３】
このような容量設定回路５０を設けることで、第１、第２可変容量回路３０、４０の容量を所望の容量値に設定できるようになる。これにより信号ＤＰ、ＤＮが、図４のＡ１に示すような適切な信号波形になるように容量を設定することが可能になる。
【００４４】
また回路装置１０は、第１、第２可変容量回路３０、４０の容量の設定情報を記憶するレジスター５１を含む。レジスター５１は例えばフリップフロップ回路などにより実現できる。レジスター５１をＳＲＡＭ等のＲＡＭにより実現してもよい。例えばレジスター５１は、第１可変容量回路３０の第１、第２スイッチ群３１、３２が有するスイッチのオンオフ設定情報を、容量の設定情報として記憶する。またレジスター５１は、第２可変容量回路４０の第３、第４スイッチ群４３、４４が有するスイッチのオンオフ設定情報を、容量の設定情報として記憶する。そして例えば容量設定回路５０はレジスター５１に記憶される容量の設定情報に基づいて、第１、第２可変容量回路３０、４０の容量を設定する。例えば容量設定回路５０は、容量設定信号ＳＣ１、ＳＣ２を生成するロジック回路により構成され、レジスター５１からの容量の設定情報に基づいて、容量設定信号ＳＣ１、ＳＣ２を生成して、第１可変容量回路３０、第２可変容量回路４０に出力する。例えば回路装置１０は、外部回路装置から、容量の設定情報の書き込みコマンドを受け付ける。この書き込みコマンドに基づいて、レジスター５１に対して容量の設定情報が書き込まれる。
【００４５】
このようなレジスター５１を設ければ、信号ＤＰ、ＤＮが図４のＡ１に示すような適切な信号波形になるような容量の設定情報を、外部回路装置によりレジスター５１に書き込むことが可能になる。なおヒューズ回路からのヒューズ設定値や不揮発性メモリーから読み出された設定値に基づいて、レジスター５１に対して容量の設定情報を書き込んでもよい。
【００４６】
２．第２構成例
図７に本実施形態の回路装置１０の第２構成例を示す。第２構成例の回路装置１０は、図１の構成に加えて、第３可変容量回路６０、第４可変容量回路７０、モニター回路８０が設けられている。第３可変容量回路６０は、接続ノードＮ２に一端が接続され、接地ノードＮＧに他端が接続される。この第３可変容量回路６０により、接続ノードＮ２と接地ノードの間の容量が可変に設定される。第４可変容量回路７０は、接続ノードＮ４に一端が接続され、接地ノードＮＧに他端が接続される。この第４可変容量回路７０により、接続ノードＮ４と接地ノードの間の容量が可変に設定される。モニター回路８０には、受信回路２０の出力信号ＳＱが入力される。出力信号ＳＱは、例えば信号ＤＰ、ＤＮを差動増幅することで得られるシングルエンドの信号である。そしてモニター回路８０は、第３、第４可変容量回路６０、７０の容量を変化させたときの出力信号ＳＱの信号遅延をモニターし、モニター結果を出力する。例えばモニター回路８０は、第３、第４可変容量回路６０、７０の容量を変化させたときの出力信号ＳＱの信号遅延をモニターするためのモニター情報をモニター結果として出力する。
【００４７】
このような第２構成例の回路装置１０によれば、第３、第４可変容量回路６０、７０の容量を変化させたときの出力信号ＳＱの信号遅延を、モニター回路８０によりモニターできるようになる。従って、後述の図９、図１０で説明するように、第３、第４可変容量回路６０、７０の容量を変化させたときのモニター回路８０のモニター結果に基づいて、容量ＣＰ１、ＣＰ２を測定することが可能になる。そして、容量ＣＰ１、ＣＰ２の容量値の測定結果に基づいて、第１、第２可変容量回路３０、４０の容量を設定できるようになる。例えば容量ＣＰ１、ＣＰ２の測定結果に基づいて、図６の容量設定回路５０が、第１、第２可変容量回路３０、４０の容量を、容量ＣＰ１、ＣＰ２に対応する容量に設定する。一例としては、第１、第２可変容量回路３０、４０の容量が、各々、容量ＣＰ１、ＣＰ２に等しくなるように容量を設定する。このようにすれば、受信回路２０に入力される信号ＤＰ、ＤＮを、図４のＡ１に示すような信号遅延の少ない信号波形にすることが可能になる。従って、信号ＤＰ、ＤＮの信号遅延を小さくでき、大量のデータを高速に受信できる高速シリアル転送の実現が可能になる。
【００４８】
図８に第３、第４可変容量回路６０、７０とモニター回路８０の詳細な構成例を示す。第３可変容量回路６０は、第５スイッチ群６５と第６スイッチ群６６と第３キャパシター群６７を含む。第５スイッチ群６５はスイッチＳ５１〜Ｓ５ｊにより構成され、第６スイッチ群６６はスイッチＳ６１〜Ｓ６ｊにより構成される。第３キャパシター群６７はキャパシターＣ３１〜Ｃ３ｊにより構成される。ここでｊは２以上の整数である。そして第５スイッチ群６５は接続ノードＮ２に一端が接続され、第６スイッチ群６６は接地ノードＮＧに一端が接続される。そして第３キャパシター群６７は、第５スイッチ群６５と第６スイッチ群６６との間に設けられる。例えば第５スイッチ群６５の他端が第３キャパシター群６７の一端に接続され、第６スイッチ群６６の他端が第３キャパシター群６７の他端に接続される。
【００４９】
第４可変容量回路７０は、第７スイッチ群７７と第８スイッチ群７８と第４キャパシター群７９を含む。第７スイッチ群７７はスイッチＳ７１〜Ｓ７ｊにより構成され、第８スイッチ群７８はスイッチＳ８１〜Ｓ８ｊにより構成される。第４キャパシター群７９はキャパシターＣ４１〜Ｃ４ｊにより構成される。そして第７スイッチ群７７は接続ノードＮ４に一端が接続され、第８スイッチ群７８は接地ノードＮＧに一端が接続される。そして第４キャパシター群７９は、第７スイッチ群７７と第８スイッチ群７８との間に設けられる。例えば第７スイッチ群７７の他端が第４キャパシター群７９の一端に接続され、第８スイッチ群７８の他端が第４キャパシター群７９の他端に接続される。
【００５０】
なお第３キャパシター群６７を構成するキャパシターＣ３１〜Ｃ３ｊの容量は、例えばＣ３２＝２×Ｃ３１、Ｃ３３＝２２×Ｃ３１・・・というように、キャパシターＣ３１の容量の２のべき乗の比になるように設定されている。同様に第４キャパシター群７９を構成するキャパシターＣ４１〜Ｃ４ｊの容量も、例えばＣ４２＝２×Ｃ４１、Ｃ４３＝２２×Ｃ４１・・・というように、キャパシターＣ４１の容量の２のべき乗の比になるように設定されている。
【００５１】
このような構成によれば、第５、第６スイッチ群６５、６６のスイッチをオン又はオフに設定することで、第３可変容量回路６０の容量を変化させることができる。また第７、第８スイッチ群７７、７８のスイッチをオン又はオフに設定することで、第４可変容量回路７０の容量を変化させることができる。ここで第３、第４可変容量回路６０、７０のスイッチをオン又はオフにする設定は、後述の図１１の容量設定回路５２により行われる。そして本実施形態では、このように第３、第４可変容量回路６０、７０の容量を変化させながら、モニター回路８０により出力信号ＳＱの信号遅延をモニターする。これにより、モニター回路８０でのモニター結果に基づいて、容量ＣＰ１、ＣＰ２を測定できるようになる。そして、測定された容量ＣＰ１、ＣＰ２に対応する容量に、第１、第２可変容量回路３０、４０の容量を設定することで、信号ＤＰ、ＤＮの信号遅延を小さくでき、大量のデータを高速に受信できる高速シリアル転送の実現が可能になる。なお第３、第４可変容量回路６０、７０は図８の構成に限定されず、例えばバリキャップ等の可変容量素子を用いて第３、第４可変容量回路６０、７０を実現してもよい。
【００５２】
また図８に示すように、回路装置１０は、モニター回路８０と、端子ＴＣＫ（第１端子）と、端子ＴＭＱ（第２端子）を含む。端子ＴＣＫ、ＴＭＱは例えば回路装置１０のパッドである。例えばモニター回路８０は、テスト用の回路であり、端子ＴＣＫ、ＴＭＱはテスト用の端子である。そしてモニター回路８０は保持回路８２を含む。保持回路８２はフリップフロップ回路などにより実現される。そして保持回路８２は、端子ＴＣＫから入力されるクロック信号ＣＫに基づいて、受信回路２０の出力信号ＳＱをサンプリングし、サンプリング結果を保持する。例えばクロック信号ＣＫの立ち上がりエッジや立ち下がりエッジのタイミングにおいて、出力信号ＳＱがＬレベルであるかＨレベルであるかを、サンプリング結果として保持する。そして保持回路８２は、保持したサンプリング結果の信号ＭＱを端子ＴＭＱに出力する。例えば回路装置１０のテスト時に、外部のテスターが、クロック信号ＣＫを回路装置１０の端子ＴＣＫに出力する。そして端子ＴＭＱからの信号ＭＱがテスターに入力される。そして、外部のテスターが、クロック信号ＣＫによるサンプリング結果の信号ＭＱに基づいて、出力信号ＳＱの信号の遅延時間を求めて、容量ＣＰ１、ＣＰ２を測定する。そして容量ＣＰ１、ＣＰ２の容量値の測定結果に基づいて、第１、第２可変容量回路３０、４０の容量の設定が行われる。例えば図５の容量設定回路５０やレジスター５１を用いて、第１、第２可変容量回路３０、４０の容量の設定が行われる。これにより、信号ＤＰ、ＤＮの信号波形を最適に整形して信号遅延を低減できる回路装置１０を実現できるようになる。
【００５３】
なお、このような容量ＣＰ１、ＣＰ２の測定や、測定結果に基づく第１、第２可変容量回路３０、４０の容量の設定は、例えば回路装置１０の製品出荷時の検査の際や、或いは回路装置１０が組み込まれる後述の電気光学装置２５０や電子機器３００の製品出荷時の検査の際に行うことができる。
【００５４】
次に図９、図１０を用いて、信号の遅延時間、容量の測定手法について説明する。図９において横軸は容量Ｃであり、縦軸は信号の遅延時間Ｙである。
【００５５】
本実施形態では、第３可変容量回路６０又は第４可変容量回路７０の容量Ｃを変化させて、出力信号ＳＱの遅延時間Ｙをモニターする。例えば容量がＣ＝Ｃ１である場合の出力信号ＳＱの遅延時間をＹ＝Ｙ１とし、容量がＣ＝Ｃ２である場合の出力信号ＳＱの遅延時間をＹ＝Ｙ２とする。すると下式（１）、（２）が成り立つ。ここでαは、図９の直線ＬＮの傾きに対応し、ＣＰは測定対象となる容量である。
【００５６】
Ｙ１＝α（ＣＰ＋Ｃ１）    （１）
Ｙ２＝α（ＣＰ＋Ｃ２）    （２）
ここでＣ２＝２Ｃ１とすると、上式（１）、（２）より容量ＣＰは下式（３）のように求めることができる。従って、遅延時間Ｙ１、Ｙ２を求めることで、容量ＣＰを測定できるようになる。
【００５７】
ＣＰ＝（Ｙ１＋Ｙ２）／２α−３Ｃ１／２    （３）
図１０では、Ｂ１において信号ＤＰがＬレベルからＨレベルに変化している。そしてＢ２において出力信号ＳＱがＬレベルからＨレベルに変化しており、Ｂ１のタイミングからＢ２のタイミングまでの時間が、信号ＤＰに対する出力信号ＳＱの遅延時間Ｙになる。なお以下では、第３可変容量回路６０の容量を変化させながら、信号ＤＰに対する出力信号ＳＱの遅延時間Ｙを求めて、容量ＣＰ１を測定する場合を例にとり説明する。例えば容量ＣＰ２を測定する場合には、第４可変容量回路７０の容量を変化させながら、信号ＤＮに対する出力信号ＳＱの遅延時間Ｙを求めればよい。
【００５８】
図１０では、例えば外部のテスターにより、図８の端子ＴＣＫに入力されるクロック信号ＣＫのエッジのタイミングを順次にずらしている。テスターを用いることで、例えば数十ピコ秒のオーダーでクロック信号ＣＫのエッジのタイミングをずらすことができ、十分な分解能での遅延時間Ｙの測定が可能になる。なお回路装置１０への信号ＤＰ、ＤＮの入力もテスターにより行われる。
【００５９】
そして図１０では、クロック信号ＣＫのエッジＥＤ３のタイミングとエッジＥＤ４のタイミングの間で、出力信号ＳＱが変化していると判断される。これにより遅延時間Ｙを測定できる。具体的には、図８において、出力信号ＳＱが、外部のテスターからのクロック信号ＣＫに基づいて保持回路８２によりサンプリングされて、出力信号ＳＱの電圧レベルが、サンプリング結果として保持される。例えば図１０のエッジＥＤ１、ＥＤ２、ＥＤ３では、サンプリング結果としてＨレベルが保持され、エッジＥＤ４、ＥＤ５、ＥＤ６では、サンプリング結果としてＬレベルが保持される。このサンプリング結果の信号ＭＱが回路装置１０の端子ＴＭＱからテスターに入力される。これによりテスターは、遅延時間Ｙを求めることができる。そして、第３可変容量回路６０の容量をＣ＝Ｃ１に設定して、遅延時間Ｙ＝Ｙ１を求める。また第３可変容量回路６０の容量をＣ＝Ｃ２に設定して、遅延時間Ｙ＝Ｙ２を求める。これにより、上式（３）からＣＰ＝ＣＰ１を求めることができる。同様の手法により、第４可変容量回路７０の容量を変化させながら、信号ＤＮに対する出力信号ＳＱの遅延時間Ｙ＝Ｙ１、Ｙ＝Ｙ２を求めることで、容量ＣＰ＝ＣＰ２を求めることができる。
【００６０】
図１１に、信号の遅延時間を測定して可変容量回路の容量を自動設定する回路の構成例を示す。本実施形態の回路装置１０は図１１に示す回路を含むことができる。容量設定回路５２は、制御回路９０の制御の下で、第３、第４可変容量回路６０、７０の容量を変化させる。モニター回路８０は、第３、第４可変容量回路６０、７０の容量を変化させたときの受信回路２０の出力信号ＳＱの信号遅延をモニターし、モニター結果を制御回路９０に出力する。そして制御回路９０は、モニター回路８０からのモニター結果に基づいて、遅延時間Ｙを求めて演算回路９２に出力する。演算回路９２は、遅延時間Ｙに基づいて、容量ＣＰを求める。容量設定回路５０は、第１、第２可変容量回路３０、４０の容量が例えば容量ＣＰと等しくなるように、第１、第２可変容量回路３０、４０の容量を設定する。
【００６１】
具体的には容量設定回路５２は、制御回路９０の制御の下で、図９に示すように第３可変容量回路６０の容量をＣ＝Ｃ１に設定する。そして、このように容量がＣ＝Ｃ１に設定された状態で、制御回路９０は、信号ＤＰの信号レベルを変化させたときの出力信号ＳＱのモニター結果に基づいて、出力信号ＳＱの遅延時間Ｙ＝Ｙ１を求める。例えば制御回路９０は、図１０で説明した手法により、出力信号ＳＱの遅延時間Ｙ＝Ｙ１を求め、求めた遅延時間Ｙ＝Ｙ１を演算回路９２に出力する。また容量設定回路５２は、制御回路９０の制御の下で、図９に示すように第３可変容量回路６０の容量をＣ＝Ｃ２に設定する。そして、このように容量がＣ＝Ｃ２に設定された状態で、制御回路９０は、信号ＤＰの信号レベルを変化させたときの出力信号ＳＱのモニター結果に基づいて、出力信号ＳＱの遅延時間Ｙ＝Ｙ２を求め、求めた遅延時間Ｙ＝Ｙ２を演算回路９２に出力する。そして演算回路９２は、上式（３）に示す演算処理を行って、容量ＣＰ＝ＣＰ１を求める。そして容量設定回路５０は、第１可変容量回路３０の容量が例えば容量ＣＰ１と等しくなるように、第１可変容量回路３０の容量を設定する。
【００６２】
同様にして、容量設定回路５２は、第４可変容量回路７０の容量をＣ＝Ｃ１に設定し、制御回路９０が、信号ＤＮの信号レベルを変化させたときの出力信号ＳＱのモニター結果に基づいて、出力信号ＳＱの遅延時間Ｙ＝Ｙ１を求めて、演算回路９２に出力する。また容量設定回路５２は、第４可変容量回路７０の容量をＣ＝Ｃ２に設定し、制御回路９０が、信号ＤＮの信号レベルを変化させたときの出力信号ＳＱのモニター結果に基づいて、出力信号ＳＱの遅延時間Ｙ＝Ｙ２を求めて、演算回路９２に出力する。そして演算回路９２は、上式（３）に示す演算処理を行って、容量ＣＰ＝ＣＰ２を求める。そして容量設定回路５０は、第２可変容量回路４０の容量が例えば容量ＣＰ２と等しくなるように、第２可変容量回路４０の容量を設定する。
【００６３】
図１１のような構成の回路を回路装置１０に設けることで、外部のテスターを用いなくても、出力信号ＳＱの信号遅延をモニターし、モニター結果に基づいて容量ＣＰを求め、第１、第２可変容量回路３０、４０を適切な容量に自動設定することが可能になる。例えば外部条件や容量が時間経過に伴い変化した場合にも、これに追従して、第１、第２可変容量回路３０、４０を適切な容量に自動調整できるようになる。
【００６４】
３．変形例
次に本実施形態の種々の変形例について説明する。図１２では、外部回路装置であるコントローラー１６の送信回路１８が、電流ドライバー１９を有しており、電流ドライバー１９の電流駆動による信号ＤＰ、ＤＮが回路装置１０に入力される。コントローラー１６は、例えば表示制御を行う表示コントローラーである。回路装置１０の受信回路２０は、電流電圧変換回路２６、２７とコンパレーター２８を含む。
【００６５】
電流電圧変換回路２６は、電流ドライバー１９が低電位電源側に流す駆動電流を電圧ＶＩ１に変換して、コンパレーター２８に出力する。電流電圧変換回路２７は、電流ドライバー１９が低電位電源側に流す駆動電流を電圧ＶＩ２に変換して、コンパレーター２８に出力する。コンパレーター２８は、電圧ＶＩ１、電圧ＶＩ２が、各々、非反転入力端子、反転入力端子に入力されて、比較結果である出力信号ＳＱを出力する。電流電圧変換回路２６は、非反転入力端子ＴＰのノードである入力ノードと低電位電源ノードとの間に設けられる電流源トランジスターと、高電位電源ノードと入力ノードとの間に直列に設けられる電流電圧変換用トランジスター及び可変抵抗素子トランジスターを含む。電流電圧変換回路２７は、反転入力端子ＴＮのノードである入力ノードと低電位電源ノードとの間に設けられる電流源トランジスターと、高電位電源ノードと入力ノードとの間に直列に設けられる電流電圧変換用トランジスター及び可変抵抗素子トランジスターを含む。電流源トランジスターはＮ型トランジスターであり、電流電圧変換用トランジスターはダイオード接続されたＰ型トランジスターである。可変抵抗素子トランジスターは、入力ノードの信号を増幅するインバーターの出力信号がゲートに入力されるＰ型トランジスターである。なお受信回路２０の詳細な構成例は前述の特許文献２に開示されている。
【００６６】
そして図１２では、受信回路２０の非反転入力端子ＴＰと反転入力端子ＴＮとの間に可変抵抗回路２２が設けられている。可変抵抗回路２２は、抵抗値が可変の抵抗Ｒ３により構成される。
【００６７】
図１２に示すように回路装置１０は、ＦＰＣ用テープ等により実現されるフレキシブル基板１４に実装されている。コントローラー１６からの信号ＤＰ、ＤＮは、フレキシブル基板１４に形成された信号線を介して回路装置１０に入力される。そして信号伝送における信号波形の反射や損失を防ぐためには、コントローラー１６側の出力インピーダンスＺ１と、回路装置１０の入力インピーダンスＺ２とを一致させるインピーダンス整合を行うことが望ましい。しかしながら、フレキシブル基板１４の使用方法による影響や、回路装置１０の第１可変容量回路３０〜第４可変容量回路７０、容量ＣＰ１、ＣＰ２、寄生抵抗等の影響により、出力インピーダンスＺ１と入力インピーダンスＺ２が一致しなくなり、インピーダンス整合が崩れてしまう事態が生じる。例えばＦＰＣ用テープ等により実現されるフレキシブル基板１４が折れ曲がって使用されると、図１２の伝送経路１５でのインピーダンスが変化してしまう。また第１可変容量回路３０〜第４可変容量回路７０の容量等が変化すると、回路装置１０の入力インピーダンスＺ２が変化してしまう。
【００６８】
そこで本実施形態では、受信回路２０の非反転入力端子ＴＰと反転入力端子ＴＮとの間にインピーダンス整合用の可変抵抗回路２２を設けている。そしてフレキシブル基板１４の伝送経路１５でのインピーダンスが変化したり、第１可変容量回路３０〜第４可変容量回路７０の容量等によるインピーダンスが変化した場合に、出力インピーダンスと入力インピーダンスが一致するように、可変抵抗回路２２の抵抗値を変化させる。例えば図１１の制御回路９０からの制御信号により、可変抵抗回路２２の抵抗Ｒ３の抵抗値を変化させる。例えば制御回路９０は、第１可変容量回路３０〜第４可変容量回路７０の少なくとも１つの容量に応じて可変抵抗回路２２の抵抗値を変化させる。例えば制御回路９０は、第１可変容量回路３０及び第２可変容量回路４０の容量に応じて可変抵抗回路２２の抵抗値を変化させる。或いは制御回路９０は、第１可変容量回路３０、第２可変容量回路４０、第３可変容量回路６０及び第４可変容量回路７０の容量に応じて可変抵抗回路２２の抵抗値を変化させる。このようにすれば、出力インピーダンスと入力インピーダンスを一致させるインピーダンス整合を実現できるため、信号伝送における信号波形の反射や損失を防ぐことが可能になる。これにより、受信回路２０の入力信号波形の振幅が崩れてしまう事態を防止でき、最適な振幅を得ることが可能になる。なお、受信回路２０の入力信号波形を最適にするためには、受信回路２０の非反転入力端子ＴＰ、反転入力端子ＴＮのノードにおいて出力インピーダンスと入力インピーダンスを一致させることが望ましい。
【００６９】
図１３、図１４に可変抵抗回路２２の構成例を示す。図１３の可変抵抗回路２２は、抵抗ＲＥとスイッチＳ１、Ｓ２、Ｓ３、Ｓ４を有する。抵抗ＲＥは図１２の抵抗Ｒ３に対応する。スイッチＳ１、抵抗ＲＥ、スイッチＳ２は、受信回路２０の非反転入力端子ＴＰと反転入力端子ＴＮとの間に直列に設けられている。スイッチＳ３、Ｓ４は、各々、非反転入力端子ＴＰと抵抗ＲＥのタップＴＰ１、ＴＰ２との間に設けられている。具体的にはスイッチＳ１は、一端が非反転入力端子ＴＰに接続され、他端が抵抗ＲＥの一端に接続される。スイッチＳ２は、一端が反転入力端子ＴＮに接続され、他端が抵抗ＲＥの他端に接続される。スイッチＳ３は、一端が非反転入力端子ＴＰに接続され、他端が抵抗ＲＥのタップＴＰ１に接続される。スイッチＳ４は、一端が非反転入力端子ＴＰに接続され、他端が抵抗ＲＥのタップＴＰ２に接続される。
【００７０】
図１３の構成によれば、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４をオフにすることで、抵抗ＲＥを非反転入力端子ＴＰ、反転入力端子ＴＮから切り離すことができる。またスイッチＳ１、Ｓ２をオンにし、スイッチＳ３、Ｓ４をオフにすることで、可変抵抗回路２２の抵抗値を第１の抵抗値に設定できる。一方、スイッチＳ１をオフにしてスイッチＳ３、Ｓ２をオンにする、或いは、スイッチＳ１をオフにしてスイッチＳ４、Ｓ２をオンにすることで、可変抵抗回路２２の抵抗値を、第１の抵抗値よりも小さな第２の抵抗値に設定できる。即ち可変抵抗回路２２の抵抗値を可変に設定できる。
【００７１】
図１４の可変抵抗回路２２は、抵抗ＲＥとスイッチＳ１、Ｓ２、Ｓ５、Ｓ６を有する。スイッチＳ１、抵抗ＲＥ、スイッチＳ２は、非反転入力端子ＴＰと反転入力端子ＴＮとの間に直列に設けられている。スイッチＳ５は、非反転入力端子ＴＰと抵抗ＲＥの一端との間に設けられ、スイッチＳ６は、反転入力端子ＴＮと抵抗ＲＥの他端との間に設けられる。そして、スイッチＳ１のオン抵抗に比べて、スイッチＳ５のオン抵抗は小さくなっている。またスイッチＳ２のオン抵抗に比べて、スイッチＳ６のオン抵抗は小さくなっている。
【００７２】
図１４の構成によれば、スイッチＳ１、Ｓ２、Ｓ５、Ｓ６をオフにすることで、抵抗ＲＥを非反転入力端子ＴＰ、反転入力端子ＴＮから切り離すことができる。またオン抵抗が大きいスイッチＳ１、Ｓ２をオンにし、スイッチＳ５、Ｓ６をオフにすることで、可変抵抗回路２２の抵抗値を第３の抵抗値に設定できる。一方、スイッチＳ１、Ｓ２をオフにし、オン抵抗が小さいスイッチＳ５、Ｓ６をオンにすることで、可変抵抗回路２２の抵抗値を、第３の抵抗値よりも小さな第４の抵抗値に設定できる。即ち可変抵抗回路２２の抵抗値を可変に設定できる。
【００７３】
図１５に本実施形態の変形例を示す。図１５の変形例では、第１可変容量回路３０と第３可変容量回路６０とでスイッチやキャパシターを共用している。また第２可変容量回路４０と第４可変容量回路７０とでスイッチやキャパシターを共用している。
【００７４】
具体的には図１５では、第３可変容量回路６０のキャパシターＣ３１〜Ｃ３ｍとスイッチＳ６１〜Ｓ６ｍとの間の接続ノードが、第１可変容量回路３０のスイッチＳ１１〜Ｓ１ｍの一端に接続され、スイッチＳ１１〜Ｓ１ｍの他端が接続ノードＮ１に接続される。また第４可変容量回路７０のキャパシターＣ４１〜Ｃ４ｍとスイッチＳ８１〜Ｓ８ｍとの間の接続ノードが、第２可変容量回路４０のスイッチＳ２１〜Ｓ２ｍの一端に接続され、スイッチＳ２１〜Ｓ２ｍの他端が接続ノードＮ３に接続される。
【００７５】
そして図４のＡ１に示すように信号波形を整形して信号遅延を低減する位相補正の際には、スイッチＳ６１〜６ｍ、Ｓ８１〜Ｓ８ｍをオフにする。そしてスイッチＳ１１〜Ｓ１ｍ、キャパシターＣ３１〜Ｃ３ｍ、スイッチＳ５１〜Ｓ５ｍを用いて、第１可変容量回路３０の容量の設定を行う。即ち、スイッチＳ１１〜Ｓ１ｍ、スイッチＳ５１〜Ｓ５ｍをオン又はオフに設定して、第１可変容量回路３０の容量の設定を行う。またスイッチＳ２１〜Ｓ２ｍ、キャパシターＣ４１〜Ｃ４ｍ、スイッチＳ７１〜Ｓ７ｍを用いて、第２可変容量回路４０の容量の設定を行う。即ち、スイッチＳ２１〜Ｓ２ｍ、スイッチＳ７１〜Ｓ７ｍをオン又はオフに設定して、第２可変容量回路４０の容量の設定を行う。
【００７６】
一方、図７〜図１０で説明した容量ＣＰ１、ＣＰ２の測定の際には、スイッチＳ１１〜Ｓ１ｍ、スイッチＳ２１〜Ｓ２ｍをオフにする。そしてスイッチＳ５１〜５１ｍ、キャパシターＣ３１〜Ｃ３ｍ、スイッチＳ６１〜Ｓ６ｍを用いて、第３可変容量回路６０の容量を設定することで、容量ＣＰ１の測定を行う。またスイッチＳ７１〜７１ｍ、キャパシターＣ４１〜Ｃ４ｍ、スイッチＳ８１〜Ｓ８ｍを用いて、第４可変容量回路７０の容量を設定することで、容量ＣＰ２の測定を行う。このようにすれば、例えば図８等の構成に比べて、スイッチやキャパシターの個数を減らすことができ、回路装置１０の小規模化を図れる。
【００７７】
４．電気光学装置
次に本実施形態の回路装置１０を用いた電気光学装置２５０の構成例について説明する。図１６の電気光学装置２５０は、表示ドライバー回路１１０を有する回路装置１０と、電気光学パネル２００を含む。表示ドライバー回路１１０は、受信回路２０の出力信号がデータ信号として入力されて電気光学パネル２００を駆動する。
【００７８】
具体的には図１６では、表示ドライバーである回路装置１０は、インターフェース回路１２と表示ドライバー回路１１０を含む。インターフェース回路１２は、受信回路２０を含み、外部回路装置から入力端子Ｔ１、Ｔ２を介して信号ＤＰ、ＤＮが入力される。インターフェース回路１２は、図１〜図１３で説明した第１可変容量回路３０、第２可変容量回路４０、第３可変容量回路６０、第４可変容量回路７０等の回路を含む。そして表示ドライバー回路１１０は、インターフェース回路１２の受信回路２０の出力信号がデータ信号として入力され、駆動回路１２０により電気光学パネル２００を駆動する。
【００７９】
電気光学パネル２００は、画像を表示するためのパネルであり、例えば液晶パネルや有機ＥＬパネルなどにより実現できる。液晶パネルとしては、薄膜トランジスター（ＴＦＴ）などのスイッチ素子を用いたアクティブマトリクス方式のパネルを採用できる。具体的には電気光学パネル２００である表示パネルは、複数の画素を有する。例えばマトリクス状に配置された複数の画素を有する。また電気光学パネル２００は、複数のデータ線と、複数のデータ線に交差する方向に配線される複数の走査線を有する。そして各データ線と各走査線が交差する領域に、複数の画素の各画素が設けられる。またアクティブマトリクス方式のパネルの場合には、各画素の領域に、薄膜トランジスターなどのスイッチ素子が設けられる。そして電気光学パネル２００は、各画素の領域における電気光学素子の光学特性を変化させることで表示動作を実現する。電気光学素子は液晶素子、ＥＬ素子等である。なお有機ＥＬパネルの場合には、各画素の領域にＥＬ素子を電流駆動するための画素回路が設けられる。
【００８０】
表示ドライバー回路１１０は、駆動回路１２０、Ｄ／Ａ変換回路１３０、階調電圧生成回路１３２、表示データレジスター１３４、処理回路１４０を含む。なお表示ドライバー回路１１０は図１６の構成に限定されず、その一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８１】
駆動回路１２０は、表示データに対応するデータ電圧ＶＤ１〜ＶＤｎ（ｎは２以上の整数）をデータ線ＤＬ１〜ＤＬｎに出力することで、電気光学パネル２００を駆動する。駆動回路１２０は、複数のアンプ回路ＡＭ１〜ＡＭｎを有する。これらのアンプ回路ＡＭ１〜ＡＭｎがデータ電圧ＶＤ１〜ＶＤｎをデータ線ＤＬ１〜ＤＬｎに出力する。なお電気光学パネル２００にデマルチプレクス用のスイッチ素子を設け、各アンプ回路ＡＭ１〜ＡＭｎが電気光学パネル２００の複数のソース線に対応するデータ電圧を時分割に出力してもよい。
【００８２】
処理回路１４０は、電気光学パネル２００の表示制御や、回路装置１０内の各回路の制御や、外部回路装置とのインターフェース処理などの各種の制御処理を行う。処理回路１４０は、例えばゲートアレイなどの自動配置配線により実現できる。処理回路１４０は、複数の制御信号を出力することで、これらの制御処理を実行する。処理回路１４０には、インターフェース回路１２の受信回路２０の出力信号がデータ信号として入力される。
【００８３】
表示データレジスター１３４は、処理回路１４０からの表示データをラッチする。表示データは、受信回路２０の出力信号であるデータ信号に基づくデータである。ガンマ電圧回路である階調電圧生成回路１３２は、複数の階調電圧を生成してＤ／Ａ変換回路１３０に供給する。Ｄ／Ａ変換回路１３０は複数のＤ／Ａ変換器ＤＡＣ１〜ＤＡＣｎを含む。そしてＤ／Ａ変換回路１３０は、階調電圧生成回路１３２からの複数の階調電圧の中から、表示データレジスター１３４からの表示データに対応する階調電圧を選択して、駆動回路１２０に出力する。駆動回路１２０は、選択された階調電圧をデータ電圧として各データ線に出力する。
【００８４】
５．電子機器、プロジェクター
図１７に本実施形態の回路装置１０を含む電子機器３００の構成例を示す。電子機器３００は、本実施形態の回路装置１０、電気光学パネル２００、処理装置３１０、記憶部３２０、操作インターフェース３３０、通信インターフェース３４０を含む。表示ドライバーである回路装置１０と電気光学パネル２００により電気光学装置２５０が構成される。電子機器３００の具体例としては、例えばプロジェクター、ヘッドマウントディスプレイ、携帯情報端末、メーターパネル、カーナビゲーションシステム等の車載装置、携帯型ゲーム端末、ロボット、或いは情報処理装置などの種々の電子機器がある。
【００８５】
処理装置３１０は、電子機器３００の制御処理や、種々の信号処理等を行う。処理装置３１０は、例えばＣＰＵやＭＰＵ等のプロセッサー、或いはＡＳＩＣ等により実現できる。記憶部３２０は、例えば操作インターフェース３３０や通信インターフェース３４０からのデータを記憶したり、或いは、処理装置３１０のワークメモリーとして機能する。記憶部３２０は、例えばＲＡＭやＲＯＭ等の半導体メモリー、或いはＨＤＤ等の磁気記憶装置、或いはＣＤドライブ、ＤＶＤドライブ等の光学記憶装置等により実現できる。操作インターフェース３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば操作インターフェース３３０は、ボタンやマウスやキーボード、或いは電気光学パネル２００に装着されたタッチパネル等により実現できる。通信インターフェース３４０は、画像データや制御データの通信を行うインターフェースである。通信インターフェース３４０の通信処理は、有線の通信処理であってもよいし、無線の通信処理であってもよい。
【００８６】
なお電子機器３００がプロジェクターである場合には、光源と光学系を有する投影部が更に設けられる。光源は、例えばハロゲンランプ等の白色光源からなるランプユニットなどにより実現される。光学系は、例えばレンズ、プリズム又はミラー等により実現される。電気光学パネル２００が透過型である場合、光源からの光を光学系を介して電気光学パネル２００に入射させ、電気光学パネル２００を透過した光をスクリーンに投影させる。電気光学パネル２００が反射型である場合、光源からの光を光学系を介して電気光学パネル２００に入射させ、電気光学パネル２００から反射された光をスクリーンに投影させる。
【００８７】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電気光学装置、電気光学パネル、電子機器等の構成・動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００８８】
ＤＰ、ＤＮ…信号、Ｔ１、Ｔ２…入力端子、Ｎ１、Ｎ２、Ｎ３、Ｎ４…接続ノード、
ＮＧ…接地ノード、ＴＰ…非反転入力端子、ＴＮ…反転入力端子、Ｌ１、Ｌ２…信号線、
Ｒ、Ｒ１、Ｒ２…抵抗、ＣＰ１、ＣＰ２…容量、Ｓ１〜Ｓ６…スイッチ、
Ｃ１１〜Ｃ１ｍ、Ｃ２１〜Ｃ２ｍ、Ｃ３１〜Ｃ３ｊ、Ｃ４１〜Ｃ４ｊ…キャパシター、
Ｓ１１〜Ｓ１ｍ、Ｓ２１〜Ｓ２ｍ、Ｓ３１〜Ｓ３ｍ、Ｓ４１〜Ｓ４ｍ…スイッチ、
Ｓ５１〜Ｓ５ｊ、Ｓ６１〜Ｓ６ｊ、Ｓ７１〜Ｓ７ｊ、Ｓ８１〜Ｓ８ｊ…スイッチ、
ＴＣＫ、ＴＭＱ…端子、ＣＫ…クロック信号、ＭＱ…モニター結果の信号、
１０…回路装置、１２…インターフェース回路、１４…フレキシブル基板、
１５…伝送経路、１６…コントローラー、１８…送信回路、
１９…電流ドライバー、２０…受信回路、２２…可変抵抗回路、
２６、２７…電流電圧変換回路、２８…コンパレーター、３０…第１可変容量回路、
３１…第１スイッチ群、３２…第２スイッチ群、３３…第１キャパシター群、
４０…第２可変容量回路、４３…第３スイッチ群、４４…第４スイッチ群、
４５…第２キャパシター群、５０、５２…容量設定回路、５１…レジスター、
６０…第３可変容量回路、６５…第５スイッチ群、６６…第６スイッチ群、
６７…第３キャパシター群、７０…第４可変容量回路、７７…第７スイッチ群、
７８…第８スイッチ群、７９…第４キャパシター群、８０…モニター回路、
８２…保持回路、９０…制御回路、９２…演算回路、
１１０…表示ドライバー回路、１２０…駆動回路、１３０…Ｄ／Ａ変換回路、
１３２…階調電圧生成回路、１３４…表示データレジスター、１４０…処理回路、
２００…電気光学パネル、２５０…電気光学装置、
３００…電子機器、３１０…処理装置、３２０…記憶部、
３３０…操作インターフェース、３４０…通信インターフェース、
【図１】
2019149662.tif 000003
【図２】
2019149662.tif 000004
【図３】
2019149662.tif 000005
【図４】
2019149662.tif 000006
【図５】
2019149662.tif 000007
【図６】
2019149662.tif 000008
【図７】
2019149662.tif 000009
【図８】
2019149662.tif 000010
【図９】
2019149662.tif 000011
【図１０】
2019149662.tif 000012
【図１１】
2019149662.tif 000013
【図１２】
2019149662.tif 000014
【図１３】
2019149662.tif 000015
【図１４】
2019149662.tif 000016
【図１５】
2019149662.tif 000017
【図１６】
2019149662.tif 000018
【図１７】
2019149662.tif 000019
【手続補正書】
【提出日】平成31年1月16日(2019.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
差動信号を構成する第１信号及び第２信号のうち前記第１信号が入力される第１入力端子と、
前記第２信号が入力される第２入力端子と、
非反転入力端子と反転入力端子を有する受信回路と、
前記受信回路の前記非反転入力端子と、前記第１入力端子とを電気的に接続する第１信号線と、
前記受信回路の前記反転入力端子と、前記第２入力端子とを電気的に接続する第２信号線と、
前記第１信号線の前記第１入力端子側の第１接続ノードに一端が接続され、前記第１信号線の前記非反転入力端子側の第２接続ノードに他端が接続される第１可変容量回路と、
前記第２信号線の前記第２入力端子側の第３接続ノードに一端が接続され、前記第２信号線の前記反転入力端子側の第４接続ノードに他端が接続される第２可変容量回路と、
を含むことを特徴とする回路装置。
【請求項２】
請求項１において、
前記第１信号線には、前記第１接続ノードと前記第２接続ノードの間に第１抵抗が設けられ、前記第２信号線には、前記第３接続ノードと前記第４接続ノードとの間に第２抵抗が設けられることを特徴とする回路装置。
【請求項３】
請求項１又は２において、
前記第１可変容量回路は、
前記第１接続ノードに一端が接続される第１スイッチ群と、
前記第２接続ノードに一端が接続される第２スイッチ群と、
前記第１スイッチ群の他端と前記第２スイッチ群の他端との間に設けられる第１キャパシター群と、
を含み、
前記第２可変容量回路は、
前記第３接続ノードに一端が接続される第３スイッチ群と、
前記第４接続ノードに一端が接続される第４スイッチ群と、
前記第３スイッチ群の他端と前記第４スイッチ群の他端との間に設けられる第２キャパシター群と、
を含むことを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１可変容量回路、前記第２可変容量回路の容量を設定する容量設定回路を含むことを特徴とする回路装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１可変容量回路、前記第２可変容量回路の容量の設定情報を記憶するレジスターを含むことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第２接続ノードに一端が接続され、接地ノードに他端が接続される第３可変容量回路と、
前記第４接続ノードに一端が接続され、前記接地ノードに他端が接続される第４可変容量回路と、
前記受信回路の出力信号が入力され、前記第３可変容量回路、前記第４可変容量回路の容量を変化させたときの前記出力信号の信号遅延をモニターし、モニター結果を出力するモニター回路と、
を含むことを特徴とする回路装置。
【請求項７】
請求項６において、
第１端子と第２端子を含み、
前記モニター回路は、
前記第１端子から入力されるクロック信号に基づいて、前記受信回路の前記出力信号をサンプリングして、サンプリング結果を保持し、保持したサンプリング結果の信号を前記第２端子に出力する保持回路を含むことを特徴とする回路装置。
【請求項８】
請求項６又は７において、
前記第３可変容量回路は、
前記第２接続ノードに一端が接続される第５スイッチ群と、
前記接地ノードに一端が接続される第６スイッチ群と、
前記第５スイッチ群の他端と前記第６スイッチ群の他端との間に設けられる第３キャパシター群と、
を含み、
前記第４可変容量回路は、
前記第４接続ノードに一端が接続される第７スイッチ群と、
前記接地ノードに一端が接続される第８スイッチ群と、
前記第７スイッチ群の他端と前記第８スイッチ群の他端との間に設けられる第４キャパシター群と、
を含むことを特徴とする回路装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記非反転入力端子と前記反転入力端子との間に設けられ、抵抗値が可変の可変抵抗回路を含むことを特徴とする回路装置。
【請求項１０】
前記受信回路の出力信号がデータ信号として入力されて電気光学パネルを駆動する表示ドライバー回路を有する請求項１乃至９のいずれかに記載の回路装置と、
前記電気光学パネルと、
を含むことを特徴とする電気光学装置。
【請求項１１】
請求項１乃至９のいずれかに記載の回路装置を含むことを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
従来より、回路装置間の高速な通信を可能にするインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速シリアル転送が知られている。高速シリアル転送では、送信回路がシリアル化されたデータを差動信号により送信し、受信回路が差動信号を差動増幅することでデータ転送を実現する。このような高速シリアル転送の従来技術としては例えば特許文献１、２に開示される技術がある。