(57)【要約】【課題】入力電圧の定格の範囲内において出力電圧の応答性の向上と出力電圧のリプルの低減を両立した、安価で小サイズの電源装置を実現すること。【解決手段】１次側制御部１０１は、交流電源電圧検知部１８０により検知された交流電源の電圧が大きいほどフィードバック電圧Ｖｆｂに対するＦＥＴ１１の導通時間ＴＩＭＥ１が小さくなるように、かつ、フィードバック電圧Ｖｆｂの変動量に対するＦＥＴ１１の導通時間ＴＩＭＥ１の変動量が小さくなるように制御する。【選択図】図１
2019068491.tif 000002
【特許請求の範囲】
【請求項１】
１次側と２次側を絶縁するトランスと、前記トランスの１次側に設けられ、交流電圧を整流平滑した入力電圧を変換して前記トランスの２次側から出力電圧を出力するためにスイッチング動作を行う少なくとも１つのスイッチング素子と、を有する変換手段と、
前記出力電圧を検知する第１の検知手段と、
前記第１の検知手段により検知された電圧に基づいてフィードバック電圧を生成するフィードバック手段と、
前記フィードバック手段により生成されたフィードバック電圧に基づいて前記スイッチング素子の前記スイッチング動作を制御する制御手段と、
前記交流電圧を検知する第２の検知手段と、
を備える電源装置において、
前記制御手段は、前記第２の検知手段により検知された前記交流電圧が大きいほど前記フィードバック電圧に対する前記スイッチング素子の導通時間が小さくなるように、かつ、前記フィードバック電圧の変動量に対する前記スイッチング素子の導通時間の変動量が小さくなるように制御することを特徴とする電源装置。
【請求項２】
前記スイッチング素子の導通時間は、前記フィードバック電圧を変数とする１次関数で表され、前記１次関数の傾き及び切片には、前記交流電圧の逆数が含まれることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御手段は、前記フィードバック電圧が所定値を超えると前記スイッチング素子の導通時間を一定の値に設定し、
前記一定の値は、前記交流電圧が大きいほど小さいことを特徴とする請求項１又は請求項２に記載の電源装置。
【請求項４】
前記出力電圧の目標電圧を切り替える切替手段を備え、
前記制御手段は、前記目標電圧に応じて前記スイッチング素子の導通時間を制御することを特徴とする請求項１から請求項３のいずれか１項に記載の電源装置。
【請求項５】
前記フィードバック手段は、定電圧源を有することを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。
【請求項６】
前記変換手段は、アクティブクランプを用いたフライバック方式のＤＣＤＣコンバータであることを特徴とする請求項１から請求項５のいずれか１項に記載の電源装置。
【請求項７】
記録材に画像形成を行う画像形成手段と、
請求項１から請求項６のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【請求項８】
記録材に画像形成を行う画像形成手段と、
請求項４に記載の電源装置と、
前記切替手段に前記出力電圧の目標電圧を切り替えるよう指示する信号を出力するコントローラと、
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び画像形成装置に関し、特に、電源装置のコストアップやサイズアップを最小限に抑える制御技術に関する。
【背景技術】
【０００２】
電源装置は、一般的に、出力電圧からフィードバック部を介して得られた電圧（以下、フィードバック電圧という）に応じてスイッチング素子の導通時間又はオンデューティを決定している。必要な出力電圧を得るために必要な導通時間又はオンデューティは、入力電圧である商用交流電源の交流電圧が低い程大きく、入力電圧が高い程小さい。そのため、入力電圧が低いときは出力電圧の応答性が低く負荷変動による出力電圧の変動が大きくなり、入力電圧が高いときは出力電圧のリプルが大きくなることが多い。入力電圧の定格の範囲内で安定した電源装置を実現するためには、入力電圧等の外乱の影響を最小限に抑えた設計をすることが望ましい。
【０００３】
例えば、特許文献１、特許文献２には、入力電圧の影響を抑えるために、次のような技術が開示されている。すなわち、フィードバック電圧の変動量に対するスイッチング素子の導通時間又はオンデューティの変動量の関係を考慮して、入力電圧に応じて導通時間又はオンデューティを補正している。これにより、いかなる入力電圧においても、出力電圧の応答性と出力電圧のリプルを両立できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−０６８２５４号公報
【特許文献２】特開２０１４−０３９３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の補正は、具体的には入力電圧に応じてフィードバック電圧とスイッチング素子の導通時間又はオンデューティの関係を示す関数の傾きを補正するものであり、切片の補正については特に考慮されていない。これは、フィードバック電圧の値自体は重要ではないからである。フィードバック部に定電流源回路を使う場合は、フィードバック電圧がどの値であっても、フィードバック電圧の単位時間あたりの変動量は同等だからである。
【０００６】
しかし、コストダウンを目的として、フィードバック部に高価な定電流源回路を設けずに、定電圧源と抵抗とコンデンサからなるフィルタ回路を用いる場合は、フィードバック電圧の値によって、フィードバック電圧の単位時間あたりの変動量が変わってしまう。これは、フィードバック電圧の値によって、電源装置のフィードバック制御の応答性が変わることを意味する。これにより、入力電圧の影響を受けた電源装置となるため、出力電圧の応答性とリプルの改善との両立が難しくなったり、設計時における評価工数の増加につながったりするおそれがある。
【０００７】
本発明は、このような状況のもとでなされたもので、入力電圧の定格の範囲内において出力電圧の応答性の向上と出力電圧のリプルの低減を両立した、安価で小サイズの電源装置を実現することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００９】
（１）１次側と２次側を絶縁するトランスと、前記トランスの１次側に設けられ、交流電圧を整流平滑した入力電圧を変換して前記トランスの２次側から出力電圧を出力するためにスイッチング動作を行う少なくとも１つのスイッチング素子と、を有する変換手段と、前記出力電圧を検知する第１の検知手段と、前記第１の検知手段により検知された電圧に基づいてフィードバック電圧を生成するフィードバック手段と、前記フィードバック手段により生成されたフィードバック電圧に基づいて前記スイッチング素子の前記スイッチング動作を制御する制御手段と、前記交流電圧を検知する第２の検知手段と、を備える電源装置において、前記制御手段は、前記第２の検知手段により検知された前記交流電圧が大きいほど前記フィードバック電圧に対する前記スイッチング素子の導通時間が小さくなるように、かつ、前記フィードバック電圧の変動量に対する前記スイッチング素子の導通時間の変動量が小さくなるように制御することを特徴とする電源装置。
【００１０】
（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【００１１】
本発明によれば、入力電圧の定格の範囲内において出力電圧の応答性の向上と出力電圧のリプルの低減を両立した、安価で小サイズの電源装置を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１、２の電源装置の回路図
【図２】実施例１、２の入出力と制御ブロック図
【図３】実施例１と従来のブロックＤをグラフで説明する図
【図４】実施例２のブロックＤをグラフで説明する図
【図５】実施例３の画像形成装置を示す概略図
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。
【実施例１】
【００１４】
［電源装置］
実施例１の電源装置の回路について、図１を用いて説明する。交流電源ＡＣ１１から出力される交流電圧は、ブリッジダイオードＢＤ１１で全波整流され、平滑用コンデンサＣ１１で平滑される。平滑用コンデンサＣ１１の高電圧側の電位をＤＣＨ、低電圧側の電位をＤＣＬとする。また、ＤＣＨとＤＣＬの差分を入力電圧Ｖｉｎとする。変換手段である絶縁型ＤＣＤＣコンバータ１００は、平滑用コンデンサＣ１１に充電された入力電圧Ｖｉｎから、トランスＴ１１を介して、絶縁された２次側に電源電圧Ｖｏｕｔ（出力電圧）を出力する。実施例１における絶縁型ＤＣＤＣコンバータ１００の方式はアクティブクランプを用いたフライバック電源であるが、一石を使ったフライバック方式でもよい。トランスＴ１１は、１次側に１次巻線Ｐ１、補助巻線Ｐ２を、２次側に２次巻線Ｓ１を備えた絶縁型のトランスである。１次巻線Ｐ１から、２次巻線Ｓ１にはスイッチング動作によってエネルギーを供給している。
【００１５】
トランスＴ１１の１次巻線Ｐ１と直列に第１のスイッチング素子である電界効果トランジスタ１１（以下、ＦＥＴ１１とする）が接続されている。電圧クランプ用のコンデンサＣ１２と第２のスイッチング素子である電界効果トランジスタ１２（以下、ＦＥＴ１２とする）が直列に接続されている。コンデンサＣ１２とＦＥＴ１２が直列に接続された回路は、１次巻線Ｐ１に並列に接続されている。共振コンデンサＣ１３は、ＦＥＴ１１に並列に接続されている。共振コンデンサＣ１３を設けずに、ＦＥＴ１１に存在するドレイン端子とソース端子間の寄生容量を用いてもよい。
【００１６】
ＦＥＴ１１及びＦＥＴ１２のオンオフは、制御手段である１次側制御部１０１によって制御される。１次側制御部１０１がＦＥＴ１１のオンオフ信号ＤＬ及びＦＥＴ１２のオンオフ信号ＤＨを出力すると、駆動部１０２がこれを受信する。駆動部１０２は、駆動信号ＤＬ’をＦＥＴ１１のゲート端子に出力し、駆動信号ＤＨ’をＦＥＴ１２のゲート端子に出力する。駆動部１０２は、ＦＥＴ１２を駆動するため、コンデンサＣ１７及びダイオードＤ１２で構成されるチャージポンプ回路によって、ＶＨ端子とＧＨ端子の間に電源電圧Ｖ１を生成している。ここで、１次側制御部１０１は、アナログ回路で構成されたＩＣでも、発振器等によって生成されたクロック信号に基づいて演算処理を行うデジタル演算制御手段（ＣＰＵ、ＡＳＩＣなど）でもよい。
【００１７】
１次側電源生成部１１０について説明する。１次側電源生成部１１０では、トランスＴ１１の補助巻線Ｐ２に発生したフォワード電圧をダイオードＤ１１とコンデンサＣ１５で整流平滑して、電源電圧Ｖ１を生成している。電源電圧Ｖ１は、ＦＥＴ１１とＦＥＴ１２を駆動する駆動部１０２に供給されるため、例えば最低１０Ｖ以上となるように設定される。なお、電源電圧Ｖ１は、補助巻線Ｐ２に発生するフライバック電圧を整流平滑して生成してもよい。１次側電源生成部１１０は、また、電源電圧Ｖ１からシリーズレギュレータＲＥＧ１０３（以下、ＲＥＧ１０３とする）を介して電源電圧Ｖ２を生成している。電源電圧Ｖ２は、１次側制御部１０１及びフィードバック部１４０に供給される。１次側制御部１０１とフィードバック部１４０では、制御上安定した電圧が必要となる。補助巻線Ｐ２を整流平滑した状態の電源電圧Ｖ１は変動が大きく安定しないため、ＲＥＧ１０３を設けて安定した電源電圧Ｖ２を生成している。絶縁型ＤＣＤＣコンバータ１００の２次側では、トランスＴ１１の２次巻線Ｓ１に生じたフライバック電圧がダイオードＤ１３及び平滑用コンデンサＣ１８で整流平滑され、電源電圧Ｖｏｕｔが生成される。
【００１８】
フィードバック手段であるフィードバック部１４０について説明する。フィードバック部１４０は、電源電圧Ｖｏｕｔを所定の一定電圧（以後、目標電圧と記載する）に制御するための回路である。電源電圧Ｖｏｕｔの電圧値は、シャントレギュレータＩＣ１１のリファレンス端子ＲＥＦに入力される電圧Ｖｒｅｆの電源電圧Ｖｏｕｔに対する分圧比によって設定される。すなわち、分圧抵抗Ｒ１９、Ｒ２０によって電源電圧Ｖｏｕｔが設定される。なお、電圧Ｖｒｅｆは、シャントレギュレータＩＣ１１内部の基準電圧Ｖｓｈと同電位である。電源電圧Ｖｏｕｔが目標電圧より高くなるとシャントレギュレータＩＣ１１のカソード端子Ｋが電流を引込み、プルアップ抵抗Ｒ１８を介してフォトカプラＰＣ１２の２次側ダイオードが導通する。その後、フォトカプラＰＣ１２の１次側トランジスタが動作すると、コンデンサＣ１６に充電された電荷が放電される。フォトカプラＰＣ１２の１次側トランジスタは、コレクタ端子が抵抗Ｒ１７を介して電源電圧Ｖ２にプルアップされ、エミッタ端子がＤＣＬに接続されている。コンデンサＣ１６に充電された電荷が放電されると、１次側制御部１０１のＦＢ端子の電圧が低下する。
【００１９】
また、電源電圧Ｖｏｕｔが目標電圧より低くなると、電源電圧Ｖ２から抵抗Ｒ１７を介してコンデンサＣ１６に充電電流が流れるため、１次側制御部１０１のＦＢ端子の電圧が上昇する。１次側制御部１０１は、ＦＢ端子に入力された電圧信号に基づき、ＦＥＴ１１及びＦＥＴ１２をオンオフすることで、電源電圧Ｖｏｕｔを目標電圧に維持するよう制御する。なお、電源電圧Ｖ２から抵抗Ｒ１７を介してコンデンサＣ１６に充電されるときに流れる電流をＩｆｂ、コンデンサＣ１６に充電された電荷がフォトカプラＰＣ１２を介して放電するときに流れる電流をＩｃとする。また、１次側制御部１０１のＦＢ端子の電圧を電圧Ｖｆｂとする。
【００２０】
切替手段である出力電圧切替え部１６０について説明する。出力電圧切替え部１６０は、電源電圧Ｖｏｕｔの目標電圧を切り替える機能を有する。電源装置が搭載される装置の制御部等（不図示）によってＶｏｕｔ＿ＣＨＧ信号がローレベルとなったときは、第１の出力切替えスイッチである電界効果トランジスタ１６（以下、ＦＥＴ１６とする）がオフする。このため、フィードバック部１４０では、上述した通りの動作、すなわち、電源電圧Ｖｏｕｔが分圧抵抗Ｒ１９、Ｒ２０によって設定されるフィードバック制御が行われる。ローレベルのＶｏｕｔ＿ＣＨＧ信号が出力されると、第２の出力切替えスイッチである電界効果トランジスタ１７（以下、ＦＥＴ１７とする）もオフする。これにより、フォトカプラＰＣ１３の２次側ダイオードに流れる電流は停止し、フォトカプラＰＣ１３の１次側トランジスタがオフする。フォトカプラＰＣ１３の１次側トランジスタは、コレクタ端子が抵抗Ｒ２５を介して電源電圧Ｖ２にプルアップされ、エミッタ端子がＤＣＬに接続されている。フォトカプラＰＣ１３の１次側トランジスタがオフすると、１次側制御部１０１の２４／５端子にハイレベルの信号が入力される。
【００２１】
一方、ハイレベルのＶｏｕｔ＿ＣＨＧ信号が出力されると、ＦＥＴ１６がオンして、抵抗Ｒ２０と抵抗Ｒ２４とが並列に接続された状態となる。これにより、シャントレギュレータＩＣ１１のＲＥＦ端子に入力される電圧の電源電圧Ｖｏｕｔに対する分圧比が変わり、電源電圧Ｖｏｕｔの目標電圧が変わる。ローレベルのＶｏｕｔ＿ＣＨＧ信号が出力されたときと比べて、電源電圧Ｖｏｕｔの目標電圧は大きくなる。実施例１では、Ｖｏｕｔ＿ＣＨＧ信号がローレベルのときの電源電圧Ｖｏｕｔの目標電圧を５Ｖ、Ｖｏｕｔ＿ＣＨＧ信号がハイレベルのときの電源電圧Ｖｏｕｔの目標電圧を２４Ｖとする。また、ハイレベルのＶｏｕｔ＿ＣＨＧ信号が出力されると、ＦＥＴ１７もオンする。電源電圧Ｖｏｕｔから抵抗Ｒ２６を介してフォトカプラＰＣ１３のダイオードに電流が流れることで、フォトカプラＰＣ１３のトランジスタにも、電源電圧Ｖ２から抵抗Ｒ２５を介して電流が流れる。これにより、１次側制御部１０１の２４／５端子にはローレベルの信号が入力される。
【００２２】
第２の検知手段である交流電源電圧検知部１８０について説明する。交流電源電圧検知部１８０は、入力電圧Ｖｉｎを抵抗Ｒ１１と抵抗Ｒ１２で分圧した電圧を、１次側制御部１０１のＡＣＶ端子に入力している。これにより、１次側制御部１０１は、入力電圧Ｖｉｎを検知することができ、検知した入力電圧Ｖｉｎの値から交流電源ＡＣ１１の電圧を算出できる。
【００２３】
［電源装置の各ブロックの入出力］
続いて、実施例１における電源装置の制御について、図１の回路図と図２の制御ブロック図を用いて説明する。なお、図２における各ブロックの名称は、図１で示す名称と一致している。まず、第１の検知手段であるブロックＡは、電源電圧Ｖｏｕｔを入力として、シャントレギュレータＩＣ１１のリファレンス端子ＲＥＦに入力される電圧Ｖｒｅｆを出力とする。Ｖｏｕｔ＿ＣＨＧ信号がローレベルのとき、ブロックＡでは、式（１）で示す通り、電源電圧Ｖｏｕｔを抵抗Ｒ１９と抵抗Ｒ２０とで分圧しており、入出力以外の変数は存在しない。
【数１】
2019068491.tif 000003
ここで、Ｒ１９は抵抗Ｒ１９の抵抗値、Ｒ２０は抵抗Ｒ２０の抵抗値である。なお、Ｖｏｕｔ＿ＣＨＧ信号がハイレベルのときは分圧比が変わり電圧Ｖｒｅｆの値が変わるが、入力が電源電圧Ｖｏｕｔ、出力が電圧Ｖｒｅｆであることに変わりはなく、入出力以外の変数が存在しないことに変わりはない。
【００２４】
次にブロックＢは、電圧ＶｒｅｆとシャントレギュレータＩＣ１１内部の基準電圧Ｖｓｈとの差分電圧Ｖｅｒｒを入力として、フォトカプラＰＣ１２の１次側トランジスタに流れる電流Ｉｃを出力とする。ブロックＢは、式（２）で示すように、差分電圧Ｖｅｒｒの比例値が出力されるよう構成されている。入出力以外の変数は存在しない。
【数２】
2019068491.tif 000004
ここで、αは比例定数である。
【００２５】
次にブロックＣは、フォトカプラＰＣ１２の１次側トランジスタに流れる電流Ｉｃを入力として、ＦＢ端子の電圧である電圧Ｖｆｂを出力とする。ブロックＣは、式（３）で示すように、電流Ｉｃが積分されるよう構成されている。
【数３】
2019068491.tif 000005
ここで、Ｃ１６はコンデンサＣ１６の容量、Ｉｆｂは電源電圧Ｖ２から抵抗Ｒ１７を介してコンデンサＣ１６に充電される電流である。もし、フィードバック部１４０に定電流源を使う場合は、電流Ｉｆｂが一定値であるため、ブロックＣは、電流Ｉｃを積分してＦＢ端子の電圧Ｖｆｂを出力するブロックとなる。また、入出力以外の変数は存在しない。フィードバック部１４０は、ブロックＢでの比例演算とブロックＣでの積分演算とを合わせて、所謂ＰＩ制御を行っている。
【００２６】
一方、実施例１のようにフィードバック部１４０に定電圧源を使う場合は、式（４）で示すように、電流ＩｆｂはＦＢ端子の電圧Ｖｆｂに依存する変数となる。
【数４】
2019068491.tif 000006
ここで、Ｖ２は電源電圧Ｖ２の電圧、Ｒ１７は抵抗Ｒ１７の抵抗値である。
【００２７】
式（４）に示すように、電流Ｉｆｂが一定とはならないため、式（３）は、電流Ｉｃを積分してＦＢ端子の電圧Ｖｆｂを出力する式とはならない。式（３）が電流Ｉｃを積分してＦＢ端子の電圧Ｖｆｂを出力する式となるためには、電流Ｉｆｂが一定である必要がある。すなわち、式（４）より、ＦＢ端子の電圧Ｖｆｂが一定である必要がある。以上のことから、フィードバック部１４０に定電圧源を使う場合は、ブロックＣが積分演算となるために、ＦＢ端子の電圧Ｖｆｂが概ね一定となる極めて狭い領域内で使用する必要がある。
【００２８】
次にブロックＤは、１次側制御部１０１のＦＢ端子の電圧Ｖｆｂを入力として、ＦＥＴ１１の導通時間ＴＩＭＥ１を出力とする。なお、ブロックＤの出力をＦＥＴ１１の導通時間ＴＩＭＥ１としているが、絶縁型ＤＣＤＣコンバータ１００に１つのスイッチング素子を用いる場合はそのスイッチング素子のデューティであってもよい。ブロックＤでは、式（５）で示すように、ＦＢ端子の電圧Ｖｆｂの１次関数が演算される。電圧Ｖｆｂの１次関数の傾き及び切片それぞれに、入力電圧Ｖｉｎと反比例する係数が入れられており、ブロックＤは入力電圧Ｖｉｎの影響を受けることになる。演算は、１次側制御部１０１で行われる。
【数５】
2019068491.tif 000007
ここで、γ、δは定数である。また、電圧Ｖｆｂの１次関数の傾きは（γ／Ｖｉｎ）、切片は（δ／Ｖｉｎ）である。１次関数の傾き及び切片には、入力電圧Ｖｉｎの逆数が含まれる。
【００２９】
次にブロックＥは、ＦＥＴ１１の導通時間ＴＩＭＥ１を入力として、電源電圧Ｖｏｕｔを出力とする。実施例１における絶縁型ＤＣＤＣコンバータ１００の方式であるアクティブクランプを用いたフライバック電源の電源電圧Ｖｏｕｔは、おおよそ式（６）で表わされる。式（６）で示すように、ＦＥＴ１１の導通時間ＴＩＭＥ１に比例した電源電圧Ｖｏｕｔが出力される。式（６）より、ブロックＥは、入力電圧Ｖｉｎの影響を受けることになる。
【数６】
2019068491.tif 000008
ここで、ＴＩＭＥ２はＦＥＴ１２の導通時間、ＮｒはトランスＴ１１の１次巻線Ｐ１の巻数Ｎｐと２次巻線Ｓ１の巻数Ｎｓとの比（Ｎｐ／Ｎｓ）である。なお、絶縁型ＤＣＤＣコンバータ１００に１つのスイッチング素子を用いる場合、ＴＩＭＥ１は１つのスイッチング素子の導通時間（オン時間）、ＴＩＭＥ２は１つのスイッチング素子の非導通時間（オフ時間）に相当する。
【００３０】
式（６）より、電源電圧Ｖｏｕｔは、ＦＥＴ１１の導通時間ＴＩＭＥ１とＦＥＴ１２の導通時間ＴＩＭＥ２との比及び入力電圧Ｖｉｎによって決定されることがわかる。したがって、電源電圧Ｖｏｕｔを一定に制御するためには、ＦＥＴ１１の導通時間ＴＩＭＥ１もしくはＦＥＴ１２の導通時間ＴＩＭＥ２、又はその両方を変化させて、ＦＥＴ１１の導通時間ＴＩＭＥ１とＦＥＴ１２の導通時間ＴＩＭＥ２との比を制御すればよい。実施例１では、例えば、ＦＥＴ１２の導通時間ＴＩＭＥ２を固定してＦＥＴ１１の導通時間ＴＩＭＥ１を変化させることで、電源電圧Ｖｏｕｔを一定に制御している。
【００３１】
ブロックＤとブロックＥを合わせると、式（５）、式（６）より、式（７）が導かれる。
【数７】
2019068491.tif 000009
式（７）より、入力電圧Ｖｉｎの影響が削除されていることがわかる。これは、ブロックＤにおいて、傾き及び切片に入力電圧Ｖｉｎに反比例する係数を入れたためである。これにより、電源電圧Ｖｏｕｔを一定に制御するために、ＦＢ端子の電圧Ｖｆｂをほぼ一定に保てることになる。ＦＢ端子の電圧Ｖｆｂを一定に保つことで、前述した、ブロックＣにおける積分演算が可能となる。なお、従来の絶縁型ＤＣＤＣコンバータ１００は、ブロックＤにおいて、式（８）のように、導通時間ＴＩＭＥ１を求める式の傾きにのみ入力電圧Ｖｉｎに反比例する係数を入れている。
【数８】
2019068491.tif 000010
ここで、ε（Ｖｉｎ）は、入力電圧Ｖｉｎの関数となる変数である。
【００３２】
式（６）、式（８）より、式（９）が導かれる。
【数９】
2019068491.tif 000011
式（９）より、出力電圧Ｖｏｕｔを一定に制御するためには、入力電圧Ｖｉｎが変動するとＦＢ端子の電圧Ｖｆｂを変える必要がある、すなわち、ＦＢ端子の電圧Ｖｆｂを一定に保てないことがわかる。なお、フィードバック部１４０に定電流源を使う場合はこれでよい。
【００３３】
［ＴＩＭＥ１とＶｆｂとＶｉｎとの関係］
ブロックＤにおけるＦＢ端子の電圧ＶｆｂとＦＥＴ１１の導通時間ＴＩＭＥ１との関係をグラフ化したものを図３に示す。図３（ａ）が実施例１における関係を示すグラフであり（式（５））、図３（ｂ）が従来における関係を示すグラフである（式（８））。これらのグラフは、横軸にＦＢ端子の電圧Ｖｆｂ、縦軸にＦＥＴ１１の導通時間ＴＩＭＥ１を示す。
【００３４】
図３（ａ）は、ＦＢ端子の電圧ＶｆｂとＦＥＴ１１の導通時間ＴＩＭＥ１が１次関数の関係にある。すなわち、ＦＥＴ１１の導通時間ＴＩＭＥ１はＦＢ端子の電圧Ｖｆｂを変数とする１次関数で表すことができ、１次関数の傾き（γ／Ｖｉｎ）及び切片（δ／Ｖｉｎ）が、入力電圧Ｖｉｎに反比例する。すなわち、入力電圧Ｖｉｎが大きくなるほど傾きは緩やかになり、切片は小さくなる。１次側制御部１０１は、入力電圧Ｖｉｎが大きいほどフィードバック電圧Ｖｆｂに対するＦＥＴ１１の導通時間ＴＩＭＥ１が小さくなるよう、かつ、フィードバック電圧Ｖｆｂの変動量に対するＦＥＴ１１の導通時間ＴＩＭＥ１の変動量が小さくなるよう制御する。
【００３５】
一方、図３（ｂ）は、図３（ａ）同様にＦＢ端子の電圧ＶｆｂとＦＥＴ１１の導通時間ＴＩＭＥ１が１次関数の関係にあり、その傾き（γ／Ｖｉｎ）が入力電圧Ｖｉｎに反比例する。しかし、図３（ｂ）の１次関数の切片（ε（Ｖｉｎ））は入力電圧Ｖｉｎに反比例しない。図３（ｂ）の１次関数の切片は固定値である場合もあれば入力電圧Ｖｉｎの関数である場合もあるが、入力電圧Ｖｉｎに反比例はしない。
【００３６】
以上のように、実施例１では、ＦＢ端子の電圧Ｖｆｂに対するＦＥＴ１１の導通時間又はデューティの関係の傾き及び切片を、入力電圧Ｖｉｎに応じて補正する。なお、図１で説明した通り、１次側制御部１０１は、交流電源電圧検知部１８０によって検知された電圧がＡＣＶ端子に入力されることにより入力電圧Ｖｉｎを検知している。
【００３７】
以上、実施例１によれば、入力電圧の定格の範囲内において出力電圧の応答性の向上と出力電圧のリプルの低減を両立した、安価で小サイズの電源装置を実現することができる。
【実施例２】
【００３８】
本発明の実施例２について説明する。実施例１と異なる点についてのみ説明し、それ以外は説明を省略する。また、実施例１と同じ構成には同じ符号を付し、説明を省略する。
【００３９】
［ＴＩＭＥ１とＶｆｂとＶｉｎとの関係］
ブロックＤにおけるＦＢ端子の電圧ＶｆｂとＦＥＴ１１の導通時間ＴＩＭＥ１との関係をグラフ化したものを図４に示す。図４は、実施例１と同様に、ＦＢ端子の電圧ＶｆｂとＦＥＴ１１の導通時間ＴＩＭＥ１が１次関数の関係にあり、１次関数の傾き及び切片が、入力電圧Ｖｉｎに反比例する。ＦＢ端子の電圧Ｖｆｂが上限値Ｖｆｂ（ｕ）（所定値）を超えると、ＦＥＴ１１の導通時間ＴＩＭＥ１は一定となる。これにより、ＦＢ端子の電圧Ｖｆｂに何らかの異常が発生した場合でも、ＦＥＴ１１の導通時間ＴＩＭＥ１を必要以上に大きくすることを防ぐことができる。導通時間ＴＩＭＥ１が必要以上に大きいと、大きな電流が流れることでＦＥＴ１１等の素子が発熱し、素子の損傷や動作寿命の低下につながる可能性がある。このため、ＴＩＭＥ１に上限を設けることで、ＦＥＴ１１に大きな電流が流れることを防止できる。
【００４０】
以上のように、ＦＥＴ１１の導通時間ＴＩＭＥ１に上限を設ける。これにより、異常時においても可能な限り素子の損傷を防ぎつつ、入力電圧Ｖｉｎの定格の電圧範囲内において電源電圧Ｖｏｕｔの高応答性と低リプルを両立した、安価、小サイズな電源装置を実現できる。
【００４１】
以上、実施例２によれば、入力電圧の定格の範囲内において出力電圧の応答性の向上と出力電圧のリプルの低減を両立した、安価で小サイズの電源装置を実現することができる。
【実施例３】
【００４２】
実施例１、２で説明した電源装置は、例えば画像形成装置の低圧電源、すなわちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。
【００４３】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図５に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置を電源装置４００として備えている。なお、実施例１、２の電源装置を適用可能な画像形成装置は、図５に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する１次転写部と、中間転写ベルト上のトナー像をシートに転写する２次転写部を備える画像形成装置であってもよい。
【００４４】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、電源装置４００は、例えばコントローラ３２０に電力を供給する。また、電源装置４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。
【００４５】
実施例３の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラ３２０のみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。すなわち、実施例３の画像形成装置では、省電力モード時に、コントローラ３２０が、電源電圧Ｖｏｕｔの目標電圧を切り替えるよう指示する信号であるＶｏｕｔ＿ＣＨＧ信号をローレベルにして電源電圧Ｖｏｕｔの目標電圧を５Ｖとする。一方、画像形成を行う通常モードでは、コントローラ３２０がＶｏｕｔ＿ＣＨＧ信号をハイレベルにして電源電圧Ｖｏｕｔの目標電圧を２４Ｖとする。いずれのモードにおいても、電源装置４００のＦＥＴ１１の導通時間ＴＩＭＥ１がＦＢ端子の電圧Ｖｆｂを変数とした１次関数として求められる際の１次関数の傾き及び切片が入力電圧Ｖｉｎに反比例する。このため、電源電圧Ｖｏｕｔが入力電圧Ｖｉｎに依存することがなくなる。これにより、１次側制御部１０１のＦＢ端子の電圧Ｖｆｂを一定にしてブロックＣの積分を行うことができ、電源電圧Ｖｏｕｔを一定に制御することができる。
【００４６】
以上、実施例３によれば、入力電圧の定格の範囲内において出力電圧の応答性の向上と出力電圧のリプルの低減を両立した、安価で小サイズの電源装置を実現することができる。
【符号の説明】
【００４７】
１００      絶縁型ＤＣＤＣコンバータ
１０１      １次側制御部
１４０      フィードバック部
１８０      交流電源電圧検知部
ＦＥＴ１１  第１のスイッチング素子
【図１】
2019068491.tif 000012
【図２】
2019068491.tif 000013
【図３】
2019068491.tif 000014
【図４】
2019068491.tif 000015
【図５】
2019068491.tif 000016