(57)【要約】【課題】  集積度が向上された３次元半導体メモリ素子を提供する。【解決手段】  本発明は半導体メモリ素子に関し、さらに詳細には、基板上に垂直方向に積層された複数のメモリセルトランジスタと、少なくとも１つの前記メモリセルトランジスタのソースと連結される第１導電ラインと、前記メモリセルトランジスタのゲートと連結される第２導電ラインと、前記少なくとも１つのメモリセルトランジスタのドレインに連結されたキャパシターと、を含む。前記キャパシターは、前記ドレインから前記基板の上面と平行である第１方向に水平に延長される第１電極を含み、前記第１及び第２導電ラインのうちの１つは、前記第１方向と交差する第２方向に水平に延長され、前記第１及び第２導電ラインのうちの他の１つは、前記基板の上面と垂直になる第３方向に、垂直に延長される。【選択図】      図２
2019068067.tif 000002
【特許請求の範囲】
【請求項１】
基板上に垂直方向に積層された複数のメモリセルトランジスタと、
少なくとも１つの前記メモリセルトランジスタのソースと連結される第１導電ラインと、
前記メモリセルトランジスタのゲートと連結される第２導電ラインと、
前記少なくとも１つのメモリセルトランジスタのドレインに連結されたキャパシターと、を含み、
前記キャパシターは、前記ドレインから、前記基板の上面と平行である第１方向に水平に延長される第１電極を含み、
前記第１及び第２導電ラインのうちの１つは、前記第１方向と交差する第２方向に水平に延長され、
前記第１及び第２導電ラインのうちの他の１つは、前記基板の上面と垂直になる第３方向に、垂直に延長される、半導体メモリ素子。
【請求項２】
前記少なくとも１つのメモリセルトランジスタは、前記ソース、前記ドレイン、及びこれらの間に介在されたチャネルを有する半導体パターンを含み、
前記半導体パターンは、前記第１導電ラインから前記第１方向に延長される、請求項１に記載の半導体メモリ素子。
【請求項３】
前記半導体パターン及び前記第１電極は、互いに同一なレベルに位置し、
前記半導体パターン及び前記第１電極は、前記第１方向に並べて整列される、請求項２に記載の半導体メモリ素子。
【請求項４】
前記第２導電ラインは、前記メモリセルトランジスタの各々のチャネルを囲む、請求項１に記載の半導体メモリ素子。
【請求項５】
前記キャパシターは、
前記第１電極を覆う誘電膜と、
前記誘電膜上の第２電極と、をさらに含む、請求項１に記載の半導体メモリ素子。
【請求項６】
前記第１電極は、前記ドレインと連結された一端、及び前記一端とは反対側の他端を含み、
前記一端と前記他端とを継ぐ仮想の線が前記第１方向と平行である、請求項１に記載の半導体メモリ素子。
【請求項７】
前記第１電極の前記他端に連結されて、前記第１電極を支持する第１支持膜、をさらに含む請求項６に記載の半導体メモリ素子。
【請求項８】
前記第１電極の前記一端と前記他端との間に配置されて、前記第１電極を支持する第２支持膜、をさらに含む請求項７に記載の半導体メモリ素子。
【請求項９】
前記メモリセルトランジスタのチャネルに隣接し、前記第２導電ラインと平行に延長されるバックゲートライン、をさらに含む請求項１に記載の半導体メモリ素子。
【請求項１０】
基板上に互いに離隔されて垂直方向に積層された複数の構造体を含み、
各々の前記構造体は、
第１不純物領域、チャネル領域、及び第２不純物領域を有する半導体パターンと、
前記第２不純物領域に連結された、キャパシターの第１電極と、を含み、
各々の前記構造体は、前記基板の上面と平行である第１方向に水平に延長される、半導体メモリ素子。
【請求項１１】
前記構造体の各々の前記半導体パターン及び前記第１電極は、互いに同一なレベルに位置し、
前記構造体の各々の前記半導体パターン及び前記第１電極は、前記第１方向に並べて整列される、請求項１０に記載の半導体メモリ素子。
【請求項１２】
前記構造体は、互いに垂直方向に重なり合う、請求項１０に記載の半導体メモリ素子。
【請求項１３】
少なくとも１つの前記構造体の前記半導体パターンの前記第１不純物領域と連結された第１導電ラインと、
前記構造体の前記半導体パターンの前記チャネル領域を囲む第２導電ラインと、をさらに含み、
前記第１導電ラインは、前記第１方向と交差する第２方向に、水平に延長され、
前記第２導電ラインは、前記基板の上面と垂直になる第３方向に、垂直に延長される、請求項１０に記載の半導体メモリ素子。
【請求項１４】
前記構造体の前記半導体パターンの前記チャネル領域を囲むバックゲートラインをさらに含み、
前記バックゲートラインは、前記第２導電ラインと平行に前記第３方向に延長される、請求項１３に記載の半導体メモリ素子。
【請求項１５】
前記キャパシターは、
前記構造体の前記第１電極を覆う誘電膜と、
前記誘電膜上に提供され、前記第１電極を共通に覆う第２電極と、をさらに含む、請求項１０に記載の半導体メモリ素子。
【請求項１６】
前記構造体の前記第１電極の一端に共通に連結されて、前記第１電極を支持する支持膜、をさらに含む請求項１０に記載の半導体メモリ素子。
【請求項１７】
基板上に垂直方向に積層された複数の層を有する積層構造体と、
前記積層構造体を貫通し、前記基板の上面に垂直に延長される第１導電ラインと、を含み、
前記積層構造体の前記層の各々は、
前記基板の上面に平行である第１方向に水平に延長される第１延長部と、
前記第１延長部から前記第１方向と交差する第２方向に水平に延長される第２延長部と、を含み、
前記第１延長部は、第２導電ラインを含み、
前記第２延長部は、半導体パターン及び前記半導体パターンに連結された第１電極を含み、
前記半導体パターンは、前記第２導電ラインと前記第１電極との間に介在され、
前記第１導電ラインは、前記半導体パターンを囲む、半導体メモリ素子。
【請求項１８】
前記半導体パターンは、第１不純物領域、第２不純物領域、及び前記第１及び第２不純物領域の間のチャネル領域を含み、
前記第２導電ラインは、前記第１不純物領域に連結され、
前記第１電極は、前記第２不純物領域に連結される、請求項１７に記載の半導体メモリ素子。
【請求項１９】
前記第２延長部は、前記積層構造体の各々の前記層内に複数に提供され、
複数の前記第２延長部は、前記第１延長部に共通に連結され、
前記第２延長部は、前記第１方向に互いに離隔されて配列される、請求項１７に記載の半導体メモリ素子。
【請求項２０】
前記積層構造体の一側に配置されて、前記層の前記第１電極を共通に連結する支持膜、をさらに含む請求項１７に記載の半導体メモリ素子。
【請求項２１】
前記層の前記第１電極を覆う誘電膜と、
前記誘電膜上に提供され、前記第１電極を共通に覆う第２電極と、をさらに含み、
前記第１電極、前記誘電膜、及び前記第２電極は、キャパシターを構成する、請求項１７に記載の半導体メモリ素子。
【請求項２２】
前記第１導電ラインは、前記半導体パターンの上面、底面、及び両側壁を囲む、請求項１７に記載の半導体メモリ素子。
【請求項２３】
前記第２導電ラインと前記第１電極とは、互いに同一な導電物質を含む、請求項１７に記載の半導体メモリ素子。
【請求項２４】
前記第１導電ラインと前記半導体パターンとの間に介在されたゲート絶縁膜をさらに含む請求項１７に記載の半導体メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子に係り、さらに詳細には集積度が向上された３次元半導体メモリ素子に係る。
【背景技術】
【０００２】
消費者が要求する優れた性能及び低廉な価額を充足させるために半導体素子の集積度を増加させることが要求されている。半導体素子の場合、その集積度は製品の価額を決定する重要な要因であるので、特に増加された集積度が要求されている。従来の２次元又は平面的な半導体素子の場合、その集積度は単位メモリセルが占有する面積によって主に決定されるので、微細パターン形成技術の水準に大きく影響を受ける。しかし、パターンの微細化のためには超高価の装備を必要とするので、２次元半導体素子の集積度は増加しているが、相変わらず制限的である。したがって、３次元的に配列されるメモリセルを具備する３次元半導体メモリ素子が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７，７８１，７７３号公報
【特許文献２】米国特許第８，２０７，０３２号公報
【特許文献３】米国特許第８，４４１，０５３号公報
【特許文献４】米国特許第８，７８０，６０２号公報
【特許文献５】米国特許第９，５１４，７９２号公報
【特許文献６】米国特許第９，８８７，１９９号公報
【特許文献７】米国特許出願公開第２０１０／０３０８３９０号明細書
【特許文献８】米国特許出願公開第２０１４／０００８７１１号明細書
【特許文献９】米国特許出願公開第２０１６／００６４０７９号明細書
【特許文献１０】米国特許出願公開第２０１７／００５３９０６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は集積度が向上された３次元半導体メモリ素子を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の概念に係る半導体メモリ素子は、基板上に垂直方向に積層された複数のメモリセルトランジスタと、少なくとも１つの前記メモリセルトランジスタのソースと連結される第１導電ラインと、前記メモリセルトランジスタのゲートと連結される第２導電ラインと、前記少なくとも１つのメモリセルトランジスタのドレインに連結されたキャパシターと、を含むことができる。前記キャパシターは、前記ドレインから前記基板の上面と平行である第１方向に水平に延長される第１電極を含み、前記第１及び第２導電ラインのうちの１つは、前記第１方向と交差する第２方向に水平に延長され、前記第１及び第２導電ラインのうちの他の１つは、前記基板の上面と垂直になる第３方向に、垂直に延長されることができる。
【０００６】
本発明の他の概念に係る半導体メモリ素子は、基板上に互いに離隔されて垂直方向に積層された複数の構造体を含むことができる。各々の前記構造体は、第１不純物領域、チャネル領域及び第２不純物領域を有する半導体パターンと、前記第２不純物領域に連結された、キャパシターの第１電極と、を含み、各々の前記構造体は、前記基板の上面と平行である第１方向に水平に延長されることができる。
【０００７】
本発明のその他の概念に係る半導体メモリ素子は、基板上に垂直方向に積層された複数の層を有する積層構造体と、前記積層構造体を貫通し、前記基板の上面に垂直に延長される第１導電ラインと、を含むことができる。前記積層構造体の前記層の各々は、前記基板の上面に平行である第１方向に水平に延長される第１延長部と、前記第１延長部から前記第１方向と交差する第２方向に水平に延長される第２延長部と、を含み、前記第１延長部は第２導電ラインを含み、前記第２延長部は、半導体パターン及び前記半導体パターンに連結された第１電極を含み、前記半導体パターンは前記第２導電ラインと前記第１電極との間に介在され、前記第１導電ラインは前記半導体パターンを囲むことができる。
【発明の効果】
【０００８】
本発明の実施形態に係る３次元半導体メモリ素子はメモリセルトランジスタ及びキャパシターが３次元的に基板上に積層されることができる。したがって、メモリ素子の集積度を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る３次元半導体メモリ素子のセルアレイを示す簡略回路図である。
【図２】本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。
【図３Ａ】図２のＭ領域を示す断面図である。
【図３Ｂ】図２のＮ領域を示す断面図である。
【図４】本発明の実施形態に係る３次元半導体メモリ素子を説明するためのものであって、図２のＭ領域を示す断面図である。
【図５】本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。
【図６Ａ】図５のＭ領域を示す断面図である。
【図６Ｂ】図５のＮ領域を示す断面図である。
【図７】本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。
【図８】図７のＭ領域を示す断面図である。
【図９】本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。
【図１０】本発明の実施形態に係る３次元半導体メモリ素子を示す平面図である。
【図１１Ａ】図１０のＡ−Ａ’線に沿う断面図である。
【図１１Ｂ】図１０のＢ−Ｂ’線に沿う断面図である。
【図１１Ｃ】図１０のＣ−Ｃ’線に沿う断面図である。
【図１２】本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。
【図１３】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図１４】図１３のＡ−Ａ’線に沿う断面図である。
【図１５】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図１６Ａ】図１５のＡ−Ａ’線に沿う断面図である。
【図１６Ｂ】図１５のＢ−Ｂ’線に沿う断面図である。
【図１７】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図１８Ａ】図１７のＡ−Ａ’線に沿う断面図である。
【図１８Ｂ】図１７のＢ−Ｂ’線に沿う断面図である。
【図１９】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図２０Ａ】図１９のＡ−Ａ’線に沿う断面図である。
【図２０Ｂ】図１９のＢ−Ｂ’線に沿う断面図である。
【図２０Ｃ】図１９のＣ−Ｃ’線に沿う断面図である。
【図２１】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図２２Ａ】図２１のＡ−Ａ’線に沿う断面図である。
【図２２Ｂ】図２１のＢ−Ｂ’線に沿う断面図である。
【図２２Ｃ】図２１のＣ−Ｃ’線に沿う断面図である。
【図２３】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図２４Ａ】図２３のＡ−Ａ’線に沿う断面図である。
【図２４Ｂ】図２３のＢ−Ｂ’線に沿う断面図である。
【図２４Ｃ】図２３のＣ−Ｃ’線に沿う断面図である。
【図２５】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図２６Ａ】図２５のＡ−Ａ’線に沿う断面図である。
【図２６Ｂ】図２５のＢ−Ｂ’線に沿う断面図である。
【図２６Ｃ】図２５のＣ−Ｃ’線に沿う断面図である。
【図２７】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図２８Ａ】図２７のＡ−Ａ’線に沿う断面図である。
【図２８Ｂ】図２７のＢ−Ｂ’線に沿う断面図である。
【図２８Ｃ】図２７のＣ−Ｃ’線に沿う断面図である。
【図２９】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図３０Ａ】図２９のＡ−Ａ’線に沿う断面図である。
【図３０Ｂ】図２９のＢ−Ｂ’線に沿う断面図である。
【図３０Ｃ】図２９のＣ−Ｃ’線に沿う断面図である。
【図３１】本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。
【図３２Ａ】図３１のＡ−Ａ’線に沿う断面図である。
【図３２Ｂ】図３１のＢ−Ｂ’線に沿う断面図である。
【図３２Ｃ】図３１のＣ−Ｃ’線に沿う断面図である。
【発明を実施するための形態】
【００１０】
図１は本発明の実施形態に係る３次元半導体メモリ素子のセルアレイを示す簡略回路図である。図１を参照すれば、本発明の実施形態に係る３次元半導体メモリ素子のセルアレイは複数のサブセルアレイＳＣＡを含む。サブセルアレイＳＣＡは第２方向Ｄ２に沿って配列される。
【００１１】
各々のサブセルアレイＳＣＡは複数のビットラインＢＬ、複数のワードラインＷＬ、及び複数のメモリセルトランジスタＭＣＴを含む。１つのワードラインＷＬと１つのビットラインＢＬとの間に１つのメモリセルトランジスタＭＣＴが配置される。
【００１２】
ビットラインＢＬは基板から離隔されて、前記基板上に配置される導電性パターン（例えば、金属ライン）である。ビットラインＢＬは第１方向Ｄ１に延長される。１つのサブセルアレイＳＣＡ内のビットラインＢＬは垂直になる方向（即ち、第３方向Ｄ３）に互いに離隔される。
【００１３】
ワードラインＷＬは基板から垂直になる方向（即ち、第３方向Ｄ３）に延長される導電性パターン（例えば、金属ライン）である。１つのサブセルアレイＳＣＡ内のワードラインＷＬは第１方向Ｄ１に互いに離隔される。
【００１４】
メモリセルトランジスタＭＣＴのゲートはワードラインＷＬに連結され、メモリセルトランジスタＭＣＴのソースはビットラインＢＬに連結される。各々のメモリセルトランジスタＭＣＴはキャパシターＤＳを含む。例えば、メモリセルトランジスタＭＣＴのドレインはキャパシターＤＳに連結される。
【００１５】
図２は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図３Ａは図２のＭ領域を示す断面図である。図３Ｂは図２のＮ領域を示す断面図である。
【００１６】
図１、図２、図３Ａ、及び図３Ｂを参照すれば、図１を参照して説明した複数のサブセルアレイＳＣＡのうちの１つが基板１００上に提供されている。基板１００はシリコン基板、ゲルマニウム基板、又はシリコン−ゲルマニウム基板である。
【００１７】
具体的に、基板１００上に第１乃至第３層Ｌ１、Ｌ２、Ｌ３を含む積層構造体ＳＳが提供される。積層構造体ＳＳの第１乃至第３層Ｌ１、Ｌ２、Ｌ３は垂直になる方向（即ち、第３方向Ｄ３）に互いに離隔されて積層される。第１乃至第３層Ｌ１、Ｌ２、Ｌ３の各々は、複数の半導体パターンＳＰ、複数の第１電極ＥＬ１、及び第１導電ラインＣＬ１を含む。
【００１８】
半導体パターンＳＰは、第１導電ラインＣＬ１から第２方向Ｄ２に延長されるライン形状、バー（ｂａｒ）形状、又は柱形状を有する。一例として、半導体パターンＳＰはシリコン、ゲルマニウム、又はシリコン−ゲルマニウムを含む。各々の半導体パターンＳＰはチャネル領域ＣＨ、第１不純物領域ＳＤ１、及び第２不純物領域ＳＤ２を含む。
【００１９】
チャネル領域ＣＨは第１及び第２不純物領域ＳＤ１、ＳＤ２の間に介在される。チャネル領域ＣＨは図１を参照して説明したメモリセルトランジスタＭＣＴのチャネルに該当される。第１及び第２不純物領域ＳＤ１、ＳＤ２は図１を参照して説明したメモリセルトランジスタＭＣＴのソース及びドレインに該当される。第１及び第２不純物領域ＳＤ１、ＳＤ２は半導体パターンＳＰに不純物がドーピングされた領域である。したがって、第１及び第２不純物領域ＳＤ１、ＳＤ２はｎ型又はｐ型の導電型を有する。
【００２０】
半導体パターンＳＰの一端に第１電極ＥＬ１が各々連結される。再び言えば、半導体パターンＳＰの第２不純物領域ＳＤ２に第１電極ＥＬ１が各々連結される。第１電極ＥＬ１は、半導体パターンＳＰから水平に第２方向Ｄ２に延長される。第１電極ＥＬ１はライン形状、バー形状、又は柱形状を有する。
【００２１】
第１電極ＥＬ１の各々の一端は半導体パターンＳＰの第２不純物領域ＳＤ２に連結され、第１電極ＥＬ１の各々の他端は支持膜ＳＵＰと連結される。第１電極ＥＬ１の各々の前記一端と前記他端とを継ぐ仮想の線が定義される。前記仮想の線は基板１００の上面に平行に延長される。前記仮想の線は第２方向Ｄ２と平行である。
【００２２】
支持膜ＳＵＰは第１電極ＥＬ１を物理的に支持して、第１電極ＥＬ１が曲がらないようにする。支持膜ＳＵＰは複数の第１電極ＥＬ１と共通に連結する。支持膜ＳＵＰは絶縁物質を含み、前記絶縁物質はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちのいずれか１つである。
【００２３】
第１導電ラインＣＬ１は第１方向Ｄ１に延長されるライン形状又はバー形状を有する。第１導電ラインＣＬ１は第３方向Ｄ３に沿って互いに離隔されて積層される。第１導電ラインＣＬ１は導電物質を含む。一例として、前記導電物質はドーピングされた半導体物質（ドーピングされたシリコン、ドーピングされたゲルマニウム等）、導電性金属窒化膜（窒化チタニウム、窒化タンタル等）、金属（タングステン、チタニウム、タンタル等）、及び金属−半導体化合物（タングステンシリサイド、コバルトシリサイド、チタニウムシリサイド等）のうちのいずれか１つである。第１導電ラインＣＬ１は図１を参照して説明したビットラインＢＬである。
【００２４】
第１乃至第３層Ｌ１、Ｌ２、Ｌ３のうち代表的に第１層Ｌ１に関して詳細に説明する。第１層Ｌ１の半導体パターンＳＰは第１方向Ｄ１に互いに離隔されて配列される。第１層Ｌ１の半導体パターンＳＰは互いに同一な第１レベルに位置する。第１層Ｌ１の第１導電ラインＣＬ１は、第１層Ｌ１の半導体パターンＳＰの第１不純物領域ＳＤ１と連結される。再び言えば、第１層Ｌ１の第１導電ラインＣＬ１は第１不純物領域ＳＤ１と連結し、第１方向Ｄ１に延長される。一例として、第１導電ラインＣＬ１は半導体パターンＳＰが位置する前記第１レベルに位置する。
【００２５】
第１層Ｌ１の第１電極ＥＬ１は第１層Ｌ１の半導体パターンＳＰから水平に第２方向Ｄ２に延長される。第１層Ｌ１の第１電極ＥＬ１は第１方向Ｄ１に互いに離隔されて配列される。第１層Ｌ１の第１電極ＥＬ１は互いに同一な前記第１レベルに位置する。第１電極ＥＬ１は導電物質を含み、前記導電物質はドーピングされた半導体物質、導電性金属窒化膜、金属、及び金属−半導体化合物のうちのいずれか１つである。第１電極ＥＬ１は第１導電ラインＣＬ１と実質的に同一な物質を含む。
【００２６】
第２層Ｌ２及び第３層Ｌ３に関する具体的な説明は先に説明した第１層Ｌ１と実質的に同一である。第２層Ｌ２の第１導電ラインＣＬ１、半導体パターンＳＰ、及び第１電極ＥＬ１は前記第１レベルより高い第２レベルに位置する。第３層Ｌ３の第１導電ラインＣＬ１、半導体パターンＳＰ、及び第１電極ＥＬ１は前記第２レベルより高い第３レベルに位置する。
【００２７】
図３Ａを再び参照すれば、積層構造体ＳＳの第１電極ＥＬ１の表面を覆う誘電膜ＤＬが提供される。誘電膜ＤＬは第１電極ＥＬ１の表面上で均一な厚さを有する。例えば、誘電膜ＤＬはハフニウム酸化物、ジルコニウム酸化物、アルミニウム酸化物、ランタン酸化物、タンタル酸化物、及びチタニウム酸化物のような金属酸化物及びＳｒＴｉＯ３（ＳＴＯ）、（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）、ＢａＴｉＯ３、ＰＺＴ、ＰＬＺＴのようなペロブスカイト（ｐｅｒｏｖｓｋｉｔｅ）構造の誘電物質のうちの少なくとも１つを含む。
【００２８】
誘電膜ＤＬ上に第２電極ＥＬ２が提供される。第２電極ＥＬ２は第１電極ＥＬ１を囲む。第２電極ＥＬ２は導電物質を含み、前記導電物質はドーピングされた半導体物質、導電性金属窒化膜、金属、及び金属−半導体化合物のうちのいずれか１つである。各々の第１電極ＥＬ１、誘電膜ＤＬ、及び第２電極ＥＬ２はキャパシターＤＳを構成する。キャパシターＤＳはデータを格納するメモリ要素である。
【００２９】
図１、図２、図３Ａ、及び図３Ｂを再び参照すれば、基板１００上に、積層構造体ＳＳを貫通する第２導電ラインＣＬ２が提供される。第２導電ラインＣＬ２は第３方向Ｄ３に延長されるライン形状、バー形状、又は柱形状を有する。第２導電ラインＣＬ２は第１方向Ｄ１に互いに離隔されて配列される。
【００３０】
各々の第２導電ラインＣＬ２は垂直方向に積層された半導体パターンＳＰを囲み、垂直に延長される。第２導電ラインＣＬ２は半導体パターンＳＰの上面、底面、及び両側壁を覆う（図３Ｂ参照）。第２導電ラインＣＬ２と半導体パターンＳＰとの間にはゲート絶縁膜ＧＩが介在される。再び言えば、本発明の実施形態に係るメモリセルトランジスタＭＣＴはゲート−オール−アラウンド（Ｇａｔｅ  Ａｌｌ  Ａｒｏｕｎｄ）トランジスタである。
【００３１】
ゲート絶縁膜ＧＩはｈｉｇｈ−ｋ誘電膜、シリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちの選択された１つの単一膜又はこれらの組み合わせを含む。一例として、前記ｈｉｇｈ−ｋ誘電膜はハフニウム酸化物、ハフニウムシリコン酸化物、ランタン酸化物、ジルコニウム酸化物、ジルコニウムシリコン酸化物、タンタル酸化物、チタニウム酸化物、バリウムストロンチウムチタニウム酸化物、バリウムチタニウム酸化物、ストロンチウムチタニウム酸化物、リチウム酸化物、アルミニウム酸化物、鉛スカンジウムタンタル酸化物、及び鉛亜鉛ニオブ酸塩のうちの少なくとも１つを含む。
【００３２】
一例として、いずれか１つの第２導電ラインＣＬ２は、第１層Ｌ１の半導体パターンＳＰのうちの第１番目の半導体パターンＳＰ、第２層Ｌ２の半導体パターンＳＰのうちの第１番目の半導体パターンＳＰ、及び第３層Ｌ３の半導体パターンＳＰのうちの第１番目の半導体パターンＳＰを囲む。他の１つの第２導電ラインＣＬ２は、第１層Ｌ１の半導体パターンＳＰのうちの第２番目の半導体パターンＳＰ、第２層Ｌ２の半導体パターンＳＰのうちの第２番目の半導体パターンＳＰ、及び第３層Ｌ３の半導体パターンＳＰのうちの第２番目の半導体パターンＳＰを囲む。
【００３３】
第２導電ラインＣＬ２は導電物質を含み、前記導電物質はドーピングされた半導体物質、導電性金属窒化膜、金属及び金属−半導体化合物のうちのいずれか１つである。第２導電ラインＣＬ２は図１を参照して説明したワードラインＷＬである。
【００３４】
第１層Ｌ１の第１番目の半導体パターンＳＰ及び第１番目の第１電極ＥＬ１は第１構造体を構成する。第２層Ｌ２の第１番目の半導体パターンＳＰ及び第１番目の第１電極ＥＬ１は第２構造体を構成する。第３層Ｌ３の第１番目の半導体パターンＳＰ及び第１番目の第１電極ＥＬ１は第３構造体を構成する。前記第１乃至第３構造体は互いに離隔されて垂直方向に積層される。前記第１乃至第３構造体は垂直方向に重なり合う。前記第１乃至第３構造体の各々は第２方向Ｄ２に水平方向に延長されるライン形状、バー形状、又は柱形状を有する。１つの第２導電ラインＣＬ２が前記第１乃至第３構造体の半導体パターンＳＰを囲む。
【００３５】
図示しなかったが、積層構造体ＳＳ内の空いた空間は絶縁物質で満たされる。例えば、前記絶縁物質はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちの少なくとも１つを含む。
【００３６】
本発明の実施形態に係る３次元半導体メモリ素子は、基板１００上に３次元的に積層されたメモリセルトランジスタＭＣＴ及びこれらに各々連結されて水平方向に延長される第１電極ＥＬ１（即ち、キャパシターＤＳ）を含む。したがって、従来基板上に２次元的に配列されたメモリセルトランジスタ及びこれらに各々連結されて垂直方向に延長される第１電極（即ち、キャパシター）を含むメモリ素子と比較して、素子の集積度を向上させることができる。
【００３７】
図４は本発明の実施形態に係る３次元半導体メモリ素子を説明するためのものであって、図２のＭ領域を示す断面図である。本実施形態では、先に図１、図２、図３Ａ、及び図３Ｂを参照して説明したことと重複する技術的な特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
【００３８】
図１、図２、図３Ｂ、及び図４を参照すれば、各々の第１電極ＥＬ１は半導体柱ＳＰＩ及び半導体柱ＳＰＩの表面を囲む導電膜ＴＭＬを含む。導電膜ＴＭＬは半導体柱ＳＰＩの表面をコンフォーマルに覆う。導電膜ＴＭＬの上には誘電膜ＤＬが提供される。
【００３９】
半導体柱ＳＰＩは、半導体パターンＳＰから水平に第２方向Ｄ２に延長される柱形状を有する。半導体柱ＳＰＩは半導体パターンＳＰと一体に連結される。半導体柱ＳＰＩは半導体パターンＳＰと同一な半導体物質を含む。一例として、半導体柱ＳＰＩはドーピングされた半導体を含む。導電膜ＴＭＬは導電性金属窒化膜、金属、及び金属−半導体化合物のうちのいずれか１つを含む。
【００４０】
図５は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図６Ａは図５のＭ領域を示す断面図である。図６Ｂは図５のＮ領域を示す断面図である。本実施形態では、先に図１、図２、図３Ａ、及び図３Ｂを参照して説明したことと重複する技術的な特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
【００４１】
図１、図５、図６Ａ、及び図６Ｂを参照すれば、基板１００上に、積層構造体ＳＳを貫通するバックゲートラインＢＧが提供される。バックゲートラインＢＧは第３方向Ｄ３に延長されるライン形状、バー形状、又は柱形状を有する。バックゲートラインＢＧは第１方向Ｄ１に互いに離隔されて配列される。
【００４２】
各々のバックゲートラインＢＧ及びそれと隣接する第２導電ラインＣＬ２は互いに第２方向Ｄ２に離隔されて配列される。バックゲートラインＢＧ及びそれと隣接する第２導電ラインＣＬ２は半導体パターンＳＰを囲む。バックゲートラインＢＧは半導体パターンＳＰの上面、底面、及び両側壁を覆う（図６Ｂ参照）。
【００４３】
第２導電ラインＣＬ２と半導体パターンＳＰとの間には第１ゲート絶縁膜ＧＩ１が介在され、バックゲートラインＢＧと半導体パターンＳＰとの間には第２ゲート絶縁膜ＧＩ２が介在される。第２ゲート絶縁膜ＧＩ２はｈｉｇｈ−ｋ誘電膜、シリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちの選択された１つの単一膜又はこれらの組み合わせを含む。
【００４４】
例えば、メモリセルトランジスタＭＣＴがＮＭＯＳである場合、チャネルである半導体パターンＳＰ内に正孔が蓄積される。バックゲートラインＢＧは、半導体パターンＳＰ内に蓄積された正孔が第１導電ラインＣＬ１を通じて排出されるように誘導する。したがって、メモリセルトランジスタＭＣＴの電気的特性を安定化させることができる。
【００４５】
図７は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図８は図７のＭ領域を示す断面図である。本実施形態では、先に図１、図２、図３Ａ、及び図３Ｂを参照して説明したことと重複する技術的な特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
【００４６】
図１、図７、及び図８を参照すれば、基板１００上に第１支持膜ＳＵＰ１及び第２支持膜ＳＵＰ２が提供される。第１及び第２支持膜ＳＵＰ１、ＳＵＰ２は、積層構造体ＳＳの第１電極ＥＬ１と連結されて、これらを物理的に支持する。第１支持膜ＳＵＰ１は第１電極ＥＬ１の他端に連結され、第２支持膜ＳＵＰ２は第１電極ＥＬ１の一端と前記他端との間の一部分と連結される。第１及び第２支持膜ＳＵＰ１、ＳＵＰ２は、各々独立的に、シリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちのいずれか１つを含む。
【００４７】
図９は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。本実施形態では、先に図１、図２、図３Ａ、及び図３Ｂを参照して説明したことと重複する技術的な特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
【００４８】
図９を参照すれば、第１導電ラインＣＬ１は第３方向Ｄ３に延長されるライン形状、バー形状、又は柱形状を有する。第１導電ラインＣＬ１は垂直方向に積層された半導体パターンＳＰを連結し、垂直方向に延長される。第２導電ラインＣＬ２は第１方向Ｄ１に延長されるライン形状、バー形状、又は柱形状を有する。いずれか１つの第２導電ラインＣＬ２は、いずれか１つの層Ｌ１、Ｌ２、Ｌ３の水平方向に配列された半導体パターンＳＰを囲み、水平方向に延長される。
【００４９】
本実施形態に係る半導体メモリ素子は、先に図１、図２、図３Ａ、及び図３Ｂを参照して説明した半導体メモリ素子と異なり、ビットラインＢＬ（即ち、第１導電ラインＣＬ１）が垂直方向に延長され、ワードラインＷＬ（即ち、第２導電ラインＣＬ２）が水平方向に延長される。一方、本実施形態に係る半導体メモリ素子の半導体パターンＳＰ及び第１電極ＥＬ１は、第１導電ラインＣＬ１から水平に第２方向Ｄ２に延長される。
【００５０】
図１０は本発明の実施形態に係る３次元半導体メモリ素子を示す平面図である。図１１Ａ乃至図１１Ｃは各々図１０のＡ−Ａ’線、Ｂ−Ｂ’線、及びＣ−Ｃ’線に沿う断面図である。図１２は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。本実施形態では、先に図１、図２、図３Ａ、及び図３Ｂを参照して説明したことと重複する技術的な特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
【００５１】
図１０、図１１Ａ乃至図１１Ｃ、及び図１２を参照すれば、基板１００上に積層構造体ＳＳが提供される。積層構造体ＳＳは、基板１００上に順次的に積層された第１乃至第４層Ｌ１、Ｌ２、Ｌ３、Ｌ４を含む。第１乃至第４層Ｌ１、Ｌ２、Ｌ３、Ｌ４の各々は、第１導電ラインＣＬ１、半導体パターンＳＰ、及び第１電極ＥＬ１を含む。第１乃至第４層Ｌ１、Ｌ２、Ｌ３、Ｌ４の間には絶縁膜ＩＬ４、ＩＬ５が介在される。一例として、絶縁膜ＩＬ４、ＩＬ５はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちのいずれか１つを含む。
【００５２】
積層構造体ＳＳの第１乃至第４層Ｌ１、Ｌ２、Ｌ３、Ｌ４の各々は、第１方向Ｄ１に延長される第１延長部ＥＰ１及び第１延長部ＥＰ１から第２方向Ｄ２に延長される第２延長部ＥＰ２を含む。第１延長部ＥＰ１は第１導電ラインＣＬ１を含む。第２延長部ＥＰ２は半導体パターンＳＰ及び第１電極ＥＬ１を含む。
【００５３】
各々の第１乃至第４層Ｌ１、Ｌ２、Ｌ３、Ｌ４内の第１導電ラインＣＬ１は第１方向Ｄ１に延長される。第１導電ラインＣＬ１は図１を参照して説明したビットラインＢＬである。各々の第１乃至第４層Ｌ１、Ｌ２、Ｌ３、Ｌ４内の半導体パターンＳＰは半導体物質を含み、例えばシリコン、ゲルマニウム又はシリコン−ゲルマニウムを含む。
【００５４】
積層構造体ＳＳを貫通する第１トレンチＴＲ１が形成されている。第１トレンチＴＲ１によって積層構造体ＳＳの第２延長部ＥＰ２が定義される。積層構造体ＳＳの互いに隣接する一対の第２延長部ＥＰ２の間に第１トレンチＴＲ１が定義される。
【００５５】
第１トレンチＴＲ１によって、互いに水平方向に隣接する半導体パターンＳＰが互いに分離される。第１トレンチＴＲ１によって、互いに水平方向に隣接する第１電極ＥＬ１が互いに分離される。
【００５６】
各々の半導体パターンＳＰはチャネル領域ＣＨ、第１不純物領域ＳＤ１、及び第２不純物領域ＳＤ２を含む。チャネル領域ＣＨは第１及び第２不純物領域ＳＤ１、ＳＤ２の間に介在される。第１導電ラインＣＬ１は半導体パターンＳＰの第１不純物領域ＳＤ１と連結される。第１電極ＥＬ１は半導体パターンＳＰの第２不純物領域ＳＤ２と連結される。第１電極ＥＬ１は半導体パターンＳＰの第２不純物領域ＳＤ２から第２方向Ｄ２に延長される。
【００５７】
積層構造体ＳＳを貫通し、垂直方向（即ち、第３方向Ｄ３）に延長される第２導電ラインＣＬ２が提供される。第２導電ラインＣＬ２は、垂直方向に積層された半導体パターンＳＰを囲み、第３方向Ｄ３に延長される。第２導電ラインＣＬ２は第１方向Ｄ１に沿って互いに離隔されて配列される。第２導電ラインＣＬ２と半導体パターンＳＰとの間にゲート絶縁膜ＧＩが提供される。
【００５８】
第１電極ＥＬ１上に第２電極ＥＬ２が提供される。第２電極ＥＬ２は第１電極ＥＬ１を囲む。第１電極ＥＬ１と第２電極ＥＬ２との間に誘電膜ＤＬが介在される。各々の第１電極ＥＬ１、誘電膜ＤＬ、及び第２電極ＥＬ２はキャパシターＤＳを構成する。
【００５９】
積層構造体ＳＳの両側に支持膜ＳＵＰが提供される。支持膜ＳＵＰは、積層構造体ＳＳの第２延長部ＥＰ２の一端と連結される。支持膜ＳＵＰは積層構造体ＳＳの第１電極ＥＬ１を物理的に支持する。
【００６０】
図１３、図１５、図１７、図１９、図２１、図２３、図２５、図２７、図２９、及び図３１は本発明の実施形態に係る３次元半導体メモリ素子の製造方法を説明するための平面図である。図１４、図１６Ａ、図１８Ａ、図２０Ａ、図２２Ａ、図２４Ａ、図２６Ａ、図２８Ａ、図３０Ａ、及び図３２Ａは各々図１３、図１５、図１７、図１９、図２１、図２３、図２５、図２７、図２９、及び図３１のＡ−Ａ’線に沿う断面図である。図１６Ｂ、図１８Ｂ、図２０Ｂ、図２２Ｂ、図２４Ｂ、図２６Ｂ、図２８Ｂ、図３０Ｂ、及び図３２Ｂは各々図１５、図１７、図１９、図２１、図２３、図２５、図２７、図２９、及び図３１のＢ−Ｂ’線に沿う断面図である。図２０Ｃ、図２２Ｃ、図２４Ｃ、図２６Ｃ、図２８Ｃ、図３０Ｃ、及び図３２Ｃは各々図１９、図２１、図２３、図２５、図２７、図２９、及び図３１のＣ−Ｃ’線に沿う断面図である。
【００６１】
図１３及び図１４を参照すれば、基板１００上に積層構造体ＳＳが形成される。積層構造体ＳＳを形成することは、順次的に積層された第１乃至第４層Ｌ１、Ｌ２、Ｌ３、Ｌ４を形成することを含む。第１乃至第４層Ｌ１、Ｌ２、Ｌ３、Ｌ４の各々は、第１絶縁膜ＩＬ１及び半導体膜ＳＬを含む。半導体膜ＳＬは半導体物質を含み、例えばシリコン、ゲルマニウム又はシリコン−ゲルマニウムを含む。第１絶縁膜ＩＬ１はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちのいずれか１つを含む。例えば、第１絶縁膜ＩＬ１はシリコン酸化膜を含む。
【００６２】
積層構造体ＳＳ上に追加的な第１絶縁膜ＩＬ１が形成される。再び言えば、積層構造体ＳＳの最上部の半導体膜ＳＬを覆う第１絶縁膜ＩＬ１が形成される。
【００６３】
図１５、図１６Ａ、及び図１６Ｂを参照すれば、基板１００上に第１パターニング工程が遂行されて、第１トレンチＴＲ１が形成される。積層構造体ＳＳは第１延長部ＥＰ１及び第２延長部ＥＰ２を有するようにパターニングされる。具体的に、前記第１パターニング工程を遂行することは、第１開口部を有する第１マスクパターンを形成することと、前記第１マスクパターンをエッチングマスクとして積層構造体ＳＳをエッチングすることと、前記第１マスクパターンを除去することと、を含む。第１トレンチＴＲ１によって基板１００の上面の一部が露出される。
【００６４】
積層構造体ＳＳの第１延長部ＥＰ１は第１方向Ｄ１に延長される。積層構造体ＳＳの第２延長部ＥＰ２は、第１延長部ＥＰ１から第２方向Ｄ２に延長される。第２延長部ＥＰ２は第１方向Ｄ１に沿って互いに離隔される。
【００６５】
図１７、図１８Ａ、及び図１８Ｂを参照すれば、第１トレンチＴＲ１を満たす第２絶縁膜ＩＬ２が形成される。第２絶縁膜ＩＬ２は第１絶縁膜ＩＬ１と同一であるか、或いは異なる絶縁物質を含む。第２絶縁膜ＩＬ２はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちのいずれか１つを含む。例えば、第２絶縁膜ＩＬ２はシリコン酸化膜を含む。
【００６６】
図１９及び図２０Ａ乃至図２０Ｃを参照すれば、基板１００上に第２パターニング工程が遂行されて、第２トレンチＴＲ２が形成される。第２トレンチＴＲ２は第１方向Ｄ１に延長される。具体的に、前記第２パターニング工程を遂行することは、第２開口部を有する第２マスクパターンを形成することと、前記第２マスクパターンをエッチングマスクとして第１絶縁膜ＩＬ１を選択的にエッチングすることと、前記第２マスクパターンを除去することと、を含む。
【００６７】
前記第２パターニング工程の間に、前記第２開口部によって露出された第１絶縁膜ＩＬ１が選択的に除去される。第１絶縁膜ＩＬ１が除去されて形成された第２トレンチＴＲ２は、積層構造体ＳＳの半導体パターンＳＰの一部を露出させる。
【００６８】
図２１及び図２２Ａ乃至図２２Ｃを参照すれば、第２トレンチＴＲ２を満たす第３絶縁膜ＩＬ３が形成される。第３絶縁膜ＩＬ３は第１及び第２絶縁膜ＩＬ１、ＩＬ２とエッチング選択性がある絶縁物質を含む。第３絶縁膜ＩＬ３はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちのいずれか１つを含む。例えば、第３絶縁膜ＩＬ３はシリコン窒化膜を含む。積層構造体ＳＳの第２延長部ＥＰ２の一端を露出する第２トレンチＴＲ２に満たされた第３絶縁膜ＩＬ３は、支持膜ＳＵＰを構成する。
【００６９】
図２３及び図２４Ａ乃至図２４Ｃを参照すれば、第１及び第２絶縁膜ＩＬ１、ＩＬ２が選択的に除去される。基板１００の上には半導体膜ＳＬを含む積層構造体ＳＳ及び第３絶縁膜ＩＬ３が残留する。
【００７０】
第１及び第２絶縁膜ＩＬ１、ＩＬ２が除去されることによって半導体膜ＳＬが露出される。露出された半導体膜ＳＬ上に不純物ドーピング工程が遂行されて、半導体膜ＳＬ内にドーピング領域ＤＲが形成される。ドーピングされた不純物は熱処理工程によって拡散されて、ドーピング領域ＤＲの一部は第３絶縁膜ＩＬ３と垂直方向に重なり合う。
【００７１】
図２５及び図２６Ａ乃至図２６Ｃを参照すれば、露出された半導体膜ＳＬが導電物質で置換されて、第１導電ラインＣＬ１及び第１電極ＥＬ１が形成される。具体的に、半導体膜ＳＬを導電物質で置換することは、シリサイド工程を含む。露出された半導体膜ＳＬは金属と反応して、金属−半導体化合物（タングステンシリサイド、コバルトシリサイド、チタニウムシリサイド等）が形成される。他の例として、半導体膜ＳＬを導電物質で置換することは、半導体膜ＳＬ上に金属窒化物膜又は金属膜をコンフォーマルに形成することを含む。
【００７２】
露出された半導体膜ＳＬが導電物質で置換される間、第３絶縁膜ＩＬ３によって覆われた半導体膜ＳＬは保護される。したがって、第３絶縁膜ＩＬ３によって覆われた半導体膜ＳＬは半導体パターンＳＰを構成する。各々の半導体パターンＳＰ内にチャネル領域ＣＨ、第１不純物領域ＳＤ１、及び第２不純物領域ＳＤ２が定義される。第１及び第２不純物領域ＳＤ１、ＳＤ２は残留するドーピング領域ＤＲから形成される。チャネル領域ＣＨは第１及び第２不純物領域ＳＤ１、ＳＤ２の間に介在された領域である。
【００７３】
図２７及び図２８Ａ乃至図２８Ｃを参照すれば、基板１００上に積層構造体ＳＳ内の空いた空間を満たす第４絶縁膜ＩＬ４が形成される。第４絶縁膜ＩＬ４は第３絶縁膜ＩＬ３とエッチング選択性がある絶縁物質を含む。第４絶縁膜ＩＬ４はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちのいずれか１つを含む。例えば、第４絶縁膜ＩＬ４はシリコン酸化膜を含む。
【００７４】
第３絶縁膜ＩＬ３が選択的に除去されて、第３トレンチＴＲ３が形成される。但し、支持膜ＳＵＰは除去されなくともよい。具体的に、第３絶縁膜ＩＬ３を除去することは、第３絶縁膜ＩＬ３を露出する第３開口部を有する第３マスクパターンを形成することと、前記第３マスクパターンをエッチングマスクとして第３絶縁膜ＩＬ３を選択的にエッチングすることと、前記第３マスクパターンを除去することと、を含む。前記第３マスクパターンは支持膜ＳＵＰを覆うように形成される。基板１００の上には、第１導電ラインＣＬ１、半導体パターンＳＰ、及び第１電極ＥＬ１を含む積層構造体ＳＳ及び第４絶縁膜ＩＬ４が残留する。
【００７５】
図２９及び図３０Ａ乃至図３０Ｃを参照すれば、第３トレンチＴＲ３内にゲート絶縁膜ＧＩ及び第２導電ラインＣＬ２が形成される。具体的に、第３トレンチＴＲ３を通じて露出された半導体パターンＳＰをコンフォーマルに覆うゲート絶縁膜ＧＩが形成される。ゲート絶縁膜ＧＩ上に半導体パターンＳＰを囲む導電膜が形成される。前記導電膜をパターニングして、第１方向Ｄ１に互いに離隔されて配列される第２導電ラインＣＬ２が形成される。前記導電膜は、ドーピングされた半導体物質、導電性金属窒化膜、金属、及び金属−半導体化合物のうちのいずれか１つで形成される。各々の第２導電ラインＣＬ２は、垂直方向に積層された半導体パターンＳＰを囲み、第３方向Ｄ３に延長されるように形成される。
【００７６】
図３１及び図３２Ａ乃至図３２Ｃを参照すれば、第３トレンチＴＲ３内の空いた空間を満たす第５絶縁膜ＩＬ５が形成される。第５絶縁膜ＩＬ５は第４絶縁膜ＩＬ４の上面を覆うように形成される。第５絶縁膜ＩＬ５はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちのいずれか１つを含む。例えば、第５絶縁膜ＩＬ５はシリコン酸化膜を含む。
【００７７】
基板１００上に第３パターニング工程が遂行されて、第１電極ＥＬ１が選択的に露出される。具体的に、前記第３パターニング工程を遂行することは、第４開口部を有する第４マスクパターンを形成することと、前記第４マスクパターンをエッチングマスクとして第４及び第５絶縁膜ＩＬ４、ＩＬ５を選択的にエッチングすることと、前記第４マスクパターンを除去することと、を含む。
【００７８】
図１０及び図１１Ａ乃至図１１Ｃを再び参照すれば、露出された第１電極ＥＬ１をコンフォーマルに覆う誘電膜ＤＬが形成される。誘電膜ＤＬ上に第１電極ＥＬ１を囲む第２電極ＥＬ２が形成される。各々の第１電極ＥＬ１、誘電膜ＤＬ、及び第２電極ＥＬ２はキャパシターＤＳを構成する。
【００７９】
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明はその技術的思想や必須的な特徴を変形せずに、他の具体的な形態に実施されることもあり得る。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的なものではない。
【符号の説明】
【００８０】
１００  基板
ＣＬ１  第１導電ライン
ＣＬ２  第２導電ライン
ＤＬ    誘電膜
ＤＳ    キャパシター
ＥＬ１  第１電極
ＥＬ２  第２電極
ＧＩ    ゲート絶縁膜
ＭＣＴ  メモリセルトランジスタ
ＳＣＡ  サブセルアレイ
ＳＰ    半導体パターン
ＳＳ    積層構造体
ＳＵＰ  支持膜
【図１】
2019068067.tif 000003
【図２】
2019068067.tif 000004
【図３Ａ】
2019068067.tif 000005
【図３Ｂ】
2019068067.tif 000006
【図４】
2019068067.tif 000007
【図５】
2019068067.tif 000008
【図６Ａ】
2019068067.tif 000009
【図６Ｂ】
2019068067.tif 000010
【図７】
2019068067.tif 000011
【図８】
2019068067.tif 000012
【図９】
2019068067.tif 000013
【図１０】
2019068067.tif 000014
【図１１Ａ】
2019068067.tif 000015
【図１１Ｂ】
2019068067.tif 000016
【図１１Ｃ】
2019068067.tif 000017
【図１２】
2019068067.tif 000018
【図１３】
2019068067.tif 000019
【図１４】
2019068067.tif 000020
【図１５】
2019068067.tif 000021
【図１６Ａ】
2019068067.tif 000022
【図１６Ｂ】
2019068067.tif 000023
【図１７】
2019068067.tif 000024
【図１８Ａ】
2019068067.tif 000025
【図１８Ｂ】
2019068067.tif 000026
【図１９】
2019068067.tif 000027
【図２０Ａ】
2019068067.tif 000028
【図２０Ｂ】
2019068067.tif 000029
【図２０Ｃ】
2019068067.tif 000030
【図２１】
2019068067.tif 000031
【図２２Ａ】
2019068067.tif 000032
【図２２Ｂ】
2019068067.tif 000033
【図２２Ｃ】
2019068067.tif 000034
【図２３】
2019068067.tif 000035
【図２４Ａ】
2019068067.tif 000036
【図２４Ｂ】
2019068067.tif 000037
【図２４Ｃ】
2019068067.tif 000038
【図２５】
2019068067.tif 000039
【図２６Ａ】
2019068067.tif 000040
【図２６Ｂ】
2019068067.tif 000041
【図２６Ｃ】
2019068067.tif 000042
【図２７】
2019068067.tif 000043
【図２８Ａ】
2019068067.tif 000044
【図２８Ｂ】
2019068067.tif 000045
【図２８Ｃ】
2019068067.tif 000046
【図２９】
2019068067.tif 000047
【図３０Ａ】
2019068067.tif 000048
【図３０Ｂ】
2019068067.tif 000049
【図３０Ｃ】
2019068067.tif 000050
【図３１】
2019068067.tif 000051
【図３２Ａ】
2019068067.tif 000052
【図３２Ｂ】
2019068067.tif 000053
【図３２Ｃ】
2019068067.tif 000054