(57)【要約】【課題】バーストフレーム受信における同期機能の演算量を低減する。【解決手段】通信装置は、同期パターン（ＳＰ）と、同期パターンの後に設定されるバーストデリミタ（ＢＤ）と、バーストデリミタの後に設定されるペイロードとを含むバースト信号を受信する。通信装置は、同期パターンの長さＬｓｐのデータ受信を１周期としたＬｓｐ周期で、記憶部に記憶される受信信号を探索して同期パターンを検出する。通信装置は、同期パターン検出後、検出した同期パターンの位置から同期パターンの長さＬｓｐまでを範囲として、同期パターンに繰り返し含まれる一定パターンの長さｎｓｐのデータ受信を１周期としたｎｓｐ周期で、受信信号を探索してバーストデリミタを検出する。【選択図】図１
2019092086.tif 000002
【特許請求の範囲】
【請求項１】
一定パターンが繰り返し含まれる同期パターンと、前記同期パターンの後に設定されるバーストデリミタと、前記バーストデリミタの後に設定されるペイロードとを含むバースト信号を受信する通信装置に用いられるコンピュータに、
前記同期パターンの長さのデータ受信を１周期とした同期パターン長周期で、記憶部に記憶された受信信号を探索して前記同期パターンを検出する第一検出ステップと、
前記第一検出ステップにおいて検出した前記同期パターンの位置から前記同期パターンの長さまでを範囲として、前記一定パターンの長さのデータ受信を１周期とした一定パターン長周期で前記受信信号を探索して前記バーストデリミタを検出する第二検出ステップと、
を実行させる同期プログラム。
【請求項２】
前記受信信号を０ビットから７ビットまでの各ビット数分だけシフトさせたシフトデータを生成して前記記憶部に書き込むデータ作成ステップをさらに実行させ、
前記第一検出ステップ及び前記第二検出ステップそれぞれにおいて探索を行う際には、前記受信信号における探索対象の位置に応じた前記シフトデータを参照する、
請求項１に記載の同期プログラム。
【請求項３】
前記第二検出ステップにより検出された前記バーストデリミタの位置と、前記受信信号の送信元に予め割り当てられたバースト信号の長さとに基づいて、前記受信信号において前記ペイロードの後に設定されるエンドオブバーストの位置を計算する第三検出ステップをさらに実行させる、
請求項１又は請求項２に記載の同期プログラム。
【請求項４】
前記第二検出ステップにより検出された前記バーストデリミタの位置から前記ペイロードの最大長までを範囲として、前記ペイロードを構成するデータブロックの長さの間隔で前記受信信号を探索し、前記ペイロードの後に設定されるエンドオブバーストを検出する第三検出ステップをさらに実行させる、
請求項１又は請求項２に記載の同期プログラム。
【請求項５】
請求項１から請求項４までのいずれか一項に記載の同期プログラムを記録した記録媒体。
【請求項６】
一定パターンが繰り返し含まれる同期パターンと、前記同期パターンの後に設定されるバーストデリミタと、前記バーストデリミタの後に設定されるペイロードとを含むバースト信号を受信する通信装置であって、
受信信号を記憶する記憶部と、
前記同期パターンの長さのデータ受信を１周期とした同期パターン長周期で、前記記憶部に記憶された受信信号を探索して前記同期パターンを検出する第一検出部と、
前記第一検出部が検出した前記同期パターンの位置から前記同期パターンの長さまでを範囲として、前記一定パターンの長さのデータ受信を１周期とした一定パターン長周期で前記受信信号を探索して前記バーストデリミタを検出する第二検出部と、
を備える通信装置。
【請求項７】
一定パターンが繰り返し含まれる同期パターンと、前記同期パターンの後に設定されるバーストデリミタと、前記バーストデリミタの後に設定されるペイロードとを含むバースト信号を受信する通信装置が実行する同期方法であって、
前記同期パターンの長さのデータ受信を１周期とした同期パターン長周期で、記憶部に記憶された受信信号を探索して前記同期パターンを検出する第一検出ステップと、
前記第一検出ステップにおいて検出した前記同期パターンの位置から前記同期パターンの長さまでを範囲として、前記一定パターンの長さのデータ受信を１周期とした一定パターン長周期で前記受信信号を探索して前記バーストデリミタを検出する第二検出ステップと、
を有する同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期プログラム、記録媒体、通信装置及び同期方法に関する。
【背景技術】
【０００２】
近年、ネットワークの分野では仮想化が注目されている。仮想化により、実際の物理的なハードウェア構成によらず、ネットワークを構成する装置を論理的に利用できる。仮想化のため、光アクセスシステムにおいて従来は専用のハードウェアで作られていた装置を汎用ハードウェアで構成し、機能をソフトウェアで実装する構成が検討されている。機能をソフトウェアで実現することで、装置の機能が入れ替え可能となり、装置の共通化やリソース共有化が図れるため、ＣＡＰＥＸ（Capital Expenditure）の削減が期待できる。また、機能のアップデートや設定変更を容易とすることで、ＯＰＥＸ（Operating Expense）削減に繋がると考えられている。
【０００３】
図８は、光アクセスシステムにおいて使用されるバーストフレームの構成と従来の同期機能の概要を示す図である。光アクセスシステムにおいて使用されるバーストフレーム構成や、その実装方法の一部に関しては標準化されている（例えば、非特許文献１、２参照）。バーストフレームは、ＳＰ（Synchronization Pattern；同期パターン）、ＢＤ（Burst Delimiter；バーストデリミタ）、ペイロード（Payload）及びＥＯＢ（End of Burst Delimiter：エンドオブバーストデリミタ）により構成される。
【０００４】
バーストフレームの受信においては、ＳＰを用いて、バーストフレームに対応させるためのRx settingやClock Data Recovery（ＣＤＲ）を実行し、ＢＤを用いてペイロードの開始位置の検出を行い、ＥＯＢを用いてペイロードの末尾の検出を行う。一般に、ＳＰは一定のパターンの繰り返しを取る。この一定パターンの長さをＳＰパターン長ｎｓｐとする。ＳＰの長さであるＳＰ長Ｌｓｐ（＝ａｎｓｐ、ａは１より大きい定数）は、ＢＤ長より長い値を取る。ペイロードは長さｎの単位で物理符号化されている。例えば、１０Ｇ−ＥＰＯＮ（１０ギガビットイーサネット（登録商標）受動光ネットワーク）規格の場合は、ＦＥＣ（forward error correction：前方誤り訂正）エンコード後のデータ６６ビット×３１ブロックを１単位とし、その倍数単位でペイロードが構成される。
【０００５】
図９は、従来技術によるＢＤ検出機能を実行する機能ブロック図を、図１０は、図９の構成によるＢＤ検出処理の流れを示すフロー図である。従来、同期機能は、ＡＳＩＣ（Application Specific Integrated Circuit）により実装される。図９に示すＢＤ検出部は、同期機能のうちＢＤ検出機能を実行する。バッファには、同期機能を有する装置が受信した信号である入力データ列がバッファデータとして保持されている。ＢＤ検出部は、バッファに保持された入力データ列に対して、予め保持しているＢＤパターンとの比較を１ビット周期で行ってＢＤを検出している。比較においてはハミング距離の算出を行い、ハミング距離が閾値以下であればＢＤとして検出する。
【０００６】
図１１は、従来技術によるＥＯＢ検出機能を実行する機能ブロック図を、図１２は、図１１の構成によるＥＯＢ検出処理の流れを示すフロー図である。図１１に示すＥＯＢ検出部は、同期機能のうちＥＯＤ検出機能を実行する。ＥＯＢ検出部は、ＥＯＤ検出処理において、ＢＤ検出処理と同様に、１ビット周期で探索を行う。すなわち、ＥＯＤ検出部は、バッファに保持された入力データ列に対して、予め保持されているＥＯＤパターンとの比較を１ビット周期で行ってＢＯＤを検出する。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】"IEEE Std 802.3av-2009: IEEE Standard for Information technology- Telecommunications and information exchange between systems-Local and metropolitan area networks-Specific requirements, Part 3: Carrier Sense Multiple Access with Collision Detection (CSMA/CD) Access Method and Physical Layer Specifications", 2009年
【非特許文献２】"40-Gigabit-capable passive optical networks (NG-PON2): Transmission convergence layer specification", ITU-T G.989.3 Series G: Transmission Systems and Media,Igital Systems and Networks, 2015年
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一般的に、ＡＳＩＣと比較し、汎用チップであるＣＰＵ（central processing unit）、ＧＰＵ（Graphics Processing Unit）等では高速な物理層処理は難しく、ＣＰＵのみの利用ではスループットの性能達成が困難である。物理層処理である同期機能と物理復号化は上位層処理と比較しても演算量が格段に大きく、高速処理が難しい。同期機能を従来のハードウェア実装と同様に１ビット周期でパターン比較により行った場合、演算量が膨大となる。
【０００９】
上記事情に鑑み、本発明は、バーストフレーム受信における同期機能の演算量を低減することができる同期プログラム、記録媒体、通信装置及び同期方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の一態様は、一定パターンが繰り返し含まれる同期パターンと、前記同期パターンの後に設定されるバーストデリミタと、前記バーストデリミタの後に設定されるペイロードとを含むバースト信号を受信する通信装置に用いられるコンピュータに、前記同期パターンの長さのデータ受信を１周期とした同期パターン長周期で、記憶部に記憶された受信信号を探索して前記同期パターンを検出する第一検出ステップと、前記第一検出ステップにおいて検出した前記同期パターンの位置から前記同期パターンの長さまでを範囲として、前記一定パターンの長さのデータ受信を１周期とした一定パターン長周期で前記受信信号を探索して前記バーストデリミタを検出する第二検出ステップと、を実行させる同期プログラムである。
【００１１】
本発明の一態様は、上述の同期プログラムであって、前記受信信号を０ビットから７ビットまでの各ビット数分だけシフトさせたシフトデータを生成して前記記憶部に書き込むデータ作成ステップをさらに実行させ、前記第一検出ステップ及び前記第二検出ステップそれぞれにおいて探索を行う際には、前記受信信号における探索対象の位置に応じた前記シフトデータを参照する。
【００１２】
本発明の一態様は、上述の同期プログラムであって、前記第二検出ステップにより検出された前記バーストデリミタの位置と、前記受信信号の送信元に予め割り当てられたバースト信号の長さとに基づいて、前記受信信号において前記ペイロードの後に設定されるエンドオブバーストの位置を計算する第三検出ステップをさらに実行させる。
【００１３】
本発明の一態様は、上述の同期プログラムであって、前記第二検出ステップにより検出された前記バーストデリミタの位置から前記ペイロードの最大長までを範囲として、前記ペイロードを構成するデータブロックの長さの間隔で前記受信信号を探索し、前記ペイロードの後に設定されるエンドオブバーストを検出する第三検出ステップをさらに実行させる。
【００１４】
本発明の一態様は、上述のいずれかの同期プログラムを記録した記録媒体である。
【００１５】
本発明の一態様は、一定パターンが繰り返し含まれる同期パターンと、前記同期パターンの後に設定されるバーストデリミタと、前記バーストデリミタの後に設定されるペイロードとを含むバースト信号を受信する通信装置であって、受信信号を記憶する記憶部と、前記同期パターンの長さのデータ受信を１周期とした同期パターン長周期で、前記記憶部に記憶された受信信号を探索して前記同期パターンを検出する第一検出部と、前記第一検出部が検出した前記同期パターンの位置から前記同期パターンの長さまでを範囲として、前記一定パターンの長さのデータ受信を１周期とした一定パターン長周期で前記受信信号を探索して前記バーストデリミタを検出する第二検出部と、を備える。
【００１６】
本発明の一態様は、一定パターンが繰り返し含まれる同期パターンと、前記同期パターンの後に設定されるバーストデリミタと、前記バーストデリミタの後に設定されるペイロードとを含むバースト信号を受信する通信装置が実行する同期方法であって、前記同期パターンの長さのデータ受信を１周期とした同期パターン長周期で、記憶部に記憶された受信信号を探索して前記同期パターンを検出する第一検出ステップと、前記第一検出ステップにおいて検出した前記同期パターンの位置から前記同期パターンの長さまでを範囲として、前記一定パターンの長さのデータ受信を１周期とした一定パターン長周期で前記受信信号を探索して前記バーストデリミタを検出する第二検出ステップと、を有する。
【発明の効果】
【００１７】
本発明により、バーストフレーム受信における同期機能の演算量を低減することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態による同期方法のアルゴリズムを示す図である。
【図２】同実施形態による通信装置の構成を示すブロック図である。
【図３】同実施形態による上り信号処理部の同期機能に関する詳細な構成を示す機能ブロック図である。
【図４】同実施形態による同期機能部における同期処理を示すフロー図である。
【図５】同実施形態によるメモリに保持されるデータとデータへのアクセス方法を示す図である。
【図６】第２の実施形態によるＥＯＢ探索アルゴリズムを示す図である。
【図７】第３の実施形態によるＥＯＢ探索アルゴリズムを示す図である。
【図８】光アクセスシステムにおいて使用されるバーストフレームの構成と従来の同期機能の概要を示す図である。
【図９】従来のＢＤ検出処理を行う機能ブロック図である。
【図１０】従来のＢＤ検出処理の流れを示すフロー図である。
【図１１】従来のＥＯＢ検出処理を行う機能ブロック図である。
【図１２】従来のＥＯＢ検出処理の流れを示すフロー図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照しながら本発明の実施形態を詳細に説明する。
物理層処理は演算量が大きいため、従来は専用チップであるＡＳＩＣ（Application Specific Integrated Circuit）等に実装されている。本実施形態は、アクセスシステムに用いられる仮想的な通信装置のソフトウェア領域を、物理層処理にまで拡大するための検討として、受信したバーストフレームの同期機能をソフトウェア実装するための技術に関する。
【００２０】
バーストフレームに含まれるＢＤは繰り返しパターンを持たず、短いため、ＢＤを検出するためには１ビット周期の探索が必要となる。一方、ＳＰは一定のパターンの繰り返しであり、ＢＤよりも長い。そこで、本実施形態の同期方法では、ＳＰを検出した後に、ＢＤを検出する２段階検出を行うことで演算を削減する。
【００２１】
通常、ＳＰは、バーストに対応させるためのRx settingやＣＤＲに用いられるが、マージンを取って長く設計される。本実施形態の同期方法では、このマージン分のＳＰを利用して、ＢＤ検出に用いる。すなわち、１段階目のＳＰ検出においては、メモリに格納された連続信号に対して、Ｌｓｐ周期でＳＰを探索する。その後、次の２段階目の探索として、検出したＳＰ位置からｎｓｐ周期でＢＤを探索する。これにより、ＢＤの探索範囲を削減し、演算量を削減できる。ｎｓｐは、ＳＰにおいて繰り返される一定パターンの長さであり、Ｌｓｐ（＝ａｎｓｐ、ａは１より大きい定数）は、ＳＰの長さである。また、ｎｓｐ周期とは、長さｎｓｐの一定パターン（データ）の受信に要する時間を１周期の長さとして繰り返される周期であり、Ｌｓｐ周期とは、長さＬｓｐのＳＰ（データ）の受信に要する時間を１周期の長さとして繰り返される周期である。
【００２２】
そして、ＥＯＢの探索においては、上位層処理の帯域割当てアルゴリズム内で決定されるフレーム長を取得し、ペイロードの開始位置にフレーム長を加算することでＥＯＢの位置を取得する。もしくは、物理復号化の処理単位ｎビット間隔でＥＯＢの探索を行うことで、探索範囲を削減して、演算量削減を行う。
【００２３】
本実施形態によれば、ソフトウェアで通信装置の同期機能（ＢＤ検出、ＥＯＢ検出）、物理復号化を実行する際の高速処理が可能であり、ソフトウェアでの高スループット処理や、低リソースハードウェアでの同期機能の実現が可能となる。
以下に、詳細な実施形態を説明する。
【００２４】
［第１の実施形態］
図１は、本実施形態における同期方法のアルゴリズムを示す図である。このアルゴリズムにより、ＢＤ検出をソフトウェアで行う際の低演算量化を実現する。このアルゴリズムでは、始めに、Ｌｓｐ周期でＳＰを検出し、その後、ＳＰの検出位置からｎｓｐ周期でＢＤを検出する、２段階の検出を行う。ここではＩＥＥＥで標準化されているＥＰＯＮ（Ethernet（登録商標） Passive Optical Network）規格について示すが、ＩＴＵ−Ｔで標準化されているＧＰＯＮ（Gigabit-capable Passive Optical Network）に対しても同様に適用可能である。ＧＰＯＮの場合、ＥＰＯＮにおけるＳＰ、ＢＤを、同等な機能を果たすＰＳＢｕに置き換える。
【００２５】
図２は、本実施形態の通信装置１の構成を示す機能ブロック図であり、本実施形態と関係する機能ブロックのみを抽出して示してある。通信装置１は、例えば、ＰＯＮ（Passive Optical Network；受動光ネットワーク）における加入者線端局装置（ＯＬＴ：Optical Line Terminal）であり、１以上の加入者線終端装置（ＯＮＵ：Optical Network Unit）及び上位装置と接続される。通信装置１は、仮想化された通信装置であってもよい。以下では、ＯＮＵから上位装置方向への通信を上り、上位装置からＯＮＵ方向への通知を下りと記載する。ＯＮＵから送信される上り信号には、バーストフレームが用いられる。
【００２６】
通信装置１は、光電気変換部２及び信号処理部３を備える。光電気変換部２は、ＯＮＵから受信したＰＯＮ信号（上り信号）を光信号から電気信号に変換し、信号処理部３に出力する。また、光電気変換部２は、信号処理部３から出力された電気信号（下り信号）を光信号のＰＯＮ信号に変換し、ＯＮＵに送信する。信号処理部３は、上り信号処理部４及び下り信号処理部５を備える。上り信号処理部４は、光電気変換部２から入力した上り信号に対して物理層処理及びＰＯＮ  ＭＡＣ処理を行い、上位装置に転送する。下り信号処理部５は、上位装置から受信した下り信号にＰＯＮ  ＭＡＣ処理及び物理層処理を行って、光電気変換部２に出力する。
【００２７】
図３は、上り信号処理部４の同期機能に関する詳細な構成を示す機能ブロック図である。上り信号処理部４は、バッファ４１、同期機能部４２及びメモリ４３を有する。なお、バッファ４１及びメモリ４３の一方又は両方は、上り信号処理部４の外部に備えられてもよい。バッファ４１は、光電気変換部２から入力した上り信号の連続データ（連続信号）を保持する。同期機能部４２は、バッファ４１に保持された連続信号をメモリ４３に設定し、メモリ４３に設定された連続信号を参照して同期処理を行う。同期機能部４２は、データ作成部４２１、第一検出部４２２、第二検出部４２３及び第三検出部４２４を有する。
【００２８】
データ作成部４２１は、バッファ４１に記憶された連続信号であるバッファデータをメモリ４３に格納する。第一検出部４２２は、メモリ４３に格納された連続信号に対して、Ｌｓｐ周期でＳＰの探索を並列で実行し、ＳＰを検出する。このＳＰ検出において、第一検出部４２２は、連続信号における照合開始位置を０〜（ｎｓｐ−１）ビットシフトさせながら、連続信号と予め保持しているＳＰパターンとのハミング距離演算を行う。第一検出部４２２は、ハミング距離が閾値以下であればＳＰとして検出する。第二検出部４２３は、第一検出部４２２によるＳＰ検出の後、ＢＤ検出を行う。第二検出部４２３は、検出されたＳＰの位置から＋Ｌｓｐまでの範囲内の連続信号に対して、ｎｓｐ周期でＢＤの探索を行う。ＢＤ検出において、第二検出部４２３は、連続信号とＢＤパターンとのハミング距離演算を行い、結果が閾値以下であればＢＤとして検出する。上り信号処理部４は、同期機能部４２がＢＤ検出した上り信号に対して、ライン復号処理及び誤り訂正復号処理を行った後、ＰＯＮ  ＭＡＣ処理を行って上位装置に転送する。第三検出部４２４は、連続信号におけるＥＯＢを検出する。第三検出部４２４の処理の詳細は、後述の第２の実施形態及び第３の実施形態で説明する。
【００２９】
図４は、同期機能部４２における同期処理を示すフロー図である。データ作成部４２１は、Ｌｓｐ周期でバッファ４１に記憶された上り信号のデータである連続信号をメモリ４３に格納する（ステップＳ１０５）。第一検出部４２２は、メモリ４３に記憶される連続信号における照合開始位置をビットシフトする（ステップＳ１１０）。初回のループでは、ビットシフト量は０であり、２回目以降のループでは、ビットシフト量は前回のビットシフト量に１を加算した値である。第一検出部４２２は、照合開始位置からの連続信号と、予め保持していたＳＰパターンとのハミング距離を計算する（ステップＳ１１５）。第一検出部４２２は、ハミング距離が閾値未満であるか否かを判断する（ステップＳ１２０）。
【００３０】
第一検出部４２２は、ハミング距離が閾値以上であると判断した場合（ステップＳ１２０：ＮＯ）、ステップＳ１１０を行ったビットシフト回数がｎｓｐ回に達したか否かを判断する（ステップＳ１２５）。第一検出部４２２は、ビットシフト回数がｎｓｐ回に達していないと判断した場合（ステップＳ１２５：＜）、ステップＳ１１０からの処理を繰り返す。
【００３１】
第一検出部４２２は、ハミング距離が閾値未満であると判断した場合（ステップＳ１２０：ＹＥＳ）、ＳＰを検出したと判断する。第二検出部４２３は、ＳＰが検出されたときの照合開始位置を、ｎｓｐビットシフトする（ステップＳ１３０）。第二検出部４２３は、照合開始位置からの連続信号と、予め保持していたＢＰパターンとのハミング距離を計算する（ステップＳ１３５）。第二検出部４２３は、ステップＳ１３５において算出したハミング距離が閾値未満であるか否かを判断する（ステップＳ１４０）。
【００３２】
第二検出部４２３は、ハミング距離が閾値以上であると判断した場合（ステップＳ１４０：ＮＯ）、ステップＳ１３０を行ったビットシフト回数がＬｓｐ／ｎｓｐ回に達したか否かを判断する（ステップＳ１４５）。第二検出部４２３は、ビットシフト回数がＬｓｐ／ｎｓｐ回に達していないと判断した場合（ステップＳ１４５：＜）、ステップＳ１３０からの処理を繰り返す。第二検出部４２３は、ハミング距離が閾値未満であると判断した場合（ステップＳ１４０：ＹＥＳ）、フレーム検出と判断して処理を終了する（ステップＳ１５０）。
【００３３】
なお、ステップＳ１２５において、第一検出部４２２が、ビットシフト回数はｎｓｐ回に達したと判断した場合（ステップＳ１２５：＝）、又は、ステップＳ１４５において、第二検出部４２３が、ビットシフト回数はＬｓｐ／ｎｓｐ回に達したと判断した場合（ステップＳ１４５：＝）、同期機能部４２はフレーム未検出と判断して処理を終了する（ステップＳ１５５）。
【００３４】
ハードウェアは、レジスタを用いて、１〜任意のビット数まで、同期機能に必要なビットシフト演算をまとめて処理することができるので、演算が簡易である。一方、ソフトウェアにおいては、メモリアクセスは最小１バイト単位で行われる。そのため、バッファデータ全体をビットシフトする際は、アクセス単位ごとにシフトし、隣接のデータと連結しなければならず、演算量が大きくなる。同期機能においては逐次バッファデータをシフトしてパターン比較を行うため、何度もビットシフトが必要となり、実時間処理が困難となる。そこで、ビットシフト演算において、入力データ（連続信号）をそれぞれ０〜７ビットシフトさせたデータをメモリ４３に保持しておき、アルゴリズム実行時に用いるシフト量に応じたメモリアドレスにアクセスする。これにより、ビットシフト演算にかかる処理量を削減させる。
【００３５】
図５は、メモリ４３に保持されるデータとデータへのアクセス方法を示す。上り信号処理部４は、光電気変換部２から入力されてくる上り信号のデータをバッファ４１に保持する。データ作成部４２１は、バッファ４１に保持されたデータであるバッファデータ全体をそれぞれ１〜７ビットシフトしたデータを作成する。データ作成部４２１は、作成したデータを、バッファデータと共にメモリ４３に保持する。バッファデータは、０ビットシフトしたデータに相当する。以下では、ｎビットシフト（ｎは０以上７以下の整数）したバッファデータを、ｎビットシフトデータと記載する。
【００３６】
例えば、データ作成部４２１は、２次元配列のデータｄａｔａ［０］〜ｄａｔａ［７］を作成し、ｄａｔａ［ｎ］に、ｎビットシフトデータを格納する。ｄａｔａ［ｎ］［ｍ］は、ｎビットシフトデータの（ｍ＋１）バイト目を示す。例えば、０ビットシフトデータの３バイト目へアクセスする際は、ｄａｔａ［０］［２］と指定する。データ作成部４２１が、ビットシフトした結果を保持したテーブルを事前計算してメモリ４３に保持した後に、第一検出部４２２、第二検出部４２３又は第三検出部４２４が、ｎビットシフトさせたデータを用いて任意のデータｄａｔａ［ａ］［ｂ］にアクセスする場合は、ｄａｔａ［（ａ＋ｎ）  ｍｏｄ  ８］［ｂ＋ｎ／８＋（ａ＋ｎ）／８］と指定する。ただし”ｍｏｄ”は、剰余演算である。
【００３７】
［第２の実施形態］
本実施形態では、上述した第１の実施形態の方法でＢＤを検出した後に、演算を行わずにＥＯＢを検出する方法を示す。
【００３８】
図６は、本実施形態のＥＯＢ探索アルゴリズムを示す図である。ＯＬＴは、上位層処理のＤＢＡ（Dynamic Bandwidth Allocation：動的帯域割当て）等の帯域割当てアルゴリズム内で、各ＯＮＵに送信を許可するデータ長を指定する。そこで、通信装置１の第三検出部４２４は、図示しない上位層処理部がＯＮＵに割り当てたデータ長を利用してペイロード長を取得する。第三検出部４２４は、ペイロード開始位置のデータのアドレスに、ペイロード長を加算することでＥＯＢの位置を算出する。このように、本実施形態では、第三検出部４２４は、ＤＢＡからペイロード長を取得して、低演算量でＥＯＢを探索する。なお、ペイロード開始位置は、図４のステップＳ１５０においてフレーム検出と判断されたときの照合開始位置に、ＢＤ長を加算した位置である。
【００３９】
［第３の実施形態］
本実施形態では、第１の実施形態の方法でＢＤを検出した後に、低演算量でＥＯＢを検出する方法を示す。
【００４０】
図７は、本実施形態のＥＯＢ探索アルゴリズムを示す図である。バーストフレームのペイロード部分にはＦＥＣ等の物理符号化が行われている。符号化は、ｎビット単位で行われる。そのため、第三検出部４２４が行うＥＯＢ検出では、ペイロード開始位置から最大ペイロード長までｎビット間隔で照合開始位置をシフトさせながら、バッファデータとＥＯＢパターンとのＸＯＲ（排他的論理和）を計算する。第三検出部４２４は、計算結果の１の数が閾値以下であればＥＯＢを検出したと判断する。
【００４１】
以上説明した実施形態によれば、通信装置は、ＯＬＴなどの端局装置であり、一定パターンが繰り返し含まれる同期パターンと、同期パターンの後に設定されるバーストデリミタと、バーストデリミタの後に設定されるペイロードとを含むバースト信号を受信する。通信装置は、同期パターンの長さＬｓｐのデータ受信を１周期とした同期パターン長（Ｌｓｐ）周期で、記憶部に記憶された受信信号を探索して同期パターンを検出する。記憶部は、例えば、バッファ４１又はメモリ４３である。通信装置は、検出した同期パターンの位置から同期パターン長までを範囲として、同期パターンに繰り返し含まれる一定パターンの長さｎｓｐのデータ受信を１周期とした一定パターン長（ｎｓｐ）周期で、受信信号を探索してバーストデリミタを検出する。これにより、通信装置が、記憶部に格納された連続信号に対するバーストデリミタを探索する同期機能をソフトウェアにより実現する際に、演算量を削減することが可能となる。
【００４２】
さらに、通信装置は、検出されたバーストデリミタの位置と、受信信号の送信元に予め割り当てられたバースト信号の長さとに基づいてエンドオブバーストの位置を計算する。あるいは、通信装置は、検出されたバーストデリミタの位置からペイロードの最大長までを範囲として、ペイロードを構成するデータブロックの長さの間隔で受信信号を探索し、エンドオブバーストを検出する。これにより、通信装置が、記憶部に格納された連続信号に対するエンドオブバーストを探索する同期機能をソフトウェアにより実現する際に、演算量を削減することが可能となる。
【００４３】
なお、通信装置は、受信信号を０ビットから７ビットまでの各ビット数分だけシフトさせたシフトデータを生成して記憶部に書き込んでおき、受信信号を探索する際には、探索対象の位置に応じたシフトデータを参照するようにしてもよい。これにより、ビットシフト演算にかかる処理量を削減することができる。
【００４４】
上述したように、通信装置は、ＢＤよりも長く、一定のパターンの繰り返しであるＳＰを検出した後に、ＢＤを検出する２段階検出を行うことで演算量を削減する。また、通信装置は、ペイロードの開始位置にＤＢＡより取得したフレーム長を加算することでＥＯＢの位置を取得する。もしくは、通信装置は、物理復号化の処理単位であるｎビットの間隔でＥＯＢの探索を行うことで、探索範囲を削減して演算量を削減する。これにより、ソフトウェアで同期機能を実行する際の高速処理が可能となり、ソフトウェアでの高スループット処理や低リソースハードウェアでの実現が可能となる。
【００４５】
なお、通信装置１は、バスで接続されたＣＰＵ、ＧＰＵ、メモリ、補助記憶装置などを備え、プログラムを実行することによって信号処理部３を備える装置として機能する。なお、信号処理部３の各機能の全て又は一部は、ＡＳＩＣ等のハードウェアを用いて実現されても良い。プログラムは、コンピュータ読み取り可能な記録媒体に記録されても良い。コンピュータ読み取り可能な記録媒体とは、例えば、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置である。プログラムは、電気通信回線を介して送信されても良い。
【００４６】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【産業上の利用可能性】
【００４７】
バーストフレームを受信する通信装置に適用可能である。
【符号の説明】
【００４８】
１…通信装置，  ２…光電気変換部，  ３…信号処理部，  ４…上り信号処理部，  ５２…下り信号処理部，  ４１…バッファ，  ４２…同期機能部，  ４３…メモリ，  ４２１…データ作成部，  ４２２…第一検出部，  ４２３…第二検出部，  ４２４…第三検出部
【図１】
2019092086.tif 000003
【図２】
2019092086.tif 000004
【図３】
2019092086.tif 000005
【図４】
2019092086.tif 000006
【図５】
2019092086.tif 000007
【図６】
2019092086.tif 000008
【図７】
2019092086.tif 000009
【図８】
2019092086.tif 000010
【図９】
2019092086.tif 000011
【図１０】
2019092086.tif 000012
【図１１】
2019092086.tif 000013
【図１２】
2019092086.tif 000014