(57)【要約】【課題】部品コスト、製品の製造コストを低減できる半導体パワーモジュールを提供する。【解決手段】半導体パワーモジュール１００は、絶縁基板に、電気的に並列に実装されている複数の半導体素子２ａ〜２ｆと、半導体素子２ａ〜２ｆの上電極にそれぞれ接続されているバスバ２０ａ、４０ｂと、外部の制御基板と全ての半導体素子２ａ〜２ｆとの間で、半導体素子２ａ〜２ｆのゲート信号及び制御ソース信号と、温度センス信号及び電流センス信号の少なくとも一方とを中継し、分配する、モールド樹脂に一体成型された第一制御配線１０ａ〜１０ｃと、第一制御配線１０ａ〜１０ｃ上に実装された電子部品５ａ〜５ｆ、６ａ〜６ｃとを有する。【選択図】図１
2019197763.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子を電気的に並列に実装して１アームを構成する半導体パワーモジュールにおいて、
絶縁基板に実装されている複数の前記半導体素子と、
前記半導体素子の上電極にそれぞれ接続されているバスバと、
外部の制御基板と全ての前記半導体素子との間で、前記半導体素子のゲート信号及び制御ソース信号と、温度センス信号及び電流センス信号の少なくとも一方とを中継し、分配する、モールド樹脂に一体成型された第一制御配線と、
前記第一制御配線上に実装された電子部品とを有する半導体パワーモジュール。
【請求項２】
前記電子部品は、前記絶縁基板に対して平行な上下面に、表面電極が形成されており、
前記表面電極の内、一方の表面電極が前記第一制御配線と電気的に接続されている請求項１に記載の半導体パワーモジュール。
【請求項３】
前記第一制御配線と接続されていない前記電子部品の表面電極は、ワイヤによって前記半導体素子と接続されている請求項２に記載の半導体パワーモジュール。
【請求項４】
前記電子部品は、抵抗体である請求項２又は請求項３に記載の半導体パワーモジュール。
【請求項５】
前記電子部品として、更にコンデンサ又はゲート駆動用のドライバＩＣを有する請求項４に記載の半導体パワーモジュール。
【請求項６】
前記抵抗体は、前記半導体素子のゲートパッドに接続されるワイヤと、前記第一制御配線としてのゲート配線との間に実装されている請求項４に記載の半導体パワーモジュール。
【請求項７】
請求項５において実装された前記コンデンサ又は前記ドライバＩＣは、前記第一制御配線としてのゲート配線と、前記第一制御配線としての制御ソース配線との間に実装されている半導体パワーモジュール。
【請求項８】
複数の前記半導体素子が、前記半導体パワーモジュールの長手方向に整列して配置され、
前記第一制御配線は、前記半導体パワーモジュールの長手方向と平行に配置され、
前記第一制御配線に接続された、前記制御基板に接続する端子は、前記半導体パワーモジュールの長手方向の一端側に配置され、
前記バスバの外部の交流線に接続される入出力側端部は、前記半導体パワーモジュールの長手方向の他端側に配置されている請求項２から請求項７のいずれか１項に記載の半導体パワーモジュール。
【請求項９】
前記絶縁基板上に、前記半導体パワーモジュールの入出力配線と電気的に接続されない第二制御配線としての島状の配線パターンを設け、
前記第一制御配線の少なくとも一本が、前記第二制御配線と電気的に接続されており、
前記第二制御配線に前記電子部品の前記表面電極が接続され、
前記第二制御配線の上層に前記モールド樹脂を介して前記第一制御配線が配設されている請求項２から請求項８のいずれか１項に記載の半導体パワーモジュール。
【請求項１０】
前記第一制御配線は、前記第二制御配線上に実装された前記電子部品の上面が露出する溝を有する請求項９に記載の半導体パワーモジュール。
【請求項１１】
前記モールド樹脂は、前記第二制御配線上に実装された前記電子部品の上面が前記第一制御配線の下面に、直接、接続されるように前記電子部品を収納可能な切り欠きを有する請求項９又は請求項１０に記載の半導体パワーモジュール。
【請求項１２】
前記電子部品は、前記半導体パワーモジュールの長手方向において、前記半導体素子が実装されている範囲内に実装されている請求項１から請求項１１のいずれか１項に記載の半導体パワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体パワーモジュールに関するものである。
【背景技術】
【０００２】
半導体パワーモジュールを大容量化するためには、絶縁基板上に多数の半導体素子を並列接続する必要がある。ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）を用いた次世代半導体素子は、大きくなるほど製造歩留りが低いため、サイズの小さい半導体素子を複数個、並列接続して使用することが求められる。
【０００３】
しかし、複数の半導体素子を並列接続して使用した場合、半導体素子の電気的な特性差、制御配線長の差によるインダクタンス差によって、素子毎の閾値電圧（Ｖｔｈ：ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）に差が発生し、同時タイミングで半導体素子を駆動することは難しい。特にインダクタンス差を揃える為に、制御配線長を全ての半導体素子間で等しくした場合、半導体素子に対する制御配線が複雑化し、半導体パワーモジュールの実装面積が大型化することになる。
【０００４】
これらの問題に対して、基板上に制御配線専用の配線基板を設けて配線し、サイズアップを防止する構造として、例えば特許文献１のような技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４３８４９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に示すように、基板上に制御配線用の配線基板を設けて半導体パワーモジュールのサイズアップを防止することはできる。しかし、特許文献１には、次の（１）〜（４）に示すような課題があった。
（１）ケース（樹脂）、ベース（ダイレクトボンデッドカッパー基板＝ＤＢＣ基板）とは別に、中継配線基板を用意しているため、部品点数の増加によるコスト高となっている。また、中継基板とケースにインサートされた制御端子間をワイヤボンドで接続するため、組み立て工数が増加し、コスト高になる。
（２）ベース上に中継基板を実装しているため、半導体パワーモジュールの実装面積が大型化している。
（３）制御配線インダクタンスを揃えることは可能であるが、半導体素子毎の電気的特性差を吸収することができない。そのため、複数の半導体素子のセットを、それぞれの半導体素子の実装位置も勘案した上で予め選定してから半導体パワーモジュールを形成しなければならず、コスト高になる。
（４）主回路配線インダクタンスによる、電流偏差の影響を考慮しておらず、半導体素子を同時に駆動させた場合でも、それぞれの半導体素子を流れる電流にばらつきが発生してしまう。
【０００７】
本願は、これらの問題点に鑑みてなされたものであり、実装面積を低減し、製造コストを低減し、信頼性を向上できる半導体パワーモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願に開示される半導体パワーモジュールは、
複数の半導体素子を電気的に並列に実装して１アームを構成する半導体パワーモジュールにおいて、
絶縁基板に、実装されている複数の前記半導体素子と、
前記半導体素子の上電極にそれぞれ接続されているバスバと、
外部の制御基板と全ての前記半導体素子との間で、前記半導体素子のゲート信号及び制御ソース信号と、温度センス信号及び電流センス信号の少なくとも一方とを中継し、分配する、モールド樹脂に一体成型された第一制御配線と、
前記第一制御配線上に実装された電子部品とを有するものである。
【発明の効果】
【０００９】
本願に開示される半導体パワーモジュールによれば、半導体パワーモジュールの電子部品の実装面積を小さくし、半導体パワーモジュールの小型化、部品点数削減、ワイヤ本数を削減することができる。これにより、部品コスト、製品の製造コストを低減できる。
【００１０】
さらに、樹脂と一体化された信号配線上に電子部品を実装するため、半導体素子のそれぞれの素子特性を考慮して、それぞれの半導体素子の近傍に実装されるべき電子部品の定数を分別して決定できるので、半導体素子の個別の特性による素子の選定、ペアリング、並び替え等の工程が不要となり、半導体パワーモジュールの素子コストを低減しつつ、半導体素子の損失を均一化して信頼性の高い半導体パワーモジュールを提供することができる。特に、ＳｉＣウェハは高価であるため、コスト低減の効果が顕著である。
【００１１】
また、電子部品を半導体素子近傍に実装できるため、ノイズ発生源になる信号配線ループを小さくしてノイズを低減できる。また、多並列チップ間の電流ばらつきの原因となる、信号配線インダクタンスの低減により、耐用温度が低い半導体素子でも使用が可能となり、半導体素子の選択枝が拡大し、半導体パワーモジュールのコスト低減、外部の制御基板の小型化が可能であり、半導体パワーモジュールを含むユニット全体の小型化、低コスト化が可能である。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１によるインバータ回路の回路図である。
【図２】実施の形態１による半導体パワーモジュールの斜視図である。
【図３】実施の形態１による半導体パワーモジュールの上面図である。
【図４】図３、Ａ−Ａ線による断面図である。
【図５】実施の形態２による半導体パワーモジュールの斜視図である。
【図６】実施の形態２による電子部品を取り付けた絶縁基板の上面図である。
【図７】実施の形態２による制御配線モールド成形体の斜視図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
以下、実施の形態１による半導体パワーモジュールを図１〜図４を用いて説明する。各図において、同じものには同じ符号を付している。
図１は、例えば電力変換装置であるモーター駆動用インバータ９０の回路図である。
【００１４】
モーター駆動用インバータ９０は、Ｕ層、Ｖ層、Ｗ層の３つの層で構成されており、各層は上アームと下アームの２つのアームで構成されている。図１においてＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６は、半導体パワーモジュールの最小単位である１アームを示している。
【００１５】
図２は、半導体パワーモジュール１００の斜視図である。
図３は、半導体パワーモジュール１００の上面図である。
図４は、半導体パワーモジュール１００の断面図であり、図３のＡ−Ａ線による断面を示している。
【００１６】
半導体パワーモジュール１００内のスイッチング回路は、半導体素子２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆで構成されている。半導体素子２ａ〜２ｆは、例えば、電圧駆動型のＭＯＳ−ＦＥＴ（ＭＥＴＡＬ−ＯＸＩＤＥ−ＳＥＭＩＣＯＮＤＵＣＴＯ  ＦＩＥＬＤ−ＥＦＦＥＣＴ  ＴＲＡＮＳＩＳＴＯＲ）、ＩＧＢＴ（ＩＮＳＵＬＡＴＥＤ  ＧＡＴＥ  ＢＩＰＯＬＡＲ  ＴＲＡＮＳＩＳＴＯＲ）、ダイオードであり、シリコンの他に、窒化ケイ素、窒化ガリウム、炭化ケイ素といった次世代半導体が使用されている。
【００１７】
本明細書においては、図３の紙面上側を一端側とし、紙面下側を他端側とする。
また、本明細書において右側というときは、半導体パワーモジュール１００の図３における紙面右側部分を指し、左側というときは、半導体パワーモジュール１００の図３における紙面左側部分を指すものとする。
また、図３において見えている側を上（上面）とし、見えていない側を下（下面）とする。
また、図３において、紙面上下方向を長手方向、紙面左右方向を短手方向とする。
【００１８】
図２において、半導体パワーモジュール１００は、図１に示す半導体パワーモジュールのＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６で示される１アーム分を構成するモジュールである。なお、最終的なモジュール形態は、Ｑ１のみの１ｉｎ１構成、Ｑ１とＱ４の上下アームを１セットとする２ｉｎ１構成、Ｑ１〜Ｑ６をセットとする６ｉｎ１構成等が考えられ、それらセットを例えば絶縁封止ゲル等の封止剤を用いて封止する。
【００１９】
図２〜図４に示すように、半導体パワーモジュール１００は、セラミック基板５０ａと、セラミック基板５０ａの上面側に設けられた主配線銅パターン５０ｂと、主配線銅パターン５０ｂを設けた面とは反対側の下面に設けた放熱用銅パターン５０ｃとからなる絶縁基板５０を有する。主配線銅パターン５０ｂは、セラミック基板５０ａにより絶縁されており、セラミック基板５０ａは、放熱用銅パターン５０ｃを介して図示しない冷却用ヒートシンクに、例えば半田などにより接合されている。
【００２０】
そして、半導体素子２ａ〜２ｆが、主配線銅パターン５０ｂ上に、半田等の金属接合材４０により接合されている。半導体素子２ａ、２ｂ、２ｃは、半導体パワーモジュール１００の一端側から他端側に向かって長手方向に整列して配置されている。半導体素子２ｄ、２ｅ、２ｆは、半導体素子２ａ、２ｂ、２ｃの列の右側に、この列と平行に、半導体パワーモジュール１００の一端側から他端側に向かって長手方向に整列して配置されている。
【００２１】
制御配線モールド成形体１は、モールド樹脂１１とモールド樹脂１１に一体としてインサート成形された信号配線１ａ、１ｂ、１ｃ（第一制御配線）と、信号配線１ａ、１ｂ、１ｃの一端側の端部に接続され、絶縁基板に対して垂直に立ち上がり、モールド樹脂１１に一部を一体としてインサート成形された端子１０ａ、１０ｂ、１０ｃとからなる。絶縁基板５０と制御配線モールド成形体１とは、制御配線モールド成形体１のモールド樹脂１１によって絶縁されている。本実施の形態では、例として信号配線１ａを温度センス配線、信号配線１ｂを制御ソース配線、信号配線１ｃをゲート配線として記載するが、他に、電流センス信号を採用することも可能である。
【００２２】
信号配線１ａ、１ｂ、１ｃは、上述のようにモールド樹脂１１によってモールドされているが、それぞれの上面は、モールド樹脂１１から露出している。そして、モールド樹脂１１には、制御配線モールド成形体１を、絶縁基板５０の上から被せたときに、半導体素子２ａ〜２ｆの周囲をモールド樹脂１１が取り囲むように、２列の穴が設けられている。すなわち２つの穴が、半導体パワーモジュール１００の他端側から一端側に向かって長手方向に２個に整列して配置されている。
【００２３】
信号配線１ａは、半導体パワーモジュール１００の上記一端側の左隅部分から、半導体素子２ａの近傍まで配設されている。信号配線１ｃは、半導体パワーモジュール１００の上記一端側の左隅部分から、長手方向に３個ずつ、２列に並んだ穴の列の間に、それぞれの列と平行に配設されている。そして、信号配線１ｂは、半導体パワーモジュール１００の上記一端側の左隅部分から、長手方向に３個ずつ、２列に並んだ穴の列の間に、それぞれの列と平行に配設されている。
【００２４】
信号配線１ａ及び信号配線１ｃは、それぞれモールド樹脂１１に埋め込まれた１本の配線であるが、信号配線１ｂは、モールド樹脂１１に埋め込まれ、信号配線１ｃを挟んで２分割された配線を、バイパスワイヤ３０ｈによって接合して構成されている。
【００２５】
信号配線１ａ、１ｂ、１ｃの一端側の端部は、外部の制御基板に接続される端子１０ａ、１０ｂ、１０ｃに接続されている。端子１０ａ、１０ｂ、１０ｃの信号配線１ａ、１ｂ、１ｃ側の所定の範囲も、上述のモールド樹脂１１によって覆われている。
【００２６】
なお、本実施の形態では、信号配線１ｂは、信号配線１ｃを跨ぐ構成としているが、信号配線１ｂと信号配線１ｃの位置を入れ替えて、信号配線１ｂが信号配線１ｃを跨がない構成とすることも可能である。
【００２７】
このように、制御配線モールド成形体１を、信号配線１ａ、１ｂ、１ｃと、端子１０ａ、１０ｂ、１０ｃとを、モールド樹脂１１にインサート成形して一体化することにより、制御信号の統合および、中継、分配を、制御配線モールド成形体１上で行う事ができ、半導体パワーモジュール１００の実装面積の小型化が可能となる。
【００２８】
半導体パワーモジュール１００の一端側の端子１０ａ、１０ｂ、１０ｃの右には、図１のＰまたはＮで示す直流電流の入出力配線を接続する入力配線３を備える。主回路配線４０ａ、４０ｂは、図１のＵ、Ｖ、Ｗで示す出力電流用の配線である。
【００２９】
主回路配線４０ａは、例えば銅製のバスバである。主回路配線４０ａは、半導体パワーモジュール１００の実装面積の小型化のため、長手方向に一列に並び、絶縁基板５０に電気的に並列に接続された半導体素子２ａ、２ｂ、２ｃの上電極に金属接合材４０を用いて接続されている。主回路配線４０ｂも同様に、半導体素子２ｄ、２ｅ、２ｆの上電極に金属接合材４０を用いて接続されている。なお、主回路配線４０ａ、４０ｂとして、アルミワイヤを用いても良い。
【００３０】
半導体素子２ａ〜２ｆが接続された絶縁基板５０に、制御配線モールド成形体１を被せると、図３に示すように、信号配線１ｂと信号配線１ｃとが、半導体素子２ａ、２ｂ、２ｃの列と、半導体素子２ｄ、２ｅ、２ｆの列の間に２列に並んで長手方向に配置される。信号配線１ａは、半導体素子２ａの温度センスパッドとワイヤ３２を用いて電気的に接続されている。
【００３１】
半導体素子２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆの各ゲートパッドと、信号配線１ｃとは、ワイヤ３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆを用いて最短距離で電気的に接続されている。同様に、半導体素子２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆの各ソース（エミッタ）パッドと信号配線１ｂとは、ワイヤ３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ、３１ｆを用いて略最短距離で電気的に接続されている。
【００３２】
このように、半導体素子２ａ〜２ｆのゲート、ソース（エミッタ）信号を統合、分配し、外部の制御基板への接続機能を統合することにより、部品点数の削減による半導体パワーモジュール１００の製造コストの低減、組立工数の削減によるコスト低減が可能となる。また、各部品を接続するワイヤ経路を単純化して、ワイヤの長さを短くすることにより、ワイヤの耐振性の向上はもちろん、ワイヤ本数を減少させることで、ワイヤ自体のコストの低減、ワイヤの実装コスト低減が可能となる。
【００３３】
図３に示すように、信号配線１ａ、１ｂ、１ｃが、外部制御基板に接続される端子１０ａ、１０ｂ、１０ｃに接続される場所は、半導体パワーモジュール１００の長手方向、一端側であり、主回路配線４０ａ、４０ｂの外部への出力側端部は、半導体パワーモジュール１００の長手方向、他端側に配置されている。
【００３４】
ところで、半導体素子２ａ〜２ｆの内、素子上の上電極に接続された主回路配線４０ａ、４０ｂのインダクタンスが小さい半導体素子は、大きい半導体素子に対して、ゲート電位の立ち上がりに時間に差がないと仮定した場合、ソース電位が時間遅れなく変化するため、電流が多く流れる。配線インダクタンスは、配線の長さから決まる自己インダクタンスによって決まる。
【００３５】
物理的に３個ずつ二列に並び、電気的に並列に接続されている６個の半導体素子２ａ〜２ｆの中で、半導体素子２ｃおよび半導体素子２ｆは、主回路配線４０ａ、４０ｂの出力端子からの配線長が最短で接続されているため、主回路配線４０ａ、４０ｂの自己インダクタンスが小さく、自己インダクタンスが大きい半導体素子２ａ、２ｄと比べてソース電位が時間遅れなく変化するため、電流が多く流れ、半導体素子２ｃ、２ｆの損失が最も大きくなる。
【００３６】
一方、ゲート電位の立ち上がりも前記ソース電位と同じように、配線インダクタンスの小さい半導体素子のゲート電位立ち上がりが最も早くなり、半導体素子２ａ、２ｄの駆動時に最も早く電流が流れ始めるため、半導体素子２ａ、２ｄの損失が最も大きくなる。
【００３７】
以上２つの特性を考慮して、主回路配線インダクタンスが最大の半導体素子２ｃおよび２ｆのゲート配線が、信号配線１ｃの入力端子から最も遠くなるように配置することで、各半導体素子２ａ〜２ｆの損失をバランス化し、耐用温度が低い半導体素子２ａ〜２ｆでも使用が可能となる。このように、半導体素子２ａ〜２ｆの耐用温度マージンを小さくすることで半導体素子２ａ〜２ｆの選択枝が拡大し、半導体パワーモジュール１００の製造コストを低減することができる。
【００３８】
半導体素子は、一般的にターンオンまたはターンオフ時のドレイン（ベース）−ソース（エミッタ）間の半導体素子の寄生容量（Ｃ）と、信号配線インダクタンス（Ｌ）とにより、ＬＣ回路が形成されることによってゲート電位が振動する。
【００３９】
複数の半導体素子を電気的に並列に接続して使用する半導体パワーモジュールにおいては、この振動が、半導体素子間で励振されるため、ゲート電位の振動が無い場合と比較して、半導体素子毎のゲート電位差が大きくなる。
【００４０】
半導体素子毎のゲート電位差が大きくなると、半導体素子毎に流れるターンオン、ターンオフ時の電流値差が大きくなり、半導体素子毎の損失差が大きくなるため、特に複数の半導体素子を電気的に並列に接続して使用する半導体パワーモジュールにおいては、信号配線インダクタンス（Ｌ）の低減が重要である。
【００４１】
そこで、本実施の形態では、半導体パワーモジュール１００内の信号配線１ｃ上に、電子部品である抵抗体５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆを実装し、半導体素子２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆのゲートパッドに接続されるワイヤ３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆと信号配線１ｃとの間に抵抗体５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆを直列に入れ、ＲＬＣ回路を形成することによりゲート電位の振動を小さくしている。
【００４２】
これにより、半導体素子２ａ〜２ｆに流れる電流のばらつきの拡大を抑制し、半導体パワーモジュール１００の動作時における各半導体素子２ａ〜２ｆの温度を均一化することで、要求される温度マージンを小さくし、半導体パワーモジュール１００の製造コストを低減することができる。なお、抵抗体５ａ〜５ｆは、ワイヤ３０ａ〜３０ｆの長さを最短とするために、半導体パワーモジュール１００の一端から見て、各半導体素子２ａ〜２ｆが長手方向に実装されている範囲内の信号配線１ｃ上に実装されている。
【００４３】
抵抗体５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆは、直方体の形状をしており、平行な上下面にそれぞれ表面電極が形成されており、２つの表面電極の内、一方の表面電極が、制御配線モールド成形体１内の信号配線１ｃに半田で接続されており、もう一方の表面電極と半導体素子２ａ〜２ｆとが、ワイヤ３０ａ〜３０ｆで接続されている。
【００４４】
例えば、抵抗体として一般的なチップ抵抗体を用い、ワイヤ３０ａ〜３０ｆと信号配線１ｃ間に直列にチップ抵抗体を配線するとした場合、信号配線１ｃを複数の島に分離し、それぞれに抵抗体用のパッドを設ける必要がある。しかし、上述のような抵抗体５ａ〜５ｆを用いることにより、信号配線１ｃ上に、直接、一方の表面電極を用いて抵抗体５ａ〜５ｆを実装し、上面側の表面電極を直接ワイヤ３０ａ〜３０ｆと接続できるので、信号配線１ｃを複数の島に分離する必要がなく、半導体パワーモジュール１００の実装面積をより小さくすることが可能であるという効果がある。
【００４５】
一般に、半導体素子が駆動する際には、ドレイン（ベース）−ソース（エミッタ）間に電圧が印加される。その際、変位電流（＝半導体素子の寄生容量Ｃｇｓ×半導体素子のゲートにかかる電圧ΔＶｇｓ）が半導体素子のゲート側に流れ込む。半導体素子の容量が小さい場合、半導体素子のゲートにかかる電圧が大きくなる現象をゲート浮き上がりといい、ゲート浮き上がりが発生すると予期せぬタイミングでチップがＯＮしてしまい、誤動作の原因となる。
【００４６】
そこで、誤動作を抑制するために、半導体パワーモジュール１００内の信号配線１ｂ、１ｃ間をバイパス接続するように、信号配線１ｂ、１ｃ間に、電子部品であるコンデンサ６ａ、６ｂ、６ｃを実装する。これにより、半導体素子２ａのゲートパッドは、ワイヤ３０ａ、抵抗体５ａ、信号配線１ｃ、信号配線１ｂ、コンデンサ６ａ、ワイヤ３１ａを介して半導体素子２ａのソース（エミッタ）パッドに接続され、半導体素子２ａのゲートにかかる電圧ΔＶｇｓを低減できる。半導体素子２ｂ〜２ｆについても同様であり、全ての半導体素子２ａ〜２ｆのゲート−ソース（エミッタ）間にコンデンサ６ａ、６ｂ、６ｃを並列に入れることができる。
【００４７】
例えば、半導体素子２ｃ、２ｆに注目した場合、外部の制御基板上のゲート−ソース（エミッタ）配線間にコンデンサを入れる場合と比べて、半導体素子２ｃ、２ｆと信号配線１ｂ、１ｃ、コンデンサ６ｃが作る電流ループが小さくなり、信号配線インダクタンス（Ｌ）を小さくしつつ、容量（Ｃ）を大きくしてゲート電位の浮きを防止することができ、半導体パワーモジュール１００の信頼性を向上できる。
【００４８】
また、コンデンサ６ａ、６ｂ、６ｃに替えてゲート駆動用のドライバＩＣ（ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴ）を用いてもよい。外部の制御基板上のゲート−ソース（エミッタ）間にドライバＩＣを実装する場合と比較して、半導体素子２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆと信号配線１ｂ、１ｃとドライバＩＣの作るゲート−ソース（エミッタ）の一巡電流ループを短くでき、電磁ノイズ発生源となる半導体素子のゲート−ソース（エミッタ）間の電流ループを小さくできる。これにより、半導体パワーモジュール１００が発生させるノイズを低減でき、半導体パワーモジュール１００の信頼性を向上できる。また、半導体パワーモジュール１００を含むユニット全体のノイズ対策部品を減らすことにより、本製品を利用する機器の製造コストの低減が可能である。
【００４９】
また、上述のように信号配線１ｂ、１ｃ上に、直接、各電子部品を実装することによって、外部の制御基板の基板サイズを小型化でき、半導体パワーモジュール１００を含むユニット全体の小型化、コスト低減が可能である。
【００５０】
また、信号配線１ｂ、１ｃ上に実装された電子部品は、制御配線モールド成形体１のモールド樹脂１１によって半導体素子２ａ〜２ｆの発熱による温度上昇の影響を受けにくくなっており、半導体素子２ａ〜２ｆが動作した場合であっても、一般的な使用温度範囲が１２０度Ｃ以下の電子部品が使用可能であり、電子部品の選択肢を広げることができる。
【００５１】
また、各電子部品は、半導体素子２ａ〜２ｆのそれぞれの素子特性を考慮して、それぞれの半導体素子２ａ〜２ｆの近傍に実装されるべき電子部品の定数を分別して決定できる。これにより、半導体素子の個別の特性による素子の選定、ペアリング、並び替え等の工程が不要となり、半導体パワーモジュール１００の半導体素子２ａ〜２ｆのコストを低減しつつ、半導体素子２ａ〜２ｆの損失を均一化して信頼性の高い半導体パワーモジュール１００を提供することができる。
【００５２】
このように、本実施の形態１による半導体パワーモジュール１００によれば、信号配線１ａ、１ｂ、１ｃがインサートされた制御配線モールド成形体１を絶縁基板５０上に重ねて配置することで、半導体パワーモジュール１００の各部材の実装面積を低減しつつ、制御配線モールド成形体１を形成するモールド樹脂１１を用いて、絶縁基板５０の主配線銅パターン５０ｂと信号配線１ａ、１ｂ、１ｃとの絶縁を行うことで、セラミック等の絶縁材を使用するより安価に、半導体パワーモジュールの１００の部材間の絶縁を確保することができる。
【００５３】
また、信号配線１ａ、１ｂ、１ｃを制御配線モールド成形体１にインサートして、モールド樹脂１１で部材間の絶縁を確保した場合は、絶縁基板をパターニングしてモジュール封止剤で絶縁を確保した場合と比較して、封止時に発生する気泡による絶縁信頼性の低下が発生しないため、半導体パワーモジュール１００の信頼性を向上できる。
【００５４】
なお、本実施の形態では、半導体パワーモジュール１００をインバータに使用する場合を想定して、直流側を入力側とし、交流側を出力側として入出力の別を記載したが、半導体パワーモジュール１００をコンバータに使用する場合は、入出力の別は反対になる。
【００５５】
実施の形態２．
以下、実施の形態２による半導体パワーモジュール２００を実施の形態１と異なる部分を中心に説明する。
図５は、半導体パワーモジュール２００の斜視図である。
図６は、電子部品を取り付けた絶縁基板２５０の上面図である。
図７は、制御配線モールド成形体２０１の斜視図である。
信号配線２０１ｃは、絶縁基板５０の主配線銅パターン５０ｂに、例えばエッチングを用いて島状に形成された、入力配線３とは電気的に絶縁された制御配線パターン（第二制御配線）である。
【００５６】
信号配線２０１ｃの一端には、信号配線２０１ｃと、実施の形態１の信号配線１ｃに相当する信号配線とを接続する接続部２０１ｃＩＮを備える。接続部２０１ｃＩＮは、例えば半田のような接続部材からなる。信号配線２０１ｃは、実施の形態１と同様に、３個ずつ、２列に長手方向に並んだ半導体素子２ａ〜２ｆの間に、半導体の列と平行に延びている。
【００５７】
そして、制御配線モールド成形体２０１としてモールド樹脂２１１と一体成形された信号配線２０１ｂが、モールド樹脂２１１を介して、信号配線２０１ｃと平行に、かつ信号配線２０１ｃと絶縁されて、絶縁基板２５０の上層に配設されている。
【００５８】
図７に示すように、制御配線モールド成形体２０１には、信号配線２０１ｃ上に実装される抵抗体５ｇ〜５ｉが通る、半導体パワーモジュール２００の短手方向に凹んだ溝Ｍ１、Ｍ２、Ｍ３を備える。抵抗体５ｇ〜５ｉを実装する部分の溝Ｍ１〜Ｍ３は、モールド樹脂２１１だけでなく信号配線２０１ｂにも同じ位置に溝を設けている。抵抗体５ｇ、５ｈ、５ｉは、信号配線２０１ｃ上に実装されている。実施の形態１では、各半導体素子２ａ〜２ｆ用に独立した抵抗体を用いたが、本実施の形態では、２つの抵抗体を１つに纏めたタイプの抵抗体５ｇ〜５ｉを使用している。
【００５９】
また、モールド樹脂２１１の、コンデンサ２０６ａ〜２０６ｃが実装される位置の真上、かつ、信号配線２０１ｂの下に存在する部分には切り欠きＫ１、Ｋ２、Ｋ３を設けている。
【００６０】
コンデンサ２０６ａ、２０６ｂ、２０６ｃは、直方体の形状をしており、コンデンサ２０６ａ〜２０６ｃの平行な上下面にそれぞれ表面電極が形成されている。２つの表面電極の内、一方の表面電極が、信号配線２０１ｃと半田で接続されており、もう一方の表面電極は、制御配線モールド成形体２０１を絶縁基板２５０に装着する際に、制御配線モールド成形体２０１内に一体成形させている信号配線２０１ｂの下面に、直接、半田で接続される。
【００６１】
このように実施の形態１で用いたコンデンサ６ａ〜６ｃは、各コンデンサの一面に信号配線１ｂと信号配線１ｃへ接続する電極が設けられていたのに対して、本実施の形態で用いるコンデンサ２０６ａ〜２０６ｃは、コンデンサの表裏の面に表面電極を有し、信号配線２０１ｃと信号配線２０１ｂとの間に収納されている。
【００６２】
半導体素子２ａ〜２ｆと抵抗体５ｇ、５ｈ、５ｉとは、ワイヤ２３０ａ、２３０ｂ、２３０ｃ、２３０ｄ、２３０ｅ、２３０ｆによって接続されている。また、半導体素子２ａ〜２ｆと信号配線２０１ｂとは、ワイヤ２３１ａ、２３１ｂ、２３１ｃ、２３１ｄ、２３１ｅ、２３１ｆによって接続されている。
【００６３】
このように、本実施の形態による半導体パワーモジュール２００によれば、信号配線２０１ｂと信号配線２０１ｃとを２層に構成できるので、半導体パワーモジュール２００を構成する電子部品の実装面積をより小さくすることができる。
【００６４】
本願は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
【００６５】
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
【符号の説明】
【００６６】
１００，２００  半導体パワーモジュール、１，２０１  制御配線モールド成形体、
１１，２１１  モールド樹脂、１０ａ，１０ｂ，１０ｃ  端子、
１ａ，１ｂ，１ｃ，２０１ｂ，２０１ｃ  信号配線、２０１ｃＩＮ  接続部、
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ  半導体素子、３  入力配線、
５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉ  抵抗体、
６ａ，６ｂ，６ｃ，２０６ａ，２０６ｂ，２０６ｃ  コンデンサ、
３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ，３２  ワイヤ、
２３０ａ，２３０ｂ，２３０ｃ，２３０ｄ，２３０ｅ，２３０ｆ，３２  ワイヤ、
３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆ  ワイヤ、３０ｈ  バイパスワイヤ、２３１ａ，２３１ｂ，２３１ｃ，２３１ｄ，２３１ｅ，２３１ｆ  ワイヤ、
４０  金属接合材、４０ａ  主回路配線、４０ｂ  主回路配線、
５０，２５０  絶縁基板、５０ａ  セラミック基板、５０ｂ  主配線銅パターン、
５０ｃ  放熱用銅パターン、９０  モーター駆動用インバータ。
【図１】
2019197763.tif 000003
【図２】
2019197763.tif 000004
【図３】
2019197763.tif 000005
【図４】
2019197763.tif 000006
【図５】
2019197763.tif 000007
【図６】
2019197763.tif 000008
【図７】
2019197763.tif 000009
【手続補正書】
【提出日】令和1年7月24日(2019.7.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の半導体素子を電気的に並列に実装して１アームを構成する半導体パワーモジュールにおいて、
絶縁基板に実装されている複数の前記半導体素子と、
前記半導体素子の上電極にそれぞれ接続されているバスバと、
外部の制御基板と全ての前記半導体素子との間で、温度センス信号及び電流センス信号の少なくとも一方と、前記半導体素子のゲート信号及び制御ソース信号とを中継し、分配する、モールド樹脂に一体成型された第一制御配線と、
前記第一制御配線上に実装された電子部品とを有する半導体パワーモジュール。
【請求項２】
前記電子部品は、前記絶縁基板に対して平行な上下面に、表面電極が形成されており、
前記表面電極の内、一方の表面電極が前記第一制御配線と電気的に接続されている請求項１に記載の半導体パワーモジュール。
【請求項３】
前記第一制御配線と接続されていない前記電子部品の表面電極は、ワイヤによって前記半導体素子と接続されている請求項２に記載の半導体パワーモジュール。
【請求項４】
前記電子部品は、抵抗体である請求項２又は請求項３に記載の半導体パワーモジュール。
【請求項５】
前記電子部品として、更にコンデンサ又はゲート駆動用のドライバＩＣを有する請求項４に記載の半導体パワーモジュール。
【請求項６】
前記抵抗体は、前記半導体素子のゲートパッドに接続されるワイヤと、前記第一制御配線としてのゲート配線との間に実装されている請求項４に記載の半導体パワーモジュール。
【請求項７】
請求項５において実装された前記コンデンサ又は前記ドライバＩＣは、前記第一制御配線としてのゲート配線と、前記第一制御配線としての制御ソース配線との間に実装されている半導体パワーモジュール。
【請求項８】
複数の前記半導体素子が、前記半導体パワーモジュールの長手方向に整列して配置され、
前記第一制御配線は、前記半導体パワーモジュールの長手方向と平行に配置され、
前記第一制御配線に接続された、前記制御基板に接続する端子は、前記半導体パワーモジュールの長手方向の一端側に配置され、
前記バスバの外部の交流線に接続される入出力側端部は、前記半導体パワーモジュールの長手方向の他端側に配置されている請求項２から請求項７のいずれか１項に記載の半導体パワーモジュール。
【請求項９】
前記絶縁基板上に、前記半導体パワーモジュールの入出力配線と電気的に接続されない第二制御配線としての島状の配線パターンを設け、
前記第一制御配線の少なくとも一本が、前記第二制御配線と電気的に接続されており、
前記第二制御配線に前記電子部品の前記表面電極が接続され、
前記第二制御配線の上層に前記モールド樹脂を介して前記第一制御配線が配設されている請求項２から請求項８のいずれか１項に記載の半導体パワーモジュール。
【請求項１０】
前記第一制御配線は、前記第二制御配線上に実装された前記電子部品の上面が露出する溝を有する請求項９に記載の半導体パワーモジュール。
【請求項１１】
前記モールド樹脂は、前記第二制御配線上に実装された前記電子部品の上面が前記第一制御配線の下面に、直接、接続されるように前記電子部品を収納可能な切り欠きを有する請求項９又は請求項１０に記載の半導体パワーモジュール。
【請求項１２】
前記電子部品は、前記半導体パワーモジュールの長手方向において、前記半導体素子が実装されている範囲内に実装されている請求項１から請求項１１のいずれか１項に記載の半導体パワーモジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本願に開示される半導体パワーモジュールは、
複数の半導体素子を電気的に並列に実装して１アームを構成する半導体パワーモジュールにおいて、
絶縁基板に実装されている複数の前記半導体素子と、
前記半導体素子の上電極にそれぞれ接続されているバスバと、
外部の制御基板と全ての前記半導体素子との間で、温度センス信号及び電流センス信号の少なくとも一方と、前記半導体素子のゲート信号及び制御ソース信号とを中継し、分配する、モールド樹脂に一体成型された第一制御配線と、
前記第一制御配線上に実装された電子部品とを有するものである。