(57)【要約】【課題】相変化材料に供給する動作電流を低減可能な半導体記憶装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体記憶装置は、第１電極を備える。前記装置はさらに、前記第１電極上に設けられた第１材料を備える。前記装置はさらに、前記第１材料により包囲され、相変化材料として機能する第２材料を備える。前記装置はさらに、前記第１材料上に設けられた第２電極を備える。【選択図】図１
2019149473.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
前記第１電極上に設けられた第１材料と、
前記第１材料により包囲され、相変化材料として機能する第２材料と、
前記第１材料上に設けられた第２電極と、
を備える半導体記憶装置。
【請求項２】
前記第２材料は、第１抵抗率を有する第１状態と、前記第１抵抗率よりも低い第２抵抗率を有する第２状態との間で相転移し、
前記第１材料の抵抗率は、前記第２材料の前記第１および第２抵抗率よりも高い、請求項１に記載の半導体記憶装置。
【請求項３】
前記第１材料の融点は、前記第２材料の融点よりも高い、請求項１または２に記載の半導体記憶装置。
【請求項４】
前記第１材料の熱伝導度は、前記第２材料の熱伝導度よりも低い、請求項１から３のいずれか１項に記載の半導体記憶装置。
【請求項５】
前記第１材料は、酸素または窒素を含有している、請求項１から４のいずれか１項に記載の半導体記憶装置。
【請求項６】
前記第１材料は、第１元素を含有しており、
前記第２材料は、第２元素を含有しており、
前記第１元素の酸化物または窒化物の生成自由エネルギーは、前記第２元素の酸化物または窒化物の生成自由エネルギーよりも小さい、請求項１から５のいずれか１項に記載の半導体記憶装置。
【請求項７】
前記第２材料は、前記第２元素としてテルルを含有している、請求項６に記載の半導体記憶装置。
【請求項８】
前記第１材料は、前記第１元素としてゲルマニウム、シリコン、アルミニウム、コバルト、チタン、タンタル、ハフニウム、ジルコニウム、およびイットリウムのうちの少なくともいずれかを含有している、請求項６または７に記載の半導体記憶装置。
【請求項９】
前記第２材料は、前記第１材料により複数の粒の形で包囲されている、請求項１から８のいずれか１項に記載の半導体記憶装置。
【請求項１０】
第１電極と、
前記第１電極上に設けられ、第１元素を含有する第１材料と、
前記第１材料により包囲され、第２元素を含有する第２材料と、
前記第１材料上に設けられた第２電極とを備え、
前記第１元素の酸化物または窒化物の生成自由エネルギーは、前記第２元素の酸化物または窒化物の生成自由エネルギーよりも小さい、半導体記憶装置。
【請求項１１】
第１電極を形成し、
前記第１電極上に設けられた第１材料と、前記第１材料により包囲され、相変化材料として機能する第２材料とを形成し、
前記第１材料上に第２電極を形成する、
ことを含む半導体記憶装置の製造方法。
【請求項１２】
前記第１および第２材料は、
前記第１電極上に、第１元素と第２元素とを含有する第１層を形成し、
前記第１層を、前記第１元素を含有する前記第１材料と、前記第２元素を含有する前記第２材料とに分離する、
ことにより形成される、請求項１１に記載の半導体記憶装置の製造方法。
【請求項１３】
前記第１層を第１温度で酸化し、
前記第１層を前記第１温度よりも高い第２温度で加熱して、前記第１層を前記第１材料と前記第２材料とに分離する、
ことをさらに含む、請求項１１または１２に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
相変化メモリ（ＰＣＭ：Phase Change Memory）は、相変化材料へのデータのセット動作やリセット動作に、動作電流によるジュール熱を使用する。そのため、ジュール熱を効率的に発生させて、動作電流を低減することが望ましい。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Cheng Peng et al., “Al1.3Sb3Te material for phase change memory application”, Applied Physics Letters 99, 043105(2011)
【非特許文献２】Liangliang Cao et al. “Advantage of Ti-Doped Ge2Sb2Te5 Material for Phase Change Memory Applications”, ECS Solid State Letters, 4(12) P102-P104(2015)
【非特許文献３】N. Matsuzaki et al., “Oxygen-doped GeSbTe Phase-change Memory Cells Featuring 1.5-V/100-μA Standard 0.13-μm CMOS Operations”, 2005 IEEE
【発明の概要】
【発明が解決しようとする課題】
【０００４】
相変化材料に供給する動作電流を低減可能な半導体記憶装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体記憶装置は、第１電極を備える。前記装置はさらに、前記第１電極上に設けられた第１材料を備える。前記装置はさらに、前記第１材料により包囲され、相変化材料として機能する第２材料を備える。前記装置はさらに、前記第１材料上に設けられた第２電極を備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体記憶装置の構造を示す断面図である。
【図２】第１実施形態の種々の変形例の半導体記憶装置の構造を示す断面図である。
【図３】第１実施形態の半導体記憶装置の製造方法を示す断面図である。
【図４】第２実施形態の半導体記憶装置の製造方法を示す断面図である。
【図５】第３実施形態の半導体記憶装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１から図５では、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体記憶装置の構造を示す断面図である。
【０００９】
図１の半導体記憶装置は、基板１と、絶縁膜２と、第１電極の例である下部電極３と、第１材料の例である高抵抗材料４と、第２材料の例である相変化材料５と、第２電極の例である上部電極６とを備えている。図１の半導体記憶装置は、例えば３次元構造を有するクロスポイント型の相変化メモリであるが、その他の型の相変化メモリでもよい。
【００１０】
基板１は例えば、Ｓｉ（シリコン）基板などの半導体基板である。図１は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱うが、−Ｚ方向は、重力方向と一致していても一致していなくてもよい。
【００１１】
絶縁膜２は、基板１上に形成されている。絶縁膜２は例えば、ＳｉＯ２膜（シリコン酸化膜）などの層間絶縁膜である。絶縁膜２は、基板１上に直接形成されていてもよいし、基板１上に他の層を介して形成されていてもよい。
【００１２】
下部電極３は、絶縁膜２内に形成されている。下部電極３は、バリアメタル層と電極材層（配線材層）とを別々に含んでいてもよいし、バリアメタル層と電極材層とを兼ねる層を含んでいてもよい。本実施形態の下部電極３は、バリアメタル層と電極材層とを兼ねる層として、ＴｉＮ膜（チタン窒化膜）を含んでいる。下部電極３は、バリアメタル層としてＴｉＮ膜を含み、電極材層としてＷ膜（タングステン膜）、ＷＮ膜、ＷＳｉ膜、またはＷＳｉＮ膜を含んでいてもよい。本実施形態の下部電極３は、Ｙ方向に延びており、ワード線として機能する。
【００１３】
高抵抗材料４は、下部電極３上に形成されている。相変化材料５は、高抵抗材料４内に形成されており、高抵抗材料４により包囲されている。本実施形態の相変化材料５は、高抵抗材料４により複数の粒の形で包囲されている。これらの粒は、図１に示すように高抵抗材料４内に規則的に分布していてもよいし、高抵抗材料４内に不規則に分布していてもよい。本実施形態の各粒の直径は、１０ｎｍ以下、例えば、６〜８ｎｍである。これらの粒は例えば、ＳＥＭ（Scanning Electron Microscope）やＴＥＭ（Transmission Electron Microscope）により観察可能である。
【００１４】
高抵抗材料４は例えば、ＧｅＯＸ膜であり、Ｇｅ（ゲルマニウム）とＯ（酸素）を含有する酸化膜である。Ｇｅは、第１元素の例である。高抵抗材料４は、ＧｅＯＸ膜などの酸化膜とする代わりに、ＧｅＮ膜などの窒化膜としてもよい。また、高抵抗材料４は、Ｇｅの代わりに、またはＧｅと共に、Ｓｉ（シリコン）、Ａｌ（アルミニウム）、Ｃｏ（コバルト）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、およびＹ（イットリウム）のうちの少なくともいずれかを含有していてもよい。これらの元素の酸化物または窒化物の生成自由エネルギーは、相変化材料５を構成する元素の酸化物または窒化物の生成自由エネルギーより小さい。ＧｅＯＸ膜におけるＸの値は、例えば１．０以上であり、Ｏ原子の個数がＧｅ原子の個数以上となっている。
【００１５】
相変化材料５は例えば、ＳｂＴｅＸ膜であり、Ｔｅ（テルル）とＳｂ（アンチモン）を含有する金属膜である。ＴｅやＳｂは、第２元素の例である。相変化材料５に動作電流を供給すると、相変化材料５は、動作電流により発生するジュール熱により、高抵抗状態と低抵抗状態との間で相転移する。高抵抗状態は、高い抵抗率を有する状態であり、低抵抗状態は、低い抵抗率を有する状態であり、前者の抵抗率は後者の抵抗率よりも低い。本実施形態の半導体記憶装置は、この相転移を利用してデータを記憶する。一方、高抵抗材料４は、相変化材料５のような相転移が発生しない非相変化材料である。
【００１６】
後述のように、高抵抗材料４と相変化材料５は例えば、ＧｅＳｂＴｅ膜を酸化し、酸化されたＧｅＳｂＴｅ膜をＧｅＯＸ膜（高抵抗材料４）とＳｂＴｅＸ膜（相変化材料５）とに分離することで形成される。このような分離現象は、Ｇｅ酸化物（ＧｅＯＸ）の生成自由エネルギーが、Ｔｅ酸化物（ＴｅＯＸ）やＳｂ酸化物（ＳｂＯＸ）の生成自由エネルギーより小さいために発生する。すなわち、Ｇｅ、Ｓｂ、Ｔｅの中でＧｅが最も酸化されやすいため、酸化されたＧｅＳｂＴｅ膜がＧｅＯＸ膜とＳｂＴｅＸ膜とに分離する。
【００１７】
同様に、Ｇｅ、Ｓｂ、Ｔｅの中でＧｅが最も窒化されやすいため、窒化されたＧｅＳｂＴｅ膜はＧｅＮ膜とＳｂＴｅＸ膜とに分離する。このような分離現象は、Ｇｅ窒化物（ＧｅＮ）の生成自由エネルギーが、Ｔｅ窒化物（ＴｅＮ）やＳｂ窒化物（ＳｂＮ）の生成自由エネルギーより小さいために発生する。なお、前述のＳｉ、Ａｌ、Ｃｏ、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒ、Ｙはいずれも、ＴｅやＳｂよりも酸化および窒化されやすい。
【００１８】
本実施形態では、高抵抗材料４の抵抗率が、高抵抗状態および低抵抗状態の相変化材料５の抵抗率よりも高い。これにより、高抵抗材料４にて動作電流により効率的にジュール熱を発生させることができ、このジュール熱を相変化材料５に供給することができる。本実施形態ではさらに、高抵抗材料４の熱伝導度が、相変化材料５の熱伝導度よりも低い。これにより、相変化材料５にジュール熱を効果的に閉じ込めることや、相変化材料５からジュール熱が逃げにくくすることが可能となる。よって、本実施形態によれば、小さい動作電流で相変化材料５の相転移を発生させることが可能となる。
【００１９】
本実施形態ではさらに、高抵抗材料４の融点が、相変化材料５の融点よりも高い。これにより、相変化材料５の相転移を発生させる際に、高抵抗材料４が融解し、相変化材料５と反応することを抑制することが可能となる。
【００２０】
なお、電流のパスの観点からみると、本実施形態では、高抵抗材料４内に分布している粒（相変化材料５）のうち、電流のパス上の粒のみが動作するため、相変化材料５の動作領域が小さくなっている。このことも動作電流の低減に寄与することから、本実施形態によれば、相変化材料５の相転移をさらに効率的に発生させることが可能となる。
【００２１】
上部電極６は、高抵抗材料４上に形成されている。上部電極６は、バリアメタル層と電極材層（配線材層）とを別々に含んでいてもよいし、バリアメタル層と電極材層とを兼ねる層を含んでいてもよい。本実施形態の上部電極６は、バリアメタル層と電極材層とを兼ねる層として、ＴｉＮ膜を含んでいる。上部電極６は、バリアメタル層としてＴｉＮ膜を含み、電極材層としてＷ膜、ＷＮ膜、ＷＳｉ膜、またはＷＳｉＮ膜を含んでいてもよい。本実施形態の上部電極６は、Ｘ方向に延びており、ビット線として機能する。上部電極６は、下部電極３と同様に、絶縁膜（図示せず）内に形成されている。
【００２２】
本実施形態の半導体記憶装置は、下部電極３と上部電極６との間に動作電流を供給することで、高抵抗材料４を介して相変化材料５に動作電流を供給し、相変化材料５の相転移を発生させることができる。
【００２３】
図２は、第１実施形態の種々の変形例の半導体記憶装置の構造を示す断面図である。
【００２４】
図２(ａ)においては、下部電極３と高抵抗材料４との間や、高抵抗材料４と上部電極６との間に、熱制御層７が形成されている。熱制御層７は、相変化材料５の熱量を制御するために設けられている。
【００２５】
図２(ｂ)においては、高抵抗材料４と上部電極６との間に、セレクタ層８が形成されている。セレクタ層８は、セット動作やリセット動作の対象となるメモリセル（相変化材料５）を選択するために使用される。
【００２６】
なお、セレクタ層８は、上部電極６とさらなる上部電極９との間に形成されていてもよい（図２(ｃ)）。この場合、下部電極３、高抵抗材料４、上部電極６、セレクタ層８、およびさらなる上部電極９は、前述の絶縁膜２内に設けられていてもよい（図２(ｄ)）。
【００２７】
図３は、第１実施形態の半導体記憶装置の製造方法を示す断面図である。
【００２８】
まず、基板１上に絶縁膜２を形成し、絶縁膜２内に下部電極３を形成する（図３(ａ)）。本実施形態では、絶縁膜２の形成後に下部電極３を形成してもよいし、下部電極３の形成後に絶縁膜２を形成してもよい。
【００２９】
次に、ＰＶＤ（Physical Vapor Deposition）により、下部電極３上に相変化層１１を形成する（図３(ａ)）。相変化層１１は例えば、前述のＧｅＳｂＴｅ膜である。相変化層１１は、第１層の例である。本実施形態では、相変化層１１が凝集しない温度である２００℃以下で、相変化層１１を形成する。
【００３０】
次に、１００℃以下で相変化層１１の酸素アニールを行い、相変化層１１を酸化させる（図３(ｂ)）。その結果、相変化層１１が酸化相変化層１２（酸化された相変化層１１）に変化する。酸化相変化層１２は例えば、ＧｅＳｂＴｅＯＸ膜である。酸素アニールの温度は、第１温度の例である。本実施形態の酸素アニールは、２００℃以下の温度、かつ、相変化層１１を形成する際の温度よりも低い温度で行うことが望ましい。これにより、相変化層１１の状態を維持した状態のまま、相変化層１１を均質に酸化相変化層１２へと酸化することが可能となる。
【００３１】
なお、図３(ａ)および図３(ｂ)の工程では、相変化層１１から酸化相変化層１２を形成する代わりに、酸素が存在する雰囲気中でのＰＶＤにより下部電極３上に酸化相変化層１２を形成してもよい。この場合、相変化層１１を形成する処理は不要である。
【００３２】
次に、酸化相変化層１２を１８０℃以上でアニールする（図３(ｃ)）。具体的には、酸化相変化層１２上に上部電極６を形成し、その後、Ａｒ（アルゴン）雰囲気にて４００℃以上で酸化相変化層１２をアニールする（図３(ｃ)）。その結果、酸化相変化層１２中のＴｅおよびＳｂが凝集し、酸化相変化層１２が、相変化材料５（ＳｂＴｅＸ膜）と高抵抗材料４（ＧｅＯＸ膜）とに相分離する。具体的には、ＴｅおよびＳｂが複数の粒へと凝集し、高抵抗材料４が相変化材料５を包囲する構造が実現される。本実施形態の酸化相変化層１２のアニール温度は、相変化層１１の酸素アニール温度よりも高温に設定される。酸化相変化層１２のアニール温度は、第２温度の例である。なお、この際の雰囲気ガスは、Ａｒガス以外の不活性ガス（例えばＮ２ガス）でもよい。
【００３３】
酸化相変化層１２のアニールは、上部電極６の形成前に行ってもよいし、上部電極６の形成後に行ってもよい。前者の場合には、酸化相変化層１２が上部電極６で覆われていないことから、アニール温度は３００℃以下の低温とすることが考えられる。一方、後者の場合には、酸化相変化層１２が上部電極６で覆われていることから、アニール温度は３００℃以上の高温とすることが考えられる。
【００３４】
そのため、図３(ｃ)では、アニール温度が４００℃以上に設定されている。４００℃という温度は、Ｔｅの昇華温度に近い温度である。酸化相変化層１２からＴｅが昇華により抜けることは好ましくないが、図３(ｃ)では酸化相変化層１２が上部電極６で覆われていることから、酸化相変化層１２からＴｅが昇華により抜けることを抑制できる。よって、図３(ｃ)ではアニール温度を４００℃以上に設定することで、Ｔｅの抜けを抑制しつつ、酸化相変化層１２を十分にアニールすることが可能となる。
【００３５】
一方、酸化相変化層１２が上部電極６で覆われていない場合には、Ｔｅの抜けを抑制するため、アニール温度を３００℃以下に設定する。４００℃以下ではなく３００℃以下に設定する理由は、昇華温度とアニール温度との間にマージンを持たせるためである。この場合には、酸化相変化層１２を十分にアニールするために、アニールを長時間行う。
【００３６】
なお、本実施形態では、酸化相変化層１２（ＧｅＳｂＴｅＯＸ膜）を酸化により形成する際に、酸化相変化層１２中のＯ原子の個数がある程度多くなるよう酸化する。理由は、Ｏ原子が少ないと相変化材料５が高抵抗材料４を包囲する構造が得られ、Ｏ原子が多いと高抵抗材料４が相変化材料５を包囲する構造が得られるからである。このような酸化は例えば、酸化時に供給するＯ２ガスの流量を増加させることで実現可能である。なお、本実施形態のＧｅＯＸ膜（高抵抗材料５）におけるＸの値は、例えば１．０以上であり、Ｏ原子の個数がＧｅ原子の個数以上となる。
【００３７】
また、本実施形態では、この酸化を、高抵抗材料４を構成予定の元素（Ｇｅ）が完全に酸化されるように実行し、かつ、相変化材料５を構成予定の元素（ＴｅやＳｂ）があまり酸化されないように実行する。理由は、Ｏ原子が多すぎると相変化材料５の相変化特性が弱くなるおそれがあり、Ｏ原子が少なすぎると好適な高抵抗材料４が形成されないおそれがあるからである。
【００３８】
以上のように、本実施形態の半導体記憶装置は、高抵抗材料４により包囲された相変化材料５を備えている。よって、本実施形態によれば、相変化材料５に供給する動作電流を低減可能な構造を実現することが可能となる。
【００３９】
なお、相変化材料５の各粒子の形状は、図１等では球形となっているが、球形以外の形状でもよい。このような粒子の例を、第２および第３実施形態にて説明する。
【００４０】
（第２実施形態）
図４は、第２実施形態の半導体記憶装置の製造方法を示す断面図である。
【００４１】
まず、上述のように基板１上に絶縁膜２および下部電極３を形成し、ＰＶＤにより絶縁膜２および下部電極３上に相変化層１３を形成する（図４(ａ)）。基板１と下部電極３の図示は、便宜上省略する。相変化層１３は例えば、ＳｂＴｅＸ膜である。
【００４２】
次に、相変化層１３を３００℃以下でアニールする（図４(ｂ)）。その結果、相変化層１３中のＴｅおよびＳｂが凝集し、相変化層１３が、相変化材料５ａで形成された複数の粒に変化する。相変化材料５ａの組成は、相変化層１３の組成と同様に、ＳｂＴｅＸである。ただし、アニール時にＴｅが昇華する場合があり、この場合には、アニール後のＸの値はアニール前に比べて低下する。
【００４３】
次に、相変化材料５ａ上に高抵抗材料４ａを形成する（図４(ｃ)）。高抵抗材料４ａは例えば、ＧｅＯＸ膜である。
【００４４】
その後、図４(ａ)から図４(ｃ)の工程を繰り返し実行する（図４(ｄ)）。その結果、高抵抗材料４ａ上に、相変化材料５ｂの複数の粒が形成され、相変化材料５ｂ上に高抵抗材料４ｂが形成される。さらには、高抵抗材料４ｂ上に、相変化材料５ｃの複数の粒が形成され、相変化材料５ｃ上に高抵抗材料４ｃが形成される。
【００４５】
このようにして、高抵抗材料４ａ〜４ｃを含む高抵抗材料４と、相変化材料５ａ〜５ｃを含む相変化材料５が形成される。なお、相変化材料５ａで形成された各粒は、ＸＹ断面では高抵抗材料４により包囲されているが、ＸＺ断面やＹＺ断面では絶縁膜２（または下部電極３）に接している。一方、相変化材料５ｂまたは５ｃで形成された各粒は、任意の断面で高抵抗材料４により包囲されている。本実施形態の高抵抗材料４および相変化材料５は、このような構造により、第１実施形態の高抵抗材料４および相変化材料５と同様の作用を発揮することができる。
【００４６】
なお、図４(ａ)の相変化層１３は、ＳｂＴｅＸ膜とする代わりにＧｅＳｂＴｅ膜としてもよい。この場合、図４(ｂ)および図４(ｃ)の工程を実行する代わりに、１００℃以下で相変化層１３の酸素アニールを行い、その後、相変化層１３を３００℃以下でアニールするようにしてもよい。これにより、図４(ｃ)と同様に、２次元的に分布する相変化材料５ａの複数の粒と、これらの粒を覆う高抵抗材料４ａとを形成することができる。この場合には、これらの工程を繰り返し実行することで、高抵抗材料４と相変化材料５を形成することができる。
【００４７】
以上のように、本実施形態の半導体記憶装置は、高抵抗材料４により包囲された相変化材料５を備えている。よって、本実施形態によれば、第１実施形態と同様に、相変化材料５に供給する動作電流を低減可能な構造を実現することが可能となる。
【００４８】
（第３実施形態）
図５は、第３実施形態の半導体記憶装置の製造方法を示す断面図である。
【００４９】
まず、上述のように基板１上に絶縁膜２および下部電極３を形成し、ＰＶＤにより絶縁膜２および下部電極３上に相変化層を形成する（図５(ａ)）。基板１と下部電極３の図示は、便宜上省略する。
【００５０】
図５(ａ)の工程では、この相変化層として、ＳｂＴｅＸ膜を３００℃で形成する。その結果、相変化層中のＴｅおよびＳｂが凝集し、相変化材料５ａで形成された複数の粒が形成される。相変化材料５ａの組成は、相変化層の組成と同様に、ＳｂＴｅＸである。粒のサイズや密度は、相変化層を形成する際の成膜温度、パワー密度、成膜時間などにより制御可能である。
【００５１】
次に、相変化材料５ａ上に高抵抗材料４ａを形成する（図５(ｂ)）。高抵抗材料４ａは例えば、ＧｅＯＸ膜である。
【００５２】
その後、図５(ａ)および図５(ｂ)の工程を繰り返し実行する（図５(ｃ)）。その結果、高抵抗材料４ａ上に、相変化材料５ｂの複数の粒が形成され、相変化材料５ｂ上に高抵抗材料４ｂが形成される。さらには、高抵抗材料４ｂ上に、相変化材料５ｃの複数の粒が形成され、相変化材料５ｃ上に高抵抗材料４ｃが形成される。
【００５３】
このようにして、高抵抗材料４ａ〜４ｃを含む高抵抗材料４と、相変化材料５ａ〜５ｃを含む相変化材料５が形成される。本実施形態の相変化材料５の各粒は、第２実施形態の相変化材料５の各粒と同様の形状となる。
【００５４】
以上のように、本実施形態の半導体記憶装置は、高抵抗材料４により包囲された相変化材料５を備えている。よって、本実施形態によれば、第１および第２実施形態と同様に、相変化材料５に供給する動作電流を低減可能な構造を実現することが可能となる。
【００５５】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【符号の説明】
【００５６】
１：基板、２：絶縁膜、３：下部電極、
４、４ａ、４ｂ、４ｃ：高抵抗材料、５、５ａ、５ｂ、５ｃ：相変化材料、
６：上部電極、７：熱制御層、８：セレクタ層、９：上部電極、
１１：相変化層、１２：酸化相変化層、１３：相変化層
【図１】
2019149473.tif 000003
【図２】
2019149473.tif 000004
【図３】
2019149473.tif 000005
【図４】
2019149473.tif 000006
【図５】
2019149473.tif 000007