(57)【要約】      （修正有）【課題】従来のＣＣＬコアの全厚さを維持しながらも、コイルの全厚さを増加させることで、高容量の薄膜パワーインダクターを提供する。【解決手段】薄膜インダクター１００は、支持部材１２と、コイルと、支持部材１２及びコイルを封止する磁性物質１１を含む本体と、本体の外部面に配置される外部電極２２と、を基本構造として含む。コイルは、第１導体層１３１、第２導体層１３２及び第３導体層１３３を含む。第２導体層１３２は、第１導体層１３１や第３導体層１３３より薄い厚さの薄膜で構成される。【選択図】図２
2019009407.tif 000002
【特許請求の範囲】
【請求項１】
磁性物質で充填された貫通孔及びビアホールを含む支持部材と、
前記支持部材の少なくとも一面上に配置され、複数のコイルパターンを含むコイルと、
前記支持部材及び前記コイルを封止する磁性物質を含む本体と、
前記本体の外部面上に配置され、前記コイルと連結される外部電極と、を含む薄膜インダクターであって、
前記複数のコイルパターンのそれぞれは、第１導体層、第２導体層、及び第３導体層の複数の導体層を含み、
前記第１導体層は、前記第２及び第３導体層のベース導体層であり、前記支持部材の少なくとも一面上で全体的に渦巻き状を有するように構成され、
前記第２導体層は、前記ビアホールの側面上に配置され、前記ビアホールの下面を封止するように配置される、薄膜インダクター。
【請求項２】
前記ビアホールの内部が前記第３導体層で充填されている、請求項１に記載の薄膜インダクター。
【請求項３】
前記ビアホールの下面を封止する前記第２導体層の下部には前記第１導体層が接する、請求項１または２に記載の薄膜インダクター。
【請求項４】
前記第２導体層は、Ｍｏ、Ａｌ、Ｔｉ、Ｎｉ、及びＷのうち１つ以上を含む、請求項１から３のいずれか一項に記載の薄膜インダクター。
【請求項５】
前記支持部材の上面より高い位置、または下面より低い位置に配置される第２導体層の平均厚さは、前記ビアホールの側面に配置される第２導体層の平均厚さに比べて５００ｎｍ以下の差を有する、請求項１から４のいずれか一項に記載の薄膜インダクター。
【請求項６】
前記第２導体層の平均全厚さは１μｍ以下である、請求項１から５のいずれか一項に記載の薄膜インダクター。
【請求項７】
前記第１導体層は銅めっき層である、請求項１から６のいずれか一項に記載の薄膜インダクター。
【請求項８】
前記第１導体層、前記第２導体層、及び前記第３導体層の間には各導体層間の境界面がある、請求項１から７のいずれか一項に記載の薄膜インダクター。
【請求項９】
前記第１導体層は、前記支持部材の上面上に配置される上部シードパターンと、前記支持部材の下面上に配置される下部シードパターンと、で構成されており、
前記上部シードパターンの厚さが前記下部シードパターンの厚さより薄い、請求項１から８のいずれか一項に記載の薄膜インダクター。
【請求項１０】
前記上部シードパターンの厚さは２μｍ〜５μｍであり、前記下部シードパターンの厚さは１２μｍ〜１８μｍである、請求項９に記載の薄膜インダクター。
【請求項１１】
前記第２導体層の上面の幅が、その上に配置される第３導体層の下面の幅と同一である、請求項１から１０のいずれか一項に記載の薄膜インダクター。
【請求項１２】
前記ビアホールを含む支持部材の領域以外の領域において、支持部材上に配置される第１導体層、前記第１導体層上に配置される第２導体層、及び前記第２導体層上に配置される第３導体層の幅が同一である、請求項１から１１のいずれか一項に記載の薄膜インダクター。
【請求項１３】
前記ビアホールの断面は、前記支持部材の下面に向かって幅が次第に細くなるテーパ状を有する、請求項１から１２のいずれか一項に記載の薄膜インダクター。
【請求項１４】
前記第１導体層、前記第２導体層、及び前記第３導体層を含む前記コイルと、前記磁性物質とが互いに向かい合う空間には絶縁膜がさらに配置される、請求項１から１３のいずれか一項に記載の薄膜インダクター。
【請求項１５】
前記絶縁膜はフェニレンコーティング層である、請求項１４に記載の薄膜インダクター。
【請求項１６】
前記第１導体層のうち前記ビアホールの下に配置される第１導体層はパッド（Ｐａｄ）であり、前記パッドの幅は前記ビアホールの下面の幅より大きい、請求項１から１５のいずれか一項に記載の薄膜インダクター。
【請求項１７】
前記支持部材の上面に配置されるビアの直径は、前記支持部材の下面に支持されるビアの直径より大きい、請求項１から１６のいずれか一項に記載の薄膜インダクター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜インダクターに関し、具体的に、超薄膜支持部材を有する薄膜型パワーインダクターに関する。
【背景技術】
【０００２】
ＩＴ技術の発展に伴い、装置の小型化及び薄膜化が加速化しており、これに伴って、小型薄型素子に対する市場の要求が増加している。
【０００３】
このような技術傾向に対応すべく、下記の特許文献１では、ビアホールを有する基板と、上記基板の両面に配置され、上記基板のビアホールを介して電気的に連結されるコイルと、を含むパワーインダクターを提供することで、均一かつアスペクト比の大きいコイルを有するインダクターを提供しようとした。しかし、製造工程の限界により、均一かつアスペクト比の大きいコイルを形成するには、依然として限界がある状況である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国公開特許第１０−１９９９−００６６１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする様々な課題のうちの一つは、従来のＣＣＬコアの全厚さを維持しながらも、コイルの全厚さを増加させることで、高容量の薄膜パワーインダクターを提供することである。
【課題を解決するための手段】
【０００６】
本発明の一例による薄膜インダクターは、支持部材と、コイルと、上記支持部材及び上記コイルを封止する本体と、上記本体の外部面上に配置される外部電極と、を含む。上記コイルは互いに連結された複数のコイルパターンを含み、それぞれのコイルパターンの構造を見ると、上記支持部材の表面上に順に積層される第１導体層、第２導体層、及び第３導体層を含む。この際、上記第１導体層は、上記第２及び第３導体層のベースとなるベース導体層として見なすことができ、上記第２導体層は、支持部材内に形成されたビアホールの側面上に配置され、上記ビアホールの下面を封止するように配置される。
【発明の効果】
【０００７】
本発明の様々な効果のうちの一つは、支持部材の厚さを最小化することで、同一のチップサイズ内でコイルのアスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ、ＡＲ）を最大限に確保するとともに、磁路長の減少と磁路面積の拡大によってインダクタンス及びＤＣバイアスが増加した薄膜インダクターを提供することができることである。
【図面の簡単な説明】
【０００８】
【図１】本発明の薄膜インダクターの概略的な斜視図である。
【図２】図１のＩ−Ｉ'線に沿って切断した概略的な断面図である。
【図３】図２のＡ領域を拡大した拡大図である。
【図４】図２の一変形例による薄膜インダクターの概略的な断面図である。
【図５】本発明の薄膜インダクターを製造する製造方法の概略的な工程図である。
【発明を実施するための形態】
【０００９】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【００１０】
以下では、本発明の一例による薄膜インダクターを説明するが、必ずしもこれに制限されるものではない。
【００１１】
薄膜インダクター
図１は本発明の一例による薄膜インダクターの概略的な斜視図であり、図１を参照すると、薄膜インダクター１００は、外観を成す本体１と、上記本体の外部面に配置される第１及び第２外部電極２１、２２と、を含む。
【００１２】
上記本体１は、厚さ（Ｔ）方向に互いに向かい合う上面及び下面、長さ（Ｌ）方向に互いに向かい合う第１端面及び第２端面、幅（Ｗ）方向に互いに向かい合う第１側面及び第２側面を含み、実質的に六面体形状を有することができるが、これに限定されるものではない。
【００１３】
上記本体１は磁気特性を示す磁性物質１１を含み、上記本体内の磁性物質は、フェライトまたは金属磁性粒子が樹脂に充填されたものであることができる。上記金属磁性粒子は、鉄（Ｆｅ）、シリコン（Ｓｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、及びニッケル（Ｎｉ）からなる群から選択される１つ以上を含むことができる。
【００１４】
上記本体１内には、上記磁性物質１１の他にも、上記磁性物質により封止された支持部材１２及びコイル１３が含まれる。
【００１５】
上記本体１の外部面には、長さ方向に互いに向かい合うように配置される第１及び第２外部電極２１、２２が配置されており、上記第１及び第２外部電極は、図１に示されたようにアルファベットのＣ字状で構成されてもよく、本体の上面には延びずに、アルファベットのＬ字状で構成されてもよい。または、本体の下面にのみ配置される下面電極であってもよい。
【００１６】
上記第１及び第２外部電極は、本体の内部のコイルと電気的に連結されなければならないため、電気伝導性に優れた材質からなるべきである。例えば、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）またはこれらの合金からなることができる。また、多層で構成されてもよく、場合によっては、最内側にＣｕプレめっき層を形成した後、追加のめっき層を配置してもよいなど、当業者がその材質及び形成方法を適宜選択することができる。
【００１７】
図２は、図１のＩ−Ｉ'線に沿って切断した断面図であり、図３は図２のＡ領域を拡大した拡大図である。
【００１８】
図２及び図３を参照すると、支持部材１２は、コイルを支持する薄い板状で構成されており、コイルをより薄型に、且つより容易に形成するためのものである。上記支持部材は、絶縁樹脂からなる絶縁基材であることができ、通常のＣＣＬ（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ）の銅箔層の間に配置されるＣＣＬコアであることが好ましい。このように通常のＣＣＬをそのまま用いると、従来の工程及び設備施設をそのまま用いながらも、支持キャリアなどを用いずにコイルの厚さを著しく増加させることができる。または、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒａｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）樹脂、ＰＩＤ（Ｐｈｏｔｏ  Ｉｍａｇｅａｂｌｅ  Ｄｉｅｌｅｃｔｒｉｃ）樹脂などが用いられることができる。上記支持部材にガラス繊維が含まれる場合、より優れた剛性を有することができる。
【００１９】
上記支持部材の厚さは略２５μｍ〜４０μｍであり、これは、薄膜インダクターに通常用いられるＣＣＬ支持部材の絶縁部の厚さが略６０μｍであるのに比べて、著しく薄い厚さである。例えば、薄膜インダクターのチップサイズが１００５サイズまで小型化される場合、支持部材の厚さを実質的に３０％まで減少させ、技術的に著しく有利な効果を発揮する。具体的に、インダクターのサイズが薄膜化していることから、インダクタンス、Ｒｄｃなどのインダクターのチップ特性が損なわれることなくチップの小型化を図るためには、コイルパターンのターン数を増加させるための微細パターン化や、高透磁率の材料の使用とともに、コイルの磁路長の減少及び磁路面積の拡大が重要である。この際、支持部材の厚さが減少すると、磁路長の減少及び磁路面積の拡大の効果を同時に確保することができる。
【００２０】
上記支持部材１２の中央部には貫通孔Ｈが形成されることが好ましく、上記貫通孔の内部が磁性物質で充填されることで、インダクターの透磁率を大きく改善することができる。
【００２１】
支持部材１２の上面及び下面にはコイル１３が配置されており、上記コイルは全体的に渦巻き状を有すると示されているが、コイルの形状は当業者が必要に応じて適宜変形することができる。
【００２２】
上記コイル１３は複数のコイルパターン１３ａ、１３ｂ、・・・を含み、それぞれのコイルパターンは、少なくとも第１導体層１３１、第２導体層１３２、及び第３導体層１３３の複数の導体層を含む。
【００２３】
図２及び図３を参照すると、上記第１導体層１３１は、第２及び第３導体層のベースとなるベース導体層と見なすことができる。上記第１導体層の厚さは略９μｍ〜１８μｍであることが好ましい。上記第１導体層の上記厚さは、従来のＣＣＬの全厚さ及び基本構造をそのまま維持しながら、支持部材の厚さを略２５μｍ〜４０μｍまで減少させたため確保可能な適正厚さである。
【００２４】
図２及び図３を参照すると、上記第１導体層は、ビアホールの下部では支持部材のビアホールの下面を封止する第２導体層と接するように配置されるのに対し、ビアホールの下部以外の支持部材の上面または下面では上記支持部材と接するように配置され、実質的に第２及び第３導体層のシードパターンとして機能する。
【００２５】
上記第１導体層は、支持部材上に圧延や電解めっきにより形成される銅箔層であることができるが、これに限定されるものではない。尚、第１導体層の表面粗さや電気的特性などは、当業者が適宜設計変更することができ、要求される特性及び製造条件を考慮して適宜選択することができる。
【００２６】
次に、第２導体層１３２は、第１導体層及び第３導体層に比べて厚さが薄い薄膜層であって、略１μｍ以下の金属スパッタリング層であることができる。上記第２導体層の材質としては、金属スパッタリング工程が可能な物質であれば制限されずに用いられることができ、例えば、Ｍｏ、Ａｌ、Ｔｉ、Ｎｉ、及びＷのうち１つ以上が用いられることができる。
【００２７】
上記第２導体層１３２は、金属スパッタリング工程により構成される薄膜層であるため、第２導体層の位置によって平均厚さの誤差が５００ｎｍ以下で生じ、実質的に均一な導体層で構成されることができる。
【００２８】
上記第２導体層１３２はビアホールの側面と接するように配置されており、後述のように、上記ビアホールの内部が第３導体層１３３で充填されるため、ビアホールの側面に接する上記第２導体層は、ビアホールの内部を充填する第３導体層のベースとして機能する。
【００２９】
また、上記第２導体層１３２は、ビアホールの側面とともに、支持部材のビアホールの下面を封止する構造で配置される。
【００３０】
次に、上記第３導体層１３３は第２導体層上に配置されており、実質的にコイルのアスペクト比を決定する導体層である。第３導体層の幅は、実質的にその下面に配置される第１導体層の上面の幅と同一であるが、これは、第１導体層を形成した後、除去されるべき絶縁パターンのパターニングを用いた結果である。これにより、高アスペクト比のコイルを形成する際に通常発生する不均一なめっきや隣接コイル間のショート発生などの問題が発生しないことが分かる。
【００３１】
次に、第１、第２及び第３導体層が本体の磁性物質から絶縁されるように、絶縁膜１４がさらに配置される。上記絶縁膜は、均一かつ薄く、加工性及び絶縁性に優れた材質からなることが好ましい。例えば、フェニレンが含まれた樹脂を化学気相蒸着（ＣＶＤ、Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）することで絶縁膜を形成することが好ましい。
【００３２】
次に、図４は図２のインダクターの変形例によるインダクター２００の概略的な断面図である。説明の便宜のために、図２と重複される説明は省略し、実質的に同一の構成要素には同一の図面符号を用いる。
【００３３】
図４のインダクター２００は、図２と比較して、支持部材の下面に配置される第１導体層１３１'の厚さが厚いという点で異なる。この場合、支持部材の上面に配置される第１導体層１３１と、下面に配置される第１導体層１３１'が、厚さの観点で非対称である。位置及び機能の観点で、相対的に薄く構成される第１導体層１３１は上部シードパターンと称し、相対的に厚く構成される第１導体層１３１'は下部シードパターンと称することができる。一例として、上記第１導体層１３１'の厚さは略１２〜１８μｍであるのに対し、上記第１導体層１３１の厚さは略２〜５μｍであることが好ましい。図４のインダクター２００は、支持部材の下面に、上面より厚い薄膜層を形成することで、支持部材にビアホールを形成するビアホール加工工程時に、支持部材の上面で行われるＣＯ２レーザー加工を容易にするとともに、支持部材の下面では、上記第１導体層１３１'が安定してパッド（Ｐａｄ）を構成するようにする機能を実現する。ここで、パッドとは、第１導体層のうち、ビアホールの下面を封止する第２導体層を支持する導体層であって、ビアホールの下面の幅より大きい幅で構成される第１導体層を意味する。一方、パッドとして適用される第１導体層を形成する時には、ノジュール（Ｎｏｄｕｌｅ）が大きいか圧延方式の銅箔層で構成することが、ビアの加工時におけるオープン不良の発生を防止する上で有利である。
【００３４】
本発明のインダクターを用いる場合、従来用いていたＣＣＬの全厚さをそのまま適用することができるため、追加の設備投資なしに従来の設備をそのまま用いながら支持部材の厚さを著しく減少させることができ、その厚さを当業者が選択して自由に変更することができる。また、同一の面積、同一のサイズのインダクターで支持部材の厚さを最小化しているため、厚さ方向の磁路長を減少させ、カバーの厚さによるインダクタンス値、ＤＣバイアス値の増加に有利である。支持部材を最小化したため、コイルのターン数とアスペクト比を仕様に応じて適宜調節することができる自由度も増加することは言うまでもない。一方、コアをデタッチ（Ｄｅｔａｃｈ）する工法と比較して、ＤＣＦ（Ｄｅｔａｃｈ  Ｃｕ  Ｆｏｉｌ）を用いないためコストを低減することができ、品質の信頼性（基板の破損防止、割れなどの問題改善）も確保することができる。
【００３５】
次に、図５を参照して、図１〜図３のインダクター１００を形成する工程を概略的に説明する。これはインダクター１００を形成するための工程の一例に過ぎず、当業者が適宜設計変更して変形された製造方法を選択できることは言うまでもない。
【００３６】
図５の（ａ）を参照すると、従来の設備でそのまま適用可能な全厚さを有するように、支持部材１２及び第１導体層１３１を準備する。上記支持部材上に配置される第１導体層を形成する方式は特に制限されず、例えば、銅箔圧延方式を採択することができる。
【００３７】
次に、図５の（ｂ）及び（ｃ）を参照すると、第１導体層のパターニングのための第１絶縁パターンＲ１を配置した後、上記第１絶縁パターンを用いた露光、現像工程を経て、第１導体層が全体的に渦巻き状を有するように加工する。
【００３８】
次に、図５の（ｄ）は、ビアホールを形成するためのＰＴＨ（Ｐｌａｔｅｄ  Ｔｈｒｏｕｇｈ  Ｈｏｌｅ）加工工程であるが、この工程により、ビアホールと、ビアホールの下部側に第１導体層のパッド（Ｐａｄ）が形成される。
【００３９】
図５の（ｄ）は、複数の絶縁シートをラミネーションする工程であるが、絶縁シートの材質によっては、大きい厚さを有する単一の絶縁シートのみを適用してもよい。一方、絶縁シートの材質はエポキシ類であることができるが、アクリレート系のものでも十分であり、露光工程が適用可能な全てのフィルムやシート類を含む。
【００４０】
図５の（ｅ）を参照すると、第１導体層に対応するパターニングにより、図５の（ｄ）の絶縁シートを第２絶縁パターンＲ２に形成する。上記第２絶縁パターンの幅は実質的に第１絶縁パターンの幅と同一であり、厚さは適宜選択することができるが、高アスペクト比のコイルを得るためには、幅に比べて厚さを大きくすることが好ましい。または、上記第２絶縁パターンの幅を上記第１絶縁パターンの幅と異なるようにしてもよく、１：０．５以上の比率で第２絶縁パターンの幅を小さく変形してもよい。
【００４１】
次に、図５の（ｆ）は、第２導体層１３２を形成するための金属スパッタリング工程を示す。露出した表面に薄い金属薄膜層を形成すると、ビアホールの側面、ビアホールの下面、パッドを構成する第１導体層の上面などに、薄い薄膜が形成される。
【００４２】
図５の（ｇ）は、図５の（ｅ）により形成された第２絶縁パターンの間の開口部に第３導体層１３３を充填する工程である。第３導体層はめっき工程により形成されることができるが、当業者が適宜選択することができる。第３導体層を充填する高さは、適宜選択することができるが、隣接する第２絶縁パターンの高さよりは低くすることが、導体層間のショートの発生を防止する上で有利である。
【００４３】
次に、図５の（ｈ）は、支持部材の中央部に磁性物質を充填することで、磁性コアの透磁率を改善させる貫通孔Ｈを形成する工程と、第３導体層の充填のためのガイドの役割を果たす第２絶縁パターンＲ２を除去する工程を示す。その結果、支持部材上には、渦巻き状を有する第１導体層、第２導体層、及び第３導体層が順に積層された構造のコイルのみが残存するようになる。
【００４４】
図５の（ｉ）は、上記第１導体層、第２導体層、及び第３導体層と、これらを封止する磁性物質とを絶縁させるための絶縁膜１４をコーティングする工程を示す。具体的なコーティング工程は制限されないが、均一かつ薄い絶縁膜を形成するために、化学気相蒸着工程を行うことが好ましい。
【００４５】
図５の（ｊ）は、磁性物質１１により支持部材及びコイルを封止する工程を示す。この際、上記磁性物質は、図５の（ｈ）で形成された中央部の貫通孔にも充填される。
【００４６】
最後に、図５の（ｋ）は、本体の外部面に第１及び第２外部電極２１、２２を配置する工程を示す。具体的に示していないが、場合によって、コイルの引き出し部を露出させるダイシング工程やブレーディング工程が追加されることができる。
【００４７】
上記の説明を除き、上述の本発明の一例による薄膜インダクターの特徴と重複される説明はここで省略する。
【００４８】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００４９】
１００、２００  インダクター
１  本体
１１  磁性物質
１２  支持部材
３  コイル
１４  絶縁膜
２１、２２  外部電極
１３１  第１導体層
１３２  第２導体層
１３３  第３導体層
【図１】
2019009407.tif 000003
【図２】
2019009407.tif 000004
【図３】
2019009407.tif 000005
【図４】
2019009407.tif 000006
【図５】
2019009407.tif 000007
【手続補正書】
【提出日】平成30年10月30日(2018.10.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
磁性物質で充填された貫通孔及びビアホールを含む支持部材と、
前記支持部材の少なくとも一面上に配置され、複数のコイルパターンを含むコイルと、
前記支持部材及び前記コイルを封止する磁性物質を含む本体と、
前記本体の外部面上に配置され、前記コイルと連結される外部電極と、を含む薄膜インダクターであって、
前記複数のコイルパターンのそれぞれは、第１導体層、第２導体層、及び第３導体層の複数の導体層を含み、
前記第１導体層は、前記第２及び第３導体層のベース導体層であり、前記支持部材の少なくとも一面上で全体的に渦巻き状を有するように構成され、
前記第２導体層は、前記ビアホールの側面上に配置され、前記ビアホールの下面を封止するように配置され、
前記ビアホールの内部は、前記第３導体層で充填された、薄膜インダクター。
【請求項２】
前記ビアホールの下面を封止する前記第２導体層の下部には前記第１導体層が接する、請求項１に記載の薄膜インダクター。
【請求項３】
前記第２導体層は、Ｍｏ、Ａｌ、Ｔｉ、Ｎｉ、及びＷのうち１つ以上を含む、請求項１または２に記載の薄膜インダクター。
【請求項４】
磁性物質で充填された貫通孔及びビアホールを含む支持部材と、
前記支持部材の少なくとも一面上に配置され、複数のコイルパターンを含むコイルと、
前記支持部材及び前記コイルを封止する磁性物質を含む本体と、
前記本体の外部面上に配置され、前記コイルと連結される外部電極と、を含む薄膜インダクターであって、
前記複数のコイルパターンのそれぞれは、第１導体層、第２導体層、及び第３導体層の複数の導体層を含み、
前記第１導体層は、前記第２及び第３導体層のベース導体層であり、前記支持部材の少なくとも一面上で全体的に渦巻き状を有するように構成され、
前記第２導体層は、前記ビアホールの側面上に配置され、前記ビアホールの下面を封止するように配置され、
前記支持部材の上面より高い位置、または下面より低い位置に配置される第２導体層の平均厚さは、前記ビアホールの側面に配置される第２導体層の平均厚さに比べて５００ｎｍ以下の差を有する、薄膜インダクター。
【請求項５】
磁性物質で充填された貫通孔及びビアホールを含む支持部材と、
前記支持部材の少なくとも一面上に配置され、複数のコイルパターンを含むコイルと、
前記支持部材及び前記コイルを封止する磁性物質を含む本体と、
前記本体の外部面上に配置され、前記コイルと連結される外部電極と、を含む薄膜インダクターであって、
前記複数のコイルパターンのそれぞれは、第１導体層、第２導体層、及び第３導体層の複数の導体層を含み、
前記第１導体層は、前記第２及び第３導体層のベース導体層であり、前記支持部材の少なくとも一面上で全体的に渦巻き状を有するように構成され、
前記第２導体層は、前記ビアホールの側面上に配置され、前記ビアホールの下面を封止するように配置され、
前記第２導体層の平均全厚さは１μｍ以下である、薄膜インダクター。
【請求項６】
前記第１導体層は銅めっき層である、請求項１から５のいずれか一項に記載の薄膜インダクター。
【請求項７】
前記第１導体層、前記第２導体層、及び前記第３導体層の間には各導体層間の境界面がある、請求項１から６のいずれか一項に記載の薄膜インダクター。
【請求項８】
磁性物質で充填された貫通孔及びビアホールを含む支持部材と、
前記支持部材の少なくとも一面上に配置され、複数のコイルパターンを含むコイルと、
前記支持部材及び前記コイルを封止する磁性物質を含む本体と、
前記本体の外部面上に配置され、前記コイルと連結される外部電極と、を含む薄膜インダクターであって、
前記複数のコイルパターンのそれぞれは、第１導体層、第２導体層、及び第３導体層の複数の導体層を含み、
前記第１導体層は、前記第２及び第３導体層のベース導体層であり、前記支持部材の少なくとも一面上で全体的に渦巻き状を有するように構成され、
前記第２導体層は、前記ビアホールの側面上に配置され、前記ビアホールの下面を封止するように配置され、
前記第１導体層は、前記支持部材の上面上に配置される上部シードパターンと、前記支持部材の下面上に配置される下部シードパターンと、で構成されており、
前記上部シードパターンの厚さが前記下部シードパターンの厚さより薄い、薄膜インダクター。
【請求項９】
前記上部シードパターンの厚さは２μｍ〜５μｍであり、前記下部シードパターンの厚さは１２μｍ〜１８μｍである、請求項８に記載の薄膜インダクター。
【請求項１０】
磁性物質で充填された貫通孔及びビアホールを含む支持部材と、
前記支持部材の少なくとも一面上に配置され、複数のコイルパターンを含むコイルと、
前記支持部材及び前記コイルを封止する磁性物質を含む本体と、
前記本体の外部面上に配置され、前記コイルと連結される外部電極と、を含む薄膜インダクターであって、
前記複数のコイルパターンのそれぞれは、第１導体層、第２導体層、及び第３導体層の複数の導体層を含み、
前記第１導体層は、前記第２及び第３導体層のベース導体層であり、前記支持部材の少なくとも一面上で全体的に渦巻き状を有するように構成され、
前記第２導体層は、前記ビアホールの側面上に配置され、前記ビアホールの下面を封止するように配置され、
前記第２導体層の上面の幅が、その上に配置される第３導体層の下面の幅と同一である、薄膜インダクター。
【請求項１１】
磁性物質で充填された貫通孔及びビアホールを含む支持部材と、
前記支持部材の少なくとも一面上に配置され、複数のコイルパターンを含むコイルと、
前記支持部材及び前記コイルを封止する磁性物質を含む本体と、
前記本体の外部面上に配置され、前記コイルと連結される外部電極と、を含む薄膜インダクターであって、
前記複数のコイルパターンのそれぞれは、第１導体層、第２導体層、及び第３導体層の複数の導体層を含み、
前記第１導体層は、前記第２及び第３導体層のベース導体層であり、前記支持部材の少なくとも一面上で全体的に渦巻き状を有するように構成され、
前記第２導体層は、前記ビアホールの側面上に配置され、前記ビアホールの下面を封止するように配置され、
前記ビアホールを含む支持部材の領域以外の領域において、支持部材上に配置される第１導体層、前記第１導体層上に配置される第２導体層、及び前記第２導体層上に配置される第３導体層の幅が同一である、薄膜インダクター。
【請求項１２】
前記ビアホールの断面は、前記支持部材の下面に向かって幅が次第に細くなるテーパ状を有する、請求項１から１１のいずれか一項に記載の薄膜インダクター。
【請求項１３】
前記第１導体層、前記第２導体層、及び前記第３導体層を含む前記コイルと、前記磁性物質とが互いに向かい合う空間には絶縁膜がさらに配置される、請求項１から１２のいずれか一項に記載の薄膜インダクター。
【請求項１４】
前記絶縁膜はフェニレンコーティング層である、請求項１３に記載の薄膜インダクター。
【請求項１５】
前記第１導体層のうち前記ビアホールの下に配置される第１導体層はパッド（Ｐａｄ）であり、前記パッドの幅は前記ビアホールの下面の幅より大きい、請求項１から１４のいずれか一項に記載の薄膜インダクター。
【請求項１６】
前記支持部材の上面に配置されるビアの直径は、前記支持部材の下面に支持されるビアの直径より大きい、請求項１から１５のいずれか一項に記載の薄膜インダクター。