(57)【要約】【課題】１つのスイッチング素子をオンすることによって、第１端子から第２端子へ電力パルスを伝送する。【解決手段】電力ルータ１００は、４つの端子（端子ＰＡ〜端子ＰＤ）、１つの集中端子ＰＱと、４つのＮ型パワーＭＯＳＦＥＴ（Ｎ型パワーＭＯＳＦＥＴ１Ａ〜Ｎ型パワーＭＯＳＦＥＴ１Ｄ）とを備える。Ｎ型パワーＭＯＳＦＥＴ１Ａ〜Ｎ型パワーＭＯＳＦＥＴ１Ｄは、端子ＰＡ〜端子ＰＤの各々と集中端子ＰＱとの間に、それぞれ接続される。Ｎ型パワーＭＯＳＦＥＴ１Ａ〜Ｎ型パワーＭＯＳＦＥＴ１Ｄに含まれる１つのＮ型パワーＭＯＳＦＥＴ１Ｄをオンすることによって、端子ＰＡから端子ＰＤへ電力パルスを伝送する。【選択図】図６
2019009857.tif 000002
【特許請求の範囲】
【請求項１】
３つ以上の所定個数の入出力端子と、
１つの集中端子と、
前記所定個数の前記入出力端子の各々と前記集中端子との間に、それぞれ接続された前記所定個数のスイッチング素子と
を備え、
前記所定個数の前記入出力端子は、第１端子と第２端子とを含み、
前記所定個数の前記スイッチング素子に含まれる１つの前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ電力パルスを伝送する、デジタル電力ルーティングデバイス。
【請求項２】
前記スイッチング素子は、パワートランジスタを含む、請求項１に記載のデジタル電力ルーティングデバイス。
【請求項３】
前記スイッチング素子は、パワーＭＯＳＦＥＴ及びＩＧＢＴのいずれか一方を含む、請求項１又は請求項２に記載のデジタル電力ルーティングデバイス。
【請求項４】
前記スイッチング素子は、Ｎ型パワーＭＯＳＦＥＴであり、
前記Ｎ型パワーＭＯＳＦＥＴは、ドレイン端子とソース端子とを有し、
前記ドレイン端子は、前記集中端子に接続され、
前記ソース端子は、前記所定個数の前記入出力端子のうちいずれか１つの前記入出力端子に接続され、
前記第２端子と前記集中端子との間に接続された前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ前記電力パルスを伝送する、請求項３に記載のデジタル電力ルーティングデバイス。
【請求項５】
前記所定個数は４つ以上であり、
前記所定個数の前記入出力端子は、前記第１端子と前記第２端子と第３端子と第４端子とを含み、
前記第３端子から前記第４端子へ前記電力パルスを伝送する場合に、前記第４端子と前記集中端子との間に接続された前記Ｎ型パワーＭＯＳＦＥＴをオンする、請求項４に記載のデジタル電力ルーティングデバイス。
【請求項６】
前記スイッチング素子は、Ｐ型パワーＭＯＳＦＥＴであり、
前記Ｐ型パワーＭＯＳＦＥＴは、ドレイン端子とソース端子とを有し、
前記ソース端子は、前記集中端子に接続され、
前記ドレイン端子は、前記所定個数の前記入出力端子のうちいずれか１つの前記入出力端子に接続され、
前記第２端子と前記集中端子との間に接続された前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ前記電力パルスを伝送する、請求項３に記載のデジタル電力ルーティングデバイス。
【請求項７】
３つ以上の所定個数の入出力端子と、
１つの集中端子と、
前記所定個数の前記入出力端子の各々と前記集中端子との間に、それぞれ接続された前記所定個数のスイッチング素子と
を備えるデジタル電力ルーティングデバイスを制御する制御装置であって、
前記所定個数の前記入出力端子は、第１端子と第２端子とを含み、
前記制御装置は、前記所定個数の前記スイッチング素子に含まれる１つの前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ電力パルスを伝送する、制御装置。
【請求項８】
３つ以上の所定個数の入出力端子と、
１つの集中端子と、
前記所定個数の前記入出力端子の各々と前記集中端子との間に、それぞれ接続された前記所定個数のスイッチング素子と
を備えるデジタル電力ルーティングデバイスの制御方法であって、
前記所定個数の前記入出力端子は、第１端子と第２端子とを含み、
前記所定個数の前記スイッチング素子に含まれる１つの前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ電力パルスを伝送する、デジタル電力ルーティングデバイスの制御方法。
【請求項９】
デジタル電力ルーティングデバイスと、
前記デジタル電力ルーティングデバイスを制御する制御装置と
を備えるデジタル電力ルーティングシステムであって、
前記デジタル電力ルーティングデバイスは、
３つ以上の所定個数の入出力端子と、
１つの集中端子と、
前記所定個数の前記入出力端子の各々と前記集中端子との間に、それぞれ接続された前記所定個数のスイッチング素子と
を備え、
前記所定個数の前記入出力端子は、第１端子と第２端子とを含み、
前記制御装置は、前記所定個数の前記スイッチング素子に含まれる１つの前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ電力パルスを伝送する、デジタル電力ルーティングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル電力ルーティングデバイス、制御装置、デジタル電力ルーティングデバイスの制御方法、及びデジタル電力ルーティングシステムに関する。
【背景技術】
【０００２】
特許文献１に記載のデジタル電力ルーティングデバイスは、ＤＣ電力バス、少なくとも２つの電力制御要素、及びネットワークコントローラを備える。少なくとも２つの電力制御要素は、それぞれ少なくとも２組の電力端子を備える。２組の電力端子のうち、少なくとも１組の電力端子がパケットエネルギー伝達フォーマットの電力を受け入れる。また、２組の電力端子のうち、少なくとも１組の電力端子は、ＤＣ電力バスと電気的に接続される。ネットワークコントローラは、デジタル電力ネットワーク内の少なくとも１つの電力制御要素から少なくとも１つの他の電力制御要素に電力を送るために電力制御要素内の制御機能を実行する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１７−５０８４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載のデジタル電力ルーティングデバイスは、具体的な構成が不明であるため、デジタル電力ルーティングデバイスの実現が困難である。その結果、デジタル電力ルーティングデバイスが、電力パルスの伝送を制御できない可能性がある。
【０００５】
本発明は上記課題に鑑みてなされたものであり、電力パルスの伝送を制御可能なデジタル電力ルーティングデバイス、制御装置、デジタル電力ルーティングデバイスの制御方法、及びデジタル電力ルーティングシステムを提供することを目的としている。
【課題を解決するための手段】
【０００６】
本願に開示するデジタル電力ルーティングデバイスは、３つ以上の所定個数の入出力端子と、１つの集中端子と、前記所定個数のスイッチング素子とを備える。前記所定個数の前記スイッチング素子は、前記所定個数の前記入出力端子の各々と前記集中端子との間に、それぞれ接続される。前記所定個数の前記入出力端子は、第１端子と第２端子とを含む。前記所定個数の前記スイッチング素子に含まれる１つの前記スイッチング素子をオンすることによって、前記第１端子から、前記第２端子へ電力パルスを伝送する。
【０００７】
本願に開示するデジタル電力ルーティングデバイスにおいて、前記スイッチング素子は、パワートランジスタを含むことが好ましい。
【０００８】
本願に開示するデジタル電力ルーティングデバイスにおいて、前記スイッチング素子は、パワーＭＯＳＦＥＴ及びＩＧＢＴのいずれか一方を含むことが好ましい。
【０００９】
本願に開示するデジタル電力ルーティングデバイスにおいて、前記スイッチング素子は、Ｎ型パワーＭＯＳＦＥＴであることが好ましい。前記Ｎ型パワーＭＯＳＦＥＴは、ドレイン端子とソース端子とを有することが好ましい。前記ドレイン端子は、前記集中端子に接続されることが好ましい。前記ソース端子は、前記所定個数の前記入出力端子のうちいずれか１つの前記入出力端子に接続されることが好ましい。前記第２端子と前記集中端子との間に接続された前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ前記電力パルスを伝送することが好ましい。
【００１０】
本願に開示するデジタル電力ルーティングデバイスにおいて、前記所定個数は４つ以上であることが好ましい。前記所定個数の前記入出力端子は、前記第１端子と前記第２端子と第３端子と第４端子とを含むことが好ましい。前記第３端子から前記第４端子へ前記電力パルスを伝送する場合に、前記第４端子と前記集中端子との間に接続された前記Ｎ型パワーＭＯＳＦＥＴをオンすることが好ましい。
【００１１】
本願に開示するデジタル電力ルーティングデバイスにおいて、前記スイッチング素子は、Ｐ型パワーＭＯＳＦＥＴであることが好ましい。前記Ｐ型パワーＭＯＳＦＥＴは、ドレイン端子とソース端子とを有することが好ましい。前記ソース端子は、前記集中端子に接続されることが好ましい。前記ドレイン端子は、前記所定個数の前記入出力端子のうちいずれか１つの前記入出力端子に接続されることが好ましい。前記第２端子と前記集中端子との間に接続された前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ前記電力パルスを伝送することが好ましい。
【００１２】
本願に開示する制御装置は、デジタル電力ルーティングデバイスの制御方法である。デジタル電力ルーティングデバイスは、３つ以上の所定個数の入出力端子と、１つの集中端子と、前記所定個数のスイッチング素子とを備える。前記所定個数の前記スイッチング素子は、前記所定個数の前記入出力端子の各々と前記集中端子との間に、それぞれ接続される。前記所定個数の前記入出力端子は、第１端子と第２端子とを含む。前記制御装置は、前記所定個数の前記スイッチング素子に含まれる１つの前記スイッチング素子をオンすることによって、前記第１端子から、前記第２端子へ電力パルスを伝送する。
【００１３】
本願に開示するデジタル電力ルーティングデバイスの制御方法において、前記デジタル電力ルーティングデバイスは、３つ以上の所定個数の入出力端子と、１つの集中端子と、前記所定個数のスイッチング素子とを備える。前記所定個数の前記スイッチング素子は、前記所定個数の前記入出力端子の各々と前記集中端子との間に、それぞれ接続される。前記所定個数の前記入出力端子は、第１端子と第２端子とを含む。前記制御方法は、前記所定個数の前記スイッチング素子に含まれる１つの前記スイッチング素子をオンすることによって、前記第１端子から前記第２端子へ電力パルスを伝送する。
【００１４】
本願に開示するデジタル電力ルーティングシステムは、デジタル電力ルーティングデバイスと、前記デジタル電力ルーティングデバイスを制御する制御装置と
を備える。前記デジタル電力ルーティングデバイスは、３つ以上の所定個数の入出力端子と、１つの集中端子と、前記所定個数のスイッチング素子とを備える。前記所定個数の前記スイッチング素子は、前記所定個数の前記入出力端子の各々と前記集中端子との間に、それぞれ接続される。前記所定個数の前記入出力端子は、第１端子と第２端子とを含む。前記制御装置は、前記所定個数の前記スイッチング素子に含まれる１つの前記スイッチング素子をオンすることによって、前記第１端子から、前記第２端子へ電力パルスを伝送する。
【発明の効果】
【００１５】
本発明のデジタル電力ルーティングデバイス、制御装置、デジタル電力ルーティングデバイスの制御方法、及びデジタル電力ルーティングシステムによれば、電力パルスの伝送を制御できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るデジタル電力配電ネットワークの構成を示す図である。（ａ）は、デジタル電力配電ネットワークの構成を示す図である。（ｂ）は、同期フレームと電力パルスとを示す図である。
【図２】電力ルータの動作を示す模式図である。
【図３】電力ルータに要求される機能を示す図である。（ａ）は、双方向中継を示す図である。（ｂ）は、同一スロットでの２方向同時中継を示す図である。
【図４】Ｎ型パワーＭＯＳＦＥＴの構成を示す図である。
【図５】本発明の第１実施形態に係るデジタル電力ルーティングシステムの構成を示す図である。
【図６】電力ルータが１つの方向に電力パルスを伝送する動作を示す図である。
【図７】電力ルータが２つの方向に電力パルスを伝送する動作を示す図である。
【図８】Ｎ型パワーＭＯＳＦＥＴの構成を示す図である。
【図９】本発明の第２実施形態に係るデジタル電力ルーティングシステムの構成を示す図である。
【図１０】電力ルータが１つの方向に電力パルスを伝送する動作を示す図である。
【図１１】電力ルータが２つの方向に電力パルスを伝送する動作を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面（図１〜図１１）を参照しながら説明する。なお、図中、同一又は相当部分については同一の参照符号を付して説明を繰り返さない。
【００１８】
図１〜図３を参照して本発明に係るデジタル電力ルーティングデバイスに要求される機能について説明する。図１（ａ）は、デジタル電力配電ネットワークＮＷの構成を示す図である。図１（ａ）に示すように、デジタル電力配電ネットワークＮＷは、電源Ｓ１、電源Ｓ２、受電器Ｃ１〜受電器Ｃ４、電力ルータＲ１〜電力ルータＲ８、及び送電線ＥＬを備える。デジタル電力配電ネットワークＮＷは、離散的な電力パルス列によって送電を行う。電力ルータＲ１〜電力ルータＲ８の各々は、「デジタル電力ルーティングデバイス」の一例に相当する。
【００１９】
本発明に係るデジタル電力ルーティングデバイスは、離散的な電力パルス列の伝送を制御する。なお、電力パルスの波形は、特定の形状（例えば、矩形状）に限定されない。電力パルスの波形は、例えば正弦波半波長分である（図１（ｂ）参照）。
【００２０】
電源Ｓ１及び電源Ｓ２の各々は、発電機又は蓄電池を備え、受電器Ｃ１〜受電器Ｃ４のいずれかに電力パルスを送電する。例えば、電源Ｓ１は、受電器Ｃ２に電力パルスを送電し、電源Ｓ２は、受電器Ｃ１に電力パルスを送電する。
【００２１】
受電器Ｃ１〜受電器Ｃ４の各々は、電力パルスを受電して電力を消費する。例えば、受電器Ｃ１は、電源Ｓ２から電力パルスを受電して電力を消費する。また、受電器Ｃ２は、電源Ｓ１から電力パルスを受電して電力を消費する。
【００２２】
電力ルータＲ１〜電力ルータＲ８の各々は、電力パルスの伝送を制御する。例えば、電力ルータＲ１は、電源Ｓ１からの電力パルスを電力ルータＲ２に伝送する。電力ルータＲ２は、電力ルータＲ１からの電力パルスを電力ルータＲ３に伝送する。電力ルータＲ３は、電力ルータＲ２からの電力パルスを受電器Ｃ２に伝送する。その結果、電源Ｓ１からの電力パルスは、電力ルータＲ１、電力ルータＲ２及び電力ルータＲ３を順次経由して受電器Ｃ１に伝送される。
【００２３】
また、例えば、電力ルータＲ４は、電源Ｓ２からの電力パルスを電力ルータＲ５に伝送する。電力ルータＲ５は、電力ルータＲ４からの電力パルスを電力ルータＲ７に伝送する。電力ルータＲ７は、電力ルータＲ５からの電力パルスを電力ルータＲ１に伝送する。電力ルータＲ１は、電力ルータＲ７からの電力パルスを受電器Ｃ１に伝送する。その結果、電源Ｓ２からの電力パルスは、電力ルータＲ４、電力ルータＲ５、電力ルータＲ７及び電力ルータＲ１を順次経由して受電器Ｃ１に伝送される。
【００２４】
図１（ｂ）は、同期フレームＳＦと電力パルスＰＬとを示す図である。図１（ｂ）に示すように、デジタル電力配電ネットワークＮＷでは、時間軸Ｔが等間隔の同期フレームＳＦに分割される。同期フレームＳＦの各々は、更に複数の電力スロットＰＳに分割される。同期フレームＳＦは、デジタル電力配電ネットワークＮＷ全体で時刻同期される。時刻同期は、例えばＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）時間信号を用いて行う。
【００２５】
具体的には、同期フレームＳＦは、例えば、６つの電力スロットＰＳによって構成される。また、同期フレームＳＦは、第２スロットに電力パルスＰＬ１を含み、第５スロットに電力パルスＰＬ２を含む。電力パルスＰＬ１と電力パルスＰＬ２とは同一の波形を有する。本発明に係るデジタル電力配電ネットワークＮＷでは、各電力パルスは同一の波形を有する。
【００２６】
電力パルスＰＬ１は，電源Ｓ１から受電器Ｃ２への送電路において、電力ルータＲ１の電源Ｓ１側から電力ルータＲ２側へ流れる電力パルスを示す。また、第５スロットの電力パルスＰＬ２は，電源Ｓ２から受電器Ｃ１への送電路において、電力ルータＲ１の電力ルータＲ７側から受電器Ｃ１側へ流れる電力パルスを示す。電力パルスＰＬ１及び電力パルスＰＬ２の各々は、送電が終了するまで同期フレームＳＦ上の同じ位置の電力スロットＰＳにおいて繰り返し伝送される。
【００２７】
次に、図２を参照して、電力ルータＲ１の動作について説明する。図２は、電力ルータＲ１の動作を示す模式図である。図２に示すように、電力ルータＲ１は、端子ＴＣ１、端子ＴＳ１、端子ＴＲ２、端子ＴＲ６及び端子ＴＲ７と、スイッチＳＷ１及びスイッチＳＷ２を備える。
【００２８】
端子ＴＣ１は、受電器Ｃ１に接続される端子を示す。端子ＴＳ１は、電源Ｓ１に接続される端子を示す。端子ＴＲ６は、電力ルータＲ６に接続される端子を示す。端子ＴＲ７は、電力ルータＲ７に接続される端子を示す。端子ＴＲ２は、電力ルータＲ２に接続される端子を示す。
【００２９】
スイッチＳＷ１及びスイッチＳＷ２の各々は、２つの端子間を電力パルスが伝送可能に接続する。例えば、スイッチＳＷ１は、同期フレームＳＦ上の第２電力スロットにおいて端子ＴＳ１と端子ＴＲ２とを電力パルスＰＬ１を伝送可能に接続する。スイッチＳＷ２は、同期フレームＳＦ上の第５電力スロットにおいて端子ＴＲ７と端子ＴＣ１とを電力パルスＰＬ２を伝送可能に接続する。
【００３０】
すなわち、電力ルータＲ１は、同期フレームＳＦの第２電力スロットにおいてスイッチＳＷ１を閉じることによって、端子ＴＳ１から端子ＴＲ２に向けて電力パルスＰＬ１を伝送する。また、電力ルータＲ１は、同期フレームＳＦの第５電力スロットにおいてスイッチＳＷ２を閉じることによって、端子ＴＲ７から端子ＴＣ１に向けて電力パルスＰＬ２を伝送する。
【００３１】
次に、図３を参照して、デジタル電力配電ネットワークＮＷに配置される電力ルータＲ１〜電力ルータＲ８の各々に要求される機能について説明する。図３は、電力ルータＲ１〜電力ルータＲ８の各々に要求される機能を示す図である。なお、図３では、便宜上、電力ルータＲ１について説明する。図３（ａ）は、双方向中継を示す図である。
【００３２】
図３（ａ）に示すように、同期フレームＳＦの１つの電力スロットにおいて、電力ルータＲ１は、端子ＴＳ１から端子ＴＲ２に向けて電力パルスＰＬ１を伝送する。また、電力ルータＲ１は、同期フレームＳＦの他の１つの電力スロットにおいて、端子ＴＲ２から端子ＴＳ１に向けて電力パルスＰＬ１Ａを伝送する。
【００３３】
すなわち、電力ルータＲ１は、双方向中継を可能とする。その結果、例えば、電源Ｓ１の発電量が不足した場合には、電源Ｓ１は他の電源（例えば、電源Ｓ２）から電力の供給を受けることができる。このような場合に、電力ルータＲ１は、電力ルータＲ２から電源Ｓ１に向けて電力パルスＰＬ１Ａを伝送する。
【００３４】
図３（ｂ）は、同一スロットでの２方向同時中継を示す図である。図３（ｂ）に示すように、同期フレームＳＦの１つの電力スロット（例えば、第２電力スロット）において、電力ルータＲ１は、端子ＴＳ１から端子ＴＲ２に向けて電力パルスＰＬ１を伝送する。また、電力ルータＲ１は、同期フレームＳＦの第２電力スロットにおいて、端子ＴＲ７から端子ＴＣ１に向けて電力パルスＰＬ２を伝送する。
【００３５】
すなわち、電力ルータＲ１は、同期フレームＳＦの同一の電力スロットＰＳにおいて、複数の送電経路の同時中継を可能とする。その結果、デジタル電力配電ネットワークＮＷに設定可能な送電経路の個数を増大できる。
【００３６】
＜第１実施形態＞
次に、図４〜図７を参照して、本発明の第１実施形態に係るデジタル電力ルーティングシステムについて説明する。図４は、Ｎ型パワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１の構成を示す図である。図４に示すように、Ｎ型パワーＭＯＳＦＥＴ１は、ドレイン端子ＤＴ、ソース端子ＳＴ、ゲート端子ＧＴ及び寄生ダイオードＤＪを備える。Ｎ型パワーＭＯＳＦＥＴ１は、「スイッチング素子」の一例に相当する。また、Ｎ型パワーＭＯＳＦＥＴ１は、「パワートランジスタ」の一例に相当する。
【００３７】
順方向電流ＪＮは、ドレイン端子ＤＴからソース端子ＳＴに向かう電流を示す。ゲート端子ＧＴの電圧がソース端子ＳＴを基準として正である場合には、Ｎ型パワーＭＯＳＦＥＴ１がオンになり、Ｎ型パワーＭＯＳＦＥＴ１は順方向電流ＪＮを導通する。一方、ゲート端子ＧＴの電圧がソース端子ＳＴを基準としてゼロである場合には、Ｎ型パワーＭＯＳＦＥＴ１がオフになり、Ｎ型パワーＭＯＳＦＥＴ１は順方向電流ＪＮを遮断する。すなわち、ゲート端子ＧＴに印加する電圧によって、Ｎ型パワーＭＯＳＦＥＴ１に流れる順方向電流ＪＮを制御する。以下の説明において、Ｎ型パワーＭＯＳＦＥＴ１において順方向電流ＪＮが流れる経路を、「チャネル」と記載する場合がある。
【００３８】
逆方向電流ＪＲは、ソース端子ＳＴからドレイン端子ＤＴに向かう電流を示す。逆方向電流ＪＲは、寄生ダイオードＤＪを通して流れるため、ゲート端子ＧＴに印加する電圧によって遮断できない。
【００３９】
次に、図４及び図５を参照して、本発明の第１実施形態に係るデジタル電力ルーティングシステムＳＹの構成について説明する。図５は、デジタル電力ルーティングシステムＳＹの構成を示す図である。図５に示すように、デジタル電力ルーティングシステムＳＹは、電力ルータ１００と制御装置２００とを備える。電力ルータ１００は、「デジタル電力ルーティングデバイス」の一例に相当する。
【００４０】
電力ルータ１００は、４つの端子（端子ＰＡ、端子ＰＢ、端子ＰＣ及び端子ＰＤ）と、１つの集中端子ＰＱと、４つのＮ型パワーＭＯＳＦＥＴ（Ｎ型パワーＭＯＳＦＥＴ１Ａ、Ｎ型パワーＭＯＳＦＥＴ１Ｂ、Ｎ型パワーＭＯＳＦＥＴ１Ｃ及びＮ型パワーＭＯＳＦＥＴ１Ｄ）とを備える。
【００４１】
Ｎ型パワーＭＯＳＦＥＴ１Ａは、ドレイン端子Ｄａ、ソース端子Ｓａ及びゲート端子Ｇａを有する。Ｎ型パワーＭＯＳＦＥＴ１Ｂは、ドレイン端子Ｄｂ、ソース端子Ｓｂ及びゲート端子Ｇｂを有する。Ｎ型パワーＭＯＳＦＥＴ１Ｃは、ドレイン端子Ｄｃ、ソース端子Ｓｃ及びゲート端子Ｇｃを有する。Ｎ型パワーＭＯＳＦＥＴ１Ｄは、ドレイン端子Ｄｄ、ソース端子Ｓｄ及びゲート端子Ｇｄを有する。
【００４２】
端子ＰＡ、端子ＰＢ、端子ＰＣ及び端子ＰＤの各々は、送電線を介して、他の電力ルータ、電源、又は受電器に接続される。端子ＰＡは、ソース端子Ｓａに接続される。端子ＰＢは、ソース端子Ｓｂに接続される。端子ＰＣは、ソース端子Ｓｃに接続される。端子ＰＤは、ソース端子Ｓｄに接続される。端子ＰＡ、端子ＰＢ、端子ＰＣ及び端子ＰＤは、「３つ以上の所定個数の入出力端子」の一例に相当する。第１実施形態では、「所定個数」は４個である。
【００４３】
集中端子ＰＱは、ドレイン端子Ｄａ、ドレイン端子Ｄｂ、ドレイン端子Ｄｃ及びドレイン端子Ｄｄに接続される。
【００４４】
Ｎ型パワーＭＯＳＦＥＴ１Ａは、端子ＰＡと集中端子ＰＱとの間に配置される。Ｎ型パワーＭＯＳＦＥＴ１Ａのソース端子Ｓａは端子ＰＡに接続され、ドレイン端子Ｄａは集中端子ＰＱに接続される。
【００４５】
Ｎ型パワーＭＯＳＦＥＴ１Ｂは、端子ＰＢと集中端子ＰＱとの間に配置される。Ｎ型パワーＭＯＳＦＥＴ１Ｂのソース端子Ｓｂは端子ＰＢに接続され、ドレイン端子Ｄｂは集中端子ＰＱに接続される。
【００４６】
Ｎ型パワーＭＯＳＦＥＴ１Ｃは、端子ＰＣと集中端子ＰＱとの間に配置される。Ｎ型パワーＭＯＳＦＥＴ１Ｃのソース端子Ｓｃは端子ＰＣに接続され、ドレイン端子Ｄｃは集中端子ＰＱに接続される。
【００４７】
Ｎ型パワーＭＯＳＦＥＴ１Ｄは、端子ＰＤと集中端子ＰＱとの間に配置される。Ｎ型パワーＭＯＳＦＥＴ１Ｄのソース端子Ｓｄは端子ＰＤに接続され、ドレイン端子Ｄｄは集中端子ＰＱに接続される。
【００４８】
制御装置２００は、プロセッサー２１と記憶部２２とを備える。プロセッサー２１は、例えばＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を備える。記憶部２２は、半導体メモリーのようなメモリーを備え、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）を備えてもよい。記憶部２２は、制御プログラムを記憶している。プロセッサー２１が制御プログラムを実行することによって、電力ルータ１００を制御する。
【００４９】
具体的には、制御装置２００は、Ｎ型パワーＭＯＳＦＥＴ１Ａのゲート端子Ｇａ、Ｎ型パワーＭＯＳＦＥＴ１Ｂのゲート端子Ｇｂ、Ｎ型パワーＭＯＳＦＥＴ１Ｃのゲート端子Ｇｃ、及びＮ型パワーＭＯＳＦＥＴ１Ｄのゲート端子Ｇｄに接続される。そして、制御装置２００は、ゲート端子Ｇａに印加する電圧Ｖａを制御することによって、Ｎ型パワーＭＯＳＦＥＴ１Ａの動作を制御する。制御装置２００は、ゲート端子Ｇｂに印加する電圧Ｖｂを制御することによって、Ｎ型パワーＭＯＳＦＥＴ１Ｂの動作を制御する。制御装置２００は、ゲート端子Ｇｃに印加する電圧Ｖｃを制御することによって、Ｎ型パワーＭＯＳＦＥＴ１Ｃの動作を制御する。制御装置２００は、ゲート端子Ｇｄに印加する電圧Ｖｄを制御することによって、Ｎ型パワーＭＯＳＦＥＴ１Ｄの動作を制御する。
【００５０】
次に、図４〜図６を参照して、電力ルータ１００が１つの方向に電力パルスを伝送する動作について説明する。図６は、電力ルータ１００が１つの方向に電力パルスを伝送する動作を示す図である。図６に示すように、電力ルータ１００は、端子ＰＡから端子ＰＤに向けて電力パルスを伝送する。端子ＰＡは、「第１端子」の一例に相当し、端子ＰＤは「第２端子」の一例に相当する。なお、電力パルスは、正電圧を有する。
【００５１】
制御装置２００は、Ｎ型パワーＭＯＳＦＥＴ１Ｄのゲート端子Ｇｄに正電圧Ｖｄｐを印加する。正電圧Ｖｄｐは、ソース端子Ｓｄを基準として正の電圧を示す。制御装置２００は、Ｎ型パワーＭＯＳＦＥＴ１Ａのゲート端子Ｇａにゼロ電圧Ｖａｚを印加し、Ｎ型パワーＭＯＳＦＥＴ１Ｂのゲート端子Ｇｂにゼロ電圧Ｖｂｚを印加し、Ｎ型パワーＭＯＳＦＥＴ１Ｃのゲート端子Ｇｃにゼロ電圧Ｖｃｚを印加する。なお、「ゲート端子Ｇａにゼロ電圧Ｖａｚを印加する」とは、ゲート端子Ｇａの電位をソース端子Ｓａの電位と同一にすることを示す。「ゲート端子Ｇｂにゼロ電圧Ｖｂｚを印加する」とは、ゲート端子Ｇｂの電位をソース端子Ｓｂの電位と同一にすることを示す。「ゲート端子Ｇｃにゼロ電圧Ｖｃｚを印加する」とは、ゲート端子Ｇｃの電位をソース端子Ｓｃの電位と同一にすることを示す。
【００５２】
Ｎ型パワーＭＯＳＦＥＴ１Ａのゲート端子Ｇａにはゼロ電圧Ｖａｚが印加されるため、Ｎ型パワーＭＯＳＦＥＴ１Ａは、オフになる。また、端子ＰＡから端子ＰＤに向けて電力パルスを伝送する際に、電力パルスによって端子ＰＡには正電圧が印加される。よって、Ｎ型パワーＭＯＳＦＥＴ１Ａには、ソース端子Ｓａからドレイン端子Ｄａに向けて寄生ダイオードＤＪを介して逆方向電流ＪＲが流れる。
【００５３】
Ｎ型パワーＭＯＳＦＥＴ１Ｄのゲート端子Ｇｄには正電圧Ｖｄｐが印加されるため、Ｎ型パワーＭＯＳＦＥＴ１Ｄはオンになり、ドレイン端子Ｄｄからソース端子Ｓｄに向けて順方向電流ＪＮが流れる。
【００５４】
Ｎ型パワーＭＯＳＦＥＴ１Ｂのゲート端子Ｇｂにはゼロ電圧Ｖｂｚが印加されるため、Ｎ型パワーＭＯＳＦＥＴ１Ｂは、オフになる。よって、端子ＰＡから端子ＰＤに向けて電力パルスを伝送する際にＮ型パワーＭＯＳＦＥＴ１Ｂのドレイン端子Ｄｂに電圧が印加されるが、ドレイン端子Ｄｂからソース端子Ｓｂに向けて電流が流れることはない。
【００５５】
Ｎ型パワーＭＯＳＦＥＴ１Ｃのゲート端子Ｇｃにはゼロ電圧Ｖｃｚが印加されるため、Ｎ型パワーＭＯＳＦＥＴ１Ｃは、オフになる。よって、端子ＰＡから端子ＰＤに向けて電力パルスを伝送する際にＮ型パワーＭＯＳＦＥＴ１Ｃのドレイン端子Ｄｃに電圧が印加されるが、ドレイン端子Ｄｃからソース端子Ｓｃに向けて電流が流れることはない。
【００５６】
Ｎ型パワーＭＯＳＦＥＴ１Ａには、ソース端子Ｓａからドレイン端子Ｄａに向けて逆方向電流ＪＲが流れ、Ｎ型パワーＭＯＳＦＥＴ１Ｄには、ドレイン端子Ｄｄからソース端子Ｓｄに向けて順方向電流ＪＮが流れる。したがって、電力パルス流ＰＷ１に示すように、端子ＰＡから端子ＰＤに向けて電力パルスを伝送できる。電力パルス流ＰＷ１は、電力パルスの流れを示す。
【００５７】
以上、図４〜図６を参照して説明したように、第１実施形態では、１つのＮ型パワーＭＯＳＦＥＴ１Ｄをオンすることによって、端子ＰＡから端子ＰＤへ電力パルスを伝送できる。したがって、電力ルータ１００は、電力パルスの伝送を制御できる。
【００５８】
なお、第１実施形態では、Ｎ型パワーＭＯＳＦＥＴ１Ｄだけをオンしたが、本発明はこれに限定されない。少なくともＮ型パワーＭＯＳＦＥＴ１Ｄをオンすればよい。例えば、Ｎ型パワーＭＯＳＦＥＴ１Ｄ及びＮ型パワーＭＯＳＦＥＴ１Ａをオンしてもよい。この場合には、Ｎ型パワーＭＯＳＦＥＴ１Ａのチャネルにも電流が流れるため、電力パルスがＮ型パワーＭＯＳＦＥＴ１Ａを通過する際の損失を低減できる。
【００５９】
次に、図４〜図７を参照して、電力ルータ１００が２つの方向に電力パルスを伝送する動作について説明する。図７は、電力ルータ１００が２つの方向に電力パルスを伝送する動作を示す図である。図７に示すように、電力ルータ１００は、端子ＰＤから端子ＰＡに向けて電力パルスを伝送すると共に、端子ＰＣから端子ＰＢに向けて電力パルスを伝送する。端子ＰＤは、「第１端子」の一例に相当し、端子ＰＡは「第２端子」の一例に相当し、端子ＰＣは「第３端子」の一例に相当し、端子ＰＢは「第４端子」の一例に相当する。
【００６０】
制御装置２００は、Ｎ型パワーＭＯＳＦＥＴ１Ａのゲート端子Ｇａに正電圧Ｖａｐを印加し、Ｎ型パワーＭＯＳＦＥＴ１Ｂのゲート端子Ｇｂに正電圧Ｖｂｐを印加する。正電圧Ｖａｐは、ソース端子Ｓａを基準として正の電圧を示し、正電圧Ｖｂｐは、ソース端子Ｓｂを基準として正の電圧を示す。また、制御装置２００は、Ｎ型パワーＭＯＳＦＥＴ１Ｄのゲート端子Ｇｄにゼロ電圧Ｖｄｚを印加し、Ｎ型パワーＭＯＳＦＥＴ１Ｃのゲート端子Ｇｃにゼロ電圧Ｖｃｚを印加する。
【００６１】
Ｎ型パワーＭＯＳＦＥＴ１Ｄのゲート端子Ｇｄにはゼロ電圧Ｖｄｚが印加されるため、Ｎ型パワーＭＯＳＦＥＴ１Ｄは、オフになる。また、端子ＰＤから端子ＰＡに向けて電力パルスを伝送する際に、電力パルスによって端子ＰＤには正電圧が印加される。よって、Ｎ型パワーＭＯＳＦＥＴ１Ｄには、ソース端子Ｓｄからドレイン端子Ｄｄに向けて寄生ダイオードＤＪを介して逆方向電流ＪＲが流れる。
【００６２】
Ｎ型パワーＭＯＳＦＥＴ１Ａのゲート端子Ｇａには正電圧Ｖａｐが印加されるため、Ｎ型パワーＭＯＳＦＥＴ１Ａはオンになり、ドレイン端子Ｄａからソース端子Ｓａに向けて順方向電流ＪＮが流れる。
【００６３】
このように、Ｎ型パワーＭＯＳＦＥＴ１Ｄには、ソース端子Ｓｄからドレイン端子Ｄｄに向けて逆方向電流ＪＲが流れ、Ｎ型パワーＭＯＳＦＥＴ１Ａには、ドレイン端子Ｄａからソース端子Ｓａに向けて順方向電流ＪＮが流れる。したがって、電力パルス流ＰＷ２に示すように、端子ＰＤから端子ＰＡに向けて電力パルスを伝送できる。電力パルス流ＰＷ２は、電力パルスの流れを示す。
【００６４】
Ｎ型パワーＭＯＳＦＥＴ１Ｃのゲート端子Ｇｃにはゼロ電圧Ｖｃｚが印加されるため、Ｎ型パワーＭＯＳＦＥＴ１Ｃは、オフになる。また、端子ＰＣから端子ＰＢに向けて電力パルスを伝送する際に、電力パルスによって端子ＰＣには正電圧が印加される。よって、Ｎ型パワーＭＯＳＦＥＴ１Ｃには、ソース端子Ｓｃからドレイン端子Ｄｃに向けて寄生ダイオードＤＪを介して逆方向電流ＪＲが流れる。
【００６５】
Ｎ型パワーＭＯＳＦＥＴ１Ｂのゲート端子Ｇｂには正電圧Ｖｂｐが印加されるため、Ｎ型パワーＭＯＳＦＥＴ１Ｂはオンになり、ドレイン端子Ｄｂからソース端子Ｓｂに向けて順方向電流ＪＮが流れる。
【００６６】
このように、Ｎ型パワーＭＯＳＦＥＴ１Ｃには、ソース端子Ｓｃからドレイン端子Ｄｃに向けて逆方向電流ＪＲが流れ、Ｎ型パワーＭＯＳＦＥＴ１Ｂには、ドレイン端子Ｄｂからソース端子Ｓｂに向けて順方向電流ＪＮが流れる。したがって、電力パルス流ＰＷ３に示すように、端子ＰＣから端子ＰＢに向けて電力パルスを伝送できる。電力パルス流ＰＷ３は、電力パルスの流れを示す。
【００６７】
また、端子ＰＤから端子ＰＡに向かう電力パルスと、端子ＰＣから端子ＰＢに向かう電力パルスとは集中端子ＰＱにおいて重なる。一方、図１（ｂ）を参照して説明したように、端子ＰＤから端子ＰＡに向かう電力パルスと端子ＰＣから端子ＰＢに向かう電力パルスとは、同一の波形を有する。したがって、図７の端子ＰＡから出力される電力パルス、及び端子ＰＢから出力される電力パルスの各々は、図６の端子ＰＤから出力される電力パルスと同一の波形を有する。このように、電力パルス流ＰＷ２と電力パルス流ＰＷ３とは集中端子ＰＱにおいて重なるが、電力ルータ１００は、２つの電力パルスを別々のタイミングで伝送する場合と同様に動作する。
【００６８】
以上、図４〜図７を参照して説明したように、第１実施形態では、Ｎ型パワーＭＯＳＦＥＴ１Ａ及びＮ型パワーＭＯＳＦＥＴ１Ｂをオンすることによって、端子ＰＤから端子ＰＡに向けて電力パルスを伝送すると共に、端子ＰＣから端子ＰＢに向けて電力パルスを伝送できる。したがって、端子ＰＤから端子ＰＡへの電力パルスの伝送と、端子ＰＣから端子ＰＢへの電力パルスの伝送とを同時に実行できる。すなわち、電力ルータ１００は、同一スロットでの２方向同時中継（図３（ｂ）参照）を実行できる。
【００６９】
また、図６を参照して説明したように、Ｎ型パワーＭＯＳＦＥＴ１Ｄをオンすることによって、端子ＰＡから端子ＰＤへ電力パルスを伝送できる。一方、図７を参照して説明したように、Ｎ型パワーＭＯＳＦＥＴ１Ａをオンすることによって、端子ＰＤから端子ＰＡに向けて電力パルスを伝送できる。すなわち、電力ルータ１００は、双方向中継（図３（ａ）参照）を実行できる。
【００７０】
なお、第１実施形態では、２つの電力パルスを同時に伝送するが、本発明はこれに限定されない。３つ以上の電力パルスを同時に伝送してもよい。
【００７１】
また、第１実施形態では、端子ＰＤから端子ＰＡに向けて電力パルスを伝送するために、Ｎ型パワーＭＯＳＦＥＴ１Ａだけをオンしたが、本発明はこれに限定されない。少なくともＮ型パワーＭＯＳＦＥＴ１Ａをオンすればよい。例えば、Ｎ型パワーＭＯＳＦＥＴ１Ａ及びＮ型パワーＭＯＳＦＥＴ１Ｄをオンしてもよい。この場合には、Ｎ型パワーＭＯＳＦＥＴ１Ｄのチャネルにも電流が流れるため、電力パルスがＮ型パワーＭＯＳＦＥＴ１Ｄを通過する際の損失を低減できる。
【００７２】
同様に、第１実施形態では、端子ＰＣから端子ＰＢに向けて電力パルスを伝送するために、Ｎ型パワーＭＯＳＦＥＴ１Ｂだけをオンしたが、本発明はこれに限定されない。少なくともＮ型パワーＭＯＳＦＥＴ１Ｂをオンすればよい。例えば、Ｎ型パワーＭＯＳＦＥＴ１Ｂ及びＮ型パワーＭＯＳＦＥＴ１Ｃをオンしてもよい。この場合には、Ｎ型パワーＭＯＳＦＥＴ１Ｃのチャネルにも電流が流れるため、電力パルスがＮ型パワーＭＯＳＦＥＴ１Ｃを通過する際の損失を低減できる。
【００７３】
＜第２実施形態＞
次に、図８〜図１１を参照して、本発明の第２実施形態に係るデジタル電力ルーティングシステムについて説明する。第２実施形態に係るデジタル電力ルーティングシステムは、スイッチング素子がＰ型パワーＭＯＳＦＥＴ２である点で、スイッチング素子がＮ型パワーＭＯＳＦＥＴである第１実施形態に係るデジタル電力ルーティングシステムと相違する。
【００７４】
図８は、Ｐ型パワーＭＯＳＦＥＴ２の構成を示す図である。図８に示すように、Ｐ型パワーＭＯＳＦＥＴ２は、ドレイン端子ＤＴ、ソース端子ＳＴ、ゲート端子ＧＴ及び寄生ダイオードＤＪを備える。Ｐ型パワーＭＯＳＦＥＴ２は、「スイッチング素子」の一例に相当する。また、Ｐ型パワーＭＯＳＦＥＴ２は、「パワートランジスタ」の一例に相当する。
【００７５】
順方向電流ＪＮは、ソース端子ＳＴからドレイン端子ＤＴに向かう電流を示す。ゲート端子ＧＴの電圧がソース端子ＳＴを基準として負である場合には、Ｐ型パワーＭＯＳＦＥＴ２がオンになり、Ｐ型パワーＭＯＳＦＥＴ２は順方向電流ＪＮを導通する。一方、ゲート端子ＧＴの電圧がソース端子ＳＴを基準としてゼロである場合には、Ｐ型パワーＭＯＳＦＥＴ２がオフになり、Ｐ型パワーＭＯＳＦＥＴ２は順方向電流ＪＮを遮断する。すなわち、ゲート端子ＧＴに印加する電圧によって、Ｐ型パワーＭＯＳＦＥＴ２に流れる順方向電流ＪＮを制御する。以下の説明において、Ｐ型パワーＭＯＳＦＥＴ２において順方向電流ＪＮが流れる経路を、「チャネル」と記載する場合がある。
【００７６】
逆方向電流ＪＲは、ドレイン端子ＤＴからソース端子ＳＴに向かう電流を示す。逆方向電流ＪＲは、寄生ダイオードＤＪを通して流れるため、ゲート端子ＧＴに印加する電圧によって遮断できない。
【００７７】
次に、図８及び図９を参照して、本発明の第２実施形態に係るデジタル電力ルーティングシステムＳＹＰの構成について説明する。図９は、デジタル電力ルーティングシステムＳＹＰの構成を示す図である。図９に示すように、デジタル電力ルーティングシステムＳＹＰは、電力ルータ１００Ｐと制御装置２００Ｐとを備える。電力ルータ１００Ｐは、「デジタル電力ルーティングデバイス」の一例に相当する。
【００７８】
電力ルータ１００Ｐは、４つの端子（端子ＰＡ、端子ＰＢ、端子ＰＣ及び端子ＰＤ）と、１つの集中端子ＰＱと、４つのＰ型パワーＭＯＳＦＥＴ（Ｐ型パワーＭＯＳＦＥＴ２Ａ、Ｐ型パワーＭＯＳＦＥＴ２Ｂ、Ｐ型パワーＭＯＳＦＥＴ２Ｃ及びＰ型パワーＭＯＳＦＥＴ２Ｄ）とを備える。
【００７９】
Ｐ型パワーＭＯＳＦＥＴ２Ａは、ドレイン端子Ｄａ、ソース端子Ｓａ及びゲート端子Ｇａを有する。Ｐ型パワーＭＯＳＦＥＴ２Ｂは、ドレイン端子Ｄｂ、ソース端子Ｓｂ及びゲート端子Ｇｂを有する。Ｐ型パワーＭＯＳＦＥＴ２Ｃは、ドレイン端子Ｄｃ、ソース端子Ｓｃ及びゲート端子Ｇｃを有する。Ｐ型パワーＭＯＳＦＥＴ２Ｄは、ドレイン端子Ｄｄ、ソース端子Ｓｄ及びゲート端子Ｇｄを有する。
【００８０】
端子ＰＡ、端子ＰＢ、端子ＰＣ及び端子ＰＤの各々は、送電線を介して、他の電力ルータ、電源、又は受電器に接続される。端子ＰＡは、ドレイン端子Ｄａに接続される。端子ＰＢは、ドレイン端子Ｄｂに接続される。端子ＰＣは、ドレイン端子Ｄｃに接続される。端子ＰＤは、ドレイン端子Ｄｄに接続される。端子ＰＡ、端子ＰＢ、端子ＰＣ及び端子ＰＤは、「３つ以上の所定個数の入出力端子」に相当する。第２実施形態では、「所定個数」は４個である。
【００８１】
集中端子ＰＱは、ソース端子Ｓａ、ソース端子Ｓｂ、ソース端子Ｓｃ及びソース端子Ｓｄに接続される。
【００８２】
Ｐ型パワーＭＯＳＦＥＴ２Ａは、端子ＰＡと集中端子ＰＱとの間に配置される。Ｐ型パワーＭＯＳＦＥＴ２Ａのドレイン端子Ｄａは端子ＰＡに接続され、ソース端子Ｓａは集中端子ＰＱに接続される。
【００８３】
Ｐ型パワーＭＯＳＦＥＴ２Ｂは、端子ＰＢと集中端子ＰＱとの間に配置される。Ｐ型パワーＭＯＳＦＥＴ２Ｂのドレイン端子Ｄｂは端子ＰＢに接続され、ソース端子Ｓｂは集中端子ＰＱに接続される。
【００８４】
Ｐ型パワーＭＯＳＦＥＴ２Ｃは、端子ＰＣと集中端子ＰＱとの間に配置される。Ｐ型パワーＭＯＳＦＥＴ２Ｃのドレイン端子Ｄｃは端子ＰＣに接続され、ソース端子Ｓｃは集中端子ＰＱに接続される。
【００８５】
Ｐ型パワーＭＯＳＦＥＴ２Ｄは、端子ＰＤと集中端子ＰＱとの間に配置される。Ｐ型パワーＭＯＳＦＥＴ２Ｄのドレイン端子Ｄｄは端子ＰＤに接続され、ソース端子Ｓｄは集中端子ＰＱに接続される。
【００８６】
制御装置２００Ｐは、プロセッサー２１Ｐと記憶部２２Ｐとを備える。プロセッサー２１Ｐは、例えばＣＰＵを備える。記憶部２２Ｐは、半導体メモリーのようなメモリーを備え、ＨＤＤを備えてもよい。記憶部２２Ｐは、制御プログラムを記憶している。プロセッサー２１が制御プログラムを実行することによって、電力ルータ１００Ｐを制御する。
【００８７】
具体的には、制御装置２００Ｐは、Ｐ型パワーＭＯＳＦＥＴ２Ａのゲート端子Ｇａ、Ｐ型パワーＭＯＳＦＥＴ２Ｂのゲート端子Ｇｂ、Ｐ型パワーＭＯＳＦＥＴ２Ｃのゲート端子Ｇｃ、及びＰ型パワーＭＯＳＦＥＴ２Ｄのゲート端子Ｇｄに接続される。そして、制御装置２００Ｐは、ゲート端子Ｇａに印加する電圧Ｖａを制御することによって、Ｐ型パワーＭＯＳＦＥＴ２Ａの動作を制御する。制御装置２００Ｐは、ゲート端子Ｇｂに印加する電圧Ｖｂを制御することによって、Ｐ型パワーＭＯＳＦＥＴ２Ｂの動作を制御する。制御装置２００Ｐは、ゲート端子Ｇｃに印加する電圧Ｖｃを制御することによって、Ｐ型パワーＭＯＳＦＥＴ２Ｃの動作を制御する。制御装置２００Ｐは、ゲート端子Ｇｄに印加する電圧Ｖｄを制御することによって、Ｐ型パワーＭＯＳＦＥＴ２Ｄの動作を制御する。
【００８８】
次に、図８〜図１０を参照して、電力ルータ１００が１つの方向に電力パルスを伝送する動作について説明する。図１０は、電力ルータ１００Ｐが１つの方向に電力パルスを伝送する動作を示す図である。図１０に示すように、電力ルータ１００Ｐは、端子ＰＡから端子ＰＤに向けて電力パルスを伝送する。端子ＰＡは、「第１端子」の一例に相当し、端子ＰＤは「第２端子」の一例に相当する。なお、電力パルスは、正電圧を有する。
【００８９】
制御装置２００Ｐは、Ｐ型パワーＭＯＳＦＥＴ２Ｄのゲート端子Ｇｄに負電圧Ｖｄｍを印加する。負電圧Ｖｄｍは、ソース端子Ｓｄを基準として負の電圧を示す。制御装置２００Ｐは、Ｐ型パワーＭＯＳＦＥＴ２Ａのゲート端子Ｇａにゼロ電圧Ｖａｚを印加し、Ｐ型パワーＭＯＳＦＥＴ２Ｂのゲート端子Ｇｂにゼロ電圧Ｖｂｚを印加し、Ｐ型パワーＭＯＳＦＥＴ２Ｃのゲート端子Ｇｃにゼロ電圧Ｖｃｚを印加する。なお、「ゲート端子Ｇａにゼロ電圧Ｖａｚを印加する」とは、ゲート端子Ｇａの電位をソース端子Ｓａの電位と同一にすることを示す。「ゲート端子Ｇｂにゼロ電圧Ｖｂｚを印加する」とは、ゲート端子Ｇｂの電位をソース端子Ｓｂの電位と同一にすることを示す。「ゲート端子Ｇｃにゼロ電圧Ｖｃｚを印加する」とは、ゲート端子Ｇｃの電位をソース端子Ｓｃの電位と同一にすることを示す。
【００９０】
Ｐ型パワーＭＯＳＦＥＴ２Ａのゲート端子Ｇａにはゼロ電圧Ｖａｚが印加されるため、Ｐ型パワーＭＯＳＦＥＴ２Ａは、オフになる。また、端子ＰＡから端子ＰＤに向けて電力パルスを伝送する際に、電力パルスによって端子ＰＡには正電圧が印加される。よって、Ｐ型パワーＭＯＳＦＥＴ２Ａには、ドレイン端子Ｄａからソース端子Ｓａに向けて寄生ダイオードＤＪを介して逆方向電流ＪＲが流れる。
【００９１】
Ｐ型パワーＭＯＳＦＥＴ２Ｄのゲート端子Ｇｄには負電圧Ｖｄｍが印加されるため、Ｐ型パワーＭＯＳＦＥＴ２Ｄはオンになり、ソース端子Ｓｄからドレイン端子Ｄｄに向けて順方向電流ＪＮが流れる。
【００９２】
Ｐ型パワーＭＯＳＦＥＴ２Ｂのゲート端子Ｇｂにはゼロ電圧Ｖｂｚが印加されるため、Ｐ型パワーＭＯＳＦＥＴ２Ｂは、オフになる。よって、端子ＰＡから端子ＰＤに向けて電力パルスを伝送する際にＰ型パワーＭＯＳＦＥＴ２Ｂのソース端子Ｓｂに電圧が印加されるが、ソース端子Ｓｂからドレイン端子Ｄｂに向けて電流が流れることはない。
【００９３】
Ｐ型パワーＭＯＳＦＥＴ２Ｃのゲート端子Ｇｃにはゼロ電圧Ｖｃｚが印加されるため、Ｐ型パワーＭＯＳＦＥＴ２Ｃは、オフになる。よって、端子ＰＡから端子ＰＤに向けて電力パルスを伝送する際にＰ型パワーＭＯＳＦＥＴ２Ｃのソース端子Ｓｃに電圧が印加されるが、ソース端子Ｓｃからドレイン端子Ｄｃに向けて電流が流れることはない。
【００９４】
Ｐ型パワーＭＯＳＦＥＴ２Ａには、ドレイン端子Ｄａからソース端子Ｓａに向けて逆方向電流ＪＲが流れ、Ｐ型パワーＭＯＳＦＥＴ２Ｄには、ソース端子Ｓｄからドレイン端子Ｄｄに向けて順方向電流ＪＮが流れる。したがって、電力パルス流ＰＷ１に示すように、端子ＰＡから端子ＰＤに向けて電力パルスを伝送できる。電力パルス流ＰＷ１は、電力パルスの流れを示す。
【００９５】
以上、図８〜図１０を参照して説明したように、第２実施形態では、１つのＰ型パワーＭＯＳＦＥＴ２Ｄをオンすることによって、端子ＰＡから端子ＰＤへ電力パルスを伝送できる。したがって、電力ルータ１００Ｐは、電力パルスの伝送を制御できる。
【００９６】
なお、第２実施形態では、Ｐ型パワーＭＯＳＦＥＴ２Ｄだけをオンしたが、本発明はこれに限定されない。少なくともＰ型パワーＭＯＳＦＥＴ２Ｄをオンすればよい。例えば、Ｐ型パワーＭＯＳＦＥＴ２Ｄ及びＰ型パワーＭＯＳＦＥＴ２Ａをオンしてもよい。この場合には、Ｐ型パワーＭＯＳＦＥＴ２Ａのチャネルにも電流が流れるため、電力パルスがＰ型パワーＭＯＳＦＥＴ２Ａを通過する際の損失を低減できる。
【００９７】
次に、図８〜図１１を参照して、電力ルータ１００Ｐが２つの方向に電力パルスを伝送する動作について説明する。図１１は、電力ルータ１００Ｐが２つの方向に電力パルスを伝送する動作を示す図である。図１１に示すように、電力ルータ１００Ｐは、端子ＰＤから端子ＰＡに向けて電力パルスを伝送すると共に、端子ＰＣから端子ＰＢに向けて電力パルスを伝送する。端子ＰＤは、「第１端子」の一例に相当し、端子ＰＡは「第２端子」の一例に相当し、端子ＰＣは「第３端子」の一例に相当し、端子ＰＢは「第４端子」の一例に相当する。
【００９８】
制御装置２００Ｐは、Ｐ型パワーＭＯＳＦＥＴ２Ａのゲート端子Ｇａに負電圧Ｖａｍを印加し、Ｐ型パワーＭＯＳＦＥＴ２Ｂのゲート端子Ｇｂに負電圧Ｖｂｍを印加する。負電圧Ｖａｍは、ソース端子Ｓａを基準として負の電圧を示し、負電圧Ｖｂｍは、ソース端子Ｓｂを基準として負の電圧を示す。また、制御装置２００Ｐは、Ｐ型パワーＭＯＳＦＥＴ２Ｄのゲート端子Ｇｄにゼロ電圧Ｖｄｚを印加し、Ｐ型パワーＭＯＳＦＥＴ２Ｃのゲート端子Ｇｃにゼロ電圧Ｖｃｚを印加する。
【００９９】
Ｐ型パワーＭＯＳＦＥＴ２Ｄのゲート端子Ｇｄにはゼロ電圧Ｖｄｚが印加されるため、Ｐ型パワーＭＯＳＦＥＴ２Ｄは、オフになる。また、端子ＰＤから端子ＰＡに向けて電力パルスを伝送する際に、電力パルスによって端子ＰＤには正電圧が印加される。よって、Ｐ型パワーＭＯＳＦＥＴ２Ｄには、ドレイン端子Ｄｄからソース端子Ｓｄに向けて寄生ダイオードＤＪを介して逆方向電流ＪＲが流れる。
【０１００】
Ｐ型パワーＭＯＳＦＥＴ２Ａのゲート端子Ｇａには負電圧Ｖａｍが印加されるため、Ｐ型パワーＭＯＳＦＥＴ２Ａはオンになり、ソース端子Ｓａからドレイン端子Ｄａに向けて順方向電流ＪＮが流れる。
【０１０１】
このように、Ｐ型パワーＭＯＳＦＥＴ２Ｄには、ドレイン端子Ｄｄからソース端子Ｓｄに向けて逆方向電流ＪＲが流れ、Ｐ型パワーＭＯＳＦＥＴ２Ａには、ソース端子Ｓａからドレイン端子Ｄａに向けて順方向電流ＪＮが流れる。したがって、電力パルス流ＰＷ２に示すように、端子ＰＤから端子ＰＡに向けて電力パルスを伝送できる。電力パルス流ＰＷ２は、電力パルスの流れを示す。
【０１０２】
Ｐ型パワーＭＯＳＦＥＴ２Ｃのゲート端子Ｇｃにはゼロ電圧Ｖｃｚが印加されるため、Ｐ型パワーＭＯＳＦＥＴ２Ｃは、オフになる。また、端子ＰＣから端子ＰＢに向けて電力パルスを伝送する際に、電力パルスによって端子ＰＣには正電圧が印加される。よって、Ｐ型パワーＭＯＳＦＥＴ２Ｃには、ドレイン端子Ｄｃからソース端子Ｓｃに向けて寄生ダイオードＤＪを介して逆方向電流ＪＲが流れる。
【０１０３】
Ｐ型パワーＭＯＳＦＥＴ２Ｂのゲート端子Ｇｂには負電圧Ｖｂｍが印加されるため、Ｐ型パワーＭＯＳＦＥＴ２Ｂはオンになり、ソース端子Ｓｂからドレイン端子Ｄｂに向けて順方向電流ＪＮが流れる。
【０１０４】
このように、Ｐ型パワーＭＯＳＦＥＴ２Ｃには、ドレイン端子Ｄｃからソース端子Ｓｃに向けて逆方向電流ＪＲが流れ、Ｐ型パワーＭＯＳＦＥＴ２Ｂには、ソース端子Ｓｂからドレイン端子Ｄｂに向けて順方向電流ＪＮが流れる。したがって、電力パルス流ＰＷ３に示すように、端子ＰＣから端子ＰＢに向けて電力パルスを伝送できる。電力パルス流ＰＷ３は、電力パルスの流れを示す。
【０１０５】
また、端子ＰＤから端子ＰＡに向かう電力パルスと、端子ＰＣから端子ＰＢに向かう電力パルスとは集中端子ＰＱにおいて重なる。一方、図１（ｂ）を参照して説明したように、端子ＰＤから端子ＰＡに向かう電力パルスと端子ＰＣから端子ＰＢに向かう電力パルスとは、同一の波形を有する。したがって、図１１の端子ＰＡから出力される電力パルス、及び端子ＰＢから出力される電力パルスの各々は、図１０の端子ＰＤから出力される電力パルスと同一の波形を有する。このように、電力パルス流ＰＷ２と電力パルス流ＰＷ３とは集中端子ＰＱにおいて重なるが、電力ルータ１００Ｐは、２つの電力パルスを別々のタイミングで伝送する場合と同様に動作する。
【０１０６】
以上、図８〜図１１を参照して説明したように、第２実施形態では、Ｐ型パワーＭＯＳＦＥＴ２Ａ及びＰ型パワーＭＯＳＦＥＴ２Ｂをオンすることによって、端子ＰＤから端子ＰＡに向けて電力パルスを伝送すると共に、端子ＰＣから端子ＰＢに向けて電力パルスを伝送できる。したがって、端子ＰＤから端子ＰＡへの電力パルスの伝送と、端子ＰＣから端子ＰＢへの電力パルスの伝送とを同時に実行できる。すなわち、電力ルータ１００Ｐは、同一スロットでの２方向同時中継（図３（ｂ）参照）を実行できる。
【０１０７】
また、図１０を参照して説明したように、Ｐ型パワーＭＯＳＦＥＴ２Ｄをオンすることによって、端子ＰＡから端子ＰＤへ電力パルスを伝送できる。一方、図１１を参照して説明したように、Ｐ型パワーＭＯＳＦＥＴ２Ａをオンすることによって、端子ＰＤから端子ＰＡに向けて電力パルスを伝送できる。すなわち、電力ルータ１００Ｐは、双方向中継（図３（ａ）参照）を実行できる。
【０１０８】
なお、第２実施形態では、２つの電力パルスを同時に伝送するが、本発明はこれに限定されない。３つ以上の電力パルスを同時に伝送してもよい。
【０１０９】
また、第２実施形態では、端子ＰＤから端子ＰＡに向けて電力パルスを伝送するために、Ｐ型パワーＭＯＳＦＥＴ２Ａだけをオンしたが、本発明はこれに限定されない。少なくともＰ型パワーＭＯＳＦＥＴ２Ａをオンすればよい。例えば、Ｐ型パワーＭＯＳＦＥＴ２Ａ及びＰ型パワーＭＯＳＦＥＴ２Ｄをオンしてもよい。この場合には、Ｐ型パワーＭＯＳＦＥＴ２Ｄのチャネルにも電流が流れるため、電力パルスがＰ型パワーＭＯＳＦＥＴ２Ｄを通過する際の損失を低減できる。
【０１１０】
同様に、第２実施形態では、端子ＰＣから端子ＰＢに向けて電力パルスを伝送するために、Ｐ型パワーＭＯＳＦＥＴ２Ｂだけをオンしたが、本発明はこれに限定されない。少なくともＰ型パワーＭＯＳＦＥＴ２Ｂをオンすればよい。例えば、Ｐ型パワーＭＯＳＦＥＴ２Ｂ及びＰ型パワーＭＯＳＦＥＴ２Ｃをオンしてもよい。この場合には、Ｐ型パワーＭＯＳＦＥＴ２Ｃのチャネルにも電流が流れるため、電力パルスがＰ型パワーＭＯＳＦＥＴ２Ｃを通過する際の損失を低減できる。
【０１１１】
以上、図面を参照しながら本発明の実施形態について説明した。ただし、本発明は、上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である（例えば、下記に示す（１）〜（２））。図面は、理解し易くするために、それぞれの構成要素を主体に模式的に示しており、図示された各構成要素の厚み、長さ、個数等は、図面作成の都合上から実際とは異なる場合がある。また、上記の実施形態で示す各構成要素の形状、寸法等は一例であって、特に限定されるものではなく、本発明の構成から実質的に逸脱しない範囲で種々の変更が可能である。
【０１１２】
（１）図４〜図１１を参照して説明したように、本発明の第１実施形態及び第２実施形態では、入出力端子の個数（所定個数）が４つであるが、本発明はこれに限定されない。所定個数が３つ以上であればよい。例えば、所定個数が３つでもよいし、所定個数が５つ以上でもよい。
【０１１３】
（２）図４〜図１１を参照して説明したように、本発明の第１実施形態及び第２実施形態では、スイッチング素子が、Ｎ型パワーＭＯＳＦＥＴ１又はＰ型パワーＭＯＳＦＥＴ２であるが、本発明はこれに限定されない。スイッチング素子が、回路を導通可能、及び遮断可能な素子であればよい。スイッチング素子が、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）でもよい。
【産業上の利用可能性】
【０１１４】
本発明は、デジタル電力ルーティングデバイス、制御装置、デジタル電力ルーティングデバイスの制御方法、及びデジタル電力ルーティングシステムの分野に利用可能である。
【符号の説明】
【０１１５】
ＳＹ    デジタル電力ルーティングシステム
１００    電力ルータ（デジタル電力ルーティングデバイス）
１、１Ａ、１Ｂ、１Ｃ、１Ｄ  Ｎ型パワーＭＯＳＦＥＴ
Ｄ１、Ｄａ、Ｄｂ、Ｄｃ、Ｄｄ  ドレイン端子
Ｓ１、Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ  ソース端子
Ｇ１、Ｇａ、Ｇｂ、Ｇｃ、Ｇｄ  ゲート端子
ＰＡ、ＰＢ、ＰＣ、ＰＤ  端子
ＤＪ  寄生ダイオード
ＪＮ  順方向電流
ＪＲ  逆方向電流
２００    制御装置
２１    プロセッサー
２２    記憶部
ＳＹＰ    デジタル電力ルーティングシステム
１００Ｐ    電力ルータ（デジタル電力ルーティングデバイス）
２、２Ａ、２Ｂ、２Ｃ、２Ｄ  Ｐ型パワーＭＯＳＦＥＴ
Ｄ２、Ｄａ、Ｄｂ、Ｄｃ、Ｄｄ  ドレイン端子
Ｓ２、Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ  ソース端子
Ｇ２、Ｇａ、Ｇｂ、Ｇｃ、Ｇｄ  ゲート端子
２００Ｐ    制御装置
２１Ｐ    プロセッサー
２２Ｐ    記憶部
【図１】
2019009857.tif 000003
【図２】
2019009857.tif 000004
【図３】
2019009857.tif 000005
【図４】
2019009857.tif 000006
【図５】
2019009857.tif 000007
【図６】
2019009857.tif 000008
【図７】
2019009857.tif 000009
【図８】
2019009857.tif 000010
【図９】
2019009857.tif 000011
【図１０】
2019009857.tif 000012
【図１１】
2019009857.tif 000013