(57)【要約】【課題】電流検出に要する回路規模、演算負荷を低減してインバータの電流を検出する。【解決手段】電流検出回路５は、インバータ１０のアーム１０ａを構成する第１スイッチング素子１１のセンス端子Ｔ１を流れる電流の大きさを電圧値として検出し、正負対称な第１電圧値及び第１反転電圧値を出力する第１電流検出部１と、第２スイッチング素子１２のセンス端子Ｔ２を流れる電流の大きさを電圧値として検出し、正負対称な第２電圧値及び第２反転電圧値を出力する第２電流検出部２と、第１電圧値及び第２反転電圧値を加算し、第１反転電圧値及び第２電圧値を加算すると共に、加算後の２つの電圧値の差分を、インバータ１０をスイッチング制御するインバータ制御装置２０に提供する第３電流検出部３と、を備える。【選択図】図１
2019009840.tif 000002
【特許請求の範囲】
【請求項１】
第１スイッチング素子及び第２スイッチング素子が直列に接続されたアームが直流の正極と負極との間に接続されて直流と交流との間で電力を変換するインバータの前記アームに流れる電流を検出する電流検出回路であって、
前記第１スイッチング素子及び前記第２スイッチング素子は、それぞれ１つの制御端子と、２つの入出力端子と、前記入出力端子間を流れる素子電流に比例する微小な電流が流れるセンス端子とを有し、
前記第１スイッチング素子の前記センス端子である第１センス端子を流れる電流の大きさを電圧値として検出し、正負対称な第１電圧値及び第１反転電圧値を出力する第１電流検出部と、
前記第２スイッチング素子の前記センス端子である第２センス端子を流れる電流の大きさを電圧値として検出し、正負対称な第２電圧値及び第２反転電圧値を出力する第２電流検出部と、
前記第１電圧値及び前記第２反転電圧値を加算し、前記第１反転電圧値及び前記第２電圧値を加算すると共に、加算後の２つの電圧値の差分を、前記インバータをスイッチング制御するインバータ制御装置に提供する第３電流検出部と、
を備える電流検出回路。
【請求項２】
前記第１電流検出部は、前記第１電圧値を出力する第１非反転出力端子及び前記第１反転電圧値を出力する第１反転出力端子を有する第１演算増幅器を含み、
前記第２電流検出部は、前記第２電圧値を出力する第２非反転出力端子及び前記第２反転電圧値を出力する第２反転出力端子を有する第２演算増幅器を含み、
前記第３電流検出部は、第１差動入力端子、第２差動入力端子、差動出力端子を有する差動増幅器を含み、
前記第１演算増幅器及び前記第２演算増幅器による増幅率が同一であり、
前記第１非反転出力端子と前記第２反転出力端子とが接続されて第１加算ノードを形成し、前記第１反転出力端子と前記第２非反転出力端子とが接続されて第２加算ノードを形成し、
前記第１加算ノードが前記第１差動入力端子に接続され、前記第２加算ノードが前記第２差動入力端子に接続され、前記差動出力端子が前記インバータ制御装置に接続されている請求項１に記載の電流検出回路。
【請求項３】
前記第１演算増幅器及び前記第２演算増幅器は、入力側と出力側とが絶縁されたアイソレーションアンプである請求項２に記載の電流検出回路。
【請求項４】
前記第１非反転出力端子と前記第１加算ノードとの間に第１抵抗器を備え、
前記第２反転出力端子と前記第１加算ノードとの間に第２抵抗器を備え、
前記第１反転出力端子と前記第２加算ノードとの間に第３抵抗器を備え、
前記第２非反転出力端子と前記第２加算ノードとの間に第４抵抗器を備え、
前記第１抵抗器、前記第２抵抗器、前記第３抵抗器、前記第４抵抗器の抵抗値が同一である請求項２又は３に記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータのアームに流れる電流を検出する電流検出回路に関する。
【背景技術】
【０００２】
直流と交流との間で電力を変換するインバータなどでは、インバータの制御やフェールセーフのために、インバータを構成するスイッチング素子やインバータの各アームを流れる電流が検出されている。電流の検出方法には、種々の方法が知られており、例えば、各アームに電流センサを設置して直接電流を検出すること、各アームに直列にシャント抵抗等を配置してシャント抵抗の端子間電圧から電流を検出すること、素子電流に比例した微小な電流が流れるセンス端子を有するスイッチング素子において当該センス端子に直列接続された抵抗の両端電圧から電流を検出すること、などがある。
【０００３】
例えば、特開２０１６−６３６７５号公報には、センス端子（ＳＥ，ＳＳ）を有するスイッチング素子を用いて構成されるインバータ（２１）において、センス端子を流れる電流に基づいてインバータを流れる電流を検出することが開示されている（例えば、［００６３］、図３、図５等。背景技術において括弧内の符号は参照する文献のもの。）。このインバータ（２１）は、３つのアームを有し、各アームはそれぞれ２つのスイッチング素子を有している。合計６つのスイッチング素子のセンス端子を流れる電流は、それぞれのスイッチング素子に対応する６つの電流測定回路（ＣＭ１１，ＣＭ１２，ＣＭ２１，ＣＭ２２，ＣＭ３１，ＣＭ３２）によって検出される。これら６つの電流測定回路の検出結果（ＦＢ１１，ＦＢ１２，ＦＢ２１，ＦＢ２２，ＦＢ３１，ＦＢ３２）は、インバータ（２１）を制御する制御回路（２２）に入力される。
【０００４】
制御回路（２２）が例えばマイクロコンピュータ等によって構成されている場合には、６つの電流測定回路からの検出結果を受け取るために６つの入力端子（ポート）が必要である。また、アナログ信号として提供される検出結果を用いてデジタル演算を行うために、制御回路は、６つ以上のＡ／Ｄコンバータを備えるか、６つ未満のＡ／Ｄコンバータをシェアリングする必要がある。また、各アームの電流値は、それぞれのアームを構成する２つのスイッチング素子の検出結果に基づいて演算する必要がある。このように、各スイッチング素子に備えられたセンス端子を利用してインバータの電流を検出する場合には、制御回路の入力端子、回路規模、演算負荷などの増大を招く可能性がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−６３６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記背景に鑑みて、電流検出に要する回路規模及び演算負荷を低減して、適切にインバータの電流を検出する技術の提供が望まれる。
【課題を解決するための手段】
【０００７】
上記に鑑みた、第１スイッチング素子及び第２スイッチング素子が直列に接続されたアームが直流の正極と負極との間に接続されて直流と交流との間で電力を変換するインバータの前記アームに流れる電流を検出する電流検出回路は、１つの態様として、
前記第１スイッチング素子及び前記第２スイッチング素子が、それぞれ１つの制御端子と、２つの入出力端子と、前記入出力端子間を流れる素子電流に比例する微小な電流が流れるセンス端子を有し、
前記第１スイッチング素子の前記センス端子である第１センス端子を流れる電流の大きさを電圧値として検出し、正負対称な第１電圧値及び第１反転電圧値として出力する第１電流検出部と、
前記第２スイッチング素子の前記センス端子である第２センス端子を流れる電流の大きさを電圧値として検出し、正負対称な第２電圧値及び第２反転電圧値として出力する第２電流検出部と、
前記第１電圧値及び前記第２反転電圧値を加算し、前記第１反転電圧値及び前記第２電圧値を加算すると共に、加算後の２つの電圧値の差分を、前記インバータをスイッチング制御するインバータ制御装置に提供する第３電流検出部と、を備える。
【０００８】
この構成によれば、第１スイッチング素子を流れる電流（以下、第１素子電流と称す）と第２スイッチング素子を流れる電流（以下、第２素子電流と称す）とを個別に検出してインバータ制御装置へ提供する場合に比べ、インバータ制御装置と電流検出回路との接続端子の数を低減することができ、回路規模を小さくすることができる。例えばインバータが３相交流に対応している場合には、アームも３本あるため、接続端子の数を３つ低減することができる。
【０００９】
また、多くの場合、インバータ制御装置のような制御装置は、論理プロセッサなどのデジタル回路によって構成されている。電流検出回路がアナログ信号の場合には、インバータ制御装置に備えられたＡ／Ｄコンバータによってデジタル値に変換される。第１素子電流の検出結果と第２素子電流の検出結果とが個別にインバータ制御装置へ提供される場合、インバータ制御装置は２つのＡ／Ｄコンバータを必要とする。或いは、インバータ制御装置は１つのＡ／Ｄコンバータをタイムシェアリング等によって選択的に利用する必要があり制御負荷が高くなる。本構成のように、第１素子電流の検出結果と第２素子電流の検出結果とを合わせて１つの検出結果としてインバータ制御装置へ提供することで、必要となるＡ／Ｄコンバータの数が少なくなり、タイムシェアリング等の必要性も低下する。上述したように、インバータが３相交流に対応している場合には、さらにＡ／Ｄコンバータの削減効果が大きくなる。
【００１０】
また、第１素子電流の検出結果と第２素子電流の検出結果とが個別にインバータ制御装置へ提供される場合には、アーム全体の電流をインバータ制御装置内で演算する必要があるが、インバータ制御装置へ提供する前に第１素子電流の検出結果と第２素子電流の検出結果とを合成しておくことによって、インバータ制御装置における演算負荷を低減することができる。尚、インバータはパルス幅変調などを用いてスイッチングされるため、第１素子電流及び第２素子電流には通電が切り換わる際にスイッチングノイズが生じ易い。本構成では、第３電流検出部において差分を取った後にインバータ制御装置に検出結果を提供しているため、スイッチングノイズも適切に低減される。このように、本構成によれば、電流検出に要する回路規模及び演算負荷を低減して、適切にインバータの電流を検出することができる。
【００１１】
電流検出回路のさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。
【図面の簡単な説明】
【００１２】
【図１】インバータ及び電流検出回路の構成例を示す回路ブロック図
【図２】アイソレーションアンプの等価ブロック図
【図３】第１電流検出回路の出力波形図
【図４】第２電流検出回路の出力波形図
【図５】第３電流検出回路の出力波形図
【図６】電流検出回路の他の構成例を示す回路ブロック図
【図７】電流検出回路の比較例を示す回路ブロック図
【図８】比較例の第３電流検出回路の出力波形図
【図９】比較例の第３電流検出回路の出力波形図
【発明を実施するための形態】
【００１３】
以下、電流検出回路の実施形態を図面に基づいて説明する。ここでは、交流の回転電機８０を駆動するためのインバータ１０のアーム１０ａに流れる電流を検出する電流検出回路５を例として説明する。インバータ１０は、不図示の直流電源と回転電機８０とに接続され、直流と交流との間で電力を変換する。本実施形態においては、回転電機８０は、３相交流回転電機であり、インバータ１０も直流と３相交流との間で電力を変換する。インバータ１０は、第１スイッチング素子１１及び第２スイッチング素子１２が直列に接続されたアーム１０ａが直流の正極Ｐと負極Ｎとの間に接続されて構成されている。本実施形態では、回転電機８０のｕ，ｖ，ｗの３相のステータコイル８１に対応して、３本のアーム１０ａ（ｕ相アーム１０ｕ、ｖ相アーム１０ｖ、ｗ相アーム１０ｗ）が備えられている。
【００１４】
インバータ１０は、インバータ制御装置２０によって制御される。インバータ制御装置２０は、マイクロコンピュータ等の論理プロセッサを中核部材として構築されている。例えば、インバータ制御装置２０は、不図示の他の制御装置から提供される回転電機８０の目標トルクに基づいて、ベクトル制御法を用いた電流フィードバック制御を行って、インバータ１０を介して回転電機８０を制御する。ベクトル制御及び電流フィードバック制御については、公知であるのでここでは詳細な説明は省略する。本実施形態では、インバータ制御装置２０は、回転電機８０の各相のステータコイル８１を流れる電流値を、電流検出回路５を介して取得する。また、インバータ制御装置２０は、回転電機８０のロータの各時点での磁極位置や回転速度を、レゾルバなどの不図示の回転センサから取得する。
【００１５】
電流検出回路５は、ステータコイル８１を流れる電流に対応する、各アーム１０ａに流れる電流を検出する。それぞれのアーム１０ａに対応する電流検出回路５の構成は同様であるから、以下の説明では、ｕ相アーム１０ｕに対応する電流検出回路５を代表として説明する。第１スイッチング素子１１は、いわゆる上段側スイッチング素子であり、直流の正極Ｐの側に接続されている。第２スイッチング素子１２は、いわゆる下段側スイッチング素子であり、直流の負極Ｎの側に接続されている。本実施形態においては、第１スイッチング素子１１及び第２スイッチング素子１２が、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である形態を例示している。しかし、スイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＳＩＴ（Static Induction Transistor）が用いられてもよい。
【００１６】
第１スイッチング素子１１及び第２スイッチング素子１２は、それぞれ１つの制御端子（ゲート端子Ｇ）と、２つの入出力端子（ドレイン端子Ｄ，ソース端子Ｓ）と、入出力端子間（ドレイン−ソース間）を流れる素子電流（ドレイン−ソース間電流ＩＤＳ）に比例する微小な電流（センス電流）が流れるセンス端子Ｔとを有している。また、第１スイッチング素子１１及び第２スイッチング素子１２は、それぞれ、スイッチング素子本体部ＴＲと、負極Ｎから正極Ｐへ向かう方向を順方向としてスイッチング素子本体部ＴＲに並列接続されたフリーホイールダイオードＦＤとを有している。尚、スイッチング素子がＭＯＳ−ＦＥＴの場合には、スイッチング素子の構造上、ソース端子Ｓからドレイン端子Ｄに向かう方向を順方向としてダイオードが形成されている。スイッチング素子が、ＩＧＢＴなどの場合には、別途フリーホイールダイオードＦＤが接続されると好適である。
【００１７】
電流検出回路５は、第１電流検出部１と、第２電流検出部２と、第３電流検出部３とを備えて構成されている。詳細は後述するが、第１電流検出部１は、第１スイッチング素子１１のセンス端子Ｔである第１センス端子Ｔ１を流れる電流の大きさを電圧値として検出し、正負対称な第１電圧値及び第１反転電圧値を出力する。第２電流検出部２は、第２スイッチング素子１２のセンス端子Ｔである第２センス端子Ｔ２を流れる電流の大きさを電圧値として検出し、正負対称な第２電圧値及び第２反転電圧値を出力する。第３電流検出部３は、第１電圧値及び第２反転電圧値を加算し、第１反転電圧値及び第２電圧値を加算すると共に、加算後のこれら２つの電圧値の差分をとって、インバータ制御装置２０に提供する。
【００１８】
図１に示すように、第１電流検出部１は、第１電圧値を出力する第１非反転出力端子ＰＯ１及び第１反転電圧値を出力する第１反転出力端子ＮＯ１を有する第１演算増幅器Ａ１を有している。また、第２電流検出部２は、第２電圧値を出力する第２非反転出力端子ＰＯ２及び第２反転電圧値を出力する第２反転出力端子ＮＯ２を有する第２演算増幅器Ａ２を有している。また、第３電流検出部３は、第１差動入力端子ＤＩ１、第２差動入力端子ＤＩ２、差動出力端子ＤＯを有する第３演算増幅器Ａ３（差動増幅器ＤＡ）を有している。
【００１９】
上述したように、第３電流検出部３では、第１電圧値及び第２反転電圧値が加算されると共に、第１反転電圧値及び第２電圧値が加算される。このため、第３電流検出部３では、第１非反転出力端子ＰＯ１と第２反転出力端子ＮＯ２とが接続されて第１加算ノードｎ１が形成され、第１反転出力端子ＮＯ１と第２非反転出力端子ＰＯ２とが接続されて第２加算ノードｎ２が形成されている。また、第１加算ノードｎ１は第１差動入力端子ＤＩ１に接続され、第２加算ノードｎ２は第２差動入力端子ＤＩ２に接続され、差動出力端子ＤＯは、インバータ制御装置２０に接続されている。第１電流検出部１及び第２電流検出部２の出力は、差動増幅を行う第３演算増幅器Ａ３の入力端子に接続されるため、第１電流検出部１及び第２電流検出部２は、第１演算増幅器Ａ１による増幅率と第２演算増幅器Ａ２による増幅率とが同一となるように構成されていると好適である。
【００２０】
図１に示すように、第１非反転出力端子ＰＯ１と第１加算ノードｎ１との間には、第１抵抗器Ｒ１が備えられている。第２反転出力端子ＮＯ２と第１加算ノードｎ１との間には第２抵抗器Ｒ２が備えられている。第１反転出力端子ＮＯ１と第２加算ノードｎ２との間には、第３抵抗器Ｒ３が備えられている。第２非反転出力端子ＰＯ２と第２加算ノードｎ２との間には、第４抵抗器Ｒ４が備えられている。上述したように、第１電流検出部１及び第２電流検出部２の出力は、差動増幅を行う第３演算増幅器Ａ３の入力端子に接続されるため、加算における重み付けにはバラツキがないことが好ましい。従って、第１抵抗器Ｒ１、第２抵抗器Ｒ２、第３抵抗器Ｒ３、第４抵抗器Ｒ４の抵抗値が同一であると好適である。
【００２１】
ところで、回転電機８０が車両の車輪の駆動力源となるような回転電機など、その出力が比較的大きい場合、インバータ１０に接続される直流電源の電圧も高くなる場合がある（例えば数十〜数百ボルト）。一方、インバータ制御装置２０や電流検出回路５は、動作電圧がそれよりも遙かに低い電子回路である場合が多い（例えば３．３〜１２ボルト程度）。このため、第１電流検出部１や第２電流検出部２には高い電圧耐性や、絶縁性が要求される。本実施形態では、第１電流検出部１及び第２電流検出部２の入力側（インバータ１０の側）と、出力側（インバータ制御装置２０及び第３電流検出部３の側）とが絶縁されている。具体的には、第１演算増幅器Ａ１及び第２演算増幅器Ａ２は、入力側と出力側とが絶縁されたアイソレーションアンプＩＡを用いて構成されている。
【００２２】
図２は、アイソレーションアンプＩＡの構成を模式的に示している。アイソレーションアンプＩＡは、入力側アンプ６と出力側アンプ７とを備え、入力側アンプ６と出力側アンプ７とが電気的に絶縁されている。入力側アンプ６から出力側アンプ７へは、フォトカプラによって信号が伝送される。出力側アンプ７は、正負対象な電圧を出力する非反転出力端子ＰＯと反転出力端子ＮＯとを有している。
【００２３】
以上、電流検出回路５の概要について説明したが、以下、図１〜図５を参照して具体的な構成例及び動作例について説明する。図３〜図５には、波形例を示しているが、便宜的に電流の向きは図１に矢印で示す方向を正方向とする。また、第１スイッチング素子１１のドレイン−ソース間電流ＩＤＳを第１素子電流ＩＨ、第２スイッチング素子１２のドレイン−ソース間電流ＩＤＳを第２素子電流ＩＬとする。センス端子Ｔには、ドレイン−ソース間電流ＩＤＳに比例する微小なセンス電流ＩＳＮＳが流れている。この比率をセンス電流のミラー比Ｍとして、「センス電流ＩＳＮＳ＝ドレイン−ソース間電流ＩＤＳ／Ｍ」である。尚、一般的にセンス電流ＩＳＮＳはドレイン−ソース間電流ＩＤＳの１／１０００以下である。センス端子Ｔには、センス抵抗（Ｒ１１，Ｒ１２）が接続され、第１演算増幅器Ａ１及び第２演算増幅器Ａ２は、センス抵抗の両端電圧を第１素子電流ＩＨ及び第２素子電流ＩＬを示す電圧値として検出する。
【００２４】
第１スイッチング素子１１の第１センス端子Ｔ１には、第１センス抵抗Ｒ１１が接続され、第１センス抵抗Ｒ１１の両端は、第１演算増幅器Ａ１の非反転入力端子ＰＩ（第１非反転入力端子ＰＩ１）及び反転入力端子ＮＩ（第１反転入力端子ＮＩ１）に接続されている。第２スイッチング素子１２の第２センス端子Ｔ２には、第２センス抵抗Ｒ１２が接続され、第２センス抵抗Ｒ１２の両端は、第２演算増幅器Ａ２の非反転入力端子ＰＩ（第２非反転入力端子ＰＩ２）及び反転入力端子ＮＩ（第２反転入力端子ＮＩ２）に接続されている。尚、第１センス抵抗Ｒ１１及び第２センス抵抗Ｒ１２の抵抗値は同一である。
【００２５】
第１演算増幅器Ａ１及び第２演算増幅器Ａ２は、非反転入力端子ＰＩの電圧と反転入力端子ＮＩの電圧との差分を検出値として出力する。第１演算増幅器Ａ１及び第２演算増幅器Ａ２は、この差分を出力する際に、正負が対称な２つの信号を出力する。尚、対称軸となる電圧は、例えば、第１演算増幅器Ａ１及び第２演算増幅器Ａ２の電源電圧ＶＤＤの中点（ＶＤＤ／２）の電圧である。当然ながら、対称軸は、中点に限らず、電源電圧側（ＶＤＤの側）又はグラウンド側（ゼロの側）にオフセットした電圧であってもよい。また、本実施形態のように第１演算増幅器Ａ１及び第２演算増幅器Ａ２がアイソレーションアンプＩＡの場合、入力側アンプ６と出力側アンプ７とは、異なる電源（電気的に絶縁され、フローティングの関係の電源）によって動作する。出力信号の対称軸を規定する電源電圧ＶＤＤは、出力側アンプ７の電源電圧である。
【００２６】
ここで、ミラー比をＭ、第１演算増幅器Ａ１の増幅率（第１増幅率）をα１、上段側（第１スイッチング素子１１）のセンス電流ＩＳＮＳをＩＳＮＳＨ、上段側のコモンモードノイズをＮＣＭＨ、第１センス抵抗Ｒ１１の抵抗値をＲ１１とすると、第１演算増幅器Ａ１の非反転出力端子ＰＯ（第１非反転出力端子ＰＯ１）から出力される電圧値である第１電圧値ＶＰＯ１、第１演算増幅器Ａ１の反転出力端子ＮＯ（第１反転出力端子ＮＯ１）から出力される電圧値である第１反転電圧値ＶＮＯ１は、下記式(1)，(2)で表される。また、図３は、第１非反転出力端子ＰＯ１及び第１反転出力端子ＮＯ１の波形例を示している。第１非反転出力端子ＰＯ１及び第１反転出力端子ＮＯ１から出力される第１電圧値ＶＰＯ１及び第１反転電圧値ＶＮＯ１は、交流信号であり、上述した対称軸となる電圧（ＶＤＤ／２）は、第１電圧値ＶＰＯ１及び第１反転電圧値ＶＮＯ１の振幅中心にも対応する。
【００２７】
ＶＰＯ１  ＝  Ｍ・Ｒ１１・α１・ＩＳＮＳＨ  ＋  ＮＣＭＨ  ・・・(1)
ＶＮＯ１  ＝−Ｍ・Ｒ１１・α２・ＩＳＮＳＨ  ＋  ＮＣＭＨ  ・・・(2)
【００２８】
同様に、第２演算増幅器Ａ２の増幅率（第２増幅率）をα２、下段側（第２スイッチング素子１２）のセンス電流ＩＳＮＳをＩＳＮＳＬ、下段側のコモンモードノイズをＮＣＭＬ、第２センス抵抗Ｒ１２の抵抗値をＲ１２とすると、第２演算増幅器Ａ２の非反転出力端子ＰＯ（第２非反転出力端子ＰＯ２）から出力される電圧値である第２電圧値ＶＰＯ２、第２演算増幅器Ａ２の反転出力端子ＮＯ（第２反転出力端子ＮＯ２）から出力される電圧値である第２反転電圧値ＶＮＯ２は、下記式(3)，(4)で表される。また、図４は、第２非反転出力端子ＰＯ２及び第２反転出力端子ＮＯ２の波形例を示している。この場合も、上述した対称軸となる電圧（ＶＤＤ／２）は、第２電圧値ＶＰＯ２及び第２反転電圧値ＶＮＯ２の振幅中心に対応する。
【００２９】
ＶＰＯ２  ＝  Ｍ・Ｒ１２・α２・ＩＳＮＳＬ  ＋  ＮＣＭＬ  ・・・(3)
ＶＮＯ２  ＝−Ｍ・Ｒ１２・α２・ＩＳＮＳＬ  ＋  ＮＣＭＬ  ・・・(4)
【００３０】
第１非反転出力端子ＰＯ１は第１抵抗器Ｒ１を介して第１加算ノードｎ１に接続され、第２反転出力端子ＮＯ２は第２抵抗器Ｒ２を介して第１加算ノードｎ１に接続され、第１加算ノードｎ１において第１電圧値ＶＰＯ１と第２反転電圧値ＶＮＯ２とが加算される。また、第２非反転出力端子ＰＯ２は第３抵抗器Ｒ３を介して第２加算ノードｎ２に接続され、第１反転出力端子ＮＯ１は第４抵抗器Ｒ４を介して第２加算ノードｎ２に接続され、第２加算ノードｎ２において第２電圧値ＶＰＯ２と第１反転電圧値ＶＮＯ１とが加算される。
【００３１】
第１加算ノードｎ１は、第５抵抗器Ｒ５を介して第３演算増幅器Ａ３の非反転入力端子（第１差動入力端子ＤＩ１）に接続され、第２加算ノードｎ２は、第７抵抗器Ｒ７を介して第３演算増幅器Ａ３の反転入力端子（第２差動入力端子ＤＩ２）に接続される。第３演算増幅器Ａ３（差動増幅器ＤＡ）は、第１加算ノードｎ１の電圧（第１加算電圧値）と第２加算ノードｎ２の電圧（第２加算電圧値）との差分を演算する。図３及び図４から明らかなように、第１加算電圧値及び第２加算電圧値も交流信号となるから、振幅中心に対応する基準電圧Ｒｅｆが設定されている。この基準電圧Ｒｅｆは、例えば第３演算増幅器Ａ３の電源電圧ＶＤＤの中点（ＶＤＤ／２）の電圧である。当然ながら、基準電圧Ｒｅｆは、中点に限らず、電源電圧側（ＶＤＤの側）又はグラウンド側（ゼロの側）にオフセットした電圧であってもよい。
【００３２】
第１差動入力端子ＤＩ１は、さらに、第６抵抗器Ｒ６を介して基準電圧Ｒｅｆに接続されている。また、第２差動入力端子ＤＩ２は、さらに、第８抵抗器Ｒ８を介して第３演算増幅器Ａ３の出力端子（差動出力端子ＤＯ）に接続されている。第１抵抗器Ｒ１、第５抵抗器Ｒ５、第６抵抗器Ｒ６の抵抗値をそれぞれＲ１、Ｒ５、Ｒ６とすると、第３電流検出部３（第３演算増幅器Ａ３）における増幅率（第３増幅率）ｇは、下記式(5)で表される。尚、上述したように、第１抵抗器Ｒ１、第２抵抗器Ｒ２、第３抵抗器Ｒ３、第４抵抗器Ｒ４の抵抗値は同一であり、ここでは代表して第１抵抗器Ｒ１の抵抗値を用いる。また、一般的に第３演算増幅器Ａ３のような差動増幅器において、第５抵抗器Ｒ５の抵抗値と第７抵抗器Ｒ７の抵抗値とは同一であり、第６抵抗器Ｒ６の抵抗値と第８抵抗器Ｒ８の抵抗値とは同一である。
【００３３】
ｇ＝Ｒ６／｛（Ｒ１／２）＋Ｒ５｝＝２・Ｒ６／（Ｒ１＋２・Ｒ５）  ・・・(5)
【００３４】
第３増幅率ｇを用いて、第３演算増幅器Ａ３の出力端子である差動出力端子ＤＯの電圧値（検出出力値）ＶＯは、下記式(6)で表される。尚、式(6)中の“Ｖｒｅｆ”は、基準電圧Ｒｅｆ（図１に示す“Ｒｅｆ”、図３及び図４の振幅中心に相当する電位）に相当する。図５は、差動出力端子ＤＯの波形例を示している。
【００３５】
ＶＯ＝ｇ｛（ＶＰＯ１＋ＶＮＯ２）／２｝−｛（ＶＰＯ２＋ＶＮＯ１）／２｝＋Ｖｒｅｆ・・・(6)
【００３６】
ここで、第１演算増幅器Ａ１及び第２演算増幅器Ａ２が同一のアイソレーションアンプＩＡであり、第１増幅率α１及び第２増幅率α２が同一の増幅率αであり、第１センス抵抗Ｒ１１及び第２センス抵抗Ｒ１２が同一の抵抗値Ｒｓであるとすると、式(1)〜式(6)より、式(7)は下記で表される。
【００３７】
ＶＯ＝ｇ・Ｍ・Ｒｓ・α・（ＩＳＮＳＨ−ＩＳＮＳＬ）＋Ｖｒｅｆ  ・・・(7)
【００３８】
差動出力端子ＤＯは、インバータ制御装置２０に接続される。式(7)及び図５から明らかなように、コモンモードノイズは適切に除去され、アーム１０ａを流れる正弦波状の電流を示す電圧値（検出出力値ＶＯ）がインバータ制御装置２０に提供される。インバータ制御装置２０は、Ａ／Ｄコンバータ２１により検出出力値ＶＯをデジタル値に変換し、インバータ１０のフィードバック制御に利用する。
【００３９】
尚、最終的に第３電流検出部３より、検出出力値ＶＯが出力されればよいので、第１電流検出部１の第１演算増幅器Ａ１、第２電流検出部２の第２演算増幅器Ａ２、第３電流検出部３の第３演算増幅器Ａ３の非反転入力端子、反転入力端子への接続形態や、第１演算増幅器Ａ１及び第２演算増幅器Ａ２の非反転出力端子及び反転出力端子への接続形態（第１加算ノードｎ１及び第２加算ノードｎ２への接続形態）は、図１を参照して上述した形態に限定されるものではない。例えば、図６に例示するように、第２演算増幅器Ａ２の第２非反転入力端子ＰＩ２及び第２反転入力端子ＮＩ２への接続を図１とは逆にすると共に、第２非反転出力端子ＰＯ２及び第２反転出力端子ＮＯ２からの接続を図１とは逆にしてもよい。
【００４０】
以上説明したように、第１スイッチング素子１１を流れる電流（第１素子電流ＩＨ）と第２スイッチング素子を流れる電流（第２素子電流ＩＬ）とを個別に検出してインバータ制御装置２０へ提供する場合に比べ、インバータ制御装置２０と電流検出回路５との接続端子を低減することができ、回路規模を小さくすることができる。
【００４１】
図７は、比較例として、第１素子電流ＩＨと第２素子電流ＩＬとを個別に検出してインバータ制御装置２０へ提供する形態の電流検出回路５０を例示している。第１電流検出部１及び第２電流検出部２の構成は、図１を参照して上述した形態と同様である。比較例の第３電流検出部３０には、上述した実施形態の第３電流検出部３に対応する回路が２系統設けられている。比較例における抵抗器Ｒ５ａ，Ｒ５ｂは上述した第５抵抗器Ｒ５に対応し、抵抗器Ｒ６ａ，Ｒ６ｂは第６抵抗器Ｒ６に対応し、抵抗器Ｒ７ａ，Ｒ７ｂは第７抵抗器Ｒ７に対応し、抵抗器Ｒ８ａ，Ｒ８ｂは第８抵抗器Ｒ８に対応する。また、比較例における演算増幅器Ａ３１，Ａ３２は、第３演算増幅器Ａ３に対応する差動増幅器ＤＡである。比較例では、電流検出回路５０からは２つの検出出力値（第１検出出力値ＶＯＨ、第２検出出力値ＶＯＬ）が出力される。センス電流ＩＳＮＳ（ＩＳＮＳＨ，ＩＳＮＳＬ）から検出出力値（第１検出出力値ＶＯＨ、第２検出出力値ＶＯＬ）を得るまでの動作については、図１を参照して上述した実施形態と同様であるので詳細な説明は省略する。
【００４２】
比較例のように第１素子電流ＩＨに対応する第１検出出力値ＶＯＨと第２素子電流ＩＬに対応する第２検出出力値ＶＯＬとが個別にインバータ制御装置２０へ提供される場合、インバータ制御装置２０は、図７に示すように２つのＡ／Ｄコンバータ２１（２１ａ，２１ｂ）を必要とする。或いは、インバータ制御装置２０は１つのＡ／Ｄコンバータ２１をタイムシェアリング等によって選択的に利用する必要があり制御負荷が高くなる。図１を参照して上述したように、第１素子電流ＩＨの検出結果と第２素子電流ＩＬの検出結果とを合わせて１つの検出出力値ＶＯとしてインバータ制御装置２０へ提供することで、必要となるＡ／Ｄコンバータ２１の数が少なくなり、タイムシェアリング等の必要性も低下する。また、インバータ制御装置２０の接続端子も低減することができる。インバータ１０が３相交流に対応している場合には、さらにＡ／Ｄコンバータ２１及び接続端子を削減できる効果が大きくなる。
【００４３】
図８及び図９は、第１検出出力値ＶＯＨ及び第２検出出力値ＶＯＬの波形例を示している。図８及び図９から明らかなように、第１検出出力値ＶＯＨ及び第２検出出力値ＶＯＬは、パルス幅変調などによるスイッチング素子（１１，１２）に対するスイッチング制御に応じて変化しており、アーム１０ａの全体の電流を表していない。このため、インバータ制御装置２０は、Ａ／Ｄコンバータ２１（２１ａ，２１ｂ）によって第１検出出力値ＶＯＨ及び第２検出出力値ＶＯＬをデジタル値に変換した後に、アーム１０ａの全体の電流を演算する必要がある。しかし、本実施形態では、図５に示すように、検出出力値ＶＯがアーム１０ａの全体の電流を表しているため、インバータ制御装置２０における演算負荷が低減される。
【００４４】
以上、説明したように、本実施形態によれば、電流検出に要する回路規模及び演算負荷を低減して、適切にインバータの電流を検出することができる。
【００４５】
〔実施形態の概要〕
以下、上記において説明した電流検出回路（５）の概要について簡単に説明する。
【００４６】
１つの態様として、第１スイッチング素子（１１）及び第２スイッチング素子（１２）が直列に接続されたアームが直流の正極と負極との間に接続されて直流と交流との間で電力を変換するインバータの前記アームに流れる電流を検出する電流検出回路（５）は、
前記第１スイッチング素子及び前記第２スイッチング素子が、それぞれ１つの制御端子（Ｇ）と、２つの入出力端子（Ｄ，Ｓ）と、前記入出力端子間（Ｄ−Ｓ）を流れる素子電流（ＩＤＳ）に比例する微小な電流が流れるセンス端子（Ｔ）を有し、
前記第１スイッチング素子（１１）の前記センス端子（Ｔ）である第１センス端子（Ｔ１）を流れる電流の大きさを電圧値として検出し、正負対称な第１電圧値（ＶＰＯ１）及び第１反転電圧値（ＶＮＯ１）として出力する第１電流検出部（１）と、
前記第２スイッチング素子（１２）の前記センス端子（Ｔ）である第２センス端子（Ｔ２）を流れる電流の大きさを電圧値として検出し、正負対称な第２電圧値（ＶＰＯ２）及び第２反転電圧値（ＶＮＯ２）として出力する第２電流検出部（２）と、
前記第１電圧値（ＶＰＯ１）及び前記第２反転電圧値（ＶＮＯ２）を加算し、前記第１反転電圧値（ＶＮＯ１）及び前記第２電圧値（ＶＮＯ１）を加算すると共に、加算後の２つの電圧値の差分を、前記インバータ（１０）をスイッチング制御するインバータ制御装置（２０）に提供する第３電流検出部（３）と、を備える。
【００４７】
この構成によれば、第１スイッチング素子（１１）を流れる電流（以下、第１素子電流（ＩＨ）と称す）と第２スイッチング素子（１２）を流れる電流（以下、第２素子電流（ＩＬ）と称す）とを個別に検出してインバータ制御装置（２０）へ提供する場合に比べ、インバータ制御装置（２０）と電流検出回路（５）との接続端子の数を低減することができ、回路規模を小さくすることができる。例えばインバータ（１０）が３相交流に対応している場合には、アーム（１０ａ）も３本あるため、接続端子の数を３つ低減することができる。
【００４８】
また、多くの場合、インバータ制御装置（２０）のような制御装置は、論理プロセッサなどのデジタル回路によって構成されている。電流検出回路（５）がアナログ信号の場合には、インバータ制御装置（２０）に備えられたＡ／Ｄコンバータ（２１）によってデジタル値に変換される。第１素子電流（ＩＨ）の検出結果と第２素子電流（ＩＬ）の検出結果とが個別にインバータ制御装置（２０）へ提供される場合、インバータ制御装置（２０）は２つのＡ／Ｄコンバータ（２１）を必要とする。或いは、インバータ制御装置（２０）は１つのＡ／Ｄコンバータ（２１）をタイムシェアリング等によって選択的に利用する必要があり制御負荷が高くなる。本構成のように、第１素子電流（ＩＨ）の検出結果と第２素子電流（ＩＬ）とを合わせて１つの検出結果としてインバータ制御装置（２０）へ提供することで、必要となるＡ／Ｄコンバータ（２１）の数が少なくなり、タイムシェアリング等の必要性も低下する。上述したように、インバータ（１０）が３相交流に対応している場合には、さらにＡ／Ｄコンバータ（２１）の削減効果が大きくなる。
【００４９】
また、第１素子電流（ＩＨ）の検出結果と第２素子電流（ＩＬ）の検出結果とが個別にインバータ制御装置（２０）へ提供される場合には、アーム（１０ａ）全体の電流をインバータ制御装置（２０）内で演算する必要があるが、インバータ制御装置（２０）へ提供する前に第１素子電流（ＩＨ）の検出結果と第２素子電流（ＩＬ）の検出結果とを合成しておくことによって、インバータ制御装置（２０）における演算負荷を低減することができる。尚、インバータ（２０）はパルス幅変調などを用いてスイッチングされるため、第１素子電流（ＩＨ）及び第２素子電流（ＩＬ）には通電が切り換わる際にスイッチングノイズが生じ易い。本構成では、第３電流検出部（３）において差分を取った後にインバータ制御装置（２０）に検出結果を提供しているため、スイッチングノイズも適切に低減される。このように、本構成によれば、電流検出に要する回路規模及び演算負荷を低減して、適切にインバータの電流を検出することができる。
【００５０】
ここで、前記第１電流検出部（１）は、前記第１電圧値（ＶＰＯ１）を出力する第１非反転出力端子（ＰＯ１）及び前記第１反転電圧値（ＶＮＯ１）を出力する第１反転出力端子（ＮＯ１）を有する第１演算増幅器（Ａ１）を含み、
前記第２電流検出部（２）は、前記第２電圧値（ＶＰＯ２）を出力する第２非反転出力端子（ＰＯ２）及び前記第２反転電圧値（ＶＮＯ２）を出力する第２反転出力端子（ＮＯ２）を有する第２演算増幅器（Ａ２）を含み、
前記第３電流検出部（３）は、第１差動入力端子（ＤＩ１）、第２差動入力端子（ＤＩ２）、差動出力端子（ＤＯ）を有する差動増幅器（Ａ３（ＤＡ））を含み、
前記第１演算増幅器（Ａ１）及び前記第２演算増幅器（Ａ２）による増幅率（α）が同一であり、
前記第１非反転出力端子（ＰＯ１）と前記第２反転出力端子（ＮＯ２）とが接続されて第１加算ノード（ｎ１）を形成し、前記第１反転出力端子（ＮＯ１）と前記第２非反転出力端子（ＰＯ２）とが接続されて第２加算ノード（ｎ２）を形成し、
前記第１加算ノード（ｎ１）が前記第１差動入力端子（ＤＩ１）に接続され、前記第２加算ノード（ｎ２）が前記第２差動入力端子（ＤＩ２）に接続され、前記差動出力端子（ＤＯ）が前記インバータ制御装置（２０）に接続されていると好適である。
【００５１】
センス端子（Ｔ）を流れる電流を電圧値として検出する場合、検出対象の電流に影響を与えないためには、第１電流検出部（１）及び第２電流検出部（２）の入力インピーダンスが高いことが好ましい。また、第１電圧値（ＶＰＯ１）、第１反転電圧値（ＶＮＯ１）、第２電圧値（ＶＰＯ２）、第２反転電圧値（ＶＮＯ２）が加算されることを考慮すると、第１電圧値（ＶＰＯ１）及び第１反転電圧値（ＶＮＯ１）を出力する第１電流検出部（１）、及び、第２電圧値（ＶＰＯ２）及び第２反転電圧値（ＶＮＯ２）を出力する第２電流検出部（２）は、出力インピーダンスが低いことが好ましい。演算増幅器は、入力インピーダンスが高く（理想的には無限大）、出力インピーダンスが低い（理想的にはゼロ）の回路素子である。従って、第１電流検出部（１）及び第２電流検出部（２）が演算増幅器（Ａ１，Ａ２）を含んで構成されていると好適である。
【００５２】
第３電流検出部（３）では、加算演算、及び差分を取る差動演算が行われる。加算演算は、第１加算ノード（ｎ１）及び第２加算ノード（ｎ２）における電気的な接続によって実現されるが、演算結果に影響を与えないためには、差動演算を行う回路の入力インピーダンスが高いことが好ましい。差動増幅器（Ａ３（ＤＡ））は演算増幅器の１種であり、入力インピーダンスが高い（理想的には無限大）素子である。従って、第３電流検出部（３）が差動増幅器（Ａ３（ＤＡ））を含んで構成されると好適である。尚、演算増幅器の１種である差動増幅器（Ａ３（ＤＡ））は出力インピーダンスが低い（理想的にはゼロ）ため、インバータ制御装置（２０）の入力インピーダンスや配線の影響を受けにくく、適切にインバータ制御装置（２０）に電流の検出結果を提供することができる。
【００５３】
また、上述したように、前記第１電流検出部（１）が前記第１演算増幅器（Ａ１）を含み、前記第２電流検出部（２）が前記第２演算増幅器（Ａ２）を含む場合、前記第１演算増幅器（Ａ１）及び前記第２演算増幅器（Ａ２）は、入力側と出力側とが絶縁されたアイソレーションアンプ（ＩＡ）であると好適である。
【００５４】
インバータ（１０）を介して駆動される電気機器の仕事量が大きい場合（例えば、高トルクの回転電機やポンプ、コンプレッサーなど）、インバータ（１０）に接続される直流電源の電圧も高くなる場合がある（例えば数十〜数百ボルト）。一方、インバータ制御装置（２０）や電流検出回路（５）は、動作電圧がそれよりも遙かに低い電子回路であることが多い（例えば３．３〜１２ボルト程度）。この場合、電流検出回路（５）には高い電圧耐性や、絶縁性が要求されることになる。第１電流検出部（１）及び第２電流検出部（２）の入力側（インバータ（１０）の側）と、出力側（インバータ制御装置（２０）及び第３電流検出回路（３）の側）とが絶縁されていると、第１電流検出部（１）及び第２電流検出部（２）の出力側以降の電流検出回路（５）は、一般的な電子回路として構成することができる。第１電流検出部（１）に含まれる第１演算増幅器（Ａ１）、及び、第２電流検出部（２）に含まれる第２演算増幅器（Ａ２）がアイソレーションアンプ（ＩＡ）であると、第１電流検出部（１）及び第２電流検出部（２）において適切に絶縁性を確保して、簡潔に電流検出回路（５）を構成することができる。
【００５５】
また、上述したように、前記第１演算増幅器（Ａ１）及び前記第２演算増幅器（Ａ２）による増幅率が同一であり、前記第１非反転出力端子（ＰＯ１）と前記第２反転出力端子（ＮＯ２）とが接続されて第１加算ノード（ｎ１）を形成し、前記第１反転出力端子（ＮＯ１）と前記第２非反転出力端子（ＰＯ２）とが接続されて第２加算ノード（ｎ２）を形成する場合、前記第１非反転出力端子（ＰＯ１）と前記第１加算ノード（ｎ１）との間に第１抵抗器（Ｒ１）を備え、前記第２反転出力端子（ＮＯ２）と前記第１加算ノード（ｎ１）との間に第２抵抗器（Ｒ２）を備え、前記第１反転出力端子（ＮＯ１）と前記第２加算ノード（ｎ２）との間に第３抵抗器（Ｒ３）を備え、前記第２非反転出力端子（ＰＯ２）と前記第２加算ノード（ｎ２）との間に第４抵抗器（Ｒ４）を備え、前記第１抵抗器（Ｒ１）、前記第２抵抗器（Ｒ２）、前記第３抵抗器（Ｒ３）、前記第４抵抗器（Ｒ４）の抵抗値が同一であると好適である。
【００５６】
この構成によれば、差動増幅される前の２系統の信号（第１素子電流（ＩＨ）を示す電圧値と第２素子電流（ＩＬ）を示す電圧値）を同一条件で信号処理して適切に差分を求めることができる。
【符号の説明】
【００５７】
１          第１電流検出部
２          第２電流検出部
３          第３電流検出部
５          電流検出回路
１０        インバータ
１０ａ      アーム
１１        第１スイッチング素子
１２        第２スイッチング素子
２０        インバータ制御装置
２１        Ａ／Ｄコンバータ
Ａ１        第１演算増幅器
Ａ２        第２演算増幅器
Ａ３        第３演算増幅器
ＤＡ        差動増幅器
ＤＩ１      第１差動入力端子
ＤＩ２      第２差動入力端子
ＤＯ        差動出力端子
ＩＡ        アイソレーションアンプ
ＩＤＳ      ドレイン−ソース間電流（素子電流）
ＩＨ        第１素子電流
ＩＬ        第２素子電流
ＩＳＮＳ    センス電流（素子電流に比例する微小な電流）
Ｎ          負極
ＮＩ１      第１反転入力端子
ＮＩ２      第２反転入力端子
ＮＯ１      第１反転出力端子
ＮＯ２      第２反転出力端子
Ｐ          正極
ＰＩ１      第１非反転入力端子
ＰＩ２      第２非反転入力端子
ＰＯ１      第１非反転出力端子
ＰＯ２      第２非反転出力端子
Ｒ１        第１抵抗器
Ｒ２        第２抵抗器
Ｒ３        第３抵抗器
Ｒ４        第４抵抗器
Ｔ          センス端子
Ｔ１        第１センス端子
Ｔ２        第２センス端子
ＶＮＯ１    第１反転電圧値
ＶＮＯ２    第２反転電圧値
ＶＯ        検出出力値
ＶＰＯ１    第１電圧値
ＶＰＯ２    第２電圧値
ｎ１        第１加算ノード
ｎ２        第２加算ノード
α          増幅率
α１        第１増幅率
α２        第２増幅率
【図１】
2019009840.tif 000003
【図２】
2019009840.tif 000004
【図３】
2019009840.tif 000005
【図４】
2019009840.tif 000006
【図５】
2019009840.tif 000007
【図６】
2019009840.tif 000008
【図７】
2019009840.tif 000009
【図８】
2019009840.tif 000010
【図９】
2019009840.tif 000011