(57)【要約】【課題】本発明が解決しようとする課題は光電変換効率を向上させた光検出器を提供する。【解決手段】上記の課題を達成するために、実施形態の光検出器は、第１半導体層４０と、第１半導体層４０上に設けられ光検出する第２半導体層５と、を備え、第１半導体層４０は、第２半導体層５に入射光を反射する空洞部１を含み、第１半導体層４０から第２半導体層５に向かう第１方向及び第１方向に交差する第２方向を含んだ空洞部１の断面は、ひし形である。【選択図】図１
2019009436.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層と、
前記第１半導体層上に設けられ光検出する第２半導体層と、を備え、
前記第１半導体層は、前記第２半導体層に入射光を反射する空洞部を含み、
前記第１半導体層から前記第２半導体層に向かう第１方向及び前記第１方向に交差する第２方向を含んだ前記空洞部の断面は、ひし形である光検出器。
【請求項２】
第１半導体層と、前記第１半導体層上に設けられ光検出する第２半導体層と、を備え、
前記第１半導体層は、前記入射光を反射させる空洞部を有する光検出器。
【請求項３】
前記第１半導体層に設けられる空洞部は、前記第１半導体層から前記第２半導体層に向かう第１方向に交差する第２方向に、複数設けられる請求項２記載の光検出器。
【請求項４】
前記第１方向及び前記第２方向を含んだ前記空洞部の断面は、ひし形である請求項２または３記載の光検出器。
【請求項５】
前記ひし形は、前記第１方向よりも前記第２方向のほうが長い請求項１または４に記載の光検出器。
【請求項６】
前記第１半導体層と前記空洞部の界面を前記入射光を反射する反射面とし、
前記反射面と、第１方向と第３方向を含む面との間に鋭角が４５°以上である請求項１乃至５のいずれか１項記載の光検出器。
【請求項７】
第１方向と第３方向を含む面前記鋭角は、７３°以下である請求項６記載の光検出器。
【請求項８】
前記第１半導体層は、（１１０）面を受光面とする請求項１乃至７のいずれか１項に記載の光検出器。
【請求項９】
前記第１半導体層は、（１００）面を受光面とする請求項１乃至７のいずれか１項に記載の光検出器。
【請求項１０】
前記第１半導体層は、ｐ型半導体を含む請求項１乃至９のいずれか１項に記載の光検出器。
【請求項１１】
前記第１半導体層は、ｎ型半導体を含む請求項１乃至９のいずれか１項に記載の光検出器。
【請求項１２】
前記第１半導体層は、シリコンである請求項１乃至１１のいずれか１項に記載の光検出器。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の光検出器と、
前記光検出器の出力信号から光の飛行時間を算出する距離計測回路と、
を備える光検出システム。
【請求項１４】
物体に光を照射する光源と、
前記物体に反射された光を検出する請求項１３に記載の光検出システムと、
を備えるライダー装置。
【請求項１５】
前記光源と前記光検出器の配置関係に基づいて、三次元画像を生成する手段と、
を備える請求項１４に記載のライダー装置。
【請求項１６】
車体の４つの隅に請求項１４または１５に記載のライダー装置を備える車。
【請求項１７】
第１半導体層上に第２半導体層を形成する工程と、
前記第２半導体層上の一部に絶縁層を形成する工程と、
ドライエッチングにより、前記絶縁層から前記第１半導体層まで所定の幅の空洞を形成する工程と、
ウェットエッチングにより、前記第１半導体層の前記空洞に前記第１半導体層の材料に依存した空洞部を形成する工程と、
を具備する光検出器の製造方法。
【請求項１８】
前記第１半導体層は、（１００）面を受光面とする請求項１７に記載の光検出器の製造方法。
【請求項１９】
前記第１半導体層は、（１１０）面を受光面とする請求項１７に記載の光検出器の製造方法。
【請求項２０】
前記第１半導体層は、シリコンである請求項１７乃至１９のいずれか１項に記載の光検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光検出器、光検出システム、ライダー装置、車及び光検出器の製造方法に関する。
【背景技術】
【０００２】
シリコン光検出器は安価に量産可能であるが、特に赤外線領域では光電変換効率が低い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１７５４４２号公報
【特許文献２】特開２０１２−１７７６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、光電変換効率を向上させた光検出器を提供する。
【課題を解決するための手段】
【０００５】
上記の課題を達成するために、実施形態の光検出器は、第１半導体層と、第１半導体層上に設けられ光検出する第２半導体層と、を備え、第１半導体層は、第２半導体層に入射光を反射する空洞部を含み、第１半導体層から第２半導体層に向かう第１方向及び第１方向に交差する第２方向を含んだ前記空洞部の断面は、ひし形である。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に係る光検出器。
【図２】本実施形態に係る図１に示した光検出器のｐ−ｐ´断面図。
【図３】本実施形態に係る光検出器のｐ−ｐ´断面図に入射した光の光路を示す図。
【図４】本実施形態に係る光検出器の製造方法の各工程の断面図。
【図５】本実施形態に係る光検出器の製造方法の他の工程の断面図。
【図６】本実施形態に係るライダー装置。
【図７】本実施形態に係るライダー装置の検出を説明するための図。
【図８】本実施形態に係るライダー装置を備えた車の上面略図。
【発明を実施するための形態】
【０００７】
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは、互いに対応するものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。
【０００８】
（第１の実施形態）
図１（ａ）は、第１の実施形態に係る光検出器の斜視図である。
【０００９】
図１（ａ）において、光検出器１００１は、ｎ型半導体層４０（ここでは、第１半導体層）、受光面３２を有するｐ型半導体層５（ここでは、第２半導体層）、電極１０、１１、絶縁層５０、５１、空洞部１、１、埋め込み酸化層（ＢＯＸ）５２、シリコン基板６１、第１の層６０、第２の層７０を含む。
【００１０】
図１（ｂ）は、図１（ａ）に記載の光検出器を光入射側（上面側）から見た図である。
【００１１】
図１（ｂ）において、光検出器１００１は、空洞部１と、空洞部１の間に設けられ、光を受光する受光面３２と、を含む。
【００１２】
光検出器１００１は、受光面に入射した光をｐ型半導体層５とｎ型半導体層４０の間で光電変換して、図示されない配線を介して電気信号として検出する。
【００１３】
シリコン基板６１の上にＢＯＸ５２が設けられる。ＢＯＸ５２の上にｎ型半導体層４０が設けられ、ｎ型半導体層４０の上にｐ型半導体層５が設けられる。ｐ型半導体層５は、ｐ＋半導体３２が最も上に設けられる。ｐ＋型半導体層３２は光が入射する受光面である。受光面はたとえば四角であり、一辺の長さが１０μｍ以上１００μｍ以下である。ｐ型半導体層５は、ｐ＋型半導体層３２に加えて、ｐ−型半導体層（図１に図示せず）、及びｐ＋型半導体層（図１に図示せず）を含んでいてもよい。
【００１４】
受光面（ｐ＋型半導体層３２）からｐ型半導体層５に入射した光は、ｎ型半導体層４０に向かう。以下、受光面からｎ型半導体層４０に向かう方向を第１方向（積層方向）と呼ぶ。また第１方向に交差して空洞部１を通る方向を第２方向（面方向）と呼ぶ。第１方向及び第２方向と交差する方向を第３方向と呼ぶ。この実施形態において、「交差する」とは、ほぼ直交することを示している。
【００１５】
受光面の周囲には、絶縁層５０、５１が設けられ、その上に電極１０、１１が設けられている。受光面と電極１０、１１は、接する。受光面上及び電極１０、１１上に第２の層７０が設けられ、第２の層７０の上に第１の層６０が設けられている。
【００１６】
本実施形態の光検出器１００１はｎ型半導体層４０内に空洞部１を備えている。空洞部１はさらに、上から、第１の層６０、７０、電極１０、１１、絶縁層５０、５１、ｐ型半導体層５まで所定の幅で貫通する。ｎ型半導体層４０における空洞部１の第２方向に沿って切断した断面は第１方向と第２方向に頂点を持つ四角形（概ねひし形）である。受光面から入射してｐ型半導体層５およびｎ型半導体層４０を通過した光は、空洞部１との境界面で反射する。反射した光は再びｐ型半導体層５とｎ型半導体層４０との界面に向かう。ｎ型半導体層４０における空洞部１の第２方向に沿って切断した断面が同じ面積のひし形であると、上述した境界面が同じ表面積となるため、ばらつきなく入射光をｐ型半導体層５とｎ型半導体層４０との界面に反射できる。
【００１７】
電極１０、１１は、ｐ型半導体層５とｎ型半導体層４０との界面で光電変換した電気信号を駆動・読み出し部（図面には省略）へと配線するために設けられている。
【００１８】
図２は、光検出器１００１を第２方向に沿って切断したｐ−ｐ´断面である。ｐ型半導体層５は、ｐ＋型半導体層３１、ｐ−型半導体層３０およびｐ＋型半導体層３２の積層構造となっている。ｎ型半導体層４０の上にｐ＋型半導体層３１が設けられている。ｐ＋型半導体層３１の上にはｐ−型半導体層３０が設けられている。ｐ−型半導体層３０の上には、受光面を有するｐ＋型半導体層３２が設けられている。受光面の周囲には、ｐ−型半導体層３０を覆うように絶縁層５０、５１が設けられ、その上に電極１０、１１が設けられている。電極１０、１１はｐ＋型半導体層３２と接している。
【００１９】
ｎ型半導体層４０には、空洞部１が設けられている。さらに、空洞部１の第２方向に沿って切断した断面は、四角形であり、入射した光を反射する反射部（反射面）１ｘが存在するように設けられる。すなわち、ｎ型半導体層４０と空洞部１との界面が反射部１ｘとなる。図２の例では、空洞部１は、第２方向に沿って切断した切断と直交する面において、対になって２つ設けられる。第２方向に、空洞部１がｎ型半導体層４０に複数設けることで、より多くの入射光を光電変換するｐ型半導体層５とｎ型半導体層４０との界面に反射して光電変換効率を向上させる。また、その２つの隣接した空洞部１、１が接しておらず、この間は、受光面から入射した光を反射することができない。そのため、ｎ型半導体層４０の空洞部１、１の間隔が狭い方が光を多く反射するため好ましい。空洞部１の反射部１ｘと、第１方向と第３方向を含む面との間の鋭角は、４５°以上７３°以下が望ましい。空洞部１の反射部１ｘと、第１方向と第３方向を含む面との間の鋭角が、４５°未満の場合、反射した光が、光電変換するｐ型半導体層５とｎ型半導体層４０との界面に入射量が減少する。また、空洞部１の反射部１ｘと、第１方向と第３方向を含む面との間の鋭角が、７３°より大きい場合、全反射条件を満たさないため、入射光が全反射せず光電変換効率が低下する。
【００２０】
ｐ型半導体層５及びｎ型半導体層４０の半導体は、例えばＳｉ（シリコン）で構成される。
【００２１】
受光面であるｐ＋型半導体層３２に入射した光の波長は、７５０ｎｍ以上１０００ｎｍ以下を想定している。
【００２２】
図３で示すように光検出器外部からｐ＋型半導体層３２にほぼ垂直に入射した光は、ｎ型半導体層４０の四角の空洞部１の反射部１ｘで反射される。空洞部１で反射された光は、ｐ＋型半導体層３１とｎ型半導体層４０の界面を通過して、再びｐ＋型半導体層３２に入射される。
【００２３】
空洞部１で反射された光が第２の層７０とｐ＋型半導体層３２の界面に入射したときを考える。光の入射角が第２の層７０の屈折率とｐ＋型半導体層３２の屈折率で決まる臨界角よりも大きいとき、光は第２の層７０とｐ＋型半導体層３２の界面で全反射する。ここで、臨界角とは、屈折率が大きいところから小さいところに光が向かうとき、全反射がおこる最も小さな入射角のことである。光は全反射し光検出器１００１の内部にとどまるため、光を光検出器１００１の内部に閉じ込めることができる。したがって、光検出器１００１の光の検出効率を向上させることができる。
【００２４】
また、空洞部１の反射面１ｘと、第１方向と第３方向を含む面との間の鋭角α°が５４．７°であると、空洞部１に１回反射して（図３（ａ））ｐ型半導体層５に入射する空洞部１の表面積と空洞部１に２回反射して（図３（ｂ））ｐ型半導体層５に入射する空洞部１の表面積との比は、約２：１となる。受光面の中央部分（ピッチの約１／３の部分）にほぼ垂直に入射した光は、空洞部１に２回反射されてからｐ型半導体層５に入射する。なお、ピッチとは、第２方向における受光面の長さを示している。一方、受光面の中央部分以外にほぼ垂直に入射した光は空洞部１で１回反射され約１９．６°の角度でｐ型半導体層５に入射する。空洞部１を設けない場合に比べて、光検出器内の光路長が約２．７倍になる効果がある。空洞部１を設けることにより、光電変換するｐ型半導体層５とｎ型半導体層４０との界面に入射する頻度が空洞部１を設けない場合と比べて多くなり、光電変換効率を向上させる。また、垂直に入射しなかった光も再度全反射が発生する条件が満たすと、空洞部１で反射して、再度ｐ型半導体層５とｎ型半導体層４０との界面に入射する。
【００２５】
図４は、本実施形態に係る光検出器の製造方法の各工程の断面図である。
【００２６】
ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板から光検出器１００１の製造方法を示すが、この他にシリコン基板６１（例えばｎ型）にエピタキシャル成長させたシリコン層（例えばｐ型）を持つ基板などを用いることもできる。
【００２７】
まず、ＳＯＩ基板を用意する。ＳＯＩ基板は、シリコン基板６１、ＢＯＸ５２、ｎ型半導体層４０がこの順序で積層された構造を有している。ｎ型半導体４０層上にｐ−型半導体３０をエピタキシャル成長により形成する（ステップＳ１）。
【００２８】
ＢＯＸ層５２は、シリコンに対しエッチングの選択性が高い材質のシリコン酸化膜であるため、エッチングのストッパーとして機能することができる。
【００２９】
ｎ型半導体層４０はシリコンにリン（Ｐ）、アンチモン（Ｓｂ）またはヒ素(Ａｓ)の不純物を注入することにより、得られる。
【００３０】
次に、ｐ−型半導体３０の一部の領域がｐ＋型半導体３１となるように、不純物（例えばボロン（Ｂ））を注入する。これによって、ＳＯＩ基板のｎ型半導体層４０の部分に光検出素子を構成するｐ＋型半導体３１が形成される。ｐ−半導体層３０上に図示しない第１マスクを形成し、この第１マスクを用いてｐ型不純物を注入することにより、受光面となるｐ＋型半導体３２を形成する。
【００３１】
ｐ＋型半導体層３２、ｐ−型半導体層３０、及びｐ＋型半導体層３１はボロンのような不純物を注入することにより、得られる。
【００３２】
第１マスクを除去後、ｐ＋型半導体３２上に図示しない第２マスクを形成する。この第２マスクを用いて、ｐ−型半導体３０上に絶縁層５０および絶縁層５１を形成する。
【００３３】
絶縁層５０、５１の材料は、例えばシリコン酸化膜もしくは窒化膜、またはその組み合わせである。
【００３４】
絶縁層５０とｐ＋型半導体３２の周辺部を覆うように第１電極１０を形成する。絶縁層５１とｐ＋型半導体３２の周辺部を覆うように第１電極１１を形成する。
【００３５】
電極１０、１１の材料は、例えばアルミもしくはアルミ含有材料、またはその材料と組み合わせた他の金属材料である。
【００３６】
第１電極１０および第２電極１１を形成後、第２マスクを除去する。第１電極１０、第２電極１１、およびｐ＋型半導体３２の一部を覆うように、第２の層７０を形成する。第２の層７０の材料は例えば、シリコン酸化膜または窒化膜である（ステップＳ２）。
【００３７】
第２の層７０上に第１の層６０を形成させる。第１の層６０はレジストである。第１の層６０は、第２の層７０に直接形成させても良く、図示していない層を挟んで、第２の層７０にてパターニングさせても良い（ステップＳ３）。
【００３８】
その後、第２の層７０を第３マスクとして用いて、ドライエッチング（例えば、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ））のプロセスにより、電極１０、１１の中央部で所定の幅で垂直加工を行う。ＢＯＸ５２は、ＲＩＥ耐性が高いため、垂直加工の深さのばらつきを抑えられる（ステップＳ４）。
【００３９】
ＴＭＡＨ（Ｔｅｔｒａ−ｍｅｈｔｙｌ−ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ）のようなアルカリ溶液を用いたウェットエッチングを行うことにより、エッチング液であるアルカリ溶液が所定の幅で貫通した空洞に流れ込み、ｎ型半導体層４０の材料特有の方位によるエッチング選択性に依存した四角形（略ひし形）の空洞部１を形成する。ただし、アルカリ溶液の種類、濃度、その他の処理条件により、選択性の調整が可能となり、空洞部の形状は多少の変化が得られる（ステップＳ５）。
【００４０】
上述の方法で空洞部１を形成すると、空洞部１の反射面１ｘと、第１方向と第３方向を含む面との間の鋭角が４５°以上７３°以下の範囲で自己整合的に製造することができる。
【００４１】
ここで、受光面を（１００）面として、ｎ型半導体層４０に（１００）面のシリコンもしくはＳＯＩを使う場合は、受光面からｎ型半導体層４０に向かう方向にほぼ直交する方向よりも受光面からｎ型半導体層４０に向かう方向に長い四角形（ひし形）になるか、正方形の空洞を形成する。一方、ｎ型半導体層４０に用いられるシリコンもしくはＳＯＩは（１１０）面のものを使用した場合、空洞が受光面からｎ型半導体層４０に向かう方向よりも受光面からｎ型半導体層４０に向かう方向にほぼ直交する方向に長いひし形になるため、反射面の表面積を増やせるためにより好ましい。上述したシリコンの他に等方性のシリコンを用いてもよい。
【００４２】
もし、光検出器を複数個設ける場合は、配線によって２次元方向に並列で接続されてもよいし、各光検出器から個別に読み出し用回路へと接続されていても良い。
【００４３】
この実施形態に係る光検出器は、従来の光検出器よりも光吸収効率を向上できる。
【００４４】
なお、本実施形態においては、図２の例によらず、一つの光検出器に対して空洞部１は少なくとも一つあればよい。また、空洞部１を構造的、化学安定性を向上させるため、有機樹脂または金属を充填することも可能である。有機樹脂としては、充填性が高く、光学屈折率の低く、化学的に安定性が高い材料が良いため、ジメチルポリシロキサン（ＰＤＭＳ）、エポキシ樹脂（ＳＵ−８）のような材料が挙げられる。一方、金属を充填させる場合はスパッターまたは蒸着、めっきにて成膜する。金属の材料は、例えば、銅、ニッケル、金、タングステンなどの材料が挙げられる。
【００４５】
また、図４のＳ４とＳ５の間の工程に空洞の側壁を保護する保護膜を成膜する工程を加えてもよい。図５は、本実施形態に係る光検出器の製造方法の他の工程の断面図を示す図である。
【００４６】
まず、ＳＯＩ基板を用意する。ＳＯＩ基板は、シリコン基板６１、ＢＯＸ５２、ｎ型半導体層４０がこの順序で積層された構造を有している。ｎ型半導体４０層上にｐ−型半導体３０をエピタキシャル成長により形成する（ステップＳ１）。
【００４７】
ＢＯＸ層５２は、シリコンに対しエッチングの選択性が高い材質のシリコン酸化膜であるため、エッチングのストッパーとして機能することができる。
【００４８】
ｎ型半導体層４０はシリコンにリン（Ｐ）、アンチモン（Ｓｂ）またはヒ素(Ａｓ)の不純物を注入することにより、得られる。
【００４９】
次に、ｐ−型半導体３０の一部の領域がｐ＋型半導体３１となるように、不純物（例えばボロン（Ｂ））を注入する。これによって、ＳＯＩ基板のｎ型半導体層４０の部分に光検出素子を構成するｐ＋型半導体３１が形成される。ｐ−半導体層３０上に図示しない第１マスクを形成し、この第１マスクを用いてｐ型不純物を注入することにより、受光面となるｐ＋型半導体３２を形成する。
【００５０】
ｐ＋型半導体層３２、ｐ−型半導体層３０、及びｐ＋型半導体層３１はボロンのような不純物を注入することにより、得られる。
【００５１】
第１マスクを除去後、ｐ＋型半導体３２上に図示しない第２マスクを形成する。この第２マスクを用いて、ｐ−型半導体３０上に絶縁層５０および絶縁層５１を形成する。
【００５２】
絶縁層５０、５１の材料は、例えばシリコン酸化膜もしくは窒化膜、またはその組み合わせである。
【００５３】
絶縁層５０とｐ＋型半導体３２の周辺部を覆うように第１電極１０を形成する。絶縁層５１とｐ＋型半導体３２の周辺部を覆うように第１電極１１を形成する。
【００５４】
電極１０、１１の材料は、例えばアルミもしくはアルミ含有材料、またはその材料と組み合わせた他の金属材料である。
【００５５】
第１電極１０および第２電極１１を形成後、第２マスクを除去する。第１電極１０、第２電極１１、およびｐ＋型半導体３２の一部を覆うように、第２の層７０を形成する。第２の層７０の材料は例えば、シリコン酸化膜または窒化膜である（ステップＳ２）。
【００５６】
第２の層７０上に第１の層６０を形成させる。第１の層６０はレジストである。第１の層６０は、第２の層７０に直接形成させても良く、図示していない層を挟んで、第２の層７０にてパターニングさせても良い（ステップＳ３）。
【００５７】
その後、第２の層７０を第３マスクとして用いて、ドライエッチング（例えば、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ））のプロセスにより、電極１０、１１の中央部で所定の幅で垂直加工をｐ−型半導体３０を貫通するまで行う（ステップＳ４）。
【００５８】
所定の幅で垂直加工した空洞の側壁に対して、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を用いて酸化膜もしくは窒化膜を成膜する。例えば、酸化膜は、オルトケイ酸テトラエチル膜が用いられ、窒化膜は、ＣＶＤ膜が用いられる。（ステップＳ５）。
【００５９】
その後、保護膜を成膜した空洞に対して、ＲＩＥのプロセスにより所定の幅で垂直加工をさらにして、ｎ型半導体層４０まで空洞を貫通させる。ＢＯＸ５２は、ＲＩＥ耐性が高いため、垂直加工の深さのばらつきを抑えられる（ステップＳ６）。
【００６０】
ＴＭＡＨ（Ｔｅｔｒａ−ｍｅｈｔｙｌ−ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ）のようなアルカリ溶液を用いたウェットエッチングを行うことにより、エッチング液であるアルカリ溶液が所定の幅で貫通した空洞に流れ込み、ｎ型半導体層４０の材料特有の方位によるエッチング選択性に依存した四角形（略ひし形）の空洞部１を形成する。ただし、アルカリ溶液の種類、濃度、その他の処理条件により、選択性の調整が可能となり、空洞部の形状は多少の変化が得られる（ステップＳ７）。
【００６１】
上述したように、空洞に保護膜を備えると、エッチングによるダメージを軽減できるため、好ましい。
【００６２】
また、図２の例によらず、空洞部１同士がつながり全反射できない空洞部１が増えることを防ぐため、空洞部１間に酸化膜を設けてもよい。図４のＳ５のＲＩＥで垂直加工時において、さらに貫通穴とは異なる位置において光検出器の受光面の中央を垂直加工して、例えば酸化物材料でその中央を埋めることで上述した酸化膜ができる。これにより、酸化膜がエッチングによって成長する空洞部１の歯止めになり、空洞部１同士がつながることを防ぐ。
【００６３】
また、上述した例によらず、第１半導体層がｐ型半導体層であり、第２半導体層がｎ型半導体層であってもよい。その場合、ｐ型半導体層に空洞部が設けられ、その空洞部は上述した四角となる。その際に、ｐ型半導体層に用いられるシリコンもしくはＳＯＩは（１００）面のものや（１１０）面のものが用いられる。
【００６４】
（第２の実施形態）
図６に本実施形態に係るライダー（Ｌａｓｅｒ  Ｉｍａｇｉｎｇ  Ｄｅｔｅｃｔｉｏｎ  ａｎｄ  Ｒａｎｇｉｎｇ：ＬＩＤＡＲ）装置５００１を示す。
【００６５】
この実施形態は、ライン光源、レンズと構成され長距離被写体検知システム（ＬＩＤＡＲ）などに応用できる。ライダー装置５００１は、対象物５０１に対してレーザ光を投光する投光ユニットTと、対象物５０１からのレーザ光を受光しレーザ光が対象物５０１までを往復してくる時間を計測し距離に換算する受光ユニットR（光検出システムとも呼ぶ）と、を備えている。
【００６６】
投光ユニットTにおいて、レーザ光発振器３０４はレーザ光を発振する。駆動回路３０３は、レーザ光発振器３０４を駆動する。光学系３０５は、レーザ光の一部を参照光として取り出し、そのほかのレーザ光をミラー３０６を介して対象物５０１に照射する。ミラーコントローラ３０２は、ミラー３０６を制御して対象物５０１にレーザ光を投光する。ここで、投光とは、光を当てることを意味する。
【００６７】
受光ユニットRにおいて、参照光用検出器３０９は、光学系３０５によって取り出された参照光を検出する。光検出器３１０は、対象物５００からの反射光を受光する。距離計測回路３０８は、参照光用光検出器３０９で検出された参照光と光検出器３１０で検出された反射光に基づいて、対象物５０１までの距離を計測する。画像認識システム３０７は、距離計測回路３０８で計測された結果に基づいて、対象物５０１を認識する。
【００６８】
ライダー装置５００１は、レーザ光が対象物５０１までを往復してくる時間を計測し距離に換算する光飛行時間測距法（Ｔｉｍｅ  ｏｆ  Ｆｌｉｇｈｔ）を採用している。ライダー装置５００１は、車載ドライブ−アシストシステム、リモートセンシング等に応用される。光検出器３１０として光検出器１００１を用いると、特に近赤外線領域で良好な感度を示す。このため、ライダー装置５００１は、人が不可視の波長帯域への光源に適用することが可能となる。ライダー装置５００１は、例えば、車向け障害物検知に用いることができる。
【００６９】
図７はライダー装置の検出対象の検出を説明するための図である。
【００７０】
光源３０００は、検出対象となる物体５００に光４１２を発する。光検出器３００１は、物体５００を透過あるいは反射、拡散した光４１３を検出する。
【００７１】
光検出器３００１は、例えば、上述した光検出器１００１を用いると、高感度な検出が実現する。
【００７２】
なお、光検出器３００１および光源３０００のセットを複数設け、その配置関係を前もってソフトウェア（回路でも代替可）に設定しておくことが好ましい。光検出器３００１および光源３０００のセットの配置関係は、例えば、等間隔で設けられることが好ましい。それにより、各々の光検出器３１０の出力信号を補完しあうことにより、正確な３次元画像を生成することができる。
【００７３】
図８は、本実施形態に係るライダー装置を備えた車の上面略図である。
【００７４】
本実施形態に係る車７００は、車体７１０の４つの隅にライダー装置５００１を備えている。
【００７５】
本実施形態に係る車は、車体の４つの隅にライダー装置を備えることで、車の全方向の環境をライダー装置によって検出することができる。
【００７６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、説明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７７】
１  空洞部１０  第１電極
１１  第２電極
５  ｐ型半導体層
３０  ｐ―型半導体層
３１、３２  ｐ＋型半導体
４０  ｎ型半導体層
５０、５１  絶縁層
５２  ＢＯＸ（埋め込み酸化層）
６０  第１の層
６１  シリコン支持基板
７０  第２の層
３１０  光検出器
３０２  ミラーコントローラ
３０３  駆動回路
３０４  レーザ光発振器
３０５  光学系
３０６  ミラー
３０７  画像認識システム
３０８  距離計測回路
３０９  参照光用光検出器
４１２、４１３  光
５００  物体
５０１  検出対象
６００〜６０５  光路変換部
７００  車
７１０  車体１００１、１００３〜１０１２  光検出器
１０１１ａ、１０１１ｂ  光検出部
１０１２ａ、１０１２ｂ  光検出部
３０００  光源
３００１  光検出器
５００１  ライダー装置
【図１】
2019009436.tif 000003
【図２】
2019009436.tif 000004
【図３】
2019009436.tif 000005
【図４】
2019009436.tif 000006
【図５】
2019009436.tif 000007
【図６】
2019009436.tif 000008
【図７】
2019009436.tif 000009
【図８】
2019009436.tif 000010