(57)【要約】【課題】変換利得を大きくするとともに、実装時のミキサ特性の劣化を防止することができるミキサ回路を提供することを目的とする。【解決手段】  レジスティブミキサ１０は、ＦＥＴ１５のゲートとＬＯ端子１１ａとの間に挿入されたＬＯ整合回路１１と、ゲートに接続されてバイアス電圧を印加するバイアス回路１２と、ＦＥＴ１５のドレインとＲＦ端子１３ａとの間に挿入されたＲＦ整合回路１３と、ドレインとＩＦ端子１４ａとの間に挿入されたＩＦ整合回路１４とを備え、ＦＥＴ１５のソースは接地され、ＩＦ周波数でＦＥＴ１５のドレインからＲＦ整合回路１３側を見込んだインピーダンスＺ13＠ＩＦが開放であり、かつ、ＲＦ周波数でＦＥＴ１５のドレインからＩＦ整合回路１４側を見込んだインピーダンスＺ14＠ＲＦが開放となることを特徴とする。【選択図】  図４
2019153861.tif 000002
【特許請求の範囲】
【請求項１】
制御端子と第１出力端子および第２出力端子とを有するトランジスタと、
前記制御端子に接続され、局部発振信号が入力されるＬＯ端子と、
前記第１出力端子に接続され、高周波信号が出力されるＲＦ端子と、
前記第１出力端子に接続され、中間周波信号が出力されるＩＦ端子と、
前記制御端子と前記ＬＯ端子との間に挿入されたＬＯ整合回路と、
前記制御端子に接続されて前記制御端子にバイアス電圧を印加するバイアス回路と、
前記第１出力端子と前記ＲＦ端子との間に挿入されたＲＦ整合回路と、
前記第１出力端子と前記ＩＦ端子との間に挿入されたＩＦ整合回路と、
を備え、
前記第２出力端子は接地され、
中間周波数で前記第１出力端子から前記ＲＦ整合回路側を見込んだ第１インピーダンスが開放であり、かつ、ＲＦ周波数で前記第１出力端子から前記ＩＦ整合回路側を見込んだ第２インピーダンスが開放となる
ことを特徴とするミキサ回路。
【請求項２】
請求項１に記載のミキサ回路において、
前記ＲＦ整合回路は、
複数の伝送線路を有する第１分布定数回路と、
前記第１分布定数回路と直列に接続された直列容量と、を有し、
前記直列容量は、一端が前記トランジスタの前記第１出力端子に接続され、他端が前記第１分布定数回路に接続され、
前記直列容量は、前記ＲＦ周波数に対して十分に小さく、かつ、前記中間周波数に対しては十分に大きい第３インピーダンスを有し、
前記ＩＦ整合回路は、
複数の伝送線路を有する第２分布定数回路と、
前記トランジスタの前記第２出力端子と前記第２分布定数回路との間に接続された、前記ＲＦ周波数の４分の１波長の長さを有する第１伝送線路と、
前記第１伝送線路が前記第２分布定数回路に接続される接続点に設けられた、前記ＲＦ周波数の４分の１波長の長さを有し、かつ、一端が開放されている第２伝送線路と
を備えることを特徴とするミキサ回路。
【請求項３】
請求項１に記載のミキサ回路において、
前記ＲＦ整合回路は、
複数の伝送線路を有する第１分布定数回路と、
前記トランジスタの前記第１出力端子と前記第１分布定数回路との間に接続された、前記中間周波数の４分の１波長の長さを有する第３伝送線路と、
前記第３伝送線路が前記第１分布定数回路に接続される接続点に設けられた、前記中間周波数の４分の１波長の長さを有し、かつ、一端が開放されている第４伝送線路と、
を有し、
前記ＩＦ整合回路は、
複数の伝送線路を有する第２分布定数回路と、
前記トランジスタの前記第２出力端子と前記第２分布定数回路との間に接続された、前記ＲＦ周波数の４分の１波長の長さを有する第１伝送線路と、
前記第１伝送線路が前記第２分布定数回路に接続される接続点に設けられた、前記ＲＦ周波数の４分の１波長の長さを有し、かつ、一端が開放されている第２伝送線路と
を備えることを特徴とするミキサ回路。
【請求項４】
請求項２または請求項３に記載のミキサ回路において、
前記ＲＦ整合回路の前記第１分布定数回路は、一端が開放されている複数の伝送線路を含むことを特徴とするミキサ回路。
【請求項５】
請求項２から請求項４のいずれか１項に記載のミキサ回路において、
前記ＩＦ整合回路の前記第２分布定数回路は、一端が開放されている複数の伝送線路を含むことを特徴とするミキサ回路。
【請求項６】
請求項１から５のいずれか１項に記載のミキサ回路において、
前記トランジスタは、電界効果トランジスタであることを特徴とするミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電気信号を扱うミキサ回路に関する。
【背景技術】
【０００２】
ミキサは、周波数変換機能を有する高周波部品として広く利用されている。このようなミキサは、例えば、近年の無線通信で一般に採用されるヘテロダイン方式における中間周波数（以下、「ＩＦ周波数」という。）とＲＦ周波数との間の周波数変換を行うために利用されている。また、ミキサは、スペクトラムアナライザにおける測定周波数とＩＦ周波数との間の周波数変換等を担う、無線システムにおける基本部品でもある。
【０００３】
ミキサは、ショットキーバリアダイオード（ＳＢＤ）やトランジスタなどの半導体素子により実現される。このようなミキサを無線機や計測器の内部に部品として組み込む場合には、低コスト化のために他の回路素子との一体集積が求められることが多い。また、無線機や計測器の部品としてミキサを組み込む場合には、電界効果トランジスタ（ＦＥＴ）やバイポーラトランジスタなどの集積性に優れるトランジスタを用いたミキサが適している。
【０００４】
従来から、計測器等において大電力まで測定する用途や多値変調信号の周波数変換のように低ひずみ特性が要求される用途において、トランジスタで構成されるミキサとしては、線形性に優れるレジスティブミキサが用いられている（非特許文献１参照）。
【０００５】
図１４は、従来のミキサの一例としてレジスティブミキサの構成を示すブロック図である。レジスティブミキサは、その原理上、電圧制御型のＦＥＴおよび電流制御型のバイポーラトランジスタのどちらにおいても実現可能な構成である。以下では、簡単のために、ＦＥＴで実現した場合を説明する。バイポーラトランジスタで実現した場合には、下記の説明におけるゲート、ドレイン、ソースをそれぞれベース、コレクタ、エミッタに置き換えれば全く同様の議論が成り立つ。
【０００６】
従来のレジスティブミキサでは、図１４に示すように、ソース接地型のＦＥＴが用いられる。高周波信号（以下、「ＲＦ信号」という。）と中間周波信号（以下、「ＩＦ信号」という。）は、ＦＥＴのドレインに入力される。また、局部発振信号（以下、「ＬＯ信号」という。）は、ＦＥＴのゲートに入力される。
【０００７】
ＲＦ信号からＩＦ信号へ周波数変換するダウンコンバージョン動作の場合、ＬＯ信号によってＦＥＴのドレイン−ソース間抵抗（以下、「Ｒds」という。）を変化させることで、ドレインに入力されたＲＦ信号に対するＦＥＴのドレインのインピーダンスを大きく変化させる。これにより、ＲＦ信号をＬＯ信号によってスイッチングし、差周波であるＩＦ信号を生成する。
【０００８】
一方、ＩＦ信号からＲＦ信号へ周波数変換するアップコンバージョン動作の場合には、ＩＦ信号をＬＯ信号によってスイッチングし、ＲＦ信号を生成する。
【０００９】
一般に、ＦＥＴのゲートは、ＬＯ信号に対して最もＲdsの変化が大きくなるＦＥＴの閾値近傍にバイアスされる。また、ＲＦ信号、ＬＯ信号、およびＩＦ信号が入力されるＲＦ端子、ＬＯ端子、およびＩＦ端子のそれぞれには、各信号を低損失で入出力するための整合回路が設けられる。
【００１０】
このようなレジスティブミキサは、線形性が高いという特徴を有し、アンプ動作時に通常使用されるようなＦＥＴの飽和領域ではなく、ＦＥＴの線形領域が使用される。例えば、ゲート注入ミキサやドレイン注入ミキサ等のミキサは、アンプ同様にＦＥＴの飽和領域において動作するため、周波数変換にはＦＥＴのトランスコンダクタンス（ｇｍ）のＬＯ信号による変化が寄与する。
【００１１】
しかし、レジスティブミキサは線形領域で動作するため、周波数変換にはＲdsのＬＯ信号による変化が寄与する。Ｒdsは、ドレインに入力されるＲＦ電力もしくはＩＦ電力に対する感度が飽和領域におけるｇｍよりも低いので、結果として高い入力線形性が得られる。
【００１２】
このような動作原理より、レジスティブミキサの動作には、ＬＯ信号によるＲdsの変化率が極めて重要な役割を果たす。理想的には、ＦＥＴの特性を、完全なオフ状態（すなわちＲdsが∞）と完全なオン状態（Ｒdsが０）との間で切り換えることで、ＲＦ信号から見たときのドレインのインピーダンスを完全開放と完全短絡に切り替えることができる。このような理想的なスイッチング動作により、高い変換利得が得られることになる。
【００１３】
そのため、ＩＦ信号およびＲＦ信号のそれぞれから見たときの、ＲＦ整合回路とＩＦ整合回路とのインピーダンスを十分高くする、すなわち両整合回路のアイソレーションを大きくとることが高い変換利得を得るためには重要となる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１５−４６７４１号公報
【非特許文献】
【００１５】
【非特許文献１】Ｍａｔｔｈｅｗ  Ｍ．Ｒａｄｍａｎｅｓｈ，ｅｔ  ａｌ，“Ｓｔａｔｅ  ｏｆ  ｔｈｅ  Ａｒｔ  Ｓ−ｂａｎｄ  Ｒｅｓｉｓｔｉｖｅ  ＦＥＴ  Ｍｉｘｅｒ  Ｄｅｓｉｇｎ”，Ｍｉｃｒｏｗａｖｅ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ，１９９４．，ＩＥＥＥ  ＭＴＴ−Ｓ  Ｉｎｔｅｒｎａｔｉｏｎａｌ
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかし、従来のレジスティブミキサでは、ＦＥＴのドレインに装荷されるＲＦ整合回路およびＩＦ整合回路に起因した変換利得の低下が生ずるため、一般には上記のような理想的なスイッチング動作を得ることは困難であった。
【００１７】
また、例えば、１００ＧＨｚ以上の周波数帯をＲＦ信号に用い、ＤＣ−６０ＧＨｚ程度の信号をＩＦ信号に用いる場合のように、ＲＦ信号とＩＦ信号の周波数帯が大きく異なる場合に、ＲＦ整合回路およびＩＦ整合回路のアイソレーションが確保できていないと、ミキサ回路を実装する際に、上記とはまた別の問題も引き起こしていた。
【００１８】
すなわち、ＲＦ整合回路とＩＦ整合回路との実装時のインターフェースが異なることに起因して、実装されたミキサ回路の動作が、実装する前のオンチップ時の動作と大きく異なってしまう問題である。
【００１９】
本発明は、上述した課題を解決するためになされたものであり、ミキサ回路の変換利得を大きくするとともに、実装時のミキサ特性の劣化を防止することができるミキサ回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上述した課題を解決するために、本発明に係るミキサ回路は、制御端子と第１出力端子および第２出力端子とを有するトランジスタと、前記制御端子に接続され、局部発振信号が入力されるＬＯ端子と、前記第１出力端子に接続され、高周波信号が出力されるＲＦ端子と、前記第１出力端子に接続され、中間周波信号が出力されるＩＦ端子と、前記制御端子と前記ＬＯ端子との間に挿入されたＬＯ整合回路と、前記制御端子に接続されて前記制御端子にバイアス電圧を印加するバイアス回路と、前記第１出力端子と前記ＲＦ端子との間に挿入されたＲＦ整合回路と、前記第１出力端子と前記ＩＦ端子との間に挿入されたＩＦ整合回路と、を備え、前記第２出力端子は接地され、中間周波数で前記第１出力端子から前記ＲＦ整合回路側を見込んだ第１インピーダンスが開放であり、かつ、ＲＦ周波数で前記第１出力端子から前記ＩＦ整合回路側を見込んだ第２インピーダンスが開放となることを特徴とする。
【００２１】
また、本発明に係るミキサ回路において、前記ＲＦ整合回路は、複数の伝送線路を有する第１分布定数回路と、前記第１分布定数回路と直列に接続された直列容量と、を有し、前記直列容量は、一端が前記トランジスタの前記第１出力端子に接続され、他端が前記第１分布定数回路に接続され、前記直列容量は、前記ＲＦ周波数に対して十分に小さく、かつ、前記中間周波数に対しては十分に大きい第３インピーダンスを有し、前記ＩＦ整合回路は、複数の伝送線路を有する第２分布定数回路と、前記トランジスタの前記第２出力端子と前記第２分布定数回路との間に接続された、前記ＲＦ周波数の４分の１波長の長さを有する第１伝送線路と、前記第１伝送線路が前記第２分布定数回路に接続される接続点に設けられた、前記ＲＦ周波数の４分の１波長の長さを有し、かつ、一端が開放されている第２伝送線路とを備えていてもよい。
【００２２】
また、本発明に係るミキサ回路において、前記ＲＦ整合回路は、複数の伝送線路を有する第１分布定数回路と、前記トランジスタの前記第１出力端子と前記第１分布定数回路との間に接続された、前記中間周波数の４分の１波長の長さを有する第３伝送線路と、前記第３伝送線路が前記第１分布定数回路に接続される接続点に設けられた、前記中間周波数の４分の１波長の長さを有し、かつ、一端が開放されている第４伝送線路と、を有し、前記ＩＦ整合回路は、複数の伝送線路を有する第２分布定数回路と、前記トランジスタの前記第２出力端子と前記第２分布定数回路との間に接続された、前記ＲＦ周波数の４分の１波長の長さを有する第１伝送線路と、前記第１伝送線路が前記第２分布定数回路に接続される接続点に設けられた、前記ＲＦ周波数の４分の１波長の長さを有し、かつ、一端が開放されている第２伝送線路とを備えていてもよい。
【００２３】
また、本発明に係るミキサ回路において、前記ＲＦ整合回路の前記第１分布定数回路は、一端が開放されている複数の伝送線路を含んでいてもよい。
【００２４】
また、本発明に係るミキサ回路において、前記ＩＦ整合回路の前記第２分布定数回路は、一端が開放されている複数の伝送線路を含んでいてもよい。
【００２５】
また、本発明に係るミキサ回路において、前記トランジスタは、電界効果トランジスタであってもよい。
【発明の効果】
【００２６】
本発明によれば、ＩＦ信号およびＲＦ信号のそれぞれから見たときのＲＦ整合回路およびＩＦ整合回路のインピーダンスを十分高くとることによって、ミキサ回路の変換利得を大きくするとともに、実装時のミキサ特性の劣化を防止することができる。
【図面の簡単な説明】
【００２７】
【図１】図１は、レジスティブミキサの動作モードの一例を説明する図である。
【図２】図２は、レジスティブミキサのＺmixerとＺIF＠ＲＦとの関係を説明する図である。
【図３】図３は、レジスティブミキサのオンオフ比を説明する図である。
【図４】図４は、本発明の第１の実施の形態に係るレジスティブミキサの構成図である。
【図５】図５は、比較例としての従来のレジスティブミキサの構成図である。
【図６】図６は、図５の比較例における反射係数を説明する図である。
【図７】図７は、図５の比較例における反射係数を説明する図である。
【図８】図８は、第１の実施の形態に係るレジスティブミキサの効果を説明するための図である。
【図９】図９は、第１の実施の形態に係るレジスティブミキサの効果を説明するための図である。
【図１０】図１０は、第１の実施の形態に係るレジスティブミキサの効果を説明するための図である。
【図１１】図１１は、本発明の第１の実施の形態に係るレジスティブミキサの効果を説明するための図である。
【図１２】図１２は、本発明の第１の実施の形態に係るレジスティブミキサの効果を説明するための図である。
【図１３】図１３は、本発明の第２の実施の形態に係るレジスティブミキサの構成図である。
【図１４】図１４は、従来のレジスティブミキサの構成例を示すブロック図である。
【発明を実施するための形態】
【００２８】
以下、本発明の好適な実施の形態について、図１から図１３を参照して詳細に説明する。なお、以下において、「トランジスタ」として「ＦＥＴ」を用いる場合について説明する。
【００２９】
［発明の原理］
はじめに、本発明に係るレジスティブミキサの構成をとるミキサ回路の原理について説明する。
まず、ミキサ回路が備える整合回路に起因した変換利得の低下が生ずる原因と、このような問題に対して本発明に係るミキサ回路において変換利得を向上させる原理について、ダウンコンバージョン動作時の例を挙げて詳細に説明する。
【００３０】
ダウンコンバージョン動作時において、ミキサ回路でより大きな変換利得を得るためには、Ｒdsが十分大きく変調され、ＲＦ信号から見たＦＥＴのドレインのインピーダンスが大きく変化することが望ましい。このとき、ＲＦ信号から見たときのドレイン近傍の等価回路は図１に示す「ダウンコンバージョンモード」列のように記述できる。
【００３１】
より詳細には、図１に示すように、ＩＦ整合回路をＲＦ信号から見たときのインピーダンスを「ＺIF＠ＲＦ」と表している。また、ＲＦ端子から見て、Ｒdsと並列にＺIF＠ＲＦが挿入されている。そのため、ＲＦ信号から見たときのＦＥＴにおけるドレインのインピーダンスＺmixerは、次の式（１）で表される。
【００３２】
【数１】
2019153861.tif 000003
【００３３】
前述したように、ミキサ回路におけるダウンコンバージョン動作時の変換利得を大きくするためには、Ｚmixerの変化率が大きくなるようにすることが重要である。ＺmixerへのＺIF＠ＲＦの影響を調べるために、Ｒdsがオン時には１０Ω、オフ時には１０００Ωをとるものとして、ＺIF＠ＲＦの値を１Ωから２０００Ωまで変化させた。この場合のＺmixerの計算結果を図２に示す。
【００３４】
図２に示すように、ＩＦ整合回路をＲＦ信号から見たときのインピーダンスＺIF＠ＲＦが小さいと、Ｒdsがオフ時のインピーダンスＺmixer_offを大きく取れず、オンオフ比が小さくなってしまうことがわかる。
【００３５】
図３は、Ｒdsがオフ時のＺmixerをＲdsがオン時のＺmixer_onで規格化した値である、オンオフ比の計算結果を示している。図３に示すように、例えば、ＺIF＠ＲＦが高周波回路設計において通常用いられる５０Ωの場合には、オンオフ比は５．７程度しか得られていないことがわかる。
【００３６】
また、図２に示したように、Ｒdsがオン時には１０Ω、オフ時には１０００Ωである。そのため、そのオンオフ比はＩＦ整合回路が存在しない場合には１００となるはずである。このことから、ＺIF＠ＲＦのオンオフ比の低下によるミキサ回路の周波数変換動作に与える影響が大きいことがわかる。ミキサ回路のアップコンバージョン動作時にも同様に、ＩＦ信号から見たときのＲＦ整合回路のインピーダンスＺRF＠ＩＦによってオンオフ比が低下し、ミキサ回路の変換利得が低下する。
【００３７】
以上のことから、本発明者らは、従来のレジスティブミキサでは明確に着目されることのなかった、ＩＦ信号から見たＲＦ整合回路のインピーダンス、およびＲＦ信号からみたＩＦ整合回路のインピーダンスに着目して、ミキサ回路の変換利得の向上を図った。
【００３８】
次に、従来のレジスティブミキサにおける２つ目の問題点として説明した、ＲＦ整合回路とＩＦ整合回路との実装時のインターフェースが異なることに起因した問題、すなわちミキサ回路を実装した際の動作が、実装する前のオンチップ時の動作と大きく異なってしまう問題に対する解決策としての本発明の原理についてより詳細に説明する。
【００３９】
通常、１００ＧＨｚ以上の周波数では、実装時に用いられるインターフェースは導波管となる。また、６０ＧＨｚ程度までの周波数では、実装時に用いられるインターフェースはＶコネクタ等の同軸線路となる。
【００４０】
導波管は、一般に高域通過特性を示すため、そのカットオフ周波数以下の信号に対しては、反射体として働く。また、同軸線路は一般に低域通過特性を示すため、そのカットオフ周波数以上の信号に対しては同様に反射体として動作する。
【００４１】
上述したように、ＩＦ信号から見たときのＲＦ整合回路のアイソレーションが十分に確保されていない場合、例えば、アップコンバージョン動作時では、実装時にＩＦ信号がＲＦ信号のインターフェースである導波管にまで到達してしまう。導波管にまで到達してしまったＩＦ信号は、そこで反射してミキサ回路側に戻り、入力されたＩＦ信号と干渉する。そのため、一般にはミキサ回路の変換利得の周波数特性にリップルを生じさせるなどの悪影響を与える。ダウンコンバージョン動作時にも同様の現象が生ずる。
【００４２】
ここで、導波管と集積回路との変換部に、よく知られたリッジカプラのような接地型のトランジスタを用いた場合を考える（特許文献１参照）。この場合、ＩＦ信号に対しては、リッジカプラ部分は非常に小さいインダクタンスを介して導波管壁に接地されているように見える。そのため、ＩＦ信号はコネクタから出る前にリッジカプラ部分で接地されてしまい、外部に取り出すことができなくなり、レジスティブミキサの変換利得が大幅に劣化してしまう。
【００４３】
このような影響を抑え、実装時にもオンチップ時と同様のミキサ特性を得るためには、ＲＦ信号およびＩＦ信号から見たときのＩＦ整合回路およびＲＦ整合回路のインピーダンスを十分高くしておき、ＲＦ信号からはＩＦ整合回路の実装インターフェースが見えず、ＩＦ端子からもＲＦ整合回路の実装インターフェースが見えないようにすることが重要である。
【００４４】
従来にも、ＲＦ端子およびＩＦ端子のそれぞれに整合回路やフィルタ、ダイプレクサを取り付けた例は報告されている。しかし、上述したように、本発明者らは、付加回路である整合回路を異なる周波数から見た際に、その付加回路のインピーダンスがより明確に高くなる設計が必要であると考える。この主張に基づき、本発明者らは実装時にもオンチップ時と同様のミキサ特性を得ることができるミキサ回路を実現した。
【００４５】
以上説明したように、ミキサ回路の変換利得向上のためにも、また、実装時のミキサ特性の維持のためにも、本発明に係るミキサ回路においては、ＲＦ整合回路とＩＦ整合回路とのアイソレーションをより高くとる構成を採用する。
【００４６】
［第１の実施の形態］
以下、本発明の第１の実施の形態に係るレジスティブミキサ１０について詳細に説明する。本実施の形態では、ミキサ回路を３００ＧＨｚ帯のレジスティブミキサ１０に適用した例を説明する。なお、以下においては、ＲＦ周波数を２５０ＧＨｚ〜３００ＧＨｚとし、ＬＯ周波数を２４０ＧＨｚ、ＩＦ周波数を１０ＧＨｚ〜６０ＧＨｚとして説明する。
【００４７】
図４は、本実施の形態に係るレジスティブミキサ１０の構成例を示す図である。また、図５は、比較のための従来のレジスティブミキサ４００の構成例を示す図である。
【００４８】
まず、図４に示すように、レジスティブミキサ１０は、ＬＯ整合回路１１、バイアス回路１２、ＲＦ整合回路１３、ＩＦ整合回路１４、およびＦＥＴ１５を備える。レジスティブミキサ１０において、ＬＯ信号はソース接地のＦＥＴ１５のゲート（制御端子）に入力され、ＲＦ信号およびＩＦ信号は、ソース（第２出力端子）接地のＦＥＴ１５のドレイン（第１出力端子）から入出力される。
【００４９】
ＬＯ整合回路１１は、ＬＯ信号が入力されるＬＯ端子１１ａと接続している。ＬＯ端子１１ａから入力されたＬＯ信号は、ＬＯ整合回路１１を介して、ソース接地されたＦＥＴ１５のゲートに入力される。
【００５０】
ＬＯ整合回路１１は、伝送線路１１ｃと、伝送線路１１ｃに直列接続された直列容量１１ｂと、一端が開放された伝送線路であるオープンスタブ１１ｄとを有する。なお、ＬＯ整合回路１１の構成は一例であり、同様の整合機能を実現できる別の構成を用いてもよい。
【００５１】
本実施の形態では、オープンスタブ１１ｄは、インピーダンスＺ11dが４０Ω、３００ＧＨｚにおける電気長が６０°のものを用いる。伝送線路１１ｃは、インピーダンスＺ11cが４５Ω、３００ＧＨｚにおける電気長が３５°のものを用いる。さらに、直列容量１１ｂの容量値としては９．５ｆＦを用いる。
【００５２】
バイアス回路１２は、容量１２ｂと抵抗１２ｃとを有し、バイアス端子１２ａを介してゲートバイアス電圧ＶGが印加される。ＦＥＴ１５のゲート電圧は、ＬＯ信号の印加に対してＦＥＴ１５のドレイン−ソース間抵抗Ｒdsが最も大きく変化するようなバイアス、一般的にはＦＥＴ１５の閾値近傍の電圧値に設定する必要がある。
【００５３】
図４に示すレジスティブミキサ１０のバイアス回路１２は、２００ｆＦの容量１２ｂと３００Ωの抵抗１２ｃとを備え、閾値電圧をＦＥＴ１５のゲートに印加している。
【００５４】
なお、レジスティブミキサ１０では、ＦＥＴ１５は線形領域で動作させるため、ドレイン−ソース間電圧は０Ｖである。したがって、ＦＥＴ１５のドレインには電圧を印加する必要はなく、ドレイン側にはバイアス回路は不要である。
【００５５】
ＲＦ整合回路１３は、ＦＥＴ１５のドレインとＲＦ端子１３ａとの間に挿入されている。ＲＦ整合回路１３は、伝送線路１３ｃ、１３ｄと、オープンスタブ１３ｅ、１３ｆとを有する分布定数回路（第１分布定数回路）と、この分布定数回路に直列に接続されている直列容量１３ｂとを有する。
【００５６】
直列容量１３ｂは、一端がＦＥＴ１５のドレインに接続され、他端が伝送線路１３ｃに接続されている。また、直列容量１３ｂは、ＲＦ周波数に対して十分に小さく、かつ、ＩＦ周波数に対しては十分に大きいインピーダンス値を有する。
【００５７】
ＲＦ整合回路１３はこのような直列容量１３ｂを有するため、ＩＦ信号から見たときのＲＦ整合回路１３のインピーダンスＺ13＠ＩＦが開放となる（Ｏｐｅｎ＠ＩＦ）。
【００５８】
ＲＦ整合回路１３のパラメータ値としては、ＦＥＴ１５のドレインに接続される伝送線路１３ｃのインピーダンスＺ13cを５３Ω、３００ＧＨｚにおける電気長を２７°とする。ＦＥＴ１５のドレイン側のオープンスタブ１３ｅのインピーダンスＺ13eは６０Ω、電気長は３０°を用いる。
【００５９】
また、伝送線路１３ｄのインピーダンスＺ13dは７０Ω、３００ＧＨｚにおける電気長は２６０°を用いる。ＲＦ端子１３ａに接続されるオープンスタブ１３ｆには、インピーダンスＺ13fが６５Ω、電気長が２６３°のものを用いる。
【００６０】
次に、ＩＦ整合回路１４について説明する。
ＩＦ整合回路１４は、ＦＥＴ１５のドレインとＩＦ端子１４ａとの間に挿入されている。ＩＦ整合回路１４は、伝送線路１４ｃ、１４ｄと、オープンスタブ１４ｆ、１４ｇ、１４ｈ、１４ｉとを有する分布定数回路（第２分布定数回路）と、４分の１波長線路１４ｂ（第１伝送線路）と、４分の１波長オープンスタブ１４ｅ（第２伝送線路）とを備える。
【００６１】
より詳細には、ＩＦ整合回路１４は、伝送線路１４ｃと伝送線路１４ｄとの接続点１４Ｂに接続された２つのオープンスタブ１４ｆ、１４ｇ、および、伝送線路１４ｄとＩＦ端子１４ａとの接続点１４Ｃに接続された２つのオープンスタブ１４ｈ、１４ｉを有する。
【００６２】
また、ＩＦ整合回路１４は、ＦＥＴ１５のドレインと伝送線路１４ｃとの間に、４分の１波長インピーダンス変成用の４分の１波長線路１４ｂ（λ／４＠ＲＦ）を有する。さらに、ＩＦ整合回路１４は、４分の１波長線路１４ｂと伝送線路１４ｃとの接続点１４Ａに設けられた、４分の１波長オープンスタブ１４ｅ（λ／４＠ＲＦ）を有する。
【００６３】
ＩＦ整合回路１４は、４分の１波長線路１４ｂと４分の１波長オープンスタブ１４ｅとを有するので、ＲＦ信号から見たときのＩＦ整合回路１４のインピーダンスＺ14＠ＩＦが開放となる。
【００６４】
本実施の形態では、具体的なパラメータ値として、４分の１波長線路１４ｂおよび４分の１波長オープンスタブ１４ｅそれぞれの３００ＧＨｚにおける電気長を９０°とし、これらのインピーダンスＺ14b、Ｚ14eの値は、説明の簡単のために５０Ωとする。なお、インピーダンスＺ14b、Ｚ14eの値は５０Ωに限られず、伝送線路として実現可能な値の範囲で、後段に接続されているＩＦ整合回路１４の動作に影響を及ぼさない値を任意に選べばよい。
【００６５】
また、ＦＥＴ１５のドレインに接続される伝送線路１４ｃのインピーダンスＺ14cは７０Ω、３００ＧＨｚにおける電気長は２７°とする。伝送線路１４ｃと伝送線路１４ｄとが接続される接続点１４Ｂに並列に設けられた２つのオープンスタブ１４ｆ、１４ｇは、それぞれインピーダンスＺ14f、Ｚ14gを５３Ω、電気長を３０°とする。
【００６６】
伝送線路１４ｄのインピーダンスＺ14dは７０Ω、電気長は２７°を用いる。伝送線路１４ｄとＩＦ端子１４ａとの接続点１４Ｃに並列に設けられた２つのオープンスタブ１４ｈ、１４ｉは、それぞれインピーダンスＺ14h、Ｚ14iを５３Ω、電気長を３０°とする。
【００６７】
図４に示すように、ＦＥＴ１５のドレイン側から、ＲＦ周波数におけるＩＦ整合回路１４を見ると、ＩＦ整合回路１４への４分の１波長オープンスタブ１４ｅが接続された接続点１４Ａは、電圧節（仮想短絡点）となる。これにより、接続点１４ＡよりＩＦ端子１４ａ側のＩＦ整合回路１４側にいかなるインピーダンスが付与されていようとも、ＲＦ信号において、接続点１４ＡからＩＦ整合回路１４を見込んだインピーダンスＺ14＠ＲＦの値は０となる。
【００６８】
これにより、接続点１４ＡよりＩＦ端子１４ａ側のＩＦ整合回路１４がＲＦ信号から遮断される。また、ＦＥＴ１５のドレインと接続点１４Ａとの間に挿入される４分の１波長線路１４ｂによって、ＲＦ周波数においてＦＥＴ１５のドレインは、電圧腹（仮想開放点）となる。
【００６９】
そのため、ＦＥＴ１５のドレインからＩＦ整合回路１４を見ると、ＩＦ整合回路１４のインピーダンスＺ14＠ＲＦは理想的には∞（開放）に見える。以上により、ＲＦ信号からＩＦ整合回路１４を完全に遮断することができる。
【００７０】
同様に、上述した構成を有するＲＦ整合回路１３において、ＩＦ信号から見たときのＲＦ整合回路１３のインピーダンスＺ13＠ＩＦを十分高くすることを考える。本実施の形態では、ＩＦ信号の周波数帯とＲＦ信号の周波数帯が大きく離れていることを利用し、ＩＦ信号では、そのインピーダンスＺ13＠ＩＦが十分高くなるような直列容量１３ｂを用いてＲＦ整合回路１３をＩＦ信号から遮断する。直列容量１３ｂの容量値は、例えば、１０ｆＦとする。
【００７１】
一方、図５に示す比較例としての従来例のレジスティブミキサ４００についても同様に、ＬＯ整合回路４０１、バイアス回路４０２、ＲＦ整合回路４０３、ＩＦ整合回路４０４、およびＦＥＴ４０５を備える。しかし、従来例のレジスティブミキサ４００は、ＲＦ整合回路４０３に直列容量１３ｂ、およびＩＦ整合回路４０４に、４分の１波長線路１４ｂと４分の１波長オープンスタブ１４ｅとを有さない点で本実施の形態に係るレジスティブミキサ１０とは異なる。
【００７２】
ＬＯ整合回路４０１は、ＦＥＴ４０５のドレインとＬＯ端子４０１ａとの間に挿入され、同様に、直列容量４０１ｂ、伝送線路４０１ｃ、およびオープンスタブ４０１ｄを有する。
また、バイアス回路４０２についても同様に、容量４０２ｂと抵抗４０２ｃとを有し、バイアス端子４０２ａを介してゲートバイアス電圧ＶGが印加される。
【００７３】
ＲＦ整合回路４０３は、ＦＥＴ４０５のドレインとＲＦ端子４０３ａとの間に挿入されている。ＲＦ整合回路４０３は、伝送線路４０３ｃ、４０３ｄと、オープンスタブ４０３ｅ、４０３ｆとを有する。
【００７４】
ＩＦ整合回路４０４は、ＦＥＴ４０５のドレインとＩＦ端子４０４ａとの間に挿入されている。ＩＦ整合回路４０４は伝送線路４０４ｃ、４０４ｄと、オープンスタブ４０３ｆ、４０３ｇ、４０３ｈ、４０３ｉとを有する。
【００７５】
また、本実施の形態では、比較のため、従来例のレジスティブミキサ４００と本実施の形態に係るレジスティブミキサ１０と共通する構成のパラメータ値については、前述したレジスティブミキサ１０と同じ値を用いる。
【００７６】
なお、本実施の形態では説明の簡単のために、図４および図５に示すレジスティブミキサ１０、４００がそれぞれ備えるＬＯ整合回路１１、４０１、ＲＦ整合回路１３、４０３、およびＩＦ整合回路１４、４０４の各伝送線路の導体損失は０として説明する。
【００７７】
ここで、まず図５に示した従来例のレジスティブミキサ４００における、ＲＦ端子４０３ａおよびＩＦ端子４０４ａそれぞれの反射係数を図６および図７に示す。
【００７８】
図６の横軸はＲＦ周波数を示し、縦軸は反射係数を示している。前述したように、レジスティブミキサ４００におけるＲＦ周波数の設計周波数としては、２５０ＧＨｚ〜３００ＧＨｚを用いている。この設計周波数付近では、反射係数は−１０ｄＢ以下となり、良好な整合が取れていることがわかる。
【００７９】
図７の横軸はＩＦ周波数を示し、縦軸は反射係数を示している。前述したように、レジスティブミキサ４００におけるＩＦ周波数の設計周波数としては、１０ＧＨｚ〜６０ＧＨｚを用いている。この設計周波数付近においても、反射係数が−１０ｄＢ以下となり、良好な整合が取れていることがわかる。
【００８０】
次に、図４に示した本実施の形態に係るレジスティブミキサ１０において、ＩＦ整合回路１４をＲＦ信号のＲＦ周波数で見込んだときの反射係数を示したスミスチャートを図８に示す。図８の太線は、ＩＦ整合回路１４における反射係数を示している。また、図８の点線は、図５に示した従来例のレジスティブミキサ４００におけるＩＦ整合回路４０４の反射係数を示している。
【００８１】
図８からわかるように、本実施の形態に係るレジスティブミキサ１０のＩＦ整合回路１４をＲＦ周波数で見込んだインピーダンスは、従来例のレジスティブミキサ４００と比較して、より開放に近い値が得られている。
【００８２】
図９は、レジスティブミキサ１０のＲＦ整合回路１３をＩＦ周波数で見込んだときの反射係数を示したスミスチャートである。図９の太線は、本実施の形態に係るレジスティブミキサ１０の値を示し、点線は、従来例のレジスティブミキサ４００の値を示している。
【００８３】
図９からわかるように、本実施の形態に係るレジスティブミキサ１０における、ＲＦ整合回路１３をＩＦ周波数で見込んだインピーダンスは、従来例のレジスティブミキサ４００と比較して、より開放に近い値が得られている。
【００８４】
レジスティブミキサ１０は、ＲＦ信号から見たときのＩＦ整合回路１４のインピーダンスＺ14＠ＲＦおよびＩＦ端子１４ａから見たときのＲＦ整合回路１３のインピーダンスＺ13＠ＩＦをそれぞれ開放にするという特徴を有する。そのため、図２および図３で説明したように、ミキサ回路のダウンコンバージョン動作時およびアップコンバージョン動作時のそれぞれで、トランジスタのドレイン−ソース間抵抗Ｒdsの値の変化を、より直接的にＲＦ信号またはＩＦ信号に及ぼすことができる。
【００８５】
これにより、本実施の形態に係るレジスティブミキサ１０は、従来例のレジスティブミキサ４００と比較して、より高い変換利得が得られる。
【００８６】
次に、本実施の形態に係るレジスティブミキサ１０と従来例のレジスティブミキサ４００との変換利得のＲＦ周波数依存性について図１０を用いて説明する。図１０の横軸は、ＲＦ周波数を示し、縦軸は変換利得を示している。
【００８７】
図１０の「実施形態」に示す、レジスティブミキサ１０の変換利得の値は、「従来例」に示す、レジスティブミキサ４００の変換利得の値と比較して、全周波数帯にわたって３ｄＢ以上も高い変換利得が得られている。このことから、本実施の形態に係るレジスティブミキサ１０の構成が、変換利得の向上に大きく寄与していることがわかる。
【００８８】
前述したように、本実施の形態のレジスティブミキサ１０は、回路実装時にＩＦ端子１４ａやＲＦ端子１３ａに接続されるカプラや導波管、同軸線路のインピーダンスも見えにくくするという効果がある。このことを説明するために、以下、本実施の形態に係るレジスティブミキサ１０および従来例のレジスティブミキサ４００各々のＲＦ端子１３ａ、４０３ａに、よく知られたリッジカプラ（図示しない）を接続した場合について説明する（特許文献１参照）。
【００８９】
リッジカプラは、図１１に示す通過特性および反射特性を有する。より詳細には、リッジカプラは、ＲＦ周波数帯では、導波管から集積回路への優れたモード変換特性により、通過特性が非常に良好である。しかし、導波管の帯域外である２２０ＧＨｚ以下の周波数帯では、ほとんどの信号が反射してしまう。
【００９０】
このような帯域特性を有する素子が、ＲＦ端子１３ａ、４０３ａに接続される際に、ＩＦ信号から見たときのＲＦ整合回路１３、４０３が十分に遮断されていないと、リッジカプラ部分でＩＦ信号が反射し、回路内に定在波が形成される。そのため、ミキサ回路における変換利得の周波数特性に不要なリップルを生じてしまう。
【００９１】
図１２に本実施の形態に係るレジスティブミキサ１０および従来例のレジスティブミキサ４００各々のＲＦ端子１３ａ、４０３ａに、上記リッジカプラを接続した場合の変換利得のＲＦ周波数依存性を示す。
【００９２】
図１２の横軸はＲＦ周波数を示し、縦軸は変換利得を示している。「従来例」に示す、レジスティブミキサ４００では、図１２に示すように変換利得に大きなリップルが生じている。一方、「実施形態」に示す、レジスティブミキサ１０では、ほとんどリップルは生じず、平坦な周波数特性が得られていることがわかる。
【００９３】
以上説明したように、第１の実施の形態によれば、レジスティブミキサ１０は、ＲＦ信号から見たときのＩＦ整合回路１４のインピーダンスＺ14＠ＲＦおよびＩＦ端子１４ａから見たときのＲＦ整合回路１３のインピーダンスＺ13＠ＩＦをそれぞれ開放にする構成を有する。そのため、レジスティブミキサ１０における変換利得を向上させ、かつ、実装時の特性劣化を防止することができる。
【００９４】
これにより、例えば、レジスティブミキサ１０を無線通信用のトランシーバに用いるような場合に、ＳＮ比改善によるデータレートを向上する効果や、無線通信距離を延長させる効果が得られる。
【００９５】
また、レジスティブミキサ１０のパッケージ実装時における特性劣化が防止されることから、パッケージ実装用に、レジスティブミキサ１０の整合回路部分の設計などを見直すことが不要となる。その結果として、回路試作回数およびコストの削減が可能となり、トランシーバなどの製品の低コスト化に大きく寄与できる。
【００９６】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。なお、以下の説明では、上述した第１の実施の形態と同じ構成については同一の符号を付し、重複した説明は省略する。
【００９７】
第１の実施の形態では、ＩＦ整合回路１４にＲＦ周波数で４分の１波長の長さを有する４分の１波長線路１４ｂと、４分の１波長オープンスタブ１４ｅとを備え、ＲＦ整合回路１３に直列容量１３ｂを備える場合について説明した。
【００９８】
これに対し、第２の実施の形態では、ＲＦ整合回路２３に直列容量１３ｂの代わりに、ＩＦ周波数で４分の１波長の長さを有する４分の１波長線路２３ａ（第３伝送線路）と、４分の１波長オープンスタブ２３ｂ（第４伝送線路）とを備える。この点において、第２の実施の形態に係るレジスティブミキサ２０は、第１の実施の形態に係るレジスティブミキサ１０と異なる。以下、これら異なる点を中心に説明する。
【００９９】
図１３は、本実施の形態に係るレジスティブミキサ２０の構成例を示す図である。図１３に示すように、レジスティブミキサ２０は、ＬＯ整合回路１１、バイアス回路１２、ＲＦ整合回路２３、ＩＦ整合回路１４、およびＦＥＴ１５を備える。
【０１００】
ＲＦ整合回路２３は、ＦＥＴ１５のドレインとＲＦ端子１３ａとの間に挿入されている。ＲＦ整合回路２３は、ＦＥＴ１５のドレインと伝送線路１３ｄとの間にＩＦ周波数で４分の１波長の長さを有する４分の１波長線路２３ａを有する。また、ＲＦ整合回路２３には、４分の１波長線路２３ａと伝送線路１３ｃとが接続する接続点２３ＡにＩＦ周波数で４分の１波長の長さを有する４分の１波長オープンスタブ２３ｂが接続されている。
【０１０１】
４分の１波長線路２３ａと４分の１波長オープンスタブ２３ｂとを有することで、ＲＦ整合回路２３は、ＩＦ信号から見たＲＦ整合回路２３を遮断することができる。この原理は、第１の実施の形態で説明した、ＩＦ整合回路１４に設けられた４分の１波長線路１４ｂと、４分の１波長オープンスタブ１４ｅと同様である。
【０１０２】
第１の実施の形態では、ＲＦ周波数とＩＦ周波数とが大きく異なっていたため、直列容量１３ｂのインピーダンス値がＲＦ周波数とＩＦ周波数とで大きく異なることを利用することが可能であった。ところが、ＲＦ周波数とＩＦ周波数とがある程度近くなると、直列容量１３ｂのインピーダンス値にあまり差がつかなくなってくる。このような場合、ＩＦ信号からＲＦ整合回路１３を遮断することがより難しくなってくる。
【０１０３】
本実施の形態では、ＲＦ整合回路２３側にもＩＦ周波数で４分の１波長の４分の１波長線路２３ａと、４分の１波長オープンスタブ２３ｂとを用いることで、ＲＦ信号から見たＩＦ整合回路１４、およびＩＦ信号から見たＲＦ整合回路２３のインピーダンスをより高くすることができる。
【０１０４】
以上説明したように、第２の実施の形態によれば、ＲＦ整合回路２３側にも４分の１波長線路２３ａと、４分の１波長オープンスタブ２３ｂとを設けるので、ＲＦ周波数とＩＦ周波数とがある程度近い値であっても、レジスティブミキサ２０の変換利得を向上させ、かつ、実装時における特性劣化を防止することができる。
【０１０５】
以上、本発明のミキサ回路における実施の形態について説明したが、本発明は説明した実施の形態に限定されるものではなく、請求項に記載した発明の範囲において当業者が想定し得る各種の変形を行うことが可能である。
【０１０６】
なお、説明した実施の形態では、トランジスタとしてＦＥＴを用いた場合について説明したが、バイポーラトランジスタで実現してもよい。
【０１０７】
また、説明した実施の形態におけるＲＦ整合回路１３、およびＩＦ整合回路１４の構成は、一例であり、ＩＦ信号からみたＲＦ整合回路１３のインピーダンスが開放であり、かつＲＦ信号からみたＩＦ整合回路１４のインピーダンスが開放となるような別の構成を用いてもよい。
【符号の説明】
【０１０８】
１０、２０、４００…レジスティブミキサ、１１、４０１…ＬＯ整合回路、１２、４０２…バイアス回路、１３、４０３…ＲＦ整合回路、１４、４０４…ＩＦ整合回路、１５、４０５…ＦＥＴ、１１ａ、４０１ａ…ＬＯ端子、１１ｂ、１３ｂ、４０１ｂ…直列容量、１２ｂ、４０２ｂ…容量、１１ｃ、１３ｃ、１３ｄ、１４ｃ、１４ｄ、４０１ｃ、４０３ｃ、４０３ｄ、４０４ｃ、４０４ｄ…伝送線路、１４ｂ…４分の１波長線路、１４ｅ…４分の１波長オープンスタブ、１１ｄ、１３ｅ、１３ｆ、１４ｇ、１４ｈ、１４ｉ、４０１ｄ、４０３ｅ、４０３ｆ、４０４ｆ、４０４ｇ、４０４ｈ、４０４ｉ…オープンスタブ、１２ａ、４０２ａ…バイアス端子、１２ｃ、４０２ｃ…抵抗、１３ａ、４０３ａ…ＲＦ端子、１４ａ、４０４ａ…ＩＦ端子、１５、４０５…ＦＥＴ。
【図１】
2019153861.tif 000004
【図２】
2019153861.tif 000005
【図３】
2019153861.tif 000006
【図４】
2019153861.tif 000007
【図５】
2019153861.tif 000008
【図６】
2019153861.tif 000009
【図７】
2019153861.tif 000010
【図８】
2019153861.tif 000011
【図９】
2019153861.tif 000012
【図１０】
2019153861.tif 000013
【図１１】
2019153861.tif 000014
【図１２】
2019153861.tif 000015
【図１３】
2019153861.tif 000016
【図１４】
2019153861.tif 000017