(57)【要約】【課題】半導体部品にダメージを与えることを防止する。【解決手段】基板は、半導体部品が配置される第１の領域の内側に、半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える。本技術は、例えば、基板に、イメージセンサ等の半導体部品が実装されたパッケージ基板や、光を受光し、画像を撮像する半導体部品を備えるデジタルカメラや撮像機能を備えた携帯電話機などの電子機器の製造に適用できる。【選択図】図３
2019068017.tif 000002
【特許請求の範囲】
【請求項１】
半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える
基板。
【請求項２】
前記第２の領域は、前記基板の中央の領域である
請求項１に記載の基板。
【請求項３】
前記基板の前記第２の領域の部分である捨て基板は、前記基板から切り離される
請求項１に記載の基板。
【請求項４】
前記ザグリが、前記連結部の全体に設けられた
請求項１に記載の基板。
【請求項５】
前記半導体部品が配置された
請求項１に記載の基板。
【請求項６】
前記半導体部品は、光の光電変換を行って、画像を撮像するセンサ基板を有するパッケージである
請求項１に記載の基板。
【請求項７】
前記センサ基板が、ワイヤボンディングにより電極と接続された
請求項６に記載の基板。
【請求項８】
前記センサ基板が、前記センサ基板が配置される台座と、前記台座の上部に設けられるガラスとで囲まれる空間内に密封された
請求項６に記載の基板。
【請求項９】
前記捨て基板が切り離された後に前記基板に形成される開口部から露出する前記半導体部品に接触するように、熱を放熱するヒートシンクを設けた
請求項３に記載の基板。
【請求項１０】
半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える
基板を、前記半導体部品上に実装することと、
前記連結部を切断することにより、前記基板の前記第２の領域の部分である捨て基板を前記基板から切り離すことと
を含むパッケージ基板の製造方法。
【請求項１１】
前記基板に前記半導体部品以外の部品を実装した後に、前記基板を前記半導体部品に実装する
請求項１０に記載のパッケージ基板の製造方法。
【請求項１２】
前記基板の前記第２の領域の部分を吸着して、前記基板を前記半導体部品に実装する
請求項１０に記載のパッケージ基板の製造方法。
【請求項１３】
前記捨て基板が切り離された後に前記基板に形成される開口部から露出する前記半導体部品に接触するように、熱を放熱するヒートシンクを実装する
請求項１０に記載のパッケージ基板の製造方法。
【請求項１４】
光を集光する光学系と、
前記光を受光し、画像を撮像する撮像部と
を備え、
前記撮像部は、
半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える
基板を、前記光の光電変換を行って、画像を撮像する半導体部品上に実装し、前記連結部を切断することにより、前記基板の前記第２の領域の部分である捨て基板を前記基板から切り離した
パッケージ基板
である
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、基板、製造方法、及び、電子機器に関し、特に、例えば、半導体部品にダメージを与えることを防止することができるようにする基板、製造方法、及び、電子機器に関する。
【背景技術】
【０００２】
例えば、特許文献１には、パッケージ基板が、ザグリが設けられている連結部とスリットとで囲まれている構造の配線基板が記載されている。
【０００３】
特許文献１に記載の技術によれば、パッケージ基板に搭載された半導体チップを封止する際に、半導体チップの周囲のザグリで発生する表面張力を利用し、半導体チップの実装部分にのみ封止剤を注入することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２９４６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
基板に半導体部品が搭載されたパッケージ基板の、半導体部品が配置された領域の一部分をルータで切り離す必要がある場合、ルータビット（ルータの先端）が、基板の上部に実装された半導体部品と干渉し、半導体部品にダメージを与える恐れがある。
【０００６】
本技術は、このような状況に鑑みてなされたものであり、半導体部品にダメージを与えることを防止することができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の基板は、半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える基板である。
【０００８】
本技術の基板においては、半導体部品が配置される第１の領域の内側の第２の領域が、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる。
【０００９】
本技術の製造方法は、半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える基板を、前記半導体部品上に実装することと、前記連結部を切断することにより、前記基板の前記第２の領域の部分である捨て基板を前記基板から切り離すこととを含むパッケージ基板の製造方法である。
【００１０】
本技術の製造方法においては、半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える基板が、前記半導体部品上に実装され、前記連結部が切断されることにより、前記基板の前記第２の領域の部分である捨て基板が前記基板から切り離される。
【００１１】
本技術の電子機器は、光を集光する光学系と、前記光を受光し、画像を撮像する撮像部とを備え、前記撮像部は、半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える基板を、前記光の光電変換を行って、画像を撮像する半導体部品上に実装し、前記連結部を切断することにより、前記基板の前記第２の領域の部分である捨て基板を前記基板から切り離したパッケージ基板とする電子機器である。
【００１２】
本技術の電子機器においては、撮像部が、半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える基板を、前記光の光電変換を行って、画像を撮像する半導体部品上に実装し、前記連結部を切断することにより、前記基板の前記第２の領域の部分である捨て基板を前記基板から切り離したパッケージ基板になっている。
【発明の効果】
【００１３】
本技術によれば、半導体部品にダメージを与えることを防止することができる。
【００１４】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１５】
【図１】パッケージ基板の構成例を示す断面図である。
【図２】パッケージ基板の製造方法を説明する図である。
【図３】本技術を適用した基板の第１の実施の形態の構成例を示す上面図である。
【図４】パッケージを搭載した状態の基板の構成例を示す断面図である。
【図５】パッケージが搭載された基板の連結部の切断の様子を示す断面図である。
【図６】捨て基板が切り離された後の基板の構成例を示す上面図である。
【図７】本技術を適用したパッケージ基板の一実施の形態の構成例を示す断面図である。
【図８】パッケージ基板の製造方法を説明する図である。
【図９】基板の第２の実施の形態の構成例を示す上面図である。
【図１０】基板の第３の実施の形態の構成例を示す、基板の一部の上面図である。
【図１１】図１０におけるＡ−Ａ線上の断面図である。
【図１２】本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【図１３】車両制御システムの概略的な構成の一例を示すブロック図である。
【図１４】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【図１５】本開示に係る技術を適用し得る固体撮像装置の構成例を示す断面図である。
【図１６】本開示に係る技術を適用し得る固体撮像装置の画素分離部の第１の構成例を示す断面図である。
【図１７】本開示に係る技術を適用し得る固体撮像装置の画素分離部の第２の構成例を示す断面図である。
【図１８】本開示に係る技術を適用し得る固体撮像装置の画素分離部の第３の構成例を示す断面図である。
【図１９】本開示に係る技術を適用し得る、光電変換部が積層された画素を有する固体撮像装置の構成例を示す断面図である。
【図２０】本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
【図２１】積層型の固体撮像装置２３０２０の第１の構成例を示す断面図である。
【図２２】積層型の固体撮像装置２３０２０の第２の構成例を示す断面図である。
【図２３】積層型の固体撮像装置２３０２０の第３の構成例を示す断面図である。
【図２４】本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
【図２５】本開示に係る技術を適用し得る複数の画素を共有する固体撮像装置の第１の構成例を示す平面図である。
【図２６】本開示に係る技術を適用し得る複数の画素を共有する固体撮像装置の第１の構成例を示す断面図である。
【図２７】４画素共有の共有画素単位の等価回路の例を示す図である。
【図２８】４画素共有の共有画素単位の等価回路の他の例を示す図である。
【図２９】本開示に係る技術を適用し得る複数の画素を共有する固体撮像装置の第２の構成例を示す平面図である。
【図３０】本開示に係る技術を適用し得る複数の画素を共有する固体撮像装置の第３の構成例を示す平面図である。
【図３１】本開示に係る技術を適用し得る、光電変換部が積層された画素を有する固体撮像装置の構成例を示す平面図である。
【発明を実施するための形態】
【００１６】
＜１．パッケージ基板の構成例＞
図１は、パッケージ基板の構成例を示す断面図である。
【００１７】
図１に示されるパッケージ基板（実装済み基板）１は、パッケージ１０、基板２０、及び、ヒートシンク３０を備えて構成される。
【００１８】
パッケージ１０は、任意の半導体部品であり、例えば、CMOS（complementary Metal Oxide Semiconductor）イメージセンサを、パッケージ１０として採用することができる。
【００１９】
パッケージ１０は、台座１１、センサ基板１２、ワイヤ１３、ガラス１４、及び、はんだボール１５で構成される。
【００２０】
パッケージ１０では、セラミック等の素材の平板形状の台座１１の中央に形成された凹部に、光を光電変換を行って画像を撮像するセンサ基板１２が配置され、さらに、台座１１の上部に、ガラス１４が配置されている。
【００２１】
センサ基板１２は、例えば、金又はアルミニウム（Al）等からなるワイヤ１３を用いたワイヤボンディングによって外部電極としてのはんだボール１５と接続されている。また、センサ基板１２は、台座１１と、その台座１１の上部に配置されたガラス１４とによって囲まれる空間内に密封されている。
【００２２】
台座１１の下部には、外部と電気的に接続するための裏面電極であるはんだボール１５が、複数、形成されており、パッケージ１０（のセンサ基板１２）は、このはんだボール１５によって、基板２０と電気的に接続されている。
【００２３】
基板２０は、ガラスエポキシ等で構成される、パッケージ１０よりも面積が大きい平板形状の基板である。基板２０の中央部には、パッケージ１０が実装され、基板２０の、パッケージ１０が実装されている領域の内側の一部が切り離されることにより、開口部２１が形成されている。基板２０の開口部２１からは、パッケージ１０の底面の一部が露出しており、パッケージ１０の露出した部分に接触するように、パッケージ１０で発生する熱を放出するヒートシンク３０が取り付けられている。
【００２４】
図２は、パッケージ基板１の製造方法を説明する図である。
【００２５】
パッケージ基板１を製造する図示せぬ製造装置は、基板２０の一部を切り離すことで、パッケージ１０にヒートシンク３０を取り付けるための開口部２１（図１）を形成する。ステップＳ１１において、製造装置は、基板２０の２つの平面のうちの一方の面である先行面（先にリフロー加熱を行う面）を上にした状態で、その先行面に、はんだ印刷を行い、処理は、ステップＳ１２に進む。
【００２６】
ステップＳ１２において、製造装置は、基板２０の先行面のはんだが印刷された部分に、先行面に実装すべき電子部品、例えば、比較的軽い電子部品を配置し、処理は、ステップＳ１３に進む。
【００２７】
ステップＳ１３において、製造装置は、基板２０の先行面のリフロー加熱を行い、基板２０の先行面上に配置された電子部品のはんだ接合を行って、処理は、ステップＳ１４に進む。
【００２８】
ステップＳ１４において、製造装置は、基板２０の２つの平面のうちの他方の面である後行面（後にリフロー加熱を行う面）を上にした状態で、その後行面に、はんだ印刷を行い、処理は、ステップＳ１５に進む。
【００２９】
ステップＳ１５において、製造装置は、基板２０の後行面のはんだが印刷された部分に、パッケージ１０を含む残りの電子部品を配置し、処理は、ステップＳ１６に進む。
【００３０】
ステップＳ１６において、製造装置は、基板２０の先行面にはんだ接合された電子部品が落ちないように基板２０の後行面のリフロー加熱を行い、基板２０の後行面上に配置された電子部品のはんだ接合を行って、処理は、ステップＳ１７に進む。
【００３１】
ステップＳ１７において、製造装置は、基板２０の開口部２１から露出しているパッケージ１０の下部にヒートシンク３０を取り付け、パッケージ基板１が完成する。
【００３２】
ここで、パッケージ１０の重量が大である場合、図２で説明した製造方法では、基板２０の後行面のリフロー加熱において、パッケージ１０を基板２０の上にのせてはんだ接合が行われるため、パッケージ１０の重みにより、はんだがつぶれ、隣接する端子間が、つぶれたはんだによってショートするはんだブリッジ等の不良が発生する恐れがある。
【００３３】
＜２．基板の第１の実施の形態の構成例＞
図３は、本技術を適用した基板の第１の実施の形態の構成例を示す上面図である。
【００３４】
基板４０は、例えば、ガラスエポキシ等で構成される、平板形状の基板である。基板４０は、パッケージ１０が配置される配置領域（第１の領域）Ｒ１の内側に、スリット４１と連結部４２とで囲まれる吸着領域（第２の領域）Ｒ２を備える。
【００３５】
すなわち、基板４０の吸着領域Ｒ２の周囲には、連結部４２となる部分を残して、スリット４１が形成されている。したがって、基板４０の吸着領域Ｒ２の部分は、連結部４２によって、吸着領域Ｒ２の外側の部分に維持（固定）されている。
【００３６】
後述するように、基板４０は、パッケージ１０上に移動されて実装されるが、その移動のために、基板４０を吸着する必要がある。吸着領域Ｒ２は、基板４０を移動するときに吸着される。そのため、吸着領域Ｒ２は、基板４０が吸着されたときの基板４０のバランスの維持等の観点から、基板４０の中央の領域になっている。
【００３７】
基板４０の吸着領域Ｒ２の部分は、基板４０にパッケージ１０等の半導体部品を搭載したパッケージ基板の製造過程で、連結部４２が切断されることにより、捨て基板４３として、基板４０から切り離される。
【００３８】
なお、図３では、吸着領域Ｒ２は、矩形状の領域になっているが、吸着領域Ｒ２は、矩形状の領域に限定されるものではない。例えば、吸着領域Ｒ２としては、円形状等の領域を採用することができる。
【００３９】
図４は、パッケージ１０を搭載した状態の基板４０の構成例を示す断面図である。
【００４０】
基板４０の連結部４２には、パッケージ１０が配置（搭載）される面側にザグリ（凹部）５１が設けられている。図４では、ザグリ５１は、連結部４２の、パッケージ１０が実装される面側の全体に設けられており、ザグリ５１としての凹部の深さは、基板４０の板厚の略半分程度になっている。
【００４１】
以上のように構成される基板４０では、パッケージ１０が基板４０に搭載された状態で、基板４０の連結部４２とパッケージ１０との間に、ザグリ５１による隙間が形成される。したがって、基板４０にパッケージ１０を搭載した状態で、捨て基板４３を基板４０から切り離すために、連結部４２を、ルータ等の切断工具を用いて切断するときに、ルータが、パッケージ１０に干渉（接触）し、パッケージ１０にダメージを与えることを防止することができる。
【００４２】
基板４０は、例えば、平板形状の基板に、連結部４２となる部分を残して、スリット４１となる穴を開け、連結部４２の一部を削ってザグリ５１を形成することにより製造することができる。
【００４３】
図５は、パッケージ１０が搭載された基板４０の連結部４２の切断の様子を示す断面図である。
【００４４】
図５では、上部にパッケージ１０が搭載された基板４０の下部から、基板４０の連結部４２に、基板４０の厚みより浅く、連結部４２の厚みよりも深い深さ（例えば、基板４０の板厚の７ないし９割程度の深さ）まで、ルータ６０が挿入されている。
【００４５】
連結部４２に、ザグリ５１が設けられていることにより、ルータ６０を、基板４０の厚みを超える深さまで、連結部４２に挿入しなくても、連結部４２の厚みを超える深さまで挿入すれば、ルータ６０がパッケージ１０に干渉することなく、連結部４２を切断することができる。したがって、基板４０上にパッケージ１０が実装された状態で、パッケージ１０にダメージを与えることなく、連結部４２を切断し、基板４０から捨て基板４３を切り離すことができる。
【００４６】
図６は、捨て基板４３が切り離された後の基板４０の構成例を示す上面図である。
【００４７】
捨て基板４３が基板４０から切り離されると、基板４０の捨て基板４３のあった部分は開口部７０となる。基板４０にパッケージ１０が搭載されている場合、開口部７０からは、基板４０に搭載されているパッケージ１０の下部が露出する。開口部７０から露出するパッケージ１０の下部には、ヒートシンク３０が取り付けられる。
【００４８】
図７は、本技術を適用したパッケージ基板の一実施の形態の構成例を示す断面図である。
【００４９】
すなわち、図７は、パッケージ１０が搭載された基板４０から捨て基板４３を切り離し、ヒートシンク３０を取り付けたパッケージ基板の構成例を示す断面図である。
【００５０】
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００５１】
図７において、パッケージ基板８０は、パッケージ１０、ヒートシンク３０、及び、基板４０を有する。
【００５２】
したがって、パッケージ基板８０は、パッケージ１０及びヒートシンク３０を有する点で、図１のパッケージ基板１と共通する。但し、パッケージ基板８０は、基板２０に代えて、基板４０を有する点で、パッケージ基板１と相違する。
【００５３】
図８は、パッケージ基板８０の製造方法を説明する図である。
【００５４】
ステップＳ２１において、図示せぬ製造装置は、基板４０のザグリ５１が設けられている面を先行面として、その先行面を上にした状態で、先行面に、はんだ印刷を行い、処理は、ステップＳ２２に進む。
【００５５】
ステップＳ２２において、製造装置は、基板４０の先行面のはんだが印刷された部分に、先行面に実装すべき電子部品、例えば、比較的軽い電子部品を配置し、処理は、ステップＳ２３に進む。
【００５６】
ステップＳ２３において、製造装置は、基板４０の先行面のリフロー加熱を行い、基板４０上に配置された電子部品のはんだ接合を行って、基板４０の先行面に電子部品を実装する。そして、処理は、ステップＳ２３からステップＳ２４に進む。
【００５７】
ステップＳ２４において、製造装置は、基板４０のザグリ５１が設けられている面と反対側の面を後行面として、その後行面を上にした状態で、後行面に、はんだ印刷を行い、処理は、ステップＳ２５に進む。
【００５８】
ステップＳ２５において、製造装置は、基板４０の後行面のはんだが印刷された部分に、パッケージ１０以外の残りの電子部品を配置し、処理は、ステップＳ２６に進む。
【００５９】
ステップＳ２６において、製造装置は、基板４０の先行面に実装された電子部品が落ちないように基板４０の後行面のリフロー加熱を行い、基板４０の後行面に配置された電子部品のはんだ接合を行って、基板４０の後行面に電子部品を実装する。そして、処理は、ステップＳ２６からステップＳ２７に進む。
【００６０】
ここで、基板４０の先行面には、比較的軽い電子部品が実装されるので、基板４０の後行面を上にした状態のリフロー加熱の際に、下の先行面に実装された電子部品の落下を抑制することができる。
【００６１】
ステップＳ２７において、製造装置は、部品を位置決めするための冶具９０に、はんだ接合面を上にした状態のパッケージ１０を配置して固定する。また、製造装置は、冶具９０に固定されたパッケージ１０のはんだ接合面に、所定のパターンの穴が開けられたスクリーン９１を配置し、そのスクリーン９１上でクリームはんだ９２を、スキージ９３を用いて延ばすことにより、パッケージ１０にはんだを印刷して、処理は、ステップＳ２７からステップＳ２８に進む。
【００６２】
ステップＳ２８において、製造装置は、基板４０の後行面の捨て基板４３となる吸着領域Ｒ２の部分を吸着して、基板４０を、冶具９０に固定されたパッケージ１０上（のはんだが印刷された側）に移動し、基板４０をパッケージ１０に配置（基板マウント）する。そして、処理は、ステップＳ２８からステップＳ２９に進む。
【００６３】
ステップＳ２９において、製造装置は、パッケージ１０上に配置された基板４０のリフロー加熱を行い、パッケージ１０と基板４０とのはんだ接合を行って、パッケージ１０上に基板４０を実装する。そして、処理は、ステップＳ２９からステップＳ３０に進む。
【００６４】
以上のように、基板４０上にパッケージ１０を実装するのではなく、パッケージ１０上に基板４０を実装する実装方法は、天地逆実装と呼ぶことができる。
【００６５】
ステップＳ３０において、製造装置は、基板４０の連結部４２を、ルータ６０（図５）等の切断工具を用いて切断し、連結部４２で基板４０に維持されていた捨て基板４３（吸着領域Ｒ２として維持されていた部分）を、基板４０から切り離す（除去する）。そして、処理は、ステップＳ３０からステップＳ３１に進む。
【００６６】
ステップＳ３１において、製造装置は、基板４０から捨て基板４３が取り除かれることによって形成される開口部７０から露出するパッケージ１０の下部に、ヒートシンク３０を取り付け、パッケージ基板８０が完成する。
【００６７】
図２の製造方法では、基板２０上に、パッケージ１０を実装するため、パッケージ１０の重量が大である場合には、そのパッケージ１０の重量によってはんだがつぶれ、はんだブリッジ等の不良が発生する恐れがある。
【００６８】
一方、図８の製造方法では、パッケージ１０上に基板４０が実装される天地逆実装が行われるため、パッケージ１０の重量が大である場合でも、はんだがつぶれることはなく、はんだブリッジ等の不良が発生することを防止することができる。
【００６９】
但し、天地逆実装では、基板４０を吸着して、パッケージ１０上に移動する必要がある。したがって、基板４０を吸着するための吸着領域Ｒ２を基板４０に残しておく必要がある。すなわち、パッケージ１０上に基板４０を実装するまでは、吸着領域Ｒ２の部分である捨て基板４３を、基板４０から切り離さずに残しておく必要がある。また、パッケージ１０上に基板４０を実装した後は、ヒートシンク３０を取り付ける開口部７０を形成するために、捨て基板４３を基板４０から切り離す必要がある。
【００７０】
ここで、ルータ６０等の切断工具を用いて捨て基板４３を基板４０から切り離す際に、連結部４２にザグリ５１が設けられていない場合、基板４０（の連結部４２）とパッケージ１０との間にほとんど隙間がないため、ルータ６０を連結部４２に挿入したときに、ルータ６０が連結部４２を貫通せずに、連結部４２の一部が残り、連結部４２を完全に切断することができないことがある。一方、ルータ６０を、連結部４２を貫通するように、連結部４２に挿入すると、連結部４２を貫通したルータ６０が、パッケージ１０に干渉しダメージを与えることがある。
【００７１】
これに対して、連結部４２にザグリ５１を設ける場合には、パッケージ１０と基板４０（連結部４２）との間に隙間が形成されるので、連結部４２を貫通するようにルータ６０を連結部４２に挿入しても、連結部４２を貫通したルータ６０が、パッケージ１０に干渉することを防止するとともに、連結部４２を切断して、捨て基板４３を基板４０から切り離すことができる。
【００７２】
すなわち、基板４０によれば、パッケージ１０と基板４０とのスタンドオフ（はんだボール１５等によってできる基板４０とパッケージ１０との隙間）が狭い場合でも、連結部４２に設けられたザグリ５１により、連結部４２をルータ６０で切断するときに、パッケージ１０とルータ６０との間にクリアランス（隙間）を確保することができる。これにより、連結部４２をルータ６０で切断し、捨て基板４３を基板４０から切り離すときに、ルータ６０がパッケージ１０に干渉してダメージを与えることを防止することができる。
【００７３】
また、基板４０によれば、連結部４２のザグリ５１によって、パッケージ１０に基板４０を実装したときに、パッケージ１０と基板４０との間に隙間ができるので、ルータ６０を連結部４２に挿入する深さの精度の要求を緩和することができる。
【００７４】
なお、例えば、CMOSイメージセンサについては、CMOSイメージセンサで撮像される画像の高画質化に伴い、CMOSイメージセンサのサイズの大型化や重量の増加が見込まれる。図３及び図４の基板４０や、図８の製造方法は、パッケージ１０が、重量の重いCMOSイメージセンサやその他の半導体部品である場合に、特に、有用である。
【００７５】
＜３．基板の第２の実施の形態の構成例＞
図９は、基板４０の第２の実施の形態の構成例を示す上面図である。
【００７６】
なお、図中、図３と対応する部分については同一の符号を付してあり、以下では、その説明については適宜省略する。
【００７７】
図９の基板４０は、パッケージ１０が配置される配置領域Ｒ１の内側に、吸着領域Ｒ２を備える点で、図３の場合と共通する。
【００７８】
但し、図９の基板４０は、吸着領域Ｒ２が、ザグリ５１が設けられた連結部４２のみで囲まれる点で、スリット４１とザグリ５１が設けられた連結部４２とで吸着領域Ｒ２が囲まれる図３の場合と相違する。
【００７９】
図９の基板４０でも、図３の場合と同様に、ザグリ５１によってパッケージ１０と基板４０との間に隙間が確保されるので、図３の場合と同様の効果を奏することができる。
【００８０】
＜４．基板の第３の実施の形態の構成例＞
図１０は、基板４０の第３の実施の形態の構成例を示す、基板４０の一部の上面図である。また、図１１は、図１０におけるＡ−Ａ線上の断面図である。
【００８１】
なお、図中、図３と対応する部分については同一の符号を付してあり、以下では、その説明については適宜省略する。
【００８２】
図１０及び図１１の基板４０は、パッケージ１０が配置される配置領域Ｒ１の内側に、スリット４１とザグリ５１が設けられた連結部４２で囲まれる吸着領域Ｒ２を備える点で、図３の場合と共通する。
【００８３】
但し、図１０及び図１１の基板４０は、連結部４２の、パッケージ１０が実装される面側の全体にザグリ５１が設けられているのではなく、一部だけにザグリ５１が設けられている点で、連結部４２の全体にザグリ５１が設けられている図３の基板４０と相違する。
【００８４】
ここで、基板４０の吸着領域Ｒ２の部分を、吸着領域Ｒ２の外側の部分に接続している連結部４２の、吸着領域Ｒ２の境界に沿った方向の長さを、連結部４２の長さといい、連結部４２の、吸着領域Ｒ２の境界と直交する方向の長さ（スリット４１の幅方向の長さ）を、連結部４２の幅ということとする。ザグリ５１についても同様とする。
【００８５】
図１０の基板４０の連結部４２には、パッケージ１０が搭載される面側に、連結部４２の長さと同じ長さであるが、連結部４２の幅より狭い幅（連結部４２の幅の略半分程度の幅）のザグリ５１が設けられている。図１０の基板４０でも、図３と同様に、ザグリ５１によってパッケージ１０と基板４０の間に隙間が確保されるので、図３の場合と同様の効果を奏することができる。
【００８６】
以上のように、連結部４２に設けられるザグリ５１の幅は、連結部４２の幅より狭い幅であってもよい。
【００８７】
また、図１０及び図１１では、連結部４２の幅方向の中央部にザグリ５１が設けられているが、ザグリ５１は、捨て基板４３側寄りや、捨て基板４３の外側寄りに設けることができる。
【００８８】
さらに、図１０及び図１１の基板４０では、吸着領域Ｒ２が、スリット４１と連結部４２とで囲まれているが、吸着領域Ｒ２は、図９と同様に、ザグリ５１が設けられた連結部４２のみで囲まれていてもよい。
【００８９】
なお、本実施の形態では、パッケージ１０として、CMOSイメージセンサを採用したが、パッケージ１０としては、CMOSイメージセンサ以外の任意の半導体部品を採用することができる。
【００９０】
＜５．電子機器への適用例＞
図７のパッケージ基板８０は、例えばデジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００９１】
図１２は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【００９２】
図１２に示される撮像装置１０１は、光学系１１１、撮像部１１２、制御回路１１３、信号処理回路１１４、モニタ１１５、及び、メモリ１１６を有しており、静止画像および動画像を撮像可能である。
【００９３】
光学系１１１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を撮像部１１２に導き、撮像部１１２の受光面に結像させる。
【００９４】
撮像部１１２は、光学系１１１を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。撮像部１１２に蓄積された信号電荷は、制御回路１１３から供給される駆動信号（タイミング信号）に従って転送されて出力される。
【００９５】
制御回路１１３は、撮像部１１２の転送動作を制御する駆動信号を出力して、撮像部１１２を駆動する。
【００９６】
信号処理回路１１４は、撮像部１１２から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１１４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１１５に供給されて表示されたり、メモリ１１６に供給されて記録されたりする。
【００９７】
本技術は、このように構成されている撮像装置１０１に適用することが可能である。すなわち、例えば、撮像装置１０１において、撮像部１１２は、パッケージ１０としてCMOSイメージセンサが採用された図７のパッケージ基板８０により構成することができる。撮像部１１２を図７のパッケージ基板８０により構成することにより、撮像部１１２の製造の際に、パッケージ１０にダメージを与えることを防止することができる。
【００９８】
＜６．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【００９９】
図１３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１００】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０１０１】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１０２】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１０３】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１０４】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１０５】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１０６】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０１０７】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１０８】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１０９】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１１０】
図１４は、撮像部１２０３１の設置位置の例を示す図である。
【０１１１】
図１４では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１１２】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１１３】
なお、図１４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１１４】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１１５】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１１６】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１１７】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１１８】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、図４のパッケージ基板５０、または、図７のパッケージ基板８０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１の製造の際に、半導体部品にダメージを与えることを防止することができる。
【０１１９】
＜７．本開示に係る技術を適用し得る固体撮像装置の断面構成例＞
図１５は、本開示に係る技術を適用し得る固体撮像装置の構成例を示す断面図である。
【０１２０】
固体撮像装置では、画素２００１０を構成するＰＤ（フォトダイオード）２００１９が、半導体基板２００１８の裏面（図では上面）側から入射する入射光２０００１を受光する。ＰＤ２００１９の上方には、平坦化膜２００１３，ＣＦ（カラーフィルタ）２００１２、及び、マイクロレンズ２００１１が設けられており、ＰＤ２００１９では、各部を順次介して入射した入射光２０００１を、受光面２００１７で受光して光電変換が行われる。
【０１２１】
例えば、ＰＤ２００１９は、ｎ型半導体領域２００２０が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。ＰＤ２００１９においては、ｎ型半導体領域２００２０は、半導体基板２００１８のｐ型半導体領域２００１６，２００４１の内部に設けられている。ｎ型半導体領域２００２０の、半導体基板２００１８の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いｐ型半導体領域２００４１が設けられている。つまり、ＰＤ２００１９は、ＨＡＤ（Ｈｏｌｅ−Ａｃｃｕｍｕｌａｔｉｏｎ  Ｄｉｏｄｅ）構造になっており、ｎ型半導体領域２００２０の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ｐ型半導体領域２００１６，２００４１が形成されている。
【０１２２】
半導体基板２００１８の内部には、複数の画素２００１０の間を電気的に分離する画素分離部２００３０が設けられており、この画素分離部２００３０で区画された領域に、ＰＤ２００１９が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部２００３０は、例えば、複数の画素２００１０の間に介在するように格子状に形成されており、ＰＤ２００１９は、この画素分離部２００３０で区画された領域内に形成されている。
【０１２３】
各ＰＤ２００１９では、アノードが接地されており、固体撮像装置において、ＰＤ２００１９が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ  ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。
【０１２４】
配線層２００５０は、半導体基板２００１８のうち、遮光膜２００１４，ＣＦ２００１２、マイクロレンズ２００１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
【０１２５】
配線層２００５０は、配線２００５１と絶縁層２００５２とを含み、絶縁層２００５２内において、配線２００５１が各素子に電気的に接続するように形成されている。配線層２００５０は、いわゆる多層配線の層になっており、絶縁層２００５２を構成する層間絶縁膜と配線２００５１とが交互に複数回積層されて形成されている。ここでは、配線２００５１としては、転送Ｔｒ等のＰＤ２００１９から電荷を読み出すためのＴｒへの配線や、ＶＳＬ等の各配線が、絶縁層２００５２を介して積層されている。
【０１２６】
配線層２００５０の、ＰＤ２００１９が設けられている側に対して反対側の面には、支持基板２００６１が設けられている。例えば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板２００６１として設けられている。
【０１２７】
遮光膜２００１４は、半導体基板２００１８の裏面（図では上面）の側に設けられている。
【０１２８】
遮光膜２００１４は、半導体基板２００１８の上方から半導体基板２００１８の下方へ向かう入射光２０００１の一部を、遮光するように構成されている。
【０１２９】
遮光膜２００１４は、半導体基板２００１８の内部に設けられた画素分離部２００３０の上方に設けられている。ここでは、遮光膜２００１４は、半導体基板２００１８の裏面（上面）上において、シリコン酸化膜等の絶縁膜２００１５を介して、凸形状に突き出るように設けられている。これに対して、半導体基板２００１８の内部に設けられたＰＤ２００１９の上方においては、ＰＤ２００１９に入射光２０００１が入射するように、遮光膜２００１４は、設けられておらず、開口している。
【０１３０】
つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜２００１４の平面形状は、格子状になっており、入射光２０００１が受光面２００１７へ通過する開口が形成されている。
【０１３１】
遮光膜２００１４は、光を遮光する遮光材料で形成されている。例えば、チタン（Ｔｉ）膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光膜２００１４が形成されている。この他に、遮光膜２００１４は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを、順次、積層することで形成することができる。また、遮光膜２００１４は、ナイトライド（Ｎ）などで被覆されていても良い。
【０１３２】
遮光膜２００１４は、平坦化膜２００１３によって被覆されている。平坦化膜２００１３は、光を透過する絶縁材料を用いて形成されている。
【０１３３】
画素分離部２００３０は、溝部２００３１、固定電荷膜２００３２、及び、絶縁膜２００３３を有する。
【０１３４】
固定電荷膜２００３２は、半導体基板２００１８の裏面（上面）の側において、複数の画素２００１０の間を区画している溝部２００３１を覆うように形成されている。
【０１３５】
具体的には、固定電荷膜２００３２は、半導体基板２００１８において裏面（上面）側に形成された溝部２００３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜２００３２で被覆された溝部２００３１の内部を埋め込むように、絶縁膜２００３３が設けられている（充填されている）。
【０１３６】
ここでは、固定電荷膜２００３２は、半導体基板２００１８との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜２００３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板２００１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
【０１３７】
固定電荷膜２００３２は、例えば、ハフニウム酸化膜（ＨｆＯ２膜）で形成することができる。また、固定電荷膜２００３２は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。
【０１３８】
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
【０１３９】
＜８．本開示に係る技術を適用し得る固体撮像装置の画素分離部の断面構成例＞
図１６は、本開示に係る技術を適用し得る固体撮像装置の画素分離部の第１の構成例を示す断面図である。
【０１４０】
固体撮像装置において、画素分離部２１１１０は、複数の画素２１１００の間を区画するように絶縁材料で形成されており、複数の画素２１１００の間を電気的に分離している。
【０１４１】
画素分離部２１１１０は、溝部２１１１１、固定電荷膜２１１１２、及び、絶縁膜２１１１３で構成され、半導体基板２１１２１の裏面（図では上面）の側において、半導体基板２１１２１の内部に埋め込むように形成されている。
【０１４２】
すなわち、半導体基板２１１２１の裏面（上面）側には、ＰＤ（フォトダイオード）２０１２３の電荷蓄積領域を構成するｎ型半導体領域２１１２２の間を区切るように、溝部２１１１１が形成されている。溝部２１１１１の内部は、固定電荷膜２１１１２で被覆され、さらに、溝部２１１１１に、絶縁膜２１１１３を充填することで、画素分離部２１１１０が構成されている。
【０１４３】
図中、上面側から、固体撮像装置を見た場合、画素分離部２１１１０は、平面形状が格子状になっており、複数の画素２１１００の間に介在している。そして、その格子状の画素分離部２１１１０で区画された矩形の領域内に、ＰＤ２０１２３が形成されている。
【０１４４】
画素分離部２１１１０の絶縁膜２１１１３としては、例えば、シリコン酸化膜（ＳｉＯ）や、シリコン窒化膜（ＳｉＮ）等を採用することができる。画素分離部２１１１０は、例えば、ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎで形成されてもよい。
【０１４５】
図１７は、本開示に係る技術を適用し得る固体撮像装置の画素分離部の第２の構成例を示す断面図である。
【０１４６】
図１７において、画素２１２００を区切る画素分離部２１２１０は、溝部２１２１１内に、第１固定電荷膜２１２１２、第２固定電荷膜２１２１３、第１絶縁膜２１２１４及び第２絶縁膜２１２１５を、その順番で埋め込んで形成されている。溝部２１２１１は、その断面形状をテーパ形状として、基板２１２２１の深さ方向に開口径が小さくなるように形成されている。
【０１４７】
なお、画素分離部２１２１０は、溝部２１２１１内に、第１固定電荷膜２１２１２、第２固定電荷膜２１２１３、第１絶縁膜２１２１４及び第２絶縁膜２１２１５を、その順番以外の順番で埋め込んで形成することができる。例えば、第１絶縁膜２１２１４、第１固定電荷膜２１２１２、第２絶縁膜２１２１５、第２固定電荷膜２１２１３のように、絶縁膜と固定電荷膜とを交互に溝部２１２１１内に埋め込んで、画素分離部２１２１０を形成することができる。
【０１４８】
図１８は、本開示に係る技術を適用し得る固体撮像装置の画素分離部の第３の構成例を示す断面図である。
【０１４９】
図１８の固体撮像装置は、画素２１２００を区切る画素分離部２１３１０が中空構造になっている点で、画素分離部２１２１０が中空構造になっていない図１７の場合と異なる。また、図１８の固体撮像装置は、溝部２１３１１がテーパ形状になっておらず、矩形状になっている点で、溝部２１２１１がテーパ形状になっている図１７の場合と異なる。なお、溝部２１３１１は、図１７の溝部２１２１１と同様にテーパ形状に構成することができる。
【０１５０】
画素分離部２１３１０は、基板２１２２１の裏面側（上側）から深さ方向に形成された溝部２１３１１内に、固定電荷膜２１３１２及び絶縁膜２１３１３を、その順で埋め込んで形成されている。溝部２１３１１の内部には中空部（いわゆるボイド）２１３１４が形成されている。
【０１５１】
すなわち、固定電荷膜２１３１２が、溝部２１３１１の内壁面及び基板２１２２１の裏面側に形成され、絶縁膜２１３１３が、固定電荷膜２１３１２を被覆するように形成されている。また、溝部２１３１１において中空部２１３１４を形成するため、絶縁膜２１３１３は、溝部２１３１１の内部では溝部２１３１１を全て埋め込まない膜厚で形成され、溝部２１３１１の開口端では溝部２１３１１を閉塞するように形成されている。絶縁膜２１３１３は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、樹脂等の材料で形成することができる。
【０１５２】
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
【０１５３】
＜９．本開示に係る技術を適用し得る、光電変換部が積層された画素を有する固体撮像装置の断面構成例＞
図１９は、本開示に係る技術を適用し得る、光電変換部が積層された画素を有する固体撮像装置の構成例を示す断面図である。
【０１５４】
すなわち、図１９は、光電変換部が積層された画素を有する固体撮像装置の１つの画素の構成例を示している。
【０１５５】
固体撮像装置では、半導体基板２２０１０の表面である面２２０１１側に、転送Ｔｒ（ＭＯＳ  ＦＥＴ）等が形成された多層配線層２２０３０が設けられている。
【０１５６】
図１９において、固体撮像装置は、それぞれ異なる波長域の光を選択的に検出して光電変換を行う１つの有機光電変換部２２０４０と、２つの無機光電変換部２２０１３，２２０１４とが縦方向に積層された積層構造を有し、有機光電変換部２２０４０は、例えば、２種類以上の有機半導体材料を含んで構成される。
【０１５７】
以上のように、２つの無機光電変換部２２０１３，２２０１４と、１つの有機光電変換部２２０４０とが積層されていることにより、１つの素子（画素）で赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各色信号を取得することができる。有機光電変換部２２０４０は、半導体基板２２０１０の裏面である面２２０１２上に形成され、無機光電変換部２２０１３，２２０１４は、半導体基板２２０１０内に埋め込む形で形成されている。
【０１５８】
有機光電変換部２２０４０は、有機半導体を用いて、選択的な波長域の光、すなわち、ここでは緑色光を吸収して、電子−正孔対を発生させる有機光電変換素子で構成される。有機光電変換部２２０４０は、信号電荷を取り出すための下部電極２２０４１と上部電極２２０４２との間に有機光電変換層（有機半導体層）２２０４３を挟み込んだ構成を有している。下部電極２２０４１及び上部電極２２０４２は、配線層やコンタクトメタル層を介して、半導体基板２２０１０内に埋設された導電性プラグ２２０１５，２２０１６に電気的に接続されている。
【０１５９】
有機光電変換部２２０４０では、半導体基板２２０１０の面２２０１２上に、層間絶縁膜２２０４５，２２０４６が形成され、層間絶縁膜２２０４５には、導電性プラグ２２０１５，２２０１６のそれぞれと対向する領域に貫通孔が設けられ、各貫通孔に導電性プラグ２２０４７，２２０４８が埋設されている。層間絶縁膜２２０４６には、導電性プラグ２２０４７，２２０４８のそれぞれと対向する領域に、配線層２２０４９，２２０５０が埋設されている。この層間絶縁膜２２０４６上に、下部電極２２０４１が設けられるとともに、この下部電極２２０４１と絶縁膜２２０５１によって電気的に分離された配線層２２０５２が設けられている。これらのうち、下部電極２２０４１上に、有機光電変換層２２０４３が形成され、有機光電変換層２２０４３を覆うように上部電極２２０４２が形成されている。上部電極２２０４２上には、その表面を覆うように保護膜２２０５３が形成されている。保護膜２２０５３の所定の領域にはコンタクトホール２２０５４が設けられ、保護膜２２０５３上には、コンタクトホール２２０５４を埋め込み、かつ配線層２２０５２の上面まで延在するコンタクトメタル層２２０５５が形成されている。
【０１６０】
導電性プラグ２２０４７は、導電性プラグ２２０１５とともにコネクタとして機能するとともに、導電性プラグ２２０１５及び配線層２２０４９とともに、下部電極２２０４１から緑用蓄電層２２０１７への電荷（電子）の伝送経路を形成する。導電性プラグ２２０４８は、導電性プラグ２２０１６とともにコネクタとして機能するとともに、導電性プラグ２２０１６、配線層２２０５０、配線層２２０５２及びコンタクトメタル層２２０５５とともに、上部電極２２０４２からの電荷（正孔）の排出経路を形成する。導電性プラグ２２０４７，２２０４８は、遮光膜としても機能させるために、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）等の金属材料の積層膜により構成することができる。また、このような積層膜を用いることにより、導電性プラグ２２０１５，２２０１６をｎ型又はｐ型の半導体層として形成した場合にも、シリコンとのコンタクトを確保することができる。
【０１６１】
層間絶縁膜２２０４５は、半導体基板２２０１０のシリコン層２２０１８との界面準位を低減させるとともに、シリコン層２２０１８との界面からの暗電流の発生を抑制するために、界面準位の小さな絶縁膜から構成することができる。このような絶縁膜としては、例えば、酸化ハフニウム（ＨｆＯ２）膜と酸化シリコン（ＳｉＯ２）膜との積層膜を用いることができる。層間絶縁膜２２０４６は、例えば、酸化シリコン、窒化シリコン（ＳｉＮ）及び酸窒化シリコン（ＳｉＯＮ）等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成することができる。
【０１６２】
絶縁膜２２０５１は、例えば、酸化シリコン、窒化シリコン及び酸窒化シリコン等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。絶縁膜２２０５１は、例えば、その表面が平坦化されており、下部電極２２０４１とほぼ段差のない形状及びパターンを有している。絶縁膜２２０５１は、固体撮像装置の各画素の下部電極２２０４１間を電気的に分離する機能を有している。
【０１６３】
下部電極２２０４１は、半導体基板２２０１０内に垂直方向（図の上下方向）に並ぶように形成された無機光電変換部２２０１３及び２２０１４と対向して、これらの無機光電変換部２２０１３及び２２０１４を覆う領域に設けられている。この下部電極２２０４１は、光透過性を有する導電膜により構成され、例えば、インジウム錫酸化物（ＩＴＯ）により構成されている。但し、下部電極２２０４１の構成材料としては、このインジウム錫酸化物の他にも、ドーパントを添加した酸化スズ（ＳｎＯ２）系材料、あるいはアルミニウム亜鉛酸化物にドーパントを添加してなる酸化亜鉛（ＺｎＯ）系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ，ＩｎＳｂＯ４，ＺｎＭｇＯ，ＣｕＩｎＯ２，ＭｇＩＮ２Ｏ４，ＣｄＯ，ＺｎＳｎＯ３等が用いられてもよい。なお、図１９では、下部電極２２０４１から有機光電変換層２２０４３で得られた信号電荷（電子）の取り出しが行われるので、下部電極２２０４１は画素毎に分離されて形成される。
【０１６４】
有機光電変換層２２０４３は、例えば、第１有機半導体材料、第２有機半導体材料及び／又は第３有機半導体材料の３種類を含んで構成されるとともに、これら３種類の有機半導体材料のいずれかは、有機ｐ型半導体及び有機ｎ型半導体のうちの一方又は両方であるともに、選択的な波長域の光を、光電変換する一方、他の波長域の光を透過させる。具体的には、有機光電変換層２２０４３は、例えば、緑の波長としての４５０ｎｍ以上６５０ｎｍ以下の範囲において極大吸収波長を有する。
【０１６５】
有機光電変換層２２０４３の、下部電極２２０４１との間、及び上部電極２２０４２との間には、図示しない他の層が設けられていてもよい。例えば、下部電極２２０４１側から順に、下引き膜、正孔輸送層、電子ブロッキング膜、有機光電変換層２２０４３、正孔ブロッキング膜、バッファ膜、電子輸送層及び仕事関数調整膜が積層されていてもよい。
【０１６６】
上部電極２２０４２は、下部電極２２０４１と同様の光透過性を有する導電膜により構成されている。上部電極２２０４２は、画素毎に分離されていてもよいし、各画素に共通の電極として形成されていてもよい。上部電極２２０４２の厚みは、例えば、１０ｎｍ〜２００ｎｍである。
【０１６７】
保護膜２２０５３は、光透過性を有する材料により構成され、例えば、酸化シリコン、窒化シリコン及び酸窒化シリコン等のうちのいずれかよりなる単層膜、あるいはそれらのうちの２種以上よりなる積層膜である。この保護膜２２０５３の厚みは、例えば、１００ｎｍ〜３００００ｎｍである。
【０１６８】
コンタクトメタル層２２０５５は、例えば、チタン、タングステン、窒化チタン及びアルミニウム等のいずれか、あるいはそれらのうちの２種以上よりなる積層膜により構成されている。
【０１６９】
無機光電変換部２２０１３，２２０１４は、それぞれ、ｐｎ接合を有するＰＤ（フォトダイオード）であり、半導体基板２２０１０内の光路上において、面２２０１２側から無機光電変換部２２０１３，２２０１４の順に形成されている。無機光電変換部２２０１３は、青色光を選択的に検出して青色に対応する信号電荷を蓄積させる。無機光電変換部２２０１３は、例えば、半導体基板２２０１０の面２２０１２に沿った選択的な領域から、多層配線層２２０３０との界面近傍の領域にかけて延在して形成される。無機光電変換部２２０１４は、赤色光を選択的に検出して赤色に対応する信号電荷を蓄積させる。無機光電変換部２２０１４は、例えば、無機光電変換部２２０１３よりも下層（面２２０１１側）の領域にわたって形成される。なお、青（Ｂｌｕｅ）は、例えば、４５０ｎｍ〜４９５ｎｍの波長域、赤（Ｒｅｄ）は、例えば、６２０ｎｍ〜７５０ｎｍの波長域にそれぞれ対応する色であり、無機光電変換部２２０１３，２２０１４はそれぞれ、各波長域のうちの一部又は全部の波長域の光を検出可能となっていればよい。
【０１７０】
図１９の画素は、有機光電変換部２２０４０と、２つの無機光電変換部２２０１３，２２０１４とが縦方向に積層された積層構造を有し、有機光電変換部２２０４０が緑色光を、無機光電変換部２２０１３が青色光を、無機光電変換部２２０１４が赤色光を、それぞれ吸収（検出）して光電変換するので、１画素で縦（層）方向の縦分光を行い、赤、緑、青の各色信号を取得することができる。
【０１７１】
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
【０１７２】
＜１０．本開示に係る技術を適用し得る積層型の固体撮像装置の構成例＞
図２０は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
【０１７３】
図２０のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０１０は、図２０のＡに示すように、１枚のダイ（半導体基板）２３０１１を有する。このダイ２３０１１には、画素がアレイ状に配置された画素領域２３０１２と、画素の駆動その他の各種の制御を行う制御回路２３０１３と、信号処理するためのロジック回路２３０１４とが搭載されている。
【０１７４】
図２０のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０２０は、図２０のＢ及びＣに示すように、センサダイ２３０２１とロジックダイ２３０２４との２枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
【０１７５】
図２０のＢでは、センサダイ２３０２１には、画素領域２３０１２と制御回路２３０１３が搭載され、ロジックダイ２３０２４には、信号処理を行う信号処理回路を含むロジック回路２３０１４が搭載されている。
【０１７６】
図２０のＣでは、センサダイ２３０２１には、画素領域２３０１２が搭載され、ロジックダイ２３０２４には、制御回路２３０１３及びロジック回路２３０１４が搭載されている。
【０１７７】
図２１は、積層型の固体撮像装置２３０２０の第１の構成例を示す断面図である。
【０１７８】
センサダイ２３０２１には、画素領域２３０１２となる画素を構成するＰＤ（フォトダイオード）や、ＦＤ（フローティングディフュージョン）、Ｔｒ（ＭＯＳ  ＦＥＴ）、及び、制御回路２３０１３となるＴｒ等が形成される。さらに、センサダイ２３０２１には、複数層、本例では３層の配線２３１１０を有する配線層２３１０１が形成される。なお、制御回路２３０１３（となるＴｒ）は、センサダイ２３０２１ではなく、ロジックダイ２３０２４に構成することができる。
【０１７９】
ロジックダイ２３０２４には、ロジック回路２３０１４を構成するＴｒが形成される。さらに、ロジックダイ２３０２４には、複数層、本例では３層の配線２３１７０を有する配線層２３１６１が形成される。また、ロジックダイ２３０２４には、内壁面に絶縁膜２３１７２が形成された接続孔２３１７１が形成され、接続孔２３１７１内には、配線２３１７０等と接続される接続導体２３１７３が埋め込まれる。
【０１８０】
センサダイ２３０２１とロジックダイ２３０２４とは、互いの配線層２３１０１及び２３１６１が向き合うように貼り合わされ、これにより、センサダイ２３０２１とロジックダイ２３０２４とが積層された積層型の固体撮像装置２３０２０が構成されている。センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面には、保護膜等の膜２３１９１が形成されている。
【０１８１】
センサダイ２３０２１には、センサダイ２３０２１の裏面側（ＰＤに光が入射する側）（上側）からセンサダイ２３０２１を貫通してロジックダイ２３０２４の最上層の配線２３１７０に達する接続孔２３１１１が形成される。さらに、センサダイ２３０２１には、接続孔２３１１１に近接して、センサダイ２３０２１の裏面側から１層目の配線２３１１０に達する接続孔２３１２１が形成される。接続孔２３１１１の内壁面には、絶縁膜２３１１２が形成され、接続孔２３１２１の内壁面には、絶縁膜２３１２２が形成される。そして、接続孔２３１１１及び２３１２１内には、接続導体２３１１３及び２３１２３がそれぞれ埋め込まれる。接続導体２３１１３と接続導体２３１２３とは、センサダイ２３０２１の裏面側で電気的に接続され、これにより、センサダイ２３０２１とロジックダイ２３０２４とが、配線層２３１０１、接続孔２３１２１、接続孔２３１１１、及び、配線層２３１６１を介して、電気的に接続される。
【０１８２】
図２２は、積層型の固体撮像装置２３０２０の第２の構成例を示す断面図である。
【０１８３】
固体撮像装置２３０２０の第２の構成例では、センサダイ２３０２１に形成する１つの接続孔２３２１１によって、センサダイ２３０２１（の配線層２３１０１（の配線２３１１０））と、ロジックダイ２３０２４（の配線層２３１６１（の配線２３１７０））とが電気的に接続される。
【０１８４】
すなわち、図２２では、接続孔２３２１１が、センサダイ２３０２１の裏面側からセンサダイ２３０２１を貫通してロジックダイ２３０２４の最上層の配線２３１７０に達し、且つ、センサダイ２３０２１の最上層の配線２３１１０に達するように形成される。接続孔２３２１１の内壁面には、絶縁膜２３２１２が形成され、接続孔２３２１１内には、接続導体２３２１３が埋め込まれる。上述の図２１では、２つの接続孔２３１１１及び２３１２１によって、センサダイ２３０２１とロジックダイ２３０２４とが電気的に接続されるが、図２２では、１つの接続孔２３２１１によって、センサダイ２３０２１とロジックダイ２３０２４とが電気的に接続される。
【０１８５】
図２３は、積層型の固体撮像装置２３０２０の第３の構成例を示す断面図である。
【０１８６】
図２３の固体撮像装置２３０２０は、センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面に、保護膜等の膜２３１９１が形成されていない点で、センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面に、保護膜等の膜２３１９１が形成されている図２１の場合と異なる。
【０１８７】
図２３の固体撮像装置２３０２０は、配線２３１１０及び２３１７０が直接接触するように、センサダイ２３０２１とロジックダイ２３０２４とを重ね合わせ、所要の加重をかけながら加熱し、配線２３１１０及び２３１７０を直接接合することで構成される。
【０１８８】
図２４は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
【０１８９】
図２４では、固体撮像装置２３４０１は、センサダイ２３４１１と、ロジックダイ２３４１２と、メモリダイ２３４１３との３枚のダイが積層された３層の積層構造になっている。
【０１９０】
メモリダイ２３４１３は、例えば、ロジックダイ２３４１２で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
【０１９１】
図２４では、センサダイ２３４１１の下に、ロジックダイ２３４１２及びメモリダイ２３４１３が、その順番で積層されているが、ロジックダイ２３４１２及びメモリダイ２３４１３は、逆順、すなわち、メモリダイ２３４１３及びロジックダイ２３４１２の順番で、センサダイ２３４１１の下に積層することができる。
【０１９２】
なお、図２４では、センサダイ２３４１１には、画素の光電変換部となるＰＤや、画素Ｔｒのソース／ドレイン領域が形成されている。
【０１９３】
ＰＤの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Ｔｒ２３４２１、画素Ｔｒ２３４２２が形成されている。
【０１９４】
ＰＤに隣接する画素Ｔｒ２３４２１が転送Ｔｒであり、その画素Ｔｒ２３４２１を構成する対のソース／ドレイン領域の一方がＦＤになっている。
【０１９５】
また、センサダイ２３４１１には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Ｔｒ２３４２１、及び、画素Ｔｒ２３４２２に接続する接続導体２３４３１が形成されている。
【０１９６】
さらに、センサダイ２３４１１には、各接続導体２３４３１に接続する複数層の配線２３４３２を有する配線層２３４３３が形成されている。
【０１９７】
また、センサダイ２３４１１の配線層２３４３３の最下層には、外部接続用の電極となるアルミパッド２３４３４が形成されている。すなわち、センサダイ２３４１１では、配線２３４３２よりもロジックダイ２３４１２との接着面２３４４０に近い位置にアルミパッド２３４３４が形成されている。アルミパッド２３４３４は、外部との信号の入出力に係る配線の一端として用いられる。
【０１９８】
さらに、センサダイ２３４１１には、ロジックダイ２３４１２との電気的接続に用いられるコンタクト２３４４１が形成されている。コンタクト２３４４１は、ロジックダイ２３４１２のコンタクト２３４５１に接続されるとともに、センサダイ２３４１１のアルミパッド２３４４２にも接続されている。
【０１９９】
そして、センサダイ２３４１１には、センサダイ２３４１１の裏面側（上側）からアルミパッド２３４４２に達するようにパッド孔２３４４３が形成されている。
【０２００】
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
【０２０１】
＜１１．本開示に係る技術を適用し得る複数の画素を共有する固体撮像装置の構成例＞
図２５は、本開示に係る技術を適用し得る複数の画素を共有する固体撮像装置の第１の構成例を示す平面図であり、図２６は、図２５のＡ−Ａ線上の断面図である。
【０２０２】
固体撮像装置２４０１０は、画素が２次元アレイ状に配列された画素領域２４０１１を有する。画素領域２４０１１は、横２画素×縦２画素の計４画素が画素Ｔｒ（ＭＯＳ  ＦＥＴ）等を共有する共有画素単位２４０１２として、２次元アレイ状に配列されて構成される。
【０２０３】
横２画素×縦２画素の４画素を共有する４画素共有の共有画素単位２４０１２の４画素は、ＰＤ（フォトダイオード）２４０２１１，２４０２１２，２４０２１３、及び、２４０２１４をそれぞれ有し、１つのＦＤ（フローティングディフュージョン）２４０３０を共有する。また、共有画素単位２４０１２は、画素Ｔｒとして、ＰＤ２４０２１ｉ（ここでは、ｉ＝１，２，３，４）に対する転送Ｔｒ２４０４１ｉと、４画素で共有される共有ＴｒとしてのリセットＴｒ２４０５１、増幅Ｔｒ２４０５２、及び、選択Ｔｒ２４０５３とを有する。
【０２０４】
ＦＤ２４０３０は、４つのＰＤ２４０２１１ないし２４０２１４に囲まれた中央に配置される。ＦＤ２４０３０は、配線２４０７１を介してリセットＴｒ２４０５１のドレインとしてのソース／ドレイン領域Ｓ／Ｄと、増幅Ｔｒ２４０５２のゲートＧに接続される。転送Ｔｒ２４０４１ｉは、その転送Ｔｒ２４０４１ｉに対するＰＤ２４０２１ｉとそのＰＤ２４０２１ｉに近接するＦＤ２４０３０との間に配置されたゲート２４０４２ｉを有し、そのゲート２４０４２ｉに与えられる電圧に応じて動作する。
【０２０５】
ここで、各行ごとの共有画素単位２４０１２のＰＤ２４０２１１ないし２４０２１４、ＦＤ２４０３０、及び、転送Ｔｒ２４０４１１ないし２４０４１４を含む領域を、ＰＤ形成領域２４０６１という。また、各行ごとの共有画素単位２４０１２の画素Ｔｒのうち、４画素が共有するリセットＴｒ２４０５１、増幅Ｔｒ２４０５２、及び、選択Ｔｒ２４０５３を含む領域を、Ｔｒ形成領域２４０６２という。この水平方向に連続する夫々のＴｒ形成領域２４０６２とＰＤ形成領域２４０６１とは、画素領域２４０１１の垂直方向に交互に配置される。
【０２０６】
リセットＴｒ２４０５１、増幅Ｔｒ２４０５２、及び、選択Ｔｒ２４０５３は、いずれも、一対のソース／ドレイン領域Ｓ／ＤとゲートＧとで構成される。一対のソース／ドレイン領域Ｓ／Ｄは、一方がソースとして機能し、他方がドレインとして機能する。
【０２０７】
ＰＤ２４０２１１ないし２４０２１４、ＦＤ２４０３０、転送Ｔｒ２４０４１１ないし２４０４１４、リセットＴｒ２４０５１、増幅Ｔｒ２４０５２、及び、選択Ｔｒ２４０５３は、例えば、図２６の断面図に示すように、ｎ型の半導体基板２４２００に形成されたｐ型半導体領域（ｐ−ｗｅｌｌ）２４２１０に形成される。
【０２０８】
図２５に示すように、ＰＤ形成領域２４０６１内には、画素分離部２４１０１が形成され、Ｔｒ形成領域２４０６２（を含む領域）内には、素子分離部２４１０２が形成される。素子分離部２４１０２は、例えば、図２６に示すように、ｐ型半導体領域２４２１０に設けられたｐ型半導体領域２４２１１と、そのｐ型半導体領域２４２１１の表面上に設けられた絶縁膜（例えばシリコン酸化膜）２４２１２とで構成される。図示しないが、画素分離部２４１０１も、同様に構成することができる。
【０２０９】
画素領域２４０１１には、ｐ型半導体領域２４２１０に固定電圧を印加するためのウエルコンタクト２４１１１が形成される。ウエルコンタクト２４１１１は、ｐ型半導体領域２４２１０に設けられたｐ型半導体領域２４２３１の表面上に設けられる不純物拡散領域であるｐ型半導体領域として構成することができる。ウエルコンタクト２４１１１は、ｐ型半導体領域２４２３１より高不純物濃度のｐ型半導体領域である。ウエルコンタクト２４１１１（及び下部のｐ型半導体領域２４２３１）は、素子分離部２４１０２を兼ねており、左右に隣り合う共有画素単位２４０１２の共有Ｔｒ（リセットＴｒ２４０５１、増幅Ｔｒ２４０５２、及び、選択Ｔｒ２４０５３）どうしの間に形成される。ウエルコンタクト２４１１１は、導電性ビア２４２４１を介して配線層２４２４０の所要の配線２４２４２に接続される。この配線２４２４２から導電性ビア２４２４１、及び、ウエルコンタクト２４１１１を通じてｐ型半導体領域２４２１０に所要の固定電圧が印加される。配線層２４２４０は、絶縁膜２４２４３を介して複数層の配線２４２４２を配置して形成される。配線層２４２４０上には、図示しないが、平坦化膜を介してＣＦ（カラーフィルタ）、マイクロレンズが形成される。
【０２１０】
図２７は、４画素共有の共有画素単位２４０１２の等価回路の例を示す図である。４画素共有の共有画素単位２４０１２の等価回路では、４つのＰＤ２４０２１１ないし２４０２１４が、それぞれ対応する４つの転送Ｔｒ２４０４１１ないし２４０４１４のソースに接続される。各転送Ｔｒ２４０４１ｉのドレインは、リセットＴｒ２４０５１のソースに接続される。各転送Ｔｒ２４０４１ｉのドレインが共通のＦＤ２４０３０になっている。ＦＤ２４０３０は、増幅Ｔｒ２４０５２のゲートに接続される。増幅Ｔｒ２４０５２のソースは選択Ｔｒ２４０５３のドレインに接続される。リセットＴｒ２４０５１のドレイン及び増幅Ｔｒ２４０５２のドレインは、電源ＶＤＤに接続される。選択Ｔｒ２４０５３のソースはＶＳＬ（垂直信号線）に接続される。ここで、リセットＴｒ２５０５１、増幅Ｔｒ２４０５２、及び、選択Ｔｒ２４０５３のそれぞれは、複数のトランジスタによって構成されていても良い。
【０２１１】
図２８は、４画素共有の共有画素単位２４０１２の等価回路の他の例を示す図である。図２８の等価回路は、１個の選択Ｔｒ２４０５３に代えて、複数としての２個の選択Ｔｒである第１選択Ｔｒ２４０５３及び第２選択Ｔｒ２４０５４が設けられているとともに、１本のＶＳＬに代えて、複数としての２本のＶＳＬである第１ＶＳＬ及び第２ＶＳＬが設けられている点を除き、図２７と同様に構成される。図２８では、増幅Ｔｒ２４０５２のソースは、第１選択Ｔｒ２４０５３のドレインと第２選択Ｔｒ２４０５４のドレインとに接続されて、第１選択Ｔｒ２４０５３のソースは第１ＶＳＬに、第２選択Ｔｒ２４０５４のソースは第２ＶＳＬにそれぞれ接続されている。
【０２１２】
図２９は、本開示に係る技術を適用し得る複数の画素を共有する固体撮像装置の第２の構成例を示す平面図である。
【０２１３】
固体撮像装置２４４００は、画素が２次元アレイ状に配列された画素領域２４４０１を有する。画素領域２４４０１は、横２画素×縦４画素の計８画素を、共有画素単位２４４１０として、その共有画素単位２４４１０が２次元アレイ状に配列されて構成される。
【０２１４】
横２画素×縦４画素の８画素を共有する共有画素単位２４４１０は、第１受光部２４４２１と、第２受光部２４４２２とを有する。第１受光部２４４２１及び第２受光部２４４２２は、共有画素単位２４４１０内において、縦方向（ｙ方向）に配列される。
【０２１５】
第１受光部２４４２１は、横２画素×縦２画素に配列されたＰＤ２４４４１１，２４４４１２，２４４４１３、及び、２４４４１４、そのＰＤ２４４４１１ないし２４４４１４それぞれに対する４個の転送Ｔｒ２４４５１、並びに、ＰＤ２４４４１１ないし２４４４１４で共有されるＦＤ２４４５２を有する。ＦＤ２４４５２は、ＰＤ２４４４１１ないし２４４４１４の中央に配置されている。
【０２１６】
第２受光部２４４２２は、横２画素×縦２画素に配列されたＰＤ２４４４１５，２４４４１６，２４４４１７、及び、２４４４１８、そのＰＤ２４４４１５ないし２４４４１８それぞれに対する４個の転送Ｔｒ２４４６１、並びに、ＰＤ２４４４１５ないし２４４４１８で共有されるＦＤ２４４６２を有する。ＦＤ２４４６２は、ＰＤ２４４４１５ないし２４４４１８の中央に配置されている。
【０２１７】
転送Ｔｒ２４４５１は、その転送Ｔｒ２４４５１に対するＰＤ２４４４１ｉとＦＤ２４４５２との間に配置されたゲート２４４５１Ｇを有し、そのゲート２４４５１Ｇに与えられる電圧に応じて動作する。同様に、転送Ｔｒ２４４６１は、その転送Ｔｒ２４４６１に対するＰＤ２４４４１ｉとＦＤ２４４６２との間に配置されたゲート２４４６１Ｇを有し、そのゲート２４４６１Ｇに与えられる電圧に応じて動作する。
【０２１８】
また、共有画素単位２４４１０は、第１Ｔｒ群２４４２３と、第２Ｔｒ群２４４２４とを有する。第１Ｔｒ群２４４２３及び第２Ｔｒ群２４４２４には、共有画素単位２４４１０の８画素で共有される共有ＴｒとしてのリセットＴｒ２４４５２、増幅Ｔｒ２４４５３、及び、選択Ｔｒ２４４５４が、分けて配置される。図２９では、第１Ｔｒ群２４４２３に、増幅Ｔｒ２４４５３及び選択Ｔｒ２４４５４が配置され、第２Ｔｒ群２４４２４に、リセットＴｒ２４４５２が配置されている。図示しないが、リセットＴｒ２５０５１、増幅Ｔｒ２４０５２、及び、選択Ｔｒ２４０５３のそれぞれは、例えば、図２８の第１選択Ｔｒ２４０５３及び第２選択Ｔｒ２４０５４のように、複数のトランジスタで構成することができる。また、例えば、選択Ｔｒ２４０５３を複数のトランジスタで構成する場合には、図２８に示したように、選択Ｔｒ２４０５３としての複数のトランジスタには、それぞれ別個のＶＳＬを接続することができる。
【０２１９】
第１Ｔｒ群２４４２３は、第１受光部２４４２１と第２受光部２４４２２との間に配置される。第２Ｔｒ群２４４２４は、第２受光部２４４２２の周辺領域において、第２受光部２４４２２の、第１Ｔｒ群２４４２３の配置側とは反対側の領域に配置される。
【０２２０】
第１Ｔｒ群２４４２３及び第２Ｔｒ群２４４２４において、リセットＴｒ２４４５２、増幅Ｔｒ２４４５３、及び、選択Ｔｒ２４４５４は、いずれも、一対のソース／ドレイン領域Ｓ／ＤとゲートＧとで構成される。一対のソース／ドレイン領域Ｓ／Ｄは、一方がソースとして機能し、他方がドレインとして機能する。
【０２２１】
リセットＴｒ２４４５２、増幅Ｔｒ２４４５３、及び、選択Ｔｒ２４４５４を構成する一対のソース／ドレイン領域Ｓ／ＤとゲートＧとは、横方向（ｘ方向）に沿って配置される。リセットＴｒ２４４５２を構成するゲートＧは、縦方向（ｙ方向）において、第２受光部２４４２２の右下のＰＤ２４４４１８と略対向する領域に配置される。
【０２２２】
左右に並ぶ２つの共有画素単位２４４１０どうしの間には、第１ウエルコンタクト２４４３１と、第２ウエルコンタクト２４４３２とが配置される。第１受光部２４４２１、第２受光部２４４２２、第１Ｔｒ群２４４２３、及び、第２Ｔｒ群２４４２４は、Ｓｉ基板内に形成された所定のウエル領域としての半導体領域に形成されており、第１ウエルコンタクト２４４３１及び第２ウエルコンタクト２４４３２は、所定のウエル領域と固体撮像装置２４４００の内部配線とを電気的に接続するコンタクトである。第１ウエルコンタクト２４４３１は、左右に並ぶ２つの共有画素単位２４４１０の第１Ｔｒ群２４４２３どうしの間に設けられ、第２ウエルコンタクト２４４３２は、左右に並ぶ２つの共有画素単位２４４１０の第２Ｔｒ群２４４２４どうしの間に設けられる。
【０２２３】
また、共有画素単位２４４１０内の各部は、図２７に示す４画素共有の等価回路に準じた接続関係が満たされるように電気的に接続される。
【０２２４】
図３０は、本開示に係る技術を適用し得る複数の画素を共有する固体撮像装置の第３の構成例を示す平面図である。
【０２２５】
固体撮像装置２５４００は、画素が２次元アレイ状に配列された画素領域２５４０１を有する。画素領域２５４０１は、横１画素×縦４画素の計４画素を、共有画素単位２４５１０として、その共有画素単位２４５１０が２次元アレイ状に配列されて構成される。
【０２２６】
画素領域２５４０１は、共有画素単位２４５１０の他、第１ウエルコンタクト２４４３１及び第２ウエルコンタクト２４４３２を有する。画素領域２５４０１は、第１ウエルコンタクト２４４３１及び第２ウエルコンタクト２４４３２を有する点で、図２９の画素領域２４４０１と共通する。但し、画素領域２５４０１は、図２９の横２画素×縦４画素の共有画素単位２４４１０に代えて、横１画素×縦４画素の共有画素単位２４５１０を有する点で、図２９の画素領域２４４０１と相違する。
【０２２７】
共有画素単位２４５１０は、第１受光部２４５２１及び第２受光部２４５２２、並びに、第１Ｔｒ群２４４２３及び第２Ｔｒ群２４４２４を有する。共有画素単位２４５１０は、第１Ｔｒ群２４４２３及び第２Ｔｒ群２４４２４を有する点で、図２９の共有画素単位２４４１０を共通する。但し、共通画素単位２４５１０は、第１受光部２４４２１及び第２受光部２４４２２に代えて、第１受光部２４５２１及び第２受光部２４５２２をそれぞれ有する点で、図２９の共有画素単位２４４１０と相違する。
【０２２８】
第１受光部２４５２１は、横１画素×縦２画素に配列されたＰＤ２４４４１１及び２４４４１３、そのＰＤ２４４４１１及び２４４４１３それぞれに対する２個の転送Ｔｒ２４４５１、並びに、ＦＤ２４４５２を有する。第１受光部２４５２１は、ＰＤ２４４４１１及び２４４４１３、そのＰＤ２４４４１１及び２４４４１３それぞれに対する２個の転送Ｔｒ２４４５１、並びに、ＦＤ２４４５２を有する点で、図２９の第１受光部２４４２１と共通する。但し、第１受光部２４５２１は、ＰＤ２４４４１２及び２４４４１４、並びに、そのＰＤ２４４４１２及び２４４４１４それぞれに対する２個の転送Ｔｒ２４４５１を有しない点で、図２９の第１受光部２４４２１と相違する。
【０２２９】
第２受光部２４５２２は、横１画素×縦２画素に配列されたＰＤ２４４４１５及び２４４４１７、そのＰＤ２４４４１５及び２４４４１７それぞれに対する２個の転送Ｔｒ２４４６１、並びに、ＦＤ２４４６２を有する。第２受光部２４５２２は、ＰＤ２４４４１５及び２４４４１７、そのＰＤ２４４４１５及び２４４４１７それぞれに対する２個の転送Ｔｒ２４４６１、並びに、ＦＤ２４４６２を有する点で、図２９の第２受光部２４４２２と共通する。但し、第２受光部２４５２２は、ＰＤ２４４４１６及び２４４４１８、並びに、そのＰＤ２４４４１６及び２４４４１８それぞれに対する２個の転送Ｔｒ２４４６１を有しない点で、図２９の第２受光部２４４２２と相違する。
【０２３０】
なお、共有画素単位２４５１０では、リセットＴｒ２４４５２を構成するゲートＧは、縦方向（ｙ方向）において、第２受光部２４５２２のＰＤ２４４４１７の左側と略対向する領域に配置される。
【０２３１】
また、共有画素単位２４５１０内の各部は、図２７に示す４画素共有の等価回路に準じた接続関係が満たされるように電気的に接続される。
【０２３２】
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
【０２３３】
＜１２．本開示に係る技術を適用し得る、光電変換部が積層された画素を有する固体撮像装置の平面構成例＞
図３１は、本開示に係る技術を適用し得る、光電変換部が積層された画素を有する固体撮像装置の構成例を示す平面図である。
【０２３４】
すなわち、図３１は、光電変換部が積層された画素を有する固体撮像装置の１つの画素の構成例を示している。
【０２３５】
画素２５０１０は、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、及び、Ｂ（Ｂｌｕｅ）のそれぞれの波長の光を光電変換する赤色光電変換部、緑色光電変換部、及び、青色光電変換部（いずれも図示せず）が、例えば、緑色光電変換部、青色光電変換部、及び、赤色光電変換部の順番等で３層に積層された光電変換領域２５０２１を有する。さらに、画素２５０１０は、ＲＧＢのそれぞれの波長の光に対応する電荷を、赤色光電変換部、緑色光電変換部、及び、青色光電変換部から読み出す電荷読み出し部としてのＴｒ群２５１１０，２５１２０、及び、２５１３０を有する。固体撮像装置では、１つの画素２５０１０において、縦方向の分光、すなわち、光電変換領域２５０２１に積層された赤色光電変換部、緑色光電変換部、及び、青色光電変換部としての各層で、ＲＧＢのそれぞれの光の分光が行われる。
【０２３６】
Ｔｒ群２５１１０，２５１２０、及び、２５１３０は、光電変換領域２５０２１の周辺に形成されている。Ｔｒ群２５１１０は、赤色光電変換部で生成、蓄積されたＲの光に対応する信号電荷を画素信号として出力する。Ｔｒ群２５１１０は、転送Ｔｒ（ＭＯＳ  ＦＥＴ）２５１１１、リセットＴｒ２５１１２、増幅Ｔｒ２５１１３、及び、選択Ｔｒ２５１１４で構成されている。Ｔｒ群２５１２０は、緑色光電変換部で生成、蓄積されたＧの光に対応する信号電荷を画素信号として出力する。Ｔｒ群２５１２０は、転送Ｔｒ２５１２１、リセットＴｒ２５１２２、増幅Ｔｒ２５１２３、及び、選択Ｔｒ２５１２４で構成されている。Ｔｒ群２５１３０は、青色光電変換部で生成、蓄積されたＢの光に対応する信号電荷を画素信号として出力する。Ｔｒ群２５１３０は、転送Ｔｒ２５１３１、リセットＴｒ２５１３２、増幅Ｔｒ２５１３３、及び、選択Ｔｒ２５１３４で構成されている。
【０２３７】
転送Ｔｒ２５１１１は、ゲートＧ、ソース／ドレイン領域Ｓ／Ｄ、及び、ＦＤ（フローティングディフュージョン）２５１１５（となっているソース／ドレイン領域）で構成される。転送Ｔｒ２５１２１は、ゲートＧ、光電変換領域２５０２１のうちの緑色光電変換部（を構成するソース／ドレイン領域）、及び、ＦＤ２５１２５で構成される。転送Ｔｒ２５１３１は、ゲートＧ、ソース／ドレイン領域Ｓ／Ｄ、及び、ＦＤ２５１３５で構成される。なお、転送Ｔｒ２５１１１のソース／ドレイン領域Ｓ／Ｄは、光電変換領域２５０２１のうちの赤色光電変換部に接続され、転送Ｔｒ２５１３１のソース／ドレイン領域Ｓ／Ｄは、光電変換領域２５０２１のうちの青色光電変換部に接続されている。
【０２３８】
リセットＴｒ２５１１２，２５１２２、及び、２５１３２、増幅Ｔｒ２５１１３，２５１２３、及び、２５１３３、並びに、選択Ｔｒ２５１１４，２５１２４、及び、２５１３４は、いずれも、ゲートＧと、そのゲートＧを挟むような形に配置された一対のソース／ドレイン領域Ｓ／Ｄとで構成されている。
【０２３９】
ＦＤ２５１１５，２５１２５、及び、２５１３５は、リセットＴｒ２５１１２，２５１２２、及び、２５１３２のソースになっているソース／ドレイン領域Ｓ／Ｄにそれぞれ接続されるとともに、増幅Ｔｒ２５１１３，２５１２３、及び、２５１３３のゲートＧにそれぞれ接続されている。リセットＴｒ２５１１２及び増幅Ｔｒ２５１１３、リセットＴｒ２５１２２及び増幅Ｔｒ２５１２３、並びに、リセット２５１３２及び増幅Ｔｒ２５１３３のそれぞれで共通のソース／ドレイン領域Ｓ／Ｄには、電源Ｖｄｄが接続されている。選択Ｔｒ２５１１４，２５１２４、及び、２５１３４のソースになっているソース／ドレイン領域Ｓ／Ｄには、ＶＳＬ（垂直信号線）が接続されている。
【０２４０】
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
【０２４１】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２４２】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外に効果があってもよい。
【０２４３】
＜その他＞
本技術は、以下のような構成もとることができる。
（１）
半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える
基板。
（２）
前記第２の領域は、前記基板の中央の領域である
（１）に記載の基板。
（３）
前記基板の前記第２の領域の部分である捨て基板は、前記基板から切り離される
（１）又は（２）に記載の基板。
（４）
前記ザグリが、前記連結部の全体に設けられた
（１）ないし（３）のいずれかに記載の基板。
（５）
前記半導体部品が配置された
（１）ないし（４）のいずれかに記載の基板。
（６）
前記半導体部品は、光の光電変換を行って、画像を撮像するセンサ基板を有するパッケージである
（１）ないし（５）のいずれかに記載の基板。
（７）
前記センサ基板が、ワイヤボンディングにより電極と接続された
（６）に記載の基板。
（８）
前記センサ基板が、前記センサ基板が配置される台座と、前記台座の上部に設けられるガラスとで囲まれる空間内に密封された
（６）または（７）に記載の基板。
（９）
前記捨て基板が切り離された後に前記基板に形成される開口部から露出する前記半導体部品に接触するように、熱を放熱するヒートシンクを設けた
（３）に記載の基板。
（１０）
半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える
基板を、前記半導体部品上に実装することと、
前記連結部を切断することにより、前記基板の前記第２の領域の部分である捨て基板を前記基板から切り離すことと
を含むパッケージ基板の製造方法。
（１１）
前記基板に前記半導体部品以外の部品を実装した後に、前記基板を前記半導体部品に実装する
（１０）に記載のパッケージ基板の製造方法。
（１２）
前記基板の前記第２の領域の部分を吸着して、前記基板を前記半導体部品に実装する
（１０）または（１１）に記載のパッケージ基板の製造方法。
（１３）
前記捨て基板が切り離された後に前記基板に形成される開口部から露出する前記半導体部品に接触するように、熱を放熱するヒートシンクを実装する
（１０）ないし（１２）のいずれかに記載のパッケージ基板の製造方法。
（１４）
光を集光する光学系と、
前記光を受光し、画像を撮像する撮像部と
を備え、
前記撮像部は、
半導体部品が配置される第１の領域の内側に、前記半導体部品が配置される面側にザグリが設けられた連結部と、スリットとで囲まれる第２の領域を備える
基板を、前記光の光電変換を行って、画像を撮像する半導体部品上に実装し、前記連結部を切断することにより、前記基板の前記第２の領域の部分である捨て基板を前記基板から切り離した
パッケージ基板
である
電子機器。
【符号の説明】
【０２４４】
１  パッケージ基板，  １０  実装部品，  １１  台座，  １２  センサ基板，  １３  ワイヤ，  １４  ガラス，  １５  はんだボール，  ２０  基板，  ２１  開口部，  ３０  ヒートシンク，  ４０  基板，  ４１  スリット，  ４２  連結部，  ４３  捨て基板，  ５１  ザグリ，  ６０  ルータ，  ７０  開口部，  ８０  パッケージ基板，  ９０  冶具，  ９１  スクリーン，  ９２  クリームはんだ，  ９３  スキージ，  １０１  撮像装置，  １１１  光学系，  １１２  撮像部，  １１３  制御回路，  １１４  信号処理回路，  １１５  モニタ，  １１６  メモリ，  Ｒ１  配置領域，  Ｒ２  吸着領域
【図１】
2019068017.tif 000003
【図２】
2019068017.tif 000004
【図３】
2019068017.tif 000005
【図４】
2019068017.tif 000006
【図５】
2019068017.tif 000007
【図６】
2019068017.tif 000008
【図７】
2019068017.tif 000009
【図８】
2019068017.tif 000010
【図９】
2019068017.tif 000011
【図１０】
2019068017.tif 000012
【図１１】
2019068017.tif 000013
【図１２】
2019068017.tif 000014
【図１３】
2019068017.tif 000015
【図１４】
2019068017.tif 000016
【図１５】
2019068017.tif 000017
【図１６】
2019068017.tif 000018
【図１７】
2019068017.tif 000019
【図１８】
2019068017.tif 000020
【図１９】
2019068017.tif 000021
【図２０】
2019068017.tif 000022
【図２１】
2019068017.tif 000023
【図２２】
2019068017.tif 000024
【図２３】
2019068017.tif 000025
【図２４】
2019068017.tif 000026
【図２５】
2019068017.tif 000027
【図２６】
2019068017.tif 000028
【図２７】
2019068017.tif 000029
【図２８】
2019068017.tif 000030
【図２９】
2019068017.tif 000031
【図３０】
2019068017.tif 000032
【図３１】
2019068017.tif 000033