(57)【要約】【課題】半導体装置が搭載された電子装置の信頼性を向上させる。【解決手段】一実施の形態による電子装置は、第１外部端子が接続される第１配線、および第２外部端子が接続され、上記第１配線に沿って延びる第２配線を有する配線基板を有する。また、上記電子装置は、上記配線基板に搭載され、上記第１配線および上記第２配線のそれぞれと電気的に接続される半導体装置を有する。また、上記電子装置は、上記配線基板に搭載され、上記第１配線および上記第２配線のそれぞれを介して上記半導体装置と電気的に接続されるコンデンサを有する。また、上記半導体装置と上記コンデンサとの距離は、上記第１外部端子および上記第２外部端子のそれぞれと上記コンデンサとの距離よりも短い。【選択図】図３
2019197919.tif 000002
【特許請求の範囲】
【請求項１】
第１主面、前記第１主面上に形成された第１配線、前記第１主面上に形成された第２配線、および前記第１主面とは反対側の第２主面を備える配線基板と、
半導体チップ、前記半導体チップと電気的に接続された第１端子、および前記半導体チップと電気的に接続された第２端子を備え、前記配線基板の前記第１主面上に搭載された半導体装置と、
第１電極、および第２電極を備え、前記配線基板の前記第１主面上に搭載された第１コンデンサと、
を有し、
前記第１配線は、
前記半導体装置の前記第１端子が電気的に接続された第１デバイス接続部と、
前記第１コンデンサの前記第１電極が電気的に接続された第１コンデンサ接続部と、
前記第１コンデンサ接続部よりも前記第１デバイス接続部から遠くに位置する第１外部端子接続部と、
前記第１デバイス接続部と前記第１コンデンサ接続部を互いに繋ぐ第１延在部と、
前記第１コンデンサ接続部と前記第１外部端子接続部を互いに繋ぐ第２延在部と、
を備え、
前記第２配線は、
前記半導体装置の前記第２端子が電気的に接続された第２デバイス接続部と、
前記第１コンデンサの前記第２電極が電気的に接続された第２コンデンサ接続部と、
前記第２コンデンサ接続部よりも前記第２デバイス接続部から遠くに位置する第２外部端子接続部と、
前記第２デバイス接続部と前記第２コンデンサ接続部を互いに繋ぐ第３延在部と、
前記第２コンデンサ接続部と前記第２外部端子接続部を互いに繋ぐ第４延在部と、
を備え、
前記第１コンデンサ接続部は、前記第１デバイス接続部および前記第１外部端子接続部のうちの一方から他方までの経路上に位置し、
前記第２コンデンサ接続部は、前記第２デバイス接続部および前記第２外部端子接続部のうちの一方から他方までの経路上に位置し、
前記第１デバイス接続部と前記第１コンデンサ接続部との間の第１配線経路となる前記第１延在部の長さは、前記第１コンデンサ接続部と前記第１外部端子接続部との間の第２配線経路となる前記第２延在部の長さよりも短く、
前記第２デバイス接続部と前記第２コンデンサ接続部との間の第３配線経路となる前記第３延在部の長さは、前記第２コンデンサ接続部と前記第２外部端子接続部との間の第４配線経路となる前記第４延在部の長さよりも短く、
前記第１延在部の長さと前記第３延在部の長さは、互いに異なり、
前記第１配線および前記第２配線は、互いに沿って延びるように配置されており、
前記第１コンデンサ接続部の幅は、前記第１延在部および前記第２延在部のそれぞれの幅よりも狭く、
前記第２コンデンサ接続部の幅は、前記第３延在部および前記第４延在部のそれぞれの幅よりも狭く、
前記第１延在部の幅、前記第２延在部の幅、前記第３延在部の幅および前記第４延在部の幅は、互いにほぼ同じである、電子装置。
【請求項２】
前記第１コンデンサ接続部の幅は、前記第１デバイス接続部、前記第１延在部、前記第２延在部および前記第１外部端子接続部のそれぞれの幅よりも狭く、
前記第２コンデンサ接続部の幅は、前記第２デバイス接続部、前記第３延在部、前記第４延在部および前記第２外部端子接続部のそれぞれの幅よりも狭い、請求項１に記載の電子装置。
【請求項３】
前記半導体チップには、２つのバイポーラトランジスタを備える発信回路、あるいは、ＭＯＳＦＥＴが形成されている、請求項２に記載の電子装置。
【請求項４】
前記配線基板には、第３電極および第４電極を備えた第２コンデンサが搭載されており、
前記配線基板は、さらに、前記第１主面上に形成された第３配線を備え、
前記第１配線は、さらに、前記第２コンデンサの前記第３電極が電気的に接続された第３コンデンサ接続部を備え、
前記第３配線は、
前記半導体装置の第３端子が電気的に接続された第３デバイス接続部と、
前記第２コンデンサの前記第４電極が電気的に接続された第４コンデンサ接続部と、
を備え、
前記第３コンデンサ接続部は、前記第１デバイス接続部および前記第１外部端子接続部のうちの一方から他方までの前記経路上に位置し、かつ、前記第１コンデンサ接続部と前記第１外部端子接続部との間に位置する、請求項３に記載の電子装置。
【請求項５】
前記第２コンデンサは、前記配線基板の前記第２主面上に搭載されており、
前記第１コンデンサは、セラミックコンデンサであり、
前記第２コンデンサは、電解コンデンサである、請求項４に記載の電子装置。
【請求項６】
前記第２コンデンサは、前記配線基板の前記第２主面上に搭載されており、
前記第１コンデンサの体積および実装面積は、前記第２コンデンサの体積および実装面積よりも小さい、請求項４に記載の電子装置。
【請求項７】
前記第２コンデンサは、前記配線基板の前記第２主面上に搭載されており、
前記第１コンデンサの容量は、前記第２コンデンサの容量よりも小さい、請求項４に記載の電子装置。
【請求項８】
前記第１コンデンサの容量は、０．１μＦ〜１０μＦであり、
前記第２コンデンサの容量は、２２μＦ〜１００μＦである、請求項７に記載の電子装置。
【請求項９】
前記配線基板の前記第２主面には、第５電極および第６電極を備えたダイオードが搭載されており、
前記第１配線は、前記ダイオードの前記第５電極が電気的に接続された第１ダイオード接続部を備え、
前記第２配線は、前記ダイオードの前記第６電極が電気的に接続された第２ダイオード接続部を備えている、請求項３に記載の電子装置。
【請求項１０】
前記配線基板の前記第２主面には、
前記第１配線の前記第１外部端子接続部と電気的に接続された第７電極を備えた第１コネクタと、
前記第２配線の前記第２外部端子接続部と電気的に接続された第８電極を備えた第２コネクタと、
がそれぞれ搭載されている、請求項３に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、半導体装置とコンデンサが搭載された配線基板を有する電子装置に関する。
【背景技術】
【０００２】
例えば、特開２０１３−２３６３６０号公報（特許文献１）には、半導体装置の位相同期回路用の電源供給配線と基準電位供給配線を結合させてクロストークノイズを抑制することが記載されている。また、結合された電源供給配線と基準電位供給配線にはコンデンサが接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２３６３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置は、様々な用途に用いられるが、半導体装置を安定的に動作させる観点からは、半導体装置の動作に影響を与えるノイズを低減する技術が必要になる。半導体装置の動作に影響を与えるノイズを低減する方法として、半導体装置が搭載される配線基板にコンデンサなどのノイズ対策部品を搭載する方法が考えられるが、効率的にノイズを低減させる観点から、改善の余地があることが判った。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態による電子装置は、第１外部端子が接続される第１配線、および第２外部端子が接続され、上記第１配線に沿って延びる第２配線を有する配線基板を有する。また、上記電子装置は、上記配線基板に搭載され、上記第１配線および上記第２配線のそれぞれと電気的に接続される半導体装置を有する。また、上記電子装置は、上記配線基板に搭載され、上記第１配線および上記第２配線のそれぞれを介して上記半導体装置と電気的に接続されるコンデンサを有する。また、上記半導体装置と上記コンデンサとの距離は、上記第１外部端子および上記第２外部端子のそれぞれと上記コンデンサとの距離よりも短い。
【発明の効果】
【０００７】
上記一実施の形態によれば、半導体装置が搭載された電子装置の信頼性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】電子装置によって電子部品を制御するシステムの構成例を模式的に示す説明図である。
【図２】図１に示す電子装置のノイズ耐性を試験する試験装置の構成例を示す説明図である。
【図３】図２に示す電子装置の構造例を示す平面図である。
【図４】図３に示す電子装置の反対側の面の平面図である。
【図５】図３のＡ−Ａ線に沿った拡大断面図である。
【図６】図３のＢ−Ｂ線に沿った拡大断面図である。
【図７】図３に示すコンデンサの拡大断面図である。
【図８】図３に示す電子装置の等価回路図である。
【図９】図３に示す半導体装置およびコンデンサを取り除いた配線基板の平面図である。
【図１０】図１０は、図９に示すコンデンサ用の接続部の周辺を拡大して示す拡大平面図である。
【図１１】セラミックコンデンサと、アルミ電解コンデンサの周波数とインピーダンスに係る特性曲線を示す説明図である。
【図１２】図３に示す電子装置において、ノイズ対策用のコンデンサとして電解コンデンサを使用した場合と、セラミックコンデンサを使用した場合との特性曲線を比較する説明図である。
【図１３】図３に対する変形例の電子装置を示す平面図である。
【図１４】図３に対する他の変形例の電子装置を示す平面図である。
【図１５】図１４に示す電子装置の変形例を示す平面図である。
【図１６】図１５に示す基準電位用の配線のうち、配線１２ｇ３として示した配線に沿った拡大断面図である。
【図１７】図３に対する他の変形例を示す平面図である。
【図１８】図３に対する他の変形例を示す平面図である。
【図１９】図３に対する他の変形例を示す平面図である。
【図２０】図１８に対する変形例を示す平面図である。
【図２１】図９を用いて説明した配線経路の定義、およびこれと異なる配線経路の定義を模式的に示す説明図である。
【図２２】図２１に示す外部端子に示す外部端子内部の配線経路の一例を模式的に示す拡大断面図である。
【図２３】図３に対する検討例である電子装置の平面図である。
【図２４】図２３に対する変形例である電子装置の平面図である。
【図２５】図２３に示す電子装置において、ノイズ対策用のコンデンサとして電解コンデンサを使用した場合と、セラミックコンデンサを使用した場合との特性曲線を比較する説明図である。
【発明を実施するための形態】
【０００９】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１０】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１１】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１２】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１３】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１４】
（実施の形態）
＜電子装置の使用例＞
まず、図１を用いて、本実施の形態の電子装置の用途の一例について説明する。図１は、本実施の形態の電子装置によって電子部品を制御するシステムの構成例を模式的に示す説明図である。また、図２は、図１に示す電子装置のノイズ耐性を試験する試験装置の構成例を示す説明図である。
【００１５】
半導体装置の小型化および高機能化に伴い、半導体装置は、様々な機器に組み込まれ、制御用部品として使用されている。例えば、自動車や原動機付き二輪車を例に考えると、エンジンやモータなどの動力系の駆動制御、動力をタイヤに伝達する様々な部品の動作制御、照明やウィンカなどの光学部品の制御、あるいは、ドアや窓の動作制御など、様々な部品の制御に利用されている。半導体装置を利用して制御システムを構築することにより、制御システムを高機能化することができる。あるいは、半導体装置を利用して制御システムを構築することにより、制御システムを小型化することができる。
【００１６】
自動車や原動機付き二輪車のように大型の機器に制御用の電子装置を組み込む場合、制御の対象物である部品と、電子装置との距離が離れている場合が多い。例えば、制御対象である各部品の駆動回路などは、各部品の近傍に配置することが好ましい。一方、オペレータの操作性やメンテナンス性を考慮すると、制御回路などのコントローラ部品は、機器の一部に集約して配置する方が好ましい。この結果、制御回路と各部品との距離が長くなる。
【００１７】
本実施の形態のように、制御の対象物である部品と、電子装置との距離が離れている場合、部品と電子装置の間を何らかの方法で電気的に接続する必要がある。例えば、図１に示す制御システムでは、制御部品である電子装置ＥＤＶ１と、被制御部品である部品ＣＯＭ１と、が電線ＨＡＲ１を介して電気的に接続される。また、電源ＰＷＳ１と制御部品である電子装置ＥＤＶ１とが電線ＨＡＲ２を介して電気的に接続される。図１に示す電線ＨＡＲ１や電線ＨＡＲ２は、複数の配線経路を束ねた集合配線（ハーネス）であっても良い。
【００１８】
また、図１に示す被制御部品である部品ＣＯＭ１には、上記のように種々の変形例があるが、本実施の形態では、部品ＣＯＭ１の一例として、原動機付き二輪車に取り付けられる方向指示器を取り上げて説明する。また、電子装置ＥＤＶ１が有する半導体装置は、方向指示器の動作（点灯動作、消灯動作、あるいは点滅動作）を制御（リレー制御）する制御回路を備えている。
【００１９】
図１に示す例では、電源電位Ｖｃｃは、電源ＰＷＳ１から電子装置ＥＤＶ１に向かって電線ＨＡＲ２（電源線１１Ｖ）を介して伝送される。また、電子装置ＥＤＶ１からの出力電位（または出力信号）ＯＵＴは、電子装置ＥＤＶ１から部品ＣＯＭ１に向かって電線ＨＡＲ１（出力線１１Ａ）を介して伝送される。また、基準電位ＧＮＤは、電源ＰＷＳ１から部品ＣＯＭ１に向かって電線ＨＡＲ３を介して伝送される。これにより、図１に示す制御システムでは、電子装置ＥＤＶ１が備える制御回路により、部品ＣＯＭ１の駆動が制御される。
【００２０】
図１に示すように、制御部品と電源ＰＷＳ１、あるいは制御部品と被制御部品との間を電線ＨＡＲ１や電線ＨＡＲ２で接続する場合、制御回路の動作特性に対して、電線ＨＡＲ１や電線ＨＡＲ２から印加されるノイズが影響を与える場合がある。電線ＨＡＲ１や電線ＨＡＲ２の長さが長くなると、電線ＨＡＲ１、ＨＡＲ２に対して電磁波が印加される可能性が上昇する。したがって、制御システムの信頼性を向上させる観点からは、制御回路を有する電子装置ＥＤＶ１のノイズ耐性を向上させることが好ましい。
【００２１】
電子装置ＥＤＶ１に接続された電線から印加されるノイズによる制御回路の動作特性に対する影響は、例えば図２に示すような試験装置を用いて評価することができる。図２に示す試験装置は、試験対象品のイミュニティ試験を行う試験装置である。詳しくは、図２に示す試験装置で行う試験は、ＢＣＩ（Bulk Current Injection）試験と呼ばれ、ＩＳＯ規格（ＩＳＯ１１４５２−４）により定められたイミュニティ試験を行う試験装置である。
【００２２】
図２に示す試験装置では、試験対象品である電子装置ＥＤＶ１と電源ＰＷＳ２とを複数の電線ＨＡＲ４、ＨＡＲ５を介して電気的に接続する。また、電線ＨＡＲ４および電線ＨＡＲ５のそれぞれにおいて、電源ＰＷＳ２と電子装置ＥＤＶ１との間には、疑似電源回路網ＬＩＳＮ１が接続されている。また、電線ＨＡＲ４および電線ＨＡＲ５は束ねられ、電子装置ＥＤＶ１の近傍に配置されたコイル（注入プローブ）ＩＪＰ１に挿入されている。ＢＣＩ試験では、コイルＩＪＰ１に電流を流すことで疑似的にノイズを発生させて、試験対象品である電子装置ＥＤＶ１のノイズ耐性を評価する。
【００２３】
電子装置ＥＤＶ１のノイズ耐性を評価する場合、電子装置ＥＤＶ１からの出力信号を検出して評価しても良い。本実施の形態では、上記したように、図１に示す部品ＣＯＭ１は方向指示器である。このため、図２に示す例では、電線ＨＡＲ４の配線経路中にランプＬＡＭ１を配置して、ランプＬＡＭ１の点灯動作に基づいて電子装置ＥＤＶ１のノイズ耐性を評価している。例えば、コイルＩＪＰ１に電流を流した時、電子装置ＥＤＶ１がノイズ影響を受けることにより、ランプＬＡＭ１の点滅速度が変化する。そして、ランプＬＡＭ１の点滅速度が、予め設定された許容範囲（閾値）を超えた場合、電子装置ＥＤＶ１が誤動作したと判定することができる。
【００２４】
＜電子装置＞
次に、図１および図２に示す電子装置ＥＤＶ１の構成例について説明する。図３は、図２に示す電子装置の構造例を示す平面図である。また、図４は、図３に示す電子装置の反対側の面の平面図である。また、図５は、図３のＡ−Ａ線に沿った拡大断面図、図６は図３のＢ−Ｂ線に沿った拡大断面図である。また、図７は、図３に示すコンデンサの拡大断面図である。また、図８は、図３に示す電子装置の等価回路図である。
【００２５】
なお、図５や図６に示すように、本実施の形態では、複数の配線１２のそれぞれは、主面１０ｔ側に形成され、絶縁膜１０ＳＲに覆われている。しかし、配線１２の平面形状を明示的に示すため、図３および図４では、配線１２の輪郭を点線で示している。また、図８では、半導体チップ２１に形成された回路の例として、２個のバイポーラトランジスタを備える発振回路を示している。しかし、半導体チップ２１が備える回路には種々の変形例がある。例えば、発振回路以外の回路を備えていても良い。また例えば、トランジスタとして、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いても良い。
【００２６】
図３および図４に示すように、本実施の形態の電子装置ＥＤＶ１は、基材である配線基板１０に複数の部品が搭載され、各部品が配線１２を介して電気的に接続された構造体である。図３に示すように、電子装置ＥＤＶ１は、配線基板１０の主面１０ｔに搭載される半導体装置２０、およびコンデンサ３０を有している。また、図４に示すように、電子装置ＥＤＶ１は、配線基板１０の主面１０ｂに搭載されるコンデンサ４０、ダイオード５０および複数の外部端子（コネクタ）６０を有している。
【００２７】
配線基板１０は、図３に示す主面（面、表面、上面、半導体デバイス搭載面）１０ｔ、および主面１０ｔの反対側の主面（面、裏面、下面、外部端子搭載面）１０ｂ（図４参照）を有している。本実施の形態の例では、図５に示すように、配線基板１０は、絶縁材料から成る基材１０Ｂを有し、基材１０Ｂが主面１０ｔおよび主面１０ｂを備えている。基材１０Ｂの主面１０ｔおよび主面１０ｂのそれぞれは絶縁膜（ソルダレジスト膜）に覆われている。
【００２８】
また、配線基板１０は、複数の配線１２を備えている。図３に示すように、複数の配線１２には、半導体装置２０に電源電位を供給する電源線（配線経路）１１Ｖを構成する配線１２ｖが含まれる。また、複数の配線１２には、半導体装置２０から出力される電位（信号）が伝送される出力線（配線経路）１１Ａを構成する配線１２ａが含まれる。また、図３に示す例では、電源線１１Ｖおよび出力線１１Ａとは異なる配線経路１１Ｅにおいて、半導体装置２０と発振回路用のコンデンサ４０（図４参照）とを電気的に接続する配線１２ｅが含まれる。
【００２９】
なお、以下の説明では、電源線１１Ｖや出力線１１Ａなどの配線経路のそれぞれが、一本の配線１２ｖ、１２ａにより構成されており、配線１２ｖ、１２ａの一部分が、接続部１３、接続部１４、あるいは接続部１５になっていると見做して説明する。ただし、別の表現として、接続部１３、接続部１４、接続部１５およびこれらの接続部を電気的に接続する配線１２を、それぞれ別の部品として考えることもできる。この場合、電源線１１Ｖや出力線１１Ａなどの配線経路のそれぞれは、複数の配線１２ｖ、１２ａを介して接続される、接続部１３、接続部１４、および接続部１５を有していると表現できる。
【００３０】
また、本実施の形態では、複数の配線１２のそれぞれは、配線基板１０の主面１０ｔ側に形成されている。複数の配線１２のそれぞれは、例えば、銅などの金属材料により形成された金属パターンである。図５に示すように、複数の配線１２のそれぞれは、配線基板１０に搭載された複数の部品（例えば、半導体装置２０、コンデンサ３０、コンデンサ４０、ダイオード５０、および外部端子６０など）を電気的に接続するように、細長くパターニングされている。言い換えれば、複数の配線１２のそれぞれは、配線基板１０に搭載された複数の部品を電気的に接続するように延びる延在方向と、延在方向に直交する幅方向を有し、上記幅方向の長さは、上記延在方向の長さよりも短い。
【００３１】
また、複数の配線１２のそれぞれは、図５および図６に示すように、大部分が絶縁膜１０ＳＲに覆われている。また、絶縁膜１０ＳＲは一部に開口部が設けられ、配線１２の一部分が開口部において、絶縁膜１０ＳＲから露出している。また、配線１２のうち、絶縁膜１０ＳＲから露出する部分では、図５に示す半導体装置２０、コンデンサ３０および図６に示す外部端子６０の電極部分と電気的に接続されている。
【００３２】
言い換えれば、配線１２のうち、絶縁膜１０ＳＲから露出する部分は、配線基板１０に搭載された複数の部品（例えば、半導体装置２０、コンデンサ３０、コンデンサ４０、ダイオード５０、および外部端子６０など）を電気的に接続するための接続部（デバイス接続部、コンデンサ接続部、外部接続部）として機能する。図３に示す複数の接続部（デバイス接続部）１３、複数の接続部（コンデンサ接続部）１４、複数の接続部（外部端子接続部）１５、および複数の接続部（電子部品接続部）１６のそれぞれは、配線１２と一体に形成されている。
【００３３】
詳しくは、出力線１１Ａを構成する配線１２ａは、半導体装置２０の端子２２ａが接続される接続部１３ａ、コンデンサ３０の電極３１ａが接続される接続部１４ａ、および外部端子６０（図６参照）の電極（ピン）６１ａ（図４参照）が接続される接続部１５ａを有している。言い換えれば、接続部１３ａ、接続部１４ａおよび接続部１５ａのそれぞれは、配線１２ａを介して相互に電気的に接続されている。また、電源線１１Ｖを構成する配線１２ｖは、半導体装置２０の端子２２ｖ（図５参照）が接続される接続部１３ｖ（図５参照）、コンデンサ３０の電極３１ｖが接続される接続部１４ｖ、および外部端子６０（図６参照）の電極（ピン）６１ｖ（図４参照）が接続される接続部１５ｖを有している。言い換えれば、接続部１３ｖ、接続部１４ｖおよび接続部１５ｖのそれぞれは、配線１２ｖを介して相互に電気的に接続されている。
【００３４】
また、図３に示すように、配線基板１０の主面１０ｔ上には半導体装置２０が搭載されている。半導体装置２０は、図１に示す部品ＣＯＭ１を制御する制御回路を備えている。上記したように、本実施の形態の例では、図１に示す部品ＣＯＭ１は、原動機付き二輪車に取り付けられる方向指示器であり、半導体装置２０は、方向指示器の動作（点灯動作、消灯動作、あるいは点滅動作）を制御する制御回路を備えている。また、半導体装置２０は、上記制御回路が形成された半導体チップ２１（図５参照）、半導体チップ２１と電気的に接続される複数の端子（デバイス端子、リード端子）２２、および半導体チップ２１を封止する封止体（樹脂体）２３を有する、半導体パッケージである。
【００３５】
半導体装置２０は、複数の端子２２を介して、配線基板１０の配線１２ｖ、配線１２ａ、および配線１２ｅと電気的に接続されている。詳しくは、図３に示すように、半導体装置２０が有する複数の端子２２のうちの端子（リード端子）２２ａは、配線１２ａと電気的に接続され、出力線１１Ａの一部を構成する。端子２２ａは半田材２６を介して配線基板１０に形成された接続部（デバイス接続部）１３ａと電気的に接続されている。また、半導体装置２０が有する複数の端子２２のうちの端子２２ｖ（図５参照）は、配線１２ｖと電気的に接続され、電源線１１Ｖの一部を構成する。端子２２ｖは半田材２６を介して配線基板１０に形成された接続部（デバイス接続部）１３ｖと電気的に接続されている。また、半導体装置２０が有する複数の端子２２のうちの端子（リード端子）２２ｅは、配線１２ｅと電気的に接続される。端子２２ｅは、半田材２６を介して配線基板１０に形成された接続部（デバイス接続部）１３ｅと電気的に接続されている。
【００３６】
なお、図５に示す例では、半導体チップ２１は、ダイパッド２４上に搭載されている。半導体チップ２１は、ダイボンド材２５を介してダイパッド２４に固定されている。ダイボンド材２５は例えば半田材、あるいは導電性接着材などの導電性部材であって、半導体チップ２１はダイパッド２４と電気的に接続されている。また、ダイパッド２４は、半田材２６を介して配線基板１０の主面１０ｔに形成された接続部１３ｖと電気的に接続されている。つまり、本実施の形態の半導体装置２０が備えるダイパッド２４は、半導体チップ２１と接続部１３ｖとを電気的に接続する端子２２ｖとして機能している。
【００３７】
また、図３に示すように、配線基板１０の主面１０ｔ上にはコンデンサ３０が搭載されている。図８に示すように、コンデンサ３０は、一方の電極が電源線１１Ｖに接続され、他方の電極が出力線１１Ａに接続されている。電源線１１Ｖと出力線１１Ａの間にコンデンサ３０を接続すると、電源線１１Ｖまたは出力線１１Ａに流れるノイズをフィルタリングすることができる。コンデンサ３０のように電源線１１Ｖと出力線１１Ａとの間に並列接続で挿入され、電源線１１Ｖまたは出力線１１Ａに流れるノイズをフィルタリングするコンデンサをバイパスコンデンサと呼ぶ。
【００３８】
図３に示す例では、コンデンサ３０の電極３１ａが接続される接続部１３ａは、配線１２ａが延びる方向ＤＲ１の途中に配置されている。また、コンデンサ３０の電極３１ｖが接続される接続部１３ｖは、配線１２ｖが延びる方向ＤＲ１の途中に配置されている。また、コンデンサ３０は、方向ＤＲ１に対して交差する（図３では直交する）方向ＤＲ２に沿って電極３１ａと電極３１ｖとが並ぶように、配線１２ａと配線１２ｖとに跨って搭載されている。
【００３９】
図３に示すように、コンデンサ（チップコンデンサ）３０は、平面視において四角形を成す。また、コンデンサ３０は、二つの長辺（長側面）と、二つの短辺（短側面）と、を有する。また、コンデンサ３０は、互いに反対側の端部に設けられた電極３１ａおよび電極３１ｖを有する。本実施の形態の例では、二つの電極３１は、コンデンサ３０の長辺の延在方向において、互いに反対側の端部に位置している。また、コンデンサ３０は、電極３１ａと電極３１ｖの間に挟まれる本体部３２を有している。例えば図７に示すように、本体部３２は、絶縁層（誘電体層）３３を介して積層される、複数の導体板３４を有し、複数の導体板３４のそれぞれは、電極３１ａおよび電極３１ｖのうちの一方に接続されている。電極３１ａおよび電極３１ｖは、対向配置される複数の導体板間に形成された容量を外部に取り出すための外部電極端子として機能する。
【００４０】
図７に示す構造のコンデンサ３０は、セラミック製の絶縁層３３が用いられることが多く、セラミックコンデンサと呼ばれる。また、図７に示すようにコンデンサ３０は、配線基板１０の表面上に実装することができる、表面実装型の電子部品である。表面実装型の電子部品は、チップ部品（コンデンサ３０の場合はチップコンデンサ）とも呼ばれる。
【００４１】
一方、図４および図５に示すコンデンサ４０は、図示しない導体板に化学処理を施すことで、電極の表面に酸化膜などの絶縁膜（または半導体膜）を形成し、この絶縁膜を誘電体として利用するコンデンサである。コンデンサ４０は、表面処理が施された導体板を積層することで、所定の容量を得るものであるが、積層された導体板の隙間を埋めるように、電解液が充填されている。このため、コンデンサ４０の構造のコンデンサは、電解コンデンサと呼ばれる。電解コンデンサの場合、棒状の（ピンタイプの）電極４１（図４参照）を有している。本実施の形態では、コンデンサ４０の電極４１を配線基板１０の貫通孔に挿入し、挿入された部分を半田材で固定する。電極４１が挿入された部分には、接続部１６（図３参照）が設けられており、接続部１６と電極４１とは、半田材を介して電気的に接続される。
【００４２】
セラミックコンデンサであるコンデンサ３０は、電解コンデンサであるコンデンサ４０と比較して、体積および実装面積が小さい。また、コンデンサ３０の容量は、コンデンサ４０の容量より小さい。例えば、コンデンサ３０の容量は、０．１μＦ〜１０μＦ程度である。一方、コンデンサ４０の容量は、２２μＦ〜１００μＦ程度である。
【００４３】
なお、上記では、コンデンサ３０の構造の一例について説明したが、コンデンサ３０の構造や容量には種々の変形例がある。
【００４４】
また、図４に示すように、配線基板１０の主面１０ｂには複数の外部端子６０が搭載されている。外部端子６０は、電子装置ＥＤＶ１の外部インタフェース用の端子であって、電子装置の複数の配線１２と、図１に示す電線ＨＡＲ１、ＨＡＲ２とを電気的に接続するためのコネクタである。外部端子６０は、図１に示す電線ＨＡＲ１、ＨＡＲ２との接続性を考慮して、サイズが大きい部品になっている。例えば、本実施の形態では、外部端子６０の表面積は、図３に示すコンデンサ３０の表面積、および半導体装置２０の表面積よりも大きい。詳細は後述するが、本実施の形態のように、表面積が大きい外部端子６０を図１に示す電源線１１Ｖおよび出力線１１Ａの途中に挿入する場合、外部端子６０自身のノイズ影響を考慮する必要がある。
【００４５】
また、図４に示すように、配線基板１０の主面１０ｂには、コンデンサ４０、ダイオード５０などの電子部品が搭載されている。本実施の形態の例では、図８に示すように、コンデンサ４０の一方の電極は、出力線１１Ａに接続され、他方の電極は、電源線１１Ｖおよび出力線１１Ａとは異なる配線経路１１Ｅに接続されている。図８に示す例では、配線経路１１Ｅは、半導体チップ２１が備えるトランジスタの入力端子（ベース端子またはゲート端子）に接続されている。図８に示す回路は、出力線１１Ａから出力電位が供給されている状態（オン状態）と、出力電位が供給されていない状態（オフ状態）と、が交互に繰り返す、発振回路として動作する。図１に示すように、出力線１１Ａは負荷側である部品ＣＯＭ１に接続されており、部品ＣＯＭ１に供給される電位がオンオフ動作する。上記したように本実施の形態の例では、部品ＣＯＭ１は方向指示器なので、出力電位がオンオフ動作することにより、方向指示器が点滅動作をする。点滅動作の間隔は、図８に示すコンデンサ４０の容量値、および発振回路に含まれる抵抗値の値により決定される。
【００４６】
また、本実施の形態の例では、図８に示すようにダイオード５０のアノード電極が出力線１１Ａに接続され、カソード電極が電源線１１Ｖに接続されている。ダイオード５０は、棒状の（ピンタイプの）電極５１（図４参照）を有している。本実施の形態では、ダイオード５０の電極５１を配線基板１０の貫通孔に挿入し、挿入された部分を半田材で固定する。電極５１が挿入された部分には、接続部１６（図３参照）が設けられており、接続部１６と電極５１とは、半田材を介して電気的に接続される。なお、コンデンサ４０やダイオード５０などの電子部品は、電子装置ＥＤＶ１の仕様に応じて搭載される部品であって、電子装置ＥＤＶ１の回路によっては、搭載されていなくても良い。
【００４７】
＜ノイズとレイアウトの関係＞
次に、本実施の形態の電子装置に対する検討例を参照しながら、電子装置が有する半導体装置に対するノイズ影響と、配線基板上のレイアウトの関係について詳細に説明する。図２３は、図３に対する検討例である電子装置の平面図である。また、図２４は、図２３に対する変形例である電子装置の平面図である。また、図９は、図３に示す半導体装置およびコンデンサを取り除いた配線基板の平面図である。また、図１０は、図９に示すコンデンサ用の接続部の周辺を拡大して示す拡大平面図である。
【００４８】
なお、図２３および図２４では、導体パターン１２ｈａ、１２ｈｖ、１２ｈｅ、および外部端子６０の輪郭を点線で示している。また、図２３および図２４では、配線基板１０の裏面に配置されたコンデンサ４０およびダイオード５０のレイアウトの例について、回路記号を用いて模式的に示している。また、図９では、配線経路距離１１ａ１、１１ａ２、１１ｖ１、および配線経路距離１１ｖ２について、両矢印を付して模式的に示している。また、図１０では、図９に示す複数の配線１２のうち、配線１２ａおよび配線１２ｖ以外は図示を省略している。
【００４９】
本実施の形態のように、制御回路を備える半導体装置が搭載された電子装置の信頼性を向上させるためには、半導体装置に形成された制御回路の動作信頼性を向上させる必要がある。このため、半導体装置のノイズ耐性を向上させて、制御回路が安定的に動作するように構成する必要がある。
【００５０】
また、電子装置の汎用性を向上させる観点からは、比較的広い範囲の周波数帯において、ノイズの伝送を抑制可能なノイズ対策が好ましい。回路のノイズ耐性を向上させるためには、まず、ノイズ耐性を向上させる対象である周波数帯のうち、ノイズの伝搬量が大きくなる周波数帯において、回路のインピーダンス値を低減するようなバイパスコンデンサをノイズ対策の対象になる配線経路に接続する方法が有効である。ノイズ対策の対象になる二本の配線経路の間にコンデンサを接続することにより、コンデンサの静電容量の値に応じた周波数帯において、回路のインピーダンスを低減させることができる。
【００５１】
例えば、図３に示す例の場合、回路のノイズ伝搬に大きな影響を与える部品として、半導体装置２０が挙げられる。半導体装置２０の反共振周波数に近い周波数帯では、回路のインピーダンス値が急激に大きくなり、ノイズが伝搬され易くなる（言い換えればノイズ耐性が低下する）。反共振周波数とは、ある部品（上記の例の場合、半導体装置２０）を抵抗成分Ｒ、容量成分Ｃ、およびインダクタ成分Ｌの並列共振回路として考えた時の共振周波数の値ｆ０であって、ｆ０＝１／２π（ＬＣ）１／２の式により得られる。並列共振回路では、共振周波数において、流れる電流が互いに打ち消し合い、共振回路の外部からみると、電流値が最小になるので、見かけ上のインピーダンスが最大化する。
【００５２】
そこで、半導体装置２０の反共振周波数の近傍でインピーダンスを低減する電気的特性を有するバイパスコンデンサを、図８に示す電源線１１Ｖと出力線１１Ａとの間に挿入すれば、電源線１１Ｖや出力線１１Ａを介して伝搬される、半導体装置２０に起因するノイズの量を低減できる。ただし、本願発明者の検討によれば、配線およびバイパスコンデンサのレイアウトによっては、所定の周波数帯におけるインピーダンスの低減効果が得られないことが判った。この検討結果については後で詳細に説明する。
【００５３】
また、図１に示すように、電子装置ＥＤＶ１に電線を接続する場合、電線側（言い換えれば、図４に示す外部端子６０側）からのノイズが半導体装置２０に伝搬される影響を考慮する必要がある。また、図６に示すように、表面積が大きい外部端子６０（図６参照）を搭載する場合、外部端子６０自身のノイズ影響を考慮する必要がある。したがって、本実施の形態の回路のノイズ耐性を向上させるためには、半導体装置２０の反共振周波数に近い周波数帯、および外部端子６０（電線を接続した場合には電線の影響も考慮する）の反共振周波数に近い周波数帯においてインピーダンスを低減する必要がある。
【００５４】
そこで、本願発明者は、主要なノイズ源が複数ある場合のノイズ対策方法として、異なる周波数特性を有する複数のバイパスコンデンサを回路に接続し、複数のノイズ源の反共振周波数のそれぞれに近い周波数帯におけるノイズ耐性を向上させる方法について検討した。この場合、複数のノイズ源の反共振周波数の差が大きければ、複数種類の反共振周波数のそれぞれに対応したバイパスコンデンサを接続することができる。また、低い周波数でのノイズフィルタリングを行う場合には、回路にノイズフィルタリング用のインダクタを挿入しても良い。
【００５５】
なお、本実施の形態のように、複数の配線が互いに沿って延びるように並走させる場合、隣り合う配線間に容量結合が生じる。そこで、並走するペア配線の間に生じる容量をバイパスコンデンサとして利用する技術について検討した。しかし、例えば、配線幅を０．２ｍｍ、配線間距離を０．１ｍｍとして、並走する二つの配線以外の影響を無視して考えた場合、並走距離（二つの配線が互いに沿うように延びる距離）が３０ｍｍとした場合でも、０．８ｐＦ（ピコファラッド）程度の容量値になる。この程度の容量値では、ノイズフィルタリング用のバイパスコンデンサとしての効果が得られ難い。したがって、ノイズフィルタリング用のバイパスコンデンサを設ける場合、セラミックコンデンサや電解コンデンサなど、０．００１μＦ以上の容量が得られるコンデンサを使用することが好ましい。
【００５６】
また、ノイズ対策用の電子部品の数が増加すると、電子部品を配線基板上に搭載するためのスペースが必要になる。そこで、本願発明者はノイズ対策部品の数の削減について検討を行った。この検討の結果、例えば図３に示す本実施の形態の電子装置ＥＤＶ１のように、配線基板１０における、バイパスコンデンサ（コンデンサ３０）と配線１２ｖ、１２ａのレイアウトを工夫することにより、コンデンサ３０のインピーダンス低減効果によって、半導体装置２０に起因するノイズの伝搬、および外部端子６０（図４参照）に起因するノイズの伝搬を低減できることが判った。
【００５７】
以下、図２３に示す検討例の電子装置Ｅｈ１と、図３に示す本実施の形態の電子装置ＥＤＶ１を参照しながら説明する。なお、以下の説明では、電子装置Ｅｈ１に関し、図３に示す電子装置ＥＤＶ１との相違点を中心に説明する。したがって、電子装置Ｅｈ１に関し、以下で説明する部分以外の部分は、上記した電子装置ＥＤＶ１の説明と同様である。
【００５８】
図２３に示す電子装置Ｅｈ１は、配線基板１０ｈに形成された電源線１１Ｖ、出力線１１Ａおよび配線経路１１Ｅのパターンの形状、および配線基板１０ｈに搭載された電子部品の位置関係が図３に示す電子装置ＥＤＶ１と相違する。
【００５９】
電子装置Ｅｈ１では、電源線１１Ｖを構成する導体パターン１２ｈｖ、および出力線１１Ａを構成する導体パターン１２ｈａのそれぞれは、大面積の導体パターンになっている。配線基板１０ｈの主面１０ｔの大部分（少なくとも半分以上であって、図２３に示す例では２／３以上）は、導体パターン１２ｈｖまたは導体パターン１２ｈａにより覆われている。
【００６０】
また、図３に示す電子装置ＥＤＶ１の場合、配線１２ｖおよび配線１２ａのそれぞれの延在方向に沿って、外部端子６０（図４参照）、コンデンサ３０、および半導体装置２０が順に接続されている。一方、図２３に示す電子装置Ｅｈ１の場合、電子装置ＥＤＶ１程明確な接続順序は無いが、部品の配置としては、コンデンサ３０と外部端子６０との間に半導体装置２０が配置されている。なお、電子装置Ｅｈ１の場合にも、回路の接続関係としては、図８に示す電子装置ＥＤＶ１の回路図と同様に表すことができる。
【００６１】
電子装置Ｅｈ１の場合、導体パターン１２ｈｖおよび導体パターン１２ｈａの面積を大きくすることで、電源線１１Ｖおよび出力線１１Ａの抵抗値を低減することができる。ところが、電子装置Ｅｈ１について図２に示すノイズ耐性の試験を行った結果、一部の周波数帯において、制御回路の誤動作が発生することが判った。
【００６２】
上記の試験において、制御回路の誤動作が発生した理由としては以下の理由が考えられる。すなわち、電子装置Ｅｈ１のように、半導体装置２０と外部端子６０との間にコンデンサ３０が設けられていない場合、コンデンサ３０を介さずにノイズが伝搬されてしまうため、コンデンサ３０によるノイズ低減の効果が得られなかったと考えられる。
【００６３】
次に、図２４に示すように、半導体装置２０と外部端子６０との間にコンデンサ３０を配置した電子装置Ｅｈ２について、ノイズ伝搬量の低減効果の評価を行った。図２４に示す電子装置Ｅｈ２は、コンデンサ３０の配置が異なっている点、および外部端子６０が配線上に搭載されている点で図２３に示す電子装置Ｅｈ１と相違する。上記相違点以外は、図２３に示す電子装置Ｅｈ１と同様なので、重複する説明は省略する。
【００６４】
ノイズ伝搬量の低減効果は、図２を用いて説明した試験方法の他、周波数と回路のインピーダンスの相関図を用いて評価することができる。すなわち、インピーダンスが局所的に高くなる周波数があればその周波数帯ではノイズが伝搬され易いことを意味する。また、周波数とインピーダンスの相関図において、反共振周波数の近傍におけるインピーダンスのピーク値が小さくなれば、ノイズ耐性が向上したと考えることができる。
【００６５】
図２４に示す電子装置Ｅｈ２の場合、図２３に示す電子装置Ｅｈ１と比較すると、周波数とインピーダンスの相関図において、インピーダンスのピーク値を若干ではあるが、低減できることが判った。これは、半導体装置２０と外部端子６０との間にコンデンサ３０を配置することにより、コンデンサを介さずに伝搬されるノイズの量を低減できたためと考えられる。したがって、コンデンサ３０を迂回して、外部端子６０と半導体装置２０とを電気的に接続する経路を少なくすれば、コンデンサ３０によるインピーダンスの低減効果を増加させることができる。
【００６６】
また、本願発明者の検討によれば、図２４に示す電子装置Ｅｈ２に対して、さらにノイズ耐性を向上させる余地があることが判った。本願発明者は、バイパスコンデンサが挿入される二つの配線経路間の位相差に着目した。例えば、図２４に示す電子装置Ｅｈ２の場合、外部端子６０に接続される接続部１５からコンデンサ３０に接続される接続部１４までの経路は、電源線１１Ｖおよび出力線１１Ａのそれぞれの配線経路距離が短いので、外部端子６０とコンデンサ３０との間での位相差の発生を抑制できる。しかし、コンデンサ３０と半導体装置２０との間では、導体パターン１２ｈｖ、１２ｈａのパターン幅が太く、伝送経路が安定しないため、電源線１１Ｖと出力線１１Ａとの間で位相差が発生し易い。この結果、半導体装置２０に電源線１１Ｖと出力線１１Ａとの位相差に起因するノイズが伝搬され易くなって、電子装置Ｅｈ２全体としてのノイズ耐性が低下する原因となる。
【００６７】
一方、図３に示すように、本実施の形態の電子装置ＥＤＶ１では、電源線１１Ｖを構成する配線１２ｖと出力線１１Ａを構成する配線１２ａとが互いに沿って延びるように配置されている。なお、図３に示すように、外部端子６０（図４参照）に接続される接続部１５と重なる部分では、配線１２ｖと配線１２ａは互いに異なる方向に延びている。しかし、コンデンサ３０と半導体装置２０とを接続する接続部１４と接続部１３との間では、配線１２ｖと配線１２ａとは互いに沿って延びている。また、外部端子６０とコンデンサ３０とを接続する接続部１４と接続部１５の間の大部分において、配線１２ｖと配線１２ａとが互いに沿って延びている。詳しくは、接続部１４と接続部１５（接続部１４までの配線経路距離が最も近い接続部１５）の間の領域では、配線１２ｖと配線１２ａの配線経路のうちの半分以上において、配線１２ｖと配線１２ａとが互いに沿って延びている。
【００６８】
このように、配線１２ｖと配線１２ａとが互いに沿って延びるように配置されていれば、電源線１１Ｖと出力線１１Ａとの間で位相差が生じることを抑制できる。この結果、電子装置ＥＤＶ１ではノイズ耐性を向上させることができる。
【００６９】
また、半導体装置２０にノイズが伝搬されることを抑制する観点からは、コンデンサ３０と半導体装置２０との間で位相差が生じることを抑制するのが特に重要である。そこで、コンデンサ３０と半導体装置２０との配線経路距離はできるだけ短くすることが好ましい。一方、コンデンサ３０と外部端子６０（図４参照）との配線経路距離が長くなった場合、コンデンサ３０と外部端子６０との間で位相差が生じる可能性はある。しかし、コンデンサ３０と外部端子６０との間で位相差が生じた場合でも、その位相差に起因するノイズが極端に大きくなければ、コンデンサ３０によりノイズ成分はフィルタリングされる。したがって、位相差に起因するノイズが、半導体装置２０に伝搬されることは抑制できる。つまり、コンデンサ３０と外部端子６０との間の配線経路距離を短くすることは、コンデンサ３０と半導体装置２０の配線経路距離を短くすることより優先順位が低い。
【００７０】
また、詳細は後述するが、本実施の形態の電子装置ＥＤＶ１では、コンデンサ３０と外部端子６０との間の配線経路距離を調整することにより、半導体装置２０側の反共振周波数の値と外部端子６０側の反共振周波数の値とが近くなるようにして、一つのコンデンサ３０により両方の反共振周波数付近でのインピーダンスを低減している。
【００７１】
このため、本実施の形態では、図３に示すコンデンサ３０と半導体装置２０とを接続する配線経路の配線経路距離が、コンデンサ３０と外部端子６０とを接続する配線経路距離よりも短くなっている。詳しくは、図９に示す配線１２ａのうち、接続部１３ａと接続部１４ａとの間の配線経路距離１１ａ１は、接続部１５ａと接続部１４ａとの間の配線経路距離１１ａ２、および配線１２ｖの接続部１５ｖと接続部１４ｖとの間の配線経路距離１１ｖ２、のそれぞれよりも短い。また、図９に示す配線１２ａのうち、接続部１３ｖと接続部１４ｖとの間の配線経路距離１１ｖ１は、接続部１５ｖと接続部１４ｖとの間の配線経路距離１１ｖ２、および配線１２ａの接続部１５ａと接続部１４ａとの間の配線経路距離１１ａ２、のそれぞれよりも短い。
【００７２】
なお、図９に示すように各接続部間の配線経路距離は、各接続部の中心を結ぶ経路距離として定義される。また、図９に示すように接続部１５ａが複数個ある場合には、複数の接続部１５ａのうち、最も接続部１４ａまでの配線経路距離が短い接続部１５ａから接続部１４ａまでの経路距離が、配線経路距離１１ａ２として定義される。同様に、接続部１５ｖが複数個ある場合には、複数の接続部１５ｖのうち、最も接続部１４ｖまでの配線経路距離が短い接続部１５ｖから接続部１４ｖまでの経路距離が、配線経路距離１１ｖ２として定義される。
【００７３】
本実施の形態のように、図３に示すコンデンサ３０と半導体装置２０とを接続する配線１２の配線経路距離を短くすれば、コンデンサ３０と半導体装置２０との間で配線１２ａと配線１２ｖとの間に位相差が生じることを抑制できる。例えば位相差を生じにくくする観点からは、各配線経路のインピーダンスを揃えることが好ましいので、図９に示す配線経路距離１１a１と配線経路距離１１ｖ１とが等しくなっていることが特に好ましい。しかし、接続部１３ａ、１３ｖの位置および形状は、半導体装置２０（図３参照）の端子２２（図３および図５参照）の構造に対応して決定される。このため、図９に示すように配線経路距離１１a１と配線経路距離１１ｖ１とが等しくならない場合もある。しかし、本実施の形態によれば、配線経路距離１１a１と配線経路距離１１ｖ１はそれぞれ短いので、大きな位相差は生じにくい。したがって、本実施の形態によれば、図３に示すコンデンサ３０と半導体装置２０とを接続する配線経路に生じる位相差に起因するノイズ耐性の低下を抑制できる。
【００７４】
また、本願発明者の検討によれば、図９に示す配線経路距離１１ａ１、１１ｖ１を固定して、配線経路距離１１ａ２、１１ｖ２の長さを調節することにより、図３に示す半導体装置２０側および図４に示す外部端子６０側の反共振周波数を近づけることで、ノイズ対策用のコンデンサ３０の数を減らせることが判った。
【００７５】
上記したように、半導体装置２０側および外部端子６０側の両方に、ノイズ影響が大きい部品が存在する場合、複数の反共振周波数のそれぞれに対してノイズ対策を施す必要がある。また、複数の反共振周波数のそれぞれの値が近い値になると、お互いの影響により、回路のインピーダンス値が反共振周波数の近傍でさらに大きくなる。このため、複数の
反共振周波数が存在する回路のノイズ耐性を向上させるためには、複数の反共振周波数の値が離れた値になるようにして、複数の反共振周波数のそれぞれに対応したインピーダンス低減特性（言い換えれば容量値）を備えるバイパスコンデンサを接続する方法が考えられる。
【００７６】
しかし、本願発明者の検討によれば、本実施の形態のように、コンデンサ３０を迂回して、外部端子６０と半導体装置２０とを電気的に接続する経路を少なくすれば、複数の反共振周波数の値が近い場合でも、コンデンサ３０によりインピーダンスを低減できることが判った。すなわち、本実施の形態の電子装置ＥＤＶ１では、一つのコンデンサ３０で半導体装置２０側の反共振周波数に係るインピーダンスの増加と、外部端子６０側の反共振周波数に係るインピーダンスの増加を抑制している。例えば、本実施の形態の場合、図３に示す半導体装置２０側の反共振周波数は、２６５ＭＨｚ（メガヘルツ）程度である。この時、図９に示す配線経路距離１１ａ２および配線経路距離１１ｖ２の長さを調整すると、配線１２ａ、１２ｖのインダクタンスが変化するので、外部端子６０側の反共振周波数の値を調整することができる。
【００７７】
このように、ノイズ対策用の電子部品（コンデンサ３０）の数を低減できれば、電子部品の実装面積を小さくできるので、配線基板１０の平面サイズを低減できる。あるいは、配線基板１０が備える複数の配線１２のレイアウトの自由度が増加するので、配線経路距離１１ａ１、１１ａ２、１１ｖ１、および配線経路距離１１ｖ２の関係を調整しやすくなる。言い換えれば、複数の反共振周波数の値が調整しやすくなる。また、電子部品の数が減少することにより、電子装置ＥＤＶ１は組み立てが容易になるので、製造効率が向上する。また、電子部品の数が減少することにより、一部の部品の故障による回路の信頼性低下を防止できる。
【００７８】
また、本実施の形態では、図３に示す配線１２のうち、コンデンサ３０の電極３１に接続される接続部１４の幅が、配線１２の延在部の幅よりも狭くなっている。詳しくは、以下のように表現できる。
【００７９】
図１０に示すように、出力線１１Ａを構成する配線１２ａは、接続部１４ａと接続部１５ａ（図９参照）の間に配置され、方向ＤＲ１に沿って延びる延在部１７ａ１を有している。また、電源線１１Ｖを構成する配線１２ｖは、接続部１４ｖと接続部１５ｖ（図９参照）の間に配置され、方向ＤＲ１に沿って延びる延在部１７ｖ１を有している。ここで、接続部１４ａの方向ＤＲ１に直交する方向ＤＲ２における幅１４ｗａは、延在部１７ａ１の方向ＤＲ２における幅１７ｗａ１よりも狭い。また、接続部１４ｖの方向ＤＲ１における幅１４ｗｖは、延在部１７ｖ１の方向ＤＲ２における幅１７ｗｖ１よりも狭い。
【００８０】
電源線１１Ｖや出力線１１Ａのインピーダンスを低減させる観点からは、配線１２ｖや配線１２ａの幅は、ある程度太い方が良い。また、配線パターンの加工精度を考慮しても、ある程度太いパターンの方がパターニングし易い。一方、図３に示すコンデンサ３０を介さずに（言い換えれば、コンデンサ３０によりフィルタリングされずに）伝搬するノイズの量を低減する観点からは、コンデンサ３０と配線１２との接続部分を迂回する経路をできる限り少なくすることが好ましい。
【００８１】
そこで、本実施の形態では、図１０に示すように接続部１４ａの幅１４ｗａ、および接続部１４ｖの幅１４ｗｖのそれぞれを局所的に狭くすることで、コンデンサ３０（図３参照）と配線１２との接続部分を迂回する経路を低減している。また、配線１２ａのうち、配線経路距離が長い延在部１７ａ１の幅１７ｗａ１を太くすることで、出力線１１Ａのインピーダンスを低減できる。同様に、配線１２ｖのうち、配線経路距離が長い延在部１７ｖ１の幅１７ｗｖ１を太くすることで、電源線１１Ｖのインピーダンスを低減できる。
【００８２】
また、図１０に示す例では、接続部１４の幅は、接続部１４と接続部１３との間の延在部の幅よりも狭い。詳しくは、図１０に示すように、出力線１１Ａを構成する配線１２ａは、接続部１４ａと接続部１３ａの間に配置され、方向ＤＲ１に沿って延びる延在部１７ａ２を有している。また、電源線１１Ｖを構成する配線１２ｖは、接続部１４ｖと接続部１３ｖの間に配置され、方向ＤＲ１に沿って延びる延在部１７ｖ２を有している。ここで、接続部１４ａの方向ＤＲ２における幅１４ｗａは、延在部１７ａ２の方向ＤＲ２における幅１７ｗａ２よりも狭い。また、接続部１４ｖの方向ＤＲ１における幅１４ｗｖは、延在部１７ｖ２の方向ＤＲ２における幅１７ｗｖ２よりも狭い。
【００８３】
このように、延在部１７ａ２の幅１７ｗａ２を接続部１４ａの幅１４ｗａよりも太くし、延在部１７ｖ２の幅１７ｗｖ２を接続部１４ｖの幅１４ｗｖよりも太くすることで、図３に示す半導体装置２０とコンデンサ３０とを接続する配線経路のインピーダンスを低減できる。
【００８４】
また、本実施の形態では、配線１２ａの接続部１４ａの幅１４ｗａは、配線１２ｖの延在部１７ｖ１の幅１７ｗｖ１および延在部１７ｖ２の幅１７ｗｖ２よりも狭くなっている。また、配線１２ｖの接続部１４ｖの幅１４ｗｖは、配線１２ａの延在部１７ａ１の幅１７ｗａ１および延在部１７ａ２の幅１７ｗａ２よりも狭くなっている。
【００８５】
また、図１０に示すように、配線１２ａの接続部１４ａの幅１４ｗａは、半導体装置２０（図３参照）の端子２２ａ（図３参照）に接続される接続部１３ａの方向ＤＲ２における幅１３ｗａよりも狭い。接続部１４ａの幅１４ｗａが十分に狭ければ、接続部１３ａの幅１３ｗａを太くしてもノイズ成分がコンデンサ３０（図３参照）を迂回する配線経路は生じない。また、接続部１３ａの幅１３ｗａを太くすることにより、図３に示す端子２２ａの実装信頼性を向上させることができる。
【００８６】
同様に、配線１２ｖの接続部１４ｖの幅１４ｗｖは、半導体装置２０（図５参照）の端子２２ｖ（図５参照）に接続される接続部１３ｖの方向ＤＲ２における幅１３ｗｖ（図９参照）よりも狭い。接続部１３ｖは、図５に示す半導体装置２０に電源電位を供給する経路として機能するほか、半導体装置を固定する固定部としても機能する。したがって接続部１３ｖの幅１３ｗｖを太くすることにより、接続部１３ｖの面積が増大するので、半導体装置２０の実装信頼性が向上する。
【００８７】
なお、図示は省略するが、本実施の形態に対する変形例として、図１０に示す幅１４ｗａが幅１７ｗａ１や幅１７ｗａ２と同じ、あるいは、幅１７ｗａ１や幅１７ｗａ２より広くても良い。また、図１０に示す幅１４ｗｖが幅１７ｗｖ１や幅１７ｗｖ２と同じ、あるは幅１７ｗｖ１や幅１７ｗｖ２より広くても良い。例えば、図３に示すコンデンサ３０の電極３１の実装面のサイズによっては、幅１４ｗａ、１４ｗｖをできる限り小さくしても、幅１７ｗａ１、１７ｗａ２、１７ｗｖ１、１７ｗｖ２と同程度になる場合も考えられる。
【００８８】
次に、周波数とインピーダンスの相関図を用いて、ノイズ耐性を向上させる効果について説明する。図１１は、セラミックコンデンサと、アルミ電解コンデンサの周波数とインピーダンスに係る特性曲線を示す説明図である。また、図１２は、図３に示す電子装置において、ノイズ対策用のコンデンサとして電解コンデンサを使用した場合と、セラミックコンデンサを使用した場合との特性曲線を比較する説明図である。また、図２５は、図２３に示す電子装置において、ノイズ対策用のコンデンサとして電解コンデンサを使用した場合と、セラミックコンデンサを使用した場合との特性曲線を比較する説明図である。
【００８９】
なお、図１１、図１２、および図２５のそれぞれは、横軸に周波数、縦軸にインピーダンスをそれぞれ対数目盛で表した両対数グラフである。また、図１１では、一例として、３３μＦ（マイクロファラッド）のセラミックコンデンサの特性曲線３０Ｃを実線で示し、３３μＦのアルミ電解コンデンサの特性曲線３０Ｅを点線で示している。同様に、図１２および図２５でもバイパスコンデンサとして、セラミックコンデンサを用いた特性曲線を実線で、電解コンデンサを用いて特性曲線を点線で示している。
【００９０】
本実施の形態では、図３に示すように、ノイズ対策用のバイパスコンデンサとして、セラミックコンデンサを用いている。セラミックコンデンサの場合、例えば、同じ容量の電解コンデンサと比較して、等価直列抵抗（ＥＳＲ）や寄生インダクタンス（ＥＳＬ）の値を小さくすることができる。このため、周波数が高い領域では特に、セラミックコンデンサの方が、インピーダンス低減効果が高い。例えば、図１１に示す例では、１０ｋＨｚ（キロヘルツ）程度以上の周波数帯において、特性曲線３０Ｃの方が特性曲線３０Ｅよりインピーダンスが小さくなる。つまり、１０ｋＨｚよりも大きい周波数帯においては、セラミックコンデンサの方が電解コンデンサよりもノイズ耐性を低減させ易いことが判る。
【００９１】
なお、図１１に示す例では、一例として３３μＦのコンデンサの特性曲線を示しているが、容量値が等しければ、セラミックコンデンサと電解コンデンサの特性曲線の関係は、他の容量値であっても図１１に示す例と同様である。すなわち、１０ｋＨｚを超えるような周波数帯では、セラミックコンデンサの方が電解コンデンサよりもノイズ耐性を低減させ易い。
【００９２】
また、図２５に示すように、図２３に示す電子装置Ｅｈ１が有するコンデンサ３０の位置にノイズ対策用のバイパスコンデンサを接続する場合、セラミックコンデンサと電解コンデンサとでは、インピーダンスの低減効果に大きな差は生じない。一方、図１２に示すように図３に示す電子装置ＥＤＶ１が有するコンデンサ３０の位置にノイズ対策用のバイパスコンデンサを接続する場合、電解コンデンサよりセラミックコンデンサの方がインピーダンスを大幅に低減させることができる。例えば、図１２に示す例では、特性曲線３０Ｃにおけるインピーダンス値のピーク３０ＣＰは、特性曲線３０Ｅにおけるインピーダンス値のピーク３０ＥＰに対して、半分以下になっている。また、特性曲線３０Ｃは、ピーク３０ＣＰ以外の周波数帯においても、特性曲線３０ＥＰと比較して、インピーダンス値が低減している。
【００９３】
図２５と図１２の比較により、本実施の形態のように、ノイズをフィルタリングし易い構造でコンデンサ３０（図３参照）を接続する場合、特に、セラミックコンデンサを用いると有効であることが判る。
【００９４】
また、図１２に示すピーク３０ＣＰのインピーダンスは、図２５に示すピーク３０ＣＰｈやピーク３０ＥＰｈと比較して、１／１０以下（例えばピーク３０ＣＰはピーク３０ＣＰｈの７％程度）になっている。また、図１２に示すピーク３０ＥＰのインピーダンスは、図２５に示すピーク３０ＣＰｈやピーク３０ＥＰｈと比較して、１／５以下（例えばピーク３０ＥＰはピーク３０ＣＰｈの１７％程度）になっている。このように、本実施の形態によれば、反共振周波数の周辺でピークになるインピーダンスの値を低減できるので、電子装置のノイズ耐性を向上させることができる。
【００９５】
（変形例）
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９６】
例えば上記実施の形態で説明した電子装置ＥＤＶ１は、図８に示すように発振回路を構成するコンデンサ４０やダイオード５０が出力線１１Ａに接続されている。しかし、コンデンサ４０やダイオード５０は、回路によっては接続されていなくても良い。図１３は図３に対する変形例の電子装置を示す平面図である。
【００９７】
図１３に示す電子装置ＥＤＶ２は、外部端子６０用の接続部１５とコンデンサ３０用の接続部１４との間、およびコンデンサ３０の接続部１４と半導体装置２０用の接続部１３との間に、他の電子部品が接続されていない点で図３〜図８に示す電子装置ＥＤＶ１と相違する。
【００９８】
詳しくは、電子装置ＥＤＶ２が備える出力線１１Ａを構成する配線１２ａは、接続部１５ａと接続部１４ａとの間に他の電子部品（外部端子６０およびコンデンサ３０以外の電子部品）が接続されていない。また、電子装置ＥＤＶ２が備える電源線１１Ｖを構成する配線１２ｖは、接続部１５ｖと接続部１４ｖとの間に他の電子部品（外部端子６０およびコンデンサ３０以外の電子部品）が接続されていない。これにより、外部端子６０とバイパスコンデンサであるコンデンサ３０との間の配線経路において、出力線１１Ａと電源線１１Ｖとの間に他の電子部品に起因する位相差が生じることを抑制できる。
【００９９】
また、電子装置ＥＤＶ２が備える出力線１１Ａを構成する配線１２ａは、接続部１３ａと接続部１４ａとの間に他の電子部品（半導体装置２０およびコンデンサ３０以外の電子部品）が接続されていない。また、電子装置ＥＤＶ２が備える電源線１１Ｖを構成する配線１２ｖは、接続部１３ｖと接続部１４ｖとの間に他の電子部品（半導体装置２０およびコンデンサ３０以外の電子部品）が接続されていない。これにより、半導体装置２０とバイパスコンデンサであるコンデンサ３０との間の配線経路において、出力線１１Ａと電源線１１Ｖとの間に他の電子部品に起因する位相差が生じることを抑制できる。
【０１００】
また、図３に示す電子装置ＥＤＶ１の例では、出力線１１Ａと電源線１１Ｖとを跨ぐようにコンデンサ３０を搭載した実施態様を説明した。しかし、バイパスコンデンサを搭載する二つの配線経路の例には、種々の変形例がある。図１４は、図３に対する他の変形例の電子装置を示す平面図である。なお、図１４では、電源線１１Ｖ、出力線１１Ａ、および基準電位線（配線経路、入力線）１１Ｇのそれぞれの区別を見やすくするため、平面図であるが、各配線経路にハッチングを付して示している。
【０１０１】
図１４に示す電子装置ＥＤＶ３が有する半導体装置２０Ａは、端子２２の数、およびレイアウトが図３に示す電子装置ＥＤＶ１が備える半導体装置２０と相違する。半導体装置２０Ａは、電源電位を供給するための端子２２ｖを複数個備えている。また、半導体装置２０Ａは、封止体の一方の側面から複数の端子２２ｖが突出し、封止体の反対側の側面から別の複数の端子２２が突出する、所謂ＳＯＰ（Small Outline Package）の構造になっている。また、図１４に示す電子装置ＥＤＶ３は、電源線１１Ｖ、出力線１１Ａに加えて、半導体装置２０Ａに基準電位ＧＮＤ（図１参照）を供給する基準電位線１１Ｇを備えている点で、図３に示す電子装置ＥＤＶ１と相違する。また、電子装置ＥＤＶ１は、出力線１１Ａと基準電位線１１Ｇとの間、および電源線１１Ｖと基準電位線１１Ｇとの間のそれぞれに、コンデンサ３０が接続されている。詳しくは、配線１２ａと配線１２ｇ１に跨ってコンデンサ３０ａｇが搭載され、配線１２ｖと配線１２ｇ２に跨ってコンデンサ３０ｖｇが搭載されている。
【０１０２】
図１４に示す例では、基準電位線１１Ｇは、配線１２ａに沿って延びる配線１２ｇ１と、配線１２ｖに沿って延びる配線１２ｇ２とを有している。配線１２ｇ１と配線１２ｇ２とは、図１４に示す例では、配線１２ｇ１と配線１２電気的に接続されている。ただし、変形例として、配線１２ｇ１および配線１２ｇ２がそれぞれ独立して外部端子６０および半導体装置２０に接続されていても良い。また、配線１２ｇ１および配線１２ｇ２のそれぞれは、半導体装置２０の端子２２ｇが接続される接続部１３ｇ、コンデンサ３０の電極３１ｇが接続される接続部１４ｇ、および外部端子６０が接続される接続部１５ｇを有している。言い換えれば、接続部１３ｇ、接続部１４ｇおよび接続部１５ｇのそれぞれは、配線１２ｇ１および配線１２ｇ２を介して相互に電気的に接続されている。
【０１０３】
電子装置ＥＤＶ３の場合、出力線１１Ａを構成する配線１２ａと、基準電位線１１Ｇを構成する配線１２ｇ１とが互いに沿って延びるように配置されている。また、電源線１１Ｖを構成する配線１２ｖと基準電位線１１Ｇを構成する配線１２ｇ２とが互いに沿って延びるように配置されている。そして、出力線１１Ａと基準電位線１１Ｇから成るペアの配線経路、および電源線１１Ｖと基準電位線１１Ｇから成るペアの配線経路は、それぞれ図３に示す電子装置ＥＤＶ１を用いて説明した出力線１１Ａと電源線１１Ｖからなるペアの配線経路と同様のノイズ対策が施されている。
【０１０４】
すなわち、配線１２ａは、接続部１５ａと接続部１３ａとの間に、コンデンサ３０ａｇが接続される接続部１４ａを備えている。また、配線１２ｇ１は、接続部１５ｇと接続部１３ｇとの間に、コンデンサ３０ａｇが接続される接続部１４ｇを備えている。また、配線１２ａのうち、接続部１３ａと接続部１４ａとの配線経路距離は、接続部１４aと接続部１５ａとの配線経路距離、および接続部１４ｇと接続部１５ｇとの配線経路距離より短い。また、配線１２ｇ１のうち、接続部１３ｇと接続部１４ｇとの配線経路距離は、接続部１４aと接続部１５ａとの配線経路距離、および接続部１４ｇと接続部１５ｇとの配線経路距離より短い。
【０１０５】
したがって、出力線１１Ａと基準電位線１１Ｇから成るペアの配線経路では、図３に示す電子装置ＥＤＶ１で説明した出力線１１Ａと電源線１１Ｖとから成るペアの配線経路と同様に、ノイズ耐性を向上させることができる。
【０１０６】
また、図１４に示すように、配線１２ｖは、接続部１５ｖと接続部１３ｖとの間に、コンデンサ３０ｖｇが接続される接続部１４ｖを備えている。また、配線１２ｇ２は、接続部１５ｇと接続部１３ｇとの間に、コンデンサ３０ｖｇが接続される接続部１４ｇを備えている。また、配線１２ｖのうち、接続部１３ｖと接続部１４ｖとの配線経路距離は、接続部１４ｖと接続部１５ｖとの配線経路距離、および接続部１４ｇと接続部１５ｇとの配線経路距離より短い。また、配線１２ｇ２のうち、接続部１３ｇと接続部１４ｇとの配線経路距離は、接続部１４ｖと接続部１５ｖとの配線経路距離、および接続部１４ｇと接続部１５ｇとの配線経路距離より短い。
【０１０７】
したがって、電源線１１Ｖと基準電位線１１Ｇから成るペアの配線経路では、図３に示す電子装置ＥＤＶ１で説明した出力線１１Ａと電源線１１Ｖとから成るペアの配線経路と同様に、ノイズ耐性を向上させることができる。
【０１０８】
また、図１４に示すように、半導体装置２０が、複数の電源電位用の端子２２ｖを有していても良い。図１４に示す例では、配線１２ｖは、半導体装置２０と接続する先端部分に複数の接続部１３ｖを有している。また、図１４に示す例では、配線１２ｖは、複数の接続部１３ｖと一つの接続部１４ｖとの間に分岐部１２ｊｃを有している。配線１２ｖのように配線１２を途中で分岐する場合には、接続部１４ｖから複数の接続部１３ｖまでの配線経路距離ができる限り近い値になるようにすることが好ましい。したがって、図１４に示すように、方向ＤＲ１に沿って複数の接続部１３ｖが配列されている場合には、分岐部は、方向ＤＲ１において、複数の接続部１３ｖの間に配置されていることが好ましい。
【０１０９】
ただし、電子装置ＥＤＶ３では、上記した図３に示す電子装置ＥＤＶ１と同様に、コンデンサ３０が接続される接続部１４と半導体装置２０が接続される接続部１３との配線経路距離を短くしている。このため、接続部１３と接続部１４との間において、ペアになる配線経路の間で配線経路の差が生じても位相差が生じにくい構造になっている。
【０１１０】
また、上記した電子装置ＥＤＶ１、ＥＤＶ２、および電子装置ＥＤＶ３では、外部端子６０と半導体装置２０とを接続する複数の配線のそれぞれが配線基板１０の一方の主面１０ｔに形成され、反対側の主面１０ｂ（図４参照）には形成されていない実施態様について説明した。しかし、図１５に示す電子装置ＥＤＶ４のように、配線１２のうちの一部分が主面１０ｔ以外の面に形成されていても良い。図１５は、図１４に示す電子装置の変形例を示す平面図である。また、図１６は、図１５に示す基準電位用の配線のうち、配線１２ｇ３として示した配線に沿った拡大断面図である。なお、図１５では見易さのため、配線基板１０の主面１０ｔ以外の面に形成された配線１２ｇ３および配線１２ｇ４は、二点鎖線で模式的に示している。しかし、配線１２ｇ３および配線１２ｇ４の幅は、図１５に示す配線１２ｇの幅と同じである。
【０１１１】
電子装置ＥＤＶ４は、複数の配線１２のうちの一部分が配線基板１０の主面１０ｂ（図１６参照）に形成されている点で、図１４に示す電子装置ＥＤＶ３と相違する。詳しくは、電子装置ＥＤＶ４が有する回路は、図１４に示す電子装置ＥＤＶ４と同じである。しかし、電子装置ＥＤＶ４は、半導体装置２０Ａのレイアウトが図１４に示す電子装置ＥＤＶ３と相違する。これに伴って複数の配線１２のレイアウトも電子装置ＥＤＶ３と相違する。
【０１１２】
図１５に示す例では、電源電位を供給する配線１２ｖに沿って延びる配線１２ｇの延長線上に複数の接続部１３ｖのうちの一部が設けられている。このため、配線１２ｇと接続部１３ｖとが接触しないように、配線１２ｇを迂回させる必要がある。ここで、図１５に示すように、平面視において、半導体装置２０Ａを迂回するように配置された配線１２ｇ３の場合、コンデンサ３０ｖｇとの接続部１４ｇから半導体装置２０Ａとの接続部１３ｇまでの配線経路距離が接続部１４ｖから接続部１３ｖまでの配線経路距離と比較して長くなる。そこで、電子装置ＥＤＶ４では、基準電位線１１Ｇの一部分を主面１０ｔ以外の面（図１６に示す主面１０ｂ）に形成し、配線経路距離の差を小さくしている。すなわち、配線１２ｇ４を介してコンデンサ３０ｖｇとの接続部１４ｇから半導体装置２０との接続部１３ｇまでを電気的に接続している。これにより、電源線１１Ｖおよび基準電位線１１Ｇから成るペアの配線経路において、コンデンサ３０ｖｇと半導体装置２０Ａとの間の配線経路距離を短縮できるので、配線経路間の位相差を低減できる。
【０１１３】
また、図１５に示す例では、出力電位を伝送する配線１２ａの延長線上に複数の接続部１３ｖのうちの一部が設けられている。このため、配線１２ａと接続部１３ｖとが接触しないように、配線１２ａを迂回させる必要がある。ここで、上記したように、出力線１１Ａにおいて、接続部１３ａと接続部１４ａとの配線経路距離が十分に短ければ、接続部１４ａと接続部１５ａの配線経路距離は長くても良い。ただし、この場合、ペアを構成する配線経路間で生じる位相差を低減するため、ペアを構成する配線１２が互いに沿って延びるように配置することが好ましい。
【０１１４】
そこで、電子装置ＥＤＶ１の配線１２ａは、図１５に示すように、平面視において、半導体装置２０Ａの周囲を迂回するように形成されている。また、出力線１１Ａとの間でペアを構成する基準電位線１１Ｇの一部分（配線１２ｇ３）は、図１５および図１６に示すように配線１２ａと厚さ方向に重なっている。言い換えれば、配線１２ａと配線１２ｇ３とは、図１６に示すように配線基板１０の基材１０Ｂを介して並走している。このため、接続部１４ａと接続部１５ａの配線経路距離は長くなるが、ペアを構成する出力線１１Ａと基準電位線１１Ｇとの間に生じる位相差を低減している。
【０１１５】
なお、図１６に示すように、主面１０ｂに形成された配線１２ｇと、主面１０ｔに形成された配線１２ｇ３は、主面１０ｔおよび主面１０ｂのうち、一方から他方までを貫通する貫通孔に埋め込まれた導体パターンである、スルーホール配線１２ＴＨを介して電気的に接続されている。図１５に示す配線１２ｇ４は、断面図を図示していないが、図１６に示す配線１２ｇ３と同様に、スルーホール配線１２ＴＨを介して主面１０ｔ側の配線１２ｇと電気的に接続されている。
【０１１６】
また、図示は省略するが、電子装置ＥＤＶ４に対する更なる変形例として、出力線１１Ａの一部分を主面１０ｔ以外の面（例えば図１６に示す主面１０ｂ）に形成し、図１５に示す配線１２ｇ４と沿うように出力線１１Ａ用の配線を設けても良い。ただし、スルーホール配線１２ＴＨは、他の配線１２とは構造が異なるので、配線経路の途中でインピーダンスが変化するインピーダンス不連続点になり易い。したがって、出力線１１Ａや電源線１１Ｖは、半導体装置２０Ａおよびコンデンサ３０が実装される主面１０ｔ側のみで引き回されることが特に好ましい。言い換えれば、図１６に示す主面１０ｂには、出力線１１Ａを構成する配線１２ａおよび電源線１１Ｖを構成する配線１２ｖが形成されていないことが好ましい。
【０１１７】
また、図１７に示す電子装置ＥＤＶ５のように、複数のノイズ対策用のコンデンサ３０が互いに隣り合うように配置されていても良い。図１７は、図３に対する他の変形例を示す平面図である。電子装置ＥＤＶ５は、出力線１１Ａと基準電位線１１Ｇから成るペアの配線経路に跨って搭載されるコンデンサ３０ａｇと、および電源線１１Ｖと基準電位線１１Ｇから成るペアの配線経路に跨って搭載されるコンデンサ３０ｖｇとが互いに隣り合うように配置されている。
【０１１８】
この場合、図１７に示すように、配線１２ｇにおいて、コンデンサ３０ａｇに接続される接続部１４ｇとコンデンサ３０ｖｇに接続される接続部１４ｇは、兼用化されている。言い換えれば、配線１２ｇが有する接続部１４ｇの一部分には、コンデンサ３０ａｇが搭載され、接続部１４ｇの他の一部分にはコンデンサ３０ｖｇが搭載されている。この場合、コンデンサ３０ａｇ、３０ｖｇの平面サイズによっては、接続部１４ｇの面積を大きくする必要がある。このため、図１７に示す例では、コンデンサ３０の電極に接続される接続部１４ｇの幅（図１７に示す方向ＤＲ２における接続部１４ｇの長さ）が、配線１２ｇの延在部の幅（方向ＤＲ２における配線１２ｇの延在部分の長さ）よりも広くなっている。このように、複数のコンデンサ３０を隣り合うように配置する場合、接続部１４ｇの幅が延在部の幅より広くなっていても、コンデンサ３０を介さずにノイズが伝搬する原因にはなり難い。このため、電子装置ＥＤＶ５では、接続部１４ｇの幅が延在部の幅よりも広くなっていることにより、複数のコンデンサ３０の実装信頼性を向上させることができる。
【０１１９】
なお、電子装置ＥＤＶ５では、複数の配線１２の延在部の幅をそれぞれ同じ幅にしているが、複数の配線１２のうちの一部（例えば配線１２ｇ）の延在部の幅を、他の配線１２の延在部の幅よりも広くしても良い。この場合、複数のコンデンサ３０を隣り合うように配置しても、接続部１４ｇの幅が配線１２ｇの延在部の幅よりも狭くなる実施態様にしても良い。
【０１２０】
ただし、配線１２の延在部の幅が他の配線１２の延在部の幅より広い場合、幅の広い配線１２のインピーダンスは、他の配線１２のインピーダンスと比較して小さい。そしてペアになる配線経路間のインピーダンスの差が大きくなれば、位相差が生じる原因になる。したがって、複数の配線１２のうちの一部の配線１２の延在部の幅が広い場合には、相対的に幅の広い配線１２のインピーダンスを増加させる対策（例えば、配線経路距離を長くして配線インダクタンスを大きくする等の対策）を施して、インピーダンス値を近づけるようにすることが好ましい。
【０１２１】
また、図１７に示す電子装置ＥＤＶ５が有する半導体装置２０Ｂは、互いに隣り合って配置される複数の出力用の端子２２ａを有している。このように、複数の端子２２が互いに隣り合って配置されている場合、配線１２ａの接続部１３の面積を大きくして、一つの接続部１３ａに複数の端子２２ａが接続されるようにしても良い。図１７に示す例では、配線１２ｇの接続部１３ｇから接続部１４ｇまでの配線経路距離が短いので、接続部１３ａから接続部１４ａまでの配線経路距離との差が大きくなる。上記したように、接続部１３ａから接続部１４ａまでの配線経路距離が十分に短ければ、ペアになる配線経路間の位相差は大きくなり難い。しかし、電子装置ＥＤＶ５のように、相対的に配線経路距離が長い出力線１１Ａを構成する接続部１３ｇの面積が、相対的に配線経路距離が短い基準電位線１１Ｇの接続部１３ｇと比較して大きくなるように構成することにより、出力線１１Ａのインピーダンスを低減できる。この結果、出力線１１Ａと基準電位線１１Ｇとの間に生じる位相差を低減できる。同様に、電子装置ＥＤＶ５の場合、電源線１１Ｖを構成する接続部１３ｖの面積が接続部１３ｇの面積より大きい。したがって、電源線１１Ｖと基準電位線１１Ｇとの間に生じる位相差を低減できる。
【０１２２】
また、図１８に示す電子装置ＥＤＶ６や図１９に示す電子装置ＥＤＶ７が有する半導体装置２０Ｃのように、出力電位用の複数の端子２２ａを有し、複数の端子２２ａのそれぞれから同じ電位が出力される場合、出力線１１Ａを分岐させても良い。図１８および図１９は、図３に対する他の変形例である電子装置を示す平面図である。
【０１２３】
図１８および図１９に示す例では、出力線１１Ａは、接続部１４ａと複数の接続部１３ａとの間で分岐している。図１８に示す電子装置ＥＤＶ６の場合、配線１２ｇは、電源線１１Ｖとペアを構成する配線経路、および出力線１１Ａとペアを構成する配線経路を兼ねている。このため、図１９に示す電子装置ＥＤＶ７と比較して配線１２の専有面積が小さいので、電子装置ＥＤＶ６は小型化できる。
【０１２４】
一方、図１９に示す電子装置ＥＤＶ６は、出力線１１Ａとペアを構成する配線１２ｇ１と、電源線１１Ｖとペアを構成する配線１２ｇ２とを有している。このように、配線１２ｇ１と配線１２ｇ２をそれぞれ形成することにより、配線レイアウトの自由度が向上する。また、配線１２ｇ１と配線１２ｇ２とは、半導体装置２０Ｃと重なる位置で互いに電気的に接続されている。このため、出力用の配線１２ａにおいて、接続部１４ａと接続部１３ａの間の部分に沿って、基準電位用の配線１２ｇが設けられている。したがって、電子装置ＥＤＶ７は、電子装置ＥＤＶ６と比較して、接続部１３ａから接続部１４ａまでの間において、配線経路間の位相差を低減できる。
【０１２５】
また、図１９に示すように電子装置ＥＤＶ７の配線１２ｇ１と配線１２ｇ２とは、主面１０ｔ以外の面（例えば主面１０ｔの反対側の主面）に形成された配線１２ｇ５を介して互いに接続されている。このように、配線１２ｇ１と配線１２ｇ２とを電気的に接続すれば、基準電位用の外部端子６０を兼用化できる。
【０１２６】
また、図２０に示す電子装置ＥＤＶ８が有する半導体装置２０Ｄのように複数の端子２２ａのそれぞれから、互いに異なる電位が出力される場合には、互いに電気的に分離される出力線１１Ａ１および出力線１１Ａ２を有していても良い。図２０は、図１８に対する変形例を示す平面図である。
【０１２７】
電子装置ＥＤＶ８が有する半導体装置２０Ｄは、複数の端子２２ａからそれぞれ異なる電位が出力される。この場合、互いに電気的に分離された出力線１１Ａ１および出力線１１Ａ２を備えている必要がある。また、出力線１１Ａ１および出力線１１Ａ２のそれぞれに、ペアになる配線１２を形成した場合、配線密度が高くなって、レイアウト上の制約が大きくなる。そこで、電子装置ＥＤＶ８が有する、出力線１１Ａ１と出力線１１Ａ２との間には、基準電位線１１Ｇが配置されている。また、出力線１１Ａ１の配線１２ａ１と出力線１１Ａ２の配線１２ａ２のそれぞれは、基準電位線１１Ｇの配線１２ｇ１と互いに沿うように延びている。
【０１２８】
また、電子装置ＥＤＶ８は、出力線１１Ａ１と基準電位線１１Ｇから成るペアの配線経路に跨って搭載されるコンデンサ３０ａｇ１と、および電源線１１Ｖと基準電位線１１Ｇから成るペアの配線経路に跨って搭載されるコンデンサ３０ａｇ２とが互いに隣り合うように配置されている。
【０１２９】
電子装置ＥＤＶ８のように、複数の出力線１１Ａ１、１１Ａ２を備える電子装置の場合、複数の出力線１１Ａ１、１１Ａ２のそれぞれとペアを構成する配線１２ｇ１を兼用化することにより、配線密度の増大を抑制できる。また、図２０に示す例では、配線１２ｇ２と配線１２ｇ１とは、配線１２ｇ５を介して電気的に接続されている。このため、電子装置ＥＤＶ１は、外部端子６０の増加を抑制できる。
【０１３０】
また、上記実施の形態および各変形例では、コンデンサ３０が互いに沿って延在する日本の配線１２に跨って搭載されている実施態様について説明した。しかし、変形例として、二本の配線に図示しない引き出し配線を接続し、引き出し配線の一部に接続部１４を設けても良い。この場合、コンデンサ３０の外形サイズに係らずに二本の配線間の距離を設定できる。ただし、上記実施の形態で説明したように、コンデンサ３０を介さずに伝達されるノイズを低減する観点からは、接続部１４は配線１２の延在方向の途中に設けられていることが好ましい。言い換えれば、コンデンサ３０は、二本の配線に跨って搭載されていることが好ましい。
【０１３１】
また、上記した実施の形態では、コンデンサ３０と半導体装置２０とを接続する配線経路の配線経路距離が、コンデンサ３０と外部端子６０とを接続する配線経路距離よりも短くなっていることの一例として、例えば、図９を用いて説明したように、配線基板１０が有する配線１２の長さを比較した。詳しくは、図９に示す配線１２ａの接続部１３ａと接続部１４ａとの間の配線経路距離１１ａ１、接続部１５ａと接続部１４ａとの間の配線経路距離１１ａ２、配線１２ｖの接続部１３ｖと接続部１４ｖとの間の配線経路距離１１ｖ１、および接続部１５ｖと接続部１４ｖとの間の配線経路距離１１ｖ２を比較した。
【０１３２】
しかし、上記した配線経路距離に、図２１に示すように、半導体装置２０の内部の配線経路、および外部端子６０の内部の配線経路を含めて考えることができる。図２１は、図９を用いて説明した配線経路の定義、およびこれと異なる配線経路の定義を模式的に示す説明図である。また、図２２は、図２１に示す外部端子に示す外部端子内部の配線経路の一例を模式的に示す拡大断面図である。なお、図２１は、図８に示した回路図と対応しているが、見易さのため、図８に示すコンデンサ４０、ダイオード５０、およびこれらに接続される経路は図示を省略している。また、図２２には、外部端子６０のうち、外部配線（図１に示す電線や電線の先端に取り付けられたソケットのコンタクト導体部）が接続される外部接続部６２とそれ以外の部分とを区別する境界線を二点鎖線で示している。
【０１３３】
図２１に示す例では、コンデンサ３０と半導体装置２０の半導体チップ２１の電極２７とを電気的に接続する配線経路の配線経路距離１１ａ３および配線経路距離１１ｖ３のそれぞれは、コンデンサ３０と外部端子６０の外部接続部６２とを電気的に接続する配線経路距離１１ａ４および配線経路距離１１ｖ４のそれぞれよりも短い。
【０１３４】
図２１に示す配線経路距離１１ａ３には、図９を用いて説明した配線経路距離１１ａ１に加えて、半導体装置２０の内部の配線経路距離１１ａ５が含まれる。配線経路距離１１ａ５には、図３に示す端子（リード端子）２２ａや、端子２２ａと半導体チップ２１の電極２７ａ（図２１参照）を接続する図示しない導電性部材（例えばワイヤなど）が含まれる。
【０１３５】
同様に、図２１に示す配線経路距離１１ｖ３には、図９を用いて説明した配線経路距離１１ｖ１に加えて、半導体装置２０の内部の配線経路距離１１ｖ５が含まれる。図５に示す例では、半導体チップ２１の裏面に図２１に示す電極２７ｖが形成されているので、配線経路距離１１ｖ５には、図５に示す半田材２６、ダイパッド２４およびダイボンド材２５などの導電性部材が含まれる。
【０１３６】
また、図２１に示す配線経路距離１１ａ４には、図９を用いて説明した配線経路距離１１ａ２に加えて、外部端子６０内部の配線経路距離１１ａ６が含まれる。同様に、図２１に示す配線経路距離１１ｖ４には、図９を用いて説明した配線経路距離１１ｖ２に加えて、外部端子６０内部の配線経路距離１１ｖ６が含まれる。また、図２２に示すように、配線経路距離１１ａ６は、電極６１ａのうちの接続部１５ａとの接続部分から外部接続部６２に至る部分までの距離で規定される。また、配線経路距離１１ｖ６は、電極６１ａのうちの接続部１５ｖとの接続部分から外部接続部６２に至る部分までの距離で規定される。
【０１３７】
図２２に示す例のように、外部端子６０の一部に貫通孔６３が設けられている場合、貫通孔６３の周辺に外部配線の一部（図１に示す電線や電線の先端に取り付けられたソケットのコンタクト導体部）が接触する。例えば、図１に示す電線の先端に取り付けられた図示しないソケットのコンタクト導体部（図示は省略）を外部端子６０と接触させる場合、貫通孔６３の周囲を覆うようにソケットを取り付け、貫通孔６３に図示しない突起部（図示は省略）を挿入してソケットと外部端子６０とを固定する。この時、ソケットの内側には、電線に接続されるコンタクト導体部（例えば金属板や金属膜）が形成されており、貫通孔６３の周囲の外部接続部６２において、コンタクト導体部と外部端子６０とが接触する。また例えば、電線を外部端子６０に直接巻きつける場合、電線の一部分が貫通孔６３に挿入され、かつ貫通孔６３の周囲の外部接続部６２に電線が巻き付けられる。したがって、図２２に示す外部端子６０のうち、外部接続部６２から接続部１５までの部分は、電子装置ＥＤＶ１の外部の電線と半導体装置２０とを電気的に接続する配線経路のうちの一部と考えることができる。
【０１３８】
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
【０１３９】
その他、上記実施の形態に記載された内容の一部を以下に記載する。
【符号の説明】
【０１４０】
１０、１０ｈ  配線基板
１０ｂ  主面（面、裏面、下面、外部端子搭載面）
１０Ｂ  基材
１０ＳＲ  絶縁膜
１０ｔ  主面（面、表面、上面、半導体デバイス搭載面）
１１Ａ、１１Ａ１、１１Ａ２  出力線（配線経路）
１１ａ１、１１ａ２、１１ａ３、１１ａ４、１１ａ５、１１ａ６、１１ｖ１、１１ｖ２、１１ｖ３、１１ｖ４、１１ｖ５、１１ｖ６  配線経路距離
１１Ｅ  配線経路
１１Ｇ  基準電位線（配線経路、入力線）
１１Ｖ  電源線（配線経路）
１２、  配線
１２ａ  配線
１２Ａ  配線
１２ａ、１２ａ１、１２ｅ、１２ｇ、１２ｇ１、１２ｇ２、１２ｇ３、１２ｇ４、１２ｇ５、１２ｖ  配線
１２ｈａ、１２ｈｖ、１２ｈｅ  導体パターン
１２ｈｖ  導体パターン
１２ｊｃ  分岐部
１２ＴＨ  スルーホール配線
１３、１３ａ、１３ｅ、１３ｇ、１３ｖ  接続部（デバイス接続部）
１３ｗａ、１３ｗｖ、１４ｗａ、１４ｗａ、１４ｗｖ、１７ｗａ１、１７ｗａ２、１７ｗｖ１、１７ｗｖ２  幅
１４、１４ａ、１４ｇ、１４ｖ  接続部（コンデンサ接続部）
１５、１５ａ、１５ｇ、１５ｖ  接続部（外部端子接続部）
１６  接続部（電子部品接続部）
１７ａ１、１７ａ２、１７ｖ１、１７ｖ２  延在部
２０、２０Ａ，２０Ｂ、２０Ｃ、２０Ｄ  半導体装置
２１  半導体チップ
２２、２２ａ、２２ｅ２２ｇ、２２ｖ  端子（デバイス端子、リード端子）
２３  封止体（樹脂体）
２４  ダイパッド
２５  ダイボンド材
２６  半田材
２７ａ、２７ｖ  電極
３０、３０ａｇ、３０ａｇ１、３０ａｇ２、３０ｖｇ  コンデンサ（チップコンデンサ）
３０Ｃ、３０Ｅ  特性曲線
３０ＣＰ、３０ＣＰｈ、３０ＥＰ、３０ＥＰｈ  ピーク
３１、３１ａ、３１ｇ、３１ｖ  電極
３２  本体部
３３  絶縁層（誘電体層）
３４  導体板
４０  コンデンサ
４１  電極
５０  ダイオード
６０  外部端子（コネクタ）
６１ａ、６１ｖ  電極（ピン）
６２  外部接続部
ＣＯＭ１  部品
ＤＲ１、ＤＲ２  方向
ＥＤＶ１、ＥＤＶ２、ＥＤＶ３、ＥＤＶ４、ＥＤＶ５、ＥＤＶ６、ＥＤＶ７、ＥＤＶ８、Ｅｈ１、Ｅｈ２  電子装置
ＧＮＤ  基準電位
ＨＡＲ１、ＨＡＲ２、ＨＡＲ３、ＨＡＲ４、ＨＡＲ５  電線
ＩＪＰ１  コイル（注入プローブ）
ＬＡＭ１  ランプ
ＬＩＳＮ１  疑似電源回路網
ＯＵＴ  出力電位（または出力信号）
ＰＷＳ１、ＰＷＳ２  電源
Ｖｃｃ  電源電位
【図１】
2019197919.tif 000003
【図２】
2019197919.tif 000004
【図３】
2019197919.tif 000005
【図４】
2019197919.tif 000006
【図５】
2019197919.tif 000007
【図６】
2019197919.tif 000008
【図７】
2019197919.tif 000009
【図８】
2019197919.tif 000010
【図９】
2019197919.tif 000011
【図１０】
2019197919.tif 000012
【図１１】
2019197919.tif 000013
【図１２】
2019197919.tif 000014
【図１３】
2019197919.tif 000015
【図１４】
2019197919.tif 000016
【図１５】
2019197919.tif 000017
【図１６】
2019197919.tif 000018
【図１７】
2019197919.tif 000019
【図１８】
2019197919.tif 000020
【図１９】
2019197919.tif 000021
【図２０】
2019197919.tif 000022
【図２１】
2019197919.tif 000023
【図２２】
2019197919.tif 000024
【図２３】
2019197919.tif 000025
【図２４】
2019197919.tif 000026
【図２５】
2019197919.tif 000027