(57)【要約】【課題】更なる高効率化が可能な電力変換装置を提供する。【解決手段】直流入力端子２ａ，２ｂとスイッチング素子５の両端との間に第２のＬＣ共振回路４１が接続され、第２のＬＣ共振回路４１は、直流入力端子２ａ，２ｂ間が短絡状態のときのスイッチング素子５の両端側から見たインピーダンスの周波数特性において、低域側から高域側に向けて第１、第２、第３および第４の共振周波数を有して、第１の共振周波数がスイッチング素子５のスイッチング周波数より高くなり、第２の共振周波数がスイッチング周波数の略２倍の共振周波数となり、かつ第４の共振周波数がスイッチング周波数の略４倍の共振周波数となり、インピーダンスが第１の共振周波数および第３の共振周波数で極大となり、かつ第２の共振周波数および第４の共振周波数で極小となるように形成されている。【選択図】図１
2019009867.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧が入力される正負２つの直流入力端子と、
交流電圧を出力する２つの交流出力端子と、
スイッチング素子と、
前記スイッチング素子の両端間に接続された第１の共振キャパシタンスと、
前記交流出力端子間に前記スイッチング素子と共に直列に接続された第１のＬＣ共振回路と、
前記２つの直流入力端子と前記スイッチング素子の両端との間に接続された第２のＬＣ共振回路とを備え、
前記第１のＬＣ共振回路は、
インダクタンスとキャパシタンスの直列回路を含む電流経路を有し、
前記第２のＬＣ共振回路は、
前記２つの直流入力端子間が短絡状態のときの前記スイッチング素子の両端側から見たインピーダンスの周波数特性において、低域側から高域側に向けて第１の共振周波数、第２の共振周波数、第３の共振周波数および第４の共振周波数を有して、前記第１の共振周波数が前記スイッチング素子のスイッチング周波数より高くなり、前記第２の共振周波数が当該スイッチング周波数の略２倍の共振周波数となり、かつ前記第４の共振周波数が当該スイッチング周波数の略４倍の共振周波数となると共に、前記インピーダンスが前記第１の共振周波数および前記第３の共振周波数で極大となり、かつ前記第２の共振周波数および前記第４の共振周波数で極小となるように形成されている電力変換装置。
【請求項２】
前記第２のＬＣ共振回路は、第１のインダクタンス、第２のインダクタンス、第３のインダクタンス、第１のキャパシタンスおよび第２のキャパシタンスを内部に含み、
前記第１のインダクタンス、前記第２のインダクタンスおよび前記第３のインダクタンスは、この順で、前記２つの直流入力端子のうちの一方の直流入力端子と前記スイッチング素子の両端のうちの一端との間に直列に接続され、
前記２つの直流入力端子のうちの他方の直流入力端子と前記スイッチング素子の両端のうちの他端とが直接接続され、
前記第１のキャパシタンスは、前記第１のインダクタンスおよび前記第２のインダクタンスの接続点と前記スイッチング素子の前記他端との間に接続され、
前記第２のキャパシタンスは、前記第２のインダクタンスに並列接続されている請求項１記載の電力変換装置。
【請求項３】
前記第２のＬＣ共振回路は、第４のインダクタンス、第５のインダクタンス、第６のインダクタンス、第３のキャパシタンスおよび第４のキャパシタンスを内部に含み、
前記第４のインダクタンス、前記第５のインダクタンスおよび前記第６のインダクタンスは、この順で、前記２つの直流入力端子のうちの一方の直流入力端子と前記スイッチング素子の両端のうちの一端との間に直列に接続され、
前記２つの直流入力端子のうちの他方の直流入力端子と前記スイッチング素子の両端のうちの他端とが直接接続され、
前記第３のキャパシタンスは、前記第４のインダクタンスおよび前記第５のインダクタンスの接続点と前記スイッチング素子の前記他端との間に接続され、
前記第４のキャパシタンスは、前記第５のインダクタンスおよび前記第６のインダクタンスの接続点と前記スイッチング素子の前記他端との間に接続されている請求項１記載の電力変換装置。
【請求項４】
前記第２のＬＣ共振回路は、第７のインダクタンス、第８のインダクタンス、第９のインダクタンス、第５のキャパシタンスおよび第６のキャパシタンスを内部に含み、
前記第７のインダクタンス、前記第５のキャパシタンスおよび前記第８のインダクタンスは、この順で、前記２つの直流入力端子のうちの一方の直流入力端子と前記スイッチング素子の両端のうちの一端との間に直列に接続され、
前記２つの直流入力端子のうちの他方の直流入力端子と前記スイッチング素子の両端のうちの他端とが直接接続され、
前記第９のインダクタンスは、前記第７のインダクタンスおよび前記第５のキャパシタンスの直列回路に並列接続され、
前記第６のキャパシタンスは、第７のインダクタンスおよび前記第５のキャパシタンスの接続点と前記スイッチング素子の前記他端との間に接続されている請求項１記載の電力変換装置。
【請求項５】
前記第２のＬＣ共振回路は、第１０のインダクタンス、第１１のインダクタンス、第１２のインダクタンス、第７のキャパシタンスおよび第８のキャパシタンスを内部に含み、
前記第１０のインダクタンスおよび前記第７のキャパシタンスの直列回路と前記第１１のインダクタンスとは、この順で、前記２つの直流入力端子のうちの一方の直流入力端子と前記スイッチング素子の両端のうちの一端との間に直列に接続され、
前記２つの直流入力端子のうちの他方の直流入力端子と前記スイッチング素子の両端のうちの他端とが直接接続され、
前記第１２のインダクタンスは、前記直列回路に並列接続され、
前記第８のキャパシタンスは、前記直列回路および前記第１１のインダクタンスの接続点と前記スイッチング素子の前記他端との間に接続されている請求項１記載の電力変換装置。
【請求項６】
前記スイッチング素子は、Ｅ級スイッチング動作をする請求項１から５のいずれかに記載の電力変換装置。
【請求項７】
前記第２のＬＣ共振回路は、
内部に磁気結合されているインダクタンスを含んでいる請求項１から６のいずれかに記載の電力変換装置。
【請求項８】
前記第１のＬＣ共振回路に含まれている前記キャパシタンスおよび前記インダクタンスは、前記スイッチング素子の一端と前記２つの交流出力端子のうちの一方の交流出力端子との間の第１経路内、および当該スイッチング素子の他端と当該２つの交流出力端子のうちの他方の交流出力端子との間の第２経路内に分散して配設された第９のキャパシタンスおよび第１３のインダクタンスで構成されている請求項１から７のいずれかに記載の電力変換装置。
【請求項９】
請求項１から８のいずれかに記載の電力変換装置と、
第３のＬＣ共振回路および整流回路を備えて構成されると共に、前記電力変換装置の前記交流出力端子間に接続されて、当該交流出力端子間から出力される前記交流電圧を直流電圧に変換して出力する交直変換回路とを備えている電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関するものである。
【背景技術】
【０００２】
高周波帯域で動作するＲＦパワーアンプ、電力変換回路として、高変換効率の共振インバータまたは共振コンバータ回路がよく知られている（下記特許文献１，２参照）。
【０００３】
特許文献１には、図１０に示すように、シングルエンドスイッチング素子１０５と負荷ネットワークとによって構成されて、直流入力端子１０２ａ，１０２ｂ間に入力される直流入力電圧Ｖ１を交流出力電圧Ｖ２に変換して出力端子１０３ａ，１０３ｂから負荷抵抗１０８に出力する共振インバータ１０１ａの技術が開示されている。この場合、負荷ネットワークは、直流入力端子１０２ａ，１０２ｂのうちの高電位側の直流入力端子１０２ａとスイッチング素子１０５の一端との間に接続された単一部品としてのインダクタ１０４と、スイッチング素子１０５の両端間に接続されたキャパシタンスと、出力端子１０３ａ，１０３ｂのうちの出力端子１０３ａとスイッチング素子１０５の一端との間に接続されたＬＣ共振回路（キャパシタンス１０６とインダクタンス１０７の直列回路）とを含んで構成されている。また、スイッチング素子１０５の他端、低電位側の直流入力端子１０２ｂおよび出力端子１０３ｂは、共通グランドＧに接続されている。この共振インバータ１０１ａでは、このスイッチング素子１０５の電圧Ｖ３はスイッチング素子１０５に接続した負荷ネットワークの応答特性によって決定される。スイッチング素子１０５のＯＦＦ期間にスイッチング素子１０５の両端間に印加される電圧Ｖ３は、スイッチング素子１０５のＯＦＦ直後から緩やかに上昇し、スイッチング素子１０５のＯＮの直前には、電圧値及び時間に対する電圧変化率も略零となる動作をする。
【０００４】
よって、特許文献１の共振インバータ１０１ａでは、スイッチング素子１０５のスイッチングによるスイッチング素子１０５の両端間に接続されたキャパシタンスに蓄積されているエネルギーの放電損失が無いため、高周波スイッチング動作が可能になる。この利点により、特許文献１の共振インバータ１０１ａは、通信システムのＲＦパワーアンプや、後段に整流平滑回路を付ける高周波スイッチング電源まで幅広く使われている。しかし、特許文献１の共振インバータ１０１ａでは、スイッチング素子１０５のＯＦＦ期間中にスイッチング素子１０５の両端間に印加される電圧ピーク値が電圧共振によって直流入力電圧Ｖ１の略３．６倍まで上昇する。
【０００５】
一方、特許文献２には、図１１に示すように、特許文献１のインバータ特性を維持すると同時に、スイッチング素子１０５の両端にスイッチング周波数の２次高調波成分を抑えるＬＣ共振回路（インダクタンス１１３とキャパシタンス１１４の直列回路）を付けることによって、スイッチング素子１０５の両端間に印加される電圧ピーク値を直流入力電圧Ｖ１の略２倍まで抑えることを可能とする共振コンバータ１０１ｂの技術が開示されている。この共振コンバータ１０１ｂの負荷ネットワークは、上記した共振インバータ１０１ａの負荷ネットワークの構成に加えて、上記したインダクタンス１１３およびキャパシタンス１１４と共に、共振インバータ１０１ａのＬＣ共振回路（キャパシタンス１０６とインダクタンス１０７の直列回路）と出力端子１０３ａ，１０３ｂとの間に配設された交直変換回路（並列接続されたインダクタンス１０９およびキャパシタンス１１０で構成されるＬＣ共振回路と、キャパシタンス１１１および接合容量を含むダイオード１１２で構成される整流平滑回路とを含む回路）を有して、直流入力端子１０２ａ，１０２ｂ間に入力される直流入力電圧Ｖ１を直流出力電圧Ｖ４に変換して出力端子１０３ａ，１０３ｂから負荷抵抗１０８に出力する。なお、共振インバータ１０１ａと同一の構成については同一の符号を付して重複する説明を省略した。この特許文献２の共振コンバータ１０１ｂでも、特許文献１の共振インバータ１０１ａと同じようにＲＦ帯域までの高周波スイッチング動作が可能である。
【０００６】
また、本願出願人は、図１２に示すように、上記した共振インバータ１０１ａにおけるインダクタ１０４に代えて、インダクタ１１５，１１６およびキャパシタンス１１７で構成されるＴ型のＬＣ共振回路を、直流入力端子１０２ａ，１０２ｂと、スイッチング素子１０５の両端との間に接続して構成された共振コンバータ１０１ｃを開発した。この共振コンバータ１０１ｃでも、スイッチング素子１０５の両端間に発生する電圧波形に含まれているスイッチング周波数の２次高調波成分を抑えることが可能なため、スイッチング素子１０５の両端間に印加される電圧ピーク値を直流入力電圧Ｖ１の略２倍まで抑えることが可能となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第３９１９６５６号明細書
【特許文献２】米国特許第７８８９５１９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、近年では、上記した共振インバータ１０１ａ，１０１ｂ，１０１ｃなどの電力変換回路の更なる高効率化、およびスイッチング素子１０５の高信頼性化が望まれている。高効率化のためには、スイッチング素子１０５の両端間に発生する電圧共振時の電圧ピーク値をさらに低下させ、これにより、より低いＯＮ抵抗のスイッチング素子（低いＯＮ抵抗のスイッチング素子は一般的に低耐圧である）を使用できるようにすることが有効である。また、このように電圧ピーク値をさらに低下させることは、スイッチング素子１０５での電圧のディレーティング率を低下させることになり、スイッチング素子１０５の高信頼性化にも寄与するため、この点でも有効である。しかしながら、背景技術として上記したいずれの技術も、この点で不十分であるという課題がある。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、更なる高効率化およびスイッチング素子の高信頼性化を図り得る電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成すべく、本発明に係る電力変換装置では、直流電圧が入力される正負２つの直流入力端子と、交流電圧を出力する２つの交流出力端子と、スイッチング素子と、前記スイッチング素子の両端間に接続された第１の共振キャパシタンスと、前記交流出力端子間に前記スイッチング素子と共に直列に接続された第１のＬＣ共振回路と、前記２つの直流入力端子と前記スイッチング素子の両端との間に接続された第２のＬＣ共振回路とを備え、前記第１のＬＣ共振回路は、インダクタンスとキャパシタンスの直列回路を含む電流経路を有し、前記第２のＬＣ共振回路は、前記２つの直流入力端子間が短絡状態のときの前記スイッチング素子の両端側から見たインピーダンスの周波数特性において、低域側から高域側に向けて第１の共振周波数、第２の共振周波数、第３の共振周波数および第４の共振周波数を有して、前記第１の共振周波数が前記スイッチング素子のスイッチング周波数より高くなり、前記第２の共振周波数が当該スイッチング周波数の略２倍の共振周波数となり、かつ前記第４の共振周波数が当該スイッチング周波数の略４倍の共振周波数となると共に、前記インピーダンスが前記第１の共振周波数および前記第３の共振周波数で極大となり、かつ前記第２の共振周波数および前記第４の共振周波数で極小となるように形成されている。
【００１１】
この場合、前記第２のＬＣ共振回路は、第１のインダクタンス、第２のインダクタンス、第３のインダクタンス、第１のキャパシタンスおよび第２のキャパシタンスを内部に含み、前記第１のインダクタンス、前記第２のインダクタンスおよび前記第３のインダクタンスは、この順で、前記２つの直流入力端子のうちの一方の直流入力端子と前記スイッチング素子の両端のうちの一端との間に直列に接続され、前記２つの直流入力端子のうちの他方の直流入力端子と前記スイッチング素子の両端のうちの他端とが直接接続され、前記第１のキャパシタンスは、前記第１のインダクタンスおよび前記第２のインダクタンスの接続点と前記スイッチング素子の前記他端との間に接続され、前記第２のキャパシタンスは、前記第２のインダクタンスに並列接続されている。
【００１２】
あるいは、前記第２のＬＣ共振回路は、第４のインダクタンス、第５のインダクタンス、第６のインダクタンス、第３のキャパシタンスおよび第４のキャパシタンスを内部に含み、前記第４のインダクタンス、前記第５のインダクタンスおよび前記第６のインダクタンスは、この順で、前記２つの直流入力端子のうちの一方の直流入力端子と前記スイッチング素子の両端のうちの一端との間に直列に接続され、前記２つの直流入力端子のうちの他方の直流入力端子と前記スイッチング素子の両端のうちの他端とが直接接続され、前記第３のキャパシタンスは、前記第４のインダクタンスおよび前記第５のインダクタンスの接続点と前記スイッチング素子の前記他端との間に接続され、前記第４のキャパシタンスは、前記第５のインダクタンスおよび前記第６のインダクタンスの接続点と前記スイッチング素子の前記他端との間に接続されている。
【００１３】
あるいは、前記第２のＬＣ共振回路は、第７のインダクタンス、第８のインダクタンス、第９のインダクタンス、第５のキャパシタンスおよび第６のキャパシタンスを内部に含み、前記第７のインダクタンス、前記第５のキャパシタンスおよび前記第８のインダクタンスは、この順で、前記２つの直流入力端子のうちの一方の直流入力端子と前記スイッチング素子の両端のうちの一端との間に直列に接続され、前記２つの直流入力端子のうちの他方の直流入力端子と前記スイッチング素子の両端のうちの他端とが直接接続され、前記第９のインダクタンスは、前記第７のインダクタンスおよび前記第５のキャパシタンスの直列回路に並列接続され、前記第６のキャパシタンスは、第７のインダクタンスおよび前記第５のキャパシタンスの接続点と前記スイッチング素子の前記他端との間に接続されている。
【００１４】
あるいは、前記第２のＬＣ共振回路は、第１０のインダクタンス、第１１のインダクタンス、第１２のインダクタンス、第７のキャパシタンスおよび第８のキャパシタンスを内部に含み、前記第１０のインダクタンスおよび前記第７のキャパシタンスの直列回路と前記第１１のインダクタンスとは、この順で、前記２つの直流入力端子のうちの一方の直流入力端子と前記スイッチング素子の両端のうちの一端との間に直列に接続され、前記２つの直流入力端子のうちの他方の直流入力端子と前記スイッチング素子の両端のうちの他端とが直接接続され、前記第１２のインダクタンスは、前記直列回路に並列接続され、前記第８のキャパシタンスは、前記直列回路および前記第１１のインダクタンスの接続点と前記スイッチング素子の前記他端との間に接続されている。
【００１５】
本発明に係る電力変換装置では、前記スイッチング素子は、Ｅ級スイッチング動作をする構成としている。
【００１６】
本発明に係る電力変換装置では、前記第２のＬＣ共振回路は、内部に磁気結合されているインダクタンスを含んでいる。
【００１７】
本発明に係る電力変換装置では、前記第１のＬＣ共振回路に含まれている前記キャパシタンスおよび前記インダクタンスは、前記スイッチング素子の一端と前記２つの交流出力端子のうちの一方の交流出力端子との間の第１経路内、および当該スイッチング素子の他端と当該２つの交流出力端子のうちの他方の交流出力端子との間の第２経路内に分散して配設された第９のキャパシタンスおよび第１３のインダクタンスで構成されている。
【００１８】
本発明に係る電力変換装置では、上記のいずれかの電力変換装置と、第３のＬＣ共振回路および整流回路を備えて構成されると共に、前記電力変換装置の前記交流出力端子間に接続されて、当該交流出力端子間から出力される前記交流電圧を直流電圧に変換して出力する交直変換回路とを備えている。
【発明の効果】
【００１９】
本発明によれば、共振インバータまたは共振コンバータ等の電力変換装置において、２つの直流入力端子とスイッチング素子の両端との間に第２のＬＣ共振回路を接続すると共に、この第２のＬＣ共振回路を、２つの直流入力端子間が短絡状態のときのスイッチング素子の両端側から見たインピーダンスの周波数特性において、低域側から高域側に向けて第１の共振周波数、第２の共振周波数、第３の共振周波数および第４の共振周波数を有して、第１の共振周波数がスイッチング素子のスイッチング周波数より高くなり、第２の共振周波数がスイッチング周波数の略２倍の共振周波数となり、かつ第４の共振周波数がスイッチング周波数の略４倍の共振周波数となると共に、インピーダンスが第１の共振周波数および第３の共振周波数で極大となり、かつ第２の共振周波数および第４の共振周波数で極小となるように形成したことにより、スイッチング素子のＯＦＦ時にその両端間に印加される電圧波形のピーク値をより低くできるため、低耐圧故に低ＯＮ抵抗のスイッチング素子の使用が可能となり、その効果として高効率な電力変換装置を提供することができる。また、このようにスイッチング素子に印加される電圧波形のピーク値をより低くできることは、スイッチング素子での電圧のディレーティング率を低下させることができることから、スイッチング素子の高信頼性化を図ることもできる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施の形態に係る電力変換装置としてのインバータ装置１ａの回路構成を模式的に示した構成図である。
【図２】本発明おける最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１の４つの共振周波数を有する周波数特性を説明するための説明図である。
【図３】図２の最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１の第１の回路構成を示す回路図である。
【図４】図２の最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１の第２の回路構成を示す回路図である。
【図５】図２の最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１の第３の回路構成を示す回路図である。
【図６】図２の最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１の第４の回路構成を示す回路図である。
【図７】インバータ装置１ａの動作を説明するための波形図である。
【図８】図７の電圧Ｖ３についての電圧波形を説明するための模式図である。
【図９】本発明の第２実施の形態に係る電力変換装置としてのコンバータ装置１ｂの回路構成を模式的に示した構成図である。
【図１０】特許文献１の共振インバータ１０１ａの回路構成を模式的に示した構成図である。
【図１１】特許文献２の共振インバータ１０１ｂの回路構成を模式的に示した構成図である。
【図１２】共振インバータ１０１ｃの回路構成を模式的に示した構成図である。
【発明を実施するための形態】
【００２１】
以下、本発明の好適な実施の形態について説明する。なお、本発明の対象は以下の実施形態に限定されるものではない。また以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれると共に、その構成要素は、適宜組み合わせることが可能である。
【００２２】
図面を参照して、発明の実施の形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【００２３】
まず、図１を参照して、本発明の好適な実施形態に係る電力変換装置の全体構成について、電力変換装置の一例としてのインバータ装置１ａを挙げて説明する。このインバータ装置１ａは、負荷ネットワーク４及びスイッチング素子５とを備えている。
【００２４】
また、インバータ装置１ａは、一対の直流入力端子２ａ，２ｂ（以下、特に区別しないときには「直流入力端子２」ともいう）、及び一対の交流出力端子３ａ，３ｂ（以下、特に区別しないときには「交流出力端子３」ともいう）を備えている。
【００２５】
具体的には、一対の直流入力端子２ａ，２ｂの間には、基準電位（本例では共通グランドＧ）に接続された直流入力端子２ｂを低電位側として、直流入力電圧（直流電圧）Ｖ１が入力される。一対の交流出力端子３ａ，３ｂの間には、基準電位（本例では共通グランドＧ）に接続された交流出力端子３ｂを基準として交流出力端子３ａの電位が正負に変化する交流出力電圧Ｖ２（交流電圧）が出力される。また、このインバータ装置１ａには負荷抵抗６が接続される。
【００２６】
この場合、負荷抵抗６は交流出力端子３ａ，３ｂ間に接続されて、この負荷抵抗６には、直流入力端子２に入力された直流入力電圧Ｖ１から変換された交流出力電圧Ｖ２が供給される。
【００２７】
スイッチング素子５は、ＭＯＳＦＥＴやバイポートランジスタなどで構成されている。このため、後述するスイッチング素子５の両端とは、ＭＯＳＦＥＴでのドレイン端子およびソース端子であり、バイポーラトランジスタでのコレクタ端子およびエミッタ端子である。インバータ装置１ａは、スイッチング素子５のＯＮ／ＯＦＦにより、直流入力端子２から入力される直流入力電圧Ｖ１を交流出力電圧Ｖ２に変換して交流出力端子３から出力する。
【００２８】
負荷ネットワーク４は、最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１と、第１の共振キャパシタンス４２（スイッチング素子５の出力容量を含む）と、第１のＬＣ共振回路４３とを備えた、スイッチング素子５のＯＮ／ＯＦＦに対する応答負荷である。
【００２９】
第２のＬＣ共振回路４１は、４つの外部接続端子（第１接続部４１ａ、第２接続部４１ｂ、第３接続部４１ｃおよび第４接続部４１ｄ）を有する２端子対回路網（４端子回路網）で構成されている。なお、第２のＬＣ共振回路４１は、内部に含むインダクタンスとキャパシタンスを集約化して構成された３端子素子または４端子素子の１つの電子部品としての複合共振インピーダンス素子としてもよい。
【００３０】
また、第２のＬＣ共振回路４１は、一例として、第１接続部４１ａが一対の直流入力端子２ａ，２ｂのうちの一方の直流入力端子（本例では直流入力端子２ａ）に接続され、第２接続部４１ｂが一対の直流入力端子２ａ，２ｂのうちの他方の直流入力端子（本例では直流入力端子２ｂ）に接続され、第３接続部４１ｃがスイッチング素子５の両端のうちの一端に接続され、かつ第４接続部４１ｄがスイッチング素子５の両端のうちの他端に接続されることで、一対の直流入力端子２ａ，２ｂとスイッチング素子５の両端との間に接続されている。また、第２のＬＣ共振回路４１では、第２接続部４１ｂおよび第４接続部４１ｄが回路内部で同電位となるように接続される（直接接続される。つまり、配線や導体パターンなどを介して直接的に接続される）ことにより、各接続部４１ｂ，４１ｄは共に共通グランドＧに接続されている。したがって、各接続部４１ｂ，４１ｄのいずれか一方の接続部だけとする構成とすることもできる。
【００３１】
また、第２のＬＣ共振回路４１は、２つの直流入力端子２ａ，２ｂ間が短絡状態のとき（例えば、直流入力端子２ａ，２ｂ間に直流入力電圧Ｖ１を出力する不図示の電源の出力インピーダンスが低インピーダンスのとき。つまり、直流入力端子２ａ，２ｂ間が等価的に短絡状態のとき）に、スイッチング素子５の両端側から見たインピーダンス（つまり、２つの接続部４１ｃ，４１ｄ間のインピーダンス）の周波数特性として、図２に示すような最適化インピーダンス特性Ｚを有するように形成されている。
【００３２】
具体的に、第２のＬＣ共振回路４１のこの周波数特性（最適化インピーダンス特性Ｚ）について説明すると、図２に示すように、低域側から高域側に向けて順に、第１の共振周波数、第２の共振周波数、第３の共振周波数および第４の共振周波数を有している。また、第１の共振周波数は、スイッチング素子５のスイッチング周波数より高くなり、第２の共振周波数がスイッチング周波数の略２倍の周波数となり、かつ第４の共振周波数がスイッチング周波数の略４倍の周波数となっている。また、インピーダンスは、第１の共振周波数および第３の共振周波数で極大となり、かつ第２の共振周波数および第４の共振周波数で極小となっている。
【００３３】
スイッチング素子５の両端間には、ＯＦＦ期間において、スイッチング周波数と同じ周波数で電圧Ｖ３が発生するが、第２のＬＣ共振回路４１が上記したようにスイッチング周波数の偶数倍（上記の例では、２倍および４倍）でインピーダンスが極小となり、この結果、スイッチング素子５の両端間に発生する電圧Ｖ３の波形を構成する高調波成分のうちの偶数成分（上記の例では、２次高調波成分および４次高調波成分）が第２のＬＣ共振回路４１によって減衰させられる。一方、第２のＬＣ共振回路４１は、上記したように第１の共振周波数および第３の共振周波数で極大となることから、これに起因して、電圧Ｖ３の波形を構成する高調波成分のうちの奇数成分（主として３次高調波成分）は基本波成分（１次高調波成分）と共に減衰させられずに残る。この結果、図８に示すように、２次高調波成分および４次高調波成分が減衰させられた電圧Ｖ３の波形Ｗ１（基本波成分と３次高調波成分で形成される波形）は、２次高調波成分だけを減衰させたときの波形Ｗ２（基本波成分と、３次および４次高調波成分で形成される波形）と比較して、立ち上がりおよび立ち下がりがより急峻となり、かつ中間部分での振動の振幅が抑えられることで、より矩形波形に近い形状となることから、電圧ピーク値が直流入力電圧Ｖ１の略２倍まで抑えられている波形Ｗ２よりもさらにその電圧ピーク値が低く抑えられている。したがって、このインバータ装置１ａでは、低耐圧故に低ＯＮ抵抗のスイッチング素子がスイッチング素子５として使用されている。また、このインバータ装置１ａでは、このようにスイッチング素子５の両端間に印加される電圧ピーク値をより低くできるため、スイッチング素子５での電圧のディレーティング率を低下させることができることから、スイッチング素子５の高信頼性化が図られている。
【００３４】
次に、この最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１の具体的な回路構成の実施例について、図３から図６までを用いて説明する。
【００３５】
図３は第２のＬＣ共振回路４１の第１実施例である。この第２のＬＣ共振回路４１は、第１のインダクタンス４１１、第２のインダクタンス４１２、第３のインダクタンス４１３、第１のキャパシタンス４３１および第２のキャパシタンス４３２を内部に含んで構成されている。この場合、第１のインダクタンス４１１、第２のインダクタンス４１２および第３のインダクタンス４１３は、この順で、第１接続部４１ａ（直流入力端子２ａ，２ｂのうちの一方の直流入力端子２ａに接続される接続部）と第３接続部４１ｃ（スイッチング素子５の両端のうちの一端に接続される接続部）との間に直列に接続されている。また、第２接続部４１ｂ（直流入力端子２ａ，２ｂのうちの他方の直流入力端子２ｂに接続される接続部）と第４接続部４１ｄ（スイッチング素子５の両端のうちの他端に接続される接続部）とは直接接続されている。また、第１のキャパシタンス４３１は、第１のインダクタンス４１１および第２のインダクタンス４１２の接続点Ｐ１と上記したようにスイッチング素子の他端に接続される第４接続部４１ｄとの間に接続されている。また、第２のキャパシタンス４３２は、第２のインダクタンス４１２に並列接続されている。
【００３６】
図４は第２のＬＣ共振回路４１の第２実施例である。この第２のＬＣ共振回路４１は、第４のインダクタンス４１４、第５のインダクタンス４１５、第６のインダクタンス４１６、第３のキャパシタンス４３３および第４のキャパシタンス４３４を内部に含んで構成されている。この場合、第４のインダクタンス４１４、第５のインダクタンス４１５および第６のインダクタンス４１６は、この順で、第１接続部４１ａと第３接続部４１ｃとの間に直列に接続されている。また、第２接続部４１ｂと第４接続部４１ｄとは直接接続されている。また、第３のキャパシタンス４３３は、第４のインダクタンス４１４および第５のインダクタンス４１５の接続点Ｐ２と第４接続部４１ｄとの間に接続されている。また、第４のキャパシタンス４３４は、第５のインダクタンス４１５および第６のインダクタンス４１６の接続点Ｐ３と第４接続部４１ｄとの間に接続されている。
【００３７】
図５は第２のＬＣ共振回路４１の第３実施例である。この第２のＬＣ共振回路４１は、第７のインダクタンス４１７、第８のインダクタンス４１８、第９のインダクタンス４１９、第５のキャパシタンス４３５および第６のキャパシタンス４３６を内部に含んで構成されている。この場合、第７のインダクタンス４１７、第５のキャパシタンス４３５および第８のインダクタンス４１８は、この順で、第１接続部４１ａと第３接続部４１ｃとの間に直列に接続されている。また、第２接続部４１ｂと第４接続部４１ｄとは直接接続されている。また、第９のインダクタンス４１９は、第７のインダクタンス４１７および第５のキャパシタンス４３５の直列回路に並列接続されている。また、第６のキャパシタンス４３６は、第７のインダクタンス４１７および第５のキャパシタンス４３５の接続点Ｐ４と第４接続部４１ｄとの間に接続されている。
【００３８】
図６は第２のＬＣ共振回路４１の第４実施例である。この第２のＬＣ共振回路４１は、第１０のインダクタンス４２０、第１１のインダクタンス４２１、第１２のインダクタンス４２２、第７のキャパシタンス４３７および第８のキャパシタンス４３８を内部に含んで構成されている。この場合、第１０のインダクタンス４２０および第７のキャパシタンス４３７の直列回路と第１１のインダクタンス４２１とは、この順で、第１接続部４１ａと第３接続部４１ｃとの間に直列に接続されている。なお、第１０のインダクタンス４２０および第７のキャパシタンス４３７の直列回路では、図６に示す構成（第１０のインダクタンス４２０を第１接続部４１ａ側に配置する構成）に限定されず、図示はしないが、第１０のインダクタンス４２０と第７のキャパシタンス４３７の位置を入れ替えてもよいのは勿論である。また、第２接続部４１ｂと第４接続部４１ｄとは直接接続されている。また、第１２のインダクタンス４２２は、上記の直列回路に並列接続されている。また、第８のキャパシタンス４３８は、上記の直列回路および第１１のインダクタンス４２１の接続点Ｐ５と第４接続部４１ｄとの間に接続されている。
【００３９】
また、第２のＬＣ共振回路４１は、その内部の複数のインダクタにおいて磁気結合されているインダクタを含んでいてもよい。一例として図３の回路を例に挙げて説明すると、第１のインダクタンス４１１、第２のインダクタンス４１２および第３のインダクタンス４１３のうちの少なくとも２つが、互いに磁気結合されたインダクタで構成されていてもよい。これにより、簡単な回路構成で４つの共振周波数（第１共振周波数〜第４共振周波数）を有する第２のＬＣ共振回路を実現すると同時に磁気コアの個数を減らして、低コストと最適化が容易となる。また、インダクタのコアのコア特性が変動した時に、個々のインダクタとしての素子特性の変動差を小さく抑える事が可能となり動作の安定性に寄与する。
【００４０】
この構成により、スイッチング素子５がＯＮの時には、直流入力端子２ａ→第２のＬＣ共振回路４１内（第１接続部４１ａ→第３接続部４１ｃ）→スイッチング素子５→第２のＬＣ共振回路４１内（第４接続部４１ｄ→第２接続部４１ｂ）→直流入力端子２ｂの直流電流ループが形成される。一方、スイッチング素子５がＯＦＦの時には、直流入力端子２ａ→第２のＬＣ共振回路４１内（第１接続部４１ａ→第３接続部４１ｃ）→第１の共振キャパシタンス４２→第２のＬＣ共振回路４１内（第４接続部４１ｄ→第２接続部４１ｂ）を経由して直流入力端子２ｂに戻る電流経路（電流ループ）が形成されると共に、直流入力端子２ａ→第２のＬＣ共振回路４１内（第１接続部４１ａ→第２接続部４１ｂで、例えば、第１のキャパシタンス４３１などを経由）して直流入力端子２ｂに戻る電流経路（電流ループ）の２つの電流経路が形成される。
【００４１】
第１の共振キャパシタンス４２は、図１に示すように、スイッチング素子５の両端に接続された共振スイッチングのための共振キャパシタンスであるが、スイッチング素子５が半導体素子の場合には、スイッチング素子５が持つ接合部のキャパシタンスを含めても良いし、接合部のキャパシタンスのみで構成しても良い。
【００４２】
第１のＬＣ共振回路４３は、一例として、図１に示すように、キャパシタンス４３ａとインダクタンス４３ｂとを含んで構成されている。この場合、キャパシタンス４３ａおよびインダクタンス４３ｂは、スイッチング素子５の両端と交流出力端子３ａ，３ｂを相互に接続する経路（同図では、スイッチング素子５の一端と交流出力端子３ａとを接続する経路、およびスイッチング素子５の他端と交流出力端子３ｂとを接続する経路の双方で形成される後述の交流電流ループ）内に、直列に接続されている。
【００４３】
図１のインバータ装置１ａでは、一例として、第１のＬＣ共振回路４３は、互いに直接接続されたキャパシタンス４３ａおよびインダクタンス４３ｂの直列回路で構成されて、スイッチング素子５の一端と交流出力端子３ａとを接続する経路内に接続されている。同図では一例として、この直列回路を構成するキャパシタンス４３ａの一端がスイッチング素子５の一端に接続され、かつインダクタンス４３ｂの一端が交流出力端子３ａに接続された状態でこの経路内に接続されている。これにより、スイッチング素子５の他端と交流出力端子３ｂとは直接接続されている。
【００４４】
この構成では、スイッチング素子がＯＮの時、交流出力端子３ａ⇔第１のＬＣ共振回路４３⇔スイッチング素子５⇔交流出力端子３ｂの交流電流ループが形成される。図１では、上記の直列回路で構成された第１のＬＣ共振回路４３が交流出力端子３ａに接続されているので、上記の交流電流ループとなるが、この第１のＬＣ共振回路４３が、スイッチング素子５の他端と交流出力端子３ｂとを接続する経路内に接続される構成でもよく、この場合の交流電流ループは、交流出力端子３ａ⇔スイッチング素子５⇔第１の共振回路４３⇔交流出力端子３ｂとなる。また第１のＬＣ共振回路４３を構成するキャパシタンス４３ａとインダクタンス４３ｂは、この交流電流ループ内で直列に接続されていれば良く、上記したような互いに直接接続（直接的に接続）された状態で経路に接続される構成に代えて、スイッチング素子５の一端と交流出力端子３ａとを接続する経路（第１経路）と、スイッチング素子５の他端と交流出力端子３ｂとを接続する経路（第２経路）とに分散させて接続（配設）される構成でも良い。
【００４５】
続いて、図１に示したインバータ装置１ａの基本動作について、図７の定常動作波形図を参照して、各期間における動作波形について詳細に説明する。
【００４６】
各期間における動作波形について、まずは、時間ｔ０から時間ｔ１までの期間での動作について説明する。時間ｔ（＝ｔ０）の時、スイッチング素子５のＯＮ／ＯＦＦを制御する不図示の制御回路から出力される駆動信号電圧Ｖｐは、スイッチング素子５をＯＮとするためハイレベルになり、時間ｔ（＝ｔ１）までにハイレベルを維持する。よって、時間ｔ０から時間ｔ１までの期間は、スイッチング素子５がＯＮし、スイッチング素子５の両端間に印加される電圧Ｖ３は零であり、第１の共振キャパシタンス４２に流れる電流ｉｃは零である。スイッチング素子５に流れる電流ｉｓは、負荷ネットワーク４の特性によって、零から負値へ遷移し、その後、零を経由して正値のピーク値まで緩やかに上昇する。入力電流として、最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１に流れる電流ｉ１は共振電流となるため１つの正の共振ピークを有する。一方、この期間での出力電流ｉ２は、零をはさんだ正負の正弦波電流で、この期間（ｔ０〜ｔ１）内で負のピーク値を有する。
【００４７】
次に、図７の時間ｔ１から時間ｔ２までの期間の動作について説明する。時間ｔ（＝ｔ１）でスイッチング素子５への駆動信号電圧Ｖｐは、スイッチング素子５をＯＦＦとするためローレベルになり、時間ｔ（＝ｔ２）までローレベルを維持する。したがって、時間ｔ１から時間ｔ２までの間にスイッチング素子５がＯＦＦし、このＯＦＦになった直後からスイッチング素子５の両端間に印加される電圧Ｖ３は、負荷ネットワーク４の特性によって、共振して零から直流入力電圧Ｖ１の略２倍の振幅電圧まで緩やかに上昇し、５つの共振ピーク（極大となる１回目の共振ピーク、極小となる２回目の共振ピーク、極大となる３回目の共振ピーク、極小となる４回目の共振ピーク、および極大となる５回目の共振ピーク）を経て、降下して、時間ｔ（＝ｔ２）で零に戻ると共に、時間に対する導関数（時間に対する電圧変化率）も零となる。つまり、スイッチング素子５は、Ｅ級スイッチングで高効率でのスイッチング動作を行う。この場合、電圧Ｖ３は、上記したように図８に示す波形Ｗ１（電圧値がより低く抑えられた波形（矩形波形に近い波形））となる。
【００４８】
また、この期間内にスイッチング素子５をＯＦＦとさせることで、それまでスイッチング素子５に流れていた電流ｉｓは零となり、第１の共振キャパシタンス４２に流れるｉｃに切替わる。入力電流として、最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１に流れる電流ｉ１は４つの共振ピーク（極小となる１回目の負の共振ピーク、極大となる２回目の正の共振ピーク、極小となる３回目の負の共振ピーク、および極大となる４回目の正の共振ピーク、）を有する共振電流となる。一方、出力電流ｉ２は先の期間（ｔ０〜ｔ１）内で負のピーク値となった直後から上昇する。また、出力電流ｉ２は、零を挟んだ正負の正弦波電流であり、この期間（ｔ１〜ｔ２）内に共振し、正のピーク値を有する。
【００４９】
その後の期間（ｔ２〜ｔ３）での動作は、前述した期間（ｔ０〜ｔ１）での動作と同様であり、さらにその後の期間（ｔ３〜ｔ４）での動作は、前述した期間（ｔ１〜ｔ２）での動作と同様である。つまり、期間（ｔ０〜ｔ２）での動作が、それ以降の期間においても繰り返される。
【００５０】
このように、このインバータ装置１ａでは、スイッチング素子５への駆動信号電圧Ｖｐの出力によってスイッチング素子５のＯＮ／ＯＦＦを繰り返させることで、直流入力電圧Ｖ１から交流出力電圧Ｖ２への変換が可能である。ここで、最適化インピーダンス特性Ｚを有する第２のＬＣ共振回路４１を用いることで、スイッチング素子５のＯＦＦ時においてその両端間に印加される電圧Ｖ３の波形を構成する高調波成分のうちの偶数成分（上記の例では、２次高調波成分および４次高調波成分）を減衰させることができる。このため、スイッチング素子５のＯＦＦ時においてその両端間に印加されるピーク電圧（電圧Ｖ３のピーク電圧値）を、直流入力電圧Ｖ１の略２倍の振幅からさらに低くできる。その効果として、スイッチング素子５に使用するスイッチング素子の耐圧を下げ得ることに付随してより低ＯＮ抵抗のスイッチング素子を選定できることになる。その結果、スイッチング素子５における導通損失（ＯＮ損失）を減らすことを達成でき、電力変換装置の変換効率をさらに高めることが可能となる。また、スイッチング素子５での電圧のディレーティング率を低下させることができることから、スイッチング素子５の高信頼性化を図ることもできる。また、この第２のＬＣ共振回路４１を用いることで高周波のスイッチング動作において最適化が容易となる。
【００５１】
以上、スイッチング素子５をＯＮ／ＯＦＦ制御する駆動信号電圧ＶｐのＯＮ／ＯＦＦ時間が同じ場合の実施例である。スイッチング素子５のＯＮ時間とＯＦＦ時間が異なる場合は各部の動作電圧と動作電流ピーク時間が異なる場合もある。
【００５２】
また、最適化インピーダンス特性Ｚ有する第２のＬＣ共振回路４１を用いた実施例は、図１に示すインバータ装置１ａ（入力の直流電圧を交流のＡＣ電圧に変換できるインバータ回路の一例）だけに限定されるものではなくて、例えば図９に示すコンバータ装置１ｂ（入力直流電圧を出力直流電圧に変換する電力変換装置の一例）への適用も可能である。
【００５３】
図９のコンバータ装置１ｂは、図１のインバータ装置１ａの交流出力端子３ａ，３ｂに、この交流出力端子３ａ，３ｂから出力される交流出力電圧Ｖ２を直流出力電圧Ｖ４に変換して直流出力端子７ａ，７ｂ間から出力する交直変換回路（キャパシタンスおよびインダクタンスを含む第３のＬＣ共振回路４５と、整流素子および平滑素子を含んだ整流平滑回路４６とを備えた変換回路）を付加したものである。また、負側の直流入力端子２ｂと負側の直流出力端子７ｂは、共通グランドＧに接続されている。その他の構成は、図１と同様である。第３のＬＣ共振回路４５は、キャパシタンスとインダクタンスとが並列に接続されて構成され、整流平滑回路４６は、接合容量を含むダイオード等の整流素子とコンデンサ等の平滑素子とが直列に接続されて構成されている。また、直流出力電圧Ｖ４は整流平滑回路４６（具体的には、この整流平滑回路４６の平滑素子の２つの端子に接続された直流出力端子７ａ，７ｂ）から出力される。これにより、直流出力端子７ａ，７ｂに負荷抵抗６を接続したときに、負荷抵抗６には直流出力電圧Ｖ４が供給される。また、図９の出力電流ｉ３は交流正弦波ではなくて、リップル成分を有する直流電流となっている。
【００５４】
なお、電力変換装置としてのコンバータ装置は、上記のコンバータ装置１ｂの構成に限定されるものではなく、第１のＬＣ共振回路４１、第３のＬＣ共振回路４５、および整流平滑回路４６の組合せによって、降圧形、昇圧形、および昇降圧形のコンバータ装置を構成する事も可能である。また、整流平滑回路４６の前段に絶縁トランスを挿入する構成とすることで入力直流電圧と出力直流電圧間を絶縁したコンバータ装置を構成する事も可能である。
【００５５】
以上、本発明の電力変換装置について、種々の実施の形態を挙げて説明したが、上記実施の形態の説明に限定されず種々の変形実施が可能である。例えば、図３〜図６に示す第２のＬＣ共振回路４１の各実施例のように第２接続部４１ｂと第４接続部４１ｄが直接接続されることで、図１，９に示すように、直流入力端子２ｂと出力端子（交流出力端子３ｂや直流出力端子７ｂ）が共通グランドＧで繋がる構成を基本構成とする実施の形態について説明したが、グランドを共通としない構成（つまり、第２接続部４１ｂと第４接続部４１ｄが直接接続されないように構成されて、直流入力端子２ｂおよび出力端子（交流出力端子３ｂや直流出力端子７ｂ）のいずれか一方が共通グランドＧに繋がらない構成）を採用することもできる。
【００５６】
この第２接続部４１ｂと第４接続部４１ｄが直接接続されない構成の第２のＬＣ共振回路４１とは、図３〜図６に示す第２のＬＣ共振回路４１の各実施例において、第１接続部４１ａと第２接続部４１ｂとが入れ替わり、かつ第３接続部４１ｃと第４接続部４１ｄとが入れ替わったＬＣ共振回路である。この構成の第２のＬＣ共振回路では、直流入力端子２ａとスイッチング素子５の一端とが直接接続される一方で、直流入力端子２ｂとスイッチング素子５の他端との間にはインダクタンスやキャパシタンス（例えば図３の回路に適用したときには、第１のインダクタンス４１１、第２のインダクタンス４１２、第３のインダクタンス４１３および第２のキャパシタンス４３２）が接続されることから、直流入力端子２ｂおよび出力端子（交流出力端子３ｂや直流出力端子７ｂ）のいずれか一方が共通グランドＧに繋がらない構成となる。
【００５７】
また、直流入力端子２ｂおよび出力端子（交流出力端子３ｂや直流出力端子７ｂ）のいずれか一方が共通グランドＧに繋がらない構成には、上記したように、第１のＬＣ共振回路４３を構成するキャパシタンス４３ａとインダクタンス４３ｂを、スイッチング素子５の一端と交流出力端子３ａとを接続する第１経路内と、スイッチング素子５の他端と交流出力端子３ｂとを接続する第２経路内とに分散させて配設する構成も含まれる。
【符号の説明】
【００５８】
１ａ  インバータ装置
１ｂ  コンバータ装置
２ａ，２ｂ  直流入力端子
３ａ，３ｂ  交流出力端子
４  負荷ネットワーク
５  スイッチング素子
６  負荷抵抗
７ａ，７ｂ  直流出力端子
４１  第２のＬＣ共振回路
４１ａ  第１接続部
４１ｂ  第２接続部
４２  第１の共振キャパシタンス
４３  第１のＬＣ共振回路
４３ａ  キャパシタンス
４３ｂ  インダクタンス
Ｖ１  直流入力電圧
Ｖ２  交流出力電圧
【図１】
2019009867.tif 000003
【図２】
2019009867.tif 000004
【図３】
2019009867.tif 000005
【図４】
2019009867.tif 000006
【図５】
2019009867.tif 000007
【図６】
2019009867.tif 000008
【図７】
2019009867.tif 000009
【図８】
2019009867.tif 000010
【図９】
2019009867.tif 000011
【図１０】
2019009867.tif 000012
【図１１】
2019009867.tif 000013
【図１２】
2019009867.tif 000014