(57)【要約】      （修正有）【課題】半導体素子における電流密度を均一にし得る半導体装置を提供する。【解決手段】半導体装置１０は、ダイパッド１２と、半導体素子１４と、第１〜第３リード１６，１８，２０とを備える。半導体素子１４は、第１側面１４ａと、第２側面１４ｂと、第３側面１４ｃと、第４側面１４ｄと、を有し、半導体素子１４が有する主電極パッドＳＰの少なくとも一部は第１側面１４ａ寄りに位置し、半導体素子１４が有する制御電極パッドＧＰは、主電極パッドＳＰの少なくとも一部より、第３側面１４ｃ寄りに位置する。主電極パッドＳＰの少なくとも一部と第２リード１８のダイパッド側端部とが複数の第１導電部材２４で接続されており、制御電極パッドＧＰと第３リード２０のダイパッド側端部とが第２導電部材２６で接続されている。【選択図】図１
2019149390.tif 000002
【特許請求の範囲】
【請求項１】
ダイパッドと、
主電極パッドと制御電極パッドとを有しており、前記ダイパッド上に搭載され、前記ダイパッドと電気的に接続される半導体素子と、
前記ダイパッドに一体的に接続される第１リードと、
前記第１リードの側方に配置される第２リードと、
前記第１リードの側方に配置される第３リードと、
を備え、
前記半導体素子は、
前記第２リードのダイパッド側端部に臨む第１側面と、
前記第１側面と交差するとともに、前記第３リードのダイパッド側端部に臨む第２側面と、
前記第１側面と反対側に位置しており前記第２側面と交差する第３側面と、
前記第１側面及び前記第３側面と交差する第４側面と、
を有し、
前記主電極パッドの少なくとも一部は、前記第１側面寄りに位置しており、
前記制御電極パッドは、前記主電極パッドの少なくとも一部に対して、前記第３側面寄りに位置しており、
前記主電極パッドの少なくとも一部と前記第２リードのダイパッド側端部とが複数の第１導電部材で接続されており、
前記制御電極パッドと前記第３リードのダイパッド側端部とが第２導電部材で接続されている、
半導体装置。
【請求項２】
前記ダイパッドの厚さ方向からみた場合に、前記第２リードのダイパッド側端部と前記主電極パッドは、前記複数の第１導電部材により直線的に接続されており、
前記複数の第１導電部材は、互いに平行に配置されている、
請求項１に記載の半導体装置。
【請求項３】
前記ダイパッドの厚さ方向からみた場合に、前記複数の第１導電部材のそれぞれの延在方向は、前記第２導電部材の延在方向と直交する、
請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第３リードは、前記第１リードに対して前記第２リードと反対側に配置されており、
前記ダイパッドのうち前記第２リードのダイパッド側端部と対向する第１対向部及び前記第２リードのダイパッド側端部のそれぞれが有する互いの対向面は平行である、
請求項１〜請求項３の何れか１項に記載の半導体装置。
【請求項５】
前記ダイパッドのうち前記第３リードのダイパッド側端部と対向する第２対向部及び前記第３リードの前記ダイパッド側端部のそれぞれが有する互いの対向面は平行である、
請求項４に記載の半導体装置。
【請求項６】
前記第１側面は、前記第１対向部が有する前記対向面と平行である、
請求項４又は請求項５に記載の半導体装置。
【請求項７】
前記主電極パッドの少なくとも一部は、前記第３側面から前記第４側面に延びている矩形を呈する、
請求項１〜請求項６の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。
【背景技術】
【０００２】
半導体装置として、支持基板としてのダイパッドと、半導体素子と、第１リードと、第２リードと、第３リードとを有する装置が知られている（例えば、特許文献１，２）。このような半導体装置では、第１リードは、ダイパッドに一体的に接続されており、第２リード及び第３リードは、第１リードを挟むように第１リードの側方に配置されている。半導体素子は、ダイパッドに半導体素子が電気的に接続されるように搭載されており、半導体素子の主電極パッド（例えばソース電極パッド又はエミッタ電極パッド）は、第２リードに複数の第１導電部材（例えばワイヤ）を介して接続され、半導体素子の制御電極パッド（ゲート電極パッド）は、第３リードに第２導電部材（例えばワイヤ）を介して接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２６２９４号公報
【特許文献２】米国特許第７７９１１８２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１，２に記載の半導体装置のように、複数の第１導電部材で半導体素子の主電極パッド（例えばソース電極パッド又はエミッタ電極パッド）と、半導体装置が有するリードとを接続する形態では、半導体素子における電流密度が不均一になる場合があった。
【０００５】
そこで、本発明は、半導体素子における電流密度をより均一にし得る半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体装置は、ダイパッドと、主電極パッドと制御電極パッドとを有しており、上記ダイパッド上に搭載され、上記ダイパッドと電気的に接続される半導体素子と、上記ダイパッドに一体的に接続される第１リードと、上記第１リードの側方に配置される第２リードと、上記第１リードの側方に配置される第３リードと、を備え、上記半導体素子は、上記第２リードのダイパッド側端部に臨む第１側面と、上記第１側面と交差するとともに、上記第３リードのダイパッド側端部に臨む第２側面と、上記第１側面と反対側に位置しており上記第２側面と交差する第３側面と、上記第１側面及び上記第３側面と交差する第４側面と、を有し、上記半導体素子が有する主電極パッドの少なくとも一部は、上記第１側面寄りに位置しており、上記半導体素子が有する制御電極パッドは、上記主電極パッドの少なくとも一部に対して、上記第３側面寄りに位置しており、上記主電極パッドの少なくとも一部と上記第２リードのダイパッド側端部とが複数の第１導電部材で接続されており、上記制御電極パッドと上記第３リードのダイパッド側端部とが第２導電部材で接続されている。
【発明の効果】
【０００７】
本発明によれば、半導体素子における電流密度をより均一にし得る半導体装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係る半導体装置を模式的に示す平面図である。
【図２】図２は、第２実施形態に係る半導体装置を模式的に示す平面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。
【００１０】
［本発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。
【００１１】
一形態に係る半導体装置は、ダイパッドと、上記ダイパッド上に搭載され、主電極パッドと制御電極パッドとを有しており、上記ダイパッドと電気的に接続される半導体素子と、上記ダイパッドに一体的に接続される第１リードと、上記第１リードの側方に配置される第２リードと、上記第１リードの側方に配置される第３リードと、を備え、上記半導体素子は、上記第２リードのダイパッド側端部に臨む第１側面と、上記第１側面と交差するとともに、上記第３リードのダイパッド側端部に臨む第２側面と、上記第１側面と反対側に位置しており上記第２側面と交差する第３側面と、上記第１側面及び上記第３側面と交差する第４側面と、を有し、上記半導体素子が有する主電極パッドの少なくとも一部は、上記第１側面寄りに位置しており、上記制御電極パッドは、上記主電極パッドの少なくとも一部に対して、上記第３側面寄りに位置しており、上記主電極パッドの少なくとも一部と上記第２リードのダイパッド側端部とが複数の第１導電部材で接続されており、上記制御電極パッドと上記第３リードのダイパッド側端部とが第２導電部材で接続されている。
【００１２】
上記構成では、半導体素子の第１側面が第２リードのダイパッド側端部に臨むように、半導体素子がダイパッドに配置されており、上記主電極パッドの少なくとも一部は、上記第１側面寄りに位置している。そのため、ダイパッドの厚さ方向からみた場合に、上記主電極パッドの少なくとも一部と第２リードのダイパッド側端部とを複数の第１導電部材によって直線的に接続できるととともに、複数の第１導電部材を互いに平行に配置できるので、複数の第１導電部材を均等に配置可能である。この場合、主電極パッドに均等に電流が供給されやすく、半導体素子における電流密度の均一化が図れている。
【００１３】
一形態において、上記ダイパッドの厚さ方向からみた場合に、上記第２リードのダイパッド側端部と上記主電極パッドは、上記複数の第１導電部材により直線的に接続されており、上記複数の第１導電部材は、互いに平行に配置されていてもよい。
【００１４】
一形態において、上記ダイパッドの厚さ方向からみた場合に、上記複数の第１導電部材のそれぞれの延在方向は、上記第２導電部材の延在方向と直交してもよい。
【００１５】
一形態において、上記第３リードは、上記第１リードに対して上記第２リードと反対側に配置されており、上記ダイパッドのうち上記第２リードのダイパッド側端部と対向する第１対向部及び上記第２リードのダイパッド側端部のそれぞれが有する互いの対向面は平行であってもよい。この構成では、複数の第１導電部材の長さを揃え易い。そのため、半導体素子における電流密度をより均一化できる。
【００１６】
一形態において、上記ダイパッドのうち上記第３リードのダイパッド側端部と対向する第２対向部及び上記第３リードの上記ダイパッド側端部のそれぞれが有する互いの対向面は平行であってもよい。この場合、より短い第２導電部材によって、第３リードのダイパッド側端部と制御電極パッドとを接続できるので、インダクタンスを低減できる。
【００１７】
一形態において、上記第１側面は、上記第１対向部が有する上記対向面と平行であってもよい。この場合、複数の第１導電部材を均等に配置しやすい。
【００１８】
一形態において、上記主電極パッドの少なくとも一部は、上記第３側面から上記第４側面に延びている矩形を呈してもよい。この場合、主電極パッドにおいて複数の第１導電部材の接続領域を確保しやすく、第１導電部材の本数の増加を図ることができる。
【００１９】
［本願発明の実施形態の詳細］
本発明の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。
【００２０】
（第１実施形態）
図１は、第１実施形態に係る半導体装置を模式的に示す平面図である。図１に示された半導体装置１０は、樹脂封止型の半導体装置である。半導体装置１０は、ダイパッド１２と、半導体チップ（半導体素子）１４と、第１リード１６、第２リード１８及び第３リード２０とを備える。ダイパッド１２、第１リード１６、第２リード１８及び第３リード２０は、リードフレームを構成し得る。
【００２１】
半導体装置１０は、例えば電源等に使用される電力用半導体装置である。半導体装置１０のパッケージ形態の例は一般的なＴＯシリーズであり得る。ＴＯシリーズの例はＴＯ−２４７、ＴＯ−２２０、ＴＯ−２６３（Ｄ２―ＰＡＫ）、ＴＯ−２５２（Ｄ−ＰＡＫ）を含む。
【００２２】
ダイパッド１２は、半導体チップ１４が搭載されるチップ搭載面１２ａを有する搭載基板である。ダイパッド１２は、半導体チップ１４と電気的に接続され得る。ダイパッド１２は例えば板状を呈する。チップ搭載面１２ａの外形の例は、略矩形である。ダイパッド１２の材料の例は、銅（Ｃｕ）及び銅合金等の金属を含む。ダイパッド１２には、厚さ方向にダイパッド１２を貫通する貫通孔２２が形成され得る。貫通孔２２は、例えば螺子によって半導体装置１０を他の部材に固定する際に、その螺子を通すための孔である。
【００２３】
半導体チップ１４は、チップ搭載面１２ａの所定位置に搭載される。半導体チップ１４はトランジスタである。トランジスタの例は、バイポーラトランジスタ、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等を含む。半導体チップ１４は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂等を含む材料から構成される接着層を介してチップ搭載面１２ａに実装され得る。
【００２４】
半導体チップ１４の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどを含む。
【００２５】
半導体チップ１４は、第１側面１４ａ、第２側面１４ｂ、第３側面１４ｃ及び第４側面１４ｄを有する。第２側面１４ｂは第１側面１４ａと交差している。第３側面１４ｃは、第１側面１４ａと反対側に位置しており、第２側面１４ｂと交差している。第４側面１４ｄは、第２側面１４ｂと反対側に位置しており、第１側面１４ａ及び第３側面１４ｃと交差している。半導体チップ１４の厚さ方向からみた場合における半導体チップ１４の形状は、例えば矩形又は正方形である。
【００２６】
半導体チップ１４は、ゲート電極パッド（制御電極パッド）ＧＰ及び電極パッド（主電極パッド）ＳＰを有する。半導体チップ１４がＭＯＳＦＥＴである場合、電極パッドＳＰはソース電極パッドに対応する。半導体チップ１４がＩＧＢＴである場合、電極パッドＳＰはエミッタ電極パッドに対応する。半導体チップ１４の裏面全体には、例えばドレイン電極パッド又はコレクタ電極パッド等の更なる電極パッドが形成され得る。電極パッドＳＰを第１主電極パッドと称した場合、半導体チップ１４の裏面全体に形成される電極パッドは第２主電極パッドである。ゲート電極パッドＧＰに入力される制御信号に応じて、半導体チップ１４における第１主電極パッドと第２主電極パッドとの導通状態が制御され得る。
【００２７】
ゲート電極パッドＧＰ及び電極パッドＳＰは、半導体チップ１４の上部（ダイパッド１２と反対側）に設けられている。電極パッドＳＰ及びゲート電極パッドＧＰは、後述する複数の第１導電部材２４及び第２導電部材２６の一端が接続される領域である。
【００２８】
電極パッドＳＰ及びゲート電極パッドＧＰの形状は、図１に示したように矩形とし得る。電極パッドＳＰの形状が矩形である場合、第１側面１４ａの法線方向に、電極パッドＳＰの長手方向が直交するように、電極パッドＳＰが配置され得る。ゲート電極パッドＧＰについても同様に配置され得る。以下、断らない限り、電極パッドＳＰ及びゲート電極パッドＧＰの形状は矩形である。通常、電極パッドＳＰの面積の方がゲート電極パッドＧＰの面積より大きい。
【００２９】
半導体チップ１４の上部において、電極パッドＳＰは第１側面１４ａ寄りに位置しており、ゲート電極パッドＧＰは第３側面１４ｃ寄りに位置している。よって、電極パッドＳＰは、ゲート電極パッドＧＰに対して第１側面１４ａ側に位置している。
【００３０】
第１リード１６は、一方向に延在しており、第２リード１８及び第３リード２０の間に配置されている。ダイパッド１２の形状が矩形である場合、第１リード１６の延在方向は、ダイパッド１２の長手方向であり得る。第１リード１６の材料の例はダイパッド１２の材料と同じ材料を含む。第１リード１６の内側端部１６１は、ダイパッド１２に物理的に一体的に接続されている。ダイパッド１２は導電性を有するので、第１リード１６とダイパッド１２とは電気的に接続されている。
【００３１】
第２リード１８は、第１リード１６の延在方向と同じ方向に延在しており、第１リード１６の側方に配置されている。第２リード１８の内側端部（ダイパッド側端部）１８１は、ダイパッド１２と離間している。第２リード１８は、複数の第１導電部材２４を介して半導体チップ１４に接続される。第１導電部材２４の一端は半導体チップ１４の電極パッドＳＰに接続され、第１導電部材２４の他端は第２リード１８の内側端部１８１に接続される。内側端部１８１の形状は、複数の第１導電部材２４を接続可能な領域を確保可能な形状であればよい。
【００３２】
第３リード２０は、第１リード１６の延在方向と同じ方向に延在しており、第１リード１６の側方に配置されている。第３リード２０は、第１リード１６に対して第２リード１８と反対側に配置されている。第３リード２０の内側端部（ダイパッド側端部）２０１は、ダイパッド１２と離間している。第３リード２０は、第２導電部材２６を介して半導体チップ１４に接続される。第２導電部材２６の一端は半導体チップ１４のゲート電極パッドＧＰに接続され、第２導電部材２６の他端は第３リード２０の内側端部２０１に接続される。内側端部２０１の形状は、第２導電部材２６が接続可能な領域を確保可能であればよい。
【００３３】
半導体チップ１４がＭＯＳＦＥＴである場合、第１リード１６はドレイン電極端子に対応し、第２リード１８はソース電極端子に対応し、第３リード２０はゲート電極端子に対応する。半導体チップ１４がＩＧＢＴを含む場合、第１リード１６はコレクタ電極端子に対応し、第２リード１８はエミッタ電極端子に対応し、第３リード２０はゲート電極端子に対応する。
【００３４】
第２リード１８及び第３リード２０の材料の例は、銅及び銅合金等の金属を含む。第１導電部材２４及び第２導電部材２６の例として、ワイヤ、ボンディングリボン等が挙げられる。第１導電部材２４がワイヤである場合、その直径は例えば３００μｍ〜５００μｍである。第２導電部材２６がワイヤである場合、その直径は例えば１２５μｍである。第１導電部材２４及び第２導電部材２６の材料の例は、アルミニウム、金、銅等の金属を含む。第１導電部材２４は、例えば超音波又は加圧等を用いたワイヤボンディングにより第２リード１８及び半導体チップ１４に電気的に接続される。同様に、第２導電部材２６も、例えば超音波又は加圧等を用いたワイヤボンディングにより第３リード２０及び半導体チップ１４に電気的に接続される。
【００３５】
ダイパッド１２及び半導体チップ１４は、樹脂部２８によって封止され得る。図１では樹脂部２８を破線で模式的に示している。第２リード１８及び第３リード２０の内側端部１８１，２０１は、樹脂部２８によって保持される。第１リード１６、第２リード１８及び第３リード２０のうち樹脂部２８の内側の部分は、インナーリード部として知られている。第１リード１６、第２リード１８及び第３リード２０のうち樹脂部２８の外側の部分は、アウターリード部として知られている。
【００３６】
樹脂部２８の外形形状の例としては、略直方体が挙げられる。樹脂部２８の材料の例は、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、液晶ポリマー等の熱可塑性樹脂を含む。樹脂部２８は、ダイパッド１２及び半導体チップ１４を熱可塑性樹脂でモールドすることによって形成され得る。樹脂部２８には、ダイパッド１２の貫通孔２２と同心の貫通孔３０が形成されている。貫通孔３０は、貫通孔２２と同様に螺子止めなどの際などに螺子が通される孔である。
【００３７】
一実施形態において、ダイパッド１２のチップ搭載面１２ａと反対側の面である底面は開放され得る。換言すれば、底面は樹脂部２８によって覆われていない面であり得る。この場合、底面は放熱面として機能し得る。
【００３８】
ダイパッド１２に対する半導体チップ１４の配置状態と、複数の第１導電部材２４及び第２導電部材２６による配線状態とについて詳述する。
【００３９】
半導体チップ１４は、第１側面１４ａが第２リード１８の内側端部１８１に臨むようにダイパッド１２上に配置されるとともに、第２側面１４ｂが第３リード２０の内側端部２０１に臨むように、ダイパッド１２上に配置されている。換言すれば、第１リード１６の延在方向に直交する仮想基準面Ｐ（図１において一点鎖線で示した面）に対して半導体チップ１４は傾いた状態、より詳細には、仮想基準面Ｐに対して第１側面１４ａが傾いた状態で、ダイパッド１２上に配置されている。仮想基準面Ｐに対する第１側面１４ａの角度は、例えば第１導電部材２４及び第２導電部材２６による配線の容易性を考慮して設定され得るが、例えば４５度である。仮想基準面Ｐは、ダイパッド１２の一対の側面１２ｂ，１２ｃに直交する面であり得る。
【００４０】
ダイパッド１２の厚さ方向からみた場合、複数の第１導電部材２４のそれぞれは直線状を呈し、互いに平行に配置されている。更に、複数の第１導電部材２４それぞれの延在方向は、第２導電部材２６の延在方向と交差している。第１導電部材２４の延在方向と、第２導電部材２６の延在方向とは例えば直交している。ここで、「直交」とは、９０度に対して±５度の範囲を含む概念、すなわち、８５度〜９５度の角度範囲を含む概念である。
【００４１】
半導体装置１０では、第１側面１４ａは第２リード１８の内側端部１８１に臨み、電極パッドＳＰは、第１側面１４ａ寄りに位置していることから、ダイパッド１２の厚さ方向からみた場合に、第２リード１８の内側端部１８１と電極パッドＳＰとを、複数の第１導電部材２４によって直線的に接続可能であるとともに、複数の第１導電部材それぞれを互いに平行に配置可能である。換言すれば、平行に配置された直線状の複数の第１導電部材２４で、第２リード１８の内側端部１８１と電極パッドＳＰとが接続され得る。よって、より短い第１導電部材２４で、第２リード１８の内側端部１８１と電極パッドＳＰとを接続可能であるとともに、電極パッドＳＰに対して複数の第１導電部材２４を均等に配置できる。
【００４２】
複数の第１導電部材２４を均等に配置することで、電極パッドＳＰに電流を均等に供給可能であり、半導体チップ１４における電流密度の均一化が図れている。複数の第１導電部材２４のそれぞれを直線的に配置可能であり、複数の第１導電部材２４を互いに平行に配置可能であることから、複数の第１導電部材２４の長さの差を低減できる。この点でも電流密度の均一化が図れている。
【００４３】
直線状の複数の第１導電部材２４を平行に配置した場合、第２リード１８の内側端部１８１と電極パッドＳＰとを接続する第１導電部材２４の本数を増加させやすく、半導体チップ１４により多くの電流を供給できる。その結果、電流容量の大きい半導体装置１０を実現可能である。更に、ダイパッド１２の厚さ方向からみて、第１導電部材２４をひねらずに、第２リード１８の内側端部１８１と電極パッドＳＰとを直線的に接続できることから、第１導電部材２４の実装が容易である。
【００４４】
更に、第１導電部材２４の長さが短いことにより、インダクタンスを低減できるので、半導体装置１０の機能向上が図られる。第１導電部材２４の長さが短いと、半導体チップ１４の熱も第２リード１８に散逸しやすいので、半導体チップ１４の放熱性が向上し、半導体チップ１４の温度上昇を抑制可能である。
【００４５】
半導体装置１０では、第１側面１４ａと交差する第２側面１４ｂが第３リード２０の内側端部２０１に臨み、ゲート電極パッドＧＰは、第２側面１４ｂと交差しており第１側面１４ａと反対側に位置する第３側面１４ｃ寄りに位置している。この構成では、第３リード２０の内側端部２０１とゲート電極パッドＧＰとの距離を短くできるので、より短い第２導電部材２６で第３リード２０の内側端部２０１とゲート電極パッドＧＰとを接続可能である。この場合、インダクタンスが低減され、半導体装置１０の機能向上が図れている。また、第３リード２０の内側端部２０１とゲート電極パッドＧＰとを直線的に接続できるので、第２導電部材２６の実装が容易である。更に、第２導電部材２６の長さが短いことにより第１導電部材２４の場合と同様に、半導体チップ１４の放熱性が向上し、半導体チップ１４の温度上昇を抑制できる。
【００４６】
電極パッドＳＰが図１に示したように矩形を呈し、その長手方向が第２側面１４ｂから第４側面１４ｄに向けて延びている（第４側面１４ｄから第２側面１４ｂに向けて延びている）形態では、互いに平行に配置された直線状の複数の第１導電部材２４によって、第２リード１８の内側端部１８１と電極パッドＳＰとをより接続しやすいので、複数の第１導電部材２４をより均等に配置しやすい。また、複数の第１導電部材２４の接続領域を確保しやすいので、より多くの複数の第１導電部材２４で電極パッドＳＰと第２リード１８の内側端部１８１に接続しやすい。そのため、半導体装置１０の電流容量の増加を図れる。
【００４７】
半導体装置１０が例えば電源等に使用される電力用半導体装置である場合、半導体チップ１４には、ワイドバンドギャップ半導体が用いられる傾向にある。ワイドバンドギャップ半導体を用いた半導体チップ１４では、スイッチング速度が速いため電流密度のばらつきは低減されていることが好ましい。更に、ワイドバンドギャップ半導体を用いた半導体チップ１４は大電流で動作可能である。このように大電流使用の半導体チップ１４では、大電流を流すため及び抵抗を小さくするために第２導電部材２６の本数を増やす必要性が高い。したがって、電流密度の均一化が図れ、第２導電部材２６の本数を多くし得る半導体装置１０の構成は、ワイドバンドギャップ半導体を含む半導体チップ１４を用いた場合により有利である。
【００４８】
（第２実施形態）
図２は、第２実施形態に係る半導体装置を模式的に示す平面図である。図２に示した半導体装置１０Ａは、ダイパッド１２、第２リード１８の内側端部及び第３リードの内側端部の形状が、第１実施形態の半導体装置１０の場合と異なる点で相違する。よって、この相違点を中心にして半導体装置１０Ａを説明する。
【００４９】
半導体装置１０Ａが有するダイパッド１２には、第１リード１６の接続部の両側に面取り部１２１，１２２がそれぞれ形成されている。この点以外は、図２に示したダイパッド１２の構成は、図１に示したダイパッド１２の構成と同様であり得る。
【００５０】
半導体装置１０Ａでは、面取り部（第１対向部）１２１に対向して第２リード１８の内側端部１８１が配置されており、面取り部（第２対向部）１２２に対向して第３リード２０の内側端部２０１が配置されている。換言すれば、ダイパッド１２において、第２リード１８の内側端部１８１及び第３リード２０の内側端部２０１に対向するエッジ（角部）に面取りが施されている。
【００５１】
図２に示したダイパッド１２は、例えば、図１に示したダイパッド１２のエッジを面取りすることで作製してもよいし、金型などを使用して、図２に示した形状のダイパッド１２を直接作製してもよい。
【００５２】
第２リード１８の内側端部１８１及び面取り部１２１において、互いに対向する対向面１８１ａ，１２１ａは平行であり、第３リード２０の内側端部２０１及び面取り部１２２において、互いに対向する対向面２０１ａ，１２２ａは平行である。
【００５３】
このような内側端部１８１，２０１を有する第２リード１８及び第３リード２０は、例えば、平面視において矩形の内側端部を有するように第２リード及び第３リードを作製した後に、その内側端部の一部を面取りすることで作製されてもよいし、図２に示した形状の内側端部１８１，２０１を有するように第２リード１８及び第３リード２０が直接作製されてもよい。
【００５４】
一実施形態において、半導体チップ１４は、第１側面１４ａが、面取り部１２１が有する対向面１２１ａと平行になるように配置され得る。この場合、第１側面１４ａは、内側端部２０１が有する対向面２０１ａとも平行である。
【００５５】
半導体装置１０Ａでは、半導体チップ１４の配置状態は、第１の実施形態の場合と同様である。そのため、半導体装置１０Ａは、少なくとも第１の実施形態の半導体装置１０の場合と同様の作用効果を有する。
【００５６】
半導体装置１０Ａでは、ダイパッド１２が面取り部１２１を有し、第２リード１８の内側端部１８１及び面取り部１２１において、互いに対向する対向面１８１ａ，１２１ａは平行である。そのため、長さがほぼ均一な複数の第１導電部材２４によって、第２リード１８の内側端部１８１と電極パッドＳＰとを接続可能である。その結果、半導体チップ１４における電流密度の均一化を更に図れる。また、半導体装置１０Ａが有するダイパッド１２及び第２リード１８の構成では、内側端部１８１が有する対向面１８１ａと面取り部１２１が有する対向面１２１ａとの間の距離を短くできる。すなわち、内側端部１８１を面取り部１２１に近づけることが可能である。そのため、内側端部１８１と電極パッドＳＰの距離も短くなり、第１導電部材２４の長さをより一層短くできる。その結果、インダクタンスも低減でき、半導体装置１０Ａの機能向上を更に図れるとともに、放熱性が向上するので、半導体チップ１４の温度上昇を一層抑制可能である。
【００５７】
第１側面１４ａが、ダイパッド１２の面取り部１２１の対向面１２１ａと平行である形態では、複数の第１導電部材２４の長さの差を更に低減できるので、電流密度の均一化をより一層図れる。また、電極パッドＳＰにおいて、複数の第１導電部材２４の接続領域を確保しやすいことから、第１導電部材２４の本数を増やし易い。
【００５８】
半導体装置１０Ａでは、ダイパッド１２が面取り部１２２を有し、第３リード２０の内側端部２０１及び面取り部１２２において、互いに対向する対向面２０１ａ，１２２ａは平行である。そのため、第３リード２０の内側端部２０１とゲート電極パッドＧＰとの距離がより短くなる。これにより、第２導電部材２６の長さをより短くできる。その結果、インダクタンスを低減し、半導体装置１０Ａの機能向上が更に図れる。更に、放熱性が改善するため、半導体チップ１４の温度上昇がより一層抑制され得る。
【００５９】
半導体装置の構成も、半導体装置の場合と同様に、ワイドバンドギャップ半導体を含む半導体チップ１４を用いた場合により有利である。
【００６０】
以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲で、変形可能である。例えば半導体素子は、チップ状の素子に限定されない。半導体素子は、縦型トランジスタに限定されず、横型トランジスタでもよい。主電極パッド及び制御電極パッドの形状は矩形に限定されない。例えば、主電極パッドは、その少なくとも一部が制御電極パッドより半導体素子の第１側面寄りに位置していればよく、例えば制御電極パッドと絶縁された状態で制御電極パッドを囲うように設けられていてもよい。第２の実施形態では、ダイパッドのうち、第２リードの内側端部に対向する第１対向部及び第２リードの内側端部のそれぞれが有する互いの対向面が平行であればよい。
【符号の説明】
【００６１】
１０，１０Ａ…半導体装置、１２…ダイパッド、１４…半導体チップ（半導体素子）、１４ａ…第１側面、１４ｂ…第２側面、１４ｃ…第３側面、１４ｄ…第４側面、１６…第１リード、１８…第２リード、２０…第３リード、２４…第１導電部材、２６…第２導電部材、１２１…面取り部（第１対向部）、１２１ａ…対向面、１２２…面取り部（第２対向部）、１２２ａ…対向面、１８１…内側端部、１８１ａ…対向面、２０１…内側端部、２０１ａ…対向面。
【図１】
2019149390.tif 000003
【図２】
2019149390.tif 000004