(57)【要約】【課題】より効果的な排熱動作が可能な配線基板及び電子装置を提供する。【解決手段】配線基板１００は、コア絶縁層１１０の内部にペルチェ素子１２０が位置している。ペルチェ素子１２０は、Ｎ型半導体素子１２１ｎの２つの電極のうち第１電極１２３ｎとＰ型半導体素子１２１ｐの２つの電極のうち第２電極１２３ｐとが第１の端部で交互に隣り合い、Ｎ型半導体素子１２１ｎの第３電極１２２ｎとＰ型半導体素子１２１ｐの第４電極１２２ｐとが第２の端部で交互に隣り合う。導体パターン１１１、１１６は、第１の端部で隣り合う第１、第２電極１２３ｎ、１２３ｐを接続し、第２の端部で隣り合う第３、第４電極１２２ｎ、１２２ｐを接続し、接続される両電極と接合される各部分を含む面は、それぞれ平坦である。電子部品１４０は、ペルチェ素子１２０の第１の端部の側に位置する。【選択図】図２
2019149501.tif 000002
【特許請求の範囲】
【請求項１】
コア絶縁層と、
Ｎ型半導体素子及びＰ型半導体素子を有し、前記コア絶縁層の内部に位置するペルチェ素子と、
前記Ｎ型半導体素子の電極と前記Ｐ型半導体素子の電極とを接続する導体パターンと、
電子部品と、
を備え、
前記ペルチェ素子は、前記Ｎ型半導体素子の２つの電極のうち一方の第１電極と前記Ｐ型半導体素子の２つの電極のうち一方の第２電極とが第１の端部で交互に隣り合って配列され、前記Ｎ型半導体素子の２つの電極のうち他方の第３電極と前記Ｐ型半導体素子の２つの電極のうち他方の第４電極とが第２の端部で交互に隣り合って配列され、
前記導体パターンは、前記第１の端部で隣り合う前記第１電極と前記第２電極とを接続し、前記第２の端部で隣り合う前記第３電極と前記第４電極とを接続し、
当該導体パターンの前記第１電極及び前記第２電極と接合される各部分を含む面、並びに前記第３電極及び前記第４電極と接合される各部分を含む面は、それぞれ平坦であり、
前記電子部品は、前記ペルチェ素子の前記第１の端部の側に位置する
ことを特徴とする配線基板。
【請求項２】
前記導体パターンは、当該導体パターンが接続する２つの電極の表面積の和よりも表面積が大きい
ことを特徴とする請求項１記載の配線基板。
【請求項３】
前記ペルチェ素子の前記第２の端部で前記第３電極と前記第４電極とを接続する前記導体パターンは、外部に露出していることを特徴とする請求項１又は２記載の配線基板。
【請求項４】
前記コア絶縁層は、前記ペルチェ素子の前記第１の端部に応じた第１の面と、前記第２の端部に応じた第２の面とを有し、
当該配線基板は、前記コア絶縁層の前記第１の面の側に位置する絶縁層を備え、
前記電子部品は、前記絶縁層の内部に位置している
ことを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
【請求項５】
前記コア絶縁層は、前記ペルチェ素子の前記第１の端部に応じた第１の面と、前記第２の端部に応じた第２の面とを有し、
前記第１電極と前記第３電極との間の長さ、及び前記第２電極と前記第４電極との間の長さは、前記コア絶縁層の前記第１の面と前記第２の面との間の厚みよりも短く、
前記電子部品の少なくとも一部が前記コア絶縁層の内部に位置している
ことを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
【請求項６】
前記ペルチェ素子は、前記Ｎ型半導体素子及び前記Ｐ型半導体素子に対して前記第１の端部の側で、前記第１の面の側から見た場合に平面視で前記Ｎ型半導体素子及び前記Ｐ型半導体素子の配列範囲の外周を囲う枠体を有することを特徴とする請求項５記載の配線基板。
【請求項７】
前記枠体は、前記Ｎ型半導体素子及び前記Ｐ型半導体素子に対して前記第１の端部の側に突出していることを特徴とする請求項６記載の配線基板。
【請求項８】
請求項１〜７のいずれか一項に記載の配線基板と、
前記配線基板が電気的に接続されるモジュール基板と、
を備えることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、配線基板及び電子装置に関する。
【背景技術】
【０００２】
電子部品を搭載して、当該電子部品をモジュール基板などに接続するための配線基板がある。配線基板では、複数の絶縁層が積層されて、各絶縁層表面に配線が設けられ、各絶縁層を挟んだ配線間は貫通導体（ビアホール導体）によって接続される。
【０００３】
電子部品には、ＩＣチップのように発熱を伴い、当該発熱の影響が大きいものが含まれる。このような配線基板に対し、ペルチェ素子を搭載して熱を適切に移動させる技術が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５１２５１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ペルチェ素子を他の配線と同様に接続すると、吸排熱能力が不足して十分にペルチェ素子を動作させることができないという課題がある。
【０００６】
本開示の目的は、より効果的に吸排熱動作を行うことのできる配線基板及び電子装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本開示に係る一の態様は、コア絶縁層と、Ｎ型半導体素子及びＰ型半導体素子を有し、コア絶縁層の内部に位置するペルチェ素子と、Ｎ型半導体素子の電極とＰ型半導体素子の電極とを接続する導体パターンと、電子部品と、を備え、ペルチェ素子は、Ｎ型半導体素子の２つの電極のうち一方の第１電極とＰ型半導体素子の２つの電極のうち一方の第２電極とが第１の端部で交互に隣り合って配列され、Ｎ型半導体素子の２つの電極のうち他方の第３電極とＰ型半導体素子の２つの電極のうち他方の第４電極とが第２の端部で交互に隣り合って配列され、導体パターンは、第１の端部で隣り合う第１電極と第２電極とを接続し、第２の端部で隣り合う第３電極と第４電極とを接続し、導体パターンの第１電極及び第２電極と接合される各部分を含む面、並びに第３電極及び第４電極と接合される各部分を含む面は、それぞれ平坦であり、電子部品は、ペルチェ素子の第１の端部の側に位置することを特徴とする配線基板である。
【０００８】
また、本開示に係る他の一の態様は、上記の配線基板と、配線基板が電気的に接続されるモジュール基板と、を備えることを特徴とする電子装置である。
【発明の効果】
【０００９】
本開示の内容に従うと、配線基板内からより効果的に排熱動作を行うことができるという効果がある。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態の配線基板の平面図である。
【図２】配線基板の半導体素子の接続方向に沿った断面における電子装置の断面図である。
【図３】第１実施形態の配線基板の変形例を示した断面図である。
【図４】第２実施形態の配線基板を示した断面図である。
【図５】第２実施形態の配線基板の変形例を示した断面図である。
【図６】第３実施形態の配線基板を示した断面図である。
【図７】第３実施形態の配線基板の変形例を示した断面図である。
【発明を実施するための形態】
【００１１】
以下、本開示に係る実施の形態を図面に基づいて説明する。
［第１実施形態］
図１は、第１実施形態の配線基板１００の平面図である。
【００１２】
配線基板１００の一方の側（上側）は、絶縁基板であるコア基板１１０（コア絶縁層）の上面（第２の面）側であり、当該コア基板１１０の上面では、複数（ここでは３３個）の導体パターン１１１が互いに離隔して位置している。導体パターン１１１のパターン形状は、少なくとも下側（コア基板１１０の内側、後述の電極との接触部分を含む面）が平坦な平板状の平面視長方形（直方体）である。複数の導体パターン１１１は、一定の離隔距離の部分を除いて上面に幅広く位置する。
【００１３】
ソルダーレジスト層１１８は、導体パターン１１１の隙間部分に位置している。コア基板１１０の平面視中央部分には、点線で示すように、ペルチェ素子１２０（熱電変換素子）が絶縁性の接着部材１１７（樹脂など）により固定されている。ペルチェ素子１２０は、ここでは、８行８列で配列された合計６４個の半導体素子１２１を有する。
【００１４】
３３個の導体パターン１１１と６４個の半導体素子１２１は、電気的に直列に接続されている。導体パターン１１１のうち導体パターン１１１２、１１１３が両端となり、残りの導体パターン１１１１がそれぞれＮ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの組（図２参照）を１組ずつ間に挟んで導体パターン１１１２、１１１３の間に接続されている。ここでは、例えば、導体パターン１１１２には、導体パターン１１１３への供給電圧（例えば、接地電圧）よりも高い電圧（正の電圧）が印加される。
【００１５】
図２は、配線基板１００の図１において半導体素子１２１の接続方向に沿った断面における断面図である。ここでは、配線基板１００を有する電子装置１のモジュール基板２００を当該配線基板１００と合わせて示している。配線基板１００は、コア基板１１０と、ペルチェ素子１２０と、ビルドアップ部１３０と、電子部品１４０などを備える。
【００１６】
コア基板１１０は、中央付近を上下に貫く貫通孔を有している。コア基板１１０と略同一の高さのペルチェ素子１２０が当該貫通孔内、すなわちコア基板１１０の内部に位置している。コア基板１１０は、ペルチェ素子１２０の外側に、スルーホール１１２１、１１２２を有している。スルーホール１１２１内の導体１１３１（スルーホール導体）は、導体パターン１１１のうち導体パターン１１１２に接続されている上面側パッド１１４１と、下面側パッド１１５１とをつないでいる。スルーホール１１２２内の導体１１３２（スルーホール導体）は、導体パターン１１１のうち導体パターン１１１３に接続されている上面側パッド１１４２と、下面側パッド１１５２とをつないでいる。
【００１７】
ペルチェ素子１２０は、貫通方向（上下方向）について両端に、対となる２つの電極（すなわち、吸熱面及び排熱面）がそれぞれ位置する向きで位置している。図２の断面では、上端（第２の端部）に電極１２２ｎ、１２２ｐ（まとめて電極１２２とも記す）がそれぞれ位置し、下端（第１の端部）に電極１２３ｎ、１２３ｐ（まとめて電極１２３とも記す）がそれぞれ位置する複数個ずつのＮ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐがそれぞれ上下に延在している。Ｎ型半導体素子１２１ｎとＰ型半導体素子１２１ｐとは、交互に隣り合って並んでいる。ここでは、導体パターン１１１２の側から隣り合ったＮ型半導体素子１２１ｎとＰ型半導体素子１２１ｐとが交互に直列で電気的に接続されている。
【００１８】
この直列での電気的な接続方向（配線）に沿った、半導体素子１２１の上側（第２の端部）での電極１２２同士（すなわち、Ｎ型半導体素子１２１ｎの電極１２２ｎ（第３電極）とＰ型半導体素子１２１ｐの電極１２２ｐ（第４電極））との電気的な接続は、導体パターン１１１により直接、すなわち、貫通導体（ビアホール導体）を介さずにめっき層の積層などによりなされている。
【００１９】
また、各半導体素子１２１の下側（第１の端部）では、電極１２３同士（すなわち、Ｎ型半導体素子１２１ｎの電極１２３ｎ（第１電極）とＰ型半導体素子１２１ｐの電極１２３ｐ（第２電極））が導体パターン１１６により直接電気的に接続されている。
【００２０】
ここでは、図内で一番左の導体パターン１１１が導体パターン１１１２であり、一番右側の導体パターン１１１が導体パターン１１１３である。すなわち、上端の電極１２２では、Ｐ型半導体素子１２１ｐからＮ型半導体素子１２１ｎへ向かう電流が流れ、下端の電極１２３では、Ｎ型半導体素子１２１ｎからＰ型半導体素子１２１ｐへ向かう電流が流れることになる。これにより、全ての電極１２３で吸熱が生じ、全ての電極１２２で排熱（放熱）が生じることになる。
【００２１】
導体パターン１１１（１１６）は、平面視でＮ型半導体素子１２１ｎの電極１２２ｎ（１２３ｎ）とＰ型半導体素子１２１ｐの電極１２２ｐ（１２３ｐ）の全体と接続されてもよい。これにより、これらの電極と導体パターンとの間で熱の伝わる面積が最大となる。
【００２２】
また、導体パターン１１１、１１６の表面積は、当該導体パターン１１１、１１６が接続する２つの電極の表面積の和、すなわち、Ｎ型半導体素子１２１ｎの電極１２２ｎの表面積とＰ型半導体素子１２１ｐの電極１２２ｐの表面積の和及び電極１２３ｎの表面積と電極１２３ｐの表面積の和よりも大きくてよい。電極と導体パターン１１１の厚さが略同一であれば、面積が大きいほど導体パターン１１１、１１６のヒートシンクとしての機能が向上する。
【００２３】
各半導体素子１２１には、ペルチェ効果が適切に得られる各種周知の材料が用いられる。導体パターン１１６には、導体パターン１１１と同一の材料が用いられてよい。導体パターン１１６のパターン形状は、少なくとも上側（コア基板１１０の内側、後述の電極との接触部分を含む面）が平坦な平板状の平面視長方形（直方体）である。長方形のサイズや縦横比は、電極の位置関係、サイズや形状によって適宜定められる。
【００２４】
導体パターン１１１、１１６の厚みは、例えば、２０〜５０μｍに設定されている。また、各導体パターン１１１、１１６における上面の高低差（上下方向についての凹凸や勾配）及び下面の高低差は、それぞれ１０μｍ以下に設定されている。言い換えれば、導体パターン１１１の電極１２２ｎ及び電極１２２ｐと接合される各部分を含む面は、高低差が１０μｍ以下の平坦な面である。また、導体パターン１１６の電極１２３ｎ及び電極１２３ｐと接合される各部分を含む面は、高低差が１０μｍ以下の平坦な面である。
【００２５】
上述のように、ペルチェ素子１２０の側面は、接着部材１１７によりコア基板１１０の貫通孔内側面に対して固定されている。
【００２６】
導体パターン１１１は、隣り合うＮ型半導体素子１２１ｎの電極１２２ｎとＰ型半導体素子１２１ｐの電極１２２ｐとを電気的に接続している。導体パターン１１１には、接続されているＰ型半導体素子１２１ｐ及びＮ型半導体素子１２１ｎからの熱が熱伝導により伝わる。図１で示したように、導体パターン１１１は、外部（上方）に露出しているので、伝わった熱は、大気中に放出される。なお、導体パターン１１１２、１１１３に接続されるスルーホール１１２１、１１２２の数は、一つずつに限られないが、導体１１３１、１１３２を介してコア基板１１０の下面側に伝わる熱量が適正に制限される範囲内とされる。
【００２７】
コア基板１１０の下面（第１の面）側では、導体パターン１１６が隣り合うＮ型半導体素子１２１ｎの電極１２３ｎとＰ型半導体素子１２１ｐの電極１２３ｐとを電気的に接続している。導体パターン１１６の熱（すなわち、電子部品１４０の熱）がペルチェ素子１２０により効率よく引き寄せられて、熱（吸熱量に応じた電荷）が電極１２２の側に移動する。
【００２８】
絶縁層としてのビルドアップ部１３０は、コア基板１１０の下面側（ペルチェ素子１２０の第１の面の側）に位置している。コア基板１１０におけるペルチェ素子１２０の位置に合わせて、電子部品１４０がビルドアップ部１３０の内部に位置している。電子部品１４０は、接着部材１４１（ここでは、絶縁性）によりペルチェ素子１２０の下面（第１の端部）の側に接着されている。この電子部品１４０は、動作によって発熱するものであって、例えば、ＩＣチップなどが挙げられる。
【００２９】
ビルドアップ部１３０は、特には限られないが、ここでは３層の絶縁層が積層されている。各絶縁層の間は、配線層であり、各絶縁層を貫通するビアホール導体同士を接続している。ビルドアップ部１３０の下面側では、外部の基板モジュールなどに接続される外部接続パッド１３４１〜１３４３が所定の格子点上に位置している。
【００３０】
最上層の絶縁層（コア基板１１０と対向する絶縁層）は、上述の電子部品１４０の下面側の各端子を一つ下側の層（中間層）の絶縁層の上面の配線層に導く複数の導体１３１（ビアホール導体）により貫かれている。これらの導体１３１は、更に中間層及び一番下側の層（最下層）の絶縁層を貫く貫通導体及び配線を介してビルドアップ部１３０の下面の外部接続パッド１３４３に接続される。また、最上層の絶縁層は、下面側パッド１１５１、１１５２とそれぞれ接続される貫通導体１３２１、１３２２（ビアホール導体）により貫かれている。貫通導体１３２１は、更に中間層の絶縁層及び最下層の絶縁層を貫く貫通導体及び配線を介してビルドアップ部１３０の下面の外部接続パッド１３４１に接続される。同様に、貫通導体１３２２は、ビルドアップ部１３０の下面の外部接続パッド１３４２に接続される。
【００３１】
外部接続パッド１３４１〜１３４３（すなわち、配線基板１００）は、導電性の接着部材２１０（半田など）を介してモジュール基板２００に電気的に接続される。モジュール基板２００から電子部品１４０に電力が供給され、また、電子部品１４０からモジュール基板２００に各種信号が出力されて当該信号が電子装置１の動作に用いられる。上述のように、導体パターン１１１２につながる外部接続パッド１３４１には、正の電圧が供給され、導体パターン１１１３につながる外部接続パッド１３４２には、接地電圧が供給されることで、ペルチェ素子１２０が動作する。
【００３２】
図３は、上記第１実施形態の配線基板１００の変形例を、図２に示した断面図と同一断面で示した図である。この変形例の断面図では、コア基板１１０の上面側に上側ビルドアップ部１５０が積層されている。上側ビルドアップ部１５０は、ここでは、３層の絶縁層が積層されている。
【００３３】
各絶縁層上には、導体面が位置し、最下層の絶縁層の導体面と導体パターン１１１との間、及び各導体面の間は、それぞれ絶縁層を貫通して二次元配列された貫通導体により電気的及び熱的に接続されている。導体パターン１１１に伝わった熱は、これらの貫通導体及び導体面を介して、上側ビルドアップ部１５０における最上面の導体面１５１から放出される。なお、各導体面の形状や大きさは、絶縁層間ごとに異なっていてもよい。
【００３４】
以上のように、第１実施形態の配線基板１００は、コア絶縁層１１０と、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐを有し、コア絶縁層１１０の内部に位置するペルチェ素子１２０と、Ｎ型半導体素子１２１ｎの電極１２２ｎ、１２３ｎとＰ型半導体素子１２１ｐの電極１２２ｐ、１２３ｐとを接続する導体パターン１１１、１１６と、電子部品１４０と、を備える。
【００３５】
ペルチェ素子１２０は、Ｎ型半導体素子１２１ｎの２つの電極１２２ｎ、１２３ｎのうち一方の電極１２３ｎとＰ型半導体素子１２１ｐの２つの電極１２２ｐ、１２３ｐのうち一方の電極１２３ｐとが第１の端部で交互に隣り合って配列され、Ｎ型半導体素子１２１ｎの他方の電極１２２ｎとＰ型半導体素子１２１ｐの他方の電極１２２ｐとが第２の端部で交互に隣り合って配列される。導体パターン１１６は、第１の端部で隣り合う電極１２３ｎと電極１２３ｐとを接続し、導体パターン１１１は、第２の端部で隣り合う電極１２２ｎと電極１２２ｐとを接続する。導体パターン１１６の電極１２３ｎ及び電極１２３ｐと接合される各部分を含む面、並びに導体パターン１１１の電極１２２ｎ及び電極１２２ｐと接合される各部分を含む面は、それぞれ高低差が１０μｍ以下の平坦な面である。
【００３６】
そして、電子部品１４０は、ペルチェ素子１２０の第１の端部の側に位置する。これらにより、従来、排熱の上限となっていたビアホール導体を介さずに直接電極１２２から導体パターン１１１へ熱を伝えて当該導体パターン１１１から放熱させ、また、導体パターン１１６から電極１２３へ熱を伝えて吸熱することができるので、より効率よくペルチェ素子１２０を吸排熱動作させることができる。これにより、ペルチェ素子１２０の冷却機能を十分発揮させ、電子部品１４０を安定して適切に動作させることができる。
【００３７】
また、導体パターン１１１は、当該導体パターン１１１が接続する２つの電極の表面積、すなわち、Ｎ型半導体素子１２１ｎの電極の表面積及びＰ型半導体素子１２１ｐの電極の表面積の和よりも表面積が大きい。このように、表面積を大きく取って熱の伝達範囲と熱容量とを増大させることで、より効率よくペルチェ素子１２０に吸排熱動作させ、より安定してペルチェ素子１２０を十分に機能させることができる。
【００３８】
また、本実施形態のうち図２で示した配線基板１００では、導体パターン１１１は、外部に露出している。このように、配線基板１００は、コア基板１１０の上面側にはビルドアップ部１３０を有さずに導体パターン１１１から直接放熱可能とすることで、ペルチェ素子１２０からの十分な排熱が可能となり、十分に当該ペルチェ素子１２０の冷却機能を発揮させることができる。
【００３９】
また、コア基板１１０は、ペルチェ素子１２０の電極１２３ｎ、１２３ｐに係る第１の端部に応じた下面（第１の面）と、電極１２２ｎ、１２２ｐに係る第２の端部に応じた上面（第２の面）とを有する。配線基板１００は、コア基板１１０の下面側に位置するビルドアップ部１３０の絶縁層を有する。電子部品１４０は、この絶縁層の内部に位置している。このように、電子部品１４０がビルドアップ部１３０の内側に保持されることで、コア基板１１０とビルドアップ部１３０内に電子部品１４０の各端子に位置合わせして適切にビアホール導体を形成して配線を行うことができる。
【００４０】
また、電子装置１は、上述の配線基板１００と、配線基板１００が電気的に接続されるモジュール基板２００と、を備える。このように、電子装置１において上述の配線基板１００を用いることで、配線基板１００の吸排熱動作により電子部品１４０などを十分に安定して機能させ、より効果的に電子装置１を動作させることができる。
【００４１】
［第２実施形態］
次に、第２実施形態の配線基板１００ａについて説明する。図４は、第２実施形態の配線基板１００ａを、図２に示した断面図と同一断面で示した図である。
【００４２】
この配線基板１００ａでは、コア基板１１０ａの厚さよりもペルチェ素子１２０ａの厚さ、すなわち、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの各々における電極１２２と電極１２３の間（両端電極間）の長さのほうが小さい（短い）。これにより、コア基板１１０ａの貫通孔には、ペルチェ素子１２０ａが位置を占めない凹状領域１２５が生じる。ペルチェ素子１２０ａは、貫通孔内において、吸熱面側がこの凹状領域１２５に面するように（すなわち、図４内で貫通孔に対して上寄せで）位置している。ペルチェ素子１２０ａの側面は、絶縁性の接着部材１１７ａによりコア基板１１０ａの貫通孔内側壁に対して固定される。
【００４３】
コア基板１１０ａの凹状領域１２５の内部には、電子部品１４０の少なくとも吸熱対象面（一部）、ここでは電子部品１４０の略全体が収められ、電子部品１４０は、接着部材１４１によりペルチェ素子１２０ａの吸熱面側の導体パターン１１６に接着されている。これにより、ビルドアップ部１３０ａの最上層の絶縁層を貫通する貫通導体１３２１ａ、１３２２ａの長さを、電子部品１４０の厚みに応じた長さ分、導体１３１よりも長くする必要がなくなる。凹状領域１２５のうち電子部品１４０が占めない残りの部分は、絶縁部材により充填される。この絶縁部材は、コア基板１１０ａやビルドアップ部１３０ａの絶縁層と同一の材質とされてよい。
【００４４】
図５は、上記第２実施形態の配線基板１００ａの変形例を、図４に示した断面図と同一断面で示した図である。この変形例では、図３に示した第１実施形態の変形例と同様に、配線基板１００ａは、コア基板１１０ａの上面側、すなわち、導体パターン１１１が位置して放熱を行う側に上側ビルドアップ部１５０を有している。このように、第２実施形態の配線基板１００ａのペルチェ素子１２０ａからの排熱を導体パターン１１１から多数の貫通導体及び配線を介して上側ビルドアップ部１５０の上面の導体面１５１から行わせることとしてもよい。
【００４５】
以上のように、第２実施形態の配線基板１００ａでは、ペルチェ素子１２０ａのＮ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの各々における両端電極間（電極１２２ｎと電極１２３ｎとの間、及び電極１２２ｐと電極１２３ｐとの間）の長さは、コア基板１１０ａの上面（第２の面）と下面（第１の面）との間の厚みよりも短く、電子部品１４０の少なくとも一部がコア基板１１０ａの内部に位置している。このように、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの長さがコア基板１１０ａよりも若干短くなるようにサイズを定めることで、電子部品１４０をコア基板１１０ａ内に収めることができる。これにより、ビルドアップ部１３０ａの最上層の絶縁層を貫通する貫通導体１３２１ａ、１３２２ａを長くする必要がなく加工が容易になり、また、安定して加工精度を維持することができる。
【００４６】
［第３実施形態］
次に、第３実施形態の配線基板１００ｂについて説明する。図６は、第３実施形態の配線基板１００ｂを、図４に示した断面図と同一断面で示した図である。
【００４７】
この配線基板１００ｂは、第２実施形態の配線基板１００ａと同様に、コア基板１１０ｂの厚さ（第１の面と第２の面との間の厚み）よりもペルチェ素子１２０ｂの厚さ（電極１２２ｎと電極１２３ｎとの間の長さ、及び電極１２２ｐと電極１２３ｐとの間の長さ）のほうが小さい。また、ペルチェ素子１２０ｂは、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの配列範囲（平面視）の外周を囲う枠体１２６を有している。
【００４８】
枠体１２６は、絶縁性の構造物であり、コア基板１１０ｂの絶縁層と同一の材質とすることができる。枠体１２６の高さ方向（両端電極間の長さ方向）についての厚みは、コア基板１１０ｂと略同一であり、すなわち、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの両端電極間の長さよりも大きい。
【００４９】
コア基板１１０ｂの貫通孔の内側面と、枠体１２６の外側面とは、接着部材１１７により接着固定されている。すなわち、枠体１２６の内部には、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐが位置を占めていない凹状領域１２５ｂが生じる。ペルチェ素子１２０ｂは、貫通孔内で、吸熱面側（一端の側）がこの凹状領域１２５ｂに面するように（すなわち、図６内で貫通孔に対して上寄せで）位置している。これにより、枠体１２６は、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐに対してこの一端の側に突出する。電子部品１４０は、この凹状領域１２５ｂの内部に位置し、ペルチェ素子１２０ｂの吸熱面に接着部材１４１により接着される。凹状領域１２５ｂのうち電子部品１４０及びその端子１４２や端子１４２に接続される導体１３１などが位置を占めてない部分は、ビルドアップ部１３０ａの絶縁層と同一の絶縁体で埋め込まれている。
【００５０】
この枠体１２６は、電子部品１４０の取り付け時における電子部品１４０の位置合わせに用いられ得る。第３実施形態の配線基板１００ｂでは、電子部品１４０が直接コア基板１１０ｂのペルチェ素子１２０ｂに取り付けられるので、枠体１２６を基準とすることで、電子部品１４０の位置をより精度よく決定することができる。これにより、より効果的に吸熱が行われる。
【００５１】
図７は、上記第３実施形態の配線基板１００ｂの変形例を、図６に示した断面図と同一断面で示した図である。この変形例では、図５に示した第２実施形態の変形例と同様に、配線基板１００ｂは、コア基板１１０ｂの上面側、すなわち、導体パターン１１１が位置して放熱を行う側に、積層された上側ビルドアップ部１５０を有している。このように、第３実施形態の配線基板１００ｂのペルチェ素子１２０ｂからの排熱を導体パターン１１１から多数の貫通導体及び配線を介して上側ビルドアップ部１５０の上面の導体面１５１から行わせることとしてもよい。
【００５２】
以上のように、第３実施形態の配線基板１００ｂでは、ペルチェ素子１２０ｂは、Ｐ型半導体素子１２１ｐ及びＮ型半導体素子１２１ｎに対してそれぞれ電極１２３ｐ、１２３ｎの側で、底面視又は平面視でＰ型半導体素子１２１ｐ及びＮ型半導体素子１２１ｎの配列範囲の外周を囲う枠体１２６を有する。すなわち、電子部品１４０の配置の際に、枠体１２６を基準として位置合わせ、固定が可能であるので、ペルチェ素子１２０ｂに対してより精度よく位置合わせがなされた電子部品１４０からの排熱、電子部品１４０の冷却がより効率よく行われる。
【００５３】
また、枠体１２６は、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐに対して電子部品１４０が位置する側（電極１２３の側）に突出している。これにより、この枠体１２６の内部に電子部品１４０の少なくとも一部を納めることが可能である。したがって、より容易に精度よく確実に電子部品１４０がペルチェ素子１２０ｂに対して配置されて、ペルチェ素子１２０ｂによる電子部品１４０の冷却能力を十分に発揮させることができる。
【００５４】
なお、本開示に係る上記実施の形態は、様々な変更が可能である。例えば、上記実施の形態では、凹状領域１２５、１２５ｂが吸熱面側にのみあることとしたが、排熱面側の導体パターン１１１の表面位置がコア基板１１０ａ、１１０ｂの表面よりくぼんだ位置にある場合を排除するものではない。
【００５５】
また、上記実施の形態では、枠体１２６がＮ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの両端電極間の長さよりも長いものとしたが、同じ長さであってもよい。また、Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの両端電極間の全体を囲うのではなく、両端電極間のうち凹状領域１２５ｂの側の一部、又は凹状領域１２５ｂのみを囲うような形状、位置関係であってもよい。
【００５６】
また、導体パターン１１１、１１６のパターン形状は、長方形に限られない。例えば、四隅が丸められていたり、両端電極の中間が細くなっていたり突起部分を有していたりしてもよいし、途中で折れ曲がっていたりしてもよい。
【００５７】
また、ペルチェ素子１２０、１２０ａ、１２０ｂにおける各Ｎ型半導体素子１２１ｎ及びＰ型半導体素子１２１ｐの数、配置及び接続順は、上記実施の形態で示したものに限られず、異なるものであってもよい。また、全ての半導体素子が直列に接続されているものに限られず、並列に接続される部分が含まれていてもよい。
【００５８】
その他、上記実施の形態で示した構成及び構造などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。
【符号の説明】
【００５９】
１     電子装置
１００、１００ａ、１００ｂ  配線基板
１１０、１１０ａ、１１０ｂ  コア基板
１１１ 導体パターン
１１１１〜１１１３   導体パターン
１１２１、１１２２   スルーホール
１１３１、１１３２   導体
１１４１、１１４２   上面側パッド
１１５１、１１５２   下面側パッド
１１６ 導体パターン
１１７、１１７ａ     接着部材
１１８ ソルダーレジスト層
１２０、１２０ａ、１２０ｂ  ペルチェ素子
１２１ 半導体素子
１２１ｎ      Ｎ型半導体素子
１２１ｐ      Ｐ型半導体素子
１２２、１２２ｎ、１２２ｐ  電極
１２３、１２３ｎ、１２３ｐ  電極
１２５、１２５ｂ     凹状領域
１２６ 枠体
１３０、１３０ａ     ビルドアップ部
１３１ 導体
１３２１、１３２１ａ、１３２２     貫通導体
１３４１〜１３４３   外部接続パッド
１４０ 電子部品
１４１ 接着部材
１４２ 端子
１５０ 上側ビルドアップ部
１５１ 導体面
２００ モジュール基板
２１０ 接着部材
【図１】
2019149501.tif 000003
【図２】
2019149501.tif 000004
【図３】
2019149501.tif 000005
【図４】
2019149501.tif 000006
【図５】
2019149501.tif 000007
【図６】
2019149501.tif 000008
【図７】
2019149501.tif 000009