(57)【要約】      （修正有）【課題】増幅器の利得を容易に可変することができる利得可変型増幅器を提供する。【解決手段】利得可変型増幅器は、信号増幅器１０１と、この信号増幅器１０１の出力側に可変Ｔ型アッテネータ２０１を、入力側に並列アッテネータ２０２を備える。信号増幅器１０１と並列にバイパススイッチ１１３が配置されており、信号増幅器１０１の出力側に増幅器出力スイッチ１０２が配置される構成を取ることにより、利得を多段階に切り替えることが可能となる。【選択図】図１
2019197968.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号入力端子から入力された信号を、信号増幅器を用いて増幅して高周波信号出力端子から出力する利得可変型増幅器において、
前記信号増幅器の出力側に可変Ｔ型アッテネータと、
前記信号増幅器の出力を前記高周波信号出力端子に接続する増幅器出力スイッチと、
前記信号増幅器の出力側の前記可変Ｔ型アッテネータに接続する可変Ｔ型アッテネータ切り替えスイッチとを備え、
前記入力された信号を３段階以上の異なる利得に変換して出力可能としたことを特徴とする利得可変型増幅器。
【請求項２】
請求項１記載の利得可変型増幅器において、
前記信号増幅器の入力側に並列アッテネータと、並列アッテネータ切り替えスイッチとを備えたことを特徴とする利得可変型増幅器。
【請求項３】
請求項１記載の利得可変型増幅器において、
前記信号増幅器の入力側に可変Ｔ型アッテネータと、
前記信号増幅器の入力側の前記可変Ｔ型アッテネータに接続する可変Ｔ型アッテネータ切り替えスイッチとを備えたことを特徴とする利得可変型増幅器。
【請求項４】
請求項１乃至３いずれか記載の利得可変型増幅器において、
前記信号増幅器と並列にバイパススイッチを備えたことを特徴とする利得可変型増幅器。
【請求項５】
請求項１乃至４いずれか記載の利得可変型増幅器において、
前記信号増幅器と並列に帰還型アッテネータと、
帰還型アッテネータ切り替えスイッチとを備えたことを特徴とする利得可変型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器など無線通信機器に用いられる利得可変型の増幅器に関する。
【背景技術】
【０００２】
移動体通信機器等の無線通信機器の受信部に用いられる増幅器は、微弱な高周波信号（受信信号）の電力が入力する場合だけでなく、強電界の高周波信号が入力することも想定され、利得可変機能を付加されている。この種の利得可変型増幅器は、入力する高周波信号が微弱な場合には増幅器の利得を最大にし、逆に強電界の場合には増幅器の利得を最小に設定することで増幅器の信号の歪みを低減している。
【０００３】
利得可変機能を付加させた増幅器としては、信号増幅器と並列にバイパス経路を設けることが公知・周知となっている（例えば、特許文献１）。
【０００４】
図１３に従来の利得可変型増幅器のブロック図を示す。信号増幅器１０１とバイパススイッチ１１３の動作状態をそれぞれ切り替えることにより、利得可変を行わない場合（最大利得を得る場合）と利得可変を行う場合（最小利得を得る場合）の２通りの利得状態を切り替えることが可能となっている。
【０００５】
具体的には、利得可変を行う場合、信号増幅器１０１をオフ状態、バイパススイッチ１１３をオン状態に設定することで、高周波信号入力端子１１９から入力された高周波信号は、バイパス経路を通過して高周波信号出力端子１２０へ出力される（バイパスモード）。このときの利得に対する周波数特性の特性図を図１４に示す。
【０００６】
一方利得可変を行わない場合、電源電圧印加端子１２１に信号増幅器１０１を動作させる電源電圧を印加し、バイパススイッチ１１３をオフ状態に設定することで、高周波信号入力端子１１９から入力された高周波信号は、オン状態の信号増幅器１０１で増幅され、高周波信号出力端子１２０へ出力されて最大利得を得ることになる（利得モード）。このときの利得に対する周波数特性の特性図を図１５に示す。なお図１３において、１１４は入力インピーダンス整合回路、１１５は出力インピーダンス整合回路、１１６、１１７はＤＣカット用キャパシタ、１１８は電源電圧供給用インダクタである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許４１２１８４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のように従来技術の利得可変型増幅器では、利得可変を行う際の利得が２段階しか選択することができない。そのため、利得可変型増幅器に入力される高周波入力信号が強電界と弱電界の中間のレベルの場合には、入力信号レベルに応じた最適な利得を選択することができず、増幅器の歪みが抑制できなかったり、無線受信端末の受信感度が劣化する等の大きな問題が発生していた。特に近年の移動体通信機器においては、高いデータレートで高速通信する場合が多く、高周波入力信号レベルが如何なる場合においても無線受信端末の受信性能を良好な状態で維持する必要がある。そのためには利得可変型増幅器の利得選択の自由度が重要な要素となっており、その問題解決が望まれている。
【０００９】
本発明は、上記実状に鑑みてなされたもので、利得可変型増幅器に入力する高周波入力信号が如何なるレベルになった場合でも、無線受信端末の受信性能劣化を抑制するために増幅器の利得を容易に可変することができる利得可変型増幅器を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は上記目的を達成するため、請求項１に係る発明は、高周波信号入力端子から入力された信号を、信号増幅器を用いて増幅して高周波信号出力端子から出力する利得可変型増幅器において、前記信号増幅器の出力側に可変Ｔ型アッテネータと、前記信号増幅器の出力を前記高周波信号出力端子に接続する増幅器出力スイッチと、前記信号増幅器の出力側の前記可変Ｔ型アッテネータに接続する可変Ｔ型アッテネータ切り替えスイッチとを備え、前記入力された信号を３段階以上の異なる利得に変換して出力可能としたことを特徴とする。
【００１１】
本願請求項２に係る発明は、請求項１記載の利得可変型増幅器において、前記信号増幅器の入力側に並列アッテネータと、並列アッテネータ切り替えスイッチとを備えたことを特徴とする。
【００１２】
本願請求項３に係る発明は、請求項１記載の利得可変型増幅器において、前記信号増幅器の入力側に可変Ｔ型アッテネータと、前記信号増幅器の入力側の前記可変Ｔ型アッテネータに接続する可変Ｔ型アッテネータ切り替えスイッチとを備えたことを特徴とする。
【００１３】
本願請求項４に係る発明は、請求項１乃至３いずれか記載の利得可変型増幅器において、前記信号増幅器と並列にバイパススイッチを備えたことを特徴とする。
【００１４】
本願請求項５に係る発明は、請求項１乃至４いずれか記載の利得可変型増幅器において、前記信号増幅器と並列に帰還型アッテネータと、帰還型アッテネータ切り替えスイッチとを備えたことを特徴とする。
【発明の効果】
【００１５】
本発明の利得可変型増幅器によれば、高周波入力信号のレベルに応じて増幅器の利得を多段階に切り替えることが可能となる。そのため、良好な無線受信端末の受信性能を維持できるという利点がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施例の利得可変型増幅器のブロック図である。
【図２】本発明の第１の実施例の利得可変型増幅器の利得モード１の利得に対する周波数特性の特性グラフである。
【図３】本発明の第１の実施例の利得可変型増幅器の利得モード２の利得に対する周波数特性の特性グラフである。
【図４】本発明の第１の実施例の利得可変型増幅器の利得モード３の利得に対する周波数特性の特性グラフである。
【図５】本発明の第１の実施例の利得可変型増幅器の利得モード４の利得に対する周波数特性の特性グラフである。
【図６】本発明の第１の実施例の利得可変型増幅器の利得モード５の利得に対する周波数特性の特性グラフである。
【図７】本発明の第１の実施例の利得可変型増幅器の回路図である。
【図８】本発明の第２の実施例の利得可変型増幅器のブロック図である。
【図９】本発明の第３の実施例の利得可変型増幅器のブロック図である。
【図１０】本発明の第４の実施例の利得可変型増幅器のブロック図である。
【図１１】本発明の第５の実施例の利得可変型増幅器のブロック図である。
【図１２】本発明の第６の実施例の利得可変型増幅器のブロック図である。
【図１３】従来の利得可変増幅器のブロック図である。
【図１４】従来の可変型増幅器のバイパスモードの利得に対する周波数特性の特性グラフである。
【図１５】従来の利得可変型増幅器の利得モードの利得に対する周波数特性の特性グラフである。
【発明を実施するための形態】
【００１７】
本発明の利得可変型増幅器は、信号増幅器の入力側あるいは出力側あるいは両方に、可変Ｔ型アッテネータや並列アッテネータを備えることで、多段階に利得を切り替えることが可能となっている。さらに信号増幅器と並列にバイパス経路や帰還型アッテネータを備えることで、さらに多段階に利得を切り替えることを可能としている。以下、本発明の実施例について詳細に説明する。
【実施例１】
【００１８】
図１に本発明の第１の実施例の利得可変型増幅器のブロック図を示す。図１に示すように本実施例の利得可変型増幅器は、信号増幅器１０１と、この信号増幅器１０１の出力側に可変Ｔ型アッテネータ２０１が、入力側に並列アッテネータ２０２を備える構成となっている。また信号増幅器１０１と並列にバイパススイッチ１１３が配置されており、信号増幅器１０１の出力側に増幅器出力スイッチ１０２が配置されている。
【００１９】
Ｔ型アッテネータ２０１は、抵抗１０７、１０８、１０９、１１０、１１１が配置されるとともに、Ｔ型アッテネータ切り替えスイッチ１０３、１０４、１０５が配置されている。一般的なＴ型アッテネータでは、各抵抗の抵抗値を任意の値に設定することで、Ｔ型アッテネータの減衰量を任意の値に決定することができる。そこで本実施例のＴ型アッテネータ２０１は、Ｔ型アッテネータ切り替えスイッチ１０３、１０４、１０５をそれぞれオン状態もしくはオフ状態に設定し、Ｔ型アッテネータの抵抗値を切り替えることにより減衰量を切り替える構成としている。
【００２０】
以下、本実施例の回路動作を説明するため、利得が最大となる動作状態を利得モード１、利得モード１から３ｄＢ利得を低くした状態を利得モード２、利得モード１から７ｄＢ利得を低くした状態を利得モード３、利得モード１から１２ｄＢ利得を低くした状態を利得モード４、利得モード１から２３ｄＢ利得を低くした状態を利得モード５と定義することとする。
【００２１】
まず、利得モード１の回路動作を説明する。電源電圧印加端子１２１には信号増幅器１０１が動作するような電源電圧を印加し、並列アッテネータ２０２の並列アッテネータ切り替えスイッチ１０６をオフ状態に設定し、バイパススイッチ１１３をオフ状態に設定する。また、可変Ｔ型アッテネータ２０１のＴ型アッテネータ切り替えスイッチ１０３、１０４、１０５をオフ状態に設定し、増幅器出力スイッチ１０２のみオン状態に設定する。
【００２２】
高周波信号入力端子１１９から入力された高周波信号は、並列アッテネータ２０２で減衰することなくオン状態の信号増幅器１０１で増幅され、オン状態の増幅器出力スイッチ１０２を通過して高周波信号出力端子１２０へ出力される。このとき、並列アッテネータ２０２、可変Ｔ型アッテネータ２０１及びバイパススイッチ１１３により減衰することなく、最大利得の出力信号が得られる。
【００２３】
次に、利得モード２の回路動作を説明する。電源電圧印加端子１２１には信号増幅器１０１が動作するような電源電圧を印加し、並列アッテネータ切り替えスイッチ１０６をオフ状態に設定する。バイパススイッチ１１３をオフ状態に設定し、増幅器出力スイッチ１０２をオフ状態に設定する。可変Ｔ型アッテネータ２０１のＴ型アッテネータ切り替えスイッチ１０３及びＴ型アッテネータ切り替えスイッチ１０４をオン状態に、Ｔ型アッテネータ切り替えスイッチ１０５をオフ状態に設定する。このように設定すると、抵抗１０７、抵抗１０８、抵抗１０９及び抵抗１１１によってＴ型アッテネータが構成される。
【００２４】
高周波信号入力端子１１９から入力された高周波信号は、並列アッテネータ２０２で減衰されることなくオン状態の信号増幅器１０１で増幅され、Ｔ型アッテネータ２０１で減衰されて高周波信号出力端子１２０へ出力される。このとき、Ｔ型アッテネータ２０１を構成する抵抗１０７、抵抗１０８、抵抗１０９および抵抗１１１の抵抗値を適宜設定することで、Ｔ型アッテネータの減衰量を任意の値に設定することができる。
【００２５】
次に、利得モード３の回路動作を説明する。電源電圧印加端子１２１には信号増幅器１０１が動作するような電源電圧を印加し、並列アッテネータ切り替えスイッチ１０６をオフ状態に設定する。バイパススイッチ１１３をオフ状態に設定し、増幅器出力スイッチ１０２をオフ状態に設定する。可変Ｔ型アッテネータ２０１のＴ型アッテネータ切り替えスイッチ１０３及びＴ型アッテネータ切り替えスイッチ１０５をオン状態に、Ｔ型アッテネータ切り替えスイッチ１０４をオフ状態に設定する。このように設定すると、抵抗１０７、抵抗１０９、抵抗１１０及び抵抗１１１によってＴ型アッテネータが構成される。
【００２６】
高周波信号入力端子１１９から入力された高周波信号は、並列アッテネータ２０２で減衰されることなくオン状態の信号増幅器１０１で増幅され、可変Ｔ型アッテネータ２０１で減衰されて高周波信号出力端子１２０から出力される。このとき、Ｔ型アッテネータ２０１を構成する抵抗１０７、抵抗１０９、抵抗１１０及び抵抗１１１の抵抗値を適宜設定することで、Ｔ型アッテネータの減衰量を任意の値に設定することができる。
【００２７】
次に、利得モード４の回路動作を説明する。電源電圧印加端子１２１には信号増幅器１０１が動作するような電源電圧を印加し、並列アッテネータ切り替えスイッチ１０６をオン状態に設定する。バイパススイッチ１１３をオフ状態に設定し、増幅器出力スイッチ１０２をオフ状態に設定する。可変Ｔ型アッテネータ２０１のＴ型アッテネータ切り替えスイッチ１０３及びＴ型アッテネータ切り替えスイッチ１０５をオン状態に、Ｔ型アッテネータ切り替えスイッチ１０４をオフ状態に設定する。このように設定すると、抵抗１０７、抵抗１０９、抵抗１１０及び抵抗１１１によってＴ型アッテネータが構成される。
【００２８】
高周波信号入力端子１１９から入力された高周波信号は、オン状態となっている並列アッテネータ２０２で減衰し、この減衰された信号がオン状態の信号増幅器１０１で増幅され、可変Ｔ型アッテネータ２０１で減衰されて高周波信号出力端子１２０から出力される。このとき並列アッテネータ２０２を構成する抵抗１１２の抵抗値、可変Ｔ型アッテネータ２０１を構成する抵抗１０７、抵抗１０９、抵抗１１０及び抵抗１１１の抵抗値を適宜設定することで、並列アッテネータ及びＴ型アッテネータの減衰量を任意の値に設定することができる。
【００２９】
次に利得モード５の回路動作を説明する。電源電圧印加端子１２１には信号増幅器１０１がオフ状態となるような電源電圧を印加し、並列アッテネータ切り替えスイッチ１０６をオフ状態に設定し、増幅器出力スイッチ１０２をオフ状態に設定し、可変Ｔ型アッテネータ２０１の各Ｔ型アッテネータ切り替えスイッチをオフ状態に設定する。そして、バイパススイッチ１１３のみオン状態に設定する。
【００３０】
高周波信号入力端子１１９から入力された高周波信号は、オン状態となっているバイパススイッチ１１３を通過し、高周波信号出力端子１２０から出力される。このとき、並列アッテネータ２０２及び可変Ｔ型アッテネータ２０１及び前記増幅器出力スイッチ１０２はオフ状態となっているためこれらの素子で信号が減衰することはない。この利得モード５の回路動作は、従来技術のバイパスモードの動作とほぼ同一であるが、本実施例においては、増幅器出力スイッチをオフ状態に設定することにより、高周波信号通過経路に対しオフ状態となっている信号増幅器１０１のインピーダンスの影響を受けない回路構成になっているため、従来例よりも良好なバイパスモードの諸特性を得ることが可能となっている。
【００３１】
図２から図６に上記第１の実施例における利得モード１から利得モード５それぞれの利得に対する周波数特性の特性グラフを示す。先に説明した従来例のバイパスモード（図１４）及び利得モード（図１５）の２段階の利得可変と比較して、本実施例では利得を多段階に切り替えることが可能となっており、増幅器に入力される高周波入力信号が如何なるレベルになった場合でも、無線受信端末の受信性能劣化を抑制することが可能となり、効果が大きいことがわかる。なお、本実施例及び上述の従来例において、入力インピーダンス整合回路１１４及び出力インピーダンス整合回路１１５は、それぞれ３．５ＧＨｚで利得が最大になるよう調整されている。
【００３２】
図７は、図１にブロック図で示した利得可変型増幅器の回路図を示している。図７において第１の信号増幅用ＦＥＴ１及び第２の信号増幅用ＦＥＴ２が図１における信号増幅器１０１に相当し、各種スイッチもＦＥＴで構成している。
【００３３】
具体的には、高周波入力端子４５は、入力インピーダンス整合回路４１及びＤＣカットキャパシタ３０を介して第１の信号増幅用ＦＥＴ１のゲート端子に接続している。第１の信号増幅用ＦＥＴ１のゲート端子は、第１のゲートバイアス印加用バイアス回路４３を介してバイアス回路用電源電圧印加端子４７に接続している。さらにＤＣカットキャパシタ３７を介して並列アッテネータ切り替えスイッチ用ＦＥＴ７のドレインに接続している。この並列アッテネータ切り替えスイッチ用ＦＥＴ７のゲート端子は、抵抗２４を介してコントロール電圧印加端子５３に接続し、ソース端子は抵抗２６を介してＧＮＤに接続している。ソース端子とドレイン端子間にも抵抗２５が接続している。この抵抗２６が図１に示す抵抗１１２に相当する。
【００３４】
一方第１の信号増幅用ＦＥＴ１のソース端子はＧＮＤに接続し、ドレイン端子は第２の信号増幅用ＦＥＴ２のソース端子に接続している。この第２の信号増幅用ＦＥＴ２のゲート端子は第２のゲートバイアス印加用バイアス回路４４を介してバイアス回路用電源電圧印加端子４７に接続している。またバイパスキャパシタ３１を介してＧＮＤに接続している。ドレイン端子は、出力インピーダンス整合回路４２及びＤＣカットキャパシタ３２を介して増幅器出力スイッチとなる増幅器出力スイッチ用ＦＥＴ３のソース端子に接続するとともに、Ｔ型アッテネータ切り替えスイッチとなる第１のＴ型アッテネータ切り替えスイッチ用ＦＥＴ４のソース端子に接続している。さらに第２の信号増幅用ＦＥＴ２のドレイン端子は、電源電圧供給用インダクタ４０を介して電源電圧印加端子５４に接続している。
【００３５】
増幅器出力スイッチ用ＦＥＴ３のドレイン端子は、ＤＣカットキャパシタ３３を介して高周波信号出力端子４６に接続している。
【００３６】
第１のＴ型アッテネータ切り替えスイッチ用ＦＥＴ４のドレイン端子は、ＤＣカットキャパシタ３４、抵抗１４、抵抗１５及びＤＣカットキャパシタ３５を介して第２のＴ型アッテネータ切り替えスイッチ用ＦＥＴ５のソース端子に接続するとともに、ＤＣカットキャパシタ３４、抵抗１４、抵抗１８、抵抗２０及びＤＣカットキャパシタ３６を介して第３のＴ型アッテネータ切り替え用ＦＥＴ６のソース端子に接続している。ソース端子とドレイン端子間には抵抗１３が接続している。
【００３７】
第２のＴ型アッテネータ切り替え用ＦＥＴ５のドレイン端子と第３のＴ型アッテネータ切り替え用ＦＥＴ６のドレイン端子は、増幅器出力スイッチ用ＦＥＴ３のドレイン端子と接続している。ソース端子とドレイン端子間には抵抗１６が接続している。
【００３８】
抵抗１４と抵抗１５との接続点は、抵抗１８と抵抗２２を介してＧＮＤに接続している。第１のＴ型アッテネータ切り替え用ＦＥＴ４のゲート端子は、抵抗１７を介してコントロール電圧印加端子５０に接続し、第２のＴ型アッテネータ切り替え用ＦＥＴ５のゲート端子は、抵抗１９を介してコントロール電圧印加端子５１に接続し、第３のＴ型アッテネータ切り替え用ＦＥＴ６のゲート端子は、抵抗２３を介してコントロール電圧印加端子５２に接続している。ソース端子とドレイン端子間には抵抗２１が接続している。
【００３９】
バイパススイッチ用ＦＥＴ８のソース端子は、ＤＣカットキャパシタ３８及び入力インピーダンス整合回路４１を介して高周波信号入力端子４５に接続している。また抵抗２９を介してコントロール電圧印加端子５６に接続している。ゲート端子は、抵抗２７を介してコントロール電圧印加端子５５に接続している。ドレイン端子は、ＤＣカットキャパシタ３９を介して高周波信号出力端子４６に接続している。ソース端子とドレイン端子間には抵抗２８が接続している。
【００４０】
このような回路構成とし、コントロール電圧印加端子に印加する電圧と適宜設定することで、図１で説明したように多段階の利得切り替えが可能となる。
【００４１】
以上説明したように、本実施例では、利得を５段階に設定することが可能となる。なお可変Ｔ型アッテネータの抵抗及びＴ型アッテネータ切り替えスイッチを増減した回路構成として利得切り替え段数を３段階、４段階、６段階、７段階と変更することももちろん可能である。また、Ｔ型アッテネータ切り替えスイッチ及び並列アッテネータ切り替えスイッチの動作の組み合わせも適宜変更可能であることは言うまでもない。
【００４２】
また、従来技術の利得可変型増幅器では、上述のように利得可変時の利得がバイパススイッチの通過損失により決定されるため、必ずマイナスの値の利得となっていたが、本発明の利得可変増幅器における利得モードにおいては、可変Ｔ型アッテネータの抵抗値を任意に選択し任意の減衰量に設定することが可能であるため、マイナスの値の利得だけでなくプラスの値の利得にも任意に設定することが可能である。
【実施例２】
【００４３】
次に第２の実施例について説明する。図８は本発明の第２の実施例のブロック図である。図１で説明した並列アッテネータ２０２を削除し、その代わりとして可変Ｔ型アッテネータの切り替え段数を増やすよう構成した回路となっている。すなわち、抵抗１２３、Ｔ型アッテネータ切り替えスイッチ１２２及び抵抗１２４を追加した構成としている。このような構成とすると、増幅器の入力側にアッテネータ素子が接続されないため、増幅器の雑音指数劣化を抑制することが可能である。
【実施例３】
【００４４】
次に第３の実施例について説明する。図９は本発明の第３の実施例のブロック図である。図１で説明したバイパススイッチ１１３を削除し、その代わりとして可変Ｔ型アッテネータの切り替え段数を増やすよう構成した回路となっている。すなわち、上記第２の実施例同様、抵抗１２３、Ｔ型アッテネータ切り替えスイッチ１２２及び抵抗１２４を追加した構成としている。このような構成とすると、増幅器と並列接続されていたバイパススイッチがなくなることにより、増幅器のアイソレーション劣化が抑制され発振などの不具合を抑制することが可能である。
【実施例４】
【００４５】
次に第４の実施例について説明する。図１０は本発明の第４の実施例のブロック図である。図１で説明した並列アッテネータ２０２及びバイパススイッチ１１３を削除し、その代わりとして可変Ｔ型アッテネータの切り替え段数を追加した構成としている。このように構成すると、上記実施例同様、雑音指数の劣化や発振などの不具合を抑制することが可能である。
【実施例５】
【００４６】
次に第５の実施例について説明する。図１１は本発明の第５の実施例のブロック図である。図１で説明した並列アッテネータ２０２を削除し、その代わりとして増幅器入力スイッチ１３０と、Ｔ型アッテネータ切り替えスイッチ１３１及びＴ型アッテネータ切り替えスイッチ１３２及び抵抗１３３及び抵抗１３４及び抵抗１３５から構成される可変Ｔ型アッテネータを信号増幅器１０１の入力側に接続した回路となっている。可変Ｔ型アッテネータ２０１と同様の回路を入力側に配置するだけで良いため、容易に回路が構成できるという利点がある。
【実施例６】
【００４７】
次に第６の実施例について説明する。図１２は本発明の第６の実施例のブロック図である。可変Ｔ型アッテネータ２０１の切り替え段数を減らし、その代わりとして信号増幅器１０１及びバイパススイッチ１１３と並列に帰還型アッテネータ２０３を配置した回路となっている。このように構成すると、少ない回路素子数で利得切り替えを実現することが可能である。
【００４８】
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、利得切り替えの段数を多くするため、上記実施例の説明で削除した構成、たとえば第２の実施例において削除した並列アッテネータを上記第の実施例に付加したり、第３の実施例で除去したバイアス回路を上記第３の実施例に付加する等、種々変更可能である。
【符号の説明】
【００４９】
１０１：信号増幅器、１０２：増幅器出力スイッチ、１０３、１０４、１０５、１２２、１２５、１３１、１３２：Ｔ型アッテネータ切り替えスイッチ、１０６：並列アッテネータ切り替えスイッチ、１１３：バイパススイッチ、１１４、４１：入力インピーダンス整合回路、１１５、４２：出力インピーダンス整合回路、１１８、４０：電源電圧供給用インダクタ、１１９、４５：高周波信号入力端子、１２０、４６：高周波信号出力端子、１２１、５４：電源電圧印加端子、１２８：帰還型アッテネータ切り替えスイッチ、１３０：増幅器入力スイッチ、２０１：可変Ｔ型アッテネータ、２０２：並列アッテネータ、２０３：帰還型アッテネータ、１、２：信号増幅用ＦＥＴ、３：増幅器出力スイッチ用ＦＥＴ、４、５、６：Ｔ型アッテネータ切り替えスイッチ用ＦＥＴ、７：並列アッテネータ切り替えスイッチ用ＦＥＴ、８：バイパススイッチ用ＦＥＴ、４３、４４：ゲートバイアス印加用バイアス回路、４７：バイアス回路用電源電圧印加端子、４８：Ｔ型アッテネータ切り替えスイッチＦＥＴ用バイアス印加端子、４９、５０、５１、５２、５３、５５、５６：コントロール電圧印加端子
【図１】
2019197968.tif 000003
【図２】
2019197968.tif 000004
【図３】
2019197968.tif 000005
【図４】
2019197968.tif 000006
【図５】
2019197968.tif 000007
【図６】
2019197968.tif 000008
【図７】
2019197968.tif 000009
【図８】
2019197968.tif 000010
【図９】
2019197968.tif 000011
【図１０】
2019197968.tif 000012
【図１１】
2019197968.tif 000013
【図１２】
2019197968.tif 000014
【図１３】
2019197968.tif 000015
【図１４】
2019197968.tif 000016
【図１５】
2019197968.tif 000017