(57)【要約】      （修正有）【課題】逐次比較型のＡＤ変換器と増幅器との組合せにおける、回路面積を低減した最適な回路構成を提供する。【解決手段】増幅器１０３が画素信号を増幅した増幅信号が所定の信号範囲内にあるかの検出を逐次比較型のＡＤ変換器１０７が行い、増幅信号の振幅が所定の値より大きいか小さいかに応じて、増幅器１０３がゲインを第１ゲインあるいは第２ゲインとした増幅信号を出力し、ＡＤ変換器１０７が第１ゲインあるいは第２ゲインを適用した増幅信号をＡＤ変換する。【選択図】図３
2019068267.tif 000002
【特許請求の範囲】
【請求項１】
画素信号を出力する画素と、前記画素信号を増幅した増幅信号を出力する増幅器と、前記増幅信号をＡＤ変換する逐次比較型のＡＤ変換器とを備え、
前記ＡＤ変換器は、前記増幅信号が所定の信号範囲内にあるか検出を行い、
前記検出の結果が、前記増幅信号の振幅が前記所定の値の振幅よりも小さいことを示す場合には、前記増幅器は前記画素信号に適用するゲインを第１ゲインとして前記増幅信号を出力し、前記ＡＤ変換器は前記第１ゲインが適用された前記増幅信号をＡＤ変換し、
前記検出の結果が、前記増幅信号の振幅が前記所定の値の振幅よりも大きいことを示す場合には、前記増幅器は前記画素信号に適用するゲインを前記第１ゲインよりも小さい第２ゲインとして前記増幅信号を出力し、前記ＡＤ変換器は前記第２ゲインが適用された前記増幅信号をＡＤ変換することを特徴とする撮像装置。
【請求項２】
前記検出が、所定の値を有する閾値と前記増幅信号との比較であることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記ＡＤ変換器は、比較信号を出力するデジタルアナログ変換器と、前記比較信号と前記増幅信号とを比較する比較器とを有し、
前記閾値を、前記デジタルアナログ変換器が生成することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記ＡＤ変換器は、前記増幅信号に基づくデジタル信号を生成し、
前記検出が、前記デジタル信号と所定の値との比較であることを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記画素が第１チップに配され、前記増幅器と前記ＡＤ変換器とが第２チップに配され、前記第１チップと前記第２チップとが積層された請求項１〜３のいずれか１項に記載の撮像装置。
【請求項６】
請求項１〜５のいずれか１項に記載の撮像装置と、
前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。
【請求項７】
請求項１〜５のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、移動体に関する。
【背景技術】
【０００２】
広いダイナミックレンジ又は高速な読み出しを実現するために、画素が生成した画素信号に対して増幅器がゲインを適用する撮像装置が知られている。特許文献１には、画素信号の信号レベルと閾値との比較の結果に基づいて、画素信号に対するゲインを変更することが記載されている。さらに、このゲインが適用された画素信号を、ランプ信号を用いたＡＤ変換器によって、デジタル信号に変換することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１６４０６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の撮像装置では、ランプ信号を用いたＡＤ変換器を開示しているが、他のＡＤ変換形式のＡＤ変換器と増幅器との組合せにおける最適な回路構成について、検討がなされていない。特に、他のＡＤ変換形式のＡＤ変換器と増幅器との組合せにおける回路面積の低減について検討がなされていない。
【０００５】
本発明は、逐次比較型のＡＤ変換器と増幅器との組合せにおける、回路面積を低減した最適な回路構成を提供する。
【課題を解決するための手段】
【０００６】
本発明は、上記の課題を鑑みて為されたものであり、その一の態様は、画素信号を出力する画素と、前記画素信号を増幅した増幅信号を出力する増幅器と、前記増幅信号をＡＤ変換する逐次比較型のＡＤ変換器とを備え、前記ＡＤ変換器は、前記増幅信号が所定の信号範囲内にあるか検出を行い、前記検出の結果が、前記増幅信号の振幅が前記所定の値の振幅よりも小さいことを示す場合には、前記増幅器は前記画素信号に適用するゲインを第１ゲインとして前記増幅信号を出力し、前記ＡＤ変換器は前記第１ゲインが適用された前記増幅信号をＡＤ変換し、前記検出の結果が、前記増幅信号の振幅が前記所定の値の振幅よりも大きいことを示す場合には、前記増幅器は前記画素信号に適用するゲインを前記第１ゲインよりも小さい第２ゲインとして前記増幅信号を出力し、前記ＡＤ変換器は前記第２ゲインが適用された前記増幅信号をＡＤ変換することを特徴とする撮像装置である。
【発明の効果】
【０００７】
本発明により、逐次比較型のＡＤ変換器と増幅器との組合せにおける、回路面積を低減した最適な回路構成を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】撮像装置の構成を示した図
【図２】画素の等価回路を示した図
【図３】増幅器、ＡＤ変換器の構成を示した図
【図４】ＡＤ変換器の等価回路を示した図
【図５】撮像装置の動作を示したタイミング図
【図６】増幅器、ＡＤ変換器の構成を示した図
【図７】撮像装置の動作を示したタイミング図
【図８】増幅器、ＡＤ変換器の構成を示した図
【図９】積層型の撮像装置の構成を示した図
【図１０】積層型の撮像装置の平面視における配置を示した図
【図１１】撮像装置の構成を示した図
【図１２】撮像装置の断面の構成を示した図
【図１３】撮像装置の断面の構成を示した図
【図１４】撮像装置の動作を示した図
【図１５】撮像装置の構成を示した図
【図１６】撮像装置の動作を示した図
【図１７】撮像装置の構成を示した図
【図１８】撮像システムの構成を示した図
【図１９】移動体の構成を示した図
【図２０】撮像システムの処理を示した図
【発明を実施するための形態】
【０００９】
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付し、重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。
【００１０】
（実施例１）
図１の回路ブロック図を参照して、本実施例に係る撮像装置の構成について説明する。撮像装置は図１に示す各構成要素を有する。行列状に配置された複数の画素１００によって画素アレイ１０２が構成される。図１では一例として画素アレイ１０２が４行３列の画素１００を有する場合を説明する。しかし、画素アレイ１０２の配置はこれに限られない。各画素１００は、画素１００への入射光に応じた画素信号を生成する。同じ行を構成する複数の画素１００は、１つの駆動線に共通に接続される。駆動線を通じて垂直走査回路１０１から画素１００に、画素１００の動作を制御するための制御信号が供給される。また、同じ列を構成する複数の画素１００は、１つの信号線２０１に共通に接続される。信号線２０１を通じて増幅器１０３に供給される電圧信号を信号Ｖｖｌと表記する。画素１００から信号線２０１に画素信号が読み出された場合に、信号Ｖｖｌは画素信号に応じた値となる。
【００１１】
増幅器１０３は、信号Ｖｖｌを増幅することによって増幅信号Ｖａｍｐを生成する。
【００１２】
撮像装置は、ＡＤ変換器１０７を有する。ＡＤ変換器１０７は逐次比較型のＡＤ変換器である。ＡＤ変換器（以下、ＡＤＣ）１０７は、デジタルアナログ変換器１０４（以下、ＤＡＣ１０４とする。ＤＡＣ；Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）を有する。また、ＡＤＣ１０７は、比較器１０５、制御回路１０６を有する。増幅信号Ｖａｍｐを比較器１０５に供給する。後述するように、増幅器１０３は複数のゲインの何れかで信号Ｖｖｌを増幅することによって増幅信号Ｖａｍｐを生成する。信号Ｖｖｌは画素信号に応じた値である場合に、増幅器１０３は画素信号を増幅する。
【００１３】
比較器１０５には、増幅器１０３からの増幅信号Ｖａｍｐのほかに、ＤＡＣ１０４から比較信号が入力される。比較器１０５は、増幅信号Ｖａｍｐと比較信号とを比較し、その比較結果を制御回路１０６に出力する。
【００１４】
制御回路１０６は、比較器１０５から入力される比較結果を、メモリ１０８に出力する。メモリ１０８に出力される比較結果は、増幅信号Ｖａｍｐに対応するデジタル信号である。
【００１５】
また、比較器１０５は、増幅信号Ｖａｍｐと、閾値との比較を行う。この比較の結果もまた、比較器１０５から制御回路１０６に出力される。制御回路１０６に出力された、増幅信号Ｖａｍｐと閾値との比較の結果に基づいて、制御回路１０６は、信号ＡＴＴを増幅器１０３に出力する。信号ＡＴＴは、増幅器１０３のゲインを制御する信号である。
【００１６】
メモリ１０８に出力されたデジタル信号は、水平走査回路１０９による水平走査によって、列ごとに順次、メモリ１０８から読み出される。
【００１７】
増幅器１０３、ＤＡＣ１０４、比較器１０５、制御回路１０６、メモリ１０８は、信号線２０１ごとに配置される。
【００１８】
図２は、本実施例の画素１００の等価回路図である。画素１００は、光電変換部であるフォトダイオード６０１ａ、６０１ｂを有する。画素１００のフォトダイオード６０１ａ、６０１ｂには、不図示の１つのマイクロレンズと、カラーフィルタを透過した光が入射する。フォトダイオード６０１ａに入射する光と、フォトダイオード６０１ｂに入射する光の波長は実質的に同じである。
【００１９】
フォトダイオード６０１ａは、転送トランジスタ６０３ａを介して、フローティングディフージョン部（以下、ＦＤ部）６０５に接続されている。また、転送トランジスタ６０３ａのゲートは、制御線６５０を介して、不図示の垂直走査回路に接続されている。
【００２０】
フォトダイオード６０１ｂは、転送トランジスタ６０３ｂを介して、フローティングディフージョン部（以下、ＦＤ部）６０５に接続されている。また、転送トランジスタ６０３ｂのゲートは、制御線６５５を介して、不図示の垂直走査回路に接続されている。
【００２１】
ＦＤ部６０５は、リセットトランジスタ６０６と、増幅トランジスタ６０７のゲートに接続されている。
【００２２】
リセットトランジスタ６０６および増幅トランジスタ６０７は、電源電圧Ｖｄｄが供給される。リセットトランジスタ６０６のゲートは、制御線６６０を介して、不図示の垂直走査回路に接続されている。
【００２３】
増幅トランジスタ６０７は、選択トランジスタ６０８に接続されている。選択トランジスタ６０８のゲートは、制御線６６５を介して、不図示の垂直走査回路に接続されている。
【００２４】
選択トランジスタ６０８は、信号線２０１に接続されている。
【００２５】
図３は、図１に示した増幅器１０３、ＡＤＣ１０７の等価回路図である。増幅器１０３は、アンプａｍｐ、アンプａｍｐの入力容量である容量素子Ｃｉｎ１と、アンプａｍｐの帰還容量である容量素子Ｃｆｂ１、容量素子Ｃｆｂ２と、スイッチＳＷ１、ＳＷ２を有する。容量素子Ｃｉｎ１、容量素子Ｃｆｂ１、容量素子Ｃｆｂ２の容量値はそれぞれ順に、４Ｃ、１Ｃ、３Ｃである。スイッチＳＷ１は、不図示のタイミングジェネレータから供給される信号ＰＲ０によって制御される。スイッチＳＷ２は、ＯＲ回路ＯＲＣが出力する信号によって制御される。ＯＲ回路ＯＲＣは、不図示のタイミングジェネレータから供給される制御信号ＰＲ１と、制御回路１０６から供給される信号ＡＴＴの論理和の信号を出力する。
【００２６】
増幅器１０３には、信号線２０１の信号Ｖｖｌが入力される。アンプａｍｐは、容量素子Ｃｉｎ１と、アンプａｍｐの出力ノードと入力ノードの両方に接続される容量との容量比によって決定されるゲインを、信号Ｖｖｌに適用する。つまり、スイッチＳＷ２が非導通状態であれば、ゲインは４倍である。一方、スイッチＳＷ２が導通状態であれば、ゲインは１倍である。
【００２７】
アンプａｍｐは、ＡＤＣ１０７の入力容量である容量素子ｃｐ６に接続される。ＡＤＣ１０７は、比較器１０５の一方の入力ノードに接続される。また、比較器１０５の他方の入力ノードには、ＤＡＣ１０４が接続される。比較器１０５の出力ノードには、制御回路１０６が接続される。制御回路１０６は、ＤＡＣ１０４と、ＯＲ回路ＯＲＣに接続される。
【００２８】
（逐次比較型ＡＤＣの等価回路）
図４は、ＡＤＣ１０７の等価回路の詳細を示した図である。
【００２９】
ＡＤＣ１０７は入力端子ＩＮ及び出力端子ＯＵＴを有し、入力端子ＩＮから入力されたアナログ信号である増幅信号Ｖａｍｐをデジタル信号Ｓｏｕｔに変換して出力端子ＯＵＴから出力する。この増幅信号Ｖａｍｐは後述する実施例で説明する、Ｎ信号とＳ信号の一方あるいは両方とすることができる。ＡＤＣ１０７は増幅信号Ｖａｍｐを５ビットの分解能でデジタル信号Ｓｏｕｔに変換する。
【００３０】
ＡＤＣ１０７は増幅信号Ｖａｍｐとの比較に用いられる比較信号を生成するＤＡＣ１０４を更に有する。ＤＡＣ１０４はバイナリウェイトの容量値を有する複数の容量素子ｃｐ０〜ｃｐ４と、容量素子ｃｐ０〜ｃｐ４に接続された複数のスイッチｓｗ０〜ｓｗ４とを有する。複数のスイッチｓｗ０〜ｓｗ４によって、容量素子ｃｐ０〜ｃｐ４のうちの１つ以上を選択するスイッチ回路が構成される。バイナリウェイトとは、公比２の等比数列をなす重み（容量値）の集合のことである。図４の例では、容量素子ｃｐ０〜ｃｐ４は順に、１Ｃ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの容量値を有する。容量素子ｃｐ０〜ｃｐ４の一方の電極はＤＡＣ１０４の供給端子ＳＰＬに接続され、他方の電極はそれぞれスイッチｓｗ０〜ｓｗ４に接続される。スイッチｓｗ０〜ｓｗ４はそれぞれ、一端が容量素子ｃｐ０〜ｃｐ４に接続され、他端が端子Ａと端子Ｂとの間をトグルする。端子Ａには接地電位ＧＮＤが供給され、端子Ｂには基準電圧ＶＲＦが供給される。基準電圧ＶＲＦはＡＤＣ１０７の外部から供給される定電圧であり、接地電位ＧＮＤよりも大きな値である。スイッチｓｗ０が端子Ａにトグルすると、容量素子ｃｐ０に接地電位ＧＮＤが供給され、スイッチｓｗ０が端子Ｂにトグルすると、容量素子ｃｐ０に基準電圧ＶＲＦが供給される。他のスイッチｓｗ１〜ｓｗ４についても同様である。スイッチｓｗ０〜ｓｗ４が切り替わることによって、供給端子ＳＰＬと基準電圧ＶＲＦとの間に接続される容量素子の合成容量値が変化し、その結果として供給端子ＳＰＬから出力される比較信号Ｖｃｍｐの値が変化する。
【００３１】
ＡＤＣ１０７は比較器１０５を更に有する。比較器１０５は増幅信号Ｖａｍｐの値と比較信号Ｖｃｍｐの値とを比較して、比較結果に応じた信号を出力する。比較器１０５の非反転端子には容量素子ｃｐ６を介して増幅信号Ｖａｍｐが供給され、比較器１０５の反転端子にはＤＡＣ１０４の供給端子ＳＰＬから比較信号Ｖｃｍｐが供給される。それにより、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値以上の場合にＨｉｇｈが出力され、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値未満の場合にＬｏｗが出力される。この例では増幅信号Ｖａｍｐの値と比較信号Ｖｃｍｐの値が等しい場合にＨｉｇｈを出力しているが、Ｌｏｗを出力してもよい。容量素子ｃｐ６は増幅信号Ｖａｍｐの値を比較信号Ｖｃｍｐとの比較が可能な範囲に調整する。本実施形態では、説明を簡単にするために、増幅信号Ｖａｍｐの値は接地電位ＧＮＤ以上、基準電圧ＶＲＦ以下であり、増幅信号Ｖａｍｐと同じ大きさの信号が比較器１０５の非反転端子に供給される場合を扱う。
【００３２】
図４の例では増幅信号Ｖａｍｐを比較器１０５の非反転端子に供給し、比較信号Ｖｃｍｐを比較器１０５の反転端子に供給するが、増幅信号Ｖａｍｐの値と比較信号Ｖｃｍｐの値との大小関係を判定できれば他の構成も取りうる。例えば、増幅信号Ｖａｍｐと比較信号Ｖｃｍｐとの差分を比較器１０５の非反転端子に供給し、接地電位ＧＮＤを比較器１０５の反転端子に供給してもよい。
【００３３】
ＡＤＣ１０７はスイッチｓｗ５、ｓｗ６を更に有する。これらのスイッチｓｗ５、ｓｗ６が導通状態になると、比較器１０５の非反転端子、反転端子に接地電位ＧＮＤが供給され、比較器１０５がリセットされる。
【００３４】
ＡＤＣ１０７は、制御回路１０６を更に備える。制御回路１０６には比較器１０５から比較結果が供給され、制御回路１０６はこの比較結果に基づいてデジタル信号Ｓｏｕｔを生成し、出力端子ＯＵＴから出力する。制御回路１０６はまた、各スイッチｓｗ０〜ｓｗ６に制御信号を送信してその状態を切り替える。
【００３５】
（撮像装置の動作）
図５において、信号φＳＥＬ、φＲ、φＴ１、φＴ２は、垂直走査回路１０１が画素１００に出力する制御信号である。図５では、各制御信号が出力される制御線を括弧で示している。
【００３６】
図５において、ｓ０〜ｓ４は制御回路１０６からスイッチｓｗ０〜ｓｗ４に供給される制御信号の値を示す。スイッチｓｗ０〜ｓｗ４は、供給される制御信号がＨｉｇｈである場合に端子Ｂへトグルし、制御信号がＬｏｗである場合に端子Ａへトグルする。信号ＰＲ＿ＡＤは、スイッチｓｗ５、ｓｗ６に供給される制御信号である。
【００３７】
続いて、ＡＤ変換動作を時系列に沿って説明する。以下では、ｃａｓｅ  １、ｃａｓｅ  ２のそれぞれを説明する。ｃａｓｅ  １は、光に基づく画素信号を４倍のゲインで増幅した増幅信号Ｖａｍｐが、閾値よりも振幅が小さい場合である。ｃａｓｅ  ２は、光に基づく画素信号を４倍のゲインで増幅した増幅信号Ｖａｍｐが、閾値よりも振幅が大きい場合である。
【００３８】
まず、ｃａｓｅ  １、ｃａｓｅ  ２に共通する動作を説明する。
【００３９】
垂直走査回路１０１は、画素信号を読み出す行に供給する信号φＳＥＬをＨｉｇｈレベルにする。これにより、増幅トランジスタ６０７はソースフォロワ動作を開始する。また、タイミングジェネレータは、信号ＰＲ０、信号ＰＲ１、信号ＰＲ＿ＡＤのそれぞれをＨｉｇｈレベルとしている。これにより、容量素子Ｃｉｎ１、容量素子Ｃｆｂ１、Ｃｆｂ２、容量素子ｃｐ６のそれぞれがリセットされている。
【００４０】
その後、垂直走査回路１０１は、信号φＲをＬｏｗレベルとする。これにより、ＦＤ部６０５のリセットが解除される。これにより、増幅トランジスタ６０７は、リセットが解除されたＦＤ部６０５の電位に対応するノイズ信号を信号線２０１に出力する。
【００４１】
そして、タイミングジェネレータは、信号ＰＲ１をＬｏｗレベルとする、これにより、増幅トランジスタ６０７が出力するノイズ信号が容量素子Ｃｉｎ１にクランプされる。
【００４２】
その後、タイミングジェネレータは信号ＰＲ０、ＰＲ＿ＡＤをＬｏｗレベルにする。信号ＰＲ０をＬｏｗレベルにすることにより、アンプａｍｐのゲインが４倍に設定される。また、信号ＰＲ＿ＡＤがＬｏｗレベルになることにより、容量素子ｃｐ６のリセットが解除される。
【００４３】
比較器１０５には、リセットレベルの増幅信号Ｖａｍｐが入力される。ＡＤＣ１０７は、リセットレベルの増幅信号ＶａｍｐのＡＤ変換を行う。
【００４４】
制御回路１０６はスイッチｓｗ４に供給される制御信号をＨｉｇｈに変更する。これにより、スイッチｓｗ４は端子Ｂにトグルし、バイナリウェイトの中で１番目に大きな容量値を有する容量素子ｃｐ４を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ／２に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ／２）よりも小さいと判定し、スイッチｓｗ４に供給される制御信号をＬｏｗに戻す。この比較結果は、デジタル信号Ｓｏｕｔの値のＭＳＢ（ＬＳＢを１ビット目とした場合に５ビット目）が０であることを意味する。
【００４５】
次に、制御回路１０６はスイッチｓｗ３に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で２番目に大きな容量値を有する容量素子ｃｐ３を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果比較信号Ｖｃｍｐの値はＶＲＦ／４に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ／４）よりも小さいと判定し、スイッチｓｗ３に供給される制御信号をＬｏｗに戻す。この比較結果は、デジタル信号Ｓｏｕｔの値の４ビット目が０であることを意味する。
【００４６】
次に、制御回路１０６はスイッチｓｗ２に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で３番目に大きな容量値を有する容量素子ｃｐ２を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ／８に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ／８）よりも小さいと判定し、スイッチｓｗ２に供給される制御信号をＬｏｗにする。この比較結果は、デジタル信号Ｓｏｕｔの値の３ビット目が０であることを意味する。
【００４７】
次に、制御回路１０６はスイッチｓｗ１に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で４番目に大きな容量値を有する容量素子ｃｐ１を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ／１６に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ／１６）よりも大きいと判定し、スイッチｓｗ１に供給される制御信号をＨｉｇｈのままにする。それにより、比較信号Ｖｃｍｐの値はＶＲＦ／１６に維持される。この比較結果は、デジタル信号Ｓｏｕｔの値の２ビット目が１であることを意味する。
【００４８】
最後に、制御回路１０６はスイッチｓｗ０に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で５番目に大きな容量値を有する容量素子ｃｐ０と、容量素子ｃｐ１とを介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ×３／３２に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ×３／３２）よりも大きいと判定し、スイッチｓｗ０に供給される制御信号をＨｉｇｈのままにする。この比較結果は、デジタル信号Ｓｏｕｔの値の１ビット目が１であることを意味する。
【００４９】
以上の逐次比較により、制御回路１０６はリセットレベルの増幅信号Ｖａｍｐに対応するデジタル信号Ｓｏｕｔが０００１１であると決定する。
【００５０】
このようにして、ＡＤＣ１０７は、入力されるアナログ信号に対応するデジタル信号を生成するＡＤ変換を行うことができる。
【００５１】
次に、垂直走査回路１０１は、信号φＴ１、φＴ２をともにＨｉｇｈレベルにした後、Ｌｏｗレベルにする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。ＦＤ部６０５では、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷が加算される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応する電位となる。仮に、フォトダイオード６０１ａのみの電荷によるＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号をＡ信号とする。また、仮に、フォトダイオード６０１ｂのみの電荷によるＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号をＢ信号とする。この表記に従うと、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応するＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号はＡ信号とＢ信号を加算したＡ＋Ｂ信号とみなすことができる。各列の信号線２０１には、画素１００のＡ＋Ｂ信号が出力されている。
【００５２】
制御回路１０６は、スイッチｓｗ０〜ｓｗ４に供給する制御信号を全てＨｉｇｈレベルとする。これにより、比較器１０５にはＤＡＣ１０４から閾値となる電圧が入力される。
【００５３】
これにより、比較器１０５は、ＤＡＣ１０４から出力される閾値と、Ａ＋Ｂ信号を４倍のゲインで増幅した増幅信号Ｖａｍｐとの比較を行う。これは、ＡＤ変換器が行う、増幅信号Ｖａｍｐが、所定の範囲内にあるか否かを検出する動作である。
【００５４】
（ｃａｓｅ  １の動作）
ｃａｓｅ  １は、閾値の振幅よりも、Ａ＋Ｂ信号を４倍のゲインで増幅した増幅信号Ｖａｍｐの振幅が小さい場合である。すなわち、ＡＤＣ１０７の入力ノードの電位がオーバーフローしていない状態である。換言すれば、ＡＤＣ１０７の入力ノードの電位は、ＡＤ変換可能なアナログ信号の振幅範囲に収まっているとも言える。この場合、比較器１０５の出力はＬｏｗレベルのままである。このＬｏｗレベルの比較結果を受けた制御回路１０６は、信号ＡＴＴをＬｏｗレベルのままとする。そして、ＡＤＣ１０７は、Ａ＋Ｂ信号を４倍のゲインで増幅した増幅信号ＶａｍｐのＡＤ変換を行う。
【００５５】
制御回路１０６はスイッチｓｗ４に供給される制御信号をＨｉｇｈに変更する。これにより、スイッチｓｗ４は端子Ｂにトグルし、バイナリウェイトの中で１番目に大きな容量値を有する容量素子ｃｐ４を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ／２に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ／２）よりも大きいと判定し、スイッチｓｗ４に供給される制御信号をＨｉｇｈのままとする。これにより、比較信号Ｖｃｍｐの値はＶＲＦ／２を維持する。この比較結果は、デジタル信号Ｓｏｕｔの値のＭＳＢ（ＬＳＢを１ビット目とした場合に５ビット目）が１であることを意味する。
【００５６】
次に、制御回路１０６はスイッチｓｗ３に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で２番目に大きな容量値を有する容量素子ｃｐ４と、容量素子ｃｐ３を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ×３／４に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ×３／４）よりも小さいと判定し、スイッチｓｗ３に供給される制御信号をＬｏｗに戻す。この比較結果は、デジタル信号Ｓｏｕｔの値の４ビット目が０であることを意味する。
【００５７】
次に、制御回路１０６はスイッチｓｗ２に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で３番目に大きな容量値を有する容量素子ｃｐ２と、容量素子ｃｐ４を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ×５／８に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ×５／８）よりも小さいと判定し、スイッチｓｗ２に供給される制御信号をＬｏｗにする。この比較結果は、デジタル信号Ｓｏｕｔの値の３ビット目が０であることを意味する。
【００５８】
次に、制御回路１０６はスイッチｓｗ１に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で４番目に大きな容量値を有する容量素子ｃｐ１と、容量素子ｃｐ４を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ×９／１６に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ×９／１６）よりも小さいと判定し、スイッチｓｗ１に供給される制御信号をＬｏｗにする。この比較結果は、デジタル信号Ｓｏｕｔの値の２ビット目が０であることを意味する。
【００５９】
最後に、制御回路１０６はスイッチｓｗ０に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で５番目に大きな容量値を有する容量素子ｃｐ０と、容量素子ｃｐ４を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ×１７／３２に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ×３／３２）よりも小さいと判定し、スイッチｓｗ０に供給される制御信号をＬｏｗにする。この比較結果は、デジタル信号Ｓｏｕｔの値の１ビット目が０であることを意味する。
【００６０】
以上の逐次比較により、制御回路１０６はＡ＋Ｂ信号を４倍のゲインで増幅した増幅信号Ｖａｍｐに対応するデジタル信号Ｓｏｕｔが１００００であると決定する。
【００６１】
このようにして、ＡＤＣ１０７は、入力されるアナログ信号に対応するデジタル信号を生成するＡＤ変換を行うことができる。
【００６２】
（ｃａｓｅ  ２の動作）
ｃａｓｅ  ２は、閾値の振幅よりも、Ａ＋Ｂ信号を４倍のゲインで増幅した増幅信号Ｖａｍｐの振幅が大きい場合である。すなわち、ＡＤＣ１０７の入力ノードの電位がオーバーフローしている状態である。換言すれば、ＡＤＣ１０７の入力ノードの電位は、ＡＤ変換可能なアナログ信号の振幅範囲を超えているとも言える。この場合、比較器１０５の出力はＨｉｇｈレベルに変化する。このＨｉｇｈレベルの比較結果を受けた制御回路１０６は、信号ＡＴＴをＨｉｇｈレベルとする。これにより、アンプａｍｐの増幅率は４倍から１場に変化する。ＡＤＣ１０７は、Ａ＋Ｂ信号を１倍のゲインで増幅した増幅信号ＶａｍｐのＡＤ変換を行う。
【００６３】
制御回路１０６はスイッチｓｗ４に供給される制御信号をＨｉｇｈに変更する。これにより、スイッチｓｗ４は端子Ｂにトグルし、バイナリウェイトの中で１番目に大きな容量値を有する容量素子ｃｐ４を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ／２に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ／２）よりも小さいと判定し、スイッチｓｗ４に供給される制御信号をＬｏｗとする。この比較結果は、デジタル信号Ｓｏｕｔの値のＭＳＢ（ＬＳＢを１ビット目とした場合に５ビット目）が０であることを意味する。
【００６４】
次に、制御回路１０６はスイッチｓｗ３に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で２番目に大きな容量値を有する容量素子ｃｐ３を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ／４に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ／４）よりも大きいと判定し、スイッチｓｗ３に供給される制御信号をＨｉｇｈのままとする。この比較結果は、デジタル信号Ｓｏｕｔの値の４ビット目が１であることを意味する。
【００６５】
次に、制御回路１０６はスイッチｓｗ２に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で３番目に大きな容量値を有する容量素子ｃｐ３と、容量素子ｃｐ２を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ×３／８に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ×３／８）よりも大きいと判定し、スイッチｓｗ２に供給される制御信号をＨｉｇｈのままにする。この比較結果は、デジタル信号Ｓｏｕｔの値の３ビット目が１であることを意味する。
【００６６】
次に、制御回路１０６はスイッチｓｗ１に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で４番目に大きな容量値を有する容量素子ｃｐ３と、容量素子ｃｐ２、ｃｐ１を介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ×７／１６に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ×７／１６）よりも大きいと判定し、スイッチｓｗ１に供給される制御信号をＨｉｇｈのままにする。この比較結果は、デジタル信号Ｓｏｕｔの値の２ビット目が１であることを意味する。
【００６７】
最後に、制御回路１０６はスイッチｓｗ０に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で５番目に大きな容量値を有する容量素子ｃｐ３と、容量素子ｃｐ２、ｃｐ１とを介してＤＡＣ１０４の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号Ｖｃｍｐの値はＶＲＦ×１５／３２に等しくなる。制御回路１０６は、比較器１０５からの比較結果に基づいて、増幅信号Ｖａｍｐの値が比較信号Ｖｃｍｐの値（ＶＲＦ×１５／３２）よりも小さいと判定し、スイッチｓｗ０に供給される制御信号をＬｏｗにする。この比較結果は、デジタル信号Ｓｏｕｔの値の１ビット目が０であることを意味する。
【００６８】
以上の逐次比較により、制御回路１０６はＡ＋Ｂ信号を１倍のゲインで増幅した増幅信号Ｖａｍｐに対応するデジタル信号Ｓｏｕｔが０１１１０であると決定する。
【００６９】
このようにして、ＡＤＣ１０７は、入力されるアナログ信号に対応するデジタル信号を生成するＡＤ変換を行うことができる。
【００７０】
（本実施例の効果）
本実施例では、光に基づく画素信号に適用する増幅器１０３のゲインを光に基づく画素信号（Ａ＋Ｂ信号）と閾値との比較結果によって変更している。この増幅器１０３のゲインを決定するための、光に基づく信号と閾値との比較を、逐次比較型のＡＤ変換を行う比較器１０５を用いて行っている。これにより、光に基づく信号と閾値との比較を、比較器１０５とは別の比較器を用いて行う場合に対して、回路面積を低減することができる。
【００７１】
また、さらに言えば、ＤＡＣ１０４を用いて閾値を生成しているため、ＡＤＣ１０７のＡＤ変換可能な信号範囲に、光に基づく画素信号が収まっているか否かを精度よく判定することができる。仮に、閾値を生成する回路が、ＤＡＣ１０４とは別の回路である場合、ＡＤＣ１０７がＡＤ変換可能な信号範囲の最大振幅と、閾値の振幅とが、回路の製造誤差等により、異なることが有る。このような場合には、ＡＤＣ１０７のＡＤ変換可能な信号範囲の最大振幅と閾値とが対応しなくなることにより、増幅器１０３のゲインの変更に誤りが生じやすくなる。一方、本実施例では、ＤＡＣ１０４を用いて閾値を生成している。これにより、ＡＤＣ１０７がＡＤ変換可能な信号範囲の最大振幅と、閾値の振幅とを精度よく対応させることができる。よって、本実施例の撮像装置は、ＡＤＣ１０７のＡＤ変換可能な信号範囲に、光に基づく画素信号が収まっているか否かを精度よく判定することができる。
【００７２】
なお、本実施例では、画素１００がＡ＋Ｂ信号を出力する例を示した。他の例として、信号φＴ１，φＴ２をともにＨｉｇｈレベルにする前に、信号φＴ２をＬｏｗレベルのまま、信号φＴ１をＨｉｇｈレベルにすることによって画素１００がＡ信号を出力するようにしてもよい。このＡ信号は、焦点検出用の信号として用いることができる。このＡ信号についても、Ａ＋Ｂ信号と同じく、閾値と、Ａ信号を増幅した増幅信号Ｖａｍｐとの比較結果に基づいて、増幅器１０３のゲインを決定することができる。そして、Ａ＋Ｂ信号の場合と同じように、ＡＤＣ１０７は、Ａ信号を増幅した増幅信号ＶａｍｐのＡＤ変換動作を行うことができる。
【００７３】
なお、本実施例の制御回路１０６は、例えば、図６に示した構成とすることができる。制御回路１０６は、ゲイン制御部１０６−１（図中ではｇａｉｎ  ｃｏｎｔｒｏｌと記載）と、ロジック部１０６−２（図中ではＳＡＲ  ｌｏｇｉｃと記載）を有する。比較器１０５は、ゲイン制御部１０６−１と、ロジック部１０６−２とに接続される。ゲイン制御部１０６−１は、ＯＲ回路ＯＲＣに接続される。また、ロジック部１０６−２は、ＤＡＣ１０４に接続される。閾値と増幅信号Ｖａｍｐとを比較器１０５が比較した比較結果がゲイン制御部１０６−１に入力される。ゲイン制御部１０６−１は、比較結果が閾値よりも増幅信号Ｖａｍｐの方が大きいことを示す場合には、信号ＡＴＴをＨｉｇｈレベルとする。ロジック部１０６−２は各ビットのデジタル信号を格納するとともに、比較器１０５の各ビットに対応する比較結果を受けて、ＤＡＣ１０４の制御を行う。
【００７４】
（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。本実施例の撮像装置の構成は、実施例１の撮像装置と同じとすることができる。本実施例の撮像装置は、リセットレベルの増幅信号ＶａｍｐのＡＤ変換を複数回行う。また、実施例１では、光に基づく画素信号の増幅器１０３のゲインを、閾値と増幅信号Ｖａｍｐの比較結果に基づいて決定していた。本実施例では、増幅信号ＶａｍｐをＡＤ変換した結果に基づいて、増幅器１０３のゲインを変更する。具体的には、増幅信号ＶａｍｐをＡＤ変換した結果が、所定のデジタル信号値以上の場合には、増幅器１０３のゲインを４倍から１倍に下げ、再びＡＤ変換を行う。つまり、本実施例では、ＡＤ変換器が、増幅信号をＡＤ変換した出ｊ地ある信号と所定のデジタル値とを比較することによって、増幅信号が所定の範囲内にあるか否かの検出を行う。一方、増幅信号ＶａｍｐをＡＤ変換した結果が、所定のデジタル信号値を下回る場合には、増幅器１０３のゲインを４倍のままとする。そして、再び増幅信号ＡｍｐをＡＤ変換する。これにより、光に基づく画素信号を増幅した増幅信号Ｖａｍｐを複数回ＡＤ変換する。
【００７５】
図７は、本実施例の撮像装置の動作を示した図である。
【００７６】
まず、ｃａｓｅ  １、ｃａｓｅ  ２に共通する動作を説明する。
【００７７】
信号ＰＲ０、ＰＲ＿ＡＤがＬｏｗレベルに変化するまでの動作は、実施例１で説明した動作と同じである。
【００７８】
ＡＤＣ１０７は、リセットレベルの増幅信号ＶａｍｐのＡＤ変換を行う。ＡＤ変換の動作は、実施例１と同じである。図７の場合には、リセットレベルの増幅信号Ｖａｍｐに対応するデジタル信号として０００１１が生成される。
【００７９】
続いて、ＡＤＣ１０７は再び、リセットレベルの増幅信号ＶａｍｐのＡＤ変換を行う。図７では、説明を簡単にするため、リセットレベルの増幅信号Ｖａｍｐの１回目のＡＤ変換と２回目のＡＤ変換でともに同じ値のデジタル信号が生成する例を説明している。典型的には、ランダムノイズによって、１回目のＡＤ変換と２回目のＡＤ変換とで得られるデジタル信号の値は異なる。この２回のＡＤ変換によって得られたデジタル信号を平均化処理することによって、ランダムノイズを低減したデジタル信号を得ることができる。この平均化の処理は、撮像装置の内部で行ってもよく、撮像装置の外部で行ってもよい。
【００８０】
次に垂直走査回路１０１は、信号φＴ１，φＴ２をともにＨｉｇｈレベルとした後、Ｌｏｗレベルとする。これにより、画素１００はＡ＋Ｂ信号を出力する。
【００８１】
（ｃａｓｅ  １）
ｃａｓｅ  １では、Ａ＋Ｂ信号を４倍で増幅した増幅信号Ｖａｍｐが、ＡＤＣ１０７のＡＤ変換可能な信号範囲に収まる例である。実施例１と同じ動作によるＡＤ変換の結果、１００００の値のデジタル信号が生成される。
【００８２】
デジタル信号の値が１１１１１よりも小さい結果を受けて、制御回路１０６は、信号ＡＴＴをＬｏｗレベルのままとする。
【００８３】
そして、ＡＤＣ１０７は再び、Ａ＋Ｂ信号を４倍のゲインで増幅した増幅信号ＶａｍｐをＡＤ変換する。これにより、１００００の値のデジタル信号が生成される。図７では、説明を簡単にするため、増幅信号Ｖａｍｐの１回目のＡＤ変換と２回目のＡＤ変換でともに同じ値のデジタル信号が生成する例を説明している。典型的には、ランダムノイズによって、１回目のＡＤ変換と２回目のＡＤ変換とで得られるデジタル信号の値は異なる。この２回のＡＤ変換によって得られたデジタル信号を平均化処理することによって、ランダムノイズを低減したデジタル信号を得ることができる。この平均化の処理は、撮像装置の内部で行ってもよく、撮像装置の外部で行ってもよい。特に、ｃａｓｅ  １では、Ａ＋Ｂ信号の信号振幅が後述するｃａｓｅ  ２に比べて小さい。このため、ランダムノイズによるＳ／Ｎ比の低下が生じやすい。よって、本実施例のように、Ａ＋Ｂ信号を増幅した増幅信号Ｖａｍｐを、複数回ＡＤ変換することで複数のデジタル信号を生成する。そして、この複数のデジタル信号を平均化することによって、ランダムノイズの低減を行うのが好適である。
【００８４】
（ｃａｓｅ  ２）
ｃａｓｅ  ２では、Ａ＋Ｂ信号を４倍で増幅した増幅信号Ｖａｍｐが、ＡＤＣ１０７のＡＤ変換可能な信号範囲を超える例である。実施例１と同じ動作によるＡＤ変換の結果、１１１１１の値のデジタル信号が生成される。１１１１１の値のデジタル信号を生成する際、比較器１０５にはＤＡＣ１０４から、１１１１１のデジタル信号に対応する比較信号が入力される。
【００８５】
デジタル信号の値が１１１１１である結果を受けて、制御回路１０６は、信号ＡＴＴをＨｉｇｈレベルとする。これにより、アンプａｍｐのゲインは４倍から１倍に変更される。
【００８６】
その後、ＡＤＣ１０７は、実施例１の動作と同じくＡＤ変換を行う。これにより、０１１１０の値のデジタル信号が生成される。
【００８７】
ｃａｓｅ  ２では、Ａ＋Ｂ信号の信号振幅がｃａｓｅ  １よりも大きい。このような場合には、ランダムノイズのＡ＋Ｂ信号への影響は小さいことから、１回のＡＤ変換でも充分なＳ／Ｎ比を有するデジタル信号を得ることができる。
【００８８】
このように、本実施例の撮像装置は、Ａ＋Ｂ信号の信号振幅が小さい場合には複数回のＡＤ変換を行い、Ａ＋Ｂ信号の信号振幅が大きい場合には、ＡＤＣ１０７の前段の増幅器１０３のゲインを下げてＡＤ変換を行う。このように、本実施例の撮像装置は、ランダムノイズを低減可能な信号の生成と、画素信号の信号振幅に応じた、増幅器１０３のゲイン設定とを両立することができる。これにより、ノイズの低減と、ダイナミックレンジの拡大とを両立することができる。
【００８９】
なお、本明細書では、増幅器１０３のゲインが１倍と４倍の場合を説明したが、この例に限定されるものでは無い。本明細書の増幅器１０３のゲインは、１倍と８倍など、他のゲインを適用することが可能である。また、増幅器１０３のゲインを、さらに多くのゲインの中から選択するようにしてもよい。
【００９０】
なお、本実施例の制御回路１０６は、例えば、図８に示した構成とすることができる。制御回路１０６は、ゲイン制御部１０６−３（図中ではｇａｉｎ  ｃｏｎｔｒｏｌと記載）と、ロジック部１０６−４（図中ではＳＡＲ  ｌｏｇｉｃと記載）を有する。比較器１０５は、ロジック部１０６−４に接続される。ゲイン制御部１０６−３は、ＯＲ回路ＯＲＣに接続される。また、ロジック部１０６−４は、ＤＡＣ１０４に接続される。ロジック部１０６−１から、ＡＤ変換によって得られたデジタル信号の全ビットが１である（すなわち飽和レベル）か否かを示す指示信号がゲイン制御部１０６−３に入力される。ゲイン制御部１０６−３は、指示信号が、ＡＤ変換によって得られたデジタル信号の全ビットが１である（すなわち飽和レベル）ことを示す場合には、信号ＡＴＴをＨｉｇｈレベルとする。ロジック部１０６−４は各ビットのデジタル信号を格納するとともに、比較器１０５の各ビットに対応する比較結果を受けて、ＤＡＣ１０４の制御を行う。
【００９１】
（実施例３）
実施例１、２の撮像装置は、１つの半導体基板に形成された撮像装置に限定されるものでは無く、積層型の撮像装置にも適用可能である。
【００９２】
以下に述べる実施例は、積層型の撮像装置に関する。
【００９３】
（撮像装置の全体構成）
図９は、本実施例の撮像装置が備える、第１チップ１、第２チップ５を示した図である。第１チップ１には、複数行および複数列に渡って画素１１が配されている。また、第２チップ５には、複数行および複数列に渡って、信号処理回路２１が配されている。なお、ここでは画素１１と信号処理回路２１のみを図示しているが、他に画素１１を制御する制御線、画素１１が出力する信号を伝送する信号線が適宜、第１チップ１に配される。また、垂直走査回路、タイミングジェネレータ等の駆動回路が適宜、第１チップ１あるいは第２チップ５に配される。
【００９４】
（平面視における、画素と信号処理回路の配置関係）
図１０は、平面視における、第１チップ１が備える画素１１と、第２チップ５が備える信号処理回路２１のレイアウトを示した図である。図１０では、画素１１が備えるカラーフィルタの色も合わせて示している。図１０に示したＲは、画素１１が赤（Ｒ）のカラーフィルタを備えることを示している。以下、同じくＧ、Ｂはそれぞれ、画素１１が緑（Ｇ）、青（Ｂ）のカラーフィルタを備えることを示している。別の言い方をすれば、第１色に対応する波長の光が入射する画素と、第２色に対応する波長の光が入射する画素とを備えるとも言える。典型的には、赤色に対応する波長は６００〜８３０ｎｍである。また、緑色に対応する波長は、５００〜６００ｎｍである。また、青色に対応する波長は３６０〜５００ｎｍである。
【００９５】
１つの信号処理回路２１は、複数行および複数列に渡って配された画素１１と重なるように配置されている。ここでは、１つの信号処理回路２１は、４行１２列の画素１１に重なるように配置されている。後述するが、信号処理回路２１は、マルチプレックス回路、増幅器、ＡＤ変換器を有する。したがって、１つの信号処理回路２１のマルチプレックス回路と増幅器とＡＤ変換器の一部、あるいは全部が、画素１１に重なるように配置されていると言える。増幅器は、実施例１、２で述べた増幅器１０３を適用することができる。また、ＡＤ変換器は、実施例１、２で述べたＡＤＣ１０７を適用することができる。
【００９６】
また、後述するが、１つの信号処理回路２１のＡＤ変換器は、第１色のカラーフィルタを備える画素１１が出力する信号をＡＤ変換し、第２色のカラーフィルタを備える画素１１が出力する信号のＡＤ変換を行わない。したがって、１つの信号処理回路２１の増幅器は、ＡＤ変換を行う対象の画素１１と、ＡＤ変換を行わない対象の画素１１との双方に対し、平面視において重なる関係となっている。
【００９７】
なお、この配置は一例であって、本実施例では、１つの信号処理回路２１に対し、複数の画素１１が配されている形態を採用することができる。
【００９８】
（撮像装置の等価回路）
図１１（ａ）では、図１０に示した画素１１のうち、奇数列の画素１１のみを示している。第１チップ１の画素１１は、１列の画素１１に対し、４本の信号線２０１（Ａ）〜（Ｄ）を有する。なお、以下では信号線２０１（Ａ）〜（Ｄ）を区別なく表記する場合には、単に信号線２０１と表記する。１行目の画素１１は信号線２０１（Ａ）に接続されている。以下、同様に２〜４行目の画素１１は、順に信号線２０１（Ｂ）〜（Ｄ）に接続されている。信号線２０１（Ａ）〜（Ｄ）は、他の列においても、１列目の画素１１と同じように配されている。
【００９９】
信号線２０１（Ａ）、２０１（Ｃ）のそれぞれは、接続部３０３を介して、信号処理回路２１（Ａ）に接続されている。また、信号線２０１（Ｂ）、２０１（Ｄ）のそれぞれは、接続部３０３を介して、信号処理回路２１（Ｂ）に接続されている。信号処理回路２１（Ａ）と信号処理回路２１（Ｂ）とは、同じ回路構成を持つ。そのため、両者に共通する説明の場合は、アルファベットを省略する。以下、信号処理回路２１の構成について説明する。
【０１００】
図１１（ｂ）は、信号処理回路２１の等価回路を示す。複数の信号線２０１は、それぞれ、接続部３０３を介して信号処理回路２１が備えるマルチプレックス回路（以下、ＭＰＸ回路と表記する）３５０に接続されている。また、信号処理回路２１は、増幅器３５５、および、ＡＤ変換器（以下、明細書および図面にてＡＤＣと表記する）３６０を有する。ＭＰＸ回路３５０の出力は、増幅器３５５を介して、ＡＤＣ３６０に接続される。したがって、ＭＰＸ回路３５０は、複数の信号線２０１の１つを選択して、ＡＤＣ３６０（Ａ）に接続する選択部である。
【０１０１】
増幅器３５５は、例えば、オペアンプである。増幅器３５５は、反転入力端子と非反転入力端子とを備える。２つの入力端子の一方は、ＭＰＸ回路３５０に接続される。２つの入力端子の他方には、参照電圧Ｖｒｅｆが供給される。図１１の例では、参照電圧Ｖｒｅｆは容量を介して供給される。当該容量にはリセット用のスイッチが接続される。増幅器３５５の２つの出力端子は、それぞれ、ＡＤＣ３６０に接続される。また、増幅器３５５の２つの出力端子は、それぞれ、反転入力端子および非反転入力端子に、フィードバック容量を介して接続される。各帰還経路において、フィードバック容量と並列に、初期化スイッチが接続される。増幅器３５５は１より大きいゲインを有する。例えば、増幅器３５５は、１倍と４倍のゲインを選択することができる。
【０１０２】
図１１に示しているように、ＡＤＣ３６０（Ａ）に接続される画素１１は全て、Ｒのカラーフィルタを備える画素１１である。一方、ＡＤＣ３６０（Ｂ）に接続される画素１１は全て、Ｇのカラーフィルタを備える画素１１である。このように、各々が第１色（Ｒ）のカラーフィルタを備える複数の第１画素１１は、第２ＡＤ変換器であるＡＤＣ３６０（Ｂ）に接続されずに第１ＡＤ変換器であるＡＤＣ３６０（Ａ）に接続される。また、各々が第２色（Ｇ）のカラーフィルタを備える複数の第１画素１１は、第１ＡＤ変換器であるＡＤＣ３６０（Ａ）に接続されずに第２ＡＤ変換器であるＡＤＣ３６０（Ｂ）に接続される。
【０１０３】
また、図１１に示したように、第２チップ５は電流源３１０を有する。電流源３１０は、接続部３０３を介して、各列の信号線２０１に電流を供給する。
【０１０４】
（撮像装置の接続部周りの断面構造）
図１２は、図１１に示した撮像装置の断面構造を示した図である。図１２では、４行１列に配された画素１１と、１行目１１列目の画素１１とを中心に記載している。図９に示した第１チップ１と第２チップ５は、接合面３００で接合されている。
【０１０５】
本実施例の撮像装置は、裏面照射型の撮像装置である。画素１１は、不図示の光電変換部を備える。この光電変換部と、接合面３００との間に信号線２０１が設けられている。信号線２０１は、画素１１の所定の方向（図では列に沿った方向）に延在している。信号線２０１は、接続配線４０１を介して接続部３０３に接続される。また、ＭＰＸ回路３５０（Ａ）は、接続配線４０５を介して接続部３０３に接続される。接続配線４０１、接続配線４０５、接続部３０３は、平面視において重なるように配置されている。信号処理回路２１と信号線２０１との接続は、接続配線４０５に対して、平面視において重なる位置に接続配線４０１を形成することによって行うことができるとも言える。そして、所定の方向に沿って延在する信号線２０１と接続配線４０１とを接続することによって、信号線２０１と、ＭＰＸ回路３５０とを接続することができる。信号線２０１が所定の方向に延在していることにより、接続配線４０１と信号線２０１との接続を容易にすることができる。他の例として、図１３に示すように、第１チップ１ではなく第２チップ５に、所定の方向に延在する信号線５０１を設けることが考えられる。この場合においても、画素１１とＭＰＸ回路３５０（Ａ）を接続することができる。しかしながら、図１３に比べて、図１２に示した、第１チップ１に、所定の方向に延在する信号線を設けることが好ましい。これは、画素１１が備わる第１チップ１よりも、信号処理回路２１が備わる第２チップ５の方が、配線層が多くなることに由来する。配線層の多い第２チップ５に、図１３のように信号線５０１を設けるよりも、配線層の少ない第１チップ１に、図１２のように信号線２０１を設ける方が、設計の自由度が高いためである。
【０１０６】
（撮像装置の動作）
図１４は、撮像装置の動作を示した図である。
【０１０７】
図１４の信号ＰＲＥＳは、図２の制御線６６０を介して垂直走査回路からリセットトランジスタ６０６のゲートに供給される信号を示している。同じく、信号ＰＳＥＬは、制御線６６５を介して垂直走査回路からＮ行目の画素１１の選択トランジスタ６０８のゲートに供給される信号を示している。なお、信号ＰＳＥＬについては、出力される画素１１の行位置を末尾に合わせて示している。つまり、信号ＰＳＥＬ（１）は、１行目の画素１１に出力される信号ＰＳＥＬであることを示している。信号ＰＴＸＡは、制御線６５０を介して垂直走査回路から転送トランジスタ６０３ａのゲートに供給される信号を示している。信号ＰＴＸＢは、制御線６５５を介して垂直走査回路から転送トランジスタ６０３ｂのゲートに供給される信号を示している。
【０１０８】
図１４では、ＭＰＸ回路３５０（Ａ）、ＡＤＣ３６０（Ａ）に関わる動作を示している。このＭＰＸ回路３５０（Ａ）、ＡＤＣ３６０（Ａ）には、図１１で示したように、Ｒのカラーフィルタを備える、１行目および３行目であって、１〜１２列のうちの奇数列に位置する画素１１の信号が入力される。したがって、図１４では、１行目、３行目であって、１〜１２列のうちの奇数列に位置する画素１１の動作に関わる動作を示している。
【０１０９】
また、図１４に示した信号ＭＰＸは、不図示のタイミングジェネレータが、ＭＰＸ回路３５０（Ａ）に出力する信号を示している。信号ＭＰＸの信号値の変化によって、ＭＰＸ回路３５０（Ａ）は、増幅器３５５（Ａ）およびＡＤＣ３６０（Ａ）に出力する信号を、１〜１２列のうち、奇数列の画素１１に対応する信号線２０１の中から順次変更する。以下では、ＭＰＸ回路３５０が増幅器３５５に信号を出力し、そして、増幅器３５５が増幅された信号をＡＤＣ３６０に出力することを、単に、ＭＰＸ回路３５０がＡＤＣ３６０に信号を出力するとも言う。
【０１１０】
図１４では、ＭＰＸ回路３５０（Ａ）が、ＡＤＣ３６０（Ａ）に信号を出力する列としてどの列を選択しているかを、Ｃｏｌ＿ｎｍとして示している。このｎｍの表記を説明する。ｎは画素１１の列番号を示している。また、ｍは、１列の画素１１に対応して配される信号線２０１（Ａ）〜（Ｄ）のアルファベットを示している。つまり、Ｃｏｌ＿１Ａであれば、１列目の画素１１に対応された信号線２０１（Ａ）を示している。
【０１１１】
時刻ｔ１において、垂直走査回路は、１行目および３行目の画素１１に出力する信号ＰＲＥＳをＨｉｇｈレベルとしている。これにより、１行目の画素１１のリセットトランジスタ６０６がオンしている。よって、ＦＤ部６０５は、電源電圧Ｖｄｄに対応する電位にリセットされている。また、時刻ｔ１において垂直走査回路は、信号ＰＳＥＬ（１）をＨｉｇｈレベルとしている。これにより、１行目の画素１１の選択トランジスタ６０８がオンする。よって、図１１に示した電流源３１０が供給する電流が、１行目の画素１１の選択トランジスタ６０８を介して増幅トランジスタ６０７に供給される。これにより、電源電圧Ｖｄｄ、増幅トランジスタ６０７、電流源３１０によるソースフォロワ回路が形成される。つまり、増幅トランジスタ６０７は、ＦＤ部６０５の電位に対応する信号を、選択トランジスタ６０８を介して信号線２０１に出力するソースフォロワ動作を行う。
【０１１２】
（動作：１行目の画素１１に対応するＮ信号の読み出し）
時刻ｔ２に、垂直走査回路は、１行目の画素１１に出力する信号ＰＲＥＳをＬｏｗレベルとする。これにより、１行目の画素１１のリセットトランジスタ６０６がオフする。よって、ＦＤ部６０５のリセットが解除される。増幅トランジスタ６０７は、リセットが解除されたＦＤ部６０５の電位に基づく信号を、図１１に示した信号線２０１（Ａ）に出力する。この信号を、Ｎ信号（ノイズ信号）と表記する。これにより、各列の信号線２０１（Ａ）には、画素１１からＮ信号が出力されている。
【０１１３】
（動作：１行目の画素１１に対応するＮ信号のＡＤ変換）
時刻ｔ２以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ａ）を、順次ＡＤＣ３６０（Ａ）に接続する。
【０１１４】
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ａ）のノイズ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ａ）に出力されているノイズ信号をデジタル信号にＡＤ変換する。
【０１１５】
（動作：３行目の画素１１に対応するＮ信号の読み出し）
時刻ｔ１６に、垂直走査回路は、３行目の画素１１に出力する信号をＬｏｗレベルとする。これにより、３行目の画素１１のリセットトランジスタ６０６がオフする。よって、ＦＤ部６０５のリセットが解除される。増幅トランジスタ６０７は、リセットが解除されたＦＤ部６０５の電位に基づく信号であるＮ信号を、図１１に示した信号線２０１（Ｃ）に出力する。これにより、各列の信号線２０１（Ｃ）には、画素１１からノイズ信号が出力されている。
【０１１６】
（動作：３行目の画素１１に対応するＮ信号のＡＤ変換）
時刻ｔ１６以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｃ）を、順次ＡＤＣ３６０（Ａ）に接続する。
【０１１７】
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ｃ）のＮ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｃ）に出力されているＮ信号をデジタル信号にＡＤ変換する。
【０１１８】
（動作：１行目の画素１１に対応するＡ＋Ｂ信号の読み出し）
時刻ｔ１６に、垂直走査回路は、１行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷（本実施例では電子である）が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。ＦＤ部６０５では、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷が加算される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応する電位となる。仮に、フォトダイオード６０１ａのみの電荷によるＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号をＡ信号とする。また、仮に、フォトダイオード６０１ｂのみの電荷によるＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号をＢ信号とする。この表記に従うと、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応するＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号はＡ信号とＢ信号を加算したＡ＋Ｂ信号とみなすことができる。各列の信号線２０１（Ａ）には、１行目の画素１１のＡ＋Ｂ信号が出力されている。
【０１１９】
（１行目の画素１１に対応するＡ＋Ｂ信号のＡＤ変換）
時刻ｔ３０以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ａ）を、順次ＡＤＣ３６０（Ａ）に接続する。
【０１２０】
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ａ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ａ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
【０１２１】
（動作：３行目の画素１１に対応するＡ＋Ｂ信号の読み出し）
時刻ｔ３０に、垂直走査回路は、３行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、各列の信号線２０１（Ｃ）には、３行目の画素１１のＡ＋Ｂ信号が出力されている。
【０１２２】
（動作：３行目の画素１１に対応するＡ＋Ｂ信号のＡＤ変換）
時刻ｔ４４以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｃ）を、順次ＡＤＣ３６０（Ａ）に接続する。
【０１２３】
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ｃ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｃ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
【０１２４】
（撮像装置が行う並行動作）
図１４に示した動作では、以下のように、複数の動作を並行して行っている。
（１）１行目の画素１１に対応するＮ信号のＡＤ変換と、３行目の画素１１に対応するＮ信号の読み出しとの並行動作
（２）３行目の画素１１に対応するＮ信号のＡＤ変換と、１行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
（３）１行目の画素１１に対応するＡ＋Ｂ信号のＡＤ変換と、３行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
この並行動作により、ＡＤＣ３６０（Ａ）が１度のＡＤ変換を終えてから、次のＡＤ変換を行うまでの待機期間を短縮することができる。これにより、全ての画素１１が出力する信号のＡＤ変換に要する期間を短縮することができる。よって、撮像装置の高フレームレート化を進展させることができる。
【０１２５】
（本実施例の効果）
本実施例の撮像装置では、信号処理回路２１が増幅器３５５を含む。そのため、ＡＤＣ３６０で生じるノイズが重畳される前に、信号が増幅される。結果として、ＳＮ比を向上させることができる。
【０１２６】
（他の形態）
本実施例では、第１色のカラーフィルタが配された画素１１が接続され、第２色のカラーフィルタが配された画素１１が接続されていない信号線２０１が、ＡＤＣ３６０に接続される例を説明した。この例では、当該ＡＤＣ３６０と第２色のカラーフィルタが配された画素１１とが接続される接続部が設けられない形態となる。
【０１２７】
（実施例４）
本実施例について、実施例３と異なる点を中心に説明する。本実施例の撮像装置においては、信号処理回路２１の構成が、実施例３の信号処理回路２１と異なる。具体的に、本実施例の信号処理回路２１は、２つのマルチプレックス回路と、その間に並列に配置された複数の増幅器を備える。その他の構成は、実施例３の撮像装置の構成と同じとすることができる。以下、実施例３と異なる点を中心に説明する。
【０１２８】
図１５は、本実施例の撮像装置の信号処理回路２１の等価回路を示している。信号処理回路２１が、ＭＰＸ回路３５０とＡＤＣ３６０とを含む点は、実施例３と同様である。なお、図１５では、ＭＰＸ回路３５０の入力に、符号ｓｆ１〜ｓｆ８が付されている。図１５では、ＭＰＸ回路３５０の８入力であるが、入力の数は特に限定されない。
【０１２９】
ＭＰＸ回路３５０は４つの出力ノードを備える。ＭＰＸ回路３５０の各出力ノードには、増幅器３５５が接続される。信号処理回路２１は、４つの増幅器３５５ａ〜３５５ｄを備える。ＭＰＸ回路３５０は、入力ｓｆ１と入力ｓｆ５のいずれかを選択し、選択された入力信号を増幅器３５５ａに出力する。また、ＭＰＸ回路３５０は、入力ｓｆ２と入力ｓｆ５のいずれかを選択し、選択された入力信号を増幅器３５５ｂに出力する。他の入力についても同様である。各増幅器３５５の反転入力端子および非反転端子の一方には、ＭＰＸ３５０から出力された信号が容量を介して入力される。各増幅器３５５の反転入力端子および非反転端子の他方には、参照信号Ｖｒｅｆが入力される。複数の増幅器３５５に、共通の参照信号Ｖｒｅｆが供給されうる。
【０１３０】
複数の増幅器３５５の出力は、共通のマルチプレックス回路３５６（以下、ＭＰＸ回路３５６）に接続される。ＭＰＸ回路３５６は、複数の増幅器３５５の出力の１つを選択肢、選択された信号をＡＤＣ３６０に出力する。ＭＰＸ回路３５６は、複数の増幅器３５５の反転出力端子からの信号の中から１つの信号を選択する。また、ＭＰＸ回路３５６は、複数の増幅器３５５の非反転出力端子からの信号の中から１つの信号を選択する。
【０１３１】
なお、図１５が示すとおり、ＭＰＸ回路３５０への入力の数より、ＭＰＸ回路３５６への入力の数が少ない。また、ＭＰＸ回路３５０への入力の数より、複数の増幅器３５５の数が少ない。
【０１３２】
このように、本実施例では、２つの選択回路（ＭＰＸ回路３５０およびＭＰＸ回路３５６）の間に、複数の増幅器３５５が並列に接続される。このような構成により、信号出力の高速化が可能である。
【０１３３】
図１６を用いて本実施例の信号処理回路２１の動作を説明する。図１６は、信号線２０１ごとの信号に対する処理動作を模式的に示している。
【０１３４】
入力ｓｆ１に接続された信号線２０１の信号の処理について説明する。まず信号φＳＥＬ１がオンすることで、画素１１のソースフォロア回路から、入力ｓｆ１に接続された信号線２０１へ、画素信号が出力される。その後、ＭＵＸ１として示したタイミングで、ＭＰＸ回路３５５ａは、入力ｓｆ１を選択し、そして、入力ｓｆ１の信号を後段の増幅器３５５ａに出力する。増幅器３５５ａの出力が安定した時点（ＭＵＸ２）で、ＭＰＸ回路３５６が増幅器３５５ａの出力を後段のＡＤＣ３６０に出力する。ＡＤＣ３６０は、増幅器３５５ａによって増幅された画素信号に対してＡＤ変換を行う。図１６は、Ｎ信号のＡＤ変換を例に示している。
【０１３５】
信号φＳＥＬ１がオンしてから所定の時間が経過した後、信号φＳＥＬ５がオンする。これにより、画素１１のソースフォロア回路から、入力ｓｆ５に接続された信号線２０１へ、画素信号が出力される。その後ＭＵＸ１のタイミングで、ＭＰＸ回路３５０は、入力ｓｆ５を選択し、そして、入力ｓｆ５の信号を後段の増幅器３５５ａに出力する。このように１つの増幅器３５５にある信号が入力されたから次の信号が入力されるまでには、当該増幅器３５５の前の信号の出力が安定するまでの期間が経過する。
【０１３６】
ここで本実施例では、ＭＰＸ回路３５０の後段に複数の増幅器３５５が並列に接続されている。そのため、１つの増幅器３５５の前の信号の出力が安定するまでの期間に、他の増幅器３５５に信号を入力することができる。具体的には、信号φＳＥＬ１がオンしてから信号φＳＥＬ５がオンするまでの間に、信号φＳＥＬ２〜４がオンしている。これにより、ＭＰＸ回路３５０は、入力ｓｆ２〜ｓｆ４の信号を順次、増幅器３５５ｂ〜３５５ｄへ出力している。結果として複数の信号を出力する動作を高速化することが可能である。
【０１３７】
図１６が示すとおり、１つのＭＰＸ回路３５０に接続された複数の画素１１において、選択トランジスタを制御する信号φＳＥＬ１〜８が順次オンする。信号φＳＥＬ１〜８がオンする間隔に対して、ＭＰＸ回路３５０が１つの出力を切り替える間隔が長い。たとえば、信号φＳＥＬ１がオンしてから信号φＳＥＬ２がオンするまでの間隔より、入力ｓｆ１に対するタイミングＭＵＸ１と入力ｓｆ５に対するタイミングＭＵＸ１との間隔のほうが長い。これにより、画素信号の伝達経路にある各回路の出力が十分に安定する時間が確保される。
【０１３８】
また、別の観点では、増幅器３５５の後段に選択回路（ＭＰＸ回路３５６）が配される。これにより、選択回路で生じるノイズの影響を低減することが可能である。結果として、画質を向上させることができる。
【０１３９】
続いて、本実施例の変形例を説明する。図１７は、撮像装置の画素と信号処理回路の接続を示す図である。図１７の撮像装置は、参照信号Ｖｒｅｆを出力するダミー画素１２を有する。各ダミー画素は出力線ｄｕｍｍｙに接続される。出力線ｄｕｍｍｙには電流源が接続されている。ダミー画素１２は、画素１１と同様に増幅トランジスタ６０７を含む。そのため、増幅トランジスタ６０７と出力線ｄｕｍｍｙに接続された電流源とがソースフォロア回路を構成する。ダミー画素１２には、光電変換部の代わりに基準電圧を供給する電圧供給部が配される。このような構成により、ダミー画素１２は参照電圧Ｖｒｅｆを出力することができる。
【０１４０】
ダミー画素１２が参照電圧Ｖｒｅｆを出力する事で、複数の信号線２０１の間に発生するクロストークを打ち消すことができる。また、複数の列にダミー画素１２を配置し、かつ、複数の列にダミー画素１２の出力を互いにショートする事で、参照信号Ｖｒｅｆに重畳されるトランジスタ起因のノイズを平均化する事が可能である。結果として、画質を向上させることが可能である。
【０１４１】
（実施例５）
図１８は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の各実施例で述べた撮像装置のいずれかの構成を適用した撮像装置２００を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１８に、上述の各実施例のいずれかの撮像装置を撮像装置２００として適用したデジタルスチルカメラの構成例を示す。
【０１４２】
図１８に例示した撮像システム５００は、撮像装置２００、被写体の光学像を撮像装置２００に結像させるレンズ５０２０、レンズ５０２０を通過する光量を可変にするための絞り５０４、レンズ５０２０の保護のためのバリア５０６を有する。レンズ５０２０及び絞り５０４は、撮像装置２００に光を集光する光学系である。
【０１４３】
撮像システム５００は、また、撮像装置２００から出力される出力信号の処理を行う信号処理部５０８０を有する。信号処理部５０８０は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。信号処理部５０８０は、撮像装置２００より出力される出力信号に対してＡＤ変換処理を実施する機能を備えていてもよい。この場合、撮像装置２００の内部には、必ずしもＡＤ変換器を有する必要はない。
【０１４４】
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
【０１４５】
更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置２００と信号処理部５０８０に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置２００と、撮像装置２００から出力された出力信号を処理する信号処理部５０８０とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、撮像装置２００の制御機能の一部又は全部を実施するように構成してもよい。
【０１４６】
撮像装置２００は、画像用信号を信号処理部５０８０に出力する。信号処理部５０８０は、撮像装置２００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８０は、画像用信号を用いて、画像を生成する。
【０１４７】
上述した各実施例の撮像装置による撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
【０１４８】
（実施例６）
本実施例の撮像システム及び移動体について、図１９及び図２０を用いて説明する。
【０１４９】
図１９は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図２０は、本実施例による撮像システムの動作を示すフロー図である。
【０１５０】
本実施例では、車載カメラに関する撮像システムの一例を示す。図１９は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、上述の各実施例のいずれかの撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。
【０１５１】
集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検出部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検出部７０９は、撮像装置７０２の異常を検出すると、主制御部７１３に異常を発報する。
【０１５２】
集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１５３】
主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。
【０１５４】
集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチ１３をパルス駆動させるための設定や、フレーム毎に電圧スイッチ１３を切り替える設定等を送信する。
【０１５５】
撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
【０１５６】
また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１５７】
本実施例では、車両の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図１９（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。
【０１５８】
２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。
【０１５９】
次に、撮像システム７０１における撮像装置７０２の故障検出動作について、図２０を用いて説明する。撮像装置７０２の故障検出動作は、図２０に示すステップＳ８１０〜Ｓ８８０に従って実施される。
【０１６０】
ステップＳ８１０は、撮像装置７０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム７０１の外部（例えば主制御部７１３）又は撮像システム７０１の内部から、撮像装置７０２の動作のための設定を送信し、撮像装置７０２の撮像動作及び故障検出動作を開始する。
【０１６１】
次いで、ステップＳ８２０において、有効画素から画素信号を取得する。また、ステップＳ８３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ８２０とステップＳ８３０とは逆でもよい。
【０１６２】
次いで、ステップＳ８４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。
【０１６３】
ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ８５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ８６０へと移行する。ステップＳ８６０では、走査行の画素信号をメモリ７０５に送信して一次保存する。そののち、ステップＳ８２０に戻り、故障検出動作を継続する。
【０１６４】
一方、ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ８７０に移行する。ステップＳ８７０において、撮像動作に異常があると判定し、主制御部７１３、又は警報装置７１２に警報を発報する。警報装置７１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ８８０において撮像装置７０２を停止し、撮像システム７０１の動作を終了する。
【０１６５】
なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。
【０１６６】
なお、ステップＳ８７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。
【０１６７】
また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム７０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１６８】
［変形実施例］
本発明は、上記実施例に限らず種々の変形が可能である。
【０１６９】
例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。
【０１７０】
また、上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。
【符号の説明】
【０１７１】
１００  画素
１０３  増幅器
１０５  比較器
１０７  ＡＤ変換器
【図１】
2019068267.tif 000003
【図２】
2019068267.tif 000004
【図３】
2019068267.tif 000005
【図４】
2019068267.tif 000006
【図５】
2019068267.tif 000007
【図６】
2019068267.tif 000008
【図７】
2019068267.tif 000009
【図８】
2019068267.tif 000010
【図９】
2019068267.tif 000011
【図１０】
2019068267.tif 000012
【図１１】
2019068267.tif 000013
【図１２】
2019068267.tif 000014
【図１３】
2019068267.tif 000015
【図１４】
2019068267.tif 000016
【図１５】
2019068267.tif 000017
【図１６】
2019068267.tif 000018
【図１７】
2019068267.tif 000019
【図１８】
2019068267.tif 000020
【図１９】
2019068267.tif 000021
【図２０】
2019068267.tif 000022