(57)【要約】      （修正有）【課題】高温動作時のバイポーラトランジスタにおけるリーク電流の影響による出力電圧の増加を抑制したバンドギャップリファレンス回路を提供する。【解決手段】バンドギャップリファレンス回路は、電源に対して並列に接続された第１のバイポーラトランジスタ部Ｑ１と、第１のバイポーラトランジスタ部Ｑ１よりエミッタの総面積が大きい第２のバイポーラトランジスタ部Ｑ２と、を有する。第１のバイポーラトランジスタ部Ｑ１の低電圧側に、第３のバイポーラトランジスタＱ３を接続する。オフ状態にバイアスされた第３のバイポーラトランジスタがリーク電流パスとなり、リーク電流を補正することで出力電圧の増加を抑制する。【選択図】図１
2019153175.tif 000002
【特許請求の範囲】
【請求項１】
高電圧側電源端子と低電圧側電源端子との間に接続され、ベースが出力端子に接続された第１のバイポーラトランジスタ部と、
前記高電圧側電源端子と前記低電圧側電源端子との間に接続され、ベースが前記出力端子に接続された、前記第１のバイポーラトランジスタ部よりエミッタの総面積が大きい第２のバイポーラトランジスタ部と、
前記高電圧側電源端子と前記第１のバイポーラトランジスタ部の高電圧側との間に接続された第１の抵抗と、
前記高電圧側電源端子と前記第２のバイポーラトランジスタ部の高電圧側との間に接続された第２の抵抗と、
前記低電圧側電源端子と前記第１のバイポーラトランジスタ部の低電圧側との間に接続された第３の抵抗と、
前記第３の抵抗の前記第１のバイポーラトランジスタ部との接続点側と前記第２のバイポーラトランジスタ部の低電圧側との間に接続された第４の抵抗と、
前記第前記第３の抵抗と前記第４の抵抗との接続点に高電圧側が接続され、オフ状態になるようにベースが接続された第３のバイポーラトランジスタ部と、
前記第１のバイポーラトランジスタ部の高電圧側が非反転入力に接続され、前記各第２のバイポーラトランジスタ部の高電圧側が反転入力に接続され、出力が前記出力端子に接続される増幅器と、
を備えた、バンドギャップリファレンス回路。
【請求項２】
前記第１から第３のバイポーラトランジスタ部は、ＮＰＮ型バイポーラトランジスタで構成される請求項１に記載のバンドギャップリファレンス回路。
【請求項３】
前記第３のバイポーラトランジスタ部の第３のバイポーラトランジスタは、ベースがエミッタに接続されている請求項２に記載のバンドギャップリファレンス回路。
【請求項４】
前記第１から第３のバイポーラトランジスタ部は、ＰＮＰ型バイポーラトランジスタで構成される請求項１に記載のバンドギャップリファレンス回路。
【請求項５】
前記第３のバイポーラトランジスタ部の第３のバイポーラトランジスタは、ベースがエミッタに接続されている請求項４に記載のバンドギャップリファレンス回路。
【請求項６】
前記第３のバイポーラトランジスタ部の第３のバイポーラトランジスタのベースに電圧調整部が接続されている請求項１から５までのいずれか１項に記載のバンドギャップリファレンス回路。
【請求項７】
前記第２のバイポーラトランジスタ部のエミッタの総面積を前記第１のバイポーラトランジスタ部のエミッタの総面積のＮＡ倍、前記第３のバイポーラトランジスタ部のエミッタの総面積を前記第１のバイポーラトランジスタ部のエミッタの総面積のＭＢ倍とすると、ＭＢ≒ＮＡ−１（ＭＢ、ＮＡは正の実数）である請求項１から６までのいずれか１項に記載のバンドギャップリファレンス回路。
【請求項８】
前記第１のバイポーラトランジスタ部がＮ１個の第１のバイポーラトランジスタが並列に接続されてなり、前記第２のバイポーラトランジスタ部が前記第１のバイポーラトランジスタと同じ第２のバイポーラトランジスタがＮ２個並列に接続されてなる（但しＮ１、Ｎ２は正の整数で、Ｎ２は２以上、Ｎ１＜Ｎ２）場合に、前記第３のバイポーラトランジスタ部は前記第１のバイポーラトランジスタと同じ第３のバイポーラトランジスタがＭ個並列に接続されてなり、Ｍ≒Ｎ２−Ｎ１（但しＭは正の整数）とする、請求項１から６までのいずれか１項に記載のバンドギャップリファレンス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基準電圧発生回路として使用されるバンドギャップリファレンス回路に関する。
【背景技術】
【０００２】
例えば下記特許文献１には、出力電圧の温度特性を補正し、出力電圧の変動を抑制することができるバンドギャップリファレンス（Band Gap Reference）回路(以下ＢＧＲ回路とする）が開示されている。このＢＧＲ回路は以下のような構成を有する。
【０００３】
ＢＧＲ回路は、電源端子ＶＣＣとグランド端子ＧＮＤとの間に接続され、ベースが出力端子ＴＯＵＴと接続されるバイポーラトランジスタＱ１及びＱ２を有する。グランド端子ＧＮＤとバイポーラトランジスタＱ１との間には抵抗Ｒ１が接続される。抵抗Ｒ１とバイポーラトランジスタＱ２との間には抵抗Ｒ２ａ及びＲ２ｂが直列に接続される。電源端子ＶＣＣとバイポーラトランジスタＱ１のコレクタとの間には抵抗ＲＬ１が接続される。電源端子ＶＣＣとバイポーラトランジスタＱ２のコレクタとの間には抵抗ＲＬ２が接続される。増幅器ＡＭＰは、非反転入力がバイポーラトランジスタＱ１のコレクタと接続され、反転入力がバイポーラトランジスタＱ２のコレクタと接続され、出力が出力端子ＴＯＵＴと接続される。
【０００４】
そして、バイポーラトランジスタＱ２のグランド端子ＧＮＤ側の抵抗Ｒ２ｂにはトランジスタＱ１１及び抵抗Ｒ１１からなる温度補正回路が接続されている。温度Ｔが上昇するに伴い、バイポーラトランジスタＱ２のグランド端子ＧＮＤ側に接続された抵抗Ｒ２ａ及びＲ２ｂに流れる電流Ｉ２は増加する。そのため、温度上昇に伴い、バイポーラトランジスタＱ１，Ｑ２のエミッタの電圧が上昇する。そして、温度Ｔが閾値を超えると、バイポーラトランジスタＱ１，Ｑ２のエミッタの電圧がトランジスタＱ１１の閾値電圧を超える。すると、トランジスタＱ１１及び抵抗Ｒ１１に電流Ｉ２２が流れ始める。また、抵抗Ｒ２ｂには、バイポーラトランジスタＱ２の電流Ｉ２から電流Ｉ２２を差し引いた電流Ｉ２１が流れる。これにより、温度補正回路が動作を開始し、バイポーラトランジスタＱ１のベース−エミッタ間電圧ＶＢＥ１の温度変化を補正することにより、ＢＧＲ回路の出力電圧Ｖを補正する。つまり、温度補正回路が出力電圧Ｖの温度補正動作を開始する温度を設定する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−２７５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、自動車、電力関連装置、サーバーなど高温環境でのＢＧＲ回路の使用要求が高まっており、ＢＧＲ回路は高温動作時でも高い基準電圧精度が必要とされるようになってきている。しかし、高温動作時には、バイポーラトランジスタＱ１とバイポーラトランジスタＱ２に流れるウェハ基板（Ｓｕｂ）へのリーク電流が無視できなくなり、ＢＧＲ回路の出力電圧へ影響を与える。
【０００７】
この発明は、高温動作時にバイポーラトランジスタにおけるリーク電流によるＢＧＲ回路の出力電圧への影響を小さくしたＢＧＲ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、高電圧側電源端子と低電圧側電源端子との間に接続され、ベースが出力端子に接続された第１のバイポーラトランジスタ部と、前記高電圧側電源端子と前記低電圧側電源端子との間に接続され、ベースが前記出力端子に接続された、前記第１のバイポーラトランジスタ部よりエミッタの総面積が大きい第２のバイポーラトランジスタ部と、前記高電圧側電源端子と前記第１のバイポーラトランジスタ部の高電圧側との間に接続された第１の抵抗と、前記高電圧側電源端子と前記第２のバイポーラトランジスタ部の高電圧側との間に接続された第２の抵抗と、前記低電圧側電源端子と前記第１のバイポーラトランジスタ部の低電圧側との間に接続された第３の抵抗と、前記第３の抵抗の前記第１のバイポーラトランジスタ部との接続点側と前記第２のバイポーラトランジスタ部の低電圧側との間に接続された第４の抵抗と、前記第前記第３の抵抗と前記第４の抵抗との接続点に高電圧側が接続され、オフ状態になるようにベースが接続された第３のバイポーラトランジスタ部と、前記第１のバイポーラトランジスタ部の高電圧側が非反転入力に接続され、前記各第２のバイポーラトランジスタ部の高電圧側が反転入力に接続され、出力が前記出力端子に接続される増幅器と、を備えた、バンドギャップリファレンス回路等にある。
【発明の効果】
【０００９】
この発明によれば、ＢＧＲ回路に用いているバイポーラトランジスタと同じ特性を有するオフ状態にバイアスされたバイポーラトランジスタをリーク電流補正回路として追加する。これにより、リーク電流がＢＧＲ回路の出力電圧へ与える影響の小さいＢＧＲ回路を提供することが可能である。
【図面の簡単な説明】
【００１０】
【図１】この発明の一実施の形態によるＢＧＲ回路の構成を示す回路図である。
【図２】この発明が対象とする一般的なＢＧＲ回路の構成を示す回路図である。
【図３】図２においてウェハ基板へのリーク電流を考慮した回路図である。
【発明を実施するための形態】
【００１１】
以下、この発明によるバンドギャップリファレンス回路を実施の形態に従って図面を用いて説明する。また以下では、ＢＧＲ回路として、ＮＰＮ型バイポーラトランジスタで構成した場合の回路について説明する。なお、ＰＮＰ型バイポーラトランジスタで構成した回路にも適用可能である。
【００１２】
最初に図２に従って、この発明が対象とする一般的なＢＧＲ回路の構成を説明する。図２のＢＧＲ回路は、ブロコウ・セルと呼ばれる構成の回路である。なお、以下の説明において使用される符号は、上述の背景技術で使用した符号と必ず一致するものではない。
【００１３】
ＢＧＲ回路は、電源端子ＶＣＣとグランド端子ＧＮＤとの間に接続され、それぞれのベースが出力端子ＶＢＧＲと接続されるバイポーラトランジスタＱ１及びＱ２を有する。図２の例では、バイポーラトランジスタＱ１は、１個のバイポーラトランジスタＱ１からなるものとする。バイポーラトランジスタＱ２は、Ｎ個(Ｎは２以上の整数)のバイポーラトランジスタＱ２が並列接続されたバイポーラトランジスタ群を構成するものとする。バイポーラトランジスタＱ１及びＮ個のバイポーラトランジスタＱ２はそれぞれ同じ特性を有するものとする。
【００１４】
グランド端子ＧＮＤと各バイポーラトランジスタＱ２との間には抵抗Ｒ３及びＲ４が直列に接続されている。抵抗Ｒ３と抵抗Ｒ４の接続点はバイポーラトランジスタＱ１のエミッタが接続されている。
【００１５】
電源端子ＶＣＣとバイポーラトランジスタＱ１のコレクタとの間には抵抗Ｒ１が接続されている。電源端子ＶＣＣと各バイポーラトランジスタＱ２のコレクタとの間には共通に抵抗Ｒ２が接続されている。増幅器ＡＭＰは、非反転入力（＋）がバイポーラトランジスタＱ１のコレクタと接続され、反転入力（−）が各バイポーラトランジスタＱ２のコレクタに共通に接続されている。増幅器ＡＭＰの出力は出力端子ＶＢＧＲと接続されている。
【００１６】
ここで、
ＶＢＥ１：バイポーラトランジスタＱ１のベース−エミッタ間電圧
ＶＢＥ２：バイポーラトランジスタＱ２のベース−エミッタ間電圧
Ｒ１−Ｒ４：抵抗Ｒ１−Ｒ４のそれぞれの抵抗値
Ｉ１，Ｉ２，Ｉ４：抵抗Ｒ１，Ｒ２，Ｒ４のそれぞれの電流
Ｉ：抵抗Ｒ３の電流
とすると、基準電圧出力として使用されるＢＧＲ回路の出力電圧ＶＢＧＲは以下の式で与えられる。
【００１７】
【数１】
2019153175.tif 000003
【００１８】
また、抵抗Ｒ４に流れる電流Ｉ４は
【００１９】
【数２】
2019153175.tif 000004
【００２０】
と求められる。ここで、
ＩＳ：バイポーラトランジスタＱ１の飽和電流
ＶＴ：熱電圧
とすると、ＶＢＥ１とＶＢＥ２は以下のように求められる。
【００２１】
【数３】
2019153175.tif 000005
【００２２】
よって、ＶＢＥ１とＶＢＥ２の差であるΔＶＢＥは
【００２３】
【数４】
2019153175.tif 000006
【００２４】
となる。式（４）を式（２）に代入すると以下の式が得られる。
【００２５】
【数５】
2019153175.tif 000007
【００２６】
バイポーラトランジスタＱ１とバイポーラトランジスタＱ２の電流増幅率を無限大と仮定すると、Ｒ１＝Ｒ２より、Ｉ＝２Ｉ１＝２Ｉ２となるため、式（１）及び式（５）からＢＧＲ回路の出力電圧ＶＢＧＲは以下のようになる。
【００２７】
【数６】
2019153175.tif 000008
【００２８】
式（６）によると、出力電圧ＶＢＧＲは負の温度係数を持つ右辺の第１項と正の温度係数を持つ右式の第２項の加算になっている。従って抵抗Ｒ３と抵抗Ｒ４の抵抗比、並列に接続するバイポーラトランジスタＱ２の個数Ｎ、を調整することで、出力電圧ＶＢＧＲの温度依存性を低くできる。
【００２９】
この出力電圧ＶＢＧＲの温度依存性を限りなく低くするための回路構成が提案されている。上記の特許文献１では、図２におけるＩ１とＩ２の電流の値を調整することで温度特性の補正を行う構成が開示されている。
【００３０】
そして上述のように近年、高温環境でのＢＧＲ回路の使用要求が高まっており、ＢＧＲ回路は高温動作時でも高い基準電圧精度が要求されるようになってきている。しかし、高温動作時には、バイポーラトランジスタＱ１とバイポーラトランジスタＱ２に流れるウェハ基板へのリーク電流が無視できなくなり、出力電圧ＶＢＧＲへ影響を与える。
【００３１】
次に、図３を用いてリーク電流を考慮した場合のＢＧＲ回路の動作を以下に説明する。
【００３２】
バイポーラトランジスタＱ１に流れるウェハ基板へのリーク電流をＩｌｅａｋ１、バイポーラトランジスタＱ２に流れるウェハ基板へのリーク電流をＩｌｅａｋ２とする。リーク電流量は並列接続したバイポーラトランジスタの個数に比例すると考えられるため、以下の近似が成り立つ。
【００３３】
【数７】
2019153175.tif 000009
【００３４】
そのため、
Ｉ１’：バイポーラトランジスタＱ１のエミッタ電流
Ｉ２’：バイポーラトランジスタＱ２のエミッタ電流
は以下のように表すことができる。
【００３５】
【数８】
2019153175.tif 000010
【００３６】
したがって、Ｒ３に流れる電流Ｉ’は
【００３７】
【数９】
2019153175.tif 000011
【００３８】
と表される。ここではＩ１＝Ｉ２とする。よって、ＢＧＲ回路の出力電圧ＶＢＧＲは、
【００３９】
【数１０】
2019153175.tif 000012
【００４０】
と表される。また、抵抗Ｒ４に流れる電流Ｉ２’は
【００４１】
【数１１】
2019153175.tif 000013
【００４２】
となるため、式（８ｂ）と式（１１）からＩ２は以下で与えられる。
【００４３】
【数１２】
2019153175.tif 000014
【００４４】
よって、式（１０）と式（１２）よりＢＧＲ回路の出力電圧ＶＢＧＲは以下で表される。
【００４５】
【数１３】
2019153175.tif 000015
【００４６】
式（１３）から、リーク電流の影響により（Ｎ−１）Ｉｌｅａｋ１Ｒ３だけ出力電圧が増加することがわかる。
【００４７】
このように従来のＢＧＲ回路においては、リーク電流がＢＧＲ回路の出力電圧に影響を与えることが分かる。
【００４８】
この発明によるＢＧＲ回路においては、オフ状態であるバイポーラトランジスタをリーク電流補正回路として追加することで、ＢＧＲ回路の出力電圧の増加を改善する。
【００４９】
実施の形態１．
図１はこの発明の一実施の形態によるＢＧＲ回路の構成の回路図である。なお、実施の形態において、同一もしくは相当部分は同一符号で示し、重複する説明は省略する。
【００５０】
ＢＧＲ回路は、電源端子ＶＣＣとグランド端子ＧＮＤとの間に接続され、それぞれのベースが出力端子ＶＢＧＲと接続されるバイポーラトランジスタＱ１及びＱ２を有する。図１の例では、バイポーラトランジスタＱ１は、１個のバイポーラトランジスタＱ１からなるものとする。バイポーラトランジスタＱ２は、Ｎ個(Ｎは２以上の整数)のバイポーラトランジスタＱ１と同じバイポーラトランジスタＱ２が並列接続されたバイポーラトランジスタ群を構成するものとする。ここで同じバイポーラトランジスタとは、規格、特性が全て同じバイポーラトランジスタをいう(以下同様）。
【００５１】
グランド端子ＧＮＤと各バイポーラトランジスタＱ２との間には抵抗Ｒ３及びＲ４が直列に接続されている。抵抗Ｒ３と抵抗Ｒ４の接続点はバイポーラトランジスタＱ１のエミッタが接続されている。
【００５２】
電源端子ＶＣＣとバイポーラトランジスタＱ１のコレクタとの間には抵抗Ｒ１が接続されている。電源端子ＶＣＣと各バイポーラトランジスタＱ２のコレクタとの間には共通に抵抗Ｒ２が接続されている。増幅器ＡＭＰは、非反転入力（＋）がバイポーラトランジスタＱ１のコレクタと接続され、反転入力（−）が各バイポーラトランジスタＱ２のコレクタに共通に接続されている。増幅器ＡＭＰの出力は出力端子ＶＢＧＲと接続されている。
【００５３】
さらに、バイポーラトランジスタＱ３をリーク電流補正回路として追加した。バイポーラトランジスタＱ３は、Ｍ個(Ｍは１以上の整数)のバイポーラトランジスタＱ１と同じバイポーラトランジスタＱ３が並列接続されたバイポーラトランジスタ群を構成するものとする。バイポーラトランジスタＱ３はベースがエミッタと接続されているため、その状態はオフである。バイポーラトランジスタＱ３のコレクタは、バイポーラトランジスタＱ１のエミッタと、抵抗Ｒ４と抵抗Ｒ３の間の接続点と、の接続点に接続されている。そしてバイポーラトランジスタＱ３は、上述のようにベースがエミッタと接続されてオフ状態にされたバイポーラトランジスタがＭ個並列に接続されて構成されている。各バイポーラトランジスタＱ３のコレクタは、バイポーラトランジスタＱ１のエミッタと、抵抗Ｒ４と抵抗Ｒ３の間の接続点と、の接続点にそれぞれ接続されている。ここでＭはＭ≒Ｎ−１またはＭ＝Ｎ−１とする。
【００５４】
バイポーラトランジスタＱ３がリーク電流パスとなり抵抗Ｒ３に流れる電流を補正することにより、ＢＧＲ回路の出力電圧の増加を抑制する。また、バイポーラトランジスタＱ３のリーク電流の温度特性はバイポーラトランジスタＱ１、Ｑ２のリーク電流の温度特性と等しい。このため、バイポーラトランジスタＱ３は、高温動作時にのみリーク電流補正回路として機能し、リーク電流が少ない温度範囲ではＢＧＲ回路の動作に影響を与えることはない。
【００５５】
図１に示すバイポーラトランジスタＱ３を追加した場合のＢＧＲ回路の動作を以下に説明する。バイポーラトランジスタＱ３は、ベースがエミッタと接続されたバイポーラトランジスタＱ１をＭ個並列に接続したものとする。
【００５６】
バイポーラトランジスタＱ３に流れるリーク電流をＩｌｅａｋ３とすると、Ｉｌｅａｋ１とＩｌｅａｋ３には以下の近似が成り立つ。
【００５７】
【数１４】
2019153175.tif 000016
【００５８】
バイポーラトランジスタＱ３を接続した場合の抵抗Ｒ３に流れる電流Ｉ’’は式（９）を用いて以下のようになる。
【００５９】
【数１５】
2019153175.tif 000017
【００６０】
ここでＩ’＝Ｉ１’＋Ｉ２’、ＭＩｌｅａｋ１≒Ｉｌｅａｋ３である。
したがって、ＢＧＲ回路の出力電圧はＶＢＧＲ＝ＶＢＥ１＋２Ｉ’’Ｒ３より以下のようになる。
【００６１】
【数１６】
2019153175.tif 000018
【００６２】
式（１６）からバイポーラトランジスタＱ３をＮ−１個並列に接続することでリーク電流によるＢＧＲ回路の出力電圧の増加分を打ち消すことができる。しかし、式（７）と式（１４）の近似が必ずしも成り立たないこともあるため、バイポーラトランジスタＱ３の並列接続数は、実験またはシミュレーションに基づいてリーク電流の影響を打ち消すように適当に設計する必要がある。
【００６３】
バイポーラトランジスタＱ３のベース電圧は、状態がオフとなる範囲であるならば変更が可能である。バイポーラトランジスタＱ３のコレクタ−エミッタ間電圧によってリーク電流の特性が変化するならば、ベース電圧を調整することでさらに最適にリーク電流の補正を行うことができる。
【００６４】
この場合例えば、バイポーラトランジスタＱ３がオフ状態になる電位の電源端子をバイポーラトランジスタＱ３のベースに接続してもよい。また例えば、バイポーラトランジスタＱ３のベースに図１に破線で示した電圧調整部ＶＣを接続する。電圧調整部ＶＣは例えば可変抵抗と、可変抵抗の抵抗値を制御する制御部で構成され得る。電圧調整部ＶＣは複数のバイポーラトランジスタＱ３で共通に１つ設ければよい。
【００６５】
なお、図１に示された回路は同一基板上に実装されたものであることが望ましい。また、図１では、各バイポーラトランジスタＱ１，Ｑ２，Ｑ３は、ＮＰＮ型バイポーラトランジスタである場合について説明した。別の形態として、各バイポーラトランジスタＱ１，Ｑ２，Ｑ３は、ＰＮＰ型バイポーラトランジスタであってもよい。ＢＧＲ回路をＰＮＰ型バイポーラトランジスタで構成する場合、バイポーラトランジスタＱ３は、ベースがエミッタに接続される。
【００６６】
各バイポーラトランジスタＱ１，Ｑ２，Ｑ３の数に関し、一般に並列接続させるバイポーラトランジスタの数を、バイポーラトランジスタＱ１をＮ１個、バイポーラトランジスタＱ２をＮ２個、（但しＮ１、Ｎ２は正の整数で、Ｎ２は２以上、Ｎ１＜Ｎ２）とした場合，バイポーラトランジスタＱ３の並列接続させるバイポーラトランジスタの個数Ｍは、Ｍ≒Ｎ２−Ｎ１またはＭ＝Ｎ２−Ｎ１（但しＭは正の整数）とすることで、同様な効果を奏する。
【００６７】
また、電源端子ＶＣＣは電源電位でなくてもよく、グランド端子ＧＮＤもグランド電位でなくてもよい。そこで電源端子ＶＣＣを高電圧側電源端子、グランド端子ＧＮＤを低電圧側電源端子とする。また、各バイポーラトランジスタＱ１，Ｑ２，Ｑ３がそれぞれ複数並列接続された場合があり、それぞれ第１，第２、第３のバイポーラトランジスタ部とする。
【００６８】
なお、上記の実施の形態では、各第１，第２、第３のバイポーラトランジスタ部Ｑ１，Ｑ２，Ｑ３は１つのバイポーラトランジスタまたは複数のバイポーラトランジスタが並列に接続されて構成されている。バイポーラトランジスタにおけるリーク電流はバイポーラトランジスタのエミッタの面積に比例する。従って各バイポーラトランジスタ部のリーク電流はバイポーラトランジスタのエミッタの総面積に比例する。
【００６９】
従って、第２のバイポーラトランジスタ部Ｑ２のエミッタの総面積を第１のバイポーラトランジスタ部Ｑ１のエミッタの総面積のＮＡ倍、第３のバイポーラトランジスタ部Ｑ３のエミッタの総面積を第１のバイポーラトランジスタ部Ｑ１のエミッタの総面積のＭＢ倍とすると、ＭＢ≒ＮＡ−１またはＭＢ＝ＮＡ−１とすればよい（ＭＢ，ＮＡは正の実数）。
【００７０】
例えば、第２のバイポーラトランジスタ部Ｑ２を、バイポーラトランジスタＱ１のＮ倍のエミッタ面積を有する１つのバイポーラトランジスタＱ２で構成し、第３のバイポーラトランジスタ部Ｑ３を、バイポーラトランジスタＱ１のＭ倍のエミッタ面積を有する１つのバイポーラトランジスタＱ３で構成するようにしてもよい。
【符号の説明】
【００７１】
Ｑ１−Ｑ３  バイポーラトランジスタ、Ｒ１−Ｒ４  抵抗、ＡＭＰ  増幅器。
【図１】
2019153175.tif 000019
【図２】
2019153175.tif 000020
【図３】
2019153175.tif 000021