(57)【要約】【課題】読み出し速度を高速化しうる撮像装置及びその駆動方法を提供する。【解決手段】光電変換手段を有する画素と、画素に接続された出力線と、第１ノードと、出力線に接続された第２ノードとを有する容量と、容量が出力する信号の保持を行う保持回路と、第１ノードと保持回路との間の導通と非導通とを切り替える第１スイッチと、容量をリセットするリセット手段と、第１ノードと第１スイッチの間のノードである第３ノードと、リセット手段との間の導通と非導通とを切り替える第２スイッチとを有する。【選択図】図３
2019009672.tif 000002
【特許請求の範囲】
【請求項１】
光電変換手段を有する画素と、
前記画素に接続された出力線と、
第１ノードと、前記出力線に接続された第２ノードとを有する容量と、
前記容量が出力する信号の保持を行う保持回路と、
前記第１ノードと前記保持回路との間の導通と非導通とを切り替える第１スイッチと、
前記容量をリセットするリセット手段と、
前記第１ノードと前記第１スイッチの間のノードである第３ノードと、前記リセット手段との間の導通と非導通とを切り替える第２スイッチと
を有することを特徴とする撮像装置。
【請求項２】
前記保持回路の出力信号をＡＤ変換するＡＤ変換回路を更に有し、
前記リセット手段は、前記ＡＤ変換回路が前記出力信号をＡＤ変換している間に、前記ノードの電圧をリセットするように構成されている
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記保持回路は、前記画素から出力される信号を増幅するアンプを有し、
前記リセット手段は、前記ノードに、前記アンプの動作点電圧と同等の電圧を供給する
ことを特徴とする請求項１又は２記載の撮像装置。
【請求項４】
前記リセット手段は、前記アンプの前記動作点電圧と同等の動作点電圧をもつ回路により構成されている
ことを特徴とする請求項３記載の撮像装置。
【請求項５】
前記リセット手段は、前記アンプの前記動作点電圧と同等の閾値電圧を有するダイオードを含む回路により構成されている
ことを特徴とする請求項３記載の撮像装置。
【請求項６】
前記ＡＤ変換回路は、前記画素から出力される信号を参照信号と比較する比較器を有し、
前記リセット手段は、前記第３ノードに、前記比較器の動作点電圧と同等の電圧を供給する
ことを特徴とする請求項２記載の撮像装置。
【請求項７】
前記リセット手段は、前記比較器の前記動作点電圧と同等の動作点電圧をもつ回路により構成されている
ことを特徴とする請求項６記載の撮像装置。
【請求項８】
前記リセット手段は、前記比較器の前記動作点電圧と同等の閾値電圧を有するダイオードを含む回路により構成されている
ことを特徴とする請求項６記載の撮像装置。
【請求項９】
複数列を構成するように配された複数の前記画素を有し、
各列に、前記保持回路及び前記ＡＤ変換回路が設けられている
ことを特徴とする請求項２記載の撮像装置。
【請求項１０】
複数列を構成するように配された複数の前記画素を有し、
各列に、前記リセット手段が設けられている
ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
複数列を構成するように配された複数の前記画素を有し、
１つの前記リセット手段が前記複数列で共用されている
ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の撮像装置と、
前記撮像装置の前記画素から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【請求項１３】
移動体であって、
請求項１乃至１１のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
画素列毎にアナログデジタル（ＡＤ）変換部を備えた列並列ＡＤ変換器を搭載した撮像装置が提案されている。列並列ＡＤ変換器では、時間とともにレベルが変化する参照信号と画素信号とを比較器で比較し、比較の開始から比較器の出力が反転するまでの時間をカウントすることにより、画素信号のＡＤ変換を行っている。
【０００３】
特許文献１には、列並列ＡＤ変換器を搭載した撮像装置における読み出し速度を高速化する手法として、Ｎ行目の画素の信号に対する相関二重サンプリング処理とＮ−１行目の画素の信号に対するＡＤ変換処理とを同時に実行する方式が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０６７３５８号公報
【特許文献２】特開２０１３−０８５１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の撮像装置では、列アンプや比較器の動作点で画素信号をサンプリングしていないため、列アンプや比較器などで発生する入力オフセットをキャンセルすることができなかった。
本発明の目的は、読み出し速度を高速化しうる撮像装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、光電変換手段を有する画素と、前記画素に接続された出力線と、第１ノードと、前記出力線に接続された第２ノードとを有する容量と、前記容量が出力する信号の保持を行う保持回路と、前記第１ノードと前記保持回路との間の導通と非導通とを切り替える第１スイッチと、前記容量をリセットするリセット手段と、前記第１ノードと前記第１スイッチの間のノードである第３ノードと、前記リセット手段との間の導通と非導通とを切り替える第２スイッチとを有する撮像装置が提供される。
【発明の効果】
【０００７】
本発明によれば、ＡＤ変換器を搭載した撮像装置において、列アンプや比較器などで発生する入力オフセットの影響を抑制しつつ、読み出し速度を高速化することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態による撮像装置の概略構成を示すブロック図である。
【図２】第１実施形態による撮像装置における画素の構成例を示す回路図である。
【図３】第１実施形態による撮像装置における読み出し回路部及びＡＤ変換回路部の構成例を示す回路図である。
【図４】参考例による撮像装置における読み出し回路部及びＡＤ変換回路部の構成例を示す回路図である。
【図５】参考例による撮像装置の駆動方法を示すタイミングチャートである。
【図６】第１実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図７】第１実施形態による撮像装置におけるリセット電圧発生回路の構成例を示す回路図である。
【図８】第２実施形態による撮像装置における読み出し回路部及びＡＤ変換回路部の構成例を示す回路図である。
【図９】第２実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図１０】第３実施形態による撮像システムの概略構成を示すブロック図である。
【図１１】第４実施形態による撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【０００９】
［第１実施形態］
本発明の第１実施形態による撮像装置及びその駆動方法について、図１乃至図７を用いて説明する。
【００１０】
図１は、第１実施形態による撮像装置の概略構成を示すブロック図である。図２は、本実施形態による撮像装置における画素の構成例を示す回路図である。図３は、本実施形態による撮像装置における読み出し回路部及びＡＤ変換回路部の構成例を示す回路図である。図４は、参考例による撮像装置における読み出し回路部及びＡＤ変換回路部の構成例を示す回路図である。図５は、参考例による撮像装置の駆動方法を示すタイミングチャートである。図６は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。図７は、本実施形態による撮像装置におけるリセット電圧発生回路の構成例を示す回路図である。
【００１１】
本実施形態による撮像装置１００は、図１に示すように、画素アレイ部１０と、垂直走査回路２０と、読み出し回路部３０と、ＡＤ変換回路部４０と、ランプ信号発生回路５０と、制御回路６０と、水平走査回路７０と、出力回路８０と、を有している。これらの構成要素のうち、画素アレイ部１０、垂直走査回路２０、読み出し回路部３０、ＡＤ変換回路部４０、ランプ信号発生回路５０、水平走査回路７０は、アナログ回路により構成されている。また、制御回路６０、出力回路８０は、デジタル回路により構成されている。
【００１２】
画素アレイ部１０には、複数行及び複数列に渡ってマトリクス状に配された複数の画素１２が設けられている。図１には、画素アレイ部１０を構成する画素１２のうち、３行×４列に配列された１２個の画素１２を示しているが、画素アレイ部１０を構成する画素１２の数は、特に限定されるものではない。
【００１３】
画素アレイ部１０の各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。本明細書では、制御線１４の延在する第１の方向を、行方向と表記することがある。
【００１４】
また、画素アレイ部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、垂直出力線１６が配されている。垂直出力線１６は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。本明細書では、垂直出力線１６の延在する第２の方向を、列方向と表記することがある。
【００１５】
各行の制御線１４は、垂直走査回路２０に接続されている。垂直走査回路２０は、画素１２から画素信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、制御線１４を介して画素１２に供給する回路部である。各列の垂直出力線１６の一端は、読み出し回路部３０に接続されている。
【００１６】
読み出し回路部３０は、画素アレイ部１０の各列に対応する複数の列読み出し回路３２を有する。画素１２から読み出された画素信号は、垂直出力線１６を介して対応する列の列読み出し回路３２に入力される。列読み出し回路３２は、画素信号をサンプリングしホールドするサンプル・ホールド回路としての機能を備え、必要に応じて画素信号に対して所定の処理、例えば増幅処理等を実施する回路部である。
【００１７】
ＡＤ変換回路部４０は、列並列ＡＤ変換器であり、画素アレイ部１０の各列に対応する複数の比較器４２と複数のカウンタ４４とを有する。比較器４２は、２つの入力端子と１つの出力端子とを含む。各列の比較器４２の入力端子には、対応する列の列読み出し回路３２からの出力信号と、ランプ信号発生回路５０から供給される参照信号（ランプ信号）とが入力される。カウンタ４４は、３つの入力端子と１つの出力端子とを含む。各列のカウンタ４４の入力端子には、対応する列の比較器４２の出力端子と、制御回路６０と、水平走査回路７０とが接続されている。各列のカウンタ４４の出力端子は、水平出力線４６を介して出力回路８０に接続されている。
【００１８】
水平走査回路７０は、カウンタ４４に記憶された画素信号を出力するための制御信号を、各列のカウンタ４４に供給する回路部である。出力回路８０は、画素信号に対して相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）等の処理を行う信号処理部や、ＬＶＤＳ（Low Voltage Differential Signaling）等の外部インターフェースを含む。
【００１９】
制御回路６０は、垂直走査回路２０、読み出し回路部３０、ＡＤ変換回路部４０、ランプ信号発生回路５０、水平走査回路７０、出力回路８０の動作やそのタイミングを制御する制御信号を供給するための回路部である。これら制御信号の少なくとも一部は、撮像装置１００の外部から供給してもよい。また、制御回路６０は、読み出し回路部３０を構成するアンプ３４やＡＤ変換回路部４０を構成する比較器４２（図３等を参照）などに流れる電流を制御するバイアス回路部を含む。
【００２０】
図２は、画素アレイ部１０を構成する画素１２の一例を示す回路図である。複数の画素１２の各々は、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とを含む。
【００２１】
光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤのフォトダイオードは、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン：ＦＤ）部である。ＦＤ部は、容量成分（浮遊拡散容量）を含み、電荷の保持部としての機能を備える。図２には、この容量を、ＦＤ部に一方の端子が接続された容量素子（Ｃ１）で表している。以後の説明では、ＦＤ部を、保持部Ｃ１と表記することがある。保持部Ｃ１を構成する容量素子の他方の端子は、接地されている。
【００２２】
リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧線（Ｖｄｄ）に接続されている。なお、リセットトランジスタＭ２のドレインに供給される電圧と、増幅トランジスタＭ３のドレインに供給される電圧とは、同じであってもよいし、異なっていてもよい。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１６に接続されている。
【００２３】
図２の画素構成の場合、画素アレイ部１０に配された各行の制御線１４は、信号線ＴＸ，ＲＳＴ，ＳＥＬを含む。信号線ＴＸは、対応する行に属する画素１２の転送トランジスタＭ１のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＲＳＴは、対応する行に属する画素１２のリセットトランジスタＭ２のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＳＥＬは、対応する行に属する画素１２の選択トランジスタＭ４のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。
【００２４】
信号線ＴＸには、垂直走査回路２０から、転送トランジスタＭ１を制御するための駆動パルスである制御信号ＰＴＸが出力される。信号線ＲＳＴには、垂直走査回路２０から、リセットトランジスタＭ２を制御するための駆動パルスである制御信号ＰＲＳＴが出力される。信号線ＳＥＬには、垂直走査回路２０から、選択トランジスタＭ４を制御するための駆動パルスである制御信号ＰＳＥＬが出力される。各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路２０からハイレベルの制御信号が供給されると対応するトランジスタがオンとなる。また、垂直走査回路２０からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。
【００２５】
画素アレイ部１０の各列に配された垂直出力線１６は、列方向に並ぶ画素１２の選択トランジスタＭ４のソースにそれぞれ接続され、これら画素１２に共通の信号線をなしている。なお、画素１２の選択トランジスタＭ４は、省略してもよい。この場合、垂直出力線１６は、増幅トランジスタＭ３のソースに接続される。垂直出力線１６には、電流源１８が接続されている。電流源１８は、図示しないバイアス回路部により制御される。
【００２６】
図３は、本実施形態による撮像装置における読み出し回路部３０の回路構成をより具体的に示した図である。図３には、１つの列の列読み出し回路３２と、この列読み出し回路３２に接続される１つの画素１２及びＡＤ変換回路部４０とを示している。
【００２７】
列読み出し回路３２は、図３に示すように、アンプ３４、入力容量Ｃ０、帰還容量Ｃｆ、スイッチＳＷ１，ＳＷ２を有している。アンプ３４は、例えば差動増幅回路により構成される。入力容量Ｃ０は、スイッチＳＷ１を介してアンプ３４の入力端子に接続された第１ノードＮ１と、垂直出力線１６に接続された第２ノードＮ２とを有している。アンプ３４の入力端子と出力端子との間には、帰還容量ＣｆとスイッチＳＷ２とが並列に接続されている。アンプ３４の出力端子は、列読み出し回路３２の出力端子でもあり、比較器４２の一方の入力端子に接続されている。また、各列の列読み出し回路３２の入力容量Ｃ０の第１ノードＮ１とスイッチＳＷ１との間の接続ノード（第３ノードＮ３）には、スイッチＳＷ３を介して、リセット電圧発生回路３６が接続されている。
【００２８】
スイッチＳＷ１は、制御信号ＰＳＨにより接続状態が制御されるスイッチである。スイッチＳＷ２は、制御信号ＰＣＲにより接続状態が制御されるスイッチである。スイッチＳＷ３は、制御信号ＰＲＥＲＥＳＥＴにより接続状態が制御されるスイッチである。スイッチＳＷ１，ＳＷ２，ＳＷ３は、一例では、対応する制御信号がハイレベルのときにオン（導通状態）となり、対応する制御信号がローレベルのときにオフ（非導通状態）となる。制御信号ＰＳＨ，ＰＣＲ，ＰＲＥＲＥＳＥＴは、例えば制御回路６０から供給される。
【００２９】
ＡＤ変換回路部４０は、比較器４２とカウンタ４４とを各列に有する。比較器４２は、例えば差動増幅回路により構成される。比較器４２の入力端子には、列読み出し回路３２の出力信号と、ランプ信号発生回路５０から出力されるランプ信号ＶＲＡＭＰとが入力される。ランプ信号ＶＲＡＭＰは、時間の経過とともにレベルが所定値から徐々に増加し或いは低下する信号である。カウンタ４４の入力端子には、比較器４２から出力されるラッチパルス信号と、制御回路６０から出力されるクロック信号ＣＬＫとが入力される。
【００３０】
光電変換部ＰＤは、入射光をその光量に応じた量の電荷（ここでは電子）に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、光電変換部ＰＤが保持する電荷を保持部Ｃ１に転送する転送部である。保持部Ｃ１は、光電変換部ＰＤから転送された電荷を保持するとともに、増幅部の入力ノード（増幅トランジスタＭ３のゲート）でもあるＦＤ部の電圧を、保持部Ｃ１の容量と転送された電荷の量とに応じた電圧に設定する。リセットトランジスタＭ２はＦＤ部を、電源電圧線Ｖｄｄの電圧に応じた所定の電圧にリセットするリセット部である。選択トランジスタＭ４は、垂直出力線１６に信号を出力する画素１２を選択する。増幅トランジスタＭ３は、ドレインに電源電圧が供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、ＦＤ部の電圧に基づく増幅信号を、選択トランジスタＭ４を介して垂直出力線１６に出力する。
【００３１】
画素１２の転送トランジスタＭ１、リセットトランジスタＭ２及び選択トランジスタＭ４は、前述のように、垂直走査回路２０から制御信号線ＴＸ，ＲＳＴ，ＳＥＬを介して供給される制御信号ＰＴＸ，ＰＲＳＴ，ＰＳＥＬにより、行単位で制御される。制御信号ＰＳＥＬにより選択された行に属する画素１２の画素信号は、それぞれの画素１２の対応する垂直出力線１６に、同時に出力される。
【００３２】
垂直出力線１６に出力された画素信号は、読み出し回路部３０に入力され、各列の列読み出し回路３２において所定の処理、例えば増幅処理等が行われた後、ＡＤ変換回路部４０へと出力される。
【００３３】
ＡＤ変換回路部４０に入力された画素信号は、比較器４２において、ランプ信号発生回路５０から出力されるランプ信号と比較される。比較器４２は、画素信号の信号レベルとランプ信号の信号レベルとの大小関係が反転したときに、カウンタ４４にラッチパルス信号を出力する。カウンタ４４は、制御回路６０が生成するクロック信号のクロック数をカウントし、比較器４２からラッチパルス信号が出力されたタイミングにおけるカウント値を、画素信号のデジタル値として記憶する。
【００３４】
水平走査回路７０は、ＡＤ変換回路部４０のカウンタ４４に、列ごとに順次、制御信号を出力する。水平走査回路７０から制御信号を受信したカウンタ４４は、ＡＤ変換した画素信号を、水平出力線４６を介して出力回路８０へと出力する。
【００３５】
出力回路８０は、ＡＤ変換回路部４０から入力された画素信号に対してデジタルＣＤＳ等の所定の信号処理を行った後、外部インターフェースを介して信号処理後の画素信号を外部へと出力する。
【００３６】
ここで、本実施形態による撮像装置及びその駆動方法について具体的に説明する前に、参考例による撮像装置及びその駆動方法について、図４及び図５を用いて説明する。
参考例による撮像装置は、図４に示すように、列読み出し回路３２の入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮをリセットする手段（スイッチＳＷ３及びリセット電圧発生回路３６）を備えていない点で、図３に示す本実施形態による撮像装置とは異なっている。
【００３７】
各列の画素１２から出力された画素信号は、対応する列の垂直出力線１６を介して、対応する列の列読み出し回路３２に入力される。列読み出し回路３２に入力された画素信号は、列読み出し回路３２でサンプル・ホールドされ、所定のゲインで増幅された後に、ＡＤ変換回路部４０に入力される。ＡＤ変換回路部４０に入力された画素信号は、対応する列の比較器４２においてランプ信号ＶＲＡＭＰと比較される。対応する列のカウンタ４４では、ＡＤ変換の開始から比較器４２の出力が反転するまでの時間を、クロック信号ＣＬＫを用いてカウントする。比較器４２の出力が反転したときのカウント値が、画素信号をＡＤ変換したデジタル信号に対応する。
【００３８】
画素１２及び列読み出し回路３２の動作について、図５のタイミングチャートを用いてより詳細に説明する。図５には、制御信号ＰＲＳＴ，ＰＴＸ，ＰＳＨ，ＰＣＲ、垂直出力線１６の電圧ＶＬ、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮを示している。図５において、制御信号ＰＲＳＴ，ＰＴＸは選択された画素行における制御信号を示すものとし、制御信号ＰＳＥＬの図示は省略する。
【００３９】
時刻ｔ０の直前において、制御信号ＰＳＨ，ＰＣＲはハイレベルである。したがって、スイッチＳＷ１，ＳＷ２はオンになっており、列読み出し回路３２はリセット状態である。また、制御信号ＰＲＳＴはハイレベルであり、画素１２のＦＤ部はリセット状態である。
【００４０】
まず、時刻ｔ０において、制御回路６０は、制御信号ＰＳＨ，ＰＣＲをハイレベルからローレベルへと制御し、スイッチＳＷ１，ＳＷ２をオフにする。これにより、列読み出し回路３２のリセット状態が解除されるとともに、アンプ３４の動作点電圧が入力容量Ｃ０により保持される。アンプ３４が、反転入力端子に画素信号が供給され、非反転入力端子に基準電圧が供給されるように構成された差動増幅回路の場合、アンプ３４の動作点電圧は当該基準電圧となる。
【００４１】
次いで、時刻ｔ１において、垂直走査回路２０は、制御信号ＰＲＳＴをハイレベルからローレベルへと制御してリセットトランジスタＭ２をオフにし、画素１２のＦＤ部のリセットを解除する。このとき、垂直出力線１６には、ＦＤ部がリセット状態のときの画素信号である暗信号が出力されている。垂直出力線１６の電圧ＶＬは、リセットトランジスタＭ２のスイッチングに伴うチャージインジェクションにより、わずかに低下する。
【００４２】
次いで、垂直出力線１６の電圧ＶＬが整定した後の時刻ｔ２から時刻ｔ３の期間において、制御回路６０は、制御信号ＰＳＨをハイレベルに制御し、スイッチＳＷ１をオンにする。これにより、画素１２から垂直出力線１６へと出力された暗信号を入力容量Ｃ０にサンプリングし、アンプ３４により増幅する。垂直出力線１６の電圧ＶＬ及び入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮは、スイッチＳＷ１のスイッチングに伴うチャージインジェクションにより、わずかに低下する。
【００４３】
続く時刻ｔ３から時刻ｔ６までの期間は、後段のＡＤ変換回路部４０における暗信号のＡＤ変換期間である（図５中、「暗信号変換」）。この間、制御回路６０は、制御信号ＰＳＨをローレベルに制御してスイッチＳＷ１をオフ状態のまま維持する。入力容量Ｃ０から切り離されたアンプ３４は、入力容量Ｃ０でサンプリングした画素信号に応じた出力信号を保持する保持回路として機能し、アンプ３４の出力電圧がホールドされる。
【００４４】
次いで、時刻ｔ４から時刻ｔ５の期間において、垂直走査回路２０は、制御信号ＰＴＸをハイレベルに制御して転送トランジスタＭ１をオンにし、光電変換部ＰＤに蓄積されていた信号電荷をＦＤ部へと転送する。これにより、保持部Ｃ１が信号電荷を保持しているときの画素信号である明信号が画素１２から垂直出力線１６へと出力され、垂直出力線１６の電圧ＶＬはＦＤ部に転送された信号電荷の量に応じたレベルとなる。
【００４５】
次いで、暗信号のＡＤ変換が終了し、且つ、垂直出力線１６の電圧ＶＬが整定した後の時刻ｔ６から時刻ｔ７の期間において、制御回路６０は、制御信号ＰＳＨをハイレベルに制御し、スイッチＳＷ１をオンにする。これにより、画素１２から垂直出力線１６へと出力された明信号を入力容量Ｃ０にサンプリングし、アンプ３４により増幅する。スイッチＳＷ１がオンになることにより、入力容量Ｃ０の第１ノードＮ１とアンプ３４の入力端子とが接続されるため、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮは、アンプ３４の動作点電圧まで上昇する。
【００４６】
次いで、時刻ｔ８において、垂直走査回路２０は、制御信号ＰＲＳＴをハイレベルに制御してリセットトランジスタＭ２をオンにし、次の行の画素１２の読み出しのためのＦＤ部のリセット動作を開始する。画素１２のリセット動作によってＦＤ部の電圧が上昇するのに伴い、垂直出力線１６の電圧ＶＬ及び入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮが上昇する。
【００４７】
時刻ｔ７から時刻ｔ１０までの期間は、後段のＡＤ変換回路部４０における明信号のＡＤ変換期間である（図５中、「明信号変換」）。この間、制御回路６０は、制御信号ＰＳＨをローレベルに制御してスイッチＳＷ１をオフ状態のまま維持する。入力容量Ｃ０から切り離されたアンプ３４は、入力容量Ｃ０でサンプリングした画素信号に応じた出力信号を保持する保持回路として機能し、アンプ３４の出力電圧がホールドされる。
【００４８】
次いで、明信号のＡＤ変換が終了した後の時刻ｔ１０において、制御回路６０は、制御信号ＰＳＨ，ＰＣＲをハイレベルに制御し、スイッチＳＷ１，ＳＷ２をオンにする。これにより、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮがアンプ３４の動作点電圧と等しくなるようにフィードバック動作をする。
【００４９】
続く時刻ｔ１１以降は、１行前の画素１２の読み出し動作である時刻ｔ０以降と同様の動作を繰り返し実行する。時刻ｔ１０から時刻ｔ１２までの期間が、列読み出し回路３２のリセット動作を行うリセット期間（図５中、「リセット期間」）である。
【００５０】
ここで、図５に示す参考例による撮像装置の駆動方法では、明信号のＡＤ変換の間、アンプ３４の出力電圧をホールドするために、列読み出し回路３２のリセットを、明信号のＡＤ変換が終了する時刻ｔ１０以降に行う必要がある。このため、リセット期間が１水平期間に占める割合が大きく、読み出し速度を低下する要因の一つとなっていた。
【００５１】
このような観点から、本実施形態による撮像装置では、読み出し回路部３０に、列読み出し回路３２の入力容量Ｃ０の第１ノードＮ１とスイッチＳＷ１との間の接続ノード（第３ノードＮ３）にスイッチＳＷ３を介して接続されたリセット電圧発生回路３６を設けている。このように構成することで、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮを、スイッチＳＷ３をオンにする任意のタイミングで所定の電圧にリセットすることが可能となり、読み出し速度を向上することができる。
【００５２】
本実施形態の撮像装置により奏される効果について、図６のタイミングチャートを用いて詳細に説明する。図６には、制御信号ＰＲＳＴ，ＰＴＸ，ＰＳＨ，ＰＣＲ，ＰＲＥＲＥＳＥＴ、垂直出力線１６の電圧ＶＬ、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮを示している。図６において、制御信号ＰＲＳＴ，ＰＴＸは選択された画素行における制御信号を示すものとし、制御信号ＰＳＥＬの図示は省略する。
【００５３】
本実施形態による撮像装置の駆動方法は、図６に示すように、時刻ｔ８から時刻ｔ１１までの動作が異なるほかは、図５に示す参考例による撮像装置の駆動方法と同様である。ここでは、参考例による撮像装置の駆動方法と異なる点を中心に、本実施形態による撮像装置の駆動方法を説明する。
【００５４】
まず、時刻ｔ０から時刻ｔ６の期間において、参考例による撮像装置の駆動方法と同様にして、画素１２のＦＤ部のリセット、暗信号の読み出し、暗信号変換等を実行する。
【００５５】
次いで、暗信号のＡＤ変換が終了し、且つ、垂直出力線１６の電圧ＶＬが整定した後の時刻ｔ６から時刻ｔ７の期間において、制御回路６０は、制御信号ＰＳＨをハイレベルに制御し、スイッチＳＷ１をオンにする。これにより、画素１２から垂直出力線１６へと出力された明信号を入力容量Ｃ０にサンプリングし、アンプ３４により増幅する。スイッチＳＷ１がオンになることにより、入力容量Ｃ０の第１ノードＮ１とアンプ３４の入力端子とが接続されるため、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮは、アンプ３４の動作点電圧まで上昇する。
【００５６】
次いで、時刻ｔ８において、垂直走査回路２０は、制御信号ＰＲＳＴをハイレベルに制御してリセットトランジスタＭ２をオンにし、次の行の画素１２の読み出しのためのＦＤ部のリセット動作を開始する。画素１２のリセット動作によってＦＤ部の電位が上昇するのに伴い、垂直出力線１６の電圧ＶＬ及び入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮが上昇する。
【００５７】
時刻ｔ７から時刻ｔ１０までの期間は、後段のＡＤ変換回路部４０における明信号のＡＤ変換期間である（図６中、「明信号変換」）。この間、制御回路６０は、制御信号ＰＳＨをローレベルに制御してスイッチＳＷ１をオフ状態のまま維持する。入力容量Ｃ０から切り離されたアンプ３４は、入力容量Ｃ０でサンプリングした画素信号に応じた出力信号を保持する保持回路として機能し、アンプ３４の出力電圧がホールドされる。
【００５８】
次いで、明信号のＡＤ変換期間の途中である時刻ｔ９において、制御回路６０は、制御信号ＰＲＥＲＥＳＥＴをハイレベルに制御してスイッチＳＷ３をオンにし、リセット電圧発生回路３６を入力容量Ｃ０の第１ノードＮ１に接続する。これにより、入力容量Ｃ０の第１ノードＮ１に、リセット電圧発生回路３６から供給される電圧ＶＣＲＳＴを印加する。リセット電圧発生回路３６から供給される電圧ＶＣＲＳＴをアンプ３４の動作点電圧に設定することで、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮをアンプ３４の動作点電圧にリセットすることができる。電圧ＶＣＲＳＴは、必ずしもアンプ３４の動作点電圧と同じである必要はないが、時刻ｔ１０から時刻ｔ１１の期間に実行するリセット期間を省略し或いは短縮する観点から、アンプ３４の動作点電圧と同等の電圧であることが望ましい。
【００５９】
時刻ｔ９のタイミングを適宜設定することで、明信号のＡＤ変換期間が終了する前に、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮをアンプ３４の動作点電圧に整定させることができる。制御信号ＰＲＥＲＥＳＥＴをハイレベルに制御する時刻ｔ９のタイミングは、時刻ｔ８において制御信号ＰＲＳＴをハイレベルに制御するタイミング以降であればよく、時刻ｔ８と同じであってもよい。
【００６０】
次いで、明信号のＡＤ変換が終了した後の時刻ｔ１０において、制御回路６０は、制御信号ＰＳＨ，ＰＣＲをハイレベルに制御し、スイッチＳＷ１，ＳＷ２をオンにする。これにより、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮがアンプ３４の動作点電圧と等しくなるようにフィードバック動作をする。
【００６１】
本実施形態による撮像装置の駆動方法では、明信号のＡＤ変換期間中にリセット電圧発生回路３６を用いて入力容量Ｃ０のリセットを行っているため、明信号のＡＤ変換期間後に実行するリセット期間（時刻ｔ１０から時刻ｔ１１）を短縮することができる。電圧ＶＣＲＳＴと比較器４２の動作点電圧との差が小さい場合には、明信号のＡＤ変換期間後に実行するリセット期間（時刻ｔ１０から時刻ｔ１１）は、必ずしも実行する必要はない。
時刻ｔ１１以降は、参考例による撮像装置の駆動方法と同様である。
【００６２】
このように、本実施形態による撮像装置及びその駆動方法によれば、明信号のＡＤ変換期間後に実行する列読み出し回路３２のリセット期間を短縮し或いは省略することができる。したがって、１水平期間を短縮することができ、読み出し速度を向上することができる。
【００６３】
リセット電圧発生回路３６は、特に限定されるものではないが、例えば図７に示す回路により構成することができる。
図７（ａ）に示すリセット電圧発生回路３６は、レプリカ回路９０を含む。レプリカ回路９０は、列読み出し回路３２を構成するアンプ３４と、プロセス、温度及び電圧に対して同じような動作点をもつ回路からなり、入力端子と出力端子とが接続されたボルテージフォロワを構成している。レプリカ回路９０の出力端子は、リセット電圧発生回路３６の出力端子でもある。電圧ＶＣＲＳＴは、リセット電圧発生回路３６の出力電圧であり、スイッチＳＷ３に接続されるノードの電圧となる。アンプ３４と同じ特性を有するレプリカ回路９０でボルテージフォロワを構成することで、アンプ３４の動作点電圧と同等の電圧ＶＣＲＳＴを生成することができる。
【００６４】
また、１つのリセット電圧発生回路３６が、複数列で共用されており、複数の列読み出し回路３２に対して共通の電圧ＶＣＲＳＴを供給するようにしてもよい。撮像装置のチップごとの製造ばらつきにより、アンプ３４の動作点がチップごとにばらつく。リセット電圧発生回路３６もまた、アンプ３４と同じく、チップごとの製造ばらつきの影響を受ける。このため、リセット電圧発生回路３６の電圧ＶＣＲＳＴのばらつきと、アンプ３４の動作点のばらつきとが相殺されることとなる。よって、アンプ３４のチップごとの動作点ばらつきを低減することができる。
【００６５】
さらに、リセット電圧発生回路３６が、複数の列読み出し回路３２のそれぞれに設けられていてもよい。列読み出し回路３２の列ごとの製造ばらつきにより、アンプ３４の動作点が列ごとにばらつく。リセット電圧発生回路３６もまた、アンプ３４と同じく、列ごとの製造ばらつきの影響を受ける。このため、リセット電圧発生回路３６の電圧ＶＣＲＳＴのばらつきと、アンプ３４の動作点のばらつきとが相殺されることとなる。よって、アンプ３４の列ごとの動作点ばらつきを低減することができる。
【００６６】
図７（ｂ）に示すリセット電圧発生回路３６は、電流源９２とダイオード９４とが直列に接続された直列接続体を含む。電流源９２とダイオード９４との接続ノードがリセット電圧発生回路３６の出力端子であり、このノードから出力電圧である電圧ＶＣＲＳＴが出力される。アンプ３４の動作点電圧に近い閾値電圧をもつダイオード９４を用いることで、アンプ３４の動作点電圧と同等の電圧ＶＣＲＳＴを生成することができる。
リセット電圧発生回路３６は、任意の電圧を生成する回路であればよいので、図７に示す方式のほか、電源に直接接続する方式、レギュレータから生成する方式、抵抗分割で生成する方式等であってもよい。
【００６７】
このように、本実施形態によれば、ＡＤ変換器を搭載した撮像装置において、列アンプや比較器などで発生する入力オフセットの影響を抑制しつつ読み出し速度を高速化することができる。これにより、素子面積の増加やＡＤ変換器のビット数を削減することなく、所望の読み出し速度を実現することが可能となる。
【００６８】
［第２実施形態］
本発明の第２実施形態による撮像装置及びその駆動方法について、図８及び図９を用いて説明する。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図８は、本実施形態による撮像装置の読み出し回路部及びＡＤ変換回路部の構成例を示す回路図である。図９は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【００６９】
はじめに、本実施形態による撮像装置の構造について、図８を用いて説明する。本実施形態による撮像装置は、図８に示すように、列読み出し回路３２及びＡＤ変換回路部４０の構成が、第１実施形態による撮像装置とは異なっている。
【００７０】
すなわち、本実施形態による撮像装置の列読み出し回路３２は、図８に示すように、入力容量Ｃ０、サンプル・ホールド容量ＣＳＨ、スイッチＳＷ１を含み、アンプを用いないサンプル・ホールド回路を構成している。入力容量Ｃ０は、スイッチＳＷ１を介してＡＤ変換回路部４０の比較器４２の入力端子に接続された第１ノードＮ１と、垂直出力線１６に接続された第２ノードＮ２とを有している。スイッチＳＷ１とＡＤ変換回路部４０の比較器４２の入力端子との間の接続ノードには、サンプル・ホールド容量ＣＳＨの一方のノードが接続されている。サンプル・ホールド容量ＣＳＨの他方のノードは、接地されている。リセット電圧発生回路３６は、第１実施形態の場合と同様、スイッチＳＷ３を介して、入力容量Ｃ０の第１ノードＮ１とスイッチＳＷ１との間の接続ノード（第３ノードＮ３）に接続されている。
【００７１】
ＡＤ変換回路部４０は、比較器４２とカウンタ４４とを各列に有する。比較器４２の入力端子には、列読み出し回路３２の出力信号と、ランプ信号発生回路５０から供給されるランプ信号ＶＲＡＭＰとが入力される。列読み出し回路３２の出力信号が入力される比較器４２の入力端子と、比較器４２の出力端子との間には、スイッチＳＷ４が接続されている。スイッチＳＷ４は、制御信号ＰＦＢにより制御されるスイッチである。スイッチＳＷ４は、一例では、制御信号ＰＦＢがハイレベルのときにオン（導通状態）となり、制御信号ＰＦＢがローレベルのときにオフ（非導通状態）となる。制御信号ＰＦＢは、例えば制御回路６０から供給される。カウンタ４４の入力端子には、比較器４２から出力されるラッチパルス信号と、制御回路６０から出力されるクロック信号ＣＬＫとが入力される。
【００７２】
次に、本実施形態による撮像装置の駆動方法について、図９を用いて説明する。図９には、制御信号ＰＲＳＴ，ＰＴＸ，ＰＳＨ，ＰＦＢ，ＰＲＥＲＥＳＥＴ、垂直出力線１６の電圧ＶＬ、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮを示している。図９において、制御信号ＰＲＳＴ，ＰＴＸは選択された画素行における制御信号を示すものとし、制御信号ＰＳＥＬの図示は省略する。
【００７３】
時刻ｔ０の直前において、制御信号ＰＳＨ，ＰＦＢはハイレベルである。したがって、スイッチＳＷ１，ＳＷ４はオンになっており、列読み出し回路３２はリセット状態である。また、制御信号ＰＲＳＴはハイレベルであり、画素１２のＦＤノードはリセット状態である。
【００７４】
まず、時刻ｔ０において、制御回路６０は、制御信号ＰＳＨ，ＰＦＢをハイレベルからローレベルへと制御し、スイッチＳＷ１，ＳＷ４をオフにする。これにより、列読み出し回路３２のリセット状態が解除されるとともに、比較器４２の動作点電圧が入力容量Ｃ０により保持される。
【００７５】
次いで、時刻ｔ１において、垂直走査回路２０は、制御信号ＰＲＳＴをハイレベルからローレベルへと制御してリセットトランジスタＭ２をオフにし、画素１２のＦＤ部のリセットを解除する。このとき、垂直出力線１６には、ＦＤ部がリセット状態のときの画素信号である暗信号が出力されている。
【００７６】
次いで、垂直出力線１６の電圧ＶＬが整定した後の時刻ｔ２から時刻ｔ３の期間において、制御回路６０は、制御信号ＰＳＨをハイレベルに制御し、スイッチＳＷ１をオンにする。これにより、画素１２から垂直出力線１６へと出力された暗信号を入力容量Ｃ０にサンプリングする。
【００７７】
続く時刻ｔ３から時刻ｔ６までの期間は、後段のＡＤ変換回路部４０における暗信号のＡＤ変換期間である（図９中、「暗信号変換」）。この間、制御回路６０は、制御信号ＰＳＨをローレベルに制御してスイッチＳＷ１をオフ状態のまま維持する。入力容量Ｃ０から切り離されたサンプル・ホールド容量ＣＳＨは、入力容量Ｃ０でサンプリングした画素信号に応じた出力信号を保持する保持回路として機能し、列読み出し回路３２の出力電圧がホールドされる。
【００７８】
次いで、時刻ｔ４から時刻ｔ５の期間において、垂直走査回路２０は、制御信号ＰＴＸをハイレベルに制御して転送トランジスタＭ１をオンにし、光電変換部ＰＤに蓄積されていた信号電荷をＦＤ部へと転送する。これにより、保持部Ｃ１が信号電荷を保持しているときの画素信号である明信号が画素１２から垂直出力線１６へと出力され、垂直出力線１６の電圧ＶＬはＦＤ部に転送された信号電荷の量に応じたレベルとなる。
【００７９】
次いで、暗信号のＡＤ変換が終了し、且つ、垂直出力線１６の電圧ＶＬが整定した後の時刻ｔ６から時刻ｔ７の期間において、制御回路６０は、制御信号ＰＳＨをハイレベルに制御し、スイッチＳＷ１をオンにする。これにより、画素１２から垂直出力線１６へと出力された明信号を入力容量Ｃ０にサンプリングする。
【００８０】
次いで、時刻ｔ８において、垂直走査回路２０は、制御信号ＰＲＳＴをハイレベルに制御してリセットトランジスタＭ２をオンにし、次の行の画素１２の読み出しのためのＦＤ部のリセット動作を開始する。画素１２のリセット動作によってＦＤ部の電位が上昇するのに伴い、垂直出力線１６の電圧ＶＬ及び入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮが上昇する。
【００８１】
時刻ｔ７から時刻ｔ１０までの期間は、後段のＡＤ変換回路部４０における明信号のＡＤ変換期間である（図９中、「明信号変換」）。この間、制御回路６０は、制御信号ＰＳＨをローレベルに制御してスイッチＳＷ１をオフ状態のまま維持する。入力容量Ｃ０から切り離されたサンプル・ホールド容量ＣＳＨは、入力容量Ｃ０でサンプリングした画素信号に応じた出力信号を保持する保持回路として機能し、列読み出し回路３２の出力電圧がホールドされる。
【００８２】
次いで、明信号のＡＤ変換期間の途中である時刻ｔ９において、制御回路６０は、制御信号ＰＲＥＲＥＳＥＴをハイレベルに制御してスイッチＳＷ３をオンにし、リセット電圧発生回路３６を入力容量Ｃ０の第１ノードＮ１に接続する。これにより、入力容量Ｃ０の第１ノードＮ１にリセット電圧発生回路３６から供給される電圧ＶＣＲＳＴを印加し、第１ノードＮ１の電圧をリセットする。リセット電圧発生回路３６から供給される電圧ＶＣＲＳＴを比較器４２の動作点電圧に設定することで、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮを比較器４２の動作点電圧にリセットすることができる。電圧ＶＣＲＳＴは、必ずしも比較器４２の動作点電圧と同じである必要はないが、時刻ｔ１０から時刻ｔ１１の期間に実行するリセット期間を省略し或いは短縮する観点から、比較器４２の動作点電圧に近い電圧であることが望ましい。
【００８３】
時刻ｔ９のタイミングを適宜設定することで、明信号のＡＤ変換期間が終了する前に、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮを比較器４２の動作点電圧に整定させることができる。制御信号ＰＲＥＲＥＳＥＴをハイレベルに制御する時刻ｔ９のタイミングは、時刻ｔ８において制御信号ＰＲＳＴをハイレベルに制御するタイミング以降であればよく、時刻ｔ８と同じであってもよい。
【００８４】
次いで、明信号のＡＤ変換が終了した後の時刻ｔ１０において、制御回路６０は、制御信号ＰＳＨ，ＰＦＢをハイレベルに制御し、スイッチＳＷ１，ＳＷ４をオンにする。これにより、入力容量Ｃ０の第１ノードＮ１の電圧ＶＣＩＮが比較器４２の動作点電圧と等しくなるようにフィードバック動作をする。
【００８５】
続く時刻ｔ１１以降は、１行前の画素１２の読み出し動作である時刻ｔ０以降の動作を繰り返し実行する。時刻ｔ１０から時刻ｔ１２までの期間が、列読み出し回路３２のリセット動作を行うリセット期間（図９中、「リセット期間」）である。
【００８６】
本実施形態による撮像装置の駆動方法では、明信号のＡＤ変換期間中にリセット電圧発生回路３６を用いて入力容量Ｃ０のリセットを行っているため、明信号のＡＤ変換期間後に実行するリセット期間（時刻ｔ１０から時刻ｔ１１）を短縮することができる。電圧ＶＣＲＳＴと比較器４２の動作点電圧との差が小さい場合には、明信号のＡＤ変換期間後に実行するリセット期間（時刻ｔ１０から時刻ｔ１１）は、必ずしも実行する必要はない。
【００８７】
リセット電圧発生回路３６は、第１実施形態の場合と同様、例えば図７に示す回路により構成することができる。図７（ａ）に示す回路でリセット電圧発生回路３６を構成する場合、レプリカ回路９０を、比較器４２と、プロセス、温度及び電圧に対して同じような動作点をもつ回路により構成する。図７（ｂ）に示す回路でリセット電圧発生回路３６を構成する場合、ダイオード９４として、比較器４２の動作点電圧に近い閾値電圧をもつダイオードを用いる。
【００８８】
このように、本実施形態によれば、ＡＤ変換器を搭載した撮像装置において、列アンプや比較器などで発生する入力オフセットの影響を抑制しつつ読み出し速度を高速化することができる。これにより、素子面積の増加やＡＤ変換器のビット数を削減することなく、所望の読み出し速度を実現することが可能となる。
【００８９】
［第３実施形態］
本発明の第３実施形態による撮像システムについて、図１０を用いて説明する。第１及び第２実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１０は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００９０】
本実施形態の撮像システム２００は、上記第１及び第２実施形態のいずれかの構成を適用した撮像装置１００を含む。撮像システム２００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１０に、上述の各実施形態のいずれかの撮像装置１００を適用したデジタルスチルカメラの構成例を示す。
【００９１】
図１０に例示した撮像システム２００は、撮像装置１００、被写体の光学像を撮像装置１００の撮像面上に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置１００に光を集光する光学系である。
【００９２】
撮像システム２００は、また、撮像装置１００から出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。例えば、信号処理部２０８は、入力信号に対して、ＲＧＢの画素出力信号をＹ，Ｃｂ，Ｃｒ色空間へ変換する変換処理や、ガンマ補正などの所定の画像処理を施す。
【００９３】
撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【００９４】
更に撮像システム２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置１００と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は、少なくとも撮像装置１００と、撮像装置１００から出力された出力信号を処理する信号処理部２０８とを有すればよい。全体制御・演算部２１８及びタイミング発生部２２０は、撮像装置１００の制御機能の一部又は全部を実施するように構成してもよい。
【００９５】
撮像装置１００は、画像用信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置１００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部２０８は、画像用信号を用いて、画像を生成する。信号処理部２０８で生成された画像は、例えば記録媒体２１４に記録される。また、信号処理部２０８で生成された画像は、液晶ディスプレイなどからなるモニターに動画或いは静止画として映し出される。記録媒体２１４に記憶された画像は、プリンタなどによってハードコピーすることができる。
上述した各実施形態の撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
【００９６】
［第４実施形態］
本発明の第４実施形態による撮像システム及び移動体について、図１１を用いて説明する。図１１は、本実施形態による撮像システム及び移動体の構成を示す図である。
【００９７】
図１１（ａ）は、車載カメラに関する撮像システム３００の一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上述の各実施形態に記載の撮像装置１００のいずれかである。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像装置３１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【００９８】
撮像システム３００は、車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。すなわち、制御ＥＣＵ３３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００９９】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１１（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システム３００を示した。車両情報取得装置３２０は、撮像システム３００を動作させ撮像を実行させるように指示を送る。上述の各実施形態の撮像装置１００を撮像装置３１０として用いることにより、本実施形態の撮像システム３００は、測距の精度をより向上させることができる。
【０１００】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１０１】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【０１０２】
また、上記実施形態では、信号電荷として電子を生成する光電変換部ＰＤを用いた撮像装置を例にして説明したが、信号電荷として正孔を生成する光電変換部ＰＤを用いた撮像装置についても同様に適用可能である。この場合、上記実施形態に記載した各トランジスタの導電型は、逆導電型となる。なお、上記実施形態に記載したトランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることもあり、上述のソース及びドレインの全部又は一部が逆の名称で呼ばれることもある。
また、上記実施形態で示した画素１２、読み出し回路部３０、ＡＤ変換回路部４０の回路構成は一例であり、適宜変更が可能である。
また、第３及び第４実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システム例を示したものであり、本発明の撮像装置を適用可能な撮像システムは図１０及び図１１に示した構成に限定されるものではない。
【０１０３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１０４】
Ｃ０…入力容量
Ｃｆ…帰還容量
ＣＳＨ…サンプル・ホールド容量
ＳＷ１，ＳＷ２，ＳＷ３…スイッチ
１２…画素
３０…読み出し回路部
３２…列読み出し回路
３４…アンプ
３６…リセット電圧発生回路
４０…ＡＤ変換回路部
４２…比較器
４４…カウンタ
【図１】
2019009672.tif 000003
【図２】
2019009672.tif 000004
【図３】
2019009672.tif 000005
【図４】
2019009672.tif 000006
【図５】
2019009672.tif 000007
【図６】
2019009672.tif 000008
【図７】
2019009672.tif 000009
【図８】
2019009672.tif 000010
【図９】
2019009672.tif 000011
【図１０】
2019009672.tif 000012
【図１１】
2019009672.tif 000013