(57)【要約】【課題】インダクタ電流のリプル電流の幅を狭くできること。【解決手段】インピーダンスソースインバータ制御装置は、インバータに電力を供給する電力供給回路が有するインピーダンスによって蓄積される電力を利用してインバータが備えるスイッチング素子の上アームと下アームとを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、インバータの出力電圧を電力供給回路に供給される入力電圧よりも高くすることが可能であって、インバータが出力する疑似正弦波を出力するための制御サイクルの長さに対する前記短絡動作の区間の長さの比と、上アームと下アームとの間の電圧のうち短絡動作によって得られる平均直流電圧に対する出力電圧に対応する電圧指令値ベクトルの大きさの比とに基づいて算出される、前記制御サイクルの長さに対して短絡動作の区間を複数区間に分割する分割比に基づいてスイッチング素子を駆動制御する駆動制御部を備える。【選択図】図５
2019149913.tif 000002
【特許請求の範囲】
【請求項１】
インバータに電力を供給する電力供給回路が有するインピーダンスによって蓄積される電力を利用して、前記インバータが備えるスイッチング素子の上アームと下アームとを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、前記インバータの出力電圧を前記電力供給回路に供給される入力電圧よりも高くすることが可能なインピーダンスソースインバータの制御装置であって、
前記インバータが出力する疑似正弦波を出力するための制御サイクルの長さに対する前記短絡動作の区間の長さの比と、前記上アームと前記下アームとの間の電圧のうち前記短絡動作によって得られる平均直流電圧に対する、前記出力電圧に対応する電圧指令値ベクトルの大きさの比とに基づいて算出される、前記制御サイクルの長さに対して前記短絡動作の区間を複数区間に分割する分割比に基づいて、前記スイッチング素子を駆動制御する駆動制御部
を備えるインピーダンスソースインバータ制御装置。
【請求項２】
前記分割比は、前記電力供給回路に流れるインダクタ電流のリプル電流の前記インダクタ電流の平均値からの増加幅と、前記インダクタ電流の平均値からの減少幅とが、前期制御サイクルの半分の区間において等しくなる条件に基づいて算出される
請求項１に記載のインピーダンスソースインバータ制御装置。
【請求項３】
前記電力供給回路が備える前記インピーダンスのインダクタンスは、前記リプル電流の変動幅に応じている
請求項１または請求項２に記載のインピーダンスソースインバータ制御装置。
【請求項４】
請求項１から請求項３のいずれか一項に記載のインピーダンスソースインバータ制御装置を搭載したインピーダンスソースインバータ。
【請求項５】
インバータに電力を供給する電力供給回路が有するインピーダンスによって蓄積される電力を利用して、前記インバータが備えるスイッチング素子の上アームと下アームとを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、前記インバータの出力電圧を前記電力供給回路に供給される入力電圧よりも高くすることが可能なインピーダンスソースインバータの制御装置の制御方法であって、
前記インバータが出力する疑似正弦波を出力するための制御サイクルの長さに対する前記短絡動作の区間の長さの比と、前記上アームと前記下アームとの間の電圧のうち前記短絡動作によって得られる平均直流電圧に対する、前記出力電圧に対応する電圧指令値ベクトルの大きさの比とに基づいて算出される、前記制御サイクルの長さに対して前記短絡動作の区間を複数区間に分割する分割比に基づいて、前記スイッチング素子を駆動制御する駆動制御過程
を有する制御方法。
【請求項６】
インバータに電力を供給する電力供給回路が有するインピーダンスによって蓄積される電力を利用して、前記インバータが備えるスイッチング素子の上アームと下アームとを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、前記インバータの出力電圧を前記電力供給回路に供給される入力電圧よりも高くすることが可能なインピーダンスソースインバータの制御装置のコンピュータに、
前記インバータが出力する疑似正弦波を出力するための制御サイクルの長さに対する前記短絡動作の区間の長さの比と、前記上アームと前記下アームとの間の電圧のうち前記短絡動作によって得られる平均直流電圧に対する、前記出力電圧に対応する電圧指令値ベクトルの大きさの比とに基づいて算出される、前記制御サイクルの長さに対して前記短絡動作の区間を複数区間に分割する分割比に基づいて、前記スイッチング素子を駆動制御する駆動制御ステップ
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンスソースインバータ制御装置、インピーダンスソースインバータ、制御方法、及びプログラムに関する。
【背景技術】
【０００２】
直流電圧を昇圧して交流電圧に変換する昇圧機能を有するインバータが知られている。昇圧機能を有するインバータはモータ駆動やパワーコンディショナのような太陽光発電の系統連携の運転範囲の拡大に寄与し、適応するシステムの能力を高めることが期待できる。例えばモータ駆動では、高回転化に従い、印加すべき電圧を高くする必要がある。昇圧機能を有するインバータをモータ駆動に適用した場合、電源電圧以上にインバータの出力電圧を高くしモータの駆動範囲を拡張することができる。
【０００３】
昇圧機能を有するインバータとして、電圧型インバータやインピーダンスソースインバータが知られている。インピーダンスソースインバータでは、電圧型インバータにおいてＤＣ−ＤＣコンバータが従来担ってきた昇圧動作を、インバータ部分を短絡させる動作によって実現することができる。
インピーダンスソースインバータでは、インバータが交流波形の生成と昇圧動作を担うことにより、電圧型インバータに比べ半導体スイッチの個数を８個から６個に削減することができる。また、インピーダンスソースインバータでは、電圧型インバータでは禁止されていたレグの短絡が動作として取り込まれるため、ノイズによる誤動作や高周波の出力時にデッドタイムによる歪みが生じない利点が回路方式自体により得られる。
インピーダンスソースインバータを備え、出力電流の高周波成分を抑制する電力変換回路が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１１９１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
インピーダンスソースインバータの駆動方法として、空間ベクトル変調方式が知られている。特許文献１に記載されるような従来の電力変換回路では、この空間ベクトル変調方式において、制御サイクルに短絡区間を挿入するパターンとしては、短絡区間を均等に分割して制御サイクルに挿入する方法が用いられていた。制御サイクルにおいて短絡区間の並び替えによるリプル電流の低減が提案されているが、いずれの提案も短絡区間を等分して制御サイクルに挿入したものであり、短絡区間の長さは最適化されていなかった。
短絡区間を均等に分割して制御サイクルに挿入する方法では、インダクタ電流に所定の値以上のリプル電流が発生しまう。インダクタ電流のリプル電流の幅に応じてインダクタの体積は大きくなる。そのため、インダクタ電流のリプル電流の幅は、インダクタの小型化において制限を与えていた。特にインダクタ電流のリプル電流の幅が最大となるインダクタ電流の値がインダクタの体積を小さくする上で制限を与えていた。
【０００６】
本発明は上記の点に鑑みてなされたものであり、インダクタ電流のリプル電流の幅を狭くできるインピーダンスソースインバータ制御装置、インピーダンスソースインバータ、制御方法、及びプログラムを提供する。
【課題を解決するための手段】
【０００７】
本発明は上記の課題を解決するためになされたものであり、本発明の一態様は、インバータに電力を供給する電力供給回路が有するインピーダンスによって蓄積される電力を利用して、前記インバータが備えるスイッチング素子の上アームと下アームとを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、前記インバータの出力電圧を前記電力供給回路に供給される入力電圧よりも高くすることが可能なインピーダンスソースインバータの制御装置であって、前記インバータが出力する疑似正弦波を出力するための制御サイクルの長さに対する前記短絡動作の区間の長さの比と、前記上アームと前記下アームとの間の電圧のうち前記短絡動作によって得られる平均直流電圧に対する、前記出力電圧に対応する電圧指令値ベクトルの大きさの比とに基づいて算出される、前記制御サイクルの長さに対して前記短絡動作の区間を複数区間に分割する分割比に基づいて、前記スイッチング素子を駆動制御する駆動制御部を備えるインピーダンスソースインバータ制御装置である。
【０００８】
また、本発明の一態様は、上記のインピーダンスソースインバータ制御装置において、前記分割比は、前記電力供給回路に流れるインダクタ電流のリプル電流の前記インダクタ電流の平均値からの増加幅と、前記インダクタ電流の平均値からの減少幅とが、前期制御サイクルの半分の区間において等しくなる条件に基づいて算出される。
【０００９】
また、本発明の一態様は、上記のインピーダンスソースインバータ制御装置において、前記電力供給回路が備える前記インピーダンスのインダクタンスは、前記リプル電流の変動幅に応じている。
【００１０】
また、本発明の一態様は、上記のインピーダンスソースインバータ制御装置を搭載したインピーダンスソースインバータである。
【００１１】
また、本発明の一態様は、インバータに電力を供給する電力供給回路が有するインピーダンスによって蓄積される電力を利用して、前記インバータが備えるスイッチング素子の上アームと下アームとを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、前記インバータの出力電圧を前記電力供給回路に供給される入力電圧よりも高くすることが可能なインピーダンスソースインバータの制御装置の制御方法であって、前記インバータが出力する疑似正弦波を出力するための制御サイクルの長さに対する前記短絡動作の区間の長さの比と、前記上アームと前記下アームとの間の電圧のうち前記短絡動作によって得られる平均直流電圧に対する、前記出力電圧に対応する電圧指令値ベクトルの大きさの比とに基づいて算出される、前記制御サイクルの長さに対して前記短絡動作の区間を複数区間に分割する分割比に基づいて、前記スイッチング素子を駆動制御する駆動制御過程を有する制御方法である。
【００１２】
また、本発明の一態様は、インバータに電力を供給する電力供給回路が有するインピーダンスによって蓄積される電力を利用して、前記インバータが備えるスイッチング素子の上アームと下アームとを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、前記インバータの出力電圧を前記電力供給回路に供給される入力電圧よりも高くすることが可能なインピーダンスソースインバータの制御装置のコンピュータに、前記インバータが出力する疑似正弦波を出力するための制御サイクルの長さに対する前記短絡動作の区間の長さの比と、前記上アームと前記下アームとの間の電圧のうち前記短絡動作によって得られる平均直流電圧に対する、前記出力電圧に対応する電圧指令値ベクトルの大きさの比とに基づいて算出される、前記制御サイクルの長さに対して前記短絡動作の区間を複数区間に分割する分割比に基づいて、前記スイッチング素子を駆動制御する駆動制御ステップを実行させるためのプログラムである。
【発明の効果】
【００１３】
本発明によれば、インダクタ電流のリプル電流の幅を狭くできる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係るモータ装置の一例を示す図である。
【図２】本発明の第１の実施形態に係る制御サイクルに対するＤＣリンク電圧の一例を示す図である。
【図３】本発明の第１の実施形態に係るスイッチングパターンの実行時間の計算方法の一例を示す図である。
【図４】本発明の第１の実施形態に係る電圧指令値ベクトルの一例を示す図である。
【図５】本発明の第１の実施形態に係るスイッチングパターンとインダクタ電流の電流リプルとの関係の一例を示す図である。
【図６】本発明の第１の実施形態に係るインダクタ電流の電流リプルの一例を示す図である。
【図７】本発明の第１の実施形態に係る入出力波形の一例を示す図である。
【図８】本発明の第１の実施形態に係る各昇圧比及び負荷条件における効率及び損失の一例を示す図である。
【図９】本発明の第１の実施形態に係るインバータの直流抵抗とインピーダンスソースのインダクタの体積との関係の一例を示す図である。
【図１０】本発明の第１の実施形態に係るインピーダンスソースインバータの別の一例を示す図である。
【図１１】従来技術による従来スイッチングパターンと、インダクタ電流の電流リプルとの関係の一例を示す図である。
【図１２】従来技術の入出力波形の一例を示す図である。
【発明を実施するための形態】
【００１５】
（第１の実施形態）
以下、図面を参照しながら本発明の実施形態について詳しく説明する。図１は、本実施形態に係るモータ装置１の一例を示す図である。モータ装置１は、モータＭＴＲと、電池ＢＡＴと、モータ制御回路１０とを備える。
モータＭＴＲは、例えば、三相ブラシレスモータであり、ロータ（不図示）と駆動コイル（不図示）とを備える。同図には、駆動コイルのインダクタンス成分としてインダクタンスＬ０と、抵抗成分として抵抗Ｒ０とを示す。このうちインダクタンスＬ０とは、Ｕ相コイルのインダクタンス成分と、Ｖ相コイルのインダクタンス成分と、Ｗ相コイルのインダクタンス成分との総称である。
電池ＢＡＴは、モータ制御回路１０に電力を供給する。電池ＢＡＴとは、例えば、燃料電池バッテリや、太陽電池である。
モータ制御回路１０は、電池ＢＡＴから供給される電力をモータＭＴＲの駆動コイルに供給することにより、ロータを回転させる。以下、このモータ制御回路１０のより具体的な構成について説明する。
【００１６】
［モータ制御回路１０の構成］
モータ制御回路１０は、端子Ｔ１〜Ｔ５を備える。端子Ｔ１は、電池ＢＡＴの正極に接続される。端子Ｔ２は、電池ＢＡＴの負極に接続される。端子Ｔ３、端子Ｔ４、及び端子Ｔ５は、モータＭＴＲの駆動コイルが備える３つのコイルそれぞれに接続される。
【００１７】
モータ制御回路１０は、インピーダンスソースインバータ１１と、記憶部１２とを備える。
インピーダンスソースインバータ１１は、準インピーダンスソースインバータと呼ばれる種類のインピーダンスソースインバータである。インピーダンスソースインバータ１１は、三相インバータである。インピーダンスソースインバータ１１は、インピーダンスソースインバータ制御装置ＤＲＶと、インピーダンスソース１１１と、ブリッジ回路１１２とを備える。つまり、インピーダンスソースインバータ１１は、インピーダンスソースインバータ制御装置ＤＲＶを搭載している。
【００１８】
インピーダンスソース１１１は、電池ＢＡＴの入力電圧Ｖｉｎに対する昇圧機能を有する。インピーダンスソース１１１は、第１インダクタＩＤ１と、第２インダクタＩＤ２と、第１コンデンサＣＤ１と、第２コンデンサＣＤ２と、ダイオードＤとを備える。
【００１９】
ブリッジ回路１１２は、電池ＢＡＴの入力電圧Ｖｉｎを交流電圧に変換する。ブリッジ回路１１２は、モータＭＴＲに疑似正弦波を出力する。ブリッジ回路１１２が出力する疑似正弦波の１周期を、出力サイクルＴＯＵＴといい、出力サイクルＴＯＵＴの長さをＴｏｕｔとする。なお、以下ではブリッジ回路１１２を、インバータともいう。また、疑似正弦波を出力するための１周期の長さを制御サイクルＴＣという。
ブリッジ回路１１２は、スイッチング素子Ｑ１〜Ｑ６を備える。スイッチング素子Ｑ１〜Ｑ６とは、例えば、ＭＯＳＦＥＴである。スイッチング素子Ｑ１は、上アームＡ１に備えられる。スイッチング素子Ｑ２は、下アームＡ２に備えられる。スイッチング素子Ｑ３は、上アームＡ３に備えられる。スイッチング素子Ｑ４は、下アームＡ４に備えられる。スイッチング素子Ｑ５は、上アームＡ５に備えられる。スイッチング素子Ｑ６は、下アームＡ６に備えられる。上アームと下アームとを合せてレグという。したがって、ブリッジ回路１１２は３つのレグを有する。
【００２０】
ブリッジ回路１１２は、３つのレグ毎に上アームと下アームとのいずれか一方をオン状態にし、他方をオフ状態にすることにより、ブリッジ回路１１２の持つ負荷に対してインバータ直流部にＤＣリンク電圧Ｖｐｎまたはゼロ電圧を与える。これらスイッチング素子Ｑ１〜Ｑ６をオン状態、またはオフ状態にするパターンをスイッチングパターンＳＷＰと呼ぶ。
【００２１】
ブリッジ回路１１２では、３つのレグによって短絡するレグの数とパターンに自由度が存在する。上下短絡動作の際に、上下短絡動作の前後のスイッチングパターンＳＷＰと関係なく全てのレグを短絡させる３レグ短絡動作を行う。レグを短絡させるとは、上アームと下アームとを同時にオン状態にすることである。３レグ短絡動作では、上アームＡ１及び下アームＡ２と、上アームＡ３及び下アームＡ４と、上アームＡ５及び下アームＡ６と、を同時にオン状態にして短絡させる。
インピーダンスソースインバータ１１では、３レグ短絡動作において、インピーダンスソース１１１のインダクタ電流ｉＬが増加する。一方、インピーダンスソースインバータ１１では、３レグ短絡動作が終了すると、増加したインダクタ電流ｉＬが減少する際に生ずる誘起電圧がＤＣリンク（３つのレグ）及びモータＭＴＲの駆動コイルに出力される。これにより、インピーダンスソースインバータ１１では、電池ＢＡＴの入力電圧Ｖｉｎが昇圧され交流電圧に変換される。つまり、インピーダンスソースインバータ１１では、ブリッジ回路１１２が、交流波形の生成だけでなく昇圧動作を担っている。
ここで、インピーダンスソースインバータ１１の制御サイクルＴＣにおいて３レグ短絡動作を行う区間を、上下短絡区間ＴＳＨという。
【００２２】
インピーダンスソースインバータ制御装置ＤＲＶは、駆動制御部１１０を備える。駆動制御部１１０は、スイッチング素子Ｑ１〜Ｑ６のオン状態とオフ状態とを切り替えることにより、ブリッジ回路１１２を制御する。つまり、駆動制御部１１０は、スイッチングパターンＳＷＰに基づいてブリッジ回路１１２を制御する。
【００２３】
このように、インピーダンスソースインバータ制御装置ＤＲＶは、ブリッジ回路１１２に電力を供給するインピーダンスソース１１１が有するインピーダンスによって蓄積される電力を利用して、ブリッジ回路１１２が備えるスイッチング素子Ｑ１〜Ｑ６の上アームＡ１、上アームＡ３、及び下アームＡ６と下アームＡ２、下アームＡ４、及び下アームＡ６とを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、ブリッジ回路１１２の出力電圧をインピーダンスソース１１１に供給される入力電圧Ｖｉｎよりも高くすることが可能なインピーダンスソースインバータ１１の制御装置である。
【００２４】
記憶部１２は、インピーダンスソースインバータ制御装置ＤＲＶによる制御用のプログラムやデータが予め記憶されている。ここで制御用のプログラムやデータとは、ブリッジ回路１１２のスイッチングパターンＳＷＰを示すプログラムやデータである。
図２を参照し、上下短絡区間ＴＳＨについて説明する。
【００２５】
図２は、本実施形態に係る制御サイクルＴＣに対するＤＣリンク電圧Ｖｐｎの一例を示す図である。上下短絡区間ＴＳＨでは、ブリッジ回路１１２が短絡し、ＤＣリンク電圧Ｖｐｎはゼロとなる。一方、出力波形の生成を行う非上下短絡区間ＴＮＳでは、上下短絡区間ＴＳＨ中に増加したインピーダンスソース１１１内のインダクタ電流ｉＬにより、上下短絡区間ＴＳＨの実行時間である上下短絡時間Ｔｓｈに応じて昇圧される。非上下短絡区間ＴＮＳでは、モータ制御回路１０は、昇圧された電圧をスイッチングパターンＳＷＰに従ってモータＭＴＲの駆動コイルに印加する。
【００２６】
ここで上下短絡区間ＴＳＨの実行時間を上下短絡時間Ｔｓｈとし、制御サイクルＴＣの実行時間を制御サイクル長さＴｃとする。また、短絡区間長さＴｓｈの制御サイクル長さＴｃに対する比を短絡区間割合Ｄｓｈとする。短絡区間割合Ｄｓｈとは、ブリッジ回路１１２が出力する疑似正弦波を出力するための制御サイクルＴＣの実行時間に対する短絡動作の区間の長さの比である。インピーダンスソースインバータ１１の出力電圧は、上下短絡時間Ｔｓｈと、昇圧された電圧をスイッチングパターンＳＷＰに従ってモータＭＴＲに印加するインバータ動作区間の比率により決定される。
非上下短絡区間ＴＮＳにおいて生ずるＤＣリンク電圧Ｖｐｎは、短絡区間割合Ｄｓｈを用いて式（１）のように表される。
【００２７】
【数１】
2019149913.tif 000003
【００２８】
また、ＤＣリンク電圧Ｖｐｎの平均電圧及び第１コンデンサＣＤ１の平均電圧は式（２）のように表される。
【００２９】
【数２】
2019149913.tif 000004
【００３０】
ここで式（２）はインダクタ電流ｉＬのリプル電流及び出力電圧の計算に用いられる。第２コンデンサＣＤ２の平均電圧は式（３）のように表される。
【００３１】
【数３】
2019149913.tif 000005
【００３２】
次に図３及び図４を参照し、非上下短絡区間ＴＮＳにおけるインバータのスイッチングパターンＳＷＰの生成の方法について説明する。非上下短絡区間ＴＮＳにおけるインバータのスイッチングパターンＳＷＰの生成には、空間ベクトル変調（Ｓｐａｃｅ  Ｖｅｃｔｏｒ  Ｍｏｄｕｌａｔｉｏｎ：ＳＶＭ）方式を用いる。ＳＶＭ方式は、制御サイクルＴＣにおけるスイッチングパターンＳＷＰの実行比を、キャリアを用いずに瞬時に求められる利点がある。
【００３３】
図３は、本実施形態に係るスイッチングパターンＳＷＰの実行時間の計算方法の一例を示す図である。図３は、インバータが出力可能なスイッチングベクトルＶ１〜Ｖ６及び、ＤＣリンク電圧Ｖｐｎより出力可能な相電圧を表す。六角形Ｈの各頂点は、スイッチングベクトルＶ１〜Ｖ６にそれぞれ対応する。電圧指令値ベクトルＶｒｅｆは、六角形Ｈ上を回転する。ここで電圧指令値ベクトルＶｒｅｆは、出力三相相電圧を三相二相変換して得られる。電圧指令値ベクトルＶｒｅｆは、六角形Ｈを等分割して得られるセクターＳＥＣ１〜ＳＥＣ６上のいずれかに位置する。ＳＶＭ方式では、電圧指令値ベクトルＶｒｅｆの大きさ、及び電圧指令値ベクトルＶｒｅｆの回転速度により出力波形が表現される。
【００３４】
六角形ＨのスイッチングベクトルＶ１〜Ｖ６それぞれの頂点は、出力可能相電圧の瞬時値の最大値を表す。スイッチングベクトルＶ１〜Ｖ６の大きさは、それぞれＤＣリンク電圧Ｖｐｎの平均電圧の３分の２の大きさとなる。六角形Ｈに内接する円Ｃは、過変調を起こさずに出力可能な正弦波相電圧の振幅を表し、瞬時値の最大値は、ＤＣリンク電圧Ｖｐｎの平均電圧を３の平方根により除算した大きさとなる。
【００３５】
図４は、本実施形態に係る電圧指令値ベクトルＶｒｅｆの一例を示す図である。図４では、電圧指令値ベクトルＶｒｅｆが六角形ＨのセクターＳＥＣ１〜ＳＥＣ６のいずれかに位置している状態を表している。電圧指令値ベクトルＶｒｅｆに隣接するスイッチングベクトルをスイッチングベクトルＶａ、スイッチングベクトルＶｂとする。スイッチングベクトルＶａ、スイッチングベクトルＶｂは、スイッチングベクトルＶ１〜Ｖ６のいずれかである。電圧指令値ベクトルＶｒｅｆが、例えば、六角形ＨのセクターＳＥＣ１に位置している場合、スイッチングベクトルＶａとはスイッチングベクトルＶ２であり、スイッチングベクトルＶｂとはスイッチングベクトルＶ１である。
また、スイッチングベクトルＶａと、電圧指令値ベクトルＶｒｅｆとがなす角を角度θｓｅｃとする。このとき、制御サイクルＴＣ中におけるスイッチングベクトルＶａ、スイッチングベクトルＶｂ及びゼロベクトルＶｚの実行比率ｄａ、ｄｂ、ｄｚ及び実行時間ｔａ、ｔｂ、ｔｚは、式（４）〜（６）のように計算される。
【００３６】
【数４】
2019149913.tif 000006
【００３７】
【数５】
2019149913.tif 000007
【００３８】
【数６】
2019149913.tif 000008
【００３９】
ここで、利用率ｍはＤＣリンク電圧Ｖｐｎの平均電圧に対する出力相電圧ピーク値｜ｖｒｅｆ｜の利用率である。つまり、利用率ｍとは、上アームＡ１と下アームＡ２との間の電圧、上アームＡ３と下アームＡ４との間の電圧、上アームＡ５と下アームＡ６との間の電圧のうち短絡動作によって得られる平均直流電圧に対する、出力電圧Ｖｏｕｔに対応する電圧指令値ベクトルＶｒｅｆの大きさの比である。利用率ｍは、式（７）のように表される。
【００４０】
【数７】
2019149913.tif 000009
【００４１】
利用率ｍは０≦ｍ≦１の範囲において設定可能である。ただし、電圧利用率を保つためには、利用率ｍの値としては１が選ばれる。
式（４）〜（６）は、上下短絡区間ＴＳＨを分割するときの分割比ＤＲｓｈを計算する際に用いられる。
【００４２】
図５を参照し、式（４）〜（６）を用いて計算された各スイッチングベクトルの実行時間ｔａ、ｔｂ、ｔｚに基づくスイッチングパターンＳＷＰについて説明する。
図５は、本実施形態に係るスイッチングパターンＳＷＰとインダクタ電流ｉＬの電流リプルとの関係の一例を示す図である。制御サイクルＴＣは、スイッチングパターンＳＷＰに基づいてインバータ動作区間Ａ、インバータ動作区間Ｂ、ゼロベクトル区間Ｚ、及び上下短絡区間ＴＳＨを含む。
【００４３】
インバータ動作区間Ａでは、スイッチングベクトルＶａが出力される。インバータ動作区間Ｂでは、スイッチングベクトルＶｂが出力される。ゼロベクトル区間Ｚでは、ゼロベクトルＶｚが出力される。上下短絡区間ＴＳＨでは、スイッチングベクトルＶａ、スイッチングベクトルＶｂ、及びゼロベクトルＶｚの切り替えの際に上述した上下短絡動作が行われる。つまり、上下短絡区間ＴＳＨは、インバータ動作区間Ａ、インバータ動作区間Ｂ、及びゼロベクトル区間Ｚの間に挿入される。
【００４４】
インバータ動作区間Ａは、インバータ動作区間Ａ−１と、インバータ動作区間Ａ−２とに２等分されて制御サイクルＴＣに挿入される。インバータ動作区間Ｂは、インバータ動作区間Ｂ−１と、インバータ動作区間Ｂ−２とに２等分されて制御サイクルＴＣに挿入される。ゼロベクトル区間Ｚは、ゼロベクトル区間Ｚ−１と、ゼロベクトル区間Ｚ−２と、ゼロベクトル区間Ｚ−３と、ゼロベクトル区間Ｚ−４とに４等分されて制御サイクルＴＣに挿入される。
【００４５】
上下短絡区間ＴＳＨは、分割短絡区間Ｓ１−１と、分割短絡区間Ｓ２−１と、分割短絡区間Ｓ３−１と、分割短絡区間Ｓ１−２と、分割短絡区間Ｓ２−２と、分割短絡区間Ｓ３−２とに６分割されて制御サイクルＴＣに挿入される。ここで分割短絡区間Ｓ１−１の実行時間ｔｓｈ１の長さと、分割短絡区間Ｓ１−２の実行時間との長さは等しい。分割短絡区間Ｓ２−１の実行時間ｔｓｈ２の長さと分割短絡区間Ｓ２−２の実行時間との長さは等しい。分割短絡区間Ｓ３−１の実行時間ｔｓｈ３の長さと、分割短絡区間Ｓ３−２の実行時間との長さは等しい。
【００４６】
ここで分割短絡区間Ｓ１−１、分割短絡区間Ｓ２−１、及び分割短絡区間Ｓ３−１の長さの算出方法について説明する。
まず、制御サイクルＴＣの各区間におけるインダクタ電流ｉＬの変化は以下のように与えられる。上下短絡区間ＴＳＨにおけるインダクタ電流ｉＬｓｈの変化ΔｉＬｓｈは、式（８）により与えられる。ただし、第１インダクタＩＤ１のインダクタンスＬ１、及び第２インダクタＩＤ２のインダクタンスＬ２をともにＬとする。また、時間ｔは、制御サイクルＴＣにおける時間を示す。
【００４７】
【数８】
2019149913.tif 000010
【００４８】
インバータ動作区間Ａにおけるインダクタ電流ｉＬａの変化ΔｉＬａは、式（９）により与えられる。
【００４９】
【数９】
2019149913.tif 000011
【００５０】
インバータ動作区間Ｂにおけるインダクタ電流ｉＬｂの変化ΔｉＬｂは、式（１０）により与えられる。
【００５１】
【数１０】
2019149913.tif 000012
【００５２】
ゼロベクトル区間Ｚにおけるインダクタ電流ｉＬｚの変化ΔｉＬｚは、式（１１）により与えられる。
【００５３】
【数１１】
2019149913.tif 000013
【００５４】
ここで、インピーダンスソースインバータ１１においてインピーダンスソース１１１の運転状態は、ブリッジ回路１１２のスイッチングパターンＳＷＰによって決定される。よってインピーダンスソース１１１に含まれる第１インダクタＩＤ１、第２インダクタＩＤ２、第１コンデンサＣＤ１、及び第２コンデンサＣＤ２に生じる電圧及び電流のリプルは、インバータの各スイッチングベクトルの実行時間の変化に依存する。
【００５５】
ここで図６を参照し、リプル電流を最少化するために、分割短絡区間Ｓ１−１の実行時間ｔｓｈ１、分割短絡区間Ｓ３−１の実行時間ｔｓｈ３についての条件について説明する。
【００５６】
図６は、本実施形態に係るインダクタ電流ｉＬの電流リプルの一例を示す図である。分割短絡区間Ｓ１−１の実行時間ｔｓｈ１、及び分割短絡区間Ｓ３−１の実行時間ｔｓｈ３は、リプル電流を最少化するために、インバータ動作区間Ａにおけるリプル電流のインダクタ電流ｉＬの平均値からの増加幅と、インダクタ電流ｉＬの平均値からの減少幅とが等しくなるように設定される必要がある。インバータ動作区間Ａにおけるリプル電流のインダクタ電流ｉＬの平均値からの増加幅と、インダクタ電流ｉＬの平均値からの減少幅とが等しくなる条件は、分割短絡区間Ｓ１−１におけるリプル電流の増加と、ゼロベクトル区間Ｚ−１、及びインバータ動作区間Ａ−１の半分の区間におけるリプル電流の減少とが等しくなる条件である。この条件は、式（８）〜（１１）から、式（１２）により表される。
【００５７】
【数１２】
2019149913.tif 000014
【００５８】
同様に、インバータ動作区間Ｂにおけるリプル電流のインダクタ電流ｉＬの平均値からの増加幅と、インダクタ電流ｉＬの平均値からの減少幅とが等しくなる条件は、分割短絡区間Ｓ３−１におけるリプル電流の減少と、ゼロベクトル区間Ｚ−２、及びインバータ動作区間Ｂ−１の半分の区間におけるリプル電流の増加とが等しくなる条件である。この条件は、式（８）〜（１１）から、式（１３）により表される。
【００５９】
【数１３】
2019149913.tif 000015
【００６０】
図５に戻って分割短絡区間Ｓ１−１、分割短絡区間Ｓ２−１、及び分割短絡区間Ｓ３−１の長さの算出方法の説明を続ける。
式（１２）、（１３）に式（４）〜（６）を代入し、実行時間ｔｓｈ１及び実行時間ｔｓｈ３について解くと、式（１４）、（１５）を得る。
【００６１】
【数１４】
2019149913.tif 000016
【００６２】
【数１５】
2019149913.tif 000017
【００６３】
分割短絡区間Ｓ２−１の実行時間ｔｓｈ２は、実行時間ｔｓｈ１及び実行時間ｔｓｈ３を用いて式（１６）により与えられる。
【００６４】
【数１６】
2019149913.tif 000018
【００６５】
ここで、実行比率ｄｓｈ１、実行比率ｄｓｈ２、及び実行比率ｄｓｈ３は、それぞれ上下短絡区間ＴＳＨの半分の区間に対する分割短絡区間Ｓ１−１の実行比率、分割短絡区間Ｓ２−１の実行比率、及び分割短絡区間Ｓ３−１の実行比率である。分割短絡区間Ｓ１−１の実行時間ｔｓｈ１の長さと分割短絡区間Ｓ１−２の実行時間との長さは等しく、分割短絡区間Ｓ２−１の実行時間ｔｓｈ２の長さと分割短絡区間Ｓ２−２の実行時間との長さは等しく、分割短絡区間Ｓ３−１の実行時間ｔｓｈ３の長さと分割短絡区間Ｓ３−２の実行時間との長さは等しいため、上下短絡区間ＴＳＨを複数区間に分割する分割比ＤＲｓｈは、実行比率ｄｓｈ１、実行比率ｄｓｈ２、及び実行比率ｄｓｈ３から算出できる。
【００６６】
分割比ＤＲｓｈとは、ブリッジ回路１１２が出力する疑似正弦波の１周期に対して短絡動作の区間を複数区間に分割する分割比である。上記において説明したように、分割比ＤＲｓｈは、短絡区間割合Ｄｓｈと、利用率ｍとに基づいて算出される。
また、分割比ＤＲｓｈは、式（１２）、式（１３）により示される条件に基づいて算出される。つまり、分割比ＤＲｓｈは、インピーダンスソース１１１に流れるインダクタ電流ｉＬのリプル電流のインダクタ電流ｉＬの平均値からの増加幅と、インダクタ電流ｉＬの平均値からの減少幅とが、制御サイクルＴＣの半分の区間において等しくなる条件に基づいて算出される。
なお、制御サイクルＴＣの半分の区間において、インダクタ電流ｉＬの平均値からの増加幅を時間について積分した値と、インダクタ電流ｉＬの平均値からの減少幅を時間について積分した値とは等しくなることが好ましい。
【００６７】
スイッチングパターンＳＷＰでは、分割短絡区間Ｓ１−１の実行時間ｔｓｈ１、分割短絡区間Ｓ２−１の実行時間ｔｓｈ２、及び分割短絡区間Ｓ３−１の実行時間ｔｓｈ３の割合は均等ではない。つまり、上下短絡区間ＴＳＨを複数区間に分割する分割比ＤＲｓｈは均等ではない。
駆動制御部１１０は、スイッチングパターンＳＷＰに基づいてブリッジ回路１１２を制御する。したがって、駆動制御部１１０は、分割比ＤＲｓｈに基づいて、ブリッジ回路１１２が備えるスイッチング素子Ｑ１〜Ｑ６を駆動制御する。
【００６８】
リプル幅ＲＷ１〜ＲＷ４は、インダクタ電流ｉＬのリプル電流の平均値からのずれである。リプル幅ＲＷ１〜ＲＷ４は、互いに大きさが等しい。
インダクタ電流ｉＬのリプル電流は、角度θｓｅｃが０°または６０°において最大となる。スイッチングパターンＳＷＰにおいて、角度θｓｅｃが０°または６０°におけるリプル幅は、インダクタンスＬを用いて式（１７）により与えられる。
【００６９】
【数１７】
2019149913.tif 000019
【００７０】
ここで比較のために、図１１を参照し、従来技術によりスイッチングパターンである従来スイッチングパターンＳＷＰ０と、インダクタ電流ｉＬの電流リプルとの関係を説明する。
【００７１】
図１１は、従来技術による従来スイッチングパターンＳＷＰ０と、インダクタ電流ｉＬの電流リプルとの関係の一例を示す図である。従来スイッチングパターンＳＷＰ０では、上下短絡区間ＴＳＨ０が分割短絡区間Ｓ０−１〜分割短絡区間Ｓ０−６に６等分される。従来スイッチングパターンＳＷＰ０では、分割短絡区間Ｓ０−１〜分割短絡区間Ｓ０−６が、それぞれ制御サイクルＴＣのインバータ動作区間Ａ０、インバータ動作区間Ｂ０、及びゼロベクトル区間Ｚ０の間に挿入される。
【００７２】
インダクタ電流ｉＬのリプル電流のリプル幅ＲＷ０１〜ＲＷ４では、リプル幅ＲＷ０１の大きさとリプル幅ＲＷ０２の大きさとは等しくない。ただし、リプル幅ＲＷ０１の大きさとリプル幅ＲＷ０４の大きさとは等しく、リプル幅ＲＷ０２の大きさとリプル幅ＲＷ０３の大きさとは等しい。
リプル幅ＲＷ０２及びリプル幅ＲＷ０３の大きさが最大である。角度θｓｅｃが０°または６０°におけるリプル幅は、インダクタンスＬを用いて式（１８）により与えられる。
【００７３】
【数１８】
2019149913.tif 000020
【００７４】
本実施形態のスイッチングパターンＳＷＰと、従来スイッチングパターンＳＷＰ０とを比較すると、スイッチングパターンＳＷＰにおいて上下短絡区間ＴＳＨを分割する数は、従来スイッチングパターンＳＷＰ０において上下短絡区間ＴＳＨ０を分割する数と変わらない。一方、従来スイッチングパターンＳＷＰ０では上下短絡区間ＴＳＨ０を等分割するのに対して、上述したように、スイッチングパターンＳＷＰでは、上下短絡区間ＴＳＨを複数区間に分割する分割比ＤＲｓｈは均等ではない。したがって、スイッチングパターンＳＷＰにおいて、分割比ＤＲｓｈとは、上下短絡区間ＴＳＨ０を所定の数に分割する場合の分割比である。
【００７５】
図５に戻ってスイッチングパターンＳＷＰとインダクタ電流ｉＬのリプル電流の説明を続ける。
ここでスイッチングパターンＳＷＰでは、従来スイッチングパターンＳＷＰ０に比べて、インダクタ電流ｉＬのリプル電流が低減されることを説明するため、図５のリプル幅ＲＷ１〜ＲＷ４の大きさΔｉＬｍａｘ＿ｐｒｏｐと、図１１のリプル幅ＲＷ０２及びリプル幅ＲＷ０３の大きさΔｉＬｍａｘ＿ｃｏｎｖとを比較する。
式（１７）により表される大きさΔｉＬｍａｘ＿ｐｒｏｐと、式（１８）により表される大きさΔｉＬｍａｘ＿ｃｏｎｖとでは、Ｄｓｈ／２の因子と２＊Ｄｓｈ／３の因子とが異なる。大きさΔｉＬｍａｘ＿ｐｒｏｐは、大きさΔｉＬｍａｘ＿ｃｏｎｖに比べ、これらの因子の違いの分だけ小さい。具体的には、大きさΔｉＬｍａｘ＿ｐｒｏｐは、大きさΔｉＬｍａｘ＿ｃｏｎｖに比べ２７．８％だけ小さい。
上記では、角度θｓｅｃが０°または６０°の場合について、大きさΔｉＬｍａｘ＿ｐｒｏｐが、大きさΔｉＬｍａｘ＿ｃｏｎｖに比べ小さくなることを説明したが、角度θｓｅｃが０°または６０°以外の場合についても大きさΔｉＬｍａｘ＿ｐｒｏｐが、大きさΔｉＬｍａｘ＿ｃｏｎｖ以下になることが確かめられる。
したがって、スイッチングパターンＳＷＰでは、従来スイッチングパターンＳＷＰ０に比べて、インダクタ電流ｉＬのリプル電流が低減される。
【００７６】
なお、式（１７）により、大きさΔｉＬｍａｘ＿ｐｒｏｐは、インダクタンスＬを用いて表すことができたが、逆に、式（１７）を用いて、インダクタンスＬを大きさΔｉＬｍａｘ＿ｐｒｏｐから設計してもよい。したがって、インピーダンスソース１１１が備える第１インダクタＩＤ１及び第２インダクタＩＤ２のインダクタンスＬは、インピーダンスソース１１１に流れるインダクタ電流ｉＬのリプル電流の、インダクタ電流ｉＬの平均値からの変動幅に応じていてよい。
【００７７】
［スイッチングパターンＳＷＰに基づく制御による結果］
図７〜図９を参照し、スイッチングパターンＳＷＰに基づく制御による結果の説明をする。以下の結果は、第１インダクタＩＤ１のインダクタンスＬ１及び第２インダクタＩＤ２のインダクタンスＬ２の値が１．０７ｍＨ、第１コンデンサＣＤ１の第１容量Ｃ１及び第２コンデンサＣＤ２の第２容量Ｃ２が５０μＦ、ブリッジ回路１１２の出力周波数が２００Ｈｚ、ブリッジ回路１１２の駆動周波数が１０ｋＨｚ、電池ＢＡＴの入力電圧Ｖｉｎが１５０Ｖ、ブリッジ回路１１２の出力電圧が２００Ｖの場合に得られた結果である。
【００７８】
図７は、本実施形態に係る入出力波形の一例を示す図である。図７では、出力電力Ｐｏｕｔの値は、９０７Ｗである。
図７の１段目に示す出力線間電圧νｕ−ｖ及び入力電圧Ｖｉｎから、スイッチングパターンＳＷＰに基づく制御における昇圧動作を確認できる。また、出力線間電圧νｕ−ｖから得られた出力電流ｉｕから、スイッチングパターンＳＷＰに基づく制御において正弦波電流の生成が可能であることがわかる。
図７の２段目の図は、インダクタ電流ｉＬのリプル電流を示す。図７の３段目の図は、図７の２段目の図の時間ＴＳ１の区間を拡大した図である。リプル幅ΔｉＬの値は３．６２Ａとなった。
【００７９】
ここで比較のために、従来スイッチングパターンＳＷＰ０に基づく制御による結果を示す。
図１２は、従来技術の入出力波形の一例を示す図である。図１２の３段目の図によると、リプル幅ΔｉＬの値は４．９５Ａとなった。図７のリプル幅ΔｉＬが、リプル幅ΔｉＬに比べ２６．９％低減されたことがわかる。
【００８０】
図８は、本実施形態に係る各昇圧比及び負荷条件における効率及び損失の一例を示す図である。図８では、比較のために、スイッチングパターンＳＷＰに基づく制御による結果と、従来スイッチングパターンＳＷＰ０に基づく制御による結果とが示されている。
スイッチングパターンＳＷＰに基づく制御による損失及び効率は、従来スイッチングパターンＳＷＰ０に基づく制御による損失及び効率に比べて変わらないことがわかる。したがって、スイッチングパターンＳＷＰに基づく制御では、従来スイッチングパターンＳＷＰ０に基づく制御に比べ、損失及び効率は変えないままリプル電流を低減できる。
【００８１】
図９は、本実施形態に係るブリッジ回路１１２の直流抵抗と、インピーダンスソース１１１のインダクタの体積との関係の一例を示す図である。インピーダンスソース１１１のインダクタの体積とは、第１インダクタＩＤ１の体積、あるいは第２インダクタＩＤ２の体積である。図９では、比較のために、スイッチングパターンＳＷＰに基づく制御による結果を示すグラフＧ１と、従来スイッチングパターンＳＷＰ０に基づく制御による結果を示すグラフＧ２が示されている。
グラフＧ１及びグラフＧ２を得る際に用いた運転条件では、入力電圧Ｖｉｎの値が２００Ｖ、出力電圧Ｖｏｕｔの値が２００Ｖ、昇圧比Ｇが１．４１、出力電力Ｐｏｕｔの最大電力Ｐｍａｘが２ｋＷ、制御サイクル長さＴｃの逆数で圧制御周波数ｆｓｗが２０ｋＨｚである。また、図９に示す結果を得る際に用いたインダクタの設計条件では、線径ＲＤが２．００ｍｍ、飽和磁束密度Ｂｓａｔが０．３５Ｔ、コア断面積Ｓｃが７９０ｍｍ２、フィルファクターｋｆが０．８である。
【００８２】
グラフＧ１においてインダクタの体積が最小となるプロットＰ１と、グラフＧ２においてインダクタの体積が最小となるプロットＰ２とを比較すると、プロットＰ１は０．２Ｌの体積を示し、プロットＰ２は０．３Ｌの体積を示す。したがって、スイッチングパターンＳＷＰに基づく制御により、従来スイッチングパターンＳＷＰ０に基づく制御に比べ、第１インダクタＩＤ１及び第２インダクタＩＤ２の体積を０．３Ｌから０．２Ｌへ小型化（約３３％の小型化）されている。
また、スイッチングパターンＳＷＰに基づく制御により、従来スイッチングパターンＳＷＰ０に基づく制御に比べ、ブリッジ回路１１２の直流抵抗を４３ｍΩから２０ｍΩへ低減（約４２％の低減）されている。
【００８３】
［まとめ］
以上に説明したように、本実施形態に係るインピーダンスソースインバータ制御装置ＤＲＶは、インバータ１４０（ブリッジ回路１１２）に電力を供給する電力供給回路（インピーダンスソース１１１）が有するインピーダンスによって蓄積される電力を利用して、インバータ１４０（ブリッジ回路１１２）が備えるスイッチング素子（スイッチング素子Ｑ１〜Ｑ６）の上アーム（上アームＡ１、上アームＡ３、及び上アームＡ５）と下アーム（下アームＡ２、下アームＡ４、及び下アームＡ６）とを同時にオン状態にして短絡させる短絡動作によって昇圧することにより、インバータ１４０（ブリッジ回路１１２）の出力電圧Ｖｏｕｔを電力供給回路（インピーダンスソース１１１）に供給される入力電圧Ｖｉｎよりも高くすることが可能なインピーダンスソースインバータ１１の制御装置であって、駆動制御部１１０を備える。
駆動制御部１１０は、インバータ１４０（ブリッジ回路１１２）が出力する疑似正弦波を出力するための制御サイクルＴＣの長さ（制御サイクル長さＴｃ）に対する短絡動作の区間（上下短絡区間ＴＳＨ）の長さの比と、上アーム（上アームＡ１、上アームＡ３、及び上アームＡ５）と下アーム（下アームＡ２、下アームＡ４、及び下アームＡ６）との間の電圧のうち短絡動作によって得られる平均直流電圧に対する、出力電圧Ｖｏｕｔに対応する電圧指令値ベクトルＶｒｅｆの大きさの比とに基づいて算出される、疑似正弦波を出力するための制御サイクルＴＣの長さ（制御サイクル長さＴｃ）に対する短絡動作の区間（上下短絡区間ＴＳＨ）を複数区間（分割短絡区間Ｓ１−１、分割短絡区間Ｓ２−１、分割短絡区間Ｓ３−１、分割短絡区間Ｓ１−２、分割短絡区間Ｓ２−２、及び分割短絡区間Ｓ３−２）に分割する分割比ＤＲｓｈに基づいて、スイッチング素子（スイッチング素子Ｑ１〜Ｑ６）を駆動制御する。
【００８４】
この構成により、本実施形態に係るインピーダンスソースインバータ制御装置ＤＲＶでは、従来の短絡動作の区間を等分割する制御装置に比べスイッチング回数を増やすことなく、疑似正弦波を出力するための制御サイクルＴＣの長さ（制御サイクル長さＴｃ）に対して短絡動作の区間（上下短絡区間ＴＳＨ）を複数区間（分割短絡区間Ｓ１−１、分割短絡区間Ｓ２−１、分割短絡区間Ｓ３−１、分割短絡区間Ｓ１−２、分割短絡区間Ｓ２−２、及び分割短絡区間Ｓ３−２）に分割する分割比ＤＲｓｈを変えることができるため、インダクタ電流のリプル電流の幅（リプル幅ＲＷ１〜ＲＷ４）を狭くできる。
【００８５】
また、本実施形態に係るインピーダンスソースインバータ制御装置ＤＲＶでは、疑似正弦波の１周期に対して短絡動作の区間（上下短絡区間ＴＳＨ）を複数区間（分割短絡区間Ｓ１−１、分割短絡区間Ｓ２−１、分割短絡区間Ｓ３−１、分割短絡区間Ｓ１−２、分割短絡区間Ｓ２−２、及び分割短絡区間Ｓ３−２）に分割する分割比ＤＲｓｈは、インバータ１４０（ブリッジ回路１１２）が出力する疑似正弦波を出力するための制御サイクルＴＣの長さ（制御サイクル長さＴｃ）に対する短絡動作の区間（上下短絡区間ＴＳＨ）の長さの比と、上アーム（上アームＡ１、上アームＡ３、及び上アームＡ５）と下アーム（下アームＡ２、下アームＡ４、及び下アームＡ６）との間の電圧のうち短絡動作によって得られる平均直流電圧に対する、出力電圧Ｖｏｕｔに対応する電圧指令値ベクトルＶｒｅｆの大きさの比とに基づいて算出されるため、センサなどを別途設ける必要がない。
【００８６】
また、疑似正弦波の１周期に対して短絡動作の区間（上下短絡区間ＴＳＨ）を複数区間（分割短絡区間Ｓ１−１、分割短絡区間Ｓ２−１、分割短絡区間Ｓ３−１、分割短絡区間Ｓ１−２、分割短絡区間Ｓ２−２、及び分割短絡区間Ｓ３−２）に分割する分割比ＤＲｓｈは、電力供給回路（インピーダンスソース１１１）に流れるインダクタ電流ｉＬのリプル電流のインダクタ電流ｉＬの平均値からの増加幅と、インダクタ電流ｉＬの平均値からの減少幅とが、制御サイクルＴＣの半分の区間において等しくなる条件に基づいて算出される。
この構成により、本実施形態に係るインピーダンスソースインバータ制御装置ＤＲＶでは、疑似正弦波を出力するための制御サイクルＴＣの長さ（制御サイクル長さＴｃ）に対して短絡動作の区間（上下短絡区間ＴＳＨ）を複数区間（分割短絡区間Ｓ１−１、分割短絡区間Ｓ２−１、分割短絡区間Ｓ３−１、分割短絡区間Ｓ２−１、分割短絡区間Ｓ２−２、及び分割短絡区間Ｓ３−２）に分割する分割比ＤＲｓｈが、インダクタ電流ｉＬのリプル電流のインダクタ電流ｉＬの平均値からの増加幅と、インダクタ電流ｉＬの平均値からの減少幅とが、制御サイクルＴＣの半分の区間において等しくなる条件に基づいて算出されない場合に比べて、インダクタ電流のリプル電流の幅（リプル幅ＲＷ１〜ＲＷ４）を狭くできる。
【００８７】
また、本実施形態に係るインピーダンスソースインバータ制御装置ＤＲＶでは、電力供給回路（インピーダンスソース１１１）が備えるインピーダンス（第１インダクタＩＤ１及び第２インダクタＩＤ２）のインダクタンスＬは、リプル電流の変動幅に応じている。
この構成により、本実施形態に係るインピーダンスソースインバータ制御装置ＤＲＶでは、電力供給回路（インピーダンスソース１１１）の所望の体積に応じて、電力供給回路（インピーダンスソース１１１）が備えるインピーダンス（第１インダクタＩＤ１及び第２インダクタＩＤ２）のインダクタンスＬの大きさを決定することができる。
【００８８】
本実施形態に係るインピーダンスソースインバータ１１は、インピーダンスソースインバータ制御装置ＤＲＶを搭載している。
この構成により、本実施形態に係るインピーダンスソースインバータ１１では、インダクタ（第１インダクタＩＤ１及び第２インダクタＩＤ２）を、短絡動作の区間を等分割する制御方法に基づいて制御される従来のインピーダンスソースインバータに比べて、小型化することができる。
なお、駆動周波数を大きくすれば、受動部品を小型化しても、受動部品を小型化する前と同じだけの電力を伝送可能である。しかし、駆動周波数を大きくすると、スイッチングに伴う損失が増大してしまう。したがって、駆動周波数を大きくするだけでは、インピーダンスソースインバータ１１を小型化することは困難である。
【００８９】
なお、本実施形態では、スイッチングパターンＳＷＰを示すプログラムやデータが予め記憶部１２に記憶されている場合について説明したが、これに限らない。インピーダンスソースインバータ制御装置ＤＲＶが備える駆動制御部１１０は、スイッチングパターンＳＷＰを生成するためのデータの一部または全部を生成してもよい。ここで駆動制御部１１０は、スイッチングパターンＳＷＰを生成するためのデータの一部または全部を生成する場合、駆動制御部１１０は、モータ制御回路１０がモータＭＴＲの制御を開始する前に、スイッチングパターンＳＷＰを生成するためのデータの一部または全部を生成する。
【００９０】
例えば、駆動制御部１１０は、インバータ１４０（ブリッジ回路１１２）が出力する疑似正弦波を出力するための制御サイクルＴＣの長さ（制御サイクル長さＴｃ）対して短絡動作の区間を複数区間に分割する分割比を算出してもよい。駆動制御部１１０が短絡動作の区間を複数区間に分割する分割比を算出する場合、駆動制御部１１０は、取得部と、算出部と、生成部と、出力部とを備える。ここで取得部は、短絡区間割合Ｄｓｈと、利用率ｍとを取得する取得手順を実行する。
算出部は、取得部が取得した、短絡区間割合Ｄｓｈと、利用率ｍとに基づいて、分割比ＤＲｓｈを算出する算出手順を実行する。
生成部は、算出部が算出した分割比ＤＲｓｈと、記憶部１２に記憶されるスイッチングパターンＳＷＰを生成するためのデータのうち分割比ＤＲｓｈ以外のデータとに基づいて、スイッチングパターンＳＷＰを生成する生成手順を実行する。出力部は、生成部が生成したスイッチングパターンＳＷＰに基づいてインバータ１４０を制御するための制御信号をインバータ１４０に出力する出力手順を実行する。
なお、取得部は、短絡区間割合Ｄｓｈと、利用率ｍとのいずれか一方の代わりに、昇圧比Ｇを取得してもよい。取得部が、短絡区間割合Ｄｓｈと、利用率ｍとのいずれか一方の代わりに、昇圧比Ｇを取得する場合、算出部は、短絡区間割合Ｄｓｈと、利用率ｍとのいずれか一方の代わりに、取得部が取得した昇圧比Ｇに基づいて、分割比ＤＲｓｈを算出する。
【００９１】
なお、本実施形態に係るインピーダンスソースインバータ制御装置ＤＲＶに用いた制御方法は、インピーダンスソースインバータ１１のような準インピーダンスソースインバータに限らず、インダクタ電流にリプル電流が生ずるあらゆるインピーダンスソースインバータに適用されてよい。本実施形態に係るインピーダンスソースインバータ制御装置ＤＲＶに用いた制御方法は、例えば、図１０に示すインピーダンスソースインバータ１１ａに適用されてよい。インピーダンスソースインバータ１１ａは、交差するコンデンサを備える。
【００９２】
なお、上述した実施形態におけるインピーダンスソースインバータ制御装置ＤＲＶの一部、例えば、駆動制御部１１０をコンピュータで実現するようにしてもよい。その場合、この制御機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、インピーダンスソースインバータ制御装置ＤＲＶに内蔵されたコンピュータシステムであって、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
また、上述した実施形態におけるインピーダンスソースインバータ制御装置ＤＲＶの一部、例えば、駆動制御部１１０を、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）等の集積回路として実現してもよい。駆動制御部１１０の各機能ブロックは個別にプロセッサ化してもよいし、一部、または全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、または汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
【００９３】
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
【符号の説明】
【００９４】
１…モータ装置、１０…モータ制御回路、１１０…駆動制御部、１２…記憶部、１１１…インピーダンスソース、１１２…ブリッジ回路、１１…インピーダンスソースインバータ、ＢＡＴ…電池、ＣＤ１…第１コンデンサ、ＣＤ２…第２コンデンサ、Ｖｃ１…第１コンデンサ電圧、Ｖｃ２…第２コンデンサ電圧、Ｄ…ダイオード、ＩＤ１…第１インダクタ、ＩＤ２…第２インダクタ、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６…スイッチング素子、Ａ１、Ａ３、Ａ５…上アーム、Ａ２、Ａ４、Ａ６…下アーム、ＭＴＲ…モータ、ＴＣ…制御サイクル、ＴＳＨ…上下短絡区間、Ｔｓｈ…上下短絡時間、Ｄｓｈ…短絡区間割合、ＴＮＳ…非上下短絡区間、ＳＷＰ…スイッチングパターン、ＤＲｓｈ…分割比、ｍ…利用率
【図１】
2019149913.tif 000021
【図２】
2019149913.tif 000022
【図３】
2019149913.tif 000023
【図４】
2019149913.tif 000024
【図５】
2019149913.tif 000025
【図６】
2019149913.tif 000026
【図７】
2019149913.tif 000027
【図８】
2019149913.tif 000028
【図９】
2019149913.tif 000029
【図１０】
2019149913.tif 000030
【図１１】
2019149913.tif 000031
【図１２】
2019149913.tif 000032