(57)【要約】【課題】電圧クランプ部による限流時間が長くなることに起因して電流の遮断にかかる時間が長くなるのを抑制することができる直流遮断器を提供する。【解決手段】この半導体直流遮断器１００（直流遮断器）は、直流電源１０１と負荷１０２との間に接続された直流遮断器であって、ＩＧＢＴ１と、ＩＧＢＴ１に並列に接続されるとともに、ＩＧＢＴ１よりも高速にスイッチングするＭＯＳＦＥＴ２と、ＭＯＳＦＥＴ２およびＩＧＢＴ１の各々と並列に接続されるＭＯＶ３と、を備える。そして、半導体直流遮断器１００は、ＭＯＳＦＥＴ２がオフされた後に、ＩＧＢＴ１がオフされることによって、直流電流を遮断するように構成されている。【選択図】図３
2019153976.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と負荷との間に接続された直流遮断器であって、
バイポーラ型スイッチング素子と、
前記バイポーラ型スイッチング素子に並列に接続されるとともに、前記バイポーラ型スイッチング素子よりも高速にスイッチングするユニポーラ型スイッチング素子と、
前記ユニポーラ型スイッチング素子および前記バイポーラ型スイッチング素子の各々と並列に接続される電圧クランプ部と、を備え、
前記ユニポーラ型スイッチング素子がオフされた後に、前記バイポーラ型スイッチング素子がオフされることによって、直流電流を遮断するように構成されている、直流遮断器。
【請求項２】
前記ユニポーラ型スイッチング素子がオフされることにより前記ユニポーラ型スイッチング素子に流れる電流値がゼロになった後に、前記バイポーラ型スイッチング素子がオフされることによって、前記直流電流を遮断するように構成されている、請求項１に記載の直流遮断器。
【請求項３】
前記ユニポーラ型スイッチング素子にオフする信号を送った後、予め設定された所定の時間後に、前記バイポーラ型スイッチング素子がオフされるように構成されている、請求項１または２に記載の直流遮断器。
【請求項４】
前記ユニポーラ型スイッチング素子に流れる電流値を検出する電流センサにより、前記ユニポーラ型スイッチング素子に流れる電流値が所定の値になったことが検出された場合に、前記バイポーラ型スイッチング素子がオフされるように構成されている、請求項２に記載の直流遮断器。
【請求項５】
前記バイポーラ型スイッチング素子に逆並列に接続されている逆並列バイポーラ型スイッチング素子をさらに備え、
前記ユニポーラ型スイッチング素子がオフされた後に、前記逆並列バイポーラ型スイッチング素子がオフされることによって、前記直流電流を遮断するように構成されている、請求項１〜４のいずれか１項に記載の直流遮断器。
【請求項６】
前記ユニポーラ型スイッチング素子および前記バイポーラ型スイッチング素子の両方がオンされることにより、前記直流電流を導通させるように構成されている、請求項１〜５のいずれか１項に記載の直流遮断器。
【請求項７】
前記バイポーラ型スイッチング素子は、絶縁ゲート型バイポーラトランジスタを含み、
前記ユニポーラ型スイッチング素子は、電界効果トランジスタを含む、請求項１〜６のいずれか１項に記載の直流遮断器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は特に、バイポーラ型スイッチング素子とユニポーラ型スイッチング素子とが並列に接続されている直流遮断器に関する。
【背景技術】
【０００２】
従来、バイポーラ型スイッチング素子とユニポーラ型スイッチング素子とが並列に接続されている高速スイッチング向けパワー半導体モジュールが知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１のパワー半導体モジュールは、インバータ等の電力変換装置に用いられている。上記パワー半導体モジュールは、ユニポーラ型スイッチング素子（ＳｉＣ−ＭＯＳＦＥＴ）と、バイポーラ型スイッチング素子（Ｓｉ−ＩＧＢＴ）とを備え、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とは並列に接続されている。
【０００４】
上記パワー半導体モジュールをオフさせる場合、まず、バイポーラ型スイッチング素子が先にオフされる。この時、ユニポーラ型スイッチング素子はオン状態である。また、バイポーラ型スイッチング素子がオフされた後に、ユニポーラ型スイッチング素子がオフされる。ユニポーラ型スイッチング素子のターンオフ損失は、バイポーラ型スイッチング素子のターンオフ損失よりも比較的小さいので、パワー半導体モジュールのターンオフ損失が比較的小さくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−５９１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１の半導体スイッチを直流遮断器に適用した場合には、パワー半導体モジュールのオフ時においてパワー半導体モジュールに流れる電流を限流する（回路上の磁気エネルギーを消費し、零にする）ために、バイポーラ型スイッチング素子およびユニポーラ型スイッチング素子の各々に並列に接続される電圧クランプ部が設けられる場合がある。この場合、スイッチング素子をオフした際に、スイッチング素子から電圧クランプ部に電流が転流することにより、電圧クランプ部とユニポーラ型スイッチング素子間の寄生インダクタンスにサージ電圧が発生することが知られている。
【０００７】
また、サージ電圧と電圧クランプ部のクランプ電圧とが合わさった電圧が半導体スイッチング素子に印加されるので、半導体スイッチング素子が耐圧違反により破壊されないように、サージ電圧と電圧クランプ部のクランプ電圧との和が、半導体スイッチング素子の耐圧よりも小さい必要がある。したがって、サージ電圧が比較的大きい場合、クランプ電圧を比較的小さく設定する必要がある。
【０００８】
ここで、半導体スイッチング素子に発生するサージ電圧の大きさは、後にオフするスイッチング素子（電圧クランプ部に電流を転流させるスイッチング素子）の特性に依存し、後にオフするスイッチング素子のスイッチング速度が速いほど大きくなる。したがって、上記特許文献１のスイッチング素子を直流遮断器に適用し、電圧クランプ部を設けた場合では、スイッチング速度の遅いバイポーラ型スイッチング素子の後にスイッチング速度の速いユニポーラ型スイッチング素子がオフされるので、サージ電圧が大きくなる。このため、電圧クランプ部のクランプ電圧を小さく設定する必要がある。また、電圧クランプ部による限流時間は、電圧クランプ部のクランプ電圧が小さいほど長くなることが知られている。したがって、上記特許文献１において電圧クランプ部を設けた場合では、クランプ電圧を比較的小さくする必要があるため、電圧クランプ部による限流時間が長くなり、電流の遮断にかかる時間が長くなるという問題点がある。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、電圧クランプ部による限流時間が長くなることに起因して電流の遮断にかかる時間が長くなるのを抑制することができる直流遮断器を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、この発明の一の局面による直流遮断器は、直流電源と負荷との間に接続された直流遮断器であって、バイポーラ型スイッチング素子と、バイポーラ型スイッチング素子に並列に接続されるとともに、バイポーラ型スイッチング素子よりも高速にスイッチングするユニポーラ型スイッチング素子と、ユニポーラ型スイッチング素子およびバイポーラ型スイッチング素子の各々と並列に接続される電圧クランプ部と、を備え、ユニポーラ型スイッチング素子がオフされた後に、バイポーラ型スイッチング素子がオフされることによって、直流電流を遮断するように構成されている。
【００１１】
ここで、電圧クランプ部に発生するサージ電圧の大きさは、後にオフするスイッチング素子（電圧クランプ部に電流を転流させるスイッチング素子）の特性に依存し、後にオフするスイッチング素子のスイッチング速度が速いほど大きくなる。したがって、この発明の一の局面による直流遮断器では、上記のように、ユニポーラ型スイッチング素子がオフされた後に、ユニポーラ型スイッチング素子よりも低速にスイッチングするバイポーラ型スイッチング素子がオフされることによって、電圧クランプ部に発生するサージ電圧を比較的小さくすることができる。これにより、クランプ電圧を比較的大きく設定することができる。ここで、電圧クランプ部による限流時間は、電圧クランプ部のクランプ電圧が大きいほど短くなる。これにより、電圧クランプ部による限流時間が長くなることを抑制することができる。その結果、電圧クランプ部による限流時間が長くなることに起因して直流電流の遮断にかかる時間が長くなるのを抑制することができる。なお、限流とは、電圧クランプ部に流れる電流値を所定の値（たとえばゼロ）まで低下させることを意味する。
【００１２】
また、限流時間が長くなることを抑制することができるので、電圧クランプ部による消費エネルギーが大きくなるのを抑制することができる。その結果、電圧クランプ部の容量が大きくなるのを抑制することができる。
【００１３】
上記一の局面による直流遮断器において、好ましくは、ユニポーラ型スイッチング素子がオフされることによりユニポーラ型スイッチング素子に流れる電流値が所定の値になった後に、バイポーラ型スイッチング素子がオフされることによって、直流電流を遮断するように構成されている。このように構成すれば、ユニポーラ型スイッチング素子に比較的大きな電流が流れている状態でバイポーラ型スイッチング素子がオフされることを抑制することができる。その結果、ユニポーラ型スイッチング素子から電圧クランプ部に電流が転流するのを抑制することができるので、ユニポーラ型スイッチング素子に起因するサージ電圧が発生することをより確実に抑制することができる。
【００１４】
上記一の局面による直流遮断器において、好ましくは、ユニポーラ型スイッチング素子にオフする信号を送った後、予め設定された所定の時間後に、バイポーラ型スイッチング素子がオフされるように構成されている。このように構成すれば、ユニポーラ型スイッチング素子にオフする信号を送るタイミングに対して、バイポーラ型スイッチング素子を一定のタイミングでオフすることができる。その結果、バイポーラ型スイッチング素子をオフするタイミングの制御を容易に行うことができる。
【００１５】
上記ユニポーラ型スイッチング素子に流れる電流値がゼロになった後にバイポーラ型スイッチング素子がオフされる直流遮断器において、好ましくは、ユニポーラ型スイッチング素子に流れる電流値を検出する電流センサにより、ユニポーラ型スイッチング素子に流れる電流値がゼロになったことが検出された場合に、バイポーラ型スイッチング素子がオフされるように構成されている。このように構成すれば、確実に、ユニポーラ型スイッチング素子に流れる電流値がゼロになった後に、バイポーラ型スイッチング素子をオフすることができる。
【００１６】
上記一の局面による直流遮断器において、好ましくは、バイポーラ型スイッチング素子に逆並列に接続されている逆並列バイポーラ型スイッチング素子をさらに備え、ユニポーラ型スイッチング素子がオフされた後に、逆並列バイポーラ型スイッチング素子がオフされることによって、直流電流を遮断するように構成されている。このように構成すれば、バイポーラ型スイッチング素子および逆並列バイポーラ型スイッチング素子によって、直流電流の流れる向きに関わらず、電圧クランプ部による限流時間が長くなることに起因して直流電流の遮断にかかる時間が長くなるのを抑制することができる。
【００１７】
上記一の局面による直流遮断器において、好ましくは、ユニポーラ型スイッチング素子およびバイポーラ型スイッチング素子の両方がオンされることにより、直流電流を導通させるように構成されている。このように構成すれば、ユニポーラ型スイッチング素子およびバイポーラ型スイッチング素子のうちの一方をオンさせて直流電流を導通させる場合に比べて、直流電流の導通状態から遮断状態への移行の際に、ユニポーラ型スイッチング素子をオフした後にバイポーラ型スイッチング素子をオフする制御を容易に行うことができる。
【００１８】
上記一の局面による直流遮断器において、好ましくは、バイポーラ型スイッチング素子は、絶縁ゲート型バイポーラトランジスタを含み、ユニポーラ型スイッチング素子は、電界効果トランジスタを含む。ここで、電界効果トランジスタは、絶縁ゲート型バイポーラトランジスタに比べて高速にスイッチングする。したがって、電界効果トランジスタおよび絶縁ゲート型バイポーラトランジスタという比較的簡易な構造の素子を用いて、直流電流の遮断にかかる時間が長くなるのを抑制することができる。
【発明の効果】
【００１９】
本発明によれば、上記のように、電圧クランプ部による限流時間が長くなることに起因して電流の遮断にかかる時間が長くなるのを抑制することができる。
【図面の簡単な説明】
【００２０】
【図１】第１および第２実施形態による直流遮断器が配置される回路構成を示した図である。
【図２】第１実施形態による直流遮断器の構成を示した図である。
【図３】第１実施形態による直流遮断器においてユニポーラ型スイッチング素子がオフされた状態を説明するための図である。
【図４】第１実施形態による直流遮断器の各スイッチング素子がオフするタイミングを説明するための図である。
【図５】第１実施形態による直流遮断器においてユニポーラ型スイッチング素子およびバイポーラ型スイッチング素子がオフされた状態を説明するための図である。
【図６】第１実施形態による導通時の直流遮断器の状態を説明するための図である。
【図７】第１実施形態による直流遮断器におけるユニポーラ型スイッチング素子およびバイポーラ型スイッチング素子の負荷率と損失との関係を説明するための図である。
【図８】第２実施形態による直流遮断器の構成を示した図である。
【図９】第１実施形態の変形例による直流遮断器におけるユニポーラ型スイッチング素子をオフさせる方法を説明するための図である。
【発明を実施するための形態】
【００２１】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００２２】
［第１実施形態］
図１〜図７を参照して、第１実施形態による半導体直流遮断器１００の構成について説明する。なお、半導体直流遮断器１００は、特許請求の範囲の「直流遮断器」の一例である。
【００２３】
図１に示すように、半導体直流遮断器１００は、直流電源１０１と負荷１０２との間に接続されている。直流電源１０１は、たとえば、太陽光発電または燃料電池のように、直流電力を発電する装置である。また、直流電源１０１は、交流系統を整流した直流電源であってもよい。半導体直流遮断器１００は、直流電源１０１と負荷１０２との間に流れる直流電流を遮断するために設けられている。また、直流電源１０１と半導体直流遮断器１００との間には、回路の短絡電流を制限するために限流リアクトル１０３が設けられている。
【００２４】
（半導体直流遮断器の構成）
図２に示すように、半導体直流遮断器１００は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲート型バイポーラトランジスタ）１を備える。なお、ＩＧＢＴ１は、ダイオードが逆並列に接続されていてもよい。また、半導体直流遮断器１００は、ＩＧＢＴ１に並列に接続されているＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）２を備える。また、ＭＯＳＦＥＴ２は、ＩＧＢＴ１よりも高速にスイッチングする。なお、ＩＧＢＴ１およびＭＯＳＦＥＴ２は、それぞれ、特許請求の範囲の「バイポーラ型スイッチング素子」および「ユニポーラ型スイッチング素子」の一例である。
【００２５】
また、ＭＯＳＦＥＴ２のドレイン端子Ｄは限流リアクトル１０３（図１参照）に接続され、ＭＯＳＦＥＴ２のソース端子Ｓは負荷１０２（図１参照）に接続されている。
【００２６】
また、ＭＯＳＦＥＴ２は、Ｎチャネル型のＭＯＳＦＥＴである。なお、図示しないが、ＭＯＳＦＥＴ２は、内部に寄生ダイオードを有している。具体的には、ＭＯＳＦＥＴ２の寄生ダイオードは、ＭＯＳＦＥＴ２のオフ時に、ドレイン端子Ｄからソース端子Ｓへの電流を遮断するように機能する。なお、ＭＯＳＦＥＴ２は、Ｐチャネル型のＭＯＳＦＥＴであってもよい。
【００２７】
また、半導体直流遮断器１００は、ＩＧＢＴ１およびＭＯＳＦＥＴ２の各々と並列に接続されるＭＯＶ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｖａｒｉｓｔｏｒ）３を備える。ＭＯＶ３により回路上の磁気エネルギーを消費することによって、ＩＧＢＴ１およびＭＯＳＦＥＴ２のスイッチングのみにより磁気エネルギーを消費する場合に比べて、効果的に（大電流でも確実に）磁気エネルギーを消費することが可能である。なお、ＭＯＶ３は、特許請求の範囲の「電圧クランプ部」の一例である。
【００２８】
（半導体直流遮断器の動作）
次に、図３〜図７を参照して、半導体直流遮断器１００の動作について説明する。第１実施形態では、直流電流が直流電源１０１から負荷１０２に向って流れている場合について説明する。
【００２９】
（半導体直流遮断器の遮断時）
ここで、第１実施形態では、半導体直流遮断器１００は、ＭＯＳＦＥＴ２がオフされた後に、ＩＧＢＴ１がオフされることによって、直流電流を遮断するように構成されている。具体的には、図３に示すように、半導体直流遮断器１００の導通時においてＩＧＢＴ１およびＭＯＳＦＥＴ２の両方がオンしている状態（図６参照）から、まず、ＭＯＳＦＥＴ２がオフされる。この際、ＭＯＳＦＥＴ２に流れていた電流はＩＧＢＴ１に転流され、ＩＧＢＴ１にのみ電流（破線矢印参照）が流れている状態になる。
【００３０】
また、第１実施形態では、半導体直流遮断器１００は、ＭＯＳＦＥＴ２をオフし、ＭＯＳＦＥＴ２に流れる電流値がゼロになった後に、ＩＧＢＴ１をオフすることによって、直流電流を遮断するように構成されている。なお、ゼロは、特許請求の範囲の「所定の値」の一例である。
【００３１】
具体的には、図４に示すように、ＭＯＳＦＥＴ２にオフする信号を送った後、予め設定された時間Δｔ１（たとえば１μｓ）後に、ＩＧＢＴ１がオフされる。すなわち、ＭＯＳＦＥＴ２に（図示しない制御部から）オフ信号が送信されてから時間Δｔ１後に、ＩＧＢＴ１に（図示しない制御部から）オフ信号が自動的に送信される。時間Δｔ１は、ＭＯＳＦＥＴ２の特性に応じて、予め設定された値である。なお、図示しない制御部から各スイッチング素子（ＩＧＢＴ１およびＭＯＳＦＥＴ２）に同時にオフ信号が送信されるとともに、図示しない制御部と各スイッチング素子との間の回路によって、ＭＯＳＦＥＴ２にオフ信号が入力されるタイミングに対して、ＩＧＢＴ１にオフ信号が入力されるタイミングを遅らせてもよい。なお、時間Δｔ１は、特許請求の範囲の「所定の時間」の一例である。
【００３２】
詳細には、時間ｔ１において、ＭＯＳＦＥＴ２にオフ信号が送信される。そして、時間ｔ１から時間Δｔ２後の時間ｔ２において、ＭＯＳＦＥＴ２に流れる電流値がゼロになる。なお、時間ｔ１からｔ２までの間に、ＭＯＳＦＥＴ２からＩＧＢＴ１に電流が転流されるので、ＩＧＢＴ１の電流値は増大する。
【００３３】
また、時間ｔ２から時間Δｔ３後（時間ｔ１から時間Δｔ１後）の時間ｔ３において、ＩＧＢＴ１にオフ信号が送信される。そして、時間ｔ３から時間Δｔ４後の時間ｔ４においてＩＧＢＴ１に流れる電流値がゼロになる。なお、図４は概略的な図であり、電流波形の形状等は実際と異なる場合がある。
【００３４】
なお、図５に示すように、ＩＧＢＴ１にオフ信号が送信されたことにより、時間ｔ３（図４参照）から時間ｔ４（図４参照）の間にＩＧＢＴ１に流れていた電流はＭＯＶ３に転流（破線矢印参照）される。そして、ＭＯＶ３により、電流の限流動作が行われる。この限流動作において、ＭＯＶ３により回路上の磁気エネルギーが消費され、電流の遮断が行われる。
【００３５】
また、ＩＧＢＴ１がオフされてＭＯＶ３に電流が転流した際に、ＭＯＶ３に発生するサージ電圧値は、回路のインダクタンス（ＩＧＢＴ１とＭＯＶ３間の配線インダクタンス）と、ＩＧＢＴ１における電流の時間変化率との積となる。なお、ＭＯＶ３のクランプ電圧は、ＭＯＶ３に発生するサージ電圧と上記クランプ電圧との和が、スイッチング素子（ＩＧＢＴ１およびＭＯＳＦＥＴ２）の耐圧よりも小さくなるように設定されている。
【００３６】
また、ＭＯＶ３による限流動作に要する時間ｔ（電流値をゼロまで低下させるのに要する時間）は、下記の式（１）に示すように、回路のインダクタンス（Ｌ）と短絡時の最大電流（ｉｍａｘ）との積を、ＭＯＶ３のクランプ電圧（Ｖｃｌａｍｐ）と直流電源１０１の電圧（Ｖｄｃ）との差分で割った値となる。すなわち、ＭＯＶ３のクランプ電圧が大きいほど、限流動作に要する時間は短くなる。
【数１】
2019153976.tif 000003
【００３７】
なお、半導体直流遮断器１００では、スイッチング素子（ＩＧＢＴ１およびＭＯＳＦＥＴ２）の高速な（繰り返しの）スイッチングが不要であるので、スイッチング損失はほとんど無視できるほど小さい。
【００３８】
（半導体直流遮断器の導通時）
また、第１実施形態では、図６に示すように、半導体直流遮断器１００は、ＭＯＳＦＥＴ２およびＩＧＢＴ１の両方がオンされることにより、直流電流を導通させるように構成されている。なお、この場合、ＭＯＳＦＥＴ２およびＩＧＢＴ１には同じ大きさの電圧が印加されている。
【００３９】
図７において、各スイッチング素子の負荷率と損失との関係を図示する。なお、負荷率とは、スイッチング素子に定常的に流れる電流の大きさを意味する。また、損失の大きさは、電流と電圧との積の大きさで決定される。
【００４０】
図７に示すように、ＭＯＳＦＥＴ２の損失は、負荷率に対して２次関数的に変化する。また、ＩＧＢＴ１の損失は、負荷率に対して１次関数的に変化する。また、軽負荷の場合（負荷率がＬよりも小さい場合）では、ＭＯＳＦＥＴ２の損失はＩＧＢＴ１の損失よりも小さくなる。また、重負荷の場合（負荷率がＬよりも大きい場合）では、ＩＧＢＴ１の損失はＭＯＳＦＥＴ２の損失よりも小さくなる。両方の素子がオンされている間は、この２つのスイッチング素子の特性に応じて電流が分流される。
【００４１】
具体的には、軽負荷の場合においては、ＩＧＢＴ１よりもＭＯＳＦＥＴ２の損失が小さいので、ＭＯＳＦＥＴ２に比較的大きい電流が流れる。なお、ＩＧＢＴ１は、オンするのに必要な電圧がかかっていない場合、電流が流れない。この場合、ＭＯＳＦＥＴ２にのみ電流が流れる。また、ＩＧＢＴ１は複数のＩＧＢＴが並列接続されている構成でもよく、ＭＯＳＦＥＴ２は複数のＭＯＳＦＥＴが複数並列接続されている構成でもよい。ＩＧＢＴ１とＭＯＳＦＥＴ２の素子数により分流する割合を調整してもよい。
【００４２】
また、重負荷の場合においては、電流はＭＯＳＦＥＴ２とＩＧＢＴ１とに分流される。この場合、重負荷において特性の優れるＩＧＢＴ１に比較的大きい電流が流れる。これにより、軽負荷および重負荷の各々において、低損失な方の素子により多くの電流を流すことができるので、半導体直流遮断器１００の導通損失を低減することが可能である。
【００４３】
また、これにより、重負荷の場合でもＭＯＳＦＥＴ２に流れる電流値は比較的小さくなるので、ＭＯＳＦＥＴ２の抵抗値を比較的大きくすることが可能である。その結果、（ＭＯＳＦＥＴ２の抵抗値とＭＯＳＦＥＴ２のチップ面積とは反比例するので、）ＭＯＳＦＥＴ２のチップ面積が大きくなるのを抑制することが可能である。
【００４４】
（第１実施形態の効果）
第１実施形態では、以下のような効果を得ることができる。
【００４５】
第１実施形態では、上記のように、ＭＯＳＦＥＴ２がオフされた後に、ＩＧＢＴ１がオフされることによって、直流電流を遮断するように、半導体直流遮断器１００を構成する。ここで、ＭＯＶ３に発生するサージ電圧の大きさは、後にオフするスイッチング素子（ＭＯＶ３に電流を転流させるスイッチング素子）の特性に依存し、後にオフするスイッチング素子のスイッチング速度が速いほど大きくなる。したがって、ＭＯＳＦＥＴ２がオフされた後に、ＭＯＳＦＥＴ２よりも低速にスイッチングするＩＧＢＴ１がオフされることによって、ＭＯＶ３に発生するサージ電圧を比較的小さくすることができる。これにより、クランプ電圧を比較的大きく設定することができる。ここで、ＭＯＶ３による限流時間は、ＭＯＶ３のクランプ電圧が大きいほど短くなる。これにより、ＭＯＶ３による限流時間が長くなることを抑制することができる。その結果、ＭＯＶ３による限流時間が長くなることに起因して直流電流の遮断にかかる時間が長くなるのを抑制することができる。
【００４６】
また、限流時間が長くなることを抑制することができるので、ＭＯＶ３による消費エネルギーが大きくなるのを抑制することができる。その結果、ＭＯＶ３の容量が大きくなるのを抑制することができる。
【００４７】
また、電界効果トランジスタ（ＭＯＳＦＥＴ）および絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）という比較的簡易な構造の素子を用いて、直流電流の遮断にかかる時間が長くなるのを抑制することができる。
【００４８】
また、第１実施形態では、上記のように、ＭＯＳＦＥＴ２がオフされることによりＭＯＳＦＥＴ２に流れる電流値がゼロになった後に、ＩＧＢＴ１がオフされることによって、直流電流を遮断するように、半導体直流遮断器１００を構成する。これにより、ＭＯＳＦＥＴ２に電流が流れている状態でＩＧＢＴ１がオフされることを防止することができる。その結果、ＭＯＳＦＥＴ２からＭＯＶ３に電流が転流するのを抑制することができるので、ＭＯＳＦＥＴ２に起因するサージ電圧が発生することをより確実に抑制することができる。
【００４９】
また、第１実施形態では、上記のように、ＭＯＳＦＥＴ２にオフする信号を送った後、予め設定された時間Δｔ１後に、ＩＧＢＴ１がオフされるように、半導体直流遮断器１００を構成する。これにより、ＭＯＳＦＥＴ２にオフする信号を送るタイミングに対して、ＩＧＢＴ１を一定のタイミングでオフすることができる。その結果、ＩＧＢＴ１をオフするタイミングの制御を容易に行うことができる。
【００５０】
また、第１実施形態では、上記のように、ＭＯＳＦＥＴ２およびＩＧＢＴ１の両方がオンされることにより、直流電流を導通させるように、半導体直流遮断器１００を構成する。これにより、ＭＯＳＦＥＴ２およびＩＧＢＴ１のうちの一方をオンさせて直流電流を導通させる場合に比べて、直流電流の導通状態から遮断状態への移行の際に、ＭＯＳＦＥＴ２をオフした後にＩＧＢＴ１をオフする制御を容易に行うことができる。
【００５１】
［第２実施形態］
次に、図８を参照して、第２実施形態による半導体直流遮断器２００の構成について説明する。第２実施形態の半導体直流遮断器２００は、逆並列ＩＧＢＴ４を備える。なお、上記第１実施形態と同様の構成は、第１実施形態と同じ符号を付して図示するとともに説明を省略する。
【００５２】
（半導体直流遮断器の構成）
図８に示すように、半導体直流遮断器２００は、ＩＧＢＴ１１を備える。また、半導体直流遮断器２００は、ＩＧＢＴ１１と並列に接続されているＭＯＳＦＥＴ１２を備える。ＭＯＳＦＥＴ１２は、互いに直列に接続されているＭＯＳＦＥＴ１２ａおよびＭＯＳＦＥＴ１２ｂにより構成されている。また、ＭＯＳＦＥＴ１２ａおよびＭＯＳＦＥＴ１２ｂの各々は、Ｎチャネル型のＭＯＳＦＥＴである。ＭＯＳＦＥＴ１２ａおよびＭＯＳＦＥＴ１２ｂの各々は、Ｐチャネル型のＭＯＳＦＥＴであってもよい。なお、ＩＧＢＴ１１は、特許請求の範囲の「バイポーラ型スイッチング素子」の一例である。また、ＭＯＳＦＥＴ１２（ＭＯＳＦＥＴ１２ａおよびＭＯＳＦＥＴ１２ｂ）は、特許請求の範囲の「ユニポーラ型スイッチング素子」の一例である。
【００５３】
ＭＯＳＦＥＴ１２ａのドレイン端子Ｄａは限流リアクトル１０３（図１参照）に接続され、ＭＯＳＦＥＴ１２ｂのドレイン端子Ｄｂは負荷１０２（図１参照）に接続されている。また、ＭＯＳＦＥＴ１２ａのソース端子Ｓａと、ＭＯＳＦＥＴ１２ｂのソース端子Ｓｂとは接続されている。
【００５４】
なお、図示しないが、ＭＯＳＦＥＴ１２ａおよびＭＯＳＦＥＴ１２ｂの各々は、内部に寄生ダイオードを有している。具体的には、ＭＯＳＦＥＴ１２ａの寄生ダイオードは、ドレイン端子Ｄａからソース端子Ｓａへの電流を遮断するように機能する。また、ＭＯＳＦＥＴ１２ｂの寄生ダイオードは、ドレイン端子Ｄｂからソース端子Ｓｂへの電流を遮断するように機能する。
【００５５】
半導体直流遮断器２００は、ＩＧＢＴ１１に逆並列に接続されている逆並列ＩＧＢＴ４を備える。ＩＧＢＴ１１および逆並列ＩＧＢＴ４の各々は、逆バイアスに対して十分な耐圧を有する逆阻止ＩＧＢＴ素子である。なお、逆並列ＩＧＢＴ４は、特許請求の範囲の「逆並列バイポーラ型スイッチング素子」の一例である。
【００５６】
また、ＭＯＳＦＥＴ１２ａおよびＭＯＳＦＥＴ１２ｂの各々は、ＩＧＢＴ１１および逆並列ＩＧＢＴ４よりも高速にスイッチングする。
【００５７】
ここで、第２実施形態では、半導体直流遮断器２００は、ＭＯＳＦＥＴ１２ｂがオフされた後に、逆並列ＩＧＢＴ４がオフされることによって、直流電流を遮断するように構成されている。具体的には、半導体直流遮断器２００は、負荷１０２から直流電源１０１へ流れる直流電流を遮断する場合には、ＭＯＳＦＥＴ１２ｂがオフされた後に、逆並列ＩＧＢＴ４がオフされることによって、直流電流を遮断するように構成されている。また、半導体直流遮断器２００は、直流電源１０１（図１参照）から負荷１０２（図１参照）へ流れる直流電流を遮断する場合には、ＭＯＳＦＥＴ１２ａがオフされた後に、ＩＧＢＴ１１がオフされることによって、直流電流を遮断するように構成されている。
【００５８】
第２実施形態のその他の構成は、上記第１実施形態と同様である。
【００５９】
（第２実施形態の効果）
第２実施形態では、以下のような効果を得ることができる。
【００６０】
第２実施形態では、上記のように、ＭＯＳＦＥＴ１２ｂがオフされた後に、逆並列ＩＧＢＴ４がオフされることによって、直流電流を遮断するように、半導体直流遮断器２００を構成する。これにより、ＩＧＢＴ１１および逆並列ＩＧＢＴ４によって、直流電流の流れる向きに関わらず、ＭＯＶ３による限流時間が長くなることに起因して直流電流の遮断にかかる時間が長くなるのを抑制することができる。
【００６１】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００６２】
［変形例］
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
【００６３】
たとえば、上記第１実施形態では、ユニポーラ型スイッチング素子（ＭＯＳＦＥＴ２）にオフする信号を送った後に、予め設定された所定の時間（Δｔ１）後に、バイポーラ型スイッチング素子（ＩＧＢＴ１）がオフされる例を示したが、本発明はこれに限られない。たとえば、図９に示すように、半導体直流遮断器３００は、電流センサ１０４を用いてバイポーラ型スイッチング素子（ＩＧＢＴ１）をオフするように構成されていてもよい。
【００６４】
具体的には、電流センサ１０４は、ＭＯＳＦＥＴ２に流れる電流値を検出している。そして、半導体直流遮断器３００は、電流センサ１０４によりＭＯＳＦＥＴ２に流れる電流値がゼロになったことが検出された場合に、ＩＧＢＴ１がオフされるように構成されている。詳細には、電流センサ１０４により、ＭＯＳＦＥＴ２に流れる電流値がゼロになったことが検出された場合、図示しない制御部に信号が送信される。図示しない制御部は、上記信号を受信した場合、ＩＧＢＴ１にオフ信号を送信する。これにより、確実に、ＭＯＳＦＥＴ２に流れる電流値がゼロになった後に、ＩＧＢＴ１をオフすることができる。なお、第２実施形態の構成において、電流センサを用いた制御を行ってもよい。
【００６５】
また、上記第１および第２実施形態では、ユニポーラ型スイッチング素子（ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ１２）に流れる電流値がゼロになった後に、バイポーラ型スイッチング素子（ＩＧＢＴ１、ＩＧＢＴ１１）がオフされる例を示したが、本発明はこれに限られない。たとえば、ユニポーラ型スイッチング素子（ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ１２）に流れる電流値がゼロに近い所定の値になった後に、バイポーラ型スイッチング素子（ＩＧＢＴ１、ＩＧＢＴ１１）がオフされてもよい。
【００６６】
また、上記第１および第２実施形態では、バイポーラ型スイッチング素子が、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であり、ユニポーラ型スイッチング素子が、電界効果トランジスタ（ＭＯＳＦＥＴ）である例を示したが、本発明はこれに限られない。たとえば、バイポーラ型スイッチング素子が、ＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）またはＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）などであってもよい。また、たとえば、ユニポーラ型スイッチング素子が、ＳＩＴ（Ｓｔａｔｉｃ  Ｉｎｄｕｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
【００６７】
また、上記第１および第２実施形態では、電圧クランプ部として、ＭＯＶを用いる例を示したが、本発明はこれに限られない。たとえば、電圧クランプ部として、ツェナーダイオードを用いてもよい。
【００６８】
また、上記第１実施形態では、導通時において、ユニポーラ型スイッチング素子（ＭＯＳＦＥＴ２）およびバイポーラ型スイッチング素子（ＩＧＢＴ１）の両方をオンする例を示したが、本発明はこれに限られない。たとえば、導通時において、ユニポーラ型スイッチング素子（ＭＯＳＦＥＴ２）およびバイポーラ型スイッチング素子（ＩＧＢＴ１）のいずれか一方をオンさせてもよい。
【００６９】
また、上記第２実施形態では、バイポーラ型スイッチング素子（ＩＧＢＴ１１）と、逆並列バイポーラ型スイッチング素子（逆並列ＩＧＢＴ４）のみが並列に接続されている例を示したが、本発明はこれに限られない。バイポーラ型スイッチング素子とダイオード素子の直列回路と、逆並列バイポーラ型スイッチング素子とダイオード素子の直列回路とが、逆並列に接続されていてもよい。
【符号の説明】
【００７０】
１、１１  ＩＧＢＴ（バイポーラ型スイッチング素子）
２、１２、１２ａ、１２ｂ  ＭＯＳＦＥＴ（ユニポーラ型スイッチング素子）
３  ＭＯＶ（電圧クランプ部）
４  逆並列ＩＧＢＴ（逆並列バイポーラ型スイッチング素子）
１００、２００、３００  半導体直流遮断器（直流遮断器）
１０１  直流電源
１０２  負荷
１０４  電流センサ
Δｔ１  時間（所定の時間）
【図１】
2019153976.tif 000004
【図２】
2019153976.tif 000005
【図３】
2019153976.tif 000006
【図４】
2019153976.tif 000007
【図５】
2019153976.tif 000008
【図６】
2019153976.tif 000009
【図７】
2019153976.tif 000010
【図８】
2019153976.tif 000011
【図９】
2019153976.tif 000012