(57)【要約】【課題】ＵＳＢの信号の信号特性の改善を図れる回路装置等の提供。【解決手段】回路装置１０は、第１、第２物理層回路１１、１２と、ＵＳＢ規格の第１バスＢＳ１と第２バスＢＳ２の間の接続を第１期間においてオンにし第２期間においてオンにするバススイッチ回路４０と、第１バスＢＳ１、第１、第２物理層回路１１、１２、第２バスＢＳ２の転送経路でのパケットの転送処理を第２期間において行う処理回路２０を含む。バススイッチ回路４０は、一端が第１バスＢＳ１に接続され、第１期間においてオンになり、第２期間においてオフになる第１スイッチ回路４１と、一端が第２バスＢＳ２に接続され、第１期間においてオンになり、第２期間においてオフになる第２スイッチ回路４２と、一端が第１スイッチ回路４１の他端に接続され、他端が第２スイッチ回路４２の他端に接続される信号線ＬＣを含む。【選択図】図２
2019175309.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢ規格の第１バスが接続される第１物理層回路と、
前記ＵＳＢ規格の第２バスが接続される第２物理層回路と、
一端が前記第１バスに接続され、他端が前記第２バスに接続され、前記第１バスと前記第２バスとの間の接続を、第１期間においてオンにし、第２期間においてオフにするバススイッチ回路と、
前記第１バスから前記第１物理層回路を介して受信したパケットを前記第２物理層回路を介して前記第２バスに送信し、前記第２バスから前記第２物理層回路を介して受信したパケットを前記第１物理層回路を介して前記第１バスに送信する転送処理を、前記第２期間において行う処理回路と、
を含み、
前記バススイッチ回路は、
一端が前記第１バスに接続され、前記第１期間においてオンになり、前記第２期間においてオフになる第１スイッチ回路と、
一端が前記第２バスに接続され、前記第１期間においてオンになり、前記第２期間においてオフになる第２スイッチ回路と、
一端が前記第１スイッチ回路の他端に接続され、他端が前記第２スイッチ回路の他端に接続される信号線と、
を含むことを特徴とする回路装置。
【請求項２】
請求項１において、
前記回路装置の対向する第１辺、第２辺の中央線と、前記第１辺との間の領域を、第１領域とし、前記中央線と前記第２辺との間の領域を、第２領域としたときに、
前記第１物理層回路の第１のＨＳドライバーと、前記第１スイッチ回路とが、前記第１領域に配置され、
前記第２物理層回路の第２のＨＳドライバーと、前記第２スイッチ回路とが、前記第２領域に配置されることを特徴とする回路装置。
【請求項３】
請求項２において、
前記第１辺から前記第２辺へと向かう方向を第１方向とし、前記第１方向に直交する方向を第２方向としたときに、
前記第１スイッチ回路は、前記第１のＨＳドライバーの前記第２方向側に配置され、
前記第２スイッチ回路は、前記第２のＨＳドライバーの前記第２方向側に配置されることを特徴とする回路装置。
【請求項４】
請求項２において、
前記第１バスのＤＰ信号線が接続される第１端子と、
前記第１バスのＤＭ信号線が接続される第２端子と、
前記第２バスのＤＰ信号線が接続される第３端子と、
前記第２バスのＤＭ信号線が接続される第４端子と、
を含み、
前記第１辺から前記第２辺へと向かう方向を第１方向とし、前記第１方向の反対方向を第３方向としたときに、
前記第１スイッチ回路は、前記第１端子及び前記第２端子の前記第１方向側に配置され、
前記第２スイッチ回路は、前記第３端子及び前記第４端子の前記第３方向側に配置されることを特徴とする回路装置。
【請求項５】
請求項２において、
前記第１バスのＤＰ信号線が接続される第１端子と、
前記第１バスのＤＭ信号線が接続される第２端子と、
前記第２バスのＤＰ信号線が接続される第３端子と、
前記第２バスのＤＭ信号線が接続される第４端子と、
を含み、
前記第１スイッチ回路は、前記第１端子及び前記第２端子が配置される第１のＩ／Ｏ領域に配置され、
前記第２スイッチ回路は、前記第３端子及び前記第４端子が配置される第２のＩ／Ｏ領域に配置されることを特徴とする回路装置。
【請求項６】
請求項５において、
前記第１のＩ／Ｏ領域には、前記第１端子を有する第１のＩ／Ｏセルと、前記第２端子を有する第２のＩ／Ｏセルが配置され、
前記第２のＩ／Ｏ領域には、前記第３端子を有する第３のＩ／Ｏセルと、前記第４端子を有する第４のＩ／Ｏセルが配置され、
前記第１スイッチ回路は、前記第１のＩ／Ｏセルと前記第２のＩ／Ｏセルの間に配置され、
前記第２スイッチ回路は、前記第３のＩ／Ｏセルと前記第４のＩ／Ｏセルの間に配置されることを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１スイッチ回路と前記第２スイッチ回路を接続する前記信号線の配線幅は、前記第１バスと前記第１スイッチ回路を接続する信号線の配線幅、及び、前記第２バスと前記第２スイッチ回路とを接続する信号線の配線幅よりも大きいことを特徴とする回路装置。
【請求項８】
請求項１乃至６のいずれかにおいて、
前記第１スイッチ回路と前記第２スイッチ回路を接続する前記信号線の横断面での断面積は、前記第１バスと前記第１スイッチ回路を接続する信号線の横断面での断面積、及び、前記第２バスと前記第２スイッチ回路を接続する信号線の横断面での断面積よりも大きいことを特徴とする回路装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記第１スイッチ回路と前記第２スイッチ回路を接続する前記信号線は、第１金属配線層と、前記第１金属配線層の下層に設けられる第２金属配線層を含むことを特徴とする回路装置。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記第１バスと前記第２バスのモニター動作を行うバスモニター回路を含み、
前記バススイッチ回路は、
前記バスモニター回路でのモニター結果に基づいて、前記第１バスと前記第２バスとの間の前記接続をオン又はオフにすることを特徴とする回路装置。
【請求項１１】
請求項１乃至１０のいずれかに記載の前記回路装置と、
前記第１バスに接続される処理装置と、
を含むことを特徴とする電子機器。
【請求項１２】
請求項１乃至１０のいずれかに記載の前記回路装置と、
ケーブルと、
を含むことを特徴とするケーブルハーネス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、電子機器及びケーブルハーネス等に関する。
【背景技術】
【０００２】
従来より、ＵＳＢ（Universal Serial Bus）のデータ転送制御を実現する回路装置が知られている。このような回路装置の従来技術としては例えば特許文献１、２に開示される技術がある。例えば特許文献１には、ＨＳ（High Speed）モード用の送信回路の電流源のイネーブル制御信号を、パケットの送信開始タイミングの前のタイミングでアクティブにする技術が開示されている。特許文献２には、ＨＳモードからＦＳ（Full Speed）モードに切り替わった場合に、ＨＳモード用の高速クロックを生成するＰＬＬの自走動作をディスエーブルにする技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１３５３９７号公報
【特許文献２】特開２００２−１４１９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＵＳＢでは、ＨＳモード用の送信回路が物理層回路に設けられる。しかしながら、ＨＳモード用の送信回路の送信信号の信号経路には、寄生容量や寄生抵抗が存在するため、この寄生容量や寄生抵抗が原因となって、送信信号の信号特性が劣化してしまうという問題がある。例えばＵＳＢのホストとデバイスの間に設けられる回路装置においては、ホスト側の第１バスとデバイス側の第２バスとの間をバイパスする信号線の配線容量が、ＵＳＢの信号特性に悪影響を与える可能性がある。
【課題を解決するための手段】
【０００５】
本発明の一態様は、ＵＳＢ規格の第１バスが接続される第１物理層回路と、前記ＵＳＢ規格の第２バスが接続される第２物理層回路と、一端が前記第１バスに接続され、他端が前記第２バスに接続され、前記第１バスと前記第２バスとの間の接続を、第１期間においてオンにし、第２期間においてオフにするバススイッチ回路と、前記第１バスから前記第１物理層回路を介して受信したパケットを前記第２物理層回路を介して前記第２バスに送信し、前記第２バスから前記第２物理層回路を介して受信したパケットを前記第１物理層回路を介して前記第１バスに送信する転送処理を、前記第２期間において行う処理回路と、を含み、前記バススイッチ回路は、一端が前記第１バスに接続され、前記第１期間においてオンになり、前記第２期間においてオフになる第１スイッチ回路と、一端が前記第２バスに接続され、前記第１期間においてオンになり、前記第２期間においてオフになる第２スイッチ回路と、一端が前記第１スイッチ回路の他端に接続され、他端が前記第２スイッチ回路の他端に接続される信号線とを含む回路装置に関係する。
【０００６】
また本発明の一態様では、前記回路装置の対向する第１辺、第２辺の中央線と、前記第１辺との間の領域を、第１領域とし、前記中央線と前記第２辺との間の領域を、第２領域としたときに、前記第１物理層回路の第１のＨＳドライバーと、前記第１スイッチ回路とが、前記第１領域に配置され、前記第２物理層回路の第２のＨＳドライバーと、前記第２スイッチ回路とが、前記第２領域に配置されてもよい。
【０００７】
また本発明の一態様では、前記第１辺から前記第２辺へと向かう方向を第１方向とし、前記第１方向に直交する方向を第２方向としたときに、前記第１スイッチ回路は、前記第１のＨＳドライバーの前記第２方向側に配置され、前記第２スイッチ回路は、前記第２のＨＳドライバーの前記第２方向側に配置されてもよい。
【０００８】
また本発明の一態様では、前記第１バスのＤＰ信号線が接続される第１端子と、前記第１バスのＤＭ信号線が接続される第２端子と、前記第２バスのＤＰ信号線が接続される第３端子と、前記第２バスのＤＭ信号線が接続される第４端子と、を含み、前記第１辺から前記第２辺へと向かう方向を第１方向とし、前記第１方向の反対方向を第３方向としたときに、前記第１スイッチ回路は、前記第１端子及び前記第２端子の前記第１方向側に配置され、前記第２スイッチ回路は、前記第３端子及び前記第４端子の前記第３方向側に配置されてもよい。
【０００９】
また本発明の一態様では、前記第１バスのＤＰ信号線が接続される第１端子と、前記第１バスのＤＭ信号線が接続される第２端子と、前記第２バスのＤＰ信号線が接続される第３端子と、前記第２バスのＤＭ信号線が接続される第４端子と、を含み、前記第１スイッチ回路は、前記第１端子及び前記第２端子が配置される第１のＩ／Ｏ領域に配置され、前記第２スイッチ回路は、前記第３端子及び前記第４端子が配置される第２のＩ／Ｏ領域に配置されてもよい。
【００１０】
また本発明の一態様では、前記第１のＩ／Ｏ領域には、前記第１端子を有する第１のＩ／Ｏセルと、前記第２端子を有する第２のＩ／Ｏセルが配置され、前記第２のＩ／Ｏ領域には、前記第３端子を有する第３のＩ／Ｏセルと、前記第４端子を有する第４のＩ／Ｏセルが配置され、前記第１スイッチ回路は、前記第１のＩ／Ｏセルと前記第２のＩ／Ｏセルの間に配置され、前記第２スイッチ回路は、前記第３のＩ／Ｏセルと前記第４のＩ／Ｏセルの間に配置されてもよい。
【００１１】
また本発明の一態様では、前記第１スイッチ回路と前記第２スイッチ回路を接続する前記信号線の配線幅は、前記第１バスと前記第１スイッチ回路を接続する信号線の配線幅、及び、前記第２バスと前記第２スイッチ回路とを接続する信号線の配線幅よりも大きくてもよい。
【００１２】
また本発明の一態様では、前記第１スイッチ回路と前記第２スイッチ回路を接続する前記信号線の横断面での断面積は、前記第１バスと前記第１スイッチ回路を接続する信号線の横断面での断面積、及び、前記第２バスと前記第２スイッチ回路を接続する信号線の横断面での断面積よりも大きくてもよい。
【００１３】
また本発明の一態様では、前記第１スイッチ回路と前記第２スイッチ回路を接続する前記信号線は、第１金属配線層と、前記第１金属配線層の下層に設けられる第２金属配線層を含んでもよい。
【００１４】
また本発明の一態様では、前記第１バスと前記第２バスのモニター動作を行うバスモニター回路を含み、前記バススイッチ回路は、前記バスモニター回路でのモニター結果に基づいて、前記第１バスと前記第２バスとの間の前記接続をオン又はオフにしてもよい。
【００１５】
また本発明の他の態様は、上記に記載の前記回路装置と、前記第１バスに接続される処理装置と、を含む電子機器に関係する。
【００１６】
また本発明の他の態様は、上記に記載の前記回路装置と、ケーブルと、を含むケーブルハーネスに関係する。
【図面の簡単な説明】
【００１７】
【図１】送信信号の信号特性の劣化の問題についての説明図。
【図２】本実施形態の回路装置の構成例。
【図３】回路装置の詳細な構成例。
【図４】回路装置の具体的な構成例。
【図５】回路装置の動作説明図。
【図６】回路装置の動作説明図。
【図７】比較例の回路装置の構成例。
【図８】本実施形態の回路装置でのＵＳＢのアイパターンの例。
【図９】比較例の回路装置でのＵＳＢのアイパターンの例。
【図１０】物理層回路の構成例。
【図１１】ＨＳドライバーの構成例。
【図１２】回路装置のレイアウト配置例。
【図１３】物理層回路のレイアウト配置例。
【図１４】第１スイッチ回路の第１配置例。
【図１５】第２スイッチ回路の第１配置例。
【図１６】第１スイッチ回路の第２配置例。
【図１７】第２スイッチ回路の第２配置例。
【図１８】第１スイッチ回路の第３配置例。
【図１９】第２スイッチ回路の第３配置例。
【図２０】信号線の配線例。
【図２１】信号線の横断面図。
【図２２】信号線の横断面図。
【図２３】信号線の横断面図。
【図２４】回路装置の詳細な動作を説明する信号波形図。
【図２５】回路装置の詳細な動作を説明する信号波形図。
【図２６】回路装置の詳細な動作を説明する信号波形図。
【図２７】電子機器の構成例。
【図２８】ケーブルハーネスの構成例。
【発明を実施するための形態】
【００１８】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００１９】
１．送信信号の信号特性
図１を用いてＵＳＢでの送信信号の信号特性の劣化を説明する。図１は車載の電子機器のシステムの一例を示すものであり、ホストであるメインコントローラー２００にはＵＳＢ−ＨＵＢ２１０が接続される。例えばＵＳＢ−ＨＵＢ２１０のアップストリームポートがメインコントローラー２００に接続され、ダウンストリームポートには、ＳＤ２１１、ＢＴ２１２、ＤＳＲＣ２１３（Dedicated Short Range Communications）などのデバイスが接続される。ＳＤ２１１はＳＤカードの機器であり、ＢＴ２１２はブルートゥース（登録商標）の機器である。またケーブル２２４を有するケーブルハーネス２２０のＵＳＢレセプタクル２２６には、スマートフォンなどの携帯型端末装置２５０が接続される。メインコントローラー２００とＵＳＢレセプタクル２２６の間には、充電回路２２１、静電気保護回路２２２、短絡保護回路２２３などが設けられている。
【００２０】
図１では、ケーブル２２４は車内において例えば内装を避けて配線されるため、ケーブル長が非常に長くなり、寄生容量等が生じる。また充電回路２２１、静電気保護回路２２２、短絡保護回路２２３などの回路に起因する寄生容量等も生じる。これらの寄生容量等が原因となって、メインコントローラー２００が有するＵＳＢのＨＳの送信信号の信号特性が劣化する。一方、ＵＳＢの認証テストにおいては送信信号の波形がアイパターンの禁止領域と重ならないようにすることが要求される。ところが図１において車内で引き回されるケーブル２２４が長くなることなどにより、送信信号の信号品質が悪化すると、適正な信号転送を実現できなくなり、アイパターンのニアエンドの認証テストなどをパスできないなどの問題が生じる。
【００２１】
２．回路装置の構成例
図２に本実施形態の回路装置１０の構成例を示す。回路装置１０は、第１物理層回路１１と、第２物理層回路１２と、処理回路２０と、バススイッチ回路４０を含む。バススイッチ回路４０は第１スイッチ回路４１と第２スイッチ回路４２と信号線ＬＣを含む。なお回路装置１０は図２の構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００２２】
第１物理層回路１１にはＵＳＢ規格の第１バスＢＳ１が接続される。第２物理層回路１２にはＵＳＢ規格の第２バスＢＳ２が接続される。第１、第２物理層回路１１、１２の各々は、物理層のアナログ回路により構成される。物理層のアナログ回路は、例えばＨＳ、ＦＳ用の送信回路であるドライバー、ＨＳ、ＦＳ用の受信回路であるレシーバー、各種の検出回路、プルアップ抵抗回路などである。なお、ＵＳＢを介して受信したシリアルデータをパラレルデータに変換するシリアル／パラレル変換回路や、パラレルデータをシリアルデータに変換するパラレル／シリアル変換回路や、エラスティックバッファーや、ＮＲＺＩ回路などのリンク層に相当する回路は、処理回路２０に含まれる。ＵＳＢのトランシーバマクロセルのうちのリンク層等に相当する回路は処理回路２０に含まれ、送信回路、受信回路、検出回路等のアナログ回路が第１、第２物理層回路１１、１２に含まれる。
【００２３】
第１バスＢＳ１は例えばホスト側が接続されるバスであり、第２バスＢＳ２は例えばデバイス側が接続されるバスである。但し本実施形態はこのような接続構成に限定されるものではない。第１バスＢＳ１、第２バスＢＳ２は、差動信号を構成する第１、第２信号である信号ＤＰ（DataPlus）、信号ＤＭ（DataMinus）の信号線を含むＵＳＢ規格のバスである。第１バスＢＳ１、第２バスＢＳ２は電源ＶＢＵＳ、ＧＮＤの信号線を含むことができる。ＵＳＢ規格は広義には所与のデータ転送の規格である。
【００２４】
バススイッチ回路４０は、一端が第１バスＢＳ１に接続され、他端が第２バスＢＳ２に接続される。そして第１バスＢＳ１と第２バスＢＳ２との間の接続をオン又はオフにする。即ち、第１バスＢＳ１と第２バスＢＳ２を電気的に接続したり、電気的に非接続にする。第１バスＢＳ１と第２バスＢＳ２との間の接続をオン又はオフにするとは、例えば第１バスＢＳ１のＤＰ、ＤＭの信号線と第２バスＢＳ２のＤＰ、ＤＭの信号線の間に設けられるスイッチ素子などをオン又はオフにすることである。また本実施形態における回路間の接続やバス又は信号線と回路との接続は、電気的な接続である。電気的な接続とは、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は例えば信号線や能動素子等を介した接続であってもよい。
【００２５】
具体的には後述の図５に示すように、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２との間の接続を、第１期間Ｔ１においてオンにする。即ち、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２との間に設けられるスイッチ素子を有し、第１期間Ｔ１において、当該スイッチ素子がオンになる。これにより、第１バスＢＳ１に接続されるメインコントローラー２００と第２バスＢＳ２に接続されるペリフェラルデバイス２６０とが、ＵＳＢのバスにより直接にＵＳＢの信号転送を行うことが可能になる。なおスイッチ素子としては例えば信号ＤＰ用のスイッチ素子と信号ＤＭ用のスイッチ素子が設けられる。またメインコントローラー２００、ペリフェラルデバイス２６０は広義には第１装置、第２装置である。また後述の図６に示すように、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２との間の接続を、第２期間Ｔ２においてオフにする。即ち、第２期間Ｔ２において、第１バスＢＳ１と第２バスＢＳ２との間に設けられるスイッチ素子がオフになる。処理回路２０は、この第２期間Ｔ２において、下述する転送処理を行うことになる。
【００２６】
処理回路２０は、転送処理や各種の制御処理を行う回路であり、ゲートアレイなどの自動配置配線によるロジック回路などにより実現できる。なお処理回路２０をＣＰＵ、ＭＰＵ等のプロセッサーにより実現してもよい。そして処理回路２０は、第１バスＢＳ１から第１物理層回路１１を介して受信したパケットを第２物理層回路１２を介して第２バスＢＳ２に送信し、第２バスＢＳ２から第２物理層回路１２を介して受信したパケットを第１物理層回路１１を介して第１バスＢＳ１に送信する転送処理を、第２期間Ｔ２において行う。例えば少なくとも第２期間Ｔ２の一部において当該転送処理を行う。例えば第１バスＢＳ１側から第２バスＢＳ２側に、或いは第２バスＢＳ２側から第１バスＢＳ１側に、パケットフォーマットを変更することなくパケットを転送する。このとき処理回路２０は、当該転送処理において、所定の信号処理を行う。所定の信号処理は、パケット転送のための信号処理であり、受信したパケットのリピートパケットを転送するための信号処理である。例えば処理回路２０は、所定の信号処理として、所定パケットのビットの再同期化処理を行う。例えばパケットの受信の際には、回路装置１０で生成されたクロック信号に基づいてパケットの各ビットをサンプリングする。パケットの送信の際には、回路装置１０で生成されたクロック信号に同期してパケットの各ビットを送信する。処理回路２０を経由した図６の転送経路ＴＲ２でパケット転送を行う際に、処理回路２０が所定の信号処理を行うことで、ＵＳＢの送信信号の信号特性の劣化を改善した高品質な信号転送を実現できるようになる。
【００２７】
そして図２では、バススイッチ回路４０は、第１スイッチ回路４１と第２スイッチ回路４２と信号線ＬＣを含む。第１スイッチ回路４１は、一端が第１バスＢＳ１に接続され、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。第１スイッチ回路４１は、例えば信号ＤＰ用の第１スイッチ素子と信号ＤＭ用の第２スイッチ素子により構成される。第１スイッチ素子は、一端が第１バスＢＳ１のＤＰ信号線に接続され、他端が信号線ＬＣのＤＰ信号線に接続される。第２スイッチ素子は、一端が第１バスＢＳ１のＤＭ信号線に接続され、他端が信号線ＬＣのＤＭ信号線に接続される。これらの第１、第２スイッチ素子は、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。
【００２８】
第２スイッチ回路４２は、一端が第２バスＢＳ２に接続され、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。第２スイッチ回路４２は、例えば信号ＤＰ用の第３スイッチ素子と信号ＤＭ用の第４スイッチ素子により構成される。第３スイッチ素子は、一端が第２バスＢＳ２のＤＰ信号線に接続され、他端が信号線ＬＣのＤＰ信号線に接続される。第４スイッチ素子は、一端が第２バスＢＳ２のＤＭ信号線に接続され、他端が信号線ＬＣのＤＭ信号線に接続される。これらの第３、第４スイッチ素子は、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。
【００２９】
第１スイッチ回路４１を構成する第１、第２スイッチ素子や第２スイッチ回路４２を構成する第３、第４スイッチ素子は、例えばトランスファーゲートにより構成してもよいが、Ｎ型のトランジスターにより構成することが望ましい。例えばＭＯＳトランジスターにより構成する。このようにすればトランジスターのドレイン容量やソース容量に起因する寄生容量を低減できる。また回路装置１０に、チャージポンプ用のクロック信号に基づきチャージポンプ動作を行うチャージポンプ回路を有するスイッチ信号生成回路を設けてもよい。そしてスイッチ信号生成回路が、チャージポンプ回路により昇圧された昇圧電源電圧に基づいてスイッチ信号を生成して、バススイッチ回路４０に供給する。例えばバススイッチ回路４０の第１〜第４スイッチ素子のオン、オフ制御を、昇圧電源電圧に基づき生成されたスイッチ信号を用いて行う。このように昇圧電源電圧に基づくスイッチ信号を用いれば、バススイッチ回路４０のスイッチ素子を構成するトランジスターのオン抵抗を下げることが可能になり、当該スイッチ素子を適切にオン又はオフにすることが可能になる。この場合にチャージポンプ回路は、第１バスＢＳ１と第２バスＢＳ２の接続がオンであるときにチャージポンプ動作を行うと共に、第１バスＢＳ１と第２バスＢＳ２の接続がオフであるときにもチャージポンプ動作を行うようにする。このようにすれば、例えば図６の第２期間Ｔ２から図５の第１期間Ｔ１に切り替わった際に、チャージポンプ回路の長い起動時間がタイムラグとなって、適正な昇圧電圧レベルのスイッチ信号を供給できなくなってしまう事態を防止できる。またチャージポンプ回路は、第１期間Ｔ１において、第１周波数のクロック信号に基づきチャージポンプ動作を行い、第２期間Ｔ２において、第１周波数よりも低い第２周波数のクロック信号に基づきチャージポンプ動作を行う。このようにすれば、第１期間Ｔ１では、適切に昇圧された昇圧電源電圧に基づくスイッチ信号をバススイッチ回路４０に供給でき、第２期間Ｔ２においては、チャージポンプ動作に起因するスイッチノイズを低減できるようになる。
【００３０】
信号線ＬＣは、一端が第１スイッチ回路４１の他端に接続され、他端が第２スイッチ回路４２の他端に接続される。信号線ＬＣは第１バスＢＳ１と第２バスＢＳ２の間のバイパス信号線と言うことができる。例えば信号線ＬＣはＤＰ信号線を有し、このＤＰ信号線は、第１スイッチ回路４１を介して第１バスＢＳ１のＤＰ信号線に接続され、第２スイッチ回路４２を介して第２バスＢＳ２のＤＰ信号線に接続される。また信号線ＬＣはＤＭ信号線を有し、このＤＭ信号線は、第１スイッチ回路４１を介して第１バスＢＳ１のＤＭ信号線に接続され、第２スイッチ回路４２を介して第２バスＢＳ２のＤＭ信号線に接続される。
【００３１】
以上のように本実施形態では、バススイッチ回路４０は、第１バスＢＳ１と第２バスＢＳ２の間の接続を、第１期間Ｔ１においてオンにし、第２期間Ｔ２においてオフにする。そして第２期間Ｔ２では、第１物理層回路１１、処理回路２０、第２物理層回路１２を介した転送経路ＴＲ２でのパケット転送が行われる。こうすることでＵＳＢの送信信号の信号特性の劣化を改善した高品質な信号転送を実現できる。
【００３２】
そして本実施形態では、第１バスＢＳ１と第２バスＢＳ２を電気的に接続又は非接続にするバススイッチ回路４０に対して、第１スイッチ回路４１、第２スイッチ回路４２を設けている。そして第１スイッチ回路４１は、一端が第１バスＢＳ１に接続され、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。また第２スイッチ回路４２は、一端が第２バスＢＳ２に接続され、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。そして第１スイッチ回路４１と第２スイッチ回路４２の間には信号線ＬＣが設けられており、信号線ＬＣの一端が第１スイッチ回路４１の他端に接続され、信号線ＬＣの他端が第２スイッチ回路の他端に接続される。このようにすることで、第１期間Ｔ１においては、第１スイッチ回路４１及び第２スイッチ回路４２がオンになることで、第１バスＢＳ１と第２バスＢＳ２とが電気的に接続されるようになる。一方、第２期間Ｔ２においては、第１スイッチ回路４１及び第２スイッチ回路４２がオフになることで、第１バスＢＳ１と第２バスＢＳ２とが電気的に非接続になる。これにより第１バスＢＳ１と第２バスＢＳ２との間の接続を、第１期間Ｔ１においてオンにし、第２期間Ｔ２においてオフにするバススイッチ回路４０を実現できる。
【００３３】
また本実施形態によれば、このようにバススイッチ回路４０に２つのスイッチ回路を設けることで、配線容量に起因する寄生容量を低減できる。例えばバススイッチ回路４０に第１スイッチ回路４１及び第２スイッチ回路４２を設けることで、バススイッチ回路４０と第１バスＢＳ１、第２バスＢＳ２を接続する第１信号線、第２信号線の配線長を短くできる。これにより、これらの信号線の配線容量に起因する寄生容量を低減できる。例えばバススイッチ回路４０による接続がオフになる第２期間Ｔ２においては、後述するように高速なＨＳ通信が行われる。従って、第１バスＢＳ１、第２バスＢＳ２とバススイッチ回路４０を接続する第１、第２信号線の配線容量が大きくなると、ＨＳ通信に悪影響を及ぼしてしまう。
【００３４】
この点、本実施形態によれば、バススイッチ回路４０に第１スイッチ回路４１、第２スイッチ回路４２を設けているため、上述の第１信号線、第２信号線が短くなるように第１、第２スイッチ回路４１、４２をレイアウト配置することが可能になる。これにより第１信号線、第２信号線の配線容量を減らすことができ、これらの配線容量が、第２期間Ｔ２でのＨＳ通信に及ぼす悪影響を低減できる。また第１、第２信号線の配線長が短くなることで、その分だけ信号線ＬＣの配線長が長くなり、信号線ＬＣの配線容量が増えてしまう。しかしながら、高速なＨＳ通信が行われる第２期間Ｔ２においては、第１、第２スイッチ回路４１、４２がオフになることで、第１バスＢＳ１、第２バスＢＳ２から信号線ＬＣが電気的に切り離される。従って、信号線ＬＣの配線長が長くなり、信号線ＬＣの配線容量が増えてしまっても、大きな問題は生じない。従って、本実施形態の回路装置１０によれば、第１バスＢＳ１、第２バスＢＳ２とバススイッチ回路４０を接続する第１、第２信号線の配線容量を減らすことができ、この配線容量等を原因とする信号特性の劣化を防止できるようになる。
【００３５】
図３に回路装置１０の詳細な構成例を示す。図３では、回路装置１０はバスモニター回路３０を含む。バスモニター回路３０は、第１バスＢＳ１と第２バスＢＳ２のモニター動作を行う。例えば第１バスＢＳ１、第２バスＢＳ２の少なくとも一方の状態を監視するモニター動作を行う。具体的にはバスモニター回路３０は第１、第２物理層回路１１、１２を用いて第１バスＢＳ１、第２バスＢＳ２のモニター動作を行う。即ち、第１物理層回路１１からの信号や第２物理層回路１２からの信号に基づいて、第１バスＢＳ１や第２バスＢＳ２の状態を監視するモニター動作を行う。そしてバススイッチ回路４０は、バスモニター回路３０でのモニター結果に基づいて、第１バスＢＳ１と第２バスＢＳ２の間の接続をオン又はオフにする。例えばバススイッチ回路４０は、バスモニター回路３０でのモニター結果に基づいて、第１バスＢＳ１と第２バスＢＳ２の間の接続を第１期間Ｔ１においてオンにし、第２期間Ｔ２においてオフにする。そして処理回路２０は、第２期間Ｔ２において図６に示す転送処理を行う。これにより、パケットのビットの再同期化処理等の所定の信号処理が、処理回路２０により実行される。即ちパケットのリピート処理が実行される。これによりＵＳＢの送信信号の信号特性の劣化を改善した高品質な信号転送を実現できる。
【００３６】
また図３では、第１物理層回路１１は第１のＨＳドライバーＨＳＤ１を含み、第２物理層回路１２は第２のＨＳドライバーＨＳＤ２を含む。なお説明の簡素化のために第１のＨＳドライバーＨＳＤ１、第２のＨＳドライバーＨＳＤ２を、適宜、単にＨＳドライバーＨＳＤ１、ＨＳドライバーＨＳＤ２と記載する。ＨＳドライバーＨＳＤ１、ＨＳＤ２は、ＨＳモード用の送信回路であり、電流駆動によりＵＳＢのＤＰ信号線、ＤＭ信号線を駆動する。ＨＳドライバーＨＳＤ１、ＨＳＤ２は、一端が定電流回路に接続され、他端がＤＰ信号線、ＤＭ信号線の各々に接続される第１スイッチ素子、第２スイッチ素子を含む。また一端が定電流回路に接続され、他端がＶＳＳ線に接続される第３スイッチ素子を含んでもよい。
【００３７】
また図３の回路装置１０は、第１バスＢＳ１のＤＰ信号線ＬＰ１が接続される第１端子ＴＰ１と、第１バスＢＳ１のＤＭ信号線ＬＭ１が接続される第２端子ＴＭ１を含む。また第２バスＢＳ２のＤＰ信号線ＬＰ２が接続される第３端子ＴＰ２と、第２バスのＤＭ信号線ＬＭ２が接続される第４端子ＴＭ２を含む。なお説明の簡素化のために第１端子ＴＰ１、第２端子ＴＭ１、第３端子ＴＰ２、第４端子ＴＭ２を、各々、適宜、単に端子ＴＰ１、端子ＴＭ１、端子ＴＰ２、端子ＴＭ２と記載する。端子ＴＰ１、ＴＭ１、ＴＰ２、ＴＭ２は回路装置１０の例えばパッドである。端子ＴＰ１、ＴＭ１は、回路装置１０のＩＮＴポートであるポートＰＴ１側の端子である。端子ＴＰ２、ＴＭ２は、回路装置１０のＥＸＴポートであるポートＰＴ２側の端子である。後述の図１２に示すように、ポートＰＴ１は、回路装置１０の対向する２つの辺のうちの一方の辺に配置され、ポートＰＴ２は他方の辺に配置される。第１物理層回路１１や、バススイッチ回路４０の一端は、ポートＰＴ１の端子ＴＰ１、ＴＭ１を介して第１バスＢＳ１に接続される。第２物理層回路１２や、バススイッチ回路４０の他端は、ポートＰＴ２の端子ＴＰ２、ＴＭ２を介して第２バスＢＳ２に接続される。
【００３８】
バススイッチ回路４０は、第１スイッチ回路４１と第２スイッチ回路４２と信号線ＬＣ１、ＬＣ２を含む。信号線ＬＣ１、ＬＣ２は図２の信号線ＬＣに対応し、信号線ＬＣ１はＤＰ信号線であり、信号線ＬＣ２はＤＭ信号線である。ＣＰ１は信号線ＬＣ１の寄生容量となる配線容量である。ＣＰ２は信号線ＬＣ２の寄生容量となる配線容量である。第１スイッチ回路４１の一端は、信号線ＬＡ１、ＬＡ２、端子ＴＰ１、ＴＭ１を介して第１バスＢＳ１に接続される。第２スイッチ回路４２の一端は、信号線ＬＢ１、ＬＢ２、端子ＴＰ２、ＴＭ２を介して第２バスＢＳ２に接続される。そして第１スイッチ回路４１の他端は、信号線ＬＣ１、ＬＣ２を介して第２スイッチ回路４２の他端に接続される。ここで信号線ＬＡ１は、第１スイッチ回路４１と端子ＴＰ１とを接続するＤＰ信号線であり、信号線ＬＡ２は、第１スイッチ回路４１と端子ＴＭ１とを接続するＤＭ信号線である。信号線ＬＢ１は、第２スイッチ回路４２と端子ＴＰ２とを接続するＤＰ信号線であり、信号線ＬＢ２は、第２スイッチ回路４２と端子ＴＭ２とを接続するＤＭ信号線である。
【００３９】
具体的には、第１スイッチ回路４１は、一端が第１バスＢＳ１のＤＰ信号線ＬＰ１に接続される第１スイッチ素子と、一端が第１バスＢＳ１のＤＭ信号線ＬＭ１に接続される第２スイッチ素子を有する。具体的には、第１スイッチ素子の一端は、信号線ＬＡ１、端子ＴＰ１を介して第１バスＢＳ１のＤＰ信号線ＬＰ１に接続される。第２スイッチ素子の一端は、信号線ＬＡ２、端子ＴＭ１を介して第１バスＢＳ１のＤＭ信号線ＬＭ１に接続される。そして信号線ＬＣのＤＰ信号線である信号線ＬＣ１は、第１スイッチ素子の他端に接続され、信号線ＬＣのＤＭ信号線である信号線ＬＣ２は、第２スイッチ素子の他端に接続される。また第２スイッチ回路４２は、一端が第２バスＢＳ２のＤＰ信号線ＬＰ２に接続される第３スイッチ素子と、一端が第２バスＢＳ２のＤＭ信号線ＬＭ２に接続される第４スイッチ素子を有する。具体的には、第３スイッチ素子の一端は、信号線ＬＢ１、端子ＴＰ２を介して第２バスＢＳ２のＤＰ信号線ＬＰ２に接続される。第４スイッチ素子の一端は、信号線ＬＢ２、端子ＴＭ２を介して第２バスＢＳ２のＤＭ信号線ＬＭ２に接続される。
【００４０】
図４は回路装置１０の具体的な構成例である。図４では回路装置１０が、基準電流回路１３、クロック信号生成回路５０、電源回路６０を更に含んでいる。基準電流回路１３は、第１、第２物理層回路１１、１２で用いられる基準電流を生成するための回路であり、外付け部品である抵抗ＲＲを用いて基準電流を生成する。クロック信号生成回路５０は、回路装置１０で用いられる各種のクロック信号を生成する回路であり、発振回路５２、ＰＬＬ回路５４を含む。発振回路５２には、外付け部品である発振子ＸＴＡＬやキャパシターＣＣ１、ＣＣ２が接続される。発振子ＸＴＡＬは水晶振動子等により実現される。そして発振回路５２は、発振子ＸＴＡＬの発振動作を行って、発振信号に基づくクロック信号を生成する。ＰＬＬ回路５４は、生成されたクロック信号に基づいて、多相のクロック信号を生成する。電源回路６０は、外部電源電圧が供給されて、回路装置１０で用いられる各種の電源電圧を生成する。具体的には電源回路６０のレギュレーター６２が外部電源電圧のレギュレートを行って、外部電源電圧よりも低電圧の電源電圧を生成して、回路装置１０の各回路ブロックに供給する。
【００４１】
処理回路２０は、リンク層回路２２、リピーターロジック回路２４などを含む。リンク層回路２２は、リンク層に相当する処理を行う回路である。リンク層回路２２は、例えばＵＳＢにより受信したシリアルデータをパラレルデータに変換するシリアル／パラレル変換処理や、パラレルデータを送信用のシリアルデータに変換するパラレル／シリアル変換処理や、ＮＲＺＩの符号化や復号化のための処理などを行う。リピーターロジック回路２４は、第１バスＢＳ１側から受信したパケットを第２バスＢＳ２側に送信し、第２バスＢＳ２側から受信したパケットを第１バスＢＳ１側に送信するためのロジック処理を行う。例えば、受信したパケットの各ビットはクロック信号を用いてサンプリングされ、サンプリングにより得られたシリアルデータがパラレルデータに変換される。そして、ＮＲＺＩなどの各種のロジック処理が行われた後のパラレルデータが、シリアルデータに変換されて、回路装置１０内のクロック信号に同期して送信される。このようにすることで、パケットのビットの再同期化処理（リシンクロナイズ）などの所定の信号処理が実現される。
【００４２】
図５、図６は本実施形態の回路装置１０の動作説明図である。図５に示すように、第１期間Ｔ１では、バススイッチ回路４０は第１バスＢＳ１と第２バスＢＳ２の間の接続をオンにする。例えばバスモニター回路３０からのスイッチング制御信号がアクティブになることで、ＤＰ、ＤＭの信号線の各々に対応して設けられたスイッチ素子がオンになり、第１バスＢＳ１と第２バスＢＳ２が電気的に接続される。これにより、第１バスＢＳ１に接続されるメインコントローラー２００と、第２バスＢＳ２に接続されるペリフェラルデバイス２６０は、第１バスＢＳ１、バススイッチ回路４０、第２バスＢＳ２の転送経路ＴＲ１において、ＵＳＢの信号転送を行うことが可能になる。即ち、信号ＤＰ、ＤＭを用いた信号転送が可能になる。一方、図６に示すように、第１期間Ｔ１の後の第２期間Ｔ２では、バススイッチ回路４０は第１バスＢＳ１と第２バスＢＳ２の間の接続をオフにする。例えばバスモニター回路３０からのスイッチング制御信号が非アクティブになることで、信号ＤＰ、ＤＭの各々に対応して設けられたスイッチ素子がオフになり、第１バスＢＳ１と第２バスＢＳ２が電気的に非接続になる。そして処理回路２０は、この第２期間Ｔ２において、第１バスＢＳ１と第２バスＢＳ２の間で第１、第２物理層回路１１、１２を介してパケットを転送する転送処理を行う。即ち転送経路ＴＲ２でのパケットの転送処理が行われる。例えば第２期間Ｔ２において、バスモニター回路３０からの転送処理の指示信号がアクティブになることで、処理回路２０は転送経路ＴＲ２でのパケットの転送処理を開始する。この転送処理では、パケットのビットの再同期化処理などの所定の信号処理が行われて、信号品質の改善が実現される。
【００４３】
以上のように本実施形態では、第１バスＢＳ１と第２バスＢＳ２の間で第１、第２物理層回路１１、１２を介したパケット転送を行う処理回路２０と、バスをモニターするバスモニター回路３０と、モニター結果に基づき第１バスＢＳ１と第２バスＢＳ２の間の接続のオン、オフを行うバススイッチ回路４０が設けられる。このようにすれば、例えば第１バスＢＳ１、第２バスＢＳ２での信号の信号特性が劣化している場合にも、図６の転送経路ＴＲ２でのパケットのビットの再同期化処理などの所定の信号処理により、信号特性の劣化を改善できるようになる。
【００４４】
例えば図１のようにケーブル２２４が長かったり、大きな寄生容量や寄生抵抗が転送経路に存在したりする場合には、信号特性が大きく劣化してしまい、適正な信号転送を実現できないという問題がある。この点、メインコントローラー２００と、ペリフェラルデバイス２６０である携帯型端末装置２５０との間に本実施形態の回路装置１０を配置すれば、劣化した信号特性を改善できるようになる。従って、メインコントローラー２００と携帯型端末装置２５０との間での適正な信号転送を実現できるようになる。
【００４５】
また本実施形態では、バスモニター回路３０により第１バスＢＳ１、第２バスＢＳ２の状態がモニターされ、モニター結果に基づいて、バススイッチ回路４０により第１バスＢＳ１と第２バスＢＳ２の間の接続のオン、オフが行われる。従って、例えばＨＳモードによる高速なパケット転送が行われる前の第１期間Ｔ１において、図５に示すようにバススイッチ回路４０により第１バスＢＳ１と第２バスＢＳ２を電気的に接続できるようになる。これにより、この第１期間Ｔ１においては、メインコントローラー２００とペリフェラルデバイス２６０との間で、信号ＤＰ、ＤＭを用いた信号転送を行うことが可能になり、ＨＳモードのパケット転送の前段階での種々のやり取りが可能になる。そして第２期間Ｔ２では、図６に示すように、第１バスＢＳ１と第２バスＢＳ２の間の接続がオフになり、転送経路ＴＲ２でのＨＳモードのパケット転送が行われるようになる。そして、このパケット転送の際には、パケットのビットの再同期化が行われるため、図１で説明したような信号特性の劣化が改善された高品質のパケット転送を実現できる。
【００４６】
なお、図１に示すＵＳＢ−ＨＵＢ２１０は、ＵＳＢ規格のプロダクトＩＤやベンダーＩＤを有している。これに対して本実施形態の回路装置１０はこのようなプロダクトＩＤやベンダーＩＤを有しておらず、この点において本実施形態の回路装置１０はＵＳＢ−ＨＵＢ２１０とは異なる。
【００４７】
また信号特性の劣化を改善する回路装置として、信号ＤＰ、ＤＭの振幅調整や開口調整をアナログ回路により行うリドライバーと呼ばれる回路装置もある。しかしながら、リドライバーは、図６の転送経路ＴＲ２のようなパケット転送を行うものではないため、劣化した信号の信号特性を再同期化処理により改善することはできず、この点において本実施形態の回路装置１０とは異なる。
【００４８】
また図５、図６のペリフェラルデバイス２６０は、ＣａｒＰｌａｙやＵＳＢのＯＴＧ（On-The-GO）のように、ホストの役割とデバイスの役割を交換できるものであってもよい。例えば図１の携帯型端末装置２５０が、ＣａｒＰｌａｙ等を行うことが可能なペリフェラルデバイス２６０であったとする。この場合に、メインコントローラー２００とペリフェラルデバイス２６０の間に、信号特性の劣化の改善のためのＵＳＢ−ＨＵＢを配置する手法も考えられる。しかしながら、ペリフェラルデバイス２６０がホストになった場合には、ＵＳＢ−ＨＵＢのダウンストリームポートに、ホストであるペリフェラルデバイス２６０が接続されることになってしまい、適正なパケット転送を実現できないという問題がある。この点、本実施形態の回路装置１０は、ＵＳＢ−ＨＵＢとは異なり、例えば図５、図６の第２バスＢＳ２に接続されるペリフェラルデバイス２６０の役割が、ホストに切り替わった場合にも、これに対応できるという利点がある。例えばホストやデバイスの役割についての切替処理や設定処理は、第１期間Ｔ１において行えばよい。そして、ペリフェラルデバイス２６０の役割がホスト又はデバイスに決定した後に、第２期間Ｔ２において図６に示すような転送経路ＴＲ２でのパケット転送を行えばよい。従って本実施形態の手法によれば、ペリフェラルデバイス２６０がＣａｒＰｌａｙ等のデバイスであっても、適正なパケット転送を実現できるという利点がある。
【００４９】
３．スイッチ回路
以上に説明した本実施形態の回路装置１０を、例えば図１のメインコントローラー２００とＵＳＢレセプタクル２２６の間の経路に配置することで、ＨＳの送信波形の振幅が減衰したりジッターが増えるというような信号特性の劣化を防止できるようになる。しかしながら、回路装置１０のＩＮＴポートであるポートＰＴ１とＥＸＴポートであるポートＰＴ２の間に、バススイッチ回路４０を設ける構成では、バススイッチ回路４０の経路に配線される信号線の配線容量が原因で、信号特性が劣化する問題があることが判明した。以下、この問題点について説明する。図７はこの問題点を説明するための本実施形態の比較例の構成例である。
【００５０】
図７の比較例では、バススイッチ回路４０に対して１つのスイッチ回路４３だけが設けられている。そして第１バスＢＳ１側のポートＰＴ１の端子ＴＰ１、ＴＭ１は、信号線ＬＡ１、ＬＡ２を介してスイッチ回路４３の一端に接続されている。ＣＰ３、ＣＰ４はこの信号線ＬＡ１、ＬＡ２の寄生容量となる配線容量である。また第２バスＢＳ２側のポートＰＴ２の端子ＴＰ２、ＴＭ２は、信号線ＬＢ１、ＬＢ２を介してスイッチ回路４３の他端に接続されている。ＣＰ５、ＣＰ６はこの信号線ＬＢ１、ＬＢ２の寄生容量となる配線容量である。この比較例の構成では、スイッチ回路４３の一端側の入力容量に加えて、信号線ＬＡ１、ＬＡ２の配線容量ＣＰ３、ＣＰ４が、第１物理層回路１１の入力容量として付加されてしまう。このため第１物理層回路１１の入力容量が増加してしまう。またスイッチ回路４３の他端側の入力容量に加えて、信号線ＬＢ１、ＬＢ２の配線容量ＣＰ５、ＣＰ６が、第２物理層回路１２の入力容量として付加されてしまう。このため第２物理層回路１２の入力容量が増加してしまう。このように第１、第２物理層回路１１、１２の入力容量が増加してしまうと、図６の第２期間Ｔ２でのＨＳのパケット転送において、ＨＳの送信波形の信号特性が劣化するという問題が発生する。
【００５１】
例えば図１のメインコントローラー２００とＵＳＢレセプタクル２２６の間の経路に回路装置１０を配置した場合、メインコントローラー２００が送信したパケットについては、回路装置１０は、ポートＰＴ１において受信して、そのリピートパケットをポートＰＴ２から送信する。また携帯型端末装置２５０が送信したパケットについては、回路装置１０は、ポートＰＴ２において受信して、そのリピートパケットをポートＰＴ１から送信する。そして後述する図１２に示すように、ポートＰＴ１、ポートＰＴ２は回路装置１０の対向する辺に配置することが望ましい。例えば図１２では、第１バスＢＳ１側のポートＰＴ１は、回路装置１０の第１辺ＳＤ１に配置され、第２バスＢＳ２側のポートＰＴ２は、回路装置１０の第１辺ＳＤ１に対向する第２辺ＳＤ２に配置されている。従って、回路装置１０のＩＣチップ上でのポートＰＴ１とポートＰＴ２の間の距離が長くなり、信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線長も長くなるため、配線容量ＣＰ３、ＣＰ４、ＣＰ５、ＣＰ６も大きくなってしまう。特にポートＰＴ１、ＰＴ２間での配線抵抗を低くするために、信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線幅を太くすると、配線容量ＣＰ３〜ＣＰ６が更に増加する。この結果、容量値が大きな配線容量ＣＰ３〜ＣＰ６が、第１物理層回路１１、第２物理層回路１２の入力容量に付加されて、当該入力容量が増加することで、ＨＳの送信波形の信号特性が劣化してしまう。一方、配線容量を低くするために、信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線幅を細くし、寄生成分を無くすためにカップリングを避けて配線すると、配線の自由度が損なわれ、且つ、配線抵抗が上昇することでチャープ信号の電圧が大きく変動するなどの問題を招く。
【００５２】
そこで本実施形態では、ポートＰＴ１とポートＰＴ２の間に配置されるバススイッチ回路４０のスイッチ回路を分岐して設ける。具体的には図２、図３に示すようにバススイッチ回路４０に第１スイッチ回路４１、第２スイッチ回路４２を設けて、両者を信号線ＬＣにより接続する。そして後述の図１２で説明するように、第１スイッチ回路４１をポートＰＴ１の下方に配置する。また第２スイッチ回路４２をポートＰＴ２の下方に配置する。そして図５の第１期間Ｔ１では、ＬＳ／ＦＳ信号系のトランザクションを、オンになったバススイッチ回路４０の第１、第２スイッチ回路４１、４２を介して、転送経路ＴＲ１で通過させる。一方、図６の第２期間Ｔ２では、バススイッチ回路４０の第１、第２スイッチ回路４１、４２をオフにして、処理回路２０を介した転送経路ＴＲ２でＨＳのパケットをリピートして転送する構成を採用する。なお図１２では、ポートＰＴ１、ＰＴ２の下方に第１スイッチ回路４１、第２スイッチ回路４２を配置しているが、ポートＰＴ１の端子ＴＰ１、ＴＭ１の直ぐ近くに第１スイッチ回路４１を配置し、ポートＰＴ２の端子ＴＰ２、ＴＭ２の直ぐ近くに第２スイッチ回路４２を配置してもよい。こうすることで信号ＤＰ、ＤＭの負荷の対称性を遵守ことも可能になる。
【００５３】
以上の本実施形態の回路装置１０によれば、後述の図２４で詳細に説明する低速のＬＳ／ＦＳの信号の転送時には、第１スイッチ回路４１、第２スイッチ回路４２の両方をオンにしてトランザクションを通過させる。このとき、第１スイッチ回路４１と第２スイッチ回路４２の間の信号線ＬＣの配線容量による遅延が、信号転送に影響を及ぼすが、ＬＳ／ＦＳ信号は低速であるため遅延の影響は十分に無視できる。一方、高速のＨＳの信号転送時には、第１スイッチ回路４１と第２スイッチ回路４２の両方がオフになる。これにより、オフになった第１、第２スイッチ回路４１、４２により、信号線ＬＣをＵＳＢのポートＰＴ１、ＰＴ２から電気的に切り離すことが可能になる。即ち図１２のように回路装置１０の第１辺ＳＤ１から対向する第２辺ＳＤ２に亘って長い距離で信号線ＬＣが配線された場合にも、ポートＰＴ１、ＰＴ２から信号線ＬＣを電気的に切り離すことができる。従って、信号線ＬＣの配線容量の支配成分がＵＳＢのポートＰＴ１、ＰＴ２でのＨＳ通信に影響しなくなるため、ＵＳＢのアイパターンへの悪影響も無くすことができる。そして信号線ＬＣに関しては、ＨＳ通信における配線容量の影響を気にする必要がなくなるため、信号線ＬＣの配線幅や周辺回路とのカップリング容量についての配慮の必要が無くなる。従って、レイアウト設計の自由度を確保でき、信号線ＬＣの配線抵抗を下げるようなレイアウト配線が可能になる。
【００５４】
図８、図９は、ＵＳＢの認証テストにおけるアイパターンの例である。図８は本実施形態の回路装置１０によるアイパターンの例であり、図９は図７の比較例でのアイパターンの例である。ここで、ＡＥは信号ＤＰ、ＤＭの波形の禁止領域を示すものであり、この禁止領域ＡＥはＵＳＢの規格で定められている。ＵＳＢでは、信号ＤＰ、ＤＭの波形がこの禁止領域ＡＥと重ならないようにすることが要求される。図７の比較例の構成では、信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線容量が原因となって、信号ＤＰ、ＤＭの立ち上がり波形が鈍ってしまい、図９に示すように信号ＤＰ、ＤＭの波形が禁止領域ＡＥに重なってしまう事態が生じる。これに対して本実施形態の回路装置１０によれば、ＨＳ通信時に信号線ＬＣをＵＳＢのポートＰＴ１、ＰＴ２から電気的に遮断することで、図８に示すように信号ＤＰ、ＤＭの波形が禁止領域ＡＥに重ならないようになり、比較例に比べてＨＳ通信時の信号特性を大幅に向上できる。即ち、信号線ＬＣをＵＳＢのポートＰＴ１、ＰＴ２から電気的に遮断することで、回路装置１０において長い距離に亘って配線される信号線ＬＣの配線容量が、ポートＰＴ１、ＰＴ２の入力容量として付加されないようになる。この結果、図８に示すように、信号ＤＰ、ＤＭの波形の鈍りを、図９に比べて大幅に改善することができ、ＵＳＢのアイパターンの認証テストを容易にパスできるようになる。
【００５５】
このように本実施形態の回路装置１０によれば、バススイッチ回路４０の経路での配線容量の大部分を、ＨＳの通信時に電気的に切断することが可能になり、図８に示すようにＨＳ通信時の信号波形の鈍りを抑制できる。またバススイッチ回路４０の経路での信号線ＬＣを、ＨＳ通信時に電気的に遮断することで、信号線ＬＣの配線の自由度が向上し、信号線ＬＣの配線抵抗を下げるように配線幅等を設定可能になる。即ち、寄生容量をあまり気にせずに配線が可能になり、レイアウト設計の自由度を向上できる。これにより、後述するチャープ信号等の信号特性を改善できるようになる。
【００５６】
４．レイアウト配置
次に本実施形態のレイアウト配置手法について説明する。まず物理層回路やＨＳドライバーの回路構成について説明する。図１０は物理層回路の構成例である。ここでは第１物理層回路１１及び第２物理層回路１２を物理層回路と総称する。物理層回路は、プルアップ抵抗Ｒｐｕ、スイッチ素子ＳＷ＿Ｒｐｕ、ＳＷ＿Ｄｍ、プルダウン抵抗Ｒｐｄ１、Ｒｐｄ２を含む。スイッチ素子ＳＷ＿Ｒｐｕは制御信号Ｒｐｕ＿Ｅｎａｂｌｅに基づいてオン又はオフにされる。これによりプルアップ動作が実現される。また物理層回路は、ＨＳ用の送信回路であるＨＳドライバーＨＳＤと、ＬＳ／ＦＳ用の送信回路であるＬＳ／ＦＳのドライバーＬＳＤと、抵抗Ｒｓ１、Ｒｓ２を含む。ＨＳドライバーＨＳＤは、電流駆動を行うカレントドライバーであり、ＬＳ／ＦＳのドライバーＬＳＤは、電圧駆動を行う電圧ドライバーである。ＨＳターミネーションの際には、ドライバーＬＳＤがＬレベルを出力することで、抵抗Ｒｓ１、Ｒｓ２が４５Ωの終端抵抗として機能するようになる。ＨＳターミネーションを無効にする場合には、ドライバーＬＳＤの出力がハイインピーダンス状態になる。なお、ＬＳ／ＦＳのドライバーＬＳＤとしては、例えばＬＳドライバーとＦＳドライバーとを別個に設けることができる。
【００５７】
また物理層回路は、ＨＳ用の差動の受信回路であるＨＳレシーバーＨＳＲと、スケルチの検出回路であるトランスミッションエンベロープディテクターＳＱＬと、ＬＳ／ＦＳ用の差動の受信回路であるレシーバーＬＳＲと、切断検出回路であるディスコネクションエンベロープディテクターＤＩＳと、シングルエンドの受信回路であるシングルエンドレシーバーＤＰ＿ＳＥＲ、ＤＭ＿ＳＥＲを含む。
【００５８】
そして本実施形態では物理層回路を構成するアナログ回路からの信号に基づいて、バスモニター回路３０でのバスのモニター動作が行われる。具体的には図１０に示すように、例えばＨＳレシーバーＨＳＲ、スケルチ用のトランスミッションエンベロープディテクターＳＱＬ、ＬＳ／ＦＳのレシーバーＬＳＲ、切断検出用のディスコネクションエンベロープディテクターＤＩＳ、或いはシングルエンドレシーバーＤＰ＿ＳＥＲ、ＤＭ＿ＳＥＲからの信号に基づいて、バスモニター回路３０はバスのモニター動作を行う。即ち、これらのアナログ回路からの信号に基づいて、デバイスチャープＫ、ホストチャープＫ／Ｊ、アイドル、リセット、サスペンド、レジューム、ＳＥ０、Ｊ、Ｋ、バスリセット、或いはＨＳ切断などのバスの各状態を、バスモニター回路３０はモニターできる。そしてバスモニター回路３０は、モニター結果に基づいて、バススイッチ回路４０の接続をオン又はオフにする制御を行ったり、処理回路２０の転送処理をオン又はオフにする制御を行う。こうすることで、バスの状態を適切に判断した適正なバススイッチ回路４０のスイッチ制御や処理回路２０の転送制御を実現できるようになる。
【００５９】
図１１はＨＳドライバーＨＳＤの構成例である。このＨＳドライバーＨＳＤは、図３のＨＳドライバーＨＳＤ１、ＨＳＤ２に対応する。ＨＳドライバーＨＳＤは、ＤＰ用のスイッチ素子ＳＷ１と、ＤＭ用のスイッチ素子ＳＷ２を含む。またＶＳＳ用のスイッチ素子ＳＷ３を更に含むことができる。スイッチ素子ＳＷ１は、定電流回路１１０からの電流ＩＨＳが供給されるノードＮＤと、信号ＤＰの端子ＴＰとの間に設けられ、制御信号ＧＣ１に基づいて、オン、オフ制御される。スイッチ素子ＳＷ２は、ノードＮＤと信号ＤＭの端子ＴＭとの間に設けられ、制御信号ＧＣ２に基づいて、オン、オフ制御される。スイッチ素子ＳＷ３は、ノードＮＤとＶＳＳの端子ＴＳとの間に設けられ、制御信号ＧＣ３に基づいて、オン、オフ制御される。定電流回路１１０はＶＤＤのノードとノードＮＤとの間に設けられ、電流制御回路１２０より電流値が設定される電流ＩＨＳを供給する。なお端子ＴＰは図３や後述の図１２の端子ＴＰ１、ＴＰ２に対応し、端子ＴＭは端子ＴＭ１、ＴＭ２に対応し、端子ＴＳは端子ＴＳ１、ＴＳ２に対応する。
【００６０】
図１１のＨＳドライバーＨＳＤは、定電流回路１１０からの電流ＩＨＳにより、スイッチ素子ＳＷ１又はスイッチ素子ＳＷ２を介して、ＵＳＢのバスのＤＰ信号線、ＤＭ信号線を電流駆動する。具体的には制御信号ＧＣ１がアクティブになると、スイッチ素子ＳＷ１がオンになり、定電流回路１１０からの電流ＩＨＳがスイッチ素子ＳＷ１を介してＤＰ信号線側に流れる。制御信号ＧＣ２がアクティブになると、スイッチ素子ＳＷ２がオンになり、定電流回路１１０からの電流ＩＨＳがスイッチ素子ＳＷ２を介してＤＭ信号線側に流れる。ここでＤＰ信号線、ＤＭ信号線には終端抵抗が接続される。従って制御信号ＧＣ１がアクティブになり、制御信号ＧＣ２が非アクティブになると、信号ＤＰの電圧が４００ｍＶで、信号ＤＭの電圧が０ＶになるＪステートが生成される。制御信号ＧＣ１が非アクティブになり、制御信号ＧＣ２がアクティブになると、信号ＤＰの電圧が０Ｖで、信号ＤＭの電圧が４００ｍＶになるＫステートが生成される。このように制御信号ＧＣ１、ＧＣ２によりＵＳＢのバスステートをＪステート又はＫステートにすることで、ＵＳＢを介したデータ転送が可能になる。なお、ＨＳの送信期間以外の期間では、制御信号ＧＣ３がアクティブになることで、定電流回路１１０からの電流ＩＨＳがスイッチ素子ＳＷ３を介してＶＳＳ側に流れる。
【００６１】
図１２に本実施形態の回路装置１０のレイアウト配置例を示す。図１２は、回路装置１０の半導体の基板に直交する方向の平面視で見た平面図であり、回路素子形成面側の平面図である。この平面視において回路装置１０は第１辺ＳＤ１、第２辺ＳＤ２、第３辺ＳＤ３、第４辺ＳＤ４を有する。なお説明の簡素化のために第１辺ＳＤ１、第２辺ＳＤ２、第３辺ＳＤ３、第４辺ＳＤ４を、適宜、単に辺ＳＤ１、辺ＳＤ２、辺ＳＤ３、辺ＳＤ４と記載する。辺ＳＤ２は辺ＳＤ１に対向する辺である。例えば辺ＳＤ１から辺ＳＤ２へと向かう方向を第１方向ＤＲ１とすると、辺ＳＤ２は、辺ＳＤ１の第１方向ＤＲ１側に位置して辺ＳＤ１に対向する辺である。辺ＳＤ４は辺ＳＤ３に対向する辺である。例えば辺ＳＤ３から辺ＳＤ４へと向かう方向を第２方向ＤＲ２とすると、辺ＳＤ４は、辺ＳＤ３の第２方向ＤＲ２側に位置して辺ＳＤ３に対向する辺である。また辺ＳＤ３、ＳＤ４は辺ＳＤ１、ＳＤ２に直交する方向の辺である。なお図１２では第１方向ＤＲ１の反対方向を第３方向ＤＲ３とし、第２方向ＤＲ２の反対方向を第４方向ＤＲ４としている。また説明の簡素化のために第１方向ＤＲ１、第２方向ＤＲ２、第３方向ＤＲ３、第４方向ＤＲ４を、適宜、単に方向ＤＲ１、方向ＤＲ２、方向ＤＲ３、方向ＤＲ４と記載する。
【００６２】
図１２に示すように回路装置１０は、コア回路領域と、Ｉ／Ｏセルが配置されるＩ／Ｏ領域を有する。コア回路領域には回路装置１０の各回路が配置される。具体的にはコア回路領域には、各回路を構成するトランジスター等のアクティブ素子や抵抗、キャパシター等の受動素子などの回路素子と、回路素子間を接続する信号線が配置される。例えばアナログ回路の領域には、図４の基準電流回路１３、発振回路５２、ＰＬＬ回路５４、電源回路６０などが配置される。ロジック回路の領域には処理回路２０、バスモニター回路３０などが配置される。具体的にはゲートアレイなどの自動配置配線により形成されたロジック回路が配置される。第１物理層回路１１、第２物理層回路１２の領域には、図１０で説明した物理層回路の各回路が配置される。例えば第１物理層回路１１の領域にはＨＳドライバーＨＳＤ１などが配置され、第２物理層回路１２の領域にはＨＳドライバーＨＳＤ２などが配置される。
【００６３】
そして第１物理層回路１１の方向ＤＲ２側（第２方向側）には、第１スイッチ回路４１が配置され、第１物理層回路１１のＨＳドライバーＨＳＤ１と第１スイッチ回路４１は信号線ＬＡにより接続される。信号線ＬＡは図３の信号線ＬＡ１、ＬＡ２に対応する。また第２物理層回路１２の方向ＤＲ２側には、第２スイッチ回路４２が配置され、第２物理層回路１２のＨＳドライバーＨＳＤ２と第２スイッチ回路４２は信号線ＬＢにより接続される。信号線ＬＢは図３の信号線ＬＢ１、ＬＢ２に対応する。そして第１スイッチ回路４１と第２スイッチ回路４２は、方向ＤＲ１に沿って配線される信号線ＬＣにより接続される。
【００６４】
また回路装置１０の辺ＳＤ１に沿った第１のＩ／Ｏ領域ＲＩ１には、ポートＰＴ１の端子ＴＰ１、ＴＭ１、ＴＳ１が配置される。回路装置１０の辺ＳＤ２に沿った第２のＩ／Ｏ領域ＲＩ２には、ポートＰＴ２の端子ＴＰ２、ＴＭ２、ＴＳ２が配置される。なお説明の簡素化のために第１のＩ／Ｏ領域ＲＩ１、第２のＩ／Ｏ領域ＲＩ２を、適宜、単にＩ／Ｏ領域ＲＩ１、Ｉ／Ｏ領域ＲＩ２と記載する。端子ＴＰ１、ＴＰ２は図１１の端子ＴＰに対応し、端子ＴＭ１、ＴＭ２は端子ＴＭに対応し、端子ＴＳ１、ＴＳ２は端子ＴＳに対応する。そして端子ＴＰ１、ＴＭ１、ＴＳ１の方向ＤＲ１側（第１方向側）にＨＳドライバーＨＳＤ１が配置される。即ち、ＨＳドライバーＨＳＤ１と端子ＴＰ１、ＴＭ１、ＴＳ１とがショートパスで接続されるように、端子ＴＰ１、ＴＭ１、ＴＳ１の近くにＨＳドライバーＨＳＤ１が配置される。また端子ＴＰ２、ＴＭ２、ＴＳ２の方向ＤＲ３側（第３方向側）にＨＳドライバーＨＳＤ２が配置される。即ち、ＨＳドライバーＨＳＤ２と端子ＴＰ２、ＴＭ２、ＴＳ２とがショートパスで接続されるように、端子ＴＰ２、ＴＭ２、ＴＳ２の近くにＨＳドライバーＨＳＤ２が配置される。
【００６５】
ここで図１２に示すように、回路装置１０の対向する辺ＳＤ１、辺ＳＤ２の中央線ＬＸと、辺ＳＤ１との間の領域を、第１領域ＲＧ１とし、中央線ＬＸと辺ＳＤ２との間の領域を、第２領域ＲＧ２とする。これらの第１領域ＲＧ１、第２領域ＲＧ２は、回路装置１０の回路素子形成面を平面視で見た場合の領域である。中央線ＬＸは、辺ＳＤ１及び辺ＳＤ２に例えば平行な線であり、辺ＳＤ１と辺ＳＤ２の間の例えば中心線である。中央線ＬＸは仮想的な区画線である。そして第１領域ＲＧ１は、中央線ＬＸの方向ＤＲ３側（第３方向側）の領域であり、第２領域ＲＧ２は、中央線ＬＸの方向ＤＲ１側の領域である。なお中央線ＬＸは、辺ＳＤ１、辺ＳＤ２から等距離にある仮想線であるが、本発明の課題を解決できる範囲において、辺ＳＤ１、辺ＳＤ２からの距離が厳密に等距離でない仮想線を含む概念である。
【００６６】
そして図１２では、第１物理層回路１１のＨＳドライバーＨＳＤ１と、第１スイッチ回路４１とが、第１領域ＲＧ１に配置される。またポートＰＴ１の端子ＴＰ１、ＴＭ１、ＴＳ１も第１領域ＲＧ１に配置される。また第２物理層回路１２のＨＳドライバーＨＳＤ２と、第２スイッチ回路４２とが、第２領域ＲＧ２に配置される。またポートＰＴ２の端子ＴＰ２、ＴＭ２、ＴＳ２も第２領域ＲＧ２に配置される。具体的には図１２では第１物理層回路１１と第２物理層回路１２が、中央線ＬＸを対称軸として線対称に配置される。ＨＳドライバーＨＳＤ１とＨＳドライバーＨＳＤ２も、例えば中央線ＬＸを対称軸として線対称に配置される。第１スイッチ回路４１と第２スイッチ回路４２も、例えば中央線ＬＸを対称軸として線対称に配置される。例えば各回路の回路パターンが中央線ＬＸを対称軸として線対称になるように各回路が配置される。また端子ＴＰ１、ＴＭ１、ＴＳ１と端子ＴＰ２、ＴＭ２、ＴＳ２も、中央線ＬＸを対称軸として線対称に配置される。なお本発明では、線対称に配置されるとは、幾何学的線対称の位置に配置されることを意味することの他、本発明の課題を解決できる範囲において、厳密な幾何的対象位置からはずれる位置も含む。以降の記載においても、同様である。
【００６７】
このように本実施形態では、中央線ＬＸで区画される第１領域ＲＧ１及び第２領域ＲＧ２のうち、第１領域ＲＧ１に第１物理層回路１１及び第１スイッチ回路４１が配置され、第２領域ＲＧ２に第２物理層回路１２及び第２スイッチ回路４２が配置される。このようにすれば、第１物理層回路１１と第１スイッチ回路４１とが同じ第１領域ＲＧ１に配置されるため、第１物理層回路１１の近くに第１スイッチ回路４１を配置できるようになる。これにより第１物理層回路１１と第１スイッチ回路４１とを、図３の信号線ＬＡ１、ＬＡ２に対応する信号線ＬＡを用いてショートパスで接続できるようになる。このようにすれば、信号線ＬＡの長さを短くすることができ、信号線ＬＡの配線容量が小さくなるため、信号線ＬＡの配線容量が付加されることによる第１物理層回路１１の入力容量の増加を、最小限にすることができる。これにより第１物理層回路１１でのＨＳ通信時の信号特性を改善できるようになる。また本実施形態では第２物理層回路１２と第２スイッチ回路４２とが同じ第２領域ＲＧ２に配置されるため、第２物理層回路１２の近くに第２スイッチ回路４２を配置できる。これにより第２物理層回路１２と第２スイッチ回路４２とを、図３の信号線ＬＢ１、ＬＢ２に対応する信号線ＬＢを用いてショートパスで接続できるようになる。このようにすれば、信号線ＬＢの長さを短くすることができ、信号線ＬＢの配線容量が小さくなるため、信号線ＬＢの配線容量が付加されることによる第２物理層回路１２の入力容量の増加を、最小限にすることができる。この結果、第２物理層回路１２でのＨＳ通信時の信号特性を改善できるようになる。
【００６８】
また図１２では、第１スイッチ回路４１は、ＨＳドライバーＨＳＤ１の方向ＤＲ２側（第２方向側）に配置され、第２スイッチ回路４２は、ＨＳドライバーＨＳＤ２の方向ＤＲ２側に配置される。例えばＨＳドライバーＨＳＤ１の方向ＤＲ２側には信号線ＬＡが配線される。例えば方向ＤＲ２に沿って信号線ＬＡが配線され、この信号線ＬＡが第１スイッチ回路４１に接続される。またＨＳドライバーＨＳＤ２の方向ＤＲ２側には信号線ＬＢが配線される。例えば方向ＤＲ２に沿って信号線ＬＢが配線され、この信号線ＬＢが第２スイッチ回路４２に接続される。そして第１スイッチ回路４１と第２スイッチ回路４２は、方向ＤＲ１に沿った信号線ＬＣにより接続される。
【００６９】
このように図１２では、ＨＳドライバーＨＳＤ１の方向ＤＲ２側に第１スイッチ回路４１が配置され、ＨＳドライバーＨＳＤ２の方向ＤＲ２側に第２スイッチ回路４２が配置される。そして方向ＤＲ２に直交する方向ＤＲ１に沿って、第１スイッチ回路４１と第２スイッチ回路４２を接続する信号線ＬＣが配線される。このようにすればポートＰＴ１と第１スイッチ回路４１を接続する信号線ＬＡや、ポートＰＴ２と第２スイッチ回路４２を接続する信号線ＬＢの配線長を短くできる。これにより、信号線ＬＡ、ＬＢの配線容量を小さくでき、この配線容量を原因としてＨＳドライバーＨＳＤ１、ＨＳＤ２に付加される容量の増加を最小限にできる。従ってＨＳドライバーＨＳＤ１、ＨＳＤ２により行われるＨＳ通信の信号特性の改善を図れる。例えば図１２から明らかなように、第１スイッチ回路４１と第２スイッチ回路４２を接続する信号線ＬＣの配線長を長くすることで、第１スイッチ回路４１をＨＳドライバーＨＳＤ１に近づけ、第２スイッチ回路４２をＨＳドライバーＨＳＤ２に近づけることが可能になる。これにより信号線ＬＡ、ＬＢの配線長を短くでき、ＨＳ通信時の信号特性の改善を図れる。この場合に信号線ＬＣの配線長が長くなることで、信号線ＬＣの寄生容量である配線容量が大きくなってしまう。しかしながら、前述したようにＨＳ通信の際には、第１、第２スイッチ回路４１、４２により、信号線ＬＣとＵＳＢのポートＰＴ１、ＰＴ２とは電気的に遮断される。従って、信号線ＬＣの配線容量が大きくなっても、ＨＳ通信時の信号特性を劣化させることがないという利点がある。
【００７０】
図１３は第１物理層回路１１の詳細なレイアウト配置例である。なお第２物理層回路１２のレイアウト配置も第１物理層回路１１と同様であるため、詳細な説明は省略する。図１３に示すようにＩ／Ｏ領域ＲＩ１には、端子ＴＰ１を有する第１のＩ／ＯセルＩＰ１と、端子ＴＭ１を有する第２のＩ／ＯセルＩＭ１が配置される。また端子ＴＳ１を有する第３のＩ／ＯセルＩＳ１が配置される。なお説明の簡素化のために第１のＩ／ＯセルＩＰ１、第２のＩ／ＯセルＩＭ１、第３のＩ／ＯセルＩＳ１を、適宜、単にＩ／ＯセルＩＰ１、Ｉ／ＯセルＩＭ１、Ｉ／ＯセルＩＳ１と記載する。Ｉ／ＯセルＩＰ１、ＩＭ１には、静電保護素子ＥＳＤが配置されている。Ｉ／ＯセルＩＳ１にはダミーの静電保護素子が配置されている。
【００７１】
図１３では端子ＴＰ１、ＴＳ１、ＴＭ１の方向ＤＲ１側に、第１物理層回路１１を構成する各回路が配置されている。例えば端子ＴＰ１、ＴＳ１、ＴＭ１の方向ＤＲ１側にＬＳ／ＦＳのドライバーが配置され、ＬＳ／ＦＳのドライバーの方向ＤＲ１側にＨＳドライバーＨＳＤ１が配置される。このＨＳドライバーＨＳＤ１の領域には、図１１のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３が配置される。そしてＨＳドライバーの方向ＤＲ１側に、これらのドライバーを駆動するプリドライバーが配置される。またプリドライバーの方向ＤＲ１側には、第１物理層回路１１用のロジック回路が配置され、ロジック回路の方向ＤＲ４側（第４方向側）には、ＨＳレシーバーや基準電流回路が配置される。またＨＳドライバーＨＳＤ１の方向ＤＲ２側には、ＬＳ／ＦＳのレシーバーが配置され、ＨＳドライバーの方向ＤＲ４側には、図１１で説明した定電流回路１１０が配置される。図１３のレイアウト配置によれば、端子ＴＰ１、ＴＭ１、ＴＳ１の近くに、ＨＳドライバーＨＳＤ１やＬＳ／ＦＳのドライバーが配置される。従って、端子ＴＰ１、ＴＭ１、ＴＳ１とこれらの回路とをショートパスで接続でき、接続信号線の寄生抵抗や寄生容量を小さくできるため、各通信モードでの信号特性や通信特性の改善を図れる。
【００７２】
なお本実施形態の第１スイッチ回路４１、第２スイッチ回路４２のレイアウト配置は、図１２のレイアウト配置には限定されず、種々の変形実施が可能である。図１４、図１５は第１スイッチ回路４１、第２スイッチ回路４２の第１配置例である。
【００７３】
本実施形態の回路装置１０は図３、図１２に示すように、第１バスＢＳ１のＤＰ信号線ＬＰ１、ＤＭ信号線ＬＭ１が接続される端子ＴＰ１、ＴＭ１を含む。また第２バスＢＳ２のＤＰ信号線ＬＰ２、ＤＭ信号線ＬＭ２が接続される端子ＴＰ２、ＴＭ２を含む。そして本実施形態の第１配置例では、図１４に示すように第１スイッチ回路４１は、端子ＴＰ１及び端子ＴＭ１（第１端子及び第２端子）の方向ＤＲ１側に配置される。また図１５に示すように第２スイッチ回路４２は、端子ＴＰ２及び端子ＴＭ２（第３端子及び第４端子）の方向ＤＲ３側に配置される。例えば図１４では、Ｉ／ＯセルＩＰ１、ＩＳ１、ＩＭ１が配置されるＩ／Ｏ領域ＲＩ１の方向ＤＲ１側に、ＨＳドライバーＨＳＤ１が配置され、ＨＳドライバーＨＳＤ１の方向ＤＲ１側に、第１スイッチ回路４１が配置される。第１スイッチ回路４１の配置領域のうち、方向ＤＲ４側の配置領域には、信号ＤＰ用の第１スイッチ素子が配置され、この第１スイッチ素子に対して信号線ＬＣ１が接続される。また方向ＤＲ２側の配置領域には、信号ＤＭ用の第２スイッチ素子が配置され、この第２スイッチ素子に対して信号線ＬＣ２が接続される。そして第１スイッチ回路４１の方向ＤＲ４側には、信号ＤＰ用のＬＳ／ＦＳのドライバーが配置され、方向ＤＲ２側には、信号ＤＭ用のＬＳ／ＦＳのドライバーが配置される。また第１スイッチ回路４１の方向ＤＲ１側にはプリドライバーが配置される。ここでＬＳ／ＦＳのドライバーの配置領域には、ＨＳターミネーション用の抵抗（図１０のＲｓ１、Ｒｓ２）が配置されている。後述する第２配置例、第３配置例においても同様である。
【００７４】
一方、図１５では、Ｉ／ＯセルＩＰ２、ＩＳ２、ＩＭ２が配置されるＩ／Ｏ領域ＲＩ２の方向ＤＲ３側に、ＨＳドライバーＨＳＤ２が配置され、ＨＳドライバーＨＳＤ２の方向ＤＲ３側に、第２スイッチ回路４２が配置される。第２スイッチ回路４２の配置領域のうちの方向ＤＲ４側の配置領域には、信号ＤＰ用の第３スイッチ素子が配置され、この第３スイッチ素子に対して信号線ＬＣ１が接続される。また方向ＤＲ２側の配置領域には、信号ＤＭ用の第４スイッチ素子が配置され、この第４スイッチ素子に対して信号線ＬＣ２が接続される。そして第２スイッチ回路４２の方向ＤＲ４側には、信号ＤＰ用のＬＳ／ＦＳのドライバーが配置され、方向ＤＲ２側には、信号ＤＭ用のＬＳ／ＦＳのドライバーが配置される。また第２スイッチ回路４２の方向ＤＲ３側にはプリドライバーが配置される。
【００７５】
この図１４、図１５の第１配置例によれば、図１２、図１３の配置例に比べて、端子ＴＰ１、ＴＭ１と第１スイッチ回路４１との間をショートパスで接続でき、端子ＴＰ２、ＴＭ２と第２スイッチ回路４２との間をショートパスで接続できる。即ち図１４、図１５の第１配置例では、図３の信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線長を、図１２、図１３の配置例に比べて短くできる。これにより、信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線容量を小さくでき、ＨＳ通信時の信号特性を更に改善できる。また図１４、図１５では、ＨＳドライバーＨＳＤ１と端子ＴＰ１、ＴＭ１との距離や、ＨＳドライバーＨＳＤ２と端子ＴＰ２、ＴＭ２との距離も、図１３の配置例に比べて短くなっている。従って、図１１で説明したＨＳ用のスイッチ素子ＳＷ１、ＳＷ２のオン抵抗に対して直列抵抗となる寄生抵抗の抵抗値を低くしたり、寄生容量を小さくできるため、ＨＳ通信時の信号特性を改善できる。
【００７６】
図１６、図１７は、第１スイッチ回路４１、第２スイッチ回路４２の第２配置例である。第２配置例では図１６に示すように、第１スイッチ回路４１は、端子ＴＰ１、端子ＴＭ１（第１端子、第２端子）が配置されるＩ／Ｏ領域ＲＩ１（第１のＩ／Ｏ領域）に配置される。また図１７に示すように、第２スイッチ回路４２は、端子ＴＰ２、端子ＴＭ２（第３端子、第４端子）が配置されるＩ／Ｏ領域ＲＩ２（第２のＩ／Ｏ領域）に配置される。
【００７７】
具体的には、図１６のＩ／Ｏ領域ＲＩ１には、端子ＴＰ１を有するＩ／ＯセルＩＰ１（第１のＩ／Ｏセル）と、端子ＴＭ１を有するＩ／ＯセルＩＭ１（第２のＩ／Ｏセル）が配置される。そして第１スイッチ回路４１は、Ｉ／ＯセルＩＰ１とＩ／ＯセルＩＭ１の間に配置される。また図１７のＩ／Ｏ領域ＲＩ２には、端子ＴＰ２を有するＩ／ＯセルＩＰ２（第３のＩ／Ｏセル）と、端子ＴＭ２を有するＩ／ＯセルＩＭ２（第４のＩ／Ｏセル）が配置される。そして第２スイッチ回路４２は、Ｉ／ＯセルＩＰ２とＩ／ＯセルＩＭ２の間に配置される。なお図１６、図１７に記載のＩ／ＯセルＩＰ１、Ｉ／ＯセルＩＭ１、Ｉ／ＯセルＩＰ２、Ｉ／ＯセルＩＭ２は、いずれもＥＳＤ領域を含んでいるセルである。
【００７８】
なお図１６では、Ｉ／Ｏ領域ＲＩ１の方向ＤＲ１側にＨＳドライバーＨＳＤ１が配置され、ＨＳドライバーＨＳＤ１の方向ＤＲ１側にＬＳ／ＦＳのドライバーが配置され、ＬＳ／ＦＳのドライバーの方向ＤＲ１側にプリドライバーが配置される。また図１７では、Ｉ／Ｏ領域ＲＩ２の方向ＤＲ３側にＨＳドライバーＨＳＤ２が配置され、ＨＳドライバーＨＳＤ２の方向ＤＲ３側にＬＳ／ＦＳのドライバーが配置され、ＬＳ／ＦＳのドライバーの方向ＤＲ３側にプリドライバーが配置される。
【００７９】
図１６、図１７の第２配置例では、第１スイッチ回路４１はＩ／Ｏ領域ＲＩ１に配置され、第２スイッチ回路４２はＩ／Ｏ領域ＲＩ２に配置される。この第２配置例によれば、図１２、図１３の配置例や図１４、図１５の第１配置例に比べて、端子ＴＰ１、ＴＭ１と第１スイッチ回路４１との間をショートパスで接続できる。また端子ＴＰ２、ＴＭ２と第２スイッチ回路４２との間もショートパスで接続できる。従って、図３の信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線長を更に短くでき、これらの信号線の配線容量を更に小さくできるため、ＨＳ通信時の信号特性を更に向上できるようになる。
【００８０】
また図１６、図１７の配置例では、第１スイッチ回路４１は、Ｉ／ＯセルＩＰ１とＩ／ＯセルＩＭ１の間に配置され、第２スイッチ回路４２は、Ｉ／ＯセルＩＰ２とＩ／ＯセルＩＭ２の間に配置される。このようにすれば、端子ＴＰ１、ＴＭ１と第１スイッチ回路４１の間や、端子ＴＰ２、ＴＭ２と第２スイッチ回路４２の間を、極めて短い配線長の信号線で接続できるようになる。また第１スイッチ回路４１、第２スイッチ回路４２についての対称性が高いレイアウト配置も可能になる。例えば図１６において、端子ＴＳ１の中心を通る方向ＤＲ１の線を対称軸として、第１スイッチ回路４１や端子ＴＰ１、ＴＭ１を線対称に配置できる。また図１７において、端子ＴＳ２の中心を通る方向ＤＲ１の線を対称軸として、第２スイッチ回路４２や端子ＴＰ２、ＴＭ２を線対称に配置できる。このような対称性の高い配置を行うことで、信号ＤＰ側と信号ＤＭ側のアンバランスな部分を無くすことができ、ＨＳ通信時の信号特性の更なる改善を図れる。また第２配置例によれば、図１６に示すように、Ｉ／ＯセルＩＳ１の端子ＴＳ１の方向ＤＲ１側の空き領域を有効活用して、第１スイッチ回路４１を配置できるようになる。また図１７に示すようにＩ／ＯセルＩＳ２の端子ＴＳ２の方向ＤＲ３側の空き領域を有効活用して、第２スイッチ回路４２を配置できるようになる。即ち、ダミーの静電保護素子が配置されていた領域に、第１スイッチ回路４１や第２スイッチ回路４２を配置できる。従って、空き領域を有効活用した効率的なレイアウト配置が可能になる。
【００８１】
図１８、図１９は、第１スイッチ回路４１、第２スイッチ回路４２の第３配置例である。図１８では、図１６においてＩ／ＯセルＩＰ１とＩＭ１の間の領域に配置されていた第１スイッチ回路４１を、ＨＳドライバーＨＳＤ１の両側の空き領域に配置している。例えば第１スイッチ回路４１の信号ＤＰ用の第１スイッチ素子は、ＨＳドライバーＨＳＤ１の方向ＤＲ４側に配置され、信号ＤＭ用の第２スイッチ素子は、ＨＳドライバーＨＳＤ１の方向ＤＲ２側に配置される。また図１９では、図１７においてＩ／ＯセルＩＰ２とＩＭ２の間の領域に配置されていた第２スイッチ回路４２を、ＨＳドライバーＨＳＤ２の両側の空き領域に配置している。例えば第２スイッチ回路４２の信号ＤＰ用の第３スイッチ素子は、ＨＳドライバーＨＳＤ２の方向ＤＲ４側に配置され、信号ＤＭ用の第４スイッチ素子は、ＨＳドライバーＨＳＤ２の方向ＤＲ２側に配置される。この第３配置例によれば、ＨＳドライバー等の物理層回路の周囲の空き領域を利用して、第１スイッチ回路４１、第２スイッチ回路４２を配置できるため、空き領域を有効活用した効率的なレイアウト配置が可能になる。
【００８２】
図２０に本実施形態での信号線の配線例を示す。第１スイッチ回路４１と第２スイッチ回路４２は、方向ＤＲ１に沿って配線される信号線ＬＣ１、ＬＣ２により接続されている。また第１スイッチ回路４１は、方向ＤＲ２に沿って配線される信号線ＬＡ１、ＬＡ２により、第１バスＢＳ１に接続されている。第２スイッチ回路４２は、方向ＤＲ２に沿って配線される信号線ＬＢ１、ＬＢ２により、第２バスＢＳ２に接続されている。具体的には第１スイッチ回路４１は、信号線ＬＡ１、ＬＡ２から端子ＴＰ１、ＴＭ１を経由して第１バスＢＳ１に接続される。第２スイッチ回路４２は、信号線ＬＢ１、ＬＢ２から端子ＴＰ２、ＴＭ２を経由して第２バスＢＳ２に接続される。
【００８３】
そして本実施形態では図２０に示すように、第１スイッチ回路４１と第２スイッチ回路４２を接続する信号線ＬＣ１、ＬＣ２の配線幅ＷＣは、第１バスＢＳ１と第１スイッチ回路４１を接続する信号線ＬＡ１、ＬＡ２の配線幅ＷＡよりも大きい。また信号線ＬＣ１、ＬＣ２の配線幅ＷＣは、第２バスＢＳ２と第２スイッチ回路４２を接続する信号線ＬＢ１、ＬＢ２の配線幅ＷＢよりも大きい。ここで配線幅ＷＡ、ＷＢ、ＷＣは回路装置１０の基板に直交する方向の平面視での配線幅である。信号線ＬＣ１、ＬＣ２の配線幅ＷＣは、例えば１００μｍ以上である。例えば信号線ＬＣ１、ＬＣ２の配線抵抗が第１、第２スイッチ回路４１、４２のオン抵抗よりも低くなるように、配線幅ＷＣを十分に大きくする。一例を挙げれば、第１、第２スイッチ回路４１、４２のオン抵抗は例えば５Ω〜１０Ω程度であり、信号線ＬＣ１、ＬＣ２の配線抵抗は例えば１Ω〜３Ω程度である。信号線ＬＡ１、ＬＡ２の配線幅ＷＡや信号線ＬＢ１、ＬＢ２の配線幅ＷＢは、配線容量と配線抵抗のバランスを考えて適宜決定すればよい。
【００８４】
このように信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線幅ＷＡ、ＷＢを、信号線ＬＣ１、ＬＣ２の配線幅ＷＣよりも小さくすることで、信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２の配線容量を小さくでき、当該配線容量に起因する第１、第２物理層回路１１、１２の入力容量の増加を抑制できる。これによりＨＳ通信時の信号特性の改善を図れる。一方、信号線ＬＣ１、ＬＣ２は、ＨＳ通信時には、オフになった第１、第２スイッチ回路４１、４２により第１バスＢＳ１、第２バスＢＳ２から電気的に遮断される。従って、信号線ＬＣ１、ＬＣ２の配線幅ＷＣを大きくして、配線容量が増加したとしても、ＨＳ通信時の信号特性に悪影響を与えない。そして信号線ＬＣ１、ＬＣ２の配線幅ＷＣを大きくして、その配線抵抗を低くすることで、後述するチャープ動作時のチャープ信号の電圧変動を極力抑えることなどが可能になる。
【００８５】
また本実施形態では、図２１に示すように、第１スイッチ回路４１と第２スイッチ回路４２を接続する信号線ＬＣ１、ＬＣ２の横断面での断面積ＳＣが、第１バスＢＳ１と第１スイッチ回路４１を接続する信号線ＬＡ１、ＬＡ２の横断面での断面積ＳＡよりも大きい。また信号線ＬＣ１、ＬＣ２の断面積ＳＣは、第２バスＢＳ２と第２スイッチ回路４２を接続する信号線ＬＢ１、ＬＢ２の横断面での断面積ＳＢよりも大きい。ここで図２１の信号線ＬＡ１、ＬＡ２の横断面は、図２０の横断線ＣＳ１での断面である。同様に信号線ＬＢ１、ＬＢ２の横断面は横断線ＣＳ２での断面であり、信号線ＬＣ１、ＬＣ２の横断面は横断線ＣＳ３での断面である。横断面は、信号線の伸びる方向である長手方向に直交する方向での断面である。
【００８６】
このように信号線ＬＣ１、ＬＣ２の断面積ＳＣを大きくすることで、信号線ＬＣ１、ＬＣ２の配線抵抗を下げることができ、第１、第２スイッチ回路４１、４２がオンになる第１期間Ｔ１の通信時での信号特性を改善できる。例えば第１期間Ｔ１でのチャープ信号の電圧変動を極力抑えることなどが可能になる。
【００８７】
また本実施形態では、図２２に示すように、第１スイッチ回路４１と第２スイッチ回路４２を接続する信号線ＬＣ１、ＬＣ２は、第１金属配線層ＡＬＡと第１金属配線層ＡＬＡの下層に設けられる第２金属配線層ＡＬＢを含む。即ち、信号線ＬＣ１、ＬＣ２が、２層以上の多層の金属配線層により配線される。信号線ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２についても、２層以上の多層の金属配線層により配線してもよい。第１金属配線層ＡＬＡは、一例としては、パッドメタル層と呼ばれる厚さが厚い金属配線層である。基板に直交する方向での厚さが厚いパッドメタル層を用いることで、信号線ＬＣ１、ＬＣ２の断面積ＳＣを大きくでき、配線抵抗を更に下げることが可能になる。
【００８８】
また図２３では、信号線ＬＣ１、ＬＣ２の配線幅ＷＣと、信号線ＬＡ１、ＬＡ２の配線幅ＷＡや信号線ＬＢ１、ＬＢ２の配線幅ＷＢは等しくなっているが、使用される金属配線層の数は信号線ＬＣ１、ＬＣ２の方が多くなっている。このように金属配線層の数を増やすことで、配線幅は同じであっても、信号線ＬＣ１、ＬＣ２の断面積ＳＣの方が、信号線ＬＡ１、ＬＡ２の断面積ＳＡや信号線ＬＢ１、ＬＢ２の断面積ＳＢよりも大きくなる。このように本実施形態では、金属配線層の数を増やすことで、断面積ＳＣを大きくするようにしてもよい。なお、本実施形態の断面積ＳＡ、ＳＢ、ＳＣは、複数の金属配線層などによる総断面積を表している。
【００８９】
５．詳細な動作例
次に本実施形態の詳細な動作例について説明する。図２４はケーブルアタッチ後のＵＳＢの動作シーケンスを示す信号波形図である。図２４の下段には、バススイッチ回路４０による図５の転送経路ＴＲ１での接続のオン、オフと、処理回路２０による図６の転送経路ＴＲ２での転送処理のオン、オフが示されている。なおホストは例えばメインコントローラー２００であり、デバイスは例えばペリフェラルデバイス２６０である。
【００９０】
ケーブルアタッチ（ｔ１）の後、ＶＢＵＳがＨレベルになったことを検出したデバイスがプルアップ抵抗Ｒｐｕをオンにすることで、信号ＤＰの電圧がプルアップされて、ＦＳモードに移行する（ｔ２）。ここで、抵抗Ｒｐｕをオン、オフするとは、例えば図１０の回路において、ＳＷ_Ｒｐｕをオン、オフすることを意味する。以降において同様である。即ち、ＦＳアイドルに移行し、一定時間、何もなければ、サスペンド状態に移行する。次にホストは、ＦＳドライバーをオンにして、リセットを開始する（ｔ３）。ＦＳドライバーの出力ノードには４５Ωの終端抵抗が接続されており、ＦＳドライバーがオンになってＬレベルを出力されることで、プルアップされていた信号ＤＰの電圧がＬレベルになり、信号ＤＰ、ＤＭが共にＬレベルになるＳＥ０が出力されるようになる。デバイスは、２．５μｓ以上のＳＥ０を検出すると、リセットであると判断して、ＨＳドライバーをオンにして、一定時間（１〜７ｍｓ）の間、デバイスチャープＫを送出する（ｔ４）。そしてデバイスは、一定時間が経過すると、ＨＳドライバーをオフにして、デバイスチャープＫを停止し（ｔ５）、これによりチャープアイドルになる。チャープアイドルでは、ホストのＦＳドライバーがオンのままであるため、信号ＤＰ、ＤＭは共にＬレベルになる。ホストは、デバイスチャープＫを検出すると、ＨＳドライバーをオンにして、ホストチャープＫ／Ｊを送出する（ｔ６）。図２４では、ＨＳモードに移行する前のホストチャープＫ／ＪをホストチャープＫ／Ｊ（１）と記載している。デバイスは、ホストチャープＫ／Ｊを検出することで、ホストがＨＳモードに対応していることを認識して、プルアップ抵抗Ｒｐｕをオフにすると共にＦＳドライバーをオンにして、ＨＳターミネーションをオンにする（ｔ７）。これにより信号ＤＰ、ＤＭの振幅が８００ｍＶから４００ｍＶに低下して、ＨＳモードに移行する。図２４では、ＨＳモードに移行した後のホストチャープＫ／ＪをホストチャープＫ／Ｊ（２）と記載している。ホストチャープＫ／Ｊ（２）では、ホスト及びデバイスの両方のＦＳドライバーがオンになっており、ホストのＨＳドライバーからの電流が、これらのＦＳドライバーの終端抵抗に流れることになる。その後、ホストが、ＨＳドライバーをオフにして、リセットを終了すると（ｔ８）、ＨＳアイドルに移行し、ホストはＳＯＦの送出を開始する（ｔ９）。ＨＳアイドルでは、ホスト及びデバイスのＦＳドライバーが共にオンになり、バスはＳＥ０の状態になる。そしてホストは、１２５μｓの周期で定期的にＨＳドライバーをオンにして、ＳＯＦを送出する。
【００９１】
本実施形態では、バスリセットの後、ＦＳモードにおいては、図２４のＢ１に示すように、バススイッチ回路４０がオンになることで第１バスＢＳ１と第２バスＢＳ２の間の接続がオンになる。これによりホストとデバイスとの間で信号ＤＰ、ＤＭを用いた図５の転送経路ＴＲ１での信号転送が可能になる。このとき図６の転送経路ＴＲ２での転送処理はオフになっている。
【００９２】
そして本実施形態では、第１バスＢＳ１と第２バスＢＳ２の間の接続のオンからオフへの切替タイミングが、図２４のＢ２に示す範囲内のタイミングに設定される。即ち、少なくともデバイスチャープＫの開始タイミング（ｔ４）の後に、第１バスＢＳ１と第２バスＢＳ２の間の接続がオンからオフに切り替わる。つまり第１期間Ｔ１から第２期間Ｔ２に切り替わる。或いは、少なくともホストチャープＫ／Ｊの終了タイミング（ｔ８）の後に、第１バスＢＳ１と第２バスＢＳ２の間の接続がオンからオフに切り替わる。例えば少なくともデバイスチャープＫの開始タイミング（ｔ４）の後であって、ＳＯＦ送出の開始タイミング（ｔ９）の前において、第１バスＢＳ１と第２バスＢＳ２の間の接続がオンからオフに切り替わり、転送経路ＴＲ２での転送処理がオフからオンに切り替わる。
【００９３】
このように本実施形態では、Ｂ１に示す第１期間Ｔ１においては、バススイッチ回路４０がオンになることで、第１バスＢＳ１と第２バスＢＳ２の間の接続がオンになる。そして転送経路ＴＲ１での信号転送が、ホストとデバイスとの間で行われる。一方、Ｂ３に示す第２期間Ｔ２においては、バススイッチ回路４０がオフになることで、第１バスＢＳ１と第２バスＢＳ２の間の接続がオフになり、処理回路２０の転送処理がオンになることで、転送経路ＴＲ２でのパケット転送が行われる。なお切替タイミングは、Ｂ２に示す範囲内のタイミングであるため、図２４では、バススイッチ回路４０のオン、オフの切替タイミングや転送処理のオン、オフの切替タイミングの範囲を点線で示している。
【００９４】
そして本実施形態では、少なくともデバイスチャープＫの開始タイミング（ｔ４）の後に、バススイッチ回路４０が、第１バスＢＳ１と第２バスＢＳ２の間の接続をオンからオフに切り替え、処理回路２０が転送経路ＴＲ２での転送処理を開始する。例えばデバイスチャープＫの開始タイミングの後に、バススイッチ回路４０がオン（Ｂ１）からオフ（Ｂ３）に切り替わり、処理回路２０の転送処理がオフ（Ｂ１）からオン（Ｂ３）に切り替わる。即ち、デバイスチャープＫの開始（ｔ４）が検出された場合には、デバイスがＨＳモードに対応していると判断できる。一方、ホストがＨＳモードに非対応であることは極めて希である。このため、デバイスチャープＫの開始（ｔ４）が検出された場合に、バススイッチ回路４０をオンからオフに切り替えて、処理回路２０によるＨＳモードの転送処理をオフからオンに切り替えることができる。従って、Ｂ２に示す範囲の切替タイミングは、少なくともデバイスチャープＫの開始タイミング（ｔ４）の後のタイミングであればよい。
【００９５】
或いは、ホストがＨＳモードに非対応である可能性も考慮して、ホストチャープＫ／Ｊの開始（ｔ６）が検出された場合に、バススイッチ回路４０をオンからオフに切り替え、処理回路２０によるＨＳモードの転送処理をオフからオンに切り替えてもよい。例えば本実施形態では、少なくともホストチャープＫ／Ｊの終了タイミング（ｔ８）の後に、バススイッチ回路４０が、第１バスＢＳ１と第２バスＢＳ２の間の接続をオンからオフに切り替え、処理回路２０が転送経路ＴＲ２での転送処理を開始してもよい。このようにすれば、ホスト及びデバイスの双方がＨＳモードに対応していると判断され、ＨＳモードに完全に切り替わったと判断された後に、処理回路２０の転送処理を適正に開始できるようになる。このようにＢ２に示す範囲の切替タイミングは、少なくともデバイスチャープＫの開始タイミング後であればよい。但し、切替によるグリッジの発生による悪影響も考慮する必要がある。従って、切替タイミングは、信号ＤＰ、ＤＭがＬレベル等の所定の電圧レベルに設定されている期間内であることが望ましい。例えば図２４のタイミングｔ５〜ｔ６の間の期間やｔ８〜ｔ９の間の期間などである。
【００９６】
以上のように本実施形態では、図２４のＢ２に示す切替タイミングの前においては、Ｂ１に示すようにバススイッチ回路４０をオンにすることで、ホストとデバイスの間でＵＳＢのバス上での信号のやり取りが可能になる。バスモニター回路３０は、ＵＳＢのバス上での信号のやり取りをモニターする。そして、例えばデバイスチャープＫやホストチャープＫ／Ｊの検出により、ＨＳモードの転送が可能であると判断したら、バススイッチ回路４０をオンからオフに切り替え、処理回路２０による転送処理をオフからオンに切り替える。こうすることで、ホストとデバイスの間での信号のやり取りの後に、ＨＳモードの転送処理に適正に移行することが可能になる。
【００９７】
そして本実施形態では、ＨＳの期間であるＢ３に示す第２期間Ｔ２においては、第１、第２スイッチ回路４１、４２がオフになり、信号線ＬＣ（ＬＣ１、ＬＣ２）が電気的に切り離された状態になる。従って、信号線ＬＣの配線容量がＨＳの通信に悪影響を及ぼすのを防止できる。一方、第１、第２スイッチ回路４２がオンになる第１期間Ｔ１においては、ＬＳ、ＦＳの信号や、ＨＳへのハンドシェークのための信号が、信号線ＬＣを通過することになる。ここで、ＬＳ、ＦＳの信号は電圧駆動であるため、信号線ＬＣの配線抵抗は、信号遅延にのみ影響を与えるだけであるため問題がない。
【００９８】
一方、ＦＳからＨＳに移行するための一連のチャープ信号の駆動は、ＨＳドライバーからの電流を用いた電流駆動であり、ＨＳドライバーからの電流が終端抵抗に流れ込むことで通信が行われる。例えば図２４のデバイスチャープＫでは、ポートＰＴ２に接続されるデバイスのＨＳドライバーからの電流が、バススイッチ回路４０の信号線ＬＣを通過して、ポートＰＴ１に接続されるホストの終端抵抗に流れ込む。またホストチャープＫ／Ｊでは、ポートＰＴ１に接続されるホストのＨＳドライバーからの電流が、バススイッチ回路４０の信号線ＬＣを通過して、ポートＰＴ２に接続されるデバイスの終端抵抗に流れ込む。従って、信号線ＬＣの配線抵抗が大きくなってしまうと、チャープ信号の電圧変動が発生してしまう。
【００９９】
この点、本実施形態では、バススイッチ回路４０内の信号線ＬＣは、第１、第２スイッチ回路４１、４２により電気的に切り離すことができる。従って、図２０〜図２３で説明したように、信号線ＬＣ（ＬＣ１、ＬＣ２）の配線幅を大きくしたり、金属配線層の数を増やすことで断面積ＳＣを大きくするなどの自由なレイアウト設計が可能になる。従って、レイアウト設計を工夫することで、信号線ＬＣの配線抵抗を下げることなどが可能になり、上述のチャープ信号の電圧変動を極力おさえることが可能になる。
【０１００】
図２５は、ＨＳモードの転送においてリセットが行われた場合の動作シーケンスを示す信号波形図である。ホストは、ＨＳモードでは、１２５μｓ（ｔ１１、ｔ１２）ごとにＳＯＦのパケットを送出する。ホストがリセットを開始すると（ｔ１２）、ＦＳモードに移行し、パケットがバス上に無くなってから３ｍｓ以上経過すると、デバイスはＨＳターミネーションをオフし、プルアップ抵抗をオンにする（ｔ１３）。そしてデバイスは、バスの状態がＳＥ０であることが確認されたため（ｔ１４）、リセットが開始されたと判断し、デバイスチャープＫを送出する。これに対してホストがホストチャープＫ／Ｊを送出することで、ＦＳモードからＨＳモードに移行する。
【０１０１】
図２５のＣ１に示すように、本実施形態では、ホストがリセットを開始した場合に、バススイッチ回路４０がオフからオンに切り替わり、処理回路２０の転送処理がオンからオフに切り替わる。即ちホストによりリセットが行われた場合にバススイッチ回路４０が第１バスＢＳ１と第２バスＢＳ２の間の接続をオフからオンに切り替え、処理回路２０が転送処理を停止する。このようにすれば、例えばＨＳモードの転送中にリセットが行われた場合に、第１バスＢＳ１と第２バスＢＳ２を電気的に接続して、ホストとデバイスとの間で、信号ＤＰ、ＤＭを用いた信号転送を行うことが可能になる。その後、例えば図２５のＣ２に示す範囲内の切替タイミングにおいて、バススイッチ回路４０がオンからオフに切り替わり、処理回路２０の転送処理がオフからオンに切り替わる。これにより、ホストとデバイスの間での信号のやり取りの後に、ＨＳモードの転送処理に適正に移行することが可能になる。
【０１０２】
図２６はＨＳモードの転送からサスペンド、レジュームに移行する場合の動作シーケンスを示す信号波形図である。ホストがサスペンドを開始すると（ｔ２２）、ＦＳモードに移行し、パケットがバス上に無くなってから３ｍｓ以上経過すると、デバイスはＨＳターミネーションをオフし、プルアップ抵抗をオンにする（ｔ２３）。そしてデバイスは、バスの状態がＪであることが確認されたため（ｔ２４）、サスペンドが開始されたと判断する。そしてホストがレジュームを開始し（ｔ２５）、レジュームが終了すると（ｔ２６）、デバイスはレジュームの終了と同時に、サスペンドに入った時点のモードに戻す。そしてプルアップ抵抗をオフし、ＨＳターミネーションをオンにして、ＨＳモードに戻る。図２６のＤ１に示すように、本実施形態では、ホストがサスペンドを開始した場合にもバススイッチ回路４０がオフからオンに切り替わり、処理回路２０の転送処理がオンからオフに切り替わる。即ちホストによりサスペンドが行われた場合に、バススイッチ回路４０が第１バスＢＳ１と第２バスＢＳ２の間の接続をオフからオンに切り替え、処理回路２０が転送処理を停止する。このようにすれば、例えばＨＳモードの転送中にサスペンドが開始した場合に、第１バスＢＳ１と第２バスＢＳ２を電気的に接続して、ホストとデバイスの間で、信号ＤＰ、ＤＭを用いた信号転送を行うことが可能になる。そしてサスペンドの後、ホストがレジュームを行うことで、図２６のＤ２に示すように、バススイッチ回路４０がオンからオフに切り替わり、処理回路２０の転送処理がオフからオンに切り替わる。このようにすれば、サスペンド後のレジュームにより、ＨＳモードのデータ転送を適正に再開できるようになる。なお、サスペンドからリセットへの移行の動作シーケンスは、ケーブルアタッチからＦＳアイドルの後においてサスペンドからリセットに入る動作シーケンスと同様になる。
【０１０３】
６．電子機器、ケーブルハーネス
図２７に、本実施形態の回路装置１０を含む電子機器３００の構成例を示す。この電子機器３００は、本実施形態の回路装置１０と、処理装置であるメインコントローラー２００を含む。メインコントローラー２００は第１バスＢＳ１に接続される。例えば第１バスＢＳ１を介してメインコントローラー２００と回路装置１０は接続される。また回路装置１０の第２バスＢＳ２には例えばペリフェラルデバイス２６０が接続される。
【０１０４】
メインコントローラー２００は、例えばＣＰＵ又はＭＰＵ等のプロセッサーにより実現される。或いはメインコントローラー２００を各種のＡＳＩＣの回路装置により実現してもよい。またメインコントローラー２００は、複数の回路装置（ＩＣ）や回路部品が実装された回路基板により実現されてもよい。ペリフェラルデバイス２６０としては、例えば図１のような携帯型端末装置２５０などを想定できるが、これには限定されない。ペリフェラルデバイス２６０はウェアラブル機器などであってもよい。
【０１０５】
電子機器３００は、記憶部３１０、操作部３２０、表示部３３０を更に含むことができる。記憶部３１０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。操作部３２０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイをなどの操作デバイスにより実現できる。表示部３３０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。なお操作部３２０としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部３２０及び表示部３３０の機能を兼ねることになる。
【０１０６】
本実施形態により実現される電子機器３００としては、例えば車載機器、印刷装置、投影装置、ロボット、頭部装着型表示装置、生体情報測定機器、距離、時間、流速又は流量等の物理量を計測する計測機器、基地局又はルーター等のネットワーク関連機器、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などの種々の機器を想定できる。
【０１０７】
図２８に本実施形態の回路装置１０を含むケーブルハーネス３５０の構成例を示す。ケーブルハーネス３５０は、本実施形態の回路装置１０とケーブル３６０を含む。ケーブル３６０はＵＳＢ用のケーブルである。またケーブルハーネス３５０はＵＳＢレセプタクル３７０を含んでもよい。或いはケーブルハーネス３５０は図１の静電気保護回路２２２、短絡保護回路２２３などを含むものであってもよい。ケーブル３６０は例えば回路装置１０の第２バスＢＳ２に接続される。回路装置１０の第１バスＢＳ１側には、例えば処理装置であるメインコントローラー２００等が接続される。このケーブルハーネス３５０は、例えば車内において配線を引き回すなどの用途に用いられる。なおケーブルハーネス３５０は車用以外のハーネスであってもよい。
【０１０８】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器、ケーブルハーネスの構成・動作や、バスモニター処理、バススイッチ処理、転送処理、切断検出処理、アップストリームポート検出処理等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０９】
ＢＳ１…第１バス、ＢＳ２…第２バス、Ｔ１…第１期間、Ｔ２…第２期間、
ＬＣ、ＬＣ１、ＬＣ２…信号線、ＬＡ、ＬＡ１、ＬＡ２、ＬＢ、ＬＢ１、ＬＢ２…信号線、
ＴＰ１、ＴＭ１、ＴＳ１、ＴＰ２、ＴＭ２、ＴＳ２…端子、
ＬＰ１、ＬＰ２…ＤＰ信号線、ＬＭ１、ＬＭ２…ＤＭ信号線、
ＨＳＤ１、ＨＳＤ２…ＨＳドライバー、ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４…方向、
ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４…辺、ＲＧ１…第１領域、ＲＧ２…第２領域、
ＬＸ…中央線、ＩＰ１、ＩＭ１、ＩＳ１、ＩＰ２、ＩＭ２、ＩＳ２…Ｉ／Ｏセル、
ＲＩ１、ＲＩ２…Ｉ／Ｏ領域、
１０…回路装置、１１…第１物理層回路、１２…第２物理層回路、１３…基準電流回路、
２０…処理回路、２２…リンク層回路、２４…リピーターロジック回路、
３０…バスモニター回路、４０…バススイッチ回路、４１…第１スイッチ回路、
４２…第２スイッチ回路、４３…スイッチ回路、５０…クロック信号生成回路、
５２…発振回路、５４…ＰＬＬ回路、６０…電源回路、６２…レギュレーター、
１１０…定電流回路、１２０…電流制御回路、
２００…メインコントローラー、２１０…ＵＳＢ−ＨＵＢ、
２２０…ケーブルハーネス、２２１…充電回路、２２２…静電気保護回路、
２２３…短絡保護回路、２２４…ケーブル、２２６…ＵＳＢレセプタクル、
２５０…携帯型端末装置、２６０…ペリフェラルデバイス、
３００…電子機器、３１０…記憶部、３２０…操作部、
３５０…ケーブルハーネス、３６０…ケーブル、３７０…ＵＳＢレセプタクル
【図１】
2019175309.tif 000003
【図２】
2019175309.tif 000004
【図３】
2019175309.tif 000005
【図４】
2019175309.tif 000006
【図５】
2019175309.tif 000007
【図６】
2019175309.tif 000008
【図７】
2019175309.tif 000009
【図８】
2019175309.tif 000010
【図９】
2019175309.tif 000011
【図１０】
2019175309.tif 000012
【図１１】
2019175309.tif 000013
【図１２】
2019175309.tif 000014
【図１３】
2019175309.tif 000015
【図１４】
2019175309.tif 000016
【図１５】
2019175309.tif 000017
【図１６】
2019175309.tif 000018
【図１７】
2019175309.tif 000019
【図１８】
2019175309.tif 000020
【図１９】
2019175309.tif 000021
【図２０】
2019175309.tif 000022
【図２１】
2019175309.tif 000023
【図２２】
2019175309.tif 000024
【図２３】
2019175309.tif 000025
【図２４】
2019175309.tif 000026
【図２５】
2019175309.tif 000027
【図２６】
2019175309.tif 000028
【図２７】
2019175309.tif 000029
【図２８】
2019175309.tif 000030