(57)【要約】【課題】チャネル移動度を向上することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】炭化珪素半導体基体１のおもて面上に、ＡＬＤ法によって、１［ｎｍ］以上３［ｎｍ］以下の厚さｄ１のシリコン窒化膜２を堆積する。つぎに、シリコン窒化膜２上に、例えば厚さｄ２が２０［ｎｍ］以上１００［ｎｍ］以下のシリコン酸化膜３を堆積する。シリコン酸化膜３を堆積後に、例えば酸素を含むガス雰囲気において１１００℃以上、１３５０℃以下程度の温度で熱処理を行う。この熱処理により、炭化珪素半導体基体１とシリコン酸化膜３（ゲート絶縁膜）との界面４の窒素面密度を高めて、炭化珪素半導体基体１とシリコン窒化膜２との界面の界面準位密度を低減させる。【選択図】図５
2019149527.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素からなる半導体基体と、
前記半導体基体の表面上に設けられたゲート絶縁膜と、
を備え、
前記半導体基体と前記ゲート絶縁膜との界面における窒素面密度が６×１０14／ｃｍ2〜１．２×１０15／ｃｍ2であることを特徴とする炭化珪素半導体装置。
【請求項２】
前記半導体基体と前記ゲート絶縁膜との界面における厚さ方向の窒素プロファイルの半値幅が２ｎｍ〜４ｎｍであることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ゲート絶縁膜の中、および、前記半導体基体と前記ゲート絶縁膜との界面、における水素体積密度が１×１０21／ｃｍ3以下であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記ゲート絶縁膜の中、および、前記半導体基体と前記ゲート絶縁膜との界面、における水素体積密度が１×１０20／ｃｍ3以下であることを特徴とする請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記半導体基体の、前記ゲート絶縁膜との界面である表面が（０００１）面、（０００−１）面、（１−１００）面または（１１−２０）面であることを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置。
【請求項６】
炭化珪素からなる半導体基体のおもて面に、１ｎｍ以上３ｎｍ以下の厚さのシリコン窒化膜を形成する第１工程と、
前記シリコン窒化膜の上に、ゲート絶縁膜を形成する第２工程と、
前記第２工程の後に、酸素を含む雰囲気での熱処理により、前記シリコン窒化膜中の窒素原子を前記半導体基体と反応させる第３工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項７】
前記第３工程では、１１００℃以上１３５０℃以下の範囲の温度で前記熱処理を行うことを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記第１工程では、原子層堆積法を含む化学気相成長法により前記シリコン窒化膜を形成することを特徴とする請求項６または７に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）を半導体材料とした半導体基体（炭化珪素半導体基体）を用いた次世代半導体デバイスの研究開発が進められている。炭化珪素を炭化珪素半導体装置の一種である炭化珪素縦型金属−酸化膜−半導体電界効果型トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）に適用する場合、炭化珪素半導体基体のおもて面上にシリコン酸化膜（ＳｉＯ2膜）などのゲート絶縁膜を形成する。
【０００３】
炭化珪素半導体基体の上にシリコン酸化膜を形成する方法としては、例えば、炭化珪素半導体基体を熱酸化する方法などが挙げられる。しかし、炭化珪素半導体基体とシリコン酸化膜との界面に界面準位ができ、この界面準位がＭＯＳＦＥＴの電界効果移動度（チャネル移動度）を低下させることがある。チャネル移動度が低下することにより、ＭＯＳＦＥＴのオン動作時の抵抗値が増加し、損失が増大してしまうことがある。ここで、チャネル移動度を代替的に評価する指標として界面準位密度がある。一般的には、炭化珪素半導体基体とゲート絶縁膜との界面での界面準位密度が小さいほど、チャネル移動度が大きくなる傾向にあるように、炭化珪素半導体基体とゲート絶縁膜との界面の界面特性が良好となる傾向がある。
【０００４】
炭化珪素半導体基体とゲート絶縁膜との界面特性を改善する一般的な手法としては、例えば、乾燥酸素雰囲気下での熱処理（酸化）によってゲート絶縁膜となるシリコン酸化膜を形成した後に、一酸化二窒素（Ｎ2Ｏ）や一酸化窒素（ＮＯ）などの窒素原子（Ｎ）を含むガス雰囲気下で熱処理を行う方法がある（例えば、以下特許文献１参照。）。
【０００５】
図１３は、従来技術による炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタの製造途中の状態を示す断面図である。図１３（１）に示すように、炭化珪素半導体基体９０の主面に、乾燥酸素雰囲気下での熱処理によってゲート絶縁膜となるシリコン酸化膜８１を形成する。そして、図１３（２）に示すように、一酸化二窒素や一酸化窒素などの窒素を含むガス雰囲気下で熱処理を行うことにより炭化珪素半導体基体９０とシリコン酸化膜８１との界面８２に窒素原子を導入する。
【０００６】
また、炭化珪素半導体基体とゲート絶縁膜との界面特性を改善する別の手法としては、例えば、炭化珪素半導体基体とゲート絶縁膜との界面準位密度を低減させるために、炭化珪素半導体基体とゲート絶縁膜との界面に１×１０19／ｃｍ3以上の塩素（Ｃｌ）を導入する方法がある（例えば、以下特許文献２参照。）。これにより、界面準位の原因と報告されている炭化珪素半導体基体とゲート絶縁膜との界面のダングリングボンドが塩素により終端される効果と、炭化珪素半導体基体とゲート絶縁膜の界面に偏析している炭素化合物が除去される効果と、を持つことができることが特許文献２に記載されている。
【０００７】
また、炭化珪素半導体基体とゲート絶縁膜との界面特性を改善する別の手法としては、炭化珪素半導体基体のゲート絶縁膜が形成される側の面を乾燥酸素雰囲気で酸化させ、炭化珪素半導体基体に、窒素を含む酸化化合物からなる酸化雰囲気で第１熱処理を行った後、水素を含むガス（Ｈ2）雰囲気で第２熱処理を行うことにより、ゲート絶縁膜を形成する方法がある（例えば、以下特許文献３参照。）。
【０００８】
また、炭化珪素半導体基体とゲート絶縁膜との界面特性を改善する別の手法としては、炭化珪素半導体基体を酸窒化することによって、１［ｎｍ］以上５［ｎｍ］以下の範囲のゲート絶縁膜界面層を形成し、３０［ｎｍ］以上１００［ｎｍ］以下の範囲のゲート絶縁膜を、シリコン酸化膜、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）、窒化珪素（Ｓｉ3Ｎ4）のうちから選択される少なくとも１種類を含んだ高誘電材料を用いて、減圧気相成長（ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、原子層堆積（ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、有機金属気相成長（ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ））法などによって形成する方法がある（例えば、以下特許文献４参照。）。
【０００９】
また、炭化珪素半導体基体とゲート絶縁膜との界面特性を改善する別の手法として、炭化珪素半導体基体の最表面のシリコン（Ｓｉ）および炭素（Ｃ）のいずれかの元素または両方の元素の一部を窒素、燐（Ｐ）および砒素（Ａｓ）の中から選ばれる少なくとも１種の元素で置換し、炭化珪素半導体基体とゲート絶縁膜との界面に置換元素の面密度のピークを形成する方法がある（例えば、以下特許文献５参照。）。特許文献５では、炭化珪素半導体基体とゲート絶縁膜との界面における置換元素の面密度のピークのピーク面密度を１．２２×１０14／ｃｍ2以上、２．４４×１０15／ｃｍ2以下とし、当該置換元素の面密度のピークの厚さ方向の半値幅を０．０５ｎｍ以上、１．０ｎｍ以下にすることが開示されている。
【００１０】
特許文献５には、炭化珪素半導体基体とゲート絶縁膜との界面における置換元素の面密度のピークが上記条件となるように、炭化珪素半導体基体とゲート絶縁膜との界面に置換元素の面密度のピークを形成する方法として、ゲート絶縁膜形成の直前に、炭化珪素半導体基体の、ゲート絶縁膜との界面となる表面の表面処理を行うことが開示されている。この表面処理として、温度を２０℃とし、プラズマ励起窒素原子分圧（プラズマ励起燐原子分圧、プラズマ励起砒素原子分圧でも同様）を１．０Ｔｏｒｒとし、炉内にネオン（Ｎｅ）を導入して全圧を１０Ｔｏｒｒとしたガス雰囲気において、表面処理時間を６０秒間として表面処理を行うことが提案されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００４−５１１１０１号公報
【特許文献２】特開２０１５−１４２０７８号公報
【特許文献３】特開２０１５−５６６９号公報
【特許文献４】特開２０１２−１７８４８３号公報
【特許文献５】特開２０１２−１６４７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の一酸化窒素や一酸化二窒素による熱処理による酸窒化処理では、処理時間、処理温度、ガス濃度等の条件を調整しても、炭化珪素半導体基体とゲート絶縁膜との界面への窒素導入量がほぼ同程度のレベルで飽和してしまい、炭化珪素半導体基体とゲート絶縁膜との界面における置換元素の面密度が３×１０14／ｃｍ2〜６×１０14／ｃｍ2程度に制限されることがわかっている。このように置換元素の面密度が制限されることによる悪影響で、界面準位密度をある一定のレベルまでしか低減することができず、その結果、チャネル移動度が低いことが問題になっていた。
【００１３】
本発明は、上述した従来技術による問題点を解消するため、チャネル移動度を向上することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、本発明の目的を達成するため、本発明にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基体と、前記半導体基体の表面上に設けられたゲート絶縁膜と、を備える。前記半導体基体と前記ゲート絶縁膜との界面における窒素面密度が６×１０14／ｃｍ2〜１．２×１０15／ｃｍ2であることを特徴とする。
【００１５】
また、本発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体基体と前記ゲート絶縁膜との界面における厚さ方向の窒素プロファイルの半値幅が２ｎｍ〜４ｎｍのシリコン窒化膜が介在することを特徴とする。
【００１６】
また、本発明にかかる炭化珪素半導体装置は、上述した発明において、前記ゲート絶縁膜の中、および、前記半導体基体と前記ゲート絶縁膜との界面、における水素体積密度が１×１０21／ｃｍ3以下であることを特徴とする。
【００１７】
また、本発明にかかる炭化珪素半導体装置は、上述した発明において、前記ゲート絶縁膜の中、および、前記半導体基体と前記ゲート絶縁膜との界面、における水素体積密度が１×１０20／ｃｍ3以下であることを特徴とする。
【００１８】
また、本発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体基体の、前記ゲート絶縁膜との界面である表面が（０００１）面、（０００−１）面、（１−１００）面または（１１−２０）面であることを特徴とする。
【００１９】
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる炭化珪素半導体装置の製造方法は、つぎの特徴を有する。まず、炭化珪素からなる半導体基体のおもて面に、１ｎｍ以上３ｎｍ以下の厚さのシリコン窒化膜を形成する第１工程を行う。つぎに、前記シリコン窒化膜の上に、ゲート絶縁膜を形成する第２工程を行う。つぎに、前記第２工程の後に、酸素を含む雰囲気での熱処理により、前記シリコン窒化膜中の窒素原子を前記半導体基体と反応させる第３工程を行う。
【００２０】
また、本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、１１００℃以上１３５０℃以下の範囲の温度で前記熱処理を行うことを特徴とする。
【００２１】
また、本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、原子層堆積法を含む化学気相成長法により前記シリコン窒化膜を形成することを特徴とする。
【発明の効果】
【００２２】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、炭化珪素半導体基体とゲート絶縁膜との界面における置換元素の面密度を高めることによって、チャネル移動度を高めることができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。
【図２】ＡＬＤ法による成膜処理例を示す説明図である。
【図３】実施の形態にかかる炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタの製造途中の状態を示す断面図（その１）である。
【図４】実施の形態にかかる炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタの製造途中の状態を示す断面図（その２）である。
【図５】実施の形態にかかる炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタの製造途中の状態を示す断面図（その３）である。
【図６】実施の形態にかかる炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタの構成および測定例を示す説明図である。
【図７】実施例１にかかるＭＯＳキャパシタと比較例１，２のＭＯＳキャパシタの測定結果から得られた界面準位密度とエネルギー準位との関係を示す特性図である。
【図８】実施例２にかかる炭化珪素半導体装置のチャネル移動度を示す特性図である。
【図９】実施例２にかかる炭化珪素半導体装置の炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度を示す特性図である。
【図１０】実施例２にかかる炭化珪素半導体装置の炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度とチャネル移動度との関係を示す特性図である。
【図１１】実施例２にかかる炭化珪素半導体装置の炭化珪素半導体基体とゲート絶縁膜との界面近傍における窒素体積密度プロファイルを示す特性図である。
【図１２】実施例２にかかる炭化珪素半導体装置のゲート絶縁膜中の水素体積密度プロファイルを示す特性図である。
【図１３】従来技術による炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタの製造途中の状態を示す断面図である。
【発明を実施するための形態】
【００２４】
以下に添付図面を参照して、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の実施の形態を詳細に説明する。本発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関わり、特に炭化珪素半導体基体とゲート絶縁膜との界面の界面準位密度の低下に関する炭化珪素半導体装置の製造方法である。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。また、本明細書および添付図面では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２５】
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の製造方法について、一般的な横型のｎチャネル型ＭＯＳＦＥＴを製造する場合を例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。ここで、図１に示すステップＳ３からステップＳ５以外の処理については、一般的な横型のｎチャネル型ＭＯＳＦＥＴを製造する製造方法であればよく、各種層の厚さや形成条件等については、種々変更可能である。
【００２６】
まず、炭化珪素を半導体材料としたｐ+型半導体基板（ｐ+型炭化珪素基板）を用意する。ｐ+型炭化珪素基板として、例えば炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）の（０００１）の面から０度〜８度程度傾けた面（好ましくは０度から４度程度傾けた面）をおもて面とするｐ型の４Ｈ−ＳｉＣ基板を用意してもよい。つぎに、ｐ+型炭化珪素基板のおもて面に、例えば、エピタキシャル成長によってｐ型ＳｉＣエピタキシャル層を形成する（ステップＳ１）。
【００２７】
ステップＳ１の処理によって、ｐ+型炭化珪素基板上にｐ型エピタキシャル層が積層されてなるｐ型炭化珪素半導体基体が作製される。ここで、ｐ型炭化珪素半導体基体のｐ型エピタキシャル層側の面をおもて面とし、ｐ+型炭化珪素基板側の面（すなわち、ｐ+型炭化珪素基板の裏面）を裏面とする。ｐ型炭化珪素半導体基体のおもて面は（０００１）面となる。ｐ型炭化珪素半導体基体のおもて面は、（０００−１）面、（１−１００）面または（１１−２０）面であってもよい。
【００２８】
つぎに、ｐ型炭化珪素半導体基体のおもて面（すなわちｐ型エピタキシャル層の、ｐ+型炭化珪素基板側に対して反対側の表面）の表面層に、ＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）を構成する半導体領域を形成する（ステップＳ２）。具体的には、例えば減圧ＣＶＤ法により、ｐ型炭化珪素半導体基体のおもて面上に、例えば酸化膜を堆積する。つぎに、フォトリソグラフィおよびエッチングにより酸化膜をパターニングし、酸化膜の、ｎ+型ドレイン領域の形成領域に対応する部分およびｎ+型ソース領域の形成領域に対応する部分をそれぞれ除去する。そして、酸化膜のパターニングに用いたレジスト膜を除去する。
【００２９】
つぎに、酸化膜の残部をマスクとして、ｐ型炭化珪素半導体基体のおもて面に例えばリン（Ｐ）イオンなどのｎ型不純物イオンをイオン注入する。リンイオンのイオン注入条件は、例えば、ｐ型炭化珪素半導体基体の温度を５００℃程度とし、４０ｋｅＶ〜２５０ｋｅＶ程度の範囲内の異なる加速エネルギーで複数回のイオン注入を行う多段イオン注入とし、多段イオン注入の総注入量を２×１０20ｃｍ3程度としてもよい。これによって、ｐ型炭化珪素半導体基体のおもて面の表面層に、互いに離れて２つのｎ+型の不純物領域が形成される。
【００３０】
つぎに、酸化膜の残部を除去した後、例えば減圧ＣＶＤ法により、例えば厚さ１μｍの酸化膜を堆積する。つぎに、フォトリソグラフィおよびエッチングにより酸化膜をパターニングし、酸化膜の、ｐ+型グラウンド領域の形成領域に対応する部分を除去する。そして、酸化膜のパターニングに用いたレジスト膜を除去する。つぎに、酸化膜の残部をマスクとして、ｐ型炭化珪素半導体基体のおもて面にアルミニウム（Ａｌ）イオンなどのｐ型不純物イオンをイオン注入する。
【００３１】
アルミニウムイオンのイオン注入条件は、例えば、ｐ型炭化珪素半導体基体の温度を５００℃程度とし、加速エネルギーを４０ｋｅＶ〜２００ｋｅＶ程度の範囲内とした多段イオン注入とし、多段イオン注入の総注入量を２×１０20ｃｍ3程度としてもよい。これによって、ｐ型炭化珪素半導体基体のおもて面の表面層に、２つのｎ+型の不純物領域のうちの一方のｎ+型の不純物領域の、他方のｎ+型の不純物領域側に対して反対側に、一方のｎ+型の不純物領域に接するようにｐ+型の不純物領域が形成される。
【００３２】
つぎに、酸化膜の残部を除去した後、例えば、アルゴン雰囲気中において、１６００℃の温度で５分間のアニールを行い、不純物領域を活性化させる。これによって、アクティブ領域（活性領域）に、一方のｎ型の不純物領域が活性化されてなるｎ+型ソース領域、他方のｎ型の不純物領域が活性化されてなるｎ+型ドレイン領域、およびｐ+型の不純物領域が活性化されてなるｐ+型グラウンド領域が形成される。アクティブ領域とは、オン状態のときに電流が流れる領域である。
【００３３】
つぎに、例えば減圧ＣＶＤ法により、ｐ型炭化珪素半導体基体のおもて面に、例えば厚さ０．５μｍのフィールド酸化膜を堆積する。つぎに、フォトリソグラフィおよびエッチングによりフィールド酸化膜を選択的に除去し、アクティブ領域におけるｐ型炭化珪素半導体基体のおもて面を露出させる。フィールド酸化膜を選択的に除去する処理は、例えばウェットエッチングにより行ってもよい。これにより、アクティブ領域において、ｎ+型ドレイン領域、ｎ+型ソース領域およびｐ+型グラウンド領域が露出される。そして、フィールド酸化膜のパターニングに用いたレジスト膜を除去する。
【００３４】
つぎに、ｐ型炭化珪素半導体基体を洗浄した後、ｐ型炭化珪素半導体基体のおもて面上にシリコン窒化膜（ＳｉＮ膜）を形成するための第１堆積処理（第１工程）を行う（ステップＳ３）。具体的には、第１堆積処理において、例えばＡＬＤ法によって、ｐ型炭化珪素半導体基体のおもて面上に、例えば１［ｎｍ］以上３［ｎｍ］以下程度の厚さのシリコン窒化膜を堆積する。ＡＬＤ法によるシリコン窒化膜の詳細な堆積方法については、図２を用いて後述する。
【００３５】
つぎに、シリコン窒化膜の表面上にシリコン酸化膜を形成するための第２堆積処理（第２工程）を行う（ステップＳ４）。第２堆積処理によってシリコン窒化膜の表面上に堆積されるシリコン酸化膜は、ゲート絶縁膜である。具体的には、第２堆積処理において、例えばＡＬＤ法によって、シリコン窒化膜の表面上に、例えば２０［ｎｍ］以上１００［ｎｍ］以下程度の厚さのシリコン酸化膜を堆積する。ＡＬＤ法によるシリコン酸化膜の詳細な堆積方法については、図２を用いて後述する。
【００３６】
ゲート絶縁膜形成のための第２堆積処理は、ＡＬＤ法に代えて、例えば減圧ＣＶＤ法によって高温酸化（ＨＴＯ：Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜を堆積してもよい。また、ゲート絶縁膜として、シリコン酸化膜のみを積層した単層膜を形成することに代えて、シリコン酸化膜上に窒化膜や酸窒化膜などを積層した積層膜を形成してもよい。
【００３７】
つぎに、シリコン酸化膜を形成するための第２堆積処理後に、２分間以上３０分間以下の時間、１１００℃以上１３５０℃以下の温度で、酸素（Ｏ2）を含む雰囲気での熱処理を行う（ステップＳ５）。この熱処理により、シリコン窒化膜中の窒素原子を、炭化珪素半導体基体と反応させて、シリコン窒化膜と炭化珪素半導体基体との界面に窒素原子を含む界面層を形成する。ステップＳ５の熱処理で用いる酸素を含む雰囲気は、酸素雰囲気であってもよいし、好適には酸素を含みかつ一酸化窒素や一酸化二窒素を含まない雰囲気であることがよい。
【００３８】
この熱処理後、シリコン窒化膜が残っている場合には、炭化珪素半導体基体とシリコン窒化膜との界面に窒素（Ｎ）が導入され、シリコン窒化膜が残っていない場合には、炭化珪素半導体基体とゲート絶縁膜であるシリコン酸化膜との界面に窒素（Ｎ）が導入される。このように炭化珪素半導体基体とシリコン窒化膜（またはシリコン酸化膜）との界面に窒素が導入されることで、炭化珪素半導体基体とシリコン窒化膜との界面の窒素面密度が高くなるため、炭化珪素半導体基体とシリコン窒化膜との界面の界面準位密度が低減される。
【００３９】
炭化珪素半導体基体とシリコン窒化膜（またはシリコン酸化膜）との界面における窒素面密度は、６×１０14／ｃｍ2〜１．２×１０15／ｃｍ2程度となる。また、炭化珪素半導体基体とシリコン窒化膜（またはシリコン酸化膜）との界面に導入された窒素体積密度プロファイルは、炭化珪素半導体基体とシリコン窒化膜（またはシリコン酸化膜）との界面で最大体積密度を示し、当該界面から炭化珪素半導体基体の内部およびシリコン窒化膜（またはシリコン酸化膜）の内部へ深くなるほど体積密度が減少する分布となる。
当該窒素体積密度プロファイルの半値幅は、２ｎｍ〜４ｎｍ程度となる。
【００４０】
また、シリコン窒化膜およびシリコン酸化膜堆積時にゲート絶縁膜の中、および、炭化珪素半導体基体とシリコン窒化膜（またはシリコン酸化膜）との界面に混入した水素が、上記熱処理により脱離される。上記熱処理後にゲート絶縁膜の中、および、炭化珪素半導体基体とシリコン窒化膜（またはシリコン酸化膜）との界面に残留する水素体積密度は、１×１０21／ｃｍ3以下であり、好ましくは１×１０20／ｃｍ3以下であることがよい。
【００４１】
つぎに、ゲート絶縁膜上に、ゲート電極を形成する（ステップＳ６）。具体的には、例えば減圧ＣＶＤ法により、ゲート絶縁膜上に例えば多結晶シリコン（ｐｏｌｙ−Ｓｉ）を堆積する。つぎに、フォトリソグラフィおよびエッチングにより多結晶シリコンをパターニングし、多結晶シリコンの、ｎ+型ドレイン領域からｎ+型ソース領域にわたってゲート絶縁膜を介してｐ型エピタキシャル層を覆う部分をゲート電極として残す。そして、ゲート電極のパターニングに用いたレジスト膜を除去する。
【００４２】
つぎに、ｐ型炭化珪素半導体基体の温度が室温程度になるまでｐ型炭化珪素半導体基体を冷却した後、ｐ型炭化珪素半導体基体のおもて面側を覆う層間絶縁膜を形成する（ステップＳ７）。
【００４３】
つぎに、ＭＯＳゲートを構成する半導体領域に接するコンタクトメタルを形成する（ステップＳ８）。具体的には、フォトリソグラフィおよびエッチングによりゲート絶縁膜および層間絶縁膜を選択的に除去し、ｎ+型ドレイン領域が露出されたコンタクトホールと、ｎ+型ソース領域およびｐ+型グラウンド領域が露出されたコンタクトホールと、を形成する。ゲート絶縁膜および層間絶縁膜を選択的に除去する処理は、例えばフッ酸（ＨＦ）を用いたウェットエッチングにより行ってもよい。
【００４４】
つぎに、層間絶縁膜の表面およびコンタクトホールの内壁に沿って、金属膜を形成する。金属膜は、例えば、ニッケル（Ｎｉ）からなる。コンタクトホールの内壁とは、コンタクトホール内に露出する層間絶縁膜の側面およびｐ型炭化珪素半導体基体のおもて面である。そして、フォトリソグラフィおよびエッチングにより金属膜をパターニングして、当該金属膜の、ｐ型炭化珪素半導体基体のおもて面上の部分を、ｎ+型ドレイン領域に接するコンタクトメタル、および、ｎ+型ソース領域およびｐ+型グラウンド領域に接するコンタクトメタルとして残す。そして、金属膜のパターニングに用いたレジスト膜を除去する。
【００４５】
つぎに、金属膜とｐ型炭化珪素半導体基体とのオーミックコンタクトを形成するためのアニールとして、不活性ガス雰囲気において熱処理を行う（ステップＳ９）。これによって、金属膜とｐ型炭化珪素半導体基体との界面に、金属膜の金属原子と炭化珪素半導体基体の珪素原子とが反応してなる反応層（電気的接触部：コンタクト）とを形成する。ステップＳ９の熱処理においては、不活性ガスとして、窒素を含むガス（Ｎ2）、ヘリウムガス（Ｈｅ）またはアルゴンガス（Ａｒ）のいずれかを用いる。
【００４６】
つぎに、コンタクトホールの内部に埋め込むように、層間絶縁膜の表面上に、例えば厚さ３００［ｎｍ］のアルミニウム（Ａｌ）膜を蒸着する。つぎに、フォトリソグラフィおよびエッチングによりアルミニウム膜を選択的に除去し、当該アルミニウム膜の一部を、ゲート電極に接するパッド電極および各反応層にそれぞれ接するパッド電極として残す（ステップＳ１０）。アルミニウム膜を選択的に除去する処理は、例えばリン酸（Ｈ3ＰＯ4）を用いたウェットエッチングにより行ってもよい。その後、ｐ型炭化珪素半導体基体の裏面（ｐ+型炭化珪素基板の裏面）に例えば厚さ１００［ｎｍ］のアルミニウム膜を蒸着して裏面電極を形成することにより（ステップＳ１１）、炭化珪素からなるＭＯＳＦＥＴ（炭化珪素半導体装置）が完成する。
【００４７】
次に、ＡＬＤ法による成膜処理について説明する。図２は、ＡＬＤ法による成膜処理例を示す説明図である。ＡＬＤ法とは、原子の自己制御性を利用して、１原子の厚さの層を１層ずつ成膜する方法である。ＡＬＤ法では、例えば、図２（ａ）から図２（ｄ）に示す４つのステップを１サイクルとして、１つ目のステップで形成される１原子層と、この１原子層上に３つ目のステップで形成される１原子層と、を積層した１積層膜が得られる。まず、図２（ａ）に示す１つ目のステップでは、前駆体とも呼ばれるプリカーサをＡＬＤ装置のチャンバー内に投入する。ここで、ＡＬＤ法によってシリコン窒化膜２（図３参照）を堆積する例を用いて説明する。例えばシリコン窒化膜２を堆積する場合、プリカーサは、シリコン原子の原料となるガスである。例えばプリカーサとしては、トリス(ジメチルアミノ)シラン（３ＤＭＡＳ（化学式：ＳｉＨ［Ｎ（ＣＨ３）2］3））を投入する。シリコン原子の原料となるガスは、３ＤＭＡＳに限らず、他の有機シリコン化合物などであってもよい。つぎに、図２（ｂ）に示す２つ目のステップでは、チャンバー内のパージ処理を行う。パージ処理とは、不要なものを排気する処理である。ここで、プリカーサに含まれる原子によって１原子層の成膜ができれば、余分なプリカーサの材料は排気される。
【００４８】
つぎに、図２（ｃ）に示す３つ目のステップでは、反応剤をＡＬＤ装置のチャンバー内に投入する。例えばシリコン窒化膜２を堆積する場合、反応剤が、窒素原子の原料となるガスである。例えば窒素原子の原料となるガスとしては、窒素を含むガス（Ｎ2）と水素を含むガス（Ｈ2）との混合ガスが挙げられる。反応材は、ＡＬＤ装置内でプラズマ状態にされて投入される。図２（ｃ）に示すように、反応剤が投入されると、プリカーサに含まれ堆積された原子と反応剤に含まれる原子とが原子間結合する。
【００４９】
そして、図２（ｄ）に示す４つ目のステップでは、パージ処理を行う。これにより、例えばシリコン窒化膜２を堆積する場合、余ったＣＨ4、Ｎ2が排気される。ここで、反応剤に含まれる原子によって１原子層の成膜ができれば、余分な反応剤の材料は排気される。ｐ型炭化珪素半導体基体のおもて面上にプリカーサによって形成される１原子層に含まれる原子と、反応剤によって形成される１原子層に含まれる原子と、が原子間結合した堆積膜が形成される。
【００５０】
このように、ＡＬＤ法では、上述したように４ステップを１サイクルとし、このサイクルの数を調整すれば所望の厚さの膜を堆積することができる。図２（ｅ）には、上述した４ステップを１サイクルとする処理が２サイクル行われた後の２積層膜が形成された例を示す。
【００５１】
このＡＬＤ法による成膜処理は、図１に示すステップＳ３，Ｓ４の第１，２堆積処理に適用される。図１に示すステップＳ３におけるシリコン窒化膜の第１堆積処理では、プリカーサがシリコン原子を含むガスであり、反応剤が窒素原子を含むガスである。第１堆積処理では、１サイクルあたり０．１７Åの厚さのシリコン窒化膜が形成される。また、図１に示すステップＳ４におけるシリコン酸化膜の第２堆積処理では、プリカーサがシリコン原子を含むガスであり、反応剤が酸素原子を含むガスである。第２堆積処理では、１サイクルあたり０．６７Åの厚さのシリコン酸化膜が形成される。
【００５２】
つぎに、実施の形態にかかる炭化珪素半導体装置の製造方法を用いたｎ型のＭＯＳキャパシタの製造方法について説明する。
【００５３】
図３〜図５は、実施の形態にかかる炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタの製造途中の状態を示す断面図である。まず、ｎ型炭化珪素半導体基体１を用意する。ｎ型炭化珪素半導体基体１は、ｎ型の炭化珪素半導体基板そのものであってもよいし、ｎ型炭化珪素半導体基板のおもて面にエピタキシャル成長によってｎ型エピタキシャル層が形成されたものであってもよい。
【００５４】
つぎに、ｎ型炭化珪素半導体基体１のおもて面（例えば、（０００１）面（Ｓｉ面））上に、ＡＬＤ法によって、ＡＬＤ装置の反応炉（チャンバー）内の温度を例えば３００℃以上５００℃以下の範囲の温度（成膜温度）とし、例えば１［ｎｍ］以上３［ｎｍ］以下程度の厚さｄ１のシリコン窒化膜２を堆積する。この堆積処理は、図１に示したステップＳ３の第１堆積処理に相当する。また、ＡＬＤ法を用いてシリコン窒化膜２を堆積する際の成膜温度は、３５０℃程度が好ましい。
【００５５】
図２において説明したように、ＡＬＤ法によってシリコン窒化膜２を堆積する場合、プリカーサが、シリコン原子の原料となるガスであり、反応剤が、窒素原子の原料となるガスである。図２を用いて説明したように、シリコン原子の原料となるガスとしては、例えば、３ＤＭＡＳが挙げられる。シリコン原子の原料となるガスは、３ＤＭＡＳに限らず、他の有機シリコン化合物などであってもよい。また、図２を用いて説明したように、窒素原子の原料となるガスとしては、窒素を含むガスと水素を含むガスとの混合ガスが挙げられる。シリコン原子の原料となるガスは、ＡＬＤ装置の反応炉内にガスの状態で投入される。窒素原子の原料となるガスは、ＡＬＤ装置内でプラズマ状態にされて、ＡＬＤ装置の反応炉内に投入される。
【００５６】
ＡＬＤ法によってシリコン窒化膜２を形成するにあたって、１サイクルで堆積可能な１積層膜の厚さは０．１７Å／サイクルであるため、厚さｄ１が約１［ｎｍ］のシリコン窒化膜２を得るためのサイクル数は６０サイクルである。ＡＬＤ法を用いることにより、ｎ型炭化珪素半導体基体１の表面全体に各原子が充填され、シリコン窒化膜２の膜質の均一性が高くなり、薄いシリコン窒化膜２が得られる。ここまでの状態が図３に示されている。
【００５７】
つぎに、シリコン窒化膜２上に、例えば厚さｄ２が２０［ｎｍ］以上１００［ｎｍ］以下程度のシリコン酸化膜３を堆積する。シリコン酸化膜３の堆積処理は、図１に示したステップＳ４の第２堆積処理に相当する。シリコン酸化膜３の堆積処理は、ＡＬＤ法を用いる。ＡＬＤ法を用いてシリコン酸化膜３を堆積する際の成膜温度は、例えば３００℃以上８５０℃以下程度の範囲の温度である。ＡＬＤ法を用いてシリコン酸化膜３を堆積する際の成膜温度は、例えば４００℃程度が好ましい。
【００５８】
図２において説明したように、ＡＬＤ法によってシリコン酸化膜３を堆積する場合、プリカーサが、シリコン原子の原料となるガスであり、反応剤が、酸素原子の原料となるガスである。シリコン原子の原料となるガスとしては、例えば、３ＤＭＡＳが挙げられる。また、酸素原子の原料となるガスとしては、酸素を含むガス（Ｏ2）が挙げられる。シリコン原子の原料となるガスは、ＡＬＤ装置の反応炉内にガスの状態で投入される。酸素原子の原料となるガスは、ＡＬＤ装置内でプラズマ状態にされて、ＡＬＤ装置の反応炉内に投入される。
【００５９】
ＡＬＤ法によるシリコン酸化膜３を形成するにあたって、１サイクルで堆積可能な１積層膜の厚さは０．６７Å／サイクルであるため、厚さｄ２が約２０［ｎｍ］のシリコン酸化膜３を得るためのサイクル数は３００サイクルである。なお、シリコン酸化膜３をＨＴＯ膜としてもよい。シリコン酸化膜３をＨＴＯ膜とする場合、シリコン酸化膜３の堆積処理は、ＨＴＯ膜を堆積する際の一般的な堆積方法を用いてもよい。ここまでの状態が、図４に示されている。
【００６０】
つぎに、シリコン酸化膜３を堆積後に、例えば酸素を含むガス雰囲気において熱処理を行う。この熱処理は、例えば、２分間以上３０分間以下程度の処理時間とし、１１００℃以上１３５０℃以下程度の温度で行う。熱処理での温度が高いほどｎ型炭化珪素半導体基体１の酸化が進むため、熱処理での温度を高くする場合には熱処理の処理時間を短くする。熱処理は、例えば１１００℃の温度の場合に３０分間程度行うのが好ましく、１３５０℃の温度の場合に２分間程度行うのが好ましい。ここまでの状態が、図５に示されている。これによって、ｎ型炭化珪素半導体基体１とシリコン酸化膜３との界面４に、窒素を導入させることができる。
【００６１】
図５では、シリコン酸化膜３を堆積後に行う熱処理後に、シリコン酸化膜３と、ｎ型炭化珪素半導体基体１とシリコン酸化膜３との界面４と、の間にシリコン窒化膜２が形成された例を挙げているが、ｎ型炭化珪素半導体基体１とシリコン酸化膜３との界面４に窒素が導入されていれば、ｎ型炭化珪素半導体基体１とシリコン酸化膜３との間にシリコン窒化膜２が形成されていなくてもよい。その後、シリコン酸化膜３上にゲート電極を形成し、ｎ型炭化珪素半導体基体１の裏面全面に裏面電極を形成することで、ＭＯＳキャパシタが完成する。
【００６２】
つぎに、ｎ型炭化珪素半導体基体１とシリコン窒化膜２（またはシリコン酸化膜３）との界面４の界面準位密度を測定する方法について説明する。図６は、実施の形態にかかる炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタの構成および測定例を示す説明図である。図６を用いて、ｎ型炭化珪素半導体基体１とシリコン酸化膜３との界面４の界面準位密度の低減を検証する測定例について説明する。
【００６３】
まず、本実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、ＭＯＳキャパシタ６０を作製する。具体的には、ｎ型炭化珪素半導体基体１のおもて面へのシリコン酸化膜３の形成後に、室温環境下において、シリコン酸化膜３の上に、ｎ型炭化珪素半導体基体１のおもて面側から見てドット状の平面形状となるように、アルミニウムからなるゲート電極（アルミゲート電極）５を蒸着する。そして、ｎ型炭化珪素半導体基体１の裏面全面にアルミニウムを蒸着して裏面電極（アルミ裏面電極）６を形成する。これにより、ＭＯＳキャパシタ６０（実施例１）が得られる。
【００６４】
つぎに、実施例１にかかるＭＯＳキャパシタ６０におけるｎ型炭化珪素半導体基体１とシリコン酸化膜３との界面４の界面準位密度の低減効果を検証するための比較として、ｎ型炭化珪素半導体基体のおもて面に、乾燥酸素を含んだ雰囲気によりゲート絶縁膜を形成し、一酸化窒素を含むガスによって熱処理をすることによりＭＯＳキャパシタ（図１３）（比較例１）を作製した。また、炭化珪素半導体基体のおもて面に、本実施の形態にかかる炭化珪素半導体装置の製造方法と同様にシリコン窒化膜およびシリコン酸化膜を形成した後に、酸素を含むガス雰囲気での熱処理の代わりに窒素を含むガス雰囲気での熱処理を行うことによってゲート絶縁膜を形成したＭＯＳキャパシタ（比較例２）を作製した。
【００６５】
つぎに、完成した実施例１にかかるＭＯＳキャパシタ６０および比較例１，２のＭＯＳキャパシタの静電容量をＣ−Ｖ（容量−電圧）メーター７で測定し、当該静電容量に基づいて、炭化珪素半導体基体とゲート絶縁膜であるシリコン酸化膜との界面の界面準位密度Ｄｉｔを算出した。その結果を図７に示す。図７に示す結果から、実施例１にかかるＭＯＳキャパシタ６０および比較例１，２のＭＯＳキャパシタについて、炭化珪素半導体基体とゲート絶縁膜との界面の界面準位密度の差を検証した。
【００６６】
図７は、実施例１にかかるＭＯＳキャパシタと比較例１，２のＭＯＳキャパシタの測定結果から得られた界面準位密度とエネルギー準位との関係を示す特性図である。図７の横軸は、炭化珪素半導体基体のコンダクションバンド（伝導帯）Ｅｃから炭化珪素半導体基体とゲート絶縁膜であるシリコン酸化膜との界面の界面準位Ｅまでのエネルギー準位（Ｅｃ−Ｅ）である。図７の縦軸は、炭化珪素半導体基体とゲート絶縁膜との界面の界面準位密度Ｄｉｔである。図７の横軸のエネルギー準位（Ｅｃ−Ｅ）については、ゲート電極５への印加電圧を変化させる、または、炭化珪素半導体基体のおもて面の表面領域の不純物濃度を変化させる、ことによって検証可能である。
【００６７】
実施例１（ａ−１）にかかるＭＯＳキャパシタ６０は、シリコン酸化膜３を堆積後に１１００℃の温度で約３０分間の熱処理を行うことにより作製される。実施例１（ａ−１）にかかるＭＯＳキャパシタ６０の界面準位密度Ｄｉｔ（▲プロット）は、比較例１（ｂ）のＭＯＳキャパシタの界面準位密度（◇のプロット）と同程度であることが確認された。このように、実施例１（ａ−１）にかかるＭＯＳキャパシタ６０は、比較例１（ｂ）のＭＯＳキャパシタと同程度の界面準位密度低減効果があることが確認された。
【００６８】
また、実施例１（ａ−１）にかかるＭＯＳキャパシタ６０の界面準位密度Ｄｉｔ（▲のプロット）は、比較例２（ｃ）のＭＯＳキャパシタの界面準位密度Ｄｉｔ（○のプロット）よりも大幅に低いことが確認された。このように、実施例１（ａ−１）にかかるＭＯＳキャパシタ６０は、比較例２（ｃ）のＭＯＳキャパシタより大幅な界面準位密度低減効果があることが確認された。
【００６９】
また、実施例１（ａ−２）にかかるＭＯＳキャパシタ６０は、シリコン酸化膜３を堆積後に１３５０℃の温度で熱処理を行うことにより作製される。シリコン酸化膜３の堆積後に行われる酸素雰囲気での熱処理における温度が高いと、ＡＬＤ装置にて形成したシリコン窒化膜２（ＳｉＮ膜）からシリコン酸窒化物（ＳｉＯＮ）への反応が促進し、ｎ型炭化珪素半導体基体１とシリコン酸化膜３との界面４におけるシリコン酸窒化物（ＳｉＯＮ）の結合密度、すなわちｎ型炭化珪素半導体基体１とシリコン酸化膜３との界面４における窒素濃度が高くなることが推測される。
【００７０】
したがって、実施例１（ａ−２）にかかるＭＯＳキャパシタ６０の界面準位密度Ｄｉｔ（△のプロット）は、比較例１（ｂ）のＭＯＳキャパシタの界面準位密度Ｄｉｔ（◇のプロット）よりも低くなる。このため、実施例１（ａ−２）にかかるＭＯＳキャパシタ６０は、比較例１（ｂ）のＭＯＳキャパシタよりも界面準位密度低減効果がある。したがって、実施例１（ａ−２）にかかるＭＯＳキャパシタ６０によれば、ｎ型炭化珪素半導体基体１とシリコン酸化膜３との界面４で形成されている電子トラップが低減するため、チャネル抵抗（すなわち、オン抵抗）を低減させることができる。
【００７１】
また、本実施の形態にかかる炭化珪素半導体装置の製造方法によって製造されるＭＯＳキャパシタ６０は、炭化珪素からなる半導体ウェハから切り出され個々のチップ状に個片化された半導体チップを用いて作製された例である。シリコン窒化膜２は、内部応力が大きいが、本実施の形態においてシリコン窒化膜２の厚さは１［ｎｍ］以上３［ｎｍ］以下程度と薄い。かつ、シリコン窒化膜２およびシリコン酸化膜３の堆積後に行う酸素を含むガス雰囲気での熱処理によって、シリコン窒化膜２の厚さがさらに薄くなる、もしくは、シリコン窒化膜２が消失する。このため、シリコン窒化膜２の内部応力による半導体ウェハへの悪影響は小さい。
【００７２】
また、本実施の形態にかかる炭化珪素半導体装置の製造方法でシリコン窒化膜２の厚さｄ１を５［ｎｍ］以上にすると、ＭＯＳキャパシタ６０によるＣ−Ｖのヒステリシス特性が急激に悪化することが発明者により確認されている。ＭＯＳキャパシタ６０によるＣ−Ｖのヒステリシス特性が悪化した場合、ｎ型炭化珪素半導体基体１の深いトラップ準位が増加することが推測される。したがって、本実施の形態にかかる炭化珪素半導体装置の製造方法による製造過程におけるシリコン窒化膜２の厚さは１［ｎｍ］以上３［ｎｍ］以下程度であることが望ましい。
【００７３】
（実施例２）
つぎに、チャネル移動度について検証した。図８は、実施例２にかかる炭化珪素半導体装置のチャネル移動度を示す特性図である。図９は、実施例２にかかる炭化珪素半導体装置の炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度を示す特性図である。図１０は、実施例２にかかる炭化珪素半導体装置の炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度とチャネル移動度との関係を示す特性図である。まず、上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、炭化珪素半導体基体とゲート絶縁膜との界面におけるシリコン窒化膜の厚さの異なる複数のＭＯＳＦＥＴ（実施例２）を作製した。
【００７４】
ここでは、実施例２の試料として、シリコン窒化膜の厚さを０［ｎｍ］、１［ｎｍ］および２［ｎｍ］の３つの試料を用意した（図８，９にはそれぞれＳｉＮ＿０ｎｍ、ＳｉＮ＿１ｎｍおよびＳｉＮ＿２ｎｍと記載）。これら３つの試料それぞれについて、熱処理のガス種を酸素とした場合（酸素（Ｏ2）熱処理）、熱処理のガス種を一酸化窒素にした場合（一酸化窒素（ＮＯ）熱処理）、および、熱処理を行わない場合（熱処理無）の３つの熱処理条件における最大チャネル移動度を測定した。その結果を図８に示す。
【００７５】
さらに、実施例２の３つの試料それぞれについて、上記３つの熱処理条件での、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度をＸ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法により測定した。その結果を図９に示す。図８，９に示す結果において、酸素熱処理および一酸化窒素熱処理ともに、熱処理温度は１１００℃〜１３５０℃の範囲内とした。ここで、いずれの熱処理条件においても、シリコン窒化膜の厚さが０［ｎｍ］（ＳｉＮ＿０ｎｍ：シリコン窒化膜無）とは、シリコン窒化膜を設けない構造（従来構造）に相当する。
【００７６】
図８に示す結果から、酸素熱処理の試料および一酸化窒素熱処理の試料においては、シリコン窒化膜の厚さ増加にともない最大チャネル移動度を増加できることが確認された。但し、図８に示す結果において、酸素熱処理の試料および一酸化窒素熱処理の試料の特性は一致していない。具体的には、シリコン窒化膜の厚さが０［ｎｍ］である場合、酸素熱処理の試料は、最大チャネル移動度が一酸化窒素熱処理の試料よりも低くなっている。かつ、シリコン窒化膜の厚さが２［ｎｍ］である場合、酸素熱処理の試料は、最大チャネル移動度が一酸化窒素熱処理の試料と略同じである。
【００７７】
すなわち、酸素熱処理の試料は、一酸化窒素熱処理の試料と比べて、シリコン窒化膜の厚さ増加による最大チャネル移動度の増加率が大きく、シリコン窒化膜の厚さを増加させることによって得られる、炭化珪素半導体基体とゲート絶縁膜との界面の界面特性の改善効果が大きいことがわかる。また、図８に示す結果から、熱処理無でシリコン窒化膜の厚さを２［ｎｍ］とした試料は、酸素熱処理でシリコン窒化膜の厚さを２［ｎｍ］とした試料、および、一酸化窒素熱処理でシリコン窒化膜の厚さを２［ｎｍ］とした試料と比べて、最大チャネル移動度が著しく低いことが確認された。
【００７８】
図９に示す結果から、酸素熱処理の試料および一酸化窒素熱処理の試料ともに、シリコン窒化膜の厚さ増加にともなって、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度が増加していることがわかる。酸素熱処理でかつシリコン窒化膜無（ＳｉＮ＿０ｎｍ）とした試料では、炭化珪素半導体基体とゲート絶縁膜との界面に窒素供給源が無い。このため、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度は、ＸＰＳ法により検出することができないレベル（＝０．００×１０0ａｔｏｍｓ／ｃｍ2）となっている。
【００７９】
また、従来構造である一酸化窒素熱処理でかつシリコン窒化膜無（ＳｉＮ＿０ｎｍ）とした試料の窒素面密度（＝３．２×１０14／ｃｍ2）と比較すると、酸素熱処理の試料および一酸化窒素熱処理の試料ともに、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度を２倍〜４倍程度に高密度化できることが確認された。また、シリコン窒化膜の厚さを２［ｎｍ］（ＳｉＮ＿２ｎｍ）とした試料で比較すると、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度は、熱処理無の試料でもっとも高く、一酸化窒素熱処理とした場合でも熱処理無の試料よりも低下することがわかった。
【００８０】
また、図８の結果および図９の結果から導出した、最大チャネル移動度と、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度と、の関係を図１０に示す。この図１０に示す結果から、酸素熱処理の試料および一酸化窒素熱処理の試料ともに、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度の増加に伴って、最大チャネル移動度が増加し、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度に対応する最大チャネル移動度がおおむね同じ関係にあることがわかる。
【００８１】
また、図１０に示すように、酸素熱処理の試料および一酸化窒素熱処理の試料において、最大チャネル移動度は、窒素面密度９×１０14／ｃｍ2付近で最大値を示し、その最大値はそれぞれ２８．７ｃｍ2／Ｖｓおよび２９．３ｃｍ2／Ｖｓとなっている。一酸化窒素熱処理でシリコン窒化膜の厚さを０［ｎｍ］（ＳｉＮ＿０ｎｍ）とした試料の最大チャネル移動度２１．７ｃｍ2／Ｖｓを基準にすると、酸素熱処理の試料および一酸化窒素熱処理の試料の最大チャネル移動度の増加率は、それぞれ、３２％および３５％であることがわかった。
【００８２】
また、図１０に示す結果から、酸素熱処理の試料および一酸化窒素熱処理の試料ともに、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度が６×１０14／ｃｍ2〜１．２×１０15／ｃｍ2の範囲であれば、一酸化窒素熱処理でシリコン窒化膜の厚さを０［ｎｍ］（ＳｉＮ＿０ｎｍ）とした試料の最大チャネル移動度２１．７ｃｍ2／Ｖｓを基準として、最大チャネル移動度を１５％〜３５％程度増加させることができることがわかった。
【００８３】
つぎに、炭化珪素半導体基体とゲート絶縁膜との界面近傍における窒素体積密度について検証した。図１１は、実施例２にかかる炭化珪素半導体装置の炭化珪素半導体基体とゲート絶縁膜との界面近傍における窒素体積密度プロファイルを示す特性図である。図１１に二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した、炭化珪素半導体基体とゲート絶縁膜との界面近傍における窒素体積密度プロファイルを示す。
【００８４】
図１１の横軸には、炭化珪素半導体基体とシリコン窒化膜（またはシリコン酸化膜）との界面を０［ｎｍ］とし、当該界面から炭化珪素半導体基体の内部へ深くなる方向の深さを正の数値で示し、当該界面からシリコン窒化膜（またはシリコン酸化膜）の内部へ深くなる方向の深さを負の数値で示す。図１１の縦軸には、窒素体積密度を示す。また、図１１には、熱処理条件を、熱処理無（シリコン窒化膜の厚さ２［ｎｍ］）、酸素熱処理（シリコン窒化膜の厚さ２［ｎｍ］）、および一酸化窒素熱処理（シリコン窒化膜無）とした３つの試料を示す。
【００８５】
図１１に示す結果から、熱処理無、酸素熱処理および一酸化窒素熱処理の各試料において、窒素体積密度プロファイルの半値幅はそれぞれ２．５［ｎｍ］、２．６［ｎｍ］および２．１［ｎｍ］であることが確認された。すなわち、炭化珪素半導体基体の表面にシリコン窒化膜を介してゲート絶縁膜となるシリコン酸化膜を積層することで、熱処理無および酸素熱処理の試料においては、シリコン窒化膜を形成していない従来の一酸化窒素熱処理の試料よりも０．５ｎｍ程度半値幅が広くなっていることがわかった。
【００８６】
つぎに、ゲート絶縁膜となるシリコン酸化膜中の水素体積密度について検証した。図１２は、実施例２にかかる炭化珪素半導体装置のゲート絶縁膜中の水素体積密度プロファイルを示す特性図である。図１２にＳＩＭＳにより測定した、ゲート絶縁膜となるシリコン酸化膜中の水素体積密度プロファイルを示す。図１２に示す試料は、図１１と同様に、熱処理無（シリコン窒化膜の厚さ２［ｎｍ］）、酸素熱処理（シリコン窒化膜の厚さ２［ｎｍ］）、および一酸化窒素熱処理（シリコン窒化膜無）の３つである。熱処理無の試料では、ゲート絶縁膜中の水素濃度が１×１０21／ｃｍ3を超えて著しく高くなっていることがわかった。熱処理無の試料のゲート絶縁膜中に水素が多量に含まれる理由として、次の２点が挙げられる。
【００８７】
１つ目の理由は、ＡＬＤ法によるゲート絶縁膜を成膜する際に用いるガスに水素が含まれるからである。２つ目の理由は、シリコン窒化膜の成膜温度が３００℃〜４００℃と低く、ゲート絶縁膜中に水素が残留する低温条件であるからである。ｎｍオーダーでシリコン窒化膜を成膜するには、比較的低温のＣＶＤにならざるを得ず、シリコン窒化膜の成膜中にゲート絶縁膜中に水素が多量に残留することは避けられないと推測される。熱処理無の試料において上述したように最大チャネル移動度が著しく低くなる理由は、ゲート絶縁膜中に多量の水素が含まれるからであると推測される。一方、酸素熱処理および一酸化窒素熱処理においては、１１００℃以上の温度での熱処理によりゲート絶縁膜中の水素体積密度が１×１０20／ｃｍ3以下に低下しており、これらの熱処理温度条件およびゲート絶縁膜中水素密度条件が良好なチャネル移動度特性を得る上で重要な項目になっていることがわかった。
【００８８】
以上実施の形態で説明したように、本実施の形態によれば、炭化珪素半導体基体のおもて面に、原子層堆積法によって、１［ｎｍ］以上３［ｎｍ］以下の厚さのシリコン窒化膜を形成し、シリコン窒化膜上に、ゲート絶縁膜を形成した後に、酸素を含む雰囲気で熱処理を行う。これにより、炭化珪素半導体基体とゲート絶縁膜との界面における窒素面密度を６×１０14／ｃｍ2〜１．２×１０15／ｃｍ2に高めた構造となり、従来構造に比べてチャネル移動度を大きくすることができるため、炭化珪素半導体基体とゲート絶縁膜との界面の界面特性を改善させることができる。
【００８９】
また、第１，２堆積処理後の熱処理を酸素を含まないガスで行った場合、炭化珪素半導体基体とゲート絶縁膜との界面への窒素導入が十分でなく、炭化珪素半導体基体とゲート絶縁膜との界面の大きな特性向上は望めない。それに対して、本実施の形態によれば、第１，２堆積処理後の熱処理を酸素を含むガスで行うことで、炭化珪素半導体基体とゲート絶縁膜との界面の界面特性を向上させることができる。また、本実施の形態によれば、第１，２堆積処理後の熱処理において反応炉内に導入するガスとして一酸化窒素や一酸化二窒素を用いずに酸素のみを用いてもよい。これによって、反応炉から排出されたガスを無害化するための除害装置などの特別な装置を用いなくてよいため、炭化珪素半導体基体とゲート絶縁膜との界面の界面特性の改善をした炭化珪素半導体装置を安価に提供することができる。
【００９０】
以上において、本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、ゲート絶縁膜となるシリコン酸化膜の堆積方法は、ＡＬＤ法に限らず、ＨＴＯ膜を形成するように減圧ＣＶＤ法などであってもよい。
【産業上の利用可能性】
【００９１】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、ＭＯＳゲートを有する半導体装置に有用である。
【符号の説明】
【００９２】
１  ｎ型炭化珪素半導体基体
２  シリコン窒化膜
３  シリコン酸化膜
４  炭化珪素半導体基体とシリコン酸化膜（ゲート絶縁膜）との界面
５  アルミゲート電極
６  アルミ裏面電極
６０  ＭＯＳキャパシタ
【図１】
2019149527.tif 000003
【図２】
2019149527.tif 000004
【図３】
2019149527.tif 000005
【図４】
2019149527.tif 000006
【図５】
2019149527.tif 000007
【図６】
2019149527.tif 000008
【図７】
2019149527.tif 000009
【図８】
2019149527.tif 000010
【図９】
2019149527.tif 000011
【図１０】
2019149527.tif 000012
【図１１】
2019149527.tif 000013
【図１２】
2019149527.tif 000014
【図１３】
2019149527.tif 000015