(57)【要約】【課題】電力変換回路の横流電流抑制制御装置において、より適切にインバータユニット間の電流偏差を抑制する。【解決手段】補償量推定部２６ａ〜２６ｄにおいて、キャリア三角波Ｖｃａｒｒｙの頂点のタイミングで算出した補償量ｃｏｍｐ１〜ｃｏｍｐ４を、補償量ｃｏｍｐ１〜ｃｏｍｐ４の周期性を根拠にして位相を進める。これにより、スイッチング時の最適遅延時間補償量を推定し、時刻に発生する電流偏差を抑制する。【選択図】図１
2019009847.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された２つのスイッチング素子を有するインバータユニットを、直流電圧源に並列接続した電力変換回路における横流電流を抑制する横流電流抑制制御装置であって、
スイッチング半周期に１回動作し、立ち上がりゲート遅延指令値と、立ち下がりのゲート遅延指令値とを演算するゲート遅延指令値演算部と、
前記立ち上がりゲート遅延指令値をゲート指令値に付加する立ち上がり遅延付加器と、
前記立ち下がりゲート遅延指令値をゲート指令値に付加する立ち下がり遅延付加器と、
を各インバータユニットの各相にそれぞれ備え、
前記ゲート遅延指令値演算部は、
キャリア三角波の頂点のタイミングで算出された電流偏差を解消するための補償量の位相を進めて、次のスイッチング実行時の最適遅延時間補償量を推定する補償量推定部を有し、前記最適遅延時間補償量から前記立ち上がりゲート遅延指令値と前記立ち下がりゲート遅延指令値を求めることを特徴とする電力変換回路の横流電流抑制制御装置。
【請求項２】
前記補償量推定部は、
インバータ電流と同期した位相に対して、所定の位相だけ遅らせた位相情報を用いて、前記補償量を離散フーリエ変換する離散フーリエ変換部と、
前記離散フーリエ変換部の演算結果をインバータ電流と同期した位相を用いて逆離散フーリエ変換する逆離散フーリエ変換部と、
を備えたことを特徴とする請求項１記載の電力変換回路の横流電流抑制制御装置。
【請求項３】
前記補償量推定部は、
インバータ電流と同期した位相を用いて、前記補償量を離散フーリエ変換する離散フーリエ変換部と、
前記離散フーリエ変換部の演算結果をインバータ電流と同期した位相に対して所定の位相だけ進めた位相情報を用いて逆離散フーリエ変換する逆離散フーリエ変換部と、
を備えたことを特徴とする請求項１記載の電力変換回路の横流電流抑制制御装置。
【請求項４】
前記ゲート遅延指令値演算部は、
インバータユニット出力電流指令値から自らのインバータユニット出力電流検出値を減算した値を横流電流としてゲインを乗算する比例アンプと、
前記自らのインバータユニット出力電流検出値の符号が正で、かつ、前記ゲート指令値が１のとき前記横流電流を入力する第１積分アンプと、
前記自らのインバータユニット出力電流検出値の符号が負で、かつ、前記ゲート指令値が１のとき前記横流電流を入力する第２積分アンプと、
前記自らのインバータユニット出力電流検出値の符号が正で、かつ、前記ゲート指令値が０のとき前記横流電流を入力する第３積分アンプと、
前記自らのインバータユニット出力電流検出値の符号が負で、かつ、前記ゲート指令値が０のとき前記横流電流を入力する第４積分アンプと、
前記比例アンプと前記第１積分アンプの出力を加算した値を前記補償量として入力とする第１補償量推定部と、
前記比例アンプと前記第２積分アンプの出力を加算した値を前記補償量として入力とする第２補償量推定部と、
前記比例アンプと前記第３積分アンプの出力を加算した値を前記補償量として入力とする第３補償量推定部と、
前記比例アンプと前記第４積分アンプの出力を加算した値を前記補償量として入力とする第４補償量推定部と、を備え、
前記自らのインバータユニット出力電流検出値の符号が正のとき前記第１補償量推定部の出力に−１を乗算した値を立ち上がりゲート遅延指令値とし、前記自らのインバータユニット出力電流検出値の符号が負のとき前記第２補償量推定部の出力に−１を乗算した値を立ち上がりゲート遅延指令値とし、前記自らのインバータユニット出力電流検出値の符号が正のとき前記第３補償量推定部の出力を立ち下がりゲート遅延指令値とし、前記自らのインバータユニット出力電流検出値の符号が負のとき前記第４補償量推定部の出力を立ち下がりゲート遅延指令値として出力することを特徴とする請求項１〜３のうち何れかに記載の電力変換回路の横流電流抑制制御装置。
【請求項５】
前記ゲート遅延指令値演算部は、
インバータユニット出力電流指令値から自らのインバータユニット出力電流検出値を減算した値を横流電流としてゲインを乗算する比例アンプと、
前記自らのインバータユニット出力電流検出値の符号が正で、かつ、前記ゲート指令値が１のとき前記横流電流を入力する第１積分アンプと、
前記自らのインバータユニット出力電流検出値の符号が負で、かつ、前記ゲート指令値が１のとき前記横流電流を入力する第２積分アンプと、
前記自らのインバータユニット出力電流検出値の符号が正で、かつ、前記ゲート指令値が０のとき前記横流電流を入力する第３積分アンプと、
前記自らのインバータユニット出力電流検出値の符号が負で、かつ、前記ゲート指令値が０のとき前記横流電流を入力する第４積分アンプと、
前記自らのインバータユニット出力電流検出値の符号が正のとき、前記第１積分アンプの出力に前記比例アンプの出力を加算した値を補償量として入力し、前記自らのインバータユニット出力電流検出値の符号が負のとき、前記第２積分アンプの出力に前記比例アンプの出力を加算した値を補償量として入力する第１補償量推定部と、
前記自らのインバータユニット出力電流検出値の符号が正のとき、前記第３積分アンプの出力に前記比例アンプの出力を加算した値を補償量として入力し、前記自らのインバータユニット出力電流検出値の符号が負のとき、前記第４積分アンプの出力に前記比例アンプの出力を加算した値を補償量として入力する第２補償量推定部と、
を備え、
前記第１補償量推定部の出力に−１を乗算した値を前記立ち上がりゲート遅延指令値とし、前記第２補償量推定部の出力を前記立ち下がりゲート遅延指令値とすることを特徴とする請求項１〜３のうち何れかに記載の電力変換回路の横流電流抑制制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータユニットを並列接続した電力変換回路において、各インバータユニットの電流責務を均等化するための横流電流抑制制御装置に関する。
【背景技術】
【０００２】
電力変換回路は、大容量化のため複数のインバータユニットを並列に接続する手法が用いられることがある。この手法を用いることにより、大容量機専用のインバータユニットを設計する必要がなくなる。その反面、各インバータユニット間で横流が発生し、電流責務がばらつきやすくなる。これにより特定のインバータユニットの寿命が短くなり、最悪の場合、過電流や過熱でスイッチング素子が熱的ダメージを負うこともある。
【０００３】
特許文献１は、この電流アンバランスを抑制する技術である。各インバータユニット間の電流偏差に応じてゲート信号の立ち上がりと立ち下がりを調整することで、スイッチング素子（例えば、ＩＧＢＴ）の個体差によって生じる電流アンバランスを抑制している。
【０００４】
図６にインバータユニットを並列接続した電力変換回路を示し、図７に各インバータユニットのゲート信号ＧｕＮ，ＧｘＮを生成する制御ブロック図を示す。電流偏差を全インバータユニット出力電流指令値Ｉｉｎｖ＿ｒｅｆと各インバータユニット出力電流検出値ｌｉｎｖＵＮｄｅｔから算出する。その電流偏差に応じて、立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵと立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤを算出してゲート指令値ＧｒｅｆＮを調整する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５９７９２５３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図８に特許文献１における遅延時間補償の様子を示す。特許文献１では、発生したインバータユニット間の電流偏差をフィードバックし、その偏差を解消するための立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵ，立ち下がり遅延指令値ＤｅｌａｙｒｅｆＤを算出する。その立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵ，立ち下がり遅延指令値ＤｅｌａｙｒｅｆＤによってゲート指令値ＧｒｅｆＮ（図８ではＧｒｅｆ２）を調整する。
【０００７】
立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵ，立ち下がり遅延指令値ＤｅｌａｙｒｅｆＤはキャリア三角波の頂点（時刻Ｔ０）のタイミングで算出するが、その立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵ，立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤは次のスイッチング時での調整に使われる。従って、立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵ，立ち下がり遅延指令値ＤｅｌａｙｒｅｆＤを算出してから、その値に従ってスイッチングが行われるまでに時間差がある。
【０００８】
ここで、インバータユニット間の電流偏差は、ゲート駆動回路やスイチング素子のスイッチング特性の個体差によって生じるターンオン／ターンオフの遅延差と、インバータユニット間のインピーダンス差やスイッチング素子（ＩＧＢＴ）のオン抵抗の個体差と、によって生じる。前者は固定量であるが、後者はインバータ電流振幅によって変動する。
【０００９】
インバータ電流振幅は時間ごとに増減しており、それに従って電流偏差も増減する。時刻Ｔ０に発生した電流偏差をもとに算出した立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵ，立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤは次のスイッチング時で適用される。電流偏差の算出と適用に時間差があるため時刻Ｔ０での電流偏差は抑制できず、電流偏差を抑制するためには大きな分担リアクトルを必要とする。
【００１０】
以上示したようなことから、電力変換回路の横流電流抑制制御装置において、より適切にインバータユニット間の電流偏差を抑制することが課題となる。
【課題を解決するための手段】
【００１１】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直列接続された２つのスイッチング素子を有するインバータユニットを、直流電圧源に並列接続した電力変換回路における横流電流を抑制する横流電流抑制制御装置であって、スイッチング半周期に１回動作し、立ち上がりゲート遅延指令値と、立ち下がりのゲート遅延指令値とを演算するゲート遅延指令値演算部と、前記立ち上がりゲート遅延指令値をゲート指令値に付加する立ち上がり遅延付加器と、前記立ち下がりゲート遅延指令値をゲート指令値に付加する立ち下がり遅延付加器と、を各インバータユニットの各相にそれぞれ備え、前記ゲート遅延指令値演算部は、キャリア三角波の頂点のタイミングで算出された電流偏差を解消するための補償量の位相を進めて、次のスイッチング実行時の最適遅延時間補償量を推定する補償量推定部を有し、前記最適遅延時間補償量から前記立ち上がりゲート遅延指令値と前記立ち下がりゲート遅延指令値を求めることを特徴とする。
【００１２】
また、その一態様として、前記補償量推定部は、インバータ電流と同期した位相に対して、所定の位相だけ遅らせた位相情報を用いて、前記補償量を離散フーリエ変換する離散フーリエ変換部と、前記離散フーリエ変換部の演算結果をインバータ電流と同期した位相を用いて逆離散フーリエ変換する逆離散フーリエ変換部と、を備えたことを特徴とする。
【００１３】
また、他の態様として、前記補償量推定部は、インバータ電流と同期した位相を用いて、前記補償量を離散フーリエ変換する離散フーリエ変換部と、前記離散フーリエ変換部の演算結果をインバータ電流と同期した位相に対して所定の位相だけ進めた位相情報を用いて逆離散フーリエ変換する逆離散フーリエ変換部と、を備えたことを特徴とする。
【００１４】
また、その一態様として、前記ゲート遅延指令値演算部は、インバータユニット出力電流指令値から自らのインバータユニット出力電流検出値を減算した値を横流電流としてゲインを乗算する比例アンプと、前記自らのインバータユニット出力電流検出値の符号が正で、かつ、前記ゲート指令値が１のとき前記横流電流を入力する第１積分アンプと、前記自らのインバータユニット出力電流検出値の符号が負で、かつ、前記ゲート指令値が１のとき前記横流電流を入力する第２積分アンプと、前記自らのインバータユニット出力電流検出値の符号が正で、かつ、前記ゲート指令値が０のとき前記横流電流を入力する第３積分アンプと、前記自らのインバータユニット出力電流検出値の符号が負で、かつ、前記ゲート指令値が０のとき前記横流電流を入力する第４積分アンプと、前記比例アンプと前記第１積分アンプの出力を加算した値を前記補償量として入力とする第１補償量推定部と、前記比例アンプと前記第２積分アンプの出力を加算した値を前記補償量として入力とする第２補償量推定部と、前記比例アンプと前記第３積分アンプの出力を加算した値を前記補償量として入力とする第３補償量推定部と、前記比例アンプと前記第４積分アンプの出力を加算した値を前記補償量として入力とする第４補償量推定部と、を備え、前記自らのインバータユニット出力電流検出値の符号が正のとき前記第１補償量推定部の出力に−１を乗算した値を立ち上がりゲート遅延指令値とし、前記自らのインバータユニット出力電流検出値の符号が負のとき前記第２補償量推定部の出力に−１を乗算した値を立ち上がりゲート遅延指令値とし、前記自らのインバータユニット出力電流検出値の符号が正のとき前記第３補償量推定部の出力を立ち下がりゲート遅延指令値とし、前記自らのインバータユニット出力電流検出値の符号が負のとき前記第４補償量推定部の出力を立ち下がりゲート遅延指令値として出力することを特徴とする。
【００１５】
また、他の態様として、前記ゲート遅延指令値演算部は、インバータユニット出力電流指令値から自らのインバータユニット出力電流検出値を減算した値を横流電流としてゲインを乗算する比例アンプと、前記自らのインバータユニット出力電流検出値の符号が正で、かつ、前記ゲート指令値が１のとき前記横流電流を入力する第１積分アンプと、前記自らのインバータユニット出力電流検出値の符号が負で、かつ、前記ゲート指令値が１のとき前記横流電流を入力する第２積分アンプと、前記自らのインバータユニット出力電流検出値の符号が正で、かつ、前記ゲート指令値が０のとき前記横流電流を入力する第３積分アンプと、前記自らのインバータユニット出力電流検出値の符号が負で、かつ、前記ゲート指令値が０のとき前記横流電流を入力する第４積分アンプと、前記自らのインバータユニット出力電流検出値の符号が正のとき、前記第１積分アンプの出力に前記比例アンプの出力を加算した値を補償量として入力し、前記自らのインバータユニット出力電流検出値の符号が負のとき、前記第２積分アンプの出力に前記比例アンプの出力を加算した値を補償量として入力する第１補償量推定部と、前記自らのインバータユニット出力電流検出値の符号が正のとき、前記第３積分アンプの出力に前記比例アンプの出力を加算した値を補償量として入力し、前記自らのインバータユニット出力電流検出値の符号が負のとき、前記第４積分アンプの出力に前記比例アンプの出力を加算した値を補償量として入力する第２補償量推定部と、を備え、前記第１補償量推定部の出力に−１を乗算した値を前記立ち上がりゲート遅延指令値とし、前記第２補償量推定部の出力を前記立ち下がりゲート遅延指令値とすることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、電力変換回路の横流電流抑制制御装置において、より適切にインバータユニット間の電流偏差を抑制することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】実施形態１における横流電流抑制制御装置を示すブロック図。
【図２】実施形態１における補償量推定部を示すブロック図。
【図３】補償量推定部の入出力関係を示すタイムチャート。
【図４】実施形態１における横流電流抑制制御装置の各波形を示すタイムチャート。
【図５】実施形態２における横流電流抑制制御装置を示すブロック図。
【図６】インバータユニットを並列接続した電力変換回路を示す図。
【図７】従来の横流電流抑制制御装置を示すブロック図。
【図８】従来における横流電流抑制制御装置の各波形を示すタイムチャート。
【図９】従来におけるインバータユニット出力電流検出値と積分アンプの出力波形を示すタイムチャート。
【発明を実施するための形態】
【００１８】
前述のように、インバータユニット間の電流偏差は、インバータ電流振幅によって変動する。そのため、特許文献１の積分アンプＩ１〜Ｉ４（図２）による補償量は、図９に示すように、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔと同期した周期性を持っている。
【００１９】
本発明はキャリア三角波の頂点のタイミングで算出した補償量を、補償量の周期性を根拠にして位相を進めることにより、スイッチング時の最適遅延時間補償量を推定し、電流偏差を抑制する。
【００２０】
以下、本願発明における電力変換回路の横流電流抑制制御装置の実施形態１，２を図１〜図６に基づいて詳述する。
【００２１】
［実施形態１］
本実施形態１の横流電流抑制制御装置は、図６に示すようなインバータユニットを並列接続した電力変換回路の横流を抑制するものである。最初に、図６に示す電力変換回路について説明する。
【００２２】
図６に示すように、直流電圧源Ｖｄｃ１，Ｖｄｃ２，Ｖｄｃ３が並列接続される。直流電圧源Ｖｄｃ１の両端には、スイッチング素子ＴＵ１とスイッチング素子ＴＸ１とを直列接続したインバータユニット１が接続される。また、直流電圧源Ｖｄｃ２，Ｖｄｃ３には、インバータユニット１と並列にインバータユニット２，３が接続される。
【００２３】
各インバータユニット１〜３におけるスイッチング素子ＴＵ１〜ＴＵ３とスイッチング素子ＴＸ１〜ＴＸ３の共通接続点には、それぞれ横流抑制リアクトルＬ１〜Ｌ３の一端が接続される。また、横流抑制リアクトルＬ１〜Ｌ３の他端同士は接続され、その共通接続点はリアクトルＬ１１の一端に接続される。
【００２４】
また、横流抑制リアクトルＬ１〜Ｌ３の出力側には、電流検出器ＣＴＵ１〜ＣＴＵ３が設けられ、各インバータユニット１〜３の出力電流ＩｉｎｖＵ１〜ＩｉｎｖＵ３をインバータユニット出力電流検出値ＩｉｎｖＵ１ｄｅｔ〜ＩｉｎｖＵ３ｄｅｔとして検出する。また、リアクトルＬ１１の出力側に電流検出器ＣＴＵが設けられ、インバータユニット１〜３合計の出力電流ＩｉｎｖＵを検出信号ＩｉｎｖＵｄｅｔとして検出する。
【００２５】
図６では、インバータユニット１〜３を３つ並列接続した構成を示しているが、インバータユニットは複数であればいくつでもよい。また、図６は、インバータユニット１〜３においてＵ相のみを示しているが、例えば３相の電力変換回路の場合には、Ｖ相，Ｗ相も図６と同様に構成される。
【００２６】
図１に本実施形態１におけるインバータユニット１相あたりの横流電流抑制制御装置を示す。ここではインバータユニットがＮ台あり、横流電流抑制制御装置ではＮ番目のインバータユニットＮを制御対象とすることを想定している。
【００２７】
本実施形態１は横流電流を検出して、ゲート指令値のタイミングを調整することで横流電流を抑制するものである。
【００２８】
ＰＷＭ変調器２１は、出力電圧指令値Ｖｕｒｅｆを入力し、キャリア三角波Ｖｃａｒｒｙとの振幅を比較してゲート指令値ＧｒｅｆＮを生成する。この出力電圧指令値Ｖｕｒｅｆはフィードフォワードで与えられるものの他、インバータユニットの電圧制御部（図示省略）または電流制御部（図示省略）の出力としてもよい。また、キャリア三角波Ｖｃａｒｒｙは、インバータユニットの制御部（図示省略）から出力される。
【００２９】
ゲート指令値ＧｒｅｆＮは、１で上アームのスイッチング素子ＴＵＮへのゲート信号ＧｕＮをＯＮにして下アームのスイッチング素子ＴＸＮへのゲート信号ＧｘＮをＯＦＦにする。また、ゲート指令値ＧｒｅｆＮは、０で上アームのスイッチング素子ＴＵＮへのゲート信号ＧｕＮをＯＦＦにして下アームのスイッチング素子ＴＸＮへのゲート信号ＧｘＮをＯＮにすることを意味する。
【００３０】
遅延付加器ＤｅｌａｙＵは、ゲート遅延指令値演算部２３が出力する立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵを元に、ゲート指令値ＧｒｅｆＮが０から１に立ち上がるタイミングを遅延させる。
【００３１】
遅延付加器ＤｅｌａｙＤは、ゲート遅延指令値演算部２３が出力する立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤを元に、ゲート指令値ＧｒｅｆＮが１から０に立ち下がるタイミングを遅延させる。
【００３２】
デッドタイム処理器２４は、遅延処理が行われたゲート指令値ＧｒｅｆＮにデッドタイムを付加し、上アームのスイッチング素子ＴｕＮのゲート信号ＧｕＮと下アームのスイッチング素子ＴｘＮのゲート信号ＧｘＮを出力する。
【００３３】
頂点検出器２２は、前記各スイッチング素子のスイッチング周期の１／２に１回動作（以下、スイッチング半周期）して、キャリア三角波Ｖｃａｒｒｙの上下の頂点を検出する。キャリア三角波Ｖｃａｒｒｙに頂点が生じる度に、頂点検出器２２の出力信号に基づいて、ゲート遅延指令値演算部２３を動作させる。
【００３４】
次に、ゲート遅延指令値演算部２３について説明する。減算器ｓｕｂは、インバータユニット出力電流指令値Ｉｉｎｖ＿ｒｅｆとインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの偏差（横流電流）を求める。比例アンプＰは偏差（横流）を任意のゲインで乗算する。
【００３５】
符号検出器２５は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが正ならば「１」、負なら「０」を出力する（符号検出器２５の入力値が「０」の場合、出力はどちらでも良い）。
【００３６】
ＮＯＴ素子ＮＯＴ１，ＮＯＴ２は符号検出器２５の出力を反転する。ＡＮＤ素子ＡＮＤ１は、ゲート指令値ＧｒｅｆＮとインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号との論理積を出力する。ＡＮＤ素子ＡＮＤ２は、ゲート指令値ＧｒｅｆＮとインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号の反転信号との論理積を出力する。ＡＮＤ素子ＡＮＤ３は、ゲート指令値ＧｒｅｆＮの反転信号とインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号との論理積を出力する。ＡＮＤ素子ＡＮＤ４は、ゲート指令値ＧｒｅｆＮの反転信号とインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号の反転信号との論理積を出力する。
【００３７】
入力スイッチＳＷ１１，ＳＷ２１，ＳＷ３１，ＳＷ４１は減算器ｓｕｂの出力（横流）を入力し、ＡＮＤ素子ＡＮＤ１〜ＡＮＤ４から１が出力された時、減算器ｓｕｂの出力（横流）を出力する。
【００３８】
積分アンプＩ１〜Ｉ４は、入力スイッチＳＷ１１，ＳＷ２１，ＳＷ３１，ＳＷ４１の出力を積分処理する。すなわち、積分アンプＩ１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が正で、かつ、ゲート指令値ＧｒｅｆＮが１のとき横流電流を入力する。積分アンプＩ２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が負で、かつ、ゲート指令値ＧｒｅｆＮが１のとき横流電流を入力する。積分アンプＩ３は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が正で、かつ、ゲート指令値ＧｒｅｆＮが０のとき横流電流を入力する。積分アンプＩ４は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が負で、かつ、ゲート指令値ＧｒｅｆＮが０のとき横流電流を入力する。
【００３９】
加算器ａｄｄ１〜ａｄｄ４は、積分アンプＩ１〜Ｉ４の出力に、比例アンプＰの出力を加算し、補償量ｃｏｍｐ１〜ｃｏｍｐ４として出力する。補償量推定部２６ａ〜２６ｄは、加算器ａｄｄ１〜ａｄｄ４から出力された補償量ｃｏｍｐ１〜ｃｏｍｐ４を入力し、最適遅延時間補償量を推定して出力する。
【００４０】
出力スイッチＳＷ１２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＞０の時に閉じ、補償量推定部２６ａの出力を後段に出力する。出力スイッチＳＷ２２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＜０の時に閉じ、補償量推定部２６ｂの出力を後段に出力する。出力スイッチＳＷ３２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＞０の時に閉じ、補償量推定部２６ｃの出力を後段に出力する。出力スイッチＳＷ４２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＜０の時に閉じ、補償量推定部２６ｄの出力を後段に出力する。
【００４１】
加算器ａｄｄ５は、出力スイッチＳＷ１２および出力スイッチＳＷ２２の出力を加算する。この加算器ａｄｄ１の出力を、乗算器ｍｕｌにおいて−１倍して符号を反転する。この乗算器ｍｕｌの出力が、ゲート指令値ＧｒｅｆＮが「０」から「１」に立ち上がるタイミングの立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵとなる。
【００４２】
すなわち、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が正のとき補償量推定部２６ａの出力に−１を乗算した値が立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵとなり、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が負のとき補償量推定部２６ｂの出力に−１を乗算した値が立ち上がりゲート遅延指令値ＩｉｎｖＵＮｄｅｔとなる。
【００４３】
加算器ａｄｄ６は、出力スイッチＳＷ３２の出力および出力スイッチＳＷ４２の出力を加算する。この加算器ａｄｄ６の出力が、ゲート指令値Ｇｒｅｆが「１」から「０」に立ち下がるタイミングの立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤとなる。
【００４４】
すなわち、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が正のとき補償量推定部２６ｃの出力が立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤとなり、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が負のとき補償量推定部２６ｄの出力が立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤとなる。
【００４５】
本実施形態１は、図１に示すように、特許文献１の横流電流抑制制御装置の構成に補償量推定部２６ａ〜２６ｄを追加したものである。補償量推定部２６ａ〜２６ｄは補償量ｃｏｍｐ１〜ｃｏｍｐ４を入力として、最適遅延時間補償量を推定して出力する。
【００４６】
補償量推定部２６ａ〜２６ｄの詳細を図２に示す。入力された補償量ｃｏｍｐ１〜ｃｏｍｐ４と前回の補償量を加算し、位相を進めるために、離散フーリエ変換部ＤＦＴと、逆離散フーリエ変換部ＩＤＦＴを用いる。
【００４７】
図２（ａ）は離散フーリエ変換時に位相を変更する構成例である。補償量推定部２６ａ〜２６ｄは、前回分の補償量を出力するバッファＺ-1を有し、入力値ｉｎに加算する。これにより、最新から過去数周期分の期間の入力値（補償量）を蓄積する。
【００４８】
離散フーリエ変換部ＤＦＴは蓄積された入力値（補償量）を、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔと同期した位相θ（インバータの制御位相）に対して所定の位相φだけ遅らせた位相情報を用いて離散フーリエ変換する。
【００４９】
逆離散フーリエ変換部ＩＤＦＴは、離散フーリエ変換された結果を、インバータ電流と同期した位相θを用いて逆離散フーリエ変換して元のデータを再生する。補償量推定部２６ａ〜２６ｄは、入力値を離散フーリエ変換し、その結果を逆離散フーリエ変換によって再生する過程で位相を進める。なお、位相φは所定の定数である。
【００５０】
図２（ｂ）は逆離散フーリエ変換時に位相を変更する構成例である。補償量推定部２６ａ〜２６ｄは、前回分の補償量を出力するバッファＺ-1を有し、入力値（補償量）ｉｎに加算する。これにより、最新から過去数周期分の期間の入力値（補償量）を蓄積する。
【００５１】
離散フーリエ変換部ＤＦＴは蓄積された入力値（補償量）を、インバータ電流検出値ＩｉｎｖＵＮｄｅｔと同期した位相θを用いて離散フーリエ変換する。
【００５２】
逆離散フーリエ変換部ＩＤＦＴは、離散フーリエ変換された結果を、インバータ電流と同期した位相θに対して所定の位相φだけ進めた位相情報を用いて逆離散フーリエ変換して元のデータを再生する。
【００５３】
図２（ａ）または、図２（ｂ）の構成により、図３に示すように、補償量ｃｏｍｐ１〜ｃｏｍｐ４の位相をφだけ進めた最適遅延時間補償量を出力することができる。その結果、図４に示すように、時刻Ｔ０の時点で、次のスイッチングタイミングにおいて電流分担を均等化するために必要な最適遅延時間補償量（推定＋フィードバックによる時間補償）を推定することができる。
【００５４】
以上示したように、本実施形態１によれば、補償量推定部２６ａ〜２６ｄによって最適遅延時間補償量を推定することで、従来技術と比較してインバータ電流振幅に依存して発生する電流偏差（時刻Ｔ０時）を抑制できる。そのため、より適切にインバータユニット間の電流偏差を抑制することができ、分担リアクトルを小型化することが可能となる。
【００５５】
［実施形態２］
図５に本実施形態２の横流電流抑制制御装置を示す。本実施形態２は、補償量推定部２６ａ，２６ｂを後段に配置したものである。積分アンプＩ１〜Ｉ４までの構成は実施形態１と同様であるため、説明は省略する。
【００５６】
出力スイッチＳＷ１２，ＳＷ２２，ＳＷ３２，ＳＷ４２は、積分アンプＩ１〜Ｉ４の出力を出力する。出力のタイミングは実施形態１と同様である。
【００５７】
加算器ａｄｄ７は、比例アンプＰの出力と出力スイッチＳＷ１２，ＳＷ２２の出力を加算し、補償量ｃｏｍｐＵとして出力する。加算器ａｄｄ８は、比例アンプＰの出力と出力スイッチＳＷ３２，ＳＷ４２の出力を加算し、補償量ｃｏｍｐＤとして出力する。
【００５８】
補償量推定部２６ａは補償量ｃｏｍｐＵを入力し、補償量推定部２６ｂは補償量ｃｏｍｐＤを入力する。すなわち、補償量推定部２６ａは、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が正のとき、積分アンプＩ１の出力に比例アンプＰの出力を加算した値を補償量ｃｏｍｐＵとして入力する。また、補償量推定部２６ａは、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が負のとき、積分アンプＩ２の出力に比例アンプＰの出力を加算した値を補償量ｃｏｍｐＵとして入力する。
【００５９】
補償量推定部２６ｂは、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が正のとき、積分アンプＩ３の出力に比例アンプＰの出力を加算した値を補償量ｃｏｍｐＤとして入力する。また、補償量推定部２６ｂは、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が負のとき、積分アンプＩ４の出力に比例アンプＰの出力を加算した値を補償量ｃｏｍｐＤとして入力する。
【００６０】
補償量推定部２６ａ，２６ｂは、実施形態１と同様に演算を行う。乗算器ｍｕｌは補償量推定部２６ａの出力に−１を乗算する。乗算器ｍｕｌの出力が立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵとなる。補償量推定部２６ｂの出力が立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤとなる。
【００６１】
以上示したように、本実施形態２によれば、より簡素な構成で実施形態１と同様に、時刻Ｔ０の時点で、次のスイッチングタイミングにおいて電流分担を均等化するために必要な遅延時間補償量を推定することができる。
【００６２】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【００６３】
２１…ＰＷＭ変調器
２２…頂点検出器
２３…ゲート遅延指令値演算部
２４…デッドタイム処理器
２５…符号検出器
２６ａ〜２６ｄ…補償量推定部
ＮＯＴ１，ＮＯＴ２…ＮＯＴ素子
ＡＮＤ１〜ＡＮＤ４…ＡＮＤ素子
ＳＷ１１，ＳＷ２１，ＳＷ３１，ＳＷ４１…入力スイッチ
ＳＷ２１，ＳＷ２２，ＳＷ３２，ＳＷ４２…出力スイッチ
ａｄｄ１〜ａｄｄ６…加算器
ｓｕｂ…減算器
ｍｕｌ…乗算器
ＤｅｌａｙＵ，ＤｅｌａｙＤ…遅延付加器
【図１】
2019009847.tif 000003
【図２】
2019009847.tif 000004
【図３】
2019009847.tif 000005
【図４】
2019009847.tif 000006
【図５】
2019009847.tif 000007
【図６】
2019009847.tif 000008
【図７】
2019009847.tif 000009
【図８】
2019009847.tif 000010
【図９】
2019009847.tif 000011