(57)【要約】【課題】チッピングや欠け等が抑制されるとともに、生産性及び素子特性に優れたパッケージ及び、パッケージの製造方法を提供する。【解決手段】第１基板２と、第１基板２の上面２ａ側に設けられる素子４及び電極８と、第１基板２の上面２ａ側に、素子４を覆った状態で、枠状の接合体５を介して接合され、且つ、平面視で電極８を露出されるための貫通部３２が設けられた第２基板２と、第１基板２、第２基板３及び接合体５に囲まれるように確保された封止空間Ｃと、を有し、第２基板３における上面３ａ側の縁部３３の少なくとも一部に、ダイシングラインＬに由来する、断面円弧状に形成された面取り部３３ａが設けられている。【選択図】図２
2019175962.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板の上面側に設けられる素子及び電極と、
前記第１基板の上面側に、前記素子を覆った状態で、枠状の接合体を介して接合され、且つ、平面視で前記電極を露出されるための貫通部が設けられた第２基板と、
前記第１基板、前記第２基板及び前記接合体に囲まれるように確保された封止空間と、を有し、
前記第２基板における上面側の縁部の少なくとも一部に、ダイシングラインに由来する、断面円弧状に形成された面取り部が設けられていることを特徴とするパッケージ。
【請求項２】
前記面取り部が、断面円弧状に凹むように形成されていることを特徴とする請求項１に記載のパッケージ。
【請求項３】
前記第１基板及び前記第２基板がシリコン基板からなることを特徴とする請求項１又は請求項２に記載のパッケージ。
【請求項４】
少なくとも、
基板材料の表面をエッチングすることにより、素子を収容する凹状のデバイス領域を形成して第１基板を得る工程（１）と、
基板材料の一面側からブラスト加工を施すことにより、前記基板材料の少なくとも一部に貫通部を形成するのと同時に、チップ単位に個片化するための断面円弧状のダイシングラインを形成して第２基板を得る工程（２）と、
前記第１基板に形成された前記デバイス領域に前記素子を配置する工程（３）と、
前記第１基板における前記素子が配置された上面に、該素子を囲むように枠状の第１接合材を形成する工程（４）と、
前記第１基板の前記上面に、前記第１接合材よりも外側の領域に複数の電極を形成する工程（５）と、
前記第２基板の他面側に、前記第１基板の上面に形成された前記第１接合材と対応する位置で、枠状の第２接合材を形成する工程（６）と、
前記第１基板と前記第２基板とを、前記第１接合材と前記第２接合材とを接合して重ね合わせることにより、前記第１基板、前記第２基板、及び、前記第１接合材と前記第２接合材とが積層されてなる接合体に囲まれた封止空間を形成しながら接合する工程（７）と、
前記ダイシングラインに沿って前記第１基板及び前記第２基板を切断することにより、チップ単位に個片化する工程（８）と、
を備えることを特徴とするパッケージの製造方法。
【請求項５】
前記工程（２）は、ブラスト加工装置及び研磨剤から決定されるアスペクト比に基づき、前記ダイシングラインの幅寸法が、前記基板材料を貫通可能な幅寸法よりも狭い幅寸法となるように調整してサンドブラスト加工を行うことにより、前記貫通部を形成しながら、前記ダイシングラインを断面円弧状で凹むように形成することを特徴とする請求項４に記載のパッケージの製造方法。
【請求項６】
前記工程（１）及び前記工程（２）は、前記基板材料としてシリコン基板を用いることを特徴とする請求項４又は請求項５に記載のパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ及びパッケージの製造方法に関する。
【背景技術】
【０００２】
例えば、赤外線センサ等の半導体装置に使用されているパッケージは、一般に、  第１基板と、センサ素子と、第２基板とが備えられる。センサ素子は第１基板の上面に設けられており、各種検知を行う。また、第２基板は、センサ素子を覆った状態で第１基板の上面に接合される。また、第１基板と第２基板とに覆われた、センサ素子の上方に確保される封止空間は、減圧空間（キャビティ）とされている。
【０００３】
上記のようなパッケージは、複数の素子単位からなるウエハをダイシングして分割・個片化（チップ化）することにより、各種のセンシング機能を有するパッケージとされる。従来、ウエハを個片化する方法として、ブレードを用いてウエハをダイシングする方法が用いられている。しかしながら、ブレードを用いたダイシングによってウエハを個片化する方法では、ウエハの他方の面に金属膜が設けられている場合に、使用するブレードによっては目詰まりが発生し、ブレードが損傷することがある。このように、ブレードが損傷した場合、個片化されたチップにおけるチッピングや欠け等が生じるという問題がある。
【０００４】
上記のような、ブレードを用いてウエハをダイシングする際の問題点を解決するため、まず、第１ブレードを用いてウエハをハーフカットし、その後、この第１ブレードよりも細く且つ砥粒の小さな第２ブレードを用いてウエハをフルカットする方法が提案されている（例えば、特許文献１を参照）。特許文献１に記載の方法によれば、上記の第１ブレード及び第２ブレードを用い、２段階でのカットを行うことにより、個片化されたチップに欠け等が生じるのを防止できるとともに、ブレードの耐久性も向上できるとされている。
【０００５】
また、近年、半導体分野においては、複数のシリコンウエハ（シリコン基板）が貼り合わせられ、機械要素部品や各種センサ、電子回路等が集積された、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）と呼ばれる、種々の複合化された半導体装置のパッケージが提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２４３９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のようなＭＥＭＳを構成するパッケージをダイシングする場合には、一方の基板（第２基板；リッド基板）の一面側に、金属膜によってダイシングラインの目印を形成することがある。しかしながら、このようなパッケージを、特許文献１に記載されたような、ブレードを用いた方法でダイシングした場合、ブレードが金属膜によって損傷することから、これに伴って、個片化されたチップにチッピングや欠けが生じるという問題がある。
また、ダイシングラインの目印として金属膜を形成する工程が設けられることから、製造効率を向上させるのが難しいという問題がある。さらに、上記のようなパッケージを、特許文献１に記載の方法でダイシングを行った場合には、第１ブレード及び第２ブレードによる、２回にわたるダイシング加工が必要になることから、特に、ウエハ１枚あたりのチップ数が多いと、タクトタイムが長大化し、生産性が低下するとともに、製造コストも増大してしまうという問題があった。
また、ＭＥＭＳのようなパッケージをダイシングするにあたっては、例えば、深掘りドライエッチングを用いることも考えられるが、製造コストが増大するという問題があった。      
【０００８】
本発明は上記問題点に鑑みてなされたものであり、チッピングや欠け等が抑制されるとともに、生産性及び素子特性に優れたパッケージを提供することを目的とする。
また、本発明は、ダイシングによってチッピングや欠け等が生じるのを効果的に抑制でき、素子特性に優れたパッケージを、工程を増加させることなく、生産性よく製造することが可能なパッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明のパッケージは、第１基板と、前記第１基板の上面側に設けられる素子及び電極と、前記第１基板の上面側に、前記素子を覆った状態で、枠状の接合体を介して接合され、且つ、平面視で前記電極を露出されるための貫通部が設けられた第２基板と、前記第１基板、前記第２基板及び前記接合体に囲まれるように確保された封止空間と、を有し、前記第２基板における上面側の縁部の少なくとも一部に、ダイシングラインに由来する、断面円弧状に形成された面取り部が設けられていることを特徴とする。
【００１０】
本発明によれば、第２基板における上面側の縁部に、ダイシングラインに由来する面取り部が設けられたものであり、この面取り部に沿って個片化されたものなので、チッピングや欠け等が効果的に抑制され、素子特性に優れたものとなる。
また、面取り部が断面円弧状に形成されているので、例えば、実装マウント装置等においてピックアップする際にチップ屑が発生するのを抑制でき、装置トラブルを防止できるとともに、素子品質を向上させることができる。
さらに、上記の面取り部は、第２基板の加工時に貫通部と同時に形成することが可能なものなので、生産性に優れ、且つ、低コストなものとなる。
【００１１】
また、本発明のパッケージは、上記構成において、前記面取り部が、断面円弧状に凹むように形成されていてもよい。
【００１２】
本発明によれば、面取り部が断面円弧状に凹んだものなので、ダイシング時のチッピングや欠け等が効果的に抑制されるとともに、ピックアップ時におけるチップ屑の発生を効果的に抑制でき、装置トラブルが生じるのを確実に防止できるとともに、より優れた素子特性を備えるものとなる。
【００１３】
また、本発明のパッケージは、上記構成において、前記第１基板及び前記第２基板がシリコン基板からなることが好ましい。
【００１４】
本発明によれば、第１基板及び第２基板が、加工性に優れるシリコン基板からなることで、より効果的にチッピングや欠け等が抑制され、素子特性にさらに優れたものとなる。
【００１５】
本発明のパッケージの製造方法は、少なくとも、基板材料の表面をエッチングすることにより、素子を収容する凹状のデバイス領域を形成して第１基板を得る工程（１）と、基板材料の一面側からブラスト加工を施すことにより、前記基板材料の少なくとも一部に貫通部を形成するのと同時に、チップ単位に個片化するための断面円弧状のダイシングラインを形成して第２基板を得る工程（２）と、前記第１基板に形成された前記デバイス領域に前記素子を配置する工程（３）と、前記第１基板における前記素子が配置された上面に、該素子を囲むように枠状の第１接合材を形成する工程（４）と、前記第１基板の前記上面に、前記第１接合材よりも外側の領域に複数の電極を形成する工程（５）と、前記第２基板の他面側に、前記第１基板の上面に形成された前記第１接合材と対応する位置で、枠状の第２接合材を形成する工程（６）と、前記第１基板と前記第２基板とを、前記第１接合材と前記第２接合材とを接合して重ね合わせることにより、前記第１基板、前記第２基板、及び、前記第１接合材と前記第２接合材とが積層されてなる接合体に囲まれた封止空間を形成しながら接合する工程（７）と、前記ダイシングラインに沿って前記第１基板及び前記第２基板を切断することにより、チップ単位に個片化する工程（８）と、を備えることを特徴とする。
【００１６】
本発明によれば、ブラスト加工によって基板材料の少なくとも一部に貫通部を形成するのと同時に、断面円弧状のダイシングラインを形成して第２基板を得る工程（２）と、このダイシングラインに沿って第１基板及び第２基板を切断することにより、チップ単位に個片化する工程（８）を備えた方法なので、従来、ダイシングラインの目印として形成していた金属膜の形成工程等を省略でき、また、ダイシングによってチッピングや欠け等が生じるのを効果的に抑制できる。
また、ブラスト加工により、電極を露出させるための貫通部と同時に、断面円弧状のダイシングラインを形成する方法なので、工程を増加させることがない。
これにより、素子特性に優れたパッケージを、生産性よく低コストで製造することが可能になる。
【００１７】
また、本発明のパッケージの製造方法は、上記構成において、前記工程（２）が、ブラスト加工装置及び研磨剤から決定されるアスペクト比に基づき、前記ダイシングラインの幅寸法が、前記基板材料を貫通可能な幅寸法よりも狭い幅寸法となるように調整してサンドブラスト加工を行うことにより、前記貫通部を形成しながら、前記ダイシングラインを断面円弧状で凹むように形成する方法としてもよい。
【００１８】
本発明によれば、上記のようなアスペクト比に基づき、ダイシングラインの幅寸法が、基板材料を貫通可能な幅寸法よりも狭い幅寸法となるように調整することで、第２基板に対し、電極を露出させるための貫通部を確実に貫通させて形成できる一方、ダイシングラインは第２基板を貫通することなく、断面円弧状に加工できるので、複雑な工程条件とすることなく、第２基板を加工することが可能になる。
【００１９】
また、本発明のパッケージの製造方法は、上記構成において、前記工程（１）及び前記工程（２）が、前記基板材料としてシリコン基板を用いることが好ましい。
【００２０】
本発明によれば、第１基板及び第２基板に、加工性に優れるシリコン基板を用いることで、より効果的にチッピングや欠け等が生じるのを抑制でき、素子特性にさらに優れたパッケージを製造することが可能になる。
【発明の効果】
【００２１】
本発明のパッケージによれば、上記のように、第２基板における上面側の縁部にダイシングラインに由来する面取り部が設けられ、この面取り部に沿って個片化されたものなので、チッピングや欠け等が効果的に抑制され、非常に優れた素子特性が得られる。また、面取り部が断面円弧状に形成されていることで、ピックアップ時にチップ屑が発生するのを抑制でき、装置トラブルを防止できるとともに、素子品質が向上する。さらに、面取り部は、貫通部と同時に形成することが可能なものなので、生産性に優れ、且つ、低コストなパッケージが実現できる。
【００２２】
また、本発明のパッケージの製造方法によれば、ブラスト加工によって基板材料に貫通部を形成するのと同時に、断面円弧状のダイシングラインを形成して第２基板を得る工程（２）を備える方法なので、工程を増加させることなく、チッピングや欠け等が生じるのを効果的に抑制しながら、素子特性に優れたパッケージを生産性よく低コストで製造することが可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態であるパッケージを模式的に説明する平面図である。
【図２】本発明の実施形態であるパッケージを模式的に説明する図であり、図１中に示すＩ−Ｉ断面図である。
【図３】本発明の実施形態であるパッケージの製造方法を模式的に説明する図であり、ウエハをチップ単位に個片化するためのダイシングラインを示す平面図である。
【図４】本発明の実施形態であるパッケージの製造方法を模式的に説明する図であり、図４（ａ）〜（ｃ）は工程（２）におけるステップを示す工程図、図４（ｄ）は工程（６）におけるステップを示す工程図である。
【図５】本発明の実施形態であるパッケージの製造方法を模式的に説明する図であり、図５（ａ）は工程（４）、（５）におけるステップを示す工程図、図５（ｂ）は工程（７）におけるステップを示す工程図、図５（ｃ）は工程（８）におけるステップを示す工程図である。
【発明を実施するための形態】
【００２４】
以下、本発明のパッケージ及びパッケージの製造方法の実施形態を挙げ、その構成について図１〜図７を適宜参照しながら詳述する。なお、以下の説明で用いる各図面は、本発明のパッケージの特徴をわかりやすくするため、便宜上、特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等は実際とは異なる場合がある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００２５】
［パッケージの構成］
以下に、本実施形態のパッケージの構成について説明する。
図１は、本実施形態のパッケージ１を模式的に説明する平面図であり、図２は、図１中に示すパッケージ１のＩ−Ｉ断面図、図３は、ウエハ１０の平面図である。
図１及び図２に示すように、本実施形態のパッケージ１は、第１基板２（ベース基板）と、素子４と、第２基板３（リッド基板）とを備える。本実施形態のパッケージ１は、内部に素子４が設けられることで、種々のセンサ装置や半導体装置等を構成するものである。
【００２６】
より詳細には、本実施形態のパッケージ１は、第１基板２と、第１基板２の上面２ａ側に設けられる素子４及び電極８と、第１基板２の上面２ａ側に、素子４を覆った状態で、枠状の接合体５を介して接合され、且つ、平面視で電極８を露出されるための貫通部３２が設けられた第２基板３と、第１基板２、第２基板３及び接合体５に囲まれるように確保された封止空間Ｃと、を備えて概略構成される。
【００２７】
そして、本実施形態のパッケージ１は、第２基板３における上面２ｂ側の縁部３３の少なくとも一部に、ダイシングライン（図３中に示す符号Ｌを参照）に由来する、断面円弧状に形成された面取り部３３ａが設けられている。図２等に示す例では、面取り部３３ａが、縁部３３における貫通部３２の位置を除いたほぼ全周にわたって設けられており、断面円弧状に凹むように形成されている。
以下、本実施形態のパッケージ１の構成について説明する。
【００２８】
第１基板２は、パッケージ１のベース基板であり、例えば、シリコン基板からなる。また、第１基板２は、図１に示す例では、平面視で矩形状に形成されている。また、第１基板２の上面２ａには、後述する素子４を配置するためのデバイス領域２２が凹状に形成されており、図示例においては、平面視で概略中央にデバイス領域２２が設けられている。
【００２９】
第１基板２の平面視形状は、図示例のような概略矩形状のものには限定されず、パッケージ１としての平面視形状に合わせて各種形状を採用することができる。
また、本実施形態においては、第１基板２の上面２ａ及び下面２ｂは、デバイス領域２２の部分を除いて概略平坦に構成されている。また、第１基板２の側面２１は、上面２ａ及び下面２ｂに対して概略垂直に構成されている。
【００３０】
第１基板２は、例えば、シリコン基板をウェットエッチングすることにより、デバイス領域２２を形成して得ることができる。デバイス領域２２は、例えば、平面視矩形状に形成される領域である。
【００３１】
素子４は、上述のように、第１基板２の上面２ａ側に形成された凹状のデバイス領域２２に収容されるように設けられている。また、素子４は、例えば、ベース基板の構成材料から構成された部分を有してもよく、外部から供給された材料から構成された部分を有してもよく、ベース基板の構成材料と外部から供給された材料とを混合して構成された部分を有してもよい。本実施形態における素子４としては、例えば、センサ素子の他、電子素子、集積回路等が挙げられる。また、センサ素子としては、例えば、赤外線センサ、加速度センサ、角速度センサ等が挙げられる。
【００３２】
また、図１や図２等においては図示を省略しているが、本実施形態のパッケージ１においては、第１基板２におけるデバイス領域２２の周囲や、後述の電極８の周囲等に絶縁層が設けられていてもよい。具体的には第１基板２の上面２ａ側のうち、素子４よりも外側の領域に、平面視で素子４を囲むように図視略の絶縁層を設けることができる。絶縁層は、絶縁性を有する材料からなり、例えば、二酸化ケイ素（ＳｉＯ２）等のシリコン酸化膜や、シリコン窒化膜（ＳｉＮｘ）等から形成される。
【００３３】
第２基板３は、パッケージ１のリッド基板（蓋）であり、第１基板２と同様、例えば、シリコン基板からなる。また、図示例の第２基板３は、第１基板２と同様、平面視で矩形状に形成されている。第２基板３には、角部の１カ所、具体的には、第１基板２の上面２ａに設けられる電極８に対応した位置で、平面視矩形状で、且つ、切り欠き状に形成された貫通部３２が設けられている。また、第２基板３の上面（一面）３ａにおける縁部３３のうち、貫通部３２の部分を除いた位置に、断面円弧状で凹むように面取り部３３ａが形成されている。
【００３４】
本実施形態においては、第２基板３の下面３ｂは概略平坦に構成されており、また、上面３ａは、面取り部３３ａの部分を除いて概略平坦に構成されている。また、第２基板３の側面３１は、貫通部３２に対応する部分を除き、上面３ａ及び下面３ｂに対して概略垂直に構成されている。
また、第２基板３は、第１基板２に対して概略平行となるように重ね合わせられている。
【００３５】
第２基板３の平面視形状としても、第１基板２の場合と同様、図示例のような概略矩形状には限定されず、パッケージ１としての平面視形状に合わせて、第１基板３と対応する形状とすることができる。
【００３６】
また、第２基板３における貫通部３２は、その２カ所の側壁３２ａ，３２ｂが、平面視で基板の内側から外側に向かうに従って第１基板２側に傾斜するように形成されている。図２においては、側壁３２ａにおける傾斜状態を示している。これらの傾斜面は、詳細を後述するブラスト加工により、斜面状に形成されるものである。
第２基板３に設けられる貫通部３２は、上記により、第１基板２上に設けられる電極８を上方に露出させ、外部と電気的に接続できるように構成するものである。
【００３７】
貫通部３２の平面視形状は、図示例のような矩形状には限定されず、電極８を露出させ、且つ、外部との結線等を施しやすい形状であれば、如何なる形状であってもよい。また、貫通部３２の平面視寸法としても特に限定されず、上記のように、電極８への結線の容易性等を勘案しながら決定すればよい。
【００３８】
第２基板３における面取り部３３ａは、上記のように、断面円弧状で凹む形状とされているが、これも、貫通部３２の場合と同様、ブラスト加工によって凹状に形成されるものである。面取り部３３ａの形状は、形成方法については後述するが、図３に示すウエハ１０において、第２基板３の上面３ａにダイシングラインＬとして形成された断面円弧状の凹形状に由来するものである。
【００３９】
なお、第２基板３の下面（他面）３ｂ側には、第１基板２の上面２ａに設けられた素子４と概略対応する位置で封止空間Ｃが確保される。
【００４０】
接合体５は、第１基板２と第２基板３とを接合するものであり、図１及び図２では詳細な図示を省略しているが、平面視で枠状に構成される。また、接合体５は、第１基板２側に配置される第１接合層５１と、第２基板３側に配置される第２接合層５２とが金属拡散接合されてなる。本実施形態のパッケージ１に備えられる接合体５は、第１基板２と第２基板３とを接合することで、これら第１基板２、第２基板３及び接合体５に囲まれた封止空間Ｃが形成される。
【００４１】
より具体的には、接合体５は、第１基板２の上面２ａに配置される第１下地層５１ａ、及び、第１下地層５１ａ上に積層して設けられる第１接合層５１ｂからなる第１接合層５１と、第２基板３の下面３ｂに配置される第２下地層５２ａ、及び、第２下地層５２ａに積層して設けられる第２接合層５２ｂからなる第２接合層５２と、から構成される。
そして、接合体５は、第１接合層５１ｂと第２接合層５２ｂとが接合されることで、第１基板２と第２基板３との間を接合する。
【００４２】
第１下地層５１ａ及び第２下地層５２ａは、それぞれ、第１基板２の上面２ａ、又は、第２基板３の下面３ｂに接合される。上記のような各下地層を備えることにより、第１接合層５１ｂが第１基板２に対して強固に接合され、第２接合層５２ｂが第２基板３に対して強固に接合される。
【００４３】
第１下地層５１ａ及び第２下地層５２ａは、各基板上において、導電性を有する金属材料によって薄膜状に形成されている。
第１下地層５１ａ及び第２下地層５２ａの材料としては、特に限定されないが、例えば、タンタル（Ｔａ）又は窒化チタン（ＴｉＮ）からなる薄膜とされていることが好ましい。
また、第１基板２側に設けられる第１下地層５１ａは、例えば、図視略のグラウンドに接続されている。このグラウンドは、例えば、第１基板２の下面２ｂ側に設けることができるが、第１基板２の上面２ａ側に設けられていてもよい。
【００４４】
第１接合層５１ｂ及び第２接合層５２ｂは、上記のように、それぞれ、第１下地層５１ａ又は第２下地層５２ａに積層されている。
第１接合層５１ｂ及び第２接合層５２ｂの材料としては、特に限定されないが、例えば、第１下地層５１ａ及び第２下地層５２ａの材料としてタンタルを用いた場合には、第１接合層５１ｂ及び第２接合層５２ｂの材料として金（Ａｕ）を用いる。また、第１下地層５１ａ及び第２下地層５２ａの材料として窒化チタンを用いた場合には、第１接合層５１ｂ及び第２接合層５２ｂの材料としてアルミニウム（Ａｌ）を用いる。
【００４５】
そして、本実施形態においては、第１接合層５１ｂと第２接合層５２ｂとが、同じ材料同士で接合されるように構成される。即ち、第１接合層５１ｂ及び第２接合層５２ｂは、両方が同じ材料、即ち、金（Ａｕ）又はアルミニウム（Ａｌ）の何れか一方の材料を含むように構成される。
【００４６】
接合体５を上記材料から構成した場合、各層の厚さは特に限定されない。一方、電気的特性や接合時の強度等を勘案し、第１下地層５１ａ及び第２下地層５２ａをタンタルから構成し、第１接合層５１ｂ及び第２接合層５２ｂを金から構成した場合には、例えば、｛第１接合層５１ｂ（又は第２接合層５２ｂ）：０．５ｎｍ〜２μｍ／第１下地層５１ａ（又は第２下地層５２ａ）：０．０５〜０．２μｍ｝の範囲とすることが好ましい。
同様に、第１下地層５１ａ及び第２下地層５２ａを窒化チタンから構成し、第１接合層５１ｂ及び第２接合層５２ｂをアルミニウムから構成した場合には、例えば、｛第１接合層５１ｂ（又は第２接合層５２ｂ）：１〜３μｍ／第１下地層５１ａ（又は第２下地層５２ａ）：０．０５〜０．５μｍ｝の範囲とすることが好ましい。
【００４７】
本実施形態においては、接合体５を上記のような層構造から構成することにより、詳細については後述するが、第１基板２と第２基板３とを重ね合わせて加圧した際に、第１下地層５１ａ及び第１接合層５１ｂと、第２下地層５２ａ及び第２接合層５２ｂとの間に金属拡散接合が発現される。これにより、接合体５を強固な接合構造とし、且つ、第１基板２と第２基板３とを、封止空間Ｃにおける封止性を高めながら強固に接合することが可能になる。
【００４８】
また、本実施形態においては、接合体５を上記材料から構成して金属拡散接合させることには限定されず、例えば、接合体５の各層を金（Ａｕ）又はスズ（Ｓｎ）から構成し、Ａｕ−Ｓｎ共晶接合させた構成を採用してもよい。この場合、例えば、第１下地層５１ａ及び第２下地層５２ａ、並びに、第１接合層５１ｂ及び第２接合層５２ｂを、それぞれＡｕ−Ｓｎ共晶合金から形成し、共晶温度まで加熱及び溶融させることで、第１下地層５１ａ及び第１接合層５１ｂと、第２下地層５２ａ及び第２接合層５２ｂとの間を共晶接合させる。これにより、第１基板２と第２基板３とを接合することができる。
【００４９】
第１基板２の上面２ａには、電極８が設けられている。電極８は、図視略の内部配線等を介して素子４と電気的に接続され、素子４による検出信号等を外部に出力するものである。電極８は、図示例では、第１基板２の上面２ａ上における１カ所にのみ設けられているが、通常、複数箇所に設けられる。また、電極８は、上述したように、平面視で、第２基板３に設けられる貫通部３２から露出するように設けられる。
そして、電極８は、例えば、素子４による検出信号等を必要とする種々の外部機器に対して電気的に接続可能に設けられる。
【００５０】
電極８を構成する材料としては、優れた導電性を有する電極材料であれば、特に限定されず、従来からこの分野で用いられている金属材料を何ら制限無く用いることができる。例えば、電極８として、窒化チタン（ＴｉＮ）、アルミシリコン合金（ＡｌＳｉ）、及び窒化チタン（ＴｉＮ）を、スパッタリング法によって順次積層したもの等を用いることが可能である。
【００５１】
本実施形態のパッケージ１によれば、第２基板３における上面３ａ側の縁部３３に、ダイシングラインＬに由来する面取り部３３ａが設けられたものであり、この面取り部３３ａに沿って個片化されたものなので、チッピングや欠け等が効果的に抑制され、素子特性に優れたものとなる。
また、面取り部３３ａが断面円弧状に形成されているので、例えば、実装マウント装置等においてピックアップする際にチップ屑が発生するのを抑制でき、装置トラブルを防止できるとともに、素子品質を向上させることができる。
さらに、詳細を後述するが、面取り部３３ａは、第２基板２の加工時に貫通部３２と同時に形成することが可能なものなので、生産性に優れ、且つ、低コストなものとなる。
【００５２】
また、本実施形態のパッケージ１は、面取り部３３ａが断面円弧状に凹んだものなので、ダイシング時のチッピングや欠け等が効果的に抑制されるとともに、ピックアップ時におけるチップ屑の発生を効果的に抑制できる。従って、パッケージ１は、装置トラブルが生じるのを確実に防止できるとともに、より優れた素子特性を備えるものとなる。
【００５３】
また、本実施形態のパッケージ１は、第１基板２及び第２基板３が、詳細を後述するブラスト加工やウェットエッチングによって加工した際の加工性が優れるシリコン基板からなることで、より効果的にチッピングや欠け等が抑制され、素子特性にさらに優れたものとなる。
【００５４】
次に、本実施形態のパッケージ１を用いた各種検出に係る処理の一例として、素子４に赤外線検出素子を用い、赤外線センサとしてパッケージを構成した場合について説明する。
まず、赤外線が第２基板３の上面３ａ側から入射して第２基板３を透過すると、赤外線検出素子からなる素子４は、その赤外線を検出して検出信号を出力する。素子４から出力された検出信号は、図視略の内部配線等を通り、電極８から出力される。電極８から出力された検出信号は、外部機器に送信されて所定の動作が行われる。
【００５５】
［パッケージの製造方法］
次に、本実施形態のパッケージの製造方法について、図３〜図５を参照しながら詳述する（パッケージ１の構成については図１及び図２も適宜参照）。
図３〜図５は、本実施形態のパッケージ１の製造方法を模式的に説明する図であり、  図３は、ウエハ１０をチップ単位に個片化するためのダイシングラインＬを示す平面図である。また、図４（ａ）〜（ｃ）は、以下に説明する工程（２）におけるステップを示す工程図、図４（ｄ）は、工程（６）におけるステップを示す工程図である。また、図５（ａ）は、工程（４）、（５）におけるステップを示す工程図、図５（ｂ）は、工程（７）におけるステップを示す工程図、図５（ｃ）は工程（８）におけるステップを示す工程図である。
【００５６】
本実施形態のパッケージの製造方法は、例えば、図１及び図２に示すようなパッケージ１を製造する方法であり、少なくとも、以下の工程（１）〜（８）を備える。
工程（１）：基板材料の表面をエッチングすることにより、素子４を収容する凹状のデバイス領域２２を形成して第１基板２を得る。
工程（２）：基板材料の一面側からブラスト加工を施すことにより、基板材料の少なくとも一部に貫通部３２を形成するのと同時に、チップ単位に個片化するための断面円弧状のダイシングラインＬを形成して第２基板３を得る
工程（３）：第１基板２に形成されたデバイス領域２２に素子４を配置する。
工程（４）：第１基板２における素子４が配置された上面２ａに、該素子４を囲むように枠状の第１接合材５１を形成する。
工程（５）：第１基板２の上面２ａに、第１接合材５１よりも外側の領域に複数の電極８を形成する。
工程（６）：第２基板３の他面側に、第１基板２の上面２ａに形成された第１接合材５１と対応する位置で、枠状の第２接合材５２を形成する。
工程（７）：第１基板２と第２基板３とを、第１接合材５１と第２接合材５２とを接合して重ね合わせることにより、第１基板２、第２基板３、及び、第１接合材５１と第２接合材５２とが積層されてなる接合体５に囲まれた封止空間Ｃを形成しながら接合する。
工程（８）：ダイシングラインＬに沿って第１基板２及び第２基板３を切断することにより、チップ単位に個片化する。
【００５７】
まず、工程（１）において、基板材料、例えばシリコン基板の表面をウェットエッチングし、素子４を収容する凹状のデバイス領域２２を形成して第１基板２を作製する（図５（ａ）を参照）。
具体的には、工程（１）では、まず、基板材料となるシリコン基板の表面に、フォトリソグラフィ法により、凹状のデバイス領域２２をウェットエッチングで形成するための、図視略のレジストパターンを形成する。
次いで、シリコン基板の表面をウェットエッチングすることにより、凹状のデバイス領域２２を形成する。
その後、第１基板２からレジストパターンを剥離する。
【００５８】
工程（１）においては、フォトリソグラフィ法によってレジストパターンを形成するにあたり、例えばスピンコート法等を用いて、従来公知の条件でレジストパターンを形成することができる。
また、工程（１）におけるウェットエッチング条件としても、特に限定されず、例えば、従来からシリコン基板のエッチングに用いられているＫＯＨ等のエッチング液を用いることができる。また、エッチング液の温度やエッチング時間等の各条件についても、従来公知の条件を何ら制限無く採用できる。
【００５９】
次に、工程（２）においては、まず、図４（ａ）に示すような、基板材料となるシリコン基板３Ａを準備する。
次いで、図４（ｂ）に示すように、シリコン基板３Ａの表面にドライフィルムレジストを塗布した後、フォトリソグラフィ法によってパターン化することにより、貫通部３２及びダイシングラインＬをブラスト加工で形成するためのレジストパターン３Ｂを形成する。
【００６０】
次いで、図４（ｃ）に示すように、シリコン基板３Ａの表面を、例えば、サンドブラスト加工することにより、貫通部３２を形成する。これと同時に、図３の平面図にも示すように、後述の工程（８）においてダイシング加工を行う際の目印となる、平面視で複数の矩形状の領域に区画されたダイシングラインＬを形成する（図３を参照）。
【００６１】
ここで、図４（ｃ）に示すように、貫通部３２は第２基板３を貫通するように形成される一方、ダイシングラインＬは、断面円弧状で凹むように、非貫通のラインとして形成される。本実施形態の製造方法では、貫通部３２及びダイシングラインＬを、ブラスト加工によって同時に形成するため、例えば、レジストパターン３Ｂにおける露出領域のサイズを最適化することにより、貫通部３２と凹状のダイシングラインＬを同時に形成することができる。即ち、レジストパターン３Ｂにおける貫通部３２の形成予定領域に対応する位置を、比較的大きな露出領域とする一方、ダイシングラインＬの形成予定領域に対応する位置を、幅の狭いライン状の露出領域として形成する。これにより、貫通部３２の形成予定領域においては、砥粒がシリコン基板３Ａ（第２基板３）の厚さ方向で奥深く入り込むため、貫通部３２が第２基板３を貫通するように形成される。一方、ダイシングラインＬの形成予定領域においては、砥粒がシリコン基板３Ａの厚さ方向で浅い位置までしか入り込まないため、ダイシングラインＬは第２基板３を貫通することなく凹状に形成される。
【００６２】
工程（２）においては、上記のようなレジストパターン３Ｂの露出領域のサイズを最適化する方法に加え、例えば、図視略のブラスト加工装置の設定により、このブラスト加工装置及び研磨剤から決定されるアスペクト比に基づき、ダイシングラインＬの幅寸法が、シリコン基板３Ａを貫通可能な幅寸法よりも狭い幅寸法となるように調整する。これにより、第２基板３を貫通するように貫通部３２を形成できる一方、ダイシングラインＬを、断面円弧状とされた非貫通の凹状のラインとして形成できる。この場合、シリコン基板３Ａにおける貫通部３２の形成予定領域においては、シリコン基板３Ａの表面に対して側壁の角度が７０〜７５°程度とされた貫通部３２を形成することができる。一方、シリコン基板３ＡにおけるダイシングラインＬの形成予定領域においては、図示例のような、断面円弧状である凹状のダイシングラインＬを形成することができる。
【００６３】
上記のブラスト加工によって形成されるダイシングラインＬの幅寸法としては、特に限定されず、後述の工程（８）におけるダイシング時の位置合わせや加工性を考慮して適宜決定すればよく、例えば、５０〜２００μｍ程度とすることができる。
【００６４】
なお、工程（２）のブラスト加工で用いる砥粒としては、特に限定されないが、本実施形態で製造するパッケージがチップサイズであることや、ダイシングラインＬが微細なラインであること等も考慮し、例えば、６００〜１２００番程度のものを用いることができる。
【００６５】
次に、工程（３）において、第１基板２の上面２ａに形成された凹状のデバイス領域２２に、素子４を配置する（図５（ａ）等を参照）。
【００６６】
次に、工程（４）において、第１基板２における素子４が配置された上面２ａに、該素子４を囲むように枠状の第１接合材５１を形成する。
具体的には、まず、図５（ａ）に示すような、工程（１）で得られた第１基板２の上面２ａ側に、スプレーコート法等のフォトリソグラフィ法により、第１接合材５１を形成するための、図視略のレジストパターンを形成する。この際、第１基板２の上面２ａにおける、第１接合材５１の形成予定位置を除いた全面にレジストパターンを形成する。
【００６７】
次いで、例えば、スパッタリング法、蒸着法又はめっき法等の方法により、図５（ａ）等に示すように、第１接合材５１を形成する。この際、材料及び積層順を適宜選択することにより、上述したような｛Ａｕ層／Ｔａ層｝構造、又は、｛Ａｌ層／ＴｉＮ層｝構造の薄膜からなり、第１下地層５１ａ上に第１接合層５１ｂが積層された第１接合材５１を形成することができる。
その後、第１基板２の上面２ａから図視略のレジストパターンを剥離する。
【００６８】
次に、工程（５）において、第１基板２の上面２ａに、第１接合材５１よりも外側の領域に複数の電極８を形成する。
具体的には、図５（ａ）中に示すように、第１基板２の上面２ａに、スパッタリング法によって導電性材料を積層することにより、電極８を形成する。この際、電極８に用いられる電極材料としては、特に限定されないが、例えば、上述したような、ＴｉＮ、ＡｌＳｉ、及びＴｉＮを順次積層することで形成することができる。
【００６９】
次に、工程（６）においては、第２基板３の他面側に、第１基板２の上面２ａに形成された第１接合材５１と対応する位置で、枠状の第２接合材５２を形成する。
具体的には、まず、図４（ｄ）に示すような、工程（２）で得られた第２基板３の下面３ｂ側に、スプレーコート法等のフォトリソグラフィ法により、第２接合材５２を形成するための、図視略のレジストパターンを形成する。この際、第２基板３の下面３ｂにおける、第２接合材５２の形成予定位置を除いた全面にレジストパターンを形成する。
【００７０】
次いで、例えば、スパッタリング法、蒸着法又はめっき法等の方法により、第２基板３の下面３ｂ側に、枠状の第２接合材５２を形成する。
なお、工程（６）においては、材料及び積層順を適宜選択することにより、上述したような｛Ａｕ／Ｔａ｝構造、又は、｛Ａｌ／ＴｉＮ｝構造の薄膜からなり、第２下地層５２ｂ上に第２接合層５２ｂが積層された第２接合材５２を形成することができる。
この際、第１接合材５１が｛Ａｕ／Ｔａ｝構造からなる場合には、第２接合材５２も同様の材料から形成する。この場合には、第１接合層５１ｂ（Ａｕ）と第２接合層５２ｂ（Ａｕ）とが接合される。
また、第１接合材５１が｛Ａｌ／ＴｉＮ｝構造からなる場合には、第２接合材５２も同様の材料から形成する。この場合には、第１接合層５１ｂ（Ａｌ）と第２接合層５２ｂ（Ａｌ）とが接合される。
その後、第２基板３の下面３ｂから図視略のレジストパターンを剥離する。
【００７１】
次に、工程（７）においては、第１基板２と第２基板３とを、第１接合材５１と第２接合材５２とを接合して重ね合わせることにより、第１基板２、第２基板３、及び、第１接合材５１と第２接合材５２とが積層されてなる接合体５に囲まれた封止空間Ｃを形成しながら接合する。
【００７２】
具体的には、まず、図５（ｂ）に示すように、第１接合層５１と第２接合層５２とを突き合わせるように、第１基板２と第２基板３とを重ね合わせる。
次いで、第１基板２と第２基板３とを互いに加圧することにより、第１接合層５１と第２接合層５２との間に金属拡散接合を発現させ、この部分を接合する。これにより、第１基板２と第２基板３とが、第１接合層５１と第２接合層５２とが接合されてなる接合体５を介して接合された状態となる。
【００７３】
上記の金属拡散接合を行う際の条件、即ち、パッケージ１のキャビティＣを封止する条件としては、特に限定されないが、例えば、第１基板２側の第１接合層５１、及び、第２基板３側の第２接合層５２が｛Ａｕ／Ｔａ｝構造である場合には、例えば、温度条件を３００〜３５０℃の範囲とし、加圧力を４５０〜９００ｋＰａの範囲とすることが好ましい。
一方、第１接合層５１及び第２接合層５２が｛Ａｌ／ＴｉＮ｝構造である場合には、例えば、温度条件を３５０〜４００℃の範囲とし、加圧力を２７〜６０ＭＰａの範囲とすることが好ましい。
【００７４】
また、第１基板２と第２基板３とを接合する際の封止幅（接合幅）、即ち、第１接合層５１及び第２接合層５２の最大幅も、特に限定されない。一方、封止気密性の向上等を考慮した場合、上記の封止幅は、第１接合層５１及び第２接合層５２が｛Ａｕ／Ｔａ｝構造である場合には、例えば、０．１５〜０．３０ｍｍの範囲であることが好ましい。また、第１接合層５１及び第２接合層５２が｛Ａｌ／ＴｉＮ｝構造である場合には、上記の封止幅は、例えば、０．０３〜０．１０ｍｍの範囲であることが好ましい。
【００７５】
そして、本実施形態では、工程（８）において、例えば、ブレードを用いて、ダイシングラインＬに沿って第１基板２及び第２基板３を切断することにより、チップ単位に個片化する。
以上の各工程により、本実施形態のパッケージ１を製造することができる。
なお、上記の各工程は、可能な範囲で、その工程順を変更したり、あるいは、同じ工程として行ったりすることも可能である。
【００７６】
本実施形態のパッケージ１の製造方法は、ブラスト加工によって基板材料の少なくとも一部に貫通部３２を形成するのと同時に、断面円弧状のダイシングラインＬを形成して第２基板３を得る工程（２）と、このダイシングラインＬに沿って第１基板２及び第２基板３を切断することにより、チップ単位に個片化する工程（８）を備えた方法である。これにより、従来、ダイシングラインの目印として形成していた金属膜の形成工程等を省略でき、また、ブレードを用いたダイシングによってチッピングや欠け等が生じるのを効果的に抑制できる。また、ブラスト加工により、電極８を露出させるための貫通部３２と同時に、断面円弧状のダイシングラインＬを形成する方法なので、工程を増加させることがない。これにより、素子特性に優れたパッケージ１を、生産性よく低コストで製造することが可能になる。
【００７７】
また、本実施形態においては、工程（２）のブラスト加工において、ブラスト加工装置及び研磨剤から決定されるアスペクト比に基づき、ダイシングラインＬの幅寸法が、シリコン基板３Ａを貫通可能な幅寸法よりも狭い幅寸法となるように調整してサンドブラスト加工を行うように、加工条件を最適化することで、第２基板３に対し、電極８を露出させるための貫通部３２を確実に貫通させて形成できる一方、ダイシングラインＬは第２基板３を貫通することなく、断面円弧状に加工できる。これにより、複雑な工程条件とすることなく、第２基板３を加工することが可能になる。
【００７８】
また、本実施形態では、第１基板２及び第２基板３に、加工性に優れるシリコン基板を用いることで、より効果的にチッピングや欠け等が生じるのを抑制でき、素子特性にさらに優れたパッケージ１を製造することが可能になる。
【００７９】
［作用効果］
以上説明したように、本実施形態のパッケージ１によれば、上記のように、第２基板３における上面３ａ側の縁部３３にダイシングラインＬに由来する面取り部３３ａが設けられ、この面取り部３３ａに沿って個片化されたものなので、チッピングや欠け等が効果的に抑制され、非常に優れた素子特性が得られる。また、面取り部３３ａが断面円弧状に形成されていることで、ピックアップ時にチップ屑が発生するのを抑制でき、装置トラブルを防止できるとともに、素子品質が向上する。さらに、面取り部３３ａは、貫通部３２と同時に形成することが可能なものなので、生産性に優れ、且つ、低コストなパッケージ１が実現できる。
【００８０】
また、本発明に係るパッケージ１の製造方法によれば、上記のように、ブラスト加工によってシリコン基板３Ａに貫通部３２を形成するのと同時に、断面円弧状のダイシングラインＬを形成して第２基板３を得る工程（２）を備える方法なので、工程を増加させることなく、チッピングや欠け等が生じるのを効果的に抑制しながら、素子特性に優れたパッケージ１を生産性よく低コストで製造することが可能になる。
【産業上の利用可能性】
【００８１】
本発明のパッケージは、上述したように、チッピングや欠け等が抑制されるとともに、生産性及び素子特性に優れたものなので、例えば、信頼性の高い各種検出精度が要求される電子機器等における用途、例えば、携帯端末、スマートフォン、センサネットワーク・デバイス、モノのインターネット（ＩｏＴ）技術等において非常に好適である。
【符号の説明】
【００８２】
１…パッケージ
２…第１基板
２ａ…上面
２ｂ…下面
２１…側面
２２…デバイス領域
３…第２基板
３ａ…上面
３ｂ…下面
３１…側面
３２…貫通部
３２ａ，３２ｂ…側壁
３３…縁部
３３ａ…面取り部
３Ａ…シリコン基板
３Ｂ…レジストパターン
４…素子
５…接合体
５１…第１接合層
５１ａ…第１下地層
５１ｂ…第１接合層
５２…第２接合層
５２ａ…第２下地層
５２ｂ…第２接合層
８…電極
Ｃ…封止空間
Ｌ…ダイシングライン
Ｓ…サンドブラスト
【図１】
2019175962.tif 000003
【図２】
2019175962.tif 000004
【図３】
2019175962.tif 000005
【図４】
2019175962.tif 000006
【図５】
2019175962.tif 000007