(57)【要約】【課題】  本発明は、トーンの発生が抑制された、高精度のＰＷＭの信号を生成することを目的とする。【解決手段】  ＰＷＭのパターンデータからＰＷＭの信号を生成する信号処理装置であって、互いに位相が異なる複数のクロック信号に基づき、前記ＰＷＭのパターンデータからＰＷＭの波形を生成する第一の生成手段と、前記第一の生成手段で生成されたＰＷＭの波形を組み合わせて、前記ＰＷＭの信号を生成する第二の生成手段と、を有することを特徴とする。【選択図】  図１
2019153840.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭのパターンデータからＰＷＭの信号を生成する信号処理装置であって、
互いに位相が異なる複数のクロック信号に基づき、前記ＰＷＭのパターンデータからＰＷＭの波形を生成する第一の生成手段と、
前記第一の生成手段で生成されたＰＷＭの波形を組み合わせて、前記ＰＷＭの信号を生成する第二の生成手段と、を有することを特徴とする信号処理装置。
【請求項２】
前記第一の生成手段は、前記ＰＷＭのパターンデータと、前記互いに位相が異なる複数のクロック信号とを入力とするフリップフロップを有することを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記第一の生成手段は、
前記ＰＷＭのパターンデータを入力とし、当該入力を切り替えてフリップフロップに出力する第一の選択手段と、
前記互いに位相が異なる複数のクロック信号を入力とし、当該入力を切り替えてフリップフロップに出力する第二の選択手段とを有することを特徴とする請求項１に記載の信号処理装置。
【請求項４】
前記第二の生成手段は、
複数の入力の論理回路を有し、当該複数の入力に対する出力の遅延量の平均が所定の時間の内に基準値となるように制御することを特徴とする請求項１乃至３のいずれか１項に記載の信号処理装置。
【請求項５】
前記第二の生成手段は、複数の入力もしくは複数の出力を行う切り替え回路を有することを特徴とする請求項１に記載の信号処理装置。
【請求項６】
ＰＷＭのパターンデータからＰＷＭの信号を生成する信号処理方法であって、
第一の生成手段が、互いに位相が異なる複数のクロック信号に基づき、前記ＰＷＭのパターンデータからＰＷＭの波形を生成する第一の生成工程と、
第二の生成手段が、前記第一の生成手段で生成されたＰＷＭの波形を組み合わせて、前記ＰＷＭの信号を生成する第二の生成工程と、を有することを特徴とする信号処理方法。
【請求項７】
前記第一の生成工程では、前記ＰＷＭのパターンデータと、前記互いに位相が異なる複数のクロック信号とを入力とするフリップフロップを用いた処理を行うことを特徴とする請求項６に記載の信号処理方法。
【請求項８】
前記第一の生成工程は、
前記ＰＷＭのパターンデータを入力とし、当該入力を切り替えてフリップフロップに出力する第一の選択工程と、
前記互いに位相が異なる複数のクロック信号を入力とし、当該入力を切り替えてフリップフロップに出力する第二の選択工程とを有することを特徴とする請求項６に記載の信号処理方法。
【請求項９】
前記第二の生成工程では、
複数の入力の論理回路を用いて、当該複数の入力に対する出力の遅延量の平均が所定の時間の内に基準値となるように制御することを特徴とする請求項６乃至８のいずれか１項に記載の信号処理方法。
【請求項１０】
前記第二の生成工程は、複数の入力もしくは複数の出力を行う切り替え回路を用いた処理を行うことを特徴とする請求項６に記載の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭのパターンデータからＰＷＭの信号を生成する信号処理装置および信号処理方法に関する。
【背景技術】
【０００２】
電子写真を利用した画像形成装置は、感光体の感光面を一様に帯電する帯電装置、帯電された感光面に記録情報に応じた静電潜像をレーザー光の走査にて形成する潜像形成装置を備えている。また、レーザー光を走査するレーザー走査装置、静電潜像を現像する現像装置、および、現像された潜像を記録紙に転写する転写装置を備えてなり、感光面を移動させながら画像形成処理を行っている。本件に関わるレーザー走査装置は、レーザー走査線上の基準位置に設置されたセンサーでレーザー走査のタイミングを検知する。そして、タイミング基準で画像データに応じたレーザー駆動用ＰＷＭの信号を生成することで潜像形成を行っている。この時、レーザー駆動分解能が画像解像度を決める。特許文献１には、この時、画像解像度をあげるため互いに位相の異なる複数のクロックを論理回路で組み合わせて波形を作り出すということが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−９１２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示した回路構成では、高速なクロックを使うことなく、高速高精度なＰＷＭの信号を生成することが可能である。理想的な回路であればこの回路により生成されたＰＷＭ出力信号の最小分解能は多相クロックの位相間隔で決まる。しかし、特許文献１に示した回路構成において用いられる、多入力論理回路にはその入力端子に応じて入出力遅延に固定の遅延差が発生する。
【０００５】
この原理について図１０のＮＯＲゲートの回路を例として説明する。図１０のように構成されたＮＯＲゲート回路の動作を簡単に説明する。Ａ又はＢ入力の少なくとも一方が“Ｈ”レベルのとき、トランジスタ６０３、６０４のうち、少なくともいずれか一方はＯＮしトランジスタ６０１、６０２の少なくともいずれか一方はＯＦＦする。そのため、Ｑ出力からは“Ｌ”レベルが出力される。またＡ、Ｂ入力の両方が“Ｌ”レベルのときは、トランジスタ６０３，６０４は両方ともＯＦＦし、トランジスタ６０１、６０２は両方ともＯＮするので、Ｑ出力からは“Ｈ”レベルが出力される。
【０００６】
ここで、トランジスタ６０１，６０２は直列に接続されているため、トランジスタ６０１のソース電位は常に”Ｈ”である。しかし、トランジスタ６０２のソース電位は電流が流れていない時には”Ｈ”であるが、電流が流れ始めると６０１の影響により”Ｈ”にはならない。これは、トランジスタ６０１のソース・ドレイン間の電圧降下による。そして、トランジスタのＯＮ，ＯＦＦの速度は、ソース・ゲート間の電位差で決定される。トランジスタ６０１がＯＮ状態の時に、トランジスタ６０２がＯＦＦからＯＮ、又はＯＮからＯＦＦに変化する場合と、トランジスタ６０２がＯＮ状態の時に、トランジスタ６０１がＯＦＦからＯＮ、又はＯＮからＯＦＦに変化する場合とが考えられる。それぞれで、ゲートに印加されるＡ，Ｂ入力の入出力遅延特性が異なる。ＮＯＲゲート回路以外のゲート回路についても、同様に入力端子毎に特性が異なっている。
【０００７】
このように論理回路は入力に応じて入出力遅延特性差が生じる。論理回路このような多相クロックを用いて、より高速、高精度のＰＷＭの信号を生成した場合、このある一定の入力に対して付加される固定の遅延差が、ＰＷＭ出力信号にトーンとして現れる。ここでトーンとはある特定の周波数に意図しない信号成分がピークとして発生することである。このＰＷＭ出力信号のトーンは、潜像形成された画像に影響を与えてしまう。本発明は、上記解題を鑑みてなされたものであり、トーンの発生が抑制された、高精度のＰＷＭの信号を生成することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、ＰＷＭのパターンデータからＰＷＭの信号を生成する信号処理装置であって、互いに位相が異なる複数のクロック信号に基づき、前記ＰＷＭのパターンデータからＰＷＭの波形を生成する第一の生成手段と、前記第一の生成手段で生成されたＰＷＭの波形を組み合わせて、前記ＰＷＭの信号を生成する第二の生成手段と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、トーンの発生が抑制された、高精度のＰＷＭの信号を生成することが出来る。
【図面の簡単な説明】
【００１０】
【図１】ＰＷＭの信号生成回路の全体構成図
【図２】選択部の構成例（１）
【図３】選択部の構成例（１）のタイミングチャート
【図４】選択部の構成例（２）
【図５】選択部の構成例（２）のタイミングチャート
【図６】波形生成部の構成例
【図７】入出力遅延差の例
【図８】選択回路の構成例
【図９】入出力の特定の遅延差の例
【図１０】ＮＯＲ回路の構成例
【発明を実施するための形態】
【００１１】
以下、本発明にかかる実施形態について図面を参照して詳細に説明する。
【００１２】
（実施形態１）
図１は、信号処理装置であるＰＷＭ生成回路の構成を示すブロック図である。
【００１３】
このＰＷＭ生成回路は遅延クロック生成部１０１、選択部１０３、データ生成部１０２、波形生成部１０４からなる。遅延クロック生成部１０１、およびデータ生成部１０２は選択部１０３に接続される。選択部１０３は波形生成部１０２に接続される。
【００１４】
遅延クロック生成部は、ＰＷＭの信号を生成するための元のクロックを生成するブロックである。ここで生成されるクロックは位相がそれぞれずれており、このクロック間の位相のずれを利用して、ＰＷＭの信号波形を生成する。この時の位相は組み合わせるクロックの数をＮ本とした場合、クロック周期Ｔに対して、それぞれの位相間隔がＴ／Ｎ位相がずれていて、なおかつ位相間隔が等しくそろっていることが望ましい。データ生成部は入力された画像データをもとに、ＰＷＭ波形を生成するための遅延クロックの選択信号を出力するためのブロックである。この選択信号により波形生成部で組み合わせられるクロック信号を選択することで、ＰＷＭ出力信号を得る。
【００１５】
選択部１０３は前記遅延クロック生成部１０１から生成された遅延クロックと、前記データ生成部１０２で生成された選択信号をもとに、まず複数の遅延クロックと同期された信号を作り出す。この信号を選択部１０３において、波形生成部１０４に送る前に、あるパターンで切り替えて、波形生成部へと出力する。
【００１６】
波形生成部１０４では前記選択部１０３で生成された波形を組み合わせてＰＷＭの信号を得る。波形生成部１０４は複数の入力が存在し、それぞれの入力の入出力遅延量は異なる。波形生成部の同じポートに同じ信号が入力された場合、特定の遅延が出力ＰＷＭの信号に発生し、出力信号にトーンが発生する。そのため、選択部１０３で入力ポートを同じ信号を与えても、あるパターンで切り替えることでトーンを抑えることができる。
【００１７】
（実施形態２）
図２は、選択部１０３の実際の構成例を示したものである。
【００１８】
データ生成部１０２から出力されたデータはフリップフロップ（ＦＦ）２０１に入力される。フリップフロップ２０１に入力されるクロックは遅延クロック生成部１０１からそれぞれ供給される。この時フリップフロップ２０１から出力されるデータは、遅延クロック生成部１０１から供給される位相の異なるクロックにそれぞれ同期した信号となる。選択回路は複数の入力、複数の出力を持ち、これをある制御信号を受けて、入力、出力を切り替える。この時、入出力は１対１で対応しており、それぞれの入力は必ずそれぞれ別の出力から出力されるよう動作する必要がある。この信号を選択回路２０２で波形生成部１０４に入力するポートを入れ替える。
【００１９】
図３はこの実施形態を用いた場合のタイミングチャートの例を表している。この図を用いてより詳細な動作の説明をする。
【００２０】
図３では、データ入力ＣＬＫとＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４に供給されるＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４は周波数が一致したクロックとなっている。このとき、ＣＬＫ４はデータ入力ＣＬＫに同期したデータをＦＦ４が取り込めるよう位相をずらしてある。また、ＣＬＫ１、ＣＬＫ２、ＣＬＫ３はＣＬＫ４から１／４位相ずつ遅れたクロックである。ことのきのＣＬＫ、ＦＦの数によりＰＷＭ出力信号のパルス間隔、あるいはクロック周波数を変えることができる。
【００２１】
ＰＷＭのパターンデータはデータ入力ＣＬＫでデータ生成部から出力される。データ生成部では、ＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４のようにそれぞれのＦＦに入力されるデータが、多相クロック生成部のクロックＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４の位相に合わせてそれぞれ出力される。選択回路に入力される制御信号は図３のＳＥＬ１，ＳＥＬ２、ＳＥＬ３、ＳＥＬ４のように多相クロック生成部のクロックＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４の位相に合わせて出力される。これにより、ＦＦ１、ＦＦ２、ＦＦ３，ＦＦ４から出力された信号にそれぞれ同期した、ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、ＳＥＬ４制御信号が得られ、十分なタイミング余裕のある信号切り替え動作が可能となる。
【００２２】
このようにＰＷＭデータと、それに対応した選択回路の制御信号が多相クロック生成部のＣＬＫの位相と合わせることで実施形態１に示した波形生成部に入力される信号の切り替えを実現できる。
【００２３】
（実施形態３）
図４は、選択部の実際の構成例を示したものである。
【００２４】
データ生成部１０２から出力されたデータは選択回路３０３に入力される。フリップフロップ３０１に入力されるクロックは遅延クロック生成部１０１からそれぞれ供給される。この時、遅延クロック生成部１０１から出力される、位相の異なった複数のクロックは選択回路３０２により切り替えられる。選択回路３０２、３０３は実施形態２の選択回路２０２と同様に複数の入力、複数の出力を持ち、これをある制御信号を受けて、入力、出力を切り替え、入出力が１対１で対応しており、入力は必ず別の出力から出力されるよう動作する必要がある。選択回路３０２と３０３はそれぞれのデータ、クロックに対応した切り替えを行う。つまり、例として本来ＦＦ１受け取るデータ、クロックをそのデータ、クロックともにＦＦ２が受け取るものに入れ替えることになる。フリップフロップ３０１から出力されるデータは遅延クロック生成部１０１から供給される位相の異なるクロックにそれぞれ同期した信号となる。この信号を波形生成部２０５に入力することで出力信号を得る。
【００２５】
図５はこの実施形態を用いた場合のタイミングチャートの例を表している。
【００２６】
データ生成部からはあるデータクロックに同期してＦＦにデータが出力される。このＦＦに入力されるクロックは遅延クロック生成回路により生成され、ＣＬＫ１、ＣＬＫ２、ＣＬＫ３はＣＬＫ４から１／４位相ずつ遅れたクロックである。このクロックを選択回路３０２によって切り替えを行う。このとき、選択されるクロックは選択回路３０３によって選択されるデータと対応したものとする。このように、ＰＷＭデータとクロックを入れ替えることで、実施形態１で示した波形生成部１０４に入力される信号の切り替えを実現できる。
【００２７】
（実施形態４）
図６は、波形生成部１０４の実際の構成例を示したものである。
【００２８】
波形生成部は多入力の論理回路によって構成される。多入力の論理回路は、入力数に応じて２入力論理回路４０１、４０２を積み重ねて構成される。この時、論理回路の種類は得たい信号に応じてどのような種類のものでも良い。また、多入力論理回路を構成する論理回路の入力数はどんな入力数のものでも良い。論理回路４０１、４０２の入出力遅延には遅延差が存在する。これらを組み合わせて多入力の論理回路を構成した場合、その入力ポートに応じた入出力遅延差が生じる。それぞれのポートの入出力遅延差の例を表したのが図７である。このように多入力論理回路には図７のようなある一定の順序関係を持った入出力遅延差が存在し、この遅延差の順序関係は遅延量の素子ばらつきがあっても変わることはない。
【００２９】
そこでこの実施形態４では、前記波形生成回路を用いる場合、それぞれのポートの遅延量の分布がわかっているため、選択回路部２０４で入力を切り替える際に、切り替えるポートに重み付けを行う。具体的な例として、図７のＣ，Ｆの遅延量を波形生成回路の遅延量の基準値とする。この基準値の決め方の方法は問わない。そして、ある一定の入力を与えた際の、ある一定時間内の遅延量の絶対値の平均値を、前記遅延の基準値と等しくなるように、Ａ〜Ｈのポートの切り替えを行うように制御を行う。これにより、ある一定の所定の時間内での遅延量のばらつき量を全体の平均値に合わせることができ、特定のトーンを抑えられる。
【００３０】
（実施形態５）
図８は、選択回路２０４、３０２、３０３の実際の構成例を示したものである。選択回路はマルチプレクサ５０１によって構成される。このとき、５０１はデマルチプレクサでも構成可能である。また、そのほかの切り替え信号によって入力、出力の入れ替えができる回路であれば構成可能である。この選択回路には図９のように入出力に特定の遅延差が発生する。この遅延差の順序関係は遅延量の素子ばらつきがあっても変わることはない。このような選択回路を用いる場合、それぞれのポートの遅延量の分布がわかっているため、実施形態４と同様に選択回路で入力を切り替える際に、実施形態４と同じように切り替えるポートに重み付けを行う。具体的な例として、図９のＣの遅延量を波形生成回路の遅延量の基準値とする。この基準値の決め方の方法は問わない。そして、ある一定の入力を与えた際の、ある一定時間内の遅延量の絶対値の平均値を、前記遅延の基準値と等しくなるように、Ａ〜Ｄのポートの切り替えを行うように制御を行う。これにより、ある一定時間内での遅延量のばらつき量を全体の平均値に合わせることができ、特定のトーンを抑えられる。
【符号の説明】
【００３１】
２０１、３０１  フリップフロップ
４０１、４０２  論理回路
５０１  マルチプレクサ
【図１】
2019153840.tif 000003
【図２】
2019153840.tif 000004
【図３】
2019153840.tif 000005
【図４】
2019153840.tif 000006
【図５】
2019153840.tif 000007
【図６】
2019153840.tif 000008
【図７】
2019153840.tif 000009
【図８】
2019153840.tif 000010
【図９】
2019153840.tif 000011
【図１０】
2019153840.tif 000012