(57)【要約】【課題】半導体装置の性能を向上させる。【解決手段】半導体パッケージは、複数のパッド電極ＣＰＨおよびパッド電極ＣＰＬを有する半導体チップＣＨＰ１と、複数のパッド電極ＩＰＨおよびパッド電極ＩＰＬを有するインターポーザＩＰと、パッド電極ＣＰＨおよびパッド電極ＩＰＨに接続されているワイヤＷＨと、パッド電極ＣＰＬおよびパッド電極ＩＰＬに接続されているワイヤＷＬと、を含む。半導体パッケージと放熱板との間には樹脂膜ＨＲが形成されている。ここで、樹脂膜ＨＲには、平面視において、パッド電極ＣＰＨｄおよびパッド電極ＩＰＨｄに接続されている電源電圧用のワイヤＷＨｄ、並びに、パッド電極ＣＰＬｓおよびパッド電極ＩＰＬｓに接続されている基準電圧用のワイヤＷＬｓに重なるように、開口部ＯＰ１が形成されている。【選択図】図１
2019197852.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１パッド電極を有する半導体チップと、
複数の第２パッド電極を有するインターポーザと、
前記複数の第１パッド電極および前記複数の第２パッド電極に接続された複数の第１ワイヤと、
前記複数の第１パッド電極、前記複数の第２パッド電極、および、前記複数の第１ワイヤを封止する封止部と、
を含む半導体パッケージと、
放熱板と、
前記放熱板と前記半導体パッケージとの間に形成され、且つ、前記封止部よりも高い熱伝導率を有する第１樹脂膜と、
を有し、
前記複数の第１パッド電極は、電源電圧用の第３パッド電極、および、前記電源電圧とは異なる基準電圧用の第４パッド電極を含み、
前記複数の第２パッド電極は、前記電源電圧用の第５パッド電極、および、前記基準電圧用の第６パッド電極を含み、
前記複数の第１ワイヤは、前記第３パッド電極および前記第５パッド電極に接続されている第２ワイヤと、前記第４パッド電極および前記第６パッド電極に接続されている第３ワイヤとを含み、
平面視において、前記第１樹脂膜には、少なくとも前記第２ワイヤまたは前記第３ワイヤの何れかに重なるように、第１開口部が形成されている、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第３パッド電極、前記第５パッド電極および前記第２ワイヤは、それぞれ複数形成され、
前記複数の第２ワイヤは、第３ワイヤおよび第４ワイヤを含み、
前記第３ワイヤの最高到達位置は、前記第４ワイヤの最高到達位置よりも高く、
平面視において、前記第３ワイヤは前記第１開口部に重なり、前記第４ワイヤは前記第１樹脂膜に重なる、半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第４パッド電極、前記第６パッド電極および前記第３ワイヤは、それぞれ複数形成され、
前記複数の第３ワイヤは、第５ワイヤおよび第６ワイヤを含み、
前記第５ワイヤの最高到達位置は、前記第６ワイヤの最高到達位置よりも高く、
平面視において、前記第１樹脂膜には、前記第５ワイヤに重なるように、第２開口部が形成され、
平面視において、前記第６ワイヤは前記第１樹脂膜に重なる、半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記半導体チップは、多層配線と、前記多層配線のうち最上層に形成された複数の第１最上層配線と、を更に有し、
前記複数の第１最上層配線は、前記第３パッド電極に接続する第２最上層配線、および、前記第４パッド電極に接続する第３最上層配線を含み、
平面視において、前記第１樹脂膜には、少なくとも前記第２最上層配線または前記第３最上層配線の何れかに重なるように、第３開口部が形成されている、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第１開口部内は、空気によって充満されている、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記第１開口部内には、前記第１樹脂膜よりも低い誘電率を有する充填膜が形成されている、半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第１開口部の底面は、前記第１樹脂膜内に位置し、
前記第１開口部は、前記放熱板側から前記半導体パッケージ側へ向かうように形成されている、半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記第１開口部の底面は、前記第１樹脂膜内に位置し、
前記第１開口部は、前記半導体パッケージ側から前記放熱板側へ向かうように形成されている、半導体装置。
【請求項９】
請求項１記載の半導体装置において、
平面視において、前記第１開口部は、前記第２ワイヤおよび前記第３ワイヤの両方に重なるように形成されている、半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
平面視において、前記複数の第１ワイヤのうち、前記電源電圧または前記基準電圧が印加されない前記第１ワイヤは、前記第１樹脂膜に重なる、半導体装置。
【請求項１１】
請求項１記載の半導体装置において、
平面視において、前記第１開口部は、前記第２ワイヤの一部または前記第３ワイヤの一部に重なるように形成されている、半導体装置。
【請求項１２】
請求項１記載の半導体装置において、
平面視において、前記第１開口部は、前記第２ワイヤの全部または前記第３ワイヤの全部に重なるように形成されている、半導体装置。
【請求項１３】
請求項１記載の半導体装置において、
実装基板と、前記実装基板上に形成された導電性膜と、を更に有し、
前記半導体パッケージは、前記インターポーザが前記導電性膜と接着されることで、前記実装基板上に搭載されている、半導体装置。
【請求項１４】
請求項１記載の半導体装置において、
前記放熱板は、金属板を含み、
前記複数の第１ワイヤは、金または銅を主体とする導電体を含む、半導体装置。
【請求項１５】
電源電圧用の第１パッド電極、前記電源電圧とは異なる基準電圧用の第２パッド電極、前記第１パッド電極に接続される第１導電体、および、前記第２パッド電極に接続される第２導電体を有する半導体チップと、
前記第１パッド電極、前記第２パッド電極、前記第１導電体および前記第２導電体を封止する封止部と、
を含む半導体パッケージと、
放熱板と、
前記放熱板と前記半導体パッケージとの間に形成され、且つ、前記封止部よりも高い熱伝導率を有する第１樹脂膜と、
を有し、
平面視において、前記第１樹脂膜には、少なくとも前記第１導電体または前記第２導電体の何れかに重なるように、第１開口部が形成されている、半導体装置。
【請求項１６】
請求項１５記載の半導体装置において、
前記半導体チップは、多層配線と、前記多層配線のうち最上層に形成された複数の第１最上層配線と、を更に有し、
前記第１パッド電極および前記第１導電体は、前記複数の第１最上層配線のうち第２最上層配線の一部であり、前記第２パッド電極および前記第２導電体は、前記複数の第１最上層配線のうち第３最上層配線の一部である、半導体装置。
【請求項１７】
請求項１６記載の半導体装置において、
前記複数の第１最上層配線は、アルミニウムを主体とする導電体を含み、
前記複数の第１最上層配線より下層の前記多層配線は、銅を主体とする導電体を含む、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、半導体チップ上部に放熱板が実装された半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
近年、半導体チップの処理能力の向上を実現させるため、動作周波数が高速化しており、これに起因して、半導体チップ内部で論理値がトグルする回数が増加している問題がある。論理値がトグルする際に、論理回路素子に貫通電流が流れ、電源電圧と基準電圧とが微小に変動することが原因となり、電磁妨害（ＥＭＩ：Electro Magnetic Interference）が発生する。多くの集積回路は内部動作クロックに同期して動作するため、動作周波数およびその倍数の周波数について、ＥＭＩのレベルが高くなる。
【０００３】
特許文献１には、電源電圧用の第１端子、および、基準電圧用の第２端子が設けられた半導体チップを実装基板に搭載し、実装基板に、第１端子と第２端子との間に位置するように、バイパスコンデンサを設けることで、半導体チップ近傍において、半導体チップ内部で発生するＥＭＩノイズを低減させる技術などが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３１８３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、単位時間当たりのトグル回数の増加に伴い、半導体チップ内部から発生するＥＭＩノイズが増加している。
【０００６】
一方で、動作周波数の高速化により、半導体チップ内部において、消費電力が増加し、発熱量が増加する問題がある。このような発熱量の増加を抑制するため、半導体チップを封止するための樹脂膜の上面上に、放熱板用の樹脂膜を介して、放熱板を実装する技術がある。
【０００７】
しかし、放熱板用の樹脂膜の誘電率は高く、半導体チップと放熱板との間の寄生容量が増加することで、半導体チップ内部で発生したＥＭＩノイズは、放熱板に漏洩しやすくなっている。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態によれば、半導体装置は、複数の第１パッド電極を有する半導体チップと、複数の第２パッド電極を有するインターポーザと、複数の第１パッド電極および複数の第２パッド電極に接続された複数の第１ワイヤと、複数の第１パッド電極、複数の第２パッド電極、および、複数の第１ワイヤを封止する封止部と、を含む半導体パッケージと、を有する。また、半導体装置は、放熱板と、放熱板と半導体パッケージとの間に形成され、且つ、封止部よりも高い熱伝導率を有する第１樹脂膜と、を有する。ここで、複数の第１パッド電極は、第３パッド電極および第４パッド電極を含み、複数の第２パッド電極は、第５パッド電極および第６パッド電極を含み、複数の第１ワイヤは、第３パッドおよび第５パッド電極に接続される第２ワイヤと、第４パッドおよび第６パッド電極に接続される第３ワイヤとを含む。平面視において、第１樹脂膜には、少なくとも第２ワイヤまたは第３ワイヤの何れかに重なるように、第１開口部が形成されている。
【００１０】
また、一実施の形態によれば、半導体装置は、第１パッド電極、第２パッド電極、第１パッド電極に接続される第１導電体、および、第２パッド電極に接続される第２導電体を有する半導体チップと、第１パッド電極、第２パッド電極、第１導電体および第２導電体を封止する封止部と、を含む半導体パッケージを有する。また、半導体装置は、放熱板と、放熱板と半導体パッケージとの間に形成され、且つ、封止部よりも高い熱伝導率を有する第１樹脂膜と、を有する。ここで、平面視において、第１樹脂膜には、少なくとも第１導電体または第２導電体の何れかに重なるように、第１開口部が形成されている。
【発明の効果】
【００１１】
一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１の半導体装置を示す平面図である。
【図２】実施の形態１の半導体装置を示す平面図である。
【図３】実施の形態１の半導体装置を示す断面図である。
【図４】実施の形態１の半導体装置を示す断面図である。
【図５】実施の形態２の半導体装置を示す平面図である。
【図６】実施の形態２の半導体装置を示す平面図である。
【図７】実施の形態２の半導体装置を示す断面図である。
【図８】実施の形態２の半導体装置を示す断面図である。
【図９】実施の形態３の半導体装置を示す平面図である。
【図１０】実施の形態３の半導体装置を示す平面図である。
【図１１】実施の形態３の半導体装置を示す断面図である。
【図１２】実施の形態４の半導体装置を示す平面図である。
【図１３】実施の形態４の半導体装置を示す断面図である。
【図１４】実施の形態５の半導体装置を示す断面図である。
【図１５】実施の形態５の変形例の半導体装置を示す断面図である。
【図１６】ＥＭＩノイズの発生メカニズムを説明するための図である。
【図１７】検討例の半導体装置示す平面図である。
【図１８】検討例の半導体装置示す断面図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップなども含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
【００１４】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
また、実施の形態で用いる断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図が平面図と対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
【００１６】
また、実施の形態で用いる断面図においては、図面を見易くするためにハッチングを省略する場合もある。
【００１７】
（実施の形態１）
以下に、図１〜図４を用いて、本実施の形態の半導体装置を説明する。図１および図２は、半導体装置の平面図であり、図３は、図１および図２に示されるＡ−Ａ線に沿った断面図であり、図４は、図１および図２に示されるＢ−Ｂ線に沿った断面図である。図１は、放熱板ＨＳおよび封止部ＭＲを透過した状態を示し、放熱板ＨＳ用の樹脂膜ＨＲに設けられている開口部ＯＰ１の形成位置を示している。図２は、図１の下層の平面図であり、半導体チップＣＨＰ１とインターポーザＩＰとの接続関係を示している。
【００１８】
図３および図４に示されるように、本実施の形態の半導体装置は、インターポーザＩＰ上に搭載された半導体チップＣＨＰ１を含む半導体パッケージＰＫ、半導体パッケージＰＫ上に形成された放熱板ＨＳ、および、半導体パッケージＰＫと放熱板ＨＳとの間に形成されている樹脂膜ＨＲを有する。
【００１９】
半導体チップＣＨＰ１内には、例えば、ロジック回路、アナログ回路、メモリ回路および入出力回路が形成されている。また、半導体チップＣＨＰ１内には、多層配線が形成され、多層配線のうち最上層には複数の最上層配線が形成されている。そして、上記の各回路は、最上層配線の一部であるパッド電極ＣＰＨまたはパッド電極ＣＰＬに、電気的に接続されている。すなわち、最上層配線のうち、後述のワイヤＷＨまたはワイヤＷＬに接続される領域が、パッド電極ＣＰＨまたはパッド電極ＣＰＬである。このようなパッド電極ＣＰＨおよびパッド電極ＣＰＬを含む最上層配線は、例えばアルミニウムを主体とする導電体を含み、最上層配線より下層の多層配線は、例えば銅を主体とする導電体を含む。
【００２０】
インターポーザＩＰは、半導体チップＣＨＰ１と実装基板ＭＢとを電気的に接続させるための配線基板である。インターポーザＩＰ内には、多層配線が形成され、多層配線のうち最上層には複数の最上層配線が形成されている。そして、最上層配線の一部がパッド電極ＩＰＨまたはパッド電極ＩＰＬを構成している。このようなパッド電極ＩＰＨおよびパッド電極ＩＰＬを含む最上層配線、および、最上層配線より下層の多層配線は、例えばアルミニウムを主体とする導電体を含む。
【００２１】
半導体チップＣＨＰ１のパッド電極ＣＰＨは、ワイヤ（ボンディングワイヤ）ＷＨによって、インターポーザＩＰのパッド電極ＩＰＨに電気的に接続され、半導体チップＣＨＰ１のパッド電極ＣＰＬは、ワイヤ（ボンディングワイヤ）ＷＬによって、インターポーザＩＰのパッド電極ＩＰＬに電気的に接続されている。ワイヤＷＨおよびワイヤＷＬは、例えば、金または銅を主体とする導電体である。また、ワイヤＷＨおよびワイヤＷＬは、半導体チップＣＨＰ１およびインターポーザＩＰの両方に接続されているため、ワイヤＷＨおよびワイヤＷＬを、半導体チップＣＨＰ１の一部、または、インターポーザＩＰの一部と見做すこともできる。
【００２２】
また、本実施の形態では、図３などにおいて、ワイヤＷＨおよびワイヤＷＬと、インターポーザＩＰのパッド電極ＩＰＨおよびパッド電極ＩＰＬとの接合面を、模式的にボール状で表しているが、実際にはウエッジボンディングによって接合されるため、上記接合面は、ボール状ではなくフラットな形状となる。
【００２３】
ワイヤＷＨの長さは、ワイヤＷＬの長さよりも長く、ワイヤＷＨは、ワイヤＷＬよりも相対的に高い位置を通過している。すなわち、ワイヤＷＨの最高到達位置は、ワイヤＷＬの最高到達位置よりも高い。言い換えれば、ワイヤＷＨの最高到達位置と後述の封止部ＭＲの上面との距離は、ワイヤＷＬの最高到達位置と後述の封止部ＭＲの上面との距離よりも近い。
【００２４】
図３では、パッド電極ＣＰＨの一例として電源電圧ＶＤＤ用のパッド電極ＣＰＨｄと、ワイヤＷＨの一例としてワイヤＷＨｄと、パッド電極ＩＰＨの一例としてパッド電極ＩＰＨｄと、が示されている。また、図４では、パッド電極ＣＰＬの一例として基準電圧ＶＳＳ用のパッド電極ＣＰＨｓと、ワイヤＷＬの一例としてワイヤＷＬｓと、パッド電極ＩＰＬの一例としてパッド電極ＩＰＬｓと、が示されている。
【００２５】
なお、電源電圧（供給電圧）ＶＤＤは、例えば５Ｖの電圧である。基準電圧（接地電圧）ＶＳＳは、電源電圧ＶＤＤと異なる電圧であり、例えば０Ｖの電圧である。電源電圧ＶＤＤおよび基準電圧ＶＳＳは、上述のロジック回路、アナログ回路、メモリ回路および入出力回路などを構成する各半導体素子を駆動させる電圧であり、各半導体素子に直接的に、または、レベルシフト回路などを介して間接的に印加される電圧である。
【００２６】
半導体チップＣＨＰ１の上面上およびインターポーザＩＰの上面上には、パッド電極ＣＰＨ、パッド電極ＣＰＬ、パッド電極ＩＰＨ、パッド電極ＩＰＬ、ワイヤＷＨおよびワイヤＷＬを覆うように、封止部ＭＲが形成されている。封止部ＭＲは、例えば熱硬化性樹脂材料からなり、シリカフィラーなどを含むエポキシ樹脂膜である。封止部ＭＲは、主に、半導体チップＣＨＰ１内部およびインターポーザＩＰ内部に、外部からの水分が侵入することを防止する目的、または、半導体チップＣＨＰ１の上面およびインターポーザＩＰの上面を保護する目的で設けられている。
【００２７】
このように、封止部ＭＲによって封止された半導体チップＣＨＰ１およびインターポーザＩＰが、半導体パッケージＰＫを構成している。半導体パッケージＰＫは、実装基板ＭＢ上に搭載され、複数の半田ボールＳＢを介して、実装基板ＭＢに電気的に接続している。複数の半田ボールＳＢは、それぞれ、例えば半田を主体とする導電性膜であるが、導電性を有する材料であれば、半田以外の他の導電性膜でもよい。
【００２８】
半導体パッケージＰＫの封止部ＭＲの上面上には、樹脂膜ＨＲを介して、放熱板（筐体）ＨＳが配置されている。樹脂膜ＨＲは、主に、封止部ＭＲと放熱板ＨＳとを接着させ、且つ、封止部ＭＲから放熱板ＨＳへ熱を伝導する目的で設けられている。樹脂膜ＨＲは、例えば熱伝導性を有する絶縁シートからなり、金属が添加された有機樹脂膜であり、封止部ＭＲよりも高い熱伝導率を有する。この樹脂膜ＨＳによって、半導体チップＣＨＰ１内で発生した熱は、封止部ＭＲおよび樹脂膜ＨＳを介して、放熱板ＨＳへ効率的に放出される。また、放熱板ＨＳは、例えば銅を主体する金属板、または、上記金属板が張り付けられたセラミック板である。
【００２９】
また、樹脂膜ＨＲは、本実施の形態の半導体装置の外部から圧力が加えられた際に、この圧力を吸収する役目も果たす。そのため、樹脂膜ＨＲは、封止部ＭＲよりも低い硬度を有する。仮に、樹脂膜ＨＲの硬度が、封止部ＭＲの硬度と同程度であったとすると、半導体装置の外部から加えられた圧力は、放熱板ＨＳおよび樹脂膜ＨＲを介して、半導体パッケージＰＫに伝わる。そうすると、半導体パッケージＰＫの封止部ＭＲに亀裂が入り、半導体チップＣＨＰ１およびインターポーザＩＰに悪影響を与えるなどの不具合が発生する場合がある。
【００３０】
このように、樹脂膜ＨＲは、封止部ＭＲよりも低い硬度を有し、封止部ＭＲよりも高い熱伝導率を有する。また、樹脂膜ＨＲと、半導体パッケージＰＫまたは放熱板ＨＳとの接着力を高めるために、半導体パッケージＰＫ側または放熱板ＨＳ側に、薄い接着層が形成されていてもよい。
【００３１】
樹脂膜ＨＲの一部には、開口部ＯＰ１が形成されている。この開口部ＯＰ１は、一部のワイヤＷＨまたはワイヤＷＬの直上に設けられ、その他のワイヤＷＨまたはワイヤＷＬを覆うように設けられている。また、本実施の形態では、開口部ＯＰ１は、樹脂膜ＨＲを貫通し、封止部ＭＲの上面を露出するように設けられている。
【００３２】
また、本実施の形態で「直上」または「直下」と表現した場合には、一方の対象物と、他方の対象物とは、互いに直接接触していてもよいし、各々の間に別の物質が存在していてもよい。すなわち、一方の対象物と、他方の対象物とは、平面視において互いに重なる位置に設けられていればよく、断面視において物理的に離間していてもよい。
【００３３】
図２に示されるように、平面視において、半導体チップＣＨＰ１の上面には、半導体チップＣＨＰ１の外周に沿うように、複数のパッド電極ＣＰＨおよび複数のパッド電極ＣＰＬが設けられ、複数のパッド電極ＣＰＬは、複数のパッド電極ＣＰＨよりも半導体チップＣＨＰ１の外周に近い位置に設けられている。また、本実施の形態では、一例として、複数のパッド電極ＣＰＨおよび複数のパッド電極ＣＰＬは、それぞれ千鳥配置となるように設けられているが、複数のパッド電極ＣＰＨおよび複数のパッド電極ＣＰＬは、千鳥配置でなくともよい。
【００３４】
また、平面視において、インターポーザＩＰの上面には、半導体チップＣＨＰ１の外周に沿うように、複数のパッド電極ＩＰＨおよび複数のパッド電極ＩＰＬが設けられ、複数のパッド電極ＩＰＬは、複数のパッド電極ＩＰＨよりも半導体チップＣＨＰ１の外周に近い位置に設けられている。また、本実施の形態では、一例として、複数のパッド電極ＩＰＨおよび複数のパッド電極ＩＰＬは、それぞれ千鳥配置となるように設けられているが、複数のパッド電極ＩＰＨおよび複数のパッド電極ＩＰＬは、千鳥配置でなくともよい。
【００３５】
そして、複数のパッド電極ＣＰＨと複数のパッド電極ＩＰＨとを、それぞれ電気的に接続する複数のワイヤＷＨ、および、複数のパッド電極ＣＰＬと複数のパッド電極ＩＰＬとを、それぞれ電気的に接続する複数のワイヤＷＬが設けられている。
【００３６】
複数のパッド電極ＣＰＨおよび複数のパッド電極ＣＰＬは、電源電圧ＶＤＤ用のパッド電極ＣＰＨｄおよびパッド電極ＣＰＬｄと、基準電圧ＶＳＳ用のパッド電極ＣＰＨｓおよびパッド電極ＣＰＬｓと、これら以外のパッド電極として、信号線用のパッド電極などとを含む。また、複数のパッド電極ＩＰＨおよび複数のパッド電極ＩＰＬは、電源電圧ＶＤＤ用のパッド電極ＩＰＨｄおよびパッド電極ＩＰＬｄと、基準電圧ＶＳＳ用のパッド電極ＩＰＨｓおよびパッド電極ＩＰＬｓと、これら以外のパッド電極として、信号線用のパッド電極などとを含む。
【００３７】
本実施の形態では、図１および図２に示されるように、半導体チップＣＨＰ１に、電源電圧ＶＤＤ用のパッド電極ＣＰＨｄ、および、基準電圧ＶＳＳ用のパッド電極ＣＰＬｓが、それぞれ１つ設けられている場合を例示する。従って、パッド電極ＣＰＨｄが、ワイヤＷＨｄを介して、パッド電極ＩＰＨｄに電気的に接続され、パッド電極ＣＰＬｓが、ワイヤＷＬｓを介して、パッド電極ＩＰＬｓに電気的に接続されている。
【００３８】
図１に示されるように、樹脂膜ＨＲの一部には開口部ＯＰ１が形成されており、開口部ＯＰ１内において、封止部ＭＲを介してワイヤＷＨｄおよびワイヤＷＬｓが露出している。すなわち、平面視において、開口部ＯＰ１は、電源電圧ＶＤＤ用のワイヤＷＨｄ、および、基準電圧ＶＳＳ用のワイヤＷＬｓに重なる位置に設けられている。そして、平面視において、電源電圧ＶＤＤまたは基準電圧ＶＳＳが印加されていないワイヤＷＨおよびワイヤＷＬは、樹脂膜ＨＲによって覆われている。また、開口部ＯＰ１の開口範囲としては、平面視において、ワイヤＷＨｄまたはワイヤＷＬｓから、０．５ｍｍ以内の範囲であることが好ましい。
【００３９】
本実施の形態では、このような開口部ＯＰ１を設けたことで、半導体チップＣＨＰ１内から発生する熱が効率的に放出されると共に、ＥＭＩノイズを低減させることができる。
【００４０】
＜ＥＭＩノイズおよび検討例の半導体装置について＞
以下に、ＥＭＩノイズが発生するメカニズムと、検討例の半導体装置の構造と用いて、本実施の形態の半導体装置が、上記効果を得られる理由を説明する。
【００４１】
図１６は、ＥＭＩノイズの発生メカニズムを説明するための図であり、図１７は、本願発明者らが検討した検討例の半導体装置示す平面図であり、本実施の形態の図１に対応する平面図である。図１８は、図１７のＡ−Ａ線に沿った断面図であり、本実施の形態の図３に対応する断面図である。
【００４２】
まず、半導体チップＣＨＰ１の処理能力の向上などのため、１ＭＨｚ以上の高周波が用いられており、例えば３００ＭＨｚの動作周波数が用いられる場合もある。このような動作周波数の高速化に伴って、半導体チップＣＨＰ１内部で論理値がトグルする回数が増加している問題がある。
【００４３】
図１６は、各回路を構成する半導体素子の論理値、電源電圧ＶＤＤの波形、および、基準電圧ＶＳＳの波形と、時間との関係を示している。ここで、図１６に示されるように、論理値が、「１」から「０」へ、または、「０」から「１」へトグルする際には、半導体素子に貫通電流が流れ、電源電圧ＶＤＤと基準電圧ＶＳＳとが微小に変動する。これが、ＥＭＩノイズが増加する原因となる。
【００４４】
また、半導体チップＣＨＰ１が、金属板などからなる放熱板ＨＳに覆われている場合には、ＥＭＩノイズは、半導体パッケージＰＫと放熱板ＨＳと間の寄生容量によって、放熱板ＨＳへ漏洩し易くなる。この寄生容量は、半導体パッケージＰＫと放熱板ＨＳと間に形成されている樹脂膜ＨＲの比誘電率が高くなるにつれて、増加する。
【００４５】
放熱板ＨＳへ漏洩したＥＭＩノイズは、実装基板ＭＢにも伝搬し、実装基板ＭＢに接続されたハーネス（図示せず）にも伝搬する。このため、本実施の形態の半導体装置だけでなく、ハーネスも妨害電波用のアンテナとして機能してしまう場合もある。その場合、例えば本実施の形態の半導体装置が車載用として用いられた場合、上記ＥＭＩノイズによって、ＧＰＳ（global positioning system）からの通信情報が妨害されてしまう可能性もある。
【００４６】
また、上記の寄生容量の問題により、半導体チップＣＨＰ１内に形成されている導電体のうち、特に、放熱板ＨＳに近い導電体が、ＥＭＩノイズの漏洩に影響を与える。具体的には、半導体チップＣＨＰ１内に形成されている導電体のうち、ワイヤＷＨおよびワイヤＷＬが、ＥＭＩノイズの漏洩に大きな影響を与える。
【００４７】
図１７および図１８に示されるように、検討例の半導体装置は、本実施の形態の半導体装置とほぼ同じ構造を有するが、検討例では、本実施の形態と異なり、樹脂膜ＨＲに開口部ＯＰ１が形成されていない。すなわち、検討例では、半導体パッケージＰＫと放熱板ＨＳとの間には、半導体パッケージＰＫの上面全体に渡って、樹脂膜ＨＲが形成されている。
【００４８】
このため、検討例の半導体装置は、放熱に対しては有効な構造であるが、半導体パッケージＰＫと放熱板ＨＳとの間の寄生容量が増加し、ＥＭＩノイズが増加しやすい構造でもある。
【００４９】
＜本実施の形態の半導体装置の主な特徴について＞
検討例に対して、本実施の形態では上述のように、樹脂膜ＨＲの一部に開口部ＯＰ１を設けている。開口部ＯＰ１内には、空気が存在している。図３および図４では、開口部ＯＰ１内に充満した空気を、空気層ＡＲとして示している。
【００５０】
真空の誘電率を１とすると、空気層ＡＲの比誘電率は、１．０００５８であり、ほぼ１．０である。ここで、樹脂膜ＨＲの比誘電率は、５．０〜１９．０程度である。従って、樹脂膜ＨＲの一部に開口部ＯＰ１を設けた領域において、半導体チップＣＨＰ１と放熱板ＨＳと間の寄生容量が１／５〜１／１９程度に低減され、ＥＭＩノイズを低減できることが判る。
【００５１】
また、本実施の形態では、特にＥＭＩノイズが増加する要因となっている、電源電圧ＶＤＤまたは基準電圧ＶＳＳが印加されている導電体の直上に、開口部ＯＰ１が形成されている。例えば、本実施の形態では、そのような導電体として、電源電圧ＶＤＤ用のワイヤＷＨｄ、および、基準電圧ＶＳＳ用のワイヤＷＬｓを例示した。そして、平面視において、電源電圧ＶＤＤまたは基準電圧ＶＳＳが印加されていないワイヤＷＨおよびワイヤＷＬは、樹脂膜ＨＲによって覆われている。このため、ＥＭＩノイズを、より効果的に低減することができる。
【００５２】
すなわち、開口部ＯＰ１を樹脂膜ＨＲのいずれかの領域に設けるだけでも、ＥＭＩノイズを少し低減させることができるが、その分、放熱効果も低減されてしまう。そこで、ＥＭＩノイズの低減に最も効果のある領域に対して開口部ＯＰ１を設けることで、放熱効果の低減を最小限に留め、ＥＭＩノイズを効果的に低減させることができる。従って、半導体装置の性能を向上させることができる。
【００５３】
また、本実施の形態では、平面視において、開口部ＯＰ１が、ワイヤＷＨｄの全部およびワイヤＷＬｓの全部に重なるように設けられているが、開口部ＯＰ１が、ワイヤＷＨｄの一部およびワイヤＷＬｓの一部のみに重なるように設けられていてもよい。その場合、ＥＭＩノイズを減少させる効果が低下するが、放熱効果を高めることができる。
【００５４】
また、本実施の形態では、半導体チップＣＨＰ１に、電源電圧ＶＤＤ用のパッド電極ＣＰＨｄ、および、基準電圧ＶＳＳ用のパッド電極ＣＰＬｓが設けられ、ワイヤＷＨｄおよびワイヤＷＬｓの直上に開口部ＯＰ１が設けられた場合を例示した。しかし、半導体チップＣＨＰ１に、電源電圧ＶＤＤ用のパッド電極ＣＰＬｄ、および、基準電圧ＶＳＳ用のパッド電極ＣＰＨｓが設けられている場合には、ワイヤＷＬｄおよびワイヤＷＨｓの直上に、開口部ＯＰ１が設けられてもよい。
【００５５】
また、半導体パッケージＰＫ内に、複数のワイヤＷＨｄが形成されている場合、開口部ＯＰ１が、複数のワイヤＷＨｄのうち、少なくとも１つの直上に設けられているだけでも、ＥＭＩノイズを低減させることができる。しかし、開口部ＯＰ１が、複数のワイヤＷＨｄのうち、全部の直上に設けられている場合の方が、更にＥＭＩノイズを低減させることができる。
【００５６】
すなわち、電源電圧ＶＤＤが印加されているワイヤＷＨｄ、および、基準電圧ＶＳＳが印加されているワイヤＷＬｓのうち、少なくとも１つ以上のワイヤの直上において、樹脂膜ＨＲの一部が除去され、開口部ＯＰ１が設けられていることが重要である。
【００５７】
（実施の形態２）
以下に、実施の形態２の半導体装置を、図５〜図８を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図５は、図１に対応する平面図であり、図６は、図２に対応する平面図であり、図７は、図５および図６に示されるＡ−Ａ線に沿った断面図であり、図８は、図５および図６に示されるＢ−Ｂ線に沿った断面図である。
【００５８】
実施の形態１では、半導体チップＣＨＰ１に、パッド電極ＣＰＨｄおよびパッド電極ＣＰＬｓが設けられ、相対的に高い位置を通過するワイヤＷＨｄ、および、相対的に低い位置を通過するワイヤＷＬｓの各々の直上に、開口部ＯＰ１が形成されていた。
【００５９】
実施の形態２では、半導体チップＣＨＰ１に、電源電圧ＶＤＤ用のパッド電極ＣＰＨｄおよびパッド電極ＣＰＬｄ、並びに、基準電圧ＶＳＳ用のパッド電極ＣＰＨｓおよびパッド電極ＣＰＬｓを設け、ワイヤＷＨｄ、ワイヤＷＬｄ、ワイヤＷＨｓおよびワイヤＷＬｓが設けられている。そして、相対的に高い位置を通過するワイヤＷＨｄおよびワイヤＷＨｓの各々の直上に、開口部ＯＰ２および開口部ＯＰ３が形成され、相対的に低い位置を通過するワイヤＷＬｄおよびワイヤＷＬｓの各々の直上は、樹脂膜ＨＲによって覆われている。
【００６０】
図５および図６に示されるように、半導体チップＣＨＰ１とインターポーザＩＰとを接続するための導電体として、電源電圧ＶＤＤ用のワイヤＷＨｄおよびワイヤＷＬｄ、並びに、基準電圧ＶＳＳ用のワイヤＷＨｓおよびワイヤＷＬｓが設けられている。ここで、ワイヤＷＨｄの直上には開口部ＯＰ２が形成され、ワイヤＷＨｓの直上には開口部ＯＰ３が形成されている。
【００６１】
図７および図８に示されるように、相対的に低い位置を通過するワイヤＷＬｓの直上は、樹脂膜ＨＲによって覆われ、開口部ＯＰ２または開口部ＯＰ３が形成されていないが、相対的に高い位置を通過するワイヤＷＨｄの直上は、樹脂膜ＨＲが除去され、開口部ＯＰ２が形成されている。言い換えれば、平面視において、ワイヤＷＨｄは開口部ＯＰ２に重なり、ワイヤＷＬｓは樹脂膜ＨＲに重なっている。
【００６２】
なお、図７および図８では図示していないが、相対的に低い位置を通過するワイヤＷＬｄの直上は、樹脂膜ＨＲによって覆われ、開口部ＯＰ２または開口部ＯＰ３が形成されていないが、相対的に高い位置を通過するワイヤＷＨｓの直上は、樹脂膜ＨＲが除去され、開口部ＯＰ３が形成されている。言い換えれば、平面視において、ワイヤＷＨｓは開口部ＯＰ３に重なり、ワイヤＷＬｄは樹脂膜ＨＲに重なっている。
【００６３】
上述のようにＥＭＩノイズの漏洩の増加は、半導体パッケージＰＫと放熱板ＨＳとの間の寄生容量に起因する。ここで、放熱板ＨＳから近いワイヤＷＨは、放熱板ＨＳから遠いワイヤＷＬよりも、寄生容量の増加の要因となる。従って、複数のワイヤＷＨおよび複数のワイヤＷＬのうち、相対的に高い位置を通過するワイヤＷＨの直上の樹脂膜ＨＲを除去することで、半導体パッケージＰＫと放熱板ＨＳとの間の寄生容量を効果的に低減することができる。従って、ＥＭＩノイズを効果的に低減することができる。
【００６４】
また、ワイヤＷＨのうち、特にＥＭＩノイズが増加する要因となっている、ワイヤＷＨｄおよびワイヤＷＨｓの直上の樹脂膜ＨＲを除去することで、より効果的にＥＭＩノイズを低減することができる。従って、半導体装置の性能をより向上させることができる。
【００６５】
（実施の形態３）
以下に、実施の形態３の半導体装置を、図９〜図１１を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図９は、図１に対応する平面図であり、図１０は、図２に対応する平面図であり、図１１は、図９および図１０に示されるＡ−Ａ線に沿った断面図である。なお、図９および図１０は平面図であるが、図面を見易くするため、配線ＣＷｄおよび配線ＣＷｓにハッチングを付している。
【００６６】
実施の形態１では、電源電圧ＶＤＤ用のワイヤＷＨｄ、および、基準電圧ＶＳＳ用のワイヤＷＬｓの各々の直上に、開口部ＯＰ１を形成していた。
【００６７】
実施の形態３では、図９〜図１１に示されるように、半導体チップＣＨＰ１内に形成された多層配線のうち最上層には、複数の最上層配線が形成されている。そして、これら複数の最上層配線のうち、配線ＣＷｄおよび配線ＣＷｓの各々の直上に、開口部ＯＰ４を形成している。
【００６８】
実施の形態１と同様に、最上層配線の一部と、パッド電極ＣＰＨまたはパッド電極ＣＰＬとは一体化した導電体であり、これらの導電体のうち、ワイヤＷＨまたはワイヤＷＬに接続される領域が、パッド電極ＣＰＨまたはパッド電極ＣＰＬである。そして、電源電圧ＶＤＤが印加されている最上層配線が配線ＣＷｄであり、基準電圧ＶＳＳが印加されている最上層配線が配線ＣＷｓである。図９および図１０に示されるように、配線ＣＷｄは、電源電圧ＶＤＤ用のパッド電極ＣＰＨｄに接続され、配線ＣＷｓは、基準電圧ＶＳＳ用のパッド電極ＣＰＨｓに接続されている。
【００６９】
実施の形態３では、これらの配線ＣＷｄおよび配線ＣＷｓの各々の直上に、開口部ＯＰ４が形成されている。このような構造によっても、半導体パッケージＰＫと放熱板ＨＳとの間の寄生容量を低減し、ＥＭＩノイズを低減することができる。従って、半導体装置の性能を向上させることができる。
【００７０】
また、実施の形態３でも、実施の形態１と同様に、開口部ＯＰ４が、少なくとも配線ＣＷｄまたは配線ＣＷｓの何れかの直上に形成されているだけでも、ＥＭＩノイズを低減させることができるが、開口部ＯＰ４が、配線ＣＷｄおよび配線ＣＷｓの両方の直上に形成されている場合には、更にＥＭＩノイズを低減させることができる。
【００７１】
また、実施の形態３に開示した技術を、実施の形態１または実施の形態２に適用してもよい。すなわち、最上層配線の一部である配線ＣＷｄおよび配線ＣＷｓの各々の直上に、開口部ＯＰ４を設けるだけでなく、ワイヤＷＨｄ、ワイヤＷＬｄ、ワイヤＷＨｓおよびワイヤＷＬｓの各々の直上に、開口部ＯＰ１〜開口部ＯＰ３を適宜設けてもよい。
【００７２】
（実施の形態４）
以下に、実施の形態４の半導体装置を、図１２および図１３を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図１２は、図１に対応する平面図であり、図１３は、図１２のＡ−Ａ線に沿った断面図である。
【００７３】
実施の形態１では、樹脂膜ＨＲに開口部ＯＰ１を形成し、開口部ＯＰ１内には他の膜などを形成していなかった。すなわち、実施の形態１では、開口部ＯＰ１内において、放熱板ＨＳと封止部ＭＲとの間には空気層ＡＲを存在させていた。
【００７４】
実施の形態４では、図１２および図１３に示されるように、開口部ＯＰ１内に、樹脂膜ＨＲよりも比誘電率の低い充填膜ＬＫが埋め込まれている。このような充填膜ＬＫは、樹脂膜ＨＲに添加される金属の量よりも少ない量の金属が添加された有機樹脂膜などである。また、充填膜ＬＫは、酸化シリコン膜などの無機絶縁膜であってもよい。すなわち、充填膜ＬＫは、樹脂膜ＨＲよりも低い誘電率を有する膜であればよい。
【００７５】
このように開口部ＯＰ１内に絶縁膜ＬＫを形成することで、開口部ＯＰ１内に空気層ＡＲが存在していた場合と比較して、寄生容量が若干大きくなるが、半導体パッケージＰＫから放熱板ＨＳへの放熱効果を高める、または、半導体パッケージＰＫと放熱板ＨＳとの接着力を高めることができる。
【００７６】
また、実施の形態４に開示した技術を、実施の形態１〜３の何れかに適用してもよい。
【００７７】
（実施の形態５）
以下に、実施の形態５の半導体装置を、図１４を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図１４は、実施の形態１の図１のＡ−Ａ線に沿った断面図であり、図３に対応する断面図である。
【００７８】
実施の形態１では、開口部ＯＰ１は、樹脂膜ＨＲを貫通し、放熱板ＨＳから半導体パッケージＰＫの封止部ＭＲに達するように形成されていた。
【００７９】
実施の形態５では、図１４に示されるように、開口部ＯＰ１は、樹脂膜ＨＲを貫通せず、開口部ＯＰ１の底面は、樹脂膜ＨＲ内に位置している。すなわち、開口部ＯＰ１は、放熱板ＨＳ側から半導体パッケージＰＫ側へ向かうように形成されている。言い換えれば、樹脂膜ＨＲの上面は、開口部ＯＰ１以外の領域で放熱板ＨＳに接し、樹脂膜ＨＲの下面全体は、半導体パッケージＰＫに接している。
【００８０】
このため、実施の形態５では、実施の形態１と比較して、半導体パッケージＰＫと放熱板ＨＳとの間の寄生容量は高くなるが、樹脂膜ＨＲと半導体パッケージＰＫとの接着力を向上させることができる。
【００８１】
また、実施の形態５に開示した技術を、実施の形態１〜４の何れかに適用してもよい。
【００８２】
（実施の形態５の変形例）
以下に、実施の形態５の変形例の半導体装置を、図１５を用いて説明する。なお、以下の説明では、実施の形態５との相違点を主に説明する。図１５は、実施の形態１の図１のＡ−Ａ線に沿った断面図であり、図３に対応する断面図である。
【００８３】
本変形例でも、実施の形態５と同様に、開口部ＯＰ１の底面は、樹脂膜ＨＲ内に位置しており、開口部ＯＰ１は、樹脂膜ＨＲを貫通していない。
【００８４】
しかし、本変形例では、図１５に示されるように、開口部ＯＰ１は、半導体パッケージＰＫ側から放熱板ＨＳへ向かうように形成されている。言い換えれば、樹脂膜ＨＲの下面は、開口部ＯＰ１以外の領域で半導体パッケージＰＫに接し、樹脂膜ＨＲの上面全体は、放熱板ＨＳに接している。
【００８５】
このため、本変形例では、実施の形態１と比較して、半導体パッケージＰＫと放熱板ＨＳとの間の寄生容量は高くなるが、樹脂膜ＨＲと放熱板ＨＳとの接着力を向上させることができる。
【００８６】
また、本変形例に開示した技術を、実施の形態１〜４の何れかに適用してもよい。
【００８７】
以上、本願発明者らによってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００８８】
例えば、上記実施の形態では、インターポーザＩＰ上に１つの半導体チップＣＨＰ１を搭載された半導体パッケージＰＫを示したが、インターポーザＩＰ上に２つ以上の半導体チップが搭載された半導体パッケージＰＫの場合にも、上記実施の形態で説明した技術を適宜適用することができる。
【００８９】
また、上記実施の形態では、半導体パッケージＰＫをＢＧＡ（Ball Grid Array）構造として説明したが、半導体パッケージＰＫをＱＦＰ（Quad Flat Package）構造またはＳＯＰ（Small Outline Package）構造などにしても良い。すなわち、半導体パッケージＰＫは、ワイヤＷＨおよびワイヤＷＬが放熱板ＨＳ側にある構造であれば、各パッケージ構造に適応可能である。
【符号の説明】
【００９０】
ＡＲ    空気層
ＣＨＰ１    半導体チップ
ＣＰＨ、ＣＰＨｄ、ＣＰＨｓ    パッド電極
ＣＰＬ、ＣＰＬｄ、ＣＰＬｓ    パッド電極
ＣＷｄ、ＣＷｓ    配線
ＨＲ    樹脂膜
ＨＳ    放熱板
ＩＰ    インターポーザ
ＩＰＨ、ＩＰＨｄ、ＩＰＨｓ    パッド電極
ＩＰＬ、ＩＰＬｄ、ＩＰＬｓ    パッド電極
ＬＦ    充填膜
ＭＢ    実装基板
ＭＲ    樹脂膜
ＯＰ１〜ＯＰ４    開口部
ＰＫ    半導体パッケージ
ＳＢ    半田ボール
ＶＤＤ    電源電圧
ＶＳＳ    基準電圧
ＷＨ、ＷＨｄ、ＷＨｓ    ワイヤ
ＷＬ、ＷＬｄ、ＷＬｓ    ワイヤ
【図１】
2019197852.tif 000003
【図２】
2019197852.tif 000004
【図３】
2019197852.tif 000005
【図４】
2019197852.tif 000006
【図５】
2019197852.tif 000007
【図６】
2019197852.tif 000008
【図７】
2019197852.tif 000009
【図８】
2019197852.tif 000010
【図９】
2019197852.tif 000011
【図１０】
2019197852.tif 000012
【図１１】
2019197852.tif 000013
【図１２】
2019197852.tif 000014
【図１３】
2019197852.tif 000015
【図１４】
2019197852.tif 000016
【図１５】
2019197852.tif 000017
【図１６】
2019197852.tif 000018
【図１７】
2019197852.tif 000019
【図１８】
2019197852.tif 000020