(57)【要約】【課題】沿面放電を抑制することによって高い耐圧を得る。【解決手段】この半導体装置１においては、素子領域Ｘの外側から半導体基板２０の端部Ｅの間の領域である外周領域Ｙにおいて、図１において紙面と垂直方向に延伸するトレンチ（溝）Ｔが３列にわたり表面から半導体基板２０に形成されている。外周領域Ｙ全体（層間絶縁層５０の外側の領域）には薄い絶縁層５１が形成されている。トレンチＴの底面における絶縁層５１を半導体基板２０の表面よりも低くすることによって、素子領域Ｘと端部Ｅまでの沿面距離を長くすることができる。【選択図】図１
2019153742.tif 000002
【特許請求の範囲】
【請求項１】
平面視において、半導体基板の表面側における端部から離間した領域である素子領域に半導体素子が形成された半導体装置であって、
平面視における前記素子領域と前記端部との間の領域である外周領域において、前記半導体基板が表面から掘下げられた溝が形成され、かつ前記外周領域における当該溝の内面及び前記半導体基板の表面に、当該溝の底面側における高さが前記表面よりも低くなるように、絶縁層が形成されたことを特徴とする半導体装置。
【請求項２】
平面視において、前記溝は前記素子領域を囲むように形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外周領域に前記溝が複数列形成されたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体基板の表面側における前記素子領域、前記半導体基板の裏面側に、それぞれ主電極が形成されたことを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置。
【請求項５】
前記溝は、深さに従って幅が狭くなるテーパー形状とされたことを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項６】
前記溝は、深さに従って幅が広くなる逆テーパー形状とされたことを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項７】
前記溝の内部において、前記絶縁層は、深さに従って厚く形成されたことを特徴とする請求項１から請求項６までのいずれか１項に記載の半導体装置。
【請求項８】
前記溝の内部において、前記絶縁層は、深さに従って薄く形成されたことを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体装置。
【請求項９】
前記半導体基板が、ワイドバンドギャップ半導体材料で形成されたことを特徴とする請求項１から請求項８までのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧が印加されて動作する半導体装置の構造に関する。
【背景技術】
【０００２】
ショットキーダイオードやパワーＭＯＳＦＥＴ等のパワー半導体素子においては、表面における電極間、あるいは表面の電極と裏面の電極との間に高電圧が印加されて用いられるため、これらの電極間で放電（絶縁破壊）が発生しにくく耐圧が高いことが要求される。ここで、表面の電極と裏面の電極との間の絶縁破壊は、特に半導体素子の能動領域の外側の領域で発生する側面放電として知られている。
【０００３】
特許文献１には、こうした側面放電を抑制することができる半導体装置が記載されている。この半導体装置においては、表面側において、電極を含む素子領域の周囲においてこの電極を囲むように厚い絶縁層が形成されることによって、素子領域を囲むように厚い絶縁層が形成される。これにより、表面において、素子領域は緩やかな曲面形状の内面をもつすり鉢状の絶縁層の底部に存在する形態とされる。また、この曲面形状の内面には、表面の電極（素子領域）と同電位とされたガイド電極が設けられる。これによって、素子領域の周囲で電界集中によって絶縁破壊が発生することが抑制され、側面放電が抑制されるために、この半導体装置の耐圧を高めることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２９１８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように裏面側と表面側との間の電位差で絶縁破壊が発生する半導体装置においては、露出した絶縁層表面に沿って電流が流れる沿面放電が発生し、この沿面放電によって耐圧が制限される場合が多い。こうした点においては、特許文献１に記載の半導体装置においては、表面の電極あるいはその外側のガイド電極から外側の絶縁層の表面を介して電流が流れる場合があるため、この沿面放電を十分に抑制することは困難であった。このため、特許文献１に記載の半導体装置においては、裏面側と表面側との間の絶縁破壊（放電）を十分に抑制することは困難であった。このため、沿面放電を抑制することによって高い耐圧が得られる半導体装置が望まれた。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、平面視において、半導体基板の表面側における端部から離間した領域である素子領域に半導体素子が形成された半導体装置であって、平面視における前記素子領域と前記端部との間の領域である外周領域において、前記半導体基板が表面から掘下げられた溝が形成され、かつ前記外周領域における当該溝の内面及び前記半導体基板の表面に、当該溝の底面側における高さが前記表面よりも低くなるように、絶縁層が形成されたことを特徴とする。
本発明の半導体装置は、平面視において、前記溝は前記素子領域を囲むように形成されたことを特徴とする。
本発明の半導体装置は、前記外周領域に前記溝が複数列形成されたことを特徴とする。
本発明の半導体装置は、前記半導体基板の表面側における前記素子領域、前記半導体基板の裏面側に、それぞれ主電極が形成されたことを特徴とする。
本発明の半導体装置において、前記溝は、深さに従って幅が狭くなるテーパー形状とされたことを特徴とする。
本発明の半導体装置において、前記溝は、深さに従って幅が広くなる逆テーパー形状とされたことを特徴とする。
本発明の半導体装置は、前記溝の内部において、前記絶縁層は、深さに従って厚く形成されたことを特徴とする。
本発明の半導体装置は、前記溝の内部において、前記絶縁層は、深さに従って薄く形成されたことを特徴とする。
本発明の半導体装置は、前記半導体基板が、ワイドバンドギャップ半導体材料で形成されたことを特徴とする。
【発明の効果】
【０００８】
本発明は以上のように構成されているので、沿面放電を抑制することによって高い耐圧を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係る半導体装置の構造を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の構造を示す平面図である。
【図３】本発明の実施の形態に係る半導体装置におけるトレンチ付近での沿面経路を示す断面図である。
【図４】本発明の実施の形態に係る半導体装置におけるトレンチ内の構造の２種類の例の断面図である。
【図５】本発明の実施の形態に係る半導体装置のダイシング時における状況を示す断面図である。
【図６】本発明の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。
【図７】本発明の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。
【図８】本発明の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。
【図９】本発明の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態となる半導体装置について説明する。この半導体装置においては、半導体基板の表面にパワー半導体素子となるショットキーバリアダイオード（ＳＢＤ）が形成されており、そのショットキー接触する側の電極（アノード電極)が表面に設けられる。一方、そのカソード電極は裏面側に設けられ、特にオフ時においてはアノード電極とカソード電極との間には高電圧が印加される。
【００１１】
図１は、この半導体装置１の構造を示す断面図である。ここでは、構造の特徴を単純化して示すために、縦横の比率等は実際とは異なった状態で構造が示されている。この半導体装置１は、半導体基板２０に形成されている。半導体基板２０を構成する半導体材料は、パワー半導体素子を構成しうる材料であり、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、窒化物化合物半導体（ＧａＮ等）等である。
【００１２】
半導体基板２０においては、高濃度にｎ型にドープされたために導電性の高いｎ＋層２１の上に、ＳＢＤにおけるドリフト層となり低濃度にドープされたｎ型層（半導体層）２２がエピタキシャル成長によって形成されている。ｎ型層２２の上には、ｎ型層２２とショットキー接触をするアノード電極層（主電極）３０が局所的にｎ型層２２と直接接するように形成される。図１においては単純化されて単一の層として記載されているが、実際にはアノード電極層３０は、ｎ型層２２と直接接しｎ型層２２との間でショットキー障壁を生成する金属で薄く構成されたショットキー電極層と、これよりも低抵抗であり厚く形成された配線金属層が含まれる積層構造となっている。
【００１３】
また、アノード電極層３０の外周部分と接する半導体基板２０の表面には、ガードリングを構成するｐ型層２３が形成されている。また、半導体基板２０の裏面側には、ｎ＋層２１とオーミック接触するカソード電極層（主電極）４０が形成されている。この半導体装置１においては、表面側のアノード電極層３０と裏面側のカソード電極層４０との間には高電圧が印加される。このため、表面側においてショットキーバリアダイオードとして動作する領域の上には、ボンディングワイヤ等と電気的接触をとる部分を露出させる状態で、層間絶縁層５０が形成されている。層間絶縁層５０は絶縁抵抗の高いＳｉＯ２等でＣＶＤ法等によって厚く形成されている。アノード電極層３０とカソード電極層４０との間に順方向の電圧が印加された場合には、これらの間に大電流が流れる。この電流は、図１における素子領域Ｘ中で半導体基板２０中を上下方向に流れる。
【００１４】
ここで、この半導体装置１においては、素子領域Ｘの外側から半導体基板２０の端部Ｅ（外周）の間の領域である外周領域Ｙにおいて、図１において紙面と垂直方向に延伸するトレンチ（溝）Ｔが３列にわたり表面から半導体基板２０に形成されている。図２は、この半導体装置１の表面からみた平面図であり、図１においては、このＡ−Ａ方向の断面図が示されている。この半導体装置１においては、動作時に電流が流れる領域（素子領域Ｘ）は、平面視において実際にはアノード電極層３０とほぼ等しい。図２において、トレンチＴは、素子領域Ｘ(アノード電極層３０）を囲むように、３列形成されており、このうち最も外側のトレンチＴの外側に半導体基板２０の端部（外周）Ｅあるいは側面が位置する。ここで、図１ではトレンチＴの断面形状は矩形形状であるものとし、これ以外の場合については後述する。
【００１５】
図１において、外周領域Ｙ全体（層間絶縁層５０の外側の領域）には薄い絶縁層５１が形成されている。絶縁層５１は薄くコンフォーマルに形成されているために、図３に単一のトレンチＴに関わる部分の断面を拡大して示すように、トレンチＴの内面を含む全面にわたり一様に形成されている。例えばＳｉＯ２やＳｉＮをＣＶＤ法等によって薄く形成することによって絶縁層５１とすることができる。この際、その成膜条件としては、これらがコンフォーマルに成膜できるような条件が選択される。
【００１６】
このように、外周領域ＹにおいてトレンチＴを形成し、かつ外周領域ＹにおいてトレンチＴの内面を含む全面に絶縁層５１を形成することによって、半導体基板２０の端部Ｅから、露出したアノード電極層３０までの間の沿面距離を長くすることができる。図３においては、Ｐ０はトレンチＴが形成されない場合の沿面距離を構成する経路（沿面経路）、Ｐ１は図１の構造における沿面距離を構成する経路（沿面経路）を、図３において示された箇所において模式的に示す。ここで、沿面距離とは、端部Ｅから露出したアノード電極層３０までの間における絶縁体で構成された表面に沿った距離である。図１の構成においては、沿面経路Ｐ１を沿面経路Ｐ０よりも長く設定することができるために、この半導体装置１の耐圧を高めることができる。すなわち、上記のように内面に絶縁層５１が形成されたトレンチＴ自身は、電気的に能動的には機能しないが、これによって耐圧を高めることができる。
【００１７】
図１、３においては、絶縁層５１がトレンチＴの開口幅よりも十分に薄いため、トレンチＴの内面において一様な厚さで絶縁層５１が形成されていた。しかしながら、実際には、絶縁層５１の厚さはトレンチＴ内で一様とはならない場合が多い。図４（ａ）（ｂ）は、こうした場合における例を図３に対応させて示す図である。図４（ａ）では、絶縁層５１がトレンチＴの底面側で厚くなっており、トレンチＴの底部における絶縁層５１の表面が半導体基板２０（ｎ型層２２）の表面よりも深くなっており、図におけるＤ＞０となっている。一方、図４（ｂ）は絶縁層５１が厚すぎるために絶縁層５１によってトレンチＴが完全に埋め込まれた状態を示し、これは図４（ａ）においてＤ＜０となった状態に対応する。前記のように沿面距離を大きくする観点からは、図４（ｂ）の形態は好ましくなく、図４（ａ）の形態とすることが好ましい。すなわち、トレンチＴの底面における絶縁層５１を半導体基板２０の表面よりも低くすることによって、上記のように素子領域Ｘと端部Ｅまでの沿面距離を長くすることができる。
【００１８】
なお、図４（ａ）（ｂ）においては、トレンチＴが絶縁層５１によって密に埋め込まれているが、トレンチＴの内部にボイドが形成された状態においても、その最表面が図４（ａ）（ｂ）と同様であれば、状況は同様である。ただし、ボイドが存在する場合にはボイド自身に起因する絶縁性の低下や不安定性等、他の問題が存在するため、図３に示されるように、絶縁層５１は、トレンチＴの開口幅よりも十分に薄くすることが好ましい。具体的には、図１におけるトレンチＴの開口幅は２μｍ程度、深さは５μｍ以上、絶縁層５１の厚さは数百ｎｍ以上とすることが好ましい。
【００１９】
また、上記のように外周領域Ｙに電気的に機能しないトレンチＴを設けることによって、この半導体装置１を製造する際の歩留まりを高めることができる。この点について以下に説明する。この半導体装置１を製造するに際しては、実際には図１の構造が半導体基板２０となる半導体ウェハ上に多数配列されて形成される。その後、この半導体ウェハをダイシングして切断分離することによって、各々が図１の構造を具備する半導体装置１を複数得ることができる。
【００２０】
図５は、このダイシングの際の状況を示す断面図であり、半導体基板２０となる半導体ウェハ１００がダイシングソー（切断刃）Ｂで上側から切断される際の状況が示されている。この作業の際には、ダイシングソーＢから力が加わることによって、半導体基板２０中にクラックＣが発生する場合がある。このクラックＣが素子領域Ｘにまで延伸した場合には、切断後の半導体装置１の電気的特性に悪影響が及ぶおそれがある。
【００２１】
これに対して、上記の半導体装置１においては、最も外側のトレンチＴによって、クラックＣの内側への延伸を抑制することができる。この際、トレンチＴ自身が半導体装置１の動作において能動的に機能することはなく、かつ、上記のように端部Ｅまでの沿面距離を長くできるという点は変わらない。このため、図１の構造を具備する半導体装置１の製造時の歩留まりを高くすることができる。
【００２２】
絶縁層５１を構成する材料としては、その絶縁性と上記のような断面構造が実現できる限りにおいて、各種のものを用いることができる。例えば、上記のようなＳｉＯ２、ＳｉＮの代わりに、ポリイミド等の有機膜を用いることができる。その成膜方法は、材料やトレンチの開口幅等に応じて、適宜設定することができる。
【００２３】
また、トレンチＴの断面形状や絶縁層５１の形態は、製造をより容易とする、あるいは、より沿面距離を長くするために、設定が可能である。図６は、製造をより容易とした第１の変形例となる半導体装置２の構造を図１に対応させて示す図である。
【００２４】
ここで形成されたトレンチＴ１の断面形状は、深さに従って幅が狭くなるテーパー形状とされる。この構造の場合には、トレンチＴ１の底面まで一様に絶縁層５１を形成することが容易となる。このため、特に製造が容易となる。
【００２５】
また、第２の変形例となる半導体装置３の構造を図７に示す。この変形例におけるトレンチＴ２の断面形状は図１におけるトレンチＴと同様に矩形形状である。ただし、ここではトレンチＴ２の内部において、絶縁層５１は入口側で薄く、底面側で厚くされる。絶縁層５１の種類、成膜方法によっては、絶縁層５１の膜厚分布はこうした形態となるが、この場合においても、この構造によって端部Ｅからの沿面距離が長くなるという前記の効果は同様である。また、絶縁層５１を薄く成膜する場合には、特にトレンチの底部の端には絶縁層５１を十分に成膜できない場合がありこの場合にはｎ型層２２が露出するおそれがあるのに対し、図７に示されたような形態の絶縁層５１が得られるような成膜条件を採用することにより、底面側でｎ型層２２が露出することを防止することができる。
【００２６】
また、第３、第４の変形例となる半導体装置４、５の構造をそれぞれ同様に図８、９に示す。これらの変形例においては、製造がやや難しくなるものの、図１の半導体装置１よりも、更に沿面距離を長くすることができる。
【００２７】
図８に示された半導体装置４において形成されたトレンチＴ３の断面形状は、図１におけるトレンチＴと同様の矩形形状である。これに対して、絶縁層５１は、前記の半導体装置３の場合とは逆にトレンチＴ３の入口側で厚く、底面側で薄くされる。このため、トレンチＴ３内における絶縁層５１の表面の断面形状は、図７におけるトレンチＴ２内の絶縁層５１の表面の断面形状とは逆に、深さに従って間口が広くなる逆テーパー形状となる。これによって、図１の場合よりも、沿面距離をより大きくすることができる。絶縁層５１のこうした膜厚分布は、絶縁層５１をＣＶＤ法により成膜する際には、その成膜条件を調整することによって実現することができる。
【００２８】
一方、図９に示された半導体装置５においては、絶縁層５１の膜厚は一様となっているが、形成されたトレンチＴ４の断面形状が、図８における絶縁層５１の表面の断面形状と同様の逆テーパー形状とされている。この場合においても、図８の構造と同様に沿面距離を大きくすることができる。トレンチＴ４をこうした逆テーパー形状とすることは、トレンチを形成するドライエッチングの条件を調整することによって実現することができる。
【００２９】
なお、上記の例では、トレンチは３列にわたり形成されたものとしたが、トレンチの数を多くすることによって、より沿面距離を長くすることができる。一方、この場合には外周領域Ｙが広くなるために半導体装置全体の面積が大きくなり半導体装置を安価とすることが困難となる。あるいは、半導体装置全体の面積を定めた場合には素子領域Ｘを広くとることが困難となるため、動作電流を大きくとることが困難となる。また、トレンチを１列のみ形成した場合であっても、トレンチを多数設けた場合と比べると沿面距離は小さくなるものの、トレンチを用いない場合と比べて沿面距離を大きくすることができる。トレンチの数は、こうした状況を考慮した上で設定される。
【００３０】
また、上記の例では、平面視においてトレンチは素子領域Ｘにおける全ての側を囲んで形成されるものとした。しかしながら、トレンチの形態は、半導体装置の形態や内部における電位分布等に応じて設定される。例えば、図２において、平面視におけるある特定の側で沿面放電が発生しやすい場合には、素子領域（アノード電極層３０）を囲まずにこの側においてのみ列状にトレンチを設けてもよい。同様に、図２において素子領域の周囲でトレンチＴが全周にわたり連続的に形成されている必要はない。
【００３１】
また、上記の例では、半導体基板において、表面における素子領域に主電極の一方、裏面側に主電極の他方がそれぞれ設けられたショットキーバリアダイオードが形成されるものとした。しかしながら、半導体基板の表面側に設けられた素子領域と裏面側の間で大きな電位差が発生する半導体装置であれば、他の構造を具備する半導体装置においても、上記の構成が同様に有効である。こうした状況は、半導体基板の厚さ方向で大電流が流されて動作する半導体装置において、特に顕著である。例えば、素子領域においてパワーＭＯＳＦＥＴが形成され、半導体基板の厚さ方向で電流が流されて動作する場合には、上記の外周領域Ｙ中の構造を同様に用いることができる。ｐｎ接合ダイオードやＩＧＢＴ、バイポーラトランジスタ等においても、表面側と裏面側との間の電位差が大きくなる場合には、同様である。
【００３２】
この際、例えば素子領域においてトレンチ型のパワーＭＯＳＦＥＴ、ＩＧＢＴを形成する場合には、外周領域におけるトレンチと、素子領域におけるトレンチを同時に形成することができる。このため、上記の半導体装置を特に簡易な工程で製造することができる。
【００３３】
なお、シリコン（Ｓｉ）よりも絶縁破壊電界の大きい炭化珪素（ＳｉＣ）や窒化物化合物半導体（ＧａＮ等）等のワイドバンドギャップ半導体材料で半導体基板２０を構成した場合、シリコン（Ｓｉ）で構成した場合と比較して、チップ面積を小さくできるという利点がある。しかしその一方で、図３における沿面経路Ｐ０は、シリコン（Ｓｉ）で半導体基板２０を構成した場合と比べ短くなり、沿面放電が発生しやすいという問題が顕著となる。そのため、ワイドバンドギャップ半導体材料で半導体基板２０を構成した場合に、本発明を適用して沿面経路Ｐ１を形成することが特に好ましい。
【符号の説明】
【００３４】
１〜５  半導体装置
２０  半導体基板
２１  ｎ＋層
２２  ｎ型層
２３  ｐ型層
３０  アノード電極層（主電極）
４０  カソード電極層（主電極）
５０  層間絶縁層
５１  絶縁層
Ｂ  ダイシングソー
Ｃ  クラック
Ｅ  端部
Ｐ０、Ｐ１  沿面経路
Ｔ、Ｔ１〜Ｔ４  トレンチ（溝）
Ｘ  素子領域
Ｙ  外周領域
【図１】
2019153742.tif 000003
【図２】
2019153742.tif 000004
【図３】
2019153742.tif 000005
【図４】
2019153742.tif 000006
【図５】
2019153742.tif 000007
【図６】
2019153742.tif 000008
【図７】
2019153742.tif 000009
【図８】
2019153742.tif 000010
【図９】
2019153742.tif 000011