(57)【要約】【課題】  高感度の光センサ装置を提供する。【解決手段】  光センサ装置は、絶縁基板１０と、第１導電層ＣＬ１と、絶縁基板１０と第１導電層ＣＬ１との間に配置された光センサ素子ＳＥと、を備える。光センサ素子ＳＥは、第１導電層ＣＬ１に電気的に接続され、第１導電層ＣＬ１で覆われている。光センサ素子ＳＥは、酸化物半導体で形成された第１半導体層ＳＭＣ１を有し、入射される光の光量に応じて第１導電層ＣＬ１に流す電荷の量を制御する。【選択図】図４
2019153618.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
第１ゲート電極、第１半導体層、第１電極、及び第２電極を有する光センサ素子と、
前記第１ゲート電極と前記第１半導体層との間に配置された第１絶縁層と、
前記第１ゲート電極、前記第１半導体層、及び前記第１絶縁層の上方に配置された第２絶縁層と、
前記第２絶縁層、前記第１電極、及び前記第２電極の上に配置された第３絶縁層と、
前記光センサ素子を覆った第１導電層と、を備え、
前記第１ゲート電極は、前記絶縁基板の上方に形成され、
前記第１半導体層は、酸化物半導体で形成され、第１領域と、第２領域と、前記第１領域と前記第２領域との間に位置した第１チャネル領域と、を有し、
前記第１チャネル領域は、前記第１ゲート電極と対向した第１主面と前記第１主面とは反対側の第２主面とを含み、前記第２主面で受ける光の光量に応じて電気抵抗値が変化し、
前記第１電極は、前記第２絶縁層の上に配置され、少なくとも前記第２絶縁層を貫通し前記第１領域と対向する領域に位置した第１コンタクトホールを通って前記第１領域に電気的に接続され、
前記第２電極は、前記第２絶縁層の上に配置され、少なくとも前記第２絶縁層を貫通し前記第２領域と対向する領域に位置した第２コンタクトホールを通って前記第２領域に電気的に接続され、
前記第１導電層は、前記第３絶縁層の上方に配置され、少なくとも前記第３絶縁層を貫通し前記第２電極と対向する領域に位置した第３コンタクトホールを通って前記第２電極に電気的に接続されている、
光センサ装置。
【請求項２】
前記光センサ素子は、それぞれ、前記第１ゲート電極、前記第１半導体層、前記第１電極、及び前記第２電極を含む複数の第１薄膜トランジスタで構成され、
前記第１導電層は、前記第３コンタクトホールを含み前記第３コンタクトホールと同様に構成された複数の第３コンタクトホールのうち対応する一の前記第３コンタクトホールを通って、各々の前記第１薄膜トランジスタの前記第２電極に電気的に接続されている、
請求項１に記載の光センサ装置。
【請求項３】
前記第１導電層と対向した第２導電層と、
前記第１導電層と前記第２導電層との間に配置された第４絶縁層と、をさらに備え、
前記第１導電層及び前記第２導電層は、コンデンサを構成し、
前記光センサ素子は、前記第２主面で受ける光の光量に応じて前記コンデンサに充電する電荷の量を制御する、
請求項１に記載の光センサ装置。
【請求項４】
第２ゲート電極、第２半導体層、第３電極、及び第４電極を含む第２薄膜トランジスタで構成されたリセットスイッチと、
第１遮光層と、
前記第１遮光層と前記第２半導体層との間に位置した第５絶縁層と、をさらに備え、
前記第２ゲート電極は、前記絶縁基板の上方に形成され、
前記第２半導体層は、酸化物半導体で形成され、第３領域と、第４領域と、前記第３領域と前記第４領域との間に位置した第２チャネル領域と、を有し、
前記第２チャネル領域は、前記第２ゲート電極と対向した第３主面と前記第３主面とは反対側に位置し前記第１遮光層と対向した第４主面とを含み、
前記第１絶縁層は、前記第２ゲート電極と前記第２半導体層との間にさらに配置され、
前記第２絶縁層は、前記第１遮光層、前記第２ゲート電極、及び前記第２半導体層の上方にさらに配置され、
前記第３電極は、前記第２絶縁層の上に配置され、少なくとも前記第２絶縁層を貫通し前記第３領域と対向する領域に位置した第４コンタクトホールを通って前記第３領域に電気的に接続され、
前記第４電極は、前記第２絶縁層の上に配置され、少なくとも前記第２絶縁層を貫通し前記第４領域と対向する領域に位置した第５コンタクトホールを通って前記第４領域に電気的に接続され、
前記第１導電層は、前記リセットスイッチを覆い、少なくとも前記第３絶縁層を貫通し前記第４電極と対向する領域に位置した第６コンタクトホールを通って前記第４電極に電気的に接続され、
前記第２導電層は、少なくとも前記第３絶縁層を貫通し前記第３電極と対向する領域に位置した第７コンタクトホールを通って前記第３電極に電気的に接続され、
前記コンデンサは、前記リセットスイッチがオンすることにより、リセットされる、
請求項３に記載の光センサ装置。
【請求項５】
第３ゲート電極、第３半導体層、第５電極、及び第６電極を含む第３薄膜トランジスタで構成された制御スイッチと、
第２遮光層と、
前記第２遮光層と前記第３半導体層との間に位置した第５絶縁層と、をさらに備え、
前記第３ゲート電極は、前記絶縁基板の上方に形成され、
前記第３半導体層は、酸化物半導体で形成され、第５領域と、第６領域と、前記第５領域と前記第６領域との間に位置した第３チャネル領域と、を有し、
前記第３チャネル領域は、前記第３ゲート電極と対向した第５主面と前記第５主面とは反対側に位置し前記第２遮光層と対向した第６主面とを含み、
前記第１絶縁層は、前記第３ゲート電極と前記第３半導体層との間にさらに配置され、
前記第２絶縁層は、前記第２遮光層、前記第３ゲート電極、及び前記第３半導体層の上方にさらに配置され、
前記第５電極は、前記第２絶縁層の上に配置され、少なくとも前記第２絶縁層を貫通し前記第５領域と対向する領域に位置した第８コンタクトホールを通って前記第５領域に電気的に接続され、
前記第６電極は、前記第２絶縁層の上に配置され、少なくとも前記第２絶縁層を貫通し前記第６領域と対向する領域に位置した第９コンタクトホールを通って前記第６領域に電気的に接続され、
前記第１導電層は、前記制御スイッチを覆い、少なくとも前記第３絶縁層を貫通し前記第６電極と対向する領域に位置した第１０コンタクトホールを通って前記第６電極に電気的に接続され、
前記制御スイッチは、リセット信号を前記光センサ素子に与えるかどうか切り替える、又は前記コンデンサからの放電を行うのかどうか切り替える、
請求項３に記載の光センサ装置。
【請求項６】
前記第１導電層は、前記第３絶縁層と前記第２導電層との間に配置されている、
請求項３に記載の光センサ装置。
【請求項７】
前記第１導電層及び前記第２導電層は、それぞれ透明な導電材料で形成されている、
請求項３に記載の光センサ装置。
【請求項８】
絶縁基板と、
前記絶縁基板の上方に配置された第１導電層と、
前記絶縁基板と前記第１導電層との間に配置され、前記第１導電層に電気的に接続され、前記第１導電層で覆われ、酸化物半導体で形成された第１半導体層を有し、入射される光の光量に応じて前記第１導電層に流す電荷の量を制御する光センサ素子と、を備える、
光センサ装置。
【請求項９】
前記第１導電層と、前記第１導電層と対向した第２導電層と、を有するコンデンサと、
前記絶縁基板と前記第１導電層との間に配置され、前記第１導電層と前記第２導電層とにそれぞれ電気的に接続され、前記第１導電層で覆われ、酸化物半導体で形成された第２半導体層を有し、オンすることにより前記コンデンサをリセットするリセットスイッチと、
前記絶縁基板と前記第１導電層との間に配置され、前記第１導電層に電気的に接続され、前記第１導電層で覆われ、酸化物半導体で形成された第３半導体層を有し、リセット信号を前記光センサ素子に与えるかどうか切り替える、又は前記コンデンサからの放電を行うのかどうか切り替える、制御スイッチと、をさらに備え、
前記光センサ素子は、入射される光の光量に応じて前記コンデンサに充電する電荷の量を制御する、
請求項８に記載の光センサ装置。
【請求項１０】
絶縁基板と、
前記絶縁基板の上方にマトリクス状に配置された複数の領域と、を備え、
各々の前記領域は、
前記絶縁基板の上方に配置された第１導電層と、
前記絶縁基板と前記第１導電層との間に配置され、前記第１導電層に電気的に接続され、前記第１導電層で覆われ、酸化物半導体で形成された第１半導体層を有し、入射される光の光量に応じて前記第１導電層に流す電荷の量を制御する光センサ素子と、を有する、
光センサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光センサ装置に関する。
【背景技術】
【０００２】
光センサ装置として、例えばＣＭＯＳイメージセンサが知られている。ＣＭＯＳイメージセンサは、複数の領域を有している。ＣＭＯＳイメージセンサは、多結晶シリコンで形成された半導体層を利用して形成されている。領域の低精細化及び領域の大面積化に、ＣＭＯＳイメージセンサは向いていない。そのため、ＣＭＯＳイメージセンサを使用する場合、さらに光学系を使用し、ＣＭＯＳイメージセンサの領域に集光する必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４３９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、高感度の光センサ装置を提供する。
【課題を解決するための手段】
【０００５】
一実施形態に係る光センサ装置は、
絶縁基板と、第１ゲート電極、第１半導体層、第１電極、及び第２電極を有する光センサ素子と、前記第１ゲート電極と前記第１半導体層との間に配置された第１絶縁層と、前記第１ゲート電極、前記第１半導体層、及び前記第１絶縁層の上方に配置された第２絶縁層と、前記第２絶縁層、前記第１電極、及び前記第２電極の上に配置された第３絶縁層と、前記光センサ素子を覆った第１導電層と、を備え、前記第１ゲート電極は、前記絶縁基板の上方に形成され、前記第１半導体層は、酸化物半導体で形成され、第１領域と、第２領域と、前記第１領域と前記第２領域との間に位置した第１チャネル領域と、を有し、前記第１チャネル領域は、前記第１ゲート電極と対向した第１主面と前記第１主面とは反対側の第２主面とを含み、前記第２主面で受ける光の光量に応じて電気抵抗値が変化し、前記第１電極は、前記第２絶縁層の上に配置され、少なくとも前記第２絶縁層を貫通し前記第１領域と対向する領域に位置した第１コンタクトホールを通って前記第１領域に電気的に接続され、前記第２電極は、前記第２絶縁層の上に配置され、少なくとも前記第２絶縁層を貫通し前記第２領域と対向する領域に位置した第２コンタクトホールを通って前記第２領域に電気的に接続され、前記第１導電層は、前記第３絶縁層の上方に配置され、少なくとも前記第３絶縁層を貫通し前記第２電極と対向する領域に位置した第３コンタクトホールを通って前記第２電極に電気的に接続されている。
【０００６】
また、一実施形態に係る光センサ装置は、
絶縁基板と、前記絶縁基板の上方に配置された第１導電層と、前記絶縁基板と前記第１導電層との間に配置され、前記第１導電層に電気的に接続され、前記第１導電層で覆われ、酸化物半導体で形成された第１半導体層を有し、入射される光の光量に応じて前記第１導電層に流す電荷の量を制御する光センサ素子と、を備える。
【図面の簡単な説明】
【０００７】
【図１】図１は、一実施形態に係る光センサ装置を示す回路図である。
【図２】図２は、図１に示した領域を示す等価回路図であり、図１に示した制御回路及び電源回路、並びに選択スイッチを併せて示す図である。
【図３】図３は、上記領域を示す平面図である。
【図４】図４は、図３の光センサ装置を線ＩＶ−ＩＶに沿って示す断面図である。
【図５】図５は、図３の光センサ装置を線Ｖ−Ｖに沿って示す断面図である。
【図６】図６は、図３の光センサ装置を線ＶＩ−ＶＩに沿って示す断面図である。
【図７】図７は、各々の上記領域に与える信号を示すタイミングチャートである。
【発明を実施するための形態】
【０００８】
以下に、本発明の一実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
図１は、一実施形態に係る光センサ装置ＳＤを示す回路図である。第１方向Ｘ、第２方向Ｙ及び第３方向Ｚは、互いに直交しているが、９０°以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、光センサ装置ＳＤを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、光センサ装置ＳＤの厚さ方向に相当する。  
図１に示すように、光センサ装置ＳＤは、光センサパネルＳＰと、制御部ＣＮと、配線基板ＣＢと、を備えている。配線基板ＣＢは、例えばＦＰＣ（flexible printed circuit）であり、光センサパネルＳＰと制御部ＣＮとを連結している。制御部ＣＮは、制御回路ＣＣ及び電源回路ＰＯを備えている。
【００１０】
光センサパネルＳＰは、絶縁基板１０、複数の領域ＰＸ、複数のゲート線Ｇ（Ｇ１、Ｇ２、…Ｇｎ）、複数のソース線Ｓ（Ｓ１、Ｓ２、…Ｓｍ）などを備えている。絶縁基板１０は、ガラスや、樹脂などの絶縁材料で形成されている。さらに、本実施形態において、絶縁基板１０は、透明な絶縁材料で形成されている。絶縁基板１０は、被検出物を検出する検出領域ＤＡと、検出領域ＤＡの外側の非検出領域ＮＤＡと、を有している。非検出領域ＮＤＡは、検出領域ＤＡの左側に位置し第２方向Ｙに延在した帯状の第１非検出領域ＮＤＡ１と、検出領域ＤＡの右側に位置し第２方向Ｙに延在した帯状の第２非検出領域ＮＤＡ２と、検出領域ＤＡの下側に位置し第１方向Ｘに延在した帯状の第３非検出領域ＮＤＡ３と、検出領域ＤＡの上側に位置し第１方向Ｘに延在した帯状の第４非検出領域ＮＤＡ４と、を有している。複数の領域ＰＸは、絶縁基板１０の検出領域ＤＡ上に、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。
【００１１】
複数のゲート線Ｇは、検出領域ＤＡにて、第１方向Ｘに延在し、第２方向Ｙに間隔を置いて並んでいる。各々のゲート線Ｇは、第１方向Ｘに並んだ一行分の複数の領域ＰＸに接続されている。本実施形態において、奇数行の複数のゲート線Ｇは、検出領域ＤＡの外側において、それぞれ、第１非検出領域ＮＤＡ１及び第３非検出領域ＮＤＡ３を延在するリード線Ｌに接続されている。偶数行の複数のゲート線Ｇは、検出領域ＤＡの外側において、それぞれ、第２非検出領域ＮＤＡ２及び第３非検出領域ＮＤＡ３を延在するリード線Ｌに接続されている。各々のリード線Ｌは、配線基板ＣＢに接続されている。上記のことから、各々のゲート線Ｇは、リード線Ｌ、配線基板ＣＢなどを介して制御回路ＣＣに接続されている。
【００１２】
複数のソース線Ｓは、検出領域ＤＡにて、第２方向Ｙに延在し、第１方向Ｘに間隔を置いて並んでいる。各々のソース線Ｓは、第２方向Ｙに並んだ一列分の複数の領域ＰＸに接続されている。本実施形態において、各々のソース線Ｓは、検出領域ＤＡの外側において、第３非検出領域ＮＤＡ３にて引き回され、配線基板ＣＢに接続されている。
【００１３】
次に、上記複数の領域ＰＸを代表し、一領域ＰＸについて説明する。なお、複数の領域ＰＸは、同様に構成されている。図２は、図１に示した領域ＰＸを示す等価回路図であり、図１に示した制御回路ＣＣ及び電源回路ＰＯ、並びに選択スイッチＳＳを併せて示す図である。  
図２に示すように、領域ＰＸは、光センサ素子ＳＥと、コンデンサＣＯと、リセットスイッチＲＳと、制御スイッチＣＳと、を備えている。また、図１に示した絶縁基板１０の上には、ゲート線Ｇ及びソース線Ｓだけではなく、第１制御配線ＷＬ１、第２制御配線ＷＬ２、第３制御配線ＷＬ３、及び第４制御配線ＷＬ４も配置されている。
【００１４】
図２では、便宜的に、光センサ素子ＳＥが１個の第１薄膜トランジスタＴＲ１で構成されている例を示している。但し、後述するように、本実施形態の光センサ素子ＳＥは、互いに並列に接続された複数個の第１薄膜トランジスタＴＲ１で構成されている。なお、本実施形態と異なり、光センサ素子ＳＥは、１個の第１薄膜トランジスタＴＲ１のみで構成されていてもよい。
【００１５】
第１薄膜トランジスタＴＲ１は、第１ゲート電極ＧＥ１、第１電極Ｅ１、及び第２電極Ｅ２を有している。第１ゲート電極ＧＥ１は第２制御配線ＷＬ２に接続され、第１電極Ｅ１は第１制御配線ＷＬ１に接続されている。第１薄膜トランジスタＴＲ１は、第２制御配線ＷＬ２を介して与えられる制御信号ＳＶＧに応じてオン又はオフする。  
コンデンサＣＯは、第１導電層ＣＬ１及び第２導電層ＣＬ２を有している。第１導電層ＣＬ１は第２電極Ｅ２に接続され、第２導電層ＣＬ２は第３制御配線ＷＬ３に接続されている。
【００１６】
リセットスイッチＲＳは、第２薄膜トランジスタＴＲ２で構成されている。第２薄膜トランジスタＴＲ２は、第２ゲート電極ＧＥ２、第３電極Ｅ３、及び第４電極Ｅ４を有している。第２ゲート電極ＧＥ２は第４制御配線ＷＬ４に接続され、第３電極Ｅ３は第３制御配線ＷＬ３及び第２導電層ＣＬ２に接続され、第４電極Ｅ４は第２電極Ｅ２及び第１導電層ＣＬ１に接続されている。第２薄膜トランジスタＴＲ２は、第４制御配線ＷＬ４を介して与えられる制御信号ＤＣＨに応じてオン又はオフする。
【００１７】
制御スイッチＣＳは、第３薄膜トランジスタＴＲ３で構成されている。第３薄膜トランジスタＴＲ３は、第３ゲート電極ＧＥ３、第５電極Ｅ５、及び第６電極Ｅ６を有している。第３ゲート電極ＧＥ３はゲート線Ｇに接続され、第５電極Ｅ５はソース線Ｓに接続され、第６電極Ｅ６は第２電極Ｅ２、第４電極Ｅ４、及び第１導電層ＣＬ１に接続されている。第３薄膜トランジスタＴＲ３は、ゲート線Ｇを介して与えられる制御信号Ｇａｔｅに応じてオン又はオフする。
【００１８】
制御部ＣＮは、制御回路ＣＣ及び電源回路ＰＯだけではなく、選択スイッチＳＳ及び第５制御配線ＷＬ５も備えている。選択スイッチＳＳは、第４薄膜トランジスタＴＲ４及び第５薄膜トランジスタＴＲ５を有している。本実施形態において、第１薄膜トランジスタＴＲ１乃至第４薄膜トランジスタＴＲ４はＮチャネル型の薄膜トランジスタであり、第５薄膜トランジスタＴＲ５はＰチャネル型の薄膜トランジスタである。
【００１９】
第４薄膜トランジスタＴＲ４は、ソース線Ｓと電源回路ＰＯとの間に接続されている。第５薄膜トランジスタＴＲ５は、ソース線Ｓと制御回路ＣＣとの間に接続されている。第４薄膜トランジスタＴＲ４及び第５薄膜トランジスタＴＲ５は、それぞれ第５制御配線ＷＬ５を介して与えられる制御信号ＲＳＴに応じてオン又はオフする。  
第４薄膜トランジスタＴＲ４がオンし、第５薄膜トランジスタＴＲ５がオフした場合、選択スイッチＳＳは、ソース線Ｓ及び制御スイッチＣＳを介し、電源回路ＰＯから光センサ素子ＳＥにリセット信号ＶＲ１を与える。一方、第４薄膜トランジスタＴＲ４がオフし、第５薄膜トランジスタＴＲ５がオンした場合、選択スイッチＳＳは、制御スイッチＣＳ及びソース線Ｓを介し、コンデンサＣＯから制御回路ＣＣへの放電を行う。これにより、コンデンサＣＯから制御回路ＣＣに電流Ｉが流れる。
【００２０】
光センサ素子ＳＥがオンした場合、光センサ素子ＳＥは、制御スイッチＣＳを介して与えられるリセット信号ＶＲ１によりリセットされる。一方、光センサ素子ＳＥがオフした場合、光センサ素子ＳＥは、入射される光の光量に応じて第１導電層ＣＬ１に流す電荷の量を制御する。言い換えると、光センサ素子ＳＥは、入射される光の光量に応じて、第１制御配線ＷＬ１を介して第１電極Ｅ１に与えられる制御信号ＳＶＳを第１導電層ＣＬ１に与える量を制御する。そのため、光センサ素子ＳＥは、入射される光の光量に応じて、コンデンサＣＯに充電する電荷の量を制御する。
【００２１】
リセットスイッチＲＳがオンした場合、リセットスイッチＲＳは、第１導電層ＣＬ１と第２導電層ＣＬ２とを短絡させる。なお、リセットスイッチＲＳの第３電極Ｅ３には、リセット信号ＶＲ１が与えられている。リセット信号ＶＲ１は、定電位の電圧信号である。リセットスイッチＲＳがオフした場合、リセットスイッチＲＳは、コンデンサＣＯの本来の機能を維持する。そのため、コンデンサＣＯは、リセットスイッチＲＳがオンすることにより、リセットされる。  
制御スイッチＣＳがオンした場合、制御スイッチＣＳは、リセット信号ＶＲ１を光センサ素子ＳＥに与えるかどうか切り替える。又は、制御スイッチＣＳがオンした場合、制御スイッチＣＳは、コンデンサＣＯから制御回路ＣＣへの放電を行うのかどうか切り替える。
【００２２】
図３は、図２に示した領域ＰＸを示す平面図である。なお、図３において、第２導電層ＣＬ２の図示は省略している。  
図３に示すように、第１導電層ＣＬ１（コンデンサＣＯ）は、光センサ素子ＳＥ、リセットスイッチＲＳ、及び制御スイッチＣＳを覆っている。第１導電層ＣＬ１は、光センサ素子ＳＥ、リセットスイッチＲＳ、及び制御スイッチＣＳの共通のノードとして機能している。そのため、第１導電層ＣＬ１が上記ノードとして機能していない場合と比較して、領域ＰＸにおける、光センサ素子ＳＥ、リセットスイッチＲＳ、及び制御スイッチＣＳの面積効率を高くすることができる。例えば、光センサ素子ＳＥ、リセットスイッチＲＳ、及び制御スイッチＣＳをつなぐ配線を減らすことができ、光センサ素子ＳＥなどの配置面積を大きくとることができる。
【００２３】
光センサ素子ＳＥ、リセットスイッチＲＳ、及び制御スイッチＣＳのうち、光センサ素子ＳＥの専有面積は最も大きい。例えば、第１導電層ＣＬ１と対向する領域のうちの５０％以上を光センサ素子ＳＥが占めている。そのため、高感度の光センサ素子ＳＥを得ることができる。
【００２４】
光センサ素子ＳＥは、例えば、第２方向Ｙに延在し、第１方向Ｘに間隔を置いて設けられたストライプ状の第１電極Ｅ１を有している。複数の第１電極Ｅ１は、第１制御配線ＷＬ１に電気的に束ねられている。本実施形態において、第１電極Ｅ１及び第１制御配線ＷＬ１は、一体に形成されている。  
光センサ素子ＳＥは、複数の第２電極Ｅ２を有している。各々の第２電極Ｅ２は、第２方向Ｙに延在し、第１電極Ｅ１の間に位置している。図示した例では、隣り合う一対の第１電極Ｅ１の間の領域において、上側の第２電極Ｅ２と下側の第２電極Ｅ２は、絶縁距離を置いて位置している。各々の第２電極Ｅ２は、第１導電層ＣＬ１に接続されている。図示した例では、光センサ素子ＳＥは、互いに並列に接続された２４個の第１薄膜トランジスタＴＲ１で構成されている。  
光センサ素子ＳＥは、例えば、第２方向Ｙに延在し、第１方向Ｘに間隔を置いて設けられたストライプ状の第１ゲート電極ＧＥ１を有している。複数の第１ゲート電極ＧＥ１は、第２制御配線ＷＬ２に電気的に束ねられている。  
光センサ素子ＳＥは、例えば、複数の第１半導体層ＳＭＣ１を有している。第２方向Ｙに注目すると、２個の第１半導体層ＳＭＣ１が、物理的に独立して並んでいる。但し、本実施形態と異なり、３個以上の第１半導体層ＳＭＣ１が、第２方向Ｙに物理的に独立して並んでいてもよい。又は、単個の第１半導体層ＳＭＣ１が、第２方向Ｙに連続的に延在していてもよい。言い換えると、第１半導体層ＳＭＣ１は、第２方向Ｙに複数に分割されていなくともよい。
【００２５】
リセットスイッチＲＳにおいて、第３電極Ｅ３は、例えば、第１方向Ｘに延在し、第２方向Ｙに延在した第３制御配線ＷＬ３と一体に形成されている。第４電極Ｅ４は、例えば、第１方向Ｘに延在し、第１導電層ＣＬ１に接続されている。第２ゲート電極ＧＥ２は、第１方向Ｘに延在し、第３電極Ｅ３と第４電極Ｅ４との間に位置し、第２方向Ｙに延在した第４制御配線ＷＬ４に電気的に接続されている。第１遮光層ＳＨ１は、第２ゲート電極ＧＥ２と対向し、第２ゲート電極ＧＥ２に沿って延在している。
【００２６】
制御スイッチＣＳにおいて、第５電極Ｅ５は、例えば、第２方向Ｙに延在し、第２方向Ｙに延在したソース線Ｓと一体に形成されている。第６電極Ｅ６は、例えば、第２方向Ｙに延在し、第１導電層ＣＬ１に接続されている。第３ゲート電極ＧＥ３は、第２方向Ｙに延在し、第５電極Ｅ５と第６電極Ｅ６との間に位置し、第１方向Ｘに延在したゲート線Ｇと一体に形成されている。第２遮光層ＳＨ２は、第３ゲート電極ＧＥ３と対向し、第３ゲート電極ＧＥ３に沿って延在している。  
制御スイッチＣＳの第３半導体層ＳＭＣ３は、第２方向Ｙに連続的に延在している。但し、本実施形態と異なり、制御スイッチＣＳは、第２方向Ｙに物理的に独立して並んだ複数の第３半導体層ＳＭＣ３を有していてもよい。
【００２７】
上述した第１遮光層ＳＨ１及び第２遮光層ＳＨ２は、同一材料で形成されている。上述したゲート線Ｇ、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２、及び第３ゲート電極ＧＥ３は、同一材料で形成されている。上述した第１電極Ｅ１乃至第６電極Ｅ６、ソース線Ｓ、及び第１制御配線ＷＬ１乃至第４制御配線ＷＬ４は、同一材料で形成されている。
【００２８】
次に、光センサ素子ＳＥ及びコンデンサＣＯの断面構造について説明する。図４は、図３の光センサ装置ＳＤを線ＩＶ−ＩＶに沿って示す断面図である。  
図４に示すように、絶縁基板１０としては、ガラス基板を利用することができる。但し、絶縁基板１０にガラス基板以外の基板を利用してもよい。例えば、絶縁基板１０は樹脂基板であってもよい。また、絶縁基板１０は、必要に応じて光透過性を有していればよい。絶縁基板１０の上方に、第１ゲート電極ＧＥ１、第１半導体層ＳＭＣ１、第１電極Ｅ１、及び第２電極Ｅ２を有する光センサ素子ＳＥが位置している。光センサ素子ＳＥは複数の第１薄膜トランジスタＴＲ１で構成され、各々の第１薄膜トランジスタＴＲ１は、第１ゲート電極ＧＥ１、第１半導体層ＳＭＣ１、第１電極Ｅ１、及び第２電極Ｅ２を含んでいる。光センサ素子ＳＥの上方に、第１導電層ＣＬ１及び第２導電層ＣＬ２を有するコンデンサＣＯが位置している。
【００２９】
絶縁層１１は、絶縁基板１０の上に配置され、絶縁基板１０に接している。絶縁層１２は、絶縁層１１の上に配置され、絶縁層１１に接している。第１ゲート電極ＧＥ１は、絶縁基板１０の上方に配置されている。絶縁層１３は、第１ゲート電極ＧＥ１と第１半導体層ＳＭＣ１との間に配置されている。絶縁層１４は、第１ゲート電極ＧＥ１、第１半導体層ＳＭＣ１、及び第１絶縁層１３の上方に配置されている。絶縁層１５は、絶縁層１４、第１電極Ｅ１、及び第２電極Ｅ２の上に配置されている。
【００３０】
第１半導体層ＳＭＣ１は、酸化物半導体で形成されている。酸化物半導体の代表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛スズ酸化物（ＺｎＳｎＯ）、亜鉛酸化物（ＺｎＯ）、及び透明アモルファス酸化物半導体（ＴＡＯＳ）などが挙げられる。本実施形態において、第１半導体層ＳＭＣ１は、ＴＡＯＳで形成されている。  
上記のような酸化物半導体を利用すると、第１薄膜トランジスタＴＲ１は、暗状態での電流（リーク電流）が小さくＳＮ比を大きく取ることができる。
【００３１】
第１半導体層ＳＭＣ１は、第１領域Ｒ１と、第２領域Ｒ２と、第１領域Ｒ１と第２領域Ｒ２との間に位置した第１チャネル領域ＲＣ１と、を有している。第１チャネル領域ＲＣ１は、第１ゲート電極ＧＥ１と対向した第１主面ＳＵ１と、第１主面ＳＵ１とは反対側の第２主面ＳＵ２とを含んでいる。第１チャネル領域ＲＣ１は、第２主面ＳＵ２で受ける光の光量に応じて電気抵抗値が変化する。  
本実施形態の第２主面ＳＵ２は、絶縁基板１０と対向している。第２主面ＳＵ２には、絶縁基板１０を透過した光が入射される。そのため、本実施形態の絶縁基板１０は、光透過性を有している。
【００３２】
第１電極Ｅ１は、絶縁層１４の上に配置されている。第１電極Ｅ１は、少なくとも絶縁層１４を貫通し第１領域Ｒ１と対向する領域に位置した第１コンタクトホールＣＨ１を通り、第１領域Ｒ１に電気的に接続されている。本実施形態において、第１コンタクトホールＣＨ１は、絶縁層１３及び絶縁層１４を貫通している。  
第２電極Ｅ２は、絶縁層１４の上に配置されている。第２電極Ｅ２は、少なくとも絶縁層１４を貫通し第２領域Ｒ２と対向する領域に位置した第２コンタクトホールＣＨ２を通り、第２領域Ｒ２に電気的に接続されている。本実施形態において、第２コンタクトホールＣＨ２は、絶縁層１３及び絶縁層１４を貫通している。
【００３３】
第１導電層ＣＬ１は、絶縁層１５の上方に配置され、光センサ素子ＳＥを覆っている。本実施形態において、第１導電層ＣＬ１は絶縁層１５に接している。第１導電層ＣＬ１は、少なくとも絶縁層１５を貫通し第２電極Ｅ２と対向する領域に位置した第３コンタクトホールＣＨ３を通り、第２電極Ｅ２に電気的に接続されている。本実施形態において、第３コンタクトホールＣＨ３は絶縁層１５のみ貫通している。
【００３４】
なお、絶縁層１５には、同様に構成された複数の第３コンタクトホールＣＨ３が形成されている（図３）。第３コンタクトホールＣＨ３の個数は、第２電極Ｅ２の個数以上である。上記のことから、第１導電層ＣＬ１は、複数の第３コンタクトホールＣＨ３のうち対応する一の第３コンタクトホールＣＨ３を通り、各々の第１薄膜トランジスタＴＲ１の第２電極Ｅ２に電気的に接続されている。
【００３５】
絶縁層１６は、絶縁層１５及び第１導電層ＣＬ１の上に配置され、絶縁層１５及び第１導電層ＣＬ１に接している。第２導電層ＣＬ２は、第１導電層ＣＬ１と対向している。全てを図示しないが、第２導電層ＣＬ２は、複数の第１導電層ＣＬ１と対向している。なお、絶縁層１６は、第１導電層ＣＬ１と第２導電層ＣＬ２との間に配置されている。第１導電層ＣＬ１は、絶縁層１５と第２導電層ＣＬ２との間に配置されている。そのため、第２導電層ＣＬ２は、静電気などの外部からの電気的な悪影響が第１導電層ＣＬ１におよぶ事態を回避することができる。  
絶縁層１７は、絶縁層１６及び第２導電層ＣＬ２の上に配置され、絶縁層１６及び第２導電層ＣＬ２に接している。
【００３６】
第１ゲート電極ＧＥ１、第１電極Ｅ１、及び第２電極Ｅ２は、例えば、モリブデン、クロム、タングステン、アルミニウム、銅、チタン、ニッケル、タンタル、銀あるいはこれらの合金によって形成されているが、特に限定されるものではなく、その他の金属や合金、またはこれらの積層膜で形成されていてもよい。
【００３７】
第１導電層ＣＬ１及び第２導電層ＣＬ２は、ＩＴＯなどの光透過性の導電材料によって形成されている。そのため、ＦＦＳ（Fringe Field Switching）モードの液晶表示パネルと同様の製造方法にて、光センサパネルＳＰを形成することが可能である。なお、第１導電層ＣＬ１及び第２導電層ＣＬ２は、金属などの遮光性の導電材料を用いて形成されていてもよい。なせなら、光センサ素子ＳＥは、絶縁基板１０を透過した光を検出するためである。
【００３８】
絶縁層１１、絶縁層１２、絶縁層１３、絶縁層１４、及び絶縁層１６は、シリコン酸化物やシリコン窒化物などの無機絶縁層、又はそれらの積層体で形成されている。絶縁層１５、及び絶縁層１７は、有機絶縁層で形成されている。
【００３９】
次に、リセットスイッチＲＳ及びコンデンサＣＯの断面構造について説明する。図５は、図３の光センサ装置ＳＤを線Ｖ−Ｖに沿って示す断面図である。  
図５に示すように、絶縁基板１０の上方に、第２ゲート電極ＧＥ２、第２半導体層ＳＭＣ２、第３電極Ｅ３、及び第４電極Ｅ４を有するリセットスイッチＲＳが位置している。リセットスイッチＲＳは第２薄膜トランジスタＴＲ２で構成されている。リセットスイッチＲＳの上方に、コンデンサＣＯが位置している。
【００４０】
絶縁層１２は、第１遮光層ＳＨ１と第２半導体層ＳＭＣ２との間に位置している。第２ゲート電極ＧＥ２は、絶縁基板１０の上方に形成されている。第２半導体層ＳＭＣ２は、酸化物半導体として例えばＴＡＯＳで形成されている。第２半導体層ＳＭＣ２は、第３領域Ｒ３と、第４領域Ｒ４と、第３領域Ｒ３と第４領域Ｒ４との間に位置した第２チャネル領域ＲＣ２と、を有している。第２チャネル領域ＲＣ２は、第２ゲート電極ＧＥ２と対向した第３主面ＳＵ３と、第３主面ＳＵ３とは反対側に位置し第１遮光層ＳＨ１と対向した第４主面ＳＵ４と、を含んでいる。  
絶縁層１３は、第２ゲート電極ＧＥ２と第２半導体層ＳＭＣ２との間にさらに配置されている。絶縁層１４は、第１遮光層ＳＨ１、第２ゲート電極ＧＥ２、及び第２半導体層ＳＭＣ２の上方にさらに配置されている。
【００４１】
第３電極Ｅ３は、絶縁層１４の上に配置されている。第３電極Ｅ３は、少なくとも絶縁層１４を貫通し第３領域Ｒ３と対向する領域に位置した第４コンタクトホールＣＨ４を通り、第３領域Ｒ３に電気的に接続されている。本実施形態において、第４コンタクトホールＣＨ４は、絶縁層１３及び絶縁層１４を貫通している。  
第４電極Ｅ４は、絶縁層１４の上に配置されている。第４電極Ｅ４は、少なくとも絶縁層１４を貫通し第４領域Ｒ４と対向する領域に位置した第５コンタクトホールＣＨ５を通り、第４領域Ｒ４に電気的に接続されている。本実施形態において、第５コンタクトホールＣＨ５は、絶縁層１３及び絶縁層１４を貫通している。
【００４２】
第１導電層ＣＬ１は、リセットスイッチＲＳを覆っている。第１導電層ＣＬ１は、少なくとも絶縁層１５を貫通し第４電極Ｅ４と対向する領域に位置した第６コンタクトホールＣＨ６を通り、第４電極Ｅ４に電気的に接続されている。本実施形態において、第６コンタクトホールＣＨ６は絶縁層１５のみ貫通している。  
第２導電層ＣＬ２は、少なくとも絶縁層１５を貫通し第３電極Ｅ３と対向する領域に位置した第７コンタクトホールＣＨ７を通り、第３電極Ｅ３に電気的に接続されている。本実施形態において、第７コンタクトホールＣＨ７は絶縁層１５及び絶縁層１６を貫通している。なお、第１導電層ＣＬ１は開口ＯＰを有し、第７コンタクトホールＣＨ７を囲んでいる。
【００４３】
次に、制御スイッチＣＳ及びコンデンサＣＯの断面構造について説明する。図６は、図３の光センサ装置ＳＤを線ＶＩ−ＶＩに沿って示す断面図である。  
図６に示すように、絶縁基板１０の上方に、第３ゲート電極ＧＥ３、第３半導体層ＳＭＣ３、第５電極Ｅ５、及び第６電極Ｅ６を有する制御スイッチＣＳが位置している。制御スイッチＣＳは第３薄膜トランジスタＴＲ３で構成されている。制御スイッチＣＳの上方に、コンデンサＣＯが位置している。
【００４４】
絶縁層１２は、第２遮光層ＳＨ２と第３半導体層ＳＭＣ３との間にさらに位置している。第３ゲート電極ＧＥ３は、絶縁基板１０の上方に配置されている。第３半導体層ＳＭＣ３は、酸化物半導体として例えばＴＡＯＳで形成されている。第３半導体層ＳＭＣ３は、第５領域Ｒ５と、第６領域Ｒ６と、第５領域Ｒ５と第６領域Ｒ６との間に位置した第３チャネル領域ＲＣ３と、を有している。第３チャネル領域ＲＣ３は、第３ゲート電極ＧＥ３と対向した第５主面ＳＵ５と、第５主面ＳＵ５とは反対側に位置し第２遮光層ＳＨ２と対向した第６主面ＳＵ６と、を含んでいる。
【００４５】
絶縁層１３は、第３ゲート電極ＧＥ３と第３半導体層ＳＭＣ３との間にさらに配置されている。絶縁層１４は、第２遮光層ＳＨ２、第３ゲート電極ＧＥ３、及び第３半導体層ＳＭＣ３の上方にさらに配置されている。
【００４６】
第５電極Ｅ５は、絶縁層１４の上に配置されている。第５電極Ｅ５は、少なくとも絶縁層１４を貫通し第５領域Ｒ５と対向する領域に位置した第８コンタクトホールＣＨ８を通り、第５領域Ｒ５に電気的に接続されている。本実施形態において、第８コンタクトホールＣＨ８は、絶縁層１３及び絶縁層１４を貫通している。  
第６電極Ｅ６は、絶縁層１４の上に配置されている。第６電極Ｅ６は、少なくとも絶縁層１４を貫通し第６領域Ｒ６と対向する領域に位置した第９コンタクトホールＣＨ９を通り、第６領域Ｒ６に電気的に接続されている。本実施形態において、第９コンタクトホールＣＨ９は、絶縁層１３及び絶縁層１４を貫通している。
【００４７】
第１導電層ＣＬ１は、制御スイッチＣＳを覆っている。第１導電層ＣＬ１は、少なくとも絶縁層１５を貫通し第６電極Ｅ６と対向する領域に位置した第１０コンタクトホールＣＨ１０を通り、第６電極Ｅ６に電気的に接続されている。本実施形態において、第１０コンタクトホールＣＨ１０は絶縁層１５のみ貫通している。  
以上のように、本実施形態の光センサ装置ＳＤは構成されている。
【００４８】
次に、本実施形態の光センサ装置ＳＤの駆動方法について例示的に説明する。図７は、各々の上記領域ＰＸに与える信号を示すタイミングチャートである。  
図７及び図２に示すように、光センサパネルＳＰの検出領域ＤＡにて被検出物を検出するための検出動作を１回行う期間を検出期間Ｐｄとする。検出期間Ｐｄは、第１遷移期間Ｐｔ１、第１リセット期間Ｐｒ１、第２遷移期間Ｐｔ２、第２リセット期間Ｐｒ２、露光期間Ｐｅ、第３遷移期間Ｐｔ３、及び読み出し期間Ｐａを有している。
【００４９】
まず、第１遷移期間Ｐｔ１において、制御部ＣＮは、制御信号ＳＶＳのレベルをＨ（ハイ）レベルからＬ（ロウ）レベルに切り替え、制御信号ＳＶＧのレベルをＬレベルからＨレベルに切り替える。これにより、第１遷移期間Ｐｔ１にて、光センサ素子ＳＥの第１電極Ｅ１がＬレベル（−１Ｖ）に遷移し、第１ゲート電極ＧＥ１がＨレベル（１０Ｖ）に遷移する。なお、本実施形態で用いる電圧値は例示であり、種々変形可能である。
【００５０】
続いて、第１リセット期間Ｐｒ１に移行すると、制御部ＣＮは、各々のゲート線ＧにＨレベル（１０Ｖ）の制御信号Ｇａｔｅ（１）、…Ｇａｔｅ（ｎ）を与えた後、制御信号Ｇａｔｅ（１）、…Ｇａｔｅ（ｎ）のレベルをＨレベルからＬレベル（−５Ｖ）に切り替える。第１リセット期間Ｐｒ１は、制御信号ＧａｔｅのレベルがＨレベルからＬレベルに切り替わった後の期間を有しているため、制御スイッチＣＳの第３ゲート電極ＧＥ３の電位を実質１０Ｖに遷移させることができる。
【００５１】
本実施形態において、複数のゲート線Ｇは時分割的に駆動されている。具体的には、ゲート線Ｇ１に与える制御信号Ｇａｔｅ（１）のレベルをＨレベルからＬレベルに切替えた後、ゲート線Ｇ２に与える制御信号ＧａｔｅのレベルをＬレベルからＨレベルに切替える。次いで、ゲート線Ｇ２に与える制御信号ＧａｔｅのレベルをＨレベルからＬレベルに切替えた後、ゲート線Ｇ３に与える制御信号ＧａｔｅのレベルをＬレベルからＨレベルに切替える。最後に、ゲート線Ｇｎに与える制御信号Ｇａｔｅ（ｎ）のレベルをＨレベルからＬレベルに切替える。
【００５２】
各々の制御スイッチＣＳに対応するゲート線Ｇを介してＨレベルの制御信号Ｇａｔｅが与えられると、制御スイッチＣＳはオンし、選択スイッチＳＳ及びソース線Ｓを介して電源回路ＰＯから出力されるリセット信号ＶＲ１を光センサ素子ＳＥに与える。は、ソース線Ｓ及び制御スイッチＣＳを介し、電源回路ＰＯから光センサ素子ＳＥにリセット信号ＶＲ１を与える。そして、リセット信号ＶＲ１が光センサ素子ＳＥの第２電極Ｅ２から第１電極Ｅ１に流れることで、光センサ素子ＳＥはリセットされる。
【００５３】
その後、第２遷移期間Ｐｔ２に移行すると、制御部ＣＮは、制御信号ＳＶＧのレベルをＨレベルからＬレベルに切り替える。これにより、第２遷移期間Ｐｔ２にて、光センサ素子ＳＥの第１ゲート電極ＧＥ１がＬレベルに遷移し、光センサ素子ＳＥがオフする。
【００５４】
続いて、第２リセット期間Ｐｒ２に移行すると、制御部ＣＮは、制御信号ＤＣＨのレベルをＬレベル（−５Ｖ）からＨレベル（１０Ｖ）に切り替え、制御信号ＳＶＳのレベルをＬレベルからＨレベルに切り替える。これにより、リセットスイッチＲＳがオンし、第３制御配線ＷＬ３を介して第１導電層ＣＬ１及び第２導電層ＣＬ２にリセット信号ＶＲ１が与えられ、コンデンサＣＯがリセットされる。
【００５５】
次いで、露光期間Ｐｅに移行すると、制御部ＣＮは、制御信号ＤＣＨのレベルをＨレベルからＬレベルに切り替える。これにより、リセットスイッチＲＳがオフする。光センサ素子ＳＥは、入射される光の光量に応じて、第１制御配線ＷＬ１を介して第１電極Ｅ１に与えられるＨレベルの制御信号ＳＶＳを第１導電層ＣＬ１に与える量を制御する。光センサ素子ＳＥに入射される光の光量が多いほど、コンデンサＣＯに充電する電荷の量が多くなる。なお、リセットスイッチＲＳの第２半導体層ＳＭＣ２は第１遮光層ＳＨ１で遮光され、制御スイッチＣＳの第３半導体層ＳＭＣ３は第２遮光層ＳＨ２で遮光されている。そのため、リセットスイッチＲＳ及び制御スイッチＣＳは、常時、暗状態となる。
【００５６】
その後、第３遷移期間Ｐｔ３に移行すると、制御部ＣＮは、制御信号ＲＳＴのレベルをＨレベル（１０Ｖ）からＬレベル（−５Ｖ）に切り替える。これにより、第３遷移期間Ｐｔ３にて、第４薄膜トランジスタＴＲ４がオフ状態に切り替わり、第５薄膜トランジスタＴＲ５がオン状態に切り替わる。
【００５７】
続いて、読み出し期間Ｐａに移行すると、制御部ＣＮは、各々のゲート線ＧにＨレベルの制御信号Ｇａｔｅ（１）、…Ｇａｔｅ（ｎ）を与えた後、制御信号Ｇａｔｅ（１）、…Ｇａｔｅ（ｎ）のレベルをＨレベルからＬレベルに切り替える。読み出し期間Ｐａは、制御信号ＧａｔｅのレベルがＨレベルからＬレベルに切り替わった後の期間を有しているため、制御スイッチＣＳの第３ゲート電極ＧＥ３の電位を実質１０Ｖに遷移させることができる。
【００５８】
本実施形態の読み出し期間Ｐａにおいて、複数のゲート線Ｇは時分割的に駆動されている。各々の制御スイッチＣＳに対応するゲート線Ｇを介してＨレベルの制御信号Ｇａｔｅが与えられると、制御スイッチＣＳはオンする。そして、コンデンサＣＯから制御回路ＣＣへの放電を行う。これにより、コンデンサＣＯから制御回路ＣＣに電流Ｉが流れる。但し、読み出し期間Ｐａにおいて、複数のゲート線Ｇは、同時に一括して駆動されていてもよい。これにより、読み出し期間Ｐａを短縮することができる。
【００５９】
上記のように構成された一実施形態に係る光センサ装置ＳＤによれば、光センサ装置ＳＤは、絶縁基板１０と、絶縁基板１０の上方にマトリクス状に配置された複数の領域ＰＸと、第１導電層ＣＬ１と、を備えている。領域ＰＸは、光センサ素子ＳＥと、リセットスイッチＲＳと、制御スイッチＣＳと、を備えている。  
光センサ素子ＳＥ、リセットスイッチＲＳ、及び制御スイッチＣＳは、それぞれ第１導電層ＣＬ１に接続され、第１導電層ＣＬ１で覆われている。そのため、領域ＰＸにおける、光センサ素子ＳＥ、リセットスイッチＲＳ、及び制御スイッチＣＳの配置面積を大きくとることができる。
【００６０】
第２導電層ＣＬ２は、第１導電層ＣＬ１を覆っている。そのため、第１導電層ＣＬ１及び第２導電層ＣＬ２を利用してコンデンサＣＯを形成することができる。また、第２導電層ＣＬ２は、静電気などの外部からの電気的な悪影響が第１導電層ＣＬ１におよぶ事態を回避することができる。  
上記のことから、高感度の光センサ素子ＳＥを得ることができる。
【００６１】
本発明の実施形態を説明したが、上記の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記の新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記の実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００６２】
例えば、第１薄膜トランジスタＴＲ１などの薄膜トランジスタＴＲは、トップゲート型の薄膜トランジスタではなく、ボトムゲート型の薄膜トランジスタであってもよい。この場合、第１半導体層ＳＭＣ１の第１チャネル領域ＲＣ１の第２主面ＳＵ２は、第１導電層ＣＬ１と対向している。第２主面ＳＵ２には、第１導電層ＣＬ１などを透過した光が入射される。第１導電層ＣＬ１及び第２導電層ＣＬ２は光透過性を有するが、絶縁基板１０は光透過性を有していなくともよい。  
第１導電層ＣＬ１と第２導電層ＣＬ２との位置関係は、上記実施形態と逆であってもよい。この場合、第２導電層ＣＬ２は、絶縁基板１０と第１導電層ＣＬ１との間に位置している。この場合、第１導電層ＣＬ１は開口ＯＰを有しておらず、第２導電層ＣＬ２は、第１導電層ＣＬ１を第３電極Ｅ３（第３制御配線ＷＬ３）に接続するための開口を有している。
【００６３】
第１遮光層ＳＨ１及び第２遮光層ＳＨ２は、黒色樹脂などの絶縁材料で形成しても、金属などの導電材料で形成されてもよい。遮光層ＳＨを金属で形成する場合、遮光層ＳＨを電気的にフローティング状態にしてもよい。又は、遮光層ＳＨにも制御信号Ｇａｔｅに与え、遮光層ＳＨをゲート電極として使用してもよい。
【符号の説明】
【００６４】
ＳＤ…光センサ装置、ＳＰ…光センサパネル、ＣＮ…制御部、ＣＣ…制御回路、
ＰＯ…電源回路、１０…絶縁基板、ＰＸ…領域、Ｇ…ゲート線、Ｓ…ソース線、
ＷＬ…制御配線、１１，１２，１３，１４，１５，１６，１７…絶縁層、
ＳＥ…光センサ素子、ＣＯ…コンデンサ、ＲＳ…リセットスイッチ、
ＣＳ…制御スイッチ、ＴＲ…薄膜トランジスタ、ＧＥ…ゲート電極、ＳＭＣ…半導体層、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６…領域、ＲＣ…チャネル領域、ＳＵ…主面、
Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５，Ｅ６…電極、ＳＨ…遮光層、ＣＨ…コンタクトホール、
ＣＬ…導電層。
【図１】
2019153618.tif 000003
【図２】
2019153618.tif 000004
【図３】
2019153618.tif 000005
【図４】
2019153618.tif 000006
【図５】
2019153618.tif 000007
【図６】
2019153618.tif 000008
【図７】
2019153618.tif 000009