(57)【要約】【課題】半導体層の温度分布を緩和すると共に中心付近の温度を低下させて、熱劣化の抑制と大電流化が両立可能な半導体装置を提供すること。【解決手段】半導体基板２と、半導体基板２の主面２１側に形成された半導体層３とを備える半導体装置１であって、半導体層３は、主半導体素子が形成される第１領域３１と、第１領域の中央部に島状又は環状に形成され、単位面積当たりの発熱量が上記第１領域３１よりも小さい第２領域３２とを有し、第２領域３２を通る断面における素子通電時の温度分布において、半導体層３の最高温度Ｔmaxとなる部位が、第２領域よりも外側の第１領域３１に位置する。【選択図】図１
2019153746.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（２）と、上記半導体基板の主面（２１）側に形成された半導体層（３）と、を備える半導体装置（１）であって、
上記半導体層は、主半導体素子が形成される第１領域（３１）と、上記第１領域の中央部に島状又は環状に形成され、単位面積当たりの発熱量が上記第１領域よりも小さい第２領域（３２）とを有し、
上記第２領域を通る断面における素子通電時の温度分布において、上記半導体層の最高温度（Ｔmax）となる部位が、上記第２領域よりも外側の上記第１領域に位置する、半導体装置。
【請求項２】
上記第２領域は、上記第１領域に取り囲まれ、上記主半導体素子が形成されない領域である、請求項１に記載の半導体装置。
【請求項３】
上記第２領域の外側に、上記第１領域に取り囲まれ、上記主半導体素子が形成されない領域である環状の第３領域（３３）を、さらに有する、請求項１又は２に記載の半導体装置。
【請求項４】
上記第２領域及び上記第３領域は、同心状に位置する、請求項３に記載の半導体装置。
【請求項５】
上記第３領域は、上記第２領域と同じ外周形状を有する、請求項３又は４に記載の半導体装置。
【請求項６】
上記第２領域は島状の領域であり、上記第２領域を通る断面における、上記第２領域の幅Ｗ１と、上記第３領域の幅Ｗ２とは、Ｗ１／２＞Ｗ２の関係にある、請求項３〜５のいずれか１項に記載の半導体装置。
【請求項７】
上記半導体基板の上記主面と反対側に冷却装置（４）が配置されており、
上記第２領域を通る断面における、上記主半導体素子が形成されない領域の幅Ｗと、上記半導体基板と上記冷却装置との距離ｔは、Ｗ≦２ｔの関係にある、請求項２〜６のいずれか１項に記載の半導体装置。
【請求項８】
上記半導体層の面積に占める、上記主半導体素子が形成されない領域の面積の割合は、１％〜９％である、請求項２〜７のいずれか１項に記載の半導体装置。
【請求項９】
上記第２領域は、上記半導体層の幾何学的中心（３Ｃ）を中心とする円形又は矩形の外周形状を有する、請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
上記第２領域に、上記半導体層の温度を測定するための１つ以上の感温素子（６）が配置されている、請求項１〜９のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に素子形成用の半導体層が設けられた半導体装置に関する。
【背景技術】
【０００２】
例えば、電力用途に用いられる半導体装置においては、大電流を制御するために半導体素子の面積が大きくなると、発熱領域内の温度分布が大きくなり、最高温度となる中心部と周辺部の温度差が大きくなりやすい。一方、半導体素子の使用温度限界は、最高温度によって決まるため、温度分布を極力均一にすると共に中心温度を低下させて、半導体素子を流れる電流を増加可能とすることが求められている。
【０００３】
通電時の発熱領域内の温度分布を均一化し、局所的な熱劣化を抑制するために、種々の対策が提案されている。例えば、特許文献１には、半導体トランジスタの単位フィンガーが並列に配置された半導体装置において、単位フィンガーを構成する電極の幅をフィンガー中央部で広く、端部で細くなるように形成している。また、単位フィンガー上に配置される放熱用ストライプ電極の設置間隔を、中央付近で狭くし、周辺部で広くした構成として、放熱性を調整している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１-８７３６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の構成は、発熱領域内の温度分布に応じて、電極の幅や放熱用ストライプ電極の設置密度を変え、熱抵抗を調整することで、温度分布が全体に均一になるようにしているものの、発熱領域の中心温度を十分に低下させるには至っていない。また、各部位の温度差に応じて、電極の幅や放熱用ストライプ電極の間隔が適切に設定されないと、所望の効果が得られず、製造工程も煩雑になりやすい。
【０００６】
本発明は、かかる課題に鑑みてなされたものであり、半導体層の温度分布を緩和すると共に中心付近の温度を低下させて、熱劣化の抑制と大電流化が両立可能な半導体装置を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様は、
半導体基板（２）と、上記半導体基板の主面（２１）側に形成された半導体層（３）と、を備える半導体装置（１）であって、
上記半導体層は、主半導体素子が形成される第１領域（３１）と、上記第１領域の中央部に島状又は環状に形成され、単位面積当たりの発熱量が上記第１領域よりも小さい第２領域（３２）とを有し、
上記第２領域を通る断面における素子通電時の温度分布において、上記半導体層の最高温度（Ｔmax）となる部位が、上記第２領域よりも外側の上記第１領域に位置する、半導体装置にある。
【発明の効果】
【０００８】
上記半導体装置は、主半導体素子が形成される第１領域の中央部に、発熱量が小さい第２領域が配置されるので、半導体層の中心領域に発熱が集中するのが抑制される。これにより、半導体層の中心温度を低下させることができ、第２領域の外側の第１領域に最高温度となる部位が位置するように構成されるので、半導体層の温度分布を緩和することができる。したがって、熱による劣化を抑制しながら、半導体層により大きな電流を流すことが可能になる。
【０００９】
以上のごとく、上記態様によれば、半導体層の温度分布を緩和すると共に中心付近の温度を低下させて、熱劣化の抑制と大電流化が両立可能な半導体装置を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【００１０】
【図１】実施形態１における、半導体装置の概略構成を示す平面図とそのＡ−Ａ断面図。
【図２】実施形態１における、半導体装置の半導体層を構成する主半導体素子の概略構成例を示す断面図。
【図３】試験例１において、実施形態１の半導体層の断面における温度分布のシミュレーション結果を、比較形態１と比較して示す図。
【図４】試験例１において、図３のシミュレーション結果に対応する半導体層の断面を説明するための図。
【図５】比較形態１における、半導体装置の概略構成を示す平面図とそのＡ−Ａ断面図。
【図６】試験例１における、半導体装置の冷却構造例を示す図。
【図７】試験例１において、実施形態１の半導体層の表面における温度分布を比較形態１と比較して示す図。
【図８】試験例２における、半導体層の第２領域の面積割合と温度分布の関係を示す図。
【図９】実施形態２における、半導体装置の概略構成を示す平面図とそのＡ−Ａ断面図。
【図１０】実施形態２における、半導体層の第２領域の変形形状例を示す図。
【図１１】実施形態３における、半導体装置の概略構成を示す平面図とそのＡ−Ａ断面図。
【図１２】実施形態３における、半導体層の表面における温度分布を実施形態１と比較して示す図。
【図１３】実施形態３における、半導体装置の概略構成の他の例を示す平面図とそのＡ−Ａ断面図。
【図１４】実施形態３における、半導体層の第２領域の変形形状例を示す図。
【図１５】実施形態４における、半導体装置の概略構成を示す平面図とそのＡ−Ａ断面図。
【図１６】実施形態４における、半導体層の表面における温度分布を実施形態１及び比較形態１と比較して示す図。
【図１７】実施形態４における、半導体層の第２領域及び第３領域の構成例を説明するための断面図。
【図１８】実施形態５における、半導体装置の概略構成を示す平面図とそのＡ−Ａ断面図。
【図１９】実施形態６における、半導体装置の概略構成を示す平面図。
【図２０】実施形態６における、半導体層の最高温度を推定する方法を説明するための温度分布図。
【図２１】実施形態６における、半導体装置の概略構成の他の例を示す平面図。
【発明を実施するための形態】
【００１１】
（実施形態１）
半導体装置に係る実施形態について、図１〜図８を参照して説明する。
本形態の半導体装置は、例えば、大電流用のスイッチング素子として電力変換装置等に用いられるものであり、通電に伴う温度上昇を抑制可能に構成されている。
以下に、その概略を示す。
図１に示すように、半導体装置１は、半導体基板２と、半導体基板２の主面２１側に形成された半導体層３とを備える。半導体層３は、主半導体素子が形成される第１領域３１と、第１領域３１の中央部に島状又は環状に形成され、単位面積当たりの発熱量が第１領域３１よりも小さい第２領域３２とを有している。
【００１２】
詳細を後述するように、半導体層３は、第２領域３２を通る断面（例えば、面中心３Ｃを通る断面）における素子通電時の温度分布において、半導体層３の最高温度Ｔmaxとなる部位が、第２領域３２よりも外側の第１領域３１に位置する（例えば、図３参照）。このとき、第１領域の最高温度Ｔ１と第２領域の最高温度Ｔ２は、Ｔ１＞Ｔ２の関係となるように構成されており、Ｔ１＝Ｔmaxである。第２領域３２は、例えば、主半導体素子が形成されない領域であり、第１領域３１に取り囲まれて形成される。
【００１３】
次に、半導体装置１の各部構成について具体的に説明する。
図１において、半導体装置１は、概略矩形の半導体基板２を有し、その主面２１側に半導体層３が積層されている。半導体層３は、主半導体素子が形成される第１領域３１と、第１領域３１の中央部に、第１領域３１に囲まれて配置される第２領域３２とを有し、半導体層３の外側を囲うように外周半導体層３０が設けられている。
以降、半導体基板２の厚さ方向をＸ方向とし、これと垂直な方向、すなわち、主面２１と平行な方向をＹ方向とする。
【００１４】
本形態では、第２領域３２は、主面２１と平行な面内において、半導体層３の面中心３Ｃを中心とする概略矩形の島状に形成される。第１領域３１は、第２領域３２の全体を取り囲む概略矩形の外周形状を有している。
ここで、面中心３Ｃは、半導体層３の幾何学的中心であり、本形態では、第１領域３１及び第２領域３２の幾何学的中心と、概略一致する。半導体基板２の幾何学的中心と面中心３Ｃは、必ずしも一致しない。
【００１５】
外周半導体層３０は、半導体基板２の外周縁に沿う領域で、第１領域３１及び第２領域３２の全体を帯状に取り囲んでいる。外周半導体層３０には、例えば、外周耐圧構造を構成することができる。外周半導体層３０よりも内周側の概略矩形の領域が、主半導体素子が形成可能な素子形成可能領域であり、半導体層３となる。
【００１６】
半導体層３には、公知の半導体製造プロセスによって、第１領域３１となる領域に、主半導体素子が形成される。半導体層３の第２領域３２には、主半導体素子その他の半導体素子は形成されない。
主半導体素子としては、例えば、ＭＯＳＦＥＴ（すなわち、金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（すなわち、絶縁ゲート型バイポーラトランジスタ)等のトランジスタが挙げられる。半導体基板２には、ＳｉＣ、ＧａＮ等の半導体を用いることができる。
【００１７】
一例として、図２に縦型のＭＯＳＦＥＴの構成例を示すように、ｎ型の半導体基板２の主面２１には、ｎ−型ドリフト層２０が設けられており、ｎ−型ドリフト層２０の表層部にｐ型ベース領域１１が設けられる。ｐ型ベース領域１１の表層部には、ｎ＋型ソース領域１２が設けられる。これらｐ型ベース領域１１とｎ＋型ソース領域１２を貫通して、ｎ−型ドリフト層２０に達するトレンチ１３が設けられ、その内表面とｎ＋型ソース領域１２の表面の一部に、ゲート酸化膜１４が設けられる。
【００１８】
トレンチ１３の内部には、ゲート電極１５が埋設されており、ゲート電極１５を覆って絶縁膜１６が設けられる。この絶縁膜１６と、ｐ型ベース領域１１及びｎ＋型ソース領域１２の表面を覆って、ソース電極１７が設けられる。半導体基板２の裏面（すなわち、主面２１と反対側の面）側には、ドレイン電極１８が設けられる。ゲート電極１５、ソース電極１７及びドレイン電極１８は、それぞれゲート端子Ｇ、ソース端子Ｓ及びドレイン端子Ｄに接続されており、図示しない外部の制御装置により駆動が制御される。
【００１９】
上記構成のＭＯＳＦＥＴにおいて、ゲート電極１５にゲート電圧が印加されると、ソース電極１７とドレイン電極１８間が導通して、半導体基板２に対して縦方向（すなわち、図１におけるＸ方向）に電流が流れる。
【００２０】
上記図１において、半導体層３の第１領域３１には、上記図２の構成のＭＯＳＦＥＴを単位ユニットとする多数のユニットセルが、電気的に並列に配置される。第１領域３１の表面には、ソース電極１７が配置され、半導体基板２の裏面２２には、全面にドレイン電極１８が配置される。
このとき、Ｙ方向において、半導体層３の中心領域には、第２領域３２が配置され、第２領域３２を挟んで、第１領域３１が配置される。
【００２１】
このように、第１領域３１は、ソース電極１７とドレイン電極１８の間に電流が流れるアクティブエリアであり、通電に伴い発熱が生じる発熱部となる。第２領域３２は、素子が形成されない非アクティブエリアであり、発熱が生じない非発熱部であって、単位面積当たりの発熱量は、第１領域３１よりも小さい。
したがって、高温となりやすい面中心３Ｃ近傍に、非発熱部である第２領域３２が配置されることで、中心領域の温度が低下する。そして、その外側に最高温度Ｔmaxとなる部位が位置するように、発熱部である第１領域３１が配置されるので、Ｙ方向における温度分布が緩和され、局所的な温度上昇が抑制される。
次に、その具体的な効果について、試験例１、２により説明する。
【００２２】
（試験例１）
実施形態１の構成について、半導体層３の表面の温度分布をシミュレーションにより解析し、比較形態１の構成と比較して、図３に示した。図３は、第２領域３２を通る断面での一つであり、面中心３Ｃを通る断面における温度分布を示しており、図３における横軸は、図４に示すように、面中心３Ｃを通り半導体層３の一端側Ａ１から他端側Ａ２へ向かう線Ａ１−Ａ２に対応する。図５に示す比較形態１の構成において、半導体層３は、外周半導体層３０の内側の全体に、第１領域３１と同様のユニットセルが配置された半導体領域１０を有し、第２領域３２に相当する領域は設けられていない。
【００２３】
図６に示すように、温度分布のシミュレーションに際しては、半導体装置１の冷却構造を考慮した。ここでは、半導体装置１は、冷却装置４に載置されており、半導体基板２の裏面２２側を半田５１によってセラミックス基板５に接合し、セラミックス基板５が冷却装置４の冷却面４１に接触するように載置される。そして、冷却装置４に冷却水を流通させた状態で、冷却水温（例えば、６５℃）からの温度差を計算した。
【００２４】
図３に温度分布のシミュレーション結果を示すように、比較形態１の構成では、半導体層３の両端側Ａ１、Ａ２から中心側へ向かうにつれて温度が高くなり、実施形態１の第２領域３２に相当する中心領域で最高温度Ｔとなる。これに対して、実施形態１の構成では、半導体層３の両端側Ａ１、Ａ２から第１領域３１の途中までは、比較形態１とほぼ同様の温度分布を示しているが、第２領域３２に隣接する領域で温度が下降に転じ、さらに第２領域３２において、温度が大きく低下する。
【００２５】
そのため、実施形態１の構成において、第２領域３２の最高温度Ｔ２は、アクティブエリアである第１領域３１の最高温度Ｔ１よりも低く、半導体層３の最高温度Ｔmaxは、第２領域３２の最高温度Ｔ２となる。第１領域３１及び第２領域３２の最高温度Ｔ１、Ｔ２は、いずれも比較形態１の半導体層３の最高温度Ｔよりも低い。このように、温度が上昇しやすい中心領域に、非アクティブエリアである第２領域３２を配置することで、半導体層３の最高温度Ｔmaxを大きく低減することができる。また、最高温度Ｔmaxとなる領域が一部に集中せず、第１領域３１領域から第２領域３２にかけての温度分布が緩和される。したがって、温度上昇による劣化を抑制し、より大きな電流を流すことが可能になる。
【００２６】
具体的には、表１に示すように、比較形態１の半導体層３の最高温度Ｔと冷却水温との温度差を１００％としたとき、実施形態１の半導体層３の最高温度Ｔmaxと冷却水温との温度差は、９５．３％となり、上記図３中に示すように、４．７％の減少となった。また、比較形態１の熱抵抗を１００％としたときの、実施形態１の熱抵抗は９３．９％であり、６．１％の減少となった。
このように、温度分布が緩和されることにより、熱抵抗が小さくなり、半導体装置１のオン抵抗を小さくすることができる。
【００２７】
また、表１において、比較形態１の半導体領域１０のアクティブエリアの面積（以下、アクティブ面積）を１００％としたとき、実施形態１の第１領域３１と第２領域３２の面積比を９６：４とした（すなわち、アクティブ面積９６％）。第１領域３１と第２領域３２の合計面積と、半導体領域１０のアクティブ面積とは、同じ面積とした。
【００２８】
【表１】
2019153746.tif 000003
【００２９】
図７に、半導体層３の表面全体についての温度分布のシミュレーション結果を示すように、半導体層３の表面全体について、図３と同様の温度分布が見られた。すなわち、比較形態１の半導体領域１０は、中心領域において最高温度Ｔとなり、外側へ向けて温度が低下している。これに対し、実施形態１では、半導体層３の中心領域に、温度が低い領域が見られ、その外側の領域において、最高温度Ｔmax（＝Ｔ１）となっている。
【００３０】
（試験例２）
次に、実施形態１の構成において、非アクティブエリアである第２領域３２の面積比を変更した場合の、半導体層３の温度分布の変化を、図８に示した。具体的には、図８中に示すように、比較形態１のアクティブ面積を１００％とし、実施形態１の第２領域３２の面積比を変えることによりアクティブ面積を減少させた。第２領域３２は正方形とし、一辺の長さを１ｍｍ〜３ｍｍの範囲として、アクティブ面積の減少割合を−１％〜−９％の範囲とした。
【００３１】
図８に示すように、比較形態１の構成に対して、アクティブ面積を１％減少させることにより、中心領域の温度が低下し、最高温度Ｔmaxを低下させる明らかな効果が見られた。アクティブ面積の減少割合、すなわち、第２領域３２の面積割合が１％から大きくなるにつれて、中心領域の温度がより大きく低下し、最高温度Ｔmaxが低下すると共に最高温度Ｔmaxとなる領域が外側に移動している。第２領域３２の面積の割合が大きくなると、アクティブエリアが減少する。
そのため、好適には、第１領域３１と第２領域３２の合計面積、すなわち、素子形成可能領域である半導体層３の面積に占める、素子が形成されない第２領域３２の面積の割合は、１％〜９％の範囲にあることが望ましい。
【００３２】
このように、本形態によれば、半導体層３の中心領域に、非アクティブエリアである第２領域３２を適切に配置することで、所望の温度分布が得られる。
【００３３】
（実施形態２）
図９、図１０により、半導体装置１の実施形態２について説明する。本形態の半導体装置１の基本構成は、上記実施形態１と同様であり、以下、相違点を中心に説明する。
なお、実施形態２以降において用いた符号のうち、既出の実施形態において用いた符号と同一のものは、特に示さない限り、既出の実施形態におけるものと同様の構成要素等を表す。
【００３４】
図９に示すように、本形態においても、素子形成可能領域である半導体層３に、第１領域３１と第２領域３２を有している。本形態では、半導体層３の中心領域に形成される、第２領域３２を、面中心３Ｃを取り囲む概略矩形の環状形状としている。その場合には、第２領域３２の外側を取り囲む第１領域３１に加えて、第２領域３２の内側にも、主半導体素子が形成される島状の第１領域３１が配置される。
【００３５】
このようにしても、半導体層３の中心領域に、主半導体素子が形成されない第２領域３２が配置されることにより、上記実施形態１と同様の効果が得られる。すなわち、半導体層３の最高温度Ｔmaxとなる部位が、第２領域３２の外側の第１領域３１に位置し、面中心３Ｃ近傍の温度を低下させると共に、温度分布を緩和することができる。
【００３６】
この場合も、第２領域３２の面積割合は、上記実施形態１と同様に設定することができる。すなわち、図１０に示すように、矩形の島状の第２領域３２の大きさを、所望の面積割合の範囲となるように変更し、又は、矩形の環状の第２領域３２の外周形状の大きさや環状幅を、所望の面積割合の範囲で変更することができる。
【００３７】
（実施形態３）
図１１、図１２により、半導体装置１の実施形態３について説明する。本形態の半導体装置１の基本構成は、上記実施形態１と同様であり、以下、相違点を中心に説明する。
図１１に示すように、本形態においても、素子形成可能領域である半導体層３に、第１領域３１と第２領域３２を有しており、第２領域３２の外周形状を、矩形とする代わりに概略円形の島状としている点で異なっている。
【００３８】
図１２に比較して示すように、本形態による半導体層３の温度分布のシミュレーション結果は、実施形態１の矩形形状の第２領域３２を有する場合と、ほぼ同等となっている。このように、第２領域３２の外周形状を円形とした場合も、実施形態１と同様の効果が得られる。なお、図１２においては、本形態の第２領域３２を構成する円の直径を、実施形態１の矩形形状の一辺の長さと同等としている。
【００３９】
また、図１３に変形例を示すように、本形態においても、第２領域３２を、円形の島状とする代わりに、面中心３Ｃを取り囲む概略円形の環状とすることができる。その場合には、第２領域３２の外側を取り囲む第１領域３１に加えて、第２領域３２の内側にも、主半導体素子が形成される島状の第１領域３１が配置される。
【００４０】
この場合も、第２領域３２の面積割合は、上記実施形態１と同様に設定することができる。すなわち、図１３に示すように、円形の島状の第２領域３２の直径を、所望の面積割合の範囲となるように変更し、又は、円形の環状の第２領域３２の外径や環状幅を、所望の面積割合の範囲で変更することができる。
【００４１】
（実施形態４）
図１５、図１６により、半導体装置１の実施形態４について説明する。本形態の半導体装置１の基本構成は、上記実施形態１と同様であり、以下、相違点を中心に説明する。
図１５に示すように、本形態においても、素子形成可能領域である半導体層３に、第１領域３１と第２領域３２を有している。さらに、本形態では、上記実施形態１の構成に加えて、中心領域に形成される第２領域３２の外側に、第１領域３１に取り囲まれる環状の第３領域３３を有している。第３領域３３は、主半導体素子が形成されない領域であり、素子通電時に発熱が生じない非アクティブエリアである。
【００４２】
本形態では、面中心３Ｃを中心とする矩形島状の第２領域３２の外側に、矩形環状の第３領域３３を形成している。第２領域３２と第３領域３３との間には、矩形環状の第１領域３１が配置されている。第３領域３３を設ける場合には、主半導体素子が形成されない第２領域３２と第３領域３３の合計面積が、素子形成可能領域である半導体層３の面積のうち、１％〜９％の範囲となるように構成することが望ましい。本形態における素子形成可能領域の面積は、第１領域３１、第２領域３２及び第３領域３３の合計面積である。
【００４３】
その場合、第２領域３２と第３領域３３とは、面中心３Ｃを中心とする同心状に位置し、同じ外周形状であることが望ましい。例えば、第２領域３２が正方形の島状であるとき、第３領域３３は、正方形の外周形状を有する矩形環状となる。また、面中心３Ｃを通るＡ−Ａ断面において、第２領域３２の幅Ｗ１と、第２領域３２の幅Ｗ２とは、Ｗ１／２＞Ｗ２の関係にあることが望ましい。
これにより、中心領域より外側のアクティブエリアの減少を抑制して、オン抵抗の上昇を抑制しながら、効率よく温度分布を均一化することが可能になる。
【００４４】
また、図１７に示すように、第２領域３２又は第３領域３３を配置する場合には、冷却構造に応じて、主半導体素子が形成されない領域の幅Ｗが設定されるとよい。
具体的には、面中心３Ｃを通るＡ−Ａ断面において、半導体基板２の裏面２２から冷却装置４の冷却面４１までの距離ｔと、主半導体素子が形成されない領域の幅Ｗとは、Ｗ≦２ｔの関係にあることが望ましい。すなわち、主半導体素子が形成されない非アクティブエリアである第２領域３２の幅Ｗ１、又は、第３領域３３の幅Ｗ２と、距離ｔとは、Ｗ１≦２ｔ、又は、Ｗ２≦２ｔの関係となる。
【００４５】
半導体層３のアクティブエリアである第１領域３１が通電により発熱する場合には、例えば、第１領域３１の外周縁部から冷却面４１へ向けて、拡散角度θで隣り合う第２領域３２へ熱拡散が生じる。このとき、図示するように、冷却面４１における熱拡散領域のＹ方向の長さｘは、ｘ＝ｔ＊ｔａｎθで表され、長さｘが幅Ｗ１又は幅Ｗ２と等しいとき、隣り合う第１領域３１からの熱拡散が第２領域３２において重なり、効率よく放熱がなされる。拡散角度θが、例えば、４５°のとき、ｘ＝ｔである。
第１領域３１に隣り合う第３領域３３についても同様である。
【００４６】
一方、第２領域３２の幅Ｗ１、又は、第３領域３３の幅Ｗ２が広くなると、隣り合う第１領域３１からの熱拡散の重なりが小さくなり、幅Ｗ１又は幅Ｗ２が、長さｘの２倍を超えると熱拡散の重なりがなくなる。
したがって、好適には、幅Ｗ１又は幅Ｗ２が、長さＸの２倍以下であることが望ましく、拡散角度θが、例えば、４５°のとき、２ｘ＝２ｔであるので、Ｗ１≦２ｘ＝２ｔ、又は、Ｗ２≦２ｘ＝２ｔとなる。
【００４７】
（実施形態５）
図１８により、半導体装置１の実施形態５について説明する。本形態の半導体装置１の基本構成は、上記実施形態４と同様であり、以下、相違点を中心に説明する。
図１８に示すように、本形態においても、素子形成可能領域である半導体層３に、第１領域３１と第２領域３２を有し、中心領域に形成される第２領域３２の外側に、第１領域３１に取り囲まれる環状の第３領域３３を有している。第３領域３３は、主半導体素子が形成されない領域であり、素子通電時に発熱が生じない非アクティブエリアである。
【００４８】
本形態では、第２領域３２を円形の島状とすると共に、その外側に円環状の第３領域３３を。同心状に配置している。第２領域３２と円環状の第３領域３３の間には、円環状の第１領域３３が配置され、第３領域３３を取り囲んでの間には、第１領域３３が配置される。このように、第３領域３３の形状を変更しても、上記実施形態４と同様の効果が得られる。
【００４９】
（実施形態６）
図１９〜図２１により、半導体装置１の実施形態６について説明する。本形態の半導体装置１の基本構成は、上記実施形態１と同様であり、以下、相違点を中心に説明する。
図１９に示すように、本形態では、上記実施形態１の構成に加えて、面中心３Ｃを中心とする島状の第２領域３２に、感温素子となる感温ダイオード６を配置して、半導体層３の温度を測定可能としている。
【００５０】
感温ダイオード６は、例えば、ｐｎ接合ダイオードの順方向電圧降下の直線的な温度依存性を利用したもので、第２領域３２となる半導体層３の表層部に形成されるポリシリコンダイオード等からなる。感温ダイオード６の検出信号は、半導体装置１の駆動を制御する制御部７の温度推定部７１に出力される。
【００５１】
このとき、温度推定部７１は、図２０に示す関係を利用して、感温ダイオード６の検出信号に基づいて、半導体層３の最高温度Ｔmax（℃）を推定することができる。例えば、感温ダイオード６が配置される位置の温度Ｔａ（℃）を測定し、補正係数Ｃを用いて、下記式（１）から、最高温度Ｔmaxを算出する。
式（１）：Ｔmax＝Ｔａ＊Ｃ（ただし、Ｃは補正係数）
【００５２】
図２１に示すように、感温ダイオード６を、第２領域３２内の複数個所に配置することもできる。ここでは、４個の感温ダイオード６を、矩形の第２領域３２の４個所の角部に設けた例（例えば、図２１左図参照）、又は、矩形の第２領域３２の４つの辺の中間部に設けた例（例えば、図２１左図参照）を示すが、数や配置は、これら例に限らず、第２領域３２の形状や大きさに応じて、適宜変更することができる。
【００５３】
このように、主半導体素子が形成されない第２領域３２に、感温ダイオード６を配置することで、非アクティブエリアを有効に利用することができる。
【００５４】
上記各実施形態においては、第１領域３１の中央部に形成される第２領域３２を、主半導体素子が形成されない領域としたが、これに限定されるものではない。例えば、第２領域３２の単位面積当たりの発熱量が、第１領域３１に対して十分小さくオン抵抗が低くなるように構成されていれば、部分的に主半導体素子等の素子が配置されていてもよい。その場合も、第２領域３２の外側に最高温度Ｔmaxとなる部位が位置する構成とすることで、中心領域の温度を低下させ、温度分布を緩和する効果が得られる。
【００５５】
本発明は上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の実施形態に適用することが可能である。
例えば、上記各実施形態においては、半導体装置をスイッチング装置として電力変換装置に適用する例を示したが、これに限らない任意の用途に用いることができる。
【符号の説明】
【００５６】
１  半導体装置
２  半導体基板
２１  主面
３  半導体層
３Ｃ  面中心（幾何学的中心）
３１  第１領域
３２  第２領域
３３  第３領域
４  冷却装置
６  感温ダイオード（感温素子）
【図１】
2019153746.tif 000004
【図２】
2019153746.tif 000005
【図３】
2019153746.tif 000006
【図４】
2019153746.tif 000007
【図５】
2019153746.tif 000008
【図６】
2019153746.tif 000009
【図７】
2019153746.tif 000010
【図８】
2019153746.tif 000011
【図９】
2019153746.tif 000012
【図１０】
2019153746.tif 000013
【図１１】
2019153746.tif 000014
【図１２】
2019153746.tif 000015
【図１３】
2019153746.tif 000016
【図１４】
2019153746.tif 000017
【図１５】
2019153746.tif 000018
【図１６】
2019153746.tif 000019
【図１７】
2019153746.tif 000020
【図１８】
2019153746.tif 000021
【図１９】
2019153746.tif 000022
【図２０】
2019153746.tif 000023
【図２１】
2019153746.tif 000024