(57)【要約】      （修正有）【課題】積層セラミックキャパシタを提供する。【解決手段】積層セラミックキャパシタ１００は、本体１１０と、第１誘電体層に配置され、第３面、第５面及び第６面に露出し、第４面から第１空間だけ離れて配置される第１内部電極１２１と、第２誘電体層に第１又は第２誘電体層を挟んで第１内部電極と対向するように配置され、第４面、第５面、及び第６面に露出し、第３面から第２空間だけ離れて配置される第２内部電極１２２と、第１空間の少なくとも一部に配置される第１誘電体パターン１３１と、第２空間の少なくとも一部に配置される第２誘電体１３２パターンと、第５面及び第６面に配置される側面絶縁層と、第１内部電極と連結され、第３面に配置される第１外部電極１５１と、第２内部電極と連結され、第４面に配置される第２外部電極１５２と、を含む。第１及び第２誘電体パターンは、第１及び第２誘電体層とは異なる色相を有する。【選択図】図３
2019009442.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２誘電体層を含み、積層方向に互いに対向する第１面及び第２面と、前記第１面及び第２面と連結され、互いに対向する第３面及び第４面と、前記第１面から第４面と連結され、互いに対向する第５面及び第６面とを含む本体と、
前記第１誘電体層に配置され、前記第３面、第５面及び第６面に露出し、前記第４面から第１空間だけ離れて配置される第１内部電極と、
前記第２誘電体層に前記第１又は第２誘電体層を挟んで前記第１内部電極と対向するように配置され、前記第４面、第５面、及び第６面に露出し、前記第３面から第２空間だけ離れて配置される第２内部電極と、
前記第１空間の少なくとも一部に配置される第１誘電体パターンと、
前記第２空間の少なくとも一部に配置される第２誘電体パターンと、
前記第５面及び第６面に配置される側面絶縁層と、
前記第１内部電極と連結され、前記第３面に配置される第１外部電極と、
前記第２内部電極と連結され、前記第４面に配置される第２外部電極と、を含み、
前記第１及び第２誘電体パターンは、前記第１及び第２誘電体層とは異なる色相を有する、積層セラミックキャパシタ。
【請求項２】
前記第１及び第２誘電体層は金属錯物を含む、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２誘電体パターンは金属錯物を含む、請求項１又は２に記載の積層セラミックキャパシタ。
【請求項４】
前記金属錯物の含量は、全体の積層セラミックキャパシタを基準として０．０５〜３重量％である、請求項３に記載の積層セラミックキャパシタ。
【請求項５】
前記金属錯物の金属含量は、全体の積層セラミックキャパシタを基準として０．００１〜０．１重量％である、請求項３に記載の積層セラミックキャパシタ。
【請求項６】
前記金属錯物は、Ｎｉ、Ｃｒ、Ｃｏ、及びＣｕのいずれか１種以上を含む、請求項３に記載の積層セラミックキャパシタ。
【請求項７】
前記第１及び第２誘電体パターンは、Ｃｕが含まれたフタロシアニンを含む、請求項１から６のいずれか一項に記載の積層セラミックキャパシタ。
【請求項８】
前記第１又は第２誘電体パターンは、ロール・ツー・ロール工法により印刷された、請求項１から７のいずれか一項に記載の積層セラミックキャパシタ。
【請求項９】
前記第１誘電体パターンは、前記第１内部電極の端部を覆うように積層方向に延長して配置され、かつ
前記第２誘電体パターンは、前記第２内部電極の端部を覆うように積層方向に延長して配置される、請求項１から８のいずれか一項に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１誘電体パターンは、前記第１内部電極の端部を覆うように積層方向に延長して配置される、又は
前記第２誘電体パターンは、前記第２内部電極の端部を覆うように積層方向に延長して配置される、請求項１から８のいずれか一項に記載の積層セラミックキャパシタ。
【請求項１１】
前記側面絶縁層はセラミックを含む、請求項１から１０のいずれか一項に記載の積層セラミックキャパシタ。
【請求項１２】
前記側面絶縁層はポリマーを含む、請求項１から１０のいずれか一項に記載の積層セラミックキャパシタ。
【請求項１３】
前記第１及び第２外部電極は、前記第１面、第２面及び側面絶縁層の一部を覆うように延長して形成された、請求項１から１２のいずれか一項に記載の積層セラミックキャパシタ。
【請求項１４】
最下部の内部電極の下部に配置される所定厚さの下部カバー層及び最上部の内部電極の上部に配置される所定厚さの上部カバー層をさらに含み、
前記下部及び上部カバー層は、前記第１及び第２誘電体層と同様の組成を有する、請求項１から１３のいずれか一項に記載の積層セラミックキャパシタ。
【請求項１５】
複数の誘電体層を含み、積層方向に互いに対向する第１面及び第２面と、長さ方向に互いに対向する第３面及び第４面と、幅方向に互いに対向する第５面及び第６面とを含む本体と、
前記複数の誘電体層のそれぞれを挟んで交互に配置され、前記第３面及び第４面に交互に露出する複数の第１及び第２内部電極と、
前記複数の第１内部電極と前記第４面との間に配置される複数の第１誘電体パターンと、
前記複数の第２内部電極と前記第３面との間に配置される複数の第２誘電体パターンと、を含み、
前記複数の第１及び第２誘電体パターンは、前記複数の第１及び第２内部電極の端部を覆うように積層方向に延長して配置される、積層セラミックキャパシタ。
【請求項１６】
前記複数の第１及び第２誘電体パターンは、前記複数の誘電体層とは異なる色相を有する、請求項１５に記載の積層セラミックキャパシタ。
【請求項１７】
前記第１及び第２誘電体パターンは金属錯物を含む、請求項１５又は１６に記載の積層セラミックキャパシタ。
【請求項１８】
前記金属錯物の含量は、全体の積層セラミックキャパシタを基準として０．０５〜３重量％である、請求項１７に記載の積層セラミックキャパシタ。
【請求項１９】
前記金属錯物の金属含量は、全体の積層セラミックキャパシタを基準として０．００１〜０．１重量％である、請求項１７に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関するものである。
【背景技術】
【０００２】
キャパシタは、電気を蓄えることのできる素子で、基本的に２つの電極を対向させ、電圧をかけることによって各電極に電気が蓄積されるものである。直流電圧を印加した場合は、電気が蓄電されてキャパシタ内部に電流が流れるが、蓄積が完了すると、電流が流れなくなる。一方、交流電圧を印加した場合は、電極の極性が交互に変化して交流電流が流れ続けるようになる。
【０００３】
このようなキャパシタは、電極間に備えられる絶縁体の種類によって、アルミニウムで電極を構成し、これらアルミニウム電極間に薄い酸化膜を備えるアルミニウム電解キャパシタ、電極材料としてタンタルを使用するタンタルキャパシタ、電極間にチタンバリウムのような高誘電率の誘電体を使用するセラミックキャパシタ、電極間に備えられる誘電体として高誘電率系セラミックを多層構造にして使用する積層セラミックキャパシタ（Ｍｕｌｔｉ−Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ；ＭＬＣＣ）、及び電極間の誘電体としてポリスチレンフィルムを使用するフィルムキャパシタなど、様々な種類に分けられる。
【０００４】
このうち、積層セラミックキャパシタは、温度特性及び周波数特性に優れ、小型化が可能であるという利点を有しており、近年、高周波回路などの多様な分野で多く応用されている。
【０００５】
従来技術による積層セラミックキャパシタは、複数の誘電体シートが積層されて積層体を形成し、上記積層体の外部に互いに異なる極性を有する外部電極が形成され、上記積層体の内部に交互に積層された内部電極がそれぞれの上記外部電極に電気的に連結される。
【０００６】
最近、電子製品が小型化・高集積化するにつれて、積層セラミックキャパシタにおいても、小型化・高集積化のための研究が多く行われている。特に、積層セラミックキャパシタの場合、高容量化・小型化のために、誘電体層を薄層化して高積層化するとともに、内部電極の連結性を向上させる多様な試みがなされている。
【０００７】
特に、超高容量の積層セラミック開発において、薄膜誘電体層及び内部電極の高積層製品に対する信頼性の確保が一層重要となっている。積層数が増加するにつれて、内部電極と誘電体層の厚さの差によって段差が増加するが、この段差では、本体を圧着する緻密化工程における誘電体層の横方向延伸によって電極端部が曲がるようになる。
【０００８】
即ち、内部電極の端部は、段差を埋めるために曲がるものであり、マージン部は、カバーのデントとマージン幅の減少によって生じた段差による空き空間を除去するようになる。段差による空き空間を除去することによって減少するマージン幅分だけ容量層も延伸するようになる。このような内部電極の構造的な不規則延伸によって、積層セラミックキャパシタの耐電圧特性などの信頼性が減少するようになる。
【０００９】
このように段差が発生すると、積層セラミックキャパシタの積層方向に垂直な第１方向と、積層方向及び第１方向に垂直な第２方向との両方において問題となり得るため、その解決策が求められている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国登録特許第１０−１１４１５７号公報
【特許文献２】韓国公開特許第２００５−００７５９０３号公報
【特許文献３】韓国公開特許第２０１３−００６３２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、誘電体層及び内部電極の厚さによる段差問題を解決できる構造を有する積層セラミックキャパシタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一側面は、第１及び第２誘電体層を含み、積層方向に互いに対向する第１面及び第２面、上記第１面及び第２面と連結され、互いに対向する第３面及び第４面、上記第１面から第４面と連結され、互いに対向する第５面及び第６面を含む本体と、上記第１誘電体層に配置され、上記第３面、第５面及び第６面に露出し、上記第４面から第１空間だけ離れて配置される第１内部電極と、上記第２誘電体層に上記第１又は第２誘電体層を挟んで上記第１内部電極と対向するように配置され、上記第４面、第５面、及び第６面に露出し、上記第３面から第２空間だけ離れて配置される第２内部電極と、上記第１空間の少なくとも一部に配置される第１誘電体パターンと、上記第２空間の少なくとも一部に配置される第２誘電体パターンと、上記第５面及び第６面に配置される側面絶縁層と、上記第１内部電極と連結され、上記第３面に配置される第１外部電極と、上記第２内部電極と連結され、上記第４面に配置される第２外部電極と、を含み、上記第１及び第２誘電体パターンは、上記第１及び第２誘電体層とは異なる色相を有する積層セラミックキャパシタを提供する。
【００１３】
本発明の他の一側面は、複数の誘電体層を含み、積層方向に互いに対向する第１面及び第２面、長さ方向に互いに対向する第３面及び第４面、幅方向に互いに対向する第５面及び第６面を含む本体と、上記誘電体層を挟んで交互に配置され、上記第３面及び第４面に交互に露出する複数の第１及び第２内部電極と、上記複数の第１内部電極と上記第４面との間に配置される複数の第１誘電体パターンと、上記複数の第２内部電極と上記第３面との間に配置される複数の第２誘電体パターンと、を含み、上記複数の第１及び第２誘電体パターンは、上記複数の第１及び第２内部電極の端部を覆うように積層方向に延長して配置される積層セラミックキャパシタを提供する。
【発明の効果】
【００１４】
本発明の一実施例による積層セラミックキャパシタは、第１及び第２内部電極が本体の幅方向の両断面である第５面及び第６面に露出し、幅方向の両断面において内部電極による段差が発生せず、長さ方向の両端の段差を補完する第１及び第２誘電体パターンを含んで、長さ方向の両断面において内部電極による段差の発生を防止することで、積層セラミックキャパシタの信頼性を向上させることができる。
【００１５】
また、第１及び第２誘電体パターンは、第１及び第２誘電体層とは異なる色相を有することで、第１及び第２誘電体パターンの印刷時に整列が容易になり、積層セラミックキャパシタの生産性及び信頼性を向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例による積層セラミックキャパシタの斜視図を概略的に示した図面である。
【図２】本発明の一実施例による積層セラミックキャパシタの本体の斜視図を概略的に示した図面である。
【図３】図１のＩ−Ｉ'線に沿った断面図を概略的に示した図面である。
【図４】図１のＩＩ−ＩＩ'線に沿った断面図を概略的に示した図面である。
【図５ａ】製造過程において、セラミックシート上に配置された内部電極及び誘電体パターンがずれることなく整列された場合を示した図面である。
【図５ｂ】図５ａの断面図である。
【図６ａ】製造過程において、セラミックシート上に配置された内部電極及び誘電体パターンがずれている場合を示した図面である。
【図６ｂ】図６ａの断面図である。
【図７ａ】内部電極の間隔よりも幅が大きい誘電体パターンを用いた製造過程において、セラミックシート上に配置された内部電極及び誘電体パターンがずれることなく整列された場合を示した図面である。
【図７ｂ】図７ａの断面図である。
【図８ａ】内部電極の間隔よりも幅が大きい誘電体パターンを用いた製造過程において、セラミックシート上に配置された内部電極及び誘電体パターンがずれている場合を示した図面である。
【図８ｂ】図８ａの断面図である。
【発明を実施するための形態】
【００１７】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００１８】
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除去するのではなく、他の構成要素をさらに含むことができるということを意味する。
【００１９】
積層セラミック電子部品
図１は本発明の一実施例による積層セラミックキャパシタの斜視図を概略的に示した図面である。また、図３は図１のＩ−Ｉ'線に沿った断面図を概略的に示した図面であり、図４は図１のＩＩ−ＩＩ'線に沿った断面図を概略的に示した図面である。
【００２０】
以下、図１〜図４を参照して、本発明の一実施例による積層セラミックキャパシタ１００について説明する。
【００２１】
本発明の一実施例による積層セラミックキャパシタ１００は、複数の第１及び第２誘電体層１１１ａ、１１１ｂが積層された本体１１０と、第１外部電極１５１と、第２外部電極１５２と、を含む。
【００２２】
本体１１０は、複数の誘電体層１１１ａ、１１１ｂを厚さ方向に積層して焼成したものである。誘電体層１１１ａ、１１１ｂの数は適宜調節することができ、数十〜数百層を積層することもできる。このとき、本体１１０の互いに隣接するそれぞれの誘電体層１１１ａ、１１１ｂは、互いに境界を確認できない程度に一体化されることができる。また、本体１１０は六面体形状であってもよいが、これに限定されるものではない。
【００２３】
本体１１０が六面体であると、本体１１０は、積層方向に互いに対向する第１面１及び第２面２と、第１面１及び第２面２と互いに連結され、互いに対向する第３面３及び第４面４と、第１面から第４面１、２、３、４と連結され、互いに対向する第５面５及び第６面６と、を含むことができる。
【００２４】
このとき、積層方向を厚さ方向又は第１方向（Ｚ）とすることができ、第３面及び第４面が形成された方向を長さ方向又は第２方向（Ｘ）とすることができ、第５面及び第６面が形成された方向を幅方向又は第３方向（Ｙ）とすることができる。
【００２５】
本体１１０の最下部の内部電極の下部及び最上部の内部電極の上部には、所定厚さの下部及び上部カバー層１１２、１１３が形成されることができる。このとき、下部カバー層１１２及び上部カバー層１１３は、誘電体層１１１ａ、１１１ｂと同様の組成からなることができ、内部電極を含まない誘電体層を本体１１０の最上部の内部電極の上部及び最下部の内部電極の下部のそれぞれに少なくとも１つ以上積層して形成されることができる。
【００２６】
第１及び第２誘電体層１１１ａ、１１１ｂは、高誘電率のセラミック材料を含むことができ、例えば、ＢａＴｉＯ３（チタン酸バリウム）系セラミック粉末などを含んでもよいが、本発明はこれに限定されるものではない。上記ＢａＴｉＯ３系セラミック粉末としては、例えば、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などが挙げられるが、本発明はこれに限定されるものではない。また、誘電体層１１１ａ、１１１ｂには、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤のうち少なくとも一つ以上がさらに含まれてもよい。上記セラミック添加剤としては、例えば、遷移金属酸化物又は炭化物、希土類元素、マグネシウム（Ｍｇ）又はアルミニウム（Ａｌ）などが使用されてもよい。
【００２７】
第１誘電体層１１１ａには第１内部電極１２１が配置される。第１内部電極１２１は、本体１１０の第３面３、第５面５、及び第６面６に露出するように第１誘電体層１１１ａに配置される。このとき、第１内部電極１２１は、第４面４からは所定距離だけ離れるように配置される。第１内部電極１２１と第４面４との間の離れた領域を第１空間１２１'と定義することができる。
【００２８】
第２誘電体層１１１ｂには第２内部電極１２２が配置される。第２内部電極１２２は、本体１１０の第４面４、第５面５、及び第６面６に露出するように第２誘電体層１１１ｂに配置される。このとき、第２内部電極１２２は、第３面３からは所定距離だけ離れるように配置される。第２内部電極１２２と第３面３のとの間の離れた領域を第２空間１２２'と定義することができる。
【００２９】
第１及び第２内部電極１２１、１２２は、第１誘電体層１１１ａ及び第２誘電体層１１１ｂを形成するセラミックシート上に形成されて積層された後、焼成によって一つの誘電体層１１１ａ、１１１ｂを挟んで本体１１０の内部において厚さ方向に交互に配置される。
【００３０】
このような第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１ａ、１１１ｂの積層方向に沿って互いに対向するように配置され、中間に配置された誘電体層１１１ａ、１１１ｂにより互いに電気的に絶縁されることができる。
【００３１】
内部電極が本体の外側に露出すると、伝導性異物質などの流入によって短絡が発生し、積層セラミックキャパシタの信頼性が減少するようになる。このため、従来には、誘電体層に内部電極を形成するに際して、誘電体層の面積を内部電極の面積よりも大きく形成し、内部電極において外部電極と連結された部分以外の残りの周り部分にマージン部を形成していた。即ち、マージン部とは、内部電極が形成されていない誘電体の領域を意味する。製造工程中に誘電体層に内部電極を形成すると、内部電極がマージン部から突出した形状を有する。このような突出形状によって段差が発生し、数十〜数百層の誘電体層を積層すると、誘電体層が段差を埋めるために延伸するようになる。誘電体層が延伸すると、内部電極も併せて曲がるようになる。内部電極が曲がると、該当部分で耐電圧特性（ＢＤＶ；Ｂｒｅａｋｄｏｗｎ  Ｖｏｌｔａｇｅ）が減少するという問題が発生する。
【００３２】
それ故に、本発明の一実施例による積層セラミックキャパシタは、本体１１０の第５面５及び第６面６におけるマージン部を除去することで、内部電極による段差の発生を防止した。これによって、幅方向に内部電極が曲がることを防止して耐電圧特性の減少問題を予防することで、積層セラミックキャパシタの信頼性を向上させることができる。
【００３３】
第３面３と第４面４のそれぞれには、第１内部電極１２１又は第２内部電極１２２が引き出されるように形成されるが、その後、第３面３に第１外部電極１５１が形成され、第４面４には第２外部電極１５２が形成されるため、第１内部電極１２１及び第２内部電極１２２は、外部に露出することなく、それぞれ、第１外部電極１５１及び第２外部電極１５２により保護されることができる。
【００３４】
しかしながら、第５面５と第６面６には第１内部電極１２１及び第２内部電極１２２が両方とも露出するように形成されるため、別途の側面絶縁層１４０を配置することで、内部に形成された内部電極を保護する必要がある。
【００３５】
側面絶縁層１４０を形成するために、本体１１０をセラミック含有スラリーにディッピング（ｄｉｐｐｉｎｇ）することができる。スラリーは、セラミック粉末、有機バインダー、及び有機溶剤を含むことができる。上記セラミック粉末としては、高誘電率を有し、側面絶縁層１４０を形成する際に耐熱性及び耐久性に優れた物質が使用されることができる。
【００３６】
上記セラミック粉末としては、これに限定されないが、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料、及びチタン酸ストロンチウム系材料などを使用することができ、好ましくは、チタン酸バリウム粉末であることができる。
【００３７】
有機バインダーは、スラリーの内部においてセラミック粉末の分散性を確保するためのものであり、これに限定されないが、エチルセルロース、ポリビニルブチラール、及びこれらの混合物を使用することができる。
【００３８】
上記のように製造されたスラリーに本体１１０をディッピングすると、スラリーと接着された本体１１０の面にスラリーが塗布され、側面絶縁層１４０が形成されるようになる。そして、所望の厚さを有する本体１１０を形成するために、ディッピングと乾燥を繰り返すことによって、所望の量のスラリーを本体１１０に塗布することができる。
【００３９】
本体１１０がスラリーにディッピングされた場合、本体１１０の第３面３と第４面４には外部電極１５１、１５２が形成されなければならないため、スラリーの塗布を防止することが必要である。よって、第３面３と第４面４が外部に露出しないように、これらにフィルムを付着してスラリーにディッピングすることができ、これに限定されるものではないが、第３面３と第４面４は、切断前に、露出しない状態でディッピングが行われることができる。即ち、このようなディッピングによって、本体１１０の第５面５及び第６面６にスラリーが塗布されることができる。
【００４０】
側面絶縁層１４０が第５面５及び第６面６に配置されることで、第５面５及び第６面６に露出した内部電極に伝導性異物質が流入することを防止することができる。
【００４１】
また、側面絶縁層１４０は、ポリマーを用いて形成されることができる。例えば、本体１１０の側面にエポキシを塗布して形成されることができる。
【００４２】
本発明の一実施例による積層セラミックキャパシタ１００は、第５面５及び第６面６におけるマージン部を除去することで、最大有効容量面積を確保して積層セラミックキャパシタの容量をさらに向上させることができる。即ち、本発明の一実施例による積層セラミックキャパシタ１００は、マージン部に代えて、マージン部よりも相対的に薄く、かつ伝導性異物質が流入することを防止できる側面絶縁層１４０を本体１１０の第５面５及び第６面６に配置することで、積層セラミックキャパシタ１００の容量を実現できる体積を増加させることができる。
【００４３】
しかしながら、幅方向のマージン部による段差の発生と同様に、内部電極が外部電極と連結される長さ方向においても段差が発生する。即ち、幅方向のマージン部による段差の発生を解決したとしても、長さ方向の段差によって積層セラミックキャパシタの耐電圧特性が目標値には達しない。
【００４４】
第１及び第２内部電極１２１、１２２のそれぞれは、本体の長さ方向の両断面である第３面３及び第４面４に交互に露出し、第１及び第２外部電極１５１、１５２と連結される。
【００４５】
即ち、第１内部電極１２１は、第１外部電極１５１のみと連結され、第２内部電極１２２は第２外部電極１５２のみと連結される。よって、第１内部電極１２１は、第４面４から所定距離だけ離れて形成され、第２内部電極１２２は、第３面３から所定距離だけ離れて形成される。
【００４６】
このような形状の内部電極が形成された誘電体層を積層する場合、第１及び第２内部電極１２１、１２２が交互に第３面３及び第４面４に露出することによって、積層方向（Ｚ）に第１内部電極１２１又は第２内部電極１２２のみが形成された部分に段差が発生するようになる。
【００４７】
数十〜数百の誘電体層１１１を積層する場合、積層方向（Ｚ）に第１内部電極１２１又は第２内部電極１２２のみが形成された部分の段差によって、誘電体層１１１が延伸するようになる。この誘電体層の延伸によって、積層方向に第１内部電極又は第２内部電極のみが形成された部分における第１内部電極又は第２内部電極がともに曲がるようになる。内部電極が曲がった部分では、耐電圧特性が減少するという問題が主に発生する。
【００４８】
しかしながら、本発明の一実施例によるキャパシタ１００は、第１内部電極１２１と第４面４との間の離れた領域を第１空間１２１'と定義するとき、第１空間１２１'に第１誘電体パターン１３１が配置され、第２内部電極１２２と第３面３との間の離れた領域を第２空間１２２'と定義するとき、第２空間１２２'に第２誘電体パターン１３２が配置されるようになり、第１内部電極１２１又は第２内部電極１２２のみが形成された部分に段差が発生することを防止できるようになる。
【００４９】
即ち、本発明の一実施例によるキャパシタは、第１及び第２誘電体パターン１３１、１３２を含むため、第１及び第２内部電極１２１、１２２のうち、第１内部電極１２１又は第２内部電極１２２のみが形成された部分で段差が発生することを防止することで、内部電極が曲がった部分で発生する耐電圧特性が減少するという問題を解消することができる。
【００５０】
よって、本発明の一実施例による積層セラミックキャパシタ１００は、第５面５及び第６面６におけるマージン部を除去し、側面絶縁層１４０を配置することで、幅方向の段差による耐電圧特性の減少を防止するとともに、第１及び第２誘電体パターン１３１、１３２によって第１及び第２内部電極１２１、１２２のうち第１内部電極１２１又は第２内部電極１２２のみが形成された部分で段差が発生することを防止する。これによって、長さ方向の段差による耐電圧特性の減少を解決することができ、実質的に積層セラミックキャパシタ１００全体の耐電圧特性を向上させることができる。
【００５１】
また、本発明の一実施例によるキャパシタは、第１及び第２誘電体パターン１３１、１３２が第１及び第２誘電体層１１１ａ、１１１ｂとは異なる色相を有する。
【００５２】
第１及び第２誘電体パターン１３１、１３２は、内部電極が印刷されたセラミックシート上の内部電極間の離れた空間に印刷することで形成されることができ、色相が異なる誘電体を使用することによって、最初の印刷と最後の印刷のＡｌｉｇｎ  Ｍａｔｃｈｉｎｇが容易になる。印刷方法としては、スクリーン工法を用いるか、又は、ロール・ツー・ロール（Ｒｏｌｌ−ｔｏ−ｒｏｌｌ）工法などの全ての印刷方法に適用することができる。
【００５３】
スクリーン工法を用いる場合、先に印刷された印刷物を確認して、位置を調整して印刷を行うことができる。ロール・ツー・ロール工法を用いる場合には、連続的な工程であるため、生産性を向上させることができ、パターニング（Ｐａｔｔｅｒｎｉｎｇ）が可能なロール・ツー・ロール工法としては、例えば、オフセット印刷工法、グラビア印刷工法、及びグラビアオフセット印刷工法などが挙げられる。
【００５４】
図５ａは製造過程において、セラミックシート上に配置された内部電極及び誘電体パターンがずれることなく整列された場合を示した図面であり、図５ｂは図５ａの断面図である。図６ａは製造過程において、セラミックシート上に配置された内部電極及び誘電体パターンがずれている場合を示した図面であり、図６ｂは図６ａの断面図である。
【００５５】
図５ｂ及び図６ｂを参照すると、一般的に、積層セラミックキャパシタの製造過程において内部電極及び誘電体パターンを形成する段階は、ジグ１０にセラミックシート１１を形成し、セラミックシート１１の一面に内部電極２０を印刷した後、印刷された内部電極の長さ方向（Ｘ）の間に誘電体パターン３０を印刷するようになる。セラミックシート１１は、製造完了後に第１及び第２誘電体層１１１ａ、１１１ｂとなり、誘電体パターン３０は第１及び第２誘電体パターン１３１、１３２となる。
【００５６】
このとき、誘電体パターン３０を所望の位置に正確に形成することが不良率を低下させる重要な要因となる。したがって、図５ａ及び図５ｂに示すように、誘電体パターン３０が内部電極２０の間に正確に形成される必要があるが、製造誤差によって誘電体パターン３０が目標の位置に正確に印刷されないと、図６ａ及び図６ｂに示すように、誘電体パターン３０が一側にｔだけ偏在して形成されるようになる。図６ａ及び図６ｂに示すように、誘電体パターン３０が内部電極２０間で一側にｔだけ偏在して形成され、誘電体パターン３０が他側の内部電極２０と接していないと、誘電体パターン３０が形成されているにも関わらず、内部電極２０による段差の問題を解決することができなくなる。したがって、印刷の完了後に、追加の印刷を行うことで、図５ａ及び図５ｂに示すように、誘電体パターン３０を内部電極２０の間に正確に配置させることができる。
【００５７】
誘電体パターン３０がセラミックシート１１と同一の色相を有すると、誘電体パターンを正確な位置に印刷することが困難なだけでなく、張力の調整による整列（Ａｌｉｇｎ）の調整も容易ではない。
【００５８】
しかしながら、本発明の一実施例によるキャパシタは、第１及び第２誘電体パターン１３１、１３２が第１及び第２誘電体層１１１ａ、１１１ｂとは異なる色相を有することで、誘電体パターンを正確な位置に印刷することが容易で、ロール・ツー・ロール工法を適用する時に整列の調整が容易になり、第１及び第２誘電体パターン１３１、１３２のそれぞれを、第１及び第２空間１２１'、１２２'に正確に配置させることができるため、積層セラミックキャパシタの生産性及び信頼性をさらに向上させることができる。
【００５９】
また、製造誤差によって誘電体パターン３０が内部電極２０間で一側に偏在して形成されることを防止するために、誘電体パターン３０は、内部電極２０の端部を覆うオーバーラップ部Ｏを有するように配置されることができる。
【００６０】
図７ａは内部電極の間隔よりも幅が大きい誘電体パターンを用いた製造過程において、セラミックシート上に配置された内部電極及び誘電体パターンがずれることなく整列された場合を示した図面であり、図７ｂは図７ａの断面図である。図８ａは内部電極の間隔よりも幅が大きい誘電体パターンを用いた製造過程において、セラミックシート上に配置された内部電極及び誘電体パターンがずれている場合を示した図面であり、図８ｂは図８ａの断面図である。
【００６１】
図７ａ、図７ｂ、図８ａ及び図８ｂを参照すると、誘電体パターン３０が内部電極２０の端部を覆うように延長して配置されることで、図７ａに示すように、誘電体パターン３０が所望の位置に正確に形成された場合だけでなく、図８ａに示すように、誘電体パターン３０が内部電極２０間で一側に偏在して形成される場合も、内部電極２０による段差の問題を解消することができる。さらに、誘電体パターン３０を内部電極２０に比べて厚く形成することで、圧着時、誘電層及び内部電極のすべり現象によって積層方向に内部電極２０間で短絡が発生することを防止することができる。
【００６２】
これによって、第１誘電体パターン１３１は、上記第１内部電極１２１の端部を覆うように積層方向に延長して配置され、第２誘電体パターン１３２は、第２内部電極１２２の端部を覆うように積層方向に延長して配置されることができる。或いは、第１誘電体パターン１３１は、第１内部電極１２１の端部を覆うように積層方向に延長して配置されるか、第２誘電体パターン１３２は第２内部電極１２２の端部を覆うように積層方向に延長して配置されることができる。
【００６３】
第１及び第２誘電体パターン１３１、１３２が第１及び第２誘電体層１１１ａ、１１１ｂとは異なる色相を有するためには、公知の着色剤を使用することができ、顔料（ｐｉｇｍｅｎｔ）及び染料（ｄｙｅ）のいずれも使用可能である。
【００６４】
但し、顔料や純有機物形態の染料である場合、積層セラミックキャパシタの焼成密度を向上させ、積層セラミックキャパシタの剛性を低下させる恐れがある。
【００６５】
本発明者が実験を行った結果、分子内に錯塩の形態で金属を含んでいる金属錯物を含む染料である金属錯物染料（Ｍｅｔａｌ  ｃｏｍｐｌｅｘ  ｄｙｅ）、及びＣｕが含まれたフタロシアニン（ｐｈｔｈａｌｏｃｙａｎｉｎｅ）を含む染料を使用した場合、積層セラミックキャパシタ固有の特性を低下させないことが確認できた。
【００６６】
また、金属錯物染料の金属としては、例えば、Ｎｉ、Ｃｒ、Ｃｏ、及びＣｕ等が挙げられるが、これに限定されるものではない。
【００６７】
このとき、金属錯物の含量は、全体の積層セラミックキャパシタを基準として０．０５〜３重量％であってもよく、金属錯物の金属含量は、全体の積層セラミックキャパシタを基準として０．００１〜０．１重量％であってもよい。
【００６８】
金属錯物の含量が０．０５重量％未満又は０．００１重量％未満であると、印刷時に認識率が低下する恐れがある。一方、金属錯物の含量が３重量％超過又は０．１重量％超過であると、積層セラミックキャパシタの緻密度が低下し、積層セラミックキャパシタの特性が低下する恐れがある。
【００６９】
また、第１及び第２誘電体パターンが第１及び第２誘電体層とは異なる色相を有するようにするために、第１及び第２誘電体パターンに金属錯物を含むか、第１及び第２誘電体層に金属錯物を含むことができる。
【００７０】
但し、第１及び第２誘電体層に金属錯物を含む場合、第１及び第２誘電体層は、内部電極と接する面積が大きくなり、内部電極に影響を及ぼす恐れがあるため、第１及び第２誘電体パターンに金属錯物を含むことがより好ましい。
【００７１】
第１及び第２外部電極は、第３面及び第４面にそれぞれ配置され、第１及び第２内部電極とそれぞれ連結される。また、第１及び第２外部電極は、第１面、第２面、及び側面絶縁層の一部を覆うように延長して形成されることができる。
【００７２】
つまり、本発明の一実施例による積層セラミックキャパシタは、第１及び第２内部電極１２１、１２２が第５面５及び第６面６に露出するように配置することで、マージン部によって発生する段差の問題を解消することができ、第１及び第２内部電極１２１、１２２のうち第１内部電極１２１又は第２内部電極１２２のみが形成された部分と対応する位置である第１及び第２空間１２１'、１２２'に第１及び第２誘電体パターン１３１、１３２を配置することで、第１及び第２内部電極１２１、１２２のうち第１内部電極１２１又は第２内部電極１２２のみが形成された部分によって発生する段差の問題を解消することができる。
【００７３】
また、第１及び第２誘電体パターン１３１、１３２が第１及び第２誘電体層１１１ａ、１１１ｂとは異なる色相を有することで、誘電体パターンを正確な位置に印刷することが容易で、張力の調整による整列の調整も容易になり、第１及び第２誘電体パターンのそれぞれを第１及び第２空間１２１'、１２２'に正確に配置させることができるため、積層セラミックキャパシタの生産性及び信頼性をさらに向上させることができる。
【００７４】
よって、本発明の一実施例による積層セラミックキャパシタは、従来の積層セラミックキャパシタに比べて耐電圧特性、生産性、及び信頼性が著しく向上するようになる。
【００７５】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００７６】
１１０  本体
１１１  誘電体層
１２１、１２２  内部電極
１２１'、１２２'  第１及び第２空間
１３１、１３２  誘電体パターン
１４０  側面絶縁層
１５１、１５２  外部電極
【図１】
2019009442.tif 000003
【図２】
2019009442.tif 000004
【図３】
2019009442.tif 000005
【図４】
2019009442.tif 000006
【図５ａ】
2019009442.tif 000007
【図５ｂ】
2019009442.tif 000008
【図６ａ】
2019009442.tif 000009
【図６ｂ】
2019009442.tif 000010
【図７ａ】
2019009442.tif 000011
【図７ｂ】
2019009442.tif 000012
【図８ａ】
2019009442.tif 000013
【図８ｂ】
2019009442.tif 000014