(57)【要約】【課題】実装基板が反っていても、段差により接続箇所が一平面状になくても、確実に溶接実装可能な金属端子付きの積層セラミック電子部品及びその実装構造を提供する。【解決手段】第１の金属端子は、第１の端面に接続される第１の端子接合部と、第１の端子接合部に接続され、実装面の方向に延びる第１の延長部と、第１の延長部に接続され、第１の端面および第２の端面を結ぶ長さ方向に延びる第１の実装部と、を有する。第２の金属端子は、第２の端面に接続される第２の端子接合部と、第２の端子接合部から実装面の方向に延びる第２の延長部と、第２の延長部に接続され、第１の端面および第２の端面を結ぶ長さ方向に延びる第２の実装部と、を有する。第１の実装部の第１の側面および第２の側面を結ぶ両端側には、実装面側に突出する第１の凸部および第２の凸部が設けられ、第２の実装部は、実装面側に突出する第３の凸部が設けられている。【選択図】図１
2019009359.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層と複数の内部電極層とが交互に積層され、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記積層体の第１の端面に接続される第１の外部電極と、前記積層体の前記第２の端面に接続される第２の外部電極と、を備える電子部品本体と、
前記第１の外部電極に接続される第１の金属端子と、前記第２の外部電極に接続される第２の金属端子と、
を有する積層セラミック電子部品であって、
前記積層体の前記第２の主面が、前記積層セラミック電子部品を実装するべき実装基板の実装面の側に位置し、
前記第１の金属端子は、前記第１の端面に接続される第１の端子接合部と、前記第１の端子接合部に接続され、前記電子部品本体の第２の主面と前記実装基板の前記実装面との間に隙間ができるように前記実装面の方向に延びる第１の延長部と、前記第１の延長部に接続され、前記電子部品本体側とは反対側に延びる第１の実装部と、を有し、
前記第２の金属端子は、前記第２の端面に接続される第２の端子接合部と、前記第２の端子接合部に接続され、前記電子部品本体の第２の主面と前記実装基板の前記実装面との間に隙間ができるように前記実装面の方向に延びる第２の延長部と、前記第２の延長部に接続され、前記電子部品本体側とは反対側に延びる第２の実装部と、を有し、
前記第１の実装部の第１の側面および第２の側面を結ぶ方向に位置する両端側には、前記実装面の側に突出する第１の凸部および第２の凸部と、が配置され、
前記第２の実装部には、前記実装面の側に突出する第３の凸部が配置され、
前記第１、第２および第３の凸部の頂点が、それぞれ前記実装面に接触するように配置されている、積層セラミック電子部品。
【請求項２】
前記第１の凸部、前記第２の凸部および前記第３の凸部は、一直線上に位置しない、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１の凸部および前記第２の凸部の第１の実装部の実装面側からの高さは、０．１ｍｍ以上０．５ｍｍ以下である、請求項１または請求項２に記載の積層セラミック電子部品。
【請求項４】
前記第１の凸部および前記第２の凸部の第１の実装部の実装面側からの高さは、前記第１の凸部と前記第２の凸部との間隔に対して、３％以上１７％以下である、請求項１または請求項２に記載の積層セラミック電子部品。
【請求項５】
前記第１の実装部および前記第２の実装部は、前記電子部品本体とは反対側に折り曲げられている、請求項１ないし請求項４のいずれかに記載の積層セラミック電子部品。
【請求項６】
前記第１の金属端子および前記第２の金属端子の表面が、黒色塗装もしくは酸化処理されていること、を特徴とする、請求項１ないし請求項５のいずれかに記載の積層セラミック電子部品。
【請求項７】
複数のセラミック層と複数の内部電極層とが交互に積層され、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記積層体の第１の端面に接続される第１の外部電極と、前記積層体の前記第２の端面に接続される第２の外部電極と、を備える電子部品本体と、
前記第１の外部電極に接続される第１の金属端子と、前記第２の外部電極に接続される第２の金属端子と、
を有する積層セラミック電子部品であって、
前記積層体の前記第２の主面が、前記積層セラミック電子部品を実装するべき実装基板の実装面の側に位置し、
前記第１の金属端子は、前記第１の端面に接続される第１の端子接合部と、前記第１の端子接合部に接続され、前記電子部品本体の第２の主面と前記実装基板の前記実装面との間に隙間ができるように前記実装面の方向に延びる第１の延長部と、前記第１の延長部に接続され、前記電子部品本体側とは反対側に延びる第１の実装部と、を有し、
前記第２の金属端子は、前記第２の端面に接続される第２の端子接合部と、前記第２の端子接合部に接続され、前記電子部品本体の第２の主面と前記実装基板の前記実装面との間に隙間ができるように前記実装面の方向に延びる第２の延長部と、前記第２の延長部に接続され、前記電子部品本体側とは反対側に延びる第２の実装部と、を有し、
前記第１の実装部の第１の側面および第２の側面を結ぶ方向に位置する両端側には、前記実装面の側に突出する第１の凸部および第２の凸部と、が配置され、
前記第２の実装部には、前記実装面の側に突出する第３の凸部が配置され、
前記第１、第２および第３の凸部の頂点が、それぞれ前記実装基板の前記実装面に接合されている、積層セラミック電子部品の実装構造であって、
前記第１の凸部の位置における前記実装基板の前記実装面とは反対側の第１の凹部から、前記実装基板の前記実装面に溶接接合され、
前記第２の凸部の位置における前記実装基板の前記実装面とは反対側の第２の凹部から、前記実装基板の前記実装面に溶接接合され、
前記第３の凸部の位置における前記実装基板の前記実装面とは反対側の第３の凹部から、前記実装基板の前記実装面に溶接接合されている、積層セラミック電子部品の実装構造。
【請求項８】
前記溶接接合は、前記第１の凹部、前記第２の凹部および前記第３の凹部に対して、それぞれレーザーを照射することによって、レーザー溶接接合されている、請求項７に記載の積層セラミック電子部品の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば、積層セラミックコンデンサ等を含む積層セラミック電子部品及びその実装構造に関する。
【背景技術】
【０００２】
近年、セラミック製のチップ型電子部品である積層セラミックコンデンサが一般に使用されるようになっている。そして、実装基板に積層セラミックコンデンサを直接はんだ実装した場合、実装基板及び電子部品本体は、温度変化が生じたとき、それぞれの熱膨張係数に基づいて膨張または収縮する。しかし、両者の熱膨張係数の差は、たとえば、電子部品本体の損傷又は接合部分の破壊等を招くストレス（応力）の原因となる。
【０００３】
また、実装基板が薄型のガラスエポキシ基板のように撓みやすい場合、実装基板が撓んだときにも、同様のストレスが生じ得る。
さらに、実装基板自体に力が加わった際に基板が撓んで変形することによっても同様のストレスが生じ得る。
【０００４】
これらのストレスが、積層セラミックコンデンサに加わることで、積層セラミックコンデンサにクラックが生じるおそれがあった。この問題を解決するため、積層セラミックコンデンサの外部電極に金属板からなる金属端子部材を取り付けて、電子部品本体を実装基板から浮かした状態にしながら、金属端子を実装基板にはんだ付けすることが提案されている（特許文献１参照）。
【０００５】
このような方法によれば、はんだ付け時の熱は、金属端子を通して電子部品本体に伝わることになるので、電子部品本体に対して、熱衝撃を加わりにくくすることができる。また、温度変化によるストレスや、実装基板の変形が生じたとしても、電子部品本体は金属端子の弾性的変形によって、そのストレスや変形を有利に吸収することができる。
【０００６】
また、はんだ以外の方法で、実装点に接続端子を実装する手段として、溶接（例えば、溶接時間を短縮できる工法として、レーザー溶接）が知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１８９２３２号公報
【特許文献２】特開平１１−１９１４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、高温環境で使われる機器（車載機器）に対して、特許文献１のような金属端子付きの電子部品をはんだで実装基板に実装する場合、金属端子と実装基板とを接合するはんだの溶融による実装基板からの部品の脱落や、溶融しない温度でも長期間高温に晒されることによってはんだが脆弱化し、はんだクラックの形成による等価直列抵抗（ＥＳＲ）の増加や固着強度の低下といった問題が生じる恐れがある。これを回避する手段として、一般的に、より融点が高温のはんだを用いる方法が考えられるけれども、価格や実装性や上記課題に対する性能から、満足するはんだが無いのが現状である。
【０００９】
また、特許文献２のような一般的な溶接実装技術では、接続対象の金属を溶接される箇所に押さえつけ、確実に面接触させた状態で通電させることによって、金属を溶かして接続する必要がある。仮に、この技術を特許文献１のような金属端子付きの電子部品に適用する場合、実装される金属端子部材の接続端子部材を確実に実装基板の実装面に面接触させて行う必要があるため、接続に時間がかかるという問題があった。
【００１０】
また、特許文献２のように、レーザー溶接の場合においても、特許文献１にあるような金属端子付きの電子部品に適用する場合、実装される金属端子部材の接続端子部材を確実に実装基板の実装面に面接触していることが必須条件となる。このとき、実装基板の反りや電子部品のコプラナリティー（部品の平坦度（金属端子の場合、左右の金属端子の実装面のズレ））の問題で、溶接しようとする箇所が確実に接触している状況を達成することは困難で、それが溶接不良の原因となることが考えられる。
【００１１】
また、金属光沢をもった金属端子部材はレーザーエネルギーを反射してしまい、効率的な溶接ができないという問題も考えられる。
なお、別の方法で電子部品を押さえつけながらレーザー溶接する方法も考えられるが、非接触で得られるレーザー溶接のスピードを活かすことができなくなってしまう。
【００１２】
それゆえに、本発明の主たる目的は、金属端子付きの積層セラミック電子部品において、実装基板が反っていても、段差により接続箇所が一平面状になくても、また電子部品側のコプラナリティーが低くても、確実に溶接実装可能な積層セラミック電子部品及びその実装構造を提供することである。
【課題を解決するための手段】
【００１３】
本発明に係る積層セラミック電子部品は、複数のセラミック層と複数の内部電極層とが交互に積層され、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、積層体の第１の端面に接続される第１の外部電極と、積層体の第２の端面に接続される第２の外部電極と、を備える電子部品本体と、第１の外部電極に接続される第１の金属端子と、第２の外部電極に接続される第２の金属端子と、を有する積層セラミック電子部品であって、積層体の第２の主面が、積層セラミック電子部品を実装するべき実装基板の実装面の側に位置し、第１の金属端子は、第１の端面に接続される第１の端子接合部と、第１の端子接合部に接続され、電子部品本体の第２の主面と実装基板の実装面との間に隙間ができるように実装面の方向に延びる第１の延長部と、第１の延長部に接続され、電子部品本体側とは反対側に延びる第１の実装部と、を有し、第２の金属端子は、第２の端面に接続される第２の端子接合部と、第２の端子接合部に接続され、電子部品本体の第２の主面と実装基板の実装面との間に隙間ができるように実装面の方向に延びる第２の延長部と、第２の延長部に接続され、電子部品本体側とは反対側に延びる第２の実装部と、を有し、第１の実装部の第１の側面および第２の側面を結ぶ方向に位置する両端側には、実装面の側に突出する第１の凸部および第２の凸部と、が配置され、第２の実装部には、実装面の側に突出する第３の凸部が配置され、第１、第２および第３の凸部の頂点が、それぞれ実装面に接触するように配置されている、積層セラミック電子部品である。
【００１４】
本発明に係る積層セラミック電子部品は、第１の凸部および第２の凸部の第１の実装部の実装面側からの高さが、０．１ｍｍ以上０．５ｍｍ以下であることが好ましい。
【００１５】
また、本発明に係る積層セラミック電子部品は、第１の凸部および第２の凸部の第１の実装部の実装面側からの高さが、第１の凸部と第２の凸部との間隔に対して、３％以上１７％以下であることが好ましい。
【００１６】
さらに、本発明に係る積層セラミック電子部品は、第１の実装部および第２の実装部が、電子部品本体とは反対側に折り曲げられていることが好ましい。
【００１７】
また、本発明に係る積層セラミック電子部品は、第１の金属端子および第２の金属端子の表面が、黒色塗装もしくは酸化処理されていることが好ましい。
【００１８】
本発明に係る積層セラミック電子部品の実装構造は、複数のセラミック層と複数の内部電極層とが交互に積層され、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、積層体の第１の端面に接続される第１の外部電極と、積層体の第２の端面に接続される第２の外部電極と、を備える電子部品本体と、第１の外部電極に接続される第１の金属端子と、第２の外部電極に接続される第２の金属端子と、を有する積層セラミック電子部品であって、積層体の第２の主面が、積層セラミック電子部品を実装するべき実装基板の実装面の側に位置し、第１の金属端子は、第１の端面に接続される第１の端子接合部と、第１の端子接合部に接続され、電子部品本体の第２の主面と実装基板の実装面との間に隙間ができるように実装面の方向に延びる第１の延長部と、第１の延長部に接続され、電子部品本体側とは反対側に延びる第１の実装部と、を有し、第２の金属端子は、第２の端面に接続される第２の端子接合部と、第２の端子接合部に接続され、電子部品本体の第２の主面と実装基板の実装面との間に隙間ができるように実装面の方向に延びる第２の延長部と、第２の延長部に接続され、電子部品本体側とは反対側に延びる第２の実装部と、を有し、第１の実装部の第１の側面および第２の側面を結ぶ方向に位置する両端側には、実装面の側に突出する第１の凸部および第２の凸部と、が配置され、第２の実装部には、実装面の側に突出する第３の凸部が配置され、第１、第２および第３の凸部の頂点が、それぞれ実装基板の実装面に接合されている、積層セラミック電子部品の実装構造であって、第１の凸部の位置における実装基板の実装面とは反対側の第１の凹部から、実装基板の実装面に溶接接合され、第２の凸部の位置における実装基板の実装面とは反対側の第２の凹部から、実装基板の実装面に溶接接合され、第３の凸部の位置における実装基板の実装面とは反対側の第３の凹部から、実装基板の実装面に溶接接合されている、積層セラミック電子部品の実装構造である。
【００１９】
また、本発明に係る積層セラミック電子部品の実装構造は、溶接接合が、第１の凹部、第２の凹部および第３の凹部に対して、それぞれレーザーを照射することによって、レーザー溶接接合されていることが好ましい。
【発明の効果】
【００２０】
この発明によれば、金属端子付きの積層セラミック電子部品において、実装基板が反っていても、段差により接続箇所が一平面状になくても、また電子部品側のコプラナリティーが低くても、確実に溶接実装可能な積層セラミック電子部品及びその実装構造が得られる。
【００２１】
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態にかかる積層セラミック電子部品の一例を示す外観斜視図である。
【図２】この発明の実施の形態にかかる積層セラミック電子部品を示す図１の平面図である。
【図３】この発明の実施の形態にかかる積層セラミック電子部品を示す図２のＩＩＩ−ＩＩＩ線における断面図である。
【図４】この発明の実施の形態にかかる積層セラミック電子部品を示す図２のＩＶ−ＩＶ線における断面図である。
【図５】この発明の実施の形態にかかる積層セラミック電子部品を示す図２のＶ−Ｖ線における断面図である。
【図６】この発明の実施の形態にかかる積層セラミック電子部品が備える金属端子を示す外観斜視図であり、（ａ）は第１の金属端子であり、（ｂ）は第２の金属端子である。
【図７】この発明の実施の形態にかかる積層セラミック電子部品の実装構造の状態を示す概略構成図である。
【発明を実施するための形態】
【００２３】
１．積層セラミック電子部品
この発明の実施の形態にかかる積層セラミック電子部品について説明する。図１は、この発明の第１の実施の形態にかかる積層セラミック電子部品の一例を示す外観斜視図である。図２は、この発明の実施の形態にかかる積層セラミック電子部品を示す図１の平面図である。図３は、この発明の実施の形態にかかる積層セラミック電子部品を示す図２のＩＩＩ−ＩＩＩ線における断面図であり、図４は、この発明の実施の形態にかかる積層セラミック電子部品を示す図２のＩＶ−ＩＶ線における断面図である。図５は、この発明の実施の形態にかかる積層セラミック電子部品を示す図２のＶ−Ｖ線における断面図である。図６は、この発明の実施の形態にかかる積層セラミック電子部品が備える金属端子を示す外観斜視図であり、（ａ）は第１の金属端子であり、（ｂ）は第２の金属端子である。図７は、この発明の実施の形態にかかる積層セラミック電子部品の実装構造の状態を示す概略構成図である。
【００２４】
図１ないし図５に示すように、積層セラミック電子部品１０は、たとえば、電子部品本体１２と、２つの金属端子からなる第１の金属端子４０ａおよび第２の金属端子４０ｂとにより構成される。電子部品本体１２と第１の金属端子４０ａとは、第１の接合材６０ａを介して接続される。電子部品本体１２と第２の金属端子４０ｂとは、第２の接合材６０ｂを介して接続される。
【００２５】
また、電子部品本体１２は、直方体状の積層体１４を含む。
【００２６】
積層体１４は、積層された複数のセラミック層１６と複数の内部電極層１８とを有する。さらに、積層体１４は、積層方向ｘに相対する第１の主面１４ａおよび第２の主面１４ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１４ｃおよび第２の側面１４ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１４ｅおよび第２の端面１４ｆとを有する。この積層体１４には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。
また、第１の主面１４ａおよび第２の主面１４ｂ、並びに、第１の側面１４ｃおよび第２の側面１４ｄ、並びに、第１の端面１４ｅおよび第２の端面１４ｆの一部または全部に凹凸などが形成されていてもよい。
また、積層体１４の第２の主面１４ｂは、積層セラミック電子部品１０を実装するべき実装基板の実装面の側に位置する。
【００２７】
セラミック層１６は、複数のセラミック層１６から構成される外層部１６ａと単層もしくは複数のセラミック層１６から構成される内層部１６ｂとを含む。外層部１６ａは、積層体１４の第１の主面１４ａ側および第２の主面１４ｂ側に位置し、第１の主面１４ａと最も第１の主面１４ａに近い内部電極層１８との間に位置するセラミック層１６、および第２の主面１４ｂと最も第２の主面１４ｂに近い内部電極層１８との間に位置するセラミック層１６である。そして、両外層部１６ａに挟まれた領域が内層部１６ｂである。
【００２８】
セラミック層１６は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する電子部品本体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、またはＮｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。
【００２９】
なお、積層体１４に、圧電体セラミックを用いた場合、電子部品本体は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１４に、半導体セラミックを用いた場合、電子部品本体は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１４に、磁性体セラミックを用いた場合、電子部品本体は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１８は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
【００３０】
焼成後のセラミック層１６の厚みは、０．５μｍ以上８０μｍ以下であることが好ましい。
【００３１】
図２ないし図５に示すように、積層体１４は、複数の内部電極層１８として、たとえば略矩形状の複数の第１の内部電極層１８ａおよび複数の第２の内部電極層１８ｂを有する。複数の第１の内部電極層１８ａおよび複数の第２の内部電極層１８ｂは、積層体１４の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極層１８ａおよび第２の内部電極層１８ｂの各電極面は、第１の金属端子４０ａおよび第２の金属端子４０ｂが延びる方向と垂直に配置されており、実装面に対しては平行になるように配置される。
【００３２】
第１の内部電極層１８ａの一端側には、積層体１４の第１の端面１４ｅに引き出された第１の引出電極部２０ａを有する。第２の内部電極層１８ｂの一端側には、積層体１４の第２の端面１４ｆに引き出された第２の引出電極部２０ｂを有する。具体的には、第１の内部電極層１８ａの一端側の第１の引出電極部２０ａは、積層体１４の第１の端面１４ｅに露出している。また、第２の内部電極層１８ｂの一端側の第２の引出電極部２０ｂは、積層体１４の第２の端面１４ｆに露出している。
なお、内部電極層１８は、実装面に対して平行になるように配置されてもよく、垂直になるように配置されてもよい。
【００３３】
積層体１４は、セラミック層１６の内層部１６ｂにおいて、第１の内部電極層１８ａと第２の内部電極層１８ｂとが対向する対向電極部２２ａを含む。また、積層体１４は、対向電極部２２ａの幅方向ｙの一端と第１の側面１４ｃとの間および対向電極部２２ａの幅方向ｙの他端と第２の側面１４ｄとの間に形成される積層体１４の側部（以下、「Ｗギャップ」という。）２２ｂを含む。さらに、積層体１４は、第１の内部電極層１８ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１４ｆとの間および第２の内部電極層１８ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１４ｅとの間に形成される積層体１４の端部（以下、「Ｌギャップ」という。）２２ｃを含む。
【００３４】
内部電極層１８は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ−Ｐｄ合金などの合金を含有している。内部電極層１８は、さらにセラミック層１６に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極層１８の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
【００３５】
積層体１４の第１の端面１４ｅ側および第２の端面１４ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１４の第１の端面１４ｅの表面に配置され、第１の端面１４ｅから延伸して第１の主面１４ａ、第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１８ａの第１の引出電極２０ａと電気的に接続される。もっとも、第１の外部電極２４ａは、積層体１４の第１の端面１４ｅの表面上にのみ配置されていてもよい。
第２の外部電極２４ｂは、積層体１４の第２の端面１４ｆの表面に配置され、第２の端面１４ｆから延伸して第１の主面１４ａ、第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１８ｂの第２の引出電極２０ｂと電気的に接続される。もっとも、第２の外部電極２４ａは、積層体１４の第２の端面１４ｆの表面上にのみ配置されていてもよい。
【００３６】
積層体１４内においては、各対向電極部２２ａで第１の内部電極層１８ａと第２の内部電極層１８ｂとがセラミック層１６を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１８ａが接続された第１の外部電極２４ａと第２の内部電極層１８ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができる。したがって、このような構造の電子部品本体はコンデンサ素子として機能する。
【００３７】
第１の外部電極２４ａは、図２および図３に示すように、積層体１４側から順に、第１の下地電極層２８ａと第１の下地電極層２８ａの表面に配置された第１のめっき層３０ａとを有する。同様に、第２の外部電極２４ｂは、積層体１４側から順に、第２の下地電極層２８ｂと第２の下地電極層２８ｂの表面に配置された第２のめっき層３０ｂとを有する。
【００３８】
第１の下地電極層２８ａは、積層体１４の第１の端面１４ｅの表面に配置され、第１の端面１４ｅから延伸して第１の主面１４ａ、第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄのそれぞれの一部分を覆うように形成される。もっとも、第１の下地電極層２８ａは、積層体１４の第１の端面１４ｅの表面上にのみ配置されていてもよい。
また、第２の下地電極層２８ｂは、積層体１４の第２の端面１４ｆの表面に配置され、第２の端面１４ｆから延伸して第１の主面１４ａ、第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄのそれぞれの一部分を覆うように形成される。もっとも、第２の下地電極層２８ｂは、積層体１４の第２の端面１４ｆの表面上にのみ配置されていてもよい。
【００３９】
第１の下地電極層２８ａおよび第２の下地電極層２８ｂ（以下、単に下地電極層ともいう）は、それぞれ、焼付け層や薄膜層などから選ばれる少なくとも１つを含むが、ここでは焼付け層で形成された第１の下地電極層２８ａおよび第２の下地電極層２８ｂについて説明する。
焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、ＰｄまたはＡｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、焼付け層のガラスとしては、Ｓｉ、Ｐｄ、Ｌｉ、Ｎａ、Ｋ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１４に塗布して焼き付けたものであり、セラミック層１６および内部電極層１８と同時に焼成したものでもよく、セラミック層１６および内部電極層１８を焼成した後に焼き付けたものでもよい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上２００μｍ以下であることが好ましい。
【００４０】
焼付け層の表面に、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。なお、樹脂層は、焼付け層を形成せずに積層体１４上に直接形成してもよい。また、樹脂層は、複数層であってもよい。樹脂層のうちの最も厚い部分の厚みは、２０μｍ以上１５０μｍ以下であることが好ましい。
また、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【００４１】
第１のめっき層３０ａは、第１の下地電極層２８ａを覆うように配置される。具体的には、第１のめっき層３０ａは、第１の下地電極層２８ａの表面の第１の端面１４ｅに配置され、第１の下地電極層２８ａの表面の第１の主面１４ａおよび第２の主面１４ｂならびに第１の側面１４ｃおよび第２の側面１４ｄにも至るように設けられていることが好ましい。なお、第１の下地電極層２８ａが、積層体１４の第１の端面１４ｅの表面上にのみ配置される場合には、第１のめっき層３０ａは、第１の下地電極層２６ａの表面のみを覆うように設けられていればよい。
同様に、第２のめっき層３０ｂは、第２の下地電極層２８ｂを覆うように配置される。具体的には、第２のめっき層３０ｂは、第２の下地電極層２８ｂの表面の第２の端面１４ｆに配置され、第２の下地電極層２８ｂの表面の第１の主面１４ａおよび第２の主面１４ｂならびに第１の側面１４ｃおよび第２の側面１４ｄにも至るように設けられていることが好ましい。なお、第２の下地電極層２８ｂが、積層体１４の第２の端面１４ｆの表面上にのみ配置される場合には、第２のめっき層３０ｂは、第２の下地電極層２８ｂの表面のみを覆うように設けられていればよい。
【００４２】
また、第１のめっき層３０ａおよび第２のめっき層３０ｂ（以下、単にめっき層ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１種の金属または当該金属を含む合金が用いられる。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層の表面を覆うように設けられることで、下地電極層が第１の金属端子４０ａおよび第２の金属端子４０ｂを接合する際のはんだによって侵食されることを防止するために用いられる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサを実装する際に、実装に用いられるはんだの濡れ性を向上させ、容易に実装することができる。
【００４３】
めっき層一層あたりの厚みは、１μｍ以上２０μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。さらに、めっき層は、単位体積あたりの金属割合が９９体積％以上であることが好ましい。
【００４４】
次に、第１の下地電極層２８ａおよび第２の下地電極層２８ｂがめっき電極からなる場合について説明する。第１の下地電極層２８ａは、第１の内部電極層１８ａと直接接続されるめっき層から構成され、積層体１４の第１の端面１４ｅの表面に直接に配置され、第１の端面１４ｅから延伸して第１の主面１４ａ、第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄのそれぞれの一部分を覆うように形成される。
また、第２の下地電極層２８ｂは、第２の内部電極層１８ｂと直接接続されるめっき層から構成され、積層体１４の第２の端面１４ｆの表面に直接に配置され、第２の端面１４ｆから延伸して第１の主面１４ａ、第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄのそれぞれの一部分を覆うように形成される。
ただし、第１の下地電極層２８ａおよび第２の下地電極層２８ｂがめっき層から構成されるためには、前処理として積層体１４上に触媒が設けられる。
【００４５】
めっき層からなる第１の下地電極層２８ａは、前記第１のめっき層３０ａにて覆うことが好ましい。同様に、めっき層からなる第２の下地電極層２８ｂは、前記第２のめっき層３０ｂにて覆うことが好ましい。
【００４６】
第１の下地電極層２８ａおよび第２の下地電極層２８ｂ、並びに、第１のめっき層３０ａおよび第２のめっき層３０ｂは、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ、Ｚｎから選ばれる１種の金属または当該金属を含む合金のめっきを含むことが好ましい。
たとえば、内部電極層１８としてＮｉを用いた場合、第１の下地電極層２８ａおよび第２の下地電極層２８ｂとしては、Ｎｉと接合性のよいＣｕを用いることが好ましい。
また、第１のめっき層３０ａおよび第２のめっき層３０ｂとしては、はんだ濡れ性のよいＳｎやＡｕを用いることが好ましく、第１の下地電極層２８ａおよび第２の下地電極層２８ｂとしては、はんだバリア性能を有するＮｉを用いることが好ましい。
【００４７】
第１のめっき層３０ａおよび第２のめっき層３０ｂは必要に応じて形成されるものであり、第１の外部電極２４ａは第１の下地電極層２８ａのみから構成され、第２の外部電極２４ｂは第２の下地電極層２８ｂのみから構成されたものであってもよい。また、第１のめっき層３０ａおよび第２のめっき層３０ｂを、第１の外部電極２４ａおよび第２の外部電極２４ｂの最外層として設けてもよく、第１のめっき層３０ａまたは第２のめっき層３０ｂ上に他のめっき層を設けてもよい。
【００４８】
めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。さらに、めっき層は、単位体積あたりの金属割合が９９体積％以上であることが好ましい。めっき層からなる第１の下地電極層２８ａおよび第２の下地電極層２８ｂ、並びに、第１のめっき層３０ａおよび第２のめっき層３０ｂは、厚み方向に沿って粒成長したものであり、柱状である。
【００４９】
また、めっき層は、第１の下地電極層２８ａおよび第２の下地電極層２８ｂを設けずに積層体１４の表面に直接配置されていてもよい。積層体１４の表面に直接配置される場合、めっき層は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
【００５０】
金属端子は、第１の金属端子４０ａおよび第２の金属端子４０ｂを含む。
金属端子は、積層セラミック電子部品１０を、実装基板に実装するために設けられる。
【００５１】
第１の金属端子４０ａは、たとえば、板状のリードフレームが用いられる。この板状のリードフレームにより形成される第１の金属端子４０ａは、第１の外部電極２４ａと接続される一方主面、一方主面と対向する他方主面および一方主面と他方主面との間の厚みを形成する周囲面を有する。そして、この板状のリードフレームにより形成される第１の金属端子４０ａは、断面の形状がＬ字形状に形成されていることが好ましい。
また、第２の金属端子４０ｂも同様に、たとえば、板状のリードフレームが用いられる。この板状のリードフレームにより形成される第２の金属端子４０ｂは、第２の外部電極２４ｂと接続される一方主面、一方主面と対向する他方主面および一方主面と他方主面との間の厚みを形成する周囲面を有する。そして、この板状のリードフレームにより形成される第２の金属端子４０ｂは、断面の形状がＬ字形状に形成されていることが好ましい。
このように、第１の金属端子４０ａおよび第２の金属端子４０ｂの断面の形状がＬ字形状に形成されると、積層セラミック電子部品１０を実装基板に実装したとき、実装基板のたわみに対する耐性を向上させることができる。
【００５２】
第１の金属端子４０ａは、電子部品本体１２の第１の外部電極２４ａに第１の接合材６０ａを介して接続される。
第２の金属端子４０ｂは、電子部品本体１２の第２の外部電極２４ｂに第２の接合材６０ｂを介して接続される。
【００５３】
第１の金属端子４０ａは、積層体１４の第１の端面１４ｅに接続される第１の端子接合部４２と、第１の端子接合部４２に接続され実装面の方向に電子部品本体１２の第２の主面１４ｂと実装面との間に隙間ができるように延びる第１の延長部４４と、第１の延長部４４に接続され、第１の延長部４４から第１の端面１４ｅおよび第２の端面１４ｆ同士を結んだ方向に延びる第１の実装部４６と、を有する。
第２の金属端子４０ｂは、積層体１４の第２の端面１４ｆに接続される第２の端子接合部５２と、第２の端子接合部５２に接続され実装面の方向に電子部品本体１２の第２の主面１４ｂと実装面との間に隙間ができるように延びる第２の延長部５４と、第２の延長部５４に接続され、第２の延長部５４から第１の端面１４ｅおよび第２の端面１４ｆ同士を結んだ方向に延びる第２の実装部５６と、を有する。
【００５４】
第１の金属端子４０ａの第１の端子接合部４２は、積層体１４の第１の端面１４ｅ側の第１の外部電極２４ａに第１の接合材６０ａを介して接続される部分であり、電子部品本体１２の第１の端面１４ｅ側の幅方向ｙの大きさと同等の大きさの矩形板状に形成される。なお、第１の金属端子４０ａの第１の端子接合部４２には、切り欠きなどが設けられていてもよい。
第２の金属端子４０ｂの第２の端子接合部５２は、積層体１４の第２の端面１４ｆ側の第２の外部電極２４ｂに第２の接合材６０ｂを介して接続される部分であり、電子部品本体１２の第２の端面１４ｅ側の幅方向ｙの大きさと同等の大きさの矩形板状で形成される。なお、第２の金属端子４０ｂの第２の端子接合部５２には、切り欠きなどが設けられていてもよい。
【００５５】
第１の金属端子４０ａの第１の端子接合部４２において、電子部品本体１２の第１の側面１４ｃと対向するように延びるリブ部が設けられ、第１の金属端子４０ａの第１の端子接合部４２において、電子部品本体１２の第２の側面１４ｄと対向するように延びるリブ部が設けられていてもよい。
第２の金属端子４０ｂの第２の端子接合部５２において、電子部品本体１２の第１の側面１４ｃと対向するように延びるリブ部が設けられ、第２の金属端子４０ｂの第２の端子接合部において、電子部品本体１２の第２の側面１４ｄと対向するように延びるリブ部が設けられていてもよい。
このように、リブ部を設けることにより、第１の金属端子４０ａの第１の端子接合部４２の剛性を向上させることができ、同様に、第２の金属端子４０ｂの第２の端子接合部５２の剛性を向上させることができ、たとえば、積層セラミック電子部品１０の長さ方向ｚから荷重が加わった際に、各端子接合部の変形を抑制することができる。
また、第１の外部電極２４ａと第１の金属端子４０ａの第１の端子接合部４２との接合面積を増やすことができ、同様に、第２の外部電極２４ｂと第２の金属端子４０ｂの第２の端子接合部５２との接合面積を増やすことができるため、接合はずれを抑制することができる。
【００５６】
第１の金属端子４０ａの第１の延長部４４の一方端側は、第１の端子接合部４２の他方端側に接続され、実装面の方向に電子部品本体１２の第２の主面１４ｂと実装基板の実装面との間に隙間を形成するために延びる部分である。すなわち、第１の金属端子４０ａの第１の延長部４４は、積層セラミック電子部品１０の電子部品本体１２を、積層セラミック電子部品１０を実装する実装基板から浮かせるためのものである。
第２の金属端子４０ｂの第２の延長部５４の一方端側は、第２の端子接合部５２の他方端側に接続され、実装面の方向に電子部品本体１２の第２の主面１４ｂと実装基板の実装面との間に隙間を形成するために延びる部分である。すなわち、第２の金属端子４０ｂの第２の延長部５４は、積層セラミック電子部品１０の電子部品本体１２を、積層セラミック電子部品１０を実装する実装基板から浮かせるためのものである。
第１の金属端子４０ａの第１の延長部４４および第２の金属端子４０ｂの第２の延長部５４を設けることにより、第１の金属端子４０ａおよび第２の金属端子４０ｂの弾性変形によって交流電圧が加わることで、セラミック層１６に生じる機械的歪みを吸収することができ、その振動が外部電極２４を介して実装基板に伝達されることを抑えて、その結果、雑音の発生を減少することができる。
【００５７】
第１の金属端子４０ａの第１の延長部４４は、たとえば、長方形板状をしており、第１の端子接合部４２の他方端側から実装面の方向に積層体１４の第２の主面１４ｂと直交する高さ方向に延び、第１の端子接合部４２と一平面状に形成されている。このとき、第１の延長部４４の幅方向ｙの大きさは、端子接合部の幅方向ｙの大きさと同じ幅で形成されてもよいし、第１の延長部４４の幅方向ｙの大きさが狭い幅もしくは広い幅で形成されてもよい。
第２の金属端子４０ｂの第２の延長部５４は、たとえば、長方形板状をしており、第２の端子接合部５２の他方端側から実装面の方向に積層体１４の第２の主面１４ｂと直交する高さ方向に延び、第２の端子接合部５２と一平面状に形成されている。このとき、第２の延長部５４の幅方向ｙの大きさは、端子接合部の幅方向ｙの大きさと同じ幅で形成されてもよいし、第２の延長部５４の幅方向ｙの大きさが狭い幅もしくは広い幅で形成されてもよい。
【００５８】
第１の金属端子４０ａの第１の実装部４６の一方端側は、第１の金属端子４０ａの第１の延長部４６の他方端側に接続され、第１の実装部４６は、第１の延長部４６から第１の端面１４ｅおよび第２の端面１４ｆ同士を結んだ方向でかつ電子部品本体１２側とは反対側に延びる部分である。
第２の金属端子４０ｂの第２の実装部５６の一方端側は、第２の金属端子４０ｂの第２の延長部５４の他方端側に接続され、第２の実装部５６は、第２の延長部５４から第１の端面１４ｅおよび第２の端面１４ｆ同士を結んだ方向でかつ電子部品本体１２側とは反対側に延びる部分である。
【００５９】
第１の金属端子４０ａの第１の実装部４６は、第１の金属端子４０ａの第１の延長部４４の他方端側から第２の主面１４ｂに平行する長さ方向ｚに延びて、第１の金属端子４０ａの第１の延長部４４と直角になるように折り曲げられていることが好ましい。
第２の金属端子４０ｂの第２の実装部５６は、第２の金属端子４０ｂの第２の延長部５４の他方端側から第２の主面１４ｂに平行する長さ方向ｚに延びて、第２の金属端子４０ｂの第２の延長部５４と直角になるように折り曲げられていることが好ましい。
【００６０】
第１の実装部４６および第２の実装部５６は、本実施の形態の場合、電子部品本体１２とは反対側に延びているけれども、逆に、電子部品本体１２側に延びていてもよい。ただし、電子部品本体１２側とは反対側に延びている場合、これにより、実装基板への溶接実装を容易に行うことができるため好ましい。
【００６１】
第１の金属端子４０ａの第１の実装部４６の長さ方向ｚ（積層体の両端面を結ぶ方向）の長さは、第１の金属端子４０ａの第１の延長部４４の積層方向ｘ（積層体の両主面を結ぶ方向）の長さよりも長く形成されてもよい。また、第１の金属端子４０ａの第１の延長部４４と第１の金属端子４０ａの第１の実装部４６とが交わる角部は、丸みがつけられていてもよい。
第２の金属端子４０ｂの第２の実装部５６の長さ方向ｚ（積層体の両端面を結ぶ方向）の長さは、第２の金属端子４０ｂの第２の延長部５４の積層方向ｘ（積層体の両主面を結ぶ方向）の長さよりも長く形成されてもよい。また、第２の金属端子４０ｂの第２の延長部５４と第２の金属端子４０ｂの第２の実装部５６とが交わる角部は、丸みがつけられていてもよい。
【００６２】
第１の実装部４６の形状は、平面視が略矩形状であり、第１の側面１４ｃおよび第２の側面１４ｄを結ぶ方向の第１の実装部４６の一方端側には、十分に押し潰されて円形にされ、実装基板の実装面の側に突出する第１の凸部４８ａが設けられ、第１の実装部４６の他方端側には、十分に押し潰されて円形にされ、実装基板の実装面の側に突出する第２の凸部５０ａが設けられる。第１の凸部４８ａにおける第１の凸部４８ａにおける実装基板の実装面側とは反対側の凹部は、第１の凹部４８ｂとされる。第２の凸部５０ａにおける実装基板の実装面側とは反対側の凹部は、第２の凹部５０ｂとされる。
第２の実装部５６の形状は、平面視が略矩形状である。第２の実装部５６には、十分に押し潰されて円形にされ、実装基板の実装面の側に突出する第３の凸部５８ａが設けられる。第３の凸部５８ａは、第２の実装部５６の中央部に設けられることが好ましい。第３の凸部５８ａにおける実装基板の実装面側とは反対側の凹部は、第３の凹部５８ｂとされる。
【００６３】
第１の凸部４８ａ、第２の凸部５０ａおよび第３の凸部５０ａの実装基板の実装面の側に突出する頂点は、それぞれ実装基板の実装面に接触するように配置される。このとき、第１の凸部４８ａ、第２の凸部５０ａおよび第３の凸部５８ａは、一直線上に位置しないように配置される。本発明では、このような構成とすることで、実装基板の実装面に３箇所で、点接触または面積の小さい面で面接触する構成とすることができる。これにより、実装基板が反っていても、段差により接続箇所が一平面状になくても、確実に３箇所で接触する状態を実現することができ、確実に溶接実装を行うことが可能となる。
【００６４】
また、第１の金属端子４０ａの第１の実装部４６と第２の金属端子４０ｂの第２の実装部５６とは、実装基板との接触面積が小さくなるため、第１の凸部４８ａにおける実装基板の実装面とは反対側の第１の凹部４８ｂ、第２の凸部５０ａにおける実装基板の実装面とは反対側の第２の凹部５０ｂ、および、第３の凸部５８ａにおける実装基板の実装面とは反対側の第３の凹部５８ｂに対してレーザー照射するだけで溶接することが可能になるため、溶接時間も短くすることができる。
【００６５】
第１の凸部４８ａ、第２の凸部５０ａおよび第３の凸部５８ａは角張っていても良いし、丸みをおびていてもよい。
【００６６】
本発明に係る積層セラミック電子部品１０は、第１の凸部４８ａ、第２の凸部５０ａおよび第３の凸部５８ａのそれぞれの高さｈは、第１の実装部４６および第２の実装部５６の底面から、０．１ｍｍ以上０．５ｍｍ以下であることが好ましい。または、第１の凸部４８ａ、第２の凸部５０ａおよび第３の凸部５８ａのそれぞれの高さｈは、第１の凸部４８ａと第２の凸部５０ａとの幅方向ｙの間隔に対して、３％以上１７％以下であることが好ましい。これにより、第１の実装部４６および第２の実装部５６と、実装基板の実装面との間の距離が適度に確保されて、レーザーエネルギーを効率的に吸収でき、本発明の効果をより効果的にすることができる。
【００６７】
第１の凸部４８ａと第２の凸部５０ａとの幅方向ｙの間隔は、積層セラミック電子部品１０の幅方向ｙの寸法（Ｗ寸法）に対して、４０％以上であり、第１の実装部４６の幅方向ｙの大きさから、第１の凸部４８ａあるいは第２の凸部５０ａの直径の大きさを差し引いた長さ以下であることが好ましい。
【００６８】
第１の凸部４８ａまたは第２の凸部５０ａは、積層体１４の第１の主面１４ａまたは第２の主面１４ｂ内における重心から、電子部品本体１２の長さ方向ｚの寸法（Ｌ寸法）に対して、３５％以上離れた位置にあり、第３の凸部５８ａは、該重心に対して第２の端面１４ｆ側の長さ方向ｚで、電子部品本体１２の長さ方向ｚの寸法（Ｌ寸法）に対して３５％以上の位置であり、かつ、第２の実装部５６における幅方向ｙの位置が、幅方向ｙに沿った第１の凸部４８ａおよび第２の凸部５０ａの間であることが好ましい。
【００６９】
また、第１の金属端子４０ａおよび第２の金属端子４０ｂの表面は、黒色塗装や酸化処理されていることが好ましい。これにより、レーザーエネルギーの吸収効率を高めることができ、レーザー溶接を短時間で容易に行うことができる。
【００７０】
なお、第１の端子接合部４２および第２の端子接合部５２には、切り欠きや穴などが形成されてもよい。切り欠きが形成される場合、第１の端子接合部４２および第２の端子接合部５６の幅方向ｙの中央部において、第１の端子接合部４２および第２の端子接合部５６のそれぞれの上端側から高さ方向に所定の幅で設けられる。また、穴が形成される場合は、第１の端子接合部４２および第２の端子接合部５６の略中央部に形成される。
【００７１】
第１の金属端子４０ａおよび第２の金属端子４０ｂは、端子本体と端子本体の表面に形成されるめっき膜とを有する。
【００７２】
端子本体は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、端子本体は、ＮｉまたはＦｅ、Ｃｕ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。具体的には、たとえば、端子本体の母材の金属をＦｅ−４２Ｎｉ合金やＳＵＳ、Ｆｅ−１８Ｃｒ合金やＣｕ−８Ｓｎ合金とすることができる。第１の金属端子４０ａおよび第２の金属端子４０ｂの端子本体の厚みは、約０．０５ｍｍ以上０．５ｍｍ以下であることが好ましい。
【００７３】
めっき膜は、例えば、下層めっき膜と上層めっき膜とを有する。
下層めっき膜は、端子本体の表面に形成されており、上層めっき膜は、下層めっき膜の表面に形成されている。なお、下層めっき膜および上層めっき膜のそれぞれは、複数のめっき層により構成されていてもよい。
【００７４】
さらに、めっき膜は、少なくとも第１の金属端子４０ａの第１の延長部４４および第１の実装部４６の周囲面４９、並びに、第２の延長部５４および第２の実装部５６の周囲面５１においては形成されていなくてもよい。これにより、積層セラミック電子部品１０を実装基板にはんだを用いて実装する際に、はんだの第１の金属端子４０ａおよび第２の金属端子４０ｂへの濡れ上がりを抑制することができる。そのため、電子部品本体１２と第１の金属端子４０ａおよび第２の金属端子４０ｂとの間（浮き部分）にはんだが濡れ上がることを抑制することができるため、浮き部分にはんだが充填されることを防止することができる。よって、浮き部分の空間を十分に確保することができる。従って、第１の金属端子４０ａの第１の延長部４４および第２の金属端子４０ｂの第２の延長部５４が弾性変形し易くなるため、交流電圧が加わることでセラミック層１６に生じる機械的歪みをより吸収することができる。これにより、このとき生じる振動が、外部電極２４を介して実装基板に伝達することを抑制することができる。従って、第１の金属端子４０ａおよび第２の金属端子４０ｂを備えることで、より安定してアコースティックノイズ（鳴き）の発生を抑制することができる。なお、第１の金属端子４０ａおよび第２の金属端子４０ｂの全周囲面においてめっき膜が形成されていなくても良い。
【００７５】
第１の金属端子４０ａの第１の延長部４４および第１の実装部４６、並びに、第２の金属端子４０ｂの第２の延長部５４および第２の実装部５６、または、第１の金属端子４０ａおよび第２の金属端子４０ｂの全周囲面のめっき膜を除去する場合、機械による除去（切削、研磨）方法、または、レーザートリミングによる除去方法、または、めっき剥離剤（たとえば水酸化ナトリウム）による除去方法、または、第１の金属端子４０ａおよび第２の金属端子４０ｂのめっき膜形成前に、レジスト膜でめっきを形成しない部分を覆い、第１の金属端子４０ａおよび第２の金属端子４０ｂにめっき膜を形成した後にレジスト膜を除去する方法が考えられる。
【００７６】
下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。下層めっき膜を、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、外部電極２４の耐熱性を向上させることができる。下層めっき膜の厚みは０．２μｍ以上５．０μｍ以下程度であることが好ましい。
【００７７】
上層めっき膜は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、上層めっき膜は、ＳｎまたはＳｎを主成分として含む合金からなる。上層めっき膜をＳｎまたはＳｎを主成分として含む合金により形成することにより、第１の金属端子４０ａおよび第２の金属端子４０ｂと外部電極２４とのはんだ付き性を向上させることができる。上層めっき膜の厚みは、１．０μｍ以上２０μｍ以下程度であることが好ましい。
【００７８】
また、端子本体及び下層めっき膜のそれぞれを、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、外部電極２４の耐熱性を向上させることができる。
【００７９】
第１の接合材６０ａは、第１の外部電極２４ａと第１の金属端子４０ａの第１の端子接合部４２とを接合するために用いられる。第１の接合材６０ａは、第１の金属端子４０ａの第１の端子接合部４２と、第１の端子接合部４２に対向する第１の外部電極２４ａ（端面１４ｅ上の第１の外部電極２４ａ）との間に存する。
【００８０】
第２の接合材６０ｂは、第２の外部電極２４ｂと第２の金属端子４０ｂの第２の端子接合部５２とを接合するために用いられる。第２の接合材６０ｂは、第２の金属端子４０ｂの第２の端子接合部５２と、第２の端子接合部５２に対向する第２の外部電極２４ｂ（端面１４ｆ上の第２の外部電極２４ｂ）との間に存在する。
【００８１】
第１の接合材６０ａおよび第２の接合材６０ｂは、たとえば、はんだや導電性接着剤などを用いることができる。
はんだを用いる場合、例えば、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｂｉ系などのＬＦはんだを用いることが好ましい。Ｓｎ−Ｓｂ系はんだの場合は、Ｓｂの含有率が約５％以上１５％以下であることが好ましい。
導電性接着剤を用いる場合、エポキシ樹脂などの熱硬化性樹脂にＡｇなどからなる金属フィラーが添加された接合剤を用いることが好ましい。
【００８２】
積層セラミック電子部品１０の長さ方向ｚの寸法をＬ寸法とし、積層セラミック電子部品１０の積層方向ｘの寸法をＴ寸法とし、積層セラミック電子部品１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミック電子部品１０の寸法は、長さ方向ｚのＬ寸法が１．８ｍｍ以上３５．０ｍｍ以下、幅方向ｙのＷ寸法が１．０ｍｍ以上４０．０ｍｍ以下、積層方向ｘのＴ寸法が０．６ｍｍ以上４．０ｍｍ以下である。
【００８３】
次に、本発明にかかる積層セラミック電子部品１０の実装構造について説明する。
【００８４】
図７に示すように、実装基板７０に積層セラミック電子部品１０を実装する。具体的には、積層セラミック電子部品１０は、実装基板７０の実装面上に載置され、第１の金属端子４０ａの第１の実装部４６の第１の凸部４８ａおよび第２の凸部５０ａ、並びに、第２の金属端子４０ｂの第３の実装部５６の第３の凸部５８ａにおいて、実装基板７０と溶接接合されている。
【００８５】
溶接接合は、レーザーＬによる溶接により接合されていることが好ましい。すなわち、第１の凸部４８ａの位置における実装基板７０の実装面とは反対側の第１の凹部４８ｂ、第２の凸部５０ａの位置における実装基板７０の実装面とは反対側の第２の凹部５０ｂ、および、第３の凸部５８ａの位置における実装基板７０の実装面とは反対側の第３の凹部５８ｂに対してレーザーＬを照射して溶接実装が行われる。
【００８６】
この実施の形態にかかる積層セラミック電子部品１０によれば、第１の実装部４６の第１の凸部４８ａおよび第２の凸部５０ａ、並びに第３の実装部５６の第３の凸部５８ａが形成されているため、実装基板７０の実装面に３箇所で、点接触または面積の小さい面で面接触する構成とすることができる。これにより、実装基板７０が反っていても、段差により接続箇所が一平面状になくても、確実に３箇所で実装基板７０に接触する状態を実現することができ、確実にレーザー溶接実装を行うことが可能となる。
【００８７】
また、この実施の形態にかかる積層セラミック電子部品１０の実装構造によれば、第１の金属端子４０ａの第１の実装部４６の第１の凸部４８ａおよび第２の凸部５０ａ、並びに、第２の金属端子４０ｂの第２の実装部５６の第３の凸部５８ａの頂点が、実装基板７０のそれぞれの実装面と接触するように配置されているため、接触面積が小さく、かつ、第１の凹部４８ｂ、第２の凹部５０ｂおよび第３の凹部５８ｂの面積の小さい部分を狙ってレーザーＬを照射して溶接実装が行えるため、容易に短時間で溶接実装を行うことができる。
【００８８】
２．積層セラミック電子部品の製造方法
次に、以上の構成からなる積層セラミック電子部品の製造方法の一実施の形態について、積層セラミック電子部品１０を例にして説明する。
【００８９】
まず、セラミックグリーンシート、内部電極層１８を形成するための内部電極用導電性ペーストおよび外部電極２４を形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００９０】
そして、セラミックグリーンシート上に、たとえば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極パターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷やグラビア印刷などの公知の方法により印刷することができる。
【００９１】
次に、内部電極パターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、積層体シートが作製される。続いて、この積層体シートは、静水圧プレスなどの手段により積層方向ｘに圧着させて、積層体ブロックを作製する。
【００９２】
その後、積層体ブロックが所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、バレル研磨などにより生の積層体の角部や稜部に丸みをつけてもよい。続いて、切り出された生の積層体チップが焼成され、積層体１４が生成される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。
【００９３】
次に、外部電極２４の焼付け層を形成するために、たとえば、積層体１４の表面に第１の端面１４ｅから露出している第１の内部電極層１８ａの第１の引出電極部２０ａの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられ、また、同様に、外部電極２４の焼付け層を形成するために、たとえば、積層体１４の第２の端面１４ｆから露出している第２の内部電極層１８ｂの第２の引出電極部２０ｂの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられ、焼付け層が形成される。このとき、焼き付け温度は、７００℃以上９００℃以下であることが好ましい。なお、必要に応じて、焼付け層の表面に１層以上のめっき層が形成され、外部電極２４が形成され、電子部品本体１２が製造される。
【００９４】
また、外部電極２４として、焼付け層を形成する代わりに、積層体１４の表面の第１の端面１４ｅ側の部分にめっき処理を施し、第１の端面１４ｅから露出している第１の内部電極層１８ａの第１の引出電極部２０ａの露出部分に下地めっき膜を形成し、同様に、また、積層体１４の表面の第２の端面１４ｆ側の部分にめっき処理を施し、第２の端面１４ｆから露出している第２の内部電極層１８ｂの第２の引出電極部２０ｂの露出部分に下地めっき膜を形成してもよい。
【００９５】
めっき処理は、電解めっき又は無電解めっきのどちらを採用してもよいけれども、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。従って、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
【００９６】
なお、積層体１４の第１の主面１４ａおよび第２の主面１４ｂの表面に外部電極２４の一部の導体を形成する場合は、予め最外層のセラミックグリーンシート上に表面導体パターンを印刷して、積層体１４と同時焼成してもよく、あるいは、焼成後の積層体１４の第１の主面１４ａおよび第２の主面１４ｂに表面導体を印刷してから焼き付けてもよい。さらに、必要に応じて、下地めっき膜の表面に上層めっき層を形成する。
こうして、積層体１４の第１の端面１４ｅおよび第２の端面１４ｆに直接にめっき電極が形成される。
【００９７】
続いて、本発明にかかる積層セラミック電子部品の製造方法における金属端子の取り付け工程について、説明する。
【００９８】
まず、第１の金属端子４０ａおよび第２の金属端子４０ｂが準備される。
次に、電子部品本体１２の第１の端面１４ｅの第１の外部電極２４ａの表面、または、準備された第１の金属端子４０ａの第１の端子接合部４２の表面に、第１の接合材（はんだ）６０ａを塗布する。その後、電子部品本体１２の第１の外部電極２４ａと第１の金属端子４０ａの第１の端子接合部４２とを接合させた状態でリフローすることによって、電子部品本体１２の第１の外部電極２４ａに第１の金属端子４０ａが取り付けられる。同様に、電子部品本体１２の第２の端面１４ｆの第２の外部電極２４ｂの表面、または、準備された第２の金属端子４０ｂの第２の端子接合部５２の表面に、第２の接合材（はんだ）６０ｂを塗布する。その後、電子部品本体１２の第２の外部電極２４ｂと第２の金属端子４０Ｂの端子接合部５２とを接合させた状態でリフローすることによって、電子部品本体１２の第２の外部電極２４ｂに第２の金属端子４０ｂが取り付けられる。
【００９９】
上述のようにして、図１に示す積層セラミック電子部品１０が製造される。
【０１００】
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。また、電子部品本体のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。また、電子部品本体１２は、第１の内部電極層１８ａおよび第２の内部電極層１８ｂが、実装面に対して、平行になるような向きで配置されていてもよく、垂直になるような向きで配置されていてもよい。
【０１０１】
また、本実施の形態にかかる積層セラミック電子部品１０では、電子部品本体１２は、１つだけ含まれているが、これに限るものではなく、電子部品本体１２は、２段以上積み重ねられていてもよい。
【符号の説明】
【０１０２】
１０  積層セラミック電子部品
１２  電子部品本体
１４  積層体
１６  セラミック層
１６ａ  外層部
１６ｂ  内層部
１８  内部電極層
１８ａ  第１の内部電極層
１８ｂ  第２の内部電極層
２０ａ  第１の引出電極部
２０ｂ  第２の引出電極部
２２ａ  対向電極部
２２ｂ  側部（Ｗギャップ）
２２ｃ  端部（Ｌギャップ）
２４  外部電極
２４ａ  第１の外部電極
２４ｂ  第２の外部電極
２８ａ  第１の下地電極層
２８ｂ  第２の下地電極層
３０ａ  第１のめっき層
３０ｂ  第２のめっき層
４０ａ  第１の金属端子
４０ｂ  第２の金属端子
４２  第１の端子接合部
４４  第１の延長部
４６  第１の実装部
４８ａ  第１の凸部
４８ｂ  第１の凹部
５０ａ  第２の凸部
５０ｂ  第２の凹部
５２  第２の端子接合部
５４  第２の延長部
５６  第２の実装部
５６ａ  第３の凸部
５６ｂ  第３の凹部
６０ａ  第１の接合材
６０ｂ  第２の接合材
７０  実装基板
ｘ  積層方向
ｙ  幅方向
ｚ  長さ方向
【図１】
2019009359.tif 000003
【図２】
2019009359.tif 000004
【図３】
2019009359.tif 000005
【図４】
2019009359.tif 000006
【図５】
2019009359.tif 000007
【図６】
2019009359.tif 000008
【図７】
2019009359.tif 000009