(57)【要約】【課題】本発明は、互いに並列接続されたスイッチＳＷＡ〜ＳＷＤで発生するスイッチング損失を低減できるスイッチの駆動回路４０を提供する。【解決手段】駆動回路４０は、第１，第２ドライブＩＣ５０，６０を備えている。第１ドライブＩＣ５０は、ゲートに電荷を供給するための第１Ａ端子Ｔ１Ａと、ゲートから電荷を放出させるための第１Ｂ端子Ｔ１Ｂとを有している。第２ドライブＩＣ６０は、第２Ａ端子Ｔ２Ａ及び第２Ｂ端子Ｔ２Ｂを有している。各ドライブＩＣ５０，６０のうち第１ドライブＩＣ５０の第１Ｂ端子Ｔ１Ｂに、各スイッチＳＷＡ〜ＳＷＤ全てのゲートが電気的に接続されている。【選択図】      図２
2019153846.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列接続された複数のスイッチ（ＳＷＡ〜ＳＷＤ）を駆動するスイッチの駆動回路（４０）において、
前記スイッチのゲートに電荷を供給するための端子として機能し得る充電用端子（Ｔ１Ａ，Ｔ２Ａ）、及び前記スイッチのゲートから電荷を放出させるための端子として機能し得る放電用端子（Ｔ１Ｂ，Ｔ２Ｂ）を有する複数のドライブＩＣ（５０，６０）を備え、
複数の前記ドライブＩＣのうちいずれか１つのドライブＩＣの前記充電用端子及び前記放電用端子の少なくとも一方に、複数の前記スイッチ全てのゲートが電気的に接続されているスイッチの駆動回路。
【請求項２】
複数の前記ドライブＩＣのうちいずれか１つである充電用ＩＣ（５０）の前記充電用端子（Ｔ１Ａ）に、複数の前記スイッチ全てのゲートが電気的に接続されている請求項１に記載のスイッチの駆動回路。
【請求項３】
複数の前記スイッチのうち前記各ドライブＩＣの駆動対象として割り振られたスイッチのそれぞれを対象スイッチとする場合、前記対象スイッチのゲートと該対象スイッチを駆動対象とする前記ドライブＩＣの前記放電用端子とを電気的に接続する放電経路と、
複数の前記スイッチそれぞれのゲートと前記充電用ＩＣの前記充電用端子とを電気的に接続する充電経路と、
前記充電経路に設けられ、アノードが前記充電用端子側を向き、カソードが前記スイッチのゲート側を向くダイオード（７２，７３）と、
前記各対象スイッチのオフ状態への切替タイミングを互いにずらすように前記各対象スイッチのゲートから前記放電経路を介して電荷を放出させる駆動制御部（５７、６７）と、を備える請求項２に記載のスイッチの駆動回路。
【請求項４】
複数の前記ドライブＩＣのうちいずれか１つである放電用ＩＣ（５０）の前記放電用端子（Ｔ１Ｂ）に、複数の前記スイッチ全てのゲートが電気的に接続されている請求項１に記載のスイッチの駆動回路。
【請求項５】
複数の前記スイッチのうち前記各ドライブＩＣの駆動対象として割り振られたスイッチのそれぞれを対象スイッチとする場合、前記対象スイッチのゲートと該対象スイッチを駆動対象とする前記ドライブＩＣの前記充電用端子とを電気的に接続する充電経路と、
複数の前記スイッチそれぞれのゲートと前記放電用ＩＣの前記放電用端子とを電気的に接続する放電経路と、
前記放電経路に設けられ、アノードが前記スイッチのゲート側を向き、カソードが前記放電用端子側を向くダイオード（７０，７１）と、
前記各対象スイッチのオン状態への切替タイミングを互いにずらすように前記各対象スイッチのゲートに前記充電経路を介して電荷を供給する駆動制御部（５７，６７）と、を備える請求項４に記載のスイッチの駆動回路。
【請求項６】
複数の前記ドライブＩＣのうちいずれか１つである充電用ＩＣ（５０）の前記充電用端子（Ｔ１Ａ）に複数の前記スイッチ全てのゲートが電気的に接続され、複数の前記ドライブＩＣのうち前記充電用ＩＣ以外のいずれか１つである放電用ＩＣ（６０）の前記放電用端子（Ｔ２Ｂ）に複数の前記スイッチ全てのゲートが電気的に接続されている請求項１に記載のスイッチの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに並列接続された複数のスイッチを駆動するスイッチの駆動回路に関する。
【背景技術】
【０００２】
この種の駆動回路としては、特許文献１に記載されているように、互いに並列接続された２つのスイッチそれぞれに対応して個別に設けられたドライブＩＣを備えるものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−５５２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
並列接続された各スイッチのオン状態への切替タイミング及びオフ状態への切替タイミングのうち少なくとも一方のタイミングを同期させる場合、特許文献１に記載された駆動回路では、各スイッチの切替タイミングが大きくずれ得る。その結果、並列接続されたスイッチで発生するスイッチング損失が増加する懸念がある。
【０００５】
本発明は、スイッチング損失を低減できるスイッチの駆動回路を提供することを主たる目的とする。
【課題を解決するための手段】
【０００６】
本発明は、互いに並列接続された複数のスイッチを駆動するスイッチの駆動回路において、前記スイッチのゲートに電荷を供給するための端子として機能し得る充電用端子、及び前記スイッチのゲートから電荷を放出させるための端子として機能し得る放電用端子を有する複数のドライブＩＣを備え、複数の前記ドライブＩＣのうちいずれか１つのドライブＩＣの前記充電用端子及び前記放電用端子の少なくとも一方に、複数の前記スイッチ全てのゲートが電気的に接続されている。
【０００７】
本発明では、複数のドライブＩＣのうちいずれか１つのドライブＩＣの充電用端子及び放電用端子の少なくとも一方に、互いに並列接続された各スイッチ全てのゲートが電気的に接続されている。共通のドライブＩＣの充電用端子に各スイッチ全てのゲートが電気的に接続されている場合、各スイッチのオン状態への切替タイミングのずれを抑制できる。一方、共通のドライブＩＣの放電用端子に各スイッチ全てのゲートが電気的に接続されている場合、各スイッチのオフ状態への切替タイミングのずれを抑制できる。これにより、互いに並列接続されたスイッチで発生するスイッチング損失を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る回転電機の制御システムの全体構成図。
【図２】駆動回路を示す図。
【図３】第１駆動制御部の処理手順を示すフローチャート。
【図４】第２駆動制御部の処理手順を示すフローチャート。
【図５】電流アンバランスに起因したスイッチング損失の増加を説明するための図。
【図６】第２実施形態に係る駆動回路を示す図。
【図７】各スイッチの駆動態様の推移を示すタイムチャート。
【図８】第３実施形態に係る駆動回路を示す図。
【図９】第２駆動制御部の処理手順を示すフローチャート。
【図１０】第３実施形態の変形例に係る各スイッチの駆動態様の推移を示すタイムチャート。
【図１１】第４実施形態に係る駆動回路を示す図。
【図１２】第５実施形態に係る駆動回路を示す図。
【図１３】第１駆動制御部の処理手順を示すフローチャート。
【図１４】第６実施形態に係る駆動回路を示す図。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。
【００１０】
図１に示すように、制御システムは、回転電機１０と、インバータ２０と、直流電源としての蓄電池２１と、制御装置３０とを備えている。本実施形態において、制御システムは車両に搭載されている。回転電機１０は、星形結線された３相の巻線１１を備えている。回転電機１０のロータは、車両の駆動輪と動力伝達が可能なように接続されている。回転電機１０は、例えば同期機である。
【００１１】
回転電機１０は、インバータ２０を介して蓄電池２１に接続されている。蓄電池２１及びインバータ２０の間には、平滑コンデンサ２２が設けられている。インバータ２０は、Ｕ，Ｖ，Ｗ相それぞれについて、上，下アームスイッチの直列接続体を備えている。本実施形態では、上，下アームそれぞれが、第１，第２，第３，第４スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤの並列接続体で構成されている。第１，第２，第３，第４スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤには、第１，第２，第３，第４フリーホイールダイオードＤＡ，ＤＢ，ＤＣ，ＤＤが逆並列に接続されている。上アームにおいて、各スイッチＳＷＡ〜ＳＷＤの高電位側端子には、平滑コンデンサ２２の第１端が接続され、下アームにおいて、各スイッチＳＷＡ〜ＳＷＤの低電位側端子には、平滑コンデンサ２２の第２端が接続されている。上アームの各スイッチＳＷＡ〜ＳＷＤの低電位側端子と下アームの各スイッチＳＷＡ〜ＳＷＤの高電位側端子との接続点には、回転電機１０の巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。本実施形態において、各スイッチＳＷＡ〜ＳＷＤは、ＳｉデバイスのＩＧＢＴが用いられている。このため、各スイッチＳＷＡ〜ＳＷＤの高電位側端子はコレクタであり、低電位側端子はエミッタである。
【００１２】
制御装置３０は、回転電機１０の制御量をその指令値に制御すべく、インバータ２０を操作する。制御量は、例えばトルクである。制御装置３０は、デッドタイムを挟みつつインバータ２０の上，下アームのスイッチを交互にオン状態とすべく、上，下アームそれぞれに対応する駆動回路４０に対して駆動信号を出力する。駆動信号は、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。
【００１３】
続いて、図２を用いて、駆動回路４０の構成について説明する。
【００１４】
駆動回路４０は、第１ドライブＩＣ５０及び第２ドライブＩＣ６０を備えている。第１〜第４スイッチＳＷＡ〜ＳＷＤのうち、第１，第２スイッチＳＷＡ，ＳＷＢが第１ドライブＩＣ５０の駆動対象として割り振られており、第３，第４スイッチＳＷＣ，ＳＷＤが第２ドライブＩＣ６０の駆動対象として割り振られている。本実施形態では、第１ドライブＩＣ５０が放電用ＩＣに相当する。
【００１５】
第１ドライブＩＣ５０は、第１充電スイッチ５１及び第１放電スイッチ５２を備えている。本実施形態において、第１充電スイッチ５１はＰチャネルＭＯＳＦＥＴであり、第１放電スイッチ５２はＮチャネルＭＯＳＦＥＴである。第１充電スイッチ５１のソースには、第１定電圧電源５３が接続され、第１充電スイッチ５１のドレインには、第１ドライブＩＣ５０の第１Ａ端子Ｔ１Ａが接続されている。第１Ａ端子Ｔ１Ａは、充電用端子に相当する。
【００１６】
駆動回路４０は、第１Ａ経路Ｌ１Ａ、第１Ｂ経路Ｌ１Ｂ及び第１Ｃ経路Ｌ１Ｃを備えている。第１Ａ経路Ｌ１Ａは、第１Ａ端子Ｔ１Ａと第１スイッチＳＷＡのゲートとを接続している。第１Ａ経路Ｌ１Ａには、第１Ａ端子Ｔ１Ａ側から順に、第１充電抵抗体５４と、第１Ａ抵抗体５５Ａとが設けられている。第１Ａ経路Ｌ１Ａにおいて第１充電抵抗体５４と第１Ａ抵抗体５５Ａとの間には、第１Ｂ経路Ｌ１Ｂを介して第２スイッチＳＷＢのゲートが接続されている。第１Ｂ経路Ｌ１Ｂには、第１Ｂ抵抗体５５Ｂが設けられている。本実施形態において、第１Ａ抵抗体５５Ａの抵抗値は、第１Ｂ抵抗体５５Ｂの抵抗値と同じ値に設定されている。
【００１７】
第１Ａ経路Ｌ１Ａにおいて第１Ｂ経路Ｌ１Ｂとの接続点と第１充電抵抗体５４との間には、第１Ｃ経路Ｌ１Ｃを介して第１ドライブＩＣ５０の第１Ｂ端子Ｔ１Ｂが接続されている。第１Ｂ端子Ｔ１Ｂは、放電用端子に相当する。第１Ｃ経路Ｌ１Ｃには、第１放電抵抗体５６が設けられている。第１Ｂ端子Ｔ１Ｂには、第１放電スイッチ５２のドレインが接続され、第１放電スイッチ５２のソースには、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。
【００１８】
なお、第１Ａ端子Ｔ１Ａから第１Ａ経路Ｌ１Ａを介して第１スイッチＳＷＡのゲートに至るまでの電気経路が第１スイッチＳＷＡの充電経路に相当し、第１Ａ端子Ｔ１Ａから第１Ａ経路Ｌ１Ａ及び第１Ｂ経路Ｌ１Ｂを介して第２スイッチＳＷＢのゲートに至るまでの電気経路が第２スイッチＳＷＢの充電経路に相当する。第１スイッチＳＷＡのゲートから第１Ａ経路Ｌ１Ａ及び第１Ｃ経路Ｌ１Ｃを介して第１Ｂ端子Ｔ１Ｂに至るまでの電気経路が第１スイッチＳＷＡの放電経路に相当する。第２スイッチＳＷＢのゲートから第１Ｂ経路Ｌ１Ｂ、第１Ａ経路Ｌ１Ａ及び第１Ｃ経路Ｌ１Ｃを介して第１Ｂ端子Ｔ１Ｂに至るまでの電気経路が第２スイッチＳＷＢの放電経路に相当する。第１Ｃ経路Ｌ１Ｃにおいて第３経路Ｌ３との接続点よりも第１Ｂ端子Ｔ１Ｂ側は、第１，第２スイッチＳＷＡ，ＳＷＢに対応する共通の放電経路となる。
【００１９】
第２ドライブＩＣ６０は、第２充電スイッチ６１及び第２放電スイッチ６２を備えている。本実施形態において、第２充電スイッチ６１はＰチャネルＭＯＳＦＥＴであり、第２放電スイッチ６２はＮチャネルＭＯＳＦＥＴである。第２充電スイッチ６１のソースには、第２定電圧電源６３が接続され、第２充電スイッチ６１のドレインには、第２ドライブＩＣ６０の第２Ａ端子Ｔ２Ａが接続されている。第２Ａ端子Ｔ２Ａは、充電用端子に相当する。
【００２０】
駆動回路４０は、第２Ａ経路Ｌ２Ａ及び第２Ｂ経路Ｌ２Ｂを備えている。第２Ａ経路Ｌ２Ａは、第２Ａ端子Ｔ２Ａと第３スイッチＳＷＣのゲートとを接続している。第２Ａ経路Ｌ２Ａには、第２Ａ端子Ｔ２Ａ側から順に、第２充電抵抗体６４と、第２Ａ抵抗体６５Ａとが設けられている。第２Ａ経路Ｌ２Ａにおいて第２充電抵抗体６４と第２Ａ抵抗体６５Ａとの間には、第２Ｂ経路Ｌ２Ｂを介して第４スイッチＳＷＤのゲートが接続されている。第２Ｂ経路Ｌ２Ｂには、第２Ｂ抵抗体６５Ｂが設けられている。本実施形態において、第２Ａ抵抗体６５Ａの抵抗値は、第２Ｂ抵抗体６５Ｂの抵抗値と同じ値に設定されている。
【００２１】
第２ドライブＩＣ６０の第２Ｂ端子Ｔ２Ｂには、第２放電スイッチ６２のドレインが接続されている。第２Ｂ端子Ｔ２Ｂは、放電用端子に相当する。第２放電スイッチ６２のソースと第２Ｂ端子Ｔ２Ｂとには、第３，第４スイッチＳＷＣ，ＳＷＤのエミッタが接続されている。このため、本実施形態において、第２Ｂ端子Ｔ２Ｂは、ゲートから電荷を放出させるための端子として機能していない。
【００２２】
駆動回路４０は、第３経路Ｌ３、第１ダイオード７０及び第２ダイオード７１を備えている。第１ダイオード７０は、第１Ｃ経路において第１放電抵抗体５６よりも第１Ａ経路Ｌ１Ａ側に設けられている。第１ダイオード７０は、アノードが第１Ａ経路Ｌ１Ａ側を向き、カソードが第１放電抵抗体５６側を向いている。第３経路Ｌ３は、第２Ａ経路Ｌ２Ａにおいて第２Ｂ経路Ｌ２Ｂとの接続点と第２充電抵抗体６４との間と、第１Ｃ経路において第１放電抵抗体５６と第１ダイオード７０との間とを接続している。第２ダイオード７１は、第３経路Ｌ３に設けられている。第２ダイオード７１は、アノードが第２Ａ経路Ｌ２Ａ側を向き、カソードが第１Ｃ経路Ｌ１Ｃ側を向いている。
【００２３】
なお、第２Ａ端子Ｔ２Ａから第２Ａ経路Ｌ２Ａを介して第３スイッチＳＷＣのゲートに至るまでの電気経路が第３スイッチＳＷＣの充電経路に相当し、第２Ａ端子Ｔ２Ａから第２Ａ経路Ｌ２Ａ及び第２Ｂ経路Ｌ２Ｂを介して第４スイッチＳＷＤのゲートに至るまでの電気経路が第４スイッチＳＷＤの充電経路に相当する。第３スイッチＳＷＣのゲートから第２Ａ経路Ｌ２Ａ、第３経路Ｌ３及び第１Ｃ経路Ｌ１Ｃを介して第１Ｂ端子Ｔ１Ｂに至るまでの電気経路が第３スイッチＳＷＣの放電経路に相当する。第４スイッチＳＷＤのゲートから第２Ｂ経路Ｌ２Ｂ、第２Ａ経路Ｌ２Ａ、第３経路Ｌ３及び第１Ｃ経路Ｌ１Ｃを介して第１Ｂ端子Ｔ１Ｂに至るまでの電気経路が第４スイッチＳＷＤの放電経路に相当する。
【００２４】
第１ドライブＩＣ５０は第１駆動制御部５７を備え、第２ドライブＩＣ６０は、第２駆動制御部６７を備えている。本実施形態では、第１〜第４スイッチＳＷＡ〜ＳＷＤのオン状態への切替タイミング及びオフ状態への切替タイミングを同期させるようにしている。このため、本実施形態では、第１駆動制御部５７及び第２駆動制御部６７には、制御装置３０により生成された共通の駆動信号が入力されることとする。なお、各駆動制御部５７，６７及び制御装置３０が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
【００２５】
図３に、第１駆動制御部５７により実行される処理の手順を示す。この処理は、例えば所定の制御周期毎に繰り返し実行される。
【００２６】
ステップＳ１０では、制御装置３０から出力された第１，第２スイッチＳＷＡ，ＳＷＢに対する駆動信号を取得する。そして、取得した駆動信号がオン指令であるか否かを判定する。
【００２７】
ステップＳ１０においてオン指令であると判定した場合には、ステップＳ１１に進み、第１充電スイッチ５１をオン操作し、第１放電スイッチ５２をオフ操作する。これにより、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が閾値電圧Ｖｔｈ以上となる。その結果、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態からオン状態に切り替えられる。
【００２８】
本実施形態では、第３経路Ｌ３に第２ダイオード７１が設けられている。このため、第１〜第４スイッチＳＷＡ〜ＳＷＤのオン状態への切替タイミングを同期させようとする場合において、第１定電圧電源５３から第３，第４スイッチＳＷＣ，ＳＷＤのゲートに充電電流が供給されることを防止でき、第１充電スイッチ５１に流れるドレイン電流を低減できる。その結果、第１充電スイッチ５１の信頼性の低下を抑制できる。
【００２９】
一方、ステップＳ１０において否定判定した場合には、駆動信号がオフ指令であると判定し、ステップＳ１２に進む。ステップＳ１２では、第１放電スイッチ５２をオン操作し、第１充電スイッチ５１をオフ操作する。これにより、第１〜第４スイッチＳＷＡ〜ＳＷＤのゲート電圧が閾値電圧Ｖｔｈ未満となる。その結果、第１〜第４スイッチＳＷＡ〜ＳＷＤがオン状態からオフ状態に切り替えられる。
【００３０】
図４に、第２駆動制御部６７により実行される処理の手順を示す。この処理は、例えば所定の制御周期毎に繰り返し実行される。
【００３１】
ステップＳ２０では、制御装置３０から出力された第３，第４スイッチＳＷＣ，ＳＷＤに対する駆動信号を取得する。そして、取得した駆動信号がオン指令であるか否かを判定する。
【００３２】
ステップＳ２０においてオン指令であると判定した場合には、ステップＳ２１に進み、第２充電スイッチ６１をオン操作し、第２放電スイッチ６２をオフ操作する。これにより、第３，第４スイッチＳＷＣ，ＳＷＤのゲート電圧が閾値電圧Ｖｔｈ以上となり、第３，第４スイッチＳＷＣ，ＳＷＤがオフ状態からオン状態に切り替えられる。
【００３３】
本実施形態では、第１Ｃ経路Ｌ１Ｃに第１ダイオード７０が設けられている。このため、第２定電圧電源６３から第１，第２スイッチＳＷＡ，ＳＷＢのゲートに充電電流が供給されることを防止でき、第２充電スイッチ６１に流れるドレイン電流を低減できる。その結果、第２充電スイッチ６１の信頼性の低下を抑制できる。
【００３４】
一方、ステップＳ２０において否定判定した場合には、駆動信号がオフ指令であると判定し、ステップＳ２２に進む。ステップＳ２２では、第２放電スイッチ６２及び第２充電スイッチ６１をオフ操作する。
【００３５】
続いて、本実施形態の効果を比較例と対比しつつ説明する。比較例とは、第１，第２スイッチＳＷＡ，ＳＷＢが第１ドライブＩＣ５０により駆動され、第３，第４スイッチＳＷＣ，ＳＷＤが第２ドライブＩＣ６０により駆動される構成である。
【００３６】
図５を用いて、比較例について説明する。図５（ａ）は第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧の推移を示し、図５（ｂ）は第３，第４スイッチＳＷＣ，ＳＷＤのゲート電圧の推移を示す。図５（ｃ）は、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流Ｉｃｅ１及び第３，第４スイッチＳＷＣ，ＳＷＤに流れるコレクタ電流Ｉｃｅ２の推移を示す。
【００３７】
比較例では、第１〜第４スイッチＳＷＡ〜ＳＷＤを同期させてオフさせようとしている。しかしながら、第１，第２スイッチＳＷＡ，ＳＷＢの組と第３，第４スイッチＳＷＣ，ＳＷＤの組とで別のドライブＩＣが用いられているため、第３，第４スイッチＳＷＣ，ＳＷＤがオフ状態に切り替えられる時刻ｔ１の後の時刻ｔ２において、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられる。その結果、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流Ｉｃｅ１は、一時的に増加した後に減少し始める。これにより、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流Ｉｃｅ１と第３，第４スイッチＳＷＣ，ＳＷＤに流れるコレクタ電流Ｉｃｅ２とが大きくずれる現象である電流アンバランスが発生し、スイッチング損失が増加してしまう。図５には、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流Ｉｃｅ１と第３，第４スイッチＳＷＣ，ＳＷＤに流れるコレクタ電流Ｉｃｅ２とのずれ量をハッチングにて示した。
【００３８】
これに対し本実施形態では、第１〜第４スイッチＳＷＡ〜ＳＷＤを共通の第１ドライブＩＣ５０でオフ状態に切り替える。このため、第１〜第４スイッチＳＷＡ〜ＳＷＤのオフ状態への切替タイミングのずれを抑制でき、第１〜第４スイッチＳＷＡ〜ＳＷＤのターンオフ時に発生するスイッチング損失を低減することができる。
【００３９】
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図６に示すように、第２ドライブＩＣ６０の駆動対象が第３スイッチＳＷＣのみとされている。第３スイッチＳＷＣは、ＳｉＣデバイスのＮチャネルＭＯＳＦＥＴである。図６において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００４０】
本実施形態において、第１，第２スイッチＳＷＡ，ＳＷＢに流通可能なコレクタ電流の定格値（定格電流）は、第３スイッチＳＷＣに流通可能なドレイン電流の定格値（定格電流）よりも大きい。また、第１，第２スイッチＳＷＡ，ＳＷＢの電流耐量は、第３スイッチＳＷＣの電流耐量よりも大きい。電流耐量とは、定格電流よりも大きい値であり、スイッチの故障を招くことなく一時的にスイッチに流せる電流の最大値のことである。
【００４１】
第１駆動制御部５７及び第２駆動制御部６７は、図７に示すように、第１〜第４スイッチＳＷＡ〜ＳＷＤのオフ状態への切替タイミング（ｔ３）を同期させる。また、第２駆動制御部６７は、第３スイッチＳＷＣのオン状態への切替タイミング（ｔ２）を、第１，第２スイッチＳＷＡ，ＳＷＢのオン状態への切替タイミング（ｔ１）よりも遅らせる。ここで、第３スイッチＳＷＣのオン状態への切替タイミングと、第１，第２スイッチＳＷＡ，ＳＷＢのオン状態への切替タイミングとを個別に設定できるのは、第１ダイオード７０及び第２ダイオード７１が設けられているためである。つまり、第１，第２スイッチＳＷＡ，ＳＷＢをオン状態に切り替えるために第１充電スイッチ５１をオン操作したとしても、第２ダイオード７１により、第１定電圧電源５３から第３スイッチＳＷＣのゲートに充電電流は供給されない。また、第３スイッチＳＷＣをオン状態に切り替えるために第２充電スイッチ６１をオン操作したとしても、第１ダイオード７０により、第２定電圧電源６３から第１，第２スイッチＳＷＡ，ＳＷＢのゲートに充電電流は供給されない。
【００４２】
ここで、第１，第２スイッチＳＷＡ，ＳＷＢを最初にオン状態に切り替えた後に第３スイッチＳＷＣをオン状態に切り替えるのは、スイッチの信頼性の低下を抑制しつつ、インバータ２０の上下アーム短絡の発生を検知するためである。つまり、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えてから第３スイッチＳＷＣがオン状態に切り替えられるまでの期間に上下アーム短絡の発生を検知できるとする。この場合、第１，第２スイッチＳＷＡ，ＳＷＢに一時的に大きな電流が流れるものの、第１，第２スイッチＳＷＡ，ＳＷＢの電流耐量は、第３スイッチＳＷＣの電流耐量よりも大きい。このため、第１，第２スイッチＳＷＡ，ＳＷＢの信頼性の低下を抑制しつつ、上下アーム短絡の発生を検知できる。
【００４３】
＜第２実施形態の変形例＞
第３スイッチＳＷＣをオン状態に切り替えた後に第１，第２スイッチＳＷＡ，ＳＷＢをオン状態に切り替えてもよい。第３スイッチＳＷＣのスイッチング速度が、第１，第２スイッチＳＷＡ，ＳＷＢのスイッチング速度よりも高くされている場合、第１〜第３スイッチＳＷＡ〜ＳＷＣのターンオン時に発生するスイッチング損失を低減することができる。なお、スイッチング速度とは、例えば、ターンオン時を例に説明すると、スイッチのゲート電圧が０から上昇し始めてから、ゲート電圧が閾値電圧Ｖｔｈに到達するまでに要する時間のことである。
【００４４】
＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、充電用ＩＣとしての第１ドライブＩＣ５０により、第１〜第４スイッチＳＷＡ〜ＳＷＤをオン状態に切り替える。図８において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００４５】
駆動回路４０は、第１Ａ経路Ｍ１Ａ、第１Ｂ経路Ｍ１Ｂ、第１Ｃ経路Ｍ１Ｃ及び第１ダイオード７２を備えている。第１Ａ経路Ｍ１Ａは、第１Ａ端子Ｔ１Ａと第１スイッチＳＷＡのゲートとを接続している。第１Ａ経路Ｌ１Ａには、第１Ａ端子Ｔ１Ａ側から順に、第１充電抵抗体５４と、第１ダイオード７２と、第１Ａ抵抗体５５Ａとが設けられている。第１ダイオード７２は、アノードが第１充電抵抗体５４側を向き、カソードが第１Ａ抵抗体５５Ａ側を向いている。
【００４６】
第１Ｂ経路Ｍ１Ｂは、第１Ｂ端子Ｔ１Ｂと第２スイッチＳＷＢのゲートとを接続している。第１Ｂ経路Ｍ１Ｂには、第１Ｂ端子Ｔ１Ｂ側から順に、第１放電抵抗体５６と、第１Ｂ抵抗体５５Ｂとが設けられている。第１Ｃ経路Ｍ１Ｃは、第１Ａ経路Ｍ１Ａにおいて第１ダイオード７２と第１Ａ抵抗体５５Ａとの間と、第１Ｂ経路Ｍ１Ｂにおいて第１放電抵抗体５６と第１Ｂ抵抗体５５Ｂとの間とを接続している。
【００４７】
駆動回路４０は、第２Ａ経路Ｍ２Ａ、第２Ｂ経路Ｍ２Ｂ、第３経路Ｍ３及び第２ダイオード７３を備えている。第２Ａ経路Ｍ２Ａは、第２Ｂ端子Ｔ２Ｂと第３スイッチＳＷＣのゲートとを接続している。第２Ａ経路Ｍ２Ａには、第２Ａ抵抗体６５Ａが設けられている。第２Ａ経路Ｍ２Ａにおいて第２Ａ抵抗体６５Ａと第２放電抵抗体６６との間には、第２Ｂ経路Ｍ２Ｂを介して第４スイッチＳＷＤのゲートが接続されている。第２Ｂ経路Ｍ２Ｂには、第２Ｂ抵抗体６５Ｂが設けられている。
【００４８】
第１Ａ経路Ｍ１Ａにおいて第１充電抵抗体５４と第１ダイオード７２との間と、第２Ａ経路Ｍ２Ａにおいて第２Ｂ経路Ｍ２Ｂとの接続点と第２放電抵抗体６６との間とは、第３経路Ｍ３によって接続されている。第３経路Ｍ３には、第２ダイオード７３が設けられている。第２ダイオード７３は、アノードが第１Ａ経路Ｍ１Ａ側を向き、カソードが第２Ａ経路Ｍ２Ａ側を向いている。なお、第２Ａ端子Ｔ２Ａは開放されている。このため、第２Ａ端子Ｔ２Ａは、ゲートに電荷を供給するための端子として機能していない。
【００４９】
第１駆動制御部５７は、先の図３に示した処理と同じ処理を行う。図３のステップＳ１１の処理により、第１〜第４スイッチＳＷＡ〜ＳＷＤがオフ状態からオン状態に切り替えられる。また、ステップＳ１２の処理により、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態からオフ状態に切り替えられる。
【００５０】
図９に、第２駆動制御部６７により実行される処理の手順を示す。この処理は、例えば所定の制御周期毎に繰り返し実行される。なお、図９において、先の図４に示した処理と同一の処理については、便宜上、同一の符号を付している。
【００５１】
ステップＳ２０においてオン指令であると判定した場合には、ステップＳ２３に進み、第２放電スイッチ６２及び第２充電スイッチ６１をオフ操作する。
【００５２】
一方、ステップＳ２０において否定判定した場合には、駆動信号がオフ指令であると判定し、ステップＳ２４に進む。ステップＳ２４では、第２放電スイッチ６２をオン操作し、第２充電スイッチ６１をオフ操作する。これにより、第３，第４スイッチＳＷＣ，ＳＷＤがオン状態からオフ状態に切り替えられる。
【００５３】
以上説明した本実施形態では、第１〜第４スイッチＳＷＡ〜ＳＷＤを共通の第１ドライブＩＣ５０でオン状態に切り替える。このため、第１〜第４スイッチＳＷＡ〜ＳＷＤのオン状態への切替タイミングのずれを抑制でき、第１〜第４スイッチＳＷＡ〜ＳＷＤのターンオン時に発生するスイッチング損失を低減することができる。
【００５４】
＜第３実施形態の変形例＞
図１０に示すように、時刻ｔ１において第１〜第４スイッチＳＷＡ〜ＳＷＤを同期させてオン状態に切り替える。その後、時刻ｔ２において第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替えた後、時刻ｔ３において第３，第４スイッチＳＷＣ，ＳＷＤをオフ状態に切り替えてもよい。これにより、最初にオフ状態に切り替えられる第１，第２スイッチＳＷＡ，ＳＷＢに流れるテール電流を低減することができ、ターンオフ時に発生するスイッチング損失を低減することができる。
【００５５】
ここで、第１，第２スイッチＳＷＡ，ＳＷＢのオフ状態への切替タイミングと、第３，第４スイッチＳＷＣ，ＳＷＤのオフ状態への切替タイミングとを個別に設定できるのは、第１ダイオード７２及び第２ダイオード７３が設けられているためである。
【００５６】
＜第４実施形態＞
以下、第４実施形態について、第２，第３実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１１に示すように、第２ドライブＩＣ６０の駆動対象が、第２実施形態と同様に第３スイッチＳＷＣのみとされている。第３スイッチＳＷＣは、ＳｉＣデバイスのＮチャネルＭＯＳＦＥＴである。図１１において、先の図８に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００５７】
本実施形態において、第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ及びエミッタ間電圧の許容上限値は、第３スイッチＳＷＣのドレイン及びソース間電圧の許容上限値よりも大きい。この構成を前提として、第３スイッチＳＷＣを最初にオフ状態に切り替えた後、第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替える。第１〜第３スイッチＳＷＡ〜ＳＷＣのうちいずれかのスイッチが最初にオフ状態に切り替えられる場合には、サージ電圧は発生しない。このため、本実施形態によれば、第３スイッチＳＷＣをサージ電圧から保護することができる。
【００５８】
＜第５実施形態＞
以下、第５実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１２に示すように、充電用ＩＣとしての第１ドライブＩＣ５０により、第１〜第４スイッチＳＷＡ〜ＳＷＤをオン状態に切り替え、放電用ＩＣとしての第２ドライブＩＣ６０により、第１〜第４スイッチＳＷＡ〜ＳＷＤをオフ状態に切り替える。図１２において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００５９】
駆動回路４０は、第１Ａ経路Ｎ１Ａ及び第１Ｂ経路Ｎ１Ｂを備えている。第１Ａ経路Ｎ１Ａは、第１Ａ端子Ｔ１Ａと第１スイッチＳＷＡのゲートとを接続している。第１Ａ経路Ｎ１Ａには、第１Ａ端子Ｔ１Ａ側から順に、第１充電抵抗体５４と、第１Ａ抵抗体５５Ａとが設けられている。第１Ａ経路Ｎ１Ａにおいて第１充電抵抗体５４と第１Ａ抵抗体５５Ａとの間には、第１Ｂ経路Ｎ１Ｂを介して第２スイッチＳＷＢのゲートが接続されている。第１Ｂ経路Ｎ１Ｂには、第１Ｂ抵抗体５５Ｂが設けられている。なお、第１Ｂ端子Ｔ１Ｂは、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタに接続されている。このため、第１Ｂ端子Ｔ１Ｂは、ゲートから電荷を放出させるための端子として機能していない。
【００６０】
駆動回路４０は、第２Ａ経路Ｎ２Ａ及び第２Ｂ経路Ｎ２Ｂを備えている。第２Ａ経路Ｎ２Ａは、第２Ｂ端子Ｔ２Ｂと第３スイッチＳＷＣのゲートとを接続している。第２Ａ経路Ｎ２Ａには、第２Ｂ端子Ｔ２Ｂ側から順に、第２放電抵抗体６６と、第２Ａ抵抗体６５Ａとが設けられている。第２Ａ経路Ｎ２Ａにおいて第２放電抵抗体６６と第２Ａ抵抗体６５Ａとの間には、第２Ｂ経路Ｎ２Ｂを介して第４スイッチＳＷＤのゲートが接続されている。第２Ｂ経路Ｎ２Ｂには、第２Ｂ抵抗体６５Ｂが設けられている。なお、第２Ａ端子Ｔ２Ａは開放されている。このため、第２Ａ端子Ｔ２Ａは、ゲートに電荷を供給するための端子として機能していない。
【００６１】
第２Ａ経路Ｎ２Ａにおいて第２Ｂ経路Ｎ２Ｂとの接続点と第２放電抵抗体６６との間には、第３経路Ｎ３を介して、第１Ａ経路Ｎ１Ａにおいて第１Ｂ経路との接続点と第１充電抵抗体５４との間が接続されている。
【００６２】
図１３に、第１駆動制御部５７により実行される処理の手順を示す。この処理は、例えば所定の制御周期毎に繰り返し実行される。なお、図１３において、先の図３に示した処理と同一の処理については、便宜上、同一の符号を付している。
【００６３】
ステップＳ１０において肯定判定した場合には、ステップＳ１１に進む。ステップＳ１１の処理により、第１〜第４スイッチＳＷＡ〜ＳＷＤがオン状態に切り替えられる。一方、ステップＳ１０において否定判定した場合には、ステップＳ１３に進み、第１充電スイッチ５１及び第１放電スイッチ５２をオフ操作する。
【００６４】
第２駆動制御部６７は、先の図９に示した処理と同じ処理を行う。図９のステップＳ２４の処理により、第１〜第４スイッチＳＷＡ〜ＳＷＤがオフ状態に切り替えられる。
【００６５】
以上説明した本実施形態によれば、第１〜第４スイッチＳＷＡ〜ＳＷＤのオン状態への切替タイミングのずれ及びオフ状態への切替タイミングのずれを抑制できる。これにより、第１〜第４スイッチＳＷＡ〜ＳＷＤのターンオン時及びターンオフ時に発生するスイッチング損失を低減することができる。
【００６６】
また本実施形態によれば、第１〜第４スイッチＳＷＡ〜ＳＷＤをスイッチングする場合において、第１ドライブＩＣ５０の第１充電スイッチ５１と第２ドライブＩＣ６０の第２放電スイッチ６２とが交互にオン操作される。このため、第１ドライブＩＣ５０及び第２ドライブＩＣ６０それぞれの発熱量の偏りを低減でき、第１ドライブＩＣ５０及び第２ドライブＩＣ６０のいずれかの温度が過度に高くなることを抑制できる。
【００６７】
＜第５実施形態の変形例＞
第１充電スイッチ５１のオン操作タイミングを基準として、第１スイッチＳＷＡのオン状態への切替タイミングと第２スイッチＳＷＢのオン状態への切替タイミングとを意図的にずらすこともできる。例えば、第１Ａ抵抗体５５Ａの抵抗値と第１Ｂ抵抗体５５Ｂの抵抗値とを相違させることにより、第１スイッチＳＷＡのオン状態への切替タイミングと第２スイッチＳＷＢのオン状態への切替タイミングとをずらすことができる。具体的には、第１Ａ抵抗体５５Ａの抵抗値を第１Ｂ抵抗体５５Ｂの抵抗値よりも大きくすることにより、第１スイッチＳＷＡのオン状態への切替タイミングを第２スイッチＳＷＢのオン状態への切替タイミングよりも遅らせることができる。第３，第４スイッチＳＷＣ，ＳＷＤについても同様に、例えば第２Ａ抵抗体６５Ａの抵抗値と第２Ｂ抵抗体６５Ｂの抵抗値とを相違させることにより、オン状態への切替タイミングをずらすことができる。
【００６８】
＜第６実施形態＞
以下、第６実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１４に示すように、第１，第２ドライブＩＣ５０，６０のうち第１ドライブＩＣ５０のみにより、第１〜第４スイッチＳＷＡ〜ＳＷＤのスイッチング状態を切り替える。図１４において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００６９】
第２Ａ経路Ｌ２Ａには、第１Ｃ経路Ｌ１Ｃにおいて第１放電抵抗体５６とよりも第１Ａ経路Ｌ１Ａ側が接続されている。なお、第２Ａ端子Ｔ２Ａは開放され、第２Ｂ端子Ｔ２Ｂは第３，第４スイッチＳＷＣ，ＳＷＤのエミッタに接続されている。このため、第２Ａ端子Ｔ２Ａは、ゲートに電荷を供給するための端子として機能しておらず、第２Ｂ端子Ｔ２Ｂは、ゲートから電荷を放出させるための端子として機能していない。
【００７０】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００７１】
・図２に示す構成において、第１ダイオード７０及び第２ダイオード７１のうち少なくとも一方を備えなくてもよい。また、図８に示す構成において、第１ダイオード７２及び第２ダイオード７３のうち少なくとも一方を備えなくてもよい。
【００７２】
・各駆動回路４０に備えられるドライブＩＣの数は、３つ以上であってもよい。
【００７３】
・インバータ２０を構成するスイッチの並列接続数は、５つ以上であってもよい。
【００７４】
・制御システムとしては、車両に搭載されるものに限らない。
【符号の説明】
【００７５】
４０…駆動回路、５０…第１ドライブＩＣ、６０…第２ドライブＩＣ、ＳＷＡ〜ＳＷＤ…第１〜第４スイッチ。
【図１】
2019153846.tif 000003
【図２】
2019153846.tif 000004
【図３】
2019153846.tif 000005
【図４】
2019153846.tif 000006
【図５】
2019153846.tif 000007
【図６】
2019153846.tif 000008
【図７】
2019153846.tif 000009
【図８】
2019153846.tif 000010
【図９】
2019153846.tif 000011
【図１０】
2019153846.tif 000012
【図１１】
2019153846.tif 000013
【図１２】
2019153846.tif 000014
【図１３】
2019153846.tif 000015
【図１４】
2019153846.tif 000016