(57)【要約】      （修正有）【課題】トランジスタのサイズ増大を回避し消費電流増大を防止して電流センス電圧のゲインを可変できる電流センスアンプ回路を提供にする。【解決手段】電流センスアンプ回路４Ａは、オペアンプ４１と、負帰還制御トランジスタＭＰ３と、制御トランジスタＭＰ４１〜ＭＰ４４と、トリムトランジスタＭＰ５１〜ＭＰ５４と、第２抵抗Ｒ２、第３抵抗Ｒ３、第４抵抗Ｒ４１〜Ｒ４４と、第５抵抗Ｒ５１〜Ｒ５４と、を備える。抵抗Ｒ２、Ｒ４１〜Ｒ４４は同一抵抗値、トランジスタＭＰ３、ＭＰ４１〜ＭＰ４４は同一サイズに設定される。抵抗Ｒ３、Ｒ５１〜Ｒ５４が直列接続され、トリムトランジスタＭＰ５１〜ＭＰ５４のドレインがそれら抵抗Ｒ３、Ｒ５１〜Ｒ５４の各共通接続点に接続される。電流センス電圧ＶｏがトランジスタＭＰ３のドレインから取り出される。【選択図】図１
2019092306.tif 000002
【特許請求の範囲】
【請求項１】
第１電源端子に一端が接続された第１抵抗を流れる電流を該第１抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、
反転入力端子が第２抵抗を介して前記第１電源端子に接続され非反転入力端子が前記第１抵抗の他端に接続されるオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインに第３抵抗の一端が接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第４抵抗を介して前記第１電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってＯＮ/ＯＦＦが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第５抵抗とを備え、
前記第４抵抗を前記第２抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第５抵抗の前記一端を前記第３抵抗の他端に接続し、前記第５抵抗の他端を前記第２電源端子に接続して、前記負帰還制御トランジスタのドレインから電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。
【請求項２】
第１電源端子に一端が接続された第１抵抗を流れる電流を該第１抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、
反転入力端子が第２抵抗を介して前記第１電源端子に接続され非反転入力端子が前記第１抵抗の他端に接続されたオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインが第３抵抗を介して第２電源端子に接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第４抵抗を介して前記第１電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってＯＮ/ＯＦＦが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第５抵抗とを備え、
前記第４抵抗を前記第２抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第５抵抗の他端を前記第２電源端子に接続し、前記第５抵抗の前記一端から電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。
【請求項３】
請求項１に記載の電流センスアンプ回路において、
前記第４抵抗と前記制御トランジスタと前記トリムトランジスタと前記第５抵抗の組をＮ組（Ｎは２以上の正の整数）設け、第１組の前記第５抵抗の前記他端を前記第２電源端子に接続し、第２組の前記第５抵抗の前記他端を前記第１組の前記第５抵抗の前記一端に接続し、・・・、第Ｎ組の前記第５抵抗の前記他端を第Ｎ−１組の前記第５抵抗の前記一端に接続し、前記Ｎ組の前記第５抵抗の前記一端を前記第３抵抗の前記他端に接続したことを特徴とする電流センスアンプ回路。
【請求項４】
請求項２に記載の電流センスアンプ回路において、
前記第４抵抗と前記制御トランジスタと前記トリムトランジスタと前記第５抵抗の組をＮ組（Ｎは２以上の正の整数）設け、第１組の前記第５抵抗の前記他端を前記第２電源端子に接続し、第２組の前記第５抵抗の前記他端を前記１組目の前記第５抵抗の前記一端に接続し、・・・、Ｎ組の前記第５抵抗の前記他端をＮ−１組の前記第５抵抗の前記一端に接続し、前記第Ｎ組の前記第５抵抗の前記一端を前記第Ｎ組の前記トリムトランジスタの前記他端に接続し、第Ｎ組の第５抵抗の前記一端から前記電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。
【請求項５】
請求項１乃至４のいずれか１つに記載の電流センスアンプ回路において、
前記トリムトランジスタを、前記トリム制御信号によって切断されるヒューズに置き換えたことを特徴とする電流センスアンプ回路。
【請求項６】
ドレインが第１ノードに接続されソースが第１電源端子に接続された第１スイッチングトランジスタと、
ドレインが前記第１ノードに接続されソースが第１抵抗の他端に接続され前記第１スイッチングトランジスタと同期してＯＮ／ＯＦＦが制御される電流検出トランジスタと、
ドレインが前記第１ノードに接続されソースが第２電源端子に接続され、前記第１スイッチングトランジスタと相補的にＯＮ／ＯＦＦが制御される第２スイッチングトランジスタと、
前記第１ノードと出力端子の間に接続されたインダクタと、
前記出力端子と前記第２電源端子の間に接続された出力キャパシタと、
請求項１乃至５のいずれか１つに記載の電流センスアンプ回路と、
該電流センスアンプ回路で得られる電流センス電圧と前記出力端子の出力電圧に応じて、前記第１スイッチングトランジスタ、前記電流検出トランジスタ、及び前記第２スイッチングトランジスタのＯＮ/ＯＦＦを制御する制御回路と、
を備えることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源端子に一端が接続された第１抵抗を流れる電流を該第１抵抗に発生する電圧に基づいて検出する電流センスアンプ回路及びその電流センスアンプ回路を使用した電流モード制御型のスイッチング電源装置に関する。
【背景技術】
【０００２】
＜第１従来例＞
入力電圧を降圧して一定の電圧を出力する電流モード制御型のスイッチング電源装置は、例えば図５に示すように構成されている（類似の技術として特許文献１、２、３）。このスイッチング電源装置は、第１ノードＬＸと第１電源端子１の間に接続され駆動信号φ１によってＯＮ／ＯＦＦが制御されるＰＭＯＳの第１スイッチングトランジスタＭＰ１と、第１ノードＬＸと接地端子（第２電源端子）２の間に接続され駆動信号φ１と同相の駆動信号φ２によってＯＮ／ＯＦＦが制御されるＮＭＯＳの同期整流用の第２スイッチングトランジスタＭＮ１を備える。Ｌ１は第１ノードＬＸと出力端子３の間に接続されたインダクタ、Ｃ１は出力端子３と接地端子２の間に接続された出力キャパシタである。
【０００３】
ＭＰ２はドレインが第１ノードＬＸに接続され駆動信号φ１によって第１スイッチングトランジスタＭＰ１と同期してＯＮ／ＯＦＦが制御されるＰＭＯＳの電流検出トランジスタ、Ｒ１はトランジスタＭＰ２のソースと第１電源端子１との間に接続された電流検出用の抵抗、４ＣはインダクタＬ１に流れる電流Ｉｓｗが分流することで抵抗Ｒ１に発生する電圧Ｖｄを増幅して電流センス電圧Ｖｏとして出力する電流センスアンプ回路である。
【０００４】
５はトランジスタＭＰ１，ＭＰ２，ＭＮ１のＯＮ/ＯＦＦを制御する制御回路であり、駆動回路５１を備える。この駆動回路５１は、発振器５２で発振される固定周期の信号の立上りエッジをＳＥＴ端子に入力することによって駆動信号φ１、φ２を“Ｌ”レベルに設定し、ＲＥＳＥＴ端子に入力する信号の立上りエッジによって駆動信号φ１、φ２を“Ｈ”レベルに設定する。５３はエラーアンプとして働くオペアンプであり、出力端子３に出力する出力電圧Ｖｏｕｔを抵抗Ｒａ，Ｒｂで分圧した帰還電圧Ｖｆｂを、出力電圧Ｖｏｕｔの目標電圧を設定する基準電圧Ｖｒｅｆと比較することで、エラー電圧Ｖｅｒｒを発生する。５４はコンパレータであり、電流センス回路４Ｃから出力する電流センス電圧Ｖｏとエラー電圧Ｖｅｒｒを比較して、その比較結果を駆動回路５１のＲＥＳＥＴ端子にリセット信号として出力する。
【０００５】
電流センスアンプ回路４Ｃは、反転入力端子が抵抗Ｒ２を介して第１電源端子１に接続され、非反転入力端子がトランジスタＭＰ２のソースに接続されたオペアンプ４１と、オペアンプ４１の出力端子にゲートが接続されソースがオペアンプ４１の反転入力端子に接続されドレインが抵抗Ｒ３を介して接地端子２に接続されたＰＭＯＳの制御トランジスタＭＰ３とを備える。この電流センスアンプ回路４Ｃのゲインは、Ｇ＝Ｖｏ／Ｖｄ＝Ｒ３／Ｒ２となる。
【０００６】
図６に図５のスイッチング電源装置の動作波形を示す。発振器５２から出力するパルスが“Ｈ”に立ち上がると、駆動回路５１によって駆動信号φ１が“Ｈ”から“Ｌ”に立ち下り、トランジスタＭＰ１，ＭＰ２がＯＮとなる。なお、駆動信号φ２はデッドタイムだけ早期に“Ｈ”から“Ｌ”に立ち下がっていて、このときはトランジスタＭＮ１はＯＦＦしている。そして、トランジスタＭＰ１がＯＮすることで、第１電源端子１から電流Ｉｓｗが第１ノードＬＸを経由してインダクタＬ１に流れ、そこにエネルギーが蓄積されると共にキャパシタＣ１が充電され、また出力端子３から図示しない負荷に電力が供給される。この電流ＩｓｗはインダクタＬ１のインダクタンスに応じて徐々に大きくなるので、電流センスアンプ回路４Ｃから出力する電流センス電圧Ｖｏはその電流Ｉｓｗに応じて徐々に大きくなる。
【０００７】
一方、出力電圧Ｖｏｕｔに対応した帰還電圧Ｖｆｂがオペアンプ５３において基準電圧Ｖｒｅｆと比較され、その比較結果であるエラー電圧Ｖｅｒｒ（＝Ｖｒｅｆ−Ｖｆｂ）がコンパレータ５４に入力している。そして、このコンパレータ５４において電流センスアンプ回路４Ｃから出力する電流センス電圧Ｖｏとエラー電圧Ｖｅｒｒが比較されて、Ｖｏ＞Ｖｅｒｒになると、駆動回路５１のＲＥＳＥＴ端子の電圧を“Ｌ”から“Ｈ”に立ち上げる。
【０００８】
これによって、駆動回路５１から出力している駆動信号φ１は“Ｈ”に立ち上り、トランジスタＭＰ１，ＭＰ２がＯＮからＯＦＦに切り替わる。また、駆動信号φ２がデッドタイムだけ遅れて“Ｌ”から“Ｈ”に立ち上がり、トランジスタＭＮ１がＯＦＦからＯＮに切り替わる。これによって、インダクタＬ１に蓄積されていたエネルギーによって、電流Ｉｓｗが出力端子３の方向に流れ、負荷とトランジスタＭＮ１を経由して第１ノードＬＸに戻る。以後、同様な動作が繰り返され、出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆに対応した電圧に収束される。
【０００９】
＜第２従来例＞
ここで、このゲインＧを可変させるための一例として、図７に示す電流センスアンプ回路４Ｄが考えられる。この図７の電流センスアンプ回路４Ｄでは、抵抗Ｒ３と接地端子２の間に４個の抵抗Ｒ５５〜Ｒ５８を挿入接続するとともに、それらの抵抗Ｒ５５〜Ｒ５８を個々に短絡するスイッチＳＷ１〜ＳＷ４を接続している。そのスイッチＳＷ１〜ＳＷ４はトリミング設定回路６から出力する４ビットのトリム信号Ｄ１〜Ｄ４によってＯＮ／ＯＦＦが制御される。このため、抵抗Ｒ５５〜Ｒ５８の抵抗値を適宜設定しておけば、トリム信号Ｄ１〜Ｄ４によって１６通りの抵抗値を実現できるので、ゲインＧを１６通りに可変することができる。
【００１０】
ところが、図７の電流センスアンプ回路４Ｄは、スイッチＳＷ１〜ＳＷ４をトランジスタで構成する場合のＯＮ抵抗や温度特性がゲインＧに影響を及ぼす。そこで、この影響を減らすためにスイッチＳＷ１〜ＳＷ４を構成するトランジスタのＯＮ抵抗を抵抗Ｒ５５〜Ｒ５８の抵抗値よりも小さくすることが考えれるが、この場合は、スイッチＳＷ１〜ＳＷ４を構成するトランジスタのサイズが大きくなり半導体集積回路の専有面積が大きくなる問題がある。
【００１１】
＜第３従来例＞
一方、図８に示す電流センスアンプ回路４Ｅのように、負帰還制御トランジスタＭＰ３のドレインに直列接続した抵抗Ｒ３、Ｒ５５〜Ｒ５８の接続点を選択するスイッチＳＷ１１〜ＳＷ１５を設けて、そのいずれか１つをトリミング設定回路６によって選択することで、そのスイッチＳＷ１１〜ＳＷ１５から電流センス電圧Ｖｏを取り出すことも考えられる。この場合は、電流センス電圧Ｖｏを取り込む図示しない後段回路の入力段をハイインピーダンスに構成することで、スイッチＳＷ１１〜ＳＷ１５に電流を流さないようにすることができ、スイッチＳＷ１１〜ＳＷ１５のＯＮ抵抗や温度特性の影響を回避できる。しかし、分解能を高くするためにはスイッチの数が多く必要となり、半導体集積回路の専有面積が大きくなる問題がある。
【００１２】
＜第４従来例＞
また、図９に示す電流センスアンプ回路４Ｆのように、抵抗Ｒ３と接地端子２との間に抵抗Ｒ５９を接続し、オペアンプ４１の出力によって負帰還制御トランジスタＭＰ２と同様に制御される４個の制御トランジスタＭＰ４５〜ＭＰ４８のソースと電源端子１の間に抵抗Ｒ４５〜Ｒ４８を接続すると共に、その制御トランジスタＭＰ４５〜ＭＰ４８のドレインと抵抗Ｒ３とＲ５９の共通接続点との間に、ＰＭＯＳのトリムトランジスタＭＰ５１〜ＭＰ５４を接続することも考えられる。
【００１３】
この電流センスアンプ回路４Ｆでは、抵抗Ｒ２、Ｒ４５〜Ｒ４８の抵抗値や制御トランジスタＭＰ４５〜ＭＰ４８のサイズの設定によって各経路の電流ＩＳ０，ＩＳ５〜ＩＳ８に重みを設定し、トリムトランジスタＭＰ５１〜ＭＰ５４のＯＮ／ＯＦＦを４ビットのトリム信号Ｄ１〜Ｄ４で制御することで、トリムトランジスタ数の増大を回避することができる。しかし、この例では、電流ＩＳ０，ＩＳ５〜ＩＳ８に重みを設定する必要ためのマッチングを取ることが難しい。また、ビット数が増大すると消費電流が増大する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−１０９６８９号公報
【特許文献２】特開２０１０−２２０３５５号公報
【特許文献３】特開２０１６−０６７１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、トランジスタのサイズ増大を回避し消費電流増大を防止して電流センス電圧のゲインを可変できるようにした電流センスアンプ回路及びそれを使用したスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、請求項１にかかる発明の電流センスアンプ回路は、第１電源端子に一端が接続された第１抵抗を流れる電流を該第１抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、反転入力端子が第２抵抗を介して前記第１電源端子に接続され非反転入力端子が前記第１抵抗の他端に接続されるオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインに第３抵抗の一端が接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第４抵抗を介して前記第１電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってＯＮ/ＯＦＦが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第５抵抗とを備え、前記第４抵抗を前記第２抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第５抵抗の前記一端を前記第３抵抗の他端に接続し、前記第５抵抗の他端を前記第２電源端子に接続して、前記負帰還制御トランジスタのドレインから電流センス電圧を取り出すことを特徴とする。
請求項２にかかる発明は、第１電源端子に一端が接続された第１抵抗を流れる電流を該第１抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、反転入力端子が第２抵抗を介して前記第１電源端子に接続され非反転入力端子が前記第１抵抗の他端に接続されたオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインが第３抵抗を介して第２電源端子に接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第４抵抗を介して前記第１電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってＯＮ/ＯＦＦが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第５抵抗とを備え、前記第４抵抗を前記第２抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第５抵抗の他端を前記第２電源端子に接続し、前記第５抵抗の前記一端から電流センス電圧を取り出すことを特徴とする。
請求項３にかかる発明は、請求項１に記載の電流センスアンプ回路において、前記第４抵抗と前記制御トランジスタと前記トリムトランジスタと前記第５抵抗の組をＮ組（Ｎは２以上の正の整数）設け、第１組の前記第５抵抗の前記他端を前記第２電源端子に接続し、第２組の前記第５抵抗の前記他端を前記第１組の前記第５抵抗の前記一端に接続し、・・・、第Ｎ組の前記第５抵抗の前記他端を第Ｎ−１組の前記第５抵抗の前記一端に接続し、前記Ｎ組の前記第５抵抗の前記一端を前記第３抵抗の前記他端に接続したことを特徴とする。
請求項４にかかる発明は、請求項２に記載の電流センスアンプ回路において、前記第４抵抗と前記制御トランジスタと前記トリムトランジスタと前記第５抵抗の組をＮ組（Ｎは２以上の正の整数）設け、第１組の前記第５抵抗の前記他端を前記第２電源端子に接続し、第２組の前記第５抵抗の前記他端を前記１組目の前記第５抵抗の前記一端に接続し、・・・、Ｎ組の前記第５抵抗の前記他端をＮ−１組の前記第５抵抗の前記一端に接続し、前記第Ｎ組の前記第５抵抗の前記一端を前記第Ｎ組の前記トリムトランジスタの前記他端に接続し、第Ｎ組の第５抵抗の前記一端から前記電流センス電圧を取り出すことを特徴とする。
請求項５にかかる発明は、請求項１乃至４のいずれか１つに記載の電流センスアンプ回路において、前記トリムトランジスタを、前記トリム制御信号によって切断されるヒューズに置き換えたことを特徴とする。
請求項６にかかる発明のスイッチング電源装置は、ドレインが第１ノードに接続されソースが第１電源端子に接続された第１スイッチングトランジスタと、ドレインが前記第１ノードに接続されソースが第１抵抗の他端に接続され前記第１スイッチングトランジスタと同期してＯＮ／ＯＦＦが制御される電流検出トランジスタと、ドレインが前記第１ノードに接続されソースが第２電源端子に接続され、前記第１スイッチングトランジスタと相補的にＯＮ／ＯＦＦが制御される第２スイッチングトランジスタと、前記第１ノードと出力端子の間に接続されたインダクタと、前記出力端子と前記第２電源端子の間に接続された出力キャパシタと、請求項１乃至５のいずれか１つに記載の電流センスアンプ回路と、該電流センスアンプ回路で得られる電流センス電圧と前記出力端子の出力電圧に応じて、前記第１スイッチングトランジスタ、前記電流検出トランジスタ、及び前記第２スイッチングトランジスタのＯＮ/ＯＦＦを制御する制御回路と、を備えることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、第４抵抗が第２抵抗と同一抵抗値に設定され、制御トランジスタが負帰還制御トランジスタと同一サイズに設定されているので、負帰還制御トランジスタと制御トランジスタに流れる電流を同一にすることができ、制御トランジスタから第５抵抗に流れる電流をトリムトランジスタによって選定するだけで、電流センスアンプ回路のゲインを所定値に設定することができ、トランジスタのサイズ増大を回避し消費電流増大を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】スイッチング電源装置の本発明の第１実施例の電流センスアンプ回路とその近傍の回路図である。
【図２】スイッチング電源装置の本発明の第２実施例の電流センスアンプ回路とその近傍の回路図である。
【図３】第１実施例の電流センスアンプ回路のゲイン特性図である。
【図４】第２実施例の電流センスアンプ回路のゲイン特性図である。
【図５】スイッチング電源装置の第１従来例の回路図である。
【図６】図５のスイッチング電源装置の動作波形図である。
【図７】第２従来例の電流センスアンプ回路とその近傍の回路図である
【図８】第３従来例の電流センスアンプ回路とその近傍の回路図である
【図９】第４従来例の電流センスアンプ回路とその近傍の回路図である
【発明を実施するための形態】
【００１９】
＜第１の実施例＞
図１にスイッチング電源装置の本発明の第１実施例の電流センスアンプ回路４Ａとその近傍の部分を示す。この電流センスアンプ回路４Ａは、オペアンプ４１の出力端子に対して、ＰＭＯＳの負帰還制御トランジスタＭＰ３のゲートの他に、その負帰還制御トランジスタＭＰ３と同一サイズのＰＭＯＳの制御トランジスタＭＰ４１〜ＭＮＰ４４のゲートがされており、各トランジスタＭＰ４１〜ＭＰ４４のソースは抵抗Ｒ２と同じ抵抗値の抵抗Ｒ４１〜Ｒ４４を介して入力端子１に接続されている。また、負帰還制御トランジスタＭＰ３のドレインと接地端子２の間には抵抗Ｒ３、Ｒ５１〜Ｒ５４の直列回路が接続されている。また、制御トランジスタＭＰ４１〜ＭＰ４４のドレインには、トリミング設定回路６から出力する４ビットのトリム信号Ｄ１〜Ｄ４によってＯＮ／ＯＦＦが設定されるスイッチとしてのＰＭＯＳのトリムトランジスタＭＰ５１〜ＭＰ５４のソースが接続されている。そして、トランジスタＭＰ５１のドレインは抵抗Ｒ５１，Ｒ５２の共通接続点に、トランジスタＭＰ５２のドレインは抵抗Ｒ５２，Ｒ５３の共通接続点に、トランジスタＭＰ５３のドレインは抵抗Ｒ５３，Ｒ５４の共通接続点に、トランジスタＭＰ５４のドレインは抵抗Ｒ５４，Ｒ３の共通接続点に、それぞれ接続されている。
【００２０】
上記のように、抵抗Ｒ２、Ｒ４１〜Ｒ４４が同一抵抗値に設定され、トランジスタＭＰ３、Ｍ４１〜ＭＰ４４が同一サイズに設定されているので、トランジスタＭＰ３、ＭＰ４１〜ＭＰ４４のドレイン電流ＩＳ０〜ＩＳ４は同一となっている。
【００２１】
よって、例えば、トリム信号Ｄ１〜Ｄ４が[００００]であれば、トランジスタＭＰ５１〜ＭＰ５４がすべてＯＦＦであるので、抵抗Ｒ３、Ｒ５１〜Ｒ６４には電流ＩＳ０のみが流れ、このときの電流センスアンプ回路４ＡのゲインＧは、
2019092306.tif 000003
となる。トランジスタＭＰ２のソース電圧Ｖｄは、スイッチトランジスタＭＰ１の出力電流Ｉｓｗに比例する電流であり、その比例係数をαとすると、
2019092306.tif 000004
で表される。
【００２２】
ところで、抵抗Ｒ２と抵抗Ｒ４１〜Ｒ４４には相対バラツキがあり、また比例係数αは電流Ｉｓｗを検出する電流検出手段によってバラツキがあるので、式（１）のゲインＧに誤差が発生する。そこで本実施例では、トリミング設定回路６で設定されるトリム信号Ｄ１〜Ｄ４によって、トリムトランジスタＭＰ５１〜ＭＰ５４のＯＮ／ＯＦＦの組み合わせを１６通りの中から選択することで、ゲインＧの誤差を解消する。
【００２３】
このとき、調整量や調整範囲に応じて、抵抗Ｒ３、Ｒ５１〜Ｒ５４の抵抗値を予め決めておく。例えば、トリム信号Ｄ１〜Ｄ４によって線形的にトリミングを行う場合は、
2019092306.tif 000005
のように最小変動量を設定する。そして、
2019092306.tif 000006
のように設定しておけば、
2019092306.tif 000007
によって、ゲインＧを微調整することができる。ＴＲＩＭ[４：１]はトリム信号Ｄ１〜Ｄ４で決まる倍率（＝０〜１５のいずれか）である。
【００２４】
図３にこのゲインＧの微調整による電流センス電圧Ｖｏの特性を示した。この電流センス電圧Ｖｏは出力電流Ｉｓｗの増大に比例して増大するが、トリム信号Ｄ１〜Ｄ４の設定に応じたゲインの電流センス電圧Ｖｏを取り出すことができる。データＤ１〜Ｄ４が［００００］のときは電流ＩＳ０のみが流れるのでゲインＧが最低（電流センス電圧Ｖｏの傾斜が最小）となり、［１１１１］のときは電流ＩＳ０〜ＩＳ４のすべてが流れるのでゲインＧが最高（電流センス電圧Ｖｏの傾斜が最大）となる。基準となる抵抗Ｒ５１の抵抗値を小さくするほど、細かいゲイン調整が可能となる。
【００２５】
＜第２実施例＞
図２に本発明のスイッチング電源装置の第２実施例の電流センスアンプ回路４Ｂとその近傍の部分を示す。本実施例の電流センスアンプ回路４Ｂは、負帰還制御トランジスタＭＰ３のドレインに抵抗Ｒ３のみを接続し、制御トランジスタＭ５４のドレインに抵抗Ｒ５１〜Ｒ５４を直列接続している。トランジスタＭＰ５１〜ＭＰ５４のドレインの抵抗Ｒ５１〜Ｒ５４に対する接続関係とその他は第１実施例と同じである。
【００２６】
本実施例における電流センスアンプ回路４ＢのゲインＧは、
2019092306.tif 000008
のように、式（５）における抵抗Ｒ３０がなくなった形となる。したがって、トリム信号Ｄ１〜Ｄ４が［００００］のときは、電流ＩＳ１〜ＩＳ４が流れないので、ゲインＧの最低値を０とすることができる。図４にこのゲインＧの微調整による電流センス電圧Ｖｏの特性を示した。
【００２７】
＜その他の実施例＞
なお、以上の第１及び第２実施例の電流センスアンプ回路において、トリムトランジスタＭＰ５１〜ＭＰ５４は、４ビットのトリム信号Ｄ１〜Ｄ４が“０”になることで遮断するヒューズに置き換えることができる。また、以上では、４ビットのトリム信号Ｄ１〜Ｄ４でゲインを微調整することができる例で説明したが、ビット数は任意である。さらに、第１及び第２実施例の電流センスアンプ回路はスイッチング電源装置以外の電流検出用に適用できる。
【符号の説明】
【００２８】
１：電源端子、２：接地端子、３：出力端子、４Ａ〜４Ｆ：電流センスアンプ回路、４１：オペアンプ、５：制御回路、５１：駆動回路、５２：発振器、５３：オペアンプ、５４：コンパレータ、６：トリミング設定回路
【図１】
2019092306.tif 000009
【図２】
2019092306.tif 000010
【図３】
2019092306.tif 000011
【図４】
2019092306.tif 000012
【図５】
2019092306.tif 000013
【図６】
2019092306.tif 000014
【図７】
2019092306.tif 000015
【図８】
2019092306.tif 000016
【図９】
2019092306.tif 000017