(57)【要約】【課題】ボンディングパッド表面の荒れを防止しつつ、ボンディングパッドの寸法縮小が可能な半導体装置を提供する。【解決手段】一実施形態に係る半導体装置は、アルミニウムを含有するボンディングパッドと、窒化チタン膜と、パッシベーション膜と、第１層と、第２層とを有する側壁保護膜とを備える。窒化チタン膜及びパッシベーション膜には、側壁を含み、かつボンディングパッドを露出させる開口が設けられる。側壁保護膜は、第１層が側壁において少なくとも窒化チタン膜を覆い、かつ第２層が第１層を覆う。第１層を構成する材料及び第２層を構成する材料は、同一条件のエッチングに対するエッチングレートが、互いに異なる。【選択図】図２
2019153666.tif 000002
【特許請求の範囲】
【請求項１】
アルミニウムを含有するボンディングパッドと、
前記ボンディングパッドの上に配置される窒化チタン膜と、
前記ボンディングパッド及び前記窒化チタン膜を覆うパッシベーション膜と、
第１層と、第２層とを有する側壁保護膜とを備え、
前記窒化チタン膜及び前記パッシベーション膜には、側壁を含み、前記ボンディングパッドを露出させる開口が設けられ、
前記側壁保護膜は、前記第１層が前記側壁において少なくとも前記窒化チタン膜を覆うとともに、前記第２層が前記第１層を覆い、
前記第１層を構成する材料及び前記第２層を構成する材料は、同一条件のエッチングに対するエッチングレートが互いに異なる、半導体装置。
【請求項２】
前記第１層の前記ボンディングパッドの表面と平行な方向における厚さは、前記第２層の前記ボンディングパッドの表面に平行な方向における厚さよりも小さい、請求項１に記載の半導体装置。
【請求項３】
前記第１層は、シリコン窒化物により構成され、
前記第２層は、シリコン酸化物により構成される、請求項２に記載の半導体装置。
【請求項４】
前記側壁保護膜の前記ボンディングパッドの表面に平行な方向における厚さは、前記窒化チタン膜の厚さの１．５倍以上である、請求項３に記載の半導体装置。
【請求項５】
アルミニウムを含有するボンディングパッドを形成する工程と、
前記ボンディングパッドの上に窒化チタン膜を形成する工程と、
前記ボンディングパッド及び前記窒化チタン膜を覆うパッシベーション膜を形成する工程と、
前記パッシベーション膜及び前記窒化チタン膜に前記ボンディングパッドを露出させる第１開口を形成する工程と、
前記パッシベーション膜、前記第１開口の側壁及び前記第１開口から露出する前記ボンディングパッドを覆う第１層を形成する工程と、
前記第１層を覆う第２層を形成する工程と、
前記第２層に対する第１エッチングを行い、前記第２層中に前記第１層を露出させる第２開口を形成する工程と、
前記第２開口が設けられた前記第２層をマスクとして前記第１層に対する第２エッチングを行い、前記ボンディングパッドを露出させる工程とを備え、
前記第１エッチングにおける前記第２層のエッチングレートは、前記第１エッチングにおける前記第１層のエッチングレートよりも大きく、
前記第２エッチングにおける前記第１層のエッチングレートは、前記第２エッチングにおける前記第２層のエッチングレートよりも大きい、半導体装置の製造方法。
【請求項６】
前記第１層の厚さは、前記第２層の厚さよりも小さい、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１層は、シリコン窒化物により構成され、
前記第２層は、シリコン酸化物により構成される、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１層の厚さをＸ（単位：ｎｍ）、前記第２層の厚さをＹ（単位：ｎｍ）、前記窒化チタン膜の厚さをＺ（単位：ｎｍ）とした場合に、Ｘ＋０．８Ｙ−１．５Ｚ＞０との関係を充足する、請求項７に記載の半導体装置の製造方法。
【請求項９】
Ｘ＋０．８Ｙ−１．５Ｚ＜４００との関係を充足する、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１層の厚さをＸ（単位：ｎｍ）、前記第２層の厚さをＹ（単位：ｎｍ）、前記窒化チタン膜の厚さをＺ（単位：ｎｍ）とした場合に、０．９Ｘ＋０．７２Ｙ−１．５Ｚ＞０との関係を充足する、請求項７に記載の半導体装置の製造方法。
【請求項１１】
０．９Ｘ＋０．７２Ｙ−１．５Ｚ＜４００との関係を充足する、請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、特許文献１（特開２０１１−２３３７４６号公報）に記載の半導体装置及び特許文献２（特開平１１−３１２６７０号公報）に記載の半導体装置が知られている。
【０００３】
特許文献１に記載の半導体装置は、アルミニウムを含有するボンディングパッドと、ボンディングパッド上に配置される窒化チタン（ＴｉＮ）膜と、ボンディングパッド及びＴｉＮ膜を覆う第１パッシベーション膜と、第２パッシベーション膜とを有している。
【０００４】
第１パッシベーション膜及びＴｉＮ膜には、ボンディングパッド上に位置する開口部が設けられている。第２パッシベーション膜は、第１パッシベーション膜及びＴｉＮ膜に設けられた開口の側壁を覆っている。
【０００５】
特許文献１に記載の半導体装置においては、第２パッシベーション膜で第１パッシベーション膜及びＴｉＮ膜に設けられた開口の側壁を覆うことにより、ＴｉＮ膜が水分によって酸化されることに伴う膨張を抑制している。ＴｉＮ膜が膨張すると、ＴｉＮ膜にクラックが導入されてしまい、ボンディングパットの下にある配線が腐食されてしまうおそれがあるからである。
【０００６】
特許文献２に記載の半導体装置は、アルミニウム（Ａｌ）−銅（Ｃｕ）膜と、Ａｌ−Ｃｕ膜上に配置される反射防止膜と、Ａｌ−Ｃｕ膜及び反射防止膜を覆うパッシベーション膜と、側壁保護膜とを有している。Ａｌ−Ｃｕ膜は、特許文献２に記載の半導体装置のボンディングパッドとなる。
【０００７】
反射防止膜は、例えばＴｉ、ＴｉＮ等により構成されている。パッシベーション膜及び反射防止膜には、Ａｌ−Ｃｕ膜上に位置する開口が設けられている。側壁保護膜は、パッシベーション膜及び反射防止膜に設けられた開口の側壁を覆っている。
【０００８】
特許文献２に記載の半導体装置においては、側壁保護膜でパッシベーション膜及び反射防止膜に設けられた開口の側壁を覆うことにより、反射防止膜を構成するＴｉ、ＴｉＮ等が水分で酸化されることに伴う膨張を抑制している。反射防止膜を構成するＴｉ、ＴｉＮ等が膨張すると、反射防止膜にクラックが導入されてしまい、Ａｌ−Ｃｕ膜の下にある配線が腐食されてしまうおそれがあるからである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−２３３７４６号公報
【特許文献２】特開平１１−３１２６７０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に記載の半導体装置においては、フォトリソグラフィ及びエッチングを用いることにより、第２パッシベーション膜で第１パッシベーション膜及びＴｉＮ膜に設けられた開口の側壁を覆っている。そのため、特許文献１に記載の半導体装置においては、第１パッシベーション膜及び窒化チタン膜に設けられた開口の側壁を第２パッシベーション膜で覆う際に、マスクずれが生じるおそれがある。
【００１１】
そのため、特許文献１に記載の半導体装置においては、このマスクずれを考慮すると、第１パッシベーション膜及びＴｉＮ膜に設けられる開口の側壁を第２パッシベーション膜でより確実に覆うために、第１パッシベーション膜及びＴｉＮ膜に設けられる開口の側壁上に第２パッシベーション膜が相対的に厚く残るように設計せざるをえない。すなわち、特許文献１に記載の半導体装置においては、ボンディングパッドの寸法を縮小することが難しい。
【００１２】
特許文献２に記載の半導体装置においては、側壁保護膜を構成する材料をエッチバックすることにより、パッシベーション膜及び反射防止膜に設けられた開口の側壁を側壁保護膜により覆っている。すなわち、特許文献２に記載の半導体装置においては、パッシベーション膜及び反射防止膜に設けられた開口の側壁を側壁保護膜で覆う際に、マスクずれは生じない。そのため、特許文献２に記載の半導体装置によると、特許文献１に記載の半導体装置と比較して、相対的にボンディングパッドの寸法を縮小しやすい。
【００１３】
しかしながら、側壁保護膜を形成するためのエッチバックは、Ａｌ−Ｃｕ膜を確実に露出させるために、オーバーエッチング気味に行う必要がある。この際、当該オーバーエッチングにより、Ａｌ−Ｃｕ膜の表面が荒れてしまうおそれがある。Ａｌ−Ｃｕ膜の表面の荒れは、ボンディング性の低下につながる。
【００１４】
その他の課題及び新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
一実施形態に係る半導体装置は、アルミニウムを含有するボンディングパッドと、ボンディングパッドの上に配置される窒化チタン膜と、ボンディングパッド及び窒化チタン膜を覆うパッシベーション膜と、第１層と、第２層とを有する側壁保護膜とを備える。窒化チタン膜及びパッシベーション膜には、側壁を含み、かつボンディングパッドを露出させる開口が設けられる。側壁保護膜は、第１層が側壁において少なくとも窒化チタン膜を覆い、かつ第２層が第１層を覆う。第１層を構成する材料及び第２層を構成する材料は、同一条件のエッチングに対するエッチングレートが互いに異なる。
【発明の効果】
【００１６】
一実施形態に係る半導体装置によると、ボンディングパッド表面の荒れを防止しつつ、ボンディングパッドの寸法縮小が可能な半導体装置を提供する。
【図面の簡単な説明】
【００１７】
【図１】実施形態に係る半導体装置の概略レイアウト図である。
【図２】図１のＩＩ−ＩＩにおける断面図である。
【図３】実施形態に係る半導体装置の製造方法を示す工程図である。
【図４】実施形態に係る半導体装置のボンディングパッド形成工程Ｓ１での断面図である。
【図５】実施形態に係る半導体装置のパッシベーション膜形成工程Ｓ２での断面図である。
【図６】実施形態に係る半導体装置の開口形成工程Ｓ３における断面図である。
【図７】実施形態に係る半導体装置の第１層成膜工程Ｓ４１における断面図である。
【図８】実施形態に係る半導体装置の第２層成膜工程Ｓ４２における断面図である。
【図９】実施形態に係る半導体装置の第１エッチング工程Ｓ４３における断面図である。
【発明を実施するための形態】
【００１８】
実施形態の詳細を、図面を参照して説明する。なお、以下の図面においては、同一又は相当する部分に同一の符号を付し、重複する説明は繰り返さない。
【００１９】
（実施形態に係る半導体装置の構成）
以下に、実施形態に係る半導体装置の構成を説明する。
【００２０】
図１に示されるように、実施形態に係る半導体装置は、例えばシリコン（Ｓｉ）の単結晶により構成されている半導体基板ＳＵＢを有している。実施形態に係る半導体装置は、ガードリングＧＲを有している。ガードリングＧＲは、平面視において、半導体基板ＳＵＢの外周に沿って設けられている。ガードリングＧＲは、半導体ウェハから複数の半導体基板ＳＵＢを個片化するダイシングの際に発生した亀裂が半導体基板ＳＵＢの内部にまで進展することを抑制する。
【００２１】
実施形態に係る半導体装置は、ボンディングパッドＢＰを有している。ボンディングパッドＢＰは、平面視において、ガードリングＧＲの内側に配置されている。ボンディングパッドＢＰは、ガードリングＧＲに沿って配置されている。但し、図１に示されるボンディングパッドＢＰの配置は、例示であり、これに限られるものではない。ボンディングパッドＢＰは、Ａｌを含有している。すなわち、ボンディングパッドＢＰは、Ａｌ、Ａｌ合金等により構成されている。実施形態に係る半導体装置は、ボンディングパッドＢＰにワイヤボンディング等がなされることにより、外部と電気的に接続される。
【００２２】
図２に示されるように、半導体基板ＳＵＢは、第１面ＦＳと、第２面ＳＳとを有している。第１面ＦＳ及び第２面ＳＳは、半導体基板ＳＵＢの主面を構成している。第２面ＳＳは、第１面ＦＳの反対面である。
【００２３】
半導体基板ＳＵＢは、ソース領域ＳＲと、ドレイン領域ＤＲと、ウェル領域ＷＲとを有している。ソース領域ＳＲ及びドレイン領域ＤＲは、第１面ＦＳに配置されている。ソース領域ＳＲ及びドレイン領域ＤＲは、互いに離間して配置されている。ソース領域ＳＲ及びドレイン領域ＤＲの導電型は、第１導電型（例えば、ｎ型）である。
【００２４】
ウェル領域ＷＲは、ソース領域ＳＲ及びドレイン領域ＤＲを取り囲むように、第１面ＦＳに配置されている。ウェル領域ＷＲは、第１面ＦＳにおいて、ソース領域ＳＲ及びドレイン領域ＤＲに挟み込まれている部分を有している（以下においては、この部分を、チャネル領域という）。ウェル領域ＷＲの導電型は、第１導電型とは反対の第２導電型（例えば、ｐ型）である。
【００２５】
実施形態に係る半導体装置は、ゲート絶縁膜ＧＯを有している。ゲート絶縁膜ＧＯは、第１面ＦＳ上に配置されている。より具体的には、ゲート絶縁膜ＧＯは、チャネル領域上に配置されている。ゲート絶縁膜ＧＯは、例えば、二酸化珪素（ＳｉＯ２）により構成されている。
【００２６】
実施形態に係る半導体装置は、ゲート電極ＧＥを有している。ゲート電極ＧＥは、ゲート絶縁膜ＧＯ上に配置されている。ゲート電極ＧＥは、ゲート絶縁膜ＧＯにより絶縁されながら、チャネル領域と対向している。ゲート電極ＧＥは、例えば、不純物がドープされた多結晶のＳｉにより構成されている。
【００２７】
実施形態に係る半導体装置は、トランジスタＴｒを有している。トランジスタＴｒは、ソース領域ＳＲ、ドレイン領域ＤＲ、ウェル領域ＷＲ、ゲート絶縁膜ＧＯ及びゲート電極ＧＥにより構成されている。
【００２８】
実施形態に係る半導体装置は、素子分離膜ＩＳＬを有している。素子分離膜ＩＳＬは、第１面ＦＳに配置されている。素子分離膜ＩＳＬは、平面視において、トランジスタＴｒを取り囲むことにより、トランジスタＴｒを絶縁分離している。
【００２９】
実施形態に係る半導体装置は、プリメタル絶縁膜ＰＭＤを有している。プリメタル絶縁膜ＰＭＤは、第１面ＦＳ上において、トランジスタＴｒを覆うように配置されている。プリメタル絶縁膜ＰＭＤ中には、ソース領域ＳＲ上、ドレイン領域ＤＲ上及びゲート電極ＧＥ上に位置し、かつプリメタル絶縁膜を厚さ方向に貫通するコンタクトホールＣＨが設けられている（なお、図２中においては、ゲート電極ＧＥ上に位置するコンタクトホールＣＨは図示されていない）。プリメタル絶縁膜ＰＭＤは、例えばＳｉＯ２により構成されている。
【００３０】
実施形態に係る半導体装置は、コンタクトプラグＣＰを有している。コンタクトプラグＣＰは、コンタクトホールＣＨ中に埋め込まれている。コンタクトプラグＣＰは、ソース領域ＳＲ、ドレイン領域ＤＲ及びゲート電極ＧＥに電気的に接続されている。コンタクトプラグＣＰは、例えばタングステン（Ｗ）により構成されている。
【００３１】
実施形態に係る半導体装置は、層間絶縁膜ＩＬＤ１を有している。層間絶縁膜ＩＬＤ１は、プリメタル絶縁膜ＰＭＤ上に配置されている。層間絶縁膜ＩＬＤ１中には、溝ＴＲ１が設けられている。溝ＴＲ１は、層間絶縁膜ＩＬＤ１を厚さ方向に貫通している。層間絶縁膜ＩＬＤ１は、例えば、ＳｉＯ２により構成されている。
【００３２】
実施形態に係る半導体装置は、配線層ＷＬ１を有している。配線層ＷＬ１は、溝ＴＲ１中に埋め込まれている。配線層ＷＬ１は、コンタクトプラグＣＰに電気的に接続されている。配線層ＷＬ１は、例えばＣｕ、Ｃｕ合金等により構成されている。
【００３３】
実施形態に係る半導体装置は、層間絶縁膜ＩＬＤ２を有している。層間絶縁膜ＩＬＤ２は、層間絶縁膜ＩＬＤ１上に配置されている。層間絶縁膜ＩＬＤ２中には、溝ＴＲ２が設けられている。溝ＴＲ２は、層間絶縁膜ＩＬＤ２の上面から層間絶縁膜ＩＬＤ１側に向かって延在している。溝ＴＲ２は、層間絶縁膜ＩＬＤ２を厚さ方向に貫通していない。層間絶縁膜ＩＬＤ２中には、ビアホールＶＨが設けられている。ビアホールＶＨは、溝ＴＲ２が設けられている層間絶縁膜ＩＬＤ２の部分に配置されている。ビアホールＶＨは、配線層ＷＬ１を露出させるように、層間絶縁膜ＩＬＤ２を厚さ方向に貫通している。ビアホールＶＨは、溝ＴＲ２とつながっている。
【００３４】
実施形態に係る半導体装置は、ビアプラグＶＰと、配線層ＷＬ２とを有している。ビアプラグＶＰは、ビアホールＶＨ中に埋め込まれている。配線層ＷＬ２は、溝ＴＲ２中に埋め込まれている。配線層ＷＬ１と配線層ＷＬ２とは、ビアプラグＶＰにより、電気的に接続されている。ビアプラグＶＰと配線層ＷＬ２とは一体に形成されている。ビアプラグＶＰ及び配線層ＷＬ２は、例えば、Ｃｕ、Ｃｕ合金により構成されている。
【００３５】
実施形態に係る半導体装置は、層間絶縁膜ＩＬＤ３を有している。層間絶縁膜ＩＬＤ３は、層間絶縁膜ＩＬＤ３上に配置されている。層間絶縁膜ＩＬＤ３中には、接続孔ＣＮＨが形成されている。接続孔ＣＮＨは、層間絶縁膜ＩＬＤ３を厚さ方向に貫通している。層間絶縁膜ＩＬＤ３は、例えば、ＳｉＯ２により構成されている。
【００３６】
実施形態に係る半導体装置は、導体膜ＣＮＦを有している。導体膜ＣＮＦは、接続孔ＣＮＨ中に埋め込まれている。導体膜ＣＮＦは、配線層ＷＬ２に電気的に接続されている。導体膜ＣＮＦは、例えば、Ｗにより構成されている。
【００３７】
なお、上記においては、配線層の数が２である場合について説明した。しかしながら、実施形態に係る半導体装置は、溝ＴＲ２及びビアホールＶＨが設けられた層間絶縁膜ＩＬＤ２と、ビアプラグＶＰと、配線層ＷＬ２とにより構成される構造を繰り返し配置することにより、より多層の配線構造を有していてもよい。
【００３８】
ボンディングパッドＢＰは、層間絶縁膜ＩＬＤ３上に配置されている。ボンディングパッドＢＰは、導体膜ＣＮＦに電気的に接続されている。
【００３９】
実施形態に係る半導体装置は、窒化チタン膜ＡＲＦを有している。窒化チタン膜ＡＲＦは、ボンディングパッドＢＰ上に配置されている。窒化チタン膜ＡＲＦは、後述するパッシベーション膜ＰＶに対するフォトリソグラフィを行う際の反射防止膜として機能する。また、窒化チタン膜ＡＲＦは、ボンディングパッドＢＰの表面におけるヒロック、エレクトロマイグレーションを防止するために設けられる。窒化チタン膜ＡＲＦは、厚さＺを有している。
【００４０】
なお、図２中において図示されていないが、窒化チタン膜ＡＲＦは、層間絶縁膜ＩＬＤ３とボンディングパッドＢＰとの間にも配置されていてもよい。
【００４１】
実施形態に係る半導体装置は、パッシベーション膜ＰＶを有している。パッシベーション膜ＰＶは、ボンディングパッドＢＰ及び窒化チタン膜ＡＲＦを覆うように配置されている。パッシベーション膜ＰＶは、例えば窒化珪素（ＳｉＮ）により構成されている。
【００４２】
なお、図２中において図示されていないが、実施形態に係る半導体装置は、接着用絶縁膜を有していてもよい。この接着用絶縁膜は、パッシベーション膜ＰＶと、ボンディングパッドＢＰ及び窒化チタン膜ＡＲＦとの間に配置されている。この接着用絶縁膜は、例えば、ＳｉＯ２により構成されている。
【００４３】
パッシベーション膜ＰＶ中及び窒化チタン膜ＡＲＦ中には、開口ＯＰ１が設けられている。開口ＯＰ１は、パッシベーション膜ＰＶ及び窒化チタン膜ＡＲＦを、厚さ方向に貫通している。すなわち、開口ＯＰ１は、ボンディングパッドＢＰを露出させる。なお、上記の接着用絶縁膜が配置されている場合、開口ＯＰ１は、この接着用絶縁膜も厚さ方向に貫通している。
【００４４】
開口ＯＰ１の側壁は、第１部分ＯＰ１ａと、第２部分ＯＰ１ｂとを有している。第１部分ＯＰ１ａは、窒化チタン膜ＡＲＦにより構成される部分の開口ＯＰ１の側壁であり、第２部分ＯＰ１ｂは、パッシベーション膜ＰＶにより構成される部分の開口ＯＰ１の側壁である。
【００４５】
実施形態に係る半導体装置は、側壁保護膜ＳＷを有している。側壁保護膜ＳＷは、開口ＯＰ１の側壁を覆っている。側壁保護膜ＳＷは、厚さＴを有している。厚さＴは、ボンディングパッドＢＰの表面と平行な方向における側壁保護膜ＳＷの厚さの最大値である。好ましくは、厚さＴは、厚さＺの１．５倍以上である。互いに対向する開口ＯＰ１の側壁を覆う側壁保護膜ＳＷの間からは、ボンディングパッドＢＰが露出している。
【００４６】
側壁保護膜ＳＷは、第１層ＳＷａと、第２層ＳＷｂとを有している。第１層ＳＷａは、ＯＰ１の側壁を覆っている。より具体的には、第１層ＳＷａは、第１部分ＯＰ１ａ及び第２部分ＯＰ１ｂを覆っている。第１層ＳＷａは、開口ＯＰ１から露出するボンディングパッドＢＰの一部を覆っていてもよい。すなわち、第１層ＳＷａは、Ｌ字形状を有していてもよい。第１層ＳＷａは、厚さＴ１を有している。
【００４７】
第２層ＳＷｂは、第１層ＳＷａを覆うように配置されている。第２層ＳＷｂは、厚さＴ２を有している。厚さＴ２は、ボンディングパッドＢＰの表面と平行な方向における第２層ＳＷｂの厚さの最大値である。厚さＴ２は、厚さＴ１よりも大きいことが好ましい（厚さＴ１は、厚さＴ２よりも小さいことが好ましい）。なお、厚さＴは、厚さＴ１と厚さＴ２との和に等しい。
【００４８】
第１層ＳＷａ及び第２層ＳＷｂを構成する材料は、同一条件のエッチングに対するエッチングレートが互いに異なるように選択される。より具体的には、第１層ＳＷａ及び第２層ＳＷｂは、第２層ＳＷｂを除去する第１エッチング中における第１層ＳＷａのエッチングレートが第１エッチング中における第２層ＳＷｂのエッチングレートより小さく、かつ第１層ＳＷａを除去する第２エッチング中における第２層ＳＷｂのエッチングレートが第２エッチング中における第１層ＳＷａのエッチングレートより小さくなるように選択される。
【００４９】
例えば、第２層ＳＷｂがＳｉＯ２（シリコン酸化物）で構成されている場合には、第１層ＳＷａには、ＳｉＯＮ（シリコン酸窒化物）又はＳｉＮ（シリコン窒化物）を用いることができる。
【００５０】
（実施形態に係る半導体装置の製造方法）
以下に、実施形態に係る半導体装置の製造方法を説明する。
【００５１】
実施形態に係る半導体装置の製造方法において、ソース領域ＳＲ、ドレイン領域ＤＲ及びウェル領域ＷＲ、ゲート絶縁膜ＧＯ、ゲート電極ＧＥ、素子分離膜ＩＳＬ、プリメタル絶縁膜ＰＭＤ、コンタクトプラグＣＰ、層間絶縁膜ＩＬＤ１〜層間絶縁膜ＩＬＤ３、配線層ＷＬ１及び配線層ＷＬ２、ビアプラグＶＰ並びに導体膜ＣＮＦは、従来公知の方法により形成される。
【００５２】
簡単に説明すると、ソース領域ＳＲ、ドレイン領域ＤＲ及びウェル領域ＷＲは、例えばイオン注入により形成される。ゲート絶縁膜ＧＯは、例えば半導体基板ＳＵＢの第１面ＦＳを熱酸化することにより形成される。ゲート電極ＧＥは、ゲート電極ＧＥを構成する材料を成膜するとともに、当該成膜されたゲート電極ＧＥを構成する材料をフォトリソグラフィ及びエッチングでパターンニングすることにより形成される。
【００５３】
素子分離膜ＩＳＬの形成に際しては、第１に、ＲＩＥ（Reactive  Ion  Etching）等の異方性エッチングにより第１面ＦＳに溝が形成される。素子分離膜ＩＳＬの形成に際しては、第２に、ＣＶＤ（Chemical  Vapor  Deposition）等で素子分離膜ＩＳＬを構成する材料が当該溝に埋め込まれるとともに、当該溝からはみ出した素子分離膜ＩＳＬを構成する材料がＣＭＰ（Chemical  Mechanical  Polishing）等で除去される。
【００５４】
プリメタル絶縁膜ＰＭＤは、例えばＣＶＤ等によりプリメタル絶縁膜ＰＭＤを構成する材料を成膜するとともに、成膜されたプリメタル絶縁膜ＰＭＤを構成する材料をＣＭＰで平坦化することにより形成される。
【００５５】
コンタクトプラグＣＰは、プリメタル絶縁膜ＰＭＤ中にＲＩＥ等の異方性エッチングで形成されたコンタクトホールＣＨにコンタクトプラグＣＰを構成する材料をＣＶＤ等により埋め込むとともに、コンタクトホールＣＨからはみ出したコンタクトプラグＣＰを構成する材料をＣＭＰ等で除去することにより形成される。
【００５６】
層間絶縁膜ＩＬＤ１〜層間絶縁膜ＩＬＤ３は、例えばＣＶＤ等で層間絶縁膜ＩＬＤ１〜層間絶縁膜ＩＬＤ３を構成する材料を成膜することにより行われる。配線層ＷＬ１は、例えばシングルダマシン法により形成される。配線層ＷＬ２は、例えばデュアルダマシン法により形成される。
【００５７】
導体膜ＣＮＦは、層間絶縁膜ＩＬＤ３中にＲＩＥ等の異方性エッチングで形成された接続孔ＣＮＨに導体膜ＣＮＦを構成する材料をＣＶＤ等により埋め込むとともに、接続孔ＣＮＨからはみ出した導体膜ＣＮＦを構成する材料をＣＭＰ等で除去することにより形成される。
【００５８】
図３に示されるように、実施形態に係る半導体装置の製造方法は、導体膜ＣＮＦが形成された後において、ボンディングパッド形成工程Ｓ１と、パッシベーション膜形成工程Ｓ２と、開口形成工程Ｓ３と、側壁保護膜形成工程Ｓ４とを有している。側壁保護膜形成工程Ｓ４は、第１層成膜工程Ｓ４１と、第２層成膜工程Ｓ４２と、第１エッチング工程Ｓ４３と、第２エッチング工程Ｓ４４とを含んでいる。
【００５９】
図４に示されるように、ボンディングパッド形成工程Ｓ１においては、ボンディングパッドＢＰ及び窒化チタン膜ＡＲＦが形成される。ボンディングパッド形成工程Ｓ１においては、第１に、スパッタリング等により、ボンディングパッドＢＰを構成する材料が、層間絶縁膜ＩＬＤ３上に成膜される。
【００６０】
ボンディングパッド形成工程Ｓ１においては、第２に、スパッタリング等により、窒化チタンが、成膜されたボンディングパッドＢＰを構成する材料の上に成膜される。なお、窒化チタンは、厚さＺを有するように成膜される。
【００６１】
ボンディングパッド形成工程Ｓ１においては、第３に、成膜されたボンディングパッドＢＰを構成する材料及び窒化チタンが、フォトリソグラフィ及びエッチングによりパターンニングされる。以上により、ボンディングパッドＢＰと、ボンディングパッドＢＰ上に配置される窒化チタン膜ＡＲＦとが形成される。
【００６２】
図５に示されるように、パッシベーション膜形成工程Ｓ２においては、パッシベーション膜ＰＶが形成される。パッシベーション膜ＰＶは、パッシベーション膜ＰＶを構成する材料を例えばＣＶＤ等でボンディングパッドＢＰ及び窒化チタン膜ＡＲＦを覆うように成膜することにより行われる。
【００６３】
図６に示されるように、開口形成工程Ｓ３においては、パッシベーション膜ＰＶ及び窒化チタン膜ＡＲＦを厚さ方向に貫通する開口ＯＰ１が形成される。開口ＯＰ１は、フォトリソグラフィ及びエッチングにより形成される。開口ＯＰ１の形成は、ＲＩＥ等の異方性エッチングにより行われる。なお、開口形成工程Ｓ３が行われることにより、開口ＯＰ１から、ボンディングパッドＢＰが露出する。
【００６４】
異方性エッチングを行ったとしても、第１部分ＯＰ１ａは、ボンディングパッドＢＰの上面に対して、鈍角をなすように傾斜する（裾引きが生じる）。この裾引量ＦＴ（ボンディングパッドＢＰの表面に平行な方向における第１部分ＯＰ１ａの第２部分ＯＰ１ｂ側の端と第１部分ＯＰ１ａのボンディングパッドＢＰ側の端との距離）は、発明者らの検討によると、厚さＺの１．５倍程度である。
【００６５】
図７に示されるように、第１層成膜工程Ｓ４１においては、第１層ＳＷａの成膜が行われる。第１層ＳＷａの成膜は、例えばＣＶＤ等により行われる。なお、第１層成膜工程Ｓ４１において、第１層ＳＷａは、厚さＸを有するように成膜される。成膜された第１層ＳＷａは、パッシベーション膜ＰＶの上面、開口ＯＰ１の側壁及び開口ＯＰ１から露出するボンディングパッドＢＰを覆っている。
【００６６】
図８に示されるように、第２層成膜工程Ｓ４２においては、第２層ＳＷｂの成膜が行われる。第２層ＳＷｂの成膜は、例えばＣＶＤ等により行われる。なお、第２層成膜工程Ｓ４２において、第２層ＳＷｂは、厚さＹを有するように行われる。成膜された第２層ＳＷｂは、第１層ＳＷａの上面並びに開口ＯＰ１の側壁及び開口ＯＰ１から露出するボンディングパッドＢＰを覆う第１層ＳＷａを覆っている。
【００６７】
厚さＸ（単位：ｎｍ）、厚さＹ（単位：ｎｍ）及び厚さＺ（単位：ｎｍ）は、好ましくは、Ｘ＋０．８Ｙ−１．５Ｚ＞０との関係を充足する。厚さＸ、厚さＹ及び厚さＺは、さらに好ましくは、０．９Ｘ＋０．７２Ｙ−１．５Ｚ＞０との関係を充足する。
【００６８】
厚さＸ、厚さＹ及び厚さＺは、Ｘ＋０．８Ｙ−１．５Ｚ＜４００ｎｍとの関係を充足していてもよい。厚さＸ、厚さＹ及び厚さＺは、０．９Ｘ＋０．７２Ｙ−１．５Ｚ＜４００ｎｍとの関係を充足していてもよい。
【００６９】
図９に示されるように、第１エッチング工程Ｓ４３においては、第２層ＳＷｂに対するエッチング（第１エッチング）が行われる。第１エッチングは、ＲＩＥ等の異方性エッチングにより行われる。第１エッチングは、第１層ＳＷａの上面が露出するまで行われる。すなわち、第１エッチング工程Ｓ４３においては、第２層ＳＷｂのエッチバックが行われる。第１エッチングが行われた結果、開口ＯＰ１中に、開口ＯＰ１の側壁を覆う第１層ＳＷａを覆うように第２層ＳＷｂが残存する。また、残存した第２層ＳＷｂの間には、開口ＯＰ２が形成される。開口ＯＰ２からは、開口ＯＰ１から露出するボンディングパッドを覆う第１層ＳＷａが露出している。
【００７０】
なお、上記のとおり、第１エッチング中における第２層ＳＷｂのエッチングレートは、第１エッチング中における第１層ＳＷａのエッチングレートよりも大きいため、第１層ＳＷａは、第１エッチングに対するエッチストッパとして機能する。
【００７１】
第２エッチング工程Ｓ４４においては、第１層ＳＷａに対するエッチング（第２エッチング）が行われる。第２エッチングは、ＲＩＥ等の異方性エッチングにより行われる。第２エッチングは、ボンディングパッドＢＰが露出するまで行われる。以上により、図２に示される半導体装置の構造が形成される。
【００７２】
第１エッチングは、第１エッチング工程Ｓ４３において開口ＯＰ１の側壁を覆う第１層ＳＷａを覆うように残存した第２層ＳＷｂをマスクとして行われる。この第２層ＳＷｂがマスクとして機能するのは、第２エッチング中における第１層ＳＷａのエッチングレートが第２エッチング中における第２層ＳＷｂのエッチングレートよりも大きいためである。
【００７３】
なお、発明者らの検討結果によると、第１エッチング工程Ｓ４３において開口ＯＰ１の側壁を覆う第１層ＳＷａを覆うように残存した第２層ＳＷｂの幅は、第２エッチング工程Ｓ４４において、０．８倍程度に減少する。すなわち、第２エッチング工程Ｓ４４の終了後において、開口ＯＰ１の側壁を覆う第１層ＳＷａを覆う第２層ＳＷｂの幅（すなわち、側壁保護膜ＳＷの一部を構成する第２層ＳＷｂの厚さＴ２）は、厚さＹの０．８倍程度である。
【００７４】
開口ＯＰ１の側壁を覆う第１層ＳＷａは、第１エッチング及び第２エッチング中において常に第２層ＳＷｂによって覆われているため、第２エッチング工程Ｓ４４の終了後においても、殆ど厚さに変化がない。したがって、側壁保護膜ＳＷの一部を構成する第１層ＳＷａの厚さＴ１は、Ｘ程度となる。以上をまとめると、側壁保護膜ＳＷの厚さＴ（厚さＴ１と厚さＴ２との和）は、Ｘ＋０．８Ｙ程度となる。
【００７５】
発明者らの検討結果によると、厚さＸ及び厚さＹには、±１０％程度のばらつきが生じる。そのため、このようなばらつきを考慮したとしても、側壁保護膜ＳＷの厚さＴは、少なくとも０．９Ｘ＋０．７２Ｙ程度となる。
【００７６】
（実施形態に係る半導体装置及び実施形態に係る半導体装置の製造方法の効果）
以下に、実施形態に係る半導体装置及び実施形態に係る半導体装置の効果を説明する。
【００７７】
実施形態に係る半導体装置においては、フォトリソグラフィを用いることなく側壁保護膜ＳＷを自己整合的に（セルフアラインで）形成することができる。そして、側壁保護膜ＳＷの厚さＴは、第１層ＳＷａ及び第２層ＳＷｂの膜厚（厚さＸ、厚さＹ）により制御することができる。第１層ＳＷａ及び第２層ＳＷｂの膜厚のばらつきは相対的に小さい（±１０％程度）ため、実施形態に係る半導体装置においては、側壁保護膜ＳＷの厚さＴを精度よく制御することができる。その結果、側壁保護膜ＳＷの厚さＴを過度に大きくせずとも、窒化チタン膜ＡＲＦが露出してしまうことを抑制できる。したがって、実施形態に係る半導体装置によると、ボンディングパッドＢＰの寸法縮小が可能となる。
【００７８】
また、実施形態に係る半導体装置においては、側壁保護膜ＳＷが第１層ＳＷａと第２層ＳＷｂとの２層により構成されているため、側壁保護膜ＳＷを第１層ＳＷａのみで構成する場合と比較して、第１層ＳＷａの厚さが薄くなる。その結果、第１層ＳＷａをエッチングする際のオーバーエッチング量を減らすことができるため、ボンディングパッドＢＰの表面の荒れを抑制することができる。
【００７９】
実施形態に係る半導体装置において、厚さＴ１が厚さＴ２よりも小さい場合には、第１層ＳＷａをエッチングする際のオーバーエッチング量をさらに減らすことができる。したがって、この場合には、ボンディングパッドＢＰの表面の荒れをさらに抑制することができる。
【００８０】
側壁保護膜ＳＷの厚さＴは、上記のとおり、概ねＸ＋０．８Ｙとなる。他方、上記のとおり、窒化チタン膜ＡＲＦの裾引量ＦＴは、概ね１．５Ｚとなる。そのため、Ｘ＋０．８Ｙ−１．５Ｚ＞０となる場合（すなわち、厚さＴ−１．５Ｚ＞０となる場合）には、窒化チタン膜ＡＲＦを側壁保護膜ＳＷにより覆うことができる。
【００８１】
厚さＸ及び厚さＹには、±１０％程度のばらつきが生じる可能性がある。このようなばらつきを考慮すると、側壁保護膜ＳＷの厚さＴは、少なくとも０．９Ｘ−０．７２Ｙとなる。そのため、０．９Ｘ−０．７２Ｙ−１．５Ｚ＞０との関係を満たしている場合、より確実に窒化チタン膜ＡＲＦを側壁保護膜ＳＷにより覆うことができる。
【００８２】
フォトリソグラフィを行うことにより側壁保護膜ＳＷを形成する場合、マスクの重ね合わせ余裕を２回分考慮する必要がある。特に、パッシベーション膜に対するフォトレジストはラフ工程であるため、発明者らの検討によると、マスクの重ね合わせ余裕として、４２０ｎｍ程度が必要となる。そのため、このような場合には、側壁保護膜ＳＷの厚さＴから裾引量ＦＴを減じた値（このような値を、以下においては、オーバーラップ量ということがある）が４２０ｎｍ以上でなければ、マスクずれにより、窒化チタン膜ＡＲＦが側壁保護膜ＳＷにより覆われない事態が生じるおそれがある。
【００８３】
オーバーラップ量が大きくなると側壁保護膜ＳＷの間から露出するボンディングパッドＢＰの幅が小さくなるため、オーバーラップ量が大きくなると、ボンディングパッドＢＰの縮小が困難となる。
【００８４】
実施形態に係る半導体装置の製造方法によると、相対的に精度よく制御することができる厚さＸ及び厚さＹにより側壁保護膜ＳＷの厚さＴを制御することができるため、オーバーラップ量を小さくすることが可能である。
【００８５】
より具体的には、実施形態に係る半導体装置の製造方法によると、Ｘ＋０．８Ｙ−１．５Ｚ（＝オーバーラップ量）＜４００ｎｍ（または、０．９Ｘ＋０．７２Ｙ−１．５Ｚ＜４００ｎｍ）との関係を満たすようにすることができる。このようなことからも、実施形態に係る半導体装置の製造方法によると、ボンディングパッドＢＰの寸法縮小が可能となることが示される。
【００８６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００８７】
ＡＲＦ  窒化チタン膜、ＢＰ  ボンディングパッド、ＣＨ  コンタクトホール、ＣＮＦ  導体膜、ＣＮＨ  接続孔、ＣＰ  コンタクトプラグ、ＤＲ  ドレイン領域、ＦＳ  第１面、ＦＴ  裾引量、ＧＥ  ゲート電極、ＧＯ  ゲート絶縁膜、ＧＲ  ガードリング、ＩＬＤ１，ＩＬＤ２，ＩＬＤ３  層間絶縁膜、ＩＳＬ  素子分離膜、ＯＰ１，ＯＰ２  開口、ＯＰ１ａ  第１部分、ＯＰ１ｂ  第２部分、ＰＭＤ  プリメタル絶縁膜、ＰＶ  パッシベーション膜、Ｓ１  ボンディングパッド形成工程、Ｓ２  パッシベーション膜形成工程、Ｓ３  開口形成工程、Ｓ４  側壁保護膜形成工程、Ｓ４１  第１層成膜工程、Ｓ４２  第２層成膜工程、Ｓ４３  第１エッチング工程、Ｓ４４  第２エッチング工程、ＳＲ  ソース領域、ＳＳ  第２面、ＳＵＢ  半導体基板、ＳＷ  側壁保護膜、ＳＷａ  第１層、ＳＷｂ  第２層、Ｔ，Ｔ１，Ｔ２，Ｘ，Ｙ，Ｚ  厚さ、ＴＲ１，ＴＲ２  溝、Ｔｒ  トランジスタ、ＶＨ  ビアホール、ＶＰ  ビアプラグ、ＷＬ１，ＷＬ２  配線層、ＷＲ  ウェル領域。
【図１】
2019153666.tif 000003
【図２】
2019153666.tif 000004
【図３】
2019153666.tif 000005
【図４】
2019153666.tif 000006
【図５】
2019153666.tif 000007
【図６】
2019153666.tif 000008
【図７】
2019153666.tif 000009
【図８】
2019153666.tif 000010
【図９】
2019153666.tif 000011