(57)【要約】【課題】１つの画素信号を複数種類のゲインで読み出す際のノイズを低減しうる固体撮像装置を提供する。【解決手段】光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、複数の列のうち、対応する列に配された画素にそれぞれ接続された複数の出力線と、複数の列のうち、対応する列に配された出力線にそれぞれ接続された複数の列回路と、を有し、複数の列回路の各々の列回路は、対応する列に配された画素に含まれる少なくとも１つの画素の光電変換部で生成された電荷に基づく１つの信号を、第１のゲインで増幅して第１の画素信号及び第２の画素信号として出力する第１のモードと、信号を、第１のゲインで増幅して第１の画素信号として出力し、第１のゲインより低い第２のゲインで増幅して第２の画素信号として出力する第２のモードと、で動作するように構成されている。【選択図】図４
2019068318.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、
前記複数の列のうち、対応する列に配された前記画素にそれぞれ接続された複数の出力線と、
前記複数の列のうち、対応する列に配された前記出力線にそれぞれ接続された複数の列回路と、を有し、
前記複数の列回路の各々の列回路は、前記対応する列に配された前記画素に含まれる少なくとも１つの画素の光電変換部で生成された電荷に基づく１つの信号を、第１のゲインで増幅して第１の画素信号及び第２の画素信号として出力する第１のモードと、前記信号を、前記第１のゲインで増幅して第１の画素信号として出力し、前記第１のゲインより低い第２のゲインで増幅して第２の画素信号として出力する第２のモードと、で動作するように構成されている
ことを特徴とする固体撮像装置。
【請求項２】
前記各々の列回路は、それぞれ増幅率が可変である可変増幅回路を有し、
前記各々の列回路は、前記可変増幅回路の増幅率を切り替えることにより、前記信号を前記第１のゲイン又は前記第２のゲインで増幅する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記各々の列回路は、それぞれ前記可変増幅回路の出力信号のレベルと所定の閾値レベルとを比較する比較部を更に有し、
前記各々の列回路は、
前記可変増幅回路により前記第１のゲインで増幅した前記信号のレベルが前記閾値レベルよりも小さいときは、前記第２の画素信号として出力する前記信号を前記第１のゲインで増幅し、
前記可変増幅回路により前記第１のゲインで増幅した前記信号のレベルが前記閾値レベルよりも大きいときは、前記第２の画素信号として出力する前記信号を前記第２のゲインで増幅する
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記各々の列回路は、それぞれ、
アナログ信号をデジタル信号に変換するＡＤ変換回路と、
前記ＡＤ変換回路から出力される前記信号のデジタル値と所定の閾値とを比較する比較部と、を更に有し、
前記各々の列回路は、
前記可変増幅回路により前記第１のゲインで増幅した前記信号のデジタル値が前記閾値よりも小さいときは、前記第２の画素信号として出力する前記信号を前記可変増幅回路により前記第１のゲインで増幅し、
前記可変増幅回路により前記第１のゲインで増幅した前記信号のデジタル値が前記閾値よりも大きいときは、前記第２の画素信号として出力する前記信号を前記可変増幅回路により前記第２のゲインで増幅する
ことを特徴とする請求項２記載の固体撮像装置。
【請求項５】
前記比較部は、前記信号のデジタル値及び前記閾値を構成する複数のビットのうち一部のビットの値を比較する
ことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記各々の複数の列回路は、それぞれアナログ信号をデジタル信号に変換するＡＤ変換回路を有し、
前記列回路は、前記ＡＤ変換回路のＡＤ変換ゲインを切り替えることにより、前記信号を前記第１のゲイン又は前記第２のゲインで増幅する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項７】
前記各々の列回路は、それぞれ前記信号のレベルと所定の閾値レベルとを比較する比較部を更に有し、
前記各々の列回路は、
前記信号のレベルが前記閾値レベルよりも小さいときは、前記ＡＤ変換ゲインを前記第１のゲインに設定し、
前記信号のレベルが前記閾値レベルよりも大きいときは、前記ＡＤ変換ゲインを前記第２のゲインに設定する
ことを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記各々の列回路は、それぞれ、
前記第１のモード及び前記第２のモードにおいて、前記第１の画素信号として出力する前記信号を前記第１のゲインで増幅する第１の読み出し回路と、
前記第１のモードにおいて、前記第２の画素信号として出力する前記信号を前記第１のゲインで増幅し、前記第２のモードにおいて、前記信号を前記第２のゲインで増幅する第２の読み出し回路と、を有する
ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記各々の列回路は、前記第１の画素信号と前記第２の画素信号とを時分割で出力する
ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記各々の列回路は、前記第２のモードで動作する場合に、前記第１の画素信号を出力した後に前記第２の画素信号を出力する
ことを特徴とする請求項９記載の固体撮像装置。
【請求項１１】
前記各々の列回路は、前記第１のモード及び前記第２のモードのうちのいずれのモードで動作したかを示すモード識別信号を出力する
ことを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
前記各々の列回路は、外部からの制御信号に応じて、前記第１のモードと前記第２のモードとの切り替えを行う
ことを特徴とする請求項１記載の固体撮像装置。
【請求項１３】
前記各々の列回路は、それぞれ、前記画素のリセット電圧に基づく１つの信号を、前記第１のゲインで増幅して第１のリセット信号として出力し、前記第２のゲインで増幅して第２のリセット信号として出力するように更に構成されている
ことを特徴とする請求項１乃至１２のいずれか１項に記載の固体撮像装置。
【請求項１４】
前記各々の列回路から出力される信号を処理する信号処理部を更に有し、
前記信号処理部は、
前記各々の列回路が前記第１のモードで動作している場合には、前記第１の画素信号と前記第１のリセット信号との差分を第１の出力信号として出力し、前記第２の画素信号と前記第１のリセット信号との差分を第２の出力信号として出力し、
前記各々の列回路が前記第２のモードで動作している場合には、前記第１の画素信号と前記第１のリセット信号との差分を第１の出力信号として出力し、前記第２の画素信号と前記第１のリセット信号との差分に前記第１のゲインに対する前記第２のゲインの比を乗じて第２の出力信号として出力するように構成されている
ことを特徴とする請求項１３記載の固体撮像装置。
【請求項１５】
前記信号処理部は、
前記各々の列回路が前記第１のモードで動作している場合には、前記第１の出力信号と前記第２の出力信号に対して平均化処理を施すことにより画像信号を生成し、
前記各々の列回路が前記第２のモードで動作している場合には、前記第２の出力信号を画像信号とする
ことを特徴とする請求項１４記載の固体撮像装置。
【請求項１６】
前記信号処理部は、前記各々の列回路が前記第１のモードで動作している場合に、前記第１の出力信号及び前記第２の出力信号の信号レベルが、前記第１のモードと前記第２のモードとが切り替わる所定の閾値レベルに近いほど、前記第２の出力信号に対する重み付けが大きくなるように前記第１の出力信号と前記第２の出力信号とを加重平均することにより、前記画像信号を生成する
ことを特徴とする請求項１５記載の固体撮像装置。
【請求項１７】
請求項１乃至１３のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する信号処理部と、を有し、
前記信号処理部は、
前記各々の列回路が前記第１のモードで動作している場合には、前記第１の画素信号に基づく第１の出力信号と、前記第２の画素信号に基づく第２の出力信号とを出力し、
前記各々の列回路が前記第２のモードで動作している場合には、前記第１の画素信号に基づく第１の出力信号と、前記第２の画素信号に基づく信号に前記第１のゲインに対する前記第２のゲインの比を乗じた第２の出力信号とを出力するように構成されている
ことを特徴とする撮像システム。
【請求項１８】
前記信号処理部は、
前記各々の列回路が前記第１のモードで動作している場合には、前記第１の出力信号と前記第２の出力信号に対して平均化処理を施すことにより画像信号を生成し、
前記各々の列回路が前記第２のモードで動作している場合には、前記第２の出力信号を画像信号とする
ことを特徴とする請求項１７記載の撮像システム。
【請求項１９】
移動体であって、
請求項１乃至１６のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置の前記画素から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサやＣＣＤイメージセンサに代表される固体撮像装置は、デジタルカメラ、デジタルカムコーダ、監視カメラなどの撮像システムに広く使われるようになっている。これら撮像システムに対する性能向上の要求が高まる中、固体撮像装置についても更なる性能向上が求められている。特許文献１には、Ｓ／Ｎ比の向上とダイナミックレンジの拡大との両立を目的として、１つの画素の信号を異なる２種類のゲインで読み出す構成とした固体撮像装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０８０２５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の固体撮像装置は、撮影される被写体の輝度条件に関わらず画素信号を常に２種類のゲインで読み出す構成とされており、低輝度条件における画素信号の低ノイズ化に関して特に考慮されていない。このため、特許文献１に記載の固体撮像装置は、特に低輝度条件において、ノイズ低減の効果は十分とはいえなかった。
【０００５】
本発明の目的は、１つの画素信号を複数種類のゲインで読み出す際のノイズを低減しうる固体撮像装置及び撮像システムを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、前記複数の列のうち、対応する列に配された前記画素にそれぞれ接続された複数の出力線と、前記複数の列のうち、対応する列に配された前記出力線にそれぞれ接続された複数の列回路と、を有し、前記複数の列回路の各々の列回路は、前記対応する列に配された前記画素に含まれる少なくとも１つの画素の光電変換部で生成された電荷に基づく１つの信号を、第１のゲインで増幅して第１の画素信号及び第２の画素信号として出力する第１のモードと、前記信号を、前記第１のゲインで増幅して第１の画素信号として出力し、前記第１のゲインより低い第２のゲインで増幅して第２の画素信号として出力する第２のモードと、で動作するように構成されている固体撮像装置が提供される。
【発明の効果】
【０００７】
本発明によれば、１つの画素信号を複数種類のゲインで読み出す際のノイズを低減することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態による固体撮像装置の概略構成を示すブロック図である。
【図２】第１実施形態による固体撮像装置の画素の構成例を示す回路図である。
【図３】第１実施形態による固体撮像装置の列回路の構成例を示す回路図である。
【図４】第１実施形態による固体撮像装置の駆動方法を示すタイミング図である。
【図５】信号処理部における画像処理方法を説明する図である。
【図６】第２実施形態による固体撮像装置の列回路の構成例を示す回路図である。
【図７】第３実施形態による固体撮像装置の列回路の構成例を示す回路図である。
【図８】第３実施形態による固体撮像装置の駆動方法を示すタイミング図である。
【図９】第４実施形態による固体撮像装置の列回路の構成例を示す回路図である。
【図１０】第４実施形態による固体撮像装置の駆動方法を示すタイミング図である。
【図１１】本発明の第５実施形態による撮像システムの概略構成を示すブロック図である。
【図１２】本発明の第６実施形態による撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【０００９】
［第１実施形態］
本発明の第１実施形態による固体撮像装置及びその駆動方法について、図１乃至図５を用いて説明する。
【００１０】
はじめに、本実施形態による固体撮像装置の構造について、図１乃至図３を用いて説明する。図１は、本実施形態による固体撮像装置の概略構成を示すブロック図である。図２は、本実施形態による固体撮像装置の画素の構成例を示す回路図である。図３は、本実施形態による固体撮像装置の列回路の構成例を示す回路図である。
【００１１】
本実施形態による固体撮像装置１００は、図１に示すように、画素アレイ部１０と、垂直走査回路２０と、列回路３０と、参照信号生成回路５２と、カウンタ５４と、水平走査回路６０と、制御回路７０と、信号処理部８０とを有している。
【００１２】
画素アレイ部１０には、複数の行及び複数の列に渡ってマトリクス状に配された複数の画素１２が設けられている。図１には、画素アレイ部１０を構成する画素１２のうち４行×５列に配列された２０個の画素１２を示しているが、画素アレイ部１０を構成する画素１２の数は、特に限定されるものではない。
【００１３】
画素アレイ部１０の各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。本明細書では、制御線１４の延在する第１の方向を、行方向と表記することがある。
【００１４】
また、画素アレイ部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、垂直出力線１６が配されている。垂直出力線１６は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。本明細書では、垂直出力線１６の延在する第２の方向を、列方向と表記することがある。
【００１５】
各行の制御線１４は、垂直走査回路２０に接続されている。垂直走査回路２０は、画素１２から画素信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、制御線１４を介して画素１２に供給する回路部である。各列の垂直出力線１６は、列回路３０にそれぞれ接続されている。
【００１６】
各列の列回路３０には、参照信号生成回路５２と、カウンタ５４と、水平走査回路６０とが接続されている。参照信号生成回路５２は、参照信号として、時間の経過に応じて電圧が変化する信号、例えばランプ信号を出力する回路である。カウンタ５４は、制御回路７０が生成するクロック信号のクロック数をカウントし、カウント値に応じたカウント信号を列回路３０に出力する回路である。
【００１７】
また、各列の列回路３０には、水平走査回路６０と、水平出力線５６を介して信号処理部８０とが接続されている。水平走査回路６０は、各列の列回路３０に順次、制御信号を出力する。水平走査回路６０から制御信号を受信した列回路３０は、記憶しているデジタル画素信号を、水平出力線５６を介して信号処理部８０へと出力する。
【００１８】
垂直走査回路２０、列回路３０、参照信号生成回路５２、カウンタ５４及び水平走査回路６０には、制御回路７０が接続されている。制御回路７０は、垂直走査回路２０、列回路３０、参照信号生成回路５２、カウンタ５４、水平走査回路６０等に、これらの動作やそのタイミングを制御する制御信号を供給するための回路部である。これら制御信号の少なくとも一部は、固体撮像装置１００の外部から供給されてもよい。
【００１９】
信号処理部８０は、各列の列回路３０から出力された信号に対して、所定の信号処理、例えば相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）等の信号処理を行う回路部である。信号処理部８０の少なくとも一部の機能は、固体撮像装置１００の外部の装置が備えていてもよい。固体撮像装置１００が信号処理部８０を備えている場合、少なくとも画素アレイ部１０が配された第１の半導体基板と、少なくとも信号処理部８０が配された第２の半導体基板とが配線で接続されてなる積層型の固体撮像装置１００を構成してもよい。
【００２０】
図２は、画素１２の構成例を示す回路図である。複数の画素１２の各々は、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とを含む。
【００２１】
光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤを構成するフォトダイオードは、アノードが接地ノード（ＧＮＤ）に接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆるフローティングディフュージョンＦＤである。フローティングディフュージョンＦＤは、容量成分を含み、電荷保持部として機能するとともに、この容量成分からなる電荷電圧変換部を構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源ノード（電圧Ｖｄｄ）に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１６に接続されている。垂直出力線１６には、電流源１８が接続されている。なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることがあり、上述のソースとドレインとは逆の名称で呼ばれることもある。
【００２２】
図２に示す回路構成の場合、各行の制御線１４は、転送ゲート信号線、リセット信号線、選択信号線（いずれも図示せず）を含む。転送ゲート信号線は、対応する行に属する画素１２の転送トランジスタＭ１のゲートに接続されており、垂直走査回路２０から出力される制御信号ＰＴＸを転送トランジスタＭ１のゲートに供給する。リセット信号線は、対応する行に属する画素１２のリセットトランジスタＭ２のゲートに接続されており、垂直走査回路２０から出力される制御信号ＰＲＥＳをリセットトランジスタＭ２のゲートに供給する。選択信号線は、対応する行に属する画素１２の選択トランジスタＭ４のゲートに接続されており、垂直走査回路２０から出力される制御信号ＰＳＥＬを選択トランジスタＭ４のゲートに供給する。画素１２の各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路２０からハイレベルの制御信号が供給されると対応するトランジスタがオンとなり、垂直走査回路２０からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。
【００２３】
被写体の光学像が画素アレイ部１０に入射すると、各画素１２の光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、オンすることにより光電変換部ＰＤの電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、その容量成分による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、フローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１６に出力する。リセットトランジスタＭ２は、オンすることによりフローティングディフュージョンＦＤを電圧Ｖｄｄに応じた電圧にリセットする。
【００２４】
画素１２の転送トランジスタＭ１、リセットトランジスタＭ２及び選択トランジスタＭ４は、垂直走査回路２０から供給される制御信号ＰＴＸ，ＰＲＥＳ，ＰＳＥＬにより、行単位で制御される。制御信号ＰＳＥＬにより選択された行（選択行）に属する複数の画素１２の画素信号は、各列の垂直出力線１６に同時に出力される。
【００２５】
図３は、列回路３０の構成例を示す回路図である。各列の列回路３０は、可変増幅回路３４、アナログ比較部３８、コンパレータ４２、メモリ４４，４６を有する。
【００２６】
画素アレイ部１０の各列の垂直出力線１６は、列回路３０の入力ノードでもある可変増幅回路３４の入力端子に接続されている。可変増幅回路３４は、画素１２から垂直出力線１６を介して出力される画素信号（アナログ画素信号）を、所定のゲインで増幅して出力する。可変増幅回路３４は、増幅率を変更可能な増幅回路であり、増幅率として少なくとも、ゲインＡ１と、ゲインＡ１よりも低いゲインＡ２とを含む。例えば、ゲインＡ１はゲインＡ２のべき乗倍である。以後の説明では、ゲインＡ１が４倍でありゲインＡ２が１倍である場合を想定するが、ゲインの値は特に限定されるものではない。
【００２７】
可変増幅回路３４の出力端子は、コンパレータ４２の２つの入力端子のうちの一方の入力端子と、アナログ比較部３８の２つの入力端子のうちの一方の入力端子とに接続されている。アナログ比較部３８の２つの入力端子のうちの他方の入力端子には、閾値電圧ＶＴＨが供給されている。アナログ比較部３８は、可変増幅回路３４の出力信号ＶＡＭＰＯのレベルと閾値電圧ＶＴＨのレベルとの大小関係を比較する比較回路である。閾値電圧ＶＴＨは、列回路３０の外部（例えば、制御回路７０）から供給される任意の閾値電圧である。アナログ比較部３８は、可変増幅回路３４と、メモリ４６とに接続されている。可変増幅回路３４の増幅率は、制御回路７０からの制御信号により、或いは、アナログ比較部３８から供給される可変増幅回路３４の出力信号のレベルと閾値電圧ＶＴＨのレベルとの比較の結果に基づいて設定することができる。メモリ４６には、アナログ比較部３８から供給される可変増幅回路３４の出力信号のレベルと閾値電圧ＶＴＨのレベルとの比較の結果が記憶される。
【００２８】
コンパレータ４２の２つの入力端子のうちの他方の入力端子には、参照信号生成回路５２が接続されている。コンパレータ４２は、可変増幅回路３４の出力信号ＶＡＭＰＯのレベルと参照信号生成回路５２から出力される参照信号ＶＲＡＭＰのレベルとの大小関係を比較する比較回路である。コンパレータ４２の出力端子は、メモリ４４に接続されている。コンパレータ４２は、可変増幅回路３４の出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰのレベルとを比較し、これら信号レベルの大小関係が反転したときに、メモリ４４にラッチ信号を出力する。
【００２９】
メモリ４４には、カウンタ５４が接続されている。メモリ４４は、コンパレータ４２からラッチ信号を受け取ったときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴが示すカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。水平出力線５６は、出力線５６ａと、出力線５６ｃとを含む。メモリ４４は、出力線５６ａに接続されている。メモリ４６は、出力線５６ｃに接続されている。メモリ４４は、水平走査回路６０からの制御信号に応じて、記憶しているデジタル画素信号を、出力線５６ａを介して信号処理部８０へと出力する。また、メモリ４６は、水平走査回路６０からの制御信号に応じて、記憶している可変増幅回路３４の出力信号のレベルと閾値電圧ＶＴＨのレベルとの比較の結果に応じた信号を、出力線５６ｃを介して信号処理部８０へと出力する。
【００３０】
次に、本実施形態による固体撮像装置の駆動方法について、図４を用いて説明する。図４は、本実施形態による固体撮像装置の駆動方法を示すタイミング図である。図４には、読み出しを行う行に属する画素１２に供給する制御信号ＰＲＥＳ，ＰＴＸ、可変増幅回路３４の増幅率、アナログ比較部３８の動作状態、出力信号ＶＡＭＰＯ、参照信号ＶＲＡＭＰ、カウント信号ＣＯＵＮＴの出力期間を示している。
【００３１】
なお、図４には制御信号ＰＳＥＬは記載していないが、読み出しを行う行（選択行）の選択信号線にはハイレベルの制御信号ＰＳＥＬが供給され、その他の行（非選択行）の選択信号線にはローレベルの制御信号ＰＳＥＬが供給される。選択行では、ハイレベルの制御信号ＰＳＥＬによって当該行に属する画素１２の選択トランジスタＭ４がオンとなり、画素信号を垂直出力線１６に出力できる状態となる。非選択行の制御信号ＰＳＥＬ，ＰＲＥＳ，ＰＴＸは、ローレベルに保持される。制御信号ＰＳＥＬ，ＰＲＥＳ，ＰＴＸは、制御回路７０による制御のもと、垂直走査回路２０から供給される。
【００３２】
時刻ｔ０において、制御信号ＰＲＥＳ，ＰＴＸはローレベルになっている。続く時刻ｔ０から時刻ｔ１の期間において、制御信号ＰＲＥＳをハイレベルに制御し、リセットトランジスタＭ２をオンにする。これにより、画素１２のフローティングディフュージョンＦＤが電圧Ｖｄｄに応じたリセットレベルの電圧（リセット電圧）にリセットされる。各列の垂直出力線１６には、画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号が出力される。この際、可変増幅回路３４の増幅率はゲインＡ２（１倍）に設定されており、画素１２から出力された画素信号（Ｎ信号）は、可変増幅回路３４においてゲインＡ２倍に増幅される。図４には、可変増幅回路３４の出力信号ＶＡＭＰＯを、点線及び破線で示している。点線は低輝度時における可変増幅回路３４の出力信号ＶＡＭＰＯを示し、破線は高輝度時における可変増幅回路３４の出力信号ＶＡＭＰＯを示している。
【００３３】
続く時刻ｔ２から時刻ｔ３の期間は、Ａ２倍に増幅されたＮ信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換期間（期間ＮＡＤ１）である。時刻ｔ２において、参照信号生成回路５２は参照信号ＶＲＡＭＰのランプアップを開始し、カウンタ５４はカウントを開始する。また、コンパレータ４２は、出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始する。時刻ｔ２ａにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯのレベルを超えると、コンパレータ４２の出力信号がローレベルからハイレベルへと変化する。メモリ４４は、コンパレータ４２のこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４に記憶されたこのデジタル値をＮＤ１とする。
【００３４】
時刻ｔ３において期間ＮＡＤ１が終了後、参照信号生成回路５２は、参照信号ＶＲＡＭＰのレベルを初期状態にリセットする。また、可変増幅回路３４の増幅率をゲインＡ２からゲインＡ１（４倍）へと切り替える。これにより、画素１２から出力された画素信号（Ｎ信号）は可変増幅回路３４においてゲインＡ１倍に増幅され、出力信号ＶＡＭＰＯが増加する。
【００３５】
続く時刻ｔ４から時刻ｔ５の期間は、Ａ１倍に増幅されたＮ信号のＡＤ変換期間（期間ＮＡＤ２）である。時刻ｔ４において、参照信号生成回路５２は参照信号ＶＲＡＭＰのランプアップを開始し、カウンタ５４はカウントを開始する。また、コンパレータ４２は、出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始する。時刻ｔ４ａにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯのレベルを超えると、コンパレータ４２の出力信号がローレベルからハイレベルへと変化する。メモリ４４は、コンパレータ４２のこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４に記憶されたこのデジタル値をＮＤ２とする。
【００３６】
時刻ｔ５において期間ＮＡＤ２が終了後、参照信号生成回路５２は、参照信号ＶＲＡＭＰのレベルを初期状態にリセットする。
【００３７】
続く時刻ｔ６から時刻ｔ７の期間において制御信号ＰＴＸをハイレベルに制御し、転送トランジスタＭ１をオンにする。これにより、画素１２の光電変換部ＰＤに蓄積された信号電荷が、フローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤは、光電変換部ＰＤから転送された信号電荷の量に応じた電圧となる。各列の垂直出力線１６には、画素１２から、光電変換部ＰＤで生成された信号電荷の量に応じた画素信号が出力される。この際、可変増幅回路３４の増幅率はゲインＡ１（４倍）に設定されており、画素１２から出力された画素信号（Ｓ信号）は、可変増幅回路３４においてゲインＡ１倍に増幅される。
【００３８】
続く時刻ｔ８から時刻ｔ９の期間は、Ａ１倍に増幅されたＳ信号のＡＤ変換期間（期間ＳＡＤ１）である。時刻ｔ８において、参照信号生成回路５２は参照信号ＶＲＡＭＰのランプアップを開始し、カウンタ５４はカウントを開始する。また、コンパレータ４２は、出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始する。
【００３９】
図４に低輝度時の出力信号ＶＡＭＰＯとして示されているように、出力信号ＶＡＭＰＯのレベルが時刻ｔ９における参照信号ＶＲＡＭＰのレベルより低い場合、例えば時刻ｔ８ａにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯのレベルを超える。これにより、コンパレータ４２の出力信号がローレベルからハイレベルへと変化し、メモリ４４は、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４に記憶されたこのデジタル値をＳＤ１とする。
【００４０】
一方、図４に高輝度時の出力信号ＶＡＭＰＯとして示されているように、出力信号ＶＡＭＰＯのレベルが時刻ｔ９における参照信号ＶＲＡＭＰのレベルより高い場合、参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯのレベルを超えることはない。そのため、コンパレータ４２の出力信号は反転せず、メモリ４４には、Ａ１倍に増幅されたＳ信号に対応するデジタル値は記憶されず、例えば時刻ｔ９におけるカウント信号ＣＯＵＮＴで示されるカウント値が記憶される。
【００４１】
時刻ｔ９において期間ＳＡＤ１が終了後、参照信号生成回路５２は、参照信号ＶＲＡＭＰのレベルを初期状態にリセットする。
【００４２】
続く時刻ｔ１０から時刻ｔ１１の期間において、アナログ比較部３８は、可変増幅回路３４の出力信号ＶＡＭＰＯのレベルと閾値電圧ＶＴＨのレベルとを比較する。出力信号ＶＡＭＰＯのレベルと閾値電圧ＶＴＨのレベルとの比較結果は、可変増幅回路３４の増幅率の設定に用いられる。すなわち、出力信号ＶＡＭＰＯのレベルが閾値電圧ＶＴＨのレベルよりも低い場合には、可変増幅回路３４の増幅率はゲインＡ１のまま維持する。一方、出力信号ＶＡＭＰＯのレベルが閾値電圧ＶＴＨのレベルよりも高い場合には、可変増幅回路３４の増幅率はゲインＡ１からゲインＡ２に切り替える。これにより、出力信号ＶＡＭＰＯのレベルは、図４に点線で描かれているように小さくなる。
【００４３】
以後、可変増幅回路３４の増幅率をゲインＡ１のまま維持する場合の動作を第１モード、可変増幅回路３４の増幅率をゲインＡ１からゲインＡ２に切り替える場合の動作を第２モードと呼ぶものとする。アナログ比較部３８による比較結果は、第１モード及び第２モードのうちのいずれのモードで動作したかを識別するためのモード識別信号として、メモリ４６に記憶される。
【００４４】
閾値電圧ＶＴＨは、期間ＳＡＤ１における参照信号ＶＲＡＭＰの振幅よりもやや小さいレベルに設定する。このようにすることで、ゲインＡ１（４倍）に設定されているときの出力信号ＶＡＭＰＯが閾値電圧ＶＴＨよりも小さい場合、出力信号ＶＡＭＰＯのレベルは参照信号ＶＲＡＭＰのレンジ内に収まるため、出力信号ＶＡＭＰＯのＡＤ変換を確実に行うことができる。
【００４５】
続く時刻ｔ１２から時刻ｔ１３の期間は、Ａ１倍又はＡ２倍に増幅されたＳ信号のＡＤ変換期間（期間ＳＡＤ２）である。時刻ｔ１２において、参照信号生成回路５２は参照信号ＶＲＡＭＰのランプアップを開始し、カウンタ５４はカウントを開始する。また、コンパレータ４２は、出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始する。ここで、期間ＳＡＤ２における参照信号ＶＲＡＭＰの振幅は、可変増幅回路３４の増幅率がゲインＡ１のときの出力信号ＶＡＭＰＯの信号レンジ以上になるように設定する。例えば、期間ＳＡＤ１と期間ＳＡＤ２とにおける参照信号ＶＲＡＭＰの振幅を同じにした場合、期間ＳＡＤ１でＡＤ変換される信号レンジは、期間ＳＡＤ２でＡＤ変換される信号レンジのおよそ１／４となる。
【００４６】
低輝度時には、時刻ｔ１２ａにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯのレベルを超えるものとする。また、高輝度時には、時刻ｔ１２ｂにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯのレベルを超えるものとする。参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯのレベルを超えると、コンパレータ４２の出力信号がローレベルからハイレベルへと変化する。メモリ４４は、コンパレータ４２のこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４に記憶されたこのデジタル値をＳＤ２とする。
【００４７】
このように、本実施形態の駆動方法では、デジタル値ＳＤ１とデジタル値ＳＤ２とは、この順番で、時分割で出力される。
【００４８】
期間ＳＡＤ２が終了する時刻ｔ１３の後、メモリ４４に記憶されたデジタル値ＮＤ１，ＮＤ２，ＳＤ１，ＳＤ２のデジタル出力信号は、水平走査回路６０からの制御信号に応じて、出力線５６ａを介して後段の信号処理部８０に出力される。同様に、メモリ４６に記憶されたモード識別信号は、水平走査回路６０からの制御信号に応じて、出力線５６ｃを介して後段の信号処理部８０に出力される。
【００４９】
なお、期間ＮＡＤ１，ＮＡＤ２，ＳＡＤ１，ＳＡＤ２は、必ずしも上述の順番に実行する必要はない。ただし、上述の順番で実行する場合、可変増幅回路３４の増幅率の切り替え動作を挿入することなく高ゲインのゲインＡ１でＮ信号とＳ信号の読み出しとを行うことができるので、ゲイン切り替え動作に起因する画質劣化等が生じるのを抑制することができる。
【００５０】
信号処理部８０或いは固体撮像装置１００の外部の信号処理部（図示せず）では、列回路３０から出力されたデジタル値ＮＤ１，ＮＤ２，ＳＤ１，ＳＤ２のデジタル出力信号とモード識別信号とを用いてＣＤＳ処理が行われる。
【００５１】
モード識別信号が第１モードを示している場合、デジタル値ＳＤ１，ＳＤ２は共にゲインＡ１でＡＤ変換がなされているため、ＣＤＳ処理において差分処理を行う対象はデジタル値ＮＤ２である。そこで、以下の式に従い、出力信号ＯＵＴ１と出力信号ＯＵＴ２とをそれぞれ算出する。
ＯＵＴ１＝ＳＤ１−ＮＤ２
ＯＵＴ２＝ＳＤ２−ＮＤ２
【００５２】
一方、モード識別信号が第２モードを示している場合、デジタル値ＳＤ１のＣＤＳ処理において差分処理を行う対象はデジタル値ＮＤ２であり、デジタル値ＳＤ２のＣＤＳ処理において差分処理を行う対象はデジタル値ＮＤ１である。そこで、以下の式に従い、出力信号ＯＵＴ１と出力信号ＯＵＴ２とをそれぞれ算出する。
ＯＵＴ１＝ＳＤ１−ＮＤ２
ＯＵＴ２＝４×（ＳＤ２−ＮＤ１）
【００５３】
第２モードにおける出力信号ＯＵＴ２は、可変増幅回路３４がゲインＡ２（１倍）のときに読み出された結果であるため、ゲインＡ１（４倍）のときに読み出された結果とレンジを合わせるために、ゲイン比の４倍をＣＤＳ処理後の値に乗算する。ここでゲイン比とは、ゲインＡ２に対するゲインＡ１の比である。第２モードの場合、出力信号ＯＵＴ１は上述したように期間ＳＡＤ２の参照信号ＶＲＡＭＰのレンジを超えているため、画素信号レベルに応じたＡＤ変換はなされていない。したがって、第２モードとなった場合、出力信号ＯＵＴ１のＣＤＳ処理は省略しても構わない。
【００５４】
なお、上記の駆動例では、信号処理部８０においてＣＤＳ処理を行う構成を説明したが、メモリ４４をリップルカウンタで構成し、列回路３０内で上述のＣＤＳ処理を行うようにしてもよい。また、本実施形態では、可変増幅回路３４の後段にアナログ比較部３８を配置したが、可変増幅回路３４よりも前段にアナログ比較部３８を配置し、可変増幅回路３４で増幅するより前の段階で画素信号と閾値電圧ＶＴＨとを比較する構成としてもよい。或いは、アナログ比較部３８の動作を、コンパレータ４２により行うようにしてもよい。この場合、コンパレータ４２に閾値電圧ＶＴＨを入力してもよいし、参照信号ＶＲＡＭＰをＶＴＨと同等のレベルに制御してもよい。
【００５５】
次に、ＣＤＳ処理に引き続いて信号処理部８０或いは固体撮像装置１００の外部の信号処理部（図示せず）において行う画像処理について、図５を用いて説明する。図５は、信号処理部における画像処理方法を説明する図である。
【００５６】
出力信号ＯＵＴ１，ＯＵＴ２が第１モードで読み出された場合、これらに対して平均化処理を施し、最終的な画像信号とする。第１モードで読み出された出力信号ＯＵＴ１，ＯＵＴ２は同一の画素１２から同一ゲインで読み出された信号であるため、これらに対して平均化処理を施すことで、閾値電圧ＶＴＨよりも低い光信号レベルに対応する低輝度時における低ノイズ化が実現できる。一方、出力信号ＯＵＴ１，ＯＵＴ２が第２モードで読み出された場合には、出力信号ＯＵＴ１は画素信号のレベルに応じたＡＤ変換はなされていないため使用せず、出力信号ＯＵＴ２のみを最終的な画像信号とする。
【００５７】
図５（ａ）は、このときに行われる光信号レベルに応じた処理を示している。すなわち、出力信号ＯＵＴ１，ＯＵＴ２が第１モードで読み出された場合には、出力信号ＯＵＴ１，ＯＵＴ２にそれぞれ係数０．５を乗じて加算（すなわち平均化）する。出力信号ＯＵＴ１，ＯＵＴ２が第２モードで読み出された場合には、出力信号ＯＵＴ１に０を、出力信号ＯＵＴ２に１を乗じて加算する。
【００５８】
或いは、出力信号ＯＵＴ１，ＯＵＴ２が閾値電圧ＶＴＨに近いほど出力信号ＯＵＴ２に対する重み付けが大きくなるように、出力信号ＯＵＴ１，ＯＵＴ２を加重平均するようにしてもよい。例えば、図５（ｂ）に示すように、出力信号ＯＵＴ１，ＯＵＴ２が第１モードで読み出された場合、任意の光信号レベル以下においては、図５（ａ）の場合と同様、出力信号ＯＵＴ１，ＯＵＴ２に平均化処理を施した結果を最終的な画像信号とする。当該任意の光信号レベル以上においては、出力信号ＯＵＴ１に対して０〜０．５の範囲の第１係数を、出力信号ＯＵＴ２に対して０．５〜１の範囲の第２係数を乗じる。出力信号ＯＵＴ１，ＯＵＴ２が第２モードで読み出された場合には、出力信号ＯＵＴ２を最終的な画像信号とする。
【００５９】
図５（ａ）のように処理を行う場合、２つの出力信号を平均化して出力された画像信号と１つの出力信号からなる画像信号との間でノイズレベルに差が生じ、モードの切替り点でノイズレベルの差が画像における段差となって現れる可能性がある。図５（ｂ）に示すように、出力信号ＯＵＴ１，ＯＵＴ２と閾値電圧ＶＴＨとの差に応じて第１係数と第２係数とを変化することで、この段差を軽減することが可能となる。
【００６０】
これまで説明してきた本実施形態の駆動方法では、各列の画素信号レベルに応じて列ごとに第１モードか第２モードかを判断して読み出す構成としている。しかしながら、固体撮像装置１００の外部からの制御信号に従って、第１モード或いは第２モードのいずれかに設定して読み出し動作を行うようにしてもよい。例えば、被写体からの光量を計測する測光装置からの信号に基づいて、動作モードを設定することができる。以降に説明する実施形態においても同様に、外部から読み出しモードの設定を行うようにしても構わない。
【００６１】
このように、本実施形態によれば、１つの画素信号を複数種類のゲインで読み出す際の低輝度時におけるノイズを低減することができる。
【００６２】
［第２実施形態］
本発明の第２実施形態による固体撮像装置及びその駆動方法について、図６を用いて説明する。第１実施形態による固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図６は、本実施形態による固体撮像装置の列回路の構成例を示す回路図である。
【００６３】
本実施形態による固体撮像装置は、列回路３０の回路構成が異なるほかは、第１実施形態による固体撮像装置と同様である。すなわち、本実施形態による固体撮像装置の列回路３０は、図６に示すように、アナログ比較部３８の代わりに、デジタル比較部４８を有している。デジタル比較部４８は、メモリ４４，４６及び可変増幅回路３４に接続されている。デジタル比較部４８は、メモリ４４に記憶されたデジタル値と列回路３０の外（例えば、制御回路７０）から入力されるデジタル閾値ＤＴＨとを比較し、比較した結果をメモリ４６及び可変増幅回路３４に出力する。
【００６４】
次に、本実施形態による固体撮像装置の駆動方法について、図４を参照して説明する。本実施形態による固体撮像装置の駆動方法は、時刻ｔ１０から時刻ｔ１１における比較動作をデジタル比較部４８で行うほかは第１実施形態の駆動方法と同様である。本実施形態による固体撮像装置の基本的な読み出し動作は、図４に示すタイミング図と同じである。
【００６５】
本実施形態の固体撮像装置では、期間ＳＡＤ１の間にＡＤ変換されたデジタル値ＳＤ１とデジタル閾値ＤＴＨとの大小関係を比較する。そして、その結果を、メモリ４６にモード識別信号として記憶するとともに、可変増幅回路３４のゲイン設定にフィードバックする。本実施形態による固体撮像装置では、比較動作をデジタル回路で行うため、第１実施形態の場合よりも比較処理を高速で行うことができる。
【００６６】
また、デジタル閾値ＤＴＨを、閾値電圧ＶＴＨの場合と同様、例えば信号レンジのおよそ１／４に設定した場合、デジタル値ＳＤ１の総てのビットの値をデジタル比較部４８に入力する必要はない。例えば、信号レンジが８ビット（＝２５５）であり、デジタル閾値ＤＴＨを信号レンジの１／４近傍の６３に設定する場合、デジタル値ＳＤ１の上位３ビットが［０００］であるか否かによって大小関係を判断するようにしてもよい。デジタル値ＳＤ１の一部のビットのみを用いて比較する構成とした場合、デジタル比較部４８の回路構成を小さくすることができ、チップ面積の小型化を実現することができる。
【００６７】
このように、本実施形態によれば、１つの画素信号を複数種類のゲインで読み出す際の低輝度時におけるノイズを低減することができる。
【００６８】
［第３実施形態］
本発明の第３実施形態による固体撮像装置及びその駆動方法について、図７及び図８を用いて説明する。第１及び第２実施形態による固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００６９】
第１及び第２実施形態では、可変増幅回路３４の増幅率を変えることにより異なる２種類のゲインで信号の読み出しを行った。本実施形態では、傾きの異なる２つの参照信号ＶＲＡＭＰＬと参照信号ＶＲＡＭＰＨとを用いて２種類のゲインで信号の読み出しを行う構成を説明する。
【００７０】
はじめに、本実施形態による固体撮像装置の構造について、図７を用いて説明する。図７は、本実施形態による固体撮像装置の列回路の構成例を示す回路図である。
【００７１】
本実施形態による固体撮像装置は、列回路３０の回路構成が異なるほかは、第１実施形態による固体撮像装置と同様である。すなわち、本実施形態による固体撮像装置の列回路３０は、図７に示すように、反転増幅回路３６、セレクタ４０、コンパレータ４２、メモリ４４，４６を有する。
【００７２】
画素アレイ部１０の各列の垂直出力線１６は、列回路３０の入力ノードでもある反転増幅回路３６の入力端子に接続されている。反転増幅回路３６は、画素１２から垂直出力線１６を介して出力される画素信号（アナログ画素信号）を、所定のゲインで増幅して出力する。反転増幅回路３６の出力端子は、コンパレータ４２の２つの入力端子のうちの一方の入力端子に接続されている。なお、反転増幅回路３６は必ずしも設ける必要はなく、垂直出力線１６をコンパレータ４２に直に接続するようにしてもよい。この場合は、以下に説明する参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬの極性を反転すればよい。
【００７３】
セレクタ４０の２つの入力端子は、参照信号生成回路５２に接続されている。セレクタ４０の２つの入力端子のうちの一方の入力端子には、参照信号生成回路５２から、参照信号ＶＲＡＭＰＨとして、傾きの大きいランプ信号が供給される。また、セレクタ４０の２つの入力端子のうちの他方の入力端子には、参照信号生成回路５２から、参照信号ＶＲＡＭＰＬとして、傾きの小さいランプ信号が供給される。以降の説明では、参照信号ＶＲＡＭＰＨの傾きが参照信号ＶＲＡＭＰＬの傾きの４倍である場合を想定する。セレクタ４０の出力端子は、コンパレータ４２の２つの入力端子のうちの他方の入力端子に接続されている。セレクタ４０は、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのうち、コンパレータ４２に出力する参照信号ＶＲＡＭＰＩを選択する。すなわち、セレクタ４０は、ＡＤ変換回路のＡＤ変換ゲインを切り替える切り替え手段として機能する。
【００７４】
コンパレータ４２の出力端子は、メモリ４４，４６及びセレクタ４０に接続されている。コンパレータ４２は、反転増幅回路３６の出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰＩのレベルとを比較し、これら信号レベルの大小関係が反転したときに、メモリ４４にラッチ信号を出力する。また、コンパレータ４２は、反転増幅回路３６の出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰＩのレベルとを比較し、これら信号レベルの大小関係に応じた信号をセレクタ４０及びメモリ４６に出力する。
【００７５】
メモリ４４には、カウンタ５４が接続されている。メモリ４４は、出力線５６ａに接続されている。メモリ４６は、出力線５６ｃに接続されている。メモリ４４は、水平走査回路６０からの制御信号に応じて、記憶しているデジタル画素信号を、出力線５６ａを介して信号処理部８０へと出力する。また、メモリ４６は、水平走査回路６０からの制御信号に応じて、記憶している反転増幅回路３６の出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰＩのレベルとの比較の結果に応じた信号を、出力線５６ｃを介して信号処理部８０へと出力する。
【００７６】
次に、本実施形態による固体撮像装置の駆動方法について、図８を用いて説明する。図８は、本実施形態による固体撮像装置の駆動方法を示すタイミング図である。図８には、読み出しを行う行に属する画素１２に供給する制御信号ＰＲＥＳ，ＰＴＸ、参照信号ＶＲＡＭＰＬ，ＶＲＡＭＰＨ，ＶＲＡＭＰＩ及び反転増幅回路３６の出力信号ＶＡＭＰＯの波形、セレクタ４０が選択する参照信号を示している。
【００７７】
時刻ｔ２０において、制御信号ＰＲＥＳ，ＰＴＸはローレベルになっている。続く時刻ｔ２０から時刻ｔ２１の期間において、制御信号ＰＲＥＳをハイレベルに制御し、リセットトランジスタＭ２をオンにする。これにより、画素１２のフローティングディフュージョンＦＤが電圧Ｖｄｄに応じたリセットレベルの電圧にリセットされる。各列の垂直出力線１６には、画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。反転増幅回路３６は、画素１２から出力されたＮ信号を反転増幅し、コンパレータ４２の一方の入力端子に出力信号ＶＡＭＰＯとして出力する。図８には、反転増幅回路３６の出力信号ＶＡＭＰＯを、点線及び破線で示している。点線は低輝度時における反転増幅回路３６の出力信号ＶＡＭＰＯを示し、破線は高輝度時における反転増幅回路３６の出力信号ＶＡＭＰＯを示している。
【００７８】
続く時刻ｔ２２から時刻ｔ２３の期間は、参照信号ＶＲＡＭＰＨを用いて第１のＡＤ変換ゲインでＮ信号をＡＤ変換する期間（期間ＮＡＤ１）である。時刻ｔ２２において、参照信号生成回路５２は参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのランプアップを開始し、カウンタ５４はカウントを開始する。セレクタ４０は、時刻ｔ２２よりも前に、参照信号ＶＲＡＭＰＨ及び参照信号ＶＲＡＭＰＬのうち、参照信号ＶＲＡＭＰＨを選択する状態に設定されている。これにより、セレクタ４０は、コンパレータ４２の他方の入力端子に入力する参照信号ＶＲＡＭＰＩとして、参照信号ＶＲＡＭＰＨを選択する。コンパレータ４２は、出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰＩのレベルとの比較を開始する。時刻ｔ２２ａにおいて参照信号ＶＲＡＭＰＩのレベルが出力信号ＶＡＭＰＯのレベルを超えると、コンパレータ４２の出力信号がローレベルからハイレベルへと変化する。メモリ４４は、コンパレータ４２のこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４に記憶されたこのデジタル値をＮＤ１とする。
【００７９】
時刻ｔ２３において期間ＮＡＤ１が終了後、参照信号生成回路５２は、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのレベルを初期状態にリセットする。また、セレクタ４０を、参照信号ＶＲＡＭＰＨ及び参照信号ＶＲＡＭＰＬのうち、参照信号ＶＲＡＭＰＬを選択する状態に設定する。
【００８０】
続く時刻ｔ２４から時刻ｔ２５の期間は、参照信号ＶＲＡＭＰＬを用いて第１のＡＤ変換ゲインより大きい第２のＡＤ変換ゲインでＮ信号をＡＤ変換する期間（期間ＮＡＤ２）である。時刻ｔ２４において、参照信号生成回路５２は参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのランプアップを開始し、カウンタ５４はカウントを開始する。セレクタ４０は、コンパレータ４２の他方の入力端子に入力する参照信号ＶＲＡＭＰＩとして、参照信号ＶＲＡＭＰＬを選択する。コンパレータ４２は、出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰＩのレベルとの比較を開始する。時刻ｔ２４ａにおいて参照信号ＶＲＡＭＰＩのレベルが出力信号ＶＡＭＰＯのレベルを超えると、コンパレータ４２の出力信号がローレベルからハイレベルへと変化する。メモリ４４は、コンパレータ４２のこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４に記憶されたこのデジタル値をＮＤ２とする。
【００８１】
時刻ｔ２５において期間ＮＡＤ２が終了後、参照信号生成回路５２は、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのレベルを初期状態にリセットする。
【００８２】
続く時刻ｔ２６から時刻ｔ２７の期間において制御信号ＰＴＸをハイレベルに制御し、転送トランジスタＭ１をオンにする。これにより、画素１２の光電変換部ＰＤに蓄積された信号電荷が、フローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤは、光電変換部ＰＤから転送された信号電荷の量に応じた電圧となる。各列の垂直出力線１６には、画素１２から、光電変換部ＰＤで生成された信号電荷の量に応じた画素信号（Ｓ信号）が出力される。反転増幅回路３６は、画素１２から出力されたＳ信号を反転増幅し、コンパレータ４２の一方の入力端子に出力信号ＶＡＭＰＯとして出力する。
【００８３】
続く時刻ｔ２８から時刻ｔ２９の期間は、参照信号ＶＲＡＭＰＬを用いて第２のＡＤ変換ゲインでＳ信号をＡＤ変換する期間（期間ＳＡＤ１）である。時刻ｔ２８において、参照信号生成回路５２は参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのランプアップを開始し、カウンタ５４はカウントを開始する。セレクタ４０は、コンパレータ４２の他方の入力端子に入力する参照信号ＶＲＡＭＰＩとして、参照信号ＶＲＡＭＰＬを選択する。コンパレータ４２は、出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰＩのレベルとの比較を開始する。
【００８４】
図８に低輝度時の出力信号ＶＡＭＰＯとして示しているように、出力信号ＶＡＭＰＯのレベルが時刻ｔ２９における参照信号ＶＲＡＭＰＩのレベルより低い場合、例えば時刻ｔ２８ａにおいて参照信号ＶＲＡＭＰＩのレベルが出力信号ＶＡＭＰＯのレベルを超える。これにより、コンパレータ４２の出力信号がローレベルからハイレベルへと変化し、メモリ４４は、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４に記憶されたこのデジタル値をＳＤ１とする。
【００８５】
一方、図８に高輝度時の出力信号ＶＡＭＰＯとして示されているように、出力信号ＶＡＭＰＯのレベルが時刻ｔ２９における参照信号ＶＲＡＭＰＩのレベルより高い場合、参照信号ＶＲＡＭＰＩのレベルが出力信号ＶＡＭＰＯのレベルを超えることはない。そのため、コンパレータ４２の出力信号は反転せず、メモリ４４には、参照信号ＶＲＡＭＰＬを用いてＡＤ変換されたＳ信号に対応するデジタル値は記憶されず、例えば時刻ｔ２９におけるカウント信号ＣＯＵＮＴで示されるカウント値が記憶される。
【００８６】
時刻ｔ２９において期間ＳＡＤ１が終了後、参照信号生成回路５２は、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのレベルを初期状態にリセットする。
【００８７】
続く時刻ｔ３０から時刻ｔ３１の期間において、コンパレータ４２は、参照信号生成回路５２から供給される閾値レベルの参照信号とＳ信号とを比較する。まず、時刻ｔ３０から、参照信号生成回路５２は、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのうち少なくとも参照信号ＶＲＡＭＰＬのレベルを制御し、参照信号ＶＲＡＭＰＬを任意の閾値レベルに設定する。この閾値レベルは、第１及び第２実施形態の場合と同様、信号レンジのおよそ１／４であり且つ期間ＳＡＤ１における参照信号ＶＲＡＭＰＬの振幅よりやや小さいレベルに設定される。
【００８８】
コンパレータ４２による比較の結果、Ｓ信号のレベルが閾値レベルより小さいと判定された場合には、セレクタ４０は参照信号ＶＲＡＭＰＩとして参照信号ＶＲＡＭＰＬの選択を維持する。Ｓ信号のレベルが閾値レベルより大きいと判定された場合には、セレクタ４０は参照信号ＶＲＡＭＰＩとして参照信号ＶＲＡＭＰＨを選択する。
【００８９】
ここで、第１実施形態の場合と同様、参照信号ＶＲＡＭＰＬの選択が維持される場合を第１モード、参照信号ＶＲＡＭＰＨの選択に切り替える場合を第２モードと呼ぶものとする。コンパレータ４２による比較結果は、第１モード及び第２モードのうちのいずれであるかを識別するためのモード識別信号として、メモリ４６に記憶される。
【００９０】
続く時刻ｔ３２から時刻ｔ３３の期間は、参照信号ＶＲＡＭＰＨ又は参照信号ＶＲＡＭＰＬを用いたＳ信号のＡＤ変換期間（期間ＳＡＤ２）である。時刻ｔ３２において、参照信号生成回路５２は参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬのランプアップを開始し、カウンタ５４はカウントを開始する。また、コンパレータ４２は、出力信号ＶＡＭＰＯのレベルと参照信号ＶＲＡＭＰＩのレベルとの比較を開始する。
【００９１】
第１モードの場合、Ｓ信号のレベルと参照信号ＶＲＡＭＰＬのレベルとが比較され、これらの大小関係が反転する時刻ｔ３２ａにおいてカウント信号ＣＯＵＮＴが示すカウント値が、デジタル値ＳＤ２としてメモリ４４に記憶される。第２モードの場合、Ｓ信号のレベルと参照信号ＶＲＡＭＰＨのレベルとが比較され、これらの大小関係が反転する時刻ｔ３２ｂにおいてカウント信号ＣＯＵＮＴが示すカウント値が、デジタル値ＳＤ２としてメモリ４４に記憶される。
【００９２】
期間ＳＡＤ２が終了する時刻ｔ３３の後、メモリ４４に記憶されたデジタル値ＮＤ１，ＮＤ２，ＳＤ１，ＳＤ２のデジタル出力信号は、水平走査回路６０からの制御信号に応じて、出力線５６ａを介して後段の信号処理部８０に出力される。同様に、メモリ４４に記憶されたモード識別信号は、水平走査回路６０からの制御信号に応じて、出力線５６ｃを介して後段の信号処理部８０に出力される。以降の動作は、第１実施形態と同様である。
【００９３】
なお、本実施形態では、参照信号生成回路５２で生成した閾値レベルの参照信号とＳ信号とを比較したが、第２実施形態と同様、期間ＳＡＤ１のＡＤ変換結果であるデジタル値ＳＤ１を用いて比較を行っても構わない。
【００９４】
このように、本実施形態によれば、１つの画素信号を複数種類のゲインで読み出す際の低輝度時におけるノイズを低減することができる。
【００９５】
［第４実施形態］
本発明の第４実施形態による固体撮像装置及びその駆動方法について、図９及び図１０を用いて説明する。第１乃至第３実施形態による固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００９６】
第１乃至第３実施形態では、異なるゲインでの画素信号の読み出しを、１つのＡＤ変換部を含む列回路３０を用いて時分割で行った。本実施形態では、列回路３０内に設けられた２つのＡＤ変換回路を用いて異なるゲインの画素信号を並列して読み出す場合について説明する。
【００９７】
はじめに、本実施形態による固体撮像装置の構造について図９を用いて説明する。図９は、本実施形態による固体撮像装置の列回路の構成例を示す回路図である。
【００９８】
本実施形態による列回路３０は、図９に示すように、読み出し回路３２ａと、読み出し回路３２ｂとを含む。読み出し回路３２ａ及び読み出し回路３２ｂの各々は、第１実施形態による固体撮像装置の列回路３０と同一の構成を有している。
【００９９】
すなわち、読み出し回路３２ａは、可変増幅回路３４ａ、アナログ比較部３８ａ、コンパレータ４２ａ、メモリ４４ａ，４６ａを有する。また、読み出し回路３２ｂは、可変増幅回路３４ｂ、アナログ比較部３８ｂ、コンパレータ４２ｂ、メモリ４４ｂ，４６ｂを有する。読み出し回路３２ａ及び読み出し回路３２ｂにおいて、各部の接続関係は第１実施形態による固体撮像装置の列回路３０と同様である。
【０１００】
なお、後述する本実施形態の駆動方法において、読み出し回路３２ａの可変増幅回路３４ａは増幅率をゲインＡ１（４倍）に固定するため、読み出し回路３２ａのアナログ比較部３８ａ及びメモリ４６ａは、必ずしも設ける必要はない。図９には、素子レイアウト上における読み出し回路３２ｂとの均一性を考慮した構成例として、読み出し回路３２ａにもアナログ比較部３８ａ及びメモリ４６ａを設けた例を示している。
【０１０１】
次に、本実施形態による固体撮像装置の駆動方法について、図１０を用いて説明する。図１０は、本実施形態による固体撮像装置の駆動方法を示すタイミング図である。図１０には、読み出しを行う行に属する画素１２に供給する制御信号ＰＲＥＳ，ＰＴＸ、参照信号ＶＲＡＭＰ、可変増幅回路３４ａの出力信号ＶＡＭＰＯ１、可変増幅回路３４ｂの出力信号ＶＡＭＰＯ２の波形を示している。また、図１０には、読み出し回路３２ａにおける可変増幅回路３４ａの増幅率の設定値と、読み出し回路３２ｂにおける可変増幅回路３４ｂの増幅率の設定値及びアナログ比較部３８ｂの動作期間とを示している。
【０１０２】
時刻ｔ４０において、制御信号ＰＲＥＳ，ＰＴＸはローレベルになっている。続く時刻ｔ４０から時刻ｔ４１の期間において、制御信号ＰＲＥＳをハイレベルに制御し、リセットトランジスタＭ２をオンにする。これにより、画素１２のフローティングディフュージョンＦＤが電圧Ｖｄｄに応じたリセットレベルの電圧にリセットされる。各列の垂直出力線１６には、画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号が出力される。
【０１０３】
この際、可変増幅回路３４ａの増幅率はゲインＡ１（４倍）に固定されており、画素１２から出力された画素信号（Ｎ信号）は、可変増幅回路３４ａにおいてゲインＡ１倍に増幅される。また、可変増幅回路３４ｂの増幅率はゲインＡ２（１倍）に設定されており、画素１２から出力された画素信号（Ｎ信号）は、可変増幅回路３４ｂにおいてゲインＡ２倍に増幅される。図１０には、可変増幅回路３４ａ，３４ｂの出力信号ＶＡＭＰＯ１，ＶＡＭＰＯ２のそれぞれを、点線及び破線で示している。点線は低輝度時における可変増幅回路３４ａ，３４ｂの出力信号ＶＡＭＰＯ１，ＶＡＭＰＯ２を示し、破線は高輝度時における可変増幅回路３４ａ，３４ｂの出力信号ＶＡＭＰＯ１，ＶＡＭＰＯ２を示している。
【０１０４】
続く時刻ｔ４２から時刻ｔ４３の期間は、Ｎ信号のＡＤ変換期間（期間ＮＡＤ１）である。時刻ｔ４２において、参照信号生成回路５２は参照信号ＶＲＡＭＰのランプアップを開始し、カウンタ５４はカウントを開始する。また、コンパレータ４２ａは出力信号ＶＡＭＰＯ１のレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始し、コンパレータ４２ｂは出力信号ＶＡＭＰＯ２のレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始する。
【０１０５】
時刻ｔ４２ａ１において参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯ１のレベルを超えると、コンパレータ４２ａの出力信号がローレベルからハイレベルへと変化する。メモリ４４ａは、コンパレータ４２ａのこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４ａに記憶されたこのデジタル値をＮＤ１ａとする。
【０１０６】
同様に、時刻ｔ４２ａ２において参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯ２のレベルを超えると、コンパレータ４２ｂの出力信号がローレベルからハイレベルへと変化する。メモリ４４ｂは、コンパレータ４２ｂのこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４ｂに記憶されたこのデジタル値をＮＤ１ｂとする。
【０１０７】
時刻ｔ４３において期間ＮＡＤ１が終了後、参照信号生成回路５２は、参照信号ＶＲＡＭＰのレベルを初期状態にリセットする。また、可変増幅回路３４ｂの増幅率をゲインＡ２からゲインＡ１（４倍）へと切り替える。これにより、画素１２から出力された画素信号（Ｎ信号）は可変増幅回路３４ｂにおいてゲインＡ１倍に増幅され、出力信号ＶＡＭＰＯ２が増加する。
【０１０８】
続く時刻ｔ４４から時刻ｔ４５の期間は、Ｎ信号のＡＤ変換期間（期間ＮＡＤ２）である。時刻ｔ４４において、参照信号生成回路５２は参照信号ＶＲＡＭＰのランプアップを開始し、カウンタ５４はカウントを開始する。また、コンパレータ４２ａは出力信号ＶＡＭＰＯ１のレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始し、コンパレータ４２ｂは出力信号ＶＡＭＰＯ２のレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始する。
【０１０９】
時刻ｔ４４ａにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯ１のレベルを超えると、コンパレータ４２ａの出力信号がローレベルからハイレベルへと変化する。メモリ４４ａは、コンパレータ４２ａのこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４ａに記憶されたこのデジタル値をＮＤ２ａとする。
【０１１０】
同様に、時刻ｔ４４ａにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯ２のレベルを超えると、コンパレータ４２ｂの出力信号がローレベルからハイレベルへと変化する。メモリ４４ｂは、コンパレータ４２ｂのこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４ｂに記憶されたこのデジタル値をＮＤ２ｂとする。
【０１１１】
デジタル値ＮＤ２ａとデジタル値ＮＤ２ｂとは、ほぼ同時刻のカウント信号ＣＯＵＮＴにより示される値となるが、読み出し回路３２ａ，３２ｂの素子間ばらつきの影響等により両者に差が生じることがある。
【０１１２】
時刻ｔ４５において期間ＮＡＤ２が終了後、参照信号生成回路５２は、参照信号ＶＲＡＭＰのレベルを初期状態にリセットする。
【０１１３】
続く時刻ｔ４６から時刻ｔ４７の期間において制御信号ＰＴＸをハイレベルに制御し、転送トランジスタＭ１をオンにする。これにより、画素１２の光電変換部ＰＤに蓄積された信号電荷が、フローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤは、光電変換部ＰＤから転送された信号電荷の量に応じた電圧となる。各列の垂直出力線１６には、画素１２から、光電変換部ＰＤで生成された信号電荷の量に応じた画素信号が出力される。この際、可変増幅回路３４ａ，３４ｂの増幅率はゲインＡ１（４倍）に設定されており、画素１２から出力された画素信号（Ｓ信号）は、可変増幅回路３４ａ，３４ｂにおいてゲインＡ１倍に増幅される。
【０１１４】
続く時刻ｔ４７から時刻ｔ４８の期間において、読み出し回路３２ｂのアナログ比較部３８ｂは、閾値電圧ＶＴＨと可変増幅回路３４ｂの出力信号ＶＡＭＰＯ２とを比較する。出力信号ＶＡＭＰＯ２が閾値電圧ＶＴＨよりも大きい高輝度の場合には、可変増幅回路３４ｂの増幅率をゲインＡ１からゲインＡ２に切り替える。これにより、出力信号ＶＡＭＰＯ２は、図１０に点線で示すように小さくなる。出力信号ＶＡＭＰＯ２が閾値電圧ＶＴＨよりも小さい低輝度の場合には、可変増幅回路３４ｂの増幅率をゲインＡ１のまま維持する。
【０１１５】
続く時刻ｔ４９から時刻ｔ５０の期間は、Ｓ信号のＡＤ変換期間（期間ＳＡＤ）である。時刻ｔ４９において、参照信号生成回路５２は参照信号ＶＲＡＭＰのランプアップを開始し、カウンタ５４はカウントを開始する。また、コンパレータ４２ａは出力信号ＶＡＭＰＯ１のレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始し、コンパレータ４２ｂは出力信号ＶＡＭＰＯ２のレベルと参照信号ＶＲＡＭＰのレベルとの比較を開始する。
【０１１６】
低輝度の場合、読み出し回路３２ａにおいては、時刻ｔ４９ａにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯ１のレベルを超え、コンパレータ４２ａの出力信号がローレベルからハイレベルへと変化する。メモリ４４ａは、コンパレータ４２ａのこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４ａに記憶されたこのデジタル値をＳＤ１とする。
【０１１７】
同様に、読み出し回路３２ｂにおいては、時刻ｔ４９ａにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯ２のレベルを超え、コンパレータ４２ｂの出力信号がローレベルからハイレベルへと変化する。メモリ４４ｂは、コンパレータ４２ｂのこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４ｂに記憶されたこのデジタル値をＳＤ２とする。
【０１１８】
一方、高輝度の場合、読み出し回路３２ａにおいては、可変増幅回路３４ａの出力信号ＶＡＭＰＯ１のレベルは時刻ｔ５０における参照信号ＶＲＡＭＰのレベルを超えているため、参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯ１のレベルを超えることはない。そのため、コンパレータ４２ａの出力信号は反転せず、メモリ４４ａには、Ａ１倍に増幅されたＳ信号に対応するデジタル値は記憶されない。メモリ４４ａには、例えば時刻ｔ５０におけるカウント信号ＣＯＵＮＴで示されるカウント値が記憶される。
【０１１９】
また、読み出し回路３２ｂにおいては、時刻ｔ４９ｂにおいて参照信号ＶＲＡＭＰのレベルが出力信号ＶＡＭＰＯ２のレベルを超え、コンパレータ４２ｂの出力信号がローレベルからハイレベルへと変化する。メモリ４４ｂは、コンパレータ４２ｂのこの出力レベルの変化をラッチ信号として、そのときにカウンタ５４から出力されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ４４ｂに記憶されたこのデジタル値をＳＤ２とする。
【０１２０】
期間ＳＡＤが終了する時刻ｔ５０の後、メモリ４４ａに記憶されたデジタル値ＮＤ１ａ，ＮＤ２ａ，ＳＤ１，ＳＤ２のデジタル出力信号は、水平走査回路６０からの制御信号に応じて、出力線５６ａを介して後段の信号処理部８０に出力される。同様に、メモリ４４ｂに記憶されたデジタル値ＮＤ１ｂ，ＮＤ２ｂ，ＳＤ１，ＳＤ２のデジタル出力信号は、水平走査回路６０からの制御信号に応じて、出力線５６ｂを介して後段の信号処理部８０に出力される。また、メモリ４６ｂに記憶されたモード識別信号は、水平走査回路６０からの制御信号に応じて、出力線５６ｃを介して後段の信号処理部８０に出力される。
【０１２１】
信号処理部８０では、列回路３０から出力されたデジタル値ＮＤ１ａ，ＮＤ１ｂ，ＮＤ２ａ，ＮＤ２ｂ，ＳＤ１，ＳＤ２とモード識別信号とを用いてＣＤＳ処理が行われる。
【０１２２】
モード識別信号が第１モードを示している場合、出力信号ＯＵＴ１は、以下のいずれかの式から算出することができる。
ＯＵＴ１＝ＳＤ１−ＮＤ１ａ、
ＯＵＴ１＝ＳＤ１−ＮＤ２ａ、又は
ＯＵＴ１＝ＳＤ１−（ＮＤ１ａ＋ＮＤ２ａ）／２
【０１２３】
第１モードではＮ信号が同一ゲインで２回読み出されるため、出力信号ＯＵＴ１の算出には、デジタル値ＮＤ１ａ又はデジタル値ＮＤ２ａのいずれか一方を用いることができる。また、デジタル値ＮＤ１ａとデジタル値ＮＤ２ａの平均値を用いることで、更なる低ノイズ化を図ることもできる。
【０１２４】
また、出力信号ＯＵＴ２は、以下の式から算出することができる。
ＯＵＴ２＝ＳＤ２−ＮＤ２ｂ
【０１２５】
一方、モード識別信号が第２モードを示している場合、出力信号ＯＵＴ１は、以下のいずれかの式から算出することができる。
ＯＵＴ１＝ＳＤ１−ＮＤ１ａ、又は
ＯＵＴ１＝ＳＤ１−ＮＤ２ａ
【０１２６】
また、出力信号ＯＵＴ２は、以下の式から算出することができる。
ＯＵＴ２＝４×（ＳＤ２−ＮＤ１ｂ）
【０１２７】
第１実施形態において説明したように、第２モードの場合における出力信号ＯＵＴ１のＣＤＳ処理は省略しても構わない。
以後の画像処理方法は、第１実施形態の場合と同様である。
【０１２８】
このように、本実施形態によれば、１つの画素信号を複数種類のゲインで読み出す際の低輝度時におけるノイズを低減することができる。
【０１２９】
［第５実施形態］
本発明の第５実施形態による撮像システムについて、図１１を用いて説明する。図１１は、本実施形態による撮像システムの概略構成を示すブロック図である。
【０１３０】
本実施形態の撮像システム２００は、上記第１乃至第４実施形態のいずれかに記載の固体撮像装置１００の構成を適用した撮像装置２０１を含む。撮像システム２００の具体例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ等が挙げられる。図１１には、一例として、上述の実施形態に記載の固体撮像装置１００の構成を適用した撮像装置２０１を含むデジタルスチルカメラの構成例を示す。
【０１３１】
図１１に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。
【０１３２】
撮像システム２００は、また、撮像装置２０１から出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、上述の実施形態に記載の固体撮像装置１００における信号処理部８０の少なくとも一部の機能を備えていてもよい。信号処理部２０８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。例えば、信号処理部２０８は、入力信号に対して、ＲＧＢの画素出力信号をＹ，Ｃｂ，Ｃｒ色空間へ変換する変換処理や、ガンマ補正などの所定の画像処理を施す。
【０１３３】
撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【０１３４】
更に撮像システム２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は、少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。全体制御・演算部２１８及びタイミング発生部２２０は、撮像装置２０１の制御機能の一部又は全部を実施するように構成してもよい。
【０１３５】
撮像装置２０１は、その構成に応じた所定の信号、例えば、デジタル値ＮＤ１，ＮＤ２，ＳＤ１，ＳＤ２，ＳＤのデジタル出力信号、出力信号ＯＵＴ１，ＯＵＴ２、画像信号、モード識別信号等を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される信号に対して所定の信号処理を実施し、画像を生成する。信号処理部２０８で生成された画像は、例えば記録媒体２１４に記録される。また、信号処理部２０８で生成された画像は、液晶ディスプレイなどからなるモニターに動画或いは静止画として映し出される。記録媒体２１４に記憶された画像は、プリンタなどによってハードコピーすることができる。
【０１３６】
上述した各実施形態の撮像装置を用いて撮像システムを構成することにより、より良質の画像を取得しうる撮像システムを実現することができる。
【０１３７】
［第６実施形態］
本発明の第６実施形態による撮像システム及び移動体について、図１２を用いて説明する。図１２は、本実施形態による撮像システム及び移動体の構成を示す図である。
【０１３８】
図１２（ａ）は、車載カメラに関する撮像システム３００の一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上述の各実施形態に記載の固体撮像装置１００のいずれかである。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像装置３１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１３９】
撮像システム３００は、車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。すなわち、制御ＥＣＵ３３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１４０】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１２（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システム３００を示した。車両情報取得装置３２０は、撮像システム３００を動作させ撮像を実行させるように指示を送る。上述の各実施形態の固体撮像装置１００を撮像装置３１０として用いることにより、本実施形態の撮像システム３００は、測距の精度をより向上させることができる。
【０１４１】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１４２】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１４３】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。例えば、上記第４実施形態では、読み出し回路３２ａ及び読み出し回路３２ｂを第１実施形態の列回路３０により構成する例を示したが、読み出し回路３２ａ及び読み出し回路３２ｂを図７に示す第３実施形態の列回路３０により構成するようにしてもよい。傾きの異なる２つの参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬを用いることによっても、２種類のゲインで画素信号を読み出すことができる。
【０１４４】
また、画素１２の回路構成は、図２に示すものに限定されるものではなく、適宜変更が可能である。例えば、それぞれの画素１２が複数の光電変換部ＰＤを有していてもよい。
【０１４５】
また、第５及び第６実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システムを例示したものであり、本発明の撮像装置を適用可能な撮像システムは図１１及び図１２に示した構成に限定されるものではない。
【０１４６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１４７】
１０…画素アレイ部
１２…画素
１６…垂直出力線
３０…列回路
３２ａ，３２ｂ…読み出し回路
３４…可変増幅回路
３８…アナログ比較部
４０…セレクタ
４２…コンパレータ
４４，４６…メモリ
４８…デジタル比較部
５２…参照信号生成回路
５４…カウンタ
７０…制御回路
８０…信号処理部
１００…固体撮像装置
【図１】
2019068318.tif 000003
【図２】
2019068318.tif 000004
【図３】
2019068318.tif 000005
【図４】
2019068318.tif 000006
【図５】
2019068318.tif 000007
【図６】
2019068318.tif 000008
【図７】
2019068318.tif 000009
【図８】
2019068318.tif 000010
【図９】
2019068318.tif 000011
【図１０】
2019068318.tif 000012
【図１１】
2019068318.tif 000013
【図１２】
2019068318.tif 000014