(57)【要約】      （修正有）【課題】処理されるジョブに応じて、効率的に電力制御を行う情報処理装置を提供する。【解決手段】情報処理装置のスキャナ画像処理部において、色空間変換部は、データ処理を実行するデータ処理手段と、データ処理手段に入力されたデータに対してデータ処理を実行するためのパラメータを記憶する第１のＳＲＡＭ４０４と、データ処理手段によって処理されたデータを一時的に記憶する第２のＳＲＡＭ４０５と、第２のＳＲＡＭに記憶されたデータの出力を制御するデータ制御手段と、第１及び第２のＳＲＡＭを使用するジョブを実行しない場合に、第１のＳＲＡＭのパラメータが記憶された記憶領域に電力を供給し且つ第１のＳＲＡＭにデータを書き込むための制御領域への電力供給を停止すると共に、第２のＳＲＡＭのデータが記憶された記憶領域及びデータを書き込むための制御領域への電力供給を停止する電力制御を行う制御手段と、を備える。【選択図】図４
2019175431.tif 000002
【特許請求の範囲】
【請求項１】
データ処理を実行するデータ処理手段と、
前記データ処理手段に入力されたデータに対して前記データ処理を実行するためのパラメータを記憶する第１のＳＲＡＭと、
前記データ処理手段によって処理されたデータを一時的に記憶する第２のＳＲＡＭと、
前記第２のＳＲＡＭに記憶された前記データの出力を制御するデータ制御手段と、
前記第１のＳＲＡＭ及び前記第２のＳＲＡＭを使用するジョブを実行しない場合に、前記第１のＳＲＡＭの前記パラメータが記憶された記憶領域に電力を供給し且つ前記第１のＳＲＡＭに前記データを書き込むための制御領域への電力供給を停止すると共に、前記第２のＳＲＡＭの前記データが記憶された記憶領域及び前記データを書き込むための制御領域への電力供給を停止する電力制御を行う制御手段と、を備えることを特徴とする情報処理装置。
【請求項２】
前記制御手段は、前記第１のＳＲＡＭ及び前記第２のＳＲＡＭを使用するジョブを実行する場合、前記第１のＳＲＡＭの前記記憶領域および前記制御領域に電力を供給すると共に、前記第２のＳＲＡＭの前記記憶領域および前記制御領域に電力を供給することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記データ処理手段に入力されたデータは、画像データであり、
前記パラメータは、前記データ処理手段で参照されるルックアップテーブルである
ことを特徴とする請求項１または２に記載の情報処理装置。
【請求項４】
前記ルックアップテーブルは、前記画像データの色空間変換処理で参照される変換テーブルであることを特徴とする請求項３に記載の情報処理装置。
【請求項５】
前記第２のＳＲＡＭは、前記データ処理手段によって処理されたデータの出力を遅延させることを特徴とする請求項１から４の何れか一項に記載の情報処理装置。
【請求項６】
前記第１のＳＲＡＭ及び前記第２のＳＲＡＭを省電力モードに移行させる制御信号を、シリアル接続された前記第１のＳＲＡＭ及び前記第２のＳＲＡＭへ出力する出力手段を有することを特徴とする請求項１から５の何れか一項に記載の情報処理装置。
【請求項７】
メモリ領域と当該メモリ領域への書き込みを制御する制御領域と、前記メモリ領域と前記制御領域への電力供給を制御する電力制御回路を有するメモリデバイスを複数有する情報処理装置において、
前記複数のメモリデバイスに省電力状態への移行を指示する電力制御手段と、
前記複数のメモリデバイスのうち少なくとも一つのメモリデバイスの電力制御回路は、前記電力制御手段からの省電力状態への移行指示に基づいて、前記メモリ領域への電力供給を継続したまま、前記制御領域への電力供給を停止し、
前記複数のメモリデバイスのうち他のメモリデバイスの電力制御回路は、前記電力制御手段からの前記省電力状態への移行指示に基づいて、前記メモリ領域と前記制御領域への電力供給を停止することを特徴とする情報処理装置。
【請求項８】
省電力状態に移行後も前記メモリデバイスの前記電力制御回路に電力が供給されることを特徴とする請求項７に記載の情報処理装置。
【請求項９】
入力されたデータを処理するデータ処理手段をさらに有し、
前記少なくとも一つのメモリデバイスは、前記データ処理手段による処理で用いられるパラメータを記憶することを特徴とする請求項７に記載の情報処理装置。
【請求項１０】
前記少なくとも一つのメモリデバイスに記憶される前記パラメータは、ルックアップテーブルであることを特徴とする請求項９に記載の情報処理装置。
【請求項１１】
前記少なくとも一つのメモリデバイスは、前記電力制御手段からの前記省電力状態への移行指示を遅延させて、前記他のメモリデバイスに対して出力することを特徴とする請求項７に記載の情報処理装置。
【請求項１２】
前記電力制御回路は、前記メモリ領域と前記制御領域のうち、所定のピンにかかる電圧に基づいて、電力供給が停止される領域を決定することを特徴とする請求項７に記載の情報処理装置。
【請求項１３】
前記電力制御手段は前記メモリデバイスへアクセスするジョブの完了に従って、前記省電力状態への移行を指示することを特徴とする請求項７に記載の情報処理装置。
【請求項１４】
前記メモリデバイスはＳＲＡＭであることを特徴とする請求項７に記載の情報処理装置。
【請求項１５】
前記電力制御手段はジョブが入力されたことに従って、前記メモリデバイスに前記省電力状態からの復帰を指示することを特徴とする請求項１３に記載の情報処理装置。
【請求項１６】
情報処理装置の制御方法であって、
データ処理を実行するデータ処理ステップと、
前記データ処理ステップに入力されたデータに対して前記データ処理を実行するためのパラメータを第１の記憶手段に記憶するステップと、
前記データ処理ステップによって処理されたデータを一時的に第２の記憶手段に記憶するステップと、
前記第２の記憶手段に記憶された前記データの出力を制御するデータ制御ステップと、
前記第１の記憶手段及び前記第２の記憶手段を使用するジョブを実行しない場合に、前記第１の記憶手段の前記パラメータが記憶された記憶領域に電力を供給し且つ前記第１の記憶手段に前記データを書き込むための制御領域への電力供給を停止すると共に、前記第２の記憶手段の前記データが記憶された記憶領域及び前記データを書き込むための制御領域への電力供給を停止する電力制御を行う制御ステップと、を備えることを特徴とする情報処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置の有する半導体集積回路の省電力技術に関する。
【背景技術】
【０００２】
情報処理装置内の半導体集積回路は、演算処理を実行するロジック回路と、データの記憶領域として用いられるスタティックメモリ（ＳＲＡＭ）回路とを備えている。従来のＳＲＡＭの省電力技術として、データ読出しおよびデータ書込みをおこなう通常動作モードとは別に、レジュームスタンバイモードと、シャットダウンモードという２つの省電力モードを有するＳＲＡＭ回路が開示されている（特許文献１参照）。このＳＲＡＭのレジュームスタンバイモード（以下「ＲＳモード」と記す）は、書込まれたデータを保持した状態で消費電力を低減させる動作モードである。シャットダウンモード（以下「ＳＤモード」と記す）は、書き込まれたデータを保持せずに機能を停止するときの動作モードである。これらのモードで動作することによって、ＳＲＡＭセルやＳＲＡＭにアクセスするための周辺回路のリーク電流を低減している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１６／１５７４１２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した半導体集積回路が搭載される画像形成装置は、スキャンやプリントなどの動作を行う通常電力モードと、動作を行わず待機電力を低減するための省電力モードとを備え、電力モードを切り替えて動作している。画像形成装置では、電力モードに応じて半導体集積回路への電力供給を制御することで、画像形成装置全体として消費電力の抑制を図っている。例えば、半導体集積回路のロジック回路およびＳＲＡＭに対しクロックゲートや電力供給の遮断を行えるように構成している。
【０００５】
しかしながら、画像形成装置に搭載している半導体集積回路では、ＳＲＡＭを使用するジョブが実行されていない期間であっても、ＳＲＡＭへの電源供給を遮断して保持しているデータを消去してしまうと、その後のジョブ動作に影響を及ぼす場合がある。例えば、ＳＲＡＭを使用するジョブが実行されていない期間に、画像処理パラメータ保持用のＳＲＡＭを電源遮断しデータを消去すると、ＳＲＡＭを使用するジョブを実行するときに、パラメータの再設定を行う必要が生じ、リカバリタイムが長くなってしまう。
【０００６】
特許文献１に開示の技術では、ＲＳモードとなっていると、データを保持する必要が無い場合であっても、ＳＲＡＭ回路の記憶領域に対し電力供給が行われるため、そのぶん省電力化を図ることができなかった。
【０００７】
そのため、処理されるジョブに応じて、効率的に電力制御を行うことができないおそれがあった。
【課題を解決するための手段】
【０００８】
上述した課題を解決する本発明に係る一態様の情報処理装置は、データ処理を実行するデータ処理手段と、前記データ処理手段に入力されたデータに対して前記データ処理を実行するためのパラメータを記憶する第１のＳＲＡＭと、前記データ処理手段によって処理されたデータを一時的に記憶する第２のＳＲＡＭと、前記第２のＳＲＡＭに記憶された前記データの出力を制御するデータ制御手段と、前記第１のＳＲＡＭ及び前記第２のＳＲＡＭを使用するジョブを実行しない場合に、前記第１のＳＲＡＭの前記パラメータが記憶された記憶領域に電力を供給し且つ前記第１のＳＲＡＭに前記データを書き込むための制御領域への電力供給を停止すると共に、前記第２のＳＲＡＭの前記データが記憶された記憶領域及び前記データを書き込むための制御領域への電力供給を停止する電力制御を行う制御手段と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、処理されるジョブに応じて、ＳＲＡＭの省電力制御時に、データを保持する必要があるＳＲＡＭはＲＳモード、データを保持する必要がないＳＲＡＭはＳＤモードに設定するような電力制御をおこなうことができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態における画像形成装置の全体構成例を示すブロック図である。
【図２】メインコントローラの概略構成例を示すブロック図である。
【図３】スキャナ画像処理部の概略構成例を示すブロック図である。
【図４】色空間変換部の概略構成例を示すブロック図である。
【図５】ＳＲＡＭの詳細構成例を示すブロック図である。
【図６】画像形成装置へのコピージョブ投入時のＳＲＡＭ電力制御の流れを示すフローチャートである。
【図７】ＳＲＡＭ電力制御の流れの詳細を示すフローチャートである。
【図８】ＳＲＡＭ電力制御例を説明するタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の実施形態は本発明を限定するものではなく、また、本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１２】
［実施形態］
＜画像形成装置＞
図１は、本実施形態における画像形成装置の全体構成例を示すブロック図である。画像形成装置１００は、用紙などの記録媒体に画像を印刷することができるプリント機能を備える。また、画像形成装置１００は、原稿をスキャンし、ネットワークを介して入力画像を送信することができるスキャン機能を備える。本実施形態では、画像形成装置１００は、複合機（Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｒｉｎｔｅｒ：以下「ＭＦＰ」と記す）である例について説明する。
【００１３】
画像形成装置１００は、メインコントローラ１０１と、操作部１０２と、スキャナ１０３と、プリンタ１０４とを備える。操作部１０２と、スキャナ１０３と、プリンタ１０４とは、それぞれメインコントローラ１０１と通信可能に接続され、メインコントローラ１０１からの指示によって制御される。
【００１４】
メインコントローラ１０１は、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）１０６に接続され、ＬＡＮ１０６を介してＰＣ１０５などと接続される。操作部１０２は、液晶ディスプレイのタッチパネル等を備え、ユーザから入力される指示を受け付ける。スキャナ１０３は、用紙上に形成された画像を照明し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタが設けられたＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）を走査する。スキャナ１０３は、ＣＣＤで取得される電荷量から、ＲＧＢカラー画像データまたはグレイスケール画像データを示す電気信号に変換する。プリンタ１０４は、ラスタ画像データを用紙などの記録媒体上に印刷する。
【００１５】
図２は、本実施形態におけるメインコントローラ１０１の概略構成例を示すブロック図である。メインコントローラ１０１は画像処理装置として機能し、メインコントローラ１０１の各機能ブロックは、例えばＡＳＩＣなどの半導体集積回路上に実装される。本実施形態では、複数の機能ブロックが１つのＡＳＩＣ上に実装されているが、各機能ブロックがそれぞれ別個のＡＳＩＣ上に実装されていてもよい。メインコントローラ１０１は、スキャナインタフェース（以下インタフェースは「Ｉ／Ｆ」と記す）２１２を介して接続されるスキャナ１０３や、プリンタＩ／Ｆ２１３を介して接続されるプリンタ１０４を制御する。メインコントローラ１０１は、ＬＡＮ  Ｉ／Ｆ２０６を介してＬＡＮ１０６に、モデム部２０７を介して公衆回線１０７と接続される。メインコントローラ１０１は、ＬＡＮ１０６や公衆回線１０７を通じて、ＰＣ１０５などの外部機器と、ファイルなどの送受信を行うことができる。
【００１６】
メインコントローラ１０１は、主制御部であるＣＰＵ２０１を備える。ＣＰＵ２０１は、システムバス２０９を介して、ＤＲＡＭ２０２と、ＲＯＭ２０３と、画像バスＩ／Ｆ２０４と、操作部Ｉ／Ｆ２０５と、ＬＡＮ  Ｉ／Ｆ２０６と、モデム部２０７と、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）２０８と接続される。また、ＣＰＵ２０１はさらに、システムバス２０９を介して、クロック制御部２２０とＳＲＡＭ省電力制御部２２１に接続される。
【００１７】
ＤＲＡＭ２０２は、メインコントローラ１０１における主記憶装置であり、ＣＰＵ２０１に作業領域を提供する。本実施形態のＤＲＡＭ２０２は、画像データを一時記憶するための画像メモリとしても用いられる。ＲＯＭ２０３は、システムのブートプログラムを格納する。操作部Ｉ／Ｆ２０５は、メインコントローラ１０１と操作部１０２との間の伝送を行う。例えば、操作部Ｉ／Ｆ２０５は、操作部１０２に表示用の画像データを伝送し、操作部１０２を介して入力を受け付けた情報をＣＰＵ２０１に伝送する。ＬＡＮ  Ｉ／Ｆ２０６は、ＣＰＵ２０１とＬＡＮ１０６との間の伝送を行う。モデム部２０７は、ＣＰＵ２０１と公衆回線１０７との間の伝送を行う。ＨＤＤ２０８は、補助記憶装置であり、画像形成装置１００内で用いられる、画像データ、アドレス帳データ、ログデータ、ユーザデータなどの各種データを保持する。
【００１８】
クロック制御部２２０は、詳細につき後述する各画像処理部に供給するクロック信号（ＣＬＫ）の制御をおこなう。図２では図示していないが、メインコントローラ１０１は、クロック信号によって動作しており、スキャナ画像処理部（データ処理部）３００もそのクロック信号で動作している。また、ＳＲＡＭ省電力制御部２２１は、詳細につき後述する各画像処理部が有するＳＲＡＭに対し省電力移行制御と省電力復帰制御（通常電力復帰制御）をおこなう。ＣＰＵ２０１は、クロック制御部２２０とＳＲＡＭ省電力制御部２２１を制御することで、詳細につき後述するＳＲＡＭ省電力移行制御とＳＲＡＭ省電力復帰制御（ＳＲＡＭ通常電力復帰制御）を実行する。
【００１９】
画像バスＩ／Ｆ２０４は、システムバス２０９と画像バス２１０との間で、画像データを高速で伝送するためのインタフェースであり、画像データの伝送前後で画像データのデータ構造を変換する。つまり、本実施形態の画像バスＩ／Ｆ２０４は、バスブリッジとして機能する。
【００２０】
画像バス２１０には、ＲＩＰ（Ｒａｓｔｅｒ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ）２１１と、スキャナ画像処理部３００と、プリンタ画像処理部９００と、画像回転部２１４と、画像圧縮部２１５とが接続される。ＲＩＰ２１１は、例えばＰＣ１０５から送信され、ＬＡＮ１０６を介して受信したＰＤＬ（Ｐａｇｅ  Ｄｅｓｃｒｉｐｔｉｏｎ  Ｌａｎｇｕａｇｅ）データをビットマップイメージに展開する。
【００２１】
スキャナＩ／Ｆ２１２は、スキャナ１０３とメインコントローラ１０１（スキャナ画像処理部３００）との間で、画像データを伝送するためのインタフェースであり、画像データの伝送前後で画像データの同期系／非同期系の変換を行う。スキャナ画像処理部３００は、スキャナ１０３からスキャナＩ／Ｆ２１２を介して入力された画像データに対して、色空間変換処理、フィルタ処理などの画像処理を実行する。
【００２２】
プリンタＩ／Ｆ２１３は、プリンタ１０４とメインコントローラ１０１（プリンタ画像処理部９００）との間で、画像データを伝送するためのインタフェースであり、画像データの伝送前後で画像データの同期系／非同期系の変換を行う。プリンタ画像処理部９００は、プリンタＩ／Ｆ２１３を介してプリンタ１０４へ出力される画像データに対して、色空間変換処理、フィルタ処理、ガンマ補正処理などの画像処理を実行する。
【００２３】
画像回転部２１４は、画像データを回転させる処理を実行する。画像圧縮部２１５は、各種画像データに対して圧縮伸長処理を実行する。具体的には、画像圧縮部２１５は、多値画像データに対してＪＰＥＧ圧縮伸長処理を実行し、２値画像データに対してＪＢＩＧ、ＭＭＲ、ＭＨなどの圧縮伸長処理を実行する。
【００２４】
電力制御部２１６は、操作部１０２、ＣＰＵ２０１およびＬＡＮ  Ｉ／Ｆ２０６からの制御信号に基づいて、画像形成装置１００の電力制御を行う。本実施形態の電力制御部２１６は、画像形成装置１００を、通常電力モードと省電力モードとを切り替えて動作させるように電力制御を行う。本実施形態において、通常電力モードは、画像形成装置１００の各機能ブロックに電力が供給され、入力を受け付けたジョブに応じて印刷などの動作が実行可能な状態をいう。省電力モードは、画像形成装置１００内の各機能ブロックへの電力を遮断し、通常電力モードと比較して消費電力が小さい状態をいう。
【００２５】
なお、画像形成装置１００の主要な機能ブロックとは、例えば通常電力モードにおいて、入力を受け付けたジョブに応じてプリンタ１０４に印刷動作を実行させるために必要なプリンタ画像処理部９００や、ＲＩＰ２１１、ＣＰＵ２０１などをいう。一方、例えば省電力モードにおいて、ＰＣ１０５からジョブ受信を検知するＬＡＮ  Ｉ／Ｆ２０６や、電力制御部２１６などは、主要な機能ブロックに該当しない。
【００２６】
図３は、スキャナ画像処理部３００の概略構成例を示すブロック図である。本実施形態のスキャナ画像処理部３００は、画像形成装置１００がスキャナ１０３を動作させて画像を読み取るために必要な画像処理を行う、画像処理モジュール群を構成する。スキャナ画像処理部３００は、例えばＡＳＩＣなどの半導体集積回路上に実装され、当該半導体集積回路は、画像処理に必要な演算を行うロジック回路と、データの記憶領域として用いられるＳＲＡＭ回路とを備える。
【００２７】
副走査色ずれ補正部３１１は、スキャナ１０３で入力された画像データの副走査方向の色ずれを補正する画像処理モジュールである。例えば、副走査色ずれ補正部３１１は、画像データのＲＧＢ各色８ビットの画素データに対して、注目画素を中心とする１画素×３画素サイズフィルタを用いて、マトリクス演算を施す。副走査色ずれ補正部３１１は、注目画素を一画素ずつ主走査方向に走査して、画像データに対してマトリクス演算を施す。このとき、副走査色ずれ補正部３１１は、注目画素の走査に応じて、主走査方向に連続する画素データをラインバッファ用のＳＲＡＭ（不図示）に格納する。
【００２８】
主走査色ずれ補正部３１２は、画像データの主走査方向の色ずれを補正する画像処理モジュールである。例えば、主走査色ずれ補正部３１２は、画像データのＲＧＢ各色８ビットの画素データに対して、注目画素を中心とする５画素×１画素サイズのフィルタを用いて、マトリクス演算を施す。
【００２９】
色空間変換部３１３は、スキャナ１０３の特性に依存する画像データを、デバイス非依存な色空間の画像データに変換する画像処理モジュールである。本実施形態において、色空間変換部３１３は、後述のＳＲＡＭ４０４（図４参照）に保持されるルックアップテーブル（以下「ＬＵＴ」と記す）を参照し、スキャナ１０３の特性に依存する画像データを、デバイス非依存な色空間の画像データに変換する。また、色空間変換部３１３は、前述の色空間変換処理を加えた画像データを一時的に格納するためのＳＲＡＭ４０５（図４参照）も有する。ＳＲＡＭ（第２のＳＲＡＭ）４０５は、色空間変換部３１３での画像処理に比べて、像域判定部３１４の像域判定処理の方が、ハード的な処理ステップ数が多いことに起因して設けられたものである。すなわち、ＳＲＡＭ４０５は、主走査色ずれ補正部３１２から色空間変換部３１３を経由してフィルタ処理部３１５へ画像データを伝送する伝送経路にて遅延用バッファとして機能する。これにより、色空間変換部３１３は、像域判定部３１４が出力する属性フラグデータと同時に、この属性フラグデータと同じ位置の画素データを後段のフィルタ処理部３１５に入力することができる。なお、色空間変換部３１３の詳細構成については後述する。
【００３０】
像域判定部３１４は、画像データにおける注目画素が、文字部分、写真部分、有彩色部分または無彩色部分などいずれの部分に含まれるかを判定し、当該部分を示す属性フラグデータを画素単位で生成する画像処理モジュールである。
【００３１】
フィルタ処理部３１５は、画像データを、所望の空間周波数特性を有する画像データに補正する画像処理モジュールである。フィルタ処理部３１５は、画像データのＲＧＢ各色８ビットの画素データに対して、注目画素を中心とする５画素×５画素サイズのフィルタを用いて、マトリクス演算を施す。
【００３２】
ヒストグラム処理部３１６は、画像データを構成する画素データから分布を作成し、作成した分布を変更することにより、画像データに対してさらなる補正を施す画像処理モジュールである。
【００３３】
なお、上述したスキャナ画像処理部３００における処理は、副走査色ずれ補正部３１１からヒストグラム処理部３１６までの処理に限られるものではなく、他の種類の画像処理を行う機能ブロックが含まれていてもよい。また、副走査色ずれ補正部３１１からヒストグラム処理部３１６までの処理のうち、一部が省略されていてもよい。さらに、副走査色ずれ補正部３１１からヒストグラム処理部３１６までの処理の順番も、上述した順番に限られるものではない。
【００３４】
また、スキャナ画像処理部３００には、クロック信号（ＣＬＫ）３２０が供給されている。スキャナ画像処理部３００に供給されたクロック信号３２０は、上述した各画像処理部３１１〜３１６に供給される。各画像処理部３１１〜３１６にクロック信号３２０を供給するか否かは、ＣＰＵ２０１からクロック制御部２２０への指示によって制御される。また、ＳＲＡＭ省電力制御部２２１からスキャナ画像処理部３００に入出力するＲＳ信号３２１は、各画像処理部３１１〜３１６が有するＳＲＡＭの省電力制御をおこなうための信号である。ＲＳ信号３２１の伝送経路が図３にて破線で示されるとおり、副走査色ずれ補正部３１１と主走査色ずれ補正部３１２と色空間変換部３１３と像域判定部３１４とフィルタ処理部３１５とヒストグラム処理部３１６とがシリアル接続される。最終段の画像処理部であるヒストグラム処理部３１６から出力したＲＳ信号３２１は、ＳＲＡＭ省電力制御部２２１に戻っており、いわゆるループバックの手法が採られている。ＳＲＡＭ省電力制御部２２１は、いわば、ＳＲＡＭ４０４、４０５を省電力モードに移行させる制御信号を、シリアル接続されたＳＲＡＭ４０４、４０５へ出力する出力手段として機能する。
【００３５】
図４は、色空間変換部３１３の概略構成例を示すブロック図である。色空間変換処理部４０１は、主走査色ずれ補正部３１２から入力されたＲＧＢ画素を、デバイス非依存のｓＲＧＢ画素に変換するロジック部である。色空間変換処理部４０１はＳＲＡＭ（第１のＳＲＡＭ）４０４と接続されている。ＳＲＡＭ４０４はＬＵＴ設定部４０３と接続されている。ＬＵＴ設定部４０３は、ＣＰＵ２０１からの指示に基づき、色変換処理で参照される変換テーブルであるＬＵＴを設定し、設定したＬＵＴをＳＲＡＭ４０４に格納する。色空間変換処理部４０１は、ＳＲＡＭ４０４に格納したＬＵＴに基づいて、色空間変換処理をおこなう。色空間変換処理部４０１は、いわばデータ処理を実行するデータ処理手段として機能する。
【００３６】
出力遅延制御部４０２は、色空間変換処理部４０１で処理した画素データを一度ＳＲＡＭ４０５に溜め、並行して動作する像域判定部３１４から出力される像域判定データと合わせて、後段のフィルタ処理部３１５で画像処理をおこなうために遅延量を制御する。すなわち、出力遅延制御部４０２は、上述したデバイス非依存な色空間の画像データを像域判定データと同じタイミングでフィルタ処理部３１５に出力するように、当該デバイス非依存な色空間の画像データの出力を遅延させる遅延量を制御する。出力遅延制御部４０２は、いわばＳＲＡＭ４０５に記憶されたデータの出力を制御するデータ制御手段として機能する。
【００３７】
色空間変換部３１３に供給されたクロック信号３２０は、各サブモジュール４０１〜４０５に供給される。また、色空間変換部３１３に入出力するＲＳ信号３２１の伝送経路が破線で示されるとおり、ＳＲＡＭ４０４とＳＲＡＭ４０５とがシリアル接続されている。また、モード信号４２０、４２１は、ＳＲＡＭ４０４、４０５の省電力モードを設定するための設定ポートにそれぞれ入力される。ＳＲＡＭ４０４、４０５の各設定ポートがモード信号４２０のようにＶｄｄに接続してＨｉｇｈレベルになると、ＳＲＡＭは省電力制御時にＲＳモードに移行する。また、ＳＲＡＭ４０４、４０５の各設定ポートがモード信号４２１のようにＧＮＤに接続してＬｏｗレベルになると、ＳＲＡＭは省電力制御時にＳＤモードに移行する。なお、このモード信号４２０、４２１は、メインコントローラ１０１の構成に応じて、Ｖｄｄ／ＧＮＤが固定化されても良いし、例えばＣＰＵ２０１から設定変更可能なように、接続先がレジスタで構成されていても良い。
【００３８】
図５（ａ）は、本実施形態におけるＳＲＡＭ５００の詳細構成例を示すブロック図である。図５（ｂ）〜（ｄ）はＳＲＡＭ５００の動作状態例の説明図であって、図５（ｂ）は通常電力モードの場合を示し、図５（ｃ）は省電力モード（ＲＳモード）の場合を示し、図５（ｄ）は省電力モード（ＳＤモード）の場合を示している。すなわち、ＳＲＡＭ５００は、ＲＳモードまたはＳＤモードへの移行と通常モードへの復帰とが可能で、ＲＳモードまたはＳＤモードへの移行時に通常モード時と比べて消費電力が低い省電力型のＳＲＡＭである。本実施形態では、前記のＳＲＡＭ４０５に、ＳＲＡＭ５００のような構成をもつＳＲＡＭが適用され、適応的な省電力制御が実行される。また、ＳＲＡＭ５００は、リードアクセスとライトアクセスが同時に可能となる２ポートＳＲＡＭが適用されるものとする。図５（ｂ）〜（ｄ）において、電力供給が行われているサブモジュールを白抜きで表示し、電力供給の遮断が行われているサブモジュールをハッチングで表示している。
【００３９】
図５（ａ）に示される通り、ＳＲＡＭ５００には複数種類の信号が入力される。ＣＳ信号、ＷＥ信号、およびＲＥ信号は、一般的なメモリ制御に用いられる信号と同様に、ＳＲＡＭ５００の動作タイミングを制御するための入力信号である。ｗｒａｄｄｒ信号、ｒｄａｄｄｒ信号、ｄａｔａ＿ｉｎ信号、およびクロック信号（ＣＬＫ）３２０は、一般的なメモリ制御に用いられる信号と同様に、ライト／リードアドレス制御、入力データ制御、およびクロック制御のための入力信号である。ＲＳ信号３２１は、ＲＳモードもしくはＳＤモードといった省電力モードへの移行や、通常電力モードへの復帰を制御するための信号である。ｍｏｄｅ信号は、ＲＳ信号によって移行する省電力モードを、ＲＳモードにするかＳＤモードにするかを選択するための入力信号であり、ＨｉｇｈレベルのときにＲＳモード、ＬｏｗレベルのときにＳＤモードに移行する。これは、図４におけるモード信号４２０、４２１に接続されている。
【００４０】
また、図５（ａ）に示される通り、ＳＲＡＭ５００からは複数種類の信号が出力される。ｄａｔａ＿ｏｕｔ信号は、一般的なメモリ制御に用いられる信号と同様に、出力データ制御のための出力信号である。ＲＳＯ信号は、入力されるＲＳ信号を、バッファ５０５によって所定時間の遅延をさせたのち、後段モジュールのＳＲＡＭもしくはＳＲＡＭ省電力制御部２２１に出力するための信号である。後段モジュールのＳＲＡＭもしくはＳＲＡＭ省電力制御部２２１は、ＳＲＡＭ５００がＲＳモードもしくはＳＤモードへの移行や通常電力モードへの復帰を完了したことを本信号のアサートとネゲートタイミングによって知ることができる。
【００４１】
制御部５０１は、ＣＳ信号やＷＥ信号から動作のタイミング信号を生成するタイミング制御回路（不図示）を備える。また、制御部５０１は、ワードドライバ部５０２、カラム部５０３、およびメモリアレイ部５０４への電力供給をＲＳ信号に従って制御し、ＲＳ信号がＨｉｇｈレベルのときにこれらへの電力供給を選択的に遮断する回路を備える。
【００４２】
ここで、ＳＲＡＭ５００におけるＲＳモード（５２０）とＳＤモード（５３０）の２つの省電力モードについて説明する。ＲＳモードは、ＳＲＡＭ５００のデータを保持しながら省電力を実施するモードである。ｍｏｄｅ信号によってＲＳモードが指示されると、制御部５０１は、図５（ｃ）に示すように、制御部５０１とメモリアレイ部５０４への電力供給を維持（継続）するが、ワードドライバ部５０２とカラム部５０３への電力供給のみを遮断する。一方、ＳＤモードは、ＳＲＡＭ５００のデータを保持しないが、ＲＳモードと比べてより高い省電力を実現するモードである。ｍｏｄｅ信号によってＳＤモードが指示されると、制御部５０１は、図５（ｄ）に示すように、ワードドライバ部５０２とカラム部５０３に加えて、メモリアレイ部５０４への電力供給を遮断する。また、ＲＳモード及びＳＤモードの２つの省電力モードに移行していないときは、ＳＲＡＭ５００は通常モードとして動作する。すなわち、ＳＲＡＭ５００は、図５（ｂ）に示すように、制御部５０１とワードドライバ部５０２とカラム部５０３とメモリアレイ部５０４へ電力を供給する通常モード（５１０）として動作する。また、ＳＲＡＭをＲＳモード、ＳＤモードといった省電力モードに移行するさいには、図５（ｃ）、（ｄ）に示すようにＳＲＡＭに供給するクロック信号をあらかじめＯＦＦにしておく必要がある。
【００４３】
図５（ａ）の説明に戻り、ワードドライバ部５０２は、ａｄｄｒ信号をデコードして、メモリアレイ部５０４のいずれの列（ロウ）を活性化させるかを決定する機能ブロックである。ワードドライバ部５０２は、ＲＳモードまたはＳＤモードをＳＲＡＭ５００が受け付けたときに、制御部５０１によって電力供給が遮断される。
【００４４】
カラム部５０３は、ａｄｄｒ信号をデコードして、メモリアレイ部５０４のいずれの行（カラム）を活性化させるかを決定する機能ブロックである。カラム部５０３は、ＲＳモードまたはＳＤモードをＳＲＡＭ５００が受け付けたときに、制御部５０１によって電力供給が遮断される。
【００４５】
本実施形態では、ＲＳモードへの移行時には、ワードドライバ部５０２やカラム部５０３の電力供給の遮断とクロック信号の発振とが重ならないようにすることで、メモリアレイ部５０４での電圧揺れが抑えられる。このようなＳＲＡＭ５００における制御部５０１、ワードドライバ部５０２、カラム部５０３は、いわばメモリアレイ部５０４にデータを書き込むための制御領域といえる。
【００４６】
メモリアレイ部５０４は、スタティック型のメモリセルがマトリクス状に配置され、ワードドライバ部５０２とカラム部５０３とで決定されるメモリセルにデータを保持する。メモリアレイ部５０４は、通常動作時に加え、ＲＳモード時にも電力供給が維持されており、これにより、ＲＳモード時にはデータを保持することができる。一方、メモリアレイ部５０４は、ＳＤモードをＳＲＡＭ５００が受け付けたときに、制御部５０１によって電力供給が遮断され、メモリアレイ部５０４に保持されていたデータが消失する。このようなＳＲＡＭ５００におけるメモリアレイ部５０４は、いわば画像処理を実行するための画像データを記憶する記憶領域といえる。
【００４７】
本実施形態では、スキャナ画像処理部３００（図３参照）に対し、ＣＰＵ２０１からクロック制御部２２０を介して、クロック信号３２０をゲーティングすることで、スキャナ画像処理部３００を使用しない場合の消費電力を抑えることができる。加えて、ＣＰＵ２０１からＳＲＡＭ省電力制御部２２１を介して、ＲＳ信号３２１を制御することで、スキャナ画像処理部３００内部のＳＲＡＭの消費電力をさらに抑えることができる。
【００４８】
ＬＵＴ用のＳＲＡＭ４０４のように、内部に保持しているデータが消えてしまうとスキャナ画像処理実行前に再設定が必要なパラメータを保持するためのＳＲＡＭについては、データが消えないＲＳモードを使用して省電力制御をおこなう。これによって、省電力モードからの復帰後に、ＳＲＡＭ４０４に対しパラメータを再設定する必要がなくなり、省電力モードからの復帰後にジョブ実行を開始するまでの時間を短くできる。一方、遅延バッファ用のＳＲＡＭ４０５のように、画像形成装置１００のジョブ単位でＳＲＡＭ内部データの保持と再利用を完結して良いＳＲＡＭについては、データが消えるがＲＳモードよりも省電力効果が高いＳＤモードを使用して省電力制御をおこなう。これによって、省電力と省電力モードからの復帰時間を両立するシステムを構築することができる。
【００４９】
ＳＲＡＭの通常モード、ＲＳモード、ＳＤモードの切り替え方法について、図６、図７、および図８を用いて詳細に説明する。なお、以下の各記号Ｓは、フローチャートにおけるステップであることを意味する。
【００５０】
図６は、画像形成装置１００にコピージョブが投入されたときのＳＲＡＭ４０４、４０５の省電力復帰制御および省電力移行制御の流れを示すフローチャートである。特に断りがなければ、各処理はＣＰＵ２０１において実行されるものである。なお、図６に記載の処理が始まる前、ＳＲＡＭ４０４はＲＳモードで、ＳＲＡＭ４０５はＳＤモードで保持されているとする。さらに、図６に記載の処理が始まる前、プリンタ画像処理部９００内のＳＲＡＭも用途に応じてＲＳモード、ＳＤモードに設定されており、省電力状態であるとする。
【００５１】
まず、ＣＰＵ２０１は、コピージョブが開始されたか否かを判定する（Ｓ６０１）。ユーザの入力操作によって操作部１０２を介して画像形成装置１００にコピージョブが投入されると、メインコントローラ１０１等の制御によりコピージョブが開始される。すなわち、画像形成装置１００は、コピージョブが投入されるまでコピージョブが開始されたか否かの判定を行い、コピージョブが投入されると、コピージョブを実行する。ＣＰＵ２０１は、コピージョブが開始されたと判定した場合（Ｓ６０１のＹＥＳ）、ＣＰＵ２０１は、ＳＲＡＭ省電力制御部２２１に対して、スキャナ画像処理部３００のＳＲＡＭの省電力復帰制御を指示する（Ｓ６０２）。ＳＲＡＭ省電力制御部２２１は、ＣＰＵ２０１からの指示に基づいて、スキャナ画像処理部３００のＳＲＡＭ４０４、４０５に対して省電力復帰制御を実行する。この省電力復帰制御の詳細に関しては後述する。
【００５２】
続いて、ＣＰＵ２０１は、プリンタ画像処理部９００のＳＲＡＭの省電力復帰制御を実行する（Ｓ６０３）。すなわち、ＣＰＵ２０１は、ＳＲＡＭ省電力制御部２２１に対して、プリンタ画像処理部９００を省電力状態から通常電力状態に復帰させるよう指示する。ＳＲＡＭ省電力制御部２２１は、ＣＰＵ２０１からの指示に基づいて、プリンタ画像処理部９００のＳＲＡＭに対してＲＳモード、ＳＤモードから通常モードへの復帰を指示する信号を出力する。プリンタ画像処理部９００のＳＲＡＭは、ＳＲＡＭ省電力制御部２２１からの復帰信号に基づいて、省電力状態から通常電力状態に復帰する。
【００５３】
次に、ＣＰＵ２０１は、コピージョブで使用するスキャナ画像処理部３００とプリンタ画像処理部９００に対して、画像処理パラメータの設定が必要か否かを判定する（Ｓ６０４）。画像処理パラメータの設定が必要な場合とは、ＳＲＡＭ４０４にパラメータやＬＵＴが設定されていない場合、またはコピージョブの設定が変更されており、パラメータやＬＵＴをＳＲＡＭ４０４に再度設定する必要がある場合である。ＣＰＵ２０１はパラメータやＬＵＴの設定を完了すると、レジスタにＳＲＡＭへの設定が完了している旨を設定する。Ｓ６０４において、ＣＰＵ２０１は当該レジスタを参照し、パラメータやＬＵＴの設定が完了しているか否かを判定する。さらに、ＣＰＵ２０１はＳＲＡＭ４０４とは異なるＤＲＡＭ２０２等のメモリに記憶された前回のコピージョブの設定を参照する。前回のコピージョブの設定と、今回のコピージョブの設定を比較し、設定が異なる場合には、ＣＰＵ２０１はパラメータやＬＵＴの設定が必要であると判定する。すなわち、ＣＰＵ２０１は、コピージョブで使用するスキャナ画像処理部３００とプリンタ画像処理部９００に対して、画像処理パラメータの設定が必要であると判定すると（Ｓ６０４のＹＥＳ）、処理をＳ６０５へ移行する。ＣＰＵ２０１は、コピージョブで使用するスキャナ画像処理部３００とプリンタ画像処理部９００に対して、画像処理パラメータの設定が必要ではないと判定すると（Ｓ６０４のＮＯ）、Ｓ６０５をスキップして処理をＳ６０６へ移行する。
【００５４】
ＣＰＵ２０１は、ＳＲＡＭ４０４に対してパラメータ、ＬＵＴの設定を実行する（Ｓ６０５）。ＣＰＵ２０１は、コピージョブの設定に適したパラメータ、ＬＵＴをスキャナ画像処理部３００のＳＲＡＭ４０４、および、プリンタ画像処理部９００のＳＲＡＭに設定する。ＳＲＡＭにパラメータやＬＵＴが設定されていない場合、ＣＰＵ２０１は今回のジョブの設定に対応するＬＵＴやパラメータをＳＲＡＭに設定する。すでにＳＲＡＭにパラメータやＬＵＴが設定されている場合、ＣＰＵ２０１はＤＲＡＭ２０２等に記憶されている前回のジョブの設定と、今回のジョブの設定を比較し、差分に対応するパラメータやＬＵＴのみをＳＲＡＭに設定する。
【００５５】
スキャナ画像処理部３００のＳＲＡＭ４０４およびプリンタ画像処理部９００のＳＲＡＭそれぞれへの画像処理パラメータ設定が完了すると、スキャナ１０３、プリンタ１０４との画像データの転送が開始される。
【００５６】
ＣＰＵ２０１は、コピージョブが完了したか否かを判定する（Ｓ６０６）。ＣＰＵ２０１は、原稿全ページの読み取り完了、および印刷完了に基づきコピージョブが完了したと判定する。具体的には、ＣＰＵ２０１は、プリンタ１０４が全ページの印刷を完了すると出力するコピージョブの完了通知に基づいてコピージョブが完了したと判定する。
【００５７】
ＣＰＵ２０１は、コピージョブが完了していないと判定した場合（Ｓ６０６のＮＯ）、ＣＰＵ２０１は、処理をＳ６０７に移行する。ＣＰＵ２０１は、コピージョブが完了したと判定した場合（Ｓ６０６のＹＥＳ）、ＣＰＵ２０１は、処理をＳ６０９に移行する。
【００５８】
Ｓ６０７にて、ＣＰＵ２０１は、ページ画像をスキャナ１０３から受信し、ＤＲＡＭ２０２等に格納する。受信の過程では、スキャナ画像処理部３００によって、ページ画像に対し所定の画像処理が実行される。なお、ＡＤＦ（Ａｕｔｏ  Ｄｏｃｕｍｅｎｔｏ  Ｆｅｅｄｅｒ）の原稿台にセットされた全ページの読み取りが完了した等、スキャン処理が完了している場合、Ｓ６０７の処理を行わず、Ｓ６０８の処理を実行する。
【００５９】
Ｓ６０８にて、ＣＰＵ２０１は、ＤＲＡＭ２０２に格納したページ画像をプリンタ画像処理部９００に入力し、コピーデータとしてプリンタＩＦ２１３を介してプリンタ１０４に送信する。プリンタ１０４は、入力されたコピーデータを記録媒体上に出力する（印刷する）。送信の過程では、プリンタ画像処理部９００によって、ページ画像に対し所定の画像処理であるページ画像処理が実行される。そして、ページ画像に対する処理が１ページ分終了すると、処理がＳ６０６に戻される。ＣＰＵ２０１は、コピージョブが完了したか否かを判定する。ここで、Ｓ６０７とＳ６０８は必ずしもシーケンシャルに実行する必要はなく、Ｓ６０７とＳ６０８を並列実行してコピージョブ動作を高速化することもできる。
【００６０】
Ｓ６０９にて、ＣＰＵ２０１は、ＳＲＡＭ省電力制御部２２１に対して、スキャナ画像処理部３００の省電力移行制御を指示する。ＳＲＡＭ省電力制御部２２１は、ＣＰＵ２０１からの指示に基づいて、スキャナ画像処理部３００のＳＲＡＭ４０４、４０５に対して省電力移行制御を実行する。この省電力移行制御の詳細に関しても後述する。
【００６１】
Ｓ６１０にて、ＣＰＵ２０１は、プリンタ画像処理部９００のＳＲＡＭの省電力移行制御を実行する。すなわち、ＣＰＵ２０１は、ＳＲＡＭ省電力制御部２２１に対して、プリンタ画像処理部９００の通常電力状態から省電力状態に移行させるよう指示する。ＳＲＡＭ省電力制御部２２１は、ＣＰＵ２０１からの指示に基づいて、プリンタ画像処理部９００のＳＲＡＭに対して通常電力状態から省電力状態に移行させるよう指示する信号を出力する。プリンタ画像処理部９００のＳＲＡＭは、ＳＲＡＭ省電力制御部２２１からの移行信号に基づいて、通常電力状態から省電力状態に移行する。
【００６２】
以上により、スキャナ画像処理部３００の省電力移行制御（Ｓ６０９）およびプリンタ画像処理部９００の省電力移行制御が完了すると、コピージョブの画像形成装置１００への投入に伴う一連の電力制御処理は完了する。
【００６３】
なお、本実施形態では、コピージョブが完了した後に、スキャナ画像処理部３００に含まれるＳＲＡＭ４０４、４０５をそれぞれＲＳモード、ＳＤモードに移行させる処理例について説明した。プリンタ１０４による印刷が完了していなくても、ＣＰＵ２０１は、スキャナ１０３が原稿全ページの読み取りを完了すると出力する原稿読み取りの完了通知に基づいて、Ｓ６０９の処理を実行するとしてもよい。
【００６４】
本実施形態では、コピージョブの完了通知に基づいて、Ｓ６０９の処理を実行する場合について説明した。プリンタ１０４による印刷が完了してからスキャナ１０３を所定時間使用するジョブが実行されない場合に、Ｓ６０９の処理を実行するとしてもよい。また、プリンタ１０４による印刷が完了してからプリンタを所定時間使用するジョブが実行されない場合にＳ６０９の処理を実行するとしてもよい。
【００６５】
また、スキャナ１０３からの入力画像を、ＨＤＤ２０８に格納するデータ保存機能や、ＬＡＮ１０６経由で他のＰＣ１０５に送信する送信機能など、スキャナ１０３を使用するコピージョブ以外のジョブを開始する場合がある。このようなスキャナ１０３を使用するコピージョブ以外のジョブを開始する場合に、スキャナ画像処理部３００内のＳＲＡＭ４０４、４０５を省電力状態から通常電力状態に復帰させ、ジョブの完了後に再度省電力状態に移行するとしてもよい。
【００６６】
さらに、ＰＤＬプリントのようなスキャナ画像処理部３００を使用しないジョブを実行するときには、プリンタ画像処理部９００内のＳＲＡＭに対してのみ省電力復帰制御と、ジョブ完了後の省電力移行制御とを行ってもよい。すなわち、スキャナ画像処理部３００を使用しないジョブを実行するときには、スキャナ画像処理部３００内のＳＲＡＭを省電力状態で保持してもよい。
【００６７】
ジョブに応じた電力制御を行うことで、スキャナ画像処理部３００を使用しないジョブの実行時には、スキャナ画像処理部３００内のＳＲＡＭ４０４、４０５を省電力状態で維持したまま、プリンタ画像処理部９００内のＳＲＡＭを動作させることができる。
【００６８】
図７（ａ）は、図６のＳ６０９の詳細を示すフローチャートである。具体的には、図７（ａ）は、スキャナ画像処理部３００のＳＲＡＭ４０４、４０５の省電力移行制御のフローを示すフローチャートである。図７（ｂ）は、図６のＳ６０２の詳細を示すフローチャートである。具体的には、図７（ｂ）は、スキャナ画像処理部３００のＳＲＡＭ４０４、４０５の省電力復帰制御（通常電力復帰制御）のフローを示すフローチャートである。また、図８（ａ）は、スキャナ画像処理部３００のＳＲＡＭ４０４、４０５の省電力移行制御例の動作を説明するタイミングチャートである。図８（ｂ）は、同じくスキャナ画像処理部３００のＳＲＡＭ４０４、４０５の通常電力復帰制御例の動作を説明するタイミングチャートである。なお、図８（ａ）においてＮは８９以上の整数であり、図８（ｂ）においてＭは８６以上の整数である。
【００６９】
ＣＬＫ８００は、色空間変換部３１３内部の各サブモジュール４０１〜４０５、および、その周辺回路である画像処理部３１１〜３１６に供給されるクロック信号（ＣＬＫ）３２０と同じクロック信号である。
【００７０】
ｍｏｄｅ＿０信号８１０、ＲＳ＿０信号８１１、ＲＳＯ＿０信号８１２、ＳＲＡＭ  Ｓｔａｔｅ＿０信号８１３は、ＬＵＴ用のＳＲＡＭ４０４の省電力状態の制御信号の動きを表している。ｍｏｄｅ＿１信号８２０、ＲＳ＿１信号８２１、ＲＳＯ＿１信号８２２、ＳＲＡＭ  Ｓｔａｔｅ＿１信号８２３は、遅延バッファ用のＳＲＡＭ４０５の省電力状態の制御信号の動きを表している。
【００７１】
ｍｏｄｅ＿０／１信号８１０、８２０は、各ＳＲＡＭを省電力状態に移行したときに、ＲＳモードに移行するか、ＳＤモードに移行するかを指示する信号である。本実施形態では、ＳＲＡＭ４０４、４０５のｍｏｄｅ信号は、図４に示す通りＳＲＡＭ４０４に対しＶｄｄ固定、ＳＲＡＭ４０５に対しＧＮＤ固定となるので、ｍｏｄｅ＿０信号８１０はＨｉｇｈレベル、ｍｏｄｅ＿１信号８２０はＬｏｗレベルとなっている。ＲＳ＿０／１信号８１１、８２１は、ＳＲＡＭ４０４、４０５のＲＳ／ＳＤモードへの移行と省電力復帰（通常電力復帰）を制御するための信号である。ＣＬＫ８００がゲーティングされた状態で、かつ、ＲＳ＿０／１信号８１１、８２１がＨｉｇｈレベルにアサートされたとき、ＳＲＡＭ４０４、４０５はＲＳ／ＳＤモードに移行した状態にある。ＲＳＯ＿０／１信号８１２、８２２は、ＲＳ信号８１１、８２１がＳＲＡＭ５００内部のバッファ５０５によって遅延を付加されて出力される信号である。そして、ＳＲＡＭ  Ｓｔａｔｅ＿０／１  ８１３、８２３は、ＳＲＡＭ４０４、４０５の電力状態が、通常モード、通常モード（クロックゲート）、ＲＳモード、ＳＤモードのいずれの状態にあるかを示したＳＲＡＭ電力状態情報である。ＲＳＯ＿ｎ信号８３０は、ＳＲＡＭ４０４、４０５を含むスキャナ画像処理部３００内にてシリアル接続で全てのＳＲＡＭを伝送したＲＳ信号３２１が、最終段のヒストグラム処理部３１６から出力されてＳＲＡＭ省電力制御部２２１に戻るタイミングを示す。
【００７２】
以下、特に指定がなければ、各信号名は図８のタイミングチャートにおける信号のタイミングを示し、ＣＬＫＸＸＸもしくはＣＬＫＸＸＸ〜ＹＹＹ（ＸＸＸ、ＹＹＹは整数）という表記は、図８におけるクロックタイミングを示すものとする。さらに、ＣＬＫＡ０〜Ｎ＋３は図８（ａ）のタイミングチャートにおけるクロックタイミングであり、ＣＬＫＢ０〜Ｍ＋５は図８（ｂ）のタイミングチャートにおけるクロックタイミングとする。
【００７３】
図７（ａ）、（ｂ）のフローチャートの説明に戻る。図７（ａ）、（ｂ）の各フローの処理は、特に断りがなければ、ＣＰＵ２０１が実行するものとする。本実施形態では、スキャナ画像処理部３００を使用するジョブの実行が完了すると、ＣＰＵ２０１は、スキャナ画像処理部３００の省電力移行制御を開始するものとする。以下、図７（ａ）を用いて、スキャナ画像処理部３００の省電力移行制御例について説明する。
【００７４】
まず、ＣＰＵ２０１は、クロック制御部２２０に対して、スキャナ画像処理部３００に供給されるクロック信号３２０（ＣＬＫ８００）のクロックゲートを指示する（Ｓ７０１）。これによって、図８（ａ）のＣＬＫＡ３〜Ｎ＋３のように、ＳＲＡＭ４０４、４０５に供給されるクロック信号３２０（ＣＬＫ８００）も停止される。また、それに伴い、ＳＲＡＭ  Ｓｔａｔｅ＿０／１信号８１３、８２３のように、各ＳＲＡＭの電力状態は通常モードではあるがクロックゲートされた状態となる。
【００７５】
次に、ＣＰＵ２０１は、ＳＲＡＭ省電力制御部２２１に省電力移行制御を指示する（Ｓ７０２）。これは、具体的には、ＲＳ＿０信号８１１をアサートする、図８のＣＬＫＡ５のタイミングの信号制御に対応する。ＳＲＡＭ４０４ではｍｏｄｅ＿０信号８１０がＨｉｇｈレベルであるため、入力されたＲＳ＿０信号８１１に応じて、ＳＲＡＭ４０４の制御部５０１は、ワードドライバ部５０２とカラム部５０３への電力供給をＯＦＦ（遮断）する。また、これらサブモジュール５０２、５０３への電力供給の遮断（停止）に伴い、ＳＲＡＭ  Ｓｔａｔｅ＿０信号８１３のように、ＳＲＡＭ４０４の電力状態はＲＳモードに移行する。
【００７６】
また、ＲＳ＿０信号８１１は、本実施形態においては、バッファ５０５によって４０クロックぶん遅延され、ＲＳＯ＿０信号８１２として、図８（ａ）のＣＬＫＡ４５のタイミングで出力される。そしてＣＬＫＡ４５のタイミングで出力したＲＳＯ＿０信号８１２は、配線長によって１クロックぶん遅延され、ＲＳ＿１信号８２１として、図８（ａ）のＣＬＫＡ４６のタイミングで、ＳＲＡＭ４０５に入力される。
【００７７】
ＳＲＡＭ４０５ではｍｏｄｅ＿１信号８２０がＬｏｗレベルであるため、入力されたＲＳ＿１信号８２１に応じて、ＳＲＡＭ４０５の制御部５０１は、ワードドライバ部５０２とカラム部５０３とメモリアレイ部５０４への電力供給をＯＦＦ（遮断）する。また、これらサブモジュール５０２、５０３、５０４への電力供給の遮断（停止）に伴い、ＳＲＡＭ  Ｓｔａｔｅ＿１信号８２３のように、ＳＲＡＭ４０５の電力状態はＳＤモードに移行する。
【００７８】
また、ＲＳ＿１信号８２２は、本実施形態においては、バッファ５０５によって４０クロックぶん遅延され、ＲＳＯ＿１信号８２２として、図８（ａ）のＣＬＫＡ８６のタイミングで出力される。そしてそれ以降も同様の制御をおこなうＳＲＡＭを全部でＮ−１個分経由したのち、ＲＳＯ＿ｎ信号８３０として、図８（ａ）のＣＬＫＡ  ＮのタイミングでＳＲＡＭ省電力制御部２２１に返っていく。
【００７９】
Ｓ７０２でＲＳ＿０信号８１１をアサートしたＳＲＡＭ省電力制御部２２１は、このＲＳＯ＿ｎ信号８３０のアサートタイミングを待つことで、スキャナ画像処理部３００のＳＲＡＭ省電力移行制御が完了したかどうかを判断する（Ｓ７０３）。ＲＳＯ＿ｎ信号８３０がアサートされたことを確認（検知）すると（Ｓ７０３のＹＥＳ）、ＣＰＵ２０１はスキャナ画像処理部３００の省電力移行制御を完了する。
【００８０】
次に、スキャナ画像処理部３００の省電力復帰制御例（通常電力復帰制御例）について、図７（ｂ）を用いて説明する。本実施形態では、ユーザからスキャナ画像処理部３００を使用するジョブの実行が指示されると、ＣＰＵ２０１は、スキャナ画像処理部３００の通常電力復帰制御を開始するものとする。
【００８１】
まず、ＣＰＵ２０１は、ＳＲＡＭ省電力制御部２２１に対して、通常電力制御を行う省電力復帰制御（通常電力復帰制御）を指示する（Ｓ７１１）。これは具体的には、ＲＳ＿０信号８１１をネゲートする、図８（ｂ）のＣＬＫＢ１のタイミングの信号制御に対応する。ＳＲＡＭ４０４の制御部５０１は、入力されたＲＳ＿０信号８１１に応じて、ワードドライバ部５０２とカラム部５０３への電力供給をＯＮ（開始）する。また、これらサブモジュール５０２、５０３への電力供給に伴い、ＳＲＡＭ  Ｓｔａｔｅ＿０信号８１３のように、ＳＲＡＭ４０４の電力状態は通常モード（クロックゲート）状態に復帰する。
【００８２】
また、ＲＳ＿０信号８１１は、前述したように、バッファ５０５によって４０クロックぶん遅延され、ＲＳＯ＿０信号８１２として、図８（ｂ）のＣＬＫＢ４１のタイミングで出力される。そしてＣＬＫＢ４１のタイミングで出力したＲＳＯ＿０信号８１２は、配線長によって１クロックぶん遅延され、ＲＳ＿１信号８２１として、図８（ｂ）のＣＬＫＢ４２のタイミングで、ＳＲＡＭ４０５に入力される。
【００８３】
ＳＲＡＭ４０５の制御部５０１は、入力されたＲＳ＿１信号８２１に応じて、ワードドライバ部５０２とカラム部５０３とメモリアレイ部５０４に電力供給する。ＳＲＡＭ  Ｓｔａｔｅ＿１信号８２３のように、ＳＲＡＭ４０５の電力状態は、通常モード（クロックゲート）状態に復帰する。
【００８４】
また、ＲＳ＿１信号８２２は、前述したように、バッファ５０５によって４０クロックぶん遅延され、ＲＳＯ＿１信号８２２として、図８（ｂ）のＣＬＫＢ８２のタイミングで出力される。そしてそれ以降も同様の制御をおこなうＳＲＡＭを全部でＭ−１個分経由したのち、ＲＳＯ＿ｎ信号８３０として、図８（ｂ）のＣＬＫＢ  ＭのタイミングでＳＲＡＭ省電力制御部２２１に返っていく。
【００８５】
Ｓ７１１でＲＳ＿０信号８１１をネゲートしたＳＲＡＭ省電力制御部２２１は、このＲＳＯ＿ｎ信号８３０のネゲートタイミングを待つことで、スキャナ画像処理部３００のＳＲＡＭ通常電力復帰制御が完了したかどうかを判断する（Ｓ７１２）。ＲＳＯ＿ｎ信号８３０がネゲートされたことを確認（検知）すると（Ｓ７１２のＹＥＳ）、ＣＰＵ２０１はクロック制御部２２０に対して、スキャナ画像処理部３００に供給されるクロック信号３２０のクロックゲート解除を指示する（Ｓ７１３）。これによって、図８（ｂ）のＣＬＫＢ  Ｍ＋１〜Ｍ＋５のように、クロックが再開されてＳＲＡＭ４０４、４０５に送信される。また、それに伴い、ＳＲＡＭ  Ｓｔａｔｅ＿０／１のように、各ＳＲＡＭの電力状態はクロックゲートされていない、通常モードの状態に復帰することとなる。以上によって、スキャナ画像処理部３００は、スキャナ画像処理を実行可能な状態に復帰し、省電力復帰制御（通常電力復帰制御）は完了する。
【００８６】
以上のように、本実施形態では、色空間変換部３１３のＬＵＴ用のＳＲＡＭ４０４は、アイドル時の省電力モードとしてＲＳモードに移行し、遅延バッファ用のＳＲＡＭ４０５はＳＤモードに移行するように制御が実行される。それによって、画像処理動作時のＳＲＡＭ５００の電力制御を適応的におこなうことができるため、画像処理モジュール動作時の、より効果的な省電力制御が実現できる。すなわち、処理されるジョブに応じて、ＳＲＡＭの省電力制御時に、データを保持する必要があるＳＲＡＭをＲＳモードに、データを保持する必要がないＳＲＡＭをＳＤモードに設定することで、効率的に電力制御を行うことができる。
【００８７】
［変形例］
以下に本実施形態の変形例について説明する。
【００８８】
上記では、スキャナ画像処理部３００の色空間変換部３１３に適用した場合について説明したが、スキャナ画像処理部３００内の他の画像処理部や、スキャナ画像処理部３００以外の他の画像処理部などに適用することも可能である。このような場合であっても、処理されるジョブに応じて、ＳＲＡＭの省電力制御時に、データを保持する必要があるＳＲＡＭをＲＳモードに、データを保持する必要がないＳＲＡＭをＳＤモードに設定することで、効率的に電力制御を行うことができる。
【００８９】
［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１以上のプロセッサーがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００９０】
３２０  クロック信号
３２１  ＲＳ信号
４０４  ＳＲＡＭ（ＬＵＴ用のＳＲＡＭ）
４０５  ＳＲＡＭ（遅延バッファ用のＳＲＡＭ）
４２０  モード信号
４２１  モード信号
５００  ＳＲＡＭ
５０５  バッファ
【図１】
2019175431.tif 000003
【図２】
2019175431.tif 000004
【図３】
2019175431.tif 000005
【図４】
2019175431.tif 000006
【図５】
2019175431.tif 000007
【図６】
2019175431.tif 000008
【図７】
2019175431.tif 000009
【図８】
2019175431.tif 000010