(57)【要約】【課題】消費電力を抑制し得る固体撮像素子、撮像装置及び撮像方法を提供する。【解決手段】アバランシェフォトダイオードを含むとともに光子の受光頻度に応じた頻度でパルスを発するセンサ部がそれぞれ備えられた複数の画素と、センサ部から発せられるパルスの数をカウントするカウンタと、カウンタのカウント値が閾値未満である場合には、アバランシェフォトダイオードにアバランシェ電流が流れ得るように制御を行い、カウンタのカウント値が閾値に達した場合には、アバランシェフォトダイオードに流れる電流が制限されるように制御を行う制御部とを備えている。【選択図】図１
2019009768.tif 000002
【特許請求の範囲】
【請求項１】
アバランシェフォトダイオードを含むとともに光子の受光頻度に応じた頻度でパルスを発するセンサ部がそれぞれ備えられた複数の画素と、
前記センサ部から発せられるパルスの数をカウントするカウンタと、
前記カウンタのカウント値が閾値未満である場合には、前記アバランシェフォトダイオードにアバランシェ電流が流れ得るように制御を行い、前記カウンタのカウント値が前記閾値に達した場合には、前記アバランシェフォトダイオードに流れる電流が制限されるように制御を行う制御部と
を備えることを特徴とする固体撮像素子。
【請求項２】
前記複数の画素の各々に前記カウンタが備えられていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記複数の画素の各々に前記制御部が備えられていることを特徴とする請求項１又は２に記載の固体撮像素子。
【請求項４】
前記制御部は、前記カウンタのカウント値が前記閾値未満である場合には、前記アバランシェフォトダイオードに接続されたクエンチ素子を構成するトランジスタをＯＮ状態とし、前記カウンタのカウント値が前記閾値に達した場合には、前記トランジスタをＯＦＦ状態とすることを特徴とする請求項１から３のいずれか１項に記載の固体撮像素子。
【請求項５】
前記カウンタは、前記トランジスタがＯＮ状態になってから所定時間が経過した後にカウントを開始することを特徴とする請求項４に記載の固体撮像素子。
【請求項６】
前記制御部は、前記カウンタのカウント値が前記閾値未満である場合には、前記アバランシェフォトダイオードに対して第１の電圧が印加されるように制御を行い、前記カウンタのカウント値が前記閾値に達した場合には、前記アバランシェフォトダイオードに対して前記第１の電圧より低い第２の電圧が印加されるように制御を行うことを特徴とする請求項１から３のいずれか１項に記載の固体撮像素子。
【請求項７】
前記第２の電圧は、接地電圧であることを特徴とする請求項６に記載の固体撮像素子。
【請求項８】
前記第２の電圧は、接地電圧より高い電圧であることを特徴とする請求項６に記載の固体撮像素子。
【請求項９】
前記カウンタは、前記アバランシェフォトダイオードに対して前記第１の電圧が印加されるようになってから所定時間が経過した後にカウントを開始することを特徴とする請求項７又は８に記載の固体撮像素子。
【請求項１０】
前記閾値は、時間の経過に応じて増加することを特徴とする請求項１から９のいずれか１項に記載の固体撮像素子。
【請求項１１】
前記閾値は、時間の経過に応じて第１の値まで最終的に増加し、
前記第１の値より低い第２の値に前記閾値が設定された状態で、前記カウンタのカウント値が前記閾値に達した場合には、前記カウンタのカウント値を前記第１の値に設定することを特徴とする請求項１０に記載の固体撮像素子。
【請求項１２】
前記カウンタから出力されるカウント値を保持するメモリを更に備えることを特徴とする請求項１から１１のいずれか１項に記載の固体撮像素子。
【請求項１３】
アバランシェフォトダイオードを含むとともに光子の受光頻度に応じた頻度でパルスを発するセンサ部がそれぞれ備えられた複数の画素と、前記センサ部から発せられるパルスの数をカウントするカウンタと、前記カウンタのカウント値が閾値未満である場合には、前記アバランシェフォトダイオードにアバランシェ電流が流れ得るように制御を行い、前記カウンタのカウント値が前記閾値に達した場合には、前記アバランシェフォトダイオードに流れる電流が制限されるように制御を行う制御部とを備える固体撮像素子と、
前記固体撮像素子から出力される画像に対して所定の処理を行う処理部と
を有することを特徴とする撮像装置。
【請求項１４】
センサ部から発せられるパルスの数をカウントするカウンタのカウント値が閾値未満である場合に、前記センサ部に備えられたアバランシェフォトダイオードにアバランシェ電流が流れ得るように制御を行うステップと、
前記カウンタのカウント値が前記閾値に達した場合に、前記アバランシェフォトダイオードに流れる電流が制限されるように制御を行うステップと
を有することを特徴とする撮像方法。
【請求項１５】
アバランシェフォトダイオードを含むとともに光子の受光頻度に応じた頻度でパルスを発するセンサ部がそれぞれ備えられた複数の画素と、
前記アバランシェフォトダイオードに対して第１の電圧が印加されるように制御することにより、前記アバランシェフォトダイオードにアバランシェ電流が流れ得るようにし、前記アバランシェフォトダイオードに対して前記第１の電圧より低く接地電圧より高い第２の電圧が印加されるように制御することにより、前記アバランシェフォトダイオードに流れる電流を制限する制御部と
を有することを特徴とする固体撮像素子。
【請求項１６】
前記センサ部から発せられるパルスの数をカウントするカウンタを更に備え、
前記制御部は、前記カウンタのカウント値が閾値未満である場合には、前記アバランシェフォトダイオードに対して前記第１の電圧が印加されるように制御を行い、前記カウンタのカウント値が前記閾値に達した場合には、前記アバランシェフォトダイオードに対して前記第２の電圧が印加されるように制御を行うことを特徴とする請求項１５に記載の固体撮像素子。
【請求項１７】
アバランシェフォトダイオードを含むとともに光子の受光頻度に応じた頻度でパルスを発するセンサ部がそれぞれ備えられた複数の画素と、前記アバランシェフォトダイオードに対して第１の電圧が印加されるように制御することにより、前記アバランシェフォトダイオードにアバランシェ電流が流れ得るようにし、前記アバランシェフォトダイオードに対して前記第１の電圧より低く接地電圧より高い第２の電圧が印加されるように制御することにより、前記アバランシェフォトダイオードに流れる電流を制限する制御部とを有する固体撮像素子と、
前記固体撮像素子から出力される画像に対して所定の処理を行う処理部と
を有することを特徴とする撮像装置。
【請求項１８】
光子の受光頻度に応じた頻度でパルスを発するセンサ部に備えられたアバランシェフォトダイオードに対して第１の電圧が印加されるように制御することにより、前記アバランシェフォトダイオードにアバランシェ電流が流れ得るようにするステップと、
前記アバランシェフォトダイオードに対して前記第１の電圧より低く接地電圧より高い第２の電圧が印加されるように制御することにより、前記アバランシェフォトダイオードに流れる電流を制限するステップと
を有することを特徴とする撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、撮像装置及び撮像方法に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサ等の固体撮像素子を備えた撮像装置が広く普及している。一方、アバランシェフォトダイオードを用いて単一光子の検出を行う技術が提案されている。単一光子を検出し得るアバランシェフォトダイオードは、ＳＰＡＤ（Ｓｉｎｇｌｅ  Ｐｈｏｔｏｎ  Ａｖａｌａｎｃｈｅ  Ｄｉｏｄｅ、単一光子アバランシェダイオード）と称される。特許文献１には、アバランシェフォトダイオードを受光素子として用いて飛行時間法（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ）法に基づく測距を行う光学的測距装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−７７６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳＰＡＤを単に用いて固体撮像素子を構成しようとした場合には、消費電力が大きくなってしまう場合がある。
本発明の目的は、消費電力を抑制し得る固体撮像素子、撮像装置及び撮像方法を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の一態様によれば、アバランシェフォトダイオードを含むとともに光子の受光頻度に応じた頻度でパルスを発するセンサ部がそれぞれ備えられた複数の画素と、前記センサ部から発せられるパルスの数をカウントするカウンタと、前記カウンタのカウント値が閾値未満である場合には、前記アバランシェフォトダイオードにアバランシェ電流が流れ得るように制御を行い、前記カウンタのカウント値が前記閾値に達した場合には、前記アバランシェフォトダイオードに流れる電流が制限されるように制御を行う制御部とを備えることを特徴とする固体撮像素子が提供される。
【０００６】
実施形態の他の態様によれば、アバランシェフォトダイオードを含むとともに光子の受光頻度に応じた頻度でパルスを発するセンサ部がそれぞれ備えられた複数の画素と、前記アバランシェフォトダイオードに対して第１の電圧が印加されるように制御することにより、前記アバランシェフォトダイオードにアバランシェ電流が流れ得るようにし、前記アバランシェフォトダイオードに対して前記第１の電圧より低く接地電圧より高い第２の電圧が印加されるように制御することにより、前記アバランシェフォトダイオードに流れる電流を制限する制御部とを有することを特徴とする固体撮像素子が提供される。
【発明の効果】
【０００７】
本発明によれば、消費電力を抑制し得る固体撮像素子、撮像装置及び撮像方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態による固体撮像素子を示す図である。
【図２】第１実施形態による固体撮像素子の動作の例を示すタイミングチャートである。
【図３】第１実施形態による固体撮像素子を示す図である。
【図４】第１実施形態による撮像装置を示すブロック図である。
【図５】第２実施形態による固体撮像素子を示す図である。
【図６】第３実施形態による固体撮像素子の動作の例を示すタイミングチャートである。
【図７】第４実施形態による固体撮像素子の動作を示すタイミングチャートである。
【発明を実施するための形態】
【０００９】
本発明の実施の形態について図面を用いて以下に説明する。なお、本発明は以下の実施形態に限定されるものではなく、適宜変更可能である。また、以下に示す実施形態を適宜組み合わせるようにしてもよい。
【００１０】
［第１実施形態］
第１実施形態による固体撮像素子、撮像装置及び撮像方法について図１乃至図４を用いて説明する。図１は、本実施形態による固体撮像素子を示す図である。
図１に示すように、本実施形態による固体撮像素子１００は、垂直走査部１０１と、タイミングジェネレータ（ＴＧ：Ｔｉｍｉｎｇ  Ｇｅｎｅｒａｔｏｒ）１０２と、列メモリ部１０３と、水平走査部１０４とを備えている。また、固体撮像素子１００は、行列状、即ち、マトリクス状に配された複数の画素１１０を備えている。なお、ここでは、説明の簡略化のため、４つの画素１１０ａ、１１０ｂ、１１０ｃ、１１０ｄが図示されているが、実際には多数の画素１１０が固体撮像素子１００に備えられている。また、画素一般について説明する際には、符号１１０を用い、個々の画素について説明する際には、符号１１０ａ〜１１０ｄを用いることとする。
【００１１】
タイミングジェネレータ１０２は、処理部４０４（図４参照）から供給される制御信号等に基づいて、固体撮像素子１００の各部を制御するための信号を生成する。タイミングジェネレータ１０２には、処理部４０４から同期信号ＶＤ等が供給される。タイミングジェネレータ１０２は、垂直走査部１０１、列メモリ部１０３に対して各種の信号等を供給する。また、タイミングジェネレータ１０２は、水平走査部１０４に対して信号ＨＣＬＫを供給する。また、タイミングジェネレータ１０２は、各々の画素１１０に対して、制御信号ＣＴＬ、転送信号ＷＲＴ、及び、リセット信号ＲＥＳをそれぞれ供給する。タイミングジェネレータ１０２は、固体撮像素子１００の各部を制御する制御部（制御手段）として機能し得る。
各々の画素１１０には、ＳＰＡＤ１１１と、クエンチ素子１１２と、インバータ１１３と、カウンタ１１４と、制御部１１５と、転送スイッチ１１６と、画素メモリ１１７と、読み出しスイッチ１１８とがそれぞれ備えられている。
【００１２】
ＳＰＡＤ１１１のアノードは接地電圧に接続されており、ＳＰＡＤ１１１のカソードはクエンチ素子１１２の一端に接続されている。クエンチ素子１１２の他端にはバイアス電圧Ｖｂｉａｓが印加される。ＳＰＡＤ１１１には、クエンチ素子１１２を介してＳＰＡＤ１１１の降伏電圧より大きいバイアス電圧Ｖｂｉａｓが印加され得る。このため、ＳＰＡＤ１１１はガイガーモードと称される動作モードで動作し得る。即ち、ＳＰＡＤ１１１に光子（フォトン）が入射するとアバランシェ増倍現象を引き起こす。これにより、アバランシェ電流が生じ、クエンチ素子１１２において電圧降下が生ずる。クエンチ素子１１２は、ＳＰＡＤ１１１のアバランシェ増倍現象を停止させるための抵抗素子である。ここでは、ＭＯＳトランジスタの抵抗成分を利用してクエンチ素子１１２が構成されている。アバランシェ増倍現象によってアバランシェ電流が生じると、クエンチ素子１１２において電圧降下が生じ、ＳＰＡＤ１１１に印加されるバイアス電圧が降下する。バイアス電圧がＳＰＡＤ１１１の降伏電圧以下になるとアバランシェ増倍現象が停止する。その結果、アバランシェ電流が流れなくなり、ＳＰＡＤ１１１には、再びバイアス電圧Ｖｂｉａｓが印加される。ＳＰＡＤ１１１のカソードと、クエンチ素子１１２の一端と、インバータ１１３の入力端子とは、ノードＰＬＳａにおいて互いに接続されている。インバータ１１３の出力端子とカウンタ１１４の入力端子とは、ノードＰＬＳｄにおいて互いに接続されている。ＳＰＡＤ１１１に光子が入射すると、上記のような現象が生ずるため、ノードＰＬＳａにおいて電圧変化が生じる。インバータ１１３は、ノードＰＬＳａにおける電圧変化に応じてパルス信号ＰＬＳを生成し、生成したパルス信号ＰＬＳをノードＰＬＳｄに出力する。こうして、波形整形されたパルス信号ＰＬＳがインバータ１１３から出力される。このように、センサ部３０３（図３参照）においては、ＳＰＡＤ１１１に光子が入射すると、光子の受光頻度に応じた頻度でインバータ１１３からパルス信号ＰＬＳが出力される。より具体的には、ＳＰＡＤ１１１に１つの光子が入射すると、インバータ１１３から１つのパルス信号ＰＬＳが出力される。バイアス電圧Ｖｂｉａｓは、例えば＋２０Ｖ程度とすることができるが、これに限定されるものではない。例えば、ＳＰＡＤ１１１のアノードを負の電位に接続するようにしてもよい。
【００１３】
１つのパルス信号ＰＬＳが生成される過程において、画素１１０においては、以下のような電流が流れる。即ち、アバランシェ増倍現象によるアバランシェ電流が画素１１０において流れる。また、アバランシェ増倍現象が停止した後、ノードＰＬＳａの電位がＶｂｉａｓに戻る際に、過渡電流が画素１１０において流れる。
【００１４】
クエンチ素子１１２は、上述したように、ＭＯＳトランジスタの抵抗成分を利用して構成されている。クエンチ素子１１２を構成するＭＯＳトランジスタのゲート端子には、後述する制御部１１５から出力される制御信号（制御パルス）ＣＴＲＬが供給される。クエンチ素子１１２の動作は、制御部１１５によって制御される。制御信号ＣＴＲＬがＨｉｇｈレベルである場合、クエンチ素子１１２を構成するＭＯＳトランジスタはＯＮ状態である。この場合、ＳＰＡＤ１１１にバイアス電圧Ｖｂｉａｓが印加されるため、ＳＰＡＤ１１１はガイガーモードで動作し得る。一方、制御信号ＣＴＲＬがＬｏｗレベルである場合、クエンチ素子１１２を構成するＭＯＳトランジスタはＯＦＦ状態である。この場合、ＳＰＡＤ１１１にバイアス電圧Ｖｂｉａｓが印加されないため、ＳＰＡＤ１１１はガイガーモードで動作し得ない。正確には、クエンチ素子１１２を構成するＭＯＳトランジスタがＯＦＦ状態になると、バイアス電圧Ｖｂｉａｓを供給する電源にＳＰＡＤ１１１から電流が流れない。このため、ＳＰＡＤ１１１のカソードの電位が一旦降伏電圧Ｖｂｒ以下になると、ＳＰＡＤ１１１はガイガーモードに復帰し得なくなる。ガイガーモードではないＳＰＡＤ１１１の動作モードは、「非ガイガーモード」とも称される。
【００１５】
カウンタ１１４は、インバータ１１３から出力されるパルス信号ＰＬＳのパルス数をカウントする。カウンタ１１４のビット（ｂｉｔ）幅は、例えば１６である。ビット幅が１６のカウンタ１１４がカウント可能な上限値、即ち、カウント上限値は、０ｘＦＦＦＦ（１０進数で６５５３５）である。カウンタ１１４には、タイミングジェネレータ１０２から出力されるリセット信号（リセットパルス）ＲＥＳが入力される。カウンタ１１４のカウント値は、リセット信号ＲＥＳによってリセットされる。リセットが解除されると、カウンタ１１４は、パルス信号ＰＬＳのカウントを開始する。
【００１６】
制御部１１５には、タイミングジェネレータ１０２から供給される制御信号ＣＴＬが入力されるようになっている。制御部１１５は、カウンタ１１４のカウント値に応じて、制御信号ＣＴＲＬを出力する。制御信号ＣＴＲＬは、クエンチ素子１１２を構成するＭＯＳトランジスタのゲート端子に供給される。より具体的には、制御部１１５は、カウント値が閾値（所定値）Ｃｒｅｆ未満である場合には、制御信号ＣＴＲＬをＨｉｇｈレベルとする。また、制御部１１５は、カウント値が閾値Ｃｒｅｆに達した場合には、制御信号ＣＴＲＬをＬｏｗレベルとする。カウンタ１１４のビット幅が１６である場合、閾値Ｃｒｅｆを例えば０ｘＦＦＦＦ（１０進数で６５５３５）とする。なお、閾値Ｃｒｅｆは、０ｘＦＦＦＦに限定されるものではない。固体撮像素子１００が備えられる撮像装置４００（図４参照）において必要とされる信号レンジの最大値を閾値Ｃｒｅｆとするようにしてもよい。カウンタ１１４のカウント値が上昇していき、やがて閾値Ｃｒｅｆに達すると、制御部１１５は、制御信号ＣＴＲＬをＬｏｗレベルにし、クエンチ素子１１２を構成するＭＯＳトランジスタをＯＦＦ状態にする。クエンチ素子１１２を構成するＭＯＳトランジスタをＯＦＦ状態にすることによって、ＳＰＡＤ１１１の動作モードを非ガイガーモードとすることができる。制御部１１５は、画素１１０毎に備えられている。従って、ＳＰＡＤ１１１の動作モードは、画素１１０毎に切り替え得る。本実施形態では、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した以降において、当該画素１１０にアバランシェ電流が流れなくなるため、消費電力の抑制を図ることができる。
【００１７】
転送スイッチ１１６は、タイミングジェネレータ１０２から供給される転送信号ＷＲＴによって制御される。転送信号ＷＲＴがＨｉｇｈレベルになると、転送スイッチ１１６がＯＮ状態になり、カウンタ１１４から出力されるカウント値が、当該画素１１０の画素信号値として画素メモリ１１７に書き込まれる。
【００１８】
垂直走査部１０１には、水平方向に延在する複数の制御線が接続されている。垂直走査部１０１は、これらの制御線に読み出し信号ＲＥＡＤを順次供給する。読み出し信号一般について説明する際には、符号ＲＥＡＤを用い、個々の読み出し信号について説明する際には、符号ＲＥＡＤｎ、ＲＥＡＤｎ＋１を用いることとする。ここでは、２つの制御線が図示されているが、実際には、多数の制御線が備えられている。読み出し信号ＲＥＡＤｎは、第ｎ番目の行に位置する制御線に印加される読み出し信号である。読み出し信号ＲＥＡＤｎ＋１は、第ｎ＋１番目の行に位置する制御線に印加される読み出し信号である。同じ行に位置する複数の画素１１０には、同じ制御線を介して読み出し信号ＲＥＡＤが供給される。
【００１９】
列メモリ部１０３には、垂直方向に延在する複数の信号線（垂直信号線、出力信号線）１０５が接続されている。なお、信号線一般について説明する際には、符号１０５を用い、個々の信号線について説明する際には、符号１０５ａ，１０５ｂを用いることとする。ここでは、２つの信号線１０５が図示されているが、実際には、多数の信号線１０５が備えられている。画素メモリ１１７から出力される信号が、読み出しスイッチ１１８及び信号線１０５を介して、列メモリ部１０３に出力される。読み出しスイッチ１１８は、垂直走査部１０１から供給される読み出し信号ＲＥＡＤがＬｏｗレベルの際にはＯＦＦ状態となり、読み出し信号ＲＥＡＤがＨｉｇｈレベルの際にはＯＮ状態となる。垂直走査部１０１から供給される読み出し信号ＲＥＡＤによって選択される行に位置する複数の画素１１０からそれぞれ出力される画素信号値が、信号線１０５をそれぞれ介して列メモリ部１０３に書き込まれる。列メモリ部１０３は、各々の画素１１０から読み出された画素信号値をそれぞれ保持する。水平走査部１０４は、列メモリ部１０３に保持された各々の画素信号値を、出力線Ｏｕｔｐｕｔを介して画像処理部４０２（図４参照）に順次出力する。
【００２０】
このように、本実施形態では、カウンタ１１４のカウント値が閾値Ｃｒｅｆ未満の場合には、当該画素１１０に備えられたＳＰＡＤ１１１がガイガーモードで動作する。そして、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した場合には、当該画素１１０に備えられたＳＰＡＤ１１１がガイガーモードで動作しなくなるように、当該画素１１０に備えられた制御部１１５が制御を行う。このため、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した以降においては、当該画素１１０にアバランシェ電流が流れなくなる。このため、本実施形態によれば、消費電力の抑制を図ることができる。
【００２１】
図２は、本実施形態による固体撮像素子１００の動作の例を示すタイミングチャートである。ここでは、複数の画素１１０のうちの画素１１０ａの動作に着目して説明する。図２には、動画像を構成する複数のフレームのうちの２つのフレームに対応するタイミングチャートが示されている。タイミングｔ２１０からタイミングｔ２２０までの期間は、第ｍ番目のフレームＦＲＡＭＥｍに対応している。タイミングｔ２２０からタイミングｔ２３０までの期間は、第ｍ＋１番目のフレームＦＲＡＭＥｍ＋１に対応している。
【００２２】
まず、タイミングｔ２１０において、同期信号（同期パルス）ＶＤがＨｉｇｈレベルになると、タイミングジェネレータ１０２は、制御信号ＣＴＬをＨｉｇｈレベルにする。制御信号ＣＴＬは、全ての画素１１０の各々に備えられた制御部１１５に一斉に供給される。制御信号ＣＴＬがＨｉｇｈレベルになると、制御部１１５は、制御信号ＣＴＲＬをＨｉｇｈレベルにする。制御信号ＣＴＲＬがＨｉｇｈレベルになると、クエンチ素子１１２を構成するＭＯＳトランジスタがＯＮ状態となり、ＳＰＡＤ１１１に対してバイアス電圧Ｖｂｉａｓが印加される。タイミングジェネレータ１０２は、タイミングｔ２１０において、リセット信号（リセットパルス）ＲＥＳをもＨｉｇｈレベルにする。リセット信号ＲＥＳをＨｉｇｈレベルにすると、カウンタ１１４がリセット状態となる。こうして、全ての画素１１０に備えられたＳＰＡＤ１１１に対してバイアス電圧Ｖｂｉａｓが一斉に印加されるようになり、また、全ての画素１１０に備えられたカウンタ１１４が一斉にリセットされる。
【００２３】
タイミングｔ２１１において、ノードＰＬＳａの電圧がバイアス電圧Ｖｂｉａｓに達すると、ＳＰＡＤ１１１は、ガイガーモードで動作することが可能となる。
タイミングｔ２１２において、タイミングジェネレータ１０２は、リセット信号ＲＥＳをＬｏｗレベルにする。リセット信号ＲＥＳがＬｏｗレベルになると、カウンタ１１４のリセットが解除され、カウンタ１１４はインバータ１１３から出力されるパルス信号ＰＬＳのカウントを開始する。このように、カウンタ１１４は、クエンチ素子１１２を構成するＭＯＳトランジスタがＯＮ状態になってから所定時間が経過した後に、パルス信号ＰＬＳのカウントを開始する。クエンチ素子１１２を構成するＭＯＳトランジスタがＯＮ状態になってから所定時間が経過した後にパルス信号ＰＬＳのカウントを開始するのは、ＳＰＡＤ１１１がガイガーモードで安定して動作し得るようにするためのマージン期間を確保するためである。従って、タイミングｔ２１０からタイミングｔ２１２までの間においては、インバータ１１３からパルス信号ＰＬＳが出力されたとしても、カウンタ１１４は当該パルス信号ＰＬＳの数をカウントしない。
【００２４】
タイミングｔ２１２からタイミングｔ２１５までの期間が、第ｍ番目のフレームＦＲＡＭＥｍの光子検出期間であり、当該光子検出期間内に各々の画素１１０において検出された光子の数が第ｍ番目のフレームＦＲＡＭＥｍにおける画素信号値となる。ここでは、タイミングｔ２１３において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明する。
タイミングｔ２１３において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達すると、制御部１１５は制御信号ＣＴＲＬをＬｏｗレベルにする。制御信号ＣＴＲＬがＬｏｗレベルになると、クエンチ素子１１２を構成するＭＯＳトランジスタはＯＦＦ状態となる。
【００２５】
タイミングｔ２１４において、ノードＰＬＳａの電位が、ＳＰＡＤ１１１の降伏電圧Ｖｂｒ以下となる。ノードＰＬＳａの電位が、ＳＰＡＤ１１１の降伏電圧Ｖｂｒ以下になると、ＳＰＡＤ１１１の動作モードは非ガイガーモードとなる。非ガイガーモードにおいては、ＳＰＡＤ１１１に光子が入射しても、アバランシェ電流は生じない。カウンタ１１４は、カウント値として閾値Ｃｒｅｆを保持し続ける。
【００２６】
タイミングｔ２１５において、タイミングジェネレータ１０２は、転送信号ＷＲＴをＨｉｇｈレベルにする。転送信号ＷＲＴがＨｉｇｈレベルになると、転送スイッチ１１６がＯＮ状態となり、タイミングｔ２１５におけるカウンタ１１４のカウント値が、画素メモリ１１７に書き込まれる。カウンタ１１４のカウント値が閾値Ｃｒｅｆとなっているため、画素メモリ１１７には、閾値Ｃｒｅｆを示すデータが書き込まれる。
なお、ここでは、タイミングｔ２１５よりも前のタイミングｔ２１３において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明した。しかし、カウンタ１１４のカウント値が、タイミングｔ２１５においても閾値Ｃｒｅｆ未満である場合には、以下のようになる。即ち、かかる場合には、タイミングｔ２１５に至るまで、カウンタ１１４によるパルス信号ＰＬＳのカウントが継続される。そして、タイミングｔ２１５におけるカウンタ１１４のカウント値が、タイミングｔ２１５において画素メモリ１１７に書き込まれる。
【００２７】
タイミングｔ２２０からタイミングｔ２３０までの期間においては、第ｍ＋１番目のフレームＦＲＡＭＥｍ＋１の取得が行われるとともに、第ｍ番目のフレームＦＲＡＭＥｍの画素信号値の読み出しが行われる。第ｍ＋１番目のフレームＦＲＡＭＥｍ＋１の取得については、第ｍ番目のフレームＦＲＡＭＥｍの取得と同様である。ここでは、タイミングｔ２２５において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する。なお、ここでは、タイミングｔ２２６よりも前のタイミングｔ２２５において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明した。しかし、カウンタ１１４のカウント値が、タイミングｔ２２６においても閾値Ｃｒｅｆ未満である場合には、以下のようになる。即ち、かかる場合には、タイミングｔ２２６に至るまで、カウンタ１１４によるパルス信号ＰＬＳのカウントが継続される。そして、タイミングｔ２２６におけるカウンタ１１４のカウント値が、タイミングｔ２２６において画素メモリ１１７に書き込まれる。第ｍ番目のフレームＦＲＡＭＥｍの画素信号値の読み出しは、以下のようにして行われる。まず、タイミングｔ２２１において、垂直走査部１０１が、読み出し信号ＲＥＡＤ０をＨｉｇｈレベルにする。これにより、第０番目の行に位置する複数の画素１１０の各々の画素信号値が、信号線１０５を介して列メモリ部１０３に書き込まれる。この後、タイミングｔ２２２〜タイミングｔ２２３において、水平走査部１０４が、列メモリ部１０３に保持された各々の画素信号値を、出力線Ｏｕｔｐｕｔを介して画像処理部４０２（図４参照）に順次出力する。こうして、第０番目の行に位置する複数の画素１１０の各々の画素信号値の出力が行われる。この後、同様にして、第１番目の行に位置する複数の画素１１０の各々の画素信号値の出力が行われる。この後も同様にして画素信号値の出力が行われ、タイミングｔ２２４までに全ての画素信号値の出力の処理が完了する。こうして、第ｍ番目のフレームＦＲＡＭＥｍの画像データが画像処理部４０２に出力される。
【００２８】
このように、本実施形態では、タイミングｔ２１５よりも前のタイミングｔ２１３や、タイミングｔ２２６よりも前のタイミングｔ２２５において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した場合には、制御部１１５は以下のように動作する。即ち、制御部１１５は、クエンチ素子１１２を構成するＭＯＳトランジスタのゲートに供給する制御信号ＣＴＲＬをＬｏｗレベルとし、バイアス電圧ＶｂｉａｓがＳＰＡＤ１１１に供給されないようにし、ＳＰＡＤ１１１の動作モードを非ガイガーモードとする。このため、本実施形態によれば、多数の光子が画素１１０に入射した場合であっても、アバランシェ電流が大量に流れるのを防止することができ、消費電流の増大を防止することができる。
【００２９】
図３は、本実施形態による固体撮像素子を示す図である。図３（ａ）は、本実施形態による固体撮像素子を示す斜視図である。図３（ａ）に示すように、固体撮像素子１００は、２つの基板（半導体チップ）３０１，３０２を積層することによって構成されている。図３（ｂ）は、本実施形態による固体撮像素子１００に備えられている画素を示している。図３（ｂ）においては、固体撮像素子１００に備えられた複数の画素１１０のうちの１つの画素１１０が抜き出して示されている。
【００３０】
図３（ａ）に示すように、固体撮像素子１００は、不図示の光学系（撮像光学系）によって形成される光学像を受光する基板（上部基板）３０１と、主としてデジタル系の回路を備える基板（下部基板）３０２とから構成されている。図３（ｂ）に示すように、画素１１０は、センサ部（受光部、画素部）３０３と計数部３０４とによって構成されている。画素１１０のうちのセンサ部３０３が基板３０１に形成されている。画素１１０のうちの計数部３０４が基板３０２に形成されている。複数のセンサ部３０３が、基板３０１に行列状に配列されている。複数の計数部３０４が、基板３０２に行列状に配列されている。複数のセンサ部３０３の各々と、これらのセンサ部３０３に対応する複数の計数部３０４の各々とが、互いに電気的に接続されている。こうして、複数の画素１１０がマトリクス状に配されている。センサ部３０３には、ＳＰＡＤ１１１と、クエンチ素子１１２と、インバータ１１３とが備えられている。センサ部３０３にインバータ１１３が備えられているため、波形整形されたパルス信号ＰＬＳがセンサ部３０３から計数部３０４に伝送される。従って、センサ部３０３から計数部３０４への伝送は比較的ロバストである。計数部３０４には、カウンタ１１４と、制御部１１５と、転送スイッチ１１６と、画素メモリ１１７と、読み出しスイッチ１１８とが備えられている。垂直走査部１０１と、タイミングジェネレータ１０２と、列メモリ部１０３と、水平走査部１０４とは、基板３０１の周辺回路部３０５又は基板３０２の周辺回路部３０６とのうちのいずれかに備えられている。ここでは、垂直走査部１０１と、タイミングジェネレータ１０２と、列メモリ部１０３と、水平走査部１０４とが、基板３０２の周辺回路部３０６に配置されている場合を例に説明する。
【００３１】
このように、本実施形態では、センサ部３０３が基板３０１に形成されており、計数部３０４が基板３０２に形成されている。回路規模が大きい計数部３０４が、センサ部３０３が備えられている基板３０１とは別個の基板３０２に備えられているため、センサ部３０３の面積を十分に確保することができる。このため、センサ部３０３の開口面積を十分に確保することができる。
【００３２】
なお、固体撮像素子１００の構造は、上記に限定されるものではない。目的や用途に応じて固体撮像素子１００の構造を適宜変更し得る。例えば、３つ以上の基板を積層することにより固体撮像素子１００を構成してもよいし、１つの基板によって固体撮像素子１００を構成してもよい。複数の基板（半導体チップ）の各々は、異なるプロセスルールに従って製造するようにしてもよい。また、信号処理を行うための別の回路や、フレームメモリ等を、基板３０２に設けるようにしてもよい。例えば、ノイズ低減処理を施す信号処理回路や、撮像された被写体の検出等を行う検出回路等を、基板３０２に設けるようにしてもよい。
【００３３】
図４は、本実施形態による撮像装置を示すブロック図である。光学系（撮像光学系）４０１には、フォーカスレンズ、ズームレンズ、及び、絞り等が備えられている。光学系４０１は、被写体の光学像を形成し、形成した光学像を固体撮像素子１００の撮像面に入射する。固体撮像素子１００は、光学系４０１によって形成される光学像を上記のようにして撮像する。固体撮像素子１００は、画素信号値を複数の画素１１０の各々から順次読み出し、読み出した画素信号値を画像処理部４０２に順次出力する。
【００３４】
画像処理部４０２は、固体撮像素子１００から出力される画素信号値に対して所定の処理を順次行い、画像、即ち、画像データを生成する。かかる画像は、静止画像であってもよいし、動画像を構成するフレームであってもよい。画像処理部４０２は、画像を生成する過程において、信号の並べ替え、欠陥画素の補正、ノイズリダクション、色変換、ホワイトバランス補正、ガンマ補正、解像度変換、データ圧縮等を更に行うこともできる。
【００３５】
メモリ４０３は、画像処理部４０２が演算処理等を行う際に用いられる。メモリ４０３としては、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やフラッシュメモリ等を用い得る。メモリ４０３は、連続撮影の際には、バッファメモリとしても用い得る。処理部（全体制御・演算部）４０４は、本実施形態による撮像装置４００の全体の制御を司る。処理部４０４には、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等が備えられている。また、処理部４０４は、画像処理部４０２によって処理された画像信号を、記録部４０７や表示部４０６に出力する。操作部４０５は、ボタン、スイッチ、電子ダイヤル等の操作部材によって構成される。ユーザ等が操作部４０５を操作すると、操作内容に応じた信号が操作部４０５から処理部４０４に供給される。表示部４０６は、処理部４０４から供給される画像を表示する。記録部（記録制御部）４０７には、不図示の記録媒体が装着される。かかる記録媒体としては、例えば、メモリカード等が用いられる。なお、記録媒体として、ハードディスク等が用いられてもよい。光学系駆動部４０８は、光学系４０１に備えられたフォーカスレンズ、ズームレンズ、絞り等の制御を行う。なお、外部装置と通信するための有線又は無線による通信インターフェースを、撮像装置４００が更に備えるようにしてもよい。この場合、撮像装置４００は、当該通信インターフェースを介して、生成した画像等を外部装置等に送信したり、外部装置から制御信号等を受信したりすることが可能となる。また、被写体に光を投射する光源装置を、撮像装置４００が更に備えるようにしてもよい。この場合、当該光源装置は、例えば、同期信号ＶＤ等に同期してパルス状に光を発することができる。また、当該光源装置は、常時発光を行うことも可能である。当該光源装置によって被写体に光を照射し得るため、被写体をより確実に認識することが可能となる。
【００３６】
このように、本実施形態では、カウンタ１１４のカウント値が閾値未満である場合には、当該画素１１０に備えられたＳＰＡＤ１１１はガイガーモードで動作する。一方、カウンタ１１４のカウント値が閾値に達した場合には、当該画素１１０に備えられたＳＰＡＤ１１１はガイガーモードとは異なる動作モードである非ガイガーモードで動作する。このため、本実施形態によれば、多数の光子が画素１１０に入射した場合であっても、当該画素１１０におけるアバランシェ電流を抑制することができる。このため、本実施形態によれば、消費電力の抑制を図ることができる。
【００３７】
［第２実施形態］
第２実施形態による固体撮像素子、撮像装置及び撮像方法について図５を用いて説明する。図１乃至図４に示す第１実施形態による固体撮像素子等と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にする。
本実施形態による固体撮像素子５００は、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した場合に、当該画素に備えられたＳＰＡＤ１１１に印加するバイアス電圧を低くするものである。
【００３８】
図５は、本実施形態による固体撮像素子を示す図である。図５に示すように、本実施形態による固体撮像素子５００は、垂直走査部１０１と、タイミングジェネレータ１０２と、列メモリ部１０３と、水平走査部１０４と、行列状に配された複数の画素５１０とを備えている。なお、ここでは、説明の簡略化のため、４つの画素５１０ａ、５１０ｂ、５１０ｃ、５１０ｄが図示されているが、実際には多数の画素５１０が固体撮像素子５００に備えられている。また、画素一般について説明する際には、符号５１０を用い、具体的な個々の画素について説明する際には、符号５１０ａ〜５１０ｄを用いることとする。
【００３９】
画素５１０は、ＳＰＡＤ１１１と、クエンチ素子５１２と、インバータ１１３と、カウンタ１１４と、制御部５１５と、転送スイッチ１１６と、画素メモリ１１７と、読み出しスイッチ１１８と、切り替えスイッチ５１９とを備えている。ＳＰＡＤ１１１と、クエンチ素子５１２と、インバータ１１３とは、基板３０１に配されたセンサ部３０３に備えられている。カウンタ１１４と、制御部５１５と、転送スイッチ１１６と、画素メモリ１１７と、読み出しスイッチ１１８と、切り替えスイッチ５１９とは、基板３０２に配された計数部３０４に備えられている。
【００４０】
クエンチ素子５１２は、第１実施形態において上述したクエンチ素子１１２と同様に、ＳＰＡＤ１１１のアバランシェ増倍を停止させるための抵抗素子である。ＭＯＳトランジスタの抵抗成分を利用してクエンチ素子５１２が構成されている。クエンチ素子５１２を構成するＭＯＳトランジスタのゲート端子には、所定の電圧Ｖｇが印加されるようになっており、クエンチ素子５１２はＯＮ状態となっている。クエンチ素子５１２を構成するＭＯＳトランジスタのドレイン端子は、切り替えスイッチ（電源切り替えスイッチ）５１９に接続されている。
【００４１】
制御部５１５は、カウンタ１１４のカウント値に基づいて、切り替えスイッチ５１９に制御信号ＣＴＲＬ２を供給する。切り替えスイッチ５１９は、制御部５１５から供給される制御信号ＣＴＲＬ２によって切り替えられる。切り替えスイッチ５１９は、クエンチ素子５１２を構成するＭＯＳトランジスタのドレイン端子の接続先を、制御信号ＣＴＲＬ２に基づいて、バイアス電圧Ｖｂｉａｓと電圧Ｖｒｅｓとのうちのいずれかに設定する。バイアス電圧Ｖｂｉａｓは、上述したように、ＳＰＡＤ１１１の降伏電圧Ｖｂｒより大きい電圧であり、例えば＋２０Ｖである。一方、電圧Ｖｒｅｓは、降伏電圧Ｖｂｒより小さい電圧であり、例えば＋５Ｖである。制御部５１５は、カウンタ１１４のカウント値が閾値Ｃｒｅｆ未満である場合には、制御信号ＣＴＲＬ２を例えばＨｉｇｈレベルとする。一方、制御部５１５は、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した場合には、制御信号ＣＴＲＬ２を例えばＬｏｗレベルとする。制御信号ＣＴＲＬ２がＨｉｇｈレベルである場合、クエンチ素子５１２を構成するＭＯＳトランジスタのドレイン端子には、バイアス電圧Ｖｂｉａｓが印加される。また、制御信号ＣＴＲＬ２がＨｉｇｈレベルからＬｏｗレベルに変化すると、クエンチ素子５１２を構成するＭＯＳトランジスタのドレイン端子に電圧Ｖｒｅｓが印加されるようになる。このように、制御部５１５は、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達すると、制御信号ＣＴＲＬ２をＨｉｇｈレベルからＬｏｗレベルに変化させ、切り替えスイッチ５１９を切り替える。これにより、クエンチ素子５１２を介してＳＰＡＤ１１１に印加される電圧が、バイアス電圧Ｖｂｉａｓから電圧Ｖｒｅｓに切り替わる。上述したように、バイアス電圧Ｖｂｉａｓは、ＳＰＡＤ１１１の降伏電圧Ｖｂｒより大きく、電圧Ｖｒｅｓは、ＳＰＡＤ１１１の降伏電圧Ｖｂｒより小さい。従って、ＳＰＡＤ１１１の動作モードが、ガイガーモードから非ガイガーモードに切り替わる。制御部５１５は、画素５１０毎に備えられている。従って、ＳＰＡＤ１１１の動作モードは、画素５１０毎に切り替えられる。カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した以降において、当該画素５１０にアバランシェ電流が流れなくなるため、本実施形態においても、消費電力の抑制を図ることができる。
【００４２】
本実施形態では、ＳＰＡＤ１１１の動作モードをガイガーモードから非ガイガーモードに切り替えた以降においても、クエンチ素子５１２を構成するＭＯＳトランジスタはＯＮ状態のままである。このため、本実施形態では、ＳＰＡＤ１１１が非ガイガーモードで動作する際に生じる不要な電荷を、電圧Ｖｒｅｓを供給する電源に、クエンチ素子５１２を介して放電し得る。かかる不要な電荷を放電し得ない場合には、ＳＰＡＤ１１１から溢れた電荷が当該ＳＰＡＤ１１１の周辺に位置する画素５１０に達し、ノイズの要因となる虞があるが、本実施形態では、かかる不要な電荷を放電し得るため、ノイズの低減に寄与し得る。
【００４３】
なお、ここでは、電圧Ｖｒｅｓを、ＳＰＡＤ１１１の降伏電圧Ｖｂｒより小さい電圧である例えば＋５Ｖとする場合を例に説明したが、電圧Ｖｒｅｓは、これに限定されるものではない。例えば、電圧Ｖｒｅｓを、接地電圧（グラウンド、０Ｖ）としてもよい。この場合には、固体撮像素子５００を駆動するために必要な電源電圧の種類を削減することができる。
【００４４】
このように、本実施形態では、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した場合には、当該画素５１０に備えられたＳＰＡＤ１１１に印加されるバイアス電圧の大きさが、ＳＰＡＤ１１１の降伏電圧以下となる。このため、当該画素５１０に備えられたＳＰＡＤ１１１の動作モードが非ガイガーモードとなり、当該画素５１０にアバランシェ電流が流れなくなる。このため、本実施形態においても、消費電力の増大を防止することができる。しかも、本実施形態によれば、非ガイガーモードで動作する際に生ずる不要な電荷を、ＳＰＡＤ１１１の降伏電圧以下の電圧を供給する電源に放電し得るため、不要な電荷が溢れて他の画素５１０に達するのを防止することができ、ノイズの低減に寄与し得る。
【００４５】
［第３実施形態］
第３実施形態による固体撮像素子、撮像装置及び駆動方法について図６を用いて説明する。図１乃至図５に示す第１実施形態による固体撮像素子等と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にする。
【００４６】
本実施形態による固体撮像素子の構成は、第１実施形態による固体撮像素子１００の構成又は第２実施形態による固体撮像素子５００の構成と同様とすることができる。ここでは、本実施形態による固体撮像素子の構成が、第１実施形態による固体撮像素子１００と同様である場合を例として説明する。但し、本実施形態では、後述するように、制御部１１５の動作が第１実施形態や第２実施形態における制御部１１５、５１５の動作と相違している。
【００４７】
図６は、本実施形態による固体撮像素子の動作を示すタイミングチャートである。ここでは、複数の画素１１０のうちの画素１１０ａの動作に着目して説明する。図６には、動画像を構成する複数のフレームのうちの２つのフレームに対応するタイミングチャートが示されている。タイミングｔ６１０からタイミングｔ６２０までの期間は、第ｍ番目のフレームＦＲＡＭＥｍに対応している。タイミングｔ６２０からタイミングｔ６３０までの期間は、第ｍ＋１番目のフレームＦＲＡＭＥｍ＋１に対応している。
【００４８】
まず、タイミングｔ６１０において、同期信号ＶＤがＨｉｇｈレベルになると、タイミングジェネレータ１０２は、制御信号ＣＴＬをＨｉｇｈレベルにする。制御信号ＣＴＬは、全ての画素１１０の各々に備えられた制御部１１５に一斉に供給される。制御信号ＣＴＬがＨｉｇｈレベルになると、制御部１１５は、制御信号ＣＴＲＬをＨｉｇｈレベルにする。制御信号ＣＴＲＬがＨｉｇｈレベルになると、クエンチ素子１１２を構成するＭＯＳトランジスタがＯＮ状態となり、ＳＰＡＤ１１１に対してバイアス電圧Ｖｂｉａｓが印加される。タイミングジェネレータ１０２は、タイミングｔ６１０において、リセット信号ＲＥＳをもＨｉｇｈレベルにする。リセット信号ＲＥＳをＨｉｇｈレベルにすると、カウンタ１１４がリセット状態となる。
【００４９】
タイミングｔ６１１において、ノードＰＬＳａの電圧がバイアス電圧Ｖｂｉａｓに達すると、ＳＰＡＤ１１１は、ガイガーモードで動作することが可能となる。
タイミングｔ６１２において、タイミングジェネレータ１０２は、リセット信号ＲＥＳをＬｏｗレベルにする。リセット信号ＲＥＳがＬｏｗレベルになると、カウンタ１１４のリセットが解除され、カウンタ１１４はインバータ１１３から出力されるパルス信号ＰＬＳのカウントを開始する。
タイミングｔ６１２からタイミングｔ６１８までの期間が、第ｍ番目のフレームＦＲＡＭＥｍの光子検出期間であり、当該光子検出期間内に各々の画素１１０において検出された光子の数が、第ｍ番目のフレームＦＲＡＭＥｍにおける画素信号値となる。
【００５０】
制御部１１５では、カウンタ１１４のカウント値が閾値（参照信号）Ｃｒｅｆ未満である場合には、制御信号ＣＴＲＬをＨｉｇｈレベルに維持する。制御部１１５は、時間の経過に伴って、閾値Ｃｒｅｆを徐々に増加させる。制御部１１５は、第１のタイミングから第２のタイミングまでの期間においては、閾値Ｃｒｅｆを第１の値に設定する。これにより、タイミングｔ６１０からタイミングｔ６１３までの期間においては、閾値ＣｒｅｆはＣｒｅｆ０に設定される。制御部１１５は、第２のタイミングから第３のタイミングまでの期間においては、閾値Ｃｒｅｆを第１の値より大きい第２の値に設定する。これにより、タイミングｔ６１３からタイミングｔ６１４までの期間においては、閾値ＣｒｅｆがＣｒｅｆ０よりも大きいＣｒｅｆ１に設定される。制御部１１５は、第３のタイミングから第４のタイミングまでの期間においては、閾値Ｃｒｅｆを第２の値より大きい第３の値に設定する。これにより、タイミングｔ６１４からタイミングｔ６１５までの期間においては、閾値ＣｒｅｆはＣｒｅｆ１よりも大きいＣｒｅｆ２に設定される。制御部１１５は、第４のタイミングから第５のタイミングまでの期間においては、閾値Ｃｒｅｆを第３の値より大きい第４の値に設定する。これにより、タイミングｔ６１５からタイミングｔ６２０までの期間においては、閾値ＣｒｅｆはＣｒｅｆ２よりも大きいＣｒｅｆ３に設定される。このように、制御部１１５は、時間の経過に伴って閾値Ｃｒｅｆの値を徐々に増加させる。制御部１１５は、制御部１１５に備えられたタイマ（図示せず）によって時間の経過を検出することができる。なお、制御部１１５にタイマを備えるのではなく、閾値Ｃｒｅｆを増加させるための信号が、タイミングジェネレータ１０２から制御部１１５に供給されるようにしてもよい。カウンタ１１４のカウント値が光子検出期間内において最終的にＣｒｅｆ３に達することが十分に見込まれるように、Ｃｒｅｆ０、Ｃｒｅｆ１、Ｃｒｅｆ２の具体的な値と、閾値Ｃｒｅｆをこれらの値に設定するタイミングとが、それぞれ設定されている。カウンタ１１４のビット幅が例えば１６である場合、Ｃｒｅｆ３を例えば０ｘＦＦＦＦ（１０進数で６５５３５）とする。なお、Ｃｒｅｆ３は、０ｘＦＦＦＦに限定されるものではない。本実施形態による固体撮像素子が備えられる撮像装置において必要とされる信号レンジの最大値をＣｒｅｆ３とするようにしてもよい。ここでは、タイミングｔ６１６において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明する。タイミングｔ６１６における閾値Ｃｒｅｆは、Ｃｒｅｆ３である。
【００５１】
タイミングｔ６１６において、カウンタ１１４のカウント値が、閾値Ｃｒｅｆに達すると、制御部１１５は、制御信号ＣＴＲＬをＬｏｗレベルにする。制御信号ＣＴＲＬがＬｏｗレベルになると、クエンチ素子１１２を構成するＭＯＳトランジスタはＯＦＦ状態となる。
【００５２】
タイミングｔ６１７において、ノードＰＬＳａの電位が、ＳＰＡＤ１１１の降伏電圧Ｖｂｒ以下となる。ノードＰＬＳａの電位が、ＳＰＡＤ１１１の降伏電圧Ｖｂｒ以下になると、ＳＰＡＤ１１１の動作モードは非ガイガーモードとなる。非ガイガーモードにおいては、ＳＰＡＤ１１１に光子が入射しても、アバランシェ電流は生じない。カウンタ１１４は、カウント値としてＣｒｅｆ３を保持し続ける。
【００５３】
タイミングｔ６１８において、タイミングジェネレータ１０２は、転送信号ＷＲＴをＨｉｇｈレベルにする。転送信号ＷＲＴがＨｉｇｈレベルになると、転送スイッチ１１６がＯＮ状態となり、タイミングｔ６１８におけるカウンタ１１４のカウント値が、画素メモリ１１７に書き込まれる。カウンタ１１４のカウント値がＣｒｅｆ３となっているため、画素メモリ１１７には、Ｃｒｅｆ３を示すデータが書き込まれる。
【００５４】
なお、ここでは、タイミングｔ６１８よりも前のタイミングｔ６１６において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明した。しかし、カウンタ１１４のカウント値が、タイミングｔ６１８においても閾値Ｃｒｅｆ未満である場合には、以下のようになる。即ち、かかる場合には、タイミングｔ６１８に至るまで、カウンタ１１４によるパルス信号ＰＬＳのカウントが継続される。そして、タイミングｔ６１８におけるカウンタ１１４のカウント値が、タイミングｔ６１８において画素メモリ１１７に書き込まれる。
【００５５】
タイミングｔ６２０からタイミングｔ６３０までの期間においては、第ｍ＋１番目のフレームＦＲＡＭＥｍ＋１の取得が行われるとともに、第ｍ番目のフレームＦＲＡＭＥｍの画素信号値の読み出しが行われる。ここでは、タイミングｔ６２２において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明する。第ｍ番目のフレームＦＲＡＭＥｍの画素信号値の読み出しについては、第１実施形態と同様であるため、説明を省略する。
タイミングｔ６２０からタイミングｔ６２１までの期間においては、制御部１１５は、閾値Ｃｒｅｆの値をＣｒｅｆ０に設定する。ここでは、タイミングｔ６２１よりも前の段階において、カウンタ１１４のカウンタ値がＣｒｅｆ０に達しない場合を例に説明する。
【００５６】
タイミングｔ６２１において、制御部１１５は、閾値ＣｒｅｆをＣｒｅｆ０からＣｒｅｆ１に変化させる。ここでは、Ｃｒｅｆ１からＣｒｅｆ２に閾値Ｃｒｅｆが切り替えられるタイミングｔ６２３よりも前のタイミングｔ６２２において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明する。
【００５７】
タイミングｔ６２２において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達すると、制御部１１５は、以下のように動作する。即ち、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した場合には、制御部１１５は、制御信号ＣＴＲＬをＬｏｗレベルにし、クエンチ素子１１２を構成するＭＯＳトランジスタをＯＦＦ状態にする。また、制御部１１５は、当該カウンタ１１４のカウント値をＣｒｅｆ３に設定する。カウンタ１１４は、制御部１１５によって設定されたＣｒｅｆ３をカウント値として維持する。そして、タイミングｔ６２４において、カウンタ１１４のカウント値、即ち、Ｃｒｅｆ３が画素メモリ１１７に書き込まれる。
【００５８】
このように、本実施形態によれば、経過時間に応じて閾値Ｃｒｅｆを徐々に増加させるため、多数の光子が入射する画素１１０においては、比較的早い段階でカウンタ１１４のカウンタ値が閾値Ｃｒｅｆに達し、アバランシェ電流が流れなくなる。このため、本実施形態によれば、消費電力の更なる抑制を図ることができる。
【００５９】
［第４実施形態］
第４実施形態による固体撮像素子、撮像装置及び撮像方法について図７を用いて説明する。図１乃至図６に示す第１乃至第３実施形態による固体撮像素子等と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にする。
【００６０】
本実施形態による固体撮像素子の構成は、第２実施形態による固体撮像素子５００の構成と同様とすることができる。ここでは、本実施形態による固体撮像素子の構成が、第２実施形態による固体撮像素子５００（図５参照）と同様である場合を例として説明する。但し、本実施形態では、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した場合に、当該画素に備えられたＳＰＡＤ１１１に印加する電圧Ｖｒｅｓの大きさを、ＳＰＡＤ１１１の降伏電圧Ｖｂｒより少し小さい電圧にするものである。ＳＰＡＤ１１１の降伏電圧Ｖｂｒは例えば＋１９Ｖとし、バイアス電圧Ｖｂｉａｓは例えば＋２０Ｖとして、電圧Ｖｒｅｓは例えば＋１８Ｖとすることができるが、これらに限定されるものではない。
【００６１】
図７は、本実施形態による固体撮像素子の動作を示すタイミングチャートである。ここでは、複数の画素１１０のうちの画素１１０ａの動作に着目して説明する。図７には、動画像を構成する複数のフレームのうちの２つのフレームに対応するタイミングチャートが示されている。タイミングｔ７１０からタイミングｔ７２０までの期間は、第ｍ番目のフレームＦＲＡＭＥｍに対応している。タイミングｔ７２０からタイミングｔ７３０までの期間は、第ｍ＋１番目のフレームＦＲＡＭＥｍ＋１に対応している。
【００６２】
まず、タイミングｔ７１０において、同期信号（同期パルス）ＶＤがＨｉｇｈレベルになると、制御部５１５は、制御信号ＣＴＲＬ２をＨｉｇｈレベルにする。制御信号ＣＴＲＬ２がＨｉｇｈレベルになると、クエンチ素子５１２を構成するＭＯＳトランジスタのドレイン端子には、バイアス電圧Ｖｂｉａｓが印加される。バイアス電圧Ｖｂｉａｓは、上述したように、例えば＋２０Ｖである。
【００６３】
タイミングｔ７１１において、ノードＰＬＳａの電圧がバイアス電圧Ｖｂｉａｓに達すると、ＳＰＡＤ１１１は、ガイガーモードで動作することが可能となる。
タイミングｔ７１２において、タイミングジェネレータ１０２は、リセット信号ＲＥＳをＬｏｗレベルにする。リセット信号ＲＥＳがＬｏｗレベルになると、カウンタ１１４のリセットが解除され、カウンタ１１４はインバータ１１３から出力されるパルス信号ＰＬＳのカウントを開始する。
【００６４】
タイミングｔ７１２からタイミングｔ７１５までの期間が、第ｍ番目のフレームＦＲＡＭＥｍの光子検出期間であり、当該光子検出期間内に各々の画素１１０において検出された光子の数が第ｍ番目のフレームＦＲＡＭＥｍにおける画素信号値となる。ここでは、タイミングｔ７１３において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明する。
【００６５】
タイミングｔ７１３において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達すると、制御部５１５は、制御信号ＣＴＲＬ２をＬｏｗレベルにする。制御信号ＣＴＲＬ２がＬｏｗレベルになると、クエンチ素子１１２を構成するＭＯＳトランジスタのドレインには、電圧Ｖｒｅｓが印加される。電圧Ｖｒｅｓは、上述したように、例えば＋１８Ｖである。
【００６６】
タイミングｔ７１４において、ノードＰＬＳａの電位が、ＳＰＡＤ１１１の降伏電圧Ｖｂｒ以下となると、ＳＰＡＤ１１１の動作モードは非ガイガーモードとなる。非ガイガーモードにおいては、ＳＰＡＤ１１１に光子が入射しても、アバランシェ電流は生じない。カウンタ１１４は、カウント値として閾値Ｃｒｅｆを保持し続ける。
【００６７】
タイミングｔ７１５において、タイミングジェネレータ１０２は、転送信号ＷＲＴをＨｉｇｈレベルにする。転送信号ＷＲＴがＨｉｇｈレベルになると、転送スイッチ１１６がＯＮ状態となり、タイミングｔ７１５におけるカウンタ１１４のカウント値が、画素メモリ１１７に書き込まれる。カウンタ１１４のカウント値が閾値Ｃｒｅｆとなっているため、画素メモリ１１７には、閾値Ｃｒｅｆを示すデータが書き込まれる。
【００６８】
なお、ここでは、タイミングｔ７１５よりも前のタイミングｔ７１３において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達する場合を例に説明した。しかし、カウンタ１１４のカウント値が、タイミングｔ７１５においても閾値Ｃｒｅｆ未満である場合には、以下のようになる。即ち、かかる場合には、タイミングｔ７１５に至るまで、カウンタ１１４によるパルス信号ＰＬＳのカウントが継続される。そして、タイミングｔ７１５におけるカウンタ１１４のカウント値が、タイミングｔ７１５において画素メモリ１１７に書き込まれる。
【００６９】
タイミングｔ７２０からタイミングｔ７３０までの期間においては、第ｍ＋１番目のフレームＦＲＡＭＥｍ＋１の取得が行われるとともに、第ｍ番目のフレームＦＲＡＭＥｍの画素信号値の読み出しが行われる。第ｍ＋１番目のフレームＦＲＡＭＥｍ＋１の取得については、第ｍ番目のフレームＦＲＡＭＥｍの取得と同様であるため、説明を省略する。
【００７０】
このように、本実施形態では、タイミングｔ７１５よりも前のタイミングｔ７１３において、カウンタ１１４のカウント値が閾値Ｃｒｅｆに達した場合には、制御部１１５は制御信号ＣＴＲＬ２をＬｏｗレベルにする。制御信号ＣＴＲＬ２がＬｏｗレベルになると、クエンチ素子１１２を構成するＭＯＳトランジスタのドレインには、電圧Ｖｒｅｓが印加される。電圧Ｖｒｅｓは、上述したように、ＳＰＡＤ１１１の降伏電圧Ｖｂｒより小さい電圧である。このため、ＳＰＡＤ１１１の動作モードは、非ガイガーモードとなる。このため、多数の光子が画素１１０に入射した場合であっても、アバランシェ電流が大量に流れるのを防止することができ、本実施形態においても、消費電流の増大を防止することができる。
【００７１】
更に、本実施形態では、ＳＰＡＤ１１１を非ガイガーモードにする際に印加される電圧Ｖｒｅｓを降伏電圧Ｖｂｒより少し小さい電圧Ｖｒｅｓとする。このため、本実施形態によれば、非ガイガーモードからガイガーモードへの切り替えに要する時間が短縮される。即ち、本実施形態では、ノードＰＬＳａの電位がタイミングｔ７１０において比較的高い電圧Ｖｒｅｓに保持されている。このため、本実施形態によれば、ノードＰＬＳａの電圧がバイアス電圧Ｖｂｉａｓに達するまでの期間、即ち、タイミングｔ７１０からタイミングｔ７１１までの期間を短縮することができる。
【００７２】
このように、本実施形態によれば、ＳＰＡＤ１１１がガイガーモードで安定して動作し得るようにするための期間、即ち、タイミングｔ７１０からタイミングｔ７１２までの期間を短縮することが可能となる。
【００７３】
［変形実施形態］
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。
例えば、上記実施形態では、複数の画素の各々にカウンタ１１４，制御部１１５，画素メモリ１１７等が備えられている場合を例に説明したが、これに限定されるものではない。例えば、互いに隣接する画素において、これらが共有されるようにしてもよい。
また、上記実施形態では、カウンタ１１４のカウント値が閾値に達した場合に、ＳＰＡＤ１１１にアバランシェ電流が流れなくなるように制御を行う場合を例に説明したが、これに限定されるものではない。カウンタ１１４のカウント値が閾値に達した場合に、ＳＰＡＤ１１１に流れる電流を制限するようにしてもよい。例えば、電流を制限するための素子をＳＰＡＤ１１１のアノード側又はカソード側に配し、カウンタ１１４のカウント値が閾値に達した際に、当該素子によって電流の制限を行うようにしてもよい。
【００７４】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００７５】
１００…固体撮像素子
１０２…タイミングジェネレータ
１１０…画素
１１１…ＳＰＡＤ
１１２…クエンチ素子
１１３…インバータ
１１４…カウンタ
１１５…制御部
１１６…転送スイッチ
１１７…画素メモリ部
１１８…読み出しスイッチ
【図１】
2019009768.tif 000003
【図２】
2019009768.tif 000004
【図３】
2019009768.tif 000005
【図４】
2019009768.tif 000006
【図５】
2019009768.tif 000007
【図６】
2019009768.tif 000008
【図７】
2019009768.tif 000009