(57)【要約】【課題】半導体素子が並列に接続された半導体装置において、電流アンバランスを抑制する技術を提供する。【解決手段】本明細書が開示する半導体装置は、並列に接続された複数の半導体素子１２ａ、１２ｂと、その複数の半導体素子１２ａ、１２ｂにそれぞれ直列に接続されているとともに、各々が負の温度特性を有する複数の抵抗素子１４ａ、１４ｂと、複数の抵抗素子１４ａ、１４ｂを互いに熱的に接続するとともに、複数の抵抗素子１４ａ、１４ｂから電気的に絶縁されている伝熱部材１６とを備えている。【選択図】図１
2019009841.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続された複数の半導体素子と、
前記複数の半導体素子にそれぞれ直列に接続されているとともに、各々が負の温度特性を有する複数の抵抗素子と、
前記複数の抵抗素子を互いに熱的に接続するとともに、前記複数の抵抗素子から電気的に絶縁されている伝熱部材と、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、電力供給回路に用いられる半導体装置に関する。
【背景技術】
【０００２】
インバータ回路といった電力供給回路に利用される半導体素子は、流れる電流の大きさに応じて発熱し、その温度上昇が限界を超えると破損してしまう恐れがある。そこで、特許文献１には、二つの半導体素子を並列に接続することで、各々の半導体素子に流れる電流を抑制するインバータ装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０７５２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の半導体素子を並列に接続したときに、各素子の有する抵抗成分（例えば、スイッチング素子のオン抵抗）が互いに相違していると、抵抗成分が小さい素子へ電流が集中して電流のアンバランス生じてしまう。そのため、各素子の抵抗成分を事前に測定し、同程度の抵抗成分を有する素子を並列に接続することで、素子間の電流アンバランスを抑制する手法などが用いられてきた。
【０００５】
しかしながら、このような手法を用いる場合、工程数の増加や、抵抗成分に応じた半導体素子の仕分け工程におけるミスといった問題が生じてしまう。本明細書では、電力供給回路に採用可能な半導体装置に関し、並列に接続された複数の半導体素子において電流アンバランスを抑制する技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、並列に接続された複数の半導体素子と、その複数の半導体素子にそれぞれ直列に接続されているとともに、各々が負の温度特性を有する複数の抵抗素子と、複数の抵抗素子を互いに熱的に接続するとともに、複数の抵抗素子から電気的に絶縁されている伝熱部材とを備えている。
【０００７】
上記した構成では、各々の半導体素子に抵抗素子が直接に接続されており、これによって、複数の半導体素子に存在する抵抗成分のばらつきが緩和される。加えて、複数の抵抗素子は、それぞれが負の温度特性を有するとともに、互いに熱的に接続されている。このような構成によると、流れる電流が大きな半導体素子（即ち、抵抗成分の小さい半導体素子）に接続された抵抗素子から、流れる電流が小さな半導体素子（即ち、抵抗成分の大きい半導体素子）に接続された抵抗素子へと、伝熱部材を介して熱が受け渡される。これにより、流れる電流が小さな半導体素子に接続された抵抗素子の抵抗値が下がり、流れる電流が大きな半導体素子に接続された抵抗素子の抵抗値が上がることで、各素子に流れる電流アンバランスは抑制される。
【０００８】
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
【図面の簡単な説明】
【０００９】
【図１】半導体装置１０の回路構造を示す。
【図２】抵抗ユニット１８の構成を模式的に示す。
【図３】抵抗素子１４ａ、１４ｂの負の温度特性の一例を示すグラフである。
【図４】半導体素子の電流とオン電圧の関係の一例を示すグラフである。
【図５】半導体装置１０のシミュレーションの理解を助けるための図である。
【図６】半導体装置１０のシミュレーション結果を示す表である。
【図７】半導体装置１００の構造を模式的に示す。
【図８】半導体装置１００の回路構造を示す。
【発明を実施するための形態】
【００１０】
図面を参照して、実施例１の半導体装置１０について説明する。半導体装置１０は、ＤＣ／ＤＣコンバータ回路やインバータ回路といった電力供給回路において、電流の供給／遮断を制御するスイッチング回路として用いることができる。図１は、半導体装置１０の回路構造を示す。図１に示すように、半導体装置１０は、複数の半導体素子１２ａ、１２ｂと、抵抗ユニット１８とを備える。
【００１１】
複数の半導体素子１２ａ、１２ｂは、互いに並列に接続されている。各々の半導体素子１２ａ、１２ｂは、パワー半導体素子である。ここでいうパワー半導体素子には、例えば、ダイオード、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、及びＩＧＢＴ（Insulated Gate Bipolar Transistor）又はその他のスイッチング素子が含まれる。また、半導体素子１２ａ、１２ｂに用いられる半導体材料についても特に限定されず、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、又は、窒化ガリウム（ＧａＮ）といった窒化物半導体であってよい。
【００１２】
図２、３を参照して、抵抗ユニット１８について説明する。図２は、抵抗ユニット１８の構成を模式的に示す。抵抗ユニット１８は、複数の抵抗素子１４ａ、１４ｂと、伝熱部材１６とを有する。複数の抵抗素子１４ａ、１４ｂは、複数の半導体素子１２ａ、１２ｂにそれぞれ直列に接続されている。即ち、複数の半導体素子１２ａ、１２ｂの各々に、複数の抵抗素子１４ａ、１４ｂのうちの一つが直列に接続されている。各々の抵抗素子１４ａ、１４ｂは、負の温度特性を有する。図３は、抵抗素子１４ａ、１４ｂが有する負の温度特性の一例を示す。図３に示すように、抵抗素子１４ａ、１４ｂの温度が高くなるほど、抵抗素子１４ａ、１４ｂの抵抗値は減少する。
【００１３】
伝熱部材１６は、各々の抵抗素子１４ａ、１４ｂから電気的に絶縁されているとともに、複数の抵抗素子１４ａ、１４ｂを熱的に接続している。本実施例では、複数の抵抗素子１４ａ、１４ｂが、伝熱部材１６内に配置されており、単一の伝熱部材１６によって一体的に保持されている。伝熱部材１６を構成する材料は特に限定されないが、例えば金属といった熱伝導性に優れた材料であるとよく、一例ではあるが、加工性にも優れるはんだのような材料であるとより好ましい。即ち、伝熱部材１６を構成する材料は、導電性を有してもよい。この場合、各々の抵抗素子１４ｂが、絶縁材料で覆われていればよい。それに対して、各々の抵抗素子１４ｂが、絶縁材料で覆われていない場合は、伝熱部材１６を絶縁性の材料で構成するとよい。なお、伝熱部材１６は、各々の抵抗素子１４ａ、１４ｂから延びるリード線とも、電気的に絶縁されている。
【００１４】
本実施例における伝熱部材１６は、各々の抵抗素子１４ａ、１４ｂに接触している。しかしながら、伝熱部材１６は、各々の抵抗素子１４ａ、１４ｂに必ずしも接触している必要はない。伝熱部材１６が各々の抵抗素子１４ａ、１４ｂに十分に近接していれば、伝熱部材１６を介して複数の抵抗素子１４ａ、１４ｂは熱的に接続される。図２中の矢印は、通電によって抵抗素子１４ａ、１４ｂに生じた熱が、伝熱部材１６を介して伝達されるイメージを示している。
【００１５】
ここで、本実施例の半導体装置１０は、二つの半導体素子１２ａ、１２ｂと二つの抵抗素子１４ａ、１４ｂを備えているが、半導体素子及び抵抗素子の数は特に限定されず、例えば三つ以上の半導体素子及び抵抗素子を備えてもよい。以下では、二つの半導体素子１２ａ、１２ｂの一方を第１半導体素子１２ａと称し、他方を第２半導体素子１２ｂと称する。そして、第１半導体素子１２ａに接続された抵抗素子１４ａを第１抵抗素子１４ａと称し、第２半導体素子１２ｂに接続された抵抗素子１４ｂを第２抵抗素子１４ｂと称する。
【００１６】
並列に接続された複数の半導体素子１２ａ、１２ｂにおいて、抵抗成分が互いに相違していると、抵抗成分が小さい方の素子へ電流が集中して電流のアンバランスが生じてしまう。この点に関して、本実施例の半導体装置１０では、複数の半導体素子１２ａ、１２ｂに、複数の抵抗素子１４ａ、１４ｂがそれぞれ直列に接続されている、各々の抵抗素子１４ａ、１４ｂは、負の温度特性を有するとともに、伝熱部材１６を介して互いに熱的に接続されている。例えば、第１半導体素子１２ａに流れる電流が、第２半導体素子１２ｂよりも大きいとする。この場合、第１半導体素子１２ａに接続された第１抵抗素子１４ａから、第２半導体素子１２ｂに接続された第２抵抗素子１４ｂへと、伝熱部材１６を介して熱が受け渡される。その結果、第１抵抗素子１４ａの温度が低下して、第１抵抗素子１４ａの抵抗値が上昇する一方で、第２抵抗素子１４ｂの温度が上昇して、第２抵抗素子１４ｂの抵抗値は低下する。流れる電流が小さな第２半導体素子１２ｂに接続された第２抵抗素子１４ｂの抵抗値が下がり、流れる電流が大きな第１半導体素子１２ａに接続された第１抵抗素子１４ａの抵抗値が上がることで、各半導体素子１２ａ、１２ｂに流れる電流アンバランスは抑制される。
【００１７】
図４〜６を参照して、半導体素子１２ａ、１２ｂに存在する抵抗成分のばらつきと、それに起因する電流のアンバランスについて説明する。以降、半導体素子１２ａ、１２ｂに存在する抵抗成分を示す指標として、電流を流したときに半導体素子中に生じる電圧をオン電圧とする。図４は、二つの半導体素子１２ａ、１２ｂの電流とオン電圧の関係の一例を示すグラフである。この場合、直線Ａは第１半導体素子１２ａのオン電圧を示し、直線Ｂは第２半導体素子１２ｂのオン電圧を示す。即ち、第１半導体素子１２ａのオン電圧よりも、第２半導体素子１２ｂのオン電圧の方が高い。抵抗ユニット１８が存在しないと仮定して、各々の半導体素子１２ａ、１２ｂに最低２００アンペアの電流を流すとする。この場合、第１半導体素子１２ａ（直線Ａ）では２３０アンペアの電流が流れ、第２半導体素子１２ｂ（直線Ｂ）では２００アンペアの電流が流れる。即ち、３０Ａの幅で電流アンバランスが生じる。この場合、半導体素子１２ａ、１２ｂには、２３０アンペアの電流が通電可能な（すなわち、定格電流２３０アンペア以上の）半導体素子を採用する必要がある。
【００１８】
これに対して、本実施例の半導体装置１０では、複数の半導体素子１２ａ、１２ｂの間で抵抗成分のばらつきが生じていても、抵抗ユニット１８が存在することによって、電流アンバランスが抑制される。以下、その一例を説明する。図５に示すように、第１半導体素子１２ａ及び第１抵抗素子１４ａに流れる電流をＩ１、第２半導体素子１２ｂ及び第２抵抗素子１４ｂに流れる電流をＩ２、第１抵抗素子１４ａの電圧をＶ１、第２抵抗素子１４ｂの電圧をＶ２、第１半導体素子１２ａの電圧をＶ３、第２半導体素子１２ｂの電圧をＶ４、第１抵抗素子１４ａの抵抗をＲ１、第２抵抗素子１４ｂの抵抗をＲ２とする。各々の抵抗素子１４ａ、１４ｂは、図３に示す負の温度特性を有する。半導体装置１０に印加する電圧を２．５Ｖとして、半導体装置１０の動作をシミュレーションした結果を図６に示す。図６の結果から、各々の半導体素子に流れる電流は、オン電圧が低い方の第１半導体素子１２ａで２１８アンペア（Ｉ１）となり、オン電圧が高い方の第２半導体素子１２ｂで２００アンペア（Ｉ２）となり、電流アンバランスの幅が抑制されたことが確認される。よって、各々の半導体素子１２ａ、１２ｂには、２１８アンペアの電流が通電可能な（すなわち、定格電流２１８アンペア以上の）半導体素子を採用すればよい。前述の抵抗ユニット１８が存在しない場合と比較して、半導体素子１２ａ、１２ｂには定格電流の小さい半導体素子を採用することができ、半導体装置１０の小型化や製造コストの低減を図ることができる。
【００１９】
図７、図８を参照して、実施例２の半導体装置１００を説明する。図７は、半導体装置１００を模式的に示している。図８は、半導体装置１００の構造を示す回路図である。半導体装置１００は互いに並列に接続された２つのパワーモジュール１１０ａ、１１０ｂを備える。二つのパワーモジュール１１０ａ、１１０ｂの各々は、樹脂モールド１１７ａ、１１７ｂを備える。樹脂モールド１１７ａ、１１７ｂから突出する端子はそれぞれＰ端子１１３ａ、Ｏ端子１１３ｂ、Ｎ端子１１３ｃに接続されている。また、二つのパワーモジュール１１０ａ、１１０ｂを接続する配線はバスバー配線などでよい。
【００２０】
二つのパワーモジュール１１０ａ、１１０ｂの各々は、上側半導体素子１１２ａ、１１２ｂと下側半導体素子１１５ａ、１１５ｂを備える。上側半導体素子１１２ａ、１１２ｂは樹脂モールド１１７ａに封止されており、Ｐ端子１１３ａとＯ端子１１３ｂの間を電気的に接続又は切断する。下側半導体素子１１５ａ、１１５ｂは樹脂モールド１１７ｂに封止されており、Ｏ端子１１３ｂとＮ端子１１３ｃの間を電気的に接続又は切断する。例えば、各々の半導体素子１１２ａ、１１５ａ、１１２ｂ、１１５ｂは、ＭＯＳＦＥＴ又はＩＧＢＴであってよい。全ての半導体素子１１２ａ、１１５ａ、１１２ｂ、１１５ｂには、必ずしも限定されないが、同一の半導体素子が採用されている。
【００２１】
二つのパワーモジュール１１０ａ、１１０ｂの各々はさらに、信号端子群１２０ａ、１２０ｂを備える。信号端子群１２０ａ、１２０ｂのそれぞれは、導電性を有しており、例えば銅といった金属材料で構成されている。信号端子群１２０ａ、１２０ｂは、樹脂モールド１１７ａ、１７０ｂから突出しているとともに、樹脂モールド１１７ａ、１１７ｂ内で半導体素子１１２ａ、１１５ａ、１１２ｂ、１１５ｂにそれぞれ電気的に接続されている。例えば、信号端子群１２０ａには、半導体素子１１２ａ、１１５ａ、１１２ｂ、１１５ｂのゲートに接続されたゲート信号端子１２０ｇが含まれる。
【００２２】
二つのパワーモジュール１１０ａ、１１０ｂのＰ端子１１３ａには、抵抗ユニット１１８が接続されている。抵抗ユニット１１８は、実施例１と同様に、複数の抵抗素子１１４ａ、１１４ｂと、伝熱部材１１６とを備える。複数の抵抗素子１１４ａ、１１４ｂは、複数の上側半導体素子１１２ａ、１１２ｂにそれぞれ直列に接続されている。各々の抵抗素子１１４ａ、１１４ｂは、負の温度特性を有する。伝熱部材１１６は、複数の抵抗素子１１４ａ、１１４ｂを互いに熱的に接続するとともに、複数の抵抗素子１１４ａ、１１４ｂから電気的に絶縁されている。このような構成により、複数の上側半導体素子１１２ａ、１１２ｂの間で抵抗成分のばらつきが生じていても、抵抗ユニット１１８が存在することによって、複数の上側の半導体素子１１２ａ、１１２ｂの間で電流アンバランスが抑制される。他の実施形態として、抵抗ユニット１１８は、パワーモジュール１１０ａ、１１０ｂのＰ端子１１３ａに代えて、又は加えて、Ｎ端子１１３ｃにも別途設けられてもよい。
【００２３】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【符号の説明】
【００２４】
１０、１００：半導体装置
１２ａ、１２ｂ、１１２ａ、１１２ｂ：半導体素子
１４ａ、１４ｂ、１１４ａ、１１４ｂ：抵抗素子
１６、１１６：伝熱部材
１８、１１８：抵抗ユニット
１１０ａ、１１０ｂ：パワーモジュール
１１３ａ：Ｐ端子
１１３ｂ：Ｏ端子
１１３ｃ：Ｎ端子
１１７ａ、１１７ｂ：樹脂モールド
１２０ａ、１２０ｂ：信号端子群
【図１】
2019009841.tif 000003
【図２】
2019009841.tif 000004
【図３】
2019009841.tif 000005
【図４】
2019009841.tif 000006
【図５】
2019009841.tif 000007
【図６】
2019009841.tif 000008
【図７】
2019009841.tif 000009
【図８】
2019009841.tif 000010