(57)【要約】      （修正有）【課題】ゲッタリング能力を向上でき、析出物起因のバルク欠陥を抑制できる、ｎ＋基板を備えたエピタキシャルシリコンウェーハの製造方法及びゲッタリング能力を向上させ、析出物起因のバルク欠陥を抑制した、ｎ＋基板を備えたエピタキシャルシリコンウェーハを提供する。【解決手段】ｎ型ドーパントのドーパント濃度が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上のシリコンウェーハを、不活性なガス雰囲気下にて、９００〜１３００℃の熱処理温度で、１〜３００ｓｅｃで熱処理し、エピタキシャル層を成長させる。エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満。エピタキシャルシリコンウェーハは、シリコンウェーハ上にエピタキシャル層を有し、シリコンウェーハのｎ型ドーパントのドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満。【選択図】図１
2019149416.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型ドーパントのドーパント濃度が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上のシリコンウェーハを準備する、シリコンウェーハ準備工程と、
前記シリコンウェーハを、該シリコンウェーハの酸化に対して不活性なガス雰囲気下にて、９００〜１３００℃の熱処理温度で、１〜３００ｓｅｃの熱処理時間で熱処理を行う、急速熱アニーリング工程と、
前記急速熱アニーリング工程を行った後の前記シリコンウェーハ上に、エピタキシャル層を成長させる、エピタキシャル成長工程と、を含み、
前記エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
【請求項２】
前記ｎ型ドーパントは、Ｐ、Ａｓ、Ｓｂのうち、いずれか１種以上のドーパントである、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項３】
前記ｎ型ドーパントは、Ｐである、請求項１又は２に記載のエピタキシャルウェーハの製造方法。
【請求項４】
前記エピタキシャル層が有するドーパントは、ｎ型ドーパントである、請求項１〜３のいずれか一項に記載のエピタキシャルウェーハの製造方法。
【請求項５】
前記急速熱アニーリング工程において、前記シリコンウェーハの酸化に対して不活性なガス雰囲気における、該シリコンウェーハの酸化に対して不活性なガスの純度は９９．９９９体積％以上である、請求項１〜４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項６】
前記シリコンウェーハの酸化に対して不活性なガスは、希ガス、Ｈ２ガス、Ｎ２ガスのいずれかである、請求項１〜５のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項７】
前記不活性ガスは、Ａｒガスである、請求項６に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項８】
前記エピタキシャル成長工程により成長された前記エピタキシャル層の厚さは、１〜１５０μｍである、請求項１〜７のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項９】
シリコンウェーハ上にエピタキシャル層を有する、エピタキシャルシリコンウェーハであって、
前記シリコンウェーハのｎ型ドーパントのドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であり、
前記エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする、エピタキシャルシリコンウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハに関するものである。
【背景技術】
【０００２】
従来、エピタキシャルシリコンウェーハ内部のＦｅ、Ｎｉ、Ｃｕ等の遷移金属が、半導体デバイスの電気特性を低下させることが知られている。そのため、シリコンウェーハを取り扱うに際し、使用する薬液やガスの高純度化や、環境のクリーン化等、汚染源低減のための様々な対策が検討されている。
【０００３】
さらに、これらの汚染対策に加えて、デバイス活性領域に遷移金属が入り込まないようにするゲッタリング技術についても数多くの検討が行われている。
【０００４】
イントリンシックゲッタリング法（ＩＧ法）は、例えばＣＺシリコンウェーハ（Ｃｚｏｃｈｒａｌｓｋｉ法により製造されたシリコンウェーハ）に固溶している酸素を用いてデバイス製造工程の熱処理において、酸素析出核形成及び酸素析出物成長を行い、シリコンウェーハ内部（バルク）に生じた酸素析出物（ＢＭＤ：Ｂｕｌｋ  Ｍｉｃｒｏ  Ｄｅｆｅｃｔ）を用いて、遷移金属等を捕捉するものである。
【０００５】
また、エクストリンシックゲッタリング法（ＥＧ法）は、シリコンウェーハの裏面に付与したダメージや多結晶膜等により、遷移金属等を捕捉するものである。
【０００６】
しかしながら、イントリンシックゲッタリング法（ＩＧ法）では、近年のデバイス製造工程の低温・短時間化に伴い、バルクに形成されるＢＭＤの成長が抑制されてしまい、ゲッタリング能力が十分でなくなるおそれがあった。
【０００７】
また、エクストリンシックゲッタリング法（ＥＧ法）では、シリコンウェーハの薄膜化に伴うゲッタリング層の減少により、ゲッタリング能力が低下するおそれがあった。
【０００８】
一方、不純物が高濃度にドープされた基板にエピタキシャル層を成長させた基板を用いて、高ドープ基板に遷移金属を偏析させることにより、ゲッタリングする技術がある。特に、ｐ型のドーパントが高濃度ドープされたｐ＋基板では十分なゲッタリング能力を得られることが良く知られている（例えば、特許文献１参照）。さらに、ｐ＋基板ではエピタキシャル層成長プロセスでＢＭＤが多く発生する傾向にあり、さらにゲッタリング能力の向上が図られる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−３１７８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、ｎ型のドーパントが高濃度ドープされたｎ＋基板では、エピタキシャル層成長プロセスでＢＭＤの発生が抑制されてしまうため、最先端半導体デバイスに対応できるだけのゲッタリング能力が十分に得られていない。
【００１１】
そこで、本発明は、ゲッタリング能力を向上させることのでき、且つ、析出物起因のバルク欠陥を抑制することのできる、ｎ＋基板を備えたエピタキシャルシリコンウェーハの製造方法、及び、ゲッタリング能力を向上させ、且つ、析出物起因のバルク欠陥を抑制した、ｎ＋基板を備えたエピタキシャルシリコンウェーハを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の要旨構成は、以下の通りである。
本発明のエピタキシャルシリコンウェーハの製造方法は、
ｎ型ドーパントのドーパント濃度が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上のシリコンウェーハを準備する、シリコンウェーハ準備工程と、
前記シリコンウェーハを、該シリコンウェーハの酸化に対して不活性なガス雰囲気下にて、９００〜１３００℃の熱処理温度で、１〜３００ｓｅｃの熱処理時間で熱処理を行う、急速熱アニーリング工程と、
前記急速熱アニーリング工程を行った後の前記シリコンウェーハ上に、エピタキシャル層を成長させる、エピタキシャル成長工程と、を含み、
前記エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする。
【００１３】
本発明のエピタキシャルシリコンウェーハの製造方法では、前記ｎ型ドーパントは、Ｐ、Ａｓ、Ｓｂのうち、いずれか１種以上のドーパントであることが好ましい。
【００１４】
本発明のエピタキシャルシリコンウェーハの製造方法では、前記ｎ型ドーパントは、Ｐであることが好ましい。
【００１５】
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル層が有するドーパントは、ｎ型ドーパントであることが好ましい。
【００１６】
本発明のエピタキシャルシリコンウェーハの製造方法では、前記急速熱アニーリング工程において、前記シリコンウェーハの酸化に対して不活性なガス雰囲気における、該シリコンウェーハの酸化に対して不活性なガスの純度は９９．９９９体積％以上であることが好ましい。
【００１７】
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハの酸化に対して不活性なガスは、希ガス、Ｈ２ガス、Ｎ２ガスのいずれかであることが好ましい。
【００１８】
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハの酸化に対して不活性なガスは、Ａｒガスであることが好ましい。
【００１９】
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル成長工程により成長された前記エピタキシャル層の厚さは、１〜１５０μｍであることが好ましい。
【００２０】
本発明のエピタキシャルシリコンウェーハは、
シリコンウェーハ上にエピタキシャル層を有する、エピタキシャルシリコンウェーハであって、
前記シリコンウェーハのｎ型ドーパントのドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であり、
前記エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、ゲッタリング能力を向上させることのでき、且つ、析出物起因のバルク欠陥を抑制することのできる、ｎ＋基板を備えたエピタキシャルシリコンウェーハの製造方法、及び、ゲッタリング能力を向上させ、且つ、析出物起因のバルク欠陥を抑制した、ｎ＋基板を備えたエピタキシャルシリコンウェーハを提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態にかかるエピタキシャルシリコンウェーハの製造方法のフロー図である。
【図２】ドーパント濃度とＣｕに対するゲッタリング効率との関係を示す図である。
【図３】ドーパント濃度とＣｕ析出物の密度及び散乱強度との関係を示す図である。
【図４】ドーパント濃度とＣｕ析出物の密度との関係を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について、図面を参照して詳細に例示説明する。
【００２４】
＜エピタキシャルシリコンウェーハの製造方法＞
図１は、本発明の一実施形態にかかるエピタキシャルシリコンウェーハの製造方法のフロー図である。
図１に示すように、本実施形態においては、まず、ｎ型ドーパントのドーパント濃度が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上のシリコンウェーハを準備する（シリコンウェーハ準備工程：ステップＳ１０１）。
【００２５】
ここで、シリコンウェーハは、既知の手法により製造したものを用いて準備することができる。特には限定しないが、例えば、チョクラルスキー法（ＣＺ法）により成長された単結晶インゴットをスライスしてなる、単結晶シリコンウェーハとすることができる。シリコンウェーハの酸素濃度は、特には限定しないが、例えば、５×１０１７〜２０×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ  Ｆ−１２１−１９７６）とすることができる。また、シリコンウェーハの炭素濃度は、特には限定しないが、例えば、１×１０１５〜３×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ  Ｆ１２３−１９８１）とすることができる。また、シリコンウェーハの窒素濃度は、特には限定しないが、例えば、１×１０１１〜１×１０１５ａｔｏｍｓ／ｃｍ３とすることができる。
【００２６】
ここで、本実施形態では、シリコンウェーハが有するｎ型ドーパントは、Ｐ、Ａｓ、Ｓｂのうち、いずれか１種以上のドーパントとすることが好ましく、Ｐとすることが特に好ましい。シリコンウェーハが、このようなｎ型ドーパントをドーパント濃度１．０×１０１９ａｔｏｍｓ／ｃｍ３以上有することにより、シリコンウェーハの抵抗率を、例えば、０．００６Ω・ｃｍ以下とすることができる。なお、シリコンウェーハが有するドーパントのドーパント濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【００２７】
次いで、本実施形態においては、図１に示すように、シリコンウェーハに、該シリコンウェーハの酸化に対して不活性なガス雰囲気下にて、９００〜１３００℃の熱処理温度で、１〜３００ｓｅｃの熱処理時間で熱処理を行う（急速熱アニーリング工程：ステップＳ１０２）。
【００２８】
ここで、急速熱アニーリング工程（ステップＳ１０２）において、熱処理温度は、９００〜１３００℃とすることができ、１１５０〜１２００℃とすることが好ましい。熱処理時間は、１〜３００ｓｅｃとすることができ、３０〜８０ｓｅｃとすることが好ましい。
【００２９】
また、シリコンウェーハの酸化に対して不活性なガスは、希ガス、Ｈ２ガス、Ｎ２ガスのいずれかを用いることができる。これらのガスは、シリコンウェーハを酸化させてシリコン酸化膜を形成するものではないからである。さらに、シリコンウェーハの酸化に対して不活性なガスは、Ａｒガスとすることが特に好ましい。シリコン自体に対して不活性であるからである。
さらに、急速熱アニーリング工程（ステップＳ１０２）において、シリコンウェーハの酸化に対して不活性なガス雰囲気における、該シリコンウェーハの酸化に対して不活性なガスの純度は９９．９９９体積％以上であることが好ましい。
【００３０】
なお、急速熱アニーリング工程（ステップＳ１０２）は、既知の急速熱アニーリング装置を用いて行うことができる。
【００３１】
次いで、本実施形態においては、図１に示すように、急速熱アニーリング工程（ステップＳ１０２）を行った後のシリコンウェーハ上に、エピタキシャル層を成長させる（エピタキシャル成長工程：ステップＳ１０３）。
【００３２】
エピタキシャル成長は、既知の手法で行うことができ、例えば気相成長法により行うことができる。この場合、成長温度は、特に限定されないが、例えば１０００〜１３００℃で行うことができる。エピタキシャル成長工程により成長されたエピタキシャル層の厚さ（膜厚）は、特に限定されないが、１〜１５０μｍとすることが好ましい。
【００３３】
ここで、エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であり、５．０×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。一方で、エピタキシャル層のドーパント濃度は、４．０×１０１２ａｔｏｍｓ／ｃｍ３以上とすることが好ましい。
【００３４】
ここで、本実施形態では、エピタキシャル層が有するドーパントは、ｎ型ドーパントである。ｎ型ドーパントは、Ｐ、Ａｓ、Ｓｂのうち、いずれか１種以上のドーパントとすることが好ましく、Ｐとすることが特に好ましい。エピタキシャル層の抵抗率は、０．１〜１０００Ω・ｃｍとすることが好ましい。これによりデバイス層としての機能を確保することができる
【００３５】
なお、エピタキシャル層の導電型については、ｎ型ドーパントを有するエピタキシャル層を有する構成とすることが好ましく、よって、ｎ型ドーパントを有するシリコンウェーハ上に、ｎ型ドーパントを有するエピタキシャル層を有する構成とすることが好ましい。
以下、本実施形態のエピタキシャルシリコンウェーハの製造方法の作用効果について説明する。
【００３６】
本実施形態のエピタキシャルシリコンウェーハの製造方法によれば、まず、急速熱アニーリング工程（ステップＳ１０２）により、ｎ型シリコンウェーハ内部の空孔の熱平衡濃度を上昇させて、より多くの空孔をウェーハ内部に生じさせ、空孔に入ったＣｕとドーパントとの反応により、偏析型ゲッタリングを生じさせて、ゲッタリング能力を向上させることができる。そして、本実施形態では、急速熱アニーリング工程（ステップＳ１０２）を、シリコンウェーハの酸化に対して不活性なガス雰囲気下にて行っているため、シリコンウェーハ上にシリコン酸化膜が形成されず、空孔に格子間シリコン原子が注入されるのを抑制することができる。その結果、空孔濃度を高いまま維持することができるため、上記の偏析型ゲッタリングの効果を十分に得ることができる。従って、デバイス層であるエピタキシャル層のＣｕ濃度をより低減することができる。
一般的に、ｎ型シリコン中においてＣｕ析出核はマイナスチャージしており、Ｃｕｉ＋がクーロン力で凝集することで析出物サイズは大きくなる。しかし、本実施形態ではシリコンウェーハのｎ型ドーパントのドーパント濃度を１．０×１０１９ａｔｏｍｓ／ｃｍ３以上とし、Ｃｕとドーパントとの反応による偏析型ゲッタリングを利用しているためゲッタリングされたＣｕはシリコン中に固溶した状態である。したがって、シリコンウェーハ内部における過剰なＣｕ析出を抑制して、バルク欠陥の発生を抑制することもできる。
そして、上記の偏析型ゲッタリングは、ＢＭＤ起因のゲッタリングではないため、エピタキシャル成長工程や、デバイス製造工程の熱処理プロセスの低温・短時間熱処理化といった工程変化の影響が、ゲッタリング能力に影響しない。また、ＢＭＤ核やＢＭＤ密度の制御のためのデバイス製造工程における前処理（成長熱処理）等が不要になる。
このように、本実施形態のエピタキシャルシリコンウェーハの製造方法によれば、析出物起因のバルク欠陥を抑制し、且つ、ゲッタリング能力を向上させることができる。
【００３７】
本発明のエピタキシャルシリコンウェーハの製造方法では、上述したように、急速熱アニーリング工程（ステップＳ１０２）において、シリコンウェーハの酸化に対して不活性なガス雰囲気における、該シリコンウェーハの酸化に対して不活性なガスの純度は９９．９９９体積％以上であることが好ましい。不活性ガスが支配的となることにより、シリコン酸化膜の形成がより一層抑制されて、偏析型ゲッタリングの効果をより確実に十分に得ることができるからである。
【００３８】
＜エピタキシャルシリコンウェーハ＞
本発明の一実施形態にかかるエピタキシャルウェーハは、シリコンウェーハ上にエピタキシャル層を有し、シリコンウェーハのｎ型ドーパントのドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であり、エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満である。
【００３９】
ここで、ｎ型シリコンウェーハは、特には限定しないが、既知の手法により製造したものとすることができる。例えば、チョクラルスキー法（ＣＺ法）により成長された単結晶インゴットをスライスしてなる、単結晶シリコンウェーハとすることができる。上述したように、シリコンウェーハの酸素濃度は、特には限定しないが、例えば、５×１０１７〜２０×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ  Ｆ−１２１−１９７６）とすることができる。また、シリコンウェーハの炭素濃度は、特には限定しないが、例えば、１×１０１５〜３×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ  Ｆ１２３−１９８１）とすることができる。また、シリコンウェーハの窒素濃度は、特には限定しないが、例えば、１．０×１０１１〜１．０×１０１５ａｔｏｍｓ／ｃｍ３とすることができる。
【００４０】
ここで、本実施形態では、シリコンウェーハが有するｎ型ドーパントは、Ｐ、Ａｓ、Ｓｂのうち、いずれか１種以上のドーパントとすることが好ましく、Ｐとすることが特に好ましい。シリコンウェーハが、このようなｎ型ドーパントをドーパント濃度１．０×１０１９ａｔｏｍｓ／ｃｍ３以上有することにより、シリコンウェーハの抵抗率を、例えば、０．００６Ω・ｃｍ以下とすることができる。なお、シリコンウェーハが有するドーパントのドーパント濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【００４１】
上述したように、エピタキシャル層の厚さ（膜厚）は、特に限定されないが、１〜１５０μｍとすることが好ましい。ここで、エピタキシャル層のドーパント濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であり、５．０×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。一方で、エピタキシャル層のドーパント濃度は、４．０×１０１２ａｔｏｍｓ／ｃｍ３以上とすることが好ましい。
【００４２】
ここで、本実施形態では、エピタキシャル層が有するドーパントは、ｎ型ドーパントである。ｎ型ドーパントは、Ｐ、Ａｓ、Ｓｂのうち、いずれか１種以上のドーパントとすることが好ましく、Ｐとすることが特に好ましい。エピタキシャル層の抵抗率は、０．１〜１０００Ω・ｃｍとすることが好ましい。これによりデバイス層としての機能を確保することができる。
なお、本実施形態では、エピタキシャル層が有するドーパントをｎ型ドーパントとしているが、本発明では、エピタキシャル層が有するドーパントをｐ型ドーパントとすることもできる。この場合、ｐ型ドーパントは、Ｂ、Ａｌ、Ｇａのうち、いずれか１種以上のドーパントとすることが好ましく、Ｂとすることが特に好ましい。この場合もエピタキシャル層の抵抗率を０．１〜１０００Ω・ｃｍとすることが好ましい。
なお、シリコンウェーハ及びエピタキシャル層の導電型については、ｎ型ドーパントを有するシリコンウェーハ上に、ｎ型ドーパントを有するエピタキシャル層を有する構成とすることが最も好ましい。
【００４３】
本実施形態のエピタキシャルシリコンウェーハによれば、析出物起因のバルク欠陥を抑制し、且つ、ゲッタリング能力を向上させることができる。
【００４４】
以下、本発明の実施例について説明するが、本発明は、以下の実施例に何ら限定されるものではない。
【実施例】
【００４５】
ドーパント種及びドーパント濃度の異なる９種類の２００ｍｍのｎ型シリコンウェーハを準備した。各シリコンウェーハの諸元は、以下の表１に示している。
各シリコンウェーハに対し、Ａｒ雰囲気下にて１１５０℃、１ｍｉｎの急速熱アニーリング処理を行い、結晶成長中に形成したＢＭＤの核を消去する処理を行った。
次いで、急速熱アニーリング処理を行った各シリコンウェーハに対し、ＨＦ洗浄、ＨＣｌ／Ｈ２Ｏ２洗浄によりシリコンウェーハ表面を親水面とした。
また、金属標準液１０００ｐｐｍを６８％ＨＮＯ３と超純水を用いて１０ｐｐｍに希釈し、Ｃｕ汚染液を作製した。各シリコンウェーハに対し、スピンコート汚染法にて故意汚染させ（表面汚染濃度：１．７×１０１３ｃｍ−２）、窒素雰囲気下の横型炉に導入し、９００℃で３０ｍｉｎ保持することでシリコンウェーハ内部に熱拡散させた。
【００４６】
【表１】
2019149416.tif 000003
【００４７】
≪実施例１≫ＢＭＤ密度の評価
＜評価手法＞
ＢＭＤを顕在化するため、急速熱アニーリング処理後のシリコンウェーハを、９００℃で保持した横型炉へ投入し、１０００℃へ昇温後、１６ｈ保持した。熱処理後、サンプルを短冊状に劈開し、ライトエッチング液で２μｍエッチングを行い、光学顕微鏡観察により断面のエッチピット密度を計測した。
＜結果＞
以下の表２に、急速熱アニーリング処理後のＢＭＤ密度の測定結果を示す。表２に示すように、全てのシリコンウェーハについて、検出下限値以下であった。ＢＭＤのＩＧ能力は、ＢＭＤの密度及びサイズに依存する。そこで、エッチピット密度の測定結果からＢＭＤ表面積を算出し、ＣｕのＩＧ能力を確認した。ＢＭＤ成長の機構として酸素の拡散律速成長を仮定した。ＢＭＤの初期半径を１ｎｍと仮定し，使用したシリコンウェーハの酸素濃度から急速熱アニーリング処理後のＢＭＤ半径を算出した。以下の表２にエッチピット密度（Ｎ）、ＢＭＤ半径（Ｒ）およびウェーハ厚み（ｄ＝７２５μｍ）から算出した４πＮＲ２ｄの値を示す。通常、４πＮＲ２ｄの値が１．０×１０−４以下であると、ゲッタリングへの影響がほとんどないとされており、この結果から、いずれのシリコンウェーハにおいても、ＢＭＤ起因のゲッタリングの影響はないことがわかった。
なお、エピタキシャル成長工程も急速熱アニーリング処理の一種であるため、エピタキシャル成長処理前後において、ＢＭＤ密度やＣｕゲッタリング効率およびＣｕ析出に差は生じないと判断した。
【００４８】
【表２】
2019149416.tif 000004
【００４９】
≪実施例２≫Ｃｕゲッタリング効率
＜評価手法＞
化学分析技術により、シリコンウェーハ表面、表層およびバルクの金属不純物量を測定した。２％ＨＦ／２％Ｈ２Ｏ２の混合液を用いてドロップエッチング法：ＤＥ（Ｄｒｏｐ  Ｅｔｃｈｉｎｇ）によって、シリコンウェーハ表面のＣｕを回収し、Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＩＣＰ−ＭＳによって、その濃度を測定した。シリコンウェーハの表層は、３８％ＨＦ及び６８％ＨＮＯ３を混合したエッチング液を用いて表層５μｍまでの領域を液相エッチング法：ＤＳＥ（Ｄｒｏｐ  Ｓａｎｄｗｉｃｈ  Ｅｔｃｈｉｎｇ）にてエッチングし、Ａｔｏｍｉｃ  Ａｂｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＡＡＳにて、Ｃｕ濃度を測定した。バルクは、３８％ＨＦ及び６８％ＨＮＯ３の混合液を用いた全溶解法：ＷＤ（Ｗａｆｅｒ  Ｄｉｇｅｓｔｉｏｎ）で評価し、ＩＣＰ−ＭＳにてＣｕ濃度を測定した。表１に示した全てのシリコンウェーハに対して上記評価をそれぞれ３枚ずつ実施した。
＜結果＞
シリコンウェーハの表層及びバルクから検出されたＣｕ量は、９００℃で横型炉よりシリコンウェーハを取り出し、５０℃／ｍｉｎの速度で冷却する過程においてシリコンウェーハ表面及び裏面に再拡散せず、バルクに残存したＣｕ量（バルク残存量）である。このバルク残存量は、何らかのゲッタリングサイトに捕獲されたＣｕであると仮定して、以下の（式１）よりゲッタリング効率を算出した。
（式１）ゲッタリング効率（％）＝バルク残存量／故意汚染量×１００
ここで故意汚染量は、シリコンウェーハの表裏面、表層、バルクから検出されたＣｕの総量を示す。
表３及び図２に、各シリコンウェーハのゲッタリング効率を示す。ドーパント濃度が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上のシリコンウェーハでは高いゲッタリング効率となった。特に、ドーパント濃度が３．０×１０１９ａｔｏｍｓ／ｃｍ３以上のシリコンウェーハでは、急激にゲッタリング効率が高くなる。
【００５０】
【表３】
2019149416.tif 000005
【００５１】
≪実施例３≫Ｃｕ析出の抵抗率依存性
＜評価手法＞
ドーパント濃度を１．０×１０１４−１．０×１０１９ａｔｏｍｓ／ｃｍ３まで広く変化させたＰドープのサンプルを用いて、Ｃｕ析出の抵抗率依存性を調べた。散乱強度と析出物サイズには正の相関があることから、Ｃｕの拡散熱処理後、赤外散乱トモグラフにてバルクに確認された析出物の密度および散乱強度を測定した。赤外散乱トモグラフの場合、欠陥密度が高くなると（１．０×１０８ａｔｏｍｓ／ｃｍ３以上）欠陥のサイズ及び密度の正確な測定が困難になるため、空間分解能がより高く高密度の欠陥まで測定可能な二次元計測にて測定を実施した。レーザー強度１００ｍＷ、スキャン距離５００μｍの条件で測定を行い、ウェーハの深さ８８．４−３４８．４μｍの範囲の析出物を観察した。しかし、ドーパント濃度が高くなるとシリコンウェーハに赤外線が吸収されるため赤外散乱が得られない。そこで、拡散熱処理後のサンプルをライトエッチング（Ｗｒｉｔｅ  Ｅｔｃｈｉｎｇ）液で２μｍエッチングを行い、光学顕微鏡観察により断面のエッチピット密度を測定し、選択エッチングによる析出物密度の評価も実施した。
＜結果＞
図３に赤外散乱トモグラフにて測定したＣｕ析出物の密度、及び散乱強度の結果を示す。ドーパント濃度の増加に伴い、Ｃｕ析出物の密度は増加、析出物のサイズは小さくなる傾向にあることがわかる。しかし、ドーパント濃度１．０×１０１８ａｔｏｍｓ／ｃｍ３以上の水準に関しては、赤外吸収の影響をうけるため赤外散乱トモグラフによる測定では析出物が検出されなかった。選択エッチングによるエッチピット密度の測定結果を、表４及び図４に示す。赤外散乱トモグラフでの測定結果と同様に、ドーパント濃度１．０×１０１４−１．０×１０１８ａｔｏｍｓ／ｃｍ３の範囲では、Ｃｕ析出物の密度が増加する傾向が確認された。また、ドーパント濃度１．０×１０１９ａｔｏｍｓ／ｃｍ３以上では選択エッチングでもＣｕ析出物が観察されなかった。
【００５２】
【表４】
2019149416.tif 000006
【産業上の利用可能性】
【００５３】
本発明によれば、ゲッタリング能力を向上させることのでき、且つ、析出物起因のバルク欠陥を抑制することのできる、ｎ＋基板を備えたエピタキシャルシリコンウェーハの製造方法、及び、ゲッタリング能力を向上させ、且つ、析出物起因のバルク欠陥を抑制した、ｎ＋基板を備えたエピタキシャルシリコンウェーハを提供することができる。
【図１】
2019149416.tif 000007
【図２】
2019149416.tif 000008
【図３】
2019149416.tif 000009
【図４】
2019149416.tif 000010
【手続補正書】
【提出日】平成31年2月25日(2019.2.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎ型ドーパントのドーパント濃度が１．０×１０19ａｔｏｍｓ／ｃｍ3以上のシリコンウェーハを準備する、シリコンウェーハ準備工程と、
前記シリコンウェーハ準備工程に次いで、該シリコンウェーハ準備工程で準備した前記シリコンウェーハを、Ａｒガス雰囲気下にて、９００〜１３００℃の熱処理温度で、１〜３００ｓｅｃの熱処理時間で熱処理を行う、急速熱アニーリング工程と、
前記急速熱アニーリング工程を行った後の前記シリコンウェーハ上に、該シリコンウェーハの研磨を行うことなく、エピタキシャル層を成長させる、エピタキシャル成長工程と、を含み、
前記エピタキシャル層のドーパント濃度は、１．０×１０19ａｔｏｍｓ／ｃｍ3未満であることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
【請求項２】
前記ｎ型ドーパントは、Ｐ、Ａｓ、Ｓｂのうち、いずれか１種以上のドーパントである、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項３】
前記ｎ型ドーパントは、Ｐである、請求項１又は２に記載のエピタキシャルウェーハの製造方法。
【請求項４】
前記エピタキシャル層が有するドーパントは、ｎ型ドーパントである、請求項１〜３のいずれか一項に記載のエピタキシャルウェーハの製造方法。
【請求項５】
前記急速熱アニーリング工程において、Ａｒガス雰囲気における、該Ａｒガスの純度は９９．９９９体積％以上である、請求項１〜４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項６】
前記エピタキシャル成長工程により成長された前記エピタキシャル層の厚さは、１〜１５０μｍである、請求項１〜５のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【手続補正書】
【提出日】令和1年6月18日(2019.6.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎ型ドーパントのドーパント濃度が１．０×１０19ａｔｏｍｓ／ｃｍ3以上のシリコンウェーハを準備する、シリコンウェーハ準備工程と、
前記シリコンウェーハ準備工程に次いで、該シリコンウェーハで準備した前記シリコンウェーハを、Ａｒガス雰囲気下にて、９００〜１３００℃の熱処理温度で、１〜３００ｓｅｃの熱処理時間で熱処理を行う、急速熱アニーリング工程と、
前記急速熱アニーリング工程を行った後の、裏面にポリシリコンが形成されていない前記シリコンウェーハ上に、該シリコンウェーハの研磨を行うことなく、エピタキシャル層を成長させる、エピタキシャル成長工程と、を含み、
前記エピタキシャル層のドーパント濃度は、１．０×１０19ａｔｏｍｓ／ｃｍ3未満であることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
【請求項２】
前記ｎ型ドーパントは、Ｐ、Ａｓ、Ｓｂのうち、いずれか１種以上のドーパントである、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項３】
前記ｎ型ドーパントは、Ｐである、請求項１又は２に記載のエピタキシャルウェーハの製造方法。
【請求項４】
前記エピタキシャル層が有するドーパントは、ｎ型ドーパントである、請求項１〜３のいずれか一項に記載のエピタキシャルウェーハの製造方法。
【請求項５】
前記急速熱アニーリング工程において、Ａｒガス雰囲気における、該Ａｒガスの純度は９９．９９９体積％以上である、請求項１〜４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項６】
前記エピタキシャル成長工程により成長された前記エピタキシャル層の厚さは、１〜１５０μｍである、請求項１〜５のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。