(57)【要約】【課題】オフセット調整機能を有し、且つ、ゲインを大きく取ることを可能とする。【解決手段】入力された差動信号を増幅する差動アンプ１１と、差動アンプ１１に接続され、入力されたオフセット調整信号により、差動アンプ１１に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路１３とを備えた。【選択図】図１
2019092104.tif 000002
【特許請求の範囲】
【請求項１】
入力された差動信号を増幅する差動アンプと、
前記差動アンプに接続され、入力されたオフセット調整信号により、前記差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路と
を備えた増幅器。
【請求項２】
前記オフセット調整回路に入力されるオフセット調整信号の電圧は、前記差動アンプに入力される差動信号に含まれるオフセット成分の電圧の３倍である
ことを特徴とする請求項１記載の増幅器。
【請求項３】
前記差動アンプに入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、前記オフセット調整回路に入力されるオフセット調整信号にバイアスをかけるバイアス電圧生成回路を備えた
ことを特徴とする請求項１又は請求項２記載の増幅器。
【請求項４】
前記オフセット調整回路に入力されるオフセット調整信号をフローティングするフローティング回路を備えた
ことを特徴とする請求項１又は請求項２記載の増幅器。
【請求項５】
前記差動アンプにより増幅された差動信号を差分信号に変換する差動アナログデジタルコンバータを備えた
ことを特徴とする請求項１から請求項４のうちのいずれか１項記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力された差動信号に含まれるオフセット成分を調整する計装アンプに関する。
【背景技術】
【０００２】
計装アンプは、図９に示すように、センサ（トルクセンサ又は圧力センサ等）であるホイートストンブリッジ回路等に接続され、ホイートストンブリッジ回路等から入力された差動信号を増幅する増幅器である。計装アンプは、コモンモード成分を除去して信号成分のみを増幅するため、原理的にコモンモードが発生するホイートストンブリッジ回路への接続に適している。この計装アンプは、差動アンプ及びシングルエンドアンプを備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１３０７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方、トルクセンサは、スマートロボットの力制御に使用されるが、トルクセンサの組立又はスマートロボットの組立の際に生じる応力の影響を受ける。その結果、トルクセンサにより検出されるトルクが、実際のトルクより大きくなり、すなわちオフセットが大きくなる。
これに対し、ホイートストンブリッジ回路等から入力された差動信号に含まれるオフセット成分を計装アンプで調整する場合、図１０に示すように、一般的に、シングルエンドアンプにオフセット調整回路を接続する方法が取られる。この場合、差動アンプで信号成分と共にオフセット成分も増幅されるため、計装アンプのゲインをあまり大きく取れないという課題がある。
【０００５】
この発明は、上記のような課題を解決するためになされたもので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能な計装アンプを提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明に係る計装アンプは、入力された差動信号を増幅する差動アンプと、差動アンプに接続され、入力されたオフセット調整信号により、差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路とを備えたことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、上記のように構成したので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能である。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１に係る計装アンプの構成例を示す図である。
【図２】この発明の実施の形態１に係る計装アンプによるオフセット調整の原理を説明するための回路図である。
【図３】この発明の実施の形態１に係る計装アンプが接続されるホイートストンブリッジ回路の等価回路を示す図である。
【図４】この発明の実施の形態１に係る計装アンプの別の構成例を示す図である。
【図５】この発明の実施の形態２に係る計装アンプの構成例を示す図である。
【図６】この発明の実施の形態２に係る計装アンプによるオフセット調整のシミュレーション結果例を示す図である。
【図７】この発明の実施の形態２に係る計装アンプの別の構成例を示す図である。
【図８】この発明の実施の形態３に係る計装アンプの構成例を示す図である。
【図９】従来の計装アンプの構成を示す図である。
【図１０】従来の計装アンプにオフセット調整機能を追加した場合の構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る計装アンプ（増幅器）１の構成例を示す図である。図１では、計装アンプ１が接続されるホイートストンブリッジ回路２も図示されている。
計装アンプ１は、センサ（トルクセンサ又は圧力センサ等）であるホイートストンブリッジ回路２等に接続され、ホイートストンブリッジ回路２等から入力された差動信号に対し、コモンモード成分を除去して信号成分の増幅を行う。また、計装アンプ１は、差動信号に含まれるオフセット成分を調整する機能も有している。以下では、計装アンプ１がホイートストンブリッジ回路２に接続された場合を示す。この計装アンプ１は、図１に示すように、差動アンプ１１、差動ＡＤＣ１２及びオフセット調整回路１３を備えている。
【００１０】
差動アンプ１１は、ホイートストンブリッジ回路２から入力された差動信号を増幅する。この差動アンプ１１は、オペアンプ１１０１，１１０２、帰還抵抗１１０３，１１０４及びゲイン設定抵抗１１０５を有している。
【００１１】
オペアンプ１１０１は、非反転入力端子が、ホイートストンブリッジ回路２が有する一対の出力端子のうちの一方に接続されている。なお、オペアンプ１１０１の非反転入力端子に入力される信号の電圧をＶｉ１とし、オペアンプ１１０１の出力端子から出力される信号の電圧をＶｏ１とする。
【００１２】
オペアンプ１１０２は、非反転入力端子が、ホイートストンブリッジ回路２が有する一対の出力端子のうちの他方に接続されている。なお、オペアンプ１１０２の非反転入力端子に入力される信号の電圧をＶｉ２とし、オペアンプ１１０２の出力端子から出力される信号の電圧をＶｏ２とする。
【００１３】
帰還抵抗１１０３は、一端がオペアンプ１１０１の反転入力端子に接続され、他端がオペアンプ１１０１の出力端子に接続されている。なお、帰還抵抗１１０３の抵抗値をＲｆとする。
【００１４】
帰還抵抗１１０４は、一端がオペアンプ１１０２の反転入力端子に接続され、他端がオペアンプ１１０２の出力端子に接続されている。なお、帰還抵抗１１０４の抵抗値をＲｆとする。
【００１５】
ゲイン設定抵抗１１０５は、一端がオペアンプ１１０１の反転入力端子及び帰還抵抗１１０３の一端に接続され、他端がオペアンプ１１０２の反転入力端子及び帰還抵抗１１０４の一端に接続されている。なお、ゲイン設定抵抗１１０５の抵抗値をＲｇとする。
【００１６】
差動ＡＤＣ（アナログデジタルコンバータ）１２は、差動アンプ１１から入力された差動信号を差分信号に変換する。差動ＡＤＣ１２は、非反転入力端子がオペアンプ１１０１の出力端子及び帰還抵抗１１０３の他端に接続され、反転入力端子がオペアンプ１１０２の出力端子及び帰還抵抗１１０４の他端に接続されている。
【００１７】
オフセット調整回路１３は、差動アンプ１１に接続され、入力されたオフセット調整信号により、ホイートストンブリッジ回路２から差動アンプ１１に入力される差動信号に含まれるオフセット成分を調整する。このオフセット調整回路１３は、調整抵抗１３０１，１３０２を有している。
【００１８】
調整抵抗１３０１は、一端がオペアンプ１１０１の反転入力端子、帰還抵抗１１０３の一端及びゲイン設定抵抗１１０５の一端に接続されている。なお、調整抵抗１３０１の他端に入力される信号の電圧をＶｔ１とし、調整抵抗１３０１の抵抗値をＲｔとする。
【００１９】
調整抵抗１３０２は、一端がオペアンプ１１０２の反転入力端子、帰還抵抗１１０４の一端及びゲイン設定抵抗１１０５の他端に接続されている。なお、調整抵抗１３０２の他端に入力される信号の電圧をＶｔ２とし、調整抵抗１３０２の抵抗値をＲｔとする。
【００２０】
この調整抵抗１３０１に入力される信号及び調整抵抗１３０２に入力される信号は、差動信号であるオフセット調整信号を構成する。このオフセット調整信号の電圧は、ホイートストンブリッジ回路２から入力される差動信号に含まれるオフセット成分の電圧の３倍である。
【００２１】
なお、調整抵抗１３０１に入力される信号及び調整抵抗１３０２に入力される信号は、例えば、図１０に示されるようなトリマ抵抗を用いて生成してもよいし、ＤＡＣ（デジタルアナログコンバータ）を用いて生成してもよい。
【００２２】
次に、上記のように構成された計装アンプ１によるオフセット調整の原理について、図２を参照しながら説明する。図２に示す計装アンプ１では、差動ＡＤＣ１２の図示を省略している。
この図２に示すように、帰還抵抗１１０３を流れる電流をＩｆ１とし、ゲイン設定抵抗１１０５を流れる電流をＩｇ１とし、調整抵抗１３０１を流れる電流をＩｔ１とする。また、帰還抵抗１１０４を流れる電流をＩｆ２とし、調整抵抗１３０２を流れる電流をＩｔ２とする。
【００２３】
まず、図２に示すａ点についての回路方程式を解くと、下式（１）〜（４）が得られる。
Ｉｆ１＝−（Ｉｔ１＋Ｉｇ１）              （１）
Ｉｆ１＝（Ｖｏ１−Ｖｉ１）／Ｒｆ            （２）
Ｉｔ１＝（Ｖｔ１−Ｖｉ１）／Ｒｔ            （３）
Ｉｇ１＝（Ｖｉ２−Ｖｉ１）／Ｒｇ            （４）
【００２４】
式（１）に対し、式（２）〜（４）を代入すると、下式（５），（６）を経て、下式（７）が得られる。
（Ｖｏ１−Ｖｉ１）／Ｒｆ＝−｛（Ｖｔ１−Ｖｉ１）／Ｒｔ＋（Ｖｉ２−Ｖｉ１）／Ｒｇ｝            （５）
（Ｖｏ１−Ｖｉ１）＝−Ｒｆ×｛（Ｖｔ１−Ｖｉ１）／Ｒｔ＋（Ｖｉ２−Ｖｉ１）／Ｒｇ｝
＝−｛（Ｒｆ／Ｒｔ）×（Ｖｔ１−Ｖｉ１）＋（Ｒｆ／Ｒｇ）×（Ｖｉ２−Ｖｉ１）｝      （６）
Ｖｏ１＝Ｖｉ１−（Ｒｆ／Ｒｔ）×Ｖｔ１＋（Ｒｆ／Ｒｔ）×Ｖｉ１−（Ｒｆ／Ｒｇ）×Ｖｉ２＋（Ｒｆ／Ｒｇ）×Ｖｉ１                    （７）
【００２５】
式（７）を更に整理すると、下式（８）が得られる。
Ｖｏ１＝｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｉ１−（Ｒｆ／Ｒｇ）×Ｖｉ２−（Ｒｆ／Ｒｔ）×Ｖｔ１    （８）
【００２６】
図２に示すｂ点についても同様に回路方程式を解いて整理すると、下式（９）が得られる。
Ｖｏ２＝｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｉ２−（Ｒｆ／Ｒｇ）×Ｖｉ１−（Ｒｆ／Ｒｔ）×Ｖｔ２    （９）
【００２７】
ここで、最終的に必要な出力信号は電圧Ｖｏ１と電圧Ｖｏ２との差であるため、式（８），（９）の差分を取ると、下式（１０）が得られる。
Ｖｏ１−Ｖｏ２＝｛｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｉ１−（Ｒｆ／Ｒｇ）×Ｖｉ２−（Ｒｆ／Ｒｔ）×Ｖｔ１｝−｛｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｉ２−（Ｒｆ／Ｒｇ）×Ｖｉ１−（Ｒｆ／Ｒｔ）×Ｖｔ２｝（１０）
【００２８】
式（１０）を整理すると、下式（１１）が得られる。
Ｖｏ１−Ｖｏ２＝｛１＋２×（Ｒｆ／Ｒｇ）＋（Ｒｆ／Ｒｔ）｝×Ｖｉ１−｛１＋２×（Ｒｆ／Ｒｇ）＋（Ｒｆ／Ｒｔ）｝×Ｖｉ２−（Ｒｆ／Ｒｔ）×（Ｖｔ１−Ｖｔ２）
＝｛１＋２×（Ｒｆ／Ｒｇ）＋（Ｒｆ／Ｒｔ）｝×（Ｖｉ１−Ｖｉ２）−（Ｒｆ／Ｒｔ）×（Ｖｔ１−Ｖｔ２）            （１１）
【００２９】
ここで、Ｒｔ＝Ｒｇとすると、式（１１）は下式（１２）となる。
Ｖｏ１−Ｖｏ２＝｛１＋３×（Ｒｆ／Ｒｇ）｝×（Ｖｉ１−Ｖｉ２）−（Ｒｆ／Ｒｇ）×（Ｖｔ１−Ｖｔ２）    （１２）
【００３０】
次に、ホイートストンブリッジ回路２から差動アンプ１１に入力される差動信号について、図３に示すホイートストンブリッジ回路２の等価回路を参照しながら考える。
図３において、Ｖｓ１，Ｖｓ２は差動アンプ１１に入力される差動信号に含まれる信号成分の電圧を表し、Ｖｏｆｆは当該差動信号に含まれるオフセット成分の電圧を表し、Ｖｃｏｍは当該差動信号に含まれるコモンモード成分の電圧を表す。
ここで、差動アンプ１１に入力される差動信号の電圧Ｖｉ１，Ｖｉ２はそれぞれ下式（１３），（１４）で表される。
Ｖｉ１＝Ｖｓ１＋Ｖｏｆｆ＋Ｖｃｏｍ            （１３）
Ｖｉ２＝Ｖｓ２＋Ｖｃｏｍ  （１４）
【００３１】
式（１２）に式（１３），（１４）を代入すると、下式（１５）が得られる。
Ｖｏ１−Ｖｏ２＝｛１＋３×（Ｒｆ／Ｒｇ）｝×｛（Ｖｓ１＋Ｖｏｆｆ＋Ｖｃｏｍ）−（Ｖｓ２＋Ｖｃｏｍ）｝−（Ｒｆ／Ｒｇ）×（Ｖｔ１−Ｖｔ２）
＝｛１＋３×（Ｒｆ／Ｒｇ）｝×｛（Ｖｓ１−Ｖｓ２）＋Ｖｏｆｆ｝−（Ｒｆ／Ｒｇ）×（Ｖｔ１−Ｖｔ２）
＝｛１＋３×（Ｒｆ／Ｒｇ）｝×（Ｖｓ１−Ｖｓ２）＋｛１＋３×（Ｒｆ／Ｒｇ）｝×Ｖｏｆｆ−（Ｒｆ／Ｒｇ）×（Ｖｔ１−Ｖｔ２）              （１５）
【００３２】
式（１５）はオフセット調整前の差動アンプ１１から出力される差動信号を示している。そして、式（１５）では、｛１＋３×（Ｒｆ／Ｒｇ）｝×Ｖｏｆｆのように、オフセット成分が増幅されている。そこで、オフセット調整回路１３を用いて下式（１６）で表される電圧（Ｖｔ１−Ｖｔ２）のオフセット調整信号を差動アンプ１１に注入する。
（Ｖｔ１−Ｖｔ２）＝３×Ｖｏｆｆ            （１６）
【００３３】
すなわち、式（１５）に式（１６）を代入することで下式（１７）が得られる。よって、計装アンプ１は、差動アンプ１１に入力される差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅することができる。
Ｖｏ１−Ｖｏ２＝｛１＋３×（Ｒｆ／Ｒｇ）｝×（Ｖｓ１−Ｖｓ２）＋｛１＋３×（Ｒｆ／Ｒｇ）｝×Ｖｏｆｆ−３×（Ｒｆ／Ｒｇ）×Ｖｏｆｆ
＝｛１＋３×（Ｒｆ／Ｒｇ）｝×（Ｖｓ１−Ｖｓ２）＋Ｖｏｆｆ              （１７）
【００３４】
また、オフセット調整回路１３を用いることで、下式（１８），（１９）に示すように、従来の計装アンプに対してゲインを大きくすることができる。なお、式（１８），（１９）において、Ｇ１は実施の形態１に係る計装アンプ１におけるゲインを表し、Ｇ２は従来の計装アンプにおけるゲインを表す。
Ｇ１＝１＋３×（Ｒｆ／Ｒｇ）              （１８）
Ｇ２＝１＋２×（Ｒｆ／Ｒｇ）              （１９）
【００３５】
以上のように、この実施の形態１によれば、入力された差動信号を増幅する差動アンプ１１と、差動アンプ１１に接続され、入力されたオフセット調整信号により、差動アンプ１１に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路１３とを備えたので、差動アンプ１１に入力された差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅可能となる。また、実施の形態１に係る計装アンプ１では、差動アンプ１１にオフセット調整回路１３を接続することで、従来のようにシングルエンドアンプにオフセット調整回路を接続した場合に対し、ゲインを大きく取ることが可能となる。
【００３６】
また、差動アンプ１１の後段に差動ＡＤＣ１２を接続することで、従来のようなシングルエンドアンプを省略することができる。これにより、差動信号のまま処理を行うことができ、耐ノイズ性能が向上する。
【００３７】
なお図１では、差動ＡＤＣ１２を用いた場合を示しているが、これに限らず、図４に示すように、差動ＡＤＣ１２に代えてシングルエンドアンプ１４を用いてもよい。
シングルエンドアンプ１４は、差動アンプ１１から入力された差動信号をシングルエンド信号に変換する。このシングルエンドアンプ１４は、オペアンプ１４０１、入力抵抗１４０２〜１４０４及び帰還抵抗１４０５を有している。
【００３８】
入力抵抗１４０２は、一端がオペアンプ１１０１の出力端子及び帰還抵抗１１０３の他端に接続され、他端がオペアンプ１４０１の非反転入力端子に接続されている。
入力抵抗１４０３は、一端がオペアンプ１１０２の出力端子及び帰還抵抗１１０４の他端に接続され、他端がオペアンプ１４０１の反転入力端子に接続されている。
【００３９】
入力抵抗１４０４は、一端がオペアンプ１４０１の非反転入力端子及び入力抵抗１４０２の他端に接続され、他端がグランドに接続されている。
帰還抵抗１４０５は、一端がオペアンプ１４０１の反転入力端子及び入力抵抗１４０３の他端に接続され、他端がオペアンプ１４０１の出力端子に接続されている。
【００４０】
実施の形態２．
実施の形態１では、差動アンプ１１にオフセット調整回路１３を接続した構成を示した。一方、オフセット調整回路１３に入力されるオフセット調整信号は、式（１６）を満足していればどのような値でもよいわけではない。
【００４１】
式（７）を変形することで、下式（２０）が得られる。
Ｖｏ１＝Ｖｉ１−（Ｒｆ／Ｒｇ）×（Ｖｉ２−Ｖｉ１）−（Ｒｆ／Ｒｔ）×（Ｖｔ１−Ｖｉ１）            （２０）
この式（２０）から、（Ｖｔ１−Ｖｉ１）の値が大きいと、オペアンプ１１０１から出力される信号の電圧Ｖｏ１が飽和する可能性があることが分かる。オペアンプ１１０２から出力される信号の電圧Ｖｏ２についても同様である。
【００４２】
そこで、実施の形態２では、差動アンプ１１から出力される信号の電圧Ｖｏ１，Ｖｏ２の飽和を回避する構成について説明する。図５はこの発明の実施の形態２に係る計装アンプ１の構成例を示す図である。図５に示す実施の形態２に係る計装アンプ１は、図１に示す実施の形態１に係る計装アンプ１に対し、バイアス電圧生成回路１５を追加している。その他の構成は同様であり、同一の符号を付してその説明を省略する。なお図５では、差動ＡＤＣ１２の図示を省略している。
【００４３】
バイアス電圧生成回路１５は、ホイートストンブリッジ回路２から差動アンプ１１に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路１３に入力されるオフセット調整信号にバイアスをかける。これにより、（Ｖｔ１−Ｖｉ１）及び（Ｖｔ２−Ｖｉ２）を小さくさせる。このバイアス電圧生成回路１５は、オペアンプ１５０１〜１５０４及び抵抗１５０５〜１５１１を有している。
【００４４】
オペアンプ１５０１は、非反転入力端子が、ホイートストンブリッジ回路２が有する一対の出力端子のうちの一方に接続され、反転入力端子が出力端子に接続されている。
オペアンプ１５０２は、非反転入力端子が、ホイートストンブリッジ回路２が有する一対の出力端子のうちの他方に接続され、反転入力端子が出力端子に接続されている。
【００４５】
抵抗１５０５は、一端がオペアンプ１５０１の出力端子に接続されている。
抵抗１５０６は、一端がオペアンプ１５０２の出力端子に接続されている。
抵抗１５０７は、一端が抵抗１５０５の他端及び抵抗１５０６の他端に接続され、他端がグランドに接続されている。
【００４６】
オペアンプ１５０３は、非反転入力端子が抵抗１５０５の他端、抵抗１５０６の他端及び抵抗１５０７の一端に接続され、出力端子が調整抵抗１３０１の他端に接続されている。
オペアンプ１５０４は、非反転入力端子が抵抗１５０５の他端、抵抗１５０６の他端及び抵抗１５０７の一端に接続され、出力端子が調整抵抗１３０２の他端に接続されている。
【００４７】
抵抗１５０８は、一端がオペアンプ１５０３の反転入力端子に接続され、他端が調整抵抗１３０１の他端及びオペアンプ１５０３の出力端子に接続されている。
抵抗１５０９は、一端がオペアンプ１５０４の反転入力端子に接続され、他端が調整抵抗１３０２の他端及びオペアンプ１５０４の出力端子に接続されている。
【００４８】
抵抗１５１０は、一端がオペアンプ１５０３の反転入力端子及び抵抗１５０８の一端に接続されている。なお、抵抗１５１０の他端に入力される信号の電圧をＶｔ１’とする。
抵抗１５１１は、一端がオペアンプ１５０４の反転入力端子及び抵抗１５０９の一端に接続されている。なお、抵抗１５１１の他端に入力される信号の電圧をＶｔ２’とする。
【００４９】
この抵抗１５１０に入力される信号及び抵抗１５１１に入力される信号は、差動信号であるオフセット調整信号を構成する。このオフセット調整信号の電圧は、ホイートストンブリッジ回路２から入力される差動信号に含まれるオフセット成分の電圧の３倍である。
なお、抵抗１５１０に入力される信号及び抵抗１５１１に入力される信号は、例えば、図１０に示されるようなトリマ抵抗を用いて生成してもよいし、ＤＡＣを用いて生成してもよい。
【００５０】
この図５に示すバイアス電圧生成回路１５において、抵抗１５０５〜１５１１の抵抗値を最適化することで、下式（２１），（２２）で表される電圧Ｖｔ１，Ｖｔ２を得る。なお、式（２１），（２２）においてＶＢはバイアス電圧であり、下式（２３）で表される。
Ｖｔ１＝ＶＢ−Ｖｔ１’    （２１）
Ｖｔ２＝ＶＢ−Ｖｔ２’    （２２）
ＶＢ＝（Ｖｉ１＋Ｖｉ２）／２              （２３）
【００５１】
図５に示す計装アンプ１によるオフセット調整のシミュレーション結果例を図６に示す。ここでは、差動アンプ１１に入力される差動信号を３０ｍＶｐｐの１ｋＨｚ正弦波とし、当該差動信号に含まれるオフセット成分の電圧を１００ｍＶとし、当該差動信号に含まれるコモンモード成分の電圧を２．５Ｖとし、計装アンプ１のゲインを３１倍としている。オフセット成分の電圧が１００ｍＶであるため、式（１６）から、３００ｍＶのオフセット調整信号を注入している。なお図６において、符号６０１が差動アンプ１１に入力される差動信号を示し、符号６０２がオフセット成分の電圧を示し、符号６０３が差動アンプ１１から出力された差動信号を示している。
図６から、差動アンプ１１に入力される差動信号に対し、オフセット成分は増幅されずに信号成分のみが３１倍に増幅されていることがわかる。
【００５２】
なお、差動信号に含まれるコモンモード成分の電圧をバイアス電圧とする方法としては、図５に示す回路に限らず、図７に示す回路を用いてもよい。なお図７では、差動ＡＤＣ１２の図示を省略している。
図７では、図５に示す計装アンプ１からオペアンプ１５０１及び抵抗１５０５を取除いている。
【００５３】
また上記では、図１に示す回路に対してバイアス電圧生成回路１５を設けた場合を示した。しかしながら、これに限らず、図４に示す回路に対してバイアス電圧生成回路１５を設けてもよく、同様の効果が得られる。
【００５４】
以上のように、この実施の形態２によれば、差動アンプ１１に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路１３に入力されるオフセット調整信号にバイアスをかけるバイアス電圧生成回路１５を備えたので、実施の形態１に対し、差動アンプ１１から出力される信号の電圧Ｖｏ１，Ｖｏ２の飽和を回避できる。
【００５５】
実施の形態３．
実施の形態２では、図５，７に示すように、バイアス電圧生成回路１５を設けることで差動アンプ１１から出力される信号の電圧Ｖｏ１，Ｖｏ２の飽和を回避する構成を示した。それに対し、実施の形態３では、オフセット調整回路１３に入力されるオフセット調整信号をフローティングすることで上記電圧Ｖｏ１，Ｖｏ２の飽和を回避する構成について説明する。図８はこの発明の実施の形態３に係る計装アンプ１の構成例を示す図である。図８に示す実施の形態３に係る計装アンプ１は、図１に示す実施の形態１に係る計装アンプ１に対し、フローティング回路１６を追加している。その他の構成は同様であり、同一の符号を付してその説明を省略する。なお図８では、差動ＡＤＣ１２の図示を省略している。
【００５６】
フローティング回路１６は、オフセット調整回路１３に入力されるオフセット調整信号をフローティングする。このフローティング回路１６は、フローティングコンデンサ１６０１、スイッチ１６０２，１６０３及びスイッチ制御部１６０４を有している。
【００５７】
フローティングコンデンサ１６０１は、一端が調整抵抗１３０１の他端に接続され、他端が調整抵抗１３０２の他端に接続されている。このフローティングコンデンサ１６０１の容量値をＣｔとする。
【００５８】
スイッチ１６０２は、電圧Ｖｔ１の信号が入力される入力端子を、調整抵抗１３０１の他端及びフローティングコンデンサ１６０１の一端に対して接続又は解除するアナログスイッチである。
【００５９】
スイッチ１６０３は、電圧Ｖｔ２の信号が入力される入力端子を、調整抵抗１３０２の他端及びフローティングコンデンサ１６０１の他端に対して接続又は解除するアナログスイッチである。
【００６０】
スイッチ制御部１６０４は、充電工程及び放電工程を繰り返すように、スイッチ１６０２及びスイッチ１６０３を制御する。充電工程では、スイッチ制御部１６０４は、スイッチ１６０２及びスイッチ１６０３を一定期間オンにする。これにより、フローティングコンデンサ１６０１に電圧を充電させる。また、放電工程では、スイッチ制御部１６０４は、スイッチ１６０２及びスイッチ１６０３を一定期間オフにする。これにより、フローティングコンデンサ１６０１に充電された電圧を放電させ、オフセット調整信号を有効とさせる。なお、スイッチ制御部１６０４は、システムＬＳＩ等の処理回路、又はメモリ等に記憶されたプログラムを実行するＣＰＵ等により実現される。
【００６１】
このように、オフセット調整回路１３に入力されるオフセット調整信号をフローティング状態とすることで、バイアス電圧を用いずに、差動アンプ１１から出力される信号の電圧Ｖｏ１，Ｖｏ２の飽和を回避できる。
【００６２】
また上記では、図１に示す回路に対してフローティング回路１６を設けた場合を示した。しかしながら、これに限らず、図４に示す回路に対してフローティング回路１６を設けてもよく、同様の効果が得られる。
【００６３】
以上のように、この実施の形態３によれば、オフセット調整回路１３に入力されるオフセット調整信号をフローティングするフローティング回路１６を備えたので、実施の形態１に対し、差動アンプ１１から出力される信号の電圧Ｖｏ１，Ｖｏ２の飽和を回避できる。
【００６４】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００６５】
１  計装アンプ
２  ホイートストンブリッジ回路
１１  差動アンプ
１２  差動ＡＤＣ
１３  オフセット調整回路
１４  シングルエンドアンプ
１５  バイアス電圧生成回路
１６  フローティング回路
１１０１，１１０２  オペアンプ
１１０３，１１０４  帰還抵抗
１１０５  ゲイン設定抵抗
１３０１，１３０２  調整抵抗
１４０１  オペアンプ
１４０２〜１４０４  入力抵抗
１４０５  帰還抵抗
１５０１〜１５０４  オペアンプ
１５０５〜１５１１  抵抗
１６０１  フローティングコンデンサ
１６０２，１６０３  スイッチ
１６０４  スイッチ制御部
【図１】
2019092104.tif 000003
【図２】
2019092104.tif 000004
【図３】
2019092104.tif 000005
【図４】
2019092104.tif 000006
【図５】
2019092104.tif 000007
【図６】
2019092104.tif 000008
【図７】
2019092104.tif 000009
【図８】
2019092104.tif 000010
【図９】
2019092104.tif 000011
【図１０】
2019092104.tif 000012