(57)【要約】【課題】並列に接続された複数のスイッチング素子において過大なゲート電圧の発生を抑制する。【解決手段】制御装置は、複数のスイッチング素子へ共通の駆動信号を出力するドライブ回路と、複数のスイッチング素子のなかの二つのスイッチング素子の各エミッタに接続されており、二つのスイッチング素子の各エミッタの間の電位差に応じた信号を出力する差動回路と、差動回路の出力信号に基づいて前記電位差が所定範囲外となった回数を計数するカウンタ回路とを備える。駆動回路は、カウンタ回路に接続されており、カウンタ回路の計数値が所定の閾値に達したときに、駆動信号の出力を停止する。【選択図】  図１
2019068654.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続された複数のスイッチング素子を制御する制御装置であって、
前記複数のスイッチング素子へ共通の駆動信号を出力するドライブ回路と、
前記複数のスイッチング素子のなかの二つのスイッチング素子の各エミッタに接続されており、前記二つのスイッチング素子の各エミッタの間の電位差に応じた信号を出力する差動回路と、
前記差動回路の出力信号に基づいて、前記電位差が所定範囲外となった回数を計数するカウンタ回路と、
を備え、
前記ドライブ回路は、前記カウンタ回路に接続されており、前記カウンタ回路の計数値が所定の閾値に達したときに前記駆動信号の出力を停止する、
制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、並列に接続された複数のスイッチング素子を制御する技術に関する。
【背景技術】
【０００２】
特許文献１に、複数のスイッチング素子を有するインバータ回路が開示されている。この種のインバータ回路やコンバータ回路といった電力変換回路では、複数のスイッチング素子を並列に接続することにより、各々のスイッチング素子に流れる電流を低減する構成が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１９２３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のスイッチング素子が並列に接続された構成では、スイッチング素子の個体差や回路の非対称性等に起因して、複数のスイッチング素子の間で電気的特性が完全に同一とはならない。複数のスイッチング素子の間で電気的特性に差が存在すると、複数のスイッチング素子を共通の駆動信号で同時に駆動したとしても、複数のスイッチング素子の各エミッタの間には電位差が生じ得る。そのような電位差が生じると、それを起点として、各スイッチング素子のエミッタ電圧に発振が生じることがある。この場合、ゲート電圧も発振することになって、ゲート電圧がスイッチング素子の許容範囲を超えるおそれがある。
【０００５】
本明細書は、並列に接続された複数のスイッチング素子において過大なゲート電圧の発生を抑制し得る技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書は、並列に接続された複数のスイッチング素子を制御する制御装置を開示する。この制御装置は、複数のスイッチング素子へ共通の駆動信号を出力するドライブ回路と、複数のスイッチング素子のなかの二つのスイッチング素子の各エミッタに接続されており、二つのスイッチング素子の各エミッタの間の電位差に応じた信号を出力する差動回路と、差動回路の出力信号に基づいて、二つのスイッチング素子の各エミッタの間の電位差が所定範囲外となった回数を計数するカウンタ回路とを備える。駆動回路は、カウンタ回路に接続されており、カウンタ回路の計数値が所定の閾値に達したときに、駆動信号の出力を停止する。
【０００７】
上記した制御装置では、差動回路によって、二つのスイッチング素子の各エミッタの間の電位差が監視されており、当該電位差に無視できない変動が生じたときには、カウンタ回路によってその回数が計数されるように構成されている。そして、当該電位差に発振が生じたときには、カウンタ回路による計数値が閾値へ達することによって、駆動信号の出力が速やかに停止されるように構成されている。これにより、複数のスイッチング素子はターンオフされ、過大なゲート電圧の発生を回避又は抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例１の制御装置１０の構成を模式的に示す。
【図２】実施例１の制御装置１０の通常時における動作を説明するタイムチャートである。（Ａ）はスイッチング素子２、４のエミッタ間電圧を示し、（Ｂ）はスイッチング素子２、４のゲート電圧を示し、（Ｃ）は差動回路１４の出力信号を示し、（Ｄ）はカウンタ回路１６の出力信号を示す。
【図３】実施例１の制御装置１０の発振時における動作を説明するタイムチャートである。図２と同様に、（Ａ）はスイッチング素子２、４のエミッタ間電圧を示し、（Ｂ）はスイッチング素子２、４のゲート電圧を示し、（Ｃ）は差動回路１４の出力信号を示し、（Ｄ）はカウンタ回路１６の出力信号を示す。
【図４】実施例２の制御装置１１０の構成を模式的に示す。
【図５】実施例２の制御装置１１０の動作を説明するタイムチャートである。（Ａ）はスイッチング素子２、４のエミッタ間電圧を示し、（Ｂ）はスイッチング素子２、４のゲート電圧を示し、（Ｃ）は差動回路１１４の出力信号を示し、（Ｄ）はカウンタ回路１１６の計数値を示し、（Ｅ）はカウンタ回路１１６が出力する駆動停止信号を示す。
【図６】実施例３の制御装置２１０の構成を模式的に示す。
【発明を実施するための形態】
【０００９】
（実施例１）図１−図３を参照して、実施例１の制御装置１０について説明する。図１に示すように、本実施例の制御装置１０は、並列に接続された二つのスイッチング素子２、４を制御する。なお、本実施例の制御装置１０は、二つのスイッチング素子２、４を制御するように構成されているが、制御装置１０が制御するスイッチング素子の数は二つに限定されない。本実施例の制御装置１０に採用された技術は、並列に接続された三以上のスイッチング素子にも適用することができる。
【００１０】
制御装置１０によって制御されるスイッチング素子２、４は、特に限定されないが、例えばインバータ回路やコンバータ回路といった電力変換回路に設けられている。この種の電力変換回路では、二つのスイッチング素子２、４が並列に接続されることにより、各々のスイッチング素子２、４に流れる電流を低減することができる。スイッチング素子２、４の具体的な構成についても特に限定されない。各々のスイッチング素子２、４は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよいし、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であってもよい。なお、スイッチング素子２がＭＯＳＦＥＴの場合、本明細書に記載された「エミッタ」との用語は、「ソース」と読み替えることができる。
【００１１】
図１に示すように、制御装置１０は、ドライブ回路１２と差動回路１４とカウンタ回路１６とを備える。ドライブ回路１２は、各々のスイッチング素子２のゲートに接続されており、二つのスイッチング素子２、４へ共通の駆動信号を出力する。ドライブ回路１２が駆動信号を出力すると、各々のスイッチング素子２、４はターンオンされ、ドライブ回路１２が駆動信号の出力を中止すると、各々のスイッチング素子２、４はターンオフされる。ドライブ回路１２が出力する駆動信号は、例えば５ボルトや１０ボルトといった電圧信号であり、スイッチング素子２、４のゲート電圧を、その閾値電圧よりも高くする。二つのスイッチング素子２、４は、共通の駆動信号によって制御されることから、理想的には同じタイミングでターンオン及びターンオフされる。
【００１２】
差動回路１４は、二つのスイッチング素子２、４の各エミッタに接続されており、二つのスイッチング素子２、４の各エミッタの間の電位差に応じた信号を出力する。以下では、二つのスイッチング素子２、４の各エミッタの間の電位差を、単にエミッタ間電圧と称することがある。差動回路１４は、エミッタ間電圧に応じた信号を出力する回路であればよく、その具体的な構成については特に限定されない。一例ではあるが、本実施例における差動回路１４は、オペアンプ等を用いて構成されており、エミッタ間電圧を増幅して出力するように構成されている。カウンタ回路１６は、差動回路１４に接続されており、差動回路１４の出力信号を受信する。カウンタ回路１６は、差動回路１４の出力信号に基づいて、エミッタ間電圧が所定範囲外となった回数を計数する。
【００１３】
前述したドライブ回路１２は、カウンタ回路１６に接続されており、カウンタ回路１６の出力信号を受信する。カウンタ回路１６の出力信号は、カウンタ回路１６による計数値、即ち、エミッタ間電圧が所定範囲外となった回数を示す。ドライブ回路１２は、カウンタ回路１６の計数値が所定の閾値に達したときに、前述した駆動信号の出力を停止する。即ち、ドライブ回路１２は、スイッチング素子２をターンオフさせる。
【００１４】
なお、カウンタ回路１６の計数値が、所定の閾値に達したのか否かの判定は、ドライブ回路１２に代えて、カウンタ回路１６で行われてもよい。この場合、カウンタ回路１６は、自己の判定結果を示す二値信号を出力すればよく、その二値信号に応じて、ドライブ回路１２は駆動信号の出力を停止するとよい。あるいは、カウンタ回路１６の計数値が、所定の閾値に達したのか否かの判定は、カウンタ回路１６とドライブ回路１２との間に設けられた他の回路又は装置によって行われてもよい。
【００１５】
以上の構成により、本実施例の制御装置１０は、並列に接続された二つのスイッチング素子２、４を、共通の駆動信号によって制御する。二つのスイッチング素子２、４は、共通の駆動信号によって制御されることから、理想的には同じタイミングでターンオン及びターンオフされる。即ち、図２（Ａ）、（Ｂ）に示すように、例えば時刻ｔ１で駆動信号が出力されたときに、その前後において、二つのスイッチング素子２、４の各エミッタの間に電位差は生じない。即ち、エミッタ間電圧はゼロに維持される。この場合、図２（Ｃ）、（Ｄ）に示すように、差動回路１４の出力信号にも変化は生じず、カウンタ回路１６の計数値にも変化は生じない。
【００１６】
しかしながら、二つのスイッチング素子２、４が並列に接続された構成では、スイッチング素子２、４の個体差や回路の非対称性等に起因して、二つのスイッチング素子２、４の間で電気的特性が完全に同一とはならない。二つのスイッチング素子２、４の間で電気的特性に差が存在すると、図３（Ａ）に示すように、二つのスイッチング素子２を共通の駆動信号で同時に駆動したとしても、二つのスイッチング素子２、４の各エミッタの間には電位差が生じ得る。そのような電位差が生じると、図３（Ｂ）に示すように、それを起点として、各スイッチング素子２、４のエミッタ電圧に発振が生じることがある。この場合、ゲート電圧も発振することになって、ゲート電圧がスイッチング素子２、４の許容範囲を超えるおそれがある。
【００１７】
上記の問題に関して、本実施例の制御装置１０では、図３（Ｃ）に示すように、差動回路１４によってエミッタ間電圧が監視されており、図３（Ｄ）に示すように、エミッタ間電圧に無視できない変動が生じると、カウンタ回路１６によってその回数が計数されるように構成されている。そして、エミッタ間電圧に発振が生じたときには、カウンタ回路１６による計数値が閾値へ達することによって、ドライブ回路１２が駆動信号の出力を速やかに停止するように構成されている。図３に示す例では、時刻ｔ２において、ドライブ回路１２が駆動信号の出力を停止している。これにより、複数のスイッチング素子２、４はターンオフされ、過大なゲート電圧の発生を回避又は抑制することができる。
【００１８】
（実施例２）図４、図５を参照して、実施例２の制御装置１１０について説明する。図４に示すように、本実施例の制御装置１１０もまた、並列に接続された二つのスイッチング素子２、４を制御する。本実施例の制御装置１１０は、ドライブ回路１１２と差動回路１１４とカウンタ回路１１６を備える。なお、実施例１で説明した内容と共通又は対応する構成については、同一の符号を付すことによって重複する説明は省略する。
【００１９】
ドライブ回路１１２は、各々のスイッチング素子２、４のゲートに接続されており、二つのスイッチング素子２、４へ共通の駆動信号を出力する。ドライブ回路１１２が駆動信号を出力すると、各々のスイッチング素子２、４はターンオンされ、ドライブ回路１２が駆動信号の出力を中止すると、各々のスイッチング素子２、４はターンオフされる。これらの点については、実施例１におけるドライブ回路１２と同様である。
【００２０】
差動回路１１４は、二つのスイッチング素子２、４の各エミッタに接続されており、エミッタ間電圧に応じた信号を出力する。なお、本実施例における差動回路１１４の出力する信号は、エミッタ間電圧に比例する信号ではなく、エミッタ間電圧に応じた二値信号である。即ち、図５の（Ａ）−（Ｃ）に示すように、エミッタ間電圧が所定範囲内（ここでは閾値電圧以下）であれば、ハイレベルの信号を出力し、エミッタ間電圧が所定範囲外であれば、ローレベルの信号を出力するように構成されている。従って、エミッタ間電圧に発振が生じると、差動回路１１４からはパルス状の信号が繰り返し出力される。
【００２１】
差動回路１１４の具体的な構成は特に限定されない。一例ではあるが、本実施例における差動回路１１４は、オペアンプａｍｐ１を用いて構成されており、コンパレータの回路構造を有している。一方のスイッチング素子２のエミッタ電圧は、抵抗Ｒ１と抵抗Ｒ２とによって分圧され、オペアンプａｍｐ１の非反転入力端子（＋）に入力される。他方のスイッチング素子２のエミッタ電圧は、抵抗Ｒ３と抵抗Ｒ４とによって分圧され、オペアンプａｍｐ１の反転入力端子（−）に入力される。なお、抵抗Ｒ３には直流電源Ｖ１が直列に接続されており、反転入力端子（−）に入力される電圧は、直流電源Ｖ１の電圧分だけ昇圧される。これらの抵抗Ｒ１−Ｒ４の抵抗値と直流電源Ｖ１の電圧値等を適宜調整することより、前述したとおり、差動回路１１４は、エミッタ間電圧に応じてハイレベル又はローレベルの信号を選択的に出力するように構成されている。オペアンプａｍｐ１が出力する二値信号は、差動回路１１４の出力信号として、カウンタ回路１１６に入力される。
【００２２】
カウンタ回路１１６は、差動回路１１４の出力信号に基づいて、エミッタ間電圧が所定範囲外となった回数を計数する。前述したように、本実施例における差動回路１１４は、エミッタ間電圧が所定範囲外となったときに、パルス状の信号を出力する。従って、図５（Ｄ）に示すように、本実施例におけるカウンタ回路１１６は、差動回路１１４の出力信号から立ち下がり（又は立ち下がり）のエッジを検出し、その回数を計数するように構成されている。これにより、カウンタ回路１１６は、エミッタ間電圧が所定範囲外となった回数を計数することができる。
【００２３】
加えて、図５（Ｅ）に示すように、カウンタ回路１１６は、自身の計数値（即ち、エミッタ間電圧が所定範囲外となった回数）が所定の閾値に達したときに、駆動停止信号を出力するように構成されている。即ち、カウンタ回路１１６の計数値が所定の閾値に達したのか否かの判定は、ドライブ回路１１２ではなく、カウンタ回路１１６によって行われる。この点において、本実施例のカウンタ回路１１６は、判定回路としても機能する。カウンタ回路１１６が出力する駆動停止信号は、ドライブ回路１１２へ入力される。ドライブ回路１１２は、カウンタ回路１１６から駆動停止信号を受信すると、駆動信号の出力を停止する。これにより、二つのスイッチング素子２、４はターンオフされる。以上の構成により、エミッタ間電圧に発振が生じたときには、二つのスイッチング素子２、４が速やかにターンオフされることによって、過大なゲート電圧の発生が未然に回避又は抑制される。
【００２４】
（実施例３）図６を参照して、実施例３の制御装置２１０について説明する。図６に示すように、本実施例の制御装置２１０は、並列に接続された三つのスイッチング素子２、４、６を制御する。本実施例の制御装置２１０は、ドライブ回路２１２、第１差動回路２１４ａ、第２差動回路２１４ｂ及びカウンタ回路２１６を備える。なお、実施例１又は２で説明した内容と共通又は対応する構成については、同一の符号を付すことによって重複する説明は省略する。
【００２５】
ドライブ回路２１２は、各々のスイッチング素子２、４、６のゲートに接続されており、三つのスイッチング素子２、４、６へ共通の駆動信号を出力する。ドライブ回路２１２が駆動信号を出力すると、各々のスイッチング素子２、４、６はターンオンされ、ドライブ回路２１２が駆動信号の出力を中止すると、各々のスイッチング素子２、４、６はターンオフされる。これらの点については、実施例１、２におけるドライブ回路１２、１１２と同様である。
【００２６】
第１差動回路２１４ａは、二つのスイッチング素子２、４の各エミッタに接続されており、二つのスイッチング素子２、４のエミッタ間電圧に応じた信号を出力する。なお、本実施例における第１差動回路２１４ａは、実施例２における差動回路１１４と同一の構成及び機能を有する。即ち、第１差動回路２１４ａは、二つのスイッチング素子２、４のエミッタ間電圧が所定範囲内であれば、ハイレベルの信号を出力し、当該エミッタ間電圧が所定範囲外であれば、ローレベルの信号を出力するように構成されている。第１差動回路２１４ａの出力電圧は、カウンタ回路２１６に入力される。
【００２７】
第２差動回路２１４ｂは、二つのスイッチング素子４、６の各エミッタに接続されており、二つのスイッチング素子４、６のエミッタ間電圧に応じた信号を出力する。第２差動回路２１４ｂは、第１差動回路２１４ａと同様の構成を有する。即ち、第２差動回路２１４ｂは、オペアンプａｍｐ２を用いて構成されており、コンパレータの回路構造を有している。一方のスイッチング素子４のエミッタ電圧は、抵抗Ｒ５と抵抗Ｒ６とによって分圧され、オペアンプａｍｐ２の非反転入力端子（＋）に入力される。他方のスイッチング素子６のエミッタ電圧は、抵抗Ｒ７と抵抗Ｒ８とによって分圧され、オペアンプａｍｐ２の反転入力端子（−）に入力される。なお、抵抗Ｒ７には直流電源Ｖ２が直列に接続されており、反転入力端子（−）に入力される電圧は、直流電源Ｖ１の電圧分だけ昇圧される。これらの抵抗Ｒ５−Ｒ８の抵抗値と直流電源Ｖ２の電圧値等を適宜調整することより、前述したとおり、第２差動回路２１４ｂは、エミッタ間電圧に応じてハイレベル又はローレベルの信号を選択的に出力するように構成されている。オペアンプａｍｐ２が出力する二値信号は、第２差動回路２１４ｂの出力信号として、カウンタ回路２１６に入力される。
【００２８】
カウンタ回路２１６は、第１差動回路２１４ａの出力信号に基づいて、二つのスイッチング素子２、４のエミッタ間電圧が所定範囲外となった回数を計数する。この点については、第２実施例におけるカウンタ回路１１６と共通する。これに加えて、本実施例におけるカウンタ回路２１６は、第２差動回路２１４ｂの出力信号に基づいて、二つのスイッチング素子４、６のエミッタ間電圧が所定範囲外となった回数を別途計数する。そして、カウンタ回路２１６は、いずれかの計数値が所定の閾値に達したときに、駆動停止信号を出力するように構成されている。
【００２９】
カウンタ回路２１６が出力する駆動停止信号は、ドライブ回路２１２に入力される。ドライブ回路１１２は、カウンタ回路１１６から駆動停止信号を受信すると、駆動信号の出力を停止する。これにより、三つのスイッチング素子２、４、６はターンオフされる。以上の構成により、エミッタ間電圧に発振が生じたときには、三つのスイッチング素子２、４、６が速やかにターンオフされることによって、過大なゲート電圧の発生が未然に回避又は抑制される。
【００３０】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【符号の説明】
【００３１】
２、４、６：スイッチング素子
１０、１１０、２１０：制御装置
１２、１１２、２１２：ドライブ回路
１４、１１４、２１４ａ、２１４ｂ：差動回路
１６、１１６、２１６：カウンタ回路
【図１】
2019068654.tif 000003
【図２】
2019068654.tif 000004
【図３】
2019068654.tif 000005
【図４】
2019068654.tif 000006
【図５】
2019068654.tif 000007
【図６】
2019068654.tif 000008