(57)【要約】【課題】  接触等により電極が傷つくおそれを低減できる電子素子実装用基板を提供することができる。【解決手段】  本発明の１つの態様に係る電子素子実装用基板１は、上面に電子素子１０が実装される基板２と、基板２の上面および／または下面に位置した、金属材料を含む電極パッド３と、を備えている。電極パッド３は、金属膜を含む第１部３ｄと、第１部３ｄと連続して位置した金属膜を含まない第２部３ｅとを有している。【選択図】  図１
2019149452.tif 000002
【特許請求の範囲】
【請求項１】
上面に電子素子が実装される基板と、
前記基板の上面および／または下面に位置した、金属材料を含む電極パッドと、を備えており、
前記電極パッドは、金属膜を含む第１部と、前記第１部と連続して位置した金属膜を含まない第２部とを有していることを特徴とする電子素子実装用基板。
【請求項２】
上面に複数の電子素子がそれぞれ実装される複数の基板領域と、
前記基板領域の上面および／または下面に位置した、金属材料を含む電極パッドと、を備えており、
前記電極パッドは、金属膜を含む第１部と、前記第１部と連続して位置した金属膜を含まない第２部とを有していることを特徴とする電子素子実装用母基板。
【請求項３】
前記金属膜は、金またはニッケルを含んでいることを特徴とする請求項１に記載の電子素子実装用基板。
【請求項４】
前記第１部は、側面に直線部を有していることを特徴とする請求項１または３に記載の電子素子実装用基板。
【請求項５】
前記電極パッドに含まれる前記金属材料は、タングステン、モリブデンまたは銅のいずれかが含まれていることを特徴とする請求項１、３または４のいずれか１つに記載の電子素子実装用基板。
【請求項６】
前記第２部は、表面に金属材料が露出していることを特徴とする請求項５に記載の電子素子実装用基板。
【請求項７】
請求項１、３〜６のいずれか１つに記載の電子素子実装用基板と、
前記電子素子実装用基板に実装された電子素子とを備えたことを特徴とする電子装置。
【請求項８】
請求項７に記載の電子装置と、
前記電子装置の上面に位置した筐体とを備えたことを特徴とする電子モジュール。
【請求項９】
前記金属膜は、金およびニッケルを含んでいることを特徴とする請求項２に記載の電子素子実装用母基板。
【請求項１０】
前記第１部は、側面に直線部を有していることを特徴とする請求項２または９に記載の電子素子実装用母基板。
【請求項１１】
前記電極パッドに含まれる前記金属材料は、タングステンであることを特徴とする請求項２、９または１０のいずれか１つに記載の電子素子実装用基板。
【請求項１２】
前記第２部の上面には、第２の金属膜が位置したことを特徴とする請求項２、９〜１１のいずれか１つに記載の電子素子実装用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子または集積回路等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。
【背景技術】
【０００２】
従来より、絶縁層からなる配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板に電子素子が実装された電子装置が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９―１０２５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の電子素子実装用基板は、複数の絶縁層の間に内部配線を有している。また、表裏面には電極パッドが位置している。この電極パッド表面には、金属膜が位置している。電極パッドの上面の全てに金属膜が位置していると、接触等により電極が傷つく場合があった。また、電子素子実装用母基板の状態では、金属膜は電解めっき仕様で形成される場合がある。最近の高速化や多機能化から電子素子実装用基板は、電気特性を考慮した配線設計が求められる。このため、高周波特性に適した配線の1つの方法として電解めっき仕様のめっき用配線を削除することが要求されており、この場合電極パッド表面の金属膜は無電解めっき仕様で形成することができる。しかしながら無電解めっき仕様の場合には、電解めっき仕様と比較し電極パッド以外の部分にめっきが広がりやすい傾向があり、電子部品等の実装時に接合材が広がり電気的ショートが発生する場合が懸念されている。
【課題を解決するための手段】
【０００５】
本発明の１つの態様に係る電子素子実装用基板は、上面に電子素子が実装される基板と、基板の上面および／または下面に位置した、金属材料を含む電極パッドと、を備えており、電極パッドは、金属膜を含む第１部と、第１部と連続して位置した金属膜を含まない第２部とを有していることを特徴としている。
【０００６】
本発明の１つの態様に係る電子素子実装用母基板は、上面に複数の電子素子がそれぞれ実装される複数の基板領域と、基板領域の上面および／または下面に位置した、金属材料を含む電極パッドと、を備えており、電極パッドは、金属膜を含む第１部と、第１部と連続して位置した金属膜を含まない第２部とを有していることを特徴としている。
【０００７】
本発明の１つの態様に係る電子装置は、電子素子実装用基板と、電子素子実装用基板に実装された電子素子とを備えていることを特徴としている。
【０００８】
本発明の１つの態様に係る電子モジュールは、電子装置の上面または電子装置を囲んで位置した筐体と、を備えている。
【発明の効果】
【０００９】
本発明の１つの態様に係る電子素子実装用基板は、上記のような構成により、接触等により電極が傷つくおそれを低減できる。また、高周波特性に適した配線が可能となるとともに電解めっき仕様を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は本発明の第１実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線に対応する縦断面図である。
【図２】図２（ａ）は本発明の第１実施形態に係る電子モジュールの外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２−Ｘ２線に対応する縦断面図である。
【図３】図３（ａ）は、第１の実装形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図３（ｂ）は図３（ａ）のＸ３−Ｘ３線に対応する縦断面図である。
【図４】図４（ａ）、図４（ｂ）および図４（ｃ）は図１（ａ）に示すは第１実施形態に係る電子素子実装用基板および電子装置の要部Ａの一例を示す拡大平面図である。
【図５】図５（ａ）は、図１に示す第１実施形態に係る電子素子実装用基板および電子装置の要部Ｂの一例を示す拡大平面図であり、図５（ｂ）および図５（ｃ）は、図１に示す第１実施形態に係る電子素子実装用基板および電子装置の要部Ｃの一例を示す拡大平面図である。
【図６】図６（ａ）〜図６（ｄ）は図１に示す第１実施形態に係る電子素子実装用基板および電子装置の要部Ｃの製造方法の一例を示す概要図である。
【図７】図７（ａ）図７（ｂ）は本発明の第１実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ａの一例を記す。
【図８】図８（ａ）図８（ｂ）は本発明の第１実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ａの一例を記す。
【図９】図９は本発明の第２実施形態に係る電子素子実装用母基板の外観を示す上面図である。
【図１０】図１０（ａ）は本発明の第２実施形態に係る電子素子実装用母基板の要部Ｄの拡大平面図である。図１０（ｂ）は本発明の第２実施形態のその他の態様に係る電子素子実装用母基板の要部Ｄの拡大平面図である。
【図１１】図１１は本発明の第２実施形態に係るその他の態様に電子素子実装用母基板の外観を示す上面図である。
【発明を実施するための形態】
【００１１】
＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側または電子装置を覆って位置した筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
【００１２】
（第１実施形態）
図１〜図８を参照して本発明の第１実施形態における電子モジュール３１、電子装置２１、および電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。なお、本実施形態では図１では電子装置２１を示しており、図２では電子モジュール３１を示す。図３では第１の実装形態のその他の態様に係る電子装置２１を示す。図４では第１実施形態の電子装置２１の要部Ａの一例を示す拡大平面図を示す。図５では実施形態のその他の態様に係る電子素子実装用基板１および電子装置２１の要部Ｂの一例を示す拡大平面図と要部Ｃの一例を示す拡大平面図を示す。図６では実施形態のその他の態様に係る電子素子実装用基板１および電子装置２１の要部Ｃの製造方法の一例を示す概要図を示している。図７、図８では、第１実施形態の電子装置２１の要部Ａの他の例を示す拡大平面図を示す。
【００１３】
また、図１，図２，図４，図５，図７，図８では第１部（金属膜あり部）３ｄをドットおよび実線で示している。
【００１４】
電子素子実装用基板１は、上面に電子素子１０が実装される基板２を有する。基板２は、上面および／または下面に位置した金属材料を含む電極パッド３を有している。電極パッド３は、金属膜を含む第１部３ｄと、第１部３ｄと連続して位置した金属膜を含まない第２部３ｅとを有している。
【００１５】
電子素子実装用基板１は、基板２を有する。基板２は、平板部２ｂと平板部２ｂ上に位置した枠部２ａとを有してもよいし、枠部２ａのみや、平板部２ｂのみを有していても良い。なお、図１〜図３に示す例では、枠部２ａと、平板部２ｂを有している。
【００１６】
枠部２ａ、平板部２ｂを構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂（例えば、プラスティックス、熱可塑性樹脂）等が使用される。なお以下、枠部２ａ、平板部２ｂ、およびその両方からなる絶縁基体を基板２と称する。
【００１７】
枠部２ａ、平板部２ｂを形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。枠部２ａ、平板部２ｂを形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等である。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂等である。
【００１８】
基板２は、前述したように、枠部２ａのみもしくは平板部２ｂのみ、または、枠部２ａの上面または／および枠部２ａの下面には平板部２ｂを積層して形成されていてもよい。
【００１９】
枠部２ａ、平板部２ｂから成る基板２は、図１〜図３に示すように６層の絶縁層から形成されていてもよいし、５層以下または７層以上の絶縁層から形成されていてもよい。絶縁層が５層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が６層以上の場合には、電子素子実装用基板１の剛性を高めることができる。また、図１〜図３に示す例のように、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、第１電極パッド３ａが段差部に位置していてもよい。
【００２０】
基板２は例えば、最外周の1辺の大きさは０．３ｍｍ〜１０ｃｍであり、平面視におい
て基板２が矩形状であるとき、正方形であってもよいし長方形であってもよい。また例えば、基板２の厚みは０．２ｍｍ以上である。
【００２１】
枠部２ａと平板部２ｂは、同一の材料であっても良いし、異なる材料であっても良い。枠部２ａと平板部２ｂとが同一の材料からなるときは、枠部２ａの熱膨張率・熱伝導性・焼成時の温度等の基本的な物性が平板部２ｂと類似とすることができる。よって、電子素子実装用基板１の作成時に安定して作製することができる。また電子素子１０が実装された後も電子素子１０が発熱した場合においても、熱膨張差によるクラック等の発生を低減させることが可能となる。また、枠部２ａと平板部２ｂとが異なる材料からなるときは、場合に応じた素材を選択することができる。例えばより粘度の高い材料を用いて焼成後に硬化させた枠部２ａを形成することで、平板部２ｂが延びることを低減させることができ
るなど、適宜条件に合った選択をすることができる。
【００２２】
電子素子実装用基板１は、上面および／または下面に位置した金属材料を含む電極パッド３と、を備えている。ここで電極パッド３とは、電子素子１０と接続を取る為の第１電極パッド３ａ、電子部品を接続を取る為の第２電極パッド３ｂ、外部回路と接続を取る為の電極パッド３ｃまたはテスト用のその他の電極パッド３ｆなどがある。
【００２３】
第１電極パッド３ａ、第２電極パッド３ｂ、第３電極パッド３ｃ、その他の電極パッド３ｆは上面視において基体枠部２ａ、基体板部２ｂ、および基体枠部２ａと基体板部２ｂの何れかの表面に設けられていればよく、これらのいずれか、またはすべてに設けられていてもよい。また、電子素子実装用基板１には、第１電極パッド３ａ、第２電極パッド３ｂ、第３電極パッド３ｃ、その他の電極パッド３ｆの全てを設けられていても良いし、いずれか３種類の電極パッド、２種類の電極パッドや１種類の電極パッドのみ設けられていてもよい。さらに、その他の電極パッド３ｆが設けられていても良い。
【００２４】
基板２の枠部２ａ、平板部２ｂの上面または下面には、電極パッド３以外に、絶縁層間に形成される内部配線６および内部配線同士を上下に接続する貫通導体が位置していてもよい。これら内部配線６または貫通導体は、基板２の表面に露出していてもよい。この内部配線６または貫通導体によって、第１電極パッド３ａ、第２電極パッド３ｂ、第３電極パッド３ｃ、その他の電極パッド３ｆはそれぞれ電気的に接続されていてもよい。
【００２５】
電極パッド３、内部配線６および貫通導体は、絶縁層が電気絶縁性セラミックスを含む場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、電極パッド３、内部配線６および貫通導体は、絶縁層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等を含んでいる。
【００２６】
電極パッド３（例えば、第２電極パッド３ｂ）は、金属膜を含む第１部３ｄと、第１部３ｄと連続して位置した金属膜を含まない第２部３ｅとを有している。図１では、電子素子実装用基板１の表裏に電極パッド３が配置されている。基板２表面には電子素子１０と接続を取る為の第１電極パッド３ａと電子部品の接続を取る為の第２電極パッド３ｂが配置されており、電子素子実装用基板１の裏面には外部回路と接続を取る為の電極パッド３ｃが配置されている。図１（ａ）の様に電子部品を接続を取る為の第２電極パッド３ｂが、金属膜を含む第１部３ｄと第１部３ｄと連続して位置した金属膜を含まない第２部３ｅとを有している。これにより基板２表面の電極パッド３のうち第１部３ｄの面積を小さくすることができ接触等により電極パッド３が傷つく可能性を低減できる。傷を低減することで、電子素子１０や電子部品などの実装時に傷を起因としたアライメントの誤作動などの不具合を低減することができる。
【００２７】
また、一般的にめっき用配線を有している電子素子実装用基板は、通常はメッキ用配線をもとに電解めっき仕様でめっき被膜を形成することができる。これに対し、電気特性向上の要求等により、めっき用配線を削除した電子素子実装用基板は、通常の無電解めっき仕様でめっき被膜を形成する。この無電解めっきの場合、その特性により、電解めっき被膜に比べめっき被膜が表面導体以外にも広がる傾向がある。その為、電子素子１０や電子部品の実装時に、接合材がめっき被膜が広がった部分を経由して電気的にショートするなどの不具合が発生する懸念があった。
【００２８】
これに対して、本実施形態の電子素子実装用基板１は、後述するマスク部材６１を用い
ることで、１つの電子素子実装用基板１内で複数の第１部３ｄをつなぐことができ、まとめて電気的導通が取れる。これにより電解めっき仕様にすることができる。その為めっき用配線がない無電解めっき仕様での部品実装時の接合材の広がりなどによるショートの発生を低減することが可能となる。
【００２９】
また、図１(ｂ)に示す例では、第１内部配線６ａと第２内部配線６ｂが基板２の中で存在している。ここで、第１内部配線６ａは、めっき用配線がある内部配線、第２内部配線６ｂは、めっき用配線がない内部配線を示している。言い換えると、電子素子実装用基板１はメッキ用配線がある内部配線６ａと、めっき用配線がない内部配線６ｂの両方を有していてもよい。これにより、めっき用配線がある第１内部配線６ａと、マスク部材６１を用いることで１つの電子素子実装用基板１内で電気的導通が取れる。よって、電気特性の向上が必要なパターンはメッキ用配線がない６ｂとすることができ、電子素子実装用基板１の電気特性を一部向上させることができる。併せて、電子素子実装用基板１を電解めっき仕様にすることができる。その為、無電解めっき仕様での部品実装時の接合材の広がりなどによるショートの懸念を低減することが可能となる。
【００３０】
図３に示す例では、電子素子実装用基板１の表面には電子素子１０と接続を取る為の第１電極パッド３ａと、電子素子実装用基板１裏面には外部回路と接続を取る為の電極パッド３ｃを配置している。図１に示す例ではマスク部材６１は第２電極パッド３ｂを用いてめっき用導通を取っていたが、図３に示す例では外部回路と接続を取る為の電極パッド３ｃとマスク部材６１を導通させる事でめっき用の導通が可能となる。よって図３の電子素子実装用基板１の場合、表面の電極パッド３の面積を低減でき、接触等により電極が傷つく可能性を低減することができる。
【００３１】
図４を用いて、金属膜を含む第１部３ｄと、第１部３ｄと連続して位置した金属膜を含まない第２部３ｅの電極パッドの配列について説明する。図４は図１の要部Ａの４つの電極パッドを拡大図である。
【００３２】
図４（ａ）に示す例では、パッド左側が第１部３ｄでパッド右側が第２部３ｅとなっている。図４(ｂ)に示す例では、これはパッド右側の第２部３ｅに導通用マスク部材６１を設置しめっき用の導通をした場合の構造になる。図４（ｂ）は、図４（ａ）と逆の配置となっている。図４（ｂ）は、電極パッド３左側に第２部３ｅでパッド右側が第２部３を有している。これは電極パッド３左側の第２部３ｅに導通用マスク部材を設置しめっき用導通を取った場合になる。図４（ａ）、図４（ｂ）のどちらとも金属膜がある第２部３ｄの表面積を小さくすることで、接触等により電極パッドが傷つく可能性を低減できる。また、電解めっき仕様でめっき被膜を形成することができ、無電解めっき仕様を回避する事が可能となる。その為、無電解めっきの特性によりめっき被膜が表面導体以外にも広がる傾向から電子素子１０や電子部品の実装時に、接合材がめっき被膜が広がった部分を経由して電気的にショートするなどの不具合を低減することが可能となる。
【００３３】
図４（ｃ）は、第２部３ｄのみの電極パッドがある。この構成の例を説明する。図４に示す例では、複数の第２電極パッド３ｂのうち１つは、第１内部配線６ａと基板２内部で導通している電極パッド、Ａ電極パッド７ａを有している。第１内部配線６ａではなく第２内部配線６ｂと基板２内部で導通している電極パッド、Ｂ電極パッド７ｂも有している。第１内部配線６ａと導通しているＡ電極パッド７ａの一部と、第２内部配線６ｂと導通しているＢ電極パッド７ｂがマスク部材６１を経由してめっき用に導通した場合となる。また、その逆も可能である。このような場合においては、無電解めっきの特性によりめっき被膜が表面導体以外にも広がる傾向から電子素子１０や電子部品の実装時に、接合材がめっき被膜が広がった部分を経由して電気的にショートするなどの不具合を低減することが可能となる。合わせて、めっき用配線のない第２内部配線６ｂを電子素子の高速化、高機能化の為に需要視される重要配線に第２内部配線６ｂと導通しているＢ電極パッド７ｂを使用することで電気特性を考慮した配線が可能となる。
【００３４】
図５では、電極パッド３の断面構造を示す。図５（ａ）は、図１（ａ）の要所Ｂの拡大図になる。図５（ｂ）、図５（ｃ）は、図５（ａ）の断面図である。図５（ｃ）に示す例では図５（ｂ）に比べ第２表面膜４ｂが第１表面膜４ａの断面を覆っている。第２表面膜４ｂが第１表面膜４ａの断面を覆っていることで第１表面膜４ａの断面部分の酸化を低減させて信頼性の向上が可能となる。
【００３５】
図６にて、第１部３ｄと、第１部３ｄと連続して位置した金属膜を含まない第２部３ｅの電極パッドの製造方法の一例について説明する。図６は５図（ｂ）の電極パッド３の拡大図となる。
【００３６】
電極パッド３のパターンを形成する。既に説明しているが、パターンの金属材料は金属材料は、タングステン、モリブデンまたは銅のいずれかが含まれていてもよい。タングステン、モリブデンは、配線に使用される金属材料の中では酸化しにくく安定した使用が可能となる。また、銅を配線に使用することで、配線の低抵抗化が可能となる。
【００３７】
図６（ａ）このパターン上にマスク部材６１を配置している。次に図６（ｂ）に示すように初めの金属膜を形成する。図６（ｃ）に示す例では、異種類の金属膜を２層形成した状態を示す。金属膜形成後そのマスク部材６１を取り除く。これによりマスク部材６１に覆われた部分は金属膜を含まない第２部３ｅとなり、マスク部材に覆われていない部分は金属膜を含む第１部３ｄとなる。このようにして、金属膜を含む第１部３ｄと、第１部３ｄと連続して位置した金属膜を含まない第２部３ｅとを有する電極パッド３を成形することができる。第２部３ｅには、タングステンなどの金属材料を含む電極パッドの一部がある。
【００３８】
電極パッド３の側面は直線部を有する。電極パッド３断面が直線部を有する場合、電極パッド３の上面視でも直線部分が存在しやすくなる。これにより、この直線部分を電子部品実装時のアライメントとして使用することで、電子部品を精度よく実装することができ電子部品実装でのマンハッタン現象などを予防することが可能となる。
【００３９】
マスク部材６１は、めっき用の導通が取れればよく、特に材料・製法は特定されない。マスク部材６１として、例えばめっき導通用の治工具を使用することができる。また、例えば、導通を取ることのできる導電性の樹脂を硬化させ、作業後除去することができる。また、例えば導電性を備えた導電性の粘着性でテープ使用し導通を取ることができる。
【００４０】
この金属膜は、１層でも良いし複数層であってもよい。また、各金属層の素材は金またはニッケルを含んでいてもよい。第１表面膜４ａがニッケルの場合パターンとの接合性、第２表面膜４ｂとの密着性が向上することができる。第２表面膜４ｂが金の場合、金属酸化の可能性がなく接続部材のとも相性が良い傾向があり、信頼性の向上ができる。ここでは金属層の材料の一例を示したが、他の材料や他の組合わせでも構わない。
【００４１】
図７に、マスク部材６１の位置合わせ時のマーク部の一例を示す。位置合わせマーク５は、マスク部材６１を設定する際に使用することができる。位置合わせマーク５がない場合でもマスク部材６１は位置合わせは可能である。しかし、位置合わせマーク５があることで、マスク部材の位置精度の向上ができる。これは第１部３ｄの表面積を精度よくでき、ひいては部品実装時の接合材のコントロールが容易になり実装不具合に低減が可能となる。位置合わせマーク５は、電極パッド３を覆っている第１位置合わせマーク５ａと電極パッド３を覆っていない第２位置合わせマーク５ｂなどがある。
【００４２】
図７（ａ）は、電極パッド３全体に第１位置合わせマーク５ａが配置されている。位置合わせマーク５ａが全体に配置されてることで、マスク部材６１の位置ズレが第１位置合わせマーク５ａの幅の範囲でコントロールすることができる。よって、金属膜を含む第１部３ｄの表面積を一定に保つことが可能となる。これにより、金属膜を含む第１部３ｄが一定にすることができ部品実装時の接合材のコントロールが容易になり実装具合に低減が可能となる。
【００４３】
図７（ｂ）に示す例では第２位置合わせマーク５ｂは電極バット３の外側に配置されている。このことで電極パッド３の厚みは金属膜を含む第１部３ｄと金属膜を含まない第２部３ｅの厚みの２つの厚みとなる。位置合わせマーク５ａが電極パッド３に覆っておる場合は、この位置合わせマーク５ａ部分の厚みも、他の電極パッド３と厚みが異なり、３種類の厚みが存在することになる。この場合、電子素子１０や電子図品の実装時の条件検討が煩雑になる。図７（ｂ）に示す例の様に位置合わせマーク５ｂを電極パッド３にかからない様に配置することで、電極パッド３の厚みは２種類のみとなり電子素子１０や電子図品の実装時の条件検討が煩雑になることを防ぐこととなる。また、第２位置合わせマーク５ｂの面積を小さくすることで電子素子実装用基板１の軽量化が可能となる。
【００４４】
位置合わせマーク５は、電極パッド３と同様のスクリーンプリント方法で形成してもよいし、他の方法（一例として蒸着など）で形成しても良い。位置合わせマーク５の材料は、金属系でも非金属系でもよい。図７に示す例の様に、第１位置合わせマーク５ａが電極パッド３全体に配置される場合は、非金属系を選択することでマスク部材６１の位置合わせの目的を達成できる。
【００４５】
図８を用いて、電極パッド３の配置が異なる例を示す。図８は図１に示す基板１の要部Ａを示す拡大図である。図４と異なる部分は電極パッド３が２列に配列されている事である。
【００４６】
図４では、電子部品は上下に配置された電極パッド３に実装される。その電極パッド３の間には第２部３ｅは存在しない。これに対し図８は電子部品は左右に配置された電極パッドに実装することができる。また、図８（ａ）は、実装される電極パッド３の間に第２部３ｅも存在している。このことにより、金属膜がない事で電子部品実装時の接合材が広がることを低減することができる。よって、電極パッド３間の電気的ショートが発生することを低減することが可能となる。
【００４７】
図８（ｂ）電極パッド３の第１部３ｄ間のピッチは図８（ａ）と比較して小さくなる。言い換えると、同じ基板１であっても、マスク部材使用位置により３のピッチを変えることができる。これにより、電子部品の小型化に合あせた対応が容易になる。
【００４８】
電極パッド３、内部配線６および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、外部回路接続用の電極、内部配線および貫通導体の露出表面を保護して酸化を低減できる。また、この構成によれば、電極パッド３と電子素子１０とをワイヤボンディング等の電子素子接続材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。また、位置合わせマーク５も電極パッド３の様にめっき層を順次被着させてもよい。
【００４９】
＜電子装置の構成＞
図１〜図３に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電
子素子実装用基板１に実装された電子素子１０を備えている。
【００５０】
電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０を有している。電子素子１０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＣＤ（Charge Coupled Device）等の撮像素子、またはＬＥＤ（Light Emitting Diode）などの発光素子、またはＬＳＩ（Large Scale Integrated）等の集積回路等である。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
【００５１】
電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。ここで、電子素子実装用基板１は基体枠部２ａの上面に蓋体１２を接続してもよいし、蓋体１２支え、基板２の上面であって電子素子１０を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板２とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
【００５２】
枠状体と基板２と、が同じ材料から成る場合、基板２は枠状体とは開口部を設けるなどして最上層の絶縁層と一体化するように作られていてもよいし、別に設けるろう材等でそれぞれ接合してもよい。
【００５３】
また、基板２と枠状体とが別の材料から成る例として枠状体が蓋体１２と基板２とを接合する蓋体接合材１４と同じ材料から成る場合がある。このとき、蓋体接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。この時の蓋体接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。
【００５４】
蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料または有機材料が用いられていてもよい。
【００５５】
蓋体１２は、蓋体接合材１４を介して電子素子実装用基板１と接合している。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。
【００５６】
＜電子モジュールの構成＞
図２に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の上面または電子装置２１を覆うように設けられた筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
【００５７】
電子モジュール３１は筐体３２（レンズホルダー）を有している。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１と電気的に接続されていてもよい。
【００５８】
なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用
基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
【００５９】
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。
【００６０】
（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、主に酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
【００６１】
なお、基板２が、例えば主に樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で硬化前の樹脂を成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。
【００６２】
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
【００６３】
また、基板２が樹脂から成る場合には、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
【００６４】
なおこの工程において、凹部５の底面となる箇所に第１膜６となる金属ペーストまたは絶縁ペーストを塗布または充填することが可能となる。
【００６５】
（３）次に、前述のグリーンシートを金型等によって加工する。ここで基板２となるグリーンシートの所定の箇所に、金型、パンチング、またはレーザー等を用いて凹部５を設けてもよい。
【００６６】
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。また、この時、複数層を積層したセラミックグリーンシートを所定の位置に、金型、パンチング、またはレーザー等を用いて凹部とを設けてもよい。もしくは、凹部となる位置に貫通孔を有する複数のセラミックグリーンシートを準備し、それぞれを積層して複数の層からなる基板２としてもよい。
【００６７】
（５）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得
る。なお、この工程によって、前述した金属ペーストは、基板２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、内部配線６および貫通導体となる。
【００６８】
（６）次に、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板の表面にめっきなどの表面処理を行う。めっき方法や蒸着方法などで表面電極パターンに金属膜を形成する。この表面処理の段階で、マスク部材６１を配置する。このことで、本発明の実施形態の特徴である金属膜を含む第１部３ｄと、第１部３ｄと連続して位置した金属膜を含まない第２部３ｅの電極パッド３を作製できる。
【００６９】
（７）次に、焼成して得られた多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分断する。この分断においては、基板２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、上述した多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分割する前もしくは分割した後に、それぞれ電解を用いて、電極パッド３、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。基板２が樹脂の場合には、例えばスライシング法、レーザーカッティング法等を用いて分断することができる。
【００７０】
（８）次に、電子素子実装用基板１の上面または下面に電子素子１０を実装する。電子素子１０はワイヤボンディング等の電子素子接続材１３で電子素子実装用基板１と電気的に接合させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体１２を蓋体接合材１４で接合してもよい。
【００７１】
以上（１）〜（８）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）〜（８）の工程順番および、工程の回数等は指定されない。また、上述した（１）〜（８）の工程の全てを経る必要はない。
【００７２】
（第２実施形態）
次に、本発明の第２実施形態における電子素子実装用母基板５１について説明する。
電子素子実装用母基板５１は、上面に複数の電子素子１０がそれぞれ実装される複数の基板領域５２ａを有する。基板領域５２ａは上面および／または下面に位置した、金属材料を含む電極パッド３とを有する。電極パッド３は、金属膜を含む第１部３ａと、第１部３ａと連続して位置した金属膜を含まない第２部３ｂとを有している。
【００７３】
電子素子実装用母基板５１は、上面に電子素子１０が実装される実装領域を有する連続した複数の基板領域５２ａを有している。ここで、基板領域５２ａは複数の実装領域を有しており、さらにそれ以外の領域も有していてよい。言い換えると、複数の基板領域５２ａは第１実施形態に記載した電子素子実装用基板１が複数個配列された領域のことである。このような中央部に実装領域（電子素子実装用基板１）が複数配列された複数の基板領域５２ａを有する電子素子実装用母基板５１は、基板領域５２ａを個々に切断分割することによって、複数の実装領域（電子素子実装用基板１）を作製することができる。
【００７４】
電子素子実装用母基板５１は、電子素子実装用基板１と同様の材料から構成される。電子素子実装用母基板５１を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。電子素子実装用母基板５１を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
【００７５】
複数の基板領域５２ａは複数の実装領域（電子素子実装用基板１）が連続して配列されていてもよいし、各実装領域（電子素子実装用基板１）の間にはその他の領域を有していてもよい。また、基板領域５２ａにおいて複数の実装領域（電子素子実装用基板１）は隣り合う実装領域（電子素子実装用基板１）同士が後述する方法にて電気的に接続していてもよい。
【００７６】
基板領域５２ａは上面および／または下面に位置した、金属材料を含む電極パッド３とを有する。電子素子実装用母基板５１は電子素子実装用基板１と同様に複数の絶縁層で構成されていてもよい。電子素子実装用母基板５１は、各絶縁層の表面と内部に形成された配線導体が形成されていてもよい。また、電子素子実装用母基板５１の基板領域５２ａは各電子素子実装用基板１と同様にそれぞれの内層に内部配線６を有していてもよい。
【００７７】
電子素子実装用母基板５１は、各絶縁層の表面と内部に形成された配線導体は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。また、銅からなっていてもよい。また、電子素子実装用母基板５１は、各絶縁層の表面と内部に形成された配線導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。
【００７８】
電子素子実装用母基板５１は、各絶縁層の表面と内部に形成された配線導体の露出表面に、めっき層を有していてもよい。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
【００７９】
図９にて、電子素子実装用母基板５１の一例を示す。電極パッド３は、金属膜を含む第１部３ａと、第１部３ａと連続して位置した金属膜を含まない第２部３ｂとを有している。これにより、電子素子実装用母基板５１基板２表面の電極パッド３の第１部３ａの面積を小さくすることで接触等により電極が傷つく可能性を低減できる。よって電極パット３の傷を低減することで、電子素子１０や電子部品などの実装時に傷を起因としたアライメントの誤作動などの不具合を低減することができる。
【００８０】
図１０は図９の要部Ｄの拡大図である。図１１にて、電子素子実装用母基板５１にマスク部材６１を配列させた一例を示す。
【００８１】
図１０（ａ）に示す例では、電極パッド３の第２部３ｅは上面視において隣り合う基板領域に跨って位置している。この場合、マスク部材６１の配置を図１１の示す例の様にすることで第２部３ｅは複数の基板領域に跨って位置させることができる。マスク治具６１を図１１の様に配置させることで、マスク治具の数を減らすことがでる。その為  マスク治具の位置合わせの時間も低減することができる。また、隣り合う基板領域に跨って位置
している電極パッド３同士を電解めっき仕様にてめっきを被着させることができる。
【００８２】
図１０（ａ）に示す電子素子実装用母基板５１は、基板領域５２ａを個々に切断分割することによって、複数の実装領域（電子素子実装用基板１）を作製することができる。この切断分割時に金属膜を含まない第２部３ｅの部分で切断分割できる。その為、第１部３ｄの金属層が剥がれる可能性を低減できる。その事で、第１部３ｄの金属層から剥がれた金属層が、電子素子１０または、電子部品を実装する際にダストとしての不具合を低減させることできる。
【００８３】
図１０（ｂ）に示す例では、電極パッド３の第２部３ｅは上面視において隣り合う基板領域の境界線から離れて位置している。なお、図１０（ｂ）に示す例の場合も、マスク部材６１の配置を図１１の示す例の様にすることで第２部３ｅは複数の基板領域に跨らずに電気的に導通が可能な状態で位置させることができる。マスク治具６１を図１１の様に左右の実装領域（電子素子実装用基板１）の電極パット３に配置させることで、マスク治具の数を減らすことがでる。その為マスク治具の位置合わせの時間も低減することができる。このような場合においても複数の基板領域に位置する電極パッド３同士を電解めっき仕様にてめっきを被着させることができる。
【００８４】
また、図１０（ｂ）に示す電子素子実装用母基板５１は、基板領域５２ａを個々に切断分割することによって、複数の実装領域（電子素子実装用基板１）を作製することができる。この切断分割時に電極パット３ない部分で切断分割できる。その為、第２部３ｅの電極パット３が剥がれる可能性を低減できる。よって、第２部３ｅの電極パット３から剥がれた破片などが、電子素子１０または、電子部品を実装する際にダストとしての不具合を低減させることできる。
【００８５】
全ての電極パッド３がマスク治具６１とめっき用の導通が取れる場合、内部配線は、めっき用配線のない第２内部配線６ｂにすることができる。これより電子素子実装用母基板５１の切断分割部分の内部は、電子素子実装用母基板５１の本体材料のみとすることができる。一般的にめっき用配線がある場合は、切断分割部分にめっき用配線が存在する。また、このめっき用配線は、均一に配置されない。よって、切断の際に切りやすい箇所と切り難い箇所ができ、その切断分割部分の切断分割の為の応力が均一にならない。これに対し図１１に示す例では、電子素子実装用母基板５１の切断分割部分は、基板２の本体材料のみとすることができ、そこから切断分割を安定的に実施することができる。
【００８６】
図１１に、マスク部材６１を配置した一例を示す。マスク部材６１は隣り合う実装領域の電極パッド３同士を電気的に接続することができる。よってめっき用配線がない状態でも電解めっき仕様でめっき被膜を作製できる。電子素子実装用母基板５１のマスク部材６１を除去した後は、電極パッド３は複数の実装領域（電子素子実装用基板１）で導通をしておらずめっき用配線がないＡ電極パッド７ａとなる。よって切断分割面にめっき用配線を露出することを低減することができる。また、マスク部材６１を有していることで基板領域５２ａにおいて複数の実装領域（電子素子実装用基板１）は隣り合う実装領域（電子素子実装用基板１）同士が電気的に接続していなくても良い。さらに、マスク部材６１を有していることでめっき用配線を用いない事で電子装置２１の高速化に貢献することができる。
【００８７】
また、めっき用配線がなく電子素子実装用母基板５１のマスク部材６１を除去した後は、電子素子１０や電子部品の実装工程での静電気対策が必要となり、生産性のダウンや多額の設備投資などが必要となる不具合がある。これに対し図１１の様に電子素子実装用母基板５１にマスク部材６１を配置した状態であれば、大きく生産性ダウンや設備投資を検討する必要がなく既存の実装ラインで電子素子１０や電子部品を行うことが可能となる。電子素子１０や電子部品の実装後に基板領域５２ａを個々に切断分割することで、電子装置２１が安全に作成可能となる。
【００８８】
＜電子素子実装用母基板の製造方法＞
次に、本実施形態の電子素子実装用母基板５１の製造方法の一例について説明する。
【００８９】
（１）まず、電子素子実装用母基板５１を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
【００９０】
なお、電子素子実装用母基板５１が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって電子素子実装用母基板５１を形成することができる。また、電子素子実装用母基板５１は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって電子素子実装用母基板５１を形成できる。
【００９１】
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、電子素子実装用母基板５１との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
【００９２】
また、電子素子実装用母基板５１が樹脂から成る場合には、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することもできる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
【００９３】
なおこの工程において、凹部５の底面となる箇所に第１膜６となる金属ペーストまたは絶縁ペーストを塗布または充填することが可能となる。
【００９４】
（３）次に、前述のグリーンシートを金型等によって加工する。ここで基板２となるグリーンシートの所定の箇所に、金型、パンチング、またはレーザー等を用いて凹部５を設けてもよい。
【００９５】
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、電子素子実装用母基板５１となるセラミックグリーンシート積層体を作製してもよい。また、この時、複数層を積層したセラミックグリーンシートを所定の位置に、金型、パンチング、またはレーザー等を用いて凹部５とを設けてもよい。もしくは、凹部５となる位置に貫通孔を有する複数のセラミックグリーンシートを準備し、それぞれを積層して複数の層からなる基板２としてもよい。
【００９６】
（５）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、電子素子実装用母基板５１を得る。なお、この工程によって、前述した金属ペーストは、電子素子実装用母基板５１となるセラミックグリーンシートと同時に焼成さ
れ、電極パッド３、内部配線６および貫通導体となる。
【００９７】
（６）次に、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板の表面にめっきなどの表面処理を行う。めっき方法や蒸着方法などで表面電極パターンに金属膜を形成する。この表面処理の段階で、マスク部材を配置する。このことで  本願の特徴である金属膜を含む第１部３ｄと、第１部３ｄと連続して位置した金属膜を含まない第２部３ｅの電極パッドを作製できる。マスク部材の配置位置精度を上げる為に位置合わせマーク５を上述の（２）の製造方法等で形成する。その位置あせマーク５を基準にマスク部材を配置することができる。また、マスク部材の配置場所によって、図６（ａ）、図６（ｂ）の様に金属膜を含む第１部３ａと、金属膜を含まない第２部３ｂの配列を変更できる。
【００９８】
以上（１）〜（６）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）〜（６）の工程順番および、工程の回数等は指定されない。また、上述した（１）〜（６）の工程の全てを経る必要はない。
【００９９】
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、図１〜図１１に示す例では、電極パッド３の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極３配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。
【符号の説明】
【０１００】
１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・枠部
２ｂ・・・平板部
３・・・・電極パッド
３ａ・・・第１電極パッド（電子素子との接続）
３ｂ・・・第２電極パッド（電子部品との接続）
３ｃ・・・第３電極パッド（外部回路との接続）
３ｄ・・・第１部（金属膜あり部）
３ｅ・・・第２部（金属膜なし部）
３ｆ・・・その他の電極パッド
４・・・・金属膜部
４ａ・・・第１表面膜
４ｂ・・・第２表面膜
５・・・・位置合わせマーク
５ａ・・・第１位置合わせマーク
５ｂ・・・第２位置合わせマーク
６・・・・内部配線
６ａ・・・第１内部配線（めっき用配線あり部）
６ｂ・・・第２内部配線（めっき用配線なし部）
７ａ・・・Ａ電極パッド（第１内部配線（めっき用配線あり部）と導通）
７ｂ・・・Ｂ電極パッド（第２内部配線（めっき用配線なし部）と導通）
１０・・・電子素子
１２・・・蓋体
１３・・・電子素子接合材
１４・・・蓋体接合材
２１・・・電子装置
３１・・・電子モジュール
３２・・・筐体
５１・・・電子素子実装用母基板
５２ａ・・基板領域
５２ｂ・・ダミー領域
６１・・・マスク部材
【図１】
2019149452.tif 000003
【図２】
2019149452.tif 000004
【図３】
2019149452.tif 000005
【図４】
2019149452.tif 000006
【図５】
2019149452.tif 000007
【図６】
2019149452.tif 000008
【図７】
2019149452.tif 000009
【図８】
2019149452.tif 000010
【図９】
2019149452.tif 000011
【図１０】
2019149452.tif 000012
【図１１】
2019149452.tif 000013