(57)【要約】      （修正有）【課題】コモンモードノイズを広帯域で抑制することが可能なアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法を提供する。【解決手段】ノイズ抑制システム１において、アクティブノイズフィルタ１０は、第１の周波数帯域のコモンモードノイズを抑制するノイズフィルタ１１、第２の周波数帯域のコモンモードノイズを抑制するノイズフィルタ１２を備える。前記ノイズフィルタ１１、１２は、第１、第２の大きさの検出用フェライトコア１１ａ、１２ａと、第１、第２の大きさの帰還用フェライトコア１１ｂ、１２ｂと、増幅回路１１ｃ、１２ｃと、を備える。【選択図】図１
2019149675.tif 000002
【特許請求の範囲】
【請求項１】
第１電子機器から発生し、第１電源線を伝搬する第１周波数帯域のコモンモードノイズを検出し、当該第１周波数帯域のコモンモードノイズに起因した第１電圧を誘起する第１検出用フェライトコアと、前記第１検出用フェライトコアにより誘起された前記第１電圧に起因する第１帰還電流を生成する第１増幅回路と、前記第１増幅回路からの前記第１帰還電流により、前記第１周波数帯域のコモンモードノイズを抑制する第１逆起電力を誘起する第１帰還用フェライトコアと、を含む第１ノイズフィルタと、
前記第１ノイズフィルタの前記第１電源線と連結された第２電源線を伝搬する、前記第１周波数帯域とは異なる第２周波数帯域のコモンモードノイズを検出し、当該第２周波数帯域のコモンモードノイズに起因した第２電圧を誘起する第２検出用フェライトコアと、前記第２検出用フェライトコアにより誘起された前記第２電圧に起因する第２帰還電流を生成する第２増幅回路と、前記第２増幅回路からの第２帰還電流により、前記第２周波数帯域のコモンモードノイズを抑制する第２逆起電力を誘起する第２帰還用フェライトコアと、を含む第２ノイズフィルタと、を備えるアクティブノイズフィルタ。
【請求項２】
前記第１検出用フェライトコアおよび前記第１帰還用フェライトコアは、前記第２検出用フェライトコアおよび前記第２帰還用フェライトコアと、材質、形状、およびサイズのうち少なくとも１つが異なる請求項１に記載のアクティブノイズフィルタ。
【請求項３】
前記第１検出用フェライトコアの２次側に配置され、前記第１電源線を伝搬する第１周波数帯域のコモンモードノイズを増幅させるノイズをカットさせる第１バンドパスフィルタと、
前記第２検出用フェライトコアの２次側に配置され、前記第２電源線を伝搬する第２周波数帯域のコモンモードノイズを増幅させるノイズをカットさせる第２バンドパスフィルタと、
を更に備える請求項１または請求項２に記載のアクティブノイズフィルタ。
【請求項４】
前記第１バンドパスフィルタおよび前記第２バンドパスフィルタは、
レジスタンス、キャパシタンスおよびインダクタンスから構成されるパッシブフィルタ、または増幅回路のような能動素子にて構成されるアクティブフィルタとして機能する請求項３に記載のアクティブノイズフィルタ。
【請求項５】
前記第１周波数帯域のコモンモードノイズの大きさに起因して変化し、前記第１検出用フェライトコアの２次側を巻回する導線に誘起される前記第１電圧を計測する電圧計と、
前記第１電圧を減少させるべく、前記第１増幅回路を構成する素子のインピーダンスの値を制御する制御部と、
を更に備える請求項３または請求項４に記載のアクティブノイズフィルタ。
【請求項６】
前記第１増幅回路は、第１素子および第２素子を備え、
前記制御部は、前記第１素子のインピーダンスを増加させ、その結果、
前記電圧計により前記第１電圧が上昇したと判定した場合には、前記第１素子のインピーダンスを低下させ、または
前記電圧計により前記第１電圧が減少したと判定した場合には、そのまま前記第１素子のインピーダンスを低下することで、前記低下した前記第１電圧を更に低下させる請求項５に記載のアクティブノイズフィルタ。
【請求項７】
前記制御部は、前記第１増幅回路の第１素子のインピーダンスを増加または低下させる途中で、それまで減少していた前記第１電圧が再度上昇したと判定した場合、前記第１素子のインピーダンスの増加または低下を停止する、請求項６に記載のアクティブノイズフィルタ。
【請求項８】
妨害源となる電子機器から発生し、電源線を伝搬するコモンモードノイズを検出した検出用フェライトコアにて誘起されたノイズ電圧に応じて、増幅回路を構成する第１素子、および第２素子のインピーダンスを順次制御する制御装置が実行するアクティブノイズフィルタの特性制御方法であって、
前記検出用フェライトコアの１次側にて検出され、当該検出用フェライトコアの２次側に誘起された前記コモンモードノイズに応じた前記ノイズ電圧をモニタリングすることと、
前記モニタリングした前記コモンモードノイズのノイズ電圧が低下するように、前記増幅回路の前記第１素子のインピーダンスを増加または低下させることと、
前記第１素子の前記インピーダンスを増加または低下させたことで得られた前記コモンモードノイズのノイズ電圧がさらに低下するように、前記増幅回路の前記第２素子のインピーダンスを増加または低下させることと、を備えるアクティブノイズフィルタの特性制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コモンモードノイズを抑制するアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法に関する。
【背景技術】
【０００２】
複数の通信機器間を電源線で接続された構成において、当該通信機器の内部の他、外部に設けられた電源線にも不要な伝導妨害波（例えば、コモンモードノイズ）が伝搬することがある。
【０００３】
コモンモードノイズは、電子機器（例えば、電力変換装置）におけるスイッチング動作に起因して発生することが知られている。
【０００４】
この種のコモンモードノイズを防止する対策として、電源線を切断する必要のないフェライトコアが一般的に用いられる。
【０００５】
なお、フェライトコアとは、フェライト製の磁性体であり、ドーナツ状の円環形状を有する。
【０００６】
しかし、フェライトコアだけを用いると、コモンモードノイズを抑圧する効果が小さい（例えば、数［ｄＢ］）という欠点があった。
【０００７】
この欠点に対して、フェライトコアに帰還型増幅回路を組み合わせることでコモンモードノイズの抑圧効果を大きくする手法が知られている。
【０００８】
具体的には、２つのフェライトコアと帰還型増幅回路とを組み合わせ、この帰還型増幅回路による負帰還増幅によって得られる誘起起電力（以下、逆起電力）を、コモンモードノイズを抑制する方向に発生させるアクティブノイズフィルタが提案されている（例えば、非特許文献１を参照。）。
【０００９】
以下、図１４を用いて従来技術のアクティブノイズフィルタについて説明する。
【００１０】
図１４は、従来技術に係るアクティブノイズフィルタ１００の全体構成を示した図である。  
従来技術のアクティブノイズフィルタ１００は、検出用フェライトコア１１０、帰還用フェライトコア１２０および帰還型増幅回路１３０を備える。
【００１１】
図示するように、（検出用、帰還用）フェライトコア（１１０、１２０）の両側に電源線（Ｓｐ１、Ｓｐ２）や導線（ｗ１、ｗ２）を巻き付けることで、１次側のコイルと２次側のコイルとから成るトランスを、それぞれのフェライトコア（１１０、１２０）で構成する。
【００１２】
したがって、例えば検出用フェライトコア１１０において、１次側のコイルを流れるコモンモードノイズＣｎは、その２次側に誘導起電力Ｖａを生じさせる。
【００１３】
次いで、帰還型増幅回路１３０にて誘導起電力Ｖａに起因する帰還電流Ｉを、帰還用フェライトコア１２０の１次側のコイルに印加する。
【００１４】
すると、帰還用フェライトコア１２０の２次側に、コモンモードノイズＣｎを妨げる方向に逆起電力Ｖｂを生じさせ、コモンモードノイズＣｎを低減させることができる。これにより、大きなコモンモードノイズＣｎを抑圧できるアクティブノイズフィルタ１００が実現される。
【先行技術文献】
【非特許文献】
【００１５】
【非特許文献１】吉川創一郎、西方敦博、マハムドファーハン、岡本健、高谷和宏、“フェライトコアを用いた帰還型コモンモードノイズ抑圧装置の特性の向上”、2016 信学総大、B-4-42、p.362、2016.
【発明の概要】
【発明が解決しようとする課題】
【００１６】
前述したように、従来のアクティブノイズフィルタ１００では、検出用フェライトコア１１０および帰還用フェライトコア１２０と、帰還型増幅回路１３０と、を組み合わせることによってコモンモードノイズＣｎの抑圧効果が高められている。
【００１７】
また、フェライトコアの１次側および２次側に巻く電源線や導線の巻数ｎを増加させることで、コモンモードノイズの抑圧効果の増大と、当該コモンモードノイズを抑圧できる周波数帯域の広帯域化と、が図られている。
【００１８】
しかし、検出用フェライトコア１１０と、帰還用フェライトコア１２０と、が同じ性能（例えば、材質、大きさ、形状）を有するアクティブノイズフィルタ１００において、検出用コモンモードノイズＣｎを検出できる周波数帯域は、検出用フェライトコア１１０の性能に制限を受けていることから、当該アクティブノイズフィルタ１００によるコモンモードノイズＣｎを抑圧できる周波数帯域を一定以上に広げることが出来ず、帰還用フェライトコア１２０にて発生させる逆起電力Ｖｂの周波数帯域が、検出用フェライトコア１１０にて検出したコモンモードノイズＣｎの周波数帯域に制限されるという課題がある。
【００１９】
本発明は、このような課題に鑑みてなされたものであり、コモンモードノイズを広帯域で抑制可能とするアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するため、本発明の第１の観点は、第１電子機器から発生し、第１電源線を伝搬する第１周波数帯域のコモンモードノイズを検出し、当該第１周波数帯域のコモンモードノイズに起因した第１電圧を誘起する第１検出用フェライトコアと、前記第１検出用フェライトコアにより誘起された前記第１電圧に起因する第１帰還電流を生成する第１増幅回路と、前記第１増幅回路からの前記第１帰還電流により、前記第１周波数帯域のコモンモードノイズを抑制する第１逆起電力を誘起する第１帰還用フェライトコアと、を含む第１ノイズフィルタと、前記第１ノイズフィルタの前記第１電源線と連結された第２電源線を伝搬する、前記第１周波数帯域とは異なる第２周波数帯域のコモンモードノイズを検出し、当該第２周波数帯域のコモンモードノイズに起因した第２電圧を誘起する第２検出用フェライトコアと、前記第２検出用フェライトコアにより誘起された前記第２電圧に起因する第２帰還電流を生成する第２増幅回路と、前記第２増幅回路からの第２帰還電流により、前記第２周波数帯域のコモンモードノイズを抑制する第２逆起電力を誘起する第２帰還用フェライトコアと、を含む第２ノイズフィルタと、を備える。
【００２１】
第２の観点では、前記第１ノイズフィルタを構成する第１検出用フェライトコアおよび第１帰還用フェライトコアは、前記第２ノイズフィルタを構成する第２検出用フェライトコアおよび第２帰還用フェライトコアと、材質、形状、およびサイズのうち少なくとも１つが異なる。
【００２２】
第３の観点では、上記第１の観点または第２の観点におけるアクティブノイズフィルタはさらに、前記第１検出用フェライトコアの２次側に配置され、前記第１電源線を伝搬する第１周波数帯域のコモンモードノイズを増幅させるノイズをカットさせる第１バンドパスフィルタと、前記第２検出用フェライトコアの２次側に配置され、前記第２電源線を伝搬する第２周波数帯域のコモンモードノイズを増幅させるノイズをカットさせる第２バンドパスフィルタと、を備える。
【００２３】
第４の観点では、上記第３の観点におけるアクティブノイズフィルタにおいて、前記第１バンドパスフィルタおよび前記第２バンドパスフィルタは、レジスタンス、キャパシタンスおよびインダクタンスから構成されるパッシブフィルタ、または増幅回路のような能動素子にて構成されるアクティブフィルタとして機能する。
【００２４】
第５の観点では、上記第３の観点または第４の観点におけるアクティブノイズフィルタは更に、前記第１周波数帯域のコモンモードノイズの大きさに起因して変化し、前記第１検出用フェライトコアの２次側を巻回する導線に誘起される前記第１電圧を計測する電圧計と、前記第１電圧を減少させるべく、前記第１増幅回路を構成する素子のインピーダンスの値を制御する制御部と、備える。
【００２５】
第６の観点では、上記第５の観点におけるアクティブノイズフィルタにおいて、前記第１増幅回路は、第１素子および第２素子を備え、前記制御部は、前記第１素子のインピーダンスを増加させ、その結果、前記電圧計により前記第１電圧が上昇したと判定した場合には、前記第１素子のインピーダンスを低下させ、または前記電圧計により前記第１電圧が減少したと判定した場合には、そのまま前記第１素子のインピーダンスを低下することで、前記低下した前記第１電圧を更に低下させる。
【００２６】
第７の観点では、上記第６の観点におけるアクティブノイズフィルタにおいて、前記制御部は、前記第１増幅回路の第１素子のインピーダンスを増加または低下させる途中で、それまで減少していた前記第１電圧が再度上昇したと判定した場合、前記第１素子のインピーダンスの増加または低下を停止する。
【００２７】
第８の観点では、妨害源となる電子機器から発生し、電源線を伝搬するコモンモードノイズを検出した検出用フェライトコアにて誘起されたノイズ電圧に応じて、増幅回路を構成する第１素子、および第２素子のインピーダンスを順次制御する制御装置が実行するアクティブノイズフィルタの特性制御方法であって、前記検出用フェライトコアの１次側にて検出され、当該検出用フェライトコアの２次側に誘起された前記コモンモードノイズに応じた前記ノイズ電圧をモニタリングすることと、前記モニタリングした前記コモンモードノイズのノイズ電圧が低下するように、前記増幅回路の前記第１素子のインピーダンスを増加または低下させることと、前記第１素子の前記インピーダンスを増加または低下させたことで得られた前記コモンモードノイズのノイズ電圧がさらに低下するように、前記増幅回路の前記第２素子のインピーダンスを増加または低下させることと、を備える。
【発明の効果】
【００２８】
本発明によれば、コモンモードノイズを広帯域で抑制可能とするアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法を実現することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態に係るアクティブノイズフィルタを備えたノイズ抑制システムの全体構成を示した図。
【図２】第１実施形態に係るアクティブノイズフィルタの全体構成における各構成を機能ブロックとして示した図。
【図３】アクティブノイズフィルタが備えるノイズフィルタによるコモンモードノイズＣｎの抑制を示したグラフ。
【図４Ａ】ノイズフィルタに対して単一の増幅回路を設けたアクティブノイズフィルタ１０の全体構成図を示した図。
【図４Ｂ】ノイズフィルタに対して単一の増幅回路を設けたアクティブノイズフィルタ１０の全体構成図を示した図。
【図５】アクティブノイズフィルタによる挿入損失特性（Ｓ２１［ｄＢ］−周波数［Ｈｚ］）を示した図。
【図６】本発明の第２実施形態に係るアクティブノイズフィルタを備えたノイズ抑制システムの全体構成を示した図。
【図７】第２実施形態に係るアクティブノイズフィルタの全体構成における各構成を機能ブロックとして示した図。
【図８】バンドパスフィルタを備えたアクティブノイズフィルタによる挿入損失特性（Ｓ２１［ｄＢ］−周波数［Ｈｚ］）を示した図。
【図９Ａ】本発明の第３の実施形態に係るノイズフィルタの全体構成を示した図。
【図９Ｂ】ノイズフィルタの等価回路を示した図。
【図９Ｃ】ノイズフィルタの等価回路を示した図。
【図１０】本発明の第４実施形態に係るアクティブノイズフィルタを備えたノイズ抑制システムの全体構成を示した図。
【図１１】アクティブノイズフィルタのノイズフィルタにおける、増幅回路およびマイコンの回路構成を詳細に示した図。
【図１２】アクティブノイズフィルタの全体構成における各構成を機能ブロックとして示した図。
【図１３】アクティブノイズフィルタのノイズフィルタ内に設けられた検出用フェライトコア毎に実施するコモンモードノイズのノイズ電圧モニタリング処理を示したフローチャート。
【図１４】従来技術に係るアクティブノイズフィルタの全体構成を示した図。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態に係るアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法について図面を参照して説明する。
【００３１】
１．第１実施形態  
図１は、第１実施形態に係るアクティブノイズフィルタ１０を備えたノイズ抑制システム１の全体構成を示した図である。
【００３２】
ノイズ抑制システム１は、電子機器２０、電子機器３０、およびこれらの電子機器２０、３０の間に設けられたノイズフィルタ１１およびノイズフィルタ１２を備える。
【００３３】
また、ノイズフィルタ１１およびノイズフィルタ１２によりアクティブノイズフィルタ１０が構成される。
【００３４】
電子機器２０は、コモンモードノイズＣｎを発生する。このコモンモードノイズＣｎが電源線（Ｓｐ１〜Ｓｐ５）を伝搬する。
【００３５】
なお、電源線Ｓｐ１〜Ｓｐ５を区別しない場合には、単に電源線Ｓｐと呼ぶことにする。
【００３６】
電子機器３０は、ノイズフィルタ１１およびノイズフィルタ１２を中継する電源線Ｓｐを介して電子機器２０と接続される。
【００３７】
アクティブノイズフィルタ１０は、電源線Ｓｐを伝搬するコモンモードノイズＣｎを抑制する。
【００３８】
アクティブノイズフィルタ１０は、ノイズフィルタ１１、およびこのノイズフィルタ１１と電源線Ｓｐにて連結されたノイズフィルタ１２を備える。
【００３９】
ここで、ノイズフィルタ１１およびノイズフィルタ１２は、それぞれ異なる周波数帯域のコモンモードノイズＣｎを抑制する。
【００４０】
以下では、ノイズフィルタ１１により第１周波数帯域ｆ１におけるコモンモードノイズＣｎが抑制され、ノイズフィルタ１２により第２周波数帯域ｆ２におけるコモンモードノイズＣｎが抑制されるものとする。
【００４１】
なお、アクティブノイズフィルタ１０が備えるノイズフィルタの数は、２つに限らず、これ以上であってもよい。これにより、ノイズフィルタの数だけ広域の周波数帯域を抑制することが可能となる。
【００４２】
ノイズフィルタ１１は、その形状が、例えば第１の大きさを有する検出用フェライトコア１１ａおよび帰還用フェライトコア１１ｂ、ならびに増幅回路１１ｃを備える。
【００４３】
検出用フェライトコア１１ａは、その１次側に電源線Ｓｐ１、２次側に導線ｗ１が巻かれ、図示せぬ１次側コイルおよび２次側コイルを有するトランスが構成される。
【００４４】
帰還用フェライトコア１１ｂは、その１次側に導線ｗ２、２次側に電源線Ｓｐ２が巻かれ、図示せぬ１次側コイルおよび２次側コイルを有するトランスが構成される。
【００４５】
増幅回路１１ｃは、例えば、差動増幅器を用いて構成され、その正極側入力端子（以下、非反転入力端子（＋））に検出用フェライトコア１１ａの２次側に巻かれた導線ｗ１の一端が接続され、負極側入力端子（以下、反転入力端子（−））には、２次側に巻かれた導線ｗ１の他端および帰還用フェライトコア１１ｂの１次側コイルの他端が接続される。
【００４６】
さらに、増幅回路１１ｃの出力端子ＯＵＴ１は、帰還用フェライトコア１１ｂの１次側に巻かれた導線ｗ２の一端に接続される。なお、帰還用フェライトコア１１ｂの１次側に巻かれた導線ｗ２の他端が、増幅回路１１ｃの負極側入力端子（以下、反転入力端子（−））に接続されず、接地（図１中、「Ｇ」と記載）される構成であってもよい。
【００４７】
上記構成の増幅回路１１ｃは、非反転入力端子（＋）と反転入力端子（−）とに供給される電位差に応じた帰還電流Ｉ１を、その出力端子から帰還用フェライトコア１１ｂの１次側に巻かれた導線ｗ２の一端に供給する。
【００４８】
また、ノイズフィルタ１２は、それを構成する（検出用、帰還用）フェライトコア（１２ａ、１２ｂ）のサイズが、ノイズフィルタ１１が備える（検出用、帰還用）フェライトコア（１１ａ、１１ｂ）よりも大きいサイズ（第２の大きさ）を有する点を除いて、ノイズフィルタ１１と同様の構成を採用する。
【００４９】
すなわち、ノイズフィルタ１２を構成する（検出用、帰還用）フェライトコア（１２ａ、１２ｂ）は、図示せぬ１次側コイルおよび２次側コイルを有するトランスとして機能する。
【００５０】
検出用フェライトコア１２ａは、その１次側に電源線Ｓｐ３が巻かれ、２次側に導線ｗ３が巻かれる。
【００５１】
ここで、検出用フェライトコア１２ａの１次側に巻かれた電源線Ｓｐ３と、ノイズフィルタ１１内の帰還用フェライトコア１１ｂの２次側に巻かれた電源線Ｓｐ２と、が直列接続されることで、ノイズフィルタ１２とノイズフィルタ１１とが連結される。
【００５２】
帰還用フェライトコア１２ｂは、１次側に導線ｗ４、２次側に電源線Ｓｐ４が巻かれる。
【００５３】
増幅回路１２ｃは、例えば、差動増幅器を用いて構成され、その正極側入力端子（以下、非反転入力端子（＋））に検出用フェライトコア１２ａの２次側に巻かれた導線ｗ３の一端が接続され、負極側入力端子（以下、反転入力端子（−））には、当該導線ｗ３の他端および帰還用フェライトコア１２ｂの１次側に巻かれた導線ｗ４の他端が接続される。
【００５４】
さらに、増幅回路１２ｃの出力端子ＯＵＴ２は、帰還用フェライトコア１２ｂの１次側に巻かれた導線ｗ４の一端に接続される。なお、帰還用フェライトコア１２ｂの１次側に巻かれた導線ｗ４の他端についても、増幅回路１２ｃの反転入力端子（−）に接続されず、接地（図１中、「Ｇ」と記載）される構成であってもよい。
【００５５】
上記構成の増幅回路１２ｃは、非反転入力端子（＋）と反転入力端子（−）との差に応じた帰還電流Ｉ２を、その出力端子ＯＵＴ２から帰還用フェライトコア１２ｂの１次側の導線ｗ４の一端に供給する。
【００５６】
なお、ノイズフィルタ１１およびノイズフィルタ１２が異なる周波数帯域を抑制する構成として、ノイズフィルタ１１を構成する検出用フェライトコア１１ａおよび帰還用フェライトコア１１ｂと、ノイズフィルタ１２を構成する検出用フェライトコア１２ａおよび帰還用フェライトコア１２ｂと、の各フェライトコアのサイズを異にしたが、これに限らない。
【００５７】
すなわち、検出用フェライトコア１１ａおよび帰還用フェライトコア１１ｂと、検出用フェライトコア１２ａおよび帰還用フェライトコア１２ｂと、で少なくとも１つ異なる材料や形状を採用してもよい。
【００５８】
またなお、抑制可能な周波数帯域がノイズフィルタ（１１、１２）で異なっていれば良いことから、少なくとも検出用フェライトコア１１ａと検出用フェライトコア１２ａとの間で、サイズ、形状、材料の１つが異なった構成であれば良い。
【００５９】
次に、図２を用いて、図１で示したアクティブノイズフィルタ１０を構成する各部の機能について説明する。  
図２は、アクティブノイズフィルタ１０の全体構成における各構成を機能ブロックとして示した図である。この機能ブロック図では、敢えてコモンモードノイズＣｎが伝搬する電源線Ｓｐ（図２中、Ｓｐ１〜Ｓｐ５と記載）をノイズフィルタ１１およびノイズフィルタ１２の外側に記載している。
【００６０】
検出用フェライトコア１１ａは、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第１周波数帯域ｆ１のコモンモードノイズＣｎを検出する機能を有する。
【００６１】
増幅回路１１ｃは、検出用フェライトコア１１ａにて検出したコモンモードノイズＣｎの電圧（以下、ノイズ電圧ＶＮ）に応じた帰還電流Ｉ１を帰還用フェライトコア１１ｂに供給する機能を有する。
【００６２】
帰還用フェライトコア１１ｂは、増幅回路１１ｃからの帰還電流Ｉ１により、自身の、図示せぬ２次側コイルに、コモンモードノイズＣｎの伝搬方向とは反対の逆起電力Ｖ１（コモンモードノイズＣｎを抑制する方向の電圧Ｖ１）を誘起させる。
【００６３】
これにより、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第１周波数帯域ｆ１のノイズが抑制される。
【００６４】
さらに、検出用フェライトコア１２ａは、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第２周波数帯域ｆ２のコモンモードノイズＣｎを検出する機能を有する。
【００６５】
増幅回路１２ｃは、検出用フェライトコア１２ａにて検出したコモンモードノイズＣｎのノイズ電圧ＶＮに応じた帰還電流Ｉ２を帰還用フェライトコア１２ｂに供給する機能を有する。
【００６６】
帰還用フェライトコア１２ｂは、増幅回路１２ｃからの帰還電流Ｉ２により、２次側コイルに、コモンモードノイズＣｎの伝搬方向とは反対の逆起電力Ｖ２（コモンモードノイズＣｎを抑制する方向の電圧Ｖ２）を誘起させる。
【００６７】
これにより、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第２周波数帯域ｆ２のノイズが抑制される。
【００６８】
この結果、コモンモードノイズＣｎのうち、第１周波数帯域ｆ１のノイズの他、第２周波数帯域ｆ２のノイズが抑制される。
【００６９】
図３を用いてノイズフィルタ１１およびノイズフィルタ１２を備えたアクティブノイズフィルタ１０によるコモンモードノイズＣｎの抑制効果について説明する。
【００７０】
図３は、縦軸に挿入損失［Ｓ２１（ｄＢ）］を、横軸に周波数［Ｈｚ］を示し、アクティブノイズフィルタ１０によるコモンモードノイズＣｎの抑制効果を示したグラフである。
【００７１】
ノイズフィルタ１１は、第１中心周波数ｆｃ１、第１周波数帯域幅ｗ１の挿入損失特性を有し、第１周波数帯域ｆ１についてコモンモードノイズＣｎを抑制する。
【００７２】
また、ノイズフィルタ１２は、第２中心周波数ｆｃ２、第２周波数帯域幅ｗ２の挿入損失特性を有し、第１周波数帯域ｆ１とは異なる第２周波数帯域ｆ２についてコモンモードノイズＣｎを抑制する。
【００７３】
すなわち、アクティブノイズフィルタ１０においてノイズフィルタ１１およびノイズフィルタ１２を用いることで、第１周波数帯域ｆ１と第２周波数帯域ｆ２とを重ね合わせた広い帯域幅ｗ３のノイズフィルタを得ることが出来る。
【００７４】
したがって、上記構成のアクティブノイズフィルタ１０によれば、第１周波数帯域ｆ１のコモンモードノイズＣｎを抑制するノイズフィルタ１１および第２周波数帯域ｆ２のコモンモードノイズＣｎを抑制するノイズフィルタ１２を備える。ノイズフィルタ（１１、１２）は、第１、第２の大きさの検出用フェライトコア（１１ａ、１２ａ）と、第１、第２の大きさの帰還用フェライトコア（１１ｂ、１２ｂ）と、増幅回路（１１ｃ、１２ｃ）と、を備え、当該ノイズフィルタ１２内に設けられた検出用フェライトコア１２ａの１次側に巻かれた電源線Ｓｐと、ノイズフィルタ１１内の帰還用フェライトコア１１ｂの２次側に巻かれた電源線Ｓｐと、を直列接続させることで、ノイズフィルタ１１とノイズフィルタ１２とを、連結させる。
【００７５】
第１実施形態に係るアクティブノイズフィルタ１０によれば、ノイズフィルタ１１およびノイズフィルタ１２を用いて第１周波数帯域ｆ１と第２周波数帯域ｆ２とを重ね合わせ、コモンモードノイズＣｎを広い帯域幅ｗ３で抑制することができる。
【００７６】
なお、第１実施形態では、ノイズフィルタ１１（１２）毎にそれぞれ増幅回路１１ｃ（１２ｃ）を設けた構成を採用したが、これに限られない。
【００７７】
例えば、ノイズフィルタ１１およびノイズフィルタ１２に対して単一の増幅回路を設けた構成であってもよい。
【００７８】
図４Ａ、および図４Ｂは、ノイズフィルタ（１１、１２）に対して単一の増幅回路１３を設けたアクティブノイズフィルタ１０の全体構成図を示した図である。
【００７９】
図４Ａに、増幅回路１３に対して並列接続させた検出用フェライトコア（１１ａ、１２ａ）および帰還用フェライトコア（１１ｂ、１２ｂ）を備えるアクティブノイズフィルタ１０を示す。
【００８０】
図示するように、増幅回路１３に対して左側に検出用フェライトコア（１１ａ、１２ａ）を配置し、右側に帰還用フェライトコア（１１ｂ、１２ｂ）を配置する。
【００８１】
具体的には、検出用フェライトコア（１１ａ、１２ａ）の１次側に、直列接続された電源線（Ｓｐ１、Ｓｐ２）を巻き、またノードＮ１およびノードＮ２にて、検出用フェライトコア（１１ａ、１２ａ）の２次側に巻かれる導線ｗ１の一端および他端を共通接続させつつ、それら導線ｗ１の一端および他端を増幅回路１３の非反転入力端子（＋）および反転入力端子（−）と接続させる。
【００８２】
さらに帰還用フェライトコア（１１ｂ、１２ｂ）については、ノードＮ３およびノードＮ４にて、帰還用フェライトコア（１１ｂ、１２ｂ）の１次側に巻かれる導線ｗ２の一端および他端を共通接続させ、帰還用フェライトコア（１１ｂ、１２ｂ）の２次側に電源線（Ｓｐ３、Ｓｐ４）を巻く。
【００８３】
図４Ｂは、増幅回路１３に対して検出用フェライトコア（１１ａ、１２ａ）および帰還用フェライトコア（１１ｂ、１２ｂ）を直列接続させたアクティブノイズフィルタ１０を示した図である。
【００８４】
図４Ａと同様に、増幅回路１３に対して左側に検出用フェライトコア（１１ａ、１２ａ）を配置し、右側に帰還用フェライトコア（１１ｂ、１２ｂ）を配置する。
【００８５】
具体的には、検出用フェライトコア（１１ａ、１２ａ）の１次側および２次側に巻かれる電源線（Ｓｐ１、Ｓｐ２）および導線ｗ１をそれぞれ直列接続させ、また直列接続させた導線ｗ１の一端および他端を増幅回路１３の非反転入力端子（＋）および反転入力端子（−）と接続させる。
【００８６】
さらに帰還用フェライトコア（１１ｂ、１２ｂ）についても同様に、帰還用フェライトコア（１１ｂ、１２ｂ）の１次側および２次側に巻かれる導線ｗ２および電源線（Ｓｐ３、Ｓｐ４）をそれぞれ直列接続させる。
【００８７】
なお、検出用フェライトコア（１１ａ、１２ａ）を、図４Ｂのように直列接続させ、一方、帰還用フェライトコア（１１ｂ、１２ｂ）を図４Ａのように並列接続させた構成からなるアクティブノイズフィルタ１０を採用してもよい。
【００８８】
さらに、検出用フェライトコア（１１ａ、１２ａ）を、図４Ａのように並列接続させ、一方、帰還用フェライトコア（１１ｂ、１２ｂ）を図４Ｂのように直列接続させた構成からなるアクティブノイズフィルタ１０を採用してもよい。
【００８９】
図４Ａおよび図４Ｂに示すアクティブノイズフィルタ１０の構成であっても、第１周波数帯域ｆ１と第２周波数帯域ｆ２とを重ね合わせ、コモンモードノイズＣｎを広い帯域幅ｗ３で抑制することができる。
【００９０】
２．第２実施形態  
次に、第２実施形態に係るアクティブノイズフィルタ１０について説明する。  
第２実施形態に係るアクティブノイズフィルタ１０は、増幅回路（１１ｃ、１２ｃ）の前段に、バンドパスフィルタ（ＢＦ１、ＢＦ２）を設けた点で、第１実施形態とその構成が異なる。
【００９１】
このような構成を採用したのは、第１実施形態において、アクティブノイズフィルタ１０が備えるノイズフィルタ（１１、１２）内の増幅回路（１１ｃ、１２ｃ）やその他の素子が影響し、コモンモードノイズＣｎの周波数帯域に依っては帰還用フェライトコア（１１ｂ、１２ｂ）にて誘起される逆起電力（Ｖ１、Ｖ２）の位相が、電源線Ｓｐを伝搬するコモンモードノイズＣｎの位相と同相となる（以下、「周波数特性のずれ」と呼ぶ）ことが原因で、当該コモンモードノイズＣｎを増幅させてしまうことがあるという背景に鑑みたものである。
【００９２】
図５は、バンドパスフィルタを設けない場合でのアクティブノイズフィルタ１０において、周波数ｆ０で挿入損失（Ｓ２１［ｄＢ］）が正の値となる様子を示したグラフである。
【００９３】
図示するように、アクティブノイズフィルタ１０が備えるノイズフィルタ（１１、１２）において周波数特性のずれが原因となり、周波数ｆ０で挿入損失［Ｓ２１（ｄＢ）］が正の値となり、この結果、コモンモードノイズＣｎを増幅させてしまうことがある。
【００９４】
なお、周波数ｆ０だけでなく、複数の周波数ｆｎ（ｎ：自然数）においても挿入損失（Ｓ２１［ｄＢ］）が正の値となる可能性がある。
【００９５】
このため、第２実施形態では、コモンモードノイズＣｎのうち挿入損失［Ｓ２１（ｄＢ）］が負の値となるようなノイズを通過させるバンドパスフィルタ（ＢＦ１、ＢＦ２）を搭載したアクティブノイズフィルタ１０を採用する。  
以下、図６を参照して説明する。  
なお、第１実施形態に係るノイズ抑制システム１と同一の構成については同一の符号を付し、またその構成に係る説明を省略する。
【００９６】
図６は、第２実施形態に係るアクティブノイズフィルタ１０を備えたノイズ抑制システム１の全体構成を示した図である。
【００９７】
図示するように、第２実施形態に係るアクティブノイズフィルタ１０におけるノイズフィルタ（１１、１２）は、増幅回路（１１ｃ、１２ｃ）の前段であって、検出用フェライトコア（１１ａ、１２ａ）の２次側に巻かれた導線（ｗ１、ｗ２）に介在して設けられるバンドパスフィルタ（ＢＦ１、ＢＦ２）を備える。
【００９８】
このバンドパスフィルタ（ＢＦ１、ＢＦ２）内には、一例として、レジスタンスＲやキャパシタンスＣ、インダクタンスＬが設けられる。この場合、バンドパスフィルタ（ＢＦ１、ＢＦ２）は、パッシブフィルタとして機能する。
【００９９】
また、バンドパスフィルタ（ＢＦ１、ＢＦ２）は、増幅回路のような能動素子を用いるによって構成されてもよい。この場合、バンドパスフィルタ（ＢＦ１、ＢＦ２）は、アクティブフィルタとして機能する。
【０１００】
次に、図７を用いて、第２実施形態に係るアクティブノイズフィルタ１０を構成する各部の機能について説明する。なお、第１実施形態に係るアクティブノイズフィルタ１０と同一の機能については、その説明を省略する。  
図７は、アクティブノイズフィルタ１０の全体構成における各構成を機能ブロックとして示した図である。ここでも、コモンモードノイズＣｎが伝搬する電源線Ｓｐ（図７中、Ｓｐ１〜Ｓｐ５と記載）をノイズフィルタ１１およびノイズフィルタ１２の外側に記載する。
【０１０１】
また、電源線Ｓｐに伝搬するコモンモードノイズＣｎを、ノイズＣｎ１（図７中、抑制される帯域ノイズＣｎ１：細線）と、ノイズＣｎ２と（図７中、増幅されてしまう帯域のノイズ：太線）と、に分ける。
【０１０２】
まず、検出用フェライトコア１１ａは、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第１周波数帯域ｆ１のノイズ（Ｃｎ１、Ｃｎ２）を検出する機能を有する。
【０１０３】
ここで、ノイズＣｎ１は、当該ノイズＣｎ１が検出用フェライトコア１１ａにより検出されると、後段の帰還用フェライトコア１１ｂによりコモンモードノイズＣｎの位相と逆位相の逆起電力Ｖ１を誘起する特性を有する。
【０１０４】
一方、ノイズＣｎ２は、当該ノイズＣｎ２が検出用フェライトコア１１ａにより検出されると、帰還用フェライトコア１１ｂによりコモンモードノイズＣｎの位相と同位相の逆起電力Ｖ１を誘起する特性を有する。
【０１０５】
そこで、バンドパスフィルタＢＦ１は、ノイズＣｎ１を通過させ、ノイズＣｎ２をカットする機能を有する。
【０１０６】
これにより、第１周波数帯域ｆ１のうちコモンモードノイズＣｎの位相と逆位相の逆起電力Ｖ１を誘起させることになるノイズＣｎ１だけがバンドパスフィルタＢＦ１を通過することになる。すなわち、コモンモードノイズＣｎの挿入損失［Ｓ２１（ｄＢ）］を負とすることのできるノイズだけがバンドパスフィルタＢＦ１を通過する。
【０１０７】
このように、第２実施形態に係るノイズフィルタ１１は、第１周波数帯域ｆ１のうちコモンモードノイズＣｎと同位相の逆起電力Ｖ１を誘起させることになるノイズＣｎ２をカットすることで、コモンモードノイズＣｎの挿入損失［Ｓ２１（ｄＢ）］が正の値となることを防止する機能を有する。
【０１０８】
その後、ノイズフィルタ１１と同様に、ノイズフィルタ１２によるコモンモードノイズＣｎの抑制が実施される。すなわち、第２周波数帯域ｆ２においてコモンモードノイズＣｎの挿入損失［Ｓ２１（ｄＢ）］を正の値とすることなく、当該第２周波数帯域ｆ２のコモンモードノイズＣｎの抑制が実施される。
【０１０９】
具体的には、バンドパスフィルタＢＦ２により、検出用フェライトコア１２ａによって検出された第２周波数帯域ｆ２のノイズ（Ｃｎ１、Ｃｎ２）のうちノイズＣｎ１を通過させ、ノイズＣｎ２をカットする。
【０１１０】
このように、第２実施形態に係るノイズフィルタ１２は、第２周波数帯域ｆ２のうちコモンモードノイズＣｎの位相と同位相の逆起電力Ｖ２を誘起させることになるノイズＣｎ２をカットすることで、コモンモードノイズＣｎの挿入損失［Ｓ２１（ｄＢ）］が正の値となることを防止する機能を有する。
【０１１１】
したがって、上記構成のアクティブノイズフィルタ１０によれば、増幅回路（１１ｃ、１２ｃ）の前段に、コモンモードノイズＣｎを抑制する逆起電力（Ｖ１、Ｖ２）を誘起させることのできる、ノイズＣｎ１のみを通過させるバンドパスフィルタ（ＢＦ１、ＢＦ２）を設ける。
【０１１２】
第２実施形態に係るアクティブノイズフィルタ１０によれば、周波数特性のずれを理由とする、周波数ｆ０で挿入損失（Ｓ２１［ｄＢ］）が正の値となり、この結果、電源線Ｓｐを伝搬するコモンモードノイズＣｎが増幅するといった現象を防止することができる。
【０１１３】
これは、増幅回路（１１ｃ、１２ｃ）等の影響によって、コモンモードノイズＣｎの周波数帯域によっては、当該コモンモードノイズＣｎに含まれるノイズＣｎ２により帰還用フェライトコア１１ｂにて誘起される逆起電力（Ｖ１、Ｖ２）が、コモンモードノイズＣｎの位相とは同位相となるところ、これをバンドパスフィルタ（ＢＦ１、ＢＦ２）にてカットすることで、第１周波数帯域ｆ１、および第２周波数帯域ｆ２内においてコモンモードノイズＣｎを抑制させることができるからである。
【０１１４】
図８に、周波数ｆ０における挿入損失（Ｓ２１［ｄＢ］）の抑制効果を示す。図８は、アクティブノイズフィルタ１０による挿入損失特性（Ｓ２１［ｄＢ］−周波数［Ｈｚ］）を示した図である。
【０１１５】
図示するように、帯域幅ｗ３内にて、挿入損失［Ｓ２１（ｄＢ）］が正の値になることを防止することができる。
【０１１６】
なお、図５のように、ノイズフィルタ１１からみて高周波数側に周波数ｆ０が位置する場合、バンドパスフィルタＢＦ１を、例えばキャパシタンスおよびインダクタンスから構成されるローパスフィルタＬＰＦとしてもよい。
【０１１７】
３．第３実施形態  
次に、第３実施形態に係るアクティブノイズフィルタ１０について説明する。第３実施形態に係るアクティブノイズフィルタ１０は、検出用フェライトコア１１ａに巻かれた２次側コイルの自己インダクタンスＬの一部を、ローパスフィルタ（ＬＰＦ１、ＬＰＦ２）を構成するインダクタンスＬとして用いる点で第２実施形態と異なる。
【０１１８】
図９Ａ〜図９Ｃは、第３の実施形態に係るノイズフィルタ１１（１２）を示した図である。
【０１１９】
ここで、図９Ａはノイズフィルタ１１（１２）の全体構成を示した図であり、図９Ｂおよび図９Ｃは、ノイズフィルタ１１（１２）の等価回路を示した図である。
【０１２０】
図９Ａに示すように、検出用フェライトコア１１ａ（１２ａ）の２次側に巻かれた導線ｗ１の両端にキャパシタンスＣを配置する。
【０１２１】
ここで、図９Ｂに示すように、検出用フェライトコア１１ａ（１２ａ）に巻かれた２次側コイルの自己インダクタンスＬ（Ｌ２ａ、Ｌ２ｂ）の一部（図９中、Ｌ２ｂと記載）を、図９Ｃに示すようにローパスフィルタＬＰＦ（ＬＰＦ１、ＬＰＦ２）を構成するインダクタンスとして機能させる。
【０１２２】
なお、検出用フェライトコア１１ａ（１２ａ）に巻かれた２次側コイルの自己インダクタンスＬの一部（図９Ｂ中、Ｌ２ａと記載）は、検出用フェライトコア１１ａの１次側に巻かれた１次側コイルの自己インダクタンスＬ１ａと、トランスとして機能する。
【０１２３】
この構成にて、２次側コイルには、電圧Ｖａ’が誘起されるものとする。
【０１２４】
したがって、図９Ｃに示す検出用フェライトコア１１ａ（１２ａ）では、電圧源Ｖａ’と、増幅回路（１１ｃ、１２ｃ）と、これらの間に設けられたローパスフィルタＬＰＦ（ここでは、キャパシタンスＣとインダクタンスＬ２ｂとから構成されるローパスフィルタＬＰＦ）が形成される。
【０１２５】
上記構成のアクティブノイズフィルタ１０によれば、ノイズフィルタ１１（１２）を構成する検出用フェライトコア１１ａ（１２ａ）の２次側に巻かれた導線ｗ１の両端にキャパシタンスＣを配置する構成を備える。
【０１２６】
これによれば、当該キャパシタンスＣの他、検出用フェライトコア１１ａ（１２ａ）の２次側に敢えてインダクタンスＬを配置せずとも、コモンモードノイズＣｎの高周波側を抑制することのできるローパスフィルタＬＰＦを形成することができる。
【０１２７】
すなわち、図５に示すように、ノイズフィルタ１１による挿入損失特性（Ｓ２１［ｄＢ］）から見た時の高周波数側の挿入損失（正の値）を、当該ローパスフィルタＬＰＦにてカットすることができる。
【０１２８】
４．第４実施形態  
次に、図１０〜図１３を用いて第４実施形態に係るアクティブノイズフィルタ１０について説明する。  
第４実施形態に係るアクティブノイズフィルタ１０は、増幅回路（１１ｃ、１２ｃ）を構成する各素子ｅ（以下では、素子ｅ１〜素子ｅ４とする）のインピーダンス（Ｚ１〜Ｚ４）を可変にし、コモンモードノイズＣｎの大きさに応じてノイズフィルタ（１１、１２）の挿入損失特性（例えば、図３に示すＳ２１［ｄＢ］−周波数［Ｈｚ］特性曲線の形状）を制御する構成を備えた点で、第１実施形態〜第３実施形態と異なる。
【０１２９】
このような構成を採用したのは、例えば第１実施形態において、ノイズフィルタ（１１、１２）によりコモンモードノイズＣｎを抑圧する周波数帯域（例えば、帯域幅ｗ３）内において、挿入損失特性（Ｓ２１［ｄＢ］の曲線）に応じて抑圧効果が変動するため、例えばコモンモードノイズＣｎの大きさによっては十分な抑制を望めない場合があるという背景に鑑みたものである。
【０１３０】
図１０は、第４実施形態に係るアクティブノイズフィルタ１０を備えたノイズ抑制システム１の全体構成を示した図である。
【０１３１】
以下、第１実施形態に係るノイズ抑制システム１と同一の構成については同一の符号を付し、またその構成に係る説明を省略する。
【０１３２】
図１０に示すように、第４実施形態に係るアクティブノイズフィルタ１０は、更にノイズフィルタ（１１、１２）毎にマイコン（ＭＣ１、ＭＣ２）および交流電圧計（Ｖａｃ１、Ｖａｃ２）を備え、また増幅回路（１１ｃ、１２ｃ）を可変（以下、可変増幅回路と呼ぶ）とした構成を備える。
【０１３３】
まず、ノイズフィルタ１１において、交流電圧計Ｖａｃ１を検出用フェライトコア１１ａの２次側に巻かれた導線ｗ１間に設ける。この交流電圧計Ｖａｃ１は、ノイズ電圧ＶＮ（ここでは、導線ｗ１間の交流電圧Ｖａｃ）を計測し、この交流電圧Ｖａｃに応じた直流電圧Ｖｄｃ１を出力する。
【０１３４】
また、可変増幅回路１１ｃは、例えば図示せぬレジスタンスＲ、インダクタンスＬ、キャパシタンスＣ、バリキャップＶＣなどの素子ｅ、ならびに差動増幅回路などを備え、これら素子ｅおよび差動増幅回路のインピーダンスＺを、外部からの制御信号により可変とすることができる構成を有する。
【０１３５】
さらにマイコンＭＣ１は、交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１に基づき、可変増幅回路１１ｃへ制御信号を出力する。
【０１３６】
ノイズフィルタ１２における交流電圧計Ｖａｃ２およびマイコンＭＣ２についても、ノイズフィルタ１１と同様の配置とする。つまり、交流電圧計Ｖａｃ２を検出用フェライトコア１２ａの２次側に巻かれた導線ｗ３間に設け、またマイコンＭＣ２については、交流電圧計Ｖａｃ２からの直流電圧Ｖｄｃ２に基づき、増幅回路１２ｃへ制御信号を出力する。
【０１３７】
図１１は、アクティブノイズフィルタ１０のノイズフィルタ（１１、１２）における、増幅回路（１１ｃ、１２ｃ）およびマイコン（ＭＣ１、ＭＣ２）の回路構成を詳細に示した図である。
【０１３８】
ノイズフィルタ１１およびノイズフィルタ１２が備える増幅回路１１ｃおよび増幅回路１２ｃならびにマイコンＭＣ１およびマイコンＭＣ２のそれぞれは、同一の構成・機能であるため、図１１を用いた説明では、ノイズフィルタ１１における増幅回路１１ｃとこれに対応するマイコンＭＣ１に着目する。
【０１３９】
図１１に示すように、増幅回路１１ｃは、例えば、レジスタンスＲ、インダクタンスＬ、キャパシタンスＣおよびバリキャップＶＣなどから構成される素子ｅ１〜素子ｅ３の他、素子ｅ４（増幅器ＡＭＰ）を備えるものとする。
【０１４０】
また、マイコンＭＣ１は、コンピュータとして機能する制御部（以下、ＣＰＵ）４１Ａを備える。
【０１４１】
このＣＰＵ４１Ａには、メモリ４１Ｂ、入力部４１Ｃおよび出力部４１Ｄが接続される。
【０１４２】
メモリ４１Ｂは、ノイズ電圧モニタリング処理プログラムＰＲＧのデータを格納するプログラムデータエリア４１ｂ１および作業エリアＡＲＥＡ４１ｂ２を備える。
【０１４３】
つまり、ＣＰＵ４１Ａは、予めメモリ４１Ｂに記憶されたノイズ電圧モニタリング処理プログラムＰＲＧに従い、入力部４１Ｃから入力され、作業エリアＡＲＥＡ４１ｂ２に記憶された交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１に基づいて増幅回路１１ｃ内の素子ｅ１、素子ｅ２、素子ｅ３、素子ｅ４の順でそれら素子ｅ１〜素子ｅ４のインピーダンスＺ１〜インピーダンスＺ４の値を制御する制御信号（例えば、“Ｌ”レベル、“Ｈ”レベルの電圧）を出力部４１Ｄから出力させる。
【０１４４】
入力部４１Ｃは、交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１を、ＣＰＵ４１Ａへ供給し、また出力部４１Ｄは、増幅回路１１ｃへ制御信号を出力する。
【０１４５】
次に、上記構成の機能について説明する。  
図１２は、アクティブノイズフィルタ１０における各構成を機能ブロックとして示した図である。
【０１４６】
以下、第１実施形態に係るアクティブノイズフィルタ１０と同一の構成については同一の符号を付し、その構成が有する機能について、説明を省略する。
【０１４７】
図１２に示すような構成において交流電圧計Ｖａｃ１は、検出用フェライトコア１１ａにて検出されたコモンモードノイズＣｎの交流電圧Ｖａｃをモニタリングし、モニタリングした交流電圧Ｖａｃの大きさに比例する直流電圧Ｖｄｃを、マイコンＭＣ１に供給する機能を有する。
【０１４８】
また、マイコンＭＣ１は、交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１の大きさに応じて増幅回路１１ｃ内の素子（ｅ１〜ｅ４）のインピーダンス（Ｚ１〜Ｚ４）の値を制御するための制御信号を出力し、インピーダンス（Ｚ１〜Ｚ４）を最適化する機能を有する。
【０１４９】
具体的には、マイコンＭＣ１は、交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１が上昇すると、これを減少させるように、増幅回路１１ｃ内の、例えば素子ｅ１のインピーダンスＺ１の値を低下或いは増加させる制御信号を出力することで、アクティブノイズフィルタ１０の挿入損失特性（Ｓ２１［ｄＢ］−周波数［Ｈｚ］）を制御する。
【０１５０】
これは、コモンモードノイズＣｎが有する周波数成分やその電圧レベルに応じて、インピーダンスＺ１を低下させると、当該コモンモードノイズＣｎの電圧が減少するものと、逆にその電圧が上昇するものがあるからである。
【０１５１】
そこで、マイコンＭＣ１は、まずインピーダンスＺ１の値を大きくして、コモンモードノイズＣｎの電圧が上昇するのか、または減少するのかを判定する。
【０１５２】
判定の結果、ノイズフィルタ１１による抑制効果が減少し、コモンモードノイズＣｎの電圧が上昇すれば、これを減少させるべくインピーダンスＺ１の値が最小値となるよう制御信号を出力し、一方、ノイズフィルタ１２による抑制効果が増加し、コモンモードノイズＣｎの電圧が減少すれば、このままインピーダンスＺ１の値を増加させて当該インピーダンスＺ１の値が最大値となるような制御信号を出力する。
【０１５３】
但し、インピーダンスＺ１の値を低下させる過程で、それまで減少していたコモンモードノイズＣｎの電圧が再度上昇し始めた場合には、その上昇の途中で当該インピーダンスＺ１の制御（増加、または低下）を停止する。
【０１５４】
マイコンＭＣ１が、素子ｅ１のインピーダンスＺ１に対して実施した上記制御を、素子ｅ２〜素子ｅ４のそれぞれについても同様に実施し、素子ｅ４について制御し終えると、次いでマイコンＭＣ２によるノイズフィルタ１２における第２周波数帯域ｆ２の挿入損失特性（Ｓ２１［ｄＢ］−周波数［Ｈｚ］）が制御される。
【０１５５】
すなわち、ノイズフィルタ１１と同様、ノイズフィルタ１２内に設けられたマイコンＭＣ２による増幅回路１２ｃ（素子ｅ１〜素子ｅ４）に対する制御が実施される。
【０１５６】
つまり、マイコンＭＣ２は、交流電圧計Ｖａｃ２からの直流電圧Ｖｄｃ２の大きさに応じて増幅回路１２ｃ内の素子ｅ１〜素子ｅ４のインピーダンスＺ１〜インピーダンスＺ４を制御する。
【０１５７】
具体的には、マイコンＭＣ２は、まず交流電圧計Ｖａｃ２からの直流電圧Ｖｄｃ２を減少させるように、増幅回路１２ｃ内の、例えば素子ｅ１のインピーダンスＺ１の値を増加させるための制御信号を出力し、この結果、直流電圧Ｖｄｃ２が上昇するのか減少するのかを判定する。
【０１５８】
判定の結果、ノイズフィルタ１２による抑制効果が減少し、コモンモードノイズＣｎの電圧が上昇すれば、インピーダンスＺ１の値を最小の値となるような制御信号を出力し、一方、ノイズフィルタ１２による抑制効果が増加し、コモンモードノイズＣｎの電圧が減少すれば、インピーダンスＺ１の値を最大の値となるよう制御信号を出力する。
【０１５９】
但し、インピーダンスＺ１の値を低下させる過程で、それまで減少していたコモンモードノイズＣｎの電圧が再度上昇し始めた場合には、その上昇の途中で当該インピーダンスＺ１の制御（増加または低下）を停止する。
【０１６０】
このように、ノイズフィルタ１１およびノイズフィルタ１２に対して並列に上述した制御を行わず、ノイズフィルタ１１、ノイズフィルタ１２の順にインピーダンス（Ｚ１〜Ｚ４）の制御を実施するのは、各増幅回路（１１ｃ、１２ｃ）で並列に素子ｅ１〜素子ｅ４のインピーダンス（Ｚ１〜Ｚ４）の値を制御してしまうと、コモンモードノイズＣｎの上昇・減少がどの素子ｅのインピーダンスＺの変更に起因したものなのかを判定できないためである。
【０１６１】
このように構成されたアクティブノイズフィルタ１０は、ＣＰＵ４１Ａがノイズ電圧モニタリング処理プログラムＰＲＧに記述された命令に従い各部の動作を制御し、ソフトウエアとハードウエアとが協働して動作することにより、以下の動作説明で述べるような、ノイズ電圧モニタリング機能を実現する。
【０１６２】
次に、上述した構成のアクティブノイズフィルタ１０の動作について説明する。
【０１６３】
図１３は、アクティブノイズフィルタ１０のノイズフィルタ（１１、１２、…、ｎ）内に設けられた検出用フェライトコア（１１ａ、１２ａ、…、ｎａ）毎に実施するコモンモードノイズＣｎのノイズ電圧モニタリング処理を示すフローチャートである。
【０１６４】
ここで、各ノイズフィルタ（１１、１２、…、ｎ）が備える増幅回路（１１ｃ、１２ｃ、…、ｎｃ）は、それぞれ素子ｅ１〜素子ｅｎを備えるものとする。
【０１６５】
まず、ＣＰＵ４１Ａは、交流電圧計Ｖａｃ１から、検出用フェライトコア１１ａの２次側に誘起されたコモンモードノイズＣｎのノイズ電圧ＶＮ（直流電圧Ｖｄｃ１）を受信すると、まず増幅回路１１ｃ内の素子ｅ１のインピーダンスＺ１が増加するよう、制御信号を当該素子ｅ１に対して出力する（ステップＳ１）。
【０１６６】
例えば、素子ｅ１がバリキャップＶＣである場合、制御信号に応じた電圧をこのバリキャップに印加することで静電容量の値を変化させる。
【０１６７】
次いで、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇したか否かを判定する（ステップＳ２）。
【０１６８】
その結果、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇した場合（ステップＳ２、ＹＥＳ）、素子ｅ１に対してそのインピーダンスＺ１を最小値まで低下させる（ステップＳ３）。
【０１６９】
そして、インピーダンスＺ１の値を低下させていく途中で、それまで減少していたコモンモードノイズＣｎのノイズ電圧ＶＮが上昇し始めた場合は、その上昇の途中で当該素子ｅ１に対して制御を停止し、その途中でインピーダンスＺ１の値を固定する（ステップＳ３）。
【０１７０】
一方、ステップＳ２の結果、コモンモードノイズＣｎのノイズ電圧ＶＮが減少した場合（ステップＳ２、ＮＯ）、素子ｅ１に対してそのインピーダンスＺ１をそのまま最大値まで増加させる（ステップＳ４）。
【０１７１】
そして、インピーダンスＺ１の値を増加させていく途中で、それまで減少していたコモンモードノイズＣｎのノイズ電圧ＶＮが再度上昇し始めた場合は、その上昇の途中で当該素子ｅ１に対して制御を停止し、インピーダンスＺ１の値を固定する（ステップＳ４）。
【０１７２】
次いで、素子ｅ２のインピーダンスＺ２の制御に移る。具体的には、素子ｅ１に対して行った制御を、素子ｅ２に対しても同様に実施する（ステップＳ５〜ステップＳ８）。  
すなわち、まず素子ｅ２のインピーダンスＺ２が増加するよう、電圧制御信号を当該素子ｅ２に対して出力する（ステップＳ５）。
【０１７３】
次いで、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇したか否かを判定する（ステップＳ６）。
【０１７４】
その結果、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇した場合（ステップＳ６、ＹＥＳ）、素子ｅ２に対し、そのインピーダンスＺ２を最小値まで低下させる（ステップＳ７）。
【０１７５】
そして、インピーダンスＺ２の値を低下させていく過程で、それまで減少していたコモンモードノイズＣｎのノイズ電圧ＶＮが再度上昇し始めた場合は、その上昇の途中で当該素子ｅ２に対するインピーダンスＺ２の制御を停止し、当該インピーダンスＺ２の値を固定する（ステップＳ７）。
【０１７６】
一方、ステップＳ６の結果、コモンモードノイズＣｎのノイズ電圧ＶＮが減少した場合（ステップＳ６、ＮＯ）、素子ｅ２に対してそのインピーダンスＺ２をそのまま最大値まで増加させる（ステップＳ８）。
【０１７７】
そして、インピーダンスＺ２の値を増加させていく過程で、それまで減少していたコモンモードノイズＣｎのノイズ電圧ＶＮが上昇し始めた場合は、その上昇の途中で当該素子ｅ２に対するインピーダンスＺ２の制御を停止し、当該インピーダンスＺ２の値を固定する（ステップＳ９）。
【０１７８】
上記処理を、素子ｅｎまで実施し（ステップＳ９〜ステップＳ１２）、各素子ｅ１〜ｅｎのインピーダンスＺを最適化する。  
これにより、ノイズフィルタ１１が備える各素子ｅ１〜ｅｎのインピーダンス制御が完了するため、次いでノイズフィルタ１２、…、ノイズフィルタｎの順に同様のインピーダンス制御を実行する（ステップＳ１〜ステップＳ１２）。
【０１７９】
最後に、ノイズフィルタｎに対するインピーダンス制御が完了すると、再度ノイズフィルタ１１に対し、インピーダンス制御を実行することで、更にノイズフィルタ（１１、１２、…、ｎ）毎の各素子ｅ１〜ｅｎのインピーダンスＺを最適化する（ステップＳ１〜ステップＳ１２）。
【０１８０】
なお、ノイズフィルタ１１（１２）毎に、増幅回路１１ｃ（１２ｃ）が設けられた場合のコモンモードノイズＣｎのノイズ電圧モニタリング処理について説明したが、図４Ａおよび図４Ｂのように単一の増幅回路１３を備える場合には、当該増幅回路１３が備える、例えば素子ｅ１〜素子ｅｎについてステップＳ１〜ステップＳ１２までの処理を実施すればよい。
【０１８１】
したがって、上記構成のアクティブノイズフィルタ１０によれば、検出用フェライトコア（１１ａ、１２ａ）の１次側にて検出し、その２次側で交流電圧計（Ｖａｃ１、Ｖａｃ２）にて計測されたコモンモードノイズＣｎのノイズ電圧ＶＮの大きさに応じて、増幅回路（１１ｃ、１２ｃ）を構成する各素子（素子ｅ１〜素子ｅｎ）のインピーダンス（Ｚ１〜Ｚｎ）を順次マイコン（ＭＣ１、ＭＣ２）にて制御する。
【０１８２】
具体的には、マイコン（ＭＣ１、ＭＣ２）は、例えば素子ｅ１に対して、そのインピーダンスＺ１を増加させ、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇するか、減少するかを判定し、判定の結果、ノイズ電圧ＶＮが上昇すれば、素子ｅ１のインピーダンスＺ１を最小値まで低下させ、或いは当該インピーダンスＺ１を低下させていく途中にて、ノイズ電圧ＶＮが再度上昇した場合には、その上昇の途中でインピーダンスＺ１の値を固定する。
【０１８３】
一方、判定の結果、ノイズ電圧ＶＮが減少すれば、素子ｅ１のインピーダンスＺ１をそのまま最大値まで増加させ、或いは当該インピーダンスＺ１を増加させていく途中にて、ノイズ電圧ＶＮが上昇した場合には、その上昇の途中でインピーダンスＺ１の値を固定し、次いで素子ｅ２に対して同様の処理を実施する。
【０１８４】
これによれば、ノイズフィルタ（１１、１２）によりコモンモードノイズＣｎを抑圧する周波数帯域（例えば、帯域幅ｗ３）内において、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇し、ノイズフィルタ（１１、１２）による抑圧効果が変動した場合であっても、検出用フェライトコア（１１ａ、１２ａ）で検出したノイズ電圧ＶＮをマイコン（ＭＣ１、ＭＣ２）にてモニタリングしながら当該挿入損失特性（Ｓ２１［ｄＢ］−周波数［Ｈｚ］）を制御し、最適な特性とすることができる。したがって、ノイズフィルタ（１１、１２）によるコモンモードノイズＣｎの抑圧帯域を帯域幅ｗ３へと広くするだけでなく、当該抑圧帯域ｗ３においてコモンモードノイズＣｎが大きくなった場合であっても十分な抑制をすることができる。
【０１８５】
また、コモンモードノイズＣｎの有する周波数帯域がその都度変化した場合にも、ノイズフィルタ（１１、１２）に対して、ステップＳ１〜ステップＳ１２までの処理を繰り返し続けることで、そのコモンモードノイズＣｎに適合した最適な素子ｅのインピーダンスＺを設定することができる。
【０１８６】
なお、素子ｅ１がバリキャップである場合、制御信号に応じた電圧をこれに印加することで静電容量の値を変化させたが、素子ｅ１のインピーダンスＺ１を可変にする方法は、これに限られない。すなわち、例えば、素子ｅ１がダイヤルを回転することで静電容量を変化させることのできるトリマコンデンサであれば、マイコン（ＭＣ１、ＭＣ２）からの制御信号で当該ダイヤルを回転させることのできる構成を採用してもよい。
【０１８７】
またなお、上記第１実施形態〜第４実施形態では、コモンモードノイズＣｎの抑圧に着目したが、これに限らずディファレンシャルモードノイズの抑制にも適用できる。
【０１８８】
本発明は、前記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの構成要件が異なる形態にして組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。
【符号の説明】
【０１８９】
１…ノイズ抑制システム、１０、１００…アクティブノイズフィルタ、
１１、１２…ノイズフィルタ、Ｓｐ１〜Ｓｐ５…電源線、
１１ａ、１２ａ、１１０…検出用フェライトコア、
１１ｂ、１２ｂ、１２０…帰還用フェライトコア、１３０…帰還型増幅回路、
１１ｃ、１２ｃ、１３…増幅回路、２０…電子機器、３０…電子機器、
４１Ａ…制御部（ＣＰＵ）、４１Ｂ…メモリ、４１Ｃ…入力部、４１Ｄ…出力部、
４１ｂ１…ノイズ電圧モニタリング処理プログラムＰＲＧ、
ＡＲＥＡ４１ｂ２…作業エリア、ＢＦ１、ＢＦ２…バンドパスフィルタ、
Ｃｎ１、Ｃｎ２…ノイズ、ＯＵＴ１…出力端子、ＯＵＴ２…出力端子、
Ｃｎ…コモンモードノイズ、Ｉ１、Ｉ２…帰還電流、
Ｌ１ａ…自己インダクタンス、ＭＣ１、ＭＣ２…マイコン、ｅ１〜ｅ４…素子、
Ｖ１、Ｖ２…逆起電力、Ｖａｃ１、Ｖａｃ２…交流電圧計、
Ｖｄｃ１、Ｖｄｃ２…直流電圧、ＶＮ…ノイズ電圧、
Ｚ１〜Ｚ４…インピーダンス、ｆ０…周波数、
ｆ１、ｆ２…周波数帯域、ｆｃ１…第１中心周波数、ｆｃ２…第２中心周波数、
ｗ１…第１周波数帯域幅、ｗ２…第２周波数帯域幅、ｗ３…帯域幅。
【図１】
2019149675.tif 000003
【図２】
2019149675.tif 000004
【図３】
2019149675.tif 000005
【図４Ａ】
2019149675.tif 000006
【図４Ｂ】
2019149675.tif 000007
【図５】
2019149675.tif 000008
【図６】
2019149675.tif 000009
【図７】
2019149675.tif 000010
【図８】
2019149675.tif 000011
【図９Ａ】
2019149675.tif 000012
【図９Ｂ】
2019149675.tif 000013
【図９Ｃ】
2019149675.tif 000014
【図１０】
2019149675.tif 000015
【図１１】
2019149675.tif 000016
【図１２】
2019149675.tif 000017
【図１３】
2019149675.tif 000018
【図１４】
2019149675.tif 000019