(57)【要約】      （修正有）【課題】発振起動時間を短縮し、且つ定常発振時の低消費電流化を図り広域周波数化とする発振用集積回路の提供。【解決手段】ＭＯＳトランジスタＰＭ１，ＮＭ１の直列接続からなるＣＭＯＳインバータと、帰還抵抗１１，負荷容量１２，１３とを有し、これに水晶振動子２を接続して用いられる発振部１と、発振部１から出力される発振信号Ａの振幅を検出する起動回路３０と、発振部１の電力供給手段として電圧源Ｖｒｅｆと電流源４０を持ち、起動回路３０の起動信号Ｂによって発振部１の供給電圧を制御するＭＯＳトランジスタＰＭ２０を備える。発振起動後、起動回路３０が発振信号Ａの振幅が所定以上の大きさに達した事を検出していない時には、ＰＭ２０をオンにして発振部１に発振条件を満たす電圧を供給し、発振信号Ａの振幅が所定以上の大きさに達した事を検出した時には、ＰＭ２０をオフにして発振部１に発振継続に必要な最小電流を電流源４０から供給する。【選択図】図１
2019068275.tif 000002
【特許請求の範囲】
【請求項１】
インバータと、このインバータに並列に接続した帰還抵抗と、前記インバータの入力端子と出力端子のそれぞれに接続した負荷容量とを有し、圧電振動子に接続して発振信号を出力する発振部と、
前記発振部の発振起動後に発振起動信号を出す起動回路と、
前記発振部の電力供給手段として電圧源と電流源を持ち、
前記起動回路の発振起動信号が出ないときは前記電圧源をオンにして前記発振部に発振条件を満たす電圧を供給し、前記起動回路の発振起動信号が出たときは前記電圧源をオフにして前記発振部に発振継続に必要な最小電流を前記電流源から供給することを特徴とする発振用集積回路。
【請求項２】
前記起動回路は、前記発振部から出力される発振信号の振幅を検出して振幅が所定以上の大きさに達したとき発振起動信号を出し、前記発振信号の振幅が所定以上の大きさに達しないときには発振起動信号を止めることを特徴とする請求項１に記載の発振用集積回路。
【請求項３】
前記発振部からの発振信号を元にその外部に出力する信号を生成する出力回路を備え、前記出力回路は、前記起動回路の発振起動信号によってその外部に出力する信号の出力状態及び出力停止状態が制御されることを特徴とする請求項１に記載の発振用集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路を備えた発振用集積回路に関する。
【背景技術】
【０００２】
発振回路は、発振起動時から定常発振状態に至るまでの発振起動時間が短く、発振動作が安定していることが求められる。水晶発振器で確実に発振させるためには、発振起動時には負性抵抗を水晶の等価直列抵抗ＣＩ値の３〜１０倍に設定する必要があるが、発振安定時には負性抵抗は水晶の等価直列抵抗ＣＩ値の少なくとも１倍で有れば発振を継続させる事が出来る。発振起動時は負性抵抗を大きく、発振起動後は負性抵抗を小さくして低消費電力化を計る技術が知られている（特許文献１，２及び３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１５５１８４号公報
【特許文献２】特開平４−９４２０１号公報
【特許文献３】特開昭５６−０２３００５号公報
【０００４】
特許文献１の発振用集積回路は、第１及び第２のＭＯＳトランジスタの直列接続からなるＣＭＯＳインバータと、このＣＭＯＳインバータに並列に接続した帰還抵抗と、前記ＣＭＯＳインバータの入力端子と出力端子のそれぞれに接続した負荷容量とを有し、圧電振動子を接続して用いられる発振部と、この発振部から出力される発振信号の振幅の変化を検出する発振検出回路と、この発振検出回路の検出信号によって前記ＣＭＯＳインバータへの供給電流を調整する調整手段を備え、発振起動後、前記発振検出回路が前記発振信号の振幅が所定以上の大きさに達したことを検出していないときには、前記第１のＭＯＳトランジスタに発振条件を満たす電流を供給し、前記発振信号の振幅が所定以上の大きさに達したことを検出したときには、前記電流よりも小さな電流を供給するものである。
【０００５】
特許文献１の発振用集積回路において、前記調整手段は、前記発振検出回路の出力で制御され前記第１のＭＯＳトランジスタのゲート電圧を生成するバイアス回路で構成し、前記バイアス回路は、発振起動後、前記発振検出回路が前記発振信号の振幅が所定以上の大きさに達したことを検出していないときには、前記第１のＭＯＳトランジスタのゲートを、抵抗を介して電源でバイアスしながら駆動を開始させ、前記発振検出回路が前記発振信号の振幅が所定以上の大きさに達したことを検出した後には、前記電源でバイアスして駆動させた時よりも小さな電流で前記第１のＭＯＳトランジスタを駆動するよう制御するものである。
【０００６】
添付図面の図８に基づいて特許文献１の発振用集積回路の構成を詳細に説明する。発振用集積回路は、第１のＭＯＳトランジスタであるＰ型のＭＯＳトランジスタ（以下ＰＭＯＳトランジスタという。）ＰＭ１と第２のＭＯＳトランジスタであるＮ型のＭＯＳトランジスタ（以下ＮＭＯＳトランジスタという。）ＮＭ１の直列接続からなるＣＭＯＳインバータを備え、圧電振動子たる水晶振動子２を接続して用いられる発振部１と、発振部１から出力される発振信号の振幅の変化を検出する発振検出回路３と、発振検出回路３の出力で制御され前記ＰＭＯＳトランジスタＰＭ１のゲート電圧を生成するバイアス回路４と、出力回路５と、狭信号除去回路であるフィルタ回路６とを備えている。
【０００７】
発振部１は、ＣＭＯＳインバータと、このＣＭＯＳインバータに並列に接続した帰還抵抗１１と、前記ＣＭＯＳインバータの入力端子に接続した負荷容量１２と、前記ＣＭＯＳインバータの出力端子に接続した負荷容量１３からなる。また、バイアス回路４の出力端子は抵抗７を介してＰＭＯＳトランジスタＰＭ１のゲートに接続し、ＰＭＯＳトランジスタＰＭ１とＮＭＯＳトランジスタＮＭ１の各ゲート間には容量８が接続されている。そして、ＣＭＯＳインバータは、ＰＭＯＳトランジスタＰＭ１のソースが高電位（定電位Ｖｒｅｆ）に接続され、ＮＭＯＳトランジスタＮＭ１のソースが低電位電源（接地電位Ｖｓｓ）に接続されている。
【０００８】
添付図面の図９に示すように、バイアス回路４は、二つのＰＭＯＳトランジスタＰＭ２，ＰＭ３を有し、ＰＭＯＳトランジスタＰＭ２のソースは定電位Ｖｒｅｆに接続され、そのドレインはＰＭＯＳトランジスタＰＭ３のソースに接続され、また、そのゲートに発振検出回路３から出力された検出信号Ｂが入力される。ＰＭＯＳトランジスタＰＭ３は、そのドレインとゲートが抵抗４１を介して接地電位Ｖｓｓに共通接続されている。ＰＭＯＳトランジスタＰＭ３のゲートには、さらに抵抗４２および容量４３で構成されるローパスフィルタが接続されており、このローパスフィルタの出力が抵抗７（図８参照）を介して発振部１の入力となる。但し、このローパスフィルタ（抵抗４２および容量４３）は必須のものではない。
【０００９】
出力回路５は、増幅回路、分周回路、出力駆動回路などを含んでおり、発振部１からの発振信号を基に外部に出力する信号Ｃを生成するもので、定常発振状態の発振信号を出力する信号出力状態と、定常発振状態に達しない発振信号は出力停止する信号出力停止状態を有する。また、フィルタ回路６は、充放電に対して時定数を有するとともに、発振検出回路３の検出信号ＢがＨレベルか、Ｌレベルかによって出力電圧レベルが設定されるもので、出力電圧レベルは、検出信号ＢがＨレベルだと信号出力停止指示レベル、検出信号ＢがＬレベルだと信号出力指示レベルとなる。そして、前記発振検出回路３の検出信号Ｂの変化が、前記時定数で決定される所定時間以内であれば、前記出力電圧レベルが変化しないものである。このように、前記発振検出回路３の検出信号Ｂの変化に応じた前記フィルタ回路６の前記出力電圧レベルによって、前記出力回路５は前記信号出力状態か、前記信号出力停止状態に制御される。
【００１０】
続いて、特許文献１実施形態の動作を説明する。添付図面の図１０に示すように、電源を投入して、発振部１の出力信号Ａの振幅が小さく、発振検出回路３において発振未検出状態の時は、検出信号ＢはＨレベルなので、バイアス回路４のＰＭＯＳトランジスタＰＭ２はオフ状態にある。このため、ＰＭＯＳトランジスタＰＭ１は、そのゲート電圧が接地電位Ｖｓｓとなってオン状態になり、電流ＩＶｒｅｆが流れて、発振部１への供給電流は増大していく。これにより、出力信号Ａの振幅が大きくなって、この振幅が所定以上の定常発振状態になると、これを検出した発振検出回路３の検出信号ＢはＬレベルとなる。
【００１１】
発振検出回路３の検出信号ＢがＬレベルになると、バイアス回路４のＰＭＯＳトランジスタＰＭ２はオン状態となり、ＰＭＯＳトランジスタＰＭ１のゲート電圧は上がってＶｓｓ＋αとなって、ＰＭＯＳトランジスタＰＭ１に流れる電流はＩＶｒｅｆから減少し、発振部１への供給電流は減少する。このようにして、発振部１が定常発振状態に至ると、消費電流は低減化するとともに、発振状態を維持して出力信号Ａは出力回路５から出力信号Ｃとして出力される。なお、図１０に示すＰＭＯＳトランジスタＰＭ１のゲート電圧と電流の変化は、実際の変化量を正確に示すものではなく、概略的な傾向を示すものである。
【００１２】
発振部１への供給電流の減少にともない、出力信号Ａの振幅が小さくなってこれが所定以下になると、これを検出した発振検出回路３の検出信号ＢはＨレベルとなる。検出信号ＢがＨレベルになると、バイアス回路４のＰＭＯＳトランジスタＰＭ２はオフ状態となり、ＰＭＯＳトランジスタＰＭ１は、そのゲート電圧がＶｓｓとなって、電流ＩＶｒｅｆが流れ、発振部１への供給電流は増大していく。そして、出力信号Ａの振幅が大きくなって、所定以上の定常発振状態になると、これを検出した発振検出回路３の検出信号Ｂは再びＬレベルとなる。
【００１３】
特許文献２の低消費電力型水晶発振回路は、水晶発振子を有する帰還回路をＣＭＯＳトランジスタ増幅回路に並列接続した水晶発振回路と、該水晶発振回路の出力する発振信号を入力し所定のレベル以上でパルス信号を出力するレベル検出回路と、前記パルス信号を入力して電源電圧よりも低い基準電圧を出力する基準電圧発生回路と、前記基準電圧を入力して前記電源電圧よりも低い値の増幅電圧を前記水晶発振回路に供給する増幅回路で構成され、前記レベル検出回路よりパルス信号が出力されないときは基準電圧を高くし、前記レベル検出回路よりパルス信号が出力されるときは基準電圧を低くする。その結果前記増幅回路の電圧が前記水晶発振回路の出力する発振信号のレベルによって変化する。発振起動後、前記レベル検出回路が前記発振信号のレベルが所定以上の大きさに達したことを検出していないときには、前記水晶発振回路に発振条件を満たす電圧を供給し、前記発振信号のレベルが所定以上の大きさに達したことを検出したときには、低い電圧を供給し低消費電力化を計る。
【００１４】
特許文献３の低消費電力水晶発振回路装置は、相補型ＭＯＳインバータを増幅器とし、前記相補型ＭＯＳインバータに並列に水晶発振子を有する帰還回路を接続した水晶発振回路の電圧供給部に、印加電圧調整手段を接続すると共に、前記水晶発振回路の出力部を分周回路およびスイッチング素子を介してゲート回路に接続し、また更に前記ゲート回路を前記印加電圧調整手段に接続している。前記印加電圧調整手段は発振信号の出力数を計測して所定の数量になると出力する計数回路とフリップフロップ回路で構成される制御信号発生回路と、前記水晶発振回路の電圧供給部に、前記制御信号発生回路の出力によって動作するＭＯＳスイッチ回路を持っている。発振起動後、発振信号周波数と発振信号計測数で決まる所定の時間までは前記ＭＯＳスイッチ回路にてダイオード回路を短絡する事により前記水晶発振回路に発振条件を満たす電圧を供給し、所定の時間以降は前記ＭＯＳスイッチ回路にて前記ダイオード回路を開放する事により、ダイオードによる電圧降下によって低い電圧を供給し低消費電力化を計る。   
【発明の概要】
【発明が解決しようとする課題】
【００１５】
特許文献１の発振用集積回路は、発振起動時定電流（ＩＶｒｅｆ）で発振回路を駆動している。この為、低周波数ほど負性抵抗が大きくなり発振起動時の発振異常が発生しやすくなる。よって広い周波数への対応が困難で、主に時計用の３２ＫＨｚ及び、発振周波数を分周して３２ＫＨｚを出力する周波数の倍数３２ＫＨｚ×１２８＝４ＭＨｚ，  ３２ＫＨｚ×５１２＝１６ＭＨｚに対応している。
【００１６】
特許文献２の低消費電力型水晶発振回路は、発振起動時定電圧で発振回路を駆動している為、特許文献１の回路より負性抵抗の変動が減少し広い周波数への対応が容易となる。しかし、定常発振時の定電圧をスイッチドキャパシタ回路で作製しているため低周波数ほど電圧が増加し、その結果消費電流が増加する。よって、特許文献２の回路も広い周波数には対応が困難で、主に時計用の３２ＫＨｚ及び、発振周波数を分周して３２ＫＨｚを出力する周波数の倍数３２ＫＨｚ×１２８＝４ＭＨｚ，３２ＫＨｚ×５１２＝１６ＭＨｚに対応している。
【００１７】
特許文献３の低消費電力水晶発振回路装置回路は、発振起動時も定常発振時も定電圧源で駆動している。この為負性抵抗の大きな変動は発生しない。ただし、定常発振時の定電圧源の基準電圧にダイオードの順方向電圧（ＶＦ）による電圧降下を使用しているため設定可能な電圧がダイオードの順方向電圧（ＶＦ）によって決定される。これにより調整可能な電圧が限定され最適値設計が出来無い。
【００１８】
本発明は発振起動時間を短縮し定常発振時の消費電力の低減化を図ると共に、広い周波数への対応が可能な発振回路を備えた発振用集積回路を提供することを第１の目的とする。また、本発明は発振起動時の発振不安状態においても外部に出す出力を安定させることを第２の目的とし、さらに、定常発振時にて外来ノイズ等で発振振幅が一時的に減少した場合でも外部に出す出力を安定させることを第３の目的とする。
【課題を解決するための手段】
【００１９】
第１の目的を達成するため本発明請求項１に係る発振用集積回路は、インバータと、このインバータに並列に接続した帰還抵抗と、前記インバータの入力端子と出力端子のそれぞれに接続した負荷容量とを有し、圧電振動子を接続して発振信号を出力する発振部と、前記発振部の発振起動後に発振起動信号を出す起動回路と、前記発振部の電力供給手段として電圧源と電流源を持ち、前記起動回路の発振起動信号が出ないときは前記電圧源をオンにして前記発振部に発振条件を満たす電圧を供給し、前記起動回路の発振起動信号が出たときは前記電圧源をオフにして前記発振部に発振継続に必要な最小電流を前記電流源から供給するものである。
【００２０】
同じく第１の目的を達成するため本発明請求項２に係る発振用集積回路は、前記発振部から出力される発振信号の振幅を検出して振幅が所定以上の大きさに達したとき発振起動信号を出し、前記発振信号の振幅が所定以上の大きさに達しないときには発振起動信号を止めることすことを特徴とする。
【００２１】
同じく第１の目的を達成するため本発明の発振用集積回路は、前記起動回路を前記発振部から出力される発振信号のクロック数を計測して所定の数量になると発振起動信号を出すことを特徴とする。
【００２２】
同じく第１の目的を達成するため本発明の発振用集積回路は、前記起動回路を電源印加や発振開始入力信号等の発振開始条件が満足されてから所定の時間後に発振起動信号を出すことを特徴とする。
【００２３】
第２の目的を達成するため本発明請求項３に係る発振用集積回路は、前記発振部からの発振信号を元にその外部に出力する信号を生成する出力回路を備え、前記出力回路は、前記起動回路の発振起動信号によってその外部に出力する信号の出力状態及び出力停止状態が制御されることを特徴とする。
【００２４】
第３の目的を達成するため本発明の発振用集積回路は、前記起動回路を前記発振部から出力される発振信号の振幅を検出する回路と充放電回路で構成することにより、振幅が所定以上の大きさに達したとき充電し発振起動信号を出し、前記発振信号の振幅が所定以上の大きさに達しないときには所定の時定数で放電し発振起動信号を止めることを特徴とする。    
【発明の効果】
【００２５】
本発明の請求項１に係る発振用集積回路によれば、発振起動時と定常発振時とにおいて発振部の駆動方法を変更することにより、発振起動時間を短縮し定常発振時の消費電流の低減化を図ると共に、広い周波数に対応できる。定電圧起動での一般的な発振用集積回路の対応周波数は、３０ＫＨｚから４ＭＨｚまでに対応可能，または４ＭＨｚから６０ＭＨｚまでに対応可能となっている。発振起動後はこれをそのまま定電流駆動に変更する事が出来る。但し、定電流値を高周波数に合せると低周波数での電流値は定電圧駆動時と変わらなくなってくる。よって本特許の目的である低消費電力を達成する為には、周波数範囲を半分程度に狭めた方が良い。
【００２６】
発振起動時は電圧駆動のため、低周波数での負性抵抗過大化による異常発振が無くなる。定常発振時では最小電流での定電流駆動のため、低周波数での負性抵抗が大きくなっても発振起動時の負性抵抗より充分に小さく問題とならない。
【００２７】
定電流の値は、電流源に使用されるトランジスタのW値によって決定されるため、微調整が可能で最適設計が出来る。
【００２８】
電流源で流す定電流は、発振起動時電圧駆動で流れる電流より小さい発振継続に必要な最小電流であることより、定電流が流れていても発振起動時は電圧駆動となる。よって電流源は常に同じ値の電流を流すため、電流値を変えるバイアス回路を必要としない。定常発振状態に変更するために必要な変更回路は定電圧源の出力を止める回路のみで、こちらも複雑な回路は必要としない。さらに定電圧源の電源を止めて高抵抗にすれば、定電圧源で消費される電力も削減できるため、さらに低消費電力となる。
【００２９】
本発明の請求項２に係る発振用集積回路によれば、定常発振時に大きな外乱ノイズが入って発振が停止した場合でも、起動回路が前記発振部から出力される発振信号の振幅の変化を検出して振幅が所定以上の大きさに達していない事より発振起動信号を止める。これにより負性抵抗が大きくなり短時間での再起動が可能となる。
【００３０】
本発明の請求項２に係る発振用集積回路によれば、発振信号を元に外部に出力する信号を生成する出力回路は、発振起動時の発振信号振幅が小さく，周波数が不安な発振不安定時は、信号出力停止状態になる。その結果出力回路にて駆動する回路も停止状態となり誤動作を防げる。
【００３１】
本発明の請求項１に係る発振用集積回路は、前記起動回路を前記発振部から出力される発振信号の振幅を検出する回路と充放電回路で構成することにより、定常発振時に外乱ノイズが入って発振振幅が一時的に減少した場合でも所定の時定数までは発振起動信号が出る。このため前記出力回路は信号出力停止状態にはならないので、出力回路の断続的な信号出力停止状態を生じることがなく、安定した出力を得ることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態における全体構成を示すブロック図。
【図２】発振部からの出力信号Ａと起動回路の内部充放電容量と起動信号Ｂ及び出力回路の出力信号Ｃの関係を示す説明図。
【図３】本発明の第２の実施形態における全体構成を示すブロック図。
【図４】本発明の第３の実施形態における全体構成を示すブロック図。
【図５】本発明の第４の実施形態における全体構成を示すブロック図。
【図６】本発明の第５の実施形態における全体構成を示すブロック図。
【図７】本発明の第６の実施形態における全体構成を示すブロック図。
【図８】特許文献１の実施形態における全体構成を示すブロック図。
【図９】特許文献１のバイアス回路の構成図。
【図１０】特許文献１の発振検出回路の検出信号と第１のＭＯＳトランジスタのゲート電圧及び電流の関係を示す説明図。
【発明を実施するための形態】
【００３３】
発振起動時間を短縮し、定常発振時の消費電流の低減化を図るとともに広い周波数への対応が可能な発振回路を備えた発振用集積回路を提供するという目的を、起動回路によって発振部の供給電源を発振起動時電圧源、定常発振時電流源と切替えることで実現した。
【実施例１】
【００３４】
添付図面の図１に基づいて本発明の発振用集積回路の第１の構成の実施形態について説明する。発振用集積回路は、第１のＭＯＳトランジスタであるＰ型のＭＯＳトランジスタ（以下ＰＭＯＳトランジスタという。）ＰＭ１と第２のＭＯＳトランジスタであるＮ型のＭＯＳトランジスタ（以下ＮＭＯＳトランジスタという。）ＮＭ１の直列接続からなるＣＭＯＳインバータを備え、圧電振動子たる水晶振動子２を接続して用いられる発振部１と、発振部１から出力される出力信号Ａの振幅を検出する起動回路３０と、前記発振部１の電力供給手段として電圧源Ｖｒｅｆと電流源４０を持ち、起動回路３０の起動信号Ｂによって前記発振部１への供給電圧を制御する第３のＰＭＯＳトランジスタＰＭ２０と、出力回路５を備えている。
【００３５】
発振部１は、ＣＭＯＳインバータと、このＣＭＯＳインバータに並列に接続した帰還抵抗１１と、前記ＣＭＯＳインバータの入力端子に接続した負荷容量１２と、前記ＣＭＯＳインバータの出力端子に接続した負荷容量１３からなる。前記ＣＭＯＳインバータは、ＰＭＯＳトランジスタＰＭ１のソースが高電位（電流源４０及びＰＭ２０のドレイン）に接続され、ＮＭＯＳトランジスタＮＭ１のソースが低電位電源（接地電位Ｖｓｓ）に接続されている。ＣＭＯＳインバータは、発振部１のアンプとしてゲインが取りやすい，小型化という利点が有り発振回路に多用されているが、他の形式のインバータでも問題ない。
【００３６】
起動回路３０は、ＮＭＯＳトランジスタＮＭ３０とプルアップ抵抗３２からなるＮＭＯＳインバータと、前記ＮＭＯＳインバータの入力端子に接続したプルダウン抵抗３１，ＤＣカット容量３３と、前記ＮＭＯＳインバータの出力端子に接続した充放電容量３４，インバータ３５からなる。尚、起動回路の高電位電源は発振用集積回路の電源電位Ｖｄｄに接続されている。     
【００３７】
添付図面２に示すように起動回路３０は、発振部１からの出力信号Ａの振幅の大きさによって起動信号Ｂのレベルを変えている。出力信号Ａの振幅がＮＭ３０のしきい値電圧（Ｖｔｈ）以下では起動信号ＢはＬレベル、出力信号Ａの振幅がＮＭ３０のしきい値電圧（Ｖｔｈ）以上になると起動信号ＢをＨレベルにする。つまり発振起動信号が出たときの起動信号Ｂの状態はＨレベルとなる。
【００３８】
前記ＮＭＯＳインバータのＮＭ３０のオン抵抗は小さく，プルアップ抵抗３２は大きく設計されている。添付図面２に示すように発振部１からの出力信号Ａの振幅がＮＭ３０のしきい値電圧（Ｖｔｈ）以上になると充放電容量３４を短時間で放電し起動信号ＢをＨレベル、発振１からの出力信号ＡがＮＭ３０のしきい値電圧（Ｖｔｈ）以下になると充放電容量３４はプルアップ抵抗３２により長時間で充電され、起動信号ＢをＬレベルにする。
【００３９】
電流源４０は、基準電流源をコピーして作るカレントミラー回路で作られ、電流源４０の電流値（Ｉ）は基準電流源の電流値（ＩＲ）と基準電流源のトランジスタＷサイズ（ＷＲ）と電流源４０のトランジスタWサイズ（Ｗ）で決まる。これらはＩ＝ＩＲ×Ｗ÷ＷＲの関係式となる。基準電流源は、定電圧源（Ｖｒｅｆ）に使用される基準電流源を使うため、新規に作る必要は無い。
【００４０】
出力回路５は、増幅回路、分周回路、出力駆動回路などを含んでおり、発振部１からの出力信号Ａを基に外部に出力する出力信号Ｃを生成するもので、起動回路３０の起動信号ＢがＬレベルだと定常発振状態に達しない発振信号は出力停止する信号出力停止状態とし、起動回路３０の起動信号ＢがＨレベルだと定常発振状態の発振信号を出力する信号出力状態とする、機能を有する。
【００４１】
続いて、本実施形態の動作を説明する。電源を投入して、発振部１からの出力信号Ａの振幅が小さく、起動回路３０において発振未検出状態の時は、起動信号ＢはＬレベルなのでＰＭＯＳトランジスタＰＭ２０はオン状態にある。この為発振部１には電流源４０と共に電圧源Ｖｒｅｆが供給される。このとき電流源４０の電流は電圧源Ｖｒｅｆ駆動時に流れる電流より小さい発振継続に必要な最小電流であることより、定電流が流れていても電圧駆動となる。５４ＭＨｚ水晶発振での具体例を述べる。発振起動時の電圧源Ｖｒｅｆ＝１Ｖでの電流は５００μＡ、定常発振時の定電流値は５０μＡとなる。電流源４０は常に同じ値の電流を流すため、電流値を変えるバイアス回路を必要としない。さらに、起動信号ＢがＬレベルにより、出力信号Ｃは信号出力停止状態となる。発振部１の出力信号Ａの振幅が大きくなって、この振幅が所定以上の大きさになると、これを検出した起動回路３０の起動信号ＢはＨレベルとなる。
【００４２】
起動回路３０の起動信号ＢがＨレベルになると、前記ＰＭ２０はオフ状態になり発振部１への電圧源Ｖｒｅｆの供給が止まる。その結果発振部１は電流源４０による発振継続に必要な最小電流が供給される定電流駆動の定常発振状態となる。さらに、発振部１からの出力信号Ａは出力回路５から出力信号Ｃとして出力され、安定した信号出力状態となる。
【００４３】
外乱ノイズが入った場合でも、起動回路３０は発振部１からの出力信号Ａの振幅が所定以上の大きさに達したとき充電し発振起動信号を出し、前記発振部１からの出力信号Ａの振幅が所定以上の大きさに達しないときには所定の時定数で放電し発振起動信号を止める充放電回路を持っている。よって添付図面の図２の点線の枠に示すように外乱ノイズが入って出力信号Ａの振幅が減少しても即座に起動信号ＢがＬレベルにならない、この結果前記出力回路５は安定した信号出力状態を保つことができる。
【実施例２】
【００４４】
添付図面の図３は本発明の第２の実施形態を示すもので、ＣＭＯＳインバータのＮＭＯＳトランジスタＭＮ１のソースに電流源４０を接続するよう構成したものであり、ＣＭＯＳインバータは、ＰＭＯＳトランジスタＰＭ１のソースが高電位電源（電源電位Ｖｄｄ）に接続され、ＮＭＯＳトランジスタＮＭ１のソースが低電位（電流源４０及びＮＭ２０ドレイン）に接続されている。その他の構成については、第１の実施形態と対応する構成要素に同一符号を付して、詳細な説明は省略する。
【００４５】
続いて、本実施形態の動作を説明する。起動回路３０の起動信号ＢのＨレベル,Ｌレベルの動作が第１の実施形態とは逆になり、実施例２では、出力信号Ａの振幅が設定レベル以上になると起動信号ＢがＬレベル、出力信号Ａが設定レベル以下になると起動信号ＢをＨレベルにする。これに伴い出力回路の起動信号Ｂの動作条件も変更される。電源を投入して、発振部１からの出力信号Ａの振幅が小さく、起動回路３０において出力信号Ａが設定レベル以下の時は、起動信号ＢはＨレベルなのでＮＭＯＳトランジスタＮＭ２０はオン状態にある。この為発振部１へは電流源４０と共に電圧源Ｖｒｅｆが供給される。このとき電流源４０の電流は電圧源Ｖｒｅｆ駆動時に流れる電流より小さい発振継続に必要な最小電流値であることより、定電流が流れていても電圧駆動となる。よって電流源のバイアスを変えるような回路を使用せずに発振部１は電圧駆動となる。さらに、起動信号ＢがＨレベルにより、出力信号Ｃは信号出力停止状態となる。発振部１の出力信号Ａの振幅が大きくなって、この振幅が所定以上の大きさになると、これを検出した起動回路３０の起動信号ＢはＬレベルとなる。
【００４６】
起動回路３０の起動信号ＢがＬレベルになると、前記ＮＭ２０はオフ状態になり発振部１への電圧源Ｖｒｅｆの供給が止まる。その結果発振部１は電流源４０による発振継続に必要な最小電流が供給される定電流駆動の定常発振状態となる。さらに、発振部１からの出力信号Ａは出力回路５から出力信号Ｃとして出力され、安定した信号出力状態となる。
【実施例３】
【００４７】
添付図面の図４は本発明の第３の実施形態を示すもので、第１の実施形態の発振部１のＣＭＯＳインバータの構成を変えたものである。第１のＰＭＯＳトランジスタＰＭ１と第２のＮＭＯＳトランジスタＮＭ１の直列接続からなるＣＭＯＳインバータを備え、さらにＣＭＯＳインバータにはＰＭＯＳトランジスタＰＭ１のゲート電圧を生成するバイアス抵抗７と、ＡＣ的にＰＭ１とＮＭ１のゲート電圧を結合する帰還容量８を備えている。インバータ以外の構成は変えていないため、第１の実施形態と対応する構成要素に同一符号を付して、詳細な説明は省略する。
【実施例４】
【００４８】
添付図面の図５は本発明の第４の実施形態を示すもので、第１の実施形態の発振部１のＣＭＯＳインバータをＮＭＯＳインバータに変えたものである。第１のＮＭＯＳトランジスタＮＭ１と第２のＮＭＯＳトランジスタＮＭ２の直列接続からなるＮＭＯＳインバータを備え、さらにＮＭＯＳインバータＮＭ２のソース及びゲートが高電位に接続されている。インバータ以外の構成は変えていないため、第１の実施形態と対応する構成要素に同一符号を付して、詳細な説明は省略する。
【実施例５】
【００４９】
添付図面の図６は本発明の第５の実施形態を示すもので、第１の実施形態の発振部１のＣＭＯＳインバータをＮＰＮインバータに変えたものである。第１のＮＰＮトランジスタＮＰＮ１と負荷抵抗９の直列接続からなるＮＰＮインバータを備えている。インバータ以外の構成は変えていないため、第１の実施形態と対応する構成要素に同一符号を付して、詳細な説明は省略する。
【実施例６】
【００５０】
添付図面の図７は本発明の第６の実施形態を示すもので、第２の実施形態の発振部１のＣＭＯＳインバータをＰＭＯＳインバータに変えたものである。第１のＰＭＯＳトランジスタＰＭ１と負荷抵抗９の直列接続からなるＰＭＯＳインバータを備えている。尚、負荷抵抗９は第４の実施形態と同様にＰＭＯＳトランジスタＰＭ２に変えてもよい。インバータ以外の構成は変えていないため、第２の実施形態と対応する構成要素に同一符号を付して、詳細な説明は省略する。  
【００５１】
他の起動回路としては、特許文献３の制御信号発生回路と同様な発振部１の出力信号Ａのクロック数を計測して所定の数量になると発振起動信号を出力する計数回路とフリップフロップ回路で構成される起動回路や、電源印加や発振開始入力信号等の発振開始条件が満足されてから所定の時間後に発振起動信号を出力する定電流充電タイマー回路で構成される起動回路がある。尚計測時間は、対応する水晶によって３種程度に分けられる。この計測時間は、例えば３ｍｓｅｃ，８ｍｓｅｃ， １３ｍｓｅｃ等が適している。
【００５２】
尚、インバータとして実施例に示した回路構成は一部のもので有り。実施例以外にも多種の回路構成がある。
【符号の説明】
【００５３】
１                      発振部
２                      水晶振動子
５                      出力回路
７                      バイアス抵抗
８                      帰還容量
９                      負荷抵抗
１１                      帰還抵抗
１２，１３                負荷容量
３０                      起動回路
３１                      プルダウン抵抗
３２                      プルアップ抵抗
３３                      ＤＣカット容量
３４                      充放電容量
３５                      インバータ
４０                      電流源
ＰＭ１，ＰＭ２０          ＰＭＯＳトランジスタ
ＮＭ１，ＮＭ２            ＮＭＯＳトランジスタ
ＮＭ２０，ＮＭ３０        ＮＭＯＳトランジスタ
ＮＰＮ１                  ＮＰＮトランジスタ
【図１】
2019068275.tif 000003
【図２】
2019068275.tif 000004
【図３】
2019068275.tif 000005
【図４】
2019068275.tif 000006
【図５】
2019068275.tif 000007
【図６】
2019068275.tif 000008
【図７】
2019068275.tif 000009
【図８】
2019068275.tif 000010
【図９】
2019068275.tif 000011
【図１０】
2019068275.tif 000012