(57)【要約】【課題】信号通過帯域の可変範囲が広く、且つ広帯域設定の場合に帯域劣化が生じ難い可変帯域増幅器を提供する。【解決手段】入力端子ＩＮが共通の2個以上のエミッタフォロワ又はソースフォロワで構成される電圧フォロワ回路Ｑ１，Ｑ２と、2個以上の電圧フォロワ回路Ｑ１，Ｑ２の一つを除いた該電圧フォロワ回路Ｑ１の出力電極に一端が接続される１個以上のフィルタ回路１０と、電圧フォロワ回路Ｑ２の出力電極と出力端子ＯＵＴとの間、又はフィルタ回路１０の他端と出力端子ＯＵＴとの間のどちらかに接続されるスイッチ素子２０とを備える。【選択図】図１
2019068172.tif 000002
【特許請求の範囲】
【請求項１】
入力端子が共通の2個以上のエミッタフォロワ又はソースフォロワで構成される電圧フォロワ回路と、
2個以上の前記電圧フォロワ回路の一つを除いた該電圧フォロワ回路の出力電極に一端が接続される１個以上のフィルタ回路と、
前記電圧フォロワ回路の出力電極と出力端子との間、又は前記フィルタ回路の他端と出力端子との間のどちらかに接続されるスイッチ素子と
を備えることを特徴とする可変帯域増幅器。
【請求項２】
請求項１に記載の可変帯域増幅器において、
前記スイッチ素子は、
外部から入力される帯域制御信号に応じて、前記電圧フォロワ回路の出力電極及び前記フィルタ回路の他端の何れか一つを選択して出力する
ことを特徴とする可変帯域増幅器。
【請求項３】
請求項１又は２に記載の可変帯域増幅器において、
前記フィルタ回路は、
インダクタンス素子又は容量素子、或いはインダクタンス素子と容量素子の両方を備える
ことを特徴とする可変帯域増幅器。
【請求項４】
請求項１乃至３の何れかに記載の可変帯域増幅器において、
前記スイッチ素子は、
ＭＯＳスイッチで構成され、該ＭＯＳスイッチのゲート電極を除く電極の電極面積の大きい方の電極が前記電圧フォロワ回路の出力電極に、該ＭＯＳスイッチのゲート電極を除く電極の電極面積の小さい方の電極が前記出力端子に接続される
ことを特徴とする可変帯域増幅器。
【請求項５】
請求項３又は４に記載の可変帯域増幅器において、
前記フィルタ回路は、
他端が電源に接続される直列ＬＣ共振回路、又は、他端が前記スイッチ素子に接続される並列ＬＣ共振回路である
ことを特徴とする可変帯域増幅器。
【請求項６】
請求項１乃至５の何れかに記載の可変帯域増幅器において、
第２入力端子が共通に接続される2個以上のエミッタフォロワ又はソースフォロワで構成される第２電圧フォロワ回路と、
2個以上の前記第２電圧フォロワ回路の一つを除いた該第２電圧フォロワ回路の出力電極に一端が接続される１個以上の第２フィルタ回路と、
前記第２電圧フォロワ回路の出力電極と前記出力端子との間、又は前記第２フィルタ回路の他端と第２出力端子との間のどちらかに接続される第２スイッチ素子とを備え、
前記入力端子と前記第２入力端子には差動信号が入力される
ことを特徴とする可変帯域増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変帯域増幅器に関する。
【背景技術】
【０００２】
従来の可変帯域増幅器は、例えばバラクタ素子等で構成される可変容量を備え、可変容量素子の容量値を変化させて帯域幅を可変していた（例えば特許文献１）。可変容量素子には、例えばバラクタダイオード、ＭＯＳキャパシタ、ｐｎ接合ダイオード等の半導体素子が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１２／１３７２９０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
可変容量素子を用いた従来の可変帯域増幅器は、可変容量素子の容量値を制御することによって通過帯域を変化させる。理論的には可変容量素子の容量値を広範囲に変化させることが出来れば信号通過帯域の可変範囲を大きくすることが可能である。しかし、容量値を広範囲に変化できる可変容量素子の実現は難しい。
【０００５】
例えば、光通信用の増幅器は、集積回路上に作製される場合が多い。集積される可変容量素子の容量可変範囲は、最大/最小の容量値比が2程度である場合が一般的である。したがって、信号通過帯域の可変範囲の広い可変帯域増幅器の実現が困難であるという課題がある。また、信号通過帯域を最も広くした場合でも、狭帯域に設定した場合の半分程度の容量値の容量素子が増幅器の出力端子に接続されるため、帯域低下が大きくなってしまう課題もある。
【０００６】
本発明は、これらの課題に鑑みてなされたものであり、信号通過帯域の可変範囲が広く、且つ広帯域設定の場合に帯域劣化が生じ難い可変帯域増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の可変帯域増幅器は、入力端子が共通の2個以上のエミッタフォロワ又はソースフォロワで構成される電圧フォロワ回路と、2個以上の前記電圧フォロワ回路の一つを除いた該電圧フォロワ回路の出力電極に一端が接続される１個以上のフィルタ回路と、前記電圧フォロワ回路の出力電極と出力端子との間、又は前記フィルタ回路の他端と出力端子との間のどちらかに接続されるスイッチ素子とを備えることを要旨とする。
【発明の効果】
【０００８】
本発明の可変帯域増幅器によれば、信号通過帯域の可変範囲が広く、且つ広帯域設定の場合に帯域劣化が生じ難い可変帯域増幅器を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の可変帯域増幅器の構成例を示す図である。
【図２】図１に示す可変帯域増幅器の利得−周波数特性を模式的に示す図であり、（ａ）は広帯域設定時の通過特性、（ｂ）はフィルタ回路の通過特性、（ｃ）は狭帯域設定時の通過特性である。
【図３】図１に示す可変帯域増幅器の他の構成例を示す図である。
【図４】図１に示す可変帯域増幅器の具体例を示す図である。
【図５】図４に示す可変帯域増幅器のフィルタ回路の具体例を示す図である。
【図６】図４に示す可変帯域増幅器のフィルタ回路の他の具体例を示す図である。
【図７】図４に示す可変帯域増幅器のフィルタ回路の他の具体例を示す図である。
【図８】図４に示す可変帯域増幅器のフィルタ回路の他の具体例を示す図である。
【図９】第２実施形態の可変帯域増幅器の具体例を示す図である。
【図１０】第２実施形態の可変帯域増幅器の他の具体例を示す図である。
【図１１】第２実施形態の可変帯域増幅器の使用例を示す図である。
【図１２】第２実施形態の可変帯域増幅器の利得−周波数特性の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。
【００１１】
〔第１実施形態〕
図１に、第１実施形態の可変帯域増幅器の構成例を示す。
【００１２】
図１に示す可変帯域増幅器１は、入力端子ＩＮ、エミッタフォロワ回路Ｑ１，Ｑ２、フィルタ回路１０、スイッチ素子２０、電流源３０、及び出力端子ＯＵＴを備える。
【００１３】
入力端子ＩＮは、2個のエミッタフォロワ回路Ｑ１，Ｑ２のベース電極にそれぞれ接続される。エミッタフォロワ回路Ｑ１のエミッタ電極には、フィルタ回路１０の一端が接続され、フィルタ回路１０の他端はスイッチ素子２０の接点ａに接続される。
【００１４】
エミッタフォロワ回路Ｑ２のエミッタ電極は、スイッチ素子２０の接点ｂに接続される。この例のスイッチ素子２０は、単極双極形のスイッチであり、フィルタ回路１０の他端、又は、エミッタフォロワ回路Ｑ２のエミッタ電極を選択して出力端子ＯＵＴに接続する。
【００１５】
電流源３０は、出力端子ＯＵＴと電源との間に接続される。なお、電流源３０は例えば抵抗素子に置き代えても構わない。
【００１６】
つまり、可変帯域増幅器１は、入力端子ＩＮが共通の2個以上のエミッタフォロワ回路Ｑ１，Ｑ２と、2個以上のエミッタフォロワ回路Ｑ１，Ｑ２の一つを除いたエミッタフォロワ回路Ｑ１のエミッタ電極に一端が接続される１個以上のフィルタ回路１０と、エミッタフォロワ回路Ｑ２のエミッタ電極と出力端子との間、又はフィルタ回路１０の他端と出力端子ＯＵＴとの間のどちらかに接続されるスイッチ素子２０とを備える。
【００１７】
可変帯域増幅器１の動作を説明する。
【００１８】
可変帯域増幅器１の利得−周波数特性を広帯域に設定したい場合は、スイッチ素子２０はエミッタフォロワ回路Ｑ２のエミッタ電極を選択（接点ｂ）して出力端子ＯＵＴに接続させる。また、可変帯域増幅器１の利得−周波数特性を狭帯域に設定したい場合には、スイッチ素子２０はフィルタ回路１０の他端を選択（接点ａ）して出力端子ＯＵＴに接続させる。
【００１９】
図２は、可変帯域増幅器１の利得−周波数特性を模式的に示す図である。図２（ａ）は可変帯域増幅器１が広帯域に設定された場合の利得−周波数特性、図２（ｂ）はフィルタ回路１０の利得−周波数特性、図２（ｃ）は広帯域と狭帯域に設定された場合の利得−周波数特性を示す。それぞれの図の横軸は周波数、縦軸は利得である。
【００２０】
広帯域設定の場合、入力端子ＩＮに入力される入力信号は、エミッタフォロワ回路Ｑ２とスイッチ素子２０を信号通過経路（図１に示す破線の経路）として増幅され出力端子ＯＵＴから出力される。この場合の周波数特性は、エミッタフォロワ回路Ｑ２とスイッチ素子２０の周波数特性の合成によって決定される（図２（ｃ）に破線で示す特性）。
【００２１】
狭帯域設定の場合、入力端子ＩＮに入力される入力信号は、エミッタフォロワ回路Ｑ１、フィルタ回路１０、及びスイッチ素子２０を信号通過経路（図１に示す一点鎖線の経路）として増幅され、出力端子ＯＵＴから出力される。この場合、入力信号はフィルタ回路１０の帯域制約を受ける（図２（ｃ）に示す実線で示す特性）。
【００２２】
本実施形態に係る可変帯域増幅器１が狭帯域に設定された場合の信号通過帯域は、概ねフィルタ回路１０の信号通過帯域（図２（ｂ））と等しくなる、よって、フィルタ回路１０を任意の信号通過帯域に設定することで、可変できる帯域幅の広い可変帯域増幅器１を実現することが可能である。
【００２３】
また、本実施形態に係る可変帯域増幅器１は、広帯域に設定された場合、狭帯域信号経路を形成するエミッタフォロワ回路Ｑ１に電流が流れない構成であるため、狭帯域信号経路で電力を消費しない。また、入力端子ＩＮに接続される寄生容量はオフ状態のエミッタフォロワ回路Ｑ１のベース電極一つ分であり、出力端子ＯＵＴに接続される寄生容量は接点ａ側の容量である。
【００２４】
したがって、広帯域に設定された場合の可変帯域増幅器１の入力インピーダンスは大きく（エミッタフォロワ回路の入力インピーダンスは大のため）、且つ寄生容量もベース電極一つ分で小さいので、信号通過帯域を広く設定することができる。
【００２５】
以上述べたように本実施形態に係る可変帯域増幅器１によれば、信号通過帯域の可変範囲が広く、且つ広帯域設定の場合に帯域劣化が生じ難い可変帯域増幅器を実現することができる。
【００２６】
（変形例１）
図３は、可変帯域増幅器１の変形例を示す図である。図３に示す可変帯域増幅器１は、エミッタフォロワ回路Ｑ３とフィルタ回路１１を増設し、スイッチ素子２０を単極三投形に変更した点で、図１に示す可変帯域増幅器１と異なる。
【００２７】
エミッタフォロワ回路Ｑ３のエミッタ電極はフィルタ回路１１の一端に接続され、フィルタ回路１１の他端はスイッチ素子２０の接点ｃに接続される。フィルタ回路１１の信号通過帯域を、フィルタ回路１０の信号通過帯域よりも広く、また、エミッタフォロワ回路Ｑ２とスイッチ素子２０で決まる信号通過帯域よりも狭く設定する。そうすることで、可変帯域の数を増加させることができる。
【００２８】
図３に示す例は、単極三投形のスイッチ素子２０の接点を切り替えることで、信号通過経路を一点鎖線、二点鎖線、及び破線で示す３つの経路に切り替える。つまり、信号通過帯域を３段階に切り替えることができる。なお、可変帯域の段数は、2以上の整数分だけ増やすことが可能である。
【００２９】
（具体例１）
図４は、可変帯域増幅器１の具体例を示す図である。図４は、スイッチ素子２０をＭＯＳスイッチで構成した例である。図１に示したスイッチ素子２０の接点ａはＭＯＳスイッチ２０ａ、スイッチ素子２０の接点ｂはＭＯＳスイッチ２０ｂで、それぞれ構成される。
【００３０】
ＭＯＳスイッチ２０ａのゲート電極は、帯域制御信号が入力されるドライバ４０の非反転出力に接続される。ＭＯＳスイッチ２０ｂのゲート電極は、該ドライバ４０の反転出力に接続される。
【００３１】
ドライバ４０は、例えば2個のＣＭＯＳインバータの縦続接続で構成される。ドライバ４０の反転出力は、1個目のＣＭＯＳインバータの出力である。ドライバ４０の非反転出力は、2個目のＣＭＯＳインバータの出力である。
【００３２】
帯域制御信号がHigh状態の場合、ＭＯＳスイッチ２０ａがオン状態となり、可変帯域増幅器１は狭帯域に設定される。帯域制御信号がLow状態の場合、ＭＯＳスイッチ２０ｂがオン状態となり、可変帯域増幅器１は広帯域に設定される。
【００３３】
ＭＯＳスイッチ２０ａ，２０ｂを構成するＭＯＳＦＥＴは、ソース電極がバックゲート（半導体基板）と短絡される。図４に示すＭＯＳスイッチ２０ａ，２０ｂは、ｎ形のＭＯＳスイッチの例である。一般的に、ｎ形のＭＯＳスイッチのソース電極は、ドレイン電極の電圧に対して低電位にバイアスする必要がある。しかし、本実施形態に係る可変帯域増幅器１においてはＭＯＳスイッチ２０ａ，２０ｂのソース電極を、エミッタフォロワ回路Ｑ１，Ｑ２側に接続しても構わない。
【００３４】
その理由は、ＭＯＳスイッチ２０ａ，２０ｂの一方は必ずオン状態であり、且つベース電極が共通に接続されることにより、オフ状態のエミッタフォロワ回路Ｑ１，Ｑ２のエミッタ電極の電位が、ｐｎ接合の順方向電圧を超える電圧まで上昇しないためである。
【００３５】
このように本実施形態に係る可変帯域増幅器１においては、エミッタフォロワ回路Ｑ１，Ｑ２のエミッタ電極に、ＭＯＳスイッチ２０ａ，２０ｂのソース電極又はドレイン電極のどちらを接続してもよい。したがって、ソース電極とドレイン電極の電極面積の小さい方の電極を出力端子ＯＵＴに接続することで、出力端子ＯＵＴに寄生する容量を小さくできるので好ましい。
【００３６】
ＭＯＳスイッチ２０ａ，２０ｂを、ゲート長を短く分割したマルチフィンガで構成した場合、フィンガ数を2以上の偶数個とするとソース電極の数は、ドレイン電極の数より増加する。よって、ＭＯＳスイッチ２０ａ，２０ｂをマルチフィンガで構成した場合は、ソース電極をエミッタフォロワ回路Ｑ１，Ｑ２側に接続するとよい。
【００３７】
つまり、ＭＯＳスイッチ２０ａ，２０ｂのゲート電極を除く電極の電極面積の大きい方の電極がエミッタフォロワ回路Ｑ１，Ｑ２の出力電極に、ＭＯＳスイッチ２０ａ，２０ｂのゲート電極を除く電極の電極面積の小さい方の電極が出力端子ＯＵＴに接続される。これにより、可変帯域増幅器１の出力端子ＯＵＴに寄生する容量を小さくすることができるので、信号通過帯域の幅を広くすることができる。
【００３８】
なお、上記の実施形態では、エミッタフォロワ回路を用いた例で説明を行ったが、エミッタフォロワ回路はＦＥＴで構成したソースフォロワ回路に置き換えても同じ作用効果が得られる。以降で説明する例についても同様である。
【００３９】
つまり、本実施形態に係る可変帯域増幅器１は、入力端子ＩＮが共通の2個以上のエミッタフォロワＱ１，Ｑ２又はソースフォロワ（図示せず）で構成される電圧フォロワ回路と、2個以上の電圧フォロワ回路Ｑ１，Ｑ２の一つを除いた電圧フォロワ回路Ｑ１の出力電極に一端が接続される１個以上のフィルタ回路１０と、電圧フォロワ回路Ｑ２の出力電極と出力端子ＯＵＴとの間、又はフィルタ回路１０の他端と出力端子ＯＵＴとの間のどちらかに接続されるスイッチ素子２０とを備える。
【００４０】
これにより、信号通過帯域の可変範囲が広く、且つ広帯域設定の場合に帯域劣化が生じ難い可変帯域増幅器を実現することができる。
【００４１】
（具体例２）
図５は、フィルタ回路１０をコンデンサＣ１で構成した例を示す図である。また、図６は、フィルタ回路１０をインダクタンスＬ１で構成した例を示す図である。
【００４２】
可変帯域増幅器１では、帯域制御時に帯域幅のみが変化することが望ましい。つまり、帯域制御した場合に低周波数帯での利得が変化しないことが望ましい。図５と図６に示すように電源間容量素子（コンデンサＣ１、対グランド端子間容量）や信号通過経路に直列に挿入されるインダクタンス素子（インダクタンスＬ１）によってフィルタ回路１０が構成される。
【００４３】
低周波数帯では、容量素子はオープン、インダクタンス素子はショートとみなすことが出来るため、狭帯域設定の場合に低周波数帯の利得変化が生じない可変帯域増幅器を実現することができる。
【００４４】
（具体例３）
図７は、フィルタ回路１０をコンデンサＣ２とインダクタンスＬ２の直列ＬＣ共振回路で構成した例を示す図である。図８は、フィルタ回路１０をコンデンサＣ２とインダクタンスＬ２の並列ＬＣ共振回路で構成した例を示す図である。
【００４５】
前述したように、可変帯域増幅器１では、帯域制御時に帯域幅のみが変化することが望ましい。図７及び図８に示すようにフィルタ回路１０を、直列ＬＣ共振回路、並列ＬＣ共振回路で構成することで、低周波数帯では並列ＬＣ共振回路はショート、同じく直列ＬＣ共振回路はオープンとみなすことが出来るため、狭帯域設定の場合に低周波数帯の利得変化が生じない可変帯域増幅器を実現することができる。
【００４６】
更に、並列ＬＣ共振回路のインピーダンスは共振時に極めて小さく、直列ＬＣ共振回路のインピーダンスは共振時に極めて大きくなるため、インダクタンス素子、容量素子をそれぞれ単独で用いる場合よりもロールオフが急峻なフィルタを構成することができる。
【００４７】
なお、図７と図８に示すＬＣ共振回路のフィルタ特性は、共振周波数よりも高い周波数帯で再び信号が通過するバンドエリミネイト特性を示すが、この特性は他のフィルタ（例えばローパスフィルタ）を組み合わせることによって抑制することが可能である。このように、複数のＬＣ共振回路を組み合わせてフィルタ回路１０を構成してもよい。
【００４８】
〔第２実施形態〕
図９に、第２実施形態の可変帯域増幅器の構成例を示す。
【００４９】
図９に示す可変帯域増幅器２は、増幅器を差動増幅化した点で、可変帯域増幅器１（図４）と異なる。可変帯域増幅器２は、上記の可変帯域増幅器１の構成に加えて次の構成を備える。
【００５０】
可変帯域増幅器２は、第２入力端子ＩＮＰが共通に接続される2個以上のエミッタフォロワ又はソースフォロワで構成される第２電圧フォロワ回路Ｑ３，Ｑ４と、2個以上の第２電圧フォロワ回路Ｑ３，Ｑ４の一つを除いた該第２電圧フォロワ回路Ｑ３の出力電極に一端が接続される１個以上の第２フィルタ回路１１と、第２電圧フォロワ回路Ｑ４の出力電極と第２出力端子ＯＵＴＰとの間、又は第２フィルタ回路１２の他端と第２出力端子ＯＵＴＰとの間のどちらかに接続される第２スイッチ素子２０ｃ，２０ｄとを備える。図９において上記の入力端子ＩＮは、入力端子ＩＮＮと表記している。参照符号は異なるが同じものである。
【００５１】
そして、入力端子ＩＮＮと第２入力端子ＩＮＰには差動信号が入力される。帯域制御信号がHigh状態の場合、スイッチ素子２０ｂと２０ｄがオン状態となり、可変帯域増幅器１は広帯域に設定される。帯域制御信号がLow状態の場合、第２スイッチ素子２０ａと２０ｃがオン状態となり、可変帯域増幅器１は狭帯域に設定される。なお、第２フィルタ回路１２の遮断周波数は、フィルタ回路１０と同じである。
【００５２】
差動信号は、２つの信号で１つの信号を表す。入力信号が＋に変化した場合、第２入力端子ＩＮＰに入力される信号は＋に変化する。入力端子ＩＮＮに入力される信号は−に変化する。このように逆方向に変化する信号で１つの信号を表す。
【００５３】
したがって、雑音等は、両方の入力信号（ＩＮＰとＩＮＮ）に同極性で重畳するので、その影響を打ち消すことができる。つまり、本実施形態に係る可変帯域増幅器２によれば、増幅器のＳＮ比を向上させることができる。
【００５４】
（具体例４）
図１０は、可変帯域増幅器２におけるフィルタ回路１０と第２フィルタ回路１１の具体例を示す図である。フィルタ回路を例えば差動ローパスフィルタで構成する場合は、図１０に示すように狭帯域の場合の信号通過経路の間を、コンデンサＣ３で接続すればよい。このように簡単に、ＳＮ比の良い可変帯域増幅器を構成することが可能である。
【００５５】
（具体例５）
一般的に電圧フォロワ回路は、入力される入力信号の信号振幅をほぼ一定に維持したまま電流駆動力を増幅させる（出力インピーダンスを低くする）作用をすると共に、入力信号の直流動作点を低下させる、いわゆるレベルシフタとして機能する。
【００５６】
したがって、本実施形態の可変帯域増幅器１，２をモノリシック化する場合は、可変帯域増幅器１，２の前段と後段に増幅器が設けられる。図１１は、その具体例を示す図である。
【００５７】
図１１に示すように、可変帯域増幅器２（図１０）の入力端子ＩＮＮ，ＩＮＰ側に差動増幅器６０が配置され、可変帯域増幅器２の出力端子ＯＵＴＮ，ＯＵＴＰ側に差動増幅器７０が配置される。差動増幅器６０，７０は、一般的なものでよい。よって図１１に、接続関係を表記することで説明は省略する。
【００５８】
なお、可変帯域増幅器１をモノリシック化する場合は、可変帯域増幅器１の前段と後段に配置する増幅器はシングルエンド増幅器で構成される。シングルエンド増幅器で構成した場合でも、可変帯域増幅器としての作用効果は同じである。
【００５９】
図１２は、具体例４の利得−周波数特性を示す。図１２の横軸は周波数（Hz）、縦軸は利得（dB）である。破線で示す特性が広帯域の特性であり、一点鎖線で示す特性が狭帯域の特性である。
【００６０】
狭帯域の特性に対して広帯域は、信号通過帯域が10倍以上の広いレンジで可変できていることが分かる。また、低周波数帯での利得変動が無い状態で信号通過帯域のみを変化できていることが分かる。
【００６１】
以上説明したように本実施形態の可変帯域増幅器１，２によれば、信号通過帯域の可変範囲が広く、且つ広帯域設定の場合に帯域劣化が生じ難い可変帯域増幅器を提供することができる。
【００６２】
なお、上述した可変帯域増幅器１，２は、広い可変帯域レンジが求められるアクセス用途の光通信分野に好適である。その分野では、信号通過帯域が10倍程度変化できる可変帯域増幅器が求められる。図１２に示したように、本発明に係る可変帯域増幅器は、10倍以上の広いレンジの可変帯域幅を容易に実現することができる。
【００６３】
また、本発明に係る可変帯域増幅器は、可変帯域の数を2個の例で説明を行ったが、上記の何れの例においても電圧フォロワ回路とフィルタ回路の数を増やすことで、可変帯域の数を増やすことができる。
【００６４】
また、本実施形態の帯域可変増幅器は、ＮＰＮトランジスタを例に説明したが他の一般的な回路と同様に、極性の異なるＰＮＰトランジスタで構成することも可能である。ＦＥＴの場合も同様である。このように本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
【符号の説明】
【００６５】
１，２：可変帯域増幅器
１０、１１：フィルタ回路
１２：第２フィルタ回路
２０：スイッチ素子
２０ｂ、２０ｄ：ＭＯＳスイッチ（スイッチ素子）
２０ａ、２０ｃ：ＭＯＳスイッチ（第２スイッチ素子）
２０，３０，３１：電流源
４０：ドライバ
６０，７０：差動増幅器
Ｑ１〜Ｑ４：電圧フォロワ回路
【図１】
2019068172.tif 000003
【図２】
2019068172.tif 000004
【図３】
2019068172.tif 000005
【図４】
2019068172.tif 000006
【図５】
2019068172.tif 000007
【図６】
2019068172.tif 000008
【図７】
2019068172.tif 000009
【図８】
2019068172.tif 000010
【図９】
2019068172.tif 000011
【図１０】
2019068172.tif 000012
【図１１】
2019068172.tif 000013
【図１２】
2019068172.tif 000014