(57)【要約】【課題】電子部品の内蔵化された信頼性の高い回路基板を提供する。【解決手段】絶縁体層と、前記絶縁体層の内部に設けられた電子部品と、前記絶縁体層を貫通する第１のビアと、前記絶縁体層の一方の面より前記電子部品と接続される第２のビアと、前記絶縁体層の一方の面に形成された金属層と、を有し、前記第２のビアの上には、ビアパッドが形成されており、前記ビアパッドにおいて、前記第１のビアが設けられている側には前記金属層との間に開口部が設けられており、前記第１のビアが設けられている側とは反対側は前記金属層と接続されていることを特徴とする回路基板により上記課題を解決する。【選択図】図２
2019175968.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体層と、
前記絶縁体層の内部に設けられた電子部品と、
前記絶縁体層を貫通する第１のビアと、
前記絶縁体層の一方の面より前記電子部品と接続される第２のビアと、
前記絶縁体層の一方の面に形成された金属層と、
を有し、
前記第２のビアの上には、ビアパッドが形成されており、
前記ビアパッドにおいて、前記第１のビアが設けられている側には前記金属層との間に開口部が設けられており、前記第１のビアが設けられている側とは反対側は前記金属層と接続されていることを特徴とする回路基板。
【請求項２】
前記開口部は、複数であることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記ビアパッドと前記第１のビアとの間の距離に対する前記ビアパッドと前記開口部の前記第１のビア側の端との距離が、０．４以上であることを特徴とする請求項１または２に記載の回路基板。
【請求項４】
前記電子部品は、コンデンサ、抵抗、インダクタ、集積回路のうちのいずれかであることを特徴とする請求項１から３のいずれかに記載の回路基板。
【請求項５】
前記電子部品は、下部電極層、強誘電体層、上部電極層が積層されているコンデンサであることを特徴とする請求項１から３のいずれかに記載の回路基板。
【請求項６】
第１の樹脂層の上に、電子部品を形成する工程と、
前記第１の樹脂層及び前記電子部品を覆う第２の樹脂層を形成する工程と、
積層されている前記第１の樹脂層及び前記第２の樹脂層を貫通する第１のビアを形成する工程と、
前記第２の樹脂層が形成されている側に前記電子部品と接続される第２のビアを形成する工程と、
前記第２の樹脂層の上に金属層を形成する工程と、
を有し、
前記第２のビアの上に形成された前記金属層により、ビアパッドが形成されており、
前記ビアパッドと前記第１のビアとの間において、前記金属層に開口部を形成する工程を含むことを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び回路基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化・高機能化を背景に、プリント配線回路基板に搭載するＩＣ（Integrated  Circuit）等の能動素子部品や、キャパシタ、レジスタ、インダクタ等の受動素子部品の高密度化や小型化が進んでいる。今までは、小型の能動素子部品や受動素子部品を高密度に実装することにより回路基板が作製されていたが、更なる小型化の要求を満たすため、これらの部品を回路基板に内蔵化することの検討がなされている。このような能動素子部品や受動素子部品を回路基板に内蔵化した場合、はんだによる接合部分を削減することや、配線も短くなるため、小型化のみならず、信頼性の向上や寄生抵抗や寄生容量等の低減による電気特性の向上も期待される。
【０００３】
受動素子部品が内蔵化されている回路基板としては、強誘電体層の両面を電極層により挟んだ構造の薄膜キャパシタを回路基板に内蔵化したものが開示されている。このように、薄膜キャパシタを回路基板に内蔵化することにより、ＩＣとキャパシタとの距離を短くすることが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２１０７７６号公報
【特許文献２】特開２０１５−１８９８８号公報
【特許文献３】特開２０１７−１１２２３６号公報
【特許文献４】特開２０１７−２０８３６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、回路基板に能動素子部品や受動素子部品等の電子部品が内蔵化されている場合、回路基板を使用することにより、これらの電子部品や他の部品等が発熱し、この発熱により、回路基板に歪みが生じ、回路基板が破損する場合がある。
【０００６】
このため、電子部品が内蔵化されている回路基板において、信頼性の高いものが求められている。
【課題を解決するための手段】
【０００７】
本実施の形態の一観点によれば、絶縁体層と、前記絶縁体層の内部に設けられた電子部品と、前記絶縁体層を貫通する第１のビアと、前記絶縁体層の一方の面より前記電子部品と接続される第２のビアと、前記絶縁体層の一方の面に形成された金属層と、を有し、前記第２のビアの上には、ビアパッドが形成されており、前記ビアパッドにおいて、前記第１のビアが設けられている側には前記金属層との間に開口部が設けられており、前記第１のビアが設けられている側とは反対側は前記金属層と接続されていることを特徴とする。
【発明の効果】
【０００８】
開示の回路基板によれば、電子部品が内蔵化されている回路基板の信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】電子部品が内蔵化されている回路基板の構造図
【図２】第１の実施の形態における回路基板の構造図
【図３】電子部品が内蔵化されている回路基板におけるシミュレーションの説明図（１）
【図４】電子部品が内蔵化されている回路基板におけるシミュレーションの説明図（２）
【図５】電子部品が内蔵化されている回路基板におけるシミュレーションの説明図（３）
【図６】電子部品が内蔵化されている回路基板におけるシミュレーションの説明図（４）
【図７】第１の実施の形態における回路基板におけるシミュレーションの説明図（１）
【図８】第１の実施の形態における回路基板におけるシミュレーションの説明図（２）
【図９】第１の実施の形態における回路基板におけるシミュレーションの説明図（３）
【図１０】第１の実施の形態における回路基板におけるシミュレーションの説明図（４）
【図１１】第１の実施の形態における回路基板におけるシミュレーションの説明図（５）
【図１２】第１の実施の形態における回路基板におけるシミュレーションの説明図（６）
【図１３】第１の実施の形態における回路基板の変形例１の構造図
【図１４】第１の実施の形態における回路基板の変形例２の構造図
【図１５】第１の実施の形態における回路基板の変形例３の構造図
【図１６】第２の実施の形態における回路基板の構造図
【図１７】第２の実施の形態における回路基板におけるシミュレーションの説明図（１）
【図１８】第２の実施の形態における回路基板におけるシミュレーションの説明図（２）
【図１９】第２の実施の形態における回路基板の製造方法の工程図（１）
【図２０】第２の実施の形態における回路基板の製造方法の工程図（２）
【図２１】第２の実施の形態における回路基板の製造方法の工程図（３）
【図２２】第２の実施の形態における回路基板の製造方法の工程図（４）
【図２３】第２の実施の形態における回路基板の製造方法の工程図（５）
【図２４】第２の実施の形態における回路基板の製造方法の工程図（６）
【発明を実施するための形態】
【００１０】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。また、本願においては、Ｘ１−Ｘ２方向、Ｙ１−Ｙ２方向、Ｚ１−Ｚ２方向を相互に直交する方向とする。また、Ｘ１−Ｘ２方向及びＹ１−Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１−Ｙ２方向及びＺ１−Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１−Ｚ２方向及びＸ１−Ｘ２方向を含む面をＺＸ面と記載する。
【００１１】
〔第１の実施の形態〕
最初に、受動素子部品としてキャパシタが内蔵化されている回路基板について、図１に基づき説明する。図１に示される回路基板９１０は、回路基板９１０の内部に薄膜キャパシタ９２０が形成されているものであり、受動素子部品である薄膜キャパシタ９２０が内蔵化されている回路基板である。尚、図１（ａ）は、この回路基板９１０の上面図であり、図１（ｂ）は、一点鎖線１Ａ−１Ｂにおいて切断した断面図である。回路基板９１０では、コア樹脂層９３０ｃの上に、第１のビルドアップ樹脂層９３０ｄ、第２のビルドアップ樹脂層９３０ｅを順に積層することにより、絶縁体層９３０が形成されており、絶縁体層９３０の内部に、薄膜キャパシタ９２０が形成されている。薄膜キャパシタ９２０は、第１のビルドアップ樹脂層９３０ｄの上に下部電極層９２１、強誘電体層９２２、上部電極層９２３を積層することにより形成されており、薄膜キャパシタ９２０の上は、第２のビルドアップ樹脂層９３０ｅにより覆われている。よって、強誘電体層９２２は、下部電極層９２１と上部電極層９２３により挟まれており、下部電極層９２１及び上部電極層９２３は、薄膜キャパシタ９２０の電極となっている。
【００１２】
この回路基板９１０は、絶縁体層９３０の一方の面９３０ａの上には金属層９１１が形成されている。また、回路基板９１０には、絶縁体層９３０の一方の面９３０ａから他方の面９３０ｂに貫通する２つのスルーホールが設けられており、スルーホールの内側には、スルーホールビア９４１、９４２が形成されている。スルーホールビア９４１は、スルーホールの内側に形成された貫通電極層９４１ａと、貫通電極層９４１ａの更に内側に形成された充填樹脂９４１ｂにより形成されている。また、スルーホールビア９４２は、スルーホールの内側に形成された貫通電極層９４２ａと、貫通電極層９４２ａの更に内側に形成された充填樹脂９４２ｂにより形成されている。
【００１３】
回路基板９１０では、スルーホールビア９４１の貫通電極層９４１ａ、スルーホールビア９４２の貫通電極層９４２ａにより、回路基板９１０の表と裏とが電気的に接続される。また、回路基板９１０には、薄膜キャパシタ９２０の上部電極層９２３と絶縁体層９３０の一方の面９３０ａの上に形成された金属層９１１とを接続するための層間ビア９４３が形成されている。
【００１４】
回路基板９１０においては、下部電極層９２１、スルーホールビア９４１、９４２の貫通電極層９４１ａ、９４２ａ、層間ビア９４３等は銅（Ｃｕ）等により形成されており、上部電極層９２３はニッケル（Ｎｉ）により形成されている。絶縁体層９３０は、ガラスエポキシ樹脂により形成されており、薄膜キャパシタ９２０の強誘電体層９２２は、チタン酸バリウムストロンチウムにより形成されている。
【００１５】
銅の熱膨張係数は約１６．８ｐｐｍ／℃であり、ヤング率は約１１０ＧＰａである。ニッケルの熱膨張係数は約１３．４ｐｐｍ／℃であり、ヤング率は約２００ＧＰａである。チタン酸バリウムストロンチウムの熱膨張係数は約９．６ｐｐｍ／℃であり、ヤング率は約１８０ＧＰａである。ガラスエポキシ樹脂の熱膨張係数は面方向が約１５ｐｐｍ／℃であり、厚さ方向がガラス転位温度である１７５℃までは、約４５ｐｐｍ／℃であり、１７５℃を超えると、約２４０ｐｐｍ／℃となり、ヤング率は約２５ＧＰａである。
【００１６】
従って、下部電極層９２１、上部電極層９２３、スルーホールビア９４１、９４２の貫通電極層９４１ａ、９４２ａ、層間ビア９４３を形成している材料の熱膨張係数と、絶縁体層９３０を形成している材料の熱膨張係数は大きく異なっている。このため、薄膜キャパシタ９２０等が発熱したり、回路基板９１０の全体に熱が加わった場合には、各々を形成している材料の熱膨張係数の差により応力が発生し、この応力により、回路基板９１０の一部が破損する場合がある。
【００１７】
具体的には、絶縁体層９３０を形成しているガラスエポキシ樹脂は、厚さ方向となるＺ１−Ｚ２方向における熱膨張係数は他の部分と比べて大きく、回路基板９１０に熱が加わった場合には、破線矢印１Ｃに示すようにＺ１−Ｚ２方向に大きく膨張する。このため、この熱膨張により、例えば、薄膜キャパシタ９２０と層間ビア９４３との接続部分であって、絶縁体層９３０と接している部分に応力が集中し、破線１Ｄに示されるように、この部分がダメージを受け、回路基板９１０が破損する場合がある。
【００１８】
（回路基板）
次に、本実施の形態における受動素子部品としてキャパシタが内蔵化されている回路基板について、図２に基づき説明する。本実施の形態における回路基板１０は、図２に示されるように、回路基板１０の内部に薄膜キャパシタ２０が形成されているものであり、受動素子部品である薄膜キャパシタ２０が内蔵化されている回路基板である。尚、図２（ａ）は、この回路基板１０の上面図であり、図２（ｂ）は、一点鎖線２Ａ−２Ｂにおいて切断した断面図である。
【００１９】
回路基板１０では、コア樹脂層３０ｃの上に、第１のビルドアップ樹脂層３０ｄ、第２のビルドアップ樹脂層３０ｅを順に積層することにより、絶縁体層３０が形成されており、絶縁体層３０の内部に、薄膜キャパシタ２０が形成されている。薄膜キャパシタ２０は、第１のビルドアップ樹脂層３０ｄの上に下部電極層２１、強誘電体層２２、上部電極層２３を積層することにより形成されており、薄膜キャパシタ２０の上は、第２のビルドアップ樹脂層３０ｅにより覆われている。よって、強誘電体層２２は、下部電極層２１と上部電極層２３により挟まれており、下部電極層２１及び上部電極層２３は、薄膜キャパシタ２０の電極となっている。
【００２０】
この回路基板１０は、絶縁体層３０の一方の面３０ａの上には金属層１１が形成されている。また、回路基板１０には、絶縁体層３０の一方の面３０ａから他方の面３０ｂに貫通する２つのスルーホールが設けられており、スルーホールの内側には、スルーホールビア４１、４２が形成されている。スルーホールビア４１は、スルーホールの内側に形成された貫通電極層４１ａと、貫通電極層４１ａの更に内側に形成された充填樹脂４１ｂにより形成されている。また、スルーホールビア４２は、スルーホールの内側に形成された貫通電極層４２ａと、貫通電極層４２ａの更に内側に形成された充填樹脂４２ｂにより形成されている。
【００２１】
回路基板１０では、スルーホールビア４１の貫通電極層４１ａ、スルーホールビア４２の貫通電極層４２ａにより、回路基板１０の表と裏とが電気的に接続される。また、回路基板１０には、薄膜キャパシタ２０の上部電極層２３と絶縁体層３０の一方の面３０ａの上に形成された金属層１１とを接続するための層間ビア４３が形成されている。
【００２２】
回路基板１０においては、下部電極層２１、スルーホールビア４１、４２の貫通電極層４１ａ、４２ａ、層間ビア４３等は銅（Ｃｕ）等により形成されており、上部電極層２３はニッケル（Ｎｉ）により形成されている。また、絶縁体層３０は、ガラスエポキシ樹脂により形成されており、薄膜キャパシタ２０の強誘電体層２２は、チタン酸バリウムストロンチウムにより形成されている。本願においては、スルーホールビア４１を第１のビアと記載し、層間ビア４３を第２のビアと記載する場合がある。
【００２３】
本実施の形態における回路基板１０においては、応力緩和のため、絶縁体層３０の一方の面３０ａの上の金属層１１には開口部５１、５２が設けられている。具体的には、層間ビア４３の上には、層間ビア４３よりも大きな層間ビアパッド１２が形成されており、層間ビアパッド１２のＸ１側となる層間ビアパッド１２とスルーホールビア４１との間には、開口部５１、５２が設けられている。
【００２４】
具体的には、層間ビアパッド１２のＸ２側は、層間ビアパッド１２が金属層１１と接続されており、金属層１１と一体化されている。層間ビアパッド１２のＸ１側は、Ｘ１−Ｘ２方向に延びる接続部１４により層間ビアパッド１２が金属層１１とが接続されており、その両側には、金属層１１には開口部５１、５２が形成されている。尚、層間ビアパッド１２及び接続部１４は、金属層１１と同じ材料であり、同じ厚さである。
【００２５】
層間ビアパッド１２は、直径が約１００μｍの円形の形状で形成されている。層間ビアパッド１２のＸ１側において、層間ビアパッド１２と金属層１１とを接続している接続部１４は、Ｙ１−Ｙ２方向における幅が３０μｍである。層間ビアパッド１２のＸ１側において、開口部５１は、接続部１４よりもＹ１側に形成されており、開口部５２は、接続部１４よりもＹ２側に形成されている。
【００２６】
開口部５１は、Ｙ１側はＸ１−Ｘ２方向に平行なＹ１側の層間ビアパッド１２の接線、Ｘ２側は層間ビアパッド１２の円周、Ｙ２側は接続部１４、Ｘ１側はＹ１−Ｙ２方向に平行なＸ１側の端部５１ｂにより囲まれた領域である。開口部５２は、Ｙ２側はＸ１−Ｘ２方向に平行なＹ２側の層間ビアパッド１２の接線、Ｘ２側は層間ビアパッド１２の円周、Ｙ１側は接続部１４、Ｘ１側はＹ１−Ｙ２方向に平行なＸ１側の端部５２ｂにより囲まれた領域である。
【００２７】
本願においては、開口部５１、５２の層間ビアパッド１２と接続部１４とが接する位置５１ａ、５２ａからＸ１側の端部５１ｂ、５２ｂまでの長さを層間ビアパッド−開口端距離Ｌａとする。また、層間ビアパッド１２と接続部１４とが接する位置５１ａ、５２ａからＸ１側のスルーホールビア４１の端までの長さを層間ビアパッド−スルーホールビア端距離Ｌｂとする。
【００２８】
本実施の形態における回路基板１０においては、絶縁体層３０が熱膨張した場合であっても、金属層１１に開口部５１、５２が設けられているため、応力が緩和される。このため、薄膜キャパシタ２０と層間ビア４３との間であって、絶縁体層３０側における応力も緩和されるため、回路基板１０がダメージを受けることを防ぐことができる。
【００２９】
（シミュレーション）
次に、発明者が行った回路基板に熱を加えた場合の応力についてのシミュレーションについて説明する。
【００３０】
最初に、図１に示す構造の回路基板９１０のモデルとして、図３に示される構造の回路基板のモデルについて、シミュレーションを行った結果を図４に示す。尚、図３に示される構造のモデルは、図１に示される回路基板９１０の一部となるものであり、金属により形成されたスルーホールビア９４１の貫通電極層９４１ａの内側には、充填樹脂９４１ｂが充填されている。充填樹脂９４１ｂを形成している材料の熱膨張係数は、ガラス転位温度である１６０℃までは、約３２ｐｐｍ／℃であり、１６０℃を超えると、約８３ｐｐｍ／℃となり、また、ヤング率は約８６ＧＰａである。
【００３１】
図３に示される回路基板のモデルでは、下部電極層９２１、強誘電体層９２２、上部電極層９２３により形成されている薄膜キャパシタ９２０の上には、層間ビア９４３が形成されている。層間ビア９４３は、薄膜キャパシタ９２０の上部電極層９２３の上の一部に形成されており、層間ビア９４３と上部電極層９２３とは電気的に接続されている。上部電極層９２３の上の層間ビア９４３が形成されていない領域には、絶縁体層９３０が形成されており、層間ビア９４３の周囲は絶縁体層９３０により囲まれている。層間ビア９４３及び絶縁体層９３０の上の全面には金属層９１１が形成されている。
【００３２】
尚、薄膜キャパシタ９２０の下部電極層９２１の膜厚は約３０μｍであり、強誘電体層９２２の膜厚は約１μｍであり、上部電極層９２３の膜厚は約３０μｍである。層間ビア９４３は、薄膜キャパシタ９２０側の直径が約５０μｍ、金属層９１１側の直径が約６０μｍとなるように形成されており、上部電極層９２３の上の層間ビア９４３及び絶縁体層９３０の膜厚は、約５０μｍである。金属層９１１の厚さは、約３０μｍである。
【００３３】
この回路基板のモデルにおいて、２５℃から２５０℃まで温度を昇温した場合、図４に示されるように、薄膜キャパシタ９２０と層間ビア９４３との接続部分であって、絶縁体層９３０と接している部分に応力が集中し、この部分の応力の値は４１８ＭＰａであった。
【００３４】
次に、図５に示される回路基板のモデルについて、シミュレーションを行った。図５に示される回路基板のモデルは、層間ビア９４３の上には、層間ビアパッド９１２が形成されており、層間ビアパッド９１２の周囲に、導体開口部９５０が形成されており、導体開口部９５０の周囲には金属層９１３が形成されている。金属層９１３と層間ビアパッド９１２とは、Ｘ１−Ｘ２方向に延びる接続部９１４により接続されており、層間ビアパッド９１２、金属層９１３、接続部９１４は、金属層９１１と同じ材料であって、同じ厚さで形成されている。
【００３５】
従って、層間ビアパッド９１２と金属層９１３との間には、導体開口部９５０が形成されており、導体開口部９５０は、Ｘ１方向の接続部９１４を除き、層間ビアパッド９１２の周囲のＹ１方向、Ｙ２方向、Ｘ２方向に形成されている。層間ビアパッド９１２は、直径が約１００μｍの円形の形状で形成されている。導体開口部９５０は、層間ビアパッド９１２のＸ２側では幅が約２５μｍとなるように形成されており、Ｘ１側では、更に、その幅よりも広く形成されている。
【００３６】
この回路基板のモデルにおいて、２５℃から２５０℃まで温度を昇温した場合、図６に示されるように、薄膜キャパシタ９２０と層間ビア９４３との接続部分であって、絶縁体層９３０と接している部分に応力が集中し、この部分の応力の値は２５６ＭＰａであった。従って、導体開口部９５０を設けることにより、幾分かは応力集中は緩和されるものの、十分ではない。
【００３７】
次に、図２に示す本実施の形態における回路基板１０のモデルとして、図７に示される構造の回路基板のモデルについて、シミュレーションを行った結果を図８に示す。尚、図７に示される構造のモデルは、図２に示される本実施の形態における回路基板１０の一部であり、金属により形成されたスルーホールビア４１の貫通電極層４１ａの内側には、充填樹脂４１ｂが充填されている。充填樹脂４１ｂを形成している材料の熱膨張係数は、ガラス転位温度である１６０℃までは、約３２ｐｐｍ／℃であり、１６０℃を超えると、約８３ｐｐｍ／℃となり、また、ヤング率は約８６ＧＰａである。
【００３８】
図７に示される回路基板のモデルでは、下部電極層２１、強誘電体層２２、上部電極層２３により形成されている薄膜キャパシタ２０の上には、層間ビア４３が形成されている。層間ビア４３は、薄膜キャパシタ２０の上部電極層２３の上の一部に形成されており、層間ビア４３と上部電極層２３とは電気的に接続されている。上部電極層２３の上の層間ビア４３が形成されていない領域には、絶縁体層３０が形成されており、層間ビア４３の周囲は、絶縁体層３０により囲まれている。層間ビア４３の上には、層間ビア４３よりも大きな、略円形の直径が１００μｍの層間ビアパッド１２が形成されており、層間ビアパッド１２のＸ２側は金属層１１と接して一体化されており、Ｘ１側は接続部１４により金属層１１と接続されている。層間ビアパッド１２のＸ１側と金属層１１との間には、Ｙ１側に開口部５１、Ｙ２側に開口部５２が形成されている。
【００３９】
尚、薄膜キャパシタ２０の下部電極層２１の膜厚は約３０μｍであり、強誘電体層２２の膜厚は約１μｍであり、上部電極層２３の膜厚は約３０μｍである。層間ビア４３は、薄膜キャパシタ２０側の直径が約５０μｍ、金属層１１側の直径が約６０μｍとなるように形成されており、上部電極層２３の上の層間ビア４３及び絶縁体層３０の膜厚は、約５０μｍである。金属層１１の厚さは、約３０μｍである。層間ビアパッド−開口端距離Ｌａは、４５μｍである。
【００４０】
図７に示される回路基板のモデルにおいて、２５℃から２５０℃まで温度を昇温した場合、図８に示されるように、薄膜キャパシタ２０と層間ビア４３との接続部分であって、絶縁体層３０と接している部分の応力の値は１３ＭＰａであった。
【００４１】
次に、図２に示す本実施の形態における回路基板１０のモデルとして、図９に示される構造の回路基板のモデルについて、シミュレーションを行った結果を図１０に示す。尚、図９に示される構造のモデルは、図２に示される本実施の形態における回路基板１０の一部であり、層間ビアパッド−開口端距離Ｌａは８８μｍにしたものである。
【００４２】
図９に示される回路基板のモデルにおいて、２５℃から２５０℃まで温度を昇温した場合、図１０に示されるように、薄膜キャパシタ２０と層間ビア４３との接続部分であって、絶縁体層３０と接している部分の応力の値は１２ＭＰａであった。
【００４３】
以上のように、本実施の形態に回路基板においては、回路基板の温度が高くなっても、薄膜キャパシタ２０と層間ビア４３との接続部分であって、絶縁体層３０と接している部分の応力を低減させることができる。
【００４４】
次に、層間ビアパッド−開口端距離Ｌａの距離を変えた場合における薄膜キャパシタ２０と層間ビア４３との接続部分であって、絶縁体層３０と接している部分の応力（層間ビア底の応力）の値について、図１１に基づき説明する。図１１は、（層間ビアパッド−開口端距離Ｌａ）／（層間ビアパッド−スルーホールビア端距離Ｌｂ）と薄膜キャパシタ２０と層間ビア４３との接続部分であって、絶縁体層３０と接している部分の応力との関係を示す。図１２に示されるように、（層間ビアパッド−開口端距離Ｌａ）とは、層間ビアパッド１２と接続部１４とが接する位置５１ａ等から開口部５１等のＸ１側の端部５１ｂ等までの長さである。また、（層間ビアパッド−スルーホールビア端距離Ｌｂ）とは、層間ビアパッド１２と接続部１４とが接する位置５１ａ等からＸ１側のスルーホールビア４１のＸ２側の端４１ｅまでの長さである。
【００４５】
図１１に示されるように、（層間ビアパッド−開口端距離Ｌａ）／（層間ビアパッド−スルーホールビア端距離Ｌｂ）の値が大きくなると、層間ビア底の応力は小さくなる。従って、（層間ビアパッド−開口端距離Ｌａ）／（層間ビアパッド−スルーホールビア端距離Ｌｂ）の値は大きい方が好ましい。図１１より、（層間ビアパッド−開口端距離Ｌａ）／（層間ビアパッド−スルーホールビア端距離Ｌｂ）が０．４以上の場合には、層間ビア底の応力は３０ＭＰａ以下となるため好ましい。即ち、層間ビアパッド１２とスルーホールビア４１との間の距離に対する層間ビアパッド１２と開口部５１、５２のスルーホールビア４１側の端５１ｂ、５２ｂとの距離が、０．４以上であることが好ましい。
【００４６】
また、（層間ビアパッド−開口端距離Ｌａ）／（層間ビアパッド−スルーホールビア端距離Ｌｂ）の値が、０．７以上の場合には、層間ビア底の応力は１５ＭＰａ以下となるためより好ましい。尚、（層間ビアパッド−開口端距離Ｌａ）／（層間ビアパッド−スルーホールビア端距離Ｌｂ）の値が、０．４の近傍で、層間ビア底の応力は局所的に小さくなっている。この状態は、図７に示される状態であり、開口部５１、５２のＸ１側の端部５１ｂ、５２ｂと薄膜キャパシタ２０のＸ１側の端とが略一致している。回路基板においては、開口部５１、５２のＸ１側の端と薄膜キャパシタ２０のＸ１側の端とが一致していると、より一層、応力緩和されるものと推察される。
【００４７】
（変形例）
上記の説明では、内部に薄膜キャパシタ２０が形成されている回路基板について説明したが、本実施の形態における回路基板は、キャパシタ以外の電子部品を有するものであってもよい。
【００４８】
具体的には、本実施の形態における回路基板は、図１３に示されるように、回路基板の内部に、受動素子部品となる電子部品として抵抗６０が形成されているものであってもよい。抵抗６０は、薄膜窒化タンタルにより形成された抵抗体６１の両側に電極６２及び６３が形成されている構造のものであり、抵抗６０の一方の電極６２は層間ビア４４に接続され、他方の電極６３は層間ビア４５に接続されている。
【００４９】
また、本実施の形態における回路基板は、図１４に示されるように、回路基板の内部に、受動素子部品となる電子部品としてインダクタ７０が形成されているものであってもよい。インダクタ７０は、フェライト等により形成された磁性体７１の周囲に金属配線７２が巻かれている構造のものであり、インダクタ７０の金属配線７２の一方の端部は層間ビア４４に接続され、他方の端部は層間ビア４５に接続されている。
【００５０】
また、本実施の形態における回路基板は、図１５に示されるように、回路基板の内部に、能動素子部品となる電子部品としてＩＣ（Integrated  Circuit）等の集積回路８０が形成されているものであってもよい。集積回路８０には、電極８１、８２、８３が設けられており、集積回路８０の電極８１は層間ビア４４に接続され、電極８２は層間ビア４５に接続され、電極８３は層間ビア４６に接続されている。
【００５１】
〔第２の実施の形態〕
次に、第２の実施の形態における回路基板について説明する。本実施の形態における回路基板は、第１の実施の形態における回路基板における接続部が設けられていない構造のものである。
【００５２】
本実施の形態における回路基板１１０は、図１６に示すように、層間ビアパッド１２のＸ１側には、層間ビアパッド１２と金属層１１とを接続する接続部が設けられておらず、
開口部１５０が設けられている構造のものである。尚、図１６（ａ）は、本実施の形態における回路基板１１０の上面図であり、図１６（ｂ）は、一点鎖線１６Ａ−１６Ｂにおいて切断した断面図である。
【００５３】
次に、本実施の形態における回路基板１１０について、図１７に示される構造のものを回路基板のモデルとして、シミュレーションを行った結果を図１８に示す。尚、図１７に示される構造のモデルは、図１６に示される本実施の形態における回路基板１１０の一部である。
【００５４】
図１７に示される回路基板のモデルでは、層間ビアパッド１２のＸ２側は金属層１１と接して一体化されており、Ｘ１側には開口部１５０が形成されている。開口部１５０は、Ｙ１側はＸ１−Ｘ２方向に平行なＹ１側の層間ビアパッド１２の接線、Ｘ２側は層間ビアパッド１２の円周、Ｙ２側はＸ１−Ｘ２方向に平行なＹ２側の層間ビアパッド１２の接線、Ｘ１側はＹ１−Ｙ２方向に平行な端部により囲まれた領域である。
【００５５】
図１７に示される回路基板のモデルにおいて、２５℃から２５０℃まで温度を昇温した場合、図１８に示されるように、薄膜キャパシタ２０と層間ビア４３との接続部分であって、絶縁体層３０と接している部分の応力の値は１７ＭＰａであった。
【００５６】
従って、本実施の形態における回路基板においても、第１の実施の形態における回路基板と同様の効果を得ることができる。
【００５７】
（回路基板の製造方法）
次に、本実施の形態における回路基板の製造方法について、図１９〜図２３に基づき説明する。尚、この説明における電子回路の構造は、便宜上、図１６に示される構造のものと一部異なっている部分がある。
【００５８】
最初に、図１９（ａ）に示すように、コア樹脂層３０ｃの上に、所望のパターンの配線層３１を形成する。具体的には、コア樹脂層３０ｃの一方の面に形成されている金属膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、配線層３１が形成される領域の上に、不図示のレジストパターンを形成する。この後、ＲＩＥ（Reactive  Ion  Etching）等のドライエッチングによりレジストパターンが形成されていない領域の金属膜を除去し、コア樹脂層３０ｃの一方の面を露出させることにより、配線層３１を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。コア樹脂層３０ｃは、例えば、ガラスエポキシ、ポリイミド、ビスマレイミドトリアジン等の樹脂材料により形成されており、配線層３１は、Ｃｕ等の導電性を有する金属材料により形成されている。
【００５９】
次に、図１９（ｂ）に示すように、コア樹脂層３０ｃ及び配線層３１の上に、第１のビルドアップ樹脂層３０ｄを形成するための未硬化状態の樹脂シート１３０を積層する。第１のビルドアップ樹脂層３０ｄは、例えば、ガラスエポキシ、ポリイミド、ビスマレイミドトリアジン等の樹脂材料により形成されている。
【００６０】
次に、図２０（ａ）に示すように、樹脂シート１３０の所定の領域に薄膜キャパシタ２０を配置する。具体的には、樹脂シート１３０に、下部電極層２１となる膜厚が約３０μｍのＣｕ膜、強誘電体層２２となる膜厚が約１μｍの強誘電体膜、上部電極層２３となる膜厚が約３０μｍのＮｉ膜で構成された薄膜キャパシタ個片を配置する。この後、図２０（ｂ）に示すように、樹脂シート１３０を加熱することにより硬化させ、第１のビルドアップ樹脂層３０ｄを形成する。強誘電体層２２は、例えば、チタン酸バリウムストロンチウム等の強誘電体セラミック材料により形成されている。
【００６１】
次に、図２１（ａ）に示すように、上部電極層２３の一部を除去することにより開口部２３ａを形成する。具体的には、上部電極層２３及び第１のビルドアップ樹脂層３０ｄ等の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口部２３ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングにより、レジストパターンの開口部において露出している上部電極層２３を除去する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００６２】
次に、図２１（ｂ）に示すように、薄膜キャパシタ２０及び第１のビルドアップ樹脂層３０ｄの上に、未硬化状態の樹脂シートを積層し、加熱し硬化させ、第２のビルドアップ樹脂層３０ｅを形成する。第２のビルドアップ樹脂層３０ｅは、例えば、ガラスエポキシ、ポリイミド、ビスマレイミドトリアジン等の樹脂材料により形成されている。尚、本実施の形態においては、コア樹脂層３０ｃ、第１のビルドアップ樹脂層３０ｄ、第２のビルドアップ樹脂層３０ｅにより絶縁体層３０が形成される。
【００６３】
次に、図２２（ａ）に示すように、底面において上部電極層２３が露出している開口穴４０ａと、絶縁体層３０の表面から裏面に貫通するスルーホール４０ｂ、４０ｃを形成する。開口穴４０ａは、レーザにより第２のビルドアップ樹脂層３０ｅを除去し、上部電極層２３を露出させることにより形成する。この際用いられるレーザとしては、炭酸ガスレーザ、エキシマレーザ、ＵＶ（Ultra  Violet）レーザ、ＹＡＧ（Yttrium  Aluminum  Garnet）レーザ等が挙げられる。スルーホール４０ｂ、４０ｃは、ドリル等により絶縁体層３０、配線層３１、薄膜キャパシタ２０を除去し、全体を貫通させることにより形成する。開口穴４０ａは、底面側の直径が約５０μｍ、表面側の直径が約６０μｍとなるように形成されており、スルーホール４０ｂ、４０ｃは直径が約６０μｍとなるように形成されている。
【００６４】
次に、図２２（ｂ）に示すように、メッキにより、開口穴４０ａに金属を埋め込むことにより層間ビア４３を形成し、また、スルーホール４０ｂ、４０ｃの内壁に金属膜を堆積させることによりスルーホールビア４１、４２の貫通電極層４１ａ、４２ａを形成する。これらは、例えば、銅の無電解メッキにより形成され、スルーホール４０ｂ、４０ｃの内壁に形成される貫通電極層４１ａ、４２ａの厚さは約５０μｍである。
【００６５】
次に、図２３（ａ）に示すように、貫通電極層４１ａの内側を充填樹脂４１ｂにより埋め込み、スルーホールビア４１を形成し、貫通電極層４２ａの内側を充填樹脂４２ｂにより埋め込み、スルーホールビア４２を形成する。
【００６６】
次に、図２３（ｂ）に示すように、絶縁体層３０の一方の面３０ａの上、即ち、絶縁体層３０を形成する第２のビルドアップ樹脂層３０ｅ及び層間ビア４３の上に、Ｃｕの無電解メッキにより金属層１１を形成する。
【００６７】
次に、図２４に示すように、金属層１１の一部を除去することにより、開口部１５０及び配線パターンを形成する。
【００６８】
以上の工程により、本実施の形態における回路基板を製造することができる。尚、第１の実施の形態における回路基板についても、上記と同様の製造方法により製造することができる。また、上記以外の内容については、第１の実施の形態と同様である。
【００６９】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００７０】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
絶縁体層と、
前記絶縁体層の内部に設けられた電子部品と、
前記絶縁体層を貫通する第１のビアと、
前記絶縁体層の一方の面より前記電子部品と接続される第２のビアと、
前記絶縁体層の一方の面に形成された金属層と、
を有し、
前記第２のビアの上には、ビアパッドが形成されており、
前記ビアパッドにおいて、前記第１のビアが設けられている側には前記金属層との間に開口部が設けられており、前記第１のビアが設けられている側とは反対側は前記金属層と接続されていることを特徴とする回路基板。
（付記２）
前記開口部は、複数であることを特徴とする付記１に記載の回路基板。
（付記３）
前記ビアパッドと前記第１のビアとの間の距離に対する前記ビアパッドと前記開口部の前記第１のビア側の端との距離が、０．４以上であることを特徴とする付記１または２に記載の回路基板。
（付記４）
前記電子部品は、コンデンサ、抵抗、インダクタ、集積回路のうちのいずれかであることを特徴とする付記１から３のいずれかに記載の回路基板。
（付記５）
前記電子部品は、下部電極層、強誘電体層、上部電極層が積層されているコンデンサであることを特徴とする付記１から３のいずれかに記載の回路基板。
（付記６）
第１の樹脂層の上に、電子部品を形成する工程と、
前記第１の樹脂層及び前記電子部品を覆う第２の樹脂層を形成する工程と、
積層されている前記第１の樹脂層及び前記第２の樹脂層を貫通する第１のビアを形成する工程と、
前記第２の樹脂層が形成されている側に前記電子部品と接続される第２のビアを形成する工程と、
前記第２の樹脂層の上に金属層を形成する工程と、
を有し、
前記第２のビアの上に形成された前記金属層により、ビアパッドが形成されており、
前記ビアパッドと前記第１のビアとの間において、前記金属層に開口部を形成する工程を含むことを特徴とする回路基板の製造方法。
【符号の説明】
【００７１】
１０        回路基板
１１        金属層
１２        層間ビアパッド
１４        接続部
２０        薄膜キャパシタ
２１        下部電極層
２２        強誘電体層
２３        上部電極層
３０        絶縁体層
３１        配線層
４０ａ      開口穴
４０ｂ、４０ｃ      スルーホール
４１、４２          スルーホールビア
４１ａ、４２ａ      貫通電極層
４１ｂ、４２ｂ      充填樹脂
４３        層間ビア
５１、５２        開口部
【図１】
2019175968.tif 000003
【図２】
2019175968.tif 000004
【図３】
2019175968.tif 000005
【図４】
2019175968.tif 000006
【図５】
2019175968.tif 000007
【図６】
2019175968.tif 000008
【図７】
2019175968.tif 000009
【図８】
2019175968.tif 000010
【図９】
2019175968.tif 000011
【図１０】
2019175968.tif 000012
【図１１】
2019175968.tif 000013
【図１２】
2019175968.tif 000014
【図１３】
2019175968.tif 000015
【図１４】
2019175968.tif 000016
【図１５】
2019175968.tif 000017
【図１６】
2019175968.tif 000018
【図１７】
2019175968.tif 000019
【図１８】
2019175968.tif 000020
【図１９】
2019175968.tif 000021
【図２０】
2019175968.tif 000022
【図２１】
2019175968.tif 000023
【図２２】
2019175968.tif 000024
【図２３】
2019175968.tif 000025
【図２４】
2019175968.tif 000026