(57)【要約】【課題】消費電力をさらに低減したＤＣ／ＤＣコンバータを提供する。【解決手段】フィードバック信号生成回路５４０は、ＤＣ／ＤＣコンバータ２００の出力の状態を示す出力検出信号ＩＦＢを極性反転し、第１ゲイン倍してフィードバック信号ＶＦＢを生成する。バーストコントローラ５６０は、フィードバック信号ＶＦＢをしきい値ＶＴＨと比較し、比較結果に応じたバースト信号ＳＢＵＲＳＴを生成する。パルス変調器５１０は、フィードバック信号ＶＦＢに応じたデューティ比を有する制御パルスＳ１１を生成する。ドライバ５３０は、制御パルスＳ１１に応じてスイッチングトランジスタＭ１を駆動する。またバースト信号ＳＢＵＲＳＴに応じてスイッチングトランジスタＭ１のスイッチングが間欠化される。【選択図】図４
2019068684.tif 000002
【特許請求の範囲】
【請求項１】
絶縁型のＤＣ／ＤＣコンバータの一次側コントローラであって、
前記ＤＣ／ＤＣコンバータは、
一次巻線および二次巻線を有するトランスと、
前記トランスの一次巻線と接続されるスイッチングトランジスタと、
を備え、
前記一次側コントローラは、
前記ＤＣ／ＤＣコンバータの出力の状態を示す出力検出信号を極性反転し、第１ゲイン倍してフィードバック信号を生成するフィードバック信号生成回路と、
前記フィードバック信号をしきい値と比較し、比較結果に応じたバースト信号を生成するバーストコントローラと、
前記フィードバック信号に応じたデューティ比を有する制御パルスを生成するパルス変調器と、
前記制御パルスに応じて前記スイッチングトランジスタを駆動するドライバと、
を備え、前記バースト信号に応じて前記スイッチングトランジスタのスイッチングが間欠化されることを特徴とする一次側コントローラ。
【請求項２】
前記しきい値は、前記出力検出信号にもとづいて生成されることを特徴とする請求項１に記載の一次側コントローラ。
【請求項３】
前記しきい値は、前記出力検出信号を第２ゲイン倍し、平均化したものであることを特徴とする請求項２に記載の一次側コントローラ。
【請求項４】
前記出力検出信号は、フィードバック端子を介して流れるフィードバック電流であり、
前記フィードバック信号生成回路は、
一端の電位が固定され、フィードバック電流の経路に設けられた抵抗と、
前記抵抗の他端の電圧を増幅し、前記フィードバック信号を出力する非反転アンプと、
を含むことを特徴とする請求項１から３のいずれかに記載の一次側コントローラ。
【請求項５】
前記抵抗の電圧降下を第２定数倍した信号を平滑化し、前記しきい値を生成するしきい値生成回路をさらに備えることを特徴とする請求項４に記載の一次側コントローラ。
【請求項６】
前記ＤＣ／ＤＣコンバータは、
発光素子および受光素子を含むフォトカプラと、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
をさらに備えることを特徴とする請求項１から５のいずれかに記載の一次側コントローラ。
【請求項７】
前記ＤＣ／ＤＣコンバータは、前記スイッチングトランジスタの経路上に設けられた電流センス抵抗をさらに備え、
前記一次側コントローラは、前記電流センス抵抗の電圧降下を受ける電流センス端子をさらに備え、
前記パルス変調器は、
前記電流センス抵抗の前記電圧降下に応じた電流検出信号が、前記フィードバック信号に達するとアサートされるリセット信号を生成するリセットコンパレータと、
セット信号のアサートに応じてオンレベル、前記リセット信号のアサートに応じてオフレベルとなる前記制御パルスを生成するロジック回路と、
を含むことを特徴とする請求項１から６のいずれかに記載の一次側コントローラ。
【請求項８】
前記セット信号は、所定の周波数を有することを特徴とする請求項７に記載の一次側コントローラ。
【請求項９】
ひとつの半導体基板に一体集積化されていることを特徴とする請求項１から８のいずれかに記載の一次側コントローラ。
【請求項１０】
請求項１から９のいずれかに記載の一次側コントローラを備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１１】
負荷と、
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧して負荷に供給する請求項１０に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項１２】
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧して負荷に供給する請求項１０に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型のＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、フライバック方式のＤＣ／ＤＣコンバータが利用される。図１は、ダイオード整流型のフライバックコンバータ２００Ｒの回路図である。
【０００３】
フライバックコンバータ２００Ｒは、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。トランスＴ１の一次巻線Ｗ１には、スイッチングトランジスタＭ１が接続され、二次巻線Ｗ２には、ダイオードＤ１が接続される。出力キャパシタＣ１は、出力端子Ｐ２に接続される。
【０００４】
フィードバック回路（シャントレギュレータ回路ともいう）２０６は、出力電圧ＶＯＵＴとその目標電圧ＶＯＵＴ（ＲＥＦ）の誤差に応じた電流ＩＥＲＲで、フォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流ＩＦＢが流れる。一次側コントローラ（Primary Controller）２０２のフィードバック（ＦＢ）ピンにはフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが発生する。一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（あるいは周波数）を有するパルス信号を発生し、スイッチングトランジスタＭ１を駆動する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１７１２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図２は、本発明者が検討した一次側コントローラ５００Ｒの回路図である。一次側コントローラ５００Ｒは、パルス変調器５１０、ドライバ５３０、バーストコンパレータ５５０を備える。一次側コントローラ５００ＲのＦＢピンには、フィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが発生する。具体的には、フィードバック信号ＶＦＢは、以下の式で表される。
ＶＦＢ＝ＶＲＥＦ−Ｒ×ＩＦＢ
【０００７】
電流センス（ＣＳ）ピンには、スイッチングトランジスタＭ１のオン期間において一次巻線Ｗ１に流れる電流ＩＳに比例した電圧降下（電流検出信号）ＶＣＳが入力される。パルス変調器５１０は、ＰＷＭタイプあるいは疑似共振（ＱＲ：Quasi-Resonant）タイプであり、フィードバック信号ＶＦＢおよび電流検出信号ＶＣＳに応じたデューティ比（あるいは周波数）を有する制御パルスＳ１１を生成する。ドライバ５３０は、制御パルスＳ１１に応じてスイッチングトランジスタＭ１を駆動する。
【０００８】
軽負荷状態において、スイッチング損失に起因する効率低下を抑制するために、ＤＣ／ＤＣコンバータ２００Ｒは、間欠モードで動作する。間欠モードの制御のために、バーストコンパレータ５５０が設けられる。フィードバック電流ＩＦＢには、フィードバックループのカットオフ周波数に対応する振動成分が重畳しており、フィードバック信号ＶＦＢにもこの振動成分が重畳している。バーストコンパレータ５５０は、フィードバック信号ＶＦＢをしきい値ＶＢＵＲＳＴと比較し、比較結果に応じたバーストパルスＳＢＵＲＳＴを生成する。パルス変調器５１０は、バーストパルスＳＢＵＲＳＴが第１レベルのときに、制御パルスＳ１１を生成する。バーストパルスＳＢＵＲＳＴが第２レベルのときには、制御パルスＳ１１がオフレベルを維持し、スイッチングトランジスタＭ１のスイッチングが停止する。
【０００９】
図３は、図２の一次側コントローラ５００Ｒの軽負荷状態の動作波形図である。フィードバック信号ＶＦＢには、フィードバックループのカットオフ周波数に応じたリップル成分が重畳している。このフィードバック信号ＶＦＢが、しきい値ＶＢＵＲＳＴでスライスされ、ＶＦＢとＶＢＵＳＲＴの大小関係に応じたレベル（ハイ・ロー）を有するバーストパルスＳＢＵＲＳＴが生成され、スイッチングトランジスタＭ１のスイッチングに間欠動作が導入される。図３では一定のデューティ比に簡素化されているが、実際にはスイッチングトランジスタＭ１のスイッチングのデューティ比はフィードバック信号ＶＦＢに応じているから、フィードバック信号ＶＦＢがしきい値ＶＢＵＲＳＴより低い領域、すなわちデューティ比が小さい領域においてスイッチングを停止することで、スイッチング損失が低減される。
【００１０】
近年、ＤＣ／ＤＣコンバータには一層の低消費電力化が求められており、図２の回路構成による電力削減では不十分なアプリケーションが存在する。
【００１１】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電力をさらに低減したＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１２】
本発明の態様は、絶縁型のＤＣ／ＤＣコンバータの一次側コントローラに関する。ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、を備える。一次側コントローラは、ＤＣ／ＤＣコンバータの出力の状態を示す出力検出信号を極性反転し、第１ゲイン倍してフィードバック信号を生成するフィードバック信号生成回路と、フィードバック信号をしきい値と比較し、比較結果に応じたバースト信号を生成するバーストコントローラと、フィードバック信号に応じたデューティ比を有する制御パルスを生成するパルス変調器と、制御パルスに応じてスイッチングトランジスタを駆動するドライバと、を備え、バースト信号に応じてスイッチングトランジスタのスイッチングが間欠化される。
【００１３】
本発明の別の態様は絶縁型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは上述の一次側コントローラを備えてもよい。
【００１４】
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備えてもよい。
【００１５】
本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備えてもよい。
【００１６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１７】
本発明のある態様によれば、ＤＣ／ＤＣコンバータの消費電力を低減できる。
【図面の簡単な説明】
【００１８】
【図１】ダイオード整流型のフライバックコンバータの回路図である。
【図２】本発明者が検討した一次側コントローラの回路図である。
【図３】図２の一次側コントローラの軽負荷状態の動作波形図である。
【図４】実施の形態に係るフライバック方式のＤＣ／ＤＣコンバータの回路図である。
【図５】図４の一次側コントローラの動作を説明する図である。
【図６】図６（ａ）は、図４のＤＣ／ＤＣコンバータのフィードバック信号ＶＦＢとそれに関連する信号の波形図であり、図６（ｂ）は、図２のＤＣ／ＤＣコンバータのフィードバック信号ＶＦＢとそれに関連する信号の波形図である。
【図７】図７（ａ）は、図４の一次側コントローラにおけるフィードバック信号とフィードバック電流の関係を示す図であり、図７（ｂ）は、図２の一次側コントローラにおけるフィードバック信号とフィードバック電流の関係を示す図である。
【図８】第１実施例に係る一次側コントローラの構成例を示す回路図である。
【図９】第２実施例に係る一次側コントローラの構成例を示す回路図である。
【図１０】ＤＣ／ＤＣコンバータを備えるＡＣ／ＤＣコンバータの回路図である。
【図１１】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図１２】図１２（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【発明を実施するための形態】
【００１９】
（概要）
本開示は、絶縁型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、を備える。一次側コントローラは、ＤＣ／ＤＣコンバータの出力の状態を示す出力検出信号を極性反転し、第１ゲイン倍してフィードバック信号を生成するフィードバック信号生成回路と、フィードバック信号をしきい値と比較し、比較結果に応じたバースト信号を生成するバーストコントローラと、フィードバック信号に応じたデューティ比を有する制御パルスを生成するパルス変調器と、制御パルスに応じてスイッチングトランジスタを駆動するドライバと、を備え、バースト信号に応じてスイッチングトランジスタのスイッチングが間欠化される。
【００２０】
出力検出信号の極性を反転し、第１ゲイン倍することにより、軽負荷状態において、間欠動作の動作期間（スイッチング区間）におけるフィードバック信号のレベルが高くなり、制御パルスのデューティ比が増大する。大きなデューティ比の制御パルスでスイッチングトランジスタを駆動すると、より大きなエネルギーが投入されるため、出力電圧の増大幅が増える。これにより、スイッチング区間に続く停止区間の長さが引き延ばされ、スイッチング回数、ひいてはスイッチング損失をさらに減らすことができる。これにより軽負荷状態の消費電力が低減される。
【００２１】
しきい値は、出力検出信号に連動してもよい。これによりしきい値を、出力検出信号に連動させることができ、さまざまな条件化で適切なバースト動作を提供できる。
【００２２】
しきい値は、出力検出信号を第２ゲイン倍し、平均化したものであってもよい。
【００２３】
出力検出信号は、フィードバック端子を介して流れるフィードバック電流であってもよい。フィードバック信号生成回路は、一端の電位が固定され、フィードバック電流の経路に設けられた抵抗と、フィードバック端子の電圧を増幅し、フィードバック信号を出力する非反転アンプと、を含んでもよい。
【００２４】
一次側コントローラは、抵抗の電圧降下を第２定数倍した信号を平滑化（平均化）し、しきい値を生成するしきい値生成回路をさらに備えてもよい。
【００２５】
出力検出信号は、フィードバック端子を介して流れるフィードバック電流であってもよい。フィードバック信号生成回路は、一端の電位が固定され、フィードバック電流の経路に設けられた抵抗と、フィードバック端子の電圧を増幅し、フィードバック信号を出力する第１の非反転アンプと、フィードバック端子の電圧を増幅する第２の非反転アンプと、を含んでもよい。一次側コントローラは、第２の非反転アンプの出力を増幅し、平滑化（平均化）してしきい値を生成するしきい値生成回路をさらに備えてもよい。
【００２６】
ＤＣ／ＤＣコンバータは、発光素子および受光素子を含むフォトカプラと、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧が目標電圧に近づくように、フォトカプラの前記発光素子を駆動するフィードバック回路と、をさらに備えてもよい。
【００２７】
ＤＣ／ＤＣコンバータは、スイッチングトランジスタの経路上に設けられた電流センス抵抗をさらに備えてもよい。一次側コントローラは、電流センス抵抗の電圧降下を受ける電流センス端子をさらに備えてもよい。パルス変調器は、電流センス抵抗の電圧降下に応じた電流検出信号が、フィードバック信号に達するとアサートされるリセット信号を生成するリセットコンパレータと、セット信号のアサートに応じてオンレベル、リセット信号のアサートに応じてオフレベルとなる制御パルスを生成するロジック回路と、を含んでもよい。
【００２８】
セット信号は、所定の周波数を有してもよい。これによりＰＷＭ制御が可能となる。
【００２９】
一次側コントローラは、ひとつの半導体基板に一体集積化されていてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００３０】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３２】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３３】
図４は、実施の形態に係るフライバック方式のＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。
【００３４】
トランスＴ１は、一次巻線Ｗ１、二次巻線Ｗ２を有する。一次巻線Ｗ１の一端は入力端子Ｐ１と接続され、直流の入力電圧ＶＩＮを受ける。スイッチングトランジスタＭ１のドレインは、トランスＴ１の一次巻線Ｗ１の他端と接続される。スイッチングトランジスタＭ１のソースと接地ラインの間には、電流検出用のセンス抵抗ＲＣＳが挿入される。
【００３５】
二次側には、ダイオードＤ１と出力キャパシタＣ１が設けられており、それらは、トランスＴ１の二次巻線Ｗ２に流れる電流を整流、平滑化し、出力電圧ＶＯＵＴを生成する。
【００３６】
フォトカプラ２０４は、発光素子および受光素子を含む。発光素子は、抵抗Ｒ２１，Ｒ２２によってバイアスされている。フィードバック回路２４０は、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に近づくように、フォトカプラ２０４の発光素子を駆動する。たとえばフィードバック回路２４０は、その制御入力（ＳＨ＿ＩＮ）ピンに出力電圧ＶＯＵＴを抵抗Ｒ１１，Ｒ１２によって分圧した検出電圧ＶＯＵＴＳを受け、検出電圧ＶＯＵＴＳとその目標電圧ＶＲＥＦの誤差に応じた電流ＩＥＲＲによりフォトカプラ２０４の発光素子を駆動する。
【００３７】
トランスＴ１の一次側には、補助巻線Ｗ３が設けられる。ダイオードＤ２およびキャパシタＣ２は、補助巻線Ｗ３に流れる電流を整流・平滑化して一次側の電源電圧ＶＣＣを生成する。電源電圧ＶＣＣは一次側コントローラ５００の電源（ＶＣＣ）端子に供給される。
【００３８】
一次側コントローラ５００は、ＤＣ／ＤＣコンバータ２００の出力に応じた出力検出信号にもとづいて、スイッチングトランジスタＭ１を駆動する。本実施の形態において出力検出信号は、フォトカプラ２０４の受光素子に流れる電流ＩＦＢであり、フィードバック電流ＩＦＢにもとづいてスイッチングトランジスタＭ１を駆動する。以下、一次側コントローラ５００の構成を具体的に説明する。
【００３９】
一次側コントローラ５００のフィードバック（ＦＢ）端子は、フォトカプラ２０４の受光素子と接続される。一次側コントローラ２０２の出力（ＯＵＴ）端子は、スイッチングトランジスタＭ１のゲートと接続される。電流検出（ＣＳ）端子には、電流検出信号ＶＣＳが入力される。
【００４０】
一次側コントローラ５００は、パルス変調器５１０、ドライバ５３０、フィードバック信号生成回路５４０、バーストコントローラ５６０を備える。フィードバック信号生成回路５４０は、ＦＢ端子を介して流れるフィードバック電流ＩＦＢを第１ゲイン倍してフィードバック信号ＶＦＢを生成する。
【００４１】
バーストコントローラ５６０は、フィードバック信号ＶＦＢをしきい値ＶＴＨと比較し、比較結果に応じたバースト信号ＳＢＵＲＳＴを生成する。
【００４２】
パルス変調器５１０は、フィードバック信号ＶＦＢに応じたデューティ比を有する制御パルスＳ１１を生成する。ドライバ５３０は、制御パルスＳ１１に応じてスイッチングトランジスタＭ１を駆動する。スイッチングトランジスタＭ１のスイッチングは、バースト信号ＳＢＵＲＳＴに応じて間欠化される。
【００４３】
以上が一次側コントローラ５００の構成である。続いてその動作を説明する。
図５は、図４の一次側コントローラ５００の動作を説明する図である。フィードバック信号ＶＦＢは、フィードバック電流ＩＦＢを第１ゲイン倍した波形を有する。これによりスイッチング期間におけるフィードバック信号ＶＦＢの電圧レベルが大きくなり、制御パルスＳ１１のデューティ比が増大する。大きなデューティ比の制御パルスＳ１１でスイッチングトランジスタＭ１を駆動すると、より大きなエネルギーが投入されるため、出力電圧ＶＯＵＴの増大幅が増える。
【００４４】
図６（ａ）は、図４のＤＣ／ＤＣコンバータ２００のフィードバック信号ＶＦＢとそれに関連する信号の波形図であり、図６（ｂ）は、図２のＤＣ／ＤＣコンバータ２００Ｒのフィードバック信号ＶＦＢとそれに関連する信号の波形図である。
【００４５】
図６（ａ）と図６（ｂ）を比較すると、図６（ａ）の方が、制御パルスＳ１１のデューティ比が大きく、したがってスイッチング期間における出力電圧ＶＯＵＴの増大幅が大きくなる。その結果、図６（ａ）の方が、停止期間の長さが長くなる。停止期間の長さが引き延ばされると、スイッチングトランジスタＭ１のスイッチング回数が減少する。これにより軽負荷状態の消費電力を低減できる。
【００４６】
図７（ａ）は、図４の一次側コントローラ５００におけるフィードバック信号とフィードバック電流の関係を示す図であり、図７（ｂ）は、図２の一次側コントローラ５００Ｒにおけるフィードバック信号とフィードバック電流の関係を示す図である。
【００４７】
図２の構成では、基準電圧ＶＲＥＦは固定であり、設計時に調節可能なパラメータは、抵抗Ｒの抵抗値のみである。したがって図７（ｂ）に示すように、フィードバック信号ＶＦＢの傾きのみを変化させることができる。
【００４８】
これに対して、図４の一次側コントローラ５００では、抵抗値Ｒと、第１ゲインｇ１を独立に設定できる。したがって、基準電圧ＶＲＥＦが一定であったとしても、図７（ａ）に示すように、（i）フィードバック電圧ＶＦＢの傾き、すなわちデューティ比に対する感度と、（ii）フィードバック電圧ＶＦＢの変動範囲、すなわちデューティ比の変動範囲と、独立に設定できる。
【００４９】
本発明は、図４のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００５０】
図８は、第１実施例に係る一次側コントローラ５００Ａの構成例を示す回路図である。
フィードバック信号生成回路５４０Ａは、抵抗５４２および非反転アンプ５４４を含む。抵抗５４２は、ＦＢピンと基準電圧ライン５４６の間に設けられる。抵抗５４２には、フィードバック電流ＩＦＢに応じた電圧降下が発生し、ＦＢピンの電圧は、ＶＲＥＦ−Ｒ×ＩＦＢで与えられる。Ｒは、抵抗５４２の抵抗値である。ＦＢピンの電圧ＶＡは、出力検出信号であるフィードバック電流ＩＦＢの極性を反転した電圧となる。
ＶＡ＝（ＶＲＥＦ−Ｒ×ＩＦＢ）
非反転アンプ５４４は、ＦＢピンの電圧ＶＡをゲインｇ１で非反転増幅し、フィードバック電圧ＶＦＢを生成する。
ＶＦＢ＝ｇ１×ＶＡ
＝ｇ１×（ＶＲＥＦ−ｇ１×Ｒ×ＩＦＢ）
【００５１】
しきい値生成回路５７０Ａは、フィードバック信号ＶＦＢを第２定数倍（×ｇ２）した信号を平滑化し、しきい値ＶＴＨを生成する。しきい値生成回路５７０Ａの構成は特に限定されないが、アナログアンプとフィルタの組み合わせで構成してもよいし、ピークホールド回路などを用いて構成してもよい。
【００５２】
バーストコントローラ５６０は、フィードバック信号ＶＦＢとしきい値ＶＴＨを比較する電圧コンパレータを含み比較結果を示すバースト信号ＳＢＵＲＳＴを生成する。
【００５３】
パルス変調器５１０は、フィードバック信号ＶＦＢに応じたデューティ比を有する制御パルスＳ１１を生成する。またパルス変調器５１０は、バースト信号ＳＢＵＳＲＴが所定レベル（ここではロー）であるとき、制御パルスＳ１１をオフレベル（ロー）に固定する。
【００５４】
パルス変調器５１０の構成は特に限定されず、公知の技術を用いることができる。図８のパルス変調器５１０は、電流モードのパルス幅変調器である。ＰＷＭコンパレータ５１２は、電流検出信号ＶＣＳをフィードバック信号ＶＦＢと比較し、ＶＣＳ＞ＶＦＢとなるとアサート（ハイ）されるリセット信号ＳＲＥＳＥＴを生成する。リセット信号ＳＲＥＳＥＴおよびバースト信号ＳＢＵＲＳＴは、ＯＲゲート５１４を経て、フリップフロップ５１８のリセット端子に入力される。制御パルスＳ１１は、リセット信号ＳＲＥＳＥＴのアサートもしくはバースト信号ＳＢＵＲＳＴのローレベルへの遷移に応答して、オフレベルとなる。
【００５５】
フリップフロップ５１８のセット端子には、ＡＮＤゲート５１６を経由して、セット信号ＳＳＥＴおよびバースト信号ＳＢＵＲＳＴが入力される。セット信号ＳＳＥＴは、所定の周波数を有するパルスであり、図示しないオシレータにより生成される。ＡＮＤゲート５１６によって、バースト信号ＳＢＵＲＳＴがローである停止期間中、セット信号ＳＳＥＴがマスクされ、制御パルスＳ１１のオフレベルが維持される。
【００５６】
図９は、第２実施例に係る一次側コントローラ５００Ｂの構成例を示す回路図である。
フィードバック信号生成回路５４０Ｂは、抵抗５４２、非反転アンプ５４４に加えて、アンプ５４８を含む。アンプ５４８は、ＦＢピンの電圧を、第３ゲイン（ｇ３）倍する。
【００５７】
しきい値生成回路５７０Ｂは、アンプ５４８の出力電圧を第２ゲイン倍（×ｇ２）し、平滑化してしきい値ＶＴＨを生成する。たとえばしきい値生成回路５７０Ｂは、平均回路５７２と、アンプ５７４を含んでもよい。平均回路５７２とアンプ５７４は入れ替えてもよい。アンプ５４８のゲインを最適化することにより、アンプ５７４は省略可能である。
【００５８】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００５９】
（第１変形例）
実施の形態ではダイオード整流型のフライバックコンバータを例としたが、同期整流型であってもよい。またフライバックコンバータには限定されず、ＬＬＣコンバータにも本発明は適用可能である。
【００６０】
（第２変形例）
実施の形態ではＰＷＭ方式の一次側コントローラ５００を説明したがその限りではなく、疑似共振（ＱＲ）方式にも本発明は適用可能である。この場合、補助巻線Ｗ３に発生する電圧をしきい値と比較し、比較結果に応じた信号を、図８のセット信号ＳＳＥＴとすればよい。
【００６１】
（第３変形例）
実施の形態では、フォトカプラ２０４の出力を、出力検出信号としたがその限りではない。一次側と二次側の絶縁が要求されない用途においては、フォトカプラ２０４およびシャントレギュレータ２０６の代わりに、エラーアンプを設け、エラーアンプの出力を出力検出信号としてもよい。あるいは、図４の補助巻線Ｗ３に発生する信号を、出力検出信号として利用してもよい。つまり出力検出信号は、ＤＣ／ＤＣコンバータ２００の出力と相関を有していればよい。
【００６２】
（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。ＤＣ／ＤＣコンバータ２００は、ＡＣ／ＤＣコンバータ１００に用いることができる。図１０は、ＤＣ／ＤＣコンバータ２００を備えるＡＣ／ＤＣコンバータ１００の回路図である。
【００６３】
ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００を備える。フィルタ１０２は、交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑キャパシタ１０６は、全波整流された電圧を平滑化し、直流電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータ２００は直流電圧ＶＩＮを受け、出力電圧ＶＯＵＴを生成する。
【００６４】
図１１は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ラップトップコンピュータ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【００６５】
図１２（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１２（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
【００６６】
プラグ９０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体９０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【００６７】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６８】
Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１…スイッチングトランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…一次巻線、Ｗ２…二次巻線、Ｄ１…ダイオード、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…一次側コントローラ、２０４…フォトカプラ、５００…一次側コントローラ、５１０…パルス変調器、５１２…ＰＷＭコンパレータ、５１４…ＯＲゲート、５１６…ＡＮＤゲート、５１８…フリップフロップ、５３０…ドライバ、５５０…バーストコンパレータ、５４０…フィードバック信号生成回路、５４２…カレントミラー回路、５４４…抵抗、５６０…バーストコントローラ、５７０…しきい値生成回路、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。
【図１】
2019068684.tif 000003
【図２】
2019068684.tif 000004
【図３】
2019068684.tif 000005
【図４】
2019068684.tif 000006
【図５】
2019068684.tif 000007
【図６】
2019068684.tif 000008
【図７】
2019068684.tif 000009
【図８】
2019068684.tif 000010
【図９】
2019068684.tif 000011
【図１０】
2019068684.tif 000012
【図１１】
2019068684.tif 000013
【図１２】
2019068684.tif 000014