(57)【要約】【課題】ＬＤＯ調整器の周波数応答と外部回路の動作を改善する。【解決手段】内部補償実効直列抵抗を有する電圧調整回路は、基準電圧に基づいて調整出力電圧で出力電流を生成するための制御回路を含む。この制御回路は、増幅器と、増幅器の入力に出力電圧をフィードバックするための抵抗素子と、内部補償実効直列抵抗を制御回路に結合するための補償回路とを含む。この補償回路は、Ｎ型パス装置を通る電流に比例する第１の検知電流を生成するための第１の電流検知装置と、Ｎ型パス装置を通る電流に比例する第２の検知電流を生成するように構成される第２の電流検知装置と、抵抗要素の両端のバイアス電圧を閾値電圧より下に低減するように、第１の検知電流と第２の検知電流をシンクするように結合されたバイアス回路と、を含む。【選択図】図１
2019192235.tif 000002
【特許請求の範囲】
【請求項１】
内部補償実効直列抵抗を有する電圧調整回路であって、前記回路は、
基準電圧に基づいて調整出力電圧で出力電流を生成するための制御回路、を備え、前記制御回路は、
誤差増幅器と、
前記出力電圧を前記誤差増幅器の入力にフィードバックするように結合された抵抗素子と、
前記内部補償実効直列抵抗を前記制御回路に結合するように前記制御回路および前記抵抗素子に結合された補償回路と、を危殆化し、前記補償回路は、
Ｎ型パス装置を通る電流に比例した第１の検知電流を生成するように配置された、第１の電流検知装置と、
ソースが前記抵抗素子および誤差増幅器の入力に結合された第２の電流検知装置であって、前記Ｎ型パス装置を通る前記電流に比例した第２の検知電流を生成するように配置されている、第２の電流検知装置と、
前記抵抗素子の両端のバイアス電圧を閾値電圧より下に減少するように、前記第１の検知電流および前記第２の検知電流をシンクさせるように結合された、バイアス回路と、を備える、電圧調整回路。
【請求項２】
前記バイアス回路は、
前記第１の検知電流を受信するように前記第１の電流検知装置の第１の出力端子に結合された第１の電流シンク装置と、
前記第２の検知電流を受信するように前記第２の電流検知装置の第２の出力端子に結合された第２の電流シンク装置と、
前記第１の出力端子に結合された第１の入力、前記第２の出力端子に結合された第２の入力、ならびに、前記第１の電流シンク装置および前記第２の電流シンク装置に、それぞれ前記第１の検知電流および前記第２の検知電流を選択的にシンクさせるように前記第１の電流シンク装置の第１の制御端子および前記第２の電流シンク装置の第２の制御端子に結合された出力を有する、ドライバ回路と、を備える、請求項１に記載の回路。
【請求項３】
前記第１の電流シンク装置および前記第２の電流シンク装置にそれぞれ前記第１の検知電流および前記第２の検知電流を選択的にシンクさせることは、
前記ドライバ回路の前記出力の周波数成分が閾値周波数より低いとき、前記第１の電流シンク装置および前記第２の電流シンク装置に、それぞれ前記第１の検知電流および前記第２の検知電流をシンクさせることと、
前記ドライバ回路の前記出力の前記周波数成分が前記閾値周波数より高いとき、前記第２の電流シンク装置が前記第２の検知電流の一部をシンクすることを抑制することと、を含む、請求項２に記載の回路。
【請求項４】
前記バイアス回路は、さらに、
前記ドライバ回路の前記出力と前記第２の制御端子との間に結合された抵抗−コンデンサ（ＲＣ）ネットワークであって、前記内部補償実効直列抵抗の周波数特性を決定するように選択された、ＲＣネットワーク、を備える、請求項２に記載の回路。
【請求項５】
前記内部補償実効直列抵抗の前記周波数特性は、前記内部補償実効直列抵抗が前記誤差増幅器へのフィードバック経路において特定の位相シフトを引き起こす周波数を含む、請求項４に記載の回路。
【請求項６】
前記回路は、出力共振周波数を有する外部回路をさらに備え、
前記内部補償実効直列抵抗の前記周波数特性は、前記内部補償実効直列抵抗が前記誤差増幅器へのフィードバック電圧を特定の位相シフトさせるコーナー周波数を含み、前記コーナー周波数が前記共振周波数よりも低い、請求項４に記載の回路。
【請求項７】
前記回路は、周波数特性を有する外部回路をさらに備え、前記バイアス回路は、前記ドライバ回路の前記出力と前記第２の制御端子との間に結合されて前記外部回路の前記周波数特性から前記制御回路を切り離す抵抗−コンデンサ（ＲＣ）ネットワークをさらに備える、請求項２に記載の回路。
【請求項８】
前記ＲＣネットワークは、前記補償回路に、閾値周波数より高い周波数を有する前記第２の検知電流の変動を、前記抵抗素子を介して前記外部回路に伝導させるように選択される、請求項７に記載の回路。
【請求項９】
前記回路は、周波数特性を有する外部回路をさらに備え、
前記抵抗素子は、前記出力電圧を前記誤差増幅器の前記入力にフィードバックするように結合され、前記抵抗素子が前記周波数特性に基づいて選択された抵抗を有する、請求項１に記載の回路。
【請求項１０】
前記第１の電流検知装置、前記第２の電流検知装置、前記第１の電流シンク装置、前記第２の電流シンク装置、および前記パス装置は電界効果トランジスタであり、
前記第１の電流検知装置および前記第２の電流検知装置はＮ型パス装置に比例して縮尺され、前記第１の電流シンク装置および前記第２の電流シンク装置は、それぞれ互いに前記第１の電流検知装置および前記第２の電流検知装置と同じ割合を有する、請求項１に記載の回路。
【請求項１１】
内部補償実効直列抵抗を有する電圧調整回路を動作させる方法であって、前記方法は、
誤差増幅器およびＮ型電界効果トランジスタ（ＮＦＥＴ）を用いて、基準電圧に応答して調整出力電圧で負荷電流を供給することと、
抵抗素子を用いて、制御ループを生成するように前記出力電圧を前記誤差増幅器の入力に結合することと、
前記抵抗素子および補償回路を用いて内部補償実効直列抵抗を前記制御ループに結合することと、を含み、前記補償回路は、前記抵抗素子の両端の直流バイアス電圧を閾値電圧より下に低減するように、ＮＦＥＴを通る電流に基づいて生成された検知電流を選択的にシンクさせる、方法。
【請求項１２】
前記検知電流は第１の電流および第２の電流を含み、前記第１の電流は前記誤差増幅器の前記入力および前記抵抗素子に結合されており、
前記検知電流を選択的にシンクすることは、
前記ＮＦＥＴを通る前記電流の交流成分の周波数が閾値周波数より低いとき、前記第１の電流および前記第２の電流をシンクすることと、
前記交流成分の前記周波数が前記閾値周波数より高いとき、前記第１の電流のフィルタ処理部分を拒絶することと、を含む、請求項１１に記載の方法。
【請求項１３】
さらに、
抵抗−コンデンサ（ＲＣ）回路を用いて前記電流の前記フィルタ処理部分を決定すること、を含み、前記ＲＣ回路は、前記内部補償実効直列抵抗の周波数特性を決定するように選択される、請求項１２に記載の方法。
【請求項１４】
前記内部補償実効直列抵抗の前記周波数特性は、前記内部補償実効直列抵抗が前記誤差増幅器へのフィードバック経路において特定の位相シフトを引き起こす周波数を含む、請求項１２に記載の方法。
【請求項１５】
前記内部補償実効直列抵抗の前記周波数特性は、前記内部補償実効直列抵抗が前記誤差増幅器へのフィードバック電圧を特定の位相シフトさせるコーナー周波数を含み、前記コーナー周波数は前記出力電圧を受信するように前記電圧調整回路に結合された負荷回路の共振周波数よりも低い、請求項１２に記載の方法。
【請求項１６】
内部補償実効直列抵抗を有する電圧調整回路であって、前記回路は、
増幅回路と、
第１のＮ型電界効果トランジスタ（ＮＦＥＴ）であって、基準電圧に応答して調整出力電圧で電流を生成するように前記増幅器によって駆動されている、第１のＮＦＥＴと、
前記第１のＮＦＥＴを流れる電流に基づいて第１の検知電流を生成するように前記増幅器に結合された、第２のＮＦＥＴと、
前記第１のＮＦＥＴを通って流れる電流に基づいて第２の検知を生成するように前記増幅器に結合された、第３のＮＦＥＴと、
前記出力電圧を前記増幅器の入力および前記第２のＮＦＥＴのソースにフィードバックするように結合された抵抗器と、
前記抵抗器の両端の直流バイアス電圧を閾値電圧より低くするように前記第１の検知電流および前記第２の検知電流を制御するよう構成されるドライバ回路と、を備える、電圧調整回路。
【請求項１７】
さらに、
前記第１の検知電流を受信するように前記第２のＮＦＥＴに結合された第１の入力端子を有する、第４のＮＦＥＴと、
前記第２の検知電流を受信するように前記第３のＮＦＥＴに結合された第２の入力端子を有する、第５のＮＦＥＴと、を備え、
前記ドライバ回路は、第１の制御端子および第２の制御端子に制御信号を供給するようにさらに構成される、請求項１６に記載の電圧調整回路。
【請求項１８】
さらに、
前記ドライバ回路と前記第１の制御端子との間に結合された抵抗−コンデンサ（ＲＣ）フィルタ回路、を備える、請求項１７に記載の電圧調整回路。
【請求項１９】
前記ＲＣフィルタ回路は、閾値周波数より高い周波数を有する前記第１の検知電流の変動を前記第４のＮＦＥＴに拒絶させるように構成される、請求項１８に記載の電圧調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本文書は、一般に、電子回路、より詳細には低損失線形調整回路に関するが、これに限定するものではない。
【背景技術】
【０００２】
低損失（ＬＤＯ）線形調整器は、通常、入力電源から安定した（例えば調整された）出力電圧供給を生成するために用いられる。これらの調整器は、低ノイズ、高精度の電源を必要とする装置に特に有用である。しかしながら、そのような装置はそれらの供給電圧の過渡的変化に敏感な回路を有するかもしれない。これらの回路におけるＬＤＯ線形調整器の性能は、そのような過渡的変化に対する調整器の耐性に依存する可能性がある。このような応答は、負荷回路に関連する無給電素子および調整器を負荷回路に結合する電気トレースなど、ＬＤＯ線形調整器の出力に結合される外部回路の特性によって大きく影響される可能性がある。ＬＤＯ調整器の回復力を向上させるための典型的な技術は、無給電素子の影響を相殺または相殺するための外部回路の追加、および調整器に結合された外部回路の動作を含む。
【図面の簡単な説明】
【０００３】
【図１】様々な実施形態による、内部補償実効直列抵抗を有する低損失線形調整器のブロック図を示す。
【図２】様々な実施形態による、内部補償実効直列抵抗を有する低損失線形調整器の実装形態の実施例の概略図を示す。
【図３】様々な実施形態による、内部補償実効直列抵抗を有する低損失線形調整器の実装形態の第２の実施例の概略図を示す。
【図４】様々な実施形態による、内部補償実効直列抵抗を有する低損失線形調整器を動作させるための一連の動作を示す。
【図５】様々な実施形態による、内部補償実効直列抵抗を有する低損失線形調整器で構成されたシステムのブロック図を示す。
【０００４】
図面においては、必ずしも一定の縮尺で描かれているわけではなく、同様の数字は、種々の図において同様の構成要素を説明することがある。種々の文字の接尾辞を有する同様の数字は、同様の構成要素の種々の事例を表すことがある。図面は、概して、本文書で論じられる様々な実施形態を実施例として示すものであって、これらに限定されるものではない。
【発明を実施するための形態】
【０００５】
本開示は、とりわけ、全体的な制御ループ帯域幅を改善しながら、広い出力インピーダンス範囲にわたって調整された電圧を提供することができ、ひいては部品の選択および回路基板の配線をより柔軟に設計できるシステムを可能にする、直流（ＤＣ）結合内部補償実効直列抵抗を有する低損失線形調整回路（以下、「ＬＤＯ調整器」）アーキテクチャを記載する。内部補償実効直列抵抗は、外部補償回路をシステムに追加する必要なしに、電圧供給過渡に対するＬＤＯ調整器の周波数応答と外部回路の動作を改善することができる。これにより、部品点数を増やすことなく、低ノイズで高精度の電源を必要とする装置に供給される出力電圧の安定性が改善できる。
【０００６】
図１は、様々な実施形態による、内部補償実効直列抵抗を有するＬＤＯ調整器１００のブロック図を示す。ＬＤＯ調整器１００は、電圧基準（ＶＲＥＦ）に基づいて入力供給電圧（ＳＵＰＰＬＹ＿Ｈ）を調整出力電圧に変換することができる。調整出力電圧は外部回路１３５に供給することができる。外部回路１３５は、プロセッサ、センサ、または増幅器などの低電圧装置に関連する１つ以上の回路などの負荷回路を含むことができる。外部回路１３５はまた、ＬＤＯ調整器１００を外部回路に結合する物理的回路基板トレースに関連する無給電要素（以下、「無給電要素」）を含み得る。出力コンデンサなどの負荷回路の要素に関連するインピーダンスの抵抗成分は、ＬＤＯ調整器１００の制御ループ内の特定の周波数で伝達関数「ゼロ」を挿入することができる。さらに、出力コンデンサの容量性リアクタンスおよび負荷回路内の容量性要素と結合された無給電要素の誘導性リアクタンスは、ＬＤＯ調整器１００の制御ループ内に共振を生成させる可能性がある。ゼロの周波数または共振周波数が調整器の動作帯域幅内にある場合、ＬＤＯ調整器１００の性能および安定性は悪影響を受ける可能性がある。
【０００７】
図１において、ＬＤＯ調整器１００は、誤差増幅器（ＥＡ）回路１１０、補償回路１０５、パス装置１２５、および結合素子１３０を含むことができる。ＥＡ回路１１０は、基準電圧（ＶＲＥＦ）およびフィードバック信号に応答して、電圧などの出力信号を生成するように構成された任意の回路とすることができ、その結果、その出力信号は、フィードバック信号を基準信号と合致させる、または一致させるようにＥＡ回路によって調整可能である。フィードバック信号はＥＡ回路１１０のフィードバック入力で分岐１０２から受信することができ、出力信号は分岐１０１で生成することができる。ＥＡ回路１１０は、差動増幅器または演算増幅器および補償ネットワークなどの特定の電流源または増幅器を含むことができる。パス装置１２５は、調整可能電流源、電圧−電流変換器、または、Ｎ型電界効果トランジスタ（ＦＥＴ）もしくはバイポーラ接合トランジスタ（ＢＪＴ）などの相互コンダクタンス装置を含むことができる。Ｎ型ＦＥＴパス装置は、ＬＤＯ調整器が電力管理集積回路（ＰＭＩＣ）に含まれている場合のように、より高い電圧バイアス電源がチップ上でも利用可能な、低ＬＤＯ出力電圧規定に有用である。さらに、Ｎ型ＦＥＴパス装置は通常、所定のオーバードライブ、損失電圧、および出力電流について、ＰＭＯＳ装置よりも小さくすることができる。そのようなＮ型ＦＥＴパス装置は、低電力消費のために低いヘッドルーム（ＶＩＮ−ＶＯＵＴ）を維持しながら装置を強くオンすることを可能にする。パス装置１２５は、分岐１０１から検知された制御信号を用いた分岐１２６において、調整電圧での出力電流などの出力信号を生成するように構成され得る。分岐１２６における出力信号は外部回路１３５を駆動するために用いることができる。出力信号は、例えば、ＥＡ回路１１０、結合要素、およびパス装置１２５を用いて制御ループまたは制御回路を形成するために、結合要素１３０を介してＥＡ回路１１０にフィードバックすることができる。特定の実施形態では、結合要素１３０は、抵抗器などの受動装置を含むことができる。
【０００８】
図１において、補償回路１０５は、内部補償実効直列抵抗を、ＥＡ回路１１０、パス装置１２５、および結合素子１３０によって形成される制御ループなどの制御回路に結合するように構成された任意の回路を含むことができる。補償回路１０５は、電流検知装置１１５、電流検知装置１２０、ドライバ回路１４０、電流シンク装置１４５、フィルタ回路１５０、および電流シンク装置１５５を含むことができる。
【０００９】
電流検知装置１１５および電流検知装置１２０はそれぞれ、調整可能電流源、電圧−電流変換器、または、ＦＥＴもしくはＢＪＴなどの相互コンダクタンス装置を含むことができる。電流検知装置１１５および電流検知装置１２０はそれぞれ、分岐１２６における出力電流に比例する基準またはミラー電流を各電流検知装置が生成することを可能にするなど、パス装置１２５の縮尺版とすることができる。例えば、パス装置１２５が、幅対長さの比（Ｗ／Ｌ）を有するＮ型ＦＥＴ（ＮＦＥＴ）であり、整数（Ｎ）で縮尺され、パス装置のサイズがＮ・（Ｗ／Ｌ）に示すように、各電流検知装置は、幅対長さの比Ｗ／Ｌを有するＮＦＥＴとすることができる。電流検知装置１１５および電流検知装置１２０は、分岐１０１の制御信号に基づいて、それぞれ第１の検知電流および第２の検知電流を生成するように構成することができる。第１の検知電流および第２の検知電流は、分岐１２６における出力電流に比例することができ、その結果、第１または第２の検知電流に対する分岐１２６における該電流の比は、検知装置のサイズに対するパス装置１２５のサイズの比に等しい。第１の電流および第２の電流は、それぞれ電流シンク装置１４５および電流シンク装置１５５に結合することができる。電流シンク装置１４５および電流シンク装置１５５はそれぞれ、ドライバ回路１４０によって生成された制御信号に従って、第１の電流および第２の電流を選択的にシンクするように構成された、調整可能電流源、電圧−電流変換器、またはＮＦＥＴなどの相互コンダクタンス装置を含み得る。
【００１０】
ドライバ回路１４０は、電流シンク装置１４５の両端に生成する第１の電圧および電流シンク装置１５５の両端に生成する第２の電圧に応答して、分岐１４１において出力信号を生成するように構成された任意の電圧制御回路であり得る。ドライバ回路１４０は、分岐１１６および分岐１１７の電圧を実質的に同じにするか、または、平衡状態もしくは差を維持するように、分岐１４１において制御信号を生成することによって、電流シンク装置１４５および電流シンク装置１５５に第１の電流および第２の電流を選択的にシンクさせ、各電流シンク装置によってシンクされる電流量を調整することができる。ドライバ１４０は、分岐１４１で生成された制御信号を用いて電流シンク装置１４５を直接制御することができ、ドライバ１４０は、フィルタ回路１５０を介して電流シンク装置１５５を間接的に制御することができる。フィルタ回路１５０は、閾値周波数を超える周波数を有する信号を除去するように、抵抗−コンデンサ（ＲＣ）ローパスフィルタなどのローパスフィルタとするよう構成されることができる。
【００１１】
ＬＤＯ調整器１００の制御ループ内の信号のＤＣまたは低周波数成分などの、ＤＣおよび閾値周波数より低い周波数に対して、フィルタ回路１５０は、電流シンク装置１５５が電流シンク装置１４５と実質的に同じ制御信号を受信することを可能にし、これにより、各電流シンク装置で受信された制御信号が実質的に同じ電圧を有するようになる。これらのＤＣまたは低周波数の場合、この制御信号は、電流シンク装置１４５および電流シンク装置１５５に、それぞれ分岐１１６および分岐１１７において実質的に同じ量の電流をシンクさせることができる。
【００１２】
電流検知装置１１５と電流検知装置１２０との間の装置整合、および対応する電流シンク装置１４５と電流シンク装置１５５との間の装置整合は、電流シンク装置１５５によってシンクされる電流の量が、ＤＣおよび低周波数でブランチ１１７を通って流れる電流の量に等しいことを保証することができる。結果として、これらのＤＣまたは低周波数条件下では、結合要素１３０を通って電流が流れることはない。これにより、結合要素１３０の両端で降下する電圧をゼロ、またはほぼゼロボルトにすることができる。したがって、結合要素１３０によって生成されるフィードバック検知電圧オフセットは、ＤＣおよび低周波数で本質的にゼロになり得る。
【００１３】
電流シンク装置１４５は電流検知装置１１５によって生成されたすべての電流をシンクすることができるが、電流シンク装置１５５はドライバ１４０のフィルタリングされた出力によって駆動されるので、電流シンク装置１５５は電流検知装置１２０によって生成された電流の低周波数成分のみをシンクすることができる。その結果、電流検知装置１２０によって生成された電流の高周波成分は、結合要素１３０の両端の電圧降下を引き起こすように、結合要素１３０を通って流れる。高周波での結合素子の両端におけるこの降下は、ＬＤＯ調整器１００の制御ループを外部回路１３５内の高周波共振（基板トレース無給電要素および負荷コンデンサ）から絶縁するのを助ける。この絶縁がないと、外部回路１３５の共振は、ＬＤＯ調整器１００の制御ループにおいて不安定性を引き起こす可能性がある。
【００１４】
結合要素１３０が抵抗器であるとき、この抵抗器の両端の電圧降下は、ＬＤＯ調整器１００の制御ループ内にゼロを作り出す可能性がある。フィルタ回路１５０は、とりわけゼロの周波数を決定するフィルタ特性、すなわち周波数特性を有するように選択することができる。このようなフィルタリング特性は、ＬＤＯ調整器１００の制御ループを安定させるなどのために、ＥＡ１１０へのフィードバック経路に位相シフトを生じさせるように選択することができる。
【００１５】
図２は、様々な実施形態による、内部補償実効直列抵抗を有するＬＤＯ調整器２００の実装形態の一例の概略図を示す。ＬＤＯ調整器２００は、外部回路２１５などの１つ以上の外部回路に結合することができる。ＬＤＯ調整器２００は、ＬＤＯ調整器１００（図１）の実施例とすることができ、外部回路２１５は、外部回路１３５（図１）の実施例とすることができる。外部回路２１５は、無給電インダクタンスＬ１、無給電抵抗Ｒ５、ならびに容量素子２１６および抵抗器Ｒ３としてモデル化することができる負荷を含むことができる。容量素子２１６は、誘導成分Ｌ２、抵抗成分Ｒ２、および容量成分Ｃ１を含み得る。ＬＤＯ調整器２００は、それぞれ図１のＥＡ回路１１０、補償回路１０５、パス装置１２５、および結合素子１３０に対応するように、差動増幅器２１０、補償回路２０５、ＮＦＥＴ  Ｍ３、および抵抗Ｒ１を含むことができる。補償回路２０５は、差動増幅器２２０はもちろん、ＮＦＥＴ  Ｍ１、Ｍ２、Ｍ４、およびＭ５、ならびに図１の電流検知装置１１５、電流検知装置１２０、電流シンク装置１４５、電流シンク装置１５５、ドライバ回路１４０、およびフィルタ回路１５０にそれぞれ対応するように、抵抗Ｒ４およびコンデンサＣ２によって形成されるローパスＲＣフィルタを含むことができる。
【００１６】
Ｍ１およびＭ２のサイズは、Ｍ３の幅対長さ比またはアスペクト比を、Ｍ１またはＭ２の比率の幅対長さの倍数（Ｎ）になるように、Ｍ３のサイズに比例して縮尺することができる。係数Ｎは、負荷コンデンサ２１６または外部回路２１５の他の要素の選択においてより大きな柔軟性を可能にするように、式（１）に従って内部補償ＥＳＲの値（Ｒｄｃ＿ｅｓｒ）を決定するために選択され得る。いくつかの実施形態では、Ｒｄｃ＿ｅｓｒがＲ２とＲ５の合計よりも大きいことを保証するために、抵抗Ｒ１または係数Ｎを選択することができる。
【００１７】
【数１】
2019192235.tif 000003
【００１８】
トランジスタＭ１、Ｍ２、Ｍ４、およびＭ５のサイズは、Ｍ２に対するＭ１のサイズの比率がＭ５に対するＭ４のサイズの比率と等しくなるように選択することができる。トランジスタＭ４およびＭ５は、前述の関係を条件として、互いに対して任意の比率を有するようにサイズ設定することができる。同様に、Ｍ１およびＭ２は、前述の関係および本明細書に記載の他の考慮事項を条件として、互いに任意の比率を有するようにサイズ設定することができる。
【００１９】
ローパスフィルタの抵抗器Ｒ４およびコンデンサＣ２は、とりわけ、式（２）によって示されるように、内部補償ＥＳＲのコーナー周波数（ｆｒｅｑｄｃ＿ｅｓｒ）などの内部補償ＥＳＲの周波数特性を決定するために選択され得る。
【００２０】
【数２】
2019192235.tif 000004
【００２１】
結果として得られるローパスフィルタのコーナー周波数ｆｒｅｑｄｃ＿ｅｓｒが、出力コンデンサ２１６のＥＳＲ（Ｒ２）および、それぞれ、式（３）および式（４）で示されるように、無給電インダクタンスＬ１と出力コンデンサ２１６との組み合わせからなる共振周波数（ｆｒｅｑＬＣ）によって引き起こされるコーナー周波数（ｆｒｅｑｔｏｔ＿ｅｓｒ）よりも低くなるように、抵抗Ｒ４およびコンデンサＣ２を選択することができる。一般に、Ｒ４およびＣ２は、外部回路２１５の配置および負荷コンデンサ２１６の選択においてより大きな柔軟性を可能にするように、無給電インダクタンスＬ１、無給電抵抗Ｒ５、および負荷コンデンサ２１６に基づいて選択することができる。
【００２２】
【数３】
2019192235.tif 000005
【００２３】
図３は、様々な実施形態による、内部補償実効直列抵抗を有するＬＤＯ調整器３００の第２の実施例の概略図を示す。ＬＤＯ調整器３００は、バッファ回路３０５、フィードバック抵抗器Ｒ８、ならびに、利得縮退抵抗器Ｒ６およびＲ７を含むように修正されたＬＤＯ調整器１００（図１）の実施例であり得る。バッファ３０５は、Ｍ３上の可能な大きなゲート容量を考慮するように、ＮＦＥＴ  Ｍ１、Ｍ２、Ｍ３を駆動する制御信号のインピーダンスを低減するよう、ＬＤＯ調整器１００に追加することができる。フィードバック抵抗Ｒ８は、低出力電流がＭ３によって生成されるときなど、低ＬＤＯ調整器負荷電流条件下で差動増幅器２１０のフィードバック入力に所望のバイアス点を確立するように選択され得る。フィードバック抵抗Ｒ８は、抵抗Ｒ１よりも２桁以上大きい可能性がある。ＬＤＯ調整器３００の静止電流は、Ｍ１およびＭ２のサイズを縮小することによって制限または低減することができる。
【００２４】
図４は、様々な実施形態による、内部補償実効直列抵抗を有する低損失線形調整器を動作させるための一連の動作４００を示す。動作４０５は、誤差増幅器およびＮ型電界効果トランジスタ（ＮＦＥＴ）を用いて、基準電圧に応答して調整出力電圧で出力電流を生成するために実行され得る。動作４１０を実行して、ＮＦＥＴのソースにおける出力電圧のレベルを維持するなどして、出力電圧の一部を誤差増幅器のフィードバック入力に結合して制御ループを形成することができる。ＮＦＥＴのソースにおける出力電圧は、抵抗器などの結合または抵抗要素を用いて誤差増幅器のフィードバック入力に結合することができる。動作４１５を実行して、抵抗素子と、補償回路１０５（図１）および２０５（図２）などの補償回路とを用いて、内部補償実効直列抵抗を制御ループに結合することができる。本明細書で記載するように、動作４２０を実行して、ＮＦＥＴを通る電流（例えば、出力電流）に基づいて生成された検知電流を選択的にシンクして、抵抗素子の両端の直流バイアス電圧を閾値電圧より下に低減することができる。検知電流は、第１の電流および第２の電流を含み得る。第１の電流は、誤差増幅器のフィードバック入力と抵抗素子の両方に結合することができる。検知電流を選択的にシンクすることは、ＮＦＥＴを通る電流の交流成分の周波数が閾値周波数より低いときに第１の電流をシンクすることを含むことができる。検知電流を選択的にシンクすることはまた、交流成分の周波数が閾値周波数より高いときにＮＦＥＴを通る電流の交流成分を拒絶する（例えば、シンクしない）ことを含むことができる。第１の電流のフィルタリングされた部分は、抵抗−コンデンサ（ＲＣ）回路を用いて決定することができ、ＲＣ回路は、とりわけ、本明細書で記載するように内部補償実効直列抵抗の周波数特性を決定するために選択される。
【００２５】
図５は、様々な実施形態による、内部補償実効直列抵抗を有するＬＤＯ調整器５２０を用いて構成されたシステム５００のブロック図を示す。システム５００は、電源５０５、基準５１５、ＬＤＯ調整器５２０、および負荷回路５２５を含み得る。システムはまた、１つ以上の他の回路５１０を含み得る。調整器５２０は、ＬＤＯ調整器１００（図１）、２００（図２）、または３００（図３）の実施例とすることができる。負荷回路５２５は、負荷回路１３５（図１）または２１５（図２）の実施例であり得る。システム５００は、負荷回路５２５を駆動するために、電圧供給５０５および基準電圧５１５を用いて調整器５２０に調整電圧を生成させるように動作させることができる。
【００２６】
以下の実施例は本開示の様々な実施例を定義する。
【００２７】
実施例１は、内部補償実効直列抵抗を有する電圧調整回路であって、回路が、基準電圧に基づいて調整出力電圧で出力電流を生成するための制御回路、を備え、制御回路が、誤差増幅器と、出力電圧を誤差増幅器の入力にフィードバックするように結合された抵抗素子と、内部補償実効直列抵抗を制御回路に結合するように制御回路および抵抗素子に結合された補償回路と、を危殆化し、補償回路が、Ｎ型パス装置を通る電流に比例した第１の検知電流を生成するように配置された、第１の電流検知装置と、ソースが抵抗素子および誤差増幅器の入力に結合された第２の電流検知装置であって、Ｎ型パス装置を通る電流に比例した第２の検知電流を生成するように配置されている、第２の電流検知装置と、抵抗素子の両端のバイアス電圧を閾値電圧より下に減少するように、第１の検知電流および第２の検知電流をシンクさせるように結合された、バイアス回路と、を備える、電圧調整回路である。
【００２８】
実施例２において、実施例１の主題は、バイアス回路が、第１の検知電流を受信するように第１の電流検知装置の第１の出力端子に結合された第１の電流シンク装置と、第２の検知電流を受信するように第２の電流検知装置の第２の出力端子に結合された第２の電流シンク装置と、第１の出力端子に結合された第１の入力、第２の出力端子に結合された第２の入力、ならびに、第１の電流シンク装置および第２の電流シンク装置に、それぞれ第１の検知電流および第２の検知電流を選択的にシンクさせるように第１の電流シンク装置の第１の制御端子および第２の電流シンク装置の第２の制御端子に結合された出力を有する、ドライバ回路と、を備えるように任意に構成される。
【００２９】
実施例３において、実施例２の主題は、第１の電流シンク装置および第２の電流シンク装置にそれぞれ第１の検知電流および第２の検知電流を選択的にシンクさせることが、ドライバ回路の出力の周波数成分が閾値周波数より低いとき、第１の電流シンク装置および第２の電流シンク装置に、それぞれ第１の検知電流および第２の検知電流をシンクさせることと、ドライバ回路の出力の周波数成分が閾値周波数より高いとき、第２の電流シンク装置が第２の検知電流の一部をシンクすることを抑制することと、を含むように任意に構成される。
【００３０】
実施例４において、実施例２の主題は、バイアス回路が、さらに、ドライバ回路の出力と第２の制御端子との間に結合された抵抗−コンデンサ（ＲＣ）ネットワークであって、内部補償実効直列抵抗の周波数特性を決定するように選択された、ＲＣネットワーク、を備えるように選択的に構成される。
【００３１】
実施例５において、実施例４の主題は、内部補償実効直列抵抗の周波数特性が、内部補償実効直列抵抗が誤差増幅器へのフィードバック経路において特定の位相シフトを引き起こす周波数を含むように任意に構成される。
【００３２】
実施例６において、実施例４の主題は、回路が、出力共振周波数を有する外部回路をさらに備え、内部補償実効直列抵抗の周波数特性が、内部補償実効直列抵抗が誤差増幅器へのフィードバック電圧を特定の位相シフトさせるコーナー周波数を含み、コーナー周波数が共振周波数よりも低いように任意に構成される。
【００３３】
実施例７において、実施例２の主題は、回路が、周波数特性を有する外部回路をさらに備え、バイアス回路が、ドライバ回路の出力と第２の制御端子との間に結合されて外部回路の周波数特性から制御回路を切り離す抵抗−コンデンサ（ＲＣ）ネットワークをさらに備えるように任意に構成される。
【００３４】
実施例８において、実施例７の主題は、ＲＣネットワークが、補償回路に、閾値周波数より高い周波数を有する第２の検知電流の変動を、抵抗素子を介して外部回路に伝導させるように選択されるように任意に構成される。
【００３５】
実施例９において、実施例１の主題は、回路が、周波数特性を有する外部回路をさらに備え、抵抗素子が、出力電圧を誤差増幅器の入力にフィードバックするように結合され、抵抗素子が周波数特性に基づいて選択された抵抗を有するように任意に構成される。
【００３６】
実施例１０において、実施例１の主題は、第１の電流検知装置、第２の電流検知装置、第１の電流シンク装置、第２の電流シンク装置、およびパス装置が電界効果トランジスタであり、第１の電流検知装置および第２の電流検知装置がＮ型パス装置に比例して縮尺され、それぞれ第１の電流シンク装置および第２の電流シンク装置が互いに第１の電流検知装置および第２の電流検知装置と同じ割合を有するように任意に構成される。
【００３７】
実施例１１は、内部補償実効直列抵抗を有する電圧調整回路を動作させる方法であって、方法が、誤差増幅器およびＮ型電界効果トランジスタ（ＮＦＥＴ）を用いて、基準電圧に応答して調整出力電圧で負荷電流を供給することと、抵抗素子を用いて、制御ループを生成するように出力電圧を誤差増幅器の入力に結合することと、抵抗素子および補償回路を用いて内部補償実効直列抵抗を制御ループに結合することと、を含み、補償回路が、抵抗素子の両端の直流バイアス電圧を閾値電圧より下に低減するように、ＮＦＥＴを通る電流に基づいて生成された検知電流を選択的にシンクさせる、方法である。
【００３８】
実施例１２において、実施例１１の主題は、検知電流が第１の電流および第２の電流を含み、第１の電流が誤差増幅器の入力および抵抗素子に結合されており、検知電流を選択的にシンクすることが、ＮＦＥＴを通る電流の交流成分の周波数が閾値周波数より低いとき、第１の電流および第２の電流をシンクすることと、交流成分の周波数が閾値周波数より高いとき、第１の電流のフィルタ処理部分を拒絶することと、を含むように任意に構成される。
【００３９】
実施例１３において、実施例１２の主題は、抵抗−コンデンサ（ＲＣ）回路を用いて電流のフィルタ処理部分を決定すること、を含み、ＲＣ回路が、内部補償実効直列抵抗の周波数特性を決定するように選択されたことを含むように任意に構成される。
【００４０】
実施例１４において、実施例１２の主題は、内部補償実効直列抵抗の周波数特性が、内部補償実効直列抵抗が誤差増幅器へのフィードバック経路において特定の位相シフトを引き起こす周波数を含むように任意に構成される。
【００４１】
実施例１５において、実施例１２の主題は、内部補償実効直列抵抗の周波数特性が、内部補償実効直列抵抗が誤差増幅器へのフィードバック電圧を特定の位相シフトさせるコーナー周波数を含み、コーナー周波数が出力電圧を受信するように電圧調整回路に結合された負荷回路の共振周波数よりも低いように任意に構成される。
【００４２】
実施例１６は、内部補償実効直列抵抗を有する電圧調整回路であって、回路が、増幅回路と、第１のＮ型電界効果トランジスタ（ＮＦＥＴ）であって、基準電圧に応答して調整出力電圧で電流を生成するように増幅器によって駆動されている、第１のＮＦＥＴと、第１のＮＦＥＴを流れる電流に基づいて第１の検知電流を生成するように増幅器に結合された、第２のＮＦＥＴと、第１のＮＦＥＴを通って流れる電流に基づいて第２の検知を生成するように増幅器に結合された、第３のＮＦＥＴと、出力電圧を増幅器の入力および第２のＮＦＥＴのソースにフィードバックするように結合された抵抗器と、抵抗器の両端の直流バイアス電圧を閾値電圧より低くするように第１の検知電流および第２の検知電流を制御するよう構成されるドライバ回路と、を備える電圧調整回路である。
【００４３】
実施例１７において、実施例１６の主題は、第１の検知電流を受信するように第２のＮＦＥＴに結合された第１の入力端子を有する、第４のＮＦＥＴと、第２の検知電流を受信するように第３のＮＦＥＴに結合された第２の入力端子を有する、第５のＮＦＥＴと、を備え、ドライバ回路が、第１の制御端子および第２の制御端子に制御信号を供給するようにさらに構成されることを含むように任意に構成される。
【００４４】
実施例１８において、実施例１７の主題は、ドライバ回路と第１の制御端子との間に結合された抵抗−コンデンサ（ＲＣ）フィルタ回路、を含むように任意に構成される。
【００４５】
実施例１９において、実施例１８の主題は、ＲＣフィルタ回路が、閾値周波数より高い周波数を有する第１の検知電流の変動を第４のＮＦＥＴに拒絶させるように構成されるように任意に構成される。
【００４６】
本明細書に記載された非限定的な態様または実施例のそれぞれは、それ自体で独立していてもよく、または様々な置換または１つ以上の他の実施例との組み合わせで組み合わされてもよい。
【００４７】
上記の詳細な説明は、詳細な説明の一部を形成する添付の図面の参照を含む。図面は、例示として、本発明を実施することができる特定の実施形態を示す。これらの実施形態は、本明細書では「実施例」とも呼ばれる。そのような実施例は、図示または説明されたものに加えてエレメントを含むことができる。しかしながら、図示または記載されたエレメントのみが提供される実施例が提供される。さらに、図示されまたは説明されたこれら構成要素（または、その１つ以上の態様）、特定の実施例（または、その１つ以上の態様）、本明細書で図示されまたは説明された他の実施例（または、その１つ以上の態様）のいずれかの任意の組み合わせまたは順列は、本開示の範囲内である。
【００４８】
本文書と参考として組み込まれている文書との間に一貫性のない使用がある場合は、この文書の使用が優先する。
【００４９】
本文書では、特許文書で一般的であるように、用語「１つ（ａ）」または「１つ（ａｎ）」は、「少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ）」または「１つ以上（ｏｎｅ  ｏｒ  ｍｏｒｅ）」といった他の事例または用い方とは無関係に、１つまたは１つ以上を含むように用いる。本明細書では、用語「または（ｏｒ）」は、特に明記しない限り、非排他的に使用され、「ＡまたはＢ（Ａ  ｏｒ  Ｂ）」は、「ＡであってＢでない（ｂｕｔ  ｎｏｔ  Ｂ）」、「ＢであってＡでない（Ｂ  ｂｕｔ  ｎｏｔ  Ａ）」、および「ＡおよびＢ（Ａ  ａｎｄ  Ｂ）」を含む。本文書では、用語「含む（ｉｎｃｌｕｄｉｎｇ）」および「そのなかで（ｉｎ  ｗｈｉｃｈ）」は、それぞれ、用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「ここで（ｗｈｅｒｅｉｎ）」に等価な平易な英語として用いられる。また、以下の特許請求項において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、制限するものではなくで、すなわち、請求項でそのような用語の後に列挙されたものに加えて、他の構成要素を含むシステム、デバイス、物品、組成物、処方、またはプロセスが依然としてその請求項の範囲内にあるとみなされる。さらに、以下の特許請求項において、「第１（ｆｉｒｓｔ）」、「第２（ｓｅｃｏｎｄ）」および「第３（ｔｈｉｒｄ）」などの用語は単にラベルとして使用され、それらの対象に数値的な要件を課すことを意図するものではない。
【００５０】
本明細書に記載の方法の実施例は、少なくとも部分的に機械的にまたはコンピュータで実施することができる。いくつかの実施例は、上記の実施例に記載した方法を実行するよう電子デバイスを構成するのに動作可能な命令でコード化されたコンピュータ可読媒体または機械可読媒体を含むことができる。そのような方法の実施には、マイクロコード、アセンブリ言語コード、高水準言語コードなどのコードを含めることができる。そのようなコードは、様々な方法を実行するためのコンピュータ読取可能な命令を含むことができる。コードは、コンピュータプログラム製品の一部を形成してもよい。さらに、実施例では、コードは、実行中または他の時などに、１つ以上の揮発性、非一時的、または不揮発性の実体的コンピュータ読取可能媒体に実体的に格納することができる。これらの実体的コンピュータ読取可能媒体の例には、限定はされないが、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）などを含めることができる。
【００５１】
上記記載は例示的なものであり、限定的なものではない。例えば、上記の実施例（またはその１つ以上の態様）は、互いに組み合わせて使用してもよい。上記の記載をよく調べることにより、当業者によって、他の実施形態を使用することができる。読者が技術的開示の性質を迅速に確認できるようにするために、米国特許法施行規則（３７  Ｃ．Ｆ．Ｒ．§１．７２（ｂ））に従って要約が提供されている。それは、請求項または意味を解釈または制限するために使用されないという理解をして提出されている。また、上記の詳細な記載では、開示を効率化するために様々な特徴をグループ化することができる。これは、請求されていない開示の特徴がいずれかの請求項に不可欠であることを意図していると解釈されるべきではない。むしろ、本発明の主題は、開示された特定の実施形態のすべての特徴よりも少なくてもよい。したがって、添付の請求項は、実施例または実施形態としての発明の詳細な説明に組み込まれており、各請求項は別個の実施形態として独自の立場を有し、そのような実施形態は、様々な組み合わせまたは順列で互いに組み合わせることができる。本発明の範囲は、そのような請求項が権利化される等価物の全範囲とともに、添付の請求項を参照して決定されるべきである。
【符号の説明】
【００５２】
１００  調整器
１０１、１０２  分岐
１０５  補償回路
１１０  誤差増幅器（ＥＡ）回路
１１５  電流検知装置
１１６、１１７  分岐
１２０  電流検知装置
１２５  パス装置
１２６  分岐
１３０  結合要素
１３５  外部回路
１４０  ドライバ
１４５  電流シンク装置
１５０  フィルタ回路
１５５  電流シンク装置
２００  調整器
２０５  補償回路
２１０  差動増幅器
２１５  外部回路
２１６  コンデンサ
２２０  差動増幅器
３００  調整器
３０５  バッファ回路
５００  システム
５０５  電源
５１０  他の回路
５１５  基準
５２０  調整器
５２５  負荷
【図１】
2019192235.tif 000006
【図２】
2019192235.tif 000007
【図３】
2019192235.tif 000008
【図４】
2019192235.tif 000009
【図５】
2019192235.tif 000010
【外国語明細書】
2019192235000001.pdf