(57)【要約】【課題】基板厚の薄いガラス基板をコア基板とし、製造途中でのガラス割れが無く、キャパシタとインダクタからなるアナログ分波器の電気特性が安定させ、ガラス基板上にアナログ分波器を形成したガラス配線基板を提供する。【解決手段】無機密着層２を形成したガラス基板１０に無機密着層２に接する貫通電極３を使用してインダクタ５を形成し、配線を有するガラス基板１０を被覆した絶縁樹脂層６に形成した絶縁樹脂開口部７を利用してキャパシタ１１を形成し、インダクタ５とキャパシタ１１を異なるレイヤーに形成する。【選択図】図１
2019106429.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板にインダクタとキャパシタとを有する高周波用フィルタを形成したガラス配線基板であって、
上記ガラス基板に貫通孔を有し、上記ガラス基板の両面及び上記貫通孔の壁面に形成した無機密着層と、
上記貫通孔を貫通し上記無機密着層に接するように設けた貫通電極と上記ガラス基板の表面に形成した無機密着層の上に設けられ上記貫通電極に電気的に接続する第一の配線層とを有するコイル構造のインダクタと、
上記インダクタと電気的に接続され、上記ガラス基板の少なくとも一方の面にある上記第一の配線層の一部からなるキャパシタ用の下電極と、
上記ガラス基板の上に形成され、上記第一の配線層を被覆する絶縁樹脂からなる絶縁樹脂層と、
上記絶縁樹脂層を上記下電極の一部が露出するように開口した絶縁樹脂開口部と、
上記絶縁樹脂開口部で露出した下電極上に形成された誘電体層と上記誘電体層上に形成された上電極とを有するキャパシタと、
上記上電極に電気的に接続し且つ上記絶縁樹脂層上に形成されて、外部基板と接続するための第二の配線層と、
を有することを特徴とするガラス配線基板。
【請求項２】
上記誘電体層は、上記絶縁樹脂開口部の内壁側面の少なくとも一部、及び上記絶縁樹脂層の表面上の少なくとも一部の一方又は両方に形成されていることを特徴とする請求項１に記載のガラス配線基板。
【請求項３】
上記下電極における、上記誘電体層が形成される表面の算術表面粗さがＲａ１５０ｎｍ以下であることを特徴とする請求項１又は請求項２に記載のガラス配線基板。
【請求項４】
上記ガラス基板は、厚みが５０μｍ以上１０００μｍ以下であることを特徴とする請求項１〜請求項３のいずれか１項に記載のガラス配線基板。
【請求項５】
上記貫通電極の最大径が、１５μｍ以上１５０μｍ以下であることを特徴とする請求項１〜請求項４のいずれか１項に記載のガラス配線基板。
【請求項６】
上記第一の配線層の厚みが２μｍ以上２５μｍ以下であることを特徴とする請求項１〜請求項５のいずれか１項に記載のガラス配線基板。
【請求項７】
上記無機密着層が、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅のうちから選択した材料の単層の膜、又は上記材料から選択した２種類以上の材料を複合させた２層以上の単層又は積層の膜であることを特徴とする請求項１〜請求項６のいずれか１項に記載のガラス配線基板。
【請求項８】
上記貫通電極と上記第一の配線層はそれぞれ、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちから選択した金属、又はそのうち二つ以上の金属の化合物のいずれかであることを特徴とする請求項１〜請求項７のいずれか１項に記載のガラス配線基板。
【請求項９】
上記絶縁樹脂が、エポキシ系樹脂、フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂、アクリル系樹脂のうちから選択した材料、又はその材料のうちの二つ以上の材料を組み合わせた複合材料であることを特徴とする請求項１〜請求項７のいずれか１項に記載のガラス配線基板。
【請求項１０】
ガラス基板に貫通孔を形成する貫通孔形成工程と、
上記ガラス基板の表面及び上記貫通孔の壁面に無機密着層を形成した後、上記無機密着層が形成された貫通孔を貫通する貫通電極と上記ガラス基板の表面に形成した無機密着層の上に設けられ上記貫通電極に電気的に接続する第一の配線層とからなるインダクタを形成し、その後、上記インダクタと接続され、上記ガラス基板の少なくとも一方の面にある上記第一の配線層の一部からなるキャパシタ用の下電極を形成するコア配線基板形成工程と、
上記コア配線基板形成工程でインダクタと下電極が形成された上記ガラス基板の両面を絶縁樹脂で被覆し、上記下電極の一部が露出するように上記絶縁樹脂に開口部を形成し、上記開口部を介して上記下電極上に誘電体膜及び上電極を成膜することでキャパシタを形成すると共に、上記上電極と電気的に接続するように、上記絶縁樹脂上に形成され外部基板と接続するための第二の配線層を形成する工程と、
上記絶縁樹脂と上記キャパシタと上記第二の配線層の上に第２の絶縁樹脂を積層すると共に上記第２の絶縁樹脂に上記第二の配線層の一部を露出させる開口を形成する工程と、を有することを特徴とするガラス配線基板の製造方法。
【請求項１１】
請求項１〜請求項９のいずれか１項に記載のガラス配線基板に、半導体チップを実装した半導体装置。
【請求項１２】
請求項１〜請求項９のいずれか１項に記載のガラス配線基板が、アナログ分波器として他の配線基板に実装された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波用フィルタを形成したガラス配線基板及びその製造方法とそのガラス配線基板を使用する半導体装置に関する技術である。
【背景技術】
【０００２】
移動体通信（セルラー）では、ＬＴＥやキャリアアグリゲーションなど技術革新によりインダクタ部品とキャパシタ部品とから形成されたアナログ分波部品（ダイプレクサ）の搭載個数の増加や、及びその高精度化の要求が強まっている。
ダイプレクサは従来、セラミックス材料を用いたコア基板が使用されてきた。しかし、近年のスマートフォンに代表される急速な電子機器の発展により、ダイプレクサにおいてもフィルタ周波数の高周波化が求められる。しかしながら、従来のセラミックス基板ではキャパシタ表面の凹凸による特性のシフトや、導電性材料により形成するインダクタ配線の表面凹凸に起因した表皮部の電気抵抗が高くなるなどの理由により、アナログ分波器の小型化や特性向上が難しいという課題があった。
【０００３】
そこで、近年基板にシリコン基板やガラス基板を用いる配線形成技術を展開した高周波用フィルタ基板の開発に注目が集まっている。これらのシリコンやガラス材料からなるコア基板は、基材の平滑性に追従しキャパシタ電極の表面平滑化が向上し、且つインダクタ配線を電解めっきで形成することで配線表面の凹凸が低減して、表皮部の電気抵抗が低くなるため、アナログ分波器の特性向上が期待できる。
【０００４】
またシリコン基板やガラス基板は、基板内部に微細な貫通孔をあけ導電性物質を充填させる、ＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ  Ｖｉａ）と呼ばれる貫通電極が形成でき、この貫通電極と貫通電極間を繋ぐ配線とを使用することでコイル構造を形成できる。更に、シリコン基板やガラス基板は、基板材料を芯材とした透磁率（Ｈ／ｍ）からなる３Ｄ構造のインダクタ配線を形成できる。
【０００５】
キャパシタは、半導体技術やフラットパネル技術で使用されている真空成膜で最適な誘電体材料を成膜し、誘電体材料を挟む構造で上下電極を形成することで、特性の制御が可能である。
シリコン基板とガラス基板を比較すると、シリコン配線基板は、ガラス配線基板よりも更に微細加工性に優れ、配線・ＴＳＶ形成プロセスも既に確立されている。一方で、円形のシリコンウエハでしか扱えないためウエハ周辺部が使用できないことや、大型サイズで一括生産できないため、コストが高くなるという欠点を有する。
【０００６】
一方、ガラス配線基板は、大型パネルでの一括処理が可能であり、またロール・ツー・ロール方式での生産方法も考えられるため大幅なコストダウンが可能となる。貫通孔の形成は、ガラス配線基板の場合には、放電やレーザ加工及びフッ酸処理などで貫通孔が形成できるのに対し、シリコン配線基板の場合には、ガスエッチングによって貫通孔を掘っていくため、加工時間が長くなることや、ウエハ薄化工程を含むことなども、コスト高の要因となっている。
【０００７】
更に電気特性の面では、シリコン基板は半導体材料であり、配線を形成する上で絶縁性を有するＳｉＯ２などの絶縁膜を成膜する必要がある。このため、自体が絶縁材料であるガラス基板を使用したアナログ分波器の形成に注目が集まっている。
以上のように、ガラス基板を用いると、安価に配線回路基板を作ることが可能になる。しかし、インダクタのコイルの寸法設計の中で、要求されるガラス基板の厚みが薄くなるにつれて、製造途中のハンドリングにおいてガラス基板が割れ易くなるという課題がある。
【０００８】
ガラス配線基板に使用されるガラス基板の厚みは、５０〜１０００μｍの範囲である。このうち、４００〜１０００μｍの範囲はフラットパネルディスプレイで一般に使用されている領域であり、この領域では、ガラスの片面に配線パタンを積層形成する構造が採用され、ガラス基板の裏面吸着や端部保持等の方法で、ガラス基板を安定してハンドリングすることが可能である。
【０００９】
一方、ガラス配線基板では、半導体パッケージの小型・薄型化の要求より、厚み５０〜４００μｍの範囲の要求が高くなっており、更に、配線パタンはガラス基板の両面に積層形成する必要がある。
ガラス基板の板厚を薄板方向にするほど、自重による撓りが大きくなる、歪が生じた後クラックなどの起点があった場合にガラス基板が破壊する恐れが高くなるなど、ハンドリングが難しくなる。そして、この厚みのガラス基板に１０〜数百μｍの穴径の貫通孔を形成し、貫通孔内に形成した導電性を有する貫通電極とガラス基板の表裏面に形成した配線パタンとからなる配線回路基板が形成される。
【００１０】
配線パタンは、スパッタ等の導電性の金属薄膜を使用することもできるが、配線抵抗を下げるために、電解銅めっきで配線厚を増やすことも可能である。
また、ガラス基板上に配線パタンを形成する場合、ガラス基板と密着力が得られる無機密着層をガラス基板上に形成し、その上に配線パタンを形成している（特許文献１参照）。
【００１１】
また、ガラス基板上にインダクタの配線とキャパシタの下電極を同一レイヤーで形成する場合、貫通電極、インダクタの配線及びキャパシタの下電極の形成までが第１レイヤーになる。キャパシタは、この下電極上に誘電体層を成膜した後、上電極の形成までが第２レイヤーになる。そして、インダクタ・パタンとキャパシタ・パタンを完成させるために、不要な導通エリアをエッチング除去する工法が知られている。
【００１２】
この工法では、ガラス直上に、配線パタン２層と誘電体層パタンを積層形成するため、配線パタンの応力が累積される。このため、この工法では、各工程におけるガラス基板と配線パタンとの界面への応力集中によるガラス基板のクラックや、ガラス基板表面に外部の物が接触することで割れの起点となるクラックが入るなど、ガラス基板が割れ易い状態で当該ガラス基板を取り扱うことになる。
【００１３】
また、上電極パタン形成のためのシード層をエッチング除去する際と、下電極パタン形成のためのシード層をエッチング除去する際に、上電極パタンが２回エッチングされる。この結果、キャパシタの有効な電極面積が変動するため、キャパシタとしての電気特性が変動するという問題がある。
また、有機樹脂等からなる絶縁樹脂層の上に、電解めっきでキャパシタ用の下電極を形成する場合、絶縁樹脂層の表面凹凸の上に下電極用の電解めっき膜を形成することになる。この場合、下電極の表面を形成する電解めっき膜の粒塊と絶縁樹脂の凹凸とが重なることで、キャパシタ電極表面の面積が設計とズレたり、下電極と上電極間のショートの原因になるおそれがあることが問題である。
【００１４】
また、キャパシタンス構造の形成方法としては、例えば特許文献２に記載の形成方法がある。特許文献２では、絶縁基板上に、導体層と層間樹脂絶縁層とが交互に積層され、隣接する内層の導体回路と外層の導体回路とが、それらの間に設けた層間樹脂絶縁層に形成されたビアホールにて接続されたビルドアップ配線が形成されてなる多層プリント配線板において、層間樹脂絶縁層内のビアホールが形成されていない箇所に中間導体層を設け、層間樹脂絶縁層のうち内層の導体回路と中間導体層との間に、少なくとも高誘電性材料を含む誘電性物質を充填してなる誘電体層が形成されるとともに、層間樹脂絶縁層のうち外層の導体回路と中間導体層との間に、誘電体層の真上に位置してめっき充填してなる他のビアホールが形成され、更に、層間樹脂絶縁層上に、ビアホール、他のビアホール及び外層の導体回路を被覆する他の層間樹脂絶縁層が形成されているとともに、他のビアホールの真上に位置して他の層間樹脂絶縁層にめっき充填してなる更に他のビアホールが形成される多層プリント基板を提案している。
【００１５】
この方法では、キャパシタンス構造を形成するためにコア層を含め３層の絶縁層が必要となり、基板が厚くなり、且つ工程が増えるためコストが増大すると言った課題がある。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００６−６０１１９号公報
【特許文献２】特許第４５９９４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、基板厚の薄いガラス基板を使用してもガラス割れが抑制され、かつ、キャパシタの電気特性が安定したガラス配線基板を提供することである。
【課題を解決するための手段】
【００１８】
課題を解決するために、本発明の一態様は、ガラス基板にインダクタとキャパシタとを有する高周波用フィルタを形成したガラス配線基板であって、上記ガラス基板に貫通孔を有し、上記ガラス基板の両面及び上記貫通孔の壁面に形成した無機密着層と、上記貫通孔を貫通し上記無機密着層に接するように設けた貫通電極と上記ガラス基板の表面に形成した無機密着層の上に設けられ上記貫通電極に電気的に接続する第一の配線層とを有するコイル構造のインダクタと、上記インダクタと電気的に接続され、上記ガラス基板の少なくとも一方の面にある上記第一の配線層の一部からなるキャパシタ用の下電極と、上記ガラス基板の上に形成され、上記第一の配線層を被覆する絶縁樹脂からなる絶縁樹脂層と、上記絶縁樹脂層を上記下電極の一部が露出するように開口した絶縁樹脂開口部と、上記絶縁樹脂開口部で露出した下電極上に形成された誘電体層と上記誘電体層上に形成された上電極とを有するキャパシタと、上記上電極に電気的に接続し且つ上記絶縁樹脂層上に形成されて、外部基板と接続するための第二の配線層と、を有する。
【発明の効果】
【００１９】
本発明の一態様によれば、ガラス基板の両面に複数の配線パタンが積層され、積層された配線パタンの応力がガラス基板と配線パタンとの間に集中し、ガラス基板にクラックが発生することを抑制できる。また、薄いガラス基板を絶縁樹脂にて被覆することで、ガラスコア基板への外部からの応力や歪によるガラス破壊につながる外力の集中を分散し、ハンドリング時のガラスワレを回避することができる。
【００２０】
また、キャパシタの電気特性の制御を容易にすると共に、キャパシタの電気的なショートの発生を回避することができる。
従って、本発明の一態様によれば、このように、基板厚の薄いガラス基板で、製造工程のガラス割れを減らし、キャパシタの電気容量の安定制御を両立したガラス配線基板を提供することができる。
【００２１】
また、本発明の一態様によれば、コア層を含め２層の絶縁層でキャパシタンス構造を実現することで、基板の小型化とコスト削減にも寄与可能となる。
【図面の簡単な説明】
【００２２】
【図１】第１の実施形態に係るガラス配線基板の構造を示す概略断面図である。
【図２】第２の実施形態に係るガラス配線基板に半導体チップやチップ部品を実装した半導体装置の構造を示す概略断面図である。
【図３】第３の実施形態に係るガラス配線基板を他の配線基板に実装した構造を示す概略断面図である。
【図４】第１の実施形態に係るガラス配線基板の形成方法の工程を示す概略断面図である。
【発明を実施するための形態】
【００２３】
次に、本発明の実施形態について図面を参照して説明する。
（第１の実施形態）
図１に示すように、本実施形態に係るガラス配線基板１００は、貫通孔１を持つコア基板としてのガラス基板１０と、貫通孔１の壁面とガラス基板１０の表裏表面とに形成された無機密着層２と、貫通電極３とその貫通電極３に電気的に接続した第一の配線層４ａとからなるインダクタ５とを備える。貫通電極３は、貫通孔１に対し無機密着層２に接した状態で形成されている。第一の配線層４ａは、貫通電極３に電気的に接続し且つガラス基板１０の表面に形成された無機密着層２上に予め設定したパタンで形成されている。
【００２４】
また、第一の配線層４ａの一部をキャパシタ用の下電極４ｂとし、下電極４ｂの一部が露出するように絶縁樹脂層６に開口された絶縁樹脂開口部７の底部に位置する下電極４ｂの上に形成された誘電体層８と、誘電体層８上に形成された上電極９ａとからなるキャパシタ１１を備える。
更に絶縁樹脂でなる絶縁樹脂層６上に形成された外部部品に接続する第二の配線層９ｂと、導電ビア１２とを備える。上電極９ａと第二の配線層９ｂは電気的に接続される。
【００２５】
また、キャパシタ１１と絶縁樹脂層６と第二の配線層９ｂを覆うように積層した絶縁樹脂からなる第２の絶縁樹脂層１３を備え、更に、第２の絶縁樹脂層１３に開口された外部部品との接続電極部１４を備える。
以下、詳説する。
ガラス基板１０には貫通孔１が形成されている、貫通孔１は、ガラス基板１０にレーザ加工法、放電加工法、ガラスのエッチング加工法の１つの工法ないし２つの工法により形成される。
【００２６】
インダクタ５は、無機密着層２を備える。無機密着層２は、ガラス基板１０に形成した貫通孔１の内壁及びガラス基板１０の両面に、スパッタ成膜法や無電解めっき法により形成され、導電性とガラスとの密着性を有する。
貫通孔１及び無機密着層２に電解めっき法や無電解めっき法で形成した貫通電極３と、無機密着層２の上に電解めっき法や無電解めっき法ないしスクリーン印刷法で形成した第一の配線層４ａとを繋いで、ソレノイド形のインダクタ構造（コイル構造）を形成する。
【００２７】
また、ガラス基板１０の上には、第一の配線層４ａの一部からなり、外層と接続する導電ビア１２を接続する下電極４ｂも形成される。
ここで、無機密着層２は、貫通電極３の外周面及び第一の配線層４ａとガラス基板１０との界面に形成し、他の部分に形成された無機密着層２は、配線パタン間で導通ショートしないようにドライエッチング法ないしウェットエッチング法により除去する。
【００２８】
キャパシタ１１は、誘電体層８を、下電極４ｂと上電極９ａとで挟んだ構造とする。下電極４ｂは、ガラス基板１０の上に、スパッタ法や無電解めっき法や電解めっき法により第一の配線層の一部として形成した。誘電体層８は、下電極４ｂ上にＣＶＤ成膜法やスパッタ成膜法ないしスクリーン印刷法により形成した。上電極９ａは、誘電体層８の上に、無電解めっき法や電解めっき法により形成した。
【００２９】
下電極４ｂと上電極９ａの形成方法として、上記工法のうち、セミアディティブ法からなる電解めっき法が配線パタンの断面形状や寸法制御の上で望ましい。シード層としては無電解めっきやスパッタ膜を使用することが可能である。
誘電体層８は、少なくとも絶縁樹脂開口部７の下電極４ｂ上に形成されていればキャパシタンス構造を形成することが出来るが、これに限らず絶縁樹脂開口部７の内壁側面の少なくとも一部又は絶縁樹脂層の上表面上の少なくとも一部のいずれか又は両方に形成されても良い。誘電体層８の形成に高い位置精度が要求されないため、簡便にキャパシタンス構造を形成することが出来る。
【００３０】
絶縁樹脂層６に無電解めっき法でシード層を形成する場合、絶縁樹脂表面をＵＶ処理やアルカリ性の処理液で算術表面粗さＲａ５０〜３００ｎｍほど粗化することで、シード層の密着性を向上させる。また配線パタンを電解めっきで形成する場合、金属粒塊が並ぶため、めっき表面の算術表面粗さＲａは５０〜１５０ｎｍになる。
一方、シード層をスパッタ膜で形成する場合、スパッタ前のプラズマ処理で絶縁樹脂層６との密着性が得られるため、算術表面粗さＲａは５０ｎｍ以下で形成が可能である。
【００３１】
また、電解めっきで形成した配線表面を、研磨粒子を使用したポリッシュ研磨法や化学溶解液による化学研磨法ないしグラインダによる切削で、平滑にすることも可能である。
上記載の工法により、絶縁樹脂層６と下電極４ｂの一方又は両方の表面凹凸の低減策を実施することで、下電極４ｂの算術表面粗さＲａを１５０ｎｍ以下にて形成すれば良い。
算術表面粗さＲａが１５０ｎｍを越えると、キャパシタの電気特性のバラツキや、下電極パタンと上電極パタンとの間の電気的なショートの発生が顕著になる。更にＲａが２００ｎｍを越えると、形成される誘電体層８の膜厚バラツキが増加し、キャパシタの電気特性のバラツキの増加や、下電極と上電極との間の電気的なショートの発生数が増加する。
【００３２】
ここで、本実施形態では、算術表面粗さＲａは、レーザ干渉計により測定した。
誘電体層８の電極パタン部以外の部分は、上電極９ａを覆うように形成した感光性材料などからなるマスキング材の上から、ドライエッチング法やウェットエッチング法で除去する。
【００３３】
（ガラス配線基板の構造）
本実施形態に係るガラス配線基板１００は、上述の通り、インダクタ５とキャパシタ１１とを有する高周波用フィルタを形成した配線回路基板である。インダクタ５は、ガラス基板１０の貫通孔１内に無機密着層２に接して形成された貫通電極３と、ガラス基板１０表面の無機密着層２の上に設けた第一の配線層４ａとからなるコイル構造のインダクタである。キャパシタ１１は、第一の配線層４ａその他の配線を有するガラス基板１０からなるコア配線基板を絶縁樹脂層６で被覆し、絶縁樹脂層における、第一の配線層４ａの一部からなる下電極４ｂ上に形成された絶縁樹脂開口部７内に形成した誘電体層８を上電極９ａと下電極４ｂで挟んだ構造からなる。また、ガラス配線基板１００は外部基板と接続するための第二の配線層９ｂを有する。
【００３４】
（コア基板の厚み）
ガラス基板１０は、厚みが５０μｍ以上１０００μｍ以下である。ガラス基板１０の厚みがインダクタ５の貫通電極３の配線長になり、繋げる貫通電極３の数でインダクタ５の巻き数を設定できる。本実施形態は、特に配線長と巻き数を規定するものでは無く、必要とするインダクタの特性により設定すれば良い。
【００３５】
（貫通孔及び貫通電極の構造）
貫通孔１の最大径は、ガラス基板１０の厚みと、貫通孔１の形成方法と、インダクタ５の第一の配線層４ａの配線幅とにより決定される。貫通孔１の形成方法としては特に規定するものではないが、ＣＯ２レーザや短パルスレーザ及び放電加工による方法が挙げられ、フッ酸系の水溶液でエッチング処理したものなどが使用できる。インダクタ５の第一の配線層４ａは、貫通電極３を繋受けるランドパタンと貫通電極間を繋ぐ直線パタンとで形成する。インダクタ５の第一の配線層４ａの不必要な抵抗増加を避けるためにランドパタンと直線パタンの寸法は同等か寸法差を抑えた方が望ましい。貫通孔１の最大径は１５μｍ以上１５０μｍ以下のものが使用可能であり、貫通孔１の加工可能な径より望ましくは１００μｍ以下がよい。１５０μｍより大きい径は、インダクタの寸法が大きくなりアナログ分波器の大型化に繋がるため望ましくない。
【００３６】
（インダクタの構造）
インダクタ５の配線（第一の配線層）に、無機密着層２としての１μｍ以下の導電性の金属薄膜を使用することも可能である。また、インダクタ５の配線パタンの配線抵抗をさげるために電気めっきで配線厚を厚膜化することが可能である。但し、ガラス基板表面に第一の配線層４ａ及び下電極４ｂを形成する際、配線厚が厚膜化に伴い膜応力が増加し、第一の配線層４ａ及び下電極４ｂのいずれかとガラス基板１０との界面でガラスクラックが発生する現象が発生する恐れがある。ガラスクラックは、例えば電解めっき膜厚３０μｍ、膜応力２６００Ｎ／ｍで発生し、逆に、電解めっき膜厚２５μｍ以下、膜応力２０００Ｎ／ｍ以下で回避できる。従って、インダクタ５の配線（第一の配線層）の厚みは２５μｍ以下が好ましい。また、配線厚が薄くても配線抵抗が高くなってしまい所望の特性が得られないため、２μｍ以上が望ましい。
なお、貫通電極３と第一の配線層４ａとを繋げ、ソレノイド形のコイル構造とするものとする。
【００３７】
（無機密着層の材質）
無機密着層２には、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅のうちから選択した単体の材料の単層の膜、又は、上記材料から選択した２種類以上の材料を複合させた２層以上の単層又は積層の膜が使用できる。形成方法は特に規定しないが、ガラス基板１０と密着が得られ、貫通孔１を閉塞せずに内壁に形成できる、ウェットコーティング、スパッタ成膜、ＣＶＤ成膜、無電解めっき等が使用可能である。
【００３８】
（貫通電極と配線パタンの材質）
貫通電極３と第一の配線層４ａにはそれぞれ、アルミ、銅、クロム、チタン、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちから選択した金属、又は二つ以上の金属の合金、積層膜のいずれかが使用できる。
成膜方法は、特に規定しないが、配線抵抗をさげるため、及び外部基板の配線と電気的接合性を得るため、電解めっきや無電解めっきやスクリーン印刷が望ましい。
【００３９】
第一の配線層４ａの形成方法は、電解めっきによるセミアディティブ法や、電解めっき製膜後のサブトラクティブ法が使用可能である。外部基板の配線との電気的接合部は配線パタンの必要な部分に、無電解めっき法、やスクリーン印刷法で導通面を形成することができる。
誘電体層８を構成する誘電体材料は、アルミ、銅、クロム、チタン、銀、金、ニッケル、白金、パラジウム、ルテニウム、タンタルから選択した１種の金属、とこれらの金属の酸化物、窒化物、合金及びポリシリコンの任意の組合せのいずれかからなる。
誘電体材料を、下電極４ｂと上電極９ａで積層することでキャパシタ構造を形成することができる。
【００４０】
（絶縁樹脂の材質）
配線を形成したガラス基板１０からなるコア配線基板を被覆する絶縁樹脂層６の絶縁樹脂としては、エポキシ系樹脂、フェノール系樹脂、ポリイミド系樹脂、シクロオレフィン、ＰＢＯ樹脂、アクリル系樹脂のうちから選択した一つの材料、又は、少なくとも二つの材料を組み合わせた複合材料が使用できる。また、絶縁樹脂として、熱硬化性樹脂や光硬化性樹脂が使用できる。
【００４１】
絶縁樹脂は、ヤング率が２ＧＰａ以上１５ＧＰａ以下の範囲のものが好ましい。絶縁樹脂がコア配線基板の両面を被覆することで、第一の配線層４ａ及び下電極４ｂの応力が、ガラス基板に接触する絶縁樹脂層６に分散することで、ガラス基板１０と第一の配線層４ａ及び下電極４ｂとの界面に集中することによって生じるガラス基板１０へのクラック発生を抑制することができる。
【００４２】
また、基板厚が薄いガラス基板１０を工程の早い段階で絶縁樹脂にて被覆することで、ガラス基板への外部からの応力や歪によって生じるガラス破壊に繋がる外力の集中を分散し、コア配線基板のハンドリング時のガラスワレを回避することができる。
ヤング率は、ガラス基板は８０ＧＰａ程度、金属材料のうち銅は１３０ＧＰａ程度、チタンは１０７ＧＰａ程度、ニッケルは２００ＧＰａ程度である。ガラス基板に対し配線パタンのヤング率が高く、配線パタンを形成した領域と、配線パタンの無い領域では、コア配線基板の反り易さや撓り易さに差異が発生する。
【００４３】
ここで、このコア配線基板を被覆する絶縁樹脂層６のヤング率はガラス基板と同等か、ガラス基板より小さいものが望ましい。特に１５ＧＰａより小さい絶縁樹脂層６を使用することで、第一の配線層４ａの応力を分散しガラス基板に反り易さや撓り易さを付与することが可能になる。ヤング率の下限値は特に規定はしないが２ＧＰａより大きければ絶縁樹脂層６による応力低減効果を得ることができる。
なお、絶縁樹脂のヤング率はＪＩＳ  Ｋ７１２７に従い測定した値とする。
【００４４】
（キャパシタの構造）
下電極４ｂと上電極９ａは、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちから選択した単体金属、又は二つ以上の金属の化合物のいずれかが使用できる。
下電極４ｂと上電極９ａの成膜方法は特に規定しないが、配線抵抗をさげるため電解めっきや無電解めっきが望ましい。
【００４５】
配線パタン形成方法は電解めっきによるセミアディティブ法や、電解めっき製膜後のサブトラクティブ法が使用可能である。外部基板の配線との電気的接合部は配線パタンの必要な部分に、無電解めっき法、やスクリーン印刷法で導通面を形成することができる。
誘電体層８の材料は、酸化シリコン、窒化シリコン、チタン酸バリウム、ストロンチウム、五酸化タンタル、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、酸化アルミニウム、ベンゾシクロブタン樹脂、カルド樹脂、ポリイミド樹脂などの、酸化物、窒化物、合金及びポリシリコンの窒化物など任意の組合せ群から選ぶことができる。
【００４６】
誘電体層８の形成方法は、ＣＶＤ、スパッタ成膜、スクリーン印刷などが使用可能である。誘電体層８を、下電極パタンと上電極パタンとで挟んだ構造によりキャパシタ構造を得ることができる。
【００４７】
（ガラス配線基板の製造方法）
また、本実施形態に係るガラス配線基板の製造方法は、ガラス基板１０に貫通孔１を形成する貫通孔形成工程と、ガラス基板１０の表面及び貫通孔１の壁面に無機密着層２を形成した後、貫通孔１を貫通する貫通電極３及びガラス基板１０表面の無機密着層２上の第一の配線層４ａからなるインダクタ５を形成し、その後、無機密着層２の上にインダクタ５と接続し、第一の配線層４ａの一部からなるキャパシタ用の下電極４ｂを形成するコア配線基板形成工程と、形成したコア配線基板の両面を絶縁樹脂で被覆し、下電極の一部が露出するように絶縁樹脂に開口部７を形成し、開口部７を介して下電極４ｂ上に誘電体層８を構成する誘電体膜及び上電極パタンを成膜することでキャパシタ１１を形成すると共に、上電極９ａと電気的に接続するように、絶縁樹脂上に形成され外部基板と接続するための第二の配線層９ｂを形成する工程と、絶縁樹脂とキャパシタ１１と第二の配線層９ｂ上に第２の絶縁樹脂層１３を構成する第２の絶縁樹脂を積層すると共に第２の絶縁樹脂に第二の配線層９ｂの一部を露出させる開口を形成して外部部品との接続電極部１４を露出される工程とを有する。
【００４８】
第２の絶縁樹脂層１３を構成する絶縁樹脂は、コア配線基板を被覆した絶縁樹脂層６と同じものが使用可能である。
また、第２の絶縁樹脂層１３を構成する絶縁樹脂は、ソルダーレジストなど外層材として使用される絶縁樹脂であってもよい。また、絶縁樹脂層の積層数と、その上に形成する配線パタンの総数は特に規定するものではなく、製品設計により必要な層数を選択すればよい。
【００４９】
（半導体装置の構造）
本実施形態のガラス配線基板１００に半導体チップやキャパシタやインダクタなどの部品を実装することも可能である。また、本実施形態のガラス配線基板１００が他の配線基板に実装された構造も半導体装置を含んでもよい。
以下の説明では、ガラス基板をコア基板としてアナログ分波器を形成したガラス配線基板について説明をする。
【００５０】
（第２の実施形態）
図２は、ガラス配線基板１００にチップ部品や半導体チップ３０３を実装した半導体装置３００の構造を示す概略断面図である。図２に示すように、上述のガラス配線基板１００に、例えば接続パッド３０１を介して半導体チップ３０２を実装することで半導体装置３００が構成される。
【００５１】
（第３の実施形態）
図３は、ガラス配線基板１００を他の配線基板４０１に実装した構造を示す概略断面図である。図３に示すように、上述のガラス配線基板１００を、接続パッド４０２を介して配線基板４０１に実装することで半導体装置４００が形成される。
以上のように、本実施形態のガラス配線基板は、ガラス基板に対し無機密着層と接する貫通電極と第一の配線層とからなるインダクタを形成し、ガラス基板上に形成され且つ第一の配線層を被覆した絶縁樹脂層に開口した開口部内にキャパシタを形成し、外部基板と接続するための第二の配線層を有する。
【００５２】
ガラス基板上に無機密着層を形成し、無機密着層に積層して貫通電極とインダクタ配線を形成し、無機密着層をエッチングで除去しインダクタとインダクタに接続されて、第一の配線層からなる下電極パタンからなる配線パタンを形成すると良い。
こうして得られたガラス基板をコア基板としたコア配線基板を絶縁樹脂で被覆し、下電極上の絶縁樹脂を開口して開口部を形成し、その開口部にキャパシタを形成する。インダクタ配線を形成した後に、コア配線基板を絶縁樹脂で被覆することでコア配線基板にガラス割れにつながる外力の集中を分散することができ、キャパシタの形成工程以降でのガラス基板の割れのリスクを減らすことができる。
【００５３】
キャパシタを、下電極上に開口した絶縁樹脂開口部に形成することで、キャパシタの誘電体層界面のシード層と誘電体層とのサイドエッチを抑えキャパシタの電気特性を安定制御することができる。
また、キャパシタを形成する絶縁樹脂の表面凹凸ないし下電極表面の凹凸を低減することにより、キャパシタの電気特性の安定制御や、下電極と上電極間の電気的なショートの発生を回避することができる。
【００５４】
そして、本実施形態にあっては、ガラス基板の量面に複数の配線パタンが積層され、積層された配線パタンの応力がガラス基板と配線パタン間に集中し、ガラス基板にクラックが発生することを抑制できる。また、薄いガラス基板を工程の早い段階で絶縁樹脂にて被覆することで、ガラスコア基板への外部からの応力や歪によるガラス破壊につながる外力の集中を分散し、ハンドリング時のガラスワレを回避することができる。
【００５５】
また、キャパシタの電気特性の制御を容易にすると共に、キャパシタの電気的なショートの発生を回避することができる。
従って、基板厚の薄いガラス基板で、製造工程のガラス割れを減らし、キャパシタの電気容量の安定制御を両立したガラス配線基板を提供することができる。
また、本実施形態では、コア層を含め２層の絶縁層でキャパシタンス構造を実現するため、基板の小型化とコスト削減を実現できる。
【実施例】
【００５６】
以下、本発明に係る実施例について図４を参照しつつ説明する。本実施例は、上記の第１の実施形態に係るガラス配線基板の製造方法に対応する。
まず、低膨張ガラス基板１０（厚さ３００μｍ、ＣＴＥ：３．５）に開口径８０μｍの貫通孔１を第１処理として短パルスレーザにて加工を行い、第２処理としてフッ酸水溶液によるエッチングを行い形成した（図４の（ａ）参照）。
【００５７】
次に、無機密着層２としてガラス基板表面に、Ｔｉ膜とＣｕ膜をスパッタ法で積層形成し、貫通孔内のスパッタ膜の薄い部分を補うために、無機密着層２としての無電解ニッケルめっき膜を形成した（図４の（ｂ）参照）。
次に、無機密着層２をインダクタ５と外層と接続するランドパタンとからなる第一の配線層４ａをセミアディティブ法で形成するためのシード層として使用し、ガラス基板１０の両面にドライフィルムレジストＤＦＲ（日立化成株式会社製  ＲＹ−３５２５（厚さ２５μｍ））でラミネートした後、フォトリソグラフィによって、開口部を形成した（図４の（ｃ）参照）。
【００５８】
次に、電解銅めっきによって貫通電極３とインダクタ５の第一の配線層４ａを配線厚１５μｍで形成し、不要な部分のシード層をエッチング除去しコア配線基板１１０を形成した（図４の（ｄ）参照）。
次に、コア配線基板１１０の両面を絶縁樹脂（味の素ファイテクノ社製の厚み２５μｍの絶縁樹脂ＡＢＦ）で被覆して絶縁樹脂層６を形成すると共に、キャパシタを形成するための絶縁樹脂開口部７及びコア配線基板１１０の表面の第一の配線層４ａと導通をとる導電ビア１２を形成した（図４の（ｅ）参照）。
【００５９】
絶縁樹脂層６の表面を、アルカリ系の表面粗化液を使用して算術表面粗さＲａ６０ｎｍに処理し、Ｔｉ膜をスパッタ成膜し更に誘電体膜としてＳｉＮ膜をＣＶＤ成膜法で厚み４００ｎｍ形成した（図４（ｆ）参照）。なお、得られた下電極パタンの算術表面粗さＲａは１５０ｎｍであった。
誘電体層８をパタニングするため、誘電体層８に相当する箇所にドライフィルムレジストＤＦＲを形成し、ドライエッチングにて誘電体層８以外の部分のＳｉＮ膜、及びＴｉ膜を除去した（図４（ｇ）参照）。
【００６０】
誘電体層８のパタンは少なくとも絶縁樹脂開口部７の下電極４ｂ上に形成されていれば良いが、これに限らず絶縁樹脂開口部７の側面、及び絶縁樹脂層６の上表面上のいずれか、もしくは両方に形成されていても良い。
上電極９ａ、第二の配線層９ｂの形成のためシード層として無電解銅めっきを形成し、セミアディティブ法で配線厚１５μｍにて上電極９ａと第二の配線層９ｂを形成した。
そして、セミアディティブ法で上電極９ａを、誘電体層８を覆うように形成し、更に第二の配線層９ｂを配線厚１０μｍにて形成した後、上電極パタン部と第二の配線層９ｂ以外の不要な部分のシード層をウェットエッチングとドライエッチングにより除去し、下電極４ｂと誘電体層８と上電極９ａとからなるキャパシタ１１と、第二の配線層９ｂを形成した（図４の（ｈ）参照）。
【００６１】
次に、絶縁樹脂層６と第二の配線層９ｂ上に厚み３５μｍの第２の絶縁樹脂層１３を積層し外部と導通をとる接続電極部１４を開口させ、ソルダーレジストパタンを形成しガラス配線基板１００を形成した。（図４の（ｉ）参照）。
本実施例では、第２の配線パタン上にソルダーレジストを積層したが、積層する配線レイヤー数とソルダーレジストの形成、絶縁樹脂の開口部へのＮｉめっき、Ａｕめっき、ハンダ形成などは、いずれの方法も選択可能であり、特に規定するものではない。
【００６２】
上記工程で作製したガラス配線基板は、工程途中でのガラス割れも無く配線基板を作製することができた。また得られた電気特性も、設計値通りのキャパシタの電気特性値が得られ、キャパシタでのショートの発生数が低く抑えられ、高周波で使用可能なアナログ分波器を得ることができた。
【産業上の利用可能性】
【００６３】
本発明に係るガラス配線基板、及びその製造方法は、インダクタやキャパシタからなる機能性材料を有する半導体部品に利用できる。
【符号の説明】
【００６４】
１００ ガラス配線基板
１１０ コア配線基板
３００ 半導体装置
３０１ 接続パッド
３０２ 半導体チップ
４００ 半導体装置
４０１ 配線基板
４０２ 接続パッド
１     貫通孔
２     無機密着層
３     貫通電極
４ａ   第一の配線層
４ｂ   下電極
５     インダクタ
６     絶縁樹脂層
７     絶縁樹脂開口部
８     誘電体層
９ａ   上電極
９ｂ   第二の配線層
１０   ガラス基板
１１   キャパシタ
１２   導電ビア
１３   第２の絶縁樹脂層
１４   外部部品との接続電極部
【図１】
2019106429.tif 000003
【図２】
2019106429.tif 000004
【図３】
2019106429.tif 000005
【図４】
2019106429.tif 000006