(57)【要約】【課題】電荷蓄積領域からフローティングディフュージョンまでの信号電荷の転送特性を向上させることができる固体撮像装置および固体撮像装置の製造方法を提供すること。【解決手段】実施形態に係る固体撮像装置は、電荷蓄積領域と、フローティングディフュージョンと、柱状のトレンチゲートとを備える。電荷蓄積領域は、半導体層に設けられ、入射した光により光電変換された信号電荷を蓄積する。フローティングディフュージョンは、半導体層の表層に設けられる。柱状のトレンチゲートは、フローティングディフュージョンに隣設され、半導体層の表面から電荷蓄積領域まで達し、フローティングディフュージョンに面する側面の幅および側面と対向する側面の幅が、他の側面の幅よりも大きい。【選択図】図３
2019117931.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に設けられ、入射した光により光電変換された信号電荷を蓄積する電荷蓄積領域と、
前記半導体層の表層に設けられるフローティングディフュージョンと、
前記フローティングディフュージョンに隣設され、前記半導体層の表面から前記電荷蓄積領域まで達し、前記フローティングディフュージョンに面する側面の幅および当該側面と対向する側面の幅が、他の側面の幅よりも大きい柱状のトレンチゲートと
を備えることを特徴とする固体撮像装置。
【請求項２】
前記トレンチゲートは、
前記フローティングディフュージョンに面する側面の面積および当該側面と対向する側面の面積が、他の側面の面積よりも大きい
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記トレンチゲートは、
前記半導体層の面方向の断面が略矩形状である
ことを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項４】
前記トレンチゲートは、
前記半導体層の面方向の断面が楕円状である
ことを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項５】
前記トレンチゲートは、
前記フローティングディフュージョンに面する側面の幅および当該側面と対向する側面の幅が、前記半導体層の深層へ向かうにつれて小さくなる
ことを特徴とする請求項１〜４のいずれか一つに記載の固体撮像装置。
【請求項６】
第１導電型の半導体層の内部に第２導電型の電荷蓄積領域を形成することと、
前記半導体層の表面から前記電荷蓄積領域まで達し、一方の側面の幅および当該側面と対向する側面の幅が、他の側面の幅よりも大きいトレンチを形成することと、
前記トレンチの内周面にゲート絶縁膜を形成することと、
前記ゲート絶縁膜が内周面に形成された前記トレンチを導電性部材によって埋めてトレンチゲートを形成することと、
前記半導体層の表層における前記トレンチゲートの前記一方の側面側に隣接する位置に、第２導電型のフローティングディフュージョンを形成することと
を含むことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体層内に入射した光を信号電荷に光電変換して蓄積する電荷蓄積領域を有する光電変換素子と、半導体層の表層に設けられるフローティングディフュージョンとを備える固体撮像装置がある。
【０００３】
かかる固体撮像装置は、フローティングディフュージョンに隣接する位置に、半導体層の表面から電荷蓄積領域の内部まで達するトレンチゲートを備え、トレンチゲートに電圧を印加して、電荷蓄積領域からフローティングディフュージョンへ信号電荷を転送する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２６２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、電荷蓄積領域からフローティングディフュージョンまでの信号電荷の転送特性を向上させることができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、電荷蓄積領域と、フローティングディフュージョンと、柱状のトレンチゲートとを備える。電荷蓄積領域は、半導体層に設けられ、入射した光により光電変換された信号電荷を蓄積する。フローティングディフュージョンは、前記半導体層の表層に設けられる。柱状のトレンチゲートは、前記フローティングディフュージョンに隣設され、前記半導体層の表面から前記電荷蓄積領域まで達し、前記フローティングディフュージョンに面する側面の幅および当該側面と対向する側面の幅が、他の側面の幅よりも大きい。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図である。
【図２】図２は、実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図３】図３は、実施形態に係るトレンチゲートの説明図である。
【図４】図４は、実施形態に係る画素の模式的な断面を示す説明図である。
【図５】図５は、図４におけるＡ−Ａ´線による画素の模式的な断面を示す説明図である。
【図６】図６は、実施形態に係る固体撮像装置の製造工程を示す説明図である。
【図７】図７は、実施形態に係る固体撮像装置の製造工程を示す説明図である。
【図８】図８は、実施形態に係る固体撮像装置の製造工程を示す説明図である。
【図９】図９は、実施形態の変形例１に係るトレンチゲートの説明図である。
【図１０】図１０は、実施形態の変形例２に係るトレンチゲートの説明図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００９】
図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１０】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末などの電子機器に適用される。
【００１１】
後段処理部１２は、ＩＳＰ（Image  Signal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理などの高画質化処理を行う。
【００１２】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１３】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作などに応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイなどである。
【００１４】
次に、図２を参照してカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
【００１５】
ここでは、イメージセンサ２０が、入射光を光電変換する画素における入射光が入射する側の面とは逆側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。なお、実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサであってもよい。
【００１６】
イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備え、これらは主にアナログ回路で構成される。
【００１７】
画素アレイ２３は、イメージセンサ２０の撮像領域に設けられる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置されている。
【００１８】
そして、画素アレイ２３は、各画素の光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて、各画素内の電荷蓄積領域に蓄積する。また、各画素は、電荷蓄積領域が設けられる半導体層の表層に設けられるフローティングディフュージョン（以下、「ＦＤ」と記載する）と、ＦＤに隣設されて電荷蓄積領域の内部まで達するトレンチゲートとを備える。
【００１９】
そして、各画素は、トレンチゲートに電圧が印加される場合に、電荷蓄積領域からＦＤへ信号電荷を転送し、ＦＤに転送された信号電荷の電荷量に応じた電圧の信号を、撮像画像における各画素の輝度を示す画素信号として出力する。
【００２０】
本実施形態に係る固体撮像装置では、各画素に設けられるトレンチゲートの形状を改良することによって、電荷蓄積領域からＦＤまでの信号電荷の転送特性を向上させた。かかる各画素の構成については、後に図３〜図５を参照して詳述する。
【００２１】
タイミング制御部２５は、垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７およびラインメモリ２８に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の画素の中から信号電荷を読み出す画素を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２２】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各画素からＣＤＳ２６へ、各画素に蓄積された信号電荷に応じた画素信号を出力する。
【００２３】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における画素の行毎に信号処理回路２１へ出力する処理部である。
【００２４】
信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部であり、主にデジタル回路で構成される。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理などの信号処理を行う。
【００２５】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の画素が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各画素に蓄積された信号電荷に応じた画素信号を読み出すことによって撮像を行う。
【００２６】
次に、図３を参照して、実施形態に係るトレンチゲート３２の各画素における配置および形状について説明する。図３は、実施形態に係るトレンチゲート３２の説明図である。なお、図３には、１画素内に設けられる電荷蓄積領域３１、トレンチゲート３２、およびＦＤ３３を選択的に示している。電荷蓄積領域３１、トレンチゲート３２、およびＦＤ３３以外の構成要素を含め、１画素の詳細な構成については、図４および図５を参照して後述する。
【００２７】
また、図３では、便宜上、電荷蓄積領域３１、トレンチゲート３２、およびＦＤ３３の各表面を平面とし、各表面と隣り合う面との角部を直角として記載しているが、実物の表面は、完全な平面ではなく、角部も完全な直角ではなく多少の丸みを帯びている。
【００２８】
図３に示すように、各画素は、第１導電型（ここでは、Ｐ型とする）の半導体層の内部に、第２導電型（ここでは、Ｎ型とする）の電荷蓄積領域３１を備え、Ｐ型の半導体層の表層に第２導電型（ここでは、Ｎ型とする）のＦＤ３３を備える。また、各画素は、Ｐ型の半導体層の表層におけるＦＤ３３と隣り合う位置から電荷蓄積領域３１の内部まで達するトレンチゲート３２を備える。
【００２９】
Ｎ型の電荷蓄積領域３１は、Ｐ型の半導体層とのＰＮ接合によって光電変換素子となるフォトダイオードを形成し、受光面（ここでは、下面）側から入射する光を光量に応じた信号電荷に光電変換して蓄積する領域である。
【００３０】
トレンチゲート３２は、例えば、所定の電圧が印加される場合に、周面近傍に信号電荷の転送経路となるチャネルを形成することによって、電荷蓄積領域３１からＦＤ３３へ信号電荷を転送するゲートである。ＦＤ３３は、電荷蓄積領域３１から転送される信号電荷を保持する領域である。各画素は、ＦＤ３３に保持した信号電荷を増幅し、画素信号としてＣＤＳ２６（図２参照）へ出力する。
【００３１】
ここで、一般的なトレンチゲートは、Ｐ型の半導体層の面方向の断面が略正方形または円形の柱形状である。かかる形状のトレンチゲートは、電圧が印加される場合、側周面全体の電位が均等になり、側周面内に電位勾配が付き難い。
【００３２】
このため、かかる形状のトレンチゲートを備える画素では、トレンチゲートに電圧を印加しても、電荷蓄積領域とＦＤとの間に、信号電荷の転送経路であるチャネルが十分に形成されず、信号電荷の転送特性が劣化することがある。例えば、画素では、信号電荷の転送速度が低下したり、信号電荷がＦＤへ転送されずに電荷蓄積領域に残留したりすることがある。
【００３３】
そこで、実施形態に係るトレンチゲート３２は、図３に示すように、ＦＤ３３に面する側面４１の幅ｄ１と、この側面４１に対向する側面４２の幅ｄ１とが、他の側面４３，４４の幅ｄ２よりも大きい柱状とした。
【００３４】
なお、ここでの幅の方向は、例えば、トレンチゲート３２が形成される半導体層の表面から電荷蓄積領域３１へ向かうトレンチゲート３２の延伸方向を法線方向とする平面の面方向と平行な方向である。
【００３５】
これにより、トレンチゲート３２は、所定の電圧が印加される場合に、ＦＤ３３に面する側面４１の電位と、この側面４１に対向する側面４２の電位とが、他の側面４３，４４の電位よりも高くなる。
【００３６】
つまり、トレンチゲート３２は、４つの側面４１，４２，４３，４４のうち、面積が広い方の側面４１，４２の方が、面積の狭い側面４３，４４の方よりも電位が高くなる。これにより、トレンチゲート３２は、ＦＤ３３に面していない側面４３，４４側からＦＤ３３に面する側面４１側へむけて電位勾配を形成することができる。
【００３７】
したがって、トレンチゲート３２によれば、図３に太線矢印で示すように、電荷蓄積領域３１から、ＦＤ３３に面していない側面４３，４４側、ＦＤ３３に面する側面４１側を経由してＦＤ３３へ至る転送特性の高い信号電荷の転送経路を形成することができる。
【００３８】
このように、トレンチゲート３２を備える画素は、上記した一般的な形状をしたトレンチゲートを備える画素よりも、電荷転送効率の高いチャネルを形成することができるので、電荷蓄積領域３１からＦＤ３３までの信号電荷の転送特性を向上させることができる。
【００３９】
なお、トレンチゲート３２は、側面４１，４２の幅ｄ１と、側面４３，４４の幅ｄ２との差が大きいほど、電圧が印加される場合に、側面４１，４２と側面４３，４４との電位差が大きくなるので、信号電荷の転送特性を向上させることができる。
【００４０】
次に、かかる各画素の全体構成について、図４および図５を参照して説明する。図４は、実施形態に係る画素の模式的な断面を示す説明図である。また、図５は、図４におけるＡ−Ａ´線による画素の模式的な断面を示す説明図である。
【００４１】
図４に示すように、画素アレイ２３に設けられる各画素は、光が入射する下側にマイクロレンズ５１を備え、マイクロレンズ５１上に、順次積層されるカラーフィルタ５２、反射防止膜５３、Ｐ型の半導体層５４、多層配線層５６、および支持基板５９を備える。
【００４２】
マイクロレンズ５１は、受光面となる下面から入射する光を集光する平凸レンズである。カラーフィルタ５２は、例えば、赤色、緑色、および青色のうち、いずれか一色の光を選択的に透過させるフィルタである。
【００４３】
各画素には、赤色、緑色、および青色のうち、いずれか一色のカラーフィルタ５２が設けられる。３色のカラーフィルタ５２は、例えば、ベイヤ配列される。反射防止膜５３は、例えば、窒化シリコンによって形成され、マイクロレンズ５１およびカラーフィルタ５２を介して入射する光の反射を防止する。
【００４４】
Ｐ型の半導体層５４は、例えば、ボロン等のＰ型の不純物がドープされたシリコンの層である。かかるＰ型の半導体層５４は、内部にＮ型の電荷蓄積領域３１を備え、表層にＮ型のＦＤ３３を備える。これら電荷蓄積領域３１およびＦＤ３３は、例えば、リン等のＮ型の不純物がドープされたシリコンの領域である。
【００４５】
さらに、Ｐ型の半導体層５４は、各画素を電気的に分離する画素分離領域５５を備える。画素分離領域５５は、例えば、Ｐ型の半導体層５４の表裏を貫通するＤＴＩ（Deep  Trench  Isolation）であり、酸化シリコンによって形成される。
【００４６】
なお、画素分離領域５５は、ＤＴＩに限定されるものではなく、ボロン等のＰ型の不純物がＰ型の半導体層５４よりも高濃度にドープされた半導体領域であってもよく、Ｐ型の不純物がドープされた半導体領域とＤＴＩとを組み合わせたものであってもよい。かかる画素分離領域５５は、例えば、図５に示すように、Ｐ型の半導体層５４を画素毎に区画する井桁状に設けられる。
【００４７】
また、図４に示すように、各画素は、ＦＤ３３に隣り合う位置に、Ｐ型の半導体層５４上から電荷蓄積領域３１の内部まで達するトレンチゲート３２を備える。トレンチゲート３２は、例えば、ポリシリコンによって形成される。トレンチゲート３２とＰ型の半導体層５４および電荷蓄積領域３１との界面には、ゲート絶縁膜３４が設けられる。ゲート絶縁膜３４は、例えば、酸化シリコン膜である。
【００４８】
多層配線層５６は、層間絶縁膜５７と、層間絶縁膜５７の内部に設けられる多層配線５８とを備える。層間絶縁膜５７は、例えば、ＴＥＯＳ（テトラエトキシシラン）膜である。多層配線５８は、例えば、銅配線である。支持基板５９は、例えば、シリコン基板であり、Ｐ型の半導体層５４を薄化して画素の受光面を形成する場合に、支持される部分となる。
【００４９】
各画素は、マイクロレンズ５１から入射する光を、Ｐ型の半導体層５４とＮ型の電荷蓄積領域３１との界面で受光量に応じた信号電荷に光電変換して電荷蓄積領域３１に蓄積する。そして、各画素は、トレンチゲート３２に所定の電圧が印加されると、図４に太線矢印で示す経路を介して、電荷蓄積領域３１からＦＤ３３へ信号電荷を転送する。
【００５０】
ここで、図５に示すように、トレンチゲート３２の断面は、ＦＤ３３と対向する側が長辺となり、ＦＤ３３と対向しない側が短辺となる長方形状である。これにより、各画素では、トレンチゲート３２に所定の電圧が印加されると、図５に示す断面視短辺側の側面から断面視長辺側の側面へ向けた電位勾配が形成される。
【００５１】
したがって、各画素は、図５に太線矢印で示すように、断面視短辺側の両側面の外側からトレンチゲート３２を巻き込んでＦＤ３３へ向かう信号電荷の転送経路が形成されやすくなるので、信号電荷の転送特性を向上させることができる。
【００５２】
次に、図６〜図８を参照して、実施形態に係る固体撮像装置１４の製造方法について説明する。図６〜図８は、実施形態に係る固体撮像装置１４の製造工程を示す断面視による説明図である。
【００５３】
なお、実施形態に係る固体撮像装置１４の製造工程のなかで、各画素部分の製造工程以外は、一般的な固体撮像装置の製造工程と同様である。このため、ここでは、図４に示す一画素部分の製造工程について説明し、その他の工程については、その説明を省略する。また、以下の説明では、図４に示す構成要素と同一の構成要素については、図４に示す符号と同一の符号を付することにより、その説明を省略する。
【００５４】
画素アレイ２３を製造する場合には、まず、図６に（a）で示すように、ノンドープのシリコン層６０上に、Ｐ型の半導体層５４を形成する。ここでは、例えば、シリコン基板の表面からシリコン基板の内部へボロンをイオン注入してアニール処理を行うことによって、シリコン基板の表面から、後に画素を形成する所定の深さ位置まで達するＰ型の半導体層５４を形成する。
【００５５】
続いて、Ｐ型の半導体層５４における後に各画素を形成する領域を分離する位置に対して、例えば、ＲＩＥ（Reactive  Ion  Etching）を行うことによって、平面視格子状のトレンチ６１を形成する。その後、図６に（ｂ）で示すように、例えば、ＣＶＤ（Chemical  Vapor  Deposition）によって、トレンチ６１内に酸化シリコンを堆積させて画素分離領域５５を形成する。
【００５６】
その後、図６に（ｃ）で示すように、画素分離領域５５によって分離されたＰ型の半導体層５４の内部に、Ｎ型の電荷蓄積領域３１を形成する。ここでは、Ｐ型の半導体層５４の表面から内部へリンをイオン注入し、アニール処理を行うことにより、電荷蓄積領域３１を形成する。
【００５７】
続いて、図７に（ａ）で示すように、Ｐ型の半導体層５４におけるトレンチゲート３２（図４および図５参照）の形成位置の表面に対して、例えば、ＲＩＥを行うことによって、Ｐ型の半導体層５４の表面から電荷蓄積領域３１の内部まで達する平面視長方形状の開口６２を形成する。
【００５８】
このとき、開口６２の４つの内側面のうち、後に形成するＦＤ３３に面する側の内側面の幅と、この内側面に対向する側の内側面の幅とが、残る２つの内側面の幅よりも大きい開口６２を形成する。
【００５９】
その後、図７に（ｂ）で示すように、開口６２の内周面と、Ｐ型の半導体層５４、および画素分離領域５５の上面とに、ゲート絶縁膜３４を形成する。ここでは、例えば、熱酸化によってゲート絶縁膜３４を形成する。なお、ゲート絶縁膜３４の形成は、ＣＶＤによって行ってもよい。
【００６０】
続いて、図７に（ｃ）で示すように、ゲート絶縁膜３４上に、例えば、ＣＶＤによってポリシリコンを堆積させて開口６２をポリシリコンによって埋めた後、不要な部分のポリシリコンおよびゲート絶縁膜３４を除去して、トレンチゲート３２を形成する。
【００６１】
その後、Ｐ型の半導体層５４の表層で、トレンチゲート３２の４側面のうち、幅が大きな方の側面と隣接する位置に、リンをイオン注入してアニール処理を行うことにより、Ｎ型のＦＤ３３を形成する。ここでは、トレンチゲート３２の幅が広い方の２側面のうち、画素分離領域５５に近い方の側面と隣接する位置（図５参照）にＦＤ３３を形成する。
【００６２】
続いて、図８に（ａ）に示すように、Ｐ型の半導体層５４上に多層配線層５６を形成する。ここでは、例えば、層間絶縁膜５７を形成し、層間絶縁膜５７に多層配線５８用の溝をパターニングし、溝の内部に銅を埋め込む一連の工程を繰り返すことによって、多層配線層５６を形成する。
【００６３】
その後、図８に（ｂ）で示すように、多層配線層５６上に、支持基板５９を貼合する。そして、支持基板５９を支持し、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）によって、ノンドープのシリコン層６０を裏面から研削および研磨することにより、Ｐ型の半導体層５４および画素分離領域５５の裏面を露出させて画素の受光面を形成する。
【００６４】
続いて、図８に（ｃ）で示すように、画素の受光面に反射防止膜５３およびカラーフィルタ５２を順次形成する。ここでは、画素の受光面（ここでは、下面）に、例えば、ＣＶＤによって窒化シリコンを堆積させることによって反射防止膜５３を形成し、反射防止膜５３の受光面に、赤色、緑色、青色のカラーレジストを順次成膜することにより、カラーフィルタ５２を形成する。最後に、カラーフィルタ５２の受光面にマイクロレンズ５１を形成して、図４に示す画素が完成する。
【００６５】
上述したように、実施形態に係る固体撮像装置の各画素は、半導体層の内部に入射光を光電変換して蓄積する電荷蓄積領域を備え、半導体層の表層にＦＤを備える。さらに、各画素は、ＦＤに隣接する位置から電荷蓄積領域の内部まで達するトレンチゲートを備える。そして、トレンチゲートは、ＦＤに面する側面の幅と、この側面に対向する側面の幅が、他の側面の幅よりも大きい。
【００６６】
これにより、各画素は、トレンチゲートに電圧が印加される場合に、電荷蓄積領域から転送ゲートの側周面を経由してＦＤへ向かう信号電荷の転送経路ができやすくなる。したがって、各画素は、電荷蓄積領域からＦＤまでの信号電荷の転送速度を高めると共に、信号電荷の転送漏れを抑制することによって、信号電荷の転送効率を向上させることができる。
【００６７】
なお、実施形態に係るトレンチゲート３２の形状は、上述した形状に限定されるものではない。以下、図９および図１０を参照して、実施形態に係るトレンチゲートの変形例１、２について説明する。図９は、実施形態の変形例１に係るトレンチゲート３２ａの説明図であり、図１０は、実施形態の変形例２に係るトレンチゲート３２ｂの説明図である。
【００６８】
なお、ここでは、図９および図１０に示す構成要素のうち、図３に示す構成要素と同様の構成要素については、図３に示す符号と同一の符号を付することにより、その説明を省略する。
【００６９】
図９に示すように、変形例１に係るトレンチゲート３２ａは、ＦＤ３３に面する側面４１ａの幅と、この側面４１ａと対向する側面４２ａの幅とが、Ｐ型の半導体層５４の深層へ向かうにつれて小さくなる。また、トレンチゲート３２ａは、ＦＤ３３に対向しない２つの側面４３ａ，４４ａも、Ｐ型の半導体層５４の深層へ向かうにつれて幅が小さくなる。
【００７０】
これにより、トレンチゲート３２ａは、電圧が印加されると、Ｐ型の半導体層５４における深層部側表面の電位が表層部側表面の電位よりも高くなる電位勾配ができ、側面の周りに電荷蓄積領域３１からＦＤ３３へ向かう信号電荷の転送経路が形成されやすくなる。
【００７１】
しかも、トレンチゲート３２ａは、図３に示すトレンチゲート３２と同様に、ＦＤ３３に面する側面４１ａの幅と、この側面４１ａと対向する側面４２ａの幅とが、他の側面４３ａ，４４ａの幅より大きい。したがって、トレンチゲート３２ａによれば、信号電荷の転送特性をさらに向上させることができる。
【００７２】
なお、ここでは、トレンチゲート３２ａの４つの側面４１ａ，４２ａ，４３ａ，４４ａが、Ｐ型の半導体層５４の深層へ向かうにつれて小さくなる場合について説明したが、トレンチゲート３２ａの側面形状は、これに限定されるものではない。
【００７３】
例えば、トレンチゲート３２ａは、ＦＤ３３に対向する２つの側面４１ａ，４２ａ、またはＦＤ３３に対向しない２つの側面４３ａ，４４ａが、Ｐ型の半導体層５４の深層へ向かうにつれて小さくなる形状であってもよい。かかる形状によっても、トレンチゲート３２ａは、側面の周りに電荷蓄積領域３１からＦＤ３３へ向かう信号電荷の転送経路が形成されやすくなるので、信号電荷の転送効率を向上させることができる。
【００７４】
また、図１０に示すように、変形例２に係るトレンチゲート３２ｂは、Ｐ型の半導体層５４における面方向の断面形状が楕円形である点が、変形例１のトレンチゲート３２ａとは異なる。かかるトレンチゲート３２ｂは、ＦＤ３３に面する側面４１ｂの幅と、この側面４１ｂと対向する側面４２ｂの幅とが、他の側面４３ｂ，４４ｂの幅より大きい。
【００７５】
つまり、トレンチゲート３２ｂは、側面のうち、比較的湾曲の緩い側の側面をＦＤ３３に面するように配置される。また、トレンチゲート３２ｂは、Ｐ型の半導体層５４の深層へ向かうにつれて先細りとなるテーパー形状である。
【００７６】
これにより、トレンチゲート３２ｂは、電圧が印加される場合、側面に変形例１と略同様の電位勾配ができるので、電荷蓄積領域３１からＦＤ３３へ向かう電荷の転送経路が形成されやすくなり、信号電荷の転送特性を向上させることができる。
【００７７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７８】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３  画素アレイ、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ３２，３２ａ，３２ｂ  トレンチゲート、  ３４  ゲート絶縁膜、  ５１  マイクロレンズ、  ５２  カラーフィルタ、  ５３  反射防止膜、  ５４  Ｐ型の半導体層、  ５５  画素分離領域、  ５６  多層配線層、  ５７  層間絶縁膜、  ５８  多層配線、  ５９  支持基板、  ６０  シリコン層、  ６１  トレンチ、  ６２  開口。
【図１】
2019117931.tif 000003
【図２】
2019117931.tif 000004
【図３】
2019117931.tif 000005
【図４】
2019117931.tif 000006
【図５】
2019117931.tif 000007
【図６】
2019117931.tif 000008
【図７】
2019117931.tif 000009
【図８】
2019117931.tif 000010
【図９】
2019117931.tif 000011
【図１０】
2019117931.tif 000012
【手続補正書】
【提出日】平成31年3月18日(2019.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層に設けられ、入射した光により光電変換された信号電荷を蓄積する電荷蓄積領域と、
前記半導体層の表層に設けられるフローティングディフュージョンと、
前記フローティングディフュージョンに隣設され、前記半導体層の表面から前記電荷蓄積領域まで達し、前記フローティングディフュージョンに面する側面の幅および当該側面と対向する側面の幅が、他の側面の幅よりも大きい柱状のトレンチゲートと
を備え、
前記トレンチゲートは、
前記フローティングディフュージョンに面する側面の幅および当該側面と対向する側面の幅が前記半導体層の深層へ向かうにつれて小さくなる
ことを特徴とする固体撮像装置。
【請求項２】
前記トレンチゲートは、
前記フローティングディフュージョンに面する側面の面積および当該側面と対向する側面の面積が、前記他の側面の面積よりも大きい
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記トレンチゲートは、
前記半導体層の面方向の断面が略矩形状である
ことを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項４】
前記トレンチゲートは、
前記半導体層の面方向の断面が楕円状である
ことを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項５】
前記トレンチゲートは、
前記フローティングディフュージョンに面する側面の幅および当該側面と対向する側面並びに前記他の側面の幅が、前記半導体層の深層へ向かうにつれて小さくなる
ことを特徴とする請求項１〜４のいずれか一つに記載の固体撮像装置。
【請求項６】
第１導電型の半導体層の内部に第２導電型の電荷蓄積領域を形成することと、
前記半導体層の表面から前記電荷蓄積領域まで達し、一方の側面の幅および当該側面と対向する側面の幅が、他の側面の幅よりも大きく、前記一方の側面の幅および当該側面と対向する側面の幅が前記半導体層の深層へ向かうにつれて小さくなるトレンチを形成することと、
前記トレンチの内周面にゲート絶縁膜を形成することと、
前記ゲート絶縁膜が内周面に形成された前記トレンチを導電性部材によって埋めてトレンチゲートを形成することと、
前記半導体層の表層における前記トレンチゲートの前記一方の側面側に隣接する位置に、第２導電型のフローティングディフュージョンを形成することと
を含むことを特徴とする固体撮像装置の製造方法。 
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、電荷蓄積領域と、フローティングディフュージョンと、柱状のトレンチゲートとを備える。電荷蓄積領域は、半導体層に設けられ、入射した光により光電変換された信号電荷を蓄積する。フローティングディフュージョンは、前記半導体層の表層に設けられる。柱状のトレンチゲートは、前記フローティングディフュージョンに隣設され、前記半導体層の表面から前記電荷蓄積領域まで達し、前記フローティングディフュージョンに面する側面の幅および当該側面と対向する側面の幅が、他の側面の幅よりも大きく、前記フローティングディフュージョンに面する側面の幅および当該側面と対向する側面の幅が前記半導体層の深層へ向かうにつれて小さくなる。