(57)【要約】【課題】簡易なデジタル演算処理で高精度に漏電電流を検出することができる直流漏電検出器を提供する。【解決手段】直流漏電検出器１は、零相変流器１０と漏電電流検出回路２０とを備える。漏電電流検出回路２０は、零相変流器１０の駆動電圧ＶＳ、起電力ＶＬ、飽和検出レベルＶsat+及びＶsat-とすると、ＶＳが−から＋に変化してからＶＬがＶsat+を下回るまでの時間Ｔsat+及びＶＳが＋から−に変化してからＶＬがＶsat-を上回るまでの時間Ｔsat-を計測する。Ｔsat+とＴsat-は直流電流に応じて一定値となるため、計測したＴsat+とＴsat-から漏電電流を推定することができる。【選択図】図１
2019027987.tif 000002
【特許請求の範囲】
【請求項１】
直流電路の漏電を検出する直流漏電検出器であって、
前記直流電路に接続する往復直流線を貫通せしめた貫通型の直流零相変流器と、
前記直流電路に流れる漏電電流を検出する漏電電流検出回路と、
を有し、
前記漏電電流検出回路は、正弦波交流電圧で駆動した前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測するとともに、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出することを特徴とする、直流漏電検出器。
【請求項２】
前記起電力の飽和検出レベルを設定する飽和検出レベル設定回路を更に有し、
前記漏電電流検出回路は、前記駆動電圧が−から＋に変わってから前記起電力が＋側の前記飽和検出レベルを下回るまでの時間、又は前記駆動電圧が＋から−に変わってから前記起電力が−側の前記飽和検出レベルを上回るまでの時間を計測し、該時間に基づき前記漏電電流を検出することを特徴とする、請求項１に記載の直流漏電検出器。
【請求項３】
さらに記憶装置を有し、前記漏電電流検出装置は、前記計測した時間を、前記記憶装置に予め記憶した閾値と比較することにより漏電電流を検出することを特徴とする請求項２に記載の直流漏電検出器。
【請求項４】
さらに記憶装置を有し、前記漏電電流検出装置は、前記計測した時間から、前記記憶装置に予め記憶した計測時間と直流電流値との関係を示すルックアップテーブルを参照することにより漏電電流値を推定することを特徴とする請求項２に記載の直流漏電検出器。
【請求項５】
直流電路に接続する往復直流線を貫通せしめた貫通型の直流零相変流器を用い、前記直流電路に流れる漏電電流を検出する直流漏電検出方法であって、
正弦波交流電圧を駆動電圧とし、前記直流零相変流器を前記駆動電圧で駆動するステップと、
前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測し、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出するステップと、
を備えることを特徴とする直流漏電検出方法。
【請求項６】
前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測し、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出するステップにおいて、
前記起電力の飽和検出レベルを設定するステップと、
前記駆動電圧が−から＋に変わってから前記起電力が＋側の前記飽和検出レベルを下回るまでの時間、または前記駆動電圧が＋から−に変わってから前記起電力が−側の前記飽和検出レベルを上回るまでの時間を計測するステップと、
前記計測した時間に基づき前記漏電電流を検出するステップと、
を含むことを特徴とする請求項５に記載の直流漏電検出方法。
【請求項７】
前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測し、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出するステップにおいて、
前記計測した時間を、記憶装置に予め記憶した閾値と比較することにより漏電電流を検出することを特徴とする請求項６に記載の直流漏電検出方法。
【請求項８】
前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測し、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出するステップにおいて、
前記計測した時間から、記憶装置に予め記憶した計測時間と直流電流値との関係を示すルックアップテーブルを参照することにより漏電電流値を推定することを特徴とする請求項６に記載の直流漏電検出方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は直流電路に発生した漏電を検出する直流漏電検出器及び直流漏電検出方法に関する。詳しくは、簡易なデジタル演算処理で漏電電流を高い精度で検出することができる直流漏電検出器及び直流漏電検出方法に関するものである。
【背景技術】
【０００２】
太陽光パネルや蓄電池等の直流電流を送電する配線が工場や一般家庭に敷設されており、これらの直流電路が漏電したことを検出する直流漏電検出器の一つとして、直流零相変流器を利用したものが知られている（例えば、特許文献１参照）。かかる直流零相変流器は、磁性体からなる中空のコアに巻線を巻回し中空部に往復直流線を貫通せしめたものであり、往復直流線を流れる夫々の直流電流の和は接続する直流電路に漏電がなければ０であり、漏電があれば漏電電流となることを利用して漏電の検出を行うものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１１０９２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術では、偶数次の高周波成分を励磁電圧から抽出するためのバンドパスフィルタやバンドパスフィルタの出力電圧を全波整流するための全波整流回路等のアナログ回路を必要とするため、構成が複雑であり、回路素子変動による特性変化が生じやすく、調整も困難であるという問題があった。
【０００５】
本発明は上記従来技術の有する問題点に鑑みなされたものであり、その目的とするところは、簡易なデジタル演算処理で高精度に漏電電流を検出することができる直流漏電検出器を提供することにある。
【課題を解決するための手段】
【０００６】
前記した課題を解決するためなされた本発明に係る直流漏電検出器は、直流電路の漏電を検出する直流漏電検出器であって、前記直流電路に接続する往復直流線を貫通せしめた貫通型の直流零相変流器と、前記直流電路に流れる漏電電流を検出する漏電電流検出回路と、を有し、前記漏電電流検出回路は、正弦波交流電圧で駆動した前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測するとともに、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出することに特徴を有する。
尚、前記起電力の飽和検出レベルを設定する飽和検出レベル設定回路を更に有し、前記漏電電流検出回路は、前記駆動電圧が−から＋に変わってから前記起電力が＋側の前記飽和検出レベルを下回るまでの時間、又は前記駆動電圧が＋から−に変わってから前記起電力が−側の前記飽和検出レベルを上回るまでの時間を計測し、該時間に基づき前記漏電電流を検出することが望ましい。
さらに記憶装置を有し、前記漏電電流検出装置は、前記計測した時間を、前記記憶装置に予め記憶した閾値と比較することにより漏電電流を検出することが望ましい。
さらに記憶装置を有し、前記漏電電流検出装置は、前記計測した時間から、前記記憶装置に予め記憶した計測時間と直流電流値との関係を示すルックアップテーブルを参照することにより漏電電流値を推定することが望ましい。
【０００７】
このような構成によれば、正弦波交流電圧で駆動してコアを飽和させる零相変流器において、起電力の波形から計測した飽和に達する時間に基づき往復直流線に流れる漏電電流を検出する構成としたため、簡易なデジタル演算処理で高精度に漏電電流を検出することができる。また、デジタル演算処理にて漏電電流を検出できるので、従来のアナログ回路と比べて、構成が簡便であり、回路素子変動による特性変化がなく、調整も極めて容易とすることができる。
【０００８】
また、前記した課題を解決するためになされた本発明に係る直流漏電検出方法は、直流電路に接続する往復直流線を貫通せしめた貫通型の直流零相変流器を用い、前記直流電路に流れる漏電電流を検出する直流漏電検出方法であって、正弦波交流電圧を駆動電圧とし、前記直流零相変流器を前記駆動電圧で駆動するステップと、前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測し、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出するステップと、を備えることに特徴を有する。
尚、前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測し、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出するステップにおいて、前記起電力の飽和検出レベルを設定するステップと、前記駆動電圧が−から＋に変わってから前記起電力が＋側の前記飽和検出レベルを下回るまでの時間、または前記駆動電圧が＋から−に変わってから前記起電力が−側の前記飽和検出レベルを上回るまでの時間を計測するステップと、前記計測した時間に基づき前記漏電電流を検出するステップと、を含むことが望ましい。
また、前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測し、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出するステップにおいて、前記計測した時間を、記憶装置に予め記憶した閾値と比較することにより漏電電流を検出することが望ましい。
また、前記直流零相変流器の起電力の波形からコアが飽和に達する時間を計測し、該計測した時間に基づき前記往復直流線に流れる漏電電流を検出するステップにおいて、前記計測した時間から、記憶装置に予め記憶した計測時間と直流電流値との関係を示すルックアップテーブルを参照することにより漏電電流値を推定することが望ましい。
【０００９】
このような方法によれば、正弦波交流電圧で駆動してコアを飽和させる零相変流器において、起電力の波形から計測した飽和に達する時間に基づき往復直流線に流れる漏電電流を検出するため、簡易なデジタル演算処理で高精度に漏電電流を検出することができる。また、デジタル演算処理にて漏電電流を検出できるので、従来のアナログ回路と比べて、構成が簡便であり、回路素子変動による特性変化がなく、調整も極めて容易とすることができる。
【発明の効果】
【００１０】
本発明の直流漏電検出器によれば、正弦波交流電圧で駆動してコアを飽和した直流零相変流器の起電力の波形の変化により貫通した往復直流線に流れる漏電電流を検出するので、簡易なデジタル演算処理で高精度に漏電電流を検出することができる。また、デジタル演算処理にて漏電電流を検出できるので、従来のアナログ回路と比べて、構成が簡便であり、回路素子変動による特性変化がなく、調整も極めて容易である。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施形態に係る直流漏電検出器の全体構成を示す概略ブロック図である。
【図２】図２は、駆動信号発生回路の内部構成を示すブロック図である。
【図３】図３は、駆動信号発生回路内で処理する各信号の波形である。
【図４】図４は、飽和検出レベル発生回路の構成を示すブロック図である。
【図５】図５（ａ）は、零相変流器のコアの磁界と磁束密度の変化（曲線）を示すグラフであり、図５（ｂ）は、駆動電圧と、零相変流器の巻線における起電力、駆動電流の変化を示すグラフである。
【図６】図６（ａ）、（ｂ）は、直流電流印加によるＶsatレベル決定方法を説明するための波形図である。
【図７】図７（ａ）〜（ｅ）は、直流漏電検出器内の各種信号のタイミングの関係を示す波形図である。
【図８】図８（ａ）は、漏電検出電流を印加しない場合の起電力の変化例を示す波形であり  図８（ｂ）は、漏電検出電流を＋側に印加した場合の起電力の変化例を示す波形であり、図８（ｃ）は、漏電検出電流を−側に印加した場合の起電力の変化例を示す波形である。
【図９】図９（ａ）、（ｂ）は、本発明の直流漏電電流検出方法の一形態の流れを示すフローである。
【図１０】図１０は、本発明の直流漏電電流検出方法の他の形態の準備工程の流れを示すフローである。
【図１１】図１１（ａ）は、Ｔsat+(0)〜Ｔsat+(n)をＸ軸、印加電流０及びＩ１〜ＩｎをＹ軸とした折れ線近似グラフであり、図１１（ｂ）は、Ｔsat-(0)〜Ｔsat-(n)をＸ軸、印加電流０及びＩ１〜ＩｎをＹ軸とした折れ線近似グラフである。
【図１２】図１２は、本発明の直流漏電電流検出方法の他の形態の運用時の流れを示すフローである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は、本発明の実施形態に係る直流漏電検出器の全体構成を示す概略ブロック図である。図１に示すように、本実施形態に係る直流漏電検出器１は、零相変流器１０と漏電電流検出回路２０とを備えてなる。
【００１３】
零相変流器１０は、磁性体からなる中空状のコア１１と、コア１１に巻回された巻線１２とを有するトロイダルコイルからなり、中空部には検出対象の直流電路に接続する往復直流線１３Ａ（＋側とする）及び１３Ｂ（−側とする）が貫通されている。
【００１４】
漏電電流検出回路２０は、コンピュータである制御ＩＣ２１と、前記制御ＩＣ２１に接続された駆動信号発生回路２２及び飽和検出レベル発生回路２３を有する。また、漏電電流検出回路２０は、前記零相変流器１０からの起電力ＶＬが入力されるノイズ除去フィルタ２４と、前記制御ＩＣ２１に比較演算結果を出力するコンパレータ２５ａ及び２５ｂと、前記ノイズ除去フィルタ２４から入力された起電力ＶＬの値を前記制御ＩＣ２１に出力するＶＬ監視入力アンプ２６とを有する。
【００１５】
前記制御ＩＣ２１は、演算器であるＣＰＵ３０と、記憶装置であるＲＯＭ３１（不揮発性メモリ）、ＲＡＭ３２（揮発性メモリ）と、駆動波形を生成するための同期信号を生成する同期信号生成タイマ３３とを有する。さらに制御ＩＣ２１は、デジタル／アナログ変換器であるＤ／Ａコンバータ３４、３５と、アナログ／デジタル変換器であるＡ／Ｄコンバータ３６と、時間計測を行うための時間計測タイマ３７とを有する。
【００１６】
前記ＲＯＭ３１には、ＣＰＵ３０の制御により出力される各種設定信号を生成するためのプログラム、漏電検出を判定するためのプログラム、及びその演算に用いるデータ等が記憶される。
即ち、ＣＰＵ３０がＲＯＭ３１に記憶されたコンピュータプログラムをＲＡＭ３２に読み出し実行することにより所定の動作を行う。
例えば、ＣＰＵ３０は、制御ＩＣ２１に内蔵された時間計測タイマ３７を使用して後述するＴsat+及びＴsat-を計測して漏電電流を求め、検出対象の直流電路の漏電の有無を判断する処理を行う。
【００１７】
また、前記ＣＰＵ３０は、前記コンピュータプログラムが実行されることにより、零相変流器１０を交流電源駆動するための正弦波を発生させる基準信号を出力する。具体的には、同期信号生成タイマ３３から駆動波形同期信号を前記駆動信号発生回路２２に出力させ、Ｄ／Ａコンバータ３４から駆動波形生成信号を前記駆動信号発生回路２２に出力させる。
【００１８】
ここで、前記駆動波同期信号及び駆動波形生成信号が入力される前記駆動信号発生回路２２の動作について説明する。図２は、駆動信号発生回路２２の内部構成を示すブロック図であり、図３は、駆動信号発生回路２２内で処理される各信号の波形である。
図２に示すように駆動信号発生回路２２は、駆動波形同期信号をコントロール信号として出力信号を切り替えるアナログスイッチ４１と、前記駆動波形同期信号に基づき、入力を反転または非反転して増幅出力するオペアンプ（ＯＰアンプ）４２と、オペアンプ４２の出力波形を平滑化する波形平滑フィルタ４３と、波形平滑フィルタ４３の出力を増幅する駆動アンプ４４とを有する。
【００１９】
前記アナログスイッチ４１は、駆動波形同期信号Ｃ（図３（ｂ）参照）がレベル０のときに、レベル０信号をオペアンプ４２の非反転入力端子に入力し、駆動波形同期信号Ｃがレベル１のときに、駆動波形生成信号（図３（ａ）参照）をオペアンプ４２の非反転入力端子に入力する。尚、駆動波形生成信号は、図３（ａ）に示すように、半サイクル分の連続した階段状波形である。
【００２０】
オペアンプ４２の反転入力端子には、駆動波形生成信号（図３（ａ）参照）が入力され、オペアンプ４２は、駆動波形同期信号Ｃがレベル０のときに、前記駆動波形生成信号を反転し増幅出力する。一方、オペアンプ４２は、駆動波形同期信号Ｃがレベル１のときに、駆動波形生成信号を非反転の状態で増幅出力する。その結果、オペアンプ４２の出力は、図３（ｃ）のように階段状の正弦波となる。
【００２１】
前記階段状の正弦波は、波形平滑フィルタ４３において平滑化され、駆動アンプ４４により増幅されて駆動波形（ＶＳ）として出力される（図３（ｄ）参照）。図３に示すように駆動波形出力（ＶＳ）は、駆動波形同期信号の立ち上がりで−から＋に変化し、駆動波形同期信号の立ち下がりで＋から−に変化する。
前記駆動アンプ４４から出力された駆動波形（ＶＳ）は、図１に示すように抵抗Ｒｓを介して零相変流器１０に駆動電圧Ｖｓとして印加される。
【００２２】
また、前記ＣＰＵ３０は、前記コンピュータプログラムが実行されることにより、漏電検出に用いるための飽和検出レベル設定信号（Ｖsat）をＤ／Ａコンバータ３５から出力させる。Ｄ／Ａコンバータ３５から出力された飽和検出レベル設定信号（Ｖsat）は、飽和検出レベル発生回路２３に入力され、飽和検出レベル発生回路２３において、＋側の検出レベルである＋Ｖsatと、−側の検出レベルである−Ｖsatとが生成されるようになっている。
【００２３】
より具体的に説明すると、図４は、飽和検出レベル発生回路２３の構成を示すブロック図である。図４に示すように飽和検出レベル発生回路２３は、入力された飽和検出レベル設定信号（Ｖsat）を増幅出力するオペアンプ５１と、入力された飽和検出レベル設定信号（Ｖsat）を反転出力するオペアンプ５２とを有する。即ち、飽和検出レベル発生回路２４は、＋側における飽和検出レベル（＋Ｖsat）と、−側における飽和検出レベル（−Ｖsat）とを出力する。
【００２４】
ここで、本実施の形態において用いる「飽和」の定義について説明する。図５（ａ）は、零相変流器１０のコア１１の磁界Ｈと磁束密度Ｂの変化（磁気ヒステリシス曲線）を示すグラフであり、図５（ｂ）は、駆動電圧ＶＳと、零相変流器１０の巻線１２における起電力ＶＬ、駆動電流ＩＬの変化を示すグラフである。
コイルの駆動電圧ＶＳは、零相変流器１０のコア１１を飽和させるまで駆動する。このとき、零相変流器１０のコア１１における磁界Ｈと磁束密度Ｂの変化曲線は、図５（ａ）の通りである。
【００２５】
即ち、図５（ａ）に示すように、磁界Ｈを＋方向に増加させると、磁束密度Ｂは、ａ点からｂ点まで緩やかに増加した後、ｂ点からｃ点まで急激に増加する。そして、ｃ点から再び緩やかにｄ点まで磁界が増加する。ｄ点において、「＋側にコア１１の磁束密度Ｂは飽和している」という。図示するようにｃ点からｄ点の期間は、＋側にコア１１（の磁束密度Ｂ）は、略飽和している状態と言える。
一方、磁界Ｈを−方向に減少させると、磁束密度Ｂは、ｄ点からｅ点まで緩やかに減少した後、ｅ点からｆ点まで急激に減少する。そして、ｆ点から再び緩やかにａ点まで磁界が減少する。ａ点において、「−側にコア１１の磁束密度Ｂは飽和している」という。図示するようにｆ点からａ点の期間は、−側にコア１１（の磁束密度Ｂ）は、略飽和している状態と言える。
【００２６】
上記のようにａ点からｄ点、更にｄ点からａ点まで磁界Ｈと磁束密度Ｂとが変化するとき、零相変流器１０の巻線１２における起電力ＶＬと駆動電流ＩＬは、図５（ｂ）に示す通りとなる。
即ち、磁界Ｈと磁束密度Ｂとの関係がａ点からｂ点に変化するとき、起電力ＶＬは＋側において０Ｖから緩やかに増加し、駆動電流ＩＬは急激に増加する。
磁界Ｈと磁束密度Ｂとの関係がｂ点からｃ点に変化するとき、起電力ＶＬは＋側において急激に増加し、駆動電流ＩＬは緩やかに増加する。
さらに磁界Ｈと磁束密度Ｂとの関係がｃ点からｄ点に変化するとき、起電力ＶＬは＋側において急激に減少し、駆動電流ＩＬは急激に増加する。
そして、起電力ＶＬが０Ｖになるとき（ｄ点）、駆動電流ＩＬが＋側の最大値となる。このとき、コア１１が＋側に完全に飽和している状態である。
【００２７】
また、磁界Ｈと磁束密度Ｂの関係がｄ点からｅ点に変化するとき、起電力ＶＬは−側において０Ｖから緩やかに減少し、駆動電流ＩＬは急激に減少する。
磁界Ｈと磁束密度Ｂの関係がｅ点からｆ点に変化するとき、起電力ＶＬは−側において急激に減少し、駆動電流ＩＬは緩やかに減少する。
そして、磁界Ｈと磁束密度Ｂの関係がｆ点からａ点に変化するとき、起電力ＶＬは−側において急激に増加し、駆動電流ＩＬは急激に減少する。
そして、起電力ＶＬが０Ｖになるとき（ａ点）、駆動電流ＩＬが−側の最小値となる。このとき、コア１１が−側に完全に飽和している状態である。
【００２８】
図５（ａ）に示したように、＋側ではｃ点からｄ点の期間はコア１１が略飽和した状態であり、−側ではｆ点からａ点の期間はコア１１が略飽和した状態である。
したがって、飽和状態を示す飽和検出レベル設定信号Ｖsatの値を決める場合には、前記ｃ点からｄ点、またはｆ点からａ点の期間における起電力ＶＬの範囲から決めればよい。しかしながら、ｄ点またはａ点に近づく、即ち起電力ＶＬが０Ｖに近づくほど、略完全な飽和状態となるため、０Ｖ付近の所定値をＶsatとすることが望ましい。
そのように決定されたＶsatであれば、所定のタイミング期間において、起電力ＶＬの絶対値がＶsat以下になった場合には、必ず磁束密度がｄ点に近い点、或いはａ点に近い点にある、即ち、略完全に飽和している状態と推定することができる。
【００２９】
具体的には、次のようにＶsatを決定することができる。図６（ａ）の波形グラフに示すように直流電流（ＤＣ電流）を＋側に流したとき、起電力ＶＬの最大値を＋ＶＬ、−側の最長値を−ＶＬとすると、−ＶＬの絶対値は＋ＶＬの絶対値よりも小さくなる。また、＋ＶＬ、−ＶＬの絶対値は、印加する直流電流が大きいほど小さくなる。
このため、図６（ｂ）の波形グラフに示すように、最大漏電電流（ＩＤＣ_max）を＋側に印加したとき、＋ＶＬ、−ＶＬの絶対値は最小となる。
そこで、最大漏電電流（ＩＤＣ_max）を＋側に印加したときの＋側の最大値を＋ＶＬ（ＩＤＣ_max）とし、−側の最大値を−ＶＬ（ＩＤＣ_max）とすると、−ＶＬ（ＩＤＣ_max）の絶対値は＋ＶＬ（ＩＤＣ_max）の絶対値より小さくなる。−Ｖsat＞−ＶＬ（ＩＤＣ_max）とするために、−ＶＬ（ＩＤＣ_max）の絶対値よりもＶsatは小さくする必要がある。
本実施の形態においては、最大漏電電流（ＩＤＣ_max）を＋側に印加したとき、−ＶＬ（ＩＤＣ_max）を、ＶＬ監視入力アンプ２６からＡ／Ｄコンバータ３６を介してＣＰＵ３０にて測定する。そして、−ＶＬ（ＩＤＣ_max）の絶対値よりも小さい値（本実施形態では前記絶対値の半分の値）をＶsatとする。
尚、決定されたＶsatの値は、ＲＯＭ３１に記録され、ＣＰＵ３０が実行するコンピュータプログラムによって読み出され、Ｖsatの出力がなされる。
【００３０】
飽和検出レベル発生回路２３により発生した、飽和検出レベル（電圧）である＋Ｖsat（＋側の検出レベル信号）、−Ｖsat（−側の検出レベル信号）は、それぞれコンパレータ２５ａとコンパレータ２５ｂとに入力される。
一方、ノイズ除去フィルタ２４は、零相変流器１０の起電力ＶＬにおけるノイズ成分を取り除き、その出力は、前記コンパレータ２５ａ、２５ｂにそれぞれ入力される。
【００３１】
即ち、コンパレータ２５ａには、前記のように＋Ｖsatと零相変流器１０の起電力ＶＬとが入力され、図７（ｃ）に示すように、起電力ＶＬが＋Ｖsatを下回った場合（飽和した場合）に、それを検出する（図７（ｄ）参照、検出時出力は１→０）。
また、コンパレータ２５ｂには、前記のように−Ｖsatと零相変流器１０の起電力ＶＬとが入力され、図７（ｃ）に示すように、起電力ＶＬが−Ｖsatを上回った場合（飽和した場合）に、それを検出する（図７（ｅ）参照、検出時出力は１→０）。
【００３２】
また、ＶＬ監視入力アンプ２６は、制御ＩＣ２１のＣＰＵ３０において起電力ＶＬの監視を行うため、入力された起電力ＶＬを制御ＩＣ２１内のＡ／Ｄコンバータ３６でＡＤ変換できるレベルにシフトし、制御ＩＣ２１に出力する。
また、制御ＩＣ２１内の時間計測タイマ３７は、駆動信号ＶＳが−から＋に変化してから（図７（ｂ）参照）、起電力ＶＬが＋Ｖsatを下回るまで（図７（ｃ）参照）をＴsat+として計測する。また、駆動信号ＶＳが＋から−に変化してから（図７（ｂ）参照）、起電力ＶＬが−Ｖsatを上回るまで（図７（ｃ）参照）をＴsat-として計測する。
【００３３】
続いて、図１に示した直流漏電検出器１の一連の動作について説明する。
制御ＩＣ２１から出力された駆動波形同期信号および駆動波形生成信号に基づき、駆動信号発生回路２２により正弦波形が形成され、直列抵抗Ｒｓを介して駆動電圧ＶＳが零相変流器１０に印加される。
これにより零相変流器１０を駆動すると、起電力ＶＬが生じ、その波形は図８（ａ）に示す通りとなる。図８（ａ）の波形は、零相変流器１０を貫通する往復直流線１３Ａ及び１３Ｂに直流（ＤＣ）電流が印加されていない状態を示している。
【００３４】
尚、＋側に直流電流が印加された場合には、図８（ｂ）に示すように起電力ＶＬの波形はゆがみ、＋側の飽和（即ち起電力ＶＬが０Ｖになる）に達する時間が短くなる（時間Ｔsat+が短くなる）。
一方、−側に直流電流が印加された場合には、図８（ｃ）に示すように起電力ＶＬの波形はゆがみ、−側の飽和（即ち起電力ＶＬが０Ｖになる）に達する時間が短くなる（時間Ｔsat-が短くなる）。
【００３５】
また、制御ＩＣ２１のＣＰＵ３０は、図１に示すように飽和検出レベル設定信号（Ｖsat）をＤ／Ａコンバータ３５から飽和検出レベル発生回路２３に出力させ、飽和検出レベル発生回路２３は、＋側の飽和検出レベル＋Ｖsatをコンパレータ２５ａに入力し、−側の飽和検出レベル−Ｖsatをコンパレータ２５ｂに入力する。
また、コンパレータ２５ａ、２５ｂでは、それぞれ飽和検出レベル＋Ｖsat、−Ｖsatと起電力ＶＬとを比較し、その演算結果を制御ＩＣ２１の時間制御タイマ３７に出力する。
【００３６】
制御ＩＣ２１のＣＰＵ３０では、内蔵する時間計測タイマ３７により後述の時間Ｔsat+、Ｔsat-を計測し、これらの時間Ｔsat+、Ｔsat-を用いて漏電電流の検出を行う。
前記時間Ｔsat+は、図８（ａ）〜（ｃ）に示すように、駆動電圧ＶＳが−から＋に変化してからＶＬが＋Ｖsatを下回るまでの時間（＋側において飽和に達するまでの時間）である。また、時間Ｔsat-は、ＶＳが＋から−に変化してからＶＬが−Ｖsatを上回るまでの時間（−側において飽和に達するまでの時間）である。
【００３７】
図８（ａ）に示すように、直流電流の印加がない状態では、Ｔsat+≒Ｔsat-となる。一方、図８（ｂ）に示すように、直流電流の印加（＋側）がある場合は、Ｔsat+が減少しＴsat-が増加する（＋側が早く飽和に達する）。また、図８（ｃ）に示すように、直流電流の印加（−側）がある場合は、Ｔsat-が減少しＴsat+が増加する（−側が早く飽和に達する）。この時、Ｔsat+とＴsat-は直流電流に応じて一定値となるため、計測したＴsat+とＴsat-から漏電電流を推定することができる。
【００３８】
ここで、前記のように計測するＴsat+及びＴsat-を用いた漏電検出方法について具体的に説明する。
まず、準備工程を実施する。準備工程においては、最初に直流印加電流を０としてＴsat+及びＴsat-を計測する（図９のステップＳ１）。
即ち、計測したＴsat+(0)、Ｔsat-(0)をＲＡＭ３２に保持しておく（図９のステップＳ２）。
【００３９】
次いで、＋側に漏電検出電流（漏電検出の閾値となる直流電流Ｉop）を印加し、Ｔsat+に変化が生じるか否か（Ｔsat+＜Ｔsat+(0)-Δとなるか）を判定する（図９のステップＳ２）。尚、Δは、Ｔsat+が変化したことを検出するための最小変動分である。
ステップＳ２でのＴsat+に変化が生じると、Ｔsat+の計測を実施し（図９のステップＳ４）、その値をＴsat+(op)としてＲＡＭ３２に保持しておく（図９のステップＳ５）。
【００４０】
次いで、−側に直流電流（Ｉop）を印加し、Ｔsat-に変化が生じるか否か（Ｔsat-＜Ｔsat-(0)-Δとなるか）を判定する（図９のステップＳ６）。尚、Δは、Ｔsat-が変化したことを検出するための最小変動分である。
ステップＳ６でのＴsat-に変化が生じると、Ｔsat-の計測を実施し（図９のステップＳ７）、その値をＴsat-(op)としてＲＡＭ３２に保持し（図９のステップＳ８）、Ｔsat+(op)とともにＲＯＭ３１に記憶する（図９のステップＳ９）。即ち、Ｔsat+（op）はプラス側電流の漏電を検出するための時間の閾値となり、Ｔsat-(op)はマイナス側電流の漏電を検出するための時間の閾値となる。
【００４１】
このようにして準備工程が終了すると、運用時には次のようにして漏電検出が行われる。ＣＰＵ３０において実行されるコンピュータプログラムに従い、＋側では、Ｔsat+の計測を行い（図９のステップＳ１０）、計測したＴsat+がＴsat+(op)より小さいか（Ｔsat+＜Ｔsat+(op)）を判定する（図９のステップＳ１１）。
Ｔsat+がＴsat+(op)より小さい場合、即ち＋側で漏電検出電流Ｉopのときより早く飽和した場合、漏電検出電流Ｉopを超える直流電流が印加されたものと判定する（図９のステップＳ１２）。
Ｔsat+がＴsat+(op)より大きい場合（図９のステップＳ１１）、漏電検出電流Ｉopを超える直流電流は印加されていないものと判定し、ステップＳ１３に移行する。
【００４２】
−側では、Ｔsat-を計測し（図９のステップＳ１０）、計測したＴsat-がＴsat-(op)より小さいか（Ｔsat-＜Ｔsat-(op)）を判定する（図９のステップＳ１３）。
Ｔsat-がＴsat-(op)より小さい場合、即ち−側で漏電検出電流Ｉopのときより早く飽和した場合、漏電検出電流Ｉopを超える直流電流が印加されたものと判定する（図９のステップＳ１４）。
Ｔsat-がＴsat-(op)より大きい場合（図９のステップＳ１３）、漏電検出電流Ｉopを超える直流電流は印加されていないものと判定し、ステップＳ１０に移行する（監視を継続する）。
【００４３】
前記の方法によれば、準備工程において予めＴsat+(op)、Ｔsat-(op)を計測し、制御ＩＣ２１のＲＯＭ３１に記憶しておくことにより、以後、計測したＴsat+、Ｔsat-と比較して漏電を容易に検出することができる。
【００４４】
また、次の方法によれば、さらに印加電流Ｉの大きさを推定することができる。
先ず、準備工程を実施する。準備工程においては、最初に直流印加電流を０としてＴsat+及びＴsat-を計測する（図１０のステップＳＰ１）。
即ち、計測したＴsat+(0)、Ｔsat-(0)をＲＡＭ３２に保持しておく（図１０のステップＳＰ２）。
【００４５】
次いで、変数ｉを設定し、ｉ＝０に設定する（図１０のステップＳＰ３）。
そして、＋側に直流電流Ｉ（ｉ＋１）を印加し、Ｔsat+に変化が生じるか否か（Ｔsat+＜Ｔsat+(i)-Δとなるか）を判定する（図１０のステップＳＰ４）。尚、Δは、Ｔsat+が変化したことを検出するための最小変動分である。
ステップＳＰ４でのＴsat+に変化が生じると、Ｔsat+の計測を実施し（図１０のステップＳＰ５）、計測したＴsat+をＴsat+(i+1)としてＲＡＭ３２に記憶する（図１０のステップＳＰ６）。
【００４６】
さらに、ｉの数を１増加させ（図１０のステップＳＰ７）、ｉがｎに達するまでは（図１０のステップＳＰ８）、ステップＳＰ４の処理から繰り返し、Ｔsat+(i+1)の値をＲＡＭ３２に記憶する。
即ち、ＲＡＭ３２には、＋側における直流印加電流の値の変化と、それに対応するＴsat+の値とが記憶される。
ｉ＝ｎに達すると（図１０のステップＳＰ８）、ｉ＝０にリセットされる（図１０のステップＳＰ９）。
【００４７】
次いで、−側に直流電流Ｉ（ｉ＋１）を印加し、Ｔsat-に変化が生じるか否か（Ｔsat-＜Ｔsat-(i)-Δとなるか）を判定する（図１０のステップＳＰ１０）。尚、Δは、Ｔsat-が変化したことを検出するための最小変動分である。
ステップＳＰ１０でのＴsat-に変化が生じると、Ｔsat-の計測を実施し（図１０のステップＳＰ１１）、計測したＴsat-をＴsat-(i+1)としてＲＡＭ３２に記憶する（図１０のステップＳＰ１２）。
【００４８】
さらに、ｉの数を１増加させ（図１０のステップＳＰ１３）、ｉがｎに達するまでは（図１０のステップＳＰ１４）、ステップＳＰ１０の処理から繰り返し、Ｔsat-(i+1)の値をＲＡＭ３２に記憶する。
即ち、ＲＡＭ３２には、−側における直流印加電流の値の変化と、それに対応するＴsat-の値とが記憶される。
【００４９】
そして、図１１（ａ）に示すように、Ｔsat+(0)-Ｔsat+(n)をＸ軸、印加電流０及びＩ１〜ＩｎをＹ軸としたＴsat+折れ線近似グラフを作成し、それを制御ＩＣ２１のＲＯＭ３１にルックアップテーブルとして記憶する。
また、図１１（ｂ）に示すように、Ｔsat-(0)-Ｔsat-(n)をＸ軸、印加電流０及びＩ１〜ＩｎをＹ軸としたＴsat-折れ線近似グラフを作成し、それを制御ＩＣ２１のＲＯＭ３１にルックアップテーブルとして記憶する（図１０のステップＳＰ１５）。これにより準備工程が完了する。
【００５０】
このようにして準備工程が終了すると、運用時には次のようにして漏電検出が行われる。ＣＰＵ３０では、Ｔsat+を計測し（図１２のステップＳＰ２０）、計測したＴsat+がＴsat+(0)-Δよりも小さいかを判定する（図１２のステップＳＰ２１）。尚、Δは、Ｔsat+、Ｔsat-が変化したことを検出する最小変動分である。
Ｔsat+がＴsat+(0)-Δよりも小さい場合、Ｔsat+がＴsat+(n)以下であるか判定される（図１２のステップＳＰ２２）。
【００５１】
Ｔsat+≦Ｔsat+(n)の場合、Ｔsat+(i+1)＜Ｔsat+≦Ｔsat+(i)となるｉを求める（図１２のステップＳＰ２４）。
ここで、ΔＩ＝Ｉ（ｉ＋１）−Ｉ（ｉ）、ΔＴ＝Ｔsat+(i)-Ｔsat+(i+1)、ΔＴsat＝Ｔsat+(i)-Ｔsat+が、ＲＯＭ３１に記録されたルックアップテーブル（図１１（ａ）のグラフ）から求められる（図１２のステップＳＰ２５）。
【００５２】
そして、＋側で漏電検出判定され、且つ漏電電流は、Ｉ（ｉ）＋ΔＴsat×ΔＩ／ΔＴ）により算出され（図１２のステップＳＰ２６）、ステップＳＰ２０の処理へ戻る。
尚、ステップＳＰ２２の判定において、Ｔsat+がＴsat+(n)より大きい場合、＋側でＩ（ｎ）より大きい電流の漏電検出がなされたと判定される（図１２のステップＳＰ２３）。
【００５３】
一方、ステップＳＰ２１において、Ｔsat+がＴsat+(0)-Δ以上であって、Ｔsat-がＴsat-(0)-Δより小さい場合、計測したＴsat-がＴsat-(n)以下であるか判定される（図１２のステップＳＰ２８）。
Ｔsat-≦Ｔsat-(n)の場合、Ｔsat-(i+1)＜Ｔsat-≦Ｔsat-(i)となるｉを求める（図１２のステップＳＰ３０）。
ここで、ΔＩ＝Ｉ（ｉ＋１）−Ｉ（ｉ）、ΔＴ＝Ｔsat-(i)-Ｔsat-(i+1)、ΔＴsat＝Ｔsat-(i)−Ｔsat-が、ＲＯＭ３１に記録されたルックアップテーブル（図１１（ｂ）のグラフ）から求められる（図１２のステップＳＰ３１）。
そして、−側で漏電検出判定され、且つ漏電電流は、Ｉ（ｉ）＋ΔＴsat×ΔＩ／ΔＴ）により算出され（図１２のステップＳＰ３２）、ステップＳＰ２０の処理へ戻る。
【００５４】
尚、ステップＳＰ２８の判定において、Ｔsat-がＴsat-(n)より大きい場合、−側でＩ（ｎ）より大きい電流の漏電検出がなされたと判定される（図１２のステップＳＰ２９）。
また、ステップＳＰ２７の判定において、計測したＴsat-がＴsat-(0)-Δ以上であった場合には、漏電は未検出と判定される（図１２のステップＳＰ３３）。
尚、漏電電流が検出されず、監視を継続する場合（図１２のステップＳＰ３３）、図１２のステップＳＰ２０に戻って定期的にＴsat+、Ｔsat-の計測を行う。
【００５５】
以上のように本発明に係る実施の形態によれば、正弦波交流電圧で駆動してコア１１を飽和させる零相変流器１０において、起電力ＶＬの波形から計測した飽和に達する時間に基づき往復直流線に流れる漏電電流を検出する構成としたため、簡易なデジタル演算処理で高精度に漏電電流を検出することができる。また、デジタル演算処理にて漏電電流を検出できるので、従来のアナログ回路と比べて、構成が簡便であり、回路素子変動による特性変化がなく、調整も極めて容易とすることができる。
【００５６】
尚、本発明の直流漏電検出器は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは言うまでもない。
例えば、前記実施の形態において、記憶装置は制御ＩＣ２１内に含まれるものとしたが、その構成に限定されるものではなく、制御ＩＣ２１の外に設けてもよい。
【産業上の利用可能性】
【００５７】
上述したように、本発明の直流漏電検出器は、簡易なデジタル演算処理で漏電電流を高い精度で検出することができるので、太陽光パネルや発電機、蓄電池等の直流電流を送電する直流電路における漏電の検出に利用した場合に極めて有用である。
【符号の説明】
【００５８】
１    直流漏電検出器
１０  零相変流器
１１  コア
１２  巻線
１３Ａ，１３Ｂ  往復直流線
２０  漏電電流検出回路
２１  制御ＩＣ
２２  駆動信号発生回路
２３  飽和検出レベル発生回路
２４  ノイズ除去フィルタ
２５ａ，２５ｂ  コンパレータ
２６  ＶＬ監視入力アンプ
３０  ＣＰＵ
３１  ＲＯＭ（記憶装置）
３２  ＲＡＭ（記憶装置）
３３  同期信号生成タイマ
３４  Ｄ／Ａコンバータ
３５  Ｄ／Ａコンバータ
３６  Ａ／Ｄコンバータ
３７  時間計測タイマ
【図１】
2019027987.tif 000003
【図２】
2019027987.tif 000004
【図３】
2019027987.tif 000005
【図４】
2019027987.tif 000006
【図５】
2019027987.tif 000007
【図６】
2019027987.tif 000008
【図７】
2019027987.tif 000009
【図８】
2019027987.tif 000010
【図９】
2019027987.tif 000011
【図１０】
2019027987.tif 000012
【図１１】
2019027987.tif 000013
【図１２】
2019027987.tif 000014