(57)【要約】【課題】本発明は、微細配線層と半導体パッケージ基板との間のはんだバンプの亀裂や電極パッドおよび絶縁層の剥離の発生を抑制することができる微細配線層付きキャリア基板、微細配線層付き半導体パッケージ基板、半導体パッケージおよび半導体装置並びに微細配線層付き半導体パッケージ基板の製造方法を提供することを目的とする。【解決手段】微細配線層付きキャリア基板１０２は、キャリア基材１４と、キャリア基材１４上に形成された剥離層１５と、剥離層１５上に形成された応力緩衝層１６と、応力緩衝層１６上に形成された密着層１７と、密着層１７上に形成された銅箔層１８と、銅箔層１８上に形成されたパターン配線および絶縁樹脂２５を積層した微細配線層２００とを有している。応力緩衝層１６は、弾性率がキャリア基材１４および絶縁樹脂２５の弾性率より小さい値である。【選択図】図２
2019106475.tif 000002
【特許請求の範囲】
【請求項１】
キャリア基材と、
前記キャリア基材上に形成された剥離層と、
前記剥離層上に形成された応力緩衝層と、
前記応力緩衝層上に形成された密着層と、
前記密着層上に形成された銅箔層と、
前記銅箔層上に形成されたパターン配線および絶縁樹脂を積層した微細配線層と
を有し、
前記応力緩衝層は、弾性率が前記キャリア基材および前記絶縁樹脂の弾性率より小さい値であること
を特徴とする微細配線層付きキャリア基板。
【請求項２】
前記応力緩衝層は、１０μｍから１００μｍの範囲の厚さを有し、１．０ＧＰａから１０．０ＧＰａの範囲の弾性率を有すること
を特徴とする請求項１に記載の微細配線層付きキャリア基板。
【請求項３】
前記応力緩衝層の材質は樹脂であること
を特徴とする請求項１または２に記載の微細配線層付きキャリア基板。
【請求項４】
前記キャリア基材の材質はガラスであること
を特徴とする請求項１乃至３のいずれか１項に記載の微細配線層付きキャリア基板。
【請求項５】
請求項１乃至４のいずれか１項に記載の微細配線層付きキャリア基板に設けられた微細配線層と、
前記微細配線層の電極パッドを介して前記微細配線層と接続している半導体パッケージ基板と、
前記微細配線層と前記半導体パッケージ基板との間に挿入されたアンダーフィルと
を有することを特徴とする微細配線層付き半導体パッケージ基板。
【請求項６】
請求項５に記載の微細配線層付き半導体パッケージ基板と、
前記微細配線層付き半導体パッケージ基板の電極パッドを介して、前記微細配線層付き半導体パッケージ基板と接続されている半導体素子と、
前記微細配線層付き半導体パッケージ基板と前記半導体素子との間に挿入されたアンダーフィルと
を有することを特徴とする半導体パッケージ。
【請求項７】
請求項６に記載の半導体パッケージと、
前記半導体パッケージの電極パッドを介して、前記半導体パッケージと接続されているプリント配線板と
を有することを特徴とする半導体装置。
【請求項８】
半導体パッケージ基板の電極パッドと請求項１乃至４のいずれか１項に記載の微細配線層付きキャリア基板の電極パッドの突起電極とを介して、前記半導体パッケージ基板と前記微細配線層付きキャリア基板とを接合する工程において、
前記突起電極の形成直後に前記キャリア基材を前記剥離層の位置で前記微細配線層から剥離させる工程を備えること
を特徴とする微細配線層付き半導体パッケージ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細配線層付きキャリア基板、微細配線層付き半導体パッケージ基板、半導体パッケージおよび半導体装置並びに微細配線層付き半導体パッケージ基板の製造方法に関する。
【背景技術】
【０００２】
半導体チップとマザーボード間の電気的接続のために半導体パッケージ基板が使用されている。また、半導体パッケージ基板には、半導体チップと半導体パッケージが実装されるプリント配線板との熱膨張係数の相違の橋渡しを行い、システムの実装の接合信頼性を高める役割もある。このような役割から半導体パッケージ基板は、インターポーザ基板などと呼ばれる。
【０００３】
また、半導体パッケージ基板は、基板内の配線幅および配線ピッチを各層で変化させることで、半導体チップとマザーボード相互の配線幅および配線ピッチに変換し電気的接続を得ている。
【０００４】
一方、半導体パッケージ基板と半導体チップの接続・実装方式は使用する状況により様々あるが、半導体チップと半導体パッケージ基板をはんだや金等の金属接合で接続するフリップチップ接続・実装が多用されている。フリップチップ接続は、半導体チップの端子面を基板側の端子面に配置することにより多くの端子を半導体パッケージ基板と接続できるため、高性能の半導体パッケージに多く用いられている。
【０００５】
また、近年では高性能なシステムを短期間で開発するために従来のＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  ａ  Ｃｈｉｐ）だけでなく、１つのパッケージ上で大規模なシステムを構築するＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）が用いられている。例えば、ＣＰＵ・ＧＰＵと大容量メモリ等の複数の半導体チップを１つのパッケージ基板上に隣同士に配置する場合やチップ同士をスタックし、３次元に配置する形態もある。
【０００６】
また、２次元および３次元の少なくとも一方に複数の半導体チップを配置する形態においては、半導体パッケージ基板には数μｍ幅の微細配線や数十μｍピッチのマイクロバンプの形成が求められている。これらの狭いバンプピッチの実装を実現するために、コア部に寸法安定性が高い材料を用いたインターポーザも提案されている。例えば、基板のコア部が半導体チップと材料が同じであるシリコンインターポーザや高い絶縁性を有し、半導体チップと線膨張係数が近いガラスインターポーザなどが提案されている（特許文献１）。
【０００７】
しかしながら、シリコンインターポーザにおいては半導体前工程用の設備を使用して製作するため、１枚のウエハから作製できるインターポーザに制限があることや製造設備も高価であるため、インターポーザのコストも高価となる。一方、ガラスインターポーザにおいても、コア部の貫通ビアの形成に専用の製造設備を要するため、同様に製造コストが高価となる。また、伝送特性においてもコア部の貫通ビア近辺での信号の劣化が問題となっている。これらの課題の解決策として、キャリア基材上に微細配線層を形成し、ＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）用配線基板などと電極パッドを介して接合した後に、キャリア基材を除去し、半導体パッケージ基板上に微細配線層が形成される方式が考えられる。この方式では、コア部を有しないため、コア部での伝送特性の劣化を抑制することができる。また、剛直なキャリア基材上に微細配線層を形成するため、高精度で微細配線の形成、積層が可能となる。
【０００８】
しかし、半導体パッケージ基板に微細配線層付きキャリア基板をフリップチップ実装する際に、はんだ接合するためにリフロー炉にて加熱する。この時に微細配線層付きキャリア基板に反りが発生し、半導体パッケージ基板間の隣接するはんだ同士が離れ、接続のオープン不良が生じたり、逆にはんだが一体化することにより接続がショートの状態となる等の不具合が発生し、適切にはんだ接合ができない問題が生じるおそれがある。さらに、はんだ接合後の冷却時に微細配線層付きキャリア基板と半導体パッケージ基板の線膨張係数（ＣＴＥ）の差の影響で半導体パッケージ基板全体が反り、はんだバンプに応力が発生し、はんだバンプに亀裂が生じるおそれもある。これらの影響により、製造の歩留まりやはんだ接合部の信頼性を十分に確保できないことが懸念される。
【０００９】
また、微細配線層付きキャリア基板は、キャリア基材除去後には微細配線層上の半導体チップ搭載面に複数の半導体チップを搭載するため、微細配線層付きキャリア基板の面積は半導体チップよりも広くなる。そのため、従来の半導体チップを実装する場合よりも、キャリア基板端部の反りおよびはんだバンプに発生する応力が増大するため、上記のはんだ接合のオープン不良や、隣接するはんだの一体化による接続のショート状態、およびはんだバンプの亀裂が生じやすくなる。よって、半導体パッケージの接続信頼性の低下を及ぼすおそれがある。これらの背景から、はんだバンプの亀裂や電極パッドの剥離を防止し、配線の接続信頼性を確保することが必要となっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−２８０４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、以上の事情の下になされ、微細配線層と半導体パッケージ基板との間のはんだバンプの亀裂や電極パッドおよび絶縁層の剥離の発生を抑制することができる微細配線層付きキャリア基板、微細配線層付き半導体パッケージ基板、半導体パッケージおよび半導体装置並びに微細配線層付き半導体パッケージ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様による微細配線層付きキャリア基板は、キャリア基材と、前記キャリア基材上に形成された剥離層と、前記剥離層上に形成された応力緩衝層と、前記応力緩衝層上に形成された密着層と、前記密着層上に形成された銅箔層と、前記銅箔層上に形成されたパターン配線および絶縁樹脂を積層した微細配線層とを有し、前記応力緩衝層は、弾性率が前記キャリア基材および前記絶縁樹脂の弾性率より小さい値であることを特徴とする。
【００１３】
また、本発明の一態様による微細配線層付き半導体パッケージ基板は、上記本発明の一態様による微細配線層付きキャリア基板に設けられた微細配線層と、前記微細配線層の電極パッドを介して前記微細配線層と接続している半導体パッケージ基板と、前記微細配線層と前記半導体パッケージ基板との間に挿入されたアンダーフィルとを有することを特徴とする。
【００１４】
また、本発明の一態様による半導体パッケージは、上記本発明の一態様による微細配線層付き半導体パッケージ基板と、前記微細配線層付き半導体パッケージ基板の電極パッドを介して、前記微細配線層付き半導体パッケージ基板と接続されている半導体素子と、前記微細配線層付き半導体パッケージ基板と前記半導体素子との間に挿入されたアンダーフィルとを有することを特徴とする。
【００１５】
また、本発明の一態様による半導体装置は、上記本発明の一態様による半導体パッケージと、前記半導体パッケージの電極パッドを介して、前記半導体パッケージと接続されているプリント配線板とを有することを特徴とする。
【００１６】
さらに、本発明の一態様による微細配線層付き半導体パッケージ基板の製造方法は、半導体パッケージ基板の電極パッドと上記本発明の一態様による微細配線層付きキャリア基板の電極パッドの突起電極とを介して、前記半導体パッケージ基板と前記微細配線層付きキャリア基板とを接合する工程において、前記突起電極の形成直後に前記キャリア基材を前記剥離層の位置で前記微細配線層から剥離させる工程を備えることを特徴とする。
【発明の効果】
【００１７】
本発明の一態様によると、微細配線層と半導体パッケージ基板との間のはんだバンプの亀裂や電極パッドおよび絶縁層の剥離の発生を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る半導体パッケージの構造を示す断面図である。
【図２】本発明の一実施形態に係る微細配線層付きキャリア基板の構造を示す断面図である。
【図３】本発明の一実施形態に係る微細配線層付き半導体パッケージ基板の構造を示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の構造を示す断面図である。
【図５】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その１）である。
【図６】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その２）である。
【図７】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その３）である。
【図８】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その４）である。
【図９】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その５）である。
【図１０】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その６）である。
【図１１】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その７）である。
【図１２】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その８）である。
【図１３】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その９）である。
【図１４】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その１０）である。
【図１５】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その１１）である。
【図１６】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その１２）である。
【図１７】本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図（その１３）である。
【発明を実施するための形態】
【００１９】
以下に本発明による微細配線層付きキャリア基板、微細配線層付き半導体パッケージ基板、半導体パッケージおよび半導体装置並びに微細配線層付き半導体パッケージの製造方法を、その実施の形態に基づいて説明するが、本発明はこれに限定されるわけではない。
さらに、本発明の実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、構造、寸法等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００２０】
図１は本発明の一実施形態による半導体パッケージの構造を示す断面図である。なお、図１および後述する図２から図１７では、理解を容易にするため、ランド、配線パターン、ビア、電極パッド接続パッドなどのハッチングの図示が省略されている。
【００２１】
図１に示すように、半導体パッケージ５１は、本発明の一実施形態による微細配線層付き半導体パッケージ基板１００（詳細は後述）と、微細配線層付き半導体パッケージ基板１００の電極パッドを介して、微細配線層付き半導体パッケージ基板１００と接続されている半導体チップ２１と、微細配線層付き半導体パッケージ基板１００と半導体チップ２１との間に挿入されたアンダーフィル１２ｂとを有している。
【００２２】
微細配線層付き半導体パッケージ基板１００に設けられた半導体パッケージ基板１０１は、コア基材１と、コア基材１の両面に形成されたランド５と、ランド５に接続されたビア６、ビア６に接続されてコア基材１の両面に形成された配線パターン２とを有している。なお、コア基材１は、各配線パターン２を接続するために厚み方向にスルーホール電極４を有している。コア基材１を形成するための形成材料には、例えばガラスエポキシ樹脂を用いることができる。また、配線パターン２上には、絶縁樹脂３を積層したビルドアップ層３０が設けられている。
【００２３】
ビルドアップ層３０は、ビルドアップ工法により形成され、絶縁樹脂３と配線パターン２とを有する。絶縁樹脂３の形成材料には、例えばエポキシ系、ポリイミド系樹脂が用いられ、樹脂にフィラーを添加した材料も用いることができる。また、配線パターン２の形成材料には、例えば銅を用いることができる。なお、ビルドアップ層３０の各層の配線パターン２はビア６により相互に電気的に接続されている。
【００２４】
最上層の配線パターン２には電気信号を外部との間で入出力するための電極パッド７が接続され、最下層の配線パターン２には電気信号を外部との間で入出力するための電極パッド１０が接続されている。電極パッド７，１０は、最上層および最下層の配線パターン２を形成した後に形成する。また、ビルドアップ層３０の最表面には、ソルダーレジスト８が形成されている。ソルダーレジスト８は、電極パッド７上を開口するように形成する。なお、ソルダーレジスト８の形成材料は例えば、感光性エポキシ樹脂や樹脂にフィラーを添加した材料を用いることができる。
【００２５】
電極パッド７上には、はんだバンプ９が形成されている。はんだバンプ９は、ソルダーレジスト８を形成した後に、電極パッド７上に印刷法やはんだボール振込み法などを用いて形成される。
【００２６】
半導体パッケージ基板１０１の半導体チップ搭載面側にビルドアップ層のみで形成された微細配線層２００がはんだバンプ９などで金属接合されている。また、半導体パッケージ基板１０１と微細配線層２００との隙間はアンダーフィル１２ａで埋め固められている。
【００２７】
また、微細配線層２００の半導体チップ搭載面には、半導体チップ（半導体素子の一例）２１がはんだバンプ１３で接合されている。半導体チップ２１と微細配線層２００との隙間はアンダーフィル１２ｂで埋め固められている。
【００２８】
図２は、本発明の一実施形態による微細配線層付きキャリア基板の構造を示す断面図である。
図２に示すように、微細配線層付きキャリア基板１０２は、キャリア基材１４と、キャリア基材１４上に形成された剥離層１５と、剥離層１５上に形成された応力緩衝層１６と、応力緩衝層１６上に形成された密着層１７と、密着層１７上に形成された銅箔層１８と、銅箔層１８上に形成されたパターン配線および絶縁樹脂２５を積層した微細配線層２００とを有している。応力緩衝層１６は、弾性率がキャリア基材１４および絶縁樹脂２５の弾性率より小さい値である。
【００２９】
微細配線層２００と半導体パッケージ基板１０１との接合を、平坦性を確保した上で行うために、キャリア基材１４上に微細配線層２００が形成されている。微細配線層付きキャリア基板１０２を半導体パッケージ基板１０１（図１参照）に実装した後に、微細配線層付きキャリア基板１０２を微細配線層２００とキャリア基材１４に分離するための剥離層１５がキャリア基材１４上に形成されている。
【００３０】
また、剥離層１５上には応力緩衝層１６が形成されている。応力緩衝層１６の弾性率は、キャリア基材１４や微細配線層２００のビルドアップ層部を構成する絶縁樹脂の形成材料の弾性率より小さい値である。こうすることにより、微細配線層付きキャリア基板１０２と半導体パッケージ基板１０１とを接続する時に、はんだバンプ９および電極パッド７（図１参照）に発生する応力が応力緩衝層１６の変形により緩和される。具体的には、応力緩衝層１６の弾性率は、１．０ＧＰａから１０．０ＧＰａであることが好ましい。当該弾性率が１．０ＧＰａより小さい場合には、応力は緩和されるが配線形成時に配線形成面の平坦性の確保が困難となる。一方、当該弾性率が１０．０ＧＰａより大きい場合には、十分に応力が緩和されず、はんだバンプ９の亀裂や電極パッド７の剥離の抑制効果が低下する。これらの理由より、応力緩衝層１６の弾性率は、上述の範囲であることが好ましい。
【００３１】
応力緩衝層１６の形成材料としては、例えばエポキシ樹脂、ポリイミド樹脂、フェノール樹脂およびシリコーン樹脂等が好ましいが、これらの材料に限られない。応力緩衝層１６の形成材料は、剥離層１５および密着層１７と密着し、微細配線層付きキャリア基板１０２を半導体パッケージ基板１０１に実装する際に加熱する温度まで耐熱性を有し、かつ弾性率が上述の範囲内にある材料であれば良い。
【００３２】
応力緩衝層１６の厚さは、はんだ接合工程の加熱および冷却時において、はんだバンプ９および電極パッド７に発生する応力を緩和できる厚さ以上にする。応力緩衝層１６の厚さは、応力緩衝層１６や半導体パッケージ基板１０１の弾性率や線膨張係数にもよるが、１０μｍから１００μｍであることが好ましい。また、応力緩衝層１６は、微細配線層付きキャリア基板１０２の製造時にキャリア基材１４と微細配線層２００との間に発生する応力を抑制するため、微細配線層付きキャリア基板１０２の反りを低減する作用もある。
【００３３】
また、応力緩衝層１６の線膨張係数は、キャリア基材１４よりも大きく、微細配線層２００と同等かそれ以下であることが好ましい。こうすることにより、キャリア基材１４と微細配線層２００との間に発生する応力を低減することができ、微細配線層付きキャリア基板１０２の反りを抑制することができる。
【００３４】
図３は、本発明の一実施による、微細配線層付きキャリア基板が実装された微細配線層付き半導体パッケージ基板の構造を示す断面図である。
図３に示すように、微細配線層付き半導体パッケージ基板１００は、本発明の一実施形態による微細配線層付きキャリア基板１０２（図２参照）に設けられた微細配線層２００と、微細配線層２００の電極パッドを介して微細配線層２００と接続している半導体パッケージ基板１０１と、微細配線層２００と半導体パッケージ基板１０１との間に挿入されたアンダーフィル１２ａとを有している。微細配線層付き半導体パッケージ基板１００に備えられた微細配線層２００は、銅箔層上に形成されたパターン配線および絶縁樹脂が積層された構成を有している。
【００３５】
微細配線層付きキャリア基板１０２の搭載領域上にフラックスを塗布した後、微細配線層付きキャリア基板１０２を半導体パッケージ基板１０１上に実装する。その際、実装工程にてはんだバンプ９が半導体パッケージ基板１０１に接合された直後に、キャリア基材１４を微細配線層付きキャリア基板１０２から取り除き、微細配線層２００上に形成された半導体チップ２１との接続用の端子を露出させる。具体的には、リフロー炉内ではんだが液体から固体に変化し、はんだバンプ９が形成された直後にキャリア基材１４を取り除く。その後、微細配線層２００と半導体パッケージ基板１０１との隙間にアンダーフィル１２ａを挿入する。これによって、本実施形態による微細配線層付き半導体パッケージ基板１００が形成される。
【００３６】
ここで、微細配線層付きキャリア基板１０２を半導体パッケージ基板１０１に実装した後にキャリア基材１４を微細配線層付きキャリア基板１０２から取り除いた場合、はんだ接合温度から常温に冷却される過程において、微細配線層付きキャリア基板１０２と半導体パッケージ基板１０１との線膨張係数（ＣＴＥ）の差により、半導体パッケージ基板１０１と微細配線層付きキャリア基板１０２との間に応力が発生する。それにともない、半導体パッケージ基板１０１の反りおよびはんだバンプ９への応力が増加し、はんだバンプ９の亀裂や電極パッド７および微細配線層２００の絶縁樹脂の剥離が発生するおそれがある。
【００３７】
一方、はんだ接合直後にキャリア基材１４を微細配線層付きキャリア基板１０２から取り除いた場合、冷却時の微細配線層付きキャリア基板１０２と半導体パッケージ基板１０１との線膨張係数（ＣＴＥ）の差による半導体パッケージ５１の反りおよびはんだバンプ９への応力が抑制され、はんだバンプ９の亀裂や電極パッド７および微細配線層２００の絶縁樹脂の剥離の発生を確実に抑制できる。
【００３８】
次に、半導体パッケージ基板１０１にスティフナ１９を貼り合わせる。なお、スティフナ１９の厚さは特に限定されず、高い剛性が確保できる厚さでよい。スティフナ１９の形成材料には、半導体パッケージ５１の線膨張係数および剛性の関係より選択し、例えば、鉄、銅、銅合金、ステンレス鋼などが用いられる。
【００３９】
スティフナ１９と半導体パッケージ基板１０１とを密着させるために例えば、スティフナ１９に接着層２０を塗布し、半導体パッケージ基板１０１と密着させ、接着する。なお、接着層２０の形成材料としては、エポキシ系およびアクリル系接着剤などがある。なお、スティフナ１９を形成する工程は、微細配線層付きキャリア基板１０２を実装する前、半導体チップ２１を実装する前およびプリント配線板５２（図４参照）に実装前のどの工程の間でも構わない。
【００４０】
その後、半導体パッケージ基板１０１の半導体チップ２１の搭載面に、はんだボール搭載法などではんだボールを搭載し、リフロー炉にて加熱することにより、微細配線層２００にはんだバンプ１３（図１参照）を形成する。その後、半導体チップ２１を微細配線層付き半導体パッケージ基板１００に実装し、半導体チップ２１と微細配線層２００との隙間にアンダーフィル１２ｂを挿入する。その後、半導体パッケージ基板１０１のプリント配線板搭載面に、はんだボール搭載法などではんだボールを搭載し、リフロー炉にて加熱することにより、はんだバンプ１１（図１参照）を形成する。このようにして、図１に示す半導体パッケージ５１を作製する。
【００４１】
その後、半導体パッケージ５１をプリント配線板５２に実装し、図４に示すように、半導体パッケージ５１と、半導体パッケージ５１の電極パッド１０を介して、半導体パッケージ５１と接続されているプリント配線板５２とを有する半導体装置５０を作製する。
【実施例１】
【００４２】
以下に本発明の一実施形態の実施例による微細配線層付きキャリア基板の製造方法について説明するが、本発明はこれに限定されるわけではない。
【００４３】
コア基材１にガラスエポキシ樹脂を用いた基材上にビルドアップ層３０の絶縁樹脂３としてフィラーを添加したエポキシ系樹脂を用い、配線層として銅を用いたビルドアップ層３０を３層形成した。その後、最表面には電極パッド７、１０上を開口するようにソルダーレジスト８を形成した。また、はんだボール搭載法により、半導体チップ接合部にはんだバンプ１１を形成した。このようにして半導体パッケージ基板１０１を作製した。
【００４４】
また、コア基材１にガラスエポキシ基板を用い、配線層として銅を用いたプリント配線板５２を作製した。
【００４５】
次に、微細配線層付きキャリア基板１０２の作製について図５から図１１を用いて説明する。キャリア基材１４として、例えばガラス基板を用いる。ガラス基板は平坦性に優れており、微細配線層２００の形成に適している。また、ガラス基板は低線膨張係数であるため、パターンの配置精度に優れており、半導体パッケージ基板１０１への実装の際に、微細配線層付きキャリア基板１０２を半導体パッケージ基板１０１に精度良く接合することができる。ガラス基板の厚さは作製時のガラス基板の反り発生を抑制する観点から厚いほうが好ましく、例えば０．７ｍｍ以上が好ましい。なお、キャリア基材１４の材料は、ガラス基板に限定されず、表面が平滑であり、高弾性率で低線膨張係数である材料であれば良く、シリコン基板、メタル基板またはセラミックス基板でも良い。
【００４６】
次に、キャリア基材１４上に微細配線層２００を形成する。図５（ａ）に示すように、キャリア基材１４の一方の面に、実装工程にてキャリア基材１４を剥離するための剥離層１５を形成する。剥離層１５は紫外線を透過する厚さに調整しておく。
【００４７】
次に、図５（ａ）に示すように、剥離層１５上に応力緩衝層１６を形成する。弾性率が４．０ＧＰａ、厚さ２０μｍであるエポキシ樹脂を形成材料としてプレス法を用いて応力緩衝層１６を形成した。
【００４８】
その後、図５（ａ）に示すように、応力緩衝層１６上に紫外線で硬化する接着剤を塗布して密着層１７を形成する。
【００４９】
次に、図５（ｂ）に示すように、平坦な定盤２２上に薄い銅箔層１８を敷き、図６（ａ）に示すように、真空中で密着層１７と銅箔層１８とが接するように配置し、この状態で密着層１７に紫外線を照射し、図６（ｂ）に示すように、密着層１７を硬化させ、定盤２２を取り除く。銅箔層１８は、定盤２２の平坦性を保持した状態で硬化されるため、銅箔層１８上に微細なパターンを形成することができる。
【００５０】
次に、図７（ａ）に示すように、銅箔層１８上にレジストパターン２３をフォトリソグラフィ法などを用いて形成し、銅箔層１８をシード層としてレジストパターン２３に形成された複数の開口部に電解めっきにより半導体チップ２１（図７では不図示）との接続パッド（パターン配線の一例）２４を形成する。キャリア基材１４を剥離し、接続パッド２４を露出したときに、接続パッド２４の表面がＡｕとなるように銅箔層１８側からＡｕ／Ｎｉ／Ｃｕの順にめっきを形成する。これにより、接続パッド２４は、Ａｕ／Ｎｉ／Ｃｕの積層構造を有する。このとき、ＡｕへのＣｕ拡散を防止するため、銅箔層１８とＡｕの間に薄いＮｉを形成してからＡｕ／Ｎｉ／Ｃｕのめっきを行う。その後、図７（ｂ）に示すように、レジストパターン２３を除去する。
【００５１】
次に、図８（ａ）に示すように、接続パッド２４上にスピンコート法を用いて絶縁樹脂２５を形成する。絶縁樹脂２５の形成材料には、感光性エポキシ系樹脂が用いられる。絶縁樹脂２５はスピンコート法ではなく、絶縁樹脂フィルムを真空ラミネーターで圧縮加熱により形成してもよい。
【００５２】
次に、図８（ｂ）に示すように、接続パッド２４に複数の貫通ビア２６を形成する。本実施例では、絶縁樹脂２５に感光性エポキシ系樹脂が用いられており、絶縁樹脂２５に対して紫外線（ＵＶ）露光及び現像を実施することにより、貫通ビア２６を形成する。絶縁樹脂２５に非感光性の樹脂が用いられている場合には、レーザー光照射により絶縁樹脂２５に貫通ビア２６を形成しても良い。次に、アッシングなどで接続パッド上の残渣などを除去し、無電解めっき法およびスパッタリング法などを用いて電解めっきのシード層（不図示）を形成する。このシード層の形成材料は、無電解めっき法ではＣｕが適しており、スパッタリング法ではＴｉ／ＣｕおよびＣｒ／Ｃｕなどが適している。このシード層は、電解めっき後のシード層エッチング工程で配線細りを抑制できるように、厚さが３００ｎｍ以下程度となるように薄く形成されることが望ましい。
【００５３】
次に、図９（ａ）に示すように、シード層上にレジストパターン２３を形成し、レジストパターン２３に形成された開口部に電解銅めっきで微細配線２７を形成する。次に、図９（ｂ）に示すように、レジストパターン２３を除去し、微細配線２７をマスクとして、シード層をエッチングする。図１０（ａ）に示すように、以上の微細配線形成工程を積み重ねる配線層数に合わせて工程を繰り返し、微細配線層２００を形成する。
【００５４】
その後、図１０（ｂ）に示すように、半導体パッケージ基板１０１（図１０（ｂ）では不図示）の実装面側の微細配線層２００の最表面に絶縁樹脂層２８を形成する。絶縁樹脂層２８は、感光性エポキシ系樹脂を用いて形成される。次に、図１１（ａ）に示すように、ＵＶ露光および現像を実施し、微細配線層２００のパターン配線が露出される開口部２９を絶縁樹脂層２８に形成し、ベークにより絶縁樹脂層２８を硬化する。
【００５５】
露出したパターン配線のＣｕの酸化防止とはんだバンプの濡れ性を良くするため、パターン配線に表面処理を行う。パターン配線の表面にＮｉ／Ｐｄ／Ａｕからなるパッド表面処理層を形成する。なお、パターン配線の表面に、水溶性プレフラックス（Ｏｒｇａｎｉｃ  Ｓｏｌｄ  ｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ：ＯＳＰ）による表面処理によって有機被膜を形成しても良い。
【００５６】
次に、図１１（ｂ）に示すように、はんだバンプ（突起電極の一例）９をパッド表面処理層上に搭載し、リフローした後、キャリア基材１４を個片化することで微細配線層付きキャリア基板１０２が完成する。
【００５７】
次に、微細配線層付きキャリア基板１０２を半導体パッケージ基板１０１に実装する実装工程および微細配線層付き半導体パッケージ基板１００の製造工程について図３および図１２から図１５を用いて説明する。ディスペンサなどを用いて接着剤をスティフナ１９に塗布し、半導体パッケージ基板１０１の微細配線層付きキャリア基板１０２の搭載面側に接着剤を当該搭載面に対向させてスティフナ１９を配置する。その後。半導体パッケージ基板１０１を加熱し、スティフナ１９に塗布された接着剤を硬化させる。
【００５８】
次に、スティフナ１９が貼り付けられた半導体パッケージ基板１０１にディスペンサなどを用いてフラックスを微細配線層付きキャリア基板１０２の接続範囲に塗布する。その後、マウンターなどを用いて微細配線層付きキャリア基板１０２の接続端子を半導体パッケージ基板１０１の実装領域に配置する。
【００５９】
その後、図１２に示すように、リフロー炉を用いて、半導体パッケージ基板１０１と微細配線層付きキャリア基板１０２をはんだ接合する。この際、鉛フリーはんだの場合、はんだの凝固温度である２２０℃付近で、微細配線層２００が形成されているキャリア基材１４の面の反対の面（すなわち、微細配線層２００が形成されていない側のキャリア基材１４の面）からレーザー光を剥離層１５に照射し、図１３に示すように、剥離層１５とキャリア基材１４を分離させる。このように、本実施形態では、半導体パッケージ基板１０１と微細配線層付きキャリア基板１０２とを接合する工程において、バンプ９の形成直後にキャリア基材１４を剥離層１５の位置で微細配線層２００から剥離させる。
【００６０】
その後、フラックス洗浄機を用いて、半導体パッケージ基板１０１に塗布したフラックスを洗浄する。なお、フラックス洗浄液は例えばアルカリ系溶剤が用いられる。
【００６１】
次に、プレベーキングを行った後、プラズマ発生装置を用いてはんだ接合部付近の表面の改質を行う。その後、図１４に示すように、ディスペンサを用いて、接合された微細配線層２００と半導体パッケージ基板１０１との間にエポキシ樹脂にフィラーを添加したアンダーフィル１２ａを挿入し、加熱して硬化する。
【００６２】
次に、図１５に示すように、粘着テープなどの粘着性を有する部材により、剥離層１５、応力緩衝層１６および密着層１７を剥離する。具体的には、粘着テープをキャリア基材１４が接着されていた部分に貼り付け、粘着テープを剥がすことにより、剥離層１５、応力緩衝層１６および密着層１７を微細配線層２００から除去する。
【００６３】
次に、図３に示すように、銅箔層１８と薄いＮｉをエッチングし、半導体チップ２１と接続する接続パッドを露出させる。これにより、微細配線層２００が実装された微細配線層付き半導体パッケージ基板１００が完成する。
【００６４】
次に、半導体パッケージ５１の製造工程および半導体装置５０の製造工程について図１、図１６および図１７並びに図４を用いて説明する。
微細配線層付き半導体パッケージ基板１００が完成した後、図１６に示すように、半導体パッケージ基板１０１の半導体チップ搭載面に、はんだボール搭載法により、はんだボールを搭載し、リフロー炉にて加熱することにより、はんだバンプ１３を形成する。その後、半導体チップ２１を半導体パッケージ基板１０１に実装し、半導体チップ２１と半導体パッケージ基板１０１とを電気的に接続する。次に、プレベーキングを行った後、プラズマ発生装置を用いて、はんだ接合部付近の表面の改質を行う。その後、図１７に示すように、ディスペンサを用いて、接合された半導体チップ２１と半導体パッケージ基板１０１との間にエポキシ樹脂にフィラーを添加したアンダーフィル１２ｂを挿入し、加熱して硬化する。
【００６５】
その後、図１に示すように、半導体パッケージ基板１０１のプリント配線板搭載面に、はんだボール搭載法により、はんだボールを搭載し、リフロー炉にて加熱することにより、はんだバンプ１１を形成する。このようにして、半導体パッケージ５１を作製することができる。その後、半導体パッケージ５１をプリント配線板５２に実装し、半導体パッケージ５１の半導体パッケージ基板１０１とプリント配線板５２とを電気的に接続し、半導体装置５０を作製する（図４参照）。
【００６６】
微細配線層付きキャリア基板１０２を半導体パッケージ基板１０１に実装し、キャリア基材１４を剥離し、アンダーフィル１２ａを挿入後、半導体パッケージ基板１０１と微細配線層２００と間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。観察の結果、はんだバンプに亀裂および電極パッドの剥離は見られず、微細配線層２００と半導体パッケージ基板１０１との配線の接続信頼性が確保されていることを確認した。
【実施例２】
【００６７】
また、応力緩衝層１６を形成した微細配線付きキャリア基板を作製し、半導体パッケージ基板と微細配線層付きキャリア基板とを接合する工程において、バンプ９の形成直後にキャリア基材１４を分離せずに、バンプ形成後の常温下でキャリア基材１４を剥離層１５の位置で微細配線層２００から剥離した。その後、アンダーフィル挿入後、半導体パッケージ基板と微細配線層間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。観察の結果、はんだバンプに亀裂および電極パッドの剥離は見られず、微細配線層２００と半導体パッケージ基板１０１との配線の接続信頼性が確保されていることを確認した。しかしながら、実施例１と比較すると、半導体チップ搭載面の微細配線層の反りが大きくなった。
【実施例３】
【００６８】
また、応力緩衝層１６を形成しない微細配線付きキャリア基板を作製し、半導体パッケージ基板と微細配線層付きキャリア基板とを接合する工程において、バンプ９の形成直後にキャリア基材１４を剥離層１５の位置で微細配線層２００から剥離した。その後、アンダーフィル挿入後、半導体パッケージ基板と微細配線層間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。観察の結果、はんだバンプに亀裂および電極パッドの剥離は見られず、微細配線層２００と半導体パッケージ基板１０１との配線の接続信頼性が確保されていることを確認した。しかしながら、実施例１と比較すると、半導体チップ搭載面の微細配線層の反りが大きくなった。
【００６９】
実施例１〜３において、すべての水準で微細配線層２００と半導体パッケージ基板１０１との配線の接続信頼性が確保されていることを確認した。また、微細配線層付き半導体パッケージ基板の半導体チップ搭載面の微細配線層の反り低減の観点から、実施例１のように、応力緩衝層１６を形成した微細配線付きキャリア基板を作製し、半導体パッケージ基板と微細配線層付きキャリア基板とを接合する工程において、バンプ９の形成直後にキャリア基材１４を剥離層１５の位置で微細配線層２００から剥離して、微細配線層付き半導体パッケージ基板を作製するほうがより好ましい。
【００７０】
＜比較例＞
比較例による微細配線層付きキャリア基板の説明において、図２に示す微細配線層付きキャリア基板１０２の構成要素と同様の作用・機能を奏する構成要素については、説明の便宜上、同一の符号を用いることとする。本比較例では、応力緩衝層１６を形成しない水準の微細配線層付きキャリア基板を作製し、半導体パッケージ基板と微細配線層付きキャリア基板とを接合する工程において、バンプ９の形成直後にキャリア基材１４を分離せずに、バンプ形成後の常温下でキャリア基材１４を剥離層１５の位置で微細配線層２００から剥離した。その後、アンダーフィル挿入後、半導体パッケージ基板と微細配線層間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。観察の結果、外周部のはんだバンプに亀裂が発生し、電極パッドに剥離が発生していることを確認した。また、一部のはんだバンプには、実装時の微細配線層付きキャリア基板の反りが原因と考えられるはんだ接合のオープン不良やショート不良も発生していた。
【００７１】
比較例に対して実施例では、本発明の構造を用いることで、はんだバンプ部や電極パッドと絶縁樹脂界面に発生する応力を低減させることでバンプの亀裂やパッドの剥離の発生を抑制できることを確認した。さらに、実装工程での微細配線層付きキャリア基板の反りを抑制することで、良好なはんだ接合ができることを確認した。
【００７２】
以上説明したように、本実施形態による微細配線層付きキャリア基板、微細配線層付き半導体パッケージ基板、半導体パッケージおよび半導体装置によれば、微細配線層とキャリア基材の間に応力緩衝層を形成することにより、加熱時のキャリア基材と微細配線層界面に発生する応力を低減させることで半導体パッケージの反りの抑制することができる。さらに冷却時のはんだバンプ部や電極パッドと絶縁樹脂界面に発生する応力が低減され、はんだバンプの亀裂や電極パッドおよび絶縁層の剥離の発生を抑制できる。また、実装工程において、はんだ接合直後にキャリア基材を除去することで、冷却時の微細配線層付きキャリア基板と半導体パッケージ基板の線膨張係数（ＣＴＥ）の差による半導体パッケージの反りおよびはんだバンプへの応力発生を抑制でき、はんだバンプの亀裂や電極パッドおよび絶縁層の剥離の発生を確実に抑制できる。
【符号の説明】
【００７３】
１  コア基材
２  配線パターン
３  絶縁樹脂
４  スルーホール電極
５  ランド
６  ビア
７  電極パッド
８  ソルダーレジスト
９  バンプ
１０  電極パッド
１１  はんだバンプ
１２ａ，１２ｂ  アンダーフィル
１３  はんだバンプ
１４  キャリア基材
１５  剥離層
１６  応力緩衝層
１７  密着層
１８  銅箔層
１９  スティフナ
２０  接着層
２１  半導体チップ
２２  定盤
２３  レジストパターン
２４  接続パッド
２５  絶縁樹脂
２６  貫通ビア
２７  微細配線
２８  絶縁樹脂層
２９  開口部
３０  ビルドアップ層
５１  半導体パッケージ
５２  プリント配線板
５０  半導体装置
１００  微細配線層付き半導体パッケージ基板
１０１  半導体パッケージ基板
１０２  微細配線層付きキャリア基板
２００  微細配線層
【図１】
2019106475.tif 000003
【図２】
2019106475.tif 000004
【図３】
2019106475.tif 000005
【図４】
2019106475.tif 000006
【図５】
2019106475.tif 000007
【図６】
2019106475.tif 000008
【図７】
2019106475.tif 000009
【図８】
2019106475.tif 000010
【図９】
2019106475.tif 000011
【図１０】
2019106475.tif 000012
【図１１】
2019106475.tif 000013
【図１２】
2019106475.tif 000014
【図１３】
2019106475.tif 000015
【図１４】
2019106475.tif 000016
【図１５】
2019106475.tif 000017
【図１６】
2019106475.tif 000018
【図１７】
2019106475.tif 000019