(57)【要約】【課題】マルチレベル電力変換装置において、スイッチングデバイスに過電圧が印加されて過電圧破壊することを抑制し、装置の信頼性を向上させる。【解決手段】各相共通の直流モジュール１と、各相（２相以上）の相モジュール２と、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置において、相モジュール２の第３，第４スイッチングデバイスＳ３，Ｓ４ａの共通接続点と第６，第８スイッチングデバイスＳ６ｂ，Ｓ８の共通接続点との間に第１１，第１３スイッチングデバイスＳ１１ａ，Ｓ１１ｂ，Ｓ１３ａ，Ｓ１３ｂを直列接続する。【選択図】図１
2019041466.tif 000002
【特許請求の範囲】
【請求項１】
各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
前記直流モジュールは、
２個直列接続された第１，第２直流コンデンサと、
前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、
前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、
前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、
前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列接続された第２，第３半導体デバイスと、
前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、
前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、
前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、
前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列接続された第６，第７半導体デバイスと、を有し、
前記相モジュールは、
前記第１半導体デバイスの一端と前記第２，第３半導体デバイスの共通接続点との間に直列接続された第１，第２スイッチングデバイスと、
前記第６，第７半導体デバイスの共通接続点と前記第８半導体デバイスの一端との間に直列接続された第９，第１０スイッチングデバイスと、
前記第１，第２スイッチングデバイスの共通接続点と、前記第９，第１０スイッチングデバイスの共通接続点との間に直列接続された第３，第４，第６，第８スイッチングデバイスと、
前記第３，第４スイッチングデバイスの共通接続点と前記第６，第８スイッチングデバイスの共通接続点との間に直列接続された第１１，第１３スイッチングデバイスと、を有し、
前記第４，第５半導体デバイスの共通接続点と前記第１１，第１３スイッチングデバイスの共通接続点とを接続し、前記第４，第６スイッチングデバイスの共通接続点を出力端子とすることを特徴とするマルチレベル電力変換装置。
【請求項２】
前記第４，第６，第１１，第１３スイッチングデバイスの一部または全部を２つ直列接続したことを特徴とする請求項１記載のマルチレベル電力変換装置。
【請求項３】
表２，表３のスイッチングパターンを有し、
前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とする請求項１または２記載のマルチレベル電力変換装置。
【表２】
2019041466.tif 000013
【表３】
2019041466.tif 000014
Ｓ１〜Ｓ１３ｂ：第１〜第１３スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
【請求項４】
前記第１〜第８半導体デバイスおよび前記第１〜第１３スイッチングデバイスの一部または全部を２以上に並列接続したことを特徴とする請求項１〜３のうち何れかに記載のマルチレベル電力変換装置。
【請求項５】
各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
前記直流モジュールは、
２個直列接続された第１，第２直流コンデンサと、
前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、
前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、
前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、
前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列接続された第２，第３半導体デバイスと、
前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、
前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、
前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、
前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列接続された第６，第７半導体デバイスと、を有し、
前記相モジュールは、
前記第１半導体デバイスの一端と前記第２，第３半導体デバイスの共通接続点との間に直列接続された第１，第２スイッチングデバイスと、
前記第２，第３半導体デバイスの共通接続点と前記第４半導体デバイスの一端との間に直列接続された第３，第４スイッチングデバイスと、
前記第５半導体デバイスの一端と前記第６，第７半導体デバイスの共通接続点との間に直列接続された第９，第１０スイッチングデバイスと
前記第６，第７半導体デバイスの共通接続点と前記第８半導体デバイスの一端との間に直列接続された第１１，第１２スイッチングデバイスと、
前記第１，第２スイッチングデバイスの共通接続点と前記第３，第４スイッチングデバイスの共通接続点との間に直列接続された第５，第６スイッチングデバイスと、
前記第９，第１０スイッチングデバイスの共通接続点と前記第１１，第１２スイッチングデバイスの共通接続点との間に直列接続された第１３，第１４スイッチングデバイスと、
前記第５，第６スイッチングデバイスの共通接続点と前記第１３，第１４スイッチングデバイスの共通接続点との間に直列接続された第７，第１５スイッチングデバイスと、を有し、
前記第４，第５半導体デバイスの共通接続点と前記第４，第９スイッチングデバイスの共通接続点とを接続し、前記第７，第１５スイッチングデバイスの共通接続点を出力端子とすることを特徴とするマルチレベル電力変換装置。
【請求項６】
前記第７，第１５スイッチングデバイスの一部または全部を２つ直列接続したことを特徴とする請求項５記載のマルチレベル電力変換装置。
【請求項７】
表４，表５のスイッチングパターンを有し、
前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とする請求項５または６記載のマルチレベル電力変換装置。
【表４】
2019041466.tif 000015
【表５】
2019041466.tif 000016
Ｓ１〜Ｓ１５ｂ：第１〜第１５スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
【請求項８】
前記第１〜第８半導体デバイスおよび前記第１〜第１５スイッチングデバイスの一部または全部を２以上に並列接続したことを特徴とする請求項５〜７のうち何れかに記載のマルチレベル電力変換装置。
【請求項９】
前記相モジュールを三相分設けたことを特徴とする請求項１〜８のうち何れかに記載のマルチレベル電力変換装置。
【請求項１０】
前記マルチレベル電力変換装置を２x段（ｘ＝１以上の整数）直列多段に接続したことを特徴とする請求項１〜９のうち何れかに記載のマルチレベル電力変換装置。
【請求項１１】
請求項１記載のマルチレベル電力変換装置を制御する制御方法であって、
表２，表３のスイッチングパターンを有し、
前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とするマルチレベル電力変換装置の制御方法。
【表２】
2019041466.tif 000017
【表３】
2019041466.tif 000018
Ｓ１〜Ｓ１３ｂ：第１〜第１３スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
【請求項１２】
請求項５記載のマルチレベル電力変換装置を制御する制御方法であって、
表４，表５のスイッチングパターンを有し、
前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とするマルチレベル電力変換装置の制御方法。
【表４】
2019041466.tif 000019
【表５】
2019041466.tif 000020
Ｓ１〜Ｓ１５ｂ：第１〜第１５スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中性点を有する電圧型高圧マルチレベル電力変換装置に関する。
【背景技術】
【０００２】
図９に、特許文献１の［実施形態１５］に記載された三相マルチレベル電力変換装置を示す。説明のため、図１０に図９の相モジュール一相分のマルチレベル電力変換装置を示す。図１０のマルチレベル電力変換装置は、直流モジュール１と相モジュール２とを備える。
【０００３】
直流モジュール１は２つの第１，第２直流コンデンサＤＣＰ，ＤＣＮと、２つの第１，第２フライングキャパシタＦＣＰ，ＦＣＮと、８つの第１〜第８半導体デバイスＳａ，Ｓｂ，Ｓｃ，Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇ，Ｓｈと、を有する。
【０００４】
相モジュール２は、１０個の第１〜第１０スイッチングデバイスＳ１，Ｓ２，Ｓ３，Ｓ４ａ，Ｓ４ｂ，Ｓ６ａ，Ｓ６ｂ，Ｓ８，Ｓ９，Ｓ１０と、４つの第１，第３ダイオードＤ１ａ，Ｄ１ｂ，Ｄ３ａ，Ｄ３ｂと、を有する。ここで第１〜第８半導体デバイスＳａ〜Ｓｈ，第１〜第１０スイッチングデバイスＳ１〜Ｓ１０はＩＧＢＴと逆並列に接続されたダイオードで構成されたものを例に挙げている。
【０００５】
直流モジュール１は第１，第２直流コンデンサＤＣＰ，ＤＣＮの電圧を２Ｅ［Ｖ］、第１，第２フライングキャパシタＦＣＰ，ＦＣＮの電圧をＥ［Ｖ］に保ち、相モジュール２は直流モジュール１の電位を選択することで５つの電位（＋２Ｅ，＋Ｅ，０，−Ｅ，−２Ｅ）を出力する。また、出力端子Ｏに流れる電流をＩとする。
【０００６】
ここで、相モジュール２の電圧出力指令値を［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］とする。
【０００７】
電圧出力指令値［＋２Ｅ］は、中性点端子Ｎに対しての出力端子Ｏの電圧が＋２Ｅであることを意味する。［＋Ｅ］，［−Ｅ］，［−２Ｅ］も同様である。電圧出力指令値［ＮＰ］は、中性点端子Ｎに対しての出力端子Ｏの電圧が０であることを意味する。
【０００８】
図１１にスイッチングパターンの一例を示す。図１１中の丸印は相モジュール２のオンしたスイッチングデバイスを示している。なお、図１１において、直流モジュール１のオンしている第１〜第８半導体デバイスＳａ〜Ｓｈには、丸印を付していない。図１２も同様である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１５−４７０５６号公報
【特許文献２】特開２０１５−９２７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
一般的に電力変換装置は、電圧指令値の遷移時に、短絡による半導体デバイス，スイッチングデバイスの過電流破壊を防止するため短絡防止時間（デッドタイム）Ｔｄを挿入する。デッドタイムＴｄ中のスイッチングパターンを図１２に示す。
【００１１】
図１１の［＋２Ｅ］から［＋Ｅ］へ遷移する場合は、第１スイッチングデバイスＳ１と第２スイッチングデバイスＳ２が同時オンした場合短絡するため、必ず、第１スイッチングデバイスＳ１をオフした後、第２スイッチングデバイスＳ２をオンする必要がある。よってデッドタイムのスイッチングパターンは第１スイッチングデバイスＳ１と第２スイッチングデバイスＳ２を同時オフした状態となる。
【００１２】
図１１では定常時のスイッチングパターンのみ示しているが、デッドタイム時のスイッチングパターンは短絡防止を達成するために、このように一意に決まる。
【００１３】
デッドタイムＴｄ中のスイッチングパターンを図１２に示すように、［ＤＴ＋２］、［ＤＴ＋１］、［ＤＴ−１］、［ＤＴ−２］とする。［ＤＴ＋２］は［＋２Ｅ］［＋Ｅ］間、［ＤＴ＋１］は［＋Ｅ］［ＮＰ］間、［ＤＴ−１］は［ＮＰ］［−Ｅ］間、［ＤＴ−２］は［−Ｅ］［−２Ｅ］間のデッドタイムのスイッチングパターンである。
【００１４】
図１３に［ＤＴ＋１］のスイッチングパターンを再掲する。図１３に示すように、電流経路（配線）には寄生インダクタンスが存在する。図１３の寄生インダクタンスをそれぞれＬ１〜Ｌ９とする。［ＮＰ］から［＋Ｅ］に変化し、出力端子Ｏに流れる電流Ｉが負極性の場合、出力端子の電位はＮＰから＋Ｅに変化するのが理想である。しかし、配線の寄生インダクタンス差により、一瞬、第１スイッチングデバイスＳ１のダイオードがクランプし、出力端子Ｏの電位が＋２Ｅとなる場合がある。この結果、出力端子ＯがＮＰ→２Ｅ→Ｅ、第８スイッチングデバイスＳ８のエミッタ端子側は−Ｅ→−Ｅ→−Ｅであるため、第６，第８スイッチングデバイスＳ６ａ，Ｓ６ｂ，Ｓ８の直列回路の両端にかかる電圧はＥ→３Ｅ→２Ｅと変化する場合がある。
【００１５】
以下に、上記の第１スイッチングデバイスＳ１のダイオードが一瞬クランプすることの理由を説明する。［±２Ｅ］，［±Ｅ］，［ＮＰ］出力時にそれぞれ電流経路が異なるために配線も異なる。そのためスイッチングパターンにより寄生インダクタンスが異なる。この寄生インダクタンスの差異（Ｌ１＜Ｌ２のとき）に起因して、一瞬、第１スイッチングデバイスＳ１のダイオードがクランプする。
【００１６】
マルチレベル電力変換装置では、スイッチングパターンと電流極性によって電流の通過する経路が異なる。そのため、各々の状態においてそれぞれ寄生インダクタンスを考慮する必要がある。
【００１７】
各状態における合計寄生インダクタンスを表１に記す。電力変換回路の対称性からＬ１≒Ｌ５、Ｌ２≒Ｌ４、Ｌ６≒Ｌ９、Ｌ７≒Ｌ８となる。
【００１８】
【表１】
2019041466.tif 000003
【００１９】
電流経路には、この寄生インダクタンスＬ１〜Ｌ９が存在し、表１に示すようにその電流経路によって寄生インダクタンス値が異なるため、出力端子Ｏの電位が変化する際に転流が発生する。その際にサージ電圧が発生し第６，第８スイッチングデバイスＳ６ａ，Ｓ６ｂ，Ｓ８がより高電圧を受けることがある。これに起因して第６，第８スイッチングデバイスＳ６ａ，Ｓ６ｂ，Ｓ８が過電圧破壊して、電力変換回路が正常に動作できなくなる恐れがある。
【００２０】
また、この時、第６，第８スイッチングデバイスＳ６ａ，Ｓ６ｂ，Ｓ８の直列回路の両端に瞬間３Ｅの電圧がかかる。スイッチングデバイス３直列分で３Ｅなので均等に電圧が分担している場合は問題ないが、均等に電圧分担しない場合、もしくは均等に分担するまでに時間がかかる場合は過渡状態で電圧不平衡になっており特定のスイッチングデバイスに電圧が過剰に掛り、スイッチングデバイスが過電圧破壊する恐れがある。
【００２１】
特許文献２では、２直列のスイッチングデバイスの電圧をバランスする回路が開示されている。しかし、３直列のスイッチングデバイスに電圧がかかると、第６スイッチングデバイスＳ６ａ，Ｓ６ｂの電圧は特許文献２の技術の適用によってバランスすることができるが、第８スイッチングデバイスＳ８に過大な電圧が掛ることは回避できない。
【００２２】
ここでは例として［ＤＴ＋１］の場合を挙げたが、［ＤＴ＋２］の場合も同様の現象が発生する。また、［ＤＴ−１］、［ＤＴ−２］の場合も同様の現象があり、第３，第４スイッチングデバイスＳ３，Ｓ４ａ，Ｓ４ｂの電圧バランスが問題になる。
【００２３】
この問題点はデッドタイム中に電位の確定しないスイッチングデバイスがあるため起き得る事象である。この現象を減らすためにはできるだけ、スイッチングデバイスの端子の電位を確定し、デッドタイム中に安定した電圧を供給することが、解決法の一つである。      
【００２４】
以上示したようなことから、マルチレベル電力変換装置において、スイッチングデバイスに過電圧が印加されて過電圧破壊することを抑制し、装置の信頼性を向上させることが課題となる。
【課題を解決するための手段】
【００２５】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、前記直流モジュールは、２個直列接続された第１，第２直流コンデンサと、前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列接続された第２，第３半導体デバイスと、前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列接続された第６，第７半導体デバイスと、を有し、前記相モジュールは、前記第１半導体デバイスの一端と前記第２，第３半導体デバイスの共通接続点との間に直列接続された第１，第２スイッチングデバイスと、前記第６，第７半導体デバイスの共通接続点と前記第８半導体デバイスの一端との間に直列接続された第９，第１０スイッチングデバイスと、前記第１，第２スイッチングデバイスの共通接続点と、前記第９，第１０スイッチングデバイスの共通接続点との間に直列接続された第３，第４，第６，第８スイッチングデバイスと、前記第３，第４スイッチングデバイスの共通接続点と前記第６，第８スイッチングデバイスの共通接続点との間に直列接続された第１１，第１３スイッチングデバイスと、を有し、前記第４，第５半導体デバイスの共通接続点と前記第１１，第１３スイッチングデバイスの共通接続点とを接続し、前記第４，第６スイッチングデバイスの共通接続点を出力端子とすることを特徴とする。
【００２６】
また、その一態様として、前記第４，第６，第１１，第１３スイッチングデバイスの一部または全部を２つ直列接続したことを特徴とする。
【００２７】
また、その一態様として、表２，表３のスイッチングパターンを有し、前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とする。
【００２８】
【表２】
2019041466.tif 000004
【００２９】
【表３】
2019041466.tif 000005
【００３０】
Ｓ１〜Ｓ１３ｂ：第１〜第１３スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
また、その一態様として、前記第１〜第８半導体デバイスおよび前記第１〜第１３スイッチングデバイスの一部または全部を２以上に並列接続したことを特徴とする。
【００３１】
また、他の態様として、各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、前記直流モジュールは、２個直列接続された第１，第２直流コンデンサと、前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列接続された第２，第３半導体デバイスと、前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列接続された第６，第７半導体デバイスと、を有し、前記相モジュールは、前記第１半導体デバイスの一端と前記第２，第３半導体デバイスの共通接続点との間に直列接続された第１，第２スイッチングデバイスと、前記第２，第３半導体デバイスの共通接続点と前記第４半導体デバイスの一端との間に直列接続された第３，第４スイッチングデバイスと、前記第５半導体デバイスの一端と前記第６，第７半導体デバイスの共通接続点との間に直列接続された第９，第１０スイッチングデバイスと前記第６，第７半導体デバイスの共通接続点と前記第８半導体デバイスの一端との間に直列接続された第１１，第１２スイッチングデバイスと、前記第１，第２スイッチングデバイスの共通接続点と前記第３，第４スイッチングデバイスの共通接続点との間に直列接続された第５，第６スイッチングデバイスと、前記第９，第１０スイッチングデバイスの共通接続点と前記第１１，第１２スイッチングデバイスの共通接続点との間に直列接続された第１３，第１４スイッチングデバイスと、前記第５，第６スイッチングデバイスの共通接続点と前記第１３，第１４スイッチングデバイスの共通接続点との間に直列接続された第７，第１５スイッチングデバイスと、を有し、前記第４，第５半導体デバイスの共通接続点と前記第４，第９スイッチングデバイスの共通接続点とを接続し、前記第７，第１５スイッチングデバイスの共通接続点を出力端子とすることを特徴とする。
【００３２】
また、その一態様として、前記第７，第１５スイッチングデバイスの一部または全部を２つ直列接続したことを特徴とする。
【００３３】
また、その一態様として、表４，表５のスイッチングパターンを有し、前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とする。
【００３４】
【表４】
2019041466.tif 000006
【００３５】
【表５】
2019041466.tif 000007
【００３６】
Ｓ１〜Ｓ１５ｂ：第１〜第１５スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
また、その一態様として、前記第１〜第８半導体デバイスおよび前記第１〜第１５スイッチングデバイスの一部または全部を２以上に並列接続したことを特徴とする。
【００３７】
また、その一態様として、前記相モジュールを三相分設けたことを特徴とする。
【００３８】
また、その一態様として、前記マルチレベル電力変換装置を２x段（ｘ＝１以上の整数）直列多段に接続したことを特徴とする。
【発明の効果】
【００３９】
本発明によれば、マルチレベル電力変換装置において、スイッチングデバイスに過電圧が印加されて過電圧破壊することを抑制し、装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００４０】
【図１】実施形態１におけるマルチレベル電力変換装置を示す回路図。
【図２】実施形態１におけるスイッチングパターンを示す図。
【図３】実施形態２におけるマルチレベル電力変換装置を示す回路図。
【図４】実施形態３におけるマルチレベル電力変換装置を示す回路図。
【図５】実施形態３におけるスイッチングパターンを示す図。
【図６】実施形態３における寄生インダクタンスを示す図。
【図７】実施形態４におけるマルチレベル電力変換装置を示す回路図。
【図８】直列多段に接続したマルチレベル電力変換装置を示す図。
【図９】従来のマルチレベル電力変換装置の一例を示す図。
【図１０】図８の相モジュール一相分を示す図。
【図１１】従来のマルチレベル電力変換装置のスイッチングパターンを示す図。
【図１２】従来のマルチレベル電力変換装置のデッドタイムにおけるスイッチングパターンを示す図。
【図１３】従来のマルチレベル電力変換装置におけるデッドタイム中のダイオードクランプ現象を示す図。
【発明を実施するための形態】
【００４１】
以下、本願発明におけるマルチレベル電力変換装置の実施形態１〜４を図１〜図８に基づいて詳述する。
【００４２】
［実施形態１］
図１は本実施形態１におけるマルチレベル電力変換装置を示す回路図である。図１に示すように、本実施形態１のマルチレベル電力変換装置は、直流モジュール１と相モジュール２と、を備える。図１では相モジュール２を一相分のみ示しているが、相モジュール２は２相以上とする。
【００４３】
直流モジュール１は２つの第１，第２直流コンデンサＤＣＰ，ＤＣＮと、２つの第１，第２フライングキャパシタＦＣＰ，ＦＣＮと、８つの第１〜第８半導体デバイスＳａ，Ｓｂ，Ｓｃ，Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇ，Ｓｈと、を有する。
【００４４】
また、相モジュール２は１４個の第１〜第１３スイッチングデバイスＳ１，Ｓ２，Ｓ３，Ｓ４ａ，Ｓ４ｂ，Ｓ６ａ，Ｓ６ｂ，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１ａ，Ｓ１１ｂ，Ｓ１３ａ，Ｓ１３ｂを有する。
【００４５】
直流モジュール１は、第１，第２直流コンデンサＤＣＰ，ＤＣＮが直列接続される。第１直流コンデンサＤＣＰの正極端に第１半導体デバイスＳａの一端が接続される。第１直流コンデンサＤＣＰの負極端に第４半導体デバイスＳｄの一端が接続される。第１半導体デバイスＳａの他端と第４半導体デバイスＳｄの他端との間に第１フライングキャパシタＦＣＰが接続される。第１半導体デバイスＳａと第１フライングキャパシタＦＣＰの共通接続点と第４半導体デバイスＳｄと第１フライングキャパシタＦＣＰの共通接続点との間に第２，第３半導体デバイスＳｂ，Ｓｃが直列接続される。
【００４６】
第２直流コンデンサＤＣＮの正極端に第５半導体デバイスＳｅの一端が接続される。第２直流コンデンサＤＣＮの負極端に第８半導体デバイスＳｈの一端が接続される。第５半導体デバイスＳｅの他端と第８半導体デバイスＳｈの他端との間に第２フライングキャパシタＦＣＮが接続される。第５半導体デバイスＳｅと第２フライングキャパシタＦＣＮの共通接続点と第８半導体デバイスＳｈと第２フライングキャパシタＦＣＮの共通接続点との間に第６，第７半導体デバイスＳｆ，Ｓｇが直列接続される。
【００４７】
相モジュール２は、第１半導体デバイスＳａの一端と第２，第３半導体デバイスＳｂ，Ｓｃの共通接続点との間に第１，第２スイッチングデバイスＳ１，Ｓ２が直列接続される。第６，第７半導体デバイスＳｆ，Ｓｇの共通接続点と第８半導体デバイスＳｈの一端との間に第９，第１０スイッチングデバイスＳ９，Ｓ１０が直列接続される。
【００４８】
第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点と、第９，第１０スイッチングデバイスＳ９，Ｓ１０の共通接続点との間に第３，第４，第６，第８スイッチングデバイスＳ３，Ｓ４ａ，Ｓ４ｂ，Ｓ６ａ，Ｓ６ｂ，Ｓ８が直列接続される。
【００４９】
第３，第４スイッチングデバイスＳ３，Ｓ４ａの共通接続点と第６，第８スイッチングデバイスＳ６ｂ，Ｓ８の共通接続点との間に第１１，第１３スイッチングデバイスＳ１１ａ，Ｓ１１ｂ，Ｓ１３ａ，Ｓ１３ｂが直列接続される。
【００５０】
第４，第５半導体デバイスＳｄ，Ｓｅの共通接続点と第１１，第１３スイッチングデバイスＳ１１ｂ，Ｓ１３ａの共通接続点とを接続する。第４，第６スイッチングデバイスＳ４ｂ，Ｓ６ａの共通接続点を出力端子Ｏとする。
【００５１】
ここで、第１〜第８半導体デバイスＳａ〜Ｓｈ，第１〜第１３スイッチングデバイスＳ１〜Ｓ１３ｂはＩＧＢＴと逆並列に接続されたダイオードで構成されてものを例に挙げている。直流モジュール１は第１，第２直流コンデンサＤＣＰ，ＤＣＮの電圧を２Ｅ［Ｖ］、第１，第２フライングキャパシタＦＣＰ，ＦＣＮの電圧をＥ［Ｖ］に保ち、相モジュール２は直流モジュールの電位を選択することで５つの電位（＋２Ｅ，＋Ｅ，０，−Ｅ，−２Ｅ）を出力する。また、出力端子Ｏに流れる電流をＩとする。
【００５２】
図１０に示す従来のマルチレベル電力変換装置の第１，第２ダイオードＤ１ａ，Ｄ１ｂ，Ｄ３ａ，Ｄ３ｂを第１〜第１３スイッチングデバイスＳ１１ａ，Ｓ１１ｂ，Ｓ１３ａ，Ｓ１３ｂに代えた点が、図１０との差異である。
【００５３】
本実施形態１における５レベルを出力する第１〜第８半導体デバイスＳａ〜Ｓｈ，第１〜第１３スイッチングデバイスＳ１〜Ｓ１３ｂのスイッチングパターンを表２，図２に示す。
【００５４】
【表２】
2019041466.tif 000008
【００５５】
表２に示すように、これらのゲート信号（スイッチングデバイスのオンオフ信号）の組合せにより、５つの電位が出力端子Ｏから出力可能になる。ここで相モジュール２の電圧出力指令値を［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］とし、直流モジュール１の電圧出力指令を［ＤＤ］，［ＣＤ］，［ＤＣ］，［ＣＣ］とする。
【００５６】
直流モジュール１の電圧出力指令値の［Ｄ］は電流Ｉが正のときの第１フライングキャパシタＦＣＰもしくは第２フライングキャパシタＦＣＮの放電指令、［Ｃ］は第１フライングキャパシタＦＣＰもしくは第２フライングキャパシタＦＣＮの充電指令を意味する。
【００５７】
表２において、電圧出力指令値の１つ目は第１フライングキャパシタＦＣＰの指令、２つ目は第２フライングキャパシタＦＣＮの指令である。たとえば、電圧出力指令値が［ＣＤ］の場合、第１フライングキャパシタＦＣＰは充電指令、第２フライングキャパシタＦＣＮは放電指令を意味する。また、表２中の１はゲートオン、０はゲートオフを意味する。第１〜第８半導体デバイスＳａ〜Ｓｈ，第１〜第１３スイッチングデバイスＳ１〜Ｓ１３ｂは、ゲートオン時にオン状態、ゲートオフ時にオフ状態となる。
【００５８】
相モジュール２の出力電圧は正弦波に近似させる。よって、電圧出力指令値の遷移の条件は、［＋２Ｅ］←→［＋Ｅ］←→［ＮＰ］←→［−Ｅ］←→［−２Ｅ］となる。デッドタイム中の第１〜第１３スイッチングデバイスＳ１〜Ｓ１３ｂのスイッチングパターンを表３，図２に示す。
【００５９】
【表３】
2019041466.tif 000009
【００６０】
表３において、［ＤＴ＋２］は［＋２Ｅ］と［＋Ｅ］間のデッドタイムのスイッチングパターンである。［ＤＴ＋１］は［＋Ｅ］と［ＮＰ］間のデッドタイムのスイッチングパターンである。［ＤＴ−１］は［ＮＰ］と［−Ｅ］間のデッドタイム
のスイッチングパターンである。［ＤＴ−２］は［−Ｅ］と［−２Ｅ］間のデッドタイムのスイッチングパターンである。
【００６１】
よって、デッドタイム中のスイッチングパターンを含めると、スイッチングパターンの遷移の条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］となる。
【００６２】
本実施形態１の特徴は、第１１，第１３スイッチングデバイスＳ１１ａ，Ｓ１１ｂ，Ｓ１３ａ，Ｓ１３ｂを積極的にオンさせ、動作中に電位が不定となっているスイッチングデバイスの接続点を減らしたことである。
【００６３】
表２，表３に示すように［＋２Ｅ］，［＋Ｅ］，［ＮＰ］を出力しているときは第１３スイッチングデバイスＳ１３ａ，Ｓ１３ｂをオンさせる。デッドタイム中の［ＤＴ＋２］，［ＤＴ＋１］も同様にオンさせる。
【００６４】
これにより、第８スイッチングデバイスＳ８のコレクタ端子側はＮＰ電位になる。また［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［ＤＴ＋２］，［ＤＴ＋１］では第９スイッチングデバイスＳ９がオンしているため、第８スイッチングデバイスＳ８のエミッタ端子側は−Ｅの電位である。よって、第８スイッチングデバイスＳ８のコレクタ、エミッタ端子間にかかる電圧はＥとなる。
【００６５】
問題点で挙げた例で考える。［ＮＰ］から［＋Ｅ］に変化し、出力端子Ｏの電流Ｉが負極性に流れている場合、出力端子Ｏの電位はＮＰから＋Ｅに変化するのが理想である。しかし、配線のインピーダンス差により、一瞬、第１スイッチングデバイスＳ１のダイオードがクランプし、出力端子Ｏに＋２Ｅが出力する場合がある。この結果、第６，第８スイッチングデバイスＳ６ａ，Ｓ６ｂ，Ｓ８間にかかる電圧はＥ→３Ｅ→２Ｅと次々に変化する場合がある。
【００６６】
ただし、第８スイッチングデバイスＳ８にかかる電圧は［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［ＤＴ＋２］，［ＤＴ＋１］においては常時Ｅであるため、第６スイッチングデバイスＳ６ａ，Ｓ６ｂにかかる電圧を考えればよい。第６スイッチングデバイスＳ６ａ，Ｓ６ｂにかかる電圧は０→２Ｅ→Ｅとなるため、特許文献２の制御方法を使用すれば、問題なく電圧はバランスする。
【００６７】
サージ電圧は電位変動量と相関があり、電位変動量が先行技術と比較して１レベル（Ｅ）分だけ減少しているため、その分サージ電圧も減少する。
【００６８】
［−２Ｅ］，［−Ｅ］，［ＮＰ］を出力しているときは第１１スイッチングデバイスＳ１１ａ，Ｓ１１ｂをオンさせる。デッドタイム中の［ＤＴ−２］，［ＤＴ−１］も同様に第１１スイッチングデバイスＳ１１ａ，Ｓ１１ｂをオンさせる。これにより、第３スイッチングデバイスＳ３のエミッタ端子側はＮＰ電位になり、第３スイッチングデバイスＳ３のコレクタ端子側は＋Ｅの電位であるため、第３スイッチングデバイスＳ３のコレクタ、エミッタ端子間にかかる電圧はＥとなる。
【００６９】
上述した理由と同様に問題なく、第３，第４スイッチングデバイスＳ３，Ｓ４ａ，Ｓ４ｂの電圧はバランスし、サージ電圧も減少する。
【００７０】
なお、本実施形態１の図１では、スイッチングデバイスの耐電圧の関係で、第４スイッチングデバイスＳ４ａ，Ｓ４ｂを直列接続している。第６スイッチングデバイスＳ６ａ，Ｓ６ｂ、第１１スイッチングデバイスＳ１１ａ，Ｓ１１ｂ、第１３スイッチングデバイスＳ１３ａ，Ｓ１３ｂについても同様である。耐電圧の高いスイッチングデバイスを用いれば、直列接続された２つのスイッチングデバイスを１つにまとめてもよい。
【００７１】
以上示したように、本実施形態１によれば、第３，第８スイッチングデバイスＳ３、Ｓ８にかかる電圧が安定するため、第３，第８スイッチングデバイスＳ３，Ｓ８はデッドタイム中に過渡的な電位変動の影響を受けない。
【００７２】
また、第３，第８スイッチングデバイスＳ３，Ｓ８は過渡的な電位変動の影響を受けないため、第３，第８スイッチングデバイスＳ３、Ｓ８の過電圧による破壊が抑制される。よって、電力変換装置の信頼性が向上する。
【００７３】
また、第１スイッチングデバイスＳ１または第１０スイッチングデバイスＳ１０のダイオードがクランプし、意図しない電圧が第４スイッチングデバイスＳ４ａ、Ｓ４ｂまたは第６スイッチングデバイスＳ６ａ、Ｓ６ｂにかかったとしても従来の電力変換装置よりもその電圧が小さいため、電位変動によるサージ電圧量を抑制することが可能となる。
【００７４】
さらに、サージ電圧が小さいため、第４スイッチングデバイスＳ４ａ、Ｓ４ｂもしくは第６スイッチングデバイスＳ６ａ、Ｓ６ｂのスイッチング損失が小さく、スイッチングデバイスの温度上昇が抑制されるため、スイッチングデバイスの信頼性及び寿命が向上する。よって、電力変換装置の信頼性の向上を図ることが可能となる。
【００７５】
［実施形態２］
図３は、本実施形態２におけるマルチレベル電力変換装置を示す回路図である。図３に示すように、本実施形態２におけるマルチレベル電力変換装置は、実施形態１の相モジュール２を三相に拡張したものである。図３に示す本実施形態２の電力変換装置は、一つの直流モジュール１と三つの相モジュール２ａ，２ｂ，２ｃと、を備える。
【００７６】
直流モジュール１から供給される５つの電位は各相モジュール２ａ，２ｂ，２ｃと並列接続した構成である。
【００７７】
以上示したように、本実施形態２によれば、実施形態１と同様の作用効果を奏する。
【００７８】
［実施形態３］
図４は、本実施形態３におけるマルチレベル電力変換装置を示す回路図である。図４に示すように、本実施形態３におけるマルチレベル電力変換装置は、直流モジュール１と、相モジュール２と、を備える。図４では、相モジュール２を一相分のみ示しているが、相モジュール２は２相以上とする。
【００７９】
直流モジュール１は２つの第１，第２直流コンデンサＤＣＰ，ＤＣＮと、２つの第１，第２フライングキャパシタＦＣＰ，ＦＣＮと、８つの第１〜第８半導体デバイスＳａ，Ｓｂ，Ｓｃ，Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇ，Ｓｈと、を有する。
【００８０】
相モジュール２は、１６個の第１〜第１５スイッチングデバイスＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７ａ，Ｓ７ｂ，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５ａ，Ｓ１５ｂを有する。
【００８１】
直流モジュール１の構成は実施形態１と同様であるため、ここでの説明は省略する。
【００８２】
相モジュール２は、第１半導体デバイスＳａの一端と第２，第３半導体デバイスＳｂ，Ｓｃの共通接続点との間に第１，第２スイッチングデバイスＳ１，Ｓ２が直列接続される。第２，第３半導体デバイスＳｂ，Ｓｃの共通接続点と第４半導体デバイスＳｄの一端との間に第３，第４スイッチングデバイスＳ３，Ｓ４が直列接続される。
【００８３】
第５半導体デバイスＳｅの一端と第６，第７半導体デバイスＳｆ，Ｓｇの共通接続点との間に第９，第１０スイッチングデバイスＳ９，Ｓ１０が直列接続される。第６，第７半導体デバイスＳｆ，Ｓｇの共通接続点と第８半導体デバイスＳｈの一端との間に第１１，第１２スイッチングデバイスＳ１１，Ｓ１２が直列接続される。
【００８４】
第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点と第３，第４スイッチングデバイスＳ３，Ｓ４の共通接続点との間に第５，第６スイッチングデバイスＳ５，Ｓ６が直列接続される。第９，第１０スイッチングデバイスＳ９，Ｓ１０の共通接続点と第１１，第１２スイッチングデバイスＳ１１，Ｓ１２の共通接続点との間に第１３，第１４スイッチングデバイスＳ１３，Ｓ１４が直列接続される。
【００８５】
第５，第６スイッチングデバイスＳ５，Ｓ６の共通接続点と第１３，第１４スイッチングデバイスＳ１３，Ｓ１４の共通接続点との間に第７，第１５スイッチングデバイスＳ７ａ，Ｓ７ｂ，Ｓ１５ａ，Ｓ１５ｂが直列接続される。
【００８６】
第４，第５半導体デバイスＳｄ，Ｓｅの共通接続点と第４，第９スイッチングデバイスＳ４，Ｓ９の共通接続点とが接続される。第７，第１５スイッチングデバイスＳ７ｂ，Ｓ１５ａの共通接続点を出力端子Ｏとする。
【００８７】
ここで、第１〜第８半導体デバイスＳａ〜Ｓｈ，第１〜第１５スイッチングデバイスＳ１〜Ｓ１５ｂはＩＧＢＴと逆並列に接続されたダイオードで構成されたものを例に挙げている。直流モジュール１は第１，第２直流コンデンサＤＣＰ，ＤＣＮの電圧を２Ｅ［Ｖ］、第１，第２フライングキャパシタＦＣＰ，ＦＣＮの電圧をＥ［Ｖ］に保ち、相モジュール２は直流モジュール１の電位を選択することで５つの電位（＋２Ｅ，＋Ｅ，０，−Ｅ，−２Ｅ）を出力する。また、出力端子Ｏに流れる電流をＩとする。
【００８８】
この構成は、第１直流コンデンサＤＣＰ、第１フライングキャパシタＦＣＰ、第１〜第４半導体デバイスＳａ〜Ｓｄ、第１〜第６スイッチングデバイスＳ１〜Ｓ６より構成される回路、および、第２直流コンデンサＤＣＮ、第２フライングキャパシタＦＣＮ、第５〜第８半導体デバイスＳｅ〜Ｓｈ、第９〜第１４スイッチングデバイスＳ９〜Ｓ１４より構成される回路は、それぞれ、端子Ｎと出力端子Ｏを軸として幾何学的対称性をもつ回路となっている。
【００８９】
本実施形態３におけるマルチレベル電力変換装置は、図１０に示すマルチレベル電力変換装置の第１，第２ダイオードＤ１ａ，Ｄ１ｂ，Ｄ３ａ，Ｄ３ｂを第６，第４，第９，第１３スイッチングデバイスＳ６，Ｓ４，Ｓ９，Ｓ１３に代えて、第３，第１０スイッチングデバイスＳ３，Ｓ１０を追加したものである。
【００９０】
本実施形態３におけるマルチレベル電力変換装置の５レベル出力する第１〜第８スイッチングデバイスＳａ〜Ｓｈ，第１〜第１５スイッチングデバイスＳ１〜Ｓ１５ｂのスイッチングパターンを表４，図５に示す。
【００９１】
【表４】
2019041466.tif 000010
【００９２】
表４に示すように、これらのゲート信号（スイッチングデバイスのオンオフ信号）の組合せにより、５つの電位が出力に可能になる。ここで相モジュール２の電圧出力指令値を［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］とし、直流モジュール１の電圧出力指令値を［ＤＤ］，［ＣＤ］，［ＤＣ］，［ＣＣ］とする。
【００９３】
さらに相モジュールの出力電圧は正弦波に近似させる。よって電圧出力指令の遷移の条件は、［＋２Ｅ］←→［＋Ｅ］←→［ＮＰ］←→［−Ｅ］←→［−２Ｅ］となる。デッドタイムＴｄ中のスイッチングパターンを表５，図５に示す。
【００９４】
【表５】
2019041466.tif 000011
【００９５】
表５において、［ＤＴ＋２］は［＋２Ｅ］と［＋Ｅ］間のデッドタイムのスイッチングパターンである。［ＤＴ＋１］は［＋Ｅ］と［ＮＰ］間のデッドタイムのスイッチングパターンである。［ＤＴ−１］は［ＮＰ］と［−Ｅ］間のデッドタイムのスイッチングパターンである。［ＤＴ−２］は［−Ｅ］と［−２Ｅ］間のデッドタイムのスイッチングパターンである。
【００９６】
よって、デッドタイム中のスイッチングパターンを含めると、スイッチングパターンの遷移の条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］となる。
【００９７】
本実施形態３の特徴は、大きく分けて３つある。一つ目は、実施形態１と同様に、スイッチングデバイスの組合せにより動作中に電位が不定となっているスイッチングデバイスの接続点を減らしたことである。また、［＋Ｅ］，［−Ｅ］出力時に導通するスイッチングデバイスが並列になっている箇所があるため、この部分の導通損失が低減可能である。
【００９８】
二つ目は、実施形態１と同様に、ゲートオフ期間中に一つ当たりのスイッチングデバイスにかかる電圧を必ずＥに制限していることである。ただし、ゲートオフ期間中において直列接続した２つのスイッチングデバイスで２Ｅの電圧がかかる箇所がある。その箇所は第７スイッチングデバイスＳ７ａ，Ｓ７ｂ間または第１５スイッチングデバイスＳ１５ａ，Ｓ１５ｂ間である。
【００９９】
例として、第１４，第１５スイッチングデバイスＳ１４，Ｓ１５ａ，Ｓ１５ｂの電圧について説明する。［＋２Ｅ］の状態において、表４のスイッチングパターンの動作によって、第１４スイッチングデバイスＳ１４にかかる電圧は常時Ｅであり、第１５スイッチングデバイスＳ１５ａ，Ｓ１５ｂにかかる電圧は２Ｅとなる。これらの箇所では、特許文献２の技術を使用すれば、問題なく直列接続した２つのスイッチングデバイスの電圧をバランスさせることができる。なお、特許文献２以外の、直列接続した２つのスイッチングデバイスの電圧をバランスさせる方法を用いてもよい。
【０１００】
三つ目は、本実施形態３の回路は幾何学に対称性を有するため、［＋２Ｅ］、［＋Ｅ］間において電流経路に共通経路が多い。そのため、それぞれの配線による寄生インダクタンスの差が小さい。さらに、［＋Ｅ］、［ＮＰ］間においても電流経路に共通線路が多く、それぞれの配線による寄生インダクタンスの差が小さい。
【０１０１】
図６に本実施形態３におけるマルチレベル電力変換装置の寄生インダクタンスを示す。また、表６に本実施形態３における総合寄生インダクタンスを示す。
【０１０２】
【表６】
2019041466.tif 000012
【０１０３】
電力変換回路の対称性から寄生インダクタンスはＬ１≒Ｌ５、Ｌ２≒Ｌ４、Ｌ６≒Ｌ７≒Ｌ８≒Ｌ９、Ｌ１０≒Ｌ１１となる。表６中のＬ６／／Ｌ７は寄生インダクタンスＬ６と寄生インダクタンスＬ７の並列接続時のインダクタンス値であることを示す。他の／／も同様である。
【０１０４】
スイッチングパターンは［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］と遷移するが、各遷移間のスイッチングパターンにおいて、電流経路に共通経路が多いため、スイッチングパターン遷移時に共通の寄生インダクタンスがある。それにより、スイッチングパターン遷移時の合計寄生インダクタンスの変化は小さくなる。例えば、［ＮＰ］から［＋Ｅ］に変化し、電流が負極性に流れている場合、寄生インダクタンスＬ７，Ｌ１０が共通の寄生インダクタンスであるため、合計寄生インダクタンスの変化が小さい。
【０１０５】
従来の技術（図１０〜図１３）や実施形態１の図１では、各遷移間のスイッチングパターンにおいて共通の電流経路がない場合があるため、スイッチングパターン遷移時に急激に合計寄生インダクタンス値が変化する場合がある。例えば、図１３の回路において、［ＮＰ］から［＋Ｅ］に変化し、電流が負極性に流れている場合、表１に示すように合計の寄生インダクタンスがＬ３＋Ｌ８からＬ２＋Ｌ６と変化する。
【０１０６】
また、図６のＬ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５やＬ６，Ｌ７，Ｌ８，Ｌ９やＬ１０，Ｌ１１のような隣り合う電流経路は、同じ導通部材が用いられることが多い。導通部材が同一の場合、理論上は各部材の寄生インダクタンスは等しくなる。そのため、本実施形態３にように、回路構成が幾何学的に対称性を有し、スイッチングパターンが少しずつ移り変わっていく場合、各遷移間のスイッチングパターンにおける合計寄生インダクタンスの差異も小さくなる。特に、スイッチングデバイス（ＩＧＢＴ）に２ｉｎ１のモジュールを用いた場合、その効果は顕著となる。
【０１０７】
従来の技術で発生していた転流中の寄生インダクタンスの差によるサージ電圧発生量は、本実施形態３では原理的に抑制可能である。
【０１０８】
従来技術で挙げた例で考える。本実施形態３において、［ＮＰ］から［＋Ｅ］に変化し、電流が負極性に流れている場合、出力端子Ｏの電位はＮＰから＋Ｅに変化する。これは従来技術と比較して寄生インダクタンスの差が小さいこと、また、表６からわかるように［＋Ｅ］、［ＤＴ＋１］の総合寄生インダクタンス値は［＋２Ｅ］の総合寄生インダクタンス値と比較して小さいため、出力端子Ｏの電位は＋２Ｅとならない。
【０１０９】
なぜならば、［＋Ｅ］、［ＤＴ＋１］の電流経路が一部並列（Ｌ６／／Ｌ７）であり、［＋Ｅ］、［ＤＴ＋１］の総合寄生インダクタンス値が［＋２Ｅ］の総合寄生インダクタンス値よりも小さくなり、一瞬第１スイッチングデバイスＳ１のダイオードがクランプする現象が発生しなくなるからである。
【０１１０】
また、［＋２Ｅ］、［＋Ｅ］、［ＮＰ］、［ＤＴ＋２］、［ＤＴ＋１］では第１１スイッチングデバイスＳ１１がオンしているため、第１４スイッチングデバイスＳ１４のエミッタ端子の電位は−Ｅである。
【０１１１】
よって、図４の第１５，第１４スイッチングデバイスＳ１５ａ、Ｓ１５ｂ、Ｓ１４の直列回路間にかかる電圧（第１４スイッチングデバイスＳ１４のエミッタ端子と第１５スイッチングデバイスＳ１５ａのコレクタ端子間に印加される電圧）は最大２Ｅであり、サージ電圧も小さくなる。ゲートオンオフ切替え中に発生するサージ電圧は電位変動量と相関があり、電位変動量が減少しているため、その分サージ電圧も減少する。
【０１１２】
なお、本実施形態３の図４では、スイッチングデバイスの耐電圧の関係で、第７スイッチングデバイスＳ７ａ，Ｓ７ｂを直列接続している。第１５スイッチングデバイスＳ１５ａ，Ｓ１５ｂについても同様である。耐電圧の高いスイッチングデバイスを用いれば、これらの直列接続された２つのスイッチングデバイスを１つにまとめてもよい。
【０１１３】
以上示したように、本実施形態３によれば、各々のスイッチングデバイスにかかる電圧が安定するため、デッドタイムＴｄ中に過渡的な電位変動の影響を受けない。
【０１１４】
また、過渡的な電位変動の影響を受けないため、過電圧による破壊や故障の発生確率が減少する。よって、電力変換装置の信頼性が向上する。
【０１１５】
また、ダイオードがクランプし、意図しない電圧が第７スイッチングデバイスＳ７ａ、Ｓ７ｂもしくは第１５スイッチングデバイスＳ１５ａ、Ｓ１５ｂにかかったとしても、先行技術よりもその電圧が小さいため、電位変動によるサージ電圧量が小さい。これにより、スイッチングデバイスが過電圧破壊しにくくなるため、電力変換装置の信頼性が向上する。
【０１１６】
さらに、サージ電圧量が小さいため、第７スイッチングデバイスＳ７ａ、Ｓ７ｂもしくは第１５スイッチングデバイスＳ１５ａ、Ｓ１５ｂのスイッチング損失が小さく、各スイッチングデバイスの温度上昇が抑制されるため、スイッチングデバイスの信頼性及び寿命が向上する。よって、電力変換装置の信頼性が向上する。
【０１１７】
また、実施形態１と比較しても、以下の効果がある。本実施形態３の回路は幾何学的に対称性を有するため、各スイッチングパターン間での寄生インダクタンスの差異が小さい。さらに、各スイッチングパターンにおいて寄生インダクタンスの差異が小さいため、転流によるサージ電圧をより抑制できる。これにより、スイッチングデバイスがより過電圧破壊しにくくなるため、電力変換装置の信頼性が向上する。
【０１１８】
また、［＋Ｅ］、［−Ｅ］出力時に導通経路のスイッチングデバイスが並列になっているため導通損失の低減が可能である。よって、これらの並列に構成されている第２，第３，第５，第６，第１０，第１１，第１３，第１４スイッチングデバイスＳ２，Ｓ３、Ｓ５，Ｓ６，Ｓ１０，Ｓ１１，Ｓ１３，Ｓ１４の温度上昇による破壊を抑制できるため、電力変換装置の信頼性が向上する。
【０１１９】
［実施形態４］
図７は、本実施形態４におけるマルチレベル電力変換装置を示す回路図である。本実施形態４におけるマルチレベル電力変換装置は、図７に示すように、実施形態３における相モジュール２を三相に拡張したものである。
【０１２０】
本実施形態４におけるマルチレベル電力変換装置は、一つの直流モジュール１と、三つの相モジュール２ａ，２ｂ，２ｃと、を備える。直流モジュール１から供給される５つの電位は各相モジュール２ａ，２ｂ，２ｃと並列接続した構成である。
【０１２１】
以上示したように、本実施形態４によれば、実施形態３と同様の作用効果を奏する。
【０１２２】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【０１２３】
例えば、実施形態１〜４における半導体デバイス、スイッチングデバイスの一部または全部を２以上に並列接続しても良い。
【０１２４】
また、実施形態１〜４におけるマルチレベル電力変換装置を２x段直列多段（ｘ＝１以上の整数）に接続しても良い。マルチレベル電力変換装置を２段直列接続した構成を図８（ａ）、４段直列接続した構成を図８（ｂ）に示す。
【０１２５】
２x段直列多段の構成について説明する。例として、図８（ａ）のマルチレベル電力変換装置３ａ，３ｂに図１の構成を適用する場合、マルチレベル電力変換装置３ａ側の直流コンデンサＤＣＮの負極とマルチレベル電力変換装置３ｂ側の直流コンデンサＤＣＰの正極とを接続する。図８（ｂ）でも同様の接続となる。
さらに、図８（ａ）に示すように、２段直列接続の場合は、隣り合うマルチレベル電力変換装置３ａ，３ｂの出力端子にスイッチングデバイスＳの一端を接続する。そのスイッチングデバイスＳの他端同士を接続し、その共通接続点を出力端子とする。
【０１２６】
図８（ｂ）に示すように、４段直列接続の場合は、隣り合うマルチレベル電力変換装置３ａ，３ｂおよび３ｃ，３ｄの出力端子をスイッチングデバイスＳを介して接続する。さらに、その共通接続点同士をスイッチングデバイスＳを介して接続し、その接続点を出力端子とする。
【０１２７】
その結果、２段直列多段に接続した場合は９レベル、４段直列多段に接続した場合は１７レベル、８段直列多段に接続した場合は３３レベルの電圧を出力することが可能となる。
【符号の説明】
【０１２８】
１…直流モジュール
２…相モジュール
Ｓａ〜Ｓｈ…半導体デバイス
Ｓ１〜Ｓ１５…スイッチングデバイス
Ｌ１〜Ｌ１１…寄生インダクタンス
３ａ〜３ｄ…マルチレベル電力変換装置
【図１】
2019041466.tif 000021
【図２】
2019041466.tif 000022
【図３】
2019041466.tif 000023
【図４】
2019041466.tif 000024
【図５】
2019041466.tif 000025
【図６】
2019041466.tif 000026
【図７】
2019041466.tif 000027
【図８】
2019041466.tif 000028
【図９】
2019041466.tif 000029
【図１０】
2019041466.tif 000030
【図１１】
2019041466.tif 000031
【図１２】
2019041466.tif 000032
【図１３】
2019041466.tif 000033
【手続補正書】
【提出日】平成30年9月19日(2018.9.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
前記直流モジュールは、
２個直列接続された第１，第２直流コンデンサと、
前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、
前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、
前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、
前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列接続された第２，第３半導体デバイスと、
前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、
前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、
前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、
前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列接続された第６，第７半導体デバイスと、を有し、
前記相モジュールは、
前記第１半導体デバイスの一端と前記第２，第３半導体デバイスの共通接続点との間に直列接続された第１，第２スイッチングデバイスと、
前記第６，第７半導体デバイスの共通接続点と前記第８半導体デバイスの一端との間に直列接続された第９，第１０スイッチングデバイスと、
前記第１，第２スイッチングデバイスの共通接続点と、前記第９，第１０スイッチングデバイスの共通接続点との間に直列接続された第３，第４，第６，第８スイッチングデバイスと、
前記第３，第４スイッチングデバイスの共通接続点と前記第６，第８スイッチングデバイスの共通接続点との間に直列接続された第１１，第１３スイッチングデバイスと、を有し、
前記第４，第５半導体デバイスの共通接続点と前記第１１，第１３スイッチングデバイスの共通接続点とを接続し、前記第４，第６スイッチングデバイスの共通接続点を出力端子とし、
表２，表３のスイッチングパターンを有し、
前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とするマルチレベル電力変換装置。
【表２】
2019041466.tif 000034
【表３】
2019041466.tif 000035
Ｓ１〜Ｓ１３ｂ：第１〜第１３スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
【請求項２】
前記第１〜第８半導体デバイスおよび前記第１〜第１３スイッチングデバイスの一部または全部を２以上に並列接続したことを特徴とする請求項１記載のマルチレベル電力変換装置。
【請求項３】
各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
前記直流モジュールは、
２個直列接続された第１，第２直流コンデンサと、
前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、
前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、
前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、
前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列接続された第２，第３半導体デバイスと、
前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、
前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、
前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、
前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列接続された第６，第７半導体デバイスと、を有し、
前記相モジュールは、
前記第１半導体デバイスの一端と前記第２，第３半導体デバイスの共通接続点との間に直列接続された第１，第２スイッチングデバイスと、
前記第２，第３半導体デバイスの共通接続点と前記第４半導体デバイスの一端との間に直列接続された第３，第４スイッチングデバイスと、
前記第５半導体デバイスの一端と前記第６，第７半導体デバイスの共通接続点との間に直列接続された第９，第１０スイッチングデバイスと
前記第６，第７半導体デバイスの共通接続点と前記第８半導体デバイスの一端との間に直列接続された第１１，第１２スイッチングデバイスと、
前記第１，第２スイッチングデバイスの共通接続点と前記第３，第４スイッチングデバイスの共通接続点との間に直列接続された第５，第６スイッチングデバイスと、
前記第９，第１０スイッチングデバイスの共通接続点と前記第１１，第１２スイッチングデバイスの共通接続点との間に直列接続された第１３，第１４スイッチングデバイスと、
前記第５，第６スイッチングデバイスの共通接続点と前記第１３，第１４スイッチングデバイスの共通接続点との間に直列接続された第７，第１５スイッチングデバイスと、を有し、
前記第４，第５半導体デバイスの共通接続点と前記第４，第９スイッチングデバイスの共通接続点とを接続し、前記第７，第１５スイッチングデバイスの共通接続点を出力端子とすることを特徴とするマルチレベル電力変換装置。
【請求項４】
前記第７，第１５スイッチングデバイスの一部または全部を２つ直列接続したことを特徴とする請求項３記載のマルチレベル電力変換装置。
【請求項５】
表４，表５のスイッチングパターンを有し、
前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とする請求項３または４記載のマルチレベル電力変換装置。
【表４】
2019041466.tif 000036
【表５】
2019041466.tif 000037
Ｓ１〜Ｓ１５ｂ：第１〜第１５スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
【請求項６】
前記第１〜第８半導体デバイスおよび前記第１〜第１５スイッチングデバイスの一部または全部を２以上に並列接続したことを特徴とする請求項３〜５のうち何れかに記載のマルチレベル電力変換装置。
【請求項７】
前記相モジュールを三相分設けたことを特徴とする請求項１〜６のうち何れかに記載のマルチレベル電力変換装置。
【請求項８】
前記マルチレベル電力変換装置を２x段（ｘ＝１以上の整数）直列多段に接続したことを特徴とする請求項１〜７のうち何れかに記載のマルチレベル電力変換装置。
【請求項９】
各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、
前記直流モジュールは、
２個直列接続された第１，第２直流コンデンサと、
前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、
前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、
前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、
前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列接続された第２，第３半導体デバイスと、
前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、
前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、
前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、
前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列接続された第６，第７半導体デバイスと、を有し、
前記相モジュールは、
前記第１半導体デバイスの一端と前記第２，第３半導体デバイスの共通接続点との間に直列接続された第１，第２スイッチングデバイスと、
前記第６，第７半導体デバイスの共通接続点と前記第８半導体デバイスの一端との間に直列接続された第９，第１０スイッチングデバイスと、
前記第１，第２スイッチングデバイスの共通接続点と、前記第９，第１０スイッチングデバイスの共通接続点との間に直列接続された第３，第４，第６，第８スイッチングデバイスと、
前記第３，第４スイッチングデバイスの共通接続点と前記第６，第８スイッチングデバイスの共通接続点との間に直列接続された第１１，第１３スイッチングデバイスと、を有し、
前記第４，第５半導体デバイスの共通接続点と前記第１１，第１３スイッチングデバイスの共通接続点とを接続し、前記第４，第６スイッチングデバイスの共通接続点を出力端子とし、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置の制御方法であって、
表２，表３のスイッチングパターンを有し、
前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とするマルチレベル電力変換装置の制御方法。
【表２】
2019041466.tif 000038
【表３】
2019041466.tif 000039
Ｓ１〜Ｓ１３ｂ：第１〜第１３スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ
【請求項１０】
請求項３記載のマルチレベル電力変換装置を制御する制御方法であって、
表４，表５のスイッチングパターンを有し、
前記各スイッチングパターンの遷移条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］とすることを特徴とするマルチレベル電力変換装置の制御方法。
【表４】
2019041466.tif 000040
【表５】
2019041466.tif 000041
Ｓ１〜Ｓ１５ｂ：第１〜第１５スイッチングデバイス
Ｓａ〜Ｓｈ：第１〜第８半導体デバイス
［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］：電圧出力指令値
［ＤＴ＋２］：［＋２Ｅ］と［＋Ｅ］間のデッドタイム
［ＤＴ＋１］：［＋Ｅ］と［ＮＰ］間のデッドタイム
［ＤＴ−１］：［ＮＰ］と［−Ｅ］間のデッドタイム
［ＤＴ−２］：［−Ｅ］と［−２Ｅ］間のデッドタイム
［ＤＤ］：第１直流コンデンサ放電、第２直流コンデンサ放電
［ＣＤ］：第１直流コンデンサ充電、第２直流コンデンサ放電
［ＤＣ］：第１直流コンデンサ放電、第２直流コンデンサ充電
［ＣＣ］：第１直流コンデンサ充電、第２直流コンデンサ充電 
１：半導体デバイス、スイッチングデバイスＯＮ
０：半導体デバイス、スイッチングデバイスＯＦＦ