(57)【要約】【課題】集積回路の電気的特性の変動を抑制することが可能な半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第１支持体と、第１接着体と、第１チップと、第２接着体と、第２チップと、樹脂封止部材と、を含む。前記第１チップは、集積回路を含む。前記第２接着体は、前記第１チップ上に設けられている。前記第２チップは、前記第２接着体上に設けられている。前記第２チップの線膨張係数は、前記第１チップの線膨張係数の−７５％以上＋５０％以下である。前記第２チップの第１方向の厚さは、前記第１チップの前記第１方向の厚さの０．３倍以上１．７倍以下である。前記樹脂封止部材は、前記第１支持体、前記第１接着体、前記第１チップ、前記第２接着体及び前記第２チップの周囲に設けられている。【選択図】図１
2019117862.tif 000002
【特許請求の範囲】
【請求項１】
第１支持体と、
前記第１支持体上に設けられた第１接着体と、
前記第１接着体上に設けられた、集積回路を含む第１チップと、
前記第１チップ上に設けられた第２接着体と、
前記第２接着体上に設けられ、線膨張係数が、前記第１チップの線膨張係数の−７５％以上＋５０％以下であり、前記第１チップから前記第２接着体へ向かう第１方向の厚さが、前記第１チップの前記第１方向の厚さの０．３倍以上１．７倍以下である第２チップと、
前記第１支持体、前記第１接着体、前記第１チップ、前記第２接着体及び前記第２チップの周囲に設けられた樹脂封止部材と、
を備えた、半導体装置。
【請求項２】
前記第２チップの前記線膨張係数は、前記第１チップの前記線膨張係数の−７５％以上＋２５％以下である、請求項１記載の半導体装置。
【請求項３】
前記第２チップの前記第１方向の厚さは、前記第１チップの前記第１方向の厚さの０．３倍以上０．７倍以下である、請求項１記載の半導体装置。
【請求項４】
前記第２チップの前記第１方向の厚さと、前記第１チップの前記第１方向の厚さとの差は、±１００μｍ以下である、請求項１記載の半導体装置。
【請求項５】
前記第１支持体は、前記第１チップと対向した面の反対側に第１面を有し、
前記第２チップは、前記第１チップと対向した面の反対側に第２面を有し、
前記樹脂封止部材は、前記第１面及び前記第２面のそれぞれを被覆した、請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置を封止するパッケージは、エポキシ等のモールド樹脂、金属等の多種多様な材料から構成されている。例えば、モールド樹脂の線膨張係数は、集積回路が設けられたチップの線膨張係数と異なる。チップの表面に生ずる応力は、モールド成形時や、回路基板への実装時、及び、半導体装置の使用環境等によって様々に変化する。応力の変化は、集積回路の電気的特性を変動させる要因の１つである。半導体装置において、集積回路の電気的特性の変動を抑制することが望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−６０２６３号公報
【特許文献２】特開２０１５−１０９０６号公報
【特許文献３】特開２００３−２４３５９８号公報
【特許文献４】特開平８−２１３５１３号公報
【特許文献５】特開２００９−１０５３３５号公報
【特許文献６】特開２０１５−１５９２５８号公報
【特許文献７】特開２００１−８５６０５号公報
【特許文献８】特開平６−１５１７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、集積回路の電気的特性の変動を抑制することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１支持体と、第１接着体と、第１チップと、第２接着体と、第２チップと、樹脂封止部材と、を含む。前記第１接着体は、前記第１支持体上に設けられている。前記第１チップは、前記第１接着体上に設けられている。前記第１チップは、集積回路を含む。前記第２接着体は、前記第１チップ上に設けられている。前記第２チップは、前記第２接着体上に設けられている。前記第２チップの線膨張係数は、前記第１チップの線膨張係数の−７５％以上＋５０％以下である。前記第２チップの前記第１チップから前記第２接着体へ向かう第１方向の厚さは、前記第１チップの前記第１方向の厚さの０．３倍以上１．７倍以下である。前記樹脂封止部材は、前記第１支持体、前記第１接着体、前記第１チップ、前記第２接着体及び前記第２チップの周囲に設けられている。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）は、第１実施形態に係る半導体装置を例示する模式断面図である。図１（ｂ）は、第１実施形態の第１変形例に係る半導体装置を例示する模式断面図である。図１（ｃ）は、第１実施形態の第１変形例の別の例に係る半導体装置を例示する模式断面図である。図１（ｄ）は、第１実施形態の第２変形例に係る半導体装置を例示する模式断面図である。
【図２】図２（ａ）は、参考例に係る半導体装置を例示する模式断面図である。図２（ｂ）は、参考例に係る半導体装置を例示する模式平面図である。図２（ｃ）は、第１チップのＸ軸方向の位置と、第１チップに生じる垂直応力との関係を例示する図である。
【図３】図３（ａ）は、第１実施形態に係る半導体装置を例示する模式断面図である。図３（ｂ）は、第１実施形態に係る半導体装置を例示する模式平面図である。図３（ｃ）は、第１チップのＸ軸方向の位置と、第１チップに生じる垂直応力との関係を例示する図である。
【図４】図４は、第２チップの線膨張係数と、第１チップに生じる垂直応力との関係を例示する図である。
【図５】図５（ａ）は、第２チップの厚さと第１チップの厚さとの比の値と、第１チップに生じる垂直応力との関係を例示する図である。図５（ｂ）は、第１チップのＸ軸方向の位置と、第１チップに生じる垂直応力との関係を例示する図である。
【図６】図６（ａ）及び図６（ｂ）のそれぞれは、第１実施形態に係る半導体装置を例示する模式斜視図である。
【図７】図７（ａ）は、第２チップの面積と第１チップの面積との比の値と、第１チップに生じる垂直応力との関係を例示する図である。図７（ｂ）は、第１実施形態に係る半導体装置を例示する模式平面図である。
【図８】図８（ａ）は、第２チップのアスペクト比を例示する模式平面図である。図８（ｂ）は、第２チップのアスペクト比と、第１チップに生じる垂直応力（Ｘ軸方向の分布）との関係を例示する図である。図８（ｃ）は、第２チップのアスペクト比と、第１チップに生じる垂直応力（Ｙ軸方向の分布）との関係を例示する図である。
【図９】図９（ａ）は、第２実施形態に係る半導体装置を例示する模式断面図である。図９（ｂ）は、第２実施形態の第１変形例に係る半導体装置を例示する模式断面図である。図９（ｃ）は、第２実施形態の第１変形例の別の例に係る半導体装置を例示する模式断面図である。図９（ｄ）は、第２実施形態の第２変形例に係る半導体装置を例示する模式断面図である。
【図１０】図１０は、第２実施形態に係る半導体装置を例示する模式斜視図である。
【図１１】図１１（ａ）は、第３実施形態に係る半導体装置を例示する模式断面図である。図１１（ｂ）は、第３実施形態の第１変形例に係る半導体装置を例示する模式断面図である。図１１（ｃ）は、第３実施形態の第１変形例の別の例に係る半導体装置を例示する模式断面図である。図１１（ｄ）は、第３実施形態の第２変形例に係る半導体装置を例示する模式断面図である。
【図１２】図１２（ａ）は、第４実施形態に係る半導体装置を例示する模式断面図である。図１２（ｂ）は、第４実施形態の第１変形例に係る半導体装置を例示する模式断面図である。図１２（ｃ）は、第４実施形態の第１変形例の別の例に係る半導体装置を例示する模式断面図である。図１２（ｄ）は、第４実施形態の第２変形例に係る半導体装置を例示する模式断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の実施形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
＜第１実施形態＞
図１（ａ）は、第１実施形態に係る半導体装置１１０を例示する模式断面図である。本明細書では、第１方向をＺ軸方向とする。Ｚ軸方向と交差、例えば、直交する１つの方向を第２方向とする。第２方向はＸ軸方向である。Ｚ及びＸ軸方向のそれぞれと交差、例えば、直交する１つの方向を第３方向とする。第３方向はＹ軸方向である。
【０００９】
図１に示すように、第１実施形態に係る半導体装置１１０は、第１支持体２１と、第１接着体３１と、第１チップ１１と、第２接着体３２と、第２チップ１２と、樹脂封止部材５０と、を含む。
【００１０】
第１接着体３１は、第１支持体２１上に設けられている。第１チップ１１は、第１接着体３１上に設けられている。第１チップ１１は、集積回路４０を含む。第２接着体３２は、第１チップ１１上に設けられている。第２チップ１２は、第２接着体３２上に設けられている。樹脂封止部材５０は、第１支持体２１、第１接着体３１、第１チップ１１、第２接着体３２及び第２チップ１２の周囲に設けられている。
【００１１】
第１支持体２１は、例えば、金属製である。金属は、例えば、銅を含む合金である。第１、第２接着体３１及び３２は、例えば、接着性を有した樹脂ペーストである。樹脂ペーストは、例えば、エポキシ樹脂を含む。第１、第２チップ１１及び１２のそれぞれは、例えば、半導体チップである。半導体チップは、例えば、シリコンを主成分としたシリコンチップである。ただし、半導体チップは、シリコンチップに限られることはない。半導体チップは、シリコンに添加物、例えば、炭素を添加した半導体チップであってもよいし、化合物半導体、例えば、III−V族化合物半導体を含む半導体チップでもよい。
【００１２】
第１チップ１１は、集積回路４０を含んでおり、電気的に“活性な”半導体チップである。これに対して、半導体装置１１０の第２チップ１２は、集積回路４０を含まない。例えば、第２チップ１２は、シリコンチップであったとしても電気的に“不活性”な半導体チップである。第２チップ１２は、集積回路４０を含まないので、半導体チップでなくてもよい。
【００１３】
樹脂封止部材５０は、絶縁性を有したモールド樹脂である。モールド樹脂は、例えば、エポキシ樹脂を含む。樹脂封止部材５０は、例えば、第１支持体２１、第１接着体３１、第１チップ１１、第２接着体３２及び第２チップ１２のそれぞれを被覆する。例えば、第１支持体２１は、第１チップ１１と対向した面２１ｔの反対側に第１面２１ｂを有する。第２チップ１２は、第１チップ１１と対向した面１２ｂの反対側に第２面１２ｔを有する。樹脂封止部材５０は、第１面２１ｂ及び第２面１１ｔのそれぞれを被覆している。
【００１４】
半導体装置１１０は、リード端子６０と、配線部材８０とを、さらに含む。リード端子６０は、インナーリード部及びアウターリード部を含む。配線部材８０は、リード端子６０のインナーリード部と第１チップ１１の集積回路４０とを電気的に接続する。配線部材８０は、第１チップ１１に設けられたボンディングパッド（図示せず）に電気的に接続されている。ボンディングパッドは、第１チップ１１内に設けられた配線８１を介して、集積回路４０と電気的に接続されている。
【００１５】
リード端子６０は、例えば、金属製である。金属は、例えば、銅を含む合金である。配線部材８０は、例えば、ボンディングワイヤである。
【００１６】
半導体装置１１０において、樹脂封止部材５０は、リード端子６０のインナーリード部、及び、配線部材８０を、さらに被覆している。リード端子６０のアウターリード部は、樹脂封止部材５０の外に出ている。アウターリード部は、回路基板等と電気的に接続することが可能である。
【００１７】
図２（ａ）は、参考例に係る半導体装置１１０ｒを例示する模式断面図である。図２（ｂ）は、参考例に係る半導体装置１１０ｒを例示する模式平面図である。図２（ｃ）は、第１チップ１１のＸ軸方向の位置（X-axis POSITION）と、第１チップ１１に生じる垂直応力（X-axis NORMAL STRESS）との関係を例示する図である。図２（ｃ）に示した関係は、例えば、図２（ｂ）中に示した破線IIｃに沿った関係である。破線IIｃは、第１チップ１１の中心点Ｃを通り、かつ、Ｘ軸方向に沿った直線である。垂直応力は、第１チップ１１の集積回路４０が設けられた素子形成面に生じる垂直応力である。図２（ｃ）に示した関係は、例えば、第１チップ１１がシリコンチップ、樹脂封止部材５０がエポキシ樹脂を含むモールド樹脂として得られたものである。なお、本明細書に記載する各データは、図２（ｃ）に示すデータと条件を同じとして得られたものである。
【００１８】
図２（ａ）及び図２（ｂ）に示すように、参考例に係る半導体装置１１０ｒは、第２チップ１２を含まない。このため、図２（ｃ）に示すように、第１チップ１１の表面には、強い垂直応力、例えば、約−１１０ＭＰａの垂直応力が生じる。
【００１９】
第１チップ１１の表面は、例えば、集積回路４０が設けられたチップの素子形成面である。垂直応力が生じる原因の１つは、第１チップ１１及び樹脂封止部材５０の線膨張係数の違いである。第１チップ１１には、モールド成形時、回路基板への実装時、及び、半導体装置１１０ｒの動作時や、半導体装置１００ｒの使用環境によって、様々な熱が加わる。熱は、第１チップ１１に垂直応力を生じさせる。第１チップ１１に生じた垂直応力は、例えば、ピエゾ効果によって、集積回路４０の電気的特性を変動させる。
【００２０】
参考例に係る半導体装置１１０ｒが有する集積回路４０は、ピエゾ効果の影響を受けやすい。このため、集積回路４０の更なる高精度化が難しい。例えば、集積回路４０がアナログ回路を含む場合、集積回路４０の更なる高精度化は、より困難となる。
【００２１】
図３（ａ）は、第１実施形態に係る半導体装置１１０を例示する模式断面図である。図３（ｂ）は、第１実施形態に係る半導体装置１１０を例示する模式平面図である。図３（ｃ）は、第１チップ１１のＸ軸方向の位置と、第１チップ１１に生じる垂直応力との関係を例示する図である。図３（ｃ）に示した関係は、例えば、図３（ｂ）中に示した破線IIIｃに沿った関係である。破線IIIｃは、第１チップ１１の中心点Ｃを通り、かつ、Ｘ軸方向に沿った直線である。
【００２２】
図３（ａ）参考例に係る半導体装置１１０ｒに比較して、第１実施形態に係る半導体装置１１０は、第２チップ１２を、さらに含む。このため、図３（ｃ）に示すように、第１チップ１１の表面に生じる垂直応力は、例えば、約−８０〜９０ＭＰａに軽減することができる。
【００２３】
このように、半導体装置１１０によれば、第１チップ１１の表面に生じる垂直応力を軽減でき、第１チップ１１に設けられた集積回路４０の電気的特性の変動を抑制することができる。
【００２４】
（第１、第２チップ１１及び１２の線膨張係数について）
図４は、第２チップ１２の線膨張係数（COEFFICIENT OF THERMAL EXPANSION）と、第１チップ１１に生じる垂直応力（X-axis NORMAL STRESS）との関係を例示する図である。図４は、第１チップ１１の線膨張係数を基準値（REF）“１（＝３．５ｐｐｍ）”として、第２チップ１２の線膨張係数α１を変化させた結果を示している。
【００２５】
図４に示すように、第２チップ１２の線膨張係数α１は、第１チップ１１の線膨張係数よりも小さいほど、第１チップ１１の素子形成面に生じる垂直応力は、小さくなることが確認された。
【００２６】
第２チップ１２の線膨張係数α１が、第１チップ１１の線膨張係数に対して＋５０％（相対値：１．５）で、第１チップ１１の素子形成面に生ずる垂直応力は、例えば、約−９８ＭＰａとなる。垂直応力は、第２チップ１２が無い場合の約−１１０ＭＰａに比較して約９０％に軽減される。
【００２７】
線膨張係数α１が、第１チップ１１の線膨張係数に対して＋２５％（相対値：１．２５）で、垂直応力は、例えば、約−８８Ｐａとなる。垂直応力は、第２チップ１２が無い場合の約−１１０ＭＰａに比較して約８０％に軽減される。
【００２８】
以下、線膨張係数α１が、第１チップ１１の線膨張係数に対して±０％（相対値：１、第１チップ１１と第２チップ１２とが同じ材料）で、垂直応力は、例えば、約−７８ＭＰａとなる。線膨張係数α１が、第１チップ１１の線膨張係数に対して−５０％（相対値：０．５）で、垂直応力は、例えば、約−５８ＭＰａとなる。線膨張係数α１が、第１チップ１１の線膨張係数に対して−７５％（相対値：０．２５）で、垂直応力は、例えば、約−４８ＭＰａとなる。
【００２９】
図４に示す結果から、第２チップ１２の線膨張係数α１は、第１チップ１１の線膨張係数の−７５％以上＋５０％以下の範囲とされることがよい。
【００３０】
さらに、第２チップ１２の線膨張係数α１は、第１チップ１１の線膨張係数の−７５％以上＋２５％以下の範囲とすると、第２チップ１２が無い場合に比較して、第１チップ１１の素子形成面に生ずる垂直応力を、約８０％（約−８８ＭＰａ）以下に軽減させることができる。
【００３１】
（第１、第２チップ１１及び１２の厚さの比について）
図５（ａ）は、第２チップ１２の厚さと第１チップ１１の厚さとの比の値と、第１チップ１１に生じる垂直応力との関係を例示する図である。図５（ｂ）は、第１チップ１１のＸ軸方向の位置と、第１チップ１１に生じる垂直応力との関係を例示する図である。
【００３２】
図５（ａ）に示すように、第２チップ１２のＺ軸方向の厚さｔ２（図３（ａ））は、第１チップ１１のＺ軸方向の厚さｔ１（図３（ａ））に近いほど、第１チップ１１の素子形成面に生じる垂直応力は、小さくなることが確認された。
【００３３】
第２チップ１２が無い場合、第１チップ１１の素子形成面に生ずる垂直応力は、約−１１０ＭＰａである。厚さｔ２が、厚さｔ１と略等しい場合（≒１）、約−８３ＭＰａである。垂直応力の差は、約−２７ＭＰａである。厚さ“ｔ２≦ｔ１”の範囲において、第１チップ１１の素子形成面に生ずる垂直応力を約−９６．５ＭＰａ以下に軽減できると、垂直応力が約５０％以下に軽減されることになる。例えば、第２チップ１２の厚さｔ２は、第１チップ１１第１方向の厚さの約０．３倍以上であれば、垂直応力は約−９６．５ＭＰａ以下に軽減できる。したがって、第２チップ１２の厚さｔ２は、例えば、第１チップ１１の厚さｔ１の０．３倍以上とされることがよい。
【００３４】
また、厚さｔ２が厚くなると、第１チップ１１の素子形成面のエッジ付近（EDGE BOTTOM〜EDGE TOP）において、垂直応力が増加することが懸念される。しかし、図５（ｂ）に示すように、厚さｔ２が厚くなっても、第１チップ１１の素子形成面のエッジ付近の垂直応力の顕著な増加は確認されなかった。この結果から、厚さｔ２は、厚さｔ１以上とすることも可能である。厚さｔ２は、厚さｔ１の１．７倍（＋７０％）までは可能である。この根拠は、厚さｔ２は、厚さｔ１の±７０％（０．３倍〜１．７倍）である。したがって、第２チップ１２の厚さｔ２は、例えば、第１チップ１１の厚さｔ１の０．３倍以上１．７倍以下とされることがよい。
【００３５】
ただし、厚さｔ２が、厚さｔ１よりも厚くなると、第２チップ１２のコストの増加が懸念される。コストの増加を考慮すると、厚さｔ２は、厚さｔ１の約０．７倍（約７０％）程度を上限値とすることがよい。例えば、厚さｔ２を、厚さｔ１の０．３倍以上０．７倍以下とすることで、これにより、コストの抑制と、第１チップ１１の素子形成面に生ずる垂直応力の軽減とを両立させつつ、半導体装置１１０を生産することができる。
【００３６】
また、厚さｔ２と厚さｔ１との差は、±１００μｍ以下の有限値がよい。厚さｔ２と、厚さｔ１との差が大きいと、樹脂封止部材５０の被覆性の低下が予想される。例えば、厚さｔ２と厚さｔ１との差を±１００μｍ以下の有限値とすることで、樹脂封止部材５０の被覆性の低下を抑制することができる。
【００３７】
（第１、第２チップ１１及び１２のＸＹ平面の形状について）
図６（ａ）及び図６（ｂ）のそれぞれは、第１実施形態に係る半導体装置１１０を例示する模式斜視図である。
【００３８】
図６（ａ）に示すように、半導体装置１１０では、第２チップ１２のＸＹ平面の面積Ｓ２（＝ｗｘ２×ｗｙ２）が、第１チップ１１のＸＹ平面の面積Ｓ１（＝ｗｘ１×ｗｙ１）よりも小さい。第２チップ１２のＸＹ平面の面積を、第１チップ１１のＸＹ平面の面積よりも小さくすると、第２チップ１２と重ならない非オーバーラップ領域７０を、第１チップ１１の素子形成面上に設定できる。非オーバーラップ領域７０のＸＹ平面の形状は、例えば、第１チップ１１の４つのエッジのそれぞれに沿った環状である。ただし、非オーバーラップ領域７０のＸＹ平面形状は、環状に限られることはない。
【００３９】
また、図６（ｂ）に示すように、非オーバーラップ領域７０には、例えば、集積回路４０と電気的に接続される複数のボンディングパッドＢＰを設けることができる。ボンディングパッドＢＰは、例えば、第１チップ１１の４つのエッジのそれぞれに沿って設けられている。ただし、ボンディングパッドＢＰは、第１チップ１１の４つのエッジのそれぞれに沿って設けられなくてもよい。ボンディングパッドＢＰは、例えば、第１チップ１１の１つのエッジに沿って設けられていても、互いに相対した２つのエッジに沿って設けられていてもよい。ボンディングパッドＢＰには、配線部材８０が電気的に接続される。
【００４０】
非オーバーラップ領域７０のＸＹ平面の形状を環状とする場合、第２チップ１２のＸＹ平面における中心点Ｃは、第１チップ１１のＸＹ平面における中心点Ｃと、Ｚ軸方向において、例えば、一致される（図６（ｂ））。これにより、非オーバーラップ領域７０のＸＹ平面の形状を環状にできるとともに、第１チップ１１の素子形成面に生ずる垂直応力の分布を、例えば、Ｘ軸方向及びＹ軸方向のそれぞれに沿って均一化することができる。Ｚ軸方向における中心点Ｃどうしの一致は、完全に一致しなくても、例えば、アセンブリ工程における許容誤差を含む“実質的な一致”であってもよい。また、Ｚ軸方向における中心点Ｃどうしを、意図的にずらすことも可能である。
【００４１】
（第１チップ１１と第２チップ１２とのオーバーラップについて）
図６（ｂ）に示すように、Ｚ軸方向において、第２チップ１２は、集積回路４０とオーバーラップする。集積回路４０は、アナログ回路４０ａを含む。第２チップ１２は、少なくともアナログ回路４０ａとオーバーラップする。第２チップ１２は、集積回路４０の全体とオーバーラップしていてもよい（図６（ｂ））。集積回路４０のうち、アナログ回路４０ａ以外は、例えば、デジタル回路が設けられる。
【００４２】
アナログ回路４０ａは、デジタル回路に比較して垂直応力の影響を受けやすい。このため、第２チップ１２を、例えば、アナログ回路４０ａを含む集積回路４０とオーバーラップさせることで、アナログ回路４０ａを含む集積回路４０の電気的特性の変動を、よりよく抑制することができる。アナログ回路４０ａの１つの例は、基準電圧発生回路である。アナログ回路４０ａとして、例えば、基準電圧発生回路を用いた場合、基準電圧発生回路が発生させた基準電圧と電池電圧（例えば、外部電池）とを比較することにより、外部電池の電圧を測定することができる。本実施形態において、基準電圧発生回路が発生させる基準電圧の変動を抑制することができるので、例えば、外部電池の電圧の測定精度を向上させることもできる。
【００４３】
また、アナログ回路４０ａは、垂直応力が最も強く生じる、例えば、第１チップ１１の中心点Ｃからずれた箇所に配置される。しかし、半導体装置１１０では、中心点Ｃにおける垂直応力も軽減できる。このため、アナログ回路４０ａを、中心点Ｃとオーバーラップさせて配置することも可能である。このように、半導体装置１１０によれば、アナログ回路４０ａのレイアウトの自由度も向上する、という利点についても得ることができる。
【００４４】
（第１、第２チップ１１及び１２の面積比について）
図７（ａ）は、第２チップ１２の面積と第１チップ１１の面積との比の値と、第１チップ１１に生じる垂直応力との関係を例示する図である。図７（ｂ）は、第１実施形態に係る半導体装置を例示する模式平面図である。
【００４５】
図７（ａ）に示すように、第２チップ１２の面積Ｓ２と、第１チップ１１面積Ｓ１との比の値Ｓ２／Ｓ１は“１”に近づくほど、第１チップ１１の素子形成面に生じる垂直応力は、小さくなる。例えば、面積Ｓ２と面積Ｓ１との比の値Ｓ２／Ｓ１が０．４以上であると、垂直応力は、８０％以上軽減することができる。したがって、面積Ｓ２と面積Ｓ１との比の値Ｓ２／Ｓ１は、０．４以上であればよい。面積Ｓ２は、面積Ｓ１よりも大きくてもよい。この場合、面積Ｓ２と面積Ｓ１との比の値Ｓ２／Ｓ１の上限は、１．６である。この根拠は、面積Ｓ２は、面積Ｓ１の±６０％（０．４倍〜１．６倍）である。したがって、面積Ｓ２と面積Ｓ１との比の値Ｓ２／Ｓ１は、０．４以上１．６以下とされることがよい。
【００４６】
ただし、面積Ｓ２が、面積Ｓ１よりも大きいと、第２チップ１２のコストが増加する。コストを抑制したい場合には、面積Ｓ２と面積Ｓ１との比の値Ｓ２／Ｓ１は、０．４以上１以下とされることがよい。
【００４７】
図７（ｂ）に示すように、面積Ｓ２と面積Ｓ１とが異なる場合、第２チップ１２のＸＹ平面の形状は、第１チップ１１のＸＹ平面の形状と、相似形であることがよい。例えば、第２チップ１２のＸＹ平面の形状を、第１チップ１１のＸＹ平面の形状の相似形とすれば、第１チップ１１の素子形成面に生ずる垂直応力の分布を、例えば、Ｘ軸方向及びＹ軸方向の双方において、より均一化しやすくなる。
【００４８】
（第１、第２チップ１１及び１２のアスペクト比について）
図８（ａ）は、第２チップ１２のアスペクト比を例示する模式平面図である。図８（ｂ）は、第２チップ１２のアスペクト比と、第１チップ１１に生じる垂直応力（Ｘ軸方向の分布）との関係を例示する図である。図８（ｃ）は、第２チップ１２のアスペクト比と、第１チップ１１に生じる垂直応力（Ｙ軸方向の分布）との関係を例示する図である。
【００４９】
図８（ａ）に示すように、第１、第２チップ１１のＸＹ平面の形状は、ともに矩形である。この場合、第２チップ１２のＸＹ平面の形状は、第１チップ１１のＸＹ平面の形状と相似形にする必要はない。例えば、第１チップ１１のＸＹ平面のアスペクト比を“１”とする。第２チップ１２のＸＹ平面のアスペクト比が“１”の場合、第２チップ１２のＸＹ平面の形状は、第１チップ１１のＸＹ平面の形状と相似形となる。これに対して、第２チップ１２のＸＹ平面のアスペクト比は、“１”以外、例えば、０．５以上１未満とすることもできる。この場合、第２チップ１２のＸＹ平面の形状は、第１チップ１１のＸＹ平面の形状と相似形ではない。
【００５０】
図８（ｂ）に示すように、第１チップ１１と第２チップ１２との相似形が崩れると、例えば、Ｘ軸方向において、第１チップ１１の素子形成面に生ずる垂直応力が増加し、Ｙ軸方向において、第１チップ１１の素子形成面に生ずる垂直応力が減少する。つまり、第１チップ１１の素子形成面に生ずる垂直応力の分布は、Ｘ軸方向とＹ軸方向とで、異なってしまう。
【００５１】
しかし、Ｘ軸方向の垂直応力とＹ軸方向の垂直応力との差は僅かであり、第１チップ１１と第２チップ１２との相似形の崩れによる影響は小さい。したがって、第１チップ１１と第２チップ１２とは相似形でなくてもよい。例えば、第２チップ１２のＸＹ平面のアスペクト比が０．５以上であれば、アスペクト比が１であるときと比較して、Ｘ軸方向の垂直応力及びＹ軸方向の垂直応力は、それぞれ約±５％程度の変動範囲にとどまる。もし、約±５％程度の変動範囲にとどめたい場合には、例えば、第２チップ１２のＹ軸方向の幅ｗｙ２と、第２チップ１２のＸ軸方向の幅ｗｘ２との比の値ｗｙ２／ｗｘ２は、０．５以上１未満とされればよい。
【００５２】
なお、図８（ｂ）に示す結果は、第１チップ１１のＸＹ平面のアスペクト比を“１”に固定した場合である。
【００５３】
（第１、第２チップ１１及び１２上の樹脂封止部材の厚さについて）
図３（ａ）に示すように、半導体装置１１０においては、例えば、第２面１２ｔ上における樹脂封止部材５０のＸ軸方向の厚さｔａは、第１面２１ｂ上における樹脂封止部材５０のＸ軸方向の厚さｔｂよりも薄くすることが可能である。なお、厚さｔａは、厚さｔｂとほぼ等しくてもよい。厚さｔａは、厚さｔｂよりも厚くてもよい。
【００５４】
半導体装置１１０において、厚さｔａと厚さｔｂとの比の値“ｔａ／ｔｂ”は、約０．２〜０．３とした。即ち。厚さｔａは、厚さｔｂの約１／５（約２０％）〜１／３（約３３％）である。具体的なサイズは、半導体装置１１０の種類に応じて変わるが、１つの例を挙げるとするならば、厚さｔａは約１１０〜１１５μｍ、厚さｔｂは約４６５〜４７０μｍである。
【００５５】
図２（ａ）に示すように、参考例に係る半導体装置１１０ｒにおいては、厚さｔａと厚さｔｂとの比の値“ｔａ／ｔｂ”は、約１である。半導体装置１１０ｒにおいて、厚さｔａと厚さｔｂとを、約１以上に設定する理由は、第１チップ１１の表面に生じる垂直応力を軽減するためである。厚さｔａと厚さｔｂとをほぼ等しく設定することで、第１チップ１１の表面に生じる垂直応力を軽減できる。
【００５６】
これに対して、半導体装置１１０では、第２チップ１２が第１チップ１１上に設けられている。このため、厚さｔａと厚さｔｂとをほぼ等しく設定しなくても、第１チップ１１の表面に生じる垂直応力を軽減することが可能である。半導体装置１１０では、第２チップ１２上に、樹脂封止部材５０が設けられている場合、実用的な厚さｔａと厚さｔｂとの比の値の下限値は、例えば、約０．２である。なお、後述するが、第２チップ１２上には、樹脂封止部材５０はなくてもよい。
【００５７】
なお、第２チップ１２上に、樹脂封止部材５０がある場合、厚さｔａは、１２０μｍ以下が実用的には良いであろう。半導体装置１１０では、厚さｔａは、約１１２〜１１３μｍの範囲に設定した。厚さｔａを、例えば、１２０μｍ以下とすることで、半導体装置１１０のＺ軸方向の厚さの増加を抑制することができる。さらに、厚さｔａと厚さｔｂとの合計値を、厚さｔｂよりも小さくしてもよい。この場合、第２チップ１２による半導体装置１１０のＺ軸方向の厚さの増加を抑制できる。
【００５８】
しかも、例えば、参考例に係る半導体装置１１０ｒのＺ軸方向の厚さに比較しても、半導体装置１１０のＺ軸方向の厚さを薄くすることも可能となる。参考例に係る半導体装置１１０ｒにおいては、厚さｔａと厚さｔｂとの比の値“ｔａ／ｔｂ”は、約１であるためである。
【００５９】
なお、本実施形態において、集積回路４０は、アナログ回路４０ａを含むとした。本実施形態では、アナログ回路４０ａとして、例えば、基準電圧発生回路を例示したが、アナログ回路４０ａは、発振回路を含んでいてもよい。発振回路の一例は、シリコン（シリコン基板またはシリコン層）上に設けられた抵抗及びコンデンサを用いたＲＣ発振回路である。ＲＣ発振回路の発振周波数ｆは、抵抗値Ｒと容量値Ｃとの積の逆数に比例する（ｆ∝１／（Ｒ・Ｃ））。本実施形態では、例えば、抵抗値Ｒの変動を抑制することができるので、ＲＣ発振回路の発振周波数ｆの発振精度を向上させることができる。
【００６０】
（第１実施形態：第１変形例）
図１（ｂ）は、第１実施形態の第１変形例に係る半導体装置１１１を例示する模式断面図である。図１（ｃ）は、第１実施形態の第１変形例の別の例に係る半導体装置１１２を例示する模式断面図である。
【００６１】
図１（ｂ）及び図１（ｃ）に示すように、第１支持体２１は、第１チップ１１と対向した面２１ｔの反対側に第１面２１ｂを有する。第２チップ１２は、第１チップ１１と対向した面１２ｂの反対側に第２面１２ｔを有する。第１変形例において、樹脂封止部材５０は、第１面２１ｂ及び第２面１２ｔのいずれか１つを被覆している。
【００６２】
第１変形例に係る半導体装置１１１では、第２面１２ｔが樹脂封止部材５０によって被覆され、第１面２１ｂは、樹脂封止部材５０から外部に露出している（図１（ｂ））。
【００６３】
第１変形例の別の例に係る半導体装置１１２では、第２面１２ｔが樹脂封止部材５０から外部に露出され、第１面２１ｂは、樹脂封止部材５０によって被覆されている（図１（ｃ））。
【００６４】
このように、樹脂封止部材５０は、第１面２１ｂ及び第２面１２ｔのいずれか１つを被覆するようにしてもよい。
【００６５】
（第１実施形態：第２変形例）
図１（ｄ）は、第１実施形態の第２変形例に係る半導体装置１１３を例示する模式断面図である。
【００６６】
図１（ｄ）に示すように、第１面２１ｂ及び第２面１２ｔのそれぞれは、樹脂封止部材５０から外部へ露出されていてもよい。
【００６７】
＜第２実施形態＞
図９（ａ）は、第２実施形態に係る半導体装置１２０を例示する模式断面図である。
【００６８】
図９（ａ）に示すように、第２実施形態に係る半導体装置１２０は、半導体装置１１０に比較して、第２支持体２２を、さらに含む。
【００６９】
第２支持体２２は、第２チップ１２上に第３接着体３３を介して設けられている。樹脂封止部材５０は、第２支持体２２の周囲に、さらに設けられている。第１支持体２１は、第１チップ１１と対向した面２１ｔの反対側に第１面２１ｂを有する。第２支持体２２は、第２チップ１２と対向した面２２ｂの反対側に第３面２２ｔを有する。樹脂封止部材５０は、第１面２１ｂ及び第３面２２ｔのそれぞれを被覆している。
【００７０】
第２支持体２２は、例えば、第１支持体２１と同一の金属製である。金属は、例えば、銅を含む合金である。第３接着体３３は、例えば、第１、第２接着体と同一の接着性を有した樹脂ペーストである。樹脂ペーストは、例えば、エポキシ樹脂を含む。
【００７１】
図１０は、第２実施形態に係る半導体装置を例示する模式斜視図である。
【００７２】
図１０に示すように、第２支持体２２のＸＹ平面の形状は、第１支持体２１のＸＹ平面の形状と、例えば、実質的に同じである。即ち、第２支持体２２のＸ軸方向の幅ｗｘ２２は、第１支持体２１のＸ軸方向の幅ｗｘ２１と、例えば、ほぼ等しい。また、第２支持体２２のＹ軸方向の幅ｗｙ２２は、第１支持体２１のＹ軸方向の幅ｗｙ２１と、例えば、ほぼ等しい。また、第２支持体２２のＺ軸方向の厚さｔ２２は、第１支持体２１のＺ軸方向の厚さｔ２１と、例えば、ほぼ等しい。
【００７３】
半導体装置１２０のように、第２支持体２２を、第２チップ１２上に、例えば、第３接着体３３を介して、さらに設けることも可能である。半導体装置１２０によれば、第２支持体２２を、第２チップ１２上に、さらに有する。このため、半導体装置１２０の内部において、例えば、第２接着体３２を境界として上下にある構造を、半導体装置１１０に比較して、より対称に近づけることができる。したがって、半導体装置１２０によれば、第１チップ１１の素子形成面に生ずる垂直応力を、さらに、軽減することが可能である。
【００７４】
第２支持体２２のＸＹ平面の形状は、第１支持体２１のＸＹ平面の形状と、例えば、実質的に同じとしたが、互いに異ならせることも可能である。例えば、第２支持体２２のＸＹ平面の面積Ｓ２２と、第１支持体２１のＸＹ平面の面積Ｓ２１との比の値Ｓ２２／Ｓ２１は、“１”でなくてもよい。比の値Ｓ２２／Ｓ２１の下限値及び上限値のそれぞれは、第２チップ１２の面積Ｓ２と第１チップ１１の面積Ｓ１との比の値Ｓ２／Ｓ１と同じでよい。面積Ｓ２２と面積Ｓ２１との比の値Ｓ２２／Ｓ２１は、０．４以上１．６以下とされればよい。
【００７５】
図９（ｂ）は、第２実施形態の第１変形例に係る半導体装置１２１を例示する模式断面図である。図９（ｃ）は、第２実施形態の第１変形例の別の例に係る半導体装置１２２を例示する模式断面図である。
【００７６】
（第２実施形態：第１変形例）
図９（ｂ）及び図９（ｃ）に示すように、第１支持体２１は、第１面２１ｂを有する。第２支持体２２は、第２チップ１２と対向した面２２ｂの反対側に第３面２２ｔを有する。第１変形例において、樹脂封止部材５０は、第１面２１ｂ及び第３面２２ｔのいずれか１つを被覆している。
【００７７】
第１変形例に係る半導体装置１２１では、第３面２２ｔが樹脂封止部材５０によって被覆され、第１面２１ｂは、樹脂封止部材５０から外部に露出している（図９（ｂ））。
【００７８】
第１変形例の別の例に係る半導体装置１２２では、第３面２２ｔが樹脂封止部材５０から外部に露出され、第１面２１ｂは、樹脂封止部材５０によって被覆されている（図９（ｃ））。
【００７９】
このように、樹脂封止部材５０は、第１面２１ｂ及び第３面２２ｔのいずれか１つを被覆するようにしてもよい。
【００８０】
（第２実施形態：第２変形例）
図９（ｄ）は、第２実施形態の第２変形例に係る半導体装置１２３を例示する模式断面図である。
【００８１】
図９（ｄ）に示すように、第１面２１ｂ及び第３面２２ｔのそれぞれは、樹脂封止部材５０から外部へ露出されていてもよい。
【００８２】
＜第３実施形態＞
図１１（ａ）は、第３実施形態に係る半導体装置１３０を例示する模式断面図である。
【００８３】
図１１（ａ）に示すように、第３実施形態に係る半導体装置１３０は、第２チップ１２のＸ軸方向の長さが、第１チップ１１のＸ軸方向の長さ以上とされている。図１１（ａ）では、第２チップ１２のＸ軸方向の長さは、第１チップ１１のＸ軸方向の長さと、ほぼ等しい例が示されている。また、第２チップ１２のＸＹ平面の面積と、第１チップ１１のＸＹ平面の面積との比の値は１以上である。例えば、半導体装置１３０では、第２チップ１２のＸＹ平面の面積は、第１チップ１１のＸＹ平面の面積と、ほぼ等しい。
【００８４】
半導体装置１３０では、例えば、半導体装置１１０のように、非オーバーラップ領域７０を、第１チップ１１の素子形成面上に設定することが難しい。このような場合には、第２接着体を、配線部材８０を通過させることが可能な第２接着体３２ｗとするとよい。半導体装置１３０において、配線部材８０は、第１チップ１１と第２チップ１２との間において、第２接着体３２ｗの中を通過する部分を含む。
【００８５】
半導体装置１３０は、第１チップ１１のボンディングパッド（図６（ｂ））に、配線部材８０をボンディングした後、第１チップ１１の素子形成面と、第２チップ１２の、第１チップ１１と対向した面１２ｂとの間に、第２接着体３２ｗを設けることで、形成することができる。
【００８６】
このように、半導体装置１３０によれば、第２接着体を、配線部材８０を通過させることが可能な第２接着体３２ｗとする。これにより、第１チップ１１の素子形成面上に、非オーバーラップ領域７０が無い場合であっても、第１チップ１１のボンディングパッドに、配線部材８０を電気的に接続することができる。
【００８７】
（第３実施形態：第１変形例）
図１１（ｂ）は、第３実施形態の第１変形例に係る半導体装置１３１を例示する模式断面図である。図１１（ｃ）は、第３実施形態の第１変形例の別の例に係る半導体装置１３２を例示する模式断面図である。
【００８８】
図１１（ｂ）に示すように、第３実施形態の第１変形例に係る半導体装置１３１は、半導体装置１１１（図１（ｂ））と半導体装置１３０とを組み合わせた例である。また、図１１（ｃ）に示すように、第３実施形態の第１変形例の別の例に係る半導体装置１３２は、半導体装置１１２（図１（ｃ））と半導体装置１３０とを組み合わせた例である。
【００８９】
このように、第３実施形態は、第１実施形態の第１変形例と組み合わせることが可能である。
【００９０】
図１１（ｄ）は、第３実施形態の第２変形例に係る半導体装置１３３を例示する模式断面図である。
【００９１】
（第３実施形態：第２変形例）
図１１（ｄ）に示すように、第３実施形態の第２変形例に係る半導体装置１３３は、半導体装置１１３（図１（ｄ））と半導体装置１３０とを組み合わせた例である。
【００９２】
このように、第３実施形態は、第１実施形態の第２変形例と組み合わせることが可能である。
【００９３】
＜第４実施形態＞
図１２（ａ）は、第４実施形態に係る半導体装置１４０を例示する模式断面図である。
【００９４】
図１２（ａ）に示すように、第４実施形態に係る半導体装置１４０は、半導体装置１２０（図９（ａ））と半導体装置１３０（図１１（ａ））とを組み合わせた例である。
【００９５】
半導体装置１４０のように、第２実施形態と第３実施形態とを組み合わせることが可能である。
【００９６】
（第４実施形態：第１変形例）
図１２（ｂ）は、第４実施形態の第１変形例に係る半導体装置１４１を例示する模式断面図である。図１２（ｃ）は、第４実施形態の第１変形例の別の例に係る半導体装置１４２を例示する模式断面図である。
【００９７】
図１２（ｂ）に示すように、第４実施形態の第１変形例に係る半導体装置１４１は、半導体装置１２１（図９（ｂ））と半導体装置１４０とを組み合わせた例である。また、図１２（ｃ）に示すように、第４実施形態の第１変形例の別の例に係る半導体装置１４２は、半導体装置１２２（図９（ｃ））と半導体装置１４０とを組み合わせた例である。
【００９８】
このように、第４実施形態は、第２実施形態の第１変形例と組み合わせることが可能である。
【００９９】
（第４実施形態：第２変形例）
図１２（ｄ）は、第４実施形態の第２変形例に係る半導体装置１４３を例示する模式断面図である。
【０１００】
図１２（ｄ）に示すように、第４実施形態の第２変形例に係る半導体装置１４３は、半導体装置１３３（図９（ｄ））と半導体装置１４０とを組み合わせた例である。
【０１０１】
このように、第４実施形態は、第２実施形態の第２変形例と組み合わせることが可能である。
【０１０２】
以上、実施形態によれば、集積回路の電気的特性の変動を抑制することが可能な半導体装置を提供できる。
【０１０３】
本発明の実施形態について、具体例といくつかの変形例とを参照しつつ説明した。しかし、本発明の実施形態は、これらの具体例及び変形例に限定されるものではない。例えば、第１チップ１１及び第２チップ１２などを収容する半導体パッケージとしては、例えば、ＱＦＰ（Quad Flat Package）、ＱＦＮ（Quad For Non-Lead Package）及びＢＧＡ（Ball Grid Array）など、既存の半導体パッケージのいずれにも適用することが可能である。
【０１０４】
さらに、第１支持体２１と、第１接着体３１、第１チップ１１、第２接着体３２、第２チップ１２及び樹脂封止部材５０などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１０５】
各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り、本発明の範囲に含まれる。
【０１０６】
本発明の実施形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１０７】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても、本発明の範囲に属するものと了解される。
【０１０８】
上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０９】
１１…第１チップ、１２…第２チップ、１２ｔ…第２面、１２ｂ…第１チップ１１と対向した面、２１…第１支持体、２１ｔ…第１チップ１１と対向した面、２１ｂ…第１面、３１…第１接着体、３２、３２ｗ…第２接着体、３３…第３接着体、４０…集積回路、４０ａ…アナログ回路、５０…樹脂封止部材、６０…リード端子、７０…非オーバーラップ領域、８０…配線部材、８１…配線、１１０…半導体装置（第１実施形態）、１１１…半導体装置（第１実施形態：第１変形例）、１１２…半導体装置（第１実施形態：第１変形例の別の例）、１１３…半導体装置（第１実施形態：第２変形例）、１２０…半導体装置（第２実施形態）、１２１…半導体装置（第２実施形態：第１変形例）、１２２…半導体装置（第２実施形態：第１変形例の別の例）、１２３…半導体装置（第２実施形態：第２変形例）、１３０…半導体装置（第３実施形態）、１３１…半導体装置（第３実施形態：第１変形例）、１３２…半導体装置（第３実施形態：第１変形例の別の例）、１３３…半導体装置（第３実施形態：第２変形例）、１４０…半導体装置（第４実施形態）、１４１…半導体装置（第４実施形態：第１変形例）、１４２…半導体装置（第４実施形態：第１変形例の別の例）、１４３…半導体装置（第４実施形態：第２変形例）、ＢＰ…ボンディングパッド、Ｃ…中心点
【図１】
2019117862.tif 000003
【図２】
2019117862.tif 000004
【図３】
2019117862.tif 000005
【図４】
2019117862.tif 000006
【図５】
2019117862.tif 000007
【図６】
2019117862.tif 000008
【図７】
2019117862.tif 000009
【図８】
2019117862.tif 000010
【図９】
2019117862.tif 000011
【図１０】
2019117862.tif 000012
【図１１】
2019117862.tif 000013
【図１２】
2019117862.tif 000014