(57)【要約】【課題】ＳｉＧｅ系やＳｂ系などを用いて「ＵＴＣ−ＰＤ」構造が実現できるようにする。【解決手段】基板１０１の上に形成されたｐ型の半導体からなる第１半導体層１０２と、基板１０１の上に形成されたｎ型の半導体からなる第２半導体層１０３とを備える。また、第１半導体層１０２と第２半導体層１０３の間に形成されたアンドープの半導体からなるキャリア走行層１０４と、第２半導体層１０３とキャリア走行層１０４との間に形成されたｎ型の半導体からなるｎ型光吸収層１０５とを備える。ｎ型光吸収層１０５は、他の層よりバンドギャップエネルギーが小さいものとされている。【選択図】  図１
2019192685.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成されたｐ型の半導体からなる第１半導体層と、
前記基板の上に形成されたｎ型の半導体からなる第２半導体層と、
前記第１半導体層と前記第２半導体層の間に形成されたアンドープの半導体からなるキャリア走行層と、
前記第２半導体層と前記キャリア走行層との間に形成されたｎ型の半導体からなるｎ型光吸収層と
を備え、
前記ｎ型光吸収層は、他の層よりバンドギャップエネルギーが小さいことを特徴とする受光素子。
【請求項２】
請求項１記載の受光素子において、
前記ｎ型光吸収層の不純物濃度は、前記キャリア走行層に近いほど小さくされていることを特徴とする受光素子。
【請求項３】
請求項１または２記載の受光素子において、
前記ｎ型光吸収層は、２つの元素からなる混晶の半導体から構成され、
２つの元素の組成比を前記キャリア走行層の側から前記第２半導体層の側にかけて変化させることで、組成比を変化させない場合に比較して、前記キャリア走行層の側の前記ｎ型光吸収層の価電子帯端のエネルギー位置をより高エネルギーの側に位置する状態とする
ことを特徴とする受光素子。
【請求項４】
請求項１〜３のいずれか１項に記載の受光素子において、
前記キャリア走行層は、前記第１半導体層の側に配置された第１キャリア走行層と、前記ｎ型光吸収層の側に配置された第２キャリア走行層とから構成され、
前記第１キャリア走行層と前記第２キャリア走行層との間に配置されたｐ型の半導体からなる第３半導体層を備える
ことを特徴とする受光素子。
【請求項５】
請求項１〜４のいずれか１項に記載の受光素子において、
前記キャリア走行層と前記第２半導体層との間に形成されたｐ型の半導体からなるｐ型光吸収層を備える
ことを特徴とする受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正孔を走行キャリアとする受光素子に関する。
【背景技術】
【０００２】
半導体受光素子は、入射した光信号を電気信号に変換する役割を有しており、光通信における光レシーバやミリ波発振器向けのフォトミキサなどに広く応用されている（非特許文献１）。従来これらの光通信波長に対応する半導体受光素子は、ＩｎＰ基板上にエピタキシャル成長されたＩｎＧａＡｓを光吸収層とした、ＩＩＩ−Ｖ族半導体により作製されてきた。ところが近年、Ｓｉ基板上におけるＧｅのエピタキシャル成長技術の高度化により、Ｓｉ／Ｇｅ系による高速の受光素子が開発されるようになってきている。
【０００３】
Ｓｉ／Ｇｅ系受光素子における、速度制限要因の１つとして、光吸収層における正孔のドリフト飽和速度が挙げられる。受光素子の動作状態において、光吸収層の電界強度は一定であり、よって正孔のドリフト飽和速度も一定とみなせるため、Ｓｉ／Ｇｅ系受光素子において、光吸収層の膜厚とキャリア輸送時間（高速性）は線形の関係にあるといえる。
【０００４】
このような一般的なＳｉ／Ｇｅ系受光素子の速度性能を向上させる構造として、ＩｎＧａＡｓ光吸収層ではよく知られた「ＵＴＣ−ＰＤ」構造が考えられる（非特許文献１）。しかしながら、現実的にはＳｉ／Ｇｅ系においてＵＴＣ−ＰＤを実現することは容易ではない。これは、Ｓｉ／Ｇｅの材料系では、ＵＴＣ−ＰＤの高速高感度動作に必要不可欠な「拡散バリア層」を構成することが困難であることが原因である。
【０００５】
ＩＩＩ−Ｖ族半導体においては、受光素子の作製において典型的なＩｎＰ基板を前提とした場合、基板に格子整合して成長する材料系としては、ＩｎＧａＡｓ、ＩｎＡｌＡｓ，ＩｎＡｌＧａＡｓやＧａＡｓＳｂなど、多岐にわたる材料系が選択できる。しかしながらＳｉ／Ｇｅ系の受光素子を考えた場合、Ｓｉ基板上に成長できる材料としては事実上Ｇｅ,ＳｉＧｅに限られるが、問題はＳｉ、ＳｉＧｅ,Ｇｅのいずれにおいても、伝導帯端のエネルギーにほぼ差異が無い点にある（非特許文献２）。このため、Ｓｉ／Ｇｅ系においてＵＴＣ−ＰＤを作製した場合、Ｇｅの光吸収層において生じた電子は、素子内のランダムな方向に拡散移動するため、生じた電子の全てがｎ型の層に移動するとは限らず、応答性能の低下を招く。
【０００６】
また、近年ＩＩＩ−Ｖ族半導体における新たな材料系として、アンチモン（Ｓｂ）を含む混晶が注目されている。Ｓｂ系材料は、比較的ナローギャップの材料系でありながら、ＩｎＧａＡｓやＩｎＰなどに対しＴｙｐｅ−ＩＩとなるバンドラインナップを形成できるため、ＩＩＩ−Ｖ族半導体においてバンドエンジニアリングを駆使したデバイス設計を実現する上で有為な材料系である。さらに、受光素子の観点からは、ＩｎＰやＧａＡｓ等の典型的なＩＩＩ−Ｖ族半導体材料と比べて低雑音のＡＰＤを実現することができる（非特許文献３）。
【０００７】
しかしながら、高速性能の向上のため、Ｓｂ系においてＵＴＣ−ＰＤを実現しようとした場合においても、この実現は容易ではない。この理由は、ＳｉＧｅ系と同様、バンドラインナップ上「拡散バリア層」を形成できないことによる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】T. Ishibashi et al., "Unitraveling-Carrier Photodiodes for Terahertz Applications", IEEE Journal of Selected Topics in Quantum Electronics, vol. 20, no. 6, pp. 3804210, 2014.
【非特許文献２】L. Yang et al., "Si/SiGe heterostructure parameters for device simulations", Semiconductor Science and Technology, vol. 19, pp. 1174-1182, 2004.
【非特許文献３】M. Ren et al., "Characteristics of AlxIn1-xAsySb1-y (x:0.3-0.7) Avalanche Photodiodes", Journal of Lightwave Technology, vol. 35, no. 12, pp. 2380-2384, 2017.
【非特許文献４】B. R. Bennett et al., "Antimonide-based compound semiconductors for electronic devices: A review", Solid-State Electronics, vol. 49, pp. 1875-1895, 2005.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上に述べたように、従来、受光素子の高速性能を向上する上で、「ＵＴＣ−ＰＤ」構造は有効であるが、ＳｉＧｅ系やＳｂ系などを用いる場合は、「ＵＴＣ−ＰＤ」構造の実現は必ずしも容易ではなかった。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、ＳｉＧｅ系やＳｂ系などを用いて「ＵＴＣ−ＰＤ」構造が実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る受光素子は、基板の上に形成されたｐ型の半導体からなる第１半導体層と、基板の上に形成されたｎ型の半導体からなる第２半導体層と、第１半導体層と第２半導体層の間に形成されたアンドープの半導体からなるキャリア走行層と、第２半導体層とキャリア走行層との間に形成されたｎ型の半導体からなるｎ型光吸収層とを備え、ｎ型光吸収層は、他の層よりバンドギャップエネルギーが小さいものとしている。
【００１２】
上記受光素子において、ｎ型光吸収層の不純物濃度は、キャリア走行層に近いほど小さくされているとよい。
【００１３】
上記受光素子において、ｎ型光吸収層は、２つの元素からなる混晶の半導体から構成され、２つの元素の組成比をキャリア走行層の側から第２半導体層の側にかけて変化させることで、組成比を変化させない場合に比較して、キャリア走行層の側のｎ型光吸収層の価電子帯端のエネルギー位置をより高エネルギーの側に位置する状態とするとよい。
【００１４】
上記受光素子において、キャリア走行層は、第１半導体層の側に配置された第１キャリア走行層と、ｎ型光吸収層の側に配置された第２キャリア走行層とから構成され、第１キャリア走行層と第２キャリア走行層との間に配置されたｐ型の半導体からなる第３半導体層を備える構成としてもよい。
【００１５】
上記受光素子において、キャリア走行層と第２半導体層との間に形成されたｐ型の半導体からなるｐ型光吸収層を備えるようにしてもよい。
【発明の効果】
【００１６】
以上説明したように、本発明によれば、第１半導体層と第２半導体層の間にアンドープの半導体からなるキャリア走行層を形成し、第２半導体層とキャリア走行層との間にｎ型の半導体からなるｎ型光吸収層を形成したので、ＳｉＧｅ系やＳｂ系などを用いて「ＵＴＣ−ＰＤ」構造が実現できるという優れた効果が得られるようになる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の実施の形態１における受光素子の構成を示す断面図である。
【図２】図２は、本発明の実施の形態１における受光素子のバンド構成を示すバンド図である。
【図３】図３は、本発明の実施の形態２における受光素子のバンド構成を示すバンド図である。
【図４】図４は、本発明の実施の形態３における受光素子のバンド構成を示すバンド図である。
【図５】図５は、本発明の実施の形態４における受光素子のバンド構成を示すバンド図である。
【図６】図６は、本発明の実施の形態５における受光素子のバンド構成を示すバンド図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態おける受光素子について説明する。
【００１９】
［実施の形態１］
はじめに、本発明の実施の形態１における受光素子について、図１，２を用いて説明する。この受光素子は、まず、基板１０１の上に形成されたｐ型の半導体からなる第１半導体層１０２と、基板１０１の上に形成されたｎ型の半導体からなる第２半導体層１０３とを備える。
【００２０】
また、この受光素子は、第１半導体層１０２と第２半導体層１０３の間に形成されたアンドープの半導体からなるキャリア走行層１０４と、第２半導体層１０３とキャリア走行層１０４との間に形成されたｎ型の半導体からなるｎ型光吸収層１０５とを備える。ここで、ｎ型光吸収層１０５は、他の層よりバンドギャップエネルギーが小さいものとされている。なお、第１半導体層１０２第２半導体層１０３の各々には、図示しない領域に図示しない電極が形成されている。
【００２１】
基板１０１は、例えば、Ｓｉから構成されている。第１半導体層１０２は、例えば、Ｓｉから構成され、例えばＢを１．０×１０19ｃｍ-3程度ドープされてｐ型とされている。第２半導体層１０３は、例えば、Ｓｉから構成され、例えばＰを１．０×１０19ｃｍ-3程度ドープされてｎ型とされている。キャリア走行層１０４は、例えば、ＳｉＧｅ（ＳｉとＧｅの混晶）から構成されている。ｎ型光吸収層１０５は、例えば、Ｇｅから構成され、例えばＰを１．０×１０19ｃｍ-3程度ドープされてｎ型とされている。
【００２２】
次に、実施の形態１の受光素子について、図２のバンド図を用いて動作原理について説明する。実施の形態１の受光素子に信号光が入射した場合、ｎ型光吸収層１０５において信号光は吸収され、同時に電子正孔対が光励起される。ここで、ｎ型光吸収層１０５はｎ型となるようドーピングされているため、生じた電子正孔対のうち電子は、誘電緩和過程を経て電荷移動する。
【００２３】
一方、生じた正孔は、ｎ型光吸収層１０５内においては少数キャリアとして振る舞い、拡散過程を経て移動する。正孔の拡散運動は、本来ランダムな振る舞いを示すため、第２半導体層１０３の側ならびに第１半導体層１０２の側のいずれにも移動することができる。しかしながら、ｎ−Ｓｉよりなる第２半導体層１０３とｎ型光吸収層１０５の間の大きい価電子帯オフセットにより、ｎ型光吸収層１０５における正孔の、第２半導体層１０３の側への移動は阻害される。光励起によるｎ型光吸収層１０５で生じた正孔は、キャリア走行層１０４を介して第１半導体層１０２に到達する。
【００２４】
一定の電圧印加条件において、キャリア走行層１０４には電界が生じるため、キャリア走行層１０４において、正孔はドリフト移動する。この結果、実施の形態１における受光素子では、ｎ型光吸収層１０５をｎ型とすることで、正孔を少数キャリアとし、ＧｅとＳｉの伝導帯端オフセットを正孔に対するバリアとすることで、従来技術では困難であったＳｉ／Ｇｅ系材料の受光素子においても、ＵＴＣ−ＰＤを実現することができる。
【００２５】
次に、実施の形態１における受光素子の製造方法について、簡単に説明する。まず、基板１０１の上に、減圧ＣＶＤ（Chemical Vapor Deposition）法を用い、ｐ型のＳｉ、アンドープのＳｉＧｅ、ｎ型のＧｅ、ｎ型のＳｉをこれらの順にエピタキシャル成長し、第１半導体層１０２，キャリア走行層１０４，ｎ型光吸収層１０５，第２半導体層１０３を形成する。
【００２６】
ｎ型光吸収層１０５の厚さは、２００ｎｍ以下であれば、一般的なｐｉｎ型の受光素子と比較して飛躍的な速度性能の向上が期待できる。キャリア走行層１０４におけるＳｉＧｅの組成比は、Ｓｉ0.4Ｇｅ0.6を用いれば、キャリア走行層１０４において通信波長帯の信号光が吸収されることはなく、所望のＵＴＣ−ＰＤ動作が実現できる。
【００２７】
上述したように各層を結晶成長した後、各層を所望の受光素子の形状に加工する。例えば、第２半導体層１０３から第１半導体層１０２までを、円形のメサ形状にドライエッチングにより加工する。エッチングガスとしてはＳＦ6を用いればよい。メサ形状に加工した後、Ａｕ／Ａｌを電子ビーム蒸着法により堆積することなどにより所定の位置に電極を形成する。
【００２８】
以上に示したように、本実施形態によって、Ｓｉ／Ｇｅ系材料であっても、高速な受光素子を実現できる。
【００２９】
［実施の形態２］
次に、本発明の実施の形態２について、図１，図３を参照して説明する。実施の形態２における受光素子は、まず、基板１０１の上に形成された第１半導体層１０２と、基板１０１の上に形成された第２半導体層１０３と、第１半導体層１０２と第２半導体層１０３の間に形成されたキャリア走行層１０４と、第２半導体層１０３とキャリア走行層１０４との間に形成されたｎ型光吸収層１０５とを備える。これらの構成は、前述した実施の形態１と同様である。
【００３０】
実施の形態２では、ｎ型光吸収層１０５の不純物濃度が、キャリア走行層１０４に近いほど小さくされている。ｎ型光吸収層１０５は、例えば、Ｇｅから構成され、例えばＰをドープすることでｎ型とされ、不純物濃度が１．０×１０19ｃｍ-3から１．０×１０16ｃｍ-3に変化する状態とされている。
【００３１】
次に、実施の形態２の受光素子について、図３のバンド図を用いて動作原理について説明する。前述した第１の実施形態では、ｎ型光吸収層１０５で生じた電子正孔対のうち、電子は誘電緩和過程を経て第２半導体層１０３へと電荷移動し、正孔は拡散過程を経てキャリア走行層１０４へと移動し、さらに同層をドリフト過程を経て第１半導体層１０２へと移動するといったような、正孔を少数キャリアとした受光素子の基本構成を述べた。
【００３２】
しかしながら、拡散過程によるキャリアの移動時間は、層の厚さの２乗に比例する。このため、実施の形態１に示した構成では、ｎ型光吸収層１０５をあまり厚くすることができない。
【００３３】
これに対し、実施の形態２では、ｎ型光吸収層１０５における不純物濃度を、第１半導体層１０２の側に向かって小さくなるようにした。このドーピングプロファイルに従って、実施の形態２における受光素子は、意図的に外部電圧を印加しなくとも疑似電界が生じる。これにより、ｎ型光吸収層１０５で生じた正孔は、拡散成分とともに疑似電界に起因したドリフト成分も同時に有する。この結果、ｎ型光吸収層１０５における正孔の輸送時間は、実施の形態１の場合に比較してより短くなるので、ｎ型光吸収層１０５をより厚くすることができる。これにより、受光素子の高速性を犠牲にすることなく、より高感度化することができる。
【００３４】
［実施の形態３］
次に、本発明の実施の形態３について、図１，図４を用いて説明する。実施の形態３における受光素子は、まず、基板１０１の上に形成された第１半導体層１０２と、基板１０１の上に形成された第２半導体層１０３と、第１半導体層１０２と第２半導体層１０３の間に形成されたキャリア走行層１０４と、第２半導体層１０３とキャリア走行層１０４との間に形成されたｎ型光吸収層１０５ａとを備える。第１半導体層１０２，第２半導体層１０３，キャリア走行層１０４については、前述した実施の形態１と同様である。
【００３５】
実施の形態３では、まず、ｎ型光吸収層１０５ａを、少なくとも２つの元素からなる混晶の半導体から構成する。例えば、ｎ型光吸収層１０５ａを、ＳｉＧｅから構成する。加えて、ｎ型光吸収層１０５ａを構成する２つの元素の組成比を、キャリア走行層１０４の側から第２半導体層１０３の側にかけて変化させることで、組成比を変化させない場合に比較して、キャリア走行層１０４の側のｎ型光吸収層１０５ａの価電子帯端のエネルギー位置をより高エネルギーの側に位置する状態とする。例えば、Ｇｅの組成比を、キャリア走行層１０４に近いほど大きくする。
【００３６】
前述したように、実施の形態１では、ｎ型光吸収層１０５ａで生じた電子正孔対のうち、電子は誘電緩和過程を経て第２半導体層１０３へと電荷移動し、正孔は拡散過程を経てキャリア走行層１０４へと移動し、さらにキャリア走行層１０４におけるドリフト過程を経て第１半導体層１０２へと移動すると。このように、実施の形態１では、正孔を少数キャリアとした受光素子について説明した。
【００３７】
しかしながら、拡散過程によるキャリアの移動時間は、層の厚さの２乗に比例する。このため、実施の形態１の受光素子では、ｎ型光吸収層１０５ａをあまり厚くできない。これに対し、実施の形態３では、ｎ型光吸収層１０５ａをＳｉＧｅから構成し、かつ、キャリア走行層１０４の側に向かってＧｅ組成が大きくなるようした。ＳｉおよびＧｅの混晶は、全ての組成比において伝導帯短のエネルギー位置は大きく変化しない。しかしながら、ＳｉおよびＧｅの混晶は、組成比によって、価電子帯端のエネルギー位置が、最大０．５ｅＶと大きく変化する。ＳｉおよびＧｅの混晶は、Ｇｅ組成比が大きいほうが、価電子帯端のエネルギー位置は高エネルギー側に位置する。
【００３８】
上述した価電子帯端のエネルギープロファイルに従って、実施の形態３の受光素子は、意図的に外部電圧を印加しなくとも、疑似電界が生じる。これにより、ｎ型光吸収層１０５ａで生じた正孔は、拡散成分とともに疑似電界に起因したドリフト成分も同時に有する。この結果、ｎ型光吸収層１０５ａにおける正孔の輸送時間を、実施の形態１に比較して短縮することができ、ｎ型光吸収層１０５ａをより厚くすることができる。これにより、実施の形態３における受光素子によれば、高速性を犠牲にすることなく、より高感度化することができる。
【００３９】
ここで、実施の形態３における受光素子の製造方法について、簡単に説明する。まず、基板１０１の上に、減圧ＣＶＤ法を用い、ｐ型のＳｉ、アンドープのＳｉＧｅを順にエピタキシャル成長し、第１半導体層１０２，キャリア走行層１０４を形成する。
【００４０】
次に、実施の形態３では、Ｇｅの原料ガスおよびＳｉの原料ガスを供給してｎ型のＳｉＧｅを成長してｎ型光吸収層１０５ａを形成するときに、経時的にＧｅ原料ガスの供給量を低減し、同時にＳｉ原料ガスの供給量を増加させる。ドーパントはＰであり、不純物濃度は１．０×１０18ｃｍ-3以上とすればよい。この後、ｎ型のＳｉをエピタキシャル成長し、ｎ型光吸収層１０５ａの上に第２半導体層１０３を形成する。この後は、前述した実施の形態１と同様のデバイス作製プロセスにより、素子形状、電極を形成する。
【００４１】
ｎ型光吸収層１０５ａについては、混晶の組成変化の範囲を、最大のバンドギャップを与える組成においても通信波長帯の信号光を吸収する程度のバンドギャップ（１．３μｍ帯であればＳｉ組成約２０％以下）とすれば、より高感度動作に優位であることは言うまでもない。
【００４２】
以上に示した構造により、受光素子の高速性を犠牲にすることなく、より高感度化することができる。なお、上述した実施の形態３において、ｎ型光吸収層１０５ａをＳｉＧｅから構成する場合について説明したが、これに限るものではない。例えば、受光素子をＩｎ系、Ｇａ系の化合物半導体から構成する場合、ｎ型光吸収層１０５ａは、ＩｎＡｓＳｂ、ＧａＡｓＳｂ、ＩｎＧａＡｓＳｂから構成し、より大きい族における元素の、より大きい原子量のＳｂの組成比を、より原子量の小さいＡｓの組成比に対してキャリア走行層１０４の側に向かって大きくなるようにしても同様である。
【００４３】
［実施の形態４］
次に、本発明の実施の形態４について、図５を参照して説明する。実施の形態４では、まず、前述した実施の形態１における受光素子のキャリア走行層１０４を、第１半導体層１０２の側に配置された第１キャリア走行層１０４ａと、ｎ型光吸収層１０５の側に配置された第２キャリア走行層１０４ｂとから構成する。加えて、実施の形態４では、第１キャリア走行層１０４ａと第２キャリア走行層１０４ｂとの間に、ｐ型の半導体からなる第３半導体層１０６を配置する。
【００４４】
実施の形態１の受光素子は、ｎ型光吸収層１０５における正孔の拡散移動を利用することで、受光素子の高速高感度動作を得ている。実施の形態１のようにＳｉ／Ｇｅ系の材料で受光素子を構成した場合、ｎ型光吸収層１０５とキャリア走行層１０４の界面に生じる価電子帯端のオフセットにより、正孔がキャリア走行層１０４に注入されない懸念がある。受光素子の印加電圧を大きくすることで、キャリア走行層１０４ならびにｎ型光吸収層１０５とキャリア走行層１０４との界面の電界強度が大きくなり、この懸念はなくなるが、動作電圧が大きくなるという別の懸念も生じる。
【００４５】
本実施の形態においては、キャリア走行層１０４に適切な不純物濃度および層厚の第３半導体層１０６(ｐ型電界制御層)を挿入することで、図５の（ａ），（ｂ）に示すように、ｎ型光吸収層１０５とキャリア走行層１０４の界面に選択的に高い電界強度を持たせる。本実施の形態の受光素子に、０Ｖから逆方向に電圧を印加していくと、ｎ型光吸収層１０５と第３半導体層１０６の空乏化が進行するとともに、図５の（ａ）から（ｂ）に示すように、両層に挟まれた第２キャリア走行層１０４ｂの部分の電界強度が上昇する。
【００４６】
ある電圧において、第３半導体層１０６は完全空乏化し、第３半導体層１０６と第１半導体層１０２とに挟まれた領域の第１キャリア走行層１０４ａにも電界が生じることになる。この状態で、キャリア走行層１０４（第２キャリア走行層１０４ｂ）に注入される正孔はドリフト移動することになり、高速動作が可能になる。
【００４７】
本実施の形態によれば、ｎ型光吸収層１０５と第２キャリア走行層１０４ｂとの界面の、狭い部分に選択的に高い電界強度を与えるため、受光素子の動作に必要とされる印加電圧は大きくない。言い換えると、実施の形態１と比較して、より低い電圧で、ｎ型光吸収層１０５と第２キャリア走行層１０４ｂとの界面部分に高い電界強度を与えることが可能になる。
【００４８】
ところで、実施の形態４によれば、受光素子を単なるフォトダイオードではなく、より高感度動作が可能なアバランシェフォトダイオードとして適用することも可能である。第３半導体層１０６の完全空乏化電圧は、第３半導体層１０６の不純物濃度と膜厚の積に依存するが、この積を大きくすることで、第３半導体層１０６が完全に空乏化する電圧は大きくなる。このとき、ｎ型光吸収層１０５と第３半導体層１０６とに挟まれた第２キャリア走行層１０４ｂの電界強度は、第３半導体層１０６が完全に空乏化する電圧まで局所的に大きくなる。第２キャリア走行層１０４ｂの電界強度がなだれ増倍に必要な電界強度まで大きくなることで、実施の形態４の受光素子は、アバランシェフォトダイオードとして動作する。
【００４９】
次に、実施の形態４における受光素子の製造方法について簡単に説明する。まず、基板１０１の上に、減圧ＣＶＤ法を用い、ｐ型のＳｉ、アンドープのＳｉＧｅを順にエピタキシャル成長し、第１半導体層１０２，第１キャリア走行層１０４ａを形成する。この第１キャリア走行層１０４ａの形成に引き続き、Ｓｉの原料ガス、Ｇｅの原料ガスに加え、ｐ型ドーパントとなるＢの原料ガスを導入し、第３半導体層１０６を形成する。引き続き、Ｂの原料ガス導入を停止し、第２キャリア走行層１０４ｂを形成する。この後、ｎ型のＧｅ、ｎ型のＳｉをこれらの順にエピタキシャル成長し、ｎ型光吸収層１０５，第２半導体層１０３を形成する。
【００５０】
実施の形態４における受光素子をフォトダイオードとして動作させる場合、例えば、第１キャリア走行層１０４ａは、厚さ２００ｎｍとし、第３半導体層１０６は、ドーピング濃度１×１０17ｃｍ-3とし、厚さを５０ｎｍとし、第２キャリア走行層１０４ｂは、厚さ５０ｎｍとすればよい。
【００５１】
また、実施の形態４における受光素子をアバランシェフォトダイオードとして動作させる場合、第１キャリア走行層１０４ａは、厚さ１５０ｎｍとし、第３半導体層１０６は、ドーピング濃度８×１０17ｃｍ-3とし、厚さを５０ｎｍとし、第２キャリア走行層１０４ｂは、厚さ１００ｎｍとすればよい。
【００５２】
以上に示した構成により、実施の形態４によれば、受光素子の高速高感度化に加え、低電圧動作を実現することができる。加えて、さらに高感度動作を可能とするアバランシェフォトダイオードを実現することができる。
【００５３】
［実施の形態５］
次に、本発明の実施の形態５について、図６を参照して説明する。実施の形態５における受光素子は、まず、ｐ型の半導体からなる第１半導体層１０２と、基板の上に形成されたｎ型の半導体からなる第２半導体層１０３とを備える。
【００５４】
また、この受光素子は、第１半導体層１０２と第２半導体層１０３の間に形成されたアンドープの半導体からなるキャリア走行層１０４と、第２半導体層１０３とキャリア走行層１０４との間に形成されたｎ型の半導体からなるｎ型光吸収層１０５とを備える。
【００５５】
また、実施の形態５では、キャリア走行層１０４と第２半導体層１０３との間に、ｐ型の半導体からなるｐ型光吸収層１０７を備える。また、ｎ型光吸収層１０５は、他の層よりバンドギャップエネルギーが小さいものとされている。なお、第１半導体層１０２第２半導体層１０３の各々には、図示しない領域に図示しない電極が形成されている。
【００５６】
実施の形態５では、実施の形態１の構成に、ｐ型光吸収層１０７を加えている。ここで、実施の形態１では、ＳｉおよびＧｅから各層を構成するようにしたが、これに限るものではない。実施の形態５では、ＩＩＩ−Ｖ族化合物半導体から構成した場合を例に説明する。
【００５７】
例えば、第２半導体層１０３をｎ型のＧａＡｓ基板から構成し、ｎ型光吸収層１０５をＩｎＧａＳｂから構成し、例えばＳｉを１．０×１０18ｃｍ-3以上ドープすることでｎ型とする。また、キャリア走行層１０４は、アンドープＧａＡｓから構成し、ｐ型光吸収層１０７は、ＩｎＧａＡｓから構成し、例えばＢｅを１．０×１０18ｃｍ-3以上ドープすることでｐ型とする。また、第１半導体層１０２は、ＧａＡｓから構成し、例えばＢｅを１．０×１０19ｃｍ-3以上ドープすることでｐ型とする。
【００５８】
次に、実施の形態５の受光素子について、図６のバンド図を用いて動作原理について説明する。実施の形態５における受光素子は、前述した実施の形態に加え、ｐ型のｐ型光吸収層１０７をさらに備えるようにしている。実施の形態５では、２つの光吸収層の間に、キャリア走行層１０４を設けている。
【００５９】
実施の形態５において、ｎ型光吸収層１０５で光励起されたキャリアの挙動は、前述した実施の形態と同様であり、正孔が有効キャリアとして拡散移動し、キャリア走行層１０４をドリフト移動した後にｐ型光吸収層１０７で誘電緩和する。ここで、ｎ型光吸収層１０５を構成するＩｎＧａＳｂは、ＩＩＩ−Ｖ族半導体のなかでもとりわけ正孔の移動度が大きいことが知られている（非特許文献４参照）。よって、ｎ型光吸収層１０５をＩｎＧａＳｂから構成することは、受光素子として高速高感度化に適している。
【００６０】
一方、ｐ型光吸収層１０７は、電子移動度の大きいＩｎＧａＡｓから構成する。受光によりｐ型光吸収層１０７で生じた電子は、拡散移動した後にキャリア走行層１０４をドリフト移動し、ｎ型光吸収層１０５で誘電緩和する。
【００６１】
上述した２種の光吸収層にかかわるキャリア移動をまとめると、ｎ型光吸収層１０５で生じた正孔の輸送時間にとって、ｐ型光吸収層１０７の厚さは関与せず、ｐ型光吸収層１０７で生じた電子にとって、ｎ型光吸収層１０５の厚さは関与しない。従って、２つの光吸収層の厚さは、キャリア輸送速度の観点からは、互いに独立して設計することができる。一方で、実施の形態５の受光素子の受光感度は、上述した２種類の光吸収層の合計の厚さで決まる。この結果、１つの光吸収層から構成する場合に比較して、実施の形態５によれば、同じ動作速度であっても、より高感度化が可能となる。
【００６２】
次に、実施の形態５における受光素子の製造方法について、簡単に説明する。まず、ｎ型のＧａＡｓ基板上に、例えば分子線エピタキシ法（ＭＢＥ）を用い、ｎ型のＩｎＧａＳｂ，アンドープのＧａＡｓ，ｐ型のＩｎＧａＡｓ，ｐ型のＧａＡｓをこれらの順にエピタキシャル成長し、第２半導体層１０３、ｎ型光吸収層１０５、キャリア走行層１０４、ｐ型光吸収層１０７、第１半導体層１０２を形成する。なお、各層の混晶組成比によっては、格子整合の観点よりエピタキシャルな成長が困難な場合がある。このような場合、ウエハ接合技術により、上述した各層の積層状態を得ればよい。
【００６３】
上述したように各層を形成した後、各層を所望の受光素子の形状に加工する。例えば、第１半導体層１０２から第２半導体層１０３までを、円形のメサ形状にドライエッチングにより加工する。エッチングガスとしてはＳＦ6を用いればよい。メサ形状に加工した後、Ａｕ／Ａｌを電子ビーム蒸着法により堆積することなどにより所定の位置に電極を形成する。以上に示した構成により、受光素子の高速高感度化を実現することができる。
【００６４】
以上に説明したように、本発明によれば、第１半導体層と第２半導体層の間にアンドープの半導体からなるキャリア走行層を形成し、第２半導体層とキャリア走行層との間にｎ型の半導体からなるｎ型光吸収層を形成したので、ＳｉＧｅ系やＳｂ系などを用いて「ＵＴＣ−ＰＤ」構造が実現できるようになる。
【００６５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、実施の形態１〜４について、実施の形態５と同様に、ＩＩＩ−Ｖ族化合物半導体から構成してもよい。実施の形態５について、ＩＩＩ−Ｖ族化合物半導体を用いた場合を例に説明したが、これに限るものではなく、実施の形態１〜４と同様に、Ｓｉ、Ｇｅから構成してもよい。例えば、Ｂをドープすることでｐ型としたＧｅからｐ型光吸収層を構成すればよい。
【符号の説明】
【００６６】
１０１…基板、１０２…第１半導体層、１０３…第２半導体層、１０４…キャリア走行層、１０５…ｎ型光吸収層。
【図１】
2019192685.tif 000003
【図２】
2019192685.tif 000004
【図３】
2019192685.tif 000005
【図４】
2019192685.tif 000006
【図５】
2019192685.tif 000007
【図６】
2019192685.tif 000008