(57)【要約】【課題】電子部品を搭載した配線基板において、電子部品を被覆する絶縁層の上面に形成された配線パターンと電子部品のパッドとのビアホールを介しての接続信頼性を向上する。【解決手段】本配線基板は、電子部品搭載用パッドを露出するキャビティを備えた第１絶縁層と、前記キャビティ内に露出する前記電子部品搭載用パッドを貫通する開口部と、前記キャビティ内に露出する電子部品搭載用パッド上に、前記開口部を露出するように搭載された電子部品と、前記第１絶縁層上に、前記電子部品を被覆して形成された第２絶縁層と、を有し、前記電子部品の前記第２絶縁層側の最外層には、所定の体積分布を有する凹部が形成されており、前記開口部の位置及び大きさは、前記所定の体積分布に基づいて決定されており、前記第２絶縁層が前記凹部、前記電子部品の側面と前記キャビティの内壁面との隙間、及び前記開口部に入り込んでいる。【選択図】図１
2019192730.tif 000002
【特許請求の範囲】
【請求項１】
電子部品搭載用パッドを露出するキャビティを備えた第１絶縁層と、
前記キャビティ内に露出する前記電子部品搭載用パッドを貫通する開口部と、
前記キャビティ内に露出する電子部品搭載用パッド上に、前記開口部を露出するように搭載された電子部品と、
前記第１絶縁層上に、前記電子部品を被覆して形成された第２絶縁層と、を有し、
前記電子部品の前記第２絶縁層側の最外層には、所定の体積分布を有する凹部が形成されており、
前記開口部の位置及び大きさは、前記所定の体積分布に基づいて決定されており、
前記第２絶縁層が前記凹部、前記電子部品の側面と前記キャビティの内壁面との隙間、及び前記開口部に入り込んでいる配線基板。
【請求項２】
前記最外層は、前記凹部の体積が相対的に小さい領域と、前記凹部の体積が相対的に大きい領域と、を含み、
平面視において、前記凹部の体積が相対的に大きい領域よりも前記凹部の体積が相対的に小さい領域に近い位置に前記開口部が形成されている請求項１に記載の配線基板。
【請求項３】
前記キャビティ内に複数の電子部品が搭載され、
複数の前記電子部品は、前記最外層における前記凹部の体積が相対的に小さい電子部品と、前記最外層における前記凹部の体積が相対的に大きい電子部品と、を含み、
平面視において、前記凹部の体積が相対的に大きい電子部品よりも前記凹部の体積が相対的に小さい電子部品に近い位置に前記開口部が形成されている請求項１に記載の配線基板。
【請求項４】
前記最外層は配線層を含み、前記凹部は前記最外層において前記配線層が形成されていない部分である請求項１乃至３の何れか一項に記載の配線基板。
【請求項５】
前記最外層は配線層を被覆する保護層であり、前記凹部は前記保護層に形成され前記配線層を露出する開口部である請求項１乃至３の何れか一項に記載の配線基板。
【請求項６】
前記第１絶縁層の下層に第３絶縁層を有し、
前記電子部品搭載用パッドは前記第３絶縁層上に形成され、
前記第３絶縁層には、前記開口部と連通する溝部が形成されており、
前記第２絶縁層が前記凹部、前記電子部品の側面と前記キャビティの内壁面との隙間、前記開口部、及び前記溝部に入り込んでいる請求項１乃至５の何れか一項に記載の配線基板。
【請求項７】
前記溝部は前記第３絶縁層を貫通し、
前記溝部の底面は、前記第３絶縁層の下層となる配線層の表面により形成されている請求項６に記載の配線基板。
【請求項８】
第１絶縁層に電子部品搭載用パッドを露出するキャビティを形成する工程と、
前記キャビティ内に露出する前記電子部品搭載用パッドを貫通する開口部を形成する工程と、
前記キャビティ内に露出する前記電子部品搭載用パッド上に、前記開口部を露出するように電子部品を搭載する工程と、
前記第１絶縁層上に、前記電子部品を被覆する第２絶縁層を形成する工程と、を有し、
前記電子部品の前記第２絶縁層側の最外層には、所定の体積分布を有する凹部が形成されており、
前記開口部の位置及び大きさは、前記所定の体積分布に基づいて決定されており、
前記第２絶縁層を形成する工程では、前記第１絶縁層上に前記第２絶縁層となる樹脂を前記電子部品を被覆するように配置し、前記樹脂を前記凹部、前記電子部品の側面と前記キャビティの内壁面との隙間、及び前記開口部に入り込ませる配線基板の製造方法。
【請求項９】
前記開口部を形成する工程と前記電子部品を搭載する工程との間に、前記第１絶縁層の下層となる第３絶縁層に前記開口部と連通する溝部を形成する工程を有し、
前記第２絶縁層を形成する工程では、前記樹脂を前記凹部、前記電子部品の側面と前記キャビティの内壁面との隙間、前記開口部、及び前記溝部に入り込ませる請求項８に記載の配線基板の製造方法。
【請求項１０】
前記溝部を形成する工程では、前記第３絶縁層を貫通し、前記第３絶縁層の下層となる配線層の表面を露出するように前記溝部を形成する請求項９に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及びその製造方法に関する。
【背景技術】
【０００２】
従来より、第１絶縁層に設けたキャビティ内に電子部品を搭載した配線基板が知られている。このような配線基板は、例えば、電子部品を被覆するように第１絶縁層上に形成された第２絶縁層と、第２絶縁層の上面に形成された配線パターンとを備えている。配線パターンは、第２絶縁層に形成されたビアホールを介して、電子部品のパッドと電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−０９６２９２号公報
【特許文献２】特開２０１６−２０７９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、第２絶縁層に被覆される電子部品の表面にはパッドを含む配線層が形成されており、配線層が形成されていない部分は凹部となる。或いは、第２絶縁層に被覆される電子部品の表面には配線層を被覆する保護層が形成されており、保護層に形成された配線層（パッド）を露出する開口部が凹部となる。何れの場合も、電子部品の表面に形成される凹部の体積は場所により異なる。
【０００５】
そのため、樹脂により電子部品を被覆する第２絶縁層を形成する際に、ある領域では体積の大きな凹部に多くの樹脂が入り込み、他の領域では体積の小さな凹部に少しの樹脂が入り込む。その結果、電子部品の表面に形成される第２絶縁層の厚さは、凹部の体積分布に依存して不均一になる場合があった。
【０００６】
電子部品の表面に形成される第２絶縁層の厚さが不均一になると、第２絶縁層の厚さが厚いほどビアホールが深くなり、かつビアホールの底部の面積（＝ビアホールの底部に露出する電子部品のパッドの面積）が小さくなる。その結果、第２絶縁層の厚さが厚いほど、第２絶縁層の上面に形成された配線パターンと電子部品のパッドとのビアホールを介しての接続信頼性が低下する。
【０００７】
本発明は、上記の点に鑑みてなされたものであり、電子部品を搭載した配線基板において、電子部品を被覆する絶縁層の上面に形成された配線パターンと電子部品のパッドとのビアホールを介しての接続信頼性を向上することを課題とする。
【課題を解決するための手段】
【０００８】
本配線基板は、電子部品搭載用パッドを露出するキャビティを備えた第１絶縁層と、前記キャビティ内に露出する前記電子部品搭載用パッドを貫通する開口部と、前記キャビティ内に露出する電子部品搭載用パッド上に、前記開口部を露出するように搭載された電子部品と、前記第１絶縁層上に、前記電子部品を被覆して形成された第２絶縁層と、を有し、前記電子部品の前記第２絶縁層側の最外層には、所定の体積分布を有する凹部が形成されており、前記開口部の位置及び大きさは、前記所定の体積分布に基づいて決定されており、前記第２絶縁層が前記凹部、前記電子部品の側面と前記キャビティの内壁面との隙間、及び前記開口部に入り込んでいることを要件とする。
【発明の効果】
【０００９】
開示の技術によれば、電子部品を搭載した配線基板において、電子部品を被覆する絶縁層の上面に形成された配線パターンと電子部品のパッドとのビアホールを介しての接続信頼性を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態に係る配線基板を例示する図である。
【図２】第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。
【図３】第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。
【図４】第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。
【図５】第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。
【図６】第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。
【図７】第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。
【図８】第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。
【図９】第１の実施の形態の変形例１に係る配線基板を例示する図である。
【図１０】第１の実施の形態の変形例２に係る配線基板を例示する断面図である。
【図１１】電子部品搭載用パッドに形成する開口部の平面形状のバリエーションを例示する部分平面図である。
【図１２】第１の実施の形態の応用例に係る半導体パッケージを例示する断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１２】
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ａ）は断面図、図１（ｂ）はキャビティ及び電子部品を示す部分平面図である。なお、図１（ａ）のキャビティ及び電子部品近傍の断面は、図１（ｂ）のＡ−Ａ線に沿う断面である。又、図１（ｂ）において、電子部品３０よりも上層（絶縁層１７、配線層１８、ソルダーレジスト層１９、及び外部接続端子２０）の図示は省略されている。
【００１３】
図１を参照するに、配線基板１は、コア層１０の両面に配線層及び絶縁層が積層され、コア層１０の一方の側に電子部品３０が内蔵された配線基板である。
【００１４】
具体的には、配線基板１において、コア層１０の一方の面１０ａには、配線層１２と、絶縁層１３と、配線層１４と、絶縁層１５と、配線層１６と、絶縁層１７と、配線層１８と、ソルダーレジスト層１９とが順次積層されている。又、コア層１０の他方の面１０ｂには、配線層２２と、絶縁層２３と、配線層２４と、絶縁層２５と、配線層２６と、絶縁層２７と、配線層２８と、ソルダーレジスト層２９とが順次積層されている。
【００１５】
なお、本実施の形態では、便宜上、配線基板１のソルダーレジスト層１９側を上側又は一方の側、ソルダーレジスト層２９側を下側又は他方の側とする。又、各部位のソルダーレジスト層１９側の面を一方の面又は上面、ソルダーレジスト層２９側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をコア層１０の一方の面１０ａの法線方向から視ることを指し、平面形状とは対象物をコア層１０の一方の面１０ａの法線方向から視た形状を指すものとする。
【００１６】
コア層１０としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１０として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等を含浸させた基板等を用いてもよい。コア層１０の厚さは、例えば、６０〜４００μｍ程度とすることができる。コア層１０には、コア層１０を厚さ方向に貫通する貫通孔１０ｘが設けられている。貫通孔１０ｘの平面形状は例えば円形である。
【００１７】
配線層１２は、コア層１０の一方の面１０ａに形成されている。又、配線層２２は、コア層１０の他方の面１０ｂに形成されている。配線層１２と配線層２２とは、貫通孔１０ｘ内に形成された貫通配線１１により電気的に接続されている。配線層１２及び２２は、各々所定の平面形状にパターニングされている。配線層１２及び２２、並びに貫通配線１１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２及び２２の厚さは、例えば、１０〜３０μｍ程度とすることができる。なお、配線層１２と配線層２２と貫通配線１１とは一体に形成されたものであってもよい。
【００１８】
絶縁層１３は、コア層１０の一方の面１０ａに配線層１２を覆うように形成されている。絶縁層１３の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂を主成分とする絶縁性樹脂等を用いることができる。絶縁層１３の厚さは、例えば３０〜４０μｍ程度とすることができる。絶縁層１３は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層１３におけるフィラーの含有量は、要求される熱膨張係数（ＣＴＥ）に応じて適宜設定できる。
【００１９】
配線層１４は、絶縁層１３の一方の側に形成されている。配線層１４は、絶縁層１３を貫通し配線層１２の上面を露出するビアホール１３ｘ内に充填されたビア配線１４ａ、及び絶縁層１３の上面に形成された配線パターン１４ｂ、及び絶縁層１３の上面に形成された電子部品搭載用パッド１４ｃを含んで構成されている。配線パターン１４ｂは、ビア配線１４ａを介して、配線層１２と電気的に接続されている。ビアホール１３ｘは、絶縁層１５側に開口されている開口部の径が配線層１２の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層１４の材料や配線パターン１４ｂ及び電子部品搭載用パッド１４ｃの厚さは、例えば、配線層１２と同様とすることができる。
【００２０】
絶縁層１５は、絶縁層１３の上面に配線層１４を覆うように形成されている。絶縁層１５の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層１５は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層１５におけるフィラーの含有量は、例えば、絶縁層１３と同様とすることができる。
【００２１】
絶縁層１５には、電子部品搭載用パッド１４ｃの上面を露出するキャビティ１５ｚが形成されている。なお、絶縁層１５上のキャビティ１５ｚの形成領域には、配線層１６は形成されていない。すなわち、絶縁層１５上の配線層１６の非形成領域にキャビティ１５ｚが形成されている。キャビティ１５ｚの平面形状は、キャビティ１５ｚ内に配置する電子部品３０の平面形状に合わせて適宜決定できる。電子部品３０の平面形状が矩形状であれば、キャビティ１５ｚの平面形状は電子部品３０の外形よりも若干大きな矩形状とすることができる。又、例えば、キャビティ１５ｚの平面形状が矩形状の場合、電子部品搭載用パッド１４ｃの平面形状は、キャビティ１５ｚの外形より若干大きい矩形状とすることができる。なお、電子部品３０の外形は、例えば、数ｍｍ角から数十ｍｍ角程度である。
【００２２】
キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃには、電子部品搭載用パッド１４ｃを貫通し絶縁層１３の上面を露出するスリット状の開口部１４ｄが形成されている。すなわち、キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃには、開口部１４ｄの内壁面と絶縁層１３の上面とで形成される凹部が設けられている。
【００２３】
図１（ｂ）に示すように、本実施の形態では、一例として開口部１４ｄの平面形状はＩ字状（幅が略一定の細長状）である。但し、必要に応じて開口部１４ｄの幅を変えてもよく、例えば、開口部１４ｄの平面形状を楔状としてもよい。又、開口部１４ｄは、例えば、平面視において電子部品３０の第１辺３０１（図１（ｂ）では左辺）に略平行に設けることができるが、必要に応じ第１辺３０１に対して傾斜させてもよい。
【００２４】
又、図１（ｂ）では開口部１４ｄの長さが電子部品３０の第１辺３０１より長く描かれているが、これには限定されず、開口部１４ｄの長さは電子部品３０の第１辺３０１と等しくてもよいし、電子部品３０の第１辺３０１より短くてもよい。又、開口部１４ｄは、電子部品３０の第１辺３０１の中央に対して上下均等に設ける必要はく、上側又は下側の方が長くてもよい。
【００２５】
なお、電子部品搭載用パッド１４ｃに開口部１４ｄを設けることの技術的意義については、別途説明する。
【００２６】
キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃの上面には、本体３１及び本体３１の上面に形成された配線層３２を備えた電子部品３０が、開口部１４ｄを露出するように（開口部１４ｄと平面視で重複しないように）搭載されている。配線層３２は、パッド３２ａ及び配線パターン３２ｂを含んでいる。電子部品３０は、例えば、半導体チップ、コンデンサ、インダクタ、抵抗等である。パッド３２ａ及び配線パターン３２ｂは、例えば、銅等により形成されており、厚さは略一定である。
【００２７】
本体３１の下面は、接着層３４を介して、キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃの上面に固定されている。電子部品３０は、例えば、本体３１の上面が絶縁層１５の上面より突出するように、キャビティ１５ｚ内に搭載することができる。接着層３４の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂を主成分とする絶縁性接着剤等（例えば、ダイアタッチフィルム）を用いることができる。
【００２８】
配線層１６は、絶縁層１５の一方の側に形成されている。配線層１６は、絶縁層１５を貫通し配線層１４の上面を露出するビアホール１５ｘ内に充填されたビア配線１６ａ、及び絶縁層１５の上面に形成された配線パターン１６ｂを含んで構成されている。配線パターン１６ｂは、ビア配線１６ａを介して、配線パターン１４ｂと電気的に接続されている。ビアホール１５ｘは、絶縁層１７側に開口されている開口部の径が配線層１４の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層１６の材料や配線パターン１６ｂの厚さは、例えば、配線層１２と同様とすることができる。
【００２９】
絶縁層１７は、電子部品３０及び配線層１６を被覆して絶縁層１５の上面に形成されている。絶縁層１７の一部はキャビティ１５ｚと電子部品３０との間に形成された隙間及び開口部１４ｄ内に入り込んでいる。例えば、絶縁層１７の一部はキャビティ１５ｚの側壁と電子部品３０の側面との間に形成された隙間を充填し、キャビティ１５ｚの側壁、電子部品３０の側面、及び電子部品搭載用パッド１４ｃの上面を被覆している。そして、絶縁層１７の一部は、開口部１４ｄ内に充填されている。絶縁層１７の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層１７は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層１７におけるフィラーの含有量は、例えば、絶縁層１３と同様とすることができる。
【００３０】
配線層１８は、絶縁層１７の一方の側に形成されている。配線層１８は、絶縁層１７を貫通し配線層１６の上面を露出するビアホール１７ｘ内又は絶縁層１７を貫通しパッド３２ａの上面を露出するビアホール１７ｙ内に充填されたビア配線１８ａ、及び絶縁層１７の上面に形成された配線パターン１８ｂを含んで構成されている。配線パターン１８ｂの一部は、絶縁層１７を貫通するビア配線１８ａを介して、配線パターン１６ｂと電気的に接続されている。配線パターン１８ｂの一部は、絶縁層１７を貫通するビア配線１８ａを介して、パッド３２ａと電気的に接続されている。ビアホール１７ｘ及び１７ｙは、ソルダーレジスト層１９側に開口されている開口部の径が配線層１６の上面やパッド３２ａの上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層１８の材料や配線パターン１８ｂの厚さは、例えば、配線層１２と同様とすることができる。
【００３１】
ソルダーレジスト層１９は、配線基板１の一方の側の最外層であり、絶縁層１７の上面に、配線層１８を覆うように形成されている。ソルダーレジスト層１９は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層１９の厚さは、例えば１５〜３５μｍ程度とすることができる。
【００３２】
ソルダーレジスト層１９は、開口部１９ｘを有し、開口部１９ｘの底部には配線層１８の上面の一部が露出している。開口部１９ｘの平面形状は、例えば、円形とすることができる。必要に応じ、開口部１９ｘ内に露出する配線層１８の上面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００３３】
開口部１９ｘの底部に露出する配線層１８の上面には、外部接続端子２０が形成されている。外部接続端子２０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。外部接続端子２０は、半導体チップと電気的に接続するための端子となる。
【００３４】
絶縁層２３は、コア層１０の他方の面１０ｂに配線層２２を覆うように形成されている。絶縁層２３の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層２３は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層２３におけるフィラーの含有量は、例えば、絶縁層１３と同様とすることができる。
【００３５】
配線層２４は、絶縁層２３の他方の側に形成されている。配線層２４は、絶縁層２３を貫通し配線層２２の下面を露出するビアホール２３ｘ内に充填されたビア配線２４ａ、及び絶縁層２３の下面に形成された配線パターン２４ｂを含んで構成されている。配線パターン２４ｂは、ビア配線２４ａを介して、配線層２２と電気的に接続されている。ビアホール２３ｘは、絶縁層２５側に開口されている開口部の径が配線層２２の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層２４の材料や厚さは、例えば、配線層１２と同様とすることができる。
【００３６】
絶縁層２５は、絶縁層２３の下面に配線層２４を覆うように形成されている。絶縁層２５の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層２５は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層２５におけるフィラーの含有量は、例えば、絶縁層１３と同様とすることができる。
【００３７】
配線層２６は、絶縁層２５の他方の側に形成されている。配線層２６は、絶縁層２５を貫通し配線層２４の下面を露出するビアホール２５ｘ内に充填されたビア配線２６ａ、及び絶縁層２５の下面に形成された配線パターン２６ｂを含んで構成されている。配線パターン２６ｂは、ビア配線２６ａを介して、配線層２４と電気的に接続されている。ビアホール２５ｘは、絶縁層２７側に開口されている開口部の径が配線層２４の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層２６の材料や厚さは、例えば、配線層１２と同様とすることができる。
【００３８】
絶縁層２７は、絶縁層２５の下面に配線層２６を覆うように形成されている。絶縁層２７の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層２７は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層２７におけるフィラーの含有量は、例えば、絶縁層１３と同様とすることができる。
【００３９】
配線層２８は、絶縁層２７の他方の側に形成されている。配線層２８は、絶縁層２７を貫通し配線層２６の下面を露出するビアホール２７ｘ内に充填されたビア配線２８ａ、及び絶縁層２７の下面に形成された配線パターン２８ｂを含んで構成されている。配線パターン２８ｂは、ビア配線２８ａを介して、配線層２６と電気的に接続されている。ビアホール２７ｘは、ソルダーレジスト層２９側に開口されている開口部の径が配線層２６の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層２８の材料や厚さは、例えば、配線層１２と同様とすることができる。
【００４０】
ソルダーレジスト層２９は、配線基板１の他方の側の最外層であり、絶縁層２７の下面に、配線層２８を覆うように形成されている。ソルダーレジスト層２９の材料や厚さは、例えば、ソルダーレジスト層１９と同様とすることができる。ソルダーレジスト層２９は、開口部２９ｘを有し、開口部２９ｘ内には配線層２８の下面の一部が露出している。開口部２９ｘの平面形状は、例えば、円形とすることができる。開口部２９ｘ内に露出する配線層２８は、マザーボード等の実装基板（図示せず）と電気的に接続するためのパッドとして用いることができる。必要に応じ、開口部２９ｘ内に露出する配線層２８の下面に前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
【００４１】
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図８は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、ここでは、１つの配線基板を作製する工程の例を示すが、配線基板となる複数の部分を作製し、その後個片化して各配線基板とする工程としてもよい。
【００４２】
まず、図２に示す工程では、コア層１０に貫通配線１１、配線層１２及び２２を形成する。具体的には、例えば、所謂ガラスエポキシ基板等であるコア層１０の一方の面及び他方の面にパターニングされていないプレーン状の銅箔が形成された積層板を準備する。そして、準備した積層板において、必要に応じて各面の銅箔を薄化した後、ＣＯ２レーザ等を用いたレーザ加工法等により、コア層１０及び各面の銅箔を貫通する貫通孔１０ｘを形成する。
【００４３】
次に、必要に応じてデスミア処理を行い、貫通孔１０ｘの内壁面に付着したコア層１０に含まれる樹脂の残渣を除去する。そして、例えば無電解めっき法やスパッタ法等により、各面の銅箔及び貫通孔１０ｘの内壁面を被覆するシード層（銅等）を形成し、シード層を給電層に利用した電解めっき法により、シード層上に電解めっき層（銅等）を形成する。これにより、貫通孔１０ｘがシード層上に形成された電解めっき層で充填され、コア層１０の一方の面及び他方の面には、銅箔、シード層、及び電解めっき層が積層された配線層１２及び２２が形成される。次に、配線層１２及び２２をサブトラクティブ法等により所定の平面形状にパターニングする。
【００４４】
次に、図３（ａ）及び図３（ｂ）に示す工程では、コア層１０の一方の面に配線層１２を覆うように半硬化状態のフィルム状のエポキシ系樹脂等をラミネートし、硬化させて絶縁層１３を形成する。又、コア層１０の他方の面に配線層２２を覆うように半硬化状態のフィルム状のエポキシ系樹脂等をラミネートし、硬化させて絶縁層２３を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等を塗布後、硬化させて絶縁層１３及び２３を形成してもよい。絶縁層１３及び２３の各々の厚さは、例えば、３０〜４０μｍ程度とすることができる。絶縁層１３及び２３の各々は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
【００４５】
次に、絶縁層１３に、絶縁層１３を貫通し配線層１２の上面を露出させるビアホール１３ｘを形成する。又、絶縁層２３に、絶縁層２３を貫通し配線層２２の下面を露出させるビアホール２３ｘを形成する。ビアホール１３ｘ及び２３ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール１３ｘ及び２３ｘを形成後、デスミア処理を行い、ビアホール１３ｘ及び２３ｘの底部に各々露出する配線層１２及び２２の表面に付着した樹脂残渣を除去することが好ましい。
【００４６】
次に、絶縁層１３の一方の側に配線層１４を形成する。配線層１４は、ビアホール１３ｘ内に充填されたビア配線１４ａ、絶縁層１３の上面に形成された配線パターン１４ｂ、及び絶縁層１３の上面に形成された電子部品搭載用パッド１４ｃを含んで構成される。又、電子部品搭載用パッド１４ｃには、電子部品搭載用パッド１４ｃを貫通し絶縁層１３の上面を露出するスリット状の開口部１４ｄが形成される。開口部１４ｄの平面形状等については、前述の通りである。配線層１４の材料や配線パターン１４ｂ及び電子部品搭載用パッド１４ｃの厚さは、例えば、配線層１２と同様とすることができる。配線層１４は、ビアホール１３ｘの底部に露出した配線層１２と電気的に接続される。
【００４７】
又、絶縁層２３の他方の側に配線層２４を形成する。配線層２４は、ビアホール２３ｘ内に充填されたビア配線２４ａ、絶縁層２３の下面に形成された配線パターン２４ｂを含んで構成される。配線層２４の材料や配線パターン２４ｂの厚さは、例えば、配線層１２と同様とすることができる。配線層２４は、ビアホール２３ｘの底部に露出した配線層２２と電気的に接続される。配線層１４及び２４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
【００４８】
例えば、配線層１４をセミアディティブ法で形成する場合、絶縁層１３にビアホール１３ｘを形成し、次いで、ビアホール１３ｘの内壁を含む絶縁層１３の表面及びビアホール１３ｘ内に露出する配線層１２の表面に銅の無電解めっきによるシード層を形成する。次いで、シード層上に配線層１４の配線パターン１４ｂ及び電子部品搭載用パッド１４ｃの形状に合わせた開口部を有するめっきレジストパターンを形成し、次いで、シード層から給電する銅の電解めっきにより、めっきレジストパターンの開口部に露出するシード層上に電解めっき層を析出する。次いで、めっきレジストパターンを除去し、次いで、電解めっき層をマスクとしたエッチングを行い、電解めっき層から露出するシード層を除去することで、配線層１４を得ることができる。
【００４９】
なお、図３（ａ）は断面図、図３（ｂ）は電子部品搭載用パッドを示す部分平面図である。図３（ａ）の電子部品搭載用パッド近傍の断面は、図３（ｂ）のＡ−Ａ線に沿う断面である。
【００５０】
次に、図４に示す工程では、絶縁層１３と同様の形成方法により、絶縁層１３の上面に配線層１４を覆うように絶縁層１５を形成する。絶縁層１５の材料や厚さは、例えば、絶縁層１３と同様とすることができる。そして、ビアホール１３ｘと同様の形成方法により、ビアホール１５ｘを形成する。そして、配線層１４と同様の形成方法により、絶縁層１５の一方の側に配線層１６を形成する。配線層１６は、ビアホール１５ｘ内に充填されたビア配線１６ａ、及び絶縁層１５の上面に形成された配線パターン１６ｂを含んで構成される。配線層１６の材料や配線パターン１６ｂの厚さは、例えば、配線層１２と同様とすることができる。配線層１６は、ビアホール１５ｘの底部に露出した配線層１４と電気的に接続される。
【００５１】
又、絶縁層１３と同様の形成方法により、絶縁層２３の下面に配線層２４を覆うように絶縁層２５を形成する。絶縁層２５の材料や厚さは、例えば、絶縁層１３と同様とすることができる。そして、ビアホール１３ｘと同様の形成方法により、ビアホール２５ｘを形成する。そして、配線層１４と同様の形成方法により、絶縁層２５の他方の側に配線層２６を形成する。配線層２６は、ビアホール２５ｘ内に充填されたビア配線２６ａ、及び絶縁層２５の下面に形成された配線パターン２６ｂを含んで構成される。配線層２６の材料や配線パターン２６ｂの厚さは、例えば、配線層１２と同様とすることができる。配線層２６は、ビアホール２５ｘの底部に露出した配線層２４と電気的に接続される。
【００５２】
次に、図５（ａ）及び図５（ｂ）に示す工程では、絶縁層１５に、電子部品搭載用パッド１４ｃの上面及び開口部１４ｄを露出するキャビティ１５ｚを形成する。キャビティ１５ｚの平面形状は、後工程でキャビティ１５ｚ内に配置する電子部品３０の平面形状に合わせて適宜決定できる。電子部品３０の平面形状が矩形状であれば、キャビティ１５ｚの平面形状は電子部品３０の外形よりも若干大きな矩形状とすることができる。なお、図５（ａ）は断面図、図５（ｂ）はキャビティを示す部分平面図である。図５（ａ）のキャビティ近傍の断面は、図５（ｂ）のＡ−Ａ線に沿う断面である。
【００５３】
次に、図６（ａ）及び図６（ｂ）に示す工程では、本体３１及び配線層３２を備えた電子部品３０を準備する。そして、電子部品３０を、開口部１４ｄを露出するように（開口部１４ｄと平面視で重複しないように）キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃの上面に配置する。なお、電子部品３０の下面に接着層３４を予め形成しておく。接着層３４は、電子部品３０の下面に形成せず、キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃ上に形成してもよい。何れの場合も、電子部品３０の下面が、接着層３４を介してキャビティ内に露出する電子部品搭載用パッド１４ｃの上面に固定される。図６（ａ）及び図６（ｂ）に示す工程では、接着層３４は未硬化であり、電子部品３０はキャビティ１５ｚ内に仮固定される。なお、図６（ａ）は断面図、図６（ｂ）はキャビティ及び電子部品を示す部分平面図である。図６（ａ）のキャビティ近傍の断面は、図６（ｂ）のＡ−Ａ線に沿う断面である。
【００５４】
次に、図７（ａ）に示す工程では、電子部品３０及び配線層１６を覆うように半硬化状態のフィルム状のエポキシ系樹脂等をラミネートし、絶縁層１７を形成する。又、絶縁層２５の下面に配線層２６を覆うように半硬化状態のフィルム状のエポキシ系樹脂等をラミネートし、絶縁層２７を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等を塗布し、絶縁層１７及び２７を形成してもよい。
【００５５】
そして、ラミネート又は塗布した絶縁層１７及び２７を加熱しながら、絶縁層１７の上面及び絶縁層２７の下面を平行平板でコア層１０方向に加圧する。このとき、接着層３４も加熱されるため、溶融した絶縁層１７、絶縁層２７、及び接着層３４が略同時に硬化する。絶縁層１７は、電子部品３０及び配線層１６を覆うと共に、電子部品３０の側面とキャビティ１５ｚの内壁面との隙間及び開口部１４ｄ内に入り込む。絶縁層１７及び２７の各々の厚さは、例えば、３０〜４０μｍ程度とすることができる。絶縁層１７及び２７の各々は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
【００５６】
次に、図７（ｂ）に示す工程では、絶縁層１７を貫通し配線層１６の上面を露出させるビアホール１７ｘ、及び絶縁層１７を貫通し電子部品３０のパッド３２ａの上面を露出させるビアホール１７ｙを形成する。又、絶縁層２７に、絶縁層２７を貫通し配線層２６の下面を露出させるビアホール２７ｘを形成する。ビアホール１７ｘ、１７ｙ及び２７ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール１７ｘ、１７ｙ及び２７ｘを形成後、デスミア処理を行い、ビアホール１７ｘ、１７ｙ及び２７ｘの底部に各々露出する配線層１６、パッド３２ａ、及び配線層２６の表面に付着した樹脂残渣を除去することが好ましい。
【００５７】
次に、図７（ｃ）に示す工程では、配線層１４と同様の形成方法により、絶縁層１７の一方の側に配線層１８を形成する。配線層１８は、ビアホール１７ｘ内又は１７ｙ内に充填されたビア配線１８ａ、絶縁層１７の上面に形成された配線パターン１８ｂを含んで構成される。配線層１８の材料や配線パターン１８ｂの厚さは、例えば、配線層１２と同様とすることができる。配線層１８は、ビアホール１７ｘの底部に露出した配線層１６、又はビアホール１７ｙの底部に露出したパッド３２ａと電気的に接続される。
【００５８】
又、配線層１４と同様の形成方法により、絶縁層２７の他方の側に配線層２８を形成する。配線層２８は、ビアホール２７ｘ内に充填されたビア配線２８ａ、及び絶縁層２７の下面に形成された配線パターン２８ｂを含んで構成される。配線層２８の材料や配線パターン２８ｂの厚さは、例えば、配線層１２と同様とすることができる。配線層２８は、ビアホール２７ｘの底部に露出した配線層２６と電気的に接続される。
【００５９】
次に、図８（ａ）に示す工程では、絶縁層１７の上面に、配線層１８を覆うようにソルダーレジスト層１９を形成する。又、絶縁層２７の下面に、配線層２８を覆うようにソルダーレジスト層２９を形成する。ソルダーレジスト層１９は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂を、配線層１８を被覆するように絶縁層１７の上面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂を、配線層１８を被覆するように絶縁層１７の上面にラミネートすることにより形成してもよい。ソルダーレジスト層２９の形成方法は、ソルダーレジスト層１９と同様である。
【００６０】
次に、ソルダーレジスト層１９及び２９を露光及び現像することで、ソルダーレジスト層１９に配線層１８の上面の一部を露出する開口部１９ｘを形成する（フォトリソグラフィ法）。又、ソルダーレジスト層２９に配線層２８の下面の一部を露出する開口部２９ｘを形成する（フォトリソグラフィ法）。なお、開口部１９ｘ及び２９ｘは、レーザ加工法やブラスト処理により形成してもよい。その場合には、ソルダーレジスト層１９及び２９に感光性の材料を用いなくてもよい。開口部１９ｘ及び２９ｘの各々の平面形状は、例えば、円形状とすることができる。開口部１９ｘ及び２９ｘの各々の直径は、接続対象（半導体チップやマザーボード等）に合わせて任意に設計できる。
【００６１】
なお、この工程において、開口部１９ｘの底部に露出する配線層１８の上面及び開口部２９ｘの底部に露出する配線層２８の下面に、例えば無電解めっき法等により前述の金属層を形成してもよい。又、金属層の形成に代えて、ＯＳＰ処理等の酸化防止処理を施してもよい。
【００６２】
次に、図８（ｂ）に示す工程では、開口部１９ｘの底部に露出する配線層１８の上面に、はんだバンプ等の外部接続端子２０を形成する。外部接続端子２０は、半導体チップと電気的に接続するための端子となる。
【００６３】
ここで、キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃに開口部１４ｄを設ける構造の効果について説明する。
【００６４】
電子部品３０は、絶縁層１７側の最外層として、配線層３２及び配線層３２の周辺に形成された凹部を備えている。すなわち、凹部は最外層において配線層３２が形成されていない部分である。
【００６５】
電子部品３０において、配線層３２の厚さは略一定であるが配線層３２の密度は一定ではなく、領域により密度が異なっている。例えば、図１（ｂ）に示すように、電子部品３０は一例として平面形状が矩形状である。この場合、例えば、平面形状が矩形状の電子部品３０の表面の領域を均等に２分割し、それぞれを領域Ｅ１、領域Ｅ２と定義することができる。例えば、図１（ｂ）に示す電子部品３０の領域Ｅ１では配線層３２の密度が相対的に高く、領域Ｅ２では配線層３２の密度が相対的に低い。
【００６６】
言い換えれば、電子部品３０の絶縁層１７側の最外層に形成された凹部は所定の体積分布を有し、図１（ｂ）において、領域Ｅ１では凹部の体積が相対的に小さく、領域Ｅ２では凹部の体積が相対的に大きい。なお、図１（ｂ）では、凹部の底面を梨地模様で示しており、領域Ｅ２における凹部の底面の面積が領域Ｅ１における凹部の底面の面積よりも大きいことが視認できる。配線層３２の厚さは略一定であるから、領域Ｅ１では凹部の体積が相対的に小さく、領域Ｅ２では凹部の体積が相対的に大きいことが容易に理解できる。
【００６７】
ここで、キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃに開口部１４ｄが形成されていない場合を考える。
【００６８】
この場合、電子部品３０を被覆する絶縁層１７を形成する際に、凹部の体積が相対的に大きい領域Ｅ２では、凹部の体積が相対的に小さい領域Ｅ１に比べ、絶縁層１７となる溶融した樹脂が凹部内に多く入り込む。そのため、領域Ｅ１上に形成される絶縁層１７の厚さは、領域Ｅ２上に形成される絶縁層１７の厚さよりも厚くなり、この状態で樹脂が硬化して絶縁層１７となる。
【００６９】
この状態で、絶縁層１７にビアホール１７ｘ及び１７ｙを形成すると、絶縁層１７の厚さが厚いほどビアホール１７ｙが深くなり、かつビアホール１７ｙの底部の面積（＝ビアホール１７ｙの底部に露出するパッド３２ａの面積）が小さくなる。その結果、絶縁層１７の厚さが厚い領域Ｅ１では、配線パターン１８ｂとパッド３２ａとのビアホール１７ｙを介しての接続信頼性が低下する。
【００７０】
これに対して、配線基板１では、キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃに開口部１４ｄが形成され、開口部１４ｄの位置及び大きさ（体積）は電子部品３０の絶縁層１７側の最外層に形成された凹部の体積分布に基づいて決定されている。具体的には、平面視において、凹部の体積が相対的に大きい領域Ｅ２よりも凹部の体積が相対的に小さい領域Ｅ１に近い位置（例えば、電子部品３０の第１辺３０１の近傍）に開口部１４ｄが形成されている。
【００７１】
これにより、絶縁層１７を形成する工程において、開口部１４ｄ内に絶縁層１７となる溶融した樹脂が入り込むため、領域Ｅ１上に形成される絶縁層１７の厚さは、領域Ｅ２上に形成される絶縁層１７の厚さと略同じになる。言い換えれば、領域Ｅ１上に形成される絶縁層１７の厚さが、領域Ｅ２上に形成される絶縁層１７の厚さと略同じになるように、開口部１４ｄの位置及び大きさを設定しておく。
【００７２】
これにより、ビアホール１７ｙの深さ及びビアホール１７ｙの底部の面積（＝ビアホール１７ｙの底部に露出するパッド３２ａの面積）も領域Ｅ１と領域Ｅ２で略均一となる。その結果、ビアホール１７ｙの底部の面積が極端に小さくなることがないため、配線パターン１８ｂとパッド３２ａとのビアホール１７ｙを介しての接続信頼性を向上できる。
【００７３】
なお、キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃに開口部１４ｄが形成されており、開口部１４ｄが形成されていない場合に比べて電子部品３０上の絶縁層１７の厚さが均一になる構造であれば、『開口部１４ｄの位置及び大きさは電子部品３０の絶縁層１７側の最外層に形成された凹部の体積分布に基づいて決定されている』といえる。
【００７４】
又、図１（ｂ）の例では、領域Ｅ１と領域Ｅ２の２つの領域に分けて凹部の体積分布を比較したが、より多くの領域に分けて凹部の体積分布を比較し、比較した結果に基づいて、開口部１４ｄの位置及び大きさを決定してもよい。
【００７５】
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは形状の異なる電子部品を搭載する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
【００７６】
図９は、第１の実施の形態の変形例１に係る配線基板を例示する図であり、図９（ａ）は断面図、図９（ｂ）はキャビティ及び電子部品を示す部分平面図である。なお、図９（ａ）のキャビティ及び電子部品近傍の断面は、図９（ｂ）のＢ−Ｂ線に沿う断面である。又、図９（ｂ）において、電子部品３０Ａよりも上層（絶縁層１７、配線層１８、ソルダーレジスト層１９、及び外部接続端子２０）の図示は省略されている。
【００７７】
図９を参照するに、配線基板１Ａは、電子部品３０が電子部品３０Ａに置換された点が、配線基板１（図１参照）と相違する。
【００７８】
電子部品３０Ａは、本体３１の上面に配線層３２を被覆する保護層３３が形成されており、保護層３３に設けられた開口部３３ｘ内に配線層３２が選択的に露出している。開口部３３ｘ内に露出する配線層３２は、パッドとして機能する。
電子部品３０Ａにおいて、保護層３３に形成された配線層３２を露出する開口部３３ｘが凹部である。電子部品３０Ａにおいて、領域Ｅ１は凹部の体積が相対的に小さく、領域Ｅ２は凹部の体積が相対的に大きい。
【００７９】
配線基板１Ａでは、キャビティ１５ｚ内に露出する電子部品搭載用パッド１４ｃに開口部１４ｄが形成され、開口部１４ｄの位置及び大きさは電子部品３０Ａの絶縁層１７側の最外層に形成された凹部の体積分布に基づいて決定されている。具体的には、平面視において、凹部の体積が相対的に大きい領域Ｅ２よりも凹部の体積が相対的に小さい領域Ｅ１に近い位置（例えば、電子部品３０Ａの第１辺３０１の近傍）に開口部１４ｄが形成されている。
【００８０】
これにより、絶縁層１７を形成する工程において、開口部１４ｄ内に絶縁層１７となる溶融した樹脂が入り込むため、領域Ｅ１上に形成される絶縁層１７の厚さは、領域Ｅ２上に形成される絶縁層１７の厚さと略同じになる。言い換えれば、領域Ｅ１上に形成される絶縁層１７の厚さが、領域Ｅ２上に形成される絶縁層１７の厚さと略同じになるように、開口部１４ｄの位置及び大きさを設定しておく。
【００８１】
これにより、ビアホール１７ｙの深さ及びビアホール１７ｙの底部の面積（＝ビアホール１７ｙの底部に露出する配線層３２の面積）も領域Ｅ１と領域Ｅ２で略均一となる。その結果、ビアホール１７ｙの底部の面積が極端に小さくなることがないため、配線パターン１８ｂと配線層３２とのビアホール１７ｙを介しての接続信頼性を向上できる。
【００８２】
又、図９（ｂ）の例では、領域Ｅ１と領域Ｅ２の２つの領域に分けて凹部の体積分布を比較したが、より多くの領域に分けて凹部の体積分布を比較し、比較した結果に基づいて、開口部１４ｄの位置及び大きさを決定してもよい。
【００８３】
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、電子部品搭載用パッドの開口部に連通する溝部を絶縁層に設ける例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
【００８４】
図１０（ａ）は、第１の実施の形態の変形例２に係る配線基板を例示する断面図（その１）である。図１０（ａ）を参照するに、配線基板１Ｂは、電子部品搭載用パッド１４ｃの開口部１４ｄに連通する溝部１３ｙを絶縁層１３に形成した点が、配線基板１（図１参照）と相違する。溝部１３ｙは、絶縁層１３を貫通していない。溝部１３ｙの平面形状は、開口部１４ｄの平面形状と略同一である。
【００８５】
絶縁層１７の一部はキャビティ１５ｚと電子部品３０との間に形成された隙間、開口部１４ｄ、及び溝部１３ｙに入り込んでいる。例えば、絶縁層１７の一部はキャビティ１５ｚの側壁と電子部品３０の側面との間に形成された隙間を充填し、キャビティ１５ｚの側壁、電子部品３０の側面、及び電子部品搭載用パッド１４ｃの上面を被覆している。そして、絶縁層１７の一部は、開口部１４ｄ内及び溝部１３ｙ内に充填されている。
【００８６】
図１０（ｂ）は、第１の実施の形態の変形例２に係る配線基板を例示する断面図（その２）である。図１０（ｂ）を参照するに、配線基板１Ｃは、電子部品搭載用パッド１４ｃの開口部１４ｄに連通する溝部１３ｚを絶縁層１３に形成した点が、配線基板１（図１参照）と相違する。溝部１３ｚは、絶縁層１３を貫通しており、溝部１３ｚの底面は配線層１２の上面により形成されている。溝部１３ｚの平面形状は、開口部１４ｄの平面形状と略同一である。
【００８７】
絶縁層１７の一部はキャビティ１５ｚと電子部品３０との間に形成された隙間、開口部１４ｄ、及び溝部１３ｚに入り込んでいる。例えば、絶縁層１７の一部はキャビティ１５ｚの側壁と電子部品３０の側面との間に形成された隙間を充填し、キャビティ１５ｚの側壁、電子部品３０の側面、及び電子部品搭載用パッド１４ｃの上面を被覆している。そして、絶縁層１７の一部は、開口部１４ｄ内及び溝部１３ｚ内に充填されている。
【００８８】
図１０（ａ）に示す溝部１３ｙ及び図１０（ｂ）に示す溝部１３ｚは、例えば、第１の実施の形態の図３に示す工程の後に、開口部１４ｄ内にレーザ光を照射して絶縁層１３を構成する樹脂を部分的に除去することで形成できる。この場合、開口部１４ｄ近傍の電子部品搭載用パッド１４ｃがマスクとなるため、容易に開口部１４ｄ内にレーザ光を照射することができる。絶縁層１３に形成する溝部の深さや、絶縁層１３を貫通させるか否かは、照射するレーザ光の強度や照射時間により制御することができる。
【００８９】
このように、絶縁層１３に開口部１４ｄに連通する溝部１３ｙや１３ｚを設けてもよい。これにより、開口部１４ｄの平面形状を拡大することなく、絶縁層１７となる溶融した樹脂が入り込む空間を容易に拡大することができる。
【００９０】
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、電子部品搭載用パッドに形成する開口部の平面形状のバリエーションの例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
【００９１】
図１１は、電子部品搭載用パッドに形成する開口部の平面形状のバリエーションを例示する部分平面図である。
【００９２】
領域Ｅ１上に形成される絶縁層１７の厚さを、領域Ｅ２上に形成される絶縁層１７の厚さと略同じにするためには、平面視において、凹部の体積が相対的に大きい領域Ｅ２よりも凹部の体積が相対的に小さい領域Ｅ１に近い位置にある電子部品搭載用パッド１４ｃに開口部を形成すればよい。そのため、開口部の平面形状は、図１（ｂ）に示す開口部１４ｄのようなＩ字状には限定されず、図１１示す形状等としてもよい。
【００９３】
図１１（ａ）に示す開口部１４ｅの平面形状は、電子部品３０の第１辺３０１、第１辺３０１の一端と連続する第２辺３０２（図１１（ａ）では上辺）の一部、及び第１辺３０１の他端と連続する第３辺３０３（図１１（ａ）では下辺）の一部と対向するよう設けられたコの字状である。
【００９４】
図１１（ｂ）に示す開口部１４ｆの平面形状は、電子部品３０の第１辺３０１、第２辺３０２、第３辺３０３、及び第２辺３０２と第３辺３０３の一端同士を繋ぐ第４辺３０４（図１１（ｂ）では右辺）と対向するよう設けられた口の字状である。但し、第１辺３０１と対向する部分の幅は第４辺３０４と対向する部分の幅よりも広く、第２辺３０２と対向する部分の幅及び第３辺３０３と対向する部分の幅は、第４辺３０４側から第１辺３０１側に向かって徐々に広くなっている。
【００９５】
図１１（ｃ）に示す開口部１４ｇの平面形状は、複数の矩形状の部分が所定の間隔で第１辺３０１に沿って一列に配列された形状である。図１１（ｄ）に示す開口部１４ｈの平面形状は、複数の円形状の部分が所定の間隔で第１辺３０１に沿って一列に配列された形状である。但し、開口部１４ｇや１４ｈにおいて、矩形や円形に代えて楕円形や多角形等の任意の形状を所定の間隔で第１辺３０１に沿って一列に配列してもよい。又、各形状を第１辺３０１側から第２辺３０２側や第３辺３０３側に延在させてもよい。
【００９６】
このように、開口部の位置及び大きさが電子部品３０の絶縁層１７側の最外層に形成された凹部の体積分布に基づいて決定されていれば、開口部の平面形状は限定されず、図１１（ａ）〜図１１（ｄ）に示した平面形状としてもよいし、より複雑な平面形状としてもよい。
【００９７】
又、図１１（ｅ）に示すように、キャビティ１５ｚ内に複数の電子部品が搭載される場合もある。この場合、例えば、電子部品３０Ｂは最外層における凹部の体積が相対的に小さい電子部品であり、電子部品３０Ｃは最外層における凹部の体積が相対的に大きい電子部品である。そして、平面視において、凹部の体積が相対的に大きい電子部品３０Ｃよりも凹部の体積が相対的に小さい電子部品３０Ｂに近い位置に開口部１４ｄが形成されている。
【００９８】
これにより、絶縁層１７を形成する工程において、開口部１４ｄ内に絶縁層１７となる溶融した樹脂が入り込むため、電子部品３０Ｂ上に形成される絶縁層１７の厚さは、電子部品３０Ｃ上に形成される絶縁層１７の厚さと略同じになる。言い換えれば、電子部品３０Ｂ上に形成される絶縁層１７の厚さが、電子部品３０Ｃ上に形成される絶縁層１７の厚さと略同じになるように、開口部１４ｄの位置及び大きさを設定しておく。
【００９９】
これにより、ビアホール１７ｙの深さ及びビアホール１７ｙの底部の面積（＝ビアホール１７ｙの底部に露出する配線層３２の面積）も電子部品３０Ｂと電子部品３０Ｃで略均一となる。その結果、ビアホール１７ｙの底部の面積が極端に小さくなることがないため、配線パターン１８ｂと配線層３２とのビアホール１７ｙを介しての接続信頼性を向上できる。
【０１００】
なお、図１１（ｅ）の例では、キャビティ１５ｚ内に２つの電子部品が搭載される例を示したが、キャビティ１５ｚ内に３つ以上の電子部品が搭載されてもよい。又、搭載される電子部品の大きさが異なっていてもよい。又、開口部１４ｄを、図１１（ａ）に示す開口部１４ｅ、図１１（ｂ）に示す開口部１４ｆ、図１１（ｃ）に示す開口部１４ｇ、図１１（ｄ）に示す開口部１４ｈ、或いはその他の平面形状の開口部と置き換えてもよい。
【０１０１】
〈第１の実施の形態の応用例〉
第１の実施の形態の応用例では、第１の実施の形態に係る配線基板に半導体チップを搭載した半導体パッケージの例を示す。なお、第１の実施の形態の応用例において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
【０１０２】
図１２は、第１の実施の形態の応用例に係る半導体パッケージを例示する断面図である。図１２を参照するに、半導体パッケージ１００は、図１に示す配線基板１と、半導体チップ１１０と、電極パッド１２０と、バンプ１３０と、アンダーフィル樹脂１４０と、バンプ１５０とを有する。
【０１０３】
半導体チップ１１０は、例えば、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。半導体基板（図示せず）には、半導体集積回路（図示せず）と電気的に接続された電極パッド１２０が形成されている。
【０１０４】
バンプ１３０は、半導体チップ１１０の電極パッド１２０上に形成され、配線基板１の外部接続端子２０と電気的に接続されている。アンダーフィル樹脂１４０は、半導体チップ１１０と配線基板１の上面との間に充填されている。バンプ１５０は、ソルダーレジスト層２９の開口部２９ｘの底部に露出する配線層２８の下面に形成されている。バンプ１５０は、例えば、マザーボード等に接続される。バンプ１３０及び１５０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【０１０５】
このように、第１の実施の形態に係る配線基板に半導体チップを搭載することにより、半導体パッケージを実現できる。なお、配線基板１に代えて、配線基板１Ａ、１Ｂ、又は１Ｃを用いてもよい。
【０１０６】
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【０１０７】
例えば、上記実施の形態では、本発明をビルドアップ工法により製造されたコア層を備える配線基板に適用する例を示したが、本発明をビルドアップ工法により製造されたコアレスの配線基板に適用してもよい。又、本発明は、これらに限定されることなく、様々な配線基板に適用することができる。
【符号の説明】
【０１０８】
１、１Ａ、１Ｂ、１Ｃ  配線基板
１０  コア層
１０ａ  一方の面
１０ｂ  他方の面
１０ｘ  貫通孔
１１  貫通配線
１２、１４、１６、１８、２２、２４、２６、２８  配線層
１３、１５、１７、２３、２５、２７  絶縁層
１３ｘ、１５ｘ、１７ｘ、１７ｙ、２３ｘ、２５ｘ、２７ｘ  ビアホール
１３ｙ、１３ｚ  溝部
１４ａ、１６ａ、１８ａ、２４ａ、２６ａ、２８ａ  ビア配線
１４ｂ、１６ｂ、１８ｂ、２４ｂ、２６ｂ、２８ｂ  配線パターン
１４ｃ  電子部品搭載用パッド
１４ｄ、１４ｅ、１４ｆ、１４ｇ、１４ｈ  開口部
１５ｚ  キャビティ
１９、２９  ソルダーレジスト層
１９ｘ、２９ｘ、３３ｘ  開口部
２０  外部接続端子
３０、３０Ａ、３０Ｂ、３０Ｃ  電子部品
３１  本体
３２  配線層
３２ａ  パッド
３２ｂ  配線パターン
３３  保護層
３４  接着層
１００  半導体パッケージ
１１０  半導体チップ
１２０  電極パッド
１３０、１５０  バンプ
１４０  アンダーフィル樹脂
３０１  第１辺
３０２  第２辺
３０３  第３辺
３０４  第４辺
【図１】
2019192730.tif 000003
【図２】
2019192730.tif 000004
【図３】
2019192730.tif 000005
【図４】
2019192730.tif 000006
【図５】
2019192730.tif 000007
【図６】
2019192730.tif 000008
【図７】
2019192730.tif 000009
【図８】
2019192730.tif 000010
【図９】
2019192730.tif 000011
【図１０】
2019192730.tif 000012
【図１１】
2019192730.tif 000013
【図１２】
2019192730.tif 000014