(57)【要約】      （修正有）【課題】表面電極のクラックを抑制すると共に、表面電極におけるヒロックの成長を抑制する半導体装置を提供する。【解決手段】半導体装置１０は、半導体基板１２と、半導体基板の表面の一部を覆う層間絶縁膜６２と、層間絶縁膜に覆われていない範囲の半導体基板の表面と層間絶縁膜の表面を覆う表面電極５０を有する。表面電極が、第１金属層５１と、第１金属層の内部に設けられているとともに第１金属層よりも高い引張強度を有する第２金属層５２を有する。第２金属層が、層間絶縁膜に覆われていない範囲の半導体基板の表面の上部に位置する第１部分５２ａと、層間絶縁膜の上部に位置する第２部分５２ｂを有する。第１部分と第２部分が、第１金属層によって分離されている。【選択図】図１
2019192754.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
半導体基板と、
前記半導体基板の表面の一部を覆う層間絶縁膜と、
前記層間絶縁膜に覆われていない範囲の前記半導体基板の前記表面と前記層間絶縁膜の表面を覆う表面電極、
を有し、
前記表面電極が、第１金属層と、前記第１金属層の内部に設けられているとともに前記第１金属層よりも高い引張強度を有する第２金属層を有し、
前記第２金属層が、前記層間絶縁膜に覆われていない範囲の前記半導体基板の前記表面の上部に位置する第１部分と、前記層間絶縁膜の上部に位置する第２部分を有し、
前記第１部分と前記第２部分が、前記第１金属層によって分離されている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置に関する。
【０００２】
特許文献１に開示の半導体装置は、半導体基板と、層間絶縁膜と、表面電極を有している。層間絶縁膜は、半導体基板の表面の一部を覆っている。表面電極は、層間絶縁膜に覆われていない範囲の半導体基板の表面と層間絶縁膜の表面を覆っている。表面電極は、アルミニウムにより構成された下部金属層と、チタン等により構成された高強度金属層と、アルミニウムにより構成された上部金属層を有している。高強度金属層は、下部金属層の上面全域に接している。上部金属層は、高強度金属層の上面全域に接している。高強度金属層によって、上部金属層が下部金属層から分離されている。このように、表面電極の内部に高強度金属層を設けることで、表面電極にクラックが生じることを抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４９４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の表面電極では、高強度金属層と半導体基板の間に下部金属層が挟まれている。高強度金属層と半導体基板の線膨張係数が小さく、下部金属層の線膨張係数が大きいので、半導体装置の温度が変化したときに下部金属層に高い熱応力が加わる。下部金属層に繰り返し熱応力が加わると、下部金属層にヒロックが成長する。ヒロックが過度に成長すると、表面電極内部に空洞部が形成され、信頼性に問題が生じる。したがって、本明細書では、表面電極のクラックを抑制することが可能であると共に、表面電極におけるヒロックの成長を抑制する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面の一部を覆う層間絶縁膜と、前記層間絶縁膜に覆われていない範囲の前記半導体基板の前記表面と前記層間絶縁膜の表面を覆う表面電極を有している。前記表面電極が、第１金属層と、前記第１金属層の内部に設けられているとともに前記第１金属層よりも高い引張強度を有する第２金属層を有する。前記第２金属層が、前記層間絶縁膜に覆われていない範囲の前記半導体基板の前記表面の上部に位置する第１部分と、前記層間絶縁膜の上部に位置する第２部分を有する。前記第１部分と前記第２部分が、前記第１金属層によって分離されている。
【０００６】
この半導体装置では、表面電極の内部に、高い引張強度を有する第２金属層が設けられている。このため、表面電極にクラックが生じることが抑制される。また、この半導体装置では、第２金属層の第１部分と第２部分が第１金属層によって分離されている。すなわち、第２金属層の下部の第１金属層と第２金属層の上部の第１金属層とが、第２金属層が存在しない部分で繋がっている。このように第２金属層が第１金属層によって分離されていることで、第２金属層の下部の第１金属層で歪みが生じ易く、第１金属層に加わる熱応力が抑制される。このため、第２金属層の下部の第１金属層でヒロックが生じることが抑制される。このように、この半導体装置によれば、表面電極のクラックを抑制できると共に、表面電極におけるヒロックの成長を抑制できる。
【図面の簡単な説明】
【０００７】
【図１】半導体装置１０の断面図。
【発明を実施するための形態】
【０００８】
図１に示す実施形態の半導体装置１０は、半導体基板１２を有している。半導体基板１２は、シリコンにより構成されている。半導体基板１２の上面１２ａには、複数のトレンチが設けられている。各トレンチ内に、ゲート電極３０とゲート絶縁膜３２が配置されている。各ゲート電極３０の上面は、層間絶縁膜６２に覆われている。各層間絶縁膜６２は、ゲート電極３０の上面と半導体基板１２の上面１２ａの一部を覆っている。半導体基板１２内には、ｎ型のエミッタ領域２２、ｐ型のボディ領域２５、ｎ型のドリフト領域２６及びｐ型のコレクタ領域２７が設けられている。半導体基板１２の上面１２ａには、表面電極５０が配置されている。半導体基板１２の下面１２ｂには、下部電極６４が配置されている。エミッタ領域２２、ボディ領域２５、ドリフト領域２６、コレクタ領域２７、ゲート電極３０等によって、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が構成されている。表面電極５０は、ＩＧＢＴのエミッタ電極として機能する。下部電極６４は、ＩＧＢＴのコレクタ電極として機能する。
【０００９】
表面電極５０は、第１金属層５１と第２金属層５２を有している。第１金属層５１は、ＡｌＳｉ（アルミニウムとシリコンの合金）により構成されている。第２金属層５２は、Ｔｉ（チタン）またはＴｉＮ（窒化チタン）により構成されている。第２金属層５２の引張強度は、第１金属層５１の引張強度よりも高い。また、第１金属層５１の線膨張係数は、第２金属層５２の線膨張係数よりも大きく、半導体基板１２の線膨張係数よりも大きい。第２金属層５２は、第１金属層５１の内部に設けられている。以下では、第１金属層５１のうち、第２金属層５２の下側に位置する部分を下部金属層５１ａといい、第２金属層５２の上側に位置する部分を上部金属層５１ｂという。
【００１０】
下部金属層５１ａは、層間絶縁膜６２に覆われていない範囲８０内の上面１２ａと層間絶縁膜６２の表面を覆っている。下部金属層５１ａは、層間絶縁膜６２によってゲート電極３０から絶縁されている。下部金属層５１ａは、範囲８０内でエミッタ領域２２及びボディ領域２５に対してオーミック接触している。
【００１１】
第２金属層５２は、下部金属層５１ａ上に配置されている。第２金属層５２は、層間絶縁膜６２に覆われていない範囲８０内の上面１２ａの上部に位置する第１部分５２ａと、層間絶縁膜６２の上部に位置する第２部分５２ｂを有している。第２部分５２ｂは、第１部分５２ａよりも層間絶縁膜６２の厚み分だけ上側に位置している。第１部分５２ａは、第１金属層５１によって第２部分５２ｂから分離されている。
【００１２】
上部金属層５１ｂは、第２金属層５２上に配置されている。第２金属層５２が分離されている部分（第１部分５２ａと第２部分５２ｂの間の部分）において、上部金属層５１ｂは、下部金属層５１ａと繋がっている。
【００１３】
上記のように上部金属層５１ｂと下部金属層５１ａの間に第２金属層５２が設けられていると、上部金属層５１ｂと下部金属層５１ａの厚みが表面電極５０の厚みよりも薄くなる。このため、上部金属層５１ｂと下部金属層５１ａを形成するときに、上部金属層５１ｂと下部金属層５１ａの結晶粒径（ＡｌＳｉの結晶粒径）が小さくなる。したがって、上部金属層５１ｂと下部金属層５１ａの結晶粒径は小さい。
【００１４】
表面電極５０の表面の外周部は、絶縁保護膜５６によって覆われている。絶縁保護膜５６は、ポリイミドによって構成されている。絶縁保護膜５６は、表面電極５０（すなわち、上部金属層５１ｂ）に接している。表面電極５０の表面の中央部は、絶縁保護膜５６に覆われていない。
【００１５】
半導体装置１０の動作中に、半導体基板１２が繰り返し発熱する。このため、半導体装置１０の全体の温度が、繰り返し変化する。半導体装置１０を構成する各材料の線膨張係数が異なるので、温度変化時に各材料の膨張率が異なる。このため、半導体装置１０の内部に熱応力が生じる。特に、絶縁保護膜５６の端部９０近傍では、表面電極５０に対して高い熱応力が加わる。しかしながら、実施形態の半導体装置１０では、表面電極５０が、中間層として引張強度が高い第２金属層５２を有している。第２金属層５２によって、表面電極５０全体が補強されている。このため、表面電極５０にクラックが生じ難い。さらに、上部金属層５１ｂと下部金属層５１ａの結晶粒径が小さく、これによっても表面電極５０にクラックが生じ難くなっている。したがって、端部９０で高い熱応力が繰り返し生じても、表面電極５０にクラックが生じ難い。したがって、半導体装置１０では、表面電極５０のクラックによる特性劣化が抑制される。
【００１６】
また、下部金属層５１ａは線膨張係数が小さい半導体基板１２と線膨張係数が小さい第２金属層５２に挟まれているので、下部金属層５１ａでも熱応力が生じ易い。しかしながら、本実施形態では、第２金属層５２が第１部分５２ａと第２部分５２ｂに分離されていることで、下部金属層５１ａに加わる熱応力が緩和される。以下、詳細に説明する。
【００１７】
仮に、下部金属層５１ａの表面全体が第２金属層５２によって覆われているとすると、下部金属層５１ａの表面全体が第２金属層５２によって拘束されるので、下部金属層５１ａで極めて高い熱応力が生じる。下部金属層５１ａに高い熱応力が繰り返し加わると、下部金属層５１ａでヒロックが成長する。ヒロックが過度に成長すると、下部金属層５１ａ内に空洞部が形成される。下部金属層５１ａに空洞部が形成されると、下部金属層５１ａが熱膨張するときに、空洞部が層間絶縁膜６２に引っかかり、層間絶縁膜６２が損傷する場合がある。
【００１８】
これに対し、本実施形態では、第２金属層５２が第１部分５２ａと第２部分５２ｂに分離されているので、第１部分５２ａと第２部分５２ｂの間の分離部分で下部金属層５１ａの熱応力が開放される。したがって、下部金属層５１ａで生じる熱応力が小さく、下部金属層５１ａでヒロックが成長し難い。したがって、本実施形態では、ヒロックに起因する空洞部が形成されず、層間絶縁膜６２の損傷を防止することができる。
【００１９】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００２０】
１０    ：半導体装置
１２    ：半導体基板
２２    ：エミッタ領域
２５    ：ボディ領域
２６    ：ドリフト領域
２７    ：コレクタ領域
３０    ：ゲート電極
３２    ：ゲート絶縁膜
５０    ：表面電極
５１    ：第１金属層
５１ａ  ：下部金属層
５１ｂ  ：上部金属層
５２    ：第２金属層
５２ａ  ：第１部分
５２ｂ  ：第２部分
５６    ：絶縁保護膜
６２    ：層間絶縁膜
６４    ：下部電極
【図１】
2019192754.tif 000003