(57)【要約】【課題】動作時の感度低下や高周波特性の劣化を招くことなく、フォトダイオードのＥＳＤ耐圧を向上させることができる光受信回路を提供することを課題とする。【解決手段】本発明の光受信回路は、フォトダイオードの一方の端子を抵抗体を介して外部に接続する第１の電極と他方の端子を外部に接続する第２の電極とを備え、第１の電極を独立した複数の電極で構成し、該一方の端子を該複数の電極にそれぞれ独立した抵抗体を介して接続することを特徴とする。【選択図】図１
2019106676.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードと、Ｎ個（Ｎは２以上の整数）の抵抗体と、第１の電極と、Ｎ個の電極で構成される第２の電極と、キャパシタとを同一の基板上に有する光受信回路であって、
前記フォトダイオードは、前記フォトダイオードのアノードが第１の電極と接続され、前記フォトダイオードのカソードが前記Ｎ個の抵抗体の全ての一方の片端と接続されており、
前記Ｎ個の抵抗体は、前記Ｎ個の抵抗体のそれぞれの一方の片端が前記フォトダイオードの前記カソードと接続され、前記Ｎ個の抵抗体のそれぞれの他方の片端が前記Ｎ個の第２の電極の１つと接続されており、
前記キャパシタは、前記キャパシタの一方の片端が前記フォトダイオードの前記カソードに接続され、前記キャパシタの他方の片端が接地されていることを特徴とする光受信回路。
【請求項２】
フォトダイオードと、Ｎ個（Ｎは２以上の整数）の抵抗体と、第１の電極と、Ｎ個の電極で構成される第２の電極と、キャパシタとを同一の基板上に有する光受信回路であって、
前記フォトダイオードは、前記フォトダイオードのカソードが第１の電極と接続され、前記フォトダイオードのアノードが前記Ｎ個の抵抗体の全ての一方の片端と接続されており、
前記Ｎ個の抵抗体は、前記Ｎ個の抵抗体のそれぞれの一方の片端が前記フォトダイオードの前記アノードと接続され、前記Ｎ個の抵抗体のそれぞれの他方の片端が前記Ｎ個の第２の電極の１つと接続されており、
前記キャパシタは、前記キャパシタの一方の片端が前記フォトダイオードの前記アノードに接続され、前記キャパシタの他方の片端が接地されていることを特徴とする光受信回路。
【請求項３】
Ｍ個（ＭはＮよりも小さい２以上の整数）のフォトダイオードと、Ｎ個の抵抗体と、Ｍ個の電極で構成される第１の電極と、Ｎ個の電極で構成される第２の電極と、キャパシタとを同一の基板上に有する光受信回路であって、
前記Ｍ個のフォトダイオードは、前記Ｍ個のフォトダイオードのそれぞれのアノードが前記Ｍ個の電極の１つと接続され、前記Ｍ個のフォトダイオードのカソードが前記Ｎ個の抵抗体のすべての一方の片端と接続されており、
前記Ｎ個の抵抗体は、前記Ｎ個の抵抗体のそれぞれの一方の片端が前記Ｍ個の全てのフォトダイオードの前記カソードと接続され、前記Ｎ個の抵抗体のそれぞれの他方の片端が前記Ｎ個の第２の電極の１つと接続されており、
前記キャパシタは、前記キャパシタの一方の片端が前記フォトダイオードの前記カソードに接続され、前記キャパシタの他方の片端が接地されていることを特徴とする光受信回路。
【請求項４】
Ｍ個（ＭはＮよりも小さい２以上の整数）のフォトダイオードと、Ｎ個の抵抗体と、Ｍ個の電極で構成される第１の電極と、Ｎ個の電極で構成される第２の電極と、キャパシタとを同一の基板上に有する光受信回路であって、
前記Ｍ個のフォトダイオードは、前記Ｍ個のフォトダイオードのそれぞれのカソードが前記Ｍ個の電極の１つと接続され、前記Ｍ個のフォトダイオードのアノードが前記Ｎ個の抵抗体のすべての一方の片端と接続されており、
前記Ｎ個の抵抗体は、前記Ｎ個の抵抗体のそれぞれの一方の片端が前記Ｍ個の全てのフォトダイオードのアノードと接続され、前記Ｎ個の抵抗体のそれぞれの他方の片端が前記Ｎ個の第２の電極の１つと接続されており、
前記キャパシタは、前記キャパシタの一方の片端が前記フォトダイオードの前記アノードに接続され、前記キャパシタの他方の片端が接地されていることを特徴とする光受信回路。
【請求項５】
前記Ｎ個の第２の電極は、前記基板の外側で全てが短絡されるように接続されることを特徴とする請求項１乃至４のいずれか一項に記載の光受信回路。
【請求項６】
前記抵抗体の抵抗値は、実装前は前記フォトダイオードのＥＳＤ耐圧を確保できるように決定されており、前記抵抗体の数は、実装後の合成抵抗の抵抗値が前記フォトダイオードの感度低下を招かないように決定されていることを特徴とする請求項１乃至５のいずれか一項に記載の光受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システムや光情報処理システムにおいて用いられる光受信回路に関し、特に周波数特性の劣化や感度の低下を引き起こすことなくＥＳＤ耐性の高い光受信回路を実現する回路に関するものである。
【背景技術】
【０００２】
トランジスタやダイオードなどの半導体素子は静電気放電ＥＳＤ（ｅｌｅｃｔｒｏ−ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ；ＥＳＤ）によって素子の破損を招くことが知られている。
【０００３】
ＥＳＤはＬＳＩ（大規模集積回路）などの半導体チップの任意の２端子間に静電放電による高電圧パルスが印加される現象であり、チップをパッケージなどに実装する前の運搬時やトレーからのチップピックアップ時などに生じる。
【０００４】
近年の高速化・低コスト化に対して、より小型な素子が必要とされており、素子面積に依存するＥＳＤ耐性がますます低くなることが懸念されている。
【０００５】
光通信分野でもトラフィックの増大に伴い高速化が求められており、光電変換デバイスとして一般的に用いられるＰＤ（フォトダイオード）は特にＥＳＤによるダメージに弱いことが知られている。そのため、保護回路などを用いてＰＤのＥＳＤ耐圧を向上させることは必須技術となっている。
【０００６】
特にシリコンフォトニクスでよく用いられるＧｅＰＤ（Ｇｅｒｍａｎｉｕｍ Ｐｈｏｔｏ Ｄｉｏｄｅ）では、集積性の高さを活かし、同一基板上に集積したダイオードや抵抗とＰＤとを接続することによりＧｅＰＤに与えられるダメージを抑え、ＥＳＤ耐性を向上させるという手法が提案されている。非特許文献１では、図６に示すように、ダイオード６３を電極６１と電極６４とに接続し、キャパシタ６５と並列にダイオード６３を接続し、ダイオードの寄生容量によってＰＤに与えられるダメージを抑えていることが開示されている。しかし、微小電流を検出するための端子にキャパシタが接続されるため、高周波特性の劣化を招いてしまうという問題がある。そのため、本手法は数メガヘルツ以上の高速性が求められるＰＤに用いることはできない。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】D. Celo, D.J. Goodwill, C. Banks, S. Trifoli, P. Dumais, J. Jiang, C. Zhang, D. Geng, and E. Bernier, “Electrostatic Discharge Sensitivity of Silicon Photonic Photodetectors and Thermo-Optic Tuning Elements,” IEEE GFP 2016, WB2.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＰＤはキャパシタや抵抗を保護回路として接続することによりＥＳＤ耐圧を上げるという手法が一般的にとられるが、どちらにも課題がある。
【０００９】
図４はＰＤにキャパシタを接続してＥＳＤ耐圧を向上させた時の、周波数特性を比較したものである。
【００１０】
細実線（ＥＳＤ対策をしていない光検出回路）はＰＤそのものの周波数特性であるが、ＥＳＤ対策を行っていない為、ＥＳＤに対する耐圧が低い状態となっている。
【００１１】
これに対し、キャパシタをＰＤに対して並列に接続するＥＳＤ対策を行った時の特性が一点鎖線（従来の光検出回路）である。ＥＳＤ耐性は向上しているが、周波数特性が大きく劣化している。そのため、キャパシタによる保護回路は高速性が要求されるＰＤには用いることができない。
【００１２】
まず、図７を用いてフォトダイオードに抵抗を用いてＥＳＤ耐圧を向上させた場合について説明する。
【００１３】
ＥＳＤによる高電圧パルスは任意の２端子間に印加されるため、電極７１と電極７４の間に加わる。この時、ＰＤ７３と抵抗体７２は直列接続されているため、ＰＤ７３に加えられる電圧は抵抗体７２との分圧により決定される。抵抗体７２の抵抗値が大きければ大きいほどＰＤ７３にかかる電圧は減少し、ＰＤ７３はダメージを受けにくくなる。すなわち、電極７１と電極７４間のＥＳＤ耐圧が向上したと言える。この際、抵抗を接続したことにより高周波特性の劣化を招くが、抵抗体７２とＰＤ７３の接続点とグラウンドの間にキャパシタ７５を接続することにより、高周波特性の劣化の補償を行っている。
【００１４】
しかし、本構成は通常動作時にＰＤ７３に光が照射されるとＰＤ７３は電流を流すため、抵抗体７２で電圧降下が発生し、ＰＤ７３にかかる電圧が低下する。フォトダイオードは印加される電圧により感度や高周波特性が変わるため、本構成では照射される光の大きさによってＰＤ７３の感度や高周波特性が変化してしまい、最小受信感度の悪化や受信信号の非線形化を招いてしまう。電圧降下は抵抗体７２の抵抗値が大きければ大きいほど影響を受けやすく、キロΩ以上の値を取ることは困難である。
【００１５】
図７で示すようにＰＤと直列に抵抗を接続してＥＳＤ耐圧を向上する手法が取られ、キャパシタを接続したときのように周波数特性が劣化することはないが、ＰＤに強い光が入力された場合に大電流が流れ、抵抗で電圧降下が生じてしまうため、ＰＤにかかるバイアスが低下してしまい、ＰＤの感度が低下するようなフィードバックがかかってしまうという問題が生じる。そのため、抵抗を接続する保護回路は入力光信号が小さい領域でしか使用することができない。
【００１６】
よって、本発明が課題とするところは、動作時の感度低下や高周波特性の劣化を招くことなく、フォトダイオードのＥＳＤ耐圧を向上させることができる光受信回路を提供することである。
【００１７】
本発明が目的とするところは、光受信回路内のＰＤに対して、周波数劣化が無く、入力光信号が大きい領域でも使用可能なＥＳＤ保護回路を実現することである。
【課題を解決するための手段】
【００１８】
上記の課題を解決するために、本発明の光受信回路は、フォトダイオードと、複数の抵抗体と、第１の電極と、複数の電極で構成される第２の電極と、キャパシタとを有する受信回路であって、前記フォトダイオードは、前記フォトダイオードのアノードが前記第１の電極と接続され、前記フォトダイオードのカソードが前記抵抗体のそれぞれの一方の片端と接続されており、前記抵抗体は、前記抵抗体のそれぞれの一方の片端が前記フォトダイオードのカソードと接続され、前記抵抗体のそれぞれの他方の片端が前記第２の電極と接続されており、前記キャパシタは、前記キャパシタの一方の片端が前記フォトダイオードのカソードに接続され、前記キャパシタの他方の片端が接地されており、前記フォトダイオードと、前記複数の抵抗体と、前記第１の電極と、前記複数の電極で構成される第２の電極と、キャパシタとが同一の基板上に集積されていることを特徴とする。
【００１９】
前記フォトダイオードのアノードとカソードは、逆に接続されていても良い。
【００２０】
また、フォトダイオードは複数接続されていても良い。
【発明の効果】
【００２１】
本発明は、同一の抵抗値を持つ複数の抵抗体とそれぞれの抵抗体に接続されている電極を複数、チップ上に設けることにより、電圧降下の問題を解決することができる。また、抵抗体とＰＤの接続点とグラウンドの間にキャパシタを接続しており、高周波特性の劣化の補償を行うことができる。
【００２２】
本発明では、従来例と比較し、抵抗体の数と電極の数が増えるため、受信回路のチップサイズは増加するが、抵抗体は電極と比べて小面積で実現可能なため特に問題にはならない。電極数の増加については、近年増えているフリップチップ実装で用いられるダミー電極を本発明の電極と入れ替えることによりデメリットなく導入可能である。
【図面の簡単な説明】
【００２３】
【図１】第１の実施形態の光受信回路の構成を示す図である。
【図２】第１の実施形態の光受信回路の接続を示す図である。
【図３】第２の実施の形鯛の光受信回路の構成を示す図である。
【図４】ＰＤにキャパシタを接続してＥＳＤ耐圧を向上させた時の、周波数特性を比較したグラフを示す図である。
【図５】第１の実施形態の光受信回路の構成を示す図である。
【図６】従来のキャパシタによるＥＳＤ保護をした光受信回路の構成を示す図である。
【図７】従来の抵抗によるＥＳＤ保護をした光受信回路の構成を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の光受信回路の形態について、図面を用いて詳細に説明する。
【００２５】
（実施の形態１）
図１は第１の実施形態による光受信回路を示す回路図である。図１〜２を用いて詳細に説明する。
【００２６】
本実施形態による光受信回路は、フォトダイオード１３と、Ｎ個の抵抗体１２（Ｎは２以上の整数）と、第１の電極１４と、Ｎ個の電極で構成される第２の電極１１と、キャパシタ１５とを有する光受信回路であって、フォトダイオード１３は、フォトダイオード１３のアノードが第1の電極１４と接続され、フォトダイオード１３のカソードがＮ個の抵抗体１２のそれぞれの一方の片端と接続されており、Ｎ個の抵抗体１２は、Ｎ個の抵抗体１２のそれぞれの一方の片端がフォトダイオード１３のカソードと接続され、Ｎ個の抵抗体１２のそれぞれのもう他方の片端が第２の電極１１と接続されており、キャパシタ１５は、キャパシタの一方の片端がフォトダイオード１３のカソードに接続され、キャパシタの他方の片端が接地されており、フォトダイオード１３と、Ｎ個の抵抗体１２と、第１の電極１４と、Ｎ個の電極で構成される第２の電極１１と、キャパシタ１５とが同一の基板上に集積されていることを特徴とする光受信回路である。
【００２７】
ＥＳＤによる高電圧パルスがＰＤ１３に与えられるのは、第１の電極１４と複数の電極１１のうちの任意の１つとの間に加えられる場合である。この時、図７で説明した時と同じように抵抗とフォトダイオードが直列接続されている回路となるため、ＰＤ１３のＥＳＤ耐圧は向上する。
【００２８】
また、ＥＳＤによる高電圧パルスは第２の電極１１のうちの任意の２端子間で印加される場合もあるが、この時ＰＤ１３には電圧はかからない。抵抗体は一般的にＰＤよりもＥＳＤ耐圧は高いため、問題となることは少ない。
【００２９】
本実施形態による光受信回路は複数の電極１１をチップ外で短絡接続となるように実装を行う。
【００３０】
図２に、実装例を示す。抵抗体やフォトダイオードが実装された光電子デバイス基板２２は複数の電極１１を備えており、実装基板２１は電極２３を備えている。ワイヤボンディングなどにより複数の電極１１は全て電極２３と接続する。
【００３１】
短絡接続することにより、実装後は図１に示している複数の抵抗体１２が並列接続されることになる。そのため、Ｎ個の抵抗体を接続している場合には抵抗値はＮ分の１となるため、個々の抵抗体の抵抗値を図７のように１個接続する場合よりも大きな値とすることができる。このため、本発明では複数の抵抗体の抵抗値にＥＳＤ保護のためにキロΩ以上の十分大きな値を使いつつ、動作時の感度低下や高周波特性の劣化なくＥＳＤ耐圧を向上させることができる。
【００３２】
本実施形態の光受信回路は、光電子デバイス基板の外でＮ個の電極１１が全て短絡接続されるように実装する必要がある。実装例を図２に示す。Ｎ個の第２の電極１１の全てが実装基板２１上の第１の電極２３と接続されており、第２の電極１１の全てが短絡されていると言える。実装手法としてフリップチップ実装を用いる場合は、光電子デバイス基板の電極と、実装基板の電極が１対１対応する必要があることから、実装基板２１上の電極２３をＮ個備え、実装基板上でＮ個の電極２３が短絡される。
【００３３】
本実施形態では、光電子デバイス基板２２を実装基板２１と実装する前には、第２の電極１１の任意の１つと電極１４の間は、フォトダイオード１３と複数の抵抗体１２の任意の１つとの直列接続となるため、フォトダイオード１３は高いＥＳＤ耐性を示し、また、実装後の動作時には複数の抵抗体１２は並列接続されているため、合成抵抗値が下がるために抵抗体での電圧降下は抑えられる。そのため、Ｎ個の抵抗体１２としてそれぞれがキロΩ以上の抵抗値を用いても、実動作時は１ｋΩ以下の抵抗値負荷としてフォトダイオード１３を動作させることが可能となり、フォトダイオード１３にかかるバイアス低下を抑えられるため、感度低下や高周波特性の変動を避けることができる。
【００３４】
抵抗体１２の抵抗値は、実装前はフォトダイオード１３のＥＳＤ耐圧を確保できるように決定されており、抵抗体１２の数は、実装後の合成抵抗の抵抗値がフォトダイオード１３の感度低下を招かないように決定されている。
【００３５】
フォトダイオードと直列に抵抗が接続されている場合、高周波特性の劣化を招くことがあるが、フォトダイオード１３と複数の抵抗体１２の接続点とグラウンドの間にキャパシタ１５を接続することで、高周波特性の劣化を補償している。
【００３６】
また、微小電流を検知するフォトダイオード１３のアノードと第１の電極１４には何も接続されていないため、図４の一点鎖線（従来の光検出回路）で示しているような従来のキャパシタによるＥＳＤ対策手法で見られる周波数特性の劣化も、本発明の光検出回路（太い破線）にはない。
【００３７】
本実施の形態の発明は、図１に示すように同一の抵抗値を持つ複数の抵抗体とそれぞれの抵抗体に接続されている電極を複数、チップ上に設けることにより、電圧降下の問題を解決することができる。また、図７と同様に、抵抗体とＰＤの接続点とグラウンドの間にキャパシタを接続し、高周波特性の劣化の補償を行うことができる。
【００３８】
図１はフォトダイオード１３のカソードにＮ個の抵抗体１２の片端とキャパシタ１５が接続されているが、図５で示すように、第１の電極１４をフォトダイオード１３のカソードに接続し、Ｎ個の抵抗体１２とキャパシタ１５をフォトダイオード１３のアノードに接続しても良い。
【００３９】
（実施の形態２）
図３は第２の実施の形態による光受信回路を示す回路図である。図３を用いて詳細に説明する。
【００４０】
本実施形態による光受信回路は、第１のフォトダイオード３３と、第２のフォトダイオード３６と、複数の抵抗体３２と、第１の電極３４と、第２の電極３７と、複数の電極で構成される第３の電極３１と、キャパシタ３５とを有する光受信回路であって、第１のフォトダイオード３３は、アノードが第1の電極３４と接続され、カソードが抵抗体３２のそれぞれの一方の片端と接続されており、第２のフォトダイオード３６は、アノードが第２の電極３７と接続され、カソードが前記抵抗体３２のそれぞれの他方の片端と接続されており、抵抗体３２は、それぞれの片端が前記第1のフォトダイオード３３のカソードと第２のフォトダイオード３６のカソードと接続され、それぞれのもう片端が第３の電極３１と接続されており、キャパシタ３５は、キャパシタの一方の片端が前記第1のフォトダイオード３３のカソードと前記第２のフォトダイオード３６のカソードと接続され、キャパシタの他方の片端が接地されており、第１のフォトダイオード３３と、第２のフォトダイオード３６と、複数の抵抗体３２と、第１の電極３４と、第２の電極３７と、複数の電極で構成される第３の電極３１と、キャパシタ３５とが同一の基板上に集積されていることを特徴としている。第３の電極及び複数の抵抗体の個数が、Ｎ（Ｎは２以上の整数）であるとすると、フォトダイオード及びフォトダイオードに直接接続する電極の個数は、Ｍ個（ＭはＮよりも小さい２以上の整数）あればよい。
【００４１】
実装方法は、実施の形態１の図２の方法を適用することができる。
【００４２】
Ｎ個の第２の電極３１は、光電子デバイス基板の外側で全てが短絡されるように接続されている。
【００４３】
なお、抵抗体３２の抵抗値は、実装前はフォトダイオード３３及びフォトダイオード３６のＥＳＤ耐圧を確保できるように決定されており、抵抗体３２の数は、実装後の合成抵抗の抵抗値がフォトダイオード３３及びフォトダイオード３６の感度低下を招かないように決定されている。
【００４４】
本実施の形態においても実施の形態１と同様に、実装基板に実装前の高いＥＳＤ耐性を示しつつ、動作時の感度低下や高周波特性の劣化を防ぐことができる。
【００４５】
また、本実施の形態においても実施の形態１と同様に第１のフォトダイオード３３のと第２のフォトダイオード３６のアノードとカソードを入れ替えて接続することが可能である。
【産業上の利用可能性】
【００４６】
本発明は、光通信システムや光情報処理システムにおいて用いられる光受信回路に関し、特に周波数特性の劣化や感度の低下を引き起こすことなく、ＥＳＤ耐性の高い光受信回路を実現する回路に関する技術に適用することができる。
【符号の説明】
【００４７】
１１、３１  複数の電極（第２の電極、Ｎ個の電極）
１２、３２  複数の抵抗体（Ｎ個の抵抗体）
１３、６３、７３  ＰＤ
１４、２３、３４  （第１の）電極
１５、３５、６５、７５  キャパシタ
２１  実装基板
２２  光電子デバイス基板
６１、６４、７１、７４  電極
３１  第３の電極
３３ 第１のフォトダイオード
３６ 第２のフォトダイオード
３７  第２の電極
７２  抵抗体
【図１】
2019106676.tif 000003
【図２】
2019106676.tif 000004
【図３】
2019106676.tif 000005
【図４】
2019106676.tif 000006
【図５】
2019106676.tif 000007
【図６】
2019106676.tif 000008
【図７】
2019106676.tif 000009