(57)【要約】【課題】作製が容易な構造を用いて、実装不良の発生を低減することが可能なセラミック多層基板を得ること。【解決手段】複数のセラミック層１が積層されたセラミック多層基板１００において、最上層１１のセラミック層１の上に設けられた導体膜２と、導体膜２の上に設けられた１つ以上の開口部を有したソルダレジスト５と、を備え、導体膜２の少なくとも１つ以上の開口部において露出している部分が最上層１１のセラミック層１の凹みに沿った凹み形状を有している。【選択図】図１
2019117879.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されたセラミック多層基板において、
最上層の前記セラミック層の上に設けられた導電層と、
前記導電層の上に設けられた１つ以上の開口部を有した絶縁層と、
を備え、
前記導電層の少なくとも１つ以上の前記開口部において露出している部分が前記最上層の前記セラミック層の凹みに沿った凹み形状を有している
ことを特徴とするセラミック多層基板。
【請求項２】
第１のセラミック層に空洞部を形成するステップと、
第２のセラミック層の上に導電層を形成するステップと、
前記導電層の上に１つ以上の開口部を有した絶縁層を形成するステップと、
１つ以上の前記第１のセラミック層を間に挟んで前記第２のセラミック層と第３のセラミック層とを上下に配置することにより前記第１、第２および第３のセラミック層を積層するステップと、
積層された前記第１、第２および第３のセラミック層を上下から加圧処理するステップと、
を備える
ことを特徴とするセラミック多層基板の製造方法。
【請求項３】
前記第１のセラミック層に前記空洞部がテーパ形状を有するように形成する
ことを特徴とする請求項２に記載のセラミック多層基板の製造方法。
【請求項４】
前記積層するステップにおいて互いに隣接することになる前記第１のセラミック層に前記空洞部を形成する
ことを特徴とする請求項２に記載のセラミック多層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップなどを搭載するセラミック多層基板およびその製造方法に関する。
【背景技術】
【０００２】
近年、移動体通信端末機器などの電子装置においては、その小型化および高機能化が求められている。そして、このような電子装置には、半導体チップなどの各種実装部品を搭載する回路基板が設けられている。したがって、各種実装部品を搭載する回路基板についても、配線の微細化および多層化によって、高密度化および高集積化が図られている。
【０００３】
そして、上記回路基板として、複数のセラミック層を積層することにより形成され、内部に必要な回路を構成する配線パターンが配設され、さらに、表面に各種の実装部品を実装することが可能なセラミック多層基板が広く使用されるようになっている。このようなセラミック多層基板は、半導体チップなどの各種実装部品の搭載性に優れた構造であることが望ましい。
【０００４】
例えば、特許文献１では、セラミック多層基板の層間接続として用いられるビア導体の長さを変えて、半導体チップに設けたバンプの不均一性に適合させるように実装端子の端面の高さを調整することで、セラミック多層基板における半導体チップの搭載性を向上している。このような技術は、バンプの不均一性が大きい場合には半導体チップの高さの調整が可能であり有効である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−２０７３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、例えばＣＳＰ（Chip  Size  Package）といったマイクロ接合技術を必要とする半導体チップのバンプの小さな不均一性に対処するためには、セラミック多層基板におけるビア導体の形成精度の限界を超えた高い精度のプロセスが必要となり、半導体チップの高さを調整することが困難であった。
【０００７】
また、長さの異なるビア導体を有するセラミック多層基板においては、ソルダペーストまたはフラックスといったはんだ接合材を一般的な印刷方式で供給することが難しい。そして、半導体チップを搭載するための実装ノズル、またはセラミック多層基板を固定するための受け治具に傾斜を与える必要が生ずるなど、実装面でも多くの制約があり、実装不良が発生しやすかった。
【０００８】
本発明は、上記に鑑みてなされたものであって、作製が容易な構造を用いて、実装不良の発生を低減することが可能なセラミック多層基板を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明は、複数のセラミック層が積層されたセラミック多層基板において、最上層のセラミック層の上に設けられた導電層と、導電層の上に設けられた１つ以上の開口部を有した絶縁層と、を備えている。そして、本発明は、導電層の少なくとも１つ以上の開口部において露出している部分が最上層のセラミック層の凹みに沿った凹み形状を有していることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、作製が容易な構造を用いて、実装不良の発生を低減することが可能になるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１にかかるセラミック多層基板の構成を示す断面模式図
【図２】実施の形態１にかかる内層の製造方法を説明する図
【図３】実施の形態１にかかる最上層または最下層の製造方法を説明する図
【図４】図２に引き続いて内層の製造方法を説明する図
【図５】図３に引き続いて最上層または最下層の製造方法を説明する図
【図６】図４に引き続いて内層の製造方法を説明する図
【図７】図５に引き続いて最上層または最下層の製造方法を説明する図
【図８】図７に引き続いて最上層または最下層の製造方法を説明する図
【図９】実施の形態１にかかるセラミック多層基板の製造方法を説明する図
【図１０】図９に引き続いて実施の形態１にかかるセラミック多層基板の製造方法を説明する図
【図１１】実施の形態１にかかるセラミック多層基板の製造方法を説明するフローチャート
【図１２】実施の形態１において半導体チップをセラミック多層基板に搭載する製造フローを説明する図
【図１３】図１２に引き続いて半導体チップをセラミック多層基板に搭載する製造フローを説明する図
【図１４】図１３に引き続いて半導体チップをセラミック多層基板に搭載する製造フローを説明する図
【図１５】図１４に引き続いて半導体チップをセラミック多層基板に搭載する製造フローを説明する図
【図１６】本発明の実施の形態２にかかるグリーンシートを多層積層した状態の断面模式図
【図１７】本発明の実施の形態３にかかるグリーンシートを多層積層した状態の断面模式図
【発明を実施するための形態】
【００１２】
以下に、本発明の実施の形態にかかるセラミック多層基板およびその製造方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１にかかるセラミック多層基板１００の構成を示す断面模式図である。セラミック多層基板１００は、複数のセラミック層１が多層に積層されて形成されている。最上層１１、最下層１２および内層１３には導電層である導体膜２が形成されており、各層の層間接続用にビア３が設けられている。内層１３には、電気回路の必要性に応じて、抵抗膜４などが形成されている。
【００１４】
また、最上層１１および最下層１２においては、導体膜２の上および下に絶縁層であるソルダレジスト５が形成されている。ソルダレジスト５には、実装パッド２０，２１を露出させるための開口部５０，５１が形成されている。実装パッド２０，２１は、半導体チップといった部品を実装するために開口部５０，５１に設けられた導電領域である。すなわち、実装パッド２０，２１は、導体膜２の開口部５０，５１において露出している部分である。ここで、最上層１１のセラミック層１の開口部５０の下の部分には凹みが形成されている。そして、実装パッド２０は、最上層１１のセラミック層１の上に設けられた導体膜２の一部であり、最上層１１のセラミック層１の凹みに沿った凹み形状を有している。なお、図１では、最上層１１の１つの開口部５０しか示していないが、最上層１１に形成されたソルダレジスト５は１つ以上の開口部を有していてよい。すなわち、最上層１１においては、ソルダレジスト５の１つ以上の開口部のうち少なくとも１つ以上の開口部において、導体膜２がセラミック層１の凹みに沿った凹み形状を有している。
【００１５】
セラミック層１の材料は、例えば、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、またはホウ素（Ｂ２Ｏ３）を含むガラスセラミックスである。また、導体膜２およびビア３は、例えば銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、またはパラジウム（Ｐｄ）の少なくとも１種からなる金属粉末または金属粒子を含有する導体により形成される。
【００１６】
抵抗膜４は、例えば、六ホウ化ランタン、焼成により酸化物となる酸化ルテニウムのようなルテニウム化合物、または焼成により酸化物となる酸化スズのようなスズ化合物から形成される。ソルダレジスト５の材料は、例えば、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、またはホウ素（Ｂ２Ｏ３）を含むセラミック層１と同じ成分のガラスセラミックスである。
【００１７】
次に、実施の形態１にかかるセラミック多層基板の製造方法について、図２〜図１１を用いて説明する。図２は、実施の形態１にかかる内層１３の製造方法を説明する図である。図３は、実施の形態１にかかる最上層１１または最下層１２の製造方法を説明する図である。図４は、図２に引き続いて内層１３の製造方法を説明する図である。図５は、図３に引き続いて最上層１１または最下層１２の製造方法を説明する図である。図６は、図４に引き続いて内層１３の製造方法を説明する図である。図７は、図５に引き続いて最上層１１または最下層１２の製造方法を説明する図である。図８は、図７に引き続いて最上層１１または最下層１２の製造方法を説明する図である。図９は、実施の形態１にかかるセラミック多層基板１００の製造方法を説明する図である。図１０は、図９に引き続いて実施の形態１にかかるセラミック多層基板１００の製造方法を説明する図である。図１１は、実施の形態１にかかるセラミック多層基板１００の製造方法を説明するフローチャートである。
【００１８】
まず、図２および図３に示すように、未焼成のセラミック層であるセラミックグリーンシート（以下「グリーンシート」と表記する）１０に貫通孔であるビアホール３０，３１を形成する（図１１、ステップＳ１）。ここで、図２は、内層１３となる層を示しており、図３は、最上層１１および最下層１２となる層を示している。例えば、厚さ１００μｍのグリーンシート１０に、レーザー加工またはパンチング等の方法により、直径１５０μｍのビアホール３０，３１を形成する。ビアホール３０，３１は上下に凹みを有した貫通した空洞部である。
【００１９】
そして、図２に引き続く図４、および図３に引き続く図５に示すように、ビアホール３０に導体３５を充填する（ステップＳ２）。導体３５の材料としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、またはパラジウム（Ｐｄ）からなる少なくとも１種の金属粉末または金属粒子を含有する導体に、焼結助剤として無機添加物および有機溶剤成分を加えてペースト状にした導体ペーストを用いる。具体的には、スクリーン印刷法を用いて導体ペーストである導体３５をビアホール３０に充填して乾燥する。このようにして形成されたビアホール３０に充填された導体３５を単にビア３と表記する。
【００２０】
ステップＳ２においては、全てのビアホール３０，３１に導体３５を充填するのではなく、例えば、図４に示す内層１３として積層されるグリーンシート１０においては、一部のビアホール、具体的には、ビアホール３１を空洞のまま未充填の状態で残しておく。ビアホール３１は、セラミック多層基板１００の最上層１１において表面に凹み形状を設けたい実装パッド２０の直下に配置される凹みとなる空洞部である。後述する多層積層およびプレスの工程を経ることで、プレス荷重によって、ビアホール３１の開口穴に上下に配置される層のグリーンシート１０が入り込み、最上層１１の実装パッド２０もこれに倣って、凹んだ形状に形成することができる。
【００２１】
そして、図４に引き続く図６、および図５に引き続く図７に示すように、ビア３の形成されたグリーンシート１０上に、導体膜２および抵抗膜４を成膜することによって配線パターンを形成する（ステップＳ３）。例えば、スクリーン印刷法により、導体ペーストおよび抵抗ペーストをグリーンシート１０上に塗布して、乾燥することで、配線パターンを形成する。これによりグリーンシート１０上に導体膜２および抵抗膜４を形成する。導体ペーストは、例えば、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、またはパラジウム（Ｐｄ）からなる少なくとも１種の金属粉末または金属粒子を含有する導体に、焼結助剤として無機添加物および有機溶剤成分を加えてペースト状にしたものである。抵抗ペーストは、例えば、六ホウ化ランタン、焼成により酸化物となる酸化ルテニウムのようなルテニウム化合物、焼成により酸化物となる酸化スズのようなスズ化合物といった抵抗となる材料に、焼結助剤として無機添加物および有機溶剤成分を加えてペースト状にしたものである。導体膜２および抵抗膜４それぞれの厚さは、例えば５〜２０μｍである。
【００２２】
次に、図８に示すように、最上層１１および最下層１２の配線パターンを構成する導体膜２の上にソルダレジスト５を形成する（ステップＳ４）。ソルダレジスト５としては、例えば、スクリーン印刷法により、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、またはホウ素（Ｂ２Ｏ３）を含むガラスセラミックスからなる粉末に有機溶剤成分を加えてペースト状にしたものを用いる。ソルダレジスト５は、開口部５０，５１を有している。最上層１１のソルダレジスト５は、開口部５０を含んだ１つ以上の開口部を有していてよい。ここで、最上層１１のソルダレジスト５の開口部５０は、この後のステップＳ５の積層工程において、ステップＳ２で未充填の状態で残されたビアホール３１の直上となるようにステップＳ４において形成される。すなわち、最上層１１のソルダレジスト５の１つ以上の開口部のうちの少なくとも１つ以上は、ステップＳ２で未充填の状態で残された空洞部の直上となるようにステップＳ４で形成される。
【００２３】
このようにして、それぞれが、配線パターンを有した内層１３、最上層１１および最下層１２となるグリーンシート１０をそれぞれ形成する。ここで、内層１３となるグリーンシート１０を第１のセラミック層と呼び、最上層１１となるグリーンシート１０を第２のセラミック層と呼び、最下層１２となるグリーンシート１０を第３のセラミック層と呼ぶ。内層となる第１のセラミック層であるグリーンシート１０について、ここでは、最上層１１の直下に配置される内層１３を例に説明したが、それ以外の内層となるグリーンシート１０についても、配線パターンおよび空洞のまま未充填の状態で残しておく構造の有無といった構成に違いはあるものの内層１３とほぼ同様の工程により作成される。そして、図９に示すように、１つ以上の内層１３となるグリーンシート１０を間に挟んで、最上層１１となるグリーンシート１０と最下層１２となるグリーンシート１０とを上下に配置することによりセラミック層１となるグリーンシート１０を多層に積層する（ステップＳ５）。すなわち、１つ以上の第１のセラミック層を間に挟んで、第２のセラミック層と第３のセラミック層とを上下に配置することによりセラミック層１となるグリーンシート１０を多層に積層する。ここで、最上層１１となるグリーンシート１０と最下層１２となるグリーンシート１０とに挟まれる少なくとも１つの内層１３となるグリーンシート１０には、少なくとも１つの空洞のまま未充填の状態のビアホール３１が形成されている。
【００２４】
図９に示した多層に積層されたグリーンシート１０に対して、さらに静水圧プレスなどによる上下からの加圧処理を施すことにより（ステップＳ６）、図１０に示すように各層のグリーンシート１０が一体化される。この加圧処理において、未充填の状態であったビアホール３１の上下の開口穴から内部に、プレス荷重によって上下に配置される層のグリーンシート１０が入り込み、最上層１１の実装パッド２０もこれに倣って、凹んだ形状となる。このとき、ビアホール３１が形成されていたグリーンシート１０の凹みに沿った凹み形状が実装パッド２０に形成されるので、ステップＳ１において形成される空洞部は、ビアホール３１のような貫通孔ではなくて上だけが開口した穴の凹みであってもかまわない。
【００２５】
図１０のように一体化された多層のグリーンシート１０を必要な寸法に裁断して焼成処理（ステップＳ７）することにより、焼結された基板が完成する。さらに、実装パッド２０を含む電極の酸化防止およびはんだ濡れ性の向上を目的として、実装パッド２０を含む電極に対してめっき処理（ステップＳ８）を施すことで、図１に示したセラミック多層基板１００を得る。図には示さないが、具体的なめっき処理の例は、３μｍ〜５μｍのめっきを形成するニッケル（Ｎｉ）めっき、および０．０２μｍ〜０．０５μｍのめっきを形成する金（Ａｕ）めっきである。
【００２６】
上述した製造工程を経ることによって、セラミック多層基板１００の表面に配置した実装パッド２０に凹み形状を形成することができる。
【００２７】
次に、図１２〜図１５を用いて、セラミック多層基板１００に半導体チップ７をはんだ接合する製造フローについて説明する。図１２は、実施の形態１において半導体チップ７をセラミック多層基板１００に搭載する製造フローを説明する図である。図１３は、図１２に引き続いて半導体チップ７をセラミック多層基板１００に搭載する製造フローを説明する図である。図１４は、図１３に引き続いて半導体チップ７をセラミック多層基板１００に搭載する製造フローを説明する図である。図１５は、図１４に引き続いて半導体チップ７をセラミック多層基板１００に搭載する製造フローを説明する図である。
【００２８】
まず、図１２に示されるように、セラミック多層基板１００の凹んだ形状を有した実装パッド２０上に、ソルダペースト６をスクリーン印刷法などにより供給する。
【００２９】
次に、図１３に示されるように、下面にはんだバンプ８を備えた半導体チップ７をチップマウンタなどに吸着させてセラミック多層基板１００上に移動させて、はんだバンプ８が実装パッド２０上のソルダペースト６に接するようにして、半導体チップ７をセラミック多層基板１００に搭載する。この時、チップマウンタの搭載精度、または実装パッド２０の寸法ばらつきなどの影響により、図１３に示されるように、実装パッド２０の中心からはんだバンプ８の中心がずれて、半導体チップ７が位置ずれした状態で搭載されることがある。
【００３０】
次に、リフロー炉を用いて、はんだバンプ８およびソルダペースト６を加熱溶融させる。はんだバンプ８およびソルダペースト６が溶融したはんだは、実装パッド２０表面のＡｕめっき上に濡れ広がり、表面張力の安定した状態で形状が保持される。すなわち、実装パッド２０の傾斜に沿って実装パッド２０の中心方向に加熱溶融されたはんだが集まる。この時、半導体チップ７と溶融前のはんだバンプ８の中心との水平方向の位置関係が保持された状態で、はんだバンプ８の中心が実装パッド２０の中心に近づくように動くので、半導体チップ７も同じ向きに動くことになる。すなわち、位置ずれした半導体チップ７は、溶融したはんだの動きに追従して位置ずれを解消するように移動して、図１４に示すようにセルフアライメントされる。
【００３１】
その後、溶融したはんだが冷却して、図１５に示すように半導体チップ７とセラミック多層基板１００との接合が完了する。実施の形態１にかかるセラミック多層基板１００の実装パッド２０の構造によれば、実装パッド２０の凹んだ形状の傾斜に起因して、はんだの溶融時に半導体チップ７がセルフアライメントされるために、従来のセラミック多層基板の構造と比べて半導体チップ７の搭載位置ずれによるはんだの不濡れが解消しやすくなる。なお、上述したように、全ての実装パッドが凹んだ構造を有している必要はなく、信号パッドなどは、ビアで下層に接続する構造を有していてもかまわない。
【００３２】
以上説明したように、実施の形態１にかかるセラミック多層基板１００によれば、作製が容易な実装パッドの構造を用いて、半導体チップ７のセルフアライメントが生じるようにして、半導体チップ７の実装不良の発生を低減することが可能となる。これにより、チップマウンタなどによる半導体チップ７の搭載位置ずれの許容範囲を拡大することができる。
【００３３】
実施の形態２．
図１６は、本発明の実施の形態２にかかるグリーンシート１０を多層積層した状態の断面模式図を示す。図１６は、実施の形態１の図９に対応し、加圧処理前のグリーンシート１０を多層に積層した状態を示している。
【００３４】
最上層１１の最表面に凹み構造を設けるために内層１３に形成される未充填のビアホールは、図９のビアホール３１のように垂直に開口を設けなくてもよく、図１６に示すビアホール３２のようにテーパ形状を有していてもよい。すなわち、空洞部であるビアホール３２の形成処理（ステップＳ１）において、テーパ形状を有するようにビアホール３２を形成する。
【００３５】
図１６の多層積層したグリーンシート１０に、その後、実施の形態１と同様に、加圧処理（ステップＳ６）、焼成処理（ステップＳ７）およびめっき処理（ステップＳ８）を施すことにより、図１と同様なセラミック多層基板１００が得られる。
【００３６】
図１６に示した形状のビアホール３２を未充填の空洞部として形成することにより、その後の加圧処理（ステップＳ６）において、ビアホール３２の開口穴に上層である最上層１１のグリーンシート１０が入り込みやすくなる。その結果、層間に空隙などが発生することなく、安定した形状のセラミック多層基板１００を得ることができる。なお、形成するテーパ形状を図１６と上下逆にすれば、加圧処理（ステップＳ６）において、ビアホール３２の開口穴に下層のグリーンシート１０が入り込みやすくなり、上記同様の効果が得られることは言うまでもない。
【００３７】
実施の形態３．
図１７は、本発明の実施の形態３にかかるグリーンシート１０，１０１，１０２を多層積層した状態の断面模式図を示す。図１７は、実施の形態１の図９に対応し、加圧処理前のグリーンシート１０，１０１，１０２を多層に積層した状態を示している。
【００３８】
最上層１１の最表面に凹み構造を設けるために内層に形成される未充填のビアホールは、図９のビアホール３１のように単層のみに設ける必要はなく、図１７のように隣接して積層される薄いグリーンシート１０１，１０２を用いて複数層に跨って形成されてもよい。すなわち、空洞部であるビアホールの形成処理（ステップＳ１）において、多層積層（ステップＳ５）の工程において互いに隣接して積層されることになる薄いグリーンシート１０１，１０２の双方に積層時に空洞部同士が接続するようにそれぞれビアホール３３，３４を形成する。このとき最上層１１の最表面にグリーンシート１０２より近いグリーンシート１０１に形成されるビアホール３３の開口部をグリーンシート１０２に形成されるビアホール３４の開口部より広くなるように形成する。
【００３９】
図１７の多層積層したグリーンシート１０，１０１，１０２に、その後、実施の形態１と同様に、加圧処理（ステップＳ６）、焼成処理（ステップＳ７）およびめっき処理（ステップＳ８）を施すことにより、図１と同様なセラミック多層基板１００が得られる。
【００４０】
図１７に示すように、最上層１１の最表面により近いグリーンシート１０１に形成されるビアホール３３の開口部をグリーンシート１０２に形成されるビアホール３４の開口部より広くなるように形成することにより、その後の加圧処理（ステップＳ６）において、ビアホール３３の開口穴に上層である最上層１１のグリーンシート１０が入り込みやすくなる。その結果、実施の形態２のようなテーパ形状のビアホールを形成しなくても、層間に空隙などが発生することなく、安定した形状のセラミック多層基板１００を得ることができる。なお、ビアホール３３，３４の開口部の大小関係を図１７と逆にすれば、加圧処理（ステップＳ６）において、ビアホール３４の開口穴に下層のグリーンシート１０が入り込みやすくなり、上記同様の効果が得られることは言うまでもない。また、上記では、空洞部であるビアホールを隣接する２層に形成したが、３層以上に跨って形成してもかまわない。
【００４１】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００４２】
１  セラミック層、２  導体膜、３  ビア、４  抵抗膜、５  ソルダレジスト、６  ソルダペースト、７  半導体チップ、８  はんだバンプ、１０，１０１，１０２  グリーンシート、１１  最上層、１２  最下層、１３  内層、２０，２１  実装パッド、３０，３１，３２，３３，３４  ビアホール、３５  導体、５０，５１  開口部、１００  セラミック多層基板。
【図１】
2019117879.tif 000003
【図２】
2019117879.tif 000004
【図３】
2019117879.tif 000005
【図４】
2019117879.tif 000006
【図５】
2019117879.tif 000007
【図６】
2019117879.tif 000008
【図７】
2019117879.tif 000009
【図８】
2019117879.tif 000010
【図９】
2019117879.tif 000011
【図１０】
2019117879.tif 000012
【図１１】
2019117879.tif 000013
【図１２】
2019117879.tif 000014
【図１３】
2019117879.tif 000015
【図１４】
2019117879.tif 000016
【図１５】
2019117879.tif 000017
【図１６】
2019117879.tif 000018
【図１７】
2019117879.tif 000019