(57)【要約】【課題】小型の半導体装置を提供すること。【解決手段】半導体装置１は、配線基板１０と、配線基板１０に実装された半導体チップ５１〜５３を有している。配線基板１０は、可撓性を有し、折りたたまれている。この配線基板１０により半導体チップ５１〜５３が積層される。【選択図】図１
2019117909.tif 000002
【特許請求の範囲】
【請求項１】
可撓性を有し、少なくとも２つの実装部と、２つの前記実装部の間の接続部と、を有し、前記接続部が屈曲されて少なくとも２つの前記実装部を、前記実装部と直交する方向に配列した配線基板と、
前記実装部に実装された半導体チップと、
前記実装部を積層方向において互いに接続する導電性接続材と、
を有することを特徴とする半導体装置。
【請求項２】
２つの前記実装部にそれぞれ半導体チップが実装され、
前記配線基板は、前記半導体チップが実装された２つの前記実装部の間の前記接続部と、前記半導体チップが実装された２つの前記実装部とに形成された伝送線路による第１の信号伝達経路を有し、
前記導電性接続材は、２つの前記半導体チップの間の第２の信号伝達経路を形成すること、
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の信号伝達経路は、グランド配線と、前記グランド配線より細い信号配線とを有すること、を特徴とする請求項２に記載の半導体装置。
【請求項４】
前記伝送線路は、インピーダンス整合された配線であること、を特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記半導体チップはベアチップであり、前記実装部にフリップチップ実装されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記配線基板と前記半導体チップを封止する封止樹脂を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置に関する。
【背景技術】
【０００２】
従来、複数の半導体チップを上下方向に配置した半導体装置が提案されている（例えば、特許文献１参照）。例えば、半導体装置は、それぞれに半導体チップを実装した複数の中継基板と、複数の中継基板の端子を接続する接続基板とを有している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４９９１５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述の半導体装置のように、複数の半導体チップを上下方向に配置するために用いられる中継基板や接続基板等の複数種類の基板は、半導体装置の小型化を妨げる要因となる。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、半導体装置は、可撓性を有し、少なくとも２つの実装部と、２つの前記実装部の間の接続部と、を有し、前記接続部が屈曲されて少なくとも２つの前記実装部を、前記実装部と直交する方向に配列した配線基板と、前記実装部に実装された半導体チップと、前記実装部を積層方向において互いに接続する導電性接続材と、を有する。
【発明の効果】
【０００６】
本発明の一観点によれば、小型の半導体装置を提供できる。
【図面の簡単な説明】
【０００７】
【図１】（ａ）は半導体装置の概略断面図、（ｂ）は半導体装置の展開状態を示す概略平面図、（ｃ）は半導体装置の展開状態を示す概略側面図。
【図２】（ａ）は半導体装置の実装部と接続部とを説明する配線基板の一部拡大断面図、（ｂ）は、積層方向の実装部同士を接続するための構造を説明する配線基板の一部拡大断面図、（ｃ）は伝送路の一例を示す概略断面図。
【図３】（ａ），（ｂ）は別の伝送路を示す概略断面図。
【図４】別の半導体装置を示す概略断面図。
【図５】別の半導体装置を示す概略断面図。
【発明を実施するための形態】
【０００８】
以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
【０００９】
図１（ａ）に示すように、半導体装置１は、配線基板１０と、複数（本実施形態では３つ）の半導体チップ５１，５２，５３を有している。
配線基板１０は、可撓性を有する、所謂フレキシブル基板である。この配線基板１０は、後述するように、複数の絶縁層と複数の配線層を有している。絶縁層としては、例えば、ポリイミド樹脂やポリエステル樹脂等の樹脂、液晶ポリマ、等を用いたフレキシブルなフィルムを用いることができる。配線層としては、例えば銅（Ｃｕ）やＣｕ合金を用いることができる。配線基板１０の厚さは、例えば０．１ｍｍ〜０．３ｍｍとすることができる。
【００１０】
配線基板１０は、上下方向（図１（ａ）の上下方向であって、この半導体装置１が実装される基板の面と直交する方向）に配列された複数（本実施形態では３つ）の実装部１１，１２，１３と、それら実装部１１〜１３の間の接続部１４，１５とを有している。
【００１１】
各実装部１１〜１３の上面１１ａ〜１３ａには半導体チップ５１〜５３が実装されている。
半導体チップ５１〜５３は、所謂ベアチップであり、はんだバンプ６１〜６３を介して配線基板１０に直接フリップチップ実装されている。半導体チップ５１〜５３の厚さは、例えば０．１ｍｍとすることができる。半導体チップ５１〜５３は、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ５１〜５３としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に実装される半導体チップ５１〜５３として、例えばロジックチップとメモリチップのように互いに異なる機能を有する複数の半導体チップ、同一種類の半導体チップとすることができる。
【００１２】
最下層の実装部１１とその直上の実装部１２は、はんだボール２１により互いに接続されている。実装部１１の上面１１ａには、接続パッド１１ｃが形成されている。実装部１２の下面１２ｂには、接続パッド１２ｄが形成されている。図１（ａ）では、接続パッド１１ｃを判り易くするため、接続パッド１１ｃが実装部１１の上面から突出するように示している。実装部１２の接続パッド１２ｄ、及び以下に説明する接続パッドについても同様である。実装部１１の接続パッド１１ｃは、はんだボール２１を介して実装部１２の接続パッド１２ｄに接続されている。はんだボール２１は、導電性部材の一例である。はんだボール２１の材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）と銅の合金、錫と銀（Ａｇ）の合金、錫と銀と銅の合金などを用いることができる。また、はんだボール２１としては、銅（Ｃｕ）や樹脂をコアとするコア付きはんだボールを用いることもできる。導電性部材としては、例えば、金属端子、導電性接着剤、等を用いることができる。
【００１３】
同様に、実装部１２と最上層の実装部１３は、はんだボール２２により互いに接続されている。実装部１２の上面１２ａの接続パッド１２ｃと、実装部１３の下面１３ｂの接続パッド１３ｄとがはんだボール２２により互いに接続されている。
【００１４】
はんだボール２２の材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）と銅の合金、錫と銀（Ａｇ）の合金、錫と銀と銅の合金などを用いることができる。また、はんだボール２２としては、銅（Ｃｕ）や樹脂をコアとするコア付きはんだボールを用いることもできる。なお、実装部同士を接続する部材としては、例えば、金属端子、導電性接着剤、等を用いることができる。
【００１５】
最下層の実装部１１の下面１１ｂには、外部接続端子２３が形成されている。外部接続端子２３は、実装部１１の下面１１ｂの接続パッド１１ｄに接続されている。外部接続端子２３としては、はんだボールを用いることができる。はんだボールの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）と銅の合金、錫と銀（Ａｇ）の合金、錫と銀と銅の合金などを用いることができる。外部接続端子２３は、この半導体装置１をマザーボード等の実装基板に接続するために用いられる。
【００１６】
図１（ｂ）及び図１（ｃ）は、展開された配線基板１０を示す。この配線基板１０は、長方形状に形成されている。図１（ｂ）及び図１（ｃ）において、一点鎖線にて、実装部１１〜１３と接続部１４，１５とを判り易く示している。なお、実装部１１〜１３と接続部１４，１５は同様の構成を有しており、実装部１１〜１３と接続部１４，１５の境界は明確ではない。
【００１７】
展開された状態の配線基板１０において、配線基板１０の上面側に半導体チップ５１，５３が実装され、配線基板１０の下面側に半導体チップ５２が実装されている。このように半導体チップ５１〜５３が実装された配線基板１０を折りたたむことにより、図１（ａ）に示すように、各実装部１１〜１３の上面１１ａ〜１３ａに半導体チップ５１〜５３が実装された状態の半導体装置１が構成される。
【００１８】
図２（ａ）〜図２（ｃ）は、配線基板１０の構成の一例を示す。
図２（ｂ）は、配線基板１０のうち、図１（ａ）に示すはんだボール２１，２２が接続される実装部１２の一部を示す。配線基板１０は、複数の配線層３１，３２，３３、絶縁層３４，３５、レジスト層３６，３７を有している。図２（ｂ）において、配線層３１は、絶縁層３４の下面に形成され、配線層３２は絶縁層３４の上面に形成されている。配線層３２は絶縁層３５により覆われ、絶縁層３５の上面には配線層３３が形成されている。レジスト層３６は、絶縁層３４と配線層３１の一部を覆うように形成されている。レジスト層３６は、配線層３１の一部を接続パッド１２ｄとして露出する開口部３６Ｘを有している。レジスト層３７は、絶縁層３５と配線層３３の一部を覆うように形成されている。レジスト層３７は、配線層３３の一部を接続パッド１２ｃとして露出する開口部３７Ｘを有している。接続パッド１２ｃにはんだボール２２が接続され、接続パッド１２ｄにはんだボール２１が接続される。図２（ｂ）において左側に示した接続パッド１２ｃ，１２ｄは、配線層３１〜３３により電気的に接続されている。このように接続された接続パッド１２ｃ，１２ｄにより、図１（ａ）に示す実装部１１〜１３の間で電気信号等を伝達する信号伝達経路を形成する。なお、図２（ｂ）に示すように接続された接続パッド１２ｃ，１２ｄにより、図１（ａ）に示す半導体チップ５１〜５３の駆動電圧や接地電圧が伝達されてもよい。
【００１９】
配線層３１〜３３の材料としては、例えば、銅（Ｃｕ）又は銅合金を用いることができる。絶縁層３４，３５の材料としては、例えば、ポリイミド樹脂やポリエステル樹脂等の樹脂、液晶ポリマ、等を用いることができる。レジスト層３６，３７としては、例えば、エポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。
【００２０】
図２（ａ）は、図１に示す半導体チップ５２に接続される部分、つまり実装部１２の一部と、図１に示す半導体チップ５１に接続される部分、つまり実装部１１の一部と、実装部１１と実装部１２との間の接続部１４を示す。
【００２１】
レジスト層３７は、配線層３３の一部を実装パッド３３ａ，３３ｂとして露出する開口部３７Ｙを有している。実装パッド３３ｂは配線層３２のグランド配線３２Ｇに接続されている。実装パッド３３ａ，３３ｂには、はんだバンプ６２Ｓ，６２Ｇが接続されている。例えば、はんだバンプ６２Ｓは、図１（ａ）に示す半導体チップ５２の信号端子に接続され、はんだバンプ６２Ｇは、半導体チップ５２のグランド端子に接続される。つまり、図２（ａ）において、配線層３３の信号配線３３Ｓは、信号を伝達する配線（伝送線路）として利用される。この配線は、インピーダンス整合のとれた配線であることが好ましい。例えば、高速な信号を扱う伝送線路の場合、例えば、図２（ｃ）に示すマイクロストリップ構造（マイクロストリップ線路）とすることができる。このマイクロストリップ構造では、絶縁層３５を挟んで、配線層３２のグランド配線３２Ｇとそのグランド配線より細い信号配線３３Ｓとが配設されている。マイクロストリップ構造により、信号配線３３Ｓにおいて高い周波数の信号が伝達される。
【００２２】
図２（ａ）に示すように、実装部１１の配線層３１〜３３と絶縁層３４，３５とレジスト層３６，３７の配列は、接続部１４により上下反転する。つまり、実装部１２において、下側から順に、レジスト層３６、配線層３１，絶縁層３４，配線層３２，絶縁層３５，配線層３３，レジスト層３７と配列されている。一方、実装部１１において、下側から順にレジスト層３７，配線層３３，絶縁層３５，配線層３２，絶縁層３４，配線層３１，レジスト層３６と配列されている。
【００２３】
従って、実装部１２において信号配線３３Ｓとして利用される配線層３３は、実装部１１において最下層となる。この配線層３３は、配線層３３のビア３３Ｖと、配線層３２のビア３２Ｖ及び配線３２Ｐと、配線層３１の配線３１Ｐと、はんだバンプ６１Ｓにより図１（ａ）に示す半導体チップ５１の信号端子に接続される。また、実装部１２において中間の配線層３２は、実装部１１において中間の配線層３２であり、この配線層３２は、配線層３２のビア３２Ｖと、配線層３１の配線３１Ｐと、はんだバンプ６１Ｇを介して図１（ｂ）に示す半導体チップ５１のグランド端子に接続される。
【００２４】
（作用）
次に、上述の半導体装置１の作用を説明する。
半導体装置１は、配線基板１０と、配線基板１０に実装された半導体チップ５１〜５３を有している。配線基板１０は、可撓性を有し、折りたたまれている。この配線基板１０により半導体チップ５１〜５３が積層される。積層された半導体チップ５１〜５３の間には、配線基板１０が介在する。このため、半導体チップ５１〜５３を中間基板等に実装するものと比べ、積層方向（上下方向）の厚さが薄くなり、小型化できる。
【００２５】
また、複数の半導体チップ５１〜５３を積層するために可撓性を有する配線基板１０を用いることで、配線基板の種類が１種類となり、部品点数が少なく、構造が簡単である。
配線基板１０は配線層３１〜３３を有し、配線層３１，３３は半導体チップ５１〜５３の端子に接続される。配線層３１〜３３は、インピーダンス整合のとれた信号配線３１Ｓ，３３Ｓ及びグランド配線３２Ｇであることが好ましい。例えば、信号配線３３Ｓとグランド配線３２Ｇとを所定の伝送線路（例えば、マイクロストリップ構造）とすることにより、高周波の信号を伝達できる。
【００２６】
配線基板１０の実装部１１〜１３は、はんだボール２１，２２により接続されている。はんだボール２１、２２は、導電性を有する接続材であり、実装部１１〜１３の配線層を互いに接続する。従って、はんだボール２１，２２は、半導体チップ５１〜５３の間、半導体チップ５１〜５３と、外部接続端子２３との間において電気的に接続された経路として機能する。このような経路を用いて低周波の信号の伝達や動作電圧の供給を行うことができる。
【００２７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体装置１は、配線基板１０と、配線基板１０に実装された半導体チップ５１〜５３を有している。配線基板１０は、可撓性を有し、折りたたまれている。この配線基板１０により半導体チップ５１〜５３が積層される。積層された半導体チップ５１〜５３の間には、配線基板１０が介在する。このため、半導体チップ５１〜５３を中間基板等に実装するものと比べ、積層方向（上下方向）の厚さが薄くなり、小型化できる。
【００２８】
（２）複数の半導体チップ５１〜５３を積層するために可撓性を有する配線基板１０を用いることで、配線基板の種類が１種類となり、部品点数が少なく、構造が簡単である。
（３）配線基板１０は配線層３１〜３３を有し、配線層３１，３３は半導体チップ５１〜５３の端子に接続される。配線層３１〜３３は、インピーダンス整合のとれた信号配線３１Ｓ，３３Ｓ及びグランド配線３２Ｇであることが好ましい。例えば、信号配線３３Ｓとグランド配線３２Ｇとを所定の伝送線路（例えば、マイクロストリップ構造）とすることにより、高周波の信号を伝達できる。
【００２９】
（４）配線基板１０の実装部１１〜１３は、はんだボール２１，２２により接続されている。はんだボール２１，２２は、導電性を有する接続材であり、実装部１１〜１３の配線層を互いに接続する。従って、はんだボール２１，２２は、半導体チップ５１〜５３の間、半導体チップ５１〜５３と、外部接続端子２３との間において電気的に接続された経路として機能する。このような経路を用いて低周波の信号の伝達や動作電圧の供給を行うことができる。
【００３０】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、信号配線としてマイクロストリップ構造としたが、その他の構造としてもよい。
【００３１】
図３（ａ）は、コプレナー構造（コプレナー線路）を示す。この場合、絶縁層１０１の上面に、信号配線１０２Ｓと、信号配線１０２Ｓを挟む２つのグランド配線１０２Ｇが形成されている。図３（ｂ）は、ストリップ構造（ストリップ線路）を示す。この場合、絶縁層１１１の上面に形成された信号配線１１２Ｓと、信号配線１１２Ｓを覆う絶縁層１１３の上面と絶縁層１１１の下面とにそれぞれ形成されたグランド配線１１４Ｇ，１１５Ｇを含む。これらの伝送線路を用いることで、高周波信号を伝達できる。
【００３２】
・上記実施形態の配線基板１０はレジスト層３６，３７を有していたが、レジスト層３６，３７の少なくとも一方を省略してもよい。また、配線層３１，３３の少なくとも一方の上面のみが絶縁層３４，３５から露出するように形成してもよい。これにより、半導体装置１の積層方向（上下方向）の厚さが薄くなり、小型化できる。
【００３３】
・上記実施形態に対し、半導体チップ５１〜５３を樹脂封止してもよい。
図４に示すように、半導体装置１２０は、上記実施形態の半導体装置１を封止する封止樹脂１２１を有している。つまり半導体装置１２０は、配線基板１０と、配線基板１０に実装された複数の半導体チップ５１〜５３と、封止樹脂１２１とを有している。封止樹脂１２１は、折りたたまれた配線基板１０において、この半導体装置１を実装するための実装部１１の下面１１ｂを露出するように、配線基板１０及び複数の半導体チップ５１〜５３を封止する。
【００３４】
・上記実施形態では、３つの実装部１１〜１３とそれらを接続する接続部１４，１５を有する配線基板１０において、３つの実装部１１〜１３を積層する構造としたが、積層する実装部の数は適宜変更されてもよい。
【００３５】
図５に示す半導体装置１３０の配線基板１３１は、半導体チップ５１，５２がそれぞれ実装された２つの実装部１１，１２と、それら実装部１１，１２を接続する接続部１４を有している。これにより、半導体装置１３０は、２つの実装部１１，１２が積層方向（上下方向）に積層された構造を有している。このように２つの実装部１１，１２を積層することで、半導体装置１３０を小型化できる。なお、この半導体装置１３０を、図４に示す半導体装置１２０と同様に、封止樹脂にて封止してもよい。
【００３６】
なお、４つ以上の実装部を有する配線基板を用いて、実装部を積層した半導体装置を形成してもよい。
・上記実施形態では、フリップチップ実装により半導体チップ５１〜５３を配線基板１０に接続したが、配線基板１０に半導体チップ５１〜５３をダイボンディングし、ボンディングワイヤを用いて半導体チップ５１〜５３を配線基板１０に接続してもよい。ボンディングワイヤとしては、例えば、金（Ａｕ）やアルミニウム（Ａｌ）等の細線を用いることができる。そして、半導体チップ５１〜５３とボンディングワイヤとを樹脂にて封止することが好ましい。封止する樹脂としては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂や塩化ビニル樹脂などを用いることができる。
【００３７】
・上記実施形態に対し、抵抗やコンデンサ等のチップ状の電子部品を配線基板１０に実装してもよい。電子部品としては、例えば抵抗、コンデンサ等の受動部品、トランジスタ等の能動部品とすることができる。その際、上記実施形態の半導体チップ５１〜５３と同様に、折りたたまれた配線基板１０の実装部１１〜１３において、上面側、下面側、又は上下両面に実装されてもよい。
【符号の説明】
【００３８】
１０  配線基板
１１〜１３  実装部
１４，１５  接続部
２１，２２  はんだボール（導電性接続材、第２の信号伝達経路）
３２Ｇ  グランド配線（伝送線路、第１の信号伝達経路）
３３Ｓ  信号配線（伝送線路、第１の信号伝達経路）
５１〜５３  半導体チップ
【図１】
2019117909.tif 000003
【図２】
2019117909.tif 000004
【図３】
2019117909.tif 000005
【図４】
2019117909.tif 000006
【図５】
2019117909.tif 000007