(57)【要約】      （修正有）【課題】軽負荷時にも高い電源効率を実現し、大電流出力にも対応可能な電源装置を提供する。【解決手段】電源装置３２は、商用ＡＣ電源１００からの交流電圧を整流する整流器１０１と、トランス１１３と、トランス１１３の一次巻線に接続されたＦＥＴ１０５と、トランス１１３の出力電圧に応じたフィードバック信号１１２を出力するフィードバック部１２０と、ＦＥＴ１０５に流れる電流を検知し、検知した電流に応じたフィードバック信号１０８を出力する検知抵抗１０６と、制御部１１０と、を備える。制御部は、ＦＥＴに流れる電流を所定の電流値よりも小さくなるようにフィードバック信号１１２を制限する電流制限回路と、電流制限回路により制限されたフィードバック信号１１２と、フィードバック信号１０８と、に基づいて、ＦＥＴの駆動信号を出力するコンパレータと、を備え、コンパレータから出力された駆動信号に応じて、ＦＥＴを制御する。【選択図】図２
2019126124.tif 000002
【特許請求の範囲】
【請求項１】
交流電源からの交流電圧を整流し、入力電圧を生成する整流手段と、
一次巻線、二次巻線を有するトランスと、
前記入力電圧が印加される前記トランスの前記一次巻線に接続されたスイッチング素子と、
前記トランスの前記二次巻線に誘起され負荷に出力される出力電圧に応じた第一のフィードバック電圧を出力するフィードバック手段と、
前記スイッチング素子に流れる電流を検知し、検知した前記電流に応じた第二のフィードバック電圧を出力する電流検知手段と、
前記スイッチング素子に流れる前記電流を所定の電流値よりも小さくなるように前記第一のフィードバック電圧を制限する制限手段と、
前記制限手段により制限された前記第一のフィードバック電圧と、前記第二のフィードバック電圧と、に基づいて、前記スイッチング素子の駆動信号を出力する出力手段と、
前記出力手段から出力された前記駆動信号に応じて、前記スイッチング素子を制御する制御手段と、
を備えることを特徴とする電源装置。
【請求項２】
前記制限手段は、前記負荷の状態に応じてオン又はオフされるスイッチ素子と、前記スイッチ素子と直列に接続され、前記スイッチング素子に前記所定の電流値が流れるときに前記フィードバック手段から出力される前記第一のフィードバック電圧を超えないように前記第一のフィードバック電圧を制限する第一の電圧制限素子と、を有し、
前記第一の電圧制限素子は、前記スイッチ素子がオンしているときには、前記スイッチング素子に流れる前記電流が前記所定の電流値を超えないように、前記第一のフィードバック電圧を補正することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制限手段は、前記スイッチ素子と、前記スイッチ素子と直列に接続された前記第一の電圧制限素子と、を複数、有し、
各々の前記スイッチ素子は、異なる前記負荷の状態に応じてオン又はオフされ、
各々の前記第一の電圧制限素子は、制限する前記第一のフィードバック電圧が異なることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記スイッチ素子は、前記負荷が軽負荷状態のときにはオンされ、前記負荷が重負荷状態のときにはオフされることを特徴とする請求項２又は請求項３に記載の電源装置。
【請求項５】
前記スイッチ素子は、前記電源装置の電源がオンされたときにはオンされることを特徴とする請求項２から請求項４のいずれか１項に記載の電源装置。
【請求項６】
前記出力手段は、前記スイッチング素子に流れる電流値を制限するために前記第一のフィードバック電圧を補正する第二の電圧制限素子を有し、
前記第二の電圧制限素子により制限される前記第一のフィードバック電圧に対応する前記スイッチング素子に流れる電流値は、前記所定の電流値よりも大きいことを特徴とする請求項２から請求項５のいずれか１項に記載の電源装置。
【請求項７】
複数の抵抗を有し、前記入力電圧を前記複数の抵抗により分圧した第三のフィードバック電圧を出力する電圧検知手段を備え、
前記出力手段は、基準電源から出力される基準電圧と前記電圧検知手段から出力された前記第三のフィードバック電圧とが入力される反転増幅器を有し、
前記反転増幅器は、前記基準電圧を基準として、前記第三のフィードバック電圧を増幅して極性を反転させた反転電圧を出力し、
前記出力手段は、前記反転増幅器より出力された前記反転電圧と、前記第一のフィードバック電圧と、前記第二のフィードバック電圧と、に基づいて、前記スイッチング素子の駆動信号を出力することを特徴とする請求項１に記載の電源装置。
【請求項８】
前記反転増幅器より出力された前記反転電圧は、前記入力電圧が大きくなるほど小さくなり、前記入力電圧が小さくなるほど大きくなることを特徴とする請求項７に記載の電源装置。
【請求項９】
前記基準電源の前記基準電圧は、前記スイッチング素子に流れる前記電流の制限電流値に応じて設定されることを特徴とする請求項７又は請求項８に記載の電源装置。
【請求項１０】
前記出力手段は、前記スイッチング素子に流れる電流値を制限するために前記第一のフィードバック電圧を補正する第二の電圧制限素子を有し、
前記第二の電圧制限素子により制限される前記第一のフィードバック電圧に対応する前記スイッチング素子に流れる電流値は、前記反転電圧により制限される前記スイッチング素子に流れる電流値よりも大きいことを特徴とする請求項７から請求項９のいずれか１項に記載の電源装置。
【請求項１１】
前記整流手段により生成された前記入力電圧を平滑化する平滑化手段を備えることを特徴とする請求項１から請求項１０のいずれか１項に記載の電源装置。
【請求項１２】
記録材に画像形成を行う画像形成手段と、
請求項１から請求項１１のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【請求項１３】
記録材に画像形成を行う画像形成手段と、
請求項２から請求項６のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【請求項１４】
前記画像形成手段を制御するコントローラを備え、
前記コントローラは、画像形成を行う重負荷状態の場合には前記スイッチ素子をオフし、画像形成を行わない軽負荷状態の場合には前記スイッチ素子をオンすることを特徴とする請求項１３に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、省電力モードを備える電源装置及び画像形成装置に関する。
【背景技術】
【０００２】
昨今、電子機器の小型化に伴い、電子機器に用いられるスイッチング電源装置の小型化に対するニーズが益々高まっている。一方、従来の電源装置では、商用電源から入力される交流電圧を直流電圧に平滑するために、一般に大容量で高耐圧の電解コンデンサが用いられる。しかしながら、電解コンデンサは小型化、低背化が困難という課題がある。そこで、例えば特許文献１では、平滑用のコンデンサをなくし、電源装置を小型化する手法が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２９３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のように一次側平滑用のコンデンサを設けない構成、また、コンデンサの容量を小さくした構成の電源装置においても小型化と共に、入力電圧の変化に伴う損失を小さく抑え、軽負荷時にも高い電源効率の実現が求められていた。
【０００５】
本発明は、このような状況のもとでなされたもので、軽負荷時にも高い電源効率を実現し、大電流出力にも対応することを目的とする。
【課題を解決するための手段】
【０００６】
前述の課題を解決するために、本発明は、以下の構成を備える。
【０００７】
（１）交流電源からの交流電圧を整流し、入力電圧を生成する整流手段と、一次巻線、二次巻線を有するトランスと、前記入力電圧が印加される前記トランスの前記一次巻線に接続されたスイッチング素子と、前記トランスの前記二次巻線に誘起され負荷に出力される出力電圧に応じた第一のフィードバック電圧を出力するフィードバック手段と、前記スイッチング素子に流れる電流を検知し、検知した前記電流に応じた第二のフィードバック電圧を出力する電流検知手段と、前記スイッチング素子に流れる前記電流を所定の電流値よりも小さくなるように前記第一のフィードバック電圧を制限する制限手段と、前記制限手段により制限された前記第一のフィードバック電圧と、前記第二のフィードバック電圧と、に基づいて、前記スイッチング素子の駆動信号を出力する出力手段と、前記出力手段から出力された前記駆動信号に応じて、前記スイッチング素子を制御する制御手段と、を備えることを特徴とする電源装置。
【０００８】
（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【０００９】
本発明によれば、軽負荷時にも高い電源効率を実現し、大電流出力にも対応することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１、２の画像形成装置の構成を示す概略断面図
【図２】実施例１の電源装置の回路構成を示す概略図
【図３】実施例１の制御部の構成を説明する回路図
【図４】実施例１の電源装置の制御動作を説明する図
【図５】実施例１の電源装置の軽負荷時のスイッチング電流を説明する図
【図６】実施例１の電源装置の電流制限時の制御動作を説明する図
【図７】実施例１の電源装置の電流制限時のスイッチング電流を説明する図
【図８】実施例１の画像形成装置の制御シーケンスを示すフローチャート
【図９】実施例２の電源装置の回路構成を示す概略図
【図１０】実施例２の制御部の構成を説明する図
【図１１】実施例２の電源装置の制御動作を説明する図
【図１２】実施例２の電源装置の電流制限時の制御動作を説明する図
【図１３】実施例２の電源装置の電流制限時のスイッチング電流を説明する図
【図１４】その他の実施例の電源装置の回路構成を示す概略図
【図１５】その他の実施例の電源装置の軽負荷時のスイッチング電流を説明する図
【図１６】その他の実施例の電源装置の回路構成を示す概略図
【図１７】その他の実施例の制御部の構成を説明する回路図
【図１８】その他の実施例の電源装置の回路構成を示す概略図
【発明を実施するための形態】
【００１１】
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
【実施例１】
【００１２】
［画像形成装置の構成］
図１は、後述する電源装置３２を適用した画像形成装置１の構成を示す概略断面図である。図１において、画像形成を行う画像形成部３（一点鎖線で囲まれた枠部）は、プロセスカートリッジ１５、スキャナユニット２１、転写ローラ２０から構成されている。プロセスカートリッジ１５は、帯電ローラ１６、現像器１７、感光ドラム１９で一体的に構成されており、公知である電子写真プロセスの一連の処理によって未定着トナー像が記録材１０（記録紙）上に形成される。スキャナユニット２１は、レーザデバイス２２、レンズ２３、ミラー２４を有し、レーザデバイス２２から出射されたレーザ光は、レンズ２３で矯正され、ミラー２４によって反射され、感光ドラム１９上を走査する。画像形成動作が開始されると、画像形成部３のスキャナユニット２１から画像情報に応じて変調されたレーザ光が出射され、帯電ローラ１６によって所定の電位に帯電された感光ドラム１９上を走査し、感光ドラム１９上に静電潜像が形成される。形成された静電潜像に現像器１７から供給されるトナーが付着し、感光ドラム１９上にトナー像が形成される。
【００１３】
一方、給紙部である給紙カセット１１に積載された記録材１０は、ピックアップローラ１２によって一枚ずつ給紙され、ローラ１３によってレジストレーションローラ１４に向けて搬送される。そして、記録材１０は、感光ドラム１９上のトナー画像が感光ドラム１９と転写ローラ２０で形成される転写ニップ部に到達するタイミングに合わせて、レジストレーションローラ１４から搬送される。記録材１０が転写ニップ部を通過する過程で、感光ドラム１９上のトナー像が記録材１０に転写される。その後、記録材１０は像加熱装置２へと搬送され、記録材１０上のトナー像は、像加熱装置２にて加熱・加圧されて、記録材１０に定着される。トナー像が定着された記録材１０は、ローラ２６、２７によって画像形成装置１上部のトレイに排出される。図中のモータ３０（図中、Ｍで表示）は、感光ドラム１９や像加熱装置２を回転駆動する。また、高電圧を生成する高電圧電源３１は、帯電ローラ１６、現像器１７、転写ローラ２０に高電圧を印加する。電源装置３２は、モータ３０や高電圧電源３１、スキャナユニット２１などの各装置に電力を供給する。また、コントローラである制御部３３は、上述した画像形成を行うために、各装置の駆動タイミングや動作を制御する。また、制御部３３は、時間を測定するタイマを有している。
【００１４】
［電源装置の構成］
図２は、図１に示した電源装置３２の構成を示す概略回路図であり、図中、破線で囲まれた電源装置３２は、交流電源である商用ＡＣ電源１００から入力される交流電圧から直流電圧を生成し、負荷１１９に供給する。電源装置３２において、商用ＡＣ電源１００から入力された交流電圧により、整流手段である整流器１０１を介して脈流電圧が生成される。コンデンサ１０２は、脈流電圧のサージ吸収用の小容量のセラミックコンデンサである。コンデンサ１０２は小容量であるため、容量の大きい電解コンデンサのように、脈流電圧を平滑化することはできない。生成された脈流電圧は、トランス１１３の一次巻線を介して、スイッチング素子である電界効果トランジスタ（以下、ＦＥＴという）１０５によるスイッチング動作により、トランス１１３の二次側に供給される。ＦＥＴ１０５のスイッチング動作の制御は、制御部１１０により行われる。抵抗１０７は、ＦＥＴ１０５のゲート端子−ソース端子間電圧の安定のために配置されている。また、電流検知手段である検知抵抗１０６は、ＦＥＴ１０５のドレイン電流を検知するための電流検知抵抗であり、検知抵抗１０６の端子間で生じた電圧は、フィードバック信号１０８（第二のフィードバック電圧）として制御部１１０に入力される。
【００１５】
また、トランス１１３の二次側には、二次巻線に誘起された電圧を生成するための整流平滑手段としてダイオード１１４及び平滑コンデンサ１１５が設けられ、生成された直流電圧は電源装置３２の出力電圧として、負荷１１９へ供給される。トランス１１３の二次側には、出力電圧が一定の電圧になるように出力電圧の状態をフィードバック信号１１２（第一のフィードバック電圧）として制御部１１０に出力するフィードバック部１２０が設けられている。フィードバック手段であるフィードバック部１２０は、シャントレギュレータ１１６、分圧抵抗１１７、１１８、フォトカプラ１１１から構成されている。分圧抵抗１１７、１１８の分圧比は、出力電圧が所望の電圧のときに、シャントレギュレータ１１６のＲｅｆ端子の入力電圧が基準電圧と等しくなるように設定されている。これにより、負荷１１９への出力電圧が所望の電圧よりも低いときは、シャントレギュレータ１１６が導通状態となって、フォトカプラ１１１のフォトダイオード側が導通状態となって発光し、フォトトランジスタ側がオン状態となる。これにより、フォトカプラ１１１のフォトトランジスタがオン状態のときには、フィードバック信号１１２の電圧が低下する。一方、負荷１１９への出力電圧が所望の電圧よりも高いときは、シャントレギュレータ１１６が非導通状態となり、フォトカプラ１１１のフォトダイオード側が非導通状態となり、フォトトランジスタ側はオフ状態となる。これにより、フォトカプラ１１１のフォトトランジスタがオフ状態のときには、フィードバック信号１１２の電圧が上昇する。このようにして、トランス１１３の出力電圧の状態が、フィードバック信号１１２として、制御部１１０に入力される。そして、制御部１１０は、フィードバック信号１０８、１１２の状態に基づいて、ＦＥＴ１０５のスイッチングのタイミングやデューティを、ＦＥＴ１０５のゲート端子に出力されるドライブ信号１０９を介して制御する。これにより、制御部１１０は、負荷１１９への出力電圧を所望の一定の電圧値に保っている。なお、サージキラー１０４は、スイッチング動作により跳ね上がるＦＥＴ１０５のドレイン端子−ソース端子間電圧を抑えて、ＦＥＴ１０５を保護する。なお、この負荷１１９は後述する制御部３３等の負荷に対応する。
【００１６】
［制御部の構成］
次に、本実施例におけるＦＥＴ１０５のスイッチングデューティの制御方法について説明する。図３は、制御部１１０の構成を示す概略回路図である。制御部１１０は、ＦＥＴ１０５のドライブ信号１０９を出力するロジック部２０５（制御手段）と、ロジック部２０５を除く回路により構成され、ロジック部２０５にＦＥＴ１０５を駆動するための駆動信号を出力する出力手段から構成されている。本実施例では、２つのフィードバック信号１０８、１１２に基づいて、制御部１１０がＦＥＴ１０５のスイッチングデューティを制御する電流制御型の固定周波数ＰＷＭ制御を用いている。図３において、ＯＴＡ（Ｏｐｅｒａｔｉｏｎａｌ  Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）２１３の非反転端子（＋）には基準電源２１４から基準電圧が入力され、反転端子（−）にはフィードバック信号１１２が入力される。フィードバック信号１１２はＯＴＡ２１３及びコンデンサ２１２により増幅され、電圧帰還電圧２０７が生成される。一方、フィードバック信号１０８は利得調整回路２０１に入力されて利得倍される。加算器２０３は、利得倍されたフィードバック信号１０８と、スロープ補償回路２０２から出力されたスロープ補償信号を加えて、電流帰還電圧２０４を生成する。ここで、スロープ補償信号は、サブハーモニック発振防止用にスロープ補償回路２０２によって生成された信号である。
【００１７】
コンパレータ２０６は、非反転端子（＋）には電圧帰還電圧２０７が入力され、反転端子（−）には電流帰還電圧２０４が入力される。コンパレータ２０６は、電圧帰還電圧２０７と電流帰還電圧２０４とを比較した結果を出力信号（駆動信号）として、ロジック部２０５へ出力する。ロジック部２０５は、ＳＲフリップフロップ（不図示）や発振器（不図示）等で構成されている。ロジック部２０５は、発振器から出力されるパルス信号の周波数に基づいて、ＦＥＴ１０５のドライブ信号１０９の立ち上がりタイミングを決定し、コンパレータ２０６から出力される出力信号の状態に基づいて、立ち下りタイミングを決定する。このようにして、制御部１１０は、ドライブ信号１０９の立ち上がり、立ち下がりタイミングを決定することにより、ＦＥＴ１０５のスイッチングデューティを制御する。なお、ツェナーダイオード２１１、制限手段である電流制限回路１２１を構成するツェナーダイオード２０９及びＦＥＴ２１０、電流制限切替え信号２０８については後述する。
【００１８】
［ＦＥＴのスイッチング制御］
図４は、コンパレータ２０６の入力電圧である電圧帰還電圧２０７及び電流帰還電圧２０４と、ＦＥＴ１０５のドライブ信号１０９との関係を説明する図である。図４において、上側の図は、コンパレータ２０６に入力される電圧帰還電圧２０７及び電流帰還電圧２０４の電圧波形を示しており、横軸は時間、縦軸は電圧を示す。また、電圧３０１は、図３のツェナーダイオード２１１のツェナー電圧を示す。また、図４の下側の図は、制御部１１０からＦＥＴ１０５のゲート端子に出力されるドライブ信号１０９の信号波形を示す図であり、横軸は時間、縦軸は電圧を示している。
【００１９】
制御部１１０のロジック部２０５の発振器から出力されるパルス信号により、ドライブ信号１０９が立ち上がる（オン状態になる）ことでＦＥＴ１０５がオンする。これにより、制御部１１０に入力されるフィードバック信号１０８に基づいて生成される電流帰還電圧２０４が上昇を始める。そして、電流帰還電圧２０４がフィードバック信号１１２に基づいて生成される電圧帰還電圧２０７より大きくなると、コンパレータ２０６の出力がローレベルとなり、ドライブ信号１０９は立ち下がり（オフ状態となり）、ＦＥＴ１０５はオフする。ドライブ信号１０９が立ち上がって（オン状態になって）から、ロジック部２０５の発振器から出力されるパルス信号の周期Ｔｓが経過した後に、再びドライブ信号１０９が立ち上がることで、次の周期のＦＥＴ１０５のスイッチングが開始される。なお、ドライブ信号１０９の周期Ｔｓ、言い換えれば周波数は一定である。
【００２０】
出力電圧が設定した電圧値よりも低下した場合には、電圧帰還電圧２０７は上昇する。そのため、前の周期のＦＥＴ１０５のオン時間（オン状態の時間）をＴｏｎ１とすると、電圧帰還電圧２０７が上昇した場合には、次の周期では電流帰還電圧２０４が電圧帰還電圧２０７よりも大きくなるまでの時間が延びる。その結果、次の周期のＦＥＴ１０５のオン時間Ｔｏｎ２はオン時間Ｔｏｎ１よりも長くなる（Ｔｏｎ１＜Ｔｏｎ２）。なお、図中、オフ時間Ｔｏｆｆ１は、ＦＥＴ１０５のオン時間がＴｏｎ１のときのＦＥＴ１０５のオフ状態の時間を示し、オフ時間Ｔｏｆｆ２は、ＦＥＴ１０５のオン時間がＴｏｎ２のときのＦＥＴ１０５のオフ状態の時間を示している。ＦＥＴ１０５のオン時間が長くなると、１回のスイッチングで負荷側に伝達できるエネルギーが増えるため、出力電圧を上昇させることができる。出力電圧が設定した電圧値より上昇した場合は、ＦＥＴ１０５のオン時間を短くすることで出力電圧を低下させる。このように、制御部１１０は、ＦＥＴ１０５のオン時間を制御することで、出力電圧を設定した電圧値になるように制御する。なお、図３に示す第二の電圧制限素子であるツェナーダイオード２１１は、電圧帰還電圧２０７が過剰に高くなり、周辺素子を破壊するのを防ぐために設けられている。これにより、電圧帰還電圧２０７は、ツェナーダイオード２１１のツェナー電圧３０１以上になることが防止されている。なお、ツェナー電圧３０１は、周辺素子の定格電圧を超えない値が選択される。
【００２１】
［軽負荷時のスイッチング電流］
図５は、商用ＡＣ電源１００からの交流電圧を、整流器１０１を介して整流した脈流電圧の半周期におけるスイッチング電流波形を示すグラフであり、特に軽負荷時のスイッチング電流波形を示すグラフである。図５の横軸は時間を示し、縦軸は電流値を示し、破線で示す波形は、脈流電圧の波形を示す。電源装置３２は、軽負荷時には、制御部１１０によりＦＥＴ１０５のスイッチング周期の長いバーストモード動作を行っている。ＦＥＴ１０５には、整流器１０１から出力される脈流電圧が印加されるため、商用ＡＣ電源１００の交流電圧の変化に伴い、ＦＥＴ１０５に流れるスイッチング電流の最大値も変化する。このため、脈流電圧のピーク値付近では、スイッチング電流の最大値も大きくなり、その結果、ＦＥＴ１０５による損失が増えることになる。
【００２２】
［電流制限時の制御動作］
図６は、ＦＥＴ１０５を流れるスイッチング電流に制限をかけた場合の、コンパレータ２０６の２つの入力電圧である電流帰還電圧２０４、電圧帰還電圧２０７と、ＦＥＴ１０５のスイッチング動作を制御するドライブ信号１０９の関係を説明する図である。図６において、横軸は時間、縦軸は電圧を示す。なお、図６において、破線で示す電圧帰還電圧２０７、電流帰還電圧２０４、及びＦＥＴ１０５のドライブ信号１０９の波形は、図２と同様の、後述する電流制限を行わない場合の波形である。図３において、ＦＥＴ１０５のスイッチング電流の最大値を制限する場合には、ＦＥＴ２１０（スイッチ素子）のゲート端子に入力される電流制限切替え信号２０８をハイレベルに設定することにより、ＦＥＴ２１０がオン状態となる。本実施例においては、例えば外部の制御部３３（後述）から出力される指示信号として電流制限切り替え信号２０８を供給する。すると、コンパレータ２０６に入力される電圧帰還電圧２０７の電圧は、第一の電圧制限素子であるツェナーダイオード２０９によって補正され、ツェナーダイオード２０９のツェナー電圧５０１以上には上昇しなくなる。なお、ツェナー電圧５０１は、ツェナーダイオード２１１のツェナー電圧３０１より低いものとする（ツェナー電圧５０１＜ツェナー電圧３０１）。
【００２３】
ここで、ＦＥＴ１０５のスイッチング電流を制限をしていない場合、電流帰還電圧２０４、電圧帰還電圧２０７がコンパレータ２０６に入力された場合に出力されるドライブ信号１０９により制御されるＦＥＴ１０５のオン時間をＴｏｎ２とする（図６の破線）。一方、電流制限切替え信号２０８によりＦＥＴ１０５のスイッチング電流の制限を行った場合のドライブ信号１０９により制御されるＦＥＴ１０５のオン時間Ｔｏｎ３は、ツェナーダイオード２０９によりオン時間Ｔｏｎ２よりも短くなる（Ｔｏｎ３＜Ｔｏｎ２）。その結果、ＦＥＴ１０５のオフ時間Ｔｏｆｆ３は、ツェナーダイオード２０９により、オフ時間Ｔｏｆｆ２よりも長くなる（Ｔｏｆｆ３＞Ｔｏｆｆ２）。すなわち、電流帰還電圧２０４が、最大電圧がツェナーダイオード２０９のツェナー電圧５０１と同じ電圧で抑えられた電圧帰還電圧２０７を超えると、ドライブ信号１０９はローレベルとなり、ＦＥＴ１０５はオフする。これにより、ＦＥＴ１０５のスイッチング電流の最大値を制限することができる。なお、ツェナーダイオード２０９のツェナー電圧５０１は、ＦＥＴ１０５のスイッチング電流の検知抵抗１０６と利得調整回路２０１、スロープ補償値の関係から、スイッチング電流の最大値が所望の値になるように計算して決定する。なお、スイッチング電流の最大値の決め方は後述する。
【００２４】
［電流制限時のスイッチング電流］
図７は、本実施例におけるスイッチング電流の制限を行った場合の商用ＡＣ電源１００からの交流電圧を整流器１０１を介して整流した脈流電圧の、軽負荷時の半周期におけるスイッチング電流波形である。図７において、横軸は時間を示し、縦軸はスイッチング電流の電流値を示す。図７において、ＦＥＴ１０５のスイッチング電流値は、ツェナーダイオード２０９のツェナー電圧５０１により設定されるＦＥＴ１０５のスイッチング電流の最大電流値６０１以上には上昇しない。なお、スイッチング電流の最大電流値６０１は、トランス１１３への入力電力が、負荷１１９の求める出力電力を下回らないように決定される。トランス１１３への入力電力は、商用ＡＣ電源１００から入力される交流電圧と電流値の積である。商用ＡＣ電源１００の電流値は、ＦＥＴ１０５のスイッチング電流値と略等しい。したがって、入力電力に電源装置３２の効率を乗じた値が出力電力となる。図１に示す画像形成装置１がスリープ状態等でバーストモード動作を行っている場合、ＦＥＴ１０５の電流制限によってスイッチング電流の最大値を減らしても、トランス１１３への入力電力は変わらない。すなわち、ＦＥＴ１０５がオフ状態となって、スイッチング電流が流れないバースト期間を減らし、ＦＥＴ１０５がオン状態でスイッチング電流が流れている期間が長くなれば、電流制限の有無に関係なく、トランス１１３への入力電力は変わらないことになる。図７のスイッチング電流波形は、図５のスイッチング電流波形に比べて、スイッチング電流の最大値は小さくなっている。その一方、図５に示すバースト期間（スイッチング電流が流れていない期間）がなくなり、スイッチング電流が流れている期間が長くなったため、負荷１１９側で必要な出力電力を、スイッチング電流の制限がない場合と同様に供給することができる。
【００２５】
［画像形成装置の制御シーケンス］
図８は、画像形成装置１における電源装置３２の制御シーケンスを示すフローチャートである。図８の処理は、画像形成装置１の電源がオンされると起動され、画像形成装置１の制御部３３により実行される。
【００２６】
画像形成装置１の電源がオンされると、商用ＡＣ電源１００から入力された交流電圧から、整流器１０１により脈流電圧が生成され、ＦＥＴ１０５によってスイッチングされる。ＦＥＴ１０５のスイッチング電流は、トランス１１３を介して、二次側の平滑コンデンサ１１５にエネルギーを伝達し、平滑コンデンサ１１５が充電される。電源がオンされる前は、平滑コンデンサ１１５には電荷が充電されていないため、電源投入直後は二次側の平滑コンデンサ１１５を充電しようと、過大な充電電流（突入電流）が流れる。ステップ（以下、Ｓとする）７０１では、電源がオンされてから所定の時間が経過するまでは、電源装置３２の制御部１１０には、ハイレベルの電流制限切替え信号２０８が入力され、図７に示したようなＦＥＴ１０５のスイッチング電流の電流制限が設定される。
【００２７】
Ｓ７０２では、電源装置３２から供給される電力により、制御部３３が起動されたかどうか判断し、起動されたと判断した場合には処理をＳ７０３に進め、起動されていない場合には、処理をＳ７０２に戻す。Ｓ７０３では、制御部３３は、制御部３３が起動されたことにより、二次側の平滑コンデンサ１１５が十分に充電されたと判断する。そして、制御部３３は、電源装置３２の制御部１１０へ入力される電流制限切替え信号２０８をローレベルに設定し、ＦＥＴ１０５のスイッチング電流の電流制限を解除する。Ｓ７０４では、制御部３３は、画像形成装置１をプリント動作が可能な重負荷状態であるスタンバイ状態に設定する。Ｓ７０５では、制御部３３は、スタンバイ状態が設定されている時間を計測するため、タイマをリセットし、スタートさせる。Ｓ７０６では、制御部３３は、外部から記録材１０への画像形成を要求するプリント信号を受信したかどうか判断し、受信したと判断した場合には処理をＳ７０７に進め、受信していないと判断した場合には処理をＳ７０９に進める。
【００２８】
Ｓ７０７では、制御部３３は、受信したプリント信号に応じて、記録材１０への画像形成動作（図中、プリント）を実行し、記録材１０への画像形成が終了すると、処理をＳ７０８に進める。Ｓ７０８では、制御部３３は、タイマをリセットして停止させ、処理をＳ７０４に戻す。Ｓ７０９では、制御部３３は、タイマを参照して、スタンバイ状態を設定してから、プリント信号の受信がなく、所定時間（例えば５分間）が経過したかどうか判断する。制御部３３は、所定時間が経過していないと判断した場合には処理をＳ７０６に戻し、所定時間が経過したと判断した場合には、処理をＳ７１０に進める。Ｓ７１０では、制御部３３は、タイマをリセットする。Ｓ７１１では、制御部３３は、電源装置３２の軽負荷時の効率を向上させるために、電源装置３２の制御部１１０に入力される電流制限切替え信号２０８をハイレベルに設定し、ＦＥＴ１０５のスイッチング電流の制限を設定する。Ｓ７１２では、制御部３３は、画像形成装置１を軽負荷状態である省電力状態に設定するため、スリープ状態（スリープモード）を設定する。Ｓ７１３では、制御部３３は、外部からプリント信号を受信したかどうか判断し、受信したと判断した場合には処理をＳ７１４に進め、受信していないと判断した場合には処理をＳ７１３に戻す。Ｓ７１４では、制御部３３は、プリント動作時の大電流出力に対応できるように、電源装置３２の制御部１１０に入力される電流制限切替え信号２０８をローレベルに設定し、ＦＥＴ１０５のスイッチング電流の電流制限を解除し、処理をＳ７０４に戻す。
【００２９】
以上に説明したように、本実施例では、制御部１１０は、ＦＥＴ１０５に流れるスイッチング電流を制限するツェナーダイオード２０９と、ツェナーダイオード２０９の導通状態を制御し、電流制限量を切り替えるＦＥＴ２１０とを備えている。これにより、画像形成装置１がスリープモードのような軽負荷時には、ＦＥＴ１０５のスイッチング電流の制限量を増やしてＦＥＴ１０５による損失を低減し、軽負荷時の電源効率を向上させることができる。負荷１１９の求める出力電力は、出力電圧を定電圧制御している場合には、負荷電流によって出力電力が決定される。したがって、必要な入力電力も負荷電流によって決定されることになる。例えば、画像形成装置１が負荷１１９に供給する出力電力に応じて、複数のスリープモードの状態（例えば出力電力が０．５Ｗのスリープモード、１Ｗのスリープモード、３Ｗのスリープモード）を切替え可能だとする。この場合、各スリープモード時の負荷電流に応じて、電流制限量を切り替えることにより、各スリープモードでの電源損失を最大限低減することができる。
【００３０】
更に、突入電流によりＦＥＴ１０５が破壊されないように、突入電流防止用の電流制限量を設け、電源起動時に電流量制限を設定することにより、ＦＥＴ１０５に過大な突入電流が流れることを防げることができる。また、図３に示すＦＥＴ２１０と直列に接続されたツェナーダイオード２０９と並列に、異なるツェナー電圧を持つツェナーダイオードと直列に接続されたＦＥＴを複数配置し、各ＦＥＴに電流制限切替え信号を入力する構成の回路を設ける。これにより、複数の電流制限量を設定することが可能となる。本実施例では、上述した定常動作時の最適制御と、電源起動時の突入電流防止制御とを両立させることができ、安価な電源装置を提供することができる。なお、負荷１１９に大電流の出力電力を供給している場合に、ＦＥＴ１０５のスイッチング電流を制限すると、負荷へ供給するエネルギーが足りなくなり、その結果、出力電圧が低下してしまう。そのため、大電流出力時には、ＦＥＴ２１０をオフし、ＦＥＴ１０５のスイッチング電流量に制限をかけないことにより、スリープモードでの出力電流の対応と、大電流出力時の出力電流の対応を両立させることができる。
【００３１】
以上説明したように、本実施例によれば、軽負荷時にも高い電源効率を実現し、大電流出力にも対応することができる。
【実施例２】
【００３２】
実施例１では、ＦＥＴ１０５に流れるスイッチング電流の最大電流値は、所定の電流値であり、固定値であった。実施例２では、ＦＥＴ１０５に流れるスイッチング電流の最大電流値が、商用ＡＣ電源１００の入力電圧に応じて制御される例について説明する。
【００３３】
［電源装置の構成］
図９は、本実施例の電源装置３２の回路構成を示す概略図である。実施例１の図２に示す電源装置３２の構成と比べて、図９では、入力電圧を分圧する抵抗８０１、８０２が追加されている点と、制御部１１０が制御部８０４に変更されている点が異なっている。なお、制御部８０４の詳細については、後述する。電圧検知手段である分圧抵抗８０１、８０２は、整流器１０１から出力された出力電圧を分圧抵抗８０１、８０２で分圧し、分圧した電圧を入力電圧検知信号８０３（第三のフィードバック電圧）として、制御部８０４に入力する。その他の回路構成については、実施例１の回路構成と同様であり、同じ回路構成には同じ符号を使用することで、説明を省略する。
【００３４】
［制御部の構成］
図１０は、制御部８０４の構成を示す概略回路図である。実施例１の制御部１１０の構成を示す図３と比べて、図１０では、ＦＥＴ１０５のスイッチング電流の制限を制御していたツェナーダイオード２０９及びＦＥＴ２１０が削除されている。一方、図１０では、新たに電流制限部９０１が追加され、電流制限部９０１には、入力電圧検知信号８０３、電流帰還電圧２０４、及びコンパレータ２０６の出力が入力されている。その他の回路構成については、実施例１の図２と同様であり、説明を省略する。
【００３５】
電流制限部９０１は、オペアンプ９０６、コンパレータ９０８、ＡＮＤ回路９０９、コンデンサ９０２、抵抗９０４、９０５、基準電源９０３から構成されている。コンデンサ９０２はカップリングコンデンサであり、オペアンプ９０６、抵抗９０４、抵抗９０５、基準電源９０３により、入力を増幅して極性を反転させて出力する反転増幅器が構成されている。オペアンプ９０６の反転入力端子（−）の電圧は、仮想接地により、オペアンプ９０６の非反転入力端子（＋）の電圧、すなわち基準電源９０３の基準電圧９１１と等しくなる。オペアンプ９０６の出力端子とカップリングコンデンサ９０２とは、オペアンプ９０６の反転入力端子（−）、抵抗９０４、抵抗９０５を介して接続されている。そのため、入力電圧検知信号８０３が入力されない場合、オペアンプ９０６の出力端子電圧９０７及びカップリングコンデンサ９０２のカップリング電圧９１０も、基準電源９０３の基準電圧９１１と略等しくなる。
【００３６】
コンパレータ９０８の非反転入力端子（＋）には出力端子電圧９０７が入力され、反転入力端子（−）には電流帰還電圧２０４が入力される。また、コンパレータ２０６の非反転入力端子（＋）には電圧帰還電圧２０７が入力され、反転入力端子（−）には、電流帰還電圧２０４が入力される。そして、コンパレータ９０８及びコンパレータ２０６の出力はＡＮＤ回路９０９に入力され、コンパレータ９０８、コンパレータ２０６の出力が共にハイレベルの場合には、ＡＮＤ回路９０９はロジック部２０５にハイレベル信号を出力する。一方、コンパレータ９０８、コンパレータ２０６の出力のどちらか一方、又は両方がローレベルの場合には、ＡＮＤ回路９０９はロジック部２０５にローレベル信号を出力する。
【００３７】
図１１は、入力電圧検知信号８０３が入力されたときの、出力端子電圧９０７の電圧波形を説明する図である。図１１（ａ）は、入力電圧検知信号８０３、基準電源９０３の基準電圧９１１、カップリングコンデンサ９０２のカップリング電圧９１０の関係を説明する図であり、横軸は時間を示し、縦軸は電圧を示す。電流制限部９０１に入力電圧検知信号８０３が入力されると、カップリングコンデンサ９０２により、カップリング電圧９１０の波形は、次のようになる。すなわち、図１１（ａ）に示すように、カップリング電圧９１０の波形は、基準電源９０３の基準電圧９１１を基準に入力電圧検知信号８０３の交流成分が加わった電圧波形となる。
【００３８】
図１１（ｂ）は、カップリングコンデンサ９０２のカップリング電圧９１０と、出力端子電圧９０７の関係を説明する図であり、横軸は時間を示し、縦軸は電圧を示す。上述したように、オペアンプ９０６、抵抗９０４、抵抗９０５、基準電源９０３により、反転増幅器が構成されている。そのため、基準電圧９１１を基準に、反転増幅器によりカップリング電圧９１０を、抵抗９０４と抵抗９０５の抵抗比で反転した信号を加えた波形が出力端子電圧９０７（反転電圧）として出力される。出力端子電圧９０７は、入力電圧検知信号８０３を反転増幅させた電圧波形となるため、入力電圧検知信号８０３の電圧が大きい場合には、出力端子電圧９０７は小さくなり、入力電圧検知信号８０３の電圧が小さい場合には、出力端子電圧９０７は大きくなる。
【００３９】
［電流制限時の制御動作］
図１２は、ＦＥＴ１０５を流れるスイッチング電流に制限をかけた場合の電流帰還電圧２０４、電圧帰還電圧２０７、出力端子電圧９０７と、ＦＥＴ１０５のスイッチング動作を制御するドライブ信号１０９の関係を説明する図である。図１２において、横軸は時間、縦軸は電圧を示す。なお、図１２において、破線で示す電圧帰還電圧２０７、電流帰還電圧２０４、及びＦＥＴ１０５のドライブ信号１０９の波形は、出力端子電圧９０７による電流制限を行わない場合の波形である。また、図中、Ｔｏｎは、ドライブ信号１０９のオン時間（ＦＥＴ１０５のオン時間でもある）、Ｔｏｆｆはドライブ信号１０９のオフ時間（ＦＥＴ１０５のオフ時間でもある）、Ｔｓはドライブ信号１０９の周期を示す。
【００４０】
図１２に示すように、電流制限時以外、すなわち電流帰還電圧２０４、電圧帰還電圧２０７の電圧が出力端子電圧９０７よりも低い場合には、ドライブ信号１０９のデューティ制御は、実施例１同様、コンパレータ２０６の出力信号に応じて行われる。一方、実施例１と異なるのは、本実施例では、入力電圧検知信号８０３に反比例して変化する出力端子電圧９０７を電流制限値として用いている点である。上述したように、図１０に示す電流制限部９０１では、コンパレータ２０６とコンパレータ９０８の出力電圧をＡＮＤ回路９０９に入力している。これにより、コンパレータ９０８の出力信号がローレベルになったとき、ＡＮＤ回路９０９からはローレベル信号が出力され、その結果、強制的にＦＥＴ１０５に出力されるドライブ信号１０９をローレベルに設定して、ＦＥＴ１０５をオフし、電流制限を行う。したがって、商用ＡＣ電源１００から入力される入力電圧の大きさに応じて変化する出力端子電圧９０７を用いることで、入力電圧に応じてＦＥＴ１０５に流れるスイッチング電流の制限値を変化させることができる。
【００４１】
［電流制限時のスイッチング電流］
図１３は、本実施例におけるスイッチング電流の制限を行った場合の、商用ＡＣ電源１００からの交流電圧を、整流器１０１を介して整流した脈流電圧の軽負荷時の半周期におけるスイッチング電流波形である。図１３において、横軸は時間を示し、縦軸はスイッチング電流の電流値を示す。図中、電流値１２０１は、出力端子電圧９０７に応じて変化するスイッチング電流の最大値を示している。電流制限をかけない場合、すなわち破線で示す電流値１２０１より低い電流値での軽負荷時におけるスイッチング電流波形は、実施例１の図５と同様の電流波形を示している。図１３に示すように、ＦＥＴ１０５に流れるスイッチング電流値は、出力端子電圧９０７に応じて変化するスイッチング電流の最大電流値１２０１以上には大きくならない。実施例１のスイッチング電流の最大電流値６０１（図７参照）は、所定の電流値であり固定値であった。一方、実施例２のスイッチング電流の最大電流値１２０１は、商用ＡＣ電源１００の入力電圧が大きいと小さくなり、入力電圧が小さいと大きくなるように制御される。
【００４２】
以上説明したように、本実施例でも、実施例１と同様に、電源装置３２の軽負荷時の電源効率の向上、突入電流防止制御可能による低コスト化、大電流出力対応との両立を実現することができる。また、スイッチング電流の制限量の切替えは、基準電源９０３の基準電圧９１１を変更することにより行うことができる。更に、本実施例では、スイッチング電流の最大電流値１２０１は、入力電圧に応じて変化するため、商用ＡＣ電源１００の入力電圧に応じて、適切な電流制限量を設定することができる。そのため、脈流電圧のピーク値付近に電流制限量を設定することによって、ＦＥＴ１０５による損失を低減しつつ、脈流電圧が小さいときには電流制限量を大きくすることで、脈流電圧が小さい期間でもより大きなエネルギーを負荷に提供することができる。これにより、スイッチング電流の最大電流値１２０１の電流制限量を実施例１のスイッチング電流の最大電流値６０１より小さくしても、実施例１と同様の出力電力を負荷に供給することができるので、ＦＥＴ１０５による損失を更に低減できる。
【００４３】
以上説明したように、本実施例によれば、軽負荷時にも高い電源効率を実現し、大電流出力にも対応することができる。
［その他の実施例］
［平滑回路を備えた電源装置への適用例］
実施例１、２で説明した電源装置３２が有するコンデンサ１０２は、整流器１０１で生成された脈流電圧のサージ吸収用の小容量セラミックコンデンサであり、整流器１０１から出力された脈流電圧を平滑化する大容量のコンデンサは設けられていない。実施例１、２では、トランス１１３の一次側に整流器１０１の出力電圧を平滑する平滑コンデンサを備えていない構成の電源装置の実施例について説明したが、一次側に平滑用コンデンサを備えた構成の電源装置についても、本発明を適用することができる。図１４は、トランス１１３の一次側に円滑化手段である平滑用のコンデンサ１３０１を備えた電源装置３２の回路構成を示す概略図である。図１４の回路では、実施例１の図２に示す回路に用いられている、脈流電圧のサージ吸収用の小容量のセラミックコンデンサ１０２の代わりに、大容量の電解コンデンサ１３０１が用いられている点が異なる。図１４の他の回路構成については、実施例１の図２の回路構成と同様であり、同じ回路構成については、同一符号を付すことにより、ここでの説明を省略する。図１４において、商用ＡＣ電源１００から入力された交流電圧は、整流器１０１により整流され、電解コンデンサ１３０１により平滑された電圧が生成される。平滑化された電圧を基に、ＦＥＴ１０５によりトランス１１３へ流す電流がスイッチング制御される。なお、実施例２の図９についても、図１４と同様に、脈流電圧のサージ吸収用の小容量セラミックコンデンサ１０２を、大容量の電解コンデンサ１３０１に置き換え可能である。
【００４４】
図１５（ａ）は、商用ＡＣ電源１００の軽負荷時の半周期におけるＦＥＴ１０５に流れるスイッチング電流波形を示した図であり、横軸は時間を、縦軸はＦＥＴ１０５を流れるスイッチング電流の電流値を示している。また、図中の破線で示す電流値１４０１は、ＦＥＴ１０５に流れるスイッチング電流の最大電流値を示している。軽負荷時では、電源装置３２は、実施例１と同様に、制御部１１０によりバーストモード動作を行っている。ＦＥＴ１０５には、平滑された電圧が印加されるため、定常状態ではＦＥＴ１０５に流れるスイッチング電流の最大電流値１４０１はほとんど変化しない。図１５（ｂ）は、実施例１と同様に、電流制限切替え信号２０８によりＦＥＴ１０５に流れるスイッチング電流の電流値制限を設定した場合のスイッチング電流波形を示す図であり、横軸は時間を示し、縦軸はＦＥＴ１０５のスイッチング電流の電流値を示す。なお、図中、電流値１４０１は、定常状態の場合にＦＥＴ１０５に流れるスイッチング電流の最大値であり、電流値６０１は、電流値制限を設定した場合の制限電流値を示している。ＦＥＴ１０５に流れるスイッチング電流の電流値を電流値６０１以下に制限することで、実施例１、２と同様に、ＦＥＴ１０５による損失を低減し、軽負荷時時の電源効率を向上させることができる。
【００４５】
［電圧制御型のＰＷＭ制御を用いた電源装置への適用例］
実施例１、２では、電源装置３２の制御部１１０は、ＦＥＴ１０５のスイッチング電流に基づいて、ＦＥＴ１０５のスイッチング制御を行う電流制御型の固定周波数によるＰＷＭ制御を用いているが、他の制御方式についても、本発明を適用することができる。以下では、ＦＥＴ１０５のスイッチング電流をモニタしない制御方式の例として、電圧制御型の固定周波数によるＰＷＭ制御を用いた例を説明する。図１６は、電圧制御型の電源装置３２の回路構成を示す概略図である。図１６に示す回路構成が、電流制御型の電源装置３２である実施例１の図２の回路構成と異なる点は、スイッチング電流を検知する検知抵抗１０６が設けられていない点と、制御部１１０の代わりに制御部１５０１が設けられている点である。なお、図１６では、検知抵抗１０６が設けられていないため、検知抵抗１０６の両端に生じる電圧を示すフィードバック信号１０８も削除されている。図１６におけるその他の回路構成は、実施例１の図２に示す回路構成と同様であり、同じ回路構成には同じ符号を用いることで、説明を省略する。
【００４６】
図１７は、電流制限回路を有しない電圧制御型の制御部１５０１の回路構成を示す概略回路図である。図１７では、実施例１の図３に示す電流制御型の制御部１１０の回路構成と比べ、電流制限回路であるＦＥＴ２１０及びツェナーダイオード２０９、電圧帰還電圧２０７の最大電圧を制限するツェナーダイオード２１１が削除されている。更に、図１７に示す回路では、コンパレータ２０６の反転入力端子（−）には、のこぎり波発生回路１６０１からの出力信号が入力されている。実施例１の図３に示す電流制御型の制御部１１０では、電圧帰還電圧２０７と電流帰還電圧２０４をコンパレータ２０６で比較した結果に基づいて、ＦＥＴ１０５のスイッチング制御を行っている。一方、電圧制御型の制御部１５０１では、電圧帰還電圧２０７と、のこぎり波発生回路１６０１で生成した固定周波数ののこぎり波をコンパレータ２０６で比較した結果に基づいて、ＦＥＴ１０５のスイッチング制御を行う。ＦＥＴ１０５のスイッチング周波数は、のこぎり波発生回路１６０１で生成される、のこぎり波の周波数により決定される。そのため、ロジック部２０５は、ＳＲフリップフロップや発信器等を有しておらず、コンパレータ２０６の出力信号により駆動されるドライブ回路等で構成されている。なお、制御部１５０１の他の回路構成については、実施例１の図３に示す回路構成と同様であり、同じ回路構成には同じ符号を付して、ここでの説明を省略する。ＦＥＴ１０５の制御については、電圧帰還電圧２０７が、のこぎり波発生回路１６０１で生成される、のこぎり波の電圧よりも大きい期間は、ロジック部２０５から出力されるドライブ信号１０９が立ち上がり（ハイレベルとなり）、ＦＥＴ１０５はオンされる。一方、電圧帰還電圧２０７がのこぎり波の電圧よりも小さい期間は、ドライブ信号１０９が立ち下がり（ローレベルとなり）、ＦＥＴ１０５はオフされる。
【００４７】
図１８は、上述した電流制限回路を有しない電圧制御型の制御部１５０１を備える電源装置３２に、ＦＥＴ１０５のスイッチング電流に応じて電流制限を行う電流制限回路を設けた回路構成を示す概略図である。図１８では、図１６に示す回路に比べて、電流制限回路を構成する、ＦＥＴ１０５のスイッチング電流の検知抵抗１０６、コンパレータ１７０２、基準電源１７０１、ＡＮＤ回路１７０３、ドライブ回路１７０４が追加されている。コンパレータ１７０２の反転入力端子（−）には、ＦＥＴ１０５を流れるスイッチング電流を検知し、検知抵抗１０６により変換された電圧信号であるフィードバック信号１０８が入力され、非反転入力端子（＋）には基準電源１７０１から基準電圧が入力される。コンパレータ１７０２の出力は、ＡＮＤ回路１７０３の一方の入力端子に入力され、ＡＮＤ回路１７０３の他方の入力端子には、制御部１５０１から出力されたドライブ信号１０９が入力される。ＡＮＤ回路１７０３の出力は、ドライブ回路１７０４に入力され、ドライブ回路１７０４の出力は、ドライブ信号１７０５としてＦＥＴ１０５のゲート端子に入力され、ＦＥＴ１０５のスイッチングを行う。
【００４８】
コンパレータ１７０２は、フィードバック信号１０８の電圧と、基準電源１７０１の基準電圧とを比較し、フィードバック信号１０８の電圧が基準電圧よりも低い場合には、ハイレベル信号を出力する。この場合、制御部１５０１から出力されるドライブ信号１０９がそのままドライブ回路１７０４へ入力され、ＦＥＴ１０５のスイッチングを制御する。一方、フィードバック信号１０８の電圧が基準電源１７０１の基準電圧より大きい場合には、コンパレータ１７０２は、ローレベル信号を出力する。この場合、ＡＮＤ回路１７０３からはローレベル信号が出力され、ドライブ回路１７０４の出力もローレベルとなり、強制的にＦＥＴ１０５はオフ状態に設定され、電流制限が行われる。その結果、基準電源１７０１と検知抵抗１０６とによって、ＦＥＴ１０５を流れるスイッチング電流を、実施例１と同様に最大電流値６０１以下に制限することができる。なお、スイッチング電流の最大電流値６０１は、実施例１と同様に、トランス１１３への入力電力が、負荷１１９の求める出力電力を下回らないように決定されるものとする。上述したように、電圧制御型の制御部を備える電源装置においても、実施例１と同様の効果を奏することができる。なお、上述した実施例は、いずれもＰＷＭ信号を制御する方式の制御部について説明したが、ＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）制御信号を制御する方式の制御部についても、同様に本発明を適用することは可能である。
【００４９】
以上説明したように、その他の実施例によれば、軽負荷時にも高い電源効率を実現し、大電流出力にも対応することができる。
【符号の説明】
【００５０】
１００    商用ＡＣ電源
１０１    整流器
１０５    ＦＥＴ
１０６    検知抵抗
１１０    制御部
１１３    トランス
１２０    フィードバック部
１２１    電流制限回路
２０６    コンパレータ
【図１】
2019126124.tif 000003
【図２】
2019126124.tif 000004
【図３】
2019126124.tif 000005
【図４】
2019126124.tif 000006
【図５】
2019126124.tif 000007
【図６】
2019126124.tif 000008
【図７】
2019126124.tif 000009
【図８】
2019126124.tif 000010
【図９】
2019126124.tif 000011
【図１０】
2019126124.tif 000012
【図１１】
2019126124.tif 000013
【図１２】
2019126124.tif 000014
【図１３】
2019126124.tif 000015
【図１４】
2019126124.tif 000016
【図１５】
2019126124.tif 000017
【図１６】
2019126124.tif 000018
【図１７】
2019126124.tif 000019
【図１８】
2019126124.tif 000020