(57)【要約】【課題】飽和電荷量の増大と電荷転送の高速化との両立を高い次元で図ることが可能な固体撮像装置を提供する。【解決手段】固体撮像装置ＳＩは、複数の光電変換部と、対応する光電変換部で発生した電荷を蓄積する複数の電荷蓄積部と、を備えている。光電変換部は、光入射に応じて電荷を発生する光感応領域と、光感応領域での電荷の移動を第二方向Ｄ２に促進する電位勾配形成部と、を有している。電荷蓄積部は、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（半導体層）２２，５１，５２，５３と、複数の領域２２，５１，５２，５３に電界を印加する一つの電極５５と、を有している。電極５５は、不純物濃度が段階的に異なる複数の領域２２，５１，５２，５３を跨るように配置されている。【選択図】図１１
2019117949.tif 000002
【特許請求の範囲】
【請求項１】
第一方向に並んだ複数の光電変換部と、
対応する前記光電変換部と前記第一方向に直交する第二方向で並び、かつ、対応する前記光電変換部で発生した電荷を蓄積する複数の電荷蓄積部と、
前記複数の電荷蓄積部からそれぞれ転送された電荷を取得し、前記第一方向に転送して出力する電荷出力部と、を備え、
各前記光電変換部は、
光入射に応じて電荷を発生する光感応領域と、
前記光感応領域に対して前記第二方向に沿って高くされた電位勾配を形成し、前記光感応領域での電荷の移動を前記第二方向に促進する電位勾配形成部と、を有し、
各前記電荷蓄積部は、
不純物濃度が前記第二方向に向かい前記電荷蓄積部の全体にわたって段階的に一の方向に変化している複数の領域と、
不純物濃度が段階的に異なる前記複数の領域全体に跨るように配置され、かつ、前記複数の領域に電界を印加する一つの電極と、を有し、
前記複数の領域は、前記第二方向に並ぶ第一領域と第二領域とを含み、
前記第一領域と前記第二領域とでは、前記第一領域と前記第二領域とに不純物を注入し、かつ、不純物が注入された前記第二領域に不純物を更に注入することにより、不純物濃度が段階的に一の方向に変化しており、
前記第二領域は、前記第二方向で前記光感応領域と隣り合い、
前記光感応領域は、前記第二領域と共に不純物を注入することにより、前記第二領域と不純物濃度が同等である、固体撮像装置。
【請求項２】
各前記電荷蓄積部に前記第一方向で並び、かつ、前記電荷蓄積部に蓄積される電荷を排出する複数の電荷排出部を更に備えている、請求項１に記載の固体撮像装置。
【請求項３】
各前記電荷蓄積部は、前記第二方向に向かうにしたがって、前記第一方向での幅が大きくなっている、請求項２に記載の固体撮像装置。
【請求項４】
各前記電荷排出部は、
電荷を排出するドレイン領域と、
前記電荷蓄積部と前記ドレイン領域との間に位置し、かつ、前記電荷蓄積部から前記ドレイン領域へ電荷の流入を制御するゲート領域と、を有し、
前記ドレイン領域は、前記第一方向で隣り合う前記電荷排出部間で共用されている、請求項２又は３に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
第一方向に並んだ複数の光電変換部と、対応する光電変換部と第一方向に直交する第二方向で並び、かつ、対応する光電変換部で発生した電荷を蓄積する複数の電荷蓄積部と、複数の電荷蓄積部からそれぞれ転送された電荷を取得し、第一方向に転送して出力する電荷出力部と、を備えた固体撮像装置が知られている（たとえば、特許文献１参照）。特許文献１に記載された固体撮像装置では、電荷蓄積部は、第二方向に沿って配置されると共に第二方向に向かってポテンシャルを高くするように所定の電位がそれぞれ与えられる少なくとも二つのゲート電極を有している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１５１３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したような固体撮像装置では、ダイナミックレンジの拡大及びＳＮ比の向上のため、各電荷蓄積部の飽和電荷量を増大させることが好ましい。この場合、電荷蓄積部の第二方向でのサイズを大きくすることにより、電荷蓄積部の飽和電荷量の増大を実現することができる。電荷蓄積部の第二方向でのサイズが大きくなるに従い、電荷蓄積部に蓄積された電荷の転送時間が長くなる。電荷の転送時間の増加は、固体撮像装置における電荷転送の高速化、すなわち撮像の高速化を阻害する要因となる。また、電荷転送の高速化の制約から、電荷の転送時間を短くした場合には、電荷が転送されずに電荷蓄積部に残ってしまう。この結果、イメージラグ（残像）が発生するおそれがある。このように、飽和電荷量の増大と電荷転送の高速化とは、互いにトレードオフの関係にある。
【０００５】
飽和電荷量の増大と電荷転送の高速化とに対する要求は、益々高くなっている。本発明者らの検討によれば、特許文献１に記載された固体撮像装置であっても、飽和電荷量の増大と電荷転送の高速化との両立の観点で未だ改善の余地がある。
【０００６】
本発明は、飽和電荷量の増大と電荷転送の高速化との両立を高い次元で図ることが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る固体撮像装置は、第一方向に並んだ複数の光電変換部と、対応する光電変換部と第一方向に直交する第二方向で並び、かつ、対応する光電変換部で発生した電荷を蓄積する複数の電荷蓄積部と、複数の電荷蓄積部からそれぞれ転送された電荷を取得し、第一方向に転送して出力する電荷出力部と、を備え、各光電変換部は、光入射に応じて電荷を発生する光感応領域と、光感応領域に対して第二方向に沿って高くされた電位勾配を形成し、光感応領域での電荷の移動を第二方向に促進する電位勾配形成部と、を有し、各電荷蓄積部は、不純物濃度が第二方向に向かって段階的に一の方向に変化している複数の領域と、不純物濃度が段階的に異なる複数の領域を跨るように配置され、かつ、複数の領域に電界を印加する電極と、を有している。
【０００８】
電荷蓄積部では、電極により印加される電界により、当該電極直下の領域でのポテンシャルの深さが調整される。電極における第二方向での途中部分（たとえば、第二方向での中央部分）に生じる電界は、電極における第二方向での端部に生じる電界よりも弱い。したがって、電極の上記途中部分直下の領域でのポテンシャルの深さが適切に調整されない。この場合、第二方向での電荷の移動を十分に促進できず、電荷の転送時間が増大するおそれがあると共に、電荷蓄積部の第二方向での大サイズ化（飽和電荷量の増大）を阻害するおそれがある。
【０００９】
本発明に係る固体撮像装置では、電荷蓄積部が、不純物濃度が第二方向に向かって段階的に一の方向に変化している複数の領域を有すると共に、電荷蓄積部が有する電極は、不純物濃度が段階的に異なる複数の領域を跨るように配置されている。したがって、電界が弱い、電極における第二方向での途中部分であっても、当該途中部分直下の領域にて不純物濃度が段階的に一の方向に変化するため、電極の上記途中部分直下の領域でのポテンシャルの深さが適切に調整さされる。これにより、第二方向での電荷の移動が十分に促進され、電荷の転送時間が短縮される共に、電荷蓄積部の第二方向での大サイズ化（飽和電荷量の増大）を阻害することはない。
【００１０】
各電荷蓄積部は、複数の領域として、第二方向に並ぶ第一領域と第二領域とを有し、第一領域と第二領域とでは、第一領域と第二領域とに不純物を注入し、かつ、不純物が注入された第二領域に不純物を更に注入することにより、不純物濃度が段階的に一の方向に変化していてもよい。この場合、不純物濃度が第二方向に向かって段階的に一の方向に変化している複数の領域を簡易に実現することができる。
【００１１】
第二領域は、第二方向で光感応領域と隣り合い、光感応領域は、第二領域と共に不純物を注入することにより、第二領域と不純物濃度が同等であってもよい。この場合、第二方向で隣り合う光感応領域と第二領域との間にポテンシャルの障壁又は井戸が生じ難く、光感応領域から電荷蓄積部への電荷転送が阻害されるのを防ぐことができる。
【００１２】
各電荷蓄積部に第一方向で並び、かつ、電荷蓄積部に蓄積される電荷を排出する複数の電荷排出部を更に備えていてもよい。この場合、たとえば、電荷蓄積部にて当該電荷蓄積部の蓄積容量を超える電荷が発生した際に、蓄積容量を超えた分の電荷を電荷排出部により排出することができる。これにより、蓄積容量を超えた電荷蓄積部から溢れた電荷が他の電荷蓄積部へ漏れ出す、いわゆるブルーミングを防止することができる。
【００１３】
各電荷蓄積部は、第二方向に向かうにしたがって、第一方向での幅が大きくなっていてもよい。この場合、電荷蓄積部からの第二方向での電荷の流れを阻害することなく、電荷排出部を配置することができる。
【００１４】
各電荷排出部は、電荷を排出するドレイン領域と、電荷蓄積部とドレイン領域との間に位置し、かつ、電荷蓄積部からドレイン領域へ電荷の流入を制御するゲート領域と、を有し、ドレイン領域は、第一方向で隣り合う電荷排出部間で共用されていてもよい。この場合、電荷排出部の省スペース化を図ることができる。
【発明の効果】
【００１５】
本発明によれば、飽和電荷量の増大と電荷転送の高速化との両立を高い次元で図ることが可能な固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る固体撮像装置の平面構成を示す図である。
【図２】図１におけるII−II線に沿った断面構成を示す概念図である。
【図３】ストレージ部の構成を説明するための図である。
【図４】本実施形態に係る固体撮像装置において形成されるポテンシャルの変化を説明するための図である。
【図５】ストレージ部における複数の領域の形成過程を説明するための図である。
【図６】対比例１を説明するための図である。
【図７】対比例１を説明するための図である。
【図８】対比例１を説明するための図である。
【図９】対比例２を説明するための図である。
【図１０】対比例３を説明するための図である。
【図１１】本実施形態の変形例に係る固体撮像装置の断面構成を示す概念図である。
【図１２】ストレージ部の構成を説明するための図である。
【図１３】ストレージ部における複数の領域の形成過程を説明するための図である。
【図１４】本実施形態の変形例に係る固体撮像装置の構成を説明するための図である。
【図１５】本実施形態の変形例に係る固体撮像装置の構成を説明するための図である。
【図１６】本実施形態の変形例に係る固体撮像装置の構成を説明するための図である。
【図１７】本実施形態の変形例に係る固体撮像装置の構成を説明するための図である。
【図１８】本実施形態の変形例に係る固体撮像装置の構成を説明するための図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１８】
図１〜図４を参照して、本実施形態に係る固体撮像装置ＳＩの構成を説明する。図１は、本実施形態に係る固体撮像装置の平面構成を示す図である。図２は、図１におけるII−II線に沿った断面構成を示す図である。図３は、ストレージ部の構成を説明するための図である。図４は、本実施形態に係る固体撮像装置において形成されるポテンシャルの変化を説明するための図である。図４において、図面下向きが、ポテンシャルの正方向である。図４中、黒丸は、電荷を示す。
【００１９】
固体撮像装置ＳＩは、図１に示されるように、受光部１と、複数のストレージ部３と、複数の転送部５と、電荷出力部としてのシフトレジスタ７と、を備えている。固体撮像装置ＳＩは、たとえば、ＢＴ（Back-Thinned）−ＣＣＤリニアイメージセンサである。
【００２０】
受光部１は、複数の光電変換部１０を有している。複数の光電変換部１０は、第一方向Ｄ１に並んでいる。複数の光電変換部１０は、光感応領域１１と電位勾配形成部１３とをそれぞれ有している。すなわち、受光部１は、複数の光感応領域１１と、複数の電位勾配形成部１３と、を有している。
【００２１】
光感応領域１１は、光の入射に感応して、入射光の強度に応じた電荷を発生する。光感応領域１１の平面形状は、二つの長辺と二つの短辺とによって形作られる矩形状を呈している。複数の光感応領域１１は、第一方向Ｄ１に並んで配置されている。本実施形態では、第一方向Ｄ１は、光感応領域１１の短辺方向に沿う方向である。複数の光感応領域１１は、第一方向Ｄ１を一次元方向として、当該一次元方向にアレイ状に配置されている。一つの光感応領域１１は、受光部１における一画素を構成する。本実施形態では、図１において、右から左に向かう一方向、及び、左から右に向かう一方向それぞれが、第一方向Ｄ１である。
【００２２】
各電位勾配形成部１３は、光感応領域１１にそれぞれ対応して配置されている。電位勾配形成部１３は、対応する光感応領域１１に対して、第一方向Ｄ１と交差する第二方向Ｄ２に沿って高くされた電位勾配を形成する。本実施形態では、第一方向Ｄ１と第二方向Ｄ２とは直交しており、第二方向Ｄ２は、光感応領域１１の長辺方向に沿い、かつ、一方の短辺から他方の短辺に向かう一方向である。電位勾配形成部１３により、光感応領域１１に発生した電荷は、光感応領域１１の他方の短辺側から排出される。すなわち、電位勾配形成部１３は、光感応領域１１の一方の短辺側よりも光感応領域１１の他方の短辺側が高くされた電位勾配を形成する。
【００２３】
各ストレージ部３は、光感応領域１１にそれぞれ対応し、かつ、光感応領域１１の他方の短辺側に配置されている。すなわち、複数のストレージ部３は、光感応領域１１の他方の短辺側に、第二方向Ｄ２で光感応領域１１（光電変換部１０）と並ぶように配置されている。ストレージ部３は、光感応領域１１と転送部５との間に位置する。本実施形態では、電位勾配形成部１３によって光感応領域１１から排出された電荷がストレージ部３に蓄積される。ストレージ部３に蓄積された電荷は、対応する転送部５に送られる。ストレージ部３は、電荷蓄積部として機能する。すなわち、固体撮像装置ＳＩは、複数の電荷蓄積部を備える。
【００２４】
各転送部５は、ストレージ部３にそれぞれ対応し、かつ、対応するストレージ部３とシフトレジスタ７との間に配置されている。すなわち、複数の転送部５は、光感応領域１１の他方の短辺側に、第二方向Ｄ２でストレージ部３と並ぶように配置されている。転送部５は、ストレージ部３とシフトレジスタ７との間に位置する。転送部５は、ストレージ部３に蓄積されている電荷を取得し、取得した電荷をシフトレジスタ７に向けて転送する。
【００２５】
シフトレジスタ７は、各ストレージ部３とで各転送部５を挟むように配置されている。すなわち、シフトレジスタ７は、光感応領域１１の他方の短辺側に配置されている。シフトレジスタ７は、各転送部５から転送された電荷を取得し、第一方向Ｄ１に転送して、出力段１７に順次出力する。シフトレジスタ７から出力された電荷は、出力段１７によって電圧に変換され、光感応領域１１毎の電圧として固体撮像装置ＳＩの外部に出力される。出力段１７は、たとえば、フローティングディフュージョンアンプ（ＦＤＡ）などから構成される。
【００２６】
隣り合う光感応領域１１の間、隣り合うストレージ部３の間、及び隣り合う転送部５の間には、アイソレーション領域が配置されている。アイソレーション領域は、光感応領域１１間、ストレージ部３間、及び転送部５間それぞれにおける電気的な分離を実現している。
【００２７】
受光部１、複数のストレージ部３、複数の転送部５、及びシフトレジスタ７は、図２にも示されるように、半導体基板２０に形成されている。すなわち、固体撮像装置ＳＩは、半導体基板２０を備えている。半導体基板２０は、半導体基板２０の基体となるｐ型半導体層２１と、ｐ型半導体層２１の一方面側に形成されたｎ−−型半導体層２２、ｎ−型半導体層２３、ｎ型半導体層２４，２６，２８、ｎ−−−−型半導体層２５，２７、及びｐ＋型半導体層２９と、を含んでいる。本実施形態では、半導体基板２０としてシリコン基板が用いられている。ｐ型およびｎ型の各導電型は、上述したものとは逆になるように入れ替えられていてもよい。
【００２８】
導電型に付された「＋」は、高不純物濃度を示す。導電型に付された「−」は、低不純物濃度を示す。低不純物濃度は、「−」が付された導電型の不純物の一部が、「−」が付された導電型とは逆の導電型の不純物により補償されることにより、見かけ上、低不純物濃度とされた態様も含む。「−」の数は、「−」が付された導電型の不純物の濃度の度合いを示し、「−」の数が多いほど、「−」が付された導電型の不純物の濃度が低いことを示す。ｎ型の不純物としてはＮ、Ｐ又はＡｓなどがあり、ｐ型の不純物としてはＢ又はＡｌなどがある。
【００２９】
ｐ型半導体層２１とｎ−−型半導体層２２とはｐｎ接合を形成しており、ｎ−−型半導体層２２により、光の入射により電荷を発生する光感応領域１１が構成される。ｎ−−型半導体層２２は、平面視で、二つの長辺と二つの短辺とによって形作られる矩形状を呈している。ｎ−−型半導体層２２は、第一方向Ｄ１に沿って並んでおり、一次元方向にアレイ状に位置している。すなわち、各ｎ−−型半導体層２２は、ｎ−−型半導体層２２の短辺方向に沿う方向に並んでいる。上述したアイソレーション領域は、ｐ＋型半導体層により構成できる。
【００３０】
ｎ−−型半導体層２２に対して、電極３１が配置されている。電極３１は、絶縁層（図２では図示せず）を介してｎ−−型半導体層２２上に形成されている。電極３１により、電位勾配形成部１３が構成される。電極３１は、いわゆるレジスティブゲート電極を構成しており、第二方向Ｄ２に延びるように形成されている。
【００３１】
電極３１は、第二方向Ｄ２での両端（ＲＥＧＬ，ＲＥＧＨ）に電位差が与えられることにより、電極３１の第二方向Ｄ２での電気抵抗成分に応じた電位勾配を形成する。すなわち、電極３１は、第二方向Ｄ２に沿って高くされた電位勾配を形成する。この電位勾配により、ｎ−−型半導体層２２における電極３１の直下の領域には、図４に示されるように、ポテンシャルの傾斜が形成される。光入射に応じてｎ−−型半導体層２２にて発生した電荷は、電極３１の直下の領域におけるポテンシャルの傾斜に沿って第二方向Ｄ２に移動する。
【００３２】
ｎ−−型半導体層２２とｎ−型半導体層２３とに対して、図３にも示されているように、電極３２が配置されている。電極３２は、電極３１と第二方向Ｄ２で隣接している。電極３２は、絶縁層（図３では図示せず）を介して、ｎ−−型半導体層２２とｎ−型半導体層２３とに跨るように、ｎ−−型半導体層２２とｎ−型半導体層２３との上に形成されている。ｎ−型半導体層２３は、ｎ−−型半導体層２２と第二方向Ｄ２で隣接している。
【００３３】
ｎ−型半導体層２３とｎ型半導体層２４とに対して、電極３３が配置されている。電極３３は、電極３２と第二方向Ｄ２で隣接している。電極３３は、絶縁層（図３では図示せず）を介して、ｎ−型半導体層２３とｎ型半導体層２４とに跨るように、ｎ−型半導体層２３とｎ型半導体層２４との上に形成されている。ｎ型半導体層２４は、ｎ−型半導体層２３と第二方向Ｄ２で隣接している。
【００３４】
電極３２には、電極３１の両端に印加される電圧よりも高い電圧（ＳＴＧ１）が印加される。電極３３には、電極３２に印加される電圧よりも高い電圧（ＳＴＧ２）が印加される。したがって、ｎ−−型半導体層２２及びｎ−型半導体層２３における電極３２の直下の領域と、ｎ−型半導体層２３とｎ型半導体層２４における電極３３の直下の領域と、のポテンシャルが、ｎ−−型半導体層２２における電極３１の直下の領域のポテンシャルよりも低い。このため、電極３１の直下の領域におけるポテンシャルの傾斜に沿って移動してきた電荷は、電極３２及び電極３３の直下の領域に形成されるポテンシャル井戸内に流れ込み、当該ポテンシャル井戸に蓄積される。
【００３５】
ｎ−−型半導体層２２における電極３２の直下の領域は、ｎ−型半導体層２３における電極３２の直下の領域よりも、ｐ型不純物の濃度が高い。すなわち、ｎ−型半導体層２３における電極３２の直下の領域は、ｎ−−型半導体層２２における電極３２の直下の領域よりも、見かけ上、ｎ型不純物の濃度が高い。したがって、ｎ−型半導体層２３における電極３２の直下の領域のポテンシャルは、ｎ−−型半導体層２２における電極３２の直下の領域のポテンシャルよりも低い。
【００３６】
ｎ−型半導体層２３における電極３２の直下の領域と、ｎ−型半導体層２３における電極３３の直下の領域とでは、不純物濃度は同等であるものの、電極３３には、電極３２よりも高い電圧が印加される。したがって、ｎ−型半導体層２３における電極３３の直下の領域のポテンシャルは、ｎ−型半導体層２３における電極３２の直下の領域のポテンシャルよりも低い。
【００３７】
ｎ−型半導体層２３における電極３２の直下の領域は、ｎ型半導体層２４における電極３３の直下の領域よりも、ｐ型不純物の濃度が高い。すなわち、ｎ型半導体層２４における電極３３の直下の領域は、ｎ−型半導体層２３における電極３２の直下の領域よりも、見かけ上、ｎ型不純物の濃度が高い。したがって、ｎ型半導体層２４における電極３３の直下の領域のポテンシャルは、ｎ−型半導体層２３における電極３２の直下の領域のポテンシャルよりも低い。
【００３８】
電極３２，３３と、ｎ−−型半導体層２２の一部（ｎ−−型半導体層２２における第二方向Ｄ２での端部）、ｎ−型半導体層２３、及びｎ型半導体層２４とによって、ストレージ部３が構成される。上述したように、ストレージ部３は、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域として、ｎ−−型半導体層２２の一部、ｎ−型半導体層２３、及びｎ型半導体層２４を有する。また、ストレージ部３は、不純物濃度が段階的に異なる複数の領域を跨るように配置されている電極３２，３３を有している。ストレージ部３でのポテンシャル、すなわち、二つの電極３２，３３の直下の領域のポテンシャルは、図４に示されるように、第二方向Ｄ２に沿って、段階的に深くなる。
【００３９】
本実施形態では、ｎ−−型半導体層２２とｎ−型半導体層２３との界面は、電極３２における第二方向Ｄ２での中央部分に対応して位置している。ｎ−型半導体層２３とｎ型半導体層２４との界面は、電極３３における第二方向Ｄ２での中央部分に対応して位置している。ストレージ部３における電極３２，３３の数は、不純物濃度が段階的に一の方向に変化している上記複数の領域の数よりも少ない。
【００４０】
電極３３と第二方向Ｄ２に隣接して、一対の転送電極３４，３５が配置されている。転送電極３４，３５は、絶縁層（図３では図示せず）を介して、ｎ−−−−型半導体層２５及びｎ型半導体層２６上にそれぞれ形成されている。ｎ−−−−型半導体層２５及びｎ型半導体層２６は、ｎ型半導体層２４と第二方向Ｄ２に隣接して配置されている。
【００４１】
転送電極３４，３５には、制御回路（図示せず）から信号ＴＧが与えられる。ｎ−−−−型半導体層２５及びｎ型半導体層２６のポテンシャルの深さは、図４に示されるように、転送電極３４，３５に与えられる信号ＴＧに応じて変わり、電極３２，３３の直下の領域に蓄積されている電荷を取得し、シフトレジスタ７に送り出す。転送電極３４，３５と、ｎ−−−−型半導体層２５及びｎ型半導体層２６とによって、転送部５が構成される。
【００４２】
転送電極３５と第二方向Ｄ２に隣接して、一対の転送電極３６，３７が配置されている。転送電極３６，３７は、絶縁層（図３では図示せず）を介して、ｎ−−−−型半導体層２７及びｎ型半導体層２８上にそれぞれ形成されている。ｎ−−−−型半導体層２７及びｎ型半導体層２８は、ｎ型半導体層２６と第二方向Ｄ２に隣接して配置されている。
【００４３】
転送電極３６，３７には、制御回路（図示せず）から信号ＰＨが与えられる。ｎ−−−−型半導体層２７及びｎ型半導体層２８のポテンシャルの深さは、図４に示されるように、転送電極３６，３７に与えられる信号ＰＨに応じて変わり、転送部５から取得した電荷を出力段１７に転送する。転送電極３６，３７と、ｎ−−−−型半導体層２７及びｎ型半導体層２８とによって、シフトレジスタ７が構成される。
【００４４】
ｐ＋型半導体層２９は、ｎ型の各半導体層２２，２３，２４，２５，２６，２７，２８を、半導体基板２０の他の部分から電気的に分離している。電極３１，３２，３３，３４，３５，３６，３７は、たとえばポリシリコン膜からなる。上述した絶縁層は、たとえばシリコン酸化膜からなる。
【００４５】
続いて、図５を参照して、ストレージ部３が有する、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域を形成する過程を説明する。図５は、ストレージ部における複数の領域の形成過程を説明するための図である。
【００４６】
ｎ型の不純物が所定の濃度で添加されているｎ型半導体層４１をｐ型半導体層２１の一方面側に有する半導体基板２０を用意する。ｎ型半導体層４１は、光感応領域１１とストレージ部３とを形成するための領域である。
【００４７】
ｎ型半導体層４１における、ｎ−−型半導体層２２とｎ−型半導体層２３との形成予定領域に、当該形成予定領域に対応する位置に開口が形成されたマスクを用い、当該開口を通してｐ型の不純物を所定の濃度で添加する。すなわち、ｎ型半導体層２４の形成予定領域には、ｐ型の不純物を添加しない。これにより、ｎ型半導体層４１における、ｐ型の不純物が添加されていない領域が、ｎ型半導体層２４となる。ｎ型半導体層４１にｐ型の不純物が添加されると、ｎ型の不純物が補償される。これにより、ｎ型半導体層４１における、ｐ型の不純物が添加された領域は、見かけ上、ｎ型の不純物の濃度が低い領域（ｎ−型半導体層４１ａ）となる。不純物の添加は、イオン注入法などが用いられる。
【００４８】
次に、ｎ−−型半導体層２２の形成予定領域に、当該形成予定領域に対応する位置に開口が形成されたマスクを用い、当該開口を通してｐ型の不純物を更に所定の濃度で添加する。これにより、ｎ型半導体層４１における、ｐ型の不純物が一度添加された領域が、ｎ−型半導体層２３となり、ｐ型の不純物が二度添加された領域が、ｎ−−型半導体層２２となる。ｐ型の不純物の添加回数が多いほど、ｎ型の不純物の濃度は、見かけ上、低くなる。
【００４９】
以上の過程により、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（ｎ−−型半導体層２２、ｎ−型半導体層２３、及びｎ型半導体層２４）が形成される。ｎ−−型半導体層２２は、光感応領域１１を構成すると共に、ストレージ部３も構成している。したがって、光感応領域１１におけるｎ型不純物の濃度と、ストレージ部３における光感応領域１１に隣接する領域でのｎ型不純物の濃度とは同等である。
【００５０】
以上のように、本実施形態では、ストレージ部３が、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（ｎ−−型半導体層２２、ｎ−型半導体層２３、及びｎ型半導体層２４）と、電極３２，３３と、を有している。ストレージ部３の電極３２は、ｎ−−型半導体層２２とｎ−型半導体層２３とを跨るように、また、電極３３は、ｎ−型半導体層２３とｎ型半導体層２４とを跨るように配置されている。したがって、形成される電界が弱い、各電極３２，３３における第二方向Ｄ２での途中部分であっても、当該途中部分直下の領域にて不純物濃度が段階的に一の方向に変化しているため、各電極３２，３３の上記途中部分直下の領域でのポテンシャルの深さが適切に調整される。これにより、ストレージ部３での第二方向Ｄ２での電荷の移動が十分に促進され、電荷の転送時間が短縮される。また、ストレージ部３の第二方向Ｄ２での大サイズ化（飽和電荷量の増大）が阻害されることはない。
【００５１】
ここで、図６〜図１０に示されている対比例１〜３と比較しながら、上述した本実施形態の作用効果を確認する。図６〜図１０では、対比例１〜３において、本実施形態と対応する構成については、本実施形態と同じ符号を付し、説明を省略する。図６〜図１０は、対比例１〜３を説明するための図である。
【００５２】
対比例１は、図６の（ａ）に示されるように、各電極３１，３２，３３の直下に位置するｎ型の複数の半導体層１０１，１０２，１０３，１０４，１０５に関して、本実施形態と相違する。ｎ型半導体層１０１は、電極３１の直下の領域に位置し、光感応領域１１として機能する。ｎ−型半導体層１０２及びｎ型半導体層１０３は、電極３２の直下の領域に位置する。ｎ−型半導体層１０４及びｎ型半導体層１０５は、電極３３の直下の領域に位置する。対比例１のストレージ部３では、不純物濃度が第二方向Ｄ２に向かって繰り返し変化しているものの、段階的に一の方向には変化していない。複数の半導体層１０１，１０２，１０３，１０４，１０５には、図６の（ｂ）のように、ポテンシャルが形成される。ストレージ部３でのポテンシャルは、第二方向Ｄ２に沿って、段階的に深くなる。
【００５３】
対比例１では、ｎ−型半導体層１０２，１０４は、ｎ−型半導体層１０２，１０４に対応する位置に開口が形成されたマスクを介して、ｎ型の半導体層にｐ型の不純物を添加することにより、形成される。このとき、上記マスクの位置ずれにより、図７の（ａ）及び図８の（ａ）に示されるように、各半導体層１０２，１０３，１０４，１０５と各電極３２，３３とに位置ずれが生じることがある。上記位置ずれが生じると、図７の（ｂ）及び図８の（ｂ）に示されるように、ホテンシャルに意図しない障壁又は井戸が形成されるため、電荷転送を阻害する。マスクの位置ずれは、固体撮像装置を製造する際に用いる半導体ウェハ毎に異なるため、半導体ウェハ毎に固体撮像装置の性能が異なってしまう。これにより、製品毎での性能ばらつきが大きくなる。
【００５４】
これに対し、本実施形態では、ストレージ部３は、ストレージ部３が有する上記複数の領域として、第二方向Ｄ２に並ぶｎ−−型半導体層２２の一部（ｎ−−型半導体層２２における電極３２の直下に位置する部分）とｎ−型半導体層２３とを有し、ｎ−−型半導体層２２の上記一部とｎ−型半導体層２３とでは、ｎ型半導体層４１におけるｎ−−型半導体層２２とｎ−型半導体層２３との形成予定領域にｐ型の不純物を注入し、かつ、当該ｐ型の不純物が注入された上記形成予定領域のうちｎ−−型半導体層２２の形成予定領域にｐ型の不純物を更に注入することにより、不純物濃度が段階的に一の方向に変化している。この場合、マスクの位置ずれが生じた場合でも、ｎ−−型半導体層２２とｎ−型半導体層２３との界面の第二方向Ｄ２での位置は、電極３２における第二方向Ｄ２での途中部分に位置するため、ホテンシャルに障壁又は井戸が形成されることはなく、電荷転送を阻害することはない。したがって、マスクの位置ずれを要因とする、製品毎での性能ばらつきは、生じ難い。また、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（ｎ−−型半導体層２２、ｎ−型半導体層２３、及びｎ型半導体層２４）を簡易に実現することができる。
【００５５】
本実施形態では、ｎ−−型半導体層２２が、光感応領域１１と、ストレージ部３と、を構成している。すなわち、ｎ−−型半導体層２２は、電極３１の直下に位置し、光感応領域１１を構成する領域と、電極３２の直下に位置し、ストレージ部３を構成する領域と、を有しており、当該両領域は、不純物濃度が同等である。このため、光感応領域１１を構成する領域（ｎ−−型半導体層２２）は、対比例１におけるｎ型半導体層１０１よりも、見かけ上、ｎ型の不純物の濃度が低く、ｎ型半導体層１０１に比して、ｎ−−型半導体層２２における電極３１の直下の領域に形成されるポテンシャルが上がる。そして、ストレージ部３と転送部５にわたって形成されるポテンシャルは、対比例１に比して、深くなる。このため、電荷転送がより一層スムーズに行われる。また、光感応領域１１とストレージ部３との間にポテンシャルの障壁又は井戸が生じ難く、光感応領域１１からストレージ部３への電荷転送が阻害されるのを防ぐことができる。
【００５６】
対比例２は、図９の（ａ）に示されるように、ストレージ部３が有する複数の電極１１１，１１２，１１３と、当該複数の電極の直下に位置するｎ型の半導体層１０１に関して、本実施形態と相違する。ｎ型半導体層１０１は、電極３１と、電極１１１，１１２，１１３との直下の領域に位置し、光感応領域１１及びストレージ部３として機能する。すなわち、ストレージ部３は、ｎ型半導体層１０１の一部と、複数の電極１１１，１１２，１１３とにより構成されている。各電極１１１，１１２，１１３には異なる電圧（ＳＴＧ１，ＳＴＧ２，ＳＴＧ３）が印加され、ｎ型半導体層１０１には、図９の（ｂ）のように、ポテンシャルが形成される。ストレージ部３でのポテンシャルは、第二方向Ｄ２に沿って、段階的に深くなる。
【００５７】
対比例２では、ストレージ部３に形成されるポテンシャルの段数に対応した数の電極１１１，１１２，１１３が必要とされ、各電極１１１，１１２，１１３に信号線を接続する必要がある。このため、構成が複雑化するおそれがある。また、電極１１１，１１２，１１３を配置する分、ストレージ部３の第二方向Ｄ２でのサイズが大きくなってしまう。この場合、ストレージ部３の第二方向Ｄ２でのサイズが、飽和電荷量の増大の要請に基づくサイズより大きくなるおそれもある。
【００５８】
これに対し、本実施形態では、ストレージ部３に形成されるポテンシャルの段数よりも、電極３２，３３の数が少なく、当該電極３２，３３に接続される信号線の数も少ない。したがって、本実施形態では、固体撮像装置ＳＩの構成がシンプルであり、かつ、固体撮像装置ＳＩの製造も容易である。また、ストレージ部３の第二方向Ｄ２でのサイズが、飽和電荷量の増大の要請に基づくサイズより大きくなることが抑制される。
【００５９】
対比例３は、図１０に示されるように、各電極１２１，１２２，１２３，１２４と、これらの電極１２１，１２２，１２３，１２４の直下に位置するｎ型の複数の半導体層１０１，１０２，１０３，１０４，１０５に関して、本実施形態と相違する。ｎ−型半導体層１０２は、電極１２１の直下の領域に位置し、ｎ型半導体層１０３は、電極１２２の直下の領域に位置する。ｎ−型半導体層１０４は、電極１２３の直下の領域に位置し、ｎ型半導体層１０５は、電極１２４の直下の領域に位置する。電極１２１と電極１２２とは、同じ電圧（ＳＴＧ１）が印加され、電極１２３と電極１２４とは、同じ電圧（ＳＴＧ２）が印加される。
【００６０】
対比例３では、ｎ−型半導体層１０２，１０４は、電極３１、電極１２２、及び電極１２４を形成した後、これらの電極３１，１２２，１２４をマスクとして、ｎ型の半導体層にｐ型の不純物を添加することにより、形成される。すなわち、ｎ−型半導体層１０２，１０４は、セルフアライメントにより形成される。したがって、対比例１のようなマスクの位置ずれは生じることなく、ホテンシャルに意図しない障壁又は井戸が形成されることもない。
【００６１】
しかしながら、対比例３は、狭い領域に複数の電極１２１，１２２，１２３，１２４が集中する構成を備えているため、各電極１２１，１２２，１２３，１２４に接続される信号線の配線スペースの確保といった、設計上の制約が多い。また、対比例２と同様に、ストレージ部３の第二方向Ｄ２でのサイズが、飽和電荷量の増大の要請に基づくサイズより大きくなるおそれもある。
【００６２】
これに対し、本実施形態では、上述したように、固体撮像装置ＳＩの構成がシンプルであり、かつ、固体撮像装置ＳＩの製造も容易である。また、ストレージ部３の第二方向Ｄ２でのサイズが、飽和電荷量の増大の要請に基づくサイズより大きくなることが抑制される。
【００６３】
以上のように、本実施形態は、対比例１〜３に比して、優位な作用効果を奏する。すなわち、本実施形態に係る固体撮像装置ＳＩによれば、飽和電荷量の増大と電荷転送の高速化との両立を高い次元で図ることができる。
【００６４】
次に、図１１及び図１２を参照して、本実施形態の変形例の構成を説明する。図１１は、本実施形態の変形例に係る固体撮像装置の断面構成を示す概念図である。図１２は、ストレージ部の構成を説明するための図である。
【００６５】
本変形例に係る固体撮像装置ＳＩが備える半導体基板２０は、ｐ型半導体層２１、ｎ−−−型半導体層２２、ｎ−−型半導体層５１、ｎ−型半導体層５２、ｎ型半導体層５３，２６，２８、ｎ−−−−型半導体層２５，２７、及びｐ＋型半導体層２９と、を含んでいる。ｎ−−−型半導体層２２、ｎ−−型半導体層５１、ｎ−型半導体層５２、及びｎ型半導体層５３に対して、図１２にも示されているように、電極５５が配置されている。
【００６６】
電極５５は、電極３１と第二方向Ｄ２で隣接している。電極５５は、絶縁層（図１１では図示せず）を介して、ｎ−−−型半導体層２２、ｎ−−型半導体層５１、ｎ−型半導体層５２、及びｎ型半導体層５３に跨るように、ｎ−−−型半導体層２２、ｎ−−型半導体層５１、ｎ−型半導体層５２、及びｎ型半導体層５３の上に形成されている。電極５５は、たとえばポリシリコン膜からなる。上述した絶縁層は、たとえばシリコン酸化膜からなる。電極５５には、電極３１の両端に印加される電圧よりも高い電圧（ＳＴＧ）が印加される。
【００６７】
ｎ−−型半導体層５１は、ｎ−−−型半導体層２２と第二方向Ｄ２で隣接している。ｎ−型半導体層５２は、ｎ−−型半導体層５１と第二方向Ｄ２で隣接している。ｎ型半導体層５３は、ｎ−型半導体層５２と第二方向Ｄ２で隣接している。ｎ−−−−型半導体層２５は、ｎ型半導体層５３と第二方向Ｄ２で隣接している。
【００６８】
ｎ−−−型半導体層２２における電極５５の直下の領域は、ｎ−−型半導体層５１よりも、ｐ型不純物の濃度が高い。すなわち、ｎ−−型半導体層５１は、ｎ−−−型半導体層２２における電極５５の直下の領域よりも、見かけ上、ｎ型不純物の濃度が高い。ｎ−−型半導体層５１は、ｎ−型半導体層５２よりもｐ型不純物の濃度が高く、また、ｎ−型半導体層５２は、ｎ型半導体層５３よりもｐ型不純物の濃度が高い。すなわち、ｎ型半導体層５３は、ｎ−型半導体層５２よりも、見かけ上、ｎ型不純物の濃度が高く、また、ｎ−型半導体層５２は、ｎ−−型半導体層５１よりも、見かけ上、ｎ型不純物の濃度が高い。
【００６９】
電極５５と、ｎ−−−型半導体層２２の一部（ｎ−−−型半導体層２２における第二方向Ｄ２での端部）、ｎ−−型半導体層５１、ｎ−型半導体層５２、及びｎ型半導体層５３とによって、ストレージ部３が構成される。上述したように、ストレージ部３は、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域として、ｎ−−型半導体層２２の一部、ｎ−−型半導体層５１、ｎ−型半導体層５２、及びｎ型半導体層５３を有する。また、ストレージ部３は、不純物濃度が段階的に異なる複数の領域を跨るように配置されている電極５５を有している。ストレージ部３でのポテンシャル、すなわち、電極５５の直下の領域のポテンシャルは、第二方向Ｄ２に沿って、段階的に深くなる。
【００７０】
続いて、図１３を参照して、変形例のストレージ部３が有する、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域を形成する過程を説明する。図１３は、ストレージ部における複数の領域の形成過程を説明するための図である。
【００７１】
ｎ型の不純物が所定の濃度で添加されているｎ型半導体層４１をｐ型半導体層２１の一方面側に有する半導体基板２０を用意する。そして、ｎ型半導体層４１における、ｎ−−−型半導体層２２、−−型半導体層５１、及びｎ−型半導体層５２の形成予定領域に、当該形成予定領域に対応する位置に開口が形成されたマスクを用い、当該開口を通してｐ型の不純物を所定の濃度で添加する。すなわち、ｎ型半導体層５３の形成予定領域には、ｐ型の不純物を添加しない。これにより、ｎ型半導体層４１における、ｐ型の不純物が添加されていない領域が、ｎ型半導体層５３となる。
【００７２】
次に、ｎ−−−型半導体層２２及び−−型半導体層５１の形成予定領域に、当該形成予定領域に対応する位置に開口が形成されたマスクを用い、当該開口を通してｐ型の不純物を更に所定の濃度で添加する。その後、ｎ−−−型半導体層２２の形成予定領域に、当該形成予定領域に対応する位置に開口が形成されたマスクを用い、当該開口を通してｐ型の不純物を更に所定の濃度で添加する。これにより、ｎ型半導体層４１における、ｐ型の不純物が一度添加された領域が、ｎ−型半導体層５２となり、ｐ型の不純物が二度添加された領域が、ｎ−−型半導体層５１となり、ｐ型の不純物が三度添加された領域が、ｎ−−−型半導体層２２となる。
【００７３】
以上の過程により、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（ｎ−−−型半導体層２２、ｎ−−型半導体層５１、ｎ−型半導体層５２、及びｎ型半導体層５３）が形成される。
【００７４】
以上のように、本変形例では、ストレージ部３が、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（ｎ−−−型半導体層２２、ｎ−−型半導体層５１、ｎ−型半導体層５２、及びｎ型半導体層５３）と、電極５５と、を有している。ストレージ部３の電極５５は、ｎ−−−型半導体層２２、ｎ−−型半導体層５１、ｎ−型半導体層５２、及びｎ型半導体層５３を跨るように配置されている。したがって、形成される電界が弱い、電極５５における第二方向Ｄ２での途中部分であっても、当該途中部分直下の領域にて不純物濃度が段階的に一の方向に変化しているため、電極５５の上記途中部分直下の領域でのポテンシャルの深さが適切に調整される。これにより、本変形例においても、飽和電荷量の増大と電荷転送の高速化との両立を高い次元で図ることができる。
【００７５】
次に、図１４〜図１７を参照して、本実施形態の変形例に係る固体撮像装置の構成を説明する。図１４〜図１７は、本実施形態の変形例に係る固体撮像装置の構成を説明するための図である。
【００７６】
図１４に示された変形例に係る固体撮像装置は、各ストレージ部３に第一方向で並び、かつ、対応するストレージ部３に蓄積される電荷を排出する複数の電荷排出部６１を備えている。各電荷排出部６１は、電荷を排出するドレイン領域６３と、ストレージ部３とドレイン領域６３との間に位置するゲート領域６５と、を有している。ゲート領域６５は、ストレージ部３からドレイン領域６３へ電荷の流入を制御する。ドレイン領域６３は、ｎ＋型半導体層６３ａと、ｎ＋型半導体層６３ａに電気的に接続された電極６３ｂからなる。ｎ＋型半導体層６３ａは、ストレージ部３よりもｎ型の不純物の濃度が高い。ゲート領域６５は、ストレージ部３と第一方向Ｄ１で隣接するｎ型半導体層６５ａと、ｎ型半導体層６５ａ上に配置されているゲート電極６５ｂと、を有している。ｎ型半導体層６５ａは、ｎ＋型半導体層６３ａよりもｎ型の不純物の濃度が低い。
【００７７】
ゲート電極６５ｂに基準より低い電位を与えた場合、ｎ型半導体層６５ａにおいてポテンシャルの障壁が形成される。これにより、ストレージ部３からドレイン領域６３への電荷の流れが規制される。ゲート電極６５ｂに基準より高い電位を与えた場合、ｎ型半導体層６５ａにはポテンシャルの障壁が形成されず、電荷は、ドレイン領域６３（ｎ＋型半導体層６３ａ）に流れ、排出される。
【００７８】
本変形例では、ストレージ部３にて当該ストレージ部３の蓄積容量を超える電荷が発生した際に、蓄積容量を超えた分の電荷を電荷排出部６１により排出することができる。これにより、蓄積容量を超えたストレージ部３から溢れた電荷が他のストレージ部３へ漏れ出す、いわゆるブルーミングを防止することができる。
【００７９】
図１５に示された変形例に係る固体撮像装置では、ストレージ部３が、第二方向Ｄ２に向かうにしたがって、第一方向Ｄ１での幅が大きくなっている。本変形例では、ストレージ部３から転送部５に向かう電荷の流れ、すなわち、ストレージ部３からの第二方向Ｄ２での電荷の流れを阻害することなく、電荷排出部６１を配置することができる。
【００８０】
図１６及び図１７に示された変形例に係る固体撮像装置では、ドレイン領域６３（ｎ＋型半導体層６３ａ）が、第一方向Ｄ１で隣り合う電荷排出部６１間で共用されている。これにより、電荷排出部６１の省スペース化を図ることができる。図１４に示された変形例においても、ドレイン領域６３（ｎ＋型半導体層６３ａ）が、第一方向Ｄ１で隣り合う電荷排出部６１間で共用されていてもよい。
【００８１】
図１８の（ａ）に示された変形例に係る固体撮像装置では、ストレージ部３が、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（ｎ型半導体層２２、ｎ＋型半導体層２３、及びｎ＋＋型半導体層２４）と、電極３２，３３と、を有している。ストレージ部３において、ｎ＋型半導体層２３は、ｎ型の不純物が一度添加された領域であり、ｎ＋＋型半導体層２４は、ｎ型の不純物が二度添加された領域である。ストレージ部３の電極３２は、ｎ型半導体層２２とｎ＋型半導体層２３とを跨るように、また、電極３３は、ｎ＋型半導体層２３とｎ＋＋型半導体層２４とを跨るように配置されている。したがって、ストレージ部３でのポテンシャルは、本実施形態と同様に、第二方向Ｄ２に沿って、段階的に深くなる。
【００８２】
図１８の（ｂ）に示された変形例に係る固体撮像装置では、ストレージ部３が、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（ｎ型半導体層２２、ｎ＋型半導体層５１、ｎ＋＋型半導体層５２、及びｎ＋＋＋型半導体層５３）と、電極５５と、を有している。ストレージ部３において、ｎ＋型半導体層５１は、ｎ型の不純物が一度添加された領域であり、ｎ＋＋型半導体層５２は、ｎ型の不純物が二度添加された領域であり、ｎ＋＋＋型半導体層５３は、ｎ型の不純物が三度添加された領域である。
ストレージ部３の電極５５は、ｎ型半導体層２２、ｎ＋型半導体層５１、ｎ＋＋型半導体層５２、及びｎ＋＋＋型半導体層５３を跨るように配置されている。したがって、ストレージ部３でのポテンシャルは、図１１及び図１２に示された変形例と同様に、第二方向Ｄ２に沿って、段階的に深くなる。
【００８３】
図１８に示された変形例では、ｎ型の不純物を添加することにより、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している複数の領域（ｎ型半導体層２２、ｎ＋型半導体層２３、及びｎ＋＋型半導体層２４）が形成されている。本変形例においても、飽和電荷量の増大と電荷転送の高速化との両立を高い次元で図ることができる。
【００８４】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００８５】
たとえば、ストレージ部３における、不純物濃度が第二方向Ｄ２に向かって段階的に一の方向に変化している領域数は、上述した実施形態及び変形例での数に限られない。ストレージ部３が有する電極の数も、上述した実施形態及び変形例での数に限られない。
【符号の説明】
【００８６】
３…ストレージ部、５…転送部、７…シフトレジスタ、１０…光電変換部、１１…光感応領域、１３…電位勾配形成部、２０…半導体基板、２２…ｎ−−型半導体層，ｎ−−−型半導体層，ｎ型半導体層、２３…ｎ−型半導体層，ｎ＋型半導体層、２４…ｎ型半導体層，ｎ＋＋型半導体層、３１，３２，３３，５５…電極、５１…ｎ−−型半導体層，ｎ＋型半導体層、５２…ｎ−型半導体層，ｎ＋＋型半導体層、５３…ｎ型半導体層，ｎ＋＋＋型半導体層、６１…電荷排出部、６３…ドレイン領域、６５…ゲート領域、Ｄ１…第一方向、Ｄ２…第二方向、ＳＩ…固体撮像装置。
【図１】
2019117949.tif 000003
【図２】
2019117949.tif 000004
【図３】
2019117949.tif 000005
【図４】
2019117949.tif 000006
【図５】
2019117949.tif 000007
【図６】
2019117949.tif 000008
【図７】
2019117949.tif 000009
【図８】
2019117949.tif 000010
【図９】
2019117949.tif 000011
【図１０】
2019117949.tif 000012
【図１１】
2019117949.tif 000013
【図１２】
2019117949.tif 000014
【図１３】
2019117949.tif 000015
【図１４】
2019117949.tif 000016
【図１５】
2019117949.tif 000017
【図１６】
2019117949.tif 000018
【図１７】
2019117949.tif 000019
【図１８】
2019117949.tif 000020