(57)【要約】【課題】薄型に設計された半導体装置の製造に適用可能で、樹脂封止体からの導電性基材の引き剥がし除去作業で生じる封止樹脂側（封止樹脂及び端子）に加わる、封止樹脂から端子を剥離する方向の力（封止樹脂から端子を剥離する方向の力や封止樹脂を引っ張る方向の力）を低減して、端子の抜け不良を防止し製造時の歩留まりを格段に向上させることが可能な半導体素子搭載用基板の提供。【解決手段】半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から剥離除去可能な導電性基板１０と、導電性基板の一方の側の面１０ａにめっき層からなる複数の端子１１を有する半導体素子搭載用基板において、導電性基板の他方の側の面１０ｂに、所定間隔をあけて配列された複数の凹部１１ｃを有する。【選択図】図１
2019041063.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から剥離除去可能な導電性基板と、前記導電性基板の一方の側の面にめっき層からなる複数の端子を有する半導体素子搭載用基板において、前記導電性基板の他方の側の面に、所定間隔をあけて配列された複数の凹部を有することを特徴とする半導体素子搭載用基板。
【請求項２】
前記凹部は、前記導電性基板の他方の側の面における、該導電性基板を挟んで前記端子と対向する位置を外れた位置に形成されていることを特徴とする請求項１に記載の半導体素子搭載用基板。
【請求項３】
半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から剥離除去可能な導電性基板の一方の側の面に、面全体を覆う第１のレジストマスクを形成するとともに、前記導電性基板の他方の側の面に、所定間隔をあけて配列される複数の所定位置を開口する第１のレジストマスクを形成する工程と、
前記第１のレジストマスクの開口から前記導電性基板にハーフエッチング加工を施し、該導電性基板の他方の側の面に、所定間隔をあけて配列される複数の凹部を形成する工程と、
前記導電性基板の両面に形成した前記第１のレジストマスクを除去する工程と、
前記導電性基板の一方の側の面に、端子に対応する複数の所定位置を開口する第２のレジストマスクを形成するとともに、該導電性基板の他方の側の面に、面全体を覆う第２のレジストマスクを形成する工程と、
前記第２のレジストの開口から前記導電性基板にめっき加工を施し、複数の端子を形成する工程と、
前記導電性基板の面に形成したレジストマスクを除去する工程と、
を有することを特徴とする半導体素子搭載用基板の製造方法。
【請求項４】
第１のレジストマスクを形成する工程において、前記所定間隔をあけて配列される複数の所定位置を、前記導電性基板を挟んで前記端子と対向する位置を外れた位置に設けることを特徴とする請求項３に記載の半導体素子搭載用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を剥離除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体装置の製造に用いる半導体素子搭載用基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型・軽量化が急速に進み、それに用いる半導体装置も小型・軽量化・高機能化が要求され、特に、半導体装置の厚みの薄型化が要求されている。それらの要求に応えるため、金属材料を加工したリードフレームを用いた半導体装置に代わり、次のような製造方法により製造される半導体装置が開発されてきている。
【０００３】
例えば、導電性基材の一方の側の面に、所定のパターニングを施したレジストマスクを形成し、電鋳によるめっき加工を施すことによりレジストマスクから露出した導電性基材に半導体素子搭載用のダイパッド部と、内側で半導体素子の電極と接続するための内部接続用端子となるとともに外側でプリント基板等の外部機器と接続するための外部接続用端子となるリード部とを形成する。そして、レジストマスクを除去することで半導体素子搭載用基板を形成する。更に、形成した半導体素子搭載用基板に半導体素子をワイヤボンディング実装又はフリップチップ実装し、樹脂封止を行った後、導電性基材を除去して、ダイパッド部やリード部における半導体素子搭載側とは反対側の面を露出させる。これにより、半導体装置が完成する。このような半導体装置及びその製造方法によれば、リード部等を電鋳形成し、樹脂封止後に、導電性基材を除去することで、半導体装置の厚みを薄くすることができる。
このような半導体装置は、例えば、次の特許文献１、２に記載されている。
【０００４】
そして、この種の半導体装置では、複数の半導体素子を同時に組み込むSiP(System in Package)あるいはSoP(System on Package)が考案され、一つの基板に半導体素子を複数組み合わせて搭載し一つの半導体装置とする小型化が推進されている。このような半導体装置に用いる半導体素子搭載用基板は、ダイパッド部とリード部の明確な形状的特徴が無くなり、封止樹脂内部で複数の内部接続用端子面に接続する複数の半導体素子に対応した位置に配列され、電気的に孤立した状態で内部接続用端子の裏面側は封止樹脂から露出して外部接続用端子として機能するような形態となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６２６０７５号公報
【特許文献２】特許第４５０８０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述した半導体装置の製造においては、ダイパッド部やリード部の夫々を構成するめっき層と封止樹脂との密着性が強くない場合、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から導電性基材を引き剥がして除去する際に、封止樹脂からリード部やダイパッド部が導電性基材と共に剥がされてしまう虞がある。
【０００７】
しかるに、特許文献１には、レジストマスクの厚みを超えて電鋳してリード部やダイパッド部の上端部周縁にオーバーハング形状の張り出し部を形成することによって、リード部やダイパッド部と封止樹脂との密着性を向上させて、樹脂封止体からの導電性基材の引き剥がし時におけるリード部やダイパッド部の抜け不良の低減を図ることが記載されている。
しかし、特許文献１に記載の、レジストマスクの厚みを越えてオーバーハング形状を形成する技術では、電鋳する厚さによって封止樹脂との密着性が異なり、電鋳厚さの薄い個所はオーバーハング量が小さくなり、封止樹脂との密着性が低下する虞がある。一方、電鋳厚さの厚い個所はオーバーハング量が大きくなり、張り出し部が形成された部位及びその近傍において半導体素子搭載用基板にレジストマスクが剥離されずに残る不良が発生する虞がある。
【０００８】
また、特許文献２には、リード部の断面を逆台形形状に形成することによって、リード部と封止樹脂との密着性を向上させて、樹脂封止体からの導電性基材の引き剥がし時におけるリード部の抜け不良の低減を図ることが記載されている。
しかし、特許文献２に記載の技術では、逆台形形状のリード部の下側部分の面とその近傍の導電性基材の面との鋭角な隙間に封止樹脂を充填し難く未充填となる懸念がある。
【０００９】
上述のように、特許文献１、２に記載の技術では、樹脂封止体からの導電性基材の引き剥がし時におけるリード部やダイパッド部の抜け不良の問題を解決するために、封止樹脂とリード部等との密着性を向上させる観点から、リード部等となるめっき層の形状をオーバーハング形状（特許文献１）や逆台形形状（特許文献２）に形成することが提案されているが、これらの形状を形成するためには、めっき層を通常のものに比べて厚くする必要がある。しかし、近年の半導体装置の厚みの薄型化の要請に伴い、めっき層も薄肉化が求められている。このため、封止樹脂とリード部等との密着性を向上させる観点から提案されている特許文献１、２に記載の技術では、半導体装置の厚みの薄型化の要請に対応できない。
【００１０】
ところで、樹脂封止体から導電性基材を引き剥がして除去する方法は、導電性基材を封止樹脂とは反対側に丸める方向に機械的な力を加えて巻取ることによって行われる。このような引き剥がし方法を適用することのできる樹脂封止体において、リード部等は、理論的には、リード部等と封止樹脂との密着力に比べて、軽微な力で導電性基材をリード部等から引き剥がすことの可能な電鋳の積層構造となって形成されている。詳しくは、導電性基材は、例えばクロム含有のＳＵＳ製材料で構成され、導電性基材表面には酸化膜が自然発生する。ここで、リード部等を構成するための電鋳範囲に自然形成された酸化膜を、電鋳によるリード部形成前に除去しておくことにより、樹脂封止体におけるリード部等から軽微な力で導電性基材を引き剥がすことができる。
しかしながら、実際には、導電性基材の巻取りによる引き剥がしの際に、封止樹脂とは反対側に丸める方向に機械的な力を加えたときの、樹脂封止体から導電性基材を引き剥がす力のバラツキにより、封止樹脂側（封止樹脂及びリード部等）に、リード部等と封止樹脂との密着力を上回る、封止樹脂からリード部等を剥離する方向の力が加わりリード部やダイパッド部の抜け不良の問題が顕在化している。このリード部やダイパッド部の抜け不良の問題は、最近の半導体装置の軽薄短小化による端子表面積の縮小化に伴って顕著に現れており、多列型の半導体素子搭載用基板の製造において歩留まりが悪くなっていた。
【００１１】
また、最近では、半導体装置の薄型化・小型化及び集積化を目的として、半導体素子と通電用端子との接続方式がワイヤボンディング実装から、フリップチップ実装に変わる傾向にある。
しかるに、フリップチップ実装では、封止樹脂の厚さを薄くすることが可能であるが、封止樹脂の厚さが薄くなると、樹脂封止体からの導電性基材の引き剥がし時（導電性基材巻取り時）の封止樹脂側（封止樹脂及び端子）に加わる、封止樹脂から端子を剥離する方向の力がより一層大きくなり、端子の封止樹脂との密着を阻害する。
【００１２】
本発明は、上記従来の課題を鑑みてなされたものであり、薄型に設計された半導体装置の製造に適用可能で、樹脂封止体からの導電性基材の引き剥がし除去作業で生じる封止樹脂側（封止樹脂及び端子）に加わる負荷（封止樹脂から端子を剥離する方向の力や封止樹脂を引っ張る方向の力）を低減して、端子の抜け不良を防止し、製造時の歩留まりを格段に向上させることが可能な半導体素子搭載用基板及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明による半導体素子搭載用基板は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から剥離除去可能な導電性基板と、前記導電性基板の上側の面にめっき層からなる複数の端子を有する半導体素子搭載用基板において、前記導電性基板の他方の側の面に、所定間隔をあけて配列された複数の凹部を有することを特徴としている。
【００１４】
また、本発明の半導体素子搭載用基板においては、前記凹部は、前記導電性基板の他方の側の面における、該導電性基板を挟んで前記端子と対向する位置を外れた位置に形成されているのが好ましい。
【００１５】
また、本発明による半導体素子搭載用基板の製造方法は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から剥離除去可能な導電性基板の一方の側の面に、面全体を覆う第１のレジストマスクを形成するとともに、前記導電性基板の他方の側の面に、所定間隔をあけて配列される複数の所定位置を開口する第１のレジストマスクを形成する工程と、前記第１のレジストマスクの開口から前記導電性基板にハーフエッチング加工を施し、該導電性基板の他方の側の面に、所定間隔をあけて配列される複数の凹部を形成する工程と、前記導電性基板の両面に形成した前記第１のレジストマスクを除去する工程と、前記導電性基板の一方の側の面に、端子に対応する複数の所定位置を開口する第２のレジストマスクを形成するとともに、該導電性基板の他方の側の面に、面全体を覆う第２のレジストマスクを形成する工程と、前記第２のレジストの開口から前記導電性基板にめっき加工を施し、複数の端子を形成する工程と、前記導電性基板の面に形成したレジストマスクを除去する工程と、を有することを特徴としている。
【００１６】
また、本発明の半導体素子搭載用基板の製造方法においては、第１のレジストマスクを形成する工程において、前記所定間隔をあけて配列される複数の所定位置を、前記導電性基板を挟んで前記端子と対向する位置を外れた位置に設けるのが好ましい。
【発明の効果】
【００１７】
本発明によれば、薄型に設計された半導体装置の製造に適用可能で、樹脂封止体からの導電性基材の引き剥がし除去作業で生じる封止樹脂側（封止樹脂及び端子）に加わる負荷（封止樹脂から端子を剥離する方向の力や封止樹脂を引っ張る方向の力）を低減して、端子の抜け不良を防止し、製造時の歩留まりを格段に向上させることの可能な半導体素子搭載用基板及びその製造方法が得られる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る半導体素子搭載用基板の構成を示す説明図で、(a)は断面図、(b)は(a)の半導体素子搭載用基板が多列配列された多列型半導体素子搭載用基板の一例を示す下面図、(c)は(a)の半導体素子搭載用基板を用いたフリップチップ実装による半導体素子搭載例を樹脂封止後の状態で示す図である。
【図２】図１に示す半導体素子搭載用基板を用いた半導体装置の製造における、図１(c)の樹脂封止体から導電性基板を引き剥がすときの状態を示す説明図である。
【図３】図１の実施形態の半導体素子搭載用基板の変形例における導電性基板の裏面に形成する凹部のパターン並びに凹部と端子との位置関係を示す説明図で、(a)は一変形例を示す下面図、(b)は他の変形例を示す下面図、(c)はさらに他の変形例を示す下面図、(d)はさらに他の変形例を示す下面図、(e)はさらに他の変形例を示す下面図である。
【図４】図１の実施形態の半導体素子搭載用基板の導電性基板の裏面に形成する凹部のパターンのさらに他の変形例を示す説明図で、(a)は一変形例を示す下面図、(b)は他の変形例を示す下面図、(c)はさらに他の変形例を示す下面図、(d)はさらに他の変形例を示す下面図、(e)はさらに他の変形例を示す下面図、(f)はさらに他の変形例を示す下面図である。
【図５】図１の実施形態の半導体素子搭載用基板の製造工程の一例を示す説明図である。
【図６】図５の製造工程により製造した半導体素子搭載用基板を用いた半導体装置の製造工程の一例を示す説明図である。
【図７】従来の半導体素子搭載用基板の構成を示す説明図で、(a)は断面図、(b)は(a)の半導体素子搭載用基板を用いたフリップチップ実装による半導体素子搭載例を樹脂封止後の状態で示す図である。
【図８】図７に示す従来の半導体素子搭載用基板を用いた半導体装置の製造における、図７(b)の樹脂封止体から導電性基板を引き剥がすときの状態を示す説明図である。
【発明を実施するための形態】
【００１９】
実施形態の説明に先立ち、本発明を導出するに至った経緯及び本発明の作用効果について詳細に説明する。
【００２０】
まず、図７、図８を用いて、従来の半導体素子搭載用基板を用いた半導体装置の製造における端子表面への半導体素子の搭載と樹脂封止後の導電性基材の引き剥がし方法について説明する。
従来の半導体素子搭載用基板５１を用いた半導体装置の製造では、図７(a)に示すめっき層からなる端子１１の一方の側の面１０ａに、図７(b)に示すように、半導体素子２０をフリップチップ実装し、半導体素子２０と端子とを封止樹脂２１で封止した後に、端子１１の裏面を封止樹脂２１から露出させて、外部機器との接続用の外部端子とするために、図８に示すように、導電性基板１０をＡ方向（導電性基板１０を丸める方向）に機械的な力を加えて巻取ることで、導電性基板１０の引き剥がしを行う。
【００２１】
しかるに、図７(a)に示した従来の半導体素子搭載用基板５１を用いた場合、図８に示すＡ方向の導電性基板１０を巻取る力が弱いと導電性基板１０を巻く方向に変形させることができなかった。そして、導電性基板１０が巻く方向に変形しないと、導電性基板１０を引き剥がす際に封止樹脂側を引っ張る力の及ぶ範囲がＢ方向に拡がった。この状態で、樹脂封止体から導電性基板１０を引き剥がすには、導電性基板１０を巻取る力を強くする必要があった。
【００２２】
しかるに、導電性基板１０を巻取る力を強くすると、封止樹脂側を引っ張る力が強くなりすぎることに加えて、図８に示すＣ方向に封止樹脂２１を押し曲げる作用も強く働き、封止樹脂２１と端子１１との密着力を上回る、封止樹脂２１から端子１１を剥離する方向の力が加わり、端子１１が導電性基板１０とともに封止樹脂２１から抜けてしまう虞があった。
また、図８に示すＢ方向に導電性基板１０が滑る作用が働いて端子１１の裏面から導電性基板１０を剥す作用に加えて引き摺る作用が生じて端子１１の裏側のめっき面に傷を生じる虞があった。さらに、図８に示すＡ方向の導電性基板１０を巻取る力を強くするために、封止樹脂側の固定強度を強くすると、封止樹脂２１が破損する虞もあった。
【００２３】
そこで、本発明者は、導電性基材の引き剥し方法で生じる上記問題の原因について検討、考察した。
半導体素子搭載用基板を用いて形成された樹脂封止体からの導電性基材の引き剥がしに際しては、導電性基材と端子の裏側の面との密着力を封止樹脂と端子との密着力よりも弱くなるように調整することが考えられる。例えば、端子を電鋳形成する前に、導電性基材の表面に自然形成される酸化膜を活性化処理により除去し、端子における裏側の面を構成する。例えば、Ａｕめっき結晶粒による導電性基材との密着力が封止樹脂と端子との密着力よりも弱くなるようにする。
しかしながら、本発明者は、上述した、樹脂封止体からの導電性基材の引き剥がしによって生じる、導電性基材の引き摺れ作用による端子の裏側のめっき面の傷や、封止樹脂の反り方向への押し曲げ作用による端子の封止樹脂との密着力を上回る封止樹脂からの端子の抜け方向の力の発生に関しては、導電性基材の引き剥がしに必要な力を低減させることが重要であると考えた。
【００２４】
そして、本発明者は、導電性基材の引き剥がしに必要な力が増大する原因が、図８に示すＡ方向の導電性基板１０を巻く方向に変形させ難いことにあると考え、導電性基材の引き剥がしに必要な力を低減させる手段として、図８に示すＡ方向の導電性基板１０を巻く方向に変形させ易くすることを検討した。
図８に示すＡ方向の導電性基板１０を巻く方向に変形させ易くする手段としては、導電性基材の厚さを薄くすることが考えられる。しかし、前提とする半導体素子搭載用基板は、端子となる電鋳層が導電性基材の片面にのみに形成された構成であるため、導電性基材の厚さを薄くすると電鋳被膜の内存応力による導電性基材の反りが発生してしまう。電鋳被膜の内存応力による導電性基材の反りを防止するためには、導電性基材の厚さを薄くし難い。
【００２５】
ここで、本発明者は、部分的に導電性基材の厚さを薄くすることにより、端子を構成する電鋳被膜の内存応力による導電性基材の反りを防止する機能を損なうことなく、図８に示すＡ方向の導電性基板１０を巻く方向に変形させ易くすることができることを着想した。
【００２６】
このような考察過程を経て、本発明者は、特許文献１や特許文献２に記載における封止樹脂とリード部等との密着性を向上させる観点とは異なり、導電性基材を剥がし易くする観点より、薄型に設計された半導体装置の製造に適用可能で、樹脂封止体からの導電性基材の引き剥がし除去作業で生じる封止樹脂側（封止樹脂及び端子）に加わる負荷（封止樹脂から端子を剥離する方向の力や封止樹脂を引っ張る方向の力）を低減して、端子の抜け不良を防止し、製造時の歩留まりを格段に向上させることの可能な本発明を導出するに至った。
【００２７】
本発明の半導体素子搭載用基板は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から剥離除去可能な導電性基板と、導電性基板の一方の側の面にめっき層からなる複数の端子を有する半導体素子搭載用基板において、導電性基板の他方の側の面に、所定間隔をあけて配列された複数の凹部を有する。
本発明の半導体素子搭載用基板のように、導電性基板の他方の側の面に、所定間隔をあけて配列された複数の凹部を有して構成すれば、半導体装置の製造において、半導体素子をフリップ実装し、封止樹脂で封止後に、導電性基板の引き剥がしを行うために、導電性基板に対し巻き取る方向に力を加えたとき、凹部によってその内部に空間ができることで、導電性基板の他方の側の面を巻き取る方向に円弧状に変形させ易くなる。その結果、端子及び封止樹脂と接している導電性基板の一方の側の面も円弧状に変形し易くなる。そして、導電性基板の一方の側の面が円弧状に変形し易くなると、端子及び封止樹脂から剥がれ易くなるとともに、端子及び封止樹脂を導電性基板が引っ張る力の及ぶ範囲及び力の強さが小さくなり、しかも、図８に示したような導電性基板１０をＡ方向に巻取る力を低減することができ、端子と封止樹脂との密着力を、封止樹脂から端子を剥離する方向の力よりも大きい状態に維持できる。その結果、図８に示したＢ方向に生じる導電性基板１０を引き摺る作用と、Ｃ方向に生じる封止樹脂２１を押し曲げる作用が軽減されて、端子の裏側の面に傷を生じることがなく、また、端子の抜けを生じることのない、導電性基板の引き剥がしが可能となる。さらに、図８に示した導電性基板１０をＡ方向に巻取る力を低減できることにより、封止樹脂側の固定強度を軽減することもでき、封止樹脂の破損も防止できる。
【００２８】
また、本発明の半導体素子搭載用基板においては、凹部は、導電性基板の他方の側の面における、導電性基板を挟んで端子と対向する位置を外れた位置に形成されている。
本発明のように、凹部の形成位置を、導電性基板を挟んで端子と対向する位置を外れた位置にすれば、導電性基板における端子が形成されている箇所の強度が強い状態に保持され、端子を構成する電鋳被膜の内存応力による導電性基板の反りを防止することができる。
【００２９】
そして、このような本発明の半導体素子搭載用基板は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から剥離除去可能な導電性基板の一方の側の面に、面全体を覆う第１のレジストマスクを形成するとともに、導電性基板の他方の側の面に、所定間隔をあけて配列される複数の所定位置を開口する第１のレジストマスクを形成する工程と、第１のレジストマスクの開口から導電性基板にハーフエッチング加工を施し、導電性基板の他方の側の面に、所定間隔をあけて配列される複数の凹部を形成する工程と、導電性基板の両面に形成した第１のレジストマスクを除去する工程と、導電性基板の一方の側の面に、端子に対応する複数の所定位置を開口する第２のレジストマスクを形成するとともに、導電性基板の他方の側の面に、面全体を覆う第２のレジストマスクを形成する工程と、第２のレジストの開口から導電性基板にめっき加工を施し、複数の端子を形成する工程と、導電性基板の面に形成したレジストマスクを除去する工程と、を有することによって製造可能である。
【００３０】
従って、本発明によれば、薄型に設計された半導体装置の製造に適用可能で、樹脂封止体からの導電性基材の引き剥がし除去作業で生じる封止樹脂側（封止樹脂及び端子）に加わる、封止樹脂から端子を剥離する方向の力（封止樹脂から端子を剥離する方向の力や封止樹脂を引っ張る方向の力）を低減して、端子の抜け不良を防止し製造時の歩留まりを格段に向上させることが可能な半導体素子搭載用基板及びその製造方法が得られる。
【００３１】
以下、本発明の実施形態について図面を参照して説明する。
図１は本発明の一実施形態に係る半導体素子搭載用基板の構成を示す説明図で、(a)は断面図、(b)は(a)の半導体素子搭載用基板が多列配列された多列型半導体素子搭載用基板の一例を示す下面図、(c)は(a)の半導体素子搭載用基板を用いたフリップチップ実装による半導体素子搭載例を樹脂封止後の状態で示す図である。図２は図１に示す半導体素子搭載用基板を用いた半導体装置の製造における、図１(c)の樹脂封止体から導電性基板を引き剥がすときの状態を示す説明図である。図３は図１の実施形態の半導体素子搭載用基板の変形例における導電性基板の裏面に形成する凹部のパターン並びに凹部と端子との位置関係を示す説明図で、(a)は一変形例を示す下面図、(b)は他の変形例を示す下面図、(c)はさらに他の変形例を示す下面図、(d)はさらに他の変形例を示す下面図、(e)はさらに他の変形例を示す下面図である。図４は図１の実施形態の半導体素子搭載用基板の導電性基板の裏面に形成する凹部のパターンのさらに他の変形例を示す説明図で、(a)は一変形例を示す下面図、(b)は他の変形例を示す下面図、(c)はさらに他の変形例を示す下面図、(d)はさらに他の変形例を示す下面図、(e)はさらに他の変形例を示す下面図、(f)はさらに他の変形例を示す下面図である。なお、図１(b)、図３(a)〜図３(e)では、凹部と端子との位置関係を説明する便宜上、端子を導電性基板における凹部が形成されている側と同じ側に示してある。
【００３２】
本実施形態の半導体素子搭載用基板１は、図１(a)に示すように、導電性基板１０と、複数の端子１１を有する。
導電性基板１０は、例えば、ＳＵＳ材等、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から剥離除去可能な金属材料で構成されている。
端子１１は、導電性基板１０の一方の側の面１０ａに形成されためっき層で構成されている。
また、導電性基板１０は、他方の側の面１０ｂに所定間隔をあけて配列された複数の凹部１０ｃを有している。
凹部１０ｃは、図１(a)、図１(b)に示すように、導電性基板１０の他方の側の面１０ｂにおける、導電性基板１０を挟んで端子１１と対向する位置を外れた位置に形成されている。
【００３３】
なお、図１(b)の例では、凹部１０ｃを導電性基板１０の短手方向に伸びる直線の溝形状に形成し、長手方向に隣り合うめっき層１１の間となる全ての位置に設けたが、端子１１の直下となる位置を外れた位置であれば、どのような位置に設けてもよい。
例えば、図３(a)に示すように、凹部１０ｃを導電性基板１０の長手方向に伸びる直線の溝形状に形成し、短手方向に隣り合う全てのめっき層１１の間となる全ての位置に設けてもよい。
また、例えば、図３(b)に示すように、凹部１０ｃを導電性基板１０の長手方向に伸びる直線の溝形状と短手方向に伸びる直線の溝形状とが交差する格子状に形成し、長手方向に所定間隔をあけた、長手方向及び短手方向に隣り合うめっき層１１の間となる全ての位置に設け、個々のめっき層１１を囲むようにしてもよい。
また、例えば、図３(c)に示すように、凹部１０ｃを導電性基板１０の短手方向に伸びる直線の溝形状に形成し、長手方向に所定間隔（複数個分のめっき層１１を配置する間隔）をあけた、長手方向に隣り合うめっき層１１の間の位置に設けてもよい。
また、例えば、図３(d)に示すように、凹部１０ｃを導電性基板１０の長手方向に伸びる直線の溝形状に形成し、短手方向に所定間隔（複数個分のめっき層１１を配置する間隔）をあけた、短手方向に隣り合うめっき層１１の間の位置に設けてもよい。
また、例えば、図３(e)に示すように、凹部１０ｃを導電性基板１０の長手方向に伸びる直線の溝形状と短手方向に伸びる直線の溝形状とが交差する格子状に形成し、長手方向に所定間隔（複数個分のめっき層１１を配置する間隔）をあけた、長手方向に隣り合うめっき層１１の間の位置と、短手方向に所定間隔（複数個分のめっき層１１を配置する間隔）をあけた、短手方向に隣り合うめっき層１１の間の位置に設けてもよい。
また、図１(b)、図３(a)〜図３(e)の例では、凹部１０ｃの溝形状を導電性基板１０の長手方向、短手方向の辺に対して、垂直又は平行に伸びる態様に形成したが、図４(a)〜図４(f)に示すように、凹部１０ｃの溝形状は、導電性基板１０の長手方向、短手方向の辺に対して、斜めに伸びる態様に形成されていてもよい。
【００３４】
このように構成される本実施形態の半導体素子搭載用基板は、例えば、次のようにして製造する。
図５は図１の実施形態の半導体素子搭載用基板の製造工程の一例を示す説明図である。なお、製造の各工程において実施される、薬液洗浄や水洗洗浄を含む前処理・後処理等は、便宜上説明を省略する。
【００３５】
まず、導電性基板１０を準備する（図５(a)参照）。導電性基板１０には、例えば、ＳＵＳ材等、樹脂封止体から引き剥がし可能な金属材料で構成されたものを用いる。
次に、導電性基板１０の両面を、第１のレジスト層Ｒ１で被覆する（図５(b)参照）。第１のレジスト層Ｒ１の被覆は、ドライフィルムレジストのラミネート、若しくは液状レジストの塗布、乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。
次に、第１のレジストマスク３１を形成する（図５(c)参照）。より詳しくは、まず、導電性基板１０の他方の側の面１０ｂを覆う第１のレジスト層Ｒ１に対し、導電性基板１０の巻取り強度を低減するためのハーフエッチング溝（凹部１０ｃ）に対応するパターンが形成された図示しないガラスマスク（紫外光遮蔽ガラスマスク）を被せて露光を行うとともに、導電性基板１０の一方の側の面１０ａを覆う第１のレジスト層Ｒ１の全面に露光を行う。
次に、両面の第１のレジスト層Ｒ１を現像し、導電性基板１０の他方の側の面１０ｂにおける、基材（導電性基板１０）巻取り強度を低減するためのハーフエッチング溝（凹部１０ｃ）を形成する部分を除去して開口を形成し、導電性基板１０の面を露出させ、それ以外の領域を覆う第１のレジストマスク３１を形成するとともに、導電性基板１０の一方の側の面１０ａ全体を覆う第１のレジストマスク３１を形成する。
次に、導電性基板１０の他方の側に露出した面にエッチング加工を施し、ハーフエッチング溝の凹部１０ｃを形成する（図５(d)参照）。
次に、導電性基板１０の両面に形成した第１のレジストマスク３１を除去する（図５(ｅ)参照）。
【００３６】
次に、導電性基板１０の両面を、第２のレジスト層Ｒ２で被覆する（図５(ｆ)参照）。
次に、第２のレジストマスク３２を形成する（図５(ｇ)参照）。より詳しくは、まず、導電性基板１０の一方の側の面１０ａを覆う第２のレジスト層Ｒ２に対し、端子１１を構成する電鋳層に対応するパターンが形成された図示しないガラスマスク（紫外光遮蔽ガラスマスク）を被せて露光を行うとともに、導電性基板Ｒ２の他方の側の面１０ｂを覆う第２のレジスト層Ｒ２の全面に露光を行う。
【００３７】
次に、両面の第２のレジスト層Ｒ２を現像し、導電性基板１０の一方の側の面１０ａにおける、電鋳の層を形成する部分（未硬化部分）を除去して開口を形成し、導電性基板１０の面を露出させ、それ以外の領域を覆う第２のレジストマスク３２を形成するとともに、導電性基板１０の他方の側の面１０ｂ全体を覆う第２のレジストマスク３２を形成する。
【００３８】
次に、導電性基板１０の一方の側に露出した面にソフトエッチング加工を施す。導電性基板１０の露出面に付着していた酸化膜を除去するとともに、端子に対応する夫々の領域に深さが極浅の凹部となるソフトエッチングを形成する（図示しない）。なお、ソフトエッチング加工は、ハロゲンを含む酸性液による酸処理にて行う。その他には、電解酸処理でもよい。酸処理は、導電性基板１０の面上に、酸性液を供給する。酸性液の供給方法は、スプレー等による噴霧供給であってもよいし、酸性液に導電性基板を浸漬させることによる供給であってもよい。導電性基板１０の表面に付着していた酸化膜を除去後、連続してソフトエッチング加工を施し、所望の深さの凹部となるソフトエッチングを形成する。
【００３９】
次に、導電性基板１０の一方の面１０ａの側から電鋳を施し、端子１１を構成するめっき層を形成する（図５(h)参照）。
【００４０】
次に、導電性基板１０の両面に形成した第２のレジストマスク３２を剥離する（図５(ｉ)参照）。これにより、例えば、図１(a)、図１(b)に示した構成を備えた、本実施形態の半導体素子搭載用基板１が得られる。
【００４１】
次に、本実施形態の半導体素子搭載用基板を用いた半導体装置の製造について図６を用いて説明する。図６は図５の製造工程により製造した半導体素子搭載用基板を用いた半導体装置の製造工程の一例を示す説明図である。
【００４２】
まず、図５(i)に示した半導体素子搭載用基板１を準備する。
次に、半導体素子搭載用基板１の端子１１を構成するめっき層の上面に半導体素子２０を搭載するとともに、半導体素子２０の電極と端子１１を構成するめっき層の上面とを電気的に接続する（図６(a)参照）。なお、図６(a)は、便宜上、フリップチップ実装により半導体素子を表面実装する例を示している。図６(a)の例では、半導体素子２０と端子１１を構成するめっき層との接続、半導体素子２０の電極と端子１１を構成するめっき層との電気的な接続を、半田１５を介して行う。
【００４３】
なお、半導体素子２０の搭載は、半田１５を用いたフリップチップ実装による接続ではなく、Ａｕワイヤ等を用いて間接的に端子上に半導体素子を搭載するとともに、電極と端子との電気的接続を行うワイヤボンディング実装による接続を採用してもよい。
【００４４】
次に、導電性基板１０の半導体素子２０を搭載した空間領域を、封止樹脂２１で封止し樹脂封止体を形成する（図６(b)参照）。
【００４５】
次に、封止樹脂２１で封止した樹脂封止体から導電性基板１０を引き剥がして除去する（図６(c)参照）。
【００４６】
最後に、所定の半導体装置の寸法になるように切断する（図６(d)参照）。これにより、半導体装置が完成する（図６(e)参照）。
【００４７】
本実施形態の半導体素子搭載用基板１によれば、導電性基板１０の他方の側の面１０ｂに、所定間隔をあけて配列された複数の凹部１０ｃを有した構成としたので、半導体装置の製造において、半導体素子をフリップ実装し、封止樹脂で封止後に、導電性基板１０の引き剥がしを行うために、導電性基板１０に対し巻き取る方向に力を加えたとき、図２に示すように、凹部１ｃによってその内部に空間ができることで、導電性基板１０の他方の側の面１０ｂを巻き取る方向に円弧状に変形させ易くなる。その結果、端子１１及び封止樹脂２１と接している導電性基板１０の一方の側の面１０ａも円弧状に変形し易くなる。そして、導電性基板１０の一方の側の面１０ａが円弧状に変形し易くなることにより、端子１１及び封止樹脂２１から剥がれ易くなるとともに、端子１１及び封止樹脂２１を導電性基板１０が引っ張る力の及ぶ範囲及び力の強さが小さくなり、しかも、図８に示した導電性基板１０をＡ方向に巻取る力を低減することができ、端子１１と封止樹脂２１との密着力を、封止樹脂２１から端子１１を剥離する方向の力よりも大きい状態に維持できる。その結果、図８に示したＢ方向に生じる導電性基板１０を引き摺る作用と、Ｃ方向に生じる封止樹脂２１を押し曲げる作用が軽減されて、端子１１の裏側の面に傷を生じることがなく、また、端子１１の抜けを生じることのない、導電性基板１０の引き剥がしが可能となる。さらに、図８に示した導電性基板１０をＡ方向に巻取る力を低減ことにより、封止樹脂側の固定強度を軽減することもでき、封止樹脂２１の破損も防止できる。
【００４８】
また、本実施形態の半導体素子搭載用基板１によれば、凹部１０ｃの形成位置を、導電性基板１０を挟んで端子１１と対向する位置を外れた位置としたので、導電性基板１０における端子１１が形成されている箇所の強度が強い状態に保持され、端子１１を構成する電鋳被膜の内存応力による導電性基板１０の反りを防止することができる。
【００４９】
従って、本実施形態によれば、薄型に設計された半導体装置の製造に適用可能で、樹脂封止体からの導電性基材の引き剥がし除去作業で生じる封止樹脂側（封止樹脂及び端子）に加わる、封止樹脂から端子を剥離する方向の力（封止樹脂から端子を剥離する方向の力や封止樹脂を引っ張る方向の力）を低減して、端子の抜け不良を防止し製造時の歩留まりを格段に向上させることが可能な半導体素子搭載用基板及びその製造方法が得られる。
【実施例】
【００５０】
次に、本発明の実施例の半導体素子搭載用基板を説明する。
【００５１】
実施例１
実施例１では、凹部１０ｃのパターン並びに凹部１０ｃと端子１１との位置関係が、図１(b)に示した構成と同様であり、端子が１０行２０列に多列配列された多列型半導体素子搭載用基板を製造した。
詳しくは、まず、導電性基板１０として板厚０．２ｍｍのＳＵＳ材（ＳＵＳ４３０）を幅１４０ｍｍの長尺板状に加工し（図５(a)参照）、次に、第１のレジスト層Ｒ１として厚み０．０２５ｍｍの感光性ドライフィルムレジストを導電性基板１０の両面に貼り付けた（図５(b)参照）。
【００５２】
次に、導電性基板１０の下側の面１０ｂを覆う第１のレジスト層Ｒ１に対し、ハーフエッチング溝（凹部１０ｃ）に対応するパターンが形成されたガラスマスク（紫外光遮蔽ガラスマスク）を被せて露光を行うとともに、導電性基板１０の上側の面１０ａを覆う第１のレジスト層の全面に露光を行った。
次に、両面の第１のレジスト層Ｒ１を現像し、導電性基板１０の下側の面１０ｂに、ハーフエッチング溝（凹部１０ｃ）を形成する部分を除去して開口を形成し、導電性基板１０の面を露出させ、それ以外の領域を覆う第１のレジストマスク３１を形成するとともに、導電性基板１０の上側の面１０ａ全体を覆う第１のレジストマスク３１を形成した（図５(c)参照）。
次に、導電性基板１０の下側に露出した面にエッチング加工を施し、ハーフエッチング溝の凹部１０ｃを形成した。（図５(d)参照）
ハーフエッチング溝は、図１(b)に示すように、導電性基板１０の長手方向に２１本均等に配列し、幅０．２ｍｍ、深さ０．１ｍｍに形成した。
次に、導電性基板１０の両面に形成した第１のレジストマスク３１を除去した（図５(ｅ)参照）。
次に、導電性基板１０の両面を、第２のレジスト層Ｒ２で被覆した（図５(ｆ)参照）。
次に、導電性基板１０の上側の面１０ａを覆う第２のレジスト層Ｒ２に対し、端子１１を構成する電鋳層に対応するパターンが形成されたガラスマスク（紫外光遮蔽ガラスマスク）を被せて露光を行うとともに、導電性基板１０の下側の面１０ｂを覆う第２のレジスト層Ｒ２の全面に露光を行った。
【００５３】
その後、炭酸ナトリウム溶液を用いて、第２のレジスト層Ｒ２を構成するドライフィルムレジストにおける、紫外光の照射が遮られて感光しなかった未硬化部位のドライフィルムレジストを溶かす現像処理を行った。そして、導電性基板１０の上側の面１０ａにおける端子１１を構成する電鋳層に対応する開口の大きさが０．３ｍｍ×０．３ｍｍである第２のレジストマスク３２を形成するとともに、導電性基板１０の下側の面１０ｂ全体を覆う第２のレジストマスク３２を形成した（図５(ｇ)参照）。
【００５４】
次に、導電性基板１０の上側における第２のレジストマスク３２の開口より露出したＳＵＳ材表面に付着していた酸化膜を塩酸で除去した。その後、すぐに、エッチング液を用いて、約２μｍのソフトエッチング加工を施した。
【００５５】
次に、導電性基板１０の上面の側から、導電性基板のソフトエッチング表面に電鋳としての電気めっきを、Ａｕめっき０．００３μｍ、Ｎｉめっき７０μｍ、Ａｕめっき０．００３μｍ、Ａｇめっき２．５μｍの順番に施し、端子１１を構成するめっき層を形成した（図５(h)参照）。
【００５６】
次に、水酸化ナトリウム溶液を用いて第２のレジストマスク３２を構成するドライフィルムレジストを剥離し（図５(ｉ)参照）、本発明の実施例１に係る半導体素子搭載用基板１を得た（図１(a)、図１(b)参照）。
【００５７】
また、実施例１に係る半導体素子搭載用基板１を準備し、半導体素子搭載用基板１の端子１１を構成するめっき層の上面に半導体素子２０を搭載するとともに、半導体素子２０の電極と端子１１を構成するめっき層の上面とをフリップチップ実装にて接続した。次に、半導体素子２０を搭載した空間領域を封止樹脂２１で封止し樹脂封止体を形成した後、樹脂封止体から導電性基板１０を引き剥がして除去した。最後に、所定の半導体装置の寸法になるように切断し、本発明の実施例１に係る半導体装置を完成させた。
【００５８】
実施例２〜１２及び比較例１
実施例２〜１２では、導電性基板１０の裏面に形成するハーフエッチング溝（凹部１０ｃ）を形成するパターンを、図３(a)〜図３(e)（実施例２〜実施例６）、図４(a)〜図４(f)（実施例７〜実施例１２）に示す構成に対応させたものとして、実施例１と同様の材料及び手順で多列型半導体素子搭載用基板１を製造した。
詳しくは、実施例２では、図１(b)に示した構成と同様、基材裏面に均等配置されたハーフエッチング溝（凹部１０ｃ）が導電性基板１０の長手方向に１１本配置された構成の半導体素子搭載用基板１を製造した（図３(a)参照）。
また、実施例３では、図３(b)に示すように、図１(b)と図３(a)におけるハーフエッチング溝（凹部１０ｃ）を形成するパターンを複合させた構成の多列型半導体素子搭載用基板１を製造した。
また、実施例４では、図３(c)に示すように、図１(b)におけるハーフエッチング溝（凹部１０ｃ）を形成するパターンからハーフエッチング溝（凹部１０ｃ）の本数を減らして導電性基板１０の短手方向に６本配列した構成の多列型半導体素子搭載用基板１を製造した。
また、実施例５では、図３(d)に示すように、図３(a)におけるハーフエッチング溝（凹部１０ｃ）を形成するパターンからハーフエッチング溝（凹部１０ｃ）の本数を減らして導電性基板１０の長手方向に３本配列した構成の多列型半導体素子搭載用基板１を製造した。
また、実施例６では、図３(e)に示すように、図３(c)と図３(d)を複合させた構成の多列型半導体素子搭載用基板１を製造した。
【００５９】
また、実施例７では、図４(a)に示すように、斜め方向に左下から右上にハーフエッチング溝（凹部１０ｃ）を形成するパターンで、３０本配列した構成の多列型半導体素子搭載用基板１を製造した。
また、実施例８では、図４(b)に示すように、斜め方向に右下から左上にハーフエッチング溝（凹部１０ｃ）を形成するパターンで、３０本配列した構成の多列型半導体素子搭載用基板１を製造した。
また、実施例９では、図４(c)に示すように、図４(a)と図４(b)におけるハーフエッチング溝（凹部１０ｃ）を形成するパターンを複合させた構成の多列型半導体素子搭載用基板１を製造した。
また、実施例１０では、図４(d)に示すように、図４(a)におけるハーフエッチング溝（凹部１０ｃ）を形成するパターンからハーフエッチング溝（凹部１０ｃ）の本数を減らして斜め方向に左下から右上に８本配列した構成の多列型半導体素子搭載用基板１を製造した。
また、実施例１１では、図４(e)に示すように、図４(b)におけるハーフエッチング溝（凹部１０ｃ）を形成するパターンからハーフエッチング溝（凹部１０ｃ）の本数を減らして斜め方向に右下から左上に８本配列した構成の多列型半導体素子搭載用基板１を製造した。
また、実施例１２では、図４(f)に示すように、図４(d)と図４(e)におけるハーフエッチング溝（凹部１０ｃ）を形成するパターンを複合させた構成の多列型半導体素子搭載用基板１を製造した。
比較例１では、図７(a)に示すように、導電性基板１０の裏面にはハーフエッチング溝を形成せず、その他は、実施例１と同様の材料及び手順で多列型半導体素子搭載用基板５１を製造した。
【００６０】
なお、導電性基板１０の裏面のハーフエッチング溝（凹部１０ｃ）は、多列型半導体素子搭載用基板１の全幅と全長を超えないように０．５ｍｍ以上のハーフエッチング溝（凹部１０ｃ）の無い部分を基板１の周辺に設けた。その理由は、導電性基板１０の全幅と全長の側面でハーフエッチング溝（凹部１０ｃ）が貫通していると、半導体装置の製造工程において、封止樹脂形成の際に、裏面のハーフエッチング溝（凹部１０ｃ）に封止樹脂が侵入する虞があり、導電性基板１０の巻取りによる樹脂封止体からの引き剥がしの負荷軽減効果を阻害する虞があるからである。
【００６１】
端子裏面のキズと端子抜け不良の有無の評価
実施例１〜１２、比較例１の夫々の半導体素子搭載用基板１、５１に対し、半導体素子搭載後の樹脂封止した状態から導電性基板１０の引き剥がし後に端子裏面のキズと端子抜け不良の有無を評価した。
詳しくは、実施例１〜１２、比較例１の合計１３種類の半導体素子搭載用基板１、５１のサンプルをそれぞれ１０００枚用意して、それらの全てに対し、夫々、所定のフリップチップ実装と樹脂封止を終えた状態で、導電性基板１０の引き剥がしを行った後に、外観観察により端子裏面のＡｕめっき面のキズと端子抜け不良を検査した。
比較例１の半導体素子搭載用基板５１のサンプルを用いた場合、Ａｕ表面キズ１３枚と端子抜け不良６枚が検出された。実施例１〜１２の半導体素子搭載用基板１のサンプルを用いた場合、その全てのサンプルで端子裏面のＡｕめっき面のキズと端子抜け不良の発生のいずれも検出されなかった。
【００６２】
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００６３】
本発明の半導体素子搭載用基板及びその製造方法は、特に、フリップチップ実装等の表面実装により半導体素子を搭載することが求められる分野に有用である。
【符号の説明】
【００６４】
１        半導体素子搭載用基板
１０      導電性基板
１０ａ    一方の側（表側）の面
１０ｂ    他方の側（裏側）の面
１０ｃ    凹部
１１      端子
１５      半田
２０      半導体素子
２１      封止樹脂
３１      第１のレジストマスク
３２      第２のレジストマスク
５１      半導体素子搭載用基板
Ｒ１      第１のレジスト層
Ｒ２      第２のレジスト層
【図１】
2019041063.tif 000003
【図２】
2019041063.tif 000004
【図３】
2019041063.tif 000005
【図４】
2019041063.tif 000006
【図５】
2019041063.tif 000007
【図６】
2019041063.tif 000008
【図７】
2019041063.tif 000009
【図８】
2019041063.tif 000010
【手続補正書】
【提出日】平成29年10月18日(2017.10.18)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2019041063.tif 000011
【図２】
2019041063.tif 000012
【図３】
2019041063.tif 000013
【図４】
2019041063.tif 000014
【図５】
2019041063.tif 000015
【図６】
2019041063.tif 000016
【図７】
2019041063.tif 000017
【図８】
2019041063.tif 000018