(57)【要約】      （修正有）【課題】高信頼性の確保と高開口率を実現できる技術を提供する。【解決手段】アクティブマトリックス基板１０は、スイッチング素子３のドレイン電極に接続されたドレイン電極延伸部４であって、導体化した酸化物半導体で形成されるドレイン電極延伸部４と、上記ドレイン電極延伸部４の少なくとも一部と重畳するように設けられた補助容量電極５であって、少なくとも一部が光を透過するように形成された補助容量電極５とを備えている。【選択図】図１
2019117342.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリックス状に配列されたアクティブマトリックス基板であって、
複数のゲート配線と、
上記複数のゲート配線と交差するように設けられた複数のソース配線と、
上記ゲート配線に接続されたゲート電極と、上記ソース配線に接続されたソース電極とを有するスイッチング素子と、
上記スイッチング素子のドレイン電極に接続されたドレイン電極延伸部であって、導体化した酸化物半導体で形成されるドレイン電極延伸部と、
上記ドレイン電極延伸部の少なくとも一部と重畳するように設けられた補助容量電極であって、少なくとも一部が光を透過するように形成された補助容量電極と
を備えていることを特徴とするアクティブマトリックス基板。
【請求項２】
上記補助容量電極は、透明導電膜により構成されることを特徴とする請求項１に記載のアクティブマトリックス基板。
【請求項３】
上記補助容量電極は、ある画素内において、上記補助容量電極が接続された補助容量配線から見てゲート配線側にのみ延伸するように形成されている
ことを特徴とする請求項１または２に記載のアクティブマトリックス基板。
【請求項４】
アクティブマトリックス基板の製造方法であって、
補助容量電極層を形成する第１の工程と、
上記補助容量電極層を覆うように該補助容量電極層上にゲート絶縁膜層を形成する第２の工程と、
上記補助容量電極層の少なくとも一部と重畳するように上記ゲート絶縁膜層上にドレイン電極延伸部層を形成する第３の工程と
を含み、
上記ドレイン電極延伸部層は、導体化した酸化物半導体で形成されており、
上記補助容量電極層は、少なくとも一部が光を透過するように形成されている
ことを特徴とするアクティブマトリックス基板の製造方法。
【請求項５】
請求項１〜３の何れか１項のアクティブマトリックス基板を備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス基板、アクティブマトリックス基板の製造方法および液晶表示装置関する。
【背景技術】
【０００２】
近年、表示装置の一例である液晶表示装置の高機能化が進み、液晶表示装置に対する要求性能もますます高くなっている。液晶表示装置に対する要求性能としては、高輝度化、高精細化、薄型軽量化、低消費電力化などが挙げられる。
【０００３】
例えば、特許文献１には、液晶表示装置の開口率向上のために画素電極と各配線とをオーバーラップさせると共に、層間絶縁膜として高透過率の膜を用いることによりバックライトからの光を有効に利用する技術が開示されている。具体的には、液晶表示装置は、スイッチング素子、ゲート配線およびソース配線の上部に層間絶縁膜が設けられ、該層間絶縁膜上に画素電極が設けられ、層間絶縁膜を貫くコンタクトホールを介して画素電極とドレインとを、ゲート配線または付加容量配線上部で接続する電極を有する。
【０００４】
また、特許文献２には、ＴＦＴ（薄膜トランジスタ）の半導体チャネル膜として酸化物半導体膜を容易に用いることができ、写真製版（製造）工程の回数を抑え、電気特性に優れるアクティブマトリックス基板を提供する技術が開示されている。具体的には、複数の画素が複数マトリックス状に配列されたアクティブマトリックス基板であって、画素のそれぞれは、ゲート電極および共通電極と、ゲート絶縁膜と、酸化物透明膜と、ソース電極およびドレイン電極と、画素電極とを備え、酸化物透明膜は、導体領域および半導体領域を有し、導体領域は、ソース電極およびドレイン電極の下部と、ドレイン電極の下部に連続し共通電極の一部上方まで延在して画素電極を構成する部分に設けられ、半導体領域は、ソース電極とドレイン電極との間の領域の下層に対応する部分に設けられて薄膜トランジスタのチャネル領域を構成し、ソース電極およびドレイン電極は、酸化物透明膜の導体領域と電気的に接続される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２-１８９２３２（２００２年７月５日公開）
【特許文献２】特開２０１６-１８０３６（２０１６年２月１日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１、２に記載の技術の場合、高信頼性を確保しながら高開口率を実現するという側面において、改善の余地がある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の一態様に係るアクティブマトリックス基板は、複数の画素がマトリックス状に配列されたアクティブマトリックス基板であって、複数のゲート配線と、上記複数のゲート配線と交差するように設けられた複数のソース配線と、上記ゲート配線に接続されたゲート電極と、上記ソース配線に接続されたソース電極とを有するスイッチング素子と、上記スイッチング素子のドレイン電極に接続されたドレイン電極延伸部であって、導体化した酸化物半導体で形成されるドレイン電極延伸部と、上記ドレイン電極延伸部の少なくとも一部と重畳するように設けられた補助容量電極であって、少なくとも一部が光を透過するように形成された補助容量電極とを備えている。
【０００８】
上記課題を解決するため、本発明の他の一態様に係るアクティブマトリックス基板の製造方法は、補助容量電極層を形成する第１の工程と、上記補助容量電極層を覆うように該補助容量電極層上にゲート絶縁膜層を形成する第２の工程と、上記補助容量電極層の少なくとも一部と重畳するように上記ゲート絶縁膜層上にドレイン電極延伸部層を形成する第３の工程とを含み、上記ドレイン電極延伸部層は、導体化した酸化物半導体で形成されており、上記補助容量電極層は、少なくとも一部が光を透過するように形成されている。
【０００９】
上記課題を解決するため、本発明のさらに他の一態様に係る液晶表示装置は、上記アクティブマトリックス基板を備える。
【発明の効果】
【００１０】
本発明の一態様によれば、高信頼性の確保と高開口率を両立することが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１に係るアクティブマトリックス基板の構成を示す図である。
【図２】図１のＸ−Ｘ要部断面図である。
【図３】本発明の実施形態２に係るアクティブマトリックス基板の構成を示す図である。
【図４】図３のＹ−Ｙ要部断面図である。
【図５】比較例に係る基板の構成を示す図である。
【発明を実施するための形態】
【００１２】
〔実施形態１〕
以下、図１〜図２を参照しながら本実施形態１について説明する。
【００１３】
以下の記載において、開口率とは、アクティブマトリックス基板を液晶表示装置に適用した場合における、表示領域内の透光領域と遮光領域との合計面積に対する透光領域の割合のことを指す。
【００１４】
＜アクティブマトリックス基板の構成＞
図１は、本実施形態１に係るアクティブマトリックス基板１０の構成を示す図である。アクティブマトリックス基板１０は、例えば、本実施形態に係る表示装置の一例である液晶表示装置に用いられる。図１に示すように、アクティブマトリックス基板１０には複数の画素がマトリックス状に配列されている。このアクティブマトリックス基板１０は複数のゲート配線１と、複数のソース配線２と、スイッチング素子３と、ドレイン電極延伸部４と、補助容量電極５とを備えている。
【００１５】
具体的には、ゲート配線１は、下記ゲート電極に走査信号を供給して画素を駆動する。本実施形態１では、ゲート配線１が画素下辺に配置されている。
【００１６】
ソース配線２は、ゲート配線１と交差するように設けられている。ソース配線２は、下記ソース電極には表示信号（データ信号）を供給する。
【００１７】
スイッチング素子３は、ゲート配線１に接続される上記ゲート電極と、ソース配線２に接続される上記ソース電極とを有する。スイッチング素子３は、例えば薄膜トランジスタ（ＴＦＴ）により構成されることが挙げられるが、本発明はこれに限定されない。
【００１８】
ドレイン電極延伸部４は、スイッチング素子３のドレイン電極に接続され、導体化した酸化物半導体で形成される。このドレイン電極は補助容量を形成するための電極に接続される。
【００１９】
補助容量電極５は、ドレイン電極延伸部４の少なくとも一部と重畳するように設けられ、少なくとも一部が光を透過するように形成されている。
【００２０】
また、アクティブマトリックス基板１０は、補助容量配線（補助容量バスラインやＣＳバスラインとも呼称される）６と、画素電極部７とをさらに備えている。また、後述するように、アクティブマトリックス基板１０には、コンタクトホール８が形成される構成としてもよい。
【００２１】
補助容量電極５は、画素中央に配置した補助容量配線６に接続されている。ソース配線２は、画素電極部７と重畳している。
【００２２】
なお、本実施形態に係るドレイン電極延伸部４及び補助容量電極５は、図１に示すように、ソース配線２の延伸方向を長手方向とする細長矩形状に形成されている。また、ドレイン電極延伸部４及び補助容量電極５は、図１に示すように、補助容量配線６を跨ぐように形成されている。
【００２３】
比較のため、図５を参照しながら比較例について説明する。また、説明の便宜上、比較例の本実施形態１と異なる構成を重点的に説明する。本実施形態１と同様の構成については符号の付与および説明は省略する。
【００２４】
図５は、比較例に係る基板２０の構成を示す図である。図５に示すように、基板２０は遮光材料からなるドレイン電極２４およびＣＳ電極２５を備えている。具体的に、比較例においては、ドレイン電極２４がソースメタルにより形成されており、ＣＳ電極２５がゲートメタルにより形成されている。
【００２５】
本実施形態１においては、スイッチング素子３のドレイン電極に接続されたドレイン電極延伸部４は導体化した酸化物半導体により形成されており、ドレイン電極延伸部４の少なくとも一部と重畳するように設けられた補助容量電極５の少なくとも一部は光を透過するよう構成されている。そのため、本実施形態１は高信頼性の確保と高開口率を両立することが可能なアクティブマトリックス基板１０を提供できる。
【００２６】
また、比較例と比較すると、本実施形態１においては、遮光メタルにより形成される補助容量配線６は、補助容量に制約をうけることなく、必要最低限の幅の形状で設計することが可能となる。したがって、アクティブマトリックス基板１０の性能を損なうことなくその設計自由度を向上できる。
【００２７】
なお、補助容量電極５が透明導電膜（例えば、ＩＴＯ（Ｉｎ２Ｏ３/ＳｎＯ２）やＩＺＯ（Ｉｎ２Ｏ３/ＺｎＯ）など）により形成されることが好ましい。ドレイン電極延伸部４が導体化酸化物半導体（ＩｎＧａＺｎＯ）により形成されることが好ましい。当該構成によれば、本実施形態１の奏する効果をより確実に得られる。
【００２８】
続いて、図２を参照しながら本実施形態１についてさらに説明する。また、説明の便宜上、本発明に係る構成のみを重点的に説明する。
【００２９】
図２は、図１のＸ−Ｘ要部断面図である。
【００３０】
＜断面構成の概略＞
図２に例示のように、アクティブマトリックス基板１０は、製造工程の順序である図２における下から上の順で、例えば導電膜層１００ａ及び１００ｊと、電極層１００ｂ及び電極層１００ｋと、上記各層を覆う第１の絶縁膜層１００ｃと、導体化した酸化物半導体層１００ｄ及び酸化物半導体層１００ｌと、ドレイン配線層１００ｅ、ソース層１００ｍ、及び電極層１００ｎと、上記ドレイン配線層１００ｅ及びソース層１００ｍを覆う第２の絶縁層１００ｆと、第２の絶縁層１００ｆを覆いかつ該第２の絶縁層を貫通して半導体層１００ｄを覆う第３の絶縁層１００ｇと、第４の絶縁層１００ｈと、画素電極層１００ｉとを備える。
【００３１】
また、図２に示すように、アクティブマトリックス基板１０の画素電極層１００ｉには、画素電極層１００ｉが第４、第３および第２の絶縁層を貫通して電極層１００ｎに接続するコンタクトホール８が形成されている。
【００３２】
また、本実施形態１においては、図２の右下部の破線部Ａ１において、電極層１００ｂを含む導電膜層１００ａと、導体化した酸化物半導体層１００ｄとが一部の第１の絶縁膜層１００ｃを介して補助容量部を形成している。この導電膜層１００aと導体化酸化物半導体層１００ｄとはそれぞれ本発明の補助容量電極５と、ドレイン電極延伸部４とに対応している。
【００３３】
上述したように、上記構成によれば、本実施形態１は、スイッチング素子３のドレイン電極に接続されたドレイン電極延伸部４は導体化した酸化物半導体により形成されており、ドレイン電極延伸部４の少なくとも一部と重畳するように設けられた補助容量電極５の少なくとも一部を光を透過するようになっている。そのため、本実施形態１は高信頼性の確保と高開口率を両立することが可能なアクティブマトリックス基板１０を提供できる。
【００３４】
＜アクティブマトリックス基板の製造方法＞
以下、アクティブマトリックス基板１０の製造方法について説明する。例えば、以下の製造ステップは、本実施形態に係る製造装置によって自動的に実行される。
・第１の製造ステップ
ＩＴＯ層を形成する。形成されたＩＴＯ層の一部は、図２に示すように、ＣＳ電極１００ａとなる。
・第２の製造ステップ
ゲート電極１００ｋならびに電極層１００ｂを形成する。
・第３の製造ステップ
ゲート電極１００ｋ、ＣＳ電極１００ａと電極層１００ｂとを覆うように、第１の絶縁膜層１００ｃを形成し、更にその上に酸化物半導体層１００ｄ及び１００ｌを形成する。
・第４の製造ステップ
ソース電極１００ｍ、ドレイン電極１００ｅ、及び電極層１００ｎを形成する。
・第５の製造ステップ
第２の絶縁層１００ｆを形成する。また、第２の絶縁層１００ｆの形成後、フォトエッチングを行い、その上に第３の絶縁層１００ｇを形成すると共に、第２の絶縁層１００ｆをエッチングした領域において露出する酸化物半導体層に導体化処理を施す。
・第６の製造ステップ
第４の絶縁層１００ｈを形成する。形成後、フォトエッチングを行う。
・第７の製造ステップ
上記第６のステップにおけるフォトエッチングの後、ＩＴＯ層を形成する。その際、第６のステップにおけるフォトエッチングに起因して、コンタクトホール８が形成される。
【００３５】
上述のように、本実施形態１においては、アクティブマトリックス基板の製造方法は少なくとも、補助容量電極層を形成する第１の工程（上記第１、２の製造ステップ）と、上記補助容量電極層を覆うように該補助容量電極層上にゲート絶縁膜層を形成し酸化物半導体層を形成する第２の工程（上記第３の製造ステップ）と、上記補助容量電極層の少なくとも一部と重畳するように上記ゲート絶縁膜層上にドレイン電極延伸部層を形成する第３の工程（上記第５の製造ステップ）とを含む。
【００３６】
なお、補助容量電極及び配線については、ゲート電極と同じ層である必要はなく、透明導電膜等の導電材料で形成されていてもよい。
【００３７】
具体的には、第１の工程においては上記導電膜層１００ａを形成し、第２の工程においては第１の絶縁膜層１００ｃを形成し、第３の工程においては半導体層１００ｄを形成する。この半導体層１００ｄは上記ドレイン電極延伸部層であり、導電膜層１００ａは上記補助容量電極層である。
【００３８】
また、上記ドレイン電極延伸部層は、導体化した酸化物半導体で形成されており、上記補助容量電極層は、少なくとも一部が光を透過するように形成されている。
【００３９】
上記製造方法によれば、本実施形態１の効果を奏することが可能なアクティブマトリックス基板１０を製造できる。
【００４０】
〔実施形態２〕
以下、図３を参照しながら本実施形態２について説明する。説明の便宜上、上記実施形態１と同じ構成については同じ符号を付与してその説明は省略する。
【００４１】
本実施形態２と上記実施形態１との相違点は、ゲート配線の配置位置、電極延伸部及び補助容量電極の形状および配置方法が異なる。以下この相違点を重点的に説明する。
【００４２】
図３に示すように、本実施形態２に係るアクティブマトリックス基板１０ａにおいては、ゲート配線１を画素中央部に配置し、補助容量電極５ａを上下画素間に配置された補助容量配線６に接続している。
【００４３】
また、本実施形態２においては、ドレイン電極延伸部４ａは、スイッチング素子３のドレイン電極に接続され、導体化した酸化物半導体で形成される。補助容量電極５ａは、ドレイン電極延伸部４ａの少なくとも一部と重畳するように設けられ、少なくとも一部が光を透過するように形成されている。
【００４４】
なお、本実施形態に係るドレイン電極延伸部４ａ及び補助容量電極５ａは、図３に示すように、略正方形状に形成されている。また、ドレイン電極延伸部４ａ及び補助容量電極５ａは、図３に示すように、補助容量配線６から見て一方に（同じ画素内におけるゲート配線１側）に形成されている。
【００４５】
また、上記実施形態１と同じように、補助容量電極５ａが透明導電膜（ＩＴＯ）により形成されることが好ましい。ドレイン電極延伸部４ａが導体化酸化物半導体により形成されることが好ましい。
【００４６】
図４は、図３のＹ−Ｙ要部断面図である。また、実施形態１と同様の層には同様の符号を付している。
【００４７】
図４に示すように、ドレイン電極延伸部４ａを構成する導体化酸化物半導体層１００ｄ、及び、補助容量電極５ａを構成する導電膜層１００ａは、補助容量配線６を構成する電極層１００ｂから見て、ゲート電極１００ｋ側に形成されている。
【００４８】
本実施形態においては、図４の右下部の破線部Ａ２は、一部の導電膜層１００ａと、電極層１００ｂと、一部の絶縁膜層１００ｃと、導体化酸化物半導体層１００ｄとを包含して補助容量部となっている。
【００４９】
上記構成によって、上記実施形態１と同じ効果を奏することができる。
【００５０】
〔まとめ〕
本発明の態様１に係るアクティブマトリックス基板（１０、１０ａ）は、複数の画素がマトリックス状に配列されたアクティブマトリックス基板であって、複数のゲート配線（１）と、上記複数のゲート配線と交差するように設けられた複数のソース配線（２）と、
上記ゲート配線に接続されたゲート電極と、上記ソース配線に接続されたソース電極とを有するスイッチング素子（３）と、上記スイッチング素子のドレイン電極に接続されたドレイン電極延伸部（４、４ａ）であって、導体化した酸化物半導体で形成されるドレイン電極延伸部と、上記ドレイン電極延伸部の少なくとも一部と重畳するように設けられた補助容量電極（５、５ａ）であって、少なくとも一部が光を透過するように形成された補助容量電極とを備えている。
【００５１】
上記構成によれば、高信頼性の確保と高開口率を両立することが可能なアクティブマトリックス基板（１０、１０ａ）を提供できる。
【００５２】
本発明の態様２に係るアクティブマトリックス基板（１０、１０ａ）は、上記の態様１において、補助容量電極（５、５ａ）は、ＩＴＯからなってもよい。
【００５３】
上記構成によれば、本発明の奏する効果をより確実に得られる。
【００５４】
本発明の態様３に係るアクティブマトリックス基板（１０、１０ａ）は、上記の態様１または２において、ドレイン電極延伸部（４、４ａ）は、導体化酸化物半導体からなってもよい。
【００５５】
上記構成によれば、本発明の奏する効果をより確実に得られる。
【００５６】
本発明の態様４に係るアクティブマトリックス基板（１０、１０ａ）は、上記の態様１から３の何れか１態様において、補助容量電極（５ａ）は、ある画素内において、上記補助容量電極が接続された補助容量配線（６）から見てゲート配線（１）にのみ延伸するように形成されている。
【００５７】
本発明の態様５に係るアクティブマトリックス基板（１０、１０ａ）の製造方法は、補助容量電極層（１００ａ）を形成する第１の工程と、上記補助容量電極層を覆うように該補助容量電極層上にゲート絶縁膜層（１００ｃ）を形成する第２の工程と、上記補助容量電極層の少なくとも一部と重畳するように上記ゲート絶縁膜層上にドレイン電極延伸部層（１００ｄ）を形成する第３の工程とを含み、上記ドレイン電極延伸部層（１００ｄ）は、導体化した酸化物半導体で形成されており、上記補助容量電極層（１００ａ）は、少なくとも一部が光を透過するように形成されている。
【００５８】
上記構成によれば、本発明の効果を奏することが可能なアクティブマトリックス基板（１０、１０ａ）を製造できる。
【００５９】
本発明の態様６に係る液晶表示装置は、アクティブマトリックス基板（１０、１０ａ）を備える。
【００６０】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【００６１】
１０、１０ａ、２０  アクティブマトリックス基板（基板）
１  ゲート配線
２  ソース配線
３  スイッチング素子
４、４ａ、２４  ドレイン電極延伸部（ドレイン電極）
５、５ａ、２５  補助容量電極（ＣＳ電極）
６  補助容量配線
７  画素電極部
８  コンタクトホール
１００  各機能層
【図１】
2019117342.tif 000003
【図２】
2019117342.tif 000004
【図３】
2019117342.tif 000005
【図４】
2019117342.tif 000006
【図５】
2019117342.tif 000007