(57)【要約】【課題】  優れた電気的特性を有する垂直型メモリ装置及びその製造方法を提供する。【解決手段】  垂直型メモリ装置は、基板の上面に垂直な第１方向に沿って前記基板上に積層されて、上層に行くほど前記基板の上面に平行な第２方向への延在長さが徐々に減る階段形状に配置され、各々の前記第２方向の端部に形成されたパッドが他の部分に比べて大きい厚さを有する複数のゲート電極と、前記複数のゲート電極を貫通して前記第１方向に延在されたチャンネルと、前記複数のゲート電極を貫通して前記第１方向に延在され、かつ前記複数のゲート電極のうちの第１ゲート電極のパッドと接触して、これに電気的に連結され、前記複数のゲート電極のうちの第２ゲート電極とは電気的に絶縁されたコンタクトプラグと、を含むことができる。【選択図】      図３ａ
2019192905.tif 000002
【特許請求の範囲】
【請求項１】
基板の上面に垂直な第１方向に沿って前記基板上に積層されて上層に行くほど前記基板の上面に平行な第２方向への延在長さが徐々に減る階段形状に配置され、各々の前記第２方向の端部に形成されたパッドが他の部分に比べて大きい厚さを有する複数のゲート電極と、
前記複数のゲート電極を貫通して前記第１方向に延在されたチャンネルと、
前記複数のゲート電極を貫通して前記第１方向に延在され、かつ前記複数のゲート電極のうち、第１ゲート電極のパッドと接触して、これに電気的に連結され、前記複数のゲート電極のうち、第２ゲート電極とは電気的に絶縁されたコンタクトプラグと、
を含む垂直型メモリ装置。
【請求項２】
前記第２ゲート電極は前記第１ゲート電極より下に配置され、前記コンタクトプラグは前記第２ゲート電極の各々のパッドでない部分を貫通する、請求項１に記載の垂直型メモリ装置。
【請求項３】
前記コンタクトプラグと前記第２ゲート電極の各々との間に形成されて前記コンタクトプラグの側壁を囲む第１絶縁パターンをさらに含む、請求項１に記載の垂直型メモリ装置。
【請求項４】
前記基板上に形成されて前記複数のゲート電極を貫通し、前記第２方向に延在される共通ソースライン（ＣＳＬ）をさらに含む、請求項１に記載の垂直型メモリ装置。
【請求項５】
前記コンタクトプラグ及び前記ＣＳＬは実質的に互いに同一な物質を含む、請求項４に記載の垂直型メモリ装置。
【請求項６】
前記ゲート電極は前記コンタクトプラグ及び前記ＣＳＬと実質的に互いに同一な物質を含む、請求項５に記載の垂直型メモリ装置。
【請求項７】
前記ＣＳＬと前記複数のゲート電極の各々との間に形成されて前記ＣＳＬの側壁を囲む第２絶縁パターンをさらに含む、請求項４に記載の垂直型メモリ装置。
【請求項８】
前記基板上に形成された回路パターンと、
前記基板上に形成されて前記回路パターンをカバーする層間絶縁膜と、
前記層間絶縁膜上に形成されたベースパターンをさらに含み、
前記ゲート電極及び前記チャンネルは前記ベースパターン上に形成され、前記コンタクトプラグは前記層間絶縁膜を少なくとも部分的に貫通して前記回路パターンに電気的に連結される、請求項４に記載の垂直型メモリ装置。
【請求項９】
前記ベースパターンはシリコンを含む、請求項８に記載の垂直型メモリ装置。
【請求項１０】
前記基板は、
前記第２方向への中央に形成されたセルアレイ領域と、
前記第２方向に両端に形成されたパッド領域を含み、
前記チャンネル及び前記ＣＳＬは前記基板のセルアレイ領域上に形成され、前記ゲート電極のパッド及び前記コンタクトプラグは前記基板のパッド領域上に形成される、請求項８に記載の垂直型メモリ装置。
【請求項１１】
前記ベースパターンは、前記基板のセルアレイ領域上のみに形成される、請求項１０に記載の垂直型メモリ装置。
【請求項１２】
セルアレイ領域及びパッド領域を含む基板上に形成された回路パターンと、
前記回路パターンをカバーする層間絶縁膜と、
前記基板のセルアレイ領域上で前記層間絶縁膜上に形成されたベースパターンと、
前記ベースパターン及び前記層間絶縁膜上に前記基板の上面に垂直な第１方向に互いに離隔するように複数の層に各々配置された複数のゲート電極と、
前記基板のセルアレイ領域上で前記複数のゲート電極を貫通するチャンネルと、
前記基板のパッド領域上で前記複数のゲート電極及び前記層間絶縁膜を貫通して前記回路パターンに電気的に連結されたコンタクトプラグと、
を含み、
前記コンタクトプラグは前記複数のゲート電極のうちの１のみに電気的に連結される、
垂直型メモリ装置。
【請求項１３】
前記複数のゲート電極の各々は前記基板のパッド領域上に形成されたパッドを含み、
前記複数のゲート電極のうちの少なくとも一部は前記パッドの厚さが他の部分の厚さより厚い、請求項１２に記載の垂直型メモリ装置。
【請求項１４】
前記複数のゲート電極のうちの少なくとも一部の前記パッドは、他の部分より上面の高さが高い、請求項１３に記載の垂直型メモリ装置。
【請求項１５】
前記コンタクトプラグは、前記パッドを通じて前記複数のゲート電極のうちの１つに電気的に連結される、請求項１３に記載の垂直型メモリ装置。
【請求項１６】
前記コンタクトプラグは、
前記第１方向に延在される第１延在部と、
前記第１延在部に連結されて、前記第１延在部の一部の側壁を囲み、前記基板の上面に平行な第２方向に延在される第２延在部を含む、請求項１２に記載の垂直型メモリ装置。
【請求項１７】
前記コンタクトプラグは、電気的に連結されたゲート電極より下層に配置されたゲート電極とは、これらの間に形成された絶縁パターンにより電気的に絶縁される、請求項１２に記載の垂直型メモリ装置。
【請求項１８】
基板の上面に垂直な第１方向に沿って前記基板上に積層され、各々の第１部分が残りの部分に比べて大きい厚さを有する複数のゲート電極と、
前記複数のゲート電極を貫通して前記第１方向に各々延在された複数のチャンネルと、
各々が前記複数のゲート電極のうちの複数個の一部を貫通して前記第１方向に延在され、かつ各々が前記貫通するゲート電極のうちの１つの前記第１部分を貫通してこれに電気的に連結され、前記貫通するゲート電極のうちの残りのものとは電気的に絶縁された、複数のコンタクトプラグと、
を含む垂直型メモリ装置。
【請求項１９】
前記複数のゲート電極の各々の前記第１部分は該ゲート電極の縁部に形成され、前記第１部分の上面は残り部分の上面より高い、請求項１８に記載の垂直型メモリ装置。
【請求項２０】
前記複数のコンタクトプラグの各々が電気的に連結される前記複数のゲート電極のうちの１つは前記貫通するゲート電極のうちの最上層に配置される、請求項１９に記載の垂直型メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は垂直型メモリ装置及びその製造方法に関し、より詳しくは、コンタクトプラグを有する垂直型メモリ装置及びその製造方法に関する。
【背景技術】
【０００２】
ＣＯＰ（Cell  Over  Peri）構造のＶＮＡＮＤ（Vertical  NAND）フラッシュメモリ装置の製造方法で、共通ソースライン（ＣＳＬ）とコンタクトプラグは別途の工程により形成されるので、工程数が多くなる。また、複数のコンタクトプラグを対応する各階段パッドのみに接触するように形成することが困難である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の課題は、優れる電気的特性を有する垂直型メモリ装置を提供することにある。
【０００４】
本発明の課題は、優れる電気的特性を有する垂直型メモリ装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
前述した本発明の一課題を達成するために、例示的な実施形態に従う垂直型メモリ装置は、基板の上面に垂直な第１方向に沿って前記基板上に積層されて上層に行くほど前記基板の上面に平行な第２方向への延在長さが徐々に減る階段形状に配置され、各々の前記第２方向の端部に形成されたパッドが他の部分に比べて大きい厚さを有する複数のゲート電極と、前記複数のゲート電極を貫通して前記第１方向に延在されたチャンネルと、前記複数のゲート電極を貫通して前記第１方向に延在され、かつ前記複数のゲート電極のうちの第１ゲート電極のパッドと接触して、これに電気的に連結され、前記複数のゲート電極のうちの第２ゲート電極とは電気的に絶縁されたコンタクトプラグと、を含むことができる。
【０００６】
前述した本発明の一課題を達成するために、他の例示的な実施形態に従う垂直型メモリ装置は、セルアレイ領域及びパッド領域を含む基板上に形成された回路パターンと、前記回路パターンをカバーする層間絶縁膜と、前記基板のセルアレイ領域上で前記層間絶縁膜上に形成されたベースパターンと、前記ベースパターン及び前記層間絶縁膜上に前記基板の上面に垂直な第１方向に互いに離隔するように複数の層に各々配置された複数のゲート電極と、前記基板のセルアレイ領域上で前記複数のゲート電極を貫通するチャンネルと、前記基板のパッド領域上で前記複数のゲート電極及び前記層間絶縁膜を貫通して前記回路パターンに電気的に連結されたコンタクトプラグと、を含むことができ、前記コンタクトプラグは前記複数のゲート電極のうちの１つのみに電気的に連結できる。
【０００７】
前述した本発明の一課題を達成するために、更に他の例示的な実施形態に従う垂直型メモリ装置は、基板の上面に垂直な第１方向に沿って前記基板上に積層され、各々の第１部分が残りの部分に比べて大きい厚さを有する複数のゲート電極と、前記複数のゲート電極を貫通して前記第１方向に各々延在された複数のチャンネルと、各々が前記複数のゲート電極のうちの複数個の一部を貫通して前記第１方向に延在され、かつ各々が前記貫通するゲート電極のうちの１つの前記第１部分を貫通して、これに電気的に連結され、前記貫通するゲート電極のうちの残りのものとは電気的に絶縁された複数のコンタクトプラグと、を含むことができる。
【０００８】
前述した本発明の他の課題を達成するために、例示的な実施形態に従う垂直型メモリ装置の製造方法において、セルアレイ領域及びパッド領域を含む基板上に前記基板の上面に垂直な第１方向に沿って第１絶縁膜及び犠牲膜を交互に反復的に積層し、前記積層された第１絶縁膜及び犠牲膜を貫通して前記第１方向に延在されるチャンネルを形成し、前記基板のセルアレイ領域及びパッド領域上に前記を貫通して前記第１方向に延在される第１開口及び前記基板のパッド領域上に前記積層された第１絶縁膜及び犠牲膜の少なくとも一部を貫通する第２開口を形成し、前記第１及び第２開口を通じて前記犠牲膜を除去して前記積層された第１絶縁膜の間にギャップを形成し、前記ギャップ内にゲート電極を形成し、そして前記第１開口及び前記第２開口内にそれぞれ共通ソースライン（ＣＳＬ）及びコンタクトプラグを同時に形成することができる。
【０００９】
前述した本発明の他の課題を達成するために、他の例示的な実施形態に従う垂直型メモリ装置の製造方法において、基板の上面に垂直な第１方向に沿って前記基板上に、第１絶縁パターンにより互いに離隔するように形成されて、上層に行くほど前記基板の上面に平行な第２方向への延在長さが徐々に減る階段形状に配置され、少なくとも一部の前記第２方向への端部が他の部分に比べて大きい厚さを有する複数の犠牲パターンを含むモールドを形成し、前記モールドを貫通して前記第１方向に延在されたチャンネルを形成し、前記モールドの前記複数の犠牲パターンを除去して前記第１方向に互いに離隔した複数のギャップを形成し、各犠牲パターンの端部に対応するパッドを含むゲート電極を各ギャップ内に形成して複数のゲート電極を形成し、そして前記複数のゲート電極のうちの少なくとも一部を貫通して前記第１方向に延在され、かつ前記貫通するゲート電極のうちの最上層に形成された第１ゲート電極のパッドと接触して、これに電気的に連結され、前記貫通するゲート電極のうちの残りの第２ゲート電極とは電気的に絶縁されたコンタクトプラグを形成することができる。
【発明の効果】
【００１０】
例示的な実施形態に従う垂直型メモリ装置の製造方法において、ＣＳＬとコンタクトプラグが同時に形成されることができ、これによって、工程数が減少できる。また、前記コンタクトプラグが１つのゲート電極のパッドのみに接触するように形成される必要がないので、精密に工程を制御する必要がない。
【００１１】
一方、前記コンタクトプラグの形成のための第２開口が前記ゲート電極形成のための第１開口の間に形成されるので、別途のダミー開口を形成する必要がなくなり、各種の構造物のレイアウト設計の自由度が増加できる。
【図面の簡単な説明】
【００１２】
【図１】図１から図３ｃは、例示的な実施形態に従う垂直型メモリ装置を説明するための平面図及び断面図である。
【図２ａ】図１から図３ｃは、例示的な実施形態に従う垂直型メモリ装置を説明するための平面図及び断面図である。
【図２ｂ】図１から図３ｃは、例示的な実施形態に従う垂直型メモリ装置を説明するための平面図及び断面図である。
【図３ａ】図１から図３ｃは、例示的な実施形態に従う垂直型メモリ装置を説明するための平面図及び断面図である。
【図３ｂ】図１から図３ｃは、例示的な実施形態に従う垂直型メモリ装置を説明するための平面図及び断面図である。
【図３ｃ】図１から図３ｃは、例示的な実施形態に従う垂直型メモリ装置を説明するための平面図及び断面図である。
【図４】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図５】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図６】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図７】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図８】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図９】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１０】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１１】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１２】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１３】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１４】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１５】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１６】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１７】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１８】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図１９】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２０】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２１】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２２】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２３】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２４】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２５】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２６】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２７】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２８】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図２９】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図３０】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図３１】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図３２】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図３３】図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。
【図３４】例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。
【発明を実施するための形態】
【００１３】
以下、添付した図面を参照して例示的な実施形態に従う垂直型メモリ装置に対して詳細に説明する。
【００１４】
図１から図３は、例示的な実施形態に従う垂直型メモリ装置を説明するための平面図及び断面図である。具体的に、図１は平面図であり、図２及び図３は断面図である。
【００１５】
この際、図１は基板の第１領域の縁部及び第２及び第３領域に対する平面図であり、図２ａは図１のＡ−Ａ’線に沿って切断した断面図であり、図３ａは図１のＢ−Ｂ’線に沿って切断した断面図である。一方、図２ｂは図２ａのＸ領域に対する拡大断面図であり、図３ｂ及び３ｃは図３ａのＹ領域に対する拡大断面図である。
【００１６】
以下、前記基板の上面に実質的に垂直な方向を第１方向と定義し、前記基板の上面に実質的に平行な水平方向のうち、互いに交差する２つ方向を各々第２及び第３方向と定義する。例示的な実施形態において、前記第２及び第３方向は互いに直交することができる。
【００１７】
図１、２ａ、２ｂ、３ａ、及び３ｂを参照すると、前記垂直型メモリ装置は、基板１００上に形成された回路パターン、前記回路パターン上に形成されたメモリセル、及び前記回路パターンと前記メモリセルを電気的に連結する第１上部コンタクトプラグ５１０を含むことができる。また、前記垂直型メモリ装置は、ベースパターン２４０、共通ソースライン（ＣＳＬ）５２０、第２乃至第６上部コンタクトプラグ５１５、５４０、５４２、５４４、５４６、第１、第３、及び第４上部ビア５８０、５８４、５８６、第２上部ビア（図示せず）、第１乃至第５上部配線５６０、５６２、５６４、５６６、６００、第６上部配線（図示せず）、及び第７及び第８上部配線６０４、６０６をさらに含むことができる。
【００１８】
基板１００は、シリコン、ゲルマニウム、シリコン−ゲルマニウムのような半導体物質、またはＧａＰ、ＧａＡｓ、ＧａＳｂなどのＩＩＩ−Ｖ族化合物を含むことができる。一部の実施形態によれば、基板１００は、シリコン−オン−インシュレーター（ＳＯＩ）基板またはゲルマニウム−オン−インシュレーター（ＧＯＩ）基板でありうる。
【００１９】
例示的な実施形態において、基板１００は第１乃至第３領域（I、II、III）を含むことができる。第１領域（I）はメモリセルアレイが形成されるセルアレイ領域であり、第２領域（I）はゲート電極パッドが形成されるパッド領域でありうる。前記セルアレイ領域及び前記パッド領域は共にメモリセル領域と称されることができ、第３領域（III）は前記メモリセル領域を囲む周辺領域でありうる。場合によって、基板１００は第３領域（III）は含まず、第１及び第２領域（I、II）のみを含むこともできる。
【００２０】
基板１００は、上部に素子分離パターン１１０が形成されたフィールド領域と、そうでないアクティブ領域１０５とに分離できる。
【００２１】
例示的な実施形態において、前記垂直型メモリ装置は、ＣＯＰ（Cell  Over  Peri）構造を有することができる。即ち、メモリセルを駆動させる回路パターンが前記メモリセルの周辺に形成されるものでなく、前記メモリセルの下部に形成できる。これによって、基板１００上には前記回路パターンが形成される回路パターン領域と前記メモリセル領域が垂直方向に積層されることができ、前記回路パターンは下部回路パターンと称されることもできる。
【００２２】
前記回路パターンは、トランジスタ、下部コンタクトプラグ、下部配線、下部ビアなどを含むことができる。図２及び図３では、例示的に第１及び第２トランジスタ、第１乃至第４下部コンタクトプラグ１７２、１７４、１７６、１７８、第１乃至第９下部配線１８２、１８４、１８６、１８８、２０２、２０４、２２２、２２４、２２６、及び第１乃至第４下部ビア１９２、１９４、２１２、２１４が図示されているが、本発明の概念はこれに限定されるものではない。
【００２３】
前記第１トランジスタは、基板１００の第１領域（I）上に形成された第１下部ゲート構造物１５２、及びこれに隣接するアクティブ領域１０５の上部に形成された第１及び第２不純物領域１０２、１０４を含むことができ、前記第２トランジスタは基板１００の第２領域（II）上に形成された第２下部ゲート構造物１５４、及びこれに隣接するアクティブ領域１０５の上部に形成された第３及び第４不純物領域１０６、１０８を含むことができる。
【００２４】
第１下部ゲート構造物１５２は、基板１００上に順次に積層された第１下部ゲート絶縁パターン１２２、第１下部ゲート電極１３２、及び第１下部ゲートマスク１４２を含むことができ、第２下部ゲート構造物１５４は、基板１００上に順次に積層された第２下部ゲート絶縁パターン１２４、第２下部ゲート電極１３４、及び第２下部ゲートマスク１４４を含むことができる。
【００２５】
第１及び第２下部ゲート絶縁パターン１２２、１２４は、例えば、シリコン酸化物のような酸化物を含むことができ、第１及び第２下部ゲート電極１３２、１３４は、例えば、金属、金属窒化物、金属シリサイド、不純物がドーピングされたポリシリコンなどを含むことができ、第１及び第２下部ゲートマスク１４２、１４４は、例えば、シリコン窒化物のような窒化物を含むことができる。第１乃至第４不純物領域１０２、１０４、１０６、１０８にはｎ型またはｐ型不純物がドーピングできる。
【００２６】
前記第１及び第２トランジスタは基板１００上に形成された第１層間絶縁膜１６０によりカバーされることができ、第１乃至第４下部コンタクトプラグ１７２、１７４、１７６、１７８は第１層間絶縁膜１６０を貫通して、それぞれ、第１乃至第４不純物領域１０２、１０４、１０６、１０８の上面に接触することができる。
【００２７】
第１乃至第４下部配線１８２、１８４、１８６、１８８は第１層間絶縁膜１６０上に形成されて、それぞれ、第１乃至第４下部コンタクトプラグ１７２、１７４、１７６、１７８の上面に接触することができる。第２下部配線１８４上には第１下部ビア１９２、第５下部配線２０２、第３下部ビア２１２、及び第７下部配線２２２が順次に積層されることができ、第４下部配線１８８上には第２下部ビア１９４、第６下部配線２０４、第４下部ビア２１４、及び第９下部配線２２６が順次に積層できる。一方、第８下部配線２２４は基板１００の第２領域（II）上に形成されて、基板１００の第１及び第３領域（I、III）上にそれぞれ形成された第７及び第９下部配線２２２、２２６と同一層に複数個に形成されることができ、図示してはいないが、前記回路パターンの他のトランジスタと電気的に連結できる。
【００２８】
各第１乃至第４下部コンタクトプラグ１７２、１７４、１７６、１７８、各第１乃至第９下部配線１８２、１８４、１８６、１８８、２０２、２０４、２２２、２２４、２２６、及び各第１乃至第４下部ビア１９２、１９４、２１２、２１４は、金属、金属窒化物、または不純物がドーピングされたポリシリコンを含むことができる。
【００２９】
図２及び図３には、例示的に、第１層間絶縁膜１６０上に３個の層に下部配線１８２、１８４、１８６、１８８、２０２、２０４、２２２、２２４、２２６が形成されたものが図示されているが、本発明の概念はこれに限定されるものではない。
【００３０】
第１層間絶縁膜１６０上には第２層間絶縁膜２３０が形成されて第１乃至第９下部配線１８２、１８４、１８６、１８８、２０２、２０４、２２２、２２４、２２６、及び第１乃至第４下部ビア１９２、１９４、２１２、２１４をカバーすることができる。
【００３１】
第２層間絶縁膜２３０上にはベースパターン２４０が形成できる。例示的な実施形態において、ベースパターン２４０は基板１００の第１領域（I）上に形成されることができ、その側壁が第２層間絶縁膜２３０によりカバーされることができ、その上面が第２層間絶縁膜２３０の上面と実質的に同一な平面に形成できる。ベースパターン２４０は、例えば、ポリシリコン層を含むことができる。
【００３２】
基板１００の第１及び第２領域（I、II）上でベースパターン２４０及び第２層間絶縁膜２３０上には前記メモリセルが形成できる。
【００３３】
前記メモリセルは前記第２及び第３方向に配置されてメモリセルアレイを形成することができる。前記メモリセルアレイは、前記第３方向に配置されて互いに離隔した複数のメモリセルブロックを含むことができ、これらは前記第２方向に延在されるＣＳＬ５２０により互いに区分できる。
【００３４】
前記各メモリセルブロックは、内部にチャンネルブロックを含むことができる。前記各チャンネルブロックは、前記第２方向に配置された複数のチャンネル４１０を各々含む複数のチャンネル列を含むことができる。一実施形態において、前記各チャンネルブロックは前記第３方向に沿って順に配列された第１、第２、第３、及び第４チャンネル列４１０ａ、４１０ｂ、４１０ｃ、４１０ｄを含むことができるが、本発明の概念はこれに限定されるものではない。
【００３５】
前記各メモリセルブロックは、ベースパターン２４０上に前記第１方向に沿って互いに離隔するように形成された複数のゲート電極４８５、ゲート電極４８５の間に形成された第１絶縁パターン３１５、及びゲート電極４８５及び第１絶縁パターン３１５を貫通する第２構造物を含むことができる。
【００３６】
ゲート電極４８５は基板１００の第１及び第２領域（I、II）上に形成されて、前記第１方向に沿って互いに離隔するように複数個に積層されることができ、また各ゲート電極４８５は第１及び第２領域（I、II）上で前記第２方向に延長できる。ゲート電極４８５の前記第２方向への延長長さは下層から上層に行くほど徐々に小さくなることができ、これによって、これらは全体的に階段形状を有することができる。
【００３７】
ゲート電極４８５は、第１導電パターン４８５ａ及びパッド４８５ｂを含むことができる。第１導電パターン４８５ａは基板１００の第１及び第２領域（I、II）上で前記第２方向に延長されることができ、パッド４８５ｂは基板１００の第２領域（II）上で第１導電パターン４８５ａの各両端に形成できる。即ち、パッド４８５ｂはゲート電極４８５の前記第２方向への端部に形成できる。
【００３８】
例示的な実施形態において、複数の層に各々形成されたゲート電極４８５のうち、少なくとも一部に含まれたパッド４８５ｂは第１導電パターン４８５ａに比べて上面の高さが高くて相対的に厚い厚さを有することができる。図面上では最下層及び最上層を除外した残りのゲート電極４８５のパッド４８５ｂが相対的に厚い厚さを有するように図示されているが、本発明の概念はこれに限定されず、例えば、全ての層のゲート電極４８５に含まれたパッド４８５ｂが相対的に厚い厚さを有することもできる。
【００３９】
一方、第１導電パターン４８５ａ及びパッド４８５ｂは各々第１バリアパターン（図示せず）及び第２バリアパターン（図示せず）により上下面及び側壁の一部がカバーされることもできる。第１導電パターン４８５ａ及びパッド４８５ｂは、例えば、タングステン、チタニウム、タンタリウム、白金などの電気抵抗の低い金属を含むことができ、前記第１及び第２バリアパターンは、例えば、チタニウム窒化物、タンタリウム窒化物などの金属窒化物を含むことができる。一実施形態において、第１導電パターン４８５ａ及びパッド４８５ｂは互いに実質的に同一な物質を含むことができる。
【００４０】
ゲート電極４８５は、前記第１方向に沿って順次に積層された第１乃至第３ゲート電極７００、７１０、７２０を含むことができる。この際、第１ゲート電極７００はグラウンド選択ライン（ＧＳＬ）の役割を遂行することができ、第２ゲート電極７１０はワードラインの役割を遂行することができ、第３ゲート電極７２０はストリング選択ライン（ＳＳＬ）の役割を遂行することができる。この際、第１乃至第３ゲート電極７００、７１０、７２０の各々は１つまたは複数個の層に形成できる。
【００４１】
例示的な実施形態において、第１ゲート電極７００は最下層に形成され、第３ゲート電極７２０は最上層及びその下の１つの層に形成され、第２ゲート電極７１０は第１ゲート電極７００及び第３ゲート電極７２０の間で複数の層に形成できる。
【００４２】
階段形状に積層されたゲート電極４８５の側壁は第２層間絶縁膜２３０上に形成された第４層間絶縁パターン３３０によりカバーされることができ、最上層の第１絶縁パターン３１５及び第４層間絶縁パターン３３０上には第５及び第６層間絶縁膜３４０、４４０が形成できる。
【００４３】
一方、ゲート電極４８５の上面、底面、及びチャンネル４１０に隣接する側面は、第２ブロッキング膜４７０によりカバーできる。一実施形態において、第２ブロッキング膜４７０はゲート電極４８５のうち、パッド４８５ｂの上下面及び側壁はカバーしないことがある。第２ブロッキング膜４７０は、例えば、アルミニウム酸化物、ハフニウム酸化物などの金属酸化物を含むことができる。
【００４４】
第１絶縁パターン３１５は、例えば、シリコン酸化物のような酸化物を含むことができ、これらの側壁に形成された第４層間絶縁パターン３３０または最上層の第１絶縁パターン３１５の上に形成された第５層間絶縁膜３４０と併合されることもできる。
【００４５】
前記各第２構造物は、ベースパターン２４０上に形成された半導体パターン３６０、電荷貯蔵構造物４００、チャンネル４１０、及び充填パターン４２０を含む第１構造物と、前記第１構造物上に形成されたキャッピングパターン４３０を含むことができる。
【００４６】
半導体パターン３６０はベースパターン２４０の材質によって単結晶シリコンまたは単結晶ゲルマニウムを含むことができ、場合によって、不純物がドーピングされることもできる。例示的な実施形態において、半導体パターン３６０はピラー（pillar）形状を有することができ、その上面が第１絶縁パターン３１５のうち、ベースパターン２４０の上面から前記第１方向に２番目の層に形成された第１絶縁パターン３１５の上面と底面との間に位置することができる。半導体パターン３６０は、上に位置するチャンネル４１０と類似するようにチャンネル役割を遂行することができ、これによって、下部チャンネルと称されることもできる。
【００４７】
チャンネル４１０は、半導体パターン３６０の中央部の上面に前記第１方向に延在されることができ、カップ形状を有することができる。電荷貯蔵構造物４００は、半導体パターン３６０の縁部の上面にチャンネル４１０の外側壁をカバーするように前記第１方向に延在されることができ、底面の中央部が開いたカップ形状を有することができる。充填パターン４２０は、カップ形状のチャンネル４１０が形成する内部空間を充たすようにピラー（pillar）形状を有することができる。
【００４８】
電荷貯蔵構造物４００は、順次に積層された第１ブロッキングパターン３７０、電荷貯蔵パターン３８０、及びトンネル絶縁パターン３９０を含むことができる。
【００４９】
チャンネル４１０は不純物がドーピングされるか、またはドーピングされていない単結晶シリコンを含むことができる。第１ブロッキングパターン３７０は、例えば、シリコン酸化物のような酸化物を含むことができ、電荷貯蔵パターン３８０は、例えば、シリコン窒化物のような窒化物を含むことができ、トンネル絶縁パターン３９０は、例えば、シリコン酸化物のような酸化物を含むことができる。充填パターン４２０は、例えば、シリコン酸化物のような酸化物を含むことができる。
【００５０】
キャッピングパターン４３０は、不純物がドーピングされるか、またはドーピングされていない単結晶シリコンを含むことができる。キャッピングパターン４３０は最上層の第１絶縁パターン３１５の上部及び第５層間絶縁膜３４０を貫通することができる。
【００５１】
ＣＳＬ５２０は、前記第１方向に延在されてベースパターン２４０の上部に形成された第５不純物領域２５５の上面に接触することができる。ＣＳＬ５２０は、前記第２方向に延在されて前記ゲート電極を前記第３方向に互いに分離させることができる。但し、ＣＳＬ５２０の側壁は第１絶縁パターン３１５と接触するか、または各ゲート電極４８５と同一層に形成された第２絶縁パターン５０５によりカバーされることができ、これによって、前記ゲート電極とは電気的に絶縁できる。
【００５２】
例示的な実施形態において、ＣＳＬ５２０は前記ゲート電極のパッド４８５ｂと実質的に同一な物質を含むことができる。
【００５３】
第１上部コンタクトプラグ５１０は、基板１００の第２領域（II）上で前記第１方向に延在されて第８配線２２４に連結されることができ、第５及び第６層間絶縁膜３４０、４４０、第４層間絶縁パターン３３０、ゲート電極４８５のうちの一部、及び第２層間絶縁膜２３０を貫通することができる。
【００５４】
この際、第１上部コンタクトプラグ５１０は１つ層に形成されたゲート電極４８５に含まれたパッド４８５ｂを貫通して、これに接触することができ、他の層、即ち、これより低い層に形成されたゲート電極４８５に含まれた第１導電パターン４８５ａを貫通するが、これと同一な層に形成されて第１上部コンタクトプラグ５１０の側壁を囲む第２絶縁パターン５０５により、これらとは電気的に絶縁できる。
【００５５】
例示的な実施形態において、第１上部コンタクトプラグ５１０は前記ゲート電極のパッド４８５ｂと実質的に同一な物質を含むことができる。
【００５６】
一方、図３ｃを参照すると、第１上部コンタクトプラグ５１０は前記第１方向に延在されて第８下部配線２２４の上面に接触する第１延在部５１０ａ、及びその前記第２方向の両側に形成されて、これに直接接触し、隣り合うＣＳＬ５２０の間で前記第３方向に延在される第２延在部５１０ｂを含むものと見ることもできる。
【００５７】
即ち、以後に説明される前記垂直型メモリ装置の製造方法において、第１延在部５１０ａと第２延在部５１０ｂは同一工程で同一物質を含むように形成されることができ、これによって、これらが共に第１上部コンタクトプラグ５１０を構成するものと見ることもできる。この場合、ゲート電極４８５は第１導電パターン４８５ａのみを含むことができる。
【００５８】
この際、第２延在部５１０ｂは第１延在部５１０ａに隣接した部分の上面が第１導電パターン４８５ａ、即ちゲート電極４８５に隣接した部分の上面より高いことがあり、これによって、ゲート電極４８５の厚さより厚いことがある。例示的な実施形態において、第１上部コンタクトプラグ５１０の第２延在部５１０ｂは階段形状を有することができる。
【００５９】
一方、第２上部コンタクトプラグ５１５は基板１００の第３領域（III）上で第２、第５、及び第６層間絶縁膜２３０、３４０、４４０、及び第４層間絶縁パターン３３０を貫通して第９下部配線２２６の上面に連結できる。一実施形態において、第２上部コンタクトプラグ５１５は第１上部コンタクトプラグ５１０と実質的に同一な物質を含むことができる。
【００６０】
第６層間絶縁膜４４０、ＣＳＬ５２０、及び第１及び第２上部コンタクトプラグ５１０、５１５上には第７乃至第１０層間絶縁膜５３０、５５０、５７０、５９０が順次に積層されることができ、これら内には上部回路パターンが形成できる。図面上には例示的な上部回路パターンのレイアウトが図示されているが、本発明の概念はこれに限定されず、前記上部回路パターンは多様なレイアウトを有することができる。
【００６１】
例示的な実施形態において、第１、第２、第５乃至第１０層間絶縁膜１６０、２３０、３４０、４４０、５３０、５５０、５７０、５９０、及び第４層間絶縁パターン３３０は、例えば、シリコン酸化物のような酸化物を含むことができ、これらのうちの一部または全部は互いに併合できる。
【００６２】
第３上部コンタクトプラグ５４０は第６及び第７層間絶縁膜４４０、５３０を貫通してキャッピングパターン４３０の上面に接触することができ、第４上部コンタクトプラグ５４２は第７層間絶縁膜５３０を貫通してＣＳＬ５２０の上面に接触することができ、第５及び第６上部コンタクトプラグ５４４、５４６は第７層間絶縁膜５３０を貫通して、それぞれ、第１及び第２上部コンタクトプラグ５１０、５１５の上面に接触することができる。
【００６３】
第１乃至第４上部配線５６０、５６２、５６４、５６６は第８層間絶縁膜５５０を貫通して、それぞれ、第３乃至第６上部コンタクトプラグ５４０、５４２、５４４、５４６の上面に接触することができる。第１上部ビア５８０、第２上部ビア（図示せず）、第３上部ビア５８４、及び第４上部ビア５８６は、第９層間絶縁膜５７０を貫通して、それぞれ、第１乃至第４上部配線５６０、５６２、５６４、５６６の上面に接触することができる。
【００６４】
第５上部配線６００、第６上部配線（図示せず）、第７上部配線６０４、及び第８上部配線６０６は、第１０層間絶縁膜５９０を貫通して、それぞれ、第１上部ビア５８０、前記第２上部ビア、第３上部ビア５８４、及び第４上部ビア５８６の上面に接触することができる。例示的な実施形態において、第５上部配線６００は前記第３方向に延在されることができ、前記第２方向に沿って複数個に形成できる。第５上部配線６００は、前記垂直型メモリ装置のビットライン６００の役割を遂行することができる。
【００６５】
一方、前記垂直型メモリ装置は追加的な上部配線をさらに含むことができる。
【００６６】
前記垂直型メモリ装置はメモリセルと下部回路パターンが第１上部コンタクトプラグ５１０により電気的に連結されることができ、第１コンタクトプラグ５１０は複数の層に形成されたゲート電極４８５を貫通することができるが、前記貫通するゲート電極４８５のうち、最上層に形成されたゲート電極４８５のみに電気的に連結できる。即ち、第１上部コンタクトプラグ５１０は１つの層に形成されたゲート電極４８５のパッド４８５ｂを貫通して、これに直接接触することによって電気的に連結されることができ、これより低い層のゲート電極４８５を貫通するが、これらの間の第２絶縁パターン５０５により互いに離隔して電気的に連結されないようにしうる。
【００６７】
図４から図３３は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための平面図及び断面図である。具体的に、図４、１０、１４、２０、及び２９は平面図であり、図５−９、１１−１３、１５−１９、２１−２８、及び３０−３３は断面図である。
【００６８】
この際、図５、７、１５、１７−１８、２１、２３、及び３０は対応する各平面図のＡ−Ａ’線を切断した断面図であり、図６、８−９、１１−１３、１６、１９、２２、２４−２９、及び３１は対応する各平面図のＢ−Ｂ’線を切断した断面図である。一方、図１８は図１７のＸ領域の拡大断面図であり、図２５−２８は図２４のＹ領域の拡大断面図であり、図３２及び３３は図２９のＹ領域の拡大断面図である。
【００６９】
図４から図６を参照すると、基板１００上に回路パターンを形成し、これをカバーする第１及び第２層間絶縁膜１６０、２３０を基板１００上に順次に形成することができる。
【００７０】
基板１００は、上部に素子分離パターン１１０が形成されたフィールド領域と、そうでないアクティブ領域１０５とに分離できる。素子分離パターン１１０は、例えばＳＴＩ工程により形成できる。
【００７１】
例示的な実施形態において、前記垂直型メモリ装置はＣＯＰ構造を有することができる。即ち、基板１００上には前記回路パターンが形成される回路パターン領域と前記メモリセル領域が垂直方向に積層できる。
【００７２】
前記回路パターンは、トランジスタ、下部コンタクトプラグ、下部配線、下部ビアなどを含むことができる。一実施形態において、基板１００の第１領域（I）上に形成された第１下部ゲート構造物１５２、及びこれに隣接するアクティブ領域１０５の上部に形成された第１及び第２不純物領域１０２、１０４を含む第１トランジスタと、基板１００の第２領域（II）上に形成された第２下部ゲート構造物１５４、及びこれに隣接するアクティブ領域１０５の上部に形成された第３及び第４不純物領域１０６、１０８を含む第２トランジスタが形成できる。
【００７３】
第１下部ゲート構造物１５２は、基板１００上に順次に積層された第１下部ゲート絶縁パターン１２２、第１下部ゲート電極１３２、及び第１下部ゲートマスク１４２を含むことができ、第２下部ゲート構造物１５４は基板１００上に順次に積層された第２下部ゲート絶縁パターン１２４、第２下部ゲート電極１３４、及び第２下部ゲートマスク１４４を含むことができる。
【００７４】
第１層間絶縁膜１６０は基板１００上に形成されて前記第１及び第２トランジスタをカバーすることができ、第１乃至第４下部コンタクトプラグ１７２、１７４、１７６、１７８は第１層間絶縁膜１６０を貫通して、それぞれ、第１乃至第４不純物領域１０２、１０４、１０６、１０８に接触することができる。
【００７５】
第１乃至第４下部配線１８２、１８４、１８６、１８８は、第１層間絶縁膜１６０上に形成されて、それぞれ、第１乃至第４下部コンタクトプラグ１７２、１７４、１７６、１７８の上面に接触することができる。第２下部配線１８４上には第１下部ビア１９２、第５下部配線２０２、第３下部ビア２１２、及び第７下部配線２２２が順次に積層できる。第４下部配線１８８上には第２下部ビア１９４、第６下部配線２０４、第４下部ビア２１４、及び第９下部配線２２６が順次に積層できる。一方、第８下部配線２２４は第７及び第９下部配線２２２、２２６と同一層に複数個に形成されることができ、図示してはいないが、前記回路パターンの他のトランジスタと電気的に連結できる。
【００７６】
例示的な実施形態において、各第１乃至第９下部配線１８２、１８４、１８６、１８８、２０２、２０４、２２２、２２４、２２６、及び各第１乃至第４下部ビア１９２、１９４、２１２、２１４は、ダマシン（damascene）工程により形成できるが、これとは異なり、陽刻パターン方法により形成されることもできる。
【００７７】
第２層間絶縁膜２３０は、第１層間絶縁膜１６０上に形成されて第１乃至第９下部配線１８２、１８４、１８６、１８８、２０２、２０４、２２２、２２４、２２６、及び第１乃至第４下部ビア１９２、１９４、２１２、２１４をカバーすることができる。第２層間絶縁膜２３０は、下部の第１層間絶縁膜１６０に併合されることもできる。
【００７８】
図７及び図８を参照すると、第２層間絶縁膜２３０上にベースパターン２４０を形成し、ベースパターン２４０の側壁をカバーする第３層間絶縁パターン２５０を第２層間絶縁膜２３０上に形成することができる。
【００７９】
ベースパターン２４０は、化学気相成長（ＣＶＤ）工程、原子層成長（ＡＬＤ）工程などにより第２層間絶縁膜２３０上にベース層を形成した後、基板１００の第１領域（I）上のみに残留するように前記ベース層をパターニングすることによって形成できる。
【００８０】
第３層間絶縁パターン２５０は、ベースパターン２４０をカバーする第３層間絶縁膜を第２層間絶縁膜２３０上に形成した後、ベースパターン２４０の上面が露出するまで前記第３層間絶縁膜を平坦化することによって形成できる。
【００８１】
第３層間絶縁パターン２５０は下に位置する第２層間絶縁膜２３０に併合されることもでき、以下ではこれらを共に第２層間絶縁膜２３０と称することにする。例示的な実施形態において、前記平坦化工程は、化学機械的研磨（ＣＭＰ）工程及び／又はエッチバック（etch  back）工程により遂行できる。
【００８２】
図９を参照すると、ベースパターン２４０及び第２層間絶縁膜２３０上に第１絶縁膜３１０及び犠牲膜３２０を交互に反復的に積層することができる。これによって、複数の第１絶縁膜３１０及び複数の犠牲膜３２０が前記第１方向に沿って交互に積層できる。
【００８３】
第１絶縁膜３１０及び犠牲膜３２０は、例えば、化学気相成長（ＣＶＤ）工程、プラズマ化学気相成長（ＰＥＣＶＤ）工程、原子層成長（ＡＬＤ）工程などにより形成することができる。
【００８４】
犠牲膜３２０は第１絶縁膜３１０に対してエッチング選択比を有する物質、例えば、シリコン窒化物のような窒化物を含むことができる。
【００８５】
図１０及び図１１を参照すると、最上層に形成された第１絶縁膜３１０を部分的にカバーするフォトレジストパターン（図示せず）を最上層第１絶縁膜３１０上に形成した後、これをエッチングマスクに使用して最上層第１絶縁膜３１０及びその下の最上層犠牲膜３２０をエッチングする。これによって、最上層犠牲膜３２０の下に形成された第１絶縁膜３１０の一部が露出できる。
【００８６】
前記フォトレジストパターンの面積を一定の割合で縮小させた後、これをエッチングマスクに使用して最上層第１絶縁膜３１０、最上層犠牲膜３２０、前記露出した第１絶縁膜３１０、及びその下の犠牲膜３２０をまたエッチングするトリミング（trimming）工程を遂行する。前記トリミング工程を反復的に遂行することによって、順次に積層された犠牲パターン３２５及び第１絶縁パターン３１５で各々構成される複数個の階段を含み、全体的に階段形状を有するモールド（mold）が形成できる。以下、前記各階段は外部に露出する部分だけでなく、上層階段によりカバーされて外部に露出しない部分まで含んで、同一層に形成された犠牲パターン３２５及び第１絶縁パターン３１５全てを称することとする。
【００８７】
前記モールドは、基板１００の第１及び第２領域（I、II）上に形成できる。この際、前記モールドに含まれた各階段の外部に露出した露出部は、基板１００の第２領域（II）上に形成できる。
【００８８】
例示的な実施形態において、前記モールドに含まれた階段は下層から上層に行くほど前記各第２及び第３方向に延長される長さが減少することができる。
【００８９】
図１２を参照すると、犠牲パターン３２５のうちの少なくとも一部の前記第２方向への各端部の厚さを増加させることができる。
【００９０】
一実施形態において、各階段の露出部に含まれた第１絶縁パターン３１５の端部を除去して犠牲パターン３２５の端部を露出させた後、前記露出した犠牲パターン３２５の端部上に犠牲パターン３２５と同一な物質を追加で蒸着することによって、各犠牲パターン３２５の端部の厚さを増加させることができる。これによって、各犠牲パターン３２５の前記第２方向への端部は他の部分に比べて上面の高さがより高くなりうる。
【００９１】
図１２では最下層及び最上層を除外した各犠牲パターン３２５の端部の厚さが増加したものが図示されているが、本発明の概念はこれに限定されず、例えば、全ての犠牲パターン３２５の端部の厚さが増加されてもよい。
【００９２】
図１３を参照すると、前記モールドをカバーする第４層間絶縁膜を第２層間絶縁膜２３０上に形成し、最上層の第１絶縁パターン３１５の上面が露出するまで前記第４層間絶縁膜を平坦化することによって、前記モールドの側壁をカバーする第４層間絶縁パターン３３０を形成することができる。第４層間絶縁パターン３３０は下に位置する第２層間絶縁膜２３０及び／又は第１絶縁パターン３１５と併合されることもできる。
【００９３】
その後、前記モールドの上面及び第４層間絶縁パターン３３０の上面に第５層間絶縁膜３４０を形成することができる。第５層間絶縁膜３４０は、下に位置する第４層間絶縁パターン３３０及び／又は最上層の第１絶縁パターン３１５に併合されることもできる。
【００９４】
図１４から図１６を参照すると、第５層間絶縁膜３４０上に第１マスク（図示せず）を形成した後、これをエッチングマスクに使用して下に位置する第５層間絶縁膜３４０、第１絶縁パターン３１５、及び犠牲パターン３２５をエッチングすることによって、これらを貫通してベースパターン２４０の上面を露出させるチャンネルホール（hole）３５０を形成することができる。
【００９５】
チャンネルホール３５０は前記第２及び第３方向の各々に沿って複数個に形成されることができ、これによって、チャンネルホールアレイ（array）が定義できる。一実施形態において、前記チャンネルホールアレイは前記第３方向に互いに離隔した複数のチャンネルホールブロックを含むことができ、前記チャンネルホールブロックは前記第３方向に沿って順に配置された第１、第２、第３、及び第４チャンネルホール列３５０ａ、３５０ｂ、３５０ｃ、３５０ｄを含むことができる。
【００９６】
図１７から図１９を参照すると、まず前記第１マスクを除去した後、チャンネルホール３５０を部分的に充たす半導体パターン３６０を形成することができる。
【００９７】
具体的に、チャンネルホール３５０により露出したベースパターン２４０の上面をシード（seed）に使用する選択的エピタキシャル成長（ＳＥＧ）工程を遂行してチャンネルホール３５０を部分的に充たす半導体パターン３６０を形成することができる。これによって、半導体パターン３６０はベースパターン２４０の材質によって単結晶シリコンまたは単結晶ゲルマニウムを含むように形成されることができ、場合によって不純物がドーピングされることもできる。
【００９８】
その後、チャンネルホール３５０の側壁、半導体パターン３６０の上面、及び第５層間絶縁膜３４０の上面に第１ブロッキング膜、電荷貯蔵膜、トンネル絶縁膜、及び第１スペーサー膜（図示せず）を順次に形成し、前記第１スペーサー膜を異方性エッチングしてチャンネルホール３５０の側壁上のみに残留する第１スペーサー（図示せず）を形成した後、前記第１スペーサーをエッチングマスクに使用して前記トンネル絶縁膜、前記電荷貯蔵膜、及び前記第１ブロッキング膜をエッチングすることによって、それぞれ、半導体パターン３６０及びチャンネルホール３５０の側壁上に底面の中央部が開いたカップ形状を有するトンネル絶縁パターン３９０、電荷貯蔵パターン３８０、及び第１ブロッキングパターン３７０を形成することができる。この際、半導体パターン３６０の上部も部分的に共に除去できる。一方、トンネル絶縁パターン３９０、電荷貯蔵パターン３８０、及び第１ブロッキングパターン３７０は、電荷貯蔵構造物４００を形成することができる。
【００９９】
前記第１スペーサーを除去した後、露出した半導体パターン３６０、トンネル絶縁パターン３９０、及び第５層間絶縁膜３４０上にチャンネル膜を形成し、チャンネルホール３５０の残り部分を十分に充たす充填膜を前記チャンネル膜上に形成する。
【０１００】
その後、第５層間絶縁膜３４０の上面が露出するまで前記充填膜及び前記チャンネル膜を平坦化することによって、各チャンネルホール３５０の残り部分を充たす充填パターン４２０を形成することができ、前記チャンネル膜はチャンネル４１０に変換できる。
【０１０１】
これによって、各チャンネルホール３５０の内部の半導体パターン３６０上には電荷貯蔵構造物４００、チャンネル４１０、及び充填パターン４２０が順次に積層できる。
【０１０２】
チャンネル４１０が形成されるチャンネルホール３５０が第１乃至第４チャンネルホール列３５０ａ、３５０ｂ、３５０ｃ、３５０ｄを含む前記チャンネルホールブロックを定義することができ、また、これらが前記チャンネルホールアレイを定義することによって、チャンネル４１０もやはりこれに対応してチャンネルブロック及びチャンネルアレイを定義することができる。
【０１０３】
その後、充填パターン４２０、チャンネル４１０、及び電荷貯蔵構造物４００で構成される第１構造物の上部を除去してトレンチ（図示せず）を形成し、前記トレンチを充たすキャッピングパターン４３０を形成することができる。
【０１０４】
具体的に、前記第１構造物の上部をエッチバック工程により除去して前記トレンチを形成した後、前記トレンチを充たすキャッピング膜を前記第１構造物及び第５層間絶縁膜３４０上に形成し、第５層間絶縁膜３４０の上面が露出するまで前記キャッピング膜の上部を平坦化してキャッピングパターン４３０を形成することができる。一方、各チャンネルホール３５０の内部に形成される前記第１構造物、半導体パターン３６０、及びキャッピングパターン４３０は、第２構造物を定義することができる。
【０１０５】
図２０から図２２を参照すると、第５層間絶縁膜３４０及びキャッピングパターン４３０上に第６層間絶縁膜４４０を形成する。
【０１０６】
第６層間絶縁膜４４０上に第２マスク（図示せず）を形成した後、これをエッチングマスクに使用して、下に位置する第５及び第６層間絶縁膜３４０、４４０、第１絶縁パターン３１５、及び犠牲パターン３２５を貫通してベースパターン２４０の上面を露出させる第１開口４５２と、第５及び第６層間絶縁膜３４０、４４０、第４層間絶縁パターン３３０、第１絶縁パターン３１５、犠牲パターン３２５、及び第２層間絶縁膜２３０を貫通して第８下部配線２２４の上面を露出させる第２開口４５４と、第２、第５、及び第６層間絶縁膜２３０、３４０、４４０、及び第４層間絶縁パターン３３０を貫通して第９下部配線２２６の上面を露出させる第３開口４５６とを形成することができる。第６層間絶縁膜４４０は、下に位置する第５層間絶縁膜３４０と併合されることもできる。
【０１０７】
例示的な実施形態において、第１開口４５２は基板１００の第１及び第２領域（I、II）上の前記チャンネルブロック間で前記第２方向に沿って延在されるように形成されることができ、これによって、前記第３方向に沿って複数個に形成できる。即ち、隣接する２つの第１開口４５２の間には各々が４個のチャンネル列を含む１つのチャンネルブロックが形成できる。但し、本発明の概念は必ずこれに限定されるものではない。
【０１０８】
例示的な実施形態において、第２開口４５４は基板１００の第２領域（II）上で各犠牲パターン３２５の端部を貫通して第８下部配線２２４の上面を露出させるように形成されることができ、これによって前記第３方向に沿って複数個に形成できる。図２０では第２開口４５４が、前記第３方向に沿って隣り合う第１開口４５２の間で前記第２方向に沿って一直線上に形成されるものが図示されているが、本発明の概念はこれに限定されず、例えば、前記第２方向に沿ってジグザグ形態に形成されることもできる。
【０１０９】
例示的な実施形態において、各第２開口４５４は対応する犠牲パターン３２５の端部を貫通することができ、これより下層に形成された犠牲パターン３２５は端部でない他の部分を貫通することができる。
【０１１０】
第３開口４５６は基板１００の第３領域（III）上で第９下部配線２２６の上面を露出させるように形成されることができ、図２２では１つの第３開口４５６のみ図示されているが、本発明の概念はこれに限定されるものではない。
【０１１１】
前記第２マスクを除去した後、第１及び第２開口４５２、４５４により露出した犠牲パターン３２５を除去して、各層の第１絶縁パターン３１５の間に第１ギャップ４６２を形成することができ、第１ギャップ４６２により第１ブロッキングパターン３７０の外側壁の一部及び半導体パターン３６０の側壁の一部が露出できる。例示的な実施形態によれば、燐酸または硫酸を含むエッチング液を使用する湿式エッチング工程により第１及び第２開口４５２、４５４により露出した犠牲パターン３２５を除去することができる。
【０１１２】
前記第３方向に互いに隣接する第１開口４５２の間には前記第２方向に沿って複数の第２開口４５４が形成されることができ、これによって、第１開口４５２の間に別途の追加的な開口を形成しなくても、前記湿式エッチング工程により犠牲パターン３２５が全てよく除去できる。
【０１１３】
以下では、第１ギャップ４６２のうち、第２開口４５４に隣接した部分を第２ギャップ４６４と称し、特に増加した厚さを有する各犠牲パターン３２５の端部が除去されて形成された部分を第３ギャップ４６６と称し、第２及び第３ギャップ４６４、４６６の以外の部分のみを第１ギャップ４６２と称することにする。即ち、第３ギャップ４６６は同一層の第１及び第２ギャップ４６２、４６４と同一平面上に形成された底面、及びこれらより高い高さを有する上面を含むことができる。
【０１１４】
一方、第１開口４５２により露出したベースパターン２４０の上部に不純物を注入して第５不純物領域２５５を形成することができる。
【０１１５】
図２３から図２５を参照すると、第１乃至第３開口４５２、４５４、４５６の側壁、露出した第１ブロッキングパターン３７０の外側壁、露出した半導体パターン３６０の側壁、第１乃至第３ギャップ４６２、４６４、４６６の内壁、第１絶縁パターン３１５の表面、露出したベースパターン２４０の上面、露出した第８及び第９下部配線２２４、２２６の上面、及び第６層間絶縁膜４４０の上面に第２ブロッキング膜４７０を形成した後、第２ブロッキング膜４７０上に第１及び第２ギャップ４６２、４６４の残り部分を詰める第１導電膜４８０を形成する。図示してはいないが、第２ブロッキング膜４７０と第１導電膜４８０との間に第１バリア膜をさらに形成することができる。
【０１１６】
一方、第１及び第２ギャップ４６２、４６４に比べて相対的に大きい厚さを有する第３ギャップ４６６は第１導電膜４８０により全て詰められないことがあり、これによって、第１リセス４９０が形成できる。
【０１１７】
図２６を参照すると、第１乃至第３開口４５２、４５４、４５６の内部及びこれらに隣接した第１乃至第３ギャップ４６２、４６４、４６６の内部に形成された第１導電膜４８０を除去して、第１及び第２ギャップ４６２、４６４の内部に第１導電パターン４８５を形成することができる。前述したように、前記第１バリア膜がさらに形成された場合には、第１導電パターン４８５の上下面及び側壁の一部をカバーする第１バリアパターン（図示せず）がさらに形成できる。例示的な実施形態によれば、第１導電膜４８０は湿式エッチング工程により部分的に除去できる。
【０１１８】
例示的な実施形態において、第１導電パターン４８５は基板１００の第１及び第２領域（I、II）上で前記第２方向に延在されることができ、前記第３方向に沿って複数個に形成できる。即ち、前記第２方向に延在される各第１導電パターン４８５は第１開口４５２により前記第３方向に互いに離隔できる。但し、前記第２方向に延在される各第１導電パターン４８５は第２開口４５４及びこれに隣接する第２及び第３ギャップ４６４、４６６の部分には形成されないようにしうる。
【０１１９】
具体的に、第２開口４５４に隣接した第３ギャップ４６６の内部に形成された第１導電膜４８０部分は、第１リセス４９０の影響により全て除去されることができ、第２開口４５４に隣接した第２ギャップ４６４の内部に形成された第１導電膜４８０部分は全て除去されるものではなく、部分的に残留することができる。これによって、第３ギャップ４６６に連結された第２開口４５４の側壁から第２ギャップ４６４内に残留する第１導電パターン４８５部分に至る第１距離（Ｄ１）が第３ギャップ４６６に連結されていない第２開口４５４の側壁から第２ギャップ４６４内に残留する第１導電パターン４８５部分に至る第２距離（Ｄ２）より大きくなりうる。
【０１２０】
図２７を参照すると、第１乃至第３開口４５２、４５４、４５６の側壁及び第１乃至第３ギャップ４６２、４６４、４６６の内部に第２絶縁膜５００を形成することができる。
【０１２１】
例示的な実施形態において、第２絶縁膜５００は第１及び第２ギャップ４６２、４６４は全て詰めることができるが、相対的に大きい厚さを有する第３ギャップ４６６は全て詰められなくて内部に第２リセス４９５が形成できる。
【０１２２】
第２絶縁膜５００は、第１絶縁パターン３１５に併合されることもできる。
【０１２３】
図２８を参照すると、第１乃至第３開口４５２、４５４、４５６の内部及び第３ギャップ４６６の内部に形成された第２絶縁膜５００部分を除去することができ、これによって第１及び第２ギャップ４６２、４６４の内部に第２絶縁パターン５０５が形成できる。
【０１２４】
例示的な実施形態において、第３ギャップ４６６に直接連結された第２ギャップ４６４の内部に形成された第２絶縁膜５００部分も除去されることができ、これによって、第１導電パターン４８５の側壁が露出できる。しかしながら、第３ギャップ４６６に直接連結されない第２ギャップ４６４の内部には第２絶縁パターン５０５が残留して第１導電パターン４８５の側壁をカバーすることができる。
【０１２５】
例示的な実施形態において、第２絶縁膜５００は湿式エッチング工程により除去されることができ、前記湿式エッチング工程により第１乃至第３開口４５２、４５４、４５６の側壁に形成された第１ブロッキングパターン３７０及び第１絶縁パターン３１５の一部も除去されて、各第１乃至第３開口４５２、４５４、４５６の幅が拡張できる。
【０１２６】
図２９から図３２を参照すると、第１開口４５２を詰める共通ソースライン（ＣＳＬ）５２０と、第２開口４５４、第３ギャップ４６６、及び第２ギャップ４６４の一部を詰める第１上部コンタクトプラグ５１０と、第３開口４５６を詰める第２上部コンタクトプラグ５１５を形成することができる。
【０１２７】
具体的に、第１乃至第３開口４５２、４５４、４５６を詰める第２導電膜を第６層間絶縁膜４４０上に形成し、第６層間絶縁膜４４０の上面が露出するまで前記第２導電膜を平坦化することによって、ＣＳＬ５２０及び第１及び第２上部コンタクトプラグ５１０、５１５を形成することができる。図示してはいないが、第２導電膜を形成する以前に、第１乃至第３開口４５２、４５４、４５６の側壁に第２バリア膜をさらに形成することができ、この場合、各ＣＳＬ５２０及び第１及び第２上部コンタクトプラグ５１０、５１５は第２バリアパターン（図示せず）をさらに含むことができる。
【０１２８】
例示的な実施形態において、ＣＳＬ５２０は前記第２方向に延在されて同一層に形成された第１導電パターン４８５を互いに分離させることができるが、その側壁が第１及び第２絶縁パターン３１５、５０５によりカバーされて第１導電パターン４８５とは電気的に絶縁できる。一方、ＣＳＬ５２０はベースパターン２４０の上部に形成された第５不純物領域２５５の上面に接触して、これに電気的に連結できる。
【０１２９】
例示的な実施形態において、第１上部コンタクトプラグ５１０は第２開口４５４だけでなく、これに連結された第３ギャップ４６６及びこれに連結された第２ギャップ４６４の一部も詰めることができ、これによって第１導電パターン４８５の側壁に直接接触することができる。但し、第１上部コンタクトプラグ５１０は１つ層の第１導電パターン４８５と直接接触することができ、これより下層に形成された第１導電パターン４８５とは第２絶縁パターン５０５により分離されて直接接触しないようにすることができる。
【０１３０】
例示的な実施形態において、第１上部コンタクトプラグ５１０は前記第１方向に延在されて第８下部配線２２４の上面に接触する第１延在部５１０ａ、及びその前記第２方向の両側に形成されて、これに直接接触し、隣り合うＣＳＬ５２０の間で前記第３方向に延在される第２延在部５１０ｂを含むことができる。この際、第２延在部５１０ｂは第１延在部５１０ａに隣接した部分の上面が第１導電パターン４８５に隣接した部分の上面より高く、第１導電パターン４８５の厚さより厚くなりうる。これによって、第２延在部５１０ｂは階段形状を有することができる。
【０１３１】
一方、図３３を参照すると、第１上部コンタクトプラグ５１０の第２延在部５１０ｂは第１導電パターン４８５に併合されることもできる。
【０１３２】
第１上部コンタクトプラグ５１０が第１導電パターン４８５と実質的に同一な物質を含む場合、第１上部コンタクトプラグ５１０の第２延在部５１０ｂは第１導電パターン４８５に併合されて、これらが共にゲート電極の役割を遂行することができる。
【０１３３】
第１上部コンタクトプラグ５１０は、前記ゲート電極の前記第２方向への端部を貫通してこれに接触することができ、以下では、前記ゲート電極の前記端部をパッド４８５ｂと称することにする。また以下では、第１導電パターン４８５は第１導電パターン４８５ａと表示してパッド４８５ｂと共にゲート電極４８５を形成することとする。例示的な実施形態において、複数の層に各々形成されたゲート電極４８５のうち、少なくとも一部に含まれたパッド４８５ｂは第１導電パターン４８５ａに比べて上面が高さが高くて相対的に厚い厚さを有することができる。
【０１３４】
仮に、図３２に図示したように、第１上部コンタクトプラグ５１０の第２延在部５１０ｂが第１導電パターン４８５と併合されず、別のものとされる場合、ゲート電極４８５は第１導電パターン４８５ａのみを含むことができる。
【０１３５】
ゲート電極４８５は、前記第１方向に沿って順次に積層された第１乃至第３ゲート電極７００、７１０、７２０を含むことができる。
【０１３６】
一方、第２上部コンタクトプラグ５１５は前記第１方向に延在されて第９下部配線２２６の上面に接触することができる。
【０１３７】
また、図１から図３を参照すると、第６層間絶縁膜４４０、ＣＳＬ５２０、及び第１及び第２上部コンタクトプラグ５１０、５１５上に第７層間絶縁膜５３０を形成した後、第６及び第７層間絶縁膜４４０、５３０を貫通してキャッピングパターン４３０の上面に接触する第３上部コンタクトプラグ５４０、第７層間絶縁膜５３０を貫通してＣＳＬ５２０の上面に接触する第４上部コンタクトプラグ５４２、及び第７層間絶縁膜５３０を貫通してそれぞれ第１及び第２上部コンタクトプラグ５１０、５１５の上面に接触する第５及び第６上部コンタクトプラグ５４４、５４６を形成することができる。第７層間絶縁膜５３０は、下に位置する第６層間絶縁膜４４０に併合されることもできる。
【０１３８】
その後、第７層間絶縁膜５３０、及び第３乃至第６上部コンタクトプラグ５４０、５４２、５４４、５４６上に第８層間絶縁膜５５０を形成し、これを貫通して第３乃至第６上部コンタクトプラグ５４０、５４２、５４４、５４６の上面にそれぞれ接触する第１乃至第４上部配線５６０、５６２、５６４、５６６を形成することができる。例示的な実施形態において、第１乃至第４上部配線５６０、５６２、５６４、５６６はダマシン工程により形成できる。
【０１３９】
その後、第８層間絶縁膜５５０、及び第１乃至第４上部配線５６０、５６２、５６４、５６６上に第９層間絶縁膜５７０を形成し、これを貫通して第１乃至第４上部配線５６０、５６２、５６４、５６６の上面にそれぞれ接触する第１上部ビア５８０、第２上部ビア（図示せず）、第３上部ビア５８４、及び第４上部ビア５８６を形成することができる。
【０１４０】
その後、第９層間絶縁膜５７０、及び第１、第３及び第４上部ビア５８０、５８４、５８６、及び前記第２上部ビア上に第１０層間絶縁膜５９０を形成し、これを貫通して第１、第３及び第４上部ビア５８０、５８４、５８６及び前記第２上部ビアの上面にそれぞれ接触する第５上部配線６００、第６上部配線（図示せず）、第７上部配線６０４、及び第８上部配線６０６を形成することができる。
【０１４１】
その後、追加的な上部配線をさらに形成することによって、前記垂直型メモリ装置の製造を完成することができる。
【０１４２】
前述したように、ＣＯＰ構造の垂直型メモリ装置において、ＣＳＬ５２０と第１及び第２上部コンタクトプラグ５１０、５１５が同時に形成されることができ、これによって工程数が減少できる。また、各々１つのゲート電極のみに電気的に連結されるために、第１上部コンタクトプラグ５１０が、前記１つのゲート電極のパッドのみに接触するように形成されるのでなく、複数のゲート電極を貫通するように形成されるので、前記ゲート電極が前記第１方向に多数の層に積層されても、精密に工程を制御する必要がなくなりうる。
【０１４３】
一方、第１上部コンタクトプラグ５１０の形成のための第２開口４５４が前記ゲート電極形成のための第１開口４５２の間にこれと共に形成されるので、第１ギャップ４６２内に前記ゲート電極がよりよく形成されるために別途のダミー開口を形成する必要がなく、これによって、基板１００の第２領域（II）上で各種構造物のレイアウト設計の自由度が増加することができる。
【０１４４】
図３４は、例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。この垂直型メモリ装置は、ＣＯＰ構造でないという点を除いて、図１から図３に図示された垂直型メモリ装置と実質的に同一または類似する。これによって、同一な構成要素には同一な参照符号を与えて、これに対する詳細な説明は省略する。
【０１４５】
図３４を参照すると、この垂直型メモリ装置はＣＯＰ構造を有せず、これによって、基板１００の第１及び第２領域（I、II）を囲む第３領域（III）に周辺回路パターンが形成できる。
【０１４６】
即ち、基板１００の第３領域（III）上には第３下部ゲート構造物１５７、及びこれに隣接するアクティブ領域１０５の上部に形成された第６不純物領域１０７を含む第３トランジスタが形成されることができ、第３下部ゲート構造物１５７は順次に積層された第３下部ゲート絶縁パターン１２７、第３下部ゲート電極１３７、及び第３下部ゲートマスク１４７を含むことができる。
【０１４７】
一方、第７上部コンタクトプラグ５１７が第４層間絶縁パターン３３０、第５及び第６層間絶縁膜３４０、４４０を貫通して第６不純物領域１０７に接触することができ、第７上部コンタクトプラグ５１７上には第８上部コンタクトプラグ５４７、第９上部配線５６７、第５上部ビア５８７、及び第１０上部配線６０７が順次に積層できる。
【０１４８】
例示的な実施形態において、基板１００上には絶縁物質を含むエッチング阻止パターン８００が形成されることができ、第１上部コンタクトプラグ５１０が埋め込む第２開口４５４を形成するためのエッチング工程時、エッチング阻止パターン８００がエッチング阻止膜の役割を遂行することができる。
【０１４９】
即ち、１つのゲート電極４８５のパッド４８５ｂのみに形成されるように第１上部コンタクトプラグ５１０の形成工程を制御する必要がなく、複数の層に形成されたゲート電極４８５を貫通しても、図１から図３３を参照として説明したように、１つのゲート電極４８５のみに電気的に連結されるようにすることができる。
【０１５０】
前述したように、本発明の好ましい実施形態を参照して説明したが、該当技術分野で通常の知識を有する者であれば、特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解することができる。
【符号の説明】
【０１５１】
１００  基板
２３０、３３０  層間絶縁膜
２４０  ベースパターン
３１５  絶縁パターン
３２５  犠牲パターン
３５０  チャンネルホール
４１０  チャンネル
４５２、４５４、４５６  開口
４６２、４６４、４６６  ギャップ
４８５、７００、７１０、７２０  ゲート電極
４８５ａ  導電パターン
４８５ｂ  パッド
５１０、５１５  コンタクトプラグ
５１０ａ  コンタクトプラグ５１０の第１延在部
５１０ｂ  コンタクトプラグ５１０の第２延在部
５２０  共通ソースライン（ＣＳＬ）
I  セルアレイ領域
II  パッド領域
III  周辺領域
【図１】
2019192905.tif 000003
【図２ａ】
2019192905.tif 000004
【図２ｂ】
2019192905.tif 000005
【図３ａ】
2019192905.tif 000006
【図３ｂ】
2019192905.tif 000007
【図３ｃ】
2019192905.tif 000008
【図４】
2019192905.tif 000009
【図５】
2019192905.tif 000010
【図６】
2019192905.tif 000011
【図７】
2019192905.tif 000012
【図８】
2019192905.tif 000013
【図９】
2019192905.tif 000014
【図１０】
2019192905.tif 000015
【図１１】
2019192905.tif 000016
【図１２】
2019192905.tif 000017
【図１３】
2019192905.tif 000018
【図１４】
2019192905.tif 000019
【図１５】
2019192905.tif 000020
【図１６】
2019192905.tif 000021
【図１７】
2019192905.tif 000022
【図１８】
2019192905.tif 000023
【図１９】
2019192905.tif 000024
【図２０】
2019192905.tif 000025
【図２１】
2019192905.tif 000026
【図２２】
2019192905.tif 000027
【図２３】
2019192905.tif 000028
【図２４】
2019192905.tif 000029
【図２５】
2019192905.tif 000030
【図２６】
2019192905.tif 000031
【図２７】
2019192905.tif 000032
【図２８】
2019192905.tif 000033
【図２９】
2019192905.tif 000034
【図３０】
2019192905.tif 000035
【図３１】
2019192905.tif 000036
【図３２】
2019192905.tif 000037
【図３３】
2019192905.tif 000038
【図３４】
2019192905.tif 000039