(57)【要約】【課題】  コストの増加やスループットの低下を抑制しながら，閉塞マイクロパイプのある欠陥チップの除去を行なう。【解決手段】  第１の炭化ケイ素基板と，第１の炭化ケイ素基板上に形成されたエピタキシャル層とを有する半導体装置の製造方法である。この製造方法は，エピタキシャル層の欠陥位置情報を取得する第１の工程と，第１の炭化ケイ素基板と同一の結晶から切り出された第２の炭化ケイ素基板のマイクロパイプ位置情報を取得する第２の工程と，エピタキシャル層の欠陥位置情報と第２の炭化ケイ素基板のマイクロパイプ位置情報を比較して，エピタキシャル層に存在するマイクロパイプ位置を決定する第３の工程を備える。【選択図】  図１
2019192859.tif 000002
【特許請求の範囲】
【請求項１】
第１の炭化ケイ素基板と，当該第１の炭化ケイ素基板上に形成されたエピタキシャル層とを有する半導体装置の製造方法であって，
前記エピタキシャル層の欠陥位置情報を取得する第１の工程と，
前記第１の炭化ケイ素基板と同一の結晶から切り出された第２の炭化ケイ素基板のマイクロパイプ位置情報を取得する第２の工程と，
前記エピタキシャル層の欠陥位置情報と前記第２の炭化ケイ素基板のマイクロパイプ位置情報を比較して，前記エピタキシャル層に存在するマイクロパイプ位置を決定する第３の工程を備える，
炭化ケイ素半導体装置の製造方法。
【請求項２】
請求項１に記載の炭化ケイ素半導体装置の製造方法において，特に，
前記第１の炭化ケイ素基板に複数の前記半導体装置が配置されて製造されてあり，
前記第１の工程では，
前記半導体装置の配置が特定できるマークを少なくとも一つ形成した後に，前記エピタキシャル層の欠陥位置情報を取得する，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項３】
請求項１に記載の炭化ケイ素半導体装置の製造方法において，特に，
前記第２の工程では，
前記マイクロパイプ位置情報は，前記第２の炭化ケイ素基板をエッチングしてマイクロパイプをエッチピットとして顕在化させ，前記エッチピットの位置を前記第２の炭化ケイ素基板のマイクロパイプ位置とみなして取得している，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項４】
請求項２に記載の炭化ケイ素半導体装置の製造方法において，特に，
前記第１の工程では，
前記エピタキシャル層の欠陥位置情報は，前記複数の半導体装置のひとつを特定できるように定められた識別情報と，その識別情報をもつ半導体装置内での位置情報であるオフセットとで構成される，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項５】
請求項２に記載の炭化ケイ素半導体装置の製造方法において，特に，
前記第１の工程では，
前記エピタキシャル層の欠陥位置情報の取得は，前記半導体装置内での特定領域に限定する，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項６】
請求項４に記載の炭化ケイ素半導体装置の製造方法において，特に，
決定されたマイクロパイプ位置を前記識別情報で表す欠陥有情報を出力する第４の工程を行うことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項７】
請求項１に記載の炭化ケイ素半導体装置の製造方法において，特に，
半導体製造装置を形成するウェハプロセス後に，ウェハテストおよびチップテストを含む検査工程を行い，
当該検査工程では，
当該検査工程で取得した検査結果と，前記エピタキシャル層に存在するマイクロパイプ位置の両者からチップおよびダイの少なくとも一つの合格不合格を判定する，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項８】
請求項１に記載の炭化ケイ素半導体装置の製造方法において，特に，
半導体製造装置を形成するウェハプロセス後に，ウェハテストおよびチップテストを含む検査工程を行い，
当該検査工程では，
当該検査工程で取得した検査結果と，前記エピタキシャル層に存在するマイクロパイプ位置の両者からチップおよびダイの少なくとも一つのチップ性能区分を割り付ける，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項９】
請求項１に記載の炭化ケイ素半導体装置の製造方法において，特に，
前記第３の工程では，
前記エピタキシャル層の欠陥位置と前記第２の炭化ケイ素基板のマイクロパイプ位置が所定許容範囲内で一致することにより前記エピタキシャル層に存在するマイクロパイプを検出し，前記エピタキシャル層の欠陥位置に従って検出したマイクロパイプ位置を決定する，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項１０】
請求項９に記載の炭化ケイ素半導体装置の製造方法において，特に，
前記決定したマイクロパイプ位置に基づいて，チップおよびダイの少なくとも一つの合格不合格または性能区分割り付けを行なう，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項１１】
請求項９に記載の炭化ケイ素半導体装置の製造方法において，特に，
前記所定許容範囲として０.１ｍｍ〜１０ｍｍの位置ずれを許容する，
ことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項１２】
第１の炭化ケイ素基板と，当該第１の炭化ケイ素基板上に形成されたエピタキシャル層とを有する半導体素子の検査システムであって，
位置情報照合演算部を備え，
前記位置情報照合演算部は，
前記エピタキシャル層の欠陥位置情報を含む外観検査結果情報を入力とし，
前記第１の炭化ケイ素基板と同一の結晶から切り出された第２の炭化ケイ素基板のマイクロパイプ位置情報を含むインゴット欠陥位置情報を入力とし，
前記欠陥位置情報と前記マイクロパイプ位置情報の座標を揃えた上で、所定の許容誤差の範囲で前記欠陥位置情報と前記マイクロパイプ位置情報が一致するものがあるかを判定し、一致するものがある場合には、前記欠陥位置情報に基づいて前記エピタキシャル層に存在するマイクロパイプ位置を決定する，
炭化ケイ素半導体装置の検査システム。
【請求項１３】
前記外観検査結果情報は，
前記エピタキシャル層の欠陥位置情報として，前記第１の炭化ケイ素基板に形成されたダイまたはチップを特定するチップインデックス情報に対応して，当該ダイまたはチップ中の前記エピタキシャル層の欠陥位置を示すオフセットを含み，
前記位置情報照合演算部は，
前記第１の炭化ケイ素基板に形成されたダイまたはチップを特定するチップインデックス情報に対応して，当該ダイまたはチップのエピタキシャル層に存在するマイクロパイプの有無を示す欠陥有ダイ情報を出力する，
請求項１２記載の炭化ケイ素半導体装置の検査システム。
【請求項１４】
不良ダイ判定部をさらに含み，
前記不良ダイ判定部は，
前記欠陥有ダイ情報を入力とし，
前記前記第１の炭化ケイ素基板に形成されたダイまたはチップを特定するチップインデックス情報に対応して，当該ダイまたはチップの検査結果を示す良品インデックス情報を入力とし，
前記良品インデックス情報で前記ダイまたはチップの検査結果が良品であった場合で，かつ，前記欠陥有ダイ情報で当該ダイまたはチップのエピタキシャル層にマイクロパイプ有とされた場合，前記良品インデックス情報の当該ダイまたはチップの検査結果を良品から他の種別に変更したＧＯ／ＮＧＯ判定結果を出力する，
請求項１３記載の炭化ケイ素半導体装置の検査システム。
【請求項１５】
前記所定の許容誤差として０.１ｍｍ〜１０ｍｍの位置ずれを許容する，
請求項１２記載の炭化ケイ素半導体装置の検査システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化ケイ素半導体装置の製造技術に関し，特に経時劣化が小さく信頼度に優れた炭化ケイ素半導体装置を製造する技術に関する。
【背景技術】
【０００２】
炭化ケイ素は，従来のシリコンと比較して破壊電界強度が大きいため，電力制御用半導体装置の耐圧とオン抵抗のトレードオフを大幅に改善できる。特に，従来このトレードオフのためにシリコンでは高耐圧品の性能が大幅に劣化するショットキーバリアダイオード，ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタのようなユニポーラ動作素子において，炭化ケイ素の優位性は明らかであり，近年精力的な開発が進められている。
【０００３】
しかしながら，周知のように，炭化ケイ素基板には多種多様な欠陥が存在しており，マイクロパイプもその一つである。マイクロパイプは，炭化ケイ素基板のc軸方向に伸びる中空の筒状構造である。この構造は，ＰＮ接合やＭＩＳ（Metal−Insulator−Semiconductor）構造でリークパスを形成するため，半導体素子の耐圧は著しく劣化して不良品となる。また，基板上にエピタキシャル層を形成した場合も，エピタキシャル層内に引き継がれ，リークパスとして残る。ただし，エピタキシャル成長の条件によっては，中空構造内部にも成長がおきて，マイクロパイプの内径が縮小し，ついには閉塞して，エピタキシャル層の最表面には到達しない。この構造は，閉塞マイクロパイプと呼ばれている。非特許文献１によれば，この閉塞マイクロパイプを含む半導体素子は，初期状態でのリーク電流が正常品とほとんど変わらない一方で，長時間動作で劣化を起こす可能性がある，と指摘されている。
【０００４】
この対策には，初期状態のリーク電流以外の方法で閉塞マイクロパイプを含む素子を特定する必要がある。一般的には，マイクロパイプが結晶インゴット内をｃ軸方向に伝播することを利用し，インゴットから採られた一枚をエッチングにより検査して特定した位置をマイクロパイプとする。また，非特許文献２では，アバランシェ電流をパルスで流し，その前後でリーク電流が増加するものを除去する方法が述べられている。また特許文献１では，半導体素子を形成するのとは反対側の面をエッチングしてマイクロパイプを顕在化させて位置を特定し，マイクロパイプを含む素子を除去する方法が示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−２０３８３３号公報
【非特許文献】
【０００６】
【非特許文献１】Ｒｕｐｐ，Ｒほか，「Ｉｎｆｌｕｅｎｃｅ  ｏｆ  Ｏｖｅｒｇｒｏｗｎ  Ｍｉｃｒｏｐｉｐｓ  ｉｎ  ｔｈｅ  Ａｃｔｉｖｅ  Ａｒｅａ  ｏｆ  ＳｉＣ  Ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅｓ  ｏｎ  ｌｏｎｇ  ｔｅｒｍ  ｒｅｌｉａｂｉｌｉｔｙ」，Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ，Ｖｏｌｓ．４８３−４８５，ｐ．９２５ （２００５）．
【非特許文献２】Ｈｏｌｚ，Ｍほか，「Ｒｅｌｉａｂｉｌｉｔｙ  ｃｏｎｓｉｄｅｒａｔｉｏｎｓ  ｆｏｒ  ｒｅｃｅｎｔ  Ｉｎｆｉｎｅｏｎ  ＳｉＣ  ｄｉｏｄｅ  ｒｅｌｅａｓｅｓ」，Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  Ｒｅｌｉａｂｉｌｉｔｙ  ４７，ｐ．１７４１ （２００７）．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記従来の方法を発明者が検討した結果，まず同一インゴット別ウェハのエッチピット位置を用いる方法は，ウェハが異なることに起因して位置精度が十分でなく，閉塞マイクロパイプが半導体素子の無効領域にあるのか有効領域にあるのか，弁別できない課題があった。
【０００８】
また，アバランシェ前後のリーク電流変化で検出する方法は，アバランシェ電流が流れる領域内に閉塞マイクロパイプがある場合には有効だが，それ以外の領域に対する感度は相対的に低くなるため，検出漏れの問題がある。また反対側の面をエッチングする方法では，素子特性を劣化させない結晶欠陥もエッチングされてピットになる。すなわち，正常素子領域も影響を受けるため，修復工程が必要になる。
【０００９】
そこで，コストの増加やスループットの低下を抑制しながら，閉塞マイクロパイプのある欠陥チップの除去が求められる。
【課題を解決するための手段】
【００１０】
本発明の好ましい一側面は，第１の炭化ケイ素基板と，第１の炭化ケイ素基板上に形成されたエピタキシャル層とを有する半導体装置の製造方法である。この製造方法は，エピタキシャル層の欠陥位置情報を取得する第１の工程と，第１の炭化ケイ素基板と同一の結晶から切り出された第２の炭化ケイ素基板のマイクロパイプ位置情報を取得する第２の工程と，エピタキシャル層の欠陥位置情報と第２の炭化ケイ素基板のマイクロパイプ位置情報を比較して，エピタキシャル層に存在するマイクロパイプ位置を決定する第３の工程を備える。
【００１１】
本発明の好ましい他の一側面は，第１の炭化ケイ素基板と，第１の炭化ケイ素基板上に形成されたエピタキシャル層とを有する半導体素子の検査システムである。このシステムは，位置情報照合演算部を備え，位置情報照合演算部は，エピタキシャル層の欠陥位置情報を含む外観検査結果情報を入力とし，第１の炭化ケイ素基板と同一の結晶から切り出された第２の炭化ケイ素基板のマイクロパイプ位置情報を含むインゴット欠陥位置情報を入力とする。そして，欠陥位置情報とマイクロパイプ位置情報の座標を揃えた上で、所定の許容誤差の範囲で欠陥位置情報とマイクロパイプ位置情報が一致するものがあるかを判定し、一致するものがある場合には、欠陥位置情報に基づいてエピタキシャル層に存在するマイクロパイプ位置を決定する。
【発明の効果】
【００１２】
コストの増加やスループットの低下を抑制しながら，閉塞マイクロパイプのある欠陥チップの除去が可能になる。
【図面の簡単な説明】
【００１３】
【図１】実施例１における処理システムの全体ブロック図。
【図２】実施例１における工程フローと欠陥情報処理のフローを示すフロー図。
【図３】本発明の実施形態で利用されるウェハ刻印情報の最小構成を示す表図。
【図４】本発明の実施形態で利用されるインゴット欠陥位置情報データベーステーブルの一例を示す表図。
【図５】本発明の実施形態で利用されるインゴット欠陥位置情報構成の一例を示す表図。
【図６】本発明の実施形態で利用される外観検査欠陥位置情報の構成の一例を示す表図。
【図７】閉塞マイクロパイプの構造を説明する模式的な透過斜視図。
【図８】閉塞マイクロパイプの表面を光学式欠陥検査装置で観察した際の画像の一例を示す模式的な透過平面図。
【図９】本発明の実施形態で利用される欠陥ありダイ番号情報の構成の一例を示す表図。
【図１０】炭化シリコン半導体装置の有効領域の一例を示す上面図。
【図１１】位置情報照合演算部が行なう処理の流れの例を示すフロー図。
【図１２】位置情報照合演算部が行なう処理の概念を説明する概念図。
【図１３】本発明の実施形態で利用される良品位置情報の構成の一例を示す表図。
【図１４】本発明の実施形態で利用される判定結果（ＧＯ ＮＯ ＧＯ）情報の構成の一例を示す表図。
【図１５】実施例２における工程フローと欠陥情報処理のフローを示すフロー図。
【図１６】本発明の実施形態で利用される電気特性の一例を示す散布図。
【図１７】本発明の実施形態で利用される電気特性情報の一例を示す表図。
【図１８】本発明の実施形態で利用されるチップ区分判定結果（ＧＯ ＮＯ ＧＯ）情報の構成の一例を示す表図。
【図１９】実施例３における工程フローと欠陥情報処理のフローを示すフロー図。
【図２０】本発明の実施形態で利用されるダイ−トレー対応情報の構成の一例を示す表図。
【発明を実施するための形態】
【００１４】
以下，本発明の好適な実施形態を説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
【００１５】
以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。
【００１６】
同一あるいは同様な機能を有する要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、複数の要素を区別する必要がない場合には、添字を省略して説明する場合がある。
【００１７】
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数、順序、もしくはその内容を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
【００１８】
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
【００１９】
本実施例の一例では，まず，製造用基板と同一インゴットの基板のエッチピットを用いて，およそのマイクロパイプ座標を決定する。製造用基板は，位置決めマークを予め作製した後に外観検査し，マイクロパイプの候補となる欠陥座標を高精度に決定する。この二つの座標が必要な精度で一致する場合，外観検査で得られた欠陥座標位置に閉塞マイクロパイプが存在すると判断し，そのダイを強制的に不良とする。
【００２０】
閉塞マイクロパイプの位置は，製造される半導体素子内の局所的な位置として高精度に決定されるため，ダイシングライン上のような無効領域にあり無視できる場合と，アクティブ領域のような深刻な影響のある場合とを正確に区別できる。また，マイクロパイプの検出はエッチングで顕在化して行うため，検出漏れを防止できる。さらに，追加される工程は上記外観検査だけであり，エッチングや研磨などの追加工程や，特殊な検査工程を必要としない。このため，コストの増加やスループットの低下を最小限にしながら，閉塞マイクロパイプのある欠陥チップの除去が可能になる。
【実施例１】
【００２１】
図１は、本実施例の炭化ケイ素半導体装置製造システムの全体構成図である。システムは管理サーバ（１０００）、インゴット欠陥情報データベース（１１６）、製造・検査設備（１１００）、およびこれらを接続してデータやコマンドを送受信するためのネットワーク（１２００）を含む。
【００２２】
管理サーバ（１０００）は、処理装置（CPU)（１００１）、入出力装置（I/O)（１００２）、および記憶装置（MEM)（１００３）を備える。ハードウェアとしては公知の一般的なものを用いる。記憶装置（１００３）には位置情報照合演算部（１１７）、不良ダイ判定部（１１８）を実現するためのソフトウェアが格納される。各部の動作については後述する。
【００２３】
本実施例では計算や制御等の機能は、記憶装置（１００３）に格納されたプログラムが処理装置（１００１）によって実行されることで、定められた処理を他のハードウェアと協働して実現される。計算機などが実行するプログラム、その機能、あるいはその機能を実現する手段を、「機能」、「手段」、「部」、「ユニット」、「モジュール」等と呼ぶ場合がある。
【００２４】
インゴット欠陥情報データベース（１１６）は各種データを格納・管理するためのサーバであり、ハードウェアとしては公知の一般的なものを用いる。
【００２５】
製造・検査設備（１２００）は、実際に半導体装置のインゴットやウェハを製造、加工、検査するための設備である。この設備も管理サーバ（１０００）やインゴット欠陥情報データベース（１１６）と通信するためのサーバ（１１０１）を備えるものとする。製造、加工、検査で得られたデータは、必要に応じて管理サーバ（１０００）やインゴット欠陥情報データベース（１１６）に送られるものとし、管理サーバ（１０００）やインゴット欠陥情報データベース（１１６）で作成されたデータは、必要に応じて製造・検査設備（１２００）からアクセス可能とする。
【００２６】
以上の構成では、ネットワーク（１２００）で接続された３つのサーバを使用することにしたが、製造・検査設備（１２００）に隣接あるいは包含される、ネットワーク（１２００）を介さない単体のサーバで構成してもよい。あるいは、入力装置、出力装置、処理装置、記憶装置の任意の部分が、ネットワーク（１２００）で接続された４以上のサーバで構成されてもよい。また、ソフトウェアで構成した機能と同等の機能は、FPGA（Field Programmable Gate Array）、ASIC（Application Specific Integrated Circuit）などのハードウェアでも実現できる。
【００２７】
インゴット欠陥情報データベース（１１６）には，対応表（１６０１），インゴット欠陥情報（１６０２），インゴット欠陥位置情報（１６０３），欠陥有ダイ番号情報（１６０５），ＧＯ／ＮＯＧＯ判定結果（１６０７）が格納される。サーバ（１１０１）では，外観検査結果情報（１６０４），良品インデックス情報（１６０６）が格納される。なお、これらの情報やデータの格納場所は一例であり、作成主体や処理主体となる装置からアクセスできる場所に格納されていれば他の場所でもよい。これらのサーバに格納されている情報については、後に説明する。また、上記のデータ構成も一例であり、上記のデータ（テーブル）のうち複数を結合して一つのデータ（テーブル）としていてもよいし、一つのデータを分割して複数のデータとしてもよい。
【００２８】
図２は、本実施例を適用した良品チップ選別処理の流れを示すフロー図である。図１と図２を参照し，本実施例を適用した良品チップ選別システムの処理の流れについて説明する。
【００２９】
まず，製造・検査設備（１１００）では、ウェハロット投入時に，ウェハに刻印されたインゴット記号（刻印情報）を読み取り（Ｓ１０１），ウェハロット番号（２０１），ウェハ番号（２０２）と，インゴット記号（２０３）の対応表（１６０１）を作成して，インゴット欠陥情報データベース（１１６）に送る（１１０）。対応表（１６０１）は人手により入力装置から入力してもよいし、採取したデータから自動的に生成してもよい。
【００３０】
図３は対応表（１６０１）の一例を示す表図である。インゴット欠陥情報データベース（１１６）は，対応表（１６０１）のインゴット記号（２０３）を検索キーとして，インゴット欠陥情報（１６０２）からインゴット欠陥位置情報（１６０３）を生成し，位置情報照合演算部（１１７）に送る（１１４）。
【００３１】
図４は、インゴット欠陥情報（１６０２）の一例を示す表図である。インゴット欠陥情報（１６０２）は，インゴット記号（２０３），エッチピットの中心座標（３０１），エッチピットの幅（μｍ）,エッチピットの高さ（μｍ），エッチピットの面積（μｍ２）のデータを含む。
【００３２】
ここで，インゴット欠陥情報（１６０２）は，製造・検査設備（１２００）において，投入されたウェハと同一インゴットから切り出された検査専用ウェハを分析した結果から生成する。分析方法としては，まず，検査専用ウェハを公知のＫＯＨ(水酸化カリウム)エッチングによりエッチングし，選択的にマイクロパイプを顕在化させる。この方法を用いることで，マイクロパイプは，容易に他の結晶欠陥から弁別できる，たとえば六角形のエッチピットとして拡大されることになる。このエッチピットの位置を，通常の光学顕微鏡観察によって特定し，自動または人手を介してインゴット欠陥情報データベース１１６に格納する。ここで，中心座標（３０１）は，厳密には欠陥（マイクロパイプ）そのものの情報ではなく，エッチピットの情報である。中心座標（３０１）は，たとえば、エッチピットの平面形状の幾何学的重心点で定義できる。中心座標（３０１）は，検査専用ウェハ上に定義されたｘ軸とｙ軸上の座標として規定できる。また幅と高さは同じくｘ軸とｙ軸方向の長さとして規定できる。
【００３３】
図５は、インゴット欠陥位置情報（１６０３）の一例を示す表図である。インゴット欠陥位置情報（１６０３）は，ロット番号（２０１），ウェハ番号（２０２），中心座標（３０１），幅（３０２），高さ（３０３），面積（３０４）のデータを含む。
【００３４】
インゴット欠陥位置情報（１６０３）は，対応表（１６０１）のインゴット記号（２０３）とインゴット欠陥情報（１６０２）のインゴット記号（２０３）が一致する情報を検索することにより，容易に得られる。インゴット欠陥位置情報（１６０３）は，各ウェハに対して、検出されたエッチピットの位置情報を対応付けるものである。
【００３５】
次に，製造・検査設備（１１００）では，公知のフォトリソグラフィー技術とエッチング技術により，チップ外形に対応する位置にマークを形成する（Ｓ１０２）。次に，このマークを基準として，流動ウェハの外観検査を実施し（Ｓ１０３），欠陥の存在するチップのチップインデックス（５０１）とチップ内欠陥位置オフセット（５０２）を記録した外観検査結果情報（１６０４）を生成する。外観検査結果情報（１６０４）は，位置情報照合演算部（１１７）に送付する（１１１）。
【００３６】
図６は，外観検査結果情報（１６０４）の一例を示す表図である。外観検査結果情報（１６０４）は，ロット番号（２０１），ウェハ番号（２０２），チップインデックス（５０１），チップ内欠陥位置オフセット（５０２）のデータを含む。チップインデックス（５０１）はウェハ内におけるチップの位置を指定し、チップ内欠陥位置オフセット（５０２）はチップの中における欠陥の位置を指定する。
【００３７】
図７は，外観検査の対象となるマイクロパイプの形状を説明する透過斜視図である。外観検査は全チップの全有効領域が検査対象となるため，スループットの観点から光学式欠陥検査装置での実施が望ましい。本実施例の対象である閉塞マイクロパイプは，基板内（１７０１）では中空の柱状構造異常構造（１７０３）となっているが，エピタキシャル層（７００１）形成後は，成長中に中空領域内壁に堆積が起き，コーン形状の空洞（１７０４）を形成した後，エピタキシャル層表面側では閉塞する（１７０５）。
【００３８】
図８は，光学式欠陥検査装置によりエッチピットを観測した状況を説明する平面図であり，図７のＣ’，Ｄ’，Ｄ，Ｃで規定される領域をエピタキシャル層（７００１）側から見た図である。先に述べたように、中空の柱状構造異常構造（１７０３）は閉塞しているため，エピタキシャル層の外観検査（Ｓ１０３）時には中空構造から期待される画像は必ずしも得られず，多くの観察像は微細な暗点（８００１）だけである。かかる暗点（８００１）のチップ内の位置がチップ内欠陥位置オフセット（５０２）として記録される。
【００３９】
また，エピタキシャル層（７００１）には，マイクロパイプ以外にエピタキシャル成長の異常や基板表面の形状異常による欠陥が存在し，また通常の工程異物も欠陥として検出される。これら欠陥には，形状によりマイクロパイプとの弁別が容易なものも多いが，寸法が微細なものの判定は困難である。このため，外観検査結果情報（１６０４）には，閉塞したマイクロパイプ以外の欠陥座標も含まれる可能性がある。
【００４０】
図２に戻ると，次に位置情報照合演算部（１１７）において，インゴット欠陥位置情報（１６０３）と外観検査結果情報（１６０４）から，欠陥有ダイ番号情報（１６０５）が生成される。欠陥有ダイ番号情報（１６０５）は，例えばインゴット欠陥情報データベース（１１６）に格納しておく。
【００４１】
図９は，欠陥有ダイ番号情報（１６０５）の一例を示す表図である。マイクロパイプにより欠陥があると判定されたダイは，ロット番号（２０１）とウェハ番号（２０２）とチップインデックス（５０１）で特定される。
【００４２】
欠陥有ダイ番号情報（１６０５）を得るための演算は，基本的にはインゴット欠陥位置情報（１６０３）の中心座標（３０１）と，外観検査結果情報（１６０４）のチップインデックス（５０１）とチップ内欠陥位置オフセット（５０２）から計算される欠陥の座標とを照合し，一致した場合にその座標が含まれるチップインデックス（５０１）を出力するものである。ここで，次の３点を考慮する必要がある。
【００４３】
第一に，一致の判定には，０.１ｍｍ〜１０ｍｍの範囲の適切な余裕をもたせる必要がある。インゴット欠陥位置情報（１６０３）の中心座標（３０１）は欠陥そのものの位置ではなく，エッチングにより顕在化させた結果としてのエッチピット位置である。また，エッチピット分析は外観検査（Ｓ１０３）を行ったウェハとは別ウェハであるため，ウェハ外径寸法や位置決めフラット部の形状に許容公差内の違いが存在する。これらのため，ふたつの座標が完全に一致することはほとんどなく，適切な余裕を持たせる必要がある。
【００４４】
この余裕を大きく採ると，検出感度は上がるが誤検出頻度も上がり，小さく採ると誤検出は減るが感度も下がる関係がある。適切な値は，目的とするチップの初期特性が，閉塞マイクロパイプに影響を受ける程度によって決まる。閉塞マイクロパイプに敏感なチップの場合は誤検出の副作用が大きいので誤検出抑制を優先する。閉塞マイクロパイプに初期特性が鈍感なチップの場合は，見逃しの危険が高いので，検出感度向上が優先される。
【００４５】
第二に，インゴット欠陥位置情報（１６０３）と外観検査結果情報（１６０４）を比較する際には，（Ｓ１０２）で作製したウェハ上マークを基準にした外観検査結果情報（１６０４）の位置を，ウェハ外形を基準としたインゴット欠陥位置情報（１６０３）の座標に換算して行う。前述のように，インゴット欠陥位置情報（１６０３）の中心座標（３０１）は，エッチングにより拡大したエッチピットの位置情報であるから，隣接する複数のチップ領域にずれて存在する可能性がある。また，前述のウェハ形状差はここでも座標値のオフセットとなるから，隣接チップの境界付近ではチップインデックスを誤って判定してしまう恐れがある。結果として，インゴット欠陥位置情報（１６０３）の中心座標（３０１）を，外観検査結果情報（１６０４）のチップインデックス（５０１）とチップ内欠陥位置オフセット（５０２）に換算して比較を行うと，見逃しが発生する。すなわち，適切な演算処理とはならない。
【００４６】
第三に，座標が一致し,チップ有効領域内に閉塞マイクロパイプが存在しても，チップ動作上は問題のない場合には，欠陥有ダイ番号情報（１６０５）には含めない処理を行う。チップ動作上問題のない領域は，一般的には高電界が印加されない領域である。
【００４７】
図１０は，１つのチップ（１９０１）を上から見た場合のイメージを示す平面図である。図１０に示すように，周辺ターミネーション領域最外周（１９０３）の外側は，チップ裏面と実質的に同一電位となる領域になるから，ここにある閉塞マイクロパイプは欠陥有ダイ番号情報（１６０５）には含めない。逆に言えば，高電界の可能性のある（１９０３）の内側の領域だけを欠陥有ダイ番号情報（１６０５）に出力する。この処理は，位置情報照合演算部にチップ設計に応じて除外領域情報を与えるか，より望ましくは外観検査の対象を高電界になる（１９０３）の内側領域に限定することで実現できる。
【００４８】
図１１は，位置情報照合演算部（１１７）が実行する，欠陥有ダイ番号情報（１６０５）生成処理の具体的な一例を示すフロー図である。
【００４９】
処理（Ｓ１１０１）で，インゴット欠陥位置情報（１６０３）を読み込み，処理（Ｓ１１０２）で外観検査結果情報（１６０４）を読み込む。
【００５０】
処理（Ｓ１１０３）で，インゴット欠陥位置情報（１６０３）の中心座標（３０１）から半径ｒの円を定義したデータ（便宜的に「データＡ」という）を作成する。半径ｒは０.１ｍｍ〜１０ｍｍの範囲であって，これは先に述べたように実際のマイクロパイプの位置は中心座標と一致するとは限らないため，適切な余裕をもたせる必要があるからである。半径ｒの円を定義する代わりに，インゴット欠陥位置情報（１６０３）のデータから規定されるエッチピットの形状を用いても良い。
【００５１】
処理（Ｓ１１０４）で，外観検査結果情報（１６０４）の位置情報をインゴット欠陥位置情報（１６０３）の座標に変換してデータ（便宜的に「データＢ」という）を作成する。
【００５２】
処理（Ｓ１１０５）で，データＡとデータＢを照合する。
【００５３】
図１２は，データＡとデータＢの照合の概念を説明する概念図であり,ウェハの一部を拡大して観察した図である。データＡはインゴット欠陥位置情報（１６０３）から得られた情報であり，半径ｒの円（２２０１）内にマイクロパイプが存在することが判定できる。ただし、半径ｒの円（２２０１）内のどこにマイクロパイプが存在するかは不確かである。
【００５４】
一方データＢは外観検査結果情報（１６０４）から得られた情報であり、欠陥（２２０２）の位置情報であるチップ内欠陥位置オフセット（５０２）とその欠陥が属するチップインデックス（５０１）の情報を含む。概念的には図１２に示すように、欠陥（２２０２）の位置情報とチップ境界（２２０３）の情報を含むと考えても良い。欠陥（２２０２）の位置情報は精度が高いが，その欠陥がマイクロパイプかどうかは判定できない。
【００５５】
図１１の処理（Ｓ１１０６）による照合判定では，データＡの円（２２０１）内にデータＢの欠陥（２２０２）が重なる場合、その欠陥位置情報を持つチップ（ダイ）をFAILとする。欠陥位置情報を持つチップ（ダイ）とは，外観検査結果情報（１６０４；図６）において，欠陥に対応したチップインデックス（５０１）で指定されるチップである。
【００５６】
すなわち、図１２の下の図で、ダイＢは，データＡの円（２２０１）内にデータＢの欠陥（２２０２）が重なり，かつ欠陥の位置情報を持つためFAILとなる。また，ダイＣは，データＡの円内にデータＢの欠陥が重なるが，欠陥の位置情報を持たないためFAILとならない。一方，ダイＤは，データＡの円内にデータＢの欠陥が重なり，かつ欠陥の位置情報を持つためFAILとなる。このように，マイクロパイプの存在有無の判定には,インゴット欠陥位置情報（１６０３）と外観検査結果情報（１６０４）を用い，位置判定については外観検査結果情報（１６０４）を用いることにより，高精度にマイクロパイプの位置を判定できる。
【００５７】
なお，図１２中ダイＡは欠陥の位置情報を持つが，半径ｒの円（２２０１）と重ならないので，ダイＡの欠陥はマイクロパイプ以外のもの（異物その他）と推定できる。また，逆に欠陥の位置情報を持たないが，インゴット欠陥位置情報（１６０３）を持つダイについては，再度外観検査などを行なうことが考えられる。
【００５８】
図１１の処理（Ｓ１１０７）では，FAILとなったチップでも、欠陥位置が周辺ターミネーション領域最外周の外側のチップはPASSとする。そして，処理（Ｓ１１０８）で，欠陥有ダイ番号情報（１６０５）を出力する。なお，上の例では一度FAILとなったチップをPASSに変更しているが，もともとのインゴット欠陥位置情報（１６０３）あるいは外観検査結果情報（１６０４）の取得時に，位置情報の取得をチップの特定領域に限定するようにしてもよい。
【００５９】
図２に戻り，その後の処理の説明を続ける。外観検査（Ｓ１０３）の後，公知のプロセスによってウェハ上に半導体デバイスが形成され（Ｓ１０４），所望の特性が得られているかを検査するウェハテスト工程（Ｓ１０５）が実施される。この結果，各ダイについて良品インデックス情報（良品位置）（１６０６）が生成されて，不良ダイ判定部（１１８）に送られる（１１２）。
【００６０】
図１３は，良品インデックス情報（１６０６）の一例を示す表図である。良品インデックス情報（１６０６）は，ロット番号（２０１），ウェハ番号（２０２），チップインデックス（５０１），および検査結果（７０１）のデータを含む。
【００６１】
不良ダイ判定部（１１８）は，良品インデックス情報（１６０６）と位置情報照合演算部（１１７）で生成された欠陥有ダイ番号情報（１６０５）を参照し，良品インデックス情報（１６０６）で検査結果（７０１）が合格（ＰＡＳＳ）となっているが，そのチップインデックス（５０１）が欠陥有ダイ番号情報（１６０５）に登録されているデータを検索する。そして、良品インデックス情報（１６０６）で，欠陥有ダイ番号情報（１６０５）に登録されているチップインデックス（５０１）に含まれているダイの検査結果（７０１）を不合格（ＦＡＩＬ）に書き換えて，最終的なＧＯ／ＮＯＧＯ判定結果（１６０７）を生成する。
【００６２】
図１４は，ＧＯ／ＮＯＧＯ判定結果（１６０７）の一例である。図１１の良品インデックス情報（１６０６）の検査結果（７０１）の項が，欠陥有ダイ番号情報（１６０５）を参照することで修正され，判定結果（８０１）となっている。例えば図１３の良品インデックス情報（１６０６）の一行目「ウェハ番号１のチップインデックス05-06」はPASSになっているが、図９の欠陥有ダイ番号情報（１６０５）の一行目に「ウェハ番号１のチップインデックス05-06」があるため，良品インデックス情報（１６０６）の一行目をPASSからFAILに書き換えてＧＯ／ＮＯＧＯ判定結果（１６０７）を生成している。
【００６３】
ＧＯ／ＮＯＧＯ判定結果（１６０７）は，インゴット欠陥情報データベース（１１６）に格納され，不良ダイマーク工程（Ｓ１０６）に送られ（１１３），不良ダイには不良品マークが打たれる。
【００６４】
なお，この不良ダイマーク工程（Ｓ１０６）は必須ではない。他の好適な形態として，後続のピックアップ工程（Ｓ１０７）に判定結果を送付し，対象チップから除外する方法がある。さらに他の好適な形態としては，欠陥ありダイ番号を検査実施以前にウェハテスト工程（Ｓ１０５）に送り，検査結果に関わらず強制的に不合格判定をしてもよい。また欠陥ありダイ番号については，ウェハテスト（Ｓ１０５）を省略し，強制的に不合格判定することもまた，本発明の好適な実施形態である。
【００６５】
ピックアップされた良品チップは，必要に応じてチップテスト（Ｓ１０８）を実施し，不良チップは除去される（Ｓ１０９）。この結果，最終合格チップが完成する。
【実施例２】
【００６６】
図１５により，本発明の別の好適な実施例を説明する。本実施例のウェハプロセス（１０４）までの工程と欠陥ありダイ番号を決定する位置情報照合演算部（１１７）までは実施例１と共通であるため，ここでは説明を省略する。本実施例では，実施例１（図２）と比較し，良品位置を不良ダイ判定部（１１８）に送る（１１２）代わりに，電気特性データを送る（９０１）。そして,電気特性データと欠陥有ダイ番号情報（１６０５）から良品を判定する。
【００６７】
そして，チップ区分判定結果を，ダイシング／ピックアップ工程（Ｓ１０７）に送る（９０２）。よって、本実施例では,チップ区分判定結果は不良ダイマーク工程（Ｓ１０６）には反映されない。すなわち,判定結果のフィードバック先が実施例１より後工程になる。これは不良の割合が小さい場合により適する。
【００６８】
閉塞マイクロパイプを有するダイの中には，ウェハテスト（１０５）で見える劣化の程度がわずかで材料や製造工程によるばらつき範囲に収まり，通常の良品と区別ができないものが存在する。
【００６９】
図１６は，ウェハテストの検査値Ａと検査値Ｂの散布図の例である。一般に検査値Ａと検査値Ｂは相関があり，図１６の対角線上に分布したサンプルは正常である場合が多く、対角線から外れたサンプルは異常である場合がある。
【００７０】
図１６では，小さな黒点が閉塞マイクロパイプのないダイ，白抜きの丸が閉塞マイプロパイプを含むダイの結果である。“＋”で表示されている点は，検査値Ｂでの判定の結果不良品となったものである。すなわち，マイクロパイプを含むダイの中には検査値Ｂに合格するものが含まれている。検査値Ｂの検査値Ａへの依存性を考慮すれば，外れ量の大きなダイ群（１２０１）の特定は可能だが，外れ量の少ないダイ群（１２０２）は近傍にマイクロパイプのないダイがあるため，検査値ＡとＢだけでは特定できない。またほとんどマイクロパイプの影響を受けていないダイ群（１２０３）も存在し，これも特定できない。欠陥有ダイ番号情報（１６０５）を用いることにより，これら特定不可能なマイクロパイプありダイを容易に特定可能である。
【００７１】
本実施例は，ウェハテスト装置は不良ダイ判定部（１１８）に，合格不合格の判定結果ではなく，電気特性を送る（９０１）。
【００７２】
図１７は，電気特性のデータの一例を示す表図である。電気特性データ（１７００）は，ロット番号（２０１），ウェハ番号（２０２），チップインデックス（５０１）で特定されるチップに対して、検査結果（１７０１）（１７０２）のデータを格納する。
【００７３】
不良ダイ判定部（１１８）は，欠陥有ダイ番号情報（１６０５；図９）を参照して，（１００１）と（１００２）がマイクロパイプを含むダイ，（１００３）は含まないダイであることを知る。この結果と，検査値の分布中心からの偏差から，（１００１）はダイ群（１２０１）に含まれるマイクロパイプ有ダイなので性能区分Ｚ（不良品），（１００２）はダイ群（１２０２）に含まれるマイクロパイプ有ダイなので性能区分Ｂ（製品出荷はしないが追加詳細検査を要する分類），（１００３）はダイ群（１２０２）に含まれるがマイクロパイプを含まないので性能区分Ａ，と判定される（図１１）。このように，本実施例では良/不良だけでなく検査値を利用した細かな区分けが可能となっている。
【００７４】
図１８は，判定結果を格納した区分判定結果（１８００）の一例を示す表図である。ロット番号（２０１），ウェハ番号（２０２），チップインデックス（５０１）で特定されるチップに対して、判定結果（１８０１）のデータを格納する。
【００７５】
この区分判定結果（１８００）は，チップピックアップ工程（Ｓ１０７）に送られ，区分毎のトレーに収納される。このチップには，必要に応じてさらにチップテスト（S１０８）を実施して不良チップを除去し（Ｓ１０９）,最終合格チップが完成する。
【００７６】
なお，図１７の例で検査値はＡおよびＢの二つであるが，これに限るものではなく，一種類以上の任意の個数でも実施可能である。また図１５では検査値はウェハテストが出力したものを例示したが，パターン寸法検査結果などのウェハプロセス（Ｓ１０４）に含まれる工程検査結果，もしくは両方を参照するのも本発明の好適な実施例である。さらに，これらの検査結果は検査されるウェハロットや個別ウェハに固有の情報である必要はない。たとえば同一ロットに含まれる全ウェハの平均情報や，直近に検査した同一品種のロット内平均情報などを参照するのもまた，本発明の好適な実施例となる。
【実施例３】
【００７７】
本実施例は，チップテスト（Ｓ１０８）でチップ区分分類（１３０７）を行う工程フローに対して欠陥有ダイ番号情報（１６０５）を適用したものである。
【００７８】
図１９に従って説明する。ここでチップテスト（Ｓ１０８）までの工程と，不良ダイ判定部（１３０４）までのデータ処理は実施例２（図１５）と同一のため省略する。
【００７９】
不良チップ判定部（１３０６）は，まず，不良ダイ判定部（１３０４）より欠陥有ダイ番号情報（１６０５；図９）とウェハテスト検査値（１７００；図１７）を検査履歴情報として受け取る（１３０５）。この履歴情報は，ウェハ状態でのロット番号（２０１），ウェハ番号（２０２），およびチップインデックス（５０１）で管理されている。
【００８０】
一方，チップテスト（Ｓ１０８）の結果は，チップが搭載されていたトレーのID情報（１４０１）とトレー内のポケット番号（１４０２）で管理されている。これら２種類の管理情報を照合するために，ピックアップ工程（１０７）からダイ/トレー対応情報が不良チップ判定部（１３０６）に送られる（１３０３）。
【００８１】
図２０は,ダイ/トレー対応情報（２０００）の一例を示す表図である。ダイ/トレー対応情報（２０００）は,ウェハ番号（２０１）,チップインデックス（５０１），トレーID（１４０１）および，ポケット番号（１４０２）とが対応付けられている。ダイ/トレー対応情報（２０００）は，通常ダイシング／ピックアップのための装置が自動的に生成する。
【００８２】
ダイ/トレー対応情報（２０００）を元に，欠陥有ダイ番号情報（１６０５）を含む検査履歴情報（１３０５）はトレーID（１４０１）とポケット番号（１４０２）とに対応付けられる。チップ電気特性（１３０１）と検査履歴情報（１３０５）に含まれる欠陥有ダイ番号情報（１６０５）とからチップ区分を決定する方法は，実施例２と同様である。
【００８３】
チップ区分の決定結果は，チップ区分分類工程（Ｓ１３０７）に送られて区分に対応するトレーに格納される。この結果，最終合格チップが完成する。
【００８４】
実施例３では,判定結果のフィードバック先が実施例２より後工程になる。これは不良の割合がさらに小さい場合により適する。
【００８５】
以上で説明したように、本実施例では炭化ケイ素基板に対し，完成素子に対応する位置マークを形成後に外観検査を実施して得られる高精度の欠陥位置と，この炭化ケイ素基板と同一インゴットの基板のエッチピット観察で得られたインゴット欠陥位置情報とを用いて，閉塞マイクロパイプ位置を決定し，欠陥を含む半導体チップを特定して除去する。
【００８６】
これにより，炭化ケイ素エピタキシャルウェハに存在する閉塞したマイクロパイプ欠陥を製造コストやスループットへの影響なく確実にかつ高位置精度で特定し，欠陥を含む半導体チップを除去する製造方法を提供することができる。
【００８７】
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００８８】
管理サーバ（１０００）、インゴット欠陥情報データベース（１１６）、製造・検査設備（１１００）、処理装置（１００１）、入出力装置（１００２）、記憶装置（１００３）、位置情報照合演算部（１１７）、不良ダイ判定部（１１８）
【図１】
2019192859.tif 000003
【図２】
2019192859.tif 000004
【図３】
2019192859.tif 000005
【図４】
2019192859.tif 000006
【図５】
2019192859.tif 000007
【図６】
2019192859.tif 000008
【図７】
2019192859.tif 000009
【図８】
2019192859.tif 000010
【図９】
2019192859.tif 000011
【図１０】
2019192859.tif 000012
【図１１】
2019192859.tif 000013
【図１２】
2019192859.tif 000014
【図１３】
2019192859.tif 000015
【図１４】
2019192859.tif 000016
【図１５】
2019192859.tif 000017
【図１６】
2019192859.tif 000018
【図１７】
2019192859.tif 000019
【図１８】
2019192859.tif 000020
【図１９】
2019192859.tif 000021
【図２０】
2019192859.tif 000022