(57)【要約】【課題】小型化が容易な半導体装置及びその製造方法を提供する。【解決手段】半導体装置１００は、半導体部品１０と、半導体部品１０が実装される回路基板２０と、アンダーフィル材３０とを備える。回路基板２０は、半導体部品１０が実装される領域に貫通孔２８を有する。アンダーフィル材３０は、半導体部品１０と回路基板２０との間と、貫通孔２８の内とに設けられる。【選択図】図１
2019041046.tif 000002
【特許請求の範囲】
【請求項１】
半導体部品と、
前記半導体部品が実装され、前記半導体部品が実装される領域に貫通孔を有する回路基板と、
前記半導体部品と前記回路基板との間と、前記貫通孔の内とに設けられたアンダーフィル材と、を備える、
半導体装置。
【請求項２】
前記貫通孔が、前記回路基板の配線パターンを接続する貫通ビアである、
請求項１に記載の半導体装置。
【請求項３】
回路基板に半導体部品を実装する実装工程と、
前記回路基板の前記半導体部品が実装された領域に位置する、前記回路基板の貫通孔に、前記回路基板の前記半導体部品が実装された実装面と反対側の面の側から、アンダーフィル材を注入する注入工程と、
前記半導体部品と前記回路基板との間と、前記貫通孔の内とに前記アンダーフィル材を充填する充填工程と、
前記アンダーフィル材を硬化させる硬化工程と、を含む、
半導体装置の製造方法。
【請求項４】
前記回路基板に前記貫通孔を形成する貫通孔形成工程を含む、
請求項３に記載の半導体装置の製造方法。
【請求項５】
前記貫通孔が、前記回路基板の配線パターンを接続する貫通ビアである、
請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
基板に半導体部品が実装された半導体装置の小型化が求められており、基板への実装面積を小さくできる半導体部品のパッケージとして、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージ、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）等が使用されている。ＢＧＡパッケージ、ＣＳＰ等の半導体部品を基板に実装する場合、アンダーフィルが半導体部品と基板との間に設けられる。アンダーフィルは、半導体部品と基板とに加わる応力を緩和する。
【０００３】
例えば、特許文献１に開示されている半導体装置では、アンダーフィル剤が、ディスペンサを用いて、ＢＧＡパッケージと基板との隙間に流し込まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８０３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の半導体装置では、アンダーフィル剤が、ＢＧＡパッケージと基板との隙間の周縁部に配置されたディスペンサの先端部から吐出されるので、ディスペンサを配置するためのスペースを、ＢＧＡパッケージの周りに設けなければならない。ディスペンサを配置するスペースのために、基板が大きくなる。
【０００６】
本発明は、上記の事情に鑑みてなされたものであり、小型化が容易な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
（１）上記の目的を達成するため、本発明の第１の観点に係る半導体装置は、
半導体部品と、
前記半導体部品が実装され、前記半導体部品が実装される領域に貫通孔を有する回路基板と、
前記半導体部品と前記回路基板との間と、前記貫通孔の内とに設けられたアンダーフィル材と、を備える。
【０００８】
（２）上記（１）において、
前記貫通孔が、前記回路基板の配線パターンを接続する貫通ビアであってもよい。
【０００９】
上記（１）、（２）の構成により、貫通孔を介して、半導体部品と回路基板との間と、貫通孔の内とにアンダーフィル材を設けることができるので、回路基板を小さくでき、半導体装置の小型化が容易になる。
【００１０】
（３）本発明の第２の観点に係る半導体装置の製造方法は、
回路基板に半導体部品を実装する実装工程と、
前記回路基板の前記半導体部品が実装された領域に位置する、前記回路基板の貫通孔に、前記回路基板の前記半導体部品が実装された実装面と反対側の面の側から、アンダーフィル材を注入する注入工程と、
前記半導体部品と前記回路基板との間と、前記貫通孔の内とに前記アンダーフィル材を充填する充填工程と、
前記アンダーフィル材を硬化させる硬化工程と、を含む。
【００１１】
（４）上記（３）の製造方法は、
前記回路基板に前記貫通孔を形成する貫通孔形成工程を含んでもよい。
（５）上記（３）において、
前記貫通孔が、前記回路基板の配線パターンを接続する貫通ビアであってもよい。
【００１２】
上記（３）〜（５）の構成により、アンダーフィル材が、実装面と反対側の面の側から貫通孔に注入され、半導体部品と回路基板との間と、貫通孔の内とに充填されるので、回路基板を小さくでき、小型化が容易な半導体装置を製造できる。
【発明の効果】
【００１３】
本発明によれば、半導体装置を容易に小型化できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る半導体装置の断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。
【図３】本発明の実施の形態１に係る半導体装置の製造方法において、準備される回路基板の断面図である。
【図４】本発明の実施の形態１に係る貫通孔形成工程を説明するための図である。
【図５】本発明の実施の形態１に係る実装工程を説明するための図である。
【図６】本発明の実施の形態１に係る注入工程を説明するための図である。
【図７】本発明の実施の形態２に係る半導体装置の断面図である。
【図８】本発明の実施の形態２に係る半導体装置の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００１５】
（実施の形態１）
図１〜６を参照して、本発明の実施の形態１に係る半導体装置１００を説明する。半導体装置１００は、図１に示すように、半導体部品１０と回路基板２０とアンダーフィル材３０とを備える。
【００１６】
半導体部品１０は、図示しない半導体素子を備えたＢＧＡパッケージであり、回路基板２０の実装面２１ａに実装される。半導体素子は、例えば、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のイメージセンサである。
半導体部品１０は、半導体素子の電極に接続されたバンプ電極１４を、底面１２に有する。バンプ電極１４は、底面１２に格子状に設けられる。バンプ電極１４は、例えば、ハンダから構成される。
【００１７】
回路基板２０は、絶縁性の樹脂材料などから構成された多層のプリント基板である。回路基板２０は、ランド２２と、配線パターン２３と、非貫通ビア２４と、絶縁層２６と、貫通孔２８とを有する。
【００１８】
回路基板２０のランド２２は、回路基板２０の実装面２１ａに設けられ、半導体部品１０のバンプ電極１４と接続する。
回路基板２０の配線パターン２３は、実装面２１ａと、実装面２１ａと反対側の面２１ｂと、回路基板２０の内層に設けられる。配線パターン２３は、ランド２２と接続し、半導体部品１０と図示しない外部回路とを接続する。実装面２１ａと面２１ｂと内層とに設けられた配線パターン２３は、非貫通ビア２４を介して、接続されている。
ランド２２と配線パターン２３と非貫通ビア２４は、銅、金等の導電性の金属から構成される。
【００１９】
回路基板２０の絶縁層２６は、実装面２１ａと、実装面２１ａに設けられた配線パターン２３とを覆い、実装面２１ａと配線パターン２３とを保護する。絶縁層２６は、例えば、ソルダーレジストである。
【００２０】
回路基板２０の貫通孔２８は、回路基板２０を厚さ方向に貫通する孔である。貫通孔２８は、回路基板２０の半導体部品１０が実装される領域に、設けられる。貫通孔２８の内には、アンダーフィル材３０が設けられる。
【００２１】
アンダーフィル材３０は、半導体部品１０と回路基板２０との間と、貫通孔２８の内とに設けられる。アンダーフィル材３０は、エポキシ樹脂、ポリウレタン樹脂等から構成される。アンダーフィル材３０は、半導体部品１０と回路基板２０とに加わる応力を緩和する。
【００２２】
本実施の形態では、貫通孔２８を介して、回路基板２０の面２１ｂ側から、アンダーフィル材３０を半導体部品１０と回路基板２０との間と貫通孔２８の内とに設けることができる。したがって、半導体部品１０の周りに、アンダーフィル材３０を注入するためのスペースを設ける必要がなく、回路基板２０を小さくできる。
【００２３】
図２〜６を参照して、半導体装置１００の製造方法を説明する。図２は、半導体装置１００の製造方法を示すフローチャートである。半導体装置１００の製造方法は、後述する回路基板２０ａに貫通孔２８を形成する貫通孔形成工程（ステップＳ１１）と、回路基板２０に半導体部品１０を実装する実装工程（ステップＳ１２）と、貫通孔２８に、回路基板２０の面２１ｂ側からアンダーフィル材３０を注入する注入工程（ステップＳ１４）と、半導体部品１０と回路基板２０との間と、貫通孔２８の内とにアンダーフィル材３０を充填する充填工程（ステップＳ１６）と、アンダーフィル材３０を硬化させる硬化工程（ステップＳ１８）とを含む。
【００２４】
貫通孔形成工程（ステップＳ１１）においては、まず、半導体部品１０と回路基板２０ａとアンダーフィル材３０とを準備する。ここで、回路基板２０ａは、図３に示すように、ランド２２と配線パターン２３と非貫通ビア２４と絶縁層２６とを有し、配線パターン２３が非貫通ビア２４を介して接続された多層のプリント基板であり、貫通孔２８を有しない点が回路基板２０と異なる。
次に、回路基板２０ａの半導体部品１０が実装される領域に、レーザ加工によって、貫通孔２８を形成する。これにより、図４に示すように、回路基板２０が作製される。なお、貫通孔２８が設けられる位置に、配線パターン２３は存在しない。
【００２５】
実装工程（ステップＳ１２）においては、作製された回路基板２０のランド２２に半導体部品１０のバンプ電極１４を、リフロー方式等によりハンダ付けすることによって、図５に示すように、回路基板２０の実装面２１ａに半導体部品１０を実装する。
【００２６】
注入工程（ステップＳ１４）においては、半導体部品１０が実装された回路基板２０の貫通孔２８に、回路基板２０の面２１ｂ側からアンダーフィル材３０を注入する。アンダーフィル材３０は、例えばディスペンサにより、図６に示すように、面２１ｂにおける貫通孔２８の開口から貫通孔２８に注入される。本実施の形態では、アンダーフィル材３０が、貫通孔２８に面２１ｂ側から注入されるので、半導体部品１０の周りにアンダーフィル材３０を注入するためのスペースを設ける必要がなく、回路基板２０を小さくできる。
【００２７】
充填工程（ステップＳ１６）においては、半導体部品１０と回路基板２０との間と、貫通孔２８の内に、貫通孔２８に注入されたアンダーフィル材３０を充填する。貫通孔２８に注入されたアンダーフィル材３０は、毛細管現象により、半導体部品１０と回路基板２０との間と、貫通孔２８の内とに充填されていく。
【００２８】
硬化工程（ステップＳ１８）においては、半導体部品１０と回路基板２０との間と、貫通孔２８の内に充填されたアンダーフィル材３０を硬化させる。例えば、アンダーフィル材３０がエポキシ樹脂等の熱硬化型樹脂である場合、加熱により、充填されたアンダーフィル材３０を硬化させる。
以上の工程によって、半導体装置１００を製造できる。
【００２９】
以上のように、半導体装置１００は、回路基板２０の貫通孔２８を介して、回路基板２０の面２１ｂ側から、アンダーフィル材３０を半導体部品１０と回路基板２０との間と、貫通孔２８の内とに設けることができるので、回路基板２０を小さくでき、半導体装置１００を容易に小型化できる。また、半導体装置１００の製造方法では、アンダーフィル材３０が、回路基板２０の貫通孔２８に回路基板２０の面２１ｂ側から注入されるので、回路基板２０を小さくでき、半導体装置１００を容易に小型化できる。
【００３０】
（実施の形態２）
図７、８を参照して、本実施の形態２に係る半導体装置２００を説明する。
実施の形態１において、アンダーフィル材３０は、レーザ加工によって形成され、配線パターン２３を接続しない貫通孔２８に注入される。アンダーフィル材３０が注入される貫通孔は、配線パターン２３を接続する貫通ビアであってもよい。
【００３１】
半導体装置２００は、図７に示すように、半導体部品１０と回路基板５０とアンダーフィル材３０とを備える。回路基板５０は、貫通孔２８を有さず、配線パターン２３を接続する貫通ビア５２を有する。また、アンダーフィル材３０は、半導体部品１０と回路基板５０との間と、貫通ビア５２の内とに設けられる。
その他の構成は、実施の形態１と同様である。
【００３２】
回路基板５０は、本実施の形態１と同様の、ランド２２と配線パターン２３と非貫通ビア２４と絶縁層２６とを有する。回路基板５０は、貫通ビア５２を更に有する。貫通ビア５２は、回路基板５０の半導体部品１０が実装される領域に設けられ、配線パターン２３を接続する。なお、貫通ビア５２は回路基板５０を厚さ方向に貫通し、絶縁層２６は貫通ビア５２の開口を覆っていない。
【００３３】
アンダーフィル材３０は、半導体部品１０と回路基板５０との間と、貫通ビア５２の内とに設けられる。アンダーフィル材３０は、半導体部品１０と回路基板５０とに加わる応力を緩和する。
【００３４】
本実施の形態では、回路基板５０の貫通ビア５２を介して、回路基板５０の面２１ｂ側から、アンダーフィル材３０を半導体部品１０と回路基板５０との間と貫通ビア５２の内とに設けることができる。したがって、半導体部品１０の周りに、アンダーフィル材３０を注入するためのスペースを設ける必要がなく、回路基板５０を小さくできる。
【００３５】
図８を参照して、半導体装置２００の製造方法を説明する。図８は、半導体装置２００の製造方法を示すフローチャートである。半導体装置２００の製造方法は、回路基板５０に半導体部品１０を実装する実装工程（ステップＳ２２）と、回路基板５０の貫通ビア５２に、回路基板５０の面２１ｂ側からアンダーフィル材３０を注入する注入工程（ステップＳ２４）と、半導体部品１０と回路基板５０との間と、貫通ビア５２の内とにアンダーフィル材３０を充填する充填工程（ステップＳ２６）と、アンダーフィル材３０を硬化させる硬化工程（ステップＳ２８）とを含む。
【００３６】
実装工程（ステップＳ２２）においては、まず、半導体部品１０と回路基板５０とアンダーフィル材３０とを準備する。ここで、回路基板５０は、絶縁層２６を形成する場合に、貫通ビア５２の開口をソルダーレジストのパターンで覆わないことによって、容易に作製できる。
次に、回路基板５０のランド２２に半導体部品１０のバンプ電極１４を、リフロー方式等によりハンダ付けすることによって、回路基板５０の実装面２１ａに半導体部品１０を実装する。
【００３７】
注入工程（ステップＳ２４）においては、半導体部品１０が実装された回路基板５０の貫通ビア５２に、回路基板２０の面２１ｂ側からアンダーフィル材３０を注入する。アンダーフィル材３０は、実施の形態１と同様に、面２１ｂにおける貫通ビア５２の開口から貫通ビア５２に注入される。本実施の形態では、アンダーフィル材３０が、貫通ビア５２に面２１ｂ側から注入されるので、半導体部品１０の周りに、アンダーフィル材３０を注入するためのスペースを設ける必要がなく、回路基板５０を小さくできる。
【００３８】
充填工程（ステップＳ２６）においては、半導体部品１０と回路基板５０との間と、貫通ビア５２の内とに、貫通ビア５２に注入されたアンダーフィル材３０を充填する。実施の形態１と同様に、アンダーフィル材３０は、毛細管現象により、半導体部品１０と回路基板５０との間と、貫通ビア５２の内とに充填されていく。
【００３９】
硬化工程（ステップＳ２８）においては、半導体部品１０と回路基板５０との間と、貫通ビア５２の内とに充填されたアンダーフィル材３０を硬化させる。アンダーフィル材３０は、例えば、加熱により硬化される。
以上の工程によって、半導体装置２００を製造できる。
【００４０】
以上のように、半導体装置２００は、回路基板５０の貫通ビア５２を介して、回路基板５０の面２１ｂ側から、アンダーフィル材３０を半導体部品１０と回路基板５０との間と、貫通ビア５２の内とに設けることができるので、回路基板５０を小さくでき、半導体装置２００を容易に小型化できる。また、半導体装置２００の製造方法では、アンダーフィル材３０が貫通ビア５２に面２１ｂ側から注入されるので、回路基板５０を小さくでき、半導体装置２００を容易に小型化できる。
【００４１】
以上、本発明の実施の形態を説明したが、本発明は、上記の実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００４２】
例えば、半導体部品１０は、ＢＧＡパッケージに限られず、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージ、ＣＳＰ等のパッケージであってもよい。また、半導体部品１０が備える半導体素子は、イメージセンサに限られず、傾きセンサ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＬＳＩ（Ｌａｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）等であってもよい。
【００４３】
回路基板２０、５０は、多層のプリント基板に限られず、単層のプリント基板であってもよい。回路基板２０において、貫通孔２８の半導体部品１０が実装される領域内での位置、個数等は任意である。貫通孔２８の位置、個数等は、半導体部品１０の実装面積に応じて変えることができる。回路基板２０は、貫通ビアを有してもよい。また、回路基板２０は、実装面２１ａのみに配線パターン２３を有する片面基板であってもよい。さらに、回路基板５０において、アンダーフィル材３０が注入される貫通ビア５２の半導体部品１０が実装される領域内での位置、個数等は任意である。
【００４４】
アンダーフィル材３０は、樹脂材料の他に、フィラー、レオロジーコントロール剤等を含んでもよい。また、アンダーフィル材３０を充填する充填工程（ステップＳ１６、Ｓ２６）において、回路基板２０、５０を加熱してもよい。
【００４５】
半導体装置１００、２００は、回路基板２０、５０の実装面２１ａに、コンデンサ、コネクタ、スイッチ等の電子部品を備えてもよい。半導体装置１００、２００では、半導体部品１０の周りにアンダーフィル材３０を注入するためのスペースを設ける必要がないので、半導体部品１０と電子部品との間隔を狭くでき、回路基板２０、５０を小さくできる。
【符号の説明】
【００４６】
１０：半導体部品
１２：底面
１４：バンプ電極
２０、２０ａ、５０：回路基板
２１ａ：実装面
２１ｂ：面
２２：ランド
２３：配線パターン
２４：非貫通ビア
２６：絶縁層
２８：貫通孔
３０：アンダーフィル材
５２：貫通ビア
１００、２００：半導体装置
【図１】
2019041046.tif 000003
【図２】
2019041046.tif 000004
【図３】
2019041046.tif 000005
【図４】
2019041046.tif 000006
【図５】
2019041046.tif 000007
【図６】
2019041046.tif 000008
【図７】
2019041046.tif 000009
【図８】
2019041046.tif 000010