(57)【要約】【課題】効率の低下を抑制することが可能となる絶縁同期整流型ＤＣ／ＤＣコンバータを提供する。【解決手段】同期整流コントローラは、同期整流トランジスタのドレインに接続されるドレイン端子と、前記ドレイン端子のドレイン電圧と、第１閾値電圧とを比較する第１コンパレータと、前記ドレイン端子のドレイン電圧と、第２閾値電圧とを比較する第２コンパレータと、前記第１コンパレータから出力されるオン信号および前記第２コンパレータから出力されるオフ信号が入力されるフリップフロップと、前記フリップフロップの出力信号に基づいて前記同期整流トランジスタにゲート信号を出力するドライバと、前記ドレイン電圧に基づいて前記第２閾値電圧を調整する閾値調整部と、を有する。【選択図】図１
2019126192.tif 000002
【特許請求の範囲】
【請求項１】
二次側に配置される同期整流トランジスタと、
前記同期整流トランジスタの駆動を制御する同期整流コントローラと、を備えたＬＬＣコンバータとして構成される絶縁同期整流型ＤＣ／ＤＣコンバータであって、
前記同期整流コントローラは、
前記同期整流トランジスタのドレインに接続されるドレイン端子と、
前記ドレイン端子のドレイン電圧と、第１閾値電圧とを比較する第１コンパレータと、
前記ドレイン端子のドレイン電圧と、第２閾値電圧とを比較する第２コンパレータと、
前記第１コンパレータから出力されるオン信号および前記第２コンパレータから出力されるオフ信号が入力されるフリップフロップと、
前記フリップフロップの出力信号に基づいて前記同期整流トランジスタにゲート信号を出力するドライバと、
前記ドレイン電圧に基づいて前記第２閾値電圧を調整する閾値調整部と、
を有する、
絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項２】
前記閾値調整部は、前記ドレイン電圧をサンプリングおよびホールドするサンプルホールド回路を有し、前記サンプルホールド回路の出力するサンプリング電圧に基づき前記第２閾値電圧を調整する、請求項１に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項３】
前記閾値調整部は、前記ドレイン電圧を電圧・電流変換するＶ／Ｉ変換回路と、前記Ｖ／Ｉ変換回路の出力を入力電流とする第１カレントミラー回路と、前記第１カレントミラー回路の出力電流を流す第１抵抗と、を前記サンプルホールド回路の前段に有する、請求項２に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項４】
前記閾値調整部は、前記フリップフロップの出力が入力される遅延回路を有し、
前記遅延回路から出力される遅延信号に応じて前記サンプルホールド回路のサンプリングモードとホールドモードが切替えられる、請求項２または請求項３に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項５】
前記遅延回路の遅延時間は、前記同期整流トランジスタを流れる電流の周期の半分付近である、請求項４に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項６】
前記同期整流コントローラは、設定抵抗が接続される閾値設定端子をさらに有し、
前記閾値調整部は、入力される前記サンプリング電圧に出力電圧を制御する定電圧回路を有し、
前記出力電圧は前記閾値設定端子に印加される、請求項２から請求項５のいずれか１項に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項７】
前記閾値調整部は、前記設定抵抗に流れる電流を入力電流とする第２カレントミラー回路と、前記第２カレントミラー回路の出力電流が流れて一端に所定電圧が印加される第２抵抗と、を有する、請求項６に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、絶縁同期整流型ＤＣ／ＤＣコンバータが利用される。絶縁同期整流型ＤＣ／ＤＣコンバータの一種に、ＬＬＣコンバータと呼ばれるものが存在する。
【０００３】
図５は、ＬＬＣコンバータの二次側における一部構成の一例を示す回路図である。図５に示す二次巻線Ｗ２００は、トランスＴｒに含まれる。ＬＬＣコンバータの一次側（不図示）には、トランスＴｒの一次巻線、スイッチングトランジスタ、当該スイッチングトランジスタを駆動する一次側コントローラなどが含まれる。
【０００４】
二次巻線Ｗ２００の一端は、出力端子Ｐ２００に接続され、他端は同期整流トランジスタＭ２００のドレインに接続される。同期整流トランジスタＭ２００のソースは、グランドの印加端に接続される。出力端子Ｐ２００とグランドとの間には、出力コンデンサＣ２００が接続される。
【０００５】
ＬＬＣコンバータは、二次側に同期整流コントローラ３００Ｓを有する。同期整流コントローラ３００Ｓは、外部端子として、ゲート端子Ｔｇ１、ドレイン端子Ｔｄ１、ゲート端子Ｔｇ２およびドレイン端子Ｔｄ２を有する。ゲート端子Ｔｇ１には、同期整流トランジスタＭ２００のゲートが接続される。ドレイン端子Ｔｄ１には、同期整流トランジスタＭ２００のドレインが接続される。なお、ゲート端子Ｔｇ２およびドレイン端子Ｔｄ２は、それぞれ二次側において同期整流トランジスタＭ２００に加えて備えられる別の同期整流トランジスタ（不図示）のゲート、ドレインに接続される。
【０００６】
同期整流コントローラ３００Ｓは、ドレイン端子Ｔｄ１に発生するドレイン電圧ＶＤＳ２に基づいてゲート端子Ｔｇ１からゲート信号ＳＧ２を出力し、同期整流トランジスタＭ２００をスイッチング制御する。一次側のスイッチングトランジスタのスイッチング、および二次側の同期整流トランジスタＭ２００等のスイッチングにより、一次巻線に印加される入力電圧が出力電圧に変換されて出力端子Ｐ２００から出力される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１５９７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、図７は、図５に示す回路における同期整流トランジスタＭ２００のスイッチング制御に関するタイミングチャートである。図７において、上段から順に、同期整流トランジスタＭ２００を流れる電流ＩＳ２、ドレイン電圧ＶＤＳ２、およびゲート信号ＳＧ２を示す。
【０００９】
同期整流トランジスタＭ２００がオフの状態である図７のタイミングｔ１０で、一次側のスイッチングトランジスタが切替えられると、ドレイン電圧ＶＤＳ２が正電圧から負電圧に立ち下る。これにより、電流ＩＳ２は、同期整流トランジスタＭ２００のボディダイオードＢＤを介して流れ始める。電流ＩＳ２は、共振電流であり、正弦波状となる。
【００１０】
上記のようにドレイン電圧ＶＤＳ２が負電圧となったことを同期整流コントローラ３００Ｓが検出すると、同期整流コントローラ３００Ｓは、ゲート信号ＳＧ２をオンレベルとし、同期整流トランジスタＭ２００をターンオンする（タイミングｔ１１）。これにより、ドレイン電圧ＶＤＳ２は、同期整流トランジスタＭ２００のオン抵抗と電流ＩＳ２に基づく電圧値（ＩＳ２×Ｒｏｎ）で変化する。
【００１１】
そして、タイミングｔ１２で、ドレイン電圧ＶＤＳ２が所定の閾値Ｖｔｈ以上となったことを同期整流コントローラ３００Ｓが検出すると、同期整流コントローラ３００Ａはゲート信号ＳＧ２をオフレベルとし、同期整流トランジスタＭ２００をターンオフする。以降、電流ＩＳ２は、ゼロとなるタイミングｔ１３までボディダイオードＢＤを介して流れる。
【００１２】
しかしながら、上述した図５の回路の状態は理想状態というべきものであり、現実には、図６に示すように、同期整流トランジスタＭ２００のドレインと、ドレイン端子Ｔｄ１が接続される接続ノードＮ２との間には、寄生インダクタＬが存在する。寄生インダクタＬは、基板パターン、同期整流トランジスタＭ２００のボンディングワイヤおよびリード等により生じる。
【００１３】
従って、ドレイン電圧ＶＤＳ２は、同期整流トランジスタＭ２００のドレイン・ソース間電圧ΔＶＤＳに対して、寄生インダクタＬに生じる誘起電圧ΔＶＬが加算されたものとして発生する。誘起電圧ΔＶＬは、ΔＶＬ＝Ｌ×ｄｉ／ｄｔとなる。
【００１４】
図８は、図６に示す回路における同期整流トランジスタＭ２００のスイッチング制御に関するタイミングチャートである。図８において、上段から順に、同期整流トランジスタＭ２００を流れる電流ＩＳ２、ドレイン・ソース間電圧ΔＶＤＳ、誘起電圧ΔＶＬ、ドレイン電圧ＶＤＳ２、およびゲート信号ＳＧ２を示す。
【００１５】
図８のタイミングｔ２０で一次側のスイッチングトランジスタが切替えられると、ドレイン・ソース間電圧ΔＶＤＳが正電圧から負電圧となり、電流ＩＳ２がボディダイオードＢＤを介して流れ始める。増加する電流ＩＳ２の時間的な傾きｄｉ／ｄｔにより、負電圧である誘起電圧ΔＶＬが発生する。ドレイン電圧ＶＤＳ２は、ドレイン・ソース間電圧ΔＶＤＳと誘起電圧ΔＶＬとの和となる。
【００１６】
ドレイン電圧ＶＤＳ２が負電圧となったことを同期整流コントローラ３００Ｓが検出すると、同期整流コントローラ３００Ｓはゲート信号ＳＧ２をオンレベルとし、同期整流トランジスタＭ２００をターンオンする（タイミングｔ２１）。これにより、ドレイン・ソース間電圧ΔＶＤＳは、同期整流トランジスタＭ２００のオン抵抗と電流ＩＳ２に基づく電圧値で変化する。
【００１７】
誘起電圧ΔＶＬは、電流ＩＳ２がピークとなるタイミングｔ２２でゼロとなり、以降、電流ＩＳ２の減少によって正電圧として上昇する。これにより、ドレイン電圧ＶＤＳ２は、ドレイン・ソース間電圧ΔＶＤＳに正電圧の誘起電圧ΔＶＬが加算されることとなり、先述の図７に示すタイミングｔ１２よりも早いタイミングｔ２３にて、閾値電圧Ｖｔｈ以上となる。従って、図７よりも早いタイミングにて、ゲート信号ＳＧ２がオフレベルとされ、同期整流トランジスタＭ２００がターンオフされる。以降、電流ＩＳ２は、ゼロとなるタイミングｔ２４までボディダイオードＢＤを介して流れる。
【００１８】
このように、ＬＬＣコンバータにおいて、現実には寄生インダクタＬの存在により、同期整流トランジスタＭ３００のターンオフするタイミングが早くなり、効率が低下する問題があった。また、負荷（すなわち正弦波状の電流ＩＳ２のピーク）が大きくなる程、寄生インダクタＬの影響が大きくなり、効率への影響が大きくなるという問題があった。
【００１９】
上記問題点に鑑み、本発明は、効率の低下を抑制することが可能となる絶縁同期整流型ＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、二次側に配置される同期整流トランジスタと、前記同期整流トランジスタの駆動を制御する同期整流コントローラと、を備えたＬＬＣコンバータとして構成される絶縁同期整流型ＤＣ／ＤＣコンバータであって、
前記同期整流コントローラは、
前記同期整流トランジスタのドレインに接続されるドレイン端子と、
前記ドレイン端子のドレイン電圧と、第１閾値電圧とを比較する第１コンパレータと、
前記ドレイン端子のドレイン電圧と、第２閾値電圧とを比較する第２コンパレータと、
前記第１コンパレータから出力されるオン信号および前記第２コンパレータから出力されるオフ信号が入力されるフリップフロップと、
前記フリップフロップの出力信号に基づいて前記同期整流トランジスタにゲート信号を出力するドライバと、
前記ドレイン電圧に基づいて前記第２閾値電圧を調整する閾値調整部と、
を有する構成としている（第１の構成）。
【００２１】
また、上記第１の構成において、前記閾値調整部は、前記ドレイン電圧をサンプリングおよびホールドするサンプルホールド回路を有し、前記サンプルホールド回路の出力するサンプリング電圧に基づき前記第２閾値電圧を調整することとしてもよい（第２の構成）。
【００２２】
また、上記第２の構成において、前記閾値調整部は、前記ドレイン電圧を電圧・電流変換するＶ／Ｉ変換回路と、前記Ｖ／Ｉ変換回路の出力を入力電流とする第１カレントミラー回路と、前記第１カレントミラー回路の出力電流を流す第１抵抗と、を前記サンプルホールド回路の前段に有することとしてもよい（第３の構成）。
【００２３】
また、上記第２または第３の構成において、前記閾値調整部は、前記フリップフロップの出力が入力される遅延回路を有し、
前記遅延回路から出力される遅延信号に応じて前記サンプルホールド回路のサンプリングモードとホールドモードが切替えられることとしてもよい（第４の構成）。
【００２４】
また、上記第４の構成において、前記遅延回路の遅延時間は、前記同期整流トランジスタを流れる電流の周期の半分付近であることが好ましい（第５の構成）。
【００２５】
また、上記第２〜第５のいずれかの構成において、前記同期整流コントローラは、設定抵抗が接続される閾値設定端子をさらに有し、
前記閾値調整部は、入力される前記サンプリング電圧に出力電圧を制御する定電圧回路を有し、
前記出力電圧は前記閾値設定端子に印加されることとしてもよい（第６の構成）。
【００２６】
また、上記だ６の構成において、前記閾値調整部は、前記設定抵抗に流れる電流を入力電流とする第２カレントミラー回路と、前記第２カレントミラー回路の出力電流が流れて一端に所定電圧が印加される第２抵抗と、を有することとしてもよい（第７の構成）。
【発明の効果】
【００２７】
本発明の絶縁同期整流型ＤＣ／ＤＣコンバータによると、効率の低下を抑制することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態に係るＤＣ／ＤＣコンバータの回路図である。
【図２】分周器の一構成例を示す回路図である。
【図３】本発明の一実施形態に係るＤＣ／ＤＣコンバータの通常動作を示すタイミングチャートである。
【図４】本発明の一実施形態における第２閾値電圧の調整例を示すタイミングチャートである。
【図５】ＬＬＣコンバータの二次側における一部構成の一例を示す回路図である。
【図６】ＬＬＣコンバータの二次側における一部構成の一例を示す回路図である（寄生インダクタの考慮）。
【図７】図５に示す回路における同期整流トランジスタのスイッチング制御に関するタイミングチャートである。
【図８】図６に示す回路における同期整流トランジスタのスイッチング制御に関するタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下に本発明の一実施形態について図面を参照して説明する。
【００３０】
＜ＬＬＣコンバータの全体構成＞
図１は、本発明の一実施形態に係るＤＣ／ＤＣコンバータ２００Ａの回路図である。ＤＣ／ＤＣコンバータ２００Ａは、ＬＬＣコンバータとしての絶縁同期整流型ＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ２００Ａは、入力端子Ｐ１に印加される入力電圧Ｖｉｎに基づいて出力電圧Ｖｏｕｔを生成して出力端子Ｐ２から出力する。
【００３１】
ＤＣ／ＤＣコンバータ２００Ａは、一次側の構成としてスイッチングトランジスタＭ１１，Ｍ１２、一次側コントローラ２０２Ａ、共振コンデンサＣｒ、およびトランスＴ１の一次巻線Ｗ１を有し、二次側の構成としてトランスＴ１の二次巻線Ｗ２１，Ｗ２２、同期整流トランジスタＭ２１，Ｍ２２、出力コンデンサＣ１、抵抗Ｒ２１，Ｒ２２、ダイオードＤＤ、コンデンサＣＣ、および同期整流コントローラ３００Ａを有する。
【００３２】
スイッチングトランジスタＭ１１のドレインは、直流の入力電圧Ｖｉｎが印加される入力端子Ｐ１に接続される。スイッチングトランジスタＭ１１のソースは、スイッチングトランジスタＭ１２のドレインに接続される。スイッチングトランジスタＭ１２のソースは、グランドの印加端に接続される。スイッチングトランジスタＭ１１とスイッチングトランジスタＭ１２とが接続される接続ノードには、共振コンデンサＣｒの一端が接続される。共振コンデンサＣｒの他端は、一次巻線Ｗ１の一端に接続される。一次巻線Ｗ１の他端は、スイッチングトランジスタＭ１２のソースに接続される。
【００３３】
一次側コントローラ２０２Ａは、スイッチングトランジスタＭ１１，Ｍ１２のゲートに駆動信号を出力することでスイッチングトランジスタＭ１１，Ｍ１２をスイッチング制御する。
【００３４】
二次巻線Ｗ２１の一端は、第１同期整流トランジスタＭ２１のドレインに接続される。第１同期整流トランジスタＭ２１は、ボディダイオードＢＤ１を有する。第１同期整流トランジスタＭ２１のソースは、接地端子Ｐ３に接続される。接地端子Ｐ３は、グランドの印加端に接続される。
【００３５】
二次巻線Ｗ２１の他端は、二次巻線Ｗ２２の一端に接続される。二次巻線Ｗ２２の他端は、第２同期整流トランジスタＭ２２のドレインに接続される。第２同期整流トランジスタＭ２２は、ボディダイオードＢＤ２を有する。第２同期整流トランジスタＭ２２のソースは、接地端子Ｐ３に接続される。
【００３６】
二次巻線Ｗ２１と二次巻線Ｗ２２とが接続される接続ノードは、出力端子Ｐ２に接続される。出力端子Ｐ２と接地端子Ｐ３との間には、出力コンデンサＣ１が接続される。また、出力端子Ｐ２と接地端子Ｐ３との間には、抵抗Ｒ２１と抵抗Ｒ２２とが直列に接続される。抵抗Ｒ２１と抵抗Ｒ２２とが接続される接続ノードには、ＦＢ（フィードバック）回路２０６が接続される。
【００３７】
ＦＢ回路２０６は、例えばシャントレギュレータ等を有し、出力電圧Ｖｏｕｔを抵抗Ｒ２１，Ｒ２２により分圧した後の電圧と、所定の目標電圧との誤差に応じた電流でフォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流Ｉｆｂが流れる。一次側コントローラ２０２ＡのＦＢ（フィードバック）ピンには、フィードバック電流Ｉｆｂに応じたフィードバック信号Ｖｆｂが発生し、一次側コントローラ２０２Ａは、フィードバック信号Ｖｆｂに基づいてスイッチングトランジスタＭ１１，Ｍ１２を駆動する。
【００３８】
同期整流コントローラ３００Ａは、ＬＤＯ（Low Dropout）レギュレータ３０１と、セレクタ３０２と、分周器３０３と、フリップフロップ３０４と、第１コンパレータ３０５と、第２コンパレータ３０６と、閾値調整部３０７と、第１ドライバＤｒ２１と、第２ドライバＤｒ２２と、を一つのパッケージに収めて有する。
【００３９】
また、同期整流コントローラ３００Ａは、外部との電気的接続を確立するための第１ドレイン端子Ｄ２１、第１ゲート端子Ｇ２１、第２ドレイン端子Ｄ２２、第２ゲート端子Ｇ２２、電源端子ＶＣＣ、グランド端子ＧＮＤ、および閾値設定端子ＴＨを有する。
【００４０】
第１同期整流トランジスタＭ２１のドレインが接続される第１ドレイン端子Ｄ２１は、セレクタ３０２の入力端３０２Ａにおける一方の端子に接続される。第２同期整流トランジスタＭ２２のドレインが接続される第２ドレイン端子Ｄ２２は、入力端３０２Ａにおける他方の端子に接続される。セレクタ３０２の出力端３０２Ｂは、第１コンパレータ３０５、第２コンパレータ３０６それぞれの反転入力端（−）に接続される。セレクタ３０２は、第１ドレイン端子Ｄ２１から出力端３０２Ｂへの経路の導通と、第２ドレイン端子Ｄ２２から出力端３０２Ｂへの経路の導通とを切替える。すなわち、セレクタ３０２は、第１ドレイン端子Ｄ２１のドレイン電圧ＶＤＳ２１と第２ドレイン端子Ｄ２２のドレイン電圧ＶＤＳ２２のいずれを、第１コンパレータ３０５、および第２コンパレータ３０６の検出対象とするかを選択する。
【００４１】
第１コンパレータ３０５の非反転入力端（＋）には、第１閾値電圧ＶｔｈＡが印加される。第１閾値電圧ＶｔｈＡは、グランド電位を基準とする。第１コンパレータ３０５の出力端は、フリップフロップ３０４のセット端子に接続される。第１コンパレータ３０５は、スイッチングトランジスタＭ１１，Ｍ１２のターンオンによりドレイン電圧ＶＤＳ２１，ＶＤＳ２２が負電圧に低下したことを、ドレイン電圧ＶＤＳ２１，ＶＤＳ２２が第１閾値電圧ＶｔｈＡ（例えば−２００ｍＶ）以下となったことで検出する。このとき、第１コンパレータ３０５は、オン信号Ｓｏｎをアサートする。アサートされたオン信号Ｓｏｎによって第１同期整流トランジスタＭ２１，第２同期整流トランジスタＭ２２はターンオンされる。
【００４２】
第２コンパレータ３０６の非反転入力端（＋）には、第２閾値電圧ＶｔｈＢが印加される。第２閾値電圧ＶｔｈＢは、後述する閾値調整部３０７により調整される。第２コンパレータ３０６の出力端は、フリップフロップ３０４のリセット端子に接続される。第２コンパレータ３０６は、オンとされた第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２により流れる電流Ｉｓ２１，Ｉｓ２２が実質的にゼロとなるゼロカレントを、ドレイン電圧ＶＤＳ２１，ＶＤＳ２２が第２閾値電圧ＶｔｈＢ（例えば−６ｍＶ）以上となったことで検出する。このとき、第２コンパレータ３０６は、オフ信号Ｓｏｆｆをアサートする。アサートされたオフ信号Ｓｏｆｆによって第１同期整流トランジスタＭ２１，第２同期整流トランジスタＭ２２はターンオフされる。
【００４３】
フリップフロップ３０４のＱ出力端子は、分周器３０３の入力端に接続される。分周器３０３は、例えば図２に示す構成であり、Ｄフリップフロップ３０３Ａと、インバータ３０３Ｂと、を有する。Ｄフリップフロップ３０３Ａのクロック端子に、フリップフロップ３０４からのＱ出力信号ＳＱが入力される。Ｄフリップフロップ３０３ＡのＱ出力端子には、インバータ３０３Ｂの入力端が接続される。インバータ３０３Ｂの出力端は、Ｄフリップフロップ３０３ＡのＤ入力端子に接続される。
【００４４】
このような構成により、Ｑ出力信号ＳＱのＨｉｇｈからＬｏｗへの立下りタイミングごとに、Ｄフリップフロップ３０３ＡのＱ出力端子から出力される分周器出力信号Ｓｆは、ＨｉｇｈとＬｏｗが切替わる。分周器３０３は、入力されるＱ出力信号ＳＱの周期を２倍として分周器出力信号Ｓｆを出力する。
【００４５】
分周器出力信号Ｓｆは、セレクタ３０２に出力される。セレクタ３０２は、分周器出力信号Ｓｆのレベルに応じて、入力端３０２Ａと出力端３０２との間の切替え、および入力端３０２Ｄと出力端３０２Ｃとの切替えを行う。出力端３０２Ｃにおける一方の端子は、第１ドライバＤｒ２１の入力端に接続される。第１ドライバＤｒ２１の出力端は、第１ゲート端子Ｇ２１を介して第１同期整流トランジスタＭ２１のゲートに接続される。第１ドライバＤｒ２１は、入力される信号のレベルに応じてレベルを切替えたゲート信号ＳＧ２１を出力する。
【００４６】
出力端３０２Ｃにおける他方の端子は、第２ドライバＤｒ２２の入力端に接続される。第２ドライバＤｒ２２の出力端は、第２ゲート端子Ｇ２２を介して第２同期整流トランジスタＭ２２のゲートに接続される。第２ドライバＤｒ２２は、入力される信号のレベルに応じてレベルを切替えたゲート信号ＳＧ２２を出力する。
【００４７】
セレクタ３０２により、入力端３０２Ｄから第１ドライバＤｒ２１までの経路の導通と、入力端３０２Ｄから第２ドライバＤｒ２２までの経路の導通と、が切替えられる。入力端３０２ＤにはＱ出力信号ＳＱが入力されるので、セレクタ３０２によってＱ出力信号ＳＱを第１ドライバＤｒ２１、第２ドライバＤｒ２２のいずれに入力させるかを選択する。
【００４８】
ダイオードＤＤのアノードは、出力端子Ｐ２に接続される。ダイオードＤＤのカソードは、電源端子ＶＣＣとともにコンデンサＣＣの一端に接続される。コンデンサＣＣの他端は、接地端Ｐ３に接続される。ＬＤＯレギュレータ３０１は、電源端子ＶＣＣに印加される入力電圧に基づいて内部電圧を生成して出力する。内部電圧の一部は、第１ドライバＤｒ２１、第２ドライバＤｒ２２の高電位側に供給される。
【００４９】
なお、閾値調整部３０７は、第２閾値電圧ＶｔｈＢを調整する回路であるが、その詳細については後述する。
【００５０】
＜ＬＬＣコンバータの基本的な動作＞
次に、このように構成されたＤＣ／ＤＣコンバータ２００Ａの動作について説明する。ここでは、図３に示すタイミングチャートを用いて説明する。図３では、上段から順に、電流Ｉｓ２１、ドレイン電圧ＶＤＳ２１、ゲート信号ＳＧ２１、Ｑ出力信号ＳＱ、分周器出力信号Ｓｆ、ゲート信号ＳＧ２２、ドレイン電圧ＶＤＳ２２、および電流Ｉｓ２２を示す。
【００５１】
タイミングｔ０の手前で、分周器出力信号ＳｆはＬｏｗであり、セレクタ３０２により、検出対象として第２ドレイン端子Ｄ２２のドレイン電圧ＶＤＳ２２、Ｑ出力信号ＳＱの出力先として第２ドライバＤｒ２２がそれぞれ選択されている。そして、タイミングｔ０において、スイッチングトランジスタＭ１１がターンオンされると、ドレイン電圧ＶＤＳ２２が負電圧に低下して、電流Ｉｓ２２がボディダイオードＢＤ２を介して流れ始める。電流Ｉｓ２２は共振電流であり、正弦波状となる。
【００５２】
ドレイン電圧ＶＤＳ２２が負電圧に低下したことが第１コンパレータ３０５により検出され、オン信号Ｓｏｎがアサートされる。これにより、Ｑ出力信号ＳＱはＨｉｇｈに切替えられ、第２ドライバＤｒ２２によりゲート信号ＳＧ２２がオンレベルとなり、タイミングｔ１で第２同期整流トランジスタＭ２２がターンオンされる。従って、電流Ｉｓ２２は、第２同期整流トランジスタＭ２２をソースからドレイン側へ流れる。
【００５３】
ドレイン電圧ＶＤＳ２２は、電流Ｉｓ２２と同期整流トランジスタＭ２２のオン抵抗とに基づく電圧値（Ｉｓ２２×Ｒｏｎ２２）で変化する。なお、後述するように、ドレイン電圧ＶＤＳ２２には、寄生インダクタも影響する。
【００５４】
そして、タイミングｔ２において、電流Ｉｓ２２がゼロカレントとなったことがドレイン電圧ＶＤＳ２２に基づき第２コンパレータ３０６により検出され、オフ信号Ｓｏｆｆがアサートされる。すなわち、このときドレイン電圧ＶＤＳ２２は、第２閾値電圧ＶｔｈＢ以上となる。これにより、Ｑ出力信号ＳＱはＬｏｗに切替えられ、ゲート信号ＳＧ２２はオフレベルとなり、第２同期整流トランジスタＭ２２はターンオフされる。このとき、分周器出力信号ＳｆはＨｉｇｈに切替えられる。これにより、セレクタ３０２により、検出対象として第１ドレイン端子Ｄ２１のドレイン電圧ＶＤＳ２１、Ｑ出力信号ＳＱの出力先として第１ドライバＤｒ２１がそれぞれ選択される。
【００５５】
ターンオフされた第２同期整流トランジスタＭ２２においては、ボディダイオードＢＤ２を介して電流Ｉｓ２２は流れ続け、タイミングｔ３にて電流Ｉｓ２２は流れなくなる。
【００５６】
そして、タイミングｔ４において、スイッチングトランジスタＭ１２がターンオンされると、ドレイン電圧ＶＤＳ２１が負電圧に低下し、ボディダイオードＢＤ１を介して電流Ｉｓ２１が流れ始める。電流Ｉｓ２１は共振電流であり、正弦波状となる。
【００５７】
ドレイン電圧ＶＤＳ２１が負電圧に低下したことが第１コンパレータ３０５により検出され、オン信号Ｓｏｎがアサートされる。これにより、Ｑ出力信号ＳＱはＨｉｇｈに切替えられ、第１ドライバＤｒ２１によりゲート信号ＳＧ２１がオンレベルとなり、タイミングｔ５で第１同期整流トランジスタＭ２１がターンオンされる。従って、電流Ｉｓ２１は、第１同期整流トランジスタＭ２１をソースからドレイン側へ流れる。
【００５８】
ドレイン電圧ＶＤＳ２１は、電流Ｉｓ２１と第１同期整流トランジスタＭ２１のオン抵抗とに基づく電圧値（Ｉｓ２１×Ｒｏｎ２１）で変化する。なお、後述するように、ドレイン電圧ＶＤＳ２１には、寄生インダクタも影響する。
【００５９】
そして、タイミングｔ６において、電流Ｉｓ２１がゼロカレントとなったことがドレイン電圧ＶＤＳ２１に基づき第２コンパレータ３０６により検出され、オフ信号Ｓｏｆｆがアサートされる。すなわち、このときドレイン電圧ＶＤＳ２１は、第２閾値電圧ＶｔｈＢ以上となる。これにより、Ｑ出力信号ＳＱはＬｏｗに切替えられ、ゲート信号ＳＧ２１はオフレベルとなり、第１同期整流トランジスタＭ２１はターンオフされる。このとき、分周器出力信号ＳｆはＬｏｗに切替えられる。これにより、セレクタ３０２により、検出対象として第２ドレイン端子Ｄ２２のドレイン電圧ＶＤＳ２２、Ｑ出力信号ＳＱの出力先として第２ドライバＤｒ２２がそれぞれ選択される。
【００６０】
ターンオフされた第１同期整流トランジスタＭ２１においては、ボディダイオードＢＤ１を介して電流Ｉｓ２１は流れ続け、タイミングｔ７にて電流Ｉｓ２１は流れなくなる。以降は、同様の繰り返し動作となる。
【００６１】
＜閾値調整部について＞
次に、閾値調整部３０７について詳述する。閾値調整部３０７は、Ｖ／Ｉ変換回路３０７Ａと、カレントミラー回路３０７Ｂと、サンプルホールド回路３０７Ｃと、遅延回路３０７Ｄと、定電圧回路３０７Ｅと、カレントミラー回路３０７Ｆと、抵抗Ｒ１，Ｒ２と、を有する。
【００６２】
Ｖ／Ｉ変換回路３０７Ａの一方の入力端には、セレクタ３０２の出力端３０２Ｂが接続される。すなわち、Ｖ／Ｉ変換回路３０７Ａは、入力されるドレイン電圧ＶＤＳ２１，ＶＤＳ２２のいずれかを電圧・電流変換して出力する。Ｖ／Ｉ変換回路３０７Ａの出力は、カレントミラー回路３０７Ｂの入力端に入力される。カレントミラー回路３０７Ｂの出力端は、抵抗Ｒ１の一端に接続される。抵抗Ｒ１の他端は、グランドの印加端に接続される。カレントミラー回路３０７Ｂは、Ｖ／Ｉ変換回路３０７Ａによる入力電流を所定倍率でミラーリングして、出力電流を抵抗Ｒ１に流す。これにより、抵抗Ｒ１には、出力電流に応じた電圧が発生する。
【００６３】
サンプルホールド回路３０７Ｃは、サンプリングスイッチＳＷと、ホールドキャパシタＨＣと、を有する。カレントミラー回路３０７Ｂの出力端と抵抗Ｒ１の一端とが接続される接続ノードには、サンプリングスイッチＳＷの一方の入力端が接続される。サンプリングスイッチＳＷの出力端には、ホールドキャパシタＨＣの一端が接続される。サンプリングスイッチＳＷの他方の入力端は、オープンである。
【００６４】
Ｑ出力信号ＳＱは、遅延回路３０７Ｄに入力される。遅延回路３０７Ｄは、入力されたＱ出力信号ＳＱを所定時間だけ遅延させた遅延信号ＳＤをサンプリングスイッチＳＷに出力する。サンプリングスイッチＳＷは、遅延信号ＳＤに基づきスイッチングを切替える。
【００６５】
具体的には、遅延信号ＳＤがＬｏｗのときは、サンプリングスイッチＳＷの一方の入力端、すなわちカレントミラー回路３０７Ｂと抵抗Ｒ１との接続ノードと、サンプリングスイッチＳＷの出力端とが導通される。このとき、当該接続ノードに発生する電圧がそのままサンプリングスイッチＳＷから出力されるサンプリングモードとなる。
【００６６】
一方、遅延信号ＳＤがＨｉｇｈのときは、サンプリングスイッチＳＷの他方の入力端と出力端が導通され、当該出力端はオープンとされる。このとき、サンプリングスイッチＳＷが切替わる直前の出力端の電圧がホールドキャパシタＨＣにより保持されるホールドモードとなる。
【００６７】
定電圧回路３０７Ｅは、エラーアンプＥＡと、トランジスタＭ１と、を有する。サンプルホールド回路３０７Ｃの出力であるサンプリング電圧ＶＳは、エラーアンプＥＡの非反転入力端（＋）に入力される。エラーアンプＥＡの反転入力端（−）は、トランジスタＭ１のソースに接続される。エラーアンプＥＡの出力端は、トランジスタＭ１のゲートに接続される。定電圧回路３０７により、エラーアンプＥＡの反転入力端とトランジスタＭ１のソースとが接続される接続ノードＮＰ１の電圧は、入力であるサンプリング電圧ＶＳで一定に制御される。
【００６８】
接続ノードＮＰ１には、閾値設定端子ＴＨを介して外付けの設定抵抗Ｒｔｈの一端が接続される。また、トランジスタＭ１のドレインは、カレントミラー回路３０７Ｆの入力端に接続される。接続ノードＮＰ１に発生する電圧と設定抵抗Ｒｔｈにより生じる電流は、カレントミラー回路３０７Ｆの入力電流となる。カレントミラー回路３０７Ｆは、入力電流を所定倍率でミラーリングして出力する。
【００６９】
カレントミラー回路３０７Ｆの出力端は、抵抗Ｒ２の一端と第２コンパレータ３０６の非反転入力端（＋）とが接続される接続ノードＮＰ２に接続される。抵抗Ｒ２の他端には、所定電圧Ｖｔｈ１が印加される。カレントミラー回路３０７Ｆによる出力電流が抵抗Ｒ２を流れることにより、接続ノードＮＰ２には第２閾値電圧ＶｔｈＢが発生する。
【００７０】
以上のような構成により、第２閾値電圧ＶｔｈＢは下記（１）式のように表される。
ＶｔｈＢ＝（ＶＳ／Ｒｔｈ）×Ｎ×Ｒ２＋Ｖｔｈ１  （１）
但し、Ｎ：カレントミラー回路３０７Ｆでのミラーリングの所定倍率
【００７１】
第２同期整流トランジスタＭ２２がオンのとき、ドレイン電圧ＶＤＳ２２は、第２同期整流トランジスタＭ２２のドレインと、当該ドレインと第２ドレイン端子Ｄ２２との接続ノードＮＰ２２との間に存在する寄生インダクタＬ２２の影響を受ける。すなわち、ドレイン電圧ＶＤＳ２２は、第２同期整流トランジスタＭ２２のドレイン・ソース間電圧ΔＶＤＳに対して寄生インダクタＬ２２による誘起電圧ΔＶＬ（＝Ｌ２２×ｄｉ／ｄｔ）が加算されて発生する。
【００７２】
同様に、第１同期整流トランジスタＭ２１がオンのとき、ドレイン電圧ＶＤＳ２１は、第１同期整流トランジスタＭ２１のドレインと、当該ドレインと第１ドレイン端子Ｄ２１との接続ノードＮＰ２１との間に存在する寄生インダクタＬ２１の影響を受ける。すなわち、ドレイン電圧ＶＤＳ２１は、第１同期整流トランジスタＭ２１のドレイン・ソース間電圧ΔＶＤＳに対して寄生インダクタＬ２１による誘起電圧ΔＶＬ（＝Ｌ２１×ｄｉ／ｄｔ）が加算されて発生する。
【００７３】
電流Ｉｓ２２，Ｉｓ２１は、正弦波状であり、そのピークは負荷に応じて変化する。従って、負荷に応じて電流Ｉｓ２２，Ｉｓ２１の時間的な傾き（ｄｉ／ｄｔ）は変化するので、ドレイン電圧ＶＤＳ２２，ＶＤＳ２１に影響する。サンプリング電圧ＶＳは、ドレイン電圧ＶＤＳ２２，ＶＤＳ２１をサンプルホールドしたものであるので、負荷の大きさを示す。従って、上記（１）式により、サンプリング電圧ＶＳが大きいほど、すなわち負荷が大きいほど、第２閾値電圧ＶｔｈＢは大きく調整される。これにより、負荷に応じて、第２コンパレータ３０６による同期整流トランジスタＭ２２，Ｍ２１のターンオフするタイミングを調整することが可能となり、効率の低下を抑制することができる。
【００７４】
また、上記（１）式から分かるように、外付けの設定抵抗Ｒｔｈによって、寄生インダクタに応じた補正倍率を設定することが可能となる。
【００７５】
＜閾値電圧調整の具体例＞
ここで、図４に示すタイミングチャートを用いて、閾値調整部３０７による第２閾値電圧ＶｔｈＢの調整の具体例を説明する。なお、ここでは、第２同期整流トランジスタＭ２２のターンオン・ターンオフの場合について説明するが、第１同期整流トランジスタＭ２１についても同様である。
【００７６】
図４には、上段から順に、電流Ｉｓ２２、第２同期整流トランジスタＭ２２のドレイン・ソース間電圧ΔＶＤＳ、接続ノードＮＰ２２と第２同期整流トランジスタＭ２２のドレインとの間に存在する寄生インダクタＬ２２による誘起電圧ΔＶＬ、ドレイン電圧ＶＤＳ２２、ゲート信号ＳＧ２２、Ｑ出力信号ＳＱ、遅延信号ＳＤ、およびサンプリング電圧ＶＳを示す。ドレイン電圧ＶＤＳ２２は、ドレイン・ソース間電圧ΔＶＤＳと誘起電圧ΔＶＬとが加算された電圧値となる。
【００７７】
図４のタイミングＴ０で、ドレイン・ソース間電圧ΔＶＤＳが負電圧に低下すると、ボディダイオードＢＤ２を介して電流Ｉｓ２２が流れ始める。電流Ｉｓ２２は増加するので、誘起電圧ΔＶＬは負電圧として発生する。ドレイン・ソース間電圧ΔＶＤＳが負電圧に低下したことが、ドレイン電圧ＶＤＳ２２に基づき第１コンパレータ３０５により検出されると、オン信号Ｓｏｎがアサートされる。これにより、Ｑ出力信号ＳＱがＨｉｇｈに立ち上がり、ゲート信号ＳＧ２２がオンレベルとされ、タイミングＴ１で同期整流トランジスタＭ２２はターンオンされる。
【００７８】
以降、ドレイン・ソース間電圧ΔＶＤＳは、電流Ｉｓ２２と同期整流トランジスタＭ２２のオン抵抗に基づく電圧値（Ｉｓ２２×Ｒｏｎ）で変化し、誘起電圧    ΔＶＬは、電流Ｉｓ２２の時間的な傾きに応じた電圧値（Ｌ２２×ｄｉ／ｄｔ）で変化する。ドレイン電圧ＶＤＳ２２は、ドレイン・ソース間電圧ΔＶＤＳと誘起電圧ΔＶＬとの加算した電圧となる。
【００７９】
タイミングＴ３で電流Ｉｓ２２はピークとなり、誘起電圧ΔＶＬはゼロとなる。Ｑ出力信号ＳＱのＨｉｇｈへの立ち上りから遅延時間ｔｄ（例えば２μｓ）だけ遅延したタイミングＴ２で、遅延信号ＳＤはＨｉｇｈに立ち上がる。タイミングＴ２は、タイミングＴ３付近となる。遅延時間ｔｄは、正弦波状である電流Ｉｓ２２の周期（例えば５μｓ）の半分付近の値（例えば２μｓ）とすることが望ましい。
【００８０】
遅延信号ＳＤの立ち上りにより、サンプリングスイッチＳＷが切替えられ、サンプルホールド回路３０７Ｃは、サンプリング電圧ＶＳをホールドする。すなわち、遅延回路３０７Ｄにより、電流Ｉｓ２２がピークとなる付近でのドレイン電圧ＶＤＳ２２をホールドすることができる。なお、図４では、便宜上、サンプリング電圧ＶＳについては、ホールド時の電圧のみ表示しており、サンプリング時は図示を省略している。
【００８１】
タイミングＴ２でホールドされたサンプリング電圧ＶＳに基づき上記（１）式によって第２閾値電圧ＶｔｈＢが設定される。タイミングＴ３以降、電流Ｉｓ２２が減少することで誘起電圧ΔＶＬは正電圧となって上昇し、ドレイン・ソース間電圧ΔＶＤＳと加算されてドレイン電圧ＶＤＳ２２となる。
【００８２】
ドレイン電圧ＶＤＳ２２が上昇して第２閾値電圧ＶｔｈＢ以上となったタイミングＴ４にて、これを第２コンパレータ３０６により検出されると、オフ信号Ｓｏｆｆがアサートされる。これにより、Ｑ出力信号ＳＱはＬｏｗとされ、ゲート信号ＳＧ２２はオフレベルとなり、同期整流トランジスタＭ２２はターンオフされる。なお、このとき、遅延信号ＳＤはＬｏｗとされるので、サンプリングスイッチＳＷが切替えられ、サンプルホールド回路３０７Ｃはサンプリングモードとなる。
【００８３】
以降、電流Ｉｓ２２は、タイミングＴ５でゼロとなるまで、ボディダイオードＢＤ２を介して流れる。
【００８４】
このように、ホールドされたサンプリング電圧ＶＳ、すなわち負荷の大きさに応じて、第２閾値電圧ＶｔｈＢが適切に設定されるので、電流Ｉｓ２２がゼロカレントとなる適切なタイミングで同期整流トランジスタＭ２２をターンオフすることができ、効率の低下を抑制することができる。
【００８５】
＜その他＞
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。
【産業上の利用可能性】
【００８６】
本発明は、ＬＬＣコンバータに好適に利用することができる。
【符号の説明】
【００８７】
２００Ａ  ＤＣ／ＤＣコンバータ
Ｐ１  入力端子
Ｐ２  出力端子
Ｐ３  接地端子
Ｔ１  トランス
Ｗ１  一次巻線
Ｗ２１、Ｗ２２  二次巻線
Ｍ１１、Ｍ１２  スイッチングトランジスタ
Ｍ２１、Ｍ２２  同期整流トランジスタ
ＢＤ１、ＢＤ２  ボディダイオード
Ｃ１  出力コンデンサ
Ｒ２１、Ｒ２２  抵抗
ＤＤ  ダイオード
ＣＣ  コンデンサ
２０２Ａ  一次側コントローラ
２０４  フォトカプラ
２０６  フィードバック回路
３００Ａ  同期整流コントローラ
３０１  ＬＤＯレギュレータ
３０２  セレクタ
３０３  分周器
３０４  フリップフロップ
３０５  第１コンパレータ
３０６  第２コンパレータ
３０７  閾値調整部
３０７Ａ  Ｖ／Ｉ変換回路
３０７Ｂ  カレントミラー回路
３０７Ｃ  サンプルホールド回路
３０７Ｄ  遅延回路
３０７Ｅ  定電圧回路
３０７Ｆ  カレントミラー回路
Ｄｒ２１  第１ドライバ
Ｄｒ２２  第２ドライバ
Ｄ２１  第１ドレイン端子
Ｇ２１  第１ゲート端子
Ｄ２２  第２ドレイン端子
Ｇ２２  第２ゲート端子
ＶＣＣ  電源端子
ＧＮＤ  グランド端子
ＴＨ  閾値設定端子
Ｒｔｈ  設定抵抗
【図１】
2019126192.tif 000003
【図２】
2019126192.tif 000004
【図３】
2019126192.tif 000005
【図４】
2019126192.tif 000006
【図５】
2019126192.tif 000007
【図６】
2019126192.tif 000008
【図７】
2019126192.tif 000009
【図８】
2019126192.tif 000010