(57)【要約】【課題】電極間に空洞部を有し、メンブレンを振動させる容量検出型の超音波センサを含む超音波検査装置の性能を向上させる。【解決手段】１つの半導体チップに、縦方向に積層された下部電極８、空洞部１０およびメンブレン１２内の上部電極６を備えた静電容量型デバイスであるセル２と、縦方向に積層された下部電極８および上部電極７を備えたコンデンサ５を形成する。セル２とコンデンサ５とは並列接続されており、セル２を用いて超音波の送受信を行う際には、ＤＣバイアス電源と半導体チップとの接続を遮断し、コンデンサ５からセル２に直流電圧を印加する。【選択図】図２
2019192979.tif 000002
【特許請求の範囲】
【請求項１】
第１電極、前記第１電極の上の空洞部、および、前記空洞部の上に形成された第２電極を備えた第１コンデンサから成る静電容量型超音波トランスデューサと、
第３電極および前記第３電極上の第４電極を備え、前記第１コンデンサに並列に接続された第２コンデンサと、
前記第３電極または前記第４電極のいずれか一方と直流電源との間に接続されたスイッチ素子と、
を有し、
前記第１コンデンサおよび前記第２コンデンサは、同一の半導体チップに形成されている、超音波検査装置。
【請求項２】
請求項１記載の超音波検査装置において、
前記第１コンデンサおよび前記第２コンデンサは、基板上において、前記基板の主面に沿う方向に並んで配置されている、超音波検査装置。
【請求項３】
請求項２記載の超音波検査装置において、
前記第１電極および前記第３電極は、互いに一体となっており、前記第２電極および前記第４電極は、互いに一体となっている、超音波検査装置。
【請求項４】
請求項１記載の超音波検査装置において、
前記第２コンデンサは、前記第１コンデンサに比べ、音波の受信感度が低い、超音波検査装置。
【請求項５】
請求項２記載の超音波検査装置において、
前記第３電極と前記第４電極との間であって、前記空洞部と隣り合う位置には、前記第３電極および前記第４電極のいずれからも離間している導電膜が形成されている、超音波検査装置。
【請求項６】
請求項１記載の超音波検査装置において、
前記スイッチ素子は、前記半導体チップに形成されている、超音波検査装置。
【請求項７】
請求項１記載の超音波検査装置において、
前記第１コンデンサは、可変容量素子であり、
前記第２コンデンサは、固定容量素子である、超音波検査装置。
【請求項８】
請求項１記載の超音波検査装置において、
前記スイッチ素子がオフの状態で、前記静電容量型超音波トランスデューサを用いて超音波を送受信する、超音波検査装置。
【請求項９】
請求項１記載の超音波検査装置において、
前記第２コンデンサは、前記第１コンデンサの下に形成されている、超音波検査装置。
【請求項１０】
請求項９記載の超音波検査装置において、
前記第３電極と前記第４電極との間の距離は、前記第１電極と前記第２電極との間の距離よりも小さい、超音波検査装置。
【請求項１１】
第１電極、前記第１電極の上の空洞部、および、前記空洞部の上に形成された第２電極を備えた第１コンデンサから成る静電容量型超音波トランスデューサと、
第３電極および前記第３電極上の第４電極を備え、前記第１コンデンサに並列に接続された第２コンデンサと、
を備えた半導体チップを有し、
前記第３電極または前記第４電極のいずれか一方と直流電源との間に接続されたスイッチ素子をさらに有する、超音波プローブ。
【請求項１２】
請求項１１記載の超音波プローブにおいて、
前記第１コンデンサおよび前記第２コンデンサは、前記半導体チップを構成する基板上において、前記基板の主面に沿う方向に並んで配置されている、超音波プローブ。
【請求項１３】
請求項１１記載の超音波プローブにおいて、
前記スイッチ素子は、前記半導体チップに形成されている、超音波プローブ。
【請求項１４】
請求項１１記載の超音波プローブにおいて、
前記第１コンデンサは、可変容量素子であり、
前記第２コンデンサは、固定容量素子である、超音波プローブ。
【請求項１５】
請求項１１記載の超音波プローブにおいて、
前記スイッチ素子がオフの状態で、前記静電容量型超音波トランスデューサを用いて超音波を送受信する、超音波プローブ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波検査装置および超音波プローブに関し、特に、ＭＥＭＳ（Micro Electro Mechanical System）技術により製造される静電容量型超音波トランスデューサを用いた超音波検査装置および超音波プローブに適用して有効な技術に関する。
【背景技術】
【０００２】
超音波センサは、例えば医療用の超音波エコー診断装置または非破壊検査の超音波探傷装置などの様々な超音波検査装置に実用化されており、例えば、生体の血管の詰まりまたは拡がりなどを検査するための血管カテーテルなどに用いられている。
【０００３】
これまでの超音波センサは、圧電体の振動を利用したものが主流であるが、近年のＭＥＭＳ技術の進歩により、ＭＥＭＳ技術を用いた静電容量型超音波トランスデューサ（ＣＭＵＴ：Capacitive Micro-machined Ultrasonic Transducer）の開発が進められている。
【０００４】
静電容量型超音波トランスデューサは、互いに対向する電極間に空洞部を持つ振動子を半導体基板上に形成したものである。当該静電容量型超音波トランスデューサでは、各電極に直流および交流の電圧を重畳印加してメンブレン（可撓性膜）を共振周波数付近で振動させ、これにより超音波を発生させる。
【０００５】
このような超音波検査装置に係る技術については、例えば特許文献１（特開２０１４−１３６００２号公報）に記載がある。特許文献１には、超音波トランスデューサから電力供給を受けることによって充電される大容量キャパシタを、当該超音波トランスデューサに接続することが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−１３６００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
超音波検査装置を用いて超音波の送受信を行い、映像を取得するためには、超音波トランスデューサに対し常に直流電圧を印加する必要がある。血管カテーテルに超音波トランスデューサを用いる超音波検査装置では、例えば２００Ｖの当該直流電圧を使用するが、短絡故障時に血管内へ漏電する虞があり、直流バイアス電圧に対する安全対策が必要である。
【０００８】
これに対し、超音波トランスデューサを搭載した超音波プローブにバッテリーを搭載し、当該バッテリーから直流バイアス電圧を超音波トランスデューサに供給することが考えられる。また、当該バッテリーとして、例えば超音波トランスデューサを搭載した半導体チップとは別の半導体チップに形成されたコンデンサ（キャパシタ）を用いることが考えられる。しかし、このような構造では、互いに別々の半導体チップに搭載されたコンデンサと超音波トランスデューサとの間での寄生容量が大きく、コンデンサから電荷が放電し易いため、超音波トランスデューサを長時間動作させることが困難である。
【０００９】
本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
一実施の形態である超音波検査装置は、１つの半導体チップに搭載され、互いに並列に接続された、静電容量型デバイスであるセルと、充電用のコンデンサとを有し、セルとＤＣバイアス電源との接続のオン・オフを切り替えるスイッチをさらに有するものである。
【００１２】
また、他の一実施の形態である超音波プローブは、１つの半導体チップに搭載され、互いに並列に接続された、静電容量型デバイスであるセルと、充電用のコンデンサとを有し、セルとＤＣバイアス電源との接続のオン・オフを切り替えるスイッチをさらに有するものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
本発明によれば、超音波検査装置の性能を向上させることができる。
【００１５】
また、本発明によれば、超音波プローブの性能を向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１である超音波検査装置を構成する半導体チップを示す平面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】本発明の実施の形態１である超音波検査装置の構成を示すブロック図である。
【図４】本発明の実施の形態１である超音波検査装置を構成する半導体チップの製造工程中の断面図である。
【図５】図４に続く半導体チップの製造工程中の断面図である。
【図６】図５に続く半導体チップの製造工程中の断面図である。
【図７】図６に続く半導体チップの製造工程中の断面図である。
【図８】本発明の実施の形態１の変形例である超音波検査装置の構成を示すブロック図である。
【図９】本発明の実施の形態１の変形例である超音波検査装置の動作を説明するタイミングチャートである。
【図１０】本発明の実施の形態２である超音波検査装置を構成する半導体チップを示す断面図である。
【図１１】本発明の実施の形態３である超音波検査装置を構成する半導体チップを示す断面図である。
【図１２】本発明の実施の形態３である超音波検査装置の構成を示すブロック図である。
【図１３】本発明の実施の形態３の変形例１である超音波検査装置を構成する半導体チップを示す断面図である。
【図１４】本発明の実施の形態３の変形例２である超音波検査装置を構成する半導体チップを示す断面図である。
【図１５】本発明の実施の形態４である超音波検査装置を示す斜視図である。
【図１６】本発明の実施の形態５である超音波プローブを示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１８】
（実施の形態１）
本実施の形態の超音波検査装置は、例えばＭＥＭＳ（Micro Electro Mechanical System）技術を用いて製造された静電容量型超音波トランスデューサを備えた容量検出型の超音波送受信センサである。ここでは、１つの半導体チップ内に、静電容量型デバイスセルを構成するコンデンサと、当該静電容量型デバイスセルに直流バイアス電圧を供給するための充電用コンデンサとを混載することについて説明する。
【００１９】
＜本実施の形態の超音波検査装置の構造＞
以下に、図１〜図３を用いて、本実施の形態の超音波検査装置の構成について説明する。図１は、本実施の形態の超音波検査装置を構成する半導体チップを示す平面図である。図２は、本実施の形態の超音波検査装置を構成する半導体チップを示す断面図である。図２は、図１のＡ−Ａ線における断面図である。図３は、本実施の形態の超音波検査装置の構成を示すブロック図である。
【００２０】
図１は、本実施の形態の超音波検査装置を構成する半導体チップ１の一部を示す平面図である。半導体チップ１は、厚さ方向に沿って互いに反対側に位置する主面（上面、表面）および裏面（下面）を有しており、図１では、半導体チップ１の主面側の平面図（上面図）を示している。図１では、層間膜などの絶縁膜を示しておらず、基板と、基板上に積層された下部電極および上部電極と、上部電極および下部電極の相互間に位置する空隙または膜（犠牲膜）と、電極パッドとを主に示している。
【００２１】
半導体チップ１の平面形状は、例えば長方形、つまり矩形である。半導体チップ１は基板９を有しており、基板９の主面上には、Ｘ方向およびＹ方向に並ぶ複数のセル２と、複数のコンデンサ５と、ボンディングパッド（以下、パッドという）３、４とが配置されている。Ｘ方向およびＹ方向は、平面視で互いに直交する方向であり、いずれも半導体チップ１の主面および基板９の主面に沿う方向である。すなわち、複数のセル２は、マトリクス状に並んで配置されている。パッド３、４は、半導体チップ１の入出力用の端子であり、パッド３、４には、ボンディングワイヤなどが電気的に接続される。
【００２２】
行列状にセル２が並んでいるセルアレイと平面視で隣り合う領域には、複数のコンデンサ５がＹ方向に並んで配置されている。Ｘ方向において、コンデンサ５は、セルアレイの端部のセル２と隣り合って配置されている。セルアレイは、平面視で半導体チップ１の中心部に形成されている。複数のコンデンサ５は、平面視で半導体チップ１の端部近傍に形成されている。なお、ここではＸ方向においてコンデンサ５がセルアレイと隣り合う場合について説明するが、必ずしも隣り合っている必要はなく、半導体チップ１内であれば、コンデンサ５は任意の場所に配置することができる。
【００２３】
セル２は、可変容量であるコンデンサにより構成される静電容量型デバイスセルである。本願では、複数のセル２を備えた静電容量型デバイスを、静電容量型超音波トランスデューサ（ＣＭＵＴ：Capacitive Micro-machined Ultrasonic Transducer）と呼ぶ。なお、本願では、静電容量型超音波トランスデューサを、単に超音波トランスデューサと呼ぶ場合がある。各セル２は１つの空洞部（空隙）１０を有している。空洞部１０の平面視での形状は、例えば矩形である。複数のセル２のそれぞれを構成する空洞部１０は、互いに離間している。各セル２は、空洞部１０と平面視で重なる領域において、空洞部１０上にメンブレン（可撓性膜）１２（図２参照）を有している。複数のセル２のそれぞれは、超音波を発生（発振）させ、超音波を送信することが可能であり、かつ、超音波を受信することが可能な最小単位の振動子である。当該振動子は、例えば静電型可変容量（可変容量センサ）を構成している。
【００２４】
セル２は、下部電極８と、下部電極８上の空洞部１０と、空洞部１０上のメンブレン１２の一部を構成する上部電極６とを有している。すなわち、下部電極８、空洞部１０および上部電極６は、平面視で重なっている。複数のセル２は、１つの下部電極８を共有している。下部電極８は、複数のセル２が並ぶセルアレイ（セル領域）および複数のコンデンサ５が並ぶコンデンサ領域のそれぞれと平面視で重なるように、半導体チップ１のほぼ全体に亘って広く形成されている。
【００２５】
これに対し、コンデンサ５は可変容量ではない容量素子である。つまり、コンデンサ５の静電容量は変動せず、常に一定である。複数のコンデンサ５のそれぞれは、セル２に直流電圧を印加するために用いられる充電用コンデンサである。コンデンサ５は、下部電極８と、下部電極８上の上部電極７とを有している。すなわち、下部電極８および上部電極７は、平面視で重なっている。複数のコンデンサ５は、互いに１つの下部電極８を共有している。また、複数のセル２と複数のコンデンサ５とは、互いに１つの下部電極８を共有している。下部電極８と上部電極７との間には空隙は形成されておらず、材料膜（犠牲膜、電極間膜）１１が形成されている。図１では、図を分かり易くするため、材料膜１１にハッチングを付している。
【００２６】
複数のセル２を構成する複数の上部電極６のうち、Ｘ方向またはＹ方向において互いに隣り合う上部電極６のそれぞれは、上部電極６と一体となっている金属配線により相互に接続されている。また、セル２を構成する上部電極６とコンデンサ５を構成する上部電極７とのそれぞれは、上部電極６、７と一体となっている金属膜から成る金属配線により相互に接続されている。つまり、セル２を構成するコンデンサと、コンデンサ５とは、それぞれの上部電極６、７が互いに電気的に接続され、それぞれの下部電極８が電気的に接続されている。すなわち、セル２を構成するコンデンサと、コンデンサ５とは、互いに並列に接続されている。上部電極６、７のそれぞれの平面形状は矩形であり、複数の上部電極６、７のそれぞれの間を接続する金属配線の短手方向の幅は、平面視で矩形のレイアウトを有する上部電極６、７のそれぞれの最も小さい一辺の長さよりも小さい。
【００２７】
平面視におけるセルアレイの外側の下部電極８の上面の一部は、下部電極８上の絶縁膜（図示しない）に形成された開口部の底部で露出している。図１では、当該開口部により囲まれた領域の下部電極８の上面を電極パッド４として示している。図１では電極パッド４を１つのみ示しているが、電極パッド４は複数形成されていてもよい。また、平面視におけるセルアレイの外側に引き出された電極であって、上部電極６、７と一体となっている電極の上面の一部は、上部電極６、７の上の絶縁膜（図示しない）に形成された開口部の底部で露出している。図１では、当該開口部により囲まれた領域の電極の上面を電極パッド３として示している。ここでは、上部電極７と金属配線で接続された電極パッド３を１つ示しているが、電極パッド３は複数形成されていてもよい。また、電極パッド３は上部電極７ではなく、上部電極６に対し金属配線を介して接続されていてもよい。
【００２８】
図２には、基板９の主面に沿う方向で互いに並ぶセル領域１Ａとコンデンサ領域１Ｂとを示している。すなわち、図２は、互いに隣り合うセル２およびコンデンサ５を含む断面図である。図２では、左側にセル領域１Ａを示し、右側にコンデンサ領域１Ｂを示している。図２に示すように、半導体チップ１（図１参照）は、基板９と、基板９上に順に積層された絶縁膜１３、下部電極８、絶縁膜１４、１５、１６および１７を有している。基板９は、上側の主面と、当該主面の反対側の裏面とを有している。基板９は、例えばシリコン（Ｓｉ）単結晶から成る。基板９は、ガラス基板またはサファイア基板などであってもよい。絶縁膜１３〜１７は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）または炭窒化シリコン（ＳｉＣＮ）などから成る。
【００２９】
下部電極８は、例えばタングステン（Ｗ）膜または窒化チタン（ＴｉＮ）膜などの導電膜から成る。また、下部電極８はタングステン膜または窒化チタン膜を含む複数の導電膜から成る積層構造を有していてもよい。
【００３０】
セル領域１Ａの下部電極８の直上の領域において、絶縁膜１４上には空洞部１０が形成されている。空洞部１０は、絶縁膜１４と、絶縁膜１５と、絶縁膜１５に開口された孔部内に埋め込まれた絶縁膜１７とに覆われた空間である。空洞部１０は、例えば真空により構成されている。空洞部１０は上方および側方を絶縁膜１５により覆われており、底部を絶縁膜１４により覆われている。空洞部１０の直上には、可動部であるメンブレン１２が形成されている。
【００３１】
すなわち、メンブレン１２は、空洞部１０の直上の絶縁膜１５、上部電極６、絶縁膜１６および１７により構成されている。メンブレン１２は、上方および下方に空間があるため、音波を受けた際などに動き、上下に振動する。上部電極６は、側面および上面を絶縁膜１６により覆われた導電膜であり、例えばタングステン（Ｗ）膜または窒化チタン（ＴｉＮ）膜などから成る。また、上部電極６はタングステン膜または窒化チタン膜を含む複数の導電膜から成る積層構造を有していてもよい。下部電極８と上部電極６との間隔は例えば５００ｎｍ程度である。空洞部１０の直上において、絶縁膜１５、１６から成る積層膜を縦に貫通する孔部が形成されており、当該孔部内には、絶縁膜１６上に形成された絶縁膜１７の一部が埋め込まれている。当該孔部と上部電極６とは平面視で離間している。
【００３２】
コンデンサ領域１Ｂの下部電極８の直上の領域おいて、絶縁膜１４上には、絶縁膜１４および絶縁膜１５に覆われた材料膜１１が形成されている。材料膜１１の上面および側面は絶縁膜１５により覆われており、材料膜１１の底面は絶縁膜１４により覆われている。すなわち、材料膜１１は、空洞部１０と同じ高さに形成されており、空洞部１０と材料膜１１とは、互いに隣り合って形成されている。材料膜１１は、真空よりも非誘電率が高い材料により構成されている。
【００３３】
空洞部１０は、材料膜１１と同じ材料から成る犠牲膜を除去することで形成された部分であり、除去されずに残った当該犠牲膜が、材料膜１１である。つまり、絶縁膜１４〜１７は、当該犠牲膜を除去する際に用いられるエッチング溶液に対し、材料膜１１に比べて選択比を有する材料により構成されている必要がある。材料膜１１は、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate、テトラエトキシシラン）膜（酸化シリコン膜）、または、タングステン（Ｗ）膜、窒化チタン（ＴｉＮ）膜またはモリブデン（Ｍｏ）膜などから成る。このように、材料膜１１は、絶縁膜であっても導電膜であってもよい。材料膜１１は、下部電極８および上部電極７のいずれからも離間して形成されている。また、材料膜１１が導電膜から成る場合、当該導電膜は電気的に浮遊状態となっている。
【００３４】
材料膜１１の直上には、可動しない積層膜であって、絶縁膜１５、上部電極７、絶縁膜１６および１７から成る膜が形成されている。上部電極７は、上部電極６と同じ高さに形成されており、上部電極６、７のそれぞれは、互いに隣り合って形成されている。また、上部電極６、７のそれぞれは互いに一体となっている。つまり、上部電極６、７のそれぞれは同じ導電膜から成る。なお、上部電極６、７のそれぞれは互いに離間していてもよいが、その場合でも、上部電極６、７のそれぞれは同じ高さにおいて同じ材料膜により構成される。上部電極６、７のそれぞれが互いに離間している場合には、例えば、ビアおよび配線を用いて、上部電極６、７のそれぞれを電気的に接続する。
【００３５】
本実施の形態の超音波検査装置を構成する半導体チップ１（図１参照）は、静電容量型超音波トランスデューサを構成する複数の振動子（セル２）を有している。静電容量型超音波トランスデューサを用いて超音波を発生させる動作（送信動作）では、下部電極８および上部電極６に直流および交流の電圧を重畳印加することにより、下部電極８と上部電極６との間に静電気力が働き、各振動子のメンブレン１２が、メンブレン１２のばねの力との釣り合いにより、共振周波数付近で垂直方向に振動する。これにより、振動子から数ＭＨｚの超音波（超音波パルス）が発生する。なお、本願でいう垂直方向および縦方向とは、基板９の主面に対して垂直な方向である。
【００３６】
また、静電容量型超音波トランスデューサによる受信動作では、各振動子（セル２）のメンブレン１２に到達した超音波の圧力によりメンブレン１２が振動し、下部電極８と上部電極６との間の静電容量が変化することで、超音波を検出することができる。すなわち、上記送信動作で発振した超音波を被検体（生体）に当てて反射させ、反射波により起きる下部電極８と上部電極６との間隔の変位を、静電容量（各振動子の静電容量）の変化として検出する。このように静電容量型超音波トランスデューサを用いて超音波の送受信（送受波）を行うことにより、例えば生体組織の断層像を撮像することができる。
【００３７】
図１に示す半導体チップ１は、図３に示す破線で囲まれた静電容量型デバイス１００と充電用コンデンサ１０１とを混載したものである。言い換えれば、本実施の形態の超音波検査装置は、静電容量型デバイス１００を備えた半導体チップ１に対し、破線で囲まれた領域の外の回路などを接続した構成を有している。図３に示す静電容量型デバイス１００は、図１に示すセルアレイに形成されたセル２から成るコンデンサ（静電容量型トランスデューサ、ＣＭＵＴ）であり、図３に示す充電用コンデンサ１０１は、図１に示すコンデンサ５である。図３に示すように、それらのコンデンサは、互いに並列に接続されている。つまり、セル２から成るコンデンサ（静電容量型デバイス１００）は第１端子（第１電極）と第２端子（第２電極）とを有し、充電用コンデンサ１０１は第３端子（第３電極）と第４端子（第４電極）とを有し、第１端子と第３端子とは互いに接続されており、第２端子と第４端子とは互いに接続されている。
【００３８】
図３に示すブロック図において、静電容量型デバイス１００であるコンデンサの一方の第１端子と、充電用コンデンサ１０１の一方の第３端子とは、スイッチ（スイッチ素子）１０２を介してＤＣ（Direct Current）バイアス電源（直流電源）１０３に接続されている。スイッチ１０２は、スイッチ制御部１０５を用いて接続および切断（開閉）を制御することができる。つまり、スイッチ１０２は、静電容量型デバイス１００および充電用コンデンサ１０１とＤＣバイアス電源１０３との接続のオン・オフを切り替えるために設けられている。言い換えれば、スイッチ１０２は、静電容量型デバイス１００および充電用コンデンサ１０１とＤＣバイアス電源１０３との接続を遮断する役割を有している。
【００３９】
スイッチ１０２は、図２に示す上部電極７または下部電極８のいずれか一方に電気的に接続されている。つまり、スイッチ１０２は、図２に示す電極パッド３または４のいずれか一方に電気的に接続されている。
【００４０】
静電容量型デバイス１００であるコンデンサのもう一方の第２端子と、充電用コンデンサ１０１のもう一方の第４端子とは、送信（発振）用のＡＣ電源（交流電源）である送信電源１０４に接続されている。静電容量型デバイス１００の第２端子および充電用コンデンサ１０１の第４端子のそれぞれと送信電源１０４との間には、互いに逆並列に接続された２つのダイオード１０６が介在している。この２つのダイオード１０６は、静電容量型デバイス１００で受信した信号、および、ＤＣバイアス電源１０３から供給される電力が、送信電源１０４側に流れることを防ぐために設けられている。
【００４１】
静電容量型デバイス１００の第２端子と、充電用コンデンサ１０１の第４端子とは、ＤＣバイアスブロッキング回路１０７に接続されている。また、ＤＣバイアスブロッキング回路１０７は、送受分離回路１０８に接続されており、送受分離回路１０８は、増幅回路１０９に接続されており、増幅回路１０９は、フィルタ１１０に接続されている。また、フィルタ１１０は、アナログ−デジタル変換器１１１に接続されており、アナログ−デジタル変換器１１１は画像表示装置１１２に接続されている。
【００４２】
続いて、超音波検査装置の動作について説明する。超音波検査装置を構成する静電容量型デバイス１００を用いて超音波の送信および受信のいずれも行わない場合、つまり、静電容量型デバイス１００を使用しないときには、スイッチ制御部１０５によりスイッチ１０２を閉じてＤＣバイアス電源１０３から充電用コンデンサ１０１に直流電圧を印加し、これにより、充電用コンデンサ１０１に電荷を蓄積する。このとき、静電容量型デバイス１００を構成するコンデンサにも電荷が蓄積される。すなわち、スイッチ１０２をオン状態とすることで、図１および図２に示す複数のセル２および複数のコンデンサ５のそれぞれに電荷を蓄積する。このようにして、静電容量型デバイス１００を動作させるためのバッテリーとして用いられる充電用コンデンサ１０１を充電する。
【００４３】
次に、静電容量型デバイス１００から超音波を送信（発振）する送信動作時には、スイッチ制御部１０５によりスイッチ１０２を開いてスイッチ１０２をオフ状態とする。そして、充電用コンデンサ１０１から静電容量型デバイス１００に対し直流電圧を印加し、送信電源（ＡＣ：Alternate Current）１０４から静電容量型デバイス１００に交流電圧を印加する。これにより、静電容量型デバイス１００であるコンデンサのメンブレン１２（図２参照）が振動することで、静電容量型デバイス１００から超音波（超音波パルス）が発生する。
【００４４】
次に、静電容量型デバイス１００において超音波を受信する受信動作時には、スイッチ制御部１０５によりスイッチ１０２を開いてスイッチ１０２をオフ状態とする。そして、充電用コンデンサ１０１から静電容量型デバイス１００に対し直流電圧を印加する。この状態で、静電容量型デバイス１００であるコンデンサのメンブレン１２（図２参照）に到達した超音波の圧力によりメンブレン１２が振動し、当該コンデンサの静電容量が変化することで、超音波を検出することができる。
【００４５】
検出した受信信号は、ＤＣバイアスブロッキング回路１０７および送受分離回路１０８を介して増幅回路１０９に送られる。ＤＣバイアスブロッキング回路１０７は、例えばコンデンサを含んでおり、増幅回路１０９側に、ＤＣバイアス電源１０３または充電用コンデンサ１０１の直流電圧が印加されることを防ぐ役割を有している。送受分離回路１０８は、送信信号と受信信号とを分離する機能を有している。増幅回路１０９は受信信号を増幅する役割を有している。増幅回路１０９により増幅された受信信号は、フィルタ１１０およびアナログ−デジタル変換器１１１を介して画像表示装置１１２に送られる。フィルタ１１０は、送られてきた信号のうち、高周波の信号および低周波の信号のそれぞれを分ける機能と、ノイズを除去する機能とを有している。また、アナログ−デジタル変換器１１１は、送られてきたアナログ信号をデジタル信号に変換する機能を有している。こうして、デジタル化した受信信号を、画像表示装置１１２に表示して可視化することができる。
【００４６】
このように、静電容量型デバイス１００を用いて超音波の送受信を行うことにより、例えば生体組織の断層像を撮像することができる。本実施の形態は、静電容量型デバイス１００を用いた送受信の動作時において、ＤＣバイアス電源１０３から半導体チップ１に対して直流電圧を供給せず、静電容量型デバイス１００であるセル２（図１および図２参照）と共に半導体チップ１に混載されたコンデンサ５（図１および図２参照）からセル２に対して直流電圧を供給することを特徴としている。言い換えれば、静電容量型デバイス１００を用いて超音波の送受信を行う際には、ＤＣバイアス電源１０３と半導体チップ１との接続を遮断し、充電用コンデンサ１０１から静電容量型デバイス１００に直流電圧を印加する。すなわち、コンデンサ５は、充放電が可能な二次電池として使用される。
【００４７】
図２に示すコンデンサ５はセル２と異なり、超音波の送受信を行う振動子ではないため、コンデンサ５の容量は変動しないことが望ましい。このため、コンデンサ５を構成する下部電極８と上部電極７との間は、絶縁膜、または、絶縁膜および導電膜から成る積層膜により充填されており、下部電極８と上部電極７との間に空洞部は形成されていない。つまり、セル２からなるコンデンサが可変容量素子であるのに対し、コンデンサ５は、固定容量素子である。固定容量素子とは、超音波の送受信時も含め、常に容量が変動せず固定されている容量素子である。
【００４８】
このため、セル２を構成するコンデンサの超音波受信時の応答特性と、コンデンサ５との超音波受信時の応答特性とは互いに異なる。つまり、コンデンサ５の応答特性は、セル２の応答特性より低い。言い換えれば、半導体チップ１（図１参照）により所定の超音波を受信する場合において、１つのコンデンサ５の感度（受信感度）は、１つのセル２の感度（受信感度）よりも低い。
【００４９】
これにより、受信動作時において、コンデンサ５において余分な受信信号（ノイズ）が生じることを防ぐことができる。つまり、コンデンサ５を設けたことによる不要な応答が生じることを防ぐことができる。
【００５０】
二次電池として用いられるコンデンサ５では、充電性能を高めることが望ましい。したがって、コンデンサ５の容量を高める観点から、図２示す材料膜１１は、導電膜であることが望ましい。この場合、セル２を構成する上部電極６および下部電極８の相互間の距離に比べて、コンデンサ５を構成する上部電極７と当該導電膜との間の距離と、コンデンサ５を構成する下部電極８と当該導電膜との間の距離との合計の距離を小さくすることができる。したがって、コンデンサ５の容量を高めることができる。また、材料膜１１を、真空よりも非誘電率が高い材料により構成することで、コンデンサ５の容量を、より高めることができる。本実施の形態では、１つのセル２を構成するコンデンサの容量よりも、１つのコンデンサ５の容量の方が大きい。したがって、図３に示すスイッチ１０２を閉じてＤＣバイアス電源１０３によりセル２およびコンデンサ５のそれぞれを充電した場合、１つのコンデンサ５に蓄積された電荷は、１つのセル２に蓄積された電荷よりも大きくなる。
【００５１】
また、コンデンサ５をセル２と同様の構成で形成し、材料膜１１を除去して上部電極７と下部電極８との間に空洞部を形成してもよい。ただし、その場合、受信動作時にコンデンサ５において不要な応答が生じることを防ぐため、当該空洞部上の上部電極７を含む積層膜がメンブレン１２のように動くことを防ぐ必要がある。そのためには、例えば、コンデンサ５の全体の幅をセル２の全体の幅よりも小さくし、コンデンサ５の平面視における面積を小さくすることが考えられる。これにより、上部電極７を含む当該積層膜の振動を防ぐことができるため、コンデンサ５におけるノイズの発生を防ぐことができる。このように、コンデンサ５が上下の電極間に空洞部を有している場合であっても、横方向の幅がセル２より小さいコンデンサ５の応答性能は、セル２の応答特性より低くなる。なお、本願でいう横方向とは、基板９の上面に沿う水平方向である。
【００５２】
＜本実施の形態の超音波検査装置の製造方法＞
以下に、図４〜図７を用いて、本実施の形態の超音波検査装置を構成する半導体チップの製造方法について説明する。図４〜図７は、本実施の形態の超音波検査装置を構成する半導体チップの製造工程中の断面図である。
【００５３】
まず、図４に示すように、基板９を用意する。基板９は、例えば単結晶シリコン（Ｓｉ）から成る半導体基板（半導体ウェハ）である。続いて、基板９上に、絶縁膜１３、下部電極８、絶縁膜１４および材料膜１１を順に形成（積層）する。絶縁膜１３、１４は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）または炭窒化シリコン（ＳｉＣＮ）などから成る。下部電極８は、例えばタングステン（Ｗ）膜または窒化チタン（ＴｉＮ）膜などの導電膜から成る。また、下部電極８はタングステン膜または窒化チタン膜を含む複数の導電膜から成る積層構造を有していてもよい。材料膜１１は、例えば、ＴＥＯＳ膜（酸化シリコン膜）、タングステン（Ｗ）膜、窒化チタン（ＴｉＮ）膜またはモリブデン（Ｍｏ）膜から成る。
【００５４】
絶縁膜１４は、図６を用いて後述するエッチング工程で材料膜１１を除去する際に用いられるエッチング溶液に対し、選択比を有する材料で形成する。絶縁膜１３、１４は、例えばＣＶＤ（Chemical Vapor Deposition）法により形成することができる。下部電極８は、例えばスパッタリング法により形成することができる。材料膜１１は、ＴＥＯＳ膜から成る場合、例えばＣＶＤ法などにより形成することができ、金属膜から成る場合、例えばスパッタリング法などにより形成することができる。
【００５５】
続いて、フォトリソグラフィ技術およびエッチング法を用いて、材料膜１１を加工（パターニング）し、これにより、絶縁膜１４の上面の一部を露出させる。ここでは、セル領域１Ａおよびコンデンサ領域１Ｂを含む領域内において、材料膜１１をマトリクス状に並ぶ複数のパターンとして残す。当該複数のパターンは互いに離間しており、当該複数のパターンのそれぞれの平面視の形状は矩形である。これによりセル領域１Ａには、材料膜１１からなる複数の犠牲膜１８が平面視でマトリクス状に並んで形成される。コンデンサ領域１Ｂでは、複数の材料膜１１のパターンが、セル領域１Ａの端部に並ぶ複数の犠牲膜１８の横に隣り合って残る。犠牲膜１８は、図６を用いて説明する後の工程で除去される犠牲パターンであり、完成後の超音波検査装置には残らない。
【００５６】
次に、図５に示すように、絶縁膜１４上に、犠牲膜１８および材料膜１１を覆うように、絶縁膜１５を形成した後、絶縁膜１５の上面を、例えばＣＭＰ（Chemical Mechanical Polishing）法により研磨することで平坦化する。絶縁膜１５は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）または炭窒化シリコン（ＳｉＣＮ）などから成る。また、絶縁膜１５は、例えばＣＶＤ法により形成することができる。
【００５７】
続いて、絶縁膜１５上に、例えばスパッタリング法を用いて、導電膜を形成する。当該導電膜は、例えばタングステン（Ｗ）膜または窒化チタン（ＴｉＮ）膜などから成る。また、当該導電膜は、タングステン膜または窒化チタン膜を含む複数の導電膜から成る積層構造を有していてもよい。続いて、フォトリソグラフィ技術およびエッチング法を用いて、当該導電膜を加工（パターニング）し、これにより、絶縁膜１５の上面の一部を露出させる。
【００５８】
ここでは、セル領域１Ａにおいて、当該導電膜から成る上部電極６をマトリクス状に並べて形成し、コンデンサ領域１Ｂにおいて、上部電極６と並び当該導電膜から成る上部電極７を複数形成する。また、ここでは、当該導電膜から成る配線であって、互いに離間して隣り合う上部電極６同士、互いに離間して隣り合う上部電極６および上部電極７同士、並びに、互いに離間して隣り合う上部電極７同士をそれぞれ接続する金属配線を形成する。つまり、１つの上記導電膜をパターニングすることで、互いに一体となっている上部電極６、上部電極７および当該金属配線を形成する。また、ここでは、上部電極６、７がアレイ状に並ぶ領域の外側に、上記導電膜から成る引き出し電極（図示しない）を形成する。当該引き出し電極は、後に電極パッド３（図１参照）が形成される部分である。
【００５９】
上部電極６、７のそれぞれの平面視の形状は矩形である。また、上部電極６は、セル領域１Ａにおいて複数の犠牲膜１８のそれぞれの直上に１つずつ形成され、上部電極７は、コンデンサ領域１Ｂにおいて複数の材料膜１１のそれぞれの直上に１つずつ形成される。
【００６０】
続いて、絶縁膜１５上に、上部電極６、７、上記金属配線および上記引き出し電極を覆うように、絶縁膜１６を形成した後、絶縁膜１６の上面を、例えばＣＭＰ法により研磨することで平坦化する。絶縁膜１６は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）または炭窒化シリコン（ＳｉＣＮ）などから成る。また、絶縁膜１６は、例えばＣＶＤ法により形成することができる。
【００６１】
続いて、フォトリソグラフィ技術およびドライエッチング法を用いて、セル領域１Ａの複数の犠牲膜１８のそれぞれの直上の絶縁膜１５、１６から成る積層膜を貫通する孔部を形成する。ここでは、上部電極６と隣り合う位置に孔部を形成する。孔部の底面では、犠牲膜１８の上面が露出する。本実施の形態の特徴の１つとして、ここでは、材料膜１１の直上に孔部を形成しない。したがって、当該エッチング工程を行った直後において、犠牲膜１８は一部が露出しているが、材料膜１１は露出していない。
【００６２】
次に、図６に示すように、例えばウェットエッチング法を用いて、犠牲膜１８を除去する。これにより、犠牲膜１８が除去された領域には空洞部１０が形成される。ここでは、絶縁膜１４〜１６に対して選択比を有する条件でウェットエッチングを行い、犠牲膜１８を選択的に除去する。このとき、材料膜１１の全体は絶縁膜１４〜１６により覆われているため、エッチングにより除去されずに残る。
【００６３】
次に、図７に示すように、上記孔部内を含む絶縁膜１６上に絶縁膜１７を形成する。絶縁膜１７は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）または炭窒化シリコン（ＳｉＣＮ）などから成る。また、絶縁膜１７は、例えばＣＶＤ法により形成することができる。これにより空洞部１０の直上の孔部の内側は絶縁膜１７の一部により埋め込まれるが、空洞部１０は埋め込まれずに残る。空洞部１０内は、例えば真空状態となっており、密閉されている。
【００６４】
続いて、平面視でセル領域１Ａおよびコンデンサ領域１Ｂの外側に位置する絶縁膜１６、１７を貫通し、上記引き出し電極の上面を露出する開口部（図示しない）を形成することで、当該開口部の底部の引き出し電極の上面に電極パッド３（図１参照）を形成する。また、平面視でセル領域１Ａおよびコンデンサ領域１Ｂの外側に位置する絶縁膜１４〜１７を貫通し、下部電極８の上面を露出する開口部（図示しない）を形成することで、当該開口部の底部に電極パッド４（図１参照）を形成する。
【００６５】
以上の工程により、セル領域１Ａには、下部電極８と、下部電極８上の空洞部１０と、空洞部１０上の絶縁膜１５〜１７および上部電極６を含むメンブレン１２とが形成される。セル領域１Ａにおいて縦方向に積層された下部電極８と上部電極６と、下部電極８および上部電極６の相互間の空洞部１０とは、コンデンサであるセル２を構成している。また、コンデンサ領域１Ｂには、下部電極８と、下部電極８上の上部電極７とから成るコンデンサ５が形成される。コンデンサ５を構成する下部電極８および上部電極７同士の間には空洞部は形成されておらず、下部電極８の上面から上部電極７の下面に亘って、絶縁膜１４、１５および材料膜１１から成る積層膜が形成されている。
【００６６】
続いて、基板９を含む半導体ウェハをダイシング工程により切削することで個片化し、複数の半導体チップ１（図１参照）を得る。これにより、本実施の形態の超音波検査装置を構成する半導体チップ１を形成する。その後、半導体チップ１の主面の電極パッド３、４などにボンディングワイヤを接続し、当該ボンディングワイヤを介して、半導体チップ１を図３に示す電源および回路などに電気的に接続することで、本実施の形態の超音波検査装置が完成する。
【００６７】
＜本実施の形態の効果＞
以下に、本実施の形態の超音波検査装置およびその製造方法の効果について説明する。
【００６８】
超音波検査装置を用いて超音波の送受信を行い、映像を取得する際には、超音波トランスデューサに対し常に直流電圧を印加する必要がある。血管カテーテルに超音波トランスデューサを用いる超音波検査装置では、例えば２００Ｖの当該直流電圧を使用するが、短絡故障時に血管内へ漏電する虞があり、直流バイアス電圧に対する安全対策が必要である。このような漏電の問題は、超音波検査装置が血管カテーテルに用いられる場合に限らず、超音波検査装置のプローブを生体に装着するウェアラブルセンサに用いる場合、および、超音波検査装置のプローブを生体の外部から表皮に接触させ、生体内部の構造などを検査する超音波エコー診断装置の超音波探触子として用いる場合でも起こり得る。
【００６９】
ここで、超音波トランスデューサを含む第１半導体チップを搭載した超音波プローブ内に、充電用コンデンサを搭載した他の第２半導体チップを搭載し、超音波トランスデューサの送受信動作時には第１半導体チップにＤＣバイアス電源から直流電圧を供給せず、当該充電用コンデンサから第１半導体チップに直流電圧を供給することが考えられる。この場合、当該超音波プローブの短絡故障時において、生体に対し連続的に漏電が起こることを防ぐことができるように思える。
【００７０】
しかし、第１半導体チップとは別に、充電用コンデンサが形成された第２半導体チップを超音波プローブ内に搭載すると、第２半導体チップ内の充電用コンデンサから第１半同位体チップのセルアレイまでの電圧印加経路における寄生容量が大きくなる。このため、充電用コンデンサから電荷が放電し易く、超音波トランスデューサを用いた送受信動作を長時間行うことが困難である。
【００７１】
また、充電用コンデンサが形成された第２半導体チップを超音波プローブ内に搭載すると、超音波プローブが大きくなることが問題となる。特に、血管カテーテルのように検査用プローブの小型化が求められる場合、この問題は顕著となる。
【００７２】
これに対し、本実施の形態では、図１および図２に示すように、１つの半導体チップ１内に、超音波トランスデューサ（ＣＭＵＴ）のセル（振動子）２と、セル２の充電用のコンデンサ５とを形成している。図３を用いて説明したように、静電容量型デバイス１００を用いて超音波の送受信を行う際、半導体チップ１にＤＣバイアス電源１０３から直流電圧を印加しなくても、事前にＤＣバイアス電源１０３を用いて充電した充電用コンデンサ１０１から静電容量型デバイス１００に対し直流電圧を印加し、送受信動作を行うことができる。すなわち、超音波プローブの短絡故障時に、半導体チップ１から生体に対し連続的に漏電が起こることを防ぐことができる。
【００７３】
また、図１および図２に示すように、１つの半導体チップ１にセル２およびコンデンサ５を混載しているため、セル２に対するコンデンサ５からの電圧の印加経路を短縮することができる。すなわち、上述したように、超音波トランスデューサを含む第１半導体チップと充電用コンデンサを含む第２半導体チップとを超音波プローブに搭載する場合に比べ、充電用コンデンサから静電容量型デバイスに対する電圧印加経路に生じる寄生容量を大幅に低減することができる。よって、充電用コンデンサからの放電を抑え、超音波プローブの連続動作時間を延ばすことができる。したがって、超音波検査装置の性能を向上させることができる。
【００７４】
また、１つの半導体チップ１にセル２およびコンデンサ５を混載しているため、超音波プローブを小型化することができる。したがって、超音波検査装置の性能を向上させることができる。
【００７５】
また、本実施の形態では、図１および図２に示すセル２およびコンデンサ５が互いにほぼ同様の構造を有して並んで形成されており、それらの構造の違いは、材料膜１１の有無のみである。すなわち、セル２では上下の電極間の犠牲膜１８（図５参照）を除去して空洞部１０を形成しているのに対し、コンデンサ領域１Ｂでは材料膜１１を除去せずに残している。このように、一部の領域（コンデンサ領域１Ｂ）で材料膜１１を除去せず残すだけで、セル２とコンデンサ５とを作り分けることができる。よって、半導体チップ１にセル２を形成してコンデンサ５を形成しない場合に比べて、工程数を増やすことなくコンデンサ５を半導体チップ１に追加形成することができる。すなわち、半導体チップ１を含む超音波検査装置の製造コストを低減することができる。
【００７６】
＜変形例＞
図８に、本実施の形態の超音波検査装置の変形例を示す。図８は、本実施の形態の変形例である超音波検査装置の構成を示すブロック図である。また、図９に、本変形例である超音波検査装置の動作を説明するタイミングチャートを示す。図９では、チャートＡにスイッチ１０２（図８参照）のオン・オフの状態を示し、チャートＢに、静電容量型デバイスに印加されているＤＣバイアス電圧を示し、チャートＣに、可変増幅回路による受信信号のゲインを示している。
【００７７】
本変形例は、図３に示す構成に比べて、静電容量型デバイス１００のＤＣバイアス電圧を測定する機構を有し、測定したＤＣバイアス電圧に応じて、信号ゲインを調整する機構を備えている点で異なる。
【００７８】
すなわち、図８に示すように、スイッチ１０２を介してＤＣバイアス電源１０３に接続された静電容量型デバイス１００の第１端子および充電用コンデンサ１０１の第３端子とは、ＤＣバイアス測定部１１３に接続されており、ＤＣバイアス測定部１１３は、可変増幅回路１１４に接続されている。可変増幅回路１１４は、増幅回路１０９およびフィルタ１１０の間に挿入されている。つまり、増幅回路１０９は送受分離回路１０８と、可変増幅回路１１４とに接続されており、フィルタ１１０は可変増幅回路１１４とアナログ−デジタル変換器１１１とに接続されている。増幅回路１０９とフィルタ１１０とは、可変増幅回路１１４を介して接続されている。
【００７９】
ＤＣバイアス測定部１１３は、静電容量型デバイス１００に印加されている直流電圧（ＤＣバイアス電圧）を測定する部分であり、特に、スイッチ１０２がオフ状態であるときの当該直流電圧を測定するものである。図９のチャートＢに、時間経過に伴う当該直流電圧の推移を示している。本変形例の超音波検査装置では、図８に示すスイッチ１０２をオフ状態にした後、静電容量型デバイス１００を動作させることで、充電用コンデンサ１０１に蓄積された電荷が低減する（図９のチャートＡ、Ｂ参照）。これに伴い、図９のチャートＢに示すように、静電容量型デバイス１００に印加されるＤＣバイアス電圧は徐々に低下する。図８に示すＤＣバイアス測定部１１３では、そのＤＣバイアス電圧の低下を検出し、その結果を可変増幅回路１１４に伝える。
【００８０】
可変増幅回路１１４では、増幅回路１０９側から送られてきた受信信号を、ＤＣバイアス測定部１１３で測定した結果に応じて増幅させ、これにより受信感度が一定になるように補正（調整）を行う。可変増幅回路１１４では、徐々に低下するＤＣバイアス電圧に対応して、受信信号のゲイン（拡大率）を徐々に高める（図９のチャートＣ参照）。ただし、図９のチャートＢに示すように、ＤＣバイアス電圧が所定のしきい値を下回った際には、図８に示すスイッチ１０２をオン状態にして、静電容量型デバイス１００にＤＣバイアス電源１０３からＤＣバイアス電圧を印加する。
【００８１】
本実施の形態では、静電容量型デバイス１００の動作中において、静電容量型デバイス１００はＤＣバイアス電源１０３から切り離されているため、静電容量型デバイス１００に印加されるＤＣバイアス電圧を常に一定に保つことはできない。しかし、ＤＣバイアス測定部１１３および可変増幅回路１１４を用いて受信信号のゲインを制御することで、受信感度が変動することを防ぐことができる。
【００８２】
ここでは、可変増幅回路１１４を増幅回路１０９とフィルタ１１０との間に挿入することについて説明したが、可変増幅回路１１４は、静電容量型デバイス１００の第２端子とアナログ−デジタル変換器１１１との間であれば、他の位置に挿入されていてもよい。
【００８３】
（実施の形態２）
前記実施の形態１では、充電用のコンデンサをＣＭＵＴのセルと並べて同一半導体チップ内に混載することについて説明したが、半導体チップ内にＣＭＵＴのセルと混載する充電用のコンデンサを、当該半導体チップ内において当該セルの下に設けてもよい。本実施の形態では、ＣＭＵＴのセルと充電用コンデンサとを同一半導体チップ内において積層することについて、図１０を用いて説明する。図１０は、本実施の形態の超音波検査装置を構成する半導体チップを示す断面図である。図１０では、図２と異なり、ＣＭＵＴのセルアレイを構成するセルを２つ並べて示している。つまり、図１０にはセル領域１Ａのみを示している。
【００８４】
図１０に示すように、セル２の構造は、前記実施の形態１と同じである。すなわち、基板９の上方に順に積層された絶縁膜１３、下部電極８、絶縁膜１４、絶縁膜１５、絶縁膜１６および絶縁膜１７が形成されており、セル２は、下部電極８と、絶縁膜１４および絶縁膜１５の相互間に形成された空洞部１０と、絶縁膜１５および絶縁膜１６の相互間に形成された上部電極６とにより構成されている。
【００８５】
ただし、セル２の直下において、基板９と絶縁膜１３との間には、コンデンサ３５が形成されている。すなわち、基板９上には、順に、絶縁膜２３、下部電極２８、絶縁膜２４、絶縁膜２５、上部電極２７および絶縁膜２６が積層されている。下部電極２８および上部電極２７は、コンデンサ３５、つまり、図３に示す充電用コンデンサ１０１を構成している。絶縁膜２６の上面は平坦化されており、絶縁膜２６上に絶縁膜１３が形成されている。
【００８６】
コンデンサ３５の下部電極２８とセル２の下部電極８とは互いに電気的に接続されており、コンデンサ３５の上部電極２７とセル２の上部電極６とは互いに電気的に接続されている。すなわち、セル２を構成するコンデンサとコンデンサ３５とは、互いに並列に接続されている。上部電極２７および下部電極２８のそれぞれは、複数のセル２が並ぶセルアレイ（セル領域１Ａ）と平面視で重なるように、半導体チップのほぼ全体に亘って広く形成されている。すなわち、コンデンサ３５の容量は、各セル２の容量に比べて非常に大きい。
【００８７】
また、コンデンサ３５の容量を増大させる観点から、上部電極２７および下部電極２８の相互間の距離は小さく設計されている。つまり、上部電極２７および下部電極２８の相互間の距離は、上部電極６と下部電極８との間の距離よりも小さい。言い換えれば、上部電極２７および下部電極２８の相互間の絶縁膜（ここでは、絶縁膜２４、２５の積層膜）の膜厚は、上部電極６と下部電極８との間の距離よりも小さい。これにより、前記実施の形態１のコンデンサ５（図２参照）に比べ、コンデンサ３５の上下の電極間の距離を縮小することができるため、コンデンサ３５の容量を増大させることができる。その結果、ＤＣバイアス電源から切り離された静電容量型デバイスの動作時間を延ばすことができる。
【００８８】
本実施の形態において、下部電極２８および上部電極２７のそれぞれの材料および成膜方法は、下部電極８の材料および成膜方法と同様である。また、絶縁膜２３〜２６は、絶縁膜１３〜１６と同様の方法で形成することができる。
【００８９】
本実施の形態では、充電用のコンデンサ３５を、セル２と同じ製造工程中に形成する必要がない。したがって、コンデンサ３５の上下の電極間の距離を狭めることができる。また、セルアレイの周囲ではなく、セルアレイと平面視で重なる広い領域にコンデンサ３５を形成することができる。よって、前記実施の形態１に比べ、コンデンサ３５の容量を増大させることが容易となる。
【００９０】
また、セルアレイの周囲に充電用のコンデンサを設ける必要がないため、前記実施の形態１に比べ、半導体チップの面積を低減することができる。
【００９１】
本実施の形態の変形例として、絶縁膜２４と絶縁膜２５との間に、空洞部１０と同様に空洞部（空隙）を形成してもよい。その場合、当該空洞部は、空洞部１０と同様に複数並べて形成してもよいが、セルアレイの全体と平面視で重なるように大きく形成してもよい。セルアレイの全体と重なる程度の大きさ有する１つの空洞部を形成する場合は、当該空洞部の上方の積層膜が動くこと、および、空洞部が潰れることなどを防ぐため、空洞部内に絶縁膜２４と絶縁膜２５との間を支える支柱を複数並べて形成することが考えられる。
【００９２】
また、前記実施の形態１と本実施の形態とを組み合わせて、セル２の直下のコンデンサ３５と、セル２と隣り合うコンデンサ５（図１および図２参照）とを形成してもよく、コンデンサ５、３５は、互いに並列に接続する。この場合、前記実施の形態１に比べて半導体チップ１の面積を低減する効果を得ることができない可能性があるが、充電用コンデンサの容量をさらに増大させることができる。
【００９３】
（実施の形態３）
本実施の形態では、図３に示したスイッチ１０２を、半導体チップ１に搭載することについて、図１１および図１２を用いて説明する。また、ここでは、当該スイッチ１０２を、半導体基板上の半導体素子として形成する場合について説明する。図１１は、本実施の形態の超音波検査装置を構成する半導体チップを示す断面図である。図１２は、本実施の形態の超音波検査装置の構成を示すブロック図である。
【００９４】
図１２に示すように、本実施の形態の半導体チップ１は、前記実施の形態１と同様に静電容量型デバイス１００および充電用コンデンサ１０１を搭載しており、さらに、静電容量型デバイス１００および充電用コンデンサ１０１に接続されたスイッチ１０２を搭載している。図１１に示すように、当該スイッチ１０２は、半導体素子であるトランジスタにより構成されている。図１１では、左側に半導体チップのセル領域１Ａおよびコンデンサ領域１Ｂを示し、右側に当該半導体チップのスイッチ領域１Ｃを示している。
【００９５】
図１１に示すセル領域１Ａおよびコンデンサ領域１Ｂの構造は、前記実施の形態１と同様である。これに対し、図１１に示すスイッチ領域１Ｃには、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor、ＭＩＳ型電界効果トランジスタ）であるトランジスタが形成されている。すなわち、スイッチ領域１Ｃの基板９上には、ゲート絶縁膜３７を介してゲート電極３８が形成されており、ゲート電極３８の横の半導体基板である基板９の上面には、ソース・ドレイン領域３９が一対形成されている。ソース・ドレイン領域３９およびゲート電極３８は、トランジスタを構成している。ゲート絶縁膜３７は例えば酸化シリコン膜から成り、ゲート電極３８は例えばポリシリコン膜から成る。ソース・ドレイン領域３９は、基板９の上面に、ｎ型不純物またはｐ型不純物を導入して形成した半導体領域である。
【００９６】
絶縁膜１３は、ソース・ドレイン領域３９およびゲート電極３８を覆うように形成されており、ソース・ドレイン領域３９およびゲート電極３８のそれぞれの上面には、絶縁膜１３を貫通する導電性接続部であるプラグ４０が電気的に接続されている。なお、ゲート電極３８上のプラグ４０は、図示していない領域に形成されている。また、プラグ４０とソース・ドレイン領域３９との間、および、プラグ４０とゲート電極３８との間のそれぞれには、シリサイド層（図示しない）が形成されている。プラグ４０は、例えばタングステン（Ｗ）膜から成る。
【００９７】
プラグ４０の上面は絶縁膜１３の上面と同じ面内で平坦化されており、プラグ４０の上面は、絶縁膜１３上に形成され、絶縁膜１４に覆われた配線４１の下面に接続されている。配線４１は、例えば下部電極８と同じ材料から成る。配線４１の上面には、絶縁膜１４を貫通する導電性接続部であるビア４２が接続されている。ビア４２は、例えばタングステン（Ｗ）膜から成る。ビア４２の上面は絶縁膜１４の上面と同じ面内で平坦化されており、ビア４２の上面は、絶縁膜１４上に形成され、絶縁膜１５に覆われた配線４３の下面に接続されている。配線４３は、例えば、材料膜１１と同じ導電膜から成る。スイッチ領域１Ｃにおいて、絶縁膜１５上には、絶縁膜１６により覆われた配線４４が形成されている。配線４４と配線４３とは、絶縁膜１５を貫通するビア（図示しない）により接続されている。配線４４は、例えば上部電極６、７と同じ材料により形成されている。
【００９８】
トランジスタは、図１２に示すスイッチ制御部１０５によりオン・オフを切り替えることができるスイッチ素子であり、ソース・ドレイン領域３９の一方はセル２の第１電極（例えば下部電極８）およびコンデンサ５の第３電極（例えば下部電極８）に電気的に接続されており、ソース・ドレイン領域３９のもう一方はＤＣバイアス電源１０３に電気的に接続されている。また、ゲート電極３８は、スイッチ制御部１０５に電気的に接続されている。
【００９９】
本実施の形態では、図１２に示すように、スイッチ１０２を静電容量型デバイス１００および充電用コンデンサ１０１と共に半導体チップ１に搭載することにより、スイッチ１０２とそれらのコンデンサとの間の電圧印加経路を短縮することができる。これにより、スイッチ１０２とそれらのコンデンサとの間の寄生容量を低減し、リークパスを減少させることができる。つまり、充電用コンデンサ１０１からの放電を防ぐことができるため、静電容量型デバイス１００をより長時間動作させることができる。
【０１００】
＜変形例１＞
本変形例では、半導体チップに搭載するスイッチを、半導体素子ではなく、ＭＥＭＳ技術を用いて形成した機械的スイッチにより構成することについて、図１３を用いて説明する。図１３は、本実施の形態の超音波検査装置を構成する半導体チップを示す断面図である。
【０１０１】
図１３に示すように、本変形例のスイッチ領域１Ｃの構造は、図１１に示すスイッチ領域１Ｃの構造とは異なっている。具体的には、本変形例のスイッチ領域１Ｃにおいて半導体素子であるスイッチは形成されておらず、基板９上には、絶縁膜１３〜１７が順に積層されている。絶縁膜１７上には、接点開閉スイッチ（ＭＥＭＳスイッチ素子）が形成されている。
【０１０２】
接点開閉スイッチは、３つの端子により構成されており、これらの端子はゲート、ソースおよびドレインとして考えることができる。図１３のスイッチ領域１Ｃには、オフ状態の接点開閉スイッチを示している。例えばソースとして機能する金属板（電極）５０は、絶縁膜１７の上面に一端が固定され、他の一端が絶縁膜１７の上面の上方に離間して浮いた状態となっている。つまり、金属板５０の下面は絶縁膜１７の上面に対向しており、金属板５０の横方向の一端は絶縁膜１７の上面に固定されているが、金属板５０の他の部分はいずれの箇所にも固定されていない。また、金属板５０の直下の絶縁膜１７の上面上には、ゲートとして機能する電極５１と、ドレインとして機能する電極５２とが並んで配置されている。電極５１、５２は互いに離間しており、電極５１、５２のそれぞれの上面と金属板５０の下面とは互いに離間している。電極５１は、電極５２に比べ、金属板５０と絶縁膜１７との固定部に近い位置に配置されている。
【０１０３】
ここで、電極５１に直流電圧を印加すると、金属板５０を下方向に引っ張る静電気力が発生する。これにより、金属板５０の固定されていない端部が下方に下がり、電極５２に接触することで、金属板５０と電極５２とが導通し、接点開閉スイッチがオン状態となる。ゲートである電極５１に印加する電圧を０Ｖにすると、電極５１と金属板５０との間の引力が消滅するため、金属板５０は電極５２から離れ、接点開閉スイッチはオフ状態に戻る。
【０１０４】
本変形例は、上記接点開閉スイッチを、図１２に示す半導体チップ１に搭載するスイッチ１０２として使用するものである。このように、半導体チップ１に、静電容量型デバイス１００および充電用コンデンサ１０１とＤＣバイアス電源１０３との間に接続されたスイッチ１０２を形成している。これにより、図１１および図１２を用いて説明したように、スイッチ１０２と静電容量型デバイス１００および充電用コンデンサ１０１との間の電圧印加経路を短縮することができる。これにより、スイッチ１０２と静電容量型デバイス１００および充電用コンデンサ１０１との間の寄生容量を低減し、リークパスを減少させることができる。
【０１０５】
また、上記接点開閉スイッチは、オフ時にソース端子とドレイン端子との間を機械的に離間させているため、リーク電流がほぼ発生しない。よって、スイッチ１０２を半導体素子により形成する場合（図１１参照）に比べ、オフ時のリーク電流の発生を抑えることができるため、半導体チップを省電力化することができる。すなわち、充電用コンデンサ１０１を電源として用いる静電容量型デバイス１００の動作時間を延ばすことができる。
【０１０６】
＜変形例２＞
上記変形例１では、端子（金属板）の１つの端部を固定した片持ち式のスイッチを用いることについて説明したが、本変形例では、半導体チップに搭載するスイッチを、ＭＥＭＳ技術を用いて形成した機械的スイッチ（ＭＥＭＳスイッチ素子）であって、可動端子の両端が固定されたスイッチを用いることについて、図１４を用いて説明する。図１４は、本実施の形態の超音波検査装置を構成する半導体チップを示す断面図である。図１４には、オフ状態のＭＥＭＳスイッチを示している。
【０１０７】
図１４に示すように、本変形例のスイッチ領域１Ｃの構造は、図１１および図１３に示すスイッチ領域１Ｃの構造とは異なっている。具体的には、本変形例のスイッチ領域１Ｃにおいて半導体素子であるスイッチは形成されておらず、基板９上には、絶縁膜１３〜１７が積層されている。ここで、絶縁膜１４上には、セル領域１Ａの空洞部１０と同様に、空洞部５５が形成されている。空洞部５５内の下面、つまり絶縁膜１４の上面に接して、電極５６と、電極５６を挟む一対の電極５３とが形成されている。また、空洞部５５内の上面、つまり絶縁膜１５の下面に接して、電極５７と、電極５７を挟む一対の電極５４とが形成されている。
【０１０８】
電極５６と電極５７とは平面視で重なる位置に配置され、互いに離間している。また、電極５３と電極５４とは平面視で重なる位置に配置され、互いに離間している。空洞部５５の直上の絶縁膜１５〜１７から成る積層膜は、メンブレン（可撓性膜）である。本変形例のＭＥＭＳスイッチは、電極５３または５４の一方に直流電圧を印加し、他方に例えば０Ｖを印加して、電極５３と電極５４との間に引っ張り合う静電気力を発生させるものである。これにより、当該メンブレンの中央部を下方に撓ませ、電極５６、５７が互いに接触して導通することでＭＥＭＳスイッチがオン状態となる。電極５３または５４に印加していた電圧を０Ｖにすれば、電極５６、５７は再度離間し、ＭＥＭＳスイッチはオフ状態となる。
【０１０９】
本変形例では、オフ時に互いに離間する電極５６、５７を有する機械的なＭＥＭＳスイッチ素子を半導体チップに搭載することで、本実施の形態の上記変形例１と同様の効果を得ることができる。
【０１１０】
（実施の形態４）
次に、前記実施の形態１〜３のいずれかの超音検査装置の全体の構造を、図１５を用いて説明する。図１５は、本実施の形態の超音波検査装置を示す斜視図である。
【０１１１】
本実施の形態の超音波検査装置は、音波の透過性を利用し、外から見ることのできない生体内部を、可聴音領域を超えた超音波を用いてリアルタイムで画像化して目視可能にした医療用診断装置である。図１５に示すように、超音波検査装置（超音波画像装置）１３０は、本体１３２と、本体１３２の上部に設置された表示部１３３と、本体の前面部分に取り付けられた操作部１３６と、半導体チップ１を含む超音波探触子（プローブ）１３５とを備えている。超音波探触子１３５からはケーブル（コード）１３８が延びており、当該コードは接続部１３７において本体１３２に接続されている。操作部１３６は、例えば、トラックボール、キーボード若しくはマウスなどの入力機器またはそれらを組み合わせたものである。表示部１３３は、画像処理された診断画像を表示する表示装置である。
【０１１２】
半導体チップ１は、例えば図１に示す半導体チップ１に相当する。つまり、図３に示す静電容量型デバイス１００および充電用コンデンサ１０１は、超音波探触子１３５に搭載されている。また、図３に示すスイッチ１０２、ＤＣバイアスブロッキング回路１０７、送受分離回路１０８および増幅回路１０９は、例えば超音波探触子１３５に搭載されている。図３に示すスイッチ制御部１０５、フィルタ１１０、アナログ−デジタル変換器１１１は、例えば本体１３２に搭載されている。また、図３に示す画像表示装置１１２は、表示部１３３に相当する。なお、前記実施の形態３のように、スイッチ１０２を半導体チップ１に搭載していてもよい。
【０１１３】
半導体チップ１には、本体１３２側の送信電源１０４およびＤＣバイアス電源１０３から、ケーブル１３８を介して交流電圧および直流電圧が供給される。超音波探触子１３５は、超音波の送受信部である。超音波探触子１３５を構成するプローブケースの先端面には、半導体チップ１が、その主面（複数の振動子の形成面）を外部に向けた状態で取り付けられている。
【０１１４】
超音波診断に際しては、超音波探触子１３５の先端を被検体（生体）の表面に当てた後、超音波探触子１３５の先端が被検体の表面に当たる位置を徐々にずらしながら走査する。超音波探触子１３５が血管カテーテルである場合は、超音波探触子１３５を血管内に挿入して走査する。このとき、体表または血管の内壁に近接させた超音波探触子１３５から被検体内に数ＭＨｚの超音波パルスを送波し、音響インピーダンスの異なる組織境界からの反射波（反響またはエコー）を受波する。これにより、表示部１３３に表示された生体組織の断層像を得て、診断対象に関する情報を知ることができる。超音波を送波してから受波するまでの時間間隔によって反射体の距離情報が得られる。また、反射波のレベルまたは外形から反射体の存在または質に関する情報が得られる。
【０１１５】
本実施の形態では、前記実施の形態１において図１〜図３を用いて説明したように、１つの半導体チップ１内に、超音波トランスデューサのセル２と充電用のコンデンサ５とを形成している。これにより、図３に示す静電容量型デバイス１００を用いて超音波の送受信を行う際、半導体チップ１にＤＣバイアス電源１０３から直流電圧を印加しなくても、事前にＤＣバイアス電源１０３を用いて充電した充電用コンデンサ１０１から静電容量型デバイス１００に対し直流電圧を印加し、送受信動作を行うことができる。よって、図１５に示す超音波探触子１３５において短絡故障が起き、半導体チップ１から生体に対して漏電が起きたとしても、図３に示すＤＣバイアス電源１０３から直接生体に電流が流れることを防ぐことができる。すなわち、超音波検査装置の安全性を高めることができる。
【０１１６】
また、１つの半導体チップ１にセル２およびコンデンサ５を混載することで、電圧印加経路に生じる寄生容量を大幅に低減することができ、これによりセル２を長時間動作させることが可能となる。また、１つの半導体チップ１にセル２およびコンデンサ５を混載しているため、超音波探触子１３５を小型化することができる。したがって、超音波検査装置の性能を向上させることができる。
【０１１７】
（実施の形態５）
次に、前記実施の形態１〜３のいずれかの半導体チップを備えた超音波プローブであって、血管カテーテルに用いられるプローブの構造を、図１６を用いて説明する。図１６は、本実施の形態の超音波プローブを示す断面図である。なお、図１６において、プローブアセンブリ２０３およびワイヤ２０２の詳細な断面構造の図示は省略している。
【０１１８】
図１６に示すように、本実施の形態の超音波プローブ２００は、生体の血管内に挿入することが可能な容器であるカテーテルチューブ２０１を有している。カテーテルチューブ２０１内には、ワイヤ２０２と、ワイヤ２０２の先端に接続されたプローブアセンブリ２０３が配置されている。プローブアセンブリ２０３の表面の一部であって、カテーテルチューブ２０１の内壁と対向する面には、前記実施の形態１〜３のいずれかで説明した半導体チップ１が固定されている。
【０１１９】
つまり、半導体チップ１は、図３に示す静電容量型デバイス１００および充電用コンデンサ１０１を備えている。また、静電容量型デバイス１００の第１電極および充電用コンデンサ１０１の第３電極は、スイッチ１０２を介してＤＣバイアス電源１０３に接続されており、静電容量型デバイス１００の第２電極および充電用コンデンサ１０１の第４電極は、送信電源１０４に接続され、さらに、増幅回路１０９などを介して画像表示装置１１２に接続されている。
【０１２０】
図１６に示すワイヤ２０２およびプローブアセンブリ２０３はカテーテルチューブ２０１に対し固定されておらず、カテーテルチューブ２０１内において、カテーテルチューブ２０１の延在方向において動くことができる。
【０１２１】
このようなカテーテル状の超音波プローブ２００は、例えば血管内に挿入してリニアスキャンまたはラジアルスキャンを行うことにより超音波断層画像を得ることができる。超音波プローブ２００を用いてリニアスキャンを行う場合には、カテーテルチューブ２０１内においてプローブアセンブリ２０３を上記延在方向に走査させる。また、超音波プローブ２００を用いてラジアルスキャンを行う場合には、カテーテルチューブ２０１内において、プローブアセンブリ２０３を、上記延在方向を軸として回転させる。
【０１２２】
プローブアセンブリ２０３および半導体チップ１はカテーテルチューブ２０１により保護されているため、通常、被検体に対し半導体チップ１が接触して漏電が起きることはない。しかし、仮にカテーテルチューブ２０１が破損した場合には、半導体チップ１から被検体に対し血管を通じて漏電が起きる虞がある。
【０１２３】
ここで、図３に示すスイッチ１０２および充電用コンデンサ１０１が設けられていない場合には、静電容量型デバイス１００を用いて超音波の送受信を行う際、常にＤＣバイアス電源１０３から直流バイアス電圧を静電容量型デバイス１００に供給する必要がある。この場合、上記漏電が起こると、ＤＣバイアス電源１０３から半導体チップ１を介して被検体に直接電流が連続的に流れる可能性が高いため、超音波プローブの安全性を確保することが難しい。
【０１２４】
これに対し、本実施の形態では、前記実施の形態１において図１〜図３を用いて説明したように、１つの半導体チップ１内に、超音波トランスデューサのセル２と充電用のコンデンサ５とを形成している。このため、超音波の送受信を行う際、半導体チップ１にＤＣバイアス電源１０３から直流電圧を印加しなくても、事前にＤＣバイアス電源１０３を用いて充電した充電用コンデンサ１０１から静電容量型デバイス１００に対し直流電圧を印加し、送受信動作を行うことができる。よって、超音波プローブ２００において短絡故障が起き、半導体チップ１から被検体に対して漏電が起きたとしても、図３に示すＤＣバイアス電源１０３から直接生体に電流が流れることを防ぐことができる。すなわち、超音波プローブの安全性を高めることができる。
【０１２５】
また、１つの半導体チップ１にセル２およびコンデンサ５を混載することで、電圧印加経路に生じる寄生容量を大幅に低減することができ、これによりセル２を長時間動作させることが可能となる。また、１つの半導体チップ１にセル２およびコンデンサ５を混載しているため、超音波プローブ２００を小型化することができる。したがって、超音波プローブの性能を向上させることができる。
【０１２６】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１２７】
１Ａ    セル領域
１Ｂ    コンデンサ領域
２    セル
５    コンデンサ
６、７、２７    上部電極
８、２８    下部電極
９    基板
１０、５５    空洞部
１１    材料膜
１２    メンブレン
【図１】
2019192979.tif 000003
【図２】
2019192979.tif 000004
【図３】
2019192979.tif 000005
【図４】
2019192979.tif 000006
【図５】
2019192979.tif 000007
【図６】
2019192979.tif 000008
【図７】
2019192979.tif 000009
【図８】
2019192979.tif 000010
【図９】
2019192979.tif 000011
【図１０】
2019192979.tif 000012
【図１１】
2019192979.tif 000013
【図１２】
2019192979.tif 000014
【図１３】
2019192979.tif 000015
【図１４】
2019192979.tif 000016
【図１５】
2019192979.tif 000017
【図１６】
2019192979.tif 000018