(57)【要約】【課題】チップ保護回路を提供する。【解決手段】チップに適用されるチップ保護回路において、それぞれ変圧回路の第１側と第２側に設けられる第１端、第２端及び中心タップ端を有し、且つ第２側に設けられる中心タップ端が接地する変圧回路と、一端が第１側に設けられる中心タップ端に結合され、他端が接地するダイオードを含む第１の保護回路と、第２側に設けられる第１端及び第２端に結合される入力端及び、チップに結合される出力端を含む第２の保護回路と、を含むチップ保護回路。【選択図】図１
2019126249.tif 000002
【特許請求の範囲】
【請求項１】
チップに適用されるチップ保護回路において、
それぞれ変圧回路の第１側と第２側に設けられる少なくとも１つの第１端、少なくとも１つの第２端及び少なくとも１つの中心タップ端を有し、且つ前記第２側に設けられる前記少なくとも１つの中心タップ端が接地する変圧回路と、
一端が前記第１側に設けられる前記少なくとも１つの中心タップ端に結合され、他端が接地するダイオードを含む第１の保護回路と、
前記第２側に設けられる前記少なくとも１つの第１端及び前記少なくとも１つの第２端に結合される複数の入力端と、前記チップに結合される複数の出力端と、を含む第２の保護回路と、
を含み、
前記第１側に設けられる前記少なくとも１つの第１端及び前記少なくとも１つの第２端が第１のサージ信号を受信すると、前記第１側に設けられる前記少なくとも１つの中心タップ端は前記第１のサージ信号に基づいて少なくとも１つの第１の誘導電流を発生させ、前記少なくとも１つの第１の誘導電流は前記ダイオードを通して大地まで引導され、前記第２の保護回路の前記入力端における第１の入力端が第２のサージ信号を受信すると、前記第２の保護回路は前記第２のサージ信号が前記第２の保護回路の前記入力端における第２の入力端を通して流れ出るように制御して、前記第２のサージ信号を大地まで引導するチップ保護回路。
【請求項２】
前記第２の保護回路の前記出力端と前記チップの複数の入力端との間に結合される複数の抵抗を含む第３の保護回路を更に含み、
前記第２の保護回路の前記出力端の第１の出力端が第３のサージ信号を出力すると、前記第３のサージ信号は前記第１の出力端に結合される前記抵抗を通過した後で減衰する請求項１に記載のチップ保護回路。
【請求項３】
前記第１のサージ信号はコモンモード信号であり、前記第２のサージ信号及び前記第３のサージ信号は差動モード信号である請求項２に記載のチップ保護回路。
【請求項４】
前記変圧回路と前記第２の保護回路との間に結合される少なくとも１つのチョークコイルを含む請求項１又は２に記載のチップ保護回路。
【請求項５】
前記少なくとも１つのチョークコイルは、３つの入力端及び３つの出力端を含み、その前記入力端が前記変圧回路の前記第２側に設けられる前記少なくとも１つの第１端、前記少なくとも１つの第２端及び前記少なくとも１つの中心タップ端に結合され、その前記出力端の２つが前記保護チップの前記入力端に結合される請求項４に記載のチップ保護回路。
【請求項６】
前記変圧回路は、前記第１側に設けられる前記第１端、前記第２端及び前記中心タップ端、及び前記第２側に設けられる前記第１端、前記第２端及び前記中心タップ端を含む変圧器を含む請求項１又は２に記載のチップ保護回路。
【請求項７】
前記第２の保護回路は、２つの入力端及び２つの出力端を含む保護チップを含み、前記保護チップの前記入力端がそれぞれ前記変圧器の前記第２側に設けられる前記第１端及び前記第２端に結合される請求項６に記載のチップ保護回路。
【請求項８】
前記変圧器と前記保護チップとの間に結合されるチョークコイルを更に含む請求項７に記載のチップ保護回路。
【請求項９】
前記チョークコイルは、３つの入力端及び３つの出力端を含み、その前記入力端が前記変圧器の前記第２側に設けられる前記第１端、前記第２端及び前記中心タップ端に結合され、その前記出力端の２つが前記保護チップの前記入力端に結合される請求項８に記載のチップ保護回路。
【請求項１０】
前記変圧回路は、それぞれ前記第１側に設けられる前記第１端、前記第２端及び前記中心タップ端、及び前記第２側に設けられる前記第１端、前記第２端及び前記中心タップ端を含む４つの変圧器を含む請求項１に記載のチップ保護回路。
【請求項１１】
前記第２の保護回路は、それぞれ４つの入力端及び４つの出力端を含む２つの保護チップを含み、保護チップの各々の前記入力端が前記変圧器の２つのその第２側に設けられる前記第１端及び前記第２端に結合される請求項１０に記載のチップ保護回路。
【請求項１２】
前記変圧回路と前記第２の保護回路との間に結合される４つのチョークコイルを更に含む請求項１１に記載のチップ保護回路。
【請求項１３】
前記チョークコイルは、それぞれ３つの入力端及び３つの出力端を含み、その前記入力端がそれぞれ前記変圧器のその第２側に設けられる前記第１端、前記第２端及び前記中心タップ端に結合され、その前記出力端の２つが前記保護回路の前記入力端に結合される請求項１２に記載のチップ保護回路。
【請求項１４】
前記第１の保護回路は、前記ダイオードと並列される抵抗を更に含む請求項１、２、６及び１０の何れか１項に記載のチップ保護回路。
【請求項１５】
前記第１の保護回路は、前記抵抗と直列されるキャパシタを更に含む請求項１４に記載のチップ保護回路。
【請求項１６】
前記ダイオードは、トランジェント電圧抑制（ｔｒａｎｓｉｅｎｔ−ｖｏｌｔａｇｅ−ｓｕｐｐｒｅｓｓｉｏｎ；ＴＶＳ）ダイオードである請求項１、２、６、１０及び１４の何れか１項に記載のチップ保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示文書は、チップ保護回路に関し、特に、保護チップがサージ信号（例えば落雷）により影響されないチップ保護回路に関する。
【背景技術】
【０００２】
電子製品（例えばチップ）は、精密な計器に属するため、外部環境の影響を受けて損傷しやすい。物理的な衝撃による電子製品の損傷以外、避けられない静電気及び落雷によりも電子製品が損傷する可能性がある。従って、電子製品を保護するためにチップ保護回路を如何に設計するかは、本発明の至急に解決しようとする問題である。特許文献ＵＳ６３８５０２９Ｂ１において、交流電源コードに接続される負荷の損傷を弱くし又は防止することに用いられる交流電源コードに適用される装置や方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６３８５０２９号明細書
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示文書の一実施例は、チップに適用されるチップ保護回路において、それぞれ変圧回路の第１側と第２側に設けられる少なくとも１つの第１端、少なくとも１つの第２端及び少なくとも１つの中心タップ端を有し、且つ第２側に設けられる少なくとも１つの中心タップ端が接地する変圧回路と、一端が第１側に設けられる少なくとも１つの中心タップ端に結合され、他端が接地するダイオードを含む第１の保護回路と、第２側に設けられる少なくとも１つの第１端及び少なくとも１つの第２端に結合される入力端と、チップに結合される出力端と、を含む第２の保護回路と、を含み、第１側に設けられる少なくとも１つの第１端及び少なくとも１つの第２端が第１のサージ信号を受信すると、第１側に設けられる少なくとも１つの中心タップ端は第１のサージ信号に基づいて少なくとも１つの第１の誘導電流を発生させ、少なくとも１つの第１の誘導電流はダイオードを通して大地まで引導され、第２の保護回路の入力端における第１の入力端が第２のサージ信号を受信すると、第２の保護回路は第２のサージ信号が第２の保護回路の入力端における第２の入力端を通して流れ出るように制御して、第２のサージ信号を大地まで引導するチップ保護回路を開示する。
【図面の簡単な説明】
【０００５】
下記添付図面についての説明は、本開示内容の上記及び他の目的、特徴、メリットと実施例をより分かりやすくするためのものである。
【図１】本開示文書の一実施例によるチップ保護回路がチップとネットワークジョイントとの間に結合される様子を示す回路模式図である。
【図２】本開示文書の一実施例による第１のサージ信号がチップ保護回路に作用する様子を示す模式図である。
【図３】本開示文書の一実施例による第２のサージ信号及び第３のサージ信号がチップ保護回路に作用する様子を示す模式図である。
【図４】本開示文書の別の実施例による第２のサージ信号及び第３のサージ信号がチップ保護回路に作用する様子を示す模式図である。
【発明を実施するための形態】
【０００６】
以下、本願の態様をより好適に理解させるために、実施例を挙げて添付図面に合わせて詳しく説明するが、提供された実施例は、本願に含まれる範囲を制限するためのものではなく、構造操作についての記述はその実行の順序を制限するためのものでもない。素子により改めて組み合わせられた如何なる構造、その発生した同等な効果を持つ装置も、本願に含まれる範囲にある。
図１を参照されたい。図１は、本開示文書の一実施例によるチップ保護回路１００がチップ２００とネットワークジョイント３００との間に結合される様子を示す回路模式図である。
【０００７】
チップ保護回路１００は、変圧回路１１０、第１の保護回路１２０及び第２の保護回路１３０を含む。一実施例において、チップ保護回路１００は、第３の保護回路１４０を更に含む。
【０００８】
変圧回路１１０は、変圧回路１１０の第１側（つまり一次側）に設けられる第１端Ａ１、第２端Ｂ１及び中心タップ端Ｃ１、及び変圧回路１１０の第２側（つまり、二次側）に設けられる第１端Ａ２、第２端Ｂ２及び中心タップ端Ｃ２を有する。且つ変圧回路１１０の第２側の中心タップ端Ｃ２は、キャパシタを介して接地する。
【０００９】
更に、変圧回路１１０は、第１の変圧器群１１１及び第２の変圧器群１１２を含む。第１の変圧器群１１１は２つの第１の変圧器を含み、第２の変圧器群１１２は２つの第２の変圧器を含む。第１の変圧器は、第１の変圧器の第１側（つまり一次側）に設けられる第１端Ａ１、第２端Ｂ１及び中心タップ端Ｃ１、及び第１の変圧器の第２側（つまり二次側）に設けられる第１端Ａ２、第２端Ｂ２及び中心タップ端Ｃ２を有する。且つ第１の変圧器の第２側の中心タップ端Ｃ２は、キャパシタを介して接地する。第２の変圧器は、第２の変圧器の第１側（つまり一次側）に設けられる第１端Ａ１、第２端Ｂ１及び中心タップ端Ｃ１、及び第２の変圧器の第２側（つまり二次側）に設けられる第１端Ａ２、第２端Ｂ２及び中心タップ端Ｃ２を有する。且つ第２の変圧器の第２側の中心タップ端Ｃ２は、キャパシタを介して接地する。
【００１０】
第１の保護回路１２０は、第１端及び第２端を有するダイオードＤを含む。ダイオードＤは、第１端が第１の変圧器及び第２の変圧器の第１側の中心タップ端Ｃ１に結合され、第２端が接地する。一実施例において、第１の保護回路１２０は、ダイオードＤに並列される抵抗Ｒを更に含む。一実施例において、第１の保護回路１２０は、抵抗Ｒに直列されるキャパシタＣを更に含む。
【００１１】
一実施例において、ダイオードは、トランジェント電圧抑制（ｔｒａｎｓｉｅｎｔ−ｖｏｌｔａｇｅ−ｓｕｐｐｒｅｓｓｉｏｎ；ＴＶＳ）ダイオードである。
【００１２】
第２の保護回路１３０は、入力端及び出力端を含む。第２の保護回路１３０は、入力端が第１の変圧器及び第２の変圧器の第２側の各第１端Ａ２、各第２端Ｂ２及び各中心タップ端Ｃ２に結合され、出力端がチップ２００に結合される。
【００１３】
更に、第２の保護回路１３０は、第１の保護チップ１３１及び第２の保護チップ１３２を含む。第１の保護チップ１３１は、入力端及び出力端を含む。第２の保護チップ１３２は、入力端及び出力端を含む。第１の保護チップ１３１の入力端が各第１の変圧器の第２側の第１端Ａ２及び第２端Ｂ２に結合される。第２の保護チップ１３２の入力端が各第２の変圧器の第２側の第１端Ａ２及び第２端Ｂ２に結合される。一実施例において、第１の保護チップ１３１及び第２の保護チップ１３２は、ＴＶＳチップである。
【００１４】
第３の保護回路１４０は、抵抗Ｒを含む。抵抗Ｒは、第２の保護回路１３０の出力端とチップ２００の入力端との間に結合される。
【００１５】
一実施例において、チップ保護回路１００は、チョークコイル１５０を更に含む。チョークコイル１５０は、変圧回路１１０と第２の保護回路１３０との間に結合される。
【００１６】
更に、各チョークコイル１５０は、入力端と出力端を含む。各チョークコイル１５０は、入力端が変圧回路１１０の第２側の各第１端Ａ２、各第２端Ｂ２及び各中心タップ端Ｃ２に結合され、出力端が第２の保護回路１３０の入力端に結合される。
【００１７】
また、図２を参照されたい。図２は、本開示文書の一実施例による第１のサージ信号Ｓ１０がチップ保護回路１００に作用する様子を示す模式図である。
【００１８】
第１の変圧器群１１１の第１の変圧器及び第２の変圧器群１１２の第２の変圧器の第１側の第１端Ａ１及び第２端Ｂ１が第１のサージ信号Ｓ１０を受信すると、第１の変圧器及び第２の変圧器の特性により、第１の変圧器及び第２の変圧器の第１側の中心タップ端Ｃ１は、第１のサージ信号Ｓ１０に基づいて第１の誘導電流Ｉ１０を誘導し、且つ第１の誘導電流Ｉ１０が第１の保護回路１２０に流れる。第１の誘導電流Ｉ１０に対応する誘導電位が第１の保護回路１２０のダイオードＤの降伏電圧より大きく、この場合、ダイオードＤが導通するため、第１の誘導電流Ｉ１０は、矢印の方向によって且つキャパシタＣを経過した後で大地まで引導される。一実施例において、ダイオードＤの降伏電圧は、６．４〜７．０Ｖであってよいが、それに限定されない。これにより、第１の誘導電流Ｉ１０が疏通されて、流れ回ることがなく、更に、チップ２００への損傷を避ける。
【００１９】
また、第１の変圧器群１１１の第１の変圧器及び第２の変圧器群１１２の第２の変圧器の第１側の第１端Ａ１及び第２端Ｂ１が普通の信号を受信すると、第１の変圧器及び第２の変圧器の第１側の中心タップ端Ｃ１は、この信号に基づいて普通の誘導電流を誘導し、且つこの誘導電流Ｉ１０が第１の保護回路１２０に流れる。この誘導電流に対応する誘導電位が第１の保護回路１２０のダイオードＤの降伏電圧より小さい場合、ダイオードＤが導通しないため、この誘導電流は、抵抗Ｒを流れて、且つキャパシタＣを経過した後で大地まで引導される。
【００２０】
つまり、抵抗Ｒは、普通の信号に好適に用いられる導通経路を形成することに用いられ、端末抵抗とされてよい。
【００２１】
一実施例において、第１のサージ信号Ｓ１０は、コモンモード信号である。
【００２２】
また、図３を参照されたい。図３は、本開示文書の一実施例による第２のサージ信号Ｓ２０及び第３のサージ信号Ｓ３０がチップ保護回路１００に作用する様子を示す模式図である。
【００２３】
第２の保護回路１３０の第１の保護チップ１３１の第１の入力端ＩＴ１が第２のサージ信号Ｓ２０を受信すると、第１の保護チップ１３１の特性に基づいて、第２のサージ信号Ｓ２０の第２のサージ分流信号Ｓ２１は、第１の保護チップ１３１の第２の入力端ＩＴ２、第３の入力端ＩＴ３及び第４の入力端ＩＴ４の任意の一つ、任意の二つ又は全部から流れ出て大地まで引導される。図３の実施例において、第２のサージ分流信号Ｓ２１の出力端は、第２の入力端ＩＴ２を例示とする。これにより、第２のサージ信号Ｓ２０が疏通されて、流れ回ることがなく、更に、チップ２００への損傷を避ける。
【００２４】
第２のサージ信号Ｓ２０が全て第１の保護チップ１３１の第２の入力端Ｔ２から流れ出て大地まで引導されない場合、依然として少しの信号（例えば、第３のサージ信号Ｓ３０）が第１の保護チップ１３１を通して、第１の保護チップ１３１の第１の出力端ＯＴ１から出力されて、第３のサージ信号Ｓ３０が第１の出力端ＯＴ１に結合される抵抗Ｒを通過した後で減衰するので、チップ２００に流れる第３のサージ信号Ｓ３０によりチップ２００は容易に損傷することはない。
【００２５】
注意すべきなのは、上記で第１の保護チップ１３１に対して説明したが、第２の保護チップ１３２の作動メカニズムが第１の保護チップ１３１と同じであるので、別に説明しない。
【００２６】
また、図４を参照されたい。図４は、本開示文書の別の実施例による第２のサージ信号Ｓ２０及び第３のサージ信号Ｓ３０がチップ保護回路１００に作用する様子を示す模式図である。
【００２７】
第２の保護回路１３０の第１の保護チップ１３１の第１の入力端ＩＴ２が第２のサージ信号Ｓ２０を受信すると、第１の保護チップ１３１の特性に基づいて、第２のサージ信号Ｓ２０の第２のサージ分流信号Ｓ２１は、第１の保護チップ１３１の第１の入力端ＩＴ１、第３の入力端ＩＴ３及び第４の入力端ＩＴ４の任意の一つ、任意の二つ又は全部から流れ出て大地まで引導される。図４の実施例において、第２のサージ分流信号Ｓ２１の出力端は、第１の入力端ＩＴ１を例とする。これにより、第２のサージ信号Ｓ２０は疏通されて、流れ回ることがなく、更にチップ２００への損傷を避ける。
【００２８】
第２のサージ信号Ｓ２０が全て第１の保護チップ１３１の第１の入力端Ｔ１から流れ出て大地まで引導されない場合、依然として少しの信号（例えば第３のサージ信号Ｓ３０）が第１の保護チップ１３１を通して、第１の保護チップ１３１の第２の出力端ＯＴ２から出力されて、第３のサージ信号Ｓ３０が第２の出力端ＯＴ２に結合される抵抗Ｒを通過した後で減衰するので、チップ２００に流れる第３のサージ信号Ｓ３０によりチップ２００は容易に損傷することはない。
【００２９】
注意すべきなのは、上記の変圧回路１１０の変圧器の数、第２の保護回路１３０の保護チップの数、及びチョークコイル１５０の数は、例示だけであるが、それに限定されない。別の実施例において、チップ保護回路１００の変圧回路１１０は１つの変圧器（つまり第１の変圧器）のみを含み、第２の保護回路１３０は１つの保護チップ（つまり第１の保護チップ１３１）のみを含み、且つ第１の変圧器と第２の保護回路１３０との間に１つのチョークコイル１５０が結合される。言い換えれば、チップ保護回路１００の変圧器（つまり第１の変圧器）、チョークコイル（つまりチョークコイル１５０）及び保護チップ（つまり第１の保護チップ１３１）の数は、１つとして実施されてよい。注意すべきなのは、第１の変圧器、チョークコイル１５０及び第１の保護チップ１３１の構造及び作動形態は、前記のように示すので、別に説明しない。
【００３０】
次に、本開示文書のチップ保護回路１００の実際的な適用を更に説明する。
【００３１】
チップ２００はゲートウェイ（ｇａｔｅｗａｙ）内部のチップであってよく、ネットワークジョイント３００はＲＪ−４５ジョイントであってよい。チップ保護回路１００は、８つのイーサネット（登録商標）ネットワーク高速信号線によってチップ２００とネットワークジョイント３００との間に接続される。
【００３２】
例えば静電気又は落雷のようなサージ信号がネットワークジョイント３００から発生する場合、チップ保護回路１００は、前記の保護メカニズムに基づいて、静電気又は落雷によるサージ信号（例えば、コモンモード信号及び差動モード信号）を大地まで引導して、サージ信号がチップ２００の中に又は他の電子素子まで流れ回らないようにし、更にチップ２００又は他の電子素子を保護するという目的を達成させることができる。
【００３３】
なお、本開示文書のチップ保護回路１００は、更に、イーサネット（登録商標）ネットワーク伝送テスト規範を満たすことに用いられることができるので、メーカーの製品に対してより多くの優勢がある。
【００３４】
以上をまとめると、本発明のチップ保護回路は、変圧回路、第１の保護回路及び第２の保護回路によって、第１のサージ信号、第２のサージ信号及び第３のサージ信号を大地まで引導して、更に、第１のサージ信号、第２のサージ信号及び第３のサージ信号がチップ又はその他の電子素子まで流れ回らないようにし、チップ又は他の電子素子を保護するという目的を達成させることができる。
【００３５】
本発明を実施例によって以上のように開示したが、それは本発明を限定するものではなく、当業者であれば、本発明の精神や範囲から逸脱しない限り、各種の変更や修正を加えることができる。従って、本発明の保護範囲は、添付の特許録請求の範囲の記載によって限定される。
【符号の説明】
【００３６】
１００：チップ保護回路
１１０：変圧回路
１１１：第１の変圧器群
１１２：第２の変圧器群
１２０：第１の保護回路
１３０：第２の保護回路
１３１：第１の保護チップ
１３２：第２の保護チップ
１４０：第３の保護回路
１５０：チョークコイル
２００：チップ
３００：ネットワークジョイント
Ａ１：第１側の第１端
Ａ２：第２側の第１端
Ｂ１：第１側の第２端
Ｂ２：第２側の第２端
Ｃ１：第１側の第３の端
Ｃ２：第２側の第３の端
Ｃ：キャパシタ
Ｄ：ダイオード
Ｒ：抵抗
Ｓ１０：第１のサージ信号
Ｓ２０：第２のサージ信号
Ｓ２１：第２のサージ分流信号
Ｓ３０：第３のサージ信号
Ｉ１０：第１の誘導電流
ＩＴ１：第１の入力端
ＩＴ２：第２の入力端
ＯＴ１：第１の出力端
【図１】
2019126249.tif 000003
【図２】
2019126249.tif 000004
【図３】
2019126249.tif 000005
【図４】
2019126249.tif 000006