(57)【要約】      （修正有）【課題】Ｑ値の低下の抑制と発振範囲を拡張した４相発振器を提供する。【解決手段】４相発振器２１１Ａは、第１の差動信号を出力する第１の発振器１０Ａと、位相が第１の差動信号と異なる第２の差動信号を出力する第２の発振器２０Ａとを備える。第１の発振器１０Ａ及び第２の発振器２０Ａは、夫々、インダクタと容量とが並列に接続されたＬＣ共振器と、ＬＣ共振器に接続された一対のトランジスタをクロスカップルした回路と、一対のトランジスタに接続されたテール電流源と、相手の共振器の差動信号が入力される入力差動対トランジスタと、その入力差動対トランジスタの入力部に設けられる一対の高調波共振器とを有する。第１の発振器１０Ａの一対の高調波共振器は、第１の発振器１０Ａの共振周波数の奇数倍の共振周波数を持ち、第２の発振器２０Ａの一対の高調波共振器は、第２の発振器２０Ａの共振周波数の奇数倍の共振周波数を持つ。【選択図】図１
2019192983.tif 000002
【特許請求の範囲】
【請求項１】
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持つ、４相発振器。
【請求項２】
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器は、夫々、直列に接続されるインダクタと容量とを有する、請求項１に記載の４相発振器。
【請求項３】
前記第１の一対の高調波共振器が有する前記容量は、前記第１の入力差動対トランジスタのベース−コレクタ又はゲート−ドレイン間の容量であり、
前記第２の一対の高調波共振器が有する前記容量は、前記第２の入力差動対トランジスタのベース−コレクタ又はゲート−ドレイン間の容量である、請求項２に記載の４相発振器。
【請求項４】
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器が夫々有する前記容量のキャパシタンスを変化させる制御回路を更に備える、請求項２又は３に記載の４相発振器。
【請求項５】
前記第１のテール電流源が流すテール電流の値及び前記第２のテール電流源が流すテール電流の値を変化させる制御回路を更に備える、請求項１から３のいずれか一項に記載の４相発振器。
【請求項６】
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器が夫々有する前記インダクタのインダクタンスを変化させる制御回路を更に備える、請求項２又は３に記載の４相発振器。
【請求項７】
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器は、夫々、直列に接続されるインダクタと容量と抵抗とを有し、
前記抵抗の抵抗値を変化させる制御回路を更に備える、請求項１に記載の４相発振器。
【請求項８】
前記奇数倍の共振周波数を制御する周波数制御回路を更に備える、請求項１から３のいずれか一項に記載の４相発振器。
【請求項９】
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器のＱ値を制御するＱ値制御回路を更に備える、請求項１，２，３，８のいずれか一項に記載の４相発振器。
【請求項１０】
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器と、
駆動回路とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記駆動回路は、前記第１の差動信号及び前記第２の差動信号の周波数が入力データに応じて変化するように、前記第１のＬＣ共振器及び前記第２のＬＣ共振器の夫々の前記容量のキャパシタンスを変化させる、ＦＳＫ変調器。
【請求項１１】
光信号を送信、受信、又は送受信する光モジュールであって、
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器と、
クロックが重畳されたデータ信号から、前記第１の差動信号及び前記第２の差動信号に基づいて、クロックとデータを再生するＣＤＲ部とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持つ、光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４相発振器、ＦＳＫ（Frequency  Shift  Keying）変調器及び光モジュールに関する。
【背景技術】
【０００２】
従来、インダクタ（Ｌ）と容量（Ｃ）とが並列に接続されたＬＣ共振器によるＬＣ共振を利用して、位相が互いに異なる４相のクロックを出力する４相発振器が知られている。４相発振器は、例えば、高速のデータを有線又は無線で通信する高速インターコネクトの分野において使用されるＦＳＫ変調器やＣＤＲ（Clock  and  Data  Recovery）回路に備えられる場合がある。ＦＳＫ変調器は、データに応じて搬送波の周波数を変化させる回路であり、ＣＤＲ回路は、クロックが重畳されたデータ信号から、クロックとデータを再生する回路である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−９１０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＣ共振器内の可変容量の可変範囲（容量値が変化する範囲）を広くすることによって、４相発振器が発振可能な範囲を広くすることができる。４相発振器の発振範囲が広くなると、周波数毎に複数の４相発振器を用意しなくても、一つの４相発振器で複数の発振周波数（例えば、２５ＧＨｚと２８ＧＨｚ、あるいは３２ＧＨｚと３６ＧＨｚ）に対応することが可能となる。
【０００５】
しかしながら、可変容量の容量値が大きくなると、ＬＣ共振器の性能を示すＱ値（Quality  factor）が低下し、例えば、クロック中の雑音が大きくなる。また、可変容量の容量値の増大により可変容量のサイズが大きくなると、寄生容量が無視できなくなり、発振範囲が逆に狭くなってしまう。
【０００６】
そこで、本開示は、Ｑ値の低下の抑制と発振範囲の拡張が可能な４相発振器、ＦＳＫ変調器及び光モジュールを提供する。
【課題を解決するための手段】
【０００７】
本開示は、
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持つ、４相発振器を提供する。
【０００８】
また、本開示は、
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器と、
駆動回路とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記駆動回路は、前記第１の差動信号及び前記第２の差動信号の周波数が入力データに応じて変化するように、前記第１のＬＣ共振器及び前記第２のＬＣ共振器の夫々の前記容量のキャパシタンスを変化させる、ＦＳＫ変調器を提供する。
【０００９】
また、本開示は、
光信号を送信、受信、又は送受信する光モジュールであって、
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器と、
クロックが重畳されたデータ信号から、前記第１の差動信号及び前記第２の差動信号に基づいて、クロックとデータを再生するＣＤＲ部とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持つ、光モジュールを提供する。
【発明の効果】
【００１０】
本開示によれば、Ｑ値の低下の抑制と発振範囲の拡張が可能となる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態の４相発振器の構成例を示す図である。
【図２】ＬＣタンクの構成の一例を示す図である。
【図３】第１の実施形態の４相発振器の特性カーブの一例を示す図である。
【図４】一比較形態の４相発振器の構成例を示す図である。
【図５】一比較形態の４相発振器の特性カーブの一例を示す図である。
【図６】第１の実施形態の４相発振器の発振スペクトルの一例を示す図である。
【図７】周波数飛びの前後でのω０と３ω０との位相関係を例示する図である。
【図８】単体の電圧制御発振器の構成例を示す図である。
【図９】インジェクション用トランジスタに入力される合成波を例示する図である。
【図１０】コレクタ出力の位相変化を例示する図である。
【図１１】ＬＣタンクのインピーダンスの位相変化を例示する図である。
【図１２】第２の実施形態の４相発振器の構成例を示す図である。
【図１３】第２の実施形態の４相発振器の特性カーブの一例を示す図である。
【図１４】第３の実施形態の４相発振器の構成例を示す図である。
【図１５】第３の実施形態の４相発振器の特性カーブの一例を示す図である。
【図１６】第４の実施形態の４相発振器の構成例を示す図である。
【図１７】第４の実施形態の４相発振器の特性カーブの一例を示す図である。
【図１８】インダクタンス可変回路の一例を示す図である。
【図１９】第５の実施形態の４相発振器の構成例を示す図である。
【図２０】第５の実施形態の４相発振器の特性カーブの一例を示す図である。
【図２１】可変抵抗の一例を示す図である。
【図２２】可変抵抗の特性カーブの一例を示す図である。
【図２３】第６の実施形態の４相発振器の構成例を示す図である。
【図２４】本実施形態の４相発振器のシミュレーション計算時と実測時の特性カーブの違いを例示する図である。
【図２５】第３の実施形態の４相発振器のテール電流値の変更による特性カーブの違いを例示する図である。
【図２６】第１の実施形態のＦＳＫ変調器の構成例を示す図である。
【図２７】一比較形態の４相発振器の構成例を示す図である。
【図２８】第１の実施形態の光モジュールの構成例を示す図である。
【図２９】ＣＤＲ部の構成の一例を示す図である。
【図３０】位相周波数検出器の構成の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本開示に係る実施形態を図面を参照して説明する。
【００１３】
図１は、第１の実施形態の４相発振器の構成例を示す図である。４相発振器２１１Ａは、位相が互いに１８０度異なるＩ相差動信号を出力するＩ相発振器１０Ａと、位相が第１のＩ相差動信号と９０度又は−９０度異なるＱ相差動信号を出力するＱ相発振器２０Ａとを備える。Ｉ相差動信号は、第１の差動信号の一例であり、Ｑ相差動信号は、第２の差動信号の一例である。
【００１４】
Ｉ相発振器１０Ａは、第１の差動信号を出力する第１の発振器の一例である。Ｉ相発振器１０Ａは、Ｉ相コイルを有するＬＣタンク５１を備え、ＬＣタンク５１のＩ相コイルの両側に位置する一対のノードａ１１，ｃ１１からＩ相差動信号を出力する。例えば、Ｉ相差動信号のうちの一方の信号である０度クロックがノードａ１１から出力され、Ｉ相差動信号のうちの他方の信号である１８０度クロックがノードｃ１１から出力される。
【００１５】
Ｑ相発振器２０Ａは、位相が第１の差動信号と異なる第２の差動信号を出力する第２の発振器の一例である。Ｑ相発振器２０Ａは、Ｑ相コイルを有するＬＣタンク６１を備え、ＬＣタンク６１のＱ相コイルの両側に位置する一対のノードｂ１１，ｄ１１からＱ相差動信号を出力する。例えば、Ｑ相差動信号のうちの一方の信号である９０度クロックがノードｂ１１から出力され、Ｑ相差動信号のうちの他方の信号である２７０度クロックがノードｄ１１から出力される。
【００１６】
例えば、ノードｂ１１から出力される９０度クロックは、ノードａ１１から出力される０度クロックに対して位相が９０度遅れている。ノードｃ１１から出力される１８０度クロックは、ノードｂ１１から出力される９０度クロックに対して位相が９０度遅れている。ノードｄ１１から出力される２７０度クロックは、ノードｃ１１から出力される１８０度クロックに対して位相が９０度遅れている。
【００１７】
Ｉ相発振器１０Ａは、ＬＣタンク５１と、クロスカップル回路５４と、テール電流源５５と、第１の入力差動対トランジスタ５６ａ，５６ｂと、キャパシタ５４ｃ，５４ｄと、一対の高調波共振器５８，５９とを有する。
【００１８】
ＬＣタンク５１は、インダクタと容量とが並列に接続された第１のＬＣ共振器の一例である。クロスカップル回路５４は、第１のクロスカップル回路の一例である。クロスカップル回路５４は、ＬＣタンク５１に接続された一対のトランジスタ５４ａ，５４ｂをクロスカップルした構成を有する。一対のトランジスタ５４ａ，５４ｂは、第１の一対のトランジスタの一例である。テール電流源５５は、第１のテール電流源の一例であり、一対のトランジスタ５４ａ，５４ｂに接続されている。第１の入力差動対トランジスタ５６ａ，５６ｂは、Ｑ相差動信号が入力される。一対の高調波共振器５８，５９は、第１の一対の高調波共振器の一例であり、第１の入力差動対トランジスタ５６ａ，５６ｂの入力部に設けられている。
【００１９】
Ｑ相発振器２０Ａは、ＬＣタンク６１と、クロスカップル回路６４と、テール電流源６５と、第２の入力差動対トランジスタ６６ａ，６６ｂと、キャパシタ６４ｃ，６４ｄと、一対の高調波共振器６８，６９とを有する。
【００２０】
ＬＣタンク６１は、インダクタと容量とが並列に接続された第２のＬＣ共振器の一例である。クロスカップル回路６４は、第２のクロスカップル回路の一例である。クロスカップル回路６４は、ＬＣタンク６１に接続された一対のトランジスタ６４ａ，６４ｂをクロスカップルした構成を有する。一対のトランジスタ６４ａ，６４ｂは、第２の一対のトランジスタの一例である。テール電流源６５は、第２のテール電流源の一例であり、一対のトランジスタ６４ａ，６４ｂに接続されている。第２の入力差動対トランジスタ６６ａ，６６ｂは、Ｉ相差動信号が入力される。一対の高調波共振器６８，６９は、第２の一対の高調波共振器の一例であり、第２の入力差動対トランジスタ６６ａ，６６ｂの入力部に設けられている。
【００２１】
第１の入力差動対トランジスタ５６ａ，５６ｂは、第１の一対のトランジスタ５４ａ，５４ｂに直列に接続されている。第２の入力差動対トランジスタ６６ａ，６６ｂは、第２の一対のトランジスタ６４ａ，６４ｂに直列に接続されている。
【００２２】
Ｉ相発振器１０Ａは、Ｉ相差動信号を出力する一対の出力端子ａ１１，ｃ１１を備え、Ｑ相発振器２０Ａは、Ｑ相差動信号を出力する一対の出力端子ｂ１１，ｄ１１を備える。ＬＣタンク５１は、第１の出力端子ａ１１と第２の出力端子ｃ１１との間に接続されている。ＬＣタンク６１は、第３の出力端子ｂ１１と第４の出力端子ｄ１１との間に接続されている。
【００２３】
第１の出力端子ａ１１にトランジスタ５６ａを介して接続された第１のトランジスタ５４ａと第２の出力端子ｃ１１にトランジスタ５６ｂを介して接続された第２のトランジスタ５４ｂとは、発振用トランジスタである。第１のトランジスタ５４ａは、ベースがキャパシタ５４ｃを介して第２の出力端子ｃ１１に接続され、コレクタがトランジスタ５６ａを介して第１の出力端子ａ１１に接続され、エミッタがテール電流源５５に接続されている。第２のトランジスタ５４ｂは、ベースがキャパシタ５４ｄを介して第１の出力端子ａ１１に接続され、コレクタがトランジスタ５６ｂを介して第２の出力端子ｃ１１に接続され、エミッタがテール電流源５５に接続されている。
【００２４】
テール電流源５５は、クロスカップル回路５４の一対のトランジスタ５４ａ，５４ｂに第１のテール電流を流す。第１のテール電流の値は、発振用テール電流の電流値を表す。テール電流源５５は、一対のトランジスタ５４ａ，５４ｂのエミッタの共通接続点とグランドとの間に接続される。
【００２５】
第１のトランジスタ５４ａに直列に接続され且つ第４の出力端子ｄ１１に接続された第３のトランジスタ５６ａと、第２のトランジスタ５４ｂに直列に接続され且つ第３の出力端子ｂ１１に接続された第４のトランジスタ５６ｂとにより、入力差動対が形成される。この入力差動対は、インジェクション用トランジスタを表す。第３のトランジスタ５６ａは、ベースが配線６７を介して第４の出力端子ｄ１１に接続され、コレクタが第１の出力端子ａ１１に接続され、エミッタがトランジスタ５４ａのコレクタに接続されている。第４のトランジスタ５６ｂは、ベースが配線６２を介して第３の出力端子ｂ１１に接続され、コレクタが第２の出力端子ｃ１１に接続され、エミッタがトランジスタ５４ｂのコレクタに接続されている。
【００２６】
第３の出力端子ｂ１１にトランジスタ６６ａを介して接続された第５のトランジスタ６４ａと第４の出力端子ｄ１１にトランジスタ６６ｂを介して接続された第６のトランジスタ６４ｂとは、発振用トランジスタである。第５のトランジスタ６４ａは、ベースがキャパシタ６４ｃを介して第４の出力端子ｄ１１に接続され、コレクタがトランジスタ６６ａを介して第３の出力端子ｂ１１に接続され、エミッタがテール電流源６５に接続されている。第６のトランジスタ６４ｂは、ベースがキャパシタ６４ｄを介して第３の出力端子ｂ１１に接続され、コレクタがトランジスタ６６ｂを介して第４の出力端子ｄ１１に接続され、エミッタがテール電流源６５に接続されている。
【００２７】
テール電流源６５は、クロスカップル回路６４の一対のトランジスタ６４ａ，６４ｂに第２のテール電流を流す。第２のテール電流の値は、発振用テール電流の電流値を表す。テール電流源６５は、一対のトランジスタ６４ａ，６４ｂのエミッタの共通接続点とグランドとの間に接続される。
【００２８】
第５のトランジスタ６４ａに直列に接続され且つ第１の出力端子ａ１１に接続された第７のトランジスタ６６ａと、第６のトランジスタ６４ｂに直列に接続され且つ第２の出力端子ｃ１１に接続された第８のトランジスタ６６ｂとにより、入力差動対が形成される。この入力差動対は、インジェクション用トランジスタを表す。第７のトランジスタ６６ａは、ベースが配線５２を介して第１の出力端子ａ１１に接続され、コレクタが第３の出力端子ｂ１１に接続され、エミッタがトランジスタ６４ａのコレクタに接続されている。第８のトランジスタ６６ｂは、ベースが配線５７を介して第２の出力端子ｃ１１に接続され、コレクタが第４の出力端子ｄ１１に接続され、エミッタがトランジスタ６４ｂのコレクタに接続されている。
【００２９】
トランジスタ５４ａ，５４ｂ，５６ａ，５６ｂ，６４ａ，６４ｂ，６６ａ，６６ｂは、それぞれ、例えば、ｎｐｎ型バイポーラトランジスタである。これらのトランジスタは、それぞれ、Ｎチャネル型ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）でもよい。この場合、ベースはゲート、コレクタはドレイン、エミッタはソースに対応する。
【００３０】
図２は、ＬＣタンクの構成の一例を示す図である。図２に示すＬＣタンクは、図１に示されるＬＣタンク５１，６１の一例である。ＬＣタンクは、インダクタと容量とが並列に接続された構成を有する。インダクタは、コイル部６０１とコイル部６０２とを有し、コイル部６０１とコイル部６０２との間で電源電圧Ｖｄｄの電源線に接続されている。一方の出力端子は、コイル部６０１を介して電源電圧Ｖｄｄの電源線に接続され、他方の出力端子は、コイル６０２部を介して電源電圧Ｖｄｄの電源線に接続されている。容量６０３は、例えば、制御電圧Ｖｃｎｔに応じてその容量値が変化する可変容量である。容量６０３の具体例として、バラクタ、可変容量ダイオードなどが挙げられる。
【００３１】
図１の４相発振器２１１Ａについて、出力端子ａ１１を起点にクロック電圧信号が入出力する動きを順に説明する。出力端子ａ１１から出力された０度クロックは、Ｑ相のトランジスタ６６ａにインジェクションされ、位相が０度クロックに対して９０度遅れた９０度クロックが出力端子ｂ１１から出力される。出力端子ｂ１１から出力された９０度クロックは、Ｉ相のトランジスタ５６ｂにインジェクションされ、位相が９０度クロックに対して９０度遅れた１８０度クロックが出力端子ｃ１１から出力される。出力端子ｃ１１から出力された１８０度クロックは、Ｑ相のトランジスタ６６ｂへインジェクションされ、位相が１８０度クロックに対して９０度遅れた２７０度クロックが出力端子ｄ１１から出力される。出力端子ｄ１１から出力された２７０度クロックは、Ｉ相のトランジスタ５６ａにインジェクションされ、位相が２７０度クロックに対して９０度遅れた０度クロックが出力端子ａ１１から出力される。
【００３２】
一対の高調波共振器５８，５９は、ＬＣタンク５１の共振周波数の奇数倍の共振周波数を持つように設定されている。一対の高調波共振器６８，６９は、ＬＣタンク６１の共振周波数の奇数倍の共振周波数を持つように設定されている。本実施形態では、ＬＣタンク５１，６１は、互いに同じ共振周波数ω０を持つように設定されているので、高調波共振器５８，５９，６８，６９は、互いに同じ共振周波数（Ｎ×ω０）を持っている（Ｎは、奇数）。つまり、高調波共振器５８，５９，６８，６９は、互いに同じ共振周波数（Ｎ×ω０）で共振する。
【００３３】
本実施形態では、高調波共振器５８は、配線６７に直列に挿入されており、トランジスタ５６ａのベースは、高調波共振器５８を介して出力端子ｄ１１に接続されている。高調波共振器５９は、配線６２に直列に挿入されており、トランジスタ５６ｂのベースは、高調波共振器５９を介して出力端子ｂ１１に接続されている。高調波共振器６８は、配線５２に直列に挿入されており、トランジスタ６６ａのベースは、高調波共振器６８を介して出力端子ａ１１に接続されている。高調波共振器６９は、配線５７に直列に挿入されており、トランジスタ６６ｂのベースは、高調波共振器６９を介して出力端子ｃ１１に接続されている。
【００３４】
また、本実施形態では、高調波共振器５８，５９，６８，６９は、夫々、直列に接続されるインダクタと容量とを有する。高調波共振器５８，５９，６８，６９の夫々のインダクタ５８ａ，５９ａ，６８ａ，６９ａは、コイル等の誘導性素子、配線自体のインダクタンス成分、又はその両方でもよい。高調波共振器５８，５９，６８，６９の夫々の容量５８ｂ，５９ｂ，６８ｂ，６９ｂは、各配線に直列に挿入される容量素子、インジェクション用のトランジスタ５６ａ，５６ｂ，６６ａ，６６ｂのベース−コレクタ間の容量、又はその容量でもよい。トランジスタ５６ａ，５６ｂ，６６ａ，６６ｂのベース−コレクタ間の容量は、寄生容量でもよい。
【００３５】
図３は、第１の実施形態の４相発振器の特性カーブの一例を示す図である。本実施形態の構成によれば、図３に示されるような少なくとも２つの変曲点を有する特性カーブが得られる。この特性カーブは、ＬＣタンク５１，６１の容量６０３に印加する制御電圧Ｖｃｎｔと、４相発振器２１１Ａの発振周波数ωとの関係を示す。発振周波数ωは、４相発振器から出力される４相のクロック（Ｉ相差動信号及びＱ相差動信号）の周波数である。制御電圧Ｖｃｎｔが増加し或る閾値を跨ぐと、発振周波数ωが上昇する側に急激に飛んで、４相発振器２１１Ａの発振モードは、低周波モードから高周波モードに切り替わる。逆に、制御電圧Ｖｃｎｔが減少し或る閾値を跨ぐと、発振周波数ωが減少する側に急激に飛んで、４相発振器２１１Ａの発振モードは、高周波モードから低周波モードに切り替わる。つまり、４相発振器２１１Ａは、制御電圧Ｖｃｎｔの大きさに応じて２つの発振モード間で発振周波数ωがスキップ（シフト）する特性を有する。
【００３６】
図４は、第１の実施形態と比較される一比較形態の４相発振器の構成例を示す図である。図５は、図４に示される４相発振器２１１Ａａの特性カーブの一例を示す図である。図４の４相発振器２１１Ａａは、高調波共振器５８，５９，６８，６９が無い点で、図１の４相発振器２１１Ａと相違する。
【００３７】
図３，５を比較すると明らかなように、同じ発振周波数差、つまり同じシフト量Δω（＝ω２−ω１）を得るのに、４相発振器２１１Ａの方が４相発振器２１１Ａａに比べて、必要な駆動電圧ΔＶを小さくすることができる。つまり、ＬＣタンク５１，６１の容量６０３の容量値を大きくしなくても、比較的低い制御電圧Ｖｃｎｔで４相発振器の発振範囲を広げることができるので、Ｑ値の低下の抑制と発振範囲の拡張が可能な４相発振器の提供が可能となる。また、同じシフト量Δωを得るのに、必要な駆動電圧ΔＶを小さくできるので、制御電圧Ｖｃｎｔを生成する駆動回路の消費電力を削減することができる。
【００３８】
次に、制御電圧Ｖｃｎｔの大きさに応じて発振周波数ωがスキップ（シフト）する点について図６〜１１を参照して説明する。
【００３９】
図６は、第１の実施形態の４相発振器の発振スペクトルの一例を示す図である。横軸は、４相発振器の発振周波数ωを表し、縦軸は、発進スペクトルの振幅ＭＡＧを表す。高調波共振器５８，５９，６８，６９が配線に挿入されると、４相発振器２１１Ａは、動作開始時に、その配線のインダクタンス成分による固定共振周波数ωｆで発振する。高調波共振器５８，５９，６８，６９がＬＣタンク５１，６１の共振周波数ω０の３倍の共振周波数３ω０を有しているとすると、４相発振器２１１Ａでは、ω０と３ω０とが共存する。図７に示されるように、制御電圧Ｖｃｎｔを大きくしていくと、３ω０の位相がω０に対して遅れ、その位相差が或る値を超えると、発振周波数ωが高い値に飛ぶ現象が現れる。一方、図８のような単体の電圧制御発振器１０では、インジェクショントランジスタの入力部ｅ１に、ω０と３ω０との合成波（図９参照）を入力していき、その位相差が或る値を超えると、コレクタ出力ｃ１の位相が急に進む現象が現れる（図１０参照）。図１０において、コレクタ出力ｃ１の位相は、ω０と３ω０との位相差がΔＰ１からΔＰ２に大きくなると遅れるが、ΔＰ３に更に大きくなると急に進む方向に飛ぶ。したがって、単体の電圧制御発振器１０を２つ組み合わせて４相発振器２１１Ａのようなループ構成を形成すると、位相を遅らせる必要があるため、図１１に示されるように、発振周波数ωは低周波側のω１から高周波側のω２にシフト（スキップ）することになる。
【００４０】
図１２は、第２の実施形態の４相発振器の構成例を示す図である。図１３は、第２の実施形態の４相発振器の特性カーブの一例を示す図である。第２の実施形態のうち上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。図１２に示す４相発振器２２１Ａは、高調波共振器５８，５９，６８，６９の奇数倍の共振周波数（Ｎ×ω０）を制御する周波数制御回路１３１を備える点で、図１の４相発振器２１１Ａと相違する。共振周波数（Ｎ×ω０）が制御可能となることで、図１３に示されるように、特性カーブの２つの変曲点の間の遷移周波数ωｔを調整することが可能となる。これにより、要求される仕様に合うように、発振周波数ωがスキップする周波数範囲の位置を変更することができる。
【００４１】
図１２に示す周波数制御回路１３１は、高調波共振器５８，５９，６８，６９が夫々有する容量５８ｂ，５９ｂ，６８ｂ，６９ｂのキャパシタンスＣを変化させて、共振周波数（Ｎ×ω０）を制御する。例えば、容量５８ｂ，５９ｂ，６８ｂ，６９ｂをバラクタ等の可変容量とした場合、周波数制御回路１３１は、それらの可変容量に印加する電圧を変化させて、キャパシタンスＣを変化させる。周波数制御回路１３１は、例えば図１３のように、容量５８ｂ，５９ｂ，６８ｂ，６９ｂの夫々のキャパシタンスＣを大きくすることによって、遷移周波数ωｔを高周波側のωｔ２から低周波側のωｔ１に変更できる。
【００４２】
なお、周波数制御回路１３１の機能は、論理回路によって実現されてもよいし、メモリに読み出し可能に記憶されるプログラムによってＣＰＵ（Central  Processing  Unit）が動作することにより実現されてもよい。
【００４３】
図１４は、第３の実施形態の４相発振器の構成例を示す図である。図１５は、第３の実施形態の４相発振器の特性カーブの一例を示す図である。第３の実施形態のうち上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。図１４に示す４相発振器２３１Ａは、高調波共振器５８，５９，６８，６９が夫々有する容量５８ｂ，５９ｂ，６８ｂ，６９ｂがトランジスタ５６ａ，５６ｂ，６６ａ，６６ｂのベース−コレクタ間の容量である点で、図１２の４相発振器２２１Ａと相違する。図１４に示す周波数制御回路１３２は、テール電流源５５が流すテール電流の値及びテール電流源６５が流すテール電流の値を変化させて、高調波共振器５８，５９，６８，６９の奇数倍の共振周波数（Ｎ×ω０）を制御する。テール電流の値を変化させることより、トランジスタ５６ａ，５６ｂ，６６ａ，６６ｂのベース−コレクタ間の容量のキャパシタンスが変化する。したがって、周波数制御回路１３２は、例えば図１５のように、テール電流源５５，６５のテール電流の値を大きくすることによって、遷移周波数ωｔを高周波側のωｔ２から低周波側のωｔ１に変更できる。
【００４４】
なお、周波数制御回路１３２の機能は、論理回路によって実現されてもよいし、メモリに読み出し可能に記憶されるプログラムによってＣＰＵ（Central  Processing  Unit）が動作することにより実現されてもよい。
【００４５】
図１６は、第４の実施形態の４相発振器の構成例を示す図である。図１７は、第４の実施形態の４相発振器の特性カーブの一例を示す図である。第４の実施形態のうち上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。図１６に示す４相発振器２４１Ａは、高調波共振器５８，５９，６８，６９のＱ値を制御するＱ値制御回路１４１を備える点で、図１４の４相発振器２３１Ａと相違する。高調波共振器５８，５９，６８，６９のＱ値が制御可能となることで、図１７に示されるように、発振周波数ωのシフト量Δωを調整することが可能となる。これにより、要求される仕様に合うように、シフト量Δωを変更することができる。
【００４６】
図１６に示すＱ値制御回路１４１は、高調波共振器５８，５９，６８，６９が夫々有するインダクタ５８ａ，５９ａ，６８ａ，６９ａのインダクタンスＬを変化させて、シフト量Δωを制御する。例えば、インダクタ５８ａ，５９ａ，６８ａ，６９ａのインダクタンスＬをトランスフォーマー等のインダクタンス可変回路により可変とした場合、Ｑ値制御回路回路１４１は、インダクタンス可変回路を制御して、インダクタンスＬを変化させる。Ｑ値制御回路１４１は、例えば図１７のように、インダクタ５８ａ，５９ａ，６８ａ，６９ａの夫々のインダクタンスＬを大きくすることによって、シフト量ΔωをΔω１からΔω２に増大できる。
【００４７】
なお、Ｑ値制御回路１４１の機能は、論理回路によって実現されてもよいし、メモリに読み出し可能に記憶されるプログラムによってＣＰＵ（Central  Processing  Unit）が動作することにより実現されてもよい。
【００４８】
図１８は、インダクタンス可変回路の一例を示す図である。Ｑ値制御回路１４１は、インダクタ５８ａ，５９ａ，６８ａ，６９ａの夫々のインダクタンスＬをトランスフォーマーによって変化させる。トランスフォーマーは、例えば、積層された少なくとも２つのコイルＬ１，Ｌ２を有する。コイルＬ１がインダクタ５８ａ，５９ａ，６８ａ，６９ａに相当する。Ｑ値制御回路１４１は、コイルＬ２に電流を流すことによって、コイルＬ１のインダクタンスＬを変化させることができる。
【００４９】
図１９は、第５の実施形態の４相発振器の構成例を示す図である。図２０は、第５の実施形態の４相発振器の特性カーブの一例を示す図である。第５の実施形態のうち上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。図１９に示す４相発振器２５１Ａは、高調波共振器５８，５９，６８，６９の夫々が抵抗５８ｃ，５９ｃ，６８ｃ，６９ｃを有する点で、図１６の４相発振器２４１Ａと相違する。抵抗５８ｃ，５９ｃ，６８ｃ，６９ｃは、夫々、配線に直列に挿入されており、高調波共振器に含まれるインダクタ及び容量に直列に接続されている。図１９に示すＱ値制御回路１４２は、抵抗５８ｃ，５９ｃ，６８ｃ，６９ｃの抵抗値を変化させて、高調波共振器５８，５９，６８，６９のＱ値を制御する。Ｑ値制御回路１４２は、例えば図２０のように、抵抗５８ｃ，５９ｃ，６８ｃ，６９ｃの抵抗値を小さくすることによって、シフト量ΔωをΔω１からΔω２に増大できる。
【００５０】
なお、Ｑ値制御回路１４２の機能は、論理回路によって実現されてもよいし、メモリに読み出し可能に記憶されるプログラムによってＣＰＵ（Central  Processing  Unit）が動作することにより実現されてもよい。
【００５１】
図２１に示すように、抵抗５８ｃ，５９ｃ，６８ｃ，６９ｃをＭＯＳＦＥＴ等の可変抵抗素子としてもよい。図２１は、３ビットの可変抵抗素子を示し、ＭＯＳＦＥＴが３個ともオンすることで、最も抵抗値が低くなる。Ｑ値制御回路１４２は、ゲート−ソース間の電圧Ｖｇｓを調整することによりＭＯＳＦＥＴを線形領域（図２２参照）で動作させて、抵抗５８ｃ，５９ｃ，６８ｃ，６９ｃの抵抗値を変化させる。
【００５２】
図２３は、第６の実施形態の４相発振器の構成例を示す図である。第６の実施形態のうち上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。図２３に示す４相発振器２６１Ａは、インジェクション用のトランジスタ５６ａ，５６ｂ，６６ａ，６６ｂがトランジスタ５４ａ，５４ｂ，６４ａ，６４ｂに並列に接続されている点で、図１の４相発振器２１１Ａと相違する。図２３の場合でも、図１の場合と同様、Ｑ値の低下の抑制と発振範囲の拡張が可能となる。
【００５３】
図２４は、本実施形態の４相発振器のシミュレーション計算時と実測時の特性カーブの違いを例示する図である。コンピュータによるシミュレーションにより計算した場合（凡例：ｓｉｍ）でも、実際に試作して測定した場合（凡例：実測）でも、０．６ＧＨｚ程度のシフト量Δωが得られた。図２５は、第３の実施形態の４相発振器２３１Ａ（図１４参照）のテール電流値の変更による特性カーブの違いを例示する図である。コンピュータによるシミュレーションにより計算した場合、テール電流値を大きくするほど、遷移周波数ωｔが小さくなる結果が得られた。
【００５４】
図２６は、第１の実施形態のＦＳＫ変調器の構成例を示す図である。ＦＳＫ変調器２０１は、入力データに応じて搬送波の周波数を変化させる回路である。ＦＳＫ変調器２０１は、４相発振器２００と、駆動回路１３０とを備える。４相発振器２００は、本実施形態の４相発振器に相当する。駆動回路１３０は、４相発振器２２００から出力される４相のクロックの周波数が入力データに応じて変化するように、ＬＣタンク５１，６１の夫々の容量６０３のキャパシタンスを変化させる制御電圧Ｖｃｎｔを出力する。
【００５５】
図２７は、第１の実施形態と比較される一比較形態のＦＳＫ変調器の構成例を示す図である。図２７のＦＳＫ変調器２０１ａは、デジタル変調信号に応じて、発振周波数が相違する２つの電圧制御発振器ＶＣＯを切り替える構成を有する。つまり、図２７の構成では、発振周波数が相違する２つの電圧制御発振器ＶＣＯを用意する必要がある。これに対し、図２６に示すＦＳＫ変調器２０１は、発振周波数ωがスキップするように駆動回路１３０が制御電圧Ｖｃｎｔを変化させることで一つの共通の４相発振器２００で複数の発振周波数ωを生成できるので、ＦＳＫ変調器の小型化が可能となる。
【００５６】
図２８は、第１の実施形態の光モジュールの構成例を示す図である。本実施形態の対象となる光モジュールは、光通信システム１０００でもよいし、送信回路５００でもよいし、受信回路４００でもよい。
【００５７】
光通信システム１０００は、入力信号を光信号に変換して出力する送信回路５００と、送信回路５００からの光信号を伝送する光ファイバ３００と、光信号を受けて受信信号を再生する受信回路４００とを有する。送信回路５００は、電子装置等から送信された入力信号を再生して光信号を生成する。また、送信回路５００は、光ファイバ３００を介して受信した光信号を一旦電気信号に変換した後、再度光信号に変換して出力する中継装置でもよい。受信回路４００は、再生した受信信号を電気信号として電子装置等に出力する。また、受信回路４００は、受信信号を再度光信号に変換して出力する中継装置でもよい。
【００５８】
送信回路５００は、複数の送信部５０１を有する。送信部５０１は、それぞれ、プリアンプ５０２と、ＣＤＲ部５０３と、ドライバ５０４と、発光素子５０８とを有する。ＣＤＲ部５０３は、４相発振器５０５によって生成される４相のクロックを用いて、プリアンプ５０２によって増幅された入力信号であるデータ信号からクロックを再生すると共に送信データ信号を再生する。ＣＤＲ部５０３は、４相クロックの生成に使用するＩ相コイル５０６及びＱ相コイル５０７を有する４相発振器５０５を備える。ドライバ５０４は、送信データ信号に応じて発光素子５０８を駆動する駆動信号を出力し、光信号を発光素子５０８により生成して光ファイバ３００のファイバ線３０１に出力する。発光素子５０８の具体例として、レーザダイオードが挙げられる。
【００５９】
光ファイバ３００は、複数のファイバ線３０１を有する。ファイバ線３０１のそれぞれは、送信部５０１と受信部４０１との間を繋ぐ。
【００６０】
受信回路４００は、複数の受信部４０１を有する。受信部４０１は、それぞれ、受光素子４０４と、トランスインピーダンス増幅器（ＴＩＡ）４０２と、ＣＤＲ部４０３とを有する。受光素子４０４は、光ファイバ３００のファイバ線３０１から受信した光信号を電気的な受信データ信号に変換する。受光素子４０４の具体例として、フォトダイオードが挙げられる。ＴＩＡ４０２は、受信データ信号を増幅する。ＣＤＲ部４０３は、４相発振器４０５によって生成される４相のクロックを用いて、受信データ信号からクロックを再生すると共に受信データ信号を再生する。ＣＤＲ部４０３は、４相クロックの生成に使用するＩ相コイル４０６及びＱ相コイル４０７を有する４相発振器４０５を備える。
【００６１】
本実施形態の４相発振器は、送信回路５００の４相発振器５０５にも、受信回路４００の４相発振器４０５にも適用可能である。
【００６２】
図２９は、本開示に係るＣＤＲ部の構成の一例を示す図である。ＣＤＲ２２１は、送信回路５００のＣＤＲ部５０３や受信回路４００のＣＤＲ部４０３に適用できる。
【００６３】
ＣＤＲ部２２１は、クロックが重畳された受信データ信号Ｄｉｎから、クロックとデータＤｏｕｔを再生する。ＣＤＲ部２２１は、ＰＬＬ（Phase  Locked  Loop）回路１１０と、データ生成回路１０６とを備える。ＰＬＬ回路１１０は、４相発振器１０４と、位相周波数検出器１０１と、制御電圧生成回路１０７とを備える。４相発振器１０４に、本実施形態における４相発振器を適用することができる。制御電圧生成回路１０７は、チャージポンプ１０２と、ループフィルタ１０３とを有する。
【００６４】
４相発振器１０４は、Ｉ相差動信号（０度クロック及び１８０度クロック）を一対の出力端子ａ，ｃから出力し、Ｑ相差動信号（９０度クロック及び２７０度クロック）を一対の出力端子ｂ，ｄから出力する。
【００６５】
位相周波数検出器１０１は、Ｉ相差動信号とＱ相差動信号を使用して、受信データ信号Ｄｉｎの位相とＩ相差動信号の位相とを比較する。また、位相周波数検出器１０１は、Ｉ相差動信号とＱ相差動信号を使用して、受信データ信号Ｄｉｎの周波数とＩ相差動信号の周波数とを比較する。
【００６６】
位相周波数検出器１０１は、受信データ信号Ｄｉｎの位相とＩ相差動信号の位相との比較結果を示す位相検出信号ＰＤＩと、受信データ信号Ｄｉｎの周波数とＩ相差動信号の周波数との比較結果を示す周波数検出信号ＦＤＯとを生成する。位相周波数検出器１０１は、生成した位相検出信号ＰＤＩ及び周波数検出信号ＦＤＯをチャージポンプ１０２に出力する。
【００６７】
図３０は、位相周波数検出器の構成の一例を示す図である。位相周波数検出器１０１は、第１の位相検出回路１２１と、第２の位相検出回路１２２と、周波数検出回路１２３とを有する。位相検出回路１２１、位相検出回路１２２及び周波数検出回路１２３は、周知の構成を適用可能である。例えば、２個のサンプルホールド回路（ラッチ回路）及びマルチプレクサによって、差動型の第１の位相検出回路及び第２の位相検出回路が形成される。また、例えば、２個のラッチ回路及び変形マルチプレクサによって、差動型の周波数検出回路が形成される。
【００６８】
位相周波数検出器１０１に入力される受信データ信号Ｄｉｎには、位相が互いに反転した差動データ信号ｄｉｎ，ｄｉｎ＿が含まれている。位相検出回路１２１は、受信データ信号ＤｉｎとＩ相差動信号との位相差に応じた第１の位相検出信号ＰＤＩを出力する。具体的には、位相検出回路１１１は、差動データ信号ｄｉｎ，ｄｉｎ＿の変化エッジに対してＩ相差動信号（０度クロック及び１８０度クロック）の変化エッジが進んでいるのか遅れているかを示す第１の位相検出信号ＰＤＩを生成する。位相検出回路１２２は、受信データ信号ＤｉｎとＱ相差動信号との位相差に応じた第２の位相検出信号ＰＤＱを出力する。具体的には、位相検出回路１２２は、差動データ信号ｄｉｎ，ｄｉｎ＿の変化エッジに対してＱ相差動信号（９０度クロック及び２７０度クロック）の変化エッジが進んでいるのか遅れているかを示す第２の位相検出信号ＰＤＱを生成する。
【００６９】
周波数検出回路１２３は、位相検出信号ＰＤＩの変化エッジの方向および位相検出信号ＰＤＩの変化エッジでラッチした位相検出信号ＰＤＱの値から、周波数検出信号ＦＤＯを生成する。周波数検出信号ＦＤＯは、Ｉ相差動信号の周波数が受信データ信号Ｄｉｎの周波数に対して低いか高いかを示す。周波数検出信号ＦＤＯは、Ｉ相差動信号の周波数が受信データ信号Ｄｉｎの周波数に対して低い時に＋１、高い時に−１、同じ時に０を示す。位相検出信号ＰＤＩおよび周波数検出信号ＦＤＯは、チャージポンプ１０２（図２９参照）に供給される。
【００７０】
チャージポンプ１０２は、位相周波数検出器１０１から供給される位相検出信号ＰＤＩ及び周波数検出信号ＦＤＯを使用して、受信データ信号ＤｉｎとＩ相差動信号との位相差及び周波数差を補償するための信号を生成する。チャージポンプ１０２は、Ｉ相差動信号の位相が受信データ信号Ｄｉｎの位相よりも遅れている、又はＩ相差動信号の周波数が受信データ信号Ｄｉｎの周波数よりも低いと判定したとき、ループフィルタ１０３にアップ信号Ｕｐを出力する。一方、チャージポンプ１０２は、Ｉ相差動信号の位相が受信データ信号Ｄｉｎの位相よりも進んでいる、又はＩ相差動信号の周波数が受信データ信号Ｄｉｎの周波数よりも高いと判定したとき、ループフィルタ１０３にダウン信号Ｄｏｗｎを出力する。
【００７１】
ループフィルタ１０３は、Ｉ相差動信号及びＱ相差動信号の周波数及び位相を調整する制御電圧Ｖｃｎｔを４相発振器１０４内のＬＣタンクに供給する。制御電圧Ｖｃｎｔによって、Ｉ相差動信号及びＱ相差動信号の周波数及び位相の微調整が可能となる。
【００７２】
ループフィルタ１０３は、チャージポンプ１０２から供給されるアップ信号Ｕｐ及びダウン信号Ｄｏｗｎに応じて、４相発振器１０４に供給する制御電圧Ｖｃｎｔを変動させる。ループフィルタ１０３は、チャージポンプ１０２からアップ信号Ｕｐが供給されると、４相発振器１０４に供給する制御電圧Ｖｃｎｔを上昇させる。制御電圧Ｖｃｎｔの上昇によって、Ｉ相差動信号の位相が進み、Ｉ相差動信号の周波数が高くなる。一方、ループフィルタ１０３は、チャージポンプ１０２からダウン信号Ｄｏｗｎが供給されると、４相発振器１０４に供給する制御電圧Ｖｃｎｔを下降させる。制御電圧Ｖｃｎｔの下降によって、Ｉ相差動信号の位相が遅れ、Ｉ相差動信号の周波数が低くなる。
【００７３】
４相発振器１０４は、ループフィルタ１０３から供給される制御電圧Ｖｃｎｔに応じて微調整された周波数及び位相を有するＩ相差動信号と、Ｉ相差動信号に対して位相が反転したＱ相差動信号とを生成する。
【００７４】
データ生成回路１０６は、一例ではデータフリップフロップであり、４相発振器１０４から出力されたＩ相差動信号に従って受信データ信号Ｄｉｎをサンプリングすることにより、受信データ信号ＤｉｎからデータＤｏｕｔを再生する。
【００７５】
以上、４相発振器、ＦＳＫ変調器及び光モジュールを実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００７６】
例えば、４相発振器は、奇数倍の共振周波数を制御する周波数制御回路と、各高調波共振器のＱ値を制御するＱ値制御回路との両方を備えてもよい。
【００７７】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持つ、４相発振器。
（付記２）
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器は、夫々、直列に接続されるインダクタと容量とを有する、付記１に記載の４相発振器。
（付記３）
前記第１の一対の高調波共振器が有する前記容量は、前記第１の入力差動対トランジスタのベース−コレクタ又はゲート−ドレイン間の容量であり、
前記第２の一対の高調波共振器が有する前記容量は、前記第２の入力差動対トランジスタのベース−コレクタ又はゲート−ドレイン間の容量である、付記２に記載の４相発振器。
（付記４）
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器が夫々有する前記容量のキャパシタンスを変化させる制御回路を更に備える、付記２又は３に記載の４相発振器。
（付記５）
前記第１のテール電流源が流すテール電流の値及び前記第２のテール電流源が流すテール電流の値を変化させる制御回路を更に備える、付記１から３のいずれか一項に記載の４相発振器。
（付記６）
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器が夫々有する前記インダクタのインダクタンスを変化させる制御回路を更に備える、付記２又は３に記載の４相発振器。
（付記７）
前記制御回路は、前記インダクタンスをトランスフォーマーによって変化させる、付記６に記載の４相発振器。
（付記８）
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器は、夫々、直列に接続されるインダクタと容量と抵抗とを有し、
前記抵抗の抵抗値を変化させる制御回路を更に備える、付記１に記載の４相発振器。
（付記９）
前記抵抗は、ＭＯＳＦＥＴであり、
前記制御回路は、前記ＭＯＳＦＥＴを線形領域で動作させて前記抵抗値を変化させる、付記８に記載の４相発振器。
（付記１０）
前記奇数倍の共振周波数を制御する周波数制御回路を更に備える、付記１から３のいずれか一項に記載の４相発振器。
（付記１１）
前記第１の一対の高調波共振器及び前記第２の一対の高調波共振器のＱ値を制御するＱ値制御回路を更に備える、付記１，２，３，１０のいずれか一項に記載の４相発振器。
（付記１２）
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器と、
駆動回路とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記駆動回路は、前記第１の差動信号及び前記第２の差動信号の周波数が入力データに応じて変化するように、前記第１のＬＣ共振器及び前記第２のＬＣ共振器の夫々の前記容量のキャパシタンスを変化させる、ＦＳＫ変調器。
（付記１３）
光信号を送信、受信、又は送受信する光モジュールであって、
第１の差動信号を出力する第１の発振器と、
位相が前記第１の差動信号と異なる第２の差動信号を出力する第２の発振器と、
クロックが重畳されたデータ信号から、前記第１の差動信号及び前記第２の差動信号に基づいて、クロックとデータを再生するＣＤＲ部とを備え、
前記第１の発振器は、インダクタと容量とが並列に接続された第１のＬＣ共振器と、前記第１のＬＣ共振器に接続された第１の一対のトランジスタをクロスカップルした第１のクロスカップル回路と、前記第１の一対のトランジスタに接続された第１のテール電流源と、前記第２の差動信号が入力される第１の入力差動対トランジスタと、前記第１の入力差動対トランジスタの入力部に設けられる第１の一対の高調波共振器とを有し、
前記第２の発振器は、インダクタと容量とが並列に接続された第２のＬＣ共振器と、前記第２のＬＣ共振器に接続された第２の一対のトランジスタをクロスカップルした第２のクロスカップル回路と、前記第２の一対のトランジスタに接続された第２のテール電流源と、前記第１の差動信号が入力される第２の入力差動対トランジスタと、前記第２の入力差動対トランジスタの入力部に設けられる第２の一対の高調波共振器とを有し、
前記第１の一対の高調波共振器は、前記第１の発振器の共振周波数の奇数倍の共振周波数を持ち、
前記第２の一対の高調波共振器は、前記第２の発振器の共振周波数の奇数倍の共振周波数を持つ、光モジュール。
【符号の説明】
【００７８】
１０Ａ  Ｉ相発振器
２０Ａ  Ｑ相発振器
１３０  駆動回路
１３１，１３２  周波数制御回路
１４１，１４２  Ｑ値制御回路
２０１  ＦＳＫ変調器
２１１Ａ  ４相発振器
２１１，２１２  ４相発振器
２２１，２２２  ＣＤＲ部
３００  光ファイバ
３０１  ファイバ線
４００  受信回路
４０５  ４相発振器
５００  送信回路
５０１  送信部
５０５  ４相発振器
５０８  発光素子
５０６，５０７  コイル
１０００  光通信システム
【図１】
2019192983.tif 000003
【図２】
2019192983.tif 000004
【図３】
2019192983.tif 000005
【図４】
2019192983.tif 000006
【図５】
2019192983.tif 000007
【図６】
2019192983.tif 000008
【図７】
2019192983.tif 000009
【図８】
2019192983.tif 000010
【図９】
2019192983.tif 000011
【図１０】
2019192983.tif 000012
【図１１】
2019192983.tif 000013
【図１２】
2019192983.tif 000014
【図１３】
2019192983.tif 000015
【図１４】
2019192983.tif 000016
【図１５】
2019192983.tif 000017
【図１６】
2019192983.tif 000018
【図１７】
2019192983.tif 000019
【図１８】
2019192983.tif 000020
【図１９】
2019192983.tif 000021
【図２０】
2019192983.tif 000022
【図２１】
2019192983.tif 000023
【図２２】
2019192983.tif 000024
【図２３】
2019192983.tif 000025
【図２４】
2019192983.tif 000026
【図２５】
2019192983.tif 000027
【図２６】
2019192983.tif 000028
【図２７】
2019192983.tif 000029
【図２８】
2019192983.tif 000030
【図２９】
2019192983.tif 000031
【図３０】
2019192983.tif 000032