(57)【要約】【課題】電子機器を動作させたまま低周波帯域におけるコモンモードの妨害波の減衰量をも保つことのできる電流源駆動型妨害波抑制フィルタを提供すること。【解決手段】  検出したコモンモード電流Ｉｃによって発生した磁界がフェライトコアを貫通することで電圧Ｖａ’を誘起させる検出部１０ａと、前記検出部１０ａによって誘起された電圧Ｖａ’と基準電圧との差に応じた帰還電流Ｉｏｕｔを生成する帰還電流生成部、および前記帰還電流Ｉｏｕｔにより前記電圧Ｖａ’に一致する電圧を前記基準電位として生成するインピーダンスＺｉｎ（電圧生成部）を備える帰還部１０ｂと、前記帰還部１０ｂの帰還電流生成部により生成された帰還電流Ｉｏｕｔに応じて逆起電力Ｖｂを発生させて、前記検出部１０ａで検出される前記コモンモード電流Ｉｃを小さくする抑制部１０ｃと、を備える。【選択図】図２
2019041290.tif 000002
【特許請求の範囲】
【請求項１】
妨害源となる第１の電子機器から流出するコモンモード電流を検出し、当該コモンモード電流に起因した第１電圧を誘起する検出部と、
前記検出部によって誘起された前記第１電圧と基準電位との差に応じた帰還電流を生成する帰還電流生成部と、前記帰還電流により前記第１電圧に一致する電圧を前記基準電位として生成する電圧生成部とを備える帰還部と、
前記帰還部の帰還電流生成部により生成された帰還電流に応じて、前記検出部で検出される前記コモンモード電流を小さくする逆起電力を誘起する抑制部と、
を備える電流源駆動型妨害波抑制フィルタ。
【請求項２】
前記帰還部は、前記電圧生成部により生成される前記基準電位を、前記第１電圧と一致させるように定電流の前記帰還電流を出力する、請求項１に記載の電流源駆動型妨害波抑制フィルタ。
【請求項３】
前記検出部は、一次側に前記コモンモード電流が重畳する電源線と、二次側に前記帰還部の帰還電流生成部の入力端に接続される導線と、をそれぞれ巻いた第１のフェライトコアを有し、
前記抑制部は、一次側においてｎ回の巻数を有する導線と、前記二次側に前記電源線と、をそれぞれ巻いた第２のフェライトコアを有し、
前記帰還部による帰還電流により前記抑制部の第２のフェライトコアの一次側に発生する第２電圧に応じた前記逆起電力を、前記抑制部の第２のフェライトコアの二次側に誘起させる、請求項１または請求項２に記載の電流源駆動型妨害波抑制フィルタ。
【請求項４】
前記検出部の第１のフェライトコアの一次側に巻かれた前記電源線を重畳する前記コモンモード電流の値を小さくする方向に、当該検出部の第１のフェライトコアの一次側に巻かれた電源線と直列接続され、且つ前記第２のフェライトコアの二次側に巻かれた電源線に前記逆起電力を誘起させる、請求項３に記載の電流源駆動型妨害波抑制フィルタ。
【請求項５】
前記帰還部は、
前記第１のフェライトコアの二次側の一端に接続される正極側入力端子と、前記第１のフェライトコアの二次側の他端に接続される負極側入力端子とを有する、前記帰還電流を出力する差動増幅器と、
前記差動増幅器の負極側入力端子と前記第１のフェライトコアの二次側の他端との間に、前記基準電位を前記正極側入力端子に印加される前記第１電圧に応じた値に設定するための前記電圧生成部として機能するインピーダンスと、
を備える請求項３または請求項４に記載の電流源駆動型妨害波抑制フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コモンモードの妨害波を抑制する電流源駆動型妨害波抑制フィルタに関する。
【背景技術】
【０００２】
電子機器が発生するコモンモードの妨害波の電流（以下、コモンモード電流と呼ぶ）が平衡伝送線路を伝搬し、他の電子機器へ干渉することがある。この伝搬を抑制するためには、前記コモンモードの妨害波の対策を可能にするフィルタ（以下、コモンモードフィルタと呼ぶ）が必須である。
【０００３】
従来では、上記コモンモードフィルタとして、例えばコモンモードの妨害波を発生する前記電子機器を動作させたまま前記妨害波の対策を可能とする、外付けフェライトコアを用いたフィルタが幅広く用いられている。
【０００４】
フェライトコアとは、フェライト製の磁性体であり、ドーナツ状の円環形状を有する。このフェライトコアの両側に電源線や導線を巻き付けることで一次側のコイルと二次側のコイルとから成るトランスが構成される。
【０００５】
また、２つのフェライトコアと帰還型増幅回路とを組み合わせ、この帰還型増幅回路による負帰還増幅によって得られる逆起電力を、コモンモードの妨害波を抑制する方向に発生させるコモンモード妨害波抑制フィルタも提案されている（例えば、非特許文献１参照。）。
【０００６】
具体的には、一方のフェライトコアの一次側に巻き付けた電源線に重畳して伝搬するコモンモード電流により、当該フェライトコアの二次側に巻き付けた導線に誘起される電圧を前記帰還型増幅回路に印加し、この印加された電圧に応じた電流を他方のフェライトコアの一次側に巻き付けた導線に流すことで、当該一次側の導線に電圧を発生させる。
【０００７】
これによって前記他方のフェライトコアの二次側に巻き付けた前記電源線に、当該電源線に重畳するコモンモードの妨害波を打ち消すような方向に電圧を誘起させることで、前記コモンモードの妨害波を抑制する。
【０００８】
このコモンモード妨害波抑制フィルタでは、フェライトコアに巻き付ける導線の巻数を最適化することで２．５×１０５〜２．０×１０６［Ｈｚ］の広い帯域幅にて前記コモンモードの妨害波を抑制させることが可能であるが、さらに低周波帯域におけるコモンモードの妨害波の抑制には至っていない。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】マハムド他,“フェライトコアと帰還増幅型構成による電源系コモンモード抑圧装置の開発および高性能化,”信学技報,EMCJ2016-115,pp.33-37,Mar.2016.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
非特許文献１のコモンモード妨害波抑制フィルタを用いて低周波帯域にて前記妨害波の抑制を行う場合、前記他方のフェライトコアの一次側と二次側との間の相互インダクタンスが低下しても当該二次側の電源線に前記コモンモードの妨害波を打ち消す十分な電圧を誘起させるためには、当該前記他方のフェライトコアの一次側に巻き付ける導線の回数を増加させる必要がある。
【００１１】
しかし、帰還型増幅回路の出力端がこの巻数が増加した前記導線に接続されるため、当該帰還型増幅回路の出力端からみた他方のフェライトコアのインピーダンスが上昇する。このため、当該フェライトコアの一次側に巻き付けられた導線に流れ込む電流が減少し、二次側に巻き付けられた電源線に誘起させる逆起電力が小さくなることから、当該電源線へ流れ込む前記コモンモードの妨害波を十分に抑制できないという課題が存在する。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、低周波帯域においてもコモンモードの妨害波の減衰量を保つことで妨害波の抑制を可能とする電流源駆動型妨害波抑制フィルタを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る電流源駆動型妨害波抑制フィルタは、妨害源となる第１の電子機器から流出するコモンモード電流を検出し、当該コモンモード電流に起因した第１電圧を誘起する検出部と、前記検出部によって誘起された前記第１電圧と基準電位との差に応じた帰還電流を生成する帰還電流生成部と、前記帰還電流により前記第１電圧に一致する電圧を前記基準電位として生成する電圧生成部とを備える帰還部と、前記帰還部の帰還電流生成部により生成された帰還電流に応じて、前記検出部で検出される前記コモンモード電流を小さくする逆起電力を誘起する抑制部と、を備える。
【発明の効果】
【００１４】
本発明によれば、低周波帯域（例えば、１×１０４［Ｈｚ］〜１×１０５［Ｈｚ］）においてもコモンモードの妨害波の減衰量を保つことが出来る。
【図面の簡単な説明】
【００１５】
【図１】実施形態の電流源駆動型妨害波抑制フィルタ１０を備えた妨害波抑制システム１の全体構成を示す図。
【図２】前記電流源駆動型妨害波抑制フィルタ１０の構成を示す回路図。
【図３】前記電流源駆動型妨害波抑制フィルタ１０による周波数［Ｈｚ］に応じたコモンモード電流Ｉｃの減衰量［ｄＢ］を示した図。
【発明を実施するための形態】
【００１６】
以下、実施形態の電流源駆動型妨害波抑制フィルタ１０を図面を参照して説明する。  
図１は、実施形態に係る電流源駆動型妨害波抑制フィルタ１０（以下、妨害波抑制フィルタ１０と呼ぶ）を備えた妨害波抑制システム１の全体構成を示す図である。
【００１７】
前記妨害波抑制システム１は、電子機器（妨害源）２０、電子機器（被妨害機器）３０、ならびにこれらの電子機器２０および３０の間に設けられた妨害波抑制フィルタ１０を備える。
【００１８】
電子機器２０からは、コモンモード妨害波が発生される。このコモンモード妨害波によってコモンモード電流Ｉｃが電源線Ｓｐを伝搬する。
【００１９】
電子機器３０は、電子機器２０と前記電源線Ｓｐを介して接続される。また、電子機器２０および３０は、共通接地線Ｓｇを介して共通接続される。
【００２０】
前記妨害波抑制フィルタ１０は、上記電子機器２０から発生し、電源線Ｓｐを伝搬するコモンモードの妨害波によるコモンモード電流Ｉｃを抑制する。  
前記妨害波抑制フィルタ１０は、検出部１０ａ、電流源駆動型帰還部１０ｂ（以下、帰還部１０ｂと呼ぶ）、および抑制部１０ｃを備える。
【００２１】
検出部１０ａは、コモンモード電流Ｉｃを検出し、このコモンモード電流Ｉｃを電圧Ｖａ’に変換する。また、検出部１０ａは、前記電圧Ｖａ’を帰還部１０ｂへ印加する。ここで、検出部１０ａが検出した前記コモンモード電流Ｉｃが電源線Ｓｐを介して抑制部１０ｃに伝搬される。
【００２２】
前記帰還部１０ｂは、前記電圧Ｖａ’に応じた帰還電流Ｉｏｕｔを生成し、当該帰還電流Ｉｏｕｔを抑制部１０ｃに供給する。
【００２３】
抑制部１０ｃは、前記帰還部１０ｂから供給された帰還電流Ｉｏｕｔに応じて、前記検出部１０ａにて検出されたコモンモード電流Ｉｃを小さくする電圧Ｖｂを発生する。これにより、前記電子機器２０が発生し、電源線Ｓｐを介して電子機器３０へ伝搬するコモンモード電流Ｉｃが抑制される。
【００２４】
図２は、前記妨害波抑制フィルタ１０の構成を示す回路図である。  
まず、検出部１０ａ、電流源駆動型帰還部１０ｂ、及び抑制部１０ｃの構成について説明する。
【００２５】
前記検出部１０ａは、一次側に電源線Ｓｐ、二次側に導線を巻いたフェライトコアを用いて作製されていることから、一次側コイルおよび二次側コイルを有するトランスで回路表記する。検出部１０ａが有する一次側コイルの自己インダクタンスをＬａ、相互インダクタンスＭａ、二次側コイルの巻数をｎＡ回（ｎＡ≧１）とする。
【００２６】
抑制部１０ｃについても、一次側に導線、二次側に前記電源線Ｓｐを巻いたフェライトコアを用いて作製されていることから、一次側コイルおよび二次側コイルを有するトランスで回路表記する。当該抑制部１０ｃの二次側コイルの自己インダクタンスをＬｂ、相互インダクタンスＭｂとし、一次側コイルの巻数をｎＢ回（ｎＢ≧１）とする。
【００２７】
前記検出部１０ａを構成するフェライトコアの一次側に巻かれた電源線Ｓｐと、抑制部１０ｃを構成するフェライトコアの二次側に巻かれた電源線Ｓｐとは直列接続されている。
【００２８】
なお、Ｖｃはコモンモード電流Ｉｃを発生する電圧源を、またＺｃは当該コモンモード電流Ｉｃからみたときの電子機器２０から電子機器３０までの配線抵抗を含むコモンモードインピーダンスを示している。
【００２９】
電流源駆動型帰還部１０ｂは、差動増幅器Ａｍｐ（以下、オペアンプＡｍｐと称する）を用いた増幅回路により構成される。なお、ＺｏｕｔおよびＺｉｎ（電圧生成部）はそれぞれ上記オペアンプＡｍｐの出力インピーダンスおよび負極側入力（反転入力）の合成入力インピーダンスを示す。
【００３０】
オペアンプＡｍｐの正極側入力端子（非反転入力端子）には前記検出部１０の二次側コイルの一端が接続され、負極側入力端子（反転入力端子）にはノードＮ１を介して前記抑制部１０ｃの一次側コイルの他端が接続される。また、ノードＮ１と前記検出部１０の二次側コイルの他端との間に入力インピーダンスＺｉｎが接続される。ただし、Ｚｉｎは純抵抗に近いものとし、オペアンプＡｍｐの負極側入力（反転入力）が元々有する入力インピーダンスと外付け素子との並列合成インピーダンスを表すものとする。すなわち、入力インピーダンスＺｉｎの両端に発生する電圧が、オペアンプＡｍｐの負極側入力端子（反転入力端子）に基準電圧として印加される。さらに、オペアンプＡｍｐの出力端子は、出力インピーダンスＺｏｕｔを介して上記抑制部１０ｃの一次側コイルの一端に接続される。
【００３１】
この構成において、前記電圧源Ｖｃにより発生されるコモンモード電流Ｉｃが電源線Ｓｐを伝搬すると、前記検出部１０ａの一次側コイルに電圧Ｖａが印加される。また、コモンモード電流Ｉｃによって発生した磁界がフェライトコアを貫通することで巻数ｎＡ回に応じた電圧として二次側コイルに電圧Ｖａ’が誘起される。
【００３２】
その結果、前記電流源駆動型帰還部１０ｂを構成するオペアンプＡｍｐの正極側入力端子に前記電圧Ｖａ’が印加される。
【００３３】
上記電圧Ｖａ’が印加されると、オペアンプＡｍｐからは、上記電圧Ｖａ’と、負極側入力端子に印加される基準電位との電位差に応じた帰還電流Ｉｏｕｔが出力される。
【００３４】
つまり、ノードＮ１の電位が電圧Ｖａ’となるように、所定の値を有した帰還電流ＩｏｕｔオペアンプＡｍｐから出力されることで、当該インピーダンスＺｉｎの両端に電圧−Ｖａ’が印加され、当該電圧−Ｖａ’が、オペアンプＡｍｐの負極側入力端子に印加される。
【００３５】
このように、帰還電流Ｉｏｕｔは、オペアンプＡｍｐの正極側入力端子に入力される電圧Ｖａ’の大きさに依存する値である。
【００３６】
また、前記帰還電流Ｉｏｕｔが抑制部１０ｃの一次側コイルを伝搬することで、当該一次側コイルに巻数ｎＢ回に応じた電圧Ｖｂ’が発生される。
【００３７】
その結果、前記一次側コイルに印加された電圧Ｖｂ’に応じた電圧Ｖｂが二次側コイルに誘起される。
【００３８】
具体的には、帰還電流Ｉｏｕｔによって発生した磁界がフェライトコアを貫通することで抑制部１０ｃの二次側コイルに、前記コモンモード電流Ｉｃとは逆方向の電圧Ｖｂが誘起される。以下、この電圧Ｖｂを、逆起電力Ｖｂと呼ぶ。このため、逆起電力Ｖｂによる、コモンモード電流Ｉｃからみた当該コモンモード電流Ｉｃの流れ難さ、すなわち直列インピーダンスが増加する。
【００３９】
この結果、前記逆起電力Ｖｂが大きくなるに連れて抑制部１０ｃにおける直列インピーダンスが大きくなることから、前記コモンモード電流Ｉｃが電源線Ｓｐに流れ難くなる。すなわち、抑制部１０ｃの二次側コイルによる逆起電力Ｖｂの誘起により検出部１０ａにて検出されるコモンモード電流Ｉｃの値が抑制され小さくなる。
【００４０】
その後、前記逆起電力Ｖｂの発生より減少したコモンモード電流Ｉｃに応じて低減した電圧Ｖａ’と、ノードＮ１の基準電位と、が一致するよう、当初よりも低減した帰還電流ＩｏｕｔがオペアンプＡｍｐの出力端子から出力され、その後、抑制部１０ｃの一次側コイルとインピーダンスＺｉｎとを流れる。
【００４１】
帰還電流Ｉｏｕｔが当初よりも低減していることから、抑制部１０ｃの一次側コイルに印加される電圧Ｖｂ’が小さくなり、また誘起させる逆起電力Ｖｂも当初よりも小さくなる。そうすると、増加したコモンモード電流Ｉｃに応じて検出部１０ａの二次側コイルに電圧Ｖａ’が誘起され、またこの電圧Ｖａ’に応じた帰還電流Ｉｏｕｔが発生する。このように帰還電流Ｉｏｕｔは増減を繰り返し、一定時間後に定電流の帰還電流ＩｏｕｔがオペアンプＡｍｐから出力される。
【００４２】
ここで、抑制周波数の帯域幅をより低周波側に拡大させるために、抑制部１０ｃの一次側コイルをｎＢ回巻いている。この場合、オペアンプＡｍｐの出力端からみた抑制部１０ｃにおける一次側コイルの直列インピーダンス（以下、直列インピーダンスＺｆと呼ぶ）が増加するが、帰還電流Ｉｏｕｔは定電流であるため、当該抑制部１０ｃの一次側コイルに流れ込む帰還電流Ｉｏｕｔは減少することなく、前記コモンモード電流Ｉｃを打ち消すだけの必要な逆起電力Ｖｂを二次側コイルに誘起させることができる。
【００４３】
このように、抑制部１０ｃの一次側のコイルの巻数を増やすことでオペアンプＡｍｐの出力端子からみた前記直列インピーダンスＺｆが増加した場合であっても、前記帰還電流Ｉｏｕｔが減少し、コモンモード電流Ｉｃを抑制するための逆起電力Ｖｂを二次側コイルに誘起させることができないといった不都合を解消することができる。
【００４４】
図３は、妨害波抑制フィルタ１０による周波数［Ｈｚ］に応じたコモンモード電流Ｉｃの減衰量［ｄＢ］を示した図である。
【００４５】
図３に示すように、従来と比べて低周波数帯域側（１×１０４〜１×１０５［Ｈｚ］）においてもコモンモード電流Ｉｃの減衰量を１５［ｄＢ］以上に保つことができている。
【００４６】
以上説明したように実施形態に係る妨害波抑制フィルタ１０では、前記構成の妨害波抑制フィルタ１０によれば、検出したコモンモード電流Ｉｃによって発生した磁界がフェライトコアを貫通することで電圧Ｖａ’を誘起させる検出部１０ａと、前記検出部１０ａによって誘起された電圧Ｖａ’と基準電圧との差に応じた帰還電流Ｉｏｕｔを生成する帰還電流生成部、および前記帰還電流Ｉｏｕｔにより前記電圧Ｖａ’に一致する電圧を前記基準電位として生成するインピーダンスＺｉｎ（電圧生成部）を備える帰還部１０ｂと、前記帰還部１０ｂの帰還電流生成部により生成された帰還電流Ｉｏｕｔに応じて逆起電力Ｖｂを発生させて、前記検出部１０ａで検出される前記コモンモード電流Ｉｃを小さくする抑制部１０ｃと、を備える。
【００４７】
従って、インピーダンスＺｉｎを設けることで前記帰還部１０ｂの前記オペアンプＡｍｐから定電流の帰還電流Ｉｏｕｔを出力させることができる。前記帰還電流Ｉｏｕｔは定電流であるため、抑制周波数帯域を低周波側に拡大させるために抑制部１０ｃの一次側コイルの巻数をｎＢ回に増加し、当該一次側コイルの直列インピーダンスを増加させた場合であっても帰還電流Ｉｏｕｔが減少しないことから、電源線Ｓｐを伝搬するコモンモード電流Ｉｃを打ち消すだけの十分な逆起電力Ｖｂを抑制部１０ｃの二次側コイルに誘起させることができる。
【００４８】
よって、低周波帯域においてもコモンモード電流Ｉｃを十分に抑制することができ、電子機器３０（図１参照）に与える影響を抑制することができる。
【００４９】
なお、本発明は、前記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの構成要件が異なる形態にして組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。
【符号の説明】
【００５０】
１０…電流源駆動型妨害波抑制フィルタ、２０…電子機器（妨害源）、３０…電子機器（被妨害源）、１０ａ…検出部、１０ｂ…電流源駆動型帰還部、１０ｃ…抑制部、Ｖｃ…電圧源、Ｚｃ…コモンモードインピーダンス、Ｌａ、Ｌｂ…インダクタンス、Ｚｉｎ、Ｚｏｕｔ…インピーダンス、Ｉｏｕｔ…帰還電流、Ａｍｐ…オペアンプ。
【図１】
2019041290.tif 000003
【図２】
2019041290.tif 000004
【図３】
2019041290.tif 000005