(57)【要約】      （修正有）【課題】簡便な構成で安定した発光が得られ、コストダウンと信頼性向上がなされ、低消費電力を実現し、電磁波ノイズが発生しないＬＥＤを用いた照明装置を提供する。【解決手段】半導体基板上に設けられた発光素子構造物と、半導体基板上で発光素子構造物の近傍領域に設けられた回路構造変更用制御素子構造物と、発光素子構造物と回路構造変更用制御素子構造物を電気的に接続する構造物とを有し、発光素子は半導体プロセスにより基板上に複数形成され、回路構造変更用制御素子は半導体プロセスにより支持基板上に複数形成され、さらに、電気的接続する構造物により相互に接続されることにより、発光素子の接続構造を動的に変更可能とし、回路構造変更用制御素子は回路構造変更制御回路からの制御信号に従い、発光素子に印加される交流電力波形に適した接続構造に変更することにより、逐次変化する印加電圧と素子の要求電圧を最適化する。【選択図】図１
2019192746.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた発光素子構造物と、
該半導体基板上で該発光素子構造物の近傍領域に設けられた回路構造変更用制御素子構造物と、
該発光素子構造物と該回路構造変更用制御素子構造物を電気的に接続する構造物とを有し、
該発光素子は半導体プロセスにより形成されるＬＥＤ発光素子であり、
該回路構造変更用制御素子は半導体プロセスにより形成される制御素子であり、
該発光素子及び該回路構造変更用制御素子は基板上に夫々複数が形成され、
さらに、該電気的接続する構造物により相互に接続されることにより、該発光素子の接続構造を動的に変更可能とし、
該回路構造変更用制御素子は回路構造変更制御回路からの制御信号に従い、該発光素子に印加される交流電力波形に適した接続構造に変更することにより、
逐次変化する印加電圧と素子の要求電圧を最適化し、
且つ交流電力波形を直流に変換しないにもかかわらず常時すべての素子がほぼ点灯することによりフリッカーが低減され、
さらに電流制御回路の動作効率が最適化されることにより損失発熱を低減することを特徴とする、一体型発光素子。
【請求項２】
前記回路構造変更用制御素子は、
制御信号に応答して前記発光素子構造物の動作を制御することを特徴とする、
請求項１に記載の発光素子。
【請求項３】
該制御素子構造物は、
スイッチング素子を含むことを特徴とする、
請求項１又は２の何れか一に記載の発光素子。
【請求項４】
該スイッチング素子は、
トランジスタであることを特徴とする、
請求項３記載の発光素子。
【請求項５】
該トランジスタは、
ＭＯＳＦＥＴ又はＪＦＥＴであることを特徴とする、
請求項４記載の発光素子。
【請求項６】
該ＬＥＤ接続構造は２の冪乗の数のＬＥＤ発光素子により構成され、
該ＬＥＤ接続回路構造内の回路構造変更制御は、発光素子全数より小さい２の冪乗の数の発光素子群によって構成される発光単位に分割され、
該発光素子の接続回路形態を変更する該予め設定された接続回路構造パターンに対応する接続機構及び該接続回路構造変更制御回路は、印加される制御信号入力に対応して、接続回路構造パターンを動的に変化させることを特徴とする、
請求項１乃至５の何れか一に記載の発光素子を用いた照明装置。
【請求項７】
該マトリクス構造変更制御回路は、逐次変化する電力交流波形電圧に対応して、正規化された基準電圧との比較を動的に行うことによりマトリクス制御構造ビットの出力値を最適な値に確定することを特徴とする、
請求項６記載の照明装置。
【請求項８】
該ＬＥＤを用いた照明装置は、
夫々のＬＥＤ発光素子に印加される電流がＬＥＤ接続構造の変更に関わらず一定となるような一定電流制御回路を備えてなることを特徴とする、
請求項６又は７記載の照明装置。
【請求項９】
該一定電流制御回路は、
該ＬＥＤマトリクスの外部に一括制御定電流制御回路として配置されてなることを特徴とする、
請求項８記載の照明装置。
【請求項１０】
該一括制御定電流制御回路は、
定電流素子（ＣＲＤ）、電界効果トランジスタ（ＦＥＴ）、バイポーラトランジスタを含む定電流回路であることを特徴とする、
請求項９記載の照明装置。
【請求項１１】
該一定電流制御回路は、
印加される電圧にかかわらずフィードバック制御により動的に一定電流制御を行うことを特徴とする、
請求項８乃至１０の何れか一に記載の照明装置。
【請求項１２】
請求項１乃至１１の何れか一に記載の発光素子を用いた照明装置であって、
商用電源から整流した脈流をＬＥＤマトリクスに供給する電源部と、
入力される商用電源の波形に対する同期信号を生成する同期波形フィルタと、
該同期波形フィルタからの信号による動作ステートを決定する動作ステート比較検出器と、
該ＬＥＤマトリクスの接続構造を任意且つ／又は最適な状態に変更するＬＥＤエレメントスイッチユニットとマトリクス構造変更制御回路とを備えることを特徴とする、
請求項１乃至１１の何れか一に記載の照明装置。
【請求項１３】
該同期波形フィルタは商用電源から整流した脈流をＬＥＤマトリクスに供給する電源部に接続され、
該脈流からのフィルタリング信号を取得し、動作ステートを決定する動作ステート比較検出器に出力することを特徴とする、
請求項１２記載の照明装置。
【請求項１４】
該商用電源から整流した脈流をＬＥＤマトリクス及び該同期波形フィルタに供給する電源部はブリッジ整流器であり、
該ブリッジ整流器は該ＬＥＤマトリクス及び該同期波形フィルタの双方に商用電源から全波整流または両波整流した脈流を出力することを特徴とする、
請求項１２又は１３記載の照明装置。
【請求項１５】
該商用電源から整流した脈流をＬＥＤマトリクス及び該同期波形フィルタに供給する電源部はブリッジ整流器であり、
該ブリッジ整流器は該ＬＥＤマトリクスに商用電源から整流した脈流を出力する第一のブリッジ整流器及び該同期波形フィルタに商用電源から整流した脈流を出力する第二のブリッジ整流器を備えることを特徴とする、
請求項１２又は１３記載のＬＥＤを用いた照明装置。
【請求項１６】
該照明装置は、
一定電流制御回路により制御するステート制御電流ルックアップテーブルを含み、
該正規化された電圧と電流の関係を保持するルックアップテーブルと逐次変化する電圧比較により一括制御定電流制御回路による段階的な一定電流制御を行うことを特徴とする、
請求項１乃至１５の何れか一に記載の照明装置。
【請求項１７】
該照明装置は、
シリコン基板上に、電力を扱うFETスイッチ以外に演算増幅器、比較器、論理回路及び／又はCPUなどの高度なデータ処理を行うハードウエアが搭載されていることを特徴とする、 請求項１乃至１６の何れか一に記載の照明装置。
【請求項１８】
該照明装置は、
デジタル制御の場合において、アナログ量を量子化し、その数値を使用して制御アルゴリズムを専用のソフトウエアにより実行することを特徴とする、 請求項１乃至１７の何れか一に記載の照明装置。
【請求項１９】
該照明装置は、
アナログ制御の場合において、オペアンプと比較機を用いて、条件付き専用の論理回路の出力を構造変更及び／又は電流変更に使用することを特徴とする、 請求項１乃至１７の何れか一に記載の照明装置。
【請求項２０】
該制御素子構造物は、
サブストレートに形成され、
該発光素子構造物はサブストレート上に積層された異種の材料により形成されたことを特徴 とする、
請求項１乃至１９の何れか一に記載の発光素子。
【請求項２１】
該サブストレートは、
シリコンサブストレートであることを特徴 とする、
請求項２０記載の発光素子。
【請求項２２】
該サブストレート上に積層された異種の材料は、
ガリウム及び砒素を主成分とすることを特徴とする、
請求項２１記載の発光素子。
【請求項２３】
該ＬＥＤ接続回路構造の変更にあたり、予め回路変更される対象の接続構造パターンが設定されてなり、
且つ、該予め設定された接続回路構造パターンに対応する接続機構を有し、
該接続回路構造変更制御回路から該予め設定された接続回路構造パターンに対応する接続機構に供給される制御信号に従い、該発光素子に印加される交流電力波形に適した形態にＬＥＤ接続回路構造を変更することを特徴とする、
請求項１乃至２２の何れか一に記載の発光素子。
【請求項２４】
該予め設定された接続回路構造パターンに対応する接続機構は、
あらかじめ設定された低抵抗配線による、回路パターンに対応するスイッチ切り替え接続機構であることを特徴とする、
請求項２３記載の発光素子。
【請求項２５】
該低抵抗配線は、
低抵抗金属配線パターンであることを特徴とする、
請求項２４記載の発光素子。
【請求項２６】
該発光素子に印加される交流電力波形に適した形態にＬＥＤ接続回路構造を変更するにあたり、
複数のＬＥＤを結合し構造化する際に、すべてのＬＥＤを一つのグループとして構造化するのではなく、複数のグループに分割し、それぞれの分割されたグループごとに、同一あるいは異なる所定の合成されたＶｆを作り出す構造を設定し、さらにそのグループ同士を結合して全体的なＶｆを合成することにより、入力電圧との差分電圧を減少せしめることにより損失を減少することを特徴とする、
請求項２３乃至２５の何れか一に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＥＤを用いた照明装置に関するものである。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ素子、以下単にＬＥＤとも称する）を使用した照明装置は、蛍光灯や白熱電球といった従来の照明器具に比べ、長寿命かつ低消費電力であるという特徴を有しており、環境への配慮に優れた次世代の照明機器として期待されている。交流電源を直接的に駆動電源として用いるものでは、当該交流電源を全波整流してＬＥＤ列に供給する。
【０００３】
交流電源を半波整流した場合は交流交番波形の一方の極性（例えばプラス側）の半波のみの間歇的な脈動波形となる。一方、全波整流した場合、一方の極性（例えばプラス側）に他方の極性（マイナス側）半波が折り返した連続する脈流波形となる。交流直接駆動は、このような脈流波形を持つ電源をＬＥＤに直接印加して点灯する方式である。
【０００４】
固定された回路構造を持つＬＥＤには点灯のための所定の電圧（点灯電圧）と動作電流があり、点灯電圧以下では消灯となる。全波整流した脈流電圧を印加した場合に、脈流波形の電圧が上記点灯電圧以上で点灯（オン）し、それ以下の電圧では消灯（オフ）し、これを繰り返すため、この点灯から消灯、消灯から次の点灯までの期間（消灯期間）の繰り返しは所謂、フリッカー（照明光のちらつき）となる。５０Ｈｚの交流電源の場合、毎秒１００回のフリッカーが発生する。１００Ｈｚの明滅は動体視力よりも早い速度の為に知覚されることはまれであるが、この消灯期間が潜在心理的に不快な現象として無意識のうちに認識され身体的に悪影響を受けることが証明されている。
【０００５】
ＬＥＤ駆動回路からの高周波雑音の発生は、現在多くのＬＥＤ照明装置が採用している直流駆動方式では極めて顕著である。直流駆動方式は、交流を平滑直流電圧に一旦変換し、ＬＥＤを所定レベルの直流電圧と電流にて駆動させるものである。交流電源を直流化するために用いる交直変換回路、所謂インバータ回路でのスイッチング動作に起因してエネルギーの大きな高周波が発生する。   
【０００６】
さらに、このような電源回路は素子数も多く、回路が複雑になり、コスト高となっている。また、この場合の平滑回路には電解コンデンサなどの大容量のコンデンサや電圧変圧器（トランス）を必要とする。このような電気部品は、ＬＥＤと比べて寿命が短く、長寿命の照明手段であることを特徴とするＬＥＤとの組み合わせは好ましくない。
【０００７】
ＬＥＤの駆動に関する従来技術を開示したものとして、例えば、特許文献１には、直流駆動方式のＬＥＤ技術が開示されており、商用交流入力電流の高周波成分を低減させながら、直流平滑電圧で点灯させた場合と同等の光出力が得られるＬＥＤ点灯装置（ＬＥＤ駆動回路）が開示されている。
【０００８】
一方、特許文献２には、直列接続された複数のＬＥＤを有するＬＥＤ列を駆動するＬＥＤ駆動回路であって、交流入力を整流する整流器と、オペアンプと該オペアンプの出力群に分圧抵抗を介して接続された複数の駆動用トランジスタとを有する定電流回路とを備え、整流器の出力側の一端をＬＥＤ列の入力側に接続し、複数のトランジスタの出力側の一端をそれぞれ、ＬＥＤ列における異なるＬＥＤ群数の接続ポイントに接続することにより、交流入力の電圧に応じて複数のトランジスタが選択的にＬＥＤ列を駆動するように構成したＬＥＤ駆動回路が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９ー１３４９４５号公報
【特許文献２】特開２０１３ー２０９２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、普及の促進を考慮した結果、特許文献２に開示されたＬＥＤ駆動回路においても、交流入力で直接駆動できるような回路構成を採用していることから、例えば、５０Ｈｚの交流入力電圧であれば、全波整流した毎秒１００回にも及ぶ電圧の増減に対して、よりきめ細やかに電流も追従可能な改善されたＬＥＤ駆動回路が望まれる。また、特に多数のＬＥＤを直列接続したＬＥＤ列を駆動する場合など、交流入力電圧の変動によりＬＥＤ列が点灯しない期間（消灯期間）が長くなってフリッカーが顕著になる。
【００１１】
このような人の眼に感じるフリッカーをさらに抑制可能なＬＥＤを用いた照明装置、ＬＥＤを用いた照明装置の駆動回路及びＬＥＤを用いた照明装置の駆動方法が求められている。総合的に、簡便な構造で、部品点数の削減が可能であり低コストで製造可能で、信頼性が高いこととともに、フリッカーや暗時間の問題を解決した安定した発光が得られ、高周波ノイズ問題がなく、低消費電力化と長寿命化を実現することが求められていると言える。
【００１２】
筆者らは、これらの課題を解決し、簡便な構成で安定した発光が得られ、平滑コンデンサは不必要でコストダウンと信頼性向上がなされ、低消費電力を実現し、且つ電圧電流制御にスイッチングレギュレータを排除可能であり、電磁波ノイズを発生しないＬＥＤを用いた照明装置、ＬＥＤを用いた照明装置の駆動回路及びＬＥＤを用いた照明装置の駆動方法を提供せんと鋭意開発を進めている。（特願２０１６ー１１７６１９参照）
【００１３】
本発明は、従来の構成をさらに発展させ、発光素子と構造変更素子を同一基板上に半導体技術により一体的に形成し、これにより従来の構成をさらに最適化し、電流制御回路の動作効率が最適化されることにより、制御回路、素子における損失を低減し、多大なコストダウンが可能となるＬＥＤを用いた照明装置を提供するものである。
【課題を解決するための手段】
【００１４】
本発明は、半導体基板上に設けられた発光素子構造物と、該半導体基板上で該発光素子構造物の近傍領域に設けられた回路構造変更用制御素子構造物と、該発光素子構造物と該回路構造変更用制御素子構造物を電気的に接続する構造物とを有し、該発光素子は半導体プロセスにより形成されるＬＥＤ発光素子であり、該回路構造変更用制御素子は半導体プロセスにより形成される制御素子であり、該発光素子及び該回路構造変更用制御素子は基板上に夫々複数が形成され、さらに、該電気的接続する構造物により相互に接続されることにより、該発光素子の接続構造を動的に変更可能とし、該回路構造変更用制御素子は回路構造変更制御回路からの制御信号に従い、該発光素子に印加される交流電力波形に適した接続構造に変更することにより、逐次変化する印加電圧と素子の要求電圧を最適化し、且つ交流電力波形を直流に変換しないにもかかわらず常時すべての素子がほぼ点灯することによりフリッカーが低減され、さらに電流制御回路の動作効率が最適化されることにより損失発熱を低減することを特徴とする、一体型発光素子である。
【００１５】
また本発明は、前記回路構造変更用制御素子が、制御信号に応答して前記発光素子構造物の動作を制御することを特徴とする。
【００１６】
また本発明は、該制御素子構造物が、スイッチング素子を含むことを特徴とし、さらに該スイッチング素子が、トランジスタであることを特徴とし、さらに該トランジスタがＭＯＳＦＥＴ又はＪＦＥＴであることを特徴とする。
【００１７】
また本発明は、該ＬＥＤ接続構造が２の冪乗の数のＬＥＤ発光素子により構成され、該ＬＥＤ接続回路構造内の回路構造変更制御は、発光素子全数より小さい２の冪乗の数の発光素子群によって構成される発光単位に分割され、該発光素子の接続回路形態を変更する該予め設定された接続回路構造パターンに対応する接続機構及び該接続回路構造変更制御回路は、印加される制御信号入力に対応して、接続回路構造パターンを動的に変化させることを特徴とする。
【００１８】
また本発明は、該マトリクス構造変更制御回路が、逐次変化する電力交流波形電圧に対応して、正規化された基準電圧との比較を動的に行うことによりマトリクス制御構造ビットの出力値を最適な値に確定することを特徴とする。
【００１９】
また本発明は、該ＬＥＤを用いた照明装置が、夫々のＬＥＤ発光素子に印加される電流がＬＥＤ接続構造の変更に関わらず一定となるような一定電流制御回路を備えてなることを特徴とする。
【００２０】
また本発明は、該一定電流制御回路が、該ＬＥＤマトリクスの外部に一括制御定電流制御回路として配置されてなることを特徴とする。
【００２１】
また本発明は、該一括制御定電流制御回路が、定電流素子（ＣＲＤ）、電界効果トランジスタ（ＦＥＴ）、バイポーラトランジスタを含む定電流回路であることを特徴とする。
【００２２】
また本発明は、該一定電流制御回路が、印加される電圧にかかわらずフィードバック制御により動的に一定電流制御を行うことを特徴とする。
【００２３】
また本発明は、商用電源から整流した脈流をＬＥＤマトリクスに供給する電源部と、入力される商用電源の波形に対する同期信号を生成する同期波形フィルタと、該同期波形フィルタからの信号による動作ステートを決定する動作ステート比較検出器と、該ＬＥＤマトリクスの接続構造を任意且つ／又は最適な状態に変更するＬＥＤエレメントスイッチユニットとマトリクス構造変更制御回路とを備えることを特徴とする、照明装置である。
【００２４】
また本発明は、該同期波形フィルタが商用電源から整流した脈流をＬＥＤマトリクスに供給する電源部に接続され、該脈流からのフィルタリング信号を取得し、動作ステートを決定する動作ステート比較検出器に出力することを特徴とする。
【００２５】
また本発明は、該商用電源から整流した脈流をＬＥＤマトリクス及び該同期波形フィルタに供給する電源部がブリッジ整流器であり、該ブリッジ整流器は該ＬＥＤマトリクス及び該同期波形フィルタの双方に商用電源から全波整流または両波整流した脈流を出力することを特徴とする。
【００２６】
また本発明は、該商用電源から整流した脈流をＬＥＤマトリクス及び該同期波形フィルタに供給する電源部がブリッジ整流器であり、該ブリッジ整流器は該ＬＥＤマトリクスに商用電源から整流した脈流を出力する第一のブリッジ整流器及び該同期波形フィルタに商用電源から整流した脈流を出力する第二のブリッジ整流器を備えることを特徴とする。
【００２７】
また本発明は、該照明装置が、一定電流制御回路により制御するステート制御電流ルックアップテーブルを含み、該正規化された電圧と電流の関係を保持するルックアップテーブルと逐次変化する電圧比較により一括制御定電流制御回路による段階的な一定電流制御を行うことを特徴とする。
【００２８】
また本発明は、該照明装置が、シリコン基板上に、電力を扱うFETスイッチ以外に演算増幅器、比較器、論理回路及び／又はCPUなどの高度なデータ処理を行うハードウエアが搭載されていることを特徴とする。
【００２９】
また本発明は、該照明装置が、デジタル制御の場合において、アナログ量を量子化し、その数値を使用して制御アルゴリズムを専用のソフトウエアにより実行することを特徴とする。
【００３０】
また本発明は、該照明装置が、アナログ制御の場合において、オペアンプと比較機を用いて、条件付き専用の論理回路の出力を構造変更及び／又は電流変更に使用することを特徴とする。
【００３１】
また本発明は、該制御素子構造物が、サブストレートに形成され、該発光素子構造物はサブストレート上に積層された異種の材料により形成されたことを特徴 とする。
【００３２】
また本発明は、該サブストレートが、シリコンサブストレートであることを特徴 とする。
【００３３】
また本発明は、該サブストレート上に積層された異種の材料が、ガリウム及び砒素を主成分とすることを特徴 とする。
【００３４】
また本発明は、該ＬＥＤ接続回路構造の変更にあたり、予め回路変更される対象の接続構造パターンが設定されてなり、且つ、該予め設定された接続回路構造パターンに対応する接続機構を有し、該接続回路構造変更制御回路から該予め設定された接続回路構造パターンに対応する接続機構に供給される制御信号に従い、該発光素子に印加される交流電力波形に適した形態にＬＥＤ接続回路構造を変更することを特徴とする。
【００３５】
また本発明は、該予め設定された接続回路構造パターンに対応する接続機構が、あらかじめ設定された低抵抗配線による、回路パターンに対応するスイッチ切り替え接続機構であることを特徴とする。
【００３６】
また本発明は、該低抵抗配線が、低抵抗金属配線パターンであることを特徴とする。
【００３７】
また本発明は、該発光素子に印加される交流電力波形に適した形態にＬＥＤ接続回路構造を変更するにあたり、複数のLEDを結合し構造化する際に、すべてのLEDを一つのグループとして構造化するのではなく、複数のグループに分割し、それぞれの分割されたグループごとに、同一あるいは異なる所定の合成されたＶｆを作り出す構造を設定し、さらにそのグループ同士を結合して全体的なＶｆを合成することにより、入力電圧との差分電圧を減少せしめることにより損失を減少することを特徴とする。
【発明の効果】
【００３８】
本発明に係るＬＥＤを用いた照明装置は、従来の構成をさらに発展させ、発光素子と構造変更素子を同一基板上に半導体技術により一体的に形成し、これにより従来の構成をさらに最適化し、電流制御回路の動作効率が最適化されることにより、制御回路、素子における損失を低減し、多大なコストダウンが可能となるＬＥＤを用いた照明装置を提供できるという利点がある。
【図面の簡単な説明】
【００３９】
【図１】図１は、本発明に係るＬＥＤを用いた照明装置の構成を説明するための概念図である。
【図２】図２は、本発明に係るＬＥＤを用いた照明装置のシリコン側のスイッチＦＥＴ及び制御回路のＣＭＯＳＦＥＴトランジスタを作成したところの基板断面図に相当する概念図である。
【図３】図３は、本発明に係るＬＥＤを用いた照明装置の電気的回路を多層にわたりトランジスタを結合するために作成したところの基板断面図に相当する概念図である。
【図４】図４は、本発明に係るＬＥＤを用いた照明装置の接着基板と電気的な結合をするためにコンタクトポイントを作成したところの基板断面図に相当する概念図である。
【図５】図５は、本発明に係るＬＥＤを用いた照明装置のサファイア基板上にＧａＮ単結晶を成長させたのち発光活性層を作成し、Ｎ型層のコンタクトホールを開けたところの基板断面図に相当する概念図である。
【図６】図６は、本発明に係るＬＥＤを用いた照明装置の発光基板側のインターコネクト接合構造を作成したところの基板断面図に相当する概念図である。
【図７】図７は、本発明に係るＬＥＤを用いた照明装置のシリコン支持基板と発光基板側を接着したところの基板断面図に相当する 概念図である。
【図８】図８は、本発明に係るＬＥＤを用いた照明装置のサファイア基板をレーザーリフトオフして除去し、ＬＥＤ構造を分離したところの基板断面図に相当する概念図である。
【図９】図９は、本実施例に於けるスイッチマトリクス動作の理解のための説明図である。
【図１０】図１０は、LEDエレメントの直列数の変化を示した概念図である。
【図１１】図１１は、実用正帰化を行ったあとの交流電圧と状態（ステート１乃至６）とＬＥＤの直列数と電流変化と点灯状態を示した概念図である。
【図１２】図１２は、実用正帰化を行ったあとの交流電圧と状態（ステート１乃至６）と電圧波形同期のパターンを示した概念図である。
【図１３】図１３は、ＬＥＤアレイマトリクスのアレイ形状の変化パターンを説明する模式図である。
【発明を実施するための形態】
【００４０】
本発明は、半導体基板上に設けられた発光素子構造物と、該半導体基板上で該発光素子構造物の近傍領域に設けられた回路構造変更用制御素子構造物と、該発光素子構造物と該回路構造変更用制御素子構造物を電気的に接続する構造物とを有し、該発光素子は半導体プロセスにより形成されるＬＥＤ発光素子であり、該回路構造変更用制御素子は半導体プロセスにより形成される制御素子であり、該発光素子及び該回路構造変更用制御素子は基板上に夫々複数が形成され、さらに、該電気的接続する構造物により相互に接続されることにより、該発光素子の接続構造を動的に変更可能とし、該回路構造変更用制御素子は回路構造変更制御回路からの制御信号に従い、該発光素子に印加される交流電力波形に適した接続構造に変更することにより、逐次変化する印加電圧と素子の要求電圧を最適化し、且つ交流電力波形を直流に変換しないにもかかわらず常時すべての素子がほぼ点灯することによりフリッカーが低減され、さらに電流制御回路の動作効率が最適化されることにより損失発熱を低減することを特徴とする、一体型発光素子である。
【００４１】
また本発明は、前記回路構造変更用制御素子が、制御信号に応答して前記発光素子構造物の動作を制御することを特徴とする。
【００４２】
また本発明は、該制御素子構造物が、スイッチング素子を含むことを特徴とし、さらに該スイッチング素子が、トランジスタであることを特徴とし、さらに該トランジスタがＭＯＳＦＥＴ又はＪＦＥＴであることを特徴とする。
【００４３】
また本発明は、該ＬＥＤ接続構造が２の冪乗の数のＬＥＤ発光素子により構成され、該ＬＥＤ接続回路構造内の回路構造変更制御は、発光素子全数より小さい２の冪乗の数の発光素子群によって構成される発光単位に分割され、該発光素子の接続回路形態を変更する該予め設定された接続回路構造パターンに対応する接続機構及び該接続回路構造変更制御回路は、印加される制御信号入力に対応して、接続回路構造パターンを動的に変化させることを特徴とする。
【００４４】
また本発明は、該マトリクス構造変更制御回路が、逐次変化する電力交流波形電圧に対応して、正規化された基準電圧との比較を動的に行うことによりマトリクス制御構造ビットの出力値を最適な値に確定することを特徴とする。
【００４５】
また本発明は、該ＬＥＤを用いた照明装置が、夫々のＬＥＤ発光素子に印加される電流がＬＥＤ接続構造の変更に関わらず一定となるような一定電流制御回路を備えてなることを特徴とする。
【００４６】
また本発明は、該一定電流制御回路が、該ＬＥＤマトリクスの外部に一括制御定電流制御回路として配置されてなることを特徴とする。
【００４７】
また本発明は、該一括制御定電流制御回路が、定電流素子（ＣＲＤ）、電界効果トランジスタ（ＦＥＴ）、バイポーラトランジスタを含む定電流回路であることを特徴とする。
【００４８】
また本発明は、該一定電流制御回路が、印加される電圧にかかわらずフィードバック制御により動的に一定電流制御を行うことを特徴とする。
【００４９】
また本発明は、商用電源から整流した脈流をＬＥＤマトリクスに供給する電源部と、入力される商用電源の波形に対する同期信号を生成する同期波形フィルタと、該同期波形フィルタからの信号による動作ステートを決定する動作ステート比較検出器と、該ＬＥＤマトリクスの接続構造を任意且つ／又は最適な状態に変更するＬＥＤエレメントスイッチユニットとマトリクス構造変更制御回路とを備えることを特徴とする、照明装置である。
【００５０】
また本発明は、該同期波形フィルタが商用電源から整流した脈流をＬＥＤマトリクスに供給する電源部に接続され、該脈流からのフィルタリング信号を取得し、動作ステートを決定する動作ステート比較検出器に出力することを特徴とする。
【００５１】
また本発明は、該商用電源から整流した脈流をＬＥＤマトリクス及び該同期波形フィルタに供給する電源部がブリッジ整流器であり、該ブリッジ整流器は該ＬＥＤマトリクス及び該同期波形フィルタの双方に商用電源から全波整流または両波整流した脈流を出力することを特徴とする。
【００５２】
また本発明は、該商用電源から整流した脈流をＬＥＤマトリクス及び該同期波形フィルタに供給する電源部がブリッジ整流器であり、該ブリッジ整流器は該ＬＥＤマトリクスに商用電源から整流した脈流を出力する第一のブリッジ整流器及び該同期波形フィルタに商用電源から整流した脈流を出力する第二のブリッジ整流器を備えることを特徴とする。
【００５３】
また本発明は、該照明装置が、一定電流制御回路により制御するステート制御電流ルックアップテーブルを含み、該正規化された電圧と電流の関係を保持するルックアップテーブルと逐次変化する電圧比較により一括制御定電流制御回路による段階的な一定電流制御を行うことを特徴とする。
【００５４】
また本発明は、該照明装置が、シリコン基板上に、電力を扱うFETスイッチ以外に演算増幅器、比較器、論理回路及び／又はＣＰＵなどの高度なデータ処理を行うハードウエアが搭載されていることを特徴とする。
【００５５】
また本発明は、該照明装置が、デジタル制御の場合において、アナログ量を量子化し、その数値を使用して制御アルゴリズムを専用のソフトウエアにより実行することを特徴とする。
【００５６】
また本発明は、該照明装置が、アナログ制御の場合において、オペアンプと比較機を用いて、条件付き専用の論理回路の出力を構造変更及び／又は電流変更に使用することを特徴とする。
【００５７】
また本発明は、該制御素子構造物が、サブストレートに形成され、該発光素子構造物はサブストレート上に積層された異種の材料により形成されたことを特徴 とする。
【００５８】
また本発明は、該サブストレートが、シリコンサブストレートであることを特徴 とする。
【００５９】
また本発明は、該サブストレート上に積層された異種の材料が、ガリウム及び砒素を主成分とすることを特徴 とする。
【００６０】
また本発明は、該ＬＥＤ接続回路構造の変更にあたり、予め回路変更される対象の接続構造パターンが設定されてなり、且つ、該予め設定された接続回路構造パターンに対応する接続機構を有し、該接続回路構造変更制御回路から該予め設定された接続回路構造パターンに対応する接続機構に供給される制御信号に従い、該発光素子に印加される交流電力波形に適した形態にＬＥＤ接続回路構造を変更することを特徴とする。
【００６１】
また本発明は、該予め設定された接続回路構造パターンに対応する接続機構が、あらかじめ設定された低抵抗配線による、回路パターンに対応するスイッチ切り替え接続機構であることを特徴とする。
【００６２】
また本発明は、該低抵抗配線が、低抵抗金属配線パターンであることを特徴とする。
【００６３】
また本発明は、該発光素子に印加される交流電力波形に適した形態にＬＥＤ接続回路構造を変更するにあたり、複数のＬＥＤを結合し構造化する際に、すべてのＬＥＤを一つのグループとして構造化するのではなく、複数のグループに分割し、それぞれの分割されたグループごとに、同一あるいは異なる所定の合成されたＶｆを作り出す構造を設定し、さらにそのグループ同士を結合して全体的なＶｆを合成することにより、入力電圧との差分電圧を減少せしめることにより損失を減少することを特徴とする。
【００６４】
本発明に係るＬＥＤを用いた照明装置は、従来の構成をさらに発展させ、発光素子と構造変更素子を同一基板上に半導体技術により一体的に形成し、これにより従来の構成をさらに最適化し、電流制御回路の動作効率が最適化されることにより、制御回路、素子における損失を低減し、多大なコストダウンが可能となるＬＥＤを用いた照明装置を提供できる。
【実施例１】
【００６５】
図１は、本発明に係るＬＥＤを用いた照明装置の構成を説明するための概念図である。
本発明に係るＬＥＤを用いた照明装置は、半導体基板上に設けられた発光素子構造物と、  該半導体基板上で該発光素子構造物の近傍領域に設けられた回路構造変更用制御素子構造物と、該発光素子構造物と該回路構造変更用制御素子構造物を電気的に接続する構造物とを有し、該発光素子は半導体プロセスにより形成されるＬＥＤ発光素子であり、該回路構造変更用制御素子は半導体プロセスにより形成される制御回路及びスイッチング素子であり、該発光素子及び該回路構造変更用制御素子は基板上に夫々複数が形成され、さらに、該電気的に接続する構造物によりあらかじめ対応する回路位置において相互に接続されることにより、該発光素子の接続構造を動的に変更可能とし、該回路構造変更用制御素子は回路構造変更制御回路からの制御信号に従い、該発光素子に印加される交流電力波形に適した接続構造に変更することにより、逐次変化する印加電圧と素子の要求電圧を最適化し、且つ、交流電力波形を直流に変換しないにもかかわらず、常時すべての素子がほぼ点灯することによりフリッカーが低減され、さらに電流制御回路の動作効率が最適化されることにより損失発熱を低減することを特徴とする、一体型発光素子である。
【００６６】
本実施例に於いては、まず、半導体プロセスにより形成されるスイッチ素子である回路構造変更用制御素子と、その状態を制御する電子回路を同じく形成した。
縦型高効率発光素子を作る際に使用されるシリコン保持基板がこれに該当し、最終的に金属コンタクトポイント構造で相互接続されることにより、複数のすべての発光素子と回路的に結合される。  
図２は、シリコン側のスイッチ及び制御回路のMOSFETトランジスタを作成したところの基板断面図に相当する。
一般的な半導体IC用シリコンウエファを利用する、基本的にN型でもP型でもよい。MOS型FETスイッチトランジスタはウエファの型に応じたチャンネルを持つことになる、制御回路部分は一般的なCMOS論理回路とトランジスタと抵抗を組み合わせたアナログ回路の構成になることから、必要な部分をマスキングしてウエファの相補チャンネルを作成するウエルを所定の回路構造となるようなレイアウト位置に従い作成する。具体的にはP型シリコン基板上にNチャンネルエンハンスメント型スイッチングMOSFETパワー素子とエンハンスメント型CMOS論理回路及びMOSEFETトランジスタと抵抗を作成する手順を採用した。したがって、ウエルはN型となり、その領域にはPチャンネルエンハンスメント型MOSFETを作成することになる。マスキングはウエファ全面にフォトレジスト塗布の後に光学マスクパターンを使用して露光、現像し、N型イオン注入を経て、不要なレジストは除去する。その後加熱処理を行うことにより、表面に打ち込まれたイオンは所定の深さ方向へ拡散する。
次に、酸化炉中で薄い酸化膜を作成し、CVD（ケミカルべーパーデポジション）法により窒化膜を堆積したのちに、チャンネルストッパと呼ばれるトランジスタ素子ごとの活性部、非活性部分の分離をする。
フォトレジストを使用して分離領域へ光学マスクパターンにより選択露光、現像したのちに、非活性部分の酸化膜と窒化膜のみをプラズマエッチングにより除去し、その後レジストを除去する。
さらに、フォトレジストを使用してNウエル領域を、光学マスクパターンにより選択露光、現像してマスキングし、P型Bイオンの注入を行う。結果的には、P領域の分離領域にのみＢが注入された事になる。その後不要なレジストは除去する。
次に、素子分離領域を横切る配線を可能にするため十分に厚いアイソレーション酸化膜を高温水蒸気と反応させ作成する。トランジスタが作成される活性領域、能動領域あるいは素子領域には、以前のマスキング工程により酸化膜、窒化膜が残っているので、水蒸気との反応は阻止され、アイソレーション膜より薄い酸化膜にとどまる。その後、フッ酸、ドライエッチなどで活性領域、能動領域あるいは素子領域の酸化膜、窒化膜を大部分除去する。
不活性領域は十分な酸化膜の厚さが確保されているのでエッチングにより若干薄くなるが、機能に影響はない。
結果的に、素子領域におけるトランジスタの横幅、つまり所望のチャンネル長が所望のマスクレイアウトに従い決定される。パワーFETスイッチ部の大きさは要求される制御電力に応じて変更し、論理回路部のトランジスタ長より数十倍から百倍以上となる。トランジスタの並列化、直列化、多段ドライブ化など回路構成により多様に変形する。
次に、各チャンネルのMOSEFETトランジスタのVt調節の目的のために、チャンネルの不純物濃度を制御する、その方法はイオン注入を規定量のチャンネルドープにより行う。まず、露光現像により所望のＮウエル部分を隠すようにレジストを残し、所要のＢイオンを注入する。次にレジストをドライエッチにより剥離し、再度、露光現像によりＮウエル部分以外をレジストで隠しマスキングし、ＰまたはAsを所定量イオン注入する。
このことにより各MOSFETのチャンネルになる部分のイオン濃度が決定され、MOSEFETトランジスタのVtを決める。不要となったレジストを除去し、さらに活性領域、能動領域あるいは素子領域の酸化膜を除去する。
次にMOSEFETのゲート酸化膜を作成する。
まず、フッ酸系のエッチング液により表面をクリーニングしたのちに高温酸素雰囲気中で酸化膜を作成する。この絶縁酸化膜がMOSEFETのゲート電極の電位によりチャンネル領域の状態を変化させてスイッチ動作を可能にする。
次にMOSEFETのゲート電極を作成する。
ゲート酸化膜の上に多結晶シリコンをCVD法により析出させる。ゲート電極の電気抵抗を低くするために成長させる多結晶シリコンに不純物を添加する。
ゲート電極及び、ゲート電極と同じ材料を使用した最下層の配線構造となる部分のみに、所定のレイアウト情報に従って、露光、現像によりレジストを残しマスキングして、その他の部分をエッチングし、不要なレジストを除去する。
結果的に、それぞれのMOSEFETのゲート電極と、多結晶シリコン配線レイヤーを形成する。次にMOSEFETのソース領域とドレイン領域を、フォトリソグラフィによりマスキングし、必要なイオン注入により作成する。
まず、所定のレイアウト情報に従い露光、現像を行い、ｎウエルをレジストでマスキングし、基板全面にAsイオンを注入する。次にレジストを剥離して、さらに所定のレイアウトに従いｎウエル部分以外をレジストでマスキングしてＢイオンを注入し、レジストを除去する。
次に、作成したPチャンネル及びNチャンネルのMOSEFETを保護するために表面にシランと酸素を加熱し、CVD法により、上層に位置する配線レイヤーとの絶縁膜を堆積する。
図３は、電気的回路を多層にわたりトランジスタを結合するために作成したところの基板断面図に相当する。
次にコンタクトホールを作成し、上層に位置する金属配線との接続構造を作る。
レイヤー間絶縁膜のコンタクトになる部分以外を所定のレイアウト情報に従い露光、現像を行い、レジストを残し、マスキングし、ドライエッチングによりコンタクト部の層間絶縁酸化膜を的確に除去したのちに、レジストを除去する。
次にコンタクトホールの空いた状態のウエファ面に配線となる金属アルミニウムをCVD法により堆積する。配線構造となる所定レイヤーのレイアウト情報に従い、露光、現像を行い、回路設計されたホール同士の結線部分のみにレジストを残しマスキングし、エッチングにより不要部分の金属を除去することにより、電気的な回路構造を作成する。
次の多層レイヤー間絶縁膜のコンタクトになる部分以外を所定のレイアウト情報に従い露光、現像を行い、レジストを残し、マスキングし、ドライエッチングにより層間絶縁酸化膜を的確に除去したのちに、レジストを除去する。
さらにコンタクトホールの空いた状態のウエファ面に配線となる金属アルミニウムをCVD法により堆積する。配線構造となる所定レイヤーのレイアウト情報に従い、露光、現像を行い、回路設計された結線部分のみにレジストを残しマスキングし、エッチングにより不要部分の金属を除去することにより、多層に配置される交差領域が絶縁される電気的な立体回路構造を作成する。
所定の金属配線層数になるまで、レイヤーごとの金属配線レイアウト情報に従い、レイヤーごとの平坦化処理を挿入し、これを繰り返す。
かかる工程によって、制御回路と制御素子である回路構造変更用制御素子を形成した。
【００６７】
MOSEFETスイッチ素子とCMOSFET素子による制御回路を構成するすべてのレイヤーが完了したのち、全面の平坦化処理を行い、最終的に接続される発光素子基板上のP電極、N電極と回路を構成するレイアウト位置にある接続構造用コンタクトポイントを作成する。
図４は、接着基板と電気的な結合をするためにコンタクトポイントを作成したところの基板断面図に相当する。
所定の位置の接続コンタクトポイント以外を露光、現像によりレジストを残してマスキングし、ドライエッチングによりコンタクトポイントとなる領域の層間絶縁酸化膜を的確に除去したのちに、レジストを除去する。
次にウエファ全面に低抵抗金属材料Al/NiをCVD法により堆積する。
所定の位置のコンタクトポイント領域を、露光、現像によりレジストを残し、エッチングにより不要部分の金属を除去する。
最後にレジストを剥離することにより、突出したレベルにあるオーミック接続可能なコンタクトポイントが作成される。突出厚さは、後の張り合わせ工程で使用されるAgSn層の厚さと同等となるようにプロセス管理する。
この時点で、シリコン基板に構築された集積回路の品質は、検査用回路のコンタクトにプロービングすることにより、専用の機能テスト装置からの試験信号と電圧、電流計測により確認することができる。
【００６８】
一方、発光素子構造物は窒化ガリウムをベースとする構成により形成した。
図５は、サファイア基板上にGaN単結晶を成長させたのち発光活性層を作成し、N型層のコンタクトホールを開けたところの基板断面図に相当する。
ラッピング・ポリッシング研磨されているベースサファイアウエファを使用する。
のちに機能付きシリコン支持基板を接着するので、シリコン支持基板と同一サイズの８インチウエファを使用する。
過酸化水素や塩酸、フッ酸などの洗浄液でウェーハ上のパーティクルや金属、有機物を除去する。純水にて薬剤を洗浄スピン乾燥する。
次に単結晶膜成長のためのバッファ層をＣＶＤ法により成長する。
さらに、発光活性層となるGaNのＮ型半導体層とＰ型半導体層をMOＣＶＤ法により成長させる。このことによりウエファ全面に発光活性層ができる。
次に、すでにＰ電極予定領域は表面に露出していることから、内層にあるＮ電極予定領域へのコンタクトホールを作成する。
全面に感光性レジストを塗布したのちに、コンタクトホール部分以外に、所定のレイアウト情報に従って、露光、現像によりレジストを残しマスキングし、プラズマエッチングによりコンタクト部のＰ型半導体層、および発光活性層を的確に除去したのちに、レジストを除去する。
【００６９】
本実施例に於いては、さらに、発光素子構造物と該回路構造変更用制御素子構造物を電気的に接続する構造物を形成した。シリコン基板側はすでに接合構造となるコンタクトポイントを準備してあるので、ここではGaN発光基板側のインターコネクト接合構造の準備となる。
図６は、発光基板側のインターコネクト接合構造を作成したところの基板断面図に相当する。
保持基板接着時に、相互のコンタクトポイントの位置アライメントが的確である必要がある。
GaN基板に発光活性層を形成した時点において、Ｐ型層とＮ型層に電極を形成し、電極間バイアスにより発光することが確認できる。
本実施においては、縦型高効率発光の目的と、複数の発光活性部の分離及び、制御回路機能付き保持基板と相互回路接合するための、N電極のインターコネクトを作成する。
全面に感光性レジストを塗布したのちに、インターコネクト金属電極領域となる部分以外に、所定のレイアウト情報に従って、露光、現像によりレジストを残しマスキングし、
ウエファ全面に低抵抗金属材料のAl/Ni合金をCVD法により堆積する。
全面に感光性レジストを塗布したのちに、インターコネクト金属電極領域となる部分に、所定のレイアウト情報に従って、露光、現像によりレジストを残しマスキングし、ドライエッチングすることにより不要部分の金属を除去する。そしてレジストを剥離するとＮ電極はP型半導体層と同一レベルになる。
次に素子の安定性を高めるためにP電極の接続構造領域となる部分とN電極接続構造を、所定のレイアウト情報に従って、露光、現像によりレジストを残しマスキングし、表面にシランと酸素を加熱し、CVD法により、酸化絶縁保護膜を堆積し、その後レジストを除去する。電極部分は酸化膜レベルより低い位置となり、このレベルでは基板接着時に導通しないため、電極領域にさらに金属を堆積させる。P電極領域は電極領域そのものの電気的抵抗を減少させる目的、そして、N電極は保持基板側の電極間との接触抵抗の低下を目的として、最適化されたレイアウト情報に従って露光、現像によりレジストを残しマスキングし、低抵抗金属材料のAgをCVD法により堆積する。その後、反転したレイアウトマスクを使用して露光、現像によりレジストを残しマスキングし、P電極とN電極以外をドライエッチングにより不要部分の金属を除去し、レジストを除去した後に平滑化研磨をすることにより、接続電極領域以外は絶縁酸化膜により保護されており、かつ、同一レベルにある表面に露出したP電極とN電極が形成される。
かかる工程により、発光素子のP電極とN電極をシリコン基板と回路電気的に接続する構造物として、インターコネクト電極の形成が行われた。ここで形成されたインターコネクト電極は、複数の発光素子構造物と該回路構造変更用制御素子構造物を電気回路的に接続するコンタクトポイント構造物と接続され、最終的に一体型発光素子が形成される。
【００７０】
シリコン支持基板のコンタクトポイント接続構造と、インターコネクト電極領域以外に、接着材料AuSnが塗布されたGaN発光基板を、正確にアライメントした位置に調整し圧着し、加熱することにより張り合わせる。
図７は、シリコン支持基板と発光基板側を接着したところの基板断面図に相当する。
結果的に張り合わせできるので、シリコン基板側に、接着材料AuSnを塗布しても構わない。
この時点で発光素子のP電極とN電極は、支持基板側のMOSEFETトランジスタ制御回路とオーミック接合している。
次に、縦型複数ジャンクション高効率発光素子構造とするための準備をする。
図８は、サファイア基板をレーザーリフトオフして除去し、LED構造を分離したところの基板断面図に相当する。
まず、ウエファを反転し、土台となるサファイア基板をレーザーリフトオフして除去し、LED構造の分離領域以外を、所定のレイアウト情報に従い、露光、現像によりレジストを残しマスキングし、プラズマエッチングにより不要部分のGaN層を除去し、その後レジストを除去することにより、複数のLED素子に分離する。
LED素子は個々に分離されるが、個々のLEDのインターコネクト部のP電極とN電極は、シリコン支持基板上の所定の駆動回路となる相互のMOSEFETスイッチ素子とすべて接続されている。
かかる工程により作成された発光素子は、複数の発光素子と、それらの接続構造を変更する素子、その状態を制御する回路が相互に接続され、入力された交流電力波形に追従し、動的に変改することにより、最適化された電圧と損失を実現することが可能になる。
【００７１】
図９は、本実施例に於けるスイッチマトリクス動作の理解のための説明図である。本発明は、かかる駆動方法を用いたことにより本来直流駆動素子であるＬＥＤ発光素子を商用電源からの交流によって駆動することが可能となり、このことによって直流への整流回路が不要となりそこで必要であったコンデンサ等の部品を用いずに半導体により構成される回路のみでの駆動が可能となったことにより、一体型発光素子が可能となったのである。以下、かかる駆動方法について説明する。
【００７２】
本図においては、１２８個のＬＥＤを用いる場合の例について説明する。なお、本発明はＬＥＤの実装数に限定はなく、効率も考慮した上で任意の数のＬＥＤを作り込めば良い。最高動作電圧を超える電圧域に於いては図中最上段に示すように全ＬＥＤ発光素子が直列になるようにスイッチされる。電圧が最高動作電圧の１／２の場合は１／２直列となるようにスイッチされる。以下、ビット数に対応してマトリクスがスイッチングされ、最終的に最高動作電圧の１／１２８の場合はすべて並列になるようにスイッチングされる。
【００７３】
この場合、論理的には１２８個のＬＥＤを２の冪乗となる形状に逐次変化させ、同時に要求される電圧を加えればよいが、実際のＬＥＤ素子の動作電圧は最低でも３Ｖ必要となるため、それぞれのマトリクススイッチの形状の要求電圧は、必ずしも交流１００Ｖの周期的な電圧波形と一致しない。そのため、正規化を行うことによりマトリクス構造制御ビットの最適化を行う。
図１０は、本実施例に於けるLEDエレメントの直列数の変化を示した概念図である。
【００７４】
図１１は、実用正帰化を行ったあとの交流電圧と状態（ステート１乃至６）とＬＥＤの直列数と電流変化と点灯状態を示した概念図である。
実用化の為のマトリクス構造の切り替え方法と基板上配線数の決定のため、かかる正規化が必要となる。動作メカニズムとしては、交流電源の変化する電圧に応じた動作ステートに従い、ＬＥＤマトリクスを動的に変形させると同時に、逐次変化するＬＥＤエレメントの印加電圧に応じてその動作ステートに必要となるＬＥＤの電流値も制御する。
【００７５】
図１２は、実用正帰化を行ったあとの交流電圧と状態（ステート１乃至６）と電圧波形同期のパターンを示した概念図である。
ＬＥＤアレイマトリクスを直列、並列で切り替えることにより全ＬＥＤをどの動作電圧でも点灯させることができる。本発明に係るＬＥＤを用いた照明装置、ＬＥＤを用いた照明装置の駆動回路及びＬＥＤを用いた照明装置の駆動方法は、１２８個のＬＥＤアレイ形状を入力される交流波形に伴って、並列、直列構造を変化させることにより、印加電圧と素子の要求電圧を最適化し、電流制御回路の動作効率が最適化されることにより、制御回路、素子における損失（廃熱）を最小化することができる。
【００７６】
本発明に係るＬＥＤを用いた照明装置、ＬＥＤを用いた照明装置の駆動回路及びＬＥＤを用いた照明装置の駆動方法は、すべてのＬＥＤは、ＬＥＤの最小起動電圧Ｖｆを越えた時点で全点灯が可能である。
図１３は、ＬＥＤアレイマトリクスのアレイ形状の変化パターンを説明する模式図である。
交流電圧の低い部分では並列化されているために、低電圧から点灯可能となる。また、常時すべてのＬＥＤが点灯しているため、一般的なコンデンサレス交流方式とは異なり、フリッカーが発生しないという利点がある。
【００７７】
以上述べてきたように、本発明に係るＬＥＤを用いた照明装置は、従来の構成をさらに発展させ、発光素子と構造変更素子を同一基板上に半導体技術により一体的に形成し、これにより従来の構成をさらに最適化し、電流制御回路の動作効率が最適化されることにより、制御回路、素子における損失を低減し、多大なコストダウンが可能となるＬＥＤを用いた照明装置を提供できる。
【産業上の利用可能性】
【００７８】
本発明に係るＬＥＤを用いた照明装置は、本発明に係るＬＥＤを用いた照明装置は、従来の構成をさらに発展させ、発光素子と構造変更素子を同一基板上に半導体技術により一体的に形成し、これにより従来の構成をさらに最適化し、電流制御回路の動作効率が最適化されることにより、制御回路、素子における損失を低減し、多大なコストダウンが可能となるＬＥＤを用いた照明装置を提供でき、そのコストダウンと小型化の効果は非常に大きいものがあるから、以って産業上の利用価値は多大であると言える。
【図１】
2019192746.tif 000003
【図２】
2019192746.tif 000004
【図３】
2019192746.tif 000005
【図４】
2019192746.tif 000006
【図５】
2019192746.tif 000007
【図６】
2019192746.tif 000008
【図７】
2019192746.tif 000009
【図８】
2019192746.tif 000010
【図９】
2019192746.tif 000011
【図１０】
2019192746.tif 000012
【図１１】
2019192746.tif 000013
【図１２】
2019192746.tif 000014
【図１３】
2019192746.tif 000015