(57)【要約】【課題】意図しないデータが記憶領域に格納されて記憶領域が初期化されることを防止する。【解決手段】複数の記憶領域を共通のクリアデータ（００ｈ）となるように初期化するときに、複数のアドレスのうちの一の記憶領域（１つのアドレス）を初期化するにあたって、クリアデータ（００ｈ）を作成し、作成したクリアデータ（００ｈ）を一のアドレスに格納して一のアドレスを初期化し、他の記憶領域（１つのアドレス）を一のアドレスに続けて初期化するにあたって、クリアデータ（００ｈ）を再度作成し、作成したクリアデータ（００ｈ）をそのアドレスとは別のアドレスに格納して別のアドレスを初期化する。【選択図】図２
2019126576.tif 000002
【特許請求の範囲】
【請求項１】
所定の遊技を行う遊技機であって、
制御に関するデータを複数の記憶領域に記憶する記憶手段と、
所定条件が成立したときに、前記複数の記憶領域を共通の初期データとなるように初期化する初期化手段とを備え、
前記初期化手段は、
前記複数の記憶領域のうちの一の記憶領域を初期化するにあたって、前記初期データを作成し、該初期データを用いて該一の記憶領域を初期化し、
前記複数の記憶領域のうちの他の記憶領域を前記一の記憶領域に続けて初期化するにあたって、前記初期データを再度作成し、該初期データを用いて該他の記憶領域を初期化する
ことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技を行う遊技機に関する。
【背景技術】
【０００２】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの始動入賞領域に遊技媒体が入賞したときに複数種類の識別情報の可変表示が行われるパチンコ遊技機や、所定の賭数を格納し、スタート操作が行われたときに、複数種類の識別情報（例えば、図柄）の可変表示が行われるスロットマシンなどがある。このように識別情報の可変表示を実行可能に構成された遊技機では、可変表示部において識別情報の可変表示の表示結果が所定の表示結果となった場合に、所定の遊技価値（例えば、大当たり状態への移行など）を遊技者に与えるように構成されたものがある。
【０００３】
このような遊技機として、記憶領域のアドレスを更新しながら固定値であるクリアデータを順次に記憶領域に格納していくことにより、複数の記憶領域を初期化する遊技機が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６-１５４７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１の遊技機では、アドレスを更新しながら同一の処理を繰り返すことにより複数の記憶領域を初期化するが、何らかの要因でクリアデータとして本来のデータと異なるデータが読み出されてしまった場合に、意図しないデータにより記憶領域が初期化されてしまうおそれがある。
【０００６】
本発明は、このような問題点に着目してなされたものであり、意図しないデータが記憶領域に格納されて記憶領域が初期化されることを防止できる遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の遊技機は、
所定の遊技を行う遊技機（例えば、遊技機１）であって、
制御に関するデータを複数の記憶領域に記憶する記憶手段（例えば、ＲＡＭ）と、
所定条件が成立したときに、前記複数の記憶領域を共通の初期データとなるように初期化する初期化手段（例えば、図２に示すＲＡＭクリア処理）とを備え、
前記初期化手段は、
前記複数の記憶領域のうちの一の記憶領域を初期化するにあたって、前記初期データを作成し、該初期データを用いて該一の記憶領域を初期化し（例えば、図２のＳａ６、Ｓａ７の処理を行う部分）、
前記複数の記憶領域のうちの他の記憶領域を前記一の記憶領域に続けて初期化するにあたって、前記初期データを再度作成し、該初期データを用いて該他の記憶領域を初期化する（例えば、図２のＳａ６、Ｓａ７の処理を行う部分）。
この構成によれば、意図しないデータが記憶領域に格納されて記憶領域が初期化されることを防止できる。
【０００８】
所定アドレスで示される記憶領域に引数を用いて格納されるデータを格納する第１命令を実行する第１命令実行手段と、
所定アドレスで示される記憶領域に特定レジスタのデータを格納する第２命令を実行する第２命令実行手段とを備え、
前記第１命令の実行に用いるプログラムよりも前記第２命令の実行に用いるプログラムのほうがプログラム容量が小さく、
初期化手段は、記憶領域を初期化するにあたって作成した初期データを前記第２命令の実行により前記特定レジスタに格納し、前記特定レジスタに格納した初期データを用いて記憶領域を初期化する
この構成によれば、複数の記憶領域を初期化するためのプログラム容量を小さくすることができる。
【０００９】
初期化手段は、第２命令の実行により記憶領域を初期化するにあたって、記憶領域を初期化するたびに初期データを前記第２命令の実行により毎回特定レジスタに格納し直し、前記特定レジスタに格納し直した初期データを用いて記憶領域を初期化する（例えば、図２のＳａ６の処理を行う部分）
この構成によれば、意図しないデータが記憶領域に格納されて記憶領域が初期化されることを防止できる。
【００１０】
初期化手段は、
遊技の進行における第１契機で第１種類の複数のデータが格納された複数の記憶領域を初期化するとともに、遊技の進行における第２契機で第２種類の複数のデータが格納された複数の記憶領域を初期化し、
前記第１契機と前記第２契機とで共通の処理を行うことにより複数の記憶領域を初期化する（例えば、図２に示すＲＡＭクリア処理）。
この構成によれば、複数の記憶領域を初期化するためのプログラム容量を小さくすることができる。
【００１１】
初期化手段は、複数の記憶領域のアドレスを記憶したアドレス記憶テーブルにおいて読み出し箇所のアドレスを更新しながら初期化する記憶領域のアドレスを特定するアドレス特定手段を含む（例えば、図２のＳａ２の処理を行う部分）。
この構成によれば、複数の記憶領域を初期化するための処理を好適に実行することができる。
【００１２】
アドレス特定手段は、アドレス記憶テーブルにおいて先頭の読み出し箇所となるアドレス（例えば、Ｎ）の１つ手前のアドレスからアドレス（例えば、Ｎ-ｎ）の更新を開始することにより、最初に初期化する記憶領域のアドレスを特定する（例えば、図２のＳａ２の処理を行う部分）。
この構成によれば、繰り返し処理を好適に流用することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施の形態に係る遊技機を示す図である。
【図２】遊技機が実行するＲＡＭクリア処理のフローチャートである。
【図３】ボーナスが入賞したときにクリアデータやクリアデータ以外の制御データを格納するために使用されるアドレスの説明図である。
【図４】ＲＡＭにおけるアドレスマップの一例を示す説明図である。
【発明を実施するための形態】
【００１４】
［遊技機の構成］
図１は、本実施の形態に係る遊技機１を示す図である。図１に示すように、本実施の形態に係る遊技機１は、画像を表示する液晶表示器５１と、楽曲や演出音などの音声を出力するスピーカ５３，５４とを備える。
【００１５】
遊技機１は、遊技制御用マイクロコンピュータを備えている。遊技制御用マイクロコンピュータは、プログラムに従って制御動作を行うＣＰＵ、遊技進行制御用のプログラムなどを記憶するＲＯＭ、ワークメモリとして使用される記憶手段としてのＲＡＭなどを備えている。
【００１６】
［ＲＡＭについて］
ＲＡＭには、遊技制御に関するデータなどの各種制御データを保存する記憶領域が複数設けられており、遊技制御を実行するときの作業領域として用いられる。ＲＡＭは、電力供給停止時に電力供給停止前の遊技状態を示す制御に関するデータがバックアップ可能である。
【００１７】
［ＲＡＭクリア処理（初期化処理）について］
ＲＡＭクリア処理（初期化処理）は、所定条件が成立したときに実行される。所定条件とは、例えば、クリアスイッチがオンされたこと、電源投入されたこと、エラーが発生したこと、有利状態が開始したこと、有利状態が終了したこと、単位遊技が終了したことなどである。ＲＡＭクリア処理は、ＲＡＭ内の複数の記憶領域のうち、成立した所定条件に応じた複数の記憶領域を初期値の状態に戻す初期化を行う処理のことである。ＲＡＭ内には、複数の記憶領域が設けられているが、その記憶領域の１つ１つにアドレスが割振られている。アドレスによりＲＡＭ内の１つの記憶領域の位置が示される。複数の記憶領域に割り振られたアドレスはＲＡＭに格納されているアドレス記憶テーブルが記憶している。ＲＡＭクリア処理においては、初期化の対象となる複数のアドレス（記憶領域）の１つ１つに初期値（固定値）である共通のクリアデータ（００Ｈ）を格納することで、複数の記憶領域を初期値の状態に戻す。このように、アドレスに初期値であるクリアデータ（００Ｈ）を格納する処理を初期化という。なお、本実施形態では、記憶領域をアドレスと言い換えて説明することがある。なお、初期化の際には、クリアデータ（００Ｈ）ではなく、初期値以外の普段の遊技では使用されないデータをアドレスに格納するようにしてもよい。
【００１８】
ＲＡＭクリア処理では、複数の記憶領域を共通のクリアデータ（００ｈ）となるように初期化するときに、複数のアドレスのうちの一の記憶領域（１つのアドレス）を初期化するにあたって、クリアデータ（００ｈ）を作成し、作成したクリアデータ（００ｈ）を一のアドレスに格納して一のアドレスを初期化し、他の記憶領域（１つのアドレス）を一のアドレスに続けて初期化するにあたって、クリアデータ（００ｈ）を再度作成し、作成したクリアデータ（００ｈ）をそのアドレスとは別のアドレスに格納して別のアドレスを初期化する。これにより、複数の記憶領域に共通のクリアデータ（００Ｈ）が順次に格納されて各記憶領域が順次に初期化されていく。なお、本実施形態のＲＡＭクリア処理では、ＲＡＭ内の複数のアドレスにクリアデータ（００Ｈ）を格納する他、成立した所定条件に応じてクリアデータ以外の制御データを所定の記憶領域に格納することがある。
【００１９】
上記のように複数のアドレスを順次に初期化するときに、クリアデータを作成する処理を行わず、元から作成してあったクリアデータを読み出してアドレスに格納するという同一の処理を毎回経由するように構成すると、何らかの要因で本来格納するはずのクリアデータと異なる初期値のクリアデータが読み出された場合には、意図しないクリアデータによってアドレスが初期化されてしまうおそれがある。しかし、上記のように、クリアデータを作成してクリアデータを１つのアドレスに格納し、続けて別のアドレスにクリアデータを格納するときに同一のクリアデータを再度作成して格納することにより、意図しないクリアデータが初期化するアドレスに格納されることを防止できる。
【００２０】
ここで、複数の記憶領域のうちの一の記憶領域と他の記憶領域とは、Ｎ番目のアドレス（Ｎは整数）とＮ＋ｎ番目のアドレス（ｎは整数）という順序の関係にある。なお、複数の記憶領域のうちの一の記憶領域と他の記憶領域とは、連続的な順序であっても不連続な順序であってもよい。例えば、一の記憶領域が１番目のアドレスの場合、他の記憶領域が２番目のアドレスという関係であってもよいし、一の記憶領域が１番目のアドレスの場合、他の記憶領域が５番目のアドレスという関係であってもよい。また、複数の記憶領域のうちの一の記憶領域と他の記憶領域とは、複数のアドレスがまとまった領域を一の記憶領域とし、複数のアドレスがまとまった他の領域を他の記憶領域とする関係であってもよい。具体的には、一の記憶領域が１番目〜３番目のアドレスの場合、他の記憶領域が４番目〜６番目のアドレスという関係であってもよい。また、一の記憶領域が１番目〜３番目のアドレスの場合、他の記憶領域が７番目〜９番目のアドレスという関係であってもよい。なお、一の記憶領域が複数の領域を含み、他の記憶領域が１つの領域である関係、または、一の記憶領域が１つの領域で、他の記憶領域が複数の領域を含む関係であってもよい。
【００２１】
［ＲＡＭクリア処理について］
次に、図２を用いて本実施形態のＲＡＭクリア処理について説明する。ＣＰＵは所定条件が成立したときにＲＡＭクリア処理を実行する。
【００２２】
図２に示すように、ＲＡＭクリア処理において、ＣＰＵは、まず、アドレスを初期化する初期化回数を成立した所定条件に応じて設定するとともに、制御データを格納する回数であるデータ設定回数をレジスタに設定する（Ｓａ１）。なお、データ設定回数は、クリアデータをアドレスに格納する回数（すなわち、初期化回数）と、成立した所定条件に応じてクリアデータ以外の制御データを所定のアドレスに格納する回数との合計回数である。
【００２３】
次いで、アドレス記憶テーブルにおいて読み出し箇所となるアドレス（図中「読み出しアドレス」）を更新することにより読み出しアドレスを特定する（Ｓａ２）。具体的には、ＮにＮ+ｎをセットする。なお、最初にアドレスを初期化するときはＮには先頭のアドレスの１つ手前のアドレスＮ-ｎがセットされているため、１つ手前のアドレスＮ-ｎから更新を開始してＮにＮ＋ｎをセットすると最初は先頭のアドレスＮが特定されるようになっている。これにより、繰り返し処理を好適に流用できる。
【００２４】
次いで、アドレス記憶テーブルから特定した読み出しアドレスを制御データの書き込みアドレスとしてレジスタに設定する（Ｓａ３）。次いで、Ｓａ１の処理で設定したアドレスの初期化回数が「０」回になったか否かを判定する（Ｓａ４）。
【００２５】
アドレスの初期化回数が「０」回になっていないときは、アドレスの初期化回数を「１」回減算する（Ｓａ５）。そして、特定レジスタ（Ａレジスタ）に固定値のクリアデータ（００Ｈ）を格納する（Ｓａ６）。次いで、特定レジスタ（Ａレジスタ）に格納されている制御データを書き込みレジスタに格納する（Ｓａ７）。具体的には、特定レジスタ（Ａレジスタ）に格納されているクリアデータ（００Ｈ）がＳａ３で設定された書き込みレジスタに格納される。
【００２６】
一方、アドレスの初期化回数が「０」回になったときは、アドレス記憶テーブルにおける読み出しアドレスを更新することにより読み出しアドレスを特定する（Ｓａ１０）。そして、特定した読み出しアドレスから制御データを読み出し、読み出した制御データを特定レジスタ（Ａレジスタ）に格納する（Ｓａ１１）。次いで、特定レジスタ（Ａレジスタ）に格納されている制御データを書き込みレジスタに格納する（Ｓａ７）。具体的には、Ｓａ３で設定された書き込みレジスタにＳａ１１で特定レジスタ（Ａレジスタ）に格納された制御データが格納される。すなわち、アドレスの初期化回数が「０」回になった後は、書き込みアドレスとは別のアドレスに格納されている制御データを読み出し、これを書き込みアドレスに格納するための処理を行う。例えば、５番目の書き込みアドレスに格納する制御データを６番目の読み出しアドレスから読み出して５番目の書き込みアドレスに格納する処理が行われる。
【００２７】
Ｓａ７の処理が終了すると、Ｓａ１でセットしたデータ設定回数を「１」回減算する（Ｓａ８）。次いで、データ設定回数が「０」回になったか否かを判定する（Ｓａ９）。データ設定回数が「０」回になっていないときはＳａ２のステップに戻る。また、データ設定回数が「０」回になったときは処理を終了する。
【００２８】
ここで、遊技機１は、所定アドレスで示されるアドレスに引数（１バイトの数値、０ｈ）により格納されるデータを格納する第１命令と、所定アドレスで示されるアドレスに特定レジスタ（Ａレジスタ）のデータを格納する第２命令とを実行可能である。そして、引数が不要になるため、第１命令の実行に用いるプログラムよりも第２命令の実行に用いるプログラムのほうがプログラム容量が小さい。このため、本実施形態のＲＡＭクリア処理では、第２命令の実行により複数のアドレスにクリアデータ（００ｈ）を格納することにより複数のアドレスを初期化する。これにより、複数のアドレスを初期化するためのプログラム容量を小さくすることができる。
【００２９】
また、本実施形態のＲＡＭクリア処理では、図２のＳａ６の処理を行うことにより、第２命令の実行によりアドレスを初期化するたびに特定レジスタ（Ａレジスタ）のデータを毎回クリアデータ（００ｈ）に格納し直して複数の記憶領域を初期化する。これにより、意図しないデータがアドレスに格納されてアドレスが初期化されることを防止できる。
【００３０】
また、本実施形態のＲＡＭクリア処理では、遊技の進行における第１契機で第１種類の複数のデータが格納された複数のアドレスを初期化するとともに、遊技の進行における第２契機で第２種類の複数のデータが格納された複数のアドレスを初期化し、第１契機と第２契機とで図２に示す共通のＲＡＭクリア処理を行うことにより複数のアドレスを初期化する。これにより、複数の記憶領域を初期化するためのプログラム容量を小さくすることができる。第１契機、第２契機とは、例えば、有利状態が開始したとき、有利状態が終了したとき、単位遊技が終了したときである。
【００３１】
［ＲＡＭクリア処理を行うときの具体例について］
次に、図３および図４を用いて、ＲＡＭクリア処理を行うときの具体例について説明する。図３および図４では、遊技機１をスロットマシンと仮定し、ボーナスが入賞したときにＲＡＭクリア処理を実行する例を挙げている。
【００３２】
図３は、ボーナスが入賞したときにクリアデータ（００ｈ）やクリアデータ以外の制御データを格納するために使用されるアドレスを示している。なお、「１」〜「７」は読み出し箇所として特定される順番を示している。図４は、ＲＡＭにおいてボーナスが入賞したときに使用されるアドレスのアドレスマップの一例を示している。
【００３３】
ボーナスが入賞したときには、ボーナス間のゲーム数を特定可能な制御データが格納されるボーナス間ゲーム数（上位）の格納アドレスおよびボーナス間ゲーム数（下位）の格納アドレス、ＡＲＴ（アシストリプレイタイム）に制御することを特定可能な制御データが格納されるＡＲＴ突入フラグの格納アドレス、次回遊技の遊技状態を特定可能な制御データが格納される次回メイン状態の格納アドレス、次回遊技の遊技状態がボーナスであることを特定可能な制御データであるボーナス中指定値が格納されているアドレス、ＲＢ（レギュラーボーナス）中に入賞が発生した回数を特定可能な制御データが格納されるＲＢ中入賞回数カウンタの格納アドレス、ＲＢ中に入賞が発生した回数の初期値を特定可能な制御データであるＲＢ中入賞回数初期値が格納されているアドレスが使用される。なお、以下、
【００３４】
そして、図４に示すように、例えば、アドレスＦ０１０Ｈの領域にはボーナス間ゲーム数（上位）の格納アドレスが割り当てられている。アドレスＦ０２０Ｈの領域にはボーナス間ゲーム数（下位）の格納アドレスが割り当てられている。アドレスＦ０３５Ｈの領域にはＡＲＴ突入フラグの格納アドレスが割り当てられている。アドレスＦ０４５Ｈの領域には次回メイン状態の格納アドレスが割り当てられている。アドレスＦ０４６Ｈの領域にはボーナス中指定値が格納されているアドレスが割り当てられている。アドレスＦ０６０Ｈの領域にはＲＢ中入賞回数カウンタの格納アドレスが割り当てられている。アドレスＦ０６１Ｈの領域にはＲＢ中入賞回数初期値が格納されているアドレスが割り当てられている。
【００３５】
図３および図４の構成においてボーナス入賞時に図２のＲＡＭクリア処理が実行されると、まず、初期化回数が３回、データ設定回数が５回に設定される（図２のＳａ１参照）。具体的には、図３の「１」〜「３」に示すアドレスが初期化され、「４」に示すアドレスに「５」に示す制御データが格納されるとともに「６」に示すアドレスに「７」に示す制御データが格納される。そして、「１」〜「３」に示すアドレスが順次初期化されると初期化回数は３回になるため、初期化回数は３回に設定される。また、これに「４」および「６」に示すアドレスへの制御データが順次格納されるとデータ設定回数は２回になり、これに初期化回数３回を合計してデータ設定回数が５回に設定される。
【００３６】
次いで、アドレス記憶テーブルにおいて読み出しアドレスが更新され、読み出し箇所のアドレスＦ０１０Ｈが特定される（図２のＳａ２参照）。また、特定されたアドレスが書き込みアドレスとして設定される（図２のＳａ３参照）。そして、初期化回数が１回減算され（図２のＳａ５参照）、固定値のクリアデータ（００Ｈ）が作成されて特定レジスタ（Ａレジスタ）に格納される（図２のＳａ６参照）。特定レジスタ（Ａレジスタ）に格納されたクリアデータ（００Ｈ）はアドレスＦ０１０Ｈのボーナス間ゲーム数（上位）の格納アドレスに格納される（図２のＳａ７参照）。そして、データ設定回数が１回減算される（図２のＳａ９参照）。アドレスＦ０１０Ｈのボーナス間ゲーム数（上位）の格納アドレスの初期化が終了すると、初期化回数の残りは２回となり、データ設定回数の残りは４回となる。
【００３７】
次いで、アドレス記憶テーブルにおいて読み出しアドレスが更新され、読み出し箇所のアドレスＦ０２０Ｈが特定される（図２のＳａ２参照）。また、特定されたアドレスが書き込みアドレスとして設定される（図２のＳａ３参照）。そして、初期化回数が１回減算され（図２のＳａ５参照）、固定値のクリアデータ（００Ｈ）が再度作成されて特定レジスタ（Ａレジスタ）に格納される（図２のＳａ６参照）。特定レジスタ（Ａレジスタ）に格納されたクリアデータ（００Ｈ）はアドレスＦ０２０Ｈのボーナス間ゲーム数（下位）の格納アドレスに格納される（図２のＳａ７参照）。そして、データ設定回数が１回減算される（図２のＳａ９参照）。アドレスＦ０２０Ｈのボーナス間ゲーム数（下位）の格納アドレスの初期化が終了すると、初期化回数の残りは１回となり、データ設定回数の残りは３回となる。
【００３８】
次いで、アドレス記憶テーブルにおいて読み出しアドレスが更新され、読み出し箇所のアドレスＦ０３５Ｈが特定される（図２のＳａ２参照）。また、特定されたアドレスが書き込みアドレスとして設定される（図２のＳａ３参照）。そして、初期化回数が１回減算され（図２のＳａ５参照）、固定値のクリアデータ（００Ｈ）が再度作成されて特定レジスタ（Ａレジスタ）に格納される（図２のＳａ６参照）。特定レジスタ（Ａレジスタ）に格納されたクリアデータ（００Ｈ）はアドレスＦ０３５ＨのＡＲＴ突入フラグの格納アドレスに格納される（図２のＳａ７参照）。そして、データ設定回数が１回減算される（図２のＳａ９参照）。アドレスＦ０３５ＨのＡＲＴ突入フラグの格納アドレスの初期化が終了すると、初期化回数の残りは０回となり、データ設定回数の残りは２回となる。
【００３９】
以上の処理により、アドレスＦ０１０Ｈのボーナス間ゲーム数（上位）の格納アドレス、アドレスＦ０２０Ｈのボーナス間ゲーム数（下位）の格納アドレス、アドレスＦ０３５Ｈの領域にはＡＲＴ突入フラグの格納アドレスの初期化が終了する。
【００４０】
次いで、アドレス記憶テーブルにおいて読み出しアドレスが更新され、読み出し箇所のアドレスＦ０４５Ｈが特定される（図２のＳａ２参照）。また、特定されたアドレスが書き込みアドレスとして設定される（図２のＳａ３参照）。そして、さらにアドレス記憶テーブルにおいて読み出しアドレスが更新され、読み出し箇所のアドレスＦ０４６Ｈが特定される（図２のＳａ１０参照）。この後、アドレスＦ０４６Ｈに格納されているボーナス中指定値が特定レジスタ（Ａレジスタ）に格納される（図２のＳａ１１参照）。特定レジスタ（Ａレジスタ）に格納されたボーナス中指定値は、書き込みアドレスとして設定されたアドレスＦ０４５Ｈの次回メイン状態の格納アドレスに格納される（図２のＳａ７参照）。そして、データ設定回数が１回減算される（図２のＳａ９参照）。アドレスＦ０４５Ｈの次回メイン状態の格納アドレスにアドレスＦ０４６Ｈのボーナス中指定値を格納するための処理が終了すると、データ設定回数の残りは１回となる。
【００４１】
次いで、アドレス記憶テーブルにおいて読み出しアドレスが更新され、読み出し箇所のアドレスＦ０６０Ｈが特定される（図２のＳａ２参照）。また、特定されたアドレスが書き込みアドレスとして設定される（図２のＳａ３参照）。そして、さらにアドレス記憶テーブルにおいて読み出しアドレスが更新され、読み出し箇所のアドレスＦ０６１Ｈが特定される（図２のＳａ１０参照）。この後、アドレスＦ０６１ＨのＲＢ中入賞回数初期値が特定レジスタ（Ａレジスタ）に格納される（図２のＳａ１１参照）。特定レジスタ（Ａレジスタ）に格納されたＲＢ中入賞回数初期値は、書き込みアドレスとして設定されたアドレスＦ０６０ＨのＲＢ中入賞回数カウンタの格納アドレスに格納される（図２のＳａ７参照）。そして、データ設定回数が１回減算される（図２のＳａ９参照）。アドレスＦ０６０ＨのＲＢ中入賞回数カウンタの格納アドレスにアドレスＦ０６１ＨのＲＢ中入賞回数初期値を格納するための処理が終了すると、データ設定回数の残りは０回となる。
【００４２】
以上により、ボーナス入賞時におけるアドレスの初期化処理および制御データの格納処理が終了する。
【００４３】
［本実施形態の効果］
本実施形態においては、複数のアドレスを共通のクリアデータ（００ｈ）となるように初期化し、複数のアドレスのうちの一のアドレスを初期化するにあたって、クリアデータ（００ｈ）を作成し、該クリアデータ（００ｈ）を用いて該一のアドレスを初期化し、他のアドレスを一のアドレスに続けて初期化するにあたって、クリアデータ（００ｈ）を再度作成し、該クリアデータ（００ｈ）を用いて該アドレスを初期化する（本例では、図２のＳａ６、Ｓａ７の処理を行う部分）。
よって、意図しないデータがアドレスに格納されてアドレスが初期化されることを防止できる。
【００４４】
本実施形態においては、所定アドレスで示されるアドレスに引数を用いて格納されるデータを格納する第１命令と、所定アドレスで示されるアドレスに特定レジスタのデータを格納する第２命令とを実行可能であり、第１命令の実行に用いるプログラムよりも第２命令の実行に用いるプログラムのほうがプログラム容量が小さく、アドレスを初期化するにあたって作成したクリアデータ（００ｈ）を第２命令の実行により特定レジスタに格納し、特定レジスタに格納したクリアデータ（００ｈ）を用いてアドレスを初期化する。
よって、複数のアドレスを初期化するためのプログラム容量を小さくすることができる。
【００４５】
本実施形態においては、第２命令の実行によりアドレスを初期化するにあたって、アドレスを初期化するたびにクリアデータ（００ｈ）を第２命令の実行により毎回特定レジスタに格納し直し、特定レジスタに格納し直したクリアデータ（００ｈ）を用いてアドレスを初期化する（本例では、図２のＳａ６の処理を行う部分）。
よって、意図しないデータがアドレスに格納されてアドレスが初期化されることを防止できる。
【００４６】
本実施形態においては、遊技の進行における第１契機（本例では、ボーナス入賞時）で第１種類の複数のデータが格納された複数のアドレスを初期化するとともに、遊技の進行における第２契機（本例では、単位遊技終了時）で第２種類の複数のデータが格納された複数のアドレスを初期化し、第１契機と第２契機とで共通の処理（本例では、図２のＲＡＭクリア処理）を行うことにより複数のアドレスを初期化する。
よって、複数のアドレスを初期化するためのプログラム容量を小さくすることができる。
【００４７】
本実施形態においては、複数のアドレスを記憶したアドレス記憶テーブルにおいて読み出し箇所のアドレスを更新しながら初期化するアドレスを特定する（本例では、図２のＳａ２の処理を行う部分）。
よって、複数のアドレスを初期化するための処理を好適に実行することができる。
【００４８】
本実施形態においては、アドレス記憶テーブルにおいて先頭の読み出し箇所となるアドレスの１つ手前のアドレスからアドレスの更新を開始することにより、最初に初期化するアドレスを特定する（本例では、図２のＳａ２の処理を行う部分）。
この構成によれば、繰り返し処理を好適に流用することができる。
【００４９】
［変形例］
以上、本発明における主な実施の形態を説明してきたが、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形例について説明する。
【００５０】
［遊技機について］
上述した遊技機１は、各々が識別可能な複数種類の識別情報を変動表示可能な可変表示部を複数備え、可変表示部を変動表示した後、可変表示部の変動表示を停止することで表示結果を導出し、複数の可変表示部の表示結果の組合せである表示結果組合せに応じて入賞が発生可能なスロットマシンであってもよい。上述した遊技機１は、各々が識別可能な複数種類の識別情報の変動表示の結果に応じて、遊技者にとって有利な大当り遊技状態に制御可能なパチンコ遊技機であってもよい。
【００５１】
［ＲＡＭクリア処理について］
上記実施形態では、遊技制御用マイクロコンピュータによりＲＡＭクリア処理を行う例について説明したが、遊技制御用マイクロコンピュータと別個に設けた演出制御用マイクロコンピュータで同様の処理を実行してもよい。
【符号の説明】
【００５２】
１  遊技機、５１  液晶表示器、５３，５４  スピーカ
【図１】
2019126576.tif 000003
【図２】
2019126576.tif 000004
【図３】
2019126576.tif 000005
【図４】
2019126576.tif 000006