(57)【要約】【課題】  高調波を広帯域に減衰可能な電力増幅回路を提供すること。【解決手段】  電力増幅回路は、入力信号を増幅して出力端子から増幅信号を出力する電力増幅器と、増幅信号のＮ倍波（Ｎは２以上の整数）を減衰させる周波数特性を有する第１フィルタ回路と、増幅信号のＮ倍波を減衰させる周波数特性を有する第２フィルタ回路と、を備え、第１フィルタ回路は、出力端子と接地との間に直列接続された第１キャパシタ及び第１インダクタを含み、第２フィルタ回路は、出力端子と接地との間に直列接続された第２キャパシタ及び第２インダクタを含む。【選択図】図１
2019041311.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力端子から増幅信号を出力する電力増幅器と、
前記増幅信号のＮ倍波（Ｎは２以上の整数）を減衰させる周波数特性を有する第１フィルタ回路と、
前記増幅信号の前記Ｎ倍波を減衰させる周波数特性を有する第２フィルタ回路と、
を備え、
前記第１フィルタ回路は、前記出力端子と接地との間に直列接続された第１キャパシタ及び第１インダクタを含み、
前記第２フィルタ回路は、前記出力端子と接地との間に直列接続された第２キャパシタ及び第２インダクタを含む、
電力増幅回路。
【請求項２】
前記第１インダクタの自己インダクタンス値は、前記第２インダクタの自己インダクタンス値より大きい、
請求項１に記載の電力増幅回路。
【請求項３】
前記第１フィルタ回路の共振周波数と前記第２フィルタ回路の共振周波数は異なる、
請求項１又は２に記載の電力増幅回路。
【請求項４】
前記入力信号は、複数の周波数帯の送信信号を含み、
前記複数の周波数帯のうち最も低い周波数帯の前記Ｎ倍波の周波数の下限値を第１周波数とし、
前記複数の周波数帯のうち最も高い周波数帯の前記Ｎ倍波の周波数の上限値を第２周波数とし、
前記第１周波数と前記第２周波数の平均値を中心周波数とした場合、
前記第１フィルタ回路の共振周波数は、前記第１周波数と前記中心周波数の間であり、
前記第２フィルタ回路の共振周波数は、前記中心周波数と前記第２周波数の間である、
請求項３に記載の電力増幅回路。
【請求項５】
前記第１フィルタ回路の共振周波数と前記第２フィルタ回路の共振周波数は略等しい、
請求項１又は２に記載の電力増幅回路。
【請求項６】
前記電力増幅回路は、前記出力端子の後段にハイパスフィルタ回路をさらに備える、
請求項１から５のいずれか一項に記載の電力増幅回路。
【請求項７】
前記電力増幅回路は、
互いに交差する第１方向及び第２方向により規定される平面に平行な主面を有するチップをさらに備え、
前記第１及び第２キャパシタは、それぞれ、前記チップの主面の平面視において、前記チップの前記第１方向に延びる中心線を基準として前記第２方向に対称に配置された、
請求項１から６のいずれか一項に記載の電力増幅回路。
【請求項８】
前記チップの主面は、前記第１方向に平行な第１辺及び第２辺を有する矩形状であり、
前記第１及び第２キャパシタは、それぞれ、前記第１辺及び第２辺に隣接して配置された、
請求項７に記載の電力増幅回路。
【請求項９】
前記第１フィルタ回路に供給される接地電位と、前記第２フィルタ回路に供給される接地電位とが、それぞれ、異なる電極を経由して供給される、
請求項１から８のいずれか一項に記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機においては、一般的に、トランジスタを用いた電力増幅回路が搭載されている。このような電力増幅回路においては、増幅された送信信号に含まれる高調波成分を減衰させることにより、送信信号の線形性が向上することが知られている。
【０００３】
例えば、特許文献１には、増幅器の出力側に送信信号の２倍波、３倍波、４倍波等の高調波成分を接地に短絡させる複数の高調波終端回路が設けられた構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１３／００２９６１９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような高調波終端回路の一具体例として、減衰させるべき高調波の周波数において低インピーダンスとなるような周波数特性を有するフィルタ回路がある。しかしながら、近年は、携帯電話等における伝送容量の増加のため、例えばＣＡ（Ｃａｒｒｉｅｒ  Ａｇｇｒｅｇａｔｉｏｎ）技術に見られるように、使用される周波数帯の数はますます増加している。従って、減衰させるべき高調波の帯域も広くなっており、特許文献１に示される構成によると、減衰される高調波の帯域が不十分となる可能性がある。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、高調波を広帯域に減衰可能な電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、入力信号を増幅して出力端子から増幅信号を出力する電力増幅器と、増幅信号のＮ倍波（Ｎは２以上の整数）を減衰させる周波数特性を有する第１フィルタ回路と、増幅信号のＮ倍波を減衰させる周波数特性を有する第２フィルタ回路と、を備え、第１フィルタ回路は、出力端子と接地との間に直列接続された第１キャパシタ及び第１インダクタを含み、第２フィルタ回路は、出力端子と接地との間に直列接続された第２キャパシタ及び第２インダクタを含む。
【発明の効果】
【０００８】
本発明によれば、高調波を広帯域に減衰可能な電力増幅回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る電力増幅回路の回路図である。
【図２】構成例Ｂに係るフィルタ回路ＨＴ１，ＨＴ２の周波数特性のシミュレーション結果を示す図である。
【図３】構成例Ｃに係るフィルタ回路ＨＴ１，ＨＴ２の周波数特性のシミュレーション結果を示す図である。
【図４】構成例Ｂ及び比較例におけるトランジスタＱ２のコレクタの負荷インピーダンスの軌跡を示すスミスチャートである。
【図５】構成例Ａ、構成例Ｂ及び比較例におけるＡＣＬＲ特性のシミュレーション結果を示すグラフである。
【図６】構成例Ａ及び構成例Ｂにおける基本波付近の周波数特性のシミュレーション結果を示す図である。
【図７】構成例Ａ及び構成例Ｂにおける電力付加効率のシミュレーション結果の一例を示すグラフである。
【図８】本発明の第２実施形態に係る電力増幅回路の回路図である。
【図９】電力増幅回路１００ＢにおけるトランジスタＱ２のコレクタの負荷インピーダンスの軌跡を示すスミスチャートである。
【図１０】本発明の第３実施形態に係る電力増幅回路の回路図である。
【図１１】電力増幅回路１００Ｃ及び比較例における周波数特性のシミュレーション結果を示す図である。
【図１２】本発明の第１実施形態に係る電力増幅回路が形成された半導体チップにおける各構成要素の配置例を示す図である。
【図１３】本発明の第１実施形態に係る電力増幅回路が形成された半導体チップにおける各構成要素の他の配置例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１１】
図１は、本発明の第１実施形態に係る電力増幅回路の回路図である。図１に示される電力増幅回路１００Ａは、無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号である入力信号を増幅し、増幅信号を出力する回路である。電力増幅回路１００Ａは、例えば複数の周波数帯の送信信号を増幅する。以下では、電力増幅回路１００Ａは３Ｇ（第３世代移動通信システム）のローバンドに含まれる各バンド（例えば、バンド５、バンド６、バンド８、バンド１２〜１４、バンド１７〜２０、バンド２６〜２８、バンド４４、バンド６８等）の送信信号を増幅するものとして説明する。この場合、ローバンドに含まれる複数の周波数帯のうち最も低い周波数帯はバンド１２（送信帯域：６９９ＭＨｚ〜７１６ＭＨｚ）であり、最も高い周波数帯はバンド８（送信帯域：８８０ＭＨｚ〜９１５ＭＨｚ）である。従って、ローバンドの送信周波数の下限値はバンド１２の下限値（６９９ＭＨｚ）であり、上限値はバンド８の上限値（９１５ＭＨｚ）となる。なお、電力増幅回路１００Ａが増幅する送信信号の周波数帯はローバンドに限られず、ベリーローバンド、ミドルバンド、ハイバンド又はウルトラハイバンド等の他の周波数帯であってもよい。また、送信信号の通信規格は３Ｇに限られず、２Ｇ（第２世代移動通信システム）、４Ｇ（第４世代移動通信システム）又は５Ｇ（第５世代移動通信システム）等の他の通信規格であってもよい。
【００１２】
図１に示される電力増幅回路１００Ａは、例えば、トランジスタＱ１，Ｑ２、整合回路１０〜１２、フィルタ回路ＨＴ１，ＨＴ２及びインダクタ２０，２１を備える。
【００１３】
トランジスタＱ１，Ｑ２は、それぞれ、ＲＦ信号の増幅を行う。本実施形態では、トランジスタＱ１，Ｑ２は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。なお、トランジスタは、例えば電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の他のトランジスタであってもよい。
【００１４】
トランジスタＱ１は初段（ドライブ段）の電力増幅器を構成し、トランジスタＱ２は後段（パワー段）の電力増幅器を構成する。具体的には、トランジスタＱ１は、ベースに整合回路１０を経由して入力信号ＲＦｉｎが供給され、コレクタにインダクタ２０を経由して電源電圧Ｖｃｃが供給され、エミッタが接地される。トランジスタＱ１は、入力信号ＲＦｉｎを増幅して、コレクタから増幅信号ＲＦｏｕｔ１を出力する。トランジスタＱ２は、ベースに整合回路１１を経由して増幅信号ＲＦｏｕｔ１が供給され、コレクタにインダクタ２１を経由して電源電圧Ｖｃｃが供給され、エミッタが接地される。トランジスタＱ２は、増幅信号ＲＦｏｕｔ１をさらに増幅して、コレクタ（出力端子）から増幅信号ＲＦｏｕｔ２を出力する。なお、図示は省略されているが、トランジスタＱ１，Ｑ２のベースには、それぞれ、バイアス回路からバイアス電流又は電圧が供給される。また、本実施形態においては、電力増幅器の段数が２段である例が示されているが、増幅器の段数は２段に限られず、１段であってもよく、３段以上であってもよい。
【００１５】
整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋ）１０〜１２は、それぞれ、トランジスタＱ１，Ｑ２の前後に設けられている。整合回路１０〜１２は、例えば、キャパシタやインダクタを用いて構成され、回路間のインピーダンスを整合させる。
【００１６】
インダクタ２０，２１は、ＲＦ信号の電源側への漏出を抑制するチョークインダクタである。なお、インダクタ２０，２１は、説明のためにインダクタンス素子の記号が用いられているが、インダクタンス成分を有する他の要素により構成されていてもよい。インダクタンス成分を有する他の要素とは、例えば、ワイヤボンディングにより形成されたボンドワイヤ等である。後述するインダクタＬ１，Ｌ２についても同様である。
【００１７】
フィルタ回路ＨＴ１（第１フィルタ回路），ＨＴ２（第２フィルタ回路）は、それぞれ、トランジスタＱ２のコレクタから出力される増幅信号ＲＦｏｕｔ２に含まれる高調波成分を減衰させる周波数特性を有する回路である。具体的には、フィルタ回路ＨＴ１は、トランジスタＱ２の出力端子と接地との間に直列接続されたキャパシタＣ１（第１キャパシタ）及びインダクタＬ１（第１インダクタ）を含む。同様に、フィルタ回路ＨＴ２は、トランジスタＱ２の出力端子と接地との間に直列接続されたキャパシタＣ２（第２キャパシタ）及びインダクタＬ２（第２インダクタ）を含む。
【００１８】
キャパシタＣ１は、一端がトランジスタＱ２のコレクタに接続され、他端がインダクタＬ１を経由して接地される。インダクタＬ１は、一端がキャパシタＣ１の他端に接続され、他端が接地される。これにより、フィルタ回路ＨＴ１は、キャパシタＣ１のキャパシタンス値Ｃ及びインダクタＬ１の自己インダクタンス値Ｌによって定められる共振周波数ｆ01（＝１／２π√ＬＣ）（Ｈｚ）を有する直列共振回路となる。従って、フィルタ回路ＨＴ１の共振周波数ｆ01が、増幅信号ＲＦｏｕｔ２のＮ倍波（Ｎは２以上の整数）の周波数と一致するようにキャパシタＣ１及びインダクタＬ１の定数を定めることにより、フィルタ回路ＨＴ１はＮ倍波成分を接地に短絡する高調波終端回路として機能する。なお、フィルタ回路ＨＴ２については、フィルタ回路ＨＴ１と同様であるため、詳細な説明を省略する。
【００１９】
フィルタ回路ＨＴ１，ＨＴ２は、いずれもＮ倍波（例えば、いずれも２倍波）の高調波成分を減衰させるが、その周波数特性は全く同じであってもよく、異なっていてもよい。この点について、以下に様々な構成例（構成例Ａ〜構成例Ｃ）を挙げつつ詳細に説明する。なお、以下の説明においては、フィルタ回路ＨＴ１，ＨＴ２が減衰対象とする高調波がいずれも２倍波である場合を例とする。なお、上述の通りローバンドの送信帯域が６９９ＭＨｚ〜９１５ＭＨｚであるため、２倍波の帯域は１．３９８ＧＨｚ〜１．８３０ＧＨｚとなる。
【００２０】
構成例Ａは、キャパシタＣ１とキャパシタＣ２のキャパシタンス値が等しく、インダクタＬ１とインダクタＬ２の自己インダクタンス値も等しい構成である。すなわち、構成例Ａでは、フィルタ回路ＨＴ１，ＨＴ２の周波数特性が同じであり、従って共振周波数も等しい。このように、周波数特性が等しい２つのフィルタ回路ＨＴ１，ＨＴ２を備えることにより、同様のフィルタ回路を１つしか備えない構成に比べて、２倍波を広帯域に減衰させることができる。また、２つのフィルタ回路ＨＴ１，ＨＴ２が並列接続されることとなるため、インダクタＬ１，Ｌ２に起因する抵抗成分がおよそ半減される。これにより、同様のフィルタ回路を１つしか備えない構成に比べて、フィルタ回路の２倍波におけるインピーダンスをさらに短絡側に近付けることができる。
【００２１】
構成例Ｂは、キャパシタＣ１のキャパシタンス値がキャパシタＣ２のキャパシタンス値より小さく、インダクタＬ１の自己インダクタンス値がインダクタＬ２の自己インダクタンス値より大きく、かつフィルタ回路ＨＴ１，ＨＴ２の共振周波数が等しい構成である。構成例Ｂでは、インダクタＬ１の自己インダクタンス値がインダクタＬ２の自己インダクタンス値より大きいため、フィルタ回路ＨＴ１のＱ値がフィルタ回路ＨＴ２のＱ値より高くなる。ここで、構成例Ａでは、例えばＱ値が比較的高い２つのフィルタ回路を備えると、減衰される高調波の帯域幅が不十分となり得る。一方、例えばＱ値が比較的低い２つのフィルタ回路を備えると、高調波は広帯域に減衰されるものの、基本波の減衰量まで増大するおそれがある。この点、構成例Ｂでは、Ｑ値が比較的高いフィルタ回路ＨＴ１とＱ値が比較的低いフィルタ回路ＨＴ２を備えることにより、高調波を広帯域に減衰させつつ、基本波の損失を抑制することができる。
【００２２】
図２は、構成例Ｂに係るフィルタ回路ＨＴ１，ＨＴ２の周波数特性のシミュレーション結果を示す図である。具体的には、図２は、フィルタ回路ＨＴ１のみを備える構成と、フィルタ回路ＨＴ２のみを備える構成と、フィルタ回路ＨＴ１，ＨＴ２の双方を備える構成において、トランジスタＱ２の出力のＳパラメータＳ21のシミュレーション結果を示す。図２に示されるグラフにおいて、縦軸はＳパラメータＳ21（ｄＢ）を示し、横軸は周波数（ＧＨｚ）を示している。なお、当該グラフでは、フィルタ回路ＨＴ１，ＨＴ２の共振周波数が、いずれも減衰させるべき２倍波の帯域（１．３９８ＧＨｚ〜１．８３０ＧＨｚ）における中央付近の周波数となるように設計されている。
【００２３】
図２に示されるように、フィルタ回路ＨＴ１の周波数特性は、フィルタ回路ＨＴ２の周波数特性に比べてＱ値が高い。一方、フィルタ回路ＨＴ２の周波数特性は、フィルタ回路ＨＴ１の周波数特性に比べて広帯域である。これは、インダクタＬ１の自己インダクタンス値がインダクタＬ２の自己インダクタンス値より大きいためである。このように、特性の異なるフィルタ回路ＨＴ１，ＨＴ２を組み合わせることにより、高調波が広帯域に減衰されることが分かる。
【００２４】
構成例Ｃは、キャパシタＣ１，Ｃ２のキャパシタンス値及びインダクタＬ１，Ｌ２の自己インダクタンス値の調整により、フィルタ回路ＨＴ１とフィルタ回路ＨＴ２の共振周波数がずらされた構成である。共振周波数が少し異なる複数のフィルタ回路を備えることにより、減衰される帯域をさらに広げることができる。
【００２５】
図３は、構成例Ｃに係るフィルタ回路ＨＴ１，ＨＴ２の周波数特性のシミュレーション結果を示す図である。具体的には、図３は、フィルタ回路ＨＴ１のみを備える構成と、フィルタ回路ＨＴ２のみを備える構成と、フィルタ回路ＨＴ１，ＨＴ２の双方を備える構成において、トランジスタＱ２の出力のＳパラメータＳ21のシミュレーション結果を示す。図３に示されるグラフにおいて、縦軸はＳパラメータＳ21（ｄＢ）を示し、横軸は周波数（ＧＨｚ）を示している。本実施形態において、送信信号のうち最も低い周波数帯（バンド１２）の２倍波の周波数の下限値（第１周波数）ｆMINは１．３９８ＧＨｚであり、最も高い周波数帯（バンド８）の２倍波の周波数の上限値（第２周波数）ｆMAXは１．８３０ＧＨｚである。従って、これらの平均値（中心周波数）ｆAVEは１．６１４ＧＨｚである。当該シミュレーションでは、フィルタ回路ＨＴ１の共振周波数ｆ01が下限値と平均値の間（ｆMIN＜ｆ01＜ｆAVE）となり、フィルタ回路ＨＴ２の共振周波数ｆ02が平均値と上限値の間（ｆAVE＜ｆ02＜ｆMAX）となるように、各フィルタ回路ＨＴ１，ＨＴ２が設計されている。
【００２６】
図３に示されるように、共振周波数ｆ01，ｆ02が異なるフィルタ回路ＨＴ１，ＨＴ２を組み合わせることにより、減衰量が近傍より大きくなる極を２つ備える周波数特性となっている。これにより、構成例Ｃでは、共振周波数が等しい２つのフィルタ回路を備える構成例Ａ又は構成例Ｂに比べて、２倍波の下限値ｆMIN及び上限値ｆMAX付近における減衰量が向上していることが分かる。
【００２７】
なお、構成例Ｃにおいて、インダクタＬ１，Ｌ２の自己インダクタンス値は異なっていてもよいし、等しくてもよい。
【００２８】
図４は、構成例Ｂ及び比較例におけるトランジスタＱ２のコレクタの負荷インピーダンスの軌跡を示すスミスチャートである。比較例とは、電力増幅回路がフィルタ回路ＨＴ１と同様のフィルタ回路を１つのみ備えた構成である。図４に示される軌跡４００は比較例における軌跡であり、軌跡４０１は構成例Ｂにおける軌跡である。なお、信号の周波数は２倍波の帯域（１．３９８ＧＨｚ〜１．８３０ＧＨｚ）の範囲で変化させている。
【００２９】
図４に示されるように、構成例Ｂの軌跡４０１は比較例の軌跡４００に比べて、２倍波の帯域の全体にわたってインピーダンスが短絡側（すなわち、円周側）に近付いていることが分かる。これは、上述の通り、２つのフィルタ回路ＨＴ１，ＨＴ２が並列に接続されることにより抵抗成分が半減され、インピーダンスの実部が低下するためである。
【００３０】
図５は、構成例Ａ、構成例Ｂ及び比較例におけるＡＣＬＲ特性のシミュレーション結果を示すグラフである。比較例とは、電力増幅回路がフィルタ回路ＨＴ１と同様のフィルタ回路を１つのみ備えた構成である。図５に示されるグラフにおいて、縦軸は隣接チャネル漏洩電力比（ＡＣＬＲ：Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  Ｒａｔｉｏ）特性（ｄＢｃ）を表し、横軸はトランジスタＱ２の出力電力Ｐｏｕｔ（ｄＢｍ）を示している。
【００３１】
図５に示されるように、比較例に比べて構成例Ａ又は構成例Ｂでは、いずれもＡＣＬＲ特性が向上している。具体的には、例えば出力電力Ｐｏｕｔが２９ｄＢｍの場合では、構成例Ａは比較例に比べてＡＣＬＲが４ｄＢ程度低い。また、構成例Ａと構成例Ｂを比べると、構成例Ｂは構成例Ａに比べてＡＣＬＲ特性がさらに１ｄＢ程度低い。すなわち、２つのフィルタ回路ＨＴ１，ＨＴ２を備えることによって、図２及び図３に示されるように２倍波が広帯域に減衰され、これにより出力信号の歪みが改善することが分かる。
【００３２】
図６は、構成例Ａ及び構成例Ｂにおける基本波付近の周波数特性のシミュレーション結果を示す図である。具体的には、図６に示されるグラフは、構成例Ａ又は構成例Ｂにおけるフィルタ回路ＨＴ１，ＨＴ２を併せた場合の基本波付近における減衰量を示している。図６に示されるグラフにおいて、縦軸はＳパラメータＳ21（ｄＢ）（すなわち、挿入損失）を示し、横軸は周波数（ＧＨｚ）を示している。なお、図６においては、ローバンドの送信信号の帯域（６９９ＭＨｚ〜９１５ＭＨｚ）に該当する範囲が太線で示されている。また、当該シミュレーションは、図１に示される整合回路１２も含めた挿入損失が算出されている。
【００３３】
図６に示されるように、構成例Ｂは構成例Ａより挿入損失が改善している。これは、２つのフィルタ回路ＨＴ１，ＨＴ２のうち一方のフィルタ回路のＱ値を上げることにより、２つのフィルタ回路ＨＴ１，ＨＴ２を併せた構成のＱ値が向上するためである。
【００３４】
図７は、構成例Ａ及び構成例Ｂにおける電力付加効率のシミュレーション結果の一例を示すグラフである。図７に示されるグラフにおいて、横軸は出力電力（ｄＢｍ）を示し、縦軸は電力付加効率（ＰＡＥ：Ｐｏｗｅｒ  Ａｄｄｅｄ  Ｅｆｆｉｃｉｅｎｃｙ）（％）を示している。
【００３５】
図７に示されるように、構成例Ａに比べて構成例ＢはＰＡＥが１〜２％程度向上している。これは、図６に示されるように、構成例ＢではＱ値が高いことにより基本波の帯域における挿入損失が改善することに起因している。
【００３６】
上述の結果から、電力増幅回路１００Ａは、構成例Ａ〜構成例Ｃのいずれであっても、フィルタ回路を１つしか備えない構成に比べて、２倍波を広帯域に減衰させることができる。また、インダクタＬ１，Ｌ２に起因する抵抗成分がおよそ半減されるため、フィルタ回路の２倍波におけるインピーダンスをさらに短絡側に近付けることができる。これにより、構成例Ａ〜構成例Ｃによると、出力信号の歪みを改善することができる。また、構成例Ｂによると、特性が等しい２つのフィルタ回路を備える構成例Ａに比べて、高調波を広帯域に減衰させつつ、基本波の損失を抑制することができる。これにより、電力負荷効率を向上させることができる。さらに、構成例Ｃによると、共振周波数が等しい２つのフィルタ回路を備える構成例Ａ又は構成例Ｂに比べて、２倍波の下限値ｆMIN及び上限値ｆMAX付近における減衰量が増大する。
【００３７】
なお、図１においては、パワー段の電力増幅器にフィルタ回路ＨＴ１，ＨＴ２が接続される例が示されているが、フィルタ回路ＨＴ１，ＨＴ２が接続される電力増幅器はパワー段に限られない。例えば、ドライブ段の電力増幅器に同様のフィルタ回路が設けられていてもよい。
【００３８】
図８は、本発明の第２実施形態に係る電力増幅回路の回路図である。なお、図１に示される電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。また、第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００３９】
図８に示される電力増幅回路１００Ｂは、電力増幅回路１００Ａに比べて、ｍ個（ｍは３以上の整数）のフィルタ回路ＨＴ１〜ＨＴｍを備える点において相違する。
【００４０】
ｍ個のフィルタ回路ＨＴ１〜ＨＴｍは、それぞれ、フィルタ回路ＨＴ１，ＨＴ２と同様に、トランジスタＱ２のコレクタと接地との間に直列接続されたキャパシタＣ１〜Ｃｍ及びインダクタＬ１〜Ｌｍを備える。また、ｍ個のフィルタ回路ＨＴ１〜ＨＴｍは、それぞれ、Ｎ倍波を減衰させる周波数特性を有する。このように、Ｎ倍波を減衰させるフィルタ回路の個数は、２つに限られず、３つ以上であってもよい。並列接続されるフィルタ回路の個数が増えることにより、抵抗成分がさらに低減されるため、フィルタ回路ＨＴ１〜ＨＴｍのインピーダンスをさらに短絡側に近付けることができる。なお、フィルタ回路ＨＴ１〜ＨＴｍのそれぞれの周波数特性は特に限定されない。例えば、ｍ個のフィルタ回路ＨＴ１〜ＨＴｍの各々に、上述の構成例Ａ〜構成例Ｃのいずれかが適用されてもよい。
【００４１】
図９は、電力増幅回路１００ＢにおけるトランジスタＱ２のコレクタの負荷インピーダンスの軌跡を示すスミスチャートである。具体的には、図９に示される軌跡９００〜９０３は、それぞれ、フィルタ回路ＨＴ１と同様のフィルタ回路を１個〜４個備えた場合における各軌跡を示している。信号の周波数は、送信信号の２倍波の帯域（１．３９８ＧＨｚ〜１．８３０ＧＨｚ）の範囲で変化させている。
【００４２】
図９に示されるように、フィルタ回路の個数の増加に伴い、インピーダンスが短絡側（すなわち、円周側）に近付いている。この結果からも、複数のフィルタ回路が並列に接続されることにより、抵抗成分が低減していることが分かる。
【００４３】
図１０は、本発明の第３実施形態に係る電力増幅回路の回路図である。なお、図１に示される電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。また、図１０では、トランジスタＱ２以降の構成要素のみを示し、前段の構成については図示を省略する。
【００４４】
図１０に示される電力増幅回路１００Ｃは、図１に示される電力増幅回路１００Ａに含まれる整合回路１２の具体的な構成を示したものである。具体的には、整合回路１２Ａは、例えば、ローパスフィルタ回路３０及びハイパスフィルタ回路３１を含む。
【００４５】
ローパスフィルタ回路３０は、インダクタ２２及びキャパシタ２３を含む。インダクタ２２は、トランジスタＱ２のコレクタに接続されて増幅信号ＲＦｏｕｔ２を通す信号線路に直列接続される。キャパシタ２３は、インダクタ２２の出力側の一端と接地との間に接続される。ローパスフィルタ回路３０は、増幅信号ＲＦｏｕｔ２に含まれる高調波成分を減衰させ、基本波成分を通過させる周波数特性を有する。
【００４６】
ハイパスフィルタ回路３１は、キャパシタ２４及びインダクタ２５を含む。キャパシタ２４は、トランジスタＱ２のコレクタに接続されて増幅信号ＲＦｏｕｔ２を通す信号線路に直列接続される。インダクタ２５は、キャパシタ２４の出力側の一端と接地との間に接続される。ハイパスフィルタ回路３１は、増幅信号ＲＦｏｕｔ２に含まれる基本波成分及び高調波成分を通過させる周波数特性を有する。
【００４７】
図１０に示されるように、整合回路１２Ａがハイパスフィルタ回路３１を含む場合、高調波成分が当該ハイパスフィルタ回路３１を通過するため、高調波成分の減衰が不十分となるおそれがある。このような構成において２つのフィルタ回路ＨＴ１，ＨＴ２が適用されることにより、高調波を広帯域に減衰させる効果がより高まる。
【００４８】
なお、整合回路１２Ａの構成はこれに限られない。例えば、整合回路１２Ａは、ローパスフィルタ回路３０及びハイパスフィルタ回路３１の組み合わせの代わりに、２つのローパスフィルタ回路３０の組み合わせにより構成されていてもよい。
【００４９】
図１１は、電力増幅回路１００Ｃ及び比較例における周波数特性のシミュレーション結果を示す図である。当該シミュレーションにおける比較例とは、電力増幅回路がフィルタ回路ＨＴ１と同様の回路を全く備えない構成である。図１１に示されるグラフにおいて、縦軸はＳパラメータＳ21（ｄＢ）を示し、横軸は周波数（ＧＨｚ）を示している。
【００５０】
図１１に示されるように、電力増幅回路１００Ｃは、フィルタ回路ＨＴ１，ＨＴ２を備えることにより、基本波をほぼ損失させることなく、２倍波を大きく減衰させている。
【００５１】
図１２は、本発明の第１実施形態に係る電力増幅回路が形成された半導体チップにおける各構成要素の配置例を示す図である。なお、図１２に示される構成要素のうち、図１に示される電力増幅回路１００Ａに含まれる構成要素に対応するものについては、説明の便宜上、図１において用いた符号と同様の符号を用いる。
【００５２】
図１２に示される半導体チップ１０００Ａには、例えば、トランジスタＱ１，Ｑ２、整合回路１０，１１、バイアス回路１１００、キャパシタＣ１，Ｃ２が形成される。
【００５３】
半導体チップ１０００Ａは、互いに交差する（図１２においては直交する）Ｘ軸及びＹ軸によって規定される平面に平行な矩形状の主面を有するチップである。当該主面は、Ｙ軸（第１方向）に平行な辺Ｓ１（第１辺），Ｓ２（第２辺）と、Ｘ軸（第２方向）に平行な辺Ｓ３，Ｓ４と、を有する。半導体チップ１０００Ａには、ＨＢＴや他の素子等が形成され、例えばモジュール基板（不図示）に実装される。
【００５４】
トランジスタＱ１，Ｑ２は、それぞれ、例えばトランジスタを構成する最小単位であるフィンガが複数個並列に接続され、整列配置されることにより形成される。
【００５５】
バイアス回路１１００は、図１では図示が省略されているが、トランジスタＱ１，Ｑ２のそれぞれのベースにバイアス電流又は電圧を供給する回路である。
【００５６】
フィルタ回路ＨＴ１，ＨＴ２にそれぞれ含まれるキャパシタＣ１，Ｃ２は、例えば、半導体チップ１０００Ａに直接形成されたオンチップキャパシタにより構成される。キャパシタＣ１，Ｃ２は、半導体チップ１０００Ａの主面の平面視において、当該半導体チップ１０００ＡのＹ軸方向に延びる中心線ＣＬを基準としてＸ軸方向に対称に配置されている。また、本実施形態においては、キャパシタＣ１は、Ｘ軸負方向側の辺Ｓ１に隣接して配置され、キャパシタＣ２は、Ｘ軸正方向側の辺Ｓ２に隣接して配置されている。また、キャパシタＣ１，Ｃ２はいずれも、Ｘ軸に平行な辺Ｓ３に隣接して配置されている。このように、キャパシタＣ１，Ｃ２が中心線ＣＬを基準として対称に配置されることにより、トランジスタＱ２を構成する複数のフィンガのうち、キャパシタＣ１，Ｃ２付近のフィンガへの熱の集中が抑制され、トランジスタの破壊が防止される。
【００５７】
また、本実施形態において、フィルタ回路ＨＴ１，ＨＴ２にそれぞれ含まれるインダクタＬ１，Ｌ２は、例えば半導体チップ１０００Ａがモジュール基板（不図示）に実装される際のボンドワイヤにより構成される。例えば、インダクタＬ１，Ｌ２を構成するボンドワイヤは、それぞれ、キャパシタＣ１，Ｃ２から半導体チップ１０００Ａの外側に向かってＹ軸に略平行となるように引き出されている。図１２に示されるように、キャパシタＣ１，Ｃ２が中心線ＣＬを隔てて両端側に配置されることにより、インダクタＬ１とインダクタＬ２との間の距離が確保される。これにより、インダクタＬ１とインダクタＬ２との結合によるインダクタンスのばらつきを抑制することができる。なお、ボンドワイヤは、Ｙ軸に略平行となるように引き出される代わりに、例えばＸ軸に略平行となるように引き出されていてもよい。
【００５８】
インダクタＬ１の他端及びインダクタＬ２の他端には、それぞれ、接地電位が供給される。ここで、インダクタＬ１の他端に供給される接地電位と、インダクタＬ２の他端に供給される接地電位とは、それぞれ、異なる電極を経由して供給されてもよい。例えば、インダクタＬ１の他端及びインダクタＬ２の他端は、それぞれ、半導体チップ１０００Ａが実装されるモジュール基板の下層に設けられた異なる接地電極に電気的に接続されてもよい。これにより、他の構成要素から受ける寄生成分の影響を抑制することができる。なお、図１２におけるフィルタ回路ＨＴ１，ＨＴ２の接地電位の記号の相違は、これらの接地電位が異なる電極を経由して供給されることを模式的に示したものである。
【００５９】
図１３は、本発明の第１実施形態に係る電力増幅回路が形成された半導体チップにおける各構成要素の他の配置例を示す図である。図１３に示される半導体チップ１０００Ｂは、ボンドワイヤの代わりにバンプ構造によりモジュール基板（不図示）に実装される場合の構成例である。具体的には、半導体チップ１０００Ｂは、図１２に示される半導体チップ１０００Ａに比べてバンプＢ１〜Ｂ１０をさらに備える。
【００６０】
バンプＢ１，Ｂ２は、それぞれ、キャパシタＣ１，Ｃ２を半導体チップ１０００Ｂの外部と電気的に接続するバンプである。具体的には、バンプＢ１は、半導体チップ１０００Ｂの角部においてキャパシタＣ１に隣接するように配置される。キャパシタＣ１は、バンプＢ１を経由して、モジュール基板に形成されたインダクタＬ１と電気的に接続される。バンプＢ２は、半導体チップ１０００Ｂの他の角部においてキャパシタＣ２に隣接するように配置される。キャパシタＣ２は、バンプＢ２を経由して、モジュール基板に形成されたインダクタＬ２と電気的に接続される。
【００６１】
バンプＢ３は、トランジスタＱ２と辺Ｓ３との間に配置される。バンプＢ３は、例えば、トランジスタＱ２を構成する各フィンガのコレクタが接続されるバンプである。これにより、バンプＢ３から増幅信号ＲＦｏｕｔ２が出力される。なお、バンプＢ４〜Ｂ１０は、特に限定されないが、例えば電源電圧、入力信号、又は接地電位等の供給のための端子として機能する。
【００６２】
インダクタＬ１，Ｌ２は、例えば、モジュール基板（不図示）に形成された配線やＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）等により構成される。なお、半導体チップ１０００Ａと同様に、インダクタＬ１の他端に供給される接地電位と、インダクタＬ２の他端に供給される接地電位とが、それぞれ異なる電極を経由して供給されてもよい。
【００６３】
このように、半導体チップ１０００Ｂにおいても、半導体チップ１０００Ａと同様にフィルタ回路ＨＴ１，ＨＴ２が中心線ＣＬを基準として対称に配置されることにより、トランジスタＱ２を構成する複数のフィンガへの熱の影響が均一となる。
【００６４】
なお、バンプＢ１〜Ｂ１０は、特に限定されないが、例えばＣｕピラーバンプであってもよく、あるいははんだバンプ等であってもよい。
【００６５】
また、半導体チップ１０００Ａ，１０００ＢにおけるトランジスタＱ１，Ｑ２、バイアス回路１１００及び整合回路１０，１１の配置は例示であり、これに限定されない。
【００６６】
また、半導体チップ１０００Ａ，１０００Ｂにおいて、インダクタＬ１の他端及びインダクタＬ２の他端に供給される接地電位は、それぞれ同じ電極を経由して供給されてもよい。
【００６７】
以上、本発明の例示的な実施形態について説明した。電力増幅回路１００Ａ〜１００Ｃは、入力信号（増幅信号ＲＦｏｕｔ１）を増幅して増幅信号ＲＦｏｕｔ２を出力するトランジスタＱ２と、増幅信号ＲＦｏｕｔ２のＮ倍波（Ｎは２以上の整数）を減衰させる周波数特性を有するフィルタ回路ＨＴ１，ＨＴ２と、を備え、フィルタ回路ＨＴ１は、トランジスタＱ２のコレクタと接地との間に直列接続されたキャパシタＣ１及びインダクタＬ１を含み、フィルタ回路ＨＴ２は、トランジスタＱ２のコレクタと接地との間に直列接続されたキャパシタＣ２及びインダクタＬ２を含む。これにより、同様のフィルタ回路を１つしか備えない構成に比べてＮ倍波を広帯域に減衰させることができる。また、フィルタ回路ＨＴ１，ＨＴ２が並列接続されるため、抵抗成分がおよそ半減される。従って、フィルタ回路のインピーダンスを短絡側に近付けることができ、出力信号の歪みを改善することができる。
【００６８】
また、電力増幅回路１００Ａ〜１００Ｃにおいて、インダクタＬ１の自己インダクタンス値は、インダクタＬ２の自己インダクタンス値より大きくてもよい。これにより、特性が等しい２つのフィルタ回路を備える構成に比べて、高調波を広帯域に減衰させつつ、基本波の損失を抑制することができる。従って、電力負荷効率を向上させることができる。
【００６９】
また、電力増幅回路１００Ａ〜１００Ｃにおいて、フィルタ回路ＨＴ１とフィルタ回路ＨＴ２の共振周波数が異なっていてもよい。特に、フィルタ回路ＨＴ１の共振周波数ｆ01はＮ倍波の帯域の下限値ｆMINと平均値ｆAVEの間であり、フィルタ回路ＨＴ２の共振周波数ｆ02はＮ倍波の帯域の平均値ｆAVEと上限値ｆMAXの間であってもよい。これにより、共振周波数が等しい２つのフィルタ回路を備える構成に比べて、下限値ｆMIN及び上限値ｆMAX付近における減衰量が向上する。
【００７０】
また、電力増幅回路１００Ａ〜１００Ｃにおいて、フィルタ回路ＨＴ１とフィルタ回路ＨＴ２の共振周波数は等しくてもよい。
【００７１】
また、電力増幅回路１００Ｃは、ハイパスフィルタ回路３１を備える。高調波成分の減衰が不十分となり得る構成にフィルタ回路ＨＴ１，ＨＴ２を適用することにより、高調波を広帯域に減衰させる効果がより高まる。
【００７２】
また、電力増幅回路１００Ａ〜１００Ｃが形成される半導体チップ１０００Ａ，１０００Ｂの主面の平面視において、キャパシタＣ１，Ｃ２は、それぞれ中心線ＣＬを基準としてＸ軸方向に対称に配置されている。これにより、トランジスタＱ２を構成する複数のフィンガのうち、キャパシタＣ１，Ｃ２付近のフィンガへの熱の集中が抑制され、トランジスタの破壊が防止される。
【００７３】
また、電力増幅回路１００Ａ〜１００Ｃが形成される半導体チップ１０００Ａ，１０００Ｂの主面の平面視において、キャパシタＣ１，Ｃ２は、それぞれ半導体チップの両端の辺Ｓ１，Ｓ２に隣接して配置されている。これにより、インダクタＬ１とインダクタＬ２との間の距離が確保される。従って、インダクタＬ１とインダクタＬ２との結合によるインダクタンスのばらつきを抑制することができる。
【００７４】
また、電力増幅回路１００Ａ〜１００Ｃにおいて、フィルタ回路ＨＴ１におけるインダクタＬ１の一端、及びフィルタ回路ＨＴ２におけるインダクタＬ２の一端には、異なる電極を経由して接地電位が供給されてもよい。これにより、他の構成要素から受ける寄生成分の影響を抑制することができる。
【００７５】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００７６】
１００Ａ〜１００Ｃ…電力増幅回路、１０〜１２…整合回路、２０〜２２，２５，Ｌ１〜Ｌｍ…インダクタ、２３，２４，Ｃ１〜Ｃｍ…キャパシタ、３０…ローパスフィルタ回路、３１…ハイパスフィルタ回路、１０００Ａ，１０００Ｂ…半導体チップ、１１００…バイアス回路、Ｑ１，Ｑ２…トランジスタ、ＨＴ１〜ＨＴｍ…フィルタ回路、Ｓ１〜Ｓ４…辺、ＣＬ…中心線、Ｂ１〜Ｂ１０…バンプ
【図１】
2019041311.tif 000003
【図２】
2019041311.tif 000004
【図３】
2019041311.tif 000005
【図４】
2019041311.tif 000006
【図５】
2019041311.tif 000007
【図６】
2019041311.tif 000008
【図７】
2019041311.tif 000009
【図８】
2019041311.tif 000010
【図９】
2019041311.tif 000011
【図１０】
2019041311.tif 000012
【図１１】
2019041311.tif 000013
【図１２】
2019041311.tif 000014
【図１３】
2019041311.tif 000015