(57)【要約】【課題】インダクタのインダクタンス値を小さくしても入力電流制御が不安定にならないようにできる。【解決手段】  電圧制御部２５から出力される電流ＩＬの振幅指令と電圧Ｖｓの値とを乗算器２６にて乗算することにより、電流ＩＬの瞬時値指令ＩＬ＊を得る。この電流ＩＬの瞬時値指令ＩＬ＊と、系統インピーダンスＬｓを流れる電流ｉＳの値との偏差を、加減算器２３により求めて、この偏差を電流制御部２７（ＡＣＲ）に入力する。【選択図】図１
2019041512.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の正側端子と負側端子間に直列に接続され、前記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部と、
前記交流電源と前記複数のスイッチング部との間に並列に接続されるコンデンサと、
前記コンデンサと前記複数のスイッチング部との間であって、かつ前記交流電源と前記複数のスイッチング部との間に挿入され、前記コンデンサと入力フィルタを構成するインダクタと、
前記交流電源から前記コンデンサまでの系統を流れる電流である第１電流値を計測する第１電流計測手段と、
前記第１電流計測値に基づいて、各前記半導体スイッチング素子をオン／オフ制御する制御装置と、
を有することを特徴とする電力変換装置。
【請求項２】
前記制御装置は、
前記各負荷への直流出力電圧の値の合計値と該合計値に対する指令値との偏差を求める第１偏差算出手段と、
該第１偏差算出手段によって求められた前記偏差に応じて、前記インダクタを流れる電流である第２電流の振幅指令値を生成・出力する電圧制御手段と、
該第２電流の振幅指令値に応じて、該第２電流の瞬時値指令を生成・出力する乗算器と、
該第２電流の瞬時値指令と前記第１電流計測値との偏差に基づいて、ＰＷＭ制御を行うことで、前記各半導体スイッチング素子のオン／オフ制御信号を生成するＰＷＭ制御手段と、
を有することを特徴とする請求項１記載の電力変換装置。
【請求項３】
交流電源の正側端子と負側端子間に直列に接続され、前記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部と、
前記交流電源と前記複数のスイッチング部との間に並列に接続されるコンデンサと、
前記コンデンサと前記複数のスイッチング部との間であって、かつ前記交流電源と前記複数のスイッチング部との間に挿入され、前記コンデンサと入力フィルタを構成するインダクタと、
前記交流電源から前記コンデンサまでの系統を流れる電流である第１電流値を計測する第１電流計測手段と、
前記インダクタを流れる電流である第２電流値を計測する第２電流計測手段と、
前記第１電流計測値と前記第２電流値の何れか一方に基づいて、各前記半導体スイッチング素子をオン／オフ制御する制御装置と、
を有することを特徴とする電力変換装置。
【請求項４】
前記制御装置は、
前記交流電源から前記コンデンサまでの系統のインダクタンス成分の値を推定する系統インピーダンス推定手段を有し、
前記系統のインダクタンス成分の値が、予め設定される前記インダクタのインダクタンス値よりも小さい場合、前記第２電流計測値を用いて前記半導体スイッチング素子をオン／オフ制御することを特徴とする請求項３記載の電力変換装置。
【請求項５】
交流電源の正側端子と負側端子間に直列に接続され、前記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部と、
前記交流電源と前記複数のスイッチング部との間に並列に接続されるコンデンサと、
前記コンデンサと前記複数のスイッチング部との間であって、かつ前記交流電源と前記複数のスイッチング部との間に挿入され、前記コンデンサと入力フィルタを構成するインダクタと、
前記交流電源から前記コンデンサまでの系統を流れる電流である第１電流値を計測する第１電流計測手段と、
前記インダクタを流れる電流である第２電流値を計測する第２電流計測手段と
前記コンデンサを通過する電流である第３電流値を計測する第３電流計測手段と、
前記第２電流計測値と前記第３電流計測値に基づいて、前記各半導体スイッチング素子をオン／オフ制御する制御装置と、
を有することを特徴とする電力変換装置。
【請求項６】
交流電源の正側端子と負側端子間に直列に接続され、前記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部と、
前記交流電源と前記複数のスイッチング部との間に並列に接続されるコンデンサと、
前記コンデンサと前記複数のスイッチング部との間であって、かつ前記交流電源と前記複数のスイッチング部との間に挿入され、前記コンデンサと入力フィルタを構成するインダクタと、
前記交流電源から前記コンデンサまでの系統を流れる電流である第１電流の値を計測する第１電流計測手段と、
前記インダクタを流れる電流である第２電流値を計測する第２電流計測手段と
前記コンデンサを通過する電流である第３電流値を計測する第３電流計測手段と、
前記交流電源から前記コンデンサまでの系統のインダクタンス成分の値を推定する系統インピーダンス推定手段を有し、前記系統のインダクタンス成分の値が、予め設定される前記インダクタのインダクタンス値よりも小さい場合、前記第２電流計測値を用いて前記半導体スイッチング素子をオン／オフ制御し、前記系統のインダクタンス成分の値が、前記インダクタのインダクタンス値以上の場合、前記第２電流計測値と前記第３電流計測値に基づいて、前記各半導体スイッチング素子をオン／オフ制御する制御装置と、
を有することを特徴とする電力変換装置。
【請求項７】
前記制御装置は、前記半導体スイッチング素子をパルス幅変調制御して前記直流出力電圧を制御することを特徴とする請求項１〜６の何れかに記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力を直流電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
交流電力を直流電力に変換する電力変換装置に関して、例えば特許文献１の技術が知られている。
【０００３】
特許文献１の発明は、交流−直流変換装置であって、単相ＰＷＭコンバータに係わり、特に単相全波整流回路とブースト形ＤＣ−ＤＣ変換装置（チョッパ）とを組み合わせた構成で、チョッパに流入する電流の値を制御することで、電源から流入する入力電流波形を力率１の正弦波形にする構成を一例とする。
【０００４】
特許文献１には、各々がＡＣ／ＤＣコンバータを構成する複数のスイッチング部を直列に接続し、各スイッチング部の出力端子間に負荷を個別に接続する構成（マルチレベル回路）が、開示されている。
【０００５】
上記構成により、高い交流入力電圧に対応することができる。また、特許文献１の段落００５０に記載のように、リアクトルの容量を小さくして小型化しても、電流ＩＬに含まれるリプルを充分に抑制することができる。
【０００６】
図７に、従来のマルチレベル回路の構成例を示す。
図示の例の電力変換回路（マルチセルコンバータ）１００では、複数のＡＣ／ＤＣコンバータ１０４ａ、１０４ｂ、１０４ｃが交流電源１１０の正側端子と負側端子間に直列に接続され、各ＡＣ／ＤＣコンバータ１０４ａ、１０４ｂ、１０４ｃそれぞれに負荷１０５ａ、１０５ｂ、１０５ｃが接続される。電力変換回路１００には、系統からの入力に対するＬＣフィルタを構成するＡＣインダクタ（リアクトル）１０３とＡＣフィルタコンデンサ１０４が含まれる。尚、図示のＡＣインダクタ１０３が上記リアクトルに相当する。
【０００７】
また、電力変換回路１００は、交流電源１１０に基づいて、各負荷１０５ａ〜１０５ｃに供給する直流電圧を生成する。交流電源１１０から電力変換回路１００（特に、その入力端であるＡＣフィルタコンデンサ１０４）へ至る系統には、インダクタンス成分が含まれ、系統インピーダンス１１１と記すものとする。
【０００８】
図示のように、交流電源１１０からの電流が、系統インピーダンス１１１とＡＣインダクタ（特許文献１のリアクトル６など）１０３を介して、ＡＣ／ＤＣコンバータ群１０４ａ〜１０４ｃに入力される。ＡＣインダクタ１０３の入力端側と交流電源１１０の負側との間には、ＡＣフィルタコンデンサ１０４が、接続される。ＡＣインダクタ１０３とＡＣフィルタコンデンサ１０４とによって、ＬＣフィルタ（ＡＣフィルタ）が構成される。
【０００９】
そして、上記のようにＡＣインダクタ１０３の容量（インダクタンス値Ｌｆ）を小さくして小型化できることから、ＡＣフィルタ（１０３，１０４）を小型化できる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１６−２７７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献１では、変換回路の出力電圧をＰＷＭ等の手法で制御し、リアクトル６に印加される電圧を変え、それによって発生するdiＬ/dt（電流ＩＬの微分値）により、電流ＩＬを増減して所望の値になるように制御していた。尚、電流ＩＬは、リアクトル６を流れる電流である。
【００１２】
この為、上記のようにＡＣフィルタが小さいと、電流制御が不安定に成り易い。つまり、ＡＣインダクタ１０３のインダクタンス値Ｌｆが小さいと、上記diＬ/dtすなわち制御系のゲインが大きくなり過ぎ、電流制御が不安定に成り易い。
【００１３】
つまり、リアクトル６のインダクタンス値をＬｆ、リアクトル６に印加される電圧をＶとすると、一般的に、下記の式により表わされる。
【００１４】
Ｖ＝Ｌｆ×（diＬ/dt）
【００１５】
この関係式から明らかなように、Ｌｆの値が小さいと、Ｖの値の少しの変化で（diＬ/dt）が大きくなり（ＩＬの増減の傾きが大きくなり；電流微分が大きくなり）、電流制御が不安定に成り易い。
【００１６】
本発明は入力の交流電圧Vinを入力とするLCフィルタ部と直列のAC/DCコンバータ部からなる制御対象の回路部に対してフィルタ内部の電流とAC/DCコンバータ出力電圧を入力とし、フィルタ内部の電流をフィードバックする制御部から構成されている。このような制御システムは、フィードバック系によって形成されるループ利得の利得（ゲイン）と位相の大きさによって不安定となる場合がある。例えば、ループ利得の複素平面での軌跡が複素平面の点（-1＋jo）の左側を通る場合に不安定となる。右側を通る場合が安定、すなわちゲイン余裕および位相余裕があるとしている。本発明は、ゲイン余裕がある場合を安定、ない場合を不安定と定義する。
【００１７】
ＬＣフィルタの一端は入力側に接続されるが他端はAC/DCコンバータに入力される。スイッチングによって、その他端の電圧Vｒ２はパルス的に変化する。ＬＣフィルタの出力電流iＬの変動成分di/dtはフィードバック制御系のループ利得に関係する変数であるからその変動成分の大きさは系の安定性に影響することになる。
【００１８】
本発明は系のゲイン余裕がある範囲で素子の値が小さいＬＣフィルタ内部の電流を選択することで系を安定させるものである。
【００１９】
更に、系統インピーダンス値Ｌｓも、上記電流制御の安定性に影響する。すなわち、図７の回路では、上記の通りＡＣインダクタ１０３のインダクタンス値Ｌｆを小さくできるので、Ｌｓの値よりもＬｆの値が小さくなることがあり、その場合には電流ＩＬを用いて電流制御すると不安定になる場合がある。
【００２０】
上記のように、マルチレベル回路とすることで、ＬＣフィルタ（ＡＣフィルタ）が小さくて済むようになるが、リアクトル（ＡＣインダクタ）のインダクタンス値が小さいと、電流制御が不安定に成る場合がある。
【００２１】
本発明の課題は、マルチレベル回路と入力ＬＣフィルタを有する電力変換装置において、インダクタのインダクタンス値を小さくしても入力電流制御が不安定にならないようにできる電力変換装置を提供することである。
【課題を解決するための手段】
【００２２】
本発明の電力変換装置は、下記の構成を有する。
・交流電源の正側端子と負側端子間に直列に接続され、前記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部。
・前記交流電源と前記複数のスイッチング部との間に並列に接続されるコンデンサと、
前記コンデンサと前記複数のスイッチング部との間であって、かつ前記交流電源と前記複数のスイッチング部との間に挿入され、前記コンデンサと入力フィルタを構成するインダクタ。
・前記交流電源から前記コンデンサまでの系統を流れる電流である第１電流値を計測する第１電流計測手段。
・前記第１電流計測値に基づいて、各前記半導体スイッチング素子をオン／オフ制御する制御装置。
【発明の効果】
【００２３】
本発明の電力変換装置などによれば、マルチレベル回路と入力ＬＣフィルタを有する電力変換装置において、インダクタのインダクタンス値を小さくしても入力電流制御が不安定にならないようにできる。
【図面の簡単な説明】
【００２４】
【図１】実施例１の交流−直流変換装置の構成例を示す図である。
【図２】図１に示す回路部の詳細構成例である。
【図３】ＰＭＷ変調器による制御動作の一例を示す図である。
【図４】実施例２の交流−直流変換装置の構成例を示す図である。
【図５】実施例３の交流−直流変換装置の構成例を示す図である。
【図６】実施例４の交流−直流変換装置の構成例を示す図である。
【図７】従来の交流−直流変換装置の構成例を示す図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、実施例１の電力変換装置（交流−直流変換装置）の構成例を示す図である。
【００２６】
尚、本例の交流−直流変換装置も、単相ＰＷＭコンバータに係わり、特に単相全波整流回路とブースト形ＤＣ−ＤＣ変換装置（チョッパ）とを組み合わせた構成を前提とし、チョッパに流入する電流の値を制御することで、電源から流入する入力電流波形を力率１の正弦波形にするが、この例に限らない。
【００２７】
尚、従来より一般的に、ＤＣ−ＤＣコンバータでは少なくとも１個の電力用半導体スイッチ（ＩＧＢＴ等）が用いられ、このスイッチをオン／オフ制御することによって、入力電圧や負荷が変動しても出力電圧を所望の値に調整することができる。
【００２８】
図示の交流−直流変換装置（電力変換装置）は、概略的には、回路部１０と制御部２０とから成る。
【００２９】
回路部１０は、交流電源１１、ＡＣインダクタ（リアクトル）３、ＡＣフィルタコンデンサ４、複数の（ここでは仮に３つとする）ＡＣ／ＤＣコンバータ１２ａ，１２ｂ，１２ｃ、ゲート駆動回路１９等を有する。
【００３０】
尚、ＡＣインダクタ（リアクトル）３のインダクタンス値をＬｆ、ＡＣフィルタコンデンサ４の容量をＣｆとする。
【００３１】
複数のＡＣ／ＤＣコンバータ１２ａ，１２ｂ，１２ｃを直列に接続している。また、各ＡＣ／ＤＣコンバータ１２ａ，１２ｂ，１２ｃの出力端子間にそれぞれ負荷１４ａ、１４ｂ、１４ｃが接続されている。また、各負荷１４ａ、１４ｂ、１４ｃにそれぞれ並列にコンデンサ１５ａ、１５ｂ、１５ｃが接続されている。各コンデンサ１５ａ、１５ｂ、１５ｃの両端電圧（Ｖdc_a、Ｖdc_ｂ、Ｖdc_ｃ）が、各々に対応する負荷１４ａ、１４ｂ、１４ｃへの直流出力電圧となる。
【００３２】
尚、以下、上記複数ある構成について特に区別する必要が無い場合には、例えば、ＡＣ／ＤＣコンバータ１２、負荷１４、コンデンサ１５などと記すものとする。他の同一構成が複数あるものについても同様である。また、尚、交流電源１１は単相交流の電源である。
【００３３】
また、ＡＣインダクタ３とＡＣフィルタコンデンサ４とによって、交流電源１１からの入力に対する入力ＬＣフィルタ（ＡＣフィルタ）を構成している。
【００３４】
また、特に図示しないが、各ＡＣ／ＤＣコンバータ１２ａ，１２ｂ，１２ｃには、それぞれ、一般的な回路構成（スイッチング素子、ダイオード等）が含まれている。そして、上記ゲート駆動回路１９は、制御部２０からの制御信号Ｇo_a、Ｇo_ｂ、Ｇo_ｃに応じて、不図示の上記スイッチング素子をＯＮ／ＯＦＦ制御する。スイッチング素子としては、例えばＭＯＳＦＥＴ（電界効果トランジスタ）用いるが、この例に限らず、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＢＪＴ（バイポーラジャンクショントランジスタ）などを用いても良い。また、特に図示しないが、回路部には整流回路も含まれている。
【００３５】
また、交流電源１１から上記ＡＣフィルタコンデンサ４へと至る系統には、図示の系統インピーダンス２が含まれている。ここでは、系統インピーダンス２は、配線長やトランスの漏れインダクタンス等によるインダクタンス成分であるものとし、このインダクタンス値をＬｓと表記するものとする。
【００３６】
この系統インピーダンス２を流れる電流（ＡＣフィルタコンデンサ４よりも系統側を流れる電流）をｉＳ、上記ＡＣインダクタ３を流れる電流をＩＬと表記するものとする。更に、ＡＣフィルタコンデンサ４を介して流れる電流をｉＣと表記するものとする。尚、ここでは、ｉｓ＝ＩＬ＋ｉＣと見做してよいものとする。
【００３７】
また、ＡＣフィルタコンデンサ４に印加される電圧Ｖｓを検出する電圧計１６を備える。また、上記電流ｉｓの値を計測する電流計１７を備える。更に上記コンデンサ１５ａの両端電圧（直流出力電圧）Ｖdc_aを計測する電圧計１８ａ、コンデンサ１５ｂの両端電圧Ｖdc_ｂを計測する電圧計１８ｂ、コンデンサ１５ｃの両端電圧Ｖdc_ｃを計測する電圧計１８ｃを有する。
【００３８】
尚、本例では上記電圧Ｖｓの値を用いるものとして説明するが、この例に限らず、Ｖｓの代わりに交流電源１１の電圧Ｖinの値を用いるようにしてもよい。
【００３９】
上記各電圧、電流の検出値、すなわち電流ｉS、電圧Ｖｓ、電圧Ｖdc_a、電圧Ｖdc_ｂ、電圧Ｖdc_ｃの各計測値は、制御部２０に入力される。制御部２０は、これらの入力値等に基づいて、上記不図示のスイッチング素子のオン／オフ制御等を行う。
【００４０】
図２に、図１に示す回路部１０の詳細構成例を示す。
尚、図１は、複数のＡＣ／ＤＣコンバータ１２ａ〜１２ｃがそれぞれ整流回路（ダイオードブリッジ）とスイッチング部を有する構成、すなわち例えば特許文献１における図６に相当する構成を示したが、図２では特許文献１における図１や図７に相当する構成を示す。どちらの構成であっても、制御部２０による制御方法は略同様である。すなわち、特許文献１の図６のような各スイッチング部に個別に整流回路（ダイオードブリッジ）を設ける構成であっても、以下に説明するような特許文献１の図１の構成に対する制御方法と、実質的に略同様の制御方法であって構わない。
【００４１】
尚、図２において、図１に示す構成と同一の構成には同一符号を付してある。つまり、交流電源１１、ＡＣインダクタ３、ＡＣフィルタコンデンサ４、各負荷１４ａ、１４ｂ、１４ｃ、コンデンサ１５ａ、１５ｂ、１５ｃ、系統インピーダンス２や、電圧計１６、電流計１７、電圧計１８ａ、１８ｂ、１８ｃには、図示の通り、図１と同一符号を付してある。
【００４２】
図２において、まず、上記交流電源１１の両端にはダイオードＤ１，Ｄ２，Ｄ３，Ｄ４から成る整流回路ＤＢ（ダイオードブリッジ）が接続されている。整流回路ＤＢの正側入力端子と負側入力端子との間には、ＡＣフィルタコンデンサ４が接続されている。交流電源１１から上記ＡＣフィルタコンデンサ４に至る伝送路（系統）には、上記インダクタンス成分（上記系統インピーダンス２）が含まれている。
【００４３】
整流回路ＤＢの正側出力端子にはＡＣインダクタ（リアクトル）３の一端が接続されている。ＡＣインダクタ３の他端と整流回路ＤＢの負側出力端子との間には、複数の（本例では３つの）半導体スイッチング素子４１ａ，４１ｂ，４１ｃが、直列に接続されている。
【００４４】
半導体スイッチング素子４１ａのドレイン−ソース間には、ダイオード４２ａと上記コンデンサ１５ａとの直列接続が並列に接続されている。コンデンサ１５ａには上記負荷１４ａが並列に接続されている。同様にして、半導体スイッチング素子４１ｂのドレイン−ソース間には、ダイオード４２ｂと上記コンデンサ１５ｂとの直列接続が並列に接続されている。コンデンサ１５ｂには上記負荷１４ｂが並列に接続されている。半導体スイッチング素子４１ｃのドレイン−ソース間には、ダイオード４２ｃと上記コンデンサ１５ｃとの直列接続が並列に接続されている。コンデンサ１５ｃには上記負荷１４ｃが並列に接続されている。
【００４５】
ここでは、図示のように、半導体スイッチング素子４１ａとダイオード４２ａとコンデンサ１５ａとによって第１のスイッチング部４０ａが構成されるものとする。同様にして、半導体スイッチング素子４１ｂとダイオード４２ｂとコンデンサ１５ｂとによって第２のスイッチング部４０ｂが構成されるものとする。半導体スイッチング素子４１ｃとダイオード４２ｃとコンデンサ１５ｃとによって第３のスイッチング部４０ｃが構成されるものとする。この場合、上記ＡＣインダクタ３の他端と整流回路ＤＢの負側出力端子との間には、複数の（本例では３つの）スイッチング部４０ａ、４０ｂ、４０ｃが直列に接続されていると見做すこともできる。
【００４６】
尚、図示のＰａ，Ｐｂ，Ｐｃはコンデンサ１５ａ，１５ｂ，１５ｃの正極、Ｎａ，Ｎｂ，Ｎｃはコンデンサ１５ａ，１５ｂ，１５ｃの負極を示す。ここでは、コンデンサ１５ａ，１５ｂ，１５ｃの容量値は同一であるものとするが、この例に限らない。
【００４７】
また、尚、本説明では、半導体スイッチング素子４１ａ，４１ｂ，４１ｃ及びダイオード４２ａ，４２ｂ，４２ｃの順方向電圧降下を無視するものとする。
【００４８】
上記構成では、図示の電圧Ｖｒ２は電圧Ｖdc_a，Ｖdc_ｂ、Ｖdc_ｃの加算値になるため、電圧Ｖdc_a，Ｖdc_ｂ、Ｖdc_ｃは何れもＶｒ２の１／３の値で良いことになる。言い換えれば、半導体スイッチング素子４１ａ，４１ｂ，４１ｃ及びダイオード４２ａ，４２ｂ，４２ｃには、Ｖｒ２の１／３の値に応じた耐圧を有するデバイスを使用することができる。
【００４９】
尚、例えば、スイッチング部４０ｂにおける負極Ｎｂの電位は、スイッチング部４０ｃにおける半導体スイッチング素子４１ｃがオンの時の負極Ｎｃの電位と等しく、半導体スイッチング素子４１ｃがオフの時は正極Ｐｃの電位と等しくなる。つまり、負荷１４ｂの一端の電位は他のスイッチング部４０ｃのスイッチングの影響を受けて変動するので、負荷１４ａ，１４ｂ，１４ｃをそれぞれ電位的に独立させることが望ましい。
【００５０】
尚、図２において、図示のＶｉｎは交流入力電圧、Ｉｉｎは交流入力電流、ＩＬはＡＣインダクタ（リアクトル）３を流れる電流、Ｖｒ１は整流回路ＤＢの出力電圧、Ｖｒ２は３つのスイッチング部４０間の電圧である。
【００５１】
上記構成の回路部１０を制御する為の制御部２０について、以下、説明する。
図示の例では、制御部２０は、加算器２１、複数の加減算器２２，２３，２４、電圧制御部（ＡＶＲ）２５、乗算器２６、電流制御部（ＡＣＲ）２７を有する。制御部２０は、更に、上記複数の（３つの）半導体スイッチング素子４１ａ，４１ｂ，４１ｃそれぞれに応じた複数の（３つの）除算器２８ａ，２８ｂ，２８ｃを有する。制御部２０は、更に、ＰＷＭ変調器２９、キャリア発生器３０を有する。加減算器２２，２３，２４は、一方を＋入力、他方を−入力とすることで、一方の入力値から他方の入力値を減算する（２つの入力値の差を求める）。
【００５２】
また、制御部２０には、上記各種計測手段による各種計測値すなわち、上記直流出力電圧Ｖdc_a、Ｖdc_ｂ、Ｖdc_ｃと、ＡＣフィルタコンデンサ４に印加される電圧Ｖｓの計測値と、系統インピーダンスＬｓを流れる電流ｉｓの計測値が、入力される。尚、特に図示しないが、電圧Ｖｓは絶対値を入力する。また、制御部２０には、上記直流出力電圧Ｖdc_a、Ｖdc_ｂ、Ｖdc_ｃの合計値であるＶdcに対する目標値（指令値）であるＶdc＊も入力される。
【００５３】
この様な構成の制御部２０の動作は、例えば以下の通りである。
まず、上記加算器２１は、各群の出力電圧Ｖdc_a、Ｖdc_ｂ、Ｖdc_ｃの合計値を求めるための構成である。制御部２０では、Ｖdc_a、Ｖdc_ｂ、Ｖdc_ｃの合計値Ｖdcが指令値Ｖdc＊に一致するように制御が行われる。つまり、まず、加算器２１と加減算器２２とによって、指令値Ｖdc＊に対するＶdc_a、Ｖdc_ｂ、Ｖdc_ｃの合計値Ｖdcの差分（偏差）が求められて、電圧制御部２５に入力される。
【００５４】
電圧制御部２５は、上記入力に基づいて電流ＩＬの振幅指令値を生成・出力する。電圧制御部２５は、指令値Ｖdc＊に対して電圧Ｖdcが不足する時は電流ＩＬの振幅指令を増加させ、指令値Ｖdc＊に対して電圧Ｖdcが過剰である時は電流ＩＬの振幅指令を減少させるように動作する。この電圧制御部２５には、例えばＰＩ（比例・積分）調節器が用いられる。電圧制御部２５は、例えばＡＶＲ（automatic voltage regulator；自動電圧調整器）等である。
【００５５】
上記電圧制御部２５から出力される電流ＩＬの振幅指令と、上記入力される電圧Ｖｓとを、乗算器２６にて乗算することにより、電流ＩＬの瞬時値指令ＩＬ＊を得る。この電流ＩＬの瞬時値指令ＩＬ＊と、上記系統インピーダンスＬｓを流れる電流ｉＳの値との偏差を、加減算器２３により求めて、この偏差を電流制御部２７（ＡＣＲ）に入力する。
【００５６】
上記特許文献１では、電流ＩＬの瞬時値指令ＩＬ＊と電流ＩＬとの偏差をＡＣＲに入力させていた。これに対して、本手法では上記の通り、電流ＩＬの瞬時値指令ＩＬ＊と電流ＩＳとの偏差をＡＣＲに入力させる。
【００５７】
ここで、上記電流ＩＬはＬｆに対応するものと言える。一方、電流ｉＳは、仮にＡＣフィルタコンデンサ４がなければ「Ｌｆ＋Ｌｓ」に対応するものと言えるし、ＡＣフィルタコンデンサ４がある場合でも、電流ｉＳは、「Ｌｆ＋Ｌｓ」の値による影響を受ける。また、上述したように、一般的に、電圧Ｖ＝インダクタンス値Ｌ×（ｄｉ／ｄｔ）で表わされ、ｄｉ／ｄｔは制御系のゲインである。上記の通り、Ｌｆの値が小さいと、ゲイン（ｄｉ／ｄｔ）が大きくなり過ぎ、不安定になり易い。ここで、特に「Ｌｓ＞Ｌｆ」である場合、「Ｌｆ＋Ｌｓ」に対応するゲインは相対的に小さいので、比較的安定動作することになる。これは、換言すれば、Ｌｆの値が小さいと、ＡＣインダクタ（リアクトル）３に掛かる電圧の少しの変動で（ｄｉＬ／ｄｔ）が大きくなるので（電流微分（傾き）が大きくなるので；時間当たりの電流変化が大きくなるので）、もし上記加減算器２３に電流ｉＳの代わりに電流ＩＬが入力すると、加減算器２３の出力（電流制御部２７（ＡＣＲ）の入力の変動の仕方）が大きくなる。この為、制御が不安定に成り易い。この電流ＩＬに比べれば電流ｉＳは、比較的、変動の仕方（電流微分（傾き））が小さいので、比較的安定動作することになる。勿論、常に電流ｉＳの方が電流ＩＬに比べて変動の仕方（電流微分（傾き））が少ないとは限らないので、後述する実施例２の構成とすることも考えられる。これより、後述する実施例２は、電流ｉＳと電流ＩＬとで、比較的、変動の仕方が小さい方を（電流微分（傾き）が小さい方を）、フィードバック制御に用いる（加減算器２３の入力とする）ものと言うこともできる。
また、尚、上記安定動作には、ＬＣフィルタによる発振を防止できることも含まれる。
【００５８】
電流制御部２７は、瞬時値指令ＩＬ＊に対して電流ｉＳが不足する時はその出力を増加させ、瞬時値指令ＩＬ＊に対して電流ｉＳが過剰である時はその出力を減少させるように動作する。この電流制御部２７には、例えばＰ（比例）調節器が用いられる。
【００５９】
次に、上記電流制御部２７の出力と電圧Ｖｓとの差分、すなわち電圧Ｖｒ２の瞬時値指令を、加減算器２４で求める。電圧Ｖｒ２の瞬時値指令は、電流ｉｓが不足して電流制御部２７の出力が大きい時には減少することになり、この場合、Ｖｒ１とＶｒ２との差電圧が拡大することになり、より大きい電流がスイッチング素子４１側に流入するようになる。
【００６０】
加減算器２４の出力（電圧Ｖｒ２の瞬時値指令）は、複数の（３つの）除算器２８ａ、２８ｂ、２８ｃにそれぞれ入力される。除算器２８ａ、２８ｂ、２８ｃは、電圧Ｖｒ２の瞬時値指令を、それぞれ、Ｖdc_aまたはＶdc_ｂまたはＶdc_ｃを正規化した値（Ｖdc_a、Ｖdc_ｂ、Ｖdc_ｃ＝Ｅ／３の時に「１．０」になる値）によって、除算するものである。これらの除算器２８ａ、２８ｂ、２８ｃの出力を信号波としてスイッチング素子４１ａ，４１ｂ，４１ｃを個別に制御することにより、電圧Ｖdc_a、Ｖdc_ｂ、Ｖdc_ｃの均等化を図っている。
【００６１】
上述したように、加減算器２４の出力（電圧Ｖｒ２の瞬時値指令）に直流出力電圧Ｖdc_a、Ｖdc_ｂ、Ｖdc_ｃの逆数に比例する値を乗算すれば、各スイッチング部４０ａ，４０ｂ，４０ｃに対する信号波Ｇo_a、Ｇo_ｂ、Ｇo_ｃを、個別に生成することができる。
【００６２】
すなわち、上記各除算器２８ａ、２８ｂ、２８ｃの出力（除算結果）は、ＰＭＷ変調器２９に入力される。ＰＭＷ変調器２９は、三角波を発生するキャリア発生器３０からの出力も入力している。ＰＭＷ変調器２９は、キャリア発生器３０からの三角波キャリアを用いて、上記除算器２８ａ、２８ｂ、２８ｃからの出力それぞれに対してＰＷＭ（パルス幅変調：Pulse Width Modulation）制御を行うことで、上記各スイッチング素子４１ａ，４１ｂ，４１ｃそれぞれのゲート信号Ｇo_a、Ｇo_ｂ、Ｇo_ｃを生成する。
【００６３】
これら各ゲート信号Ｇo_a、Ｇo_ｂ、Ｇo_ｃは、ゲート駆動回路１９に入力される。ゲート駆動回路１９は、これら各Ｇo_a、Ｇo_ｂ、Ｇo_ｃに応じて、各スイッチング素子４１ａ，４１ｂ，４１ｃをオン・オフ制御する。
【００６４】
尚、上記除算器２８ａ、２８ｂ、２８ｃの機能は、特許文献１における除算器１１０ａ，１１０ｂ，１１０ｃの機能と同様であってよく、ここでは特に説明しない。
【００６５】
尚、ゲート駆動回路１９は、例えば、制御装置２０からのオン／オフ指令信号を、絶縁してスイッチング素子４１ａ，４１ｂ，４１ｃのゲートに与える絶縁ディジタル信号伝送部等である。
【００６６】
ＰＭＷ変調器２９とキャリア発生器３０は、既存の構成であり、特に詳細には説明しないが、キャリア発生器３０は、上記３つのスイッチング部４０ａ、４０ｂ、４０ｃそれぞれに対応して３つ設けられていてよく、例えば特許文献１の図４に示すキャリア発生器１１３ａ，１１３ｂ，１１３ｃが設けられていて良い。そして、ＰＭＷ変調器２９とキャリア発生器３０とが、例えば、特許文献１の図４に示す構成（キャリア発生器１１３ａと加算器１０５ａと比較器１１１ａと論理反転器１１２ａのセット、キャリア発生器１１３ｂと加算器１０５ｂと比較器１１１ｂと論理反転器１１２ｂのセット、キャリア発生器１１３ｃと加算器１０５ｃと比較器１１１ｃと論理反転器１１２ｃのセットの３セット）であってよい。
【００６７】
ここでは特に詳細には説明しないが、例えば、上記１番目のセットを例にすると、電圧Ｖｒ２の瞬時値指令を信号波とし、この信号波をキャリア発生器１１３ａから出力される三角波キャリアと加算器１０５ａ及び比較器１１１ａにて比較することにより、ＰＷＭ（パルス幅変調：Pulse Width Modulation）制御を行う。そして、比較器１１１ａの出力を論理反転器１１２ａに入力してスイッチング素子４１ａのゲート信号Ｇo_aを生成する。
【００６８】
尚、本発明の適用対象は、図２のようなマルチセル構成（マルチレベル回路の一例）に限るものではなく、他の構成のマルチレベル回路（例えば特開２００６−２７１０４２号公報に開示のマルチレベルインバータなど）であっても本発明の適用対象となる。
また、図３に、ＰＭＷ変調器２９による制御動作の一例を示す。
【００６９】
図３に示す例では、上記不図示のキャリア発生器１１３ａ，１１３ｂ，１１３ｃから発生する図示のキャリアａ，ｂ，ｃの周波数は何れも同一であるが、各キャリアａ，ｂ，ｃには互いに位相差を持たせている。ここでは、スイッチング部４０ａ，４０ｂ，４０ｃの３群であるため、各キャリアａ，ｂ，ｃの位相差は、電気角で３６０［°］／３＝１２０［°］である。各キャリアａ，ｂ，ｃに対してＶｒ２の瞬時値指令の一例を示している。
【００７０】
尚、図３では、Ｖｒ２の瞬時値指令をキャリアａ，ｂ，ｃごとに図示してあるが、これは理解を容易にするためのもので、実際にはＶｒ２の瞬時値指令は単一の信号が３つの除算器２８ａ、２８ｂ、２８ｃにそれぞれ入力されて、各除算器２８ａ、２８ｂ、２８ｃでの上記処理後にそれぞれ各キャリアａ，ｂ，ｃが適用されることになる。
【００７１】
また、図３におけるＶ２ｒａ，Ｖ２ｒｂ，Ｖ２ｒｃは、図２におけるスイッチング部４０ａ，４０ｂ，４０ｃの入力電圧であり、スイッチング素子４１ａ，４１ｂ，４１ｃのＰＷＭパルスに相当する。図示のＰＷＭパルスＶ２ｒａ，Ｖ２ｒｂ，Ｖ２ｒｃのオン／オフ波形は、ゲート信号Ｇo_a、Ｇo_ｂ、Ｇo_ｃのオン／オフ波形を示し、以って上記直流出力電圧Ｖdc_a，Ｖdc_ｂ、Ｖdc_ｃのオン／オフ波形を示すものと見做してもよい。
【００７２】
上述したように、上記電圧Ｖｒ２は上記直流出力電圧Ｖdc_a，Ｖdc_ｂ、Ｖdc_ｃの加算値となるので、図３の下側に示すように、電圧Ｖｒ２は、直流出力電圧Ｖdc_a，Ｖdc_ｂ、Ｖdc_ｃの全てがオンのときに最大値となり、直流出力電圧の何れか１つがオフの場合には最大値の２／３となり、直流出力電圧の何れか２つがオフの場合には最大値の１／３となる。尚、電圧Ｖｒ２は、直流出力電圧Ｖdc_a，Ｖdc_ｂ、Ｖdc_ｃの全てがオフのときには‘０’となる。
【００７３】
この様にして、電圧Ｖｒ２は、図３の下側に示すように、上記‘０’〜最大値までの４段階の電圧値の何れかの電圧値ととりながら、その低周波成分としては図示の点線で示すように、電圧Ｖｒ１と相似し、かつ、Ｖｒ１とは僅かに位相が異なる波形となる。この位相差による差電圧（Ｖｒ１−Ｖｒ２）がＡＣインダクタ３に印加されることで電流ＩＬが流れ、この電流ＩＬは結果的に電圧Ｖｒ１と相似波形となる。
【００７４】
尚、上記制御部２０による回路部１０の制御動作は、一例としては、加減算器２３の一方の入力が電流ＩＬではなく電流ｉＳとなっている点以外は、上記特許文献１の図３の構成による制御動作と同様であってもよいが、この例に限らない。
【００７５】
上記のように、各キャリアａ，ｂ，ｃに互いに位相差を持たせている結果、装置全体のスイッチングに伴って電圧Ｖｒ２に現れる周波数はキャリア周波数の３倍となり、この周波数の電圧が直流回路のＡＣインダクタ３に印加される。
【００７６】
また、スイッチングに伴う電圧Ｖｒ２の変化幅は、従来構成と比較して１／３となるため、ＡＣインダクタ３のインダクタンス値を小さくして小型化した場合でも、電流ＩＬに含まれるリプルを十分に抑制することができる。
【００７７】
この様にＡＣインダクタ３のインダクタンス値を小さくして小型化した場合でも、本手法によれば、上述したように電流ＩＬの瞬時値指令ＩＬ＊と電流ｉＳとの偏差をＡＣＲに入力させることで、電流制御が不安定に成ることを抑止することができる。
【００７８】
尚、上記制御部２０は、例えばＣＰＵ等の何等かの不図示の演算プロセッサで構成してもよく、その場合には演算プロセッサは、予め記憶される所定のプログラムを実行することで、上述した図１に示す各種構成・機能を実現することができる。
【００７９】
尚、図２に示す回路の機能は、下記の通りである。
（１）交流入力電圧Ｖｉｎを所望の大きさの直流出力電圧Ｅ（＝Ｖdc_a＋Ｖdc_ｂ＋Ｖdc_ｃ）に変換し、かつ、この直流出力電圧Ｅを、交流入力電圧Ｖｉｎや負荷電流の変動に関わらず一定に保つ。
（２）交流入力電流Ｉｉｎを、ほぼ力率１の正弦波とする。
【００８０】
図４は、実施例２の交流−直流変換装置の構成例を示す図である。
図４の構成では、回路部１０’と制御部２０’を有する。
【００８１】
図４の構成において、回路部１０’の構成は、図１に示す実施例１の回路部１０の構成と基本的には同じであってよく、同一符号を付し、説明は省略する。但し、上記電流ＩＬの値を計測する電流計３３が更に設けられている点で、図１と回路部１０と異なる。また、制御部２０’に関しては、図１に示す制御部２０の構成に、図示の系統インピーダンス推定部３１と選択出力部３２が追加されている。
【００８２】
電流計３３による電流ＩＬの計測値は、制御部２０に入力されて選択出力部３２の一方の入力となる。選択出力部３２の他方の入力としては上記電流計１７による電流ｉＳの計測値が入力される。選択出力部３２は、系統インピーダンス推定部３１の出力に応じて、上記２つの入力（電流ＩＬの計測値、電流ｉＳの計測値）の何れか一方を、加減算器２３へ出力する。
【００８３】
上記実施例１では、加減算器２３の一方の入力は、常に、電流ｉＳの計測値であった。これに対して、実施例２では、加減算器２３の一方の入力は、状況に応じて、電流ＩＬの計測値と電流ｉＳの計測値の何れかとなる。ここでの一例としては、系統インピーダンス推定部３１の出力は‘１’または‘０’であるとし、選択出力部３２は、系統インピーダンス推定部３１の出力が‘１’の場合には電流ＩＬの計測値を出力し、‘０’の場合には電流ｉＳの計測値を出力するものとする。勿論、これは一例であり、この例に限らない。
【００８４】
系統インピーダンス推定部３１は、上記ＡＣフィルタコンデンサ４に印加される電圧Ｖｓを入力し、これに基づいて既存技術により系統インピーダンス２のＬｓの値を推定する。この既存技術の一例が特開２００７−１２４８１６号に開示の方法であるが、この例に限らない。但し、この例に限らない。系統インピーダンス推定部３１が無くてもよく、その場合には、開発者等が予め何等かの既存の手法によって系統インピーダンス２のＬｓの値を算出しておき、このＬｓの値を制御部２０’内に予め記憶しておく形態などであっても構わない。
【００８５】
上記特開２００７−１２４８１６号の系統インピーダンスを求める為の既存技術について、以下、簡単に説明する。
【００８６】
まず、上記ＡＣフィルタコンデンサ４に印加される電圧Ｖｓを静止座標上の直交二軸成分ｖα，ｖβに変換する。そして、これら二軸成分ｖα，ｖβに基づいて下記の（１）式を用いて入力電圧ベクトルＶｉを演算する。
【００８７】
【数１】
2019041512.tif 000003
【００８８】
求めた入力電圧ベクトルＶｉを一定期間記憶させ、所定の検出サンプリング刻みで離散フーリエ変換し、入力電圧に含まれる高調波成分の周波数及び振幅を求める。ここで、離散フーリエ変換は、入力信号の周波数を測定するために一定期間サンプリングされたデータをフーリエ級数に展開して入力信号の振幅及び周波数を求める数値演算手法であり、その内容は周知であるため詳細な説明は省略する。
【００８９】
上記離散フーリエ変換によって得られた振幅及び周波数の情報に基づき、基本波周波数から系統インピーダンスを含まない状態での入力フィルタ（ＡＣインダクタ３とＡＣフィルタコンデンサ４）の共振周波数までの間で、振幅が最大となる周波数を共振周波数ｆｓとして抽出する。
【００９０】
そして、ωｓ＝２πｆｓとし、ＡＣフィルタコンデンサ４の容量をＣｆとして下記の（２）式により系統インダクタンスＬｓを求めることができる。
【００９１】
【数２】
2019041512.tif 000004
【００９２】
系統インピーダンス推定部３１は、更に、上記系統インピーダンス２のＬｓの推定値を、予め設定されているＡＣインダクタ３のＬｆの値と比較して、ＬｓがＬｆよりも小さい場合（Ｌｓ＜Ｌｆ）、‘１’を出力し、以って選択出力部３２に電流ＩＬの計測値を出力させる。系統インピーダンス推定部３１は、ＬｓがＬｆ以上の場合には（Ｌｓ≧Ｌｆ）、‘０’を出力し、以って選択出力部３２に電流ｉＳの計測値を出力させる。
【００９３】
上述したように、実施例２では、加減算器２３の一方の入力を、Ｌｓ＜Ｌｆのときに電流ＩＬの値、Ｌｓ≧Ｌｆのときには電流ｉＳの値とする。実施例１では、Ｌｆが小さいことで、ＬｓがＬｆよりも大きい状況を想定していたが、必ずしもこの様な状況になるとは限らない。本装置を接続する電力系統の状態によっては、Ｌｆが小さくてもＬｓの方が更に小さい場合（Ｌｓ＜Ｌｆ）も起こり得る。この様なＬｓ＜Ｌｆの状態では、Ｌｆが小さくても、電流ｉＳを用いるよりも電流ＩＬを用いた方が、比較的安定して電流制御が行える（Ｌｓが小さいと、系統電圧に乗っている高周波成分の周波数が、ＬｆとＣｆの共振周波数に近づく為、高周波成分が大きくなるなどの理由による）。
【００９４】
以上のことから、実施例２では、Ｌｓ＜Ｌｆのときには、電流ＩＬの瞬時値指令ＩＬ＊と、上記電流ＩＬの値との偏差を、加減算器２３により求めて、この偏差を電流制御部２７（ＡＣＲ）に入力することになる。一方、Ｌｓ≧Ｌｆのときには、電流ＩＬの瞬時値指令ＩＬ＊と、上記電流ｉＳの値との偏差を、加減算器２３により求めて、この偏差を電流制御部２７（ＡＣＲ）に入力することになる。この様にすることで、系統インピーダンスの状況に応じた適切な値を用いて電流制御でき、以って安定的に電流制御を行えることになる。
【００９５】
図５は、実施例３の交流−直流変換装置の構成例を示す図である。
図５の構成では、回路部１０”と制御部２０”を有する。
【００９６】
図５の構成において、回路部１０”の構成は、図１に示す実施例１の回路部１０の構成と基本的には同じであってよく、同一符号を付し、説明は省略する。但し、図５の構成では図１における電流計１７（電流ｉｓの計測用）が無く、その一方で上記電流ＩＬの値を計測する電流計３３と、ＡＣフィルタコンデンサ４の電流ｉＣの値を計測する電流計３４とが設けられている点で、図１と回路部１０と異なる。
【００９７】
これら電流ＩＬの計測値と電流ｉＣの計測値は、制御部２０”に入力される。
また、制御部２０”に関しては、図１に示す制御部２０の構成に、図示の加算器３５が追加されている。加算器３５に関しては、その一方の入力は電流ＩＬの計測値、他方の入力は電流ｉＣの計測値であり、これら２つの入力値を加算して成る出力（電流ｉＳの値に相当）は、加減算器２３の一方の入力となる。
【００９８】
実施例１では、加減算器２３の一方の入力は、常に、電流ｉＳの計測値であった。これに対して、実施例３では、加減算器２３の一方の入力は、常に、電流ｉＳの値である（計測はしていない）。実施例３では、上記実施例１の電流計１７（電流ｉＳの値を計測する電流計）は、設けられていない。代わりに、上記電流計３３と電流計３４とが、設けられている。
【００９９】
ここで、
ｉＳ  ＝  ＩＬ＋ｉＣ
と見做してよい。
【０１００】
これより、加算器３５による上記電流ＩＬの計測値と電流ｉＣの計測値との加算結果（出力）は、電流ｉＳの値と見做してよい。これより、実施例３の構成でも、実施例１と同様に、加減算器２３の一方の入力は、電流ｉＳの値となる。この様に、必ずしも電流ｉＳの値を実測する必要はない。
【０１０１】
図６は、実施例４の交流−直流変換装置の構成例を示す図である。
図６の構成では、回路部１０＊と制御部２０＊を有する。
【０１０２】
図６の構成において、回路部１０＊の構成は、図５に示す回路部１０”と同じであってよく、同一符号を付し、説明は省略する。尚、これより、図６の制御部２０＊には、電流ＩＬの計測値と電流ｉＣの計測値が、Ｖｓの計測値と共に入力されることになる。
【０１０３】
また、制御部２０＊に関しては、図１に示す制御部２０の構成に、図示の系統インピーダンス推定部３１と選択出力部３６と加算器３７が追加されている。
【０１０４】
系統インピーダンス推定部３１自体は、上記図４の系統インピーダンス推定部３１と同一構成であり、従って同一符号を付してあり、その説明は省略する。但し、図６では、系統インピーダンス推定部３１の出力は、選択出力部３６に入力しており、この点で図４とは異なる。
【０１０５】
選択出力部３６は、上記電流ｉＣの計測値と所定の固定値（ここでは‘０’とする）を入力しており、これら２つの入力の何れか一方を、系統インピーダンス推定部３１の出力値に応じて選択的に出力する。
【０１０６】
加算器３７は、選択出力部３６の出力と上記電流ＩＬの計測値とを入力しており、これら２つの入力値の合計値（加算結果）を、加減算器２３に入力させる。
【０１０７】
加算器３７は、選択出力部３６の出力が‘０’であった場合には、上記電流ＩＬの計測値を加減算器２３に入力させることになる。加算器３７は、選択出力部３６の出力が電流ｉＣの計測値であった場合には、「ＩＬ＋ｉＣ＝ｉＳ」を、加減算器２３に入力させることになる。この様に、加算器３７は、実質的に、ＩＬとｉＳの何れか一方を、加減算器２３に入力させることになる。
【０１０８】
ここで、図４で説明したように、系統インピーダンス推定部３１は、系統インピーダンス２のＬｓの値を推定し、ＬｓがＬｆよりも小さい場合には（Ｌｓ＜Ｌｆ）‘１’を出力し、ＬｓがＬｆ以上の場合には（Ｌｓ≧Ｌｆ）‘０’を出力する。選択出力部３６は、系統インピーダンス推定部３１の出力値が‘１’の場合には上記固定値‘０’を出力し、以って加算器３７に電流ＩＬの計測値を加減算器２３へ出力させる。一方、選択出力部３６は、系統インピーダンス推定部３１の出力値が‘０’の場合には上記電流ｉＣの計測値を出力し、以って加算器３７に電流ｉＳ値を加減算器２３へ出力させる。
【０１０９】
このように、加減算器２３の一方の入力が、「Ｌｓ＜Ｌｆ」のときにはＩＬとなり、「Ｌｓ≧Ｌｆ」のときにはｉＳとなる点では、実施例２（図４）と同じである。
【０１１０】
以上説明したように、本発明の電力変換装置（交流−直流変換装置）は、基本的に、交流電源からの入力に対する入力ＬＣフィルタを構成するインダクタとコンデンサを有し、上記交流電源からの入力電流が上記インダクタを介して入力されて直流出力電圧を生成・出力するスイッチング部を有し、複数の該スイッチング部が直列に接続され、該各スイッチング部にそれぞれ自己に接続された負荷へ上記直流出力電圧を出力する構成の電力変換装置であることを前提とする。
【０１１１】
そして、本発明の各電力変換装置は、例えば更に下記の構成を有する。
本発明の第１の電力変換装置では、不図示の下記の各構成／機能を有する。
【０１１２】
上記各スイッチング部は、それぞれ、スイッチング素子を有し、該各スイッチング素子は直列に接続されている。そして、上記各スイッチング素子をオン／オフ制御する制御装置と、上記交流電源から上記コンデンサまでの系統を流れる電流である第１電流の値を計測する第１電流計測部とを更に有する。そして、上記制御装置は、上記第１電流計測値に基づいて、上記各半導体スイッチング素子をオン／オフ制御する。
【０１１３】
また、上記第１の電力変換装置において、例えば上記制御装置は、不図示の下記の各機能部を有するものと言うこともできる。
・上記各負荷への直流出力電圧の値の合計値と該合計値に対する指令値との偏差を求める第１偏差算出機能部。
・該第１偏差算出機能部の出力に応じて、上記インダクタを流れる電流である第２電流の振幅指令値を生成・出力する電圧制御機能部。
・該第２電流の振幅指令値に応じて、該第２電流の瞬時値指令を生成・出力する乗算器。
・該第２電流の瞬時値指令と上記第１電流計測値との偏差に基づいて、ＰＷＭ制御を行うことで、上記各半導体スイッチング素子のオン／オフ制御信号を生成するＰＷＭ制御機能部。
【０１１４】
本発明の第２の電力変換装置では、不図示の下記の各構成／機能を有する。
上記各スイッチング部は、それぞれ、スイッチング素子を有し、該各スイッチング素子は直列に接続されている。そして、上記各スイッチング素子をオン／オフ制御する制御装置と、上記交流電源から上記コンデンサまでの系統を流れる電流である第１電流の値を計測する第１電流計測部と、上記インダクタを流れる電流である第２電流の値を計測する第２電流計測部とを有する。
【０１１５】
そして、該制御装置は、上記第１電流と上記第２電流の何れか一方の計測値を用いて、上記半導体スイッチング素子をオン／オフ制御する。
【０１１６】
また、上記第２の電力変換装置において、例えば、上記制御装置は、上記交流電源から上記コンデンサまでの系統のインダクタンス成分の値を推定する系統インピーダンス推定部（不図示）を有し、上記系統のインダクタンス成分の値が、予め設定される上記インダクタのインダクタンス値よりも小さい場合には、上記第２電流の計測値を用いて上記半導体スイッチング素子をオン／オフ制御する。
【０１１７】
本発明の第３の電力変換装置では、不図示の下記の各構成／機能を有する。
上記各スイッチング部は、それぞれ、スイッチング素子を有し、該各スイッチング素子は直列に接続されている。また、上記各スイッチング素子をオン／オフ制御する制御装置と、上記インダクタを流れる電流である第２電流の値を計測する第２電流計測部と、上記コンデンサを通過する電流である第３電流の値を計測する第３電流計測部とを有する。そして、上記制御装置は、上記第２電流計測値と上記第３電流計測値との合計値に基づいて、上記各半導体スイッチング素子をオン／オフ制御する。
【０１１８】
本発明の第４の電力変換装置では、不図示の下記の各構成／機能を有する。
上記各スイッチング部は、それぞれ、スイッチング素子を有し、該各スイッチング素子は直列に接続されている。そして、上記各スイッチング素子をオン／オフ制御する制御装置と、上記インダクタを流れる電流である第２電流の値を計測する第２電流計測部と、上記コンデンサを通過する電流である第３電流の値を計測する第３電流計測部とを有する。
【０１１９】
そして、上記制御装置は、上記交流電源から上記コンデンサまでの系統のインダクタンス成分の値を推定する系統インピーダンス推定部を有し、上記系統のインダクタンス成分の値が、予め設定される上記インダクタのインダクタンス値よりも小さい場合には、上記第２電流の計測値を用いて上記半導体スイッチング素子をオン／オフ制御し、上記系統のインダクタンス成分の値が、上記インダクタのインダクタンス値以上の場合には、上記第２電流計測値と上記第３電流計測値との合計値に基づいて、上記各半導体スイッチング素子をオン／オフ制御する。
【０１２０】
また、上記第１、第２、第３、第４の電力変換装置の何れにおいても、上記制御装置は、例えば、上記半導体スイッチング素子をパルス幅変調制御して上記直流出力電圧を制御する。
【０１２１】
あるいは、本発明の電力変換装置は、下記の構成を有するものと言うこともできる。
本発明の電力変換装置では、不図示の下記の各構成／機能を有する。
・交流電源の正側端子と負側端子間に直列に接続され、上記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部。
・上記交流電源と上記複数のスイッチング部との間に並列に接続されるコンデンサ。
・上記コンデンサと上記複数のスイッチング部との間であって、かつ上記交流電源と上記複数のスイッチング部との間に挿入され、上記コンデンサと入力フィルタを構成するインダクタ。
・上記交流電源から上記コンデンサまでの系統を流れる電流である第１電流値を計測する第１電流計測手段。
・上記第１電流計測値に基づいて、各上記半導体スイッチング素子をオン／オフ制御する制御装置。
【０１２２】
本発明の他の電力変換装置では、不図示の下記の各構成／機能を有する。
・交流電源の正側端子と負側端子間に直列に接続され、上記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部。
・上記交流電源と上記複数のスイッチング部との間に並列に接続されるコンデンサ。
・上記コンデンサと上記複数のスイッチング部との間であって、かつ上記交流電源と上記複数のスイッチング部との間に挿入され、上記コンデンサと入力フィルタを構成するインダクタ。
・上記交流電源から上記コンデンサまでの系統を流れる電流である第１電流値を計測する第１電流計測手段。
・上記インダクタを流れる電流である第２電流値を計測する第２電流計測手段。
・上記第１電流計測値と上記第２電流値の何れか一方に基づいて、各上記半導体スイッチング素子をオン／オフ制御する制御装置。
【０１２３】
本発明の更に他の電力変換装置では、不図示の下記の各構成／機能を有する。
・交流電源の正側端子と負側端子間に直列に接続され、上記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部。
・上記交流電源と上記複数のスイッチング部との間に並列に接続されるコンデンサ。
・上記コンデンサと上記複数のスイッチング部との間であって、かつ上記交流電源と上記複数のスイッチング部との間に挿入され、上記コンデンサと入力フィルタを構成するインダクタ。
・上記交流電源から上記コンデンサまでの系統を流れる電流である第１電流値を計測する第１電流計測手段。
・上記インダクタを流れる電流である第２電流値を計測する第２電流計測手段。
・上記コンデンサを通過する電流である第３電流値を計測する第３電流計測手段。
・上記第２電流計測値と上記第３電流計測値に基づいて、上記各半導体スイッチング素子をオン／オフ制御する制御装置。
【０１２４】
本発明の別の電力変換装置では、不図示の下記の各構成／機能を有する。
・交流電源の正側端子と負側端子間に直列に接続され、上記交流電源からの入力電流を半導体スイッチング素子のオン／オフ制御により生成した直流出力電圧をそれぞれに接続された負荷へ出力する複数のスイッチング部。
・上記交流電源と上記複数のスイッチング部との間に並列に接続されるコンデンサ。
・上記コンデンサと上記複数のスイッチング部との間であって、かつ上記交流電源と上記複数のスイッチング部との間に挿入され、上記コンデンサと入力フィルタを構成するインダクタ。
・上記交流電源から上記コンデンサまでの系統を流れる電流である第１電流の値を計測する第１電流計測手段。
・上記インダクタを流れる電流である第２電流値を計測する第２電流計測手段。
・上記コンデンサを通過する電流である第３電流値を計測する第３電流計測手段。
・上記交流電源から上記コンデンサまでの系統のインダクタンス成分の値を推定する系統インピーダンス推定手段を有し、上記系統のインダクタンス成分の値が、予め設定される上記インダクタのインダクタンス値よりも小さい場合、上記第２電流計測値を用いて上記半導体スイッチング素子をオン／オフ制御し、上記系統のインダクタンス成分の値が、上記インダクタのインダクタンス値以上の場合、上記第２電流計測値と上記第３電流計測値に基づいて、上記各半導体スイッチング素子をオン／オフ制御する制御装置。
【０１２５】
以上説明したように、本発明の電力変換装置（交流−直流変換装置）によれば、マルチレベル回路とＬＣフィルタを有する電力変換装置において、インダクタのインダクタンス値を小さくしても入力電流制御が不安定にならないようにできる。
【符号の説明】
【０１２６】
１  交流−直流変換装置（電力変換装置）
２  系統インピーダンス
３  ＡＣインダクタ（リアクトル）
４  ＡＣフィルタコンデンサ
１０  回路部
１１  交流電源
１２（１２ａ，１２ｂ，１２ｃ）  ＡＣ／ＤＣコンバータ
１３  ゲート駆動回路
１４（１４ａ、１４ｂ、１４ｃ）  負荷
１５（１５ａ、１５ｂ、１５ｃ）  コンデンサ
１６  電圧計
１７  電流計
１８ａ，１８ｂ，１８ｃ  電圧計
２０  制御部
２１  加算器
２２  加減算器
２３  加減算器
２４  加減算器
２５  電圧制御部（ＡＶＲ）
２６  乗算器
２７  電流制御部（ＡＣＲ）
２８（２８ａ、２８ｂ、２８ｃ）  除算器
２９  ＰＭＷ変調器
３０  キャリア発生器
３１  系統インピーダンス推定部
３２  選択出力部
３３  電流計
３４  電流計
３５  加算器
４１（４１ａ，４１ｂ，４１ｃ）  半導体スイッチング素子
４２（４２ａ，４２ｂ，４２ｃ）  ダイオード
４０ａ  第１のスイッチング部
４０ｂ  第２のスイッチング部
４０ｃ  第３のスイッチング部
ＤＢ  整流回路
Ｄ１，Ｄ２，Ｄ３，Ｄ４  ダイオード
【図１】
2019041512.tif 000005
【図２】
2019041512.tif 000006
【図３】
2019041512.tif 000007
【図４】
2019041512.tif 000008
【図５】
2019041512.tif 000009
【図６】
2019041512.tif 000010
【図７】
2019041512.tif 000011