(57)【要約】【課題】  炭素組成と酸素組成とを全て高めることができる低誘電膜の形成方法を提供する。【解決手段】  本発明に係る低誘電膜形成方法は、基板上にシリコンソース、炭素ソース、酸素ソース、及び窒素ソースを供給して低誘電膜を形成することを含む。前記低誘電膜を形成することはシリコンソース供給段階、炭素ソース供給段階、酸素ソース供給段階、及び窒素ソース供給段階の各々を少なくとも１回含む複数のメーンサイクル（ｍａｉｎ  ｃｙｃｌｅｓ）を含む。前記メーンサイクルの各々は前記炭素ソース供給段階及び前記酸素ソース供給段階が交互に遂行されるサブサイクル（ｓｕｂ  ｃｙｃｌｅｓ）を含む。【選択図】      図１
2019192907.tif 000002
【特許請求の範囲】
【請求項１】
基板上にシリコンソース、炭素ソース、酸素ソース、及び窒素ソースを供給して低誘電膜を形成することを含み、
前記低誘電膜を形成することは、シリコンソース供給段階、炭素ソース供給段階、酸素ソース供給段階、及び窒素ソース供給段階の各々を少なくとも１回含む複数のメーンサイクルを含み、
前記メーンサイクルの各々は、前記炭素ソース供給段階及び前記酸素ソース供給段階が交互に遂行されるサブサイクルを含む低誘電膜の形成方法。
【請求項２】
前記各サブサイクルで、前記酸素ソース供給段階は、前記炭素ソース供給段階の後に遂行される請求項１に記載の低誘電膜の形成方法。
【請求項３】
前記サブサイクルで、前記炭素ソース供給段階と前記酸素ソース供給段階との間には他のソースが供給されない請求項１に記載の低誘電膜の形成方法。
【請求項４】
前記各サブサイクルで、
前記炭素ソース供給段階は、約３秒乃至約１００秒間遂行される請求項１に記載の低誘電膜の形成方法。
【請求項５】
前記各サブサイクルで、
前記酸素ソース供給段階は、約３秒乃至約１５秒間遂行される請求項１に記載の低誘電膜の形成方法。
【請求項６】
前記各サブサイクルで、
前記酸素ソース供給段階の進行時間は、前記炭素ソース供給段階の進行時間より短い請求項１に記載の低誘電膜の形成方法。
【請求項７】
前記サブサイクルは、５回以上３０回以下に遂行される請求項１に記載の低誘電膜の形成方法。
【請求項８】
前記各メーンサイクルで、
前記シリコンソース供給段階は、前記サブサイクルの前に遂行される請求項１に記載の低誘電膜の形成方法。
【請求項９】
前記シリコンソース供給段階は、約３秒乃至約５０秒間遂行される請求項８に記載の低誘電膜の形成方法。
【請求項１０】
前記各メーンサイクルで、
前記窒素ソース供給段階は、前記サブサイクルの後に遂行される請求項１に記載の低誘電膜の形成方法。
【請求項１１】
前記窒素ソース供給段階は、約３秒乃至約５０秒間遂行される請求項１０に記載の低誘電膜の形成方法。
【請求項１２】
前記各メーンサイクルは、前記窒素ソース供給段階の後に、第２の炭素ソース供給段階をさらに含む請求項１０に記載の低誘電膜の形成方法。
【請求項１３】
前記低誘電膜は、ＳｉＯＣＮ膜である請求項１に記載の低誘電膜の形成方法。
【請求項１４】
前記ＳｉＯＣＮ膜の炭素組成と酸素組成とは、
炭素組成（ａｔ％）≧−０．４＊（酸素組成ａｔ％）＋２１．６
という関係を有する請求項１３に記載の低誘電膜の形成方法。
【請求項１５】
前記ＳｉＯＣＮ膜の炭素組成と酸素組成との合計は、約３５ａｔ％乃至約５０ａｔ％である請求項１３に記載の低誘電膜の形成方法。
【請求項１６】
前記シリコンソース、前記炭素ソース、前記酸素ソース、及び前記窒素ソース供給段階の間にパージ段階をさらに含む請求項１に記載の低誘電膜の形成方法。
【請求項１７】
基板上にシリコンソース、炭素ソース、酸素ソース、及び窒素ソースを供給して低誘電膜を形成することを含み、
前記低誘電膜を形成することは、順に遂行されるシリコンソース供給段階、サブサイクルの遂行段階、及び窒素ソース供給段階を１つのサイクルとする複数のメーンサイクルを含み、
前記サブサイクルは、炭素ソース供給段階及び酸素ソース供給段階を１つのサブサイクルとして複数回遂行される、低誘電膜の形成方法。
【請求項１８】
前記サブサイクルで、前記炭素ソース供給段階と前記酸素ソース供給段階との間には他のソースが供給されない請求項１７に記載の低誘電膜の形成方法。
【請求項１９】
前記各サブサイクルで、
前記酸素ソース供給段階の進行時間は、前記炭素ソース供給段階の進行時間より短い請求項１７に記載の低誘電膜の形成方法。
【請求項２０】
基板上にゲートパターンを形成することと、
前記ゲートパターンを覆うゲートスペーサー層を形成することと、
前記ゲートスペーサー層をエッチングしてゲートスペーサーを形成することと、を含み、
前記ゲートスペーサー層を形成することは、シリコンソース供給段階、炭素ソース供給段階、酸素ソース供給段階、及び窒素ソース供給段階の各々を少なくとも１回含む複数のメーンサイクルを含み、
前記メーンサイクルの各々は、前記炭素ソース供給段階及び前記酸素ソース供給段階が交互に遂行されるサブサイクルを含む半導体素子の形成方法。
【請求項２１】
前記ゲートスペーサーを形成した後、前記ゲートパターンの間に前記基板を露出するリセス領域を形成することをさらに含む請求項２０に記載の半導体素子の形成方法。
【請求項２２】
前記リセス領域上にソース／ドレイン領域を形成することをさらに含み、
前記ソース／ドレイン領域を形成する前に前記リセス領域の露出された表面に形成された自然酸化膜を除去することをさらに含む請求項２１に記載の半導体素子の形成方法。
【請求項２３】
前記サブサイクルで、前記炭素ソース供給段階と前記酸素ソース供給段階との間には他のソースが供給されない請求項２０に記載の半導体素子の形成方法。
【請求項２４】
前記各サブサイクルで、
前記酸素ソース供給段階の進行時間は、前記炭素ソース供給段階の進行時間より短い請求項２０に記載の半導体素子の形成方法。
【請求項２５】
前記各メーンサイクルで、
前記シリコンソース供給段階は、前記サブサイクルの前に遂行され、
前記窒素ソース供給段階は、前記サブサイクルの後に遂行される請求項２０に記載の半導体素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は膜形成方法に係り、低誘電膜の形成方法及び半導体素子の形成方法に係る。
【背景技術】
【０００２】
半導体素子は小型化、多機能化、及び／又は低い製造単価等の特性によって多くの電子産業で使用されている。半導体素子はデータを格納する記憶素子、データを演算処理する論理素子、及び多様な機能を同時に遂行できるハイブリッド（ｈｙｂｒｉｄ）素子等を含むことができる。
【０００３】
電子産業が高度に発展することに応じて、半導体素子の高集積化に対する要求が段々高くなっている。したがって、微細なパターンを定義する露光工程の工程マージン減少等の様々な問題点が発生されて半導体素子の具現が段々難しくなる。また、電子産業の発展によって半導体素子の高速化に対する要求も段々高くなる。このような半導体素子の高集積化及び／又は高速化に対する要求を充足させるために多様な研究が遂行されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１６／０３２２２１８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が達成しようとする一技術的課題は炭素組成と酸素組成とを全て高めることができる低誘電膜の形成方法を提供することにある。
【０００６】
本発明が達成しようとする他の技術的課題は耐エッチング性を改善し、半導体素子の電気的特性を改善することができる半導体素子の形成方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る低誘電膜形成方法は、基板上にシリコンソース、炭素ソース、酸素ソース、及び窒素ソースを供給して低誘電膜を形成することを含み、前記低誘電膜を形成することはシリコンソース供給段階、炭素ソース供給段階、酸素ソース供給段階、及び窒素ソース供給段階の各々を少なくとも１回含む複数のメーンサイクル（ｍａｉｎ  ｃｙｃｌｅｓ）を含み、前記メーンサイクルの各々は前記炭素ソース供給段階及び前記酸素ソース供給段階が交互に遂行されるサブサイクル（ｓｕｂ  ｃｙｃｌｅｓ）を含むことができる。
【０００８】
本発明に係る低誘電膜形成方法は、基板上にシリコンソース、炭素ソース、酸素ソース、及び窒素ソースを供給して低誘電膜を形成することを含み、前記低誘電膜を形成することは順に遂行されるシリコンソース供給段階、サブサイクルの遂行段階、及び窒素ソース供給段階を１つのサイクルとする複数のメーンサイクルを含み、前記サブサイクルは炭素ソース供給段階及び酸素ソース供給段階を１つのサブサイクルとして複数回遂行されることができる。
【０００９】
本発明に係る半導体素子の形成方法は、基板上にゲートパターンを形成することと、前記ゲートパターンを覆うゲートスペーサー層を形成することと、前記ゲートスペーサー層をエッチングしてゲートスペーサーを形成することと、を含み、前記ゲートスペーサー層を形成することはシリコンソース供給段階、炭素ソース供給段階、酸素ソース供給段階、及び窒素ソース供給段階の各々を少なくとも１回含む複数のメーンサイクル（ｍａｉｎ  ｃｙｃｌｅｓ）を含み、前記メーンサイクルの各々は前記炭素ソース供給段階及び前記酸素ソース供給段階が交互に遂行されるサブサイクル（ｓｕｂ  ｃｙｃｌｅｓ）を含むことができる。
【発明の効果】
【００１０】
本発明の概念によれば、炭素組成と酸素組成とを全て高めることができる低誘電膜の形成方法が提供されることができる。したがって、低誘電膜の耐エッチング性を改善し、半導体素子の電気的特性を改善することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る膜形成方法の工程フローチャートである。
【図２】本発明の実施形態に係る膜を形成するための蒸着装置の概念図である。
【図３】本発明の実施形態に係るプロセスガスの供給シークェンスを示す概念図である。
【図４】本発明の実施形態に係るプロセスガスの供給サイクルを示すタイミングダイヤグラムである。
【図５】図４のサイクルの中で１つのサイクルの遂行時間を示すタイミングダイヤグラムである。
【図６】本発明の実施形態に係るプロセスガスの供給シークェンスを示す概念図である。
【図７】本発明の実施形態に係るプロセスガスの供給サイクルを示すタイミングダイヤグラムである。
【図８】図６のサイクルの中で１つのサイクルの遂行時間を示すタイミングダイヤグラムである。
【図９】本発明の実施形態に係る半導体素子の平面図である。
【図１０】本発明の実施形態に係る半導体素子の製造方法を説明するための図面であって、図９のＡ−Ａ’線に沿う断面図である。
【図１１】本発明の実施形態に係る半導体素子の製造方法を説明するための図面であって、図９のＡ−Ａ’線に沿う断面図である。
【図１２】本発明の実施形態に係る半導体素子の製造方法を説明するための図面であって、図９のＡ−Ａ’線に沿う断面図である。
【図１３】本発明の実施形態に係る半導体素子の製造方法を説明するための図面であって、図９のＡ−Ａ’線に沿う断面図である。
【図１４】本発明の実施形態に係る半導体素子の製造方法を説明するための図面であって、図９のＡ−Ａ’線に沿う断面図である。
【図１５】本発明の実施形態に係る半導体素子の製造方法を説明するための図面であって、図９のＡ−Ａ’線に沿う断面図である。
【図１６】本発明の実施形態に係るゲートスペーサーを説明するための図面であって、図１５の一部領域の拡大図である。
【発明を実施するための形態】
【００１２】
以下、添付した図面を参照して本発明の実施形態を説明することによって本発明を詳細に説明する。
【００１３】
図１は本発明の実施形態に係る膜形成方法の工程フローチャートである。図２は本発明の実施形態に係る膜を形成するための蒸着装置１０００の概念図である。
【００１４】
図１及び図２を参照すれば、蒸着装置１０００は反応チャンバー２１を含む。一例として、蒸着装置１０００はプラズマ原子層成長（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＡＬＤ、ＰＥＡＬＤ）装置である。蒸着装置１０００は、反応チャンバー２１の内部に提供され、基板ＷＦがローディングされるステージ２２及び反応チャンバー２１内に反応ガスを供給するシャワーヘッド２３を含む。ステージ２２はその内部にヒーター２５を含んで基板ＷＦを望む温度に維持する。シャワーヘッド２３又はシャワーヘッド２３に連結される上部電極には１３．５６ＭＨｚ又は２７ＭＨｚのＨＲＦパワー２８（及び必要によって５ＭＨｚ以下（４００ｋＨｚ乃至５００ｋＨｚ）のＬＲＦパワー２９）を印加し、ステージ２２は接地することによって、シャワーヘッド２３とステージ２２との間にプラズマが励起される。
【００１５】
シャワーヘッド２３を通じて反応チャンバー２１内にプロセスガスが供給される。一例として、シャワーヘッド２３は複数の供給ラインを通じてシリコンソース１１、炭素ソース１２、酸素ソース１３、及び窒素ソース１４と連結される。シャワーヘッド２３にキャリヤーガス供給部１５が連結される。シリコンソース１１、炭素ソース１２、酸素ソース１３、及び窒素ソース１４は互いに分離された個別供給ラインを通じてシャワーヘッド２３に供給され得る。これとは異なり、前記個別供給ラインの少なくとも一部は互いに重畳されてもよい。
【００１６】
キャリヤーガス供給部１５から供給されるキャリヤーガスは他のソース及び／又は前駆体を反応チャンバー２１内に運搬する。前記キャリヤーガスは反応チャンバー２１内部の未反応物質又は反応副産物をパージ（ｐｕｒｇｅ）する役割を遂行する。前記キャリヤーガスはヘリウム（Ｈｅ）又はネオン（Ｎｅ）のような不活性ガスであるか、或いは窒素（Ｎ２）又は二酸化炭素（ＣＯ２）のように活性が極めて低い気体である。しかし、本発明がここに限定されることではない。キャリヤーガス供給部１５の供給ラインはシリコンソース１１、炭素ソース１２、酸素ソース１３、及び窒素ソース１４の供給ラインと少なくとも一部が重畳される。これとは異なり、キャリヤーガス供給部１５の供給ラインはシリコンソース１１、炭素ソース１２、酸素ソース１３、及び窒素ソース１４の供給ラインと分離されてもよい。
【００１７】
反応チャンバー２１のステージ２２上に基板がローディングされる（Ｓ１００）。基板ＷＦはウエハーである。反応チャンバー２１内に複数のソースが供給されて前記基板上に低誘電膜が形成される（Ｓ２００）。前記低誘電膜が目的とする厚さに形成された後、前記低誘電膜の形成工程が完了され（Ｓ３００）、基板ＷＦを反応チャンバー２１から搬出する。本明細書で、低誘電膜は誘電率が８より小さい膜を称することができる。低誘電膜は酸化シリコン、二酸化シリコンに比べて誘電率が小さい膜である。したがって、一部の実施形態において、低誘電膜は誘電率が約７より小さいか、約６より小さいか、約５．０より小さいか、約４．５より小さいか、約４．２より小さいか、約４．０より小さいか、約３．９（二酸化シリコンの誘電率）より小さいか、約３．７より小さいか、約３．５より小さいか、或いは約２．０より小さい。
【００１８】
＜シリコンソース＞
シリコンソース１１はモノフルオロシラン（ＳｉＦＨ３）、ジフルオロシラン（ＳｉＦ２Ｈ２）、トリフルオロシラン（ＳｉＦ３Ｈ）、テトラフルオロシラン（ＳｉＦ４）、モノフルオロジシラン（Ｓｉ２ＦＨ５）、ジフルオロジシラン（Ｓｉ２Ｆ２Ｈ４）、トリフルオロジシラン（Ｓｉ２Ｆ３Ｈ３）、テトラフルオロジシラン（Ｓｉ２Ｆ４Ｈ２）、ペンタフルオロジシラン（Ｓｉ２Ｆ５Ｈ）、ヘキサフルオロジシラン（Ｓｉ２Ｆ６）、モノクロロシラン（ＳｉＣｌＨ３）、ジクロロシラン（ＳｉＣｌ２Ｈ２）、トリクロロシラン（ＳｉＣｌ３Ｈ）、テトラクロロシラン（ＳｉＣｌ４）、モノクロロジシラン（Ｓｉ２ＣｌＨ５）、ジクロロジシラン（Ｓｉ２Ｃｌ２Ｈ４）、トリクロロジシラン（Ｓｉ２Ｃｌ３Ｈ３）、テトラクロロジシラン（Ｓｉ２Ｃｌ４Ｈ２）、ペンタクロロジシラン（Ｓｉ２Ｃｌ５Ｈ）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、モノブロモシラン（ＳｉＢｒＨ３）、ジブロモシラン（ＳｉＢｒ２Ｈ２）、トリブロモシラン（ＳｉＢｒ３Ｈ）、テトラブロモシラン（ＳｉＢｒ４）、モノブロモジシラン（Ｓｉ２ＢｒＨ５）、ジブロモジシラン（Ｓｉ２Ｂｒ２Ｈ４）、トリブロモジシラン（Ｓｉ２Ｂｒ３Ｈ３）、テトラブロモジシラン（Ｓｉ２Ｂｒ４Ｈ２）、ペンタブロモジシラン（Ｓｉ２Ｂｒ５Ｈ）、ヘキサブロモジシラン（Ｓｉ２Ｂｒ６）、モノヨードシラン（ＳｉＩＨ３）、ジヨードシラン（ＳｉＩ２Ｈ２）、トリヨードシラン（ＳｉＩ３Ｈ）、テトラヨードシラン（ＳｉＩ４）、モノヨードジシラン（Ｓｉ２ＩＨ５）、ジヨードジシラン（Ｓｉ２Ｉ２Ｈ４）、トリヨードジシラン（Ｓｉ２Ｉ３Ｈ３）、テトラヨードジシラン（Ｓｉ２Ｉ４Ｈ２）、ペンタヨードジシラン（Ｓｉ２Ｉ５Ｈ）、ヘキサヨードジシラン（Ｓｉ２Ｉ６）等のようなハロゲンで置換されたシラン系シリコン前駆体である。
【００１９】
選択的に、前記シリコンソースはジエチルシラン（Ｅｔ２ＳｉＨ２）、テトラエチルオルトシリケート（Ｓｉ（ＯＣＨ２ＣＨ３）４、ＴＥＯＳ）、又はアルキルアミノシラン系化合物であるが、ここに限定されることではない。前記アルキルアミノシラン系化合物は、例えばジイソプロピルアミノシラン（Ｈ３Ｓｉ（Ｎ（ｉ−Ｐｒ）２））、ビス（ターシャリーブチルアミノ）シラン（（Ｃ４Ｈ９（Ｈ）Ｎ）２ＳｉＨ２）、テトラキス（ジメチルアミノ）シラン（Ｓｉ（ＮＭｅ２）４）、テトラキス（エチルメチルアミノ）シラン（Ｓｉ（ＮＥｔＭｅ）４）、テトラキス（ジエチルアミノ）シラン（Ｓｉ（ＮＥｔ２）４）、トリス（ジメチルアミノ）シラン（ＨＳｉ（ＮＭｅ２）３）、トリス（エチルメチルアミノ）シラン（ＨＳｉ（ＮＥｔＭｅ）３）、トリス（ジエチルアミノ）シラン（ＨＳｉ（ＮＥｔ２）３）、トリス（ジメチルヒドラジノ）シラン（ＨＳｉ（Ｎ（Ｈ）ＮＭｅ２）３）、ビス（ジエチルアミノ）シラン（Ｈ２Ｓｉ（ＮＥｔ２）２）、ビス（ジイソプロピルアミノ）シラン（Ｈ２Ｓｉ（Ｎ（ｉ−Ｐｒ）２）２）、トリス（イソプロピルアミノ）シラン（ＨＳｉ（Ｎ（ｉ−Ｐｒ）２）３）、又は（ジイソプロピルアミノ）シラン（Ｈ３Ｓｉ（Ｎ（ｉ−Ｐｒ）２）を含むが、ここに限定されることではない。
【００２０】
ここで、Ｍｅはメチル基、Ｅｔはエチル基、ｉ−Ｐｒはイソプロピル基を示す。
【００２１】
＜炭素ソース＞
炭素ソース１２は炭素数１乃至１０のアルカン（ａｌｋａｎｅ）、炭素数２乃至１０のアルケン（ａｌｋｅｎｅ）、炭素数１乃至１５のアルキルアミン、炭素数４乃至１５の含窒素（ｎｉｔｒｏｇｅｎ−ｃｏｎｔａｉｎｉｎｇ）ヘテロ環化合物、炭素数１乃至２０のアルキルシラン、炭素数１乃至２０のアルコキシシラン、及び炭素数１乃至２０のアルキルシロキサンで構成される群から選択される１種以上である。
【００２２】
炭素数１乃至１０のアルカンはメタン、エタン、プロパン、ブタン（すべての異性体）、ペンタン（すべての異性体）、ヘキサン（すべての異性体）、ヘプテン（すべての異性体）、オクタン（すべての異性体）、ノナン（すべての異性体）、デカン（すべての異性体）、又はこれらの混合物である。
【００２３】
炭素数２乃至１０のアルケンはエチレン、プロピレン、ブテン（すべての異性体）、ペンテン（すべての異性体）、ヘキセン（すべての異性体）、ヘプテン（すべての異性体）、オクテン（すべての異性体）、ノネン（すべての異性体）、デカン（すべての異性体）、又はこれらの混合物である。炭素数１乃至１５のアルキルアミンは、例えばＮＲ１Ｒ２Ｒ３の化学式を有することができる。ここで、Ｒ１、Ｒ２、及びＲ３は各々独立的に水素、ハロゲン元素、炭素数１乃至１０のアルキル、炭素数１乃至１０のアルケニル、炭素数１乃至１０のアルキルアミノ、炭素数６乃至１２のアリール、炭素数７乃至１２のアリールアルキル、炭素数７乃至１２のアルキルアリール、及び炭素数３（実施形態に応じては５乃至１２）のシクロアルキルで構成される群から選択されることができる。この時、Ｒ１、Ｒ２、及びＲ３の中の少なくとも１つは炭素数１乃至１０のアルキルである。一部の実施形態において、Ｒ１、Ｒ２、及びＲ３の中のいずれか２つは互いに連結されて環模様を形成することもできる。一部の実施形態において、２つ以上のアルキルアミンが互いに連結されてアルキルジアミン、アルキルトリアミン等を形成することができ、これらもここに含まれることができる。
【００２４】
＜酸素ソース、窒素ソース＞
酸素ソース１３は、例えばＯ３、Ｈ２Ｏ、Ｏ２、ＮＯ２、ＮＯ、Ｎ２Ｏ、Ｈ２Ｏ、アルコール（ａｌｃｏｈｏｌ）、金属アルコキシド（ａｌｋｏｘｉｄｅ）、プラズマＯ２、リモートプラズマＯ２、プラズマＮ２Ｏ、プラズマＨ２Ｏ、又はこれらの組み合わせである。窒素ソース１４は、例えばＮ２、ＮＨ３、ヒドラジンＮ２Ｈ４、プラズマＮ２、リモートプラズマＮ２、又はこれらの組み合わせである。
【００２５】
以下では上述したプロセスガスを反応チャンバー２１内に供給して低誘電膜を形成するシークェンスが形成される。前記低誘電膜はＳｉＯＣＮ膜である。
【００２６】
図３は本発明の実施形態に係るプロセスガスの供給シークェンスを示す概念図である。図４は本発明の実施形態に係るプロセスガスの供給サイクルを示すタイミングダイヤグラムである。図５は図４のサイクルの中で１つのサイクルの遂行時間を示すタイミングダイヤグラムである。
【００２７】
図３乃至図５を参照すれば、図２の反応チャンバー内に複数のソースを供給して低誘電膜を形成する工程（Ｓ２００）はシリコンソース供給段階（Ｓ２１０）、炭素及び酸素ソースを供給するサブサイクル（Ｓ２２０）、及び窒素ソース供給段階（Ｓ２３０）を含む。一例として、低誘電膜を形成する工程（Ｓ２００）はシリコンソース供給段階（Ｓ２１０）、炭素ソース供給段階（Ｓ２２１）、酸素ソース供給段階（Ｓ２２２）、及び窒素ソース供給段階（Ｓ２３０）の各々を少なくとも１回以上含むメーンサイクルを含む。前記メーンサイクルは複数回遂行される。一例として、前記低誘電膜は図４に図示されたようにｍ回のメーンサイクルによって形成されることができる。前記メーンサイクルの回数は前記低誘電膜の目的とする厚さに応じて決定されることができる。一例として、前記メーンサイクルの回数ｍは約５乃至２０である。
【００２８】
各メーンサイクルで、シリコンソース供給段階（Ｓ２１０）、サブサイクル（Ｓ２２０）、及び窒素ソース供給段階（Ｓ２３０）が順に遂行される。以下、本明細書で各メーンサイクルの開始地点はシリコンソース供給段階（Ｓ２１０）の開始始点として定義される。以下、１つのメーンサイクルを基準に説明される。
【００２９】
先ず、シリコンソース供給段階（Ｓ２１０）が遂行される。シリコンソース供給段階（Ｓ２１０）は上述したシリコンソースの中で少なくとも１つを図２の反応チャンバー２１内に供給することを含む。一例として、前記シリコンソースとしてヘキサクロロジシラン（ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｎｅ、ＨＣＤ）が供給される場合、ヘキサクロロジシランの２つのシリコンを結合する化学結合が解離されて基板に結合されることができる。
【００３０】
以後、炭素及び酸素ソースを供給するサブサイクル（Ｓ２２０）が遂行される。サブサイクル（Ｓ２２０）の各々は１回の炭素ソース供給段階（Ｓ２２１）と１回の酸素ソース供給段階（Ｓ２２２）とを含む。一例として、前記サブサイクルの回数ｎは５乃至３０である。実施形態によれば、各メーンサイクルを構成するサブサイクルの回数は互いに異なることができる。これとは異なり、各メーンサイクルを構成するサブサイクルは同一な回数に遂行されてもよい。
【００３１】
炭素ソース供給段階（Ｓ２２１）が遂行される。炭素ソース供給段階（Ｓ２２１）は上述した炭素ソースの中で少なくとも１つを図２の反応チャンバー２１内に供給することを含む。一例として、前記炭素ソースとしてＣ３Ｈ６のようにＣｘＨｙ（ｘ、ｙは常数）で表現されるソースが供給されることができる。前記炭素ソースはシリコンソース供給段階（Ｓ２１０）によって基板上に付着されたシリコンと化学結合される。その後、酸素ソース供給段階（Ｓ２２２）が遂行される。酸素ソース供給段階（Ｓ２２２）は上述した酸素ソースの中で少なくとも１つを図２の反応チャンバー２１内に供給することを含む。一例として、前記酸素ソースとしてＯ２が供給される。
【００３２】
前記シリコンと結合した炭素ソースは相対的に長い炭素結合構造によって以後に供給される酸素が基板に吸着されることを妨害する立体障害（ｓｔｅｒｉｃ  ｈｉｎｄｒａｎｃｅ）をもたらすことができる。即ち、立体障害によって酸素が結合されることができるサイトが減少され、これにしたがって酸素の供給時間を増やしても低誘電膜内の酸素濃度を増加させることには限界があり得る。また、立体障害の程度は炭素ソースの供給程度によって影響を受けるので、低誘電膜内の炭素濃度と酸素濃度とを同時に増加させることは容易でないことがある。低誘電膜内の炭素含量は湿式エッチング耐性に影響を及ぼし、湿式エッチング耐性が要求される水準より低い場合、ゲート電極のスペーサー等の目的として低誘電膜が使用されるのに制限があり得る。低誘電膜内の酸素含量は低誘電膜の誘電率に影響を及ぼし、誘電率が要求される水準より大きい場合、寄生キャパシタンスが増加して半導体素子の電気的特性が劣化されてしまい得る。
【００３３】
本発明の実施形態によれば、炭素及び酸素ソースの供給は複数のサブサイクル（Ｓ２２０）によって繰り返して遂行されることができる。サブサイクル（Ｓ２２０）によって低誘電膜内の炭素濃度と酸素濃度とが同時に増加されることができる。供給される酸素の一部は基板と既に結合された炭素と結合してＣＯ又はＣＯ２の形態に基板から脱離されることができ、したがって立体障害が一時的に除去及び／又は緩和されることができる。したがって、酸素が基板とより容易に結合されることができる。また、シリコンと結合された長い炭素結合構造がさらに多い数の相対的に短い炭素結合構造に変更されることができる。したがって、低誘電膜内の炭素濃度と酸素濃度とが同時に増加されることができる。
【００３４】
１回のサブサイクルを構成する炭素ソース供給段階（Ｓ２２１）と酸素ソース供給段階（Ｓ２２２）との間にはシリコンソース及び窒素ソースのような他のソースが供給されないとし得る。また、複数のサブサイクルの間にも他のソースが供給されないとし得る。一例として、酸素ソース供給段階（Ｓ２２２）の進行時間ｔ２２は約３秒乃至約１５秒である。炭素ソース供給段階（Ｓ２２１）の進行時間ｔ２１は約３秒乃至約１００秒である。シリコンソース供給段階（Ｓ２１０）の進行時間（ｔ１０）は約３秒乃至約５０秒である。酸素ソース供給段階（Ｓ２２２）の進行時間ｔ２２は炭素ソース供給段階（Ｓ２２１）の各々の進行時間ｔ２１より短い。酸素ソース供給段階（Ｓ２２２）の進行時間ｔ２２はシリコンソース供給段階（Ｓ２１０）の進行時間（ｔ１０）より短い。
【００３５】
サブサイクル（Ｓ２２０）が完了された後、窒素ソース供給段階（Ｓ２３０）が遂行される。窒素ソース供給段階（Ｓ２３０）は上述した窒素ソースの中で少なくとも１つを図２の反応チャンバー２１内に供給することを含む。一例として、前記窒素ソースとしてＮＨ３が供給されることができる。窒素ソース供給段階（Ｓ２３０）の進行時間ｔ３０は約３秒乃至約５０秒である。一例として、窒素ソース供給段階（Ｓ２３０）の進行時間ｔ３０は酸素ソース供給段階（Ｓ２２２）の進行時間ｔ２２より長い。窒素ソース供給段階（Ｓ２３０）の進行時間ｔ３０は炭素ソース供給段階（Ｓ２２１）の進行時間ｔ２１より短い。
【００３６】
図３乃至図５では図示しないが、各ソースの供給段階の間にパージ（ｐｕｒｇｅ）過程が遂行される。パージガスは、例えばヘリウム（Ｈｅ）、ネオン（Ｎｅ）のような不活性ガス、窒素（Ｎ２）又は二酸化炭素（ＣＯ２）のように活性が極めて低い気体である。しかし、本発明がここに限定されることではない。
【００３７】
前記シリコンソース、炭素ソース、酸素ソース、及び窒素ソースを供給する段階は各々独立的にプラズマによって活性化される段階を含むことができる。即ち、反応チャンバー温度が比較的低い場合にはプラズマ形成のためのＲＦパワーを供給することによって低誘電膜の形成に必要であるエネルギーを供給することができる。一部の実施形態において、前記シリコンソース、炭素ソース、酸素ソース、及び窒素ソースを供給する段階の中でいずれか１つの段階又はいずれか２段階のみにプラズマ形成のためのＲＦパワーが供給されることができる。一部の実施形態において、前記シリコンソース、炭素ソース、酸素ソース、及び窒素ソースを供給する段階の全体に亘って各々プラズマ形成のためのＲＦパワーが供給されることができる。
【００３８】
上述した低誘電膜の形成工程は約４００℃乃至約７００℃の温度で、さらに比較的低温である約４５０℃乃至約６３０℃の温度でも遂行されることができる。実施形態によれば、低誘電膜の形成工程は使用される炭素ソースの種類に応じてはさらに低い温度である５００℃以下の温度でも遂行されることができる。
【００３９】
前記低誘電膜はＳｉＯＣＮ膜である。前記ＳｉＯＣＮ膜の炭素組成と酸素組成とは数学式（１）のような関係を有する。
【００４０】
炭素組成（ａｔ％）≧−０．４＊（酸素組成ａｔ％）＋２１．６      （１）
前記ＳｉＯＣＮ膜の炭素組成と酸素組成との合計は約３５ａｔ％乃至約５０ａｔ％である。一例として、前記ＳｉＯＣＮ膜の組成はＸＰＳ（Ｘ−ｒａｙ  ｐｈｏｔｏｅｌｅｃｔｒｏｎ  ｓｐｅｃｔｒｏｓｃｏｐｙ）で分析することができる。本発明の実施形態に係って形成された低誘電膜は高い炭素組成によって高い湿式エッチング耐性を有しながらも、高い酸素組成によって低い誘電率を有することができる。一例として、本発明の実施形態に係って形成された低誘電膜は約５．０以下の低い誘電率を有することができる。
【００４１】
図６は本発明の実施形態に係るプロセスガスの供給シークェンスを示す概念図である。図７は本発明の実施形態に係るプロセスガスの供給サイクルを示すタイミングダイヤグラムである。図８は図７のサイクルの中で１つのサイクルの遂行時間を示すタイミングダイヤグラムである。説明を簡易化するために重複された構成に対する説明は省略される。
【００４２】
図６乃至図８を参照すれば、図２の反応チャンバー内に複数のソースを供給して低誘電膜を形成する工程（Ｓ２００’）はシリコンソース供給段階（Ｓ２１０）、炭素及び酸素ソースを供給するサブサイクル（Ｓ２２０）、及び窒素ソース供給段階（Ｓ２３０）を含む。一例として、低誘電膜を形成する工程（Ｓ２００）はシリコンソース供給段階（Ｓ２１０）、炭素ソース供給段階（Ｓ２２１）、酸素ソース供給段階（Ｓ２２２）、及び窒素ソース供給段階（Ｓ２３０）の各々を少なくとも１回以上含むメーンサイクルを含む。前記メーンサイクルは複数回遂行される。
【００４３】
本実施形態において、前記メーンサイクルは窒素ソース供給段階（Ｓ２３０）の後、第２炭素ソース供給段階（Ｓ２４０）をさらに含む。第２炭素ソース供給段階（Ｓ２４０）の進行時間ｔ４０はサブサイクル（Ｓ２２０）内の炭素ソース供給段階（Ｓ２２１）の進行時間ｔ２１と異なることができる。一例として、第２炭素ソース供給段階（Ｓ２４０）の進行時間ｔ４０はサブサイクル（Ｓ２２０）内の炭素ソース供給段階（Ｓ２２１）の進行時間ｔ２１より長い。一例として、第２炭素ソース供給段階（Ｓ２４０）の進行時間ｔ４０は約１０秒乃至約１５０秒である。
【００４４】
図９は本発明の実施形態に係る半導体素子の平面図である。図１０乃至図１５は本発明の実施形態に係る半導体素子の製造方法を説明するための図面であって、図９のＡ−Ａ’線に沿う断面図である。
【００４５】
図９及び図１０を参照して、基板１００の上部にピン構造体ＦＮが形成される。一例として、基板１００はシリコン基板又はゲルマニウム基板であるか、或いはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板である。ピン構造体ＦＮは第１方向Ｄ１に各々延長され、第１方向Ｄ１と交差する第２方向Ｄ２に互いに離隔される。ピン構造体ＦＮの形成は基板１００の上部をパターニングしてトレンチを形成するエッチング工程を含む。その後、ピン構造体ＦＮの間のトレンチの下部に素子分離膜が形成される。一例として、前記素子分離膜はシリコン酸化膜を含む。
【００４６】
ピン構造体ＦＮ上に第２方向Ｄ２に延長されるゲートパターン１１１が形成される。ゲートパターン１１１はポリシリコンを含む。ゲートパターン１１１の形成はポリシリコン層上にマスクパターンを形成した後、これを利用するエッチング工程を遂行することを含む。前記マスクパターンはシリコン窒化膜又はシリコン酸窒化膜を含む。前記マスクパターンの一部はゲートパターン１１１上に残留する。
【００４７】
ゲートパターン１１１が形成された基板１００上にゲートスペーサー層１２０が形成される。ゲートスペーサー層１２０は図１乃至図８を参照して説明された方法によって形成された低誘電膜に相応することができる。一例として、ゲートスペーサー層１２０はＳｉＯＣＮ膜を含むことができる。ゲートスペーサー層１２０はゲートパターン１１１及びこれらの間に露出されたピン構造体ＦＮをコンフォーマルに覆う。
【００４８】
図９及び図１１を参照して、ゲートパターン１１１の間にリセス領域ＲＳが形成される。ゲートスペーサー層１２０の一部は共にエッチングされて基板１００を、より詳細にはリセス領域ＲＳを露出する。その結果、ゲートスペーサー１２１が形成される。リセス領域ＲＳの形成は湿式エッチング及び／又は乾式エッチング工程を含む。一例として、リセス領域ＲＳの形成工程の間に、フッ酸（ＨＦ）を含むエッチャントが使用されることができる。リセス領域ＲＳの形成の間にゲートパターン１１１（又は、これら上のマスクパターン）が露出される。
【００４９】
図９及び図１２を参照して、リセス領域ＲＳの露出された表面に形成された自然酸化膜を除去する工程が遂行される。前記自然酸化膜の除去工程はクリーニング工程を含む。その後、リセス領域ＲＳ上にソース／ドレイン領域ＳＤが形成される。ソース／ドレイン領域ＳＤは露出されたリセス領域ＲＳの表面をシードとするエピタキシャル工程によって形成される。ソース／ドレイン領域ＳＤは基板１００と同一な物質で形成される。これとは異なり、ソース／ドレイン領域ＳＤはピン構造体ＦＮに圧縮歪み又は引張歪みを提供する物質で形成されてもよい。一例として、基板１００がシリコン基板である場合、ソース／ドレイン領域ＳＤはＳｉより格子定数が小さいＳｉＣ層又はＳｉより格子定数が大きいＳｉＧｅ層を含むことができる。
【００５０】
図９及び図１３を参照して、ゲートパターン１１１を除去した後、ゲート絶縁パターン１３１及びゲート電極１４０が形成される。ゲートパターン１１１を除去する前、ソース／ドレイン領域ＳＤを覆い、ゲートパターン１１１を露出する第１層間絶縁膜１０１が形成される。一例として、第１層間絶縁膜１０１はシリコン酸化物を含むことができる。
【００５１】
ゲートパターン１１１の除去工程、図１１のリセス領域ＲＳの形成工程、及び図１２の自然酸化膜の除去工程の全てはエッチング工程を随伴する。本発明の実施形態に係るゲートスペーサー１２１は高い炭素濃度を有するので、これらのエッチング工程を遂行する時に高い耐エッチング性を有する。
【００５２】
ゲート絶縁パターン１３１はシリコン酸化膜、シリコン酸窒化膜、及びシリコン酸化膜より誘電率が高い高誘電膜の中で少なくとも１つに形成されることができる。実施形態によれば、ゲート絶縁パターン１３１を形成する前に熱的酸化（Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ）及び／又は化学的酸化（Ｃｈｅｍｉｃａｌ  Ｏｘｉｄａｔｉｏｎ）による界面膜が形成されることができる。ゲート電極１４０はチタニウム、タンタル、タングステン、及びこれらの導電性窒化物のような金属物質で形成されることができる。
【００５３】
図９及び図１４を参照して、第１層間絶縁膜１０１を覆う第２層間絶縁膜１０２を形成することができる。第１及び第２層間絶縁膜１０１、１０２を貫通してソース／ドレイン領域ＳＤに連結される下部コンタクト１５１が形成される。下部コンタクト１５１の形成は第１及び第２層間絶縁膜１０１、１０２を貫通するコンタクトホールを形成し、導電物質でコンタクトホールを満たすことを含む。コンタクトホールの上部に下部コンタクト１５１を覆うマスクパターン１２６を形成する。
【００５４】
マスクパターン１２６は図１乃至図８を参照して説明された方法にて形成された低誘電膜である。一例として、マスクパターン１２６はＳｉＯＣＮ膜を含むことができる。
【００５５】
図９及び図１５を参照して、第２層間絶縁膜１０２を覆う第３層間絶縁膜１０３を形成することができる。第２及び第３層間絶縁膜１０２、１０３を貫通してゲート電極１４０の上部に連結されるゲートコンタクト１５３が形成される。また、第３層間絶縁膜１０３を貫通して下部コンタクト１５１に連結される上部コンタクト１５２が形成される。上部コンタクト１５２はゲートコンタクト１５３と共に形成される。上部コンタクト１５２のためのコンタクトホールとゲートコンタクト１５３のためのコンタクトホールとは同時に形成される。マスクパターン１２６は高いエッチング耐性を有するので、前記コンタクトホールの形成の間に下部コンタクト１５１を保護することができる。
【００５６】
図１６は本発明の実施形態に係るゲートスペーサーを説明するための図面であって、図１５の一部領域の拡大図である。図１６を参照して、本実施形態に係る半導体素子はゲート電極１４０とゲートスペーサー１２１との間にインナースペーサー１２９をさらに含むことができる。インナースペーサー１２９はゲートスペーサー１２１と異なる物質で形成されることができる。インナースペーサー１２９は実質的に炭素を含まない物質で形成されることができる。一例として、インナースペーサー１２９はＳｉＮ膜又はＳｉＯＮ膜を含むことができる。一例として、図１０を参照して説明されたゲートスペーサー層１２０を形成する前にＳｉＮ膜又はＳｉＯＮ膜を形成する工程が遂行されることができる。
【００５７】
本発明の実施形態に対する以上の説明は本発明の説明をための例示を提供する。したがって、本発明は以上の実施形態に限定されなく、本発明の技術的思想内で当該技術分野の通常の知識を有する者によって前記実施形態を組合して実施する等様々な多い修正及び変更が可能であることは明らかである。
【符号の説明】
【００５８】
１０００  蒸着装置
１１      シリコンガス
１２      炭素ソース
１３      酸素ソース
１４      窒素ソース
１５      キャリヤーガス供給部
２１      反応チャンバー
２２      ステージ
２３      シャワーヘッド
２５      ヒーター
ＷＦ      基板
【図１】
2019192907.tif 000003
【図２】
2019192907.tif 000004
【図３】
2019192907.tif 000005
【図４】
2019192907.tif 000006
【図５】
2019192907.tif 000007
【図６】
2019192907.tif 000008
【図７】
2019192907.tif 000009
【図８】
2019192907.tif 000010
【図９】
2019192907.tif 000011
【図１０】
2019192907.tif 000012
【図１１】
2019192907.tif 000013
【図１２】
2019192907.tif 000014
【図１３】
2019192907.tif 000015
【図１４】
2019192907.tif 000016
【図１５】
2019192907.tif 000017
【図１６】
2019192907.tif 000018