(57)【要約】      （修正有）【課題】同期整流コントローラにおけるソース端子のソースオープン異常を検出することが可能となる絶縁同期整流型ＤＣ／ＤＣコンバータを提供する。【解決手段】同期整流コントローラ３００Ａは、同期整流トランジスタＭ２１、Ｍ２２のドレインに接続されるドレイン端子Ｄ２１、Ｄ２２と、同期整流トランジスタのソースに接続されるソース端子Ｓ２１、Ｓ２２と、ドレイン端子のドレイン電圧と、ソース端子の電位を基準とした所定の閾値電圧とを比較するコンパレータ３０５、３０６と、コンパレータから出力されるオフ信号が入力されるフリップフロップ３０４と、フリップフロップの出力信号に基づいて同期整流トランジスタにゲート信号を出力するドライバＤｒ２１、Ｄｒ２２と、ソース端子の電圧を検出用閾値電圧と比較する異常検出用コンパレータ３０７Ａを含み、その出力に基づいて第１異常検出信号を出力する第１異常検出回路と、を有する。【選択図】図１
2019126191.tif 000002
【特許請求の範囲】
【請求項１】
二次側に配置される同期整流トランジスタと、
前記同期整流トランジスタの駆動を制御する同期整流コントローラと、を備えた絶縁同期整流型ＤＣ／ＤＣコンバータであって、
前記同期整流コントローラは、
前記同期整流トランジスタのドレインに接続されるドレイン端子と、
前記同期整流トランジスタのソースに接続されるソース端子と、
前記ドレイン端子のドレイン電圧と、前記ソース端子の電位を基準とした所定の閾値電圧とを比較するコンパレータと、
前記コンパレータから出力されるオフ信号が入力される第１フリップフロップと、
前記第１フリップフロップの出力信号に基づいて前記同期整流トランジスタにゲート信号を出力するドライバと、
前記ソース端子の電圧を検出用閾値電圧と比較する異常検出用コンパレータを含んで、前記異常検出用コンパレータの出力に基づいて第１異常検出信号を出力する第１異常検出回路と、
を有する、
絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項２】
前記同期整流コントローラは、前記第１フリップフロップの出力信号と前記第１異常検出信号とが入力されて前記ドライバへ出力信号を出力するＡＮＤ回路をさらに有する、請求項１に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項３】
前記第１異常検出回路は、
前記異常検出用コンパレータの出力が入力される第２フリップフロップと、
前記第２フリップフロップの出力が入力されて前記第１異常検出信号を出力するインバータと、をさらに有する、請求項２に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項４】
前記同期整流コントローラは、外部端子として異常出力端子を有し、
前記第１異常検出回路は、前記異常検出用コンパレータの出力に基づいて前記異常出力端子を介して前記第１異常検出信号を出力する、請求項１に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項５】
前記同期整流コントローラは、グランド端子と、前記ソース端子と前記グランド端子との間に互いに逆方向に並列接続されるダイオードと、をさらに有する、請求項１から請求項４のいずれか１項に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項６】
前記同期整流コントローラは、グランド端子を有し、
前記同期整流コントローラ内部において、前記ソース端子と前記グランド端子とは非接続である、請求項１から請求項４のいずれか１項に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項７】
前記異常検出用コンパレータは、前記ソース端子の電圧が前記検出用閾値電圧を上回った状態が所定期間継続したときに、出力信号をアサートする、請求項１から請求項６のいずれか１項に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項８】
前記同期整流コントローラは、前記ドレイン端子のオープンを検出すると、第２異常検出信号をアサートすることにより一次側コントローラに一次側に配置されるスイッチングトランジスタのスイッチングを停止させる第２異常検出回路をさらに有する、請求項１から請求項７のいずれか１項に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項９】
前記第２異常検出回路は、前記ドレイン端子に周期信号が発生しておらず、且つ、当該絶縁同期整流型ＤＣ／ＤＣコンバータの出力電圧が発生している場合に、前記第２異常検出信号をアサートする、請求項８に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１０】
フォトカプラと、
当該絶縁同期整流型ＤＣ／ＤＣコンバータの出力電圧に基づいて前記フォトカプラの発光素子を駆動することで前記一次側コントローラへのフィードバック信号を生成するフィードバック回路と、
をさらに備え、
前記同期整流コントローラは、前記発光素子に接続されて前記第２異常検出信号により駆動されるトランジスタを有する、請求項８または請求項９に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１１】
第１同期整流トランジスタおよび第２同期整流トランジスタを有するＬＬＣコンバータとして構成される絶縁同期整流型ＤＣ／ＤＣコンバータであり、
前記同期整流コントローラは、
前記第１同期整流トランジスタのドレインに接続される第１ドレイン端子と、
前記第２同期整流トランジスタのドレインに接続される第２ドレイン端子と、
前記第１同期整流トランジスタのソースに接続される第１ソース端子と、
前記第２同期整流トランジスタのソースに接続される第２ソース端子と、
前記第１同期整流トランジスタのゲートに接続される第１ゲート端子と、
前記第２同期整流トランジスタのゲートに接続される第２ゲート端子と、
前記第１ゲート端子からゲート信号を出力する第１ドライバと、
前記第２ゲート端子からゲート信号を出力する第２ドライバと、
前記第１フリップフロップの出力信号が入力される分周器と、
前記分周器の出力に基づいて、前記第１ドレイン端子、前記第２ドレイン端子と前記コンパレータとの間の経路を切替えるとともに、前記第１フリップフロップと前記第１ドライバ、前記第２ドライバとの間の経路を切替えるセレクタと、
を有し、
前記閾値電圧は、前記第１ソース端子および前記第２ソース端子の電位を基準とし、
前記異常検出用コンパレータは、前記第１ソース端子の電圧と前記第２ソース端子の電圧のうち高い方の電圧を前記検出用閾値電圧と比較する、請求項１から請求項１０のいずれか１項に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１２】
前記同期整流コントローラは、前記第１フリップフロップの出力信号と前記第１異常検出信号とが入力されて前記セレクタへ出力信号を出力するＡＮＤ回路をさらに有する、請求項１１に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、絶縁同期整流型ＤＣ／ＤＣコンバータが利用される。
【０００３】
図７は、絶縁同期整流型ＤＣ／ＤＣコンバータの二次側における一部構成の一例を示す回路図である。図７に示す二次側の構成は、フライバックコンバータ、ＬＬＣコンバータで共通である。
【０００４】
図７に示す二次巻線Ｗ２００は、トランスＴｒに含まれる。絶縁同期整流型ＤＣ／ＤＣコンバータの一次側（不図示）には、トランスＴｒの一次巻線、スイッチングトランジスタ、当該スイッチングトランジスタを駆動する一次側コントローラなどが含まれる。
【０００５】
二次巻線Ｗ２００の一端は、不図示の出力端子に接続され、他端は同期整流トランジスタＭ２００のドレインに接続される。同期整流トランジスタＭ２００のソースは、グランドの印加端に接続される。
【０００６】
絶縁同期整流型ＤＣ／ＤＣコンバータは、二次側に同期整流コントローラ３００Ｓを有する。同期整流コントローラ３００Ｓは、外部端子として、ゲート端子Ｇ１０、ドレイン端子Ｄ１０、ソース端子Ｓ１０、およびグランド端子ＧＮＤを有する。ゲート端子Ｇ１０には、同期整流トランジスタＭ２００のゲートが接続される。ドレイン端子Ｄ１０には、同期整流トランジスタＭ２０００のドレインが接続される。ソース端子Ｓ１０には、同期整流トランジスタＭ２００のソースが接続される。グランド端子ＧＮＤには、グランドの印加端が接続される。
【０００７】
同期整流コントローラ３００Ｓは、ドレイン端子Ｄ１０に発生するドレイン電圧ＶＤＳ２に基づいてゲート端子Ｇ１０からゲート信号ＧＳを出力し、同期整流トランジスタＭ２００をスイッチング制御する。一次側のスイッチングトランジスタのスイッチング、および同期整流トランジスタＭ２００のスイッチングにより、一次巻線に印加される入力電圧が出力電圧に変換されて出力端子から出力される。
【０００８】
同期整流コントローラ３００Ｓは、具体的には、ドライバＤｒ１、第１コンパレータＣＰ１、第２コンパレータＣＰ２、フリップフロップＦＦ１、第１ダイオードＤ１、および第２ダイオードＤ２を有する。
【０００９】
第１コンパレータＣＰ１の反転入力端（−）には、ドレイン端子Ｄ１０が接続される。第１コンパレータＣＰ１の非反転入力端（＋）には、第１閾値電圧ＶｔｈＡが印加される。第１コンパレータＣＰ１の出力端は、フリップフロップＦＦ１のクロック端子に接続される。第２コンパレータＣＰ２の反転入力端（−）には、ドレイン端子Ｄ１０が接続される。第２コンパレータＣＰ２の非反転入力端（＋）には、第２閾値電圧ＶｔｈＢが印加される。第２コンパレータＣＰ２の出力端は、フリップフロップＦＦ１のリセット端子に接続される。フリップフロップＦＦ１のＤ入力端子には、所定の電源電圧が印加される。フリップフロップＦＦ１のＱ出力端子は、ドライバＤｒ１の入力端に接続される。ドライバＤｒ１の出力端は、ゲート端子Ｇ１０に接続される。ドライバＤｒ１の低電位側は、ソース端子Ｓ１０に接続される。
【００１０】
第１閾値電圧ＶｔｈＡ、および第２閾値電圧ＶｔｈＢは、ソース端子Ｓ１０の電位を基準としている。一次側のスイッチングトランジスタの切替えによって、ドレイン電圧ＶＤＳ２に負の電圧が発生し、第１コンパレータＣＰ１によりドレイン電圧ＶＤＳ２が第１閾値電圧ＶｔｈＡ（例えば−２００ｍＶ）以下となったことを検出し、第１コンパレータＣＰ１はオン信号Ｓｏｎをアサートする。これにより、フリップフロップＦＦ１は、Ｑ出力端子の信号をＨｉｇｈレベルとし、ドライバＤｒ１から出力されるゲート信号ＧＳがオンレベルとなり、同期整流トランジスタＭ２００がターンオンされる。
【００１１】
同期整流トランジスタＭ２００がターンオンされると、同期整流トランジスタＭ２００のソースからドレインへ向けて電流Ｉｓが流れ始める。電流Ｉｓと同期整流トランジスタＭ２００のオン抵抗によってドレイン電圧ＶＤＳ２が発生し、電流Ｉｓが実質的にゼロとなるゼロカレントをドレイン電圧ＶＤＳ２に基づき第２コンパレータＣＰ２が検出する。具体的には、第２コンパレータＣＰ２は、ドレイン電圧ＶＤＳ２が第２閾値電圧ＶｔｈＢ（例えば−６ｍＶ）以上となったことを検出すると、オフ信号Ｓｏｆｆをアサートする。これにより、フリップフロップＦＦ１がリセットされ、Ｑ出力端子の信号がＬｏｗレベルとされ、ドライバＤｒ１から出力されるゲート信号ＧＳがオフレベルとなり、同期整流トランジスタＭ２００はターンオフされる。
【００１２】
ここで仮に、第２コンパレータＣＰ２の第２閾値電圧ＶｔｈＢがグランド基準である場合、第２コンパレータＣＰ２による検出は、グランドと同期整流トランジスタＭ２００のソースとの間に寄生するインピーダンスＲ１の影響を受けてしまう。そこで、第２閾値電圧ＶｔｈＢをソース端子Ｓ１０の電位を基準とすることで、第２コンパレータＣＰ２は、インピーダンスＲ１の影響を受けないソース基準のドレイン電圧ＶＤＳ２を検出に用いることができる。従って、同期整流トランジスタＭ２００のターンオフのタイミングを正確に検出できる。
【００１３】
また、ソース端子Ｓ１０とグランド端子ＧＮＤとの間には、互いに逆方向に並列接続される第１ダイオードＤ１および第２ダイオードＤ２が配置される。これにより、ソース端子Ｓ１０と同期整流トランジスタＭ２００のソースとの間がオープン（ソースオープン）となる異常の場合に、ソース端子Ｓ１０の電圧は、第１ダイオードＤ１の順方向電圧をＶｆ１、第２ダイオードＤ２の順方向電圧をＶｆ２とすれば、−Ｖｆ１以上＋Ｖｆ２以下の電圧にクランプされ、電圧が不定となることを回避できる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００９−１５９７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記図７で示す構成では、ソースオープンが発生した場合に、第２コンパレータＣＰ２の非反転入力端に印加される閾値電圧は、Ｖｆ２＋ＶｔｈＢとなる場合がある。例えば、Ｖｆ２が＋０．６Ｖで、ＶｔｈＢが−６ｍＡである場合は、Ｖｆ２＋ＶｔｈＢはほぼ＋０．６Ｖで正電圧となる。
【００１６】
すると、第２コンパレータＣＰ２は、同期整流トランジスタＭ２００がオンで流れる電流Ｉｓに基づくドレイン電圧ＶＤＳ２が所定の正電圧（例えば＋０．６Ｖ）以上とならなければ、オフ信号Ｓｏｆｆをアサートできない。従って、同期整流トランジスタＭ２００のソースからドレインに向かって流れる電流Ｉｓが逆方向に逆流してから、オフ信号Ｓｏｆｆがアサートされ、同期整流トランジスタＭ２００がターンオフされることになる。このとき、二次巻線Ｗ２００に蓄えられたエネルギーが同期整流トランジスタＭ２００にかかることで、同期整流トランジスタＭ２００に大電流が流れるアバランシェ降伏が発生し、同期整流トランジスタＭ２００が破壊される虞があった。
【００１７】
なお、ソース端子Ｓ１０とグランド端子ＧＮＤが仮にダイオードにより接続されない構成である場合も、ソースオープンが発生したときにソース端子Ｓ１０の電圧が不定となって正電圧になった場合に、第２コンパレータＣＰ２の非反転入力端に印加される閾値電圧が正電圧となって、上記と同様の問題が生じる。
【００１８】
上記問題点に鑑み、本発明は、同期整流コントローラにおけるソース端子のソースオープン異常を検出することが可能となる絶縁同期整流型ＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、
二次側に配置される同期整流トランジスタと、
前記同期整流トランジスタの駆動を制御する同期整流コントローラと、を備えた絶縁同期整流型ＤＣ／ＤＣコンバータであって、
前記同期整流コントローラは、
前記同期整流トランジスタのドレインに接続されるドレイン端子と、
前記同期整流トランジスタのソースに接続されるソース端子と、
前記ドレイン端子のドレイン電圧と、前記ソース端子の電位を基準とした所定の閾値電圧とを比較するコンパレータと、
前記コンパレータから出力されるオフ信号が入力される第１フリップフロップと、
前記第１フリップフロップの出力信号に基づいて前記同期整流トランジスタにゲート信号を出力するドライバと、
前記ソース端子の電圧を検出用閾値電圧と比較する異常検出用コンパレータを含んで、前記異常検出用コンパレータの出力に基づいて第１異常検出信号を出力する第１異常検出回路と、
を有する構成としている（第１の構成）。
【００２０】
また、上記第１の構成において、前記同期整流コントローラは、前記第１フリップフロップの出力信号と前記第１異常検出信号とが入力されて前記ドライバへ出力信号を出力するＡＮＤ回路をさらに有することとしてもよい（第２の構成）。
【００２１】
また、上記第２の構成において、前記第１異常検出回路は、前記異常検出用コンパレータの出力が入力される第２フリップフロップと、前記第２フリップフロップの出力が入力されて前記第１異常検出信号を出力するインバータと、をさらに有することとしてもよい（第３の構成）。
【００２２】
また、上記第１の構成において、前記同期整流コントローラは、外部端子として異常出力端子を有し、前記第１異常検出回路は、前記異常検出用コンパレータの出力に基づいて前記異常出力端子を介して前記第１異常検出信号を出力することとしてもよい（第４の構成）。
【００２３】
また、上記第１から第４のいずれかの構成において、前記同期整流コントローラは、グランド端子と、前記ソース端子と前記グランド端子との間に互いに逆方向に並列接続されるダイオードと、をさらに有することとしてもよい（第５の構成）。
【００２４】
また、上記第１から第４のいずれかの構成において、前記同期整流コントローラは、グランド端子を有し、前記同期整流コントローラ内部において、前記ソース端子と前記グランド端子とは非接続であることとしてもよい（第６の構成）。
【００２５】
また、上記第１から第６のいずれかの構成において、前記異常検出用コンパレータは、前記ソース端子の電圧が前記検出用閾値電圧を上回った状態が所定期間継続したときに、出力信号をアサートすることとしてもよい（第７の構成）。
【００２６】
また、上記第１から第７のいずれかの構成において、前記同期整流コントローラは、前記ドレイン端子のオープンを検出すると、第２異常検出信号をアサートすることにより一次側コントローラに一次側に配置されるスイッチングトランジスタのスイッチングを停止させる第２異常検出回路をさらに有することとしてもよい（第８の構成）。
【００２７】
また、上記第８の構成において、前記第２異常検出回路は、前記ドレイン端子に周期信号が発生しておらず、且つ、当該絶縁同期整流型ＤＣ／ＤＣコンバータの出力電圧が発生している場合に、前記第２異常検出信号をアサートすることとしてもよい（第９の構成）。
【００２８】
また、上記第８または第９の構成において、フォトカプラと、当該絶縁同期整流型ＤＣ／ＤＣコンバータの出力電圧に基づいて前記フォトカプラの発光素子を駆動することで前記一次側コントローラへのフィードバック信号を生成するフィードバック回路と、をさらに備え、前記同期整流コントローラは、前記発光素子に接続されて前記第２異常検出信号により駆動されるトランジスタを有することとしてもよい（第１０の構成）。
【００２９】
また、上記第１から第１０のいずれかの構成において、第１同期整流トランジスタおよび第２同期整流トランジスタを有するＬＬＣコンバータとして構成される絶縁同期整流型ＤＣ／ＤＣコンバータであり、
前記同期整流コントローラは、
前記第１同期整流トランジスタのドレインに接続される第１ドレイン端子と、
前記第２同期整流トランジスタのドレインに接続される第２ドレイン端子と、
前記第１同期整流トランジスタのソースに接続される第１ソース端子と、
前記第２同期整流トランジスタのソースに接続される第２ソース端子と、
前記第１同期整流トランジスタのゲートに接続される第１ゲート端子と、
前記第２同期整流トランジスタのゲートに接続される第２ゲート端子と、
前記第１ゲート端子からゲート信号を出力する第１ドライバと、
前記第２ゲート端子からゲート信号を出力する第２ドライバと、
前記第１フリップフロップの出力信号が入力される分周器と、
前記分周器の出力に基づいて、前記第１ドレイン端子、前記第２ドレイン端子と前記コンパレータとの間の経路を切替えるとともに、前記第１フリップフロップと前記第１ドライバ、前記第２ドライバとの間の経路を切替えるセレクタと、
を有し、
前記閾値電圧は、前記第１ソース端子および前記第２ソース端子の電位を基準とし、
前記異常検出用コンパレータは、前記第１ソース端子の電圧と前記第２ソース端子の電圧のうち高い方の電圧を前記検出用閾値電圧と比較することとしてもよい（第１１の構成）。
【００３０】
また、上記第１１の構成において、前記同期整流コントローラは、前記第１フリップフロップの出力信号と前記第１異常検出信号とが入力されて前記セレクタへ出力信号を出力するＡＮＤ回路をさらに有することとしてもよい。
【発明の効果】
【００３１】
本発明の絶縁同期整流型ＤＣ／ＤＣコンバータによると、ソース端子のソースオープン異常を検出することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態に係るＤＣ／ＤＣコンバータの回路図である。
【図２】分周器の一構成例を示す回路図である。
【図３】本発明の第１実施形態に係るＤＣ／ＤＣコンバータの通常動作を示すタイミングチャートである。
【図４】本発明の第２実施形態に係るＤＣ／ＤＣコンバータの回路図である。
【図５】本発明の第３実施形態に係るＤＣ／ＤＣコンバータの回路図である。
【図６】本発明の第４実施形態に係るＤＣ／ＤＣコンバータの回路図である。
【図７】同期整流コントローラの一構成例を示す回路図である。
【発明を実施するための形態】
【００３３】
以下に本発明の一実施形態について図面を参照して説明する。
【００３４】
＜１．第１実施形態＞
＜＜ＬＬＣコンバータの全体構成＞＞
図１は、第１実施形態に係るＤＣ／ＤＣコンバータ２００Ａの回路図である。ＤＣ／ＤＣコンバータ２００Ａは、ＬＬＣコンバータとしての絶縁同期整流型ＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ２００Ａは、入力端子Ｐ１に印加される入力電圧Ｖｉｎに基づいて出力電圧Ｖｏｕｔを生成して出力端子Ｐ２から出力する。
【００３５】
ＤＣ／ＤＣコンバータ２００Ａは、一次側の構成としてスイッチングトランジスタＭ１１，Ｍ１２、一次側コントローラ２０２Ａ、共振コンデンサＣｒ、およびトランスＴ１の一次巻線Ｗ１を有し、二次側の構成としてトランスＴ１の二次巻線Ｗ２１，Ｗ２２、同期整流トランジスタＭ２１，Ｍ２２、出力コンデンサＣ１、抵抗Ｒ２１，Ｒ２２、ダイオードＤＤ、コンデンサＣＣ、および同期整流コントローラ３００Ａを有する。
【００３６】
スイッチングトランジスタＭ１１のドレインは、直流の入力電圧Ｖｉｎが印加される入力端子Ｐ１に接続される。スイッチングトランジスタＭ１１のソースは、スイッチングトランジスタＭ１２のドレインに接続される。スイッチングトランジスタＭ１２のソースは、グランドの印加端に接続される。スイッチングトランジスタＭ１１とスイッチングトランジスタＭ１２とが接続される接続ノードには、共振コンデンサＣｒの一端が接続される。共振コンデンサＣｒの他端は、一次巻線Ｗ１の一端に接続される。一次巻線Ｗ１の他端は、スイッチングトランジスタＭ１２のソースに接続される。
【００３７】
一次側コントローラ２０２Ａは、スイッチングトランジスタＭ１１，Ｍ１２のゲートに駆動信号を出力することでスイッチングトランジスタＭ１１，Ｍ１２をスイッチング制御する。
【００３８】
二次巻線Ｗ２１の一端は、第１同期整流トランジスタＭ２１のドレインに接続される。第１同期整流トランジスタＭ２１は、ボディダイオードＢＤ１を有する。第１同期整流トランジスタＭ２１のソースは、接地端子Ｐ３に接続される。接地端子Ｐ３は、グランドの印加端に接続される。
【００３９】
二次巻線Ｗ２１の他端は、二次巻線Ｗ２２の一端に接続される。二次巻線Ｗ２２の他端は、第２同期整流トランジスタＭ２２のドレインに接続される。第２同期整流トランジスタＭ２２は、ボディダイオードＢＤ２を有する。第２同期整流トランジスタＭ２２のソースは、接地端子Ｐ３に接続される。
【００４０】
二次巻線Ｗ２１と二次巻線Ｗ２２とが接続される接続ノードは、出力端子Ｐ２に接続される。出力端子Ｐ２と接地端子Ｐ３との間には、出力コンデンサＣ１が接続される。また、出力端子Ｐ２と接地端子Ｐ３との間には、抵抗Ｒ２１と抵抗Ｒ２２とが直列に接続される。抵抗Ｒ２１と抵抗Ｒ２２とが接続される接続ノードには、ＦＢ（フィードバック）回路２０６が接続される。
【００４１】
ＦＢ回路２０６は、例えばシャントレギュレータ等を有し、出力電圧Ｖｏｕｔを抵抗Ｒ２１，Ｒ２２により分圧した後の電圧と、所定の目標電圧との誤差に応じた電流でフォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流Ｉｆｂが流れる。一次側コントローラ２０２ＡのＦＢ（フィードバック）ピンには、フィードバック電流Ｉｆｂに応じたフィードバック信号Ｖｆｂが発生し、一次側コントローラ２０２Ａは、フィードバック信号Ｖｆｂに基づいてスイッチングトランジスタＭ１１，Ｍ１２を駆動する。
【００４２】
同期整流コントローラ３００Ａは、ＬＤＯ（Low Dropout）レギュレータ３０１と、セレクタ３０２と、分周器３０３と、フリップフロップ３０４と、第１コンパレータ３０５と、第２コンパレータ３０６と、ソースオープン異常検出回路３０７と、ＡＮＤ回路３０８と、セレクタ３０９と、第１ドライバＤｒ２１と、第２ドライバＤｒ２２と、ダイオードＤ２１１，Ｄ２１２と、ダイオードＤ２２１，Ｄ２２２と、を一つのパッケージに収めて有する。
【００４３】
また、同期整流コントローラ３００Ａは、外部との電気的接続を確立するための第１ドレイン端子Ｄ２１、第１ゲート端子Ｇ２１、第１ソース端子Ｓ２１、第２ドレイン端子Ｄ２２、第２ゲート端子Ｇ２２、第２ソース端子Ｓ２２、電源端子ＶＣＣ、およびグランド端子ＧＮＤを有する。
【００４４】
第１同期整流トランジスタＭ２１のドレインが接続される第１ドレイン端子Ｄ２１は、セレクタ３０２の入力端３０２Ａにおける一方の端子に接続される。第２同期整流トランジスタＭ２２のドレインが接続される第２ドレイン端子Ｄ２２は、入力端３０２Ａにおける他方の端子に接続される。セレクタ３０２の出力端子３０２Ｂは、第１コンパレータ３０５、第２コンパレータ３０６それぞれの反転入力端（−）に接続される。セレクタ３０２は、第１ドレイン端子Ｄ２１から出力端３０２Ｂへの経路の導通と、第２ドレイン端子Ｄ２２から出力端３０２Ｂへの経路の導通とを切替える。すなわち、セレクタ３０２は、第１ドレイン端子Ｄ２１のドレイン電圧ＶＤＳ２１と第２ドレイン端子Ｄ２２のドレイン電圧ＶＤＳ２２のいずれを、第１コンパレータ３０５、および第２コンパレータ３０６の検出対象とするかを選択する。
【００４５】
第１コンパレータ３０５の非反転入力端（＋）には、第１閾値電圧ＶｔｈＡが印加される。セレクタ３０９の出力端３０９Ｂが第１閾値電圧ＶｔｈＡの基準電位となる。セレクタ３０９の入力端３０９Ａにおける一方の端子は、第１ソース端子Ｓ２１に接続され、入力端３０９Ａにおける他方の端子は、第２ソース端子Ｓ２２に接続される。セレクタ３０９により第１ソース端子Ｓ２１と出力端３０９Ｂが導通した場合、第１閾値電圧ＶｔｈＡは、第１ソース端子Ｓ２１の電位が基準となり、セレクタ３０９により第２ソース端子Ｓ２２と出力端３０９Ｂが導通した場合、第１閾値電圧ＶｔｈＡは、第２ソース端子Ｓ２２の電位が基準となる。第１コンパレータ３０５の出力端は、フリップフロップ３０４のセット端子に接続される。第１コンパレータ３０５は、スイッチングトランジスタＭ１１，Ｍ１２のターンオンによりドレイン電圧ＶＤＳ２１，ＶＤＳ２２が負電圧に低下したことを、ドレイン電圧ＶＤＳ２１，ＶＤＳ２２が第１閾値電圧ＶｔｈＡ（例えば−２００ｍＶ）以下となったことで検出する。このとき、第１コンパレータ３０５は、オン信号Ｓｏｎをアサートする。アサートされたオン信号Ｓｏｎによって第１同期整流トランジスタＭ２１，第２同期整流トランジスタＭ２２はターンオンされる。
【００４６】
第２コンパレータ３０６の非反転入力端（＋）には、第２閾値電圧ＶｔｈＢが印加される。セレクタ３０９の出力端３０９Ｂが第２閾値電圧ＶｔｈＢの基準電位となる。セレクタ３０９により第１ソース端子Ｓ２１と出力端３０９Ｂが導通した場合、第２閾値電圧ＶｔｈＢは、第１ソース端子Ｓ２１の電位が基準となり、セレクタ３０９により第２ソース端子Ｓ２２と出力端３０９Ｂが導通した場合、第２閾値電圧ＶｔｈＢは、第２ソース端子Ｓ２２の電位が基準となる。第２コンパレータ３０６の出力端は、フリップフロップ３０４のリセット端子に接続される。第２コンパレータ３０６は、オンとされた第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２により流れる電流Ｉｓ１，Ｉｓ２が実質的にゼロとなるゼロカレントを、ドレイン電圧ＶＤＳ２１，ＶＤＳ２２が第２閾値電圧ＶｔｈＢ（例えば−６ｍＶ）以上となったことで検出する。このとき、第２コンパレータ３０６は、オフ信号Ｓｏｆｆをアサートする。アサートされたオフ信号Ｓｏｆｆによって第１同期整流トランジスタＭ２１，第２同期整流トランジスタＭ２２はターンオフされる。
【００４７】
第２閾値電圧ＶｔｈＢが第１ソース端子Ｓ２１の電位を基準としていることにより、第１同期整流トランジスタＭ２１がオンのときにグランドと第１同期整流トランジスタＭ２１との間に寄生するインピーダンスの影響を受けないソースを基準としたドレイン電圧ＶＤＳ２１を検出に利用できる。同様に、第２閾値電圧ＶｔｈＢが第２ソース端子Ｓ２２の電位を基準としていることにより、第２同期整流トランジスタＭ２２がオンのときにグランドと第２同期整流トランジスタＭ２２との間に寄生するインピーダンスの影響を受けないソースを基準としたドレイン電圧ＶＤＳ２２を検出に利用できる。
【００４８】
フリップフロップ３０４のＱ出力端子は、分周器３０３の入力端とともに後述するＡＮＤ回路３０８の入力端に接続される。分周器３０３は、例えば図２に示す構成であり、Ｄフリップフロップ３０３Ａと、インバータ３０３Ｂと、を有する。Ｄフリップフロップ３０３Ａのクロック端子に、フリップフロップ３０４からのＱ出力信号ＳＱが入力される。Ｄフリップフロップ３０３ＡのＱ出力端子には、インバータ３０３Ｂの入力端が接続される。インバータ３０３Ｂの出力端は、Ｄフリップフロップ３０３ＡのＤ入力端子に接続される。
【００４９】
このような構成により、Ｑ出力信号ＳＱのＨｉｇｈからＬｏｗへの立下りタイミングごとに、Ｄフリップフロップ３０３ＡのＱ出力端子から出力される分周器出力信号Ｓｆは、ＨｉｇｈとＬｏｗが切替わる。分周器３０３は、入力されるＱ出力信号ＳＱの周期を２倍として分周器出力信号Ｓｆを出力する。
【００５０】
分周器出力信号Ｓｆは、セレクタ３０２に出力される。セレクタ３０２は、分周器出力信号Ｓｆのレベルに応じて、入力端３０２Ａと出力端３０２との間の切替え、および入力端３０２Ｄと出力端３０２Ｃとの切替えを行う。Ｑ出力信号ＳＱが入力されるＡＮＤ回路３０８の出力端は、入力端３０２Ｄに接続される。出力端３０２Ｃにおける一方の端子は、第１ドライバＤｒ２１の入力端に接続される。第１ドライバＤｒ２１の出力端は、第１ゲート端子Ｇ２１を介して第１同期整流トランジスタＭ２１のゲートに接続される。第１ドライバＤｒ２１は、入力される信号のレベルに応じてレベルを切替えたゲート信号ＳＧ２１を出力する。
【００５１】
出力端３０２Ｃにおける他方の端子は、第２ドライバＤｒ２２の入力端に接続される。第２ドライバＤｒ２２の出力端は、第２ゲート端子Ｇ２２を介して第２同期整流トランジスタＭ２２のゲートに接続される。第２ドライバＤｒ２２は、入力される信号のレベルに応じてレベルを切替えたゲート信号ＳＧ２２を出力する。
【００５２】
セレクタ３０２により、ＡＮＤ回路３０８の出力端から第１ドライバＤｒ２１までの経路の導通と、ＡＮＤ回路３０８の出力端から第２ドライバＤｒ２２までの経路の導通と、が切替えられる。
【００５３】
また、分周器出力信号Ｓｆは、セレクタ３０９にも出力される。セレクタ３０９は、分周器出力信号Ｓｆのレベルに応じて、入力端３０９Ａと出力端３０９Ｂとの間の導通の切替えを行う。
【００５４】
ダイオードＤＤのアノードは、出力端子Ｐ２に接続される。ダイオードＤＤのカソードは、電源端子ＶＣＣとともにコンデンサＣＣの一端に接続される。コンデンサＣＣの他端は、接地端Ｐ３に接続される。ＬＤＯレギュレータ３０１は、電源端子ＶＣＣに印加される入力電圧に基づいて内部電圧を生成して出力する。内部電圧の一部は、第１ドライバＤｒ２１、第２ドライバＤｒ２２の高電位側に供給される。第１ドライバＤｒ１１の低電位側は、第１ソース端子Ｓ２１に接続される。第２ドライバＤｒ２２の低電位側は、第２ソース端子Ｓ２２に接続される。
【００５５】
また、第１ソース端子Ｓ２１とグランド端子ＧＮＤとの間には、互いに逆方向に並列接続されたダイオードＤ２１１，Ｄ２１２が接続される。これにより、仮に第１ソース端子Ｓ２１と第１同期整流トランジスタＭ２１のソースとの間でソースオープンとなる異常が発生した場合でも、第１ソース端子Ｓ２１の電圧はダイオードＤ２１１，Ｄ２１２の順方向電圧によりクランプされ、不定となることを回避できる。
【００５６】
同様に、第２ソース端子Ｓ２２とグランド端子ＧＮＤとの間には、互いに逆方向に並列接続されたダイオードＤ２２１，Ｄ２２２が接続される。これにより、仮に第２ソース端子Ｓ２２と第２同期整流トランジスタＭ２２のソースとの間でソースオープンとなる異常が発生した場合でも、第２ソース端子Ｓ２２の電圧はダイオードＤ２２１，Ｄ２２２の順方向電圧によりクランプされ、不定となることを回避できる。
【００５７】
なお、ソースオープン異常検出回路３０７は、第１ソース端子Ｓ２１、第２ソース端子Ｓ２２のソースオープンを検出する回路であるが、その詳細については後述する。
【００５８】
＜＜ＬＬＣコンバータの基本的な動作＞＞
次に、このように構成されたＤＣ／ＤＣコンバータ２００Ａの動作について説明する。ここでは、図３に示すタイミングチャートを用い、第１ソース端子Ｓ２１、第２ソース端子Ｓ２２ともにソースオープンは発生しておらず、後述するソースオープン異常検出回路３０７から出力されてＡＮＤ回路３０８の一方の入力端に入力される異常検出信号ＳＦＬは正常を示すＨｉｇｈであり、Ｑ出力信号ＳＱがそのままセレクタ３０２の入力端３０２Ｄに入力される状態での動作を説明する。
【００５９】
タイミングｔ０の手前で、分周器出力信号ＳｆはＬｏｗであり、セレクタ３０２により、検出対象として第２ドレイン端子Ｄ２２のドレイン電圧ＶＤＳ２２、Ｑ出力信号ＳＱの出力先として第２ドライバＤｒ２２がそれぞれ選択されている。また、セレクタ３０９により、第１閾値電圧ＶｔｈＡおよび第２閾値電圧ＶｔｈＢの基準電位として、第２ソース端子Ｓ２２の電位が選択される。そして、タイミングｔ０において、スイッチングトランジスタＭ１１がターンオンされると、第２同期整流トランジスタＭ２２のボディダイオードＢＤ２を介して電流Ｉｓ２が流れ始め、ドレイン電圧ＶＤＳ２２が負電圧に低下したことが第１コンパレータ３０５により検出され、オン信号Ｓｏｎがアサートされる。これにより、Ｑ出力信号ＳＱはＨｉｇｈに切替えられ、第２ドライバＤｒ２２によりゲート信号ＳＧ２２がオンレベルとなり、タイミングｔ１で第２同期整流トランジスタＭ２２がターンオンされる。従って、電流Ｉｓ２は、第２同期整流トランジスタＭ２２をソースからドレイン側へ流れ始める。
【００６０】
電流Ｉｓ２は共振電流であり、正弦波状となる。そして、タイミングｔ２において、電流Ｉｓ２がゼロカレントとなったことがドレイン電圧ＶＤＳ２２に基づき第２コンパレータ３０６により検出され、オフ信号Ｓｏｆｆがアサートされる。これにより、Ｑ出力信号ＳＱはＬｏｗに切替えられ、ゲート信号ＳＧ２２はオフレベルとなり、第２同期整流トランジスタＭ２２はターンオフされる。このとき、分周器出力信号ＳｆはＨｉｇｈに切替えられる。これにより、セレクタ３０２により、検出対象として第１ドレイン端子Ｄ２１のドレイン電圧ＶＤＳ２１、Ｑ出力信号ＳＱの出力先として第１ドライバＤｒ２１がそれぞれ選択される。また、セレクタ３０９により、第１閾値電圧ＶｔｈＡおよび第２閾値電圧ＶｔｈＢの基準電位として、第１ソース端子Ｓ２１の電位が選択される。
【００６１】
なお、ターンオフされた第２同期整流トランジスタＭ２２においては、ボディダイオードＢＤ２を介して電流Ｉｓ２は流れ続け、タイミングｔ３にて電流Ｉｓ２は流れなくなる。
【００６２】
そして、タイミングｔ４において、スイッチングトランジスタＭ１２がターンオンされると、第１同期整流トランジスタＭ２１のボディダイオードＢＤ１を介して電流Ｉｓ１が流れ始め、ドレイン電圧ＶＤＳ２１が負電圧に低下したことが第１コンパレータ３０５により検出され、オン信号Ｓｏｎがアサートされる。これにより、Ｑ出力信号ＳＱはＨｉｇｈに切替えられ、第１ドライバＤｒ２１によりゲート信号ＳＧ２１がオンレベルとなり、タイミングｔ５で第１同期整流トランジスタＭ２１がターンオンされる。従って、電流Ｉｓ１は、第１同期整流トランジスタＭ２１をソースからドレイン側へ流れ始める。
【００６３】
電流Ｉｓ１は共振電流であり、正弦波状となる。そして、タイミングｔ６において、電流Ｉｓ１がゼロカレントとなったことがドレイン電圧ＶＤＳ２１に基づき第２コンパレータ３０６により検出され、オフ信号Ｓｏｆｆがアサートされる。これにより、Ｑ出力信号ＳＱはＬｏｗに切替えられ、ゲート信号ＳＧ２１はオフレベルとなり、第１同期整流トランジスタＭ２１はターンオフされる。このとき、分周器出力信号ＳｆはＬｏｗに切替えられる。これにより、セレクタ３０２により、検出対象として第２ドレイン端子Ｄ２２のドレイン電圧ＶＤＳ２２、Ｑ出力信号ＳＱの出力先として第２ドライバＤｒ２２がそれぞれ選択される。また、セレクタ３０９により、第１閾値電圧ＶｔｈＡおよび第２閾値電圧ＶｔｈＢの基準電位として、第２ソース端子Ｓ２２の電位が選択される。
【００６４】
なお、ターンオフされた第１同期整流トランジスタＭ２１においては、ボディダイオードＢＤ１を介して電流Ｉｓ１は流れ続け、タイミングｔ７にて電流Ｉｓ１は流れなくなる。以降は、同様の繰り返し動作となる。
【００６５】
＜＜ソースオープン異常検出回路について＞＞
次に、ソースオープン異常検出回路３０７について詳述する。図１に示すように、ソースオープン異常検出回路３０７は、コンパレータ３０７Ａと、フリップフロップ３０７Ｂと、インバータ３０７Ｃと、を有する。
【００６６】
コンパレータ３０７Ａの一方の非反転入力端には、第１ソース端子Ｓ２１が接続され、他方の非反転入力端には、第２ソース端子Ｓ２２が接続される。コンパレータ３０７Ａの反転入力端には、所定の閾値電圧Ｖｔｈ３０７が印加される。コンパレータ３０７Ａの出力端は、フリップフロップ３０７Ｂのクロック端子に接続される。フリップフロップ３０７ＢのＤ入力端子には、所定の電源電圧が印加される。フリップフロップ３０７ＢのＱ出力端子には、インバータ３０７Ｃの入力端が接続される。インバータ３０７Ｃの出力端は、ＡＮＤ回路３０８の一方の入力端に接続される。
【００６７】
コンパレータ３０７Ａは、第１ソース端子Ｓ２１の電圧と第２ソース端子Ｓ２２の電圧のうち高いほうの電圧を閾値電圧Ｖｔｈ３０７と比較し、比較結果が閾値電圧Ｖｔｈ３０７より高い状態が所定期間（例えば１０μｓ）継続すると、フリップフロップ３０７Ｂのクロック端子に出力する信号をＨｉｇｈに切替える。第１ソース端子Ｓ２１にソースオープンが発生した場合は、第１ソース端子Ｓ２１にダイオードＤ２１２の順方向電圧（例えば＋０．６Ｖ）が発生する場合がある。第２ソース端子Ｓ２２にソースオープンが発生した場合は、第２ソース端子Ｓ２２にダイオードＤ２２２の順方向電圧（例えば＋０．６Ｖ）が発生する場合がある。従って、閾値電圧Ｖｔｈ３０７をダイオードＤ２１２、Ｄ２２２の順方向電圧よりも低い値に設定しておけば、第１ソース端子Ｓ２１と第２ソース端子Ｓ２２の少なくとも一方にソースオープンが発生した場合に、コンパレータ３０７Ａによりソースオープンを検出することができる。
【００６８】
なお、上記のように所定期間継続した場合にＨｉｇｈの信号を出力するのは、ノイズによる誤検出を抑制するためである。コンパレータ３０７Ａから出力される信号がＨｉｇｈに切替えられると、フリップフロップ３０７ＢはＱ出力端子からＨｉｇｈの信号をインバータ３０７Ｃへ出力するので、ＡＮＤ回路３０８の一方の入力端には異常を示すＬｏｗの信号が入力される。従って、Ｑ出力信号ＳＱのレベルに依らず、ＡＮＤ回路３０８の出力はＬｏｗとなり、ゲート信号ＳＧ２１，ＳＧ２２はオフレベルとされ、第１同期整流トランジスタＭ２１および第２同期整流トランジスタＭ２２はオフとされる。
【００６９】
第１ソース端子Ｓ２１，第２ソース端子Ｓ２２にソースオープンが発生した場合に、第２閾値電圧ＶｔｈＢに対してダイオードＤ２１２，Ｄ２２２の順方向電圧が加算され、第２コンパレータ３０６の非反転入力端に印加される電圧が正電圧となる場合がある。しかしながら、ソースオープン異常検出回路３０７によりソースオープンを検出して第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２をオフとするので、電流Ｉｓ１，Ｉｓ２に逆流が発生することを回避できる。
【００７０】
すなわち、電流Ｉｓ１，Ｉｓ２が第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２のソースからドレイン側への方向と逆流するまで第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２をターンオフできずに、ターンオフ時に第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２にアバランシェ降伏が発生し、第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２が破壊されることを回避することができる。
【００７１】
なお、仮に、第１ソース端子Ｓ２１、第２ソース端子Ｓ２２とグランド端子ＧＮＤとの間にダイオードを配置しない構成とすると、ソースオープンが発生した場合に第１ソース端子Ｓ２１、第２ソース端子Ｓ２２の電圧が不定となるが、当該電圧が閾値電圧Ｖｔｈ３０７を上回れば、コンパレータ３０７Ａによる検出が可能となり、第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２のオフが可能となる。
【００７２】
＜２．第２実施形態＞
図４は、第２実施形態に係るＤＣ／ＤＣコンバータ２００Ｂの回路図である。ＤＣ／ＤＣコンバータ２００Ｂは、先述した第１実施形態（図１）と異なる構成の同期整流コントローラ３００Ｂを有する。同期整流コントローラ３００Ｂは、ソースオープンの異常を検出する機能に加えて、第１ドレイン端子Ｄ２１および第２ドレイン端子Ｄ２２のドレインオープンの異常を検出する機能を有する。
【００７３】
同期整流コントローラ３００Ｂの同期整流コントローラ３００Ａ（図１）との相違点は、外部端子として出力電圧端子ＶＯＵＴおよびフォトカプラ端子ＰＣを有するとともに、ドレインオープン異常検出回路３１０とトランジスタＭ３０を有することである。
【００７４】
出力電圧端子ＶＯＵＴには、出力電圧Ｖｏｕｔを抵抗Ｒ２１，Ｒ２２により分圧した後の分圧電圧ＤＶが印加される。分圧電圧ＤＶは、出力電圧端子ＶＯＵＴを介してドレインオープン異常検出回路３１０に入力される。また、ドレインオープン異常検出回路３１０は、第１ドレイン端子Ｄ２１および第２ドレイン端子Ｄ２２が接続される。
【００７５】
トランジスタＭ３０のドレインは、フォトカプラ端子ＰＣを介してフォトカプラ２０４の発光素子のカソードに接続される。トランジスタＭ３０のソースは、グランドの印加端に接続される。ドレインオープン異常検出回路３１０は、異常検出信号Ｓ１３によってトランジスタＭ３０のゲートを駆動する。
【００７６】
ドレインオープン異常検出回路３１０は、第１ドレイン端子Ｄ２１と第２ドレイン端子Ｄ２２の少なくとも一方に周期信号が発生しておらず、且つ、出力電圧Ｖｏｕｔが発生している場合に、異常検出信号Ｓ１３をアサートする。
【００７７】
例えば、ドレインオープン異常検出回路３１０は、パルス検出器を有する。当該パルス検出器は、ドレイン電圧ＶＤＳ２１，ＶＤＳ２２のエッジを検出する検出器を含み、少なくとも一方のドレイン電圧においてエッジが所定時間検出されないときに、検出信号をアサートする。また、例えば、ドレインオープン異常検出回路３１０は、コンパレータを有し、当該コンパレータは、分圧電圧ＶＤを所定の閾値電圧と比較し、分圧電圧ＶＤのほうが高くなったときに、出力判定信号をアサートする。そして、ドレインオープン異常検出回路３１０は、例えば、上記検出信号、上記出力判定信号がともにアサートされるときに異常検出信号Ｓ１３をアサートする論理ゲートを有する。当該論理ゲートは、例えばＡＮＤゲートである。
【００７８】
このように、ドレインオープン異常検出回路３１０は、第１ドレイン端子Ｄ２１、第２ドレイン端子Ｄ２２の少なくとも一方におけるドレインオープンを検出して、異常検出信号Ｓ１３をアサートする。このとき、トランジスタＭ３０のゲート駆動により、フォトカプラ２０４に大きな電流Ｉｏｐが流れ、フィードバック電流Ｉｆｂが増加する。これにより、フィードバック信号Ｖｆｂの電位が低下するので、一次側コントローラ２０２Ｄは、スイッチングトランジスタＭ１１，Ｍ１２のスイッチングを停止させる。
【００７９】
このように本実施形態に係るＤＣ／ＤＣコンバータ２００Ｂによれば、同期整流コントローラ３００Ｂにドレインオープンの異常を検出する機能を備えることで、ドレインオープンが発生したときに、ＤＣ／ＤＣコンバータ２００ＢがボディダイオードＢＤ１，ＢＤ２によるダイオード整流モードにて大電力で動作し続けるのを回避し、信頼性を高めることができる。
【００８０】
＜３．第３実施形態＞
図５は、第３実施形態に係るＤＣ／ＤＣコンバータ２００Ｃの回路図である。ＤＣ／ＤＣコンバータ２００Ｃは、先述した第１実施形態（図１）と異なる構成の同期整流コントローラ３００Ｃを有する。
【００８１】
同期整流コントローラ３００Ｃの同期整流コントローラ３００Ａ（図１）との相違点は、ソースオープン異常検出回路３０７１である。ソースオープン異常検出回路３０７１は、ソースオープン異常検出回路３０７と同様に、コンパレータ３０７Ａと、フリップフロップ３０７Ｂを有する。同期整流コントローラ３００Ｃは、外部端子として異常出力端子ＦＬを有する。フリップフロップ３０７ＢのＱ出力端子は、異常出力端子ＦＬに接続される。
【００８２】
コンパレータ３０７Ａは、第１ソース端子Ｓ２１の電圧と第２ソース端子Ｓ２２の電圧のうち高いほうの電圧を閾値電圧Ｖｔｈ３０７と比較し、比較結果が閾値電圧Ｖｔｈ３０７より高い状態が所定期間（例えば１０μｓ）継続すると、フリップフロップ３０７Ｂのクロック端子に出力する信号をＨｉｇｈに切替える。すると、フリップフロップ３０７Ｂにより、Ｑ出力端子から異常出力端子ＦＬを介して外部へ出力される異常検出信号ＳＦがアサートされる。
【００８３】
このように本実施形態によれば、同期整流コントローラ３００Ｃにソースオープン異常検出回路３０７１を備えることで、ソースオープンが発生した場合に異常検出信号ＳＦにより外部へ異常状態を通知することができる。なお、本実施形態では、フリップフロップ３０４から出力されるＱ出力信号ＳＱは、そのままセレクタ３０２に入力されるので、ソースオープンが発生した場合でも第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２の動作は継続させることになる。
【００８４】
＜４．第４実施形態＞
本発明は、以上の実施形態で例示したＬＬＣコンバータのみではなく、フライバックコンバータに適用することも可能である。図６は、第４実施形態に係るＤＣ／ＤＣコンバータ２００Ｄの回路図である。ＤＣ／ＤＣコンバータ２００Ｄは、フライバックコンバータとしての絶縁同期整流型ＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ２００Ｄは、入力端子Ｐ１に印加される入力電圧Ｖｉｎに基づいて出力電圧Ｖｏｕｔを生成して出力端子Ｐ２から出力する。
【００８５】
ＤＣ／ＤＣコンバータ２００Ｄは、一次側の構成として、トランスＴ１０に含まれる一次巻線Ｗ１、スイッチングトランジスタＭ１、および一次側コントローラ２０２Ｄを有し、二次側の構成として、トランスＴ１０に含まれる二次巻線Ｗ２、出力コンデンサＣ１、同期整流トランジスタＭ２、および同期整流コントローラ３００Ｄを有する。
【００８６】
直流の入力電圧Ｖｉｎが印加される入力端子Ｐ１は、一次巻線Ｗ１の一端に接続される。一次巻線Ｗ１の他端は、スイッチングトランジスタＭ１のドレインに接続される。スイッチングトランジスタＭ１のソースは、グランドの印加端に接続される。
【００８７】
二次巻線Ｗ２の一端は、出力端子Ｐ２に接続される。二次巻線Ｗ２の他端は、同期整流トランジスタＭ２のドレインに接続される。同期整流トランジスタＭ２のソースは、接地端子Ｐ３に接続される。接地端子Ｐ３は、グランドの印加端に接続される。出力コンデンサＣ１は、出力端子Ｐ１と接地端子Ｐ３との間に接続される。
【００８８】
ＤＣ／ＤＣコンバータ２００Ｄは、ＦＢ回路２０６も備える。ＦＢ回路２０６は、出力電圧Ｖｏｕｔと目標電圧との誤差に応じた電流でフォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流Ｉｆｂが流れる。一次側コントローラ２０２ＤのＦＢピンには、フィードバック電流Ｉｆｂに応じたフィードバック信号Ｖｆｂが発生し、一次側コントローラ２０２Ｄは、フィードバック信号Ｖｆｂに基づいてスイッチングトランジスタＭ１を駆動する。
【００８９】
同期整流コントローラ３００Ｄは、ＬＤＯレギュレータ３０１と、フリップフロップ３０４と、第１コンパレータ３０５と、第２コンパレータ３０６と、ソースオープン異常検出回路３０７２と、ＡＮＤ回路３０８と、ドライバＤｒ１０と、ダイオードＤ１０，Ｄ２０と、を一つのパッケージに収めて有する。また、同期整流コントローラ３００Ｄは、外部との電気的接続を確立するためのドレイン端子Ｄ１、ゲート端子Ｇ１、ソース端子Ｓ１、電源端子ＶＣＣ、およびグランド端子ＧＮＤを有する。
【００９０】
同期整流トランジスタＭ２のドレインが接続されるドレイン端子Ｄ１は、第１コンパレータ３０５、第２コンパレータ３０６の各々の反転入力端（−）に接続される。第１コンパレータ３０５の非反転入力端（＋）には、第１閾値電圧ＶｔｈＡ（例えば−１００ｍＶ）が印加される。第２コンパレータ３０６の非反転入力端には、第２閾値電圧ＶｔｈＢ（例えば−６ｍＶ）が印加される。第１コンパレータ３０５の出力端は、フリップフロップ３０４のセット端子に接続される。第２コンパレータ３０６の出力端は、フリップフロップ３０４のリセット端子に接続される。
【００９１】
また、ソースオープン異常検出回路３０７２は、先述した第１実施形態（図１）と同様に、コンパレータ３０７２Ａ、フリップフロップ３０７２Ｂ、およびインバータ３０７２Ｃを有する。
【００９２】
コンパレータ３０７２Ａの非反転入力端には、ソース端子Ｓ１が接続される。コンパレータ３０７２Ａの反転入力端には、所定の閾値電圧Ｖｔｈ３０７２が印加される。コンパレータ３０７２Ａの出力端は、フリップフロップ３０７２Ｂのクロック端子に接続される。フリップフロップ３０７２ＢのＱ出力端子は、インバータ３０７２Ｃの入力端に接続される。インバータ３０７２Ｃの出力端は、ＡＮＤ回路３０８の一方の入力端に接続される。ＡＮＤ回路３０８の他方の入力端には、フリップフロップ３０４のＱ出力端子が接続される。
【００９３】
ＡＮＤ回路３０８の出力端は、ドライバＤｒ１０の入力端に接続される。ドライバＤｒ１０の出力端は、同期整流トランジスタＭ２のゲートが接続されるゲート端子Ｇ１に接続される。ドライバＤｒ１０の低電位側は、ソース端子Ｓ１に接続される。
【００９４】
また、第１閾値電圧ＶｔｈＡと第２閾値電圧ＶｔｈＢは、ソース端子Ｓ１の電位を基準としている。これにより、グランドと同期整流トランジスタＭ２のソースとの間に寄生するインピーダンスの影響を受けないドレイン端子Ｄ１のドレイン電圧ＶＤＳ２を第１コンパレータ３０５、第２コンパレータ３０６の検出対象とすることができる。
【００９５】
また、ソース端子Ｓ１とグランド端子ＧＮＤとの間には、互いに逆方向に並列接続されるダイオードＤ１０，Ｄ２０が配置される。これにより、ソース端子Ｓ１のソースオープンが発生した場合でも、ソース端子Ｓ１の電圧が不定となることを回避できる。
【００９６】
このような構成としたＤＣ／ＤＣコンバータ２００Ｄの動作について、ソースオープン異常検出回路３０７２が異常を検出していない状態での動作を説明する。すなわち、インバータ３０７２Ｃから出力される異常検出信号ＳＦＬは正常を示すＨｉｇｈであり、フリップフロップ３０４のＱ出力端子から出力されるＱ出力信号ＳＱがそのままＡＮＤ回路３０８を介してドライバＤｒ１０に入力される状態である。
【００９７】
スイッチングトランジスタＭ１がターンオフされたとき、ドレイン電圧ＶＤＳ２は負電圧となり、これを第１コンパレータ３０５が検出し、オン信号Ｓｏｎがアサートされる。これにより、Ｑ出力信号ＳＱはＨｉｇｈに切替えられ、ドライバＤｒ１０がゲート端子Ｇ１を介して出力するゲート信号ＳＧ２はオンレベルとされ、同期整流トランジスタＭ２はターンオンされる。
【００９８】
これにより、同期整流トランジスタＭ２のソースからドレイン側へ流れる電流Ｉｓが流れ始める。電流Ｉｓが減少してゼロカレントに達すると、これを第２コンパレータ３０６がドレイン電圧ＶＤＳ２に基づいて検出し、オフ信号Ｓｏｆｆがアサートされる。すると、Ｑ出力信号ＳＱがＬｏｗに切替えられ、ゲート信号ＳＧ２はオフレベルとなり、同期整流トランジスタＭ２はターンオフされる。その後、スイッチングトランジスタＭ１はターンオンされる。
【００９９】
次に、ソースオープン異常検出回路３０７２の動作について説明する。ソース端子Ｓ１にソースオープンが発生すると、ダイオードＤ２０の順方向電圧によりソース端子Ｓ１の電圧に所定の正電圧が発生する場合がある。これにより、コンパレータ３０７２Ａは、ソース端子Ｓ１の電圧が閾値電圧Ｖｔｈ３０７２を上回った状態が所定期間継続されることを検出すると、フリップフロップ３０７２Ｂのクロック端子に出力する信号をＨｉｇｈに切替える。
【０１００】
すると、フリップフロップ３０７２Ｂから出力されるＱ出力によって、インバータ３０７２Ｃの出力である異常検出信号ＳＦＬはＬｏｗとされる。これにより、Ｑ出力信号ＳＱに依らず、ＡＮＤ回路３０８の出力はＬｏｗとされるので、ゲート信号ＳＧ２はオフレベルとされ、同期整流トランジスタＭ２はオフとされる。
【０１０１】
ソースオープンが発生した場合に、第２閾値電圧ＶｔｈＢに対してダイオードＤ２０の順方向電圧が加算され、第２コンパレータ３０６の非反転入力端に印加される電圧が正電圧となる場合がある。しかしながら、ソースオープン異常検出回路３０７２によりソースオープンを検出して同期整流トランジスタＭ２をオフとするので、電流Ｉｓに逆流が発生することを回避できる。
【０１０２】
すなわち、電流Ｉｓが同期整流トランジスタＭ２のソースからドレイン側への方向と逆方向に逆流するまで同期整流トランジスタＭ２をターンオフできずに、ターンオフ時に同期整流トランジスタＭ２にアバランシェ降伏が発生し、同期整流トランジスタＭ２が破壊されることを回避することができる。
【０１０３】
なお、仮に、ソース端子Ｓ１とグランド端子ＧＮＤとの間にダイオードを配置しない構成とすると、ソースオープンが発生した場合にソース端子Ｓ１の電圧が不定となるが、当該電圧が閾値電圧Ｖｔｈ３０７２を上回れば、コンパレータ３０７２Ａによる検出が可能となり、同期整流トランジスタＭ２のオフが可能となる。
【０１０４】
＜５．その他＞
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。
【産業上の利用可能性】
【０１０５】
本発明は、例えばＬＬＣコンバータなどに利用することができる。
【符号の説明】
【０１０６】
２００Ａ〜２００Ｄ  ＤＣ／ＤＣコンバータ
Ｐ１  入力端子
Ｐ２  出力端子
Ｐ３  接地端子
Ｔ１、Ｔ１０  トランス
Ｗ１  一次巻線
Ｗ２、Ｗ２１、Ｗ２２  二次巻線
Ｍ１、Ｍ１１、Ｍ１２  スイッチングトランジスタ
Ｍ２、Ｍ２１、Ｍ２２  同期整流トランジスタ
ＢＤ１０、ＢＤ１、ＢＤ２  ボディダイオード
Ｃ１  出力コンデンサ
Ｒ２１、Ｒ２２  抵抗
ＤＤ  ダイオード
ＣＣ  コンデンサ
２０２Ａ、２０２Ｄ  一次側コントローラ
２０４  フォトカプラ
２０６  フィードバック回路
３００Ａ〜３００Ｄ  同期整流コントローラ
３０１  ＬＤＯレギュレータ
３０２  セレクタ
３０３  分周器
３０４  フリップフロップ
３０５  第１コンパレータ
３０６  第２コンパレータ
３０７、３０７２  ソースオープン異常検出回路
３０７Ａ、３０７２Ａ  コンパレータ
３０７Ｂ、３０７２Ｂ  フリップフロップ
３０７Ｃ、３０７２Ｃ  インバータ
３０８  ＡＮＤ回路
３０９  セレクタ
３１０  ドレインオープン異常検出回路
Ｄｒ２１  第１ドライバ
Ｄｒ２２  第２ドライバ
Ｄｒ１０  ドライバ
Ｄ２１１、Ｄ２１２、Ｄ２２１、Ｄ２２２、Ｄ１０、Ｄ２０  ダイオード
Ｍ３０  トランジスタ
Ｄ２１  第１ドレイン端子
Ｇ２１  第１ゲート端子
Ｓ２１  第１ソース端子
Ｄ２２  第２ドレイン端子
Ｇ２２  第２ゲート端子
Ｓ２２  第２ソース端子
ＶＣＣ  電源端子
ＧＮＤ  グランド端子
Ｄ１  ドレイン端子
Ｇ１  ゲート端子
Ｓ１  ソース端子
ＶＯＵＴ  出力電圧端子
ＰＣ  フォトカプラ端子
ＦＬ  異常出力端子
【図１】
2019126191.tif 000003
【図２】
2019126191.tif 000004
【図３】
2019126191.tif 000005
【図４】
2019126191.tif 000006
【図５】
2019126191.tif 000007
【図６】
2019126191.tif 000008
【図７】
2019126191.tif 000009