(57)【要約】【課題】１次側コンバータ〜Ｎ（Ｎは３以上の自然数）次側コンバータを有する構成であって、循環電流によって生じる電力損失を低減することができるＤＣ／ＤＣコンバータを提供する。【解決手段】制御部１４は、ＩＧＢＴ５ａ〜５ｄ、８ｂ、及び８ｄ、１１ｂ、及び１１ｄをスイッチング制御し、ＩＧＢＴ８ａ及び８ｃをオフ状態にし、ＩＧＢＴ５ａ〜５ｄ、８ｂ、８ｄ、１１ｂ、１１ｄのオンデューティを変化させることによって２次側コンバータ２００から出力される出力電圧Ｖｓ及び３次側コンバータ３００から出力される出力電力を調整する。ＩＧＢＴ５ｂ、５ｃ、８ｂ、及び１１ｂが同期して所定の周期でスイッチングし、ＩＧＢＴ５ｄ、８ｄ、及び１１ｄがＩＧＢＴ５ｂ、５ｃ、８ｂ、及び１１ｄに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングする。【選択図】図１
2019106839.tif 000002
【特許請求の範囲】
【請求項１】
リアクトル、複数の半導体スイッチング素子、及び複数の前記半導体スイッチング素子それぞれに並列接続される複数のコンデンサを有するｋ（ｋはＮ以下の各自然数、Ｎは３以上の自然数）次側コンバータと、
１次巻線〜Ｎ次巻線を有するトランスと、
前記１次側コンバータ〜前記Ｎ次側コンバータのスイッチングを制御する制御部と、を備え、
前記ｋ次側コンバータの前記リアクトルは前記ｋ次巻線に接続され及び／又は前記ｋ次巻線の漏れインダクタンスであり、
前記１次側コンバータ〜前記Ｎ次側コンバータはそれぞれフルブリッジ回路を有し、
前記制御部は、前記１次側コンバータ〜前記Ｎ次側コンバータそれぞれについて入力側コンバータ又は出力側コンバータのいずれかとし、第１制御を行うときに、
前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記入力側コンバータの第１アーム下側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム上側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つの前記半導体スイッチング素子をスイッチング制御せず、
前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を位相差が略１８０度でスイッチング制御し、
第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
実施する各スイッチング制御のオンデューティを変化させることによって前記出力側コンバータの出力電力を調整する、
ＤＣ／ＤＣコンバータ。
【請求項２】
前記制御部は、前記複数の出力側コンバータ全てが第１制御で出力電力を調節可能である場合は、第１制御で制御を行い、前記出力側コンバータのいずれかが、第１制御で出力電力を調整できなくなった場合に、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行い
前記制御部は、第２制御を行うときに、
前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記入力側コンバータの第１アーム下側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム上側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つの前記半導体スイッチング素子をスイッチング制御せず、前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を位相差が略１８０度でスイッチング制御し、第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、
実施する各スイッチング制御のオンデューティを変化させることによって前記出力側コンバータの出力電力を調整する、
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記制御部は、前記複数の出力側コンバータ全てが第１制御で出力電力を調節可能である場合は、第１制御で制御を行い、前記出力側コンバータのいずれかが、第１制御で出力電力を調整できなくなった場合に、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行うために、第１制御から第２制御に直接切り替え、
さらに前記制御部は、前記複数の出力側コンバータのいずれかが、第１制御で出力電力を調整できないため、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行っている状態から、前記複数の出力側コンバータ全てが第１制御で出力電力を調節可能となった場合、第２制御で制御していた出力側コンバータに対して第１制御を行うために、第２制御から第１制御に直接切り替える、
請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記ｍ（ｍは１〜Ｎのいずれか）次側コンバータに接続されている負荷に定電圧制御で電力を供給する場合、前記ｍ次側コンバータを前記出力側コンバータとし第１制御によって前記Ｎ次側コンバータから出力される電圧が、前記負荷の電圧許容範囲の最大値以下である、
請求項１〜３のいずれか一項に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記ｍ（ｍは１〜Ｎのいずれか）次側コンバータに接続されている負荷に定電流制御で電力を供給する場合、前記ｍ次側コンバータを前記出力側コンバータとし第１制御によって前記Ｎ次側コンバータから出力される電圧が、前記負荷に電流が流れ始める閾値電圧未満である、
請求項１〜４のいずれか一項に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
例えば特許文献１や非特許文献１にＤＡＢ（Dual Active Bridge）方式のＤＣ／ＤＣコンバータが開示されている。
【０００３】
非特許文献１で開示されているＤＡＢ方式のＤＣ／ＤＣコンバータは、１次側フルブリッジ回路と２次側フルブリッジ回路とが絶縁トランスで結合されたＤＣ／ＤＣコンバータである。１次側フルブリッジ回路及び２次側フルブリッジ回路それぞれは、一方の対角に位置するスイッチング素子と他方の対角に位置するスイッチング素子とがデッドタイムを除いて、固定周期で５０％のデューティで相補的にオンする。そして、１次側フルブリッジ回路のスイッチングと２次側フルブリッジ回路のスイッチングとの位相差を操作量として、伝達される電力が調節される。
【０００４】
非特許文献１で開示されているＤＡＢ方式のＤＣ／ＤＣコンバータで１次側フルブリッジ回路のスイッチングと２次側フルブリッジ回路のスイッチングとの位相差をゼロとした場合、絶縁トランスの１次側巻線を流れる電流（循環電流）Ｉｎｐ及び絶縁トランスの２次側巻線を流れる電流（循環電流）Ｉｎｓは、図２１に示すようになる。図２１から分かるように、非特許文献１で開示されているＤＡＢ方式のＤＣ／ＤＣコンバータでは、１次側から２次側へ電力を全く伝達しない状態で、振幅２Ａ弱の循環電流Ｉｎｐ及び振幅２Ａ弱の循環電流Ｉｎｓが流れている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】平地克也、"平地研究室技術メモNo.20140310 ＤＡＢ方式ＤＣ／ＤＣコンバータ、2014年3月10日、舞鶴高専、［平成２９年１１月３０日検索］、インターネット<ＵＲＬ：http://hirachi.cocolog-nifty.com/kh/files/20140310-1.pdf>
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、非特許文献１で開示されているＤＡＢ方式のＤＣ／ＤＣコンバータの絶縁トランスに３次側巻線を追加し、さらに３次側フルブリッジ回路を追加した構成のＤＣ／ＤＣコンバータ（以下、「３方向ＤＣ／ＤＣコンバータ」と称す）について検討する。
【０００７】
３方向ＤＣ／ＤＣコンバータで、１次側から２次側へ電力が伝達されるように１次側フルブリッジ回路のスイッチングと２次側フルブリッジ回路のスイッチングとの位相差を大きくし、１次側から３次側へ電力が伝達されないように１次側フルブリッジ回路のスイッチングと３次側フルブリッジ回路のスイッチングとの位相差を制御した場合、絶縁トランスの１次側巻線を流れる電流Ｉｎｐ、絶縁トランスの２次側巻線を流れる電流Ｉｎｓ、絶縁トランスの３次側巻線を流れる電流（循環電流）Ｉｎｔは、図２２に示すようになる。図２２から分かるように、３方向ＤＣ／ＤＣコンバータでは、１次側から３次側へ電力を全く伝達しない状態で、循環電流Ｉｎｔの振幅が振幅３０Ａ程度にも達してしまう。このように電力伝達に寄与しない循環電流が大きいと、電力損失が大きくなってしまう。
【０００８】
非特許文献１で開示されているＤＡＢ方式のＤＣ／ＤＣコンバータでは、図２３に示すように、１次側フルブリッジ回路のスイッチングと２次側フルブリッジ回路のスイッチングとの位相差の正負によって、入力側と出力側が一意に決まる。一方、３方向ＤＣ／ＤＣコンバータでは、１次側フルブリッジ回路のスイッチングと２次側フルブリッジ回路のスイッチングと３次側フルブリッジ回路のスイッチングとの位相差が例えば図２４に示す関係である場合、２次側フルブリッジ回路は、１次側フルブリッジ回路に対して出力側となり、３次側フルブリッジ回路に対して入力側となる。すなわち、２次側フルブリッジ回路は、入力側でもあり出力側でもある不定な状態となり、１次側フルブリッジ回路から電力を受け取り、３次側フルブリッジ回路に電力を伝達することになり、この動作が循環電流を増大させる。
【０００９】
本発明は、上記の状況に鑑み、１次側コンバータ〜Ｎ（Ｎは３以上の自然数）次側コンバータを有する構成であって、循環電流によって生じる電力損失を低減することができるＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明の一態様に係るＤＣ／ＤＣコンバータは、リアクトル、複数の半導体スイッチング素子、及び複数の前記半導体スイッチング素子それぞれに並列接続される複数のコンデンサを有するｋ（ｋはＮ以下の各自然数、Ｎは３以上の自然数）次側コンバータと、１次巻線〜Ｎ次巻線を有するトランスと、前記１次側コンバータ〜前記Ｎ次側コンバータのスイッチングを制御する制御部と、を備える。前記ｋ次側コンバータの前記リアクトルは前記ｋ次巻線に接続され及び／又は前記ｋ次巻線の漏れインダクタンスである。前記１次側コンバータ〜前記Ｎ次側コンバータはそれぞれフルブリッジ回路を有する。前記制御部は、前記１次側コンバータ〜前記Ｎ次側コンバータそれぞれについて入力側コンバータ又は出力側コンバータのいずれかとし、第１制御を行うときに、前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記入力側コンバータの第１アーム下側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム上側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つの前記半導体スイッチング素子をスイッチング制御せず、前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を位相差が略１８０度でスイッチング制御し、第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、実施する各スイッチング制御のオンデューティを変化させることによって前記出力側コンバータの出力電力を調整する。
【発明の効果】
【００１１】
本発明の一態様に係るＤＣ／ＤＣコンバータによると、１次側コンバータ〜Ｎ（Ｎは３以上の自然数）次側コンバータを有する構成であって、循環電流によって生じる電力損失を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るＤＣ／ＤＣコンバータの概略構成を示す図
【図２】第１制御での各ＩＧＢＴの状態及び１，２次側コンバータの各出力電圧波形を示すタイムチャート
【図３】第１制御でのＤＣ／ＤＣコンバータの動作を説明するための図
【図４】第１制御でのＤＣ／ＤＣコンバータの動作を説明するための図
【図５】第１制御でのＤＣ／ＤＣコンバータの動作を説明するための図
【図６】第１制御での各ＩＧＢＴの状態及び１〜３次側コンバータの各出力電圧波形を示すタイムチャート
【図７】第２制御での各ＩＧＢＴの状態及び１，２次側コンバータの各出力電圧波形を示すタイムチャート
【図８】第２制御でのＤＣ／ＤＣコンバータの動作を説明するための図
【図９】第２制御でのＤＣ／ＤＣコンバータの動作を説明するための図
【図１０】第２制御でのＤＣ／ＤＣコンバータの動作を説明するための図
【図１１】第２制御での各ＩＧＢＴの状態及び１〜３次側コンバータの各出力電圧波形を示すタイムチャート
【図１２】本発明の一実施形態に係るＤＣ／ＤＣコンバータでの巻線電流波形を示すタイムチャート
【図１３】定電流制御での２次側出力電力を示すタイムチャート
【図１４】定電流制御での３次側出力電力を示すタイムチャート
【図１５】定電流制御での２次側出力電力を示すタイムチャート
【図１６】定電流制御での３次側出力電力を示すタイムチャート
【図１７】定電圧制御での２次側出力電力を示すタイムチャート
【図１８】定電圧制御での３次側出力電力を示すタイムチャート
【図１９】定電圧制御での２次側出力電力を示すタイムチャート
【図２０】定電圧制御での３次側出力電力を示すタイムチャート
【図２１】非特許文献１で開示されているＤＡＢ方式のＤＣ／ＤＣコンバータの巻線電流波形を示すタイムチャート
【図２２】３方向ＤＣ／ＤＣコンバータの巻線電流波形を示すタイムチャート
【図２３】非特許文献１で開示されているＤＡＢ方式のＤＣ／ＤＣコンバータでのスイッチング位相差を示す図
【図２４】３方向ＤＣ／ＤＣコンバータでのスイッチング位相差の一例を示す図
【発明を実施するための形態】
【００１３】
本発明の実施形態について図面を参照して以下に説明する。
【００１４】
＜１．ＤＣ／ＤＣコンバータの構成＞
図１は、本発明の一実施形態に係るＤＣ／ＤＣコンバータの概略構成を示す図である。本発明の一実施形態に係るＤＣ／ＤＣコンバータは、トランス１と、１次側コンバータ１００と、２次側コンバータ２００と、３次側コンバータ３００と、制御部１４と、を備える。１次側コンバータ１００はトランス１の１次巻線Ｌ１に接続され、２次側コンバータ２００はトランス１の２次巻線Ｌ２に接続され、３次側コンバータ３００はトランス１の３次巻線Ｌ３に接続される。以下、１次巻線Ｌ１と２次巻線Ｌ２と３次巻線Ｌ３との巻線比を１：１：１とした場合について説明するが、巻線比は１：１：１に限定されるものではなく任意の巻線比に設定可能である。
【００１５】
１次側コンバータ１００は、コンデンサ２及び４ａ〜４ｄと、ＩＧＢＴ（Insulated Gate Bipolar Transistor）５ａ〜５ｄと、リアクトル６と、を備える。ＩＧＢＴ５ａ〜５ｄにはそれぞれ逆方向にダイオードが並列接続されている。また、ＩＧＢＴ５ａ〜５ｄにはそれぞれコンデンサ４ａ〜４ｄが並列接続されている。ＩＧＢＴ５ａとＩＧＢＴ５ｂとが直列接続され、ＩＧＢＴ５ａのコレクタがコンデンサ２の正極側に接続され、ＩＧＢＴ５ｂのエミッタがコンデンサ２の負極側に接続される。同様に、ＩＧＢＴ５ｃとＩＧＢＴ５ｄとが直列接続され、ＩＧＢＴ５ｃのコレクタがコンデンサ２の正極側に接続され、ＩＧＢＴ５ｄのエミッタがコンデンサ２の負極側に接続される。ＩＧＢＴ５ｃとＩＧＢＴ５ｄとの接続ノードがリアクトル６を介して１次巻線Ｌ１の一端に接続され、ＩＧＢＴ５ａとＩＧＢＴ５ｂとの接続ノードが１次巻線Ｌ１の他端に接続される。リアクトル６としては、例えばコイルを用いてもよく１次巻線Ｌ１の漏れインダクタンスを用いてもよくコイルと１次巻線Ｌ１の漏れインダクタンスの両方を用いてもよい。
【００１６】
２次側コンバータ２００は、コンデンサ３及び９ａ〜９ｄと、ＩＧＢＴ８ａ〜８ｄと、リアクトル７と、を備える。ＩＧＢＴ８ａ〜８ｄにはそれぞれ逆方向にダイオードが並列接続されている。また、ＩＧＢＴ８ａ〜８ｄにはそれぞれコンデンサ９ａ〜９ｄが並列接続されている。ＩＧＢＴ８ａとＩＧＢＴ８ｂとが直列接続され、ＩＧＢＴ８ａのコレクタがコンデンサ３の正極側に接続され、ＩＧＢＴ８ｂのエミッタがコンデンサ３の負極側に接続される。同様に、ＩＧＢＴ８ｃとＩＧＢＴ８ｄとが直列接続され、ＩＧＢＴ８ｃのコレクタがコンデンサ３の正極側に接続され、ＩＧＢＴ８ｄのエミッタがコンデンサ３の負極側に接続される。ＩＧＢＴ８ｃとＩＧＢＴ８ｄとの接続ノードがリアクトル７を介して２次巻線Ｌ２の一端に接続され、ＩＧＢＴ８ａとＩＧＢＴ８ｂとの接続ノードが２次巻線Ｌ２の他端に接続される。リアクトル７としては、例えばコイルを用いてもよく２次巻線Ｌ２の漏れインダクタンスを用いてもよくコイルと２次巻線Ｌ２の漏れインダクタンスの両方を用いてもよい。
【００１７】
３次側コンバータ３００は、コンデンサ１３及び１２ａ〜１２ｄと、ＩＧＢＴ１１ａ〜１１ｄと、リアクトル１０と、を備える。ＩＧＢＴ１１ａ〜１１ｄにはそれぞれ逆方向にダイオードが並列接続されている。また、ＩＧＢＴ１１ａ〜１１ｄにはそれぞれコンデンサ１２ａ〜１２ｄが並列接続されている。ＩＧＢＴ１１ａとＩＧＢＴ１１ｂとが直列接続され、ＩＧＢＴ１１ａのコレクタがコンデンサ１３の正極側に接続され、ＩＧＢＴ１１ｂのエミッタがコンデンサ１３の負極側に接続される。同様に、ＩＧＢＴ１１ｃとＩＧＢＴ１１ｄとが直列接続され、ＩＧＢＴ１１ｃのコレクタがコンデンサ１３の正極側に接続され、ＩＧＢＴ１１ｄのエミッタがコンデンサ１３の負極側に接続される。ＩＧＢＴ１１ｃとＩＧＢＴ１１ｄとの接続ノードがリアクトル１０を介して３次巻線Ｌ３の一端に接続され、ＩＧＢＴ１１ａとＩＧＢＴ１１ｂとの接続ノードが３次巻線Ｌ３の他端に接続される。リアクトル１０としては、例えばコイルを用いてもよく３次巻線Ｌ３の漏れインダクタンスを用いてもよくコイルと３次巻線Ｌ３の漏れインダクタンスの両方を用いてもよい。
【００１８】
制御部１４は、ＩＧＢＴ５ａ〜５ｄ、８ａ〜８ｄ、及び１１ａ〜１１ｄそれぞれにゲート信号を供給してＩＧＢＴ５ａ〜５ｄ、８ａ〜８ｄ、及び１１ａ〜１１ｄそれぞれの状態を制御する。
【００１９】
制御部１４は、１次側コンバータ１００、２次側コンバータ２００、及び３次側コンバータ３００それぞれについて入力側コンバータ又は出力側コンバータのいずれかとし、出力側コンバータ全てが第１制御で出力電力を調節可能である場合は、第１制御で制御を行い、出力側コンバータのいずれかが、第１制御で出力電力を調整できなくなった場合に、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行う。
【００２０】
なお、制御部１４は、出力側コンバータ全てが第１制御で出力電力を調節可能である場合は、第１制御で制御を行い、出力側コンバータのいずれかが、第１制御で出力電力を調整できなくなった場合に、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行うために、第１制御から第２制御に直接切り替えることが望ましい。さらに制御部１４は、出力側コンバータのいずれかが、第１制御で出力電力を調整できないため、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行っている状態から、出力側コンバータ全てが第１制御で出力電力を調節可能となった場合、第２制御で制御していた出力側コンバータに対して第１制御を行うために、第２制御から第１制御に直接切り替えることが望ましい。
【００２１】
以下、第１制御及び第２制御について順に説明する。
【００２２】
＜２．第１制御＞
第１制御での動作について、まず電力伝達の最小単位である１次側と２次側のみの回路構成すなわち図１に示す回路構成から３次側を取り除いた回路構成で説明し、その後１次側〜３次側の回路構成すなわち図１に示す回路構成に拡張して説明する。
【００２３】
＜２−１．１次側と２次側のみの回路構成での第１制御＞
制御部１４は、ＩＧＢＴ５ａ〜５ｄ、８ｂ、及び８ｄをスイッチング制御し、ＩＧＢＴ８ａ及び８ｃをオフ状態にし、ＩＧＢＴ５ａ〜５ｄ、８ｂ、及び８ｄのオンデューティを変化させることによって２次側コンバータ２００から出力される出力電力を調整する。
【００２４】
図２は、各ＩＧＢＴの状態と、１次側コンバータ１００の出力電圧Ｖｏｕｔの波形と、２次側コンバータ２００の出力電圧Ｖｓの波形と、を示すタイムチャートである。ＩＧＢＴ５ｂ、５ｃ、及び８ｂが同期して周期Ｔでスイッチングし、ＩＧＢＴ５ａ、５ｄ、及び８ｄがＩＧＢＴ５ｂ、５ｃ、及び８ｂに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングする。
【００２５】
時間ｔがｔ０＜ｔ＜ｔ１であるとき、図２に示すようにＩＧＢＴ５ｂ及び５ｃがオン状態であるため、１次側コンバータ１００において図３に示すようにＩＧＢＴ５ｃ→リアクトル６→トランス１の１次巻線Ｌ１→ＩＧＢＴ５ｂの順に電流が流れる。これにより、トランス１の２次巻線Ｌ２に起電力が生じ、２次側コンバータ２００において図３に示すようにＩＧＢＴ８ｂ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｃの順に電流が流れる。
【００２６】
時間ｔがｔ１＜ｔ＜ｔ２であるとき、図２に示すように全てのＩＧＢＴ５ａ〜５ｄ及び８ａ〜８ｄがオフ状態となる。しかし、リアクトル６及び７には電流を維持する方向に起電力が生じ、電気的な振動を繰り返しながら（図４に示す状態と図５に示す状態とを交互に繰り返しながら）、１次側コンバータ１００においてはリアクトル６に蓄えられた励磁エネルギが入力端に回生され、２次側コンバータ２００においてはリアクトル７に蓄えられた励磁エネルギが出力端に供給される。１次側コンバータ１００における回生動作はリアクトル６の励磁エネルギがゼロになるまで継続し、２次側コンバータ２００における供給動作はリアクトル７の励磁エネルギがゼロになるまで継続する。
【００２７】
時間ｔがｔ＝ｔ２になるタイミングで、リアクトル６及び７の励磁エネルギがそれぞれゼロであり電気的な振動が収まっている場合、ＩＧＢＴ５ａ〜５ｄの各コレクタ−エミッタ間にはＶｐ／２の電圧が印加され、ＩＧＢＴ８ａ〜８ｄの各コレクタ−エミッタ間にはＶｓ／２の電圧が印加されている状態となる。この状態で、図２に示すようにＩＧＢＴ５ａ、５ｄ、及び８ｄがターンＯＮすると、ＩＧＢＴ５ａ、５ｄ、及び８ｄそれぞれに並列接続されているコンデンサ４ａ、４ｄ、及び９ｄに蓄積された電荷が短絡消費される。
【００２８】
時間ｔがｔ＝ｔ２になるタイミングで、リアクトル６及び７の励磁エネルギの少なくとも一方がゼロでない場合、ＩＧＢＴ５ａ〜５ｄの各コレクタ−エミッタ間には０以上Ｖｐ以下の電圧が印加され、ＩＧＢＴ８ａ〜８ｄの各コレクタ−エミッタ間には０以上Ｖｓ以下の電圧が印加されている状態となる。
【００２９】
時間ｔがｔ２＜ｔ＜ｔ３であるときは、フルブリッジ回路の対称性により、オン状態となるＩＧＢＴの組合せが異なるだけで時間ｔがｔ０＜ｔ＜ｔ１であるときと同じ動作になるため、説明を省略する。
【００３０】
＜２−２．図１に示す回路構成での第１制御＞
制御部１４が、１次側コンバータ１００を入力側コンバータとし、２次側コンバータ２００及び３次側コンバータ３００を出力側コンバータとし、２次側にのみ負荷を接続する場合を例に挙げて説明する。すなわち、２次側から負荷に電力を出力し、３次側からは電力を出力しない場合を例に挙げて説明する。
【００３１】
制御部１４は、ＩＧＢＴ５ａ〜５ｄ、８ｂ、８ｄ、１１ｂ、及び１１ｄをスイッチング制御し、ＩＧＢＴ８ａ、８ｃ、１１ａ、及び１１ｃをオフ状態にし、ＩＧＢＴ５ａ〜５ｄ、８ｂ、８ｄ、１１ｂ、及び１１ｄのオンデューティを変化させることによって２次側コンバータ２００から出力される出力電圧Ｖｓ及び３次側コンバータ３００から出力される出力電力を調整する。
【００３２】
図６は、各ＩＧＢＴの状態と、１次側コンバータ１００の出力電圧Ｖｏｕｔの波形と、２次側コンバータ２００の出力電圧Ｖｓの波形と、３次側コンバータ３００の出力電圧Ｖｔの波形と、を示すタイムチャートである。ＩＧＢＴ５ｂ、５ｃ、８ｂ、及び１１ｂが同期して周期Ｔでスイッチングし、ＩＧＢＴ５ａ、５ｄ、８ｄ、及び１１ｄがＩＧＢＴ５ｂ、５ｃ、８ｂ、及び１１ｂに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングする。２次側コンバータ２００から出力される出力電圧Ｖｓと３次側コンバータ３００から出力される出力電圧Ｖｔとは同一の値となる。
【００３３】
＜３．第２制御＞
第２制御での動作について、まず電力伝達の最小単位である１次側と２次側のみの回路構成すなわち図１に示す回路構成から３次側を取り除いた回路構成で説明し、その後１次側〜３次側の回路構成すなわち図１に示す回路構成に拡張して説明する。
【００３４】
＜３−１．１次側と２次側のみの回路構成での第２制御＞
図７は、制御部１４が第２制御を行ったときの、各ＩＧＢＴの状態と、１次側コンバータ１００の出力電圧Ｖｏｕｔの波形と、２次側コンバータ２００の出力電圧Ｖｓの波形と、を示すタイムチャートである。ＩＧＢＴ５ｂ及び５ｃとＩＧＢＴ５ａ及び５ｄとがデッドタイムを除くと相補的にオン／オフする。ＩＧＢＴ５ａ〜５ｄのオンデューティはデッドタイムを除いて考えると５０％である。ＩＧＢＴ８ｂがＩＧＢＴ５ｂ及び５ｃに対して位相がずれた状態でスイッチングし、ＩＧＢＴ８ｄがＩＧＢＴ５ａ及び５ｄに対して位相がずれた状態でスイッチングする。ＩＧＢＴ８ｂ及び８ｄのオンデューティもデッドタイムを除いて考えると５０％である。第２制御では、上記の位相のずれ量を変化させることによって２次側コンバータ２００から出力される出力電力が調整される。
【００３５】
時間ｔがｔ０＜ｔ＜ｔ１であるとき、図７に示すようにＩＧＢＴ５ｂ及び５ｃがオン状態であるため、１次側コンバータ１００において図８に示すようにＩＧＢＴ５ｃ→リアクトル６→トランス１の１次巻線Ｌ１→ＩＧＢＴ５ｂの順に電流が流れる。これにより、トランス１の２次巻線Ｌ２に起電力が生じ、且つ、図７に示すようにＩＧＢＴ８ｄがオン状態であるため、２次側コンバータ２００において図８に示すようにＩＧＢＴ８ｂ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｄの順に電流が流れる。
【００３６】
時間ｔがｔ１＜ｔ＜ｔ３であるとき、時間ｔがｔ＝ｔ１になるタイミングでＩＧＢＴ８ｄがターンＯＦＦし、その後時間ｔがｔ＝ｔ２になるタイミングでＩＧＢＴ８ｂがターンＯＮするため、２次側コンバータ２００において図９に示すようにＩＧＢＴ８ｂ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｃの順に電流が流れる。このとき、トランス１の２次巻線Ｌ２には、１次側コンバータ１００に流れる電流によって誘起される起電力が現れており、さらにリアクトル７の転流時の起電力が積み上がっている。これにより、２次側コンバータ２００の出力電圧Ｖｓが昇圧される。
【００３７】
時間ｔがｔ３＜ｔ＜ｔ４であるとき、図７に示すように全てのＩＧＢＴ５ａ〜５ｄ及び８ａ〜８ｄがオフ状態となってリアクトル６が転流するため、１次側コンバータ１００において図１０に示すようにＩＧＢＴ５ｄ→リアクトル６→トランス１の１次巻線Ｌ１→ＩＧＢＴ５ａの順に電流が流れる。２次側コンバータ２００においては引き続きリアクトル７の転流によって２次側コンバータ２００の出力端に電流が流れ続ける。
【００３８】
時間ｔがｔ４＜ｔであるときは、フルブリッジ回路の対称性により、オン状態となるＩＧＢＴの組合せが異なるだけで時間ｔがｔ０＜ｔ＜ｔ４であるときと同じ動作になるため、説明を省略する。
【００３９】
第１制御では、２次側コンバータ２００の出力電力を増加させるためにオンデューティを大きくしていった場合、オンデューティがデッドタイムを除いて５０％まで大きくなると、それ以上２次側コンバータ２００の出力電力を増加させることができない。しかしながら、第１制御から第２制御に直接切り替わることで、シームレスに第１制御での２次側コンバータ２００の最大出力電力より大きい２次側コンバータ２００の出力電力を得ることができる。
【００４０】
従って、第１制御において実施する各スイッチング制御のオンデューティが略５０％に達すると、第１制御から第２制御に直接切り替えるようにすればよい。なお、第１制御はＺＶＳの不成立に関わるスイッチング損失を低減する制御であるため、第１制御と第２制御とを比較して第２制御の方が軽負荷でも効率が良い領域であれば、第１制御において実施する各スイッチング制御のオンデューティが略５０％に達するよりも前に、第１制御から第２制御に直接切り替えてもよい。
【００４１】
＜３−２．図１に示す回路構成での第２制御＞
制御部１４が、１次側コンバータ１００を入力側コンバータとし、２次側コンバータ２００及び３次側コンバータ３００を出力側コンバータとし、２次側にのみ負荷を接続する場合を例に挙げて説明する。すなわち、２次側から負荷に電力を出力し、３次側からは電力を出力しない場合を例に挙げて説明する。
【００４２】
図１１は、制御部１４が第２制御を行ったときの、各ＩＧＢＴの状態と、１次側コンバータ１００の出力電圧Ｖｏｕｔの波形と、２次側コンバータ２００の出力電圧Ｖｓの波形と、３次側コンバータ３００の出力電圧Ｖｔの波形と、を示すタイムチャートである。
【００４３】
ＩＧＢＴ５ｂ及び５ｃとＩＧＢＴ５ａ及び５ｄとがデッドタイムを除くと相補的にオン／オフする。ＩＧＢＴ５ａ〜５ｄのオンデューティはデッドタイムを除いて考えると５０％である。
【００４４】
ＩＧＢＴ８ｂがＩＧＢＴ５ｂ及び５ｃに対して位相がずれた状態でスイッチングし、ＩＧＢＴ８ｄがＩＧＢＴ５ａ及び５ｄに対して位相がずれた状態でスイッチングする。ＩＧＢＴ８ｂ及び８ｄのオンデューティもデッドタイムを除いて考えると５０％である。第２制御では、上記の位相のずれ量を変化させることによって２次側コンバータ２００から出力される出力電力が調整される。
【００４５】
３次側においても２次側と同様の制御を行うことで、位相のずれ量を変化させることによって３次側コンバータ３００から出力される出力電力を調整することができるが、本例では３次側からは電力を出力しないので、図１１に示すように３次側では位相のずれ量をゼロにしている。
【００４６】
＜４．循環電流＞
本発明の一実施形態に係るＤＣ／ＤＣコンバータは、第１制御を行っているときでも、第２制御を行っているときでも、入力側コンバータの動作と出力側コンバータの動作とが明確に異なっており、入力側でもあり出力側でもある不定な状態のコンバータが存在しない。
【００４７】
その結果、１次側コンバータ１００を入力側コンバータとし、２次側コンバータ２００及び３次側コンバータ３００を出力側コンバータとし、２次側にのみ負荷を接続する場合、絶縁トランスの１次側巻線を流れる電流Ｉｎｐ、絶縁トランスの２次側巻線を流れる電流Ｉｎｓ、絶縁トランスの３次側巻線を流れる電流（循環電流）Ｉｎｔは、図１２に示すようになる。図１２から分かるように、本発明の一実施形態に係るＤＣ／ＤＣコンバータでは、１次側から３次側へ電力を全く伝達しない状態で、循環電流Ｉｎｔの振幅を数Ａに抑えることができ、電力損失を低減することができる。
【００４８】
＜５．定電流制御を行う際の電圧条件＞
１次側コンバータを入力側コンバータとし、２次側コンバータ及び３次側コンバータを出力側コンバータとし、かつ２次側コンバータ及び３次側コンバータそれぞれが定電流制御で電力を供給する負荷（例えばバッテリやＬＥＤ等）に接続される場合、トランス１の巻数比は次のように設定することが望ましい。すなわち、１次側と２次側の巻数比は、第１制御において、２次側コンバータの出力が２次側の負荷の電流が流れ始める閾値電圧未満になるようにし、１次側と３次側の巻数比は、第１制御において３次側コンバータの出力が３次側の負荷の電流が流れ始める閾値電圧未満になるように設定することが望ましい。
【００４９】
このような構成によると、２次側コンバータ２００に接続されている負荷に定電流制御で電力を供給する場合に、１次側コンバータ〜３次側コンバータそれぞれを独立して制御することができる。
【００５０】
例えば、１次側フルブリッジ回路〜３次側フルブリッジ回路のスイッチングを停止した状態から起動して、最終的に２次側から電力を出力し、３次側から電力を出力しない制御シーケンスを実行した場合、１次側と２次側におけるデューティＴ１、１次側と２次側におけるスイッチング位相差Ｔ２、２次側出力電力Ｔ３は図１３に示すようになり、１次側と３次側におけるデューティＴ４、１次側と３次側におけるスイッチング位相差Ｔ５、３次側出力電力Ｔ６は図１４に示すようになる。
【００５１】
図１３及び図１４から分かるように、第１制御では、２次側及び３次側ともに電力は出力されず、第２制御に移行してから、意図した通り２次側からのみ電力が出力される。
【００５２】
一方、２次側コンバータを出力側コンバータとし第１制御によって２次側コンバータから出力される電圧が、負荷に電流が流れ始める閾値電圧未満になっていない場合に、例えば上記の制御シーケンスを実行すると、１次側と２次側におけるデューティＴ１、１次側と２次側におけるスイッチング位相差Ｔ２、２次側出力電力Ｔ３は図１５に示すようになり、１次側と３次側におけるデューティＴ４、１次側と３次側におけるスイッチング位相差Ｔ５、３次側出力電力Ｔ６は図１６に示すようになる。第１制御ですでに３次側から電力が出力されてしまい、意図通りの出力結果を得ることができない。
【００５３】
＜６．定電圧制御を行う際の電圧条件＞
１次側コンバータを入力側コンバータとし、２次側コンバータ及び３次側コンバータを出力側コンバータとし、かつ２次側コンバータ及び３次側コンバータそれぞれが定電圧制御で電力を供給する負荷に接続される場合、トランス１の巻数比は次のように設定することが望ましい。すなわち、１次側と２次側の巻数比は、第１制御において２次側コンバータの出力が２次側の負荷の電圧許容範囲の最大値以下になるようにし、１次側と３次側の巻数比は、第１制御において３次側コンバータの出力が３次側の負荷の電圧許容範囲の最大値以下になるように設定することが望ましい。
【００５４】
このような構成によると、２次側コンバータ２００に接続されている負荷に定電圧制御で電力を供給する場合に、１次側コンバータ１００〜３次側コンバータ３００それぞれを独立して制御することができる。
【００５５】
例えば、１次側フルブリッジ回路〜３次側フルブリッジ回路のスイッチングを停止した状態から起動して、最終的に２次側から電力を出力し、３次側から電力を出力しない制御シーケンスを実行した場合、１次側と２次側におけるデューティＴ１、１次側と２次側におけるスイッチング位相差Ｔ２、２次側出力電力Ｔ３、２次側出力電圧Ｖｓは図１７に示すようになり、１次側と３次側におけるデューティＴ４、１次側と３次側におけるスイッチング位相差Ｔ５、３次側出力電力Ｔ６、２次側出力電圧Ｖｔは図１８に示すようになる。なお、図１７において、横軸に平行な２本の点線に挟まれる領域は２次側出力電圧の許容範囲であり、図１８において、横軸に平行な２本の点線に挟まれる領域は３次側出力電圧の許容範囲である。
【００５６】
図１７及び図１８から分かるように、２次側及び３次側ともに出力電圧が許容範囲の最大値を超過しない。
【００５７】
一方、一例として、１次側と２次側の巻数比は、第１制御において２次側コンバータの出力が２次側の負荷の電圧許容範囲の最大値以下になるようにし、１次側と３次側の巻数比は、第１制御において３次側コンバータの出力が３次側の負荷の電圧許容範囲の最大値以上になるように設定する。その設定で上記の制御シーケンスを実行すると、１次側と２次側におけるデューティＴ１、１次側と２次側におけるスイッチング位相差Ｔ２、２次側出力電力Ｔ３、２次側出力電圧Ｖｓは図１９に示すようになり、１次側と３次側におけるデューティＴ４、１次側と３次側におけるスイッチング位相差Ｔ５、３次側出力電力Ｔ６、３次側出力電圧Ｖｔは図２０に示すようになる。なお、図１９において、横軸に平行な２本の点線に挟まれる領域は２次側出力電圧の許容範囲であり、図２０において、横軸に平行な２本の点線に挟まれる領域は３次側出力電圧の許容範囲である。
【００５８】
図１９及び図２０から分かるように、第１制御ですでに３次側出力電圧Ｖｔが許容範囲の最大値を超過してしまう。
【００５９】
なお、図１７〜図２０において、第１制御のデューティが小さい領域で出力電圧が許容範囲の最小値を下回ってしまうのは、本発明の一実施形態に係るＤＣ／ＤＣコンバータの特性上やむを得ない。定常状態では出力電圧が許容範囲の最小値を下回らないようにし、本発明の一実施形態に係るＤＣ／ＤＣコンバータの起動時及び停止時には出力電圧が許容範囲の最小値より小さい領域を利用して出力電圧及び出力電力がゼロの状態を作り出すようにすればよい。
【００６０】
＜７．まとめ＞
以上、本発明の実施形態につき説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。
【００６１】
例えば第１制御及び第２制御においてＩＧＢＴ８ａ、８ｃ、１１ａ、及び１１ｃをオフ状態に固定したが、ＩＧＢＴ８ａ、８ｃ、１１ａ、及び１１ｃの代わりにＩＧＢＴ８ｂ、８ｄ、１１ｂ、及び１１ｄをオフ状態に固定してもよい。
【００６２】
例えばＩＧＢＴの代わりにＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等の他のトランジスタを用いてもよい。
【００６３】
例えば第１制御においてＩＧＢＴ５ａ及び５ｄがＩＧＢＴ５ｂ及び５ｃに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングしたが、ＩＧＢＴ５ａ及び５ｄが同時オンせず、ＩＧＢＴ５ｂ及び５ｃが同時オンしない限り、どのような位相のずれ量であってもよい。また、位相のずれ量は固定でなく制御部１４によって動的に制御されてもよい。
【００６４】
上述した実施形態では、第１制御及び第２制御の両方を行うことができるＤＣ／ＤＣコンバータについて説明したが、第１制御を行うことができるが第２制御は行うことができないＤＣ／ＤＣコンバータであってもよい。
【００６５】
上述した実施形態では、１次側コンバータ〜３次側コンバータを備えるＤＣ／ＤＣコンバータについて説明したが、１次側コンバータ〜３次側コンバータを備えるＤＣ／ＤＣコンバータを含む１次側コンバータ〜Ｎ（Ｎは３以上の自然数）次側コンバータを備えるＤＣ／ＤＣコンバータに拡張することができる。そして、上述した実施形態では、１次側コンバータを入力側コンバータとし、２次側コンバータ及び３次側コンバータを出力側コンバータとしたが、１次側コンバータ〜Ｎ次側コンバータそれぞれを入力側コンバータ又は出力側コンバータのいずれかに設定することができる。
【００６６】
上述した実施形態では、第１制御及び第２制御の両方を行うことができるＤＣ／ＤＣコンバータについて説明したが、第１制御を行うことができるが第２制御は行うことができないＤＣ／ＤＣコンバータであってもよい。
【００６７】
以上説明したＤＣ／ＤＣコンバータは、  リアクトル（６，７，１０）、複数の半導体スイッチング素子（５ａ〜５ｄ，８ａ〜８ｄ，１１ａ〜１１ｄ）、及び複数の前記半導体スイッチング素子それぞれに並列接続される複数のコンデンサ（４ａ〜４ｄ，９ａ〜９ｄ，１２ａ〜１２ｄ）を有するｋ（ｋはＮ以下の各自然数、Ｎは３以上の自然数）次側コンバータ（１００，２００，３００）と、１次巻線〜Ｎ次巻線（Ｌ１，Ｌ２，Ｌ３）を有するトランス１と、前記１次側コンバータ〜前記Ｎ次側コンバータのスイッチングを制御する制御部（１４）と、を備え、前記ｋ次側コンバータの前記リアクトルは前記ｋ次巻線に接続され及び／又は前記ｋ次巻線の漏れインダクタンスであり、前記１次側コンバータ〜前記Ｎ次側コンバータはそれぞれフルブリッジ回路を有し、前記制御部は、前記１次側コンバータ〜前記Ｎ次側コンバータそれぞれについて入力側コンバータ又は出力側コンバータのいずれかとし、第１制御を行うときに、前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記入力側コンバータの第１アーム下側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム上側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つの前記半導体スイッチング素子をスイッチング制御せず、前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を位相差が略１８０度でスイッチング制御し、第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、実施する各スイッチング制御のオンデューティを変化させることによって前記出力側コンバータの出力電力を調整する構成（第１の構成）とする。
【００６８】
このような構成によると、１次側コンバータ〜Ｎ次側コンバータを有する構成であって、循環電流によって生じる電力損失を低減することができる。
【００６９】
上記第１の構成のＤＣ／ＤＣコンバータにおいて、前記制御部は、前記複数の出力側コンバータ全てが第１制御で出力電力を調節可能である場合は、第１制御で制御を行い、前記出力側コンバータのいずれかが、第１制御で出力電力を調整できなくなった場合に、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行い、前記制御部は、第２制御を行うときに、前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記入力側コンバータの第１アーム下側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム上側に位置する前記半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つの前記半導体スイッチング素子をスイッチング制御せず、前記出力側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を位相差が略１８０度でスイッチング制御し、第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記入力側コンバータの第１アーム上側に位置する前記半導体スイッチング素子及び前記入力側コンバータの第２アーム下側に位置する前記半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティを変化させることによって前記出力側コンバータの出力電力を調整する構成（第２の構成）としてもよい。
【００７０】
このような構成によると、第１制御での出力側コンバータの最大出力電力より大きい出力側コンバータの出力電力を得ることができる。
【００７１】
上記第２の構成のＤＣ／ＤＣコンバータにおいて、前記制御部は、前記複数の出力側コンバータ全てが第１制御で出力電力を調節可能である場合は、第１制御で制御を行い、前記出力側コンバータのいずれかが、第１制御で出力電力を調整できなくなった場合に、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行うために、第１制御から第２制御に直接切り替え、さらに前記制御部は、前記複数の出力側コンバータのいずれかが、第１制御で出力電力を調整できないため、その第１制御で出力電力を調整できなくなった出力側コンバータに対して第２制御を行っている状態から、前記複数の出力側コンバータ全てが第１制御で出力電力を調節可能となった場合、第２制御で制御していた出力側コンバータに対して第１制御を行うために、第２制御から第１制御に直接切り替える構成（第３の構成）としてもよい。
【００７２】
このような構成によると、ＺＶＳの不成立に関わるスイッチング損失を小さくしたままで、電力伝送の方向をシームレスに切り替えることができる。
【００７３】
上記第１〜第３いずれかの構成のＤＣ／ＤＣコンバータにおいて、前記ｍ（ｍは１〜Ｎのいずれか）次側コンバータに接続されている負荷に定電圧制御で電力を供給する場合、前記ｍ次側コンバータを前記出力側コンバータとし第１制御によって前記ｍ次側コンバータから出力される電圧が、前記負荷の電圧許容範囲の最大値以下である構成（第４の構成）としてもよい。
【００７４】
このような構成によると、ｍ次側コンバータに接続されている負荷に定電圧制御で電力を供給する場合に、１次側コンバータ〜Ｎ次側コンバータそれぞれを独立して制御することができる。
【００７５】
上記第１〜第４いずれかの構成のＤＣ／ＤＣコンバータにおいて、前記ｍ（ｍは１〜Ｎのいずれか）次側コンバータに接続されている負荷に定電流制御で電力を供給する場合、前記ｍ次側コンバータを前記出力側コンバータとし第１制御によって前記ｍ次側コンバータから出力される電圧が、前記負荷に電流が流れ始める閾値電圧未満である構成（第５の構成）としてもよい。
【００７６】
このような構成によると、ｍ次側コンバータに接続されている負荷に定電流制御で電力を供給する場合に、１次側コンバータ〜Ｎ次側コンバータそれぞれを独立して制御することができる。
【符号の説明】
【００７７】
１  トランス
２、３、１３，４ａ〜４ｄ、９ａ〜９ｄ、１２ａ〜１２ｄ  コンデンサ
５ａ〜５ｄ、８ａ〜８ｄ、１１ａ〜１１ｄ  ＩＧＢＴ
６、７、１０  リアクトル
１４  制御部
１００  １次側コンバータ
２００  ２次側コンバータ
３００  ３次側コンバータ
【図１】
2019106839.tif 000003
【図２】
2019106839.tif 000004
【図３】
2019106839.tif 000005
【図４】
2019106839.tif 000006
【図５】
2019106839.tif 000007
【図６】
2019106839.tif 000008
【図７】
2019106839.tif 000009
【図８】
2019106839.tif 000010
【図９】
2019106839.tif 000011
【図１０】
2019106839.tif 000012
【図１１】
2019106839.tif 000013
【図１２】
2019106839.tif 000014
【図１３】
2019106839.tif 000015
【図１４】
2019106839.tif 000016
【図１５】
2019106839.tif 000017
【図１６】
2019106839.tif 000018
【図１７】
2019106839.tif 000019
【図１８】
2019106839.tif 000020
【図１９】
2019106839.tif 000021
【図２０】
2019106839.tif 000022
【図２１】
2019106839.tif 000023
【図２２】
2019106839.tif 000024
【図２３】
2019106839.tif 000025
【図２４】
2019106839.tif 000026