(57)【要約】【課題】本発明は、一つの半導体基板上にトランジスタ領域とダイオード領域が併設された半導体装置において、ダイオードのリカバリ動作時に良好な耐性を実現することを目的とする。【解決手段】半導体基体３０は、ＩＧＢＴ領域１およびダイオード領域２において、ｎ−型ドリフト層３を有し、ＩＧＢＴ領域１において、ｎ−型ドリフト層３上に形成されたｐ型ベース層４と、ｐ型ベース層４上に選択的に形成された、ｐ型ベース層４よりもｐ型不純物濃度が高いｐ＋型拡散層５およびｎ＋型エミッタ層６と、ｐ型ベース層４にゲート絶縁膜８を介して対向するゲート電極９と、を有し、ダイオード領域２において、ｎ−型ドリフト層３上に形成されたｐ−型アノード層１９を有する。ｐ＋型拡散層５は、ｐ−型アノード層１９よりもｐ型不純物濃度が高く、ダイオード領域２に近づくにつれて、浅く、かつｐ型不純物濃度が小さい。【選択図】図３
2019192743.tif 000002
【特許請求の範囲】
【請求項１】
一方主面および他方主面を有する半導体基体を備える半導体装置であって、
前記半導体基体は、
一方主面から他方主面にわたりトランジスタを構成するトランジスタ領域と、
一方主面から他方主面にわたりダイオードを構成するダイオード領域と、に区分され、
前記半導体基体は、前記トランジスタ領域および前記ダイオード領域において、第１導電型のドリフト層を有し、
前記半導体基体は、前記トランジスタ領域において、
前記ドリフト層上に形成された第２導電型のベース層と、
前記ベース層上に選択的に形成された、前記ベース層よりも第２導電型不純物濃度が高い第２導電型の拡散層および第１導電型のエミッタ層と、
前記ベース層に絶縁膜を介して対向するゲート電極と、を有し、
前記半導体基体は、前記ダイオード領域において、前記ドリフト層上に形成された第２導電型のアノード層を有し、
前記拡散層は、前記アノード層よりも第２導電型不純物濃度が高く、前記ダイオード領域に近づくにつれて、浅く、かつ第２導電型不純物濃度が小さい、
半導体装置。
【請求項２】
前記ゲート電極と層間絶縁膜を介して配置された第１電極と、
前記拡散層と前記第１電極の間、および前記エミッタ層と前記第１電極との間に形成されたバリアメタルと、をさらに備え、
前記アノード層は前記第１電極と直接接触する、
請求項１に記載の半導体装置。
【請求項３】
前記半導体基体は、前記ドリフト層と前記ベース層の間に、前記ドリフト層よりも不純物濃度が高い第１導電型のキャリアストア層をさらに備える、
請求項１または２に記載の半導体装置。
【請求項４】
一方主面および他方主面を有する半導体基体を備える半導体装置であって、
前記半導体基体は、
一方主面から他方主面にわたりトランジスタを構成するトランジスタ領域と、
一方主面から他方主面にわたりダイオードを構成するダイオード領域と、
一方主面から他方主面にわたる前記トランジスタ領域と前記ダイオード領域との間に設けられる素子分離領域とに区分され、
前記半導体基体は、前記トランジスタ領域、前記ダイオード領域および前記素子分離領域において、第１導電型のドリフト層を有し、
前記半導体基体は、前記トランジスタ領域において、
前記ドリフト層上に形成された第２導電型のベース層と、
前記ベース層上に選択的に形成された、前記ベース層よりも第２導電型不純物濃度が高い第２導電型の拡散層および第１導電型のエミッタ層と、
前記ベース層に絶縁膜を介して対向するゲート電極と、を有し、
前記半導体基体は、前記ダイオード領域において、前記ドリフト層上に形成された第２導電型のアノード層を有し、
前記半導体基体は、前記素子分離領域において拡散層を有さない、
半導体装置。
【請求項５】
前記トランジスタ領域および前記素子分離領域において、前記半導体基体の一方主面側にトレンチが形成され、
前記ゲート電極は、前記トランジスタ領域における前記トレンチに埋め込まれ、
前記半導体基体は、前記素子分離領域における前記トレンチに埋め込まれたダミー電極をさらに備え、
前記ダミー電極は前記ゲート電極と電気的に接続される、
請求項４に記載の半導体装置。
【請求項６】
前記ゲート電極と層間絶縁膜を介して配置され、前記アノード層と直接接触する第１電極と、
前記拡散層と前記第１電極の間、および前記エミッタ層と前記第１電極との間に形成されたバリアメタルと、をさらに備え、
前記トランジスタ領域および前記素子分離領域において、前記半導体基体の一方主面側にトレンチが形成され、
前記ゲート電極は、前記トランジスタ領域における前記トレンチに埋め込まれ、
前記半導体基体は、前記素子分離領域における前記トレンチに埋め込まれたダミー電極をさらに備え、
前記ダミー電極は前記第１電極と電気的に接続される、
請求項４に記載の半導体装置。
【請求項７】
前記半導体基体は、前記ドリフト層と前記ベース層の間に、前記ドリフト層よりも不純物濃度が高い第１導電型のキャリアストア層をさらに備える、
請求項４から６のいずれか１項に記載の半導体装置。
【請求項８】
請求項１から３のいずれか１項に記載の半導体装置の製造方法であって、
前記拡散層は、前記ダイオード領域に近づくにつれて開口密度が小さくなるレジストマスクを用いたイオン注入により形成される、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、家電製品、電気自動車、または鉄道など幅広い分野で用いられるインバータ装置の多くは、誘導モータなどの誘導性負荷を駆動する。インバータ装置は、ＩＧＢＴ（insulated gate bipolar transistor）またはＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのスイッチング素子、並びに還流ダイオード(以下、単に「ダイオード」と称する)などの電力用半導体装置を複数個用いて構成される。インバータ装置は、高効率かつ小電力であることが求められるため、電力用半導体装置の高性能化と低コスト化が市場から要求されている。
【０００３】
電力用半導体装置の高性能化と低コスト化のため、トレンチＭＯＳゲート構造、半導体基板の薄板化、逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Reverse Conducting IGBT）などが開発されている。ＲＣ−ＩＧＢＴとは、ＩＧＢＴとダイオードを同一半導体基板に内蔵して一体化したものである。ＲＣ−ＩＧＢＴにおいて良好な電気特性を得る方法の一つは、ＩＧＢＴとダイオードにそれぞれ最適な拡散層を形成することである。
【０００４】
ＲＣ−ＩＧＢＴに関する先行技術文献として、例えば特許文献１がある。特許文献１に開示されたＲＣ−ＩＧＢＴでは、隣接するＩＧＢＴとダイオードが互いに干渉することを防ぐため、表面側に中間領域が形成され、裏面側にｐ＋型コレクタ領域が形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１６／０８０２６９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＲＣ−ＩＧＢＴのＩＧＢＴ領域には、一般的に、半導体基板、バリアメタル、タングステンプラグ、および表面電極の積層構造が設けられ、半導体基板の表面側には、ｐ＋型拡散層、ｐ型ベース層、およびｎ＋型エミッタ層が設けられる。一方、ＲＣ−ＩＧＢＴのダイオード領域には、半導体基板と表面電極が設けられる。ダイオード領域にはバリアメタルとタングステンプラグが形成されないため、不純物濃度の低いｐ−型アノード層を設けても、ｐ−型アノード層と表面電極との間にオーミック接触を形成することができる。
【０００７】
しかしながら、ダイオード領域に隣接するＩＧＢＴ領域にはｐ型ベース層またはｐ＋型拡散層が形成されるため、ＲＣ−ＩＧＢＴがダイオード動作する際にこれらの層が大きな影響を及ぼす。特に、ダイオードがオンからオフに切り替わる際のリカバリ動作時に、ｐ−型アノード層よりも低抵抗であるｐ＋拡散層へホールキャリアが集中し、遮断電流が大きくなると破壊するという問題がある。
【０００８】
本発明は、上記の問題点を解決するためになされたものであり、一つの半導体基板上にトランジスタ領域とダイオード領域が併設された半導体装置において、ダイオードのリカバリ動作時に良好な耐性を実現することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の半導体装置は、一方主面および他方主面を有する半導体基体を備える半導体装置であって、半導体基体は、一方主面から他方主面にわたりトランジスタを構成するトランジスタ領域と、一方主面から他方主面にわたりダイオードを構成するダイオード領域と、に区分され、半導体基体は、トランジスタ領域およびダイオード領域において、第１導電型のドリフト層を有し、半導体基体は、トランジスタ領域において、ドリフト層上に形成された第２導電型のベース層と、ベース層上に選択的に形成された、ベース層よりも第２導電型不純物濃度が高い第２導電型の拡散層および第１導電型のエミッタ層と、ベース層に絶縁膜を介して対向するゲート電極と、を有し、半導体基体は、ダイオード領域において、ドリフト層上に形成された第２導電型のアノード層を有し、拡散層は、アノード層よりも第２導電型不純物濃度が高く、ダイオード領域に近づくにつれて、浅く、かつ第２導電型不純物濃度が小さい。
【００１０】
本発明の第２の半導体装置は、一方主面および他方主面を有する半導体基体を備える半導体装置であって、半導体基体は、一方主面から他方主面にわたりトランジスタを構成するトランジスタ領域と、一方主面から他方主面にわたりダイオードを構成するダイオード領域と、一方主面から他方主面にわたるトランジスタ領域とダイオード領域との間に設けられる素子分離領域とに区分され、半導体基体は、トランジスタ領域、ダイオード領域および素子分離領域において、第１導電型のドリフト層を有し、半導体基体は、トランジスタ領域において、ドリフト層上に形成された第２導電型のベース層と、ベース層上に選択的に形成された、ベース層よりも第２導電型不純物濃度が高い第２導電型の拡散層および第１導電型のエミッタ層と、ベース層に絶縁膜を介して対向するゲート電極と、を有し、半導体基体は、ダイオード領域において、ドリフト層上に形成された第２導電型のアノード層を有し、半導体基体は、素子分離領域において拡散層を有さない。
【発明の効果】
【００１１】
本発明の第１の半導体装置において、拡散層は、アノード層よりも第２導電型不純物濃度が高く、ダイオード領域に近づくにつれて、浅く、かつ第２導電型不純物濃度が小さい。従って、ダイオードのオフ動作時にドリフト層に溜まったホールキャリアの排出がトランジスタ領域の拡散層に集中せず、良好なリカバリ耐量を得ることができる。
【００１２】
本発明の第２の半導体装置は、トランジスタ領域とダイオード領域との間に素子分離領域を有するため、ダイオードのオフ動作時にドリフト層に溜まったホールキャリアの排出がトランジスタ領域の拡散層に集中せず、良好なリカバリ耐量を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１の半導体装置を一方主面側から見た平面図である。
【図２】実施の形態１の半導体装置を他方主面側から見た平面図である。
【図３】実施の形態１の半導体装置のＡ−Ａ´断面図である。
【図４】実施の形態１の半導体装置のＢ−Ｂ´断面図である。
【図５】実施の形態１の変形例の半導体装置のＡ−Ａ´断面図である。
【図６】実施の形態１の半導体装置の製造に用いるレジストマスクを示す図である。
【図７】実施の形態２の半導体装置を一方主面側から見た平面図である。
【図８】実施の形態２の半導体装置を他方主面側から見た平面図である。
【図９】実施の形態２の半導体装置のＡ−Ａ´断面図である。
【図１０】実施の形態２の半導体装置のＢ−Ｂ´断面図である。
【図１１】実施の形態２の変形例の半導体装置のＡ−Ａ´断面図である。
【図１２】前提技術の半導体装置を一方主面側から見た平面図である。
【図１３】前提技術の半導体装置を他方主面側から見た平面図である。
【図１４】前提技術の半導体装置のＡ−Ａ´断面図である。
【図１５】前提技術の半導体装置のＢ−Ｂ´断面図である。
【図１６】前提技術の半導体装置におけるキャリアの動きを示す図である。
【発明を実施するための形態】
【００１４】
以下、添付の図面を参照しながら実施の形態について説明する。図面は模式的に示されたものであるため、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確ではなく適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
【００１５】
また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向を限定するものではない。
【００１６】
また、半導体の導電型について、第１導電型をｎ型、第２導電型をｐ型として説明を行う。しかし、これらを反対にし、第１導電型をｐ型、第２導電型をｎ型としても良い。また、ｎ＋型はｎ型よりも不純物濃度が高く、ｎ−型はｎ型よりも不純物濃度が低いことを意味する。同様に、ｐ＋型はｐ型よりも不純物濃度が高く、ｐ−型はｐ型よりも不純物濃度が低いことを意味する。
【００１７】
＜Ａ．前提技術＞
まず、本発明の前提技術に係るＲＣ−ＩＧＢＴ１００の構成を説明する。図１２は、ＲＣ−ＩＧＢＴ１００を一方主面３０Ａ側から見た平面図であり、図１３はＲＣ−ＩＧＢＴ１００を他方主面３０Ｂ側から見た平面図である。なお、図１２，１３において、ＲＣ−ＩＧＢＴ１００の表面構造と裏面構造の図示は省略されている。図１４は、ＲＣ−ＩＧＢＴ１００のｐ＋型拡散層５を通るＡ−Ａ´線における断面図であり、図１５は、ＲＣ−ＩＧＢＴ１００のｎ＋型エミッタ層６を通るＢ−Ｂ´線における断面図である。
【００１８】
ＲＣ−ＩＧＢＴ１００は、ＩＧＢＴ領域１とダイオード領域２が同一半導体基板上に設けられた構成である。半導体基板には、例えばケイ素（Ｓｉ）を含むものが用いられる。ＩＧＢＴ領域１はトランジスタを内蔵する領域であり、ダイオード領域２はダイオードを内蔵する領域である。ＲＣ−ＩＧＢＴ１００は、一方主面３０Ａおよび他方主面３０Ｂを有する半導体基体３０と、半導体基体３０の一方主面３０Ａ側に形成される表面構造と、半導体基体３０の他方主面３０Ｂ側に形成される裏面構造とを有している。
【００１９】
まず、ＩＧＢＴ領域１の構成を説明する。半導体基体３０は、ＩＧＢＴ領域１において、ｎ−型ドリフト層３、ｐ型ベース層４、ｐ＋型拡散層５、ｎ＋型エミッタ層６、ゲート絶縁膜８およびゲート電極９を有している。ｎ−型ドリフト層３の上面にはｐ型ベース層４が形成される。ｐ型ベース層４の上面にはｐ＋型拡散層５またはｎ＋型エミッタ層６が選択的に形成される。具体的には、Ａ−Ａ´断面におけるｐ型ベース層４の上面にはｐ＋型拡散層５が形成され、Ｂ−Ｂ´断面におけるｐ型ベース層４の上面にはｎ＋型エミッタ層６が形成される。ｎ＋型エミッタ層６は、平面視においてｐ＋型拡散層５を囲って形成される。ｐ＋型拡散層５またはｎ＋型エミッタ層６の上面からｎ＋型エミッタ層６およびｐ型ベース層４を貫通してｎ−型ドリフト層３に達する複数のトレンチ７が形成され、各トレンチ７の内部にはゲート絶縁膜８を介してゲート電極９が埋め込まれる。ゲート電極９は、ゲート絶縁膜８を介してｐ型ベース層４に対向している。
【００２０】
ＲＣ−ＩＧＢＴ１００の表面構造は、ＩＧＢＴ領域１において、エミッタ電極１０、層間絶縁膜１１およびバリアメタル１３を備える。層間絶縁膜１１はゲート電極９を覆っており、これによりゲート電極９とエミッタ電極１０の絶縁が図られている。層間絶縁膜１１にはコンタクトホール１２が形成されており、コンタクトホール１２からｐ＋型拡散層５とｎ＋型エミッタ層６が露出する。
【００２１】
層間絶縁膜１１上とコンタクトホール１２の内部にはバリアメタル１３が形成される。バリアメタル１３は、コンタクトホール１２においてｐ＋型拡散層５およびｎ＋型エミッタ層６の上面に接触する。バリアメタル１３はシリコン半導体と接触することでシリサイド化し、ｎ＋型エミッタ層６およびｐ＋型拡散層５との接触抵抗を低減する効果を有する。デザインルールの微細化を実現するため、バリアメタル１３の上にタングステンプラグが形成される場合がある。コンタクトホール１２にタングステンプラグを用いる場合、バリアメタル１３は、上述した効果を得るために遷移金属、例えばチタンや窒化チタンの多層構造を用いることが一般的である。バリアメタル１３、もしくはバリアメタル１３およびタングステンプラグの上にはエミッタ電極１０が形成される。エミッタ電極１０には、一般的にアルミニウム合金が使用される。エミッタ電極１０は、バリアメタル１３を介して、ｎ＋型エミッタ層６およびｐ＋型拡散層５と接合している。
【００２２】
ＲＣ−ＩＧＢＴ１００の裏面構造は、ＩＧＢＴ領域１において、ｎ型バッファ層１４、ｐ型コレクタ層１５、およびコレクタ電極１６を備える。ＲＣ−ＩＧＢＴ１００は、ｐ型ベース層４、ｐ＋型拡散層５、ゲート絶縁膜８およびゲート電極９からなるトレンチＭＯＳゲート構造により高チャネル密度を実現し、ｎ−型ドリフト層３を薄くすることで低損失化を実現する。ｎ−型ドリフト層３を薄くすると、スイッチングオフ時にｐ型ベース層４とｎ−型ドリフト層３のｐｎ接合から伸びる空乏層のストッパーが必要となるため、ストッパーとしてｎ−型ドリフト層３よりも不純物濃度が高いｎ型バッファ層１４が設けられる。但し、ｎ型バッファ層１４の有無は製品用途によって決まり、製品用途によってはｎ型バッファ層１４が設けられない場合もある。
【００２３】
ＩＧＢＴのオン時には、ｐ型ベース層４、ｎ＋型エミッタ層６、ゲート絶縁膜８、およびゲート電極９によりｎチャネルＭＯＳＦＥＴが形成され、ｐ型コレクタ層１５、ｎ型バッファ層１４、ｎ−型ドリフト層３、ｐ型ベース層４、ｎ＋型エミッタ層６の経路で電流が流れる。すなわち、ｐ型ベース層４、ｎ＋型エミッタ層６、ゲート絶縁膜８、およびゲート電極９はトランジスタ構造、より具体的にはトレンチＭＯＳゲート構造であり、半導体基体３０は、ＩＧＢＴ領域１において複数のトレンチＭＯＳゲート構造を有する。なお、ｐ＋型拡散層５は、スイッチングオフ時に発生するキャリアの掃き出しと、エミッタ電極１０とのコンタクト抵抗を下げる効果を有する。以上が、ＩＧＢＴ領域１の構成である。
【００２４】
次に、ダイオード領域２の構成を説明する。半導体基体３０は、ダイオード領域２においてｎ−型ドリフト層３、ダミーゲート電極１８およびｐ−型アノード層１９を備えている。ｎ−型ドリフト層３は、ＩＧＢＴ領域１とダイオード領域２で共通である。ダイオード領域２において、ｎ−型ドリフト層３の上面にはｐ−型アノード層１９が形成される。ｐ−型アノード層１９の上面からｐ−型アノード層１９を貫通してｎ−型ドリフト層３に達する複数のトレンチ７が形成され、各トレンチ７の内部にはダミーゲート絶縁膜１７を介してダミーゲート電極１８が埋め込まれる。
【００２５】
ＲＣ−ＩＧＢＴ１００の表面構造は、ダイオード領域２において、エミッタ電極１０を有する。エミッタ電極１０は、ＩＧＢＴ領域１とダイオード領域２で共通であり、アルミニウム合金などが使用される。ＩＧＢＴ領域１とダイオード領域２でエミッタ電極１０を共用することにより、ＲＣ−ＩＧＢＴ１００を用いたアセンブリプロセスにおいて、ワイヤボンディングまたは半田濡れ性といった条件をＩＧＢＴ領域１とダイオード領域２で同一にすることができる。ｐ−型アノード層１９はｐ型不純物濃度が低く、これにより良好なダイオード特性を得ることが可能である。しかし、ｐ−型アノード層１９をバリアメタル１３と接触させると、ショットキー接合となりコンタクト抵抗が大きくなる。従って、ダイオード領域２にはバリアメタル１３が設けられない。
【００２６】
ＲＣ−ＩＧＢＴ１００の裏面構造は、ダイオード領域２において、ｎ型バッファ層１４、ｎ＋型カソード層２０およびコレクタ電極１６を備えている。ｎ型バッファ層１４とコレクタ電極１６は、ＩＧＢＴ領域１とダイオード領域２で共通である。以上が、ダイオード領域２の構成である。
【００２７】
ダイオードのオン時の動作を説明する。エミッタ電極１０とコレクタ電極１６の間に正の電圧が印加されると、ｐ−型アノード層１９からホールキャリア２１が注入され、ｎ＋型カソード層２０から電子キャリア２２が注入される。そして、印加電圧が降下電圧以上になるとダイオードはオン状態になる。ダイオードがオン状態になると、エミッタ電極１０、ｐ−型アノード層１９、ｎ−型ドリフト層３、ｎ＋型カソード層２０、コレクタ電極１６の経路で電流が流れる。エミッタ電極１０とコレクタ電極１６の間に正の電圧が印加されると、ｐ−型アノード層１９からホールキャリア２１が注入され、ｎ＋型カソード層２０から電子キャリア２２が注入される。そして、印加電圧が降下電圧以上になるとダイオードはオン状態になる。
【００２８】
次にダイオードのオフ時の動作を説明する。一般的に、ダイオードはオンからオフに切り替わる際にリカバリ動作を行う。リカバリ動作とは、一時的にダイオードの負側に電流が流れた後、オフ状態に戻る動作のことであり、この期間を逆回復時間と呼ぶ。更に、逆回復時間中に発生する負電流のピーク値をリカバリ電流、発生する損失をリカバリ損失と呼ぶ。ダイオード単体の素子では、逆回復時間に入ると、ホールキャリア２１はｐ−型アノード層１９へ、電子キャリア２２はｎ＋型カソード層２０へ流れる。しかしながら、ＲＣ−ＩＧＢＴ１００は、ダイオード領域２に隣接するＩＧＢＴ領域１に、ｐ＋型拡散層５およびｐ型ベース層４を備えており、これらの層はｐ−型アノード層１９よりも低抵抗である。従って、図１６に示すように、リカバリ動作時にホールキャリア２１がＩＧＢＴ領域１に流れこみ、ダイオード領域２とＩＧＢＴ領域１の境界部で電流集中が起こり、リカバリ破壊するという問題がある。
【００２９】
＜Ｂ．実施の形態１＞
実施の形態１では、ＩＧＢＴ領域１に形成するｐ＋型拡散層５に、深さと不純物濃度の勾配を設けることにより、上記の問題を解決する。
【００３０】
＜Ｂ−１．構成＞
図１は、実施の形態１の半導体装置であるＲＣ−ＩＧＢＴ１０１を一方主面３０Ａ側から見た平面図であり、図２はＲＣ−ＩＧＢＴ１０１を他方主面３０Ｂ側から見た平面図である。なお、図１，２において、ＲＣ−ＩＧＢＴ１００の表面構造と裏面構造の図示は省略されている。図３は、ＲＣ−ＩＧＢＴ１０１のｐ＋型拡散層５を通るＡ−Ａ´線における断面図であり、図４は、ＲＣ−ＩＧＢＴ１０１のｎ＋型エミッタ層６を通るＢ−Ｂ´線における断面図である。
【００３１】
ＲＣ−ＩＧＢＴ１０１のｐ＋型拡散層５以外の構成はＲＣ−ＩＧＢＴ１００と同じである。図３に示すように、ＲＣ−ＩＧＢＴ１０１のｐ＋型拡散層５は、ダイオード領域２に近づく方向、すなわち図３の紙面の左右方向に深さと不純物濃度の勾配を有している。具体的には、ｐ＋型拡散層５はＩＧＢＴ領域１とダイオード領域２の境界部（以下、単に「境界部」と称する）に近づくにつれて浅く、不純物濃度が小さくなる。図３には示していないが、境界部から一定距離以上離れたところではｐ＋型拡散層５の深さと不純物濃度を一律とすることにより、ｐ＋型拡散層５の深さと不純物濃度に勾配を設けるという構成がトランジスタ性能を低下させることを抑制することができる。境界部からどの程度離れたところでｐ＋型拡散層５の深さと不純物濃度を一律にするかは、ＲＣ−ＩＧＢＴ１０１の製品用途、ｎ−型ドリフト層３の厚み、またはｐ−型アノード層１９の濃度など、様々な要素に応じて設定される。
【００３２】
＜Ｂ−２．変形例＞
図５は、実施の形態１の変形例の半導体装置であるＲＣ−ＩＧＢＴ１０１Ａのｐ＋型拡散層５を通るＡ−Ａ´線における断面図である。ＲＣ−ＩＧＢＴ１０１Ａの半導体基体３０は、ＩＧＢＴ領域１においてｐ型ベース層４の下面側にｎ型キャリアストア層２３を有している。ｎ型キャリアストア層２３を設けることにより、ｐ＋型拡散層５およびｐ型ベース層４からのホールキャリアを抑制しつつ、トランジスタの導通時にｐ型ベース層４とｎ−型ドリフト層３のオン抵抗を下げることで、オン電圧を下げ、定常損失を小さくすることができる。
【００３３】
なお、図３から図５では、ＲＣ−ＩＧＢＴ１０１，１０１Ａのゲート電極９とダミーゲート電極１８がそれぞれトレンチ７の内部に形成される構成を示した。しかし、これらは必ずしもトレンチ７の内部に形成されていなくても良い。
【００３４】
＜Ｂ−３．製造方法＞
次に、ＲＣ−ＩＧＢＴ１０１，１０１Ａのｐ＋型拡散層５の形成方法について説明する。まず、ＩＧＢＴ領域１において、ｎ−型ドリフト層３の上面にｐ型ベース層４を形成する。その後、ｐ型ベース層４の上にｐ＋型拡散層５を形成する。図６は、ｐ＋型拡散層５の形成に用いるレジストマスク２４を半導体基体３０の一方主面３０Ａ側から見た平面図である。レジストマスク２４はダイオード領域２の全面を覆うが、ＩＧＢＴ領域１においては開口２４ａ，２４ｂ，２４ｃを有する。通常、ｐ＋型拡散層５の深さおよび不純物濃度に勾配を持たせるためには、複数回のフォトリソグラフィ工程とイオン注入工程を行い、イオン注入工程における注入エネルギーおよびドーズ量を制御する。しかし、このような方法ではウエハプロセスの処理工程が増えるためコストが増加してしまう。そこで、図６のようにレジストマスク２４にドットパターンの開口２４ａ，２４ｂ，２４ｃを形成し、イオン注入密度を制御する。開口２４ａは一つの大きな開口であり、開口２４ｂは９つの小さな開口であり、開口２４ｃは７つの小さな開口である。このように、ＩＧＢＴ領域１とダイオード領域２の境界部に近づくにつれて開口密度を小さくすることにより、１回のイオン注入により、ＩＧＢＴ領域１とダイオード領域２の境界部に近づくにつれてｐ＋型拡散層５の不純物濃度を小さくすることができる。また、ｐ＋型拡散層５の不純物濃度が下がると拡散深さが浅くなるため、ＩＧＢＴ領域１とダイオード領域２の境界部に近づくにつれてｐ＋型拡散層５を浅くすることもできる。
【００３５】
図６には、レジストマスク２４の開口の一例を示しているが、開口のサイズ、ドットパターンの形状、密度はこれに限らない。
【００３６】
＜Ｂ−４．効果＞
実施の形態１のＲＣ−ＩＧＢＴ１０１は、一方主面３０Ａおよび他方主面３０Ｂを有する半導体基体３０を備える。半導体基体３０は、一方主面３０Ａから他方主面３０Ｂにわたりトランジスタを構成するトランジスタ領域であるＩＧＢＴ領域１と、一方主面３０Ａから他方主面３０Ｂにわたりダイオードを構成するダイオード領域２と、に区分される。半導体基体３０は、ＩＧＢＴ領域１およびダイオード領域２において、ｎ−型ドリフト層３を有する。半導体基体３０は、ＩＧＢＴ領域１において、ｎ−型ドリフト層３上に形成されたｐ型ベース層４と、ｐ型ベース層４上に選択的に形成された、ｐ型ベース層４よりもｐ型不純物濃度が高いｐ＋型拡散層５およびｎ＋型エミッタ層６と、ｐ型ベース層４にゲート絶縁膜８を介して対向する第１ゲート電極であるゲート電極９と、を有する。半導体基体３０は、ダイオード領域２において、ｎ−型ドリフト層３上に形成されたｐ−型アノード層１９を有する。ｐ＋型拡散層５は、ｐ−型アノード層１９よりもｐ型不純物濃度が高く、ダイオード領域２に近づくにつれて、浅く、かつｐ型不純物濃度が小さい。従って、ダイオードのオフ動作時にｎ−型ドリフト層３に溜まったホールキャリア２１の排出がトランジスタ領域とダイオード領域との境界部付近のｐ＋型拡散層５に集中せず、良好なリカバリ耐量を得ることができる。
【００３７】
また、実施の形態１のＲＣ−ＩＧＢＴ１０１は、ゲート電極９と層間絶縁膜１１を介して配置された第１電極であるエミッタ電極１０と、ｐ＋型拡散層５とエミッタ電極１０の間、およびｎ＋型エミッタ層６とエミッタ電極１０との間に形成されたバリアメタル１３と、を備える。そして、ｐ−型アノード層１９はエミッタ電極１０と直接接触する。このように、ダイオード領域２にバリアメタル１３が形成されないため、ｐ−型アノード層１９の不純物濃度を下げることができ、リカバリ特性を改善することができる。
【００３８】
また、実施の形態１の変形例に係るＲＣ−ＩＧＢＴ１０１Ａの半導体基体３０は、ｎ−型ドリフト層３とｐ型ベース層４の間に、ｎ−型ドリフト層３よりも不純物濃度が高い第１導電型のｎ型キャリアストア層２３を備える。ｎ型キャリアストア層２３を設けることにより、ｐ＋型拡散層５およびｐ型ベース層４からのホールキャリアを抑制しつつ、トランジスタの導通時にｐ型ベース層４とｎ−型ドリフト層３のオン抵抗を下げることで、オン電圧を下げ、定常損失を小さくすることができる。
【００３９】
＜Ｃ．実施の形態２＞
実施の形態１では、ＩＧＢＴ領域１においてｐ＋型拡散層５の深さと不純物濃度に勾配を設けることによって、リカバリ破壊の問題を解決した。これに対して実施の形態２では、ＩＧＢＴ領域１とダイオード領域２の境界部に素子分離領域２５を設けることにより、リカバリ破壊の問題を解決する。
【００４０】
＜Ｃ−１．構成＞
図７は、実施の形態２の半導体装置であるＲＣ−ＩＧＢＴ１０２を一方主面３０Ａ側から見た平面図であり、図８は、ＲＣ−ＩＧＢＴ１０２を他方主面３０Ｂ側から見た平面図である。なお、図７，８において、ＲＣ−ＩＧＢＴ１０２の表面構造と裏面構造の図示は省略されている。図９は、ＲＣ−ＩＧＢＴ１０２のｐ＋型拡散層５を通るＡ−Ａ´線における断面図であり、図１０は、ＲＣ−ＩＧＢＴ１０２のｎ＋型エミッタ層６を通るＢ−Ｂ´線における断面図である。
【００４１】
ＲＣ−ＩＧＢＴ１０２では、ＩＧＢＴ領域１、ダイオード領域２、および素子分離領域２５が同一半導体基板上に設けられている。素子分離領域２５は、ＩＧＢＴ領域１とダイオード領域２を分離する形で設けられる。ここで、半導体基板には、例えばケイ素（Ｓｉ）を含むものが用いられる。ＲＣ−ＩＧＢＴ１０２のＩＧＢＴ領域１において、ｐ＋型拡散層５の深さと不純物濃度は一律であり、これ以外のＩＧＢＴ領域１の構成は実施の形態１のＲＣ−ＩＧＢＴ１０１と同様である。また、ＲＣ−ＩＧＢＴ１０２のダイオード領域２の構成は、実施の形態１のＲＣ−ＩＧＢＴ１０１と同様である。
【００４２】
半導体基体３０は、素子分離領域２５において一方主面３０Ａ側から他方主面３０Ｂ側に亘りｎ−型ドリフト層３を有しており、素子分離領域２５には拡散層が形成されない。素子分離領域２５におけるｎ−型ドリフト層３の一方主面３０Ａ側にはトレンチ７が形成され、そのトレンチ７の内部には絶縁膜２６を介してダミー電極２７が埋め込まれる。ダミー電極２７はゲート電極９またはエミッタ電極１０と接続する。
【００４３】
＜Ｃ−２．変形例＞
図１１は、実施の形態２の変形例の半導体装置であるＲＣ−ＩＧＢＴ１０２Ａのｐ＋型拡散層５を通るＡ−Ａ´線における断面図である。ＲＣ−ＩＧＢＴ１０２Ａの半導体基体３０は、ＩＧＢＴ領域１においてｐ型ベース層４の下面側にｎ型キャリアストア層２３を有している。ｎ型キャリアストア層２３を設けることにより、ｐ＋型拡散層５およびｐ型ベース層４からのホールキャリアを抑制しつつ、トランジスタの導通時にｐ型ベース層４とｎ−型ドリフト層３のオン抵抗を下げることで、オン電圧を下げ、定常損失を小さくすることができる。
【００４４】
なお、図９から図１１では、ＲＣ−ＩＧＢＴ１０２，１０２Ａのゲート電極９、ダミーゲート電極１８およびダミー電極２７がそれぞれトレンチ７の内部に形成される構成を示した。しかし、これらは必ずしもトレンチ７の内部に形成されていなくても良い。
【００４５】
＜Ｃ−３．効果＞
実施の形態２に係るＲＣ−ＩＧＢＴ１０２は、一方主面３０Ａおよび他方主面３０Ｂを有する半導体基体３０を備える。半導体基体３０は、一方主面３０Ａから他方主面３０Ｂにわたりトランジスタを構成するＩＧＢＴ領域１と、一方主面３０Ａから他方主面３０Ｂにわたりダイオードを構成するダイオード領域２と、一方主面３０Ａから他方主面３０ＢにわたるＩＧＢＴ領域１とダイオード領域２との間に設けられる素子分離領域２５とに区分される。半導体基体３０は、ＩＧＢＴ領域１、ダイオード領域２および素子分離領域２５において、ｎ−型ドリフト層３を有する。半導体基体３０は、ＩＧＢＴ領域１において、ｎ−型ドリフト層３上に形成されたｐ型ベース層４と、ｐ型ベース層４上に選択的に形成された、ｐ型ベース層４よりもｐ型不純物濃度が高いｐ＋型拡散層５およびｎ＋型エミッタ層６と、ｐ型ベース層４にゲート絶縁膜８を介して対向するゲート電極９と、を有する。半導体基体３０は、ダイオード領域２において、ｎ−型ドリフト層３上に形成されたｐ−型アノード層１９を有し、素子分離領域２５において拡散層を有さない。従って、ＲＣ−ＩＧＢＴ１０２によれば、ＩＧＢＴ領域１とダイオード領域２との間にｎ−型ドリフト層３の抵抗が発生する。これにより、ＩＧＢＴ領域１のｐ型ベース層４およびｐ＋型拡散層５からのホールパスが制限され、リカバリ動作時にＩＧＢＴ領域１のｐ＋型拡散層５にホールキャリア２１が集中することを抑制し、良好なリカバリ耐量を得ることができる。
【００４６】
また、実施の形態２のＲＣ−ＩＧＢＴ１０２は、ＩＧＢＴ領域１および素子分離領域２５において、半導体基体３０の一方主面側にトレンチ７が形成される。ゲート電極９は、ＩＧＢＴ領域１におけるトレンチ７に埋め込まれ、半導体基体３０は、素子分離領域２５におけるトレンチ７に埋め込まれたダミー電極２７を備え、ダミー電極２７はゲート電極と電気的に接続される。これにより、ゲート−コレクタ間の帰還容量が増加するため、製品に応じてＩＧＢＴのターンオン動作時の還流用のダイオードの電圧の時間変化率を抑えつつ、ＩＧＢＴのターンオン損失を低減することができる。
【００４７】
あるいは、ダミー電極２７はエミッタ電極１０と電気的に接続されても良い。この場合、ダミー電極２７はコレクタ−エミッタ間に電圧が印加される際の耐圧を保持するフィールドプレートしての効果を奏する。
【００４８】
また、実施の形態２の変形例に係るＲＣ−ＩＧＢＴ１０２Ａの半導体基体３０は、ｎ−型ドリフト層３とｐ型ベース層４の間に、ｎ−型ドリフト層３よりも不純物濃度が高いｎ型キャリアストア層を備える。ｎ型キャリアストア層２３を設けることにより、ｐ＋型拡散層５およびｐ型ベース層４からのホールキャリアを抑制しつつ、トランジスタの導通時にｐ型ベース層４とｎ−型ドリフト層３のオン抵抗を下げることで、オン電圧を下げ、定常損失を小さくすることができる。
【００４９】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００５０】
１  ＩＧＢＴ領域、２  ダイオード領域、３  Ｎ−型ドリフト層、４  ｐ型ベース層、５  ｐ＋型拡散層、６  ｎ＋型エミッタ層、７  トレンチ、８  ゲート絶縁膜、９  ゲート電極、１０  エミッタ電極、１１  層間絶縁膜、１２  コンタクトホール、１３  バリアメタル、１４  ｎ型バッファ層、１５  ｐ型コレクタ層、１６  コレクタ電極、１７  ダミーゲート絶縁膜、１８  ダミーゲート電極、１９  ｐ−型アノード層、２０  ｎ＋型カソード層、２１  ホールキャリア、２２  電子キャリア、２３  ｎ型キャリアストア層、２４  レジストマスク、２５  素子分離領域、２６  絶縁膜、２７  ダミー電極、３０  半導体基体、３０Ａ  一方主面、３０Ｂ  他方主面。
【図１】
2019192743.tif 000003
【図２】
2019192743.tif 000004
【図３】
2019192743.tif 000005
【図４】
2019192743.tif 000006
【図５】
2019192743.tif 000007
【図６】
2019192743.tif 000008
【図７】
2019192743.tif 000009
【図８】
2019192743.tif 000010
【図９】
2019192743.tif 000011
【図１０】
2019192743.tif 000012
【図１１】
2019192743.tif 000013
【図１２】
2019192743.tif 000014
【図１３】
2019192743.tif 000015
【図１４】
2019192743.tif 000016
【図１５】
2019192743.tif 000017
【図１６】
2019192743.tif 000018