(57)【要約】【課題】発生目的のアナログ信号または検出目的のアナログ信号の周波数を変更する場合の処理負荷を低減する。【解決手段】信号処理装置１００は、設定部３が発生目的の第２のアナログ信号の波形を設定した場合において、クロック制御部２が、クロックの周波数を変更することで、クロックに基づく時刻ごとの第２のアナログ信号の振幅を、計算部４が計算した第１のアナログ信号の振幅と同じにする。また、取得部６が検出目的の第４のアナログ信号を含む信号を取得した場合において、クロック制御部２が、クロックの周波数を変更することで、検出部８が第４のアナログ信号を検出するための演算処理を、検出部８が第３のアナログ信号を検出したときの演算処理と同じにする。【選択図】図１
2019106619.tif 000002
【特許請求の範囲】
【請求項１】
クロックを用いてアナログ信号を処理する信号処理装置であって、
発生目的の第１のアナログ信号の波形を設定する設定部と、
前記設定された波形に対して、前記クロックに基づく時刻ごとに、前記第１のアナログ信号の振幅を計算する計算部と、
前記計算した振幅に応じた電圧を印加し、前記第１のアナログ信号を発生する信号発生部と、
前記クロックを制御するクロック制御部と、を備え、
前記設定部が発生目的の第２のアナログ信号の波形を設定した場合において、前記クロック制御部が、前記クロックの周波数を変更することで、前記クロックに基づく時刻ごとの前記第２のアナログ信号の振幅を、前記計算部が計算した前記第１のアナログ信号の振幅と同じにする、
ことを特徴とする信号処理装置。
【請求項２】
クロックを用いてアナログ信号を処理する信号処理装置であって、
検出目的の第３のアナログ信号を含む信号を取得する取得部と、
前記クロックに基づく時刻ごとに、前記取得した信号の振幅を求める標本化部と、
前記求めた振幅を入力とする演算処理を行い、前記第３のアナログ信号を検出する検出部と、
前記クロックを制御するクロック制御部と、を備え、
前記取得部が検出目的の第４のアナログ信号を含む信号を取得した場合において、前記クロック制御部が、前記クロックの周波数を変更することで、前記検出部が前記第４のアナログ信号を検出するための演算処理を、前記検出部が前記第３のアナログ信号を検出したときの演算処理と同じにする、
ことを特徴とする信号処理装置。
【請求項３】
クロックを用いてアナログ信号を処理する信号処理装置であって、
発生目的の第１のアナログ信号の波形を設定する設定部と、
前記設定された波形に対して、前記クロックに基づく時刻ごとに、前記第１のアナログ信号の振幅を計算する計算部と、
前記計算した振幅に応じた電圧を印加し、前記第１のアナログ信号を発生する信号発生部と、
検出目的の第３のアナログ信号を含む信号を取得する取得部と、
前記クロックに基づく時刻ごとに、前記取得した信号の振幅を求める標本化部と、
前記求めた振幅を入力とする演算処理を行い、前記第３のアナログ信号を検出する検出部と、
前記クロックを制御するクロック制御部と、を備え、
前記設定部が発生目的の第２のアナログ信号の波形を設定した場合において、前記クロック制御部が、前記クロックの周波数を変更することで、前記クロックに基づく時刻ごとの前記第２のアナログ信号の振幅を、前記計算部が計算した前記第１のアナログ信号の振幅と同じにし、
前記取得部が検出目的の第４のアナログ信号を含む信号を取得した場合において、前記クロック制御部が、前記クロックの周波数を変更することで、前記検出部が前記第４のアナログ信号を検出するための演算処理を、前記検出部が前記第３のアナログ信号を検出したときの演算処理と同じにする、
ことを特徴とする信号処理装置。
【請求項４】
発生目的の前記第１のアナログ信号および前記第２のアナログ信号に用いられるクロックと、検出目的の前記第３のアナログ信号および前記第４のアナログ信号に用いられるクロックとを生成する単一のクロック源を備える、
ことを特徴とする請求項３に記載の信号処理装置。
【請求項５】
クロックを用いてアナログ信号を処理する信号処理装置における信号処理方法であって、
前記信号処理装置が、
発生目的の第１のアナログ信号の波形を設定する設定ステップと、
前記設定された波形に対して、前記クロックに基づく時刻ごとに、前記第１のアナログ信号の振幅を計算する計算ステップと、
前記計算した振幅に応じた電圧を印加し、前記第１のアナログ信号を発生する信号発生ステップと、
前記クロックを制御するクロック制御ステップと、を実行し、
前記設定ステップで発生目的の第２のアナログ信号の波形を設定した場合において、前記クロック制御ステップで、前記クロックの周波数を変更することで、前記クロックに基づく時刻ごとの前記第２のアナログ信号の振幅を、前記計算ステップで計算した前記第１のアナログ信号の振幅と同じにする、
ことを特徴とする信号処理方法。
【請求項６】
クロックを用いてアナログ信号を処理する信号処理装置における信号処理方法であって、
前記信号処理装置が、
検出目的の第３のアナログ信号を含む信号を取得する取得ステップと、
前記クロックに基づく時刻ごとに、前記取得した信号の振幅を求める標本化ステップと、
前記求めた振幅を入力とする演算処理を行い、前記第３のアナログ信号を検出する検出ステップと、
前記クロックを制御するクロック制御ステップと、を実行し、
前記取得ステップで検出目的の第４のアナログ信号を含む信号を取得した場合において、前記クロック制御ステップで、前記クロックの周波数を変更することで、前記検出ステップで前記第４のアナログ信号を検出するための演算処理を、前記検出ステップで前記第３のアナログ信号を検出したときの演算処理と同じにする、
ことを特徴とする信号処理方法。
【請求項７】
クロックを用いてアナログ信号を処理する信号処理装置における信号処理方法であって、
前記信号処理装置が、
発生目的の第１のアナログ信号の波形を設定する設定ステップと、
前記設定された波形に対して、前記クロックに基づく時刻ごとに、前記第１のアナログ信号の振幅を計算する計算ステップと、
前記計算した振幅に応じた電圧を印加し、前記第１のアナログ信号を発生する信号発生ステップと、
検出目的の第３のアナログ信号を含む信号を取得する取得ステップと、
前記クロックに基づく時刻ごとに、前記取得した信号の振幅を求める標本化ステップと、
前記求めた振幅を入力とする演算処理を行い、前記第３のアナログ信号を検出する検出ステップと、
前記クロックを制御するクロック制御ステップと、を実行し、
前記設定ステップで発生目的の第２のアナログ信号の波形を設定した場合において、前記クロック制御ステップで、前記クロックの周波数を変更することで、前記クロックに基づく時刻ごとの前記第２のアナログ信号の振幅を、前記計算ステップで計算した前記第１のアナログ信号の振幅と同じにし、
前記取得ステップで検出目的の第４のアナログ信号を含む信号を取得した場合において、前記クロック制御ステップで、前記クロックの周波数を変更することで、前記検出ステップで前記第４のアナログ信号を検出するための演算処理を、前記検出ステップで前記第３のアナログ信号を検出したときの演算処理と同じにする、
ことを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置および信号処理方法に関する。
【背景技術】
【０００２】
従来の信号処理装置は、クロックを用いて目的のアナログ信号を発生する場合、例えば、クロックに基づく時刻ごとにアナログ信号の振幅を計算し、計算した振幅からなるアナログ信号を出力することで、発生目的のアナログ信号を発生する。また、従来の信号処理装置は、クロックを用いて目的のアナログ信号を検出する場合、周期的なクロックに基づいてアナログ信号を標本化し、例えば、フーリエ変換（例えば、非特許文献１参照）による演算処理を行うことで、検出目的のアナログ信号を検出する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】FPGAマガジン編集部  著、「FPGAマガジン No.17  はじめての スペクトラム解析」、CQ出版社、2017年4月11日
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の信号処理装置は、発生目的のアナログ信号の周波数を変更する場合、振幅の計算のやり直しを行うため、処理負荷が大きくなるという問題があった。また、従来の信号処理装置は、検出目的のアナログ信号の周波数を変更する場合、演算処理の再構成を行うため、処理負荷が大きくなるという問題があった。
【０００５】
このような背景に鑑みて、本発明は、発生目的のアナログ信号または検出目的のアナログ信号の周波数を変更する場合の処理負荷を低減することを課題とする。
【課題を解決するための手段】
【０００６】
前記した課題を解決するため、請求項１に記載の発明は、クロックを用いてアナログ信号を処理する信号処理装置であって、発生目的の第１のアナログ信号の波形を設定する設定部と、前記設定された波形に対して、前記クロックに基づく時刻ごとに、前記第１のアナログ信号の振幅を計算する計算部と、前記計算した振幅に応じた電圧を印加し、前記第１のアナログ信号を発生する信号発生部と、前記クロックを制御するクロック制御部と、を備え、前記設定部が発生目的の第２のアナログ信号の波形を設定した場合において、前記クロック制御部が、前記クロックの周波数を変更することで、前記クロックに基づく時刻ごとの前記第２のアナログ信号の振幅を、前記計算部が計算した前記第１のアナログ信号の振幅と同じにする、ことを特徴とする。
【０００７】
また、請求項５に記載の発明は、クロックを用いてアナログ信号を処理する信号処理装置における信号処理方法であって、前記信号処理装置が、発生目的の第１のアナログ信号の波形を設定する設定ステップと、前記設定された波形に対して、前記クロックに基づく時刻ごとに、前記第１のアナログ信号の振幅を計算する計算ステップと、前記計算した振幅に応じた電圧を印加し、前記第１のアナログ信号を発生する信号発生ステップと、前記クロックを制御するクロック制御ステップと、を実行し、前記設定ステップで発生目的の第２のアナログ信号の波形を設定した場合において、前記クロック制御ステップで、前記クロックの周波数を変更することで、前記クロックに基づく時刻ごとの前記第２のアナログ信号の振幅を、前記計算ステップで計算した前記第１のアナログ信号の振幅と同じにする、ことを特徴とする。
【０００８】
請求項１，５に記載の発明によれば、第１のアナログ信号に対して計算した振幅を第２のアナログ信号に流用することができるため、第２のアナログ信号について振幅の計算を省略することができる。
したがって、発生目的のアナログ信号の周波数を変更する場合の処理負荷を低減することができる。
【０００９】
また、請求項２に記載の発明は、クロックを用いてアナログ信号を処理する信号処理装置であって、検出目的の第３のアナログ信号を含む信号を取得する取得部と、前記クロックに基づく時刻ごとに、前記取得した信号の振幅を求める標本化部と、前記求めた振幅を入力とする演算処理を行い、前記第３のアナログ信号を検出する検出部と、前記クロックを制御するクロック制御部と、を備え、前記取得部が検出目的の第４のアナログ信号を含む信号を取得した場合において、前記クロック制御部が、前記クロックの周波数を変更することで、前記検出部が前記第４のアナログ信号を検出するための演算処理を、前記検出部が前記第３のアナログ信号を検出したときの演算処理と同じにする、ことを特徴とする。
【００１０】
また、請求項６に記載の発明は、クロックを用いてアナログ信号を処理する信号処理装置における信号処理方法であって、前記信号処理装置が、検出目的の第３のアナログ信号を含む信号を取得する取得ステップと、前記クロックに基づく時刻ごとに、前記取得した信号の振幅を求める標本化ステップと、前記求めた振幅を入力とする演算処理を行い、前記第３のアナログ信号を検出する検出ステップと、前記クロックを制御するクロック制御ステップと、を実行し、前記取得ステップで検出目的の第４のアナログ信号を含む信号を取得した場合において、前記クロック制御ステップで、前記クロックの周波数を変更することで、前記検出ステップで前記第４のアナログ信号を検出するための演算処理を、前記検出ステップで前記第３のアナログ信号を検出したときの演算処理と同じにする、ことを特徴とする。
【００１１】
請求項２，６に記載の発明によれば、第３のアナログ信号対して行った演算処理を、第４のアナログ信号にも行うことができるため、演算処理の再構成を回避することができる。
したがって、検出目的のアナログ信号の周波数を変更する場合の処理負荷を低減することができる。
【００１２】
また、請求項３に記載の発明は、クロックを用いてアナログ信号を処理する信号処理装置であって、発生目的の第１のアナログ信号の波形を設定する設定部と、前記設定された波形に対して、前記クロックに基づく時刻ごとに、前記第１のアナログ信号の振幅を計算する計算部と、前記計算した振幅に応じた電圧を印加し、前記第１のアナログ信号を発生する信号発生部と、検出目的の第３のアナログ信号を含む信号を取得する取得部と、前記クロックに基づく時刻ごとに、前記取得した信号の振幅を求める標本化部と、前記求めた振幅を入力とする演算処理を行い、前記第３のアナログ信号を検出する検出部と、前記クロックを制御するクロック制御部と、を備え、前記設定部が発生目的の第２のアナログ信号の波形を設定した場合において、前記クロック制御部が、前記クロックの周波数を変更することで、前記クロックに基づく時刻ごとの前記第２のアナログ信号の振幅を、前記計算部が計算した前記第１のアナログ信号の振幅と同じにし、前記取得部が検出目的の第４のアナログ信号を含む信号を取得した場合において、前記クロック制御部が、前記クロックの周波数を変更することで、前記検出部が前記第４のアナログ信号を検出するための演算処理を、前記検出部が前記第３のアナログ信号を検出したときの演算処理と同じにする、ことを特徴とする。
【００１３】
また、請求項７に記載の発明は、クロックを用いてアナログ信号を処理する信号処理装置における信号処理方法であって、前記信号処理装置が、発生目的の第１のアナログ信号の波形を設定する設定ステップと、前記設定された波形に対して、前記クロックに基づく時刻ごとに、前記第１のアナログ信号の振幅を計算する計算ステップと、前記計算した振幅に応じた電圧を印加し、前記第１のアナログ信号を発生する信号発生ステップと、検出目的の第３のアナログ信号を含む信号を取得する取得ステップと、前記クロックに基づく時刻ごとに、前記取得した信号の振幅を求める標本化ステップと、前記求めた振幅を入力とする演算処理を行い、前記第３のアナログ信号を検出する検出ステップと、前記クロックを制御するクロック制御ステップと、を実行し、前記設定ステップで発生目的の第２のアナログ信号の波形を設定した場合において、前記クロック制御ステップで、前記クロックの周波数を変更することで、前記クロックに基づく時刻ごとの前記第２のアナログ信号の振幅を、前記計算ステップで計算した前記第１のアナログ信号の振幅と同じにし、前記取得ステップで検出目的の第４のアナログ信号を含む信号を取得した場合において、前記クロック制御ステップで、前記クロックの周波数を変更することで、前記検出ステップで前記第４のアナログ信号を検出するための演算処理を、前記検出ステップで前記第３のアナログ信号を検出したときの演算処理と同じにする、ことを特徴とする。
【００１４】
請求項３，７に記載の発明によれば、第１のアナログ信号に対して計算した振幅を第２のアナログ信号に流用することができるため、第２のアナログ信号について振幅の計算を省略することができる。また、第３のアナログ信号対して行った演算処理を、第４のアナログ信号にも行うことができるため、演算処理の再構成を回避することができる。
したがって、発生目的のアナログ信号または検出目的のアナログ信号の周波数を変更する場合の処理負荷を低減することができる。
【００１５】
また、請求項４に記載の発明は、請求項３に記載の信号処理装置であって、発生目的の前記第１のアナログ信号および前記第２のアナログ信号に用いられるクロックと、検出目的の前記第３のアナログ信号および前記第４のアナログ信号に用いられるクロックとを生成する単一のクロック源を備える、ことを特徴とする。
【００１６】
請求項４に記載の発明によれば、アナログ信号の発生と検出との両方を実現する信号処理装置の構成を簡易にすることができる。
【発明の効果】
【００１７】
本発明によれば、発生目的のアナログ信号または検出目的のアナログ信号の周波数を変更する場合の処理負荷を低減することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態の信号処理装置の機能構成図である。
【図２】アナログ信号発生処理を示すフローチャートである。
【図３】発生目的の第１のアナログ信号に関する説明図である。
【図４】周波数が変更された発生目的の第２のアナログ信号に関する説明図である。
【図５】アナログ信号検出処理を示すフローチャートである。
【図６】検出目的の第３のアナログ信号に関する説明図である。
【図７】周波数が変更された検出目的の第４のアナログ信号に関する説明図である。
【図８】比較例１となる、発生目的のアナログ信号に関する説明図である。
【図９】比較例２となる、周波数が変更された発生目的のアナログ信号に関する説明図である。
【図１０】比較例３となる、検出目的のアナログ信号に関する説明図である。
【図１１】比較例４となる、周波数が変更された検出目的のアナログ信号に関する説明図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明を実施するための形態（以下、「本実施形態」という）について説明する。
【００２０】
≪比較例≫
まず、本実施形態の比較例として、従来の信号処理装置の機能について説明する。
従来の信号処理装置は、発生目的のアナログ信号を発生する場合、周期的なクロックの間隔ごとのアナログ信号の振幅を基に、目的の振幅のアナログ信号を出力する。
【００２１】
例えば、図８に示すように、クロックのクロック周波数が8,000[Hz]であり、発生させようとするアナログ信号の周波数が400[Hz]である場合、アナログ信号１周期は、(1/400)/(1/8000)=8000/400=20個のクロックで分割される。よって、信号処理装置は、クロックの間隔ごとのアナログ信号の振幅20個分（図８中の●参照）を計算で求め、アナログ信号を出力することで、発生目的のアナログ信号を発生する。
なお、図８のグラフの縦軸は、信号の振幅の相対値であり、横軸は、時間である。時間は、クロックの番号で表現される（本実施形態の図面に登場する各グラフについても同様）。時刻０は、０番目のクロックが示す時刻とする。
【００２２】
ここで、図９に示すように、発生させようとするアナログ信号の周波数を500[Hz]に変更する場合、アナログ信号１周期は、(1/500)/(1/8000)=8000/500=16個のクロックで分割される。よって、信号処理装置は、クロックの間隔ごとのアナログ信号の振幅16個分（図９中の●参照）を計算で求め、アナログ信号を出力することで、発生目的のアナログ信号を発生する。
【００２３】
上記のように、発生目的のアナログ信号の周波数を変更する場合、クロックの間隔ごとのアナログ信号の振幅が変わるため、振幅の再計算を必要とする。例えば、アナログ信号の周波数が400[Hz]である場合、５番目のクロックが示す時刻での振幅が１であるのに対し（図８）、アナログ信号の周波数が500[Hz]である場合、５番目のクロックが示す時刻での振幅がおよそ0.9となる（図９）。信号処理装置は、両方の振幅を計算する必要があるが、そのような計算は多くの処理負荷を要する。
【００２４】
また、従来の信号処理装置は、検出目的のアナログ信号を検出する場合、周期的なクロックに基づきアナログ信号を標本化し、所定の演算処理をし、検出対象のアナログ信号の有無や信号レベルを検出する。例えば、フーリエ変換による演算処理を行う場合、信号処理装置は、周期的なクロックに基づき、最少でも検出目的のアナログ信号１周期分のアナログ信号を標本化し、フーリエ変換をし、検出目的のアナログ信号の有無や信号レベルを検出する。
【００２５】
例えば、図１０に示すように、クロックのクロック周波数が8,000[Hz]であり、検出目的のアナログ信号の周波数が400[Hz]である場合、(1/400)/(1/8000)=8000/400=20個がアナログ信号１周期分に相当する。よって、信号処理装置は、アナログ信号の振幅（図１０中の●参照）を最低20個からフーリエ変換をし、検出目的のアナログ信号の有無や信号レベルを検出する。
【００２６】
ここで、図１１に示すように、発生させようとするアナログ信号の周波数を500[Hz]に変更する場合、(1/500)/(1/8000)=8000/500=16個がアナログ信号１周期分に相当する。よって、信号処理装置は、アナログ信号の振幅（図１１中の●参照）を最低16個からフーリエ変換をし、検出目的のアナログ信号の有無や信号レベルを検出する。
【００２７】
上記のように、検出目的のアナログ信号の周波数を変更する場合、演算処理に必要なアナログ信号の振幅の数が変更される。信号処理装置は、振幅の数の変更に伴い、演算処理を変更する必要があるが、そのような演算処理の変更は多くの処理負荷を要する。
【００２８】
≪本実施形態の構成≫
本実施形態の信号処理装置１００について説明する。
図１に示すように、本実施形態の信号処理装置１００は、クロック源１と、クロック制御部２と、設定部３と、計算部４と、信号発生部５と、取得部６と、標本化部７と、検出部８とを備える。
【００２９】
クロック源１は、所定のクロック周波数を持つクロックを生成する。
クロック制御部２は、クロック源１を制御し、クロック源１は、所望のクロック周波数を持つクロックを生成する。よって、クロック制御部２は、クロック源１が生成したクロックを制御し、クロック周波数を変更することができる。
【００３０】
設定部３は、信号処理装置１００のユーザなどの外部から入力された情報を用いて、発生目的のアナログ信号の波形を設定する。外部から入力された情報は、例えば、アナログ信号の波形を表す計算式である。
計算部４は、設定部３が設定した波形に対して、クロックに基づく時刻ごとに、発生目的のアナログ信号の振幅を計算する。
信号発生部５は、計算部４が計算した振幅に応じた電圧を印加し、第１のアナログ信号を発生する。
【００３１】
取得部６は、検出目的のアナログ信号を含む信号を取得する。検出目的のアナログ信号は、例えば、信号発生部５が発生したアナログ信号でもよいし、他の装置から取得したアナログ信号でもよい。
標本化部７は、クロックに基づく時刻ごとに、取得部６が取得した信号の振幅を求める。標本化部７は、少なくとも、検出目的のアナログ信号１周期分に相当する数の振幅を求める。
検出部８は、標本化部７が求めた振幅を入力とする演算処理（例：フーリエ変換）を行い、検出目的のアナログ信号を検出する。検出部８は、アナログ信号の検出の際、当該アナログ信号の有無や信号レベルを特定する。
【００３２】
≪処理≫
本実施形態の信号処理装置１００が実行する処理について説明する。信号処理装置１００が実行する処理は、アナログ信号発生処理とアナログ信号検出処理とに分けることができる。クロック源１が生成するクロックのクロック周波数は予め決められているとする。信号処理装置１００は、入出力部、処理部、記憶部といったハードウェアを備えており、処理部の具体例となるＣＰＵが、記憶部の具体例となるメモリ上に読み込んだプログラムを実行することにより、本実施形態の方法を実現する。
【００３３】
（アナログ信号発生処理）
まず、アナログ信号発生処理について説明する。図２に示すように、信号処理装置１００の設定部３が、発生目的の第１のアナログ信号の波形を設定する（ステップＡ１）。第１のアナログ信号の波形に関する情報（例：第１のアナログ信号の周波数、振幅）は、信号処理装置１００の記憶部に記憶されているとする。
【００３４】
次に、信号処理装置１００の計算部４が、クロックに基づく時刻ごとに、発生目的の第１のアナログ信号の振幅を計算する（ステップＡ２）。次に、信号処理装置１００の信号発生部５が、計算した振幅に応じた電圧を印加し、第１のアナログ信号を発生する（ステップＡ３）。
【００３５】
ここで、発生目的の第２のアナログ信号を発生させることになったとする。すると、信号処理装置１００の設定部３が、検出目的の第２のアナログ信号の波形を設定する（ステップＡ４）。次に、信号処理装置１００は、第２のアナログ信号の周波数が、第１のアナログ信号の周波数から変更されているか否かを判定する（ステップＡ５）。なお、説明の便宜上、第１のアナログ信号と第２のアナログ信号との間で、周波数以外（例えば、振幅、位相）の変更は無いとする。変更されている場合（ステップＡ５／Ｙｅｓ）、信号処理装置１００のクロック制御部２がクロックのクロック周波数を変更する（ステップＡ６）。
【００３６】
具体的には、クロック制御部２は、クロックに基づく時刻ごとの第２のアナログ信号の振幅が、第１のアナログ信号の振幅と同じになるように、クロック周波数を変更する。第１のアナログ信号の振幅は計算済みであるため（ステップＡ２参照）、計算部４による、第２のアナログ信号の振幅の計算は省略することができる。その後、信号処理装置１００の信号発生部５は、計算済みの振幅に応じた電圧を印加し、第２のアナログ信号を発生する（ステップＡ７）。
【００３７】
一方、第２のアナログ信号の周波数が、第１のアナログ信号の周波数から変更されていない場合（ステップＡ５／Ｎｏ）、第２のアナログ信号は、第１のアナログ信号と実質的に同じである。このため、信号処理装置１００の信号発生部５は、第１のアナログ信号に対して計算済みの振幅に応じた電圧を印加し、第２のアナログ信号を発生する（ステップＡ７）。
ステップＡ７の後、新たにアナログ信号を発生させることが無ければ、アナログ信号発生処理が終了する。
【００３８】
本実施形態のアナログ信号発生処理によれば、第１のアナログ信号に対して計算した振幅を第２のアナログ信号に流用することができるため、第２のアナログ信号について振幅の計算を省略することができる。
したがって、発生目的のアナログ信号の周波数を変更する場合の処理負荷を低減することができる。
【００３９】
（アナログ信号発生処理の具体例）
図３、図４を参照して、上記のアナログ信号発生処理の具体例について説明する。
まず、発生目的の第１のアナログ信号について説明する。第１のアナログ信号の条件は、以下とおりである。
【００４０】
・第１のアナログ信号を正弦波とする。
・第１のアナログ信号の周波数をX[Hz]とする。よって、第１のアナログ信号の１周期は、1/X[秒]である。
・第１のアナログ信号の振幅を、最大（極大）を+1とし、最小（極小）を-1とする。
・第１のアナログ信号の初期の（つまり、０番のクロックの時刻の）振幅を0とする。
・なお、クロック周波数をZ[Hz]とする。よって、クロックの１周期は、1/Z[秒]である。
【００４１】
よって、第１のアナログ信号の１周期は、(1/X)/(1/Z)=Z/X[個]のクロックで分割される。正弦波１周期で位相が2π進むので、クロックT番目（T=0,1,2,・・・）の時刻での振幅L(T)は、
L(T) = Sin((2π/(Z/X))×T)      ・・・（式１）
となる。式１は、計算部４による計算である。クロックに基づく時刻ごとの振幅L(T)は、図３中の●で示される。
【００４２】
信号発生部５は、式１で計算された振幅に応じた電圧を、１周期が1/Z[秒]のクロックに基づく時刻ごとに出力し、発生目的の第１のアナログ信号を発生する。
【００４３】
第１のアナログ信号の周波数を400[Hz]とし、クロック周波数を8,000[Hz]とした場合、第１のアナログ信号１周期は、8,000/400=20[個]のクロックで分割される。また、クロックT番目の振幅L(T)は、
L(T) = Sin((2π/20)×T)      ・・・（式２）
となる。
信号発生部５は、式２で計算された振幅に応じた電圧を、１周期が1/8,000[秒]のクロックに基づく時刻ごとに出力し、400[Hz]の第１のアナログ信号を発生する。
【００４４】
ここで、発生目的のアナログ信号を第１のアナログ信号から第２のアナログ信号に切り替えたとする。第２のアナログ信号の条件は、以下とおりである。
【００４５】
・第２のアナログ信号を正弦波とする（第１のアナログ信号と同じ）。
・第２のアナログ信号の周波数をY[Hz]とする。よって、第２のアナログ信号の１周期は、1/Y[秒]である。
・第２のアナログ信号の振幅を、最大（極大）を+1とし、最小（極小）を-1とする（第１のアナログ信号と同じ）。
・第２のアナログ信号の初期の振幅を0とする（第１のアナログ信号と同じ）。
【００４６】
このとき、アナログ信号の周波数がX[Hz]→Y[Hz]に変更することに対し、クロック制御部２は、クロック周波数を(Y/X)倍し、Z[Hz]→Z×(Y/X)[Hz]に変更する。よって、クロックの１周期は、(1/Z)×(X/Y)[秒]である。
【００４７】
よって、第２のアナログ信号の１周期は、(1/Y)/((1/Z)×(X/Y))=Z/X[個]のクロックで分割される。正弦波１周期で位相が2π進むので、クロックT番目（T=0,1,2,・・・）の時刻での振幅L(T)は、
L(T) = Sin((2π/(Z/X))×T)      ・・・（式３）
となり、式１と同じになる。式３は、計算部４による計算である。クロックに基づく時刻ごとの振幅L(T) は、図４中の●で示される。
【００４８】
信号発生部５は、式３で計算された振幅に応じた電圧を、１周期が(1/Z)×(X/Y)[秒]のクロックに基づく時刻ごとに出力し、発生目的の第２のアナログ信号を発生する。
【００４９】
信号処理装置１００は、第１のアナログ信号の条件で式１を決定し、クロックT番目の振幅L(T)を１度計算すれば、周波数が変更された第２のアナログ信号の条件に切り替わっても、クロック周波数を変更する（(Y/X)倍する）ことで、振幅L(T)を改めて計算することなく、第２のアナログ信号を発生させることができる。
【００５０】
第２のアナログ信号の周波数を500[Hz]とした場合、クロック制御部２は、クロック周波数を(500/400)倍し、8,000 [Hz]→8,000×(500/400)=10,000[Hz]に変更する。このため、第２のアナログ信号１周期は、10,000/500=20[個]のクロックで分割される。また、クロックT番目の振幅L(T)は、
L(T) = Sin((2π/20)×T)      ・・・（式４）
となり、式２と同じになる。
信号発生部５は、式４で計算された振幅に応じた電圧を、１周期が1/10,000[秒]のクロックに基づく時刻ごとに出力し、500[Hz]の第２のアナログ信号を発生する。
式２および式４によれば、L(T)の計算式は、変更前の第１のアナログ信号の周波数と、変更前のクロック周波数とを組み合わせた場合と変わらないため、改めて計算する必要が無い。
【００５１】
（アナログ信号検出処理）
次に、アナログ信号検出処理について説明する。図５に示すように、信号処理装置１００の取得部６が、検出目的の第３のアナログ信号を含む信号を取得する（ステップＢ１）。なお、検出目的の第３のアナログ信号の波形（例：周波数、振幅）は、予め知っているとする。
【００５２】
次に、信号処理装置１００の標本化部７が、取得部６が取得した信号を標本化し振幅を特定する（ステップＢ２）。次に、信号処理装置１００の検出部８が、演算処理により第３のアナログ信号を検出する（ステップＢ３）。
【００５３】
ここで、検出目的の第４のアナログ信号を検出することになったとする。なお、検出目的の第４のアナログ信号の波形（例：周波数、振幅）は、予め知っているとする。すると、信号処理装置１００の取得部６が、検出目的の第４のアナログ信号を含む信号を取得する（ステップＢ４）。
【００５４】
次に、信号処理装置１００は、第４のアナログ信号の周波数が、第３のアナログ信号の周波数から変更されているか否かを判定する（ステップＢ５）。なお、説明の便宜上、第３のアナログ信号と第４のアナログ信号との間で、周波数以外の変更は無いとする。変更されている場合（ステップＢ５／Ｙｅｓ）、信号処理装置１００のクロック制御部２がクロックのクロック周波数を変更する（ステップＢ６）。
【００５５】
具体的には、クロック制御部２は、検出部８が前記第４のアナログ信号を検出するための演算処理が、検出部８が第３のアナログ信号を検出したときの演算処理と同じになるように（標本化で特定した振幅の数を同じにしてフーリエ変換などの演算処理をするように）、クロック周波数を変更する。その後、信号処理装置１００の標本化部７が、第４のアナログ信号を標本化し振幅を特定する（ステップＢ７）。次に、信号処理装置１００の検出部８は、第３のアナログ信号に対する演算処理と同じ演算処理により第４のアナログ信号を検出する（ステップＢ８）。
【００５６】
一方、第４のアナログ信号の周波数が、第３のアナログ信号の周波数から変更されていない場合（ステップＢ５／Ｎｏ）、第４のアナログ信号は、第３のアナログ信号と実質的に同じである。このため、信号処理装置１００の標本化部７が、第４のアナログ信号を標本化し振幅を特定する（ステップＢ７）。次に、信号処理装置１００の検出部８は、第３のアナログ信号に対する演算処理と同じ演算処理により第４のアナログ信号を検出する（ステップＢ８）。
ステップＢ８の後、新たにアナログ信号を検出することが無ければ、アナログ信号検出処理が終了する。
【００５７】
本実施形態のアナログ信号検出処理によれば、第３のアナログ信号対して行った演算処理を、第４のアナログ信号にも行うことができるため、演算処理の再構成を回避することができる。
したがって、は検出目的のアナログ信号の周波数を変更する場合の処理負荷を低減することができる。
【００５８】
（アナログ信号検出処理の具体例）
図６、図７を参照して、上記のアナログ信号検出処理の具体例について説明する。
まず、検出目的の第３のアナログ信号を検出するための演算処理について説明する。第３のアナログ信号に対する演算処理の条件の一例は、以下のとおりである。
【００５９】
・演算処理をフーリエ変換とする。
・クロック周波数をZ[Hz]とする。よって、クロックの１周期は、1/Z[秒]である。
・クロックに基づく時刻ごとの振幅（図６中●参照）の情報A個からフーリエ変換をする。よって、基本角周期T0は、T0 = (1/Z)×A[秒]となる。また、基本各周波数は、1/ T0 = 1/((1/Z)×A) = Z/A[Hz]となる。
【００６０】
フーリエ変換では、基本角周波数の整数倍(n倍)の周波数の信号を検出することができる。よって、検出部８は、n×Z/A[Hz]の周波数の信号を検出することができる。
【００６１】
例えば、400[Hz]の第３のアナログ信号を検出するため、基本角周波数を400[Hz]とする。また、クロック周波数を8,000[Hz]とする。この場合、クロックに基づく時刻ごとの振幅の情報は、A=(8,000/400)=20個得られる。よって、検出部８は、振幅の情報20個からフーリエ変換をすれば、周波数が基本角周波数の整数倍(n倍)であるn×(8,000/20) = 400n[Hz]のアナログ信号を検出することができる。n=1とすれば、検出部８は、400[Hz]の第３のアナログ信号を検出することができる。
【００６２】
ここで、検出目的のアナログ信号を第３のアナログ信号から第４のアナログ信号に切り替えたとする。第３のアナログ信号の周波数はC[Hz]であり、第４のアナログ信号の周波数はD[Hz]であったとする。このとき、第４のアナログ信号に対する演算処理の条件の一例は、以下のとおりにする。
【００６３】
・演算処理をフーリエ変換とする。
・クロック周波数を(D/C)倍して、Z×(D/C)[Hz]とする。よって、クロックの１周期は、(1/Z)×(C/D)[秒]である。
・演算処理を同じにするため、クロックに基づく時刻ごとの振幅（図７中●参照）の情報A個からフーリエ変換をする。よって、基本角周期T1は、T1 = (1/Z)×(C/D)×A[秒]となる。また、基本各周波数は、1/ T1 = 1/((1/Z)×(C/D)×A) = (D/C)×(Z/A)[Hz]となる。
【００６４】
フーリエ変換では、基本角周波数の整数倍(n倍)の周波数の信号を検出することができる。よって、検出部８は、n×(D/C)×(Z/A)[Hz]の周波数の信号を検出することができる。
【００６５】
例えば、これまで、400[Hz]の第３のアナログ信号を検出するため、基本角周波数を400[Hz]としていたことに対して、500[Hz]の第４のアナログ信号を検出するため、基本角周波数を500[Hz]とすることに切り替えたとする。このとき、クロック制御部２は、クロック周波数を、(500/400)倍して、8,000×(500/400)=10,000[Hz]とする。
【００６６】
その結果、クロックに基づく時刻ごとの振幅の情報は、A=(10,000/500)=20個得られ、第３のアナログ信号を検出する場合と同じにすることができる。検出部８は、振幅の情報20個からフーリエ変換をすれば、周波数が基本角周波数の整数倍(n倍)であるn×(10,000/20) = 500n[Hz]のアナログ信号を検出することができる。n=1とすれば、検出部８は、500[Hz]の第４のアナログ信号を検出することができる。
【００６７】
フーリエ変換の演算処理は、クロック周波数に関係なく、フーリエ変換に用いる時刻ごとの振幅の情報の数で決まる。よって、400[Hz]の第３のアナログ信号を検出するための演算処理も、500[Hz]の第４のアナログ信号を検出するための演算処理も、時刻ごとの振幅の情報20個から演算処理するという意味で同じになる。
【００６８】
周波数がC[Hz]の第３のアナログ信号の検出から、周波数がD[Hz]の第４のアナログ信号の検出に切り替える場合、クロック周波数を(D/C)倍する。これにより、フーリエ変換の演算処理を変更することなく、周波数がD[Hz]の第４のアナログ信号を検出することができる。
【００６９】
≪クロック源の単一化≫
信号処理装置１００（図１参照）は、検出部８が検出するアナログ信号を、信号発生部５で発生させることができる。このとき、クロック源１を単一にし、単一のクロック源１が、検出目的のアナログ信号を検出するために用いるクロックと、発生目的のアナログ信号を発生させるために用いるクロックとを生成してもよい。信号処理装置１００が単一のクロック源１を備えることにより、アナログ信号の発生と検出との両方を実現する信号処理装置１００の構成を簡易にすることができる。
【００７０】
発生目的の第１のアナログ信号の周波数がX[Hz]であり、検出目的の第３のアナログ信号の周波数もX[Hz]であった場合、例えば、単一のクロック源１が生成するクロックのクロック周波数をZ[Hz]と設定し、例えば、フーリエ変換で検出目的のアナログ信号を検出するために必要とする、時刻ごとの振幅の情報の個数をA個と設定する。これらの設定により、周波数が変更前のアナログ信号の発生および検出の両方を実現することができる。
【００７１】
ここで、発生目的のアナログ信号を、周波数がX[Hz]の第１のアナログ信号から、周波数がY[Hz]の第２のアナログ信号に変更し、検出目的のアナログ信号を、周波数がX[Hz]の第３のアナログ信号から、周波数がY[Hz]の第４のアナログ信号に変更する場合、単一のクロック源１が生成するクロックのクロック周波数を(Y/X)倍し、Z×(Y/X)[Hz]と設定変更する。この設定変更により、発生目的のアナログ信号の発生の方法（例：振幅の計算）や、検出目的のアナログ信号の検出の方法（時刻ごとの振幅の情報の個数を設定）に何ら変更を加えることなく、周波数が変更後のアナログ信号の発生および検出の両方を実現することができる。
【００７２】
また、何らかの理由で、単一のクロック源１が生成するクロックのクロック周波数が意図せず変動するという事態が発生したとする。しかし、そのような事態になったとしても、単一のクロック源１を用いる構成においては、クロック周波数の変化の前後で、発生目的のアナログ信号と検出目的のアナログ信号との間に差分は生じず、アナログ信号の発生と検出とを継続することが可能である。
【００７３】
例えば、クロック周波数Z[Hz]がE倍されてしまい、Z×E[Hz]になったとする。このとき、発生目的の第１のアナログ信号の周波数は、X[Hz]からX×E[Hz]に変動してしまう。しかし、検出目的の第３のアナログ信号の周波数も、X[Hz]からX×E[Hz]に変動することになるため、発生目的のアナログ信号、および、検出目的のアナログ信号は等しく変動する。このように、クロック周波数の変化の前後で、発生目的のアナログ信号と検出目的のアナログ信号との間に差分が生じることが無いため、アナログ信号の発生と検出とを継続することが可能である。単一のクロック源１を用いる構成において、アナログ信号の発生と検出との実現は、クロック周波数の意図しない変動の影響は受けないといえる。
【００７４】
≪その他≫
（ａ）：本実施形態の信号処理装置１００は、発生目的のアナログ信号を発生することもでき、検出目的のアナログ信号を検出することもできた。しかし、発生目的のアナログ信号を発生する装置として信号処理装置１００を構成することもできる。また、検出目的のアナログ信号を検出する装置として信号処理装置１００を構成することもできる。
（ｂ）：発生目的および検出目的のアナログ信号は、正弦波に限らず、例えば、余弦波でもよいし、波形に周期性を有するアナログ信号でもよい。
（ｃ）：アナログ信号発生処理において、第１のアナログ信号に対して振幅を変更した第２のアナログ信号に切り替える場合、第１のアナログ信号に対する計算部４の計算結果に対して（第１のアナログ信号の振幅）／（第２のアナログ信号の振幅）倍する演算処理を、計算部４が予め行うことで、第２のアナログ信号の発生の説明は、すでに説明した本実施形態に帰着することができる。また、アナログ信号発生処理において、第１のアナログ信号に対して初期の振幅を変更した第２のアナログ信号に切り替える場合、第１のアナログ信号に対する計算部４の計算結果に対して、第１のアナログ信号の初期の振幅と第２のアナログ信号の初期の振幅とが同じになるまで第１のアナログ信号の位相をずらす演算処理を、計算部４が予め行うことで、第２のアナログ信号の発生の説明は、すでに説明した本実施形態に帰着することができる。
（ｄ）：本実施形態では、アナログ信号を検出するための演算処理としてフーリエ変換を例にとり上げたが、フーリエ変換に限らず、例えば、デジタルフィルタであってもよい。
【００７５】
本実施形態で説明した種々の技術を適宜組み合わせた技術を実現することもできる。
本実施形態で説明したソフトウェアをハードウェアとして実現することもでき、ハードウェアをソフトウェアとして実現することもできる。
その他、ハードウェア、ソフトウェア、フローチャートなどについて、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。
【符号の説明】
【００７６】
１００  信号処理装置
１  クロック源
２  クロック制御部
３  設定部
４  計算部
５  信号発生部
６  取得部
７  標本化部
８  検出部
【図１】
2019106619.tif 000003
【図２】
2019106619.tif 000004
【図３】
2019106619.tif 000005
【図４】
2019106619.tif 000006
【図５】
2019106619.tif 000007
【図６】
2019106619.tif 000008
【図７】
2019106619.tif 000009
【図８】
2019106619.tif 000010
【図９】
2019106619.tif 000011
【図１０】
2019106619.tif 000012
【図１１】
2019106619.tif 000013