(57)【要約】【課題】信頼性を向上させることが可能な半導体装置を提供する。【解決手段】  ゲート電極と、酸化物半導体材料を含み、かつ、前記ゲート電極に対向するとともにチャネル幅方向の一対の端部に設けられた一対の第１チャネル領域と、一対の前記第１チャネル領域の間に配置された第２チャネル領域とを有する半導体膜と、前記半導体膜を間にして前記ゲート電極に対向し、一対の前記第１チャネル領域および前記第２チャネル領域のうち、一対の前記第１チャネル領域の少なくとも一部に重なる領域に選択的に配置された電極とを備えた半導体装置。【選択図】図１Ａ
2019192851.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
酸化物半導体材料を含み、かつ、前記ゲート電極に対向するとともにチャネル幅方向の一対の端部に設けられた一対の第１チャネル領域と、一対の前記第１チャネル領域の間に配置された第２チャネル領域とを有する半導体膜と、
前記半導体膜を間にして前記ゲート電極に対向し、一対の前記第１チャネル領域および前記第２チャネル領域のうち、一対の前記第１チャネル領域の少なくとも一部に重なる領域に選択的に配置された電極と
を備えた半導体装置。
【請求項２】
前記電極は、一対の前記第１チャネル領域の一方に重なる第１部分と、一対の前記第１チャネル領域の他方に重なる第２部分とを含む
請求項１に記載の半導体装置。
【請求項３】
前記第１部分および前記第２部分は、一対の前記第１チャネル領域のチャネル長方向全部にわたって設けられている
請求項２に記載の半導体装置。
【請求項４】
前記第１部分および前記第２部分は、分離して設けられている
請求項２に記載の半導体装置。
【請求項５】
前記第１部分および前記第２部分は、連結して設けられている
請求項２に記載の半導体装置。
【請求項６】
前記電極は、額縁状の平面形状を有する
請求項１に記載の半導体装置。
【請求項７】
前記電極には、所定の電位が印加可能である
請求項１に記載の半導体装置。
【請求項８】
前記電位は、ソース電位、ゲート電位または０Ｖ以下の外部電位である
請求項７に記載の半導体装置。
【請求項９】
更に、前記半導体膜と前記電極との間に設けられた第１絶縁膜と、
前記ゲート電極と前記半導体膜との間に設けられた第２絶縁膜とを含む
請求項１に記載の半導体装置。
【請求項１０】
前記第１絶縁膜は、積層膜により構成されている
請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体膜を有する半導体装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等を含む半導体装置は、例えば、表示装置等に適用されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−８４５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような薄膜トランジスタ等を有する半導体装置では、信頼性を向上させることが望まれている。
【０００５】
信頼性を向上させることが可能な半導体装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本技術の一実施の形態に係る半導体装置は、ゲート電極と、酸化物半導体材料を含み、かつ、ゲート電極に対向するとともにチャネル幅方向の一対の端部に設けられた一対の第１チャネル領域と、一対の第１チャネル領域の間に配置された第２チャネル領域とを有する半導体膜と、半導体膜を間にしてゲート電極に対向し、一対の第１チャネル領域および第２チャネル領域のうち、一対の第１チャネル領域の少なくとも一部に重なる領域に選択的に配置された電極とを備えたものである。
【０００７】
本技術の一実施の形態に係る半導体装置では、一対の第１チャネル領域の少なくとも一部に重なる領域に選択的に電極が配置されているので、第２チャネル領域への電極の影響を抑えるとともに、第１チャネル領域に電極が作用する。これにより、ハンプの発生が抑えられる。
【発明の効果】
【０００８】
本技術の一実施の形態に係る半導体装置によれば、一対の第１チャネル領域の少なくとも一部に重なる領域に選択的に電極を配置するようにしたので、ハンプの発生を抑えることができる。よって、信頼性を向上させることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【０００９】
【図１Ａ】本技術の一実施の形態に係る半導体装置の要部の構成を表す平面模式図である。
【図１Ｂ】図１Ａに示したＢ−Ｂ’線に沿った断面構成を表す模式図である。
【図２】図１Ａに示した半導体装置の構成の他の例（１）を表す平面模式図である。
【図３】図１Ａに示した半導体装置の構成の他の例（２）を表す平面模式図である。
【図４】図１に示した第１絶縁膜の構成の一例を、ＵＣ膜および半導体膜とともに表す断面模式図である。
【図５Ａ】比較例に係る半導体装置の要部の構成を表す平面模式図である。
【図５Ｂ】図５Ａに示したＢ−Ｂ’線に沿った断面構成を表す模式図である。
【図６Ａ】図５Ａに示した半導体装置の初期状態のＴＦＴ特性を表す図である。
【図６Ｂ】図５Ａに示した半導体装置の一定期間経過後のＴＦＴ特性を表す図である。
【図７Ａ】図１Ａに示した半導体装置の初期状態のＴＦＴ特性を表す図である。
【図７Ｂ】図１Ａに示した半導体装置の一定期間経過後のＴＦＴ特性を表す図である。
【図８】図１Ａ，図５Ａに示した半導体装置の電流劣化を表す図である。
【図９】図８に示した半導体装置（１）の要部の構成を表す平面模式図である。
【図１０】図８に示した半導体装置（２）の要部の構成を表す平面模式図である。
【図１１】図１Ａ等に示した半導体装置を適用した表示装置の機能構成を表すブロック図である。
【図１２】図１Ａ等に示した半導体装置を適用した撮像装置の構成を表すブロック図である。
【図１３】電子機器の構成を表すブロック図である。
【発明を実施するための形態】
【００１０】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（一対の第１チャネル領域の半導体膜に重なる位置に選択的に電極が設けられた半導体装置の例）
２．適用例１（表示装置および撮像装置の例）
３．適用例２（電子機器の例）
【００１１】
＜実施の形態＞
［構成］
図１Ａ，図１Ｂは、本技術の一実施の形態に係る半導体装置（半導体装置１）の要部の構成を模式的に表したものである。図１Ａは半導体装置１の平面構成、図１Ｂは図１Ａに示したＢ−Ｂ’線に沿った断面構成を各々表している。この半導体装置１は、例えば、表示装置および撮像装置（後述の図１１の表示装置２Ａおよび図１２の撮像装置２Ｂ）等の駆動素子に用いられる。半導体装置１は、トップゲート型の薄膜トランジスタを含んでおり、基板１１上に、ＵＣ膜１２、電極１３、第１絶縁膜１４、半導体膜１５、第２絶縁膜１６およびゲート電極１７をこの順に有している。ゲート電極１７上には、例えば、層間絶縁膜を介して、ソース・ドレイン電極が設けられている（図示せず）。
【００１２】
基板１１は、例えば、ガラス，石英およびシリコンなどから構成されている。あるいは、基板１１は、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼（ＳＵＳ）などの金属板に絶縁材料を成膜したものを基板１１に用いることもできる。
【００１３】
ＵＣ膜１２は、基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜等の絶縁材料により構成されている。例えば、ＵＣ膜１２では、基板１１に近い位置から順にＵＣ膜１２１およびＵＣ膜１２２がこの順に積層されていてもよい。例えば、ＵＣ膜１２１は窒化シリコン（ＳｉＮ）膜、ＵＣ膜１２２は酸化シリコン（ＳｉＯ）膜により構成されている。ＵＣ膜１２は、基板１１全面にわたって設けられている。
【００１４】
半導体膜１５は、ＵＣ膜１２上の選択的な領域に、所定の方向（例えば図１Ａ，図１ＢのＸ方向）に延在して設けられている。この延在方向がチャネル長方向であり、このチャネル長方向に対して垂直な方向（例えば図１Ａ，図１ＢのＹ方向）がチャネル幅方向である。半導体膜１５は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、半導体膜１５に酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）および酸化インジウム（ＩｎＯ）等を用いることができる。
【００１５】
半導体膜１５には、ゲート電極１７に対向するチャネル領域（後述の第１チャネル領域１５Ａ，第２チャネル領域１５Ｂ）と、チャネル領域よりも電気抵抗の低い低抵抗領域とが設けられている。例えば、半導体膜１５のうち、ゲート電極１７に非対向の領域は、低抵抗領域である。
【００１６】
半導体膜１５のチャネル領域は、チャネル幅方向の一対の端部に設けられた第１チャネル領域１５Ａと、一対の第１チャネル領域１５Ａの間に設けられた第２チャネル領域１５Ｂとを含んでいる。例えば、一対の第１チャネル領域１５Ａの大きさ（面積）と、第２チャネル領域１５Ｂの大きさとは、略同じである。チャネル領域の中央部に設けられた第２チャネル領域１５Ｂは、半導体装置１の主要なＴＦＴ特性を担っている領域である。チャネル領域の端部に設けられた第１チャネル領域１５Ａでは、第２チャネル領域１５Ｂとは異なるＴＦＴ特性が発現する。即ち、第１チャネル領域１５Ａでは、寄生ＴＦＴが形成される。この寄生ＴＦＴは、例えば、第１チャネル領域１５Ａは、第２絶縁膜１６の構成材料以外の材料（例えば、層間絶縁膜等）と接していること、あるいは、ウェットエッチングおよびドライエッチングの際に、端面からの影響を受けること等に起因する。
【００１７】
この半導体膜１５とＵＣ膜１２との間には、半導体膜１５側から第１絶縁膜１４および電極１３がこの順に設けられている。
【００１８】
第１絶縁膜１４を間にして半導体膜１５に対向する電極１３には、所定の電位が印加されるようになっている。所定の電位とは、例えば、ソース電位、ゲート電位または０Ｖ以下の外部電位である。半導体膜１５を間にしてゲート電極１７に対向する位置に、このような電極１３を設けることにより、例えば閾値電圧Ｖｔｈがプラス方向に移動する。本実施の形態では、電極１３が、一対の第１チャネル領域１５Ａおよび第２チャネル領域１５Ｂのうち、一対の第１チャネル領域１５Ａの少なくとも一部に重なる位置に配置されている。即ち、第２チャネル領域１５Ｂに平面視で重なる位置には、電極１３が設けられていない。したがって、半導体膜１５の第２チャネル領域１５Ｂへの電極１３の影響が抑えられ、かつ、第１チャネル領域１５Ａに電極１３が作用する。詳細は後述するが、これにより、ハンプの発生を抑えることができる。
【００１９】
電極１３は、一対の第１チャネル領域１５Ａの両方に、平面（図１Ａ，図１ＢのＸＹ平面）視で重なる位置に設けられている。例えば、電極１３は、一対の第１チャネル領域１５Ａの一方に平面視で重なる位置に設けられた第１部分１３−１と、一対の第１チャネル領域１５Ａの他方に平面視で重なる位置に設けられた第２部分１３−２とを含んでいる。例えば、第１部分１３−１，第２部分１３−２は各々、矩形の平面形状を有している。この第１部分１３−１，第２部分１３−２は各々、半導体膜１５の延在方向（図１Ａ，図１ＢのＸ方向）と平行方向に延在している。第１部分１３−１，第２部分１３−２の長さ（図１ＡのＸ方向の大きさ）は、ゲート電極１７の幅（図１ＡのＸ方向の大きさ）よりも大きくなっており、第１部分１３−１，第２部分１３−２は各々、平面視でゲート電極１７の両側に張り出している。即ち、第１部分１３−１および第２部分１３−２は各々、一対の第１チャネル領域１５Ａのチャネル長方向全部にわたって設けられている。第１部分１３−１および第２部分１３−２は各々、半導体膜１５のチャネル幅方向の端部から外側に張り出している。即ち、第１部分１３−１および第２部分１３−２は各々、一対の第１チャネル領域１５Ａのチャネル幅方向全部に重なるように設けられている。例えば、第１部分１３−１および第２部分１３−２は、互いに分離して設けられている。
【００２０】
図２および図３は、電極１３の平面構成の他の例を、半導体膜１５およびゲート電極１７とともに表したものである。電極１３は、第１部分１３−１および第２部分１３−２に加えて、第１部分１３−１の一端と第２部分１３−２の一端とを連結する第３部分１３−３を有していてもよい（図２）。第３部分１３−３は、第１部分１３−１，第２部分１３−２の延在方向に対して垂直方向（図２のＹ方向）に延在している。あるいは、電極１３は、額縁状の平面形状を有していてもよい（図３）。この額縁状の平面形状を有する電極１３は、第１部分１３−１、第２部分１３−２および第３部分１３−３に加えて、第１部分１３−１の他端と第２部分１３−２の他端とを連結する第４部分１３−４を有している。第４部分１３−４は、第３部分１３−３の延在方向と平行方向に延在している。
【００２１】
電極１３の構成材料としては、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。電極１３を遮光性材料により構成することにより、半導体膜１５に入射する光に起因した半導体膜１５の劣化を抑えることができる。電極１３を構成する遮光性材料としては、例えば、モリブデン等が挙げられる。
【００２２】
電極１３と半導体膜１５との間の第１絶縁膜１４は、例えば、電極１３を覆うように基板１１の全面に設けられている。この第１絶縁膜１４は、保持容量を構成する一対の電極の間の絶縁膜であってもよい。第１絶縁膜１４は、例えば、シリコン酸化膜（ＳｉＯ）またはシリコン窒化膜（ＳｉＮ）等により構成されている。
【００２３】
図４に示したように、第１絶縁膜１４は、複数の絶縁膜（絶縁膜１４１，１４２）の積層膜により構成されていてもよい。第１絶縁膜１４は、例えば、ＵＣ膜１２側から、絶縁膜１４１および絶縁膜１４２がこの順積層された積層膜により構成されている。絶縁膜１４１が、絶縁膜１４２の構成材料よりも酸化しにくい材料により構成されていることが好ましい。第１絶縁膜１４がこのような構成を有することにより、半導体膜１５からの酸素の引き抜きが抑えられ、半導体膜１５の酸素を維持することができる。例えば、絶縁膜１４１がシリコン窒化膜、絶縁膜１４２がシリコン酸化膜により構成されている。あるいは、絶縁膜１４１，１４２を、互いに膜質の異なるシリコン酸化膜により構成するようにしてもよい。第１絶縁膜１４は、３つ以上の絶縁膜の積層膜により構成されていてもよい。
【００２４】
半導体膜１５とゲート電極１７との間に設けられた第２絶縁膜１６は、トランジスタのゲート絶縁膜として機能するものである。第２絶縁膜１６は、例えば、ゲート電極１７の平面形状と同一の平面形状を有しており、第２絶縁膜１６の端面は、ゲート電極１７の端面と平面視で同じ位置に設けられている。このように、半導体装置１のトランジスタがセルフアライン構造を有していてもよい。第２絶縁膜１６は、例えば、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）、シリコン窒化酸化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯ）のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。
【００２５】
ゲート電極１７は、第２絶縁膜１６を間にして半導体膜１５（第１チャネル領域１５Ａ，第２チャネル領域１５Ｂ）に対向して設けられ、半導体膜１５の延在方向と垂直方向（図１ＡのＹ方向）に延在している。このゲート電極１７は、印加されるゲート電圧（Ｖｇ）によって第１チャネル領域１５Ａ，第２チャネル領域１５Ｂ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１７の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。
【００２６】
［動作］
半導体装置１では、ゲート電極１７に閾値電圧以上のオン電圧が印加されると、半導体膜１５の第１チャネル領域１５Ａ，第２チャネル領域１５Ｂが活性化される。これにより、ソース・ドレイン電極間（半導体膜１５のチャネル長方向）に電流が流れる。
【００２７】
［作用、効果］
本実施の形態の半導体装置１では、一対の第１チャネル領域１５Ａの少なくとも一部に重なる領域に選択的に電極１３が配置されているので、第２チャネル領域１５Ｂへの電極１３の影響を抑えるとともに、第１チャネル領域１５Ａに電極１３が作用する。これにより、ハンプの発生が抑えられる。以下、この作用効果について、比較例を用いて説明する。
【００２８】
図５Ａ，図５Ｂは、比較例に係る半導体装置（半導体装置１００）の要部の模式的な構成を表したものである。図５Ａは半導体装置１００の平面構成、図５Ｂは図５Ａに示したＢ−Ｂ’線に沿った断面構成を各々表している。この半導体装置１００は、半導体膜１５を間にして、ゲート電極１７に対向する電極（電極１１３）を有している。この電極１１３には、例えば、ソース電位が印加されるようになっている。電極１１３は、平面視で、半導体膜１５のチャネル領域よりも大きい面積を有し、第１チャネル領域１５Ａおよび第２チャネル領域１５Ｂの両方に重なる位置に配置されている。
【００２９】
図６Ａは、半導体装置１００の初期状態のＴＦＴ特性を表したものである。第２チャネル領域１５Ｂにより形成されるＴＦＴの特性成分（成分Ｂ）と、第１チャネル領域１５Ａにより形成される寄生ＴＦＴの特性成分（成分Ａ）との和が、半導体装置１００全体のＴＦＴ特性となる。半導体装置１００には、電極１１３が設けられているので、電極が設けられていない半導体装置の閾値電圧Ｖｔｈ（図６ＡのＲ）に比べて、閾値電圧Ｖｔｈがプラス方向に移動する。
【００３０】
図６Ｂは、図６Ａに示した初期状態の測定から一定期間経過後の半導体装置１００のＴＦＴ特性を表したものである。プラスのゲート電圧Ｖｇを印加し続けることにより、半導体装置１００の閾値電圧Ｖｔｈは、プラス方向に移動する。このとき、成分Ｂの閾値電圧Ｖｔｈのシフト量に比べて、成分Ａの閾値電圧Ｖｔｈのシフト量は小さくなる。これは、第１チャネル領域１５Ａのキャリア密度が高いことに起因している。このような閾値電圧Ｖｔｈのシフト量の違いにより、成分Ｂの範囲内に成分Ａが収まりきらず、ハンプが発生する。即ち、半導体装置１００全体のＴＦＴ特性に占める寄生ＴＦＴの影響が大きくなる。
【００３１】
これに対し、半導体装置１では、第２チャネル領域１５Ｂに平面視で重なる位置に電極１３が設けられていないので、第１チャネル領域１５Ａおよび第２チャネル領域１５Ｂのうち、第１チャネル領域１５Ａのみに電極１３が作用する。
【００３２】
図７Ａは、半導体装置１の初期状態のＴＦＴ特性を表したものである。半導体装置１では、第２チャネル領域１５Ｂへの電極１３の影響が小さくなるので、第２チャネル領域１５Ｂにより形成されるＴＦＴの特性成分（成分Ｂ）の閾値電圧Ｖｔｈは、Ｒ（図６Ａ参照）と略同じとなる。一方、第１チャネル領域１５Ａにより形成される寄生ＴＦＴの特性成分（成分Ａ）の閾値電圧Ｖｔｈは、プラス方向に移動する。
【００３３】
図７Ｂは、図７Ａに示した初期状態の測定から一定期間経過後の半導体装置１のＴＦＴ特性を表したものである。半導体装置１００と同様に、半導体装置１の閾値電圧Ｖｔｈも、プラス方向に移動する。しかし、半導体装置１は、半導体装置１００のＴＦＴ特性と初期状態が異なるため、成分Ｂの閾値電圧がプラス方向に移動しても、成分Ｂの範囲内に成分Ａが収まる状態が維持される。これにより、ハンプの発生を抑え、寄生ＴＦＴの影響を小さくすることができる。
【００３４】
また、半導体装置１では、半導体装置１００に比べて、電流劣化を抑えることができる。
【００３５】
図８は、半導体装置１，１００，１０１，１０２のストレス時間（秒）と電流劣化（％）との関係を表している。なお、図９，図１０に半導体装置１０１，１０２の要部の模式的な平面構成を表す。この半導体装置１０１，１０２では、平面視で第１チャネル領域１５Ａ，第２チャネル領域１５Ｂに重ならない位置に電極（電極１１３Ａ，１１３Ｂ）が配置されている。半導体装置１は、半導体装置１００，１０１，１０２のいずれよりも電流劣化を抑えることができる。
【００３６】
以上説明したように本実施の形態では、一対の第１チャネル領域１５Ａの少なくとも一部に重なる領域に選択的に電極１３を配置するようにしたので、ハンプの発生および電流劣化を抑えることができる。よって、信頼性を向上させることが可能となる。
【００３７】
また、半導体装置１は、半導体装置１００と比較して、工程数を増加させることなく製造することが可能である。
【００３８】
＜適用例１＞
上記実施の形態において説明した半導体装置１は、例えば表示装置（後述の図１１の表示装置２Ａ）および撮像装置（後述の図１２の撮像装置２Ｂ）等の駆動回路に用いることができる。
【００３９】
図１１は、表示装置２Ａの機能ブロック構成を示したものである。表示装置２Ａは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、有機ＥＬディスプレイまたは液晶ディスプレイ等に適用される。表示装置２Ａは、例えばタイミング制御部３１と、信号処理部３２と、駆動部３３と、表示画素部３４とを備えている。
【００４０】
タイミング制御部３１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部３２等の駆動制御を行うものである。信号処理部３２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部３３に出力するものである。駆動部３３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部３４の各画素を駆動するものである。表示画素部３４は、例えば有機電界発光素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部３３または表示画素部３４の一部を構成する各種回路に、上述の半導体装置１が用いられる。特に、電極１３を有するトランジスタが駆動トランジスタを構成していることが好ましい。
【００４１】
図１２は、撮像装置２Ｂの機能ブロック構成を示したものである。撮像装置２Ｂは、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２Ｂは、例えばタイミング制御部３５と、駆動部３６と、撮像画素部３７と、信号処理部３８とを備えている。
【００４２】
タイミング制御部３５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部３６の駆動制御を行うものである。駆動部３６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部３７の各画素から信号を読み出す駆動を行うものである。撮像画素部３７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部３８は、撮像画素部３７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部３６または撮像画素部３７の一部を構成する各種回路に、上述の半導体装置が用いられる。
【００４３】
＜電子機器の例＞
上記表示装置２Ａおよび撮像装置２Ｂ等は、様々なタイプの電子機器に用いることができる。図１３に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
【００４４】
電子機器３は、例えば上述の表示装置２Ａ（または撮像装置２Ｂ）と、インターフェース部４０とを有している。インターフェース部４０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部４０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
【００４５】
以上、実施の形態を挙げて説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
【００４６】
また、上記実施の形態では、一対の第１チャネル領域１５Ａの全部に平面視で重なる位置に電極１３（第１部分１３−１，第２部分１３−２）を設ける場合について説明したが、電極１３は、一対の第１チャネル領域１５Ａの少なくとも一部に重なる位置に設けられていればよい。例えば、第１部分１３−１または第２部分１３−２のいずれか一方のみにより、電極１３を構成するようにしてもよい。
【００４７】
また、上記実施の形態では、半導体装置１がトップゲート型のトランジスタを有する場合について説明したが、半導体装置１はボトムゲート型のトランジスタを有していてもよい。
【００４８】
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００４９】
尚、本技術は以下のような構成を取ることも可能である。
（１）
ゲート電極と、
酸化物半導体材料を含み、かつ、前記ゲート電極に対向するとともにチャネル幅方向の一対の端部に設けられた一対の第１チャネル領域と、一対の前記第１チャネル領域の間に配置された第２チャネル領域とを有する半導体膜と、
前記半導体膜を間にして前記ゲート電極に対向し、一対の前記第１チャネル領域および前記第２チャネル領域のうち、一対の前記第１チャネル領域の少なくとも一部に重なる領域に選択的に配置された電極と
を備えた半導体装置。
（２）
前記電極は、一対の前記第１チャネル領域の一方に重なる第１部分と、一対の前記第１チャネル領域の他方に重なる第２部分とを含む
前記（１）に記載の半導体装置。
（３）
前記第１部分および前記第２部分は、一対の前記第１チャネル領域のチャネル長方向全部にわたって設けられている
前記（２）に記載の半導体装置。
（４）
前記第１部分および前記第２部分は、分離して設けられている
前記（２）または（３）に記載の半導体装置。
（５）
前記第１部分および前記第２部分は、連結して設けられている
前記（２）または（３）に記載の半導体装置。
（６）
前記電極は、額縁状の平面形状を有する
前記（１）ないし（５）のうちいずれか１つに記載の半導体装置。
（７）
前記電極には、所定の電位が印加可能である
前記（１）ないし（６）のうちいずれか１つに記載の半導体装置。
（８）
前記電位は、ソース電位、ゲート電位または０Ｖ以下の外部電位である
前記（７）に記載の半導体装置。
（９）
更に、前記半導体膜と前記電極との間に設けられた第１絶縁膜と、
前記ゲート電極と前記半導体膜との間に設けられた第２絶縁膜とを含む
前記（１）ないし（８）のうちいずれか１つに記載の半導体装置。
（１０）
前記第１絶縁膜は、積層膜により構成されている
前記（９）に記載の半導体装置。
【符号の説明】
【００５０】
１…半導体装置、１１…基板、１２，１２１，１２２…ＵＣ膜、１３…電極、１３−１…第１部分、１３−２…第２部分、１３−３…第３部分、１３−４…第４部分、１４…第１絶縁膜、１４１，１４２…絶縁膜、１５…半導体膜、１５Ａ…第１チャネル領域、１５Ｂ…第２チャネル領域、１６…第２絶縁膜、１７…ゲート電極、２Ａ…表示装置、２Ｂ…撮像装置、３…電子機器、３１，３５…タイミング制御部、３２，３８…信号処理部、３３，３６…駆動部、３４…表示画素部、３７…撮像画素部、４０…インターフェース部。
【図１Ａ】
2019192851.tif 000003
【図１Ｂ】
2019192851.tif 000004
【図２】
2019192851.tif 000005
【図３】
2019192851.tif 000006
【図４】
2019192851.tif 000007
【図５Ａ】
2019192851.tif 000008
【図５Ｂ】
2019192851.tif 000009
【図６Ａ】
2019192851.tif 000010
【図６Ｂ】
2019192851.tif 000011
【図７Ａ】
2019192851.tif 000012
【図７Ｂ】
2019192851.tif 000013
【図８】
2019192851.tif 000014
【図９】
2019192851.tif 000015
【図１０】
2019192851.tif 000016
【図１１】
2019192851.tif 000017
【図１２】
2019192851.tif 000018
【図１３】
2019192851.tif 000019