(57)【要約】【課題】  ＡＭ−ＡＭ特性を向上させつつ高調波歪みが抑制される電力増幅回路を提供する。【解決手段】  第１信号を、第２信号と第３信号とに分配する分配器と、第２信号を増幅して第４信号を出力するキャリアアンプと、第３信号を増幅して第５信号を出力するピークアンプと、第４信号及び第５信号を合成し、第１信号の増幅信号を出力する合成器と、キャリアアンプに、第１バイアス電流又は電圧を供給する第１バイアス回路と、ピークアンプに、制御信号に応じた第２バイアス電流又は電圧を供給する第２バイアス回路と、を備えたドハティアンプと、第２信号のレベルに応じた制御信号を第２バイアス回路に供給する制御回路と、を備え、制御回路は、第２信号のレベルに応じた検出信号を出力する検出部と、検出信号に応じた制御信号を出力する出力部と、検出信号の交流成分又は制御信号の交流成分を減衰させるフィルタ回路と、を含む。【選択図】図１
2019041277.tif 000002
【特許請求の範囲】
【請求項１】
第１信号を、第２信号と第３信号とに分配する分配器と、
前記第２信号を増幅して第４信号を出力するキャリアアンプと、
前記第３信号を増幅して第５信号を出力するピークアンプと、
前記第４信号及び前記第５信号を合成し、前記第１信号の増幅信号を出力する合成器と、
前記キャリアアンプに、第１バイアス電流又は電圧を供給する第１バイアス回路と、
前記ピークアンプに、制御信号に応じた第２バイアス電流又は電圧を供給する第２バイアス回路と、
を備えたドハティアンプと、
前記第２信号のレベルに応じた前記制御信号を前記第２バイアス回路に供給する制御回路と、
を備え、
前記制御回路は、
前記第２信号のレベルに応じた検出信号を出力する検出部と、
前記検出信号に応じた前記制御信号を出力する出力部と、
前記検出信号の交流成分又は前記制御信号の交流成分を減衰させるフィルタ回路と、
を含む、電力増幅回路。
【請求項２】
前記第１バイアス回路は、前記第１バイアス電流を出力するトランジスタを含み、
前記検出部は、前記トランジスタに直列接続された第１ＦＥＴを含み、
前記出力部は、前記第１ＦＥＴとカレントミラー接続され、前記制御信号を出力する第２ＦＥＴを含み、
前記フィルタ回路は、前記第１ＦＥＴのゲートと前記第２ＦＥＴのゲートとの間に設けられた、
請求項１に記載の電力増幅回路。
【請求項３】
前記フィルタ回路は、
前記第１ＦＥＴのゲートと前記第２ＦＥＴのゲートとの間に直列接続された抵抗素子と、
一端に電源電圧が供給され、他端が前記抵抗素子の一端に接続されたキャパシタと、
を含む、
請求項２に記載の電力増幅回路。
【請求項４】
第１信号を、第２信号と第３信号とに分配する分配器と、
前記第２信号を増幅して第４信号を出力する第１トランジスタを含むキャリアアンプと、
前記第３信号を増幅して第５信号を出力する第２トランジスタを含むピークアンプと、
前記第４信号及び前記第５信号を合成し、前記第１信号の増幅信号を出力する合成器と、
前記第１トランジスタのベースに、第１バイアス電流又は電圧を供給する第１バイアス回路と、
前記第２トランジスタのベースに、制御信号に応じた第２バイアス電流又は電圧を供給する第２バイアス回路と、
を備えたドハティアンプと、
前記第１トランジスタと並列接続され、前記第４信号のレベルに応じた第６信号を出力する第３トランジスタと、
前記第６信号に応じた前記制御信号を前記第２バイアス回路に供給する制御回路と、
を備える、電力増幅回路。
【請求項５】
前記制御回路は、
前記第３トランジスタに直列接続され、前記第６信号のレベルに応じた検出信号を出力する第１ＦＥＴと、
前記第１ＦＥＴとカレントミラー接続され、前記検出信号に応じた前記制御信号を出力する第２ＦＥＴと、
前記第１ＦＥＴのゲートと前記第２ＦＥＴのゲートとの間に設けられたフィルタ回路であって、前記検出信号の交流成分を減衰させるフィルタ回路と、
を含む、
請求項４に記載の電力増幅回路。
【請求項６】
前記フィルタ回路は、
前記第１ＦＥＴのゲートと前記第２ＦＥＴのゲートとの間に直列接続された抵抗素子と、
一端に電源電圧が供給され、他端が前記抵抗素子の一端に接続されたキャパシタと、
を含む、
請求項５に記載の電力増幅回路。
【請求項７】
第１信号を、第２信号と第３信号とに分配する分配器と、
前記第２信号を増幅して第４信号を出力するキャリアアンプと、
前記第３信号を増幅して第５信号を出力するピークアンプと、
前記第４信号及び前記第５信号を合成し、前記第１信号の増幅信号を出力する合成器と、
前記キャリアアンプに、第１バイアス電流又は電圧を供給する第１バイアス回路と、
前記ピークアンプに、制御信号に応じた第２バイアス電流又は電圧を供給する第２バイアス回路と、
を備えたドハティアンプと、
入力信号を増幅して前記第１信号を出力するアンプと、
前記アンプに第３バイアス電流又は電圧を供給する第３バイアス回路と、
前記入力信号のレベルに応じた前記制御信号を前記第２バイアス回路に供給する制御回路と、
を備える、電力増幅回路。
【請求項８】
前記第３バイアス回路は、前記第３バイアス電流を出力するトランジスタを含み、
前記制御回路は、
前記トランジスタに直列接続され、前記入力信号のレベルに応じた検出信号を出力する第１ＦＥＴと、
前記第１ＦＥＴとカレントミラー接続され、前記検出信号に応じた前記制御信号を出力する第２ＦＥＴと、
前記第１ＦＥＴのゲートと前記第２ＦＥＴのゲートとの間に設けられたフィルタ回路であって、前記検出信号の交流成分を減衰させるフィルタ回路と、
を含む、
請求項７に記載の電力増幅回路。
【請求項９】
前記フィルタ回路は、
前記第１ＦＥＴのゲートと前記第２ＦＥＴのゲートとの間に直列接続された抵抗素子と、
一端に電源電圧が供給され、他端が前記抵抗素子の一端に接続されたキャパシタと、
を含む、
請求項８に記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
高効率な電力増幅回路として、ドハティアンプが知られている。ドハティアンプは、一般的に、入力信号の電力レベルにかかわらず動作するキャリアアンプと、入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピークアンプとが並列に接続された構成である。当該構成では、入力信号の電力レベルが大きい場合、キャリアアンプが飽和出力電力レベルで飽和を維持しながら動作する。これにより、ドハティアンプは、通常の電力増幅回路に比べて効率を向上させることができる。
【０００３】
このようなドハティアンプの変形例として、例えば特許文献１には、キャリアアンプのベース電流によってキャリアアンプの飽和状態を検出し、検出信号を用いてピークアンプのバイアス電流を制御する構成が開示されている。当該構成では、出力電力に応じてピークアンプのバイアス電流を調整することにより、一般的なドハティアンプに比べてＡＭ−ＡＭ特性を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１６／０２４１２０９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示されるドハティアンプでは、キャリアアンプのベースに供給される入力信号に交流成分が含まれるため、当該キャリアアンプのベース電流を検出して得られる検出信号にも交流成分が含まれ得る。この場合、交流成分が含まれた検出信号によりピークアンプのバイアス回路が制御されることとなる。従って、ピークアンプへのバイアス電流の供給が不安定となり、出力電力の高調波歪み等の特性の劣化を招くおそれがある。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、ＡＭ−ＡＭ特性を向上させつつ高調波歪みが抑制される電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る電力増幅回路は、第１信号を、第２信号と第３信号とに分配する分配器と、第２信号を増幅して第４信号を出力するキャリアアンプと、第３信号を増幅して第５信号を出力するピークアンプと、第４信号及び第５信号を合成し、第１信号の増幅信号を出力する合成器と、キャリアアンプに、第１バイアス電流又は電圧を供給する第１バイアス回路と、ピークアンプに、制御信号に応じた第２バイアス電流又は電圧を供給する第２バイアス回路と、を備えたドハティアンプと、第２信号のレベルに応じた制御信号を第２バイアス回路に供給する制御回路と、を備え、制御回路は、第２信号のレベルに応じた検出信号を出力する検出部と、検出信号に応じた制御信号を出力する出力部と、検出信号の交流成分又は制御信号の交流成分を減衰させるフィルタ回路と、を含む。
【０００８】
本発明の一側面に係る電力増幅回路は、第１信号を、第２信号と第３信号とに分配する分配器と、第２信号を増幅して第４信号を出力する第１トランジスタを含むキャリアアンプと、第３信号を増幅して第５信号を出力する第２トランジスタを含むピークアンプと、第４信号及び第５信号を合成し、第１信号の増幅信号を出力する合成器と、第１トランジスタのベースに、第１バイアス電流又は電圧を供給する第１バイアス回路と、第２トランジスタのベースに、制御信号に応じた第２バイアス電流又は電圧を供給する第２バイアス回路と、を備えたドハティアンプと、第１トランジスタと並列接続され、第４信号のレベルに応じた第６信号を出力する第３トランジスタと、第６信号に応じた制御信号を第２バイアス回路に供給する制御回路と、を備える。
【０００９】
本発明の一側面に係る電力増幅回路は、第１信号を、第２信号と第３信号とに分配する分配器と、第２信号を増幅して第４信号を出力するキャリアアンプと、第３信号を増幅して第５信号を出力するピークアンプと、第４信号及び第５信号を合成し、第１信号の増幅信号を出力する合成器と、キャリアアンプに、第１バイアス電流又は電圧を供給する第１バイアス回路と、ピークアンプに、制御信号に応じた第２バイアス電流又は電圧を供給する第２バイアス回路と、を備えたドハティアンプと、入力信号を増幅して第１信号を出力するアンプと、アンプに第３バイアス電流又は電圧を供給する第３バイアス回路と、入力信号のレベルに応じた制御信号を第２バイアス回路に供給する制御回路と、を備える。
【発明の効果】
【００１０】
本発明によれば、ＡＭ−ＡＭ特性を向上させつつ高調波歪みが抑制される電力増幅回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る電力増幅回路の構成例を示す概念図である。
【図２】本発明の第１実施形態に係る電力増幅回路の構成例を示す回路図である。
【図３】一般的なドハティアンプにおいて、ピークアンプのバイアス電圧を変化させた場合におけるＡＭ−ＡＭ特性を示す図である。
【図４】バイアス回路１２２の変形例を示す回路図である。
【図５】本発明の第１実施形態の変形例に係る電力増幅回路の構成例を示す回路図である。
【図６】本発明の第２実施形態に係る電力増幅回路の構成例を示す回路図である。
【図７】本発明の第３実施形態に係る電力増幅回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本発明の第１実施形態に係る電力増幅回路の構成例を示す概念図である。図１に示される電力増幅回路１００は、例えば、携帯電話等の移動体通信機に搭載され、基地局に送信する無線周波数（ＲＦ：Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。電力増幅回路１００は、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）−ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）、ＬＴＥ−ＴＤＤ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）、ＬＴＥ−Ａｄｖａｎｃｅｄ、ＬＴＥ−Ａｄｖａｎｃｅｄ  Ｐｒｏ等の通信規格の信号の電力を増幅する。また、ＲＦ信号の周波数は、例えば数百ＭＨｚ〜数ＧＨｚ程度である。なお、電力増幅回路１００が増幅する信号の通信規格及び周波数はこれらに限られない。
【００１４】
電力増幅回路１００は、例えば、ドライバアンプ１１０、キャリアアンプ１１１、ピークアンプ１１２、バイアス回路１２０〜１２２、制御回路１３０、分配器１４０、合成器１５０及びキャパシタＣ１〜Ｃ３を備える。なお、図１では、初段のアンプ（ドライバアンプ１１０）と後段のアンプ（キャリアアンプ１１１及びピークアンプ１１２）によりＲＦ信号の電力が２段階で増幅される構成が示されているが、当該段数は１段であってもよく、又は３段以上であってもよい。以下に、各構成要素について具体的に説明する。
【００１５】
ドライバアンプ１１０及びバイアス回路１２０は、電力増幅回路１００に入力される入力信号ＲＦｉｎを増幅する初段の増幅回路を構成する。
【００１６】
ドライバアンプ１１０は、キャパシタＣ１を経由して入力される入力信号ＲＦｉｎを増幅し、増幅信号ＲＦ１（第１信号）を出力する。当該増幅信号ＲＦ１は、分配器１４０に供給される。ドライバアンプ１１０は、特に限定されないが、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタ、又は電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等により構成される。なお、後述するキャリアアンプ１１１及びピークアンプ１１２においても同様である。
【００１７】
バイアス回路１２０（第３バイアス回路）は、ドライバアンプ１１０にバイアス電流又は電圧（第３バイアス電流又は電圧）を供給する。ドライバアンプ１１０は、バイアス回路１２０から供給されるバイアス電流又は電圧に応じてゲインが制御される。
【００１８】
キャパシタＣ１は、入力されるＲＦ信号に重畳される直流成分を遮断し、交流成分のみを通過させるカップリングコンデンサである。なお、キャパシタＣ２，Ｃ３においても同様である。
【００１９】
キャリアアンプ１１１、ピークアンプ１１２、バイアス回路１２１，１２２、制御回路１３０、分配器１４０及び合成器１５０は、ドライバアンプ１１０から出力される増幅信号ＲＦ１をさらに増幅する後段の増幅回路を構成する。当該後段の増幅回路は、一般的なドハティアンプに類似の構成である。
【００２０】
分配器１４０は、増幅信号ＲＦ１を、キャリアアンプ１１１への信号ＲＦ２（第２信号）と、ピークアンプ１１２への信号ＲＦ３（第３信号）に分配する。分配器１４０は、例えばインダクタ及びキャパシタにより構成される。分配器１４０から出力される２つの信号ＲＦ２，ＲＦ３は、位相差が例えば９０度であるように分配される。
【００２１】
キャリアアンプ１１１は、入力される信号ＲＦ２（第２信号）を増幅し、増幅信号ＲＦ４（第４信号）を出力する。また、ピークアンプ１１２は、入力される信号ＲＦ３（第３信号）を増幅し、増幅信号ＲＦ５（第５信号）を出力する。ここで、キャリアアンプ１１１は、入力信号ＲＦｉｎの電力レベルにかかわらず動作する。他方、ピークアンプ１１２は、入力信号ＲＦｉｎの電力レベルが、最大レベルから所定レベル低いレベル（バックオフ点）以上の領域において動作する。これにより、入力信号ＲＦｉｎの電力レベルが比較的低い領域（バックオフ点未満の領域）においては、キャリアアンプ１１１のみが動作する。また、入力信号ＲＦｉｎの電力レベルが比較的高い領域（バックオフ点以上の領域）においては、キャリアアンプ１１１及びピークアンプ１１２の両方が動作する。このように、ドハティアンプは、入力信号ＲＦｉｎの電力レベルが比較的高い領域において、飽和出力電力付近で飽和を維持しながら動作するキャリアアンプ１１１を備えることにより、１つのアンプのみを用いた構成に比べて効率が向上する。
【００２２】
バイアス回路１２１（第１バイアス回路）は、キャリアアンプ１１１にバイアス電流又は電圧（第１バイアス電流又は電圧）を供給する。バイアス回路１２２（第２バイアス回路）は、ピークアンプ１１２にバイアス電流又は電圧（第２バイアス電流又は電圧）を供給する。また、キャリアアンプ１１１及びピークアンプ１１２は、それぞれ、バイアス回路１２１及びバイアス回路１２２から供給されるバイアス電流又は電圧に応じてゲインが制御される。なお、例えば、キャリアアンプ１１１がＡＢ級となるようにバイアスされ、ピークアンプ１１２がＣ級となるようにバイアスされてもよい。
【００２３】
制御回路１３０は、キャリアアンプ１１１に供給される信号ＲＦ２のレベル又は入力信号ＲＦｉｎのレベルを検出し（図１破線矢印）、当該レベルに応じた制御信号ｃｏｎｔをピークアンプ１１２のバイアス回路１２２に供給する（図１実線矢印）。これにより、キャリアアンプ１１１の飽和状態に応じて、ピークアンプ１１２に供給されるバイアス電流又は電圧を調整することができる。従って、一般的なドハティアンプに比べてＡＭ−ＡＭ特性が向上する。なお、バイアス回路１２１，１２２及び制御回路１３０の具体的な構成については、以下に実施形態ごとに説明する。
【００２４】
合成器１５０は、キャリアアンプ１１１から出力される増幅信号ＲＦ４と、ピークアンプ１１２から出力される増幅信号ＲＦ５とを合成し、増幅信号ＲＦｏｕｔとして出力する。合成器１５０は、増幅信号ＲＦ４及び増幅信号ＲＦ５の位相を変換しつつ、キャリアアンプ１１１の出力インピーダンス及びピークアンプ１１２の出力インピーダンスのいずれか一方又は双方を変換するインピーダンス整合の機能も兼ねる。例えば、信号ＲＦ２と信号ＲＦ３の位相差が９０度であった場合、増幅信号ＲＦ４と増幅信号ＲＦ５の位相差が０度となるように位相が変換される。次に、バイアス回路１２２の制御について、実施形態ごとに詳細に説明する。
【００２５】
図２は、本発明の第１実施形態に係る電力増幅回路の構成例を示す回路図である。具体的には、図２は、図１に示される電力増幅回路１００のうち、キャリアアンプ１１１、ピークアンプ１１２、バイアス回路１２１，１２２及び制御回路１３０の回路構成の具体例を示した図である。なお、図２においては、分配器１４０以降の構成のみを図示し、前段のアンプの構成を省略する。図２に示される構成要素のうち、図１に示される構成要素に対応する構成要素については、同様の符号を用いて説明を省略する。
【００２６】
トランジスタＱ１（第１トランジスタ）は、キャリアアンプ１１１を構成するＨＢＴである。トランジスタＱ２（第２トランジスタ）は、ピークアンプ１１２を構成するＨＢＴである。具体的には、トランジスタＱ１は、コレクタにインダクタＬ１を経由して電源電圧Ｖｃｃが供給され、ベースにキャパシタＣ２を経由して信号ＲＦ２が供給され、エミッタが接地される。同様に、トランジスタＱ２は、コレクタにインダクタＬ２を経由して電源電圧Ｖｃｃが供給され、ベースにキャパシタＣ３を経由して信号ＲＦ３が供給され、エミッタが接地される。インダクタＬ１，Ｌ２は、信号の電源回路への漏出を抑制するチョークインダクタである。
【００２７】
バイアス回路１２１Ａ（第１バイアス回路）は、所定のバイアス電流Ｉｂｉａｓ１をトランジスタＱ１のベースに供給する。具体的には、バイアス回路１２１Ａは、例えば、電圧源１６０、トランジスタＱ３及び抵抗素子Ｒ１を備える。
【００２８】
電圧源１６０は、所定の電圧を生成し、トランジスタＱ３のベースに供給する。
【００２９】
トランジスタＱ３は、コレクタに制御回路１３０Ａを経由して電源電圧Ｖｃｃが供給され、エミッタが抵抗素子Ｒ１を経由してトランジスタＱ１のベースに接続される。これにより、バイアス回路１２１Ａでは、トランジスタＱ３のエミッタから、バイアス電流Ｉｂｉａｓ１が抵抗素子Ｒ１を経由してトランジスタＱ１のベースに供給される。なお、抵抗素子Ｒ１は、トランジスタＱ１の温度上昇によるバイアス電流Ｉｂｉａｓ１の増加を抑制する。
【００３０】
制御回路１３０Ａは、例えば、検出部１３１Ａ、フィルタ回路１３２Ａ及び出力部１３３Ａを含む。
【００３１】
検出部１３１Ａは、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）（第１ＦＥＴ）を含む。ＰチャネルＭＯＳＦＥＴ（ＭＰ１）は、ソースに電源電圧Ｖｃｃが供給され、ゲートがドレインに接続され、ドレインがバイアス回路１２１Ａに含まれるトランジスタＱ３のコレクタに接続される。すなわち、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）は、トランジスタＱ３に直列接続される。これにより、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のドレイン電流Ｉｄ１（検出信号）は、トランジスタＱ３が出力するバイアス電流Ｉｂｉａｓ１と同量となる（Ｉｄ１＝Ｉｂｉａｓ１）。また、信号ＲＦ２の電力レベルの増大に伴ってトランジスタＱ１のベース電流が変動し、これによりバイアス電流Ｉｂｉａｓ１（＝Ｉｄ１）の電流量が増加する。すなわち、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のドレイン電流Ｉｄ１は、信号ＲＦ２の電力レベルに応じて変動する。従って、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）は、信号ＲＦ２の電力レベルを検出する検出部として機能する。
【００３２】
フィルタ回路１３２Ａは、例えば、キャパシタＣ４及び抵抗素子Ｒ４を含むローパスフィルタである。当該ローパスフィルタのカットオフ周波数は、ＲＦ信号の搬送波周波数よりも低くする。さらに、ＲＦ信号の変調方式が包絡線の変化を伴う場合には、包絡線成分の周波数よりも高くする。キャパシタＣ４は、一端に電源電圧Ｖｃｃが供給され、他端がＰチャネルＭＯＳＦＥＴ（ＭＰ２）のゲートと抵抗素子Ｒ４の一端との接続点に接続される。抵抗素子Ｒ４は、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のゲートと、ＰチャネルＭＯＳＦＥＴ（ＭＰ２）のゲートとの間に直列接続される。フィルタ回路１３２Ａは、以下の機能を有する。
【００３３】
すなわち、トランジスタＱ１のベースに供給される信号ＲＦ２に応じて、トランジスタＱ１のベース電流が変動する。そして、トランジスタＱ１のベース電流の変動に伴い、トランジスタＱ３のエミッタから出力されるバイアス電流Ｉｂｉａｓ１も変動する。すなわち、トランジスタＱ１のベース電流の変動に伴い、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のドレイン電流Ｉｄ１が変動する。従って、信号ＲＦ２に応じてＰチャネルＭＯＳＦＥＴ（ＭＰ１）のドレイン電流Ｉｄ１が変動する。ここで、信号ＲＦ２はＲＦ信号であるため、ドレイン電流Ｉｄ１にはＲＦ信号の搬送波付近の周波数の交流成分が含まれることとなる。従って、仮に制御回路１３０Ａがフィルタ回路１３２Ａを備えていなければ、交流成分が含まれたドレイン電流Ｉｄ１が出力部１３３Ａに伝わり、交流成分が含まれた制御信号ｃｏｎｔによってバイアス回路１２２Ａが制御されることとなる。これにより、トランジスタＱ２に供給されるバイアス電流Ｉｂｉａｓ２の電流量が変動し、合成器１５０が出力する出力電力の高調波歪み等の特性の劣化を招くおそれがある。
【００３４】
この点、フィルタ回路１３２Ａは、ドレイン電流Ｉｄ１に含まれた交流成分を減衰させた信号を出力部１３３Ａに供給する。これにより、交流成分が出力部１３３Ａに伝わることが抑制される。なお、フィルタ回路１３２Ａの構成はこれに限定されず、交流成分が減衰されれば他の構成であってもよい。例えば、フィルタ回路１３２Ａは、キャパシタとインダクタの組み合わせ等により構成されてもよい。
【００３５】
出力部１３３Ａは、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）とカレントミラー接続されたＰチャネルＭＯＳＦＥＴ（ＭＰ２）（第２ＦＥＴ）を含む。ＰチャネルＭＯＳＦＥＴ（ＭＰ２）は、ソースに電源電圧Ｖｃｃが供給され、ゲートがＰチャネルＭＯＳＦＥＴ（ＭＰ１）のゲートに接続され、ドレインがバイアス回路１２２Ａに含まれるトランジスタＱ５のコレクタに接続される。これにより、ＰチャネルＭＯＳＦＥＴ（ＭＰ２）のソース・ドレイン間には、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のドレイン電流Ｉｄ１に比例した電流（ドレイン電流Ｉｄ２）が流れる（Ｉｄ２∝Ｉｄ１）。また、上述の通り、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のドレイン電流Ｉｄ１は、信号ＲＦ２の電力レベルに応じて変動する。従って、ＰチャネルＭＯＳＦＥＴ（ＭＰ２）のドレイン電流Ｉｄ２は、信号ＲＦ２の電力レベルに応じて変動する。ドレイン電流Ｉｄ２は、バイアス電流Ｉｂｉａｓ２を制御する制御信号ｃｏｎｔとして、バイアス回路１２２Ａに供給される。
【００３６】
このように、制御回路１３０Ａは、信号ＲＦ２の電力レベルを検出し、検出された電力レベルに応じたドレイン電流Ｉｄ２（制御信号ｃｏｎｔ）を、バイアス回路１２２Ａに供給する。
【００３７】
バイアス回路１２２Ａ（第２バイアス回路）は、制御回路１３０Ａから供給される制御信号ｃｏｎｔに応じたバイアス電流Ｉｂｉａｓ２をトランジスタＱ２のベースに供給する。具体的には、バイアス回路１２２Ａは、例えば、トランジスタＱ４〜Ｑ６及び抵抗素子Ｒ２，Ｒ３を備える。トランジスタＱ５は、コレクタとベースが接続され（以下、「ダイオード接続」とも呼ぶ。）、コレクタに制御信号ｃｏｎｔが供給され、エミッタがトランジスタＱ６のコレクタに接続される。トランジスタＱ６は、ダイオード接続され、コレクタがトランジスタＱ５のエミッタに接続され、エミッタが接地される。これにより、トランジスタＱ５のコレクタに、所定レベルの電圧Ｖｃ（例えば、２．６Ｖ程度）が生成される。トランジスタＱ４及び抵抗素子Ｒ２については、それぞれ、バイアス回路１２１ＡにおけるトランジスタＱ３及び抵抗素子Ｒ１と同様であるため、詳細な説明を省略する。
【００３８】
抵抗素子Ｒ３は、一端がトランジスタＱ５のコレクタに接続され、他端がトランジスタＱ５のエミッタに接続される。これにより、制御回路１３０Ａから供給されるドレイン電流Ｉｄ２が、電流量が少ない場合は抵抗素子Ｒ３に流れ、電流量が増加するとトランジスタＱ５に流れるようになる。従って、トランジスタＱ５のコレクタ電圧Ｖｃは、ドレイン電流Ｉｄ２の電流量が少ない領域においては線形で上昇し、電流量の増加に伴って対数関数的に上昇する特性となる。ゆえに、バイアス回路１２２Ａは、抵抗素子Ｒ３を備えない構成に比べて、コレクタ電圧Ｖｃの立ち上がりが緩やかになる。バイアス回路１２２Ａは、当該コレクタ電圧Ｖｃの電圧値に応じたバイアス電流Ｉｂｉａｓ２を生成し、トランジスタＱ２のベースに供給する。
【００３９】
上述の構成により、電力増幅回路１００Ａでは、信号ＲＦ２の電力レベルが大きくなると、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のドレイン電流Ｉｄ１が増加し、それに伴いＰチャネルＭＯＳＦＥＴ（ＭＰ２）のドレイン電流Ｉｄ２も増加する。これにより、バイアス回路１２２Ａに供給されるドレイン電流Ｉｄ２が増加する。すなわち、信号ＲＦ２の電力レベルに応じて、バイアス電流Ｉｂｉａｓ２の電流量が制御される。従って、キャリアアンプ１１１の飽和状態に伴ってピークアンプ１１２の動作状態を制御することができ、ＡＭ−ＡＭ特性を向上させることができる。また、電力増幅回路１００Ａでは、制御回路１３０Ａがフィルタ回路１３２Ａを備えることにより、信号ＲＦ２の電力レベルが大きく交流成分がドレイン電流Ｉｄ１に含まれても、当該交流成分が減衰されて出力部１３３Ａに伝わる。従って、特許文献１に開示される構成に比べて、ピークアンプ１１２に供給されるバイアス電流Ｉｂｉａｓ２の電流量が安定し、出力電力の高調波歪み等の特性の劣化が抑制される。
【００４０】
図３は、一般的なドハティアンプにおいて、ピークアンプのバイアス電圧を変化させた場合におけるＡＭ−ＡＭ特性を示す図である。具体的には、図３は、ドハティアンプにおけるピークアンプのバイアス電圧を、０Ｖ、１．９Ｖ、２．１Ｖ、２．３Ｖとした場合におけるＡＭ−ＡＭ特性を示している。図３に示されるグラフにおいて、縦軸は利得（ｄＢ）を示し、横軸は出力電力（ｄＢｍ）を示す。
【００４１】
図３に示されるように、ピークアンプのバイアス電圧が固定であるとすると、バイアス電圧が０Ｖ又は１．９Ｖの場合、出力電力の増大に伴って利得が低下している。一方、バイアス電圧が２．１Ｖ又は２．３Ｖの場合、出力電力の増大に伴って利得が一度上昇したのち、低下している。従って、出力電力のレベルに応じてバイアス電圧を変動させると、ドハティアンプ全体として図３に示される丸印を結んだようなＡＭ−ＡＭ特性となり、利得の線形性が向上することが分かる。このことから、電力増幅回路１００Ａにおいて、信号ＲＦ２の電力レベルに応じてピークアンプ１１２のバイアス電流Ｉｂｉａｓ２を制御することにより、ＡＭ−ＡＭ特性が向上することが分かる。
【００４２】
図４は、バイアス回路１２２の変形例を示す回路図である。図４に示されるバイアス回路１２２Ｂは、図２に示されるバイアス回路１２２Ａに比べて、抵抗素子Ｒ３の代わりに抵抗素子Ｒ５を備える。
【００４３】
抵抗素子Ｒ５は、一端がトランジスタＱ５のコレクタに接続され、他端が接地に接続される。これにより、図２に示されるように、抵抗素子Ｒ３がトランジスタＱ５のコレクタ・エミッタ間に接続される構成に比べて、電圧Ｖｃの変化範囲が、トランジスタ１個分のベース-エミッタ間電圧から２個分のベース-エミッタ間電圧となる。これにより、バイアス電流Ｉｂｉａｓ２の制御範囲が拡大する。
【００４４】
図５は、本発明の第１実施形態の変形例に係る電力増幅回路の構成例を示す回路図である。図５に示される電力増幅回路１００Ｂは、電力増幅回路１００Ａに比べて、制御回路における検出部及び出力部の構成が異なる。具体的には、図５に示される制御回路１３０Ｂは、検出部１３１Ｂ及び出力部１３３Ｂを備える。
【００４５】
検出部１３１Ｂは、抵抗素子Ｒ６を備える。抵抗素子Ｒ６は、一端に電源電圧Ｖｃｃが供給され、他端がトランジスタＱ３のコレクタに接続される。これにより、抵抗素子Ｒ６には、バイアス電流Ｉｂｉａｓ１と同量の電流が流れる。従って、信号ＲＦ２の電力レベルの増大に伴ってバイアス電流Ｉｂｉａｓ１が増加すると、抵抗素子Ｒ６における電圧降下が大きくなり、抵抗素子Ｒ６の一端と他端の電圧差が大きくなる。
【００４６】
出力部１３３Ｂは、オペアンプＯＰ１を備える。オペアンプＯＰ１は、非反転入力端子に抵抗素子Ｒ６の一端における電圧が供給され、反転入力端子に抵抗素子Ｒ６の他端における電圧が供給される。これにより、オペアンプＯＰ１は、出力端子から抵抗素子Ｒ６の電圧差に比例した電圧（制御信号）を出力する。すなわち、オペアンプＯＰ１が出力する電圧は、バイアス電流Ｉｂｉａｓ１の電流量に比例した値となる。
【００４７】
このように、制御回路１３０Ｂは、バイアス電流Ｉｂｉａｓ１に応じた電圧をバイアス回路１２２Ａに供給することができる。また、フィルタ回路１３２Ａは、オペアンプＯＰ１の出力電圧に含まれる交流成分を減衰する。
【００４８】
上述の構成によっても、バイアス回路１２２Ａは、制御回路１３０Ｂから供給される制御信号ｃｏｎｔに応じたバイアス電流Ｉｂｉａｓ２を、トランジスタＱ２のベースに供給する。従って、電力増幅回路１００Ｂは、電力増幅回路１００Ａと同様の効果を得ることができる。このように、バイアス回路１２２Ａは、電力増幅回路１００Ａのように電流によって制御されてもよく、電力増幅回路１００Ｂのように電圧によって制御されてもよい。
【００４９】
なお、電力増幅回路１００Ｂにおいても、バイアス回路１２２Ａの代わりに、図４に示されるバイアス回路１２２Ｂの構成を適用することができる。
【００５０】
図６は、本発明の第２実施形態に係る電力増幅回路の構成例を示す回路図である。図６に示される電力増幅回路１００Ｃは、電力増幅回路１００Ａに比べて、検出部１３１Ａが検出する対象が異なる。具体的には、電力増幅回路１００Ｃは、信号ＲＦ２の電力レベルを検出するためのトランジスタＱ７をさらに備える。
【００５１】
トランジスタＱ７（第３トランジスタ）は、キャリアアンプ１１１を構成するトランジスタＱ１と並列接続される。具体的には、トランジスタＱ７は、コレクタがＰチャネルＭＯＳＦＥＴ（ＭＰ１）のドレインに接続され、ベースにキャパシタＣ２を経由した信号ＲＦ２及びバイアス電流Ｉｂｉａｓ１が供給され、エミッタが接地される。トランジスタＱ７は、例えば、トランジスタＱ１と同様の特性を有し、トランジスタＱ１よりサイズが小さいトランジスタである。これにより、トランジスタＱ７は、トランジスタＱ１が出力する増幅信号ＲＦ４のレベルに応じた電流（第６信号）を出力する。より具体的には、トランジスタＱ７は、例えば、トランジスタＱ１の出力電流に比例した電流を出力する。すなわち、トランジスタＱ７は、トランジスタＱ１を複製する機能を有する。
【００５２】
検出部１３１Ａに含まれるＰチャネルＭＯＳＦＥＴ（ＭＰ１）のソース・ドレイン間には、トランジスタＱ７を流れる電流と同量の電流（検出信号）が流れる。従って、検出部１３１Ａは、ドレイン電流Ｉｄ１により信号ＲＦ２の電力レベルを検出することができる。フィルタ回路１３２Ａ及び出力部１３３Ａの動作については、電力増幅回路１００Ａと同様であるため、詳細な説明を省略する。
【００５３】
上述の構成によっても、電力増幅回路１００Ｃは、信号ＲＦ２の電力レベルに応じて、バイアス回路１２２Ａに供給されるドレイン電流Ｉｄ２の電流量が制御される。従って、電力増幅回路１００Ｃは、電力増幅回路１００Ａと同様の効果を得ることができる。また、電力増幅回路１００Ｃでは、トランジスタＱ１よりサイズが小さいトランジスタＱ７の出力電流が検出される。これにより、トランジスタＱ１のベース電流が検出される構成に比べて、ドレイン電流Ｉｄ１に含まれる交流成分が抑制される。従って、電力増幅回路１００Ｃにおいて、制御回路１３０Ａはフィルタ回路１３２Ａを備えていなくてもよい。
【００５４】
なお、電力増幅回路１００Ｃにおいても、バイアス回路１２２Ａの代わりに、図４に示されるバイアス回路１２２Ｂの構成を適用することができる。また、制御回路１３０Ａの代わりに、図５に示される制御回路１３０Ｂの構成を適用することができる。
【００５５】
図７は、本発明の第３実施形態に係る電力増幅回路の構成例を示す回路図である。図７に示される電力増幅回路１００Ｄは、電力増幅回路１００Ａ，１００Ｂに比べて、検出部１３１Ａが検出する対象が異なる。具体的には、電力増幅回路１００Ｄにおいて、検出部１３１Ａは、ドライバアンプ１１０に供給されるバイアス電流Ｉｂｉａｓ３を検出する。
【００５６】
トランジスタＱ８は、ドライバアンプ１１０を構成する。具体的には、トランジスタＱ８は、コレクタにインダクタＬ３を経由して電源電圧Ｖｃｃが供給され、ベースにキャパシタＣ１を経由して入力信号ＲＦｉｎが供給され、エミッタが接地される。また、トランジスタＱ８のベースには、バイアス回路１２０Ａからバイアス電流Ｉｂｉａｓ３（第３バイアス電流）が供給される。
【００５７】
バイアス回路１２０Ａ（第３バイアス回路）は、例えば、電圧源１６１、トランジスタＱ９及び抵抗素子Ｒ７を備える。電圧源１６１、トランジスタＱ９及び抵抗素子Ｒ７の機能については、図２に示されるバイアス回路１２１Ａにおける電圧源１６１、トランジスタＱ３及び抵抗素子Ｒ１と同様であるため、詳細な説明を省略する。
【００５８】
本実施形態において、検出部１３１Ａは、バイアス回路１２０Ａを流れるバイアス電流Ｉｂｉａｓ３の電流量を検出する。具体的には、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）は、バイアス電流Ｉｂｉａｓ３を出力するトランジスタＱ９と直列接続される。これにより、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のソース・ドレイン間には、トランジスタＱ１１が出力するバイアス電流Ｉｂｉａｓ３と同量の電流が流れる。また、入力信号ＲＦｉｎの電力レベルの増大に伴ってトランジスタＱ８のベース電流が変動し、これによりバイアス電流Ｉｂｉａｓ３（＝Ｉｄ１）の電流量が増加する。従って、検出部１３１Ａは、ドレイン電流Ｉｄ１によって入力信号ＲＦｉｎの電力レベルを検出することができる。フィルタ回路１３２Ａ及び出力部１３３Ａの動作については、電力増幅回路１００Ａと同様であるため、詳細な説明を省略する。
【００５９】
上述の構成によっても、電力増幅回路１００Ｄでは、入力信号ＲＦｉｎの電力レベルに応じて、バイアス回路１２２Ａに供給されるドレイン電流Ｉｄ２の電流量が制御される。従って、電力増幅回路１００Ｄは、電力増幅回路１００Ａと同様の効果を得ることができる。また、電力増幅回路１００Ｄでは、初段のトランジスタＱ８のベース電流が検出されるため、後段のトランジスタＱ１のベース電流が検出される構成に比べて、検出対象となる信号の電力レベルが低いため、ドレイン電流Ｉｄ１に含まれる交流成分が抑制される。従って、電力増幅回路１００Ｄにおいて、制御回路１３０Ａはフィルタ回路１３２Ａを備えていなくてもよい。
【００６０】
なお、電力増幅回路１００Ｄにおいても、バイアス回路１２２Ａの代わりに、図４に示されるバイアス回路１２２Ｂの構成を適用することができる。また、制御回路１３０Ａの代わりに、図５に示される制御回路１３０Ｂの構成を適用することができる。
【００６１】
以上、本発明の例示的な実施形態について説明した。電力増幅回路１００Ａ，１００Ｂは、信号ＲＦ２を増幅して増幅信号ＲＦ４を出力するキャリアアンプ１１１と、信号ＲＦ３を増幅して増幅信号ＲＦ５を出力するピークアンプ１１２と、キャリアアンプ１１１又はピークアンプ１１２にバイアス電流又は電圧をそれぞれ供給するバイアス回路１２１，１２２と、を備えたドハティアンプ、及び制御回路１３０を備える。また、制御回路１３０Ａ，１３０Ｂは、信号ＲＦ２のレベルに応じた検出信号を出力する検出部１３１Ａ，１３１Ｂと、検出信号に応じた制御信号をバイアス回路１２２にする出力部１３３Ａ，１３３Ｂと、検出信号又は制御信号の交流成分を減衰させるフィルタ回路１３２Ａと、を備える。これにより、電力増幅回路１００Ａ，１００Ｂでは、信号ＲＦ２の電力レベルに応じてバイアス電流Ｉｂｉａｓ２の電流量が制御される。従って、キャリアアンプ１１１の飽和状態に伴ってピークアンプ１１２の動作状態が制御されるため、ＡＭ−ＡＭ特性を向上させることができる。また、電力増幅回路１００Ａ，１００Ｂでは、制御回路１３０Ａ，１３０Ｂがフィルタ回路１３２Ａを備えることにより、検出信号又は制御信号に含まれる交流成分が減衰されてバイアス回路１２２に供給される。従って、ピークアンプ１１２に供給されるバイアス電流Ｉｂｉａｓ２が安定し、出力電力の高調波歪み等の特性の劣化が抑制される。
【００６２】
また、電力増幅回路１００Ａ，１００Ｃ，１００Ｄにおいて、制御回路１３０Ａは、カレントミラー接続されたＰチャネルＭＯＳＦＥＴ（ＭＰ１，ＭＰ２）と、フィルタ回路１３２Ａとを備える。これにより、検出信号の出力と、当該検出信号に応じた制御信号の生成を行うことができる。
【００６３】
また、電力増幅回路１００Ａ，１００Ｃ，１００Ｄにおいて、フィルタ回路１３２Ａの構成は特に限定されないが、例えば、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）のゲートとＰチャネルＭＯＳＦＥＴ（ＭＰ２）のゲートとの間に直列接続された抵抗素子Ｒ４と、一端に電源電圧Ｖｃｃが供給され、他端が抵抗素子Ｒ４の一端に接続されたキャパシタＣ４とを含んでいてもよい。
【００６４】
また、電力増幅回路１００Ｃは、キャリアアンプ１１１を構成するトランジスタＱ１に並列接続されたトランジスタＱ７を備え、検出部１３１Ａは、トランジスタＱ７が出力する信号を検出する。これにより、電力増幅回路１００Ｃでは、信号ＲＦ２の電力レベルに応じて、バイアス電流Ｉｂｉａｓ２の電流量が制御される。従って、キャリアアンプ１１１の飽和状態に伴ってピークアンプ１１２の動作状態が制御されるため、ＡＭ−ＡＭ特性を向上させることができる。また、電力増幅回路１００Ｃでは、トランジスタＱ１の複製であるトランジスタＱ７の出力電流が検出されるため、トランジスタＱ１のベース電流が検出される構成に比べて、検出信号に含まれる交流成分が抑制される。
【００６５】
また、電力増幅回路１００Ｄは、ドライバアンプ１１０を備え、検出部１３１Ａは、ドライバアンプ１１０に入力される入力信号ＲＦｉｎに応じた検出信号を検出する。これにより、電力増幅回路１００Ｄでは、入力信号ＲＦｉｎの電力レベルに応じて、バイアス電流Ｉｂｉａｓ２の電流量が制御される。従って、キャリアアンプ１１１の飽和状態に伴ってピークアンプ１１２の動作状態が制御されるため、ＡＭ−ＡＭ特性を向上させることができる。また、電力増幅回路１００Ｄでは、初段のドライバアンプ１１０のベース電流が検出されるため、後段のトランジスタＱ１のベース電流が検出される構成に比べて、検出対象となる信号の電力レベルが低いため、検出信号に含まれる交流成分が抑制される。
【００６６】
なお、上述の実施形態及び変形例においては、いずれも、入力信号ＲＦｉｎ又は信号ＲＦ２のレベルが、それぞれの信号が供給されるトランジスタのベース電流又はコレクタ電流により検出される構成が示されているが、当該信号のレベルの検出対象は電流に限られず、電圧レベルが検出されてもよく、又は電力レベルが検出されてもよい。
【００６７】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。すなわち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００６８】
１００…電力増幅回路、１１０…ドライバアンプ、１１１…キャリアアンプ、１１２…ピークアンプ、１２０〜１２２…バイアス回路、１３０…制御回路、１３１…検出部、１３２…フィルタ回路、１３３…出力部、１４０…分配器、１５０…合成器、１６０，１６１…電圧源、Ｑ１〜Ｑ９…トランジスタ、ＭＰ１，ＭＰ２…ＰチャネルＭＯＳＦＥＴ、Ｃ１〜Ｃ４…キャパシタ、Ｌ１〜Ｌ３…インダクタ、Ｒ１〜Ｒ７…抵抗素子、ＯＰ１…オペアンプ
【図１】
2019041277.tif 000003
【図２】
2019041277.tif 000004
【図３】
2019041277.tif 000005
【図４】
2019041277.tif 000006
【図５】
2019041277.tif 000007
【図６】
2019041277.tif 000008
【図７】
2019041277.tif 000009