(57)【要約】【課題】不具合の発生を抑えることが可能な半導体装置の製造方法を提供する。【解決手段】  酸化物半導体材料を含む半導体膜を形成し、前記半導体膜に対向するゲート電極を形成し、前記ゲート電極と前記半導体膜との間に、前記ゲート電極から露出された側面を有するゲート絶縁膜を形成し、前記酸化物半導体材料を溶解可能な薬液を用いて、前記ゲート絶縁膜の前記側面を洗浄する半導体装置の製造方法。【選択図】図２
2019192852.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体材料を含む半導体膜を形成し、
前記半導体膜に対向するゲート電極を形成し、
前記ゲート電極と前記半導体膜との間に、前記ゲート電極から露出された側面を有するゲート絶縁膜を形成し、
前記酸化物半導体材料を溶解可能な薬液を用いて、前記ゲート絶縁膜の前記側面を洗浄する
半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜の前記側面を、ウェットエッチング法を用いて洗浄する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート電極および前記ゲート絶縁膜は、
前記半導体膜上に、絶縁膜および導電膜をこの順に成膜した後、
前記導電膜および前記絶縁膜をこの順にパターニングして形成する
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記導電膜および前記絶縁膜のパターニングは、前記導電膜上に所定形状のフォトレジストを形成した後、ドライエッチング法を用いて前記導電膜および前記絶縁膜を前記所定形状に成形する
請求項３に記載の半導体装置の製造方法。
【請求項５】
更に、前記フォトレジストを除去し、
前記フォトレジストの除去と、前記ゲート絶縁膜の前記側面の洗浄とを同一工程で行う
請求項４に記載の半導体装置の製造方法。
【請求項６】
更に、前記半導体膜に、前記ゲート電極に対向するチャネル領域と、前記チャネル領域よりも低い電気抵抗を有する低抵抗領域とを形成する
請求項１に記載の半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜の前記側面を洗浄する際に、前記半導体膜の前記低抵抗領域が膜減りする
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記薬液は、モノエタノールアミンを含む
請求項１に記載の半導体装置の製造方法。
【請求項９】
前記酸化物半導体材料は、インジウム（Ｉｎ）を含む
請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、酸化物半導体材料を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）等を用いた半導体装置が、様々な分野の電子機器に活用されている。薄膜トランジスタの半導体膜には、例えば、酸化物半導体材料を用いることができる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１６８６４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような半導体装置では、例えば、リーク電流の発生等、不具合の発生を抑えることが望まれている。
【０００５】
したがって、不具合の発生を抑えることが可能な半導体装置の製造方法を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本技術の一実施の形態に係る半導体装置の製造方法は、酸化物半導体材料を含む半導体膜を形成し、半導体膜に対向するゲート電極を形成し、ゲート電極と半導体膜との間に、ゲート電極から露出された側面を有するゲート絶縁膜を形成し、酸化物半導体材料を溶解可能な薬液を用いて、ゲート絶縁膜の側面を洗浄するものである。
【０００７】
本技術の一実施の形態に係る半導体装置の製造方法では、薬液を用いてゲート絶縁膜の側面を洗浄するので、ゲート絶縁膜の側面の付着物が除去される。この付着物が、仮に、酸化物半導体材料に由来した導電性成分を含んでいても、酸化物半導体材料を溶解可能な薬液を用いるので、この導電性成分も除去される。
【発明の効果】
【０００８】
本技術の一実施の形態に係る半導体装置の製造方法によれば、薬液を用いてゲート絶縁膜の側面を洗浄するようにしたので、ゲート絶縁膜の側面に付着した導電性成分を除去することができる。これにより、ゲート絶縁膜の側面の付着物に起因したリーク電流の発生が抑えられる。よって、不具合の発生を抑えることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【０００９】
【図１】本技術の一実施の形態に係る製造方法を用いて製造されたトランジスタの要部の構成を表す断面模式図である。
【図２】図１に示したトランジスタの製造方法を工程順に表す流れ図である。
【図３Ａ】図２に示した一工程（ステップＳ１０６）の状態を表す断面模式図である。
【図３Ｂ】図３Ａに示した付着物の断面構成を模式的に表す拡大図である。
【図４】図３Ａに続く工程を表す断面模式図である。
【図５】図４に続く工程を表す断面模式図である。
【図６Ａ】洗浄工程を経ずに完成したトランジスタのＩｇｓ−Ｖｇｓ特性を表す図である。
【図６Ｂ】図２に示した製造方法を用いて製造されたトランジスタのＩｇｓ−Ｖｇｓ特性を表す図である。
【図７】図１に示した半導体膜の膜減り量と、シート抵抗との関係を表す図である。
【図８】図１に示したトランジスタを適用した表示装置の機能構成を表すブロック図である。
【図９】図１に示したトランジスタを適用した撮像装置の構成を表すブロック図である。
【図１０】電子機器の構成を表すブロック図である。
【発明を実施するための形態】
【００１０】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（ゲート絶縁膜の側面の洗浄工程を含むトランジスタの製造方法）
２．適用例１（表示装置および撮像装置の例）
３．適用例２（電子機器の例）
【００１１】
＜実施の形態＞
［構成］
図１は、薄膜トランジスタ（トランジスタ１０）の要部の断面構成を模式的に表したものである。このトランジスタ１０は、後述の本技術の一実施の形態に係る薄膜トランジスタの製造方法（後述の図２）を用いて製造されたものである。トランジスタ１０は、例えば、トップゲート型の薄膜トランジスタであり、表示装置および撮像装置（後述の図８の表示装置２Ａおよび図９の撮像装置２Ｂ）等の駆動素子に用いられる。このトランジスタ１０が、本技術の半導体装置の一具体例に対応する。
【００１２】
トップゲート型のトランジスタ１０は、基板１１上に、ＵＣ（Under Coat）膜１２を介して、半導体膜１３、ゲート絶縁膜１４およびゲート電極１５をこの順に有している。このトランジスタ１０は、更に、ゲート電極１５上に、金属酸化膜１６、層間絶縁膜１７およびソース・ドレイン電極１８Ａ，１８Ｂをこの順に有している。ソース・ドレイン電極１８Ａ，１８Ｂは、層間絶縁膜１７および金属酸化膜１６を貫通する接続孔を介して半導体膜１３（後述の低抵抗領域１３ｂ）に電気的に接続されている。
【００１３】
基板１１は、例えば、ガラス，石英およびシリコンなどから構成されている。あるいは、基板１１は、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼（ＳＵＳ）などの金属板に絶縁材料を成膜したものを基板１１に用いることもできる。
【００１４】
ＵＣ膜１２は、基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜等の絶縁材料により構成されている。例えば、ＵＣ膜１２では、基板１１に近い位置から順にＵＣ膜１２ａおよびＵＣ膜１２ｂがこの順に積層されていてもよい。例えば、ＵＣ膜１２ａは窒化シリコン（ＳｉＮ）膜、ＵＣ膜１２ｂは酸化シリコン（ＳｉＯ）膜により構成されている。ＵＣ膜１２は、基板１１全面にわたって設けられている。
【００１５】
半導体膜１３は、ＵＣ膜１２上の選択的な領域に、所定の方向（例えば図１のＸ方向，第１方向）に延在して設けられている。半導体膜１３は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、半導体膜１３に酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）および酸化インジウム（ＩｎＯ）等を用いることができる。
【００１６】
半導体膜１３は、ゲート電極１５に対向するチャネル領域１３ａと、チャネル領域１３ａよりも電気抵抗の低い低抵抗領域１３ｂとが設けられている。半導体膜１３のチャネル領域１３ａ以外の部分は、例えば低抵抗領域１３ｂである。例えば、チャネル領域１３ａの一方に隣接する低抵抗領域１３ｂに、ソース・ドレイン電極１８Ａが接続され、チャネル領域１３ａの他方に隣接する低抵抗領域１３ｂに、ソース・ドレイン電極１８Ｂが接続されている。低抵抗領域１３ｂの半導体膜１３の厚み（図１のＺ方向の大きさ）は、チャネル領域１３ａの半導体膜１３の厚みに比べて小さくなっている。例えば、チャネル領域１３ａの厚みは２０ｎｍ〜４０ｎｍであり、低抵抗領域１３ｂの厚みは、チャネル領域１３ａの厚みよりも２ｎｍ〜１５ｎｍ程度薄くなっている。
【００１７】
ゲート絶縁膜１４は、半導体膜１３のチャネル領域１３ａ上に設けられている。ゲート絶縁膜１４はゲート電極１５と平面（図１のＸＹ平面）視で同一形状を有している。即ち、トランジスタ１０は、セルフアライン構造を有する薄膜トランジスタである。ゲート絶縁膜１４は、ゲート電極１５から露出された複数の側面（側面１４Ｓ）を有している。このゲート絶縁膜１４の複数の側面１４Ｓは、ゲート電極１５の複数の側面各々と略平面視で重なる位置に配置されている。これらゲート電極１５の側面およびゲート絶縁膜１４の側面１４Ｓは、例えば、金属酸化膜１６に覆われている。詳細は後述するが、本実施の形態では、トランジスタ１０の製造工程が、薬液を用いてゲート絶縁膜１４の側面１４Ｓを洗浄する工程を含んでいるので、このゲート絶縁膜の側面１４Ｓの付着物に起因したリーク電流の発生が抑えられる。ゲート絶縁膜１４は、例えばシリコン酸化膜（ＳｉＯx）、シリコン窒化膜（ＳｉＮx）、シリコン窒化酸化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯx）のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。
【００１８】
ゲート電極１５は、ゲート絶縁膜１４を間にして半導体膜１３（チャネル領域１３ａ）に対向している。このゲート電極１５は、印加されるゲート電圧（Ｖｇ）によってチャネル領域１３ａ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１５の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。
【００１９】
金属酸化膜１６は、例えば基板１１の全面に設けられ、ゲート電極１５を覆うとともに、半導体膜１３の低抵抗領域１３ｂに接している。この金属酸化膜１６としては、例えば、酸化アルミニウム（Ａｌ2Ｏ3）膜を用いることができる。このような低抵抗領域１３ｂに接する金属酸化膜１６を設けることにより、低抵抗領域１３ｂの電気抵抗を安定して維持することができる。金属酸化膜１６には、酸化チタン（ＴｉＯ2），酸化タングステン（ＷＯ3），タンタルオキサイド（Ｔａ2Ｏ5）またはジルコニウムオキサイド（ＺｒＯ2）等を用いるようにしてもよい。
【００２０】
金属酸化膜１６上の層間絶縁膜１７は、例えば基板１１の全面に設けられている。層間絶縁膜１７は、例えば、金属酸化膜１６に近い位置から順に、層間絶縁膜１７ａ，層間絶縁膜１７ｂおよび層間絶縁膜１７ｃがこの順に積層された積層膜により構成されている。層間絶縁膜１７ａには、例えば酸化シリコン（ＳｉＯ2）膜を用いることができる。層間絶縁膜１７ａには、窒化シリコン（ＳｉＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜等を用いるようにしてもよい。層間絶縁膜１７ｂには、例えば酸化アルミニウム（Ａｌ2Ｏ3）膜を用いることができる。層間絶縁膜１７ｃには、例えば感光性を有する樹脂膜を用いることができる。具体的には、層間絶縁膜１７ｃは、例えばポリイミド樹脂膜により構成されている。層間絶縁膜１７ｃには、ノボラック樹脂またはアクリル樹脂等を用いるようにしてもよい。
【００２１】
層間絶縁膜１７ｃ上のソース・ドレイン電極１８Ａ，１８Ｂは、トランジスタ１０のソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１５の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極１８Ａ，１８Ｂとしては、電気伝導性の良い材料が選択されることが望ましい。ソース・ドレイン電極１８Ａ，１８Ｂは、層間絶縁膜１７および金属酸化膜１６を貫通する接続孔を介して半導体膜１３の低抵抗領域１３ｂに接続されている。
【００２２】
［製造方法］
図２は、トランジスタ１０の製造方法の一例を工程順に表している。以下、このトランジスタ１０の製造方法について説明する。
【００２３】
まず、基板１１の全面にＵＣ膜１２を形成する。次いで、このＵＣ膜１２上に、例えば酸化物半導体材料を例えばスパッタ法等により成膜する（ステップＳ１０１）。この後、この成膜した酸化物半導体材料を、例えばフォトリソグラフィおよびエッチングにより、所定の形状にパターニングして半導体膜１３を形成する（ステップＳ１０２）。
【００２４】
半導体膜１３を形成した後、半導体膜１３を覆うように基板１１の全面に絶縁膜および導電膜をこの順に成膜する（ステップＳ１０３，Ｓ１０４）。この絶縁膜および導電膜は各々、ゲート絶縁膜１４およびゲート電極１５を形成するためのものである。基板１１の全面に導電膜を成膜した後、導電膜上に所定形状のフォトレジスト（後述の図３ＡのフォトレジストＰＲ）を形成する（ステップＳ１０５）。
【００２５】
このフォトレジストＰＲを用いて、まず、導電膜をエッチングし、所定形状に成形した後、続けて、絶縁膜をエッチングして所定形状に成形する（ステップＳ１０６）。これにより、平面視で互いに同じ形状を有するゲート電極１５およびゲート絶縁膜１４が形成される。この導電膜および絶縁膜のエッチングには、例えば、ドライエッチング法を用いることができる。この導電膜および絶縁膜のパターニングの工程では、半導体膜１３のゲート絶縁膜１４から露出した領域が、例えばドライエッチングにより低抵抗化され、半導体膜１３の低抵抗領域１３ｂが形成される。例えば、この導電膜および絶縁膜のパターニングの工程で、半導体膜１３の低抵抗領域１３ｂがオーバーエッチングされ、低抵抗領域１３ｂの厚みがチャネル領域１３ａの厚みよりも小さくなる。低抵抗領域１３ｂは、後の工程で形成するようにしてもよく、例えば、金属酸化膜１６からの酸素の引き抜き等により形成するようにしてもよい。
【００２６】
図３Ａは、ステップＳ１０６のゲート電極１５およびゲート絶縁膜１４の断面構成を模式的に表している。例えば、このときゲート電極１５上には、フォトレジストＰＲが設けられており、ゲート電極１５の側面およびゲート絶縁膜１４の側面１４Ｓには、付着物Ａが存在している。
【００２７】
図３Ｂは、この付着物Ａの一部（図３Ａの部分ＡＰ）を拡大して、模式的に表したものである。付着物Ａは、例えば、フォトレジストＰＲに由来するポリマー成分１００Ｐと、上述の半導体膜１３のオーバーエッチングによって生じたリーク成分１００Ｌとを含んでいる。リーク成分１００Ｌは、例えば、半導体膜１３に含まれるインジウム（Ｉｎ）等の導電性成分である。
【００２８】
ゲート電極１５およびゲート絶縁膜１４を形成した後、ゲート電極１５上のフォトレジストＰＲを除去する（ステップＳ１０７）。続いて、薬液を用いて、ゲート絶縁膜１４の側面１４Ｓを洗浄する（ステップＳ１０８）。
【００２９】
図４および図５は、図３Ａに続く工程（ステップＳ１０７，Ｓ１０８）を順に表している。フォトレジストＰＲの除去は、例えば、主成分としてアルカーノアミン等を含むレジスト剥離液を用いて行う（ステップＳ１０７）。あるいは、ドライエッチャーを用いて、酸素プラズマによるフルアッシングを行い、フォトレジストＰＲを除去するようにしてもよい。このとき、付着物Ａは、ゲート絶縁膜１４の側面１４Ｓに残る（図４）。このゲート絶縁膜１４の側面１４Ｓの付着物Ａを、薬液を用いて洗浄する（ステップＳ１０８）。この薬液は、例えば、半導体膜１３に対して溶解性を有しており、半導体膜１３を構成する酸化物半導体材料を溶解可能な成分を含んでいる。具体的には、薬液はモノエタノールアミン等を含んでいる。これにより、ゲート絶縁膜１４の側面１４Ｓから、付着物Ａに含まれるリーク成分１００Ｌを除去することができる。洗浄は、例えば、ウェットエッチング法を用いて行う。薬液には、例えば、リン酸、酢酸、硝酸およびアルカリ液等を用いることも可能である。
【００３０】
ゲート絶縁膜１４の側面１４Ｓを洗浄する際に、半導体膜１３の低抵抗領域１３ｂが膜減りしてもよい。この半導体膜１３の膜減り量は、５ｎｍ以下であることが好ましい。例えば、ゲート絶縁膜１４の側面１４Ｓを洗浄する前の半導体膜１３の低抵抗領域１３ｂの厚みは、２３ｎｍ程度である。膜減り量を５ｎｍ以下に抑えることにより、半導体膜１３の低抵抗領域１３ｂの機能を維持することができる。
【００３１】
フォトレジストＰＲを除去する工程（ステップＳ１０７）と、ゲート絶縁膜１４の側面１４Ｓを洗浄する工程（ステップＳ１０８）とを、同一工程で行うようにしてもよい。これにより、製造工程を簡素化することができる。例えば、モノエタノールアミンを含む薬液を用いてウェットエッチングを行うことにより、フォトレジストＰＲの除去と、ゲート絶縁膜１４の側面１４Ｓの付着物Ａの除去とを同時に行うことができる。
【００３２】
ゲート絶縁膜１４の側面１４Ｓを洗浄した後、基板１１の全面に、金属酸化膜１６および層間絶縁膜１７をこの順に形成する。この後、層間絶縁膜１７上に、ソース・ドレイン電極１８Ａ，１８Ｂを形成する（ステップＳ１０９）。このようにして、図１に示したトランジスタ１０を完成させる。
【００３３】
［動作］
トランジスタ１０では、ゲート電極１５に閾値電圧以上のオン電圧が印加されると、半導体膜１３のチャネル領域１３ａが活性化される。これにより、チャネル領域１３ａを間にした一対の低抵抗領域１３ｂ間に電流が流れる。
【００３４】
［作用効果］
本実施の形態のトランジスタ１０の製造方法では、薬液を用いてゲート絶縁膜１４の側面１４Ｓを洗浄するので、ゲート絶縁膜１４の側面１４Ｓの付着物Ａが除去される。例えば、この付着物Ａは、リーク成分１００Ｌを含んでいる。洗浄は、半導体膜１３を構成する酸化物半導体材料を溶解可能な薬液を用いて行うので、ゲート絶縁膜１４の側面１４Ｓからリーク成分１００Ｌが除去される。
【００３５】
仮に、ゲート絶縁膜１４の側面１４Ｓの付着物Ａを除去せずに、トランジスタ１０を完成させると、リーク成分１００Ｌに起因して、ゲート電極１５からリーク電流が発生するおそれがある。
【００３６】
図６Ａ，図６Ｂは、トランジスタ１０のゲート電圧Ｖｇｓおよびゲート電流Ｉｇｓの関係を表したものである。図６Ａは、ゲート絶縁膜１４の側面１４Ｓの付着物Ａを除去せずに、完成させたトランジスタ１０の特性を表し、図６Ｂは、ゲート絶縁膜１４の側面１４Ｓを洗浄して完成させたトランジスタ１０の特性を表している。ゲート絶縁膜１４の側面１４Ｓの付着物Ａを除去せずに、トランジスタ１０を完成させると、ゲートリークが生じる（図６Ａ）。このゲートリークは、トランジスタの動作の不具合を引き起こす。例えば、このトランジスタを含む表示装置では、表示不良が発生するおそれがある。
【００３７】
これに対し、ゲート絶縁膜１４の側面１４Ｓを、薬液を用いて洗浄することにより、このゲートリークの発生を抑えることができる（図６Ｂ）。よって、トランジスタ１０の不具合の発生を抑え、例えば、表示装置（後述の図８の表示装置２Ａ）の表示不良等の発生を抑えることができる。
【００３８】
なお、洗浄前にゲート絶縁膜１４の側面１４Ｓにリーク成分１００Ｌが存在し、洗浄後に、このリーク成分１００Ｌが除去されることを、ＥＤＸ（Energy Dispersive X-ray spectroscopy）分析を用いて確認している。
【００３９】
このゲート絶縁膜１４の側面１４Ｓの洗浄工程では、薬液により、半導体膜１３の低抵抗領域１３ｂが膜減りしてもよい。この半導体膜１３の膜減り量は、５ｎｍ以下であることが好ましい。
【００４０】
図７は、半導体膜１３（低抵抗領域１３ｂ）の膜減り量と、半導体膜１３（低抵抗領域１３ｂ）のシート抵抗との関係を表したものである。このように、半導体膜１３の膜減り量が５ｎｍを超えると、急激にシート抵抗が上昇する。このため、半導体膜１３の膜減り量は５ｎｍ以下であることが好ましい。
【００４１】
以上説明したように本実施の形態では、薬液を用いてゲート絶縁膜１４の側面１４Ｓを洗浄するようにしたので、ゲート絶縁膜１４の側面１４Ｓに付着したリーク成分１００Ｌを除去することができる。これにより、ゲート絶縁膜１４の側面１４Ｓの付着物Ａに起因したリーク電流の発生が抑えられる。よって、不具合の発生を抑えることが可能となる。
【００４２】
＜適用例１＞
上記実施の形態において説明したトランジスタ１０は、例えば表示装置（後述の図８の表示装置２Ａ）および撮像装置（後述の図９の撮像装置２Ｂ）等の駆動回路に用いることができる。
【００４３】
図８は、表示装置２Ａの機能ブロック構成を示したものである。表示装置２Ａは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置２Ａは、例えばタイミング制御部３１と、信号処理部３２と、駆動部３３と、表示画素部３４とを備えている。
【００４４】
タイミング制御部３１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部３２等の駆動制御を行うものである。信号処理部３２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部３３に出力するものである。駆動部３３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部３４の各画素を駆動するものである。表示画素部３４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部３３または表示画素部３４の一部を構成する各種回路に、上述のトランジスタ１０が用いられる。
【００４５】
図９は、撮像装置２Ｂの機能ブロック構成を示したものである。撮像装置２Ｂは、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２Ｂは、例えばタイミング制御部３５と、駆動部３６と、撮像画素部３７と、信号処理部３８とを備えている。
【００４６】
タイミング制御部３５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部３６の駆動制御を行うものである。駆動部３６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部３７の各画素から信号を読み出す駆動を行うものである。撮像画素部３７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部３８は、撮像画素部３７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部３６または撮像画素部３７の一部を構成する各種回路に、上述のトランジスタ１０が用いられる。
【００４７】
＜適用例２＞
上記表示装置２Ａおよび撮像装置２Ｂ等は、様々なタイプの電子機器に用いることができる。図１０に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
【００４８】
電子機器３は、例えば上述の表示装置２Ａ（または撮像装置２Ｂ）と、インターフェース部４０とを有している。インターフェース部４０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部４０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
【００４９】
以上、実施の形態等を挙げて説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
【００５０】
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００５１】
尚、本技術は以下のような構成を取ることも可能である。
（１）
酸化物半導体材料を含む半導体膜を形成し、
前記半導体膜に対向するゲート電極を形成し、
前記ゲート電極と前記半導体膜との間に、前記ゲート電極から露出された側面を有するゲート絶縁膜を形成し、
前記酸化物半導体材料を溶解可能な薬液を用いて、前記ゲート絶縁膜の前記側面を洗浄する
半導体装置の製造方法。
（２）
前記ゲート絶縁膜の前記側面を、ウェットエッチング法を用いて洗浄する
前記（１）に記載の半導体装置の製造方法。
（３）
前記ゲート電極および前記ゲート絶縁膜は、
前記半導体膜上に、絶縁膜および導電膜をこの順に成膜した後、
前記導電膜および前記絶縁膜をこの順にパターニングして形成する
前記（１）または（２）に記載の半導体装置の製造方法。
（４）
前記導電膜および前記絶縁膜のパターニングは、前記導電膜上に所定形状のフォトレジストを形成した後、ドライエッチング法を用いて前記導電膜および前記絶縁膜を前記所定形状に成形する
前記（３）に記載の半導体装置の製造方法。
（５）
更に、前記フォトレジストを除去し、
前記フォトレジストの除去と、前記ゲート絶縁膜の前記側面の洗浄とを同一工程で行う
前記（４）に記載の半導体装置の製造方法。
（６）
更に、前記半導体膜に、前記ゲート電極に対向するチャネル領域と、前記チャネル領域よりも低い電気抵抗を有する低抵抗領域とを形成する
前記（１）ないし（５）のうちいずれか１つに記載の半導体装置の製造方法。
（７）
前記ゲート絶縁膜の前記側面を洗浄する際に、前記半導体膜の前記低抵抗領域が膜減りする
前記（６）に記載の半導体装置の製造方法。
（８）
前記薬液は、モノエタノールアミンを含む
前記（１）ないし（７）のうちいずれか１つに記載の半導体装置の製造方法。
（９）
前記酸化物半導体材料は、インジウム（Ｉｎ）を含む
前記（１）ないし（８）のうちいずれか１つに記載の半導体装置の製造方法。
【符号の説明】
【００５２】
１０…トランジスタ、１１…基板、１２，１２ａ，１２ｂ…ＵＣ膜、１３…半導体膜、１３ａ…チャネル領域、１３ｂ…低抵抗領域、１４…ゲート絶縁膜、１４Ｓ…側面、１５…ゲート電極、１６…金属酸化膜、１７，１７ａ，１７ｂ，１７ｃ…層間絶縁膜、１８Ａ，１８Ｂ…ソース・ドレイン電極、２Ａ…表示装置、２Ｂ…撮像装置、３…電子機器、３１，３５…タイミング制御部、３２，３８…信号処理部、３３，３６…駆動部、３４…表示画素部、３７…撮像画素部、４０…インターフェース部。
【図１】
2019192852.tif 000003
【図２】
2019192852.tif 000004
【図３Ａ】
2019192852.tif 000005
【図３Ｂ】
2019192852.tif 000006
【図４】
2019192852.tif 000007
【図５】
2019192852.tif 000008
【図６Ａ】
2019192852.tif 000009
【図６Ｂ】
2019192852.tif 000010
【図７】
2019192852.tif 000011
【図８】
2019192852.tif 000012
【図９】
2019192852.tif 000013
【図１０】
2019192852.tif 000014