(57)【要約】【課題】従来例に比較して大きな応力を発生することができる半導体ＭＥＭＳ共振器を提供する。【解決手段】半導体ＭＥＭＳ共振器は、平板形状を有する振動体の面方向に延在しかつ互いに対向して異なる導電性を有する第１と第２の半導体層を含む振動体を、少なくとも１個の固定端で支持するように構成される。当該半導体ＭＥＭＳ共振器において、前記第１と第２の半導体層に対して交流信号を含む逆バイアス電圧を印加することで、前記第１と第２の半導体層間に形成される空乏層による面方向のポアソン力を用いて前記振動体を、少なくとも面方向で面内振動させる。【選択図】図１
2019041312.tif 000002
【特許請求の範囲】
【請求項１】
平板形状を有する振動体の面方向に延在しかつ互いに対向して異なる導電性を有する第１と第２の半導体層を含む振動体を、少なくとも１個の固定端で支持するように構成された半導体ＭＥＭＳ共振器であって、
前記第１と第２の半導体層に対して交流信号を含む逆バイアス電圧を印加することで、前記第１と第２の半導体層間に形成される空乏層による面方向のポアソン力を用いて前記振動体を、少なくとも面方向で面内振動させることを特徴とする半導体ＭＥＭＳ共振器。
【請求項２】
平板形状を有する振動体の面方向に延在しかつ互いに対向して異なる導電性を有する第１と第２の半導体層と、前記振動体の第１の半導体層とは異なる領域において面方向に延在しかつ互いに対向して異なる導電性を有する第３と第２の半導体層とを含む振動体を、少なくとも１個の固定端で支持するように構成された半導体ＭＥＭＳ共振器であって、
前記第１と第２の半導体層によりアクチュエータ部を構成し、
前記第３と第２の半導体層によりセンサ部を構成し、
前記アクチュエータ部の前記第１と第２の半導体層に対して交流信号を含む逆バイアス電圧を印加することで、前記第１と第２の半導体層間に形成される空乏層による面方向のポアソン力を用いて前記振動体を、少なくとも面方向で面内振動させ、
前記面内振動に基づいて前記センサ部の前記第３と第２の半導体層間で発生される電気信号を出力することを特徴とする半導体ＭＥＭＳ共振器。
【請求項３】
前記センサ部は、前記第２の半導体層を２分割して構成された２つの半導体層と、前記センサ部の２つの出力端子との間で、互いに直列に接続された４個のピエゾ抵抗を用いて構成されたホイーストンブリッジ回路を含むことを特徴とする請求項２記載の半導体ＭＥＭＳ共振器。
【請求項４】
前記振動体の面が半導体の（１００）面であるときに、
前記第１の半導体層を、半導体の＜０１１＞方向を中心として所定の幅だけ有するように形成し、
前記第３の半導体層を、半導体の＜０１１＞方向を中心として当該＜０１１＞方向から実質的に半導体のオリフラ方向＜０１１＞まで延在するように形成したことを特徴とする請求項２又は３記載の半導体ＭＥＭＳ共振器。
【請求項５】
前記振動体はリング形状を有することを特徴とする請求項１〜４のうちのいずれか１つに記載の半導体ＭＥＭＳ共振器。
【請求項６】
前記振動体は円形リング形状又は楕円形リング形状を有することを特徴とする請求項１〜４のうちのいずれか１つに記載の半導体ＭＥＭＳ共振器。
【請求項７】
前記振動体は矩形形状を有することを特徴とする請求項１〜４のうちのいずれか１つに記載の半導体ＭＥＭＳ共振器。
【請求項８】
前記振動体は多角形形状を有することを特徴とする請求項１〜４のうちのいずれか１つに記載の半導体ＭＥＭＳ共振器。
【請求項９】
請求項１〜８のうちのいずれか１つに記載の半導体ＭＥＭＳ共振器を複数個並置したことを特徴とする半導体ＭＥＭＳ共振器システム。
【請求項１０】
複数の前記半導体ＭＥＭＳ共振器を、前記各半導体ＭＥＭＳ共振器の面内振動の方向が互いに平行となるように並置したことを特徴とする請求項９記載の半導体ＭＥＭＳ共振器システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば静電駆動型半導体ＭＥＭＳ共振器などの半導体ＭＥＭＳ共振器に関する。
【背景技術】
【０００２】
半導体を微小機械要素として利用するマイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスは、多くの応用分野を指向して開発が進んでいる。通信機器に搭載される回路素子、例えば、ＭＥＭＳ共振器をフィルタや発振器へ応用すると、通信機器の高機能化、小型化、低消費電力化に寄与できることが指摘されている。この応用例では、梁、リング、円板などの構造体に、外部から供給された電気信号で機械的な振動（固有周波数で共振させることが多い）を誘起し、この振動を電気信号に変換している。電気信号を機械振動に変換する例として静電気力の利用がある。これらの従来例にかかる静電駆動型ＭＥＭＳ共振器では、互いに対向する２つの電極の間に電圧を印加し、発生する静電気力を原動力としている（例えば、特許文献１，２及び非特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−００５１４８号公報
【特許文献２】米国出願公開第２００９／０１９４８３０号明細書
【非特許文献】
【０００４】
【非特許文献１】Ｊ．  Ｈ．  Ｒａｎｓｌｅｙ  ｅｔ  ａｌ．，  “Ｓｉｌｉｃｏｎ  ｄｅｐｌｅｔｉｏｎ  ｌａｙｅｒ  ａｃｔｕａｔｏｒｓ，”  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．  ９２，  １８４１０３，  Ｍａｙ  ９，  ２００８．
【非特許文献２】Ｅ．  Ｈｗａｎｇ  ｅｔ  ａｌ．，  “Ｔｒａｎｓｄｕｃｔｉｏｎ  ｏｆ  Ｈｉｇｈ−Ｆｒｅｑｕｅｎｃｙ  Ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ  Ｒｅｓｏｎａｔｏｒｓ  Ｕｓｉｎｇ  Ｄｅｐｌｅｔｉｏｎ  Ｆｏｒｃｅｓ  ｉｎ  ｐ−ｎ  Ｄｉｏｄｅｓ，”  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．  ５８，  Ｎｏ．  ８，  ｐｐ．２７７０，  Ａｕｇｕｓｔ  ２０１１．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来例にかかる静電駆動型ＭＥＭＳ共振器では、応力がいまだ小さいという問題点があった。
【０００６】
本発明の目的は以上の問題点を解決し、従来例に比較して大きな応力を発生することができる半導体ＭＥＭＳ共振器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の態様にかかる半導体ＭＥＭＳ共振器は、平板形状を有する振動体の面方向に延在しかつ互いに対向して異なる導電性を有する第１と第２の半導体層を含む振動体を、少なくとも１個の固定端で支持するように構成された半導体ＭＥＭＳ共振器であって、
前記第１と第２の半導体層に対して交流信号を含む逆バイアス電圧を印加することで、前記第１と第２の半導体層間に形成される空乏層による面方向のポアソン力を用いて前記振動体を、少なくとも面方向で面内振動させることを特徴とする。
【０００８】
また、本発明の第２の態様にかかる半導体ＭＥＭＳ共振器は、平板形状を有する振動体の面方向に延在しかつ互いに対向して異なる導電性を有する第１と第２の半導体層と、前記振動体の第１の半導体層とは異なる領域において面方向に延在しかつ互いに対向して異なる導電性を有する第３と第２の半導体層とを含む振動体を、少なくとも１個の固定端で支持するように構成された半導体ＭＥＭＳ共振器であって、
前記第１と第２の半導体層によりアクチュエータ部を構成し、
前記第３と第２の半導体層によりセンサ部を構成し、
前記アクチュエータ部の前記第１と第２の半導体層に対して交流信号を含む逆バイアス電圧を印加することで、前記第１と第２の半導体層間に形成される空乏層による面方向のポアソン力を用いて前記振動体を、少なくとも面方向で面内振動させ、
前記面内振動に基づいて前記センサ部の前記第３と第２の半導体層間で発生される電気信号を出力することを特徴とする。
【発明の効果】
【０００９】
従って、本発明に係る半導体ＭＥＭＳ共振器によれば、従来例に比較して大きな応力を発生することができる半導体ＭＥＭＳ共振器を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態にかかる半導体ＭＥＭＳ共振器の外観を示す斜視図である。
【図２】図１の半導体ＭＥＭＳ共振器の主要部の平面図である。
【図３】図２のＡ−Ａ’線に沿った縦断面図である。
【図４】図１の半導体ＭＥＭＳ共振器の動作を示す電位エネルギー準位図である。
【図５】図１の半導体ＭＥＭＳ共振器の動作原理を示す模式回路図である。
【図６】図１の半導体ＭＥＭＳ共振器の等価回路を示す回路図である。
【図７Ａ】比較例にかかる半導体ＭＥＭＳ共振器における空乏層９０Ａの動作例を示す縦断面図である。
【図７Ｂ】図１の半導体ＭＥＭＳ共振器における空乏層９０の動作例を示す縦断面図である。
【図８】図１の半導体ＭＥＭＳ共振器のリング半導体層の中央部に沿った縦断面図である。
【図９Ａ】図１の半導体ＭＥＭＳ共振器の製造工程のうちの第１の工程を示す平面図である。
【図９Ｂ】図９ＡのＢ−Ｂ’線に沿った縦断面図である。
【図１０Ａ】図１の半導体ＭＥＭＳ共振器の製造工程のうちの第２の工程を示す平面図である。
【図１０Ｂ】図１０ＡのＣ−Ｃ’線に沿った縦断面図である。
【図１１Ａ】図１の半導体ＭＥＭＳ共振器の製造工程のうちの第３の工程を示す平面図である。
【図１１Ｂ】図１１ＡのＤ−Ｄ’線に沿った縦断面図である。
【図１２Ａ】図１の半導体ＭＥＭＳ共振器の製造工程のうちの第４の工程を示す平面図である。
【図１２Ｂ】図１２ＡのＥ−Ｅ’線に沿った縦断面図である。
【図１３Ａ】図１の半導体ＭＥＭＳ共振器の製造工程のうちの第５の工程を示す平面図である。
【図１３Ｂ】図１３ＡのＦ−Ｆ’線に沿った縦断面図である。
【図１４Ａ】図１の半導体ＭＥＭＳ共振器の製造工程のうちの第６の工程を示す平面図である。
【図１４Ｂ】図１４ＡのＧ−Ｇ’線に沿った縦断面図である。
【図１５Ａ】図１の半導体ＭＥＭＳ共振器の製造工程のうちの第７の工程を示す平面図である。
【図１５Ｂ】図１５ＡのＨ−Ｈ’線に沿った縦断面図である。
【図１６】変形例１にかかる半導体ＭＥＭＳ共振器の製造工程のうちの第１の工程を示す縦断面図である。
【図１７】図１６の第１の工程に続く第２の工程を示す縦断面図である。
【図１８】変形例２にかかる半導体ＭＥＭＳ共振器のセンサ部６の主要部を示す平面図である。
【図１９】図１８の半導体ＭＥＭＳ共振器のセンサ部６の構成例を示す回路図である。
【図２０】変形例３にかかる半導体ＭＥＭＳ共振器の構成例を示す平面図である。
【図２１】変形例４にかかる半導体ＭＥＭＳ共振器の構成例を示す平面図である。
【図２２】変形例５にかかる半導体ＭＥＭＳ共振器システムの構成例を示す平面図である。
【図２３】変形例６にかかる半導体ＭＥＭＳ共振器の構成例を示す平面図である。
【発明を実施するための形態】
【００１１】
以下、本発明にかかる実施形態及び変形例について図面を参照して以下に説明する。
【００１２】
発明の経緯．
本発明者らは、永らくＭＥＭＳ共振器の開発を進めていたが、空間ギャップを作成することがＭＥＭＳ共振器の最大の課題であると認識した。新たに、ｐｎダイオード空乏層を利用したＭＥＭＳ共振器のアイデアを想到した。当該ＭＥＭＳ共振器の試作デバイスの評価を進める中で、デバイス駆動原理に対する新たな知見が得られ、この原理を効率的に利用したデバイス構造のアイデアが生まれた。
【００１３】
上述の従来例では、以下の問題点があった。
（１）例えば非特許文献１では、金−シリコン構造であるため、機械構造体を設計するときに、汎用性及び容易性が乏しい。
（２）例えば非特許文献２では、厚み振動モードを原理として採用したために、ｐｎシリコン層の厚さを正確に等しくすることが必須である。もしこれらの厚さが異なるときには共振が生じないという欠点がある。
（３）従来例では、面外方向（縦方向）の振動を利用しているために、周波数の異なる発振器を集積化することが困難であり、応力がいまだ小さい。
【００１４】
これらの問題点を解決するための、本発明にかかる実施形態及び変形例について以下に説明する。
【００１５】
実施形態．
図１は本発明の一実施形態にかかる半導体ＭＥＭＳ共振器の外観を示す斜視図である。また、図２は図１の半導体ＭＥＭＳ共振器の主要部の平面図であり、図３は図２のＡ−Ａ線に沿った縦断面図である。
【００１６】
図１〜図３において、例えばｐ＋型半導体基板１上に、例えばＳｉＯ２にてなる絶縁層２を形成し、絶縁層２上に第２の半導体層３が形成される。ここで、第２の半導体層３は例えばｎ＋型半導体にてなり、
（１）例えば円形孔４ｈを有する円形リング板形状のリング振動体４の基板層であるリング板形状の半導体層３１と、
（２）リング振動体４を支持する支持層であるストリップ板形状の半導体層３２，３５と、
（３）リング振動体４を支持する固定端３ａ，３ｂを支持するストリップ板形状の半導体層３３，３６と、
（４）接続電極３４，３７等を形成する部分を提供する平板形状の半導体層３４，３７と
を備えて構成される。
【００１７】
また、第２の半導体層３上に、第１及び第３の半導体層１０，２０が形成される。ここで、例えばｐ＋型半導体にてなる第１の半導体層１０は、
（１）半導体層３１と対向する半導体層１１と、
（２）半導体層３１，３２，３３上に形成され、半導体層１１と接続電極１３とを連結する接続配線１２と、
（３）半導体層３４上に形成され、接続電極１３と外部回路とを接続するための接続電極１３と
を備えて構成される。
【００１８】
さらに、例えばｐ＋型半導体にてなる第３の半導体層２０は、
（１）半導体層１１とは異なるリング振動体４の領域上において、半導体層３１と対向する例えばｐ＋型半導体にてなる第３の半導体層２１と、
（２）半導体層３５，３６，３７上に形成され、半導体層２１と接続電極２３とを連結する接続配線２２と、
（３）半導体層３７上に形成され、接続電極２３と外部回路とを接続するための接続電極２３と
を備えて構成される。
【００１９】
当該半導体ＭＥＭＳ共振器の中央部に厚さ方向に貫通する空洞部５０の最上部において、リング振動体４が、２個の半導体層３２，３５により、半導体層３３，３６上の２つの固定端３ａ，３ｂで支持されている。なお、図２３を参照して詳細後述するように、リング振動体４は１つの固定端３ａで支持されてもよい。
【００２０】
ここで、半導体ＭＥＭＳ共振器における応力を最大にするためには、シリコン半導体の（１００）を当該装置の面方向とするときに、半導体層１１は、好ましくは、リング振動体４の中心から＜０１１＞方向Ｄ１１から所定の弧（例えば、±４５゜）の幅を有するように形成される。また、第２の半導体層２１は、好ましくは、リング振動体４の中心から＜０１１＞方向Ｄ２１から左右でオリフラ方向（＜０１１＞の方向）Ｄ２２，Ｄ２３まで延在するように（角度幅では、実質的に±９０゜の幅を有するように）形成される。本発明者のシミュレーションによれば、ｐ＋ｎ＋型ダイオードを用いた図１の半導体ＭＥＭＳ共振器において、応力最大の形成方法により、従来例に比較して接合面積を増大させることで空乏層９０の面積を増大させて信号電流を増大させ、比較例に比較して２倍の応力（ポアソン力を含む）を得ることができる。
【００２１】
ここで、リング振動体４において，互いに対向する半導体層１１と、第２の半導体層３の半導体層３１とによりｐｎ接合型ダイオードを形成し、この部分をアクチュエータ部５として用いる。また、互いに対向する第２の半導体層２１と、第２の半導体層３の半導体層３１とによりｐｎ接合型ダイオードを形成し、この部分をセンサ部６として用いる。なお、半導体ＭＥＭＳ共振器において、面内振動を行うアクチュエータ部５のみを形成してもよい。
【００２２】
以上のように構成された図１の半導体ＭＥＭＳ共振器の動作について以下に説明する。
【００２３】
図４は図１の半導体ＭＥＭＳ共振器の動作を示す電位エネルギー準位図である。図４から明らかなように、ｐｎ接合型ダイオードを構成する半導体層１１，３１間に空乏層９０が形成され、このとき、空乏層９０内に所定の電界が発生する。
【００２４】
図５は図１の半導体ＭＥＭＳ共振器の動作原理を示す模式回路図である。なお、図１の構造では1個のｐｎダイオードが図の縦方向に形成されているが、図５では2個のｐｎダイオードを横方向に配置したものを示す。いずれもｐｎダイオード内部に発生する力の原理は同じである。図５から明らかなように、２個のｐｎ接合型ダイオードに対して逆バイアス電圧Ｖｂを印加するとともに、交流信号Ｖｉｎを印加することで、空乏層９０，９１を形成させて、ｐｎ接合型ダイオードの面方向とは垂直な方向に静電気力Ｆｓが駆動力として発生する。
【００２５】
図６は図１の半導体ＭＥＭＳ共振器の等価回路を示す回路図である。図６において、アクチュエータ部５は、キャパシタＣ１と巻き数比Ｍ１をもつトランスＬ１１の並列回路とを備えるように表すことができる。また、センサ部６は、キャパシタＣ２と巻き数比Ｍ２をもつトランスＬ２１の並列回路とを備えるように表すことができる。さらに、図１のリング振動体４の機械振動は、キャパシタＣ３と、インダクタＬ３と、抵抗Ｒ３との直列回路で構成されるように表すことができる。
【００２６】
図６のアクチュエータ部５において、２個のｐｎ接合型ダイオードに対して逆バイアス電圧Ｖｂを印加するとともに、交流信号Ｖｉｎを印加することで、空乏層９０，９１を形成させて、ｐｎ接合型ダイオードの面方向とは垂直な方向に静電気力Ｆｓが駆動力として発生する。また、図６のセンサ部６において、２個のｐｎ接合型ダイオードに対して逆バイアス電圧Ｖｂを印加し、アクチュエータ部５からの面内振動による等価電圧を受信することで、空乏層１９０，１９１を形成させて、２個のｐｎ接合型ダイオードから出力電流Ｉｏｕｔを得ることができる。
【００２７】
図７Ａは比較例にかかる半導体ＭＥＭＳ共振器における空乏層９０Ａの動作例を示す縦断面図である。また、図７Ｂは図１の半導体ＭＥＭＳ共振器における空乏層９０の動作例を示す縦断面図である。
【００２８】
比較例にかかる図７Ａにおいて、ｐｎ型ダイオードの空乏層９０Ａの厚さ方向に対して圧縮力が働くときに、ｐ型半導体層１１に対して疎の縦波である静電気力Ｆｓが発生する。また、空乏層９０Ａの面に対して圧縮力が働くとき、ｐ型半導体層１１に対して密の縦波であるポアソン効果によるポアソン力が発生する。ｐ型半導体層１１に対しては互いに逆方向の力が印加されるのでそれらの振幅が相殺される。このため、縦方向の空乏層９０Ａの間隔及び底面の長さが共振振幅に影響を与えるために、当該半導体ＭＥＭＳ共振器の構造設計が難しいという問題点があった。
【００２９】
実施形態にかかる図７Ｂにおいては、ｐｎダイオードの空乏層９０が比較例に比較して面方向に広く延在しているために、図１のごとく半導体層１１、３１を形成することで、振動抑制を除外して、最大のポアソン力を得ることができる。
【００３０】
図８は図１の半導体ＭＥＭＳ共振器のリング半導体層の中央部に沿った縦断面図である。図８において、図１〜図３の実施形態と比較して、半導体層３，１２上に被覆用絶縁層８を形成したことを特徴としている。
【００３１】
次いで、図１の半導体ＭＥＭＳ共振器の製造工程について、図９Ａ〜図１５Ｂを参照して以下に説明する。
【００３２】
図９Ａ〜図１５Ａは図１の半導体ＭＥＭＳ共振器の製造工程のうちの第１〜第７の工程を示す平面図である。また、図９Ｂ〜図１５Ｂはそれぞれ、図９ＡのＢ−Ｂ’線、図１０ＡのＣ−Ｃ’線、図１１ＡのＤ−Ｄ’線，図１２ＡのＥ−Ｅ’、図１３ＡのＦ−Ｆ’線、図１４ＡのＧ−Ｇ’線、図１５ＡのＨ−Ｈ’線に沿った縦断面図である。
【００３３】
図９Ａ及び図９Ｂにおいて、例えば不純物濃度１．０×１０１９ｃｍ−３のｐ＋型半導体基板１（ＳＯＩ）上に、例えば厚さ１μｍの絶縁層２を形成した後、ｐ＋型の半導体層３を形成する。
【００３４】
次いで、図１０Ａ及び図１０Ｂにおいて、所定のパターン（半導体層３の形状）を有する例えば厚さ１μｍの絶縁材料にてなるマスクパターン４１を形成する。
【００３５】
次いで、図１１Ａ及び図１１Ｂにおいて、当該装置のマスクパターン４１の上部から、不純物であるＰをイオン注入することで、例えば不純物濃度３．０×１０１９ｃｍ−３のｎ＋型半導体層１０，２０を形成する。
【００３６】
次いで、図１２Ａ及び図１２Ｂにおいて、酸化膜であるマスクパターン４１を除去することで、半導体層１１〜１３を含むｎ＋型半導体層１０と、半導体層２１〜２３を含むｎ＋型半導体層２０を形成することができる。
【００３７】
次いで、図１３Ａ及び図１３Ｂにおいて、当該装置の上部から、蒸着法、フォトリソグラフィ法、クロムエッチング法を用いて所定のクロムパターン４２を形成することで、リング振動体４の中央部の円形孔４ｈの位置パターンを形成できる。
【００３８】
次いで、図１４Ａ及び図１４Ｂにおいて、両面ドライエッチング法を用いて、上部から円形孔４ｈの部分の半導体層３を除去する一方、下方からマスクパターン４３を用いて空洞部５０を形成するように半導体基板１をエッチングする。
【００３９】
次いで、図１５Ａ及び図１５Ｂにおいて、最後に、クロムパターン４２及びマスクパターン４３を除去することで、図１の半導体ＭＥＭＳ共振器を得ることができる。なお、下方からのエッチングによって半導体基板１を除去せずにリング４および接続部の下部の絶縁膜２を除去することによっても図１の半導体MEMS共振器を作製することができる。
【００４０】
以上説明したように、実施形態にかかる半導体ＭＥＭＳ共振器によれば、図１の構成を有することで、従来例に比較して接合面積を増大させることで空乏層９０の面積を増大させて信号電流を増大させ、比較例に比較して２倍の応力（ポアソン力を含む）を得ることができる。
【００４１】
以上の実施形態においては、円形リング形状のリング振動体４を備えているが、本発明はこれに限らず、略円形状リング形状、楕円形リング形状、又は略楕円リング形状のリング振動体４を備えてもよい。また、振動体はリング形状に限定されず、円形孔４ｈを有しない円形形状等であってもよい。
【００４２】
変形例１．
図１６は変形例１にかかる半導体ＭＥＭＳ共振器の製造工程のうちの第１の工程を示す縦断面図である。また、図１７は図１６の第１の工程に続く第２の工程を示す縦断面図である。図１６及び図１７の製造工程は、２段階拡散プロセスを用いて図１の半導体ＭＥＭＳ共振器を形成することを特徴としている。
【００４３】
図１６において、まず、例えば厚さ３００μｍのｐ型シリコンの半導体基板１上に、例えばＳｉＯ２にてなる厚さ１μｍの絶縁層２を形成した後、厚さ１０μｍでかつ不純物濃度１×１０１６ｃｍ−３のｐ型シリコンの半導体層５１を形成する。次いで、半導体層５１の厚さ１０μｍのうちの上部深さ２μｍの部分に対して、ｐ型不純物であるボロンを熱拡散法により注入することで、ｐ＋型半導体層５２を形成する。
【００４４】
次いで、図１７において、上記ｐ＋型半導体層５２上に、所定のレジストマスクパターン５３を形成した後、半導体層５２の厚さ２μｍのうちの上部深さ１μｍの部分に対して、例えば不純物濃度３×１０１９ｃｍ−３のｎ型不純物であるリンをイオン注入法により注入することで、高濃度拡散された半導体層１０，２０を形成する。
【００４５】
図１６及び図１７の２段階拡散プロセスを利用することで、シリコンＩＣプロセスで使用するＳＯＩ基板において本実施形態にかかる半導体ＭＥＭＳ共振器を形成することが可能である。
【００４６】
変形例２．
図１８は変形例２にかかる半導体ＭＥＭＳ共振器のセンサ部６の主要部を示す平面図である。また、図１９は図１８の半導体ＭＥＭＳ共振器のセンサ部の構成例を示す回路図である。
【００４７】
図１８及び図１９に示すように、センサ部９の第２の半導体層２１をリング振動体４の周方向で２つの半導体層２１Ａ，２１Ｂに２分割して電気配線を形成し、半導体層２１Ａの先端部を、第１の入力端子に接続される端子７１とし、半導体層２１Ｂの先端部を、第１の出力端子に接続される端子７４とする。また、端子７２は第２の出力端子に接続され、端子７３は第２の入力端子に接続される。端子７１と端子７４との間にミアンダ形状のピエゾ抵抗Ｒ１１が接続され、端子７１と端子７２との間にミアンダ形状のピエゾ抵抗Ｒ１２が接続される。また、端子７３と端子７４との間にミアンダ形状のピエゾ抵抗Ｒ１４が接続され、端子７３と端子７２との間にミアンダ形状のピエゾ抵抗Ｒ１３が接続される。
【００４８】
ここで、端子７１，７３に接続される入力端子には直流電圧源８１が接続される一方、端子７２，７４に接続される出力端子には例えば測定用電圧計である負荷が接続される。従って、端子７１，７３に接続される入力端子と、端子７２，７４に接続される出力端子との間には、互いに直列に接続された４個のピエゾ抵抗Ｒ１１〜Ｒ１４を用いて、ホイーストンブリッジ回路７０を構成し、ｐｎ接合型ダイオードのアクチュエータ部５と、当該ホイーストンブリッジ回路７０を含むセンサ部６とを備えることで、従来例に比較して出力電圧の感度を増大させることができ、フィードスルー電流の抑制により従来例に比較してより小さい信号の検出が容易になる。
【００４９】
変形例３．
図２０は変形例３にかかる半導体ＭＥＭＳ共振器１１０の構成例を示す平面図である。図２０の変形例３にかかる半導体ＭＥＭＳ共振器１１０は、図１の実施形態にかかる半導体ＭＥＭＳ共振器に比較して、リング振動体４に代えて、略矩形形状の半導体層１１Ａを含む第１の半導体層１０Ａを備えたアクチュエータ部５Ａと、略矩形形状の半導体層２１Ａを含む第３の半導体層２０Ａを備えたセンサ部６Ａとを備えた矩形形状の振動体４Ａを備えたことを特徴としている。すなわち、２つの半導体層及び振動体を矩形形状又は略矩形形状で形成した。以上のように構成しても、実施形態と同様の作用効果を奏する。
【００５０】
変形例４．
図２１は変形例４にかかる半導体ＭＥＭＳ共振器１２０の構成例を示す平面図である。図２１の変形例４にかかる半導体ＭＥＭＳ共振器１２０は、図１の実施形態にかかる半導体ＭＥＭＳ共振器に比較して、リング振動体４に代えて、例えば略八角形である略多角形形状の半導体層１１Ｂを含む第１の半導体層１０Ｂを備えたアクチュエータ部５Ｂと、例えば略八角形である略多角形形状の半導体層２１Ｂを含む第３の半導体層２０Ｂを備えたセンサ部６Ａとを備えた矩形形状の振動体４Ｂを備えたことを特徴としている。すなわち、２つの半導体層及び振動体を多角形形状又は略多角形形状で形成した。以上のように構成しても、実施形態と同様の作用効果を奏する。
【００５１】
変形例５．
図２２は変形例５にかかる半導体ＭＥＭＳ共振器システムの構成例を示す平面図である。図２２において、例えば図１の構成を有する、例えば４個の半導体ＭＥＭＳ共振器１００を互いに振動方向が平行となるように行列形状で並置したことを特徴としている。ここで、各半導体ＭＥＭＳ共振器の接続電極１３，２３はそれぞれ例えば並列に接続される。前記各半導体ＭＥＭＳ共振器の面内振動の方向が互いに平行となるように並置することで、振動強度を最大となるように増大させることができる。なお、各半導体ＭＥＭＳ共振器は振動数が互いに異なってもよい。
【００５２】
変形例６．
図２３は変形例６にかかる半導体ＭＥＭＳ共振器の構成例を示す平面図である。図１等の半導体ＭＥＭＳ共振器では２つの固定端３ａ，３ｂでリング振動体４を支持しているが、図２３ではリング振動体４は１つの固定端３ａで支持されてもよい。すなわち、リング振動体４などの振動体を少なくとも１個の固定端で支持してもよい。
【００５３】
実施形態の効果．
以上のように構成された実施形態及び変形例は以下の特有の効果を有する。
（１）本実施形態にかかる半導体ＭＥＭＳ共振器は、従来例に比較して増大させた空乏層９０を用いて面方向のポアソン力を含む応力を、従来例に比較して増大させることができる。
（２）また、横方向の面内振動を発生することで、振動数が異なる複数の半導体ＭＥＭＳ共振器を容易に集積化できる。ここで、ＭＥＭＳデバイスに対しても最大の課題である狭いギャップ作製を不要にすることができる。
（３）半導体ＭＥＭＳ共振器は単一のシリコン材料のみからなるため、著しく大きなＱ値をもっていることに加えて、シリコンｌＣ回路との集積化に優れている。
（４）上述のように狭い空間ギャップを必要としないため、パッケージングを簡素化してデバイスに高い信頼性を保障することができる。
【産業上の利用可能性】
【００５４】
以上詳述したように、本発明に係る半導体ＭＥＭＳ共振器によれば、従来例に比較して大きな応力を発生することができる半導体ＭＥＭＳ共振器を提供することができる。
【符号の説明】
【００５５】
１  半導体基板、
２  絶縁層、
３  第２の半導体層、
３ａ，３ｂ  固定端、
４  リング振動体、
４ｈ  円形孔、
５，５Ａ，５Ｂ  アクチュエータ部、
６，６Ａ，６Ｂ  センサ部、
７  連結部、
１０，１０Ａ，１０Ｂ  第１の半導体層、
１１，１１Ａ，１１Ｂ  半導体層、
１２  接続配線、
１３  接続電極、
２０，２０Ａ，２０Ｂ  第３の半導体層、
２１  半導体層、
２２  接続配線、
２３  接続電極、
３１〜３７  半導体層、
５０  空洞部、
７０  ホイーストンブリッジ回路、
７１〜７４  端子、
９０，１９０  空乏層、
Ｄ１１，Ｄ２１  ＜０１１＞方向、
Ｄ１２，Ｄ１３  ＜０１１＞方向から所定幅の方向、
Ｄ２２，Ｄ２３  オリフラ方向、
Ｒ１〜Ｒ４  ピエゾ抵抗。
【図１】
2019041312.tif 000003
【図２】
2019041312.tif 000004
【図３】
2019041312.tif 000005
【図４】
2019041312.tif 000006
【図５】
2019041312.tif 000007
【図６】
2019041312.tif 000008
【図７Ａ】
2019041312.tif 000009
【図７Ｂ】
2019041312.tif 000010
【図８】
2019041312.tif 000011
【図９Ａ】
2019041312.tif 000012
【図９Ｂ】
2019041312.tif 000013
【図１０Ａ】
2019041312.tif 000014
【図１０Ｂ】
2019041312.tif 000015
【図１１Ａ】
2019041312.tif 000016
【図１１Ｂ】
2019041312.tif 000017
【図１２Ａ】
2019041312.tif 000018
【図１２Ｂ】
2019041312.tif 000019
【図１３Ａ】
2019041312.tif 000020
【図１３Ｂ】
2019041312.tif 000021
【図１４Ａ】
2019041312.tif 000022
【図１４Ｂ】
2019041312.tif 000023
【図１５Ａ】
2019041312.tif 000024
【図１５Ｂ】
2019041312.tif 000025
【図１６】
2019041312.tif 000026
【図１７】
2019041312.tif 000027
【図１８】
2019041312.tif 000028
【図１９】
2019041312.tif 000029
【図２０】
2019041312.tif 000030
【図２１】
2019041312.tif 000031
【図２２】
2019041312.tif 000032
【図２３】
2019041312.tif 000033