(57)【要約】      （修正有）【課題】積層セラミックコンデンサ本体にクラックが生じたとしても、対向部にクラックが到達しない積層セラミックコンデンサを提供する。【解決手段】積層された複数の誘電体層１４と積層された複数の内部電極層１６とを含む積層体１２と、内部電極層１６に接続され、積層体１２の端面上に配置される外部電極層２４ａ、２４ｂと、を有する積層セラミックコンデンサ１０において、最も第１の主面１２ａ側の内部電極層１６ｂから、最も第２の主面１２ｂ側の内部電極層１６ａまでを含む内層部４０と、内層部４０を挟む第１の外層部４２および第２の外層部４４とを含む。第１の外層部４２は、最も第１の主面１２ａ側に位置する第１の外側外層部と、第１の外側外層部と内層部４０との間に第１の内側外層部とを含む。第１の外側外層部と第１の内側外層部との境界面の少なくとも一部に、隙間部８０ｃ（８０ｄ）を有する。【選択図】図２
2019204902.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記積層体の第１の端面上に配置される第１の外部電極層と、前記積層体の第２の端面上に配置される第２の外部電極層と、
を有し、
前記複数の内部電極層は、前記第１の端面に引き出される第１の内部電極層および前記第２の端面に引き出される第２の内部電極層を有し、
前記積層体は、前記積層方向において、前記第１の内部電極層または前記第２の内部電極層のうち最も第１の主面側に位置する内部電極層から、前記第１の内部電極層または前記第２の内部電極層のうち最も第２の主面側に位置する前記第１の内部電極層または前記第２の内部電極層までを含む内層部と、
前記内層部を互いの間に挟む複数の誘電体層から構成される第１の外層部および複数の誘電体層から構成される第２の外層部とを含み、
前記第１の外層部は、２つの領域に分けられ、前記第１の外層部を構成する複数の誘電体層のうち最も第１の主面側に位置する誘電体層を含む複数の誘電体層からなる第１の外側外層部と、前記第１の外側外層部と前記内層部との間に位置する前記第１の外層部を構成する複数の誘電体層からなる第１の内側外層部を含み、
前記第１の外側外層部と前記第１の内側外層部との境界面の少なくとも一部には、隙間部を有する、積層セラミックコンデンサ。
【請求項２】
前記第２の外層部は、２つの領域に分けられ、前記第２の外層部を構成する複数の誘電体層のうち最も第２の主面側に位置する誘電体層を含む複数の誘電体層からなる第２の外側外層部と、前記第２の外側外層部と前記内層部との間に位置する前記第２の外層部を構成する複数の誘電体層からなる第２の内側外層部を含み、
前記第２の外側外層部と前記第２の内側外層部との境界面の少なくとも一部には、隙間部を有する、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記第１の内部電極層および前記第２の内部電極層は、前記第１の内部電極層と前記第２の内部電極層とが対向する対向部と対向部から延び、第１の端面または第２の端面に引き出される引出し部とを有し、
前記隙間部は、積層方向から見たときに、前記第１の内部電極層および前記第２の内部電極層のそれぞれの端部近傍に配置されており、
前記隙間部は、前記第１の側面側に配置される第１の隙間部と、前記第２の側面側に配置される第２の隙間部と、前記第１の内部電極層の引出し部とは反対側に配置される第３の隙間部と、前記第２の内部電極層の引出し部とは反対側に配置される第４の隙間部と、
を有する、請求項１または請求項２に記載の積層セラミックコンデンサ。
【請求項４】
前記積層体は、前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面と、長さ方向に沿ったその最表面の一直線上との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面と、長さ方向に沿ったその最表面の一直線上との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
前記第１の端面側または前記第２の端面側に位置し、前記第１の端面または前記第２の端面と前記第１の端面側または前記第２の端面側の前記内層部上との間に位置する前記複数の誘電体層から形成される前記第１の端面側外層部または前記第２の端面側外層部と、
を含み、
前記積層体の前記第１の主面および前記第２の主面を結ぶ厚み方向の長さをＴ、前記積層体の前記第１の側面および前記第２の側面を結ぶ幅方向の長さをＷ、前記積層体の前記第１の端面および前記第２の端面を結ぶ長さ方向ｚの長さをＬとし、
前記第１の側面側外層部の幅をＷ１、前記第２の側面側外層部の幅をＷ２、前記第１の端面側外層部の幅をＬ１、前記第２の端面側外層部の幅をＬ２、前記第１の外層部の厚みをＴ１、前記第２の外層部の厚みをＴ２とし、
前記第１の側面側に配置される第１の隙間部の幅をＷｄ１、前記第２の側面側に配置される第２の隙間部の幅をＷｄ２、前記第１の内部電極層の引出し部とは反対側に配置される第３の隙間部の幅をＬｄ１、前記第２の内部電極層の引出し部とは反対側に配置される第４の隙間部の幅をＬｄ２、前記第１の外層部における前記第１の隙間部、前記第２の隙間部、前記第３の隙間部および前記第４の隙間部の厚みをＴｄ１、前記第２の外層部における前記第１の隙間部、前記第２の隙間部、前記第３の隙間部および前記第４の隙間部の厚みをＴｄ２としたとき、
０．０５×Ｗ１またはＷ２≦Ｗｄ１またはＷｄ２≦０．８５×Ｗ１またはＷ２
０．０５×Ｌ１またはＬ２≦Ｌｄ１またはＬｄ２≦０．８５×Ｌ１またはＬ２
０．０４×Ｔ１またはＴ２≦Ｔｄ１またはＴｄ２≦０．８５×Ｔ１またはＴ２
を満たす、請求項１ないし請求項３に記載の積層セラミックコンデンサ。
【請求項５】
前記第１の内側外層部を構成するそれぞれの焼成前誘電体シートの弾性率をＣ２、前記第１の外側外層部を構成するそれぞれの焼成前誘電体シートの弾性率をＣ１としたとき、Ｃ２／Ｃ１は１．２０以上１．８０以下である、請求項１ないし請求項４に記載の積層セラミックコンデンサ。
【請求項６】
前記第２の内側外層部を構成するそれぞれの焼成前誘電体シートの弾性率をＤ２、前記第２の外側外層部を構成するそれぞれの焼成前誘電体シートの弾性率をＤ１としたとき、Ｄ２／Ｄ１は１．２０以上１．８０以下である、請求項２ないし請求項５に記載の積層セラミックコンデンサ。
【請求項７】
請求項１ないし請求項５のいずれかに記載の積層セラミックコンデンサの製造方法であって、
バインダと可塑剤とを含む誘電体シートを準備する工程と、
前記誘電体シートを複数枚積層することで、前記第１の外層部となる部分を形成する工程と、
前記誘電体シート上に内部電極用導電性ペーストを印刷し、内部電極用導電性ペーストが印刷された誘電体シートを複数枚積層することで、前記内層部となる部分を形成する工程と、
前記誘電体シートを複数枚積層することで、前記第２の外層部となる部分を形成する工程と、
を有し、
前記第１の外層部となる部分を形成する工程において、
前記第１の外層部の前記第１の内側外層部に用いられる前記誘電体シートに含まれる前記バインダと、前記第１の内側外層部に用いられる前記誘電体シートに含まれる前記可塑剤との比率が、３．１以上４．２以下であり、
前記第１の外層部の前記第１の外側外層部に用いられる前記誘電体シートに含まれる前記バインダと、前記第１の外側外層部に用いられる前記誘電体シートに含まれる前記可塑剤との比率が、２．６以上３．１以下である、積層セラミックコンデンサの製造方法。
【請求項８】
請求項２ないし請求項６のいずれかに記載の積層セラミックコンデンサの製造方法であって、
前記第２の外層部となる部分を形成する工程において、
前記第２の外層部の前記第２の内側外層部に用いられる前記誘電体シートに含まれる前記バインダと、前記第２の内側外層部に用いられる前記誘電体シートに含まれる前記可塑剤との比率が、３．１以上４．２以下であり、
前記第２の外層部の前記第２の外側外層部に用いられる前記誘電体シートに含まれる前記バインダと、前記第２の外側外層部に用いられる前記誘電体シートに含まれる前記可塑剤との比率が、２．６以上３．１以下である、請求項７に記載の積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法に関する。
【背景技術】
【０００２】
一般的に、積層セラミックコンデンサにおいて、積層体の各端面を覆う外部電極は、導電性ペーストを積層体の各端面に塗布した後に熱処理を施すことによって形成されることが多い。ここで、熱処理を施した際に、積層体の線膨張係数と外部電極の線膨張係数との差によって外部電極に応力が蓄積されることがある。外部電極に応力が蓄積された積層セラミックコンデンサは、外部電極に蓄積された応力や、実装基板に実装されている場合に基板のたわみ応力によって積層体にクラックが発生することがある。
【０００３】
このような課題を解決する手段として、例えば、特許文献１のように、第１の複数のセラミック層（誘電体層）の間に内部電極を設けた有効層および第２の複数のセラミック層（誘電体層）の間に設けられ所定間隔で配置された複数の補強層を備えた無効層を有した基体（積層体）において、無効層に設けられた複数の補強層が、基体（積層体）の側面に設けられた外部電極の端部の真下に存在するようにして、チップ型電子部品（積層セラミックコンデンサ）本体にクラックなどの発生を抑制し得る技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−７５７８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のように無効層に補強層を設けるような技術においては、補強層を設けることによるコストアップの問題や、補強層を設ける分、容量形成部（内部電極層の対向部）の積層枚数が制限されることによる容量減少の問題や、有効層と補強層との間に生じる浮遊容量による容量の若干のズレなどの問題が生じることがある。
【０００６】
したがって、本発明においては、上記の問題を抑制しつつ、仮に積層セラミックコンデンサ本体にクラックが生じたとしても、対向部にクラックが到達しない積層セラミックコンデンサを提供する。
【課題を解決するための手段】
【０００７】
本発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、積層体の第１の端面上に配置される第１の外部電極層と、積層体の第２の端面上に配置される第２の外部電極層と、を有し、複数の内部電極層は、第１の端面に引き出される第１の内部電極層および第２の端面に引き出される第２の内部電極層を有し、積層体は、積層方向において、第１の内部電極層または第２の内部電極層のうち最も第１の主面側に位置する内部電極層から、第１の内部電極層または第２の内部電極層のうち最も第２の主面側に位置する第１の内部電極層または第２の内部電極層までを含む内層部と、内層部を互いの間に挟む複数の誘電体層から構成される第１の外層部および複数の誘電体層から構成される第２の外層部とを含み、第１の外層部は、２つの領域に分けられ、第１の外層部を構成する複数の誘電体層のうち最も第１の主面側に位置する誘電体層を含む複数の誘電体層からなる第１の外側外層部と、第１の外側外層部と内層部との間に位置する第１の外層部を構成する複数の誘電体層からなる第１の内側外層部を含み、第１の外側外層部と第１の内側外層部との境界面の少なくとも一部には、隙間部を有することを特徴とする。
【０００８】
本発明にかかる積層セラミックコンデンサによれば、基板のたわみなどによって、積層セラミックコンデンサにクラックが入った場合であっても、隙間部に応力を集中させ、隙間部に沿ってクラックを伸展させることができるため、対向部にクラックが到達することを抑制することができる。したがって、クラックが発生したとしてもコンデンサの特性を維持することができる。
同様の効果を狙っている特許文献１のように補強層を設けないため、補強層を設けることによるコストアップの問題や、補強層を設ける分、無効層を厚くすることによる容量減少の問題や、有効層と補強層との間に生じる浮遊容量による容量の若干のズレの問題を抑制することができる。
【発明の効果】
【０００９】
この発明によれば、特許文献１のような補強層を設けることによるコストアップの問題や、補強層を設ける分、無効層を厚くすることによる容量減少の問題や、有効層と補強層との間に生じる浮遊容量による容量の若干のズレの問題を抑制しつつ、仮に積層セラミックコンデンサ本体にクラックが生じたとしても、対向部にクラックが到達しない積層セラミックコンデンサを提供し得る。
【００１０】
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１１】
【図１】本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図２】本発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。
【図３】本発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】本発明にかかる積層セラミックコンデンサを示す図３のＡ部拡大図である。
【図５】本発明にかかる積層セラミックコンデンサを示す図３のＶ−Ｖ線における断面図である。
【図６】（Ａ）は、本発明にかかる積層セラミックコンデンサのＬＴ断面における概略図である。（Ｂ）は、本発明にかかる積層セラミックコンデンサのＷＴ断面における概略図である。
【図７】本発明にかかる積層セラミックコンデンサの製造方法を示すフローチャートである。
【図８】本発明にかかる積層セラミックコンデンサの変形例を示す外観斜視図である。
【図９】本発明にかかる積層セラミックコンデンサの変形例を示す図８のＩＸ−ＩＸ線における断面図である。
【図１０】本発明にかかる積層セラミックコンデンサの変形例を示す図８のＸ−Ｘ線における断面図である。
【図１１】本発明にかかる積層セラミックコンデンサの変形例を示す図１０のＢ部拡大図である。
【図１２】（Ａ）は、隙間部の場所を透過させた場合の積層体のＬＷ断面図である。（Ｂ）は、隙間部の場所を透過させた場合の積層体のＷＴ断面図である。
【図１３】本発明にかかる積層セラミックコンデンサの変形例の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００１２】
１．積層セラミックコンデンサ
本発明にかかる積層セラミックコンデンサ１０について図１ないし図６に基づいて説明する。図１は、本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、本発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における
断面図である。図３は、本発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−
ＩＩＩ線における断面図である。図４は、本発明にかかる積層セラミックコンデンサを示
す図３のＡ部拡大図である。図５は、本発明にかかる積層セラミックコンデンサを示す図３のＶ−Ｖ線における断面図である。図６（Ａ）は、本発明にかかる積層セラミックコンデンサのＬＴ断面の概略図である。図６（Ｂ）は、本発明にかかる積層セラミックコンデンサのＷＴ断面の概略図である。
【００１３】
図１ないし図６に示すように、積層セラミックコンデンサ１０は、直方体状形状を有する積層体１２を含む。
【００１４】
（積層体１２）
積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを含み、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆと、を含む。また、積層体１２は、角部または稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。さらに、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全体に凹凸などが形成されていてもよい。
【００１５】
（誘電体層１４）
積層体１２の誘電体層１４のセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＺｒＯ3、ＣａＺｒＯ3または（Ｃａ、Ｓｒ、Ｂａ）（Ｚｒ、Ｔｉ）Ｏ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｓｉ化合物、Ａｌ化合物、Ｒｅ化合物（Ｒｅは希土類元素）、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【００１６】
誘電体層１４の厚みは、０．３μｍ以上１０μｍ以下であることが好ましい。
【００１７】
積層体１２の誘電体層１４は、積層方向ｘにおいて、第１の内部電極層１６ａまたは第２の内部電極層１６ｂのうち最も第１の主面１２ａ側に位置する内部電極層１６から、第１の内部電極層１６ａまたは第２の内部電極層１６ｂのうち最も第２の主面１２ｂ側に位置する内部電極層１６までを含む内層部４０、内層部４０を互いの間に挟む複数の誘電体層１４から構成される第１の外層部４２および複数の誘電体層１４から構成される第２の外層部４４とを含む。なお、第１の外層部４２は、第１の主面１２ａと第１の主面１２ａ側の内層部４０の最表面の幅方向ｙに沿った一直線上との間に位置する複数の誘電体層１４から構成される部分および第１の主面１２ａと第１の主面１２ａ側の内層部４０の最表面の長さ方向ｚに沿った一直線上との間に位置する複数の誘電体層１４から構成される部分も含まれる。同様に、第２の外層部４４は、第２の主面１２ｂと第２の主面１２ｂ側の内層部４０の最表面の幅方向ｙに沿った一直線上との間に位置する複数の誘電体層１４から構成される部分および第２の主面１２ｂと第２の主面１２ｂ側の内層部４０の最表面の長さ方向ｚに沿った一直線上との間に位置する複数の誘電体層１４から構成される部分も含まれる。
【００１８】
図４において示すように、第１の外層部４２は、２つの領域に分けられ、第１の外層部４２を構成する複数の誘電体層１４のうち最も第１の主面１２ａ側に位置する誘電体層１４を含む複数の誘電体層１４からなる第１の外側外層部４２ａと、第１の外側外層部４２ａと内層部４０との間に位置する第１の外層部４２を構成する複数の誘電体層１４からなる第１の内側外層部４２ｂとを含む。なお、第１の外層部４２は、実装面側に設けられる。
【００１９】
また、図４において示すように、第１の外側外層部４２ａと第１の内側外層部４２ｂとの境界面４２ｃの少なくとも一部には、隙間部８０を有している。これにより、本発明においては、基板のたわみなどによって、積層セラミックコンデンサ１０にクラックが入った場合であっても、隙間部８０に応力を集中させ、隙間部８０に沿ってクラックを伸展させることができるため、対向部１８にクラックが到達することを抑制することができる。したがって、クラックが発生したとしてもコンデンサの特性を維持することができる。同様の効果を狙っている特許文献１のように補強層を設けないため、補強層を設けることによるコストアップの問題や、補強層を設ける分、無効層を厚くすることによる容量減少の問題や、有効層と補強層との間に生じる浮遊容量による容量の若干のズレの問題を抑制することができる。
【００２０】
隙間部８０は、図５において示すように、積層方向ｘから見たときに、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの端部近傍に配置されており、隙間部８０は、第１の側面１２ｃ側に配置される第１の隙間部８０ａと、第２の側面１２ｄ側に配置される第２の隙間部８０ｂと、第１の内部電極層１６ａの引出し部２０ａとは反対側に配置される第３の隙間部８０ｃと、第２の内部電極層１６ｂの引出し部２０ｂとは反対側に配置される第４の隙間部８０ｄと、を有することが好ましい。これにより、応力が集中しやすい内部電極層１６の周囲において、隙間部８０に応力を確実に集中させることができる。その結果、隙間部８０に沿ってクラックを伸展させることができるため、対向部１８にクラックが到達することを抑制することができる。
【００２１】
また、第１の隙間部８０ａは、第１の側面１２ｃ側であって、第１の端面１２ｅから第２の端面１２ｆまで至るように形成されていることが好ましく、第２の隙間部８０ｂは、第２の側面１２ｄ側であって、第１の端面１２ｅから第２の端面１２ｆまで至るにように形成されていることが好ましい。これにより、応力が集中しやすい内部電極層１６の周囲において、隙間部８０に応力を確実に集中させることができる。その結果、隙間部８０に沿ってクラックを伸展させることができるため、対向部１８にクラックが到達することを抑制することができる。
【００２２】
より好ましくは、積層方向ｘから見たときに、第１の隙間部８０ａと第２の隙間部８０ｂとは、第１の内部電極層１６ａおよび第２の内部電極層１６ｂと重ならないように設けられていることが好ましく、第３の隙間部８０ｃは、第２の内部電極層１６ｂと重ならないように設けられていることが好ましく、第４の隙間部８０ｄは、第１の内部電極層１６ａと重ならないように設けられていることが好ましい。これにより、第１の内部電極層１６ａと第２の内部電極層１６ｂとが対向する対向部１８にかからないように応力を集中させ、クラックを伸展させることができるため、対向部１８にクラックが到達することを確実に抑制することができる。
【００２３】
また、第１の隙間部８０ａ、第２の隙間部８０ｂ、第３の隙間部８０ｃおよび第４の隙間部８０ｄは、部分的に隙間を有していても良い。その場合、少なくとも第１の主面１２ａおよび第２の主面１２ｂ上、第１の側面１２ｃおよび第２の側面１２ｄ上に配置される外部電極層２４の近傍に設けられていることが好ましい。より好ましくは、第１の隙間部８０ａ、第２の隙間部８０ｂ、第３の隙間部８０ｃおよび第４の隙間部８０ｄは、連続的に内部電極層１６の縁端に沿って隙間が形成されていることが好ましい。これにより、より確実に本発明の効果を得ることができる。
【００２４】
積層体１２は、図６（Ｂ）に示すように、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部４０の最表面７０ａと、長さ方向ｚに沿ったその最表面７０ａの一直線上との間に位置する複数の誘電体層１４から形成される第１の側面側外層部５０と、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部４０の最表面７０ｂと、長さ方向ｚに沿ったその最表面７０ｂの一直線上との間に位置する複数の誘電体層１４から形成される第２の側面側外層部５２と、を含む。なお、第１の側面側外層部５０および第２の側面側外層部５２には隙間部は存在しない。
【００２５】
積層体１２は、図６（Ａ）に示すように、第１の内部電極層の引出し部２０ａとは反対側に位置する第２の端面１２ｆと、第２の端面１２ｆ側の内層部４０との間に位置する複数の誘電体層１４から形成される第１の端面側外層部６０と、第２の内部電極層の引出し部２０ｂとは反対側に位置する第１の端面１２ｅ側に位置と、第１の端面１２ｅ側の内層部４０との間に位置する複数の誘電体層１４から形成される第２の端面側外層部６２と、を含む。なお、第１の端面側外層部６０および第２の端面側外層部６２には隙間部は存在しない。
【００２６】
第１の内側外層部４２ｂを構成するそれぞれの焼成前誘電体シートの弾性率をＣ２、第１の外側外層部４２ａを構成するそれぞれの焼成前誘電体シートの弾性率をＣ１としたとき、Ｃ２／Ｃ１は１．２０以上１．８０以下であることが好ましい。Ｃ２／Ｃ１が１．２０未満の場合は、第１の内側外層部４２ｂの弾性率Ｃ２が小さく、第１の外側外層部４２ａの弾性率Ｃ１が大きくなる。この場合、内部電極層１６の段差に第１の内側外層部４２ｂは追随するものの、第１の外側外層部４２ａは追随しにくく、第１の外側外層部４２ａと第１の内側外層部４２ｂとの密着力が低下しすぎることによる外層の全面剥がれが発生し、積層セラミックコンデンサ１０としての機能を保つことができない。一方でＣ２／Ｃ１が１．８０よりも大きい場合は、第１の内側外層部４２ｂの２つの凹凸に対して、第１の外側外層部４２ａが十分に追随し、密着力が大きくなるため、第１の外側外層部４２ａと第１の内側外層部４２ｂとの間に隙間部８０を形成することができない。
【００２７】
（内部電極層１６）
複数の内部電極層１６は、複数の誘電体層１４上に配置され、第１の内部電極層１６ａおよび第２の内部電極層１６ｂと、を含む。第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、交互に積層される。
【００２８】
第１の内部電極層１６ａは、互いに対向する第１の対向部１８ａと、第１の対向部１８ａから積層体１２の第１の端面１２ｅまで延びる第１の引出し部２０ａとを備えている。
第２の内部電極層１６ｂは、互いに対向する第２の対向部１８ｂと、第２の対向部１８ｂから積層体１２の第２の端面１２ｆまで延びる第２の引出し部２０ｂとを備えている。
対向部１８は、複数の第１の対向部１８ａおよび複数の第２の対向部１８ｂにより構成される。
【００２９】
本実施形態において、第１の内部電極層１６ａの第１の対向部１８ａと第２の内部電極層１６ｂの第２の対向部１８ｂとが誘電体層１４を介して対向することにより静電容量が形成されている。これにより、積層セラミックコンデンサ１０として機能する。
【００３０】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの金属を含有している。中でもＮｉであることが好ましい。
【００３１】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの枚数は、特に限定されない。
【００３２】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。
【００３３】
（外部電極層２４）
外部電極層２４は、積層体１２の第１の端面１２ｅ上に配置される第１の外部電極層２４ａと、積層体１２の第２の端面１２ｆ上に配置される第２の外部電極層２４ｂと、を有する。
【００３４】
第１の外部電極層２４ａおよび第２の外部電極層２４ｂは、下地電極層２６と下地電極層２６上に配置されためっき層２８とを含む。
【００３５】
（１）下地電極層２６
下地電極層２６は、第１の下地電極層２６ａおよび第２の下地電極層２６ｂを有する。
【００３６】
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅを覆い、第１の主面１２ａおよび第２の主面１２ｂ、並びに第１の側面１２ｃおよび第２の側面１２ｄに至るように設けられている。もっとも、第１の下地電極層２６ａは、第１の端面１２ｅ上にのみに配置されていてもよい。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆを覆い、第１の主面１２ａおよび第２の主面１２ｂ、並びに第１の側面１２ｃおよび第２の側面１２ｄに至るように設けられている。もっとも、第２の下地電極層２６ｂは、第２の端面１２ｆ上にのみに配置されていてもよい。
【００３７】
下地電極層２６は、焼付け層、薄膜層等から選ばれる少なくとも１つを含む。
【００３８】
焼付け層は、ガラスと金属とを含む。ガラスは、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、ＡｌおよびＬｉ等から選ばれる少なくとも１つを含む。また、ガラスの代わりに誘電体層１４と同種のセラミック材料を用いてもよい。
【００３９】
焼付け層の金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
【００４０】
焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、内部電極層１６と同時焼成したものでもよく、内部電極層１６を焼成した後に焼き付けてもよい。また、ガラスの代わりに誘電体層１４と同種のセラミック材料を用いてもよい。
【００４１】
焼付け層の厚み（最も厚い部分）は、５μｍ以上１５０μｍ以下であることが好ましい。焼付け層は、複数層で形成されていてもよい。
【００４２】
薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【００４３】
（２）めっき層２８
めっき層２８は、第１のめっき層２８ａと第２のめっき層２８ｂとを有する。
【００４４】
第１の下地電極層２６ａ上には、第１のめっき層２８ａが形成されている。具体的には、第１のめっき層２８ａは、第１の下地電極層２６ａ上の第１の端面１２ｅに配置され、第１の下地電極層２６ａ上の第１の主面１２ａおよび第２の主面１２ｂ、並びに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。もっとも、第１のめっき層２８ａは、第１の下地電極層２６ａ上の第１の端面１２ｅ上にのみに配置されていてもよい。
【００４５】
第２の下地電極層２６ｂ上には、第２のめっき層２８ｂが形成されている。具体的には、第２のめっき層２８ｂは、第２の下地電極層２６ｂ上の第２の端面１２ｆに配置され、第２の下地電極層２６ｂ上の第１の主面１２ａおよび第２の主面１２ｂ、並びに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。もっとも、第２のめっき層２８ｂは、第２の下地電極層２６ｂ上の第２の端面１２ｆ上にのみに配置されていてもよい。
【００４６】
めっき層２８としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１種の金属または合金を含むことが好ましい。
【００４７】
めっき層２８は複数層により形成されていてもよい。Ｎｉめっき層、Ｓｎめっき層の２層構造により形成されていることが好ましい。Ｎｉめっき層は、下地電極層２６が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際のはんだ濡れ性を向上させ、容易に実装することができる。
【００４８】
めっき層２８の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【００４９】
＜下地電極層２６を設けずにめっき層２８を設ける場合＞
下地電極層２６を設けずにめっき層２８を設ける場合について説明する。
なお、第１の外部電極層２４ａおよび第２の外部電極層２４ｂのそれぞれは、積層体１２の表面に直接形成され、第１の内部電極層１６ａまたは第２の内部電極層１６ｂに電気的に接続されるめっき層２８を含む構造であってもよい。
【００５０】
このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層２８が形成されてもよい。
【００５１】
めっき層２８は、積層体１２の表面に形成される下層めっき層と、当該下層めっき層の表面に形成される上層めっき層とを含むことが好ましい。
【００５２】
下層めっき層および上層めっき層のそれぞれは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
【００５３】
下層めっき層は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき層は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
【００５４】
また、例えば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき層は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、第１の外部電極層２４ａおよび第２の外部電極層２４ｂのそれぞれは、下層めっき層のみで構成されてもよい。
【００５５】
上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。
【００５６】
上層めっき層および下層めっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。上層めっき層および下層めっき層は、ガラスを含まないことが好ましい。上層めっき層および下層めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
【００５７】
積層体１２と外部電極層２４とを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬM寸法とする。ＬM寸法は、０．２ｍｍ以上６．０ｍｍ以下であることが好ましい。積層体１２と外部電極層２４とを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴM寸法とする。ＴM寸法は、０．１ｍｍ以上５．５ｍｍ以下であることが好ましい。積層体１２と外部電極層２４とを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷM寸法とする。ＷM寸法は、０．１ｍｍ以上３．２ｍｍ以下であることが好ましい。
【００５８】
（効果）
本発明に係る積層セラミックコンデンサ１０は、第１の外側外層部４２ａと第１の内側外層部４２ｂとの境界面４２ｃの少なくとも一部に隙間部８０を有していることにより、基板のたわみなどによって、積層セラミックコンデンサ１０にクラックが入った場合であっても、隙間部８０に応力を集中させ、隙間部８０に沿ってクラックを伸展させることができるため、対向部１８にクラックが到達することを抑制することができる。したがって、クラックが発生したとしてもコンデンサの特性を維持することができる。同様の効果を狙っている特許文献１のように補強層を設けないため、補強層を設けることによるコストアップの問題や、補強層を設ける分、無効層を厚くすることによる容量減少の問題や、有効層と補強層との間に生じる浮遊容量による容量の若干のズレの問題を抑制することができる。
【００５９】
また、本発明に係る積層セラミックコンデンサ１０の隙間部８０は、積層方向ｘから見たときに、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの端部近傍に配置されており、隙間部８０は、第１の側面１２ｃ側に配置される第１の隙間部８０ａと、第２の側面１２ｄ側に配置される第２の隙間部８０ｂと、第１の内部電極層１６ａの引出し部２０ａとは反対側に配置される第３の隙間部８０ｃと、第２の内部電極層１６ｂの引出し部２０ｂとは反対側に配置される第４の隙間部８０ｄと、を有することが好ましい。これにより、応力が集中しやすい内部電極層１６の周囲において、隙間部８０に応力を確実に集中させることができる。その結果、隙間部８０に沿ってクラックを伸展させることができるため、対向部１８にクラックが到達することを抑制することができる。
【００６０】
また、本発明に係る積層セラミックコンデンサ１０は、第１の内側外層部４２ｂを構成するそれぞれの焼成前誘電体シートの弾性率をＣ２、第１の外側外層部４２ａを構成するそれぞれの焼成前誘電体シートの弾性率をＣ１としたとき、Ｃ２／Ｃ１は１．２０以上１．８０以下であることが好ましい。Ｃ２／Ｃ１が１．２０未満の場合は、第１の内側外層部４２ｂの弾性率Ｃ２が小さく、第１の外側外層部４２ａの弾性率Ｃ１が大きくなる。この場合、内部電極層１６の段差に第１の内側外層部４２ｂは追随するものの、第１の外側外層部４２ａは追随しにくく、第１の外側外層部４２ａと第１の内側外層部４２ｂとの密着力が低下しすぎることによる外層の全面剥がれが発生し、積層セラミックコンデンサとしての機能を保つことができない。一方でＣ２／Ｃ１が１．８０よりも大きい場合は、第１の内側外層部４２ｂの２つの凹凸に対して、第１の外側外層部４２ａが十分に追随し、密着力が大きくなるため、第１の外側外層部４２ａと第１の内側外層部４２ｂとの間に隙間部８０を形成することができない。
【００６１】
２．積層セラミックコンデンサの製造方法
次に本発明にかかる積層セラミックコンデンサ１０の製造方法について図７に基づいて説明する。図７は、本発明にかかる積層セラミックコンデンサ１０の製造方法を示すフローチャートである。
【００６２】
まず、誘電体シート、内部電極層用の導電性ペーストを準備する（Ｓ０１）。例えばＢａＴｉＯ3や（Ｃａ，Ｓｒ）(Ｚｒ，Ｔｉ)Ｏ3などの主成分原料粉末に対して、所定の配合割合となるように各種副成分原料粉末を秤量し、主成分原料粉末とボールミルなどを用いて湿式混合する。続いて得られた混合物を乾燥し、解砕し、原料粉末を得る。
【００６３】
次に、得られた原料粉末１００重量に、例えばポリビニルブチラール系バインダと溶剤としてのトルエン、エタノールとを加え、ボールミルにより湿式混合し、セラミックスラリーを調製する。得られたセラミックスラリーをリップコーターなどによりシート成形し、セラミックグリーンシートを得る（Ｓ０２）。誘電体シートや内部電極層用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。この際、第１の外側外層部４２ａと、第１の内側外層部４２ｂとは異なるバインダ仕様とする。バインダ仕様の違いは、例えば重合度の異なるポリビニルブチラールを用いたり、バインダと可塑剤との比率を変えることで得る。バインダとしては、例えばポリビニルブチラール系やフタル酸エステル系、ポリビニルアルコール系のバインダを用いることができる。可塑剤としては、例えばフタル酸エステル、アジピン酸エステル、燐酸エステル、グリコール類などを用いることができる。具体的には以下のようにコントロールする。
【００６４】
第１の内側外層部４２ｂに用いられる焼成前誘電体層に用いるバインダと、第１の内側外層部４２ｂに用いられる焼成前誘電体層に用いる可塑剤との比率である、バインダ／可塑剤の比を３．１以上４．２以下の範囲で調整する。第１の外側外層部４２ａに用いられる焼成前誘電体層に用いるバインダと、第１の外側外層部４２ａに用いられる焼成前誘電体層に用いる可塑剤との比率である、バインダ／可塑剤の比を２．６以上３．１以下の範囲で調整する。これにより、プレス時の第１の内側外層部４２ｂの変形に第１の外側外層部４２ａの変形が十分に追随せず、第１の内側外層部４２ｂと第１の外側外層部４２ａとの間に隙間部８０を形成でき、かつ第１の内側外層部４２ｂの変形への第１の外側外層部４２ａの変形追随が小さすぎて外層の全面剥がれが発生することもなくなる。
【００６５】
次に、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極層用の導電性ペーストを印刷し、内部電極パターンを形成する（Ｓ０３）。
【００６６】
次に、以下の方法により積層体シートを得る（Ｓ０４）。内部電極パターンが印刷されていない第１の外側外層部４２ａとなる上記で準備した外層用の誘電体シートを所定枚数積層し、その上に第１の内側外層部４２ｂとなる上記で準備した外層用の誘電体シートを所定枚数積層する。さらにその上に内部電極パターンが印刷された誘電体シートを順次積層する。そして、その上に内部電極パターンが印刷されていない第２の外層部４４となる外層用の誘電体シートを所定枚数積層する。
【００６７】
次に、積層シートを静水圧プレスなどの手段により積層方向ｘにプレスし積層ブロックを作製する（Ｓ０５）。
【００６８】
次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す（Ｓ０６）。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
【００６９】
次に、積層チップを焼成し積層体を作製する（Ｓ０７）。焼成温度は、誘電体層１４や内部電極層１６の材料にもよるが、９００度以上１３００度以下であることが好ましい。
【００７０】
次に、積層体に外部電極層２４を形成する（Ｓ０８）。焼付け層を形成し、焼付け層の表面にめっき層２８を形成してもよい。また、焼付け層を設けずに、積層体の表面に直接めっき層２８を形成してもよい。
【００７１】
＜焼付け層を設ける場合＞
積層体１２の両端面に外部電極層用の導電性ペーストを塗布し、焼き付け、外部電極層２４の焼付け層を形成する。焼き付け温度は、７００度以上９００度以下であることが好ましい。
また、必要に応じて、焼付け層の表面にめっきを施す。
【００７２】
＜焼付け層を設けずにめっき層２８を設ける場合＞
積層体１２の両端面にめっき処理を施し、内部電極層１６の露出部上にめっき層を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシート上に表面導体パターンを印刷して、積層体１２と同時焼成してもよく、また、焼成後の積層体の第１の主面１２ａおよび第２の主面１２ｂ上に表面導体を印刷してから焼き付けてもよい。それから、必要に応じて、めっき層２８の表面にめっき層を形成する。
【００７３】
上記のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
【００７４】
（効果）
第１の内側外層部４２ｂに用いられる焼成前誘電体層に用いるバインダと、第１の内側外層部４２ｂに用いられる焼成前誘電体層に用いる可塑剤との比率である、バインダ／可塑剤の比を３．１以上４．２以下の範囲で調整し、第１の外側外層部４２ａに用いられる焼成前誘電体層に用いるバインダと、第１の外側外層部４２ａに用いられる焼成前誘電体層に用いる可塑剤との比率である、バインダ／可塑剤の比を２．６以上３．１以下の範囲で調整する。これにより、プレス時の第１の内側外層部４２ｂの変形に第１の外側外層部４２ａの変形が十分に追随せず、第１の内側外層部４２ｂと第１の外側外層部４２ａとの間に隙間部８０を形成でき、かつ第１の内側外層部４２ｂの変形への第１の外側外層部４２ａの変形追随が小さすぎて外層の全面剥がれが発生することもなくなる。
【００７５】
３．変形例
本発明の変形例について図８ないし図１３に基づいて説明する。積層セラミックコンデンサ１０Ａは、図９のように、第１の外層部４２および第２の外層部４４に隙間部８０が設けられている。これにより、第１の主面１２ａだけでなく、第２の主面１２ｂにおいても実装が可能となる。なお、上記したこの発明の一実施の形態に係る積層セラミックコンデンサ１０と同一部分については、同じ参照番号を付し、同様となる説明は繰り返さない。
【００７６】
（積層セラミックコンデンサ１０Ａ）
本発明に係る積層セラミックコンデンサ１０Ａについて、図８ないし図１２に基づいて説明する。図８は、本発明にかかる積層セラミックコンデンサの変形例を示す外観斜視図である。図９は、本発明にかかる積層セラミックコンデンサの変形例を示す図８のＩＸ−ＩＸ線における断面図である。図１０は、本発明にかかる積層セラミックコンデンサの変形例を示す図８のＸ−Ｘ線における断面図である。図１１は、本発明にかかる積層セラミックコンデンサの変形例を示す図１０のＢ部拡大図である。図１２（Ａ）は、隙間部の場所を透過させた場合の積層体のＬＷ断面図である。図１２（Ｂ）は、隙間部の場所を透過させた場合の積層体のＷＴ断面図である。
【００７７】
図１１に示すように、第２の外層部４４は、２つの領域に分けられ、第２の外層部４４を構成する複数の誘電体層１４のうち最も第２の主面１２ｂ側に位置する誘電体層１４を含む複数の誘電体層１４からなる第２の外側外層部４４ａと、第２の外側外層部４４ａと内層部４０との間に位置する第２の外層部４４を構成する複数の誘電体層１４からなる第２の内側外層部４４ｂとを含む。
【００７８】
また、図１１に示すように、第２の外側外層部４４ａと第２の内側外層部４４ｂとの境界面４４ｃの少なくとも一部には、隙間部８０を有している。これにより、上記の第１の外層部４２の効果だけでなく、第１の外層部４２および第２の外層部４４の両方に、第１の外側外層部４２ａおよび第２の外側外層部４４ａと第１の内側外層部４２ｂおよび第２の内側外層部４４ｂとを設けることができ、第１の主面１２ａだけでなく、第２の主面１２ｂにおいても実装が可能となる。
【００７９】
また、図１２（Ａ）および図１２（Ｂ）に示すように、積層体１２の第１の主面１２ａおよび第２の主面１２ｂを結ぶ積層方向ｘの長さをＴ、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの長さをＷ、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの長さをＬとし、第１の側面側外層部５０の幅をＷ１、第２の側面側外層部５２の幅をＷ２、第１の端面側外層部６０の幅をＬ１、第２の端面側外層部６２の幅をＬ２、第１の外層部４２の厚みをＴ１、第２の外層部４４の厚みをＴ２とし、第１の側面１２ｃ側に配置される第１の隙間部８０ａの幅をＷｄ１、第２の側面側に配置される第２の隙間部８０ｂの幅をＷｄ２、第１の内部電極層１６ａの引出し部２０ａとは反対側に配置される第３の隙間部８０ｃの幅をＬｄ１、第２の内部電極層１６ｂの引出し部２０ｂとは反対側に配置される第４の隙間部８０ｄの幅をＬｄ２、第１の外層部４２における第１の隙間部８０ａ、第２の隙間部８０ｂ、第３の隙間部８０ｃおよび第４の隙間部８０ｄの厚みをＴｄ１、第２の外層部４４における第１の隙間部８０ａ、第２の隙間部８０ｂ、第３の隙間部８０ｃおよび第４の隙間部８０ｄの厚みをＴｄ２としたとき、
０．０５×Ｗ１または Ｗ２≦Ｗｄ１またはＷｄ２≦０．８５×Ｗ１またはＷ２
０．０５×Ｌ１または Ｌ２≦Ｌｄ１またはＬｄ２≦０．８５×Ｌ１またはＬ２
０．０４×Ｔ１または Ｔ２≦Ｔｄ１またはＴｄ２≦０．８５×Ｔ１またはＴ２
を満たすことが好ましい。これにより、より確実に本発明の効果を得ることが可能になる。
【００８０】
また、第２の内側外層部４４ｂを構成するそれぞれの焼成前誘電体シートの弾性率をＤ２、第２の外側外層部４４ａを構成するそれぞれの焼成前誘電体シートの弾性率をＤ１としたとき、Ｄ２／Ｄ１は１．２０以上１．８０以下であることが好ましい。Ｄ２／Ｄ１が１．２０未満の場合は、第２の内側外層部４４ｂの弾性率Ｄ２が小さく、第２の外側外層部４４ａの弾性率Ｄ１が大きくなる。この場合、内部電極層１６の段差に第２の内側外層部４４ｂは追随するものの、第２の外側外層部４４ａは追随しにくく、第２の外側外層部４４ａと第２の内側外層部４４ｂとの密着力が低下しすぎることによる外層の全面剥がれが発生し、積層セラミックコンデンサとしての機能を保つことができない。一方でＤ２/Ｄ１が１．８０よりも大きい場合は、第２の内側外層部４４ｂの２つの凹凸に対して、第２の外側外層部４４ａが十分に追随し、密着力が大きくなるため、第２の外側外層部４４ａと第２の内側外層部４４ｂとの間に隙間部８０を形成することができない。
【００８１】
（積層セラミックコンデンサ１０Ａの製造方法）
次に本発明にかかる積層セラミックコンデンサ１０Ａの製造方法について図１３に基づいて説明する。図１３は、本発明にかかる積層セラミックコンデンサ１０Ａの製造方法を示すフローチャートである。
【００８２】
積層セラミックコンデンサ１０Ａは、図７の工程Ｓ０２と工程Ｓ０３との間に工程Ｓ０２´として、以下の工程を含む。
すなわち、第２の内側外層部４４ｂに用いられる焼成前誘電体層に用いるバインダと、第２の内側外層部４４ｂに用いられる焼成前誘電体層に用いる可塑剤との比率である、バインダ／可塑剤の比を３．１以上４．２以下の範囲で調整する。第２の外側外層部４４ａに用いられる焼成前誘電体層に用いるバインダと、第２の外側外層部４４ａに用いられる焼成前誘電体層に用いる可塑剤との比率である、バインダ／可塑剤の比を２．６以上３．１以下の範囲で調整する。これにより、プレス時の第２の内側外層部４４ｂの変形に第２の外側外層部４４ａの変形が十分に追随せず、第２の内側外層部４４ｂと第２の外側外層部４４ａの間に隙間部８０を形成でき、かつ第２の内側外層部４４ｂの変形への第２の外側外層部４４ａの変形追随が小さすぎて外層の全面剥がれが発生することもなくなる。
【００８３】
さらに、図７の工程Ｓ０４の積層シートを得る工程は、以下の工程を備える。
内部電極パターンが印刷されていない第１の外側外層部４２ａとなる外層用の誘電体シートを所定枚数積層し、その上に第１の内側外層部４２ｂとなる外層用の誘電体シートを所定枚数積層する。さらにその上に内部電極パターンが印刷された誘電体シートを順次積層する。そして、その上に内部電極パターンが印刷されていない第２の内側外層部４４ｂとなる外層用の誘電体シートを所定枚数積層し、さらにその上に第２の外側外層部４４ａとなる外層用の誘電体シートを所定枚数積層する。これにより、第１の外層部４２および第２の外層部４４の両方に、第１の外側外層部４２ａおよび第２の外側外層部４４ａと第１の内側外層部４２ｂおよび第２の内側外層部４４ｂとを設けることができ、第１の主面１２ａだけでなく、第２の主面１２ｂにおいても実装が可能となる。
【００８４】
４．実験例
上述した方法にしたがって、積層セラミックコンデンサ１０Ａを作製した。なお、実験例に用いた試料は積層セラミックコンデンサ１０Ａであるが、実装面側は積層セラミックコンデンサ１０と同様の構成である。
【００８５】
（１）実施例１ないし実施例２２に用いた積層セラミックコンデンサ
（ａ）サイズ（設計値、外部電極層含）：ＬM×ＷM×ＴM＝２．００ｍｍ×１．２５ｍｍ×１．２５ｍｍ
（ｂ）セラミック材料：ＣｒＺｒＯ3系
（ｃ）静電容量：１００ｎＦ
（ｄ）定格電圧：５０Ｖ
（ｅ）外部電極層の構造
（ｉ）下地電極層の素材：Ｃｕとガラスとを含む電極
下地電極層の厚み：６０μｍ（端面中央部）
（ｉｉ）めっき層
第１のめっき層  Ｎｉ：３μｍ
第２のめっき層  Ｓｎ：３μｍ
（ｆ）内部電極層の構造
（ｉ）内部電極層の素材：Ｎｉ
（ｉｉ）内側外層部と外側外層部：原料粉末にポリビニルブチラール系バインダとトルエン、エタノールを加え、ボールミルにより湿式混合し、セラミックスラリーを調製した。第１の外側外層部４２ａおよび第２の外側外層部４４ａと第１の内側外層部４２ｂおよび第２の内側外層部４４ｂとでは異なるバインダ仕様とした。バインダ仕様の違いは、バインダと可塑剤との比率を変えることで得た。第１の外側外層部４２ａの弾性率をＣ１、第２の外側外層部４４ａの弾性率をＤ１、第１の内側外層部４２ｂの弾性率をＣ２、第２の内側外層部４４ｂの弾性率をＤ２としたときに、１．２０≦Ｃ２／Ｃ１、Ｄ２／Ｄ１≦１．８０を満たすように仕様を調整した。具体的には、表１に記載した。
（ｇ）隙間部の詳細：表１に記載
【００８６】
（２）比較例１に用いた積層セラミックコンデンサ
（ａ）サイズ（設計値、外部電極層含）：ＬM×ＷM×ＴM＝２．００ｍｍ×１．２５ｍｍ×１．２５ｍｍ
（ｂ）セラミック材料：ＣｒＺｒＯ3系
（ｃ）静電容量：１００ｎＦ
（ｄ）定格電圧：５０Ｖ
（ｅ）外部電極層の構造
（ｉ）下地電極層の素材：Ｃｕとガラスとを含む電極
下地電極層の厚み：６０μｍ（端面中央部）
（ｉｉ）めっき層
第１のめっき層  Ｎｉ：３μｍ
第２のめっき層  Ｓｎ：３μｍ
（ｆ）内部電極層の構造
（ｉ）内部電極層の素材：Ｎｉ
（ｉｉ）内側外層部と外側外層部：原料粉末にポリビニルブチラール系バインダとトルエン、エタノールを加え、ボールミルにより湿式混合し、セラミックスラリーを調製した。外側外層部と内側外層部とでは異なるバインダ仕様とした。バインダ仕様の違いは、バインダと可塑剤との比率を変えることで得た。第１の外側外層部４２ａの弾性率をＣ１、第２の外側外層部４４ａの弾性率をＤ１、第１の内側外層部４２ｂの弾性率をＣ２、第２の内側外層部４４ｂの弾性率をＤ２としたときに、１．２０≦Ｃ２／Ｃ１、Ｄ２／Ｄ１≦１．８０を満たさないように仕様を調整した。具体的には、第１の外側外層部４２ａおよび第２の外側外層部４４ａのバインダ／可塑剤の比４．２に対して第１の内側外層部４２ｂおよび第２の内側外層部４４ｂのバインダ／可塑剤の比２．６を用いるなどして調整した。
（ｇ）隙間部の詳細：表１に記載
【００８７】
（３）比較例２に用いた積層セラミックコンデンサ
（ａ）サイズ（設計値、外部電極層含）：ＬM×ＷM×ＴM＝２．００ｍｍ×１．２５ｍｍ×１．２５ｍｍ
（ｂ）セラミック材料：ＣｒＺｒＯ3系
（ｃ）静電容量：１００ｎＦ
（ｄ）定格電圧：５０Ｖ
（ｅ）外部電極層の構造
（ｉ）下地電極層の素材：Ｃｕとガラスとを含む電極
下地電極層の厚み：６０μｍ（端面中央部）
（ｉｉ）めっき層
第１のめっき層  Ｎｉ：３μｍ
第２のめっき層  Ｓｎ：３μｍ
（ｆ）内部電極層の構造
（ｉ）内部電極層の素材：Ｎｉ
（ｉｉ）内側外層部と外側外層部：原料粉末にポリビニルブチラール系バインダとトルエン、エタノールを加え、ボールミルにより湿式混合し、セラミックスラリーを調製した。外側外層部と内側外層部とでは異なるバインダ仕様とした。バインダ仕様の違いは、バインダと可塑剤との比率を変えることで得た。第１の外側外層部４２ａの弾性率をＣ１、第２の外側外層部４４ａの弾性率をＤ１、第１の内側外層部４２ｂの弾性率をＣ２、第２の内側外層部４４ｂの弾性率をＤ２としたときに、１．２０≦Ｃ２／Ｃ１、Ｄ２／Ｄ１≦１．８０を満たさないように仕様を調整した。具体的には、第１の外側外層部４２ａおよび第２の外側外層部４４ａのバインダ／可塑剤の比１．１に対して第１の内側外層部４２ｂおよび第２の内側外層部４４ｂのバインダ／可塑剤の比４．２を用いるなどして調整した。
（ｇ）隙間部なし
【００８８】
これらの得られた試料について、以下のＷ空隙、Ｌ空隙、Ｔ空隙の測定方法および基板曲げ試験方法にしたがって、測定および試験を行った。
【００８９】
（Ａ）Ｗ空隙（Ｗｄ１およびＷｄ２）の測定方法
Ｗ空隙の確認は、ＷＴ面側から金属顕微鏡や走査型電子顕微鏡を用いて行った。観察面は、第１の内部電極層１６ａの第１の引出し部２０ａが存在する第１の端面部１２ｅまたは第２の内部電極層１６ｂの第２の引出し部２０ｂが存在する第２の端面部１２ｆ、１／２Ｌ部、第１の内部電極層１６ａの第１の引出し部２０ａまたは第２の内部電極層１６ｂの第２の引出し部２０ｂとは反対側の端部の３点で行った。表面以外の２点はＷＴ面側から精密研磨することで表出させた。
【００９０】
（Ｂ）Ｌ空隙（Ｌｄ１およびＬｄ２）の測定方法
Ｌ空隙の確認は、ＬＴ面側から金属顕微鏡や走査型電子顕微鏡を用いて行った。観察面は内部電極層１６のＷ端が表出し始めた点と、１／２Ｗの２点で行った。両点ともＬＴ面側から精密研磨することで表出させた。
【００９１】
（Ｃ）Ｔ空隙（Ｔｄ１およびＴｄ２）の測定方法
Ｔ空隙の確認は、ＷＴ面側から金属顕微鏡や走査型電子顕微鏡を用いて行った。観察面は、第１の内部電極層１６ａの第１の引出し部２０ａが存在する第１の端面部１２ｅまたは第２の内部電極層１６ｂの第２の引出し部２０ｂが存在する第２の端面部１２ｆ、１／２Ｌ部、第１の内部電極層１６ａの第１の引出し部２０ａまたは第２の内部電極層１６ｂの第２の引出し部２０ｂとは反対側の端部の３点で行った。表面以外の２点はＷＴ面側から精密研磨することで表出させた。
【００９２】
（Ｄ）基板曲げ試験方法
作製した積層セラミックコンデンサ１０Ａをガラス布基材エポキシ樹脂製の基板曲げ試験用基板にＳｎ−３Ａｇ−０．５Ｃｕの鉛フリーはんだを用いてリフロー実装した。試験条件は、テストヘッド速度：１．０ｍｍ／ｓ、たわみ量：１０ｍｍ、保持時間：５±１ｓ、試験数量：１００個とした。外観検査および断面研磨によりクラックの入り方を観察した。
【００９３】
表１の値は、Ｗ空隙、Ｌ空隙、Ｔ空隙の測定および基板曲げ試験の結果を示す。
【００９４】
【表１】
2019204902.tif 000003
【００９５】
表１に示すように、Ｗ空隙／Ｗ１またはＷ２の値が０．０５以上０．８５以下であり、かつＬ空隙／Ｌ１の値が０．０５以上０．８５以下であり、かつＴ空隙／Ｔ１の値が０．０４以上０．８５以下の場合、基板曲げ試験においてクラックが内部電極層１６まで到達した積層セラミックコンデンサの割合は０％であった。
【００９６】
また、Ｗ空隙／Ｗ１またはＷ２の値が０．０５より小さいまたは０．８５より大きく、かつＬ空隙／Ｌ１の値が０．０５以上０．８５以下であり、かつＴ空隙／Ｔ１の値が０．０４以上０．８５以下の場合、Ｗ空隙／Ｗ１またはＷ２の値が０．０５以上０．８５以下であり、かつＬ空隙／Ｌ１の値が０．０５より小さいまたは０．８５より大きく、かつＴ空隙／Ｔ１またはＴ空隙／Ｔ２の値が０．０４以上０．８５以下の場合、Ｗ空隙／Ｗ１またはＷ２の値が０．０５以上０．８５以下であり、Ｌ空隙／Ｌ１の値が０．０５以上０．８５以下であり、かつＴ空隙／Ｔ１の値が０．０４より小さいまたは０．８５より大きい場合は、基板曲げ試験においてクラックが内部電極層１６まで到達した積層セラミックコンデンサの割合は５％であった。
【００９７】
また、第１の内側外層部４２ｂを構成するそれぞれの焼成前誘電体シートの弾性率をＣ２、第１の外側外層部４２ａを構成するそれぞれの焼成前誘電体シートの弾性率をＣ１としたとき、Ｃ２／Ｃ１は１．２０以上１．８０以下であり、第２の内側外層部４４ｂを構成するそれぞれの焼成前誘電体シートの弾性率をＤ２、第２の外側外層部４４ａを構成するそれぞれの焼成前誘電体シートの弾性率をＤ１としたとき、Ｄ２／Ｄ１は１．２０以上１．８０以下の場合、基板曲げ試験においてクラックが内部電極層１６まで到達した積層セラミックコンデンサの割合は１０％であった。
【００９８】
さらに、第１の内側外層部４２ｂおよび第２の内側外層部４４ｂに用いられる焼成前誘電体層に用いるバインダと、第１の内側外層部４２ｂおよび第２の内側外層部４４ｂに用いられる焼成前誘電体層に用いる可塑剤比である、バインダ／可塑剤の比が３．１以上４．２以下の範囲で調整し、第１の外側外層部４２ａおよび第２の外側外層部４４ａに用いられる焼成前誘電体層に用いるバインダと、第１の外側外層部４２ａおよび第２の外側外層部４４ａに用いられる焼成前誘電体層に用いる可塑剤比である、バインダ／可塑剤の比が２．６以上３．１以下の範囲で調整した場合、基板曲げ試験においてクラックが内部電極層１６まで到達した積層セラミックコンデンサの割合は５％であった。
【００９９】
なお、比較例１は、第１の内側外層部４２ｂおよび第２の内側外層部４４ｂの変形に対して第１の外側外層部４２ａおよび第２の外側外層部４４ａが密着することができず、第１の内側外層部４２ｂおよび第２の内側外層部４４ｂと第１の外側外層部４２ａおよび第２の外側外層部４４ａとの間で全面剥がれが発生し、隙間部８０が形成されなかった。
【０１００】
また、比較例２は、空隙が無く隙間部８０が形成されていないため、１００個中８７個でクラックが内部電極層１６まで到達した。
【０１０１】
以上の結果から、本発明においては、基板のたわみなどによって、積層セラミックコンデンサ１０Ａにクラックが入った場合であっても、隙間部８０に応力を集中させ、隙間部８０に沿ってクラックを伸展させることができるため、対向部１８にクラックが到達することを抑制することができる。
したがって、クラックが発生したとしてもコンデンサの特性を維持することができる。
【０１０２】
なお、本発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で、種々に変更される。
【符号の説明】
【０１０３】
１０、１０Ａ  積層セラミックコンデンサ
１２  積層体
１２ａ  第１の主面
１２ｂ  第２の主面
１２ｃ  第１の側面
１２ｄ  第２の側面
１２ｅ  第１の端面
１２ｆ  第２の端面
１４  誘電体層
１６  内部電極層
１６ａ  第１の内部電極層
１６ｂ  第２の内部電極層
１８  対向部
１８ａ  第１の対向部
１８ｂ  第２の対向部
２０ａ  第１の引出し部
２０ｂ  第２の引出し部
２４  外部電極層
２４ａ  第１の外部電極層
２４ｂ  第２の外部電極層
２６  下地電極層
２６ａ  第１の下地電極層
２６ｂ  第２の下地電極層
２８  めっき層
２８ａ  第１のめっき層
２８ｂ  第２のめっき層
４０  内層部
４２  第１の外層部
４２ａ  第１の外側外層部
４２ｂ  第１の内側外層部
４２ｃ  第１の外側外層部と第１の内側外層部との境界面
４４  第２の外層部
４４ａ  第２の外側外層部
４４ｂ  第２の内側外層部
４４ｃ  第２の外側外層部と第２の内側外層部との境界面
５０  第１の側面側外層部
５２  第２の側面側外層部
６０  第１の端面側外層部
６２  第２の端面側外層部
７０ａ  第１の側面と第１の側面側の内層部の最表面
７０ｂ  第２の側面と第２の側面側の内層部の最表面
８０  隙間部
８０ａ  第１の隙間部
８０ｂ  第２の隙間部
８０ｃ  第３の隙間部
８０ｄ  第４の隙間部
Ｃ１  第１の外側外層部を構成するそれぞれの焼成前誘電体シートの弾性率
Ｃ２  第１の内側外層部を構成するそれぞれの焼成前誘電体シートの弾性率
Ｄ１  第２の外側外層部を構成するそれぞれの焼成前誘電体シートの弾性率
Ｄ２  第２の内側外層部を構成するそれぞれの焼成前誘電体シートの弾性率
Ｌ  積層体の第１の端面および第２の端面を結ぶ長さ方向の長さ
Ｌ１  第１の端面側外層部の幅
Ｌ２  第２の端面側外層部の幅
Ｌｄ１  第３の隙間部の幅
Ｌｄ２  第４の隙間部の幅
Ｔ  積層体の第１の主面および第２の主面を結ぶ積層方向の長さ
Ｔ１  第１の外層部の厚み
Ｔ２  第２の外層部の厚み
Ｔｄ１  第１の外層部における第１の隙間部、第２の隙間部、第３の隙間部、第４の隙間部の厚み
Ｔｄ２  第２の外層部における第１の隙間部、第２の隙間部、第３の隙間部、第４の隙間部の厚み
Ｗ  積層体の第１の側面および第２の側面を結ぶ幅方向の長さ
Ｗ１  第１の側面側外層部の幅
Ｗ２  第２の側面側外層部の幅
Ｗｄ１  第１の隙間部の幅
Ｗｄ２  第２の隙間部の幅
ｘ  積層方向
ｙ  幅方向
ｚ  長さ方向
【図１】
2019204902.tif 000004
【図２】
2019204902.tif 000005
【図３】
2019204902.tif 000006
【図４】
2019204902.tif 000007
【図５】
2019204902.tif 000008
【図６】
2019204902.tif 000009
【図７】
2019204902.tif 000010
【図８】
2019204902.tif 000011
【図９】
2019204902.tif 000012
【図１０】
2019204902.tif 000013
【図１１】
2019204902.tif 000014
【図１２】
2019204902.tif 000015
【図１３】
2019204902.tif 000016