(57)【要約】【課題】基板接合の信頼性を高めた半導体装置の製造方法を提供する。【解決手段】本実施形態における半導体装置の製造方法は、支持基板と半導体基板の第一の面とを接着層を介して接着する工程と、半導体基板の第一の面と反対側の第二の面を加工して半導体基板を薄膜化する工程と、半導体基板の薄膜化後、支持基板または半導体基板のベベル部に形成された接着層の一部を第一の研磨面で研磨して除去する第一の研磨工程と、第一の研磨工程後、支持基板または半導体基板のベベル部に残存する接着層を、第一の研磨面と異なる第二の研磨面で研磨して除去する第二の研磨工程と、を含む。【選択図】図１
2019204893.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と半導体基板の第一の面とを接着層を介して接着する工程と、  前記半導体基板
の前記第一の面と反対側の第二の面を加工して、前記半導体基板を薄膜化する工程と、  
前記半導体基板の薄膜化後、前記支持基板または前記半導体基板のベベル部に形成された
前記接着層の一部を第一の研磨面で研磨して除去する第一の研磨工程と、  前記第一の研
磨工程後、前記支持基板または前記半導体基板のベベル部に残存する前記接着層を、前記
第一の研磨面と異なる第二の研磨面で研磨して除去する第二の研磨工程と、を含む半導体
装置の製造方法。
【請求項２】
前記半導体基板の薄膜化前に前記半導体基板側面の凸部の少なくとも一部を除去する工程
をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体基板の前記第一の面に垂直な方向と前記第一の研磨面とがなす劣角が、前記半
導体基板の前記第一の面に垂直な方向と前記第二の研磨面とがなす劣角よりも大きいこと
を特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板の前記第一の面に垂直な方向と前記第一の研磨面とがなす劣角が５０°以
上かつ９０°未満であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記半導体基板の前記第一の面に垂直な方向と前記第二の研磨面とがなす劣角が０°より
大きく７０°以下であることを特徴とする請求項３又は４に記載の半導体装置の製造方法
。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体装置の製造方法に関する。
【背景技術】
【０００２】
裏面照射型ＣＭＯＳセンサやＴＳＶを利用した積層型半導体装置の製造工程では、半導体
基板の薄膜化のために、支持基板と半導体基板とを接着層を介して貼り合わせる製造工程
がある。基板貼り合わせの際に接着層が基板のベベル部にはみ出すことがあるが、接着層
に導電性材料が用いられる場合、ドライエッチング、スパッタリング、ＣＶＤ等のプラズ
マを用いた半導体製造の過程でアーキングが発生し、基板破壊に及ぶことがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１２０５８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態が解決しようとする課題は、基板接合の信頼性を高めた半導体装置の製造方法
を提供する。
【課題を解決するための手段】
【０００５】
本実施形態における半導体装置の製造方法は、支持基板と半導体基板の第一の面とを接着
層を介して接着する工程と、半導体基板の第一の面と反対側の第二の面を加工して半導体
基板を薄膜化する工程と、半導体基板の薄膜化後、支持基板または半導体基板のベベル部
に形成された接着層の一部を第一の研磨面で研磨して除去する第一の研磨工程と、第一の
研磨工程後、支持基板または半導体基板のベベル部に残存する接着層を、第一の研磨面と
異なる第二の研磨面で研磨して除去する第二の研磨工程と、を含む。
【図面の簡単な説明】
【０００６】
【図１】実施形態１に係る半導体装置の製造方法の説明図である。
【図２】実施形態２に係る半導体装置の製造方法を説明図である。
【図３】実施形態２に係る半導体装置の製造方法を説明図である。
【発明を実施するための形態】
【０００７】
以下、発明を実施するための実施形態について説明する。
【０００８】
（実施形態１）  実施形態１に係る半導体装置の製造方法について、図１を参照して説明
する。なお、以下の図面の記載において、同一部分は同一符号で表している。ただし、図
面は厚さと平面寸法との関係、比率等は現実のものとは異なり、模式的なものである。  
図１は本実施形態の半導体装置の製造方法を示す工程断面図であり、半導体基板のエッジ
部周辺を示した図である。
【０００９】
図１（ａ）に示すように、支持基板１と半導体基板３を接着層２により接着する。具体的
には、まず石英ガラスやシリコンを主材料とする支持基板１を用意する。支持基板１の半
導体基板３と対向する面（表面）は平坦であるが、側面は平坦でなく、外側に向かって凸
形状となっている。続いて、接着層２を、ＣＶＤ法、塗布法やスパッタ法により、支持基
板１上に形成する。接着層２は、アクリル系樹脂などのＵＶ硬化性樹脂または熱硬化性樹
脂が用いられる。さらに、半導体基板３を接着層２上に接触させて、接着層２をＵＶ照射
または加熱することで、半導体基板３を支持基板１上に接着する。半導体基板３は、支持
基板１とほぼ同サイズであり、支持基板１と同じく側面は平坦でなく、外側に向かって凸
形状である。半導体基板３は、トランジスタ等の半導体素子が形成されている面を接着層
２に対向させるように接着される。なお接着層２を支持基板１上ではなく半導体基板３上
に形成し、その後半導体基板３を支持基板１に接着させることで支持基板１と半導体基板
３を接着させてもよい。
【００１０】
接着層２は、半導体基板３との接着面よりも外側にはみだすように支持基板１のベベル部
に形成されることがある。接着層２が、支持基板１の平坦な表面の外側、つまり支持基板
１の側面の凸部表面まではみだして形成されている。接着層２は、支持基板１上への塗布
成膜条件や半導体基板３の接着時の押圧条件により形成箇所が異なる。接着層２が、支持
基板１のベベル部だけでなく、半導体基板３のベベル部表面にも形成されることもある。
この場合、接触層２は、支持基板１の表面と対向する半導体基板３の平坦面の外側、つま
り半導体基板３の側面の凸部表面まではみだして形成される。
【００１１】
続いて、図１（ｂ）に示すように、半導体基板３の接着層２との接着面と反対の面面（裏
面）を、トリミングやテープ等により機械的に研磨して、半導体基板３を薄膜化する。こ
こで半導体基板３の薄膜化により、基板側面の凸部が先鋭化し、いわゆるナイフエッジ構
造となる。
【００１２】
次に、図１（ｃ）の２つの点線４、５で示された２つの研磨面で、支持基板１または半導
体基板３のベベル部にはみ出した接着層２を２段階で研磨することにより除去する。ベベ
ル部とは、基板側面から中心に向かって一定距離、たとえば０．５ｍｍ程度、至るまでの
領域である。ここで支持基板１と半導体基板３が互いに対向する平坦な表面に垂直な方向
Ａ−Ａ’と点線４とがなす角度（劣角）θ１を、同方向Ａ−Ａ’と点線５とがなす角度（
劣角）θ２よりも大きくする、たとえばθ１を５０°以上かつ９０°未満とし、θ２を０
°より大きく７０°以下とする。
【００１３】
第一の研磨では、点線４で示される研磨面で半導体基板３の裏面から支持基板１に至るま
で研磨し、接着層２を除去していく。第一の研磨では、接着層２のみならず、半導体基板
３および支持基板１の一部が除去される。第一の研磨により、半導体基板３との接着面よ
り外側にはみ出た接着層２を除去することができるが、半導体基板３の過剰研磨により半
導体素子や機能回路が損傷しないよう研磨を途中でとめる必要がある。研磨角度（劣角）
θ１が大きいため、接着層２を第一の研磨により完全に除去しようとすると、半導体基板
３に形成された半導体素子や機能回路を損傷してしまう恐れが生じる。このため、第一の
研磨後、支持基板１のベベル表面、特に側面に接着層２が残存する。
【００１４】
そこで、第一の研磨後に支持基板１表面に残存した接着層２を第二の研磨により除去する
。第二の研磨では、点線５で示される研磨面で支持基板１のベベル部上の接着層２が研磨
除去される。図１（ｄ）に示すとおり、接着層２を除去した時点で第二の研磨を終了する
。ここで、第二の研磨時の角度（劣角）θ２が第一の研磨時の角度（劣角）θ１より小さ
いため、第二の研磨では半導体基板３に形成された半導体素子や機能回路まで過剰研磨さ
れることなく、それらの損傷を回避することができる。  本実施形態に係る半導体装置の
製造方法によれば、支持基板１と半導体基板３の接着面からはみ出した接着層２を、半導
体基板３上に設けられた半導体素子の損傷を回避しつつ、研磨除去することができる。接
着層２がベベル部に残存することで生じるアーキングを防止することができる。
【００１５】
また本実施形態に係る半導体装置の製造方法によれば、第一の研磨を実施後に第二の研磨
を実施しているが、順序を反対にして、第二の研磨により支持基板１または半導体基板３
のベベル端部表面の接着層２を部分的に除去した後、第一の研磨により支持基板１または
半導体基板３のベベル表面に残存した接着層２を除去することもできる。
【００１６】
（実施形態２）  次に、実施形態２に係る半導体装置の製造方法について、図２および図
３を参照して説明する。なお、以下の図面の記載において、同一部分は同一符号で表して
いる。ただし、図面は厚さと平面寸法との関係、比率等は現実のものとは異なり、模式的
なものである。
【００１７】
図２は、実施形態２の半導体装置の製造方法を示す工程断面図であり、半導体基板のエッ
ジ部周辺を示した図である。実施形態２の半導体装置の製造方法は、実施形態１において
図１（ｂ）で示した半導体基板のナイフエッジ構造を回避するために、接着層の研磨工程
の前に半導体基板のベベル部をカットまたはトリミングしておく点で実施形態１にかかる
半導体装置の製造方法と異なる。その他の点については同様であり、説明を省略する。
【００１８】
本実施形態に係る半導体装置の製造方法では、図１（ａ）で示したように支持基板１と半
導体基板３を接着層２で接着後、図２（ａ）に示すように、半導体基板３のベベル部をダ
イシングブレード等を用いてカットし、除去する。カットする箇所は、半導体基板３の接
着層２との接着領域の外側のベベル部であり、例えば半導体基板側面から４００μｍ以上
基板中心方向に亘る領域である。なお、半導体素子や機能回路形成部のカットを回避でき
るのであれば、半導体基板３の接着層２との接着面上の領域までカットしてもよい。
【００１９】
続いて、図２（ｂ）に示すように、半導体基板３の裏面から半導体基板３を研磨して薄膜
化する。本実施形態では、半導体基板３のエッジ部が先鋭化することがなく、ナイフエッ
ジ構造にはならない。  実施形態１に示した方法では、裏面研磨とともに半導体基板３の
エッジ部の厚みが小さくなり先鋭化する。先鋭化したエッジ部は機械的強度が低下するた
め、後の接着層２の研磨工程において、先鋭化したエッジ部に研磨圧力が加わることでク
ラックが生じ、エッジ部が欠ける恐れがある。半導体基板のエッジ部の欠片が、接着層２
や半導体基板３に設けられた半導体素子や機能回路に接触することで損傷を招く恐れがあ
る。またエッジ部の欠片はアーキングの原因となることもある。
【００２０】
一方、本実施形態に係る半導体装置の製造方法では、半導体基板３のベベル部、特に半導
体基板３の側面の凸部が裏面研磨の前にカットされている。このため、接着層の研磨にお
ける半導体基板３のエッジ部のクラックや欠落を防止することができる。  以降の製造工
程は、実施形態１に係る半導体装置の製造方法と同様であり、図１（ｃ）および（ｄ）に
示したとおり、異なる研磨面で２段階研磨を実施して接着層２を除去する。  なお、図２
（ａ）では半導体基板３の側面の凸部全体をカットしたが、図３に示すように、半導体基
板３の側面の凸部のうち接着層２側の一部のみを研磨テープ等によりトリミングしてもよ
い。すなわち、半導体基板３のベベル部のうち、接着層側の下面から一定距離上方までの
部分領域をトリミングしてもよい。その後、図２（ｂ）に示す半導体基板３の裏面研磨に
よる薄膜化の際、半導体基板３側面に残存する凸部を除去する。これにより、半導体基板
３のナイフエッジ構造を除去したうえで接着層２を研磨除去することができ、半導体基板
３のエッジ部のクラックや欠落を防止することができる。
【００２１】
以上、本発明の実施形態を説明したが、本実施形態は、例として提示したものであり、発
明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実
施されることが可能であり、発明の要旨を逸脱
しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその
変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその
均等の範囲に含まれる。
【符号の説明】
【００２２】
１  支持基板２  接着層３  半導体基板４  第一の研磨面５  第二の研磨面θ１  第一の
角度θ２  第二の角度 
【図１】
2019204893.tif 000003
【図２】
2019204893.tif 000004
【図３】
2019204893.tif 000005