(57)【要約】【課題】低欠陥の結晶が大面積で成長して形成された半導体装置を提供する。【解決手段】この半導体装置は、面方位（１１１）を一面とするシリコン基板上に形成される半導体装置であって、一面に直交する厚み方向に貫通孔を有しつつ一面上に形成された絶縁膜と、Ｉｎ、Ｇａ、およびＡｓを含むＩＩＩ−Ｖ族化合物半導体として構成され、貫通孔に充填されるとともに、貫通孔を覆うように絶縁膜上に形成される半導体層と、を備え、半導体層において、一面に沿う露出面に存在する原子ステップは、一面に直交する高さが３原子層以下である。【選択図】図１
2019182712.tif 000002
【特許請求の範囲】
【請求項１】
面方位（１１１）を一面とするシリコン基板上に形成される半導体装置であって、
前記一面に直交する厚み方向に貫通孔を有しつつ前記一面上に形成された絶縁膜と、
Ｉｎ、Ｇａ、およびＡｓを含むＩＩＩ−Ｖ族化合物半導体として構成され、前記貫通孔に充填されるとともに、前記貫通孔を覆うように前記絶縁膜上に形成される半導体層と、を備え、
前記半導体層において、前記一面に沿う露出面に存在する原子ステップは、前記一面に直交する高さが３原子層以下である半導体装置。
【請求項２】
前記原子ステップは、前記露出面に直交する面方位が｛１１０｝を含む請求項１に記載の半導体装置。
【請求項３】
前記半導体層は、前記露出面に沿う動径方向において、前記貫通孔から離れるにしたがってＧａ含有量が連続的に増加する請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体層は、前記一面に沿う前記露出面が面方位として（１１１）を含むとともに、側面として｛−１１０｝面が露出する六角柱形状を成す請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記貫通孔は円柱状であり、前記一面を正面視したときの前記貫通孔の直径は５μｍ以下である、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体層の、前記露出面に直交する層厚は、前記貫通孔の直径よりも大きい、請求項５に記載の半導体装置。
【請求項７】
前記半導体層における前記露出面を正面視したとき、前記貫通孔の中心軸から前記半導体層の端部までの最長距離が、前記貫通孔の半径の１．３倍以上となる請求項５または請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書の開示は、化合物半導体を組成にもつ半導体装置に関する。
【背景技術】
【０００２】
化合物半導体は、構成される元素の組成を調整することによってバンドギャップを制御できる。化合物半導体として、例えばＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓ系が知られている。ＩｎＧａＡｓは、Ｓｉに比べてバンドギャップが小さく、長い波長領域に感度を有する。このため、可視光に比べて波長の長い光を検出する、赤外線センサの構成材料として期待されている。
【０００３】
より高い精度で感度波長領域を制御する、あるいは暗電流を抑制するという観点から、ＩｎＧａＡｓ結晶には、低欠陥であり、且つ、広いドメインを有する結晶が求められる。換言すれば、結晶性の高い、大面積なＩｎＧａＡｓ結晶を得ることが求められる。
【０００４】
特許文献１には、ピラー状のＩｎＧａＡｓ結晶がシリコン基板上にナノワイヤとして成長した半導体装置が開示されている。この開示は、ＩＩＩ−Ｖ族化合物半導体に関して低欠陥を実現できる技術である。
【０００５】
特許文献２には、基板となるＳｉ上にバッファ層を形成することにより、バッファ層上にエピタキシャル成長するＩＩＩ−Ｖ族化合物半導体の低欠陥化をはかる技術が開示されている。
【０００６】
非特許文献１には、ＩｎＡｓの核からピラー状に成長したＩｎＡｓ結晶を軸に、ＩｎＧａＡｓ結晶を成長させる方法、およびその方法により形成されたＩｎＧａＡｓ結晶が開示されている。この技術は、軸となるＩｎＡｓ結晶の側面からＩｎＧａＡｓ結晶の成長が開始し、結晶におけるステップが面する方向に向かって成長が進むものであり、ＩｎＧａＡｓ大面積のＩｎＧａＡｓ結晶を得るための知見である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】再公表２０１１／１０５３９７号
【特許文献２】特開２０１２−３９１１５号公報
【非特許文献】
【０００８】
【非特許文献１】M.Deura, et. al, “Uniform InGaAs micro-discs on Si by micro-channel selective-area MOVPE”, Indium Phosphide & Related Materials, 2009. IPRM '09. IEEE.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示される半導体装置は、低欠陥を実現できるものの、大面積のＩＩＩ−Ｖ族化合物半導体を得ることができないという問題がある。また、特許文献２に開示される半導体装置は結晶の低欠陥化を検討するものであるが、十分な低欠陥を実現できていないことに加え、大面積を実現できるか否か不明である。
【００１０】
一方、非特許文献１に開示されるＩｎＧａＡｓ結晶は、大面積が得られるものの、軸となるＩｎＡｓ結晶と、成長するＩｎＧａＡｓ結晶との間で貫通転位を生じることが分かっている。また、ステップが面する方向への結晶成長に際して、ステップバンチングが生じやすいことが分かっている。ステップバンチングは、同一のＳｉ基板上に複数のＩｎＡｓ軸から成長したＩｎＧａＡｓ結晶体が存在する場合に、その界面で溝構造の欠陥を発生させる原因となりうる。上記のとおり、ＩＩＩ−Ｖ族化合物半導体の結晶成長という観点において、大面積と低欠陥を両立できていない状況にある。
【００１１】
そこで、この明細書の開示は、低欠陥の結晶が大面積で成長して形成された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項において丸括弧および波括弧で示す数値はミラー指数である。
【００１３】
上記目的を達成するために、この明細書に開示される半導体装置は、面方位（１１１）を一面とするシリコン基板上に形成される半導体装置であって、一面に直交する厚み方向に貫通孔を有しつつ一面上に形成された絶縁膜と、Ｉｎ、Ｇａ、およびＡｓを含むＩＩＩ−Ｖ族化合物半導体として構成され、貫通孔に充填されるとともに、貫通孔を覆うように絶縁膜上に形成される半導体層と、を備え、半導体層において、一面に沿う露出面に存在する原子ステップは、一面に直交する高さが３原子層以下である。
【００１４】
発明者は、貫通孔内部を起点として、ＩＩＩ−Ｖ族化合物半導体である半導体層をシリコン基板の一面に沿う方向にステップフロー成長させることに成功した。一面に沿う半導体層の露出面に形成される原子ステップは、１〜３原子層の高さを有する比較的段差の小さいステップとして形成される。ＩＩＩ−Ｖ族化合物半導体を構成する原子は、原子ステップに吸着することによって半導体層の成長に寄与する。よって、露出面の大面積化が可能となる。
【００１５】
発明者は、露出面における原子ステップの多くが所定の面方位を示すことを見出した。この面方位においては、吸着対象である原子ステップと、吸着する原子によって構成される部分とで格子定数の差が小さく、両者の間の応力を緩和することができる。このため、貫通転位などの結晶欠陥の発生を抑制しつつステップフロー成長が促進される。半導体層は、シリコン基板の一面を正面視したとき、貫通孔を中心に動径方向に広がって形成されるので、その露出面を大面積化することが容易となる。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態に係る半導体装置の概略構成を示す断面図および上面図である。
【図２】走査型電子顕微鏡により半導体装置を俯瞰撮影した図である。
【図３】ピラー部およびディスク部のＸ線回折法による結果を示す図である。
【図４】半導体装置の製造方法に係るシーケンスを示す図である。
【発明を実施するための形態】
【００１７】
以下に、図面を参照しながら本開示を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各形態で具体的に組み合わせが可能であることを明示している部分同士の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても形態同士を部分的に組み合せることも可能である。
【００１８】
（第１実施形態）
最初に、図１〜図３を参照して、本実施形態に係る半導体装置の概略構成について説明する。なお、各図ならびに明細書において括弧付きの数字はミラー指数であり、丸括弧（）で示されたものは面方位を示し、角括弧［］で示されたものは方向を示す。なお、波括弧｛｝は、等価な面方位を一括して表示するものである。また、山括弧＜＞は、等価な方向を一括して表示するものである。
【００１９】
この半導体装置は、ＩＩＩ−Ｖ族化合物半導体であり、例えばＩｎＧａＡｓを主成分として構成され、フォトダイオードなどに利用される。
【００２０】
図１に示すように、半導体装置１００は、シリコン基板２００上に形成される。半導体装置１００は、ＩｎＧａＡｓを主成分とする半導体層１０と、ピラー部１２を形成するための絶縁膜３０とを備えている。本実施形態における半導体層１０は、ディスク部１１と、ディスク部１１の形成のための軸となるピラー部１２と、を有するが、互いにＩｎ、Ｇａ、Ａｓを含むＩＩＩ−Ｖ族化合物半導体であり、半導体層１０として一体的に形成されている。
【００２１】
シリコン基板２００は、一面２００ａに面方位（１１１）が露出した単結晶基板である。図１における断面図は、オリエンテーションフラットに直交する方向から見た図である。
【００２２】
絶縁膜３０は、シリコン基板２００における一面２００ａ上に形成された酸化シリコン膜である。膜厚は、例えば略１００ｎｍである。絶縁膜３０は、一般的に知られた方法で形成することができる。例えばスパッタ蒸着法によって形成されても良いし、熱酸化によって形成されても良い。絶縁膜３０には、一部に貫通孔３０ａが形成されている。貫通孔３０ａは絶縁膜３０を厚さ方向に貫いており、貫通孔３０ａの形成位置では絶縁膜３０からシリコン基板２００の一面２００ａが露出している。貫通孔３０ａは例えば円柱状に形成されている。つまり、一面２００ａを正面視したときの一面２００ａの露出部は円形である。本実施形態では、その直径が１μｍ〜２μｍ程度である。
【００２３】
半導体層１０は、ディスク部１１とピラー部１２とを有している。ピラー部１２は、ＩｎＧａＡｓを主成分とする結晶体である。ピラー部１２は、絶縁膜３０に形成された貫通孔３０ａの形状に合わせて形成され、略円柱状に形成されている。ピラー部１２のシリコン基板２００に接しない上面は面方位が（１１１）である。ピラー部１２は、貫通孔３０ａの貫通方向に延びて形成され、絶縁膜３０のシリコン基板２００に接しない一面から突出するように形成されている。ピラー部１２は、絶縁膜３０から突出した部分が、ディスク部１１が成長するための軸となる。後述するが、ピラー部１２も、貫通孔３０ａ内部に生成されたＩｎＧａＡｓ結晶を核として成長することで形成される。
【００２４】
ディスク部１１は、ＩｎＧａＡｓを主成分とする結晶体である。ディスク部１１は、円柱状のピラー部１２の中心軸を軸として、絶縁膜３０の面上に広がって形成されており、絶縁膜３０を正面視したときには、略六角形を成している。ディスク部１１は、ピラー部１２の軸方向に厚みを以って形成されており、図２に示すように、全体として略六角柱となっている。この六角柱の一つの側面はシリコン基板２００のオリエンテーションフラットと平行になり、図１に示すように、この面は（−１１０）面である。なお、図２は、ディスク部１１を鳥瞰した走査型電子顕微鏡（ＳＥＭ）による撮影結果である。
【００２５】
ディスク部１１は、シリコン基板２００の一面２００ａに平行であって、外部に露出する露出面１０ａを有している。図１に示すように、露出面１０ａは（１１１）面が露出した結晶面となっている。ディスク部１１を形成する６面の側面は、それぞれ｛−１１０｝面が露出している。
【００２６】
ディスク部１１における露出面１０ａは、ミクロな視点において、原子ステップ１０ｂを有している。本実施形態における原子ステップ１０ｂは、その高さが１〜３原子層であり、略０．３ｎｍ〜１．５ｎｍ程度である。
【００２７】
原子ステップが存在しない結晶面は存在しないが、従来のＩｎＧａＡｓ結晶では、成長の過程で原子ステップ高さが数十原子層（数十ｎｍ）以上となるステップバンチングが生じてしまうことが知られている。これに対して、本実施形態では、ＩｎＧａＡｓを主成分とするピラー部１２を採用することで、露出面１０ａに形成される原子ステップ１０ｂの高さが３原子層以下に抑えられている。なお、原子ステップ１０ｂと、隣り合う別の原子ステップ１０ｂとの間のテラス長は１００ｎｍ〜５００ｎｍ程度である。
【００２８】
ディスク部１１は、原子ステップ１０ｂにＩｎ、Ｇａ、Ａｓの各元素が吸着して結晶成長する、いわゆるステップフロー成長によって形成されている。つまり、ディスク部１１は、ピラー部１２の軸を中心としたとき、動径方向に広がって成長して形成される。具体的には、Ｉｎ、Ｇａ、Ａｓの各元素は、おもに、図１の上面図に破線で示す略正三角形の三辺に沿った原子ステップ１０ｂに吸着してステップフロー成長する。この三辺に沿う原子ステップ１０ｂは、その面方位が（１０１）、（０１１）、（１１０）である。これらは互いに等価な面方位であるから｛１１０｝と表すことができる。これに伴い、ステップフロー成長の方向は、図２に示すように、［１０１］、［０１１］、［１１０］となる。これは互いに等価な方向であるから＜１１０＞と表すことができる。なお、破線で示す正三角形は、テラスの形状を直接的に示すものではなく、原子ステップ１０ｂの延設方向を便宜的に示すものである。露出面１０ａに形成される主な原子ステップ１０ｂは、露出面１０ａに直交する面が、上記三角形の各辺に略平行になるように形成されている。
【００２９】
また、ディスク部１１は、軸となるピラー部１２から遠ざかるにつれてＧａ原子の濃度が増大している。図３は、Ｘ線回折法により得られる組成データである。横軸は回折角θに対する２θの値であり、縦軸は回折強度である。回折強度は、下地であるＳｉ（１１１）のピークで規格化されている。ＩｎＡｓのピークは２θ≒２５．４５度であり、ＧａＡｓのピークは２θ≒２７．３０度であることは既知である。Ｉｎ（１−ｘ）ＧａｘＡｓにおいて、ＧａのＩｎに対する濃度が増加していく（ｘが増加していく）と、回折強度のピークは、２θにして、２５．４５度から２７．３０度に至る範囲で連続的に増加する。図３に示す結果によれば、ピラー部１２およびディスク部１１のいずれも、Ｉｎ９０Ｇａ１０Ａｓを示すピークが検出されており、Ｇａ濃度が増加する側にブロードになっている。
【００３０】
ディスク部１１とピラー部１２のいずれにもＩｎ９０Ｇａ１０Ａｓを示すピークが検出されることについては、ディスク部１１におけるピラー部１２との界面近傍において、格子定数の差に起因する応力を緩和するためにＧａ濃度がピラー部１２のＧａ濃度と略同一となっていると推察される。
【００３１】
また、図３に示す結果では、ｘ＞０．１の領域で、ディスク部１１のほうがピラー部１２に較べてよりブロードに回折強度が変化していることから、ピラー部１２からの距離が大きくなるとともに、Ｇａ濃度が増加しているものと推察される。これは、Ｉｎ、Ｇａ、Ａｓの各成分の拡散長が異なることに起因していると推察される。拡散長が比較的長いＧａは、半導体層１０の端部にまで到達しやすいと考えられる。このように、Ｇａ濃度は、ピラー部１２の軸を中心として動径方向に連続的に、相対的に増加する。
【００３２】
次に、図４を参照して、本実施形態にかかる半導体装置１００の製造方法について説明する。
【００３３】
まず、一面２００ａに（１１１）面が露出した単結晶のシリコン基板２００を用意する。シリコン基板２００は、（１１１）面が十分に清浄化されていると良い。
【００３４】
次いで、一面２００ａに絶縁膜３０を形成する。絶縁膜３０は、例えばシリコン基板２００を酸化してＳｉＯ２薄膜とすることで形成することができる。絶縁膜３０には、パターニングすることによって貫通孔３０ａを形成する。本実施形態における貫通孔３０ａの断面は円形であり、その直径は略１μｍ〜２μｍである。直径については、とくにその大きさを問わないが、貫通孔３０ａの直径が大きすぎると、ピラー部１２が成長するための核となる後述する形成核が複数生成されてしまい、ピラー部１２の結晶粒界を増加させてしまう虞があり、貫通孔３０ａの直径は５μｍ以下とすることが好ましい。また、貫通孔３０ａが小さすぎると、形成されるピラー部１２も小さくなるため、ディスク部１１を大面積で成長させることが困難になる場合がある。
【００３５】
次いで、絶縁膜３０が形成されたシリコン基板２００をＣＶＤ炉に投入する。そして、シリコン基板２００を昇温して改めて表面の清浄化を行う。
【００３６】
十分な清浄化が可能な時間だけシリコン基板２００を所定温度に維持し、その後、降温する。降温の開始に合わせてアルシン（ＡｓＨ３）を分圧にして略４４３０×１０−４Ｔｏｒｒで導入する。
【００３７】
次いで、ピラー部１２の成長の核となる形成核２１の形成工程を実施する。具体的には、図４に示すように、シリコン基板２００の温度が６１０℃まで降温した時点で、トリメチルガリウム（ＴＭＧ）およびトリメチルインジウム（ＴＭＩ）を、それぞれ分圧にして１７．９×１０−４Ｔｏｒｒで導入を開始する。アルシンは継続して導入する。このとき、特に、シリコン基板２００を、一面２００ａに直交する軸に対して９００ｒｐｍで回転させつつ、軸方向に沿う向きにアルシン、ＴＭＧおよびＴＭＩの流れを作り、供給する。アルシン、ＴＭＧおよびＴＭＩの分圧が安定した状態を略５秒間継続すると、貫通孔３０ａの内部にＩｎＧａＡｓの単結晶の粒体がひとつ生成される。
【００３８】
形成核２１の形成工程の後、ピラー部１２の形成工程を実施する。ＴＭＧの分圧を５．１８×１０−４Ｔｏｒｒとし、ＴＭＩの分圧を３．４８×１０−４Ｔｏｒｒとする。このように、ＩＩＩ族原料に対するＶ族原料のモル比（Ｖ／ＩＩＩ比）を大きくすることで、ＩｎＧａＡｓの結晶成長の方向を、貫通孔３０ａの軸方向に沿った縦成長に指向できる。なお、ピラー部１２の形成工程では、アルシンの供給を減らし、分圧にして３２２８×１０−４Ｔｏｒｒ程度とする。６０分ほど経過するとピラー部１２の軸方向に沿う高さを１μｍ程度にできる。形成核２１の形成工程において、形成核２１は唯一つ生成されるので、ピラー部１２は粒界などの欠陥たりえる部分が少なく、ほぼ単結晶として生成される。
【００３９】
次いで、ディスク部１１の形成工程を実施する。シリコン基板２００の温度を略６４０℃に昇温し、ＴＭＧの分圧を２５．４４×１０−４Ｔｏｒｒとし、ＴＭＩの分圧を１１３．６×１０−４Ｔｏｒｒとする。このように、Ｖ／ＩＩＩ比を小さくすることで、ＩｎＧａＡｓの結晶成長の方向を、貫通孔３０ａの軸を中心としたときに動径方向に相当する横成長に指向できる。この成長はステップフロー成長であり、上記したように、＜１１０＞方向に成長する。また、その成長速度は原子ステップ１０ｂごとに偏りの少ない成長にすることができ、ステップバンチングの発生が抑制された露出面１０ａとなる。なお、本実施形態では、ディスク部１１における露出面１０ａを正面視したとき、貫通孔３０ａの中心軸からディスク部１１の端部までの最長距離が、貫通孔３０ａの半径の１．３倍以上となっている。
【００４０】
ディスク部１１の露出面１０ａの面積が所望の大きさに至るまでディスク部１１の形成工程を継続する。ディスク部１１の形成工程の終了シーケンスは、まずＴＭＧおよびＴＭＩの供給を停止する。その後、シリコン基板２００の降温を開始する。降温の結果、２００℃に到達した時点でアルシンの供給を停止してシリコン基板２００の温度を室温まで下げる。
【００４１】
このようにして、半導体装置１００を製造することができる。
【００４２】
以上に開示するように、ＩｎＧａＡｓ単結晶のピラー部１２を軸に、ＩｎＧａＡｓのディスク部１１が一体的に成長できるので、ピラー部１２とディスク部１１との間の貫通転位が生じることを抑制できる。また、ディスク部１１の結晶成長はステップフロー成長によるディスク面に沿う成長であるから大面積を実現できる。そして、ステップフロー成長時において、原子ステップ１０ｂにおける結晶成長の速度の偏りが抑制でき、ステップバンチングの発生が抑制できる。よって、より低欠陥のＩｎＧａＡｓ結晶を大面積で得ることができる。
【００４３】
（その他の実施形態）
以上、好ましい実施形態について説明したが、上記した実施形態になんら制限されることなく、この明細書に開示する主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００４４】
図４を参照して説明した製造方法において、温度や分圧などの値は、その値のみに限定されるものではなく、ピラー部１２やディスク部１１の形成すべき大きさや、所望の膜厚などによって適宜設定されるべきものである。
【符号の説明】
【００４５】
１０…半導体層，１１…ディスク部，１０ａ…露出面，１０ｂ…原子ステップ，１２…ピラー部，２１…形成核，３０…絶縁膜，３０ａ…貫通孔，２００…シリコン基板
【図１】
2019182712.tif 000003
【図２】
2019182712.tif 000004
【図３】
2019182712.tif 000005
【図４】
2019182712.tif 000006