(57)【要約】【課題】ＦＯＷＬＰ構造であって、高周波信号の損失を低減できる半導体パッケージおよびこれを用いた半導体装置を実現する。【解決手段】半導体パッケージを平面視したとき、ＩＣチップ１の外郭のうち高周波信号を伝送する複数の高周波用端子２１に最も近く、これらの高周波用端子２１が配列された方向に沿った辺を第一辺１ｂとして、ＩＣチップ１の第一辺１ｂが半導体パッケージの外郭の一辺と最も近くなるように、ＩＣチップ１が半導体パッケージの中心位置からオフセットされた配置とする。これにより、高周波信号を伝送する配線長が短くなり、高周波信号の損失が低減される構造となる。この半導体パッケージを基板上に搭載した半導体装置も同様に高周波信号の損失が低減される。【選択図】図２
2019204900.tif 000002
【特許請求の範囲】
【請求項１】
一面（１ａ）を有し、前記一面側に複数の端子（２）を備えるＩＣチップ（１）と、
絶縁層（４）と、前記絶縁層内部に配置され、前記絶縁層の厚み方向において該絶縁層を貫通する複数の再配線（５）と、を有してなり、前記一面を覆う再配線層（３）と、
前記再配線のうち前記端子に接続される一端と反対側の他端に接続される複数の接続部（６）と、
前記ＩＣチップのうち前記一面と異なる部分を覆うモールド樹脂（７）と、を備え、
複数の前記端子の一部は、高周波信号を伝送する高周波用端子（２１）であり、
複数の前記再配線の一部は、前記高周波用端子に接続された高周波用再配線（５１）であり、
複数の接続部の一部は、前記高周波用再配線が接続された高周波用接続部（６１）であり、
前記一面に対する法線方向から見て、前記ＩＣチップの外郭のうち複数の前記高周波用端子が配列された方向に沿った辺であって、複数の前記高周波用端子に最も近い一辺を第一辺（１ｂ）とし、前記モールド樹脂の外郭のうち前記第一辺に対して垂直な方向において前記第一辺に最も近い一辺を第二辺（７ａ）として、
前記法線方向から見て、前記ＩＣチップは、その中心と前記モールド樹脂の中心とが異なる位置となる配置とされると共に、前記ＩＣチップの外郭と前記モールド樹脂の外郭との間の距離のうち前記第一辺と前記第二辺との間の前記垂直方向における距離（Ｌ１）が最も小さい配置とされている半導体パッケージ。
【請求項２】
前記第一辺と前記第二辺との前記垂直方向における距離は、０μｍ以上３００μｍ以下の範囲内である請求項１に記載の半導体パッケージ。
【請求項３】
前記再配線層のうち前記ＩＣチップと反対の面を表面（３ａ）として、
前記高周波用接続部は、前記法線方向から見て、前記表面のうち前記ＩＣチップの外郭を前記法線方向に沿って投影した領域内に配置されている請求項１または２に記載の半導体パッケージ。
【請求項４】
請求項１ないし３のうちいずれか１つの半導体パッケージと、
上面（１０１ａ）を有する基板（１０）と、
アンダーフィル（１１）と、を有し、
前記半導体パッケージは、前記基板の前記上面の上に搭載されており、
前記アンダーフィルは、前記半導体パッケージと前記基板との隙間を充填する配置とされている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を伝送するＩＣチップを有する半導体パッケージおよびこれを用いた半導体装置に関する。
【背景技術】
【０００２】
従来、この種の半導体パッケージでは、小型化と実装性との両立が要求されており、このような要求に対応するための構造としては、例えば特許文献１に記載のものが挙げられる。
【０００３】
特許文献１に記載の半導体パッケージは、複数の端子を備えるＩＣチップと、複数の端子に接続された再配線を有する再配線層と、再配線層上に設けられ、再配線と電気的に接続された接続部と、電子部品を覆うモールド樹脂と、を有してなる。この半導体パッケージは、ＩＣチップよりもその平面サイズが大きい再配線層を有し、平面視にて、端子に接続された再配線が電子部品の外郭よりも外側にまで延設されたＦＯＷＬＰ（Fan-Out Wafer Level Packageの略）構造とされている。
【０００４】
これにより、ＩＣチップの端子それぞれのピッチが再配線により広げられ、ＩＣチップを小型化しつつも、基板などへの実装性の高い半導体パッケージとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−２１９７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この種の半導体パッケージは、平面視にて、ＩＣチップがその中心が半導体パッケージ内の中心となる配置とされ、再配線のうちＩＣチップの外郭側に配置された端子に接続されたものほど、半導体パッケージの外郭側へ引き出された構造とされている。
【０００７】
ところで、高周波信号を伝送する端子を有するＩＣチップの場合には、高周波信号を伝送する端子がＩＣチップの外郭側に配置されること、言い換えると、複数の端子のうち最外周に配置されたものが高周波信号の伝送に用いられることが好ましい。これは、高周波信号を伝送する再配線の配線長をより短くし、高周波信号の損失を低減するためである。
【０００８】
しかしながら、ＦＯＷＬＰ構造では、上記の配置とされた高周波信号を伝送する端子に接続された再配線が半導体パッケージの外郭近傍まで延設されることとなり、当該再配線の配線長が長くなってしまうため、高周波信号の損失低減の観点から好ましくない。
【０００９】
本発明は、上記の点に鑑みてなされたものであり、ＦＯＷＬＰ構造とされつつ、従来よりも高周波信号の損失が低減される半導体パッケージおよびこれを用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１に記載の半導体パッケージは、一面（１ａ）を有し、一面側に複数の端子（２）を備えるＩＣチップ（１）と、絶縁層（４）と、絶縁層内部に配置され、絶縁層の厚み方向において該絶縁層を貫通する複数の再配線（５）と、を有してなり、一面を覆う再配線層（３）と、再配線のうち端子に接続される一端と反対側の他端に接続される複数の接続部（６）と、ＩＣチップのうち一面と異なる部分を覆うモールド樹脂（７）と、を備える。この半導体パッケージは、このような構成において、次のような特徴を有する。
【００１１】
複数の端子の一部は、高周波信号を伝送する高周波用端子（２１）であり、複数の再配線の一部は、高周波用端子に接続された高周波用再配線（５１）であり、複数の接続部の一部は、高周波用再配線が接続された高周波用接続部（６１）であり、一面に対する法線方向から見て、ＩＣチップの外郭のうち複数の高周波用端子が配列された方向に沿った辺であって、複数の高周波用端子に最も近い一辺を第一辺（１ｂ）とし、モールド樹脂の外郭のうち第一辺に対して垂直な方向において第一辺に最も近い一辺を第二辺（７ａ）として、法線方向から見て、ＩＣチップは、その中心とモールド樹脂の中心とが異なる位置となる配置とされると共に、ＩＣチップの外郭とモールド樹脂の外郭との間の距離のうち第一辺と第二辺との間の垂直方向における距離（Ｌ１）が最も小さい配置とされている。
【００１２】
これにより、ＩＣチップをその中心がモールド樹脂の外郭領域の中心からオフセットされ、かつＩＣチップの外郭のうち複数の高周波端子が配列された方向に沿った一辺が、モールド樹脂の外郭に最も近い配置の半導体パッケージとなる。その結果、ＦＯＷＬＰ構造とされつつも、高周波用再配線の配線長が従来よりも短く、高周波信号の損失が低減される半導体パッケージとなる。
【００１３】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態の半導体パッケージを示す概略断面図である。
【図２】図１の半導体パッケージを示す平面模式図である。
【図３Ａ】従来のＦＯＷＬＰ構造の半導体パッケージを示す平面模式図である。
【図３Ｂ】図３Ａの半導体パッケージを示す概略断面図である。
【図４】高周波用再配線の配線長に対する高周波信号の損失のシミュレーション結果を示す図である。
【図５】図４に示すシミュレーション結果をまとめた表である。
【図６】第２実施形態の半導体装置を示す概略断面図である。
【図７】従来のＦＯＷＬＰ構造の半導体パッケージを基板上に搭載した状態を示す概略断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１６】
（第１実施形態）
第１実施形態の半導体パッケージＰ１について、図１〜図５を参照して述べる。本実施形態の半導体パッケージＰ１は、例えば、ミリ波帯（周波数３０ＧＨｚ〜３００ＧＨｚ）などの高周波信号を伝送する電子部品として適用されると好適である。
【００１７】
図１、図２では、構成を分かり易くするため、厚みや寸法などを誇張してデフォルメしたものを示している。図２では、配置関係を分かり易くするため、平面視にて、後述する端子２、再配線５および接続部６の一部を示すと共に、絶縁層４に覆われて見えない部分のうち後述するＩＣチップ１の外郭、端子２および再配線５を破線で示している。
【００１８】
本実施形態の半導体パッケージＰ１は、図１に示すように、図示しないＩＣ（集積回路）を備えるＩＣチップ１と、絶縁層４と再配線５とを有してなる再配線層３と、モールド樹脂７と、再配線５に接続された接続部６と、を有してなる。半導体パッケージＰ１は、図１に示すように、再配線層３がＩＣチップ１の一面１ａ側に配置され、ＩＣチップ１を挟んで再配線層３と対面すると共に、ＩＣチップ１を覆うモールド樹脂７が配置された構成とされている。半導体パッケージＰ１は、図２に示すように、平面視にて、ＩＣチップ１の端子２に接続された複数の再配線５の一部がＩＣチップ１の外郭よりも外側に延設されたＦＯＷＬＰ構造とされている。
【００１９】
ＩＣチップ１は、主としてシリコンなどの半導体材料により構成され、通常の半導体プロセスで製造される。ＩＣチップ１は、例えば、図１に示すように、一面１ａを有する四角形板状とされている。ＩＣチップ１は、例えば、図１に示すように、ミリ波などの高周波信号やその他の電気信号を伝送する複数の端子２が一面１ａ側に形成されており、図示しない外部の電子部品などと高周波信号などのやり取りやその処理を行うものである。
【００２０】
ＩＣチップ１は、例えば、図２に示すように、平面視にて半導体パッケージＰ１の外郭、すなわちモールド樹脂７の外郭で囲まれた領域の中心部Ｘ１（以下「パッケージ中心部Ｘ１」という）から外側へオフセットされた配置とされている。
【００２１】
具体的には、ＩＣチップ１は、例えば図２に示すように、平面視にてその外郭で囲まれた領域の中心部Ｙ（以下「チップ中心部Ｙ」という）がパッケージ中心部Ｘ１とは異なる位置とされている。ＩＣチップ１は、複数の端子２のうち高周波信号を伝送する高周波用端子２１がモールド樹脂７の外郭近傍に位置するように配置されている。ＩＣチップ１の配置の詳細については、後述する。
【００２２】
なお、図２では、平面視したときの半導体パッケージＰ１のパッケージ中心部Ｘ１およびＩＣチップ１のチップ中心部Ｙを便宜的に黒点で示している。
【００２３】
端子２は、Ａｌ（アルミニウム）やＡｕ（金）などの金属材料により構成され、通常の半導体プロセスによりＩＣチップ１の一面１ａ側に複数形成される。複数の端子２それぞれは、例えば、所定の間隔を隔てて等間隔で配置されると共に、一部の端子２が高周波信号を伝送する高周波用端子２１とされている。なお、複数の端子２は、上記した例に限られず、他の配置とされてもよいほか、その数、大きさや形状などについては任意である。
【００２４】
高周波用端子２１は、本実施形態では、図２に示すように、一面１ａに対する法線方向（以下「一面法線方向」という）から見て、複数の端子２のうちＩＣチップ１の外郭に隣接する領域に配置されている。言い換えると、複数の端子２のうち最外周に配置されている端子２の少なくとも一部が高周波用端子２１とされている。
【００２５】
なお、高周波用端子２１は、必ずしも複数の端子２のうち最外周に配置されていなくてもよいが、後述する高周波用再配線５１の配線長を短くし、これらにより高周波信号を伝送する際における損失を低減する観点から、上記の配置とされることが好ましい。この詳細については、後述する。
【００２６】
再配線層３は、図１に示すように、ＩＣチップ１の一面１ａおよびモールド樹脂７のうち一面１ａ側の面を覆う絶縁層４と、複数の端子２に接続される複数の再配線５と、を有してなり、通常の再配線工程により形成される。再配線層３は、一面法線方向から見て、ＩＣチップ１の平面サイズよりも大きな平面サイズとされると共に、ＩＣチップ１の一面１ａすべてを覆っている。
【００２７】
絶縁層４は、通常の再配線工程にて用いられる絶縁性材料、例えばポリイミドなどの樹脂材料などで構成される。
【００２８】
再配線５は、端子２と接続部６とを電気的に接続すると共に、接続部６同士のピッチを広げることで半導体パッケージＰ１の実装性を向上させるために形成される配線である。再配線５は、例えば、Ｃｕ（銅）、Ａｇ（銀）やＡｕなどの金属材料などで構成され、電解メッキや無電解メッキなどの通常の再配線工程により複数形成される。再配線５は、図１に示すように、一端が複数の端子２のうち１つに接続されると共に、他端が後述する複数の接続部６のうち１つに接続され、端子２と接続部６とを電気的に接続している。言い換えると、再配線５は、絶縁層４内部に配置されつつ、絶縁層４をその厚み方向において貫通するように形成されている。複数の再配線５のうち一部は、図１に示すように、高周波用端子２１に接続された高周波用再配線５１とされている。
【００２９】
高周波用再配線５１は、図１に示すように、複数の再配線５のうち高周波用再配線５１と異なるものを他の再配線５２として、他の再配線５２よりもその配線長が短くされている。高周波用再配線５１は、例えば、図２に示すように、一面法線方向から見てＩＣチップ１の外郭で囲まれた領域内に収まるように配置され、その配線長が短くされている。高周波用再配線５１の具体的な配線長の例については、その効果と共に後述する。
【００３０】
他の再配線５２は、例えば電気信号のやり取りを行うのに用いられる配線であり、高周波信号の伝送とは異なる用途に用いられる。
【００３１】
なお、高周波用再配線５１および他の再配線５２は、例えば図２に示すように、一面法線方向から見て直線状の配線とされるが、これに限定されるものではなく、配線の引き出し方向や形状などについては適宜変更されてもよい。
【００３２】
接続部６は、ＩＣチップ１の端子２と図示しない外部の電子部品などとを電気的に接続するものであり、図１に示すように、複数形成されている。接続部６は、本実施形態では、例えば、はんだなどの導電性材料により構成されたバンプとされる。
【００３３】
なお、接続部６は、図示しない配線基板などに接続できる形態であればよく、バンプに限られず、ＣｕやＮｉ（ニッケル）などの金属材料により構成された導電ビアなどの他の形態とされてもよい。複数の接続部６のうち一部は、高周波用再配線５１を介して高周波用端子２１に接続された高周波用接続部６１とされている。
【００３４】
高周波用接続部６１は、図１に示すように、再配線層３の表面３ａのうちＩＣチップ１の外郭を一面法線方向に沿って投影した領域（以下「チップ投影領域」という）内に配置されることが好ましい。これは、高周波用再配線５１の配線長をより短くし、高周波信号の損失を低減するためである。なお、再配線層３の表面３ａとは、再配線層３のうちＩＣチップ１と向き合う面の反対側の面を意味し、絶縁層４のうちＩＣチップ１と向き合う面の反対側の面とも称し得る。
【００３５】
モールド樹脂７は、通常の半導体装置の封止工程で用いられる封止材料、例えばエポキシ樹脂などの樹脂材料で構成され、コンプレッション成形などにより形成される。モールド樹脂７は、例えば、図１に示すように、ＩＣチップ１のうち一面１ａと異なる部分、および再配線層３のうちＩＣチップ１と向き合う側の面を覆っている。
【００３６】
以上が本実施形態の半導体パッケージの基本的な構成である。
【００３７】
次に、ＩＣチップ１の配置の詳細について説明する。
【００３８】
なお、以下の説明の簡略化のため、図２に示すように、一面法線方向から見て、ＩＣチップ１の外郭をなす複数の辺のうち複数の高周波用端子２１が配列された方向に沿った辺であって、当該複数の高周波用端子２１に最も近い一辺を「第一辺１ｂ」と称する。また、一面法線方向から見て、モールド樹脂７の外郭をなす複数の辺のうち第一辺１ｂに対して垂直な方向において第一辺１ｂに最も近い辺を「第二辺７ａ」と称する。さらに、ＩＣチップ１の外郭をなす複数の辺のうち第一辺１ｂと異なる辺を「他辺１ｃ」と称し、モールド樹脂７の外郭をなす複数の辺のうち第二辺７ａと異なる辺を「他辺７ｂ」と称する。
【００３９】
ＩＣチップ１は、例えば図２に示すように、平面視にて、パッケージ中心部Ｘ１からオフセットされると共に、第一辺１ｂがモールド樹脂７の外郭、すなわち半導体パッケージＰ１の外郭に最も近い辺となるように配置されている。言い換えると、ＩＣチップ１は、第一辺１ｂとモールド樹脂７の第二辺７ａとの距離が、ＩＣチップ１の他辺１ｃとこれに最も近いモールド樹脂７の他辺７ｂとの距離よりも小さくなるようにオフセットされた配置とされている。
【００４０】
なお、図２に示すように、ＩＣチップ１の第一辺１ｂとモールド樹脂７の第二辺７ａとの第一辺１ｂに対する垂直方向における距離、すなわち幅をＬ１とする。このとき、Ｌ１は、ＩＣチップ１をオフセットする際の位置合わせ精度を踏まえ、０μｍ以上３００μｍ以下の範囲内とされることが好ましい。
【００４１】
次に、半導体パッケージＰ１における高周波用再配線５１の配線長による高周波信号の低減について、図４、図５を参照して説明する。
【００４２】
まず、従来のＦＯＷＬＰ構造の半導体パッケージＰ０およびその課題について、図３Ａ、図３Ｂを参照して説明する。
【００４３】
図３Ａ、図３Ｂでは、図１、２と同様に、厚みや寸法などを誇張してデフォルメしたものを示している。図３Ｂでは、図２と同様に、半導体パッケージＰ０における端子２、再配線５および接続部６の一部を示すと共に、絶縁層４に覆われて見えない部分のうちＩＣチップ１の外郭、端子２および再配線５を破線で示している。
【００４４】
半導体パッケージＰ０は、図３Ａに示すように、ＩＣチップ１と、絶縁層４および再配線８によりなる再配線層９と、接続部６と、モールド樹脂７と、を備える。半導体パッケージＰ０は、ＩＣチップ１の配置と、再配線８のうち高周波用再配線８１がＩＣチップ１の外郭よりも外側に引き出されている点とが、本実施形態の半導体パッケージＰ１と相違する。他の構成については、半導体パッケージＰ１と同様であるため、相違点について主に説明する。
【００４５】
半導体パッケージＰ０は、図３Ｂに示すように、平面視にて、ＩＣチップ１のチップ中心部Ｙが半導体パッケージＰ０の外郭で囲まれた領域の中心部Ｘ２と重なるように配置されている。そして、半導体パッケージＰ０は、高周波用再配線８１が平面視にてＩＣチップ１の外郭の内側領域から外側領域まで延設されたＦＯＷＬＰ構造とされている。その結果、半導体パッケージＰ０は、高周波用再配線８１の配線長が長くなり、高周波信号の損失が大きい構造となる。
【００４６】
これに対して、半導体パッケージＰ１は、平面視にて、ＩＣチップ１が高周波用端子２１に最も近い第一辺１ｂが半導体パッケージＰ１の外郭に最も近い位置とされると共に、高周波用再配線５１がＩＣチップ１の外郭で囲まれた領域内で延設されている。これにより、高周波用再配線５１の配線長が上記した従来のＦＯＷＬＰ構造における高周波用再配線８１の配線長よりも短くなり、高周波信号の損失が低減された構造となる。
【００４７】
ここで、高周波信号を伝送する配線の配線長と高周波信号の損失との関係をシミュレートした結果を図４、図５に示す。
【００４８】
図４では、横軸を高周波信号を伝送する配線長（単位：μｍ）とし、縦軸を高周波信号の損失（単位：ｄＢ）としてグラフを示すと共に、高周波信号の周波数（単位：ＧＨｚ）を図４紙面右側に示している。また、図４では、ＩＣチップ１の平面サイズを６．１ｍｍ×７．７ｍｍとし、半導体パッケージＰ０、Ｐ１の平面サイズを１０ｍｍ×１３．５ｍｍとして、高周波信号を伝送する配線の長さごとの高周波信号の損失をシミュレーションした結果を示している。図５は、図４に示した配線長１００μｍでの高周波信号の損失と配線長３００μｍでの高周波信号の損失とを高周波信号の周波数別にまとめたものである。
【００４９】
なお、図４に示したシミュレーション結果は、例えば、キーサイト・テクノロジー社製の３次元電磁界解析に用いられるシミュレーションソフトであるElectromagnetic Professionalなどにより得ることができる。
【００５０】
図４に示すように、周波数２０ＧＨｚ、４０ＧＨｚ、６０ＧＨｚ、８０ＧＨｚ、１００ＧＨｚのいずれの高周波信号においても配線長が長くなるにつれて、高周波信号の損失が大きくなった。
【００５１】
従来のＦＯＷＬＰ構造の半導体パッケージＰ０では、上述のＩＣチップ１および半導体パッケージＰ０の平面サイズを考慮すると、高周波用再配線８１の配線長は、少なくとも３００μｍ以上となる。
【００５２】
これに対して、本実施形態の半導体パッケージＰ１では、上述のＩＣチップ１および半導体パッケージＰ１の平面サイズを考慮すると、高周波用再配線５１の配線長は、およそ１００μｍ程度である。そのため、半導体パッケージＰ１は、高周波用再配線５１の配線長が従来のＦＯＷＬＰ構造に比べて３分の１以下となり、高周波用信号の損失が小さい構造と言える。
【００５３】
以下、周波数ごとの高周波信号の損失について具体的に説明するが、各周波数の高周波信号の損失を列挙する場合、特に断りがないときには、２０ＧＨｚ、４０ＧＨｚ、６０ＧＨｚ、８０ＧＨｚ、１００ＧＨｚの順に述べるものとする。
【００５４】
各周波数の高周波信号の損失は、図５に示すように、配線長が３００μｍの場合、−０．６ｄＢ、−２．０ｄＢ、−３．５ｄＢ、−５．１ｄＢ、−６．６ｄＢであった。これに対して、配線長が１００μｍの場合、各周波数の高周波信号の損失は、−０．１ｄＢ、−０．３ｄＢ、−０．６ｄＢ、−１．０ｄＢ、−１．５ｄＢであった。すなわち、図５に示した各周波数の高周波信号の配線長３００μｍにおける損失を１００とすると、各周波数の高周波信号の配線長１００μｍにおける損失は、１８、１５、１７、１９、２２であった。
【００５５】
つまり、図４、図５に示すシミュレーション結果は、本実施形態の半導体パッケージＰ１が、従来のＦＯＷＬＰ構造に比べ、高周波信号が高周波用再配線５１を通過する際の損失である通過損失がおよそ５分の１程度まで低減される構造であることを示唆している。
【００５６】
本実施形態によれば、ＦＯＷＬＰ構造とされつつも、従来構造の半導体パッケージに比べて、高周波用再配線５１の配線長が短くなり、高周波信号の損失低減と実装性とが両立した半導体パッケージとなる。
【００５７】
（第２実施形態）
第２実施形態の半導体装置について、図６を参照して述べる。本実施形態の半導体装置は、例えば、自動車などの車両に搭載され、高周波信号を伝送するミリ波レーダなどの半導体装置として適用されると好適である。
【００５８】
図６では、構成を分かり易くするため、厚みや寸法などを誇張してデフォルメしたものを示すと共に、後述する基板１０のうち半導体パッケージＰ１が搭載される領域以外の領域については省略している。
【００５９】
本実施形態の半導体装置は、図６に示すように、上記第１実施形態の半導体パッケージＰ１に加えて、基板１０と、アンダーフィル１１と、を有し、半導体パッケージＰ１が基板１０上に搭載され、アンダーフィル１１がこれらの間に配置された構成とされている。本実施形態の半導体装置は、上記の点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
【００６０】
基板１０は、例えば、図６に示すように、基材１０１と、複数のランド１０２と、高周波用配線１０３と、を備える配線基板とされている。基板１０は、他の図示しない配線、スルーホールやソルダーレジスト層などが形成されていてもよく、他の電子部品が搭載されてもよい。
【００６１】
基材１０１は、例えば、主としてポリイミド樹脂などの合成樹脂により構成され、図６に示すように、上面１０１ａを有する矩形板状とされると共に、上面１０１ａ側にランド１０２および高周波用配線１０３が配置されている。
【００６２】
ランド１０２は、例えば、Ｃｕなどの金属材料により構成され、図６に示すように、半導体パッケージＰ１の接続部６が接合されている。ランド１０２は、高周波信号が伝送される高周波用配線１０３や図示しない他の配線などが接続されている。
【００６３】
高周波用配線１０３は、Ｃｕなどの金属材料により構成され、ランド１０２のうち高周波用再配線５１と接続部６を介して電気的に接続されるものに接続される配線である。高周波用配線１０３は、例えば、ランド１０２と同時に電解メッキなどにより形成される。
【００６４】
アンダーフィル１１は、半導体パッケージＰ１と基板１０との接合部分の補強、当該接合部分への応力集中の緩和や封止による保護等の役割を果たすものであり、例えばエポキシ樹脂などの樹脂材料によりなる。アンダーフィル１１は、図６に示すように、半導体パッケージＰ１と基板１０との間の隙間を充填する配置とされている。アンダーフィル１１は、半導体パッケージＰ１を基板１０上に搭載した後、樹脂材料を溶媒に混合することなどにより液状とされたアンダーフィル材を、半導体パッケージＰ１の端面側から半導体パッケージＰ１の直下に注入して加熱硬化することで配置される。
【００６５】
以上が、本実施形態の半導体装置の基本的な構成である。
【００６６】
次に、本実施形態の半導体装置の効果について、従来の半導体装置と対比して説明する。
【００６７】
以下、説明の簡略化のため、図６、図７に示すように、断面視にて高周波信号が伝送される経路の長さ、すなわち、高周波用端子２１から高周波用配線１０３のうち接続部６が接続される一端の反対側の他端までの長さを便宜的に「経路長」と称する。また、図６に示すように本実施形態の半導体装置における経路長をＬ２とし、図７に示すように従来の半導体装置における経路長をＬ３とする。
【００６８】
まず、従来の半導体装置について図７を参照して簡単に説明する。従来の半導体装置は、図７に示すように、従来の半導体パッケージＰ０が基板１０上に搭載されると共に、半導体パッケージＰ０と基板１０との隙間にアンダーフィル１１が配置された構造である。従来の半導体装置では、第１実施形態において上述したように、従来のＦＯＷＬＰ構造の半導体パッケージＰ０が用いられているため、高周波用再配線８１の配線長が長く、経路長Ｌ３もその分だけ長くなってしまい、高周波信号の損失が大きくなる。
【００６９】
これに対して、本実施形態の半導体装置は、高周波用再配線５１の配線長が従来よりも短いＦＯＷＬＰ構造である半導体パッケージＰ１が用いられるため、図６に示すように、その分だけ経路長Ｌ２が短くなり、高周波信号の損失が低減される。つまり、「Ｌ２＜Ｌ３」の関係となり、従来よりも高周波信号の損失が低減される構造の半導体装置となる。
【００７０】
また、従来の半導体装置において、高周波信号の通過損失を低減するために、アンダーフィル１１を用いないか、アンダーフィル１１を高周波信号が伝送される接続部６および高周波用配線１０３に接触しない配置とすることが考えられる。これにより、接続部６および高周波用配線１０３を構成する材料と誘電率が異なるアンダーフィル１１とが接触することによるインピーダンスの変化を抑え、通過損失を低減できる。
【００７１】
しかしながら、アンダーフィル１１を用いない場合には、基板１０と半導体パッケージＰ１との線膨張係数差による応力が接続部６に集中してしまい、接続部６にクラックが生じやすくなり、接続の信頼性が低下してしまう。一方、アンダーフィル１１を高周波信号が伝送される経路と接触させない配置とする場合、アンダーフィル１１を選択的に配置する必要があり、半導体装置の製造工程の難易度が上がり、製造コストが増大してしまう。
【００７２】
これに対して、本実施形態の半導体装置は、高周波用再配線５１の配線長が短く、高周波用端子２１から接続部６までの損失が小さいため、アンダーフィル１１が高周波用配線１０３に接触しても、従来の半導体装置より最終的な通過損失が低減されることとなる。そのため、アンダーフィル１１の配置による接続の信頼性を確保しつつ、高周波信号の損失を低減できる構造となる。
【００７３】
本実施形態によれば、半導体パッケージＰ１を用いることで高周波信号を伝送する経路長が短くなり、従来よりも高周波信号の損失が低減される半導体装置となる。また、アンダーフィル１１が高周波信号を伝送する経路を構成する部材と接触しても、高周波信号を伝送する経路長が従来よりも短いため、アンダーフィル１１との接触による損失があっても最終的な高周波信号の損失が従来よりも低減された半導体装置となる。
【００７４】
（他の実施形態）
なお、上記した各実施形態に示した半導体パッケージおよび半導体装置は、本発明の半導体パッケージおよび半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００７５】
（１）例えば、上記第１実施形態では、ＩＣチップ１の外郭を構成する辺のうち１つのみが第一辺１ｂとされ、第一辺１ｂが半導体パッケージＰ１の外郭に最も近い配置とされた例について説明したが、第一辺１ｂに相当するものを２つ有する構成であってもよい。
【００７６】
具体的には、高周波用端子２１がＩＣチップ１の外郭を構成する辺のうち第一辺１ｂに隣接する一辺にも沿って配列され、当該一辺も第一辺１ｂに相当する辺とされてもよい（便宜的に当該一辺を「第三辺」という）。この場合、第一辺１ｂおよび第三辺それぞれが半導体パッケージＰ１の外郭の一辺に近い配置とされ、これらの辺それぞれが半導体パッケージＰ１の外郭に近接していればよい。
【００７７】
（２）上記第２実施形態で示した半導体装置は、半導体パッケージＰ１が基板１０上に直接搭載された例について説明したが、半導体パッケージＰ１がインターポーザ基板などを介して基板１０上に搭載されてもよい。
【符号の説明】
【００７８】
１    ＩＣチップ
１ｂ  第一辺
２    端子
２１  高周波用端子
５    再配線
５１  高周波用再配線
６    接続部
６１  高周波用接続部
７    モールド樹脂
７ａ  第二辺
【図１】
2019204900.tif 000003
【図２】
2019204900.tif 000004
【図３Ａ】
2019204900.tif 000005
【図３Ｂ】
2019204900.tif 000006
【図４】
2019204900.tif 000007
【図５】
2019204900.tif 000008
【図６】
2019204900.tif 000009
【図７】
2019204900.tif 000010