(57)【要約】【課題】  縮小化が図れて、放熱性が向上すると共に、機械的に壊れにくい構造をしたインターポーザを備える半導体装置を提供する。【解決手段】  半導体装置２Ａは、半導体チップ４がバンプ形成面を実装基板３の基板表面に向けて、インターポーザ１Ａを介して実装されて、構成される。実装基板３の基板表面には多層配線に接続される電極パッドに接して金属部５が端子として複数形成されている。半導体チップ４は内層に機能素子６が複数形成され、機能素子６の素子配線７に接するバンプ８がチップ表面に突出して複数形成されている。インターポーザ１Ａは、半導体チップ４のバンプ形成面に対向する面に、バンプ８だけを受け入れる第１凹部１ａが複数形成されている。各第１凹部１ａには、バンプ８および金属部５間を配線するインターポーザ配線９が形成されている。【選択図】  図１
2019204841.tif 000002
【特許請求の範囲】
【請求項１】
基板表面の電極パッドに接して基板表面に金属部が突出して形成される実装基板と、機能素子が形成され前記機能素子の素子配線に接するバンプがチップ表面に突出して形成される半導体チップと、前記半導体チップの前記バンプ形成面を前記実装基板の基板表面に向けて前記半導体チップを前記実装基板に実装させるインターポーザとを備える半導体装置において、
前記インターポーザは、前記半導体チップの前記バンプ形成面に対向する面に、前記バンプを受け入れる第１凹部が形成され、前記バンプおよび前記金属部間を配線するインターポーザ配線またはこのインターポーザ配線に接続される受動素子が前記第１凹部に形成されることを特徴とする半導体装置。
【請求項２】
前記第１凹部に形成される前記インターポーザ配線または前記受動素子は、前記インターポーザの外周囲に形成される配線を介して前記金属部に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップの前記バンプ形成面に対向する前記インターポーザの凸部の表面に、前記インターポーザ配線または前記受動素子が前記バンプ形成面から離間して設けられ、
前記凸部の表面に設けられる前記インターポーザ配線または前記受動素子は、前記インターポーザの外周囲に形成される配線を介して前記金属部に接続されることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記インターポーザは、前記第１凹部の形成面と反対側の面に金属膜が前記金属部に対向して形成され、
前記第１凹部に形成される前記インターポーザ配線または前記受動素子は、前記インターポーザの外周囲に形成される配線を介して前記金属膜に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記インターポーザは、前記第１凹部の形成面と反対側の面に金属膜が前記金属部に対向して形成され、
前記半導体チップの前記バンプ形成面に対向する前記インターポーザの凸部の表面に、前記インターポーザ配線または前記受動素子が前記バンプ形成面から離間して設けられ、
前記凸部の表面に設けられる前記インターポーザ配線または前記受動素子は、前記インターポーザの外周囲に形成される配線を介して前記金属膜に接続されることを特徴とする請求項１または請求項４に記載の半導体装置。
【請求項６】
前記インターポーザは、前記実装基板の基板表面に対向する面に、前記金属部を受け入れる第２凹部が形成されることを特徴とする請求項１または請求項２または請求項３に記載の半導体装置。
【請求項７】
前記インターポーザは、前記実装基板の基板表面に対向する面に、前記金属膜および前記金属部を受け入れる第２凹部が形成されることを特徴とする請求項４または請求項５に記載の半導体装置。
【請求項８】
前記第１凹部に形成される前記インターポーザ配線は、前記第１凹部の底面下の前記インターポーザを挟む前記インターポーザの両面にわたって形成されることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１凹部に形成される前記インターポーザ配線は、前記第１凹部の底面下の前記インターポーザを貫通する導電経路を有することを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
【請求項１０】
前記半導体チップは、その厚さ方向において前記機能素子の形成領域の一部または全てが前記バンプの形成領域に重なることを特徴とする請求項１から請求項９のいずれか１項に記載の半導体装置。
【請求項１１】
前記機能素子はヘテロ接合バイポーラトランジスタであることを特徴とする請求項１から請求項１０のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップのバンプ形成面を実装基板の基板表面に向けて半導体チップを実装基板に実装させるインターポーザを備える半導体装置に関するものである。
【背景技術】
【０００２】
従来、この種のインターポーザを備える半導体装置として、例えば特許文献１に開示された半導体装置がある。この半導体装置は、インターポーザの両面にそれぞれ半導体チップがバンプを介して実装されて、形成されている。インターポーザは、表面側に表面側溝、裏面側に裏面側溝が刻設され、両溝の所定位置には両溝を貫通する貫通孔が孔設されている。両溝と貫通孔の内部に連通して導電性部材が充填されることで、インターポーザの表面側に表面側溝配線、裏面側に裏面側溝配線、各配線間に貫通電極が形成されている。各半導体チップは、半導体基板に機能素子が形成されて構成され、機能素子がインターポーザに向き合うフェースダウンの状態で、フリップチップボンディングによりバンプを介して、インターポーザの表面側溝配線および裏面側溝配線にそれぞれ接合されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１４２０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された上記従来の半導体装置は、その厚さ寸法が、少なくとも、各半導体チップの厚さに、インターポーザの両面に形成される各バンプの厚さ、および、インターポーザの厚さを加えた寸法になる。このため、上記従来の半導体装置は低背化を図ることが難しかった。また、各半導体チップに形成される機能素子に生じる熱の逃げ道がなく、各機能素子に挟まれるインターポーザに滞ってしまう。
【課題を解決するための手段】
【０００５】
本発明はこのような課題を解決するためになされたもので、
基板表面の電極パッドに接して基板表面に金属部が突出して形成される実装基板と、機能素子が形成され機能素子の素子配線に接するバンプがチップ表面に突出して形成される半導体チップと、半導体チップのバンプ形成面を実装基板の基板表面に向けて半導体チップを実装基板に実装させるインターポーザとを備える半導体装置において、
インターポーザが、半導体チップのバンプ形成面に対向する面に、バンプを受け入れる第１凹部が形成され、バンプおよび金属部間を配線するインターポーザ配線またはこのインターポーザ配線に接続される受動素子が第１凹部に形成されることを特徴とする。
【０００６】
本構成によれば、バンプ形成面を実装基板の基板表面に向けて半導体チップをインターポーザにより実装基板に実装させる際、半導体チップのチップ表面に突出して形成されるバンプは、半導体チップのバンプ形成面に対向するインターポーザの面に形成される第１凹部に受け入れられる。したがって、実装基板の基板表面にインターポーザを介して実装される半導体チップの実装高さは、バンプが第１凹部に受け入れられる分だけ低くなる。このため、半導体装置の低背化を図って半導体装置の大きさを縮小することが可能になる。また、バンプが第１凹部に受け入れられて半導体チップがインターポーザに装着されるので、インターポーザに対する半導体チップの位置合わせが容易になる。
【０００７】
また、機能素子にその動作により生じる熱は、素子配線およびバンプを介して、第１凹部が形成されて薄くなったインターポーザ部分に伝わり、インターポーザ周囲に放熱されると共に、金属部を介して実装基板にも放熱される。インターポーザ部分から逃げる熱は、インターポーザ部分が薄くなっているため、インターポーザ周囲に逃げやすい。このため、半導体チップに形成される機能素子に生じる熱の放熱性は向上し、機能素子の素子特性の低下や熱暴走の発生が抑制される。また、インターポーザには、従来の半導体装置のように貫通する孔が設けられないので、インターポーザに物理的なダメージが与えられず、インターポーザの機械的強度が保たれる。
【発明の効果】
【０００８】
このため、本発明によれば、縮小化が図れて、放熱性が向上すると共に、機械的に壊れにくい構造をしたインターポーザを備える半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態によるインターポーザを備える半導体装置の断面図である。
【図２】各実施形態による半導体装置に実装される半導体チップに機能素子の一例として形成されるヘテロ接合バイポーラトランジスタの断面図である。
【図３】本発明の第２の実施形態によるインターポーザを備える半導体装置の断面図である。
【図４】本発明の第３の実施形態によるインターポーザを備える半導体装置の断面図である。
【図５】本発明の第４の実施形態によるインターポーザを備える半導体装置の断面図である。
【図６】（ａ）は、本発明の第５の実施形態によるインターポーザを備える半導体装置の断面図、（ｂ）は、第５の実施形態の変形例によるインターポーザを備える半導体装置の断面図である。
【図７】第５の実施形態による半導体装置が備えるインターポーザの前半の製造工程を示す断面図である。
【図８】第５の実施形態による半導体装置が備えるインターポーザの後半の製造工程を示す断面図である。
【図９】本発明の第６の実施形態によるインターポーザを備える半導体装置の平面図である。
【図１０】本発明の第７の実施形態によるインターポーザを備える半導体装置の平面図である。
【図１１】本発明の第８の実施形態によるインターポーザを備える半導体装置の平面図である。
【図１２】本発明の第９の実施形態によるインターポーザを備える半導体装置の平面図である。
【発明を実施するための形態】
【００１０】
次に、本発明のインターポーザを備える半導体装置を実施するための形態について、説明する。
【００１１】
図１は、本発明の第１の実施形態によるインターポーザ１Ａを備える半導体装置２Ａの断面図である。
【００１２】
半導体装置２Ａは、実装基板３にインターポーザ１Ａを介して半導体チップ４が実装されて構成される。実装基板３には多層配線が形成されており、基板表面には多層配線に接続される電極パッドに接して金属部５が端子として複数形成されている。半導体チップ４は内層に機能素子６が複数形成され、機能素子６の素子配線７に接するバンプ８がチップ表面に突出して複数形成されている。各機能素子６の形成領域の一部または全ては、半導体チップ４の厚さ方向において、各バンプ８の形成領域に重なっている。各素子配線７は金属から構成され、各バンプ８は銅等の金属により柱状に形成されている。半導体チップ４は、バンプ８が形成されたバンプ形成面を実装基板３の基板表面に向けて、インターポーザ１Ａによって実装基板３に実装されている。
【００１３】
インターポーザ１Ａは、半導体チップ４のバンプ形成面に対向する面に、バンプ８だけを受け入れる第１凹部１ａが複数形成されている。各第１凹部１ａには、バンプ８および金属部５間を配線するインターポーザ配線９が形成されている。また、各第１凹部１ａには、インターポーザ配線９に接続される受動素子１０が形成される場合もある。インターポーザ１Ａは、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２、ＳｉＯ２、Ｂ４Ｃ、Ｓｉ３Ｎ４４、ＡｌＮ、サイアロン、Ｓｉ、ＧａＮ、またはＳｉＣの中から１つもしくは複数が適宜選択される素材によって形成されるが、その母材は限定されない。ＳｉＯ２のような比誘電率が小さい素材は、高周波特性に優れるので、高周波用の半導体装置２Ａに使用するインターポーザ１Ａの素材に適する。また、アルミナにガラス系材料を加えることで低温で焼成されたＬＴＣＣ（Low Temperature Co-fired Ceramics）のようなセラミックスや、低コストの樹脂材料でインターポーザ１Ａを形成してもよい。また、インターポーザ１Ａの厚みは１００ｎｍ以上５００μｍ以下が好ましい。
【００１４】
第１凹部１ａに隣接する箇所のインターポーザ１Ａには、凸部１ｂが複数形成されている。各凸部１ｂの表面は半導体チップ４のバンプ形成面に対向しており、各凸部１ｂの表面には、インターポーザ配線９、またはインターポーザ配線９に接続される受動素子１０が、バンプ形成面から離間して設けられている。また、各第１凹部１ａに形成されたインターポーザ配線９または受動素子１０には、各バンプ８の頭部がハンダ１１で接合されている。また、インターポーザ配線９のバンプ形成面と反対側の面は、ハンダ１２で各金属部５に接合されている。各第１凹部１ａに形成されるインターポーザ配線９または受動素子１０は、インターポーザ１Ａの外周囲に形成される配線１３を介して金属部５に接続され、各凸部１ｂの表面に設けられるインターポーザ配線９または受動素子１０は、インターポーザ１Ａの外周囲に形成される配線１４およびハンダ１２を介して金属部５に接続されている。
【００１５】
図２は、機能素子６の一例として半導体チップ４に形成されるヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと記す）６Ａの断面図である。ＨＢＴ６Ａは、半絶縁性ＧａＡｓ基板２１の表面にアイソレーション領域２２に囲まれて形成され、サブコレクタ層２３、コレクタ層２４、ベース層２５、エミッタ層２６、エミッタ電極２７、第１配線２８および第２配線２９が積層されて、構成されている。第１配線２８および第２配線２９は図１に示す素子配線７に相当する。コレクタ層２４の周囲のサブコレクタ層２３上には、第１配線２８によって配線されるコレクタ電極３０が形成されている。エミッタ層２６の周囲のベース層２５上にはベース電極３１が形成されている。ＨＢＴ６Ａは、周囲がＳｉＮ膜などの第１絶縁膜３２と第２絶縁膜３３とで覆われ、最上層の第２配線２９の表面は保護絶縁膜３４で覆われている。保護絶縁膜３４の除去された第２配線２９の表面には、バンプ８が２０μｍ〜１００μｍの厚みｔで形成されている。
【００１６】
このような第１の実施形態によるインターポーザ１Ａを備える半導体装置２Ａによれば、バンプ形成面を実装基板３の基板表面に向けて半導体チップ４をインターポーザ１Ａにより実装基板３に実装させる際、半導体チップ４のチップ表面に突出して形成される各バンプ８は、半導体チップ４のバンプ形成面に対向するインターポーザ１Ａの面に形成される各第１凹部１ａに受け入れられる。したがって、実装基板３の基板表面にインターポーザ１Ａを介して実装される半導体チップ４の実装高さは、各バンプ８が第１凹部１ａに受け入れられる分だけ低くなる。このため、半導体装置２Ａの低背化を図って半導体装置２Ａの大きさを縮小することが可能になる。また、各バンプ８が各第１凹部１ａに受け入れられて半導体チップ４がインターポーザ１Ａに装着されるので、インターポーザ１Ａに対する半導体チップ４の位置合わせが容易になる。
【００１７】
また、機能素子６にその動作により生じる熱は、素子配線７およびバンプ８を介して、第１凹部１ａが形成されて薄くなったインターポーザ部分に伝わり、インターポーザ１Ａの周囲に放熱されると共に、金属部５を介して実装基板３にも放熱される。インターポーザ部分から逃げる熱は、インターポーザ部分が薄くなっているため、インターポーザ１Ａの周囲に逃げやすい。このため、半導体チップ４に形成される機能素子６に生じる熱の放熱性は向上し、機能素子６の素子特性の低下や熱暴走の発生が抑制される。
【００１８】
また、インターポーザ１Ａには、従来の半導体装置のように貫通する孔が設けられないので、インターポーザ１Ａに物理的なダメージが与えられず、インターポーザ１Ａの機械的強度が保たれる。このため、縮小化が図れて、放熱性が向上すると共に、機械的に壊れにくい構造のインターポーザ１Ａを備える半導体装置２Ａを提供することができる。
【００１９】
また、第１の実施形態によるインターポーザ１Ａを備える半導体装置２Ａによれば、機能素子６にその動作により生じて第１凹部１ａに形成されるインターポーザ配線９または受動素子１０に伝わる熱は、インターポーザ１Ａの外周囲に形成される配線１３を介して金属部５に伝わることでも、インターポーザ１Ａの外周囲および実装基板３に放熱される。インターポーザ１Ａの外周囲に形成される配線１３は、インターポーザ１Ａを貫通して形成される配線よりも、その配線長が長くなる。したがって、各第１凹部１ａに形成されるインターポーザ配線９または受動素子１０に伝えられる熱は、インターポーザ１Ａの外周囲に形成される配線１３を介して金属部５に伝わるまでの長い放熱経路においても、多くが逃げる。このため、半導体チップ４に形成される機能素子６に生じる熱は、インターポーザ配線９または受動素子１０からインターポーザ１Ａの外周囲に形成される配線１３を介しても、放熱される。このため、機能素子６に生じる熱の放熱性はさらに向上し、機能素子６の素子特性の低下や熱暴走の発生が効果的に抑制される。
【００２０】
また、第１の実施形態によるインターポーザ１Ａを備える半導体装置２Ａによれば、機能素子６にその動作により生じる熱は、インターポーザ１Ａの各凸部１ｂの表面に半導体チップ４のバンプ形成面から離間して形成されるインターポーザ配線９または受動素子１０にも、輻射によって伝えられる。インターポーザ配線９または受動素子１０に輻射によって伝わる熱は、インターポーザ１Ａの外周囲に形成される配線１４を介して金属部５に伝わる。インターポーザ１Ａの外周囲に形成される配線１４は、インターポーザ１Ａを貫通して形成される配線よりも、その配線長が長くなる。したがって、各凸部１ｂの表面に形成されるインターポーザ配線９または受動素子１０に伝えられる熱は、インターポーザ１Ａの外周囲に形成される配線１４を介して金属部５に伝わるまでの長い放熱経路においても、多くが逃げる。このため、半導体チップ４に形成される機能素子６に生じる熱は、輻射によって凸部１ｂの表面に設けられるインターポーザ配線９または受動素子１０に伝わることでも放熱される。この結果、機能素子６に生じる熱の放熱性はさらに向上し、機能素子６の素子特性の低下や熱暴走の発生がさらに効果的に抑制される。
【００２１】
また、第１の実施形態によるインターポーザ１Ａを備える半導体装置２Ａによれば、半導体チップ４の厚さ方向において各機能素子６の形成領域の一部または全てが各バンプ８の形成領域に重なるため、各機能素子６にその動作により生じる熱は速やかに各バンプ８に伝わり、放熱性が向上する。
【００２２】
図３は、本発明の第２の実施形態によるインターポーザ１Ａを備える半導体装置２Ｂの断面図である。同図において図１と同一または相当する部分には同一符号を付してその説明は省略する。
【００２３】
第２の実施形態による半導体装置２Ｂは、第１凹部１ａの形成面と反対側のインターポーザ１Ａの面に、端子を兼ねた金属膜１５が金属部５に対向して複数形成され、インターポーザ１Ａが各金属膜１５において各ハンダ１２に接合されている点、および、各第１凹部１ａに形成されるインターポーザ配線９または受動素子１０が、インターポーザ１Ａの外周囲に形成される各配線１３を介して各金属膜１５に接続されると共に、各凸部１ｂの表面に設けられるインターポーザ配線９または受動素子１０が、インターポーザ１Ａの外周囲に形成される各配線１４を介して金属膜１５に接続される点が、第１の実施形態による半導体装置２Ａと相違する。これら各点以外のその他の構成は第１の実施形態による半導体装置２Ａと同様な構成をしている。金属膜１５は、インターポーザ１Ａの母材となるＳｉＯ２等よりも熱伝導率が大きい。
【００２４】
このような第２の実施形態による半導体装置２Ｂにおいても、第１の実施形態による半導体装置２Ａと同様な作用効果が奏される。また、第２の実施形態による半導体装置２Ｂによれば、インターポーザ１Ａに金属膜１５が形成されることで、インターポーザ１Ａの外周囲へは、インターポーザ１Ａの母材よりも熱伝導率が大きい各金属膜１５から熱が多く放射されるようになり、放熱性が高まる。したがって、半導体チップ４に形成される各機能素子６に生じる熱は、インターポーザ１Ａの表面に形成される各金属膜１５から効率よく放射される。このため、各機能素子６に生じる熱の放熱性は第１の実施形態より向上し、各機能素子６の素子特性の低下や熱暴走の発生が効果的に抑制される。
【００２５】
さらに、第２の実施形態による半導体装置２Ｂによれば、各インターポーザ配線９または受動素子１０に輻射によって伝わる熱も、インターポーザ１Ａの母材よりも熱伝導率が大きい金属膜１５から、その外周囲へ放熱性高く放熱される。このため、各機能素子６に生じる熱の放熱性はさらに向上し、各機能素子６の素子特性の低下や熱暴走の発生がさらに効果的に抑制される。
【００２６】
図４は、本発明の第３の実施形態によるインターポーザ１Ｂを備える半導体装置２Ｃの断面図である。同図において図１と同一または相当する部分には同一符号を付してその説明は省略する。
【００２７】
第３の実施形態による半導体装置２Ｃは、実装基板３の基板表面に対向するインターポーザ１Ｂの面に、金属部５を受け入れる第２凹部１ｃが形成される点が、第１の実施形態による半導体装置２Ａと相違する。この点以外のその他の構成は第１の実施形態による半導体装置２Ａと同様な構成をしている。
【００２８】
このような第３の実施形態による半導体装置２Ｃにおいても、第１の実施形態による半導体装置２Ａと同様な作用効果が奏される。また、第３の実施形態による半導体装置２Ｃによれば、バンプ形成面を実装基板３の基板表面に向けて半導体チップ４をインターポーザ１Ｂにより実装基板３に実装させる際、半導体チップ４のチップ表面に突出して形成される各バンプ８が、半導体チップ４のバンプ形成面に対向するインターポーザ１Ｂの面に形成される第１凹部１ａに受け入れられると共に、実装基板３の基板表面に突出して形成される金属部５が、実装基板３の基板表面に対向するインターポーザ１Ｂの面に形成される第２凹部１ｃに受け入れられる。したがって、実装基板３の基板表面にインターポーザ１Ｂを介して実装される半導体チップ４の実装高さは、各バンプ８が第１凹部１ａに受け入れられる分に加え、各金属部５が第２凹部１ｃに受け入れられる分だけ低くなる。このため、半導体装置２Ｃの低背化をさらに図って半導体装置２Ｃの大きさをさらに縮小することが可能になる。また、第２凹部１ｃに金属部５が入れられてインターポーザ１Ｂが実装基板３に装着されるので、実装基板３に対するインターポーザ１Ｂの位置合わせが容易になる。
【００２９】
また、インターポーザ１Ｂの、第１凹部１ａと第２凹部１ｃに挟まれる箇所が第１の実施形態よりもさらに薄くなるため、この薄い箇所のインターポーザ１Ｂの部分から放射される熱の放熱性がさらに向上する。このため、各機能素子６に生じる熱の放熱性は第１の実施形態よりさらに向上し、各機能素子６の素子特性の低下や熱暴走の発生が効果的に抑制される。
【００３０】
図５は、本発明の第４の実施形態によるインターポーザ１Ｃを備える半導体装置２Ｄの断面図である。同図において図３と同一または相当する部分には同一符号を付してその説明は省略する。
【００３１】
第４の実施形態による半導体装置２Ｄは、実装基板３の基板表面に対向するインターポーザ１Ｃの面に、金属膜１５および金属部５を受け入れる第２凹部１ｃが形成される点が、第２の実施形態による半導体装置２Ｂと相違する。この点以外のその他の構成は第２の実施形態による半導体装置２Ｂと同様な構成をしている。
【００３２】
このような第４の実施形態による半導体装置２Ｄにおいても、第２の実施形態による半導体装置２Ｂと同様な作用効果が奏される。また、第４の実施形態による半導体装置２Ｄによれば、バンプ形成面を実装基板３の基板表面に向けて半導体チップ４をインターポーザ１Ｃにより実装基板３に実装させる際、半導体チップ４のチップ表面に突出して形成される各バンプ８が、半導体チップ４のバンプ形成面に対向するインターポーザ１Ｃの面に形成される各第１凹部１ａに受け入れられると共に、実装基板３の基板表面に突出して形成される金属膜１５および金属部５が、実装基板３の基板表面に対向するインターポーザ１Ｃの面に形成される第２凹部１ｃに受け入れられる。したがって、実装基板３の基板表面にインターポーザ１Ｃを介して実装される半導体チップ４の実装高さは、各バンプ８が各第１凹部１ａに受け入れられる分に加え、各金属膜１５および金属部５が第２凹部１ｃに受け入れられる分だけ低くなる。このため、半導体装置２Ｄの低背化をさらに図って半導体装置２Ｄの大きさをさらに縮小することが可能になる。また、第２凹部１ｃに金属膜１５および金属部５が入れられてインターポーザ１Ｃが実装基板３に装着されるので、実装基板３に対するインターポーザ１Ｃの位置合わせが容易になる。
【００３３】
また、インターポーザ１Ｃの、第１凹部１ａと第２凹部１ｃに挟まれる箇所が第２の実施形態よりもさらに薄くなるため、この薄い箇所のインターポーザ１Ｃの部分から放射される熱の放熱性がさらに向上する。このため、各機能素子６に生じる熱の放熱性は第２の実施形態よりさらに向上し、各機能素子６の素子特性の低下や熱暴走の発生が効果的に抑制される。
【００３４】
図６（ａ）は、本発明の第５の実施形態によるインターポーザ１Ｄを備える半導体装置２Ｅ１の断面図である。同図において図４と同一または相当する部分には同一符号を付してその説明は省略する。
【００３５】
第５の実施形態による半導体装置２Ｅ１は、インターポーザ１Ｄの第１凹部１ａにインターポーザ配線９または受動素子１０に代えてインターポーザ配線１６が形成される点が、第３の実施形態による半導体装置２Ｃと相違する。この点以外のその他の構成は第３の実施形態による半導体装置２Ｃと同様な構成をしている。インターポーザ配線１６は、第１凹部１ａの底面下のインターポーザ１Ｄを挟むインターポーザ１Ｄの両面にわたって、次のように形成され、インターポーザ１Ｄの両面を電気的・熱的に接続する。
【００３６】
図７（ａ）〜（ｅ）はインターポーザ１Ｄの前半の製造工程を示す断面図、図８（ｆ）〜（ｈ）はインターポーザ１Ｄの後半の製造工程を示す断面図である。
【００３７】
図７（ａ）に示すように、最初に、インターポーザ１Ｄとなる例えば樹脂などの絶縁物４１ａに所定の配線パターンでＣｕメッキ４２ａが施される。次に、同図（ｂ）に示すように、絶縁物４１ａの所要箇所が除去されて開口４３が形成され、その後、同図（ｃ）に示すように、絶縁物４１ａの表面にＣｕメッキ４２ｂが所定の配線パターンで施される。Ｃｕメッキ４２ｂは開口４３に埋まるＣｕメッキ４２ｂをビアとして下層のＣｕメッキ４２ａに導通する。次に、同図（ｄ）に示すように、Ｃｕメッキ４２ｂ上に絶縁物４１ａと同じ素材の絶縁物４１ｂが塗布されて焼成される。絶縁物４１ｂの焼成形成後、その所要箇所が除去されて開口４４が形成される。次に、同図（ｅ）に示すように、絶縁物４１ｂの表面にＣｕメッキ４２ｃが所定の配線パターンで施される。この際、必要な場合には、受動素子４５が下層のＣｕメッキ４２ｂまたは上層のＣｕメッキ４２ｃに接して絶縁物４１ｂに埋め込み形成される。Ｃｕメッキ４２ｃは開口４４に埋まるＣｕメッキ４２ｃをビアとして下層のＣｕメッキ４２ｂまたは受動素子４５に導通する。ここまでの工程により、インターポーザ配線１６および受動素子４５がＣｕメッキ４２ａ〜４２ｃによって形成される。
【００３８】
次に、図７（ｅ）に示す状態のインターポーザ配線１６および受動素子４５の上下を、図８（ｆ）に示すように反転し、上方から絶縁物４１ａと同じ素材の開口を有する絶縁物４１ｃ、下方から絶縁物４１ａと同じ素材の開口を有する絶縁物４１ｄが貼り付けられて焼成される。この結果、同図（ｇ）に示す状態の、インターポーザ配線１６が両面にわたって設けられたインターポーザ１Ｄが、絶縁物４１ａ〜４１ｄによって形成される。その後、同図（ｈ）に示すように、インターポーザ１Ｄの凸部１ｂの表面に、Ｃｕメッキによってインターポーザ配線９または受動素子１０が形成される。また、インターポーザ配線１６の最上層を形成する各Ｃｕメッキ４２ａに接してハンダ１１が形成され、最下層を形成する各Ｃｕメッキ４２ｃに接してハンダ１２が形成される。なお、インターポーザ配線９，１６は必ずしもＣｕメッキによって形成する必要はなく、その他の導電材料から形成するようにしてもよい。
【００３９】
その後、図６（ａ）に示すように、各バンプ８がハンダ１１に接合されて半導体チップ４がインターポーザ１Ｄに装着され、各金属部５がハンダ１２に接合されてインターポーザ１Ｄが実装基板３に装着されることで、図６（ａ）に示す構造をした半導体装置２Ｅ１が完成する。
【００４０】
このような第５の実施形態による半導体装置２Ｅ１においても、第３の実施形態による半導体装置２Ｃと同様な作用効果が奏される。また、第５の実施形態による半導体装置２Ｅ１によれば、半導体チップ４のバンプ８から実装基板３の表面の金属部５までに至るインターポーザ配線１６の配線長さを短くすることができる。また、インターポーザ配線１６に形成されるコンデンサやインダクタなどの受動素子４５とバンプ８との間の配線距離も短くなる。このため、機能素子６に生じる熱の実装基板３への放熱性が向上すると共に、インターポーザ配線１６に寄生するインダクタンス成分や抵抗成分が小さくなって、半導体装置２Ｅ１の高周波特性等の特性が向上する。
【００４１】
なお、第５の実施形態による半導体装置２Ｅ１において、第２凹部１ｃは必ずしも設ける必要はない。第２凹部１ｃを設けることによって奏される作用効果は奏されないが、第５の実施形態による半導体装置２Ｅ１に設けられるインターポーザ配線１６による特有の上記の作用効果は奏される。
【００４２】
また、第５の実施形態による半導体装置２Ｅ１において、ハンダ１１直下の各インターポーザ配線１６を構成するＣｕメッキ４２ａと各金属部５との間をインターポーザ１Ｄの外周囲で接続する配線１３を図示していないが、この配線１３を設けるようにしてもよい。この配線１３を設けることで、機能素子６に生じる熱の放熱性はさらに向上する。
【００４３】
また、第５の実施形態による半導体装置２Ｅ１では、インターポーザ１Ｄの外周囲に配線１４が形成されていたが、この配線１４をなくした図６（ｂ）に示す構造の半導体装置２Ｅ２に変形することも可能である。この第５の実施形態の変形例による半導体装置２Ｅ２では、配線１４をなくして、インターポーザ１Ｄの凸部１ｂの領域にＣｕメッキ４２ａに通じるビア５０がＣｕ等の金属によって形成される。機能素子６からの熱は、ビア５０を通じても放熱されるが、主として、第１凹部１ａにインターポーザ１Ｄを貫通して形成された配線１６の金属部を通してバンプ８から実装基板３へ放熱されるので、配線１４をなくしても問題はない。
【００４４】
第５の実施形態による半導体装置２Ｅ１では、図８（ｆ）に示すように、絶縁物４１ｃ、４１ｄを絶縁物４１ａ、４１ｂに貼り合わせてインターポーザ１Ｄを形成した。これに対し、第５の実施形態の変形例による半導体装置２Ｅ２では、絶縁物４１ｃは、図７（ｃ）および図７（ｄ）に示す絶縁物４１ａ上への絶縁物４１ｂの形成工程と同様、塗布と焼成によって絶縁物４１ａ上に形成される。凸部１ｂの部分は、絶縁物４１ｃにビア５０の開口、ビア５０の金属の埋め込み、および配線９または受動素子１０の形成を行うことで、形成される。第１凹部１ａは絶縁物４１ｃの開口によって形成される。絶縁物４１ｄおよび第２凹部１ｃもこれと同様の製造方法で形成される。第５の実施形態の変形例によるこの半導体装置２Ｅ２では、インターポーザ１Ｄの外周囲に配線１４を形成する必要がないため、半導体装置２Ｅ２の製造コストを下げることができる。
【００４５】
図９は、本発明の第６の実施形態によるインターポーザ１Ｅを備える半導体装置２Ｆの断面図である。同図において図６（ａ）と同一または相当する部分には同一符号を付してその説明は省略する。
【００４６】
第６の実施形態による半導体装置２Ｆは、インターポーザ配線１６に代えて、第１凹部１ａの底面下のインターポーザ１Ｅを貫通する導電経路をビア４６として有するインターポーザ配線１７を備える点だけが、第５の実施形態による半導体装置２Ｅ１と相違する。この点以外のその他の構成は第５の実施形態による半導体装置２Ｅ１と同様な構成をしている。インターポーザ配線１７は、インターポーザ配線１６と同様、インターポーザ１Ｅの両面を電気的・熱的に接続する。
【００４７】
このような第６の実施形態による半導体装置２Ｆにおいては、インターポーザ１Ｅに貫通孔が形成されるため、インターポーザ１Ｅの機械的強度は低下するが、第３の実施形態による半導体装置２Ｃと同様な作用効果が奏される。また、第６の実施形態による半導体装置２Ｆにおいても、第５の実施形態による半導体装置２Ｅ１と同様、半導体チップ４のバンプ８から実装基板３の表面の金属部５までに至るインターポーザ配線１７の配線長さを短くすることができ、さらに、バンプ８から実装基板３の表面の金属部５までに至る断面積を大きくすることができる。また、インターポーザ配線１７に形成されるコンデンサやインダクタなどの受動素子４５とバンプ８との間の配線距離も短くなる。このため、第６の実施形態による半導体装置２Ｆにおいても、機能素子６に生じる熱の実装基板３への放熱性が向上すると共に、インターポーザ配線１７に寄生するインダクタンス成分や抵抗成分が小さくなって半導体装置２Ｆの高周波特性が向上する。
【００４８】
なお、第６の実施形態による半導体装置２Ｆにおいても、第２凹部１ｃは必ずしも設ける必要はない。第２凹部１ｃを設けることによって奏される作用効果は奏されないが、第６の実施形態による半導体装置２Ｆに設けられるインターポーザ配線１７による特有の上記の作用効果は奏される。
【００４９】
また、第６の実施形態による半導体装置２Ｆにおいても、ハンダ１１直下の各インターポーザ配線１７を構成するＣｕメッキ４２ａと各金属部５との間をインターポーザ１Ｅの外周囲で接続する配線１３を図示していないが、この配線１３を設けるようにしてもよい。この配線１３を設けることで、機能素子６に生じる熱の放熱性はさらに向上する。また、第６の実施形態による半導体装置２Ｆにおいても、第５の実施形態の変形例による半導体装置２Ｅ２と同様、インターポーザ１Ｅの外周囲に配線１４を形成しないことで、半導体装置２Ｆの製造コストを下げることができる。
【００５０】
図１０は、本発明の第７の実施形態によるインターポーザ１Ｆを備える半導体装置２Ｇの断面図である。同図において図５と同一または相当する部分には同一符号を付してその説明は省略する。
【００５１】
第７の実施形態による半導体装置２Ｇは、第１凹部１ａの底面下のインターポーザ１Ｆを貫通する導電経路をインターポーザ配線９がビア４６として有する点だけが、第４の実施形態による半導体装置２Ｄと相違する。この点以外のその他の構成は第４の実施形態による半導体装置２Ｄと同様な構成をしている。
【００５２】
第７の実施形態による半導体装置２Ｇにおいても、インターポーザ１Ｆに貫通孔が形成されるため、インターポーザ１Ｆの機械的強度は低下するが、第４の実施形態による半導体装置２Ｄと同様な作用効果が奏される。また、第７の実施形態による半導体装置２Ｇにおいても、第６の実施形態による半導体装置２Ｆと同様、半導体チップ４のバンプ８から実装基板３の表面の金属部５までに至るインターポーザ配線９の配線長さを短くすることができる共に、バンプ８から実装基板３の表面の金属部５までに至る断面積を大きくすることができる。このため、第７の実施形態による半導体装置２Ｇにおいても、機能素子６に生じる熱の実装基板３への放熱性が向上すると共に、インターポーザ配線９に寄生するインダクタンス成分や抵抗成分が小さくなって半導体装置２Ｇの高周波特性が向上する。
【００５３】
図１１は、本発明の第８の実施形態によるインターポーザ１Ｇを備える半導体装置２Ｈの断面図である。同図において図１０と同一または相当する部分には同一符号を付してその説明は省略する。
【００５４】
第８の実施形態による半導体装置２Ｈは、金属膜１５および第２凹部１ｃを備えない点だけが、第７の実施形態による半導体装置２Ｇと相違する。この点以外のその他の構成は第７の実施形態による半導体装置２Ｇと同様な構成をしている。
【００５５】
第８の実施形態による半導体装置２Ｈにおいては、金属膜１５および第２凹部１ｃを備えることによる作用効果は奏されないが、その他は第７の実施形態による半導体装置２Ｇと同様な作用効果が奏される。
【００５６】
図１２は、本発明の第９の実施形態によるインターポーザ１Ｇを備える半導体装置２Ｉの断面図である。同図において図１０と同一または相当する部分には同一符号を付してその説明は省略する。
【００５７】
第９の実施形態による半導体装置２Ｉは、第２凹部１ｃを備えない点だけが、第７の実施形態による半導体装置２Ｇと相違する。この点以外のその他の構成は第７の実施形態による半導体装置２Ｇと同様な構成をしている。
【００５８】
第９の実施形態による半導体装置２Ｉにおいては、第２凹部１ｃを備えることによる作用効果は奏されないが、その他は第７の実施形態による半導体装置２Ｇと同様な作用効果が奏される。
【００５９】
また、第７，第８および第９の各実施形態による半導体装置２Ｇ，２Ｈおよび２Ｉにおいても、ハンダ１１直下の各インターポーザ配線９と各金属部５との間をインターポーザ１Ｆ，１Ｇの外周囲で接続する配線１３を図示していないが、この配線１３を設けるようにしてもよい。この配線１３を設けることで、機能素子６に生じる熱の放熱性はさらに向上する。
【産業上の利用可能性】
【００６０】
上記の各実施形態による半導体装置２Ａ〜２Ｉでは、機能素子６としてＨＢＴ６Ａを半導体チップ４が備える場合を一例として説明したが、機能素子６はＨＢＴ６Ａに限られることはなく、例えば、電界効果トランジスタやユニポーラトランジスタ等であっても、同様の作用・効果が得られる。本発明は、特に、発熱量が多くなる機能素子６を半導体チップ４が備える場合に有効で、機能素子６の熱に起因する特性の低下や熱暴走の発生を抑えながら、半導体装置２Ａ〜２Ｉの低背化を図ることができる。
【符号の説明】
【００６１】
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ…インターポーザ
１ａ…第１凹部
１ｂ…凸部
１ｃ…第２凹部
２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ１，２Ｅ２，２Ｆ，２Ｇ，２Ｈ，２Ｉ…半導体装置
３…実装基板
４…半導体チップ
５…金属部
６…機能素子
６Ａ…ヘテロ接合バイポーラトランジスタ
７…素子配線
８…バンプ
９，１６，１７…インターポーザ配線
１０，４５…受動素子
４６…ビア（導電経路）
１１，１２…ハンダ
１３，１４…配線
１５…金属膜
【図１】
2019204841.tif 000003
【図２】
2019204841.tif 000004
【図３】
2019204841.tif 000005
【図４】
2019204841.tif 000006
【図５】
2019204841.tif 000007
【図６】
2019204841.tif 000008
【図７】
2019204841.tif 000009
【図８】
2019204841.tif 000010
【図９】
2019204841.tif 000011
【図１０】
2019204841.tif 000012
【図１１】
2019204841.tif 000013
【図１２】
2019204841.tif 000014