(57)【要約】【課題】コンタクトプラグ形成に位置ずれが生じた場合に、反対の導電型を有する不純物拡散領域同士が短絡してしまうことを抑制することができる固体撮像素子を提供する。【解決手段】一実施形態に係る固体撮像素子は、半導体基板と、第１フォトダイオード及び第２フォトダイオードと、第１素子分離領域及び第２素子分離領域と、第１保護膜及び第２保護膜と、画素トランジスタと、層間絶縁膜とを備えている。第１フォトダイオード及び第２フォトダイオードは、半導体基板の内部に形成され、かつ平面視において互いに離間しながら隣り合っている。第１素子分離領域及び第２素子分離膜は、それぞれ、平面視において第１フォトダイオード及び第２フォトダイオードを取り囲んでいる。第１保護膜及び第２保護膜は、半導体基板の第１面上に形成されている。画素トランジスタは、第１不純物拡散領域及び第２不純物拡散領域を有している。【選択図】図２
2019204840.tif 000002
【特許請求の範囲】
【請求項１】
第１面を有する半導体基板と、
前記半導体基板の内部に形成され、かつ平面視において互いに離間しながら隣り合う第１フォトダイオード及び第２フォトダイオードと、
前記第１面に形成され、かつ平面視において前記第１フォトダイオードを取り囲む第１分離領域と、
前記第１面に形成され、かつ平面視において前記第２フォトダイオードを取り囲む第２分離領域と、
前記半導体基板の第１面上に形成された第１保護膜及び第２保護膜と、
前記第２フォトダイオード側にある前記第１分離領域と前記第１フォトダイオード側にある前記第２分離領域との間にある前記第１面に互いに離間して形成される第１不純物拡散領域及び第２不純物拡散領域を有する画素トランジスタと、
前記第１保護膜及び前記第２保護膜を覆うように前記第１面上に形成され、かつ前記第１保護膜及び前記第２保護膜とは異なる材料で構成される層間絶縁膜とを備え、
前記第１分離領域及び前記第２分離領域の導電型は、前記第１不純物拡散領域及び前記第２不純物拡散領域の導電型と反対であり、
前記第１保護膜は、平面視において、前記第１フォトダイオードを覆うとともに、前記第２フォトダイオード側にある前記第１分離領域の外周に達するように延在し、
前記第２保護膜は、平面視において、前記第２フォトダイオードを覆うとともに、前記第１フォトダイオード側にある前記第２分離領域の外周に達するように延在する、固体撮像素子。
【請求項２】
前記画素トランジスタは、前記第１不純物拡散領域及び前記第２不純物拡散領域に挟み込まれる前記第１面上に形成されるゲート電極をさらに有し、
前記第１保護膜は、前記ゲート電極の前記第１フォトダイオード側の端部を覆い、
前記第２保護膜は、前記ゲート電極の前記第２フォトダイオード側の端部を覆う、請求項１に記載の固体撮像素子。
【請求項３】
前記第１不純物拡散領域及び前記第２不純物拡散領域がある前記第１面上に形成されたシリサイド膜をさらに備える、請求項１に記載の固体撮像素子。
【請求項４】
前記第１面上に形成された第３保護膜と、
前記第２フォトダイオード側にある前記第１分離領域と前記第１フォトダイオード側にある前記第２分離領域との間にある前記第１面に形成される第３不純物拡散領域をさらに備え、
前記第３不純物拡散領域は、前記第２不純物拡散領域と離間しながら隣り合い、
前記第３不純物拡散領域の導電型は、前記第２不純物拡散領域の導電型と反対であり、
前記第３保護膜は、前記第２不純物拡散領域と前記第３不純物拡散領域との間に配置される、請求項１に記載の固体撮像素子。
【請求項５】
前記第１不純物拡散領域に電気的に接続される１対のコンタクトプラグを備え、
前記第１保護膜の前記第２保護膜側の端と前記第２保護膜の前記第１保護膜側の端との距離は、前記コンタクトプラグの幅の３倍以上である、請求項１に記載の固体撮像素子。
【請求項６】
前記半導体基板は、前記第１面の反対面である第２面をさらに有し、
前記第１フォトダイオード及び前記第２フォトダイオードには、前記第２面側から光が入射する、請求項１に記載の固体撮像素子。
【請求項７】
第１面を有する半導体基板を準備する工程と、
前記半導体基板の内部に平面視において互いに離間しながら隣り合う第１フォトダイオード及び第２フォトダイオードを形成する工程と、
平面視において前記第１フォトダイオードを取り囲む第１分離領域を前記第１面に形成する工程と、
平面視において前記第２フォトダイオードを取り囲む第２分離領域を前記第１面に形成する工程と、
前記第１面上に第１保護膜及び第２保護膜を形成する工程と、
前記第２フォトダイオード側にある前記第１分離領域と前記第１フォトダイオード側にある前記第２分離領域との間にある前記第１面に互いに離間して配置される第１不純物拡散領域及び第２不純物拡散領域を有する画素トランジスタを形成する工程と、
前記第１保護膜及び前記第２保護膜とは異なる材料で構成される層間絶縁膜を前記第１保護膜及び前記第２保護膜を覆うように前記第１面上に形成する工程とを備え、
前記第１保護膜は、平面視において、前記第１フォトダイオードを覆うとともに、前記第２フォトダイオード側にある前記第１分離領域の外周に達するように延在し、
前記第２保護膜は、平面視において、前記第２フォトダイオードを覆うとともに、前記第１フォトダイオード側にある前記第２分離領域の外周に達するように延在し、
前記画素トランジスタを形成する工程は、前記第１保護膜及び前記第２保護膜をマスクとしたイオン注入により前記第１不純物拡散領域及び前記第２不純物拡散領域を形成する工程を有する、固体撮像素子の製造方法。
【請求項８】
前記画素トランジスタを形成する工程は、前記第１不純物拡散領域及び前記第２不純物拡散領域に挟み込まれる前記第１面上に配置されるゲート電極を形成する工程をさらに有し、
前記第１保護膜は、前記ゲート電極の前記第１フォトダイオード側の端部を覆うように形成され、
前記第２保護膜は、前記ゲート電極の前記第２フォトダイオード側の端部を覆うように形成される、請求項７に記載の固体撮像素子の製造方法。
【請求項９】
前記第１保護膜及び前記第２保護膜をシリサイドブロック膜として前記第１不純物拡散領域及び前記第２不純物拡散領域がある前記第１面上にシリサイド膜を形成する工程をさらに備える、請求項７に記載の固体撮像素子の製造方法。
【請求項１０】
前記第１面上に第３保護膜を形成する工程と、
前記第２フォトダイオード側にある前記第１分離領域と前記第１フォトダイオード側にある前記第２分離領域との間にある前記第１面に第３不純物拡散領域を形成する工程とをさらに備え、
前記第３不純物拡散領域は、前記第２不純物拡散領域と離間しながら隣り合い、
前記第３不純物拡散領域の導電型は、前記第２不純物拡散領域の導電型と反対であり、
前記第３保護膜は、前記第２不純物拡散領域と前記第３不純物拡散領域との間に形成される、請求項７に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及び固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
従来から、例えば特開２００７−１５８０３１号公報（特許文献１）に記載の固体撮像装置が知られている。特許文献１に記載の固体撮像装置は、半導体基板と、電荷蓄積領域と、素子分離領域と、画素トランジスタとを有している。
【０００３】
半導体基板は、表面を有している。電荷蓄積領域は、半導体基板の内部に形成されている。素子分離領域は、半導体基板の表面に形成されている。素子分離領域は、平面視において電荷蓄積領域を取り囲んでいる。素子分離領域は、不純物をイオン注入することで形成されている。
【０００４】
画素トランジスタは、ソース領域と、ドレイン領域とを有している。ソース領域及びドレイン領域は、半導体基板の表面に形成されている。ソース領域及びドレイン領域は、素子分離領域と隣り合って配置されている。ソース領域及びドレイン領域の導電型は、素子分離領域の導電型と反対である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１５８０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の固体撮像素子においては、ソース領域（ドレイン領域）に接続されるコンタクトプラグがずれて形成された場合、コンタクトプラグがソース領域（ドレイン領域）と素子分離領域とに跨って形成されるおそれがある。その結果、導電型が逆の不純物拡散領域が互いに短絡してしまうおそれがある。
【０００７】
その他の課題及び新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施形態に係る固体撮像素子は、半導体基板と、第１フォトダイオード及び第２フォトダイオードと、第１素子分離領域及び第２素子分離領域と、第１保護膜及び第２保護膜と、画素トランジスタと、層間絶縁膜とを備えている。半導体基板は、第１面を有している。第１フォトダイオード及び第２フォトダイオードは、半導体基板の内部に形成され、かつ平面視において互いに離間しながら隣り合っている。第１素子分離領域は、第１面に形成され、かつ平面視において第１フォトダイオードを取り囲んでいる。第２素子分離領域は、第１面に形成され、かつ平面視において第２フォトダイオードを取り囲んでいる。第１保護膜及び第２保護膜は、第１面上に形成されている。画素トランジスタは、第１不純物拡散領域及び第２不純物拡散領域を有している。第１不純物拡散領域及び第２不純物拡散領域は、第２フォトダイオード側にある第１分離領域と第１フォトダイオード側にある第２分離領域との間にある第１面に互いに離間して形成されている。層間絶縁膜は、第１保護膜及び第２保護膜を覆うように第１面上に形成され、かつ第１保護膜及び第２保護膜とは異なる材料で構成される。
【０００９】
第１分離領域及び第２分離領域の導電型は、第１不純物拡散領域及び第２不純物拡散領域の導電型と反対である。第１保護膜は、平面視において、第１フォトダイオードを覆うとともに、第２フォトダイオード側にある第１分離領域の外周に達するように延在している。第２保護膜は、平面視において、第２フォトダイオードを覆うとともに、第１フォトダイオード側にある第２分離領域の外周に達するように延在している。
【発明の効果】
【００１０】
一実施形態に係る固体撮像素子によると、コンタクトプラグ形成に位置ずれが生じた場合に、反対の導電型を有する不純物拡散領域同士が短絡してしまうことを抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る固体撮像素子の概略上面図である。
【図２】実施形態に係る固体撮像素子の画素領域ＰＸＲでの上面図である。
【図３】図２のＩＩＩ−ＩＩＩにおける断面図である。
【図４】図２のＩＶ−ＩＶにおける断面図である。
【図５】図２のＶ−Ｖにおける断面図である。
【図６】図２のＶＩ−ＶＩにおける断面図である。
【図７】図２のＶＩＩ−ＶＩＩにおける断面図である。
【図８】図２のＶＩＩＩ−ＶＩＩＩにおける断面図である。
【図９】実施形態の第１変形例に係る固体撮像素子の画素領域ＰＸＲでの上面図である。
【図１０】図９のＸ−Ｘにおける断面図である。
【図１１】実施形態の第２変形例に係る固体札族素子の画素領域ＰＸＲでの断面図である。
【図１２】実施形態に係る固体撮像素子の周辺回路領域ＰＣＲでの断面図である。
【図１３】実施形態に係る固体撮像素子の製造方法を示す工程図である。
【図１４Ａ】素子分離膜形成工程Ｓ１におけるフォトダイオードＰＤ１周辺での断面図である。
【図１４Ｂ】素子分離膜形成工程Ｓ１における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図１４Ｃ】素子分離膜形成工程Ｓ１における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図１４Ｄ】素子分離膜形成工程Ｓ１におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図１５Ａ】第１イオン注入工程Ｓ２におけるフォトダイオードＰＤ１周辺での断面図である。
【図１５Ｂ】第１イオン注入工程Ｓ２における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図１５Ｃ】第１イオン注入工程Ｓ２における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図１５Ｄ】第１イオン注入工程Ｓ２におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図１６Ａ】ゲート絶縁膜形成工程Ｓ３におけるフォトダイオードＰＤ１周辺での断面図である。
【図１６Ｂ】ゲート絶縁膜形成工程Ｓ３における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図１６Ｃ】ゲート絶縁膜形成工程Ｓ３における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図１６Ｄ】ゲート絶縁膜形成工程Ｓ３におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図１７Ａ】ゲート電極形成工程Ｓ４におけるフォトダイオードＰＤ１周辺での断面図である。
【図１７Ｂ】ゲート電極形成工程Ｓ４における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図１７Ｃ】ゲート電極形成工程Ｓ４における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図１７Ｄ】ゲート電極形成工程Ｓ４におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図１８Ａ】第２イオン注入工程Ｓ５におけるフォトダイオードＰＤ１周辺での断面図である。
【図１８Ｂ】第２イオン注入工程Ｓ５における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図１８Ｃ】第２イオン注入工程Ｓ５における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図１８Ｄ】第２イオン注入工程Ｓ５におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図１９Ａ】サイドウォールスペーサ形成工程Ｓ６におけるフォトダイオードＰＤ１周辺での断面図である。
【図１９Ｂ】サイドウォールスペーサ形成工程Ｓ６における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図１９Ｃ】サイドウォールスペーサ形成工程Ｓ６における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図１９Ｄ】サイドウォールスペーサ形成工程Ｓ６におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図２０Ａ】第３イオン注入工程Ｓ７におけるフォトダイオードＰＤ１周辺での断面図である。
【図２０Ｂ】第３イオン注入工程Ｓ７における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図２０Ｃ】第３イオン注入工程Ｓ７における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図２０Ｄ】第３イオン注入工程Ｓ７におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図２１Ａ】シリサイド膜形成工程Ｓ８におけるフォトダイオードＰＤ１周辺での断面図である。
【図２１Ｂ】シリサイド膜形成工程Ｓ８における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図２１Ｃ】シリサイド膜形成工程Ｓ８における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図２１Ｄ】シリサイド膜形成工程Ｓ８におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図２２Ａ】層間絶縁膜形成工程Ｓ９におけるフォトダイオードＰＤ１周辺での断面図である。
【図２２Ｂ】層間絶縁膜形成工程Ｓ９における画素トランジスタＴＲ１周辺でのチャネル長方向に平行な断面図である。
【図２２Ｃ】層間絶縁膜形成工程Ｓ９における不純物拡散領域ＤＩＦ１ａ周辺でのチャネル幅方向に平行な断面図である。
【図２２Ｄ】層間絶縁膜形成工程Ｓ９におけるトランジスタＴＲ４周辺でのチャネル長方向に平行な断面図である。
【図２３】実施形態に係る固体撮像素子の効果を説明する第１説明図である。
【図２４】実施形態に係る固体撮像素子の効果を説明する第２説明図である。
【図２５】実施形態に係る固体撮像奏しの効果を説明する第３説明図である。
【図２６】実施形態に係る固体撮像素子の効果を説明する第４説明図である。
【図２７】実施形態に係る固体撮像素子の効果を説明する第５説明図である。
【図２８】実施形態に係る固体撮像素子の効果を説明する第６説明図である。
【発明を実施するための形態】
【００１２】
実施形態の詳細を、図面を参照しながら説明する。以下の図面においては、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さない。
【００１３】
（実施形態に係る固体撮像素子の構成）
以下に、実施形態に係る固体撮像素子の構成を説明する。
【００１４】
図１に示されるように、実施形態に係る固体撮像素子は、半導体基板ＳＵＢを有している。半導体基板ＳＵＢは、画素領域ＰＸＲと、周辺回路領域ＰＣＲとを有している。周辺回路領域ＰＣＲには、画素領域ＰＸＲの駆動、画素領域ＰＸＲから出力された信号の処理を行うための周辺回路（例えば、行／列選択回路、ノイズキャンセリング回路等）が形成されている。
【００１５】
＜実施形態に係る固体撮像素子の画素領域ＰＸＲにおける構成＞
図２〜図８に示されるように、実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、フォトダイオードＰＤ１と、ピンニング領域ＰＩＮ１と、フローティングディフュージョンＦＤ１と、転送ゲートＴＧ１とを有している。実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、フォトダイオードＰＤ２と、ピンニング領域ＰＩＮ２と、フローティングディフュージョンＦＤ２と、転送ゲートＴＧ２とをさらに有している。
【００１６】
実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、分離領域ＩＳＲ１と、分離領域ＩＳＲ２と、保護膜ＰＲＬ１と、保護膜ＰＲＬ２と、保護膜ＰＲＬ３とをさらに有している。実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、ゲート絶縁膜ＧＯ１をさらに有している。実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、画素トランジスタＴＲ１と、画素トランジスタＴＲ２と、画素トランジスタＴＲ３と、不純物拡散領域ＤＩＦ４とをさらに有している。
【００１７】
画素トランジスタＴＲ１は、例えばリセットトランジスタである。画素トランジスタＴＲ２は、例えば増幅トランジスタである。画素トランジスタＴＲ３は、例えば選択トランジスタである。画素トランジスタＴＲ１は、不純物拡散領域ＤＩＦ１ａと、不純物拡散領域ＤＩＦ１ｂと、ゲート絶縁膜ＧＯ１と、ゲート電極ＧＥ１とを有している。画素トランジスタＴＲ２は、不純物拡散領域ＤＩＦ２ａと、不純物拡散領域ＤＩＦ２ｂと、ゲート絶縁膜ＧＯ１と、ゲート電極ＧＥ２とを有している。
【００１８】
画素トランジスタＴＲ３は、不純物拡散領域ＤＩＦ２ｂと、不純物拡散領域ＤＩＦ３ａと、ゲート絶縁膜ＧＯ１と、ゲート電極ＧＥ３とを有している。不純物拡散領域ＤＩＦ２ｂは、画素トランジスタＴＲ２及び画素トランジスタＴＲ３において共用されている。
【００１９】
実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、サイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ５をさらに有している。実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、シリサイド膜ＳＩＬ１〜シリサイド膜ＳＩＬ１２をさらに有している。実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、層間絶縁膜ＩＬＤをさらに有している。実施形態に係る固体撮像素子は、画素領域ＰＸＲにおいて、コンタクトプラグＣＰ１〜コンタクトプラグＣＰ１０をさらに有している。
【００２０】
半導体基板ＳＵＢは、第１面ＦＳと、第２面ＳＳとを有している。第１面ＦＳ及び第２面ＳＳは、半導体基板ＳＵＢの主面を構成している。第２面ＳＳは、第１面ＦＳの反対面である。半導体基板ＳＵＢは、例えば単結晶のシリコン（Ｓｉ）で形成されている。半導体基板ＳＵＢの導電型は、第２導電型である。
【００２１】
フォトダイオードＰＤ１及びフォトダイオードＰＤ２は、半導体基板ＳＵＢの内部に形成されている。フォトダイオードＰＤ１及びフォトダイオードＰＤ２は、平面視において互いに離間しながら隣り合っている。なお、「平面視」とは、第１面ＦＳに直交する方向から見た場合をいう。平面視においてフォトダイオードＰＤ１からフォトダイオードＰＤ２に向かう方向を、第１方向ＤＲ１という。フォトダイオードＰＤ１及びフォトダイオードＰＤ２の導電型は、第１導電型である。第２導電型は、第１導電型の反対の導電型である。第１導電型がｎ型である場合、第２導電型はｐ型である。
【００２２】
フォトダイオードＰＤ１及びフォトダイオードＰＤ２は、それらの周囲にある第２導電型の領域とのｐｎ接合で空乏化されている。そのため、半導体基板ＳＵＢの内部に入射した光の光電変換によって生じた電荷は、フォトダイオードＰＤ１及びフォトダイオードＰＤ２に蓄積される。
【００２３】
ピンニング領域ＰＩＮ１及びピンニング領域ＰＩＮ２は、半導体基板ＳＵＢの第１面ＦＳに形成されている。ピンニング領域ＰＩＮ１は、フォトダイオードＰＤ１の上方に位置している。ピンニング領域ＰＩＮ２は、フォトダイオードＰＤ２の上方に位置している。ピンニング領域ＰＩＮ１及びピンニング領域ＰＩＮ２の導電型は、第２導電型である。
【００２４】
フローティングディフュージョンＦＤ１は、半導体基板ＳＵＢの第１面ＦＳに形成されている。フローティングディフュージョンＦＤ２は、半導体基板ＳＵＢの第１面ＦＳに形成されている。フローティングディフュージョンＦＤ１は、平面視においてフォトダイオードＰＤ１から離間して配置されている。フローティングディフュージョンＦＤ２は、平面視においてフォトダイオードＰＤ２から離間して配置されている。フローティングディフュージョンＦＤ１及びフローティングディフュージョンＦＤ２の導電型は、第１導電型である。
【００２５】
フローティングディフュージョンＦＤ１は、第１部分ＦＤ１ａと、第２部分ＦＤ１ｂとを有している。第１部分ＦＤ１ａは、第２部分ＦＤ１ｂよりもフォトダイオードＰＤ１側に位置している。第１部分ＦＤ１ａ中における不純物濃度は、第２部分ＦＤ１ｂ中における不純物濃度よりも低い。すなわち、フローティングディフュージョンＦＤ１は、ＬＤＤ構造を有している。
【００２６】
フローティングディフュージョンＦＤ２は、第１部分ＦＤ２ａと、第２部分ＦＤ２ｂとを有している。第１部分ＦＤ２ａは、第２部分ＦＤ２ｂよりもフォトダイオードＰＤ１側に位置している。第１部分ＦＤ２ａ中における不純物濃度は、第２部分ＦＤ２ｂ中における不純物濃度よりも低い。すなわち、フローティングディフュージョンＦＤ２は、ＬＤＤ構造を有している。
【００２７】
ゲート絶縁膜ＧＯ１は、半導体基板ＳＵＢの第１面ＦＳ上に形成されている。ゲート絶縁膜ＧＯ１は、例えばシリコン酸化物（ＳｉＯ２）により形成されている。
【００２８】
転送ゲートＴＧ１及び転送ゲートＴＧ２は、ゲート絶縁膜ＧＯ１上に形成されている。転送ゲートＴＧ１は、平面視において、フォトダイオードＰＤ１とフローティングディフュージョンＦＤ１との間に配置されている。転送ゲートＴＧ２は、平面視において、フォトダイオードＰＤ２とフローティングディフュージョンＦＤ２との間に配置されている。
【００２９】
転送ゲートＴＧ１（転送ゲートＴＧ２）に電圧が印加されることにより、フローティングディフュージョンＦＤ１（フローティングディフュージョンＦＤ２）とフォトダイオードＰＤ１（フォトダイオードＰＤ２）との間にある半導体基板ＳＵＢのポテンシャルレベルが低下する。そのため、転送ゲートＴＧ１（転送ゲートＴＧ２）に電圧が印加されることにより、フォトダイオードＰＤ１（フォトダイオードＰＤ２）に蓄積された電荷が、フローティングディフュージョンＦＤ１（フローティングディフュージョンＦＤ２）に転送される。
【００３０】
分離領域ＩＳＲ１及び分離領域ＩＳＲ２は、半導体基板ＳＵＢの第１面ＦＳに形成されている。分離領域ＩＳＲ１は、平面視において、フォトダイオードＰＤ１を取り囲むように配置されている。分離領域ＩＳＲ２は、平面視において、フォトダイオードＰＤ２を取り囲むように形成されている。
【００３１】
分離領域ＩＳＲ１及び分離領域ＩＳＲ２の導電型は、第２導電型である。すなわち、分離領域ＩＳＲ１及び分離領域ＩＳＲ２の導電型は、フォトダイオードＰＤ１及びフォトダイオードＰＤ２の導電型の反対である。そのため、フォトダイオードＰＤ１及びフォトダイオードＰＤ２は、分離領域ＩＳＲ１及び分離領域ＩＳＲ２により、互いに分離されていることになる。
【００３２】
不純物拡散領域ＤＩＦ１ａ及び不純物拡散領域ＤＩＦ１ｂは、半導体基板ＳＵＢの第１面ＦＳに形成されている。不純物拡散領域ＤＩＦ１ａ及び不純物拡散領域ＤＩＦ１ｂの導電型は、第１導電型である。
【００３３】
不純物拡散領域ＤＩＦ１ａ及び不純物拡散領域ＤＩＦ１ｂは、フォトダイオードＰＤ２側にある分離領域ＩＳＲ１とフォトダイオードＰＤ１側にある分離領域ＩＳＲ２との間に位置している。不純物拡散領域ＤＩＦ１ａ及び不純物拡散領域ＤＩＦ１ｂは、第１方向ＤＲ１に交差する方向（第２方向ＤＲ２）において、互いに離間しながら隣り合って配置されている。なお、不純物拡散領域ＤＩＦ１ａ及び不純物拡散領域ＤＩＦ１ｂに挟み込まれている半導体基板ＳＵＢの部分は、画素トランジスタＴＲ１のチャネル領域を構成している。
【００３４】
不純物拡散領域ＤＩＦ１ａは、第１部分ＤＩＦ１ａａと、第２部分ＤＩＦ１ａｂとを有している。第１部分ＤＩＦ１ａａは、第２部分ＤＩＦ１ａｂよりも不純物拡散領域ＤＩＦ１ｂ側に位置している。第１部分ＤＩＦ１ａａ中における不純物濃度は、第２部分ＤＩＦ１ａｂ中における不純物濃度よりも低い。すなわち、不純物拡散領域ＤＩＦ１ａは、ＬＤＤ構造を有している。
【００３５】
不純物拡散領域ＤＩＦ１ｂは、第１部分ＤＩＦ１ｂａと、第２部分ＤＩＦ１ｂｂとを有している。第１部分ＤＩＦ１ｂａは、第２部分ＤＩＦ１ｂｂよりも不純物拡散領域ＤＩＦ１ａ側に位置している。第１部分ＤＩＦ１ｂａ中における不純物濃度は、第２部分ＤＩＦ１ｂｂ中における不純物濃度よりも低い。すなわち、不純物拡散領域ＤＩＦ１ｂは、ＬＤＤ構造を有している。
【００３６】
不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ及び不純物拡散領域ＤＩＦ３ａは、半導体基板ＳＵＢの第１面ＦＳに形成されている。不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ及び不純物拡散領域ＤＩＦ３ａの導電型は、第１導電型である。
【００３７】
不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ及び不純物拡散領域ＤＩＦ３ａは、フォトダイオードＰＤ２側にある分離領域ＩＳＲ１とフォトダイオードＰＤ１側にある分離領域ＩＳＲ２との間に位置している。不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ及び不純物拡散領域ＤＩＦ３ａは、第２方向ＤＲ２において、互いに離間しながら隣り合って配置されている。なお、不純物拡散領域ＤＩＦ２ａ及び不純物拡散領域ＤＩＦ２ｂに挟み込まれている半導体基板ＳＵＢの部分は、画素トランジスタＴＲ２のチャネル領域を構成している。また、不純物拡散領域ＤＩＦ２ｂ及び不純物拡散領域ＤＩＦ３ａに挟み込まれている半導体基板ＳＵＢの部分は、画素トランジスタＴＲ３のチャネル領域を構成している。
【００３８】
不純物拡散領域ＤＩＦ２ａは、第１部分ＤＩＦ２ａａと、第２部分ＤＩＦ２ａｂとを有している。第１部分ＤＩＦ２ａａは、第２部分ＤＩＦ２ａｂよりも不純物拡散領域ＤＩＦ２ｂ側に位置している。第１部分ＤＩＦ２ａａ中における不純物濃度は、第２部分ＤＩＦ２ａｂ中における不純物濃度よりも低い。すなわち、不純物拡散領域ＤＩＦ２ａは、ＬＤＤ構造を有している。
【００３９】
不純物拡散領域ＤＩＦ２ｂは、第１部分ＤＩＦ２ｂａと、第２部分ＤＩＦ２ｂｂと、第３部分ＤＩＦ２ｂｃとを有している。第１部分ＤＩＦ２ｂａは、第３部分ＤＩＦ２ｂｃよりも不純物拡散領域ＤＩＦ２ａ側に位置している。第２部分ＤＩＦ２ｂｂは、第３部分ＤＩＦ２ｂｃよりも不純物拡散領域ＤＩＦ３ａ側に位置している。第１部分ＤＩＦ２ｂａ中及び第２部分ＤＩＦ２ｂｂ中における不純物濃度は、第３部分ＤＩＦ２ｂｃ中における不純物濃度よりも低い。すなわち不純物拡散領域ＤＩＦ２ｂは、ＬＤＤ構造を有している。
【００４０】
不純物拡散領域ＤＩＦ３ａは、第１部分ＤＩＦ３ａａと、第２部分ＤＩＦ３ａｂとを有している。第１部分ＤＩＦ３ａａは、第２部分ＤＩＦ３ａｂよりも不純物拡散領域ＤＩＦ２ｂ側に位置している。第１部分ＤＩＦ３ａａ中における不純物濃度は、第２部分ＤＩＦ３ａｂ中における不純物濃度よりも低い。すなわち、不純物拡散領域ＤＩＦ３ａは、ＬＤＤ構造を有している。
【００４１】
不純物拡散領域ＤＩＦ４は、半導体基板ＳＵＢの第１面ＦＳに形成されている。不純物拡散領域ＤＩＦ４の導電型は、第２導電型である。不純物拡散領域ＤＩＦ４は、フォトダイオードＰＤ２側にある分離領域ＩＳＲ１とフォトダイオードＰＤ１側にある分離領域ＩＳＲ２との間に位置している。不純物拡散領域ＤＩＦ４は、第２方向ＤＲ２において、不純物拡散領域ＤＩＦ１ｂと隣り合って配置されている。
【００４２】
ゲート電極ＧＥ１、ゲート電極ＧＥ２及びゲート電極ＧＥ３は、例えば不純物がドープされた多結晶のシリコンにより形成されている。
【００４３】
ゲート電極ＧＥ１は、ゲート絶縁膜ＧＯ１を介して、不純物拡散領域ＤＩＦ１ａ及び不純物拡散領域ＤＩＦ１ｂに挟み込まれる第１面ＦＳ上に配置されている。ゲート電極ＧＥ２は、ゲート絶縁膜ＧＯ１を介して、不純物拡散領域ＤＩＦ２ａ及び不純物拡散領域ＤＩＦ２ｂに挟み込まれる半導体基板ＳＵＢの第１面ＦＳ上に配置されている。ゲート電極ＧＥ３は、ゲート絶縁膜ＧＯ１を介して、不純物拡散領域ＤＩＦ２ｂ及び不純物拡散領域ＤＩＦ３ａに挟み込まれる半導体基板ＳＵＢの第１面ＦＳ上に配置されている。
【００４４】
保護膜ＰＲＬ１及び保護膜ＰＲＬ２は、ゲート絶縁膜ＧＯ１を介して、半導体基板ＳＵＢの第１面ＦＳ上に形成されている。保護膜ＰＲＬ１及び保護膜ＰＲＬ２は、例えばシリコン窒化物（Ｓｉ３Ｎ４）により形成されている。
【００４５】
保護膜ＰＲＬ１は、平面視において、フォトダイオードＰＤ１を覆うとともに、フォトダイオードＰＤ２側にある分離領域ＩＳＲ１の外周に達するように、第１方向ＤＲ１に沿って延在している。保護膜ＰＲＬ１は、フォトダイオードＰＤ２側にある分離領域ＩＳＲ１の外周を超えて延在していてもよい。保護膜ＰＲＬ１は、第１方向ＤＲ１におけるゲート電極ＧＥ１、ゲート電極ＧＥ２及びゲート電極ＧＥ３の端部を覆うように延在していてもよい。保護膜ＰＲＬ１は、転送ゲートＴＧ１のフォトダイオードＰＤ１側の端部を覆っていてもよい。
【００４６】
保護膜ＰＲＬ２は、平面視において、フォトダイオードＰＤ２を覆うとともに、フォトダイオードＰＤ１側にある分離領域ＩＳＲ２の外周に達するように、第１方向ＤＲ１に沿って延在している。保護膜ＰＲＬ２は、フォトダイオードＰＤ１側にある分離領域ＩＳＲ２の外周を超えて延在していてもよい。保護膜ＰＲＬ２は、第１方向ＤＲ１におけるゲート電極ＧＥ１、ゲート電極ＧＥ２及びゲート電極ＧＥ３の端部を覆うように延在していてもよい。保護膜ＰＲＬ２は、転送ゲートＴＧ２のフォトダイオードＰＤ２側の端部を覆っていてもよい。
【００４７】
保護膜ＰＲＬ１の保護膜ＰＲＬ２側の端と、保護膜ＰＲＬ２の保護膜ＰＲＬ１側の端とは、距離Ｌだけ離間している。第２部分ＤＩＦ１ａｂは、第１方向ＤＲ１において、幅Ｗを有している。距離Ｌは、好ましくは、幅Ｗと等しい。なお、図示されていないが、第２部分ＤＩＦ１ｂｂ、第２部分ＤＩＦ２ａｂ、第３部分ＤＩＦ２ｂｃ、第２部分ＤＩＦ３ａｂ及び不純物拡散領域ＤＩＦ４は、同様に、第１方向ＤＲ１において幅Ｗを有している。
【００４８】
保護膜ＰＲＬ３は、ゲート絶縁膜ＧＯ１を介して、半導体基板ＳＵＢの第１面ＦＳ上に形成されている。保護膜ＰＲＬ３は、保護膜ＰＲＬ１及び保護膜ＰＲＬ２と同一材料で形成されていることが好ましい。保護膜ＰＲＬ３は、平面視において、不純物拡散領域ＤＩＦ１ｂと不純物拡散領域ＤＩＦ４との間に配置されている。保護膜ＰＲＬ３は、保護膜ＰＲＬ１及び保護膜ＰＲＬ２に接続されていてもよい。
【００４９】
サイドウォールスペーサＳＷＳ１は、転送ゲートＴＧ１のフローティングディフュージョンＦＤ１側の側面に形成されている。サイドウォールスペーサＳＷＳ１は、第１部分ＦＤ１ａの上方に位置している。サイドウォールスペーサＳＷＳ２は、転送ゲートＴＧ２のフローティングディフュージョンＦＤ２側の側面に形成されている。サイドウォールスペーサＳＷＳ２は、第１部分ＦＤ２ａの上方に位置している。
【００５０】
サイドウォールスペーサＳＷＳ３は、ゲート電極ＧＥ１の不純物拡散領域ＤＩＦ１ａ側の側面及びゲート電極ＧＥ１の不純物拡散領域ＤＩＦ１ｂ側の側面に形成されている。サイドウォールスペーサＳＷＳ３は、第１部分ＤＩＦ１ａａ及び第１部分ＤＩＦ１ｂａの上方に位置している。サイドウォールスペーサＳＷＳ４は、ゲート電極ＧＥ２の不純物拡散領域ＤＩＦ２ａ側の側面及びゲート電極ＧＥ２の不純物拡散領域ＤＩＦ２ｂ側の側面に形成されている。サイドウォールスペーサＳＷＳ４は、第１部分ＤＩＦ２ａａ及び第１部分ＤＩＦ２ｂａの上方に位置している。サイドウォールスペーサＳＷＳ５は、ゲート電極ＧＥ３の不純物拡散領域ＤＩＦ２ｂ側の側面及びゲート電極ＧＥ３の不純物拡散領域ＤＩＦ３ａ側の側面に形成されている。サイドウォールスペーサＳＷＳ５は、第２部分ＤＩＦ２ｂｂ及び第１部分ＤＩＦ３ａａの上方に位置している。
【００５１】
サイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ５は、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３と同一材料で形成されていることが好ましい。
【００５２】
シリサイド膜ＳＩＬ１は、転送ゲートＴＧ１の上面に形成されている。但し、保護膜ＰＲＬ１に覆われている転送ゲートＴＧ１の上面には、シリサイド膜ＳＩＬ１は形成されていない。シリサイド膜ＳＩＬ２は、転送ゲートＴＧ２の上面に形成されている。但し、保護膜ＰＲＬ２に覆われている転送ゲートＴＧ２の上面には、シリサイド膜ＳＩＬ２は形成されていない。
【００５３】
シリサイド膜ＳＩＬ３及びシリサイド膜ＳＩＬ４は、フローティングディフュージョンＦＤ１上及びフローティングディフュージョンＦＤ２上にそれぞれ形成されている。
【００５４】
シリサイド膜ＳＩＬ５及びシリサイド膜ＳＩＬ６は、不純物拡散領域ＤＩＦ１ａ上及び不純物拡散領域ＤＩＦ１ｂ上にそれぞれ形成されている。シリサイド膜ＳＩＬ７、シリサイド膜ＳＩＬ８及びシリサイド膜ＳＩＬ９は、不純物拡散領域ＤＩＦ２ａ上、不純物拡散領域ＤＩＦ２ｂ上及び不純物拡散領域ＤＩＦ３ａ上にそれぞれ形成されている。シリサイド膜ＳＩＬ１０は、不純物拡散領域ＤＩＦ４上に形成されている。
【００５５】
シリサイド膜ＳＩＬ１１は、ゲート電極ＧＥ１の上面に形成されている。但し、保護膜ＰＲＬ１及び保護膜ＰＲＬ２に覆われているゲート電極ＧＥ１の上面には、シリサイド膜ＳＩＬ１１は形成されていない。シリサイド膜ＳＩＬ１２は、ゲート電極ＧＥ２の上面に形成されている。但し、図示されていないが、保護膜ＰＲＬ１及び保護膜ＰＲＬ２に覆われているゲート電極ＧＥ２の上面には、シリサイド膜ＳＩＬ１２は形成されていない。シリサイド膜ＳＩＬ１３は、ゲート電極ＧＥ３の上面に形成されている。但し、図示されていないが、保護膜ＰＲＬ１及び保護膜ＰＲＬ２に覆われているゲート電極ＧＥ３の上面には、シリサイド膜ＳＩＬ１３は形成されていない。
【００５６】
シリサイド膜ＳＩＬ１〜シリサイド膜ＳＩＬ１２は、例えば、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等とシリコンとの化合物により形成されている。
【００５７】
層間絶縁膜ＩＬＤは、半導体基板ＳＵＢの第１面ＦＳ上に形成されている。層間絶縁膜ＩＬＤは、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３と異なる材料により形成されている。より具体的には、層間絶縁膜ＩＬＤをエッチングする際のエッチングにおいて、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３のエッチングレートは、層間絶縁膜ＩＬＤのエッチングレートよりも低くなっている。層間絶縁膜ＩＬＤは、例えばシリコン酸化物により形成されている。
【００５８】
コンタクトプラグＣＰ１は、フローティングディフュージョンＦＤ１上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ１は、フローティングディフュージョンＦＤ１に電気的に接続されている。コンタクトプラグＣＰ２は、フローティングディフュージョンＦＤ２上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ２は、フローティングディフュージョンＦＤ２に電気的に接続されている。
【００５９】
コンタクトプラグＣＰ３は、不純物拡散領域ＤＩＦ１ａ上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ３は、不純物拡散領域ＤＩＦ１ａに電気的に接続されている。コンタクトプラグＣＰ４は、不純物拡散領域ＤＩＦ１ｂ上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ４は、不純物拡散領域ＤＩＦ１ｂに電気的に接続されている。
【００６０】
コンタクトプラグＣＰ５は、不純物拡散領域ＤＩＦ２ａ上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ５は、不純物拡散領域ＤＩＦ２ａに電気的に接続されている。コンタクトプラグＣＰ６は、不純物拡散領域ＤＩＦ３ａ上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ６は、不純物拡散領域ＤＩＦ３ａに電気的に接続されている。
【００６１】
コンタクトプラグＣＰ７は、不純物拡散領域ＤＩＦ４上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ７は、不純物拡散領域ＤＩＦ１ａに電気的に接続されている。
【００６２】
コンタクトプラグＣＰ８は、ゲート電極ＧＥ１の上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ９は、ゲート電極ＧＥ２の上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ１０は、ゲート電極ＧＥ３の上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ８、コンタクトプラグＣＰ９及びコンタクトプラグＣＰ１０は、それぞれ、ゲート電極ＧＥ１、ゲート電極ＧＥ２及びゲート電極ＧＥ３に電気的に接続されている。
【００６３】
上記においては、１つの接続箇所に対して１つのコンタクトプラグが形成される例を示した。しかしながら、図９及び図１０に示されるように、１つの接続箇所に対して２つのコンタクトプラグが形成されていてもよい。例えば、コンタクトプラグＣＰ３に代えて、コンタクトプラグＣＰ３ａ及びコンタクトプラグＣＰ３ｂが形成されていてもよい。
【００６４】
この場合、コンタクトプラグＣＰ３ａ及びコンタクトプラグＣＰ３ｂは、第１方向ＤＲ１に沿って配列されていてもよい。コンタクトプラグＣＰ３ａ及びコンタクトプラグＣＰ３ｂの第１方向ＤＲ１における幅が幅Ｗ１とすると、幅Ｗは、幅Ｗ１（距離Ｌ）の３倍以上であることが好ましい。なお、図９及び図１０の例においては、不純物拡散領域ＤＩＦ１ａのみが２つのコンタクトプラグ（コンタクトプラグＣＰ３ａ及びコンタクトプラグＣＰ３ｂ）で接続されるものとしたが、コンタクトプラグＣＰ３以外のコンタクトプラグについても、同様に２つのコンタクトプラグに置き代えられてもよい。
【００６５】
コンタクトプラグＣＰ１〜コンタクトプラグＣＰ１０は、例えばタングステン（Ｗ）等で形成されている。
【００６６】
上記においては、実施形態に係る固体撮像素子が表面照射型のＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである例について説明した。しかしながら、実施形態に係る固体撮像素子は、図１１に示されるように、裏面照射型のＣＭＯＳイメージセンサであってもよい。この場合には、入射光は第２面ＳＳ側からフォトダイオードＰＤ１及びフォトダイオードＰＤ２に入射する。このことを別の観点からいえば、カラーフィルターＣＦは、第２面ＳＳ上に形成されている。
【００６７】
＜実施形態に係る固体撮像素子の周辺回路領域ＰＣＲにおける構成＞
実施形態に係る固体撮像素子は、図１２に示されるように、周辺回路領域ＰＣＲにおいては、トランジスタＴＲ４を有している。トランジスタＴＲ４は、行／列選択回路、ノイズキャンセリング回路等の画素領域ＰＸＲを駆動するための回路を構成しているトランジスタである。トランジスタＴＲ４は、ソース領域ＳＲと、ドレイン領域ＤＲＡと、ウェル領域ＷＲと、ゲート絶縁膜ＧＯ２と、ゲート電極ＧＥ４とを有している。
【００６８】
実施形態に係る固体撮像素子は、周辺回路領域ＰＣＲにおいて、サイドウォールスペーサＳＷＳ６と、シリサイド膜ＳＩＬ１３〜シリサイド膜ＳＩＬ１５と、素子分離膜ＩＳＬと、層間絶縁膜ＩＬＤと、コンタクトプラグＣＰ１１〜コンタクトプラグＣＰ１３とをさらに有している。
【００６９】
ソース領域ＳＲは、半導体基板ＳＵＢの第１面ＦＳに形成されている。ドレイン領域ＤＲＡは、半導体基板ＳＵＢの第１面ＦＳに形成されている。ソース領域ＳＲ及びドレイン領域ＤＲＡは、互いに離間して配置されている。ウェル領域ＷＲは、ソース領域ＳＲ及びドレイン領域ＤＲＡを取り囲むように半導体基板ＳＵＢの第１面ＦＳに形成されている。ソース領域ＳＲ及びドレイン領域ＤＲＡに挟み込まれているウェル領域ＷＲの部分は、トランジスタＴＲ４のチャネル領域を構成している。
【００７０】
ソース領域ＳＲは、第１部分ＳＲａと、第２部分ＳＲｂとを有している。第１部分ＳＲａは、第２部分ＳＲｂよりもチャネル領域側に位置している。第１部分ＳＲａ中における不純物濃度は、第２部分ＳＲｂ中における不純物濃度よりも低い。すなわち、ソース領域ＳＲは、ＬＤＤ構造を有している。
【００７１】
ドレイン領域ＤＲＡは、第１部分ＤＲＡａと、第２部分ＤＲＡｂとを有している。第１部分ＤＲＡａは、第２部分ＤＲＡｂよりもチャネル領域側に位置している。第１部分ＤＲＡａ中における不純物濃度は、第２部分ＤＲＡｂ中における不純物濃度よりも低い。すなわち、ドレイン領域ＤＲＡは、ＬＤＤ構造を有している。
【００７２】
トランジスタＴＲ４がｎチャネルトランジスタである場合には、ソース領域ＳＲ及びドレイン領域ＤＲＡの導電型は第１導電型であり、ウェル領域ＷＲの導電型は第２導電型である。他方で、トランジスタＴＲ４がｐチャネルトランジスタである場合、ソース領域ＳＲ及びドレイン領域ＤＲＡの導電型は第２導電型であり、ウェル領域ＷＲの導電型は第１導電型である。
【００７３】
ゲート絶縁膜ＧＯ２は、半導体基板ＳＵＢの第１面ＦＳ上に形成されている。より具体的には、ゲート絶縁膜ＧＯ２は、ソース領域ＳＲ及びドレイン領域ＤＲＡに挟み込まれるウェル領域ＷＲ上に形成されている。ゲート絶縁膜ＧＯ２は、ゲート絶縁膜ＧＯ１と同一材料により形成されている。
【００７４】
ゲート電極ＧＥ４は、ゲート絶縁膜ＧＯ２を介して、半導体基板ＳＵＢの第１面ＦＳ上に形成されている。ゲート電極ＧＥ４は、転送ゲートＴＧ１及び転送ゲートＴＧ２並びにゲート電極ＧＥ１、ゲート電極ＧＥ２及びゲート電極ＧＥ３と同一材料により形成されている。
【００７５】
サイドウォールスペーサＳＷＳ６は、ゲート電極ＧＥ４のソース領域ＳＲ側の側面及びゲート電極ＧＥ４のドレイン領域ＤＲＡ側の側面に形成されている。サイドウォールスペーサＳＷＳ６は、第１部分ＳＲａ及び第１部分ＤＲＡａの上方に位置している。サイドウォールスペーサＳＷＳ６は、保護膜ＰＲＬ１、保護膜ＰＲＬ２、保護膜ＰＲＬ３及びサイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ５と同一材料により形成されている。
【００７６】
素子分離膜ＩＳＬは、半導体基板ＳＵＢの第１面ＦＳに形成されている。素子分離膜ＩＳＬは、例えばＳＴＩ（Shallow  Trench  Isolation）である。素子分離膜ＩＳＬは、例えばシリコン酸化物により形成されている。トランジスタＴＲ４は、素子分離膜ＩＳＬにより周囲から絶縁分離されている。
【００７７】
シリサイド膜ＳＩＬ１３、シリサイド膜ＳＩＬ１４及びシリサイド膜ＳＩＬ１５は、ソース領域ＳＲ（第１部分ＳＲａ）上、ドレイン領域ＤＲＡ（第１部分ＤＲＡａ）上及びゲート電極ＧＥ４の上面にそれぞれ形成されている。シリサイド膜ＳＩＬ１３〜シリサイド膜ＳＩＬ１５は、シリサイド膜ＳＩＬ１〜シリサイド膜ＳＩＬ１２と同一材料により形成されている。
【００７８】
コンタクトプラグＣＰ１１は、ソース領域ＳＲ（第１部分ＳＲａ）上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ１２は、ドレイン領域ＤＲＡ（第１部分ＤＲＡａ）上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ１３は、ゲート電極ＧＥ４上にある層間絶縁膜ＩＬＤ中に形成されている。コンタクトプラグＣＰ１１、コンタクトプラグＣＰ１２及びコンタクトプラグＣＰ１３は、それぞれ、ソース領域ＳＲ、ドレイン領域ＤＲＡ及びゲート電極ＧＥ４に電気的に接続されている。コンタクトプラグＣＰ１１〜コンタクトプラグＣＰ１３は、コンタクトプラグＣＰ１〜コンタクトプラグＣＰ１０と同一材料で形成されている。
【００７９】
（実施形態に係る固体撮像素子の製造方法）
以下に、実施形態に係る固体撮像素子の製造方法を説明する。
【００８０】
図１３に示されるように、実施形態に係る固体撮像素子の製造方法は、素子分離膜形成工程Ｓ１と、第１イオン注入工程Ｓ２と、ゲート絶縁膜形成工程Ｓ３と、ゲート電極形成工程Ｓ４と、第２イオン注入工程Ｓ５と、サイドウォールスペーサ形成工程Ｓ６と、第３イオン注入工程Ｓ７と、シリサイド膜形成工程Ｓ８と、層間絶縁膜形成工程Ｓ９と、コンタクトプラグ形成工程Ｓ１０とを有している。なお、実施形態に係る固体撮像素子の製造方法では、画素トランジスタＴＲ２及び画素トランジスタＴＲ３の周辺においても、画素トランジスタＴＲ１の周辺と同様の構造が形成される。また、実施形態に係る半導体装置の製造方法では、フォトダイオードＰＤ２の周辺においても、フォトダイオードＰＤ１の周辺と同様の構造が形成される。そのため、図１４Ａ〜図２２Ｄにおいては、各工程における画素トランジスタＴＲ２及び画素トランジスタＴＲ３並びにフォトダイオードＰＤ２の周辺での構造の図示は省略されている。
【００８１】
図１４Ａ〜図１４Ｄに示されるように、素子分離膜形成工程Ｓ１においては、素子分離膜ＩＳＬが形成される。素子分離膜ＩＳＬは、周辺回路領域ＰＣＲにおいてのみ形成されており、画素領域ＰＸＲにおいては形成されない。
【００８２】
素子分離膜ＩＳＬの形成においては、第１に、半導体基板ＳＵＢの第１面ＦＳに溝が形成される。この溝は、例えばＲＩＥ（Reactive  Ion  Etching）等の異方性エッチングで形成される。第２に、当該溝に素子分離膜ＩＳＬを構成する材料が、ＣＶＤ（Chemical  Vapor  Deposition）等で埋め込まれる。第３に、当該溝からはみ出した素子分離膜ＩＳＬを構成する材料が、ＣＭＰ（Chemical  Mechanical  Polishing）等で除去される。
【００８３】
図１５Ａ〜図１５Ｄに示されるように、第１イオン注入工程Ｓ２においては、フォトダイオードＰＤ１、フォトダイオードＰＤ２、分離領域ＩＳＲ１、分離領域ＩＳＲ２、ピンニング領域ＰＩＮ１、ピンニング領域ＰＩＮ２及びウェル領域ＷＲがイオン注入で形成される。
【００８４】
図１６Ａ〜図１６Ｄに示されるように、ゲート絶縁膜形成工程Ｓ３においては、ゲート絶縁膜ＧＯ１及びゲート絶縁膜ＧＯ２が形成される。ゲート絶縁膜ＧＯ１及びゲート絶縁膜ＧＯ２は、例えば熱酸化で形成される。
【００８５】
図１７Ａ〜図１７Ｄに示されるように、ゲート電極形成工程Ｓ４においては、転送ゲートＴＧ１、転送ゲートＴＧ２及びゲート電極ＧＥ１〜ゲート電極ＧＥ４が形成される。転送ゲートＴＧ１、転送ゲートＴＧ２及びゲート電極ＧＥ１〜ゲート電極ＧＥ４の形成においては、第１に、転送ゲートＴＧ１、転送ゲートＴＧ２及びゲート電極ＧＥ１〜ゲート電極ＧＥ４を構成する材料がＣＶＤ等で成膜される。転送ゲートＴＧ１、転送ゲートＴＧ２及びゲート電極ＧＥ１〜ゲート電極ＧＥ４の形成においては、第２に、成膜された転送ゲートＴＧ１、転送ゲートＴＧ２及びゲート電極ＧＥ１〜ゲート電極ＧＥ４を構成する材料が、フォトリソグラフィ及びエッチングでパターンニングされる。
【００８６】
図１８Ａ〜図１８Ｄに示されるように、第２イオン注入工程Ｓ５においては、第１部分ＦＤ１ａ、第１部分ＦＤ２ａ、第１部分ＤＩＦ１ａａ、第１部分ＤＩＦ１ｂａ、第１部分ＤＩＦ２ａａ、第１部分ＤＩＦ２ｂａ、第２部分ＤＩＦ２ｂｂ及び第１部分ＤＩＦ３ａａがイオン注入で形成される。また、第２イオン注入工程Ｓ５においては、第１部分ＳＲａ及び第１部分ＤＲＡａがイオン注入で形成される。
【００８７】
図１９Ａ〜図１９Ｄに示されるように、サイドウォールスペーサ形成工程Ｓ６においては、サイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ６、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３が形成される。サイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ６、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３の形成においては、第１に、サイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ６、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３を構成する材料がＣＶＤ等で成膜される。
【００８８】
第２に、成膜されたサイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ６、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３を構成する材料に対するエッチバックが行われる。この際、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３を形成する部分は、フォトレジスト等のマスクで被覆される。
【００８９】
図２０Ａ〜図２０Ｄに示されるように、第３イオン注入工程Ｓ７においては、第２部分ＦＤ１ｂ、第２部分ＦＤ２ｂ、第２部分ＤＩＦ１ａｂ、第２部分ＤＩＦ１ｂｂ、第２部分ＤＩＦ２ａｂ、第３部分ＤＩＦ２ｂｃ及び第２部分ＤＩＦ３ａｂがイオン注入で形成される。また、第３イオン注入工程Ｓ７においては、第２部分ＳＲｂ及び第２部分ＤＲＡｂがイオン注入で形成される。
【００９０】
このイオン注入においては、サイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ６、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３がマスクとして用いられる。
【００９１】
図２１Ａ〜図２１Ｄに示されるように、シリサイド膜形成工程Ｓ８において、シリサイド膜ＳＩＬ１〜シリサイド膜ＳＩＬ１５が形成される。シリサイド膜ＳＩＬ１〜シリサイド膜ＳＩＬ１５の形成においては、第１に、チタン、コバルト等が成膜される。第２に、成膜されたチタン、コバルト等に対する熱処理が行われる。この熱処理により、チタン、コバルト等と接しているフローティングディフュージョンＦＤ１、フローティングディフュージョンＦＤ２、不純物拡散領域ＤＩＦ１ａ〜不純物拡散領域ＤＩＦ４、ソース領域ＳＲ、ドレイン領域ＤＲＡ、転送ゲートＴＧ１、転送ゲートＴＧ２及びゲート電極ＧＥ１〜ゲート電極ＧＥ４の部分がシリサイド化される。
【００９２】
第３に、未反応のチタン、コバルト等がエッチング等で除去される。すなわち、保護膜ＰＲＬ１上、保護膜ＰＲＬ２上、保護膜ＰＲＬ３上及びサイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ６上に成膜されたチタン、コバルト等が、エッチング等で除去される。このように、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３は、シリサイドブロック膜としても用いられる。
【００９３】
図２２Ａ〜図２２Ｄに示されるように、層間絶縁膜形成工程Ｓ９においては、層間絶縁膜ＩＬＤが形成される。層間絶縁膜ＩＬＤの形成においては、第１に、層間絶縁膜ＩＬＤを構成する材料がＣＶＤ等で成膜される。第２に、成膜された層間絶縁膜ＩＬＤを構成する材料が、ＣＭＰ等で平坦化される。
【００９４】
コンタクトプラグ形成工程Ｓ１０において、コンタクトプラグＣＰ１〜コンタクトプラグＣＰ１３が形成される。コンタクトプラグＣＰ１〜コンタクトプラグＣＰ１３の形成においては、第１に、コンタクトホールが形成される。コンタクトホールは、層間絶縁膜ＩＬＤに対してＲＩＥ等の異方性エッチングを行うことで形成される。
【００９５】
第２に、コンタクトホールに、コンタクトプラグＣＰ１〜コンタクトプラグＣＰ１３を構成する材料がＣＶＤ等で埋め込まれる。第３に、コンタクトホールからはみ出したコンタクトプラグＣＰ１〜コンタクトプラグＣＰ１３を構成する材料が、ＣＭＰ等で除去される。以上の工程により、図２〜図８に示される実施形態に係る固体撮像素子の構造が形成される。
【００９６】
（実施形態に係る固体撮像素子の効果）
以下に、実施形態に係る固体撮像素子の効果を説明する。
【００９７】
フォトダイオードＰＤ１及びフォトダイオードＰＤ２がＳＴＩ等の素子分離膜で分離されている場合には、図２３に示されるように、コンタクトプラグの形成位置がずれたとしても、当該コンタクトプラグが第１導電型の領域（例えば、不純物拡散領域ＤＩＦ１ａ）と第２導電型の領域とに跨って形成されることはない。すなわち、当該コンタクトプラグが第１導電型の領域と第２導電型の領域とを短絡させることはない。
【００９８】
他方で、当該ＳＴＩ等の素子分離膜を分離領域ＩＳＲ１及び分離領域ＩＳＲ２で置き換え、フォトダイオードＰＤ１及びフォトダイオードＰＤ２が分離領域ＩＳＲ１及び分離領域ＩＳＲ２で分離されている場合には、図２４に示されるように、コンタクトプラグの形成位置がずれてしまうと、当該コンタクトプラグが第１導電型の領域（例えば、不純物拡散領域ＤＩＦ１ａ）と第２導電型の領域（例えば、分離領域ＩＳＲ１）とを短絡させてしまう。
【００９９】
しかしながら、実施形態に係る固体撮像素子においては、保護膜ＰＲＬ１が平面視においてフォトダイオードＰＤ２側にある分離領域ＩＳＲ１の外周に達するように延在しているとともに、保護膜ＰＲＬ２が平面視においてフォトダイオードＰＤ１側にある分離領域ＩＳＲ２の外周に達するように延在している。
【０１００】
すなわち、実施形態に係る固体撮像素子においては、不純物拡散領域ＤＩＦ１ａ（不純物拡散領域ＤＩＦ１ｂ、不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ、不純物拡散領域ＤＩＦ３ａ）を、保護膜ＰＲＬ１及び保護膜ＰＲＬ２をマスクとして用いたイオン注入でセルフアライン的に形成することができる。
【０１０１】
その結果、実施形態に係る固体撮像素子においては、コンタクトプラグの形成位置がずれたとしても、図２５に示されるように、当該コンタクトプラグと第２導電型の領域（分離領域ＩＳＲ１、分離領域ＩＳＲ２）との接触が、保護膜ＰＲＬ１（保護膜ＰＲＬ２）で遮られる。そのため、当該コンタクトプラグが第１導電型の領域（不純物拡散領域ＤＩＦ１ａ、不純物拡散領域ＤＩＦ１ｂ、不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ、不純物拡散領域ＤＩＦ３ａ）と第２導電型の領域との短絡の発生が抑制される。
【０１０２】
図２６に示されるように、実施形態に係る固体撮像素子において、保護膜ＰＲＬ１がゲート電極ＧＥ１のフォトダイオードＰＤ１側の端を覆っていない場合、第３イオン注入工程Ｓ７において、ゲート電極ＧＥ１のフォトダイオードＰＤ１側の端部近傍にある分離領域ＩＳＲ１に第１導電型の不純物領域が形成されてしまうおそれがある。このような第１導電型の不純物領域が形成されてしまうと、不純物拡散領域ＤＩＦ１ａと不純物拡散領域ＤＩＦ１ｂとが短絡してしまうおそれがある。このように、ゲート電極ＧＥ１（ゲート電極ＧＥ２、ゲート電極ＧＥ３）のフォトダイオードＰＤ１（フォトダイオードＰＤ２）側の端が保護膜ＰＲＬ１（保護膜ＰＲＬ２）で覆われていない場合には、画素トランジスタＴＲ１（画素トランジスタＴＲ２、画素トランジスタＴＲ３）のソース及びドレインが互いに短絡してしまうおそれがある。
【０１０３】
実施形態に係る固体撮像素子において、保護膜ＰＲＬ１がゲート電極ＧＥ１（ゲート電極ＧＥ２、ゲート電極ＧＥ３）のフォトダイオードＰＤ１側の端を覆っており、かつ保護膜ＰＲＬ２がゲート電極ＧＥ１（ゲート電極ＧＥ２、ゲート電極ＧＥ３）のフォトダイオードＰＤ２側の端を覆っている場合には、上記のような短絡の発生を抑制することができる。
【０１０４】
図２７に示されるように、保護膜ＰＲＬ１及び保護膜ＰＲＬ２を用いずにシリサイドブロック膜ＳＢＬを用いて不純物拡散領域ＤＩＦ１ａの表面をシリサイド化しようとする場合、シリサイドブロック膜ＳＢＬの開口が不純物拡散領域ＤＩＦ１ａ上からずれて形成されてしまうおそれがある。その結果、例えば、シリサイド膜ＳＩＬ５が不純物拡散領域ＤＩＦ１ａと分離領域ＩＳＲ１とに跨って形成されることにより、不純物拡散領域ＤＩＦ１ａと分離領域ＩＳＲ１とが短絡してしまうおそれがある。
【０１０５】
実施形態に係る固体撮像素子においては、保護膜ＰＲＬ１及び保護膜ＰＲＬ２が不純物拡散領域ＤＩＦ１ａを形成するイオン注入のマスクとして機能する。また、実施形態に係る固体撮像素子においては、不純物拡散領域ＤＩＦ１ａをシリサイド化する際のシリサイドブロック膜としても機能する。すなわち、不純物拡散領域ＤＩＦ１ａ（不純物拡散領域ＤＩＦ１ｂ、不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ、不純物拡散領域ＤＩＦ３ａ）に対するイオン注入とシリサイド化とが、同一の膜を用いて行われる。
【０１０６】
したがって、シリサイド膜ＳＩＬ５（シリサイド膜ＳＩＬ６、シリサイド膜ＳＩＬ７、シリサイド膜ＳＩＬ８、シリサイド膜ＳＩＬ９）が不純物拡散領域ＤＩＦ１ａ（不純物拡散領域ＤＩＦ１ｂ、不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ、不純物拡散領域ＤＩＦ３ａ）上からずれて形成されることはない。このように、実施形態に係る固体撮像素子によると、不純物拡散領域ＤＩＦ１ａ（不純物拡散領域ＤＩＦ１ｂ、不純物拡散領域ＤＩＦ２ａ、不純物拡散領域ＤＩＦ２ｂ、不純物拡散領域ＤＩＦ３ａ）と分離領域ＩＳＲ１（分離領域ＩＳＲ２）とのシリサイド膜による短絡を抑制することができる。
【０１０７】
図２８に示されるように、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３をマスクとして用いずに不純物拡散領域ＤＩＦ１ｂ及び不純物拡散領域ＤＩＦ４をイオン注入で形成する場合、不純物拡散領域ＤＩＦ１ｂを形成する際のマスク合わせ及び不純物拡散領域ＤＩＦ４を形成する際のマスク合わせは、間接合わせとなる。そのため、マスクずれが発生することにより、不純物拡散領域ＤＩＦ１ｂと不純物拡散領域ＤＩＦ４とが重なって形成されてしまうおそれがある。
【０１０８】
実施形態に係る固体撮像素子においては、不純物拡散領域ＤＩＦ１ｂ及び不純物拡散領域ＤＩＦ４は、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３をマスクとするイオン注入で形成される。保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３は、同一工程において一括して形成されるため、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３が本来形成されるべき位置からずれて形成されたとしても、不純物拡散領域ＤＩＦ１ｂ及び不純物拡散領域ＤＩＦ４とが重なって形成されることはない。
【０１０９】
コンタクトプラグＣＰ３に代えてコンタクトプラグＣＰ３ａ及びコンタクトプラグＣＰ３ｂを形成する場合、１つの不純物拡散領域（不純物拡散領域ＤＩＦ１ａ）に対して２つのコンタクトプラグが形成されるため、接続の信頼性が向上する。他方で、この場合、コンタクトプラグＣＰ３ａ（コンタクトプラグＣＰ３ｂ）の位置がずれて形成されると、コンタクトプラグＣＰ３ａ（コンタクトプラグＣＰ３ｂ）が不純物拡散領域ＤＩＦ１ａと分離領域ＩＳＲ１（分離領域ＩＳＲ２）との境界を跨ぐように形成されやすくなる。
【０１１０】
実施形態に係る固体撮像素子においては、コンタクトプラグＣＰ３ａ（コンタクトプラグＣＰ３ｂ）と分離領域ＩＳＲ１（分離領域ＩＳＲ２）との接触は、保護膜ＰＲＬ１（保護膜ＰＲＬ２）で妨げられる。そのため、コンタクトプラグＣＰ３ａ（コンタクトプラグＣＰ３ｂ）の位置がずれて形成されたとしても、不純物拡散領域ＤＩＦ１ａと分離領域ＩＳＲ１（分離領域ＩＳＲ２）との短絡の発生を抑制することができる。
【０１１１】
なお、隣り合う２つのコンタクトプラグ同士の間隔は、コンタクトプラグの幅にほぼ等しいことが通常であるため、距離Ｌ（幅Ｗ）が幅Ｗ１の３倍以上であれば、コンタクトプラグＣＰ３ａ及びコンタクトプラグＣＰ３ｂの双方を不純物拡散領域ＤＩＦ１ａに接続することができる。
【０１１２】
保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３がサイドウォールスペーサＳＷＳ１〜サイドウォールスペーサＳＷＳ６と同一材料で形成される場合、これらを同一工程で形成することができるため、保護膜ＰＲＬ１、保護膜ＰＲＬ２及び保護膜ＰＲＬ３を形成するために新たな工程を追加する必要がない。
【０１１３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１１４】
ＣＦ  カラーフィルター、ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ３ａ，ＣＰ３ｂ，ＣＰ４，ＣＰ５，ＣＰ６，ＣＰ７，ＣＰ８，ＣＰ９，ＣＰ１０，ＣＰ１１，ＣＰ１２，ＣＰ１３  コンタクトプラグ、ＤＩＦ１ａ，ＤＩＦ１ｂ，ＤＩＦ２ｂ，ＤＩＦ２ａ，ＤＩＦ３ａ，ＤＩＦ４  不純物拡散領域、ＤＩＦ１ａａ，ＤＩＦ１ｂａ，ＤＩＦ２ａａ，ＤＩＦ２ｂａ，ＤＩＦ３ａａ，ＤＲＡａ  第１部分、ＤＩＦ１ａｂ，ＤＩＦ１ｂｂ，ＤＩＦ２ａｂ，ＤＩＦ２ｂｂ，ＤＩＦ３ａｂ，ＤＲＡｂ  第２部分、ＤＩＦ２ｂｃ  第３部分、ＤＲ１  第１方向、ＤＲ２  第２方向、ＤＲＡ  ドレイン領域、ＦＤ１，ＦＤ２  フローティングディフュージョン、ＦＤ１ａ，ＦＤ２ａ  第１部分、ＦＤ１ｂ，ＦＤ２ｂ  第２部分、ＦＳ  第１面、ＧＥ１，ＧＥ２，ＧＥ３，ＧＥ４  ゲート電極、ＧＯ１，ＧＯ２  ゲート絶縁膜、ＩＳＲ１，ＩＳＲ２  分離領域、ＩＬＤ  層間絶縁膜、ＩＳＬ  素子分離膜、Ｌ  距離、ＰＣＲ  周辺回路領域、ＰＤ１，ＰＤ２  フォトダイオード、ＰＩＮ１，ＰＩＮ２  ピンニング領域、ＰＲＬ１，ＰＲＬ２，ＰＲＬ３  保護膜、ＰＸＲ  画素領域、ＳＩＬ１，ＳＩＬ２，ＳＩＬ３，ＳＩＬ４，ＳＩＬ５，ＳＩＬ６，ＳＩＬ７，ＳＩＬ８，ＳＩＬ９，ＳＩＬ１０，ＳＩＬ１１，ＳＩＬ１２，ＳＩＬ１３，ＳＩＬ１４，ＳＩＬ１５  シリサイド膜、ＳＢＬ  シリサイドブロック、ＳＲ  ソース領域、ＳＲａ  第１部分、ＳＲｂ  第２部分、ＳＳ  第２面、ＳＵＢ  半導体基板、ＳＷＳ１，ＳＷＳ２，ＳＷＳ３，ＳＷＳ４，ＳＷＳ５，ＳＷＳ６  サイドウォールスペーサ、Ｓ１  素子分離膜形成工程、Ｓ２  第１イオン注入工程、Ｓ３  ゲート絶縁膜形成工程、Ｓ４  ゲート電極形成工程、Ｓ５  第２イオン注入工程、Ｓ６  サイドウォールスペーサ形成工程、Ｓ７  第３イオン注入工程、Ｓ８  シリサイド膜形成工程、Ｓ９  層間絶縁膜形成工程、Ｓ１０  コンタクトプラグ形成工程、ＴＧ１，ＴＧ２  転送ゲート、ＴＲ１，ＴＲ２，ＴＲ３  画素トランジスタ、ＴＲ４  トランジスタ、Ｗ，Ｗ１  幅、ＷＲ  ウェル領域。
【図１】
2019204840.tif 000003
【図２】
2019204840.tif 000004
【図３】
2019204840.tif 000005
【図４】
2019204840.tif 000006
【図５】
2019204840.tif 000007
【図６】
2019204840.tif 000008
【図７】
2019204840.tif 000009
【図８】
2019204840.tif 000010
【図９】
2019204840.tif 000011
【図１０】
2019204840.tif 000012
【図１１】
2019204840.tif 000013
【図１２】
2019204840.tif 000014
【図１３】
2019204840.tif 000015
【図１４Ａ】
2019204840.tif 000016
【図１４Ｂ】
2019204840.tif 000017
【図１４Ｃ】
2019204840.tif 000018
【図１４Ｄ】
2019204840.tif 000019
【図１５Ａ】
2019204840.tif 000020
【図１５Ｂ】
2019204840.tif 000021
【図１５Ｃ】
2019204840.tif 000022
【図１５Ｄ】
2019204840.tif 000023
【図１６Ａ】
2019204840.tif 000024
【図１６Ｂ】
2019204840.tif 000025
【図１６Ｃ】
2019204840.tif 000026
【図１６Ｄ】
2019204840.tif 000027
【図１７Ａ】
2019204840.tif 000028
【図１７Ｂ】
2019204840.tif 000029
【図１７Ｃ】
2019204840.tif 000030
【図１７Ｄ】
2019204840.tif 000031
【図１８Ａ】
2019204840.tif 000032
【図１８Ｂ】
2019204840.tif 000033
【図１８Ｃ】
2019204840.tif 000034
【図１８Ｄ】
2019204840.tif 000035
【図１９Ａ】
2019204840.tif 000036
【図１９Ｂ】
2019204840.tif 000037
【図１９Ｃ】
2019204840.tif 000038
【図１９Ｄ】
2019204840.tif 000039
【図２０Ａ】
2019204840.tif 000040
【図２０Ｂ】
2019204840.tif 000041
【図２０Ｃ】
2019204840.tif 000042
【図２０Ｄ】
2019204840.tif 000043
【図２１Ａ】
2019204840.tif 000044
【図２１Ｂ】
2019204840.tif 000045
【図２１Ｃ】
2019204840.tif 000046
【図２１Ｄ】
2019204840.tif 000047
【図２２Ａ】
2019204840.tif 000048
【図２２Ｂ】
2019204840.tif 000049
【図２２Ｃ】
2019204840.tif 000050
【図２２Ｄ】
2019204840.tif 000051
【図２３】
2019204840.tif 000052
【図２４】
2019204840.tif 000053
【図２５】
2019204840.tif 000054
【図２６】
2019204840.tif 000055
【図２７】
2019204840.tif 000056
【図２８】
2019204840.tif 000057