(57)【要約】  【課題】  複数のスイッチング素子（ドライバ）間でＰＧＮＤ（パワーグランド）端子を共有する負荷駆動装置において、当該ＰＧＮＤ端子がオープン状態となった場合であっても、局所的な発熱量の増加を抑制可能な信頼性の高い負荷駆動装置を提供する。  【解決手段】  負荷に接続される複数の駆動素子と、前記複数の駆動素子が並列に接続され、前記複数の駆動素子間で共有される第１の接地端子と、ダイオードを介して前記第１の接地端子に接続される第２の接地端子と、前記複数の駆動素子のゲート電圧を制御するプリドライバ回路と、前記第１の接地端子のオープン状態を検知するオープン検出回路と、を備え、前記オープン検出回路が前記第１の接地端子のオープン状態を検知した場合、前記複数の駆動素子のうちの一部の駆動素子の動作を停止し、他の駆動素子の動作を継続することを特徴とする。【選択図】  図１
2019204985.tif 000002
【特許請求の範囲】
【請求項１】
負荷に接続される複数の駆動素子と、
前記複数の駆動素子が並列に接続され、前記複数の駆動素子間で共有される第１の接地端子と、
ダイオードを介して前記第１の接地端子に接続される第２の接地端子と、
前記複数の駆動素子のゲート電圧を制御するプリドライバ回路と、
前記第１の接地端子のオープン状態を検知するオープン検出回路と、
を備え、
前記オープン検出回路が前記第１の接地端子のオープン状態を検知した場合、前記複数の駆動素子のうちの一部の駆動素子の動作を停止し、他の駆動素子の動作を継続することを特徴とする負荷駆動装置。
【請求項２】
請求項１に記載の負荷駆動装置であって、
前記プリドライバ回路を介して前記複数の駆動素子を制御するドライバ制御回路をさらに備えることを特徴とする負荷駆動装置。
【請求項３】
請求項１に記載の負荷駆動装置であって、
前記ダイオードは、互いに逆方向の導通特性を有する２つのダイオードが並列に接続された双方向ダイオードであり、
前記双方向ダイオードの前記第１の接地端子側から前記第２の接地端子側へ駆動電流が流れて発生する電圧により前記第１の接地端子のオープン状態を検知することを特徴とする負荷駆動装置。
【請求項４】
請求項１に記載の負荷駆動装置であって、
前記オープン検出回路からの検知信号を検知して検知保持信号を出力する保持回路をさらに備え、
前記保持回路は、所定のリセット信号を受信するまで前記第１の接地端子のオープン状態検知および前記複数の駆動素子のうちの一部の駆動素子の動作停止を継続することを特徴とする負荷駆動装置。
【請求項５】
請求項１に記載の負荷駆動装置であって、
前記複数の駆動素子のうちの一部の駆動素子の動作を停止する場合、当該停止させる駆動素子の導通が完了した後に動作を停止することを特徴とする負荷駆動装置。
【請求項６】
請求項１に記載の負荷駆動装置であって、
前記オープン検出回路の閾値を調整する閾値生成回路およびトリミング回路をさらに備えることを特徴とする負荷駆動装置。
【請求項７】
請求項１に記載の負荷駆動装置であって、
前記負荷駆動装置または前記ダイオードの温度を測定し、当該測定した温度が所定の閾値以上の場合、過温度検知信号を出力する過温度検知回路をさらに備え、
前記過温度検知信号が出力された場合、前記複数の駆動素子のうちの一部の駆動素子の動作を停止することを特徴とする負荷駆動装置。
【請求項８】
請求項４に記載の負荷駆動装置であって、
前記負荷駆動装置は、前記検知保持信号を出力する出力端子と、前記プリドライバ回路へ制御信号を入力する入力端子を備え、
前記出力端子および前記入力端子を前記負荷駆動装置とは独立して設けられる制御装置に接続することで、前記複数の駆動素子を制御することを特徴とする負荷駆動装置。
【請求項９】
請求項１に記載の負荷駆動装置であって、
前記オープン検出回路は、比較器と閾値電圧Ｖｔｈを生成する閾値生成回路を有し、
前記第１の接地端子の電位の変化量が前記閾値電圧Ｖｔｈよりも大きい場合、前記第１の接地端子はオープン状態であると判定することを特徴とする負荷駆動装置。
【請求項１０】
請求項４に記載の負荷駆動装置であって、
前記保持回路は、フィルタ回路とセレクタとフリップフロップを有し、
前記フィルタ回路は、前記オープン検出回路からの検知信号のレベルおよび持続時間に応じて前記セレクタへの入力信号を制御し、
前記セレクタは、前記オープン検出回路からの検知信号のレベルに応じて前記フリップフロップへの入力信号を制御し、
前記フリップフロップは、所定のリセット信号および前記セレクタからの入力信号に応じて前記検知保持信号を出力することを特徴とする負荷駆動装置。
【請求項１１】
請求項４に記載の負荷駆動装置であって、
前記プリドライバ回路を介して前記複数の駆動素子を制御するドライバ制御回路と、
前記検知保持信号の論理レベルを反転させるＮＯＴ回路と、
前記ＮＯＴ回路により反転された前記検知保持信号の論理レベルと前記ドライバ制御回路の論理レベルとの論理積を前記プリドライバ回路へ出力するＡＮＤ回路と、
を有し、
前記検知保持信号のレベルに応じて前記ＮＯＴ回路および前記ＡＮＤ回路により前記プリドライバ回路へ入力する制御信号を決定することを特徴とする負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的負荷に供給する電流を制御する負荷駆動装置に係り、特に、複数のスイッチング素子（ドライバ）を有する負荷駆動装置に適用して有効な技術に関する。
【背景技術】
【０００２】
鉄道や自動車などの車両に搭載される各種機器の電子制御化が進んでおり、これに伴って、電気信号を機械的運動や油圧に変換するために、モータやソレノイドなどの電動アクチュエータが広く用いられるようになっている。これらの電動アクチュエータは、負荷に通電する駆動回路を備えている。
【０００３】
これらの駆動回路では、フェイルセーフの観点から、駆動回路の接地ラインが断線し電気的にオープンとなった場合にこれを検知し、車両が安全に停止するまでの動作を保証するために、駆動回路の動作を継続することが求められている。
【０００４】
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「誘導性負荷の接地ラインが断線した場合でも、誘導性負荷の駆動を確保することのできる電子制御装置」が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１７−２８４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献１に記載の電子制御装置は、ＥＣＵ（Electronic Control Unit）における構成を示しており、誘導性負荷の駆動継続の実現にはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やダイオード等の追加部品コストが掛かる。また、追加部品の配置に必要な基板面積の増加分もコスト増加に繋がる。
【０００７】
これらのコスト増加を抑制する手段として、上記特許文献１の電子制御装置の構成を集積回路内で実現する方法が考えられるが、集積回路内で同様の負荷駆動継続機能を実現するには発熱による素子破壊の回避が課題として挙げられる。
【０００８】
そこで、本発明の目的は、複数のスイッチング素子（ドライバ）を搭載し、スイッチング素子（ドライバ）間でＰＧＮＤ（パワーグランド）端子を共有する負荷駆動装置において、当該ＰＧＮＤ端子がオープン状態となった場合であっても、一部のスイッチング素子（ドライバ）の動作を継続し、ダイオードにおける局所的な発熱量の増加を抑制可能な信頼性の高い負荷駆動装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、負荷に接続される複数の駆動素子と、前記複数の駆動素子が並列に接続され、前記複数の駆動素子間で共有される第１の接地端子と、ダイオードを介して前記第１の接地端子に接続される第２の接地端子と、前記複数の駆動素子のゲート電圧を制御するプリドライバ回路と、前記第１の接地端子のオープン状態を検知するオープン検出回路と、を備え、前記オープン検出回路が前記第１の接地端子のオープン状態を検知した場合、前記複数の駆動素子のうちの一部の駆動素子の動作を停止し、他の駆動素子の動作を継続することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、複数のスイッチング素子（ドライバ）を搭載し、スイッチング素子（ドライバ）間でＰＧＮＤ（パワーグランド）端子を共有する負荷駆動装置において、当該ＰＧＮＤ端子がオープン状態となった場合であっても、一部のスイッチング素子（ドライバ）の動作を継続し、ダイオードにおける局所的な発熱量の増加を抑制可能な信頼性の高い負荷駆動装置を提供することができる。
【００１１】
これにより、車両が安全に停止するまで負荷駆動装置の動作を継続させることができる。
【００１２】
上記した以外の課題、構成及び効果は、以下の実施形態の説明によって明らかにされる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る負荷駆動装置の構成を示すブロック図である。
【図２】図１の構成における負荷駆動装置の動作の一例を示すタイミングチャートである。
【図３】本発明の一実施形態に係る負荷駆動装置の構成を示すブロック図である。
【図４】図３の構成における負荷駆動装置のドライバ停止処理方法を示すフローチャートである。
【図５】図３の構成における負荷駆動装置の動作の一例を示すタイミングチャートである。
【図６】本発明の一実施形態に係る負荷駆動装置の構成を示すブロック図である。
【図７】図６の構成における負荷駆動装置の動作の一例を示すタイミングチャートである。（トリミング前）
【図８】図６の構成における負荷駆動装置の動作の一例を示すタイミングチャートである。（トリミング後）
【図９】本発明の一実施形態に係る負荷駆動装置の構成を示すブロック図である。
【図１０】図９の構成における負荷駆動装置の動作の一例を示すタイミングチャートである。
【図１１】本発明の一実施形態に係る負荷駆動装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、図面を用いて本発明の実施例を説明する。なお、各図面において、同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
【００１５】
以下の各実施例では、ドライバの接地ラインＰＧＮＤがオープン状態となったことを検知し、ＰＧＮＤを共有する複数のドライバのうち一部を停止し、残りのドライバの動作を継続する負荷駆動装置の構成及び動作について説明する。
【実施例１】
【００１６】
図１から図５を参照して、本発明の第１の実施形態による負荷駆動装置について説明する。図１は、本実施例の負荷駆動装置１００の構成を示すブロック図である。図２は、図１の構成による負荷駆動装置１００の動作の一例を示すタイミングチャートである。
【００１７】
図３は、図１の変形例であり、ドライバ制御ブロック５の別の構成を示すブロック図である。図４は、図３の構成におけるドライバ制御回路５４において実行されるドライバ停止処理の手順を示すフローチャートである。図５は、図３の構成における負荷駆動装置１００の動作の一例を示すタイミングチャートである。
【００１８】
本実施例の負荷駆動装置１００は、図１に示すように、負荷Ｌ１，Ｌ２を接続するための出力端子ＯＵＴ１及びＯＵＴ２と、接地端子ＧＮＤ（グランド，第２の接地端子）と、接地端子ＰＧＮＤ（パワーグランド，第１の接地端子）と、Ｎチャネル型ＭＯＳＦＥＴで構成されたスイッチング素子（駆動素子）１１及び１２と、ＧＮＤ及びＰＧＮＤに接続された双方向ダイオード２と、ＰＧＮＤとＧＮＤ間の電位差が閾値以上であることを検知して、検知信号Ｖｄｅｔ１として論理的ハイレベル（以下、Ｈレベル）を出力するＧＮＤオープン検出回路３と、検知信号Ｖｄｅｔ１がＨレベルであることを検知して検知保持信号Ｖｄｅｔ２にＨレベルを出力し、リセット信号ＲＥＳに論理的ローレベル（以下、Ｌレベル）が入力されるまでＶｄｅｔ２のＨレベル出力を保持する保持回路４と、スイッチング素子１１及び１２の導通状態を制御するための制御信号Ｖｃｔｒ１及びＶｃｔｒ２を出力するドライバ制御ブロック５と、制御信号Ｖｃｔｒ１及びＶｃｔｒ２を入力とし、スイッチング素子１１及び１２を導通または非導通とする為に必要なゲート電圧Ｖｇａｔｅ１及びＶｇａｔｅ２を供給するためのプリドライバ回路６と、を備えている。ドライバ制御回路５１はプリドライバ回路６を介して複数のスイッチング素子（駆動素子）１１及び１２を制御する。
【００１９】
スイッチング素子１１は出力端子ＯＵＴ１とＰＧＮＤに接続され、Ｖｇａｔｅ１により導通状態を制御され、スイッチング素子１２は出力端子ＯＵＴ２とＰＧＮＤに接続され、Ｖｇａｔｅ２により導通状態を制御される。スイッチング素子１１と１２は、ＰＧＮＤを共有している。
【００２０】
つまり、接地端子ＰＧＮＤ（第１の接地端子）には複数のスイッチング素子（駆動素子）１１及び１２が並列に接続され、スイッチング素子（駆動素子）１１及び１２間で接地端子ＰＧＮＤ（第１の接地端子）を共有している。接地端子ＰＧＮＤ（第１の接地端子）には双方向ダイオード２を介して接地端子ＧＮＤ（第２の接地端子）が接続されている。
【００２１】
また、負荷駆動装置１００の外部には負荷Ｌ１及びＬ２が配置され、Ｌ１は直流電源ＶＢと出力端子ＯＵＴ１に接続され、Ｌ２は直流電源ＶＢと出力端子ＯＵＴ２に接続される。
【００２２】
接地端子ＧＮＤは、負荷駆動装置１００の外部で接地される。また、接地端子ＰＧＮＤは、負荷駆動装置１００の外部でインピーダンスＺｏｐを介して接地される。
【００２３】
ここで、Ｚｏｐは本発明の動作及び効果を説明するために定義した、接地端子ＰＧＮＤと接地点間のインピーダンスであり、実際の基板や回路に実装される部品とは異なる。正常状態におけるインピーダンスＺｏｐは、スイッチング素子１１及び１２のオン抵抗と比較して小さく、無視できる。また、ＰＧＮＤオープン状態におけるインピーダンスＺｏｐは無限大と考えて差し支えない。
【００２４】
双方向ダイオード２は、例えば、ＰＧＮＤからＧＮＤに対して順方向に挿入したダイオード２１と逆方向に挿入したダイオード２２（互いに逆方向の導通特性を有するダイオード２１，２２）とを有する。すなわち、ダイオード２１のアノードとダイオード２２のカソードはＰＧＮＤに接続される。また、ダイオード２１のカソードとダイオード２２のアノードはＧＮＤに接続される。
【００２５】
ＧＮＤオープン検出回路３は、例えば、比較器３１と、閾値電圧Ｖｔｈを生成する閾値生成回路３２を有する。比較器３１は、非反転入力端子（＋）がＰＧＮＤに接続され、反転入力端子（−）に閾値電圧Ｖｔｈを入力し、出力端子は検知信号Ｖｄｅｔ１を出力する。
【００２６】
図２の説明において後述するように、本実施例においてＰＧＮＤオープン時にスイッチング素子１１または１２がオンすると、ＰＧＮＤ電位はＶｆ１またはＶｆ２に上昇する。ＰＧＮＤの電位上昇がＶｔｈよりも大きければ比較器３１は検知信号Ｖｄｅｔ１にＨレベルを出力し、ＰＧＮＤ電位上昇がＶｔｈよりも小さければ比較器３１は検知信号Ｖｄｅｔ１にＬレベルを出力する。
【００２７】
保持回路４は、例えば、フィルタ回路４１と、セレクタ４２と、フリップフロップ４３から構成される。フィルタ回路４１は検知信号Ｖｄｅｔ１を入力とし、Ｖｄｅｔ１がＨレベルとなる期間が所定のフィルタ時間ｔｆｉｌ以上持続した場合に、セレクタ４２の信号選択入力にＨレベル印加し、それ以外の場合はＬレベルを印加する。
【００２８】
セレクタ４２は、信号選択入力がＬレベルの場合はＶｄｅｔ２と同じ論理レベルを出力し、信号選択入力がＨレベルの場合はＨレベルを出力し、後段のフリップフロップ４３の入力端子Ｄへ入力する。
【００２９】
フリップフロップ４３は、セレクタ４２からのデータ入力Ｄを周期的に取り込んで保持し、出力端子Ｑへ出力する。フリップフロップ４３の出力端子Ｑは検知保持信号Ｖｄｅｔ２を出力し、初期値はＬレベルであり、リセット信号ＲＥＳにＬレベルを印加することでＶｄｅｔ２はＬレベルに駆動される。なお、本実施例では、リセット信号ＲＥＳの極性は、Ｈレベルを非リセット状態、Ｌレベルをリセット状態としている。
【００３０】
つまり、フィルタ回路４１はＧＮＤオープン検出回路３からの検知信号Ｖｄｅｔ１のレベルおよび持続時間ｔｆｉｌに応じてセレクタ４２への入力信号を制御し、セレクタ４２はＧＮＤオープン検出回路３からの検知信号Ｖｄｅｔ１のレベルに応じてフリップフロップ４３への入力信号を制御し、フリップフロップ４３は、所定のリセット信号ＲＥＳおよびセレクタ４２からの入力信号に応じて検知保持信号Ｖｄｅｔ２を出力する。
【００３１】
保持回路４をフィルタ回路４１、セレクタ４２、フリップフロップ４３で構成することで、比較的簡単な構成で信頼性の高い制御を実現することができる。
【００３２】
ドライバ制御ブロック５は、例えば、制御信号Ｖｃｔｒ０及びＶｃｔｒ２とリセット信号ＲＥＳを出力するドライバ制御回路５１と、Ｖｄｅｔ２の論理レベルを反転させるＮＯＴ回路５２と、ＮＯＴ回路５２によって反転されたＶｄｅｔ２の論理レベルとＶｃｔｒ０の論理レベルとの論理積をＶｃｔｒ１として出力するＡＮＤ回路５３を有する。Ｖｄｅｔ２がＬレベルの場合、Ｖｃｔｒ１に出力される論理レベルはＶｃｔｒ０の論理レベルと等しくなる。Ｖｄｅｔ２がＨレベルの場合は、Ｖｃｔｒ０の論理レベルによらず、Ｖｃｔｒ１はＬレベルに固定される。
【００３３】
つまり、検知保持信号Ｖｄｅｔ２のレベルに応じてＮＯＴ回路５２およびＡＮＤ回路５３によりプリドライバ回路６へ入力する制御信号を決定する。
【００３４】
図１のように、ドライバ制御ブロック５をドライバ制御回路５１、ＮＯＴ回路５２、ＡＮＤ回路５３で構成することで、比較的簡単な構成で信頼性の高い制御を実現することができる。
【００３５】
プリドライバ回路６は、例えば、制御信号Ｖｃｔｒ１をゲート電圧Ｖｇａｔｅ１に変換するバッファ回路６１及びＶｃｔｒ２をゲート電圧Ｖｇａｔｅ２に変換するバッファ回路６２を備える。Ｖｃｔｒ１及びＶｃｔｒ２がＨレベルの場合はスイッチング素子１１及び１２をオンさせるための電圧値をＶｇａｔｅ１及びＶｇａｔｅ２に出力し、Ｖｃｔｒ１及びＶｃｔｒ２がＬレベルの場合はスイッチング素子１１及び１２をオフさせるための電圧値をＶｇａｔｅ１及びＶｇａｔｅ２に出力する。
【００３６】
図２を用いて、図１の構成による負荷駆動装置１００の動作例を説明する。本実施例では説明の簡略化の為、スイッチング素子１１及び１２は周期的にオン及びオフに制御される場合を想定する。
【００３７】
図２に示す正常状態では、スイッチング素子１１の動作は以下のように説明される。先ず、ＰＧＮＤから接地点への電流経路は、Ｚｏｐを介して接続される経路と、ダイオード２１と接地端子ＧＮＤを介して接続される経路がある。正常状態において、Ｚｏｐはダイオード２１の順方向インピーダンスと比較して小さく無視することができ、前述のダイオード２１と接地端子ＧＮＤを介する接続への電流経路は無視することができる。
【００３８】
すなわち、正常状態において、ドライバ制御回路５１より出力された制御信号Ｖｃｔｒ１がＨレベルの時、ゲート電圧Ｖｇａｔｅ１にはスイッチング素子１１をオンさせるための電圧が印加され、直流電源ＶＢから負荷Ｌ１とスイッチング素子１１を介し、接地端子ＰＧＮＤへ負荷電流ＩＬ１を流す。
【００３９】
このときの負荷電流ＩＬ１を正常時負荷電流Ｉａ１とし、負荷Ｌ１の抵抗成分をＲ１、スイッチング素子１１のオン抵抗をＲｏｎ１とすると、Ｉａ１＝ＶＢ／（Ｒ１＋Ｒｏｎ１）と表される。Ｖｃｔｒ１がＬレベルの時、ゲート電圧Ｖｇａｔｅ１はスイッチング素子１１をオフさせるための電圧が印加され、負荷電流ＩＬ１は遮断されゼロとなる。
【００４０】
スイッチング素子１２の動作についても上記のスイッチング素子１１の動作と同様に説明できる。スイッチング素子１２のオン抵抗をＲｏｎ２、負荷Ｌ２の抵抗成分をＲ２とした時、スイッチング素子１２オン時の負荷電流ＩＬ２を正常時負荷電流Ｉａ２とすると、Ｉａ２＝ＶＢ／（Ｒ２＋Ｒｏｎ２）と表される。また同様に、スイッチング素子１２のオフ時の負荷電流ＩＬ２は遮断されゼロとなる。
【００４１】
次に、時刻ｔ０においてＰＧＮＤがオープン（以下、ＰＧＮＤオープン状態）になると、インピーダンスＺｏｐは無限大となる。ＰＧＮＤオープン状態では、正常状態では無視できた、ダイオード２１と接地端子ＧＮＤを介した電流経路を考慮する必要がある。ＰＧＮＤオープン状態においてスイッチング素子１１をオンした場合の負荷電流をＩｂ１、負荷電流Ｉｂ１によりダイオード２１に発生する順方向降下電圧をＶｆ１とすると、Ｉｂ１＝（ＶＢ−Ｖｆ１）／（Ｒ１＋Ｒｏｎ１）と表され、Ｉｂ１はＩａ１と比較して小さい値となる。
【００４２】
同様に、ＰＧＮＤオープン状態における、スイッチング素子１２をオンした場合の負荷電流をＩｂ２、負荷電流Ｉｂ２によりダイオード２１に発生する順方向降下電圧をＶｆ２とすると、Ｉｂ２＝（ＶＢ−Ｖｆ２）／（Ｒ２＋Ｒｏｎ２）を表され、こちらもＩｂ２はＩａ２と比較して小さい値となる。
【００４３】
ＰＧＮＤオープン状態にて時刻ｔ１においてスイッチング素子１１がオンした場合、既に説明した負荷電流Ｉｂ１が流れ、ダイオード２１には順方向電圧Ｖｆ１が発生する。この順方向電圧Ｖｆ１はＧＮＤとＰＧＮＤの電位差を示し、すなわちＰＧＮＤ電位の上昇に等しい。
【００４４】
ＧＮＤオープン検出回路３における検出閾値をＶｔｈと置いたとき、このＶｆ１がＶｔｈよりも高ければ検知信号Ｖｄｅｔ１にＨレベルを出力する。検知信号Ｖｄｅｔ１がＨレベルとなる期間が所定のフィルタ時間ｔｆｉｌ以上持続した場合、Ｖｄｅｔ２がＨレベルとなり、Ｖｃｔｒ１はＬレベルに固定される。従って、Ｖｃｔｒ１を入力とするバッファ回路６１の出力Ｖｇａｔｅ１は、スイッチング素子１１をオフする電圧を出力する。
【００４５】
以上により、スイッチング素子１１の駆動は停止する。検知保持信号Ｖｄｅｔ２の論理レベルはセレクタ４２とフリップフロップ４３により保持されており、時刻ｔ１＋ｔｆｉｌ以降におけるスイッチング素子１１の動作は停止する。一方で制御信号Ｖｃｔｒ２はＶｄｅｔ２の論理レベルに依存せずプリドライバ６へ入力され、ＰＧＮＤオープン状態においてもスイッチング素子１２の駆動は継続する。
【００４６】
次に、図２に示すタイミングチャートにおいて時刻ｔ２でＲＥＳ信号がＬレベルに駆動された場合について説明する。リセット信号ＲＥＳにＬレベルを印加することでＶｄｅｔ２はＬレベルに駆動される。しかしながら、図２に示す通り、ＰＧＮＤオープン状態は継続しており、次回のスイッチング素子１１または１２のオン時に、再度Ｖｄｅｔ１が検知される。
【００４７】
図２においては時刻ｔ３にスイッチング素子１２がオンする場合を示しているが、このとき保持回路４において、Ｖｄｅｔ１がＨレベルとなる期間が所定のフィルタ時間ｔｆｉｌ以上持続している場合にＶｄｅｔ２にＨレベルを出力する。
【００４８】
図３を用いて、図１に示す本実施例の変形例を説明する。図３は、ドライバ制御ブロック５の別の構成を示すブロック図である。
【００４９】
図３に示すドライバ制御ブロック５は、検知保持信号Ｖｄｅｔ２を入力とし、制御信号Ｖｃｔｒ１とＶｃｔｒ２とリセット信号ＲＥＳを出力とするドライバ制御回路５４を有する。Ｖｄｅｔ２の論理レベルによってＶｃｔｒ１に出力される論理レベルが制御される点は図１におけるドライバ制御ブロック５と同様であるが、Ｖｄｅｔ２のＨレベル印加によりＶｃｔｒ１をＬレベルに固定するタイミングが異なる。以下、図１のドライバ制御ブロック５との違いについて説明する。
【００５０】
図４を用いて、図３の構成による負荷駆動装置１００のドライバ制御回路５４で実行されるドライバ停止処理の手順を説明する。ステップＳ１よりスタートしステップＳ２へ至り、まずＶｄｅｔ２がＨレベルかどうかを判定する。
【００５１】
ステップＳ２でＮＯ（所定の閾値未満）と判定した場合はステップＳ６へ進み、正常状態と判断してスイッチング素子１１，１２の動作を継続する。一方、ステップＳ２でＹＥＳ（所定の閾値以上）と判定した場合はステップＳ３へ進み、スイッチング素子１１がオン状態かどうかを判定する。
【００５２】
ステップＳ３でＮＯ（スイッチング素子１１はオフ状態）と判定した場合は、ステップＳ５へ進み直ちにＶｃｔｒ１をＬレベルに固定する。一方、ステップＳ３でＹＥＳ（スイッチング素子１１はオン状態）と判定した場合はスイッチング素子１１が導通している状態であり、ステップＳ４に進みスイッチング素子１１のオフ後にＶｃｔｒ１をＬレベルに固定する処理を実施し、ステップＳ７で一連の処理を終了する。
【００５３】
続いて、図５を用いて、図３の構成による負荷駆動装置１００の動作例を説明する。ここでは、同様のタイミングチャートを示す図２からの差分に着目して説明する。図１における制御信号Ｖｃｔｒ０は図３には明示されていないが、ドライバ制御回路５４の内部信号として考えて矛盾は生じないため、説明の為に図５においても付記した。
【００５４】
時刻ｔ０においてＰＧＮＤオープン状態になった後、時刻ｔ１においてスイッチング素子１１がオンした場合、図２の場合と同様の負荷電流Ｉｂ１が流れ、ダイオード２１には順方向電圧Ｖｆ１が発生する。順方向電圧Ｖｆ１がＧＮＤオープン検出回路３における検出閾値Ｖｔｈよりも高ければ検知信号Ｖｄｅｔ１はＨレベルとなり、さらに検知信号Ｖｄｅｔ１がＨレベルである期間が所定のフィルタ時間ｔｆｉｌ以上持続した後、Ｖｄｅｔ２がＨレベルとなる。
【００５５】
つまり、双方向ダイオード２のＰＧＮＤ（第１の接地端子）側からＧＮＤ（第２の接地端子）側へ駆動電流が流れて発生する電圧によりＰＧＮＤ（第１の接地端子）のオープン状態を検知する。
【００５６】
ここで、図４のフローチャートに照らし合わせると、Ｖｄｅｔ２がＨレベルとなった時点でＶｃｔｒ０はＨレベルであり、スイッチング素子１１はオン状態にある。よって、Ｖｃｔｒ１をＬレベルに固定するのは、ステップＳ４に従ってスイッチング素子１１がオフした後となる。スイッチング素子１１のオフ後、Ｖｃｔｒ１はＬレベルに固定されるためスイッチング素子１１の駆動は停止し、一方でスイッチング素子１２の駆動は継続するのは図２と同様である。
【００５７】
次に、時刻ｔ２においてＲＥＳ信号がＬレベルに駆動された場合、図２の場合と同様にＶｄｅｔ２はＬレベルに駆動される。その後、時刻ｔ３においてスイッチング素子１２がオンした場合、図２の場合と同様の負荷電流Ｉｂ２が流れ、ダイオード２１には順方向電圧Ｖｆ２が発生する。順方向電圧Ｖｆ２がＧＮＤオープン検出回路３における検出閾値Ｖｔｈよりも高ければ検知信号Ｖｄｅｔ１はＨレベルとなり、さらに検知信号Ｖｄｅｔ１がＨレベルである期間が所定のフィルタ時間ｔｆｉｌ以上持続した後、Ｖｄｅｔ２がＨレベルとなる。
【００５８】
ここで、図４のフローチャートに照らし合わせると、Ｖｄｅｔ２がＨレベルとなった時点でＶｃｔｒ０はＬレベルであり、スイッチング素子１１はオフ状態にある。よって、ステップＳ５に従ってＶｃｔｒ１は直ちにＬレベルに固定され、スイッチング素子１１の駆動は停止する。以上によりＰＧＮＤオープン状態の検知、及び一部ドライバの動作停止を実行する。
【００５９】
ＰＧＮＤオープン状態において、本実施例によるドライバ停止がなされない場合を想定するとき、ダイオード２１における発熱はスイッチング素子１１の導通による電力損失Ｐ１＝Ｖｆ１×Ｉｂ１と、スイッチング素子１２の導通による電力損失Ｐ２＝Ｖｆ２×Ｉｂ２との和に比例する。一方で、ＰＧＮＤオープン状態において本実施例によりスイッチング素子１１が停止した後のダイオード２１における発熱は、スイッチング素子１２の導通のみが寄与し、すなわち電力損失Ｐ２＝Ｖｆ２×Ｉｂ２に比例する。
【００６０】
以上説明したように、本実施例によれば、ＰＧＮＤオープン状態を検知し、スイッチング素子１１を停止した場合は、スイッチング素子１１を停止せずに導通を継続する場合と比較し、ダイオード２１の発熱量を相対的に低減できる。これにより、ＰＧＮＤオープンによる突発的な負荷駆動装置の停止を防止することができ、車両が安全に停止するまで当該負荷駆動装置の動作を継続させることができる。
【実施例２】
【００６１】
図６から図８を参照して、本発明の第２の実施形態による負荷駆動装置について説明する。図６は、本実施例の負荷駆動装置１０１の構成を示すブロック図である。図７及び図８は、図６の構成による負荷駆動装置１０１の動作の一例を示すタイミングチャートであり、それぞれ本実施例によるトリミング前後の回路動作を示している。
【００６２】
図６に示す本実施例の負荷駆動装置１０１は、実施例１（図３）における負荷駆動装置１００に含まれる構成要素に加え、閾値生成回路３２の電圧シフト量を調整し閾値電圧Ｖｔｈを調整するための信号ＴＲＩＭを発生するトリミング回路７を備えている。
【００６３】
本実施例の負荷駆動装置１０１は、図７に示すように、図２の場合と同様に、ＰＧＮＤオープン状態におけるスイッチング素子１１及び１２の導通により、ダイオード２１で順方向電圧Ｖｆ１，Ｖｆ２が発生する。但し、図７ではＧＮＤオープン検出回路３の閾値Ｖｔｈ１はＶｆ１及びＶｆ２よりも大きい値であると仮定して説明する。図７のタイムチャートに示すように、時刻ｔ０においてＰＧＮＤオープン状態が発生した後、スイッチング素子１１及び１２の駆動によりＰＧＮＤの電位変動はＶｔｈ１を超えないため、ＰＧＮＤオープン状態は検知できない。
【００６４】
次に、図８を用いて、本実施例のトリミング回路７によるトリミング後の動作例を説明する。図８ではＧＮＤオープン検出回路３の閾値はトリミング信号ＴＲＩＭによってＶｔｈ１からＶｔｈ２に調整され、Ｖｔｈ２はＶｆ１及びＶｆ２よりも小さい値であることを想定する。この時、図８に示すタイムチャート、すなわちトリミング回路７によるトリミング後のタイムチャートにおいては、閾値電圧がＶｔｈとＶｔｈ２で異なる点を除いて、図５に示すタイムチャートと同じ状態となり、ＰＧＮＤオープン状態を検知できる。図５と同じタイムチャートになるため、重複する説明は省略する。
【００６５】
以上説明したように、本実施例によれば、ＧＮＤオープン検出回路３の閾値Ｖｔｈをトリミング（所定の閾値に調整）することで精度良くＰＧＮＤオープン検知できるように調整することができる。
【実施例３】
【００６６】
図９及び図１０を参照して、本発明の第３の実施形態による負荷駆動装置について説明する。図９は、本実施例の負荷駆動装置１０２の構成を示すブロック図である。図１０は、図９の構成による負荷駆動装置１０２の動作の一例を示すタイミングチャートである。
【００６７】
図９に示す本実施例の負荷駆動装置１０２は、実施例１（図３）における負荷駆動装置１００に含まれる構成要素に加え、過温度検知回路８を備えている。
【００６８】
過温度検知回路８は、負荷駆動回路１０２全体の温度または双方向ダイオード２近傍の温度を測定し、所定の閾値以上の温度を検出した場合に、過温度状態として過温度検知信号ＯＶＴを出力する。過温度検知信号ＯＶＴはドライバ制御回路５４へ入力され、Ｖｃｔｒ１及びＶｃｔｒ２をＬレベルに固定する。
【００６９】
次に、図１０を用いて、本実施例の過温度検知回路８による動作例を説明する。時刻ｔ０においてＰＧＮＤオープン状態が発生し、時刻ｔ１＋ｔｆｉｌにおいてＶｄｅｔ２がＨレベルになるところまでは図５と同じであるため重複する説明は省略する。
【００７０】
Ｖｄｅｔ２がＨレベルになった後はスイッチング素子１２のみが駆動される。スイッチング素子１２の駆動電流Ｉｂ２による、ダイオード２１における発熱により時刻ｔ２において過温度閾値を超えた場合、過温度検知信号ＯＶＴがＨレベルになり、Ｖｃｔｒ０、Ｖｃｔｒ１、Ｖｃｔｒ２はドライバ制御回路５４によりＬレベルに固定される。
【００７１】
以上説明したように、本実施例によれば、ＰＧＮＤオープン状態においてドライバ駆動を継続しつつ、過温度検知回路８によりダイオード２１における局所的な発熱量の増加を抑制することで負荷駆動装置１０２を構成する各素子を保護することができる。
【実施例４】
【００７２】
図１１を参照して、本発明の第４の実施形態による負荷駆動装置について説明する。図１１は、本実施例の負荷駆動装置１０３の構成を示すブロック図である。
【００７３】
図１１に示す本実施例の負荷駆動装置１０３は、実施例３（図９）における負荷駆動装置１０２の構成要素の内、負荷駆動装置１０２に内蔵されるドライバ制御ブロック５に代えて、負荷駆動装置１０３とは独立して設けられる外付けの制御回路（制御装置）２００に接続されている。
【００７４】
負荷駆動装置１０３は、保持回路４からの検知保持信号Ｖｄｅｔ２を出力する出力端子と、プリドライバ回路６へ制御信号Ｖｃｔｒ１，Ｖｃｔｒ２を入力する入力端子を備えており、これらの出力端子および入力端子に負荷駆動装置１０３とは独立して設けられる制御回路（制御装置）２００が接続される。
【００７５】
制御回路（制御装置）２００は、負荷駆動装置１０３におけるＰＧＮＤオープン状態の検知保持信号Ｖｄｅｔ２及び過温度検知信号ＯＶＴを入力とし、制御信号Ｖｃｔｒ１とＶｃｔｒ２とリセット信号ＲＥＳを出力する。ここで、本実施例における制御回路２００は、図９に示した実施例３におけるドライバ制御回路５４の機能を包含すると考えて良い。従って、負荷駆動装置１０３及び制御回路２００の回路動作の一例は図１０に示したタイムチャートで説明できる。その為、重複する説明は省略する。
【００７６】
以上説明したように、本実施例によれば、ドライバ駆動を制御する制御回路（制御装置）２００を負荷駆動装置１０３とは独立して設けているため、ＰＧＮＤオープン状態となった場合であっても、過温度検知回路８による回路動作が開始するまでの一時的な負荷駆動回路１０３全体の温度上昇や双方向ダイオード２近傍の温度上昇による制御回路（制御装置）２００の誤動作を防止することができる。
【００７７】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記の実施例は本発明に対する理解を助けるために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００７８】
例えば、上記の各実施例ではＰＧＮＤのオープン検知後に動作を停止するのはスイッチング素子１１として示したが、これに限定されるものではなく、スイッチング素子１２を停止することでも同様の効果が得られる。また、接地端子を共有するスイッチング素子は１１と１２の２つを示したが、３つ以上のスイッチング素子であっても同様の効果を得ることができる。
【００７９】
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。例えば、保持回路４の構成の一例としてフィルタ回路４１とセレクタ４２とフリップフロップ４３を記載しているが、入力のＨレベルを検知後、リセット信号ＲＥＳが印加されるまで出力のＨレベルを保持する回路であれば他の構成でも同様の効果が得られる。
【００８０】
また、各実施例における負荷駆動装置で示した各構成要素は、全て同じ半導体チップに形成された集積回路でも良く、それぞれの構成要素が複数の部品に分割されているモジュールであっても良い。
【符号の説明】
【００８１】
２…双方向ダイオード
３…ＧＮＤオープン検出回路
４…保持回路
５…ドライバ制御ブロック
６…プリドライバ回路
７…トリミング回路
８…過温度検知回路
１１，１２…スイッチング素子（ドライバ，駆動素子）
２１，２２…ダイオード
３１…比較器
３２…閾値生成回路
４１…フィルタ回路
４２…セレクタ
４３…フリップフロップ
５１，５４…ドライバ制御回路
５２…ＮＯＴ回路
５３…ＡＮＤ回路
６１，６２…バッファ回路
１００，１０１，１０２，１０３…負荷駆動装置
２００…制御回路（制御装置）
Ｖｔｈ，Ｖｔｈ１，Ｖｔｈ２…ＧＮＤオープン検出閾値
Ｖｄｅｔ１…検知信号
Ｖｄｅｔ２…検知保持信号
Ｖｃｔｒ０，Ｖｃｔｒ１，Ｖｃｔｒ２…制御信号
ＲＥＳ…リセット信号
ＴＲＩＭ…トリミング信号
ＯＶＴ…過温度検知信号
Ｌ１，Ｌ２…負荷
ＯＵＴ１，ＯＵＴ２…出力端子
ＧＮＤ…接地端子（グランド端子，第２の接地端子）
ＰＧＮＤ…接地端子（パワーグランド端子，第１の接地端子）
ＶＢ…直流電源
Ｚｏｐ…インピーダンス
ＩＬ１，ＩＬ２…負荷電流
【図１】
2019204985.tif 000003
【図２】
2019204985.tif 000004
【図３】
2019204985.tif 000005
【図４】
2019204985.tif 000006
【図５】
2019204985.tif 000007
【図６】
2019204985.tif 000008
【図７】
2019204985.tif 000009
【図８】
2019204985.tif 000010
【図９】
2019204985.tif 000011
【図１０】
2019204985.tif 000012
【図１１】
2019204985.tif 000013