(57)【要約】【課題】半導体発光素子と基板との接合不良を実質的に解消した半導体発光装置及びその製造方法を提供する。【解決手段】ＬＥＤ素子１はｐ側電極１１−１、…、１１−６及びｎ側電極１２を有する。サブマウント基板２は、ｐ側配線パターン層２１及びｎ側配線パターン層２２を有する。ｐ側配線パターン層２１にはＡｕＳｎ層４１−１、…、４１−６が形成され、ｎ側配線パターン層２２にはＡｕＳｎ層４２が形成されている。各ＡｕＳｎ層４１−１、…、４１−６、４２は、１次元配置されたＡｕＳｎ層要素４０よりなる。ＬＥＤ素子１をサブマウント基板２上に接合して熱圧着すると、ＡｕＳｎ層４１−１、…、４１−６、４２の各ＡｕＳｎ層要素４０がＬＥＤ素子１のｐ側電極１１−１、…、１１−６及びｎ側電極１２のＡｕと共に共晶化し、ＡｕＳｎ共晶接合層４１’−１、…、４１’−６、４２’の各ＡｕＳｎ共晶接合層要素４０’を形成する。【選択図】  図１
2019204885.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２の電極を有する半導体発光素子と、
前記各第１、第２の電極に電気的に接続された第１、第２の配線パターン層を有する基板と
を具備し、
少なくとも、前記第１の電極と前記第１の配線パターン層とは複数の第１の導電性接合層要素によって接合されたか、または、
前記第２の電極と前記第２の配線パターン層とは複数の第２の導電性接合層要素によって接合されたか、のいずれか一方である半導体発光装置。
【請求項２】
さらに、前記複数の第１の導電性接合層要素の両端及び／又は前記複数の第２の導電性接合層要素の両端に該第１及び／又は第２の導電性接合層要素に対する非濡れ性層を設けた請求項１に記載の半導体発光装置。
【請求項３】
前記複数の第１の導電性接合層要素及び／又は前記複数の第２の導電性接合層要素は１次元状又は２次元状に配置された請求項１又は２に記載の半導体発光装置。
【請求項４】
前記第１の電極は複数存在し、前記第２の電極は１個存在し、該各第１、第２の電極は短辺の２倍以上の長辺を有する矩形状をなしている請求項１〜３のいずれかに記載の半導体発光装置。
【請求項５】
前記導電性接合層要素はＡｕＳｎ共晶接合層要素である請求項１〜４のいずれかに記載の半導体発光装置。
【請求項６】
前記導電性接合層要素はＡｇ粒子焼結体要素又はＡｕ粒子焼結体要素である請求項１〜４のいずれかに記載の半導体発光装置。
【請求項７】
前記第１の電極はｐ側電極であり、前記第２の電極はｎ側電極である請求項１〜６のいずれかに記載の半導体発光装置。
【請求項８】
第１、第２の電極を有する半導体発光素子を準備する第１の工程と、
第１、第２の配線パターン層を有する基板を準備する第２の工程と、
少なくとも、
前記第１の電極及び前記第１の配線パターン層のいずれか一方に複数の第１の導電性接合層要素を形成するか、又は、
前記第２の電極及び前記第２の配線パターン層のいずれか一方に複数の第２の導電性接合層要素を形成するか、
のいずれか一方を行う第３の工程と、
前記第１の電極と前記第１の配線パターン層とを接合すると共に前記第２の電極と前記第２の配線パターン層とを接合する第４の工程と
を具備する半導体発光装置の製造方法。
【請求項９】
さらに、前記第３の工程の前に、前記複数の第１の導電性接合層要素の両端及び／又は前記複数の第２の導電性接合層要素の両端に該第１及び／又は第２の導電性接合層要素に対する非濡れ性層を形成する工程を具備する請求項８に記載の半導体発光装置の製造方法。
【請求項１０】
前記複数の第１の導電性接合層要素及び／又は前記複数の第２の導電性接合層要素は１次元状又は２次元状に配置された請求項８又は９に記載の半導体発光装置の製造方法。
【請求項１１】
前記第１の電極は複数存在し、前記第２の電極は１個存在し、該各第１、第２の電極は短辺の２倍以上の長辺を有する矩形状をなしている請求項８〜１０のいずれかに記載の半導体発光装置の製造方法。
【請求項１２】
前記導電性接合層要素はＡｕＳｎ層要素である請求項８〜１１のいずれかに記載の半導体発光装置の製造方法。
【請求項１３】
前記導電性接合層要素はＡｇ粒子焼結体要素又はＡｕ粒子焼結体要素である請求項８〜１１のいずれかに記載の半導体発光装置の製造方法。
【請求項１４】
前記第１の電極はｐ側電極であり、前記第２の電極はｎ側電極である請求項８〜１３のいずれかに記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光素子を基板上に実装した半導体発光装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に、発光ダイオード（ＬＥＤ）素子をサブマウント基板上に実装する際には、ＬＥＤ素子を放熱性能がよいＡｕＳｎ共晶接合層によってサブマウント基板上に接合する。
【０００３】
図１０は従来の半導体発光装置の製造方法を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
【０００４】
図１０の（Ａ）−１、（Ａ）−２に示すように、ＬＥＤ素子１はｐ型半導体層（図示せず）に接続された細長いｐ側電極１１−１、１１−２、…、１１−６及びｎ型半導体層（図示せず）に接続された細長いｎ側電極１２を有する。この場合、ｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２は短辺の２倍以上の長辺を有する矩形をなしている。これにより、熱抵抗を小さくできかつ順方向電圧のばらつきを小さくできる。しかも、ｐ側電極１１−１、１１−２、…、１１−６を広く分布させることによりｐ側電極１１−１、１１−２、…、１１−６から電流をＬＥＤ素子１内の活性層（図示せず）全体に亘って流してｎ側電極１２に供給でき、この結果、発光効率を向上できると共に発光分布を均一化できる。また、ｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２は最表面をＡｕとするメッキ接着層上に形成されたＡｕよりなる。
【０００５】
他方、図１０の（Ｂ）−１、（Ｂ）−２に示すように、たとえばＡｌＮよりなるサブマウント基板２は、ｐ側配線パターン層２１及びｎ側配線パターン層２２を有する。ｐ側配線パターン層２１にはＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６に対応したＡｕＳｎ層３１−１、３１−２、…、３１−６が形成され、他方、ｎ側配線パターン層２２にはＬＥＤ素子１のｎ側電極１２に対応したＡｕＳｎ層３２が形成されている。尚、配線パターン層２１、２２は最表面をＡｕとするメッキ層であり、パッド等が設けられる。
【０００６】
次に、図１０の（Ｃ）−１、（Ｃ）−２に示すように、図１０の（Ａ）−１、（Ａ）−２のＬＥＤ素子１を図１０の（Ｂ）−１、（Ｂ）−２のサブマウント基板２上に搭載して熱圧着すると、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２がＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２のＡｕと共に共晶化し、ＡｕＳｎ共晶接合層３１’−１、３１’−２、…、３１’−６、３２’を形成する。この結果、ＬＥＤ素子１がサブマウント基板２に接合されて半導体発光装置３が完成する。つまり、ｐ側電極１１−１、１１−２、…、１１−６はｐ側配線パターン層２１に電気的に接続され、ｎ側電極１２はｎ側配線パターン層２２に電気的に接続される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の図１０に示す従来の半導体発光装置３においては、以下に説明するように、ＡｕＳｎ共晶接合層の接合不良が発生するという課題がある。
【０００８】
図１０の（Ｂ）−１、（Ｂ）−２に示すＡｕＳｎ層３１−１、３１−２、…、３１−６、３２は、通常、リフトオフ法によって形成される。すなわち、図１１の（Ａ）に示すごとく、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２のパターン層形成用のフォトレジストパターン層３０を形成し、その上全体に、スパッタリング法又は蒸着法によってＡｕＳｎ層を形成し、最後にフォトレジストパターン層３０を除去してＡｕＳｎ層３１−１、３１−２、…、３１−６、３２を形成する。しかし、この場合、フォトレジストパターン層３０の除去の際に、ＡｕＳｎ層の破断に伴うＡｕＳｎ層３１−１、３１−２、…、３１−６、３２のエッジにばりＥが発生し易い。また、図１１の（Ｂ）に示すごとく、ＬＥＤ素子１をばりＥを有するＡｕＳｎ層３１−１、３１−２、…、３１−６、３２を有するサブマウント基板２に接合し、図１１の（Ｃ）に示すごとく、熱圧着する際には、ばりＥは一部溶解するも、加重傾きによりＡｕＳｎ共晶接合層３１’−１、３１’−２、…、３１’−６、３２’の量の過多、過少が発生する。従って、ＬＥＤ素子１とサブマウント基板２との間に大きな空隙Ｇが発生し、ＬＥＤ素子１とサブマウント基板２とが部分的にしか接合せず、接合面積が小さくなることがある。また、接合しても、ＡｕＳｎが溶解前に高温に曝される時間が長くなって表面酸化が進み、接合の共晶不具合を生ずる。この結果、やはりＬＥＤ素子１とサブマウント基板２との間に接合不良を引き起こすという課題がある。
【０００９】
また、ＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２並びにこれらに対応するＡｕＳｎ層３１−１、３１−２、…、３１−６、３２は細長いので、図１２の（Ａ）に示すごとく、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２は傾斜したり、また、図１２の（Ｂ）に示すごとく、中央部が凹んだり、さらに、図１２の（Ｃ）に示すごとく、中央部が盛り上がったりする。この場合にも、図１１の場合と同様、接合面積が小さくなり、熱圧着後にやはりＬＥＤ素子１とサブマウント基板２との間に接合不良を起こすという課題がある。
【００１０】
尚、上述の接合不良は熱抵抗のばらつき及び順方向電圧のばらつきを招き、この結果、ＬＥＤ素子１の発光むらを招く。
【００１１】
さらに、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２にばり、傾斜、凹み、盛り上がり等が生じると、図１３の（Ａ）の矢印Ｘに示すごとく、熱圧着後にＡｕＳｎ共晶接合層３１’−１、３１’−２、…、３１’−６、３２’がＬＥＤ素子１の外側へはみ出したり、また、図１３の（Ｂ）の矢印Ｙに示すごとく、熱圧着後にＬＥＤ素子１が傾いて配線パターン層２１、２２と電気的短絡し、不良製品となる課題もある。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために、本発明に係る半導体発光装置は、第１、第２の電極を有する半導体発光素子と、各第１、第２の電極に電気的に接続された第１、第２の配線パターン層を有する基板とを具備し、少なくとも、第１の電極と第１の配線パターン層とは複数の第１の導電性接合層要素によって接合されたか、または、第２の電極と第２の配線パターン層とは複数の第２の導電性接合層要素によって接合されたか、のいずれか一方であるものである。
【００１３】
また、本発明に係る半導体発光装置の製造方法は、第１、第２の電極を有する半導体発光素子を準備する第１の工程と、第１、第２の配線パターン層を有する基板を準備する第２の工程と、少なくとも、第１の電極及び第１の配線パターン層のいずれか一方に複数の第１の導電性接合層要素を形成するか、又は、第２の電極及び第２の配線パターン層のいずれか一方に複数の第２の導電性接合層要素を形成するか、のいずれか一方を行う第３の工程と、第１の電極と第１の配線パターン層とを接合すると共に第２の電極と第２の配線パターン層とを接合する第４の工程とを具備するものである。
【発明の効果】
【００１４】
本発明によれば、半導体発光素子と基板との接合不良を実質的に解消できる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る半導体発光装置の製造方法の第１の実施の形態を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
【図２】図１のＡｕＳｎ層要素及びＡｕＳｎ共晶接合層要素の断面図である。
【図３】図１のＡｕＳｎ層要素の断面図である。
【図４】図１のサブマウント基板の変更例を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図５】図４のＣｒ層の形成を説明するための断面図である。
【図６】本発明に係る半導体発光装置の製造方法の第２の実施の形態を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
【図７】図６の作用を説明するための２次元配置のＡｕＳｎ層要素を示す図であって、（Ａ）は上面図、（Ｂ）は断面図である。
【図８】比較例の作用を説明するための単一ＡｕＳｎ層を示す図であって、（Ａ）は上面図、（Ｂ）は断面図である。
【図９】図６のサブマウント基板の変更例を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図１０】従来の半導体発光装置の製造方法を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
【図１１】課題を説明するための図１０のＡｕＳｎ層及びＡｕＳｎ共晶接合層の断面図である。
【図１２】課題を説明するための図１０のＡｕＳｎ層の断面図である。
【図１３】課題を説明するための図であって、（Ａ）は図１０の半導体発光装置の上面図、（Ｂ）は図１０の半導体発光装置の断面図である。
【発明を実施するための形態】
【００１６】
図１は本発明に係る半導体発光装置の製造方法の第１の実施の形態を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
【００１７】
図１の（Ａ）に示すＬＥＤ素子１は図１０の（Ａ）に示すＬＥＤ素子１と同一である。他方、図１の（Ｂ）に示すサブマウント基板２上の各ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２は、離散した１列すなわち１次元配置された厚さ１〜５μｍのＡｕＳｎ層要素４０よりなる。たとえば、ＡｕＳｎ層要素４０はたとえば上面視でｐ側電極１１−１、１１−２、…、１１−６、ｎ側電極１２の短辺を一辺とする正方形であり、この場合、各ＡｕＳｎ層要素４０の間の距離は小さい方がよい。
【００１８】
また、図１の（Ｃ）−１、（Ｃ）−２に示すように、図１の（Ａ）−１、（Ａ）−２のＬＥＤ素子１をフェイスダウンして図１の（Ｂ）−１、（Ｂ）−２のサブマウント基板２上に搭載して熱圧着すると、ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０がＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２のＡｕと共に共晶化し、ＡｕＳｎ共晶接合層４１’−１、４１’−２、…、４１’−６、４２’の各ＡｕＳｎ共晶接合層要素４０’を形成する。この結果、ＬＥＤ素子１がサブマウント基板２に接合されて半導体発光装置４が完成する。つまり、ｐ側電極１１−１、１１−２、…、１１−６はｐ側配線パターン層２１に電気的に接続され、ｎ側電極１２はｎ側配線パターン層２２に電気的に接続される。
【００１９】
図１に示す半導体発光装置４においては、以下に説明するように、ＡｕＳｎ共晶接合層の接合不良を解消できる。
【００２０】
図１の（Ｂ）−１、（Ｂ）−２に示すＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０は、リフトオフ法によって形成される。すなわち、図２の（Ａ）に示すごとく、ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２のＡｕＳｎ層要素４０のパターン層形成用のフォトレジストパターン層４３を形成し、その上全体に、スパッタリング法又は蒸着法によって厚さ約１〜５μｍのＡｕＳｎ層を形成し、最後に、フォトレジストパターン層４３を除去してＡｕＳｎ層４１−１、４１−２、…、４１−６、４２のＡｕＳｎ層要素４０を形成する。この場合も、フォトレジストパターン層４３の除去の際に、ＡｕＳｎ層要素４０の破断に伴うＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０のエッジにばりＥが発生し易い。また、図２の（Ｂ）に示すごとく、ＬＥＤ素子１をばりＥを有するＡｕＳｎ層４１−１、４１−２、…、４１−６、４２のＡｕＳｎ層要素４０を有するサブマウント基板２に接合し、図２の（Ｃ）に示すごとく、熱圧着する際には、ばりＥは一部溶解するも、加重傾きによりＡｕＳｎ共晶接合層要素４０’の量の過多、過少が発生する。従って、ＬＥＤ素子１とサブマウント基板２との間に空隙Ｇ’が発生し、ＬＥＤ素子１とサブマウント基板２とが部分的にしか接合しないことがある。また、接合しても、ＡｕＳｎが溶解前に高温に曝される時間が長くなって表面酸化が進み、接合の共晶不具合を生ずる。しかし、各ＡｕＳｎ層要素４０は図１１のＡｕＳｎ層３１−１、３１−２、…、３１−６、３２に比較して著しく小さいので、これらの空隙Ｇ’は累積しても図１１の（Ｃ）の空隙Ｇに比較して小さく、また、未接合の共晶不具合も少ない。この結果、接合面積が実質的に増大し、ＬＥＤ素子１とサブマウント基板２との間の接合不良を実質的に解消できる。
【００２１】
また、ＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２が細長くとも、ＡｕＳｎ層要素４０は短いので、図３の（Ａ）に示すごとく、ＡｕＳｎ層要素４０の傾斜は短く、また、図３の（Ｂ）に示すごとく、ＡｕＳｎ層要素４０の中央部の凹みも小さく、さらに、図３の（Ｃ）に示すごとく、ＡｕＳｎ層要素４０の中央部の盛り上がりも小さい。従って、これら小さい傾斜、凹み、盛り上がり等は累積しても図１２に示す傾斜、凹み、盛り上がりより小さく、この結果、接触面積が実質的に増大し、熱圧着後のＬＥＤ素子１とサブマウント基板２との間に接合不良は起きにくい。
【００２２】
このようにして、熱抵抗のばらつき及び順方向電圧のばらつきも小さくでき、この結果、ＬＥＤ素子１の発光むらを小さくできる。
【００２３】
さらに、ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２におけるばり、傾斜、凹み、盛り上がりが小さくなるので、熱圧着後にＡｕＳｎ共晶接合層４１’−１、４１’−２、…、４１’−６、４２’がＬＥＤ素子１の外側へはみ出しを防止でき、また、熱圧着後にＬＥＤ素子１と配線パターン層２１、２２との電気的短絡も防止できる。
【００２４】
図４は図１のサブマウント基板２の変更例を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図であって、図１の（Ｂ）−１、（Ｂ）−２に対応する。
【００２５】
図４においては、図１の（Ｂ）−１、（Ｂ）−２に対して、１列のＡｕＳｎ層要素４０の両端に、ＡｕＳｎに対して非濡れ性のＣｒ層４３を設けてある。これにより、熱圧着時にＡｕＳｎ共晶接合層４１’−１、４１’−２、…、４１’−６、４２’はＣｒ層４３によってはじかれるので、熱圧着後にＬＥＤ素子１の外側にはみ出すのを確実に防止することができる。
【００２６】
Ｃｒ層４３の形成は、図５に示すように、ＡｕＳｎ層要素４０の形成前に行う。すなわち、図５の（Ａ）に示すように、サブマウント基板２上に、厚さ約０．１μｍのＣｒ層をメッキ工程によって形成し、フォトリソグラフィ及びエッチング工程によってパターン化してＣｒ層４３を形成する。その後、図５の（Ｂ）に示すごとく、図１の（Ｂ）−１、（Ｂ）−２に示すＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０は、リフトオフ工程によって形成される。すなわち、ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２のＡｕＳｎ層要素４０のパターン層形成用のフォトレジストパターン層４３を形成し、その上全体に、スパッタリング法又は蒸着法によって厚さ約１〜５μｍのＡｕＳｎ層を形成し、最後に、フォトレジストパターン層４３を除去してＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０を形成する。
【００２７】
図６は本発明に係る半導体発光装置の製造方法の第２の実施の形態を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
【００２８】
図６の（Ａ）に示すＬＥＤ素子１においては、図１の（Ａ）のｐ側電極１１−１、１１−２、…、１１−６の代りに、１枚の広いｐ側電極１１を設ける。他方、図６の（Ｂ）に示すサブマウント基板２上には、ｐ側電極１１に対応したＡｕＳｎ層４１を設け、ＡｕＳｎ層は厚さ約１〜５μｍの離散した２次元状に配置されたＡｕＳｎ層要素４０よりなる。この場合も、ＡｕＳｎ層要素４０はたとえば上面視で正方形である。また、図６の（Ｃ）−１、（Ｃ）−２に示すように、図６の（Ａ）−１、（Ａ）−２のＬＥＤ素子１を図６の（Ｂ）−１、（Ｂ）−２のサブマウント基板２上に搭載して熱圧着すると、ＡｕＳｎ層４１、４２の各ＡｕＳｎ層要素４０がＬＥＤ素子１のｐ側電極１１及びｎ側電極１２のＡｕと共に共晶化し、ＡｕＳｎ共晶接合層４１’、４２’の各ＡｕＳｎ共晶接合層要素４０’を形成する。この結果、ＬＥＤ素子１がサブマウント基板２に接合されて半導体発光装置４’が完成する。つまり、ｐ側電極１１−１、１１−２、…、１１−６はｐ側配線パターン層２１に電気的に接続され、ｎ側電極１２はｎ側配線パターン層２２に電気的に接続される。
【００２９】
図６に示す半導体発光装置４’においても、図１に示す半導体発光装置４の場合と同様に、ＡｕＳｎ共晶接合層の接合不良も解消できる。従って、熱抵抗のばらつき及び順方向電圧のばらつきも小さくでき、この結果、ＬＥＤ素子１の発光むらを小さくできる。
【００３０】
さらに、ＡｕＳｎ層４１、４２におけるばり、傾斜、凹み、盛り上がりが小さくなるので、熱圧着後にＡｕＳｎ共晶接合層４１’、４２’がＬＥＤ素子１の外側へはみ出しを防止でき、また、熱圧着後にＬＥＤ素子１と配線パターン層２１、２２との電気的短絡も防止できる。たとえば、凹みの場合を図７に示すと、各ＡｕＳｎ層要素４０の凹み量は小さい。これに対し、単一のＡｕＳｎ層で構成すると、図８に示すごとく凹み量は大きくなる。
【００３１】
図９は図６のサブマウント基板２の変更例を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図であって、図６の（Ｂ）−１、（Ｂ）−２に対応する。
【００３２】
図９においては、図６の（Ｂ）−１、（Ｂ）−２に対して、各行各列のＡｕＳｎ層要素４０の両端に、ＡｕＳｎに対して非濡れ性のＣｒ層４３を設けてある。これにより、熱圧着時にＡｕＳｎ共晶接合層４１’、４２’はＣｒ層４３によってはじかれるので、熱圧着後にＬＥＤ素子１の外側にはみ出すのを確実に防止することができる。
【００３３】
尚、Ｃｒ層４３の形成は、図５の場合と同様に、ＡｕＳｎ層要素４０の形成前に行う。
【００３４】
上述の実施の形態においては、ＡｕＳｎ層要素をサブマウント基板２の配線パターン層上に設けているが、ＬＥＤ素子１の電極上に設けてもよい。また、ＡｕＳｎ層要素の形成は、リフトオフ工程以外にスクリーン印刷工程を用いても行える。
【００３５】
また、上述の実施の形態においては、ＬＥＤ素子１とサブマウント基板２との接合をＡｕＳｎ共晶接合層要素によって行っているが、他の導電性接合層要素たとえばＡｇ粒子焼結体要素、Ａｕ粒子焼結体要素を用いてもよい。その場合には、非濡れ性Ｃｒ層はＡｇ粒子焼結体要素又はＡｕ粒子焼結体要素に対する非濡れ性の層とする。
【００３６】
また、サブマウント基板を用いずに通常の基板を直接用いてもよい。
【００３７】
さらに、本発明はＬＥＤ素子以外の半導体発光素子たとえばレーザダイオード（ＬＤ）素子にも適用できる。
【００３８】
さらにまた、本発明は上述の実施の形態の自明の範囲でいかなる変更にも適用できる。
【産業上の利用可能性】
【００３９】
本発明は紫外線発光装置、特に、深紫外線発光装置に利用できる。
【符号の説明】
【００４０】
１：ＬＥＤ素子
１１−１、１１−２、…、１１−６、１１：ｐ側電極
１２：ｎ側電極
２：サブマウント基板
２１：ｐ側配線パターン層
２２：ｎ側配線パターン層
３：半導体発光装置
３１−１、３１−２、…、３１−６、３２：ＡｕＳｎ層
３１’−１、３１’−２、…、３１’−６、３２’：ＡｕＳｎ共晶接合層
４、４’：半導体発光装置
４０：ＡｕＳｎ層要素
４０’：ＡｕＳｎ共晶接合層要素
４１−１、４１−２、…、４１−６、４２：ＡｕＳｎ層
４１’−１、４１’−２、…、４１’−６、４２’：ＡｕＳｎ共晶接合層
【図１】
2019204885.tif 000003
【図２】
2019204885.tif 000004
【図３】
2019204885.tif 000005
【図４】
2019204885.tif 000006
【図５】
2019204885.tif 000007
【図６】
2019204885.tif 000008
【図７】
2019204885.tif 000009
【図８】
2019204885.tif 000010
【図９】
2019204885.tif 000011
【図１０】
2019204885.tif 000012
【図１１】
2019204885.tif 000013
【図１２】
2019204885.tif 000014
【図１３】
2019204885.tif 000015
【手続補正書】
【提出日】平成31年4月4日(2019.4.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
さらに、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２にばり、傾斜、凹み、盛り上がり等が生じると、図１３の（Ａ）、（Ｂ）の矢印Ｘに示すごとく、熱圧着後にＡｕＳｎ共晶接合層３１’−１、３１’−２、…、３１’−６、３２’がＬＥＤ素子１の外側へはみ出したり、また、図１３の（Ｂ）に示すごとく、熱圧着後にＬＥＤ素子１が傾いて配線パターン層２１、２２と電気的短絡し、不良製品となる課題もある。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2019204885.tif 000016
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2019204885.tif 000017
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2019204885.tif 000018
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2019204885.tif 000019
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2019204885.tif 000020
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2019204885.tif 000021
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2019204885.tif 000022