(57)【要約】【課題】発光効率の低下を抑制し、かつ製造コストを低減する。【解決手段】マイクロ発光素子（１００）は、光射出面の側から順に、Ｎ側層（１１）、発光層（１２）、およびＰ側層（１３）を積層した化合物半導体（１４）を備え、上記光射出面と対向する他方の面に、Ｎ側層（１１）と接続するＮ電極（１９Ｎ）と、Ｐ側層（１３）と接続するＰ電極（１９Ｐ）とが配置されており、Ｐ電極（１９Ｐ）は発光層（１２）上に配置され、Ｎ電極（１９Ｎ）は、発光層（１２）と、他のマイクロ発光素子の発光層とを分割する境界の領域である分割領域に配置されており、Ｎ電極（１９Ｎ）の上記他方の面側の表面とＰ電極（１９Ｐ）の上記他方の面側の表面とが同一平面上にあり、Ｎ電極（１９Ｎ）とＰ電極（１９Ｐ）とは共に単一の配線層よりなる。【選択図】図１
2019204823.tif 000002
【特許請求の範囲】
【請求項１】
光射出面の側から順に、第１導電層、発光層、および上記第１導電層と反対の導電型を有する第２導電層を積層した化合物半導体を備えたマイクロ発光素子であって、
上記光射出面と対向する他方の面に、上記第１導電層と接続する第１電極と、上記第２導電層と接続する第２電極とが配置されており、
上記第２電極は上記発光層上に配置され、
上記第１電極は、上記発光層と、他のマイクロ発光素子の発光層とを分割する境界の領域である分割領域に配置されており、
上記第１電極の上記他方の面側の表面と上記第２電極の上記他方の面側の表面とが同一平面上にあり、上記第１電極と上記第２電極とは共に単一の配線層よりなることを特徴とするマイクロ発光素子。
【請求項２】
光射出面の側から順に、第１導電層、発光層、および上記第１導電層と反対の導電型を有する第２導電層を積層した化合物半導体を備えたマイクロ発光素子であって、
上記光射出面と対向する他方の面に、上記第１導電層と接続する第１電極と、上記第２導電層と接続する第２電極とが配置されており、
上記第２電極は上記発光層上に配置され、
上記第１電極は、上記発光層と、他のマイクロ発光素子の発光層とを分割する境界の領域である分割領域に配置されており、
上記第１電極の上記他方の面側の表面と上記第２電極の上記他方の面側の表面とが同一平面上にあり、
上記第１電極は、上記光射出面側に第１の金属材を配置し、上記他方の面側に第２の金属材を配置しており、
上記第１の金属材は、上記第２の金属材に比べて、反射率が高いことを特徴とするマイクロ発光素子。
【請求項３】
上記マイクロ発光素子は、上記他のマイクロ発光素子の少なくとも一部と接続していることを特徴とする請求項１または２に記載のマイクロ発光素子。
【請求項４】
上記マイクロ発光素子は、上記他のマイクロ発光素子と完全に分離されていることを特徴とする請求項１または２に記載のマイクロ発光素子。
【請求項５】
上記第１電極は、上記マイクロ発光素子の周囲を覆っていることを特徴とする請求項１から４までの何れか１項に記載のマイクロ発光素子。
【請求項６】
上記第１電極が、上記光射出面に達していることを特徴とする請求項１から５までの何れか１項に記載のマイクロ発光素子。
【請求項７】
上記マイクロ発光素子は、発光ダイオードであり、
上記発光層を上記他のマイクロ発光素子の発光層と分割する分割溝の側壁が、上記発光層のなす面に対して、４５度±１０度の範囲で傾斜していることを特徴とする請求項１から６までの何れか１項に記載のマイクロ発光素子。
【請求項８】
上記マイクロ発光素子は、上記第２電極を複数有することを特徴とする請求項１から７までの何れか１項に記載のマイクロ発光素子。
【請求項９】
上記マイクロ発光素子は、垂直共振器面発光レーザーのレーザーダイオード構造を有していることを特徴とする請求項１または２に記載のマイクロ発光素子。
【請求項１０】
請求項１から９までの何れか１項に記載のマイクロ発光素子が、駆動回路基板上に配置され、上記マイクロ発光素子の上記第２電極および上記第１電極のそれぞれが、上記駆動回路基板上の対応する第２駆動電極および第１駆動電極と接続されていることを特徴とする画像表示素子。
【請求項１１】
上記画像表示素子は、全面に化合物半導体が配置されていることを特徴とする請求項１０に記載の画像表示素子。
【請求項１２】
上記化合物半導体の上記光射出面の上に、外部接続部が設けられていることを特徴とする請求項１０または１１に記載の画像表示素子。
【請求項１３】
上記画像表示素子は、上記マイクロ発光素子と上記駆動回路基板の接合面において、上記マイクロ発光素子側および上記駆動回路基板側の一方に、電極を配置した領域を有していることを特徴とする請求項１０から１２までの何れか１項に記載の画像表示素子。
【請求項１４】
成長基板上に、第１導電層、発光層、第１導電層と反対導電型の第２導電層を順に堆積し、化合物半導体を成長する工程と、
上記成長基板上において、上記化合物半導体の上記発光層をマイクロ発光素子毎に分割する分割溝を形成する工程と、
上記分割溝上に保護膜を堆積し、その表面を平坦化する工程と、
上記発光層上に上記第２導電層と接続する第２電極を形成し、上記分割溝上に上記第１導電層と接続する第１電極を形成する工程を含み、
上記第２電極および上記第１電極のそれぞれの表面は、平坦に形成されることを特徴とするマイクロ発光素子の形成方法。
【請求項１５】
請求項１４に記載のマイクロ発光素子の形成方法によりマイクロ発光素子を形成する工程と、
上記マイクロ発光素子を駆動する駆動回路を半導体基板上に形成する工程と、
上記マイクロ発光素子を上記半導体基板の表面に貼合わせる工程と、
上記マイクロ発光素子の成長基板を除去する工程と、を含むことを特徴とする画像表示素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ発光素子、画像表示素子およびその形成方法に関する。
【背景技術】
【０００２】
駆動回路基板上に、画素を構成するマイクロ発光素子を複数備えた表示素子が提案されている。このような表示素子として、例えば、特許文献１にカラー画像を表示する小型の表示素子が開示されている。この表示素子では、シリコン基板上に駆動回路を形成し、その上に微小な紫外線発光ダイオード（ＬＥＤ：Light Emitting Diode）アレイを配置している。また、この表示素子では、紫外線発光ダイオードの上に、紫外光を赤色、緑色および青色の可視光へ変換する波長変換層を設けている。
【０００３】
このような表示素子は、小型でありながら、輝度が高く、耐久性も高いという特性を有している。このため、眼鏡型端末や、ヘッドアップディスプレイ（ＨＵＤ）等の表示装置用の表示素子として期待されている。
【０００４】
また、このような表示素子では、駆動回路基板およびマイクロ発光素子の材料が異なり、両者を貼合わせる工程が必要となるため、種々の製造方法が提案されている（特許文献１および２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１４１４９２号公報（２００２年５月１７日公開）
【特許文献２】米国特許第２０１７／００６９６０９号明細書（２０１７年３月９日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の特許文献１および２に開示された構造または方法にてマイクロ発光素子および表示素子を生産する場合においては、下記のような課題が存在する。
【０００７】
まず、上記マイクロ発光素子となる化合物半導体を駆動回路基板上に貼り付け、これらを電気的に接続し、各マイクロ発光素子に電流を供給できるようにする必要が有る。化合物半導体と駆動回路基板とを接続する際には、画素毎にはマイクロ発光素子のＰ型電極と、対応する駆動回路基板上のアノード電極とを接続するだけで良い。
【０００８】
しかしながら、マイクロ発光素子のＮ型電極を駆動回路基板上のカソード電極にどのように、追加工程無しに、接続するかが課題である。特許文献１には、この点が開示されていない。また、特許文献２に記載の技術では、化合物半導体を駆動回路基板上に貼り付け、成長基板を剥離した後に、複雑な配線構造を形成する工程が必要である。
【０００９】
このように化合物半導体上に配線を設ける構造は、配線による光の吸収や散乱によって、発光効率が低下する上に、製造工程が複雑となるため、微細化し難く、製造コストが増大するという課題が有る。
【００１０】
本発明の一態様は、上記の問題点に鑑みて為されたものであり、その目的は、発光効率の低下を抑制し、かつ製造コストを低減することができるマイクロ発光素子などを実現することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の一態様に係るマイクロ発光素子は、光射出面の側から順に、第１導電層、発光層、および上記第１導電層と反対の導電型を有する第２導電層を積層した化合物半導体を備えたマイクロ発光素子であって、上記光射出面と対向する他方の面に、上記第１導電層と接続する第１電極と、上記第２導電層と接続する第２電極とが配置されており、上記第２電極は上記発光層上に配置され、上記第１電極は、上記発光層と、他のマイクロ発光素子の発光層とを分割する境界の領域である分割領域に配置されており、上記第１電極の上記他方の面側の表面と上記第２電極の上記他方の面側の表面とが同一平面上にあり、上記第１電極と上記第２電極とは共に単一の配線層よりなる構成である。
上記の課題を解決するために、本発明の一態様に係るマイクロ発光素子は、光射出面の側から順に、第１導電層、発光層、および上記第１導電層と反対の導電型を有する第２導電層を積層した化合物半導体を備えたマイクロ発光素子であって、上記光射出面と対向する他方の面に、上記第１導電層と接続する第１電極と、上記第２導電層と接続する第２電極とが配置されており、上記第２電極は上記発光層上に配置され、上記第１電極は、上記発光層と、他のマイクロ発光素子の発光層とを分割する境界の領域である分割領域に配置されており、上記第１電極の上記他方の面側の表面と上記第２電極の上記他方の面側の表面とが同一平面上にあり、上記第１電極は、上記光射出面側に第１の金属材を配置し、上記他方の面側に第２の金属材を配置しており、上記第１の金属材は、上記第２の金属材に比べて、反射率が高い構成である。
【発明の効果】
【００１２】
本発明の一態様に係るマイクロ発光素子によれば、発光効率の低下を抑制し、かつ製造コストを低減することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１に係る画像表示素子の構造を示す断面模式図である。
【図２】本発明の実施形態１に係るマイクロ発光素子を光射出側から見たときの平面模式図である。
【図３】本発明の実施形態１に係るマイクロ発光素子の製造工程を示す断面模式図である。
【図４】本発明の実施形態１に係る画像表示素子の製造工程を示す断面模式図である。
【図５】本発明の実施形態１に係る画像表示素子の上面図である。
【図６】本発明の実施形態１の変形例に係るマイクロ発光素子を光射出側から見たときの平面模式図である。
【図７】本発明の実施形態１の変形例に係るマイクロ発光素子を光射出側から見たときの平面模式図である。
【図８】本発明の実施形態２に係るマイクロ発光素子の製造工程を示す断面模式図である。
【図９】本発明の実施形態２に係る画像表示素子の構造を示す断面模式図である。
【図１０】本発明の実施形態３に係るマイクロ発光素子の製造工程を示す断面模式図である。
【図１１】本発明の実施形態３に係るマイクロ発光素子の製造工程を示す断面模式図である。
【図１２】本発明の実施形態４に係るマイクロ発光素子の製造工程を示す断面模式図である。
【図１３】本発明の実施形態５に係るマイクロ発光素子の製造工程を示す断面模式図である。
【図１４】本発明の実施形態５に係るマイクロ発光素子の上面図である。
【図１５】本発明の実施形態６に係るマイクロ発光素子の製造工程を示す断面模式図である。
【図１６】本発明の実施形態６に係るマイクロ発光素子の製造工程を示す断面模式図である。
【図１７】本発明の実施形態６に係るマイクロ発光素子の製造工程を示す表面模式図である。
【発明を実施するための形態】
【００１４】
〔画像表示素子２００の構造の概要〕
以下に、複数のマイクロ発光素子１００を光源として搭載する画像表示素子２００を例に挙げ、図面を参照して本発明の実施形態を説明する。なお、画像表示素子２００は、複数のマイクロ発光素子１００を画素領域１に有している。また、画像表示素子２００は、マイクロ発光素子１００に電流を供給し、発光させるための駆動回路基板５０を備えている。マイクロ発光素子１００の発する光は、駆動回路基板５０とは反対側に射出される。
【００１５】
マイクロ発光素子１００の光の射出側に、波長変換層、光拡散層、カラーフィルター、およびマイクロレンズ等を配置しても良いが、本発明とは直接関係しないため、図中には記載しない。
【００１６】
駆動回路基板５０は、マイクロ発光素子駆動回路、行選択回路、列信号出力回路、画像処理回路および入出力回路などにより構成されている。マイクロ発光素子駆動回路は、各マイクロ発光素子１００に供給する電流を制御する。また、行選択回路は、２次元マトリックス状に配置されたマイクロ発光素子１００の各行を選択する。また、列信号出力回路は、マイクロ発光素子１００の各列に発光信号を出力する。また、画像処理回路は、入力信号に基づいて発光信号を算出する。
【００１７】
駆動回路基板５０の接合面側の表面には、マイクロ発光素子１００と接続するためのＰ側電極５１（第２駆動電極）およびＮ側電極５２（第１駆動電極）が配置されている。Ｐ側電極５１およびＮ側電極５２の表面は平坦に構成されている。
【００１８】
駆動回路基板５０は、一般的には、ＬＳＩ（Large-Scale Integrated circuit）が形成されたシリコン基板（半導体基板）であり、公知の技術で製造できるため、その機能および構成に関しては詳述しない。
【００１９】
なお、マイクロ発光素子１００の基板面に沿う断面は、矩形、多角形、円形、および楕円形など種々の平面形状を取り得るが、基板面に沿う方向の最大長さが、６０μｍ以下を想定している。
【００２０】
また、画像表示素子２００は、画素領域１に、３千個以上のマイクロ発光素子１００を集積していることを想定している。
【００２１】
マイクロ発光素子１００は発光体として化合物半導体１４を含み、一般にＮ側層１１（第１導電層）、発光層１２、およびＰ側層１３（第２導電層）がそれぞれこの順で積層されている。
【００２２】
化合物半導体１４は、例えば、紫外から緑色までの波長帯で発光するマイクロＬＥＤ素子では、窒化物半導体（ＡｌＩｎＧａＮ系）である。また、化合物半導体１４は、黄緑色から赤色までの波長帯で発光する場合は、ＡｌＩｎＧａＰ系である。さらに、化合物半導体１４は、赤色から赤外の波長帯では、ＡｌＧａＡｓ系やＧａＡｓ系である。
【００２３】
以下では、マイクロ発光素子１００を構成する化合物半導体１４について、光射出側にＮ側層１１を配置する構成について専ら説明する。しかしながら、化合物半導体１４は、Ｐ側層１３を光射出側に配置する構成も可能である。
【００２４】
Ｎ側層１１、発光層１２、およびＰ側層１３のそれぞれは、通常、単層では無く複数の層を含んで最適化されているが、本発明とは直接関係しないので、各層の詳細な構造は記載しない。通常、発光層はＮ型層とＰ型層とに挟まれているが、Ｎ型層やＰ型層が、ノンドープ層や、場合によっては導電性が逆のドーパントを有する層を含む場合もあり得るため、以下ではＮ側層、およびＰ側層と記載する。
【００２５】
以下の実施形態に関する説明では、主に１個の画像表示素子２００、あるいはその一部について説明するが、画像表示素子２００の製造工程においては、複数の画像表示素子２００が配置されたウエハ単位で処理され、最終的に画像表示素子２００毎に分割されることで、完成される。
【００２６】
〔実施形態１〕
図１に示すように、画像表示素子２００は、光を発するマイクロ発光素子１００が、駆動回路基板５０に、平坦な接合面（太い破線で示している）で貼合わせられた構成である。マイクロ発光素子１００は、分割溝１５によって発光層１２が分割されている。画素領域１における発光層１２が残された領域には、Ｐ側層１３と接続するＰ電極１９Ｐ（第２電極）が配置されている。また、画素領域１における分割溝１５の領域（分割領域）には、Ｎ側層１１と接続するＮ電極１９Ｎ（第１電極）が配置されている。
【００２７】
Ｐ電極１９ＰとＮ電極１９Ｎとは、後述するように、同一工程によって同時に形成されるため、形状、大きさ、および深さは異なるが、材料としては、同構造の配線材料によって構成されている。通常配線材料は、バリアメタル層や、主な導電層、キャップ層等の複数層よりなる積層構造を有するが、Ｐ電極１９ＰとＮ電極１９Ｎとは同一の積層構造を有している。すなわち、画像表示素子２００はマイクロ発光素子１００側においては、単一の配線層により構成されている。
【００２８】
本実施形態の構成ではＮ側層１１とオーミック接続する金属材料によって、Ｐ電極１９ＰとＮ電極１９Ｎとを構成しているため、Ｐ側層１３とのオーミック接続はＰ電極層１０を介して行われる。Ｐ電極層１０は、例えば、化合物半導体１４が窒化物半導体の場合には、透明電極であるＩＴＯ（Indium-Tin-Oxide、インジュウム錫酸化物）やパラジュウム（Ｐｄ）等の良導体である。Ｐ電極層１０は、必ずしも連続した薄膜である必要は無く、例えばパラジュウムナノパーティクルを分散配置した構造であっても良い。
【００２９】
マイクロ発光素子１００の分割溝１５は保護膜１７で埋め込まれており、保護膜１７の接合面側の表面（第２面）は平坦である。Ｐ電極１９ＰとＮ電極１９Ｎとは、接合面側に形成されており、その表面は、保護膜１７の表面とほぼ同じ高さの平面に構成されている。
【００３０】
また、駆動回路基板５０側の絶縁膜５５の接合面側の表面も平坦であり、Ｐ側電極５１の表面とＮ側電極５２の表面とは、絶縁膜５５の表面とほぼ同じ高さの平面に構成されている。Ｐ電極１９ＰおよびＮ電極１９Ｎは、それぞれ、駆動回路基板５０側のＰ側電極５１およびＮ側電極５２と接続されている。
【００３１】
保護膜１７の表面と、Ｐ電極１９ＰおよびＮ電極１９Ｎの表面とには、微視的に見れば多少の高低差が存在し得るが、貼合わせの際に、対向する駆動回路基板５０側のＰ側電極５１とＮ側電極５２と接続できる程度の高低差よりは、少なく制御される必要がある。駆動回路基板５０側の、絶縁膜５５の表面と、Ｐ側電極５１およびＮ側電極５２の表面との高低差に関しても同様である。
【００３２】
通常、Ｐ電極１９ＰおよびＮ電極１９Ｎの表面層と、Ｐ側電極５１およびＮ側電極５２の表面層は同一材料であり、例えば、金（Ａｕ）、銅（Ｃｕ）、およびニッケル（Ｎｉ）などである。
【００３３】
マイクロ発光素子１００は、接合面側から見ると、一般に２次元アレイ状に配置されている。図２の（ｂ）に示すように、マイクロ発光素子１００の中央部にはＰ電極１９Ｐが配置され、境界部にはＮ電極１９Ｎが配置されている。Ｎ電極１９Ｎの下部には、図２の（ａ）に示すように、分割溝１５が存在する。なお、図１は、図２の（ｂ）のＡ−Ａ断面を示している。また、図２の（ａ）は、分割溝１５を形成後（図３の（ｂ）の状態）の表面を示している。さらに、図２の（ｂ）は、Ｐ電極１９ＰおよびＮ電極１９Ｎを形成後（図３の（ｅ）の状態）の表面を示している。
【００３４】
画像表示素子２００の製造工程では、図１に示すような、画像表示素子毎では無く、駆動回路基板５０が複数配置されたウエハと、多数のマイクロ発光素子１００を配置したウエハとを、互いに貼合わせることで、複数の画像表示素子２００を一度に製造することができる。
【００３５】
このようにウエハ同士で貼合わせることにより、ダスト発生を少なくし、高い歩留りを実現できる。
【００３６】
さらに、ウエハ同士を貼合わせた時点で、マイクロ発光素子１００と駆動回路基板５０との電流経路が完成するため、貼り合せ後に、光射出面（第１面）に配線を形成する必要が無い。これにより、光射出面の配線による光吸収による発光効率の低下を防止できる上に、画像表示素子２００の製造工程を簡略化できる。また、マイクロ発光素子１００単位で駆動回路と接続できるため、マイクロ発光素子１００毎に配線抵抗が異なるという問題も発生しない。
【００３７】
次に、マイクロ発光素子１００の製造工程を、図３を用いて説明する。図３の（ａ）に示すように、成長基板９上にＮ側層１１、発光層１２およびＰ側層１３よりなる化合物半導体を順次積層し、さらにＰ電極層１０を堆積する。
【００３８】
次に、図３の（ｂ）に示すように、Ｐ電極層１０、Ｐ側層１３、発光層１２、およびＮ側層１１の一部をエッチングして、分割溝１５を形成する。このとき、発光層１２を含む部分がメサ１６となる。
【００３９】
図２の（ａ）に示すように、分割溝１５は、縦、横方向に等間隔で配置され、メサ１６は四角錐台の形状となる。但し、メサ１６の形状は四角錐台に限らず、円錐台や、他の多角形錐台でも構わない。
【００４０】
メサ１６の側壁は、発光層１２が成す面に対して、４５度±１０度に傾斜していることが好ましい。発光層１２から発する光の内、発光層１２と平行方向に進む光の割合が最も多い。このため、このような光を、光射出面の方向に反射することで、マイクロ発光素子１００の光取出し効率を高めることができる。
【００４１】
メサ１６の側壁が垂直である場合には、水平方向に射出された光は、反射を繰り返し、外部に射出されない。メサ１６の側壁の傾斜が４５度から大きくずれると、光射出面に入射する際の入射角度が大きくなりすぎて、光射出面で全反射を生じ、やはり外部に射出されない。
【００４２】
次に、図３の（ｃ）に示すように、保護膜１７を堆積し、表面をＣＭＰ研磨（Chemical-Mechanical-Polishing）することで、平坦化する。保護膜１７は絶縁膜であり、例えば、ＳｉＯ２やＳｉＮ、ＳｉＯＮ、あるいは、これらの膜の積層膜である。保護膜１７の成膜は、ＣＶＤ法（Chemical Vapor Deposition、化学的気相成長法）、スパッタ法、および塗布など、種々の成膜技術を用いることができる。
【００４３】
次に、図３の（ｄ）に示すように、メサ１６上にＰ溝１８Ｐを形成し、分割溝１５上にＮ溝１８Ｎを形成する。Ｐ溝１８Ｐはホール形状であり、Ｐ電極層１０に達する。Ｎ溝１８Ｎは縦横両方向に走る溝状であり、分割溝１５の底部のＮ側層１１に達する。
【００４４】
さらに、図３の（ｅ）に示すように、ダマシン法によって、Ｐ溝１８ＰおよびＮ溝１８Ｎを金属膜で埋め込み、Ｐ電極１９ＰおよびＮ電極１９Ｎを形成する。金属膜は、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、および窒化チタン（ＴｉＮ）等のバリア膜と銅との組合せである。金あるいはニッケル等と、対応するバリア膜との組合せでも良い。ダマシン法では、溝を有する下地構造に、金属薄膜を堆積し、ＣＭＰ研磨することで、溝内に金属薄膜を残すことができ、表面は平坦となる。
【００４５】
ここで、ダマシン法とは、ＬＳＩの金属配線形成法の一つで、メッキ技術とリフトオフ法を併用した薄膜形成技術のことである。絶縁層に微細な金属配線層を埋め込む象嵌（damascene）的手法からダマシン法と称される。銅（Ｃｕ）配線に注目した方法で、層間絶縁膜中に配線形状の溝を形成し、銅などの金属を埋め込む。配線法には二つあり、一つは「シングルダマシン配線法」といい、接続孔に金属のコンタクトプラグを形成した後に配線溝を形成する方法である。もう一つは「デュアルダマシン配線法」といい、接続孔および配線溝を形成した後、金属を一度に埋め込む方法である。ダマシン法は、多層配線層を平坦にするＣＭＰ技術と組み合わせて用いられる。図３の工程はシングルダマシン法である。
【００４６】
以上のようにして、メサ１６上にＰ電極１９Ｐを配置し、分割溝１５上にＮ電極１９Ｎを配置し、Ｐ電極１９ＰおよびＮ電極１９Ｎが共に、接合面となる表面（同一平面上）に配置され、その表面は同一材料で平坦に構成される。
【００４７】
本実施形態の構成は、配線層が１層で構成されており、かつ、分割溝１５とメサ１６の形成と、Ｐ溝１８ＰとＮ溝１８Ｎの形成の、２段階のフォトリソグラフィ工程で形成できる。このため、マイクロ発光素子１００を非常に簡略な製造工程で作製でき、設備投資を削減し、製造コストを大幅に低減することができる。
【００４８】
ここで、フォトリソグラフィとは、感光性の物質を塗布した物質の表面を、パターン状に露光することで、露光された部分と露光されていない部分からなるパターンを生成する技術のことである。
【００４９】
次に、画像表示素子２００の製造工程を、図４を用いて説明する。図４の（ａ）に示すように、マイクロ発光素子１００が図３の工程を経て形成される。図４の（ａ）は、図３の（ｅ）に示す構成を上下反転したものである。
【００５０】
また、図４の（ｂ）に示すように、駆動回路基板５０が製造される。駆動回路基板５０は、例えば、単結晶シリコン基板（ウエハ）上に、通常のＣＭＯＳ（Complementary metal-oxide semiconductor）プロセスによって形成される。
【００５１】
ここで、マイクロ発光素子１００と駆動回路基板５０とは、いずれもウエハ状態であることが好ましい。例えば、マイクロ発光素子１００側が、画像表示素子２００単位で個片化されていると、個片化の工程で多量のダストが発生するため、貼合わせの工程で接合面にダストが付着し、接合歩留りが著しく低下するという問題が発生する。マイクロ発光素子１００と駆動回路基板５０とがウエハ同士であれば、この様な問題が発生しない。
【００５２】
また、マイクロ発光素子１００および駆動回路基板５０の両ウエハは同一材料であることが、さらに好ましい。これは、貼合わせの際に、加熱が必要な場合が有り、両ウエハ材料が同一であれば、熱膨張係数の差によるパターンずれを抑制できるからである。さらに、両者のウエハは同サイズであることが好ましい。同サイズで無いと、大きいウエハ側に、使用されない無駄な領域が発生するためである。
【００５３】
次に、図４の（ｃ）に示すように、マイクロ発光素子１００と駆動回路基板５０とを貼合わせる。その際、Ｐ電極１９ＰおよびＮ電極１９Ｎは、それぞれ、対応するＰ側電極５１およびＮ側電極５２と重なるように、精密にアライメントされる。接合面の材料に合わせて、表面のプラズマクリーニングや、イオン照射による活性化や、加熱、加圧によって、２枚のウエハが貼り合わされる。
【００５４】
そして、図４の（ｄ）に示すように、マイクロ発光素子１００の成長基板９が除去される。成長基板９の除去には、研削、研磨、プラズマエッチング、ウエットエッチング、犠牲層のウエットエッチング、およびレーザーリフトオフなど、種々の手法を用いることができる。
【００５５】
以上の工程により、駆動回路基板５０の上に、化合物半導体１４よりなるマイクロ発光素子１００を配列して構造が完成する。この状態で、マイクロ発光素子１００と駆動回路基板５０の駆動回路とは、電気的に接続が完了しており、光射出面に配線層を設ける必要が無い。
【００５６】
次に、画像表示素子２００の平面図を図５の（ａ）に示す。画像表示素子２００の内、発光して実際に画像を表示する部分が画素領域１である。これまでの説明は、主に画素領域１を対象とした説明である。
【００５７】
画像表示素子２００には画素領域１以外に、発光しない領域であるダミー領域２や、複数の外部接続領域３や、画像表示素子２００を個別に切り離すスクライブ部４などが存在する。ダミー領域２においては、駆動回路基板５０にはマイクロ発光素子駆動回路以外の、行選択回路、列信号出力回路、画像処理回路および入出力回路等の回路が配置されている。
【００５８】
本実施形態の構成では、これらの全ての領域において、化合物半導体１４が駆動回路基板５０上に貼り付けられている。このため、画像表示素子２００の光射出面側の表面は平坦であり、蛍光体や量子ドットによる波長変換用のパターンやカラーフィルター、マイクロレンズ等を形成する工程を容易に実施することができる。画素領域１以外の領域においても、化合物半導体１４と駆動回路基板５０との接続を保つ必要があるため、原則的には化合物半導体１４側と駆動回路基板５０側との接合面は、同種の材料で対向しなければならない。
【００５９】
ダミー領域２は、接合面を通じて電流経路を設ける必要が無いため、絶縁膜同士を対向させることができる。すなわち、ダミー領域２には電極を設けないことも可能である。また、駆動回路基板５０の誤動作を避けるために、駆動回路基板５０への光の入射を抑える必要がある場合には、電極を密集させることもできる。あるいは、ダミー領域２内に、マイクロ発光素子１００と同構造を形成し、光センサとして使用することが可能であり、このような場合には、画素領域１と同様の構造が配置される。
【００６０】
図５の（ｂ）の断面図に示すように、外部接続領域３には、化合物半導体１４の光射出面側に外部接続部５４が設けられている。外部接続部５４は、画像表示素子２００に画像信号や制御信号、電源等を供給する。外部接続部５４の一例としては、ワイヤーボンディングパッドである。
【００６１】
外部接続部５４は、Ｎ電極１９Ｎと同時に形成される外部接続電極１９Ｏを介して、駆動回路基板５０側の対応する電極に接続される。外部接続電極１９Ｏは、Ｎ電極１９Ｎと同様の細い柱を多数並べても良いし、太い柱状の形状に構成しても良い。本実施形態の構成では外部接続電極１９Ｏと外部接続部５４の間には、化合物半導体１４のＮ側層１１が存在する。このＮ側層１１による抵抗増加が問題となる場合には、外部接続領域３において、化合物半導体１４の光射出面をエッチングし、外部接続電極１９Ｏを露出させることも可能である。
【００６２】
次に、図５の（ｃ）の断面図に示すように、スクライブ部４では、駆動回路基板５０側には、Ｐ側電極５１やＮ側電極５２の様な電極パターンが配置されているが、化合物半導体１４側には、対応するＰ電極やＮ電極が配置されていない。このように、一方に電極を配置し、他方に電極を配置しないことで、この領域での接合力を弱めることができる。スクライブライン（スクライブ部４）では切断を容易にするために、駆動回路基板５０と化合物半導体１４との接合が弱い方が好ましい場合があり得る。このような限られた面積の領域に関しては、一方に電極を配置し、対応する他方の面には絶縁膜を配置するという構成を配置することも可能である。
【００６３】
スクライブ部４に限らず、化合物半導体１４を除去する可能性のある領域に対して、同様の構成を採用することができる。また、レーザー溶断ヒューズを駆動回路基板５０上に配置する場合、化合物半導体１４側に電極を配置せず、駆動回路基板５０側に電極を配置することができる。
【００６４】
〔実施形態１の変形例〕
実施形態１では、マイクロ発光素子１００は１種類で有り、単色の表示素子であった。しかしながら、図６の（ａ）に示すように、画素５を青サブ画素６、赤サブ画素７、および緑サブ画素８より構成し、フルカラーの表示素子を形成することができる。各サブ画素はそれぞれ個別のマイクロ発光素子を有している。各サブ画素は、それぞれ青色光、赤色光、および緑色光を発光するマイクロ発光素子で構成しても良いし、青色光を発光するマイクロ発光素子と、波長変換層とを組み合わせて、赤色発光または緑色発光させても良い。
【００６５】
図６の（ａ）では各サブ画素の周囲を分割溝１５で囲み、全ての分割溝１５上にＮ電極１９Ｎを配置している。しかしながら、図６の（ｂ）に示すように、各サブ画素の周囲を分割溝１５で囲うものの、Ｎ電極１９Ｎを画素５の周囲を覆うように配置することも可能である。このようにする場合には、画素５内のサブ画素間にＮ電極１９Ｎを配置する必要が無いため、サブ画素間の分割溝１５を狭くすることができる。その結果、サブ画素のメサ１６の幅を広くすることで、発光層１２の面積を広げ、発光層１２に流れる電流密度を下げ、発光効率を向上させることができる。
【００６６】
さらに、図６の（ｃ）に示すように、Ｎ電極１９Ｎを画素５の境界の一方向のみに配置することもできるし、図６の（ｄ）に示すように、画素５の四つ角にＮ電極１９Ｎをドッド状に配置することもできる。いずれも、図６の（ｂ）と同様の効果を有し、Ｎ電極１９Ｎの配置量が少なくなるに従い、発光効率を向上するという効果が大きくなる。このように、Ｎ電極１９Ｎは分割溝１５上に配置されるが、必ずしも分割溝１５の全領域に配置する必要はない。画素５間での光出力バラツキを均一にするためには、画素５間で配線抵抗は均一である必要が有るため、Ｎ電極１９Ｎは少なくとも、画素５毎に設けられることが好ましい。従って、図６（ｄ）に示すように、画素５の四つ角にＮ電極１９Ｎを配置する構成が最も好ましい。サブ画素の形状は図６の（ａ）に示す形状に限定されず、例えば、図７の（ａ）に示すような形状でも良い。
【００６７】
これまでの例では、Ｐ電極１９Ｐはマイクロ発光素子１００に対して、１個が配置されていたが、必ずしも１個に限定されない。例えば、図７の（ｂ）に示すように、Ｐ電極１  １９Ｐ１とＰ電極２  １９Ｐ２との２個を配置しても良い。Ｐ電極１  １９Ｐ１とＰ電極２  １９Ｐ２とを設けることで、一方が導通不良となった場合に他方で代替えするといった冗長機能を実現することができる。なお、ここで、冗長機能とは、システムの一部に何らかの障害が発生した場合に備えて、障害発生後でもシステム全体の機能を維持し続けられるように、予備装置を平常時からバックアップとして配置し運用しておくことを意味する。
【００６８】
また、図７の（ｃ）に示すように、Ｐ電極層もＰ電極１  １０−１とＰ電極２  １０−２とに分割することで、実質的にマイクロ発光素子１００を２個に分割することができる。Ｐ電極１  １９Ｐ１側が不良となった場合に、Ｐ電極２  １９Ｐ２を用いることで、電極の導通不良だけでなく、マイクロ発光素子１００に対しても、冗長機能を実現できる。
【００６９】
この冗長機能を実現するためには、駆動回路基板５０側に、マイクロ発光素子１００毎に、不良の有無を記憶し、動作時には正常な側のＰ電極を選択する機能を持たせる必要が有り、コスト増加要因となるが、一般的には、冗長による歩留り向上によるコスト削減効果の方が大きく、この様な冗長機能は有効である。
【００７０】
なお、この場合には、Ｐ電極層１０のパターンとメサ１６のパターンとが異なるため、フォトリソグラフィ工程が１工程増える可能性がある。しかしながら、工程増によるコストアップと、冗長機能による歩留り向上によるコストダウンのトレードオフで、Ｐ電極の分割と、Ｐ電極層の分割との何れを優先するかを決定することができる。以上のように、Ｐ電極は発光層１２を有するメサ１６上に配置されるが、必ずしも１個に限定される訳では無く、複数を配置する場合があり得る。
【００７１】
〔実施形態２〕
本実施形態は、マイクロ発光素子１００ａ同士を分離する分離溝２０が加わった点が実施形態１と異なる。分離溝２０がマイクロ発光素子１００ａの周囲を覆い、マイクロ発光素子１００ａから隣接マイクロ発光素子への光の漏洩を防止することで、コントラストの低下を防止することができる。
【００７２】
本実施形態のマイクロ発光素子１００ａの製造工程を、図８を用いて説明する。図８の（ａ）および（ｂ）は、それぞれ図３の（ａ）および（ｂ）と同じである。次に、図８の（ｃ）に示すように、分離溝２０を分割溝１５の底部に形成する。これにより、各マイクロ発光素子１００ａは分離される。
【００７３】
次に、図８の（ｄ）に示すように、分割溝１５と分離溝２０を保護膜１７で埋め、表面をＣＭＰ研磨によって、平坦化する。次に、図３の（ｄ）および（ｅ）と同様に、Ｐ溝１８ＰとＮ溝１８Ｎａを形成し、Ｐ電極１９ＰとＮ電極１９Ｎａをダマシン法で形成する。Ｎ電極１９ＮａとＮ側層１１の接続は、分離溝２０を形成した際にできるＮ側層１１の側壁において行われる。
【００７４】
マイクロ発光素子１００ａが形成されたウエハと、駆動回路基板５０が形成されたウエハとを貼合わせて、画像表示素子２００ａを形成する工程は実施形態１と同様である。このようにして形成された画像表示素子２００ａの断面図を図９に示す。図９では発光するマイクロ発光素子１００ａが存在する画素領域１以外に、外部接続領域３およびスクライブ部４についても、断面図を示した。
【００７５】
本実施形態においても、実施形態１と同様に、マイクロ発光素子１００ａのＰ電極１９ＰとＮ電極１９Ｎａは同一の配線層によって構成されており、１層の配線層のみを有する単純な構成であり、簡略な製造工程によって製造することができる。
【００７６】
さらに、画素領域１に関しては、Ｎ電極を構成する金属材料がマイクロ発光素子１００ａの周囲を覆っている。これにより、マイクロ発光素子１００ａから発した光が、隣接のマイクロ発光素子１００ａへ漏洩することを防止し、コントラストを高めることができる。それ以外の点は実施形態１と類似であり、実施形態１と同様に、貼合わせた時点で、マイクロ発光素子１００ａと駆動回路基板５０との電流経路が完成するため、貼り合せ後に、光射出面に配線を形成する必要が無い。
【００７７】
これにより、光射出面の配線による光吸収による発光効率の低下を防止できると共に、画像表示素子２００ａの製造工程を簡略化できる。また、マイクロ発光素子１００ａ単位で駆動回路と接続できるため、マイクロ発光素子１００毎に配線抵抗が異なるという問題も発生しない。また、製造工程としては、画像表示素子２００ａの駆動回路が複数配置されたウエハと、多数のマイクロ発光素子１００ａを配置したウエハとを、互いに貼合わせることで、多数の画像表示素子２００ａを一度に製造することができ、ウエハレベルで貼合わせるため、ダスト発生が少なく、高い歩留りを実現できる。
【００７８】
図９の外部接続領域３に示すように、本実施形態の構成ではＮ電極１９Ｎが化合物半導体１４の光射出面まで達している。このため、同時に形成する外部接続電極１９Ｏも化合物半導体１４の光射出面に露出させることができる。
【００７９】
外部接続電極１９Ｏは、図９に示すように、太い柱状の形状をしていても良いし、細い柱を多数並べても良く、Ｎ電極１９Ｎａと同一工程で形成することができる。外部接続電極１９Ｏの上に外部接続部５４を設けることで、画像表示素子２００ａの入出力部を形成することができる。外部接続部５４は例えば、ワイヤーボンド用のパッドや、金バンプなどでも良い。このように、本実施形態の構成によれば、低抵抗の外部接続部５４を容易に配置することができる。
【００８０】
図９のスクライブ部４では、実施形態１とは異なり、駆動回路基板５０側にも、化合物半導体１４側にも金属電極を配置していない。これは、レーザーダイシングによって画像表示素子２００を相互に分断する場合には、金属電極が無い方が好ましいためである。このようなスクライブ部４を実施形態１と組合せることも可能である。
【００８１】
〔実施形態３〕
本実施形態は、マイクロ発光素子１００ｂが金属材料で囲われている点は実施形態２と類似であるが、金属材料の構成が異なる。図１０にマイクロ発光素子１００ｂの製造工程を示す。図１０の（ａ）〜（ｃ）は、それぞれ図３の（ａ）〜（ｃ）と類似である。但し、Ｐ電極層１０を省略している。
【００８２】
図１０の（ｄ）において、保護膜１７をエッチングし、次に、Ｎ側層１１をエッチングして、Ｎ溝１８Ｎｂを形成する。その後、図１０の（ｅ）に示すように、Ｎ溝１８Ｎｂの下部に、Ｎ側コンタクト電極２１を形成する。
【００８３】
Ｎ側コンタクト電極２１はアルミニュウムのように、Ｎ側層１１と接して、反射率が高い金属材料が好ましい。貼合わせの際に用いられる電極は、金、銅、ニッケル等の材料が一般的であるが、このような材料は、例えば窒化物半導体と接した際に、その界面での光反射率は４０％〜６０％であり、約半分の光が金属材料に吸収される。これに対して、アルミニュウムや銀のような材料は、反射率が８０％以上あり、光吸収が比較的少ない。従って、実施形態２に対して、本実施形態の構成は光出力を向上させることができる。
【００８４】
図１０の（ｅ）のようなＮ溝１８Ｎｂの下部に金属材を埋め込み、上部を開口する構造は、例えばフロースパッタ法や、ＣＶＤ法で金属材料を埋め込み、表面をドライエッチバックすることで、形成することができる。
【００８５】
次に、図の１１（ａ）に示すように、Ｐ溝１８Ｐを形成し、さらに図１１の（ｂ）に示すようにＰ電極１９ＰやＮ電極１９Ｎを形成する。Ｐ電極１９ＰやＮ電極１９Ｎの主材料は、実施形態１や実施形態２と同じであるが、本実施形態では、Ｐ側層１３と直接接続するために、最下部の金属層は変更される。例えば、窒化物半導体では、パラジウム（Ｐｄ）を配置し、その上にバリアメタル層を配置することが好ましい。このように、本実施形態の構成ではＮ側層１１と接続するＮ側コンタクト電極２１が設けられているために、工程削減のために、Ｐ電極層１０を省略したが、必ずしも省略しなくても良い。
【００８６】
以上のようにして、メサ１６上にＰ電極１９Ｐ、分割溝１５上にＮ電極１９Ｎを配置し、Ｐ電極１９Ｐ、Ｎ電極１９Ｎ共に、接合面となる表面に配置され、その表面は同一材料で平坦に構成さる。Ｎ電極１９Ｎは、材料が異なる２層の配線より構成され、光射出面側のＮ側層１１と接触する側には、光反射率が高い材料により構成された配線が配置されている。
【００８７】
マイクロ発光素子１００ｂを用いて、実施形態２と同様に画像表示素子２００ｂを構成することができる。そして、実施形態２と同様の効果を実現できる。さらに、Ｎ電極１９Ｎを材料の異なる２層の配線より構成し、光射出面側のＮ側層１１と接触する側に、光反射率が高い材料により構成された配線を配置することで、実施形態２に対し、光出力を向上させることができる。
【００８８】
〔実施形態４〕
本実施形態では、マイクロ発光素子１００ｃがＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER；垂直共振器面発光レーザー）タイプのマイクロレーザー素子である点が異なる。マイクロＬＥＤ素子に比べて、発光波長のスペクトルが狭く、指向性の高い表示が可能である。
【００８９】
マイクロ発光素子１００ｃの製造方法の一例について、図１２を参照して以下に説明する。図１２の（ａ）〜（ｅ）は、それぞれ、マイクロ発光素子１００ｃの製造工程を示す断面図である。
【００９０】
図１２の（ａ）に示すように、成長基板９上に第１反射層４３、Ｎ側層１１ｃ、発光層１２およびＰ側層１３をこの順番で堆積することによって化合物半導体１４ｃを形成する。
【００９１】
第１反射層４３は、発振波長の光を反射するＤＢＲ（Distributed Bragg Reflector）である。窒化物半導体を用いて青色光を発光する場合には、第１反射層４２は、ＡｌｘＧａ（１−ｘ）Ｎ層およびＧａＮ層のペアを複数層重ねることで形成することができる。例えば、ＧａＮ層厚４６ｎｍ、ＡｌｘＧａ（１−ｘ）Ｎ層４７ｎｍ、計９３ｎｍ厚のＧａＮ／ＡｌＧａＮペアを２０層含み、総厚は１．８μｍ程度である。
【００９２】
化合物半導体１４ｃの上に、さらに、透明電極層４４と第２反射層４５とを堆積する。透明電極層４４は、ＩＴＯ（インジュウム・錫・酸化物）等の電極層であり、厚さは５０ｎｍから６００ｎｍ程度である。第２反射層４５は誘電体多層膜からなるＤＢＲである。例えば、ＴｉＯ２薄膜（厚さ３６ｎｍ）とＳｉＯ２薄膜（厚さ７７ｎｍ）のペアを１０層、全体厚は１．１μｍ程度である。青色光に対する第２反射層４５の反射率は、第１反射層４２の反射率より高い。
【００９３】
図１２の（ｂ）に示すように、第２反射層４５を積層した後、フォトリソグラフィ技術およびドライエッチング技術によって、分割溝１５を形成する。分割溝１５は、第２反射層４５、透明電極層４４、Ｐ側層１３、発光層１２、およびＮ側層１１の一部をエッチングする。分割溝１５の側面は、実施形態１のように、大きく傾斜させる必要はない。レーザー素子では水平方向に発光しないために、垂直方向に反射する必要が無いためである。
【００９４】
次に、図１２の（ｃ）に示すように、分割溝１５を保護膜１７で埋め、表面を平坦化する。さらに、図１２の（ｄ）に示すように、Ｎ溝１８ＮとＰ溝１８Ｐｃを形成する。Ｎ溝１８Ｎは、保護膜１７をエッチングして、分割溝１５の底部のＮ側層１１ｃに達する。Ｐ溝１８Ｐｃは保護膜１７と第２反射層４５をエッチングして、透明電極層４４に達する。
【００９５】
次に、図１２の（ｅ）に示すように、Ｐ電極１９ＰｃとＮ電極１９Ｎを形成する。ここで、Ｐ電極１９Ｐは発光層の上に形成されているが、発光層１２が存在する領域に対して、その中心では無く、外周部に配置されることが好ましい。Ｐ電極１９Ｐｃは第２反射層４５を貫通するため、レーザー素子の発光を阻害するためである。
【００９６】
以上のようにして、発光層１２上にＰ電極１９Ｐｃ、分割溝１５上にＮ電極１９Ｎを配置し、Ｐ電極１９Ｐｃ、Ｎ電極１９Ｎ共に、単一の配線層によって構成され、接合面となる表面に配置され、その表面は同一材料で平坦に構成されている。マイクロ発光素子１００ｃを用いて、実施形態１と同様に画像表示素子２００ｃを構成することができる。そして、実施形態１と同様の効果を実現できる。さらに、本実施形態では、実施形態１に対し、発光波長のスペクトル幅を狭め、指向性が高くすることができる。
【００９７】
〔実施形態５〕
本実施形態は、分離溝２０によって、マイクロ発光素子１００ｄが完全に分離されていない点と、マイクロ発光素子１００ｄのＮ側層側壁を金属層が直接覆っていない点において、実施形態２と異なる。
【００９８】
本実施形態のマイクロ発光素子１００ｄの構造と製造工程を図１３、図１４を用いて説明する。図１３の（ａ）および（ｂ）は、それぞれ実施形態２における図８の（ａ）および（ｂ）と同じである。
【００９９】
次に、分離溝２０を形成するが、図８の（ｃ）と異なり、完全にマイクロ発光素子を分離するのではなく、一部に残留Ｎ部２２を残している。この状態の平面図が図の１４（ａ）であり、各サブ画素を構成するマイクロ発光素子１００ｄの四つ角の内、２か所の間に、残留Ｎ部２２が配置されている。
【０１００】
なお、図の１４（ａ）のＤ−Ｄ部分の断面図が、図１３の（ｃ）である。残留Ｎ部２２は、Ｎ側層１１とＮ電極１９Ｎとを接続する部位であり、その配置は図１４の（ａ）の位置に限定する必要は無く、マイクロ発光素子１００ｄの辺の中央でも構わない。
【０１０１】
次に、図１３の（ｄ）に示すように、保護膜２３を全面に堆積する。この工程は、分離溝２０を完全に埋め込むのでは無く、ギャップ２６のように、溝が埋め残されるように、分離溝２０の幅と、保護膜２３の厚さを選ぶことが好ましい。この工程は、ＣＭＰによる平坦化も必要無く、簡略な工程である。
【０１０２】
次に、図１３の（ｅ）に示すように、保護膜２３にＰコンタクトホール２４ＰとＮコンタクトホール２４Ｎを形成する。Ｐコンタクトホール２４ＰはＰ電極層１０上に配置され、Ｎコンタクトホール２４Ｎは残留Ｎ部２２上に配置される。コンタクトホールの配置を図１４の（ｂ）に示す。
【０１０３】
次に、図１３の（ｆ）に示すように、金属材を堆積し、表面をドライエッチバックや、ＣＭＰによる研磨によって、凹部に金属材を残すことで、Ｐコンタクトホール２４Ｐ内にはＰ電極１９Ｐが形成される。また、Ｎコンタクトホール２４Ｎ内と、マイクロ発光素子１００ｄ同士の間に、Ｎ電極１９Ｎｄが形成される。さらに、ギャップ２６部分に埋め込まれる金属材は反射性の遮光部２７となる。この状態の平面図を図１４の（ｃ）に示す。
【０１０４】
本実施形態においても、実施形態２と同様に、マイクロ発光素子１００ｄのＰ電極１９ＰとＮ電極１９Ｎｄは同一の配線層によって構成されており、１層の配線層のみを有する単純な構成であり、簡略な製造工程によって製造することができる。
【０１０５】
マイクロ発光素子１００ｄを用いて、実施形態２と同様に画像表示素子２００ｄを構成することができる。本実施形態の構成は、マイクロ発光素子１００ｄは一部においてマイクロ発光素子と残留Ｎ部２２を介して繋がっている。しかしながら、接続部は非常に小さく、それ以外の部分は遮光部２７によって覆われているため、光漏洩は低減され、コントラストの低下を大幅に抑制できる。
【０１０６】
さらに、本実施形態の構成では、光射出面に配線層が露出しない。遮光部２７となった金属材は保護膜２３に覆われている。この構造は、成長基板９を剥離する際に、酸やアルカリ性の薬剤に対する耐性を大幅に向上するため、成長基板９の剥離が容易となり、生産性を向上させることができる。また、成長基板９の剥離後に、外部接続部５４を形成する際には、成長基板９との界面に存在する保護膜２３をエッチングすれば、金属材と外部接続部５４の接続抵抗を低減させることができる。
【０１０７】
〔実施形態６〕
本実施形態は、実施形態５と実施形態３とを組み合わせた構成である。本実施形態のマイクロ発光素子１００ｅの構造と製造工程を図１５〜図１７を用いて説明する。図１５の（ａ）および（ｂ）は、それぞれ実施形態２における図８の（ａ）および（ｂ）と同じである。
【０１０８】
次に、分離溝２０を形成するが、図８の（ｃ）と異なり、完全にマイクロ発光素子を分離するのではなく、一部に残留Ｎ部２２を残している。この状態の平面図が図の１７（ａ）であり、隣接する２個のマイクロ発光素子１００ｅ間に、残留Ｎ部２２が配置されている。なお、図の１７の（ａ）のＥ−Ｅ部分の断面図が、図１５の（ｃ）である。残留Ｎ部２２は、Ｎ側層１１とＮ電極１９Ｎとを接続する部位であり、その配置は図１７の（ａ）の位置に限定する必要は無く、マイクロ発光素子１００ｅの角部でも構わない。
【０１０９】
次に、図１５の（ｄ）に示すように、保護膜２３を全面に堆積する。この工程は、分離溝２０を完全に埋め込むのでは無く、ギャップ２６のように、溝が埋め残されるように、分離溝２０の幅と、保護膜２３の厚さを選ぶことが好ましい。この工程は、ＣＭＰによる平坦化も必要無く、簡略な工程である。
【０１１０】
次に、図１５の（ｅ）に示すように、保護膜２３にＰコンタクトホール２４ＰとＮコンタクトホール２４Ｎを形成する。Ｐコンタクトホール２４ＰはＰ電極層１０上に配置され、Ｎコンタクトホール２４Ｎは残留Ｎ部２２上に配置される。
【０１１１】
次に、図１５の（ｆ）に示すように、金属材を堆積し、表面をドライエッチバックや、ＣＭＰによる研磨によって、凹部に金属材を残すことで、Ｐコンタクトホール２４Ｐ内には下部Ｐ電極２５Ｐが形成される。また、Ｎコンタクトホール２４Ｎに下部Ｎ電極２５Ｎが形成される。さらに、ギャップ２６部分に埋め込まれる金属材は反射性の遮光部２７となる。この状態の平面図を図１７の（ｂ）に示す。本工程で堆積される金属材は、マイクロ発光素子１００ｅが発する光に対して、反射率の高い材料によって構成される。一般には、アルミニュウムや銀である。
【０１１２】
次に、図１６の（ａ）に示すように、保護膜１７ｅを堆積し、ＣＭＰ研磨によって、表面を平坦化する。続いて、図の１６（ｂ）および（ｃ）に示すように、実施形態１と同様にＰ溝１８ＰとＮ溝１８Ｎを形成し、ダマシン法によって、Ｐ電極１９ＰとＮ電極１９Ｎを形成する。
【０１１３】
図１６の（ｂ）および（ｃ）は、それぞれ図１７の（ｂ）のＦ−Ｆ部分の断面図である。Ｎ溝１８Ｎは、下部Ｎ電極２５Ｎの上にあれば良いため、配置の自由度が高く、図１７の（ｂ）に示すように、Ｐ電極１９Ｐとの距離が最大となる点に配置することで、短絡不良を低減させることができる。
【０１１４】
以上のようにして、メサ１６上にＰ電極１９Ｐ、分割溝１５上にＮ電極１９Ｎを配置し、Ｐ電極１９Ｐ、Ｎ電極１９Ｎ共に、接合面となる表面に配置され、その表面は同一材料で平坦に構成される。
【０１１５】
マイクロ発光素子１００ｅを用いて、実施形態２と同様に画像表示素子２００ｅを構成することができる。本実施形態の構成は、マイクロ発光素子１００ｅは一部においてマイクロ発光素子と残留Ｎ部２２を介して繋がっている。しかしながら、接続部は非常に小さく、それ以外の部分は遮光部２７によって覆われているため、光漏洩は低減され、コントラストの低下を大幅に抑制できる。
【０１１６】
従って実施形態２と同様の効果を実現できる。さらに、本実施形態の構成では、マイクロ発光素子１００ｅを透明な絶縁膜で覆い、その外側に反射率の高い金属を配置することで、反射率を向上し、光出力を一層向上させることができる。
【０１１７】
さらに、本実施形態の構成では、実施形態５と同様に、光射出面に配線層が露出しない。遮光部２７となった金属材は保護膜２３に覆われている。この構造は、成長基板９を剥離する際に、酸やアルカリ性の薬剤に対する耐性を大幅に向上するため、成長基板９の剥離が容易となり、生産性を向上させることができる。また、成長基板９の剥離後に、外部接続部５４を形成する際には、成長基板９との界面に存在する保護膜２３をエッチングすれば、金属材と外部接続部５４の接続抵抗を低減させることができる。
【０１１８】
〔まとめ〕
本発明の態様１に係るマイクロ発光素子は、光射出面の側から順に、第１導電層、発光層、および上記第１導電層と反対の導電型を有する第２導電層を積層した化合物半導体を備えたマイクロ発光素子であって、上記光射出面と対向する他方の面に、上記第１導電層と接続する第１電極と、上記第２導電層と接続する第２電極とが配置されており、上記第２電極は上記発光層上に配置され、上記第１電極は、上記発光層と、他のマイクロ発光素子の発光層とを分割する境界の領域である分割領域に配置されており、上記第１電極の上記他方の面側の表面と上記第２電極の上記他方の面側の表面とが同一平面上にあり、上記第１電極と上記第２電極とは共に単一の配線層よりなる構成である。
【０１１９】
上記構成によれば、第１電極および第２電極のそれぞれが、同一平面（接合面）上に形成されている。これにより、１回の接続工程にて第１電極および第２電極のそれぞれを同時に駆動回路基板の第１駆動電極および第２駆動電極に貼付けることができる。また、上記構成によれば、マイクロ発光素子の光射出側には一切配線を設ける必要が無い。このため、発光効率の低下を抑制し、かつ製造コストを低減することができる。
【０１２０】
本発明の態様２に係るマイクロ発光素子は、光射出面の側から順に、第１導電層、発光層、および上記第１導電層と反対の導電型を有する第２導電層を積層した化合物半導体を備えたマイクロ発光素子であって、上記光射出面と対向する他方の面に、上記第１導電層と接続する第１電極と、上記第２導電層と接続する第２電極とが配置されており、上記第２電極は上記発光層上に配置され、上記第１電極は、上記発光層と、他のマイクロ発光素子の発光層とを分割する境界の領域である分割領域に配置されており、上記第１電極の上記他方の面側の表面と上記第２電極の上記他方の面側の表面とが同一平面上にあり、上記第１電極は、上記光射出面側に第１の金属材を配置し、上記他方の面側に第２の金属材を配置しており、上記第１の金属材は、上記第２の金属材に比べて、反射率が高い構成である。
【０１２１】
本発明の態様３に係るマイクロ発光素子は、上記態様１または２において、上記マイクロ発光素子が、上記他のマイクロ発光素子の少なくとも一部と接続していても良い。
【０１２２】
本発明の態様４に係るマイクロ発光素子は、上記態様１または２において、上記マイクロ発光素子が、上記他のマイクロ発光素子と完全に分離されていても良い。
【０１２３】
本発明の態様５に係るマイクロ発光素子は、上記態様１〜４の何れかにおいて、上記第１電極が、上記マイクロ発光素子の周囲を覆っていても良い。
【０１２４】
本発明の態様６に係るマイクロ発光素子は、上記態様１〜５の何れかにおいて、上記第１電極が、上記光射出面に達していても良い。
【０１２５】
本発明の態様７に係るマイクロ発光素子は、上記態様１〜６の何れかにおいて、上記マイクロ発光素子は、発光ダイオードであり、上記発光層を上記他のマイクロ発光素子の発光層と分割する分割溝の側壁が、上記発光層のなす面に対して、４５度±１０度の範囲で傾斜していても良い。
【０１２６】
本発明の態様８に係るマイクロ発光素子は、上記態様１〜７の何れかにおいて、上記マイクロ発光素子は、上記第２電極を複数有していても良い。
【０１２７】
本発明の態様９に係るマイクロ発光素子は、上記態様１または２において、上記マイクロ発光素子が、垂直共振器面発光レーザーのレーザーダイオード構造を有していても良い。
【０１２８】
本発明の態様１０に係る画像表示素子は、上記態様１〜９の何れかのマイクロ発光素子が、駆動回路基板上に配置され、上記マイクロ発光素子の上記第２電極および上記第１電極のそれぞれが、上記駆動回路基板上の対応する第２駆動電極および第１駆動電極と接続されていることが好ましい。
【０１２９】
本発明の態様１１に係る画像表示素子は、上記態様１０において、上記画像表示素子が、全面に化合物半導体が配置されていても良い。
【０１３０】
本発明の態様１２に係る画像表示素子は、上記態様１０または１１において、上記化合物半導体の上記光射出面の上に、外部接続部が設けられていても良い。
【０１３１】
本発明の態様１３に係る画像表示素子は、上記態様１０〜１２の何れかにおいて、上記画像表示素子が、上記マイクロ発光素子と上記駆動回路基板の接合面において、上記マイクロ発光素子側および上記駆動回路基板側の一方に、電極を配置した領域を有していても良い。
【０１３２】
本発明の態様１４に係るマイクロ発光素子の形成方法は、成長基板上に、第１導電層、発光層、第１導電層と反対導電型の第２導電層を順に堆積し、化合物半導体を成長する工程と、上記成長基板上において、上記化合物半導体の上記発光層をマイクロ発光素子毎に分割する分割溝を形成する工程と、上記分割溝上に保護膜を堆積し、その表面を平坦化する工程と、上記発光層上に上記第２導電層と接続する第２電極を形成し、上記分割溝上に上記第１導電層と接続する第１電極を形成する工程を含み、上記第２電極および上記第１電極のそれぞれの表面は、平坦に形成される方法である。
【０１３３】
本発明の態様１５に係る画像表示素子の形成方法は、上記態様１４のマイクロ発光素子の形成方法によりマイクロ発光素子を形成する工程と、上記マイクロ発光素子を駆動する駆動回路を半導体基板上に形成する工程と、上記マイクロ発光素子を上記半導体基板の表面に貼合わせる工程と、上記マイクロ発光素子の成長基板を除去する工程と、を含む方法である。
【０１３４】
〔本発明の別の表現〕
本発明は、以下のように表現することもできる。すなわち、本発明の一態様に係るマイクロ発光素子は、光射出面（第１面）側から順に、第１導電層、発光層、および第１導電層と反対導電型の第２導電層を積層した化合物半導体を有し、上記化合物半導体の発光層はマイクロ発光素子毎に分割されており、上記マイクロ発光素子の光射出面（第１面）と対向する他方の面（第２面）に、上記第２導電層と接続する第２電極と、上記第１導電層と接続する第１電極が配置されており、上記第２電極は上記発光層上に配置され、上記第１電極は上記分割領域に配置されており、上記第１電極および上記第２電極の表面は同材料で構成され、かつ、平坦である構成である。
【０１３５】
また、本発明の一態様に係るマイクロ発光素子は、上記マイクロ発光素子が、隣接するマイクロ発光素子と接続していても良い。
【０１３６】
また、本発明の一態様に係るマイクロ発光素子は、上記マイクロ発光素子が、隣接するマイクロ発光素子と大部分が分離されていても良い。
【０１３７】
また、本発明の一態様に係るマイクロ発光素子は、上記マイクロ発光素子が、隣接するマイクロ発光素子と完全に分離されていても良い。
【０１３８】
また、本発明の一態様に係るマイクロ発光素子は、上記第２電極が、上記マイクロ発光素子の周囲の大部分を覆っていても良い。
【０１３９】
また、本発明の一態様に係るマイクロ発光素子は、上記第１電極が第１面に達していても良い。
【０１４０】
また、本発明の一態様に係るマイクロ発光素子は、上記第１電極が、第１面側に第１の金属材を配置し、第２面側に第２の金属材を配置しており、第１の金属材は第２の金属材に比べて、反射率が高くても良い。
【０１４１】
また、本発明の一態様に係るマイクロ発光素子は、上記マイクロ発光素子が、発光ダイオードであり、上記発光層を分割する分割溝の側壁が、上記発光層のなす面に対して、４５度±１０度の範囲で傾斜していても良い。
【０１４２】
また、本発明の一態様に係るマイクロ発光素子は、上記マイクロ発光素子が、複数の上記第２電極を有しても良い。
【０１４３】
また、本発明の一態様に係るマイクロ発光素子は、上記マイクロ発光素子が、ＶＣＳＥＬ型のレーザーダイオード構造を有していても良い。
【０１４４】
また、本発明の一態様に係る画像表示素子は、上記マイクロ発光素子を、駆動回路基板上に配置し、上記マイクロ発光素子の上記第２電極および上記第１電極は、それぞれ、上記駆動回路基板上の対応する上記第２駆動電極と上記第１駆動電極に接続していても良い。
【０１４５】
また、本発明の一態様に係る画像表示素子は、上記画像表示素子が、全面に化合物半導体を配置しても良い。
【０１４６】
また、本発明の一態様に係る画像表示素子は、上記化合物半導体の上記第１面の上に、外部接続部を設けても良い。
【０１４７】
また、本発明の一態様に係る画像表示素子は、上記画像表示素子が、上記マイクロ発光素子と上記駆動回路基板の接合面において、上記マイクロ発光素子側と上記駆動回路基板側の一方のみに、電極を配置した領域を有しても良い。
【０１４８】
また、本発明の一態様に係るマイクロ発光素子の形成方法は、成長基板上に、第１導電層、発光層、第１導電層と反対導電型の第２導電層を順に堆積し、化合物半導体を成長する工程と、上記成長基板上において、上記化合物半導体の発光層をマイクロ発光素子毎に分割する分割溝を形成する工程と、上記分割溝上に保護膜を堆積し、その表面を平坦化する工程と、上記発光層上に上記第２導電層と接続する第２電極を形成し、上記分割溝上に上記第１導電層と接続する第１電極を形成する工程を含み、上記第２電極および上記第１電極の少なくとも表面は、同時に、平坦に形成されても良い。
【０１４９】
また、本発明の一態様に係る画像表示素子の形成方法は、上記マイクロ発光素子の形成方法によりマイクロ発光素子を形成する工程と、上記マイクロ発光素子を駆動する駆動回路を含む駆動回路を半導体基板上に形成する工程と、上記マイクロ発光素子を上記半導体基板の表面に貼合わせる工程と、上記マイクロ発光素子の成長基板を除去する工程よりなっても良い。
【０１５０】
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【０１５１】
１  画素領域
２  ダミー領域
３  外部接続領域
４  スクライブ部
５  画素
６  青サブ画素
７  赤サブ画素
８  緑サブ画素
９  成長基板
１０、１０−１、１０−２  Ｐ電極層
１１、１１ｃ  Ｎ側層
１２  発光層
１３  Ｐ側層
１４、１４ｃ  化合物半導体
１５  分割溝
１６  メサ
１７、１７ｅ  保護膜
１８Ｐ  Ｐ溝
１８Ｎ、１８Ｎａ、１８Ｎｂ  Ｎ溝
１９Ｐ、１９Ｐ１、１９Ｐ２、  Ｐ電極
１９Ｎ、１９Ｎａ、１９Ｎｄ  Ｎ電極
１９Ｏ  外部接続電極
２０  分離溝
２１  Ｎ側コンタクト電極  
２２  残留Ｎ部
２３  下部保護膜
２４Ｐ  Ｐコンタクトホール
２４Ｎ  Ｎコンタクトホール
２５Ｐ  下部Ｐ電極
２５Ｎ  下部Ｎ電極
２６  ギャップ
２７  遮光部
４３  第１反射層
４４  透明電極層
４５  第２反射層
４６  開口部
５０  駆動回路基板
５１  Ｐ側電極
５２  Ｎ側電極
５３  ダミー電極
５４  外部接続部
５５  絶縁膜
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ  マイクロ発光素子
２００、２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ  画像表示素子
【図１】
2019204823.tif 000003
【図２】
2019204823.tif 000004
【図３】
2019204823.tif 000005
【図４】
2019204823.tif 000006
【図５】
2019204823.tif 000007
【図６】
2019204823.tif 000008
【図７】
2019204823.tif 000009
【図８】
2019204823.tif 000010
【図９】
2019204823.tif 000011
【図１０】
2019204823.tif 000012
【図１１】
2019204823.tif 000013
【図１２】
2019204823.tif 000014
【図１３】
2019204823.tif 000015
【図１４】
2019204823.tif 000016
【図１５】
2019204823.tif 000017
【図１６】
2019204823.tif 000018
【図１７】
2019204823.tif 000019