(57)【要約】【課題】半導体デバイス（３００）を形成するための方法（１００）である。【解決手段】半導体基板（３１０）上に第１の注入窓を有するマスク層を形成（１１０）することと、半導体デバイス（３００）のドーピング領域（３２０）の第１の部分を形成するために、ドーパントを第１の注入窓を通して第１の注入エネルギによって半導体基板（３１０）内に注入（１２０）することと、を含む、方法が提案される。マスク層の第２の注入窓を形成するために、マスク層が適合（１３０）される。さらに、ドーパントが第２の注入窓を通して第２の注入エネルギによって半導体基板（３１０）内に注入（１４０）される。第２の注入エネルギは、第１の注入エネルギとは異なり、第１の注入窓の横方向寸法は、第２の注入窓の横方向寸法とは異なる。【選択図】図５ｃ
2019204952.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイス（３００）を形成するための方法（１００）であって、前記方法（１００）は、
半導体基板（３１０）上に第１の注入窓を含むマスク層を形成（１１０）するステップと、
前記半導体デバイス（３００）のドーピング領域（３２０）の第１の部分を形成するために、ドーパントを前記第１の注入窓を通して第１の注入エネルギによって前記半導体基板（３１０）内に注入（１２０）するステップと、
前記マスク層の第２の注入窓を形成するために、前記マスク層を適合（１３０）させるステップと、
前記半導体デバイス（３００）の前記ドーピング領域（３２０）の第２の部分を形成するために、ドーパントを前記第２の注入窓を通して第２の注入エネルギによって前記半導体基板（３１０）内に注入（１４０）するステップと、
を含み、
前記第２の注入エネルギは、前記第１の注入エネルギとは異なり、
前記第１の注入窓の横方向寸法は、前記第２の注入窓の横方向寸法とは異なる、
方法（１００）。
【請求項２】
前記第２の注入エネルギは、前記第１の注入エネルギより低く、
かつ／または、
前記第２の注入窓の横方向寸法は、前記第１の注入窓の横方向寸法より大きい、
請求項１記載の方法（１００）。
【請求項３】
前記第２の注入エネルギは、前記第１の注入エネルギより高く、
かつ／または、
前記第２の注入窓の横方向寸法は、前記第１の注入窓の横方向寸法より小さい、
請求項１記載の方法（１００）。
【請求項４】
前記第１の注入エネルギのドーパントおよび前記第２の注入エネルギのドーパントは、第１の導電型である、
請求項１から３までのいずれか１項記載の方法（１００）。
【請求項５】
前記第２の注入窓の横方向寸法と前記第１の注入窓の横方向寸法との間の差は、前記第２の注入エネルギと前記第１の注入エネルギとの間の差に依存している、
請求項１から４までのいずれか１項記載の方法（１００）。
【請求項６】
前記第１の注入窓の横方向寸法と前記第２の注入窓の横方向寸法との間の差は、少なくとも２０ｎｍ、最大で２００ｎｍである、
請求項１から５までのいずれか１項記載の方法（１００）。
【請求項７】
前記第２の注入窓の横方向領域は、前記第１の注入窓の横方向領域を含む、
請求項１から６までのいずれか１項記載の方法（１００）。
【請求項８】
前記マスク層を適合（１３０）させるステップは、前記第２の注入窓を獲得するために、前記マスク層をエッチングして前記第１の注入窓の横方向寸法を増加させるステップを含む、
請求項１から７までのいずれか１項記載の方法（１００）。
【請求項９】
前記マスク層を適合（１３０）させるステップは、前記第２の注入窓を獲得するために、前記第１の注入窓の縁部にスペーサを形成して前記第１の注入窓の横方向寸法を減少させるステップを含む、
請求項１から８までのいずれか１項記載の方法（１００）。
【請求項１０】
前記ドーパントを前記第１の注入窓を通して注入するステップの間に、前記第１の注入窓内に散乱層を配置する、
請求項１から９までのいずれか１項記載の方法（１００）。
【請求項１１】
前記方法（１００）はさらに、
前記マスク層の第３の注入窓を形成するために、前記マスク層を適合させるステップと、
前記半導体デバイスの前記ドーピング領域の第３の部分を形成するために、ドーパントを前記第３の注入窓を通して第３の注入エネルギによって前記半導体基板内に注入するステップと、
を含み、
前記第３の注入エネルギは、前記第１の注入エネルギおよび前記第２の注入エネルギとは異なり、
前記第３の注入窓の横方向寸法は、前記第１の注入窓および前記第２の注入窓の横方向寸法とは異なる、
請求項１から１０までのいずれか１項記載の方法（１００）。
【請求項１２】
前記第２の注入窓を獲得するために前記マスク層を適合させるステップの前に、前記マスク層は、少なくとも１．５μｍの厚さを有する、
請求項１から１１までのいずれか１項記載の方法（１００）。
【請求項１３】
前記第１の注入エネルギは、少なくとも５０ｋｅＶ、最大で２．５ＭｅＶだけ、前記第２の注入エネルギとは異なる、
請求項１から１２までのいずれか１項記載の方法（１００）。
【請求項１４】
前記半導体基板（３１０）は、炭化ケイ素基板、ガリウムヒ素基板または窒化ガリウム基板である、
請求項１から１３までのいずれか１項記載の方法（１００）。
【請求項１５】
前記ドーピング領域は、半導体デバイスのアノード領域、半導体デバイスのカソード領域、半導体デバイスのベース領域、半導体デバイスのエミッタ領域、半導体デバイスのソース領域、半導体デバイスのドレイン領域、半導体デバイスのコレクタ領域、半導体デバイスのボディ領域、半導体デバイスのゲート領域、半導体デバイスの電流拡散領域、半導体デバイスの遮蔽領域、半導体デバイスの縁部終端領域、のうちの少なくとも１つまたは一部である、
請求項１から１４までのいずれか１項記載の方法（１００）。
【請求項１６】
前記ドーピング領域（３２０）の前記第１の部分の最大横方向寸法は、前記ドーピング領域（３２０）の前記第２の部分の最大横方向寸法の５％未満だけ、前記ドーピング領域（３２０）の前記第２の部分の最大横方向寸法とは異なる、
請求項１から１５までのいずれか１項記載の方法（１００）。
【請求項１７】
半導体デバイス（３００）を形成するための方法（２００）であって、前記方法（２００）は、
半導体基板（３１０）上に第１の注入窓を含む第１のマスク層を形成（２１０）するステップと、
前記半導体基板（３１０）のドーピング領域（３２０）の第１の部分を形成するために、ドーパントを前記第１の注入窓を通して第１の注入エネルギによって前記半導体基板（３１０）内に注入（２２０）するステップと、
前記半導体基板（３１０）上に第２の注入窓を含む第２のマスク層を形成（２３０）するステップと、
前記半導体基板（３１０）の前記ドーピング領域（３２０）の第２の部分を形成するために、ドーパントを前記第２の注入窓を通して第２の注入エネルギによって前記半導体基板（３１０）に注入（２４０）するステップと、
を含み、
前記第２の注入窓の横方向寸法と前記第１の注入窓の横方向寸法との間の差を、前記第２の注入エネルギと前記第１の注入エネルギとの間の差に依存して選択する、
方法（２００）。
【請求項１８】
半導体デバイス（３００）であって、
半導体基板（３１０）と、
前記半導体基板（３１０）内に配置されたドーピング領域（３２０）と、
を含み、
前記ドーピング領域（３２０）の垂直部分の垂直方向広がり（３３０）は、少なくとも３００ｎｍであり、
前記ドーピング領域（３２０）の垂直断面積における前記ドーピング領域（３２０）の垂直部分内の前記ドーピング領域（３２０）の最小横方向寸法（３４０）は、前記ドーピング領域（３２０）の前記垂直部分内の前記ドーピング領域の平均横方向寸法の少なくとも９０％であり、
前記ドーピング領域（３２０）の前記垂直部分内の前記ドーピング領域（３２０）の最大横方向寸法（３５０）は、前記ドーピング領域（３２０）の前記垂直部分内の前記ドーピング領域（３２０）の平均横方向寸法の最大で１１０％である、
半導体デバイス（３００）。
【請求項１９】
前記半導体基板（３１０）は、ワイドバンドギャップ半導体基板および／または炭化ケイ素基板である、
請求項１７記載の方法、または、請求項１８記載の半導体デバイス（３００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本提示による例は、半導体デバイスおよび半導体デバイスを形成するための方法に関する。
【背景技術】
【０００２】
半導体デバイスを形成することは、イオン注入を含むことができる。例えば、複数のドーパントをそれぞれ異なる注入エネルギによって半導体基板内に注入することができる。複数のドーパントを注入することによって形成される１つのドーピング領域は、ばらつきのある横方向広がりを有する可能性があり、この横方向広がりは、半導体基板の表面までの距離に依存し得る。ばらつきのある横方向広がりは、結果的に、例えばドーピング領域の垂直方向の不均一な境界をもたらすこととなる。ドーパントを半導体基板内に注入するための改善された概念に対する要望が存在し得る。
【発明の概要】
【課題を解決するための手段】
【０００３】
１つの例は、半導体デバイスを形成するための方法に関する。本方法は、半導体基板上に第１の注入窓を含むマスク層を形成することを含む。本方法はさらに、半導体デバイスのドーピング領域の第１の部分を形成するために、ドーパントを第１の注入窓を通して第１の注入エネルギによって半導体基板内に注入することを含む。マスク層の第２の注入窓を形成するために、マスク層が適合され、半導体デバイスのドーピング領域の第２の部分を形成するために、ドーパントが第２の注入窓を通して第２の注入エネルギによって半導体基板内に注入される。第２の注入エネルギは、第１の注入エネルギとは異なり、第１の注入窓の横方向寸法は、第２の注入窓の横方向寸法とは異なる。
【０００４】
さらなる例は、半導体基板上に第１のマスク層を形成することを含む、半導体デバイスを形成するための方法に関する。第１のマスク層は、第１の注入窓を含む。本方法はさらに、半導体基板のドーピング領域の第１の部分を形成するために、ドーパントを第１の注入窓を通して第１の注入エネルギによって半導体基板内に注入することを含む。半導体基板上に、第２のマスク層が形成される。第２のマスク層は、第１の注入窓とは異なる第２の注入窓を含む。半導体基板のドーピング領域の第２の部分を形成するために、ドーパントが第２の注入窓を通して第２の注入エネルギによって半導体基板内に注入される。第２の注入窓の横方向寸法と第１の注入窓の横方向寸法との間の差が、第２の注入エネルギと第１の注入エネルギとの間の差に依存して選択される。
【０００５】
１つの例は、半導体基板と、半導体基板内に配置されたドーピング領域と、を含む、半導体デバイスに関する。ドーピング領域の垂直部分の垂直方向広がりは、３００ｎｍより大きい。ドーピング領域の垂直断面積におけるドーピング領域の垂直部分内のドーピング領域の最小横方向寸法は、ドーピング領域の垂直部分内のドーピング領域の平均横方向寸法の少なくとも９０％であり、ドーピング領域の垂直部分内のドーピング領域の最大横方向寸法は、ドーピング領域の垂直部分内のドーピング領域の平均横方向寸法の最大で１１０％である。
【０００６】
図面の簡単な説明
以下では、装置および／または方法のいくつかの例が、添付の図面を参照しながら単なる例として説明される。
【図面の簡単な説明】
【０００７】
【図１】半導体基板上にマスク層を設けることと、マスク層を適合させることと、を含む、半導体デバイスを形成するための方法のフローチャートである。
【図２】半導体基板上に２つのマスク層を形成することを含む、半導体デバイスを形成するための方法のフローチャートである。
【図３】最小横方向広がりおよび最大横方向広がりを含むドーピング領域を有する半導体デバイスの概略断面図である。
【図４】半導体デバイスのドーピング領域の先細った横方向広がりを有する半導体デバイスの概略断面図である。
【図５ａ】注入マスクのエッチバックを使用してドーピング領域を形成する１つの例を示す図である。
【図５ｂ】注入マスクのエッチバックを使用してドーピング領域を形成する１つの例を示す図である。
【図５ｃ】注入マスクのエッチバックを使用してドーピング領域を形成する１つの例を示す図である。
【図６】トランジスタを含む半導体デバイスの概略断面図である。
【図７】ダイオードを含む半導体デバイスの概略断面図である。
【発明を実施するための形態】
【０００８】
いくつかの例が図示された添付の図面を参照しながら、種々の例をより完全に説明する。図面では、線、層および／または領域の厚さは、見やすくするために誇張されている場合がある。
【０００９】
したがって、さらなる例は、種々の修正形態および代替形態が可能であるが、図面には、そのうちのいくつかの特定の例が示されており、続いて詳細に説明される。しかしながら、この詳細な説明は、さらなる例を、説明した特定の形態に限定するものではない。さらなる例は、本開示の範囲内に含まれる全ての修正形態、等価形態、および代替形態を網羅し得る。同一または類似の参照符号は、図面の説明を通して同一または類似の要素を指しており、これらの同一または類似の要素は、同一または類似の機能を提供しながら、相互に比較した場合に同一または修正された形態で実装され得るものである。
【００１０】
ある要素が別の要素に「接続」または「結合」されていると記載されている場合には、これらの要素は、直接的に接続または結合されていてもよいし、または１つまたは複数の介在要素を介して接続または結合されていてもよいことが理解されるであろう。２つの要素ＡおよびＢが「または」を使用して組み合わされている場合には、このことが、明示的または暗示的に別段の規定がない限り、全ての可能な組み合わせ、すなわちＡのみ、Ｂのみ、ならびにＡおよびＢを開示していることを理解すべきである。同じ組み合わせについての代替的な表現は、「ＡおよびＢのうちの少なくとも一方」または「Ａおよび／またはＢ」である。３つ以上の要素の組み合わせに関しても同じことが準用される。さらに、ある要素（例えば層またはマスク）が、さらなる要素「上」にある（例えば「上に」配置されている）場合には、このことは、前記要素が前記さらなる要素の「真上に」配置されていることを必ずしも意味しない。むしろ、前記要素と前記さらなる要素との間にさらなる構成要素（例えばさらなる層）を配置してもよい。
【００１１】
本明細書において特定の例を説明する目的で使用される用語は、さらなる例を限定することを意図するものではない。“a”，“an”，および“the”のような単数形が使用されており、単一の要素のみを使用することが必須であると明示的にも暗示的にも定義されていない場合はいつでも、さらなる例が、同じ機能を実装するために複数の要素を使用してもよい。同様にして、ある１つの機能が複数の要素を使用して実装されると後述されている場合には、さらなる例が、単一の要素または単一の処理エンティティを使用して同じ機能を実装してもよい。「含む」を意味する用語“comprises”，“comprising”，“includes”，および／または“including”は、これらが使用される場合には、記載された特徴、整数、ステップ、動作、プロセス、行為、要素および／または構成要素が存在することを特定するものであるが、ただし、１つまたは複数の他の特徴、整数、ステップ、動作、プロセス、行為、要素、構成要素および／またはそれらの任意のグループが存在すること、または追加されることを排除するものではないことがさらに理解されるであろう。
【００１２】
別段の規定がない限り、全ての用語（技術的および科学的な用語を含む）は、本明細書において、各例が属する技術分野の通常の意味で使用されている。
【００１３】
ドーパントを、マスク層を介してイオン注入によってワイドバンドギャップ半導体基板内に、特に炭化ケイ素基板内に注入する場合には、例えばシリコン基板とは対照的に、外来原子は、もはや拡散によって半導体内を移動することはできない。したがって、均質な注入（例えば半導体表面に対して垂直な、略ボックス型のプロファイル）を形成するためには、複数回の注入を実施しなければならないことがある。また、１８００℃の温度での活性化でも、いくつかのドーパント（例えば窒化物（Ｎ）、アルミニウム（Ａｌ））を使用した場合には、拡散が起こらない可能性がある。
【００１４】
半導体材料へのイオン注入は、横方向ストラグリングを引き起こす可能性がある。注入エネルギを増加させると、ドーピング領域の横方向広がりを増加させることができる。複数回の注入を、同一のマスクを介して、例えば同一の注入窓を使用して、複数の異なる注入エネルギによって実施した場合には、（例えば図４に示されるように）半導体基板内に幾分膨らんだ注入プロファイルが生じる結果となる可能性がある。
【００１５】
したがって、いくつかの実施形態では、例えば注入が深くなるにつれて増加する横方向ストラグリングをマスク層によって補償することができるように、カスタマイズされたマスク層（例えばレジストマスク）を介して、複数の個々の注入物をこれらの各自の注入エネルギに依存して注入することが提案される。その結果、より鮮明な注入プロファイルを獲得することができる。
【００１６】
図１は、マスク層を設けることと、マスク層を適合させることと、を含む、半導体デバイスを形成するための方法１００のフローチャートを示す。方法１００は、半導体基板上にマスク層を形成１１０することを含むことができる。半導体基板は、半導体ウェハおよびエピタキシャル成長半導体層のうちの少なくとも一方を含むことができる。半導体基板は、主延在平面に沿って横方向に延在する。半導体基板は、主延在平面に対して垂直に、すなわち垂直方向では、半導体基板の横方向広がりと比較して小さい厚さを有することができる。
【００１７】
マスク層は、第１の注入窓を含むことができる。例えば、マスク層を半導体基板の表側の表面に設けることができる。マスク層は、レジスト層（例えばフォトレジスト）、酸化物層、金属層および／または窒化物層を含むことができるか、またはマスク層は、上述した層のうちの１つからなることができる。マスク層を形成１１０することは、半導体基板上に層を形成することと、第１の注入窓を形成するために例えばエッチングによって層の一部を除去することと、を含むことができる。
【００１８】
方法１００は、ドーパントを注入１２０することを含むことができる。ドーパントを第１の注入窓を通して第１の注入エネルギによって半導体基板内に注入することができる。マスク層が形成１１０された後、このマスク層が半導体基板上に位置している間に、ドーパントを注入１２０することができる。半導体デバイスのドーピング領域の第１の部分を形成するために、ドーパントを注入１２０することができる。例えば、ドーピング領域の第１の部分の最大横方向広がりを、ドーピング領域の第１の部分の最大垂直方向広がりより大きくすることができる。
【００１９】
方法１００はさらに、マスク層を適合１３０させることを含むことができる。マスク層の第２の注入窓を形成するために、マスク層を適合１３０させることができる。第１の注入窓の中心位置を、第２の注入窓の中心位置に等しくすることができる。注入窓の横方向広がりに関して、第２の注入窓を、第１の注入窓とは異ならせることができる。１つの例では、マスク層を適合１３０させることは、第１の注入窓の横方向寸法を増加または減少させることを含むことができる。例えば、注入窓の全ての縁部を均等に変更または修正することができる。
【００２０】
例えば、第１の注入窓の横方向寸法を、第２の注入窓の横方向寸法とは異ならせることができる。これら２つの横方向寸法は、注入窓に関する同じ幾何学的パラメータ、例えば注入窓の長さまたは幅を表すことができる。例えば、第１の注入窓および／または第２の注入窓が、横断面において長方形または正方形である場合には、第１の注入窓および／または第２の注入窓の横方向寸法を、第１の注入窓および／または第２の注入窓の縁部の幅または長さとすることができる。代替的に、第１の注入窓および／または第２の注入窓は、楕円形または円形の横断面を有していてもよく、また、第１の注入窓および／または第２の注入窓の横方向寸法を、第１の注入窓および／または第２の注入窓の半径としてもよい。第１の注入窓の横方向寸法および第２の注入窓の横方向寸法を、半導体基板の表側の表面に対して平行に同じ方向に（すなわち少なくとも一方の横方向に沿って）測定することができる。例えば、第１の注入窓および第２の注入窓は、長方形であり、第２の注入窓の幅および／または長さを、第１の注入窓の幅および／または長さとは異ならせることができる。
【００２１】
方法１００はさらに、マスク層を適合させた後、ドーパントを第２の注入エネルギによって半導体基板内に注入１４０することを含むことができる。ドーパントをマスク層の第２の注入窓を通して第２の注入エネルギによって注入１４０することができる。半導体デバイスのドーピング領域の第２の部分を、例えばドーピング領域の第１の部分に隣接するように形成するために、ドーパントを注入１４０することができる。方法１００の少なくとも１つの例では、第２の部分を形成するために注入１４０されるドーパントを、ドーピング領域の第１の部分を通して注入することができる。
【００２２】
第１の注入エネルギによって注入されるドーパントと、第２の注入エネルギによって注入されるドーパントと、を両方とも第１の導電型とすることができ、なお、この第１の導電型は、ｎ型またはｐ型のうちのいずれか一方であってよい。概して、注入されるそれぞれのドーパント、例えば第３の注入エネルギ等によって注入されるドーパントを、第１の導電型とすることができる。代替的に、それぞれ異なるエネルギによって注入される複数のドーパントのうちの少なくとも１つを、第１の導電型とは反対の第２の導電型としてもよい。例えば、第１の注入エネルギによって注入されるドーパントを第１の導電型とすることができ、第２の注入エネルギによって注入されるドーパントを第２の導電型とすることができる。第１の導電型をｎ型として、第２の導電型をｐ型としてもよいし、その逆もまた同様である。
【００２３】
ドーピング領域を、第１の部分および第２の部分を形成するために使用される少なくとも２回の注入によって形成することができるが、完全なドーピング領域を形成するために、それぞれ異なるサイズを有するより多数の注入窓を通したより多回の注入プロセスを使用してもよい。複数回の注入プロセスが実施される場合には、注入プロセスの各々は、ドーパントをそれぞれの注入エネルギによって、かつ／またはそれぞれの注入窓を通して注入することを含むことができる。
【００２４】
少なくとも３回の注入プロセスを実施する場合には、少なくとも後続する２回の注入プロセスに関して、それぞれの注入エネルギおよび／またはそれぞれの注入窓がそれぞれ異なっている。しかしながら、少なくとも２つの注入エネルギを等しくすること、または実質的に等しくすることが可能である。さらに、少なくとも２つの注入窓を等しくしてもよい。典型的な実施形態では、少なくとも３回の注入プロセスを実施する場合に、注入プロセスのそれぞれの注入エネルギの各々を、直後に後続する注入プロセスの注入エネルギより大きくすること（または代替的に小さくすること）ができる。注入窓のサイズに関してもこのことが準用される。
【００２５】
全てのドーパントが第１の導電型である場合には、ドーピング領域の全ての部分の注入の後、ドーピング領域は、第１の注入窓および第２の注入窓を通した注入によって形成された少なくとも第１の部分と第２の部分とが含まれた、半導体基板内の第１の導電型の１つの連続した領域となることができる。相互に反対の導電型を有する複数のドーパントが注入される場合には、ドーピング領域は、第１の導電型の少なくとも１つの連続した領域と、第２の導電型の少なくとも１つの連続した領域と、を含むことができる。
【００２６】
例えば、第２の注入エネルギを第１の注入エネルギとは異ならせることができる。その結果、ドーピング領域の第２の部分と半導体基板の表面との間の垂直距離を、ドーピング領域の第１の部分と半導体基板の表面との間の垂直距離とは異ならせることができる。それぞれ異なる複数の注入エネルギを使用することによって、大きな垂直方向広がりを有するドーピング領域を獲得することが可能となり得る。例えば、第１の部分と第２の部分とが垂直方向に相互に隣接するようにすることができるか、または第１の部分と第２の部分とが垂直方向に部分的に重なるようにすることができる。
【００２７】
それぞれ異なる複数の注入エネルギによってドーパントを半導体基板内に注入することにより、それぞれ異なる横方向ストラグリングが引き起こされる可能性がある。例えば、注入エネルギが比較的高い場合には、注入エネルギが比較的低い場合と比較して、注入されるドーパントの横方向散乱がより大きくなり得る。それぞれ異なる複数の注入エネルギによってドーパントを注入するために、それぞれ異なる横方向寸法を有する適合された注入窓を設けることにより、例えば、注入エネルギに依存して横方向ストラグリングを考慮することによって、注入される部分の横方向広がりを制御することができる。マスク層の注入窓を適合させることによって、例えば、ドーピング領域の側壁、または垂直方向の境界の均一性を高めることが可能となり得る。
【００２８】
例えば、第２の注入エネルギを第１の注入エネルギより低くすることができる。この場合には、第２の注入窓の横方向寸法を第１の注入窓の横方向寸法より大きくすることができる。比較的低い注入エネルギを使用することにより、ドーパントの注入深さを低減することができる。例えば、ドーピング領域の第２の部分は、ドーピング領域の第１の部分より、半導体基板の表面のより近傍に位置することができる。ドーピング領域の第１の部分から半導体基板の表側の表面までの垂直距離を、ドーピング領域の第２の部分から半導体基板の表側の表面までの垂直距離より大きくすることができる。注入エネルギがより低いことに起因して、第２の注入エネルギによって注入１４０されたドーパントの横方向ストラグリングを、第１の注入エネルギによって注入１２０されたドーパントの横方向ストラグリングより小さくすることができる。
【００２９】
したがって、例えば、ドーピング領域の第１の部分の横方向広がりと、第２の部分の横方向広がりと、が同様であることに起因して、ドーピング領域のより均一な横方向広がりが達成されるように、マスク層を適合１３０させることができる。第２の注入窓の横方向寸法が第１の注入窓の横方向寸法より大きくなるように、マスク層を適合させることができる。第２の注入窓の横方向寸法をより大きくすることにより、比較的低い第２の注入エネルギによって注入されるドーパントの、比較的小さい横方向ストラグリングを補償することができる。
【００３０】
別の１つの例では、第２の注入エネルギを第１の注入エネルギより高くすることができる。この場合には、第２の注入窓の横方向寸法を第１の注入窓の横方向寸法より小さくすることができる。順次により高くしたエネルギによる注入は、より低いエネルギ注入の結晶構造における乱れによって異なるチャネリングをもたらし得る。
【００３１】
例えば、マスク層を適合１３０させることは、第２の注入窓を獲得するために、マスク層をエッチングして第１の注入窓の横方向寸法を増加させることを含むことができる。これによって、第１のマスク窓と比較してより大きな第２のマスク窓の横方向寸法を提供することができる。例えば、マスク層の注入窓の横方向領域を増加させるために、マスク層の一部をエッチバックすることができる。例えば、マスク層を適合１３０させるために等方性エッチングを使用することができる。例えば、マスク層がフォトレジスト層である場合には、マスク層のエッチングのために酸素（Ｏ２）プラズマを使用することができる。特に、酸素プラズマによる処理は、エッチングに対応する灰化（アッシングとも呼ばれる）を結果的にもたらすことができる。マスク層を適合１３０させることにより、マスク層の厚さの減少を結果的にもたらすことができる。例えば、第２の注入窓を獲得するためにマスク層を適合１３０させる前に、マスク層の厚さを、少なくとも１μｍ（または少なくとも１．５μｍまたは少なくとも２μｍまたは少なくとも３μｍまたは少なくとも５μｍ）とすることができ、かつ／または最大で１０μｍ（または最大で７μｍまたは最大で５μｍ）とすることができる。
【００３２】
代替的に、第２の注入窓の横方向寸法が第１の注入窓の横方向寸法より小さくなるように、マスク層を適合させてもよい。したがって、第２の注入エネルギを第１の注入エネルギより大きくすることができる。比較的高い注入エネルギで、比較的小さい注入窓を設けることによって、注入されるドーパントの比較的強力な横方向ストラグリングを補償することが可能となり得る。
【００３３】
別の１つの例では、マスク層を適合１３０させることは、第１の注入窓の縁部にスペーサを形成することを含むことができる。これによって、第１の注入窓の横方向寸法より小さい横方向寸法を有する第２の注入窓を設けることができる。スペーサを形成することは、第２の注入窓を獲得するために第１の注入窓の横方向寸法を減少させることを可能にし得る。例えば、スペーサを形成するためにマスク層上に補助層を堆積させることができる。第１の注入窓の縁部にスペーサが残留するように、補助層をエッチバックすることができる。補助層の厚さおよび／またはエッチングを制御することによって、スペーサの幅と、第２の注入窓のサイズまたは横方向寸法と、を調整することができる。
【００３４】
例えば、第２の注入エネルギと第１の注入エネルギとの間の差に依存して、第２の注入窓の横方向寸法と第１の注入窓の横方向寸法との間の差を選択することができる。第２の注入窓の横方向寸法と第１の注入窓の横方向寸法との間の差を、第１の注入エネルギと第２の注入エネルギとの間の差に基づかせることができ、かつ／またはこの差に相関させることができ、かつ／またはこの差に比例させることができる。例えば、第１の注入エネルギと第２の注入エネルギとの差が増加された場合には、第１の注入窓の横方向寸法と第２の注入窓の横方向寸法との差も同様に増加させることができる。
【００３５】
しかしながら、それぞれの注入窓の所要の横方向寸法を、使用される注入エネルギに間接的に比例させることができる。すなわち、第１の注入エネルギが第２の注入エネルギより大きい場合には、第１の注入窓の横方向寸法を第２の注入窓の横方向寸法より小さくすることができ、逆もまた同様である。
【００３６】
注入エネルギの差と横方向寸法の差との間の関係を、非線形とすることができる。マスク層またはマスク層の注入窓の横方向寸法を、各注入エネルギ間の差に応じて適合１３０させることによって、ドーピング領域の横方向広がりに対する横方向ストラグリングの影響を低減することができ、例えば、ドーピング領域のより均一な横方向広がりを達成することができる。例えば、ドーピング領域の第１の部分の最大横方向寸法を、ドーピング領域の第２の部分の最大横方向寸法の１０％未満（または５％未満または３％未満）だけ、ドーピング領域の第２の部分の最大横方向寸法とは異ならせることができる。
【００３７】
例えば、第１の注入窓の横方向寸法と第２の注入窓の横方向寸法との間の差を、少なくとも１０ｎｍ（または少なくとも２０ｎｍ、少なくとも５０ｎｍ、または少なくとも１００ｎｍ）とすることができ、かつ／または最大で５００ｎｍ（または最大で３００ｎｍ、最大で２００ｎｍ、最大で１００ｎｍ、または最大で５０ｎｍ）とすることができる。
【００３８】
例えば、第２の注入窓の横方向領域は、第１の注入窓の横方向領域を含むことができる。第１の注入窓と第２の注入窓とを、少なくとも部分的に重ならせることができる。例えば、第２の注入窓を第１の注入窓より大きくすることができ、第２の注入窓は、第１の注入窓を完全に含むことができる。代替的に、例えば、第１の注入エネルギが第２の注入エネルギより低い場合には、第１の注入窓を第２の注入窓より大きくして、第２の注入窓を含むようにしてもよい。
【００３９】
方法１００はさらに、マスク層の第３の注入窓を形成するために、マスク層を適合させることを含むことができる。例えば、第２の注入プロセスの後の第３の注入プロセスにおいて、半導体デバイスのドーピング領域の第３の部分を形成するために、ドーパントを第３の注入窓を通して第３の注入エネルギによって半導体基板内に注入することができる。第３の注入エネルギによって注入されるドーパントは、第１の導電型または第２の導電型とすることができる。
【００４０】
第３の注入窓の横方向寸法と第１の注入窓（または第２の注入窓）の横方向寸法との間の差を、第３の注入エネルギと第１の注入エネルギ（および／または第２の注入エネルギ）との間の差に依存して選択することができ、かつ／またはこの差に基づかせることができ、かつ／またはこの差に相関させることができ、かつ／またはこの差に比例させることができる。第３の部分を形成することによって、ドーピング領域の垂直方向広がりを増加させることができる。例えば、第３の注入エネルギを、第１の注入エネルギおよび第２の注入エネルギとは異ならせることができる。
【００４１】
第３の注入窓の横方向寸法を、第２の注入窓の場合と同一または類似の方法で選択することおよび／または適合させることができる。すなわち、第３の注入窓に関しても、第２の注入窓に関する本明細書の開示を準用することができ、その逆もまた同様である。例えば、第２の注入窓に関しては、第３の注入窓の横方向寸法を、第１の注入窓および第２の注入窓の横方向寸法とは異ならせることができる。例えば、第３の注入窓の横方向寸法を、第１の注入窓の横方向寸法および第２の注入窓の横方向寸法の両方より大きくすること、または小さくすることができる。代替的に、第３の注入窓の横方向寸法を、第１の注入窓の横方向寸法より大きくし、第２の注入窓の横方向寸法より小さくすることができる。後者の場合には、第３の注入エネルギを、第２の注入エネルギより小さくし、第１の注入エネルギより大きくすることができる。別の１つの例では、第３の注入窓の横方向寸法を、第１の注入窓の横方向寸法より小さくするが、第２の注入窓の横方向寸法より大きくすることができる。
【００４２】
対応するドーピング部分を形成するための複数回の注入プロセスを設けることによって、より大きい垂直方向広がりのドーピング領域を形成することができ、その一方で、ドーピング領域の垂直方向の境界の均一性を達成することができる。例えば、ドーピング領域を形成するために、少なくとも２回（または少なくとも４回）および／または最大で８回（または最大で６回）の注入プロセスを実施することができる。典型的な例では、少なくとも３回、最大で７回の注入プロセスが実施される。例えば、比較的高い注入エネルギの場合には、比較的低い注入エネルギ（例えば所定の注入エネルギ内）の場合よりも多数の注入窓を使用することができる。なぜなら、例えば、比較的高い注入エネルギでは、横方向ストラグリングが比較的強力になるからである。例えば、ドーピング領域の横方向の最小値および／または横方向の最大値の数を、実施される注入プロセスの回数と相関させることができる。所定の垂直方向広がりのドーピング領域のためにより多回の注入プロセスを実施することによって、ドーピング領域の垂直方向の境界の均一性を高めることができる。ドーピング領域の横方向広がりに対する横方向ストラグリングの影響を、注入窓の横方向寸法の間の差をより小さくすることによってより良好に補償することができるので、横方向の最大値と横方向の最小値との間の差を低減することができる。
【００４３】
ドーピング領域は、半導体基板の表面まで延在することができ、またはドーピング領域を、半導体基板内に埋め込むことができる。例えば、ドーピング領域の境界（例えば、隣接するドーピング領域とのｐｎ接合部）と、半導体基板の表側の表面と、の間の最小垂直距離を、少なくとも２００ｎｍ（または少なくとも３００ｎｍまたは少なくとも４００ｎｍ）とすることができ、かつ／または最大で６００ｎｍ（または最大で５００ｎｍ）とすることができる。例えば、ドーピング領域のドーピング部分の境界と、半導体基板の表側の表面と、の間の最大垂直距離は、最大で２．５μｍ（または最大で２μｍまたは最大で１．５μｍ）である。
【００４４】
半導体基板の表側は、半導体基板の裏側よりも精巧かつ複雑な構造を実装するために使用される側とすることができる。なぜなら、例えば、半導体基板の一方の側に既に構造が形成されている場合には、裏側に対して、処理パラメータ（例えば温度）および取り扱いが制限される可能性があるからである。例えば、垂直寸法または垂直距離および層の厚さは、半導体基板の表側の表面に直交して測定することができ、横方向および横方向寸法は、半導体基板の表側の表面に対して平行に測定することができる。
【００４５】
例えば、ドーパントを第１の注入窓を通して注入している間に、第１の注入窓内に散乱層を配置することができる。散乱層の厚さをマスク層の厚さより小さくすることができ、例えば、散乱層の厚さを、マスク層の厚さの最大で７０％（または最大で５０％または最大で２０％）とすることができる。散乱層は、酸化物層を含むことができるか、または酸化物層からなることができる。代替的に、注入窓を、半導体基板のうちのマスク層によって覆われていない領域としてもよい。
【００４６】
方法１００はさらに、ドーパントを第２の注入窓を通して注入した後にマスク層を除去することを含むことができる。例えば、ドーピング領域を形成するために実施される最後の注入プロセスの後にマスク層を除去することができる。
【００４７】
例えば、方法１００はさらに、ドーパントを第２の注入窓を通して注入した後に半導体基板の表面層を除去することを含むことができる。マスク層を除去した後に表面層を除去してもよい。代替的に、表面層の除去を容易にするために、マスク層を除去する前に表面層を除去してもよい。表面層は、半導体基板の表側の表面側における半導体基板の垂直層とすることができる。表面層は、最大で３０ｎｍ（または最大で５０ｎｍ、最大で７０ｎｍ、または最大で１００ｎｍ）、かつ／または少なくとも２００ｎｍ（または少なくとも１５０ｎｍまたは少なくとも１００ｎｍ）の厚さを有することができる。表面層を除去することによって、より均一なドーピング領域を達成することができ、例えば、ドーピング領域の垂直方向の境界の不均一な部分を除去することができる。
【００４８】
第１の注入エネルギを、少なくとも３０ｋｅＶ（または少なくとも５０ｋｅＶ、少なくとも１００ｋｅＶ、または少なくとも２００ｋｅＶ）だけ、かつ／または最大で１．８ＭｅＶ（または最大で１．５ＭｅＶ、最大で１．０ＭｅＶ、または最大で０．５ＭｅＶ）だけ、第２の注入エネルギとは異ならせることができる。例えば、複数回の注入プロセスが使用される場合には、（例えばマスク層を設けた後に実施される）最初の注入プロセスの注入エネルギを、少なくとも０．２ＭｅＶ（または少なくとも０．５ＭｅＶ）だけ、かつ／または最大で２ＭｅＶだけ、（例えばマスク層を除去する前の）最後の注入プロセスの注入エネルギとは異ならせることができる。
【００４９】
本方法の少なくとも１つの例によれば、ドーピング領域は、半導体デバイス（特にトランジスタまたはダイオード）の以下に挙げる領域のうちの１つであるか、または半導体デバイスの以下に挙げる領域のうちの１つによって構成されている：アノード領域、カソード領域、ベース領域、エミッタ領域、ソース領域、ドレイン領域、コレクタ領域、ボディ領域、ゲート領域、電流拡散領域、遮蔽領域、および縁部終端領域。
【００５０】
さらに、ドーピング領域を、半導体デバイスの、特にトランジスタのスーパージャンクション構造の少なくとも一部とすることができる。スーパージャンクション構造を、半導体デバイスのドリフトゾーンによって構成することができる。ドリフトゾーンをｎドープすることができ、スーパージャンクション構造をｐドープすることができる。スーパージャンクション構造は、例えば少なくとも１つのｐピラーを含むことができる。
【００５１】
概して、ドーピング領域を生成することは、（ａ）半導体基板の少なくとも一部をエピタキシャル成長させるステップと、（ｂ）本明細書記載の方法を使用することによって（特に、少なくとも２回の注入プロセスを使用して）ドーピング領域を形成するステップと、（ｃ）半導体基板の一部からマスク層を除去するステップと、を含むことができる。その後、ステップ（ａ）〜（ｃ）のうちの少なくともいくつかを繰り返すことができる。例えば、半導体基板の一部の上に半導体基板のさらなる部分をエピタキシャル成長させて、さらなる注入プロセスを続けてもよい。そのような方法を使用することにより、半導体基板内に深いドーピング領域、例えばスーパージャンクション構造を形成することができる。
【００５２】
例えば、ドーピング領域を、ダイオードのアノード領域および／またはダイオードのカソード領域とすることができる。ドーピング領域を、トランジスタのベース領域および／またはトランジスタのエミッタ領域および／またはトランジスタのソース領域および／またはトランジスタのドレイン領域とすることができる。例えば、６回の注入プロセスを含む方法１００を使用することにより、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を形成することができる。
【００５３】
形成されるべき半導体デバイスは、電界効果トランジスタ、例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）とすることができる。例えば、少なくとも１つのトランジスタまたはトランジスタ配置を含む、例えばＭＯＳＦＥＴおよび／またはＩＧＢＴを含む半導体デバイスまたはワイドバンドギャップ半導体デバイスを形成するために、本提案による方法１００を使用することができる。トランジスタのゲートを、ゲート絶縁層およびゲート電極によって形成することができる。ゲートを、半導体基板内に延在するゲートトレンチ内に配置することができるか、または半導体基板の横方向の表面上に配置することができる。例えば、半導体基板は、トランジスタ配置の１つまたは複数のソース領域と、１つまたは複数のボディ領域とドリフト領域と、を含むことができる。１つまたは複数のソース領域とドリフト領域とは、それぞれ同じ導電型を有することができる。１つまたは複数のボディ領域を、それぞれ同じ導電型とすることができ、この導電型は、ソース領域またはドリフト領域の導電型とは反対である。１つまたは複数のソース領域とドリフト領域とを、それぞれｎ型とすることができる。１つまたは複数のボディ領域を、ｐ型とすることができる。半導体基板が、ボディ領域と同じ導電型を有することができるダイオード領域を含むこと、および／または、ドリフト領域および／またはソース領域と同じ導電型を有することができる電流拡散領域を含むことがさらに可能である。ゲート絶縁層を、半導体基板に直接的に隣接させることができる。特に、ゲート絶縁層を、異なる導電型を有する半導体基板の領域に、例えば、該当する場合にはソース領域、ドリフト領域、ボディ領域、電流拡散領域および／またはダイオード領域に、直接的に隣接させることが可能である。
【００５４】
第１の導電型は、ｐドーピング（例えば、アルミニウムイオンまたはホウ素イオンを組み込むことによって引き起こされる）またはｎドーピング（例えば、窒素イオン、リンイオン、または砒素イオンを組み込むことによって引き起こされる）とすることができる。
【００５５】
トランジスタ配置は、半導体基板の表側の表面と半導体基板の裏側の表面との間で電流を伝導する垂直トランジスタ構造とすることができる。例えば、半導体デバイスのトランジスタ配置は、ソース配線構造に接続された複数のソースドーピング領域と、ゲート配線構造に接続された複数のゲート電極またはゲート電極グリッドと、裏側のドレインメタライゼーションと、を含むことができる。
【００５６】
例えば、半導体基板は、半導体ベース基板、半導体ベース基板上に成長させられた半導体エピタキシャル層を有する半導体ベース基板、または半導体エピタキシャル層のうちのいずれか１つとすることができる。１つの例では、半導体基板を、半導体ウェハまたは半導体ダイとすることができる。
【００５７】
例えば、半導体基板を、シリコンのバンドギャップ（１．１ｅＶ）より大きいバンドギャップを有するワイドバンドギャップ半導体基板とすることができる。特に、ワイドバンドギャップ半導体基板は、２ｅＶより大きい、例えば３ｅＶより大きいバンドギャップを有する。例えば、ワイドバンドギャップ半導体基板を、炭化ケイ素半導体（ＳｉＣ）基板、ダイヤモンド（Ｃ）基板、または窒化ガリウム（ＧａＮ）半導体基板とすることができる。
【００５８】
形成されるべき半導体デバイスを、パワー半導体デバイスとすることができる。パワー半導体デバイスまたはパワー半導体デバイスの電気的構造（例えば半導体デバイスのトランジスタ配置および／または半導体デバイスのダイオード配置）は、例えば、１０Ｖを超える降伏電圧または阻止電圧（例えば１０Ｖ，２０Ｖ，または５０Ｖの降伏電圧）、または１００Ｖを超える降伏電圧または阻止電圧（例えば２００Ｖ，３００Ｖ，４００Ｖ，または５００Ｖの降伏電圧）、または５００Ｖを超える降伏電圧または阻止電圧（例えば６００Ｖ，７００Ｖ，８００Ｖ，または１ｋＶの降伏電圧）、または１ｋＶを超える降伏電圧または阻止電圧（例えば１．２ｋＶ，１．５ｋＶ，１．７ｋＶ，２ｋＶ，３．３ｋＶ，または６．５ｋＶの降伏電圧）を有することができる。
【００５９】
図２は、半導体デバイスを形成するための方法２００のフローチャートを示す。方法２００は、半導体基板上に少なくとも２つのマスク層を形成することを含むことができる。例えば、半導体基板上に第１のマスク層を形成２１０することができる。第１のマスク層は、例えば第１の横方向寸法の第１の注入窓を含むことができる。
【００６０】
方法２００は、ドーパントを第１の注入エネルギによって半導体基板内に注入２２０することを含むことができる。例えば、半導体基板のドーピング領域の第１の部分を形成するために、マスク層が半導体基板上に位置している間に、ドーパントを第１の注入窓を通して注入２２０することができる。
【００６１】
半導体基板上に第２のマスク層を形成２３０することができる。例えば、第２のマスク層は、第１の注入窓とは異なる第２の注入窓を含むことができる。例えば、第２の注入窓を第１の注入窓より大きくすることができる。ドーパントを注入２２０した後にマスク層を変化させることが可能であり得る。例えば、第１の注入窓を含むマスク層を、ドーパントを注入２２０した後に除去することができ、第２のマスク層、例えば第２の注入窓を含む別のマスク層を、当該第２の注入窓の横方向領域が従前の第１の注入窓の領域を覆うように、半導体基板上に形成２３０することができる。例えば、第１の注入窓および第２の注入窓は、半導体基板上の同じ中心位置を有することができる。
【００６２】
方法２００はさらに、ドーパントを第２の注入エネルギによって半導体基板内に注入２４０することを含むことができる。半導体基板のドーピング領域の第２の部分を形成するために、第２のマスク層が半導体基板上に位置している間に、ドーパントを第２の注入窓を通して注入２４０することができる。
【００６３】
例えば、第２の注入エネルギと第１の注入エネルギとの間の差に依存して、第２の注入窓の横方向寸法と第１の注入窓の横方向寸法との間の差を選択することができる。この差を、第１の部分の最大横方向寸法が、第２の部分の最大横方向寸法の５％未満だけ、第２の部分の最大横方向寸法とは異なるように選択することができる。例えば、ドーピング領域の横方向広がりに対する横方向ストラグリングの影響を低減するために、使用される注入エネルギに応じて注入窓を選択することができる。
【００６４】
例えば、対応する注入窓を有するそれぞれのマスク層を形成することと交互に、複数のドーピング部分を形成することができる。完全なドーピング領域を形成するために、それぞれ異なる注入窓を有する複数の対応するマスク層と、それぞれ異なる複数の注入エネルギと、を使用して、少なくとも２回および／または最大で７回の異なる注入プロセスを実施することができる。方法２００を使用することによって、より均一な垂直方向の境界を有する少なくとも１つのドーピング領域を含む半導体デバイスを形成することができる。
【００６５】
上記または下記の実施形態に関連して、さらなる詳細および態様が言及される。図２に示される実施形態は、本提案による概念もしくは上記または下記（例えば図１または３〜７）の１つまたは複数の実施形態に関連して言及される１つまたは複数の態様に対応する１つまたは複数の任意の追加の特徴を含むことができる。
【００６６】
図３は、ドーピング領域３２０を有する半導体デバイス３００の概略断面図を示す。ドーピング領域３２０を、本明細書に記載された方法によって形成することができる。すなわち、方法の例に関連して説明された全ての特徴は、半導体デバイス３００についても開示されているものとすることができ、その逆もまた同様である。
【００６７】
半導体デバイス３００は、半導体基板３１０を含むことができる。ドーピング領域３２０は、半導体基板３１０内に位置することができる。ドーピング領域３２０の垂直部分の垂直方向広がり３３０を、少なくとも２００ｎｍ（または少なくとも３５０ｎｍ、少なくとも５００ｎｍ、または少なくとも７５０ｎｍ）とすることができ、かつ／または、最大で１２００ｎｍ（または最大で９００ｎｍ、最大で６００ｎｍ、または最大４００ｎｍ）とすることができる。ドーピング領域３２０の垂直断面積におけるドーピング領域３２０の垂直部分内のドーピング領域３２０の最小横方向寸法３４０を、ドーピング領域３２０の垂直部分内の平均横方向寸法の少なくとも８０％（または少なくとも９０％または少なくとも９５％）および／または最大で９８％（または最大で９５％）とすることができる。ドーピング領域３２０の垂直部分内のドーピング領域３２０の最大横方向寸法を、ドーピング領域３２０の垂直部分内のドーピング領域３２０の平均横方向寸法の最大で１２０％（または最大で１１０％または最大で１０５％）および／または少なくとも１０２％（または少なくとも１０５％）とすることができる。
【００６８】
例えば、ドーピング領域の最大横方向寸法と最小横方向寸法との間の差を、最大で１００ｎｍ（または最大で５０ｎｍ、最大で３０ｎｍ、最大で２０ｎｍ、または最大で１０ｎｍ）とすることができる。
【００６９】
ドーピング領域３２０の垂直方向の境界を、例えば他のドーピング領域の垂直方向の境界と比較してより均一にすることができる。ドーピング領域３２０は、例えば注入プロセス間で注入マスク層を適合させている間に、複数回の注入プロセスによって形成することができる。ドーピング領域３２０は、同様の横方向寸法を有する複数のドーピング部分を含むことができ、これによって、例えば垂直部分内におけるドーピング領域３２０の横方向広がりのばらつきが減少する。横方向に均一なドーピング領域３２０を、横方向において別のドーピング領域に近接して、例えば他のドーピング領域と比較してより近接して配置することができ、ドーピング領域３２０を含む半導体デバイスの横方向サイズを縮小することができる。
【００７０】
例えば、半導体デバイス３００は、半導体基板内に複数のドーピング領域３２０を含むことができ、ドーピング領域３２０の導電性を、半導体基板の導電性とは反対にすることができる。例えば、ドーピング領域の横方向寸法を、少なくとも０．５μｍ（または少なくとも１μｍ）および／または最大で２μｍ（または最大で１．５μｍ）とすることができる。例えば、複数のドーピング領域のうちの２つのドーピング領域の間の横方向距離を、少なくとも０．５μｍ（または少なくとも１μｍ）および／または最大で２μｍ（または最大で１．５μｍ）とすることができる。より均一な垂直方向の境界を有するドーピング領域を設けることによって、半導体デバイス内のドーピング領域間の距離を短縮することができる。
【００７１】
例えば、半導体デバイス３００の半導体基板３１０を、ワイドバンドギャップ半導体基板、例えば炭化ケイ素基板とすることができる。
【００７２】
上記または下記の実施形態に関連して、さらなる詳細および態様が言及される。図３に示される実施形態は、本提案による概念もしくは上記または下記（例えば図１〜図２または図４〜図７）の１つまたは複数の実施形態に関連して言及される１つまたは複数の態様に対応する１つまたは複数の任意の追加の特徴を含むことができる。
【００７３】
図４は、半導体デバイスのドーピング領域４２０の先細った横方向広がりを有する半導体デバイス４００の概略断面図を示す。例えば、半導体デバイス４００を、ＳｉＣ半導体基板またはＳｉＣ半導体ボディを有する炭化ケイ素（ＳｉＣ）半導体デバイスとすることができる。例えば、ドーピング領域４２０の第２の横方向広がり４５０を、第１の横方向広がり４４０の１０％超だけ、ドーピング領域４２０の第１の横方向広がり４４０とは異ならせることができる。例えば、ドーピング領域４２０を形成するための注入プロセス中に、マスク層４３０（例えばレジストマスク）が適合されていなかった可能性があるので、ドーピング領域４２０の横方向プロファイルが、比較的不均等または不均一である場合がある。ドーピング領域４２０は、例えばマスク層４３０を介した３回の注入によって形成することができる。横方向ストラグリングは、例えば注入深さまたは注入量が増加するにつれてドーピング領域の横方向広がりが増加することによって概略的に図示されている。
【００７４】
図５ａ〜図５ｃは、（本明細書に記載されたマスク層に対応し得る）注入マスクのエッチバックを使用してドーピング領域を形成する１つの例を示す。注入マスクを適合させることによって、ドーピング領域の横方向広がりのばらつきを低減することができる。
【００７５】
例えば、ドーパントを注入マスク５１０の注入窓を通して半導体基板５００内に、例えばＳｉＣ半導体ボディ内に注入することによって、ドーピング領域の（図５ａに示される）第１のドーピング部分５２０を形成することができる。第１のドーピング部分５２０を形成するために、第１の注入エネルギと、第１の横方向寸法５２２の注入窓と、を使用することができる。第１のドーピング部分５２０は、第１の横方向広がり５２４を有することができる。第１の横方向広がり５２４を、第１のドーピング部分５２０の平均横方向広がりとすることができる。例えば、注入マスク５１０は、後続のエッチバックのために十分なマージンを提供するための十分な厚さを有することができる。
【００７６】
図５ｂは、第２のドーピング部分５３０が形成された後の半導体基板５００を示す。第２のドーピング部分５３０は、第１の注入エネルギより低い第２の注入エネルギを使用して形成することができる。第２のドーピング部分５３０から半導体基板５００の表側の表面までの距離を、第１のドーピング部分５２０から半導体基板５００の表側の表面までの距離より短くすることができる。第２のドーピング部分５３０の横方向広がり（例えば平均横方向広がり）を、第１の横方向広がり５２４の１０％未満（または５％未満）だけ、第１の横方向広がり５２４とは異ならせることができる。換言すれば、第１のドーピング部分および第２のドーピング部分は、同様の横方向広がりを有することができる。第２のドーピング部分５３０が形成される前の注入マスク５１０の等方性エッチバックにより、この同様の横方向広がりを達成することができる。例えば、それぞれの注入エネルギに依存して横方向ストラグリングを補償するために、注入マスクを適合させることによって、第１の横方向寸法５２２より大きい第２の横方向寸法５３２の注入窓を設けることができる。
【００７７】
例えば、半導体基板５００のドーピング領域を形成するために、（図５ｃに図示された）第３のドーピング部分５４０を、第２の横方向寸法５３２より大きい第３の横方向寸法５４２の注入窓を通して、第２の注入エネルギより低い第３の注入エネルギによって、半導体基板５００内に注入することができる。半導体基板５００のドーピング領域は、ドーピング部分５２０，５３０，５４０を含むことができる。例えば、注入マスク（例えばレジストマスク）を除去した後、上側のＳｉＣ層を除去して、例えばドーピング領域の略ボックス型の注入プロファイルを獲得することができる。
【００７８】
上記または下記の実施形態に関連して、さらなる詳細および態様が言及される。図５ａ〜ｃに示される実施形態は、本提案による概念もしくは上記または下記（例えば図１〜４または６〜７）の１つまたは複数の実施形態に関連して言及される１つまたは複数の態様に対応する１つまたは複数の任意の追加の特徴を含むことができる。
【００７９】
図６は、トランジスタを含む半導体デバイス６００の概略断面図を示す。半導体デバイス６００は、第１の電極６０２および第２の電極６０４を含むことができる。第１の電極６０２を、半導体デバイス６００のソース端子Ｓとすることができ、第２の電極６０４を、半導体デバイス６００のドレイン端子Ｄとすることができる。これらの電極の間にドリフト構造６１０を配置することができ、例えば、このドリフト構造６１０は、ドリフト部分６１２を含むと共に、ドリフト部分と第２の電極６０４とを接続するコンタクト層６１４を含む。ｎドープされたドリフト部分６１２と第１の電極６０２との間には、Ｐドープされた領域６１６，６１８、例えば遮蔽領域６１６およびボディ領域６１８を配置することができる。ｐドープされた領域６１６，６１８は、ドリフト構造６１０からソース領域６４０を分離することができる。遮蔽領域６１６内の最大ドーピング濃度ｐ１２を、ボディ領域６１８内の最大ドーピング濃度ｐ１１より高くすることができ、例えば少なくとも２倍（または少なくとも５倍）高くすることができる。
【００８０】
例えば、ｐドープされたボディ領域６１８と、ｎドープされたソース領域６４０と、を、本明細書に記載された方法によって注入することができ、この際、注入のために同じマスク層が使用されている。このために、少なくとも２回の注入プロセスを使用することができる。例えば、ｎドープされるソース領域６４０を、第１の注入プロセスにおいて注入することができ、この第１の注入プロセスでは、第１の導電型のドーパント（ここではｎ型ドーパント）が第１の注入窓を通して第１の注入エネルギによって注入される。ｐドープされるボディ領域６１８を、少なくとも１回の第２の注入プロセスによって注入することができ、この第２の注入プロセスでは、第２の導電型のドーパント（ここではｐ型ドーパント）が少なくとも１つのそれぞれの第２の注入窓を通して少なくとも１つの第２の注入エネルギによって注入される。
【００８１】
例えば、ゲート電極６２２とゲート誘電体６２４とを有するゲート構造６２０に沿って、半導体デバイス６００のトランジスタセルＴＣを設けることができる。ゲート構造６２０を、トレンチゲート構造とすることができ、例えば、第１の方向に沿ったゲート構造６２０の横方向広がりを、第１の方向に直交する第２の方向に沿ったゲート構造６２０の横方向広がりより大きくすることができる。例えば、ゲート構造６２０を、１００μｍを超える長さ、１ｍｍを超える長さ、または最大で５ｃｍの長さを有する長いトレンチとすることができる。右側壁部６２６および左側壁部６２８は、半導体デバイス６００のｐドープされた領域に隣接することができる。トランジスタセルＴＣは、例えばゲート電極６２２と第１の電極６０２との間に中間層６３０を含むことができる。
【００８２】
ソース領域６４０を（例えば高濃度に）ｎドープし、第１の電極６０２とボディ領域６１８との間に配置することができる。例えば、ソース領域６４０は、ゲート構造６２０の左側壁部６２８に隣接することができる。例えば遮蔽領域６１６と第１の電極６０２との間に、例えばゲート構造６２０の右側壁部６２６に隣接して、高濃度にｎドープされた部分ｎ＋を配置することができる。例えば、高濃度にｎドープされた部分ｎ＋の横方向広がりを、遮蔽領域の横方向広がりより小さくすることができ、例えば、高濃度にｎドープされた部分ｎ＋は、ソース領域６４０まで延在していなくてもよい。例えば、接合部ｐｎ１は、ボディ領域６１８からドリフト構造６１０へのｐｎ接合部を表しており、接合部ｐｎ２は、ボディ領域６１８からソース領域６４０へのｐｎ接合部を表している。
【００８３】
例えば、遮蔽領域６１６および／またはボディ領域６１８を（例えば、図１、図２または図５ａ〜図５ｃに関連して説明したような）本提案による方法によって形成することができ、かつ／または（例えば図３に関連して説明したような）本提案による構造を含むことができる。
【００８４】
上記または下記の実施形態に関連して、さらなる詳細および態様が言及される。図６に示される実施形態は、本提案による概念もしくは上記または下記（例えば図１〜図５ｃまたは７）の１つまたは複数の実施形態に関連して言及される１つまたは複数の態様に対応する１つまたは複数の任意の追加の特徴を含むことができる。
【００８５】
図７は、マージドＰＩＮショットキーダイオードを含む半導体デバイス７００の概略断面図を示す。半導体デバイス７００は、半導体基板７１０を含むことができ、例えば、この半導体基板７１０は、半導体基板７１０の裏側の表面へと延在するｎドープされたカソード領域７１２と、半導体基板７１０の表側の表面におけるｐドープされたアノード領域７１４と、を含む。表側の表面におけるｐドープされたアノード領域７１４に、コンタクトメタライゼーション７２０を接触させることができる。コンタクトメタライゼーション７２０とｐドープされたアノード領域７１４との間に、オーミック接触を存在させることができる。さらに、それぞれのｐドープされたアノード領域７１４の間では、半導体基板の表側の表面において、ｎドープされたカソード領域７１２にショットキーメタライゼーション層７３０を接触させることができる。ショットキーメタライゼーション層７３０とｎドープされたカソード領域７１２との間に、ショットキーコンタクトを存在させることができる。ショットキーメタライゼーション層７３０上にパワーメタライゼーション層７４０を配置することができる。コンタクトメタライゼーション７２０と、ショットキーメタライゼーション層７３０と、パワーメタライゼーション層７４０と、が、半導体デバイス７００の活性領域７５０内にアノードメタライゼーションを形成することができる。
【００８６】
例えば、ｐドープされるアノード領域７１４を（例えば、図１、図２または図５ａ〜図５ｃに関連して説明したような）本提案による方法によって形成することができ、かつ／またはｐドープされるアノード領域７１４は、（例えば図３に関連して説明したような）本提案による構造を含むことができる。
【００８７】
上記または下記の実施形態に関連して、さらなる詳細および態様が言及される。図７に示される実施形態は、本提案による概念もしくは上記または下記（例えば図１〜図６）の１つまたは複数の実施形態に関連して言及される１つまたは複数の態様に対応する１つまたは複数の任意の追加の特徴を含むことができる。
【００８８】
例えば、アルミニウム（Ａｌ）原子をＳｉＣ半導体基板内に注入する場合には、注入エネルギが増加するにつれて横方向ストラグリングが増加する可能性がある。例えば、８０ｋｅＶの注入エネルギでの最大横方向ストラグリングは、３５ｎｍであり、２００ｋｅＶの注入エネルギでの最大横方向ストラグリングは、７０ｎｍであり、７００ｋｅＶの注入エネルギでの最大横方向ストラグリングは、１８０ｎｍであり、１８００ｋｅＶの注入エネルギでの最大横方向ストラグリングは、３００ｎｍであり得る。例えば、物質中のイオン輸送（transport of ions in matter：ＴＲＩＭ）シミュレーションを使用することによって、最大横方向ストラグリングを計算することができる。例えば、それぞれ計算された横方向ストラグリングに基づいて、注入窓を適合させることができる。
【００８９】
１つの例は、マスク層（例えばレジストマスク）を連続的にエッチバックすることによってＳｉＣ中の注入プロファイルを横方向に鮮明にすることに関する。マスク層をエッチングすることによって、不均一なプロファイルを回避することができ、したがって、注入プロファイルの不均一な程度を、レイアウトにおいて適応させる必要をなくすことができよう。
【００９０】
いくつかの注入概念では、横方向広がりが、注入エネルギ（例えばドーパントの深さ）に依存しており、種々に変化することがある。例えば、いくつかの概念を使用すると、注入経路に沿って不均一な電位比が生じることがある。例えば、いくつかの概念では、例えば水平方向の電流が流れている場合には、ドーピングの程度が異なるために断面が変化する可能性があるので、電流のフィラメント化が生じることがある。
【００９１】
例えば、半導体デバイスを、ＳｉＣショットキーダイオードとすることができる。例えば、半導体デバイスを製造することは、セルフィールド内への三重のイオン注入を含むことができる。マスク層の完成後に、例えば最も深い注入を実施することができる。平均横方向ストラグリングを、例えばＴＲＩＭ計算から把握することができる。マスク層を、計算された量だけエッチバックすることができる。例えば、マスク層を、結果として生じる縁部の丸みが半導体内の注入プロファイルに影響を及ぼさないように十分に大きくすることができる。例えば、第２の注入を実施することができる。ここでもまた、横方向ストラグリングが発生する可能性があり、この横方向ストラグリングは、低減されたイオンエネルギに起因して低減された程度を有することができる。例えば、第３の注入プロセスにおいて注入を完了させるために、レジストを上記の程度までエッチバックすることができる。このようにして、平均横方向ストラグリングの程度に関してより均質な注入プロファイルを獲得することができる。
【００９２】
代替的に、例えば、第１のドーパント（例えばｐドーピング）を全体的に導入し、これに続いて構造をドライケミカルエッチングすることができる。例えば、エッチングされたトレンチを覆うように第２のドーパント（例えばｎドーピング）を成長させることができる。
【００９３】
１つまたは複数の前述の例および図面と共に言及および説明された態様および特徴を、他の例の同様の特徴の代わりに使用するために、またはこれらの特徴をさらに他の例に導入するために、１つまたは複数の他の例と組み合わせることもできる。
【００９４】
説明および図面は、本開示の原理を単に例示するものに過ぎない。さらに、本明細書に列挙された全ての例は、本開示の原理と、発明者（達）が当技術分野をさらに発展させるために寄与した概念と、を、読者が理解することを支援するための例示目的のものに過ぎないことが主に明確に意図されている。本開示の原理、態様、および例、ならびにその特定の例を列挙している本明細書の全ての記載は、それらの等価形態を包含することが意図されている。
【００９５】
本明細書または特許請求の範囲に開示された複数の行為、プロセス、動作、ステップ、または機能の開示は、例えば技術的な理由から明示的または暗示的に別段の規定がない限り、特定の順序内にあるとは解釈されないことを理解すべきである。したがって、複数の行為または機能の開示は、そのような行為または機能が技術的な理由から交換可能である限り、これらの行為または機能を特定の順序に限定するものではない。さらに、いくつかの例では、単一の行為、機能、プロセス、動作、またはステップは、それぞれ複数のサブ行為、サブ機能、サブプロセス、サブ動作、またはサブステップを含むか、またはそれぞれ複数のサブ行為、サブ機能、サブプロセス、サブ動作、またはサブステップに分割することができる。明示的に除外されていない限り、そのようなサブ行為をこの単一の行為の開示の一部に含めることができ、また、この単一の行為の開示の一部とすることができる。
【００９６】
さらに、添付の特許請求の範囲は、これによって詳細な説明に組み込まれており、それぞれの請求項は、別々の例として独立することができる。それぞれの請求項は、別々の例として独立することができる一方で、−従属請求項が、特許請求の範囲において１つまたは複数の他の請求項との特定の組み合わせを指すことがあるが−他の例が、それぞれ別の従属請求項または独立請求項の主題を有する従属請求項の組み合わせを含むこともできるということに留意すべきである。そのような組み合わせは、特定の組み合わせを意図していないと記載されてない限り、本明細書において明示的に提案されている。さらに、そのような組み合わせは、たとえその請求項が独立請求項に直接的には従属していないとしても、他の任意の独立請求項に対する請求項の特徴も含むことが意図されている。
【図１】
2019204952.tif 000003
【図２】
2019204952.tif 000004
【図３】
2019204952.tif 000005
【図４】
2019204952.tif 000006
【図５ａ】
2019204952.tif 000007
【図５ｂ】
2019204952.tif 000008
【図５ｃ】
2019204952.tif 000009
【図６】
2019204952.tif 000010
【図７】
2019204952.tif 000011
【外国語明細書】
2019204952.tif 000012
2019204952.tif 000013
2019204952.tif 000014
2019204952.tif 000015
2019204952.tif 000016
2019204952.tif 000017
2019204952.tif 000018
2019204952.tif 000019
2019204952.tif 000020
2019204952.tif 000021
2019204952.tif 000022
2019204952.tif 000023
2019204952.tif 000024
2019204952.tif 000025
2019204952.tif 000026
2019204952.tif 000027
2019204952.tif 000028
2019204952.tif 000029
2019204952.tif 000030
2019204952.tif 000031
2019204952.tif 000032
2019204952.tif 000033
2019204952.tif 000034
2019204952.tif 000035
2019204952.tif 000036
2019204952.tif 000037
2019204952.tif 000038
2019204952.tif 000039
2019204952.tif 000040
2019204952.tif 000041
2019204952.tif 000042
2019204952.tif 000043
2019204952.tif 000044
2019204952.tif 000045
2019204952.tif 000046
2019204952.tif 000047