(57)【要約】【課題】Ｓ／Ｎ比が改善された電荷検知回路と圧電マイクロフォンを実現する。【解決手段】圧電マイクロフォンＭ１は、電荷検知回路Ｄ１と、第１電荷発生源１および第２電荷発生源１１とを備える。第１電荷発生源１および第２電荷発生源１１は、ともに圧電体薄膜を用いたメンブレン体であり、第２電荷発生源１１は、同じ音を検知した際に第１電荷発生源１が第１電界効果トランジスタ４のゲートに出力する信号と反転した信号を第２電界効果トランジスタ１４のゲートに出力するように、第２電界効果トランジスタ１４のゲートに接続される。【選択図】図１
2019205000.tif 000002
【特許請求の範囲】
【請求項１】
第１電荷発生源および第２電荷発生源において発生する電荷を検知する電荷検知回路であって、
前記第１電荷発生源に接続されるゲートと、第１電圧に固定された第１ノードに接続されるソースと、第１出力ノードに接続されるドレインとを有する第１電界効果トランジスタと、
前記第１出力ノードと第２電圧に固定された第２ノードとの間に接続される第１抵抗と、
前記第２電荷発生源に接続されるゲートと、前記第１ノードに接続されるソースと、第２出力ノードに接続されるドレインとを有する第２電界効果トランジスタと、
前記第２出力ノードと前記第２ノードとの間に接続される第２抵抗と、
前記第２電界効果トランジスタのゲートと前記第１出力ノードとの間に接続される第１コンデンサと、
前記第１電界効果トランジスタのゲートと前記第２出力ノードとの間に接続される第２コンデンサとを備える、電荷検知回路。
【請求項２】
前記電荷検知回路は、前記第１電荷発生源と前記第２電荷発生源から、互いに反転した信号を受ける、請求項１に記載の電荷検知回路。
【請求項３】
前記第１電界効果トランジスタおよび前記第２電界効果トランジスタは、サブスレッショルド領域で動作する、請求項１または２に記載の電荷検知回路。
【請求項４】
前記第１出力ノードから出力された信号と前記第２出力ノードから出力された信号とを受け、差動増幅する差動増幅回路をさらに備える、請求項１〜３のいずれか１項に記載の電荷検知回路。
【請求項５】
前記第１抵抗は、固定電圧に結合されたゲートを有する第３電界効果トランジスタを備え、
前記第２抵抗は、前記固定電圧に結合されたゲートを有する第４電界効果トランジスタを備える、請求項１〜４のいずれか１項に記載の電荷検知回路。
【請求項６】
前記第１電荷発生源と前記第２電荷発生源の各々は、圧電体を含み、互いに反転した信号を前記電荷検知回路に出力する、請求項１に記載の電荷検知回路。
【請求項７】
請求項１〜６のいずれか１項に記載の電荷検知回路と、
前記第１電荷発生源および前記第２電荷発生源とを備え、
前記第１電荷発生源および前記第２電荷発生源は、ともに圧電体薄膜を用いたメンブレン体であり、
前記第２電荷発生源は、同じ音を検知した際に前記第１電荷発生源が前記第１電界効果トランジスタのゲートに出力する信号と反転した信号を前記第２電界効果トランジスタのゲートに出力するように、前記第２電界効果トランジスタのゲートに接続される、圧電マイクロフォン。
【請求項８】
前記第１電荷発生源と前記第２電荷発生源は、前記メンブレン体を共有し、前記メンブレン体から電荷を取り出す電極が互いに逆極性となるように前記メンブレン体に形成されている、請求項７に記載の圧電マイクロフォン。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電荷検知回路およびそれを備える圧電マイクロフォンに関する。
【背景技術】
【０００２】
近年、センサの微小信号を、消費電力を抑えながらより高Ｓ／Ｎ比で検出することが求められている。たとえば高感度マイクロフォンなどでは、音を検出するセンサの微小信号を高Ｓ／Ｎ比で増幅する必要がある。
【０００３】
一般に、後段の増幅素子が低ノイズでかつダイナミックレンジが大きい前提においては、増幅回路のＳ／Ｎ比は、入力初段の増幅素子の性能に基づき決まる。
【０００４】
従来は、このような用途ではしばしば入力初段に電界効果型トランジスタ（ＦＥＴ）が用いられ、なかでもＪＦＥＴ（Junction  Field-Effect  Transistor：接合型電界効果トランジスタ）が用いられる場合がある。
【０００５】
図１２は、圧電マイクの論文（非特許文献１）に記載された電荷検知回路の回路図である。図１２において、Sensorと表記された電荷発生素子の一方端子はアースに接続され、他方端子はＪＦＥＴのゲートに接続されている。ＪＦＥＴのソースはアースに接続され、ＪＦＥＴのドレインは抵抗ＲＬを介して電源ＶＤＤに接続されている。ＪＦＥＴのソースと抵抗ＲＬの接続ノードとアースとの間の電位差として出力電圧Ｖｏｕｔが得られる。この検知回路はソース接地増幅回路となっている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Robert John Littrell, High Performance Piezoelectric MEMS Microphones, 2010, Figure 2.4，[2017年12月21日検索]，インターネット，<ＵＲＬ，https://deepblue.lib.umich.edu/bitstream/handle/2027.42/75833/rlittrel_1.pdf>
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般に、ＦＥＴはＶｇｓ−Ｖｔｈ＞０（ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより高い）のＯＮ領域を用いて信号を検知するように使用する。しかし、このような使い方ではＳ／Ｎ比を向上させることに限界があり、さらにＳ／Ｎ比を向上させることが望まれている。
【０００８】
この発明は、上記の課題を解決するためになされたものであり、その目的は、高Ｓ／Ｎ比の信号検知が可能な電荷検知回路およびそれを備える圧電マイクロフォンを提供することである。
【課題を解決するための手段】
【０００９】
本開示は、第１電荷発生源および第２電荷発生源において発生する電荷を検知する電荷検知回路に関する。電荷検知回路は、第１電界効果トランジスタと、第１抵抗と、第２電界効果トランジスタと、第２抵抗と、第１コンデンサと、第２コンデンサとを備える。第１電界効果トランジスタは、第１電荷発生源に接続されるゲートと、第１電圧に固定された第１ノードに接続されるソースと、第１出力ノードに接続されるドレインとを有する。第１抵抗は、第１出力ノードと第２電圧に固定された第２ノードとの間に接続される。第２電界効果トランジスタは、第２電荷発生源に接続されるゲートと、第１ノードに接続されるソースと、第２出力ノードに接続されるドレインとを有する。第２抵抗は、第２出力ノードと第２ノードとの間に接続される。第１コンデンサは、第２電界効果トランジスタのゲートと第１出力ノードとの間に接続される。第２コンデンサは、第１電界効果トランジスタのゲートと第２出力ノードとの間に接続される。
【発明の効果】
【００１０】
本発明によれば、第１コンデンサおよび第２コンデンサで形成される電荷検知回路中の帰還回路によって、出力信号が増大し、感度が向上するとともにＳ／Ｎ比も改善される。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１の圧電マイクロフォンおよび電荷検知回路の構成を示す回路図である。
【図２】実施の形態１の電荷発生源の構造を示す平面図である。
【図３】実施の形態１の電荷発生源の構造を示す断面図である。
【図４】図１の第１抵抗、第２抵抗の具体例である。
【図５】第１および第２電界効果トランジスタのＩｄ−Ｖｇｓ特性を示す図である。
【図６】感度およびノイズのシミュレーション結果と実験結果を示す図である。
【図７】Ｓ／Ｎ比のシミュレーション結果と実験結果を示す図である。
【図８】実施の形態２の圧電マイクロフォンの構成を示す回路図である。
【図９】実施の形態２の電荷発生源の構造を示す平面図である。
【図１０】実施の形態２の電荷発生源の構造を示す断面図である。
【図１１】実施の形態３の圧電マイクロフォンＭ３の構成を示す回路図である。
【図１２】圧電マイクの論文（非特許文献１）に記載された電荷検知回路の回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態とについて、図面を参照しつつ比較しながら説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。
【００１３】
［実施の形態１］
図１は、実施の形態１の圧電マイクロフォンおよび電荷検知回路の構成を示す回路図である。図１を参照して、圧電マイクロフォンＭ１は、第１電荷発生源１および第２電荷発生源１１と、電荷検知回路Ｄ１とを備える。
【００１４】
電荷検知回路Ｄ１は、第１電荷発生源１および第２電荷発生源１１において発生する電荷を検知するように構成される。電荷検知回路Ｄ１は、第１電界効果トランジスタ４と、第１抵抗２と、第２電界効果トランジスタ１４と、第２抵抗１２と、第１コンデンサ８と、第２コンデンサ１８とを備える。
【００１５】
第１電界効果トランジスタ４は、第１電荷発生源１に接続されるゲートと、第１電圧に固定された第１ノードＧＮＤに接続されるソースと、第１出力ノードＮｏｕｔ１に接続されるドレインとを有する。第１抵抗２は、第１出力ノードＮｏｕｔ１と第２電圧ＶＤＤに固定された第２ノードとの間に接続される。
【００１６】
第２電界効果トランジスタ１４は、第２電荷発生源１１に接続されるゲートと、第１ノードＧＮＤに接続されるソースと、第２出力ノードＮｏｕｔ２に接続されるドレインとを有する。第２抵抗１２は、第２出力ノードＮｏｕｔ２と第２電圧ＶＤＤに固定された第２ノードとの間に接続される。
【００１７】
電荷検知回路Ｄ１は、第１コンデンサ８および第２コンデンサ１８からなる帰還回路を含む。第１コンデンサ８は、第２電界効果トランジスタ１４のゲートと第１出力ノードＮｏｕｔ１との間に接続される。第２コンデンサ１８は、第１電界効果トランジスタ４のゲートと第２出力ノードＮｏｕｔ２との間に接続される。
【００１８】
電荷検知回路Ｄ１は、さらに、第１電界効果トランジスタ４のゲート電圧を安定化させる抵抗６と、第２電界効果トランジスタ１４のゲート電圧を安定化させる抵抗１６とを含む。
【００１９】
好ましくは、電荷検知回路Ｄ１は、第１電荷発生源１と第２電荷発生源１１から、互いに反転した信号を受ける。これらの電圧発生源からの信号は微弱な信号であり、第１電界効果トランジスタ４および第２電界効果トランジスタ１４はゲート電圧がしきい値電圧より低い領域で検知することが好ましい。そのため、好ましくは、第１電界効果トランジスタ４および第２電界効果トランジスタ１４は、サブスレッショルド領域で動作する。
【００２０】
図２は、実施の形態１の電荷発生源の構造を示す平面図である。図３は実施の形態１の電荷発生源の構造を示す断面図である。
【００２１】
第１電荷発生源１および第２電荷発生源１１は、図２、図３に示すような圧電薄膜メンブレンを有する素子で構成される。
【００２２】
第１電荷発生源１は、中央部に貫通孔が設けられたシリコン基板３１と、シリコン基板３１の貫通孔を覆うように形成された下地薄膜層３２と、下地薄膜層３２の上に交互に積層された円環状の電極薄膜層３５，３６，３７と、円板状の圧電体薄膜層３３，３４とを含む。
【００２３】
電極薄膜層３５および３７は、図示しない導電体によって電気的に接続され、図１の端子Ｔ１ａに接続される。電極薄膜層３６は、図１の端子Ｔ１ｂに接続される。
【００２４】
第２電荷発生源１１は、中央部に貫通孔が設けられたシリコン基板４１と、シリコン基板４１の貫通孔を覆うように形成された下地薄膜層４２と、下地薄膜層４２の上に交互に積層された円環状の電極薄膜層４５，４６，４７と、円板状の圧電体薄膜層４３，４４とを含む。なお、シリコン基板４１は、シリコン基板３１と同じシリコン基板であっても別のシリコン基板であっても良い。
【００２５】
電極薄膜層４５および４７は、図示しない導電体によって電気的に接続され、図１の端子Ｔ２ｂに接続される。電極薄膜層４６は、図１の端子Ｔ２ａに接続される。
【００２６】
第１電荷発生源１と、第２電荷発生源１１は、電極薄膜層と端子の関係が互いに逆極性になるように電極薄膜層と端子とが接続されている。第１電荷発生源１が音源に対して下地薄膜層３２が対向し、第２電荷発生源１１が、同じ音源に対して下地薄膜層４２が対向するように設置された場合、同じ音波が圧電体薄膜層に入射されると、第１電荷発生源１と第２電荷発生源１１の各々は、互いに反転した信号を電荷検知回路Ｄ１に出力する。
【００２７】
第１電荷発生源１，第２電荷発生源１１の各容量値は、たとえば１．９ｐＦ、音圧１Ｐａ入力時の電荷発生量は、たとえば１．３Ｅ−１４Ｃである。
【００２８】
図４は、図１の第１抵抗、第２抵抗の具体例である。第１抵抗２、第２抵抗１２を、ポリシリコンなどの薄膜抵抗や不純物拡散層を用いた抵抗で実現してもよい。しかし、高抵抗を半導体チップに集積する場合、これらの抵抗では面積が大きくなる。したがって、図４に示すように、第１抵抗２は、固定電圧に結合されたゲートを有する第３電界効果トランジスタ５３を備え、第２抵抗１２は、固定電圧に結合されたゲートを有する第４電界効果トランジスタ５４を備えることが好ましい。ポリシリコンなどの薄膜抵抗や不純物拡散層を用いた抵抗よりも、電界効果トランジスタの導通抵抗を利用する抵抗の方が、高抵抗を少ない面積で形成することが可能である。
【００２９】
このように、抵抗を電界効果トランジスタで形成することによって、検知回路全体を小型化できる。なお、抵抗６，１６も同様に電界効果トランジスタで形成しても良い。第１抵抗２および第２抵抗１２の各抵抗値は、例えば７５ｋΩである。また、ゲート電圧安定化用の抵抗６，１６の各抵抗値は、例えば１０ＧΩである。
【００３０】
また、第１抵抗２、第２抵抗１２、抵抗６，１６として、逆方向ツェナダーオードの抵抗成分を用いてもよい。
【００３１】
図５は、第１および第２電界効果トランジスタのＩｄ−Ｖｇｓ特性を示す図である。第１電界効果トランジスタ４，第２電界効果トランジスタ１４の各々は、入力容量Ｃｉｓｓ＝１５ｐＦ、帰還容量Ｃｒｓｓ＝１ｐＦであり、Ｉｄ−Ｖｇｓ特性は図５に示す通りの特性である。第１電荷発生源１および第２電荷発生源１１が出力する信号は、第１電界効果トランジスタ４および第２電界効果トランジスタ１４において、ゲート電圧０Ｖ付近のサブスレッショルド領域を用いて増幅される。
【００３２】
また、図１の第１コンデンサ８および第２コンデンサ１８の容量値は、増幅帰還回路において増幅率Ａ（＞１）、帰還率Ｈ（＜１）としたときに、増幅帰還回路のループゲインＡ×Ｈ≦１の条件を満たす容量値に設定する。
【００３３】
次に、図１の電荷増幅回路の動作の概略を説明する。まず、第１電荷発生源１から発生した交流信号（正転位相）は、第１電界効果トランジスタ４で反転増幅され出力ノードＮｏｕｔ１に反転位相で出力される。
【００３４】
また、第２電荷発生源１１から発生した交流信号（反転位相）は、第２電界効果トランジスタ１４で反転増幅され出力ノードＮｏｕｔ２に正転位相で出力される。
【００３５】
出力ノードＮｏｕｔ１からは第１コンデンサ８を介して信号の一部が第２電界効果トランジスタ１４のゲートに帰還され（反転位相）、第２電荷発生源１１から発生した交流信号（反転位相）と加算され、さらに第２電界効果トランジスタ１４で反転増幅され出力ノードＮｏｕｔ２に正転位相で出力される。
【００３６】
出力ノードＮｏｕｔ２からは第２コンデンサ１８を介して信号の一部が第１電界効果トランジスタ４のゲートに正転位相で帰還され、第１電荷発生源１から発生した交流信号（正転位相）と加算され、第１電界効果トランジスタ４で反転増幅され出力ノードＮｏｕｔ１に反転位相で出力される。
【００３７】
上記のように帰還回路により電荷検知回路からの出力信号が増大し、感度が向上する。
一方、ノイズは帰還回路で帰還されるため、帰還しない場合に比べて増大するが、第１電荷発生源１と第２電荷発生源に発生するノイズが熱電子雑音などのように相互に関連が無い場合、ノイズは２乗平均化加算されることになるため、信号の感度の上昇度よりもノイズの上昇度は小さくなる。したがって、総合的には電荷検知回路のＳ／Ｎ比が向上する。
【００３８】
次に、本実施の形態の電荷検知回路のシミュレーションおよび実験結果について説明する。図６は、感度およびノイズのシミュレーション結果と実験結果を示す図である。図７は、Ｓ／Ｎ比のシミュレーション結果と実験結果を示す図である。なお、図６、図７には、帰還用のコンデンサを含まない参考実験の結果も、コンデンサ容量０ｐＦとして記載した。
【００３９】
図６のように、横軸に示した第１コンデンサ８および第２コンデンサ１８の容量値を大きくすると、感度もノイズも大きくなる。このとき、「感度増加度＞ノイズ増加度」の関係となるため、図７に示すように横軸に示した第１コンデンサ８および第２コンデンサ１８の容量値を大きくすると、Ｓ／Ｎ比も大きくなる。
【００４０】
図６および図７において、感度実験値、ノイズ実験値、Ｓ／Ｎ比実験値は、それぞれシミュレーションで検証した値と良い一致を示しており、本実施の形態の回路を採用することによってＳ／Ｎ比が向上することを実験面でも確認できた。
【００４１】
以上説明したように、実施の形態１の圧電マイクロフォンＭ１は、電荷検知回路Ｄ１と、第１電荷発生源１および第２電荷発生源１１とを備える。第１電荷発生源１および第２電荷発生源１１は、ともに圧電体薄膜を用いたメンブレン体であり、第２電荷発生源１１は、同じ音を検知した際に第１電荷発生源１が第１電界効果トランジスタ４のゲートに出力する信号と反転した信号を第２電界効果トランジスタ１４のゲートに出力するように、第２電界効果トランジスタ１４のゲートに接続される。
【００４２】
このように、図１に示した電荷検知回路Ｄ１の構成とすることによって、従来に比べて高Ｓ／Ｎ比での電荷検知が可能になる。この電荷検知回路Ｄ１を用いれば、小型、低消費電力、高Ｓ／Ｎ比の圧電マイクロフォンが実現できる。
【００４３】
［実施の形態２］
実施の形態１では、第１電圧発生源および第２電荷発生源として圧電メンブレン素子を２素子使用した。実施の形態２では、１素子のメンブレンの電極配置を分割して第１電圧発生源および第２電荷発生源として適用する。
【００４４】
図８は、実施の形態２の圧電マイクロフォンの構成を示す回路図である。図８を参照して、圧電マイクロフォンＭ２は、第１電荷発生源２０１および第２電荷発生源２１１と、電荷検知回路Ｄ１とを備える。電荷検知回路Ｄ１の構成は、図１に示した構成と同様であるので、ここでは説明は繰り返さない。
【００４５】
図９は、実施の形態２の電荷発生源の構造を示す平面図である。図１０は実施の形態２の電荷発生源の構造を示す断面図である。
【００４６】
第１電荷発生源２０１および第２電荷発生源２１１は、図９、図１０に示すような圧電薄膜メンブレンを有する素子で構成される。
【００４７】
第１電荷発生源２０１は、中央部に貫通孔が設けられたシリコン基板２３１と、シリコン基板３１の貫通孔を覆うように形成された下地薄膜層２３２と、下地薄膜層２３２の上に交互に積層された半円環状の電極薄膜層２３５，２３６，２３７で形成された端子Ｔ１ａ，Ｔ１ｂと、円板状の圧電体薄膜層２３３，２３４とを含む。
【００４８】
電極薄膜層２３５および２３７の左半分は、図示しない導電体によって電気的に接続され、図８の端子Ｔ１ａに接続される。電極薄膜層２３６の左半分は、図８の端子Ｔ１ｂに接続される。
【００４９】
第２電荷発生源１１は、中央部に貫通孔が設けられたシリコン基板２３１と、シリコン基板２３１の貫通孔を覆うように形成された下地薄膜層２３２と、下地薄膜層２３２の上に交互に積層された半円環状の電極薄膜層２３５，２３６，２３７で形成された端子Ｔ２ａ，Ｔ２ｂと、円板状の圧電体薄膜層２３３，２３４とを含む。
【００５０】
電極薄膜層２３５および２３７の右半分は、図示しない導電体によって電気的に接続され、図８の端子Ｔ２ｂに接続される。電極薄膜層２３６の右半分は、図８の端子Ｔ２ａに接続される。
【００５１】
なお、下地薄膜層２３２およびメンブレン体である圧電体薄膜層２３３，２３４は、第１電荷発生源２０１および第２電荷発生源２１１で共有されている。
【００５２】
第１電荷発生源２０１と、第２電荷発生源２１１では、電極薄膜層と端子の関係が互いに逆極性になるように電極薄膜層と端子とが接続されている。第１電荷発生源２０１と、第２電荷発生源２１１は、メンブレン体を共有する。
【００５３】
共有したメンブレン体から電荷を取り出す信号が第１電荷発生源２０１と第２電荷発生源２１１とで互いに逆極性となるように、端子Ｔ１ａ、Ｔ１ｂと端子Ｔ２ａ，Ｔ２ｂとがメンブレン体に形成された電極に接続されている。このため、共有するメンブレン体に音波が入射されると、第１電荷発生源２０１と第２電荷発生源２１１の各々は、互いに反転した信号を電荷検知回路Ｄ１に出力する。
【００５４】
実施の形態２に示した圧電マイクロフォンＭ２は、同一メンブレンに２つの電荷発生源を形成できるため、電荷発生源の特性ばらつきが小さくなって、実施の形態１に示した圧電マイクロフォンＭ１よりもさらに安定した動作が可能になる。また、電荷発生源の実装面積が小さい圧電マイクロフォンを実現できる。
【００５５】
［実施の形態３］
実施の形態３では、実施の形態１または２の電荷検知回路Ｄ１の出力を差動増幅して出力する構成を説明する。
【００５６】
図１１は、実施の形態３の圧電マイクロフォンＭ３の構成を示す回路図である。図１１を参照して、圧電マイクロフォンＭ３は、第１電荷発生源１および第２電荷発生源１１と、電荷検知回路Ｄ２とを備える。なお、第１電荷発生源１および第２電荷発生源１１に代えて、実施の形態２に示した第１電荷発生源２０１および第２電荷発生源２１１を圧電マイクロフォンＭ３に採用しても良い。
【００５７】
電荷検知回路Ｄ２は、第１電荷発生源１および第２電荷発生源１１において発生する電荷を検知するように構成される。電荷検知回路Ｄ２は、図１に示した電荷検知回路Ｄ１の構成に加えて、さらに、第１出力ノードＮｏｕｔ１から出力された信号と第２出力ノードＮｏｕｔ２から出力された信号とを受け、差動増幅する差動増幅回路３００を備える。電荷検知回路Ｄ１の構成については、実施の形態１で説明しているので、説明は繰り返さない。
【００５８】
差動増幅回路３００は、コンデンサ３０１と、抵抗３０２〜３０５と、演算増幅器（オペアンプ）３０６とを含む。コンデンサ３０１の一方端は、第１出力ノードＮｏｕｔ１に接続される。抵抗３０２は、コンデンサ３０１の他方端と演算増幅器３０６の負入力ノードとの間に接続される。抵抗３０３は、第２出力ノードＮｏｕｔ２と演算増幅器３０６の正入力ノードとの間に接続される。抵抗３０４は、第１ノードＧＮＤと演算増幅器３０６の正入力ノードとの間に接続される。抵抗３０５は、演算増幅器３０６の出力ノードＮｏｕｔ３と負入力ノードとの間に接続される。演算増幅器３０６の出力ノードＮｏｕｔ３からは、出力電圧Ｖｏｕｔ１とＶｏｕｔ２が差動増幅された出力電圧Ｖｏｕｔ３が出力される。
【００５９】
コンデンサ３０１の容量値を調整することによって、第１出力ノードＮｏｕｔ１のＤＣレベルをシフトさせ、第２出力ノードＮｏｕｔ２との差動出力を適正化するとともに、差動増幅回路３００の出力電圧Ｖｏｕｔ３のＤＣレベルを調整することができる。たとえば、コンデンサ３０１の容量値として２００ｎＦを使用することができる。
【００６０】
抵抗３０２と抵抗３０３の抵抗値は、同じ抵抗値ＲＡに設定する。抵抗３０４と抵抗３０５の抵抗値は同じ抵抗値ＲＢに設定する。抵抗値ＲＡ，ＲＢの値を調整して差動増幅回路３００の増幅度を調整する。たとえば、これらの抵抗値は、ＲＡ＝１００ｋΩ、ＲＢ＝１００ｋΩとし増幅度を１とすることができる。
【００６１】
実施の形態３の電荷検知回路Ｄ２によれば、差動増幅回路３００によって、出力電圧Ｖｏｕｔ１とＶｏｕｔ２の振幅が加算される。一方で、出力電圧Ｖｏｕｔ１とＶｏｕｔ２のノイズは２乗平均加算されるため、ノイズの振幅の増加よりも電荷検出信号の振幅の増加が大きくなるのでＳ／Ｎ比が更に向上する。また差動増幅回路３００は出力インピーダンスを下げる効果もある。
【００６２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６３】
１，１１，２０１，２１１  電荷発生源、２，６，１２，１６，３０２，３０３，３０４，３０５，ＲＬ  抵抗、４，１４，５３，５４  電界効果トランジスタ、８，１８  コンデンサ、３１，４１，２３１  シリコン基板、３２，４２，２３２  下地薄膜層、３３，３４，４３，４４，２３３，２３４  圧電体薄膜層、３５，３６，３７，４５，４６，４７，２３５，２３６，２３７  電極薄膜層、３００  差動増幅回路、３０１  コンデンサ、３０６  演算増幅器、Ｄ１，Ｄ２  電荷検知回路、Ｍ１，Ｍ３  圧電マイクロフォン、Ｎｏｕｔ１，Ｎｏｕｔ２，Ｎｏｕｔ３  出力ノード、Ｔ１ｂ，Ｔ１ａ，Ｔ２ａ，Ｔ２ｂ  端子。
【図１】
2019205000.tif 000003
【図２】
2019205000.tif 000004
【図３】
2019205000.tif 000005
【図４】
2019205000.tif 000006
【図５】
2019205000.tif 000007
【図６】
2019205000.tif 000008
【図７】
2019205000.tif 000009
【図８】
2019205000.tif 000010
【図９】
2019205000.tif 000011
【図１０】
2019205000.tif 000012
【図１１】
2019205000.tif 000013
【図１２】
2019205000.tif 000014