(57)【要約】      （修正有）【課題】時間分解能ができるだけ小さく、裏面付近で生成した信号電子の表面側への到達時間の標準偏差をできるだけ小さくするイメージセンサを提供する。【解決手段】第１の遮光層３６は裏面に逆バイアス電圧を与えるための配線を兼ねており、コンタクト４４でシリコン層と電気的に接続している。第１の遮光層から第２の絶縁層４０まで、遮光層の孔の直経と同程度の大きさの正方形の筒状のＤＴＩ４５が備えられている。光電変換層３８と回路拡散層４１の上面、ＤＴＩの側面は厚さが薄い濃いｐ領域となっており、界面の結晶欠陥で生じる暗電流の発生を抑制している。【選択図】図７
2019161211.tif 000002
【特許請求の範囲】
【請求項１】
Ｍ行×Ｎ列（Ｍ≧１、Ｎ≧１）の画素を備える裏面照射撮像手段であって、受光面を「裏面」と呼び、反対側を「表面」、これらに平行な方向を「平行方向」、直角な方向を「垂直方向」と呼ぶとき、各画素が入射光を電荷に変換する光電変換層を備え、該光電変換層内に、信号電荷の平行方向の運動を抑制する手段（以下「水平運動の抑制手段」と呼ぶ）を備える。
【請求項２】
請求項１の撮像手段であって、該水平運動の抑制手段が、中心が裏面に対して直交する方向に延在する絶縁体からなる表面側に向かって断面積が縮小するロート型、もしくは画素サイズより実質的に小さいサイズの筒型の光電変換手段である。
【請求項３】
請求項２の撮像手段であって、中心が裏面に対して直交する方向に延在する絶縁体の表面における等電位線と該絶縁体の表面との表面側の交角が、該絶縁体の表面の広い面積にわたって９０度以上である。
【請求項４】
請求項１の撮像手段であって、各画素への入射光を画素サイズより実質的に小さいサイズの領域に集光する手段を備えるとともに、該水平運動の抑制手段が、裏面近傍において該入射光の集光領域と同程度で、かつ、中心が裏面に対して直交方向に延在する半導体からなる表面側に向かって断面積が縮小するロート型、もしくは筒型の光電変換手段である。
【請求項５】
請求項１の撮像手段であって、各画素が複数の電荷収集手段または電荷保存手段を備える。
【請求項６】
請求項５の撮像手段であって、該複数の電荷収集手段または電荷保保存手段が画素中心に対して放射状に配置されている。
【請求項７】
請求項１から請求項６までのいずれかの撮像手段であって、裏面側にピラミッド型の凹凸を備える。
【請求項８】
請求項１から請求項６までのいずれかの撮像手段であって、少なくとも、水平方向に延在する上下に重なった２つの半導体層と、該２つの半導体層を電気的に隔離する水平方向に延在する絶縁層とを備えるとともに、各画素が該絶縁層を垂直方向に貫いて、該２つの半導体層を電気的に接続する画素サイズより実質的に小さいサイズの導電手段を備える。
【請求項９】
請求項１から請求項８までのいずれかの撮像手段を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は高速撮影技術に関する。【０００２】  連続撮影が可能な既存のイメージセンサの最小時間分解能は１０ナノ秒程度であるが、本発明になるイメージセンサの最小時間分解能はその１／１００以下の１００ピコ秒以下になる。これを用いて蛍光の減衰時間の計測に基づく細胞内環境の観察や、光の往復時間の計測に基づく３次元形状計測等のための技術等が革新される。
【背景技術】
【マルチ電荷収集手段イメージセンサの構造と機能】
【０００３】  本発明の発明者は裏面照射マルチ電荷収集手段イメージセンサ（Ｂａｃｋｓｉｄｅ−Ｉｌｌｕｍｉｎａｔｅｄ  Ｍｕｌｔｉ−Ｃｏｌｌｅｃｔｉｏｎ−Ｇａｔｅ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ，以下「ＭＣＧイメージセンサ」と書く）を発明し、特許文献１および特許文献２、非特許文献１に開示した。
【０００４】  図１は、ＭＣＧイメージセンサの１画素の断面構造１を単純化して示している。大きな特徴は、中央に孔を持つｐｗｅｌｌ２を備え、ｐｗｅｌｌの下に、機能性回路のための拡散層（「回路拡散層」と呼ぶことにする）３を備えていることである。該ｐｗｅｌｌにより生成される電位障壁は、裏面側で生成した信号電荷４が回路拡散層３に迷入することを防ぐ。
【０００５】  図２はこのイメージセンサの表面側の１画素の平面構造５を示している。二つ目の特徴は、表面側の中心６のまわりに複数個の電荷収集手段７、８が放射状に配置されていることである。
【０００６】  該電荷収集手段７には高い電圧ＶＨがかけられており、他の電荷収集手段８には低い電圧ＶＬがかけられている。また裏面には裏面電圧ＶＢがかけられている。実際の駆動時には、電荷収集手段７、８に非常に短い時間間隔でＶＨが順次かけられる。ＶＨがかけられた電荷収集手段以外の電荷収集手段にはＶＬがかけられる。
【０００７】  図２のイメージセンサでは、ｐｗｅｌｌの下に、該複数の電荷収集手段と、収集した電荷からなる信号パケット（「画像信号」と呼ぶことにする）の保存手段９と、撮影後に、保存されている画像信号を、画素の集合からなる受光領域の外部に呼び出すための信号読み出し回路１０を備えている。
【０００８】  図３は、ＭＣＧイメージセンサの裏面側１１に光１２が入射して生じる光電子が１個の電荷収集手段７にいたる経路の軌跡をモンテカルロシミュレーションで求めた例を示す。
【０００９】  実際に試作されたイメージセンサでは、ＶＢ＝−２０、ＶＨ＝０Ｖ、ＶＬ＝−３Ｖ、である。またＶＨをかけている電荷収集ゲート７のシリコン側の電位は約２Ｖになる。イメージセンサの厚さは２８ミクロンである。したがって裏面と表面の間の電界は、２０／２８＝０．７１Ｖ／ミクロン＝７．１ｋＶ／ｃｍである。
【００１０】  信号電荷を電子としたのは、電子の移動度はホールのそれよりもはるかに大きいので、高速撮影には好都合であるからである。以後も信号電荷は電子とする。信号電荷がホールの場合でも、ＭＣＧイメージセンサを構成する構造要素のうち、シリコン部分のｐ型半導体とｎ型半導体をｎ型半導体とｐ型半導体に置き換え、ゲート電極等にかける電圧の極性を逆にすれば、基本的には同じ構造のセンサになる。
【００１１】  図３に示すとおり、裏面付近で生じた信号電子４は、まず、裏面にかけられた電圧と、表面側の電荷収集手段の一つ７にかけられた高電圧ＶＨとの電圧差で生じる電界により、表面側に向かってランダム運動しながら垂直下方１３に移動する。次に表面側に作られたｐｗｅｌｌ２の周りを中心に向かって斜め水平方向１４に移動する。次に中心に開けられたｐｗｅｌｌ２の孔１５を通って垂直下方１６に移動する。信号電子の通り道（信号電子の経路の外径）は孔の直径より小さい。これはｐｗｅｌｌから中心に向かう電界のために信号電子が孔の中央に集まるためである。最後に電荷収集手段の一つ７に向かって斜め水平方向１７に移動する。
【００１２】  電荷収集手段に非常に短い時間間隔で順次ＶＨをかけることにより、電荷収集手段の数に等しい枚数の連続画像を超高速撮影することができる。
【マルチ電荷収集手段イメージセンサの時間分解能】
【００１３】  このとき時間分解能は、裏面付近で生成した信号電子が、表面側の電荷収集手段の一つに至るまでの到達時間のばらつきで決まる。
【００１４】  図１に、裏面に瞬間的に入射した第１の入射光群が生成した電子群２１と、遅れて入射した入射光群２２（裏面に入射する直前の状態）を示している。両者の裏面への入射時の時間差は△ｔである。これらが表面側に向かって移動した後の第１の電子群２３と第２の電子群２４も示している。このとき平均到達時間差△ｔは一定に保たれる。一方、標準偏差は分散（混合と拡散）により広がる。
【００１５】  ２つの正規分布の和の分布は、これらの分布の平均値が標準偏差の２倍より大きいときは、２つのピークを持ち、中央部が凹部（「ディップ」と呼ぶ）になる。図１に示すように、元の２つの正規分布の平均値１９、２０の差が標準偏差の２倍１８に等しいか、もしくは小さいときは、ディップが消えて平坦もしくは一山になり、２つのピークは分別できなくなる。この条件を「ノンディップ条件」という。従って、時間分解能は、ＶＨをかけられた電荷収集手段に到達した信号電子の到達時間の標準偏差の２倍と定義する。
【００１６】  表面側への信号電子の到達時間にばらつきを与える原因は大別して４つある。
【００１７】  一つは、光のシリコンへの侵入深さが指数分布に従って分布することである。当然、深く侵入した光子で発生した光電子は、平均的に早く表面側に到達する。浅く侵入した光子で発生した光電子は、平均的に遅く表面側に到達する。早く到着した電子と遅く到着した電子の「混合（Ｍｉｘｉｎｇ）」により、電子のランダム運動が無くても到達時間に大きなばらつきが生じる。
【００１８】  二つ目は、信号電子の垂直方向のランダム運動による「拡散（Ｄｉｆｆｕｓｉｏｎ）」である。
【００１９】  混合と拡散により、信号電子は「分散（Ｄｉｓｐｅｒｓｉｏｎ）」する。この分散の定義は統計学の「分散（Ｖａｒｉａｎｃｅ）」とは異なる。
【００２０】  三つ目は水平移動距離の異なる信号電子の混合である。遮光層のない裏面照射イメージセンサを考える。入射光子の平面分布は、画素面全体に対して一様分布である。信号電子の収集手段は、通常、各画素の表面側の画素中心付近にある。隣接画素との境界付近に入射した光子で生成した信号電子の、発生位置から画素中心までの水平距離は、画素の水平方向のサイズの１／２である。画素中心に入射した光子で生成した信号電子の、画素中心までの水平距離は０である。水平距離が大きいほど、画素中心への平均水平移動時間は大きい。平均水平移動時間が異なる信号電子が混合すると、到達時間に分布が生じる。
【００２１】  四つ目は、信号電子の水平方向のランダム運動による水平方向の拡散である。
【００２２】  入射光子が、裏面の画素の中心位置に集中して入射した場合でも、信号電子の水平方向の拡散と、その後の中心付近への再集中に伴う水平混合により、到達時間のばらつきが生じる。
【００２３】  この場合、入射光の入射角度が分布することによっても、シリコンに貫入後の信号電子の水平方向の発生位置が変わり、それらが画素中心に集まる過程で、水平混合により到達時間が分布する。
【００２４】  通常、水平方向の電界は垂直方向のそれに対して小さい。図４のｐｗｅｌｌに沿う電子の移動方向１４に対する大きく広がった時間分布からわかるように、水平方向の混合と拡散による到達時間のばらつきは、垂直方向のそれよりもはるかに大きい。
【００２５】  この水平混合と拡散の影響は、設計の工夫などにより、減らすことができる。
【００２６】  原理的には斜め入射の影響も減らすことができる。例えば顕微鏡光学系では、入射光を並行光にすることができる。
【００２７】  一方、光の侵入長さの違いによる表面側までの平均移動距離の違いで生じる垂直方向の信号電子の混合と、信号電子の垂直方向のランダム運動による拡散の影響を減らすことは原理的にできない。
【イメージセンサの限界時間分解能】
【００２８】  本発明の発明者は理論的にイメージセンサの限界時間分解能の式を導いた。この導出過程を非特許文献２に開示した。この式から、例えばシリコンイメージセンサの限界時間分解能は波長５５０ｎｍの緑の光に対して約１１ピコ秒であることが導かれる。理論的最高撮影速度はその逆数で、約９０Ｇｆｐｓ（Ｇｉｇａ  ｆｒａｍｅｓ  ｐｅｒ  ｓｅｃｏｎｄ、約９００億枚／秒）である。
【００２９】  発明者が導いた光電変換層の限界時間分解能の式は、レーリーの限界空間分解能の式に対応するものである。
【００３０】  該導出過程では、信号電子の水平方向の運動の影響は無視している。光の侵入長の分布による垂直方向の信号電子の発生位置の分布と、垂直方向の拡散運動の２つが到達時間の標準偏差に及ぼす影響は原理的に除去もしくは緩和できない。したがってこの２つの現象の影響のみを対象として式を導いている。これが非特許文献２で開示した限界時間分解能の導出における第１の前提条件である。この条件に加えて、以下に述べるようないくつかの前提条件の下に式が導かれている。
【００３１】  第２の前提条件は電界強度に関する条件である。裏面と表面の間にかけられる電界が大きいほど電子の平均的な移動速度、すなわちドリフト速度は大きくなる。電界が小さいとき、図５に示すようにドリフト速度２５は電界２６に比例して大きくなる。しかし、電界が１０ｋＶ／ｃｍ以上になると増加率が小さくなり、最終的に一定の飽和速度に達する。図中、黒丸が実験値、実線はモンテカルロシミュレーションの結果である。
【００３２】  一方、拡散係数２７は、図６に示すように、電界が大きくなると小さくなる。しかし、図中に黒丸で示す実験値からわかるように、ある電界の値で最小値を取り、電界がその値以上に大きくなると拡散係数は大きくなるか、もしくはほぼ一定となる。非特許文献２では、拡散係数が最小値を取る時の電界値２８を「限界電界（Ｃｒｉｔｉｃａｌ  Ｆｉｅｌｄ）」と定義している。図５、図６より、限界電圧は２５ｋＶ／ｃｍであることがわかる。
【００３３】  限界電界ではドリフト速度はほぼ飽和領域に入り、それ以上の電界ではほぼ一定である。
【００３４】  非特許文献２で示した到達時間の標準偏差の式は、ドリフト速度が大きいほど、拡散係数が小さいほど、到達時間の標準偏差は小さいことを示している。したがって、限界電界に対して時間分解能は最小となる。
【００３５】  一方、既に説明したように、実際に試作したイメージセンサの裏面から表面までの電界は約７．１ｋＶ／ｃｍであった。限界電界は２５ｋＶ／ｃｍであり、試作したイメージセンサの電界よりはるかに大きい。
【００３６】  試作センサで裏面から表面までの電界を７．１ｋＶ／ｃｍとしたのは、電界がこれ以上大きくなると、ｐｗｅｌｌで隔離した、裏面側のシリコン層と表面側の機能性回路層との間の電気的隔離機能が不十分になるからであった。
【００３７】  第３の前提条件は光電変換層の厚さに対する条件である。
【００３８】  チップの厚さ（正確には光電変換層の厚さ）は薄い方がドリフト時間も拡散量も小さくなるので、時間分解能は小さくなる。しかし、薄すぎると、チップを透過して表面側に抜けてしまう光子が増えるので感度が下がる。超高速度撮影では感度の低下はできる限り避ける必要がある。
【００３９】  従って非特許文献２では、光電変換層の厚さは、光の平均侵入長に等しいとしている。
【００４０】  他のいくつかの前提条件の下に限界時間分解能の式が導かれた。これらの前提条件を列挙する。信号電荷は電子とした。シリコンの結晶方向は＜１１１＞とした。光の入射角は裏面に直角方向とした。光電変換層の不純物濃度は０（真性半導体）とした。以上はいずれも時間分解能を最小とする条件である。
【００４１】  さらに、到達時間分布を正規分布で近似した。正規分布の和の分布のノンディップ条件から、限界時間分解能は到達時間の標準偏差の２倍とした。また具体的な値を求める場合のシリコンの温度は３００°Ｋとした。これらはいずれも現実の撮影時の物理条件から大きく乖離しない条件である。
【００４２】  非特許文献２は世界で初めて限界時間分解能の式を示した点で大きな意義がある。一方実用的にも大きな意義がある。前提条件として述べたように、この式を導く過程で、関係する要素のそれぞれについて、時間分解能を最小にする条件を検討した。その結果に沿ってイメージセンサを設計すれば、その時間分解能は自動的に理論的限界時間分解能に近づく。
【マルチ電荷収集手段イメージセンサとクロストーク】
【００４３】  ＭＣＧイメージセンサは超高速化のための優れた技術であるが、その構造に由来する技術的課題がある。それはクロストークが大きいことである。すなわち隣接する画素の画像信号間、および同一の画素で連続する画像信号間の混合である。前者は空間的クロストーク、後者は時間的クロストークと呼ばれる。
【００４４】  ＭＣＧイメージセンサのクロストークの原因は４つある。
【００４５】  第１の原因は複数の電荷収集手段が画素中心を中心にして放射状に並べられていることである。一つの電荷収集手段にＶＨをかけても、他の電荷収集手段に迷入する信号電荷を０にはできない。すなわちこの原因はＭＣＧイメージセンサに固有の構造に由来する。
【００４６】  第２の原因は画素内に複数の画像信号記録要素が作り込まれているためである。これらの画像信号記録要素に光や信号電子が入って擬似信号を生成することを防ぐ必要がある。図１で示すｐｗｅｌｌ２は信号電子の迷入を防ぐためである。この原因はＭＣＧイメージセンサを含む、画素周辺記録型イメージセンサに共通の構造に由来する。
【００４７】  第３の原因は光や画像信号の隣接画素への混入である。第４の原因は各画素での画像信号収集後の画像信号の電気的処理過程で生じるクロストークである。３番目と４番目は全てのイメージセンサに共通のクロストークの生成要因である。
【００４８】  撮影速度を限界時間分解能にするには、理論的には光電変換層の厚さを光の侵入長に等しくする。しかし、イメージセンサの構造によってはこの条件は他の性能指標を最適化する条件と競合する。
【００４９】  電荷収集手段が１個の通常のイメージセンサの場合とＭＣＧイメージセンサの場合のクロストークの生起場の違いについて説明し、ＭＣＧイメージセンサではこのような競合関係が顕著になることを示す。
【００５０】  光電変換層の厚さと光の平均侵入長が等しい場合、入射光子のうち６４％が光電変換の対象になり、残りの３７％（ＥＸＰ（−１））が表面側に達する。
【００５１】  電荷収集手段が１個の場合、３７％の残存光成分の一部が電荷収集手段で光電返還され擬似信号を生成する。しかしほとんどの残存光子は下層の酸化シリコンからなる絶縁層、さらにはその下のポリシリコンからなる電極に達し、その下の金属層で乱反射により拡散する（半導体の一般的構造であるので図示していない）。したがって実際のクロストークはそれほど大きくならない。
【００５２】  ＭＣＧイメージセンサでは図３に示すように、表面付近に達した信号電荷を複数の信号電荷収集手段の一つに振り分けるための斜め方向の軌跡１７を作る必要がある。このために１ミクロン程度、あるいはそれ以上の厚さのシリコン層が必要になる。必要な厚さは使う半導体製造装置の細密度や、電荷を収集するための電圧ＶＨ等に依存する。
【００５３】  細密度は１３０ナノメートルプロセスや６０ナノメートルプロセスと呼ばれているように、製造可能な細線の幅で表される。細密なプロセスほど、またＶＨが大きいほど、該振り分けに必要な層厚は薄くて済む。
【００５４】  該振り分けに必要な層で残存光子が広がると、画素中心付近の該振り分けに必要な層の厚さと同オーダーの水平領域に残存光が広がり、光電変換を起こす。これにより生成した電荷がＶＨをかけた電荷収集手段以外の電荷収集手段に入り、それぞれに接続する電荷保存手段に送られる。これらがＭＣＧイメージセンサに特有のクロストークの原因となる。
【００５５】  光電変換層が入射光の侵入長の２倍および３倍では、残存光量はそれぞれ１３．５％、５．０％となる。クロストークはそのうちの一部の光子が原因となるので、３倍あればＭＣＧイメージセンサの場合も実用上問題ない。
【００５６】  光電変換層が厚いと時間分解能が大きくなる。このように撮影速度とクロストークは競合関係にあるので、実際にはどちらに重点を置くかを考慮して、光電変換層の厚さは、入射光の平均侵入長の１〜３倍程度にすれば良い。
【００５７】  光電変換層の厚さ以外の条件については、理論式を導く過程で用いた前提条件を概ね満たして設計することができる。
【ＲＯＸＮＯＲ回路】
【００５８】  特許文献３および非特許文献３には、複数の電荷収集手段に、非常に短い時間間隔で順次ＶＨを与えるための回路が開示されている。この回路はリングオシレータ回路（ＲＯ回路）と排他的論理和の否定回路（ＸＮＯＲ回路）から成るので、ＲＯＸＮＯＲ回路と名付けられた。
【ディープトレンチインシュレータ】
【００５９】  空間的クロストークを効果的に減らす技術の一つにＤＴＩ（ディープトレンチインシュレータ）がある。これは、画素境界に垂直に酸化シリコン等の壁を作る技術である。シリコンの屈折率は酸化シリコンのそれよりもはるかに大きい。またＤＴＩへの入射光はＤＴＩ表面に対して斜めに入射する。従ってＤＴＩ表面で内側に反射される。
【００６０】  またＤＴＩには濃いボロン等がドープされており、プロセス時のボロンの側面への拡散により、ＤＴＩの近傍はｐ型半導体となる。
【００６１】  信号電子がＤＴＩに近づくと、ＤＴＩの側面のｐ型半導体から中心に向かう電界により、画素内に戻される。
【ＳＯＩを利用した裏面照射イメージセンサ】
【００６２】  図１の断面構造を持つ裏面照射型イメージセンサで、裏面と表面の間の電界を大きくすると、ｐｗｅｌｌ２による電位バリアが不十分になり、裏面側で生成した信号電子がｐｗｅｌｌ部分を通り抜けて、直接表面側に達する。
【００６３】  このような場合、ｐｗｅｌｌに代えて、酸化膜からなる水平の絶縁層（インシュレータ）を電位バリアの代わりに用いる場合もある。この場合、インシュレータの表面側のシリコン層に回路を作り込むので、このような素子構造をＳＯＩ（ＳＩｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）と呼ぶ。
【飛行時間計測型と寿命計測型科学技術計測機器】
【００６４】  連続撮影が可能な既存のイメージセンサの最小時間分解能は１０ナノ秒程度であるが、本発明になるイメージセンサの最小時間分解能はその１／１００以下の１００ピコ秒以下になる。このイメージセンサを用いて先端科学技術計測機器を革新することができる。
【００６５】  このような科学技術計測機器は大別して２種類ある。飛行時間計測型（ＴＯＦ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ）型）と寿命計測型（Ｌｉｆｅｔｉｍｅ型）である。
【００６６】  前者の代表的な例としてはＩｍａｇｉｎｇ  ＴＯＦ  ＭＳ（Ｉｍａｇｉｎｇ  Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｎｏｍｙ）がある。通常のＴＯＦ  ＭＳでは１点に強力で非常に短いパルス状の電子ビーム、Ｘ線ビーム、レーザビーム等を当て、飛び出してくるイオンに電界をかけて、ディテクタへの到達時間の違いから成分原子や分子を同定する。面的な計測にはパルスビームを走査して計測する。
【００６７】  特許文献４に示すように、時間分解能１ナノ秒以下のイメージセンサがあれば、面全体に強力なビームを当て、一度に面的な成分分析ができる。
【００６８】  後者の代表的な例としてはＦＬＩＭ（Ｆｌｕｏｒｅｓｃｅｎｃｅ  Ｌｉｆｅｔｉｍｅ  Ｉｍａｇｉｎｇ  Ｍｉｃｒｏｓｃｏｐｙ）がある。蛍光の減衰時間の計測に基づく細胞内環境の観察技術である。蛍光たんぱくの減衰時間は１ナノ秒程度である。本発明になるイメージセンサにより、大掛かりな装置を用いることなく、試料上に面的に分布する複数の種類の蛍光たんぱくの減衰時間を測定できる。
【先行技術文献】
【特許文献】
【００６９】
【特許文献１】名称：固体撮影装置、登録番号：６１８８６７９、登録日：２０１７年８月３０日
【特許文献２】名称：ＳＯＬＩＤ−ＳＴＡＴＥ  ＩＭＡＧＩＮＧ  ＡＰＰＡＲＡＴＵＳ，ＵＳ９５０３６６３  Ｂ２，ＮＯＶＥＭＢＥＲ  ２２，２０１６．
【特許文献３】名称：撮像素子、撮影装置、及び計測装置、国際出願番号：ＰＣＴ／ＪＰ２０１５／０５５４７３、出願日：２０１５年２月２５日
【特許文献４】名称：質量分析装置、特願２００８−５１７７３９、再表２００７／１３８６７９
【非特許文献】
【００７０】
【非特許文献１】Ｔａｋｅｈａｒｕ  Ｇ．Ｅｔｏｈ，ｅｔ  ａｌ．，Ｔｏｗａｒｄ  Ｏｎｅ  Ｇｉｇａ  Ｆｒａｍｅｓ  ｐｅｒ  ｓｅｃｏｎｄ−Ｅｖｏｌｕｔｉｏｎ  ｏｆ  ｉｎ  Ｓｏｔｕ  Ｓｔｏｒａｇｅ  Ｉｍａｇｅ  Ｓｅｎｓｏｒｓ，Ｓｅｎｓｏｒｓ，１３（４），４６４０−４６５８，２０１３．
【非特許文献２】Ｔａｋｅｈａｒｕ  Ｇｏｊｉ  Ｅｔｏｈ，ｅｔ  ａｌ．，Ｔｈｅ  Ｔｈｅｏｒｅｔｉｃａｌ  Ｈｉｇｈｅｓｔ  Ｆｒａｍｅ  Ｒａｔｅ  ｏｆ  Ｓｉｌｉｃｏｎ  Ｉｍａｇｅ  Ｓｅｎｓｏｒｓ  ２０１７，１７（３）．
【非特許文献３】Ｃ．Ｚｈａｎｇ，ｅｔ．ａｌ．，Ｐｉｘｅｌ  ｐａｒａｌｌｅｌｌｏｃａｌｉｚｅｄｄｒｉｖｅｒ  ｄｅｓｉｇｎ  ｆｏｒ  ａ  １２８  ｘ  ２５６  ｐｉｘｅｌ  ａｒｒａｙ  ３Ｄ  １Ｇｆｐｓ  ｉｍａｇｅ  ｓｅｎｓｏｒ，Ｐｒｏｃ．ＳＰＩＥ１０３２８，Ｓｅｌｅｃｔｅｄ  Ｐａｐｅｒｓ  ｆｒｏｍ  ｔｈｅ  ３１ｓｔ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｇｒｅｓｓ  ｏｎ  Ｈｉｇｈ−ｓｐｅｅｄ  Ｉｍａｇｉｎｇ  ａｎｄ  Ｐｈｏｔｏｎｉｃｓ，１０３２８−０７，２０  Ｆｅｂｒｕａｒｙ  ２０１７．
【発明の概要】
【発明が解決しようとする課題】
【００７１】  イメージセンサの時間分解能をできるだけ小さくする。このため、裏面付近で生成した信号電子の表面側への到達時間の標準偏差をできるだけ小さくする。【００７２】  この方針で課題を解決することに付随する負の影響をできるだけ小さくする。
【課題を解決するための手段】
【解決の方針】
【００７３】  非特許文献２の理論解析で使われた諸前提条件をできるだけ満たすようにする。ＭＣＧイメージセンサ構造を用いる。両方を用いることで生じる競合関係を調整する構造を導入する。
【００７４】  具体的には電子の水平方向の運動の、信号電子の到達時間のばらつきに対する影響をできるだけ小さくする。このためには水平方向の電界ができるだけ小さくならないようにする。
【課題の解決の手段と効果】
【００７５】  Ｍ行×Ｎ列（Ｍ≧１、Ｎ≧１）の画素を備える裏面照射撮像手段であって、受光面を「裏面」と呼び、反対側を「表面」、これらに平行な方向を「平行方向」、直角な方向を「垂直方向」と呼ぶとき、各画素が入射荷電粒子を電荷に変換する光電変換層を備え、該光電変換層内に、信号電荷の平行方向の運動を抑制する手段（以下「水平運動の抑制手段」と呼ぶ）を備えることにより、
表面側の画像信号収集手段に到達する信号電荷の到達時間のばらつきを効果的に小さくすることができ、超短時間単位の撮影できる撮像手段を提供する。
【００７６】  該水平運動の抑制手段が、中心が裏面に対して直交する方向に延在する絶縁体からなる表面側に向かって断面積が縮小するロート型、もしくは画素サイズより実質的に小さいサイズの筒型の光電変換手段であることにより、
ロート型では垂直電界に対する水平電界が、ロート型水平運動の抑制手段の表面の、水平方向に対する角度の略正弦値倍になり、垂直方向電界よりやや弱いが、同オーダーとなり、光電変換手段内での高速電荷移動を達成できる。その表面側の回路層では、別の手段で水平電界を強化することができる。筒型では、信号電荷が、画素境界近くの水平方向電界の小さい領域を通過しないので、信号電荷の高速収集による到達時間のばらつきを効果的に抑制できる。
【００７７】  さらに、中心が裏面に対して直交する方向に延在する絶縁体の表面における等電位線と該絶縁体の表面との表面側の交角が、該絶縁体の表面の広い面積にわたって９０度以上であることにより、
信号電荷が該絶縁体に衝突することなく、該絶縁体の表面側に集まって信号電荷の収集効率が１００％近くになる。
【００７８】  また、各画素への入射光を画素サイズより実質的に小さいサイズの領域に集光する手段を備えるとともに、該水平運動の抑制手段が、裏面近傍において該入射光の集光領域と同程度で、かつ、中心が裏面に対して直交方向に延在する半導体からなる表面側に向かって断面積が縮小するロート型、もしくは筒型の光電変換手段であることにより、
該水平運動の抑制手段の表面を絶縁体とするためのエッチング工程ではなく、該水平運動の抑制手段の外部を、信号電荷の極性と逆の極性のイオン注入で作成することができ、エッチング工程による光電変換層のダメージを減らし、暗電流を下げることができる。
【００７９】  また、各画素が表面側に複数の電荷収集手段または電荷保存手段を備えることにより、
画像信号のその場記録による超高速撮影ができる。
【００８０】  また、該複数の電荷収集手段または電荷保保存手段が画素中心に対して放射状に配置されていることにより、
信号電荷の収集および移送時間が等しくなり、信号電荷の電荷収集手段あるいは電荷保存手段までの到達時間のばらつきを抑制できる。
【００８１】  また、裏面側に凹型のピラミッドの配列を備えることにより、
入射荷電粒子が可視光や近赤外光の場合は、裏面に入射した直後に、光電変換手段の裏面近傍で拡散され、光電変換手段中への到達距離が短くなる。従って、光電変換手段を薄くでき、より高速化できる。
【００８２】  さらに、水平方向に延在する上下に重なった２つの半導体層と、該２つの半導体層を電気的に隔離する水平方向に延在する絶縁層とを備えるとともに、各画素が該絶縁層を垂直方向に貫いて、該２つの半導体層を電気的に接続する画素サイズより実質的に小さいサイズの導電手段を備えることにより、
裏面側と表面側の電界が限界電界のような大きな電界であっても、十分強い電界のバリアを確保し、画像信号収集手段や画像信号保存手段への電子の流入を防止でき、より高速の撮像手段を提供する。
【００８３】  以上のいずれかの撮像手段を備える撮像装置により超高速撮影ができる。
【図面の簡単な説明】
【００８４】
【図１】ＭＣＧイメージセンサの１画素の断面構造と正規分布の和の分布
【図２】ＭＣＧイメージセンサの表面側のゲートの平面図
【図３】ＭＣＧイメージセンサ内の信号電子の軌跡の例
【図４】ＭＣＧイメージセンサ内の信号電子の進行時間と距離（深さ）の関係
【図５】電界と電子のドリフト速度と限界電界
【図６】電界と電子の拡散係数と限界電界
【図７】本発明の第１の実施の形態
【図８】本発明の第２の実施の形態
【図９】本発明の実施の形態に対する信号電子の運動のモンテカルロシミュレーションの例（ポテンシャル分布の断面図）
【図１０】本発明の実施の形態に対する信号電子の運動のモンテカルロシミュレーションの例（画素中心の表面から裏面までのポテンシャル）
【図１１】本発明の実施の形態に対する信号電子の運動のモンテカルロシミュレーションの例（信号電子の空間分布の例）
【図１２】本発明の第３の実施の形態
【図１３】本発明の第４の実施の形態
【図１４】本発明の第４の実施の形態の等電位線図
【図１５】ＳＯＩを用いた構造への本発明の適用例
【図１６】本発明になるイメージセンサの全体図
【図１７】本発明になるカメラ
【発明を実施するための形態】
【第１の実施の形態】
【第１の実施の形態の構造】
【００８５】  図７に本発明の第１の実施の形態の撮像素子の１画素の断面図２９を示す。平面図は図２に示す。断面は集光部３０、撮像部３１ドライバー部３２が積層した構造からなる。撮像部とドライバー部はバンプ構造３３で電気的に結合している。集光部はマイクロレンズ３４とライトガイド３５からなる。
【００８６】  撮像部は、第１の遮光層３６（０．３ミクロン）、第１の絶縁層３７（０．１ミクロン）、低濃度のｎ型シリコンからなる光電変換層３８（７ミクロン）、第２の遮光層３９（０．３ミクロン）、第２の絶縁層４０（０．１ミクロン）、回路拡散層４１（３ミクロン）、第３の絶縁層４２（０．０１ミクロン）、回路層４３（７ミクロン）からなる。光電変換層の上端（裏面）から回路拡散層の下面までは連続したシリコン層で、厚さは合計１０ミクロンである。ただし括弧内の数値は各層の厚さである。
【００８７】  遮光層はタングステンからなる。絶縁層は酸化シリコンからなる。
【００８８】  第１の遮光層は裏面に逆バイアス電圧を与えるための配線を兼ねており、コンタクト４４でシリコン層と電気的に接続している。
【００８９】  第１の遮光層から第２の絶縁層まで、遮光層の孔の直径と同程度の大きさの正方形の筒状のＤＴＩ４５が備えられている。図の場合は１辺が４ミクロンである。
【００９０】  光電変換層と回路拡散層の上面、ＤＴＩの側面は厚さが薄い濃いｐ領域となっており（図示していない）、界面の結晶欠陥で生じる暗電流の発生を抑制している。
【００９１】  図２に１画素の表面側の平面構造を示す。画素中心は４５度回転した正方格子上にある。画素ピッチは１８ミクロンである。従って光学的１画素は図に正方形４７で示す領域になる。この正方形の１辺は約１２．７ミクロン（１８／√２）である。第１の孔の直径とＤＴＩの内径は４ミクロンである。
【００９２】  その他の構造は図１と図２の説明時に既に説明した。
【００９３】  ドライバー部には多数のＲＯＸＮＯＲ回路が乗っており、１個のＲＯＸＮＯＲ回路で１組の画素の電荷収集手段を駆動する。回路構造の詳細と機能の詳細は特許文献３、非特許文献３に開示されているので説明を省略する。
【第２の実施の形態】
【００９４】  図８に第２の実施の形態の断面図４６を示す。第１の実施の形態との違いは、第２の遮光層と第２の絶縁層がないこと、および、ｐｗｅｌｌ２があることである。
【第１と第２の実施の形態の機能】
【００９５】  第１の実施の形態と第２の実施の形態の機能上の違いは小さい。具体的には以下の通りである。
【００９６】  電荷収集手段の一つの電極に負荷される高い電圧はＶＨ＝０Ｖである。他の電荷収集手段に負荷される低い電圧はＶＬ＝−３Ｖである。
【００９７】  表面側の回路拡散層の下面にチャンネルが形成されている。
【００９８】  ＤＴＩの内側のシリコン層の裏面にかける電圧は−２０Ｖである。この値は、図１２に示しているように、ＤＴＩ内の垂直電界が側図５、図６に示す限界電界２５ｋＶ／ｃｍになるように調整した結果である。
【００９９】  入射光は、マイクロレンズで集光された後、ライトガイドで裏面の各画素の開口部に入射する。入射後、大部分はＤＴＩの内側で光電変換により光電子に変換される。
【０１００】  ５５０ナノメートルの緑色光の平均侵入長は１．７３３ミクロンである。ＤＴＩの内部の光電変換層は７ミクロンであるから、平均侵入長の４．０倍である。６５０ナノメートルの赤色光の平均侵入長は４．０ミクロンである。従って赤色光の平均侵入長の１．７５倍である。従って７ミクロンのＤＴＩの長さは、青色光は別にして、光の平均侵入長の３倍程度である。
【０１０１】  生成した信号電子は、ＤＴＩから滲みだしたボロンによるｐ層でＤＴＩの中心側に集められ、第２の絶縁層の孔（直径４ミクロン）を通って回路拡散層に達する。
【０１０２】  さらに、電荷収集手段の一つ７に収集され、接続する電荷保存手段９に送られる。
【０１０３】  この区間では軌跡（図３の電子の移動方向１７）は斜めになるが、信号電子の軌跡の直径は十分小さく、距離も短いので、進行方向に直交方向の拡散と混合の影響は小さい。このことは図４に示す進行方向１７に対する時間遅れの程度からもわかる。
【０１０４】  撮影後の読み出し方式や駆動電圧波形については、特許文献１、非特許文献１に開示されているので説明を省略する。
【０１０５】  図９、図１０、図１１に本発明になる撮像手段における電子の運動のモンテカルロシミュレーション結果の例を示す。入射光は５５０ナノメートルとし、裏面の開口部に垂直に入射するものとした。
【０１０６】  図９のモデルは見かけ上、本発明の第２の実施例に見える。しかしシミュレーションにおける条件設定は第１の実施例に相当する。このことについて説明する。
【０１０７】  裏面電圧は−２０Ｖである。このとき図１０に示すようにＤＴＩ内の電界は２５ｋＶ／ｃｍになる。実際には第２の実施の形態でＤＴＩの外側で使われているｐｗｅｌｌでは、２５ｋＶ／ｃｍの電界に対するバリアとするのは難しい。このシミュレーションではＤＴＩからの信号電子の到達時間の分布だけを計算しており、ＤＴＩ外部でのｐｗｅｌｌのバリア効果については計算していない。電界バリア効果を考えると、このシミュレーション結果と同じ結果を得るには、図７に示すように、酸化膜（第２の絶縁層４０）により十分な電界バリアを持つ第１の実施の形態で実際のセンサを製造する必要がある。
【０１０８】  さらにｐｗｅｌｌも備えており、ＤＴＩから信号電子が出た後は、ｐｗｅｌｌの効果で電子が中央に集まっている。
【０１０９】  従ってこのシミュレーション結果は実質的にＤＴＩを備える本発明の第１の実施例にｐｗｅｌｌも導入した構造に対する電子移動のシミュレーション結果になっている。
【０１１０】  また図２で示される平面構造に付いては、現在、中程度の細密プロセスである１３０ナノメートルプロセスで製造することを前提に設計した。
【０１１１】  図９はポテンシャル分布４７を、図１０は画素中心における裏面から表面にいたる深さ方向の電位４８を、図１１は光の瞬間的な入射後、２０ピコ秒経過した後の信号電子の位置４９を示す。
【０１１２】  ＤＴＩにより信号電子の水平混合による到達時間のばらつきは生じない。また図１０からわかるように、ＤＴＩから回路拡散層に出たときにｐｗｅｌｌにより信号電子が水平方向に集中する。このときの局所的な電界の方向は０°（画素中心）から４５°程度（外側）に分布しており、垂直方向の電界の効果が水平方向の電界の効果よりもはるかに大きい。
【０１１３】  電荷収集手段７への到達時間の標準偏差は２５．２ピコ秒であった。したがって時間分解能は５０．４ピコ秒である。理論的限界時間分解能は１１ピコ秒であるから、本発明により、理論限界と同オーダーの時間分解能を達成できる。
【０１１４】  限界時間分解能からの乖離の最も大きな原因は、クロストークを減らすために、光電変換層（ＤＴＩ内部）の長さを緑色光の平均侵入長さの４倍の７ミクロンにしたためである。この条件ではクロストークは無視できるオーダーである。クロストークを少し許容し、ＤＴＩの長さを短くすれば時間分解能はさらに短くなる。
【０１１５】  想定した製造プロセスは１３０ナノメートルプロセスである。６０ナノメートルプロセスに変えれば、回路拡散層４１の厚さを薄くできる。ただし製造コストが高い。これらの競合関係を綿密に整理して、実用上最適な条件の組み合わせにすれば、撮影速度はさらに上がる。
【０１１６】  第１の実施例の製造法について述べる。裏面プロセスになったとき、ＤＴＩとその内部になる４角柱状のシリコン層を残して第２の絶縁層（酸化シリコン）までエッチングする。第２の絶縁層でエッチングが止まる。そののち露出しているシリコンの表面を酸化し、第２の絶縁層４０とＤＴＩ４５を作る。その上をスパッタリングで金属で覆い、第２の遮光層３９を作り、ポリシリコンで埋め戻し、平坦化する。表面に第１の絶縁層３７を作り、コンタクトホールを作ったのち、第１の遮光層を載せる。
【０１１７】  集光部３０については、通常のイメージセンサの製造法で乗せても良いし、ＭＣＧイメージセンサは画素サイズが大きいので、別途、集光部を作って載せても良い。
【０１１８】  後で別に集光部を載せる場合は、カラーフィルター、回折格子フィルター、その他を選ぶことができるので、科学技術用イメージセンサとしては好適である。
【第３の実施の形態】
【０１１９】  図１２に第３の実施の形態の断面図５０を示す。
【０１２０】  酸化ケイ素（石英）からなるオンチップフレネルレンズ５１とチッ化珪素からなるライトガイド５２が各画素の集光手段５３を形成している。
【０１２１】  またＤＴＩのかわりにロート状のｐｗｅｌｌ５４を備えている。入射光の広がりによるクロストークが大きくなるので、光電変換層の厚さは３０ミクロンである。３０ミクロンでは７００ナノメートルの光でも表面側には０．１％の光しか届かない。ただし撮影速度は少し遅くなる。
【０１２２】  第３の実施例のｐｗｅｌｌの製造法を示す。ｐｗｅｌｌを表面側からの打ち込みで作ると、シリコンへのダメージが大きくない範囲で最大のエネルギーで打ち込んで、１２時間程度の熱拡散を加えても最深で表面から５ミクロン程度にまでしか届かない。
【０１２３】  従って、エピタキシャル層の製造技術で３ミクロン厚さの真性もしくは低濃度のシリコン層を成長させ、マスクを使い、画素周辺部のみを開けてボロンを打ち込む。マスクの面積を狭めながらこのプロセスを繰り返し、最後に１２時間の熱処理を加える。
【０１２４】  図１２のロート状のｐｗｅｌｌにより、光電変換層の上部から中部で発生する信号電荷の軌跡は、垂直に対して０°から４５°程度になる。すなわち水平方向運動の影響は小さくなる。光電変換層の下部で発生する信号電荷に対しては水平方向の電界の影響が垂直方向のそれよりも大きくなる。しかし光電変換層が厚いので、下部まで届く光子は少ない。
【第４の実施の形態】
【０１２５】  図１３は本発明の第４の実施の形態５５を示す。各画素５６の裏面の側の画素境界にＤＴＩ５７を備えるとともに、光電変換層５８の表面側にロート状の信号電荷の水平方向運動の抑制手段５９を備えている。
【０１２６】  ロート状の抑制手段は、図では、光電変換層の表面側から裏面に向かって突出している上面が画素サイズの４角形で底面が小面積の４角形のプラミッド状のシリコン層である。表面は絶縁層６０で覆われ、その外部はポリシリコン６１で形成されている。
【０１２７】  また図では切り離されているように見えるが、シリコンから整然と並んだ下向きの台形状の突起を覆うように、全面にわたって接続している。すなわち、下向き（表面方向）に凸のピラミッド集光手段配列を形成している。また、図では下に凸のピラミッド型集光手段は、裏面まで届いていないが、厚さと画素サイズの関係によっては、裏面に接続していても良い。
【０１２８】  ＜１００＞面のシリコン層に適切なプロセスでエッチングすると、表面に対して５４．７度の角度を持つ＜１１１＞面が現れ、この性質を利用してこのような凸型のピラミッドや、凹型のピラミッド（矩形の孔）を生成することができることが知られている。
【０１２９】  図１４は凸ピラミッド集光手段のまわりの等電位線８７を示している。
【０１３０】  ただし、この図ではＤＴＩを省略している。
【０１３１】  また凸ピラミッド集光手段の外部８８は酸化シリコンである。その凸ピラミッド集光手段との境界部分を絶縁層とし、その外部はポリシリコン等の別の材料であっても良い。
【０１３２】  ポリシリコン層であると、外部に配線し、帯電を防ぐこともできる。または負のイオンをドープし、適度な電流を流し、凸ピラミッド集光手段の電位を調整することもできる。
【０１３３】  この等電位線と凸ピラミッド集光手段との表面側の交角８９は、基本的には９０度以上でなければならない。これは凸ピラミッド集光手段に近づいた電子を矢印９０で示すように、凸ピラミッド集光手段から遠ざけるためである。
【０１３４】  ただし、信号電子が凸ピラミッド集光手段の近傍に近づく可能性が低いところでは部分的に交角が９０度以下でも良い。このような場合は、裏面側に各画素の中央部を開けた遮光層を設けて、信号電子が画素の中央部でしか生じないようにした場合の、凸ピラミッド集光手段の上部や、電子が凸ピラミッド集光手段の上部から中部で十分に収束される場合の、凸ピラミッド集光手段の下部で生じる。
【０１３５】  該交角を大きくするには、凸ピラミッド集光手段の表面に厚さが薄く、濃いボロンの層９１を設ける方法や、凸ピラミッド集光手段の下部（表面側）では、表面側から小面積のリンイオンを凸ピラミッド集光手段の下端の開口部９２に打ち込む方法（図示していない）等がある。
【０１３６】  また凸ピラミッド集光手段の表面を薄い絶縁膜で覆い、酸化ハフニウムや酸化アルミニウム等を使って、等電位線を急激に曲げることもできる。
【０１３７】  本実施例の各画素の表面側には、凹型ピラミッドの配列９３が備えられている。これにより、表面で光が拡散されるので、光の平均浸透深さが小さくなり、シリコン層の厚さを薄くして、より高速化することができる。
【０１３８】  凸ピラミッド集光手段を備える画素構造の製造方法を図１３を用いて説明する。
【０１３９】  濃度が１０＊＊１８／ｃｍ＊＊３程度の高い濃度のｐ型半導体のウエーファ（図には示していない）を用いる。ここに「＊＊」は「乗」を意味する。これをウエーファＡとする。プロセス後はウエーファＡは取り除くので、その表面がセンサーの裏面になる。ウエーファＡの表面（センサーの裏面）に低濃度のエピタキシャル層５８を成長させる。
【０１４０】  その表面にマスクを載せ、台形の突起を残して化学エッチングする。
【０１４１】  シリコンのエッチングにおいては、結晶方向にエッチングするとほぼ鏡面になり、欠陥の少ない界面を形成することがわかっている。例えば表面に対する角度が５４．７度のとき、鏡面を形成でき、ノイズの発生の少ない界面を持つ台形突起を形成できる。この時点では表側（図では下側）から見ると、台形の墳墓状の突起が等間隔に整然と並んでいるように見える。
【０１４２】  その後、表面６０を酸化し、ポリシリコン６１で埋め戻す。平坦化し、台形突起の先端６２をマスクで保護した後、ポリシリコン６１面を１ミクロンの深さエッチングした後、エッチング前の高さ以上になるように酸化膜を生成して保護する。この酸化膜には濃いボロンがドープされている。再び薄く平坦化すると、台形の先端面のシリコン層の面６２が露出する。それ以外の面は酸化膜からなる絶縁層で覆われている。
【０１４３】  別途、表面に低濃度のエピタキシャル層６３を備えるウエーファＢ（図には示していない）を用意しておき、ウエーファＡにウエーファＢを貼り付けた後、熱処理する。これにより台形の表面６２と、貼り付けられたウエーファＢのエピタキシャル層面６３は一体化する。また熱処理により、台形の先端の表面以外の酸化膜層からはボロンがエピタキシャル層面６３側に拡散する。
【０１４４】  ポリシリコンで埋め戻した後、すぐ平坦化しても良い。この場合は前もって、ウエーファＢの上のエピタキシャル層面６３の、台形突起の表面に相当する部分をマスクで保護して濃いボロンドープを行っておく。
【０１４５】  ウエーファＢを電気化学的エッチングで取り除いた後、酸化膜で絶縁し、その表面側に配線層６４を形成する。
【０１４６】  さらに表面側に、駆動回路、ＡＤコンバータ、メモリ回路等を搭載した別のチップを接合する（図１３では省略している）。
【その他の実施の形態】
【０１４７】  表面側構造はＳＯＩ構造でも良い。すなわち、図１５に示すように、凸ピラミッド集光手段の下端を酸化膜９４で塞ぎ、該酸化膜の表面に電極９５を設け、酸化膜を垂直に通る配線９６を通して信号電荷を下部のシリコン回路拡散層９７以下に導いても良い。ただしシリコンで直接接続する場合よりノイズが大きくなる。
【０１４８】  図には配線層９８、駆動回路チップなどの接合チップ９９（詳細は示していない）を記載している。
【０１４９】  図７の細いシリコンパイプ構造や、図１４の凸ピラミッド集光手段の上下の電界を２５ｋＶ／ｃｍ以上にして、２次電子の発生や電子雪崩により、信号増幅しても良い。
【０１５０】  さらに、ＳＰＡＤ（Ｓｉｎｇｌｅ  Ｐｈｏｔｏｎ  Ａｖａｌａｎｃｈｅ  Ｄｉｏｄｅ）等のように、到達時間記録型の回路を細いシリコンパイプ構造や、凸ピラミッド集光手段の下部に設けても良い。
【０１５１】  さらに、細いシリコンパイプ構造や、凸ピラミッド集光手段の下端の側壁に信号収集電極を備えても良い
【０１５２】  要は、超高速化の最大の障害は水平方向の電子の運動なので、それを妨げる手段により超高速撮影を達成できる。
【０１５３】  また、２×２画素や３×３画素を一組とするマクロピクセルイメージセンサとし、各要素画素に別の機能を備えたり、操作周波数を変え、異なる時間分解能の現象を捉えるようにしても良い。
【０１５４】  複数の電荷収集手段の中央に誘導ゲートを設けても良い。
【０１５５】  逆に複数の電荷収集手段の中央の絶縁層を取り除いてドレーンとしても良い。この場合、撮影中は、低い電圧を与えて弱いポテンシャルバリアを作り、信号電荷がドレーンに流入しないようにする。
【０１５６】  第１、第２の実施の形態では、電荷収集手段は埋め込みチャンネル型ゲート構造（埋めであるが通常のトランジスタ構造にしても良い。すなわち、誘導ゲートで集めた電荷をスイッチングで電荷保存手段に転送する。ただし、この構造では、完全転送が完了するまでの時間が長くなる。長所としてはクロストークが小さくなる。
【０１５７】  これらの構造については特許文献１、特許文献２、非特許文献３等で開示している。
【０１５８】  入射光は可視光線に限らない。軟Ｘ線、赤外線、電子、イオンであっても良い。また可視光のセンサの前にシンチレータや各種フィルターを付けたものでも良い。
【カメラ】
【０１５９】  図１６は、本発明になるイメージセンサの全体図６５、図１７は該イメージセンサを備える撮像手段（カメラ）７３を示している。各部の名称は符号の説明に記載している。図１６、図１７については特許文献１、特許文献２、特許文献３でも同様の説明をしているので簡単に説明する。
【０１６０】  イメージング部６６には図２、図７で示した画素の集合が並んでいる。画素数は５１２画素×５７６画素×２（５８９，８２４画素）である。２を掛けているのは、偶数列と奇数列が半行ずれたインターレース構造の画素配置のためである。すなわち画素中心は４５°回転した正方格子上にある。受光面のサイズは５１２×１８ミクロン＝９．２１６ｍｍ×１０．３６８ｍｍ（（５１２×１８ミクロン）×（５７６×１８ミクロン））である。
【０１６１】  受光面の左右に画素を駆動するための制御部６７と、下に撮影された画像信号を受光面外に読み出し、予備信号処理をした後、デジタル変換してイメージセンサ外に読み出すためのアナログ処理部６８、ＡＤ変換部６９、ラインメモリ７０、通信部（ＬＶＤＳ）７１、通信ターミナル７２等の回路群が組み込まれている
【０１６２】  カメラ７３は撮像部７６と制御部７７からなる。イメージセンサ８０は、イメージセンサの駆動回路８３から送られる電圧群によって駆動される。入射光７８は光学系７９を通って、パッケージ７４の上に載せられたイメージセンサ８０に入射する。光電変換により信号電子に変換され、一旦、図２に示す各画素内の画像信号保存領域９に保存される。
【０１６３】  撮影終了後に画像信号保存領域からメイン処理回路（ＡＥＦ  ＴＧ）８２によりイメージセンサ外にデジタル信号として読み出され、一旦バッファメモリ８１に読み出された順に保存される。画像信号は高速信号転送のために再グループ化され、メイン処理回路を通ってＤＳＰ８４で良質な画像信号にするために信号処理される。画像メモリ８５に記録されたのち、表示エンジン８６でユーザーが希望する画像モードに変換されてモニター（描かれていない）で表示される。
【０１６４】  図１６、図１７に示したカメラの構造は標準的なものであって。用途によってバリエーションがある。例えばＩｍａｇｉｎｇ  ＴＯＦ  ＭＳに用いる場合は、レンズが無く、真空中に設置される。冷却装置を備える場合もある。
【産業上の利用可能性】
【０１６５】  連続撮影が可能な既存のイメージセンサの最小時間分解能は１０ナノ秒程度であるが、本発明になるイメージセンサの最小時間分解能はその１／１００以下の１００ピコ秒以下になる。このイメージセンサを備える飛行時間計測型（ＴＯＦ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ）型）や寿命計測型（Ｌｉｆｅｔｉｍｅ型）の計測装置の性能を飛躍的に改善する。【０１６６】  標準的には光電変換層に２５ｋＶ／ｃｍの電界をかけるが、科学技術計測用途等ではこの値に限らない。１桁程度高い電界にすると、インパクトイオン化で生成する２次電子により信号が増幅される。ノイズも増幅されるが、読み出しアンプの読み出しノイズが大きいときは、少ないフォトンの入射においても信号検出が可能になる。【０１６７】  さらに強い電界をかけると、電子雪崩が起きる。これを利用して、マルチ電荷収集ゲートを備える超高速ＳＰＡＤ（Ｓｉｎｇｌｅ−Ｐｈｏｔｏｎ  Ａｖａｌａｎｃｈｅ  Ｄｉｏｄｅ）とすることもできる。【０１６８】  逆により低い電界では時間分解能は少し下がるが暗電流は減る。【０１６９】  マルチ電荷収集ゲートの駆動時間間隔は一定でなくても良い。短い時間間隔と長い時間間隔の組み合わせで、例えば距離測定を行うとき、測定精度を同程度に保ちながら短距離と中距離の同時測定を行うことができる。
【符号の説明】
【０１７０】１．ＭＣＧイメージセンサの１画素の断面構造
２．中央に孔を持つｐｗｅｌｌ
３．ｐｗｅｌｌの下の機能性回路層
４．信号電荷
５．表面側の１画素の平面構造
６．画素中心
７．高い電圧ＶＨがかけられている電荷収集手段
８．低い電圧ＶＬがかけられている電荷収集手段
９．画像信号の保存手段
１０．画像信号を受光領域の外部に呼び出すための信号読み出し回路
１１．ＭＣＧイメージセンサの裏面
１２．入射光
１３．信号電子光電変換層内の垂直下方への移動方向
１４．ｐ−ｗｅｌｌの周りを中心に向かう斜め水平の信号電子の移動方向
１５．ｐ−ｗｅｌｌの孔を通って垂直下方に移動する信号電子の移動方向
１６．ｐ−ｗｅｌｌの孔
１７．ＶＨをかけられた電荷収集手段に向かう斜め水平の信号電子の移動方向
１８．正規分布の標準偏差の２倍
１９．第１の入射光群で生成し、表面側に近づいたときの平均時刻
２０．第２の入射光群で生成し、表面側に近づいたときの平均時刻
２１．第２の入射光群
２２．第１の入射光群の入射直後に生成した電子群
２３．第１の入射光群で生成し、表面側に近づいた電子群
２４．第２の入射光群で生成し、表面側に近づいた電子群
２５．ドリフト速度
２６．電界
２７．拡散係数
２８．限界電界（拡散係数が最小値を取る時の電界値）
２９．本発明の第１実施例の断面図
３０．本発明のイメージセンサの集光部
３１．本発明のイメージセンサの撮像部
３２．本発明のイメージセンサのドライバー部
３３．センサチップとドライバーチップを電気的に接合するためのバンプ
３４．マイクロレンズ
３５．ライトガイド
３６．第１の遮光層
３７．第１の絶縁層
３８．光電変換層
３９．第２の遮光層
４０．第２の絶縁層
４１．回路拡散層
４２．第３の絶縁層
４３．センサチップの回路層
４４．ＤＴＩの内部の裏面に電圧を与えるためのコンタクトポイント
４５．ＤＴＩ
４６．本発明の第２の実施例の断面図
４７．第１の実施例に相当する断面のポテンシャル分布
４８．画素中心における表面から裏面までのポテンシャル（電位）
４９．光の瞬間的入射後２０ピコ秒の信号電子の分布
５０．本発明の第３の実施例の断面図
５１．オンチップフレネルレンズ
５２．ライトガイド５２
５３．集光手段
５４．ロート状のｐｗｅｌｌ
５５．本発明の第４の実施の形態
５６．画素
５７．ＤＴＩ
５８．光電変換層
５９．ロート状の信号電荷の水平方向運動の抑制手段
６０．絶縁層
６１．ポリシリコン
６２．台形突起の先端面
６３．エピタキシャル層６３
６４．配線層
６５．イメージセンサ全体図
６６．イメージング部
６７．制御部
６８．アナログ処理部
６９．ＡＤ変換部
７０．ラインメモリ
７１．通信部（ＬＶＤＳ）
７２．通信ターミナル
７３．カメラの全体図
７４．パッケージ
７５．カメラの本体部
７６．撮影部
７７．カメラ制御部
７８．入射光
７９．光学系
８０．本発明になるイメージセンサ
８１．バッファメモリ
８２．メイン処理回路
８３．イメージセンサの駆動回路
８４．ＤＳＰ（デジタル画像信号処理プロセッサー）
８５．画像メモリ
８６．表示エンジン
８７．凸ピラミッド集光手段のまわりの等電位線
８８．凸ピラミッド集光手段の外部の酸化シリコン
８９．等電位線と凸ピラミッド集光手段との表面側の交角
９０．凸ピラミッド集光手段に近づいた電子
９１．凸ピラミッド集光手段の表面の厚さが薄く、濃いボロンの層
９２．凸ピラミッド集光手段の下端の開口部
９３．各画素の表面側の凹型ピラミッドの配列
９４．凸ピラミッド集光手段の下端の酸化膜
９５．凸ピラミッド集光手段の下端の酸化膜の表面の電極
９６．該酸化膜を垂直に通る配線９６
９７．信号電荷を下部のシリコン回路拡散層に送る配線
９８．配線層
９９．駆動回路チップなどの接合チップ
【図１】
2019161211.tif 000003
【図２】
2019161211.tif 000004
【図３】
2019161211.tif 000005
【図４】
2019161211.tif 000006
【図５】
2019161211.tif 000007
【図６】
2019161211.tif 000008
【図７】
2019161211.tif 000009
【図８】
2019161211.tif 000010
【図９】
2019161211.tif 000011
【図１０】
2019161211.tif 000012
【図１１】
2019161211.tif 000013
【図１２】
2019161211.tif 000014
【図１３】
2019161211.tif 000015
【図１４】
2019161211.tif 000016
【図１５】
2019161211.tif 000017
【図１６】
2019161211.tif 000018
【図１７】
2019161211.tif 000019