(57)【要約】      （修正有）【課題】ノイズ対策の必要のない接続端子にインダクタンスを発生させることなく、電子機器に由来するノイズ成分を除去すること。【解決手段】半導体素子が複数のバンプを介し、素子搭載面に実装されるインターポーザ１００であって、複数のバンプは、磁性体を備えた少なくとも１つのノイズ対策バンプ１１０−１・・・と、磁性体を備えない非ノイズ対策バンプ１２０−１・・・とを含む。磁性体１３０は、ノイズ対策バンプの周囲を囲うように形成されたリング状の閉磁路構造を有する。【選択図】図１
2019029364.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が複数のバンプを介し、素子搭載面に実装されるインターポーザであって、
前記複数のバンプは、磁性体を備えた少なくとも１つのノイズ対策バンプと、前記磁性体を備えない非ノイズ対策バンプとを含み、
前記磁性体は、前記ノイズ対策バンプの周囲を囲うように形成されたリング状の閉磁路構造を有する、インターポーザ。
【請求項２】
前記磁性体は、軟磁性体である、請求項１に記載のインターポーザ。
【請求項３】
前記軟磁性体は、フェライトを含む材料からなる、請求項２に記載のインターポーザ。
【請求項４】
前記磁性体は、前記インターポーザの表面に形成されている周方向の膜厚が１μｍ以上の薄膜である、請求項１〜３のいずれか１項に記載のインターポーザ。
【請求項５】
前記ノイズ対策バンプは、少なくとも、電源回路、ＲＦ信号伝送路、およびデジタル信号伝送路のいずれかと導通している、請求項１〜４のいずれか１項に記載のインターポーザ。
【請求項６】
前記磁性体の周方向の外周における端面は、前記磁性体を備える前記ノイズ対策バンプとは異なる他のノイズ対策バンプが備える他の磁性体、および前記非ノイズ対策バンプのいずれにも接していない、請求項１〜５のいずれか１項に記載のインターポーザ。
【請求項７】
前記インターポーザは、前記素子搭載面の背面において、前記磁性体を備えた少なくとも１つの前記ノイズ対策バンプを含む、請求項１〜６のいずれか１項に記載のインターポーザ。
【請求項８】
請求項１〜７のいずれか１項に記載のインターポーザと、
前記インターポーザにバンプを介して実装された半導体素子と、を備える、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザおよび半導体装置に関する。
【背景技術】
【０００２】
近年、マザーボードの接続端子の間隔と異なる間隔の接続端子を有するＩＣ（Integrated Circuit）チップなどの半導体素子は、インターポーザを介してマザーボードに実装されている。携帯電話などの電子機器の場合、通信用のＩＣ内に電子機器内の回路からノイズが混入し通信品質が劣化してしまうことがあるため、ＩＣ内にノイズが混入しないようにインターポーザに対してノイズ対策が施されている。
【０００３】
特許文献１は、少なくとも１種類以上の特性を持つアンダーフィルをインターポーザとマザーボードとの間に塗布することで、電子機器からのノイズ成分を除去する技術を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−５４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１は、インターポーザと、マザーボードとの間の領域にアンダーフィルを塗布しているため、ノイズ対策の必要のない接続端子にもアンダーフィルが付着してしまう。この場合、アンダーフィルが付着した接続端子にインダクタンスが発生し、電子機器の動作に悪影響を与えてしまう可能性がある。
【０００６】
本発明の目的は、上述の課題を解決することのできるインターポーザおよび半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の態様のインターポーザは、半導体素子が複数のバンプを介し、素子搭載面に実装されるインターポーザであって、前記複数のバンプは、磁性体を備えた少なくとも１つのノイズ対策バンプと、前記磁性体を備えない非ノイズ対策バンプとを含み、前記磁性体は、前記ノイズ対策バンプの周囲を囲うように形成されたリング状の閉磁路構造を有する。
【０００８】
また、本発明の第１の態様のインターポーザは、前記磁性体が軟磁性体であることが好ましい。
【０００９】
また、本発明の第１の態様のインターポーザは、前記軟磁性体がフェライトを含む材料からなることが好ましい。
【００１０】
また、本発明の第１の態様のインターポーザは、前記インターポーザの表面に形成されている周方向の膜厚が１μｍ以上の薄膜であることが好ましい。
【００１１】
また、本発明の第１の態様のインターポーザは、前記ノイズ対策バンプが、少なくとも、電源回路、ＲＦ信号伝送路、およびデジタル信号伝送路のいずれかと導通していることが好ましい。
【００１２】
また、本発明の第１の態様のインターポーザは、前記磁性体の周方向の外周における端面が、前記磁性体を備える前記ノイズ対策バンプとは異なる他のノイズ対策バンプが備える他の磁性体、および前記非ノイズ対策バンプのいずれにも接していないことが好ましい。
【００１３】
また、本発明の第１の態様のインターポーザは、前記素子搭載面の背面において、前記磁性体を備えた少なくとも１つの前記ノイズ対策バンプを含むことが好ましい。
【００１４】
本発明の第２の態様の半導体装置は、第１の態様のインターポーザと、前記インターポーザにバンプを介して実装された半導体素子と、を備える。
【発明の効果】
【００１５】
本発明によれば、ノイズ対策の必要のない接続端子にインダクタンスを発生させることなく、電子機器に由来するノイズ成分を除去することのできるインタポーザおよび半導体装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るインターポーザの一部分の断面の一例を模式的に示す図であり、（ａ）は断面模式図、（ｂ）は上面模式図である。
【図２】本発明の実施形態に係るインターポーザの原理を説明するための図であり、（ａ）は断面模式図、（ｂ）は上面模式図である。
【図３】本発明の実施形態に係るインターポーザの伝送特性およびクロストーク特性を評価する条件を示す図である。
【図４】本発明の実施形態に係るインターポーザの伝送特性を示す図である。
【図５】本発明の実施形態に係るインターポーザのクロストーク特性を示す図である。
【図６】本発明の実施形態に係るインターポーザの磁性体のパターンの一例を示す図であり、（ａ）は第１のパターン、（ｂ）は第２のパターン、（ｃ）は第３のパターン、（ｄ）は第４のパターン、（ｅ）は第５のパターン、および（ｆ）は第６のパターンを示している。
【図７】本発明の実施形態に係るインターポーザの磁性体を形成する方法の一例を示すフローチャートである。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。なお、各図において同一または相当する部分には同一の符号を付して適宜説明を省略する。
【００１８】
［実施形態］
図１は、本発明の実施形態に係るインターポーザの一部分の断面を示す模式図であり、図１（ａ）は部分断面模式図、図１（ｂ）は部分上面模式図である。
【００１９】
インターポーザ１００は、半導体素子をマザーボードに実装する際に、半導体素子と、マザーボードとを中継する基板であって、半導体素子が搭載される素子搭載面１００ａと、マザーボードへの実装面である実装面１００ｂとを有する。素子搭載面１００ａには、複数のバンプが設けられている。ここで、複数のバンプとは、例えば、半田バンプおよびＡｕ（金）バンプである。
【００２０】
複数のバンプは、ノイズ対策バンプと、非ノイズ対策バンプとを含む。ここで、ノイズ対策バンプとは、電子機器に起因するノイズの対策が施されており、磁性体を備えるバンプのことを意味する。また、非ノイズ対策バンプとは、ノイズの対策が施されていない通常のバンプのことを意味する。
【００２１】
図１（ａ）および図１（ｂ）には、第１のノイズ対策バンプ１１０−１、第２のノイズ対策バンプ１１０−２、第１の非ノイズ対策バンプ１２０−１、第２の非ノイズ対策バンプ１２０−２、第３の非ノイズ対策バンプ１２０−３、および第４の非ノイズ対策バンプ１２０−４が示されている。第１のノイズ対策バンプ１１０−１および第２のノイズ対策バンプ１１０−２の各々は、ノイズ対策として磁性体１３０を備えている。しかしながら、これは例示であり、本発明を限定するものではない。インターポーザ１００は、少なくとも１つのノイズ対策バンプを備えればよい。
【００２２】
本実施形態では、複数のバンプのうち、少なくとも１つのノイズ対策が必要なバンプに対して、磁性体１３０を選択的に形成している。これにより、ノイズ対策の不要なバンプに磁性体１３０のインダクタンスが付加されることに起因する、電子機器の動作への悪影響を防止することができる。ここで、ノイズ対策が必要なバンプとは、例えば、電源回路と導通しているバンプ、ＲＦ（Radio Frequency）信号を送受信する伝送路と導通しているバンプ、デジタル信号を伝送する伝送路と導通しているバンプである。
【００２３】
具体的には、各磁性体１３０は、第１のノイズ対策バンプ１１０−１および第２のノイズ対策バンプ１１０−２の周囲を覆うように形成されており、リング状の閉磁路構造を有している。ここで、リング状の閉磁路構造とは、円筒状の形状に限定されるものではなく、多角筒の構造をも含むものとする。磁性体１３０は、その透磁率特性に応じたローパスフィルタとして機能するため、高周波帯域のノイズを抑制したり、隣接するバンプ間のクロストークによる干渉の影響を抑制したりすることできる。そのため、磁性体１３０を備えるインターポーザ１００を、例えば、携帯電話などの電子機器に搭載することで、安定した通信品質を確保することができる。
【００２４】
本実施形態の磁性体１３０は、例えば、第１のノイズ対策バンプ１１０−１および第２のノイズ対策バンプ１１０−２の各々の表面を覆うように形成された磁性薄膜である。磁性体１３０は、その周方向の厚みＤが１μｍ以上であることが好ましい。これは、厚みＤが１μｍ未満の場合、ノイズ対策バンプ１１０−１および第２のノイズ対策バンプ１１０−２の各々の表面に磁性体１３０を形成した効果が得られない可能性があるためである。また、第１のノイズ対策バンプ１１０−１の表面に形成された磁性体１３０の厚みと、第２のノイズ対策バンプ１１０−２の表面に形成された磁性体１３０の厚みとは、同じであってもよいし、異なっていてもよい。このような、磁性体１３０を形成するためには、例えば、第１のノイズ対策バンプ１１０−１および第２のノイズ対策バンプ１１０−２の各々の近傍の素子搭載面１００ａ上に磁性塗料を塗布したり、無電解めっきなどで成膜したりすることで素子搭載面１００ａに接触するように形成すればよい。また、磁性体１３０を、例えば、粘着層などを介して第１のノイズ対策バンプ１１０−１および第２のノイズ対策バンプ１１０−２の各々を覆うように素子搭載面１００ａ上に配置してもよい。
【００２５】
磁性塗料を塗布する方法としては、ディスペンサで塗布する方法、スクリーン印刷法、メタルマスク法、３Ｄプリンタで印刷する方法などが挙げられる。無電解めっきを施す方法としては、フェライトめっき法などが挙げられる。
【００２６】
磁性体の材料としては、磁性金属材料をポリマー中に分散させたものや、磁性酸化物材料をポリマー中に分散させたものなどが挙げられる。磁性金属材料としては、Ｓｉ（シリコン）−Ａｌ（アルミニウム）−Ｆｅ（鉄）合金、Ｆｅ、Ｆｅ−Ｓｉ合金、Ｆｅ−Ｓｉ−Ｃｒ（クロム）合金、Ｆｅ−Ｃｏ（コバルト）合金、アモルファス合金、ナノ結晶合金などが挙げられる。磁性酸化物材料としては、Ｎｉ（ニッケル）−Ｓｎ（スズ）フェライトなどのスピネルフェライト、Ｂａ（バリウム）フェライトおよびＳｒ（ストロンチウム）フェライトなどの六方晶フェライトなどが挙げられる。
【００２７】
なお、磁性体１３０は、高い複素透磁率成分を有することが好ましい。これは、磁性体１３０が高い複素透磁率成分を有するほど、ノイズの阻止域を広げるために必要な磁性体１３０の体積を小さくすることができるためである。
【００２８】
また、磁性体１３０は、高い表面抵抗率（好ましくは１０２Ω／ｓｑ以上）を有することが好ましい。これは、高い表面抵抗率を有する磁性体ほど、磁性体周辺の電気回路定数を変化させるなどの不具合を少なくすることができるためである。
【００２９】
［インターポーザの原理］
次に、図２を参照し、本発明の実施形態に係るインターポーザの原理を説明する。図２（ａ）はインターポーザにＩＣチップが実装された状態のノイズ対策バンプ１１０の断面を示す断面模式図であり、図２（ｂ）はノイズ対策バンプ１１０にノイズが浸入した状態のノイズ対策バンプ１１０の上面模式図である。
【００３０】
図２（ａ）に示すように、ＩＣチップ１４０がノイズ対策バンプ１１０を介してインターポーザ１００に実装されている場合、インターポーザ１００を搭載する電子機器に由来する伝導ノイズ１５０がノイズ対策バンプ１１０を通過し、ＩＣチップ１４０に侵入する。ノイズ対策バンプ１１０の周囲には磁性体１３０が形成されているため、ノイズ対策バンプ１１０と、磁性体１３０とはインダクタ（ローパスフィルタ）を構成する。このため、ノイズ対策バンプ１１０と、磁性体１３０とは、ＩＣチップ１４０に侵入する伝導ノイズ１５０のうち高周波成分のノイズを減衰させることができる。これにより、インターポーザ１００は、ＩＣチップ１４０と電子機器とを接続する信号線の伝送特性や、ＩＣチップ１４０と電源とを接続する電源線の伝送特性を改善することができる。
【００３１】
また、図２（ｂ）に示すように、磁性体１３０はリング状の閉磁路構造を有している。この場合、伝導ノイズ１５０がノイズ対策バンプ１１０を通過する際に発生する磁界１６０は、磁性体１３０に引き寄せられて、その内部に発生する。また、磁界１６０は、磁性体１３０の磁気損失によって、少なくとも一部が熱エネルギーに変換されるため、磁性体１３０の外部に漏れにくくなる。すなわち、磁性体１３０は、磁界１６０の広がる範囲を小さくすることができる。これにより、インターポーザ１００は、隣接するバンプ間のクロストークに起因する不具合を抑制することができる。また、磁性体１３０は閉磁路構造であるため反磁界がゼロである。そのため、磁性体１３０は、自らの反磁界によって磁気特性が劣化することがないので、本来の磁気特性を十分に発揮することができる。
【００３２】
［伝送特性およびクロストーク特性］
図３は、本発明の実施形態に係るインターポーザの伝送特性およびクロストーク特性を電磁界シミュレーションで評価するための条件を示す図であり、図３（ａ）は断面模式図、図３（ｂ）は上面斜視図である。
【００３３】
図３（ａ）および図３（ｂ）に示すように、伝送特性およびクロストーク特性を評価するためのインターポーザ１００Ａは、磁性体１３０Ａを備えるノイズ対策バンプ１１０Ａと、非ノイズ対策バンプ１２０Ａとを備える。ノイズ対策バンプ１１０Ａと、非ノイズ対策バンプ１２０Ａとは隣接して設けられている。ノイズ対策バンプ１１０Ａおよび非ノイズ対策バンプ１２０Ａは、２０μｍ×２０μｍ×２０μｍの立方体である。磁性体１３０Ａは、ノイズ対策バンプ１１０Ａの周囲を覆うように形成されており、高さが２０μｍ、周方向の厚みが２０μｍの磁性薄膜である。
【００３４】
ノイズ対策バンプ１１０Ａは、第１のポート１１１と、第２のポート１１２とを有する。非ノイズ対策バンプ１２０Ａは、第３のポート１２１と、第４のポート１２２とを有する。以下では、第１のポート１１１に信号を入力した際の、第１のポート１１１から第２のポート１１２への伝送特性と、第１のポート１１１から第３のポート１２１へのクロストーク特性とを評価した。
【００３５】
具体的には、伝送特性およびクロストーク特性の評価は、磁性体１３０Ａが持つ複素透磁率および複素誘電率の値を変化させてシミュレーションを行った。
【００３６】
［伝送特性のシミュレーションによる評価］
図４は、第１のポート１１１に入力した信号が、第２のポート１１２を通過した際の伝送特性を示すグラフである。図４に図示のグラフは、横軸が周波数（ＧＨｚ）、縦軸がＳパラメータ（ｄＢ）である。
【００３７】
具体的には、磁性体１３０を６種類の条件で伝送特性を評価した。第１の条件は磁性体なし（リファレンスとしての非ノイズ対策バンプ）、第２の条件はμ’＝１００、μ’’＝０、ε’＝１、およびε’’＝０、第３の条件はμ’＝１０００、μ’’＝０、ε’＝１、およびε’’＝０、第４の条件はμ’＝１０、μ’’＝１０、ε’＝１、およびε’’＝０、第５の条件はμ’＝１０、μ’’＝１０、ε’＝１０００、およびε’’＝０、第６の条件はμ’＝１０、μ’’＝１０、ε’＝１０００、およびε’’＝１００である。なお、μ’は比透磁率の実数成分、μ’’は比透磁率の虚数成分、ε’は比誘電率の実数成分、およびε’’は比誘電率の虚数成分である。また、上記の条件は、本実施形態に係る磁性体１３０の特性を限定するものではない。
【００３８】
図４に示すように、第２〜第６の条件はいずれも、第１の条件と比較して第１のポート１１１から第２のポート１１２へ侵入する高周波のノイズを減衰させている。具体的には、１０ＧＨｚのノイズにおけるＳパラメータは、第１の条件が０［ｄＢ］、第２の条件が約−０．２［ｄＢ］、第３の条件が約−８．６［ｄＢ］、第４の条件が約−０．２［ｄＢ］、第５の条件が約−１．２［ｄＢ］、第６の条件が約−１．６［ｄＢ］である。この結果は、インターポーザと、ＩＣとを接続するバンプの周囲に閉磁路構造を有する磁性体を形成することで高周波のノイズを低減できることを意味している。
【００３９】
［クロストーク特性のシミュレーションによる評価］
図５は、第１のポート１１１から信号を入力した際の第３のポート１２１へのクロストーク特性を評価したグラフである。図５は、横軸が周波数（ＧＨｚ）、縦軸がＳパラメータ（ｄＢ）である。
【００４０】
具体的には、磁性体１３０を３種類の条件でクロストーク特性を評価した。第１の条件は磁性体なし、第２の条件はμ’＝１００、第３の条件はμ’＝１０００である。なお、第２の条件および第３の条件ともにμ’’＝０、ε’＝１、およびε’’＝０である。また、上記の条件は、本実施形態に係る磁性体１３０の特性を限定するものではない。
【００４１】
図５に示すように、第２の条件および第３の条件は、第１の条件と比較して、高周波のノイズを減衰させている。具体的には、１０ＧＨｚのノイズにおけるＳパラメータは、第１の条件が約−４４［ｄＢ］、第２の条件が約−４６［ｄＢ］、第３の条件が約−５０［ｄＢ］である。この結果は、インターポーザと、ＩＣとを接続するバンプの周囲に閉磁路構造を有する磁性体を形成することで、隣接するバンプ間のクロストークに起因する不具合を抑制することができることを意味している。
【００４２】
［磁性体のパターン］
図６（ａ）〜図６（ｆ）は、インターポーザの上面模式図であり、バンブに対する磁性体１３０の位置関係を説明するための図である。図６（ａ）〜図６（ｆ）において、バンプＳ、第１のバンプＳ１、第２のバンプＳ２は信号線と導通しているバンプであり、バンプＧはグラウンド線と導通しているバンプであり、バンプ∨は電源線と導通しているバンプである。なお、電源線は直流電源と接続されているものとする。
【００４３】
図６（ａ）は、バンプＳと、バンプＧとが隣接している場合を示している。このような場合、バンプＳの周囲に磁性体１３０を形成することによって、信号線用のローパスフィルタを構成することができる。
【００４４】
図６（ｂ）は、バンプ∨と、バンプＧとが隣接している場合を示している。このような場合、バンプ∨の周囲に磁性体１３０を形成することによって、電源線用のローパスフィルタを構成することができる。
【００４５】
図６（ｃ）は、第１のバンプＳ１と、第２のバンプＳ２とが隣接している場合を示している。このような場合、第１のバンプＳ１に磁性体１３０を形成することで、第１のバンプＳ１にローパスフィルタの機能を持たせることに加え、第１のバンプＳ１と、第２のバンプＳ２との間のクロストークを抑制することができる。
【００４６】
図６（ｄ）は、第１のバンプＳ１と、第２のバンプＳ２とが隣接している場合を示している。このような場合、第１のバンプＳ１および第２のバンプＳ２の両方に磁性体１３０を形成することで、図６（ｃ）の場合と比較して、第１のバンプＳ１と、第２のバンプＳ２との間のクロストークをより抑制することができる。
【００４７】
図６（ｅ）は、バンプＳと、バンプＧとが隣接している場合を示している。このような場合、バンプＳおよびバンプＧに共通の磁性体１３０を形成することで、信号線用のコモンモードフィルタを構成することができる。
【００４８】
図６（ｆ）は、バンプ∨と、バンプＧとが隣接している場合を示している。このような場合、バンプ∨およびバンプＧに共通の磁性体１３０を形成することで、電源線用のコモンモードフィルタを構成することができる。
【００４９】
なお、図６（ａ）〜図６（ｆ）において、各バンプを覆う磁性体１３０は、その内周において、バンプと接触していてもよいし、バンプと接触していなくてもよい。ただし、信号線と導通しているバンプ同士や、電源線と導通しているバンプ同士を磁性体１３０で囲む場合、２つのバンプが磁性体１３０に接触してしまうと、２つのバンプ間がショートしてしまう恐れがある。そのため、このような場合には、２つのバンプのうち、少なくとも一方は、磁性体１３０の内周において、磁性体１３０に接触しないことが好ましい。
【００５０】
また、図６（ａ）〜図６（ｆ）において、各バンプを覆う磁性体１３０は、その外周においては、隣接するバンプおよび隣接する他の磁性体１３０と接触しないように形成することが好ましい。これは、磁性体１３０が隣接するバンプおよび隣接する他の磁性体１３０と接触してしまうと、磁性体１３０に覆われているバンプと、隣接するバンプまたは隣接する他の磁性体１３０に覆われているバンプとの間がショートしてしまう恐れがあるためである。また、磁性体１３０が隣接するバンプに接触してしまうと、そのバンプに不必要なインダクタンスが付加されてしまう恐れもある。そのため、磁性体１３０の厚みは、その外周が接触しないようにするために、例えば、１μｍ以上、２０μｍ以下であることが好ましい。なお、磁性体１３０の厚みは、隣接するバンプまたは隣接する他の磁性体１３０に接触しないように設定している。そのため、磁性体１３０の厚みは、バンプ間の距離に余裕がある場合には、２０μｍを超えていてもよい。
【００５１】
上述の実施形態では、インターポーザ１００と、半導体素子とを接続するバンプの周囲に磁性体１３０を形成する場合について説明したが、本発明はこれに限定されない。磁性体１３０は、インターポーザ１００と、マザーボードとを接続するバンプの周囲に形成してもよい。また、磁性体１３０は、インターポーザ１００と、半導体素子とを接続するバンプの周囲、およびインターポーザ１００と、マザーボードとを接続するバンプの周囲の両方に形成してもよい。
【実施例】
【００５２】
以下、本実施形態に係る磁性体１３０の具体的な実施例について説明するが、本発明を限定するものではない。
【００５３】
［フェライトめっき薄膜］
磁性体１３０としては、例えば、フェライト薄膜などの軟磁性を有する薄膜、金属やフェライトなどの軟磁性を有する粉末を樹脂などの媒体に分散させてなる磁性ペースト、磁性ペーストを塗布した後高温での熱処理により有機成分を取り除き無機成分のみとした磁性体、フェライト焼結体が挙げられ、フェライトめっき薄膜が最も好ましい。
【００５４】
フェライトめっき薄膜は、例えば、組成ＭＦｅ２Ｏ４からなるスピネルフェライト材料を、インターポーザの基体上に成膜する方法である。ここで、Ｍは金属元素であり、例えば、Ｎｉ、Ｚｎ（亜鉛）、Ｃｏ、Ｍｎ（マンガン）、Ｆｅが用いられる。
【００５５】
フェライトめっき法とは、まず基体表面に、Ｎｉ２＋、Ｚｎ２＋、Ｃｏ２＋、Ｍｎ２＋、Ｆｅ２＋イオンなどを含む水溶液を接触させることで金属イオンを吸着させた後、金属イオン（例えば、Ｆｅ２＋イオン）を酸化剤などにより酸化（Ｆｅ２＋→Ｆｅ３＋）させて、さらに水溶液中の水酸化金属イオンとフェライト結晶化反応させることで、基体表面上にフェライト膜を形成する方法である。フェライトめっきは水溶液プロセスを用いた無電解めっきであり、樹脂フィルムやプリント配線板などに直接成膜することができ、熱処理しなくても比較的高い表面抵抗率と優れた磁気特性を併せ持つ膜が得られる、という特長がある。
【００５６】
フェライトめっき薄膜は、バルクのフェライトや、磁性粉末と樹脂の複合体に比べて高周波数帯域でも高い透磁率を保つことができる。また、フェライトめっき薄膜は、その組成を変えることにより、透磁率の周波数特性を容易に変えることができる。フェライトめっき薄膜の組成は、ノイズ周波数に合わせて選択することができる。例えば、フェライトめっき薄膜の組成をＮｉ０．０〜０．４Ｚｎ０．０〜０．５Ｃｏ０．０〜０．４Ｍｎ０．０〜０．４Ｆｅ２．０〜２．８Ｏ４とすることで優れた高周波透磁率特性と高い表面抵抗率が得られる。フェライトめっき薄膜は、その膜厚の値が大きいほど高いノイズ抑制効果を有する。しかしながら、フェライトめっき薄膜は、ノイズ抑制効果があり、かつ本体部との密着性を強く保つためには、膜厚が１〜２０μｍの範囲であることが好ましい。
【００５７】
［フェライトめっき薄膜の形成方法］
図７は、フェライトめっき薄膜の形成方法の流れの一例を示すフローチャートである。以下、図７を参照しつつ、インターポーザにフェライトめっき薄膜を形成する方法の一例について説明する。なお、以下で説明する方法は、インターポーザにＩＣを接続していない状態で行うものとする。
【００５８】
まず、インターポーザ表面の磁性体を形成したくない箇所にフォトレジスタを塗布する（ステップＳ１０１）。なお、フォトレジスタの代わりに、アセトンで溶ける組成物を塗布してもよい。次いで、インターポーザ表面全体にフェライトめっきを施す（ステップＳ１０２）。次に、アセトンを含浸させた綿棒などを使用して、インターポーザ表面全体をこするなどして振動を与えることで、フォトレジスタと共に、そのフォトレジスタ上のフェライトめっきを除去する（ステップＳ１０３）。このような方法により、本実施例は、インターポーザ表面に選択的にめっきを施すことができる。
【符号の説明】
【００５９】
１００・・・インターポーザ
１１０，１１０Ａ・・・ノイズ対策バンプ
１１０−１・・・第１のノイズ対策バンプ
１１０−２・・・第２のノイズ対策バンプ
１２０Ａ・・・非ノイズ対策バンプ
１２０−１・・・第１の非ノイズ対策バンプ
１２０−２・・・第２の非ノイズ対策バンプ
１２０−３・・・第３の非ノイズ対策バンプ
１２０−４・・・第４の非ノイズ対策バンプ
１３０，１３０Ａ・・・磁性体
１４０・・・ＩＣチップ
１５０・・・伝導ノイズ
１６０・・・磁界
【図１】
2019029364.tif 000003
【図２】
2019029364.tif 000004
【図３】
2019029364.tif 000005
【図４】
2019029364.tif 000006
【図５】
2019029364.tif 000007
【図６】
2019029364.tif 000008
【図７】
2019029364.tif 000009