(57)【要約】【課題】熱応力や加重の影響を抑制し、接合部の信頼性を向上することができる電子装置を提供する。【解決手段】電子装置を、半導体素子１と、回路基板２と、突起部３を備える構成とする。半導体素子１は、第１の電極４を有する。回路基板２は、第２の電極５を有する。突起部３は、第１の電極４または第２の電極５のいずれか一方の電極に複数、形成され、頂点が連続的に形成された凸部である。また、第１の電極４または第２の電極５に形成された突起部３の先端が、もう一方の電極に接合されている。【選択図】      図１
2019057686.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極を有する半導体素子と、
第２の電極を有する回路基板と、
前記第１の電極または前記第２の電極のいずれか一方の電極に形成され、頂点が連続的に形成された凸部である複数の突起部と
を備え、
前記第１の電極または前記第２の電極に形成された前記突起部の先端が、もう一方の電極に接合されていることを特徴とする電子装置。
【請求項２】
前記突起部の頂点付近は、尖鋭形状またはドーム形状であることを特徴とする請求項１に記載の電子装置。
【請求項３】
同一の前記第１の電極または前記第２の電極上に形成される複数の前記突起部において、前記突起部間で長辺方向が互いに異なることを特徴とする請求項１または２に記載の電子装置。
【請求項４】
前記第１の電極と前記第２の電極は、前記半導体素子と前記回路基板に複数、形成され、
前記突起部は、前記第１の電極または前記第２の電極のいずれか一方の電極に、電極ごとに複数、形成されていることを特徴とする請求項１から３いずれかに記載の電子装置。
【請求項５】
前記突起部が形成されている前記第１の電極または前記第２の電極の表面は、前記半導体素子または前記回路基板の表面層よりも高い位置にあることを特徴とする請求項１から４いずれかに記載の電子装置。
【請求項６】
半導体素子上の第１の電極または前記半導体素子の前記第１の電極を接合する際に対応する回路基板上の位置にある第２の電極のいずれか一方に、頂点が連続的である複数の凸部を突起部として形成し、
前記第１の電極または第２の電極に形成された前記突起部の先端を、もう一方の電極に接合することを特徴とする接合方法。
【請求項７】
前記第１の電極または第２の電極に形成された前記突起部の先端を、もう一方の電極に当接し、
前記突起部に超音波を印加して前記突起部の先端付近を溶融し、
前記突起部を固化させて前記突起部の先端を、前記もう一方の電極に接合することを特徴とする請求項６に記載の接合方法。
【請求項８】
前記超音波を印加する際に、熱または圧力の少なくとも一方を前記超音波と同時に加えることを特徴とする請求項７に記載の接合方法。
【請求項９】
前記第１の電極または前記第２の電極のうち前記突起部を形成する電極に、前記突起部のパターンに対応した溝が形成されている基板を押し当てて前記突起部を形成することを特徴とする請求項６から８いずれかに記載の接合方法。
【請求項１０】
前記突起部の頂点付近は、尖鋭形状またはドーム形状であることを特徴とする請求項６から９いずれかに記載の接合方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と回路基板の接合技術に関するものであり、特に、接合部の信頼性を向上する技術に関するものである。
【背景技術】
【０００２】
電子装置を構成するモジュール部品において、回路基板上に半導体素子をフェイスダウンで実装する構造が広く採用されている。そのような実装構造は、半導体素子の電極にバンプを形成し、対向する回路基板の電極にバンプを接合することで形成される。また、近年、無線通信装置用のモジュール部品においても、高周波信号の伝搬損失の低減等を目的としてフェイスダウンでの実装構造が適用されている。
【０００３】
半導体素子を回路基板に実装する際に、接合強度を確保するためには、加熱や加重を十分に行う必要がある。しかし、加熱によって生じる半導体素子と回路基板のＣＴＥ（Coefficient of Thermal Expansion）差起因の応力や、実装時の加重は、半導体素子や回路基板に欠陥を生じさせる恐れがある。半導体素子や回路基板の欠陥は、不良や電気特性の劣化を生じさせる。そのため、半導体素子を回路基板に接合した電子装置の信頼性を維持するため、ＣＴＥ起因の応力や実装時の加重の影響を抑制して安定した接合部を形成できる技術があることが望ましい。そのような、半導体素子を回路基板に接合した電子装置において、安定した接合部を形成する技術としては、例えば、特許文献１のような技術が開示されている。
【０００４】
特許文献１は、半導体素子をフェイスダウンで回路基板に接合する際に、半導体素子の電極に形成するバンプの成形技術に関するものである。特許文献１では、エッチング処理によって凹凸形状を形成したバンプ用金型を半導体素子のバンプに押し当て、バンプに凹凸を形成している。特許文献１では、バンプの凹凸は、三角形、矩形または台形となるように形成される。特許文献１は、半導体素子をバンプの凹凸部によって回路基板の配線パターンと多点で接合することで、一定の接合度を得ることができるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−１３１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術は次のような点で十分ではない。特許文献１の半導体素子における電極のバンプは、三角形等で形成され、その頂点付近で回路基板の配線パターンと多点で接触して接合される。しかし、特許文献１では、三角形等の頂点で接合されるので、半導体素子のバンプと回路基板の配線パターンとの接触面積は小さい。そのため、半導体素子と回路基板との接合強度が不十分となり、接合部の信頼性が低下する恐れがある。よって、特許文献１の技術は、熱応力や加重の影響を抑制し、接合部の信頼性を向上する技術としては十分ではない。
【０００７】
本発明は、上記の課題を解決するため、熱応力や加重の影響を抑制し、接合部の信頼性を向上することができる電子装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明の電子装置は、半導体素子と、回路基板と、突起部を備えている。半導体素子は、第１の電極を有する。回路基板、第２の電極を有する。突起部は、第１の電極または第２の電極のいずれか一方の電極に複数、形成され、頂点が連続的に形成された凸部である。また、第１の電極または第２の電極に形成された突起部の先端が、もう一方の電極に接合されている。
【０００９】
本発明の接合方法は、半導体素子上の第１の電極または半導体素子の第１の電極を接合する際に対応する回路基板上の位置にある第２の電極のいずれか一方に、頂点が連続的である複数の凸部を突起部として形成する。本発明の接合方法は、第１の電極または第２の電極に形成された突起部の先端を、もう一方の電極に接合する。
【発明の効果】
【００１０】
本発明によると、熱応力や加重の影響を抑制し、接合部の信頼性を向上することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態の構成の概要を示す図である。
【図２】本発明の第２の実施形態の構成の概要を示す図である。
【図３】本発明の第２の実施形態の電子装置の接合部の構造を示す図である。
【図４】本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。
【図５】本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。
【図６】本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。
【図７】本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。
【図８】本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。
【図９】本発明の第２の実施形態における実装工程を模式的に示した図である。
【図１０】本発明の第３の実施形態の構成の概要を示す図である。
【図１１】本発明の第３の実施形態の電子装置の接合部の構造を示す図である。
【図１２】本発明の第４の実施形態の構成の概要を示す図である。
【図１３】本発明の第４の実施形態の電子装置の接合部の構造を示す図である。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
本発明の第１の実施形態について図を参照して詳細に説明する。図１は、本実施形態の電子装置の構成の概要を示す図である。本実施形態の電子装置は、半導体素子１と、回路基板２と、突起部３を備えている。半導体素子１は、第１の電極４を有する。回路基板２は、第２の電極５を有する。突起部３は、第１の電極４または第２の電極５のいずれか一方の電極に複数、形成され、頂点が連続的に形成された凸部である。また、第１の電極４または第２の電極５に形成された突起部３の先端が、もう一方の電極に接合されている。
【００１３】
本実施形態の電子装置は、第１の電極４または第２の電極５に連続的に形成されている突起部３の先端がもう一方の電極と接合されている。本実施形態の電子装置は、突起部３の先端で半導体素子１を回路基板２と接合するので熱や応力の印加を抑制して接合を行うことができる。また、突起部３の連続的に形成されている頂点でもう一方の電極と接合しているので接合部の強度の低下を抑制することができる。その結果、本実施形態の電子装置では、熱応力や加重の影響を抑制し、接合部の信頼性を向上することができる。
【００１４】
（第２の実施形態）
本発明の第２の実施形態について図を参照して詳細に説明する。図２は、本実施形態の電子装置の構成の概要を示す図である。また、図３は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。
【００１５】
本実施形態の電子装置は、信号処理回路などが形成された半導体素子を回路基板上に実装したモジュールとして構成されている。本実施形態の電子装置は、例えば、高周波信号を処理する無線通信モジュールとして用いられる。
【００１６】
本実施形態の電子装置は、回路基板１１と、半導体素子１２と、素子電極１３と、突起部１４と、基板電極１５を備えている。
【００１７】
回路基板１１は、半導体素子１２等が実装され、半導体素子１２等で処理される信号の伝送や電源供給を行うプリント配線板である。
【００１８】
半導体素子１２は、シリコン基板等に回路パターンが形成され、内部の配線と回路基板１１とを接続する際に用いる電極である素子電極１３が表面に形成されている。
【００１９】
素子電極１３は、半導体素子１２上に形成されて回路基板１１の基板電極１５と電気的に接続する電極である。素子電極１３は、半導体素子１２の内部の配線と電気的に接続している電極と、突起部１４によって形成されている。また、素子電極１３の表面、すなわち、突起部１４が形成されている面は、半導体素子１２の表面よりも高い位置になるように形成される。そのため、位置ずれが生じた場合には、突起部１４の先端が先に接触するので、半導体素子１２や回路基板１１の損傷を防ぐことができる。半導体素子１２の表面より高い位置とは、半導体素子１２の裏面、すなわち、素子電極１３が形成されていない面を基準として、半導体素子１２の裏面に垂直方向の裏面からの距離が長いことをいう。
【００２０】
突起部１４は、尖鋭形状の頂点が線状に連続的に形成された凸部として形成されている。また、突起部１４の尖鋭形状の頂点部分は、基板電極１５と接合されている。
【００２１】
素子電極１３上には、突起部１４である凸部と凸部の間の凹部の繰り返し構造が形成されている。本実施形態では、突起部１４である凸部と溝の部分は、交互に形成され長辺方向の形状が互いに平行な直線状になるように形成されている。
【００２２】
突起部１４である凸部の長辺方向の形状は、直線でなく、曲線状であってもよい。また、素子電極１３上の位置ごとに突起部１４が形成される方向が異なっていてもよい。例えば、素子電極１３の中心部に対して放射状や同心円状に突起部１４を形成することで、応力が加えられた際に弱い方向が存在しないので、接合部の信頼性をより向上することができる。また、突起部１４が形成される方向が同一の凸部からなるドメインを形成し、ドメイン間で突起部１４の長辺方向が異なるように各ドメインを素子電極１３上に配置してもよい。また、連続する突起部１４ごとに方向がランダムであってもよい。また、同じ直線上の凸部は、所定の長さごとに途切れるように形成されていてもよい。
【００２３】
突起部１４は、素子電極１３と一体の構造である。素子電極１３および突起部１４は、例えば、金、銅、インジウムまたは錫を主成分とする金属材料を用いたはんだによって形成されている。
【００２４】
基板電極１５は、回路基板１１上に形成され、回路基板１１に形成された配線と、半導体素子１２を電気的に接続する電極である。基板電極１５は、回路基板１１の半導体素子１２を実装する位置に、回路基板１１の素子電極１３と位置が対応するように形成されている。基板電極１５は、金、銅またはインジウム等の金属材料やその合金によって形成されている。
【００２５】
本実施形態において、半導体素子１２を回路基板１１に実装する方法について説明する。始めに、半導体素子１２の素子電極１３に突起部１４が形成される。図４乃至図８は、半導体素子１２の素子電極１３に突起部１４を形成する際の各ステップにおける各部位の状態を模式的に示した図である。突起部１４は、素子電極１３にプレス型２０を押し当てることで形成される。
【００２６】
突起部１４の形成工程が開始されると図４に示すように、プレス型２０を有する装置上に、素子電極１３を有する半導体素子１２がプレス型２０側に表面が向くようにセットされる。図５は、プレス型２０のうち１つの素子電極１３に対応する部分を拡大して示したものである。図５に示す通り、プレス型２０は、基材２１と、複数の溝２２を備えている。基材２１は、ガラス等を用いて形成されている。溝２２は、突起部１４の尖鋭形状を作る型である。溝２２は、基材２１にレーザー加工等を施すことによって形成されている。溝２２は、プレス型２０を半導体素子１２に押し当てた際に素子電極１３の位置に合うように形成されている。
【００２７】
プレス型２０を有する装置に半導体素子１２がセットされると、図６のように半導体素子１２の素子電極１３が形成された面にプレス型２０が押し当てられる。図７は、素子電極１３にプレス型２０を押し当てた際の、素子電極１３付近を拡大して示したものである。素子電極１３にプレス型２０を押し当てる際に、突起部１４を成形し易いように素子電極１３の加熱が行われてもよい。例えば、素子電極１３が錫を主成分とするはんだで形成されている場合には、素子電極１３の温度がはんだの融点以上になるように加熱し、はんだが溶融した状態で、プレス型２０が半導体素子１２に押し当てられるようにしてもよい。
【００２８】
プレス型２０は、あらかじめ設定された時間、半導体素子１２の素子電極１３側の面に押し当てられる。あらかじめ設定された時間、押し当てられると、プレス型２０は、半導体素子１２に押し当てられた位置から退避する。素子電極１３を加熱している場合には、加熱を停止した後に冷却を行ってから、プレス型２０を退避させてもよい。
【００２９】
プレス型２０が退避すると、図８に示すように半導体素子１２の素子電極１３に突起部１４が形成された状態となる。
【００３０】
突起部１４が形成されると、半導体素子１２の回路基板１１への実装が行われる。回路基板１１と、半導体素子１２が実装装置に搬入されると、実装装置内において回路基板１１と半導体素子１２は、図９に示すように、半導体素子１２の表面が回路基板１１側を向くフェイスダウンの状態となるようにセットされる。回路基板１１と半導体素子１２がセットされると、半導体素子１２の素子電極１３と回路基板１１の基板電極１５の位置が一致するように、フェイスダウンの半導体素子１２の位置合わせが回路基板１１上において行われる。
【００３１】
位置合わせが完了すると、半導体素子１２の素子電極１３と回路基板１１の基板電極１５が当接した状態で、回路基板１１上に半導体素子１２が載置された状態となる。半導体素子１２の素子電極１３と回路基板１１の基板電極１５を当接させた状態で載置されると、素子電極１３に超音波が印加される。超音波が印加させると超音波が集中する突起部１４が先端、すなわち、頂点付近が溶融して変形する。超音波の印加が終わると、突起部１４が固化し、半導体素子１２の素子電極１３の突起部１４と回路基板１１の基板電極１５は、接合した状態になる。また、素子電極１３に超音波を印加する際に、接合のために加熱や補助的な加圧が行われてもよい。
【００３２】
素子電極１３の突起部１４と基板電極１５が接合した状態になると、半導体素子１２の回路基板１１への実装は、完了する、半導体素子１２の回路基板１１への実装が完了すると、図３に示すような接合構造を有する図２に示す電子装置が得られる。
【００３３】
本実施形態の電子装置は、半導体素子１２の素子電極１３に連続的な尖鋭形状の突起を有する突起部１４が形成され、半導体素子１２が突起部１４を介して回路基板１１の基板電極１５と接合されている。そのため、連続的に形成された突起において実装時の加重を電極内で分散しつつ、突起部１４に加重を集中させることができる。そのため、比較的低い荷重で接合を行うことができ、半導体素子１２にかかる応力を抑制することができる。
【００３４】
また、本実施形態の電子装置は、半導体素子１２の素子電極１３に突起部１４を形成して、超音波を加えた際に突起部１４の尖鋭形状の部分に超音波を集中させながら、回路基板１１の基板電極１５と接合することで形成されている。そのため、常温または比較的低温の温度領域で接合を行うことができるので、回路基板１１と半導体素子１２の間に生じるＣＴＥ起因の応力を抑制することができる。そのため、接合部の信頼性が向上し、電子装置の信頼性も向上する。以上より、本実施形態の電子装置では、低加重かつ低温で半導体素子１２の回路基板１１への実装を行っているので信頼性を向上することができる。
【００３５】
（第３の実施形態）
本発明の第３の実施形態について図を参照して詳細に説明する。図１０は、本実施形態の電子装置の構成の概要を示したものである。また、図１１は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。
【００３６】
本実施形態の電子装置は、第２の実施形態と同様に、信号処理回路などが形成された半導体素子を回路基板上に実装したモジュールとして構成されている。第２の実施形態の電子装置の接合部は、半導体素子側の素子電極上に突起部を有しているが、本実施形態の電子装置の接合部は、回路基板側の基板電極に突起部を有していることを特徴とする。
【００３７】
本実施形態の電子装置は、回路基板３１と、半導体素子３２と、素子電極３３と、基板電極３４と、突起部３５を備えている。
【００３８】
本実施形態の回路基板３１および半導体素子３２の構成と機能は、第２の実施形態の回路基板１１および半導体素子１２とそれぞれ同様である。
【００３９】
素子電極３３は、半導体素子３２上に形成され、回路基板３１の基板電極３４と電気的に接続する電極である。素子電極１３の表面は、平面状に形成されている。素子電極１３は、例えば、銅などの金属材料やその合金によって形成されている。
【００４０】
基板電極３４は、回路基板３１上に形成され、回路基板３１に形成された配線と、半導体素子３２を電気的に接続する電極である。基板電極３４は、回路基板３１の内部の配線と電気的に接続している電極と、突起部３５によって形成されている。基板電極３４は、回路基板３１の半導体素子３２を実装する位置に、半導体素子３２の素子電極３３と位置が対応するように形成されている。基板電極３４のうち回路基板３１の内部に接続されている電極は、金、銅またはインジウム等の金属材料やその合金によって形成されている。
【００４１】
また、基板電極３４の表面、すなわち、突起部３５が形成されている面は、回路基板３１の表面よりも高い位置になるように形成される。そのため、位置ずれが生じた場合には、突起部３５の先端が先に接触するので、回路基板３１や半導体素子３２の損傷を防ぐことができる。また、回路基板３１の表面より高い位置とは、回路基板３１の裏面、すなわち、基板電極３５が形成されていない面を基準として、回路基板３１の裏面に垂直方向の裏面からの距離が長いことをいう。
【００４２】
突起部３５、尖鋭形状の頂の部分と溝の部分によって形成されている。頂の部分と溝の部分は、交互に形成されそれぞれ連続的に直線状に形成されている。突起部３５は、基板電極３４と一体の構造である。突起部３５は、例えば、金、銅、インジウムまたは錫を主成分とする金属材料を用いたはんだによって形成されている。
【００４３】
また、突起部３５の凸部の長辺方向の形状は、第２の実施形態と同様に直線でなく、曲線状であってもよい。また、基板電極３４上の位置ごとに突起部３５が形成される方向が異なっていてもよい。例えば、基板電極３４の中心部に対して放射状や同心円状に突起部３５を形成することで、応力が加えられた際に弱い方向が存在しないので、接合部の信頼性をより向上することができる。また、突起部３５形成される方向が同一の凸部からなるドメインを形成し、ドメイン間で突起部３５の長辺方向が異なるように各ドメインを基板電極３４に配置してもよい。また、連続する突起部３５ごとに方向がランダムであってもよい。また、同じ直線上の凸部は、所定の長さごとに途切れるように形成されていてもよい。
【００４４】
本実施形態の電子装置において、半導体素子３２を回路基板３１に実装する方法について説明する。
【００４５】
突起部３５は、回路基板３１の基板電極３４にプレス型２０を押し当てることで形成される。プレス型２０の機能や製造方法は、第２の実施形態と同様である。本実施形態のプレス型２０は、回路基板３１の基板電極３４の位置に合わせて溝２２が形成されている。
【００４６】
プレス型２０を有する装置に回路基板３１がセットされると、回路基板３１の基板電極３４が形成された面にプレス型２０が押し当てられる。このとき、第２の実施形態と同様に、突起部３５を成形し易いように基板電極３４の加熱が行われてもよい。
【００４７】
プレス型２０は、あらかじめ設定された時間、回路基板３１の基板電極３４側の面に押し当てられる。あらかじめ設定された時間、押し当てられると、プレス型２０は、回路基板３１に押し当てられた位置から退避する。基板電極３４を加熱している場合には、加熱を停止した後に冷却を行ってから、プレス型２０を退避させてもよい。
【００４８】
プレス型２０が退避すると、回路基板３１の基板電極３４に突起部３５が形成された状態となる。
【００４９】
突起部３５が成形されると、半導体素子３２の回路基板３１への実装が行われる。回路基板３１と、半導体素子３２が実装装置に搬入されると、半導体素子３２の素子電極３３と回路基板３１の基板電極３４の位置が一致するように、フェイスダウンの半導体素子３２の位置合わせが回路基板３１上において行われる。
【００５０】
位置合わせが完了すると、半導体素子３２の素子電極３３と回路基板３１の基板電極３４が当接した状態で、回路基板３１上に半導体素子３２が載置された状態となる。半導体素子３２の素子電極３３と回路基板３１の基板電極３５が当接させた状態で載置されると、基板電極３４に超音波が印加される。超音波が印加させると突起部３５が溶融するし先端が変形する。超音波の印加が終わると、突起部３５が固化し、半導体素子３２の素子電極３３と回路基板３１の基板電極３４の突起部３５は、接合した状態になる。また、基板電極３４に超音波を印加する際に、超音波の印加と同時に加熱や補助的な加圧が行われてもよい。
【００５１】
基板電極３４の突起部３５と素子電極３３が接合した状態になると、半導体素子３２の回路基板３１への実装は完了する。
【００５２】
本実施形態の電子装置は、回路基板３１の基板電極３４に連続的な尖鋭形状の突起を有する突起部３５が形成され、半導体素子３２の素子電極３３が基板電極３４の突起部３５を介して回路基板３１と接合されている。そのため、連続的に形成された突起において実装時の加重を電極内で分散しつつ、突起部３５に加重を集中させることができる。そのため、比較的低い荷重で接合を行うことができ、回路基板３１にかかる応力を抑制することができる。
【００５３】
また、本実施形態の電子装置は、回路基板３１の基板電極３４に突起部３５を形成して、超音波を加えた際に突起部３５の尖鋭形状の部分に超音波を集中させながら、回路基板３１と半導体素子３２接合することで形成されている。そのため、常温または比較的低温の温度領域で接合を行うことができるので、回路基板３１と半導体素子３２の間に生じるＣＴＥ起因の応力を抑制することができる。そのため、接合部の信頼性が向上し、電子装置の信頼性も向上する。以上より、本実施形態の電子装置では、低加重かつ低温で半導体素子３２の回路基板３１への実装を行っているので信頼性を向上することができる。
【００５４】
（第４の実施形態）
本発明の第４の実施形態について図を参照して詳細に説明する。図１２は、本実施形態の電子装置の構成の概要を示したものである。また、図１３は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。第２の実施形態の電子装置の接合部は、半導体素子側の素子電極に尖鋭形状の突起部を有しているが、本実施形態の伝送装置の接合部は、半導体素子側の素子電極にドーム状の突起部を有していることを特徴とする。
【００５５】
本実施形態の電子装置は、回路基板４１と、半導体素子４２と、素子電極４３と、突起部４４と、基板電極４５を備えている。
【００５６】
本実施形態の回路基板４１、半導体素子４２および基板電極４５の構成と機能は、第２の実施形態の同名称の部位とそれぞれ同様である。
【００５７】
素子電極４３は、第２の実施形態の素子電極１３と同様に、半導体素子４２上に形成されて回路基板４１の基板電極４５と電気的に接続する電極である。素子電極４３は、半導体素子４２の内部の配線と電気的に接続している電極と、突起部４４によって形成されている。
【００５８】
突起部４４は、ドーム形状の頂の部分と溝の部分によって形成されている。頂の部分と溝の部分は、交互に形成されそれぞれ連続的に形成されている。突起部４４は、素子電極４３と一体の構造である。突起部４４は、ドーム形状の頂点付近で、回路基板４１の基板電極４５と接合している。
【００５９】
突起部４４であるドーム状の凸部の長辺方向の形状は、直線でなく、曲線状であってもよい。また、素子電極４３上の位置ごとに突起部４４のドーム状の凸部の長辺方向が形成される方向は異なっていてもよい。例えば、素子電極４３の中心部に対して放射状や同心円状にドーム状の突起部４４を形成することで、応力が加えられた際に弱い方向が存在しないので、接合部の信頼性をより向上することができる。また、突起部４４が形成される方向が同一の凸部からなるドメインを形成し、ドメイン間で突起部４４の長辺方向が異なるように各ドメインを素子電極４３上に配置してもよい。また、同じ直線上の凸部は、所定の長さごとに途切れるように形成されていてもよい。
【００６０】
本実施形態の素子電極４３および突起部４４は、第２の実施形態の素子電極１３および突起部１４と同様の材料によって形成されている
本実施形態の半導体素子４２は、第２の実施形態と同様の方法で回路基板４１に実装することができる。すなわち、ドーム形状の突起部４４を形成するパターンをプレス型にレーザー加工等によって形成し、プレス型を素子電極４３に押し当てることで、素子電極４３上にドーム形状の突起部４４が形成される。
【００６１】
ドーム形状の突起部４４が形成された半導体素子４２は、回路基板４１上においてフェイスダウンで位置合わせされ、超音波の印加によって、素子電極４３の突起部４４の頂点付近で回路基板４１の基板電極４５に接合される。
【００６２】
本実施形態では、ドーム形状の突起部４４は、半導体素子４２の素子電極４３上に形成されているが、ドーム形状の突起部は、第３の実施形態と同様に回路基板側の基板電極上に形成されていてもよい。
【００６３】
本実施形態の電子装置は、第２の実施形態の電子装置と同様の効果を得ることができる。また、本実施形態において半導体素子４２の素子電極４３は、ドーム状の突起部４４を有するので、頂点付近の高さの変化が緩やかなため回路基板４１の基板電極４５と接触する部分がより安定する。そのため、本実施形態の電子装置は、実装時の熱応力や加重の影響を抑制し、接合部をより安定化させることができる。その結果、本実施形態の電子装置では、接合部の信頼性をより向上することができる。
【符号の説明】
【００６４】
１    半導体素子
２    回路基板
３    突起部
４    第１の電極
５    第２の電極
１１    回路基板
１２    半導体素子
１３    素子電極
１４    突起部
１５    基板電極
２０    プレス型
２１    基材
２２    溝
３１    回路基板
３２    半導体素子
３３    素子電極
３４    基板電極
３５    突起部
４１    回路基板
４２    半導体素子
４３    素子電極
４４    突起部
４５    基板電極
【図１】
2019057686.tif 000003
【図２】
2019057686.tif 000004
【図３】
2019057686.tif 000005
【図４】
2019057686.tif 000006
【図５】
2019057686.tif 000007
【図６】
2019057686.tif 000008
【図７】
2019057686.tif 000009
【図８】
2019057686.tif 000010
【図９】
2019057686.tif 000011
【図１０】
2019057686.tif 000012
【図１１】
2019057686.tif 000013
【図１２】
2019057686.tif 000014
【図１３】
2019057686.tif 000015