(57)【要約】【課題】高いサンプリングレートが得られるとともに、消費電力を低減したトラックアンドホールド回路を提供する。【解決手段】入力されたデータ信号をそのまま出力するトラックモードと、前記トラックモードからホールドモードに切り替わったタイミングに入力されていたデータ信号を保持して出力するホールドモードとを、クロック信号により切り替え、ホールドモードのデータ信号のみを出力するトラックアンドホールド回路において、前記データ信号の入力に並列に接続され、同相のデータ信号が入力される２つのサンプリング回路と、一方のサンプリング回路に入力するクロック信号とは逆相のクロック信号を他方のサンプリング回路に入力するクロック回路と、前記クロック信号を用いて、ホールドモードのサンプリング回路のデータ出力を選択して、出力するマルチプレクサ回路とを備えた。【選択図】図１
2019161324.tif 000002
【特許請求の範囲】
【請求項１】
入力されたデータ信号をそのまま出力するトラックモードと、前記トラックモードからホールドモードに切り替わったタイミングに入力されていたデータ信号を保持して出力するホールドモードとを、クロック信号により切り替え、ホールドモードのデータ信号のみを出力するトラックアンドホールド回路において、
前記データ信号の入力に並列に接続され、同相のデータ信号が入力される２つのサンプリング回路と、
一方のサンプリング回路に入力するクロック信号とは逆相のクロック信号を他方のサンプリング回路に入力するクロック回路と、
前記クロック信号を用いて、ホールドモードのサンプリング回路のデータ出力を選択して、出力するマルチプレクサ回路と
を備えたことを特徴とするトラックアンドホールド回路。
【請求項２】
入力されたデータ信号をそのまま出力するトラックモードと、前記トラックモードからホールドモードに切り替わったタイミングに入力されていたデータ信号を保持して出力するホールドモードとを、クロック信号により切り替え、ホールドモードのデータ信号のみを出力するトラックアンドホールド回路において、
前記データ信号の入力に並列に接続され、同相のデータ信号が入力される２つのサンプリング回路と、
一方のサンプリング回路に入力するクロック信号とは逆相のクロック信号を他方のサンプリング回路に入力する第１のクロック回路と、
前記クロック信号とは異なる第２のクロック信号をサンプリング回路に入力する第２のクロック回路と、
前記第２のクロック信号を用いて、ホールドモードのサンプリング回路のデータ出力を選択して、出力するマルチプレクサ回路と
を備えたことを特徴とするトラックアンドホールド回路。
【請求項３】
前記２つのサンプリング回路に用いられる電流源の１つ以上の電流源を、前記２つのサンプリング回路間で共有することを特徴とする請求項１または２に記載のトラックアンドホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トラックアンドホールド回路に関し、より詳細には、高いサンプリングレートを有し、消費電力が低減されたトラックアンドホールド回路に関する。
【背景技術】
【０００２】
トラックアンドホールド回路は、サンプルアンドホールド回路とも称され、例えば、アナログ信号をディジタル信号に変換するために使用される（例えば、非特許文献１参照）。トラックアンドホールド回路は、入力されるクロック信号のレベルがＨｉｇｈのときトラックモード、Ｌｏｗのときホールドモードとなる２つのモードが切り替わる。トラックモードの場合は、入力された電圧信号をそのまま出力信号として出力し、ホールドモードの場合は、トラックモードからホールドモードに切り替わったタイミングに入力されていた電圧値を保持して出力し続ける。
【０００３】
トラックアンドホールド回路の出力は、一般的には、ホールドモードの値のみが後段の回路で利用される。そのため、２つのトラックアンドホールド回路を直列に接続し、ホールド時の値のみを出力するマスタースレーブ型トラックアンドホールド回路が広く用いられている（例えば、非特許文献２参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Shahriar Shahramian, et al. “A 40-GSamples/Sec Track & Hold Amplifier in 0.18μm SiGe BiCMOS Technology,” Compound Semiconductor IC (CSIC) Symposium (CSIC), Digest pp.101-104, IEEE 2005
【非特許文献２】Y. Bouvier, et al. “A 1GSample/s, 15 GHz input bandwidth Master-Slave Track-&-Hold Amplifier in InP-DHBT technology,” International Microwave Symposium (IMS) 2009, pp.1137-1140, IEEE 2009
【発明の概要】
【発明が解決しようとする課題】
【０００５】
マスタースレーブ型のトラックアンドホールド回路では、サンプリングレートが、入力クロック信号の周波数と等しい関係にある。従って、高いサンプリングレートを得るためには、高いクロック周波数とする必要があり、消費電力の増大や、タイミングマージンの減少が生じるという問題があった。
【課題を解決するための手段】
【０００６】
本発明の目的は、高いサンプリングレートが得られるとともに、消費電力を低減したトラックアンドホールド回路を提供することにある。
【０００７】
本発明は、このような目的を達成するために、一実施態様は、入力されたデータ信号をそのまま出力するトラックモードと、前記トラックモードからホールドモードに切り替わったタイミングに入力されていたデータ信号を保持して出力するホールドモードとを、クロック信号により切り替え、ホールドモードのデータ信号のみを出力するトラックアンドホールド回路において、前記データ信号の入力に並列に接続され、同相のデータ信号が入力される２つのサンプリング回路と、一方のサンプリング回路に入力するクロック信号とは逆相のクロック信号を他方のサンプリング回路に入力するクロック回路と、前記クロック信号を用いて、ホールドモードのサンプリング回路のデータ出力を選択して、出力するマルチプレクサ回路とを備えたことを特徴とする。
【０００８】
さらに、前記２つのサンプリング回路の電流源は、１つの電流源を共有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、２つのサンプリング回路を並列接続し、マルチプレクサ回路でホールドモードのサンプリング回路のデータ出力を選択して、出力するので、入力クロック信号の周波数に対して２倍のサンプリングレートを得ることが可能となる。また、２つのサンプリング回路の電流源を共有化することにより、消費電力を低減することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態にかかるトラックアンドホールド回路を示す図である。
【図２】第１の実施形態のトラックアンドホールド回路のサンプリング回路およびマルチプレクサ回路の出力を示す図である。
【図３】第１の実施形態のサンプリング回路の回路構成を示す図である。
【図４】第１の実施形態の２つのサンプリング回路の動作関係を示す図である。
【図５】本発明の第２の実施形態にかかるトラックアンドホールド回路を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００１２】
（第１の実施形態）
図１に、本発明の第１の実施形態にかかるトラックアンドホールド回路を示す。トラックアンドホールド回路１００は、データ入力（Ｄｉｎ）に接続されたデータ入力バッファ回路１１１と、２系統のプリアンプ回路１１２，１３２およびサンプリング回路１１３，１３３と、マルチプレクサ回路１１４と、出力バッファ回路１１５とが縦続接続された構成を有する。また、クロック入力（ＣＬＫ）に接続されたクロック入力バッファ回路１２１と、サンプリング回路１１３，１３３およびマルチプレクサ回路１１４にクロック信号を供給するクロック信号増幅回路１２２と（両者を合わせてクロック回路と称する）をさらに含む。
【００１３】
データ入力バッファ回路１１１およびクロック入力バッファ回路１２１は、一般的にはエミッタフォロア（ＥＦ）回路が用いられる。
【００１４】
プリアンプ回路１１２，１３２は、データ入力バッファ回路１１１のデータ出力を、サンプリング回路１１３，１３３でサンプリングするのに適したコモンモード電圧に調整するための差動増幅器である。
【００１５】
クロック信号増幅回路１２２は、クロック入力バッファ回路１２１から出力されるクロック信号を、サンプリング回路１１３，１３３に入力するのに適したコモンモード電圧に振幅し、波形整形する回路である。サンプリング回路１１３，１３３とマルチプレクサ回路１１４の動作以外は、既知の回路構成を適用することができる。
【００１６】
２系統のサンプリング回路１１３，１３３のそれぞれには、同相のデータ信号が入力され、サンプリング回路１１３に入力するクロック信号と、サンプリング回路１３３に入力するクロック信号とは逆相のクロック信号が入力される。
【００１７】
マルチプレクサ回路１１４では、入力されたクロック信号を用いて、サンプリング回路１１３，１３３がホールドモードのときのデータ出力を選択して、出力バッファ回路１１５に出力する。
【００１８】
このような構成により、２系統のサンプリング回路を並列に接続し、位相の反転したクロック信号を入力することにより、入力されたデータ信号を交互にホールドする。２系統のサンプリング回路の出力を、マルチプレクサ回路で交互に切り替えることにより、ホールドモードのときの値のみを出力させる。
【００１９】
図２に、第１の実施形態のトラックアンドホールド回路のサンプリング回路およびマルチプレクサ回路の出力を示す。入力データレートより、クロック周波数が遅いアンダーサンプリングの場合を示している。サンプリング回路１１３の出力ＴＨＡ１とサンプリング回路１３３の出力ＴＨＡ２とは、トラックモードのとき信号振幅が大きく変動しており、ホールドモードのとき、モードが切り替わったタイミングで一定の電圧を維持していることがわかる。マルチプレクサ回路１１４の出力ＭＵＸには、出力ＴＨＡ１と出力ＴＨＡ２のホールドモードのときの一定の電圧が出力されている。
【００２０】
第１の実施形態によれば、２系統のサンプリング回路を並列に接続し、その出力を切り替えることにより、クロック信号の周波数に対して、２倍のサンプリングレートを得ることができる。
【００２１】
図３に、第１の実施形態のサンプリング回路の回路構成を示す。図１の構成のうち、サンプリング回路１１３，１３３のトラック部とホールド部の一部を抜き出した図である（ホールド部の容量、ホールド部の出力段の回路を省略してある）。プリアンプ回路１１２の出力が、サンプリング回路１１３のトラック部１１３ａの入力ＩｎＰ１，ＩｎＮ１に接続され、プリアンプ回路１３２の出力が、サンプリング回路１３３のトラック部１３３ａの入力ＩｎＰ２，ＩｎＮ２に接続され、上述したように、同相のデータ信号が入力される。クロック信号増幅回路１２２の出力は、サンプリング回路１１３のトラック部１１３ａのクロック入力ＣｋＰ１，ＣｋＮ１と、サンプリング回路１３３のトラック部１３３ａのクロック入力ＣｋＮ２，ＣｋＰ２とに、逆相で入力される。
【００２２】
このような構成により、サンプリング回路１１３がトラックモードのときサンプリング回路１３３はホールドモードで動作し、サンプリング回路１１３がホールドモードのときサンプリング回路１３３はトラックモードで動作する。
【００２３】
ここで、トラック部１１３ａの電流源とトラック部１３３ａの電流源とを、Ｐｏｒｔ１１，Ｐｏｒｔ２１を介して、１つの電流源ＰＳ１に共有化する。同様にして、ホールド部１１３ｂの電流源とホールド部１３３ｂの電流源とを、Ｐｏｒｔ１２，２２およびＰｏｒｔ１３，２３を介して、電流源ＰＳ２，ＰＳ３に共有化する。
【００２４】
図４に、２つのサンプリング回路の動作関係を示す。白抜きの部分は、電流が流れて動作していることを示し、網掛けの部分は、電流が流れず動作していないことを示す。例えば、トラック部のみの動作について説明すると、図４の左側の場合は、サンプリング回路１１３のトラック部１１３ａがＯＦＦ、サンプリング回路１３３のトラック部１３３ａがＯＮであるため、トラック部１３３ａにのみ電流が流れる。図４の右側の場合には、逆にサンプリング回路１１３のトラック部１１３ａにのみ電流が流れる。
【００２５】
ホールド部１１３ｂ，１３３ｂについても同様に、２つのサンプリング回路の間で、交互に動作する。従って、電流源としては、サンプリング回路１つ分で賄うことができ、サンプリング回路の消費電力を半減することができる。
【００２６】
非特許文献１の図２に示されているように、一般的なサンプリング回路では、入力Ｉ＿Ｐ，Ｉ＿Ｎに接続されているトラック部と、出力Ｏ＿Ｐ，Ｏ＿Ｎに接続されているホールド部に分かれ、Ｉｒｅｆで決まる電流を供給する電流源が、トラック部およびホールド部のそれぞれに接続されている。
【００２７】
また、非特許文献２の図４に示されているように、ホールド部の出力段には、スイッチドエミッタフォロア（ＳＥＦ）回路が用いられており、ホールドモードのとき（ＣＬＫｂ２がＨｉｇｈのとき）バイパス抵抗（図の一番右側の抵抗）に電流を迂回させている。
【００２８】
第１の実施形態によれば、サンプリング回路に含まれるトラック部およびホールド部に用いられる電流源のうち少なくとも１つの電流源を、２つのサンプリング回路間で共有化することにより、消費電力を半減できるとともに、サンプリング回路がホールドモードのときには、共有化された電流源を介して電流が迂回されるので、バイパス経路を設ける必要がない。
【００２９】
（第２の実施形態）
図５に、本発明の第２の実施形態にかかるトラックアンドホールド回路を示す。トラックアンドホールド回路２００は、データ入力（Ｄｉｎ）に接続されたデータ入力バッファ回路２１１と、２系統のプリアンプ回路２１２，２３２およびサンプリング回路２１３，２３３と、マルチプレクサ回路２１４と、出力バッファ回路２１５とが縦続接続された構成を有する。また、クロック入力（ＣＬＫ）に接続されたクロック入力バッファ回路２２１とクロック信号増幅回路２２２と（両者を合わせて第１のクロック回路と称する）により、サンプリング回路２１３，２３３にクロック信号を供給し、クロック入力２（ＣＬＫ２）に接続されたクロック入力バッファ回路２４１とクロック信号増幅回路２４２と（両者を合わせて第２のクロック回路と称する）により、マルチプレクサ回路２１４にクロック信号を供給する。すなわち、サンプリング回路とマルチプレクサ回路のクロック信号を別系統にしている点で、第１の実施形態と異なる。
【００３０】
図５に示すように、サンプリング回路に入力するクロック信号と、マルチプレクサ回路に入力するクロック信号を別系統にすることにより、マルチプレクサ回路の動作を、サンプリング回路の動作とは関係なく決定することができる。例えば、一方のサンプリング回路をトラックモードに固定して、出力させることが可能となり、トラックアンドホールド回路としての通過特性・反射特性などを評価することができる。
【符号の説明】
【００３１】
１００，２００  トラックアンドホールド回路
１１１，２１１  入力バッファ回路
１１２，１３２，２１２，２３２  プリアンプ回路
１１３，１３３，２１３，２３３  サンプリング回路
１１３ａ，１３３ａ  トラック部
１１３ｂ，１３３ｂ  ホールド部
１１４，２１４  マルチプレクサ回路
１１５，２１５  出力バッファ回路
１２１，２２１，２４１  クロック入力バッファ回路
１２２，２２２，２４２  クロック信号増幅回路
【図１】
2019161324.tif 000003
【図２】
2019161324.tif 000004
【図３】
2019161324.tif 000005
【図４】
2019161324.tif 000006
【図５】
2019161324.tif 000007