(57)【要約】【課題】半導体パッケージ及びその回路基板を提供する。【解決手段】回路基板１００及びチップ２００を備える。前記回路基板１００は複数の回路を有し、各前記回路の接合領域は上部幅広部及び下部幅広部を有し、前記接合領域には上部切欠き及び下部切欠きが形成され、前記上部切欠き及び前記下部切欠きは隣接する回路の前記上部幅広部及び前記下部幅広部にそれぞれ向けられ、前記上部幅広部及び前記下部幅広部はこれら前記回路と前記チップ２００のバンプとの間で偏移によるずれが生じて接続不良が発生しないようにする。また、回路のエッチング過程において、相互に交錯して対応するこれら前記幅広部及びこれら前記切欠きがこれら前記回路の間に十分なエッチング空間を保有させ、回路のエッチングが不完全にならないようにする。【選択図】図２
2019161198.tif 000002
【特許請求の範囲】
【請求項１】
表面を有する載置板と、
前記表面に形成される複数の第一回路であって、各前記第一回路は順に接続される第一上部幅広部と、第一狭隘部と、第一下部幅広部と、内側拡張部と、第一回路段とを有し、前記第一上部幅広部、前記第一狭隘部、前記第一下部幅広部、及び前記内側拡張部は第一接合領域に位置されてチップに接合するために用いられる複数の第一回路と、
前記表面に形成される複数の第二回路であって、各前記第一回路及び各前記第二回路は横軸方向に沿って等間隔で配置され、各前記第二回路は順に接続される外側拡張部と、第二上部幅広部と、第二狭隘部と、第二下部幅広部と、第二回路段とを有し、前記外側拡張部、前記第二上部幅広部、前記第二狭隘部、及び前記第二下部幅広部は第二接合領域に位置されて前記チップに接合するために用いられる複数の第二回路と、を備え、
前記横軸方向では、前記第一上部幅広部及び前記第一下部幅広部の幅が前記第一狭隘部及び前記内側拡張部の幅より広く、各前記第一回路は前記第一接合領域に第一上部切欠き及び第一下部切欠きが形成され、前記第一上部切欠きは前記第二上部幅広部に向けられ、前記第一下部切欠きは前記第二下部幅広部に向けられ、
且つ前記第二上部幅広部及び前記第二下部幅広部の幅は前記外側拡張部及び前記第二狭隘部の幅より広く、各前記第二回路は前記第二接合領域に第二上部切欠き及び第二下部切欠きが形成され、前記第二上部切欠きは前記第一上部幅広部に向けられ、前記第二下部切欠きは前記第一下部幅広部に向けられることを特徴とする回路基板。
【請求項２】
各前記第一接合領域及び各前記第二接合領域は前記横軸方向に沿って等間隔で配置されると共に、各前記第一接合領域及び各前記第二接合領域は同じ高さになることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記第一狭隘部と前記第二上部幅広部との間には第一ピッチを有し、
前記第二狭隘部と前記第一下部幅広部との間には第二ピッチを有し、
前記第一ピッチ及び前記第二ピッチは同じであることを特徴とする請求項１に記載の回路基板。
【請求項４】
前記第一ピッチ及び前記第二ピッチは２０μｍより広くないことを特徴とする請求項３に記載の回路基板。
【請求項５】
前記第一上部幅広部及び前記第一下部幅広部の幅は同じであり、
前記第一狭隘部及び前記内側拡張部の幅は同じであることを特徴とする請求項１に記載の回路基板。
【請求項６】
前記第一上部幅広部の辺縁は前記第一狭隘部の辺縁から０.５〜３.５μｍ突出されることを特徴とする請求項１に記載の回路基板。
【請求項７】
前記第一上部幅広部の幅は前記第一上部幅広部の厚さより狭くないことを特徴とする請求項１に記載の回路基板。
【請求項８】
前記第一狭隘部の幅は前記第一狭隘部の厚さより狭いことを特徴とする請求項１に記載の回路基板。
【請求項９】
複数の第一バンプ及び複数の第二バンプを有するチップと、
載置板と、
複数の第一回路と、複数の第二回路とを有する回路基板とを備え、
前記載置板は表面を有し、
各前記第一回路及び各前記第二回路は前記表面に形成されると共に横軸方向に沿って等間隔で配置され、
各前記第一回路は順に接続される第一上部幅広部と、第一狭隘部と、第一下部幅広部と、内側拡張部と、第一回路段とを含み、前記第一上部幅広部、前記第一狭隘部、前記第一下部幅広部、及び前記内側拡張部は第一接合領域に位置されると共に各前記第一バンプに接合し、
各前記第二回路は順に接続される外側拡張部と、第二上部幅広部と、第二狭隘部と、第二下部幅広部と、第二回路段とを含み、前記外側拡張部、前記第二上部幅広部、前記第二狭隘部、及び前記第二下部幅広部は第二接合領域に位置されると共に各前記第二バンプに接合し、
前記横軸方向では、前記第一上部幅広部及び前記第一下部幅広部の幅は前記第一狭隘部及び前記内側拡張部の幅より広く、前記第一回路は前記第一接合領域に第一上部切欠き及び第一下部切欠きが形成され、前記第一上部切欠きは前記第二上部幅広部に向けられ、前記第一下部切欠きは前記第二下部幅広部に向けられ、
且つ前記第二上部幅広部及び前記第二下部幅広部の幅は前記外側拡張部及び前記第二狭隘部の幅より広く、前記第二回路は前記第二接合領域に第二上部切欠き及び第二下部切欠きが形成され、前記第二上部切欠きは前記第一上部幅広部に向けられ、前記第二下部切欠きは前記第一下部幅広部に向けられることを特徴とする半導体パッケージ。
【請求項１０】
各前記第一接合領域及び各前記第二接合領域は前記横軸方向に沿って等間隔で配置されると共に、各前記第一接合領域及び各前記第二接合領域は同じ高さとなることを特徴とする請求項９に記載の半導体パッケージ。
【請求項１１】
前記第一狭隘部と前記第二上部幅広部との間には第一ピッチを有し、
前記第二狭隘部と前記第一下部幅広部との間には第二ピッチを有し、
前記第一ピッチ及び前記第二ピッチは同じであることを特徴とする請求項９に記載の半導体パッケージ。
【請求項１２】
前記第一ピッチ及び前記第二ピッチは２０μｍより広くないことを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１３】
前記第一上部幅広部及び前記第一下部幅広部の幅は同じであり、
前記第一狭隘部及び前記内側拡張部の幅は同じであることを特徴とする請求項９に記載の半導体パッケージ。
【請求項１４】
前記第一上部幅広部の辺縁は前記第一狭隘部の辺縁から０.５〜３.５μｍ突出されることを特徴とする請求項９に記載の半導体パッケージ。
【請求項１５】
前記第一上部幅広部の幅は前記第一上部幅広部の厚さより狭くないことを特徴とする請求項９に記載の半導体パッケージ。
【請求項１６】
前記第一狭隘部の幅は前記第一狭隘部の厚さより狭いことを特徴とする請求項９に記載の半導体パッケージ。
【請求項１７】
前記第一バンプ、前記第一上部幅広部、及び前記第一下部幅広部の幅は同じであることを特徴とする請求項９に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに関する。更に詳しくは、チップと回路基板との間に接続不良が生じるのを回避する半導体パッケージに関する。
【背景技術】
【０００２】
家電製品の効率を高めるため、半導体パッケージは超微細ピッチ（super fine pitch）に向けて日々発展を続けている。回路幅及び回路のピッチを縮小することで回路数を増やし、超微細ピッチを達成している。
これらの従来技術については、例えば、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００７−５１７４０５
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述した従来の技術、すなわち、従来の熱圧着技術により回路基板の回路及びチップのバンプを接合する場合では、回路とバンプとの間に脱落や偏移によるずれが生じやすく、これが接続不良につながっていた。
【０００５】
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明を提案するに到った。
【０００６】
本発明は、このような従来の技術の問題に鑑みてなされたものである。上記課題の解決のため、本発明は、回路基板を提供することを主目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の回路基板は、
表面を有する載置板と、
前記表面に形成される複数の第一回路であって、各前記第一回路は順に接続される第一上部幅広部と、第一狭隘部と、第一下部幅広部と、内側拡張部と、第一回路段とを有し、前記第一上部幅広部、前記第一狭隘部、前記第一下部幅広部、及び前記内側拡張部は第一接合領域に位置されてチップに接合するために用いられる複数の第一回路と、
前記表面に形成される複数の第二回路であって、各前記第一回路及び各前記第二回路は横軸方向に沿って等間隔で配置され、各前記第二回路は順に接続される外側拡張部と、第二上部幅広部と、第二狭隘部と、第二下部幅広部と、第二回路段とを有し、前記外側拡張部、前記第二上部幅広部、前記第二狭隘部、及び前記第二下部幅広部は第二接合領域に位置されて前記チップに接合するために用いられる複数の第二回路と、を備え、
前記横軸方向では、前記第一上部幅広部及び前記第一下部幅広部の幅が前記第一狭隘部及び前記内側拡張部の幅より広く、各前記第一回路は前記第一接合領域に第一上部切欠き及び第一下部切欠きが形成され、前記第一上部切欠きは前記第二上部幅広部に向けられ、前記第一下部切欠きは前記第二下部幅広部に向けられ、
且つ前記第二上部幅広部及び前記第二下部幅広部の幅は前記外側拡張部及び前記第二狭隘部の幅より広く、各前記第二回路は前記第二接合領域に第二上部切欠き及び第二下部切欠きが形成され、前記第二上部切欠きは前記第一上部幅広部に向けられ、前記第二下部切欠きは前記第一下部幅広部に向けられる。
【０００８】
各前記回路及び前記チップの各前記バンプが接合されると、前記第一上部幅広部、前記第一下部幅広部、前記第二上部幅広部、及び前記第二下部幅広部により各前記回路と各前記バンプとの間に脱落や偏移によるずれが発生せず、接続不良が回避される。
また、各前記回路の間に十分なエッチング空間を有するようになり、前記第一接合領域及び前記第二接合領域中に相互に交錯して対応する幅広部及び切欠きが設けられることにより、回路のパターン化過程でエッチングが不完全になることがなくなる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る回路基板を示す上面図である。
【図２】本発明の一実施形態に係る回路基板の一部を示す上面図である。
【図３】本発明の一実施形態に係る半導体パッケージを示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。尚、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
【実施例】
【００１１】
以下に、図１及図３を参照しながら、本発明をさらに詳しく説明する。本実施例の発明は、半導体パッケージＡである。
回路基板１００及びチップ２００を備え、前記回路基板１００は複数の第一回路１１０と、複数の第二回路１２０と、載置板１３０とを有し、前記載置板１３０は表面１３１を有する。横軸方向に沿って各前記第一回路１１０及び各前記第二回路１２０が等間隔で配置されるように前記表面１３１に形成され、前記チップ２００は複数の第一バンプ２１０及び複数の第二バンプ２２０を有し、各前記第一バンプ２１０及び各前記第二バンプ２２０は前記横軸方向に沿って等間隔で配置されると共に、各前記第一回路１１０及び各前記第二回路１２０にそれぞれ接合される。
本実施形態では、前記半導体パッケージＡは前記回路基板１００と前記チップ２００との間に充填される封止材３００を更に備え、好ましくは、前記封止材３００はアンダーフィル（underfill）である。
【００１２】
各前記第一回路１１０は順に接続される第一上部幅広部１１１と、第一狭隘部１１２と、第一下部幅広部１１３と、内側拡張部１１４と、第一回路段１１５とを有し、且つ各前記第一回路１１０の一端は第一接合領域Ｂ１を有する。
前記第一上部幅広部１１１、前記第一狭隘部１１２、前記第一下部幅広部１１３、及び前記内側拡張部１１４は前記第一接合領域Ｂ１に位置されて前記チップ２００の各前記第一バンプ２１０の接合に用いられる（図２参照）。
【００１３】
続いて、前記第二回路１２０は順に接続される外側拡張部１２１と、第二上部幅広部１２２と、第二狭隘部１２３と、第二下部幅広部１２４と、第二回路段１２５とを有し、各前記第一回路１１０と同じように、各前記第二回路１２０の一端には第二接合領域Ｂ２を有し、且つ各前記第一接合領域Ｂ１及び各前記第二接合領域Ｂ２は前記横軸方向に沿って等間隔で配置される。
前記外側拡張部１２１、前記第二上部幅広部１２２、前記第二狭隘部１２３、及び前記第二下部幅広部１２４は前記第二接合領域Ｂ２に位置されて前記チップ２００の各前記第二バンプ２２０の接合に用いられ、好ましくは、各前記第一接合領域Ｂ１及び各前記第二接合領域Ｂ２は実質的に同じ高さとなる。
【００１４】
図１及図３に示されるように、前記載置板１３０は保護層１３２を更に有する。
前記保護層１３２は前記表面１３１に形成されると共に各前記第一回路段１１５及び各前記第二回路段１２５を被覆するが、前記保護層１３２は各前記第一接合領域Ｂ１及び各前記第二接合領域Ｂ２は被覆させず、各前記第一接合領域Ｂ１及び各前記第二接合領域Ｂ２に位置される各前記第一回路１１０及び各前記第二回路１２０が前記載置板１３０に露出され、前記チップ２００が接合される。
【００１５】
図２に示されるように、前記横軸方向では、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の幅は実質的に同じであり、前記第一狭隘部１１２、前記内側拡張部１１４、及び前記第一回路段１１５の幅は実質的に同じである。
また、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の幅は前記第一狭隘部１１２、前記内側拡張部１１４、及び前記第一回路段１１５の幅より広く、各前記第一回路１１０は前記第一接合領域Ｂ１に第一上部切欠き１１６及び第一下部切欠き１１７が形成される。
すなわち、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の辺縁は前記第一狭隘部１１２及び前記内側拡張部１１４の辺縁から突出される。
前記第一上部切欠き１１６は前記第二上部幅広部１２２に向けられ、前記第一下部切欠き１１７は前記第二下部幅広部１２４に向けられる。
好ましくは、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の辺縁は前記横軸方向に沿って前記第一狭隘部１１２及び前記内側拡張部１１４の辺縁から０.５〜３.５μｍ突出される。
前記第一上部幅広部１１１及び前記第一下部幅広部１１３は各前記第一バンプ２１０を受け入れるために用いられ、フリップチップ接合時に各前記第一バンプ２１０と各前記第一回路１１０との間に脱落や偏移によるずれが生じないようにする。
【００１６】
また、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の少なくとも一側は前記第一狭隘部１１２及び前記内側拡張部１１４から突出される。
好ましくは、前記第一狭隘部１１２及び前記内側拡張部１１４の幅は５〜８μｍの範囲である。
図２に示されるように、本実施形態では、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の両側の辺縁は共に前記第一狭隘部１１２及び前記内側拡張部１１４から突出されるが、但し、本発明はこれに限られず、前記第一狭隘部１１２及び前記内側拡張部１１４の幅が実質的に７μｍであり、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の幅が実質的に９μｍであり、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の両側が前記第一狭隘部１１２及び前記内側拡張部１１４の辺縁からそれぞれ１μｍ突出されてもよい。
【００１７】
前記第二上部幅広部１２２及び前記第二下部幅広部１２４の幅は実質的に同じであり、前記外側拡張部１２１、前記第二狭隘部１２３、及び前記第二回路段１２５の幅は実質的に同じである。
また、前記第二上部幅広部１２２及び前記第二下部幅広部１２４の幅は前記外側拡張部１２１、前記第二狭隘部１２３、及び前記第二回路段１２５の幅より広く、各前記第二回路１２０は前記第二接合領域Ｂ２に第二上部切欠き１２６及び第二下部切欠き１２７が形成される。
すなわち、前記第二上部幅広部１２２及び前記第二下部幅広部１２４の辺縁は前記外側拡張部１２１及び前記第二狭隘部１２３の辺縁から突出される。
前記第二上部切欠き１２６は前記第一上部幅広部１１１に向けられ、前記第二下部切欠き１２７は前記第一下部幅広部１１３に向けられる。
好ましくは、前記第二上部幅広部１２２及び前記第二下部幅広部１２４の辺縁は前記横軸方向に沿って前記外側拡張部１２１及び前記第二狭隘部１２３の辺縁から０.５〜３.５μｍ突出され、前記第二上部幅広部１２２及び前記第二下部幅広部１２４は各前記第二バンプ２２０を受け入れるために用いられ、フリップチップ接合時に各前記第二バンプ２２０と各前記第二回路１２０との間に脱落や偏移によるずれが発生しないようにする（図２参照）。
【００１８】
前記第二上部幅広部１２２及び前記第二下部幅広部１２４の少なくとも一側は、前記外側拡張部１２１及び前記第二狭隘部１２３から突出される。
好ましくは、前記外側拡張部１２１及び前記第二狭隘部１２３の幅は５〜８μｍの範囲である。
図２に示されるように、本実施形態では、前記第二上部幅広部１２２及び前記第二下部幅広部１２４の両側の辺縁は共に前記外側拡張部１２１及び前記第二狭隘部１２３から突出されるが、本発明はこれに限られず、前記外側拡張部１２１及び前記第二狭隘部１２３の幅が実質的に７μｍであり、前記第二上部幅広部１２２及び前記第二下部幅広部１２４の幅が実質的に９μｍであり、前記第二上部幅広部１２２及び前記第二下部幅広部１２４の両側が前記外側拡張部１２１及び前記第二狭隘部１２３の辺縁からそれぞれ１μｍ突出されてもよい。
【００１９】
図３に示されるように、前記横軸方向では、前記第一バンプ２１０、前記第一上部幅広部１１１、及び前記第一下部幅広部１１３の幅が実質的に同じであり、且つ前記第二バンプ２２０、前記第二上部幅広部１２２、及び前記第二下部幅広部１２４の幅が実質的に同じである。
よって、前記チップ２００が接合過程で揺動して前記回路基板１００の各前記第一回路１１０及び前記第二回路１２０が毀損することがなくなる。
【００２０】
また、図２に戻ると、前記第一狭隘部１１２と前記第二上部幅広部１２２との間には第一ピッチＰ１がある。前記第一ピッチＰ１は前記第一狭隘部１１２の中心部から前記第二上部幅広部１２２の中心部までの最短距離である。
前記第二狭隘部１２３と前記第一下部幅広部１１３との間には第二ピッチＰ２がある。前記第二ピッチＰ２は前記第二狭隘部１２３の中心部から前記第一下部幅広部１１３の中心部までの最短距離である。
前記第一ピッチＰ１及び前記第二ピッチＰ２は実質的に同じであり、好ましくは、前記第一ピッチＰ１及び前記第二ピッチＰ２は２０μｍより広くない。本実施形態では、前記第一ピッチＰ１及び前記第二ピッチＰ２は実質的に１４μｍである。
【００２１】
図３に示されるように、好ましくは、前記第一狭隘部１１２及び前記内側拡張部１１４の幅はその厚さより狭い。前記第一狭隘部１１２及び前記内側拡張部１１４の厚さはその上面から前記載置板１３０の前記表面１３１までの最短距離である。
前記第一狭隘部１１２及び前記内側拡張部１１４が細長い形状を呈することにより、各前記第一回路１１０と各前記第一バンプ２１０とが接合される際に、前記第一狭隘部１１４及び前記内側拡張部１１４が僅かに湾曲されることで、各前記第一回路１１０が接合トルクの影響を受けて前記載置板１３０から脱離するのが回避される。
同様に、前記外側拡張部１２１及び前記第二狭隘部１２３の幅はその厚さより狭く、前記外側拡張部１２１及び前記第二狭隘部１２３が細長い形状を呈し、接合過程で僅かに湾曲されることで、各前記第二回路１２０が接合トルクの影響を受けて前記載置板１３０から脱離するのが回避される。
【００２２】
図３に示されるように、好ましくは、前記第一上部幅広部１１１及び前記第一下部幅広部１１３の幅はその厚さより狭くない。前記第一上部幅広部１１１及び前記第一下部幅広部１１３の厚さはその上面から前記載置板１３０の前記表面１３１までの最短距離である。
前記第一上部幅広部１１１及び前記第一下部幅広部１１３により前記第一狭隘部１１２及び前記内側拡張部１１４が接合過程で過度に湾曲されることで、前記第一回路１１０が断裂するのが防止される。
同様に、前記第二上部幅広部１２２及び前記第二下部幅広部１２４の幅はその厚さより狭くない。
【００２３】
本実施形態では、各前記第一回路１１０及び各前記第二回路１２０の厚さは実質的に８μｍである。
また、前記第一上部幅広部１１１、前記第一下部幅広部１１３、前記第二上部幅広部１２２、及び前記第二下部幅広部１２４の幅は実質的に９μｍであり、前記第一狭隘部１１２、前記内側拡張部１１４、前記外側拡張部１２１、及び前記第二狭隘部１２３の幅は実質的に７μｍである。
【００２４】
前記チップ２００が前記回路基板１００にフリップチップ接合される場合、前記第一上部幅広部１１１及び前記第一下部幅広部１１３により、各前記第一回路１１０と各前記第一バンプ２１０との間に偏移によるずれが生じて接続不良が発生する可能性が低下する。
また、前記第二上部幅広部１２２及び前記第二下部幅広部１２４により、各前記第二回路１２０と各前記第二バンプ２２０との間に偏移によるずれが生じて接続不良が発生する可能性が低下する。
このほか、本発明では、各前記第一バンプ２１０及び各前記第二バンプ２２０の付着力の不足により前記チップ２００が前記回路基板１００から脱離する事態も回避される。
【００２５】
これ以外にも回路のパターン化プロセスでは、パターン化されたフォトレジストが金属層のエッチングの際に遮蔽されることで、各前記第一回路１１０及び各前記第二回路１２０が形成される。
各前記第一回路１１０及び各前記第二回路１２０の各前記幅広部及び各前記切欠きが相互に交錯して対応することにより、各前記第一回路１１０と各前記第二回路１２０との間に十分なエッチング空間が確保され、回路のエッチングが不完全になることがなくなる。
【００２６】
以上、本明細書に開示された実施例は、本発明を限定するものではなく、説明するためのものであり、このような実施例によって本発明の思想と範囲が限定されるものではない。本発明の範囲は特許請求の範囲により解釈すべきであり、それと均等の範囲内にある全ての技術は、本発明の権利範囲に含まれるものと解釈すべきである。
【符号の説明】
【００２７】
１００  回路基板
１１０  第一回路
１１１  第一上部幅広部
１１２  第一狭隘部
１１３  第一下部幅広部
１１４  内側拡張部
１１５  第一回路段
１１６  第一上部切欠き
１１７  第一下部切欠き
１２０  第二回路
１２１  外側拡張部
１２２  第二上部幅広部
１２３  第二狭隘部
１２４  第二下部幅広部
１２５  第二回路段
１２６  第二上部切欠き
１２７  第二下部切欠き
１３０  載置板
１３１  表面
１３２  保護層
２００  チップ
２１０  第一バンプ
２２０  第二バンプ
３００  封止材
Ａ      半導体パッケージ
Ｂ１    第一接合領域
Ｂ２    第二接合領域
Ｐ１    第一ピッチ
Ｐ２    第二ピッチ
【図１】
2019161198.tif 000003
【図２】
2019161198.tif 000004
【図３】
2019161198.tif 000005