(57)【要約】【課題】容易に、一対の入力端に直列接続された２つのＦＥＴが同時にオンしないようにして、過電流の発生を抑制するＡＣ／ＤＣ変換器を提供する。【解決手段】整流回路３１１は、ＭＯＳＦＥＴＱ１〜Ｑ４から構成される。平滑コンデンサＣ２は、整流回路３１１の出力に接続される。ドライバ回路Ｄｒ１〜Ｄｒ４は、ＭＯＳＦＥＴＱ１〜Ｑ４を各々オンオフ制御する。ドライバ回路Ｄｒ１〜Ｄｒ４は各々、ＭＯＳＦＥＴＱ１〜Ｑ４各々のソースとドレインとの電圧を比較する比較器ＣＰ１〜ＣＰ４と、比較器ＣＰ１〜ＣＰ４の出力とＡＣ／ＤＣ変換器３２の出力電圧ＶＤＤが出力される出力端の間に接続されたプルアップ抵抗ＲＡと、比較器ＣＰ１〜ＣＰ４の出力に基づいてＭＯＳＦＥＴＱ１〜Ｑ４を各々オンオフするゲートドライバＧＤ１〜ＧＤ４と、を有する。ＭＯＳＦＥＴＱ１、Ｑ２、ＭＯＳＦＥＴＱ３、Ｑ４が同時にオンしないように、プルアップ抵抗ＲＡの抵抗値が設定されている。【選択図】図２
2019161685.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧が入力される一対の入力端に直列接続された第１、第２スイッチ、及び、前記第１、第２スイッチに並列接続される第３、第４スイッチから構成された整流回路と、前記整流回路の出力に接続された平滑コンデンサと、前記第１〜第４スイッチを各々オンオフ制御する第１〜第４スイッチ制御部と、を備えたＡＣ／ＤＣ変換器において、
前記第１〜第４スイッチ制御部は各々、前記第１〜第４スイッチ各々の一端と他端との電圧を比較する比較器と、前記比較器の出力と当該ＡＣ／ＤＣ変換器の出力との間に接続されたプルアップ抵抗と、前記比較器の出力に基づいて前記第１〜第４スイッチを各々オンオフする駆動回路と、を有し、
前記第１、第２スイッチ、前記第３、第４スイッチが同時にオンしないように、前記プルアップ抵抗の抵抗値が設定されていることを特徴とするＡＣ／ＤＣ変換器。
【請求項２】
前記第１〜第４スイッチの一端と他端との電位が反転してから前記駆動回路が前記第１〜第４スイッチをオフするまでの時間が、前記第１〜第４スイッチの一端と他端との電位が反転してから前記駆動回路が前記第１〜第４スイッチをオンするまでの時間より短くなるように、前記プルアップ抵抗の抵抗値が設定されていることを特徴とする請求項１に記載のＡＣ／ＤＣ変換器。
【請求項３】
前記プルアップ抵抗の抵抗値が以下の式に示す範囲に設定されていることを特徴とする請求項１又は２に記載のＡＣ／ＤＣ変換器。
【数１】
2019161685.tif 000006
ＲＡ：プルアップ抵抗の抵抗値
ＴＯＦＦ：前記第１〜第４スイッチの一端と他端との電位が反転してから前記駆動回路が前記第１〜第４スイッチをオフするまでの時間
Ｃ：前記比較器出力の対地容量
Ｖｔｈ：前記駆動回路の入力閾値電圧
ＶＤＤ：前記ＡＣ／ＤＣ変換器の出力電圧
【請求項４】
交流電圧が入力される一対の入力端に直列接続された第１、第２スイッチ、及び、前記第１、第２スイッチに並列接続される第３、第４スイッチから構成された整流回路と、前記整流回路の出力に接続された平滑コンデンサと、前記第１〜第４スイッチを各々オンオフ制御する第１〜第４スイッチ制御部と、を備えたＡＣ／ＤＣ変換器において、
前記第１〜第４スイッチ制御部は各々、前記第１〜第４スイッチ各々の一端と他端との電圧を比較する比較器と、前記比較器の出力と当該ＡＣ／ＤＣ変換器の出力との間に接続されたプルアップ抵抗と、前記比較器の出力に基づいて前記第１〜第４スイッチを各々オンオフする駆動回路と、を有し、
前記プルアップ抵抗を可変に設けたことを特徴とするＡＣ／ＤＣ変換器。
【請求項５】
前記第２スイッチに並列接続される第１コンデンサと、
前記第４スイッチに並列接続される第２コンデンサと、
前記プルアップ抵抗の抵抗値を調整する調整部と、を備え、
前記調整部は、前記第２、第４スイッチの両端電圧を監視し、一定期間以上反転せずに、前記第２、第４スイッチがオンしなかった場合、前記プルアップ抵抗を引き下げることを特徴とする請求項４に記載のＡＣ／ＤＣ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣ／ＤＣ変換器に関する。
【背景技術】
【０００２】
上述したＡＣ／ＤＣ変換器として、例えば、４つのダイオードを用いて交流を整流する整流回路を有するものが知られている（特許文献１）。また、ダイオードでの損失を低減して、整流効率の向上を図るために、４つのダイオードを４つのＦＥＴ（スイッチ）に置き換え、ＦＥＴを２つずつ交互にオンすることにより交流を整流にすることが考えられている。
【０００３】
しかしながら、ダイオードを一対のＦＥＴに置き換えた場合、一対の入力端に直列接続された２つのＦＥＴが同時にオンするタイミングが生じると、過電流が発生する、という問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−１１２７６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、以上の背景に鑑みてなされたものであり、容易に、一対の入力端に直列接続された２つのＦＥＴが同時にオンしないようにして、過電流の発生を抑制するＡＣ／ＤＣ変換器を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の一態様であるＡＣ／ＤＣ変換器は、交流電圧が入力される一対の入力端に直列接続された第１、第２スイッチ、及び、前記第１、第２スイッチに並列接続される第３、第４スイッチから構成された整流回路と、前記整流回路の出力に接続された平滑コンデンサと、前記第１〜第４スイッチを各々オンオフ制御する第１〜第４スイッチ制御部と、を備えたＡＣ／ＤＣ変換器において、前記第１〜第４スイッチ制御部は各々、前記第１〜第４スイッチ各々の一端と他端との電圧を比較する比較器と、前記比較器の出力と当該ＡＣ／ＤＣ変換器の出力との間に接続されたプルアップ抵抗と、前記比較器の出力に基づいて前記第１〜第４スイッチを各々オンオフする駆動回路と、を有し、前記第１、第２スイッチ、前記第３、第４スイッチが同時にオンしないように、前記プルアップ抵抗の抵抗値が設定されていることを特徴とする。
【０００７】
また、前記第１〜第４スイッチの一端と他端との電位が反転してから前記駆動回路が前記第１〜第４スイッチをオフするまでの時間が、前記第１〜第４スイッチの一端と他端との電位が反転してから前記駆動回路が前記第１〜第４スイッチをオンするまでの時間より短くなるように、前記プルアップ抵抗の抵抗値が設定されていてもよい。ただし、ＡＣ／ＤＣ変換器が倍電圧整流動作モードであり、第２、第４スイッチがスイッチングしない場合においては、その限りではない。
【０００８】
また、前記プルアップ抵抗の抵抗値が以下の式に示す範囲に設定されていてもよい。
【数１】
2019161685.tif 000003
Ｒａ：プルアップ抵抗の抵抗値
ＴＯＦＦ：前記第１〜第４スイッチの一端と他端との電位が反転してから前記駆動回路が前記第１〜第４スイッチをオフするまでの時間
Ｃ：前記比較器出力の対地容量
Ｖｔｈ：前記駆動回路の入力閾値電圧
ＶＤＤ：前記ＡＣ／ＤＣ変換器の出力電圧
【０００９】
また、本発明の一態様であるＡＣ／ＤＣ変換器は、交流電圧が入力される一対の入力端に直列接続された第１、第２スイッチ、及び、前記第１、第２スイッチに並列接続される第３、第４スイッチから構成された整流回路と、前記整流回路の出力に接続された平滑コンデンサと、前記第１〜第４スイッチを各々オンオフ制御する第１〜第４スイッチ制御部と、を備えたＡＣ／ＤＣ変換器において、前記第１〜第４スイッチ制御部は各々、前記第１〜第４スイッチ各々の一端と他端との電圧を比較する比較器と、前記比較器の出力と当該ＡＣ／ＤＣ変換器の出力との間に接続されたプルアップ抵抗と、前記比較器の出力に基づいて前記第１〜第４スイッチを各々オンオフする駆動回路と、を有し、前記プルアップ抵抗を可変に設けたことを特徴とする。
【００１０】
また、前記一対のスイッチは、前記第２スイッチに並列接続される第１コンデンサと、前記第４スイッチに並列接続される第２コンデンサと、前記プルアップ抵抗の抵抗値を調整する調整部と、を備え、前記調整部は、前記第２、第４スイッチの両端電圧を監視し、一定期間以上反転せずに、前記第２、第４スイッチがオンしなかった場合、前記プルアップ抵抗を引き下げるようにしてもよい。
【発明の効果】
【００１１】
以上説明したように態様によれば、プルアップ抵抗の値に応じて前記第１〜第４スイッチの一端と他端との電位が反転してから前記駆動回路が前記第１〜第４スイッチをオンするまでの時間を調整できることに着目し、前記第１〜第４スイッチが同時にオンしないように、前記プルアップ抵抗の抵抗値が設定されている。これにより、容易に、第１〜第４スイッチがオンしないようにして、過電流の発生を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明のＡＣ／ＤＣ変換器を組み込んだ車両の非接触電力伝送システムの一実施形態を示す回路図である。
【図２】図１に示すＡＣ／ＤＣ変換器の詳細を示す回路図である。
【図３】第１実施形態における図１に示すドライブ回路の詳細を示す回路図である。
【図４】第１実施形態における図１に示すドライブ回路の詳細を示す回路図である。
【図５】図１に示すコンデンサＣ１１、Ｃ１２の静電容量が小さい場合における、コンデンサＣ１１、Ｃ１２の両端電圧ＶＣ１１、ＶＣ１２、ＭＯＳＦＥＴＱ２、Ｑ４のタイムチャートである。
【図６】図１に示すコンデンサＣ１１、Ｃ１２の静電容量がある程度大きい場合における、コンデンサＣ１１、Ｃ１２の両端電圧ＶＣ１１、ＶＣ１２、ＭＯＳＦＥＴＱ２、Ｑ４のタイムチャートである。
【図７】図１に示すコンデンサＣ１１、Ｃ１２の静電容量がかなり大きい場合における、コンデンサＣ１１、Ｃ１２の両端電圧ＶＣ１１、ＶＣ１２、ＭＯＳＦＥＴＱ２、Ｑ４のタイムチャートである。
【図８】図３及び図４に示すドライブ回路の動作を説明するための説明図である。
【図９】図３及び図４に示す比較器の出力のタイムチャートである。
【図１０】第２実施形態における図１に示すドライブ回路の一部を示す回路図である。
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、本発明の第１実施形態を、図１〜図４に基づいて説明する。同図に示す非接触電力伝送システム１は、交流電力を送信する送電装置２と、送電装置２から送信された交流電力を受電する受電装置３と、を備えている。
【００１４】
送電装置２は、充電ステーションなどの車両の外部に設けられている。送電装置２は、交流電力を出力する交流電源２１と、交流電源２１から出力された交流電力を伝送する送電コイル２２と、を備える。
【００１５】
受電装置３は、車両に搭載されている。受電装置３は、送電コイル２２からの交流電力を非接触で受電する受電コイル３１と、受電コイル３１が受電した交流電力を直流に変換するＡＣ／ＤＣ変換器３２と、ＡＣ／ＤＣ変換器３２からの直流電力が充電されるバッテリ３３と、を備えている。
【００１６】
上記ＡＣ／ＤＣ変換器３２は、整流回路３１１と、平滑コンデンサＣ１１，Ｃ１２、Ｃ２と、第１〜第４スイッチ制御部としてのドライブ回路Ｄｒ１〜Ｄｒ４と、を備えている。
【００１７】
整流回路３１１は、受電コイル３１が受電した交流電力を整流する回路であり、ＭＯＳＦＥＴＱ１〜Ｑ４を有している。第１スイッチとしてのＭＯＳＦＥＴＱ１及び第２スイッチとしてのＭＯＳＦＥＴＱ２は、交流電圧が入力される一対の入力端ＴＩＮ＋、ＴＩＮ−間に直列に接続されている。ＭＯＳＦＥＴＱ１は、入力端ＴＩＮ＋側に接続されている。ＭＯＳＦＥＴＱ１は、ＰＭＯＳＦＥＴから構成され、寄生ダイオードＤ１の順方向が入力端ＴＩＮ−側に向かうように接続されている。
【００１８】
ＭＯＳＦＥＴＱ２は、入力端ＴＩＮ−側に接続されている。ＭＯＳＦＥＴＱ２は、ＰＭＯＳＦＥＴから構成され、寄生ダイオードＤ２の順方向が入力端ＴＩＮ＋側に向かうように接続されている。即ち、ＭＯＳＦＥＴＱ１、Ｑ２の寄生ダイオードＤ１、Ｄ２は、順方向が逆向きになるように一対の入力端ＴＩＮ＋、ＴＩＮ−間に接続されている。
【００１９】
第３スイッチとしてのＭＯＳＦＥＴＱ３及び第４スイッチとしてのＭＯＳＦＥＴＱ４は、一対の入力端ＴＩＮ＋、ＴＩＮ−間に直列接続され、かつ、ＭＯＳＦＥＴＱ１、Ｑ２に並列接続されている。ＭＯＳＦＥＴＱ３は、入力端ＴＩＮ＋側に接続されている。ＭＯＳＦＥＴＱ３は、ＮＭＯＳＦＥＴから構成され、寄生ダイオードＤ３の順方向が、入力端ＴＩＮ＋に向かうように接続されている。
【００２０】
ＭＯＳＦＥＴＱ４は、入力端ＴＩＮ−側に接続されている。ＭＯＳＦＥＴＱ４は、ＮＭＯＳＦＥＴから構成され、寄生ダイオードＤ４の順方向が入力端ＴＩＮ−側に向かうように接続されている。即ち、ＭＯＳＦＥＴＱ３、Ｑ４の寄生ダイオードＤ３、Ｄ４は、順方向が逆向きになるように一対の入力端ＴＩＮ＋、ＴＩＮ−間に接続されている。
【００２１】
第１コンデンサとしての平滑コンデンサＣ１１は、ＭＯＳＦＥＴＱ２に並列接続されている。第２コンデンサとしての平滑コンデンサＣ１２は、ＭＯＳＦＥＴＱ４に並列接続されている。平滑コンデンサＣ１１及びＣ１２は、可変容量素子から構成され、例えば、図示しないマイコンにより、出力端ＴＯＵＴ＋、ＴＯＵＴ−側のインピーダンスによって静電容量が調整される。
【００２２】
平滑コンデンサＣ２は、平滑コンデンサＣ１１及びＣ１２に並列接続されている。この平滑コンデンサＣ２の両端が、出力端ＴＯＵＴ＋、ＴＯＵＴ−となり、直流電圧が出力される。なお、出力端ＴＯＵＴ−は、グランドに接続されている。
【００２３】
上述した整流回路３１１においては、交流電圧（入力電圧）が正の間、ＭＯＳＦＥＴＱ１、Ｑ４がオンして、ＭＯＳＦＥＴＱ２、Ｑ３がオフする。これにより、ＭＯＳＦＥＴＱ１を通る経路Ｉ１に沿って電流が流れ平滑コンデンサＣ１１が充電される。このとき、平滑コンデンサＣ１１の出力端ＴＯＵＴ＋側が＋、出力端ＴＯＵＴ−側が−になるように充電される。一方、ＭＯＳＦＥＴＱ４を通じて平滑コンデンサＣ１２に充電された電荷が放電される。
【００２４】
一方、交流電圧が負の間、ＭＯＳＦＥＴＱ２、Ｑ３がオンして、ＭＯＳＦＥＴＱ１、Ｑ４がオフする。これにより、ＭＯＳＦＥＴＱ３を通る経路Ｉ２に沿って電流が流れ平滑コンデンサＣ１２が充電される。一方、ＭＯＳＦＥＴＱ２を通じて平滑コンデンサＣ１１に充電された電荷が放電される。
【００２５】
上記平滑コンデンサＣ１１、Ｃ１２の充電電圧を合成した電圧が平滑コンデンサＣ２により平滑化され、出力端ＴＯＵＴ＋、ＴＯＵＴ−から出力される。
【００２６】
これにより、コンデンサＣ１１、Ｃ１２は、図５〜図７に示すように、各々出力電圧ＶＤＤの充放電を逆位相で交互に繰り返す。コンデンサＣ１１、Ｃ１２の静電容量が小さい場合、図５に示すように、瞬時に充放電が終了する。このため、コンデンサＣ１１、Ｃ１２の両端電圧ＶＣ１１、ＶＣ１２は、入力電圧（入力端ＴＩＮ＋、ＴＩＮ−に入力される電圧）の波形とほぼ同形となる（図５〜図７は入力波形が矩形波の場合を示す。）
【００２７】
コンデンサＣ１１、Ｃ１２に並列接続されたＭＯＳＦＥＴＱ２、Ｑ４は、両端電圧ＶＣ１１、ＶＣ１２が後述するドライブ回路Ｄｒ２、Ｄｒ４内の比較器ＣＰ２、ＣＰ４の閾値である０Ｖ付近を下回ったタイミングでオンする。このため、ＭＯＳＦＥＴＱ２、Ｑ４は、デューティ比５０％のスイッチングを行う。そして、ＡＣ／ＤＣ変換器３２は、ダイオードブリッジ動作となり、入力電圧の振幅と同程度の出力電圧ＶＤＤを出力する。
【００２８】
また、コンデンサＣ１１、Ｃ１２の静電容量がある程度大きい場合、図６に示すように、両端電圧ＶＣ１１、ＶＣ１２は、ややなまった形状となる。このため、ＭＯＳＦＥＴＱ２、Ｑ４のデューティ比は５０％よりも小さくなる。そして、ＡＣ／ＤＣ変換器３２は、ダイオードブリッジと倍電圧整流回路の中間に位置するような動作となり、入力電圧の振幅よりも大きく、振幅の２倍よりも小さい出力電圧ＶＤＤを出力する。コンデンサＣ１１、Ｃ１２の静電容量を大きくするに従って、ＭＯＳＦＥＴＱ２、Ｑ４のデューティ比は小さくなり、出力電圧ＶＤＤが大きくなる。
【００２９】
そして、コンデンサＣ１１、Ｃ１２の静電容量がかなり大きくなると、コンデンサＣ１１、Ｃ１２が最低値０Ｖ〜最高値ＶＤＤまで充放電しきれなくなる。このため、ＭＯＳＦＥＴＱ２、Ｑ４のデューティ比は０となる。そして、ＡＣ／ＤＣ変換器３２は、倍電圧整流回路動作となり、入力電圧の振幅の２倍の出力圧ＶＤＤを出力する。
【００３０】
即ち、ＡＣ／ＤＣ変換器３２は、入力した交流電圧の振幅と同程度〜振幅の２倍の間で、ＭＯＳＦＥＴＱ２、Ｑ４のデューティ比に応じた入力電圧／出力電圧比の直流電圧が出力される。
【００３１】
通常、ＡＣ／ＤＣ変換器３２は、負荷値が変動すると、入力電圧電流（インピーダンス）が変動してしまう。本実施例では、平滑コンデンサＣ１１及びＣ１２の静電容量を調整して、ＭＯＳＦＥＴＱ２、Ｑ４のデューティを制御して、ＡＣ／ＤＣ変換器３２の入力電圧／出力電圧比を調整することで、上記インピーダンス変動を抑え、インピーダンス整合によって非接触電力伝送システム１の効率を向上させている。
【００３２】
ドライブ回路Ｄｒ１〜Ｄｒ４は、ＭＯＳＦＥＴＱ１〜Ｑ４毎にそれぞれ設けられている。図３及び図４に示すように、ドライブ回路Ｄｒ１〜Ｄｒ４はそれぞれ、比較器ＣＰ１〜ＣＰ４と、プルアップ抵抗ＲＡと、駆動回路としてのゲートドライバＧＤ１〜ＧＤ４と、を有している。比較器ＣＰ１〜ＣＰ４は、オープンコレクタタイプのコンパレータから構成されている。
【００３３】
図３及び図４に示すように、比較器ＣＰ１〜ＣＰ４の＋入力端には、ＭＯＳＦＥＴＱ１〜Ｑ４のソース（一端）電圧が入力される。また、比較器ＣＰ１〜ＣＰ４の−入力端には、ＭＯＳＦＥＴＱ１〜Ｑ４のドレイン（他端）電圧が入力されている。よって、比較器ＣＰ１〜ＣＰ４は、ＭＯＳＦＥＴＱ１〜Ｑ４のソース、ドレインの電位が反転すると出力がローからハイ、又は、ハイからローに反転する。
【００３４】
プルアップ抵抗ＲＡは、比較器ＣＰ１〜ＣＰ４の出力と出力電圧ＶＤＤが出力される出力ＶＯＵＴ＋との間に接続されている。
【００３５】
ゲートドライバＧＤ１〜ＧＤ４は、比較器ＣＰ１〜ＣＰ４からの出力が入力閾値電圧Ｖｔｈを超えるとＭＯＳＦＥＴＱ１〜Ｑ４をオンする。なお、ゲートドライバＧＤ１〜ＧＤ４は、ヒステリシス性を有し、ヒステリシス電位の幅は比較器ＣＰ１〜ＣＰ４のスイッチング時に生じるチャタリングを防止する幅に設定される。
【００３６】
以上の構成により、比較器ＣＰ１は、出力端ＴＯＵＴ＋から出力される出力電位ＶＤＤと入力端ＴＩＮ＋に入力される交流電位とを比較し、その結果に応じてハイ（＝ＶＤＤ）又はロー（０Ｖ）を出力する。比較器ＣＰ２は、出力端ＴＯＵＴ＋に出力される出力電位ＶＤＤと入力端ＴＩＮ−に入力される交流電位とを比較し、その結果に応じてハイ又はローを出力する。
【００３７】
比較器ＣＰ３は、出力端ＴＯＵＴ−から出力される０Ｖと入力端ＴＩＮ＋に入力される交流電位とを比較し、その結果に応じてハイ又はローを出力する。比較器ＣＰ４は、出力端ＴＯＵＴ−から出力される０Ｖと入力端ＴＩＮ-に入力される交流電位とを比較し、その結果に応じてハイ又はローを出力する。
【００３８】
これにより、交流電圧が正の間は、ＭＯＳＦＥＴＱ１、Ｑ４がオンすると共に、ＭＯＳＦＥＴＱ２、Ｑ３がオフし、交流電圧が負の間は、ＭＯＳＦＥＴＱ２、Ｑ３がオンすると共に、ＭＯＳＦＥＴＱ１、Ｑ４がオフする。
【００３９】
また、本実施形態では、プルアップ抵抗ＲＡの値を調整して、ＭＯＳＦＥＴＱ１、Ｑ２のオンオフが切り替わるタイミング、ＭＯＳＦＥＴＱ３、Ｑ４のオンオフが切り替わるタイミングで、両者がオフになるデッドタイミングを設けている。これにより、オンオフの切り替え時に、ＭＯＳＦＥＴＱ１、Ｑ２が同時にオンせず、ＭＯＳＦＥＴＱ３、Ｑ４も同時にオンしないようにしている。
【００４０】
このようにすることで、ＭＯＳＦＥＴＱ１、Ｑ２が同時にオンしたり、ＭＯＳＦＥＴＱ３、Ｑ４が同時にオンして一対の入力端ＴＩＮ＋、ＴＩＮ−間に直列に低抵抗のＭＯＳＦＥＴＱ１、Ｑ２が接続され、過電流が流れてしまうという問題を解決することができる。
【００４１】
プルアップ抵抗ＲＡの調整によりデッドタイムを設ける原理について、図８及び図９を参照して以下に説明する。プルアップ抵抗ＲＡには、出力電圧ＶＤＤと比較器ＣＰ１〜ＣＰ４の出力ＶＯＵＴの差分電圧ＶＲＡ（＝ＶＤＤ−ＶＯＵＴ）が印加される。比較器ＣＰ１〜ＣＰ４がロー出力からハイ出力へとスイッチングする際、比較器ＣＰ１〜ＣＰ４の出力は、当該出力とグランドとの間の対地容量Ｃがプルアップ抵抗ＲＡに流れる電流ＩＲＡ（＝ＶＲＡ／ＲＡ）によりチャージされ、ハイ出力まで引き上げられる。
【００４２】
比較器ＣＰ１〜ＣＰ４の出力の立ち上がり速度は、電流ＩＲＡの大きさに依存する。このため、プルアップ抵抗ＲＡを大きくすれば立ち上がりが早くなり、プルアップ抵抗ＲＡを小さくすれば立ち上がりが遅くするといった調整ができる。言い換えると、比較器ＣＰ１〜ＣＰ４の出力ＶＯＵＴの立ち上がりはプルアップ抵抗ＲＡと対地容量Ｃによる時定数τ＝ＲＡ・Ｃに依存するため、プルアップ抵抗ＲＡの抵抗値を調整することで、比較器ＣＰ１〜ＣＰ４の出力の立ち上がり速度を調整することができる。
【００４３】
ここで、ＭＯＳＦＥＴＱ１〜Ｑ４の出力のローからハイへの立ち上がり波形は、図９に示すように、下記の式（１）で表される。
【数２】
2019161685.tif 000004
【００４４】
今、ゲートドライブＧＤ１〜ＧＤ４の入力閾値電圧をＶｔｈとする。オフ状態のＭＯＳＦＥＴＱ１〜Ｑ４のドレイン、ソースの電位が反転してから、ドライブ回路Ｄｒ１〜Ｄ４がＭＯＳＦＥＴＱ１〜Ｑ４をオンするまでにかかる時間ＴＯＮは、ＴＯＮ＝−ＲＡ・Ｃ・ｌｎ（１−Ｖｔｈ／ＶＤＤ）で表される。一方、オン状態のＭＯＳＦＥＴＱ１〜Ｑ４のドレイン、ソースの電位が反転してから、ドライブ回路Ｄｒ１〜Ｄｒ３がＭＯＳＦＥＴＱ１〜Ａ４をオフするまでにかかる時間をＴＯＦＦとする。
【００４５】
ＭＯＳＦＥＴＱ１、Ｑ２、ＭＯＳＦＥＴＱ３、Ｑ４がそれぞれ同時にオンせずに、デッドタイムを設けるためには、ＴＯＮ＞ＴＯＦＦである必要がある。よって、下記の式（２）に示すように、プルアップ抵抗ＲＡを調整すれば、デッドタイムを設けることができる。そこで、本実施形態では、下記の式（２）に示す範囲にプルアップ抵抗ＲＡを調整している。なお、ＴＯＦＦは、比較器ＣＰ１〜ＣＰ４の立下り速度で決定付けられるため、既知である。
【数３】
2019161685.tif 000005
【００４６】
上述した実施形態によれば、例えば、設計段階でプルアップ抵抗ＲＡを調整した値にすることにより、簡単にＭＯＳＦＥＴＱ１、Ｑ２、ＭＯＳＦＥＴＱ３、Ｑ４が同時にオンしないようにすることができる。
【００４７】
なお、デッドタイム期間中は、ＭＯＳＦＥＴＱ１〜Ｑ４はオフ状態である。本実施形態では、ＭＯＳＦＥＴＱ１〜Ｑ４がオフの間は、ＭＯＳＦＥＴＱ１〜Ｑ４の寄生ダイオードＤ１、Ｄ３を電流が通過することで整流動作が行われる。このため、必要以上にデッドタイムを設けると寄生ダイオードＤ１、Ｄ３による損失が増加し、整流効率が低下する。
【００４８】
上述したようにＴＯＮはプルアップ抵抗ＲＡにより調整できるため、デッドタイムもプルアップ抵抗ＲＡにより調整できる。そこで、プルアップ抵抗ＲＡは、比較器ＣＰ１〜ＣＰ４の応答性や対外乱特性、ＭＯＳＦＥＴＱ１〜Ｑ４のスイッチング特性、適用回路のレイアウトに応じて、必要以上にデッドタイムが長くならないように調整されている。
【００４９】
なお、上述した第１実施形態によれば、平滑コンデンサＣ１１、Ｃ１２は、可変容量素子から構成されていたが、これに限ったものではない。平滑コンデンサＣ１１、Ｃ１２としては、静電容量が固定のものであってもよい。
【００５０】
また、ゲートドライバＧＤ１〜ＧＤ４は、出力電圧ＶＤＤが安定するまで、ＭＯＳＦＥＴＱ１〜Ｑ４のオフを維持する低電圧ロックアウト機能を有してもよい。低電圧ロックアウト機能を持たない場合、比較器ＣＰ１〜ＣＰ４が動き出す前にＭＯＳＦＥＴＱ１〜Ｑ４が同時にオンして過電流が流れたり、整流回路３１１に流れる電流が逆流する恐れがある。ゲートドライバＧＤ１〜ＧＤ４に、低電圧ロックアウト機能を持たせることにより、ＡＣ／ＤＣ変換器３２を安定して動作させることができる。
【００５１】
また、上述した第１実施形態によれば、プルアップ抵抗ＲＡは、設計時に調整された値を有する固定抵抗で構成されていたが、これに限ったものではない。プルアップ抵抗ＲＡとして可変抵抗を用いてもよい。この場合、設計時に調整された値にプルアップ抵抗ＲＡが調整され、簡単にプルアップ抵抗ＲＡの設計変更を行うことができる。
【００５２】
（第２実施形態）
次に、第２実施形態について説明する。上述した第１実施形態では、平滑コンデンサＣ１１、Ｃ１２は、出力端ＴＯＵＴ＋、ＴＯＵＴ−側のインピーダンスによって静電容量が調整される。このため、平滑コンデンサＣ１１、Ｃ１２の大きさによって右サイドのＭＯＳＦＥＴＱ２、Ｑ４が完全にスイッチングしないモードが存在する。この場合、平滑コンデンサＣ１１、Ｃ１２が放電されないので、出力端ＴＯＵＴ＋、ＴＯＵＴ−からは交流電圧の振幅の２倍程度の直流電圧が出力される倍電圧整流動作となる。
【００５３】
この場合、ＭＯＳＦＥＴＱ１、Ｑ２、ＭＯＳＦＥＴＱ３、Ｑ４が同時にオンすることはなくなるため、デッドタイムを設ける必要がなくなる。プルアップ抵抗は比較器ＣＰ１〜ＣＰ４の出力電流を定格内に抑える値に満たしていればよい。そこで、第２実施形態では、図１０に示すように、プルアップ抵抗が調整できるようにしている。
【００５４】
第２実施形態では、比較器ＣＰ１〜ＣＰ４と、出力電圧ＶＤＤが出力される出力端ＴＯＵＴ＋と、の間に互いに並列接続された２つのプルアップ抵抗ＲＡ１、ＲＡ２が接続されている。また、プルアップ抵抗ＲＡ１に並列に、かつ、プルアップ抵抗ＲＡ２に直列にスイッチＳＷが接続されている。
【００５５】
以上の構成により、スイッチＳＷのオンオフにより、プルアップ抵抗ＲＡ２の接続・非接続が制御される。スイッチＳＷのオンオフは、図示しないマイコンにより制御される。マイコンは、右サイドのＭＯＳＦＥＴＱ２、Ｑ４のドレイン、ソースが一定期間以上反転せずに、ＭＯＳＦＥＴＱ２、Ｑ４がオンしなかった場合、スイッチＳＷをオンする。
【００５６】
スイッチＳＷがオンされ、プルアップ抵抗ＲＡ２が接続された場合、プルアップ抵抗値が下がり、デッドタイムが短縮される。これにより、ＭＯＳＦＥＴＱ２、Ｑ４がオンしない倍電圧整流動作時には、デッドタイムを短縮して、整流回路３１１の効率を向上させることができる。
【００５７】
また、マイコンは、ＭＯＳＦＥＴＱ１、Ｑ２、ＭＯＳＦＥＴＱ３、Ｑ４が交互にオンしている間は、スイッチＳＷをオフする。スイッチＳＷがオフされ、プルアップ抵抗ＲＡ２が接続されなくなると、プルアップ抵抗値が下がり、デッドタイムが長くなる。これにより、第１実施形態と同様に、ＭＯＳＦＥＴＱ１、Ｑ２、ＭＯＳＦＥＴＱ３、Ｑ４が同時にオンしないようにして、過電流を抑制できる。
【００５８】
また、上述した第１、第２実施形態によれば、ＭＯＳＦＥＴＱ１、Ｑ２として、ＰＭＯＳＦＥＴを用いていたが、これに限ったものではない。ＭＯＳＦＥＴＱ１、Ｑ２にブートストラップ回路を用いたフローティング電源を挿入し、ＰＭＯＳＦＥＴの代わりにＮＭＯＳＦＥＴを用いてもよい。
【００５９】
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００６０】
３１  ＡＣ／ＤＣ変換器
３１１  整流回路
Ｃ１１  平滑コンデンサ（第１コンデンサ）
Ｃ１２  平滑コンデンサ（第２コンデンサ）
Ｃ２  平滑コンデンサ
ＣＰ１〜ＣＰ４  比較器
Ｄｒ１〜Ｄｒ４  ドライバ回路（第１〜第４スイッチ制御部）
ＧＤ１〜ＧＤ４  ゲートドライバ（駆動回路）
Ｑ１  ＭＯＳＦＥＴ（第１スイッチ）
Ｑ２  ＭＯＳＦＥＴ（第２スイッチ）
Ｑ３  ＭＯＳＦＥＴ（第３スイッチ）
Ｑ４  ＭＯＳＦＥＴ（第４スイッチ）
ＲＡ  プルアップ抵抗
ＲＡ１  プルアップ抵抗
ＲＡ２  プルアップ抵抗
【図１】
2019161685.tif 000007
【図２】
2019161685.tif 000008
【図３】
2019161685.tif 000009
【図４】
2019161685.tif 000010
【図５】
2019161685.tif 000011
【図６】
2019161685.tif 000012
【図７】
2019161685.tif 000013
【図８】
2019161685.tif 000014
【図９】
2019161685.tif 000015
【図１０】
2019161685.tif 000016