(57)【要約】      （修正有）【課題】ＩＣパッケージのマウント面に一方の露出パッドが設けられている場合であっても、スタンドオフ高さを確保して、回路基板に設けられている他方の露出パッドとのはんだ接合を確実に行うことができる回路基板構造を提供する。【解決手段】回路基板上に設けられている第１の露出パッド４０とＩＣパッケージの下面に設けられている第２の露出パッド５０とが、はんだ７０を介して熱結合されている回路基板構造１０である。第１の露出パッドの中心部が露出するようにソルダーレジスト層６０が設けられている。第１の露出パッドの露出部位とソルダーレジスト層上に跨ってはんだが設けられている。このはんだは、溶融時にソルダーレジスト層に対して鈍角の接触角を形成し且つソルダーレジスト層から第１の露出パッドの露出部位に向かって凝集する。【選択図】図２
2019029517.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板上に自身のマウント面を介してマウントされたＩＣパッケージと、
前記回路基板上に延在している第１の露出パッドと、
前記マウント面に設けられ且つ前記第１の露出パッドにはんだを介して熱結合されている第２の露出パッドと、を有し、
前記回路基板上において設けられ、前記第２の露出パッドに対向し且つ前記第１の露出パッドの少なくとも一部に前記回路基板の垂直方向において重複するソルダーレジスト層を有することを特徴とする回路基板構造。
【請求項２】
前記はんだは、前記ソルダーレジスト層の一部及びに前記第１の露出パッドに亘って存在していることを特徴とする請求項１に記載の回路基板構造。
【請求項３】
前記ソルダーレジスト層は、前記第１の露出パッドの中心部が露出するように前記第１の露出パッド上の領域を画定していることを特徴とする請求項１又は２に記載の回路基板構造。
【請求項４】
前記回路基板は、前記回路基板を貫通して形成されている複数のビア孔を有し、
前記第１の露出パッドは、前記ビア孔に設けられた基板貫通部を含んでいることを特徴とする請求項１ないし３のいずれかに記載の回路基板構造。
【請求項５】
前記ソルダーレジスト層は、前記第１の露出パッドの周縁の少なくとも一部を覆うように環状に設けられていることを特徴とする請求項１ないし４のいずれかに記載の回路基板構造。
【請求項６】
第１の露出パッドが設けられている回路基板及び第２の露出パッドがマウント面に設けられているＩＣパッケージを用意する工程と、
前記回路基板上において、前記第２の露出パッドに対向し且つ前記第１の露出パッドの少なくとも一部に前記回路基板の垂直方向において重複するソルダーレジスト層を設ける工程と、
前記第１の露出パッド及び前記ソルダーレジスト層の双方に拡がるはんだ領域を形成する工程と、
前記ＩＣパッケージを前記第１の露出パッドと前記第２の露出パッドが互いに対向するように前記回路基板上に載置する工程と、を含むことを特徴とする回路基板構造の製造方法。
【請求項７】
前記はんだは、リフロー処理によって溶融されることを特徴とする請求項６に記載の回路基板構造の製造方法。
【請求項８】
前記はんだを塗布する工程において、
前記はんだは、前記回路基板に垂直な方向において、前記回路基板の主面からの垂直方向の高さが、前記ＩＣパッケージが前記回路基板の前記主面にマウントされているときの前記主面及び前記第２の露出パッド間の距離よりも短いことを特徴とする請求項６又は７に記載の回路基板構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板にＩＣパッケージがマウントされている回路基板構造及び係る回路基板構造の製造方法に関する。
【背景技術】
【０００２】
ＩＣチップを収容したＩＣパッケージがマウントされている回路基板では、ＩＣパッケージのリードと回路基板のランドとの電気的な接続が、はんだによって行われている。ランドからＩＣパッケージの下面までの高さ、すなわち、スタンドオフ高さを確保することは、はんだ接続部位の熱疲労を軽減するために望ましいことが知られている。
【０００３】
スタンドオフ高さを確保する電子装置として、例えば、電子部品の端子が回路基板の実装面に設けられるランドにはんだ接続され、前記実装面には露出させるランドよりもはんだ濡れ性が低い保護層が設けられる電子装置であって、前記電子部品における本体部の基板側面に対向する前記実装面の対向領域内に、前記端子に接続されない未接続ランドの少なくとも一部が配置され、前記未接続ランド上に前記基板側面に接触するはんだが設けられ、前記はんだは、少なくとも一部が前記保護層上に配置されるはんだペーストが、リフロー処理時に溶融し表面張力により前記未接続ランド上に集まって盛り上がるように形成されることで、前記基板側面に対して押し上げるように接触する電子装置が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１４４０２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の電子装置は、はんだペーストが、リフロー処理時に溶融し表面張力により未接続ランド上に凝集して盛り上がるように形成される。この結果、はんだは、基板側面に対して押し上げるように作用する。したがって、未接続ランド上に集まったはんだによって、スタンドオフ高さが確保される。
【０００６】
しかし、ＱＦＰ（Quad Flat Package）のようなＩＣパッケージには、その下面、すなわちマウント面に露出パッドが設けられている場合がある。このような場合、露出パッドとの電気的な接続部位を回路基板上に設けることで、回路基板上の配線は非常に込み合うことになる。したがって、多数の未接続ランドを設けるスペースを回路基板上に確保することができない問題もある。
【０００７】
本発明は、上述の点に鑑みてなされたものであり、ＩＣパッケージのマウント面に一方の露出パッドが設けられている場合であっても、スタンドオフ高さを確保して、回路基板に設けられている他方の露出パッドとのはんだ接合を確実に行うことができる回路基板構造を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の回路基板構造は、回路基板と、前記回路基板上に自身のマウント面を介してマウントされたＩＣパッケージと、前記回路基板上に延在（拡がって存在している）して設けられている第１の露出パッドと、前記マウント面に設けられ、かつ、前記第１の露出パッドにはんだを介して熱結合されている第２の露出パッドと、を有し、前記回路基板上において、前記第２の露出パッドに対向し、かつ、前記第１の露出パッドの少なくとも一部に前記回路基板の垂直方向において重複するソルダーレジスト層を有することを特徴としている。
【０００９】
また、本発明の回路基板構造の製造方法は、第１の露出パッドが設けられている回路基板及び第２の露出パッドがマウント面に設けられているＩＣパッケージを用意する工程と、前記回路基板上において、前記第２の露出パッドに対向し且つ前記第１の露出パッドの少なくとも一部に前記回路基板の垂直方向において重複するソルダーレジスト層を設ける工程と、前記第１の露出パッド及び前記ソルダーレジスト層の双方に拡がるはんだ領域を形成する工程と、前記ＩＣパッケージを前記第１の露出パッドと前記第２の露出パッドが互いに対向するように前記回路基板上に載置する工程と、を含むことを特徴としている。
【図面の簡単な説明】
【００１０】
【図１】本発明による回路基板構造の構成を示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本発明による回路基板の実装面を示す平面図である。
【図４】本発明による回路基板構造の製造方法を示すフロー図である。
【図５】本発明による回路基板の実装面を示す平面図である。
【図６】本発明による回路基板構造の製造方法の工程の一部を示す回路基板の断面図である。
【図７】本発明による回路基板構造の製造方法の工程の一部を示す回路基板の断面図である。
【図８】本発明による回路基板構造の製造方法の工程の一部を示す回路基板の断面図である。
【発明を実施するための形態】
【００１１】
以下に本発明の好適な実施例を詳細に説明する。尚、以下の説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。
【００１２】
図１は、回路基板上にＩＣパッケージが搭載された状態を示す回路基板構造の平面図である。
【００１３】
図１に示すように、本発明による回路基板構造１０においては、回路基板２０の実装面２１上にＩＣパッケージ３０がマウントされている。
【００１４】
図２は、図１のＡ−Ａ線断面図である。図２にも示すように、回路基板２０は、平板状に形成されており、本図における上面側に一方の主面である実装面２１が形成され、実装面２１の裏側に他方の主面である下面２２が形成されている。
【００１５】
実装面２１上には、実装面２１から下面２２にかけて貫通して形成されたビア孔２３が複数設けられている。
【００１６】
実装面２１上には、第１の露出パッドとしての基板露出パッド４０が設けられている。基板露出パッド４０は、熱伝導性が高い板状の金属材料によって形成されている。したがって、基板露出パッド４０は、回路基板２０上に延在（拡がって存在している）して設けられている。基板露出パッド４０は、ビア孔２３に設けられている基板貫通部２４と一体に形成されている。熱伝導性が高い金属材料としては、銅、アルミニウム等が挙げられる。
【００１７】
基板露出パッド４０は、円形断面の孔が形成されている。この孔は、ビア孔２３の径及びビア孔２３の形成位置に対応して形成されている。
【００１８】
基板貫通部２４は、回路基板２０の内層のグランド（図示せず）又は電源層（図示せず）に接続されるように、ビア孔２３の内壁上に接し、かつ、ビア孔２３を覆うように設けられている。したがって、ビア孔２３は、サーマルビアとして機能する。
【００１９】
実装面２１上にはランド２５が多数形成されている。ランド２５は、銅などの導電性の高い金属材料で形成されている。
【００２０】
ＩＣパッケージ３０は、ＩＣチップ（図示せず）を樹脂を封止してなる矩形板状のＱＦＰ（Quad Flat Package）である。ＱＦＰは、四方の側面からクランク状に突出したリード３１が多数設けられている。各リード３１は、ＩＣチップに電気的に接続されていると共に、回路基板２０の実装面２１上に形成されたそれぞれのランド２５と、はんだ７０によって電気的に接続されている。
【００２１】
また、ＱＦＰは、実装面２１と対向するマウント面３２に第２の露出パッドとしての部品露出パッド５０が設けられている。部品露出パッド５０は、放熱用パッドとして用いるとよい。部品露出パッド５０は、熱伝導性が高い板状の金属材料によって形成されている。熱伝導性が高い金属材料としては、銅、アルミニウム等が挙げられる。
【００２２】
尚、ＩＣパッケージ３０は、ＱＦＰに限られず、例えば、ＳＯＰ（Small Outline Package）のようなＩＣパッケージ３０のマウント面３２に部品露出パッド５０が配されているものを用いることができる。
【００２３】
また、回路基板２０の実装面２１上には、ソルダーレジスト層６０が設けられている。ソルダーレジスト層６０は、部品露出パッド５０に対向し、且つ、基板露出パッド４０の少なくとも一部に回路基板２０の垂直方向に重複するソルダーレジスト層６０が設けられている。言い換えれば、実装面２１及び基板露出パッド４０の一部を覆うようにソルダーレジスト層６０が設けられている。
【００２４】
図３は、基板露出パッド４０上にソルダーレジスト層６０が設けられている状態を示す回路基板の平面図である。
【００２５】
具体的には、図３に示すように、ソルダーレジスト層６０は、基板露出パッド４０の周縁を囲うように環状に設けられている。また、ソルダーレジスト層６０は、基板露出パッド４０の中心部Ｃが露出するように基板露出パッド４０上の領域を画定している。
【００２６】
具体的には、ソルダーレジスト層６０は、基板露出パッド４０上の領域であって、実装面２１上に露出されている接続領域Ｒ１と、ソルダーレジスト層６０によって覆われるオーバーレジスト領域Ｒ２を画定する。言い換えれば、ソルダーレジスト層６０は、基板露出パッド４０の存在領域Ｒ３の一部を囲うように設けられている。この結果、オーバーレジスト領域Ｒ２がソルダーレジスト層６０によって画定されている。
【００２７】
ソルダーレジスト層６０は、絶縁性樹脂材料で形成されている。この絶縁性樹脂材料は、はんだに対する濡れ性が基板露出パッド４０よりも低い性質を有する。すなわち、ソルダーレジスト層６０上で溶融したはんだは、曲率半径が大きい略球体状となり、実装面２１に対して鈍角の接触角を形成する。
【００２８】
また、部品露出パッド５０は、基板露出パッド４０の基板露出パッド４０とはんだ７０によって熱結合されている。
【００２９】
はんだ７０は、ソルダーレジスト層６０の一部及びに基板露出パッド４０に亘って存在している。より具体的には、はんだ７０は、接続領域Ｒ１からオーバーレジスト領域Ｒ２に亘って設けられている。
【００３０】
以上で説明した回路基板構造の製造方法について図４を参照して説明する。
【００３１】
基板露出パッド４０が設けられている回路基板２０及び部品露出パッド５０がマウント面３２に設けられているＩＣパッケージ３０を用意する（ステップＳ０１）。
【００３２】
回路基板２０上の実装面２１において、基板露出パッド４０の少なくとも一部に回路基板２０の垂直方向に重複するソルダーレジスト層６０を設ける（ステップＳ０２）。
【００３３】
具体的には、基板露出パッド４０の周縁を囲うように実装面２１上にソルダーレジスト層６０を設ける。
【００３４】
ステップＳ０２において、ソルダーレジスト層６０が実装面２１上に設けられると、基板露出パッド４０上の領域であって、基板露出パッド４０の中心部Ｃが露出される接続領域Ｒ１と、オーバーレジスト領域Ｒ２が画定される。
【００３５】
基板露出パッド４０及びソルダーレジスト層６０の双方に拡がるはんだ領域Ｒ４を形成する（ステップＳ０３）。
【００３６】
図５は、基板露出パッド４０上及びソルダーレジスト層６０上にはんだ７０が設けられている状態を示す回路基板２０の平面図である。
【００３７】
具体的には、基板露出パッド４０及びソルダーレジスト層６０の双方に亘ってはんだ７０を塗布することによってはんだ領域Ｒ４を形成する。より詳細には、図５に示すように、基板露出パッド４０の接続領域Ｒ１及びオーバーレジスト領域Ｒ２の双方に亘ってはんだ７０を塗布する。尚、オーバーレジスト領域Ｒ２の外側の領域であって、ソルダーレジスト層６０が設けられている実装面２１上の領域Ｒ５にもはんだ７０が塗布してはんだ領域Ｒ４が形成されるようにしてもよい。
【００３８】
はんだ７０は、互いに離隔距離を有するように実装面２１上の４か所に設けられている。具体的には、実装面２１の垂直方向から見た上面視において、基板露出パッド４０の中心部Ｃから等間隔を有するように、はんだ７０が実装面２１上の４か所に設けられている。
【００３９】
はんだ７０はメタルマスク印刷によって設けられている。メタルマスク（図示せず）は、はんだ７０を塗布すべき領域に開口を有する板状のものである。また、メタルマスクの厚さは、スタンドオフ高さＨ１よりも薄く形成され、全体的に略均である。
【００４０】
ここで、本実施例においてスタンドオフ高さＨ１は、図６に示すように、回路基板２０の実装面２１からの垂直方向の高さであって、ＩＣパッケージ３０が回路基板２０の実装面２１にマウントされているときの実装面２１及び部品露出パッド５０間の距離をいう。
【００４１】
このメタルマスクの下面に回路基板２０の実装面２１が接するように設ける。
メタルマスクの上面の一端にペースト状のはんだ７０を載置し、スキージが他端に向かってメタルマスクの上面と接しながら移動することによって開口にはんだ７０が充填され、実装面２１上にはんだ７０が印刷される。
【００４２】
このようにして実装面２１上に塗布されたはんだ７０は、回路基板２０の実装面２１に沿った方向から見た側面視において、実装面２１からの垂直方向の高さＨ２が、スタンドオフ高さＨ１の距離よりも短い。
【００４３】
ＩＣパッケージ３０を基板露出パッド４０と部品露出パッド５０が互いに対向するように回路基板２０の実装面２１に載置する（ステップＳ０４）。
【００４４】
はんだ７０をリフロー処理によって溶融させる（ステップＳ０５）。
【００４５】
このリフロー処理によって、基板露出パッド４０及び部品露出パッド５０がはんだ７０を介して熱結合される。このとき、各リード３１とランド２５もはんだを介して電気的に接続される。
【００４６】
また図７に示すように、ソルダーレジスト層６０上のペースト状のはんだ７０は、加熱されることにより溶融し、ソルダーレジスト層６０に対して鈍角の接触角を形成する。
【００４７】
次に、溶融したはんだ７０は、濡れ性の低いソルダーレジスト層６０上から、より濡れ性の良い基板露出パッド４０の接続領域Ｒ１上に移動して凝集する。このとき、はんだ７０は、スタンドオフ高さＨ１に相当する高さに達し、部品露出パッド５０の表面に濡れ拡がる。
【００４８】
加熱が停止されると、図８に示すように、はんだ７０はその形態を保ちつつ冷えて固まる。したがって、基板露出パッド４０は、部品露出パッド５０とはんだ７０を介して熱結合される。
【００４９】
また、本実施例では、ソルダーレジスト層６０は、オーバーレジスト領域Ｒ２において基板露出パッド４０の周縁を囲うように設けられていた。しかし、ソルダーレジスト層６０は、基板露出パッド４０と実装面２１と重複する部分があればよく、必ずしも基板露出パッド４０の周縁を囲っていなくてもよい。
【００５０】
例えば、基板露出パッド４０の周縁の一端の一部から中心部Ｃに向かって延出してオーバーレジスト領域Ｒ２が画定されているようにソルダーレジスト層６０を設けるようにしてもよい。
【００５１】
このようにソルダーレジスト層６０が設けられているようにしても、接続領域Ｒ１の外側のソルダーレジスト層６０上に塗布されたはんだ７０が、溶融時に接続領域Ｒ１に凝集する。
【００５２】
以上のように本発明の回路基板構造１０及び回路基板構造１０の製造方法によれば、接続領域Ｒ１の外側に塗布されたはんだ７０が溶融時に接続領域Ｒ１で凝集する。
【００５３】
これにより、部品露出パッド５０と基板露出パッド４０の間のギャップをはんだ７０が接続することができる。すなわち、接続領域Ｒ１で凝集したはんだ７０がスタンドオフ高さＨ１まで達する。このため、大きなスタンドオフ高さを有するＩＣパッケージ３０であっても、部品露出パッド５０と基板露出パッド４０間の電気的接続を確実に行うことができる。よって、部品露出パッド５０及び基板露出パッド４０の接続不良を防止することができる。
【００５４】
また、はんだ７０が溶融時に接続領域Ｒ１で凝集することで、メタルマスクの厚さを一定に形成したものではんだ７０を塗布することが可能になる。すなわち、メタルマスクをハーフエッチングで部分的に厚くすることなく、部品露出パッド５０及び基板露出パッド４０の電気的接続を行うことができ、かつ、ランド２５に設けられたはんだ７０が、隣接するランド２５（リード３１）にも接続することによるショートを防ぐことが可能となる。このため、メタルマスクのハーフエッチングを行うことなく、はんだ７０を塗布する工程を行うことができ、加工費用の削減、製造コストの削減を図ることができる。
【００５５】
特に、回路基板２０を高密度実装基板のように微小チップや狭ピッチ部品を使用している場合に、メタルマスクの厚さを必要最小限に薄くすることができる。
【符号の説明】
【００５６】
１０  回路基板構造
２０  回路基板
２３  ビア孔
２４  基板貫通部
３０  ＩＣパッケージ
３２  マウント面
４０  基板露出パッド
５０  部品露出パッド
６０  ソルダーレジスト層
７０  はんだ
Ｃ  中心部
Ｒ１  接続領域
Ｒ２  オーバーレジスト領域
【図１】
2019029517.tif 000003
【図２】
2019029517.tif 000004
【図３】
2019029517.tif 000005
【図４】
2019029517.tif 000006
【図５】
2019029517.tif 000007
【図６】
2019029517.tif 000008
【図７】
2019029517.tif 000009
【図８】
2019029517.tif 000010