(57)【要約】      （修正有）【課題】レジスト液の塗布不良を回避する。【解決手段】頂面とその頂面から連続する側面を含む表面部分を有する層間絶縁膜１４上に、層間絶縁膜１４の表面部分を被覆するように金属層１８を形成する金属層形成工程と、金属層１８を被覆するポリイミド層２４を形成するポリイミド層形成工程と、前記ポリイミド２４上にレジスト液２６を塗布するレジスト液塗布工程と、を備える。金属層１８は、層間絶縁膜１４の表面部分１４ａの側面１４ｓに対向する面１８ｃを傾斜させる。【選択図】図１Ｄ
2019029458.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
頂面とその頂面から連続する側面を含む表面部分を有する層間絶縁膜上に金属層を形成する金属層形成工程であって、前記金属層は前記層間絶縁膜の前記表面部分を被覆するように形成される、金属層形成工程と、
前記金属層を被覆するポリイミド層を形成するポリイミド層形成工程と、
前記ポリイミド層上にレジスト液を塗布するレジスト液塗布工程と、を備え、
前記金属層は、前記層間絶縁膜の前記表面部分の前記側面に対向する面が傾斜している、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１及び特許文献２に開示されるように、半導体装置は、層間絶縁膜上にパターニングされた金属層を備えていることが多い。このような金属層としては、例えば終端領域に形成されるフィールドプレートが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−３３８２０号公報
【特許文献２】特開２０１３−１７２０８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
チップサイズを縮小するためには、隣り合う金属層の間隔を狭くすることが望ましい。隣り合う金属層の間隔を狭くするためには、金属層の側面を垂直形状に加工することが考えられる。しかしながら、金属層の側面を垂直形状に加工すると、その金属層を被覆するポリイミド層の表面に、金属層の側面の垂直形状が反映した急峻な面が現れる。このような急峻な面が現れると、その後の製造工程でポリイミド層上にレジスト液を塗布しようとした場合、レジスト液がその急峻な面を超えることができず、レジスト液の塗布不良が発生してしまう。このようなレジスト液の塗布不良を回避する技術が必要とされている。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置の製造方法は、頂面とその頂面から連続する側面を含む表面部分を有する層間絶縁膜上に金属層を形成する金属層形成工程、金属層を被覆するポリイミド層を形成するポリイミド層形成工程、及び、ポリイミド層上にレジスト液を塗布するレジスト液塗布工程を備えることができる。金属層形成工程では、金属層は層間絶縁膜の表面部分を被覆するように形成される。さらに、金属層は、層間絶縁膜の表面部分の側面に対向する面が傾斜している。この製造方法によると、層間絶縁膜の表面部分を被覆する金属層は、その表面部分の頂面の上方の位置から表面部分の側面の側方の位置までが概ね傾斜した形状となる。このため、その金属層を被覆するポリイミド層に現れる面は、金属層の概ね傾斜した形状を反映した緩やかな面となる。これにより、レジスト液塗布工程において、レジスト液は、その緩やかな面を超えて広がることができるので、レジスト液の塗布不良が回避される。
【図面の簡単な説明】
【０００６】
【図１Ａ】本実施形態の半導体装置の製造工程中の要部断面図を模式的に示す。
【図１Ｂ】本実施形態の半導体装置の製造工程中の要部断面図を模式的に示す。
【図１Ｃ】本実施形態の半導体装置の製造工程中の要部断面図を模式的に示す。
【図１Ｄ】本実施形態の半導体装置の製造工程中の要部断面図を模式的に示す。
【図２Ａ】比較例の半導体装置の製造工程中の要部断面図を模式的に示す。
【図２Ｂ】比較例の半導体装置の製造工程中の要部断面図を模式的に示す。
【図２Ｃ】比較例の半導体装置の製造工程中の要部断面図を模式的に示す。
【図２Ｄ】比較例の半導体装置の製造工程中の要部断面図を模式的に示す。
【発明を実施するための形態】
【０００７】
図１Ａ−図１Ｄの要部断面図は、半導体装置１の終端領域の表面近傍の拡大断面図である。ここで、終端領域とは、特定機能を発揮する素子構造が形成されている活性領域の周囲を一巡する領域であり、半導体装置１の耐圧を向上させるための終端耐圧構造が形成されている領域である。素子構造としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はダイオード等が例示される。終端耐圧構造としては、ＦＬＲ（Field Limiting Ring）構造が例示される。この例でも、半導体基板１２内にＦＬＲ構造が形成されているが、図示省略されている。以下、図１Ａ−図１Ｄを参照して、半導体装置１の終端領域に金属層１８を形成する工程を説明する。
【０００８】
まず、図１Ａに示されるように、表面が層間絶縁膜１４で被覆されている半導体基板１２を準備する。その層間絶縁膜１４内には、ポリシリコン層１６が埋設されている。層間絶縁膜１４及びポリシリコン層１６は、蒸着技術及びエッチング技術を利用して、半導体基板１２の表面上に形成される。層間絶縁膜１４は、頂面１４ｔとその頂面１４ｔから連続する側面１４ｓを含む表面部分１４ａを有する。層間絶縁膜１４の表面部分１４ａは、層間絶縁膜１４の表面の一部を除去してポリシリコン層１６を露出させたときの層間絶縁膜１４の表面の残部である。頂面１４ｔは半導体基板１２の表面に平行な面であり、側面１４ｓは半導体基板１２の表面に垂直な面である。ポリシリコン層１６は、図示省略のＦＬＲ構造を構成する複数のｐ型領域の各々に対応して配置されており、そのｐ型領域と同電位となるように構成されている。
【０００９】
次に、スパッタリング技術を利用して、層間絶縁膜１４の表面の全体を被覆するようにアルミニウムの金属層１８を形成する。金属層１８は、層間絶縁膜１４の表面部分１４ａを被覆し、表面部分１４ａの周囲に露出するポリシリコン層１６に接触する。金属層１８の表面は、層間絶縁膜１４の表面部分１４ａの形状を反映した曲面部１８ａと平坦部１８ｂを有する。曲面部１８ａは、層間絶縁膜１４の表面部分１４ａの端部に対応する位置に形成されており、平坦部１８ｂから上向きに延びている部分である。次に、フォトリソグラフィー技術を利用して、金属層１８の表面の一部にレジスト層２２をパターニングする。レジスト層２２は、層間絶縁膜１４の表面部分１４ａの上方に存在する金属層１８に加えて、金属層１８の曲面部１８ａを被覆するようにパターニングされる。より詳細には、平面視したときに、レジスト層２２の端部（即ち、レジスト層２２の側面２２ｓ）が金属層１８の曲面部１８ａの周囲の平坦部１８ｂの範囲に位置するように、レジスト層２２がパターニングされる。
【００１０】
次に、図１Ｂに示されるように、ドライエッチング技術を利用して、レジスト層２２で被覆されていない金属層１８を除去する。これにより、金属層１８は、層間絶縁膜１４の表面部分１４ａを被覆するようにパターニングされる。このときのドライエッチングは、金属層１８のエッチング加工面（層間絶縁膜１４の表面部分１４ａの側面１４ｓに対向する面）が層間絶縁膜１４の表面部分１４ａの側面１４ｓから離れる向きに傾斜する条件で実施される。このように、パターニングされた金属層１８の側面１８ｓは、曲面部１８ａと平坦部１８ｂと傾斜部１８ｃによって構成されており、概ね傾斜した形態を有することができる。換言すると、金属層１８の側面１８ｓは、曲面部１８ａと傾斜部１８ｃの間に平坦部１８ｂを有する段差状に形成されており、これにより、層間絶縁膜１４の表面部分１４ａの頂面１４ｔの上方の位置から表面部分１４ａの側面１４ｓの側方の位置までが概ね傾斜した形状となる。このようにパターニングされた金属層１８は、図示省略のＦＬＲ構造を構成する複数のｐ型領域の各々に対応して配置されている。金属層１８とポリシリコン層１６は、フィールドプレートとして機能し、ＦＬＲ構造に対する可動イオンの影響を抑えることができる。
【００１１】
次に、図１Ｃに示されるように、金属層１８を被覆するポリイミド層２４を形成する。金属層１８の側面１８ｓが概ね傾斜した形態であることから、その金属層１８の側面１８ａを反映してポリイミド層２４に現れる傾斜面２４ｓが緩やかになる。
【００１２】
次に、図１Ｄに示されるように、ポリイミド層２４の表面上にレジスト液２６を塗布する。このレジスト液２６は、活性領域に対応する範囲のポリイミド層２４を除去するためのマスクとして作成されるものであり、終端領域に対応する範囲のポリイミド層２４の表面全体に塗布されなければならない。上記したように、半導体装置１では、終端領域のポリイミド層２４の傾斜面２４ｓが緩やかに形成されるので、レジスト液２６はその傾斜面２４ｓを超えて広がることができる。このため、半導体装置１では、終端領域のポリイミド層２４の表面全体にレジスト液２６が良好に塗布される。
【００１３】
ここで、図２Ａ−図２Ｄを参照して、比較例の半導体装置１０の終端領域に金属層１１８を形成する工程を説明する。なお、図１Ａ−図１Ｄの半導体装置１と共通する構成要素については、その符号の下二桁を一致させ、その構成要素の説明を省略する。
【００１４】
図２Ａに示されるように、半導体装置１０では、平面視したときに、レジスト層１２２の端部（即ち、レジスト層１２２の側面１２２ｓ）が層間絶縁膜１１４の表面部分１１４ａの範囲に位置するように、レジスト層１２２がパターニングされる。
【００１５】
次に、図２Ｂに示されるように、ドライエッチング技術を利用して、レジスト層１２２で被覆されていない金属層１１８を除去する。このときのドライエッチングは、金属層１１８のエッチング加工面が垂直となる条件で実施される。これにより、金属層１１８の面積を縮小し、ひいてはチップ面積を縮小させることができる。
【００１６】
次に、図２Ｃに示されるように、金属層１１８を被覆するポリイミド層１２４を形成する。金属層１１８の側面１１８ｓが垂直な形態であることから、その金属層１１８の側面１１８ｓを反映してポリイミド層１２４に現れる傾斜面１２４ｓが急峻となる。
【００１７】
次に、図２Ｄに示されるように、ポリイミド層１２４の表面上にレジスト液１２６を塗布する。上記したように、半導体装置１０では、終端領域のポリイミド層１２４の傾斜面１２４ｓが急峻に形成されているので、レジスト液１２６はその傾斜面１２４ｓを超えることができず、ポリイミド層１２４の表面の一部がレジスト液１２６で塗布されない塗布不良が発生する。このように、金属層１１８の側面１１８ｓが垂直形状に加工されていると、レジスト液１２６の塗布不良が発生してしまう。
【００１８】
一方、図１Ａ−図１Ｄに示す半導体装置１では、金属層１８の側面１８ｓが概ね傾斜して形成されているので、ポリイミド層２４の傾斜面２４ｓが緩やかとなり、レジスト液２６がその傾斜面２４ｓを超えて広がることができる。このため、半導体装置１では、終端領域のポリイミド層２４の表面にレジスト液２６が良好に塗布され、塗布不良が回避される。
【００１９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２０】
１：半導体装置
１２：半導体基板
１４：層間絶縁膜
１４ａ：表面部分
１６：ポリシリコン層
１８：金属層
２２：レジスト層
２４：ポリイミド層
２６：レジスト液
【図１Ａ】
2019029458.tif 000003
【図１Ｂ】
2019029458.tif 000004
【図１Ｃ】
2019029458.tif 000005
【図１Ｄ】
2019029458.tif 000006
【図２Ａ】
2019029458.tif 000007
【図２Ｂ】
2019029458.tif 000008
【図２Ｃ】
2019029458.tif 000009
【図２Ｄ】
2019029458.tif 000010