(57)【要約】【課題】一の行から画像取得用の信号のみを読み出し、他の行から焦点距離検出用の信号及び画像取得用の信号を読み出す場合における画質の低下を抑制しうる撮像装置及びその駆動方法を提供する。【解決手段】複数の光電変換部を有する複数の画素が複数行及び複数列に渡って配された画素アレイ部と、各々の列に対応して設けられた複数の出力線と、各々の列に対応して設けられた複数の列回路と、を有し、列回路の各々は、画素から出力されたアナログ信号を保持する信号保持部を有する列信号保持回路と、列信号保持回路から出力されたアナログ信号をデジタル信号に変換する列ＡＤ変換回路と、を有し、Ｎ個の光電変換部で生成された電荷に基づく第１のアナログ信号を信号保持部で保持した後、信号保持部に保持された第１のアナログ信号を列ＡＤ変換回路に出力する前に、Ｍ個の光電変換部で生成された電荷に基づく第２のアナログ信号を受信するように構成されている。【選択図】図５
2019057884.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、
前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記画素に接続された複数の出力線と、
前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記出力線に接続された複数の列回路と、を有し、
前記複数の列回路の各々は、
前記画素から出力されたアナログ信号を保持する第１の信号保持部を有する列信号保持回路と、
前記列信号保持回路から出力されたアナログ信号をデジタル信号に変換する列アナログデジタル変換回路と、を有し、
前記複数の列回路の各々は、前記画素の前記複数の光電変換部のうちのＮ個（Ｎは１以上の整数）の光電変換部で生成された電荷に基づく第１のアナログ信号を前記第１の信号保持部で保持した後、前記第１の信号保持部に保持された前記第１のアナログ信号を前記列アナログデジタル変換回路に出力する前に、前記画素の前記複数の光電変換部のうち前記Ｎ個の光電変換部を含むＭ個（ＭはＮより大きい２以上の整数）の光電変換部で生成された電荷に基づく第２のアナログ信号を受信するように構成されている
ことを特徴とする撮像装置。
【請求項２】
前記複数の列回路の各々は、前記第２のアナログ信号を受信した後、前記第１のアナログ信号を前記列アナログデジタル変換回路に出力する前に、前記第２のアナログ信号を前記列アナログデジタル変換回路に出力するように構成されている
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記複数の画素の各々は、前記複数の光電変換部が保持する電荷が転送される電荷保持部と、前記電荷保持部の電圧に応じたアナログ信号を出力する増幅部とを更に有し、
前記第２のアナログ信号を出力し前記第１のアナログ信号を出力しない第１の行と、前記第１のアナログ信号及び前記第２のアナログ信号を出力する第２の行とにおいて、前記電荷保持部のリセットから前記第２のアナログ信号のアナログデジタル変換が終了するまでの期間の長さが同じである
ことを特徴とする請求項２記載の撮像装置。
【請求項４】
前記列信号保持回路の各々は、前記画素から出力されたアナログ信号を保持する第２の信号保持部を更に有し、
前記複数の列回路の各々は、前記第１の信号保持部に保持された前記第１のアナログ信号を前記列アナログデジタル変換回路に出力する前に、受信した前記第２のアナログ信号を前記第２の信号保持部で保持し、前記第２の信号保持部に保持された前記第２のアナログ信号を前記列アナログデジタル変換回路に出力するように構成されている
ことを特徴とする請求項１記載の撮像装置。
【請求項５】
前記列信号保持回路の各々は、前記画素から出力されたアナログ信号を保持する第２の信号保持部を更に有し、
前記複数の列回路の各々は、前記第１の信号保持部に保持された前記第１のアナログ信号を前記列アナログデジタル変換回路に出力する前に、受信した前記第２のアナログ信号を前記第２の信号保持部で保持し、前記第２の信号保持部に保持された前記第２のアナログ信号を前記列アナログデジタル変換回路に出力する前に、前記第１の信号保持部に保持された前記第１のアナログ信号を前記列アナログデジタル変換回路に出力するように構成されている
ことを特徴とする請求項１記載の撮像装置。
【請求項６】
前記複数の画素の各々は、前記複数の光電変換部が保持する電荷が転送される電荷保持部と、前記電荷保持部の電圧に応じたアナログ信号を出力する増幅部とを更に有し、
前記複数の列回路の各々は、前記第１のアナログ信号を前記第１の信号保持部に保持する前に、前記電荷保持部のリセットレベルに基づく第３のアナログ信号を前記第２の信号保持部で保持し、前記第２の信号保持部に保持された前記第３のアナログ信号を前記列アナログデジタル変換回路に出力するように構成されており、
前記複数の画素の各々は、前記第３のアナログ信号を前記列アナログデジタル変換回路に出力する期間に、前記Ｎ個の光電変換部で生成された電荷を前記電荷保持部に転送するように構成されている
ことを特徴とする請求項４又は５記載の撮像装置。
【請求項７】
前記画素アレイ部の前記複数の行は、前記第２のアナログ信号を出力し前記第１のアナログ信号を出力しないように駆動される前記画素を有する第１の行と、前記第１のアナログ信号及び前記第２のアナログ信号を出力するように駆動される前記画素を有する第２の行と、を含む
ことを特徴とする請求項４乃至６のいずれか１項に記載の撮像装置。
【請求項８】
前記第１のアナログ信号は焦点距離検出用の信号であり、
前記第２のアナログ信号は画像取得用の信号である
ことを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
【請求項９】
複数の光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、
前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記画素に接続された複数の出力線と、
前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記出力線に接続された複数の列回路と、を有し、
前記複数の列回路の各々は、
前記画素から出力されたアナログ信号を保持する列信号保持回路と、
前記列信号保持回路から出力されたアナログ信号をデジタル信号に変換する列アナログデジタル変換回路と、を有し、
前記列信号保持回路の各々は、
入力ノードと、
第１のスイッチを介して前記入力ノードに接続された第１の信号保持部と、
前記第１のスイッチと前記第１の信号保持部との間のノードに入力端子が接続された第１のアンプと、
前記第１のアンプの出力端子に第２のスイッチを介して接続された出力ノードと、
入力端子と前記入力ノードとの間に前記第１のスイッチが接続され、出力端子が第３のスイッチを介して前記出力ノードに接続された第２のアンプと、を有する
ことを特徴とする撮像装置。
【請求項１０】
前記列信号保持回路の各々は、
前記入力ノードと前記第１のスイッチとの間に設けられた第４のスイッチと、
前記第１のスイッチと前記第４のスイッチとの間のノードに接続された第２の信号保持部と、を更に有する
ことを特徴とする請求項９記載の撮像装置。
【請求項１１】
前記列信号保持回路の各々は、
前記入力ノードと前記第２のアンプとの間に設けられた第４のスイッチと、
前記第４のスイッチと前記第２のアンプとの間のノードに接続された第２の信号保持部と、を更に有する
ことを特徴とする請求項９記載の撮像装置。
【請求項１２】
前記第１の信号保持部は、一方の端子が前記第１のスイッチに接続され、他方の端子が前記第１のアンプの前記入力端子に接続されており、前記他方の端子が前記第１のアンプの前記出力端子に接続可能に構成されており、
前記第２の信号保持部は、一方の端子が前記第２のスイッチに接続され、他方の端子が前記第２のアンプの前記入力端子に接続されており、前記他方の端子が前記第２のアンプの前記出力端子に接続可能に構成されている
ことを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記列信号保持回路の各々は、
前記第１の信号保持部の前記他方の端子と前記第１のアンプの前記出力端子との間の接続状態を制御する第５のスイッチと、
前記第１の信号保持部の前記一方の端子と前記第１のアンプの前記出力端子との間の接続状態を制御する第６のスイッチと、
前記第２の信号保持部の前記他方の端子と前記第２のアンプの前記出力端子との間の接続状態を制御する第７のスイッチと、
前記第２の信号保持部の前記一方の端子と前記第２のアンプの前記出力端子との間の接続状態を制御する第８のスイッチと、を更に有する
ことを特徴とする請求項１２記載の撮像装置。
【請求項１４】
前記第５のスイッチ及び前記第６のスイッチを制御する制御部を更に有し、
前記制御部は、前記第５のスイッチをオフ、前記第６のスイッチをオンに制御した後、前記第５のスイッチをオン、前記第６のスイッチをオフに制御することにより、前記第１のアンプのオフセットを除去するように構成されている
ことを特徴とする請求項１３記載の撮像装置。
【請求項１５】
前記制御部は、前記第７のスイッチをオフ、前記第８のスイッチをオンに制御した後、前記第７のスイッチをオン、前記第８のスイッチをオフに制御することにより、前記第２のアンプのオフセットを除去するように更に構成されている
ことを特徴とする請求項１４記載の撮像装置。
【請求項１６】
複数の光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記画素に接続された複数の出力線と、前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記出力線に接続された複数の列回路と、を有し、前記複数の列回路の各々が、前記画素から出力されたアナログ信号を保持する第１の信号保持部を有する列信号保持回路と、前記列信号保持回路から出力されたアナログ信号をデジタル信号に変換する列アナログデジタル変換回路と、を有する撮像装置の駆動方法であって、
前記画素の前記複数の光電変換部のうちのＮ個（Ｎは１以上の整数）の光電変換部で生成された電荷に基づく第１のアナログ信号を前記第１の信号保持部で保持するステップと、
前記第１の信号保持部に保持された前記第１のアナログ信号を前記列アナログデジタル変換回路に出力するステップと、を有し、
前記第１のアナログ信号を保持するステップの後、前記第１のアナログ信号を出力するステップよりも前に、前記画素の前記複数の光電変換部のうち前記Ｎ個の光電変換部を含むＭ個（ＭはＮより大きい２以上の整数）の光電変換部で生成された電荷に基づく第２のアナログ信号を受信するステップを更に有する
ことを特徴とする撮像装置の駆動方法。
【請求項１７】
請求項１乃至１５のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【請求項１８】
移動体であって、
請求項１乃至１５のいずれか１項に記載の撮像装置と、
前記撮像装置の前記画素から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
ビデオカメラや電子スチルカメラなどの撮像システムにおいて、撮影時のフォーカス（ピント、焦点）調整を自動的に行うオートフォーカス（ＡＦ）機能が広く普及している。ＡＦ機能を備えた撮像装置としては、各画素が複数の光電変換部を有するものが知られている。１つの画素が２つの光電変換部を有する撮像装置では、１つの画素の２つの光電変換部から得られる１対の出力信号を用いて位相差方式による焦点距離検出を行うことができる。また、これら２つの光電変換部から得られる出力信号を加算することで画像取得用の信号として利用することができる。
【０００３】
特許文献１には、画素アレイ部のある行では画像取得用の信号のみを読み出し、画素アレイ部の他の行では焦点距離検出用の信号と画像取得用の信号とを時分割で読み出す駆動方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２１１８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の駆動方法では、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因して、画質が低下することがあった。
【０００６】
本発明の目的は、画素アレイ部のある行では画像取得用の信号のみを読み出し、他の行では焦点距離検出用の信号と画像取得用の信号とを読み出す駆動を行う場合における画質の低下を抑制しうる撮像装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、複数の光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記画素に接続された複数の出力線と、前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記出力線に接続された複数の列回路と、を有し、前記複数の列回路の各々は、前記画素から出力されたアナログ信号を保持する第１の信号保持部を有する列信号保持回路と、前記列信号保持回路から出力されたアナログ信号をデジタル信号に変換する列アナログデジタル変換回路と、を有し、前記複数の列回路の各々は、前記画素の前記複数の光電変換部のうちのＮ個（Ｎは１以上の整数）の光電変換部で生成された電荷に基づく第１のアナログ信号を前記第１の信号保持部で保持した後、前記第１の信号保持部に保持された前記第１のアナログ信号を前記列アナログデジタル変換回路に出力する前に、前記画素の前記複数の光電変換部のうち前記Ｎ個の光電変換部を含むＭ個（ＭはＮより大きい２以上の整数）の光電変換部で生成された電荷に基づく第２のアナログ信号を受信するように構成されている撮像装置が提供される。
【０００８】
また、本発明の他の一観点によれば、複数の光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記画素に接続された複数の出力線と、前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記出力線に接続された複数の列回路と、を有し、前記複数の列回路の各々は、前記画素から出力されたアナログ信号を保持する列信号保持回路と、前記列信号保持回路から出力されたアナログ信号をデジタル信号に変換する列アナログデジタル変換回路と、を有し、前記列信号保持回路の各々は、入力ノードと、第１のスイッチを介して前記入力ノードに接続された第１の信号保持部と、前記第１のスイッチと前記第１の信号保持部との間のノードに入力端子が接続された第１のアンプと、前記第１のアンプの出力端子に第２のスイッチを介して接続された出力ノードと、前記入力ノードと前記第１のスイッチとの間のノードに入力端子が接続され、第３のスイッチを介して出力端子が前記出力ノードに接続された第２のアンプと、を有する撮像装置が提供される。
【０００９】
また、本発明の他の一観点によれば、複数の光電変換部を各々が有する複数の画素が複数の行及び複数の列に渡って配された画素アレイ部と、前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記画素に接続された複数の出力線と、前記複数の列の各々に対応して設けられ、各々が対応する列に配された前記出力線に接続された複数の列回路と、を有し、前記複数の列回路の各々が、前記画素から出力されたアナログ信号を保持する第１の信号保持部を有する列信号保持回路と、前記列信号保持回路から出力されたアナログ信号をデジタル信号に変換する列アナログデジタル変換回路と、を有する撮像装置の駆動方法であって、前記画素の前記複数の光電変換部のうちのＮ個（Ｎは１以上の整数）の光電変換部で生成された電荷に基づく第１のアナログ信号を前記第１の信号保持部で保持するステップと、前記第１の信号保持部に保持された前記第１のアナログ信号を前記列アナログデジタル変換回路に出力するステップと、を有し、前記第１のアナログ信号を保持するステップの後、前記第１のアナログ信号を出力するステップよりも前に、前記画素の前記複数の光電変換部のうち前記Ｎ個の光電変換部を含むＭ個（ＭはＮより大きい２以上の整数）の光電変換部で生成された電荷に基づく第２のアナログ信号を受信するステップを更に有する撮像装置の駆動方法が提供される。
【発明の効果】
【００１０】
本発明によれば、画素アレイ部のある行では画像取得用の信号のみを読み出し、他の行では焦点距離検出用の信号と画像取得用の信号とを読み出す駆動を行う撮像装置において、画質の低下を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態による撮像装置の概略構成を示すブロック図である。
【図２】本発明の第１実施形態による撮像装置の画素の構成例を示す回路図である。
【図３】本発明の第１実施形態による撮像装置のアナログ信号保持部の構成例を示す回路図である。
【図４】参考例による撮像装置の駆動方法を示すタイミングチャートである。
【図５】本発明の第１実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図６】本発明の第２実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図７】本発明の第３実施形態による撮像装置のアナログ信号保持部の構成例を示す回路図である。
【図８】本発明の第３実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図９】本発明の第４実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図１０】本発明の第５実施形態による撮像装置のアナログ信号保持部の構成例を示す回路図である。
【図１１】本発明の第５実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図１２】本発明の第６実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図１３】本発明の第７実施形態による撮像装置のアナログ信号保持部の構成例及び動作を説明する図である。
【図１４】本発明の第７実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図１５】本発明の第８実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【図１６】本発明の第９実施形態による撮像システムの概略構成を示すブロック図である。
【図１７】本発明の第１０実施形態による撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【００１２】
［第１実施形態］
本発明の第１実施形態による撮像装置及びその駆動方法について、図１乃至図５を用いて説明する。図１は、本実施形態による撮像装置の概略構成を示すブロック図である。図２は、本実施形態による撮像装置の画素の構成例を示す回路図である。図３は、本実施形態による撮像装置のアナログ信号保持部の構成例を示す回路図である。図４は、参考例による撮像装置の駆動方法を示すタイミングチャートである。図５は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【００１３】
本実施形態による撮像装置１００は、図１に示すように、画素アレイ部１０、垂直走査回路２０、読み出し回路部３０、アナログ信号保持部４０、アナログデジタル（ＡＤ）変換部５０、メモリ部６０、水平走査回路７０を有する。また、撮像装置１００は、信号生成部３４，４４，５４、参照信号生成部５６、カウンタ６４、信号処理部（デジタルフロントエンド：ＤＦＥ）７２、信号出力部７４、タイミングジェネレータ（ＴＧ）８０を有する。
【００１４】
画素アレイ部１０には、複数の行及び複数の列に渡ってマトリクス状に配された複数の画素１２が設けられている。図１には、画素アレイ部１０を構成する画素１２のうち４行×４列に配列された１６個の画素１２を示しているが、画素アレイ部１０を構成する画素１２の数は、特に限定されるものではない。
【００１５】
画素アレイ部１０の各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。本明細書では、制御線１４の延在する第１の方向を、行方向と表記することがある。
【００１６】
また、画素アレイ部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。本明細書では、出力線１６の延在する第２の方向を、列方向と表記することがある。
【００１７】
各行の制御線１４は、垂直走査回路２０に接続されている。垂直走査回路２０は、画素１２から画素信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、制御線１４を介して画素１２に供給する回路部である。各列の出力線１６の一端は、読み出し回路部３０に接続されている。
【００１８】
読み出し回路部３０は、画素アレイ部１０の各列に対応する複数の列読み出し回路３２を有する。各列の列読み出し回路３２は、画素１２の信号を読み出すための電流源負荷（図示せず）を有する。列読み出し回路３２は、画素信号を増幅するためのカラムアンプ（図示せず）を更に有してもよい。読み出し回路部３０には、信号生成部３４が接続されている。信号生成部３４は、各列の列読み出し回路３２を制御するパルス信号を生成するパルス生成部や、カラムアンプに流れる電流等を制御する基準バイアス回路部を含む。読み出し回路部３０は、アナログ信号保持部４０に接続されている。
【００１９】
アナログ信号保持部４０は、画素アレイ部１０の各列に対応する複数の列信号保持回路４２を有する。各列の列信号保持回路４２は、画素１２から出力線１６及び列読み出し回路３２を介して読み出された画素信号を一時的に保持する信号保持部を含む。アナログ信号保持部４０には、信号生成部４４が接続されている。信号生成部４４は、各列の列信号保持回路４２を制御するパルス信号を生成するパルス生成部を含む。アナログ信号保持部４０は、ＡＤ変換部５０に接続されている。
【００２０】
ＡＤ変換部５０は、アナログ信号保持部４０の各列の列信号保持回路４２が保持する画素信号をアナログ信号（以下、「アナログ画素信号」とも表記する）からデジタル信号（以下、「デジタル画素信号」とも表記する）に変換するＡＤ変換部である。ＡＤ変換部５０は、画素アレイ部１０の各列に対応して、それぞれが比較器（図示せず）を含む複数の列アナログデジタル変換回路（以下、「列ＡＤ変換回路」と表記する）５２を有する。ＡＤ変換部５０には、信号生成部５４及び参照信号生成部５６が接続されている。信号生成部５４は、各列の列ＡＤ変換回路５２を制御するパルス信号を生成するパルス生成部や、比較器に流れる電流等を制御する基準バイアス回路部を含む。参照信号生成部５６は、画素信号と比較する参照信号（例えば、ランプ信号）を生成する回路部である。ＡＤ変換部５０は、メモリ部６０に接続されている。
【００２１】
メモリ部６０は、画素アレイ部１０の各列に対応する複数の列メモリ６２を有する。メモリ部６０には、カウンタ６４が接続されている。カウンタは、カウント動作を行い、メモリ部６０にカウント値を出力する。各列の列メモリ６２は、ＡＤ変換部５０の各列の比較器からラッチ信号が出力されたタイミングにおけるカウント値を画素信号のデジタル値（デジタル画素信号）として記憶する。メモリ部６０は、水平走査回路７０及び信号処理部７２に接続されている。
【００２２】
水平走査回路７０は、メモリ部６０の各列の列メモリ６２に記憶されたデジタル画素信号を信号処理部７２に出力するための制御信号をメモリ部６０に供給する回路部である。信号処理部７２は、メモリ部６０から受信したデジタル画素信号に対して、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）等の信号処理を行う。信号処理部７２は、信号出力部７４に接続されている。信号出力部７４は、ＬＶＤＳ（Low Voltage Differential Signaling）等の外部インターフェースを含み、信号処理部７２で処理されたデジタル画素信号を撮像装置１００の外部へと出力する。
【００２３】
なお、本明細書では、各列に配された列読み出し回路３２、列信号保持回路４２、列ＡＤ変換回路５２及び列メモリ６２を列毎に一括して列回路９０と呼ぶことがある。
【００２４】
タイミングジェネレータ８０は、垂直走査回路２０、信号生成部３４，４４，５４、参照信号生成部５６、カウンタ６４、水平走査回路７０等に、これらの動作やそのタイミングを制御する制御信号を供給するための制御部である。これら制御信号の少なくとも一部は、撮像装置１００の外部から供給されてもよい。
【００２５】
図２は、画素１２の構成例を示す回路図である。複数の画素１２の各々は、光電変換部ＰＤＡ，ＰＤＢと、転送トランジスタＭ１Ａ，Ｍ１Ｂと、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とを含む。
【００２６】
光電変換部ＰＤＡ，ＰＤＢは、例えばフォトダイオードである。１つの画素１２の光電変換部ＰＤＡ，ＰＤＢは、１つのマイクロレンズ（図示せず）を共有し、撮像レンズの射出瞳の異なる瞳領域を通過した光が入射するように構成されている。これにより、光電変換部ＰＤＡで生成された電荷に基づく信号と、光電変換部ＰＤＢで生成された電荷に基づく信号とを、焦点距離検出用の信号として使用することができる。また、光電変換部ＰＤＡで生成された電荷とＰＤＢで生成された電荷とを加えた総電荷に基づく信号は、画像取得用の信号として使用することができる。
【００２７】
光電変換部ＰＤＡは、アノードが接地ノード（ＧＮＤ）に接続され、カソードが転送トランジスタＭ１Ａのソースに接続されている。光電変換部ＰＤＢは、アノードが接地ノード（ＧＮＤ）に接続され、カソードが転送トランジスタＭ１Ｂのソースに接続されている。転送トランジスタＭ１Ａ，Ｍ１Ｂのドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１Ａ，Ｍ１Ｂのドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆるフローティングディフュージョンＦＤである。フローティングディフュージョンＦＤは、容量成分を含み、電荷保持部として機能するとともに、この容量成分からなる電荷電圧変換部を構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源ノード（電圧Ｖｄｄ）に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、出力線１６に接続されている。なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることがあり、上述のソースとドレインとは逆の名称で呼ばれることもある。
【００２８】
図２に示す回路構成の場合、各行の制御線１４は、第１の転送ゲート信号線、第２の転送ゲート信号線、リセット信号線、選択信号線（いずれも図示せず）を含む。第１の転送ゲート信号線は、対応する行に属する画素１２の転送トランジスタＭ１Ａのゲートに接続されており、垂直走査回路２０から出力される制御信号ｐｔｘａを転送トランジスタＭ１Ａのゲートに供給する。第２の転送ゲート信号線は、対応する行に属する画素１２の転送トランジスタＭ１Ｂのゲートに接続されており、垂直走査回路２０から出力される制御信号ｐｔｘｂを転送トランジスタＭ１Ｂのゲートに供給する。リセット信号線は、対応する行に属する画素１２のリセットトランジスタＭ２のゲートに接続されており、垂直走査回路２０から出力される制御信号ｐｒｅｓをリセットトランジスタＭ２のゲートに供給する。選択信号線は、対応する行に属する画素１２の選択トランジスタＭ４のゲートに接続されており、垂直走査回路２０から出力される制御信号ｐｓｅｌを選択トランジスタＭ４のゲートに供給する。画素１２の各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路２０からハイレベルの制御信号が供給されると対応するトランジスタがオンとなり、垂直走査回路２０からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。
【００２９】
図３は、アナログ信号保持部４０を構成する各列の列信号保持回路４２を示す回路図である。列信号保持回路４２のそれぞれは、図３に示すように、入力ノード４０ｉ、スイッチＳＷ２，ＳＷ３，ＳＷ４、信号保持部Ｃ２、バッファアンプ４６，４８、出力ノード４０ｏを含む。
【００３０】
入力ノード４０ｉには、読み出し回路部３０の対応する列の列読み出し回路３２を介して、対応する列の出力線１６が接続される。すなわち、入力ノード４０ｉには、列読み出し回路３２の構成に応じて、画素１２から出力線１６を介して出力された画素信号がそのまま入力されるか、列読み出し回路３２のカラムアンプにより増幅された画素信号が入力される。出力ノード４０ｏは、ＡＤ変換部５０の対応する列の列ＡＤ変換回路５２の比較器に接続される。
【００３１】
入力ノード４０ｉには、バッファアンプ４６の入力端子が接続されている。また、入力ノード４０ｉには、スイッチＳＷ２を介して、バッファアンプ４８の入力端子と、信号保持部Ｃ２の一方の端子とが接続されている。信号保持部Ｃ２の他方の端子は、接地ノード（ＧＮＤ）に接続されている。信号保持部Ｃ２は、例えば容量素子である。バッファアンプ４６の出力端子は、スイッチＳＷ３を介して出力ノード４０ｏに接続されている。バッファアンプ４８の出力端子は、スイッチＳＷ４を介して出力ノード４０ｏに接続されている。
【００３２】
スイッチＳＷ２は、入力ノード４０ｉから入力された信号を信号保持部Ｃ２に保持するためのスイッチである。バッファアンプ４６は、入力ノード４０ｉから入力される信号を出力ノード４０ｏから出力するためのバッファアンプである。バッファアンプ４８は、信号保持部Ｃ２が保持する信号を出力ノード４０ｏから出力するためのバッファアンプである。スイッチＳＷ３をオンにすることで、入力ノード４０ｉから入力された信号をバッファアンプ４６を介して出力ノード４０ｏから出力することができる。スイッチＳＷ４をオンにすることで、信号保持部Ｃ２に保持された信号をバッファアンプ４８を介して出力ノード４０ｏから出力することができる。
【００３３】
スイッチＳＷ２，ＳＷ３，ＳＷ４は、それぞれ、制御信号ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２により接続状態が制御されるスイッチである。本実施形態において、これらスイッチは、対応する制御信号がハイレベルのときに導通状態となり、対応する制御信号がローレベルのときに非導通状態となるものとする。ただし、スイッチの接続状態と制御信号の信号レベルとの関係は、本実施形態の場合と逆であってもよい。
【００３４】
次に、本実施形態による撮像装置の各部の基本的な動作について、図１乃至図３を用いて説明する。
【００３５】
被写体の光学像が画素アレイ部１０に入射すると、各画素１２の光電変換部ＰＤＡ，ＰＤＢは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１Ａ，Ｍ１Ｂは、オンすることにより光電変換部ＰＤＡ，ＰＤＢの電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、その容量成分による電荷電圧変換によって、光電変換部ＰＤＡ，ＰＤＢから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ４を介して列読み出し回路３２の電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、フローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して出力線１６に出力する。リセットトランジスタＭ２は、オンすることによりフローティングディフュージョンＦＤを電圧Ｖｄｄに応じた電圧にリセットする。
【００３６】
画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂ、リセットトランジスタＭ２及び選択トランジスタＭ４は、垂直走査回路２０から供給される制御信号ｐｔｘａ，ｐｔｘｂ，ｐｒｅｓ，ｐｓｅｌにより、行単位で制御される。制御信号ｐｓｅｌにより選択された行（選択行）に属する複数の画素１２の画素信号は、各列の出力線１６に同時に出力される。
【００３７】
各列の出力線１６に出力された画素信号は、読み出し回路部３０を介してアナログ信号保持部４０に入力され、対応する列の列信号保持回路４２においてそれぞれ保持される。各列の列信号保持回路４２に保持された画素信号は、ＡＤ変換部５０の対応する列の列ＡＤ変換回路５２の比較器の一方の入力端子に入力される。比較器の他方の入力端子には、参照信号生成部５６から供給される参照信号が入力される。参照信号には、時間の経過に応じて電圧が変化する信号、例えばランプ信号が用いられる。各列の列ＡＤ変換回路５２の比較器は、列信号保持回路４２に保持された画素信号の信号レベルと参照信号の信号レベルとを比較し、これら信号レベルの大小関係が反転したときに、メモリ部６０にラッチ信号を出力する。
【００３８】
カウンタ６４は、タイミングジェネレータ８０が生成するクロック信号のクロック数をカウントし、メモリ部６０にカウント値を出力する。メモリ部６０は、各列の列メモリ６２に、参照信号の変化の開始から比較器がラッチ信号を出力するまでの時間に対応するカウント値を、画素信号のデジタル値（デジタル画素信号）として記憶する。
【００３９】
水平走査回路７０は、タイミングジェネレータ８０による制御のもとで、メモリ部６０の各列の列メモリに、列ごとに順次、制御信号を出力する。水平走査回路７０から制御信号を受信したメモリ部６０は、対応する列の列メモリ６２に記憶されたデジタル画素信号を、信号処理部７２へと出力する。信号処理部７２は、メモリ部６０から受信したデジタル画素信号に対してデジタルＣＤＳ等の所定の信号処理を行う。信号出力部７４は、信号処理部７２で処理したデジタル画素信号を、外部インターフェースを介して外部へと出力する。
【００４０】
次に、本実施形態による撮像装置の駆動方法を説明する前に、参考例による撮像装置の駆動方法について、図４を用いて説明する。ここでは、参考例による撮像装置として、アナログ信号保持部４０の各列の列信号保持回路４２が１つのバッファアンプのみを含む場合を想定する。図３において、列信号保持回路４２が、バッファアンプ４６を有する一方、バッファアンプ４８、スイッチＳＷ２、ＳＷ４、及び信号保持部Ｃ２を含まない回路に相当する。
【００４１】
図４は、参考例による撮像装置の駆動方法を示すタイミングチャートである。ここでは、画素アレイ部１０の複数の行のうち、第Ｎ行、第Ｎ＋１行、第Ｎ＋２行の３つの行に属する画素１２の画素信号をこの順番で読み出す動作を説明する。また、第Ｎ行及び第Ｎ＋１行が画像取得用の信号を取得する行（以下、「画像信号取得行」と表記する）であり、第Ｎ＋２行が焦点距離検出用の信号と画像取得用の信号とを取得する行（以下、「焦点距離検出信号取得行」と表記する）であるものとする。
【００４２】
図４では、画像信号取得行と焦点距離検出信号取得行との間の各動作期間の関係を理解しやすくするために、第Ｎ行及び第Ｎ＋１行の読み出し動作と第Ｎ＋２行の読み出し動作とを、同じ時間軸を用いて、上段と下段とに示している。実際には、第Ｎ行及び第Ｎ＋１行の読み出し動作の後に第Ｎ＋２行の読み出し動作が行われる。第Ｎ行及び第Ｎ＋１行の読み出し動作における時刻ｔ５０が、第Ｎ＋２行の読み出し動作における時刻ｔ１０に対応する。
【００４３】
図４には、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂと、ＡＤ変換が実施される期間（図中、「ＡＤ期間」）とを示している。図４中、「Ｎ変換」は、Ｎ信号のＡＤ変換期間を表し、「Ｓ変換（Ａ＋Ｂ）」はＳ信号（Ａ＋Ｂ信号）のＡＤ変換期間を表し、「Ｓ変換（Ａ）」はＳ信号（Ａ信号）のＡＤ変換期間を表している。ここで、Ｎ信号はフローティングディフュージョンＦＤがリセットレベルのときの画素信号（ノイズ信号）である。Ｓ信号はフローティングディフュージョンＦＤが光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた所定の電圧のときの画素信号（光信号）である。「Ａ＋Ｂ信号」は光電変換部ＰＤＡ及び光電変換部ＰＤＢの双方で生成された電荷に基づく画素信号であり、「Ａ信号」は光電変換部ＰＤＡで生成された電荷に基づく画素信号である。
【００４４】
なお、図４には制御信号ｐｓｅｌは記載していないが、読み出し動作が行われる行（選択行）の選択信号線にはハイレベルの制御信号ｐｓｅｌが供給され、その他の行（非選択行）の選択信号線にはローレベルの制御信号ｐｓｅｌが供給される。読み出し動作が行われる行では、ハイレベルの制御信号ｐｓｅｌによって当該行に属する画素１２の選択トランジスタＭ４がオンとなり、画素信号を出力線１６に出力できる状態となる。読み出し動作が行われない行の制御信号ｐｓｅｌ，ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂは、ローレベルに保持される。制御信号ｐｓｅｌ，ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂは、タイミングジェネレータ８０による制御のもと、垂直走査回路２０から供給される。
【００４５】
タイミングチャートに関する以上の説明は、後述する実施形態の説明において使用するタイミングチャートにおいても同様である。
【００４６】
図４の上段のタイミングチャートにおいて、時刻ｔ１０から時刻ｔ３０までの期間が１水平期間（１Ｈ期間）であり、第Ｎ行に属する画素１２の読み出し動作はこの１Ｈ期間の間に行われる。
【００４７】
時刻ｔ１０において、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂはローレベルになっている。続く時刻ｔ１１から時刻ｔ１２の期間において第Ｎ行の制御信号ｐｒｅｓをハイレベルに制御し、第Ｎ行に属する画素１２のリセットトランジスタＭ２をオンにする。これにより、第Ｎ行に属する画素１２のフローティングディフュージョンＦＤが電圧Ｖｄｄに応じたリセットレベルの電圧にリセットされる。以後、この動作を「ＦＤリセット」と呼ぶ。各列の出力線１６には、第Ｎ行に属する画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。
【００４８】
次いで、時刻ｔ１３から時刻ｔ１６の期間において、第Ｎ行の各列の画素１２から出力されたＮ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｎ変換）。
【００４９】
次いで、時刻ｔ１６から時刻ｔ１７の期間において第Ｎ行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ｓ信号）が出力される。この画素信号は、光電変換部ＰＤＡで生成された信号電荷に基づく画素信号（Ａ信号）と光電変換部ＰＤＢで生成された信号電荷に基づく画素信号（Ｂ信号）とを加算した信号（Ａ＋Ｂ信号）であり、画像取得用の信号として使用することができる。
【００５０】
次いで、時刻ｔ１７から時刻ｔ３０の期間に、第Ｎ行の各列の画素１２から出力されたＳ信号（Ａ＋Ｂ信号）をＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【００５１】
図４の上段のタイミングチャートにおいて、時刻ｔ３０から時刻ｔ５０までの期間が１水平期間であり、第Ｎ＋１行に属する画素１２の読み出し動作はこの１Ｈ期間の間に行われる。第Ｎ＋１行の読み出し動作は、開始時刻が時刻ｔ１０から時刻ｔ３０にシフトしているほかは第Ｎ行の読み出し動作と同じタイミングで同様に行われるため、ここでは具体的な説明は省略する。
【００５２】
図４の下段のタイミングチャートにおいて、時刻ｔ１０から時刻ｔ５０までの期間が、第Ｎ＋２行に属する画素１２の読み出し期間である。第Ｎ＋２行の読み出し動作は２水平期間（２Ｈ期間）の間に行われる。
【００５３】
時刻ｔ１０において、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂはローレベルになっている。続く時刻ｔ１１から時刻ｔ１２の期間において第Ｎ＋２行の制御信号ｐｒｅｓをハイレベルに制御し、第Ｎ＋２行に属する画素１２のリセットトランジスタＭ２をオンにする。これにより、第Ｎ＋２行に属する画素１２のＦＤリセットを行う。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。
【００５４】
次いで、時刻ｔ１３から時刻ｔ１６の期間において、第Ｎ＋２行の各列の画素１２から出力されたＮ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｎ変換）。
【００５５】
次いで、時刻ｔ１６から時刻ｔ１７の期間において第Ｎ＋２行の制御信号ｐｔｘａをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡで生成された信号電荷の量に応じた画素信号（Ｓ信号）が出力される。この画素信号は、光電変換部ＰＤＡで生成された信号電荷に基づく画素信号（Ａ信号）であり、焦点距離検出用の信号として使用することができる。なお、Ａ信号とともに焦点距離検出用の信号として使用するＢ信号は、Ａ＋Ｂ信号からＡ信号を差し引くことにより得ることができる。
【００５６】
次いで、時刻ｔ１７から時刻ｔ３０の期間において、第Ｎ＋２行の各列の画素１２から出力されたＳ信号（Ａ信号）を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ））。
【００５７】
次いで、時刻ｔ３６から時刻ｔ３７の期間において第Ｎ＋２行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ｓ信号）が出力される。この画素信号は、光電変換部ＰＤＡで生成された信号電荷に基づく画素信号（Ａ信号）と光電変換部ＰＤＢで生成された信号電荷に基づく画素信号（Ｂ信号）とを加算した信号（Ａ＋Ｂ信号）であり、画像取得用の信号として使用することができる。
【００５８】
次いで、時刻ｔ３７から時刻ｔ５０の期間において、第Ｎ＋２行の各列の画素１２から出力されたＳ信号（Ａ＋Ｂ信号）を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【００５９】
このように、画像信号取得行（第Ｎ行、第Ｎ＋１行）においては、１つのフローティングディフュージョンＦＤを用いて画像取得用の信号（Ａ＋Ｂ信号）の読み出しのみを行う。一方、焦点距離検出信号取得行（第Ｎ＋２行）においては、１つのフローティングディフュージョンＦＤを用いて焦点距離検出用の信号（Ａ信号）の読み出しと画像取得用の信号（Ａ＋Ｂ信号）の読み出しとを続けて行う。このため、上述した参考例による撮像装置の駆動方法では、ＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの期間の長さが、画像信号取得行と焦点距離検出信号取得行とにおいて大きく異なることになる。
【００６０】
具体的には、画像信号取得行におけるＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの期間は、時刻ｔ１２から時刻ｔ３０の期間（或いは、時刻ｔ３２から時刻ｔ５０の期間）である。これに対して、焦点距離検出信号取得行におけるＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの期間は、時刻ｔ１２から時刻ｔ５０の期間である。ここで、時刻ｔ１２から時刻ｔ３０の期間は、画像信号取得行と焦点距離検出信号取得行とに共通である。時刻ｔ３０から時刻ｔ５０の期間は、１Ｈ期間に相当する。つまり、ＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの期間は、画像信号取得行よりも焦点距離検出信号取得行の方が１Ｈ期間に相当する時間だけ長くなる。１Ｈ期間は、特に限定されるものではないが、例えば１０μｓｅｃ程度である。
【００６１】
ＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの期間は、フローティングディフュージョンＦＤがフローティング状態とされている期間と重複する。このため、焦点距離検出信号取得行では、画像信号取得行と比較して、フローティングディフュージョンＦＤのリーク電流やフローティングディフュージョンＦＤで発生する暗電流が画像取得用の信号の信号レベルに与える影響が大きくなる。その結果、たとえ各行における画像取得用の信号のための信号電荷の蓄積時間が同じになるように制御したとしても、画像信号取得行から得た画像取得用の信号と焦点距離検出信号取得行から得た画像取得用の信号との間に出力差が発生してしまう。そして、これら画像取得用の信号を用いて１枚の画像を形成すると、画像信号取得行と焦点距離検出信号取得行とにおける出力差が、画質の劣化として現れることになる。
【００６２】
このような観点から、本実施形態による撮像装置では、アナログ信号保持部４０を図３に示す列信号保持回路４２により構成するとともに、図５に示すタイミングチャートに従って焦点距離検出信号取得行の読み出し動作を実行する。
【００６３】
図５には、図４と同様の制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ及びＡＤ期間に加えて、制御信号ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２を示している。制御信号ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２は、それぞれ、スイッチＳＷ２，ＳＷ３，ＳＷ４の接続状態を制御する制御信号である。制御信号ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２は、タイミングジェネレータ８０による制御のもと、信号生成部４４から供給される。
【００６４】
第Ｎ行及び第Ｎ＋１行の読み出し動作は、図５の上段のタイミングチャートに示されるように、図４に示す参考例による撮像装置の駆動方法と同様である。すなわち、第Ｎ行及び第Ｎ＋１行の読み出し動作では、制御信号ｐＳＨ２，ｐＳＷ＿ＶＦ２をローレベル、制御信号ｐＳＷ＿ＶＦ１をハイレベルに制御し、スイッチＳＷ３をオン、スイッチＳＷ２，ＳＷ４をオフにする。これにより、入力ノード４０ｉに入力された画素信号は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力され、ＡＤ変換部５０の列ＡＤ変換回路５２においてＡＤ変換される。
【００６５】
図５の下段に示すタイミングチャートにおいて、時刻ｔ１０から時刻ｔ４８までの期間が、第Ｎ＋２行に属する画素１２の読み出し期間である。
【００６６】
時刻ｔ１０において、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ２，ｐＳＷ＿ＶＦ２はローレベルになっており、制御信号ｐＳＷ＿ＶＦ１はハイレベルになっている。列信号保持回路４２の初期の接続状態は、第Ｎ行及び第Ｎ＋１行の読み出し動作時と同じである。
【００６７】
続く時刻ｔ１１から時刻ｔ１２の期間において第Ｎ＋２行の制御信号ｐｒｅｓをハイレベルに制御し、第Ｎ＋２行に属する画素１２のリセットトランジスタＭ２をオンにする。これにより、第Ｎ＋２行に属する画素１２のＦＤリセットを行う。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。このときスイッチＳＷ３はオンのため、各列の出力線１６から列読み出し回路３２を介して列信号保持回路４２の入力ノード４０ｉに入力された画素信号（Ｎ信号）は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【００６８】
次いで、時刻ｔ１３から時刻ｔ１６の期間において、第Ｎ＋２行の各列の列信号保持回路４２から出力されたＮ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｎ変換）。
【００６９】
次いで、時刻ｔ１６から時刻ｔ１７の期間において第Ｎ＋２行の制御信号ｐｔｘａをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡで生成された信号電荷の量に応じた画素信号（Ａ信号）が出力される。
【００７０】
次いで、第Ｎ＋２行の制御信号ｐｔｘａをローレベルに制御した後の時刻ｔ１８から時刻ｔ１９の期間において制御信号ｐＳＨ２をハイレベルに制御し、スイッチＳＷ２をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ２とがスイッチＳＷ２を介して接続され、入力ノード４０ｉから入力されたＡ信号が信号保持部Ｃ２に保持される。
【００７１】
次いで、制御信号ｐＳＨ２をローレベルに制御した後の時刻ｔ２０から時刻ｔ２１の期間において第Ｎ＋２行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ｓ信号）が出力される。この画素信号は、光電変換部ＰＤＡで生成された信号電荷に基づく画素信号（Ａ信号）と光電変換部ＰＤＢで生成された信号電荷に基づく画素信号（Ｂ信号）とを加算した信号（Ａ＋Ｂ信号）である。
【００７２】
各列の出力線１６から列読み出し回路３２を介して列信号保持回路４２の入力ノード４０ｉに入力された画素信号（Ａ＋Ｂ信号）は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【００７３】
次いで、第Ｎ＋２行の制御信号ｐｔｘａ，ｐｔｘｂをローレベルに制御した後の時刻ｔ２１から時刻ｔ３４の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。このように、本実施形態の駆動方法では、時刻ｔ１８から時刻ｔ１９の期間に信号保持部Ｃ２にサンプルホールドした焦点距離検出用の信号（Ａ信号）ではなく、画像取得用の信号（Ａ＋Ｂ信号）が先にＡＤ変換されることになる。
【００７４】
次いで、Ｓ変換（Ａ＋Ｂ）の期間が終了した後の時刻ｔ３４において、制御信号ｐＳＷ＿ＶＦ１をハイレベルからローレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をローレベルからハイレベルへと制御する。制御信号ｐＳＨ２はローレベルのままである。これにより、スイッチＳＷ２，ＳＷ３がオフ、スイッチＳＷ４がオンとなり、信号保持部Ｃ２に保持されたＡ信号がバッファアンプ４８及びスイッチＳＷ４を介して出力ノード４０ｏから出力される。
【００７５】
次いで、時刻ｔ３４から時刻ｔ４８の期間において、各列の列信号保持回路４２から出力されたＡ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ））。
【００７６】
このように動作することで、焦点距離検出信号取得行におけるＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの期間を、参考例の場合における時刻ｔ１２から時刻ｔ５０までの期間から、時刻ｔ１２から時刻ｔ３４までの期間に短縮することができる。これにより、焦点距離検出信号取得行において、フローティングディフュージョンＦＤのリーク電流やフローティングディフュージョンＦＤで発生する暗電流による画像取得用の信号の信号レベルの変動を小さくすることができる。
【００７７】
また、焦点距離検出信号取得行におけるＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの期間のうち、画像信号取得行におけるＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの期間を超える期間は、時刻ｔ３０から時刻ｔ３４までの期間である。時刻ｔ３０から時刻ｔ３４までの期間は、図５における第Ｎ行の動作と第Ｎ＋２行の動作との比較から判るように、時刻ｔ１７から時刻ｔ２１までの期間と同じ長さである。時刻ｔ１７から時刻ｔ２１までの期間は、Ａ信号のサンプルホールドとフローティングディフュージョンＦＤへの信号電荷の転送とを行う期間であり、１μｓｅｃ〜３μｓｅｃ程度である。
【００７８】
したがって、本実施形態の駆動方法を適用することにより、画像信号取得行と焦点距離検出信号取得行との間のＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの時間の差を、参考例の１０μｓｅｃ程度から１μｓｅｃ〜３μｓｅｃ程度に短縮することができる。これにより、画像信号取得行から得た画像取得用信号と焦点距離検出信号取得行から得た画像取得用信号との間の信号レベルの変動量の差を１／３以下に低減することができ、画質を向上することができる。
【００７９】
このように、本実施形態によれば、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因する画質の低下を抑制することができる。
【００８０】
［第２実施形態］
本発明の第２実施形態による撮像装置の駆動方法について、図６を用いて説明する。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態において説明する駆動方法は、第１実施形態による撮像装置の他の駆動方法である。
【００８１】
図６は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。図６には、図５と同様、第Ｎ行、第Ｎ＋１行、第Ｎ＋２行の読み出し動作における制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２及びＡＤ期間を示している。
【００８２】
本実施形態の駆動方法では、ＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの時間が画像信号取得行と焦点距離検出信号取得行とで等しくなるように、画像信号取得行において信号電荷をフローティングディフュージョンＦＤに転送するタイミングを遅らせる。それ以外の動作は、図５に示す第１実施形態による撮像装置と同様である。
【００８３】
すなわち、画像信号取得行（第Ｎ行）において、第１実施形態では、時刻ｔ１６から時刻ｔ１７の期間に光電変換部ＰＤＡ，ＰＤＢからフローティングディフュージョンＦＤに信号電荷を転送している。これに対し、本実施形態では、ＦＤリセットからのタイミングが焦点距離検出信号取得行と同じである時刻ｔ２０から時刻ｔ２１の期間に、光電変換部ＰＤＡ，ＰＤＢからフローティングディフュージョンＦＤに信号電荷を転送している。
【００８４】
具体的には、第Ｎ行の読み出し動作において、時刻ｔ２０から時刻ｔ２１の期間に、第Ｎ行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ａ＋Ｂ信号）が出力される。続く時刻ｔ２１から時刻ｔ３０の期間が、第Ｎ行の各画素１２から出力されたＡ＋Ｂ信号をＡＤ変換（Ｓ変換（Ａ＋Ｂ））する期間となる。
【００８５】
同様に、第Ｎ＋１行の読み出し動作においては、時刻ｔ４０から時刻ｔ４１の期間に、第Ｎ＋１行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ＋１行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ＋１行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋１行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋１行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ａ＋Ｂ信号）が出力される。続く時刻ｔ４１から時刻ｔ５０の期間が、第Ｎ＋１行の各画素１２から出力されたＡ＋Ｂ信号をＡＤ変換（Ｓ変換（Ａ＋Ｂ））する期間となる。
【００８６】
これにより、第Ｎ＋２行の読み出し動作において各画素１２から出力されたＡ＋Ｂ信号をＡＤ変換（Ｓ変換（Ａ＋Ｂ））する期間の終期は、第Ｎ行の読み出し動作が行われる１Ｈ期間の終期と同じタイミングである時刻ｔ３０となる。第Ｎ＋２行の読み出し動作において、制御信号ｐＳＷ＿ＶＦ１をハイレベルからローレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をローレベルからハイレベルへと制御するタイミングも、時刻ｔ３０となる。また、第Ｎ＋２行の読み出し動作において各画素１２から出力されたＡ信号をＡＤ変換（Ｓ変換（Ａ））する期間は、時刻ｔ３０から時刻ｔ４０の期間となる。
【００８７】
このように動作することで、画像信号取得行におけるＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの時間と、焦点距離検出信号取得行におけるＦＤリセットからＳ変換（Ａ＋Ｂ）の終了までの時間とを等しくすることができる。これにより、画像信号取得行から得た画像取得用の信号と焦点距離検出信号取得行から得た画像取得用の信号との間の信号レベルの変動量を同等にすることができ、画質の低下を抑制することができる。
【００８８】
なお、本実施形態による駆動方法では、画像信号取得行において信号電荷をフローティングディフュージョンＦＤに転送するタイミングを遅らせている分、時刻ｔ１７から時刻ｔ２１の期間に相当する時間（３μｓｅｃ程度）だけ１Ｈ期間が長くなる。このため、第１実施形態の駆動方法と比較して最大フレームレートが若干落ちるが、撮像装置の仕様の範囲内であれば特に問題はない。
【００８９】
このように、本実施形態によれば、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因する画質の低下を抑制することができる。
【００９０】
［第３実施形態］
本発明の第３実施形態による撮像装置及びその駆動方法について、図７及び図８を用いて説明する。第１及び第２実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図７は、本実施形態による撮像装置のアナログ信号保持部の構成例を示す回路図である。図８は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【００９１】
本実施形態による撮像装置は、アナログ信号保持部４０を構成する各列の列信号保持回路４２の回路構成が異なるほかは、第１実施形態による撮像装置と同様である。
【００９２】
本実施形態による撮像装置の列信号保持回路４２は、図７に示すように、入力ノード４０ｉ、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４、信号保持部Ｃ１，Ｃ２、バッファアンプ４６，４８、出力ノード４０ｏを含む。入力ノード４０ｉには、スイッチＳＷ１を介して、バッファアンプ４６の入力端子と、信号保持部Ｃ１の一方の端子とが接続されている。また、入力ノード４０ｉには、スイッチＳＷ１及びスイッチＳＷ２を介して、バッファアンプ４８の入力端子と、信号保持部Ｃ２の一方の端子とが接続されている。信号保持部Ｃ１，Ｃ２の他方の端子は、接地ノード（ＧＮＤ）に接続されている。信号保持部Ｃ１，Ｃ２は、例えば容量素子である。バッファアンプ４６の出力端子は、スイッチＳＷ３を介して出力ノード４０ｏに接続されている。バッファアンプ４８の出力端子は、スイッチＳＷ４を介して出力ノード４０ｏに接続されている。
【００９３】
スイッチＳＷ１，ＳＷ２は、入力ノード４０ｉから入力された信号を保持するための信号保持部Ｃ１，Ｃ２を選択するためのスイッチである。スイッチＳＷ１をオン、スイッチＳＷ２をオフにすることで、入力ノード４０ｉから入力された信号を信号保持部Ｃ１に保持することができる。また、スイッチＳＷ１，ＳＷ２をオンにすることで、入力ノード４０ｉから入力された信号を信号保持部Ｃ２に保持することができる。スイッチＳＷ１は、制御信号ｐＳＨ１により接続状態が制御されるスイッチである。バッファアンプ４６，４８は、信号保持部Ｃ１，Ｃ２に保持された信号を出力ノード４０ｏから出力するためのバッファアンプである。スイッチＳＷ３，ＳＷ４は、信号保持部Ｃ１，Ｃ２に保持された信号のうち、出力ノード４０ｏから出力する信号を選択するスイッチである。スイッチＳＷ３をオンにすることで、信号保持部Ｃ１に保持された信号を出力ノード４０ｏから出力することができる。スイッチＳＷ４をオンにすることで、信号保持部Ｃ２に保持された信号を出力ノード４０ｏから出力することができる。
【００９４】
次に、本実施形態による撮像装置の駆動方法について、図８を用いて説明する。本実施形態の駆動方法では、第１及び第２実施形態の場合と同様、Ｓ変換（Ａ＋Ｂ）を行った後にＳ変換（Ａ）を行う。
【００９５】
図８は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。図８には、図５と同様の制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２及びＡＤ期間に加えて、制御信号ｐＳＨ１を示している。制御信号ｐＳＨ１は、スイッチＳＷ１の接続状態を制御する制御信号である。制御信号ｐＳＨ１は、制御信号ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２と同様、タイミングジェネレータ８０による制御のもと、信号生成部４４から供給される。
【００９６】
図８の上段のタイミングチャートにおいて、時刻ｔ１０から時刻ｔ３０までの期間が１水平期間（１Ｈ期間）であり、第Ｎ行に属する画素１２の読み出し動作はこの１Ｈ期間の間に行われる。
【００９７】
時刻ｔ１０において、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ＿ＶＦ２はローレベルになっており、制御信号ｐＳＷ＿ＶＦ１はハイレベルになっている。
【００９８】
続く時刻ｔ１１から時刻ｔ１２の期間において第Ｎ行の制御信号ｐｒｅｓをハイレベルに制御し、第Ｎ行に属する画素１２のリセットトランジスタＭ２をオンにする。これにより、第Ｎ行に属する画素１２のＦＤリセットを行う。各列の出力線１６には、第Ｎ行に属する画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。
【００９９】
また、時刻ｔ１１から時刻ｔ１３の期間において、制御信号ｐＳＨ１をハイレベルに制し、スイッチＳＷ１をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ１とがスイッチＳＷ１を介して接続され、画素１２から出力された画素信号（Ｎ信号）がスイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、信号保持部Ｃ１に保持されたＮ信号は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１００】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ１３から時刻ｔ１８の期間において、各列の列信号保持回路４２から出力されたＮ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｎ変換）。
【０１０１】
次いで、時刻ｔ２０から時刻ｔ２１の期間において第Ｎ行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ａ＋Ｂ信号）が出力される。
【０１０２】
また、時刻ｔ２０から時刻ｔ２２の期間において、制御信号ｐＳＨ１をハイレベルに制御し、スイッチＳＷ１をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ１とがスイッチＳＷ１を介して接続され、画素１２から出力された画素信号（Ａ＋Ｂ信号）がスイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、信号保持部Ｃ１に保持されたＡ＋Ｂ信号は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１０３】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ２２から時刻ｔ３０の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【０１０４】
図８の上段のタイミングチャートにおいて、時刻ｔ３０から時刻ｔ５０までの期間が１水平期間であり、第Ｎ＋１行に属する画素１２の読み出し動作は、第Ｎ行と同様、１Ｈ期間の間に行われる。第Ｎ＋１行の読み出し動作は、開始時刻が時刻ｔ１０から時刻ｔ３０にシフトしているほかは第Ｎ行の読み出し動作と同じタイミングで同様に行われるため、ここでは具体的な説明は省略する。
【０１０５】
図８の下段に示すタイミングチャートにおいて、時刻ｔ１０から時刻ｔ４２までの期間が、第Ｎ＋２行に属する画素１２の読み出し期間である。
【０１０６】
時刻ｔ１０において、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ＿ＶＦ２はローレベルになっており、制御信号ｐＳＷ＿ＶＦ１はハイレベルになっている。列信号保持回路４２の初期の接続状態は、第Ｎ行及び第Ｎ＋１行の読み出し動作時と同じである。
【０１０７】
続く時刻ｔ１１から時刻ｔ１２の期間において第Ｎ＋２行の制御信号ｐｒｅｓをハイレベルに制御し、第Ｎ＋２行に属する画素１２のリセットトランジスタＭ２をオンにする。これにより、第Ｎ＋２行に属する画素１２のＦＤリセットを行う。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。
【０１０８】
また、時刻ｔ１１から時刻ｔ１３の期間において、制御信号ｐＳＨ１をハイレベルに制し、スイッチＳＷ１をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ１とがスイッチＳＷ１を介して接続され、画素１２から出力された画素信号（Ｎ信号）がスイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、信号保持部Ｃ１に保持されたＮ信号は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１０９】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ１３から時刻ｔ１８の期間において、各列の列信号保持回路４２から出力されたＮ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｎ変換）。
【０１１０】
また、Ｎ変換の期間と重なる時刻ｔ１４から時刻ｔ１５の期間において、第Ｎ＋２行の制御信号ｐｔｘａをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡで生成された信号電荷の量に応じた画素信号（Ａ信号）が出力される。
【０１１１】
Ｎ変換の期間中は、スイッチＳＷ１はオフになっており、各列の列信号保持回路４２は読み出し回路部３０から切り離されている。したがって、光電変換部ＰＤＡからフローティングディフュージョンＦＤへの信号電荷の転送は、Ｎ変換の期間と重なる期間に行うことができる。これにより、１Ｈ期間を短縮することができる。
【０１１２】
次いで、Ｎ変換が終了した後の時刻ｔ１８において、制御信号ｐＳＨ１をローレベルからハイレベルへと制御し、スイッチＳＷ１をオンにする。
【０１１３】
また、時刻ｔ１８から時刻ｔ１９の期間において、制御信号ｐＳＨ２をハイレベルに制御し、スイッチＳＷ２をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ２とがスイッチＳＷ１，ＳＷ２を介して接続され、画素１２から出力された画素信号（Ａ信号）がスイッチＳＷ１，ＳＷ２を介して信号保持部Ｃ２に保持される。
【０１１４】
次いで、スイッチＳＷ２をオフにした後の時刻ｔ２０から時刻ｔ２１の期間において、第Ｎ＋２行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ａ＋Ｂ信号）が出力される。この際、スイッチＳＷ１はオンになっているため、画素１２から出力されたＡ＋Ｂ信号は、スイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、信号保持部Ｃ１に保持されたＡ＋Ｂ信号は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１１５】
次いで、第Ｎ＋２行の制御信号ｐｔｘａ，ｐｔｘｂをローレベルに制御した後の時刻ｔ２２において、制御信号ｐＳＨ１をハイレベルからローレベルへと制御し、スイッチＳＷ１をオフにする。
【０１１６】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ２２から時刻ｔ３０の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【０１１７】
次いで、Ｓ変換（Ａ＋Ｂ）の期間が終了した後の時刻ｔ３０において、制御信号ｐＳＷ＿ＶＦ１をハイレベルからローレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をローレベルからハイレベルへと制御する。これにより、スイッチＳＷ１，ＳＷ２，ＳＷ３がオフ、スイッチＳＷ４がオンとなり、信号保持部Ｃ２に保持されたＡ信号がバッファアンプ４８及びスイッチＳＷ４を介して出力ノード４０ｏから出力される。
【０１１８】
次いで、時刻ｔ３０から時刻ｔ４２の期間において、各列の列信号保持回路４２から出力されたＡ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ））。
【０１１９】
本実施形態の上記駆動方法によれば、画像信号取得行と焦点距離検出信号取得行とにおいて、ＦＤリセットからＡ＋Ｂ信号を信号保持部Ｃ１に保持するまでの時間を等しくすることができる。これにより、画像信号取得行から得た画像取得用の信号と焦点距離検出信号取得行から得た画像取得用の信号との間の信号レベルの変動量を同等にすることができ、画質の低下を抑制することができる。
【０１２０】
また、Ｎ変換と光電変換部ＰＤＡからフローティングディフュージョンＦＤへの電荷転送とを重複する期間に行うことで、１Ｈ期間を短縮することができる。第１実施形態の場合と比較した１Ｈ期間の延長分は、Ａ信号を信号保持部Ｃ２に保持するのに要する時間だけである。この保持のために要する時間は１μｓｅｃ以下であるため、第２実施形態の駆動方法と比較して２μｓｅｃ程度、１Ｈ期間を短縮することができ、フレームレートの低下を抑制することができる。
【０１２１】
このように、本実施形態によれば、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因する画質の低下を抑制することができる。
【０１２２】
［第４実施形態］
本発明の第４実施形態による撮像装置の駆動方法について、図９を用いて説明する。第１乃至第３実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態において説明する駆動方法は、第３実施形態による撮像装置の他の駆動方法である。
【０１２３】
図９は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。図９には、図８と同様、第Ｎ行、第Ｎ＋１行、第Ｎ＋２行の読み出し動作における制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２及びＡＤ期間を示している。
【０１２４】
本実施形態による駆動方法は、第Ｎ＋２行の読み出し動作において、Ｓ変換（Ａ＋Ｂ）の期間よりも先にＳ変換（Ａ）の期間を行う点で、第３実施形態の駆動方法とは異なっている。図７に示す列信号保持回路４２は２つの信号保持部Ｃ１，Ｃ２を有しており、これら信号保持部Ｃ１，Ｃ２にＡ＋Ｂ信号とＡ信号とをそれぞれ保持することができる。したがって、スイッチＳＷ３，ＳＷ４を適宜制御することによって、Ｓ変換（Ａ＋Ｂ）の期間とＳ変換（Ａ）の期間とを任意の順番で行うことができる。
【０１２５】
図９に示すタイミングチャートは、第Ｎ＋２行の読み出し動作における時刻ｔ２２以降における制御信号ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２の波形が異なるほかは、図８に示すタイミングチャートと同様である。
【０１２６】
具体的には、信号保持部Ｃ１に画素信号（Ａ＋Ｂ信号）を保持した後の時刻ｔ２２において、制御信号ｐＳＷ＿ＶＦ１をハイレベルからローレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をローレベルからハイレベルへと制御する。これにより、スイッチＳＷ１，ＳＷ２，ＳＷ３がオフ、スイッチＳＷ４がオンとなり、信号保持部Ｃ２に保持されたＡ信号がバッファアンプ４８及びスイッチＳＷ４を介して出力ノード４０ｏから出力される。
【０１２７】
次いで、時刻ｔ２２から時刻ｔ３０の期間において、各列の列信号保持回路４２から出力されたＡ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ））。
【０１２８】
次いで、Ｓ変換（Ａ）の期間が終了した後の時刻ｔ３０において、制御信号ｐＳＷ＿ＶＦ１をローレベルからハイレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をハイレベルからローレベルへと制御する。これにより、スイッチＳＷ１，ＳＷ２，ＳＷ４がオフ、スイッチＳＷ３がオンとなり、信号保持部Ｃ１に保持されたＡ＋Ｂ信号がバッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１２９】
次いで、時刻ｔ３０から時刻ｔ４２の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【０１３０】
このように、本実施形態によれば、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因する画質の低下を抑制することができる。
【０１３１】
［第５実施形態］
本発明の第５実施形態による撮像装置及びその駆動方法について、図１０及び図１１を用いて説明する。第１乃至第４実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１０は、本実施形態による撮像装置のアナログ信号保持部の構成例を示す回路図である。図１１は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【０１３２】
本実施形態による撮像装置は、アナログ信号保持部４０を構成する各列の列信号保持回路４２の回路構成が異なるほかは、第１乃至第４実施形態による撮像装置と同様である。
【０１３３】
本実施形態による撮像装置の列信号保持回路４２は、図１０に示すように、入力ノード４０ｉ、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４、信号保持部Ｃ１，Ｃ２、バッファアンプ４６，４８、出力ノード４０ｏを含む。入力ノード４０ｉには、スイッチＳＷ１を介して、バッファアンプ４６の入力端子と、信号保持部Ｃ１の一方の端子とが接続されている。また、入力ノード４０ｉには、スイッチＳＷ２を介して、バッファアンプ４８の入力端子と、信号保持部Ｃ２の一方の端子とが接続されている。信号保持部Ｃ１，Ｃ２の他方の端子は、接地ノード（ＧＮＤ）に接続されている。信号保持部Ｃ１，Ｃ２は、例えば容量素子である。バッファアンプ４６の出力端子は、スイッチＳＷ３を介して出力ノード４０ｏに接続されている。バッファアンプ４８の出力端子は、スイッチＳＷ４を介して出力ノード４０ｏに接続されている。
【０１３４】
スイッチＳＷ１，ＳＷ２は、入力ノード４０ｉから入力された信号を保持する信号保持部Ｃ１，Ｃ２を選択するためのスイッチである。スイッチＳＷ１をオンにすることで、入力ノード４０ｉから入力された信号を信号保持部Ｃ１に保持することができる。また、スイッチＳＷ２をオンにすることで、入力ノード４０ｉから入力された信号を信号保持部Ｃ２に保持することができる。バッファアンプ４６，４８は、信号保持部Ｃ１，Ｃ２に保持された信号を出力ノード４０ｏから出力するためのバッファアンプである。スイッチＳＷ３，ＳＷ４は、信号保持部Ｃ１，Ｃ２に保持された信号のうち、出力ノード４０ｏから出力する信号を選択するスイッチである。スイッチＳＷ３をオンにすることで、信号保持部Ｃ１に保持された信号を出力ノード４０ｏから出力することができる。スイッチＳＷ４をオンにすることで、信号保持部Ｃ２に保持された信号を出力ノード４０ｏから出力することができる。
【０１３５】
次に、本実施形態による撮像装置の駆動方法について、図１１を用いて説明する。本実施形態の駆動方法では、第１乃至第３実施形態の場合と同様、Ｓ変換（Ａ＋Ｂ）を行った後にＳ変換（Ａ）を行う。
【０１３６】
図１１は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。図１１には、図８と同様の制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２及びＡＤ期間を示している。制御信号ｐＳＨ１，ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２は、タイミングジェネレータ８０による制御のもと、信号生成部４４から供給される。
【０１３７】
第Ｎ行及び第Ｎ＋１行の読み出し動作は、図１１の上段のタイミングチャートに示されるように、図８に示す第３実施形態による撮像装置の駆動方法と同様であるため、ここでは具体的な説明は省略する。
【０１３８】
図１１の下段に示すタイミングチャートにおいて、時刻ｔ１０から時刻ｔ４２までの期間が、第Ｎ＋２行に属する画素１２の読み出し期間である。
【０１３９】
時刻ｔ１０において、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ＿ＶＦ２はローレベルになっており、制御信号ｐＳＷ＿ＶＦ１はハイレベルになっている。列信号保持回路４２の初期の接続状態は、第Ｎ行及び第Ｎ＋１行の読み出し動作時と同じである。
【０１４０】
続く時刻ｔ１１から時刻ｔ１２の期間において第Ｎ＋２行の制御信号ｐｒｅｓをハイレベルに制御し、第Ｎ＋２行に属する画素１２のリセットトランジスタＭ２をオンにする。これにより、第Ｎ＋２行に属する画素１２のＦＤリセットを行う。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。
【０１４１】
また、時刻ｔ１１から時刻ｔ１３の期間において、制御信号ｐＳＨ１をハイレベルに制し、スイッチＳＷ１をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ１とがスイッチＳＷ１を介して接続され、画素１２から出力された画素信号（Ｎ信号）がスイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、信号保持部Ｃ１に保持されたＮ信号は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１４２】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ１３から時刻ｔ１８の期間において、各列の列信号保持回路４２から出力されたＮ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｎ変換）。
【０１４３】
また、Ｎ変換の期間と重なる時刻ｔ１４から時刻ｔ１５の期間において、第Ｎ＋２行の制御信号ｐｔｘａをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡで生成された信号電荷の量に応じた画素信号（Ａ信号）が出力される。
【０１４４】
次いで、Ｎ変換が終了した後の時刻ｔ１８から時刻ｔ１９の期間において、制御信号ｐＳＨ２をハイレベルに制御し、スイッチＳＷ２をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ２とがスイッチＳＷ２を介して接続され、画素１２から出力された画素信号（Ａ信号）がスイッチＳＷ２を介して信号保持部Ｃ２に保持される。
【０１４５】
次いで、スイッチＳＷ２をオフにした後の時刻ｔ２０から時刻ｔ２２の期間において、制御信号ｐＳＨ１をハイレベルに制御し、スイッチＳＷ１をオンにする。
【０１４６】
また、時刻ｔ２０から時刻ｔ２１の期間において、第Ｎ＋２行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ａ＋Ｂ信号）が出力される。この際、スイッチＳＷ１はオンになっているため、画素１２から出力されたＡ＋Ｂ信号は、スイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、信号保持部Ｃ１に保持されたＡ＋Ｂ信号は、バッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１４７】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ２２から時刻ｔ３０の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【０１４８】
次いで、Ｓ変換（Ａ＋Ｂ）の期間が終了した後の時刻ｔ３０において、制御信号ｐＳＷ＿ＶＦ１をハイレベルからローレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をローレベルからハイレベルへと制御する。これにより、スイッチＳＷ１，ＳＷ２，ＳＷ３がオフ、スイッチＳＷ４がオンとなり、信号保持部Ｃ２に保持されたＡ信号がバッファアンプ４８及びスイッチＳＷ４を介して出力ノード４０ｏから出力される。
【０１４９】
次いで、時刻ｔ３０から時刻ｔ４２の期間において、各列の列信号保持回路４２から出力されたＡ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ））。
【０１５０】
本実施形態の上記駆動方法によれば、画像信号取得行と焦点距離検出信号取得行とにおいて、ＦＤリセットからＡ＋Ｂ信号を信号保持部Ｃ１に保持するまでの時間を等しくすることができる。これにより、画像信号取得行から得た画像取得用の信号と焦点距離検出信号取得行から得た画像取得用の信号との間の信号レベルの変動量を同等にすることができ、画質の低下を抑制することができる。また、第３及び第４実施形態と同様、第２実施形態の駆動方法と比較して１Ｈ期間を短縮することができ、フレームレートの低下を抑制することができる。
【０１５１】
このように、本実施形態によれば、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因する画質の低下を抑制することができる。
【０１５２】
［第６実施形態］
本発明の第６実施形態による撮像装置の駆動方法について、図１２を用いて説明する。第１乃至第５実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態において説明する駆動方法は、第５実施形態による撮像装置の他の駆動方法である。
【０１５３】
図１２は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。図１２には、図１１と同様、第Ｎ行、第Ｎ＋１行、第Ｎ＋２行の読み出し動作における制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２を示している。
【０１５４】
本実施形態による駆動方法は、第Ｎ＋２行の読み出し動作において、Ｓ変換（Ａ＋Ｂ）の期間よりも先にＳ変換（Ａ）の期間を行う点で、第５実施形態の駆動方法とは異なっている。図１０に示す列信号保持回路４２は２つの信号保持部Ｃ１，Ｃ２を有しており、これら信号保持部Ｃ１，Ｃ２にＡ＋Ｂ信号とＡ信号とをそれぞれ保持することができる。したがって、スイッチＳＷ３，ＳＷ４を適宜制御することによって、Ｓ変換（Ａ＋Ｂ）の期間とＳ変換（Ａ）の期間とを任意の順番で行うことができる。
【０１５５】
図１２に示すタイミングチャートは、第Ｎ＋２行の読み出し動作における時刻ｔ２２以降における制御信号ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２の波形が異なるほかは、図１１に示すタイミングチャートと同様である。
【０１５６】
具体的には、信号保持部Ｃ１に画素信号（Ａ＋Ｂ信号）を保持した後の時刻ｔ２２において、制御信号ｐＳＷ＿ＶＦ１をハイレベルからローレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をローレベルからハイレベルへと制御する。これにより、スイッチＳＷ１，ＳＷ２，ＳＷ３がオフ、スイッチＳＷ４がオンとなり、信号保持部Ｃ２に保持されたＡ信号がバッファアンプ４８及びスイッチＳＷ４を介して出力ノード４０ｏから出力される。
【０１５７】
次いで、時刻ｔ２２から時刻ｔ３０の期間において、各列の列信号保持回路４２から出力されたＡ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ））。
【０１５８】
次いで、Ｓ変換（Ａ）の期間が終了した後の時刻ｔ３０において、制御信号ｐＳＷ＿ＶＦ１をローレベルからハイレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をハイレベルからローレベルへと制御する。これにより、スイッチＳＷ１，ＳＷ２，ＳＷ４がオフ、スイッチＳＷ３がオンとなり、信号保持部Ｃ１に保持されたＡ＋Ｂ信号がバッファアンプ４６及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１５９】
次いで、時刻ｔ３０から時刻ｔ４２の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【０１６０】
このように、本実施形態によれば、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因する画質の低下を抑制することができる。
【０１６１】
［第７実施形態］
本発明の第７実施形態による撮像装置及びその駆動方法について、図１３及び図１４を用いて説明する。第１乃至第６実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１３は、本実施形態による撮像装置のアナログ信号保持部の構成例及び動作を説明する図である。図１４は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。
【０１６２】
本実施形態による撮像装置は、アナログ信号保持部４０を構成する各列の列信号保持回路４２の回路構成が異なるほかは、第１乃至第６実施形態による撮像装置と同様である。
【０１６３】
本実施形態による撮像装置の列信号保持回路４２は、図１３（ａ）に示すように、入力ノード４０ｉ、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８、信号保持部Ｃ１，Ｃ２、差動アンプ４６ａ，４８ａ、出力ノード４０ｏを含む。
【０１６４】
入力ノード４０ｉには、スイッチＳＷ１を介して、信号保持部Ｃ１の一方の端子が接続されている。信号保持部Ｃ１の他方の端子は、差動アンプ４６ａの反転入力端子に接続されている。信号保持部Ｃ１の一方の端子と差動アンプ４６ａの出力端子との間には、スイッチＳＷ５が接続されている。差動アンプ４６ａの反転入力端子と出力端子との間には、スイッチＳＷ６が接続されている。信号保持部Ｃ１の一方の端子及び他方の端子は、スイッチＳＷ５，ＳＷ６の接続状態を制御することにより、差動アンプ４６ａの出力端子に接続可能である。差動アンプ４６ａの非反転入力端子には、電圧ＶＣＬＡＭＰが供給されている。差動アンプ４６ａの出力端子は、スイッチＳＷ３を介して出力ノード４０ｏに接続されている。
【０１６５】
同様に、入力ノード４０ｉには、スイッチＳＷ２を介して、信号保持部Ｃ２の一方の端子が接続されている。信号保持部Ｃ２の他方の端子は、差動アンプ４８ａの反転入力端子に接続されている。信号保持部Ｃ２の一方の端子と差動アンプ４８ａの出力端子との間には、スイッチＳＷ７が接続されている。差動アンプ４８ａの反転入力端子と出力端子との間には、スイッチＳＷ８が接続されている。信号保持部Ｃ２の一方の端子及び他方の端子は、スイッチＳＷ７，ＳＷ８の接続状態を制御することにより、差動アンプ４８ａの出力端子に接続可能である。差動アンプ４８ａの非反転入力端子には、電圧ＶＣＬＡＭＰが供給されている。差動アンプ４８ａの出力端子は、スイッチＳＷ４を介して出力ノード４０ｏに接続されている。
【０１６６】
スイッチＳＷ５，ＳＷ６は、差動アンプ４６ａのオフセットを除去するためのオフセット除去動作を行う際に用いるスイッチである。また、ＳＷ７，ＳＷ８は、差動アンプ４８ａのオフセットを除去するためのオフセット除去動作を行う際に用いるスイッチである。すなわち、本実施形態による撮像装置の列信号保持回路４２の差動アンプ４６ａ，４８ａは、オフセットを除去する機能を備えている。スイッチＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８は、それぞれ、制御信号ｐＳＷ５，ｐＳＷ６，ｐＳＷ７，ｐＳＷ８により接続状態が制御されるスイッチである。本実施形態において、これらスイッチは、対応する制御信号がハイレベルのときに導通状態となり、対応する制御信号がローレベルのときに非導通状態となるものとする。ただし、スイッチの接続状態と制御信号の信号レベルとの関係は、本実施形態の場合と逆であってもよい。
【０１６７】
本実施形態の列信号保持回路４２における差動アンプ４６ａ，４８ａのオフセット除去動作について、差動アンプ４６ａの場合を例に挙げ、図１３（ｂ）を用いて説明する。
【０１６８】
制御信号ｐＳＨ１がハイレベルでありスイッチＳＷ１がオンのとき、制御信号ｐＳＷ６をハイレベルとし、スイッチＳＷ６をオンにする。スイッチＳＷ６がオンの間、制御信号ｐＳＷ５はローレベルとし、スイッチＳＷ５をオフにする。これにより、差動アンプ４６ａの反転入力端子と出力端子とはスイッチＳＷ６を介して接続され、差動アンプ４６ａはボルテージフォロワを構成する。このとき、差動アンプ４６ａの出力電圧をＶｏｕｔ、オフセット電圧をＶｏｆｓｔ、非反転入力端子に入力される基準電圧をＶＣＬＡＭＰとすると、出力電圧Ｖｏｕｔは、以下のように表される。
Ｖｏｕｔ＝ＶＣＬＡＭＰ−Ｖｏｆｓｔ
【０１６９】
画素１２から出力線１６及びスイッチＳＷ１を介して入力される入力電圧をＶｉｎとすると、信号保持部Ｃ１には、入力電圧Ｖｉｎと差動アンプ４６ａの出力電圧Ｖｏｕｔとの差分の電圧ΔＶｉｎが印加される。すなわち、電圧ΔＶｉｎは、以下のように表される。
ΔＶｉｎ＝Ｖｉｎ−ＶＣＬＡＭＰ−Ｖｏｆｓｔ
【０１７０】
この状態から、制御信号ｐＳＨ１をローレベルにしてスイッチＳＷ１をオフにした後、制御信号ｐＳＷ６をローレベルにしてスイッチＳＷ６をオフにし、制御信号ｐＳＷ５をハイレベルにしてスイッチＳＷ５をオンにする。このときの差動アンプ４６ａの出力電圧をＶｏｕｔ２とすると、出力電圧Ｖｏｕｔ２は、以下のように表される。
Ｖｏｕｔ２＝Ｖｏｕｔ＋ΔＶｉｎ
＝（ＶＣＬＡＭＰ＋Ｖｏｆｓｔ）
＋（Ｖｉｎ−ＶＣＬＡＭＰ−Ｖｏｆｓｔ）
＝Ｖｉｎ
【０１７１】
したがって、このように動作することにより、差動アンプ４６ａの出力電圧Ｖｏｕｔ２から、差動アンプ４６ａのオフセット（オフセット電圧Ｖｏｆｓｔ）を除去することができる。差動アンプ４８ａについても、差動アンプ４６ａと同様の動作によってオフセットを低減或いは除去することができる。
【０１７２】
差動アンプ４６ａを介してＮ信号とＳ信号（Ａ＋Ｂ信号）とを出力し、差動アンプ４８ａを介してＳ信号（Ａ信号）を出力する場合、差動アンプ４６ａ，４８ａの間のオフセット差に起因する固定パターンノイズが生じることがある。しかしながら、本実施形態のように差動アンプ４６ａ，４８ａのオフセット除去動作を行うことで、Ｓ−Ｎ後のＡ像信号から差動アンプ４６ａ，４８ａのオフセットを低減或いは除去することができる。これにより、差動アンプ４６ａ，４８ａの間のオフセット差に起因する固定パターンノイズを低減することができる。
【０１７３】
次に、本実施形態による撮像装置の駆動方法について、図１４を用いて説明する。本実施形態の駆動方法では、第１乃至第３及び第５実施形態の場合と同様、Ｓ変換（Ａ＋Ｂ）を行った後にＳ変換（Ａ）を行う。
【０１７４】
図１４は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。図１４には、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ５，ｐＳＷ６，ｐＳＷ７，ｐＳＷ８，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２及びＡＤ期間を示している。制御信号ｐＳＨ１，ｐＳＨ２，ｐＳＷ５，ｐＳＷ６，ｐＳＷ７，ｐＳＷ８，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２は、タイミングジェネレータ８０による制御のもと、信号生成部４４から供給される。
【０１７５】
本実施形態による撮像装置の駆動方法は、画素信号の各ＡＤ変換期間の前に差動アンプ４６ａ，４８ａのオフセット除去動作を行う点を除き、基本的な動作は第５実施形態による撮像装置の駆動方法と同様である。すなわち、本実施形態による撮像装置の駆動方法では、図１１における時刻ｔ１３、時刻ｔ２２、時刻ｔ３３及び時刻ｔ４２に対応するタイミングで、差動アンプ４６ａ，４８ａのオフセット除去動作をそれぞれ行う。
【０１７６】
図１４の上段のタイミングチャートにおいて、時刻ｔ１０から時刻ｔ３０までの期間が１水平期間（１Ｈ期間）であり、第Ｎ行に属する画素１２の読み出し動作はこの１Ｈ期間の間に行われる。
【０１７７】
時刻ｔ１０において、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ５，ｐＳＷ７，ｐＳＷ＿ＶＦ２はローレベルになっており、制御信号ｐＳＷ６，ｐＳＷ８，ｐＳＷ＿ＶＦ１はハイレベルになっている。
【０１７８】
続く時刻ｔ１１から時刻ｔ１２の期間において第Ｎ行の制御信号ｐｒｅｓをハイレベルに制御し、第Ｎ行に属する画素１２のリセットトランジスタＭ２をオンにする。これにより、第Ｎ行に属する画素１２のＦＤリセットを行う。各列の出力線１６には、第Ｎ行に属する画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。
【０１７９】
また、時刻ｔ１１から時刻ｔ１３の期間において、制御信号ｐＳＨ１をハイレベルに制し、スイッチＳＷ１をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ１とがスイッチＳＷ１を介して接続され、画素１２から出力された画素信号（Ｎ信号）がスイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、差動アンプ４６ａの出力ノードがスイッチＳＷ３を介して出力ノード４０ｏと接続される。
【０１８０】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ２３において、制御信号ｐＳＷ５をローレベルからハイレベルに制御し、制御信号ｐＳＷ６をハイレベルからローレベルに制御する。これにより、スイッチＳＷ６がオフ、スイッチＳＷ５がオンとなり、差動アンプ４６ａの出力電圧からオフセットを除去することができる。
【０１８１】
次いで、差動アンプ４６ａのオフセットを除去した後の時刻ｔ２４から時刻ｔ１８の期間において、各列の列信号保持回路４２から出力されたＮ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｎ変換）。
【０１８２】
次いで、Ｎ変換が終了した後の時刻ｔ１８において、制御信号ｐＳＷ５をハイレベルからローレベルに制御し、制御信号ｐＳＷ６をローレベルからハイレベルに制御する。これにより、スイッチＳＷ６をオンにし、スイッチＳＷ５をオフにする。
【０１８３】
次いで、時刻ｔ２０から時刻ｔ２１の期間において第Ｎ行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ａ＋Ｂ信号）が出力される。
【０１８４】
また、時刻ｔ２０から時刻ｔ２２の期間において、制御信号ｐＳＨ１をハイレベルに制御し、スイッチＳＷ１をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ１とがスイッチＳＷ１を介して接続され、画素１２から出力された画素信号（Ａ＋Ｂ信号）がスイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、信号保持部Ｃ１に保持されたＡ＋Ｂ信号は、差動アンプ４６ａ及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０１８５】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ２５において、制御信号ｐＳＷ５をローレベルからハイレベルに制御し、制御信号ｐＳＷ６をハイレベルからローレベルに制御する。これにより、スイッチＳＷ６がオフ、スイッチＳＷ５がオンとなり、差動アンプ４６ａの出力電圧からオフセットを除去することができる。
【０１８６】
次いで、差動アンプ４６ａのオフセットを除去した後の時刻ｔ２６から時刻ｔ３０の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【０１８７】
次いで、Ｓ変換（Ａ＋Ｂ）が終了した後の時刻ｔ３０において、制御信号ｐＳＷ５をハイレベルからローレベルに制御し、制御信号ｐＳＷ６をローレベルからハイレベルに制御する。これにより、スイッチＳＷ６をオンにし、スイッチＳＷ５をオフにする。
【０１８８】
図１４の上段のタイミングチャートにおいて、時刻ｔ３０から時刻ｔ５０までの期間が１水平期間であり、第Ｎ＋１行に属する画素１２の読み出し動作は、第Ｎ行と同様、１Ｈ期間の間に行われる。第Ｎ＋１行の読み出し動作は、開始時刻が時刻ｔ１０から時刻ｔ３０にシフトしているほかは第Ｎ行の読み出し動作と同じタイミングで同様に行われるため、ここでは具体的な説明は省略する。
【０１８９】
図１４の下段に示すタイミングチャートにおいて、時刻ｔ１０から時刻ｔ４２までの期間が、第Ｎ＋２行に属する画素１２の読み出し期間である。
【０１９０】
時刻ｔ１０において、制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ５，ｐＳＷ７，ｐＳＷ＿ＶＦ２はローレベルになっており、制御信号ｐＳＷ６，ｐＳＷ８，ｐＳＷ＿ＶＦ１はハイレベルになっている。
【０１９１】
続く時刻ｔ１１から時刻ｔ１２の期間において第Ｎ＋２行の制御信号ｐｒｅｓをハイレベルに制御し、第Ｎ＋２行に属する画素１２のリセットトランジスタＭ２をオンにする。これにより、第Ｎ＋２行に属する画素１２のＦＤリセットを行う。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、フローティングディフュージョンＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。
【０１９２】
また、時刻ｔ１１から時刻ｔ１３の期間において、制御信号ｐＳＨ１をハイレベルに制し、スイッチＳＷ１をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ１とがスイッチＳＷ１を介して接続され、画素１２から出力された画素信号（Ｎ信号）がスイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、差動アンプ４６ａの出力ノードがスイッチＳＷ３を介して出力ノード４０ｏと接続される。
【０１９３】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ２３において、制御信号ｐＳＷ５をローレベルからハイレベルに制御し、制御信号ｐＳＷ６をハイレベルからローレベルに制御する。これにより、スイッチＳＷ６がオフ、スイッチＳＷ５がオンとなり、差動アンプ４６ａの出力電圧からオフセットを除去することができる。
【０１９４】
次いで、差動アンプ４６ａのオフセットを除去した後の時刻ｔ２４から時刻ｔ１８の期間において、各列の列信号保持回路４２から出力されたＮ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｎ変換）。
【０１９５】
また、Ｎ変換の期間と重なる時刻ｔ１４から時刻ｔ１５の期間において、第Ｎ＋２行の制御信号ｐｔｘａをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡで生成された信号電荷の量に応じた画素信号（Ａ信号）が出力される。
【０１９６】
次いで、Ｎ変換が終了した後の時刻ｔ１８から時刻ｔ１９の期間において、制御信号ｐＳＨ２をハイレベルに制御し、スイッチＳＷ２をオンにする。これにより、各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ２とがスイッチＳＷ２を介して接続され、画素１２から出力された画素信号（Ａ信号）がスイッチＳＷ２を介して信号保持部Ｃ２に保持される。
【０１９７】
次いで、スイッチＳＷ２をオフにした後の時刻ｔ２０から時刻ｔ２１の期間において、第Ｎ＋２行の制御信号ｐｔｘａ，ｐｔｘｂをハイレベルに制御し、第Ｎ＋２行に属する画素１２の転送トランジスタＭ１Ａ，Ｍ１Ｂをオンにする。これにより、第Ｎ＋２行に属する画素１２の光電変換部ＰＤＡ，ＰＤＢに蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。そして、第Ｎ＋２行に属する画素１２のフローティングディフュージョンＦＤは、光電変換部ＰＤＡ，ＰＤＢから転送された信号電荷の量に応じた電圧となる。各列の出力線１６には、第Ｎ＋２行に属する画素１２から、光電変換部ＰＤＡ，ＰＤＢで生成された信号電荷の量に応じた画素信号（Ａ＋Ｂ信号）が出力される。この際、スイッチＳＷ１はオンになっているため、画素１２から出力されたＡ＋Ｂ信号は、スイッチＳＷ１を介して信号保持部Ｃ１に保持される。また、このときスイッチＳＷ３はオンのため、差動アンプ４６ａの出力ノードがスイッチＳＷ３を介して出力ノード４０ｏと接続される。
【０１９８】
また、時刻ｔ２１から時刻ｔ２２の期間において、制御信号ｐＳＨ１をハイレベルに制御し、引き続きスイッチＳＷ１をオンにする。つまり、時刻ｔ２０から時刻ｔ２２の期間で各列の列信号保持回路４２の入力ノード４０ｉと信号保持部Ｃ１とがスイッチＳＷ１を介して接続され、画素１２から出力された画素信号（Ａ＋Ｂ信号）がスイッチＳＷ１を介して信号保持部Ｃ１に保持される。
【０１９９】
また、時刻ｔ２０から時刻ｔ４２の期間において、制御信号ｐＳＷ７をローレベルからハイレベルに制御し、制御信号ｐＳＷ８をハイレベルからローレベルに制御する。これにより、スイッチＳＷ８がオフ、スイッチＳＷ７がオンとなり、差動アンプ４８ａの出力電圧からオフセットを除去することができる。
【０２００】
次いで、スイッチＳＷ１をオフにした後の時刻ｔ２５から時刻ｔ３０の期間において、制御信号ｐＳＷ５をローレベルからハイレベルに制御し、制御信号ｐＳＷ６をハイレベルからローレベルに制御する。これにより、スイッチＳＷ６がオフ、スイッチＳＷ５がオンとなり、差動アンプ４６ａの出力電圧からオフセットを除去することができる。
【０２０１】
次いで、差動アンプ４６ａのオフセットを除去した後の時刻ｔ２６から時刻ｔ３０の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
【０２０２】
次いで、Ｓ変換（Ａ＋Ｂ）の期間が終了した後の時刻ｔ３０において、制御信号ｐＳＷ＿ＶＦ１をハイレベルからローレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をローレベルからハイレベルへと制御する。これにより、スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなり、信号保持部Ｃ２に保持されたＡ信号が差動アンプ４８ａ及びスイッチＳＷ４を介して出力ノード４０ｏから出力される。
【０２０３】
次いで、時刻ｔ３０から時刻ｔ４２の期間において、各列の列信号保持回路４２から出力されたＡ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ））。
次いで、Ｓ変換（Ａ）が終了した後の時刻ｔ４２において、制御信号ｐＳＷ７をハイレベルからローレベルに制御し、制御信号ｐＳＷ８をローレベルからハイレベルに制御する。これにより、スイッチＳＷ７をオンにし、スイッチＳＷ８をオフにする。
【０２０４】
本実施形態の上記駆動方法によれば、画像信号取得行と焦点距離検出信号取得行とにおいて、ＦＤリセットからＡ＋Ｂ信号を信号保持部Ｃ１に保持するまでの時間を等しくすることができる。これにより、画像信号取得行から得た画像取得用の信号と焦点距離検出信号取得行から得た画像取得用の信号との間の信号レベルの変動量を同等にすることができ、画質の低下を抑制することができる。また、第３及び第４実施形態と同様、第２実施形態の駆動方法と比較して１Ｈ期間を短縮することができ、フレームレートの低下を抑制することができる。また、差動アンプ４６ａ，４８ａの間のオフセット差に起因するパターンノイズを低減することができる。
【０２０５】
このように、本実施形態によれば、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因する画質の低下を抑制することができる。
【０２０６】
［第８実施形態］
本発明の第８実施形態による撮像装置の駆動方法について、図１５を用いて説明する。第１乃至第７実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態において説明する駆動方法は、第７実施形態による撮像装置の他の駆動方法である。
【０２０７】
図１５は、本実施形態による撮像装置の駆動方法を示すタイミングチャートである。図１５には、図１４と同様、第Ｎ行、第Ｎ＋１行、第Ｎ＋２行の読み出し動作における制御信号ｐｒｅｓ，ｐｔｘａ，ｐｔｘｂ，ｐＳＨ１，ｐＳＨ２，ｐＳＷ５，ｐＳＷ６，ｐＳＷ７，ｐＳＷ８，ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２を示している。
【０２０８】
本実施形態による駆動方法は、第Ｎ＋２行の読み出し動作において、Ｓ変換（Ａ＋Ｂ）の期間よりも先にＳ変換（Ａ）の期間を行う点で、第７実施形態の駆動方法とは異なっている。図１３に示す列信号保持回路４２は２つの信号保持部Ｃ１，Ｃ２を有しており、これら信号保持部Ｃ１，Ｃ２にＡ＋Ｂ信号とＡ信号とをそれぞれ保持することができる。したがって、スイッチＳＷ３，ＳＷ４を適宜制御することによって、Ｓ変換（Ａ＋Ｂ）の期間とＳ変換（Ａ）の期間とを任意の順番で行うことができる。
【０２０９】
図１５に示すタイミングチャートは、第Ｎ＋２行の読み出し動作における時刻ｔ２６以降における制御信号ｐＳＷ＿ＶＦ１，ｐＳＷ＿ＶＦ２の波形が異なるほかは、図１４に示すタイミングチャートと同様である。
【０２１０】
具体的には、信号保持部Ｃ１に画素信号（Ａ＋Ｂ信号）を保持した後の時刻ｔ２６において、制御信号ｐＳＷ＿ＶＦ１をハイレベルからローレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をローレベルからハイレベルへと制御する。これにより、スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなり、信号保持部Ｃ２に保持されたＡ信号が差動アンプ４８ａ及びスイッチＳＷ４を介して出力ノード４０ｏから出力される。
【０２１１】
次いで、時刻ｔ２６から時刻ｔ３０の期間において、各列の列信号保持回路４２から出力されたＡ信号を、ＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ））。
【０２１２】
次いで、Ｓ変換（Ａ）の期間が終了した後の時刻ｔ３０において、制御信号ｐＳＷ＿ＶＦ１をローレベルからハイレベルへと制御し、制御信号ｐＳＷ＿ＶＦ２をハイレベルからローレベルへと制御する。これにより、スイッチＳＷ４がオフ、スイッチＳＷ３がオンとなり、信号保持部Ｃ１に保持されたＡ＋Ｂ信号が差動アンプ４６ａ及びスイッチＳＷ３を介して出力ノード４０ｏから出力される。
【０２１３】
次いで、時刻ｔ３０から時刻ｔ４２の期間に、各列の列信号保持回路４２から出力されたＡ＋Ｂ信号をＡＤ変換部５０の各列の列ＡＤ変換回路５２においてＡＤ変換する（Ｓ変換（Ａ＋Ｂ））。
本実施形態の上記駆動方法によっても、差動アンプ４６ａ，４８ａの間のオフセット差に起因するパターンノイズを低減することができる。
【０２１４】
このように、本実施形態によれば、画像取得用の信号のみを読み出す行と焦点距離検出用の信号及び画像取得用の信号を読み出す行とにおいて画像取得用の信号を読み出すタイミングが異なることに起因する画質の低下を抑制することができる。
【０２１５】
［第９実施形態］
本発明の第９実施形態による撮像システムについて、図１６を用いて説明する。図１６は、本実施形態による撮像システムの概略構成を示すブロック図である。
【０２１６】
本実施形態の撮像システム２００は、上記第１乃至第８実施形態のいずれかの構成を適用した撮像装置１００を含む。撮像システム２００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１６に、上述の各実施形態のいずれかの撮像装置１００を適用したデジタルスチルカメラの構成例を示す。
【０２１７】
図１６に例示した撮像システム２００は、撮像装置１００、被写体の光学像を撮像装置１００に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置１００に光を集光する光学系である。
【０２１８】
撮像システム２００は、また、撮像装置１００から出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。例えば、信号処理部２０８は、入力信号に対して、ＲＧＢの画素出力信号をＹ，Ｃｂ，Ｃｒ色空間へ変換する変換処理や、ガンマ補正などの所定の画像処理を施す。
【０２１９】
撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【０２２０】
更に撮像システム２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置１００と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は、少なくとも撮像装置１００と、撮像装置１００から出力された出力信号を処理する信号処理部２０８とを有すればよい。全体制御・演算部２１８及びタイミング発生部２２０は、撮像装置１００の制御機能の一部又は全部を実施するように構成してもよい。
【０２２１】
撮像装置１００は、画像用信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置１００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部２０８は、画像用信号を用いて、画像を生成する。信号処理部２０８で生成された画像は、例えば記録媒体２１４に記録される。また、信号処理部２０８で生成された画像は、液晶ディスプレイなどからなるモニターに動画或いは静止画として映し出される。記録媒体２１４に記憶された画像は、プリンタなどによってハードコピーすることができる。
【０２２２】
上述した各実施形態の撮像装置を用いて撮像システムを構成することにより、より良質の画像を取得しうる撮像システムを実現することができる。
【０２２３】
［第１０実施形態］
本発明の第１０実施形態による撮像システム及び移動体について、図１７を用いて説明する。図１７は、本実施形態による撮像システム及び移動体の構成を示す図である。
【０２２４】
図１７（ａ）は、車載カメラに関する撮像システム３００の一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上述の各実施形態に記載の撮像装置１００のいずれかである。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像装置３１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０２２５】
撮像システム３００は、車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。すなわち、制御ＥＣＵ３３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０２２６】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１７（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システム３００を示した。車両情報取得装置３２０は、撮像システム３００を動作させ撮像を実行させるように指示を送る。上述の各実施形態の撮像装置１００を撮像装置３１０として用いることにより、本実施形態の撮像システム３００は、測距の精度をより向上させることができる。
【０２２７】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０２２８】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０２２９】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【０２３０】
また、画素１２の回路構成は、図２に示すものに限定されるものではなく、適宜変更が可能である。例えば、図２には２つの光電変換部ＰＤを含む画素１２を示したが、各々の画素１２を構成する光電変換部ＰＤの数は２つに限定されるものではない。例えば、１つの画素１２を構成する複数の光電変換部のうち、Ｎ個の光電変換部ＰＤからの信号に基づく焦点距離検出用の信号（Ａ信号）を取得し、Ｍ個の光電変換部ＰＤからの信号に基づく画像取得用信号（Ａ＋Ｂ信号）を取得するようにしてもよい。ここで、Ｎは１以上の整数であり、ＭはＮより大きい２以上の整数である。また、Ｍ個の光電変換部ＰＤには、Ｎ個の光電変換部ＰＤが含まれる。
【０２３１】
また、第９及び第１０実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システムを例示したものであり、本発明の撮像装置を適用可能な撮像システムは図１６及び図１７に示した構成に限定されるものではない。
【０２３２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０２３３】
１０…画素アレイ部
１２…画素
１６…出力線
４０…アナログ信号保持部
４２…列信号保持回路
４６，４８…バッファアンプ
４６ａ，４８ａ…差動アンプ
５０…ＡＤ変換部
９０…列回路
１００…撮像装置
【図１】
2019057884.tif 000003
【図２】
2019057884.tif 000004
【図３】
2019057884.tif 000005
【図４】
2019057884.tif 000006
【図５】
2019057884.tif 000007
【図６】
2019057884.tif 000008
【図７】
2019057884.tif 000009
【図８】
2019057884.tif 000010
【図９】
2019057884.tif 000011
【図１０】
2019057884.tif 000012
【図１１】
2019057884.tif 000013
【図１２】
2019057884.tif 000014
【図１３】
2019057884.tif 000015
【図１４】
2019057884.tif 000016
【図１５】
2019057884.tif 000017
【図１６】
2019057884.tif 000018
【図１７】
2019057884.tif 000019
【手続補正書】
【提出日】平成30年8月22日(2018.8.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の光電変換部を各々が有する複数の画素が２次元状に配された画素アレイ部と、
前記複数の画素から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換部を含む信号処理部と、を有し、
前記複数の画素の一部の画素が、前記複数の光電変換部のうちのＮ個（Ｎは１以上の整数）の光電変換部で生成された電荷に基づく第１のアナログ信号と前記複数の光電変換部のうち前記Ｎ個の光電変換部を含むＭ個（ＭはＮより大きい２以上の整数）の光電変換部で生成された電荷に基づく第２のアナログ信号とをそれぞれ出力し、
前記複数の画素の他の一部の画素が、前記第２のアナログ信号を出力し、
前記信号処理部に出力される前記第２のアナログ信号の数は、前記第１のアナログ信号の数よりも多く、
前記信号処理部は、前記アナログデジタル変換部が前記第１のアナログ信号のアナログデジタル変換を終了する前に、前記一部の画素から前記第１のアナログ信号と前記第２のアナログ信号とをそれぞれ受ける
ことを特徴とする撮像装置。
【請求項２】
あるフレームにおいて、前記一部の画素が前記第１のアナログ信号と前記第２のアナログ信号とをそれぞれ出力し、前記他の一部の画素が前記第２のアナログ信号を出力する
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記信号処理部は、アナログ信号保持部を含み、
前記一部の画素から出力された前記第１のアナログ信号は前記アナログ信号保持部で保持され、
前記アナログデジタル変換部が前記アナログ信号保持部に保持された前記第１のアナログ信号を受ける前に、前記信号処理部が前記第２のアナログ信号を受ける
ことを特徴とする請求項１又は２記載の撮像装置。
【請求項４】
前記複数の画素は、複数の行及び複数の列に渡って配されており、
第１の行に配された複数の画素が、前記第１のアナログ信号と前記第２のアナログ信号とをそれぞれ出力し、
前記第１の行とは異なる第２の行に配された複数の画素が、前記第１のアナログ信号を出力せずに前記第２のアナログ信号を出力する
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記複数の画素の各々は、前記複数の光電変換部が保持する電荷が転送される電荷保持部と、前記電荷保持部の電圧に応じたアナログ信号を出力する増幅部とを更に有し、
前記第１の行に配された画素と、前記第２の行に配された画素とは、前記電荷保持部のリセットから前記第２のアナログ信号の前記電荷保持部への転送が終了するまでの期間の長さが同じである
ことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記アナログデジタル変換部は、行方向に配された複数のアナログデジタル変換回路を有し、
各々の前記アナログデジタル変換回路は、各列に配された画素からのアナログ信号をアナログデジタル変換する
ことを特徴とする請求項４記載の撮像装置。
【請求項７】
前記アナログ信号保持部は、複数の信号保持回路を有し、
前記複数の信号保持回路の各々は、
入力ノードと、
第１のスイッチを介して前記入力ノードに接続された信号保持部と、
前記第１のスイッチと前記信号保持部との間のノードに入力端子が接続された第１のアンプと、
前記第１のアンプの出力端子に第２のスイッチを介して接続された出力ノードと、
前記入力ノードに接続された入力端子を有し、出力端子が第３のスイッチを介して前記出力ノードに接続された第２のアンプと、を有する
ことを特徴とする請求項３記載の撮像装置。
【請求項８】
前記複数の信号保持回路の各々は、
前記入力ノードと前記第１のスイッチとの間に設けられた第４のスイッチと、
前記第１のスイッチと前記第４のスイッチとの間のノードに接続された第２の信号保持部と、を更に有する
ことを特徴とする請求項７記載の撮像装置。
【請求項９】
前記信号処理部は、
前記画素から出力されたアナログ信号を保持する第２のアナログ信号保持部を更に有し、
前記アナログ信号保持部に保持された前記第１のアナログ信号を前記アナログデジタル変換部に出力する前に、前記第２のアナログ信号を前記第２のアナログ信号保持部で保持するように構成されている
ことを特徴とする請求項３記載の撮像装置。
【請求項１０】
前記アナログ信号保持部は、複数の信号保持回路を有し、
前記複数の信号保持回路の各々は、
入力ノードと、
第１のスイッチを介して前記入力ノードに一方の端子が接続された信号保持部と、
前記信号保持部の他方の端子に接続された第１のアンプと、
前記第１のアンプの出力端子に第２のスイッチを介して接続された出力ノードと、を有し、
前記第２のアナログ信号保持部は、
第３のスイッチを介して前記入力ノードに一方の端子が接続された第２の信号保持部と、
前記第２の信号保持部の他方の端子に接続された第２のアンプと、
前記第２のアンプの出力端子と前記出力ノードとに接続された第４のスイッチと、を有する
ことを特徴とする請求項９に記載の撮像装置。
【請求項１１】
前記複数の信号保持回路の各々は、
前記信号保持部の前記他方の端子と前記第１のアンプの前記出力端子との間の接続状態を制御する第５のスイッチと、
前記信号保持部の前記一方の端子と前記第１のアンプの前記出力端子との間の接続状態を制御する第６のスイッチと、
前記第２の信号保持部の前記他方の端子と前記第２のアンプの前記出力端子との間の接続状態を制御する第７のスイッチと、
前記第２の信号保持部の前記一方の端子と前記第２のアンプの前記出力端子との間の接続状態を制御する第８のスイッチと、を更に有する
ことを特徴とする請求項１０記載の撮像装置。
【請求項１２】
前記第５のスイッチ及び前記第６のスイッチを制御する制御部を更に有し、
前記制御部は、前記第５のスイッチをオフ、前記第６のスイッチをオンに制御した後、前記第５のスイッチをオン、前記第６のスイッチをオフに制御することにより、前記第１のアンプのオフセットを除去するように構成されている
ことを特徴とする請求項１１記載の撮像装置。
【請求項１３】
前記制御部は、前記第７のスイッチをオフ、前記第８のスイッチをオンに制御した後、前記第７のスイッチをオン、前記第８のスイッチをオフに制御することにより、前記第２のアンプのオフセットを除去するように更に構成されている
ことを特徴とする請求項１２記載の撮像装置。
【請求項１４】
前記第１のアナログ信号は焦点距離検出用の信号であり、
前記第２のアナログ信号は画像取得用の信号である
ことを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置。
【請求項１５】
第１の光電変換部、第２の光電変換部、前記第１の光電変換部と接続された第１の転送トランジスタ、及び前記第２の光電変換部と接続された第２の転送トランジスタを各々が有する複数の画素が２次元状に配された画素アレイ部を有する撮像装置の駆動方法であって、
前記複数の画素の一部の画素において前記第１の転送トランジスタをオンにして第１のアナログ信号を出力する第１のステップと、
前記第１のステップの後に、前記一部の画素において前記第１の転送トランジスタ及び前記第２の転送トランジスタをオンにして第２のアナログ信号を出力する第２のステップと、
前記第１のアナログ信号をアナログデジタル変換する第３のステップと、
前記第２のアナログ信号をアナログデジタル変換する第４のステップと、
前記複数の画素の他の一部の画素において、前記第１の転送トランジスタ及び前記第２の転送トランジスタをオンにして前記第２のアナログ信号を出力する第５のステップと、を有し、
前記画素アレイ部から出力される、前記第２のアナログ信号の数が、前記第１のアナログ信号の数よりも多く、
前記第３のステップが終了する前に、前記第２のステップが行われる
ことを特徴とする撮像装置の駆動方法。
【請求項１６】
前記第３のステップを開始する前に、前記第２のステップを終了する
ことを特徴とする請求項１５記載の撮像装置の駆動方法。
【請求項１７】
前記複数の画素は、複数の行及び複数の列に渡って配されており、
第１のフレームにおいて、
第１の行に配された複数の画素が前記第１のアナログ信号及び前記第２のアナログ信号をそれぞれ出力し、
第２の行に配された複数の画素が前記第２のアナログ信号を出力し、前記第１のアナログ信号を出力せず、
前記第１のフレームとは異なる第２のフレームにおいて、
前記第１の行に配された複数の画素が前記第２のアナログ信号を出力し、前記第１のアナログ信号を出力せず、
前記第２の行に配された複数の画素が前記第１のアナログ信号及び前記第２のアナログ信号をそれぞれ出力する
ことを特徴とする請求項１６記載の撮像装置の駆動方法。
【請求項１８】
前記複数の画素の各々は、前記第１の光電変換部及び前記第２の光電変換部がそれぞれ保持する電荷が転送される電荷保持部を更に有し、
前記第１の行に配された画素と、前記第２の行に配された画素とは、前記電荷保持部のリセットから前記第２のアナログ信号の前記電荷保持部への転送が終了するまでの期間の長さが同じである
ことを特徴とする請求項１７記載の撮像装置の駆動方法。
【請求項１９】
請求項１乃至１４のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理装置と
を有することを特徴とする撮像システム。
【請求項２０】
移動体であって、
請求項１乃至１４のいずれか１項に記載の撮像装置と、
前記撮像装置の前記画素から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一観点によれば、複数の光電変換部を各々が有する複数の画素が２次元状に配された画素アレイ部と、前記複数の画素から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換部を含む信号処理部と、を有し、前記複数の画素の一部の画素が、前記複数の光電変換部のうちのＮ個（Ｎは１以上の整数）の光電変換部で生成された電荷に基づく第１のアナログ信号と前記複数の光電変換部のうち前記Ｎ個の光電変換部を含むＭ個（ＭはＮより大きい２以上の整数）の光電変換部で生成された電荷に基づく第２のアナログ信号とをそれぞれ出力し、前記複数の画素の他の一部の画素が、前記第２のアナログ信号を出力し、前記信号処理部に出力される前記第２のアナログ信号の数は、前記第１のアナログ信号の数よりも多く、前記信号処理部は、前記アナログデジタル変換部が前記第１のアナログ信号のアナログデジタル変換を終了する前に、前記一部の画素から前記第１のアナログ信号と前記第２のアナログ信号とをそれぞれ受ける撮像装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明の他の一観点によれば、第１の光電変換部、第２の光電変換部、前記第１の光電変換部と接続された第１の転送トランジスタ、及び前記第２の光電変換部と接続された第２の転送トランジスタを各々が有する複数の画素が２次元状に配された画素アレイ部を有する撮像装置の駆動方法であって、前記複数の画素の一部の画素において前記第１の転送トランジスタをオンにして第１のアナログ信号を出力する第１のステップと、前記第１のステップの後に、前記一部の画素において前記第１の転送トランジスタ及び前記第２の転送トランジスタをオンにして第２のアナログ信号を出力する第２のステップと、前記第１のアナログ信号をアナログデジタル変換する第３のステップと、前記第２のアナログ信号をアナログデジタル変換する第４のステップと、前記複数の画素の他の一部の画素において、前記第１の転送トランジスタ及び前記第２の転送トランジスタをオンにして前記第２のアナログ信号を出力する第５のステップと、を有し、前記画素アレイ部から出力される、前記第２のアナログ信号の数が、前記第１のアナログ信号の数よりも多く、前記第３のステップが終了する前に、前記第２のステップが行われる撮像装置の駆動方法が提供される。