(57)【要約】【課題】リンギングを抑制すると共に、差動信号の電圧がハイレベルの電圧から下がり過ぎることも抑制可能なリンギング抑制回路を提供する。【解決手段】一対の高電位側信号線３Ｈ及び低電位側信号線３Ｌによりハイレベル及びローレベルに変化する差動信号を伝送する伝送線路３に接続され、前記差動信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路１１は、リンギング抑制部２０と、停止部３０と、を備える。リンギング抑制部２０は、差動信号がハイレベルに変化した場合に、ｎＭＯＳ２１をオンして信号線３Ｈ,３Ｌ間のインピーダンスを低下させることで、リンギングを抑制する。停止部３０は、差動信号の電圧が、ハイレベルの電圧より低い低下判定電圧よりも低下したと判定すると、ｐＭＯＳ３１をオフしてリンギング抑制部２０によるインピーダンスの低下を停止させる。【選択図】図１
2019161586.tif 000002
【特許請求の範囲】
【請求項１】
一対の高電位側信号線（３Ｈ）及び低電位側信号線（３Ｌ）によりハイレベル及びローレベルに変化する差動信号を伝送する伝送線路（３）に接続され、前記差動信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路であって、
前記差動信号が前記ローレベルから前記ハイレベルに変化した場合に、前記一対の信号線間のインピーダンスを低下させるように構成されたリンギング抑制部（２０，４０）と、
前記差動信号の電圧が、前記ハイレベルの電圧より低い所定の低下判定電圧よりも低下したと判定すると、前記リンギング抑制部による前記インピーダンスの低下を停止させるように構成された停止部（３０）と、
を備えるリンギング抑制回路。
【請求項２】
請求項１に記載のリンギング抑制回路であって、
前記リンギング抑制部は、前記インピーダンスを一定時間低下させるように構成されている、
リンギング抑制回路。
【請求項３】
請求項１又は請求項２に記載のリンギング抑制回路であって、
前記リンギング抑制部（４０）は、前記差動信号の前記ローレベルから前記ハイレベルへの変化に伴って前記差動信号にリンギングが発生したと判定すると、前記インピーダンスを低下させるように構成されている、
リンギング抑制回路。
【請求項４】
請求項３に記載のリンギング抑制回路であって、
前記リンギング抑制部は、前記差動信号の電圧が、前記ハイレベルの電圧以上に設定されたリンギング判定電圧を超えたと判定した場合に、前記リンギングが発生したと判定するように構成されている、
リンギング抑制回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一対の高電位側信号線及び低電位側信号線により差動信号を伝送する伝送線路に接続され、前記差動信号の伝送に伴い発生するリンギングを抑制する回路に関する。
【背景技術】
【０００２】
伝送線路を介してデジタル信号を伝送する場合、受信側においては、信号レベルが変化するタイミングで信号エネルギーの一部が反射することで、オーバーシュートやアンダーシュートのような波形の歪み、すなわちリンギングが生じる問題がある。
【０００３】
下記特許文献１には、差動信号のレベルが変化したことを検出すると、一対の信号線間に設けられたスイッチング素子を一定時間オンして、信号線間のインピーダンスを低下させることにより、リンギングを抑制するリンギング抑制回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２４４２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発明者の詳細な検討の結果、下記の課題が見出された。
特許文献１に記載の技術を、差動信号のローレベルからハイレベルへの変化に対して適用した場合、信号線間のインピーダンスを低下させることにより、差動信号の電圧がハイレベルの電圧から低下し過ぎてしまい、通信に支障が生じる可能性がある。
【０００６】
そこで、本開示の１つの局面は、リンギングを抑制すると共に、差動信号の電圧がハイレベルの電圧から下がり過ぎることも抑制可能なリンギング抑制回路を提供する。
【課題を解決するための手段】
【０００７】
本開示の１つの態様によるリンギング抑制回路は、一対の高電位側信号線（３Ｈ）及び低電位側信号線（３Ｌ）によりハイレベル及びローレベルに変化する差動信号を伝送する伝送線路（３）に、接続される。そして、このリンギング抑制回路は、差動信号の伝送に伴い発生するリンギングを抑制するために、リンギング抑制部（２０，４０）を備える。更に、このリンギング抑制回路は、停止部（３０）を備える。
【０００８】
リンギング抑制部は、差動信号がローレベルからハイレベルに変化した場合に、一対の信号線間のインピーダンスを低下させる。このため、リンギングが抑制される。
停止部は、差動信号の電圧がハイレベルの電圧より低い所定の低下判定電圧よりも低下したと判定すると、リンギング抑制部によるインピーダンスの低下を停止させる。このため、差動信号の電圧がハイレベルの電圧から下がり過ぎてしまうことも抑制される。ここで言うハイレベルの電圧とは、ハイレベルの電圧の標準値である。
【０００９】
尚、この欄及び特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態のリンギング抑制回路を備えたＥＣＵの構成を示すブロック図である。
【図２】第１実施形態の停止制御部の動作を表すフローチャートである。
【図３】第１実施形態のリンギング抑制部の、有効時における等価回路である。
【図４】シミュレーションを実施したネットワークの構成図である。
【図５】第１実施形態のリンギング抑制部の作用を表すシミュレーション結果の波形である。
【図６】第１実施形態のリンギング抑制回路の作用を表すシミュレーション結果の波形である。
【図７】第２実施形態のリンギング抑制回路を備えたＥＣＵの構成を示すブロック図である。
【図８】第２実施形態の抑制制御部の動作を表すフローチャートである。
【図９】第２実施形態のリンギング抑制回路の作用を表すシミュレーション結果の波形である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら、本開示の実施形態を説明する。
［１．第１実施形態］
［１−１．構成］
図１に示すように、第１実施形態のリンギング抑制回路１１は、他のＥＣＵと通信するＥＣＵ１に、受信回路１２と共に備えられている。尚、受信回路１２は、送受信回路であっても良いし、送信回路であっても良い。ＥＣＵは、「Electronic Control Unit」の略である。
【００１２】
リンギング抑制回路１１は、伝送線路３を構成する高電位側信号線３Ｈと低電位側信号線３Ｌとの間に、受信回路１２と共に並列に接続されている。
伝送線路３は、高電位側信号線３Ｈ及び低電位側信号線３Ｌによってハイレベル及びローレベルに変化する差動信号を伝送する。つまり、伝送線路３は、差動伝送路である。
【００１３】
本実施形態では、伝送線路３が非ドライブ状態の場合に、高電位側信号線３Ｈと低電位側信号線３Ｌとの両方が、中間電圧として例えば１．５Ｖになる。そして、両方の信号線３Ｈ，３Ｌが１．５Ｖの場合、差動信号の電圧（即ち、差動電圧）は、ローレベルの電圧としての０Ｖになる。つまり、差動信号はローレベルとなる。本実施形態において、０Ｖは、ローレベルの差動電圧の標準値である。
【００１４】
また、伝送線路３が、図示されない送信回路によってドライブされると、高電位側信号線３Ｈは例えば２．５Ｖになり、低電位側信号線３Ｌは例えば０．５Ｖになる。このため、差動電圧は、ハイレベルの電圧としての２Ｖになる。つまり、差動信号はハイレベルになる。本実施形態において、２Ｖは、ハイレベルの差動電圧の標準値である。
【００１５】
尚、図示はされていないが、高電位側信号線３Ｈと低電位側信号線３Ｌとの両端は、例えば１２０Ωの抵抗素子により終端されている。
また、本実施形態において、通信プロトコルは、例えば車載ＬＡＮのプロトコルの１つであるＣＡＮである。ＣＡＮは登録商標である。ＣＡＮにおいて、差動信号のローレベルは、レセッシブと呼ばれ、差動信号のハイレベルは、ドミナントと呼ばれる。
【００１６】
リンギング抑制回路１１は、伝送線路３における差動信号の伝送に伴って発生するリンギングを抑制するためのリンギング抑制部（以下、抑制部）２０と、所定の条件が成立すると抑制部２０の機能を強制的に停止させる停止部３０と、を備える。
【００１７】
抑制部２０は、信号線３Ｈ，３Ｌ間のインピーダンスを低下させるためのスイッチング素子として、ＮチャネルＭＯＳＦＥＴ（以下、ｎＭＯＳ）２１を備える。更に、抑制部２０は、ｎＭＯＳ２１を制御する回路として、コンデンサ２２及び抵抗素子２３の直列回路を備える。
【００１８】
ｎＭＯＳ２１のドレインは、高電位側信号線３Ｈに接続されている。コンデンサ２２の抵抗素子２３側とは反対側の端子も、高電位側信号線３Ｈに接続されている。また、抵抗素子２３のコンデンサ２２側とは反対側の端子は、低電位側信号線３Ｌに接続されている。そして、コンデンサ２２と抵抗素子２３との共通接続点は、ｎＭＯＳ２１のゲートに接続されている。
【００１９】
停止部３０は、抑制部２０の機能（即ち、リンギング抑制機能）を停止させるためのスイッチング素子として、ＰチャネルＭＯＳＦＥＴ（以下、ｐＭＯＳ）３１を備える。更に、停止部３０は、コンパレータ３２と、コンパレータ３２の出力に基づきｐＭＯＳ３１を制御する停止制御部３３と、を備える。停止制御部３３は、受信回路１２に備えられているが、受信回路１２とは別に設けられても良い。
【００２０】
ｐＭＯＳ３１のドレインとソースは、ｎＭＯＳ２１のソースと低電位側信号線３Ｌとの間に接続されている。また、ｐＭＯＳ３１のゲートは、停止制御部３３に接続されている。
【００２１】
コンパレータ３２は、高電位側信号線３Ｈの電圧（以下、ＶＨ）と、所定の低下閾値電圧（以下、ＶｔｈＬ）とを比較し、ＶＨがＶｔｈＬよりも低下すると、当該コンパレータ３２の出力信号を例えばハイにする。コンパレータ３２の出力信号は、停止制御部３３に入力される。
【００２２】
ＶｔｈＬは、差動信号がハイレベルの場合のＶＨ（即ち、２．５Ｖ）よりも低い電圧であり、本実施形態では例えば１．５Ｖに設定されている。
本実施形態では、差動信号がハイレベルに変化した場合に、低電位側信号線３Ｌの電圧（以下、ＶＬ）が０．５Ｖであると仮定している。そして、差動電圧が、ハイレベルの電圧（即ち２Ｖ）より低い低下判定電圧の一例である「１Ｖ＝ＶｔｈＬ−０．５Ｖ」よりも低下したか否かを、コンパレータ３２によって判定している。
【００２３】
尚、ＶｔｈＬは１．５Ｖ以外でも良い。つまり、低下判定値は１Ｖ以外でも良い。また、例えば、ＶＨとＶＬとの差（即ち、差動電圧）がオペアンプ等によって検出され、その検出された差動電圧と、低下判定電圧（例えば１Ｖ）とが、コンパレータ３２によって比較されても良い。
【００２４】
停止制御部３３は、通常は、ｐＭＯＳ３１をオンさせる。
そして、停止制御部３３は、図２のＳ１１０に示すように、差動電圧が低下判定電圧としての１Ｖよりも低下したか否かを、コンパレータ３２の出力信号に基づいて判定する。具体的には、停止制御部３３は、コンパレータ３２の出力信号がハイであれば、ＶＨがＶｔｈＬよりも低下した、即ち、差動電圧が低下判定電圧よりも低下した、と判定する。
【００２５】
停止制御部３３は、差動電圧が低下判定電圧よりも低下したと判定すると、図２のＳ１２０に示すように、ｐＭＯＳ３１を、通信の１ビット時間よりも短い一定時間ＴＳだけオフさせ、その後、上記Ｓ１１０の判定を再び行う。
【００２６】
ｐＭＯＳ３１がオフされると、ｎＭＯＳ２１が信号線３Ｈ，３Ｌ間から切り離されるため、抑制部２０によるインピーダンスの低下は強制的に停止される。
尚、上記一定時間ＴＳは、受信回路１２中のクロックを用いて計測される。また、一定時間ＴＳは、例えば、コンデンサ及び抵抗素子等で構成されるアナログの充放電回路によって計測されても良い。
【００２７】
［１−２．抑制部２０の作用］
ｐＭＯＳ３１がオンされて、ｎＭＯＳ２１のソースが低電位側信号線３Ｌに接続されている場合に、抑制部２０の機能が有効となる。
【００２８】
このため、ここでは、図３に示すように、ｎＭＯＳ２１のソースが低電位側信号線３Ｌに常時接続されているとして、抑制部２０の作用を説明する。
また、図３に示す抑制部２０を備えるＥＣＵ１が、図４に示すトポロジのネットワークに接続されると共に、このネットワークにおけるＥＣＵ２〜６のうちの１つ（例えばＥＣＵ３）が送信した場合の、シミュレーション結果の波形を、図５に示す。
【００２９】
尚、図４において、Ｊ／Ｃ（即ち、ジャンクション）７は、各ＥＣＵ１〜６の伝送線路を接続する接続部である。また、図５において、送信電圧とは、送信側におけるＶＨとＶＬを意味している。また、図５及び後述する他の図において、受信電圧とは、受信側におけるＶＨを意味している。また、図５及び以下の説明において、ゲート電圧とは、詳しくは、ゲート−ソース間電圧である。図５においては、横軸が０秒（即ち0.0E+00）と１マイクロ秒（即ち1.0E-06）の各時点で、送信側での伝送線路３のドライブが開始されており、逆に、０．５マイクロ秒（即ち5.0E-07）と１．５マイクロ秒（即ち1.5E-06）の各時点で、送信側での伝送線路３のドライブが停止されている。
【００３０】
抑制部２０では、差動信号がローレベルからハイレベルに変化すると、コンデンサ２２が抵抗素子２３を介して充電され始める。
コンデンサ２２の充電が始まると、抵抗素子２３に電流が流れるため、図５に示されるように、ｎＭＯＳ２１のゲート電圧（即ち、ゲート−ソース間電圧）が上昇して、ｎＭＯＳ２１がオンする。そして、コンデンサ２２の充電が進み、抵抗素子２３に流れる電流（即ち、充電電流）が減少すると、ｎＭＯＳ２１がオフする。
【００３１】
このため、ｎＭＯＳ２１は、差動信号がハイレベルに変化して、コンデンサ２２の充電によりゲート電圧が当該ｎＭＯＳ２１のオン閾値電圧を超えてから、コンデンサ２２の充電電流が減少してゲート電圧がオン閾値電圧より低くなるまでの一定時間だけ、オンする。図５において、Ｔｏｎは、ｎＭＯＳ２１がオンする時間（即ち、オン時間）である。このオン時間Ｔｏｎは、ｐＭＯＳ３１がオフされる一定時間ＴＳよりも短い。また、オン時間Ｔｏｎは、コンデンサ２２の静電容量と抵抗素子２３の抵抗値によって変えることができる。
【００３２】
そして、ｎＭＯＳ２１がオンすると、信号線３Ｈ，３Ｌ間が、ｎＭＯＳ２１のオン抵抗で接続されることになる。よって、ｎＭＯＳ２１がオンすると、信号線３Ｈ，３Ｌ間のインピーダンスが低下し、このインピーダンスの低下により、差動信号に生じるリンギングが抑制される。
【００３３】
図５の最下段において、実線の波形は、抑制部２０がある場合のＶＨの波形であり、点線の波形は、抑制部２０がない場合のＶＨの波形である。図５の最下段において、点線の円で囲まれた部分に示されるように、抑制部２０のｎＭＯＳ２１がオンすることにより、ＶＨの立ち上がり時における脈動（即ち、リンギング）が抑制されている。
【００３４】
［１−３．停止部３０の作用］
抑制部２０が信号線３Ｈ，３Ｌ間のインピーダンスを低下させた場合に、差動電圧がハイレベルの電圧から低下し過ぎてしまい、ローレベルと誤認識されてしまう可能性がある。
【００３５】
このため、停止部３０は、ＶＨがＶｔｈＬよりも低下したことをコンパレータ３２によって検出すると、差動電圧が低下判定電圧よりも低下したと判定して、ｐＭＯＳ３１をオフすることにより、抑制部２０によるインピーダンスの低下を停止させる。よって、差動電圧がハイレベルの電圧から下がり過ぎてしまうことが抑制される。
【００３６】
ここで、図１に示すＥＣＵ１が、図４に示したネットワークに接続されると共に、このネットワークにおけるＥＣＵ２〜６のうちの１つが送信した場合の、シミュレーション結果の波形を、図６に示す。
【００３７】
尚、図６において、送信側におけるＶＨとＶＬ（即ち、送信電圧）は、図５と同じである。図６においても、図５と同様に、横軸が０秒の時点で、送信側での伝送線路３のドライブが開始され、０．５マイクロ秒の時点で、送信側での伝送線路３のドライブが停止されている。また、図６の２段目において、実線の波形は、ＥＣＵ１が停止部３０を備える場合のＶＨの波形であり、点線の波形は、ＥＣＵ１が停止部３０を備えず、図３に示した構成である場合のＶＨの波形である。
【００３８】
図６に示されるように、ｎＭＯＳ２１のオンにより、時刻ｔ１にて、ＶＨがＶｔｈＬよりも低下すると、ｐＭＯＳ３１が一定時間ＴＳだけオフされて、ｎＭＯＳ２１のオンが無効化されることにより、ＶＨの低下が防止される。
【００３９】
［１−４．効果］
以上詳述した第１実施形態によれば、前述の通り、差動信号の伝送に伴い発生するリンギングを抑制すると共に、差動電圧がハイレベルの電圧から下がり過ぎることも抑制することができる。また、抑制部２０は、差動信号がローレベルからハイレベルに変化すると、信号線３Ｈ，３Ｌ間のインピーダンスを一定時間低下させるため、リンギングを抑制する面において高い効果が見込まれる。そして、インピーダンスを低下させる時間が長すぎて、差動電圧が下がり過ぎてしまうような場合でも、その差動電圧の下がり過ぎが停止部３０により抑制される。
【００４０】
［２．第２実施形態］
［２−１．第１実施形態との相違点］
第２実施形態は、基本的な構成は第１実施形態と同様であるため、相違点について以下に説明する。尚、第１実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
【００４１】
図７に示す第２実施形態のリンギング抑制回路１３は、第１実施形態の抑制部２０に代えて、抑制部４０を備える。
抑制部４０は、ｎＭＯＳ２１を制御する回路として、コンパレータ４２と、抑制制御部４３と、を備える。抑制制御部４３は、受信回路１２に備えられているが、受信回路１２とは別に設けられても良い。
【００４２】
コンパレータ４２は、ＶＨと、所定のリンギング閾値電圧（以下、ＶｔｈＲ）とを比較し、ＶＨがＶｔｈＲを超えると、当該コンパレータ３２の出力信号を例えばローにする。コンパレータ４２の出力信号は、抑制制御部４３に入力される。
【００４３】
ＶｔｈＲは、差動信号がハイレベルの場合のＶＨ（即ち、２．５Ｖ）以上の電圧であり、本実施形態では例えば２．５Ｖに設定されている。
本第２実施形態においても、差動信号がハイレベルに変化した場合に、ＶＬが０．５Ｖであると仮定している。そして、差動電圧が、ハイレベルの電圧（即ち２Ｖ）以上に設定されたリンギング判定電圧の一例である「２Ｖ＝ＶｔｈＲ−０．５Ｖ」を超えたか否かを、コンパレータ４２によって判定している。
【００４４】
尚、ＶｔｈＲは２．５Ｖより大きくても良い。つまり、リンギング判定値は２Ｖより大きくても良い。また、例えば、差動電圧がオペアンプ等によって検出され、その検出された差動電圧と、リンギング判定電圧（例えば２Ｖ）とが、コンパレータ４２によって比較されても良い。
【００４５】
抑制制御部４３は、通常は、ｎＭＯＳ２１をオフさせる。
そして、抑制制御部４３は、図８のＳ２１０に示すように、差動信号のローレベルからハイレベルへの変化に伴って差動信号にリンギングが発生した否かを、コンパレータ４２の出力信号に基づいて判定する。
【００４６】
具体的には、抑制制御部４３は、コンパレータ４２の出力信号がローであれば、ＶＨがＶｔｈＲを超えた、即ち、差動電圧がリンギング判定電圧を超えた、ということから、リンギングが発生したと判定する。そして、抑制制御部４３は、リンギングが発生したと判定すると、信号線３Ｈ，３Ｌ間のインピーダンスを低下させるために、図８のＳ２２０に示すように、ｎＭＯＳ２１を一定時間ＴＲだけオンさせ、その後、上記Ｓ２１０の判定を再び行う。
【００４７】
尚、この２実施形態においても、ｎＭＯＳ２１がオンされる一定時間ＴＲは、ｐＭＯＳ３１がオフされる一定時間ＴＳよりも短い。また、一定時間ＴＲは、一定時間ＴＳと同様に、受信回路１２中のクロックを用いて計測されても良いし、例えばアナログの充放電回路等によって計測されても良い。
【００４８】
［２−２．抑制部４０及び停止部３０の作用］
図７に示すＥＣＵ１が、図４に示したネットワークに接続されると共に、このネットワークにおけるＥＣＵ２〜６のうちの１つが送信した場合の、シミュレーション結果の波形を、図９に示す。
【００４９】
尚、図６と同様に、図９においても、送信側におけるＶＨとＶＬ（即ち、送信電圧）は、図５と同じである。つまり、図９においても、横軸が０秒の時点で、送信側での伝送線路３のドライブが開始され、０．５マイクロ秒の時点で、送信側での伝送線路３のドライブが停止されている。また、図９の２段目においても、実線の波形は、ＥＣＵ１が停止部３０を備える場合のＶＨの波形であり、点線の波形は、ＥＣＵ１が停止部３０を備えず、ｎＭＯＳ２１のソースが低電位側信号線３Ｌに常時接続された場合のＶＨの波形である。
【００５０】
図９に示されるように、差動信号のハイレベルへの変化に伴い、時刻ｔ２にて、ＶＨがＶｔｈＲを超えると、リンギングを抑制するために、抑制制御部４３がｎＭＯＳ２１を一定時間ＴＲだけオンさせる。ｎＭＯＳ２１のオンによりＶＨは低下する。
【００５１】
そして、時刻ｔ３において、ＶＨがＶｔｈＬよりも低下すると、第１実施形態と同様に、停止制御部３３がｐＭＯＳ３１を一定時間ＴＳだけオフさせて、ｎＭＯＳ２１のオンを無効化する。よって、ＶＨの低下が防止される。
【００５２】
［２−３．効果］
以上詳述した第２実施形態によっても、第１実施形態の効果と同様の効果を奏する。
また、抑制部４０は、リンギングが発生したと判定すると、信号線３Ｈ，３Ｌ間のインピーダンスを低下させるように構成されているため、インピーダンスを低下させる機会が最適化され易い。また、抑制部４０は、差動電圧が、ハイレベルの電圧以上に設定されたリンギング判定電圧を超えたと判定した場合に、リンギングが発生したと判定するように構成されている。このため、差動信号のハイレベルへの変化時に、リンギングの発生を極力早く検知して、ｎＭＯＳ２１のオンによるリンギング抑制を開始することができる。
【００５３】
［３．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
【００５４】
例えば、停止制御部３３は、差動信号のハイレベルへの変化開始タイミング、即ち、伝送線路３のドライブが開始されるタイミングにて、図２に示した動作を開始するように構成されて良い。抑制制御部４３も、差動信号のハイレベルへの変化開始タイミングにて、図８に示した動作を開始するように構成されて良い。
【００５５】
また、停止制御部３３及び抑制制御部４３は、デジタル回路又はアナログ回路、あるいはこれらの組合せによって実現されて良いが、ＣＰＵとＲＡＭ又はＲＯＭ等の半導体メモリとを有するマイクロコンピュータを用いて実現されても良い。
【００５６】
また、上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしても良い。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしても良い。また、上記実施形態の構成の一部を省略しても良い。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換しても良い。尚、特許請求の範囲に記載した文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
【００５７】
また、上述したリンギング抑制回路１１，１２の他、当該リンギング抑制回路１１，１２を構成要素とする通信装置、またはリンギング抑制方法など、種々の形態で本開示を実現することもできる。
【符号の説明】
【００５８】
３…伝送線路、３Ｈ…高電位側信号線、３Ｌ…低電位側信号線、１１，１３…リンギング抑制回路、２０,４０…リンギング抑制部、３０…停止部
【図１】
2019161586.tif 000003
【図２】
2019161586.tif 000004
【図３】
2019161586.tif 000005
【図４】
2019161586.tif 000006
【図５】
2019161586.tif 000007
【図６】
2019161586.tif 000008
【図７】
2019161586.tif 000009
【図８】
2019161586.tif 000010
【図９】
2019161586.tif 000011