(57)【要約】【課題】絶縁層と光電変換層とを積層した撮像素子において、暗電流を低減する。【解決手段】撮像センサ３２に備えられた撮像素子３２Ｓおいて、複数の画素Ｐ各々は、光電変換部１１０を備え、光電変換部１１０は、透明電極１１１、光電変換層１１２、保護層１１３、絶縁層１１４、画素電極１１５を備え、この順で積層化している。そして、保護層１１３は、光電変換層１１２において蓄積される信号電荷とは反対の極性をもつ多数のキャリアを含み、高濃度状態となっている。【選択図】図４
2019057649.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ光電変換部を含む複数の画素が半導体基板上に配置された撮像素子であって、
前記光電変換部が、
入射光を信号電荷に変換する光電変換層と、
前記光電変換層の上に形成された透明電極と、
前記光電変換層の下に形成された保護層と、
前記保護層の下に形成された絶縁層と、
前記絶縁層の下に形成された画素電極とを備えることを特徴とする撮像素子。
【請求項２】
前記保護層が、前記光電変換層に生じる信号電荷とは反対の極性をもつ電荷を含む半導体層によって構成されることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記保護層と前記光電変換層とが、シリコン半導体によって構成される請求項１または２に記載の撮像素子。
【請求項４】
前記光電変換層が、シリコン半導体によって構成され、
前記保護層が、ＣＩＧＳ（カルコパイライト）系化合物半導体によって構成される請求項１または２に記載の撮像素子。
【請求項５】
前記光電変換層は、前記透明電極に第１電圧が印加されているときに、光電変換により生じる信号電荷を蓄積し、前記透明電極に第１電圧よりも高いもしくは低い第２電圧が印加されると、前記光電変換層内の信号電荷を完全に前記透明電極に排出するエネルギーバンドを有することを特徴とする請求項１乃至４のいずれかに記載の撮像素子。
【請求項６】
請求項１乃至５のいずれかに記載の撮像素子を備えたことを特徴とする撮像装置。
【請求項７】
前記撮像素子を含む撮像センサ、測光センサ、測距センサの少なくともいずれか一つを備えていることを特徴とする請求項６に記載の撮像装置。
【請求項８】
請求項１乃至７のいずれかに記載の撮像素子を備えたことを特徴とする画像入力装置。
【請求項９】
前記撮像素子から読み出される画素信号に対し、信号処理を行うことを特徴とする請求項８に記載の画像入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子、撮像装置および画像入力装置に関する。
【背景技術】
【０００２】
カメラのイメージセンサなどに用いられる撮像素子として、半導体上に絶縁層を形成し、その上に金属を積層させたＭＩＳ（Metal Insulator Semiconductor）型撮像素子が知られている。このような撮像素子の中には、光電変換部に光電変換層（光電変換膜）を用いた構成の撮像素子がある。例えば特許文献１では、光電変換層（光電変換膜）の上に透明電極、光電変換層の下に画素電極が配置され、絶縁層が光電変換層と画素電極との間に配置されている。
【０００３】
透明電極に所定電圧を印加することで、光電変換層は受光量に応じた電荷を蓄積する状態となる。そして、それより高い電圧を透明電極に印加することで、光電変換層の蓄積電荷が透明電極に排出され、光電変換層が完全に空乏化する。光電変換層を電荷蓄積状態そして完全空乏化状態にすることによって、相関二重サンプリングを行い、ｋｔｃノイズ（リセットノイズ）を除去することができる（特許文献１参照）。また、光電変換層に量子ドットを含ませ、光電変換層の欠陥準位を低減する撮像素子も知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１２／００４９２３号
【特許文献２】特開２０１６−０３３９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の特許文献１のような構成では、絶縁層と光電変換層との界面準位によって、ノイズの原因となる暗電流が発生する。さらにそのため、光電変換層の十分な空乏化（完全空乏化）が困難となり、相関二重サンプリングによってｋｔｃノイズを確実に除去することが難しい。
【０００６】
したがって、絶縁層と光電変換層とを積層した撮像素子において、暗電流を低減することが求められる。
【課題を解決するための手段】
【０００７】
本発明の撮像素子は、それぞれ光電変換部を含む複数の画素が半導体基板上に配置された撮像素子であって、光電変換部が、入射光を信号電荷に変換する光電変換層と、光電変換層の上に形成された透明電極と、光電変換層の下に形成された保護層と、保護層の下に形成された絶縁層と、絶縁層の下に形成された画素電極とを備える。また、本発明の撮像装置および画像入力装置は、本発明の撮像素子を備える。
【発明の効果】
【０００８】
本発明によれば、絶縁層と光電変換層とを積層した撮像素子において、暗電流を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態であるデジタルカメラのブロック図である。
【図２】撮像センサに使用される固体撮像素子の概略構成図である。
【図３】測距センサに使用される固体撮像素子の概略的構成図である。
【図４】所定の画素の模式的断面図である。
【図５】所定の画素の等価回路図である。
【図６】所定の画素に対する駆動タイミングチャートである。
【図７】光電変換層、保護層をシリコン半導体としたときの光電変換部のエネルギーバンド図である。
【図８】光電変換層をシリコン半導体、保護層をＣＩＧＳ系化合物半導体としたときの光電変換部のエネルギーバンド図である。
【発明を実施するための形態】
【００１０】
以下では、図面を参照して本実施形態であるデジタルカメラについて説明する。図１は、第１の実施形態であるデジタルカメラのブロック図である。
【００１１】
デジタルカメラ１０は、ここでは一眼レフタイプのデジタルカメラとして構成されており、カメラ本体３０と、カメラ本体３０に着脱自在な交換レンズ２０とを備える。カメラ本体３０には、電源スイッチ、撮影スイッチ、撮影モード選択スイッチなどを含む操作スイッチ群５２が設けられている。交換レンズ２０には、光軸方向に沿って移動可能に保持された撮影光学系２２と絞り２４が設けられている。
【００１２】
カメラＣＰＵとともにＲＯＭ、ＲＡＭ、通信インターフェイス回路などを含むシステムコントロール回路４０は、レリーズボタン１０Ｒなどに対する入力操作に従い、レンズ制御回路５６、画像処理回路３４などに制御信号を出力し、露出制御、記録動作などカメラ全体の動作制御を行う。カメラ動作制御のプログラムは、ＲＯＭ５５などの記録媒体に記憶されている。
【００１３】
撮影モードでは、撮影光学系２２を通った被写体からの光が、可動ミラー３３によってファインダ３９へ導かれる。ユーザは、ファインダ３９を通じて被写体を視認することができる。操作スイッチ群５２によってレリーズボタン１０Ｒの半押しが検出されると、焦点調節が実行される。可動ミラー３３に取り付けられたハーフミラー３１によって被写体光が測距センサ３７に入射し、測距センサ３７からの輝度信号に基づいてデフォーカス量が算出される。
【００１４】
レンズＣＰＵ２８は、カメラ本体３０のレンズ制御回路５６からの指令に基づいてレンズ駆動機構２６を制御する。レンズ駆動機構２６は、レンズＣＰＵ２８からの制御信号に従い、撮影光学系２２のフォーカシングレンズを光軸方向に沿って移動させる。一方、ファインダ３９内の測光センサ３８は、レリーズボタン１０Ｒの半押しに応じて被写体の明るさを検出し、輝度データをシステムコントロール回路４０へ送信する。システムコントロール回路４０は、露出値（シャッタスピード、絞り値、感度など）を算出し、カメラ動作設定を行う。
【００１５】
レリーズボタン１０Ｒが全押しされると、可動ミラー３３（ハーフミラー３１も含む）が光路から退避するとともに、システムコントロール回路４０による露出制御によってシャッタ３５、絞り２４がそれぞれ駆動される。これによって、撮影光学系２２を通った光が撮像センサ３２に結像し、被写体像が撮像センサ３２に形成される。
【００１６】
撮像センサ３２は、ここではＣＭＯＳ型固体撮像素子とその周辺回路で構成され、横方向にＭ画素、縦方向にＮ画素の画素を正方配置させた構成になっている。また、撮像センサ３２は単板式カラーイメージセンサとして構成され、例えばベイヤー配列の原色カラーモザイクフィルタアレイがオンチップで設けられている。
【００１７】
撮像センサ駆動回路３６は撮像センサ３２を駆動し、これによって１フレーム分の画素信号が撮像センサ３２から読み出される。読み出された画素信号は、撮像センサ駆動回路３６においてＡ／Ｄ変換された後、画像処理回路３４に送られる。画像処理回路３４は、読み出された１フレーム分の画素信号に対し、色補間処理、ガンマ補正処理、ホワイトバランス調整などを実行し、静止画像データを生成する。
【００１８】
生成された静止画像データは、圧縮あるいは非圧縮状態で画像メモリ（メモリカードなど）５４に記録される。ＬＣＤなどの表示器５０は、撮影モードに関する情報、撮影時のプレビュー画像、撮影後の確認用画像、再生モード時の再生画像などを表示する。
【００１９】
図２は、撮像センサ３２に使用される固体撮像素子（以下、撮像素子という）の概略構成図である。なお、測光センサ３７においても同様の撮像素子が使用されている。
【００２０】
撮像素子３２Ｓには、シリコン（Ｓｉ）から成る基板３２Ｔ上に複数の画素Ｐをマトリクス配列させた画素領域ＰＡが形成され、その周囲には、垂直駆動回路３２Ａ、制御回路３２Ｂ、カラム信号処理回路３２Ｃ、水平駆動回路３２Ｄ、出力回路３２Ｅが設けられている。各画素Ｐは、光電変換部と複数のトランジスタ（転送トランジスタ、リセットトランジスタ、選択トランジスタ、増幅トランジスタなど）とを備える。また、行方向に延びる短冊状の複数の透明電極１１１が行ごとに形成され、各行間は絶縁分離されている。
【００２１】
規則的に複数の画素Ｐを配列させた画素領域ＰＡは、入射した光を光電変換し、生成した信号電荷を増幅してカラム信号処理回路３２Ｃに出力する有効画素領域と、黒レベルの規準となる信号電荷を出力する黒基準画素領域から構成される。なお、有効画素領域の周囲にある黒基準画素領域は、図２において図示しておらず、有効画素領域が画素領域ＰＡとして描かれている。
【００２２】
制御回路３２Ｂは、垂直同期信号、水平同期信号、マスタクロック信号などに基づき、垂直駆動回路３２Ａ、カラム信号処理回路３２Ｃ、水平駆動回路３２Ｄの動作規準となるクロック信号、制御信号などを生成し、各回路へ出力する。
【００２３】
垂直駆動回路３２Ａは、例えばシフトレジスタによって構成され、水平制御線ＨＬを通じて各画素Ｐを行単位で順次垂直方向に選択走査する。具体的に説明すると、垂直駆動回路３２Ａは、画素電極リセット信号、信号電荷リセット信号、行選択信号を生成し、各画素Ｐの受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線ＶＬを通じてカラム信号処理回路３２Ｃへ供給する。
【００２４】
カラム信号処理回路３２Ｃは、例えば画素列ごとに配置され、ＣＤＳ回路（相関二重サンプリング回路）を含む。カラム信号処理回路３２Ｃは、黒基準画素領域の画素から送られてくる画素信号に基づき、入力される１行分の画素信号に対しリセットノイズなどのノイズの除去や信号増幅処理などを、画素列ごとに行う。ＣＤＳ回路では、垂直信号線ＶＬから出力される信号電荷を列ごとに相関二重サンプリングする。
【００２５】
水平駆動回路３２Ｄは、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路３２Ｃ各々を順に選択し、各々のカラム信号処理回３２Ｃから画素信号を出力回路３２Ｅへ出力させる。出力回路３２Ｅは、カラム信号処理回路３２Ｃから送られてくる画素信号を出力し、これによって画素信号が撮像センサ３２から読み出される。
【００２６】
図３は、測距センサ３７に使用される固体撮像素子の概略的構成図である。
【００２７】
固体撮像素子３７Ｓのシリコン基板３７Ｔには、基準画素配列ＳＰと参照画素配列ＴＰとが相対するように配置されている。固体撮像素子３７Ｓはラインセンサの形態をしており、撮影光学系２２から瞳分割された光学像を、同一ライン上に配置される基準画素列ＳＰと参照画素列ＴＰに結像して受光し、それらの画素信号の位相ずれからレンズの焦点ずれ量（デフォーカス量）を算出して焦点検出が行なわれる。
【００２８】
垂直駆動回路３７Ａ、制御回路３７Ｂ、カラム信号処理回路３７Ｃ、水平駆動回路３７Ｄ、出力回路３７Ｅなどの構成および動作は、図２の固体撮像素子３２Ｓと実質的に同じである。また、図２の撮像センサ３２と同様、垂直駆動回路３７Ａとそれぞれ接続する複数の透明電極１１１が、行ごとに配置されている。
【００２９】
図４は、所定の画素Ｐの模式的断面図である。
【００３０】
画素Ｐは、入射する光を電荷信号に変換する光電変換部１１０と、画素電極１１５と、リセットトランジスタ１３０と、増幅トランジスタ１４０と、選択トランジスタ１５０を備える。光電変換部１１０では、上述した透明電極１１１と、光電変換層（光電変換膜）１１２と、保護層１１３と、絶縁層１１４そして画素電極１１５がこの順で積層されている。
【００３１】
透明電極１１１は、ここではＩＴＯ（酸化インジウムスズ）によって構成されている。ただし、酸化亜鉛（ＺｎＯ）などを用いることも可能である。シリコン結晶である光電変換層１１２は、ｐ型のシリコン層（ｐ−Ｓｉ）１１２Ａと、不純物を含まないｉ型のシリコン層（ｉ−Ｓｉ）１１２Ｂから成る。光電変換層１１２は、ここでは行単位で一体化されており、隣接する行の光電変換層１１２とは電気的に分離されている。
【００３２】
保護層１１３は、ｐ型のシリコン層（ｐ＋Ｓｉ）から構成され、光電変換部１１０において生成、蓄積される信号電荷とは反対の極性をもつ電荷を、多数キャリアとして高濃度状態で含んでいる。絶縁層１１４は、ここでは二酸化ケイ素ＳｉＯ２によって構成され、画素電極１１５は、アルミニウム（Ａｌ）によって構成されている。なお、絶縁層１１４をシリコンナイトライド（ＳｉＮ）などで構成してもよい。
【００３３】
リセットトランジスタ１３０は、ここではＭＯＳ型トランジスタとして構成され、ドレインＤに所定電圧Ｖｄｄが印加される。また、リセットトランジスタ１３０のソースＳは、画素電極１１５に接続され、ゲートＧは、画素電極１１５のリセットのための配線ＴＬに接続されている。リセットトランジスタ１３０は、画素電極１１５の電圧を所定電圧Ｖｄｄにリセットする。
【００３４】
増幅トランジスタ１４０は、ここではＭＯＳ型トランジスタとして構成され、ドレインＤに所定電圧Ｖｄｄが印加される。また、増幅トランジスタ１４０のソースＳは選択トランジスタ１５０のドレインＤに接続され、絶縁層３２Ｉの傍のゲートＧは、画素電極１１５に接続されている。増幅トランジスタ１４０は、電荷蓄積状態での画素電極１１５の電圧、空乏状態での画素電極１１５の電圧を増幅し、それぞれ信号電圧、ノイズ電圧として出力する。
【００３５】
選択トランジスタ１５０のゲートＧは、画素選択制御信号線ＳＥＬに接続され、ソースＳは垂直信号線ＶＬに接続されている。
【００３６】
図５は、所定の画素Ｐの等価回路図である。図６は、所定の画素Ｐに対する駆動タイミングチャートである。図５、６を用いて、画素Ｐにおける信号電荷の蓄積から排出までの動作について説明する。
【００３７】
時刻ｔ１において透明電極１１１に所定の高電圧が印加されると、光電変換層１１２がリセットされる（図６の（Ａ）参照）。これによって、それまで蓄積された電荷が完全に排出される。そして、光電変換により生じた電荷が蓄積されていく。図５に示すように、保護層１１３は、等価回路においてダイオードで表される。時刻ｔ２では、画素電極１１５をリセットするため、リセットトランジスタ１３０のゲートＧに所定電圧が印加される（図６の（Ｂ）参照）。
【００３８】
リセット動作完了時（時刻ｔ３）、選択トランジスタ１５０の制御信号電圧を高電圧に設定する。これによって、画素電極１１５の信号電圧を増幅トランジスタ１４０から垂直信号線ＶＬを通じて出力させる。その後、時刻ｔ４のタイミングで信号電圧がカラム信号処理回路３２Ｃに読み出される（図６の（Ｃ）参照）。したがって、時刻ｔ１〜ｔ４までの期間が光電変換層１１２における電荷蓄積時間Ｔとなる。
【００３９】
信号電圧読み出しの後（時刻ｔ５）、透明電極１１１への印加電圧が再び高電圧に設定される（図６の（Ｄ）参照）。これによって、蓄積された信号電荷が透明電極１１１に排出され、光電変換層１１２は、信号電荷が存在しない空乏状態となる。
【００４０】
時刻ｔ６では、蓄積電荷がない状態での画素電極１１５の電圧、すなわちノイズ電圧がカラム信号処理回路３２Ｃへ読み出される（図６の（Ｅ）参照）。カラム信号処理回路３２Ｃは、先に読み出した信号電圧とノイズ電圧との差分を検出する。これによって、リセットノイズを含むノイズ成分が除去された信号が得られる。
【００４１】
時刻ｔ７で選択トランジスタ１５０の制御信号を低電圧に切り替えることによって、画素Ｐの選択動作が終了する。このような動作を各行に対して順次実行し、ローリングシャッタ動作によって撮像を行う。なお、透明電極１１１への電圧印加については、信号電荷蓄状態のときの電圧を相対的に高電圧、電荷排出のときの電圧を相対的に低電圧とすることも可能である。
【００４２】
図７は、光電変換部１１０のエネルギーバンド図である。
【００４３】
図７では、光電変換部１１０の電荷蓄積状態と電荷空乏状態を示している。光電変換は、透明電極１１１がＧＮＤ状態で行われ、ノンドープであるシリコン層１１２Ｂ（ｉ−Ｓｉ）に生じた信号電荷は、画素電極１１５へ流入するのを絶縁層１１４によって阻止される。そのため、信号電荷はシリコン層１１２Ｂ（ｉ−Ｓｉ）に蓄積されていく（図７（ａ）参照）。
【００４４】
この状態で透明電極１１１に所定の電圧が印加されると、シリコン層１１２Ｂ（ｉ−Ｓｉ）の蓄積電荷は、透明電極１１１に排出される（図７（ｂ）参照）。ここで、光電変換層１１２は、所定電圧（第１電圧）が印加されると光電変換によって生じた電荷を蓄積し、第１電圧より高い電圧（第２電圧）が印加されると蓄積電荷を透明電極１１１に完全排出するような、エネルギーバンドを有する。
【００４５】
ところで、シリコン層１１２Ｂ（ｉ−Ｓｉ）と絶縁層１１４との間には界面準位が存在するため、蓄積される信号電荷と同じ極性の不要な電荷（以下、ノイズ電荷という）が発生する。これは、暗電流成分となり、相関二重サンプリングにおけるノイズ低減の障害となる。しかしながら、半導体層である保護層１１３には、蓄積される信号電荷と反対の極性をもつ電荷がキャリアとして高濃度で存在している。
【００４６】
ノイズ電荷は、ノイズ電荷と反対の極性をもつ保護層１１３の電荷と速やかに再結合し、消滅する。その結果、絶縁層１１４と光電変換層１１２との間の界面準位で発生するノイズ電荷が低減される。
【００４７】
上述したように、光電変換層１１２は、蓄積される信号電荷を完全に透明電極１１１に排出し、完全空乏化状態にするエネルギーバンドを有する。よって、蓄積電荷排出前後における画素電極１１５の信号電圧とノイズ電圧とを読み出すことで、相関二重サンプリングを行い、ｋｔｃノイズを除去することができる。特に、保護層１１３が、蓄積信号電荷と反対の電荷を高濃度で多数キャリアとして含むため、効果的なノイズ低減を実現することができる。
【００４８】
このように本実施形態によれば、撮像センサ３２に備えられた撮像素子３２Ｓおいて、複数の画素Ｐ各々は、光電変換部１１０を備え、光電変換部１１０は、透明電極１１１、光電変換層１１２、保護層１１３、絶縁層１１４、画素電極１１５を備え、この順で積層化されている。そして、保護層１１３は、シリコン半導体によって構成され、光電変換層１１２において蓄積される信号電荷とは反対の極性をもつ多数のキャリアを含み、高濃度状態となっている。
【００４９】
撮像センサ３２による本撮影前に適正露出値（露出時間、絞り値、感度など）を算出するためには、測光センサ３８によって被写体明るさを短時間で検出しなければならず、測光センサ３８は撮像センサ３２と比べて高感度性能が要求される。本実施形態では、リセットノイズなどのノイズ成分を相間二重サンプリングによって確実に検出し、高感度化が図れるため、測光センサ３８への適用がより効果的となる。
【００５０】
測距センサ３７についても、本撮影前に被写体距離を短時間で検出し、焦点調節を行う必要がある。しかも、測距センサ３７の場合、測光センサ３８のように隣接画素信号を加算して読み出すことは、分解能の低下すなわち焦点検出精度の低下を招く。本実施形態では、ノイズ除去および高感度化が図れるため、測距センサ３７への適用がより効果的となる。
【００５１】
本実施形態では、光電変換層１１２、保護層１１３いずれもシリコン半導体によって構成されているが、それ以外の半導体によって構成することも可能である。例えば、ＧａＡｓなどの化合物半導体や、カルコパイライト系化合物半導体（以下、ＣＩＧＳ系化合物半導体という）を適用することが可能である。
【００５２】
図８は、光電変換層１１２をシリコン半導体、保護層１１３をＣＩＧＳ系化合物半導体としたときの光電変換部のエネルギーバンド図である。
【００５３】
ＣＩＧＳ系化合物半導体によって構成される保護層ｐ＋ＣＩＧＳは、シリコン層ｉ−Ｓｉと格子整合（格子定数を一致）させ、エネルギーバンドギャップを広げることができる。このようなエネルギーバンドギャップを広げることができるＣＩＧＳ系化合物半導体としては、例えば、銅−アルミニウム−ガリウム−インジウム−イオウ−セレン系混晶、銅−アルミニウム−インジウム−亜鉛−イオウ−セレン系混晶などから成るカルコパイライト構造の化合物半導体を用いることができる。
【００５４】
本実施形態では、撮像センサ３２、測距センサ３７、測光センサ３８が上述した撮像素子を備えているが、いずれか１つであってもよく、画素配列の仕方も２次元配列、ライン状配列に限定されない。また、デジタルカメラ以外の撮像装置においても、上述した撮像素子を適用することも可能である。
【００５５】
例えば、携帯電話などに内蔵されるカメラモジュール、自動車などの車両に搭載可能なカメラ、全天球カメラ、会議システム、セキュリティシステムなどで使用されるカメラなどに用いられる撮影用カメラに適用可能であり、位置検出用の光センサ、距離計測用センサなどにも適用可能である。さらには、画像を読み込む機能を備えたファクシミリ、複写機といった装置に用いられる撮像素子にも適用可能である。
【００５６】
総じて言えば、上述した撮像素子は、入射した光を光電変換して画素データを生成する画像入力装置全般に対して適用することが可能である。画像入力装置は、読み出された画素信号に対して信号処理を行い、画像形成、画像表示、計測値検出のための演算処理などを行ってもよく、あるいは画像形成装置、画像表示装置などに信号処理によって得られた画像データあるいはその他信号を送信することができる。なお、単に撮像素子から読み出された画素データを、他のデバイスあるいはネットワーク上に送信する構成にしてもよい。
【符号の説明】
【００５７】
１０  デジタルカメラ（撮像装置）
３２  撮像センサ
３２Ｓ  撮像素子
３７  測距センサ
３８  測光センサ
１１０  光電変換部
１１１  透明電極
１１２  光電変換層
１１２Ａ  ｐ型シリコン層
１１２Ｂ  ｉ型シリコン層
１１３  保護層
１１４  絶縁層
１１５  画素電極
【図１】
2019057649.tif 000003
【図２】
2019057649.tif 000004
【図３】
2019057649.tif 000005
【図４】
2019057649.tif 000006
【図５】
2019057649.tif 000007
【図６】
2019057649.tif 000008
【図７】
2019057649.tif 000009
【図８】
2019057649.tif 000010