(57)【要約】【課題】薄型化を図った半導体装置および当該半導体装置の製造方法を提供する。【解決手段】半導体装置Ａ１は、素子主面１１および素子裏面１２を有する半導体素子１と、半導体素子１に導通する内部電極２と、半導体素子１および内部電極２の一部を覆う封止樹脂６と、封止樹脂６から露出し、かつ、内部電極２に導通する外部電極３と、を備えており、内部電極２は、素子裏面１２に対向する配線層主面２１１および配線層主面２１１と反対側を向く配線層裏面２１２を有する配線層２１と、配線層主面２１１から厚さ方向（ｚ方向）に突き出た柱状部２２と、を含んでおり、柱状部２２は、ｚ方向に直交する第１方向（ｘ方向）を向き、かつ、封止樹脂６から露出した露出側面２２３を有しており、外部電極３は、露出側面２２３を覆う第１被覆部３１を含んでいる。【選択図】図４
2019161149.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、
前記半導体素子に導通する内部電極と、
前記半導体素子および前記内部電極の一部を覆う封止樹脂と、
前記封止樹脂から露出し、かつ、前記内部電極に導通する外部電極と、
を備えており、
前記内部電極は、前記素子裏面に対向する配線層主面および前記厚さ方向において前記配線層主面と反対側を向く配線層裏面を有する配線層と、前記配線層主面から前記厚さ方向に突き出た柱状部と、を含んでおり、
前記柱状部は、前記厚さ方向に直交する第１方向を向き、かつ、前記封止樹脂から露出した露出側面を有しており、
前記外部電極は、前記露出側面を覆う第１被覆部を含む、
ことを特徴とする半導体装置。
【請求項２】
前記柱状部は、前記素子主面が向く方向と同じ方向を向く頂面を有しており、
前記頂面は、前記封止樹脂に覆われている、
請求項１に記載の半導体装置。
【請求項３】
前記柱状部は、互いに積層された第１シード層および第１めっき層を含んで構成され、
前記第１シード層は、前記配線層主面に接する、
請求項１または請求項２に記載の半導体装置。
【請求項４】
前記配線層は、互いに積層された第２シード層および第２めっき層を含んで構成され、
前記柱状部は、前記第２めっき層に接している、
請求項３に記載の半導体装置。
【請求項５】
前記第１シード層と前記第２シード層とは同じ素材からなり、
前記第１めっき層と前記第２めっき層とは同じ素材からなる、
請求項４に記載の半導体装置。
【請求項６】
前記配線層は、前記露出側面と同じ方向を向き、かつ、前記露出側面に繋がる端面を有しており、
前記外部電極は、前記端面を覆い、かつ、前記第１被覆部に繋がる第２被覆部をさらに含む、
請求項１ないし請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記外部電極は、前記配線層裏面の一部を覆い、かつ、前記第２被覆部に繋がる第３被覆部をさらに含む、
請求項６に記載の半導体装置。
【請求項８】
絶縁性を有する樹脂材料からなる第１絶縁膜をさらに備えており、
前記配線層裏面は、前記外部電極に覆われた電極被覆領域と、前記第１絶縁膜に覆われた絶縁膜被覆領域とを有する、
請求項７に記載の半導体装置。
【請求項９】
前記第１絶縁膜は、前記素子主面と同じ方向を向く絶縁膜主面および当該絶縁膜主面と反対側を向く絶縁膜裏面を有しており、かつ、前記絶縁膜主面から前記絶縁膜裏面まで前記厚さ方向に繋がる開口部を含んでおり、
前記内部電極は、前記開口部に充填された充填部を含む、
請求項８に記載の半導体装置。
【請求項１０】
前記厚さ方向に見て前記開口部に重なり、かつ、前記充填部に繋がる金属層をさらに備えている、
請求項９に記載の半導体装置。
【請求項１１】
前記配線層主面は、前記配線層裏面よりも粗い面である、
請求項１ないし請求項１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記露出側面は、前記配線層主面よりも粗い面である、
請求項１１に記載の半導体装置。
【請求項１３】
前記外部電極は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される、
請求項１ないし請求項１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記半導体素子と前記配線層との間に介在し、これらを導通接合する導電性接合材をさらに備える、
請求項１ないし請求項１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記封止樹脂と前記内部電極との間に介在する第２絶縁膜をさらに備えており、
前記第２絶縁膜には、前記導電性接合材が充填された貫通孔が形成されている、
請求項１４に記載の半導体装置。
【請求項１６】
前記柱状部は、前記厚さ方向に直交する方向を向き、前記封止樹脂に接する樹脂当接側面を有しており、
前記柱状部は、前記厚さ方向に見て前記樹脂当接側面から突き出た突出部を含み、
前記突出部は、前記樹脂当接側面に繋がり、かつ、前記封止樹脂に接する係止面を有する、
請求項１ないし請求項１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記係止面は、前記露出側面と同じ方向を向く、
請求項１６に記載の半導体装置。
【請求項１８】
前記係止面は、前記配線層主面に対向している、
請求項１６に記載の半導体装置。
【請求項１９】
支持基板を準備する工程と、
厚さ方向において互いに反対側を向く配線層主面および配線層裏面を有し、かつ、前記配線層裏面が前記支持基板に対向する配線層、および、前記配線層主面から突き出た柱状部を含む内部電極を形成する内部電極形成工程と、
前記配線層上に半導体素子を導通接合する工程と、
前記半導体素子および前記配線層主面を覆う封止樹脂を形成する工程と、
前記支持基板を取り除く工程と、
前記柱状部に、前記厚さ方向に直交する第１方向を向き、かつ、前記封止樹脂から露出した露出側面を形成する工程と、
前記露出側面を覆う外部電極を形成する外部電極形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２０】
前記内部電極形成工程は、電解めっきによる、
請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記外部電極形成工程は、無電解めっきによる、
請求項１９または請求項２０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体素子を搭載した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＳＯＮパッケージ（Small Outline Non-leaded package）やＱＦＮパッケージ（Quad Flat Non-leaded package）などのリードレスパッケージ型の半導体装置が存在する。リードレスパッケージ型の半導体装置は、半導体素子を封止した封止樹脂から外部接続用の端子が突出していないため、半導体装置の小型化や薄型化に有利である。たとえば特許文献１には、このようなリードレスパッケージ型の半導体装置が開示されている。
【０００３】
特許文献１に記載の半導体装置は、半導体素子、リードフレーム、複数のワイヤおよび封止樹脂を備えている。リードフレームは、たとえば銅からなる。リードフレームは、ダイパッド部および複数のリード部を有する。ダイパッド部は、半導体素子を支持する。複数のリード部はそれぞれ、ワイヤを介して半導体素子と電気的に接続されている。複数のリード部は、半導体装置を電子機器などの回路基板に実装する際の上記外部接続用の端子である。封止樹脂は、半導体素子を覆う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１８８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の半導体装置において、リードフレームは金属板（銅板）を加工することで形成されている。このようなリードフレーム構造の半導体装置は、薄型化を図る上で改善の余地があった。
【０００６】
本開示は、上記課題に鑑みて創作されたものであり、その目的は、薄型化を図った半導体装置および当該半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、前記半導体素子に導通する内部電極と、前記半導体素子および前記内部電極の一部を覆う封止樹脂と、前記封止樹脂から露出し、かつ、前記内部電極に導通する外部電極と、を備えており、前記内部電極は、前記素子裏面に対向する配線層主面および前記厚さ方向において前記配線層主面と反対側を向く配線層裏面を有する配線層と、前記配線層主面から前記厚さ方向に突き出た柱状部と、を含んでおり、前記柱状部は、前記厚さ方向に直交する第１方向を向き、かつ、前記封止樹脂から露出した露出側面を有しており、前記外部電極は、前記露出側面を覆う第１被覆部を含むことを特徴とする。
【０００８】
前記半導体装置の好ましい実施の形態においては、前記柱状部は、前記素子主面が向く方向と同じ方向を向く頂面を有しており、前記頂面は、前記封止樹脂に覆われている。
【０００９】
前記半導体装置の好ましい実施の形態においては、前記柱状部は、互いに積層された第１シード層および第１めっき層を含んで構成され、前記第１シード層は、前記配線層主面に接する。
【００１０】
前記半導体装置の好ましい実施の形態においては、前記配線層は、互いに積層された第２シード層および第２めっき層を含んで構成され、前記柱状部は、前記第２めっき層に接している。
【００１１】
前記半導体装置の好ましい実施の形態においては、前記第１シード層と前記第２シード層とは同じ素材からなり、前記第１めっき層と前記第２めっき層とは同じ素材からなる。
【００１２】
前記半導体装置の好ましい実施の形態においては、前記配線層は、前記露出側面と同じ方向を向き、かつ、前記露出側面に繋がる端面を有しており、前記外部電極は、前記端面を覆い、かつ、前記第１被覆部に繋がる第２被覆部をさらに含む。
【００１３】
前記半導体装置の好ましい実施の形態においては、前記外部電極は、前記配線層裏面の一部を覆い、かつ、前記第２被覆部に繋がる第３被覆部をさらに含む。
【００１４】
前記半導体装置の好ましい実施の形態においては、絶縁性を有する樹脂材料からなる第１絶縁膜をさらに備えており、前記配線層裏面は、前記外部電極に覆われた電極被覆領域と、前記第１絶縁膜に覆われた絶縁膜被覆領域とを有する。
【００１５】
前記半導体装置の好ましい実施の形態においては、前記第１絶縁膜は、前記素子主面と同じ方向を向く絶縁膜主面および当該絶縁膜主面と反対側を向く絶縁膜裏面を有しており、かつ、前記絶縁膜主面から前記絶縁膜裏面まで前記厚さ方向に繋がる開口部を含んでおり、前記内部電極は、前記開口部に充填された充填部を含む。
【００１６】
前記半導体装置の好ましい実施の形態においては、前記厚さ方向に見て前記開口部に重なり、かつ、前記充填部に繋がる金属層をさらに備えている。
【００１７】
前記半導体装置の好ましい実施の形態においては、前記配線層主面は、前記配線層裏面よりも粗い面である。
【００１８】
前記半導体装置の好ましい実施の形態においては、前記露出側面は、前記配線層主面よりも粗い面である。
【００１９】
前記半導体装置の好ましい実施の形態においては、前記外部電極は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。
【００２０】
前記半導体装置の好ましい実施の形態においては、前記半導体素子と前記配線層との間に介在し、これらを導通接合する導電性接合材をさらに備える。
【００２１】
前記半導体装置の好ましい実施の形態においては、前記封止樹脂と前記内部電極との間に介在する第２絶縁膜をさらに備えており、前記第２絶縁膜には、前記導電性接合材が充填された貫通孔が形成されている。
【００２２】
前記半導体装置の好ましい実施の形態においては、前記柱状部は、前記厚さ方向に直交する方向を向き、前記封止樹脂に接する樹脂当接側面を有しており、前記柱状部は、前記厚さ方向に見て前記樹脂当接側面から突き出た突出部を含み、前記突出部は、前記樹脂当接側面に繋がり、かつ、前記封止樹脂に接する係止面を有する。
【００２３】
前記半導体装置の好ましい実施の形態においては、前記係止面は、前記露出側面と同じ方向を向く。
【００２４】
前記半導体装置の好ましい実施の形態においては、前記係止面は、前記配線層主面に対向している。
【００２５】
本開示の第２の側面によって提供される半導体装置の製造方法は、支持基板を準備する工程と、厚さ方向において互いに反対側を向く配線層主面および配線層裏面を有し、かつ、前記配線層裏面が前記支持基板に対向する配線層、および、前記配線層主面から突き出た柱状部を含む内部電極を形成する内部電極形成工程と、前記配線層上に半導体素子を導通接合する工程と、前記半導体素子および前記配線層主面を覆う封止樹脂を形成する工程と、前記支持基板を取り除く工程と、前記柱状部に、前記厚さ方向に直交する第１方向を向き、かつ、前記封止樹脂から露出した露出側面を形成する工程と、前記露出側面を覆う外部電極を形成する外部電極形成工程と、を含むことを特徴とする。
【００２６】
前記半導体装置の製造方法の好ましい実施の形態においては、前記内部電極形成工程は、電解めっきによる。
【００２７】
前記半導体装置の製造方法の好ましい実施の形態においては、前記外部電極形成工程は、無電解めっきによる。
【発明の効果】
【００２８】
本開示の半導体装置によれば、当該半導体装置を薄型化することができる。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態にかかる半導体装置を示す平面図である。
【図２】第１実施形態にかかる半導体装置を示す底面図である。
【図３】第１実施形態にかかる半導体装置を示す側面図である。
【図４】図１のＩＶ−ＩＶ線に沿う断面図である。
【図５】図４に示す断面の一部を拡大した要部拡大断面図である。
【図６】図４に示す断面の一部を拡大した要部拡大断面図である。
【図７】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図８】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図９】図１の半導体装置の製造方法にかかる工程を示す平面図である。
【図１０】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図１１】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図１２】図１の半導体装置の製造方法にかかる工程を示す平面図である。
【図１３】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図１４】図１の半導体装置の製造方法にかかる工程を示す平面図である。
【図１５】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図１６】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図１７】図１の半導体装置の製造方法にかかる工程を示す平面図である。
【図１８】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図１９】図１の半導体装置の製造方法にかかる工程を示す平面図である。
【図２０】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図２１】図１の半導体装置の製造方法にかかる工程を示す平面図である。
【図２２】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図２３】図１の半導体装置の製造方法にかかる工程を示す平面図である。
【図２４】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図２５】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図２６】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図２７】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図２８】図１の半導体装置の製造方法にかかる工程を示す底面図である。
【図２９】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図３０】図１の半導体装置の製造方法にかかる工程を示す底面図である。
【図３１】図１の半導体装置の製造方法にかかる工程を示す断面図である。
【図３２】図１の半導体装置の製造方法にかかる工程を示す底面図である。
【図３３】第１実施形態の変形例にかかる半導体装置を示す要部拡大断面図である。
【図３４】第２実施形態にかかる半導体装置を示す断面図である。
【図３５】第３実施形態にかかる半導体装置を示す断面図である。
【図３６】第４実施形態にかかる半導体装置を示す断面図である。
【図３７】図３６の半導体装置の製造方法にかかる工程を示す断面図である。
【図３８】図３６の半導体装置の製造方法にかかる工程を示す断面図である。
【図３９】第４実施形態の変形例にかかる半導体装置を示す断面図である。
【図４０】第５実施形態にかかる半導体装置を示す平面図である。
【図４１】図４０のＦ−Ｆ線に沿う断面図である。
【図４２】第６実施形態にかかる半導体装置を示す断面図である。
【図４３】図４２の半導体装置の製造方法にかかる工程を示す断面図である。
【図４４】変形例にかかる半導体装置を示す平面図である。
【図４５】変形例にかかる半導体装置を示す平面図である。
【図４６】変形例にかかる半導体装置を示す平面図である。
【図４７】変形例にかかる半導体装置を示す平面図である。
【図４８】図４７のＧ−Ｇ線に沿う断面図である。
【発明を実施するための形態】
【００３０】
本開示の半導体装置および本開示の半導体装置の製造方法の好ましい実施の形態について、図面を参照して、以下に説明する。
【００３１】
〔第１実施形態〕
図１〜図６は、本開示の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、半導体素子１、内部電極２、外部電極３、絶縁膜４１、導電性接合材５および封止樹脂６を備えている。
【００３２】
図１は、半導体装置Ａ１を示す平面図である。図１において、封止樹脂６を省略している。図２は、半導体装置Ａ１を示す底面図である。図３は、半導体装置Ａ１を示す側面図である。図３は、後述するｘ方向に見たときの半導体装置Ａ１の側面を示している。図４は、図１に示すＩＶ−ＩＶ線に沿う断面図である。図５は、図４の一部を拡大した要部拡大断面図である。図６は、図４の一部を拡大した要部拡大断面図である。説明の便宜上、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向とそれぞれ定義する。ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向は、半導体装置Ａ１の平面図における左右方向である。ｙ方向は、半導体装置Ａ１の平面図における上下方向である。ｘ方向およびｚ方向が、特許請求の範囲に記載の「第１方向」および「厚さ方向」にそれぞれ相当する。
【００３３】
半導体装置Ａ１は、様々な電子機器などの回路基板に表面実装される樹脂パッケージである。半導体装置Ａ１は、図１および図２に示すように、ｚ方向に見て（以下、「平面視」ともいう）矩形状である。本実施形態における半導体装置Ａ１は、いわゆるＳＯＮパッケージ型である。
【００３４】
半導体素子１は、半導体装置Ａ１の機能中枢となる素子である。半導体素子１は、たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）である。また、半導体素子１は、ＬＤＯ（Low Drop Out）などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードなどのディスクリート半導体素子であってもよい。半導体素子１は、平面視矩形状である。半導体素子１は、内部電極２に搭載されている。半導体素子１は、平面視において絶縁膜４１に重なる。半導体素子１は、フリップチップボンディングにより搭載される。
【００３５】
半導体素子１は、素子主面１１および素子裏面１２を有する。素子主面１１および素子裏面１２は、ｚ方向において互いに離間して配置され、互いに反対側を向く。本実施形態においては、素子主面１１および素子裏面１２はともに、平坦である。
【００３６】
素子裏面１２には、複数の電極パッド１３およびパッシベーション膜１４が形成されている。複数の電極パッド１３はそれぞれ、平面視矩形状である。各電極パッド１３は、図６に示すように、導電性接合材５に接合される。各電極パッド１３は、第１導電部１３１および第２導電部１３２を含む。
【００３７】
第１導電部１３１は、たとえばＡｌ（アルミニウム）から構成される。第２導電部１３２は、互いに積層されたＮｉ（ニッケル）層、Ｐｄ（パラジウム）層およびＡｕ（金）層から構成される。第２導電部１３２において、Ｎｉ層が第１導電部１３１に当接する。電極パッド１３において、第２導電部１３２を設けたことで、Ａｌからなる第１導電部１３１が導電性接合材５に浸透することを抑制できる。
【００３８】
パッシベーション膜１４は、素子裏面１２を覆うように形成された半導体素子１の保護膜である。パッシベーション膜１４は、たとえばプラズマＣＶＤ法により形成されたＳｉ3Ｎ4層と、塗布により形成されたポリイミド樹脂層とが互いに積層されたものである。パッシベーション膜１４は、複数の部分において（本実施形態においては４箇所において）、開口しており、当該開口した部分からそれぞれ電極パッド１３が露出している。
【００３９】
内部電極２は、半導体装置Ａ１の内部に配置される導電体である。内部電極２は、半導体素子１に導通する。内部電極２は、配線層２１および柱状部２２を含んでいる。
【００４０】
配線層２１は、互いに積層されたシード層２１０ａおよびめっき層２１０ｂから構成される。シード層２１０ａは、たとえば主成分がＴｉ（チタン）である第１層および主成分がＣｕ（銅）である第２層からなる。シード層２１０ａの厚さは、２００〜８００ｎｍ程度である。めっき層２１０ｂは、主成分がＣｕである。めっき層２１０ｂのｚ方向寸法（以下、「厚み」ということもある）は、２０〜５０μｍ程度である。なお、シード層２１０ａおよびめっき層２１０ｂの素材および厚みは、上記したものに限定されない。シード層２１０ａおよびめっき層２１０ｂが、特許請求の範囲に記載の「第２シード層」および「第２めっき層」にそれぞれ相当する。配線層２１は、配線層主面２１１、配線層裏面２１２および端面２１３を有する。
【００４１】
配線層主面２１１は、ｚ方向を向き、半導体素子１の素子裏面１２に対向する。配線層主面２１１には、導電性接合材５を介して、半導体素子１が搭載されている。配線層主面２１１の一部は、封止樹脂６に覆われている。配線層裏面２１２は、ｚ方向を向き、かつ配線層主面２１１とは反対側を向く。配線層裏面２１２は、電極被覆領域２１２ａおよび絶縁膜被覆領域２１２ｂを有する。電極被覆領域２１２ａは、配線層裏面２１２のうち、外部電極３に覆われた領域である。絶縁膜被覆領域２１２ｂは、配線層裏面２１２のうち、絶縁膜４１に覆われた領域である。本実施形態においては、電極被覆領域２１２ａは、配線層裏面２１２のうち、絶縁膜被覆領域２１２ｂ以外の領域である。また、本実施形態においては、電極被覆領域２１２ａは、絶縁膜被覆領域２１２ｂよりもｚ方向の外方に配置されている。よって、配線層裏面２１２には段差がある。
【００４２】
端面２１３は、配線層裏面２１２に交差し、かつ、ｘ方向外方を向く。本実施形態においては、端面２１３は、配線層主面２１１にも交差している。端面２１３は、外部電極３に覆われている。このため、端面２１３は、半導体装置Ａ１の外部から視認されてない。
【００４３】
複数の柱状部２２の各々は、配線層２１（配線層主面２１１）からｚ方向に突き出た部分である。本実施形態においては、内部電極２は、４つの柱状部２２を有する。各柱状部２２は、ｘ−ｙ平面での断面が矩形の角柱である。なお、各柱状部２２の形状は限定されず、たとえば円柱や多角柱などであってもよい。各柱状部２２は、配線層２１よりもｚ方向寸法が大きい。各柱状部２２は、互いに積層されたシード層２２０ａおよびめっき層２２０ｂから構成される。シード層２２０ａは、たとえば主成分がＴｉである第１層および主成分がＣｕである第２層からなる。したがって、シード層２１０ａとシード層２２０ａとは同じ素材からなる。シード層２２０ａの厚さは、２００〜８００ｎｍ程度である。めっき層２２０ｂは、主成分がＣｕである。したがって、めっき層２１０ｂとめっき層２２０ｂとは同じ素材からなる。めっき層２２０ｂの厚さは、５０〜１００μｍ程度である。なお、シード層２２０ａおよびめっき層２２０ｂの素材および厚みは、上記したものに限定されない。シード層２２０ａおよびめっき層２２０ｂが、特許請求の範囲に記載の「第１シード層」および「第１めっき層」にそれぞれ相当する。
【００４４】
各柱状部２２は、図４に示すように、基端面２２１、頂面２２２、露出側面２２３および樹脂当接側面２２４を有する。基端面２２１は、配線層２１に接する面である。基端面２２１は、平坦である。頂面２２２は、ｚ方向において、基端面２２１と反対側を向く面である。本実施形態においては、頂面２２２は平坦である。頂面２２２は、封止樹脂６に覆われている。本実施形態においては、頂面２２２は、ｘ方向に見て半導体素子１に重なる。換言すると、頂面２２２は、ｚ方向において素子主面１１と素子裏面１２との間に配置されている。各柱状部２２において、露出側面２２３および樹脂当接側面２２４は、ｚ方向に直交するｘ方向あるいはｙ方向のいずれかを向く。本実施形態においては、露出側面２２３は、ｘ方向外方を向く。露出側面２２３は、封止樹脂６から露出している。本実施形態において、露出側面２２３は端面２１３と面一である。樹脂当接側面２２４は、封止樹脂６に接している。よって、樹脂当接側面２２４は封止樹脂６に覆われている。
【００４５】
本実施形態において、内部電極２は、図５に示すｚ方向寸法ｄ１が１００μｍ以上である。あるいは、当該ｚ方向寸法ｄ１が１００〜１５０μｍ程度であってもよい。また、内部電極２において、封止樹脂６に接する面（配線層主面２１１、頂面２２２および樹脂当接側面２２４）は、後述する製造方法における粗化処理により、たとえば２〜３μｍ程度の粗面である。本実施形態においては、当該封止樹脂６に接する各面は、配線層裏面２１２よりも粗い。また、当該封止樹脂６に接する各面は、露出側面２２３よりも滑らかである。すなわち、露出側面２２３は、上記封止樹脂６に接する面よりも粗い。
【００４６】
外部電極３は、内部電極２に導通し、半導体装置Ａ１において外部に露出する導電体である。外部電極３は、半導体装置Ａ１を回路基板に実装する際の端子である。外部電極３は、無電解めっきにより形成される。本実施形態においては、外部電極３は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。Ｎｉ層は、内部電極２に接し、厚みが５μｍ程度である。Ａｕ層は、外部に露出し、厚みが０．０１〜０．０２μｍ程度である。また、Ｐｄ層は、Ｎｉ層とＡｕ層との間に介在し、厚みが０．０１〜０．０２μｍ程度である。なお、外部電極３の個数、厚み、素材および形成方法は限定されない。
【００４７】
複数の外部電極３はそれぞれ、図３および図４に示すように、第１被覆部３１、第２被覆部３２および第３被覆部３３を含んでいる。第１被覆部３１は、外部電極３のうち柱状部２２の露出側面２２３を覆う部分である。第２被覆部３２は、外部電極３のうち配線層２１の端面２１３を覆う部分である。第３被覆部３３は、配線層２１の配線層裏面２１２の一部（電極被覆領域２１２ａ）を覆う部分である。本実施形態において、半導体装置Ａ１のｘ方向を向く２つの側面のそれぞれに２つずつの外部電極３が視認され、かつ、半導体装置Ａ１の底面から４つの外部電極３が視認される。第１被覆部３１、第２被覆部３２および第３被覆部３３は、一体的に形成されている。複数の外部電極３は、絶縁膜４１によって互いに絶縁されている。
【００４８】
絶縁膜４１は、絶縁性を有する材料からなり、たとえばポリイミド樹脂あるいはフェノール樹脂からなる。絶縁膜４１は、半導体装置Ａ１の底面側に設けられている。本実施形態においては、絶縁膜４１は封止樹脂６よりもｚ方向下方に配置される。また、本実施形態においては、絶縁膜４１は、図１に示すように、平面視において、矩形状である。なお、絶縁膜４１の平面視形状は限定されない。絶縁膜４１が、特許請求の範囲に記載の「第１絶縁膜」に相当する。絶縁膜４１は、ｚ方向において互いに反対側を向く絶縁膜主面４１１および絶縁膜裏面４１２を有する。
【００４９】
絶縁膜主面４１１は、半導体素子１の素子主面１１と同じ方向を向き、半導体素子１の素子裏面１２に対向する。絶縁膜裏面４１２は、素子裏面１２と同じ方向を向く。絶縁膜主面４１１は、配線層２１の配線層裏面２１２の一部（絶縁膜被覆領域２１２ｂ）に接する。絶縁膜裏面４１２は、配線層２１の配線層裏面２１２の一部（電極被覆領域２１２ａ）と面一である。
【００５０】
導電性接合材５は、図４および図６に示すように、内部電極２の配線層２１と半導体素子１の電極パッド１３との間に介在する導電部材である。本実施形態においては、導電性接合材５は、配線層２１に接するＮｉ層および当該Ｎｉ層に接するはんだ層からなる。はんだ層は、Ｓｎ（スズ）を含む合金からなる。このような合金を例示すると、Ｓｎ−Ｓｂ系合金、または、Ｓｎ−Ａｇ系合金などの鉛フリーはんだ、あるいは、Ｐｂ（鉛）含有のはんだなどがある。半導体素子１は、導電性接合材５により配線層２１（内部電極２）に固着されている。
【００５１】
封止樹脂６は、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂６は、図４に示すように、半導体素子１、内部電極２の一部および導電性接合材５を覆っている。封止樹脂６は、樹脂主面６１、樹脂裏面６２および複数の樹脂側面６３を有する。
【００５２】
樹脂主面６１は、素子主面１１と同じ方向を向く。樹脂裏面６２は、図３に示すように、素子裏面１２と同じ方向を向く。樹脂裏面６２は、内部電極２および絶縁膜４１に接する。各樹脂側面６３は、樹脂主面６１および樹脂裏面６２に直交する。本実施形態においては、封止樹脂６は、ｘ方向において互いに反対側を向く２つの樹脂側面６３およびｙ方向において互いに反対側を向く２つの樹脂側面６３を有する。本実施形態においては、図３に示すように、ｘ方向を向く２つの樹脂側面６３からそれぞれ２つの外部電極３が露出している。また、外部電極３は、平面視において、ｘ方向を向く２つの樹脂側面６３のそれぞれよりも半導体装置Ａ１の外方に位置する。
【００５３】
次に、図７〜図３２に基づき、半導体装置Ａ１の製造方法の一例について説明する。図７〜図３２のうち、図９、図１２、図１４、図１７、図１９、図２１および図２３は、半導体装置Ａ１の製造方法にかかる工程を示す平面図であり、図２８、図３０および図３２は、半導体装置Ａ１の製造方法にかかる工程を示す底面図である。これら以外の図面は、半導体装置Ａ１の製造方法にかかる工程を示す断面図である。当該断面は、図４に示す断面と同一である。なお、理解の便宜上、図２５〜図２７、図２９および図３１に示す断面図は、それ以外の断面図に対して、ｚ方向の上下を反対にして示している。
【００５４】
まず、図７に示すように、ｚ方向を向く主面８００ａおよび裏面８００ｂを有する支持基板８００を準備する。支持基板８００は、たとえばガラス基板あるいはＳｉ（シリコン）基板である。本実施形態においては、支持基板８００を準備する工程（支持基板準備工程）では、支持基板８００として透光性を有するガラス基板を用いる。支持基板８００の厚みは、０．５μｍ程度である。続いて、図７に示すように、当該支持基板８００上に、仮固定材８０１を形成する。仮固定材８０１を形成する工程（仮固定材形成工程）においては、主面８００ａの全面を覆うように、仮固定材８０１を形成する。そして、図７に示すように、当該仮固定材８０１上にスパッタ膜８０２を形成する。スパッタ膜８０２を形成する工程（スパッタ膜形成工程）においては、仮固定材８０１の全面を覆うように、スパッタ膜８０２を形成する。スパッタ膜８０２は、主成分がＴｉである金属膜である。
【００５５】
次いで、図８および図９に示すように、絶縁膜８４１を形成する。絶縁膜８４１は、半導体装置Ａ１の絶縁膜４１に対応する。絶縁膜８４１は、たとえばポリイミド樹脂やフェノール樹脂などの感光性樹脂材料からなる。絶縁膜８４１を形成する工程（絶縁膜形成工程）においては、たとえばスピンコータ（回転式塗布装置）を用いて、図８に示すように、絶縁膜８４１をスパッタ膜８０２上に塗布する。なお、フィルム状の感光性樹脂材料を貼り付けるようにしてもよい。そして、当該感光性樹脂材料に対して露光および現像を行うことで、パターニングを行う。これにより、図８および図９に示す絶縁膜８４１が形成される。絶縁膜８４１が形成されたことにより、スパッタ膜８０２は、図９に示すように、絶縁膜８４１に覆われた部分と、絶縁膜８４１から露出した部分とを有する。絶縁膜８４１からスパッタ膜８０２が露出した部分は、後に、半導体装置Ａ１の配線層２１における電極被覆領域２１２ａに対応する部分となる。
【００５６】
次いで、図１０に示すように、シード層８２０ａを形成する。シード層８２０ａの一部が、後に、半導体装置Ａ１の内部電極２の一部（具体的には配線層２１のシード層２１０ａ）に対応する。シード層８２０ａの形成は、スパッタリング法による。シード層８２０ａは、支持基板８００の主面８００ａ側の全面に渡って形成される。本実施形態にかかるシード層８２０ａは、互いに積層されたＴｉ層およびＣｕ層から構成される。シード層８２０ａを形成する工程（先行シード層形成工程）においては、絶縁膜８４１およびスパッタ膜８０２に接するＴｉ層を形成した後に、当該Ｔｉ層に接するＣｕ層を形成する。
【００５７】
次いで、図１１および図１２に示すように、めっき層８２０ｂを形成する。めっき層８２０ｂが、半導体装置Ａ１の内部電極２の一部（具体的には配線層２１のめっき層２１０ｂ）に対応する。めっき層８２０ｂの形成は、フォトリソグラフィによるパターン形成および電解めっきによる。めっき層８２０ｂを形成する工程（先行めっき層形成工程）においては、まず、めっき層８２０ｂを形成するためのレジスト層（図示略）をフォトリソグラフィにより形成する。当該レジスト層の形成においては、シード層８２０ａの全面を覆うように、感光性レジストを塗布し、当該感光性レジストに対して露光・現像を行うことによってパターニングを行う。このパターニングにより、シード層８２０ａの一部（めっき層８２０ｂを形成する部分）が露出する。そして、シード層８２０ａを導電経路とした電解めっきにより、露出したシード層８２０ａ上にめっき層８２０ｂを形成する。その後、レジスト層を除去することで、図１１および図１２に示すめっき層８２０ｂが形成される。
【００５８】
次いで、図１３および図１４に示すように、めっき層８２０ｂに覆われていない不要なシード層８２０ａを全て除去する。この不要なシード層８２０ａの除去は、ウェットエッチングにより行う。このウェットエッチングでは、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液が用いられる。不要なシード層８２０ａを除去する工程（先行シード層除去工程）により、図１３および図１４に示すように、シード層８２０ａが除去された部分から、絶縁膜８４１が露出する。また、不要なシード層８２０ａが除去されたことにより、シード層８２０ａおよびめっき層８２０ｂからなる配線層８２１が形成される。当該配線層８２１は、半導体装置Ａ１の内部電極２の配線層２１に対応する。よって、配線層８２１は、先行シード層形成工程、先行めっき層形成工程、および、先行シード層除去工程を含む配線層形成工程によって形成される。
【００５９】
次いで、図１５に示すように、シード層８２０ｃを形成する。シード層８２０ｃの一部が、後に、半導体装置Ａ１の内部電極２の一部（具体的には柱状部２２のシード層２２０ａ）に対応する。シード層８２０ｃの形成は、スパッタリング法による。シード層８２０ｃは、支持基板８００の主面８００ａ側の全面に渡って形成される。本実施形態にかかるシード層８２０ｃは、互いに積層されたＴｉ層およびＣｕ層から構成される。シード層８２０ｃを形成する工程（後行シード層形成工程）においては、絶縁膜８４１あるいはめっき層８２０ｂのいずれかに接するＴｉ層を形成した後に、当該Ｔｉ層に接するＣｕ層を形成する。
【００６０】
次いで、図１６および図１７に示すように、めっき層８２０ｄを形成する。当該めっき層８２０ｄが、半導体装置Ａ１の内部電極２の一部（具体的には柱状部２２のめっき層２２０ｂ）に対応する。めっき層８２０ｄの形成は、フォトリソグラフィによるパターン形成および電解めっきによる。めっき層８２０ｄを形成する工程（後行めっき層形成工程）においては、まずめっき層８２０ｄを形成するためのレジスト層（図示略）をフォトリソグラフィにより形成する。当該レジスト層の形成においては、シード層８２０ｃの全面を覆うように、感光性レジストを塗布し、当該感光性レジストに対して露光・現像を行うことによってパターニングを行う。このパターニングにより、シード層８２０ｃの一部（めっき層８２０ｄを形成する部分）が露出する。そして、シード層８２０ｃを導電経路とした電解めっきにより、露出したシード層８２０ｃ上にめっき層８２０ｄを形成する。その後、レジスト層を除去することで、図１６および図１７に示すめっき層８２０ｄが形成される。
【００６１】
次いで、図１８および図１９に示すように、導電性接合材８５を形成する。当該導電性接合材８５が、半導体装置Ａ１の導電性接合材５に対応する。導電性接合材８５の形成は、フォトリソグラフィによるパターン形成および電解めっきによる。導電性接合材８５を形成する工程（導電性接合材形成工程）においては、まず、導電性接合材８５を形成するためのレジスト層（図示略）をシード層８２０ｃ上に形成し、レジスト層のパターニングを行う。このパターニングによって、レジスト層からシード層８２０ｃの一部（導電性接合材８５を形成する部分）が露出する。そして、シード層８２０ｃを導電経路とした電解めっきにより、露出した部分上の導電性接合材８５を形成する。このとき、シード層８２０ｃに接する第１導電層、当該第１導電層に接する第２導電層を順に積層させる。本実施形態においては、第１導電層は、主成分がＮｉであり、第２導電層は、主成分がＳｎ−Ａｇ系合金またはＳｎ−Ｓｂ系合金などの鉛フリーはんだである。その後、レジスト層を除去する。
【００６２】
次いで、図２０および図２１に示すように、めっき層８２０ｄおよび導電性接合材８５に覆われていない不要なシード層８２０ｃを全て除去する。この不要なシード層８２０ｃの除去は、第１シード層除去工程と同様に行う。すなわち、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液を用いたウェットエッチングにより行う。不要なシード層８２０ｃを除去する工程（後行シード層除去工程）により、図２０および図２１に示すように、シード層８２０ｃが除去された部分から、配線層８２１、絶縁膜８４１およびスパッタ膜８０２が露出する。また、不要なシード層８２０ｃが除去されたことにより、シード層８２０ｃおよびめっき層８２０ｄからなる柱状部８２２が形成される。柱状部８２２は、半導体装置Ａ１の内部電極２の柱状部２２に対応する。よって、柱状部８２２は、後行シード層形成工程、後行めっき層形成工程、および、後行シード層除去工程を含む柱状部形成工程によって形成される。また、内部電極８２は配線層８２１および柱状部８２２を含んでいるため、内部電極８２を形成する工程（内部電極形成工程）は、上記配線層形成工程および上記柱状部形成工程を含んでいる。
【００６３】
次いで、粗化処理を行う。当該粗化処理に用いる薬液は、内部電極８２（配線層８２１および柱状部８２２）の素材（Ｃｕ）に反応する薬液であれば、特に限定されない。当該粗化処理により、配線層８２１および柱状部８２２の表面が、粗くなる。この粗さはたとえば２〜３μｍ程度である。
【００６４】
次いで、図２２および図２３に示すように、半導体素子８１を搭載する。なお、図２２を含む以降の図において、シード層８２０ａおよびめっき層８２０ｂとは区別せずに、配線層８２１として示す。また、同様に、シード層８２０ｃおよびめっき層８２０ｄとは区別せずに、柱状部８２２として示す。当該半導体素子８１が半導体装置Ａ１の半導体素子１に対応する。半導体素子８１を搭載する工程（半導体素子搭載工程）は、ＦＣＢ（Flip Chip Bonding）により行う。半導体素子８１の電極パッド（図示略）にフラックスを塗布した後、フリップチップボンダを用いて、半導体素子８１を配線層８２１に対向させた姿勢で導電性接合材８５に仮付けする。このとき、導電性接合材８５は、配線層８２１と半導体素子８１との双方に挟まれた状態となる。次いで、リフローにより導電性接合材８５を溶融させた後、冷却により導電性接合材８５を固化させることによって、半導体素子８１の搭載が完了する。
【００６５】
次いで、図２４に示すように、半導体素子８１を覆う封止樹脂８６を形成する。当該封止樹脂８６が、半導体装置Ａ１の封止樹脂６に対応する。本実施形態における封止樹脂８６は、電気絶縁性を有する、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂８６を形成する工程（封止樹脂形成工程）においては、半導体素子８１を露出させることなく覆うように、支持基板８００上に封止樹脂８６を形成する。封止樹脂形成工程によって形成された封止樹脂８６は、樹脂主面８６１を有する。また、図２４に示すように、配線層８２１と柱状部８２２とが封止樹脂８６に覆われる。なお、封止樹脂形成工程後に、樹脂主面８６１側から封止樹脂８６を研削して、封止樹脂８６の厚みを小さくしてもよい。このとき、半導体素子８１の上面が、封止樹脂８６から露出するまで研削してもよい。
【００６６】
次いで、図２５および図２６に示すように、支持基板８００を剥離する。支持基板８００を剥離する工程（支持基板剥離工程）では、まず図２５に示すように、樹脂主面８６１にダイシングテープ８０４を貼り付ける。その後、たとえば支持基板８００の裏面８００ｂからレーザを照射する。このとき、レーザ光は、支持基板８００を透過して、仮固定材８０１に照射される。これにより、仮固定材８０１の密着力が低下して、支持基板８００を剥離できる。支持基板８００を剥離した後、仮固定材８０１が部分的に残る（たとえばすすとして残存する）場合、この部分的に残った仮固定材８０１をたとえばプラズマにより除去する。以上の処理により、図２６に示すように、支持基板８００および仮固定材８０１が除去される。なお、支持基板剥離工程は、レーザ照射によるものに限定されない。たとえば、ｘ方向（図２５における左右方向）から空気を吹きかけて、支持基板８００等を剥離してもよいし、加熱することで、仮固定材８０１を軟化させてから、支持基板８００等を剥離してもよい。なお、レーザ照射による剥離の場合は、レーザ光を透過させるため、支持基板８００は適度な透光性を有する素材である必要がある。一方、空気を吹きかけた剥離や加熱による剥離の場合においては、支持基板８００としてガラス基板の代わりにたとえばＳｉ基板などを用いることもできる。
【００６７】
次いで、図２７および図２８に示すように、スパッタ膜８０２を除去する。当該スパッタ膜８０２を除去する工程（スパッタ膜除去工程）により、図２８に示すように、絶縁膜８４１の絶縁膜裏面８４１ｂおよび配線層８２１の配線層裏面８２１ｂが露出する。
【００６８】
次いで、図２９および図３０に示すように、ｘ方向とｙ方向とのそれぞれに沿って封止樹脂８６を切断することによって、半導体素子８１ごとの個片に分割する。当該封止樹脂８６を切断する工程（切断工程）は、ブレードダイシングにより行う。本実施形態においては、図２７および図２８に示す切断線ＣＬに沿って切断することで、半導体素子８１ごとの個片に分割される。なお、図２７および図２８に示す切断線ＣＬにおいて、短手方向の幅はダイシングブレードの厚みである。本実施形態における切断工程では、図２８の切断線ＣＬで示すように、ダイシングテープ８０４をｚ方向において完全に切断しない（少しは切断される）。これにより、封止樹脂８６が半導体素子８１ごとに個片化されても、ダイシングテープ８０４によって繋がっているため、バラバラにならない。切断工程により、図２９に示すように、封止樹脂８６の樹脂側面８６３、配線層８２１の端面８２１ｃ、および、柱状部８２２の露出側面８２２ｃが形成される。これらの面は、外部に露出する。
【００６９】
次いで、図３１および図３２に示すように、外部電極８３を形成する。当該外部電極８３が、半導体装置Ａ１の外部電極３に対応する。外部電極８３を形成する工程（外部電極形成工程）は、無電解めっきによる。本実施形態においては、無電解めっきにより、Ｎｉ層、Ｐｄ層、Ａｕ層の順に各々を析出させる。このとき、絶縁膜８４１および封止樹脂８６から露出する配線層８２１および柱状部８２２のそれぞれの表面に接し、これを覆うようにＮｉ層が形成される。そして、Ｎｉ層上にＰｄ層、Ｐｄ層上にＡｕ層が順次形成される。なお、絶縁膜８４１には、外部電極８３が析出されない。これにより、図３１および図３２に示す外部電極８３が形成される。
【００７０】
次いで、ダイシングテープ８０４を剥離する。以上の工程を経ることで、図１〜図６に示す半導体装置Ａ１が製造される。
【００７１】
次に、第１実施形態にかかる半導体装置Ａ１およびその製造方法の作用効果について説明する。
【００７２】
本実施形態によれば、半導体装置Ａ１は、電解めっきにより形成された内部電極２および無電解めっきにより形成された外部電極３を備えている。したがって、半導体装置Ａ１は、めっき処理により配線されたものであって、金属板から形成されるリードフレームを用いていない。めっき処理による配線は、リードフレーム構造を採用した場合よりも薄くできる。したがって、半導体装置Ａ１の薄型化を図ることができる。さらに、ＩＣ、ＬＳＩの高集積化に伴い端子の数が増加し、内部電極などを微細化することが必要とされているが、リードフレームを用いる場合、金属板を加工するために、微細化には限度があった。一方、半導体装置Ａ１は、めっき処理により内部電極２を形成するため、微細化にも対応することができる。したがって、より多くの端子を有する半導体装置を製造することも可能となる。
【００７３】
本実施形態によれば、内部電極２は、樹脂側面６３から露出した端面２１３を有する配線層２１と、樹脂側面６３から露出した露出側面２２３を有する柱状部２２とを含んでいる。また、外部電極３は、端面２１３を覆う第２被覆部３２および露出側面２２３を覆う第１被覆部３１を含んでいる。このような構成をとることで、半導体装置Ａ１の側面（本実施形態においてはｘ方向を向く側面）に形成された外部電極３のｚ方向寸法を、柱状部２２を備えていない場合よりも大きくできる。半導体装置Ａ１を回路基板などに実装するときはんだを用いる。仮に、内部電極２が、柱状部２２を含まず、配線層２１のみで構成されている場合、半導体装置Ａ１の側面に形成された外部電極３は第２被覆部３２だけとなる。この場合、第２被覆部３２のｚ方向寸法だけでは、その寸法が小さすぎて、半導体装置Ａ１の回路基板への実装時において、はんだフィレットの形成が困難である。しかしながら、本実施形態においては、半導体装置Ａ１の側面に形成された外部電極３のｚ方向寸法を大きくできるため、半導体装置Ａ１を回路基板などに実装するときに、はんだフィレットを形成することができる。これにより、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、はんだの接続状態を、半導体装置Ａ１の側面から目視確認することができる。
【００７４】
本実施形態によれば、半導体装置Ａ１の製造工程において粗化処理を行っている。この粗化処理によって、配線層主面２１１、頂面２２２および樹脂当接側面２２４が粗面となる。この構成をとることで、内部電極２と封止樹脂６との密着性が高くなる。
【００７５】
第１実施形態においては、配線層裏面２１２と端面２１３とのなす角度が略直角である場合を示したが、上記切断工程時においては、配線層裏面２１２と端面２１３とが繋がる部分に突起が生じることがある。図３３は、このような突起が生じた場合の要部拡大断面図を示している。図３３は、図５の要部拡大断面図に対応している。図３３においては、突起２１４が配線層２１の配線層裏面２１２からｚ方向に突き出た場合を示している。この場合、突起２１４を覆うように外部電極３が形成される。なお、図３３に示した突起２１４の形状は一例であって、これに限定されない。たとえば突起２１４は、ｚ方向ではなくｘ方向やｙ方向など他の方向に突き出る場合もある。
【００７６】
第１実施形態においては、半導体装置Ａ１を底面側から見たとき（図２参照）、絶縁膜４１から外部電極３だけが露出している場合を示したが、これに限定されず、たとえば封止樹脂６の樹脂裏面６２の一部が、絶縁膜４１から露出していてもよい。
【００７７】
以下に、本開示の半導体装置および本開示の半導体装置の製造方法にかかる他の実施形態について説明する。なお、以下に示す他の実施形態において、上記第１実施形態と同一または類似の要素には、同じ符号を付してその説明を省略する。
【００７８】
〔第２実施形態〕
図３４は、第２実施形態にかかる半導体装置を示している。本実施形態の半導体装置Ａ２は、上記半導体装置Ａ１（第１実施形態）と比較して、金属層７をさらに備えている点で異なる。
【００７９】
図３４は、半導体装置Ａ２を示す断面図である。図３４は、第１実施形態の図４に示す断面に対応する。
【００８０】
本実施形態においては、絶縁膜４１は、開口部４１３を有する。開口部４１３は、絶縁膜主面４１１から絶縁膜裏面４１２までｚ方向に繋がる。開口部４１３の平面視形状は、特に限定されないが、本実施形態においては、矩形としている。開口部４１３は、上記絶縁膜形成工程時におけるパターニングによって形成される。
【００８１】
本実施形態においては、内部電極２は、充填部２３をさらに含む。充填部２３は、内部電極２のうち、絶縁膜４１の開口部４１３に充填された部分である。充填部２３は、上記配線層形成工程によって形成される。
【００８２】
金属層７は、導電性を有する金属材料からなる。本実施形態においては、金属層７は外部電極３と同様に無電解めっきにより形成される。よって、金属層７は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層からなる。なお、金属層７の素材および形成方法は、上記したものに限定されない。金属層７は、充填部２３に繋がり、半導体装置Ａ２の外部に露出している。
【００８３】
半導体装置Ａ２においても、めっき処理により配線されているので、第１実施形態と同様の効果を奏することができる。すなわち、半導体装置Ａ２の薄型化を図ることができる。
【００８４】
本実施形態によれば、半導体装置Ａ２は金属層７を備えている。半導体装置Ａ２の通電時に、半導体素子１が発熱する。この半導体素子１から発生した熱は金属層７に伝達し、外部に放出される。したがって、金属層７は半導体装置Ａ２における放熱部として機能する。このような構成をとることで、半導体装置Ａ２の放熱性を向上できる。また、金属層７は金属からなり、導電性を有する。そこで、金属層７を外部接続用の端子として利用することも可能である。
【００８５】
本実施形態によれば、金属層７は外部電極３と同様に無電解めっきにより形成される。したがって、外部電極３と金属層７とを一度に形成することができる。
【００８６】
〔第３実施形態〕
図３５は、第３実施形態にかかる半導体装置を示している。本実施形態の半導体装置Ａ３は、上記半導体装置Ａ１（第１実施形態）と比較して、絶縁膜４２をさらに備えている点で異なる。
【００８７】
図３５は、半導体装置Ａ３を示す断面図である。図３５は、第１実施形態の図４に示す断面に対応する。
【００８８】
絶縁膜４２は、絶縁性を有する材料からなり、たとえばポリイミド樹脂からなる。絶縁膜４２は、内部電極２と封止樹脂６とに挟まれて配置されている。絶縁膜４２の形成は、たとえばフォトリソグラフィによる。絶縁膜４２は、粗化処理後であって、半導体素子搭載工程の前に形成される。よって、絶縁膜４２は、導電性接合材５（８５）を形成した後に行われるため、絶縁膜４２は貫通孔４２１を有し、当該貫通孔４２１には導電性接合材５が充填されている。絶縁膜４２が特許請求の範囲に記載の「第２絶縁膜」に相当する。
【００８９】
半導体装置Ａ３においても、めっき処理により配線されているので、第１実施形態と同様の効果を奏することができる。すなわち、半導体装置Ａ３の薄型化を図ることができる。
【００９０】
本実施形態においては、絶縁膜４２は貫通孔４２１を有しており、導電性接合材５は一部が当該貫通孔４２１を充填して形成されている。半導体素子搭載工程時のリフローにより導電性接合材８５が軟化する。このとき、軟化した導電性接合材８５が配線層主面２１１に沿って拡散する場合がある。しかしながら、本実施形態においては、配線層主面２１１が絶縁膜４２によって覆われているため、導電性接合材５（８５）が配線層主面２１１に沿って拡散することを抑制できる。
【００９１】
〔第４実施形態〕
図３６は、第４実施形態にかかる半導体装置を示している。本実施形態の半導体装置Ａ４は、上記半導体装置Ａ１（第１実施形態）と比較して、封止樹脂６の樹脂側面６３に段差がある点で異なる。
【００９２】
図３６は、半導体装置Ａ４を示す断面図である。図３６は、第１実施形態の図４に示す断面に対応する。
【００９３】
本実施形態においては、図３６に示すように、複数の樹脂側面６３の各々は、樹脂側面第１部６３１および樹脂側面第２部６３２を含んでいる。樹脂側面第１部６３１および樹脂側面第２部６３２はともに平坦である。樹脂側面第１部６３１は、平面視において樹脂側面第２部６３２よりも外方に配置されている。樹脂側面第２部６３２は、柱状部２２の露出側面２２３および配線層２１の端面２１３と面一である。
【００９４】
図３７および図３８に基づき、半導体装置Ａ４の製造方法の一例について説明する。なお、第１実施形態にかかる半導体装置Ａ１の製造方法と共通する部分は説明を省略する。図３７および図３８は、半導体装置Ａ４の製造工程を示す断面図である。
【００９５】
半導体装置Ａ４の製造方法において、支持基板準備工程（図７参照）からスパッタ膜除去工程（図２７および図２８参照）までは、上記第１実施形態と同様に行う。ただし、本実施形態においては、上記支持基板剥離工程におけるダイシングテープ８０４の貼り付けは行わなくてもよい。その後、図３７に示すように、溝８９を形成する。溝８９を形成する工程は、たとえばダイシングブレードを用いたハーフカットダイシングによる。ハーフカットダイシングにおいては、封止樹脂８６をｚ方向において完全に切断しないことで、溝８９が形成される。溝８９の深さは、当該ハーフカットダイシング時の切り込み量によって決まり、溝８９の幅は、用いるダイシングブレードの厚さによって決まる。ハーフカットダイシングにより、図３７に示すように、封止樹脂８６から露出した、配線層８２１の端面８２１ｃ、および、柱状部８２２の露出側面８２２ｃが形成される。
【００９６】
次いで、図３８に示すように、外部電極８３を形成する。本実施形態における外部電極形成工程は、上記第１実施形態と同様に無電解めっきによる。これにより、封止樹脂８６から露出する配線層８２１および柱状部８２２のそれぞれの表面を覆うように外部電極８３が形成される。その後、図３８に示す切断線ＣＬ２に沿って切断し、半導体素子８１ごとの個片に分割する。切断線ＣＬ２に沿って切断する際のダイシングブレードは、その厚さが上記ハーフカットダイシング時に用いたダイシングブレードの厚さよりも小さい。以上の工程を得ることで、図３６に示す半導体装置Ａ４が製造される。すなわち、封止樹脂６の樹脂側面６３に段差がある半導体装置Ａ４が製造される。
【００９７】
半導体装置Ａ４においても、めっき処理により配線されているので、第１実施形態と同様の効果を奏することができる。すなわち、半導体装置Ａ４の薄型化を図ることができる。
【００９８】
本実施形態によれば、支持基板剥離工程において、ダイシングテープ８０４の貼り付けを行っていない。上記第１実施形態においては、切断工程において、封止樹脂８６をｚ方向に沿って完全に切断している。そのため、外部電極形成工程（無電解めっき）を行う時に、バラバラにならないようにダイシングテープ８０４によって固定する必要があった。一方、本実施形態においては、外部電極形成工程を行う時には、封止樹脂８６が連続しているため、ダイシングテープ８０４がなくてもバラバラにならない。したがって、半導体装置Ａ４の製造方法において、ダイシングテープ８０４を貼り付ける必要がない。
【００９９】
第４実施形態においては、樹脂側面６３に段差がある場合を示したが、柱状部２２の露出側面２２３に段差があってもよい。図３９は、このような露出側面２２３に段差がある場合を示している。図３９は、このような変形例にかかる半導体装置の断面図を示しており、図３６に対応する。
【０１００】
本変形例においては、図３９に示すように、露出側面２２３は、露出側面第１部２２３ａおよび露出側面第２部２２３ｂを含んでいる。露出側面第１部２２３ａおよび露出側面第２部２２３ｂはともに平坦である。露出側面第１部２２３ａは、平面視において露出側面第２部２２３ｂよりも外方に配置されている。露出側面第１部２２３ａは樹脂側面６３と面一である。露出側面第２部２２３ｂは、配線層２１の端面２１３と面一である。また、図３９に示すように、露出側面第１部２２３ａは外部電極３に覆われておらず、露出側面第２部２２３ｂは外部電極３に覆われている。
【０１０１】
本変形例における露出側面２２３は、上記ハーフカットダイシングにおいて、形成する溝８９（図３７参照）の深さを浅くして、すなわち、ハーフカットダイシング時の切り込み量を少なくして、柱状部８２２をｚ方向に完全に切断しないでおく。これにより、後に半導体素子１（８１）毎に個片化するように封止樹脂６（８６）を切断したときに、露出側面第１部２２３ａおよび露出側面第２部２２３ｂを含む露出側面２２３が形成される。
【０１０２】
〔第５実施形態〕
図４０および図４１は、第５実施形態にかかる半導体装置を示している。本実施形態の半導体装置Ａ５は、上記半導体装置Ａ１（第１実施形態）と比較して、柱状部２２が突出部２２５を含んでいる点で異なる。
【０１０３】
図４０は、半導体装置Ａ５を示す平面図である。なお、図４０において封止樹脂６を省略している。図４１は、図４０のＦ−Ｆ線に沿う断面図である。
【０１０４】
本実施形態においては、柱状部２２は、図４０に示すように、突出部２２５を含んでいる。突出部２２５は、平面視においてｙ方向を向く樹脂当接側面２２４から突き出た部分である。本実施形態においては、図４０に示すようにｙ方向を向く２つの樹脂当接側面２２４からそれぞれ１つずつの突出部２２５が突き出ている。突出部２２５は、係止面２２５ａを有する。
【０１０５】
係止面２２５ａは、樹脂当接側面２２４から突き出た面である。本実施形態においては、係止面２２５ａと樹脂当接側面２２４とがなす角度が直角である。すなわち、係止面２２５ａは、樹脂当接側面２２４に直交する。なお、係止面２２５ａは、樹脂当接側面２２４に対して傾斜していてもよい。本実施形態においては、係止面２２５ａは、平面視においてｘ方向外方を向く。よって、係止面２２５ａは、ｙ−ｚ平面に対して平行である。係止面２２５ａは、封止樹脂６に接している。ｘ方向において、係止面２２５ａと樹脂側面６３との間には、封止樹脂６が介在する。
【０１０６】
半導体装置Ａ５においても、めっき処理により配線されているので、第１実施形態と同様の効果を奏することができる。すなわち、半導体装置Ａ５の薄型化を図ることができる。
【０１０７】
本実施形態によれば、柱状部２２は、突出部２２５を含んでいる。また、突出部２２５は、樹脂当接側面２２４から突き出し、かつ、封止樹脂６に接する係止面２２５ａを有する。このような構成によれば、内部電極２にｘ方向外方への応力が加わっても、係止面２２５ａが封止樹脂６に引っ掛かる。したがって、半導体装置Ａ５は、内部電極２がｘ方向に抜けてしまうことを防止することができる。
【０１０８】
〔第６実施形態〕
図４２は、第６実施形態にかかる半導体装置を示している。本実施形態の半導体装置Ａ６は、上記半導体装置Ａ１（第１実施形態）と比較して、柱状部２２が突出部２２６を含んでいる点で異なる。
【０１０９】
図４２は、半導体装置Ａ６を示す断面図である。図４２は、第１実施形態の図４に対応する断面である。
【０１１０】
本実施形態においては、柱状部２２の頂面２２２は、図４２に示すように曲面である。また、柱状部２２は、図４２に示すように、突出部２２６を含んでいる。突出部２２６は、平面視において樹脂当接側面２２４から突き出た部分である。突出部２２６は、係止面２２６ａを有する。
【０１１１】
係止面２２６ａは、樹脂当接側面２２４から突き出た面である。本実施形態においては、係止面２２６ａと樹脂当接側面２２４とがなす角度が直角である。すなわち、係止面２２６ａは、樹脂当接側面２２４に直交する。なお、係止面２２６ａは、樹脂当接側面２２４に対して傾斜していてもよい。本実施形態においては、係止面２２６ａは、ｚ方向下方（図４２における下方）を向く。よって、係止面２２６ａは、ｘ−ｙ平面に対して平行である。係止面２２６ａは、封止樹脂６に接している。
【０１１２】
図４３は、突出部２２６の形成方法を説明するための図である。図４３は、上記第１実施形態にかかる製造方法の後行めっき層形成工程（図１６参照）を示している。
【０１１３】
本実施形態における後行めっき層形成工程において、上記第１実施形態と同様に、フォトリソグラフィによって、めっき層８２０ｄを形成する部分以外に、レジスト層８０５をパターニングする。その後、めっき層８２０ｄを電解めっきにより積層させる。このとき、パターニングされたレジスト層８０５の厚みを超えるまで、電解めっきを継続すると、当該レジスト層８０５の上面に沿って、めっき層８２０ｄが成長する。その後、レジスト層８０５を除去することで、柱状部２２に突出部２２６が形成される。
【０１１４】
半導体装置Ａ６においても、めっき処理により配線されているので、第１実施形態と同様の効果を奏することができる。すなわち、半導体装置Ａ６の薄型化を図ることができる。
【０１１５】
本実施形態によれば、柱状部２２は、突出部２２６を含んでいる。また、突出部２２６は、樹脂当接側面２２４から突き出し、かつ、封止樹脂６に接する係止面２２６ａを有する。このような構成によれば、内部電極２にｚ方向外方への応力が加わっても、係止面２２６ａが封止樹脂６に引っ掛かる。したがって、半導体装置Ａ６は、内部電極２がｚ方向に抜けてしまうことを防止することができる。
【０１１６】
第１実施形態ないし第６実施形態においては、ｘ方向を向く２つの樹脂側面６３のそれぞれにおいて、２つの外部電極３が露出している場合を示したが、当該外部電極３の個数は限定されない。また、内部電極２の配置や形状も、上記したものに限定されない。たとえば、図４４〜図４６に示すように内部電極２を形成（配線）してもよい。図４４〜図４６はそれぞれ、平面図である。図４４〜図４６のそれぞれにおいて、導電性接合材５および封止樹脂６を省略しており、また、半導体素子１を想像線（二点鎖線）で示している。なお、図４５および図４６において、想像線（二点鎖線）で示す領域１９に、たとえば抵抗器、コンデンサあるいは他の半導体素子などを配置することもできる。
【０１１７】
第１実施形態ないし第６実施形態においては、半導体装置の２つの側面（上記例では、ｘ方向を向く２つの樹脂側面６３）にそれぞれ端子が配置されたＳＯＮパッケージ型の樹脂パッケージである場合を示したが、これに限定されない。たとえば、半導体装置の４つの側面にそれぞれ端子が配置されたＱＦＮパッケージ型の樹脂パッケージであってもよい。
【０１１８】
第１実施形態ないし第６実施形態においては、ｚ方向において配線層２１が１つである場合を示したが、ｚ方向において配線層２１が複数あってもよい。図４７および図４８は、ｚ方向に２つの配線層２１（第１配線層２１Ａおよび第２配線層２１Ｂ）により多層構造をとった半導体装置を示している。図４７は、当該半導体装置を示す平面図である。なお、図４７においては、封止樹脂６を省略している。図４８は、図４７のＧ−Ｇ線に沿う断面図である。
【０１１９】
図４８に示すように、内部電極２は、第１配線層２１Ａ、第２配線層２１Ｂ、および、柱状部２２を含んでいる。第１配線層２１Ａと第２配線層２１Ｂとは部分的に接しており、それ以外の部分においては、絶縁膜４３によって絶縁されている。絶縁膜４３は、たとえばポリイミド樹脂からなる。柱状部２２は、第２配線層２１Ｂからｚ方向に突き出るように形成されている。このように、ｚ方向において複数の配線層２１が形成された多層構造の半導体装置においても、柱状部２２を設けてもよい。
【０１２０】
本開示にかかる半導体装置および当該半導体装置の製造方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成、および、本開示の半導体装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
【符号の説明】
【０１２１】
Ａ１〜Ａ６：半導体装置
１        ：半導体素子
１１      ：素子主面
１２      ：素子裏面
１３      ：電極パッド
１３１    ：第１導電部
１３２    ：第２導電部
１４      ：パッシベーション膜
２        ：内部電極
２１      ：配線層
２１Ａ    ：第１配線層
２１Ｂ    ：第２配線層
２１０ａ  ：シード層
２１０ｂ  ：めっき層
２１１    ：配線層主面
２１２    ：配線層裏面
２１２ａ  ：電極被覆領域
２１２ｂ  ：絶縁膜被覆領域
２１３    ：端面
２１４    ：突起
２２      ：柱状部
２２０ａ  ：シード層
２２０ｂ  ：めっき層
２２１    ：基端面
２２２    ：頂面
２２３    ：露出側面
２２３ａ  ：露出側面第１部
２２３ｂ  ：露出側面第２部
２２４    ：樹脂当接側面
２２５，２２６：突出部
２２５ａ，２２６ａ：係止面
２３      ：充填部
３        ：外部電極
３１      ：第１被覆部
３２      ：第２被覆部
３３      ：第３被覆部
４１〜４３：絶縁膜
４１１    ：絶縁膜主面
４１２    ：絶縁膜裏面
４１３    ：開口部
４２１    ：貫通孔
５        ：導電性接合材
６        ：封止樹脂
６１      ：樹脂主面
６２      ：樹脂裏面
６３      ：樹脂側面
６３１    ：樹脂側面第１部
６３２    ：樹脂側面第２部
７        ：金属層
８００    ：支持基板
８００ａ  ：主面
８００ｂ  ：裏面
８０１    ：仮固定材
８０２    ：スパッタ膜
８０４    ：ダイシングテープ
８０５    ：レジスト層
８１      ：半導体素子
８２      ：内部電極
８２０ａ  ：シード層
８２０ｂ  ：めっき層
８２０ｃ  ：シード層
８２０ｄ  ：めっき層
８２１    ：配線層
８２１ｂ  ：配線層裏面
８２１ｃ  ：端面
８２２    ：柱状部
８２２ｃ  ：露出側面
８３      ：外部電極
８４１    ：絶縁膜
８４１ｂ  ：絶縁膜裏面
８５      ：導電性接合材
８６      ：封止樹脂
８６１    ：樹脂主面
８６３    ：樹脂側面
８９      ：溝
【図１】
2019161149.tif 000003
【図２】
2019161149.tif 000004
【図３】
2019161149.tif 000005
【図４】
2019161149.tif 000006
【図５】
2019161149.tif 000007
【図６】
2019161149.tif 000008
【図７】
2019161149.tif 000009
【図８】
2019161149.tif 000010
【図９】
2019161149.tif 000011
【図１０】
2019161149.tif 000012
【図１１】
2019161149.tif 000013
【図１２】
2019161149.tif 000014
【図１３】
2019161149.tif 000015
【図１４】
2019161149.tif 000016
【図１５】
2019161149.tif 000017
【図１６】
2019161149.tif 000018
【図１７】
2019161149.tif 000019
【図１８】
2019161149.tif 000020
【図１９】
2019161149.tif 000021
【図２０】
2019161149.tif 000022
【図２１】
2019161149.tif 000023
【図２２】
2019161149.tif 000024
【図２３】
2019161149.tif 000025
【図２４】
2019161149.tif 000026
【図２５】
2019161149.tif 000027
【図２６】
2019161149.tif 000028
【図２７】
2019161149.tif 000029
【図２８】
2019161149.tif 000030
【図２９】
2019161149.tif 000031
【図３０】
2019161149.tif 000032
【図３１】
2019161149.tif 000033
【図３２】
2019161149.tif 000034
【図３３】
2019161149.tif 000035
【図３４】
2019161149.tif 000036
【図３５】
2019161149.tif 000037
【図３６】
2019161149.tif 000038
【図３７】
2019161149.tif 000039
【図３８】
2019161149.tif 000040
【図３９】
2019161149.tif 000041
【図４０】
2019161149.tif 000042
【図４１】
2019161149.tif 000043
【図４２】
2019161149.tif 000044
【図４３】
2019161149.tif 000045
【図４４】
2019161149.tif 000046
【図４５】
2019161149.tif 000047
【図４６】
2019161149.tif 000048
【図４７】
2019161149.tif 000049
【図４８】
2019161149.tif 000050