(57)【要約】【課題】クラックの進行を防止することを目的とする。【解決手段】半導体光素子１０は、第１方向Ｄ１にストライプ状に延びる活性層３２を含むように積層された複数の半導体層からなる積層体１２を含む。積層体１２は、第１方向Ｄ１に直交する第２方向Ｄ２に活性層３２から離れて第１方向Ｄ１に延びる溝４４を有する上面２８と、第２方向Ｄ２で上面２８に隣接する側面５０と、を有する。側面５０は、側面５０の他の領域よりも粗面になった粗面領域５８を、上面２８に隣接して有する。溝４４は、粗面領域５８が第１方向Ｄ１に有する幅の全体に隣り合い、活性層３２の下面を超える深さＤを有し、活性層３２よりも側面５０に近い。【選択図】図１
2019057671.tif 000002
【特許請求の範囲】
【請求項１】
第１方向にストライプ状に延びる活性層を含むように積層された複数の半導体層からなる積層体を含み、
前記積層体は、
前記第１方向に直交する第２方向に前記活性層から離れて前記第１方向に延びる溝を有する上面と、
前記第２方向で前記上面に隣接する側面と、
を有し、
前記側面は、前記側面の他の領域よりも粗面になった粗面領域を、前記上面に隣接して有し、
前記溝は、前記粗面領域が前記第１方向に有する幅の全体に隣り合い、前記活性層の下面を超える深さを有し、前記活性層よりも前記側面に近いことを特徴とする半導体光素子。
【請求項２】
請求項１に記載された半導体光素子であって、
前記粗面領域は、前記第１方向における前記側面の両端部を避けて形成されていることを特徴とする半導体光素子。
【請求項３】
請求項１又は２に記載された半導体光素子であって、
前記積層体は、前記第１方向で前記上面に隣接する前面と、前記前面とは反対側で前記上面に隣接する背面と、を有し、
前記溝は、前記第１方向における前記上面の両端に至り、前記前面及び前記背面に開口することを特徴とする半導体光素子。
【請求項４】
請求項１から３のいずれか１項に記載された半導体光素子であって、
前記活性層に重なるように前記上面に設けられた電極をさらに有し、
前記電極は、前記活性層と前記溝との間に端部を有することを特徴とする半導体光素子。
【請求項５】
請求項１から４のいずれか１項に記載された半導体光素子であって、
前記積層体は、前記活性層を含むメサストライプ構造を有し、
前記上面は、前記メサストライプ構造の表面を構成し、前記メサストライプ構造に隣接する凹部を有することを特徴とする半導体光素子。
【請求項６】
請求項１から４のいずれか１項に記載された半導体光素子であって、
前記積層体は、前記活性層を含むメサストライプ構造と、前記メサストライプ構造に前記第２方向で隣接する埋め込み層と、を有することを特徴とする半導体光素子。
【請求項７】
請求項１から６のいずれか１項に記載された半導体光素子であって、
前記第２方向に前記活性層を挟む両側のそれぞれに前記溝があることを特徴とする半導体光素子。
【請求項８】
請求項１から７のいずれか１項に記載された半導体光素子であって、
前記第２方向に前記上面を挟む両側のそれぞれに前記側面があることを特徴とする半導体光素子。
【請求項９】
複数の半導体光素子が作り込まれ、前記複数の半導体光素子のそれぞれが第１方向にストライプ状に延びる活性層を含むように、積層された複数の半導体層からなる積層体を含み、前記第１方向に直交する第２方向に前記活性層から離れて前記第１方向に延びる溝を、前記積層体の上面に有し、前記溝は前記活性層の下面を超える深さを有する中間製品を用意する工程と、
前記積層体の前記上面に、前記複数の半導体光素子のそれぞれの輪郭において前記第１方向に延びる線上で、前記溝の長さの範囲内に収まるように、スクライブ傷を形成する工程と、
前記中間製品を、前記スクライブ傷で、前記複数の半導体光素子のそれぞれごとにブレイクする工程と、
を含むことを特徴とする半導体光素子の製造方法。
【請求項１０】
請求項９に記載された半導体光素子の製造方法であって、
前記中間製品は、前記第２方向に前記複数の半導体光素子が一列に並ぶ短冊状であることを特徴とする半導体光素子の製造方法。
【請求項１１】
請求項９又は１０に記載された半導体光素子の製造方法であって、
前記中間製品を用意する工程の前に、
前記中間製品にそれぞれが対応する複数の領域を、前記第１方向に並ぶように有する半導体基板を用意する工程と、
前記半導体基板から前記中間製品を切り出す工程と、
をさらに含むことを特徴とする半導体光素子の製造方法。
【請求項１２】
請求項１１に記載された半導体光素子の製造方法であって、
前記半導体基板は、前記第１方向に並ぶ前記複数の領域に連続するように、前記溝を有することを特徴とする半導体光素子の製造方法。
【請求項１３】
請求項１１又は１２に記載された半導体光素子の製造方法であって、
前記半導体基板から前記中間製品を切り出す工程は、
前記半導体基板の上面において前記第２方向の両端部の少なくとも一方に、前記第２方向に延びるように先行スクライブ傷を形成する工程と、
前記先行スクライブ傷で前記半導体基板をブレイクする工程と、
を含むことを特徴とする半導体光素子の製造方法。
【請求項１４】
請求項１３に記載された半導体光素子の製造方法であって、
前記半導体基板から前記中間製品を切り出す工程で、前記先行スクライブ傷を、前記第１方向に延びる前記溝に交差する線上に、前記溝に到達しないように形成することを特徴とする半導体光素子の製造方法。
【請求項１５】
請求項１１から１４のいずれか１項に記載された半導体光素子の製造方法であって、
前記半導体基板を用意する工程の前に、
前記半導体基板にそれぞれが対応する複数の領域を、前記第１方向及び前記第２方向に並ぶように有する半導体ウエハを用意する工程と、
前記半導体ウエハから前記半導体基板を切り出す工程と、
をさらに含むことを特徴とする半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体光素子は、ウエハに多数作製した後に素子ごとにチップ化して製造される（特許文献１）。チップ化工程においては、隣接する素子の間に、ダイヤモンドカッターやレーザ等を使用してスクライブ傷を入れる、もしくは最初から溝を形成しておく、場合によっては溝にさらにスクライブを施す、などにより劈開の起点を形成し、そこに圧力を加えることで劈開し、チップ化する。また、一列に素子が並んだ状態のバー形状にウエハを切断し、その後に、素子ごとにチップ化する二段階のチップ化工程も知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１８０５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スクライブ傷を形成する際に、劈開の起点から結晶にクラックが入る場合がある。クラックは発光端面のみならず、結晶内部にも発生しており、このクラックが活性層や吸収層などの付近にまで及ぶと光特性の劣化や信頼性を劣化させる。
【０００５】
特許文献１には、発光端面に生じたクラック（結晶段差）が活性層まで及ばないように、発光端面において発光部を挟む位置に凹部を形成することが開示されている。しかし、この位置の凹部では、発光端面から奥行方向にクラックが進行することは防止することができない。また、発光端面に直交する側面から奥行方向へのクラックの進行も防止することができない。
【０００６】
本発明は、クラックの進行を防止することを目的とする。
【課題を解決するための手段】
【０００７】
（１）本発明に係る半導体光素子は、第１方向にストライプ状に延びる活性層を含むように積層された複数の半導体層からなる積層体を含み、前記積層体は、前記第１方向に直交する第２方向に前記活性層から離れて前記第１方向に延びる溝を有する上面と、前記第２方向で前記上面に隣接する側面と、を有し、前記側面は、前記側面の他の領域よりも粗面になった粗面領域を、前記上面に隣接して有し、前記溝は、前記粗面領域が前記第１方向に有する幅の全体に隣り合い、前記活性層の下面を超える深さを有し、前記活性層よりも前記側面に近いことを特徴とする。本発明によれば、粗面領域にクラックが生じても、活性層よりも深い溝でその進行は止まるので、活性層への影響を防止することができる。
【０００８】
（２）（１）に記載された半導体光素子であって、前記粗面領域は、前記第１方向における前記側面の両端部を避けて形成されていることを特徴としてもよい。
【０００９】
（３）（１）又は（２）に記載された半導体光素子であって、前記積層体は、前記第１方向で前記上面に隣接する前面と、前記前面とは反対側で前記上面に隣接する背面と、を有し、前記溝は、前記第１方向における前記上面の両端に至り、前記前面及び前記背面に開口することを特徴としてもよい。
【００１０】
（４）（１）から（３）のいずれか１項に記載された半導体光素子であって、前記活性層に重なるように前記上面に設けられた電極をさらに有し、前記電極は、前記活性層と前記溝との間に端部を有することを特徴としてもよい。
【００１１】
（５）（１）から（４）のいずれか１項に記載された半導体光素子であって、前記積層体は、前記活性層を含むメサストライプ構造を有し、前記上面は、前記メサストライプ構造の表面を構成し、前記メサストライプ構造に隣接する凹部を有することを特徴としてもよい。
【００１２】
（６）（１）から（４）のいずれか１項に記載された半導体光素子であって、前記積層体は、前記活性層を含むメサストライプ構造と、前記メサストライプ構造に前記第２方向で隣接する埋め込み層と、を有することを特徴としてもよい。
【００１３】
（７）（１）から（６）のいずれか１項に記載された半導体光素子であって、前記第２方向に前記活性層を挟む両側のそれぞれに前記溝があることを特徴としてもよい。
【００１４】
（８）（１）から（７）のいずれか１項に記載された半導体光素子であって、前記第２方向に前記上面を挟む両側のそれぞれに前記側面があることを特徴としてもよい。
【００１５】
（９）本発明に係る半導体光素子の製造方法は、複数の半導体光素子が作り込まれ、前記複数の半導体光素子のそれぞれが第１方向にストライプ状に延びる活性層を含むように、積層された複数の半導体層からなる積層体を含み、前記第１方向に直交する第２方向に前記活性層から離れて前記第１方向に延びる溝を、前記積層体の上面に有し、前記溝は前記活性層の下面を超える深さを有する中間製品を用意する工程と、前記積層体の前記上面に、前記複数の半導体光素子のそれぞれの輪郭において前記第１方向に延びる線上で、前記溝の長さの範囲内に収まるように、スクライブ傷を形成する工程と、前記中間製品を、前記スクライブ傷で、前記複数の半導体光素子のそれぞれごとにブレイクする工程と、を含むことを特徴とする。本発明によれば、スクライブ傷の表面にクラックが生じても、活性層よりも深い溝でその進行は止まるので、活性層への影響を防止することができる。
【００１６】
（１０）（９）に記載された半導体光素子の製造方法であって、前記中間製品は、前記第２方向に前記複数の半導体光素子が一列に並ぶ短冊状であることを特徴としてもよい。
【００１７】
（１１）（９）又は（１０）に記載された半導体光素子の製造方法であって、前記中間製品を用意する工程の前に、前記中間製品にそれぞれが対応する複数の領域を、前記第１方向に並ぶように有する半導体基板を用意する工程と、前記半導体基板から前記中間製品を切り出す工程と、をさらに含むことを特徴としてもよい。
【００１８】
（１２）（１１）に記載された半導体光素子の製造方法であって、前記半導体基板は、前記第１方向に並ぶ前記複数の領域に連続するように、前記溝を有することを特徴としてもよい。
【００１９】
（１３）（１１）又は（１２）に記載された半導体光素子の製造方法であって、前記半導体基板から前記中間製品を切り出す工程は、前記半導体基板の上面において前記第２方向の両端部の少なくとも一方に、前記第２方向に延びるように先行スクライブ傷を形成する工程と、前記先行スクライブ傷で前記半導体基板をブレイクする工程と、を含むことを特徴としてもよい。
【００２０】
（１４）（１３）に記載された半導体光素子の製造方法であって、前記半導体基板から前記中間製品を切り出す工程で、前記先行スクライブ傷を、前記第１方向に延びる前記溝に交差する線上に、前記溝に到達しないように形成することを特徴としてもよい。
【００２１】
（１５）（１１）から（１４）のいずれか１項に記載された半導体光素子の製造方法であって、前記半導体基板を用意する工程の前に、前記半導体基板にそれぞれが対応する複数の領域を、前記第１方向及び前記第２方向に並ぶように有する半導体ウエハを用意する工程と、前記半導体ウエハから前記半導体基板を切り出す工程と、をさらに含むことを特徴としてもよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る半導体光素子の斜視図である。
【図２】半導体ウエハを示す図である。
【図３】半導体基板を示す図である。
【図４】半導体基板の詳細を示す一部拡大図である。
【図５】中間製品を示す図である。
【図６】反射膜を形成するプロセスを示す図である。
【図７】中間製品にスクライブ傷を形成するプロセスを示す図である。
【図８】本発明の第２の実施形態に係る半導体光素子の斜視図である。
【図９】本発明の第３の実施形態に係る半導体光素子の断面図である。
【発明を実施するための形態】
【００２３】
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
【００２４】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体光素子の斜視図である。半導体光素子１０は、リッジ導波路型のＤＦＢレーザ（Distributed Feedback Laser）であり、複数の半導体層からなる積層体１２を含む。積層体１２は、ｎ型ＩｎＰ基板１４、ｎ−ＩｎＰ層１６、第１半導体多層１８、ｐ−ＩｎＧａＡｌＡｓ層６６、ｐ−ＩｎＰ層２０、ｐ−ＩｎＧａＡｓ層２２、ＳｉＯ２膜からなるパッシベーション膜２４を含み、これらが厚み方向に積層されている。第１半導体多層１８は、少なくとも１．３μｍ帯のもしくは１．５５μｍ帯の多重量子井戸を含んでいる。多重量子井戸は、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、もしくは両者が混合して形成されている。また第１半導体多層１８は光閉じ込め層を含んでいても良い。さらに積層体１２の上面には第１電極４０（例えば陽極）が形成されている。
【００２５】
積層体１２は、メサストライプ構造２６を有する。メサストライブ構造２６の最上面はｐ−ＩｎＧａＡｓ層２２である。メサストライプ構造２６の幅方向の両側には凹部３０が形成されている。凹部３０は２段階の深さ構造を持っている。凹部３０の底が浅い側は積層体１２の上面２８よりｐ−ＩｎＰ層２０、ｐ−ＩｎＧａＡｓ層２２が除去されており、パッシベーション膜２４の下はｐ−ＩｎＧａＡｌＡｓ層６６である。深い側はｎ型ＩｎＰ基板１４より上の層が除去されており、ｎ型ＩｎＰ基板１４の上はパッシベーション膜２８となっている。凹部の深い側の溝により第１半導体多層１８、ｐ−ＩｎＧａＡｌＡｓ層６６、およびｎ−ＩｎＰ層１６は区切られた領域となっており、この領域が活性層３２となる。本構成にすることで活性層は電気的・光学的に閉じ込めを強くすることができ、特性の向上効果が得られる。ここで活性層３２とは電流注入（電圧印可）により発光又は光吸収する領域である。活性層３２は、第１方向Ｄ１にストライプ状に延びる。メサストライプ構造２６の側面及び凹部３０の内面はパッシベーション膜２４で覆われている。
【００２６】
第１電極４０は、メサストライプ構造２６の上部において、ｐ−ＩｎＧａＡｓ層２２（コンタクト層３８）の上面に接触している。メサストライプ構造２６の側面及び凹部３０の底面にも、パッシベーション膜２４上に第１電極４０がある。第１電極４０は、メサストライプ構造２６から凹部３０を超える位置まで、第１方向Ｄ１に直交する第２方向Ｄ２に延びる。第１電極４０は、メサストライプ構造２６の全体を覆い、凹部３０の内面の全体を覆う。凹部３０に隣接して、メサストライプ構造２６から第２方向Ｄ２の両側では、積層体１２の上面２８上に第１電極４０の端部が載る。メサストライプ構造２６から第２方向Ｄ２の一方側では、第１電極４０はパッド部４２を有する。パッド部４２は、第１電極４０の他の部分よりも第１方向Ｄ１の幅が小さい。パッド部４２で外部との電気的接続が図られる。
【００２７】
積層体１２の上面２８は、凹部３０とは別に、溝４４を有する。溝４４は、第１方向Ｄ１に直交する第２方向Ｄ２に、活性層３２から離れており、第１方向Ｄ１に延びる。第２方向Ｄ２に活性層３２を挟む両側のそれぞれに溝４４がある。溝４４は、第１方向Ｄ１における上面２８の両端に至り、積層体１２の前面４６及び背面４８に開口する。溝４４は、活性層３２よりも、積層体１２の側面５０に近い。
【００２８】
溝４４は、上面２８からｐ−ＩｎＧａＡｌＡｓ層６６までの深さの領域と、ｎ−ＩｎＰ層１６まで至る深さの二つの領域で形成されている。つまり凹部３０と同様の２段階の深さの構造を有している。深いほうの溝は上面２８深さＤを有する。第１半導体多層１８は、溝４４によって、第２方向Ｄ２の両側に分離されている。つまり、第１半導体多層１８は、積層体１２の側面５０から連続する部分と、凹部３０の深い側の溝から側面５０の方向に連続する部分と、を有し、これらの部分の間に溝４４がある。また、溝４４は、ｎ−ＩｎＰ層１６、第１半導体多層１８、ｐ−ＩｎＧａＡｌＡｓ層６６、ｐ−ＩｎＰ層２０及びｐ−ＩｎＧａＡｓ層２２を、間隔をあけて分離しており、これらの層からｎ型ＩｎＰ基板１４の上面の一部が露出する。そして、これらの層の端面及びｎ型ＩｎＰ基板１４の露出した上面に載るパッシベーション膜２４によって、溝４４の内面が構成される。第１電極４０は、活性層３２と溝４４との間に端部を有する。第２方向Ｄ２において一方の端部はパッド部４２である。
【００２９】
積層体１２の下面（上面２８とは反対側の面）には、第２電極５２（例えば陰極）が形成されている。第１電極４０と第２電極５２との間に電流を流すことで、活性層３２で光が発生し、積層体１２の前面４６から光が出射する。
【００３０】
積層体１２の前面４６は、第１方向Ｄ１で上面２８に隣接する。積層体１２の背面４８は、前面４６とは反対側で上面２８に隣接する。前面４６及び背面４８には、それぞれ、光を反射する反射防止膜５４，反射膜５６が形成されている。詳しくは、反射率が１％以下の反射防止膜５４が前面４６に形成され、反射率が９０％以上の反射膜５６が背面４８に形成され、これらによって共振器が構成される。
【００３１】
積層体１２の側面５０は、第２方向Ｄ２で上面２８に隣接する。第２方向Ｄ２に上面２８を挟む両側のそれぞれに側面５０がある。側面５０は、粗面領域５８を有する。粗面領域５８は、後述するスクライブ工程で形成され、側面５０の他の領域よりも粗面になっている。粗面領域５８は上面２８に隣接する。粗面領域５８は、第１方向Ｄ１における側面５０の両端部を避けて形成されている。溝４４は、粗面領域５８が第１方向Ｄ１に有する幅Ｗの全体に隣り合い、この例では、その幅を超える長さＬを有する。
【００３２】
本実施形態によれば、粗面領域５８にクラックが生じても、活性層３２よりも深い溝４４でその進行は止まるので、活性層３２への影響を防止することができる。
【００３３】
［製造方法］
図２〜図７は、本発明の第１の実施形態に係る半導体光素子１０の製造方法を説明するための図である。
【００３４】
図２に示すように、半導体ウエハ６０を用意する。半導体ウエハ６０には複数の半導体光素子１０が作り込まれている。つまり、半導体ウエハ６０は、複数の半導体光素子１０の集合体であり、後の工程で、複数の半導体光素子１０に切断される。半導体光素子１０の構造は、図１を参照して上述した通りである。
【００３５】
複数の半導体層からなる積層体１２の形成プロセスでは、ｎ型ＩｎＰ基板１４に、ＭＯＣＶＤ（有機金属気相成長法）によって、ｎ−ＩｎＰ層１６、第１半導体多層１８、ｐ−ＩｎＧａＡｌＡｓ層６６、ｐ−ＩｎＰ層２０及びｐ−ＩｎＧａＡｓ層２２を形成する。第１半導体多層１８とｐ−ＩｎＰ層２０との間には、特定波長の光を発振させるための回折格子（図示せず）を形成する。
【００３６】
凹部３０及び溝４４となる領域以外にマスクをし、ドライエッチングにてｐ−ＩｎＧａＡｌＡｓ層６６上部まで除去する。これにより凹部３０および溝４４の浅い深さの領域が形成される。さらに、凹部３０および溝４４の内側以外をマスクし、ウェットエッチングにてｎ−ＩｎＰ層１６まで除去する。これにより凹部３０および溝４４の深い深さの領域が形成される。つまり、溝４４を形成するプロセスは、凹部３０を形成するプロセスと同時に行うことができ、工程を増やす必要はない。そして、パッシベーション膜２４を形成し、蒸着法によって第１電極４０及び第２電極５２を形成する。なお、溝４４を形成する際のエッチングはドライエッチングのみであってもウェットエッチングのみであっても構わないし、両者を併用しても構わない。なお、凹部３０と溝４４は別の工程で作成しても構わないし、溝４４が１段階の深さであっても構わない。
【００３７】
半導体ウエハ６０は、複数の領域Ｒ１（図３に示す半導体基板６２）を、第１方向Ｄ１及び第２方向Ｄ２に並ぶように有する。半導体ウエハ６０を複数の領域Ｒ１のそれぞれに対応して切断し、これにより複数の半導体基板６２を切り出すことで、図３に示すように、半導体基板６２を用意する。
【００３８】
図４は、半導体基板６２の詳細を示す一部拡大図である。半導体基板６２は、複数の領域Ｒ２（図５に示す中間製品６４）を、第１方向Ｄ１に並ぶように有する。半導体基板６２は、溝４４を有する。溝４４は、第１方向Ｄ１に並ぶ複数の領域Ｒ２に連続する。
【００３９】
半導体基板６２を複数の領域Ｒ２のそれぞれに対応して切断する。詳しくは、半導体基板６２の上面２８において第２方向Ｄ２の両端部の少なくとも一方に、第２方向Ｄ２に延びるようにレーザもしくはダイヤモンドカッターなどで先行スクライブ傷ＳＣ１を形成する。先行スクライブ傷ＳＣ１は、第１方向Ｄ１に延びる溝４４に交差する線上に、溝４４に到達しないように形成する。
【００４０】
そして、先行スクライブ傷ＳＣ１で半導体基板６２をブレイクする。こうして、半導体基板６２から中間製品６４を切り出すことで、図５に示すように、中間製品６４を用意する。中間製品６４には複数の半導体光素子１０が作り込まれている。中間製品６４は、積層された複数の半導体層からなる積層体１２を含む（図１参照）。中間製品６４は、第２方向Ｄ２に複数の半導体光素子１０が一列に並ぶ短冊状である。中間製品６４は、複数の積層体１２の前面４６を連続的に有し、複数の積層体１２の背面４８を連続的に有する。
【００４１】
図６に示すように、反射防止膜５４，反射膜５６を積層体１２の前面４６及び背面４８にそれぞれ形成する。詳しくは、複数の積層体１２の前面４６に反射防止膜５４を連続的に有し、複数の積層体１２の背面４８に反射膜５６を連続的に有する。
【００４２】
図７に示すように、中間製品６４にスクライブ傷ＳＣ２を形成する。スクライブ傷ＳＣ２は、積層体１２の上面２８に形成する。スクライブ傷ＳＣ２は、それぞれの半導体光素子１０の輪郭において第１方向Ｄ１に延びる線上で、溝４４の長さＬの範囲内に収まるように形成する。そして、中間製品６４を、スクライブ傷ＳＣ２で、複数の半導体光素子１０のそれぞれごとにブレイクする。スクライブ傷ＳＣ２を形成するときに、図１に示す粗面領域５８が形成される。
【００４３】
本実施形態によれば、スクライブ傷ＳＣ２の表面にクラックが生じても、活性層３２よりも深い溝４４でその進行は止まるので、活性層３２への影響を防止することができる。なお、溝４４は活性層３２（第１半導体層１８）を超える深さであればよく、ｎ−ＩｎＰ層１６に及ぶ深さであっても構わない。
【００４４】
［第２の実施形態］
図８は、本発明の第２の実施形態に係る半導体光素子の斜視図である。本実施形態では、積層体２１２は、ｎ型ＩｎＰ基板２１４、ｎ−ＩｎＰ層２１６、第１半導体多層２１８、ｐ−ＩｎＰ層２２０、ｐ−ＩｎＧａＡｓ層２２２、ＳｉＯ２膜からなるパッシベーション膜２２４を含み、これらが厚み方向に積層されている。第１半導体多層２１８とｐ−ＩｎＰ層２２０の間にｐ−ＩｎＧａＡｌＡｓ層６６が介在していない点で、本実施形態は第１の実施形態と異なる。
【００４５】
溝２４４及び凹部２３０の形成プロセスでは、ｎ−ＩｎＰ層２１６、第１半導体多層２１８、ｐ−ＩｎＰ層２２０、ｐ−ＩｎＧａＡｓ層２２２を積層した後に、溝２４４および凹部２３０となる領域以外をマスクし、ドライエッチング又は/及びウェットエッチングを用いてｎ−ＩｎＰ層２１６の途中まで至る領域を除去する。その後パッシベーション膜２２４を成膜する。
【００４６】
第１の実施形態との違いは、溝２４４が２段階の深さの構造となっていない点であるが、一番深いところは上面２２８から見て活性層２３２より深くなっており、クラックの影響を防止することができる。その他の内容は、第１の実施形態で説明した内容が該当し、側面２５０には粗面領域２５８がある。
【００４７】
［第３の実施形態］
図９は、本発明の第３の実施形態に係る半導体光素子の断面図である。本実施形態では、ｎ型ＩｎＰ基板３１４の上に、ｎ−ＩｎＰ層３１６、ＩｎＧａＡｌＡｓからなる多重量子井戸を含む活性層３３２、ｐ−ＩｎＰからなる上クラッド層３３６、ｐ−ＩｎＧａＡｓからなるコンタクト層３３８が積層されている。ｎ−ＩｎＰ層３１６は、下クラッド層３３４としての凸部３６８を有する。下クラッド層３３４、活性層３３２、上クラッド層３３６及びコンタクト層３３８は、メサストライプ構造３２６を構成する。
【００４８】
ｎ−ＩｎＰ層３１６の凸部３６８の両側には、メサストライプ構造３２６に第２方向Ｄ２で隣接するように、埋め込み層３７０が設けられている。したがって、凹部を有していない点で、本実施形態は、第１及び第２の実施形態と異なる。
【００４９】
埋め込み層３７０の上にはＳｉＯ２膜からなるパッシベーション膜３２４が設けられ、パッシベーション膜３２４の上に第１電極３４０が設けられている。また、ｎ型ＩｎＰ基板３１４の下面には第２電極３５２が設けられている。
【００５０】
本実施形態でも、積層体３１２の上面３２８には溝３４４が形成されている。溝３４４は、埋め込み層３７０を分離し、ｎ−ＩｎＰ層３１６を分離する。溝３４４は、ｎ型ＩｎＰ基板３１４に達している。つまり、溝３４４の底面はｎ型ＩｎＰ基板３１４の表面からなり、ｎ型ＩｎＰ基板３１４に凹部（窪み）が形成されている。その他の内容は、第１の実施形態で説明した内容が該当し、側面３５０には粗面領域３５８がある。
【００５１】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００５２】
１０  半導体光素子、１２  積層体、１４  ｎ型ＩｎＰ基板、１６  ｎ−ＩｎＰ層、１８  第１半導体多層、２０  ｐ−ＩｎＰ層、２２  ｐ−ＩｎＧａＡｓ層、２４  パッシベーション膜、２６  メサストライプ構造、２８  上面、３０  凹部、３２  活性層、３８  コンタクト層、４０  第１電極、４２  パッド部、４４  溝、４６  前面、４８  背面、５０  側面、５２  第２電極、５４  反射防止膜、５６  反射膜、５８  粗面領域、６０  半導体ウエハ、６２  半導体基板、６４  中間製品、６６  ｐ−ＩｎＧａＡｌＡｓ層、２１２  積層体、２１４  ｎ型ＩｎＰ基板、２１６  ｎ−ＩｎＰ層、２１８  第１半導体多層、２２０  ｐ−ＩｎＰ層、２２２  ｐ−ＩｎＧａＡｓ層、２２４  パッシベーション膜、２２８  上面、２３０  凹部、２３２  活性層、２４４  溝、２５０  側面、２５８  粗面領域、３１２  積層体、３１４  ｎ型ＩｎＰ基板、３１６  ｎ−ＩｎＰ層、３２４  パッシベーション膜、３２６  メサストライプ構造、３２８  上面、３３２  活性層、３３４  下クラッド層、３３６  上クラッド層、３３８  コンタクト層、３４０  第１電極、３４４  溝、３５０  側面、３５２  第２電極、３５８  粗面領域、３６８  凸部、３７０  埋め込み層、Ｄ  深さ、Ｄ１  第１方向、Ｄ２  第２方向、Ｌ  長さ、Ｒ１  領域、Ｒ２  領域、ＳＣ１  先行スクライブ傷、ＳＣ２  スクライブ傷、Ｗ  幅。
【図１】
2019057671.tif 000003
【図２】
2019057671.tif 000004
【図３】
2019057671.tif 000005
【図４】
2019057671.tif 000006
【図５】
2019057671.tif 000007
【図６】
2019057671.tif 000008
【図７】
2019057671.tif 000009
【図８】
2019057671.tif 000010
【図９】
2019057671.tif 000011