(57)【要約】【課題】  グローバル電子シャッタ動作を行うための制御線の電位の変化が他の配線に伝搬することを抑制する構成を備える撮像装置、撮像システム、移動体を提供する。【解決手段】  グローバル電子シャッタ動作を行うための制御線の電位が変化する方向とは逆の方向に電位が変化する配線備える撮像装置、撮像システム、移動体である。【選択図】  図２
2019029693.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部、排出部、前記光電変換部と前記排出部とに接続された第１トランジスタ、第１保持部、前記光電変換部と前記第１保持部とに接続された第２トランジスタ、第２保持部、前記第２トランジスタと前記第２保持部とに接続された第３トランジスタを有する画素と、
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタのいずれかのゲートに接続された制御線と、
配線と、
前記制御線に第１の方向で電位が変化する制御信号を供給するとともに、前記配線に、前記第１の方向とは反対の方向である第２の方向で電位が変化する信号を供給する制御部と、を有し、
前記制御信号が前記第１の方向で電位が変化する期間の少なくとも一部と、前記信号が前記第２の方向で電位が変化する期間の少なくとも一部とが重なっていることを特徴とする撮像装置。
【請求項２】
前記配線は、前記画素には接続されていないことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記画素は、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタを少なくとも含む複数のトランジスタを備え、
前記複数のトランジスタのうち、前記配線が、前記制御線が接続されたゲートを備えるトランジスタとは別のトランジスタのゲートに接続されていることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記制御線が、前記第１トランジスタのゲートに接続されており、
前記配線が、前記第２トランジスタのゲートに接続されていることを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記制御部は、前記配線に与える前記信号を、第１電位と、第２電位と、第３電位を含む複数の電位のいずれかとし、
前記第１電位は、前記第２電位と前記第３電位の間の電位であることを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記信号が前記第２の方向で電位が変化する期間において、前記制御部は、前記第１電位、前記第２電位、および、前記第３電位のうち前記第２トランジスタをオフにするための２つを用いて、前記信号を前記第２の方向に変化させることを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記配線は、前記画素の電源電圧を伝送することを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記第１保持部は、遮光膜によって遮光されており、
前記配線が、前記遮光膜に接続されていることを特徴とする請求項１に記載の撮像装置。
【請求項９】
ダミートランジスタをさらに有し、
前記配線が、前記ダミートランジスタに接続されていることを特徴とする請求項１に記載の撮像装置。
【請求項１０】
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタがウエルに形成され、
前記ウエルに、前記ダミートランジスタがさらに形成されていることを特徴とする請求項９に記載の撮像装置。
【請求項１１】
平面視において、前記制御線は前記ウエルと重なる部分を備え、
平面視において、前記配線は前記ウエルと重なる部分を備えることを特徴とする請求項１０に記載の撮像装置。
【請求項１２】
前記制御線と、前記ウエルとの間で生じる寄生容量と、前記配線と前記ウエルとの間で生じる寄生容量とが略同じ容量値であることを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記画素は、前記第２保持部の電位に基づく信号を出力する出力部をさらに有し、
前記出力部は、出力線に接続され、
前記制御線と前記出力線との間の寄生容量と、前記配線と前記出力線との間の寄生容量とが略同じ容量値であることを特徴とする請求項１〜１２のいずれか１項に記載の撮像装置。
【請求項１４】
請求項１〜１３に記載の撮像装置と、
前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。
【請求項１５】
請求項１〜１３のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、移動体に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳセンサを用いた撮像装置において、画素の光電変換部からの電荷の読み出しを複数行および複数列に渡った複数の画素で同時とする、いわゆるグローバル電子シャッタ動作を行うことが提案されている。特許文献１には、光電変換部が生成した電荷を保持する第１保持部と、第１保持部が保持した電荷が転送される第２保持部とを有する画素を備える撮像装置が開示されている。光電変換部から第１保持部への電荷の転送が、複数行および複数列の画素で一括に行われる、グローバル電子シャッタ動作が開示されている。
【０００３】
また、特許文献２には、画素を制御する所定の制御線の電位の変化が、当該所定の配線と他の配線との間の寄生容量によって当該他の配線に伝搬することを抑制する撮像装置が記載されている。具体的には、当該所定の制御線の電位が第１方向に変化する期間に、電源電圧を供給する配線あるいは他の制御線の電位を第１方向とは反対の方向に変化させることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１７７３４９号公報
【特許文献２】特開２０１０−０４５５９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
グローバル電子シャッタ動作を行うための制御線の電位の変化が、当該制御線と他の配線との間の寄生容量を介して当該他の配線に伝搬する課題がある。本発明は、グローバル電子シャッタ動作を行うための制御線の電位の変化が他の配線に伝搬することを抑制する構成を備える撮像装置、撮像システム、移動体を提供する。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を鑑みて為されたものであり、一の態様は、光電変換部、排出部、前記光電変換部と前記排出部とに接続された第１トランジスタ、第１保持部、前記光電変換部と前記第１保持部とに接続された第２トランジスタ、第２保持部、前記第２トランジスタと前記第２保持部とに接続された第３トランジスタを有する画素と、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタのいずれかのゲートに接続された制御線と、配線と、前記制御線に第１の方向で電位が変化する制御信号を供給するとともに、前記配線に、前記第１の方向とは反対の方向である第２の方向で電位が変化する信号を供給する制御部と、を有し、前記制御信号が前記第１の方向で電位が変化する期間の少なくとも一部と、前記信号が前記第２の方向で電位が変化する期間の少なくとも一部とが重なっていることを特徴とする撮像装置である。
【発明の効果】
【０００７】
本発明により、グローバル電子シャッタ動作を行うための制御線の電位の変化が他の配線に伝搬することを抑制する効果を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】撮像装置の構成を示した図
【図２】画素の等価回路を示した図
【図３】画素の動作を示した図
【図４】画素の配線レイアウトを示した図
【図５】画素の配線レイアウトを示した図
【図６】画素の配線レイアウトを示した図
【図７】画素の配線レイアウトを示した図
【図８】制御線を駆動する回路を示した図
【図９】制御線を駆動する回路を示した図
【図１０】画素の等価回路を示した図
【図１１】画素の等価回路を示した図
【図１２】画素の動作を示した図
【図１３】撮像装置の構成を示した図
【図１４】制御線と共通出力線との間の寄生容量の模式図
【図１５】画素の等価回路を示した図
【図１６】撮像システムの全体図
【図１７】移動体の全体図
【図１８】移動体の制御フローを示す図
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、各実施例を説明する。なお、以下の説明では、特に断りの無い限り、トランジスタはＮ型トランジスタであるものとする。しかし、以下に述べる実施例はＮ型トランジスタに限定されるものでは無く、Ｐ型トランジスタを適宜用いてもよい。その場合には、トランジスタのゲート、ソース、ドレインの電位を、実施例中の説明に対し適宜変更することができる。例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、実施例中の説明に対し逆転させるようにすればよい。
【００１０】
（第１の実施例）
（撮像装置の全体構成）
図１は、本実施例の撮像装置の構成を示した図である。
【００１１】
画素アレイ１００は複数行および複数列に渡って配された複数の画素１０１を備える。
【００１２】
画素駆動部１８０は、制御線群２４０を介して複数の画素１０１に制御信号を供給する。画素駆動部１８０は、制御線群２４０に出力する制御信号によって画素１０１の動作を制御する制御部である。この制御信号は、画素１０１の光電変換による電荷蓄積の開始と終了、後述する画素出力部のリセット、電荷の転送の動作、画素出力部による画素１０１の行ごとの信号出力を制御する。画素アレイ１００における同一列の画素は、１つの共通出力線３０１を介して信号処理部４００に接続される。画素駆動部１８０により選択された１行の画素１０１は、対応する列の共通出力線３０１に画素信号を出力する。信号処理部４００は、例えば画素信号を増幅する機能を有する。信号処理部４００で信号処理された画素信号は、水平走査部４５０から選択信号５０１を介して選択され、共通出力線４０１から信号出力部６００に転送される。水平走査部４５０は、デコーダあるいはシフトレジスタを用いることができる。信号出力部６００は、画素信号を増幅する機能をさらに備えていてもよい。また、信号処理部４００がアナログ−デジタル変換器（以下、Ａ／Ｄ変換器）を含む場合、画素信号はデジタル信号として、共通出力線４０１および信号出力部６００に出力される。この場合、信号出力部６００はデジタル信号処理機能を有してもよい。デジタル信号処理機能とは、デジタルゲインを付与する機能、オフセット加算機能、複数の画素信号を加算あるいは減算する機能、画素信号からノイズ成分を差し引く機能などがある。各種の信号処理をされた画素信号は、信号出力部６００から撮像装置の外部に出力される。信号出力部６００の出力構成として、例えば、バッファ回路のように単一の端子から電圧出力を行う方式や、差動の２端子を持つＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）方式の出力手段を有する。
【００１３】
なお、図１に示した撮像装置は、１つの半導体基板に形成されている。
【００１４】
図２は、図１に示した画素１０１の等価回路図である。図２では、図１に示した画素１０１のうち、２行２列を抜き出して示している。
【００１５】
画素１０１は、電源線１０２、接地線１０３、光電変換部１０４、第１転送トランジスタ１０５、第２転送トランジスタ１０６、第３転送トランジスタ１０８を有する。さらに画素１０１は、第１保持部１０７、第２保持部１０９、リセットトランジスタ１１０、増幅部１１１、選択トランジスタ１１２を有する。第１転送トランジスタ１０５、第２転送トランジスタ１０６、第３転送トランジスタ１０８、リセットトランジスタ、増幅部１１１、選択トランジスタ１１２は、典型的にはＭＯＳトランジスタを用いることができる。
【００１６】
制御線２０１〜２０６は、図１の制御線群２４０に含まれる配線である。制御線２０１、２０２、２０６は画素１０１の行ごとに制御を行う制御信号を伝送する。制御線２０３、２０５は、複数列および複数行に渡って配された複数の画素１０１を一括して制御する制御信号を伝送する。この一括して制御される複数列および複数行に渡って配された複数の画素１０１は、典型的には、図１に示した画素アレイ１００が含む画素１０１の全てである。制御線２０４は、制御線２０５に出力される信号とは逆相の信号を伝送する配線である。つまり、制御線２０５の電位が、ある期間に第１の方向に変化する場合に、当該期間に、制御線２０４の電位が、第１の方向とは逆の第２の方向に変化することを意味する。
【００１７】
電源線１０２、接地線１０３は図１では図示を省略していた。電源線１０２、接地線１０３は、複数行および複数列に渡って配された複数の画素１０１に共通に接続される。
【００１８】
光電変換部１０４は、入射光によって生じた電荷を蓄積する。光電変換部１０４は、典型的にはフォトダイオードである。他の光電変換部１０４の例としては光電変換膜がある。
【００１９】
第１転送トランジスタ１０５は、制御線２０５に接続されている。第１転送トランジスタ１０５は、制御線２０５の電位に応じて、オン、オフが切り替わるスイッチである。第１転送トランジスタ１０５がオンすると、光電変換部１０４が電源線１０２の電位に対応する電位にリセットされる。電源線１０２は、光電変換部１０４が蓄積した電荷が排出される排出部である。
【００２０】
第２転送トランジスタ１０６は、制御線２０３に接続されている。第２転送トランジスタ１０６は、制御線２０３の電位に応じて、オン、オフが切り替わるスイッチである。第２転送トランジスタ１０６がオンすると、光電変換部１０４が蓄積した電荷が、第１保持部１０７に転送される。
【００２１】
第３転送トランジスタ１０８は、制御線２０２に接続されている。第３転送トランジスタ１０８は、制御線２０２の電位に応じて、オン、オフが切り替わるスイッチである。第３転送トランジスタ１０８がオンすると、第１保持部１０７が保持していた電荷が、第２保持部１０９に転送される。第２保持部１０９は、典型的には、画素１０１の半導体領域内に形成される不純物拡散層と、当該不純物拡散層と増幅部１１１のゲートとを接続する配線と、増幅部１１１のゲートに寄生する寄生容量とを含むフローティングディフュージョンである。
【００２２】
増幅部１１１は第２保持部１０９、リセットトランジスタ１１０、選択トランジスタ１１２、電源線１０２に接続されている。増幅部１１１は、第２保持部１０９の電位に対応する信号を、選択トランジスタ１１２に出力する。
【００２３】
選択トランジスタ１１２は、制御線２０６に接続されている。選択トランジスタ１１２は、制御線２０６の電位に応じて、オン、オフが切り替わるスイッチである。共通出力線３０１には、不図示であるが、電流源が接続されている。選択トランジスタ１１２がオンすることにより、電流源が供給する電流が、増幅部１１１に流れる。電源線１０２から供給される電源電圧と、電流源と、増幅部１１１とによって、ソースフォロワ回路が形成される。これにより第２保持部１０９の電位に対応する信号が、増幅部１１１のソースから出力される。このように、選択トランジスタ１１２がオンすることにより、増幅部１１１の出力する信号が、共通出力線３０１に出力される。
【００２４】
図３は、図２に示した画素１０１の動作を示したタイミング図である。図３に示した各符号は、図２に示した各符号に対応している。なお、各スイッチは、パルスがハイレベル（以下、ハイとする）にある期間にオンし、ローレベル（以下、ローとする）の期間にオフする。また、期間Ｔの単位は［ＳＥＣ］であるが、図面および以下の説明では省略する。
【００２５】
（光電変換部１０４のリセット期間と、電荷蓄積期間の開始タイミング）
期間Ｔ１の間、画素駆動部１８０は、制御線２０５の電位をハイとする。これにより、期間Ｔ１の間、第１転送トランジスタ１０５がオンとなって、光電変換部１０４が電源線１０２の電位に対応する電位にリセットされる。期間Ｔ１の終了時、画素駆動部１８０は、制御線２０５の電位をローとする。これにより第１転送トランジスタ１０５がオフする。よって、光電変換部１０４のリセットが解除される。光電変換部１０４には光が入射している。この第１転送トランジスタ１０５がオフすることによって、光電変換部１０４の電荷蓄積動作が開始される。（期間Ｔ２の開始タイミング）
【００２６】
（光電変換部１０４の電荷蓄積期間）
光電変換部１０４は、期間Ｔ２の間、入射光に基づいて生成する電荷を蓄積する。
【００２７】
（光電変換部１０４の電荷を第１保持部１０７に転送する第１転送期間と、電荷蓄積期間の終了）
期間Ｔ４の間、画素駆動部１８０は、制御線２０３の電位をハイとする。これにより、期間Ｔ４の間、第２転送トランジスタ１０６がオンする。よって、光電変換部１０４が蓄積している電荷が、第１保持部１０７に転送される第１転送期間が開始される。期間Ｔ３の終了時、画素駆動部１８０は、制御線２０３の電位をローとする。これにより、第２転送トランジスタ１０６がオフする。よって、光電変換部１０４から第１保持部への電荷の転送が行われる第１転送期間が終了する。また、光電変換部１０４の電荷蓄積期間である期間Ｔ２もまた、終了する。期間Ｔ２の後も光電変換部１０４は電荷の蓄積を行っているが、この電荷は、第１保持部１０７には転送されず、光電変換部１０４のリセットによって電源線１０２に排出される。よって、期間Ｔ２の後に光電変換部１０４が蓄積する電荷は、撮像装置が出力する信号を用いて生成する画像には寄与しない。よって、光電変換部１０４の電荷蓄積期間の終了は、期間Ｔ４の終了タイミングである。
【００２８】
上述したように、制御線２０３、２０４、２０５のそれぞれは、複数行および複数列に渡って配された複数の画素１０１を一括して制御する信号を伝送する。よって、光電変換部１０４の電荷蓄積期間の開始は、複数行および複数列に渡って配された複数の画素１０１で同時である。光電変換部１０４の電荷蓄積期間の終了もまた、複数行および複数列に渡って配された複数の画素１０１で同時である。このようにして、本実施例の撮像装置は、グローバルシャッタ動作を行うことができる。
【００２９】
（各行の画素１０１からの信号の順次読出し）
期間Ｔ４の後に続く期間Ｔ５において、画素駆動部１８０は、１行目の画素１０１に出力する制御線２０６の電位をハイとする。これにより、１行目の画素１０１の選択トランジスタ１１２がオンする。よって、１行目の画素１０１の増幅部１１１から共通出力線３０１に信号が出力される。
【００３０】
さらに期間Ｔ５を説明する。ｎ行目の期間Ｔ５の部分に、さらに詳細な動作を記載した。画素駆動部１８０は、画素信号を読みだす対象行の制御線２０１の電位をハイとする。これにより、リセットトランジスタ１１０がオンする。よって、第２保持部１０９が、電源線１０２に対応する電位にリセットされる。その後、画素駆動部１８０は、画素信号を読みだす対象行の制御線２０１の電位をローとする。これにより、リセットトランジスタ１１０がオフする。よって、第２保持部１０９のリセットが解除される。本実施例では詳細な記載を省略しているが、このリセットが解除された第２保持部１０９の電位に対応して増幅部１１１が出力する信号（ノイズ信号）を読みだすようにしてもよい。これにより、のちに読み出される、電荷に基づく信号からノイズ信号を差し引くＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）動作を行うことができる。
【００３１】
その後、画素駆動部１８０は、画素信号を読みだす対象行の制御線２０２の電位をハイとする。これにより、第１保持部１０７が保持した電荷が第２保持部１０９に転送される第２転送期間が開始される。その後、画素駆動部１８０は、画素信号を読みだす対象行の制御線２０２の電位をローとする。これにより、第１保持部１０７が保持した電荷が第２保持部１０９に転送される第２転送期間が終了する。
【００３２】
この時、増幅部１１１は、電荷蓄積期間に光電変換部１０４が蓄積した電荷が転送された第２保持部１０９の電位に対応する画素信号（光電変換信号）を出力する。
【００３３】
（信号処理部４００による信号処理と撮像装置の外部への出力）
共通出力線３０１に出力された画素信号は、信号処理部４００において、前述した信号処理が行われる。この信号処理は、例えば、ＣＤＳ処理、増幅、アナログ−デジタル変換、画素信号同士の加算、減算、平均化処理等である。
【００３４】
その後、水平走査部４５０によって選択された列の信号処理部４００は、信号出力部６００に信号処理後の画素信号を出力する。
【００３５】
信号出力部６００は、前述した信号処理を行った後、処理後の画素信号を撮像装置の外部に出力する。
【００３６】
（画素１０１における配線レイアウト）
次に、図４〜図７を用いて、図２の画素１０１のレイアウト構成のうち、特に制御線群２４０、共通出力線３０１に関するレイアウトについて説明する。そのため、図４〜図７では、第１転送トランジスタ１０５、第２転送トランジスタ１０６、第３転送トランジスタ１０８、第１保持部１０７、第２保持部１０９、リセットトランジスタ１１０、増幅部１１１、選択トランジスタ１１２は省略している。また、本実施例では、図７に示すように、複数の配線層を用いて配線を配置している。なお、図７は、図４〜６のそれぞれに示した断面線２０８に沿った断面構造を示す図である。詳細は後述するが、図４〜６の説明において、図７も適宜参照しながら説明する。
【００３７】
図４は、共通出力線３０１のレイアウトを示した図である。配置を理解しやすくするため、制御線２０１〜２０５も合わせて記載している。制御線２０１〜２０４は、図７に示したように、同じ配線層に配置され、共通出力線３０１は、制御線２０１〜２０４が配された配線層とは別の配線層に配置されている。
【００３８】
制御線２０１〜２０４の各々はコンタクト部２０７により、対応するスイッチのゲートに接続されている。開口部２１０は、その下部に光電変換部１０４が配置される領域であって、配線を配置していない。
【００３９】
図５は、接地線１０３のレイアウトを示した図である。図７に示したように、接地線１０３は、制御線２０１〜２０５が配された配線層の上部に位置する配線層に配されている。図５のコンタクト部２０７にて、第１保持部１０７、第２保持部１０９に接続されている。また、図示を省略しているが、光電変換部１０４の電荷が蓄積される半導体領域とは反対の導電型であって、複数の画素１０１に渡って形成されるウエルに接続されるコンタクト部をさらに有している。
【００４０】
図６は、電源線１０２のレイアウトを示した図である。配置を理解しやすくするため、制御線２０１〜２０５も合わせて記載している。図７に示したように、制御線２０１〜２０５が配された配線層と、接地線１０３が配された配線層および共通出力線３０１が配された配線層の上に位置する配線層に、電源線１０２が配されている。電源線１０２は、コンタクト部２０７によって、リセットトランジスタ１１０と、増幅部１１１とに接続されている。
【００４１】
図７は、図４に示した断面線２０８に沿った断面構造を示す図である。半導体領域２１１に、不図示の第１転送トランジスタ１０５、第２転送トランジスタ１０６、第３転送トランジスタ１０８、第１保持部１０７、第２保持部１０９、リセットトランジスタ１１０、増幅部１１１、選択トランジスタ１１２が配置されている。また、図７では、互いに異なる配線層に配された配線同士の寄生容量Ｃｐを示している。実際には、同一配線層に配された配線同士の間にも寄生容量は存在するが、図７では図示を省略している。
【００４２】
半導体領域２１１と、制御線２０１〜２０５が配された配線層との間には、絶縁層２１２が配されている。
【００４３】
制御線２０１〜２０５が配された配線層と接地線１０３が配された配線層との間には、絶縁層２１３が配されている。
【００４４】
接地線１０３が配された配線層と共通出力線３０１が配された配線層との間には、絶縁層２１４が配されている。
【００４５】
共通出力線３０１が配された配線層と電源線１０２が配された配線層との間には、絶縁層２１５が配されている。
【００４６】
電源線１０２が配された配線層の上部には、絶縁層２１６が配されている。
【００４７】
不図示であるが、絶縁層２１６の上部に、図１に示した１つの画素１０１に対し、１つのマイクロレンズが対応して配されている。マイクロレンズと絶縁層２１６の間にカラーフィルタが配されていてもよい。また、絶縁層２１６とカラーフィルタの間に、層内レンズをさらに有していてもよい。
【００４８】
（グローバル電子シャッタ動作を行うための制御線の電位変化の、他の配線への伝搬）
図３、図７を用いて、グローバル電子シャッタ動作に伴う画質への影響について説明する。
【００４９】
図３の期間Ｔ１の開始では、画素アレイ１００に配された全ての画素１０１で第１転送トランジスタ１０５をオンさせる。つまり、全ての行の制御線２０５の電位がローからハイに変化する。この電位の変化は、寄生容量Ｃｐを介して、接地線１０３、共通出力線３０１、電源線１０２のそれぞれに、各寄生容量の比率に応じて伝搬する。これにより、接地線１０３、共通出力線３０１、電源線１０２に過渡的な電位変動が生じる。
【００５０】
また、図３の期間Ｔ１の終了では、画素アレイ１００に配された全ての画素１０１で第１転送トランジスタ１０５をオフさせる。つまり、全ての行の制御線２０５の電位がハイからローに変化する。この電位の変化は、寄生容量Ｃｐを介して、接地線１０３、共通出力線３０１、電源線１０２のそれぞれに、各寄生容量の比率に応じて伝搬する。これにより、接地線１０３、共通出力線３０１、電源線１０２に過渡的な電位変動が生じる。
【００５１】
このように、期間Ｔ１の開始と終了のそれぞれにおいて、接地線１０３、共通出力線３０１、電源線１０２に過渡的な電位変動が生じる。この各配線の電位変動は、増幅部１１１のドレイン、ソース、バックゲートの各端子の電位を変動させる。この増幅部１１１の各端子の電位変動は、増幅部１１１が画素信号を出力している場合には、共通出力線３０１の電位を変動させることとなる。
【００５２】
この期間Ｔ１の開始と終了の少なくとも一方が、ある行の画素１０１から画素信号を読みだしている期間Ｔ３に重なる場合がある。この場合、制御線２０５の電位の変化により、接地線１０３、共通出力線３０１、電源線１０２の過渡的な電位変動により、共通出力線３０１に出力されている画素信号を変動させる。よって、接地線１０３、共通出力線３０１、電源線１０２の過渡的な電位変動は、ノイズとして画素信号に重畳されることとなる。
【００５３】
また、接地線１０３、共通出力線３０１、電源線１０２に過渡的な電位変動は、複数行の画素１０１の読み出し期間にまたがる場合が有る。この場合、複数行の画素１０１のそれぞれが出力する画素信号に、接地線１０３、共通出力線３０１、電源線１０２の過渡的な電位変動によるノイズが重畳される。撮像装置が出力する信号を用いて画像を生成する場合には、この画像に、当該ノイズに起因する横筋状の縞が生じることとなり、画質の低下が生じる。特に、この横筋状の縞は人間の目に視認されやすいため、画質の低下の抑制が強く求められる。
【００５４】
この課題を解決するには、期間Ｔ１の開始と終了を、期間Ｔ３に重ならないようにすることが考えられるが、この場合にはフレームレートの低下が生じる。また、接地線１０３、共通出力線３０１、電源線１０２の過渡的な電位変動の収束を待つ期間を設ける場合には、さらなるフレームレートの低下が生じる。また、別の見方をすれば、期間Ｔ３の間は、期間Ｔ１の開始と終了を設けないようにすると、光電変換部１０４の電荷蓄積期間の設定の制約が大きくなる。たとえば、光電変換部１０４の電荷蓄積期間の長さを、ある所定の期間よりも長くできない場合が生じる。この所定の期間が短い場合には、連続する複数のフレームでの被写体の連続性が低下する。例えば動画を撮影している場合には、被写体の動きが不連続なものとなり、動画の品質が低下する。このようにして、発明者は、期間Ｔ１、Ｔ３のタイミングの制約を増加させずに、グローバルシャッタ動作による画質低下を抑制する課題が存在することを見出した。
【００５５】
本実施例では、図４に示すように制御線２０４を制御線２０５と並行に隣接して配置する。
【００５６】
画素駆動部１８０は、制御線２０４の電位を、図３に示すように、制御線２０５の電位に対して逆相となるように制御する。つまり、制御線２０５の電位変化による電源線１０２、接地線１０３、共通出力線３０１の過渡的な電位変動は、制御線２０４による逆相の電位変動により相殺される。読出し期間中の共通出力線３０１の電位変動を抑えることができる。なお、制御線２０４は、必ずしも制御線２０５と隣接している必要はなく、制御線２０５と各々の配線に対する寄生容量Ｃｐが同等になるように配置されていればよい。
【００５７】
図８、図９は制御線群２４０の信号生成、供給手段の構成例である。画素駆動部１８０で生成された信号は、バッファ回路２２０によって行ごとに共通の配線で供給される。制御線２０４の制御信号は、図８では、画素駆動部１８０が生成している。他の例として、図９のように画素駆動部１８０の外でインバーター回路２２１が制御線２０４の制御信号を生成および供給してもよい。
【００５８】
図２のように、制御線２０４が画素１０１に含まれる素子に接続されない場合、制御線２０５に対して、制御線２０４を駆動するバッファ回路２２０の負荷が軽い。よって、画素駆動部１８０から離れるにつれて、制御線２０４と制御線２０５の逆相の関係が維持されなくなる場合が有る。この場合、制御線２０４と制御線２０５の逆相の関係が維持されていない領域では、制御線２０５の電位変化による電源線１０２、接地線１０３、共通出力線３０１の過渡的な電位変動の抑制が充分ではなくなる可能性が有る。この場合、画素アレイ１００内の任意の列数おきにインバーター回路２２１を配置する構成にする。このインバーター回路２２１による遅延量を調整することによって、制御線２０４と制御線２０５の逆相の関係を維持することができる。
【００５９】
また、別の例として、図１０のように、１つの画素１０１の内部にインバーター回路２２１を配置する。このインバーター回路２２１が、制御線２０５の制御信号に対して逆相の信号を生成し、制御線２０４に信号を供給する。この場合、制御線２０４は、複数の画素１０１の１つ１つに、独立して設けられていればよい。これにより、画素アレイ１００内の全ての画素１０１において、制御線２０５と制御線２０４の逆相の位相関係を維持することができる。
【００６０】
図１０では、１つの画素１０１が、１つのインバーター回路２２１と、１つの制御線２０４を有する例を説明した。この例では、インバーター回路２２１を各画素１０１に設けることによる回路規模の増加と、消費電力の増加と、インバーター回路２２１が生じさせるノイズの増加が生じる可能性が有る。別の例として、制御線２０４が複数の画素１０１に渡って配され、１つの画素１０１に設けられたインバーター回路２２１が、複数の画素１０１に渡って配された制御線２０４に制御信号を供給するようにしてもよい。例えば、画素アレイ１００の複数の画素１０１をブロックごとに分割し、１ブロックの複数の画素１０１に渡って制御線２０４が配され、この制御線２０４に制御信号を供給するインバーター回路２２１が画素１０１の内部に設ける例がある。この１ブロックに含まれる画素１０１は、１行のみの複数列に渡って配された画素１０１を含むようにしてもよい。また、１ブロックに含まれる画素１０１は、画素アレイ１００のうちの一部であって、複数行および複数列に渡って配された画素１０１を含むようにしてもよい。
【００６１】
なお、この画素１０１の内部とは、複数の画素１０１を互いに電気的に分離する分離領域（素子分離領域）の内側であるとも言える。この分離領域とは、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法、ＤＴＩ（Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法によって形成することができる。また、素子分離領域の他の形成方法として、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法などを用いることができる。
【００６２】
以上説明したように、本実施例では、制御線２０５に供給される制御信号とは逆相の関係にある制御信号が供給される制御線２０４を配置する。これにより、制御線２０５の電位の変化による、接地線１０３、共通出力線３０１、電源線１０２の過渡的な電位変動を生じにくくすることができる。これにより、制御線２０５の電位の変化による画質の低下を抑制することができる。
【００６３】
なお、本実施例では、画素１０１から画素信号を１行ずつ読みだしていた。この例に限定されるものでは無い。例えば、１列の画素１０１に対し複数の共通出力線３０１を配する。そして、複数の共通出力線３０１の１つに、ある行の画素１０１の画素信号が出力されている期間に、複数の共通出力線３０１の別の１つに、別の行の画素１０１の画素信号が出力されるようにしてもよい。
【００６４】
また、本実施例では、１つの半導体基板に、画素アレイ１００と、信号処理部４００とを設けていたが、この例に限定されるものではない。例えば、画素アレイ１００が配された半導体基板と、信号処理部４００が配された半導体基板とを積層するようにしてもよい。この場合、信号処理部４００は、画素アレイ１００の画素１０１の列ごとに配されている形態の他に、画素アレイ１００の一部であって、複数行および複数列に渡って配された複数の画素１０１に対応して配されるようにしてもよい。
【００６５】
また、本実施例の画素１０１は、選択トランジスタ１１２を有していたが、この例には限定されない。他の例として、各画素１０１が選択トランジスタ１１２を有さない形態とすることができる。この場合には、共通出力線３０１は増幅部１１１のソースに接続される。また、信号を出力する画素行の選択は、リセットトランジスタ１１０のドレインに供給される電位を変更することによって可能である。つまり、信号を出力しない画素行である、非選択の画素行に対しては、リセットトランジスタ１１０のドレインに供給される電位を、増幅部１１１がオフするための電位（オフ電位）とする。そして、画素駆動部１８０がリセットトランジスタ１１０をオンとして、第２保持部１０９にオフ電位を与える。これにより、オフ電位が与えられた増幅部１１１はオフ状態となる。一方、信号を出力する画素行に対しては、リセットトランジスタ１１０のドレインに供給される電位を、増幅部１１１がオンするための電位（オン電位）とする。そして、画素駆動部１８０がリセットトランジスタ１１０をオンとして、第２保持部１０９にオン電位を与える。これにより、オン電位が与えられた増幅部１１１はオン状態となって、共通出力線３０１に画素信号を出力することができる。
【００６６】
なお、光電変換部１０４のリセットは、本実施例では電源線１０２の電位に対応する電位で行っていたが、不図示の別の電位で行っても良い。また、本実施例では、光電変換部１０４のリセットの為、第１転送トランジスタ１０５を設けていた。他の例として、画素駆動部１８０が第２転送トランジスタ１０６、第３転送トランジスタ１０８をオンした状態でリセットトランジスタ１１０をオンすることによって光電変換部１０４をリセットしてもいい。
【００６７】
また、第１保持部１０７、第２保持部１０９の各々は、Ｐ型及びＮ型半導体領域の接合容量を利用した構造や、誘電体を金属で挟んだＭＩＭ構造を用いることができる。本実施例は、第１保持部１０７、第２保持部１０９の容量の構造には特に限定されない。
【００６８】
また、制御線２０５の電位が変化するタイミングと、制御線２０４の電位が変化するタイミングは、完全に一致していなくてもよい。例えば、制御線２０５の電位が、ある期間に渡って、第１の方向に変化するとする。制御線２０４の電位が、第１の方向とは逆の第２の方向に変化する期間が、当該期間の少なくとも一部と重なっていればよい。
【００６９】
（第２の実施例）
本実施例の撮像装置について、第１の実施例と異なる点を中心に説明する。
【００７０】
図１１は、本実施例の画素１０１の等価回路を示した図である。第１の実施例で説明した画素１０１に対して、制御線２０４が配されていない点が異なる。さらに、制御線２０３の制御が異なる。ここでは第１の実施例との相違点を中心に説明する。
【００７１】
図１２に示すように、制御線２０３の電位をＶＬ、ＶＭ、ＶＨの３値で制御する。制御線２０５のローからハイの変化に対し、制御線２０３はＶＭからＶＬに変化させ、制御線２０５のハイからローの変化に対し、制御線２０３はＶＬからＶＭに変化させる。ＶＭのレベルは、第２転送トランジスタ１０６がオフするレベルに設定し、ＶＨのレベルは、第２転送トランジスタ１０６がオンするレベルに設定する。ＶＬの設定は、制御線２０５のロー、ハイのレベル差に応じて設定することで、制御線２０５と逆相で変化する信号にできる。ＶＬは第２の電位であり、ＶＨは第３の電位であり、ＶＭは第２の電位と第３の電位との間の第１の電位である。
【００７２】
本実施例においても、第１の実施例において図４から図７を参照しながら説明したように、制御線２０３は、制御線２０５が配された配線層と同じ配線層に配置される。また、制御線２０３は、制御線２０５と同じく、画素アレイ１００に配された全ての画素１０１で同時に制御される信号線である。したがって、制御線２０３の電位は、制御線２０５の電位に対して逆相の関係とすることができる。これにより、制御線２０５の電位の変化による、電源線１０２、接地線１０３、共通出力線３０１の電位の変動を、制御線２０３の電位の変化によって相殺することができる。
【００７３】
よって、第１の実施例と同じく、本実施例の撮像装置もまた、制御線２０５の電位の変化による、共通出力線３０１の電位変動を抑制することができる。なお、制御線２０３は、期間Ｔ１では第２転送トランジスタ１０６がオフしている状態の中での電位変化であるので、図１２に示したように、期間Ｔ１にＶＭからＶＬに電位が変化しても画素信号に対する影響は小さい。さらに、期間Ｔ４は行の読出し後に制御するのでノイズの発生要因にならない。また、ＶＬの設定値は必ずしも制御線２０５のロー、ハイのレベル差と等しい必要はなく、例えば、寄生容量Ｃｐを調整して容量比で変動量を調整してもよい。
【００７４】
以上説明したように、本実施例では、制御線２０３を３値で制御することで、制御線２０４を配さずに、グローバル電子シャッタ動作による画質の低下を抑制することができる。また、第１の実施例では配されていた制御線２０４が配されなくなることにより、光電変換部１０４に光を導く開口部２１０の面積を拡大することができる。よって、第１の実施例の撮像装置に対し、感度を向上させることができる。
【００７５】
なお、本実施例では、制御線２０３を３値制御する例を説明した。他の例として、他の制御線、あるいは、電源線１０２、接地線１０３を複数の電位で制御する構成でもよい。
【００７６】
また、第１保持部１０７、第２保持部１０９を、Ｐ型及びＮ型半導体領域の接合部を備える接合容量とする場合がある。この場合、第１保持部１０７、第２保持部１０９に光が漏れると、接合部での光電変換によって第１保持部１０７、第２保持部１０９の内部で電荷が発生することがある。この時、第１保持部１０７、第２保持部１０９が既に前のフレームの電荷を保持していたとすると、異なるフレームに対応する電荷が第１保持部１０７、第２保持部１０９に混入することとなり、偽信号が生じる。この第１保持部１０７、第２保持部１０９における電荷発生を抑制するため、第１保持部１０７、第２保持部１０９の上部に遮光膜を配置する場合がある。この遮光膜は、典型的には金属で形成される。この金属による遮光膜は、例えば図７の半導体領域２１１と制御線２０１〜２０６が配置される配線層１の間に、半導体領域２１１に対して絶縁層を介して配置される。この遮光層の電位を、本実施例のように、制御線２０５の電位に対し逆相となるように制御する。このようにしても、制御線２０５による電位の変化による共通出力線３０１の電位の変化を抑制することができる。
【００７７】
（第３の実施例）
第３の実施例について、第１の実施例と異なる点を中心に説明する。
【００７８】
図１３は、本発明の第３の実施例の撮像装置の構成を説明する図である。第１の実施例に対して、制御線２０４を画素アレイ１００の領域の外部に配置している。
【００７９】
画素アレイ１００の領域について説明する。画素アレイ１００は、入射光に対応する画素信号を出力する有効画素である画素１０１と、遮光された光電変換部１０４を備えるオプティカルブラック画素とを有する。さらに画素アレイ１００は、光電変換部１０４を備えず、増幅部１１１を備えるダミー画素を備えていてもよい。
【００８０】
一方、信号処理部４００は、周辺回路領域に配される。この周辺回路領域と、画素アレイ１００の領域との間に中間領域が設けられる。中間領域は、画素アレイ１００の縁よりも周辺回路領域側に位置し、その一端が画素アレイ１００の縁と境界を成す。また、中間領域は、周辺回路領域の縁（内縁）よりも画素アレイ１００側に位置し、その他端が周辺回路領域と境界を成す。画素アレイ１００の縁は、画素アレイ１００の画素回路を構成する半導体素子の活性領域の縁を含み、周辺回路領域の縁は、周辺回路領域の周辺回路を構成する半導体素子の活性領域の縁を含む。
【００８１】
中間領域の一端は、画素アレイ１００の画素回路を構成する半導体素子の活性領域に隣接する、素子分離領域の縁を含む。中間領域の他端は、周辺回路領域の周辺回路を構成する半導体素子の活性領域に隣接する、素子分離領域の縁を含む。
【００８２】
また、中間領域には、画素アレイ１００に配された画素１０１と周辺回路領域に配された信号処理部４００とを接続する共通出力線３０１が配されている。さらに、中間領域には、画素アレイ１００および周辺回路領域の回路のいずれの構成要素でもないダミー部材が設けられる。このダミー部材は、例えば、増幅部１１１に類似の回路である。このダミー部材は、共通出力線３０１への信号の出力を行わない。また、中間領域には、例えば画素１０１のウエルに基準電位を付与するための導電体部材（コンタクトプラグに代表されるコンタクト部）が設けられる。
【００８３】
本実施例の制御線２０４は、画素アレイ１００と周辺回路領域との間に位置する中間領域に配されている。
【００８４】
図１４は、各配線層間の寄生容量の接続関係を省略し、共通出力線３０１と、制御線２０５と制御線２０４との間の寄生容量を１つの容量として模式的に示した図である。制御線２０５の電位変化に伴う共通出力線３０１の変動は、制御線２０５と共通出力線３０１との間の寄生容量である容量２３０と、制御線２０５のローとハイの電位差で計算できる。本実施例のように、画素アレイ１００の領域外に制御線２０４を配置した場合でも、制御線２０４と共通出力線３０１との間の容量２３１と、制御線２０４のローとハイの電位差を調整する。これにより、制御線２０５の電位の変化に伴う共通出力線３０１の変動を、生じにくくすることができる。
【００８５】
なお、本実施例では第１の実施例との差を説明するために、制御線２０４の配置例で説明した。他の例として、画素駆動部１８０とは別の制御部と配線とを配置して制御する構成にしてもよい。
【００８６】
また、本実施例では、制御線２０４を中間領域に配置していたが、周辺回路領域に配置するようにしてもよい。ただし、中間領域の方が、周辺回路領域に比べて、制御線２０４を、制御線２０５の配線パターンと類似の配線パターンにしやすい。よって、寄生容量２３１の容量値と寄生容量２３０の容量値とを揃えやすい。
【００８７】
以上説明したように、本実施例では制御線２０５の電位変化に伴う共通出力線３０１の電位変動を、画素アレイ１００の外部に配した配線によって生じにくくすることができる。
【００８８】
（第４の実施例）
本実施例について、第１の実施例と異なる点を中心に説明する。
【００８９】
図１５は、第４の実施例の撮像装置の画素１０１の等価回路を示した図である。第１の実施例の画素１０１に対して、ダミートランジスタ１１３を追加している。
【００９０】
本実施例では、画素１０１を構成するＭＯＳトランジスタのウエルは、接地線１０３と不図示のコンタクト部を介して接続されている。すなわち、ＭＯＳトランジスタのウエルの電位は接地電位となっている。
【００９１】
制御線２０５および制御線２０４のそれぞれは、画素１０１が備えるウエルと、平面視において重なる位置に配置されている。
【００９２】
制御線２０５の電位変化は、第１転送トランジスタ１０５であるＭＯＳトランジスタのゲートとバックゲートとの間の寄生容量を介して、画素１０１のウエルに伝搬する。つまり、制御線２０５の電位変化によって、第１の実施例で説明した配線間の寄生容量による電位変動とは別に、画素１０１のウエルのインピーダンスと、接地線１０３のインピーダンスとに基づいた過渡的な電位変動が生じる。
【００９３】
典型的には、画素１０１が含むＭＯＳトランジスタは、１つのウエルを利用して形成される。つまり、第１転送トランジスタ１０５、第２転送トランジスタ１０６、第３転送トランジスタ１０８、リセットトランジスタ１１０、増幅部１１１、選択トランジスタ１１２は１つのウエルを共有する。よって、ウエルの電位変動は、増幅部１１１、選択トランジスタ１１２のソース、ドレインの電位を変動させることとなる。ある行の画素信号を読みだしている期間Ｔ３に、期間Ｔ１の開始あるいは終了が行われると、当該行の画素信号に、制御線２０５の電位変動に起因したウエルの電位変動によるノイズが重畳されることとなる。
【００９４】
本実施例では、図１５に示すように、画素１０１が、ドレインとソースを短絡したダミートランジスタ１１３を有する。そして、このダミートランジスタ１１３のゲートに、制御線２０４をゲートに接続する。
【００９５】
制御線２０４の駆動タイミングは第１の実施例と同じである。つまり、制御線２０４の電位は、制御線２０５の電位と逆相の関係となっている。制御線２０４の電位の変化は、ダミートランジスタ１１３のゲートと、バックゲートとの間の寄生容量を介してウエルの電位を変動させる。制御線２０５と制御線２０４のそれぞれの電位は逆相の関係となっている。よって、制御線２０４の電位の変化により、制御線２０５の電位の変化によって生じるウエルの電位の変動を生じにくくすることができる。
【００９６】
なお、ダミートランジスタ１１３の形状、サイズ（ゲート長、ゲート幅）は第１転送トランジスタ１０５と同じであることが望ましい。ただし、この構成に限定されるものでは無く、制御線２０４にゲートが接続されたダミートランジスタが備わることで、本実施例で述べた制御線２０５の電位変動によるウエルの電位変動を抑制する効果は得られる。
【００９７】
また、制御線２０４のしローとハイの電位差と、ダミートランジスタ１１３のゲート面積を適宜調整し、ウエルの電位変動を好適に抑制するようにしてもよい。
【００９８】
以上説明したように、本実施例の構成では、制御線２０５の電位の変化に起因するウエルの電位変動を、ダミートランジスタ１１３によって生じにくくすることができる。これにより、ある行の画素信号を読みだしている期間Ｔ３に、期間Ｔ１の開始あるいは終了が行われても、当該行の画素信号に、制御線２０５の電位変動に起因したウエルの電位変動によるノイズは重畳されにくくなる。ただし、ウエルと制御線２０５との間で生じる寄生容量と、制御線２０４とウエルとの間で生じる寄生容量とが略同じ容量値となるようにすることが好ましい。これにより、制御線２０５の電位変動によるウエルの電位変動を好適に抑制することができる。
【００９９】
なお、接地線１０３やウエルが、画素アレイ１００の複数の画素１０１で共通であれば、画素アレイ１００のうちの一部の画素１０１のみにダミートランジスタ１１３を配置する構成でもよい。
【０１００】
また、第３の実施例で述べたように、画素アレイ１００が、遮光された光電変換部１０４を備えるオプティカルブラック画素を備える場合がある。このオプティカルブラック画素のみにダミートランジスタ１１３が配されていてもよい。
【０１０１】
また、第３の実施例で述べたように、画素アレイ１００が、光電変換部１０４を備えないダミー画素を有する場合が有る。このダミー画素のみが、ダミートランジスタ１１３を有するようにしてもよい。
【０１０２】
（第５の実施例）
図１６は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の各実施例で述べた撮像装置のいずれかの構成を適用した撮像装置２００を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１６に、上述の各実施例のいずれかの撮像装置を撮像装置２００として適用したデジタルスチルカメラの構成例を示す。
【０１０３】
図１６に例示した撮像システム５００は、撮像装置２００、被写体の光学像を撮像装置２００に結像させるレンズ５０２０、レンズ５０２０を通過する光量を可変にするための絞り５０４、レンズ５０２０の保護のためのバリア５０６を有する。レンズ５０２０及び絞り５０４は、撮像装置２００に光を集光する光学系である。
【０１０４】
撮像システム５００は、また、撮像装置２００から出力される出力信号の処理を行う信号処理部５０８０を有する。信号処理部５０８０は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。信号処理部５０８０は、撮像装置２００より出力される出力信号に対してＡＤ変換処理を実施する機能を備えていてもよい。この場合、撮像装置２００の内部には、必ずしもＡＤ変換回路を有する必要はない。
【０１０５】
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
【０１０６】
更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置２００と信号処理部５０８０に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置２００と、撮像装置２００から出力された出力信号を処理する信号処理部５０８０とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、撮像装置２００の制御機能の一部又は全部を実施するように構成してもよい。
【０１０７】
撮像装置２００は、画像用信号を信号処理部５０８０に出力する。信号処理部５０８０は、撮像装置２００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８０は、画像用信号を用いて、画像を生成する。
【０１０８】
上述した各実施例の撮像装置による撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
【０１０９】
（第６の実施例）
本実施例の撮像システム及び移動体について、図１７及び図１８を用いて説明する。
【０１１０】
図１７は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図１８は、本実施例による撮像システムの動作を示すフロー図である。
【０１１１】
本実施例では、車載カメラに関する撮像システムの一例を示す。図１７は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、上述の各実施例のいずれかの撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。
【０１１２】
集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検出部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検出部７０９は、撮像装置７０２の異常を検出すると、主制御部７１３に異常を発報する。
【０１１３】
集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１１４】
主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。
【０１１５】
集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチ１３をパルス駆動させるための設定や、フレーム毎に電圧スイッチ１３を切り替える設定等を送信する。
【０１１６】
撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
【０１１７】
また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１１８】
本実施例では、車両の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図１７（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。
【０１１９】
２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。
【０１２０】
次に、撮像システム７０１における撮像装置７０２の故障検出動作について、図１８を用いて説明する。撮像装置７０２の故障検出動作は、図１８に示すステップＳ８１０〜Ｓ８８０に従って実施される。
【０１２１】
ステップＳ８１０は、撮像装置７０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム７０１の外部（例えば主制御部７１３）又は撮像システム７０１の内部から、撮像装置７０２の動作のための設定を送信し、撮像装置７０２の撮像動作及び故障検出動作を開始する。
【０１２２】
次いで、ステップＳ８２０において、有効画素から画素信号を取得する。また、ステップＳ８３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ８２０とステップＳ８３０とは逆でもよい。
【０１２３】
次いで、ステップＳ８４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。
【０１２４】
ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ８５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ８６０へと移行する。ステップＳ８６０では、走査行の画素信号をメモリ７０５に送信して一次保存する。そののち、ステップＳ８２０に戻り、故障検出動作を継続する。
【０１２５】
一方、ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ８７０に移行する。ステップＳ８７０において、撮像動作に異常があると判定し、主制御部７１３、又は警報装置７１２に警報を発報する。警報装置７１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ８８０において撮像装置７０２を停止し、撮像システム７０１の動作を終了する。
【０１２６】
なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。
【０１２７】
なお、ステップＳ８７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。
【０１２８】
また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム７０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１２９】
［変形実施例］
本発明は、上記実施例に限らず種々の変形が可能である。
【０１３０】
例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。
【０１３１】
また、これまで説明してきた画素の回路構成は、図２に示したものに限定されるものではなく、適宜変更が可能である。例えば、画素１０１は、１つのマイクロレンズに対し、２つの光電変換部が配されたデュアルピクセル構造であってもよい。
【０１３２】
［変形実施例］
上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
【符号の説明】
【０１３３】
１００  画素アレイ
１０１  画素
１０２  電源線
１０３  接地線
１０４  光電変換部
１０５  第１転送トランジスタ
１０６  第２転送トランジスタ
１０７  第１保持部
１０８  第３転送トランジスタ
１０９  第２保持部
１１０  リセットトランジスタ
１１１  増幅部
１１２  選択トランジスタ
２０１〜２０６  制御線
３０１  共通信号線
４００  信号処理部
４０１  共通信号線
【図１】
2019029693.tif 000003
【図２】
2019029693.tif 000004
【図３】
2019029693.tif 000005
【図４】
2019029693.tif 000006
【図５】
2019029693.tif 000007
【図６】
2019029693.tif 000008
【図７】
2019029693.tif 000009
【図８】
2019029693.tif 000010
【図９】
2019029693.tif 000011
【図１０】
2019029693.tif 000012
【図１１】
2019029693.tif 000013
【図１２】
2019029693.tif 000014
【図１３】
2019029693.tif 000015
【図１４】
2019029693.tif 000016
【図１５】
2019029693.tif 000017
【図１６】
2019029693.tif 000018
【図１７】
2019029693.tif 000019
【図１８】
2019029693.tif 000020