(57)【要約】【課題】半導体材料を用いた導体ビアを低抵抗化する。【解決手段】電子デバイス１は、半導体基板２と、半導体基板２内に設けられた導体ビア３と、半導体基板２の一方の面２ａ上に設けられた遮光部材４とを含む。導体ビア３には、ポリシリコン等の半導体材料が用いられる。遮光部材４は、半導体基板２の面２ａ側から導体ビア３に照射される光８を透過し、面２ａ側から半導体基板２に照射される光８を遮光する。遮光部材４を透過した光８が導体ビア３に照射されると、その導体ビア３の半導体材料の光導電性によって、導体ビア３の抵抗が低減される。【選択図】図１
2019057533.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板内に設けられ、半導体材料が用いられた導体ビアと、
前記半導体基板の第１の面上に設けられ、前記第１の面側から前記導体ビアに照射される光を透過し、前記第１の面側から前記半導体基板に照射される光を遮光する遮光部材と
を含むことを特徴とする電子デバイス。
【請求項２】
前記半導体基板の、前記第１の面と反対側の第２の面上に設けられ、トランジスタを備える回路部を更に含むことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記第１の面側に、前記遮光部材を介して設けられた光源を更に含むことを特徴とする請求項１又は２に記載の電子デバイス。
【請求項４】
前記第１の面側に、前記遮光部材を介して設けられ、前記第１の面側から前記導体ビアに照射される光を透過する基材を更に含むことを特徴とする請求項１乃至３のいずれかに記載の電子デバイス。
【請求項５】
前記基材は、前記基材の両面間を導通する導通部を有し、
前記導体ビアは、前記導通部と電気的に接続されることを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記第１の面側の前記導体ビア上から前記導体ビアの外側に引き出され、前記第１の面側から前記導体ビアに照射される光を透過する導体材料が用いられた配線を有し、
前記導通部は、前記導体ビアと対応する位置の外側に設けられ、前記配線と電気的に接続されることを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記導通部は、前記第１の面側から前記導体ビアに照射される光を透過する導体材料が用いられ、前記導体ビアと対応する位置に設けられることを特徴とする請求項５に記載の電子デバイス。
【請求項８】
前記基材は、前記第１の面側から照射される光を前記導体ビアへと導く光導波路構造を有することを特徴とする請求項４に記載の電子デバイス。
【請求項９】
前記遮光部材は、前記第１の面側から前記半導体基板に照射される光を反射することを特徴とする請求項１乃至８のいずれかに記載の電子デバイス。
【請求項１０】
前記半導体基板の、前記第１の面とは反対側に搭載され、前記導体ビアと電気的に接続される電子部品を更に含むことを特徴とする請求項１乃至９のいずれかに記載の電子デバイス。
【請求項１１】
半導体基板内に、半導体材料を用いて導体ビアを形成する工程と、
前記半導体基板の第１の面上に、前記第１の面側から前記導体ビアに照射される光を透過し、前記第１の面側から前記半導体基板に照射される光を遮光する遮光部材を形成する工程と
を含むことを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス及び電子デバイスの製造方法に関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）等の半導体基板を用いた半導体チップやインターポーザといった電子デバイスの分野では、回路配線の一部として半導体基板内に導体ビアを設け、その導体ビアを用いて上下層間を導通させる技術が知られている。このような導体ビアとして、例えば、Ｓｉ基板を貫通するように設けられるＴＳＶ（Through Silicon Via）が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−４０４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体基板に設ける導体ビアには、銅（Ｃｕ）等の金属材料が用いられるほか、電子デバイスの種類や製造プロセスによっては、ポリシリコン等の半導体材料が用いられる場合がある。しかし、半導体材料を用いた導体ビアでは、金属材料を用いた導体ビアに比べ、その抵抗が高くなり、十分な電気特性を有する電子デバイスが得られない場合がある。
【課題を解決するための手段】
【０００５】
一観点によれば、半導体基板と、前記半導体基板内に設けられ、半導体材料が用いられた導体ビアと、前記半導体基板の第１の面上に設けられ、前記第１の面側から前記導体ビアに照射される光を透過し、前記第１の面側から前記半導体基板に照射される光を遮光する遮光部材とを含む電子デバイスが提供される。
【０００６】
また、一観点によれば、上記のような電子デバイスの製造方法が提供される。
【発明の効果】
【０００７】
半導体材料を用いた導体ビアの抵抗を光によって低減可能な電子デバイスが実現される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態に係る電子デバイスの説明図である。
【図２】半導体材料の照射光の波長と吸収係数との関係の一例を示す図である。
【図３】第１の実施の形態に係る電子デバイスの構成例を示す図である。
【図４】第２の実施の形態に係る半導体チップの一例を示す図である。
【図５】第２の実施の形態に係る半導体チップの回路部の一例を示す図（その１）である。
【図６】第２の実施の形態に係る半導体チップの回路部の一例を示す図（その２）である。
【図７】第２の実施の形態に係る半導体チップの形成方法の一例を示す図（その１）である。
【図８】第２の実施の形態に係る半導体チップの形成方法の一例を示す図（その２）である。
【図９】第２の実施の形態に係る半導体チップの構成例を示す図（その１）である。
【図１０】第２の実施の形態に係る半導体チップの構成例を示す図（その２）である。
【図１１】第３の実施の形態に係る電子デバイスの一例を示す図である。
【図１２】第３の実施の形態に係る電子デバイスの光源の一例を示す図である。
【図１３】第３の実施の形態に係る電子デバイスの構成例を示す図（その１）である。
【図１４】第３の実施の形態に係る電子デバイスの構成例を示す図（その２）である。
【図１５】第３の実施の形態に係る電子デバイスの変形例を示す図（その１）である。
【図１６】第３の実施の形態に係る電子デバイスの変形例を示す図（その２）である。
【図１７】第４の実施の形態に係る電子デバイスの一例を示す図である。
【図１８】第４の実施の形態に係る電子デバイスの形成方法の一例を示す図である。
【図１９】第４の実施の形態に係る基材の導体ビア形状の変形例を示す図である。
【図２０】第５の実施の形態に係る電子デバイスの一例を示す図である。
【図２１】第５の実施の形態に係る電子デバイスの形成方法の一例を示す図（その１）である。
【図２２】第５の実施の形態に係る電子デバイスの形成方法の一例を示す図（その２）である。
【図２３】第５の実施の形態に係る基材の導体ビア形状の変形例を示す図である。
【図２４】第６の実施の形態に係る電子デバイスの一例を示す図である。
【図２５】第７の実施の形態に係る電子デバイスの一例を示す図である。
【図２６】第８の実施の形態に係る電子デバイスの一例を示す図である。
【図２７】第９の実施の形態に係る電子機器の説明図である。
【発明を実施するための形態】
【０００９】
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る電子デバイスの説明図である。
図１には一例として、半導体チップ又はインターポーザとして利用される電子デバイス１の要部断面図を模式的に示している。図１に示す電子デバイス１は、半導体基板２、導体ビア３及び遮光部材４を含む。
【００１０】
半導体基板２には、例えば、Ｓｉ基板が用いられる。このほか、半導体基板２には、シリコンゲルマニウム（ＳｉＧｅ）、ゲルマニウム（Ｇｅ）、窒化ガリウム（ＧａＮ）、インジウムリン（ＩｎＰ）、ガリウムヒ素（ＧａＡｓ）、炭化シリコン（ＳｉＣ）等の各種半導体基板が用いられてもよい。
【００１１】
半導体基板２には、孔５が設けられる。例えば、孔５として、半導体基板２の一方の面２ａと他方の面２ｂとの間を貫通する貫通孔が設けられる。半導体基板２の孔５の内壁には、絶縁膜６が設けられる。例えば、絶縁膜６として、酸化シリコン（ＳｉＯ）等の酸化膜が設けられる。導体ビア３は、半導体基板２の孔５内の、その内壁の絶縁膜６の内側に設けられる。孔５の内壁の絶縁膜６により、半導体基板２と導体ビア３とが電気的に絶縁される。
【００１２】
半導体基板２の両面２ａ，２ｂには、導体ビア３に電気的に接続される導体パターン、回路素子、半導体素子が設けられてもよい。
導体ビア３には、半導体材料が用いられる。導体ビア３の半導体材料としては、例えば、ポリシリコン又はシリコンが用いられる。このほか、導体ビア３には、アモルファスシリコン、銅インジウムセレン（ＣｕＩｎＳｅ2）、硫化亜鉛（ＺｎＳ）、リン化亜鉛（Ｚｎ3Ｐ2）、硫化銅（Ｃｕ2Ｓ）、硫化カドミウム（ＣｄＳ）、カドミウムテルル（ＣｄＴｅ）、ＩｎＰ、ＧａＡｓ等の各種半導体材料が用いられてもよい。導体ビア３の半導体材料には、不純物（ｐ型又はｎ型不純物のほか、形成過程で混入する不可避不純物）が含有されてもよい。
【００１３】
遮光部材４は、半導体基板２の一方の面２ａ上に設けられる。遮光部材４は、半導体基板２の一方の面２ａ側から導体ビア３に向かって照射される光８を透過し、半導体基板２の一方の面２ａ側から半導体基板２に向かって光８が照射される場合にはその光８を遮光する。遮光部材４は、例えば図１に示すように、導体ビア３と対応する位置に開口部４ａを有する。半導体基板２の一方の面２ａ側から照射される光８は、遮光部材４の開口部４ａを通って導体ビア３へと入射し、開口部４ａの外側では遮光されて半導体基板２への入射が抑制される。
【００１４】
遮光部材４には、半導体基板２への光８を遮光するものであれば、導体材料や絶縁材料といった各種材料が用いられる。遮光部材４の導体材料としては、例えば、Ｃｕ、アルミニウム（Ａｌ）、クロム（Ｃｒ）等が挙げられる。遮光部材４の絶縁材料としては、例えば、ＳｉＯ、窒化シリコン（ＳｉＮ）、フォトレジスト等が挙げられる。遮光部材４は、２種以上の材料が含まれてもよく、単層構造でも積層構造でもよい。また、遮光部材４は、絶縁層内に配線やビア等の導体パターンを設けた構造であってもよい。
【００１５】
遮光部材４の、導体ビア３と対応する位置には、導体ビア３への光８を透過するものであれば、開口部４ａに限らず、照射される光８に対して透明な材料が設けられてもよい。例えば、光８の波長を可視光領域（波長４００ｎｍ〜８００ｎｍ）とした場合、導体ビア３と対応する位置には、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ）、酸化インジウムスズ（Indium Tin Oxide；ＩＴＯ）等の透明導電材料や、アクリル樹脂、ポリカーボネート樹脂等の透明樹脂材料が設けられてもよい。
【００１６】
上記構成を有する電子デバイス１では、半導体基板２の一方の面２ａ側から照射される光８が、遮光部材４（図１の例ではその開口部４ａ）を透過し、ポリシリコン等の半導体材料が用いられた導体ビア３に入射する。ポリシリコン等の半導体材料が用いられた導体ビア３に光８が入射すると、その半導体材料の光導電性により、導体ビア３の抵抗が低減される。即ち、導体ビア３のポリシリコン等の半導体材料に光８が照射されることで、その価電子帯や不純物準位の電子が光８のエネルギーを吸収して伝導帯等へ励起され、これによってキャリアとなる伝導電子や正孔が増加し、導体ビア３の抵抗（又は抵抗率）が低減される。或いは、導体ビア３の導電率が増大する。
【００１７】
半導体材料は、Ｃｕ等の金属材料に比べ、抵抗が高い。そのため、導体ビア３に半導体材料を用いると、金属材料を用いた場合に比べ、抵抗が高くなり、半導体基板２の両面２ａ，２ｂ間で電気信号を伝送する導体ビア３において、電流遅延や電圧降下が生じ、十分な電気特性の電子デバイス１が得られないことが起こり得る。例えばポリシリコンの場合、その導電率は、その膜質によっても異なるが、一般に１０-4Ｓ／ｍ〜１０Ｓ／ｍ程度であり、比較的高い抵抗率を有し、ポリシリコンを用いた導体ビア３では、電気信号の伝送に問題が生じる場合がある。これに対し、導体ビア３にポリシリコン等の半導体材料を用い、その導体ビア３に対して上記のように光８を照射することで、導体ビア３の抵抗を低減し、導体ビア３での電圧降下や電流遅延を抑え、電子デバイス１の電気特性を向上させることができる。
【００１８】
導体ビア３に用いられるポリシリコン等の半導体材料の、光８が照射された時の抵抗変化は、照射される光８の波長や強度、半導体材料の種類や膜質等、様々な要因で変化する。ここで、導体ビア３の半導体材料としてポリシリコンを用いた場合を例に、その抵抗変化に影響を及ぼす光８の代表的なパラメータについて説明する。
【００１９】
導体ビア３のポリシリコンに照射される光８の波長は、ポリシリコンの性質のほか、導体ビア３の長さ（半導体基板２の厚さ）、光８が導体ビア３に到達する前に通過する構造物（例えば後述するガラス等の基材）の配置等も考慮して設定される。
【００２０】
ここで、図２は半導体材料の照射光の波長と吸収係数との関係の一例を示す図である。
ポリシリコンをはじめとする各種半導体材料について、この図２に示すような、照射光の波長［ｎｍ］と吸収係数［ｃｍ-1］との関係に基づき、導体ビア３に照射する光８の波長を設定することができる。例えば、光８の波長として、それが照射される半導体材料の厚み、即ち、導体ビア３の長さ１０μｍに対し、吸収係数が１０3以上となるような波長を選択する。
【００２１】
例えば、図２の結晶シリコンについての照射光の波長と吸収係数の関係に基づき、ポリシリコンが用いられた導体ビア３に照射する光８の波長は、可視光領域（波長４００ｎｍ〜８００ｎｍ）とされる。波長が長すぎる場合（例えば波長１５００ｎｍ）には、ポリシリコンが用いられた導体ビア３を透過する光８の量が増大し、ポリシリコンに吸収される光８の量が減少して、ポリシリコンの抵抗の低減効果が小さくなる。波長が短すぎる場合（例えば波長１００ｎｍ）には、導体ビア３のポリシリコンにおける光８のエネルギー吸収にロスが生じたり、導体ビア３の前段に配置される構造物で吸収される光８の量が増大したりすることで、ポリシリコンの抵抗の低減効果が小さくなる。
【００２２】
また、導体ビア３のポリシリコンに照射される光８の強度は、例えば、１００ｍＷ／ｃｍ2とされる。これは面積当量のエネルギーで言えば、地表に届く太陽光と同程度の強度である。例えば、導体ビア３の分布する範囲が２０ｍｍ×２０ｍｍの範囲である場合、そのポリシリコンに照射する光８には、０．４Ｗ程度の面発光型ＬＥＤ（Light Emitting Diode）光源から出射される光を用いればよい。光８の強度が弱い場合（例えば１ｍＷ／ｃｍ2）には、ポリシリコンの抵抗の低減効果が小さくなる。光８の強度が強い場合（例えば１０Ｗ／ｃｍ2）には、導体ビア３の発熱に起因した性能劣化（例えば導体ビア３周辺の半導体基板２内に形成されたトランジスタの性能劣化）や、電子デバイス１又はこれを含む電子機器の消費電力の増大等が生じる恐れがある。
【００２３】
ポリシリコンを用いた導体ビア３に、上記のような波長及び強度の光８を照射した場合には、光８を照射しない場合に比べ、１００倍〜１００００００倍の抵抗の低減効果が得られる。尚、この抵抗の低減効果は、非ドープの半導体（真性半導体）の場合の効果である。また、抵抗の低減効果に幅があるのは、ポリシリコンの抵抗が、ごく微量の不純物やＳｉ分子の結合構造等で大きく変化するためであり、ポリシリコンの抵抗は、その形成温度や、製造装置に僅かに混入する大気の量によっても変化する。
【００２４】
ポリシリコンにＶ族やＩＩＩ族元素を不純物としてドープすることでも、その抵抗を低減することができ、ドープ量が多くなるほど、その抵抗の低減効果は大きくなる。例えば、導体ビア３のポリシリコンに、１０15個／ｃｍ3の所定の不純物をドープする。この時、光８を照射しない場合のポリシリコンの導電率は、例えば２０Ｓ／ｍであるのに対し、光８を照射した場合の導電率は、例えば４０Ｓ／ｍ〜２００Ｓ／ｍとなり、ポリシリコンの抵抗は、２分の１〜１０分の１程度まで低減される。
【００２５】
上記のように、ドープ又は非ドープのポリシリコン等の半導体材料を導体ビア３に用い、その導体ビア３に対して所定の波長及び強度の光８を照射することで、導体ビア３の抵抗を低減することができる。これにより、導体ビア３での電圧降下や電流遅延を抑え、電子デバイス１の電気特性を向上させることができる。
【００２６】
電子デバイス１では、ポリシリコン等の半導体材料が用いられた導体ビア３に遮光部材４を透過して光８が入射する一方、遮光部材４によって半導体基板２への光８の入射が抑制される。このように半導体基板２への光８の入射が抑制されることで、半導体基板２の抵抗の低減が抑制される。半導体基板２に光８が入射し、その抵抗が低減されてしまうと、半導体基板２内に容量が生成され、電子デバイス１の回路に電圧降下、電流遅延、クロストーク等が生じ、電子デバイス１の電気特性に悪影響を及ぼす恐れがある。遮光部材４によって半導体基板２への光８の入射を抑制することで、このような悪影響の発生が抑制される。
【００２７】
また、遮光部材４によって半導体基板２への光８の入射が抑制されることで、光８の入射及び吸収による、半導体基板２とこれを含む電子デバイス１の温度上昇が抑制される。これにより、電子デバイス１に含まれ得る、金属材料を用いた導体部の、金属の熱拡散、熱膨張と熱収縮、及び電気特性の変動等が抑制される。或いは、電子デバイス１に含まれ得るトランジスタ等の回路素子の電気特性の変動が抑制される。
【００２８】
また、半導体基板２への光８の入射を抑制する遮光部材４の遮光部に、照射される光８を反射する性質を有する材料を用いると、遮光部材４での光８の吸収、それによる遮光部材４の温度上昇が抑制される。これにより、半導体基板２とこれを含む電子デバイス１の温度上昇が、より効果的に抑制される。
【００２９】
ポリシリコン等の半導体材料が用いられた導体ビア３に光８が照射される電子デバイス１では、その導体ビア３の周囲が絶縁膜６で覆われる。この絶縁膜６に、導体ビア３の半導体材料よりも屈折率の小さい材料を用いると、導体ビア３とその周囲の絶縁膜６とで光導波路構造が実現される。例えば、導体ビア３をポリシリコン、絶縁膜６をＳｉＯとすると、Ｓｉの屈折率は約３．４５、ＳｉＯの屈折率は約１．４であることから、導体ビア３がコアとして機能し、その周囲の絶縁膜６がクラッドとして機能する光導波路構造が実現される。照射される光８は、導体ビア３で吸収され、更に、その周囲の絶縁膜６によって半導体基板２への漏れが抑制される。これにより、半導体基板２に光８が入射することで生じ得る上記問題、即ち、半導体基板２の抵抗低減や温度上昇等に起因した問題が抑制される。
【００３０】
また、図３は第１の実施の形態に係る電子デバイスの構成例を示す図である。図３（Ａ）及び図３（Ｂ）にはそれぞれ、電子デバイスの要部断面図を模式的に示している。
電子デバイス１の遮光部材４には、例えば図３（Ａ）に示すように、導体ビア３の周囲の絶縁膜６が、遮光部材４の遮光性を有する部位（遮光部）で覆われるように、開口部４ａ、又は光８を透過する部位（透光部）が設けられてもよい。このようにすると、光８が絶縁膜６に直接入射することが抑制され、絶縁膜６に直接入射した光８の半導体基板２への漏れが抑制される。
【００３１】
絶縁膜６及び半導体基板２への光８の入射をより一層抑制するため、遮光部材４には、図３（Ｂ）に示すように、導体ビア３の直径よりも小さい直径の開口部４ａ又は透光部が設けられてもよい。
【００３２】
次に、第２の実施の形態について説明する。
ここでは、電子デバイスの一種である半導体チップを例にして説明する。
図４は第２の実施の形態に係る半導体チップの一例を示す図である。図４には、半導体チップの要部断面図を模式的に示している。
【００３３】
図４に示す半導体チップ１０は、回路部１１、半導体基板１２、導体ビア１３及び遮光部材１４を含む。
半導体基板１２には、例えば、Ｓｉ基板が用いられる。半導体基板１２には、その両面１２ａ，１２ｂ間を貫通する孔１５が設けられる。孔１５の内壁には、絶縁膜１６が設けられる。絶縁膜１６には、例えば、ＳｉＯ膜が用いられる。導体ビア１３は、孔１５の内壁の絶縁膜１６の内側に設けられる。導体ビア１３には、例えば、ポリシリコンが用いられる。導体ビア１３のポリシリコンには、不純物（ｐ型又はｎ型不純物のほか、形成過程で混入する不可避不純物）が含有されてもよい。半導体基板１２に設けられる、このような導体ビア１３は、ＴＳＶとも称される。
【００３４】
導体ビア１３が設けられた半導体基板１２の面１２ｂ側には、回路部１１が設けられる。回路部１１は、半導体基板１２の面１２ｂ側の表層部に形成されるトランジスタ、抵抗、容量といった回路素子、並びに、そのような回路素子及び導体ビア１３に電気的に接続された配線やビア等の導体部を絶縁部内に含む配線層を備える。
【００３５】
ここで、図５及び図６は第２の実施の形態に係る半導体チップの回路部の一例を示す図である。図５及び図６にはそれぞれ、導体ビア（ＴＳＶ）を備える半導体基板上に設けられる回路部の一例の要部断面図を模式的に示している。
【００３６】
半導体チップ１０の、導体ビア１３を備える半導体基板１２には、各種回路素子が設けられる。図５には回路素子の一例として、トランジスタ１００を示している。図５に示すトランジスタ１００は、ＭＯＳ（Metal Oxide Semiconductor）型電界効果トランジスタである。トランジスタ１００は、半導体基板１２に設けられた素子分離領域１１０により画定された素子領域に設けられる。トランジスタ１００は、半導体基板１２上にゲート絶縁膜１２０を介して形成されたゲート電極１３０と、ゲート電極１３０の両側の半導体基板１２内に形成された不純物領域１４０（ソース及びドレイン）とを有する。ゲート電極１３０の側壁には、絶縁膜のスペーサ１５０（サイドウォール）が設けられる。このようなトランジスタ１００等の回路素子が設けられた半導体基板１２上には、配線層２００が設けられる。配線層２００は、有機材料又は無機材料が用いられた絶縁部２１０と、絶縁部２１０内に設けられた導体部２２０（配線及びビア）とを有する。導体部２２０は、トランジスタ１００等の回路素子、及び半導体基板１２に設けられた導体ビア１３に電気的に接続される。上記図４に示す半導体チップ１０の回路部１１には、この図５に示すようなトランジスタ１００等の回路素子、及び配線層２００を含む構造を採用することができる。
【００３７】
また、図６には、回路素子として、導体ビア１３を備える半導体基板１２上に、トランジスタを含む半導体素子３００が設けられた構造を示している。ここで、半導体素子３００は、例えば、導体ビア１３を形成した半導体基板１２上に、半導体形成プロセスが実行されることによって形成される。或いは、半導体素子３００は、導体ビア１３を形成した半導体基板１２上に、既存の半導体素子３００（チップ）が実装されることによって形成される。半導体素子３００上には、図６に示すように、パッド、又は、配線、ビア及びパッド等の導体部３２０、並びに保護膜３１０が設けられてもよい。導体部３２０上には更に、バンプ（図示せず）が設けられてもよい。上記図４に示す半導体チップ１０の回路部１１には、この図６に示すような、導体ビア１３の直上に設けられる半導体素子３００を含む構造を採用することもできる。
【００３８】
図４を参照し、半導体チップ１０について更に説明する。
半導体チップ１０は、半導体基板１２の、回路部１１が設けられる面１２ｂとは反対側の面１２ａ上に、遮光部材１４を有する。
【００３９】
遮光部材１４は、半導体基板１２の面１２ａ側から導体ビア１３に向かって照射される光１８を透過し、半導体基板１２の面１２ａ側から半導体基板１２に向かって光１８が照射される場合にはその光１８を遮光する。遮光部材１４は、例えば、導体ビア１３と対応する位置に開口部１４ａを有する。光１８は、遮光部材１４の開口部１４ａを通って導体ビア１３へと入射し、開口部１４ａの外側では遮光されて半導体基板２への入射が抑制される。光１８には、例えば、波長が４００ｎｍ〜８００ｎｍ（可視光領域）、強度が１００ｍＷ／ｃｍ2程度の光が用いられる。遮光部材１４には、半導体基板１２への光１８を遮光するものであれば、Ｃｕ、Ａｌ、Ｃｒ等の導体材料や、ＳｉＯ、ＳｉＮ、フォトレジスト等の絶縁材料といった、各種材料が用いられる。
【００４０】
尚、後述（図９及び図１０）のように、遮光部材１４の、導体ビア１３と対応する位置には、照射される光１８に対して透明な材料が設けられてもよい。
続いて、上記構成を有する半導体チップ１０の形成方法について説明する。
【００４１】
図７及び図８は第２の実施の形態に係る半導体チップの形成方法の一例を示す図である。図７（Ａ）〜図７（Ｄ）及び図８（Ａ）〜図８（Ｃ）にはそれぞれ、半導体チップ形成における各工程の要部断面図を模式的に示している。
【００４２】
まず、図７（Ａ）に示すような半導体基板１２が準備される。次いで、図７（Ｂ）に示すように、準備された半導体基板１２の、絶縁膜１６及び導体ビア１３を形成する領域に、イオンエッチング等により、有底の孔１５が形成される。次いで、図７（Ｃ）に示すように、半導体基板１２の孔１５の内面に、ＣＶＤ（Chemical Vapor Deposition）やＰＶＤ（Physical Vapor Deposition）等により、ＳｉＯ等の絶縁膜１６が形成される。次いで、図７（Ｄ）に示すように、絶縁膜１６が形成された孔１５内に、ＣＶＤによってポリシリコンが形成され、導体ビア１３が形成される。
【００４３】
次いで、図８（Ａ）に示すように、半導体基板１２の面１２ｂ側に、回路部１１が形成される。回路部１１の形成には、ここでは図示を省略するが、図５に示したようなトランジスタ１００等の回路素子、及び配線層２００の形成が含まれる。或いは、回路部１１の形成には、ここでは図示を省略するが、図６に示したような半導体素子３００等の形成が含まれる。回路部１１の形成後、図８（Ｂ）に示すように、半導体基板１２がバックグラインドにより薄化され、孔１５内の導体ビア１３が露出される。例えば、バックグラインドによる薄化後の厚みは、５μｍ〜５０μｍとされる。次いで、図８（Ｃ）に示すように、バックグラインドされた半導体基板１２の面１２ａ上に、遮光部材１４、例えば導体ビア１３と対応する位置に開口部１４ａ等の透光部を有する遮光部材１４が形成される。
【００４４】
図７（Ａ）〜図７（Ｄ）及び図８（Ａ）〜図８（Ｃ）のような方法により、半導体チップ１０が形成される。
この方法では、孔１５、絶縁膜１６及び導体ビア１３の形成が、回路部１１の形成前に行われる。このような方法は、ビアファースト技術と称される。ビアファースト技術では、回路部１１のレイアウトの制約を受けず、半導体基板１２に高密度で孔１５を形成することができ、従って、高密度で導体ビア１３を配置することができる。更に、ビアファースト技術では、孔１５を形成してその内面に絶縁膜１６を形成する時点で、半導体基板１２に回路部１１が形成されていないため、高温の条件を採用し、優れた膜質の絶縁膜１６を形成することができる。但し、導体ビア１３の形成後に行われる回路部１１の形成時には、トランジスタ１００等の回路素子（図５）や半導体素子３００（図６）を形成するため、８００℃〜１０００℃といった高温環境に晒される。そのため、導体ビア１３にＣｕ等の金属材料を用いると、その熱拡散や熱膨張が問題になることから、導体ビア１３の材料がポリシリコン等の半導体材料に制限される。
【００４５】
一方、導体ビア１３のようなＴＳＶの形成方法として、トランジスタ等の回路素子の形成後で配線層の形成前にＴＳＶを形成するビアミドル技術や、配線層の形成まで行った後にＴＳＶを形成するビアラスト技術等も知られている。
【００４６】
ビアミドル技術では、トランジスタ等の回路素子のレイアウトが制約となるものの、一定密度でＴＳＶを配置することができる。更に、トランジスタ等の回路素子の形成後、４００℃〜６００℃の条件で行われる配線層の形成前に孔内の絶縁膜及びＴＳＶの形成を行うことから、比較的良好な膜質の絶縁膜を形成することができ、ＴＳＶの材料として低抵抗のＣｕ等の金属材料を用いることもできる。
【００４７】
ビアラスト技術では、トランジスタ等の回路素子のほか、配線層のレイアウトも制約となるため、高密度で配置されたＴＳＶを形成することが難しい場合がある。更に、配線層の形成後に孔内の絶縁膜及びＴＳＶの形成を行うことから、プロセス温度が２００℃といった低温の条件に制限され、ＴＳＶの材料として低抵抗のＣｕ、Ａｌ等の金属材料を用いることができるものの、ＴＳＶ周りの絶縁膜の膜質は低下する。
【００４８】
近年、電子デバイス分野では、高性能化、高集積化等の観点から、ＣＰＵ（Central Processing Unit）やメモリといった半導体チップ群を積層して実装する技術（３Ｄ実装）や、半導体チップ群をインターポーザに実装する技術（２．５Ｄ実装）が開発されている。このような実装形態における、半導体チップ間や、半導体チップとインターポーザ間での電気信号の伝送に、ＴＳＶが利用されている。そして、半導体チップ間や、半導体チップとインターポーザ間での電気信号の伝送速度向上のためには、ピン数を増大させることが有効な手段の１つと考えられている。ピン数の増大には、ＴＳＶ数の増大、ＴＳＶ群の高密配置が重要になってくる。
【００４９】
この場合、上記のようなＴＳＶ形成技術のうち、高密度でＴＳＶが配置可能なビアファースト技術が有利となる。但し、前述のように、ビアファースト技術では、プロセス上、ＴＳＶ周りに優れた膜質の絶縁膜が形成可能であるものの、ＴＳＶの導体材料が、Ｃｕ等の金属材料に比べて高抵抗となるポリシリコン等の半導体材料に制限される。
【００５０】
そこで、半導体チップ１０（図４）では、ビアファースト技術を採用し、ポリシリコン等の半導体材料を用いて形成されるＴＳＶの導体ビア１３に、遮光部材１４によって選択的に光１８を照射することができるようになっている。導体ビア１３の半導体材料に光１８が照射されると、その光導電性により、導体ビア１３の抵抗が低減される。このように光１８の照射によって導体ビア１３の抵抗を低減させることで、導体ビア１３での電圧降下や電流遅延を抑え、電気信号の伝送特性を向上させることが可能になる。また、ビアファースト技術を採用することで、導体ビア１３の高密化が可能になり、導体ビア１３周りには、優れた膜質の絶縁膜１６を設けることが可能になる。高密度で配置された導体ビア１３を有し、その周りを優れた膜質の絶縁膜１６で囲み、光１８の照射によって導体ビア１３の低抵抗化が可能な半導体チップ１０が実現される。
【００５１】
また、半導体チップ１０では、遮光部材１４及び絶縁膜１６によって半導体基板１２への光１８の入射が抑制される。半導体基板１２への光１８の入射を抑制することで、半導体基板１２の低抵抗化、容量生成、及び温度上昇を抑制し、半導体チップ１０の回路における電圧降下、電流遅延、クロストーク、熱による電気特性変動等を抑制することが可能になる。これにより、高性能及び高品質の半導体チップ１０が実現される。
【００５２】
半導体チップ１０において、遮光部材１４は、２種以上の材料が含まれてもよく、単層構造でも積層構造でもよい。また、絶縁層内に配線やビア等の導体パターンを設けた構造であってもよい。
【００５３】
遮光部材１４の、導体ビア１３と対応する位置には、導体ビア１３への光１８を透過するものであれば、開口部１４ａに限らず、照射される光１８に対して透明な材料が設けられてもよい。例えば、遮光部材１４の、導体ビア１３と対応する位置には、ＺｎＯ、ＳｎＯ、ＩＴＯ等の透明導電材料や、アクリル樹脂、ポリカーボネート樹脂等の透明樹脂材料が設けられてもよい。
【００５４】
ここで、図９及び図１０は第２の実施の形態に係る半導体チップの構成例を示す図である。図９及び図１０にはそれぞれ、半導体チップの要部断面図を模式的に示している。
図９に示す半導体チップ１０Ａは、半導体基板１２、その孔１５内に設けられた絶縁膜１６及び導体ビア１３（ＴＳＶ）、半導体基板１２の面１２ｂに設けられた回路部１１、並びに、半導体基板１２の面１２ａに設けられた遮光部材１４を含む。
【００５５】
図９に示す半導体チップ１０Ａの遮光部材１４には、導体ビア１３と対応する位置に開口部１４ａを有する絶縁膜１４ｂ、絶縁膜１４ｂ内に設けられた導体膜１４ｃ、並びに、絶縁膜１４ｂ上及び開口部１４ａ内に設けられた透明導電膜１４ｄが含まれる。
【００５６】
透明導電膜１４ｄは、導体ビア１３と接続され、例えば図９に示すように、絶縁膜１４ｂ内の導体膜１４ｃと、絶縁膜１４ｂ上で接続される。これにより、半導体基板１２の面１２ｂ側の回路部１１が、導体ビア１３及び透明導電膜１４ｄを通じて、半導体基板１２の面１２ａ側の導体膜１４ｃと電気的に接続される。
【００５７】
透明導電膜１４ｄには、導体ビア１３に照射される光１８に対して透明な材料、例えば、ＺｎＯ、ＳｎＯ、ＩＴＯといった材料が用いられる。絶縁膜１４ｂ及び導体膜１４ｃには、光１８を遮光する材料、例えば、絶縁膜１４ｂにはＳｉＯ、ＳｉＮ、フォトレジストといった材料が、また導体膜１４ｃにはＣｕ、Ａｌ、Ｃｒといった材料が、それぞれ用いられる。尚、絶縁膜１４ｂ及び導体膜１４ｃはいずれも、単層構造でも積層構造でもよく、単一種の材料が用いられても複数種の材料が用いられてもよい。
【００５８】
この半導体チップ１０Ａのような遮光部材１４は、例えば、次のようにして形成することができる。まず、上記図８（Ｂ）に示したようなバックグラインドによる導体ビア１３の露出後、配線層（又は再配線層）形成技術を用い、絶縁膜１４ｂ及び導体膜１４ｃの形成を行う。次いで、絶縁膜１４ｂの、導体ビア１３と対応する位置に、エッチング技術を用いて開口部１４ａを形成し、その開口部１４ａ内及び絶縁膜１４ｂ上に、透明導電膜１４ｄを形成する。透明導電膜１４ｄの形成には、ゾルゲル法を用いることができる。例えば、このような方法で、半導体チップ１０Ａの遮光部材１４を形成することができる。
【００５９】
半導体チップ１０Ａでは、照射される光１８が、透明導電膜１４ｄを透過して、ポリシリコン等の半導体材料が用いられた導体ビア１３へと入射し、これにより、導体ビア１３の抵抗が低減される。この半導体チップ１０Ａのように、導体ビア１３と対応する位置には、光１８を透過する透明導電膜１４ｄを設けてもよく、また、透明導電膜１４ｄを利用して、半導体基板１２の面１２ｂ側の回路部１１と、面１２ａ側の導体膜１４ｃとを電気的に接続してもよい。
【００６０】
また、図１０に示す半導体チップ１０Ｂは、透明導電膜１４ｄが、導体ビア１３上及び半導体基板１２の面１２ａ上に設けられ、導体ビア１３と対応する位置に開口部１４ａを有する絶縁膜１４ｂのその内部と上に導体膜１４ｃが設けられた構成を有する。半導体チップ１０Ｂは、このような点で、上記半導体チップ１０Ａと相違する。
【００６１】
この半導体チップ１０Ｂのような遮光部材１４は、例えば、次のようにして形成することができる。まず、上記図８（Ｂ）に示したようなバックグラインドによる導体ビア１３の露出後、ゾルゲル法等を用いて透明導電膜１４ｄを形成する。次いで、配線層（又は再配線層）形成技術を用い、絶縁膜１４ｂ及び導体膜１４ｃの形成、並びに、開口部１４ａの形成を行う。例えば、このような方法で、半導体チップ１０Ｂの遮光部材１４を形成することができる。
【００６２】
半導体チップ１０Ｂでも、上記半導体チップ１０Ａと同様に、照射される光１８は、透明導電膜１４ｄを透過して、ポリシリコン等の半導体材料が用いられた導体ビア１３へと入射し、これにより、導体ビア１３の抵抗が低減される。透明導電膜１４ｄは、この半導体チップ１０Ｂのように導体ビア１３上に設けてもよく、また、その透明導電膜１４ｄを利用して回路部１１と導体膜１４ｃとを接続するようにしてもよい。
【００６３】
また、上記の半導体チップ１０，１０Ａ，１０Ｂにおいて、それらの遮光部材１４には、導体ビア１３の周囲の絶縁膜１６が、遮光部材１４の遮光部で覆われるように、開口部１４ａ又は透光部が設けられてもよい。このようにすると、光１８が絶縁膜１６に直接入射することが抑制され、絶縁膜１６に直接入射した光１８の半導体基板１２への漏れが抑制される。絶縁膜１６及び半導体基板１２への光１８の入射をより一層抑制するため、遮光部材１４には、導体ビア１３の直径よりも小さい直径の開口部１４ａ又は透光部が設けられてもよい。
【００６４】
次に、第３の実施の形態について説明する。
図１１は第３の実施の形態に係る電子デバイスの一例を示す図である。図１１には、電子デバイスの要部断面図を模式的に示している。
【００６５】
図１１に示す電子デバイス４０は、半導体チップ１０、基材２０及び光源３０を含む。電子デバイス４０の半導体チップ１０には、上記第２の実施の形態で述べたような、回路部１１、半導体基板１２、導体ビア１３及び遮光部材１４を含む構成を有するものが用いられる。電子デバイス４０では、半導体チップ１０の、遮光部材１４が設けられた面側に、基材２０を介して光源３０が設けられる。
【００６６】
半導体チップ１０の遮光部材１４は、光源３０の光１８を透過する透光部１４ｔと、遮光する遮光部１４ｓとを有する。図１１では詳細な図示を省略するが、遮光部材１４の透光部１４ｔ及び遮光部１４ｓには、上記図９及び図１０に示したような導体パターン、即ち、導体ビア１３に接続される透明導電膜１４ｄと、その透明導電膜１４ｄに接続される導体膜１４ｃとが含まれてもよい。
【００６７】
基材２０には、半導体チップ１０の導体ビア１３に照射される光１８、例えば波長４００ｎｍ〜８００ｎｍの可視光領域の光１８に対して透明な基材が用いられる。また、基材２０には、一定の剛性を示す材質又は厚みの基材が用いられてもよい。例えば、基材２０には、ガラス、石英、サファイア等が用いられる。基材２０の厚みは、例えば、１００μｍ〜１０００μｍとされる。
【００６８】
光源３０には、半導体チップ１０の導体ビア１３に用いられるポリシリコン等の半導体材料をその光導電性によって低抵抗化する波長及び強度の光１８を出射するものが用いられる。例えば、光源３０には、面発光型ＬＥＤ光源が用いられる。例えば、ポリシリコンの導体ビア１３に対し、可視光領域の波長の光１８を１００ｍＷ／ｃｍ2程度の強度で照射可能な面発光型ＬＥＤ光源が用いられる。
【００６９】
ここで、図１２は第３の実施の形態に係る電子デバイスの光源の一例を示す図である。図１２（Ａ）及び図１２（Ｂ）にはそれぞれ、光源の要部斜視図を模式的に示している。
光源３０には、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）等の面発光型ＬＥＤ光源が用いられる。
【００７０】
光源３０は、例えば図１２（Ａ）に示すように、光１８を発光する複数の発光部３０ａを備える。例えば、このような光源３０に設けられる複数の発光部３０ａは、半導体チップ１０に設けられる複数の導体ビア１３にそれぞれ対応して設けられ、各発光部３０ａから、対応する各導体ビア１３に向けて、所定の波長及び強度の光１８が出射される。
【００７１】
また、光源３０は、例えば図１２（Ｂ）に示すように、光１８を発光する単一の発光部３０ａを備えてもよい。例えば、このような光源３０に設けられる単一の発光部３０ａは、半導体チップ１０に設けられる複数の導体ビア１３に対応して設けられ、単一の発光部３０ａから、対応する複数の導体ビア１３に向けて、所定の波長及び強度の光１８が出射される。
【００７２】
光源３０から出射された光１８は、その光１８に対して透明な基材２０を透過し、半導体チップ１０に照射される。光１８は、半導体チップ１０に設けられた遮光部材１４（その透光部１４ｔ）により、選択的に導体ビア１３に照射される。光１８が照射された導体ビア１３は、それに用いられたポリシリコン等の半導体材料の光導電性により、低抵抗化される。これにより、導体ビア１３での電圧降下や電流遅延が抑制される、優れた電気特性を有する電子デバイス４０が実現される。
【００７３】
また、基材２０として一定の剛性を示すものを用いることで、機械的強度に優れた電子デバイス４０が実現される。
例えば、半導体チップ１０のエネルギー消費が１００Ｗ／ｃｍ2程度で、光源３０の光１８の強度を太陽光の強さ程度の１００ｍＷ／ｃｍ2程度とすると、光源３０を設けることによる電子デバイス４０としての消費電力は、０．１％変わる程度である。そのため、上記のような構成を採用することによる電子デバイス４０の大幅な消費電力の増大は抑制される。光源３０の光１８を半導体チップ１０へ効率的に照射する構成（後述の図１５や図２４に示す構成等）を採用すると、更に消費電力を低減することも可能になる。
【００７４】
電子デバイス４０において、半導体チップ１０と基材２０との間、及び基材２０と光源３０との間は、バンプや接着剤を用いて接続することができる。
ここで、図１３及び図１４は第３の実施の形態に係る電子デバイスの構成例を示す図である。図１３及び図１４にはそれぞれ、電子デバイスの要部断面図を模式的に示している。
【００７５】
例えば図１３に示すように、電子デバイス４０の半導体チップ１０と基材２０との間、及び基材２０と光源３０との間は、バンプ４１を用いて接続される。バンプ４１には、例えば、半田等のマイクロバンプが用いられる。バンプ４１を用いた半導体チップ１０と基材２０との接続、及び基材２０と光源３０との接続は、半導体チップ１０の導体ビア１３（遮光部材１４の透光部１４ｔ）と対応する位置の外側において行われる。この場合、半導体チップ１０の遮光部材１４及び基材２０の互いの対向面には、それぞれ導体膜１４ｃ及び導体膜２１が設けられ、対応する導体膜１４ｃと導体膜２１とがバンプ４１で接合される。同様に、基材２０及び光源３０の互いの対向面には、それぞれ導体膜２２及び導体膜３１が設けられ、対応する導体膜２２と導体膜３１とがバンプ４１で接合される。
【００７６】
また、電子デバイス４０の半導体チップ１０と基材２０との間、及び基材２０と光源３０との間は、例えば図１４に示すように、接着剤４２を用いて接続されてもよい。接着剤４２には、例えば、アクリル樹脂、ポリカーボネート樹脂等の透明樹脂材料が用いられる。尚、接着剤４２による接続を、半導体チップ１０の導体ビア１３と対応する位置の外側のみで行う場合（即ち接着剤４２が光１８の通路を遮らない場合）には、透明接着材料に限らず、各種接着材料を接着剤４２として用いることができる。
【００７７】
このように、半導体チップ１０と基材２０との間、及び基材２０と光源３０との間を、バンプ４１（図１３）や接着剤４２（図１４）を用いて接続し、電子デバイス４０を得ることができる。
【００７８】
また、図１５及び図１６は第３の実施の形態に係る電子デバイスの変形例を示す図である。図１５及び図１６にはそれぞれ、電子デバイスの要部断面図を模式的に示している。
図１５に示す電子デバイス４０Ａは、上記電子デバイス４０（図１１）について述べた基材２０及び光源３０のうち、光源３０のみが設けられている点で、上記電子デバイス４０と相違する。電子デバイス４０Ａにおいて、半導体チップ１０と光源３０とは、上記図１３及び図１４の例に従い、バンプ４１や接着剤４２を用いて接続される。
【００７９】
半導体チップ１０と光源３０との間に基材２０を設けないことで、薄型の電子デバイス４０Ａを実現することができる。電子デバイス４０Ａでは、光源３０から半導体チップ１０の導体ビア１３に向かって出射される光が、基材２０を介さずに導体ビア１３に照射され、その低抵抗化が行われる。光源３０の光が基材２０を介さずに導体ビア１３に照射されるため、基材２０での光の損失がなく、光源３０の光を高効率で導体ビア１３に照射することができる。或いは、出射する光の強度を抑えた、より低消費電力の光源３０を用いることができる。
【００８０】
図１６に示す電子デバイス４０Ｂは、上記電子デバイス４０（図１１）について述べた基材２０及び光源３０のうち、基材２０のみが設けられている点で、上記電子デバイス４０と相違する。電子デバイス４０Ｂにおいて、半導体チップ１０と基材２０とは、上記図１３及び図１４の例に従い、バンプ４１や接着剤４２を用いて接続される。
【００８１】
電子デバイス４０Ｂは、その外部に設けられる光源（図示せず）と、バンプや接着剤を用いて接続される。電子デバイス４０Ｂでは、それに接続された光源から半導体チップ１０の導体ビア１３に向かって出射される光が利用され、導体ビア１３の低抵抗化が行われる。基材２０が設けられていることで、機械的強度の高い電子デバイス４０Ｂを実現することができる。
【００８２】
尚、上記の電子デバイス４０，４０Ａ，４０Ｂにおいて、それらの遮光部材１４には、導体ビア１３の周囲の絶縁膜１６が、遮光部材１４の遮光部１４ｓで覆われるように、透光部１４ｔが設けられてもよい。このようにすると、光１８が絶縁膜１６に直接入射することが抑制され、絶縁膜１６に直接入射した光１８の半導体基板１２への漏れが抑制される。絶縁膜１６及び半導体基板１２への光１８の入射をより一層抑制するため、電子デバイス４０，４０Ａ，４０Ｂの遮光部材１４には、導体ビア１３の直径よりも小さい直径の透光部１４ｔが設けられてもよい。
【００８３】
次に、第４の実施の形態について説明する。
図１７は第４の実施の形態に係る電子デバイスの一例を示す図である。図１７には、電子デバイスの要部断面図を模式的に示している。
【００８４】
図１７に示す電子デバイス４０Ｃは、半導体チップ１０Ｃ、基材２０Ｃ及び光源３０Ｃを含む。
電子デバイス４０Ｃの半導体チップ１０Ｃは、半導体基板１２の孔１５内に、ポリシリコン等の半導体材料が用いられた導体ビア１３を有する。導体ビア１３は、半導体基板１２上の回路部１１と電気的に接続される。半導体基板１２の、基材２０Ｃ及び光源３０Ｃの側には、光１８を遮光する遮光部１４ｓと、導体ビア１３と対応する位置にあって光１８を透過する透光部１４ｔとを有する遮光部材１４が設けられる。透光部１４ｔには、透明導電膜１４ｄが設けられる。半導体チップ１０Ｃの透明導電膜１４ｄは、導体ビア１３と対応する位置からその外側に引き出されて、設けられる。
【００８５】
図１７では詳細な図示を省略するが、遮光部材１４の遮光部１４ｓには、上記図９及び図１０に示したような導体パターン、即ち、導体ビア１３に繋がる透明導電膜１４ｄに接続される導体膜１４ｃが含まれてもよい。
【００８６】
電子デバイス４０Ｃの基材２０Ｃは、その上下面間を貫通する導体ビア２３を有する。導体ビア２３は、半導体チップ１０Ｃの導体ビア１３と対応する位置の外側に、設けられる。換言すれば、半導体チップ１０Ｃの導体ビア１３に照射される光１８の通路外に、基材２０Ｃの導体ビア２３が設けられる。導体ビア２３には、例えば、Ｃｕ等の金属材料が用いられる。
【００８７】
尚、ここでは基材２０Ｃに導体ビア２３のみを図示するが、基材２０Ｃには更に、例えばその上下面に、遮光部材１４に設けられる導体パターンや光源３０Ｃに設けられる導体パターンと電気的に接続される配線等の導体パターンが設けられてもよい。
【００８８】
電子デバイス４０Ｃでは、半導体チップ１０Ｃの導体ビア１３と対応する位置から外側に引き出された透明導電膜１４ｄと、基材２０Ｃの導体ビア２３とが、電気的に接続される。これにより、半導体チップ１０Ｃと基材２０Ｃとの間の導通がとられる。換言すれば、電子デバイス４０Ｃにおいて、基材２０Ｃは、半導体チップ１０Ｃが実装されるインターポーザ（回路基板）としての機能を有する。
【００８９】
電子デバイス４０Ｃにおいて、光源３０Ｃから出射された光１８は、基材２０Ｃの導体ビア２３が形成されない部位を透過し、半導体チップ１０Ｃの遮光部材１４（その透光部１４ｔ）の透明導電膜１４ｄを透過して、その導体ビア１３に選択的に照射される。これにより、ポリシリコン等の半導体材料が用いられた導体ビア１３が低抵抗化される。導体ビア１３での電圧降下や電流遅延が抑制される、優れた電気特性を有する電子デバイス４０Ｃが実現される。
【００９０】
図１８は第４の実施の形態に係る電子デバイスの形成方法の一例を示す図である。図１８（Ａ）及び図１８（Ｂ）にはそれぞれ、電子デバイス形成における各工程の要部断面図を模式的に示している。
【００９１】
電子デバイス４０Ｃの形成では、図１８（Ａ）に示すような半導体チップ１０Ｃ及び基材２０Ｃが準備される。基材２０Ｃには、ガラス等の基板２５が用いられる。基板２５に孔２６が形成され、その孔２６内にＣｕ等の金属材料が充填されて、導体ビア２３が形成される。半導体チップ１０Ｃの、導体ビア１３と対応する位置から外側に引き出された透明導電膜１４ｄと、基材２０Ｃの導体ビア２３とが、直接、又はここでは図示を省略するバンプや導電性ペースト等の接合材を介して、電気的に接続される。
【００９２】
このようにして基材２０Ｃに半導体チップ１０Ｃを接続して得られる接続体４０Ｃ１が、図１８（Ｂ）に示すように、光源３０Ｃと接続される。接続体４０Ｃ１の基材２０Ｃと、光源３０Ｃとは、例えば、上記図１３及び図１４の例に従い、バンプ４１や接着剤４２を用いて接続することができる。基材２０Ｃの導体ビア２３を、光源３０Ｃに設けられた導体パターンと接続する場合には、導体ビア２３と当該導体パターンとを、直接、又はバンプや導電性ペースト等の接合材を介して、電気的に接続することができる。
【００９３】
これにより、上記図１７に示したような構成を有する電子デバイス４０Ｃが得られる。
ここでは、まず半導体チップ１０Ｃと基材２０Ｃとを接続し、次いでその接続体４０Ｃ１と光源３０Ｃとを接続する例を示した。このほか、まず基材２０Ｃと光源３０Ｃとを、図１８（Ｂ）の例に従って接続し、次いでその光源３０Ｃと接続された基材２０Ｃと、半導体チップ１０Ｃとを、図１８（Ａ）の例に従って接続してもよい。
【００９４】
尚、図１８（Ａ）に示すような、基材２０Ｃとの接続前の半導体チップ１０Ｃも、電子デバイスの一形態であり、図１８（Ｂ）に示すような、光源３０Ｃとの接続前の半導体チップ１０Ｃと基材２０Ｃとの接続体４０Ｃ１も、電子デバイスの一形態である。
【００９５】
上記図１７及び図１８に示した基材２０Ｃの導体ビア２３の形状は一例であって、導体ビア２３には、次の図１９に示すような形状を採用してもよい。
図１９は第４の実施の形態に係る基材の導体ビア形状の変形例を示す図である。図１９（Ａ）及び図１９（Ｂ）にはそれぞれ、導体ビアを備える基材の要部断面図を模式的に示している。
【００９６】
基材２０Ｃの導体ビア２３には、図１９（Ａ）に示すような、テーパ形状の導体ビア２３が設けられてもよい。或いは、基材２０Ｃの導体ビア２３には、図１９（Ｂ）に示すような、中間部位がくびれた形状の導体ビア２３が設けられてもよい。図１９（Ａ）及び図１９（Ｂ）に示す導体ビア２３は、基板２５の一面側から或いは両面側から、サンドブラストやエッチングによって孔２６を形成し、その孔２６内に、メッキ法を用いてＣｕ等の金属材料を充填することで、形成される。
【００９７】
基材２０Ｃには、この図１９（Ａ）及び図１９（Ｂ）に示すような形状の導体ビア２３を採用することもできる。
また、ここでは図示を省略するが、導体ビア２３として、孔２６の内壁にＣｕ等の金属材料で側壁膜（所謂コンフォーマルビア）を形成した構造や、更にその側壁膜の内側に樹脂（フィラーを含有するものを含む）を充填した構造を採用することもできる。
【００９８】
尚、上記の電子デバイス４０Ｃにおいて、その遮光部材１４には、導体ビア１３の周囲の絶縁膜１６が、遮光部材１４の遮光部１４ｓで覆われるように、透光部１４ｔが設けられてもよい。このようにすると、光１８が絶縁膜１６に直接入射することが抑制され、絶縁膜１６に直接入射した光１８の半導体基板１２への漏れが抑制される。絶縁膜１６及び半導体基板１２への光１８の入射をより一層抑制するため、電子デバイス４０Ｃの遮光部材１４には、導体ビア１３の直径よりも小さい直径の透光部１４ｔが設けられてもよい。
【００９９】
次に、第５の実施の形態について説明する。
図２０は第５の実施の形態に係る電子デバイスの一例を示す図である。図２０には、電子デバイスの要部断面図を模式的に示している。
【０１００】
図２０に示す電子デバイス４０Ｄは、半導体チップ１０Ｄ、基材２０Ｄ及び光源３０Ｄを含む。
電子デバイス４０Ｄの半導体チップ１０Ｄは、半導体基板１２の孔１５内に、ポリシリコン等の半導体材料が用いられた導体ビア１３を有する。導体ビア１３は、半導体基板１２上の回路部１１と電気的に接続される。半導体基板１２の、基材２０Ｄ及び光源３０Ｄの側には、光１８を遮光する遮光部１４ｓと、導体ビア１３と対応する位置にあって光１８を透過する透光部１４ｔとを有する遮光部材１４が設けられる。
【０１０１】
図２０では詳細な図示を省略するが、遮光部材１４の透光部１４ｔ及び遮光部１４ｓには、上記図９及び図１０に示したような導体パターン、即ち、導体ビア１３に接続される透明導電膜１４ｄと、その透明導電膜１４ｄに接続される導体膜１４ｃとが含まれてもよい。
【０１０２】
電子デバイス４０Ｄの基材２０Ｄは、その上下面間を貫通する導体ビア２４を有する。導体ビア２４は、基材２０Ｄの上下面間を貫通するＺｎＯ、ＳｎＯ、ＩＴＯ等の柱状の透明導電膜２４ａ、及びその側面を覆う側壁膜２４ｂを含む。この側壁膜２４ｂには、光源３０Ｄの光１８に対して遮光性を有する材料が用いられる。基材２０Ｄの導体ビア２４は、半導体チップ１０Ｄの導体ビア１３と対応する位置に設けられる。
【０１０３】
尚、ここでは基材２０Ｄに導体ビア２４のみを図示するが、基材２０Ｄには更に、例えばその上下面に、遮光部材１４に設けられる導体パターンや光源３０Ｄに設けられる導体パターンと電気的に接続される配線等の導体パターンが設けられてもよい。
【０１０４】
電子デバイス４０Ｄでは、互いに対応する位置に設けられた、半導体チップ１０Ｄの導体ビア１３と、基材２０Ｄの導体ビア２４とが、電気的に接続される。光源３０Ｄから出射された光１８は、基材２０Ｄの導体ビア２４の透明導電膜２４ａを透過し、半導体チップ１０Ｄの遮光部材１４（その透光部１４ｔ）を透過して、導体ビア１３に選択的に照射される。基材２０Ｄの導体ビア２４では、光１８に対して遮光性を有する側壁膜２４ｂで覆われた透明導電膜２４ａが光導波路として機能し、その透明導電膜２４ａに入射した光１８が、半導体チップ１０Ｄの導体ビア１３へと導かれる。光１８が照射されることで、ポリシリコン等の半導体材料が用いられた導体ビア１３が低抵抗化される。導体ビア１３での電圧降下や電流遅延が抑制される、優れた電気特性を有する電子デバイス４０Ｄが実現される。
【０１０５】
図２１及び図２２は第５の実施の形態に係る電子デバイスの形成方法の一例を示す図である。図２１（Ａ）及び図２１（Ｂ）並びに図２２（Ａ）及び図２２（Ｂ）にはそれぞれ、電子デバイス形成における各工程の要部断面図を模式的に示している。
【０１０６】
電子デバイス４０Ｄの形成では、図２１（Ａ）に示すような半導体チップ１０Ｄ、及び基材２０Ｄ１が準備される。基材２０Ｄ１には、ガラス等の基板２５が用いられる。基板２５に孔２６が形成され、その孔２６の側壁にＣｕ等の側壁膜２４ｂが形成される。このような基材２０Ｄ１と、半導体チップ１０Ｄとが、例えば、上記図１３及び図１４の例に従い、バンプ４１や接着剤４２を用いて接続される。これにより、図２１（Ｂ）に示すような、半導体チップ１０Ｄと基材２０Ｄ１との接続体４０Ｄ１が形成される。尚、基材２０Ｄ１及び遮光部材１４に設けられた互いの導体パターン同士を接続する場合には、それらをバンプや導電性ペースト等の接合材を用いて電気的に接続してもよい。
【０１０７】
次いで、図２２（Ａ）に示すように、形成された接続体４０Ｄ１の、基材２０Ｄ１の孔２６の側壁膜２４ｂの内側に、透明導電膜２４ａが形成される。透明導電膜２４ａは、例えば、ゾルゲル法を用いて形成される。孔２６の側壁膜２４ｂの内側に透明導電膜２４ａが形成され、上記図２０に示したような導体ビア２４を有する基材２０Ｄが得られる。このようにして得られた基材２０Ｄと半導体チップ１０Ｄとの接続体４０Ｄ２が、図２２（Ｂ）に示すように、光源３０Ｄと接続される。接続体４０Ｄ２の基材２０Ｄと、光源３０Ｄとは、例えば、上記図１３及び図１４の例に従い、バンプ４１や接着剤４２を用いて接続することができる。尚、基材２０Ｄ及び光源３０Ｄに設けられた互いの導体パターン同士を接続する場合には、それらをバンプや導電性ペースト等の接合材を用いて電気的に接続してもよい。
【０１０８】
これにより、上記図２０に示したような構成を有する電子デバイス４０Ｄが得られる。
尚、図２１（Ａ）に示すような、基材２０Ｄ１との接続前の半導体チップ１０Ｄも、電子デバイスの一形態であり、図２２（Ａ）に示すような、光源３０Ｄとの接続前の半導体チップ１０Ｄと基材２０Ｄとの接続体４０Ｄ２も、電子デバイスの一形態である。
【０１０９】
上記図２０〜図２２に示した基材２０Ｄの導体ビア２４の形状は一例であって、導体ビア２４には、次の図２３に示すような形状を採用してもよい。
図２３は第５の実施の形態に係る基材の導体ビア形状の変形例を示す図である。図２３（Ａ）及び図２３（Ｂ）にはそれぞれ、導体ビアを備える基材及び半導体基板の要部断面図を模式的に示している。
【０１１０】
基材２０Ｄの導体ビア２４には、図２３（Ａ）に示すような、テーパ形状の導体ビア２４が設けられてもよい。或いは、基材２０Ｄの導体ビア２４には、図２３（Ｂ）に示すような、中間部位がくびれた形状の導体ビア２４が設けられてもよい。図２３（Ａ）及び図２３（Ｂ）に示す導体ビア２４は、例えば次のように形成される。まず、基板２５の一面側或いは両面側からサンドブラストやエッチングによって孔２６を形成する。次いで、その孔２６の内壁に、メッキ法を用いてＣｕ等の金属材料を形成することによって側壁膜２４ｂを形成する。次いで、その側壁膜２４ｂの内側にゾルゲル法を用いてＩＴＯ等の透明導電材料を充填することによって透明導電膜２４ａを形成する。
【０１１１】
基材２０Ｄには、この図２３（Ａ）及び図２３（Ｂ）に示すような形状の導体ビア２４を採用することもできる。
尚、上記の電子デバイス４０Ｄにおいて、その遮光部材１４には、導体ビア１３の周囲の絶縁膜１６が、遮光部材１４の遮光部１４ｓで覆われるように、透光部１４ｔが設けられてもよい。このようにすると、光１８が絶縁膜１６に直接入射することが抑制され、絶縁膜１６に直接入射した光１８の半導体基板１２への漏れが抑制される。絶縁膜１６及び半導体基板１２への光１８の入射をより一層抑制するため、電子デバイス４０Ｄの遮光部材１４には、導体ビア１３の直径よりも小さい直径の透光部１４ｔが設けられてもよい。
【０１１２】
次に、第６の実施の形態について説明する。
図２４は第６の実施の形態に係る電子デバイスの一例を示す図である。図２４には、電子デバイスの要部断面図を模式的に示している。
【０１１３】
図２４に示す電子デバイス４０Ｅは、ガラス等の透明な基板２８に、照射される光１８を、半導体チップ１０Ｅのポリシリコン等が用いられた導体ビア１３へと導く光導波路構造２７が設けられた基材２０Ｅを含む。
【０１１４】
図２４では詳細な図示を省略するが、半導体チップ１０Ｅの遮光部材１４の透光部１４ｔ及び遮光部１４ｓには、上記図９及び図１０に示したような導体パターン、即ち、導体ビア１３に接続される透明導電膜１４ｄと、その透明導電膜１４ｄに接続される導体膜１４ｃとが含まれてもよい。
【０１１５】
基材２０Ｅの光導波路構造２７は、光１８を反射する性質を有する材料、例えばＣｕ等の金属材料を用いて形成される。光導波路構造２７は、半導体チップ１０Ｅの導体ビア１３に向かって縮径された開口部２７ａを有する。
【０１１６】
基材２０Ｅに入射した光１８は、光導波路構造２７の開口部２７ａを透過し、半導体チップ１０Ｅの遮光部材１４の透光部１４ｔを透過して、導体ビア１３に入射する。基材２０Ｅに入射した光１８のうち、光導波路構造２７の開口部２７ａの斜面２７ｂに入射した光１８は、その斜面２７ｂで反射され、半導体チップ１０Ｅの導体ビア１３へと導かれる。
【０１１７】
このように電子デバイス４０Ｅでは、半導体チップ１０Ｅの導体ビア１３に向かって縮径されて傾斜した斜面２７ｂを有する光導波路構造２７を設けることで、光１８が効率的に導体ビア１３へと導かれる。これにより、光１８を高効率で導体ビア１３に照射し、その低抵抗化を図ることが可能になる。或いは、出射する光の強度を抑えた、より低消費電力の光源を用いることが可能になる。
【０１１８】
光導波路構造２７は、導体ビア１３の周囲の絶縁膜１６を覆うように設けられてもよい。このようにすると、光１８が絶縁膜１６に直接入射したり、斜面２７ｂで反射した光１８が絶縁膜１６に直接入射したりすることが抑制され、絶縁膜１６から半導体基板１２への光１８の漏れが抑制される。
【０１１９】
次に、第７の実施の形態について説明する。
図２５は第７の実施の形態に係る電子デバイスの一例を示す図である。図２５には、電子デバイスの要部断面図を模式的に示している。
【０１２０】
図２５に示す電子デバイス５０は、電子デバイス４０Ｆと、その上に搭載された半導体チップ６０とを含む。半導体チップ６０が搭載される電子デバイス４０Ｆは、半導体チップ１０Ｆ、基材２０Ｆ及び光源３０Ｆを含む。
【０１２１】
半導体チップ１０Ｆは、半導体基板１２の孔１５内に、ポリシリコン等の半導体材料が用いられた導体ビア１３を有する。導体ビア１３は、半導体基板１２上の回路部１１と電気的に接続される。半導体基板１２の、基材２０Ｆ及び光源３０Ｆの側には、光１８を遮光する遮光部１４ｓと、導体ビア１３と対応する位置にあって光１８を透過する透光部１４ｔとを有する遮光部材１４が設けられる。
【０１２２】
図２５では詳細な図示を省略するが、半導体チップ１０Ｆの遮光部材１４の透光部１４ｔ及び遮光部１４ｓには、上記図９及び図１０に示したような導体パターン、即ち、導体ビア１３に接続される透明導電膜１４ｄと、その透明導電膜１４ｄに接続される導体膜１４ｃとが含まれてもよい。
【０１２３】
基材２０Ｆには、光１８を透過するガラス等の透明な基板が用いられる。基材２０Ｆには、半導体チップ１０Ｆの導体ビア１３と対応する位置の外側にＣｕ等を用いて形成された導体ビア２３（図１７）、或いは導体ビア１３と対応する位置に透明導電材料を用いて形成された導体ビア２４（図２０）を有する基材が用いられてもよい。光源３０Ｆは、半導体チップ１０Ｆに向けて所定の波長及び強度の光１８を出射する。
【０１２４】
電子デバイス４０Ｆ上に搭載される半導体チップ６０は、電子デバイス４０Ｆの半導体チップ１０Ｆの回路部１１に設けられた端子１１ａ（上記図５，図６に示した導体部２２０，３２０の一部）と、半田等のバンプ６１を用いて接続される。これにより、半導体チップ６０と、それが搭載される半導体チップ１０Ｆ（或いは更に導体ビア２３，２４を含む基材２０Ｆ）とが、電気的に接続される。
【０１２５】
上記のような構成を有する電子デバイス５０では、光源３０Ｆから出射され、基材２０Ｆ及び遮光部材１４の透光部１４ｔを透過して導体ビア１３に照射される光１８により、ポリシリコン等の半導体材料が用いられた導体ビア１３の低抵抗化が図られる。これにより、半導体チップ１０Ｆ（或いは更に基材２０Ｆ）における、導体ビア１３を含む回路の電気信号の伝送特性、及び、半導体チップ１０Ｆと半導体チップ６０との間の電気信号の伝送特性を向上させることが可能になる。優れた電気特性を有する高性能の電子デバイス５０が実現される。
【０１２６】
尚、上記の電子デバイス４０Ｆにおいて、その遮光部材１４には、導体ビア１３の周囲の絶縁膜１６が、遮光部材１４の遮光部１４ｓで覆われるように、透光部１４ｔが設けられてもよい。このようにすると、光１８が絶縁膜１６に直接入射することが抑制され、絶縁膜１６に直接入射した光１８の半導体基板１２への漏れが抑制される。絶縁膜１６及び半導体基板１２への光１８の入射をより一層抑制するため、電子デバイス４０Ｆの遮光部材１４には、導体ビア１３の直径よりも小さい直径の透光部１４ｔが設けられてもよい。
【０１２７】
また、電子デバイス４０Ｆ上には、半導体チップ６０に限らず、半導体チップを含む半導体パッケージ、チップコンデンサ等のチップ部品、回路基板等、各種電子部品を搭載することができる。
【０１２８】
次に、第８の実施の形態について説明する。
図２６は第８の実施の形態に係る電子デバイスの一例を示す図である。図２６には、電子デバイスの要部断面図を模式的に示している。
【０１２９】
図２６に示す電子デバイス７０は、複数（ここでは一例として２つ）の半導体チップ１０Ｇ、基材２０Ｇ及び光源３０Ｇを含む。
各半導体チップ１０Ｇは、半導体基板１２の孔１５内に、ポリシリコン等の半導体材料が用いられた導体ビア１３を有する。導体ビア１３は、半導体基板１２上の回路部１１と電気的に接続される。半導体基板１２の、基材２０Ｇ及び光源３０Ｇの側には、光１８を遮光する遮光部１４ｓと、導体ビア１３と対応する位置にあって光１８を透過する透光部１４ｔとを有する遮光部材１４が設けられる。
【０１３０】
図２６では詳細な図示を省略するが、各半導体チップ１０Ｇの遮光部材１４の透光部１４ｔ及び遮光部１４ｓには、上記図９及び図１０に示したような導体パターン、即ち、導体ビア１３に接続される透明導電膜１４ｄと、その透明導電膜１４ｄに接続される導体膜１４ｃとが含まれてもよい。
【０１３１】
基材２０Ｇには、光１８を透過するガラス等の透明な基板が用いられる。基材２０Ｇには、所定の位置に所定の材料が用いられた導体ビア（図１７，図２０の導体ビア２３，２４）を有する基材が用いられてもよい。光源３０Ｇは、半導体チップ１０Ｇに向けて所定の波長及び強度の光１８を出射する。
【０１３２】
上記のような構成を有する電子デバイス７０においても、光源３０Ｇから出射され、基材２０Ｇ及び遮光部材１４の透光部１４ｔを透過して導体ビア１３に照射される光１８により、ポリシリコン等の半導体材料が用いられた導体ビア１３の低抵抗化が図られる。これにより、各半導体チップ１０Ｇ（或いは更に基材２０Ｇ）における、導体ビア１３を含む回路の電気信号の伝送特性を向上させることが可能になる。優れた電気特性を有する高性能の電子デバイス７０が実現される。
【０１３３】
尚、上記の電子デバイス７０の半導体チップ１０Ｇにおいて、その遮光部材１４には、導体ビア１３の周囲の絶縁膜１６が、遮光部材１４の遮光部１４ｓで覆われるように、透光部１４ｔが設けられてもよい。このようにすると、光１８が絶縁膜１６に直接入射することが抑制され、絶縁膜１６に直接入射した光１８の半導体基板１２への漏れが抑制される。絶縁膜１６及び半導体基板１２への光１８の入射をより一層抑制するため、電子デバイス７０の半導体チップ１０Ｇの遮光部材１４には、導体ビア１３の直径よりも小さい直径の透光部１４ｔが設けられてもよい。
【０１３４】
電子デバイス７０のように、半導体チップ１０Ｇ群を、共通の基材２０Ｇ上に搭載した構成を採用することもできる。
尚、ここでは半導体チップ１０Ｇ群について共通の光源３０Ｇを設ける例を示したが、半導体チップ１０Ｇ群の各々に対応する光源群を設けてもよい。
【０１３５】
また、インターポーザとして機能させる基材２０Ｇ上には、上記のような光１８が照射される半導体チップ１０Ｇのほか、光１８が照射されない各種電子部品（半導体チップ、半導体パッケージ、チップ部品、回路基板等）が搭載されてもよい。
【０１３６】
次に、第９の実施の形態について説明する。
上記第１〜第８の実施の形態で述べたような電子デバイスは、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
【０１３７】
図２７は第９の実施の形態に係る電子機器の説明図である。図２７には、電子機器の一例を模式的に示している。
図２７に示すように、例えば上記第３の実施の形態で述べたような電子デバイス４０（図１１）が各種電子機器８０に搭載（内蔵）される。
【０１３８】
電子デバイス４０では、光源３０から出射され、基材２０及び遮光部材１４の透光部１４ｔを透過して導体ビア１３に照射される光１８により、ポリシリコン等の半導体材料が用いられた導体ビア１３の低抵抗化が図られる。これにより、半導体チップ１０における、導体ビア１３を含む回路の電気信号の伝送特性が向上され、優れた電気特性を有する高性能の電子デバイス４０が実現される。このような電子デバイス４０が搭載されることにより、優れた性能の各種電子機器８０が実現される。
【０１３９】
ここでは、上記第３の実施の形態で述べた電子デバイス４０を搭載した電子機器８０を一例として示したが、上記第１，第２，第４〜第８の実施の形態で述べた電子デバイスも同様に、各種電子機器に搭載することが可能である。
【符号の説明】
【０１４０】
１，４０，４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ，４０Ｅ，４０Ｆ，５０，７０  電子デバイス
２，１２  半導体基板
２ａ，２ｂ，１２ａ，１２ｂ  面
３，１３，２３，２４  導体ビア
４，１４  遮光部材
４ａ，１４ａ，２７ａ  開口部
５，１５，２６  孔
６，１４ｂ，１６  絶縁膜
８，１８  光
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，６０  半導体チップ
１１  回路部
１１ａ  端子
１４ｃ，２１，２２，３１  導体膜
１４ｄ，２４ａ  透明導電膜
１４ｓ  遮光部
１４ｔ  透光部
２０，２０Ｃ，２０Ｄ，２０Ｄ１，２０Ｅ，２０Ｆ，２０Ｇ  基材
２４ｂ  側壁膜
２５，２８  基板
２７  光導波路構造
２７ｂ  斜面
３０，３０Ｃ，３０Ｄ，３０Ｆ，３０Ｇ  光源
３０ａ  発光部
４０Ｃ１，４０Ｄ１，４０Ｄ２  接続体
４１，６１  バンプ
４２  接着剤
８０  電子機器
１００  トランジスタ
１１０  素子分離領域
１２０  ゲート絶縁膜
１３０  ゲート電極
１４０  不純物領域
１５０  スペーサ
２００  配線層
２１０  絶縁部
２２０，３２０  導体部
３００  半導体素子
３１０  保護膜
【図１】
2019057533.tif 000003
【図２】
2019057533.tif 000004
【図３】
2019057533.tif 000005
【図４】
2019057533.tif 000006
【図５】
2019057533.tif 000007
【図６】
2019057533.tif 000008
【図７】
2019057533.tif 000009
【図８】
2019057533.tif 000010
【図９】
2019057533.tif 000011
【図１０】
2019057533.tif 000012
【図１１】
2019057533.tif 000013
【図１２】
2019057533.tif 000014
【図１３】
2019057533.tif 000015
【図１４】
2019057533.tif 000016
【図１５】
2019057533.tif 000017
【図１６】
2019057533.tif 000018
【図１７】
2019057533.tif 000019
【図１８】
2019057533.tif 000020
【図１９】
2019057533.tif 000021
【図２０】
2019057533.tif 000022
【図２１】
2019057533.tif 000023
【図２２】
2019057533.tif 000024
【図２３】
2019057533.tif 000025
【図２４】
2019057533.tif 000026
【図２５】
2019057533.tif 000027
【図２６】
2019057533.tif 000028
【図２７】
2019057533.tif 000029