(57)【要約】      （修正有）【課題】トランジスターにおけるオフリーク電流を低減する遮光構造を備えた電気光学装置、電子機器を提供する。【解決手段】電気光学装置としての液晶装置は、基板１０ｓ上に複数の層が積層され、半導体層３０ａおよびゲート電極３０ｇを含むＴＦＴ３０と、ゲート電極３０ｇに電気的に接続され、ゲート電極３０ｇとは異なる層に設けられた走査線３ａと、容量線７ｂと、容量線７ｂと電気的に接続された導電性の遮光膜８と、を有し、遮光膜８は、ゲート電極３０ｇと走査線３ａとの間の層に設けられ、複数の層の積層方向からの平面視で、半導体層３０ａの低濃度ドレイン領域３０ｅの少なくとも一部と重なっている。【選択図】図５
2019191354.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数の層が積層された電気光学装置であって、
半導体層およびゲート電極を含むトランジスターと、
前記ゲート電極に電気的に接続され、前記ゲート電極とは異なる層に設けられたゲート配線と、
固定電位配線と、
前記固定電位配線と電気的に接続された導電性の遮光膜と、を有し、
前記遮光膜は、前記ゲート電極と前記ゲート配線との間の層に設けられ、前記複数の層の積層方向からの平面視で、前記半導体層の低濃度ドレイン領域の少なくとも一部と重なっていることを特徴とする電気光学装置。
【請求項２】
前記平面視で、前記遮光膜は、前記低濃度ドレイン領域と前記ゲート電極との境界部の少なくとも一部と重なっていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記平面視で、
前記遮光膜は、前記ゲート電極と重なる位置に開口部を有し、
前記開口部は、前記半導体層のチャネル領域と重なり、
前記開口部には、前記ゲート電極と前記ゲート配線とを電気的に接続するゲートコンタクトが設けられていることを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項４】
前記平面視で、前記開口部は、前記遮光膜に囲まれていることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記遮光膜は、前記平面視で前記半導体層のチャネル領域と重なり、
前記ゲート配線は、第１ゲート配線と、前記第１ゲート配線よりも上層に設けられた第２ゲート配線と、を有し、
前記第１ゲート配線と前記第２ゲート配線とは、前記第１ゲート配線の突出部に設けられたゲートコンタクトを介して前記ゲート電極と電気的に接続され、
前記突出部は、前記平面視で前記遮光膜とは重ならず、
前記第１ゲート配線と前記第２ゲート配線との間の層に、前記トランジスターと前記遮光膜とが設けられていることを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項６】
前記固定電位配線は、前記トランジスターが設けられた層より下層と上層とに設けられ、
前記遮光膜と前記固定電位配線とは、コンタクトホールを介して電気的に接続されていることを特徴とする請求項１から請求項５のいずれか１項に記載の電気光学装置。
【請求項７】
前記平面視で、前記コンタクトホールは、前記低濃度ドレイン領域を挟んで両側に設けられていることを特徴とする請求項６に記載の電気光学装置。
【請求項８】
画素電極と、前記画素電極に対応する共通電極と、を有し、
前記固定電位配線には、前記共通電極に与えられる電位と異なる電位が与えられることを特徴とする請求項６または請求項７に記載の電気光学装置。
【請求項９】
前記遮光膜には、前記ゲート電極、前記半導体層のソース領域およびドレイン領域のいずれとも異なる電位が与えられることを特徴とする請求項１から請求項８のいずれか１項に記載の電気光学装置。
【請求項１０】
請求項１から請求項９のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電子機器に関する。
【背景技術】
【０００２】
従来、電気光学装置の１つとして、画素電極のスイッチング素子にＬＤＤ（Light Doped Drain）構造のトランジスターを備えた、アクティブ駆動型の液晶装置が知られていた。また、液晶装置をプロジェクターなどの液晶ライトバルブに用いると、直視型の液晶装置に比べて、液晶装置への入射光が増大する。入射光の増大に伴い、上記トランジスターに対する、入射光の回り込み、反射などの迷光の影響が無視できなくなる。具体的には、トランジスターの光リークにより画素の電位保持が困難になり、ちらつきの発生や画素単位の表示ムラの発生といった、表示品位の劣化を生じさせる問題がある。そのため、プロジェクター用のライトバルブにおいては、より強固に迷光を遮光する遮光構造が必要となっていた。
【０００３】
例えば、特許文献１には、ゲート電極の延設部によってトランジスターの半導体層におけるＬＤＤ領域の両側の遮光を図り、上層の蓄積容量や配線層によってＬＤＤ領域の上方の遮光を図る、電気光学装置用基板が開示されている。
【０００４】
また、遮光構造は、トランジスターの半導体層に近付けて設けるほど遮光性が向上する。例えば、特許文献２には、ゲート配線層の直上に上部遮光層を設けた液晶表示装置が開示されている。さらに、特許文献２では、遮光構造がゲート配線を兼ねる構成も提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９１２００号公報
【特許文献２】特開２００３−１７７３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１および特許文献２に記載の遮光構造では、トランジスターにおけるオフリーク電流が増大しやすいという課題があった。詳しくは、トランジスターの半導体層に遮光構造や上部の配線層などを近付けて設けると、遮光構造や配線層が有する電位の影響により、半導体層におけるＬＤＤ領域の抵抗が下がってオフリーク電流が増大しやすくなる。本来、半導体層にＬＤＤ領域を設けることは、オフリーク電流の低減を１つの目的としているが、その低減効果が減衰してオフリーク電流が増大する可能性があった。オフリーク電流の増大は、液晶装置の画素ムラなどの原因となる。
【０００７】
特許文献１においては、ゲート電極の延設部（遮光構造）をＬＤＤ領域の両側に近付けるほど遮光性が向上するが、ゲート電位によってオフリーク電流が増大しやすくなる。そのため、遮光構造をＬＤＤ領域から離して設けなければならず、画素の開口面積が小さくなる、あるいは遮光性が低下するなどの弊害が起きやすかった。特許文献２においては、トランジスターがゲート配線層の電位の影響を受けやすいことに加え、遮光構造にゲート電位を与えるとオフリーク電流がさらに増大しやすくなっていた。すなわち、トランジスターにおけるオフリーク電流を確実に低減する遮光構造が求められていた。
【課題を解決するための手段】
【０００８】
本願の電気光学装置は、基板上に複数の層が積層された電気光学装置であって、半導体層およびゲート電極を含むトランジスターと、ゲート電極に電気的に接続され、ゲート電極とは異なる層に設けられたゲート配線と、固定電位配線と、固定電位配線と電気的に接続された導電性の遮光膜と、を有し、遮光膜は、ゲート電極とゲート配線との間の層に設けられ、複数の層の積層方向からの平面視で、半導体層の低濃度ドレイン領域の少なくとも一部と重なっていることを特徴とする。
【０００９】
上記の電気光学装置において、平面視で、遮光膜は、低濃度ドレイン領域とゲート電極との境界部の少なくとも一部と重なっていることが好ましい。
【００１０】
上記の電気光学装置において、平面視で、遮光膜は、ゲート電極と重なる位置に開口部を有し、開口部は、半導体層のチャネル領域と重なり、開口部には、ゲート電極とゲート配線とを電気的に接続するゲートコンタクトが設けられていることが好ましい。
【００１１】
上記の電気光学装置において、平面視で、開口部は、遮光膜に囲まれていることが好ましい。
【００１２】
上記の電気光学装置において、遮光膜は、平面視で半導体層のチャネル領域と重なり、ゲート配線は、第１ゲート配線と、第１ゲート配線よりも上層に設けられた第２ゲート配線と、を有し、第１ゲート配線と第２ゲート配線とは、第１ゲート配線の突出部に設けられたゲートコンタクトを介してゲート電極と電気的に接続され、突出部は、平面視で遮光膜とは重ならず、第１ゲート配線と第２ゲート配線との間の層に、トランジスターと遮光膜とが設けられていることが好ましい。
【００１３】
上記の電気光学装置において、固定電位配線は、トランジスターが設けられた層より下層と上層とに設けられ、遮光膜と固定電位配線とは、コンタクトホールを介して電気的に接続されていることが好ましい。
【００１４】
上記の電気光学装置において、平面視で、コンタクトホールは、低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。
【００１５】
上記の電気光学装置において、画素電極と、画素電極に対応する共通電極と、を有し、固定電位配線には、共通電極に与えられる電位と異なる電位が与えられることが好ましい。
【００１６】
上記の電気光学装置において、遮光膜には、ゲート電極、半導体層のソース領域およびドレイン領域のいずれとも異なる電位が与えられることが好ましい。
【００１７】
本願の電子機器は、上記の電気光学装置を備えることを特徴とする。
【図面の簡単な説明】
【００１８】
【図１】実施形態１に係る電気光学装置としての液晶装置の構成を示す概略平面図。
【図２】図１のＨ−Ｈ’線に沿った液晶装置の構造を示す模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】画素の配置を示す概略平面図。
【図５】図４のＡ−Ａ’線に沿った素子基板の構造を示す模式断面図。
【図６】素子基板の各層における要部の配置を示す概略平面図。
【図７】素子基板の各層における要部の配置を示す概略平面図。
【図８】素子基板の各層における要部の配置を示す概略平面図。
【図９】素子基板の各層における要部の配置を示す概略平面図。
【図１０】素子基板の各層における要部の配置を示す概略平面図。
【図１１】素子基板の各層における要部の配置を示す概略平面図。
【図１２】素子基板の各層における要部の配置を示す概略平面図。
【図１３】図４のＣ−Ｃ’線に沿った素子基板の構造を示す模式断面図。
【図１４】図４のＢ−Ｂ’線に沿った素子基板の構造を示す模式断面図。
【図１５】実施形態２に係る、図４のＡ−Ａ’線に沿った素子基板の構造を示す模式断面図。
【図１６】素子基板の各層における要部の配置を示す概略平面図。
【図１７】素子基板の各層における要部の配置を示す概略平面図。
【図１８】素子基板の各層における要部の配置を示す概略平面図。
【図１９】図４のＣ−Ｃ’線に沿った素子基板の構造を示す模式断面図。
【図２０】図４のＢ−Ｂ’線に沿った素子基板の構造を示す模式断面図。
【図２１】実施形態４に係る電子機器としての投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照して説明する。以下に説明する実施の形態は、本発明の一例を説明するものである。本発明は、以下の実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変形例も、本発明に含まれる。
【００２０】
なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。また、以下の説明において、例えば基板に対して、「基板上に」との記載は、基板の上に接して配置される場合、基板の上に他の構造物を介して配置される場合、または基板の上に一部が接して配置され、一部が他の構造物を介して配置される場合のいずれかを表すものとする。
【００２１】
（実施形態１）
本実施形態では、電気光学装置として、画素ごとにトランジスターとしての薄膜トランジスター（Thin Film Transistor：以降、「ＴＦＴ」と略す。）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する電子機器としての投射型表示装置（液晶プロジェクター）の液晶ライトバルブ（光変調素子）として好適に用いることができるものである。
【００２２】
＜液晶装置の構成＞
本実施形態の液晶装置の構成について、図１から図３を参照して説明する。図１は、実施形態１に係る電気光学装置としての液晶装置の構成を示す概略平面図である。図２は、図１のＨ−Ｈ’線に沿った液晶装置の構造を示す模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。
【００２３】
図１および図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、素子基板１０と、素子基板１０と対向配置された対向基板２０と、素子基板１０および対向基板２０の間に挟持された液晶を含む液晶層５０と、を有している。
【００２４】
素子基板１０の基板１０ｓには、例えば、ガラス基板、石英基板などの基板が用いられる。対向基板２０の基板２０ｓには、例えば、ガラス基板、石英基板などの透明基板が用いられる。素子基板１０および対向基板２０を、以降、「一対の基板」ということもある。なお、基板１０ｓ（素子基板１０）が本発明の基板の一例である。
【００２５】
素子基板１０は、対向基板２０よりも大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁に沿って配置されたシール材４０を介して接合されている。一対の基板の隙間に、正または負の誘電異方性を有する液晶が封入されて、液晶層５０が設けられている。
【００２６】
シール材４０には、例えば、熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用される。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示せず）が混入されている。
【００２７】
シール材４０の内側には、マトリクス状に配列した複数の画素Ｐを含む表示領域Ｅが設けられている。シール材４０と表示領域Ｅとの間には、表示領域Ｅを取り囲んで見切り部２４が設けられている。見切り部２４には、例えば、遮光性の金属、あるいは該金属の合金や酸化物などが形成材料として用いられる。
【００２８】
表示領域Ｅの周囲には、表示に寄与しないダミー画素領域（図示せず）が設けられている。なお、表示領域Ｅには、複数の画素Ｐをそれぞれ区分する遮光部（ブラックマトリクス：ＢＭ）が対向基板２０に設けられていてもよい。
【００２９】
素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。該端子部に沿った第１辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１辺部に対向する第２辺部に沿ったシール材４０と表示領域Ｅとの間に検査回路１０３が設けられている。
【００３０】
第１辺部と直交し、互いに対向する第３辺部および第４辺部に沿ったシール材４０と表示領域Ｅとの間には、走査線駆動回路１０２が設けられている。また、第２辺部のシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０７が設けられている。
【００３１】
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１辺部に沿って配列した複数の外部接続端子１０４に接続されている。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１に沿ったシール材４０と表示領域Ｅとの間に設けてもよい。ここで、本明細書では、第１辺部に沿った方向をＸ方向とし、第１辺部と直交し、互いに対向する第３辺部および第４辺部に沿った方向をＹ方向とする。また、Ｘ方向およびＹ方向と直交する、素子基板１０および対向基板２０の法線方向をＺ方向とし、Ｚ方向（正のＺ方向）から見ることを「平面視」あるいは「平面的」という。さらに、該法線方向において、対向基板２０から遠ざかる方向を上方（正のＺ方向）、上方と逆の方向を下方（負のＺ方向）という。
【００３２】
図２に示すように、基板１０ｓの液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５およびスイッチング素子であるＴＦＴ３０と、信号配線と、これらを被覆する配向膜１８とが設けられている。ＴＦＴ３０および画素電極１５は、画素Ｐの構成要素である。
【００３３】
素子基板１０には、ＴＦＴ３０の半導体層に光が入射して、ＴＦＴ３０のスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。素子基板１０は、基板１０ｓと、基板１０ｓ上に設けられた画素電極１５、ＴＦＴ３０、信号配線、配向膜１８を含むものである。
【００３４】
基板２０ｓの液晶層５０側の表面には、見切り部２４と、これを被覆して成膜された絶縁層２５と、絶縁層２５を被覆して設けられた、共通電極としての対向電極２１と、対向電極２１を被覆する配向膜２２とが設けられている。本実施形態における対向基板２０は、少なくとも見切り部２４、対向電極２１、配向膜２２を含むものである。なお、本実施形態では、共通電極を対向電極２１として対向基板２０側に配置した例を示したが、これに限定されない。例えば、ＩＰＳ（In Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式のように、共通電極が素子基板１０側に設けられていてもよい。
【００３５】
図１に示すように、見切り部２４は、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの回路に入射する光を遮蔽して、回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３６】
絶縁層２５は、例えば、光透過性を有する酸化シリコンなどの無機材料から成る。絶縁層２５は、見切り部２４を被覆すると共に、液晶層５０側の表面が平坦となるように形成されている。絶縁層２５の形成方法としては、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００３７】
対向電極２１は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜から成り、絶縁層２５を被覆すると共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６に電気的に接続されている。上下導通部１０６は、素子基板１０側の配線に電気的に接続されている。
【００３８】
画素電極１５を被覆する配向膜１８、および対向電極２１を被覆する配向膜２２は、液晶装置１００の光学設計に基づいて選定される。配向膜１８，２２としては、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜し、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。また、配向膜１８，２２には、無機配向膜の他に、ポリイミドなどの有機配向膜を採用してもよい。
【００３９】
このような液晶装置１００は、例えば透過型であって、電圧が印加されない時の画素Ｐの透過率が、電圧印加時の透過率よりも大きいノーマリーホワイトモードや、電圧が印加されない時の画素Ｐの透過率が、電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネルにおいて、光の入射側と出射側とにそれぞれ偏光素子が光学設計に応じて配置されている。
【００４０】
本実施形態では、以降、配向膜１８，２２として前述した無機配向膜と、負の誘電異方性を有する液晶とを用い、ノーマリーブラックモードの光学設計が適用された例について説明する。
【００４１】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号配線として、複数の、ゲート配線としての走査線３ａ、データ線６ａ、データ線６ａに沿って平行に配置された固定電位配線としての容量線７ｂを有している。走査線３ａが延在する方向はＸ方向であり、データ線６ａが延在する方向はＹ方向である。なお、図３では、容量線７ｂをＹ方向に沿って延在するように示したが、これに限定されない。
【００４２】
走査線３ａ、データ線６ａ、および容量線７ｂと、これらの信号線類により区分された領域に、画素電極１５と、トランジスターとしてのＴＦＴ３０と、蓄積容量３６とが設けられ、これらが画素Ｐの画素回路を構成している。本実施形態では、蓄積容量３６として、２つの蓄積容量を並列で用いている。
【００４３】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（一方のソースドレイン領域）に電気的に接続されている。走査線３ａは、同一行に設けられたＴＦＴ３０のオン、オフを一斉に制御する機能を有している。画素電極１５は、ＴＦＴ３０の画素電極側ソースドレイン領域（他方のソースドレイン領域）に電気的に接続されている。
【００４４】
データ線６ａは、データ線駆動回路１０１（図１参照）に電気的に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４５】
データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１から画像信号Ｄｎは、この順番に線順次にて供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１から走査信号ＳＣｍを所定のタイミングでパルス的に線順次にて供給する。
【００４６】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１から走査信号ＳＣｍの入力により、一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１から画像信号Ｄｎが、所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１から画像信号Ｄｎは、画素電極１５と、液晶層５０を介して対向配置された対向電極２１との間で一定期間保持される。
【００４７】
保持された画像信号Ｄ１から画像信号Ｄｎがリークするのを防止するため、画素電極１５と対向電極２１との間に形成される液晶容量と並列に、蓄積容量３６が接続されている。蓄積容量３６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線７ｂとの間に設けられている。
【００４８】
ここで、図３では図示を省略するが、データ線６ａには、検査回路１０３（図１参照）が接続されている。そのため、液晶装置１００の製造工程において、上記画像信号を検出することにより、液晶装置１００の動作欠陥などが確認可能である。
【００４９】
また、検査回路１０３には、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路などが含まれていてもよい。
【００５０】
次に、液晶装置１００における画素Ｐの構成について、図４を参照して説明する。図４は、画素の配置を示す概略平面図である。
【００５１】
図４に示すように、液晶装置１００における画素Ｐは、Ｘ方向およびＹ方向にマトリクス状に配置されている。画素Ｐは、例えば、平面視で略四角形（略正方形）の開口領域を有している。開口領域は、Ｘ方向およびＹ方向に延在し、格子状に形成された遮光性の非開口領域に囲まれている。
【００５２】
Ｘ方向に延在する非開口領域には、走査線３ａ（図３参照）が設けられている。走査線３ａには遮光性の導電部材が用いられており、走査線３ａによって非開口領域の一部が構成されている。
【００５３】
Ｙ方向に延在する非開口領域には、データ線６ａ（図３参照）が設けられている。データ線６ａにも遮光性の導電部材が用いられており、データ線６ａによって非開口領域の一部が構成されている。
【００５４】
非開口領域は、素子基板１０に設けられた、走査線３ａおよびデータ線６ａに加えて、後述する遮光膜、容量線７ｂなどを含めて構成されている。さらに、非開口領域は、対向基板２０において、見切り部２４（図２参照）と同層に設けられ格子状にパターニングされた遮光部（ＢＭ）を含んで構成されてもよい。
【００５５】
非開口領域の交差部付近には、図３に示したＴＦＴ３０や蓄積容量３６が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０を設けることにより、開口領域における開口率（画素の開口面積）を確保している。画素Ｐの詳細な構造については後述するが、交差部付近にＴＦＴ３０や蓄積容量３６を設けるために、交差部付近の非開口領域の幅は、他の部分に比べて大きくなっている。
【００５６】
画素Ｐごとに、平面視で略正方形の画素電極１５が設けられている。画素電極１５は、外縁が非開口領域と重なるように開口領域に設けられている。画素電極１５は、画素Ｐに対応して、マトリクス状に複数配置されている。
【００５７】
本実施形態の液晶装置１００は、上述したように透過型であって、対向基板２０側から光が入射することを前提としている。そのため、素子基板１０（液晶装置１００）は、ＴＦＴ３０に対して、直接的に入射する光のみならず、入射光に由来する回折光や反射光なども遮光する遮光構造（遮光膜）を備えている。以下、素子基板１０の構造と併せて、該遮光構造について説明する。なお、液晶装置１００への光の入射方向は、対向基板２０側からに限定されず、素子基板１０側からとしてもよい。また、液晶装置１００は、入射する光を画素Ｐごとに集光させるマイクロレンズなどの集光手段を、光が入射する側の基板に備える構成としてもよい。
【００５８】
＜素子基板の構成＞
まず、液晶装置１００を構成する素子基板１０の層構成について、図５を参照して説明する。図５は、図４のＡ−Ａ’線に沿った素子基板の構造を示す模式断面図である。ここで、Ａ−Ａ’線は、ＴＦＴ３０や、後述する、導電遮光層、半導体層、遮光膜などを横断する線分である。なお、図５は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。また、図５では配向膜１８の図示を省略している。
【００５９】
図５に示すように、液晶装置１００は、半導体層３０ａおよびゲート電極３０ｇを含むトランジスターとしてのＴＦＴ３０、走査線３ａ、遮光膜８を有している。走査線３ａは、ゲート電極３０ｇに電気的に接続されている。遮光膜８は、固定電位（共通電位）の容量線７ｂと電気的に接続されている。素子基板１０の基板１０ｓ上には、複数の層として、第１層から第９層が積層されている。
【００６０】
素子基板１０に設けられた複数の層は、下から順に、導電遮光層５を含む第１層、半導体層３０ａを含む第２層、ゲート電極３０ｇを含む第３層、遮光膜８を含む第４層、走査線３ａを含む第５層、蓄積容量３６を含む第６層、データ線６ａを含む第７層、容量線７ｂを含む第８層、画素電極１５を含む第９層を備えている。導電遮光層５は、主に負のＺ方向（下方）からＴＦＴ３０に入射する光を遮光する機能を有している。これに対して、本発明の遮光膜８は、主に正のＺ方向からＴＦＴ３０に入射する光（迷光）を遮光する機能を有している。
【００６１】
上述したように、走査線３ａは、ゲート電極３０ｇが設けられた第３層とは異なる第５層に設けられている。遮光膜８は、ゲート電極３０ｇ（第３層）と走査線３ａ（第５層）との間の第４層に設けられている。遮光膜８は、上記複数の層の積層方向からの平面視で、半導体層３０ａの低濃度ドレイン領域３０ｅの少なくとも一部と重なっている。ここで、上述した、Ｚ方向から見る「平面視」は、上記複数の層の積層方向からの平面視と同義である。
【００６２】
第１層と第２層との間には下地絶縁膜１１ａが、第２層と第３層との間にはゲート絶縁膜１１ｂが、第３層と第４層との間には第１層間絶縁膜１１ｃが、第４層と第５層との間には第２層間絶縁膜１１ｄが、第５層と第６層との間には第３層間絶縁膜１１ｅが、第６層と第７層との間には第４層間絶縁膜１２が、第７層と第８層との間には第５層間絶縁膜１３が、第８層と第９層との間には第６層間絶縁膜１４が、それぞれ設けられている。これによって、各層間における短絡の発生が防止されている。
【００６３】
基板１０ｓ上の第１層には、導電遮光層５が設けられている。導電遮光層５の形成材料としては、遮光性を有し、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、Ｗ（タングステン）Ｔａ（タンタル）、モリブデン（Ｍｏ）などの高融点金属のうちの１種類以上を含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したものと、導電性ポリシリコンまたはアモルファスシリコンなどのシリコン膜と、を積層したものが挙げられる。導電遮光層５は、主に下方から半導体層３０ａに入射する光を遮光する機能を有している。本実施形態では、導電遮光層５はタングステンシリサイドを用いて、フォトリソグラフィー法によってパターニング形成される。導電遮光層５の厚さは、特に限定されないが、例えば約１５０ｎｍである。
【００６４】
導電遮光層５と第２層との間には、下地絶縁膜１１ａが設けられている。下地絶縁膜１１ａは、導電遮光層５とＴＦＴ３０とを絶縁する機能を有している。また、下地絶縁膜１１ａは、基板１０ｓの全面に形成されることにより、基板１０ｓの表面研磨時における荒れや、洗浄後に残る汚れなどに起因するＴＦＴ３０の特性変化を防止する機能を有している。下地絶縁膜１１ａは、例えば、酸化シリコン（None-doped Silicate Glass：ＮＳＧ）や窒化シリコンを用いて形成される。下地絶縁膜１１ａの形成方法としては、モノシラン（ＳｉＨ4）、２塩化シラン（ＳｉＣｌ2Ｈ2）、ＴＥＯＳ（Tetraethyl Orthosilicate）、アンモニアなどの処理ガスを用いた、常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などが挙げられる。本実施形態では、下地絶縁膜１１ａの形成材料として酸化シリコンを用いる。下地絶縁膜１１ａの膜厚は、特に限定されないが、例えば約２００ｎｍである。
【００６５】
第１層上の第２層および第３層には、ＴＦＴ３０が形成されている。ＴＦＴ３０は、第２層に設けられた半導体層３０ａと、第３層に設けられたゲート電極３０ｇと、を有している。ＴＦＴ３０の半導体層３０ａには、ＬＤＤ（Lightly Doped Drain）構造が形成されている。
【００６６】
半導体層３０ａは、第２層においてＹ方向に延在するように設けられている。半導体層３０ａは、例えば、減圧ＣＶＤ法などで堆積させた非晶質シリコン膜に、結晶化が施されたポリシリコン膜から成る。非晶質シリコン膜を結晶化してポリシリコン膜とするには、例えば、１０００℃以上の高温処理を施す。ポリシリコン膜に、不純物イオンが選択的に注入されて、チャネル領域３０ｃ、高濃度ソース領域３０ｓ、高濃度ドレイン領域３０ｄ、接続層（ＬＤＤ領域）としての、低濃度ソース領域３０ｆおよび低濃度ドレイン領域３０ｅが形成されている。
【００６７】
半導体層３０ａに、チャネル領域３０ｃを挟んで電気的に抵抗が高いＬＤＤ領域を形成することにより、オフ時のリーク電流が抑制される。オフ時におけるリーク電流抑制の観点では、蓄積容量３６や画素電極１５が電気的に接続される、高濃度ドレイン領域３０ｄとチャネル領域３０ｃとの接合部分に、ＬＤＤ領域が含まれる構成とすればよい。半導体層３０ａの膜厚は、特に限定されないが、例えば約５０ｎｍである。
【００６８】
半導体層３０ａを被覆してゲート絶縁膜１１ｂが設けられている。ゲート絶縁膜１１ｂは、半導体層３０ａとゲート電極３０ｇとの間にあって、半導体層３０ａとゲート電極３０ｇとを絶縁する。ゲート絶縁膜１１ｂは、例えば、シリコンの半導体膜を熱酸化して得られる第１酸化シリコン膜と、減圧ＣＶＤ法を用いて７００℃から９００℃の高温条件で形成された第２酸化シリコン膜と、の二重構造である。ゲート絶縁膜１１ｂの膜厚は、特に限定されないが、例えば約７５ｎｍである。
【００６９】
ゲート電極３０ｇは、チャネル領域３０ｃとＺ方向に対向して、第３層に設けられている。ゲート電極３０ｇは、例えば、導電性のポリシリコン、金属シリサイド、金属あるいは金属化合物などを用いて形成される。本実施形態では、ゲート電極３０ｇは、導電性のポリシリコン膜とタングステンシリサイド膜との２層構造である。導電性のポリシリコン膜は、減圧ＣＶＤ法にてＰ（燐）がドープされたポリシリコン膜を堆積させた後に、燐拡散処理を行ってポリシリコン膜中に燐原子が１×１０19個／ｃｍ3以上の濃度で含まれるように形成する。ゲート電極３０ｇの膜厚は、特に限定されないが、例えば約１５０ｎｍである。
【００７０】
ここで、本実施形態においては、以降、導電性のポリシリコン膜とは、上述した、燐原子がドープされて導電性が付与されたポリシリコン膜を指すこととする。なお、ドープされる原子は燐原子に限定されない。
【００７１】
ゲート電極３０ｇの上方には、ゲート電極３０ｇを被覆して第１層間絶縁膜１１ｃが設けられている。第１層間絶縁膜１１ｃは、例えば、ＮＳＧ膜、Ｐ（燐）を含むＰＳＧ（Phosphosilicate Glass）膜、ホウ素を含むＢＳＧ（Borosilicate Glass）膜、Ｂ（ホウ素）とＰ（燐）とが含まれるＢＰＳＧ（Borophosphosilicate Glass）膜などのシリコン系酸化膜の１種類以上を用いて形成される。
【００７２】
上記のシリコン系酸化膜の形成方法としては、モノシラン、２塩化シラン、ＴＥＯＳ、ＴＥＢ（Triethyl Borate）などを用いた、常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などが挙げられる。なお、第１層間絶縁膜１１ｃの表面には、ゲート電極３０ｇを含むＴＦＴ３０を被覆することで凹凸が生じることから、この後に形成される電極や配線などのパターニング性を考慮して該凹凸を緩和する化学的機械的処理（Chemical＆Mechanical Polishing：ＣＭＰ処理）などの平坦化処理が施される。平坦化処理後の第１層間絶縁膜１１ｃの膜厚は、特に限定されないが、例えば約２００ｎｍである。
【００７３】
第３層上の第４層には、遮光膜８が設けられている。遮光膜８は、半導体層３０ａに対して、平面視で少なくとも高濃度ソース領域３０ｓ、高濃度ドレイン領域３０ｄ、低濃度ソース領域３０ｆ、低濃度ドレイン領域３０ｅと重なるように設けられている。そのため、遮光膜８によって、上方から半導体層３０ａに入射する光を遮光する遮光性が確保される。遮光膜８は、後述する蓄積容量３６の容量下部電極３６ａと電気的に接続されている。遮光膜８には、容量下部電極３６ａを介して固定電位が与えられる。これにより、第５層に設けられた走査線３ａが有するゲート電位の影響を低減することができる。また、遮光膜８によれば、ゲート電位を有する配線を遮光膜として用いる場合に比べて、半導体層３０ａに近付けて配置しても、ＴＦＴ３０におけるオフリーク電流を低減することができる。
【００７４】
遮光膜８の形成材料としては、導電性および遮光性を有していれば特に限定されないが、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）などの低抵抗金属が挙げられる。本実施形態では、遮光膜８は窒化チタン（ＴｉＮ）を用いて形成される。窒化チタンを遮光膜８に用いることにより、例えばチタンを用いる場合と比べて、可視光波長域の光が吸収されやすくなる。そのため、遮光膜８からの反射光を低減することができる。遮光膜８の膜厚は、特に限定されないが、例えば約１００ｎｍである。
【００７５】
遮光膜８を被覆して第２層間絶縁膜１１ｄが設けられている。第２層間絶縁膜１１ｄの形成材料としては、例えば、第１層間絶縁膜１１ｃと同様なシリコン系酸化膜が挙げられる。本実施形態では、第２層間絶縁膜１１ｄに酸化シリコンを採用している。第２層間絶縁膜１１ｄの膜厚は、特に限定されないが、例えば約３００ｎｍである。
【００７６】
第２層間絶縁膜１１ｄには、コンタクトホール４１，４３，４５などが設けられている。コンタクトホール４３は、第２層間絶縁膜１１ｄおよび第１層間絶縁膜１１ｃを貫通して、ゲート電極３０ｇに電気的に接続されている。コンタクトホール４５は、下地絶縁膜１１ａから第２層間絶縁膜１１ｄまでを貫通して、導電遮光層５に電気的に接続されている。コンタクトホール４１は、ゲート絶縁膜１１ｂから第２層間絶縁膜１１ｄまでを貫通して、半導体層３０ａの高濃度ソース領域３０ｓに電気的に接続されている。また、図５においては図示されないが、半導体層３０ａの高濃度ドレイン領域３０ｄには、後述する蓄積容量３６の容量中間電極３６ｂと電気的に接続されるコンタクトホールが設けられている。なお、上述したコンタクトホール４１，４３，４５などは、例えば、層間絶縁膜をドライエッチングして貫通孔を設けた後に、上層で電気的に接続される導電膜（配線）と一緒に、該貫通孔を埋めるようにして形成される。
【００７７】
第４層上の第５層には、走査線３ａおよび中継層４６が設けられている。走査線３ａには、上述したコンタクトホール４３，４５が電気的に接続されている。そのため、走査線３ａは、ゲート電極３０ｇおよび導電遮光層５と電気的に接続される。中継層４６は、島状に形成され、コンタクトホール４１と電気的に接続されている。そのため、中継層４６は、半導体層３０ａの高濃度ソース領域３０ｓと電気的に接続される。
【００７８】
走査線３ａおよび中継層４６の形成材料としては、導電性を有する低抵抗配線材料であれば特に限定されないが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属やその金属化合物が挙げられる。本実施形態では、走査線３ａおよび中継層４６は、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の４層構造である。走査線３ａおよび中継層４６の膜厚は、特に限定されないが、例えば約２５０ｎｍである。
【００７９】
走査線３ａおよび中継層４６を被覆して第３層間絶縁膜１１ｅが設けられている。第３層間絶縁膜１１ｅの形成材料としては、例えば、第１層間絶縁膜１１ｃと同様なシリコン系酸化膜が挙げられる。本実施形態では、第３層間絶縁膜１１ｅに酸化シリコンを採用している。第３層間絶縁膜１１ｅでは、成膜後の表面に、下層の配線構造によって凹凸が生じやすい。そのため、例えば、ＣＭＰ処理などの平坦化処理を施す。平坦化処理後の第３層間絶縁膜１１ｅの膜厚は、特に限定されないが、例えば約３００ｎｍである。
【００８０】
第３層間絶縁膜１１ｅには、コンタクトホール５１が設けられている。コンタクトホール５１は、第２層間絶縁膜１１ｄおよび第３層間絶縁膜１１ｅを貫通して、遮光膜８に電気的に接続されている。コンタクトホール５１は、第２層間絶縁膜１１ｄおよび第３層間絶縁膜１１ｅをドライエッチングして貫通孔を設けた後に、上層で電気的に接続される容量下部電極３６ａと一緒に、該貫通孔を埋めるようにして形成される。
【００８１】
第５層上の第６層には、蓄積容量３６が設けられている。蓄積容量３６では、下層の基板１０ｓ側から上層（Ｚ方向）に向かって順に、容量下部電極３６ａ、誘電体層３７ａ、容量中間電極３６ｂ、誘電体層３７ｂ、容量上部電極３６ｃが積層されている。蓄積容量３６は、容量下部電極３６ａ、誘電体層３７ａ、容量中間電極３６ｂから成る第１の蓄積容量と、容量中間電極３６ｂ、誘電体層３７ｂ、容量上部電極３６ｃから成る第２の蓄積容量とを備えている。
【００８２】
蓄積容量３６は、画素電極１５における電位保持特性を向上させる機能を有している。詳しくは後述するが、蓄積容量３６は、平面視で非開口領域（図４参照）に収まるように設けられている。
【００８３】
容量下部電極３６ａは、第３層間絶縁膜１１ｅ上に、例えば、窒化チタンなどの導電膜を成膜した後に、該導電膜をパターニングすることによって容量下部電極３６ａが形成される。容量下部電極３６ａは、コンタクトホール５１と電気的に接続されている。そのため、容量下部電極３６ａと遮光膜８とは、コンタクトホール５１を介して電気的に接続される。容量下部電極３６ａの膜厚は、特に限定されないが、例えば５０ｎｍである。
【００８４】
容量下部電極３６ａ上には、容量下部電極３６ａを被覆して誘電体層３７ａが設けられている。誘電体層３７ａは、誘電率が異なる誘電体材料を用いて形成された複数の層から成る。誘電体材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化シリコン、窒化シリコン、酸化タンタルなどが挙げられ、これらが組み合わされて用いられる。誘電率が異なる複数の層を組み合わせることにより、単層と比べてより大きな電気容量を確保することができる。
【００８５】
本実施形態の誘電体層３７ａには、高い誘電率を有する酸化ハフニウムと、耐圧性に優れる酸化アルミニウムとを、この順番に積層した多層膜が採用されている。なお、詳しくは後述するが、容量下部電極３６ａの一部分は、上層の誘電体層３７ａ，３７ｂおよび容量中間電極３６ｂで被覆されずに、接続部を介して容量上部電極３６ｃと電気的に接続されている。さらに、容量上部電極３６ｃは、コンタクトホールを介して第８層の容量線７ｂと電気的に接続されている。
【００８６】
誘電体層３７ａ上には、誘電体層３７ａを被覆して容量中間電極３６ｂが設けられている。容量中間電極３６ｂは、容量下部電極３６ａと同様に、窒化チタンなどの導電膜を成膜した後に、該導電膜をパターニングすることによって形成される。上述したように、容量中間電極３６ｂは、コンタクトホール（図示せず）を介して、半導体層３０ａの高濃度ドレイン領域３０ｄと電気的に接続されている。容量中間電極３６ｂの膜厚は、特に限定されないが、例えば５０ｎｍである。
【００８７】
容量中間電極３６ｂ上には、容量中間電極３６ｂを被覆して誘電体層３７ｂが設けられている。誘電体層３７ｂには、誘電体層３７ａと同様な形成材料が採用可能である。本実施形態の誘電体層３７ｂでは、誘電体層３７ａと同様に、酸化ハフニウム層および酸化アルミニウム層の多層膜を採用している。なお、詳しくは後述するが、容量中間電極３６ｂの一部分は、上層の誘電体層３７ｂおよび容量上部電極３６ｃで被覆されずに、コンタクトホールを介して画素電極１５と電気的に接続されている。
【００８８】
誘電体層３７ｂ上には、誘電体層３７ｂを被覆して容量上部電極３６ｃが設けられている。容量上部電極３６ｃは、容量下部電極３６ａと同様に、窒化チタンなどの導電膜を成膜した後に、該導電膜をパターニングすることによって形成される。容量上部電極３６ｃの膜厚は、特に限定されないが、例えば１００ｎｍである。
【００８９】
蓄積容量３６を被覆して第４層間絶縁膜１２が設けられている。第４層間絶縁膜１２の形成材料としては、例えば、第１層間絶縁膜１１ｃと同様なシリコン系酸化膜が挙げられる。本実施形態では、第４層間絶縁膜１２に酸化シリコンを採用している。第４層間絶縁膜１２では、成膜後の表面に、下層の蓄積容量３６などによって凹凸が生じやすい。そのため、例えば、ＣＭＰ処理などの平坦化処理を施す。平坦化処理後の第４層間絶縁膜１２の膜厚は、特に限定されないが、例えば約４００ｎｍである。
【００９０】
第４層間絶縁膜１２には、コンタクトホール４６ｂが設けられている。コンタクトホール４６ｂは、第３層間絶縁膜１１ｅおよび第４層間絶縁膜１２を貫通して、中継層４６に電気的に接続されている。コンタクトホール４６ｂは、第３層間絶縁膜１１ｅおよび第４層間絶縁膜１２をドライエッチングして貫通孔を設けた後に、上層で電気的に接続されるデータ線６ａと一緒に、該貫通孔を埋めるようにして形成される。
【００９１】
第６層上の第７層には、データ線６ａが設けられている。データ線６ａは、上述したように、画素Ｐの非開口領域（図４参照）においてＹ方向に延在している。データ線６ａは、コンタクトホール４６ｂと電気的に接続されている。そのため、データ線６ａは、コンタクトホール４６ｂ、中継層４６、コンタクトホール４１を介して、半導体層３０ａの高濃度ソース領域３０ｓと電気的に接続される。
【００９２】
データ線６ａの形成材料としては、導電性を有する低抵抗配線材料であれば特に限定されないが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属やその金属化合物が挙げられる。本実施形態では、データ線６ａは、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の４層構造である。データ線６ａの膜厚は、特に限定されないが、例えば約３５０ｎｍである。
【００９３】
データ線６ａを被覆して第５層間絶縁膜１３が設けられている。第５層間絶縁膜１３の形成材料としては、例えば、第１層間絶縁膜１１ｃと同様なシリコン系酸化膜が挙げられる。本実施形態では、第５層間絶縁膜１３に酸化シリコンを採用している。第５層間絶縁膜１３では、成膜後の表面に下層の配線などによって凹凸が生じやすい。そのため、例えば、ＣＭＰ処理などの平坦化処理を施す。平坦化処理後の第５層間絶縁膜１３の膜厚は、特に限定されないが、例えば約４００ｎｍである。
【００９４】
第７層上の第８層には、容量線７ｂが設けられている。容量線７ｂは、平面視で、Ｙ方向に延在するデータ線６ａとＸ方向に延在する走査線３ａと、に重なるように設けられている。容量線７ｂは、図示を省略するが、対向基板２０の上下導通部１０６と電気的に接続されている。そのため、容量線７ｂは、対向電極２１と電気的に接続されて共通電位が与えられる。これにより、容量線７ｂによって、データ線６ａや走査線３ａの電位の影響が画素電極１５に及ぶことが抑制される。
【００９５】
容量線７ｂの形成材料としては、データ線６ａと同様に、導電性を有する低抵抗配線材料であれば特に限定されないが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属やその金属化合物が挙げられる。本実施形態では、容量線７ｂは、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の４層構造である。容量線７ｂの膜厚は、特に限定されないが、例えば約２５０ｎｍである。
【００９６】
容量線７ｂを被覆して第６層間絶縁膜１４が設けられている。第６層間絶縁膜１４の形成材料としては、例えば、第１層間絶縁膜１１ｃと同様なシリコン系酸化膜が挙げられる。本実施形態では、第６層間絶縁膜１４に酸化シリコンを採用している。第６層間絶縁膜１４では、成膜後の表面に、下層の配線などによって凹凸が生じやすい。そのため、例えば、ＣＭＰ処理などの平坦化処理を施す。平坦化処理後の第６層間絶縁膜１４の膜厚は、特に限定されないが、例えば約３００ｎｍである。
【００９７】
第８層上の第９層には、画素電極１５が設けられている。画素電極１５は、例えばＩＴＯやＩＺＯなどの透明導電膜を成膜した後、パターニングすることによって形成される。本実施形態では、画素電極１５にＩＴＯを採用している。画素電極１５は、後述するコンタクトホールなどを介して容量中間電極３６ｂと電気的に接続されている。画素電極１５の膜厚は、特に限定されないが、例えば約１４５ｎｍである。
【００９８】
なお、画素電極１５を被覆して配向膜１８が設けられている。素子基板１０の配向膜１８および対向基板２０の配向膜２２（図２参照）は、酸化シリコンなどの無機材料を、所定の方向（例えば斜方向）から蒸着して柱状に成長させたカラムの集合体から成る。
【００９９】
液晶層５０（図２参照）に含まれる液晶分子は、配向膜１８，２２に対して負の誘電異方性を有している。そのため、上記液晶分子は、配向膜面の法線方向に対してカラムの傾斜方向に３°から５°のプレチルト角度θｐを有して略垂直配向（ＶＡ：Vertical Alignment）する。画素電極１５と対向電極２１（図２参照）との間に、交流電圧（駆動信号、交流信号）を印加して液晶層５０を駆動することによって、液晶分子が画素電極１５と対向電極２１との間に生ずる電界方向に傾くように挙動（振動）する。本実施形態では、負の誘電異方性を有する液晶として、Ｔｎｉ（ネマティック−等方相転移温度）が１１０℃のネマティック液晶を用いている。
【０１００】
＜素子基板の遮光構造＞
次に、素子基板１０の遮光構造について、図６から図１４を参照して説明する。図６から図１２は、素子基板の各層における要部の配置を示す概略平面図である。図１３は、図４のＣ−Ｃ’線に沿った素子基板の構造を示す模式断面図である。図１４は、図４のＢ−Ｂ’線に沿った素子基板の構造を示す模式断面図である。Ｃ−Ｃ’線は、導電遮光層５、半導体層３０ａ、開口部８ａ、遮光膜８、ゲート電極３０ｇ、コンタクトホール４３，４７などを横断する線分である。Ｂ−Ｂ’線は、導電遮光層５、半導体層３０ａ、コンタクトホール４５，５１、遮光膜８、走査線３ａなどを横断する線分である。
【０１０１】
なお、図６から図１２では、Ｘ方向に沿って隣り合う画素Ｐの間の非開口領域を拡大して平面視で示すと共に、下地絶縁膜１１ａ、ゲート絶縁膜１１ｂ、第１から第６までの層間絶縁膜などの図示を省略している。また、図１３および図１４では、各構成要素の断面的な位置関係が明示可能な尺度で表されると共に、配向膜１８の図示が省略されている。
【０１０２】
図６は、導電遮光層５（第１層）および半導体層３０ａ（第２層）について、上方から見た状態を示している。また、半導体層３０ａのチャネル領域３０ｃとＺ方向において対向するゲート電極３０ｇ（第３層）を、破線で示している。
【０１０３】
図６に示すように、Ｙ方向に沿って導電遮光層５と半導体層３０ａとが重ねられて配置されている。導電遮光層５と半導体層３０ａとは共にＹ方向に細長く、導電遮光層５は、半導体層３０ａよりも幅が大きい。導電遮光層５には、一対のコンタクトホール４５が接続されている。一対のコンタクトホール４５は、半導体層３０ａの、高濃度ドレイン領域３０ｄの一部、低濃度ドレイン領域３０ｅ、チャネル領域３０ｃの一部をＸ方向において挟んでいる。導電遮光層５は、一対のコンタクトホール４５を配置するために、高濃度ドレイン領域３０ｄからチャネル領域３０ｃにかけて、Ｘ方向の幅がさらに大きく設けられている。
【０１０４】
一対のコンタクトホール４５は、ＸＹ平面における断面形状が細長い矩形である。図１３および図１４に示すように、一対のコンタクトホール４５は、導電遮光層５と第５層の走査線３ａとを電気的に接続している。また、一対のコンタクトホール４５は、高濃度ドレイン領域３０ｄの一部、低濃度ドレイン領域３０ｅ、チャネル領域３０ｃの一部を挟んで、上方へ壁状に延在している。そのため、一対のコンタクトホール４５によって、主にＺ方向と交差する方向から半導体層３０ａに入射する光を低減（遮光）することができる。
【０１０５】
図６に戻り、半導体層３０ａのＹ方向の両端には、コンタクトホール４１，４２がそれぞれ接続されている。そのため、半導体層３０ａのＹ方向の両端におけるＸ方向の幅は、高濃度ドレイン領域３０ｄから高濃度ソース領域３０ｓまでの間におけるＸ方向の幅よりも大きく形成されている。ここで、図６には図示されないが、導電遮光層５は、コンタクトホール４１，４２が接続された、半導体層３０ａのＹ方向両端の下方にも設けられている。換言すれば、半導体層３０ａと平面視で重なる領域には、下層に導電遮光層５が配置されている。これにより、半導体層３０ａに対して、主に下方から入射する光を遮光することができる。
【０１０６】
また、図６に破線で示したように、チャネル領域３０ｃとＺ方向に対向して、第３層にゲート電極３０ｇが設けられている。Ｙ方向において、ゲート電極３０ｇと半導体層３０ａのチャネル領域３０ｃとは重なっている。
【０１０７】
図７は、導電遮光層５（第１層）から遮光膜８（第４層）までについて、上方から見た状態を示している。つまり、図７では、図６に、ゲート電極３０ｇ、コンタクトホール４３、遮光膜８が追加されている。なお、図７では、遮光膜８の下層の、低濃度ドレイン領域３０ｅを点線で、チャネル領域３０ｃを一点破線で、低濃度ソース領域３０ｆを破線で、それぞれ透過させて表示している。
【０１０８】
遮光膜８は、本発明の遮光構造の一例である。図７に示すように、遮光膜８は、Ｙ方向に細長い形状を有し、平面視で半導体層３０ａの殆どの領域と重なるように設けられている。詳しくは、遮光膜８は、低濃度ドレイン領域３０ｅとチャネル領域３０ｃ（ゲート電極３０ｇ）との境界、および低濃度ドレイン領域３０ｅ、低濃度ソース領域３０ｆとチャネル領域３０ｃとの境界、および低濃度ソース領域３０ｆなどの上方を覆っている。特に、遮光膜８は、低濃度ドレイン領域３０ｅとゲート電極３０ｇとの境界部の少なくとも一部と重なっている。遮光膜８は、Ｘ方向における幅が半導体層３０ａの幅よりも大きく、上方から半導体層３０ａへ入射する光を遮光することができる。
【０１０９】
遮光膜８には、Ｙ方向の中程の、ゲート電極３０ｇと重なる位置に略矩形の開口部８ａが設けられている。開口部８ａは、平面視でチャネル領域３０ｃと重なっている。開口部８ａには、ゲート電極３０ｇと走査線３ａとを電気的に接続するゲートコンタクトとしてのコンタクトホール４３が設けられている。すなわち、図１３に示すように、ゲート電極３０ｇは、開口部８ａを通るコンタクトホール４３を介して、走査線３ａと電気的に接続されている。
【０１１０】
図７に戻り、開口部８ａは、平面視で遮光膜８に囲まれている。換言すれば、開口部８ａのＸ方向の両側にも、遮光膜８が設けられている。そのため、コンタクトホール４３のＸ方向の両側から半導体層３０ａに入射する光を遮光することができる。ここで、開口部８ａの平面視での形状は、略矩形に限定されない。開口部８ａの平面視での形状は、円、楕円、多角形などであってもよい。
【０１１１】
図８は、導電遮光層５（第１層）から走査線３ａ（第５層）までについて、上方から見た状態を示している。つまり、図８では、図７に、走査線３ａ、中継層４６、コンタクトホール５１が追加されている。なお、図８では、走査線３ａの下層の、コンタクトホール４３，４５を破線で、それぞれ透過させて表示している。
【０１１２】
図８に示すように、遮光膜８の高濃度ドレイン領域３０ｄの側には、コンタクトホール５１が接続されている。走査線３ａは、Ｘ方向に沿って延在すると共に、一対のコンタクトホール４５と接続するための一対の突出部を有している。一対の突出部は、正のＹ方向に突出し、Ｘ方向においてコンタクトホール５１を挟んで対向している。さらに、走査線３ａは、チャネル領域３０ｃ（図７参照）と重なるように、負のＹ方向に一部が突出して設けられている。なお、上述したように、中継層４６にはコンタクトホール４１が電気的に接続されている。
【０１１３】
図１３、図１４に示すように、コンタクトホール４３を介して、ゲート電極３０ｇと走査線３ａとが電気的に接続されている。また、一対のコンタクトホール４５を介して、導電遮光層５と走査線３ａとが電気的に接続されている。さらに、図１４に示すように、上記一対の突出部の間を通るコンタクトホール５１を介して、遮光膜８と第６層の容量下部電極３６ａとが電気的に接続されている。
【０１１４】
図９は、導電遮光層５（第１層）から容量下部電極３６ａ（第６層）までについて、上方から見た状態を示している。つまり、図９では、図８に、容量下部電極３６ａ、接続部５２、コンタクトホール４６ｂが追加されている。なお、図９では、容量下部電極３６ａの下層の、コンタクトホール５１を破線で透過させて表示している。
【０１１５】
図９に示すように、容量下部電極３６ａは、Ｘ方向に沿って延在すると共に、半導体層３０ａ（導電遮光層５）に対して、コンタクトホール４２、中継層４６が設けられた領域以外と重なっている。容量下部電極３６ａには、Ｘ方向に延在する片側（半導体層３０ａと重なる領域の負のＸ方向側）端に、接続部５２が設けられている。中継層４６には、コンタクトホール４６ｂが接続されている。
【０１１６】
図１０は、導電遮光層５（第１層）から容量中間電極３６ｂ（第６層）までについて、上方から見た状態を示している。つまり、図１０では、図９に、容量中間電極３６ｂ、コンタクトホール４８ａが追加されている。なお、図１０では、容量中間電極３６ｂの下層の、コンタクトホール４２を破線で透過させて表示している。
【０１１７】
図１０に示すように、容量中間電極３６ｂは、Ｘ方向に沿って接続部５２の反対側（正のＸ方向側）に延在している。また、容量中間電極３６ｂは、Ｙ方向にも沿って延在し、半導体層３０ａに対して、平面視でコンタクトホール４１が設けられた領域以外と重なっている。そのため、コンタクトホール４２と容量中間電極３６ｂとは接続されている。すなわち、容量中間電極３６ｂは、コンタクトホール４２を介して、半導体層３０ａの高濃度ドレイン領域３０ｄ（図９参照）と電気的に接続されている。また、容量中間電極３６ｂには、正のＸ方向に延在する領域と、正のＹ方向に延在する領域とが交差する位置に、コンタクトホール４８ａが接続されている。
【０１１８】
図１１は、導電遮光層５（第１層）から容量上部電極３６ｃ（第６層）までについて、上方から見た状態を示している。つまり、図１１では、図１０に、容量上部電極３６ｃが追加されている。なお、図１１では、容量上部電極３６ｃの下層の、接続部５２を破線で透過させて表示している。
【０１１９】
図１１に示すように、容量上部電極３６ｃは、容量中間電極３６ｂに対して、平面視でコンタクトホール４８ａが形成された領域に切欠きが設けられ、該切欠き以外の領域において重なっている。これに加えて、容量上部電極３６ｃは、容量下部電極３６ａの接続部５２が形成された領域とも重なり、接続部５２と接続されている。そのため、図１３に示すように、接続部５２を介して、容量下部電極３６ａと容量上部電極３６ｃとが電気的に接続される。また、接続部５２と容量中間電極３６ｂとの間には、接続部５２と容量中間電極３６ｂとの接触を防ぐために、誘電体部５３が設けられている。誘電体部５３は、誘電体層３７ａ，３７ｂ（図５参照）と同様な形成材料で形成される。
【０１２０】
図１２は、図１１に対して、コンタクトホール４７を追加し、第８層の容量線７ｂを破線で、第９層の画素電極１５を２点破線で示している。図１２に示したように、容量上部電極３６ｃには、平面視で接続部５２（図１１参照）と重なる位置に、コンタクトホール４７が接続されている。素子基板１０では、上述した構成によって、隣り合う画素Ｐの間の非開口領域が形成されている。容量線７ｂは、非開口領域（図４参照）と重なるようにＸ方向およびＹ方向に延在して、画素Ｐを囲んで格子状に設けられている。なお、図示しないが、データ線６ａはＹ方向に、走査線３ａはＸ方向に、それぞれ延在して容量線７ｂと重なっている。
【０１２１】
図１３に示すように、コンタクトホール４７を介して、容量上部電極３６ｃと容量線７ｂ（第８層）とが電気的に接続されている。上述したように、容量線７ｂには共通電位が与えられるため、容量線７ｂと電気的に接続される、容量上部電極３６ｃ、容量下部電極３６ａ、遮光膜８にも共通電位が与えられる。そのため、走査線３ａと半導体層３０ａとの間に、共通電位が与えられた遮光膜８が介在することになる。換言すれば、遮光膜８は、ゲート電極３０ｇ、半導体層３０ａの高濃度ソース領域３０ｓおよび高濃度ドレイン領域３０ｄのいずれとも異なる電位である共通電位が与えられる。なお、遮光膜８に与えられる電位は共通電位に限定されず、例えば、接地配線と同じ電位であってもよい。
【０１２２】
このような遮光構造によって、半導体層３０ａに対して、従来よりも遮光膜８を近づけて配置しても、オフリーク電流が増大しにくくなる。また、遮光膜８を設けない場合と比べて、走査線３ａと半導体層３０ａとのＺ方向の距離が離れる。そのため、半導体層３０ａに対する走査線３ａの電位の影響を、さらに低減することができる。なお、コンタクトホール４７には、例えば、第７層に中継層を設けてもよい。
【０１２３】
図１４に示すように、第４層間絶縁膜１２、第５層間絶縁膜１３、第６層間絶縁膜１４を貫通して、コンタクトホール４８ａ，４８ｂ，４８ｃが形成されている。コンタクトホール４８ａ，４８ｂ，４８ｃは、第７層の中継層４９ａおよび第８層の中継層４９ｂを介して、容量中間電極３６ｂと画素電極１５とを電気的に接続している。中継層４９ａ，４９ｂには、データ線６ａおよび容量線７ｂと同様な形成材料が採用される。
【０１２４】
以上に述べたように、本実施形態に係る液晶装置１００によれば、以下の効果を得ることができる。
【０１２５】
ＴＦＴ３０におけるオフリーク電流が低減された遮光構造を実現することができる。詳しくは、遮光膜８は、低濃度ドレイン領域３０ｅを含む半導体層３０ａと重なっていることから、半導体層３０ａに対する遮光性が確保されて、上方や斜め方向（Ｚ方向と交差する方向）から半導体層３０ａに入射する光が遮光される。また、遮光膜８は、導電性を有し、ゲート電極３０ｇとゲート配線としての走査線３ａとの間の第４層に設けられ、固定電位（共通電位）配線である容量線７ｂと電気的に接続されている。そのため、半導体層３０ａに対して、走査線３ａが有するゲート電位の影響を低減することができる。
【０１２６】
さらに、遮光膜８には共通電位が与えられることから、遮光膜８を半導体層３０ａに近付けて設けることが可能になる。そのため、ＴＦＴ３０に対する遮光膜８の遮光性がさらに向上して、半導体層３０ａに入射する迷光が低減される。以上により、従来と比べて、ＴＦＴ３０に対する遮光性が向上し、ＴＦＴ３０のオフリーク電流が低減された電気光学装置としての液晶装置１００を提供することができる。
【０１２７】
遮光膜８は、平面視で低濃度ドレイン領域３０ｅとゲート電極３０ｇとの境界部と重なっていることから、ＴＦＴ３０におけるオフリーク電流が発生しにくい遮光構造を形成することができる。
【０１２８】
ゲートコンタクトとしてのコンタクトホール４３によって、走査線３ａが半導体層３０ａから離間して設けられる。そのため、チャネル領域３０ｃ以外の半導体層３０ａに対して、ゲート電位の影響をさらに低減することができる。また、開口部８ａは、平面視で、遮光膜８に周囲を囲まれていることから、半導体層３０ａに入射する迷光に対する遮光性をさらに向上させることができる。
【０１２９】
（実施形態２）
＜素子基板の遮光構造＞
本実施形態に係る電気光学装置としての液晶装置における、素子基板の遮光構造について説明する。本実施形態の液晶装置は、実施形態１の液晶装置１００における素子基板１０の遮光構造を異ならせたものであり、液晶装置１００と同様な表示領域Ｅ（非開口領域および開口領域）を備えている。そのため、本実施形態の液晶装置の説明においても、図４に示した線分Ａ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’に沿った断面図を用いることとする。
【０１３０】
以降、図１５から図２０を参照して説明する。図１５は、実施形態２に係る、図４のＡ−Ａ’線に沿った素子基板の構造を示す模式断面図である。図１６から図１８は、素子基板の各層における要部の配置を示す概略平面図である。図１９は、図４のＣ−Ｃ’線に沿った素子基板の構造を示す模式断面図である。図２０は、図４のＢ−Ｂ’線に沿った素子基板の構造を示す模式断面図である。
【０１３１】
ここで、図１６から図１８では、Ｘ方向に沿って隣り合う画素Ｐの間の非開口領域を拡大して平面視で示すと共に、下地絶縁膜１１ａ、ゲート絶縁膜１１ｂ、第１から第６までの層間絶縁膜の図示を省略している。また、図１５、図１９、図２０では、各構成要素の断面的な位置関係が明示可能な尺度で表されると共に、配向膜１８の図示が省略されている。なお、実施形態１と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。
【０１３２】
まず、本実施形態の液晶装置を構成する素子基板１１０の概略構成について説明する。図１５に示すように、素子基板１１０は、半導体層１３０ａおよびゲート電極１３０ｇを含むトランジスターとしてのＴＦＴ１３０、ゲート配線、遮光膜１０８、容量線７ｂに加えて固定電位配線としての配線１０９を有している。遮光膜１０８、配線１０９は、固定電位（共通電位）の容量線７ｂと電気的に接続されている。素子基板１１０の基板１０ｓ上には、複数の層として、第１層から第９層が積層されている。
【０１３３】
ゲート配線は、第１ゲート配線としての導電遮光層１０５と、導電遮光層１０５よりも上層に設けられた第２ゲート配線としての走査線１０３ａと、を有している。導電遮光層１０５および走査線１０３ａは、ゲート電極１３０ｇに電気的に接続されている。導電遮光層１０５（第１層）と走査線１０３ａ（第５）との間の層に、ＴＦＴ１３０（第３層）と遮光膜１０８（第４層）とが設けられている。
【０１３４】
素子基板１１０は、実施形態１の素子基板１０に対して、第１層から第４層までの構造が異なり、第５層から第９層までの構造は同様である。
【０１３５】
素子基板１１０の基板１０ｓ上の第１層には、導電遮光層１０５と配線１０９とが設けられている。導電遮光層１０５には、上記実施形態の導電遮光層５と同様な形成材料が採用可能である。導電遮光層１０５は、走査線１０３ａと電気的に接続されている。本実施形態では、導電遮光層１０５は、タングステンシリサイドを用いてフォトリソグラフィー法によってパターニング形成される。
【０１３６】
配線１０９は、後述する遮光膜１０８と併せて、本発明の遮光膜を含む遮光構造の一例である。配線１０９を有する点、および後述する遮光膜１０８が開口部を有しない点などが、実施形態１とは異なっている。本実施形態では、固定電位配線として、ＴＦＴ１３０が設けられた層に対して、下層に配線１０９が、上層に容量線７ｂが、それぞれ設けられている。配線１０９はコンタクトホール１４４を介して、遮光膜１０８と電気的に接続されている。遮光膜１０８には、後述するコンタクトホール５１、容量下部電極３６ａなどを介して、共通電位（固定電位）が与えられる。すなわち、配線１０９は、共通電位が与えられ、トランジスターとしてのＴＦＴ１３０が設けられた層よりも下層（第１層）に設けられている。
【０１３７】
配線１０９には、導電遮光層１０５と同様な形成材料が採用可能であり、フォトリソグラフィー法によってパターニング形成される。本実施形態では、配線１０９にはタングステンシリサイドを用いている。導電遮光層１０５および配線１０９の厚さは、特に限定されないが、例えば約１５０ｎｍである。
【０１３８】
導電遮光層１０５および配線１０９と第２層との間には、下地絶縁膜１１ａが設けられている。下地絶縁膜１１ａは、実施形態１と同様な構成である。
【０１３９】
第１層上の第２層および第３層には、ＴＦＴ１３０が形成されている。ＴＦＴ１３０は、第２層に設けられた半導体層１３０ａと、第３層に設けられたゲート電極１３０ｇと、を有している。ＴＦＴ１３０の半導体層１３０ａには、ＬＤＤ（Lightly Doped Drain）構造が形成されている。
【０１４０】
半導体層１３０ａは、第２層においてＹ方向に延在するように設けられている。半導体層１３０ａは、実施形態１の半導体層３０ａと同様な構成である。
【０１４１】
半導体層１３０ａを被覆してゲート絶縁膜１１ｂが設けられている。ゲート絶縁膜１１ｂは、実施形態１と同様な構成である。
【０１４２】
ゲート電極１３０ｇは、チャネル領域１３０ｃとＺ方向に対向して、第３層に設けられている。ゲート電極１３０ｇには、実施形態１のゲート電極３０ｇと同様な形成材料が採用可能である。本実施形態においても、ゲート電極１３０ｇは、導電性のポリシリコン膜とタングステンシリサイド膜との２層構造である。ゲート電極１３０ｇの膜厚は、特に限定されないが、例えば約１５０ｎｍである。
【０１４３】
ゲート電極１３０ｇの上方には、ゲート電極１３０ｇを被覆して第１層間絶縁膜１１ｃが設けられている。第１層間絶縁膜１１ｃは、実施形態１と同様な構成である。
【０１４４】
第１層間絶縁膜１１ｃには、コンタクトホール１４４が設けられている。コンタクトホール１４４は、下地絶縁膜１１ａから第１層間絶縁膜１１ｃまでを貫通して、配線１０９に電気的に接続されている。コンタクトホール１４４は、例えば、下地絶縁膜１１ａから第１層間絶縁膜１１ｃまでをドライエッチングして貫通孔を設けた後に、上層で電気的に接続される遮光膜１０８と一緒に、該貫通孔を埋めるように形成される。
【０１４５】
第３層上の第４層には、遮光膜１０８が設けられている。遮光膜１０８は、平面視で半導体層１３０ａに対して、高濃度ドレイン領域１３０ｄ、低濃度ドレイン領域１３０ｅ、チャネル領域１３０ｃ、低濃度ソース領域１３０ｆを含む、半導体層１３０ａの殆どの領域と重なるように形成されている。そのため、遮光膜１０８によって、上方から半導体層１３０ａに入射する光を遮光する遮光性が確保される。また、遮光膜１０８は、実施形態１の遮光膜８の開口部８ａのような開口部を有していない。ゲート電極１３０ｇと走査線１０３ａとを電気的に接続するコンタクトホールについては、後述する。
【０１４６】
遮光膜１０８は、第６層の蓄積容量３６の容量下部電極３６ａと、コンタクトホール５１を介して電気的に接続されている。したがって、遮光膜１０８には、容量下部電極３６ａを介して固定電位が与えられる。これにより、第５層に設けられた走査線１０３ａが有するゲート電位の影響を低減することができる。また、遮光膜１０８によれば、ゲート電位を有する配線を遮光膜として用いる場合に比べて、半導体層１３０ａに近付けて配置しても、ＴＦＴ１３０におけるオフリーク電流を低減することができる。
【０１４７】
遮光膜１０８には、実施形態１の遮光膜８と同様な形成材料が採用可能である。本実施形態においても、遮光膜１０８に窒化チタン（ＴｉＮ）を採用している。遮光膜１０８の膜厚は、特に限定されないが、例えば約１００ｎｍである。
【０１４８】
遮光膜１０８を被覆して第２層間絶縁膜１１ｄが設けられている。第２層間絶縁膜１１ｄは、実施形態１と同様な構成である。
【０１４９】
第２層間絶縁膜１１ｄには、コンタクトホール１４１が設けられている。コンタクトホール１４１は、ゲート絶縁膜１１ｂから第２層間絶縁膜１１ｄまでを貫通して、半導体層１３０ａの高濃度ソース領域１３０ｓに電気的に接続されている。また、図１５においては図示されないが、半導体層１３０ａの高濃度ドレイン領域１３０ｄには、蓄積容量３６の容量中間電極３６ｂと電気的に接続されるコンタクトホール１４２（図１６参照）が設けられている。なお、コンタクトホール１４２は、例えば、ゲート絶縁膜１１ｂから第２層間絶縁膜１１ｄまでをドライエッチングして貫通孔を設けた後に、上層で電気的に接続される中継層４６と一緒に、該貫通孔を埋めるように形成される。
【０１５０】
以上が素子基板１１０における第１層から第４層までの構成である。素子基板１１０の第５層から第９層までは、実施形態１の素子基板１０と同様な構成である。
【０１５１】
次に、素子基板１１０の遮光構造について説明する。図１６は、導電遮光層１０５（第１層）および半導体層１３０ａ（第２層）について、上方から見た状態を示している。また、半導体層１３０ａのチャネル領域１３０ｃとＺ方向において対向するゲート電極１３０ｇ（第３層）を、破線で示している。
【０１５２】
図１６に示すように、Ｙ方向に沿って配置された半導体層１３０ａの下層に、配線１０９と導電遮光層１０５とが重ねられて配置されている。細長い半導体層１３０ａに対して、高濃度ドレイン領域１３０ｄ側に配線１０９が、高濃度ソース領域１３０ｓ側に導電遮光層１０５が、Ｙ方向に沿って並んでいる。配線１０９および導電遮光層１０５は略矩形であり、配線１０９および導電遮光層１０５のＹ方向の幅は、半導体層１３０ａの幅よりも大きく形成されている。
【０１５３】
配線１０９には、半導体層１３０ａの高濃度ドレイン領域１３０ｄおよび低濃度ドレイン領域１３０ｅを挟んで対向する、一対のコンタクトホール１４４が接続されている。配線１０９は、一対のコンタクトホール１４４が接続されるため、Ｘ方向の幅が、導電遮光層１０５の幅よりもさらに大きい。
【０１５４】
導電遮光層１０５は、チャネル領域１３０ｃの殆どの領域、低濃度ソース領域１３０ｆ、および高濃度ソース領域１３０ｓと重なっている。導電遮光層１０５には、正のＹ方向の端に負のＸ方向に突出した突出部１０５ａが設けられている。突出部１０５ａには、ゲートコンタクトとしてのコンタクトホール１４３が接続されている。導電遮光層１０５は、コンタクトホール１４３を介してゲート電極１３０ｇと電気的に接続されている。ゲート電極１３０ｇは、コンタクトホール１４３と接続するため、突出部１０５ａと対向する部位が突出した形状とされている。
【０１５５】
一対のコンタクトホール１４４は、ＸＹ平面における断面形状が細長い矩形である。図２０に示すように、一対のコンタクトホール１４４は、配線１０９と第４層の遮光膜１０８とを電気的に接続している。また、一対のコンタクトホール１４４は、低濃度ドレイン領域１３０ｅおよび高濃度ドレイン領域１３０ｄを挟んで両側に設けられ、上方へ壁状に延在している。そのため、コンタクトホール１４４によって、主にＺ方向と交差する方向から、高濃度ドレイン領域１３０ｄおよび低濃度ドレイン領域１３０ｅに入射する光を遮光することができる。
【０１５６】
図１６に戻り、半導体層１３０ａのＹ方向の両端には、コンタクトホール１４１，１４２がそれぞれ接続されている。そのため、半導体層１３０ａのＹ方向の両端におけるＸ方向の幅は、高濃度ドレイン領域１３０ｄから高濃度ソース領域１３０ｓまでの間におけるＸ方向の幅よりも大きく形成されている。ここで、図１６には図示されないが、配線１０９は、コンタクトホール１４２が接続された、高濃度ドレイン領域１３０ｄ（半導体層１３０ａ）の端の下方にも設けられている。また、導電遮光層１０５は、コンタクトホール１４１が接続された、高濃度ソース領域１３０ｓ（半導体層１３０ａ）の端の下方にも設けられている。これにより、半導体層１３０ａに対して、主に下方から入射する光を遮光することができる。なお、第１層の配線１０９と一対のコンタクトホール１４４とを省略し、導電遮光層１０５を配線１０９が設けられた領域まで拡大して設けてもよい。
【０１５７】
図１７は、第１層の導電遮光層１０５および配線１０９から遮光膜１０８（第４層）までについて、上方から見た状態を示している。つまり、図１７では、図１６に、ゲート電極１３０ｇ、コンタクトホール１４５、遮光膜１０８が追加されている。なお、図１７では、遮光膜１０８の下層の、低濃度ドレイン領域１３０ｅを点線で、チャネル領域１３０ｃを一点破線で、低濃度ソース領域１３０ｆを２点破線で、コンタクトホール１４４を破線で、それぞれ透過させて表示している。
【０１５８】
図１７に示すように、遮光膜１０８は、Ｙ方向に細長い形状を有している。遮光膜１０８は、平面視で、低濃度ドレイン領域１３０ｅ、低濃度ソース領域１３０ｆ、チャネル領域１３０ｃを含む半導体層１３０ａの殆どの領域と重なるように設けられている。遮光膜１０８の下層側には、一対のコンタクトホール１４４が電気的に接続されている。遮光膜１０８は、一対のコンタクトホール１４４と接続される領域のＸ方向の幅が、他の領域の幅より大きい。
【０１５９】
遮光膜１０８は、上述したように開口部を有せず、半導体層１３０ａの殆どの領域と重なっていることから、半導体層１３０ａへ素子基板１１０の上方から入射する光を、効率よく低減することができる。
【０１６０】
ゲート電極１３０ｇには、上述した突出部１０５ａとＺ方向（上下方向）に対向する位置に、ゲートコンタクトとしてのコンタクトホール１４５が接続されている。そのため、導電遮光層１０５の突出部１０５ａ、およびゲート電極１３０ｇの、コンタクトホール１４５が接続された領域は、平面視で遮光膜１０８とは重なっていない。ゲート電極１３０ｇにおいて、コンタクトホール１４５が接続された下層側には、コンタクトホール１４３（図１６参照）が接続されている。これにより、図１９に示すように、コンタクトホール１４３を介して、導電遮光層１０５とゲート電極１３０ｇとが、コンタクトホール１４５を介して、走査線１０３ａとゲート電極１３０ｇとが、それぞれ電気的に接続されている。
【０１６１】
図１８は、第１層の導電遮光層１０５および配線１０９から走査線１０３ａ（第５層）までについて、上方から見た状態を示している。つまり、図１８では、図１７に、走査線１０３ａ、中継層４６、コンタクトホール５１が追加されている。なお、図１８では、走査線１０３ａの下層の、コンタクトホール１４５を破線で透過させて表示している。
【０１６２】
図１８に示すように、遮光膜１０８の高濃度ドレイン領域１３０ｄの側には、コンタクトホール５１が接続されている。走査線１０３ａは、Ｘ方向に沿って延在すると共に、チャネル領域１３０ｃ（図１７参照）と重なるように、負のＹ方向に一部が突出して設けられている。なお、上述したように、中継層４６にはコンタクトホール１４１が電気的に接続されている。また、図２０に示すように、コンタクトホール５１を介して、遮光膜１０８と第６層の容量下部電極３６ａとが電気的に接続されている。上述したように、第５層から第９層までの構造は、実施形態１と同様である。
【０１６３】
以上に述べたように、本実施形態に係る液晶装置によれば、実施形態１の効果に加えて、以下の効果を得ることができる。
【０１６４】
遮光膜１０８は開口部を有せず、チャネル領域１３０ｃまで平面視で重なるため、半導体層１３０ａに入射する迷光が低減され、遮光性を向上させることができる。また、導電遮光層１０５および走査線１０３ａによって、半導体層１３０ａの下方および上方を遮光することが可能となり、半導体層１３０ａに対する遮光性がよりいっそう向上する。
【０１６５】
遮光膜１０８と配線１０９との間の一対のコンタクトホール１４４によって、半導体層１３０ａの側方を遮光することができる。また、配線１０９により、半導体層１３０ａの下方を遮光することが可能となり、半導体層１３０ａに対する遮光性がさらに向上する。また、一対のコンタクトホール１４４は、低濃度ドレイン領域１３０ｅを挟んで両側に設けられているため、低濃度ドレイン領域１３０ｅに対する遮光性がさらに向上する。
【０１６６】
半導体層１３０ａの、高濃度ドレイン領域１３０ｄおよび低濃度ドレイン領域１３０ｅの下層に固定電位が与えられる配線１０９が設けられる。そのため、配線１０９によって低濃度ドレイン領域１３０ｅの抵抗が下がりにくく、配線１０９を半導体層１３０ａに従来よりも近づけて配置することが可能となる。これにより、基材１０ｓ側（下方）から高濃度ドレイン領域１３０ｄおよび低濃度ドレイン領域１３０ｅへ入射する光に対して、遮光性がさらに向上する。すなわち、下方から半導体層１３０ａに入射する光によるＴＦＴ１３０のオフリーク電流の発生を、より確実に防止することができる。
【０１６７】
本実施形態の液晶装置によれば、実施形態２と同様な効果が得られる。また、配線１０９が省略されることから、第１層の構造を簡略化することができる。
【０１６８】
（実施形態３）
＜電子機器＞
本実施形態の電子機器としての投射型表示装置について、図２１を参照して説明する。図２１は、実施形態３に係る電子機器としての投射型表示装置の構成を示す概略図である。
【０１６９】
本実施形態の投射型表示装置１０００には、上記実施形態の電気光学装置としての液晶装置が搭載されている。
【０１７０】
図２１に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１７１】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源から成る光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１７２】
ダイクロイックミラー１１０４は、偏光照明装置１１００から出射された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１７３】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とから成る導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１７４】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【０１７５】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１７６】
液晶ライトバルブ１２１０は、上述した液晶装置１００（図１参照）が適用されたものである。液晶装置１００は、色光の入射側と出射側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１７７】
このような投射型表示装置１０００によれば、上記実施形態１の液晶装置１００が用いられているため、液晶装置１００において、半導体層に対する遮光性が向上すると共に、トランジスターのオフリーク電流が低減される。これにより、画素ムラなどの表示品質が向上した投射型表示装置１０００を提供することができる。なお、液晶ライトバルブ１２１０，１２２０，１２３０として、液晶装置１００に替えて、上述した実施形態２の液晶装置を採用しても同様な効果が得られる。
【０１７８】
なお、偏光照明装置１１００に用いられる光源は、超高圧水銀灯やハロゲンランプなどの白色光源に限定されず、青色光、緑色光、赤色光に対応した単色光が得られるＬＥＤ光源やレーザー光源を、色光が入射する液晶ライトバルブ１２１０，１２２０，１２３０のそれぞれに対応して配置する構成としてもよい。
【０１７９】
なお、液晶装置１００は、投射型表示装置１０００の他に、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、ヘッドアップディスプレイ、スマートフォン、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器などの各種電子機器に搭載されてもよい。
【０１８０】
（変形例１）
本変形例に係る電気光学装置としての液晶装置における素子基板では、画素電極と、画素電極に対応する共通電極と、を有し、固定電位配線には、共通電極に与えられる電位と異なる電位が与えられている。すなわち、本変形例の素子基板における固定電位配線は、共通電極と電気的に接続されず、共通電位以外の固定電位が与えられる。
【０１８１】
詳しくは、実施形態２の素子基板１１０では、固定電位配線としての配線１０９へ、遮光膜１０８などを介して共通電位が与えられていた。これに対して、本変形例では、ＴＦＴより下層に設けられた固定電位配線は、共通電位が与えられた遮光膜とは電気的に接続されず、接地配線と電気的に接続されている。この点が実施形態２とは異なっている。また、遮光膜も、接地配線に対して電気的に接続されていてもよい。
【０１８２】
本変形例によれば、実施形態２における効果に加えて、半導体層（ＴＦＴ）に対する電位の影響をさらに低減することができる。
【０１８３】
（変形例２）
実施形態１における素子基板１０の構造は、上記に限定されない。例えば、実施形態１では、ＴＦＴ３０の半導体層３０ａをデータ線６ａの延在方向（Ｙ方向）に配置したが、走査線３ａの延在方向（Ｘ方向）に配置してもよい。
【０１８４】
（変形例３）
電気光学装置は、上記実施形態の液晶装置に限定されない。画素Ｐに有機エレクトロルミネッセンス（ＥＬ）素子などの発光素子を備えたアクティブ駆動型の電気光学装置にも適用が可能である。
【０１８５】
（変形例４）
本発明の電子機器（投射型表示装置）に用いられる電子光学装置としての液晶装置は、透過型であることに限定されず、反射型の液晶装置であってもよい。すなわち、反射型の液晶装置を用いた投射型表示装置であってもよい。
【０１８６】
以下に、実施形態から導き出される内容を記載する。
【０１８７】
電気光学装置は、基板上に複数の層が積層された電気光学装置であって、半導体層およびゲート電極を含むトランジスターと、ゲート電極に電気的に接続され、ゲート電極とは異なる層に設けられたゲート配線と、固定電位配線と、固定電位配線と電気的に接続された導電性の遮光膜と、を有し、遮光膜は、ゲート電極とゲート配線との間の層に設けられ、複数の層の積層方向からの平面視で、半導体層の低濃度ドレイン領域の少なくとも一部と重なっていることを特徴とする。
【０１８８】
この構成によれば、トランジスターにおけるオフリーク電流が低減された遮光構造を形成することができる。詳しくは、遮光膜は、低濃度ドレイン領域の少なくとも一部と重なっていることから、半導体層に対する遮光性が確保される。また、遮光膜は、導電性を有し、ゲート電極とゲート配線との間の層に設けられ、固定電位配線と電気的に接続されている。そのため、半導体層に対して、ゲート配線が有するゲート電位や他の信号線の電位の影響を低減することができる。
【０１８９】
さらに、遮光膜には固定電位が与えられるため、遮光膜を半導体層に近付けて設けることが可能になり、遮光膜の遮光性がさらに向上して半導体層に入射する迷光が低減される。以上により、従来と比べて、トランジスターの半導体層に対する遮光性が向上し、トランジスターのオフリーク電流が低減された電気光学装置を提供することができる。
【０１９０】
上記の電気光学装置において、平面視で、遮光膜は、低濃度ドレイン領域とゲート電極との境界部の少なくとも一部と重なっていることが好ましい。
【０１９１】
この構成によれば、遮光膜が低濃度ドレイン領域のゲート電極との境界部まで重なるため、トランジスターにおけるオフリーク電流が発生しにくい遮光構造を形成することができる。
【０１９２】
上記の電気光学装置において、平面視で、遮光膜は、ゲート電極と重なる位置に開口部を有し、開口部は、半導体層のチャネル領域と重なり、開口部には、ゲート電極とゲート配線とを電気的に接続するゲートコンタクトが設けられていることが好ましい。
【０１９３】
この構成によれば、ゲートコンタクトによってゲート配線が半導体層から離間して設けられる。そのため、チャネル領域以外の半導体層に対して、ゲート電位の影響をさらに低減することができる。
【０１９４】
上記の電気光学装置において、平面視で、開口部は、遮光膜に囲まれていることが好ましい。
【０１９５】
この構成によれば、半導体層に入射する迷光に対する遮光性をさらに向上させることができる。
【０１９６】
上記の電気光学装置において、遮光膜は、平面視で半導体層のチャネル領域と重なり、ゲート配線は、第１ゲート配線と、第１ゲート配線よりも上層に設けられた第２ゲート配線と、を有し、第１ゲート配線と第２ゲート配線とは、第１ゲート配線の突出部に設けられたゲートコンタクトを介してゲート電極と電気的に接続され、突出部は、平面視で遮光膜とは重ならず、第１ゲート配線と第２ゲート配線との間の層に、トランジスターと遮光膜とが設けられていることが好ましい。
【０１９７】
この構成によれば、遮光膜がチャネル領域まで重なるため、半導体層に入射する迷光が低減され、遮光性をさらに向上させることができる。また、第１ゲート配線または第２ゲート配線によって、半導体層の上方および下方を遮光することが可能となり、半導体層に対する遮光性がいっそう向上する。
【０１９８】
上記の電気光学装置において、固定電位配線は、トランジスターが設けられた層より下層と上層とに設けられ、遮光膜と固定電位配線とは、コンタクトホールを介して電気的に接続されていることが好ましい。
【０１９９】
この構成によれば、遮光膜と固定電位配線との間のコンタクトホールによって、半導体層の側方を遮光することができる。また、固定電位配線により、半導体層の下方および上層を遮光することが可能となり、半導体層に対する遮光性がいっそう向上する。
【０２００】
上記の電気光学装置において、平面視で、コンタクトホールは、低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。
【０２０１】
この構成によれば、低濃度ドレイン領域に対する遮光性がさらに向上する。
【０２０２】
上記の電気光学装置において、画素電極と、画素電極に対応する共通電極と、を有し、固定電位配線には、共通電極に与えられる電位と異なる電位が与えられることが好ましい。
【０２０３】
この構成によれば、半導体層に対する電位の影響をさらに低減することができる。
【０２０４】
上記の電気光学装置において、遮光膜には、ゲート電極、半導体層のソース領域およびドレイン領域のいずれとも異なる電位が与えられることが好ましい。
【０２０５】
この構成によれば、半導体層に対する電位の影響をさらに低減することができる。
【０２０６】
電子機器は、上記の電気光学装置を備えることを特徴とする。
【０２０７】
この構成によれば、半導体層に対する遮光性が向上すると共に、トランジスターにおけるオフリーク電流が低減された電気光学装置を備え、画素ムラなどの表示品質が向上した電子機器を提供することができる。
【符号の説明】
【０２０８】
３ａ…ゲート配線としての走査線、７ｂ…固定電位配線としての容量線、８，１０８…遮光膜、８ａ…開口部、１０，１１０…素子基板、１０ｓ，２０ｓ…基板、２１…対向電極、１５…画素電極、２０…対向基板、３０，１３０…トランジスターとしてのＴＦＴ、３０ａ，１３０ａ…半導体層、３０ｃ，１３０ｃ…チャネル領域、３０ｄ，１３０ｄ…高濃度ドレイン領域、３０ｅ，１３０ｅ…低濃度ドレイン領域、３０ｇ，１３０ｇ…ゲート電極、３０ｓ，１３０ｓ…高濃度ソース領域、４３…ゲートコンタクトとしてのコンタクトホール、１００…電気光学装置としての液晶装置、１０３ａ…第２ゲート配線としての走査線、１０５…第１ゲート配線としての導電遮光層、１０９…固定電位配線としての配線、１４４…コンタクトホール、１０００…電子機器としての投射型表示装置。
【図１】
2019191354.tif 000003
【図２】
2019191354.tif 000004
【図３】
2019191354.tif 000005
【図４】
2019191354.tif 000006
【図５】
2019191354.tif 000007
【図６】
2019191354.tif 000008
【図７】
2019191354.tif 000009
【図８】
2019191354.tif 000010
【図９】
2019191354.tif 000011
【図１０】
2019191354.tif 000012
【図１１】
2019191354.tif 000013
【図１２】
2019191354.tif 000014
【図１３】
2019191354.tif 000015
【図１４】
2019191354.tif 000016
【図１５】
2019191354.tif 000017
【図１６】
2019191354.tif 000018
【図１７】
2019191354.tif 000019
【図１８】
2019191354.tif 000020
【図１９】
2019191354.tif 000021
【図２０】
2019191354.tif 000022
【図２１】
2019191354.tif 000023
【手続補正書】
【提出日】令和1年6月4日(2019.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層およびゲート電極を含むトランジスターと、
前記ゲート電極に電気的に接続され、前記ゲート電極とは異なる層に設けられたゲート配線と、
固定電位配線と、
前記固定電位配線と電気的に接続された導電性の遮光膜と、を有し、
前記遮光膜は、前記ゲート電極と前記ゲート配線との間の層に設けられ、平面視で、前記半導体層の低濃度ドレイン領域の少なくとも一部と重なっていることを特徴とする電気光学装置。
【請求項２】
前記平面視で、前記遮光膜は、前記低濃度ドレイン領域と前記ゲート電極との境界部の少なくとも一部と重なっていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記平面視で、
前記遮光膜は、前記ゲート電極と重なる位置に開口部を有し、
前記開口部は、前記半導体層のチャネル領域と重なり、
前記開口部には、前記ゲート電極と前記ゲート配線とを電気的に接続するゲートコンタクトが設けられていることを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項４】
前記平面視で、前記開口部は、前記遮光膜に囲まれていることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記遮光膜は、前記平面視で前記半導体層のチャネル領域と重なり、
前記ゲート配線は、第１ゲート配線と、前記第１ゲート配線よりも上層に設けられた第２ゲート配線と、を有し、
前記第１ゲート配線と前記第２ゲート配線とは、前記第１ゲート配線の突出部に設けられたゲートコンタクトを介して前記ゲート電極と電気的に接続され、
前記突出部は、前記平面視で前記遮光膜とは重ならず、
前記第１ゲート配線と前記第２ゲート配線との間の層に、前記トランジスターと前記遮光膜とが設けられていることを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項６】
前記固定電位配線は、前記トランジスターが設けられた層より下層と上層とに設けられ、
前記遮光膜と前記固定電位配線とは、コンタクトホールを介して電気的に接続されていることを特徴とする請求項１から請求項５のいずれか１項に記載の電気光学装置。
【請求項７】
前記平面視で、前記コンタクトホールは、前記低濃度ドレイン領域を挟んで両側に設けられていることを特徴とする請求項６に記載の電気光学装置。
【請求項８】
画素電極と、前記画素電極に対応する共通電極と、を有し、
前記固定電位配線には、前記共通電極に与えられる電位と異なる電位が与えられることを特徴とする請求項６または請求項７に記載の電気光学装置。
【請求項９】
前記遮光膜には、前記ゲート電極、前記半導体層のソース領域およびドレイン領域のいずれとも異なる電位が与えられることを特徴とする請求項１から請求項８のいずれか１項に記載の電気光学装置。
【請求項１０】
請求項１から請求項９のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本願の電気光学装置は、半導体層およびゲート電極を含むトランジスターと、前記ゲート電極に電気的に接続され、前記ゲート電極とは異なる層に設けられたゲート配線と、固定電位配線と、前記固定電位配線と電気的に接続された導電性の遮光膜と、を有し、前記遮光膜は、前記ゲート電極と前記ゲート配線との間の層に設けられ、平面視で、前記半導体層の低濃度ドレイン領域の少なくとも一部と重なっていることを特徴とする。