(57)【要約】      （修正有）【課題】回路規模の増大を抑制することが可能な半導体装置及びそれを備えた半導体システムを提供する。【解決手段】半導体システムＳＹＳ１において、半導体装置１は、電源電圧端子と出力端子ＯＵＴ１との間に設けられたトランジスタＴＲ１と、基準電圧端子と出力端子ＯＵＴ１との間に設けられたトランジスタＴＲ２と、電源電圧端子と出力端子ＯＵＴ２との間に設けられたトランジスタＴＲ３と、基準電圧端子と出力端子ＯＵＴ２との間に設けられたトランジスタＴＲ４と、出力端子ＯＵＴ１、ＯＵＴ２間に直列に設けられたトランジスタＴＲ５，ＴＲ６と、トランジスタＴＲ５、ＴＲ６のそれぞれに並列に設けられたダイオードＤｉ５、Ｄｉ６と、トランジスタＴＲ１〜ＴＲ４のオンオフを制御するための制御信号Ｓ１〜Ｓ４に基づいて、トランジスタＴＲ５，ＴＲ６のオンオフを制御するための制御信号Ｓ５、Ｓ６を生成するゲート制御回路１１と、を備える。【選択図】図２
2019115183.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧端子と、負荷の一方に接続される第１出力端子と、の間に設けられ、第１制御信号に基づいてオンオフが制御される第１トランジスタと、
基準電圧端子と、前記第１出力端子と、の間に設けられ、第２制御信号に基づいてオンオフが制御される第２トランジスタと、
前記電源電圧端子と、前記負荷の他方に接続される第２出力端子と、の間に設けられ、第３制御信号に基づいてオンオフが制御される第３トランジスタと、
前記基準電圧端子と、前記第２出力端子と、の間に設けられ、第４制御信号に基づいてオンオフが制御される第４トランジスタと、
前記第１出力端子と前記第２出力端子との間に直列に設けられ、第５及び第６制御信号に基づいてそれぞれオンオフが制御される第５及び第６トランジスタと、
前記第５トランジスタに並列、かつ、前記第１出力端子から前記第２出力端子にかけて順方向に設けられた第１ダイオードと、
前記第６トランジスタに並列、かつ、前記第２出力端子から前記第１出力端子にかけて順方向に設けられた第２ダイオードと、
前記第１乃至前記第４制御信号に基づいて、前記第２及び前記第３トランジスタが何れもオフしている場合において前記第１及び前記第４トランジスタがそれぞれオンからオフに切り替わった場合に、前記第５トランジスタがオン、前記第６トランジスタがオフするように、かつ、前記第１及び前記第４トランジスタが何れもオフしている場合において前記第２及び前記第３トランジスタがそれぞれオンからオフに切り替わった場合に、前記第５トランジスタがオフ、前記第６トランジスタがオンするように、前記第５及び前記第６制御信号を生成するゲート制御回路と、
を備えた、半導体装置。
【請求項２】
前記第１〜前記第６トランジスタは、何れも、Ｎチャネル型の絶縁ゲート型バイポーラトランジスタである、
請求項１に記載の半導体装置。
【請求項３】
前記第５トランジスタは、エミッタが前記第１出力端子に接続されるように設けられ、
前記第６トランジスタは、エミッタが前記第２出力端子に接続されるように設けられている、
請求項２に記載の半導体装置。
【請求項４】
前記第１〜前記第６トランジスタは、何れも、Ｎチャネル型のＭＯＳトランジスタである、
請求項１に記載の半導体装置。
【請求項５】
前記第５トランジスタは、ソースが前記第１出力端子に接続されるように設けられ、
前記第６トランジスタは、ソースが前記第２出力端子に接続されるように設けられている、
請求項４に記載の半導体装置。
【請求項６】
前記第１及び前記第２ダイオードは、それぞれ前記第５及び前記第６トランジスタのソース−ドレイン間に形成された寄生ダイオードである、
請求項５に記載の半導体装置。
【請求項７】
前記ゲート制御回路は、
カソードが前記第５トランジスタのゲートに接続され、アノードが前記第１制御信号の供給される第１入力端子に接続された、第１逆流防止ダイオードと、
カソードが前記第６トランジスタのゲートに接続され、アノードが前記第３制御信号の供給される第２入力端子に接続された、第２逆流防止ダイオードと、
前記第５トランジスタのゲートと前記第１出力端子との間に設けられた第１ＰＭＯＳトランジスタと、
前記第６トランジスタのゲートと前記第２出力端子との間に設けられた第２ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのゲート−ソース間に設けられた第１抵抗素子と、
前記第２ＰＭＯＳトランジスタのゲート−ソース間に設けられた第２抵抗素子と、
前記第１ＰＭＯＳトランジスタのゲートと前記基準電圧端子との間に設けられ、前記第２制御信号に基づいてオンオフが制御される第１ＮＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのゲートと前記基準電圧端子との間に設けられ、前記第４制御信号に基づいてオンオフが制御される第２ＮＭＯＳトランジスタと、
を備えた、請求項１に記載の半導体装置。
【請求項８】
前記ゲート制御回路は、
前記第１抵抗素子に並列に設けられた第１クランプダイオードと、
前記第２抵抗素子に並列に設けられた第２クランプダイオードと、
をさらに備えた、
請求項７に記載の半導体装置。
【請求項９】
外部から供給された前記第１制御信号を駆動する第１ゲートドライバと、
外部から供給された前記第２制御信号を駆動する第２ゲートドライバと、
外部から供給された前記第３制御信号を駆動する第３ゲートドライバと、
外部から供給された前記第４制御信号を駆動する第４ゲートドライバと、
前記第１〜前記第４ゲートドライバのそれぞれによって駆動された前記第１〜前記第４制御信号が供給される請求項１に記載の半導体装置と、
を備えた、半導体システム。
【請求項１０】
前記第１〜前記第４ゲートドライバは、何れもフォトカプラである、
請求項９に記載の半導体システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそれを備えた半導体システムに関し、例えば回路規模の増大を抑制するのに適した半導体装置及びそれを備えた半導体システムに関する。
【背景技術】
【０００２】
特許文献１及び非特許文献１には、一般的なＨブリッジ回路の２つの出力端子間に回生電流経路用の２つのトランジスタを備えたＨＥＲＩＣ(Highly Efficient and Reliable Inverter)方式のインバータが開示されている。ＨＥＲＩＣ方式のインバータは、負荷において発生した回生電流を、回生電流経路用のトランジスタを介して当該負荷に供給することにより、当該負荷への電力として効率よく利用することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７，０４６，５３４号明細書
【非特許文献】
【０００４】
【非特許文献１】Renewable Energy & Power Quality Journal, "Efficiency Analysis of Single-Phase Photovoltaic Transformer-less Inverters", Vol.1, No.10, April 2012
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、関連技術の構成は、Ｈブリッジ回路を構成する各トランジスタをドライブするためのゲートドライバのみならず、回生電流経路用に追加された２つのトランジスタをドライブするためのゲートドライバを備える必要があるため、回路規模が増大してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、半導体装置は、電源電圧端子と、負荷の一方に接続される第１出力端子と、の間に設けられ、第１制御信号に基づいてオンオフが制御される第１トランジスタと、基準電圧端子と、前記第１出力端子と、の間に設けられ、第２制御信号に基づいてオンオフが制御される第２トランジスタと、前記電源電圧端子と、前記負荷の他方に接続される第２出力端子と、の間に設けられ、第３制御信号に基づいてオンオフが制御される第３トランジスタと、前記基準電圧端子と、前記第２出力端子と、の間に設けられ、第４制御信号に基づいてオンオフが制御される第４トランジスタと、前記第１出力端子と前記第２出力端子との間に直列に設けられ、第５及び第６制御信号に基づいてそれぞれオンオフが制御される第５及び第６トランジスタと、前記第５トランジスタに並列、かつ、前記第１出力端子から前記第２出力端子にかけて順方向に設けられた第１ダイオードと、前記第６トランジスタに並列、かつ、前記第２出力端子から前記第１出力端子にかけて順方向に設けられた第２ダイオードと、前記第１乃至前記第４制御信号に基づいて、前記第２及び前記第３トランジスタが何れもオフしている場合において前記第１及び前記第４トランジスタがそれぞれオンからオフに切り替わった場合に、前記第５トランジスタがオン、前記第６トランジスタがオフするように、かつ、前記第１及び前記第４トランジスタが何れもオフしている場合において前記第２及び前記第３トランジスタがそれぞれオンからオフに切り替わった場合に、前記第５トランジスタがオフ、前記第６トランジスタがオンするように、前記第５及び前記第６制御信号を生成するゲート制御回路と、を備える。
【発明の効果】
【０００７】
前記一実施の形態によれば、回路規模の増大を抑制することが可能な半導体装置及びそれを備えた半導体システムを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１にかかる半導体装置の構成例を示す図である。
【図２】図１に示す半導体装置が搭載された半導体システムの構成例を示す図である。
【図３】図１に示す半導体装置の動作を示すタイミングチャートを示す図である。
【図４】図１に示す半導体装置の第１時刻での電流の流れを説明するための図である。
【図５】図１に示す半導体装置の第２時刻での電流の流れを説明するための図である。
【図６】図１に示す半導体装置の第３時刻での電流の流れを説明するための図である。
【図７】図１に示す半導体装置の第４時刻での電流の流れを説明するための図である。
【図８】図１に示す半導体装置の第５時刻での電流の流れを説明するための図である。
【図９】実施の形態に至る前の構想にかかる半導体装置の構成例を示す図である。
【図１０】図９に示す半導体装置の動作を示すタイミングチャートである。
【図１１】図９に示す半導体装置が搭載された半導体システムの構成例を示す図である。
【発明を実施するための形態】
【０００９】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１０】
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００１１】
＜発明者による事前検討＞
実施の形態１にかかる半導体装置の詳細について説明する前に、本発明者が事前検討した半導体装置について説明する。
【００１２】
（構想段階の半導体装置５の構成）
図９は、実施の形態に至る前の構想に係る半導体装置５の構成例を示す図である。半導体装置５は、一般的なＨブリッジ回路の２つの出力端子間に回生電流経路用の２つのトランジスタを備えたＨＥＲＩＣ(Highly Efficient and Reliable Inverter)方式のインバータである。半導体装置５は、負荷において発生した回生電流を、回生電流経路用のトランジスタを介して当該負荷に供給することにより、当該負荷への電力として効率よく利用することができる。なお、図９には、半導体装置５に加えて、半導体装置５に電源電圧を供給する電源Ｖｐｗｒ、及び、半導体装置５によって電力が供給される負荷Ｌｄも示されている。
【００１３】
図９に示すように、半導体装置５は、Ｎチャネル型の絶縁ゲート型バイポーラトランジスタ（以下、単にトランジスタとのみ称する）ＴＲ１〜ＴＲ６と、ダイオードＤｉ１〜Ｄｉ６と、を備える。トランジスタＴＲ１〜ＴＲ４は、所謂、Ｈブリッジ回路を構成している。
【００１４】
トランジスタＴＲ１，ＴＲ２は、電源Ｖｐｗｒの正極及び負極間に直列に設けられている。具体的には、トランジスタＴＲ１では、エミッタが、半導体装置５の出力端子ＯＵＴ１に接続され、コレクタが、電源Ｖｐｗｒの正極（電源電圧端子）に接続され、ゲートに制御信号Ｓ１が供給されている。トランジスタＴＲ２では、エミッタが、電源Ｖｐｗｒの負極（基準電圧端子）に接続され、コレクタが、半導体装置５の出力端子ＯＵＴ１に接続され、ゲートに制御信号Ｓ２が供給されている。また、トランジスタＴＲ１のエミッタからコレクタにかけて順方向にダイオードＤｉ１が設けられている。トランジスタＴＲ２のエミッタからコレクタにかけて順方向にダイオードＤｉ２が設けられている。
【００１５】
トランジスタＴＲ３，ＴＲ４は、電源Ｖｐｗｒの正極及び負極間に直列、かつ、トランジスタＴＲ１，ＴＲ２に並列に設けられている。具体的には、トランジスタＴＲ３では、エミッタが、半導体装置５の出力端子ＯＵＴ２に接続され、コレクタが、電源Ｖｐｗｒの正極に接続され、ゲートに制御信号Ｓ３が供給されている。トランジスタＴＲ４では、エミッタが、電源Ｖｐｗｒの負極に接続され、コレクタが、半導体装置５の出力端子ＯＵＴ２に接続され、ゲートに制御信号Ｓ４が供給されている。また、トランジスタＴＲ３のエミッタからコレクタにかけて順方向にダイオードＤｉ３が設けられている。トランジスタＴＲ４のエミッタからコレクタにかけて順方向にダイオードＤｉ４が設けられている。
【００１６】
トランジスタＴＲ５，ＴＲ６は、出力端子ＯＵＴ１，ＯＵＴ２の間に直列に設けられている。具体的には、トランジスタＴＲ５では、エミッタが出力端子ＯＵＴ１に接続され、コレクタがノードＮ５に接続され、ゲートに制御信号Ｓ５が供給されている。トランジスタＴＲ６では、エミッタが出力端子ＯＵＴ２に接続され、コレクタがノードＮ５に接続され、ゲートに制御信号Ｓ６が供給されている。また、トランジスタＴＲ５のエミッタからコレクタにかけて順方向にダイオードＤｉ５が設けられている。トランジスタＴＲ６のエミッタからコレクタにかけて順方向にダイオードＤｉ６が設けられている。
【００１７】
半導体装置５の外部において、半導体装置５の出力端子ＯＵＴ１，ＯＵＴ２間には、負荷Ｌｄが設けられている。なお、図９の例では、出力端子ＯＵＴ１，ＯＵＴ２と、負荷Ｌｄと、の間にそれぞれインダクタＬ１，Ｌ２が設けられ、負荷Ｌｄに並列に容量Ｃ２が設けられている。
【００１８】
（構想段階の半導体装置５の動作）
図１０は、半導体装置５の動作を示すタイミングチャートである。
【００１９】
まず、期間Ｔａでは、制御信号Ｓ２，Ｓ３の電圧レベルが何れもＬレベルに設定される。それにより、トランジスタＴＲ２，ＴＲ３は何れもオフに固定される。一方で、制御信号Ｓ１，Ｓ４の電圧レベルは共にＨレベルからＬレベル及びＬレベルからＨレベルに繰り返し切り替えられる。それにより、トランジスタＴＲ１，ＴＲ４はオンオフを繰り返す。つまり、トランジスタＴＲ１，ＴＲ４はＰＷＭ制御される。
【００２０】
なお、このとき、制御信号Ｓ５の電圧レベルがＨレベルに設定され、制御信号Ｓ６の電圧レベルがＬレベルに設定されるため、トランジスタＴＲ５はオンに固定され、トランジスタＴＲ６はオフに固定されている。
【００２１】
ここで、期間Ｔａのうち、トランジスタＴＲ１，ＴＲ４がオンしている期間では、電源Ｖｐｗｒの正極から、トランジスタＴＲ１、出力端子ＯＵＴ１、負荷Ｌｄ、出力端子ＯＵＴ２、及び、トランジスタＴＲ４を介して、電源Ｖｐｗｒの負極にかけて、電流Ｉｏｕｔが流れる。その後、期間Ｔａにおいて、トランジスタＴＲ１，ＴＲ４がオンからオフに切り替わると、電源Ｖｐｗｒから半導体装置５への電流供給は停止するが、負荷Ｌｄにおいて回生電流が生成される。このとき、出力端子ＯＵＴ１，ＯＵＴ２が電源電圧と基準電圧との中間電位付近を示すため、ダイオードＤｉ１〜Ｄｉ４には電流が流れない。そのため、回生電流は、負荷Ｌｄから、インダクタＬ２、ダイオードＤｉ６、トランジスタＴＲ５、及び、インダクタＬ１を介して、負荷Ｌｄまでの電流ループ上を流れる。つまり、負荷Ｌｄにおいて発生した回生電流が、負荷Ｌｄの電力として利用される。期間Ｔａでは、このような動作が繰り返される。それにより、負荷Ｌｄには、正振幅の交流電流Ｉｏｕｔが流れる。
【００２２】
次に、期間Ｔｂでは、制御信号Ｓ１，Ｓ４の電圧レベルが何れもＬレベルに設定される。それにより、トランジスタＴＲ１，ＴＲ４は何れもオフに固定される。一方で、制御信号Ｓ２，Ｓ３の電圧レベルは共にＨレベルからＬレベル及びＬレベルからＨレベルに繰り返し切り替えられる。それにより、トランジスタＴＲ２，ＴＲ３はオンオフを繰り返す。つまり、トランジスタＴＲ２，ＴＲ３はＰＷＭ制御される。
【００２３】
なお、このとき、制御信号Ｓ５の電圧レベルがＬレベルに設定され、制御信号Ｓ６の電圧レベルがＨレベルに設定されるため、トランジスタＴＲ５はオフに固定され、トランジスタＴＲ６はオンに固定されている。
【００２４】
ここで、期間Ｔｂのうち、トランジスタＴＲ２，ＴＲ３がオンしている期間では、電源Ｖｐｗｒの正極から、トランジスタＴＲ３、出力端子ＯＵＴ２、負荷Ｌｄ、出力端子ＯＵＴ１、及び、トランジスタＴＲ２を介して、電源Ｖｐｗｒの負極にかけて、電流Ｉｏｕｔが流れる。その後、期間Ｔｂにおいて、トランジスタＴＲ２，ＴＲ３がオンからオフに切り替わると、電源Ｖｐｗｒから半導体装置５への電流供給は停止するが、負荷Ｌｄにおいて回生電流が生成される。このとき、出力端子ＯＵＴ１，ＯＵＴ２が電源電圧と基準電圧との中間電位付近を示すため、ダイオードＤｉ１〜Ｄｉ４には電流が流れない。そのため、回生電流は、負荷Ｌｄから、インダクタＬ１、ダイオードＤｉ５、トランジスタＴＲ６、及び、インダクタＬ２を介して、負荷Ｌｄまでの電流ループ上を流れる。つまり、負荷Ｌｄにおいて発生した回生電流が、負荷Ｌｄの電力として利用される。期間Ｔｂでは、このような動作が繰り返される。それにより、負荷Ｌｄには、負振幅の交流電流Ｉｏｕｔが流れる。
【００２５】
（構想段階の半導体装置５の適用事例）
図１１は、半導体装置５が搭載された半導体システムＳＹＳ５の構成例を示す図である。半導体システムＳＹＳ５は、例えば、太陽光発電のパワーコンディショナーである。
【００２６】
図１１に示すように、半導体システムＳＹＳ５は、半導体装置５と、ゲートドライバ２１〜２６と、を備える。図１１の例では、ゲートドライバ２１〜２６としてフォトカプラが用いられている。なお、図１１には、半導体装置５に電源電圧を供給する電源Ｖｐｗｒ、及び、ゲートドライバ２１〜２６に電源電圧を供給する電源Ｖｃｃも示されている。
【００２７】
ゲートドライバ２１〜２６は、それぞれ、半導体装置５の外部から供給される制御信号Ｓ１〜Ｓ６をドライブして出力する。ゲートドライバ２１〜２６によってドライブされた制御信号Ｓ１〜Ｓ６は、それぞれ、半導体装置５の入力端子Ｇ１〜Ｇ６を介して、トランジスタＴＲ１〜ＴＲ６のゲートに供給される。
【００２８】
なお、図１１の例では、トランジスタＴＲ１のエミッタが、出力端子ＯＵＴ１に接続されるだけでなく、出力端子Ｅ１を介して基準電圧端子ＧＮＤ（電源Ｖｐｗｒの負極）に接続されている。トランジスタＴＲ１のコレクタは、入力端子ＴＩａを介して電源Ｖｐｗｒの正極（電源電圧端子）に接続されている。トランジスタＴＲ１のゲートには、ゲートドライバ２１によってドライブされた制御信号Ｓ１が入力端子Ｇ１を介して供給されている。トランジスタＴＲ２のエミッタは、出力端子ＴＯｂを介して基準電圧端子ＧＮＤに接続されている。なお、トランジスタＴＲ２のエミッタは、さらに出力端子Ｅ２を介して基準電圧端子ＧＮＤに接続されている。トランジスタＴＲ２のコレクタは、出力端子ＯＵＴ１に接続されている。トランジスタＴＲ２のゲートには、ゲートドライバ２２によってドライブされた制御信号Ｓ２が入力端子Ｇ２を介して供給されている。
【００２９】
また、トランジスタＴＲ３のエミッタは、出力端子ＯＵＴ２に接続されるだけでなく、出力端子Ｅ３を介して基準電圧端子ＧＮＤに接続されている。トランジスタＴＲ３のコレクタは、入力端子ＴＩｂを介して電源Ｖｐｗｒの正極に接続されている。トランジスタＴＲ３のゲートには、ゲートドライバ２３によってドライブされた制御信号Ｓ３が入力端子Ｇ３を介して供給されている。トランジスタＴＲ４のエミッタは、出力端子ＴＯａを介して基準電圧端子ＧＮＤに接続されている。なお、トランジスタＴＲ４のエミッタは、さらに出力端子Ｅ４を介して基準電圧端子ＧＮＤに接続されている。トランジスタＴＲ４のコレクタは、出力端子ＯＵＴ２に接続されている。トランジスタＴＲ４のゲートには、ゲートドライバ２４によってドライブされた制御信号Ｓ４が入力端子Ｇ４を介して供給されている。
【００３０】
また、トランジスタＴＲ５のエミッタは、出力端子ＯＵＴ１に接続されるだけでなく、出力端子Ｅ５を介して基準電圧端子ＧＮＤに接続されている。トランジスタＴＲ５のコレクタは、ノードＮ５に接続されている。トランジスタＴＲ５のゲートには、ゲートドライバ２５によってドライブされた制御信号Ｓ５が入力端子Ｇ５を介して供給されている。トランジスタＴＲ６のエミッタは、出力端子ＯＵＴ２に接続されるだけでなく、出力端子Ｅ６を介して基準電圧端子ＧＮＤに接続されている。トランジスタＴＲ６のコレクタは、ノードＮ５に接続されている。トランジスタＴＲ６のゲートには、ゲートドライバ２６によってドライブされた制御信号Ｓ６が入力端子Ｇ６を介して供給されている。
【００３１】
ここで、半導体システムＳＹＳ５は、制御信号Ｓ１〜Ｓ６のそれぞれをドライブするための６個のゲートドライバ２１〜２６を備える必要があるため、回路規模が増大してしまうという問題があった。
【００３２】
そこで、回路規模の増大を抑制することが可能な、実施の形態１に係る半導体装置１及びそれを備えた半導体システムＳＹＳ１が見いだされた。
【００３３】
＜実施の形態１＞
図１は、実施の形態１にかかる半導体装置１の構成例を示す図である。本実施の形態にかかる半導体装置１は、Ｈブリッジ回路の２つの出力端子間に回生電流経路用の２つのトランジスタを備えたＨＥＲＩＣ方式のインバータである。半導体装置１は、負荷において発生した回生電流を、回生電流経路用のトランジスタを介して当該負荷に供給することにより、当該負荷への電力として効率よく利用することができる。さらに、半導体装置１は、Ｈブリッジ回路の制御に用いられる制御信号Ｓ１〜Ｓ４に基づいて、回生電流経路用の２つのトランジスタのオンオフを制御するための制御信号Ｓ５，Ｓ６を内部生成する。それにより、半導体装置１が搭載された半導体システムＳＹＳ１は、制御信号Ｓ５，Ｓ６のそれぞれをドライブするためのゲートドライバ２５，２６を備える必要が無いため、回路規模の増大を抑制することができる。以下、具体的に説明する。
【００３４】
なお、図１には、半導体装置１に加えて、半導体装置１に電源電圧を供給する電源Ｖｐｗｒ、及び、半導体装置１によって電力が供給される負荷Ｌｄも示されている。
【００３５】
図１に示すように、半導体装置１は、Ｎチャネル型の絶縁ゲート型バイポーラトランジスタ（以下、単にトランジスタとのみ称する）ＴＲ１〜ＴＲ６と、ダイオードＤｉ１〜Ｄｉ６と、ゲート制御回路（ＨＶＩＣ；High Voltage Integrated Circuit）１１と、を備える。トランジスタＴＲ１〜ＴＲ４は、所謂、Ｈブリッジ回路を構成している。
【００３６】
トランジスタＴＲ１，ＴＲ２は、電源Ｖｐｗｒの正極及び負極間に直列に設けられている。具体的には、トランジスタＴＲ１では、エミッタが、半導体装置１の出力端子ＯＵＴ１に接続され、コレクタが、電源Ｖｐｗｒの正極（電源電圧端子）に接続され、ゲートに制御信号Ｓ１が供給されている。トランジスタＴＲ２では、エミッタが、電源Ｖｐｗｒの負極（基準電圧端子）に接続され、コレクタが、半導体装置１の出力端子ＯＵＴ１に接続され、ゲートに制御信号Ｓ２が供給されている。また、トランジスタＴＲ１のエミッタからコレクタにかけて順方向にダイオードＤｉ１が設けられている。トランジスタＴＲ２のエミッタからコレクタにかけて順方向にダイオードＤｉ２が設けられている。
【００３７】
トランジスタＴＲ３，ＴＲ４は、電源Ｖｐｗｒの正極及び負極間に直列、かつ、トランジスタＴＲ１，ＴＲ２に並列に設けられている。具体的には、トランジスタＴＲ３では、エミッタが、半導体装置１の出力端子ＯＵＴ２に接続され、コレクタが、電源Ｖｐｗｒの正極に接続され、ゲートに制御信号Ｓ３が供給されている。トランジスタＴＲ４では、エミッタが、電源Ｖｐｗｒの負極に接続され、コレクタが、半導体装置１の出力端子ＯＵＴ２に接続され、ゲートに制御信号Ｓ４が供給されている。また、トランジスタＴＲ３のエミッタからコレクタにかけて順方向にダイオードＤｉ３が設けられている。トランジスタＴＲ４のエミッタからコレクタにかけて順方向にダイオードＤｉ４が設けられている。
【００３８】
トランジスタＴＲ５，ＴＲ６は、出力端子ＯＵＴ１，ＯＵＴ２の間に直列に設けられている。具体的には、トランジスタＴＲ５では、エミッタが出力端子ＯＵＴ１に接続され、コレクタがノードＮ５に接続され、ゲートに制御信号Ｓ５が供給されている。トランジスタＴＲ６では、エミッタが出力端子ＯＵＴ２に接続され、コレクタがノードＮ５に接続され、ゲートに制御信号Ｓ６が供給されている。また、トランジスタＴＲ５のエミッタからコレクタにかけて順方向にダイオードＤｉ５が設けられている。トランジスタＴＲ６のエミッタからコレクタにかけて順方向にダイオードＤｉ６が設けられている。
【００３９】
半導体装置１の外部において、半導体装置１の出力端子ＯＵＴ１，ＯＵＴ２間には、負荷Ｌｄが設けられている。なお、図１の例では、出力端子ＯＵＴ１，ＯＵＴ２と、負荷Ｌｄと、の間にそれぞれインダクタＬ１，Ｌ２が設けられ、負荷Ｌｄに並列に容量Ｃ２が設けられている。また、図１の例では、電源Ｖｐｗｒに並列に容量Ｃ１が設けられている。
【００４０】
ゲート制御回路１１は、半導体装置１外部から供給された制御信号Ｓ１〜Ｓ４に基づいて、トランジスタＴＲ５，ＴＲ６のオンオフを制御するための制御信号Ｓ５，Ｓ６を生成する。
【００４１】
より具体的には、ゲート制御回路１１は、制御信号Ｓ１〜Ｓ４に基づいて、トランジスタＴＲ２，ＴＲ３が何れもオフしている場合においてトランジスタＴＲ１，ＴＲ４がオンからオフに切り替わった場合に、トランジスタＴＲ５をオン、トランジスタＴＲ６をオフするように、かつ、トランジスタＴＲ１，ＴＲ４が何れもオフしている場合においてトランジスタＴＲ２，ＴＲ３がオンからオフに切り替わった場合に、トランジスタＴＲ５をオフ、トランジスタＴＲ６をオンするように、制御信号Ｓ５，Ｓ６を生成する。
【００４２】
ゲート制御回路１１についてさらに詳細に説明する。ゲート制御回路１１は、逆流防止ダイオードＤｉ７，Ｄｉ８と、Ｐチャネル型のＭＯＳトランジスタＭＰ１，ＭＰ２と、Ｎチャネル型のＭＯＳトランジスタＭＮ１，ＭＮ２と、抵抗素子Ｒ１，Ｒ２と、クランプダイオードＤｉ９，Ｄｉ１０と、を有する。
【００４３】
逆流防止ダイオードＤｉ７のアノードは、制御信号Ｓ１の供給される入力端子Ｇ１に接続され、逆流防止ダイオードＤｉ７のカソードは、トランジスタＴＲ５のゲートに接続されている。逆流防止ダイオードＤｉ８のアノードは、制御信号Ｓ３の供給される入力端子Ｇ３に接続され、逆流防止ダイオードＤｉ８のカソードは、トランジスタＴＲ６のゲートに接続されている。
【００４４】
ＰＭＯＳトランジスタＭＰ１のソースは、トランジスタＴＲ５のゲートに接続され、ＰＭＯＳトランジスタＭＰ１のドレインは、トランジスタＴＲ５のエミッタ（出力端子ＯＵＴ１）に接続されている。トランジスタＭＰ１のゲート−ソース間には、抵抗素子Ｒ１及びクランプダイオードＤｉ９が並列に設けられている。ＮＭＯＳトランジスタＭＮ１は、ＰＭＯＳトランジスタＭＰ１のゲートと、電源Ｖｐｗｒの負極（基準電圧端子）と、の間に設けられ、外部から入力端子Ｇ２に供給される制御信号Ｓ２によってオンオフ制御される。
【００４５】
ＰＭＯＳトランジスタＭＰ２のソースは、トランジスタＴＲ６のゲートに接続され、ＰＭＯＳトランジスタＭＰ２のドレインは、トランジスタＴＲ６のエミッタ（出力端子ＯＵＴ２）に接続されている。トランジスタＭＰ２のゲート−ソース間には、抵抗素子Ｒ２及びクランプダイオードＤｉ１０が並列に設けられている。ＮＭＯＳトランジスタＭＮ２は、ＰＭＯＳトランジスタＭＰ２のゲートと、電源Ｖｐｗｒの負極と、の間に設けられ、外部から入力端子Ｇ４に供給される制御信号Ｓ４によってオンオフ制御される。
【００４６】
（半導体装置１の適用事例）
図２は、半導体装置１が搭載された半導体システムＳＹＳ１の構成例を示す図である。半導体システムＳＹＳ１は、例えば、太陽光発電のパワーコンディショナーである。
【００４７】
図２に示すように、半導体システムＳＹＳ１は、半導体装置１と、４個のゲートドライバ２１〜２４と、を備える。図２の例では、ゲートドライバ２１〜２４としてフォトカプラが用いられている。なお、図２には、半導体装置１に電源電圧を供給する電源Ｖｐｗｒ、及び、ゲートドライバ２１〜２６に電源電圧を供給する電源Ｖｃｃも示されている。
【００４８】
ゲートドライバ２１〜２４は、それぞれ、半導体装置１の外部から供給される制御信号Ｓ１〜Ｓ４をドライブして出力する。ゲートドライバ２１〜２４によってドライブされた制御信号Ｓ１〜Ｓ４は、それぞれ、半導体装置１の入力端子Ｇ１〜Ｇ４を介して、トランジスタＴＲ１〜ＴＲ４のゲートに供給される。
【００４９】
図２の例では、トランジスタＴＲ１のエミッタが、出力端子ＯＵＴ１に接続されるだけでなく、出力端子Ｅ１を介して基準電圧端子ＧＮＤ（電源Ｖｐｗｒの負極）に接続されている。トランジスタＴＲ１のコレクタは、入力端子ＴＩａを介して電源Ｖｐｗｒの正極（電源電圧端子）に接続されている。トランジスタＴＲ１のゲートには、ゲートドライバ２１によってドライブされた制御信号Ｓ１が入力端子Ｇ１を介して供給されている。トランジスタＴＲ２のエミッタは、出力端子ＴＯｂを介して基準電圧端子ＧＮＤに接続されている。なお、トランジスタＴＲ２のエミッタは、さらに出力端子Ｅ２を介して基準電圧端子ＧＮＤに接続されている。トランジスタＴＲ２のコレクタは、出力端子ＯＵＴ１に接続されている。トランジスタＴＲ２のゲートには、ゲートドライバ２２によってドライブされた制御信号Ｓ２が入力端子Ｇ２を介して供給されている。
【００５０】
また、トランジスタＴＲ３のエミッタは、出力端子ＯＵＴ２に接続されるだけでなく、出力端子Ｅ３を介して基準電圧端子ＧＮＤに接続されている。トランジスタＴＲ３のコレクタは、入力端子ＴＩｂを介して電源Ｖｐｗｒの正極に接続されている。トランジスタＴＲ３のゲートには、ゲートドライバ２３によってドライブされた制御信号Ｓ３が入力端子Ｇ３を介して供給されている。トランジスタＴＲ４のエミッタは、出力端子ＴＯａを介して基準電圧端子ＧＮＤに接続されている。なお、トランジスタＴＲ４のエミッタは、さらに出力端子Ｅ４を介して基準電圧端子ＧＮＤに接続されている。トランジスタＴＲ４のコレクタは、出力端子ＯＵＴ２に接続されている。トランジスタＴＲ４のゲートには、ゲートドライバ２４によってドライブされた制御信号Ｓ４が入力端子Ｇ４を介して供給されている。
【００５１】
また、トランジスタＴＲ５のエミッタは、出力端子ＯＵＴ１に接続されている。トランジスタＴＲ５のコレクタは、ノードＮ５に接続されている。トランジスタＴＲ５のゲートには、ゲート制御回路１１によって内部生成された制御信号Ｓ５が供給されている。トランジスタＴＲ６のエミッタは、出力端子ＯＵＴ２に接続されている。トランジスタＴＲ６のコレクタは、ノードＮ５に接続されている。トランジスタＴＲ６のゲートには、ゲート制御回路１１によって内部生成された制御信号Ｓ６が供給されている。
【００５２】
ここで、半導体システムＳＹＳ１は、制御信号Ｓ１〜Ｓ４のそれぞれをドライブするための４個のゲートドライバ２１〜２４を備えるだけで良く、制御信号Ｓ５，Ｓ６を備える必要が無いため、回路規模の増大を抑制することができる。また、半導体システムＳＹＳ１は、一般的なＨブリッジ回路と同じ回路基板を流用することができる。
【００５３】
（実施の形態１に係る半導体装置１の動作）
図３は、半導体装置１の動作を示すタイミングチャートである。また、図４〜図８は、半導体装置１の時刻ｔ１〜ｔ５での電流の流れを説明するための図である。
【００５４】
まず、期間Ｔａでは、制御信号Ｓ２，Ｓ３の電圧レベルが何れもＬレベルに設定される。それにより、トランジスタＴＲ２，ＴＲ３は何れもオフに固定される。一方で、制御信号Ｓ１，Ｓ４の電圧レベルは共にＨレベルからＬレベル及びＬレベルからＨレベルに繰り返し切り替えられる。それにより、トランジスタＴＲ１，ＴＲ４はオンオフを繰り返す。つまり、トランジスタＴＲ１，ＴＲ４はＰＷＭ制御される。
【００５５】
ここで、期間Ｔａのうち、トランジスタＴＲ１，ＴＲ４がオンしている期間（例えば、時刻ｔ１）では、電源Ｖｐｗｒの正極から、トランジスタＴＲ１、出力端子ＯＵＴ１、負荷Ｌｄ、出力端子ＯＵＴ２、及び、トランジスタＴＲ４を介して、電源Ｖｐｗｒの負極にかけて、電流Ｉｏｕｔが流れる（図４参照）。
【００５６】
なお、このとき、Ｈレベルの制御信号Ｓ１が逆流防止ダイオードＤｉ７を介してトランジスタＴＲ５のゲートに供給されるため、トランジスタＴＲ５はオンしている。また、Ｌレベルの制御信号Ｓ３が逆流防止ダイオードＤｉ８を介してトランジスタＴＲ６のゲートに供給されるため、トランジスタＴＲ６はオフしている。
【００５７】
また、トランジスタＭＮ１は、Ｌレベルの制御信号Ｓ２によってオフに制御されている。そのため、抵抗素子Ｒ１には電流が流れず、抵抗素子Ｒ１の両端には電位差が生じない。それにより、トランジスタＭＰ１のゲート−ソース間電圧が閾値電圧より小さくなるため、トランジスタＭＰ１はオフする。一方、トランジスタＭＮ２は、Ｈレベルの制御信号Ｓ４によりオンに制御されている。しかしながら、トランジスタＴＲ６のゲート電圧はＬレベルを示しているため、抵抗素子Ｒ１には電流が流れず、抵抗素子Ｒ１の両端には電位差が生じない。それにより、トランジスタＭＰ２のゲート−ソース間電圧が閾値電圧より小さくなるため、トランジスタＭＰ２はオフする。
【００５８】
その後、期間Ｔａにおいて、トランジスタＴＲ１，ＴＲ４がオンからオフに切り替わると（例えば、時刻ｔ２）、電源Ｖｐｗｒから半導体装置１への電流供給は停止するが、負荷Ｌｄにおいて回生電流が生成される。ここで、制御信号Ｓ１がＨレベルからＬレベルに切り替わっても、トランジスタＴＲ５のゲート電圧は逆流防止ダイオードＤｉ７を介して放電されないため、トランジスタＴＲ５はオン状態を維持する。このとき、出力端子ＯＵＴ１，ＯＵＴ２が電源電圧と基準電圧との中間電位付近を示すため、ダイオードＤｉ１〜Ｄｉ４には電流が流れない。そのため、この回生電流は、負荷Ｌｄから、インダクタＬ２、ダイオードＤｉ６、トランジスタＴＲ５、及び、インダクタＬ１を介して、負荷Ｌｄまでの電流ループ上を流れる（図５参照）。つまり、負荷Ｌｄにおいて発生した回生電流が、負荷Ｌｄの電力として利用される。期間Ｔａでは、このような動作が繰り返される。それにより、負荷Ｌｄには、正振幅の交流電流Ｉｏｕｔが流れる。
【００５９】
なお、このとき、トランジスタＭＮ１，ＭＮ２は、それぞれＬレベルの制御信号Ｓ２，Ｓ４によってオフに制御されている。そのため、抵抗素子Ｒ１，Ｒ２には電流が流れず、抵抗素子Ｒ１，Ｒ２の両端には電位差が生じない。そのため、トランジスタＭＰ１，ＭＰ２は何れもオフしている。
【００６０】
次に、期間Ｔａから期間Ｔｂに移行すると、制御信号Ｓ１，Ｓ４の電圧レベルが何れもＬレベルに設定される。それにより、トランジスタＴＲ１，ＴＲ３は何れもオフに固定される。一方で、制御信号Ｓ２，Ｓ３の電圧レベルは共にＨレベルからＬレベル及びＬレベルからＨレベルに繰り返し切り替えられる。それにより、トランジスタＴＲ２，ＴＲ３はオンオフを繰り返す。つまり、トランジスタＴＲ２，ＴＲ３はＰＷＭ制御される。
【００６１】
ここで、期間Ｔａから期間Ｔｂに移行して、トランジスタＴＲ２，ＴＲ３がオンすると（例えば、時刻ｔ３）、電源Ｖｐｗｒの正極から、トランジスタＴＲ３、出力端子ＯＵＴ２、負荷Ｌｄ、出力端子ＯＵＴ１、及び、トランジスタＴＲ２を介して、電源Ｖｐｗｒの負極にかけて、電流Ｉｏｕｔが流れる（図６及び図７参照）。
【００６２】
なお、このとき、Ｈレベルの制御信号Ｓ３が逆流防止ダイオードＤｉ８を介してトランジスタＴＲ６のゲートに供給されるため、トランジスタＴＲ６はオンする。一方、制御信号Ｓ１がＨレベルからＬレベルに切り替わっても、トランジスタＴＲ５のゲート電圧は逆流防止ダイオードＤｉ７を介して放電されないため、トランジスタＴＲ５はオンのままである（時刻ｔ３）。しかしながら、トランジスタＭＮ１がＨレベルの制御信号Ｓ２によってオンするため、トランジスタＴＲ５のゲート電圧は、抵抗素子Ｒ１及びトランジスタＭＮ１を介して放電される。それにより、抵抗素子Ｒ１の両端（即ち、トランジスタＭＰ１のゲート−ソース間）にはトランジスタＭＰ１の閾値電圧以上の電位差が発生するため、トランジスタＭＰ１はオンする。それにより、トランジスタＴＲ５のゲート−エミッタ間が短絡するため、まもなくトランジスタＴＲ５はオンからオフに切り替わる（時刻ｔ４）。
【００６３】
なお、トランジスタＭＮ２は、Ｌレベルの制御信号Ｓ４によってオフに制御されている。そのため、抵抗素子Ｒ２には電流が流れず、抵抗素子Ｒ２の両端には電位差が生じない。そのため、トランジスタＭＰ２はオフしている。
【００６４】
その後、期間Ｔｂにおいて、トランジスタＴＲ２，ＴＲ３がオンからオフに切り替わると（例えば、時刻ｔ５）、電源Ｖｐｗｒから半導体装置１への電流供給は停止するが、負荷Ｌｄにおいて回生電流が生成される。ここで、制御信号Ｓ３がＨレベルからＬレベルに切り替わっても、トランジスタＴＲ６のゲート電圧は逆流防止ダイオードＤｉ８を介して放電されないため、トランジスタＴＲ６はオン状態を維持する。このとき、出力端子ＯＵＴ１，ＯＵＴ２が電源電圧と基準電圧との中間電位付近を示すため、ダイオードＤｉ１〜Ｄｉ４には電流が流れない。そのため、この回生電流は、負荷Ｌｄから、インダクタＬ１、ダイオードＤｉ５、トランジスタＴＲ６、及び、インダクタＬ２を介して、負荷Ｌｄまでの電流ループ上を流れる（図８参照）。つまり、負荷Ｌｄに置いて発生した回生電流が、負荷Ｌｄの電力として利用される。期間Ｔｂでは、このような動作が繰り返される。それにより、負荷Ｌｄには、負振幅の交流電流Ｉｏｕｔが流れる。
【００６５】
なお、このとき、トランジスタＭＮ１，ＭＮ２は、それぞれＬレベルの制御信号Ｓ２，Ｓ４によってオフに制御されている。そのため、抵抗素子Ｒ１，Ｒ２には電流が流れず、抵抗素子Ｒ１，Ｒ２の両端には電位差が生じない。そのため、トランジスタＭＰ１，ＭＰ２は何れもオフしている。
【００６６】
次に、期間Ｔｂから次の期間Ｔａに移行すると、制御信号Ｓ２，Ｓ３の電圧レベルが何れもＬレベルに設定される。それにより、トランジスタＴＲ２，ＴＲ３は何れもオフに固定される。一方で、制御信号Ｓ１，Ｓ４の電圧レベルは共にＨレベルからＬレベル及びＬレベルからＨレベルに繰り返し切り替えられる。それにより、トランジスタＴＲ１，ＴＲ４はオンオフを繰り返す。つまり、トランジスタＴＲ１，ＴＲ４はＰＷＭ制御される。
【００６７】
ここで、期間Ｔｂから期間Ｔａに移行して、トランジスタＴＲ１，ＴＲ４がオンすると、電源Ｖｐｗｒの正極から、トランジスタＴＲ１、出力端子ＯＵＴ１、負荷Ｌｄ、出力端子ＯＵＴ２、及び、トランジスタＴＲ４を介して、電源Ｖｐｗｒの負極にかけて、電流Ｉｏｕｔが流れる。
【００６８】
なお、このとき、Ｈレベルの制御信号Ｓ１が逆流防止ダイオードＤｉ７を介してトランジスタＴＲ５のゲートに供給されるため、トランジスタＴＲ５はオンする。一方、制御信号Ｓ３がＨレベルからＬレベルに切り替わっても、トランジスタＴＲ６のゲート電圧は逆流防止ダイオードＤｉ８を介して放電されないため、トランジスタＴＲ６はオンのままである。しかしながら、トランジスタＭＮ２がＨレベルの制御信号Ｓ４によってオンするため、トランジスタＴＲ６のゲート電圧は、抵抗素子Ｒ２及びトランジスタＭＮ２を介して放電される。それにより、抵抗素子Ｒ２の両端（即ち、トランジスタＭＰ２のゲート−ソース間）にはトランジスタＭＰ２の閾値電圧以上の電位差が発生するため、トランジスタＭＰ２はオンする。それにより、トランジスタＴＲ６のゲート−エミッタ間が短絡するため、まもなくトランジスタＴＲ６はオンからオフに切り替わる。
【００６９】
なお、トランジスタＭＮ１は、Ｌレベルの制御信号Ｓ２によってオフに制御されている。そのため、抵抗素子Ｒ１には電流が流れず、抵抗素子Ｒ１の両端には電位差が生じない。そのため、トランジスタＭＰ１はオフしている。
【００７０】
その後、期間Ｔａにおいて、トランジスタＴＲ１，ＴＲ４がオンからオフに切り替わると、電源Ｖｐｗｒから半導体装置１への電流供給は停止するが、負荷Ｌｄにおいて回生電流が生成される。ここで、制御信号Ｓ１がＨレベルからＬレベルに切り替わっても、トランジスタＴＲ５のゲート電圧は逆流防止ダイオードＤｉ７を介して放電されないため、トランジスタＴＲ５はオン状態を維持する。このとき、出力端子ＯＵＴ１，ＯＵＴ２が電源電圧と基準電圧との中間電位付近を示すため、ダイオードＤｉ１〜Ｄｉ４には電流が流れない。そのため、この回生電流は、負荷Ｌｄから、インダクタＬ２、ダイオードＤｉ６、トランジスタＴＲ５、及び、インダクタＬ１を介して、負荷Ｌｄまでの電流ループ上を流れる。つまり、負荷Ｌｄに置いて発生した回生電流が、負荷Ｌｄの電力として利用される。期間Ｔａでは、このような動作が繰り返される。それにより、負荷Ｌｄには、正振幅の交流電流Ｉｏｕｔが流れる。
【００７１】
なお、このとき、トランジスタＭＮ１，ＭＮ２は、それぞれＬレベルの制御信号Ｓ２，Ｓ４によってオフに制御されている。そのため、抵抗素子Ｒ１，Ｒ２には電流が流れず、抵抗素子Ｒ１，Ｒ２の両端には電位差が生じない。そのため、トランジスタＭＰ１，ＭＰ２は何れもオフしている。
【００７２】
半導体装置１では、以上のような期間Ｔａ、Ｔｂの動作が繰り返される。
【００７３】
このように、本実施の形態にかかる半導体装置１は、Ｈブリッジ回路の制御に用いられる制御信号Ｓ１〜Ｓ４に基づいて、回生電流経路用の２つのトランジスタのオンオフを制御するための制御信号Ｓ５，Ｓ６を内部生成する。それにより、半導体装置１が搭載された半導体システムＳＹＳ１は、制御信号Ｓ５，Ｓ６のそれぞれをドライブするためのゲートドライバを備える必要が無いため、回路規模の増大を抑制することができる。また、半導体システムＳＹＳ１は、一般的なＨブリッジ回路と同じ回路基板を流用することができる。
【００７４】
上記実施の形態では、トランジスタＴＲ１〜ＴＲ６が何れも絶縁ゲート型バイポーラトランジスタである場合を例に説明したが、これに限られない。トランジスタＴＲ１〜ＴＲ６は、例えばＭＯＳトランジスタであってもよい。その場合、ダイオードＤｉ１〜Ｄｉ６には、それぞれＭＯＳトランジスタＴＲ１〜ＴＲ６に形成された寄生ダイオードが用いられてもよい。
【００７５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【００７６】
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
【符号の説明】
【００７７】
１  半導体装置
１１  ゲート制御回路
２１〜２６  ゲートドライバ
Ｃ１，Ｃ２  容量
Ｄｉ１〜Ｄｉ６  ダイオード
Ｄｉ７，Ｄｉ８  逆流防止ダイオード
Ｄｉ９，Ｄｉ１０  クランプダイオード
Ｌ１，Ｌ２  インダクタ
Ｌｄ  負荷
ＭＮ１，ＭＮ２  トランジスタ
ＭＰ１，ＭＰ２  トランジスタ
ＯＵＴ１，ＯＵＴ２  出力端子
Ｒ１，Ｒ２  抵抗素子
ＳＹＳ１  半導体システム
ＴＲ１〜ＴＲ４  トランジスタ
Ｖｐｗｒ  電源
【図１】
2019115183.tif 000003
【図２】
2019115183.tif 000004
【図３】
2019115183.tif 000005
【図４】
2019115183.tif 000006
【図５】
2019115183.tif 000007
【図６】
2019115183.tif 000008
【図７】
2019115183.tif 000009
【図８】
2019115183.tif 000010
【図９】
2019115183.tif 000011
【図１０】
2019115183.tif 000012
【図１１】
2019115183.tif 000013