(57)【要約】      （修正有）【課題】負荷の大きさに依存せず適切な整流方式を用いることが可能な整流制御装置及び整流制御方法を提供する。【解決手段】整流制御装置１は、１次側回路２１とこの１次側回路２１に流れる電流Ｉ１と電流Ｉ２とによりそれぞれ誘起された電圧に応じた電流を２次側回路２２に負荷電流Ｉ０として流す。負荷変動の度に電流Ｉ１と電流Ｉ２、とを比較して、比較の結果、電流Ｉ１≦電流Ｉ２であれば、２次側回路２２内に設けられたＭＯＳ２２ａ、２２ｂをオフし、これらＭＯＳ２２ａ、及び２２ｂに並列に接続されるダイオードＤ１、Ｄ２を用いたダイオード整流方式で抵抗素子ＲＬに負荷電流Ｉ０を供給する。一方、比較の結果、電流Ｉ１＞電流Ｉ２であれば、オンさせたＭＯＳトランジスタ２２ａ、２２ｂを用いた同期整流方式にて抵抗素子ＲＬに負荷電流Ｉ０を供給する。【選択図】図１
2019161992.tif 000002
【特許請求の範囲】
【請求項１】
第１電流及び第２電流が交互に流れる第１回路と、
前記第１回路に流れる前記第１電流に応じて誘起された第１誘起電流をダイオード整流方式にて整流し、前記第２電流に応じて誘起された第２誘起電流を同期整流方式にて整流し、当該第１、第２誘起電流に応じた電圧を外部に印加する第２回路と、
前記第１回路内に流れる前記第１電流及び前記第２電流を検知する検知部を有し、当該検知部にて検知した前記第１電流及び前記第２電流の大きさを比較した結果に応じて、前記第２回路をダイオード整流方式、または同期整流方式のいずれかの方式として機能させる制御部と、
を備える整流制御装置。
【請求項２】
前記第２回路は、
第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタと並列接続された第１ダイオードと、
前記第１ＭＯＳトランジスタのドレイン端及びソース端と、自身のドレイン端及びソース端とが共通接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタと並列接続された第２ダイオードと、
を備え、
前記第２回路を同期整流方式として機能させる場合、前記第１ＭＯＳトランジスタと第２ＭＯＳトランジスタとを通過させた前記第１誘起電流を、前記電圧を生成する負荷に供給し、
前記第２回路をダイオード整流方式として機能させる場合には、前記第１ダイオードと第２ダイオードとを通過させた前記第２誘起電流を、前記電圧を生成する負荷に供給する、
請求項１に記載の整流制御装置。
【請求項３】
前記検知部が、前記第１回路内に流れる前記第１電流または前記第２電流の電流値に変動があったことを検知すると、
前記制御部により、前記第２回路を前記同期整流方式及び前記ダイオード整流方式として機能させた際の、前記第１回路内に流れる前記第１電流及び前記第２電流の大きさを比較し、この比較結果に応じて、前記第２回路をダイオード整流方式、及び同期整流方式のいずれか方式として機能させる、請求項２に記載の整流制御装置。
【請求項４】
前記制御部は、
前記第１電流が前記第２電流の値よりも大きい場合には、前記第２回路を同期整流方式として機能させ、
前記第１電流が前記第２電流の値以下の場合には、前記第２回路をダイオード整流方式として機能させる
請求項３に記載の整流制御装置。
【請求項５】
前記第１回路は、前記第１電流及び第２電流が流れる第１インダクタンスを備え、
前記第２回路は、前記第１インダクタンスとトランスを構成し、前記第１インダクタンスに流れる前記第１電流及び第２電流によって電圧を誘起する第２インダクタンスを備え、
前記第２回路を、前記同期整流方式として機能させる場合、前記第２インダクタンスに誘起された電圧に応じた前記第２誘起電流を前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタから前記負荷に供給し、
前記第２回路を、前記ダイオード整流方式として機能させる場合、前記第２インダクタンスに誘起された電圧に応じた前記第１誘起電流を前記第１ダイオード及び第２ダイオードから前記負荷に供給する、請求項２乃至請求項４のいずれか一項に記載の整流制御装置。
【請求項６】
１次側回路の第１インダクタンスに第１電流を流すことと、
２次側回路に設けられ、前記第１インダクタンスとトランスを構成する第２インダクタンスに誘起された前記第１電流に応じた第１誘起電流を第１ダイオード及び第２ダイオードを用いて負荷に供給することと、
前記１次側回路の第１インダクタンスに第２電流を流すことと、
第２インダクタンスに誘起された前記第２電流に応じた第２誘起電流を第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタによるドレイン電流として負荷に供給することと、
前記第１電流と第２電流とを比較し、比較結果に応じて前記２次側回路に前記第１誘起電流及び前記第２誘起電流のいずれか一方を前記負荷に供給することと、
を備える整流制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、整流制御装置及び整流制御方法に関する。
【背景技術】
【０００２】
従来、例えば、パーソナルコンピュータのＣＰＵを駆動するＰＯＬ電源のバス用電源用として２次側に整流回路を備えたＤＣ−ＤＣコンバータから構成される電源装置が用いられる。
【０００３】
この種の電源装置における２次側の整流回路は、同期整流方式或いはダイオード整流方式のいずれかの方式を備えた構成で実現されている。
【０００４】
ここで、２次側の整流回路からＣＰＵを負荷としてみたとき、この負荷が小さく軽負荷である場合における電流供給効率は、ダイオード整流方式の方が優れており、一方、負荷が大きく重負荷である場合における電流供給効率は同期整流方式の方が優れていることが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２４３６４７号公報
【特許文献２】特開  ２００５−２９５７３１号公報
【特許文献３】特開平１０−１０８４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の構成を備えた２次側の整流回路であるといずれかの方式しか有していないことから負荷の大きさが時間経過と共に変動した場合、この負荷変動によって適切な整流方式を適用できないといった問題がある。
【０００７】
本発明が解決しようとする課題は、負荷の大きさに依存せず適切な整流方式を用いることのできる整流制御装置及び整流制御方法を提供することである。
【課題を解決するための手段】
【０００８】
実施形態の整流制御装置は、第１電流及び第２電流が交互に流れる第１回路と、前記第１回路に流れる前記第１電流に応じて誘起された第１誘起電流をダイオード整流方式にて整流し、前記第２電流に応じて誘起された第２誘起電流を同期整流方式にて整流し、当該第１、第２誘起電流に応じた電圧を外部に印加する第２回路と、前記第１回路内に流れる前記第１電流及び前記第２電流を検知する検知部を有し、当該検知部にて検知した前記第１電流及び前記第２電流の大きさを比較した結果に応じて、前記第２回路をダイオード整流方式、または同期整流方式のいずれかの方式として機能させる制御部と、を備える整流制御装置。
【図面の簡単な説明】
【０００９】
【図１】実施形態の整流制御装置の一例である電源装置を示した回路構成図。
【図２】実施形態の整流制御装置の一例である電源装置における電流供給効率−負荷電流特性を示したグラフ。
【図３】実施形態の整流制御装置の一例である電源装置による動作を示したフローチャート。
【図４】実施形態の整流制御装置の一例である電源装置による動作を示したタイムチャート。
【発明を実施するための形態】
【００１０】
以下、本実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１１】
本実施形態の整流制御装置の一例として、２次側に整流回路を備えた電源装置を挙げて説明する。
【００１２】
１．  電源装置１の構成について  
まず、電源装置１の構成について、図１を用いて説明する。  
図示するように電源装置１は、制御部１０、電源部２０を備える。  
電源部２０は、１次側回路２１、及び２次側回路２２を備える。
【００１３】
１．１．  １次側回路２１の構成について  
１次側回路２１は、電源Ｅ、抵抗素子Ｒｓ、ＭＯＳトランジスタ２１ａ〜２１ｄ、及びインダクタンスＬ１を備える。
【００１４】
ＭＯＳトランジスタ２１ａのドレイン端はノードＮ１に接続され、ソース端はノードＮ２に接続され、ゲート端には制御部１０（ＰＷＭ出力部１６）からのパルス変調信号１（信号ＰＷＭ１）が供給される。
【００１５】
ＭＯＳトランジスタ２１ｂのドレイン端はノードＮ２に接続され、ソース端はノードＮ４に接続され、ゲート端にはＰＷＭ出力部１６からの信号ＰＷＭ２が供給される。
【００１６】
ＭＯＳトランジスタ２１ｃのドレイン端はノードＮ１に接続され、ソース端はノードＮ３に接続され、ゲート端にはＰＷＭ出力部１６からの信号ＰＷＭ３が供給される。
【００１７】
ＭＯＳトランジスタ２１ｄのドレイン端はノードＮ３に接続され、ソース端はノードＮ４に接続され、ゲート端にはＰＷＭ出力部１６からの信号ＰＷＭ４が供給される。
【００１８】
インダクタンスＬ１の一端はノードＮ２に接続され、他端はノードＮ３に接続される。
【００１９】
抵抗素子ＲｓはノードＮ４と電源Ｅとの間に設けられる。
【００２０】
電源Ｅは、内部にスイッチｓｗが設けられる。スイッチｓｗがオンすると、電源Ｅによって電圧Ｖ１が１次側回路２１に供給される。
【００２１】
このような構成において、制御部１０内に設けられたＰＷＭ出力部１６からの信号ＰＷＭ１〜信号ＰＷＭ４によってＭＯＳトランジスタ２１ａ〜２１ｄがオンすると、電圧Ｖ１に応じた所定の入力電流（図中、Ｉ１〜Ｉ８）のそれぞれが（ｉ）ルート、及び（ｉｉ）ルートで１次側回路２１内に流れる。
【００２２】
１．２  ２次側回路２２の構成について  
２次側回路２２は、ＭＯＳトランジスタ２２ａ、２２ｂ、ダイオードＤ１、Ｄ２、インダクタンスＬ２〜Ｌ４、キャパシタ２２ｃ、及び抵抗素子ＲＬを備える。
【００２３】
インダクタンスＬ２の一端及び他端は、ノードＮ５及びＮ８の間に設けられ、またインダクタンスＬ３の一端及び他端は、ノードＮ８及びＮ９の間に設けられる。
【００２４】
これらインダクタンスＬ２、及びＬ３とインダクタンスＬ１によってトランスＴが構成される。トランスＴにおける相互インダクタンスをＭとする。
【００２５】
また、ＭＯＳトランジスタ２２ａのドレイン（ソース）端はノードＮ５に接続され、ソース（ドレイン）端はノードＮ６に接続され、ゲート端に信号ＰＷＭ５が供給される。このＭＯＳトランジスタ２２ａと並列にダイオードＤ１がノードＮ５、Ｎ６間に設けられる。
【００２６】
ＭＯＳトランジスタ２２ｂのドレイン（ソース）端はノードＮ９に接続され、ソース（ドレイン）端はノードＮ６に接続され、ゲート端に信号ＰＷＭ６が供給される。このＭＯＳトランジスタ２２ｂと並列にダイオードＤ２がノードＮ９、Ｎ６間に設けられる。
【００２７】
更に、ノードＮ６とノードＮ７との間にインダクタンスＬ４が設けられ、ノードＮ７とノードＮ８との間にキャパシタ２２ｃが設けられる。これらインダクタンスＬ４とキャパシタ２２ｃによって平滑回路が形成される。
【００２８】
また、キャパシタ２２ｃと並列に抵抗素子ＲＬが接続される。この抵抗素子ＲＬで発生する電圧が、ＣＰＵの電源として供給されることになる。
【００２９】
この構成において、インダクタンスＬ１に流れる（ｉ）ルート及び（ｉｉ）ルートの電流によって２次側回路２２のインダクタンスＬ２及びＬ３に所定の電圧が誘起されることになる。これにより、２次側回路２２には誘起された電圧に応じた電流（以下、負荷電流Ｉ０）が流れる。
【００３０】
例えば、負荷電流Ｉ０は、ＭＯＳトランジスタ２２ａ、２２ｂがオフのとき、（Ｉ）、（ＩＩ）のルートで流れ、このときの、整流方式を「ダイオード整流方式」と呼ぶ。
【００３１】
また、ＭＯＳトランジスタ２２ａ、２２ｂがオンのとき、（Ｉ’）、（ＩＩ’）のルートで負荷電流Ｉ０が流れ、このときの、整流方式を「同期整流方式」と呼ぶ。
【００３２】
１．３  制御部１０について
制御部１０は、ＣＰＵ１１、ＲＡＭ１２、記録装置１３、電流検知部１４、電圧検知部１５、及びＰＷＭ出力部１６を備えている。
【００３３】
ＣＰＵ１１は、システムバスＢＵＳを介して、ＲＡＭ１２、記録装置１３、電流検知部１４、電圧検知部１５、及びＰＷＭ出力部１６に接続される。
【００３４】
ＲＡＭ１２は、作業エリア１２ａを備える。
【００３５】
記録装置１３は、１次側回路２１内に流れる例えば、電流Ｉ１及びＩ２、電流Ｉ３及びＩ４、電流Ｉ５及びＩ６、電流Ｉ７及びＩ８のそれぞれの比較結果に応じて２次側回路２２に設けられた回路を同期整流方式及びダイオード整流方式のいずれかの整流方式に切り替えるための整流方式切替プログラム１３ａが格納されるプログラムエリアを備える。
【００３６】
整流方式切替プログラム１３ａは、ＣＰＵ１１により作業エリア１２ａを用いて起動・実行され、整流方式切替プログラム１３ａに基づいたＣＰＵ１１からの制御信号に従って、回路各部の動作を制御することで後述する整流方式切替処理を実現する。
【００３７】
電流検知部１４は、抵抗素子Ｒｓにて検知した、例えば入力電流Ｉ１、Ｉ２、…、Ｉ８を受信する。
【００３８】
電圧検知部１５は、電源Ｅの内部に設けられたスイッチｓｗがオンし、１次側回路２１に入力電圧Ｖ１が印加されているかを検知し、これをＣＰＵ１１へ通知する。
【００３９】
ＰＷＭ出力部１６は、前述の制御信号に従い、信号ＰＷＭ１、信号ＰＷＭ４の組を出力した後、半周期後に信号ＰＷＭ２、信号ＰＷＭ３の組を出力する他、信号ＰＷＭ１、信号ＰＷＭ４、信号ＰＷＭ５の組を出力した後、半周期後に信号ＰＷＭ２、信号ＰＷＭ３、信号ＰＷＭ６の組を出力する。
【００４０】
上記構成における電源装置１において、ＰＷＭ出力部１６から（１）信号ＰＷＭ１、４が出力された後、（２）その半周期後に信号ＰＷＭ２、３が出力されると、１次側回路２１のＭＯＳトランジスタ２１ａ、２１ｄがオンし、当該ＭＯＳトランジスタ２１ａ、２１ｄがオフした後、ＭＯＳトランジスタ２１ｂ、２１ｃがオンする。
【００４１】
この結果、１次側回路２１を構成するＭＯＳトランジスタ２１ａ、インダクタンスＬ１、及びＭＯＳトランジスタ２１ｄの順（図中、（ｉ）ルート）で例えば入力電流Ｉ１が流れ、次いでこの入力電流Ｉ１がＭＯＳトランジスタ２１ｃ、インダクタンスＬ１、及びＭＯＳトランジスタ２１ｂの順（図中、（ｉｉ）ルート）に流れる。
【００４２】
この入力電流Ｉ１がインダクタンスＬ１を流れることで、２次側のインダクタンスＬ２、及びＬ３に相互インダクタンスＭ及びインダクタンスＬ２、Ｌ３の巻線（例えば、ｎ回）に応じた電圧がノードＮ５、及びノードＮ９間に誘起され、この誘起された電圧に応じた電流が負荷電流Ｉ０としてまずダイオードＤ１、インダクタンスＬ４、抵抗素子ＲＬ、及びインダクタンスＬ３の順に流れ（図中、（Ｉ））、次いで負荷電流Ｉ０がダイオードＤ２、インダクタンスＬ４、抵抗素子ＲＬ、及びインダクタンスＬ３の順に流れる（図中、（ＩＩ））。
【００４３】
これに対して、ＰＷＭ出力部１６から（１）のタイミングで信号ＰＷＭ５が出力されると、１次側回路２１における（ｉ）ルートで、例えば入力電流Ｉ２が流れ、この入力電流Ｉ２に伴ってインダクタンスＬ２、Ｌ３に誘起された電圧に応じた電流（図中、（Ｉ’））が、負荷電流Ｉ０としてＭＯＳトランジスタ２２ａからノードＮ６を経由して抵抗素子ＲＬ、そしてノードＮ８へ流れる。
【００４４】
その後、（２）のタイミングで信号ＰＷＭ６が出力されると、上記（ｉｉ）ルートで流れる入力電流Ｉ２に伴って（ＩＩ’）に示すルートで負荷電流Ｉ０がＭＯＳトランジスタ２２ｂからノードＮ６、抵抗素子ＲＬ、及びノードＮ８へ流れる。
【００４５】
図２は、実施形態の整流制御装置の一例である電源装置における電流供給効率−負荷電流特性を示したグラフである。
【００４６】
具体的には、ダイオード整流方式、及び同期整流方式で抵抗素子ＲＬに流れる負荷電流Ｉ０と、その負荷電流Ｉ０の電流供給効率ηと、の関係を示したグラフである。
【００４７】
ダイオード整流方式を「破線と▲」で記し、同期整流方式を「点線と◆」で記す。また、これら両者の整流方式が交わる交点をＣｐとし、この交点での負荷電流Ｉ０の値を「ｉ０」とする。
【００４８】
例えば、パーソナルコンピュータ内のＣＰＵの駆動に必要とされる負荷電流Ｉ０が低い場合、すなわち軽負荷であると、電流供給効率ηは、ダイオード整流方式の方が同期整流方式よりも高い。
【００４９】
これに対して、パーソナルコンピュータ内のＣＰＵの駆動に必要とされる負荷電流Ｉ０が大きい場合、すなわち重負荷であると、電流供給効率ηは、同期整流方式の方がダイオード整流方式よりも高い。
【００５０】
このように、時間ｔ毎に変化する負荷の重さに応じて、必要とする適切な整流方式が変化してしまう。
【００５１】
そこで、本実施形態では、以下に説明を続けるように、変化する負荷の重さに対して適切な整流方式（図２中、実線：「切り替え方式」と記載）で負荷電流Ｉ０を供給することのできる電源装置１を採用する。
【００５２】
すなわち、負荷電流Ｉ０が、「電流ｉ０」よりも低ければ、ダイオード整流方式を採用し、「電流ｉ０」以上であれば、同期整流方式を採用する、切り替え方式を適用する。
【００５３】
そして、負荷電流Ｉ０が「電流ｉ０」以上であり、重負荷であると、第１次側回路２１に流れる、例えば入力電流Ｉ１と入力電流Ｉ２との間に、Ｉ１＞Ｉ２の関係が成立する。
【００５４】
一方、負荷電流Ｉ０が「電流ｉ０」よりも低く軽負荷であれば、第１次側回路２１に流れる入力電流Ｉ１と入力電流Ｉ２との間に、Ｉ１≦Ｉ２の関係が成立する。
【００５５】
この関係は、入力電流Ｉ３と入力電流Ｉ４、入力電流Ｉ５と入力電流Ｉ６、及び入力電流Ｉ７と入力電流Ｉ８の間においても同様である。
【００５６】
このように構成された電源装置１は、ＣＰＵ１１が整流方式切替プログラム１３ａに記述された命令に従い回路各部の動作を制御し、ソフトウエアとハードウエアとが協働して動作することにより、以下図３、及び図４を参照して述べるようなフローチャート、及びタイムチャートを実現する。
【００５７】
次に、上記構成の電源装置１の動作について説明する。
【００５８】
２．フローチャート  
図３は、電源装置１により実現される整流方式切替処理を示したフローチャートである。
【００５９】
まず、ＣＰＵ１１は、電源Ｅにより１次側回路２１に入力電圧Ｖ１が供給されているかについて電圧検知部１５を用いて検知し（ステップＳ１）、電圧検知部１５から入力電圧Ｖ１を検知しているとの通知を受けると（ステップＳ１、ＹＥＳ）、次いで２次側回路２２の整流方式を設定する。
【００６０】
２次側回路２２をダイオード整流方式に設定するのであれば（ステップＳ２、ＹＥＳ）、まず前述の制御信号に従ってＰＷＭ出力部１６による信号ＰＷＭ１、信号ＰＷＭ４によって同時にＭＯＳトランジスタ２１ａ、及び２１ｄをオンし、次いでＭＯＳトランジスタ２１ａ、及び２１ｄをオフした後、信号ＰＷＭ２、信号ＰＷＭ３によってＭＯＳトランジスタ２１ｂ、及び２１ｃをオンする（ステップＳ３）。
【００６１】
これにより、（ｉ）及び（ｉｉ）のルートで順に入力電流Ｉｓ（ｓ：自然数、以下、単に入力電流とも称する）を１次側回路２１に流し、（Ｉ）及び（ＩＩ）のルートで順に負荷電流Ｉ０を２次側回路２２に流す（図１を参照。）。
【００６２】
ここで、抵抗素子Ｒｓに流れる入力電流Ｉｓを電流検知部１４にて検知し、次いで検知した入力電流Ｉｓを作業エリア１２ａに記録させる（ステップＳ４）。
【００６３】
その後、整流方式を同期整流方式へ切り替える（ステップＳ５）。  
具体的には、制御信号に従ってＰＷＭ出力部１６による信号ＰＷＭ１、信号ＰＷＭ４、及び信号ＰＷＭ５によってＭＯＳトランジスタ２１ａ、２１ｄ、及び２２ａを同時にオンし、次いで信号ＰＷＭ２、信号ＰＷＭ３、及び信号ＰＷＭ６によってＭＯＳトランジスタ２１ｂ、２１ｃ、及び２２ｂを同時にオンすることで（ステップＳ６）、１次側回路２１に（ｉ）及び（ｉｉ）のルートで順に入力電流Ｉｓ＋１を流し、それに併せて、（Ｉ’）及び（ＩＩ’）の順で２次側回路２２に負荷電流Ｉ０を流す。
【００６４】
ここで、ステップＳ４と同様に抵抗素子Ｒｓに流れる入力電流Ｉｓ＋１を電流検知部１４にて検知し、次いで検知した当該入力電流Ｉｓ＋１を作業エリア１２ａに記録させる（ステップＳ７）。
【００６５】
次いで、作業エリア１２ａに記録させた入力電流Ｉｓと入力電流Ｉｓ＋１とでその電流値を比較する（ステップＳ８）。
【００６６】
比較した結果、入力電流Ｉｓ＞入力電流Ｉｓ＋１の関係が成立する場合（ステップＳ９、ＹＥＳ）、２次側回路２２に流れる負荷電流Ｉ０が大きいと判定できるため、当該負荷電流Ｉ０が大きい場合に優れた電流供給効率ηを出力する同期整流方式に切り替える。
【００６７】
つまり、制御信号に従ってＰＷＭ出力部１６により信号ＰＷＭ１、信号ＰＷＭ４及び信号ＰＷＭ５と、信号ＰＷＭ２、信号ＰＷＭ３及び信号ＰＷＭ６と、を交互に出力し（ステップＳ１０）、ＭＯＳトランジスタ２１ａ、２１ｄ及び２２ａと、ＭＯＳトランジスタ２１ｂ、２１ｃ及び２２ｂと、を交互にオンさせる。
【００６８】
つまり、（Ｉ’）及び（ＩＩ’）のルートで抵抗素子ＲＬに負荷電流Ｉ０を供給する。なお、この場合、１次側回路２１には、ステップＳ６における入力電流Ｉｓ＋１が流れることになる。
【００６９】
一方、比較した結果、Ｉｓ≦Ｉｓ＋１の関係が成立する場合（ステップＳ９、ＮＯ）、２次側回路２２に流れる負荷電流Ｉ０が小さいと判定できるため、当該負荷電流Ｉ０が小さい場合に優れた電流供給効率ηを出力するダイオード整流方式に切り替える。
【００７０】
すなわち、制御信号に従ってＰＷＭ出力部１６により信号ＰＷＭ１及び信号ＰＷＭ４と、信号ＰＷＭ２及び信号ＰＷＭ３と、を交互に出力し（ステップＳ１１）、ＭＯＳトランジスタ２１ａ及び２１ｄと、ＭＯＳトランジスタ２１ｂ及び２ｃとを交互にオンさせることで、２次側回路２２に（Ｉ）及び（ＩＩ）のルートで抵抗素子ＲＬに負荷電流Ｉ０を供給する。なお、この場合、１次側回路２１には、ステップＳ４における入力電流Ｉｓが流れることになる。
【００７１】
その後、電流検知部１４にて入力電流Ｉｓの値が変動したと判断すると（ステップＳ１２、ＹＥＳ）、再度電流供給効率ηが適切な整流方式を選択する処理に移る。
【００７２】
具体的には、ｓの値を「＋２」した後（ステップＳ１３）、２次側回路２２をステップＳ５と同様に同期整流方式として機能させる。
【００７３】
すなわち、制御信号に従ってＰＷＭ出力部１６により、まず信号ＰＷＭ１、信号ＰＷＭ４、及び信号ＰＷＭ５によってＭＯＳトランジスタ２１ａ、２１ｄ、及び２２ａを同時にオンし、次いでＭＯＳトランジスタ２１ａ、２１ｄ、及び２２ａをオフさせた後、信号ＰＷＭ２、信号ＰＷＭ３、及び信号ＰＷＭ６によってＭＯＳトランジスタ２１ｂ、２１ｃ、及び２２ｂを同時にオンさせることで２次側回路２２を同期整流方式（ステップＳ１４、Ｓ１５）として機能させる。
【００７４】
この場合も（ｉ）及び（ｉｉ）のルートで順に流れる入力電流Ｉｓを１次側回路２１に流し、これら入力電流Ｉｓに併せて（Ｉ’）及び（ＩＩ’）の順で２次側回路２２に負荷電流Ｉ０を流す。
【００７５】
上記同様、抵抗素子Ｒｓに流れる入力電流Ｉｓを検知した後、当該入力電流Ｉｓを作業エリア１２ａに記録させ（ステップＳ１６）、次いで２次側回路２２をダイオード整流方式に切り替え（ステップ１７）、信号ＰＷＭ１及び信号ＰＷＭ４と、信号ＰＷＭ２及び信号ＰＷＭ３と、を交互に出力することで、抵抗素子Ｒｓに流れる入力電流Ｉｓ＋１を検知、作業エリア１２ａにこの入力電流Ｉｓ＋１を記録させる（ステップ１８、Ｓ１９）。
【００７６】
その後、作業エリア１２ａに記録された入力電流Ｉｓと入力電流Ｉｓ＋１とを比較し（ステップＳ２０）、上述したステップＳ９以降の動作を実行する。すなわち比較結果から、現在の２次側回路２２にとって最適な整流方式を設定する（ステップＳ９〜Ｓ１１）。
【００７７】
また、ステップＳ１２にて、１次側回路２１に流れる入力電流Ｉｓ（入力電流Ｉｓ＋１）に変動がないようであれば（ステップＳ１２、ＮＯ）、それまでの整流方式を採用する。すなわち、それまでの整流方式が同期整流方式であれば、ステップＳ１０の処理に戻り、一方それまでの整流方式がダイオード整流方式であれば、ステップＳ１１の処理に戻る。
【００７８】
３．タイムチャート  
次に、図４に示すタイムチャートを用いて電源装置１の動作について説明する。
【００７９】
図４の縦軸に、電源Ｅから１次側回路２１に供給される入力電圧Ｖ１、信号ＰＷＭ１及び信号ＰＷＭ４、信号ＰＷＭ２及び信号ＰＷＭ３、信号ＰＷＭ５及び信号ＰＷＭ６、並びに負荷電流Ｉ０を示し、横軸に時間ｔを示す。
【００８０】
まず、ＣＰＵ１１は、時間ｔ０にて電圧検知部１５から入力電圧Ｖ１を検知したことの通知を受けると（ステップＳ０）、同時間ｔ０でＰＷＭ出力部１６を介して信号ＰＷＭ１及び信号ＰＷＭ４を出力し、次いで時間ｔ１にてＰＷＭ信号２及び信号ＰＷＭ３を出力することでＭＯＳトランジスタ２１ａ及び２１ｄ、ＭＯＳトランジスタ２１ｂ及び２１ｃを交互にオンさせる（ステップＳ３）。
【００８１】
ここで、２次側回路２２をダイオード整流方式として機能させた場合において、時間ｔ０〜ｔ２の間に抵抗素子Ｒｓに流れる電流Ｉ１を電流検知部１４にて検知し、検知した当該電流Ｉ１を作業エリア１２ａに記録させる（ステップＳ４）。
【００８２】
その後、同期整流方式に切り替える（ステップＳ５）。  
すなわち、時間ｔ２にてＰＷＭ出力部１６から信号ＰＷＭ１、信号ＰＷＭ４及び信号ＰＷＭ５を出力し、次いで時間ｔ３にて信号ＰＷＭ２、信号ＰＷＭ３及び信号ＰＷＭ６を出力することでＭＯＳトランジスタ２１ａ、２１ｄ及び２２ａ、並びにＭＯＳトランジスタ２１ｂ、２１ｃ及び２２ｂを順にオンさせる（ステップＳ６）。
【００８３】
ここで、２次側回路２２を同期整流方式として機能させた場合における、時間ｔ２〜ｔ４の間に抵抗素子Ｒｓに流れる電流Ｉ２について電流検知部１４を介して検知し、当該検知した電流Ｉ２を作業エリア１２ａに記録させる（ステップＳ７）。
【００８４】
その後、時間ｔ２及びｔ４にてそれぞれ作業エリア１２ａに記録した電流Ｉ１とＩ２とを比較した結果（ステップＳ８）、ＣＰＵ１１により電流Ｉ１≦電流Ｉ２の関係が成立すると判定したため（ステップＳ９、ＮＯ）、時間ｔ４〜時間ｔ６に掛けて２次側回路２２を再度ダイオード整流方式として機能させる。すなわち、（Ｉ）、（ＩＩ）のルートで負荷電流Ｉ０を２次側回路２２に流す。
【００８５】
この際、１次側回路２１では、信号ＰＷＭ１及び信号ＰＷＭ４と、信号ＰＷＭ２及び信号ＰＷＭ３と、を交互に出力することで電流Ｉ１が流れることになる（ステップＳ１１）。
【００８６】
その後、時間ｔ６にて負荷電流Ｉ０の変動（図中、「負荷変動」と記載）に伴った電流Ｉ１の変動を電流検知部１４にて検知すると（ステップＳ１２、ＹＥＳ）、最適な電流供給効率ηを再度設定するべく２次側回路２２をまずは同期整流方式として機能させる（ステップＳ１４）。
【００８７】
具体的には、上述したように時間ｔ２〜ｔ４と同一の動作を再度実行することで、１次側回路２１に流れる電流Ｉ３を検知・記録する（ステップＳ１５、Ｓ１６）。
【００８８】
次いで、次の時間ｔ８〜ｔ１０までの期間、２次側回路２２をダイオード整流方式として機能させる（ステップＳ１７）。つまり、時間ｔ０〜ｔ２と同一の動作を再度実行することで、１次側回路２１に流れる電流Ｉ４を検知・記録する（ステップＳ１８、Ｓ１９）。
【００８９】
その後、ＣＰＵ１１によりＩ３＞Ｉ４の関係が成立すると判定したので（ステップＳ９、ＹＥＳ）、負荷変動が発生するまでの期間（ここでは、時間ｔ１０〜時間ｔ１２）は、再度時間ｔ６〜ｔ８と同一の動作を繰り返し実行する（ステップＳ１０）。すなわち、電流Ｉ３を第１次側回路２１に流しつつ、２次側回路２２に（Ｉ’）、（ＩＩ’）のルートで負荷電流Ｉ０を流す。
【００９０】
その後、負荷変動に伴った入力電流（例えば電流Ｉ３、電流Ｉ５、電流Ｉ８）の変動を時間ｔ１２、ｔ１８、ｔ２４で電流検知部１４にて検知する度、上述したようにＰＷＭ出力部１６から適宜信号ＰＷＭ１〜信号ＰＷＭ６と、信号ＰＷＭ１〜信号ＰＷＭ４と、を交互に出力し、第１次側回路２１内に流れる電流（電流Ｉ５と電流Ｉ６、電流Ｉ７と電流Ｉ８）を比較することで、２次側回路２２に適切な整流方式を適用する。
【００９１】
すなわち図４に示すように、時間ｔ６、時間ｔ１２において発生した負荷変動で徐々にパーソナルコンピュータのＣＰＵを駆動させるために必要な負荷電流Ｉ０が大きくなり、重負荷へと偏移すると電流供給効率ηの高い同期整流方式を選択する。
【００９２】
一方、時間ｔ０及び時間ｔ１８において発生した負荷変動にて必要な負荷電流Ｉ０が小さくなり、軽負荷に偏移した場合には、軽負荷で効率よく電流供給可能なダイオード整流方式を自動的に選択する。
【００９３】
したがって、電源装置１によれば、１次側回路２１とこの１次側回路２１に流れる電流Ｉ１（Ｉ３、Ｉ５、Ｉ７）と電流Ｉ２（Ｉ４、Ｉ６、Ｉ８）とにより２次側回路２２にそれぞれ誘起された電圧に応じた電流を、当該２次側回路２２に負荷電流Ｉ０として流す。
【００９４】
そして、「負荷変動」の度に電流Ｉ１と電流Ｉ２、…電流Ｉ７と電流Ｉ８とを比較して、比較の結果、例えば電流Ｉ１≦電流Ｉ２であれば、２次側回路２２内に設けられたＭＯＳトランジスタ２２ａ、２２ｂをオフし、これらＭＯＳトランジスタ２２ａ、及び２２ｂに並列に接続されるダイオードＤ１、Ｄ２を用いたダイオード整流方式で抵抗素子ＲＬに負荷電流Ｉ０を供給し、一方、比較の結果、例えば電流Ｉ１＞電流Ｉ２であれば、オンさせたＭＯＳトランジスタ２２ａ、２２ｂを用いた同期整流方式にて抵抗素子ＲＬに負荷電流Ｉ０を供給する。
【００９５】
これによれば、負荷変動の度に検知・記録した例えば入力電流Ｉ１、入力電流Ｉ２を比較することで、当該比較結果に応じた適切な整流方式を２次側回路２２に自動的に設定することができる。つまり、抵抗素子ＲＬの変動に依存せず適切な整流方式を採用することができる。
【００９６】
そして、電源装置１であれば、例えばパーソナルコンピュータのＣＰＵが軽負荷であり、抵抗素子ＲＬに流れる負荷電流Ｉ０が小さい場合には、当該軽負荷で効率のよい電流供給を可能とするダイオード整流方式を自動的に選択し、一方、ＣＰＵが重負荷で、抵抗素子ＲＬに流れる負荷電流Ｉ０が大きい場合には、当該重負荷で効率のよい電流供給を可能とする同期整流方式を自動的に選択することにより、適切な整流方式を抵抗素子ＲＬに併せて設定することができる。
【００９７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００９８】
１…電源装置、１０…制御部、１１…ＣＰＵ、１２…ＲＡＭ、１２ａ…作業エリア、１３…記録装置、１３ａ…整流方式切替プログラム、１４…電流検知部、１５…電圧検知部、１６…ＰＷＭ出力部、２０…電源部、２１…１次側回路、２１ａ〜２１ｄ…ＭＯＳトランジスタ、２２…２次側回路、２２ａ、２２ｂ…ＭＯＳトランジスタ、２２ｃ…キャパシタ、Ｄ１、Ｄ２…ダイオード、Ｉ０…負荷電流、Ｉ１〜Ｉ４…電流、Ｉｓ、Ｉｓ＋１…電流、Ｌ１〜Ｌ４…インダクタンス、Ｎ１〜Ｎ９…ノード、Ｅ…電源、Ｖ１…入力電圧。
【図１】
2019161992.tif 000003
【図２】
2019161992.tif 000004
【図３】
2019161992.tif 000005
【図４】
2019161992.tif 000006