(57)【要約】      （修正有）【課題】検出感度を保ちながら、小型化、薄型化の磁気センサを提供する。【解決手段】ＡＳＩＣの絶縁保護被膜上面に形成する絶縁性レジスト３４からなる基板皮膜１１の厚みは１μｍ〜２０μｍとし、その基板皮膜上に深さ１μｍ〜２０μｍの溝１２を取り付け、その溝面に沿って検出コイル３の一部あるいは全部を埋設するように素子を形成し、素子とＡＳＩＣ４の電極はＡＳＩＣ絶縁性保護被膜４１および基板皮膜１１を貫通するスルーホール方式の電極接合部を介して電気接続し、ＡＳＩＣ表面からの素子部の厚みが２０μｍ以下とする。【選択図】図２
2019191016.tif 000002
【特許請求の範囲】
【請求項１】
磁性ワイヤと前記磁性ワイヤを周回する検出コイルと電極とからなる磁界検出素子を有する超薄型高感度磁気センサにおいて、
特定用途向け集積回路（以下、ＡＳＩＣという。）と前記ＡＳＩＣの配線平面上の電極と電極外を保護する絶縁保護被膜とＡＳＩＣの配線平面上の全面に形成された絶縁性レジスト層とからなる基板の絶縁性レジスト層に溝を形成して、前記溝部に沿って前記磁界検出素子を形成することを特徴とする超薄型高感度磁気センサ。
【請求項２】
請求項１に記載されている超薄型高感度磁気センサにおいて、
前記磁性ワイヤは、直径２０μm以下で、導電性と２０Ｇ以下の異方性磁界を有し、かつ少なくとも円周方向スピン配列を持つ表面磁区構造を有しており、前記検出コイルは、コイルビッチが１０μｍ以下であることを特徴とする超薄型高感度磁気センサ。
【請求項３】
請求項１に記載されている超薄型高感度磁気センサにおいて、
前記レジスト層の厚みは前記磁性ワイヤを整列する溝の深さと同一であることを特徴とする超薄型高感度磁気センサ。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載されている超薄型高感度磁気センサにおいて、
前記電極は、前記絶縁保護被膜および前記レジスト層を貫いて前記ＡＳＩＣの素子連結用電極と直接接合していることを特徴とする超薄型高感度磁気センサ。
【請求項５】
請求項１乃至請求項４のいずか１項に記載されている超薄型高感度磁気センサにおいて、
前記ＡＳＩＣは、前記磁界検出素子の前記磁性ワイヤに０．２ＧＨｚ〜４．０ＧＨｚの換算周波数のパルス電流を流す手段と前記磁性ワイヤにパルス電流を流した時に前記検出コイルに生じるコイル電圧を検知する手段と前記コイル電圧を外部磁界Ｈに比例する電気信号に変換する手段を有することを特徴とする超薄型高感度磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁界検出素子と特定用途向け集積回路（以下、ＡＳＩＣという。）との一体形成により磁気センサのサイズや厚みを超小型化する技術に関するものである。
より具体的には、磁性ワイヤと磁性ワイヤを周回する検出コイルと電極とを備えている磁界検出素子に代表されるＧＳＲ素子、ＭＩ素子に関するものである。
ここで、ＧＳＲ素子とは超高速スピン回転効果（  英語表記；ＧＨｚ  Ｓｐｉｎ  Ｒｏｔａｔｉｏｎ  ｅｆｆｅｃｔ）を基礎にした高感度マイクロ磁気センサであるＧＳＲセンサ用素子である。
ＭＩ素子とは磁化の回転現象を活用し磁気交流抵抗効果（Magneto-Impedance）を基礎にした高感度マイクロ磁気センサであるＧＳＲセンサ用素子である。
【背景技術】
【０００２】
高感度マイクロ磁気センサには、ホールセンサ、ＧＭＲセンサ、ＴＭＲセンサ、高周波キャリアセンサ、横型ＦＧセンサ、縦型ＦＧセンサ、ＭＩセンサ、ＧＳＲセンサ、などがある。現在、これらのセンサは、スマートフォン、自動車、医療、ロボットなどに広く採用されている。ホールセンサ、ＧＭＲセンサ、ＴＭＲセンサ、高周波キャリアセンサは、ＡＳＩＣと素子が一体化されており、小型化、薄型化が実現しているが、検出感度の改善が課題となっている。一方、横型ＦＧセンサ、縦型ＦＧセンサ、ＭＩセンサ、ＧＳＲセンサは、高い検出感度を有するが、素子とＡＳＩＣが二つの部品に分かれており、サイズ面の小型化が課題となっている。ＧＳＲセンサ（特許文献１）は、感度面とサイズ面において優れており、素子とASICの一体化による  GSRセンサの小型化、薄型化は最も注目されている課題である。
【０００３】
現在、カテーテルなどのような生体内モーションデバイスに磁気センサを搭載して位置や方位を求めて、その測定値を活用したリモートコントロール治療を実現するための研究（特許文献２、３）が進んでいる。
生体内モーションデバイスに搭載するためには、センササイズを極限的に小さくする必要がある。一般的にはセンササイズが小さいほど、それに反比例して検出感度が低下するので、必要な検出感度を保ちながら小型化するのは難しい。例えばカテーテルに搭載する場合には、サイズ面では幅０．１ｍｍ、長さ０．３ｍｍ、厚み０．０５ｍｍ程度の超小型サイズで、磁界検出力の面では０．１ｍＧから１ｍＧ程度の優れた超高感度性能を兼ね合わせ持つ磁気センサの開発が期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５８３９７５号
【特許文献２】特開２０１５−１３４１６６号公報
【特許文献３】特開２０１７−１２８４０号公報
【特許文献４】特開２０１４−１５３３０９号公報
【特許文献５】再表２０１４−０４２０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
磁気センサを小型化するために、ＧＳＲ素子やＭＩ素子の小型化、ＡＳＩＣの小型化および両部品の接合方法（特許文献４）など多面的に取り組まれている。しかし、いずれの取り組みも素子とＡＳＩＣを別々に分けて２部品として製造してから、両者を接合しているために小型化、特に厚みの縮小という点で限界があった（特許文献４および特許文献５）。
【課題を解決するための手段】
【０００６】
本発明者は、ＡＳＩＣとＧＳＲ素子、ＭＩ素子（以下、素子という。）との接合について鋭意検討した結果、ＡＳＩＣ本体の絶縁保護被膜上に、所定の厚みの絶縁性レジスト層（以下、レジスト層という。）を直接形成し、そのレジスト層に、磁性ワイヤを配列する溝を取り付け、磁性ワイヤとその磁性ワイヤを周回する検出コイルおよび電極からなる素子を一体形成することにより小型化、薄型化できることに想到した。
【０００７】
ＡＳＩＣ の保護被膜としては、ＳｉＯ２、Ａｌ２Ｏ３などの酸化物およびＳｉＮなどの窒化物が使用されているが、その保護被膜の上に所定の厚さの絶縁性レジストを塗布してそれを基板として素子の形成を試みた。素子をＡＳＩＣ表面上の２層構造を持つ絶縁層に直接形成する場合に、素子の製造プロセスには、マイクロ溝の加工、反応性イオンエッチング処理、ＣＦ４ガスプラズマ処理、レジスト加熱キュア処理、酸やアルカリを使う現像処理などの工程が含まれており、それらの工程がＡＳＩＣ表面の絶縁保護被膜とＡＳＩＣ回路の機能性の損傷する危険があるが、絶縁性レジストの厚みを１μm以上で２０μm以下にした場合、それらの損傷は生じず、素子の形成が可能であることを見出した。  
これに対して、ＳｉＯ２などの絶縁保護被膜を厚く形成してその上に素子を形成する方法は、保護被膜内部に生じる内部応力が増加して安定した膜品質を得る上で難点があり、２層の絶縁被膜構造を採用する本発明の製造方法の方が、品質面で有利である。
【０００８】
またＡＳＩＣの電極と素子の電極を接合するために、レジスト層を貫通するスルーホール式の接合を採用した。これにより、ワイヤボンディングが省略されて、ノイズが低減した。さらに電極のサイズを小さくすることができ、素子全体の面積を小さくできる。
【０００９】
レジスト層の厚みと溝の深さとホールの深さを同一とすることで、製造品質を改善できることを見出した。溝加工とホール加工を一回の反応性イオンエッチング処理で形成できる。また一回の下コイル配線加工処理で、溝面の下コイル、電極配線を一度の配線処理で実施できるので工程のバラツキが著しく軽減できるからである。
【発明の効果】
【００１０】
本発明によれば、ＧＳＲセンサ、ＭＩセンサの超薄型化、超小型化が可能になる。
【図面の簡単な説明】
【００１１】
【図１】実施形態および実施例におけるＡＳＩＣ一体型超薄型高感度磁気センサおよびＧＳＲ素子の平面図である。
【図２】図１のＡ１−Ａ２線における断面図である。
【図３】図１のＢ１−Ｂ２線における断面図である。
【図４】実施形態および実施例における電子回路の図である。
【図５】素子にパルス電流を通電した時の通電時間の経過とパルス電流の印可との関係図である。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態は次の通りである。
本発明の超薄型高感度磁気センサは、特定用途向け集積回路（以下、ＡＳＩＣという。）とＡＳＩＣの配線平面上に形成された絶縁保護被膜と絶縁保護被膜上に形成された絶縁性レジスト層とからなる基板上に、磁性ワイヤと磁性ワイヤを周回する検出コイルと電極とからなる磁界検出素子を形成することからなっている。
磁性ワイヤは、直径２０μm以下で、導電性と２０Ｇ以下の異方性磁界を有し、かつ円周方向スピン配列を持つ表面磁区と軸方向にスピン配列を持つ中央部コア磁区の２相の磁区構造を有している。検出コイルは、コイルピッチ１０μｍ以下である。
電極は、絶縁性レジスト層を貫いて素子の電極とＡＳＩＣ面上の電極をスルーホール方式で直接接合する。
【００１３】
本発明によれば、ＡＳＩＣ表面の絶縁保護被膜上に磁界検出素子の基板皮膜としての機能を果たすことができる厚みの絶縁レジスト層（以下、レジスト層という。）を形成し、そのレジスト層を基板皮膜として用いる。レジスト層に溝を取り付け、溝に磁性ワイヤを整列させてそれにコイルを巻き付けて磁界検出素子を作製する。このようにすることにより、磁界検出素子とＡＳＩＣと一体形成したセンサは超薄型化が可能となる。
【００１４】
また、本発明の超薄型高感度磁気センサのＡＳＩＣは、ＧＳＲセンサの場合には磁界検出素子の磁性ワイヤに０．２ＧＨｚ〜４．０ＧＨｚの換算周波数のパルス電流を流す手段と、磁性ワイヤにパルス電流を流した時に生じるコイル電圧を検知する手段と、コイル電圧を外部磁界Ｈに比例する電気信号に変換する手段を有する。ここで、換算周波数とは、パルス立上りまたは立下り時間Δｔ秒を高周波の波の一部と見なして、ｆ＝１／２Δｔで定義したものである。Δｔ＝０．５ｎ秒の場合、換算周波数は１ＧＨｚとなる。
【００１５】
また、本発明の超小型高感度磁気センサのレジスト層の厚みは、１μｍ〜２０μｍからなり、レジスト層の厚みと溝の深さが同等であることが好ましい。
本発明によれば、レジスト層は磁性ワイヤを収める溝を付けられるだけの厚みを必要とし、磁性ワイヤの直径は１μｍ〜２０μｍである。
また、絶縁保護被膜の厚みは、一般的にはＡＳＩＣの保護機能を有するのに十分な厚さを確保することでよい。
【００１６】
さらに、本発明の超小型高感度磁気センサは、磁界検出素子はレジスト層の上面から深さ１μｍ〜２０μｍの溝を配置し、磁性ワイヤの一部又は全部が埋設されている。
【００１７】
以下に、ＡＳＩＣ一体型超薄型高感度磁気センサ（以下、磁気センサという。）と磁界検出素子（以下、素子という。）の平面図を図１に示し、その平面図のＡ１−Ａ２線の断面図を図２に、Ｂ１−Ｂ２線の断面図を図３に示して、本発明の実施形態について詳細に説明する。
本説明では、磁性ワイヤは１本からなり、絶縁保護被膜とレジスト層の２層からなる形態について説明する。本発明の磁気センサは、素子１とＡＳＩＣ４およびＡＳＩＣ４の外部配線用電極４４からなる。  
【００１８】
＜磁気センサ＞
磁気センサを構成する素子１は、ＡＳＩＣ４の絶縁保護被膜４１の上に形成される基板皮膜（レジスト層）１１の上に１本の磁性ワイヤ２とその磁性ワイヤを周回する１個のコイル３およびワイヤ通電用の２個のワイヤ電極２３とコイル電圧検出用の２個のコイル電極３５ならびに磁性ワイヤ２のワイヤ端子２４とワイヤ電極２３とのワイヤ接続部２５、素子側のワイヤ電極２３とＡＳＩＣ側の素子連結用のワイヤ電極４２とのスルーホール方式の電極接合部４３からなる。同様に検出コイル３とコイル検出コイル３５から接続されているコイル電極３５および素子側のコイル電極３５とＡＳＩＣ側の素子連結用のコイル電極とのスルーホール方式の接合部からなる。
そして、ＡＳＩＣ４は、素子１との間は２個のコイル電極および２個のワイヤ電極がそれぞれスルーホール方式の電極接合部により接続されて、素子にパルス電流を流したときに検出コイルに生じるコイル電圧を検知し、コイル電圧を外部磁界に変換する電子回路からなる。また、ＡＳＩＣには４個の外部配線用電極４４が配置されている。
【００１９】
ここで、ＧＳＲセンサにおける検知したコイル電圧から外部磁界を求める方法について説明する。
外部磁界Ｈとコイル電圧Ｖｓは、次式（１）のような数学的関係で表され、本関係式を使って外部磁界Ｈに変換するものである。
Ｖｓ＝Ｖ０・２Ｌ・πＤ・ｐ・Ｎｃ・ｆ・ｓｉｎ（πＨ／２Ｈｍ）    （１）
ここで、Ｖｓはコイル出力電圧、Ｖ０は比例定数、Ｌはワイヤの長さ、Ｄはワイヤの直径、ｐはパルス電流の表皮深さ、Ｎｃはコイルの巻き数、ｆはパルス周波数、Ｈｍはコイル出力電圧が最大値を取る時の外部磁界強度である。
【００２０】
＜素子の構造＞
素子１の構造は、図１〜図３に示すとおりである。
素子１のサイズは、幅０．０７ｍｍ〜０．４ｍｍ、長さ０．２５ｍｍ〜１ｍｍである。厚みは１０μｍ〜２０μｍである。よって、ＡＳＩＣ４の厚みが３０μｍ〜１００μｍであることからセンサの厚みは４０μｍ〜１２０μｍとなる。
素子１には、磁性ワイヤ２が整列できるように幅１０μｍ〜２０μｍ、深さ１μｍ〜２０μｍの溝１２がレジスト層１１に形成されている。
【００２１】
＜磁性ワイヤ＞
磁性ワイヤ２は、ＣｏＦｅＳｉＢ合金の直径１μｍ〜２０μｍである。磁性ワイヤ２の周囲は絶縁性材料、例えば絶縁性ガラス材料で被覆されていることが好ましい。長さは０．０７ｍｍ〜１ｍｍである。
磁性ワイヤ２の異方性磁界は２０Ｇ以下で、円周方向スピン配列を持つ表面磁区と軸方向にスピン配列を持つ中央部コア磁区の２相の磁区構造を有する。少なくとも円周方向スピン配列を持つ表面磁区を有することが重要である。
【００２２】
＜検出コイル＞
検出コイル３は、コイル巻き数は６回〜１８０回、コイルピッチは０．２μｍ〜１０μｍである。検出コイル３と磁性ワイヤ２との間隔は０．２μｍ〜３μｍである。コイル平均内径は２μｍ〜２５μｍである。
【００２３】
＜素子の製造方法＞
ＡＳＩＣの表面の絶縁保護被膜４１に絶縁性レジスト層からなる基板皮膜１１を形成し、その基板皮膜１１に深さ１μｍ〜２０μｍの溝を取り付け、溝面に沿って磁性ワイヤの一部〜全部を埋設するように素子１を形成することによってＡＳＩＣ表面から素子部１の厚みを２０μｍ以下にすることができる。さらにＡＳＩＣの厚みを３０μｍ〜５０μｍとすることによりセンサ全体の厚みを５０μｍ〜７０μｍ程度とすることができる。
【００２４】
ここで、ＡＳＩＣ４の絶縁保護被膜４１の厚みはＡＳＩＣ４の電気的絶縁性と素子１の形成過程における物理的化学的に耐えられる限り薄くてもよい。
【００２５】
３次元フォトリソ技術でレジスト層１１に形成されている溝１２に沿って下コイル３１を、レジスト層１１の上に電極配線を同時に行う。
次いで、磁性ワイヤ２を溝１２に沿って設置した後、レジスト層１１の全面にレジストを塗布して磁性ワイヤ２は溝１２内に固定する。この塗布の際に磁性ワイヤ２の上部は薄く塗布する。その後、そこに上コイル３２を３次元フォトリソ技術で形成する。
【００２６】
ここで、ＡＳＩＣ面の絶縁保護被膜４１とレジスト層１１の２層からなる基板皮膜１１ａを用いることにより、マイクロ溝加工、レジスト加熱キュア処理、酸やアルカリを使う現像処理などの工程における耐性とＡＳＩＣ回路の機能性低下の防止が可能となる。また2層からなる基板皮膜１１ａは、ＡＳＩＣの保護機能と必要な厚さを確保して素子形成を可能とする機能とを分けることによって、製造が一層のＳｉＯ２被膜やＳｉＮ被膜に比べて容易となっている。
なお、ガラス被覆していない磁性ワイヤ２を用いる場合には、下コイル３１と磁性ワイヤ２とが電気的な接触が生じないように予め絶縁性材料を塗布する。
【００２７】
検出コイル３の作製は、レジスト層１１に形成された溝１２の溝面および溝１１の両側に沿って凹形状の下コイル３１が形成される。凸形状の上コイル３２はジョイント部３３を介して下コイル３１と電気的接合がされ、らせん状の検出コイル３となる。
【００２８】
磁性ワイヤ２の端部については、絶縁性被膜材のガラスを除去して金属蒸着による電気的接続をできるようにする。
【００２９】
＜磁性ワイヤとコイルの配線構造＞
磁性ワイヤ２と検出コイル３の配線構造について、図１を用いて説明する。
磁性ワイヤ２の配線構造は、磁性ワイヤ２の両端にそれぞれワイヤ端子２４を形成し、ワイヤ電極接続部２５を介してワイヤ電極２３に接続される。
【００３０】
検出コイル３の配線構造は、検出コイル３と検出コイル３の両端部から接続される２個のコイル電極３５とからなる。
【００３１】
素子側の電極とＡＳＩＣ側の電極とは、図３の例に示すように絶縁保護被膜４１およびレジスト層１１を貫通するスルーホール方式の接合部４３を介して電気的に接続される。
図３は、素子側のワイヤ電極２３はレジスト層１１および絶縁保護被膜４１を貫通するスルーホール方式の電極接合部４３を介してＡＳＩＣ側のワイヤ電極４２と接続されていること示している。
同様に、素子側のコイル電極とＡＳＩＣ側のコイル電極とはレジスト層１１を貫通する電極接合部を介して接続されている。
【００３２】
＜電子回路＞  
電子回路５は、特許文献１に記載のパルス対応型バッファー回路を参照し、図４に示す。
電子回路５は、コイル電圧を出力する素子５２が接続されており、その素子５２にパルス電流を発信するパルス発振回路５１、コイル電圧を入力する入力回路５３、パルス対応型バッファー回路５４、コイルの立ち上がりパルス出力波形のピーク電圧を検波する電子スイッチ５６とピーク電圧を保持する容量４ｐＦ〜１００ｐＦのコンデンサ５７からなるサンプルホールド回路５５、および増幅器５８のプログラミングアンプにて増幅してＡＤ変換を行なう。２本のワイヤにて信号を外部の信号処理装置に転送する。
なお、コイル電圧のＩＲドロップの影響が少ない場合はパルス対応型バッフアー回路を省略してもよい。
【００３３】
ＡＤ変換は１４ビット〜１６ビットである。電子スイッチのｏｎ−ｏｆｆを細かくするためにはコンデンサ容量は４ｐＦ〜８ｐＦが好ましい。
【００３４】
パルス電流の換算周波数は０．２ＧＨｚ〜４ＧＨｚにて、パルス電流の強度は５０ｍＡ〜２００ｍＡ、パルス通電時間は２ｎｓｅｃ以下である。図５には、素子にパルス電流を通電した時の通電時間の経過とパルス電流の印可との関係を表している。この図５の例では、０．５ｎｓｅｃで立ち上がり、その印可状態で所定のパルス時間０．５ｎｓｅｃを保持し、０．５ｎｓｅｃで立ち下がる。
【００３５】
コイル出力は正弦波出力にて測定レンジ３Ｇ〜１００Ｇで、その感度は５０ｍＶ／Ｇ〜３V／Ｇである。そのコイル出力の直線性は０．０３％以下である。
【実施例】
【００３６】
実施例に係るＡＳＩＣ一体型超小型高感度磁気センサであるＧＳＲセンサとＧＳＲセンサ素子の平面図を図１に示し、その平面図のＡ１−Ａ２線の断面図を図２に、Ｂ１−Ｂ２線の断面図を図３に示して、本発明の実施例について説明する。
ここで、ＧＳＲセンサの構成および素子の構成、電子回路は上述の実施形態による。
【００３７】
素子１のサイズは、幅０．１０ｍｍ、長さ０．４０ｍｍからなる。厚みはＡＳＩＣ４の厚み５０μｍ、絶縁保護被膜４１およびレジスト層１１の厚みとの合計１１ａが８μｍで、素子の凸部の厚みが２μｍ、これらを合計したセンサの厚みは６０μｍである。
【００３８】
磁性ワイヤ２は、ＣｏＦｅＳｉＢアモルファス合金の直径１０μｍである。磁性ワイヤ２の周囲は絶縁性ガラスで被覆されている。長さは０．４０ｍｍである。
磁性ワイヤ２の異方性磁界は１５Ｇで、円周方向スピン配列を持つ表面磁区と軸方向にスピン配列を持つ中央部コア磁区の２相の磁区構造を有している。
【００３９】
検出コイル３は、コイル巻き数は１００回、コイルピッチは５μｍである。コイル３と磁性ワイヤ２との間隔は２μｍで、コイル平均内径は１２μｍである
【００４０】
ＡＳＩＣ上面の絶縁保護被膜４１に厚み７μｍのレジスト層１１を形成し、そこにレジスト層の厚みと同じ深さ７μｍの溝を取り付け、素子１を作製する。
【００４１】
電子回路５のコンデンサ５７の静電容量は６ｐＦである。パルス電流の換算周波数は１．５ＧＨｚにて、パルス電流の強度は５０ｍＡ、パルス時間は１ｎｓｅｃである。立ち上がりパルスのピーク電圧のタイミングを検波する。電子スイッチはｏｎ−ｏｆｆからなりその開閉時間は０．１ｎｓｅｃで繰り返す。電子回路５のＡＤ変換は１６ビットである。
【００４２】
コイル出力は、測定レンジ３Ｇで、その感度は１０００ｍＶ／Ｇである。直線性は０．２５％である。
【産業上の利用可能性】
【００４３】
本発明は、素子とＡＳＩＣとを一体化してＧＳＲセンサの超薄型化・超小型化を実現するもので、生体内のモーションデバイスのように超小型で高性能を要求される用途での使用が期待される。
【００４４】
本発明は、自動車用あるいはウェアラブルコンピュータ用などの小型・超高感度のＧＳＲセンサに応用可能である。
【符号の説明】
【００４５】
１：素子
１０：素子の厚み、１１：基板皮膜（レジスト層）、１１ａ：２層の厚み、１２：溝
２：磁性ワイヤ
２１：磁性ワイヤ（CoFeSiB合金）、２２：絶縁性ガラス、２３：ワイヤ電極、２４：ワイヤ端子、２５：ワイヤ電極接続部
３：検出コイル
３１：下コイル、３２：上コイル、３３：ジョイント部、３４：絶縁性レジスト、３５：コイル電極
４：ＡＳＩＣ
４０：ＡＳＩＣの厚み、４１：ＡＳＩＣ絶縁性保護被膜、４２：ＡＳＩＣ側ワイヤ電極、４３：スルーホール方式電極接合部、４４：外部配線用電極、４５：外部配線
５：電子回路
５１：パルス発信回路（パルス発信器）、５２：素子、５３：入力回路、５４：バッファー回路、５５：サンプルホールド回路、５６：電子スイッチ、５７：コンデンサ、５８：増幅器
６：ＡＳＩＣ一体型超薄型高感度磁気センサ
【図１】
2019191016.tif 000003
【図２】
2019191016.tif 000004
【図３】
2019191016.tif 000005
【図４】
2019191016.tif 000006
【図５】
2019191016.tif 000007
【手続補正書】
【提出日】平成31年4月16日(2019.4.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
【特許文献１】特許第５８３９５２７号
【特許文献２】特開２０１５−１３４１６６号公報
【特許文献３】特開２０１７−１２８４０号公報
【特許文献４】特開２０１４−１５３３０９号公報
【特許文献５】再表２０１４−０４２０５５号公報