(57)【要約】【課題】ノイズを減少させること。【解決手段】アナログ回路３０とデジタル回路２０とを有する信号伝送装置１０において、デジタル回路は、クロック信号を出力するクロック信号出力回路（クロック信号出力回路２１）と、出力されるクロック信号を複数に分配してデジタル回路に供給する分配回路（クロック信号分配回路２２）と、分配回路によって複数に分配されたクロック信号の各々の位相を制御する位相制御回路（遅延回路２２１，２２２）と、を有し、アナログ回路は、所定の周波数帯の信号を伝送するとともに、位相制御回路は、所定の周波数帯と重複するクロック信号の高調波成分が減衰するように、複数に分配されたクロック信号の各々の位相を制御する、ことを特徴とする。【選択図】図１
2019161327.tif 000002
【特許請求の範囲】
【請求項１】
アナログ回路とデジタル回路とを有する信号伝送装置において、
前記デジタル回路は、
クロック信号を出力するクロック信号出力回路と、
出力される前記クロック信号を複数に分配して前記デジタル回路に供給する分配回路と、
前記分配回路によって複数に分配された前記クロック信号の各々の位相を制御する位相制御回路と、を有し、
前記アナログ回路は、所定の周波数帯の信号を伝送するとともに、
前記位相制御回路は、前記所定の周波数帯と重複する前記クロック信号の高調波成分が減衰するように、複数に分配された前記クロック信号の各々の位相を制御する、
ことを特徴とする信号伝送装置。
【請求項２】
前記位相制御回路は、複数に分配された前記クロック信号を各々伝送する複数の伝送線路を有し、複数の前記伝送線路のうち少なくとも一つは、他の伝送線路と長さが異なることで前記クロック信号の位相を制御することを特徴とする請求項１に記載の信号伝送装置。
【請求項３】
前記位相制御回路は、スタブによって構成されるインダクタ成分またはキャパシタ成分による反射によって、前記クロック信号の位相を制御することを特徴とする請求項１に記載の信号伝送装置。
【請求項４】
前記位相制御回路は、デジタル回路によって、前記クロック信号の位相を制御することを特徴とする請求項１に記載の信号伝送装置。
【請求項５】
前記デジタル回路の前記クロック信号が供給される部分は、ダウンコンバートミキサ用局部発振回路、ＡＤＣ（Analog to Digital Converter）、ＤＡＣ（Digital to Analog Converter）、または、アップコンバートミキサ用局部発振回路のいずれかであることを特徴とする請求項１乃至４のいずれか１項に記載の信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送装置に関するものである。
【背景技術】
【０００２】
携帯電話等の移動通信システムは、一般に、無線基地局とユーザ端末のとの間で電波を介して通信が行われる。無線基地局からの電波が届きにくい電波不感地帯（例えば、地下街、高層ビル、駅構内など）には、無線基地局に接続された親局装置と、複数の子局装置（リモートアンテナユニット）が用いられることがある。
【０００３】
近年の携帯電話システムの普及および高度化により、使用可能な周波数バンドは多岐に渡り、例えば、７００ＭＨｚ帯から３．５ＧＨｚ帯だけでも、計７つの帯域が割り当てられている。前述した親局装置および子局装置からなるシステムも多バンド化が進んでおり、これに対応する技術として、例えば、特許文献１がある。
【０００４】
特許文献１の図４には、バンドの数に対応するダウンコンバートミキサ、局部発振器、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、アップコンバートミキサ、および、局部発振器が記載されている。一般に、同類の回路ブロックを複数使用する場合、設計パラメータの共通化を図ることが望ましい。このため、リファレンスクロック信号を生成して、回路の各部に供給することが行われる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−０２６９８４号公報
【特許文献２】特開２０００−２６７７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、複数のデバイスに同一周波数のクロックを供給する場合、一般に、クロック分配用の集積ＩＣが用いられる。特許文献２に示すように、クロック分配用集積ＩＣでは、出力クロックの振幅の変化に応じて電流が増大し、結果的に電圧降下によるノイズが発生する。このノイズには、クロック周波数の基本波成分に加え、奇数次の高調波成分が含まれている。また、クロック信号が理想的な矩形波形状ではないため、偶数次の高調波も含まれている。
【０００７】
このため、特許文献１のような多バンド対応のシステムの場合、使用する無線信号周波数が多岐に渡るため、前述した高調波ノイズが信号帯域内に入ってしまい、無線信号の品質を劣化させるという問題点がある。また、これらノイズはコモンモードノイズとして発生するため、フィルタ等での抑圧も困難という問題点がある。さらに、前述のような問題があるため、無線信号周波数の整数分の１に該当するクロック周波数はシステムとして使用できず、クロック周波数の選択肢が大きく制限されるという問題も発生する。
【０００８】
本発明は、以上のような状況に鑑みてなされたものであり、ノイズを減少させることができる信号伝送装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、アナログ回路とデジタル回路とを有する信号伝送装置において、前記デジタル回路は、クロック信号を出力するクロック信号出力回路と、出力される前記クロック信号を複数に分配して前記デジタル回路に供給する分配回路と、前記分配回路によって複数に分配された前記クロック信号の各々の位相を制御する位相制御回路と、を有し、前記アナログ回路は、所定の周波数帯の信号を伝送するとともに、前記位相制御回路は、前記所定の周波数帯と重複する前記クロック信号の高調波成分が減衰するように、複数に分配された前記クロック信号の各々の位相を制御する、ことを特徴とする。
このような構成によれば、ノイズを減少させることができる信号伝送装置を提供することができる。
【００１０】
また、本発明は、前記位相制御回路は、複数に分配された前記クロック信号を各々伝送する複数の伝送線路を有し、複数の前記伝送線路のうち少なくとも一つは、他の伝送線路と長さが異なることで前記クロック信号の位相を制御することを特徴とする。
このような構成によれば、伝送線路の長さを調整することで簡易に位相調整回路を構成することができる。
【００１１】
また、本発明は、前記位相制御回路は、スタブによって構成されるインダクタ成分またはキャパシタ成分による反射によって、前記クロック信号の位相を制御することを特徴とする。
このような構成によれば、スタブを用いることで、簡易に位相調整回路を構成することができる。
【００１２】
また、本発明は、前記位相制御回路は、デジタル回路によって、前記クロック信号の位相を制御することを特徴とする。
このような構成によれば、デジタル回路の特性を調整するとこで、位相の調整を行うことができる。
【００１３】
また、本発明は、前記デジタル回路の前記クロック信号が供給される部分は、ダウンコンバートミキサ用局部発振回路、ＡＤＣ（Analog to Digital Converter）、ＤＡＣ（Digital to Analog Converter）、または、アップコンバートミキサ用局部発振回路のいずれかであることを特徴とする。
このような構成によれば、周波数変換を行う回路のノイズを低減することができる。
【発明の効果】
【００１４】
本発明によれば、ノイズを減少させることができる信号伝送装置を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る信号伝送装置の構成例を示す図である。
【図２】図１に示すデジタル回路の詳細な構成例を示す図である。
【図３】本発明の実施形態の動作を説明するための図である。
【図４】従来の構成例を示す図である。
【図５】クロック信号の波形を示す図である。
【図６】低減しようとする高調波成分の次数と遅延位相差との関係の一例を示す図である。
【図７】遅延回路から出力されるクロック信号の一例を示す図である。
【図８】遅延回路から出力されるクロック信号を合成した波形の一例を示す図である。
【図９】図２に示す実施形態によるクロック信号の高調波成分の状態を示す図である。
【図１０】図４に示す従来例によるクロック信号の高調波成分の状態を示す図である。
【発明を実施するための形態】
【００１６】
次に、本発明の実施形態について説明する。
【００１７】
（Ａ）本発明の実施形態の構成の説明
図１は、本発明の実施形態に係る信号伝送装置の構成例を示す図である。図１に示すように、本発明の実施形態に係る信号伝送装置１０は、デジタル回路２０およびアナログ回路３０を有している。なお、信号伝送装置１０は、例えば、携帯電話システムの親局装置に使用される。ここで、親局装置とは、基地局無線通信装置と接続され、基地局無線通信装置から供給される信号を複数の子局装置を介して、ユーザが所有する移動端末に送信するとともに、移動端末から送信される信号を、子局装置を介して受信し、基地局無線通信装置に供給する機能を有する。もちろん、これ以外の技術分野に適用してもよい。
【００１８】
デジタル回路２０は、図１の例では、クロック信号出力回路２１、クロック信号分配回路２２、および、デジタルデバイス２３〜２６を有している。なお、図１では、デジタル回路２０とアナログ回路３０とが明確に区分されているが、これらが明確に区分されずに回路基板上に混在して配置されるようにしてもよい。
【００１９】
ここで、クロック信号出力回路２１は、所定の周波数のクロック信号を発生してクロック信号分配回路２２に供給する。なお、クロック信号出力回路２１がクロック信号を発生するのではなく、外部からクロック信号を入力するようにしてもよい。クロック信号分配回路２２は、クロック信号出力回路２１から供給されるクロック信号を分配（図１の例では４分配）してデジタルデバイス２３〜２６に供給する。デジタルデバイス２３〜２６は、クロック信号分配回路２２から供給されるクロック信号を基準クロックとして動作するデバイス（例えば、ＩＣ（Integrated Circuit）、局発信号生成回路等）によって構成される。
【００２０】
アナログ回路３０は、図１では、具体的な回路は図示してないが、前述した基地局無線通信装置を例に挙げると、例えば、基地局無線通信装置から供給されるＲＦ（Radio Frequency）信号を増幅する増幅回路、ＲＦ信号をＩＦ（Intermediate Frequency）に周波数変換する周波数変換回路等を有している。もちろん、これら以外の回路としてもよい。
【００２１】
図２は、図１に示すデジタル回路２０の詳細な構成例を示す図である。図２に示す例では、デジタル回路２０は、水晶発振回路２１１、ＰＬＬ（Phase Locked Loop）回路２１２、遅延回路２２１，２２２、ミキサ２３１，２４１，２５１，２６１、局部発振回路２３２，２４２，２５２，２６２、ＡＤＣ（Analog to Digital Converter）２３３，２４３，２５３，２６３を有している。
【００２２】
ここで、水晶発振回路２１１は、所定の周波数のクロック信号を発生してＰＬＬ回路２１２に供給する。ＰＬＬ回路２１２は、水晶発振回路２１１を、例えば、逓倍して、周波数が高いクロック信号を生成して遅延回路２２１，２２２に供給する。
【００２３】
遅延回路２２１，２２２は、ＰＬＬ回路２１２から供給されるクロック信号の位相を所定量それぞれ遅延して出力する。一例として、遅延回路２２１はＰＬＬ回路２１２から供給されるクロック信号の位相をθ１遅延して出力し、遅延回路２２２はＰＬＬ回路２１２から供給されるクロック信号の位相をθ２遅延して出力する。このとき、これらの位相差をΔθ（＝｜θ１−θ２｜）とすると、Δθが所定の位相角になるように設定されている。ここで、｜｜は、絶対値を示す。なお、θ１，θ２のいずれか一方が０°であってもよい。
【００２４】
遅延回路２２１，２２２は、例えば、伝送線路の長さを制御することで、クロック信号の位相を制御することができる。あるいは、遅延回路２２１，２２２は、スタブによって構成されるインダクタ成分またはキャパシタ成分による反射によって、クロック信号の位相を制御することができる。あるいは、デジタル回路（例えば、ＦＩＲ（Finite Impulse Response）回路）によって、クロック信号の位相を制御することができる。もちろん、これら以外の構成によってクロック信号を遅延するようにしてもよい。
【００２５】
局部発振回路２３２，２４２，２５２，２６２は、遅延回路２２１，２２２から供給されるクロック信号を、それぞれ逓倍してミキサ２３１，２４１，２５１，２６１に供給する。
【００２６】
ミキサ２３１，２４１，２５１，２６１は、図示しない基地局無線通信装置から供給されるＲＦ信号を、それぞれ異なる周波数帯のＩＦ信号に周波数変換して出力する。
【００２７】
ＡＤＣ２３３，２４３，２５３，２６３は、ミキサ２３１，２４１，２５１，２６１から供給されるＩＦ信号（アナログ信号）をデジタル信号に変換して出力する。なお、ＡＤＣ２３３，２４３，２５３，２６３から出力されるデジタル信号は、図示しないマルチプレクサによって多重化された後、光信号に変換され、光伝送路を介して子局装置に供給される。
【００２８】
（Ｂ）本発明の実施形態の動作の説明
つぎに、本発明の実施形態の動作について説明する。以下では、図３〜図５を参照して本実施形態の動作の概略について説明した後、図６〜１０を参照して本実施形態の動作の詳細について説明する。
【００２９】
まず、本発明の実施形態の概略の動作について説明する。図２に示すミキサ２３１，２４１，２５１，２６１に対して、例えば、図３（Ａ）に示す中心周波数がｆｓｂ１〜ｆｓｂ４のＲＦ信号が、図示しない基地局無線通信装置からそれぞれ供給される場合を考える。
【００３０】
このような場合において、図４に示すように、クロック信号分配回路２２を有しない従来例の動作を例に挙げて説明する。図４において、ＰＬＬ回路２１２から出力されるクロック信号の周波数を、例えば、ｆｃ１とすると、ｆｃ１とｆｓｂ１〜ｆｓｂ４の関係は、図３（Ａ）に示すようになる。
【００３１】
図５は、ＰＬＬ回路２１２から出力されるクロック信号の波形を示す図である。この図に示すように、クロック信号は、デューティ比が約５０％の矩形波とされる。このような矩形波は、周波数領域に変換すると、奇数次（３，５，７，９，・・・）の高調波を有する。また、ＰＬＬ回路２１２から出力される矩形波は、理想的な矩形波ではないことから、偶数次（２，４，５，６，・・・）の高調波も有する。
【００３２】
図３（Ｂ）は、クロック信号の高調波成分ｆｃ１〜ｆｃ９と、図示しない基地局無線通信装置から供給される中心周波数がｆｓｂ１〜ｆｓｂ４のＲＦ信号の関係を示す図である。図３（Ｂ）の例では、中心周波数がｆｓｂ１，ｆｓｂ２，ｆｓｂ４のＲＦ信号は、クロック信号の高調波成分と重複しない周波数帯に存在している。しかし、中心周波数がｆｓｂ３のＲＦ信号は、クロック信号の高調波成分ｆｃ８と重複する周波数帯に存在している。
【００３３】
図１に示すデジタル回路２０と、アナログ回路３０とは、同じグランドを共有することから、クロック信号の高調波成分ｆｃ８は、コモンモードノイズとして、グランドを介してデジタル回路２０からアナログ回路３０に伝達される。この結果、クロックの高調波成分ｆｃ８が、中心周波数ｆｓｂ３のＲＦ信号に対してノイズとして作用し、例えば、通信を円滑に実行できなくなる等の不具合が生じることがある。また、コモンモードノイズは、フィルタ等による除去が困難であることから、このような、クロック信号の高調波成分ｆｃ８による影響を低減することは困難である。
【００３４】
そこで、本実施形態では、図２に示すように、遅延回路２２１，２２２を設け、ＰＬＬ回路２１２から供給されるクロック信号に位相差を設けて後段の回路（デジタルデバイス２３〜２６）に供給することで、図３（Ｃ）に示すように、クロック信号の高調波成分ｆｃ８を減少させ、影響を少なくする。
【００３５】
つぎに、本実施形態の詳細な動作について説明する。図２に示す実施形態では、ＰＬＬ回路２１２から出力される図５に示す矩形波形状を有するクロック信号は、２分配されて、遅延回路２２１および遅延回路２２２に供給される。遅延回路２２１は、供給されたクロック信号を位相θ１遅延して出力する。また、遅延回路２２２は、供給されたクロック信号を位相θ２遅延して出力する。
【００３６】
図６は、θ１とθ２の位相差と、低減しようとするクロック信号の高調波成分の次数の関係との一例を示している。例えば、４次の高調波成分を低減する場合には、θ１とθ２の位相差Δθ（＝｜θ１−θ２｜）は、２２°に設定する。また、５次の高調波成分を低減する場合には、θ１とθ２の位相差Δθは、３６°に設定する。また、８次の高調波成分を低減する場合には、θ１とθ２の位相差Δθは、６８°に設定する。また、７次の高調波成分を低減する場合には、θ１とθ２の位相差Δθは、７６°に設定する。さらに、２次および６次の高調波成分を低減する場合には、θ１とθ２の位相差Δθは、９０°に設定する。
【００３７】
なお、図６は、図２に示す実施形態および図５に示すクロック信号におけるシミュレーション結果に基づいて求めた数値であることから、これ以外の構成およびクロック信号の場合には、異なる値となる場合があるので、装置毎に求めることが望ましい。
【００３８】
図３の例では、クロック信号の高調波成分ｆｃ８を減少させる必要があることから、遅延回路２２１と遅延回路２２２の位相差Δθは、図６に示すように、６８°に設定される。すなわち、Δθ＝６８°になるように、遅延回路２２１の遅延量θ１および遅延回路２２２の遅延量θ２が設定される。
【００３９】
図７は、Δθ＝６８°になるように、遅延回路２２１の遅延量θ１および遅延回路２２２の遅延量θ２が設定された場合に、遅延回路２２１および遅延回路２２２から出力されるクロック信号の波形の一例を示す図である。この図７において、実線は遅延回路２２１から出力されるクロック信号を示し、破線は遅延回路２２２から出力されるクロック信号を示している。なお、図７では、遅延回路２２１から出力されるクロック信号の方が遅延回路２２２から出力されるクロック信号よりも位相が進んでいるが、逆の関係となるように遅延量を設定してもよい。
【００４０】
遅延回路２２１および遅延回路２２２から出力されるクロック信号が図７に示す関係となるようにすることで、図７に示す２つのクロック信号を合成した波形を有する信号が、電源からグランドラインに流れることになる。
【００４１】
図８は、図７に示す実線と破線のクロック信号を合成した結果として得られる波形を示す図である。この図８に示すように、２つのクロック信号を合成した波形は、図５に示す元のクロック信号に比較すると、信号の幅が狭くなっている。図１に示すデジタル回路２０およびアナログ回路３０を有する回路基板の電源からグランドラインには、図８に示すような信号が流れることになる。
【００４２】
図９は、図８に示す合成後のクロック信号の周波数成分を示す図である。また、図１０は、図５に示す矩形波のクロック信号の周波数成分を示す図である。なお、図９および図１０の横軸は、周波数（ＧＨｚ）を示し、縦軸は電力（ｄＢｍ）を示している。また、０．１ＧＨｚの信号がクロック信号の基本成分を示している。図９と図１０の比較から、図９では、三角形でそのピークを明示すように、８次高調波成分（０．８の成分）が減少している。すなわち、図１０に示す矩形波を用いる場合（図４に示す構成の場合）に比較すると、図２に示す遅延回路２２１，２２２によって位相差Δθ＝６８°に設定することで、電源からグランドラインに流れる信号を、図８に示す形状とし、この結果として、図９に示すように、８次高調波成分を減少させることができる。なお、図１０の例では、周波数ｆｃ８の高調波成分の電力は約−２７ｄＢｍであるが、図９の例では、周波数ｆｃ８の高調波成分の電力は約−７３ｄＢｍであり、その差は４６ｄＢとなっており、効果が大きいことが明白である。
【００４３】
この結果、図３（Ｃ）に示すように、中心周波数がｆｓｂ３であるＲＦ信号成分と周波数領域が重複する８次高調波成分（ｆｃ８）を減少させることができることから、８次高調波成分が、中心周波数がｆｓｂ３であるＲＦ信号成分に与える影響を低減することができる。すなわち、図１に示す、デジタル回路２０において発生する８次高調波成分を低減することで、アナログ回路３０において処理される中心周波数がｆｓｂ３であるＲＦ信号成分に対して、８次高調波成分がコモンモードノイズとして与える影響を低減することができる。
【００４４】
以上に説明したように、本発明の実施形態では、デジタル回路２０の各部に供給するクロック信号に位相差を与えることで特定の高調波成分を減衰させ、アナログ回路３０が処理する周波数帯域の信号に対して、コモンモードノイズとして与える影響を低減することができる。
【００４５】
また、本実施形態では、ＲＦ信号の周波数の整数分の１の周波数のクロック信号も使用することが可能なため、システムとしてクロック周波数の選択の自由度が増すので、回路の設計を簡易化することができる。
【００４６】
（Ｃ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、８次高調波成分が影響を与える場合を想定したので、位相差Δθを６８°に設定するようにしたが、これ以外の高調波成分の場合には、図６に示す所定の位相差に設定することで、所望の高調波成分を減衰することができる。
【００４７】
また、以上の実施形態では、本発明を携帯電話システムの親局装置に適用する場合を例に挙げて説明したが、本発明はこのような技術分野に限定されるものではなく、これ以外の技術分野に適用することも可能である。すなわち、クロック信号の高調波成分のいずれかが、アナログ信号の周波数帯と重複する信号伝送装置であれば適用することができる。
【００４８】
また、以上の実施形態では、図１に示すように、４つのデジタルデバイス２３〜２６に対してクロック信号を供給する場合を例に挙げて説明したが、５つ以上または３つ以下のデジタルデバイスに対してクロック信号を供給するようにしてもよい。また、デジタルデバイスが１つだけの場合には、例えば、デジタルデバイスと同様の消費電力を有する負荷（例えば、抵抗素子）をクロック信号分配回路２２に接続し、デジタルデバイスと、抵抗素子とに位相差を有するクロック信号を供給することで、所望の高調波成分を減衰することができる。
【００４９】
また、以上の実施形態では、遅延回路２２１，２２２の遅延量は固定としたが、遅延量を可変としてもよい。例えば、遅延回路２２１，２２２を構成する伝送路を複数の長さの伝送路から選択可能としたり、複数の種類のスタブを選択可能としたり、あるいは、デジタル回路（ＦＩＲ回路）の係数を選択可能とすることで、遅延量を変更可能としてもよい。
【００５０】
また、以上の実施形態では、クロック信号出力回路２１によってクロック信号を発生するようにしたが、外部で発生されたクロック信号を入力するようにしてもよい。すなわち、クロック信号出力回路２１を構成する水晶発振回路２１１およびＰＬＬ回路２１２の双方が信号伝送装置１０の外部に設けられ、クロック信号出力回路２１は単なる入力端子として構成されてもよい。あるいは、水晶発振回路２１１が外部に設けられ、クロック信号出力回路２１はＰＬＬ回路２１２だけを有する構成としてもよい。
【００５１】
また、デジタル回路において、クロック信号が供給される部分としては、例えば、ダウンコンバートミキサ用の局部発振回路、ＡＤＣ、ＤＡＣ（Digital to Analog Converter）、または、アップコンバートミキサ用の局部発振回路のいずれかとすることができる。
【符号の説明】
【００５２】
１０  信号伝送装置
２０  デジタル回路
２１  クロック信号出力回路
２２  クロック信号分配回路
２３  デジタルデバイス
２４  デジタルデバイス
２５  デジタルデバイス
２６  デジタルデバイス
３０  アナログ回路
２１１  水晶発振回路
２１２  ＰＬＬ回路
２２１  遅延回路
２２２  遅延回路
２３１，２４１，２５１，２６１  ミキサ
２３２，２４２，２５２，２６２  局部発振回路
【図１】
2019161327.tif 000003
【図２】
2019161327.tif 000004
【図３】
2019161327.tif 000005
【図４】
2019161327.tif 000006
【図５】
2019161327.tif 000007
【図６】
2019161327.tif 000008
【図７】
2019161327.tif 000009
【図８】
2019161327.tif 000010
【図９】
2019161327.tif 000011
【図１０】
2019161327.tif 000012