(57)【要約】【課題】スイッチングに起因して発生するサージ電圧が高くなるのを抑制することが可能な電力変換装置を提供する。【解決手段】この電力変換装置１００は、直列に接続される２つのスイッチング素子Ｑ１およびＱ２（Ｑ１１およびＱ１２）と、コンデンサＣ１（Ｃ２）とからなるループを含み、直列に接続される２つの第１回路部１０と、２つの第１回路部１０の出力端にそれぞれ接続され、４つのスイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６（Ｑ１３、Ｑ１４、Ｑ１５およびＱ１６）を含むフルブリッジ回路を構成する２つの第２回路部２０と、２つの第２回路部２０の出力端に接続され、直列に接続される２つのスイッチング素子Ｑ７およびＱ８を含む第３回路部３０とを備える。【選択図】図１
2019115235.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続される２つの第１スイッチング素子と、前記２つの第１スイッチング素子に並列に接続されるコンデンサとからなるループを含み、直流電源の電圧を少なくとも３つの大きさの電圧に変換する、直列に接続される複数の第１回路部と、
前記複数の第１回路部の出力端にそれぞれ接続され、４つの第２スイッチング素子を含むフルブリッジ回路を構成する複数の第２回路部と、
前記複数の第２回路部の出力端に接続され、直列に接続される複数の第３スイッチング素子を含む第３回路部とを備える、電力変換装置。
【請求項２】
前記第１回路部は、２つ設けられ、前記第２回路部は、２つ設けられ、前記第３回路部は、２つの前記第３スイッチング素子を含む、請求項１に記載の電力変換装置。
【請求項３】
前記第２スイッチング素子の耐圧は、前記第１スイッチング素子および前記第３スイッチング素子の耐圧よりも小さい、請求項１または２に記載の電力変換装置。
【請求項４】
前記第１スイッチング素子および前記第３スイッチング素子の耐圧は、前記直流電源の電圧の１／２以上であり、前記第２スイッチング素子の耐圧は、前記直流電源の電圧の１／４以上である、請求項３に記載の電力変換装置。
【請求項５】
前記第１スイッチング素子および前記第３スイッチング素子は、絶縁ゲートバイポーラトランジスタからなり、
前記第２スイッチング素子は、前記絶縁ゲートバイポーラトランジスタか、または、電界効果トランジスタからなる、請求項３または４に記載の電力変換装置。
【請求項６】
前記２つの第１スイッチング素子、および、前記２つの第３スイッチング素子は、それぞれ、１つのモジュールの内部に収納されており、
前記４つの第２スイッチング素子は、２つの前記第２スイッチング素子毎に、１つのモジュールの内部に収納されている、請求項１〜５のいずれか１項に記載の電力変換装置。
【請求項７】
１つの前記モジュールの内部に収納されている、２つの前記第１スイッチング素子、前記２つの第２スイッチング素子、および、２つの前記第３スイッチング素子は、絶縁ゲートバイポーラトランジスからなるとともに、２つの前記絶縁ゲートバイポーラトランジスのうちの一方のエミッタと他方のコレクタとが接続されている、請求項６に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置に関し、特に、直流電源の電圧を少なくとも３つの大きさの電圧に変換する回路部を備える電力変換装置に関する。
【背景技術】
【０００２】
従来、直流電源の電圧を少なくとも３つの大きさの電圧に変換する回路部を備える電力変換装置が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、直流電源の電圧を３つの大きさの電圧に変換するマルチポイント変換回路を備えるマルチレベル電圧変換器が開示されている。マルチポイント変換回路は、互いに直列に接続される２つの第１スイッチング素子と、互いに直列に接続される２つのコンデンサとを備えている。２つの第１スイッチング素子と、２つのコンデンサとは、互いに並列に接続されている。また、２つの第１スイッチング素子の接続点と、２つのコンデンサの接続点との間には、２つの第２スイッチング素子が接続されている。そして、マルチポイント変換回路は、第１スイッチング素子および第２スイッチング素子のオンオフを制御することにより、３つのレベルの電圧（Ｖ、０、−Ｖ）を出力可能に構成されている。
【０００４】
また、上記特許文献１では、マルチポイント変換回路に直列に接続されるフルブリッジインバータ回路が設けられている。フルブリッジインバータ回路は、互いに直列に接続される、２つの第３スイッチング素子および２つの第４スイッチング素子と、２つの第３スイッチング素子および２つの第４スイッチング素子に並列に接続される１つのコンデンサとを含む。そして、第３スイッチング素子および第４スイッチング素子のオンオフを制御することにより、マルチポイント変換回路に直列に接続されるフルブリッジインバータ回路は、５つのレベルの電圧（Ｖ、Ｖ／２、０、−Ｖ／２、−Ｖ）を出力可能に構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−２３４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、上記特許文献１に記載のマルチレベル電圧変換器において、マルチポイント変換回路の第１スイッチング素子（または第２スイッチング素子）のスイッチングに起因して、１つの第１スイッチング素子、２つの第２スイッチング素子、および、コンデンサからなるループ（閉回路）にサージ電圧が発生する場合がある。上記特許文献１では、ループ（閉回路）に４つの電子部品（第１スイッチング素子、２つの第２スイッチング素子、および、コンデンサ）が設けられているため、ループの経路が比較的長くなる。そして、サージ電圧は、経路の長さ（配線インダクタンス）に比例して大きくなるため、上記特許文献１に記載のマルチレベル電圧変換器では、サージ電圧が高くなるという問題点がある。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、スイッチングに起因して発生するサージ電圧が高くなるのを抑制することが可能な電力変換装置を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明の一の局面による電力変換装置は、直列に接続される２つの第１スイッチング素子と、２つの第１スイッチング素子に並列に接続されるコンデンサとからなるループを含み、直流電源の電圧を少なくとも３つの大きさの電圧に変換する、直列に接続される複数の第１回路部と、複数の第１回路部の出力端にそれぞれ接続され、４つの第２スイッチング素子を含むフルブリッジ回路を構成する複数の第２回路部と、複数の第２回路部の出力端に接続され、直列に接続される複数の第３スイッチング素子を含む第３回路部とを備える。
【０００９】
この発明の一の局面による電力変換装置では、上記のように、第１回路部を、直列に接続される２つの第１スイッチング素子と、２つの第１スイッチング素子に並列に接続されるコンデンサとからなるループを含むように構成する。これにより、第１スイッチング素子のスイッチングに起因してサージ電圧が発生した場合でも、ループが３つの電子部品（２つの第１スイッチング素子、コンデンサ）からなるので、ループの経路が比較的短くなる。その結果、スイッチングに起因して発生するサージ電圧が高くなるのを抑制することができる。これにより、サージ電圧を抑制するためのスナバ回路を別途設ける必要がないので、電力変換装置の構成が複雑になるのを抑制しながら、サージ電圧が高くなるのを抑制することができる。
【００１０】
上記一の局面による電力変換装置において、好ましくは、第１回路部は、２つ設けられ、第２回路部は、２つ設けられ、第３回路部は、２つの第３スイッチング素子を含む。このように構成すれば、２つの第１回路部、２つの第２回路部、および、２つの第３スイッチング素子を含む第３回路部により構成される７つの大きさの電圧（７レベルの電圧）を出力可能な電力変換装置において、スイッチングに起因して発生するサージ電圧が高くなるのを抑制することができる。
【００１１】
上記一の局面による電力変換装置において、好ましくは、第２スイッチング素子の耐圧は、第１スイッチング素子および第３スイッチング素子の耐圧よりも小さい。ここで、第１スイッチング素子および第３スイッチング素子は、比較的スイッチングの速度が遅い（たとえば、商用電源と同じ６０Ｈｚ）ので、第１スイッチング素子および第３スイッチング素子としてスイッチング損失の大きい高耐圧のスイッチング素子を使用しても、スイッチング損失の影響を低減する（無視する）ことができる。一方、第２スイッチング素子は、比較的スイッチングの速度が速い（たとえば、ＰＷＭ制御に用いられる三角波のキャリア周期、１ｋＨｚ以上１０ｋＨｚ以下）ので、第１スイッチング素子および第３スイッチング素子よりもスイッチング損失の小さい中耐圧のスイッチング素子を第２スイッチング素子として使用することにより、スイッチング損失が大きくなるのを抑制することができる。
【００１２】
この場合、好ましくは、第１スイッチング素子および第３スイッチング素子の耐圧は、直流電源の電圧の１／２以上であり、第２スイッチング素子の耐圧は、直流電源の電圧の１／４以上である。このように構成すれば、容易に、第２スイッチング素子の耐圧を、第１スイッチング素子および第３スイッチング素子の耐圧よりも小さくすることができる。ここで、２つの第１回路部を直列に接続した場合では、２つの第１回路部の各々に、直流電源の電圧の１／２の電圧が印加される。そこで、第１スイッチング素子の耐圧を、直流電源の１／２以上にすることにより、第１スイッチング素子が過電圧により破壊されるのを抑制することができる。また、第１回路部に直列に接続されるフルブリッジ回路を構成する第２回路部には、直流電源の電圧の１／４の電圧が印加される。そこで、第２スイッチング素子の耐圧を、直流電源の１／４以上にすることにより、第２スイッチング素子が過電圧により破壊されるのを抑制することができる。
【００１３】
上記第２スイッチング素子の耐圧が第１スイッチング素子および第３スイッチング素子の耐圧以下である電力変換装置において、好ましくは、第１スイッチング素子および第３スイッチング素子は、絶縁ゲートバイポーラトランジスタからなり、第２スイッチング素子は、絶縁ゲートバイポーラトランジスタか、または、電界効果トランジスタからなる。このように構成すれば、第１スイッチング素子、第２スイッチング素子および第３スイッチング素子として絶縁ゲートバイポーラトランジスタを用いた場合には、容易に、耐圧を高めることができる。また、第２スイッチング素子として電界効果トランジスタを用いた場合には、容易に、スイッチングの速度を高めることができる。
【００１４】
上記一の局面による電力変換装置において、好ましくは、２つの第１スイッチング素子、および、２つの第３スイッチング素子は、それぞれ、１つのモジュールの内部に収納されており、４つの第２スイッチング素子は、２つの第２スイッチング素子毎に、１つのモジュールの内部に収納されている。このように構成すれば、互いに直列に接続された２つのスイッチング素子からなるモジュール（２ｉｎ１のモジュール）を、第１回路部（第１スイッチング素子）、第２回路部（第２スイッチング素子）および第３回路部（第３スイッチング素子）のいずれにも用いることができる。これにより、スイッチング素子同士を接続する配線がモジュールの内部に収納されているので、配線の引き回しを簡素化することができる。その結果、モジュールの配置の設計の自由度を高めることができる。
【００１５】
この場合、好ましくは、１つのモジュールの内部に収納されている、２つの第１スイッチング素子、２つの第２スイッチング素子、および、２つの第３スイッチング素子は、絶縁ゲートバイポーラトランジスからなるとともに、２つの絶縁ゲートバイポーラトランジスのうちの一方のエミッタと他方のコレクタとが接続されている。このように構成すれば、２つの絶縁ゲートバイポーラトランジスのうちの一方のエミッタと他方のコレクタとが接続されている同じ種類のモジュールにより、第１スイッチング素子、第２スイッチング素子および第３スイッチング素子が構成される。これにより、電力変換装置を構成する部品の種類が増加するのを抑制することができる。
【発明の効果】
【００１６】
本発明によれば、上記のように、スイッチングに起因して発生するサージ電圧が高くなるのを抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】一実施形態による電力変換装置の回路図である。
【図２】比較例による電力変換装置の回路図である。
【図３】一実施形態による電力変換装置におけるサージ電圧を説明するための図である。
【図４】一実施形態による電力変換装置のスイッチング素子のオンオフを説明するための図である。
【図５】一実施形態による電力変換装置の動作を説明するための図（１）である。
【図６】一実施形態による電力変換装置の動作を説明するための図（２）である。
【図７】一実施形態による電力変換装置の動作を説明するための図（３）である。
【図８】一実施形態による電力変換装置の動作を説明するための図（４）である。
【図９】一実施形態による電力変換装置から出力される電圧の波形を示す図である。
【図１０】一実施形態の第１変形例による電力変換装置の回路図である。
【図１１】一実施形態の第２変形例による電力変換装置の回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００１９】
［本実施形態］
図１〜図９を参照して、本実施形態による電力変換装置１００の構成について説明する。電力変換装置１００は、直流電源１の電圧Ｖを、複数のレベル（本実施形態では、７レベル）に変換して出力するように構成されている。なお、図１では、１相分の回路図を示しているが、実際には、図１に記載される回路が複数の相の数だけ設けられる。
【００２０】
図１に示すように、電力変換装置１００は、複数（本実施形態では、２つ）の第１回路部１０と、複数（本実施形態では、２つ）の第２回路部２０と、第３回路部３０とを備えている。以下、具体的に、説明する。
【００２１】
本実施形態では、第１回路部１０（第１回路部１０ａ）は、直列に接続される２つのスイッチング素子Ｑ１およびＱ２と、２つのスイッチング素子Ｑ１およびＱ２に並列に接続されるコンデンサＣ１とからなるループを含んでいる。また、スイッチング素子Ｑ１のエミッタと、スイッチング素子Ｑ２のコレクタとが接続されている。また、コンデンサＣ１の正極側と、スイッチング素子Ｑ１のコレクタとは、直流電源１の正極側に接続されている。また、コンデンサＣ１の負極側およびスイッチング素子Ｑ２のエミッタは、接地されている。なお、スイッチング素子Ｑ１およびＱ２は、特許請求の範囲の「第１スイッチング素子」の一例である。
【００２２】
また、第１回路部１０ｂは、第１回路部１０ａと同様の構成を有する。すなわち、第１回路部１０ｂは、直列に接続される２つのスイッチング素子Ｑ１１およびＱ１２と、２つのスイッチング素子Ｑ１１およびＱ１２に並列に接続されるコンデンサＣ２とからなるループを含んでいる。また、コンデンサＣ２の正極側と、スイッチング素子Ｑ１１のコレクタとは、接地されている。また、コンデンサＣ２の負極側およびスイッチング素子Ｑ１２のエミッタは、直流電源１の負極側に接続されている。なお、スイッチング素子Ｑ１１およびＱ１２は、特許請求の範囲の「第１スイッチング素子」の一例である。
【００２３】
また、第１回路部１０ａにおいて、コンデンサＣ１には、１／２Ｖの電圧が印加（充電）される。同様に、第１回路部１０ｂにおいて、コンデンサＣ２には、１／２Ｖの電圧が印加（充電）される。そして、第１回路部１０は、直流電源の電圧Ｖを３つの大きさの電圧に変換するように構成されている。
【００２４】
また、第２回路部２０（第２回路部２０ａ）は、第１回路部１０ａの出力端（接続点Ｎ１）に接続されており、４つのスイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６を含むフルブリッジ回路を構成している。また、スイッチング素子Ｑ３のエミッタと、スイッチング素子Ｑ４のコレクタとが接続されている。また、スイッチング素子Ｑ５のエミッタと、スイッチング素子Ｑ６のコレクタとが接続されている。また、直列に接続されたスイッチング素子Ｑ３およびＱ４と、直列に接続されたスイッチング素子Ｑ５およびＱ６とに、並列に、コンデンサＣｆ１が接続されている。なお、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６は、特許請求の範囲の「第２スイッチング素子」の一例である。
【００２５】
また、第１回路部１０ａの、スイッチング素子Ｑ１のエミッタとスイッチング素子Ｑ２のコレクタとの接続点Ｎ１（出力端）に、第２回路部２０ａの、スイッチング素子Ｑ３のエミッタとスイッチング素子Ｑ４のコレクタとの接続点Ｎ２が接続されている。
【００２６】
また、第２回路部２０ｂは、第２回路部２０ａと同様の構成を有する。すなわち、第２回路部２０ｂ（接続点Ｎ１２）は、第１回路部１０ｂの出力端（接続点Ｎ１１）に接続されており、４つのスイッチング素子Ｑ１３、Ｑ１４、Ｑ１５およびＱ１６を含むフルブリッジ回路を構成している。また、直列に接続されたスイッチング素子Ｑ１３およびＱ１４と、直列に接続されたスイッチング素子Ｑ１５およびＱ１６とに、並列に、コンデンサＣｆ２が接続されている。なお、スイッチング素子Ｑ１３、Ｑ１４、Ｑ１５およびＱ１６は、特許請求の範囲の「第２スイッチング素子」の一例である。
【００２７】
また、第２回路部２０ａにおいて、コンデンサＣｆ１には、１／４Ｖの電圧が印加（充電）される。同様に、第２回路部２０ｂにおいて、コンデンサＣｆ２には、１／４Ｖの電圧が印加（充電）される。
【００２８】
また、第３回路部３０は、複数（本実施形態では、２つ）の第２回路部２０の出力端（接続点Ｎ３、接続点Ｎ１３）に接続されている。そして、第３回路部３０は、直列に接続される複数（本実施形態では、２つ）のスイッチング素子Ｑ７およびＱ８を含む。また、スイッチング素子Ｑ７のエミッタと、スイッチング素子Ｑ８のコレクタとが接続されている。また、スイッチング素子Ｑ７のコレクタに、スイッチング素子Ｑ５とスイッチング素子Ｑ６との接続点Ｎ３が接続されている。また、スイッチング素子Ｑ８のエミッタに、スイッチング素子Ｑ１５とスイッチング素子Ｑ１６との接続点Ｎ１３が接続されている。なお、スイッチング素子Ｑ７およびＱ８は、特許請求の範囲の「第３スイッチング素子」の一例である。
【００２９】
また、本実施形態では、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６の耐圧は、スイッチング素子Ｑ１およびＱ２の耐圧、および、スイッチング素子Ｑ７およびＱ８の耐圧よりも小さくすることができる。同様に、スイッチング素子Ｑ１３、Ｑ１４、Ｑ１５およびＱ１６の耐圧は、スイッチング素子Ｑ１１およびＱ１２の耐圧、および、スイッチング素子Ｑ７およびＱ８の耐圧よりも小さくすることができる。具体的には、スイッチング素子Ｑ１およびＱ２（スイッチング素子Ｑ１１およびＱ１２）の耐圧、および、スイッチング素子Ｑ７およびＱ８の耐圧は、直流電源１の電圧Ｖの１／２以上であり、通常、コンデンサＣ１およびＣ２に印加される電圧（１／２Ｖ）の２倍の電圧程度に設定される。スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６（スイッチング素子Ｑ１３、Ｑ１４、Ｑ１５およびＱ１６）の耐圧は、直流電源１の電圧Ｖの１／４以上であり、通常、コンデンサＣｆ１およびＣｆ２に印加される電圧（１／４Ｖ）の２倍の電圧程度に設定される。なお、スイッチング素子の耐圧が低いほど、高速にスイッチングすることが可能になる。つまり、第２回路部２０では、比較的高速（たとえば、キャリア周期）にスイッチングが行われるため、耐圧の比較的低いスイッチング素子が用いられる。一方、第１回路部１０および第３回路部３０では、スイッチングの速度が比較的低速（たとえば、商用電源と同等の出力周期）にスイッチングが行われるため、耐圧の比較的高いスイッチング素子が用いられる。
【００３０】
また、本実施形態では、スイッチング素子Ｑ１およびＱ２（スイッチング素子Ｑ１１およびＱ１２）、および、スイッチング素子Ｑ７およびＱ８は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）からなる。具体的には、スイッチング素子Ｑ１およびＱ２（スイッチング素子Ｑ１１およびＱ１２）は、シリコンから構成されたＩＧＢＴ（Ｓｉ−ＩＧＢＴ）からなる。また、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６（スイッチング素子Ｑ１３、Ｑ１４、Ｑ１５およびＱ１６）も、ＩＧＢＴからなる。具体的には、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６（スイッチング素子Ｑ１３、Ｑ１４、Ｑ１５およびＱ１６）は、Ｓｉ−ＩＧＢＴからなる。
【００３１】
また、本実施形態では、２つのスイッチング素子Ｑ１およびＱ２、２つのスイッチング素子Ｑ１１およびＱ１２、および、２つのスイッチング素子Ｑ７およびＱ８は、それぞれ、１つのモジュール４０ａ、４０ｂおよび４０ｃ（２ｉｎ１のモジュール）の内部に収納されている。また、第２回路部２０ａの４つのスイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６は、２つのスイッチング素子Ｑ３およびＱ４、および、２つのスイッチング素子Ｑ５およびＱ６毎に、それぞれ、１つのモジュール４０ｄおよび４０ｅの内部に収納されている。同様に、第２回路部２０ｂの４つのスイッチング素子Ｑ１３、Ｑ１４、Ｑ１５およびＱ１６は、２つのスイッチング素子Ｑ１３およびＱ１４、および、２つのスイッチング素子Ｑ１５およびＱ１６毎に、それぞれ、１つのモジュール４０ｆおよび４０ｇの内部に収納されている。なお、２ｉｎ１のモジュールとは、ＩＧＢＴと、負荷電流を転流させるためのダイオード（ＦＷＤ：Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）とが逆並列に接続された組が２組含まれているモジュールである。
【００３２】
すなわち、本実施形態では、１つのモジュール４０ａ、４０ｂおよび４０ｃの内部に収納されている、２つのスイッチング素子Ｑ１およびＱ２、スイッチング素子Ｑ１１およびＱ１２、および、スイッチング素子Ｑ７およびＱ８は、いずれも、２つのスイッチング素子のうちの一方のエミッタと他方のコレクタとが接続されている。同様に、１つのモジュール４０ｄ、４０ｅ、４０ｆおよび４０ｇの内部に収納されている、２つのスイッチング素子Ｑ３およびＱ４、スイッチング素子Ｑ５およびＱ６、スイッチング素子Ｑ１３およびＱ１４、および、スイッチング素子Ｑ１５およびＱ１６は、いずれも、２つのスイッチング素子のうちの一方のエミッタと他方のコレクタとが接続されている。つまり、２直列に構成されたスイッチング素子を内蔵する２ｉｎ１のモジュール（モジュール４０ａ〜４０ｇ）によって、電力変換装置１００が構成されている。
【００３３】
上記のように、２ｉｎ１のモジュールによって電力変換装置１００を構成することによって、スイッチング素子として、１ｉｎ１の比較的大容量のモジュール、または、比較的小容量のディスクリート品を用いる場合と比べて、スイッチング素子（Ｑ１、Ｑ２、Ｑ１１、Ｑ１２）とコンデンサ（Ｃ１、Ｃ２）との間の配線長を短縮することが可能になる。また、スイッチング素子として、４ｉｎ１のモジュールを用いる場合と比べて、２ｉｎ１のモジュール４０ａ〜４０ｇの方がモジュール４０ａ〜４０ｇの内部のスイッチング素子の数が少ないので、配線長を短縮することができる。
【００３４】
次に、図２に示す比較例による電力変換装置２００と比較しながら、スイッチングに起因するサージ電圧について説明する。
【００３５】
図２に示すように、比較例による電力変換装置２００では、スイッチング素子Ｑ２１のエミッタとスイッチング素子Ｑ２２のコレクタとが互いに接続されている。また、直流電源１に対して、スイッチング素子Ｑ２１およびスイッチング素子Ｑ２２に並列に、コンデンサＣ２１およびＣ２２が接続されている。また、スイッチング素子Ｑ２１のエミッタおよびスイッチング素子Ｑ２２のコレクタと、コンデンサＣ２１およびコンデンサＣ２２との間には、スイッチング素子Ｑ２３およびＱ２４が設けられている。なお、スイッチング素子Ｑ２３のエミッタと、スイッチング素子Ｑ２４のエミッタとが接続されている。ここで、２ｉｎ１のモジュールにおいて、エミッタ同士を接続する構成は一般的ではない。このため、エミッタ同士が接続された２ｉｎ１のモジュールは、カスタム品により構成される。また、比較例による電力変換装置２００では、スイッチング素子Ｑ２１のエミッタおよびスイッチング素子Ｑ２２のコレクタに、１つの第２回路部２２０（フルブリッジ回路を構成するスイッチング素子Ｑ２５、Ｑ２６、Ｑ２７およびＱ２８、コンデンサＣｆ）が接続されている。
【００３６】
比較例による電力変換装置２００において、スイッチングに起因するサージ電圧が発生した場合、コンデンサＣ２１、スイッチング素子Ｑ２１、スイッチング素子Ｑ２４およびスイッチング素子Ｑ２３（または、コンデンサＣ２２、スイッチング素子Ｑ２３およびスイッチング素子Ｑ２４、および、スイッチング素子Ｑ２２）からなるループに電流が流れる。このループには、電子部品が４個設けられているため、ループの経路は比較的長くなる。また、サージ電圧は、経路の配線インダクタンスに比例するため、ループの経路が長くなるほど配線インダクタンスが大きくなり、サージ電圧は高くなる。具体的には、サージ電圧をＶ、配線インダクタンスをＬ、電流をｉ、時間をｔとして、サージ電圧Ｖは、Ｖ＝Ｌ×（ｄｉ／ｄｔ）の関係を有する。その結果、比較例による電力変換装置２００では、サージ電圧が比較的高くなるので、サージ電圧を低減するためのスナバ回路を別途設ける必要がある。
【００３７】
一方、図３に示すように、本実施形態による電力変換装置１００において、スイッチングに起因するサージ電圧が発生した場合、コンデンサＣ１、スイッチング素子Ｑ１、および、スイッチング素子Ｑ２（または、コンデンサＣ２、スイッチング素子Ｑ１１、および、スイッチング素子Ｑ１２）からなるループに電流が流れる。このループに設けられる電子部品の数（３個）は、上記の比較例による電力変換装置２００のループに設けられる電子部品の数（４個）よりも少ないので、ループの経路は比較的短い。これにより、サージ電圧は、比較的低くなる。その結果、サージ電圧を低減するためのスナバ回路を設ける必要はない。
【００３８】
次に、図４〜図９を参照して、本実施形態の電力変換装置１００の動作について説明する。なお、以下では、正の周期（図４のＮｏ．１〜Ｎｏ．８の状態）の動作の一例について説明しているが、回路の対称性により、負の周期（図４のＮｏ．９〜Ｎｏ．１６の状態）の動作についても、正の周期の動作と同様である。
【００３９】
図４（Ｎ０．７）に示すように、スイッチング素子Ｑ２、Ｑ４、Ｑ６およびＱ７がオン状態（「１」）にされる。これにより、図５に示すように、電力変換装置１００から０Ｖの電圧が出力される。
【００４０】
また、図４（Ｎｏ．４）に示すように、スイッチング素子Ｑ１、Ｑ３、Ｑ６およびＱ７がオン状態にされる。これにより、図６に示すように、電力変換装置１００から１／４Ｖの電圧が出力される。なお、この場合、コンデンサＣｆ１は、充電される。
【００４１】
また、図４（Ｎｏ．３）に示すように、スイッチング素子Ｑ１、Ｑ３、Ｑ５およびＱ７がオン状態にされる。これにより、図７に示すように、電力変換装置１００から１／２Ｖの電圧が出力される。
【００４２】
また、図４（Ｎｏ．１）に示すように、スイッチング素子Ｑ１、Ｑ４、Ｑ５およびＱ７がオン状態にされる。これにより、図８に示すように、電力変換装置１００から３／４Ｖの電圧が出力される。なお、この場合、コンデンサＣｆ１は、放電される。
【００４３】
上記のような動作を繰り返すことにより、電力変換装置１００から、−３／４Ｖ、−１／２Ｖ、−１／４Ｖ、０Ｖ、１／４Ｖ、１／２Ｖ、３／４Ｖの電圧（７レベルの電圧）が出力される。その結果、図９に示すように、７レベルの電圧は、ｓｉｎ波状に出力される。
【００４４】
（本実施形態の効果）
本実施形態では、以下のような効果を得ることができる。なお、以下の効果は、主として、第１回路部１０ａおよび第２回路部２０ａについて記載している一方、第１回路部１０ｂおよび第２回路部２０ｂについても同様の効果が得られる。
【００４５】
本実施形態では、上記のように、第１回路部１０（第１回路部１０ａ）を、直列に接続される２つのスイッチング素子Ｑ１およびＱ２と、２つのスイッチング素子Ｑ１およびＱ２に並列に接続されるコンデンサＣ１とからなるループを含むように構成する。これにより、スイッチング素子Ｑ１およびＱ２のスイッチングに起因してサージ電圧が発生した場合でも、ループが３つの電子部品（スイッチング素子Ｑ１およびＱ２、コンデンサＣ１）からなるので、ループの経路が比較的短くなる。その結果、スイッチングに起因して発生するサージ電圧が高くなるのを抑制することができる。これにより、サージ電圧を抑制するためのスナバ回路を別途設ける必要がないので、電力変換装置１００の構成が複雑になるのを抑制しながら、サージ電圧が高くなるのを抑制することができる。
【００４６】
また、本実施形態では、上記のように、第１回路部１０は、２つ設けられ、第２回路部２０は、２つ設けられ、第３回路部３０は、２つのスイッチング素子Ｑ７およびＱ８を含む。これにより、２つの第１回路部１０、２つの第２回路部２０、および、２つのスイッチング素子Ｑ７およびＱ８を含む第３回路部３０により構成される７つの大きさの電圧（７レベルの電圧）を出力可能な電力変換装置１００において、スイッチングに起因して発生するサージ電圧が高くなるのを抑制することができる。
【００４７】
また、本実施形態では、上記のように、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６の耐圧は、スイッチング素子Ｑ１およびＱ２、および、スイッチング素子Ｑ７およびＱ８の耐圧よりも小さくすることができる。ここで、スイッチング素子Ｑ１およびＱ２、および、スイッチング素子Ｑ７およびＱ８は、比較的スイッチングの速度が遅い（たとえば、商用電源と同じ６０Ｈｚ）ので、スイッチング素子Ｑ１およびＱ２、および、スイッチング素子Ｑ７およびＱ８としてスイッチング損失の大きい高耐圧のスイッチング素子を使用しても、スイッチング損失の影響を低減する（無視する）ことができる。一方、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６は、比較的スイッチングの速度が速い（たとえば、ＰＷＭ制御に用いられる三角波のキャリア周期、１ｋＨｚ以上１０ｋＨｚ以下）ので、スイッチング素子Ｑ１およびＱ２、および、スイッチング素子Ｑ７およびＱ８よりもスイッチング損失の小さい中耐圧のスイッチング素子をスイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６として使用することにより、スイッチング損失が大きくなるのを抑制することができる。
【００４８】
また、本実施形態では、上記のように、スイッチング素子Ｑ１およびＱ２、および、スイッチング素子Ｑ７およびＱ８の耐圧は、直流電源１の電圧Ｖの１／２以上であり、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６の耐圧は、直流電源１の電圧Ｖの１／４以上である。これにより、容易に、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６の耐圧を、スイッチング素子Ｑ１およびＱ２、および、スイッチング素子Ｑ７およびＱ８の耐圧よりも小さくすることができる。ここで、２つの第１回路部１０を直列に接続した場合では、２つの第１回路部１０の各々に、直流電源１の電圧Ｖの１／２の電圧が印加される。そこで、スイッチング素子Ｑ１およびＱ２の耐圧を、直流電源１の１／２以上にすることにより、スイッチング素子Ｑ１およびＱ２が過電圧により破壊されるのを抑制することができる。また、第１回路部１０に直列に接続されるフルブリッジ回路を構成する第２回路部２０には、直流電源１の電圧の１／４Ｖの電圧が印加される。そこで、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６の耐圧を、直流電源１の１／４Ｖ以上にすることにより、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６が過電圧により破壊されるのを抑制することができる。
【００４９】
また、本実施形態では、上記のように、スイッチング素子Ｑ１およびＱ２、および、スイッチング素子Ｑ７およびＱ８は、絶縁ゲートバイポーラトランジスタからなる。また、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６は、絶縁ゲートバイポーラトランジスタからなる。これにより、スイッチング素子Ｑ１およびＱ２、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６、スイッチング素子Ｑ７およびＱ８の耐圧を、容易に、高めることができる。
【００５０】
また、本実施形態では、上記のように、２つのスイッチング素子Ｑ１およびＱ２、および、２つのスイッチング素子Ｑ７およびＱ８は、それぞれ、１つのモジュール４０ａおよび４０ｃの内部に収納されている。また、４つのスイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６は、２つのスイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６毎に、１つのモジュール４０ｄおよび４０ｅの内部に収納されている。これにより、互いに直列に接続された２つのスイッチング素子からなるモジュール（２ｉｎ１のモジュール）を、第１回路部１０（スイッチング素子Ｑ１およびＱ２）、第２回路部２０（スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６）および第３回路部３０（スイッチング素子Ｑ７およびＱ８）のいずれにも用いることができる。その結果、スイッチング素子同士を接続する配線がモジュールの内部に収納されているので、配線の引き回しを簡素化することができる。これにより、モジュールの配置の設計の自由度を高めることができる。
【００５１】
また、本実施形態では、上記のように、１つのモジュールの内部に収納されている２つのスイッチング素子Ｑ１およびＱ２（スイッチング素子Ｑ３およびＱ４、スイッチング素子Ｑ５およびＱ６、スイッチング素子Ｑ７およびＱ８）は、２つの絶縁ゲートバイポーラトランジスのうちの一方のエミッタと他方のコレクタとが接続されている。これにより、２つの絶縁ゲートバイポーラトランジスのうちの一方のエミッタと他方のコレクタとが接続されている同じ種類のモジュールにより、スイッチング素子Ｑ１およびＱ２、スイッチング素子Ｑ３、Ｑ４、Ｑ５およびＱ６、および、スイッチング素子Ｑ７およびＱ８が構成される。その結果、電力変換装置１００を構成する部品の種類が増加するのを抑制することができる。
【００５２】
[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
【００５３】
たとえば、上記実施形態では、第１回路部が２つ設けられている例について示したが、本発明はこれに限られない。たとえば、第１回路部が３つ以上設けられていてもよい。
【００５４】
また、上記実施形態では、１つの第１回路部に対して、１つの第２回路部が設けられている例について示したが、本発明はこれに限られない。たとえば、図１０に示す第１変形例の電力変換装置１０１のように、１つの第１回路部１０に対して、互いに直列に接続されたｎ個（ｎは、２以上の自然数）の第２回路部２０が設けられていてもよい。なお、直列に接続される第２回路部２０の数（ｎ）が１つ増えるごとに、電力変換装置１０１から出力される電圧のレベルの数が２ずつ増える。
【００５５】
また、上記実施形態では、第２回路部のスイッチング素子が、ＩＧＢＴから構成される例について示したが、本発明はこれに限られない。たとえば、図１１に示す第２変形例の電力変換装置１０２のように、第２回路部１２０のスイッチング素子Ｑ３１、Ｑ３２、Ｑ３３およびＱ３４（Ｑ１３１、Ｑ１３２、Ｑ１３３およびＱ１３４）をＭＯＳＦＥＴ（たとえば、ＳｉＣ−ＭＯＳＦＥＴ）から構成してもよい。これにより、容易に、スイッチングの速度を高めることができる。なお、スイッチング素子Ｑ３１、Ｑ３２、Ｑ３３およびＱ３４（Ｑ１３１、Ｑ１３２、Ｑ１３３およびＱ１３４）は、特許請求の範囲の「第２スイッチング素子」の一例である。
【００５６】
また、上記実施形態では、２つのスイッチング素子が、２ｉｎ１のモジュールに収納される例について示したが、本発明はこれに限られない。たとえば、４つのスイッチング素子を４ｉｎ１のモジュールに収納してもよいし、１つのスイッチング素子を１ｉｎ１のモジュールに収納してもよい。
【００５７】
また、上記実施形態では、コンデンサＣ１、Ｃ２、Ｃｆ１およびＣｆ２が各々１つのコンデンサにより構成されている例について示したが、本発明はこれに限られない。たとえば、コンデンサＣ１、Ｃ２、Ｃｆ１およびＣｆ２を、比較的容量の小さい並列接続された複数のコンデンサにより構成してもよい。
【符号の説明】
【００５８】
１  直流電源
１０、１０ａ、１０ｂ  第１回路部
２０、２０ａ、２０ｂ、１２０  第２回路部
３０  第３回路部
４０ａ〜４０ｇ  モジュール
１００、１０１、１０２  電力変換装置
Ｃ１、Ｃ２  コンデンサ
Ｑ１、Ｑ２、Ｑ１１、Ｑ１２  スイッチング素子（第１スイッチング素子）
Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ１３、Ｑ１４、Ｑ１５、Ｑ１６  スイッチング素子（第２スイッチング素子）
Ｑ７、Ｑ８  スイッチング素子（第３スイッチング素子）
Ｑ３１、Ｑ３２、Ｑ３３、Ｑ３４、Ｑ１３１、Ｑ１３２、Ｑ１３３、Ｑ１３４  スイッチング素子（第２スイッチング素子）
【図１】
2019115235.tif 000003
【図２】
2019115235.tif 000004
【図３】
2019115235.tif 000005
【図４】
2019115235.tif 000006
【図５】
2019115235.tif 000007
【図６】
2019115235.tif 000008
【図７】
2019115235.tif 000009
【図８】
2019115235.tif 000010
【図９】
2019115235.tif 000011
【図１０】
2019115235.tif 000012
【図１１】
2019115235.tif 000013