(57)【要約】【課題】バリア高さφＢｎを調整でき、高周波帯のＲＦ電気信号の検波感度を向上させるためのゼロバイアス動作及びアンテナインピーダンスとの整合を可能とした半導体素子、その製造方法及びそれを備える半導体装置を提供することを目的とする。【解決手段】本発明に係る半導体素子は、ＩｎＧａＡｓ（ｎ形ＩｎＧａＡｓ層２）の濃度を、上で述べた「バリア高さがバイアスにより変化」することを防止する範囲を越えて、深く縮退する範囲まで意図的に増大させ、電子フェルミ準位（ＥＦ）をＩｎＧａＡｓ（ｎ形ＩｎＧａＡｓ層２）のバンド端からＩｎＰ（ＩｎＰ空乏化層３）のバンド端の方向に上昇させる。【選択図】図２
2019057724.tif 000002
【特許請求の範囲】
【請求項１】
アノード側からカソード側へ、ｎ形の第１半導体層、第２半導体層、ｎ形の第３半導体層の順で積層され、前記第１半導体層と前記第２半導体層とがヘテロ接合である積層ダイオード構造を備える半導体素子の製造方法であって、
前記第１半導体層をＩｎＧａＡｓとし、
前記第２半導体層をＩｎＰとし、
前記ヘテロ接合の面積をＳｊ（μｍ２）としたとき、前記第１半導体層の電子濃度ｎｅ（ｃｍ−３）を数式Ｃ１で定めることを特徴とする製造方法。
【数Ｃ１】
2019057724.tif 000012
【請求項２】
アノード側からカソード側へ、ｎ形の第１半導体層、第２半導体層、ｎ形の第３半導体層の順で積層され、前記第１半導体層と前記第２半導体層とがヘテロ接合である積層ダイオード構造を備える半導体素子であって、
前記第１半導体層はＩｎＧａＡｓであり、
前記第２半導体層はＩｎＰであり、
前記ヘテロ接合の面積をＳｊ（μｍ２）としたとき、前記第１半導体層の電子濃度ｎｅ（ｃｍ−３）が数式Ｃ１であることを特徴とする半導体素子。
【請求項３】
前記積層ダイオード構造は、
前記第１半導体層のアノード側に積層されるｎ形の第４半導体層と、
前記第３半導体層のカソード側に積層されるｎ形の第５半導体層と、
をさらに備え、
半絶縁性半導体基板に、前記第５半導体層を接するように前記積層ダイオード構造が形成されることを特徴とする請求項２に記載の半導体素子。
【請求項４】
アノード電極とカソード電極をさらに備え、
前記アノード電極は、前記第４半導体層の前記第２半導体層と反対側に接しており、
前記第５半導体層は、積層方向から見た面積が前記第３半導体層の面積より大きく、
前記カソード電極は、前記第５半導体層の前記第３半導体層側、且つ前記第３半導体層に非接触である位置に配置されている
ことを特徴とする請求項３に記載の半導体素子。
【請求項５】
前記アノード電極は、積層方向から見た面積が前記第４半導体層の面積より大きいことを特徴とする請求項４に記載の半導体素子。
【請求項６】
前記第１半導体層は、積層方向から見た面積が前記第２半導体層の面積より大きいことを特徴とする請求項４又は５に記載の半導体素子。
【請求項７】
電気高周波入力回路と電気出力回路とを接続する電気接続線と、
前記カソード側を前記電気接続線に接続し、前記アノード側をグランドに接続し、前記電気高周波入力回路からの電気高周波を検波した検波信号を前記電気出力回路へ出力する請求項２から６のいずれかに記載の半導体素子と、
を備える半導体装置。
【請求項８】
前記電気高周波入力回路がアンテナであること特徴とする請求項７に記載の半導体装置。
【請求項９】
前記電気高周波入力回路が前記半絶縁性半導体基板上に形成された平面アンテナであること特徴とする請求項３から６のいずれかを引用する請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体層を積層して形成した半導体素子、その製造方法及びそれを備える半導体装置に関する。
【背景技術】
【０００２】
ミリ波からＴＨｚ周波数帯の様々な無線システムにおいて、そのＲＦキャリアに含まれる信号を検出するための手段として、非線形デバイスが用いられる。Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ（ＳＢＤ）は典型的なデバイスの一つであり、包絡線検波（ｅｎｖｅｌｏｐｅ−ｄｅｔｅｃｔｉｏｎ）、可変容量動作（Ｖａｒａｃｔｏｒ  Ｏｐｅｒａｔｉｏｎ）を利用したミキシングデバイスとして機能する。ここでは包絡線検波について背景を述べる。
【０００３】
ＳＢＤの電流電圧（Ｉ−Ｖ）特性は、飽和電流（Ｓａｔｕｒａｔｉｏｎ  Ｃｕｒｒｅｎｔ）をＩＳとして、数１で表現できる。
【数１】
2019057724.tif 000003
ＶＴは熱電圧（ｔｈｅｒｍａｌ  ｖｏｌｔａｇｅ  ＝  ｋＴ／ｑ：  ｋはボルツマン常数、Ｔは絶対温度、ｑは電子電荷）であり、室温で２５ｍＶの値となる。
このＩ−Ｖ特性の非線形性を利用することにより、ＲＦ電気信号入力でＳＢＤ端子に誘起される電圧ＶＲＦにより検波出力（＝平均電流）を発生させることができる。
【０００４】
図１１は、ダイオードの等価回路である。図１２は、当該ダイオードの電流電圧（Ｉ−Ｖ）特性、高周波入力に対する検波Ｉ−Ｖ特性を模式的に示した図である。検波Ｉ−Ｖ特性のカーブは、高周波信号無入力時のＩ−Ｖ特性を負電圧側にシフトされたＩ−Ｖ特性となり、検波出力回路の負荷抵抗に従って動作点Ｐが決まる。
小信号入力時、ＳＢＤのインピーダンスの実数部（＝微分抵抗値）は、高周波信号無入力時のＩ−Ｖ特性の電圧微分であり、
【数２】
2019057724.tif 000004
となる。２乗検波の一般論から、シリーズ抵抗ＲＳと接合容量Ｃｊを無視し、入力ラインとＲＤのインピーダンス整合が成立、すなわち、電力の結合が１００％とした場合、入力電力ＰＲＦに対する検波電流感度は、ＲＤが変化しても、ゼロ電圧動作時では１／ＶＴ  （Ａ／Ｗ）であり、ＩＳに無依存の一定値を保つ。
電圧感度（＝オープン出力条件）に関しては、インピーダンス整合状態では、１／ＩＳ（Ｖ／Ｗ）であり、ＩＳが小さいほど電圧感度は高く、低速の変調信号の場合はこの検波電圧を測定することが多い。通常、ＳＢＤの感度性能として、電圧感度（Ｖ／Ｗ）が用いられる理由である。
【０００５】
一方、信号の変調が高速の場合は、入力抵抗が比較的小さい帰還アンプを用いて出力を増幅するので、むしろ検波電流感度が重要である。典型的な検波動作として、ＲＦ信号が同軸線路や導波管線路から直接ゼロ電圧動作のＳＢＤに入力される場合を考える。それら入力線路の特性インピーダンスＺ０ｉｎｐｕｔは、従来のＳＢＤを用いるかぎり、ダイオード微分抵抗（ＲＤ）に比べはるかに小さい（Ｚ０ｉｎｐｕｔ  ＜＜  ＲＤ）。すなわち、整合条件は成立せず、ＳＢＤへのＲＦ信号はほとんど反射して電力の結合が不十分の状態となっている。このインピーダンス不整合の際の検波電流感度は、インピーダンス整合時の値（１／ＶＴ）から
２（Ｚ０ｉｎｐｕｔ／ＲＤ）ＶＴ−１＝２（Ｚ０ｉｎｐｕｔ×ＩＳ）ＶＴ−２
に低下する。この様な場合は、ＩＳを上げること、言い換えると、（１）式の出力電流ＩＳＢＤを適切な値に上げることが必要とされる。これは（２）式の関係から、ＲＤを下げることに等しい。この様な理由のため、従来のＩＳが小さいＧａＡｓ−ＳＢＤなどを使用する際には、バイアスを与えた条件（（２）式においてＶを大きくしてＲＤを小さくした条件）で検波回路を構成することになる。入力線路とＳＢＤとの間にインピーダンス変換回路を挿入することにより、整合状態を改善することもできるが、これは動作帯域幅を制限することになるので、検波デバイスの広帯域特性が犠牲となってしまう。
【０００６】
さらに、微弱な信号を検出する際には、電源ノイズの影響を抑制すべく、ゼロバイアスで動作させることが望ましい。バイアス回路が不要となることも利点である。ゼロバイアス状態で良好な感度を得るためには、（１）式のＩＳを適切に上げる必要がある。言い換えると、数２においてＶ＝０なのでＲＤ＝ＶＴ／ＩＳとなり、ＲＤが下がる状態である。しかしながら、最も典型的な化合物半導体のＧａＡｓでＳＢＤを製作するかぎり、ＩＳは最適値よりも小さく、ＲＤは入力ラインの実効的インピーダンスよりもかなり大きな値となる。
【０００７】
特に重要となるのは、数１００ＧＨｚ〜数ＴＨｚまでのＴＨｚ帯で動作する広帯域受信器を構成する場合である。ＴＨｚ受信器は、一定のアンテナインピーダンス（Ｚｏ）を持つ純抵抗アンテナと直接接続することが多く、そのため整合回路を組み込むことが困難となる。例えば、半導体基板に形成した純抵抗アンテナのインピーダンスは約７５Ωと低いので、インピーダンス整合が成立しにくく、その条件では検波電流出力はＩＳに依存する傾向を持つ。この様なインピーダンス整合を取りにくい回路構成の場合、結合効率を確保するためにはＲＤをＺｏに近い値まで下げることが望ましい。
【０００８】
ここで、ＲＤを下げるためには（２）式から明らかなようにＩＳを大きくする必要がある。ＩＳは、数３のように、ＳＢＤの接合面積（Ｓｊ）とＳＢＤのバリア高さ（φＢｎ）の関数である。
【数３】
2019057724.tif 000005
ここで、Ａ＊はリチャードソン常数、ｋはボルツマン常数、Ｔは温度（Ｋ）である。
【０００９】
ところが、広帯域受信器を構成する場合、周波数特性を確保するために接合面積Ｓｊを小さくしてデバイスの接合容量（Ｃｊ）を小さくする必要があるので、φＢｎが一定（半導体材料同一）であれば必然的にＩＳを大きくすることは困難となる傾向にある。結局、受信器に要求される動作帯域が上るほどＩＳが下がることになり、ゼロバイアス動作にとって適正な状態から大きく離れ、ゼロバイアス動作の特性が劣化するという課題がある。
【００１０】
ＩＳを大きくするためには、半導体材料を変えてＳＢＤのバリア高さφＢｎを小さくする手段がある。例えば、一般的な半導体材料であるＧａＡｓよりバリア高さφＢｎが小さくなる半導体材料としてＩｎＰに格子整合したＩｎＧａＡｓＰがある。図１０は、ＩｎＧａＡｓＰを用いたＳＢＤ構造バンドダイアグラムを模式的に示すものである。低濃度のＩｎＧａＡｓＰ層３１にショトキバリア金属３６が接触し、ＳＢＤ構造を形成する。２層構成のｎ形のコンタクト層（３３、３４）とコンタクト電極３５が接続される。なお、低濃度とは、「空乏化したときに当該層内で大きな電界変化を引き起こすような電荷が殆んど生じない程度にドナー又はアクセプタの濃度が低い状態」を意味する。すなわち、低濃度のＩｎＧａＡｓＰ層３１は、他のいずれのドーピングされた層と比較してもドナー又はアクセプタの濃度が低く、当該層をノンドープとしてもダイオードの効果を得ることができる。
【００１１】
ＩｎＧａＡｓＰの中で最もＳＢＤのバリアが小さくなるのはそのＩｎＰ組成がゼロとなるＩｎＧａＡｓである。しかしながら、ＩｎＧａＡｓとしても電子バリアφＢｎは０．２〜０．２５Ｖ程度であり、また、動作周波数が上がるほど、要求されるＳｊは小さくなる。結局、数１００ＧＨｚ以上の高周波動作を目的とするＳＢＤの場合、所望のＩＳを得られるほどφＢｎを低下させることはできない。Ｕｎｉｖ．  Ｄａｒｍｓｔａｄｔのグループの例では、ＴＨｚ周波数帯動作を目的に製作されたＩｎＧａＡｓ−ＳＢＤの微分抵抗は、０ＶでＲＤ＝４．７ｋΩと報告されており（例えば、非特許文献１を参照。）、そのＲＤから計算されるＩＳは約５μＡである。このＲＤは依然として典型的な純抵抗アンテナのインピーダンス（約７５Ω）よりもかなり大きいことがわかる。
【００１２】
金属と半導体からなるＳＢＤではなく、半導体ヘテロ構造を利用したダイオード（ヘテロバリアダイオード［ＨＢＤ：Ｈｅｔｅｒｏ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ］）が報告されている（非特許文献２を参照。）。非特許文献２では、ｎ形ＩｎＧａＡｓ／ｎ形ＩｎＰからなるｉｓｏｔｙｐｅ接合は、ＩＳを決めるφＢｎが２００ｍｅＶとなることが示されている。しかしながら、このφＢｎはＩｎＧａＡｓ−ＳＢＤのφＢｎと同等であり、ＩＳの増大は見込めない。
【００１３】
単結晶状態の半金属（ｓｅｍｉｍｅｔａｌ）と半導体とのヘテロ構造を利用したダイオードも報告されている（非特許文献３を参照。）。上記の半金属／半導体ダイオードは、半金属ＥｒＡｓとＩｎＡｌＧａＡｓ［組成はＩｎＰに格子整合の条件で、（Ｉｎ０。５２Ａｌ０。４８Ａｓ）ｘ（  Ｉｎ０。５３Ｇａ０。４７Ａｓ）１−ｘ］との接合からなり、ｘ＝０の条件：ＥｒＡｓ／ＩｎＧａＡｓの接合は最小のバリア高さとしてφＢｎ＝１５０ｍｅＶと報告されている。しかしながら、実験的にはその様な小さなφＢｎを持つダイオードの特性は良好ではなく、設計指針は必ずしも明らかにされてはいない。
【００１４】
以上の説明のように、ミリ波から数ＴＨｚ波までの周波数帯でゼロバイアス動作させるＳＢＤもしくは半導体ヘテロ構造ダイオードの高性能化には、電流感度を上げ、同時に動作点の微分抵抗値ＲＤを適切な値とするために飽和電流ＩＳを現在のデバイスより大きくする必要がある。しかしながら、報告されているＩｎＧａＡｓ−ＳＢＤは依然としてφＢｎが大きいために飽和電流ＩＳと微分抵抗値ＲＤを最適化することはできず、ＩＳを増大する意図をもって製作されφＢｎの小さなＥｒＡｓ／ＩｎＡｌＧａＡｓヘテロ構造を用いたダイオード（非特許文献３）でも、その効果は認められていない。
【先行技術文献】
【非特許文献】
【００１５】
【非特許文献１】Ｄ．Ｓｃｈｏｅｈｅｒｒ  ｅｔ  ａｌ．、“Ｅｘｔｒｅｍｅｌｙ  Ｂｒｏａｄｂａｎｄ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  ａ  Ｓｃｈｏｔｔｋｙ  Ｄｉｏｄｅ  Ｂａｓｅｄ  ＴＨｚ  Ｄｅｔｅｃｔｏｒ”，  ＩＲＭＭＷ−２０１０，  ｐｐ．１−２，  ２０１０．
【非特許文献２】Ｓ．Ｒ．Ｆｏｒｒｅｓｔ  ａｎｄ  Ｏ．Ｋ．Ｋｉｍ，“Ａｎ  ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ／ｎ−ＩｎＰ  ｒｅｃｔｉｆｉｅｒｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．  Ｖｏｌ．５２，  ｐｐ．５８３８−５８４２，１９８１．
【非特許文献３】Ｅ．Ｒ．Ｂｒｏｗｎ  ｅｔ  ａｌ．，“Ａｄｖａｎｃｅｓ  ｉｎ  Ｓｃｈｏｔｔｋｙ  Ｒｅｃｔｉｆｉｅｒ  Ｐｅｒｆｏｒｍａｎｃｅ”，ＩＥＥＥ  Ｍｉｃｒｏｗａｖｅ  Ｍａｇａｚｉｎｅ，  Ｊｕｎｅ  ２００７，  ｐｐ．５４−５９，  ２００７．
【非特許文献４】Ｎ．  Ｋａｓｈｉｏ  ｅｔ  ａｌ．，  “Ｈｉｇｈ−Ｓｐｅｅｄ  ａｎｄ  Ｈｉｇｈ−Ｒｅｌｉａｂｉｌｉｔｙ  ＩｎＰ−Ｂａｓｅｄ  ＨＢＴｓ  ｗｉｔｈ  ａ  Ｎｏｖｅｌ  Ｅｍｉｔｔｅｒ”，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃ．  Ｄｅｖ．  Ｖｏｌ．５７，  ＮＯ．２，  ｐｐ．３７３−３７９，  ２０１０．
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上述のように、高い周波数帯、特にＴＨｚ帯でゼロバイアス動作させる検波デバイスの性能を上げるには、動作点の飽和電流ＩＳを現在のデバイスより大きく（＝微分抵抗値ＲＤを小さく）する必要がある。しかしながら、従来のＳＢＤでは、その目的に必要となる小さなバリア高さφＢｎを実現できないこと、また、半導体ヘテロ構造ダイオードではＳＢＤと比べてもφＢｎが十分に低下していないこと、また、その設計指針が明らかにされていない。つまり、従来の半導体検波デバイスは、ショットキーバリア高さφＢｎを低減できず、高周波帯のＲＦ電気信号の検波感度を向上させるためのゼロバイアス動作及びアンテナインピーダンスとの整合が困難という課題がある。
【００１７】
そこで、前記課題を解決するために、本発明は、バリア高さφＢｎを調整でき、高周波帯のＲＦ電気信号の検波電流感度をゼロバイアス動作時に向上させ、同時にアンテナインピーダンスとの整合を可能とした半導体素子、その製造方法及びそれを備える半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明は、半導体素子内のヘテロ接合を成す半導体層において、電子親和力の大きい側の半導体層の電子濃度を調整することで、バリア高さφＢｎを調整することとした。なお、本明細書では、半導体素子とはヘテロバリアダイオード（ＨＢＤ）を意味する。
【００１９】
具体的には、本発明に係る半導体素子の製造方法は、アノード側からカソード側へ、ｎ形の第１半導体層、前記第１半導体層よりも電子親和力の小さな第２半導体層、ｎ形の第３半導体層の順で積層され、前記第１半導体層と前記第２半導体層とがヘテロ接合である積層ダイオード構造を備える半導体素子の製造方法であって、
前記半導体素子のアノードとカソードの間に所定の高周波信号を入力して検波した検波出力電流を最大とするように前記第１半導体層のドーピング量を調整することを特徴とする。
【００２０】
図２のバンドダイアグラムにおいて、符号２で示した層が第１半導体層に相当し、ｎ形のドーピング濃度を上げるに従い、フェルミ準位Ｅｆは上昇する。ここで、第２の半導体層との伝導帯不連続ΔＥＣは一定であるから、バリア高さエネルギーは、
［数４］
ｑφＢｎ＝ΔＥＣ−（Ｅｆ−ＥＣ）                                    （４）
に従って変化することになる。ここで、Ｅｆ−ＥＣは第１半導体層の伝導帯端から測った値である。すなわち、ドーピング濃度によりφＢｎを調整することができる。
【００２１】
本発明に係る半導体素子の製造方法は、ヘテロ接合を含む複数の半導体層を積層し、ダイオード構造を作成するときに、ヘテロ接合させた半導体層において、電子親和力の大きい側の半導体層（第１半導体層）の最適電子濃度を予め取得しておく。最適電子濃度の取得手法は、所定のＲＦ信号を入力した時に検波電流が最大となる電子濃度である。つまり、最適なバリア高さφＢｎを検波電流の大きさを指標として決定する。従って、本発明は、バリア高さφＢｎを調整でき、高周波帯のＲＦ電気信号の検波電流感度をゼロバイアス動作時に向上させ、同時にアンテナインピーダンスとの整合を可能とした半導体素子の製造方法を提供することができる。
なお、第１半導体層の電子濃度でヘテロバリア高さφＢｎを調整することで、ＨＢＤの微分抵抗値ＲＤをアンテナインピーダンス程度まで調整できることは、当業者に知られていない。
【００２２】
本発明に係る半導体素子の製造方法は、アノード側からカソード側へ、ｎ形の第１半導体層、前記第１半導体層よりも電子親和力の小さな第２半導体層、ｎ形の第３半導体層の順で積層され、前記第１半導体層と前記第２半導体層とがヘテロ接合である積層ダイオード構造を備える半導体素子の製造方法であって、
前記半導体素子を、前記半導体素子のアノードとカソードの間に所定の高周波信号を入力して検波する検波回路とする場合に、
前記検波回路の高周波信号入力側の線路インピーダンス、もしくは純抵抗のアンテナインピーダンスと、前記検波回路の検波出力に接続されるアンプの入力インピーダンスがあらかじめ与えられた時、前記検波出力の電流を最大とするように前記第１半導体層のドーピング量を調整することを特徴とする。
【００２３】
本製造方法は、半導体素子を検波回路に使用するときの高周波信号入力側の線路インピーダンス、もしくは純抵抗のアンテナインピーダンスと、検波回路の検波出力に接続されるアンプの入力インピーダンスにおいて、検波電流が最大となるように第１半導体層のドーピング量を調整することが好ましい。
【００２４】
また、本発明に係る半導体素子の製造方法は、アノード側からカソード側へ、ｎ形の第１半導体層、第２半導体層、ｎ形の第３半導体層の順で積層され、前記第１半導体層と前記第２半導体層とがヘテロ接合である積層ダイオード構造を備える半導体素子の製造方法であって、
前記第１半導体層をＩｎＧａＡｓとし、
前記第２半導体層をＩｎＰとし、
前記ヘテロ接合の面積をＳｊ（μｍ２）としたとき、前記第１半導体層の電子濃度ｎｅ（ｃｍ−３）を数式Ｃ１で定めることを特徴とする製造方法。
【数Ｃ１】
2019057724.tif 000006
【００２５】
数Ｃ１について説明する。まず、数３は、温度Ｔが一定として扱うと、ＩＳとＳｊおよびφＢｎとの３つのパラメータの関係である。ここで、ＩＳは、最適な検波電流を得る条件により一義的に決まるものであり、用いる周波数に応じてＳｊが与えられた時、求めるべきパラメータはφＢｎである。ここで、数３を見ると、ｌｏｇ（Ｓｊ）もしくはｌｏｇ［ｓｑｒ．（Ｓｊ）］とφＢｎは線形結合の関係にあることが理解される。
【００２６】
一方、数４から、用いるヘテロ構造がきまれば、ΔＥＣは一定であるので、φＢｎを決めることはＥｆを決めることに他ならない。さらに、実験的に、Ｅｆの上昇分とキャリア濃度ｎｅとの関係がいくつかの半導体材料についてすでに測定されており、一定濃度以下のｎｅの範囲では、Ｅｆとｎｅは線形の関係にあることがわかっている。結局、ｎｅとｌｏｇ［ｓｑｒ．（Ｓｊ）］は線形の関係にあることが理解される。
【００２７】
従って、Ｅｆの上昇分とキャリア濃度ｎｅとの関係が既知の場合、上で述べた様なダイオード構造を持つ半導体素子を実際に製作して「検波電流の最大値」から最適なｎｅを求めることは、必ずしも必要ない。ＩｎＧａＡｓの場合について非特許文献４のデータを基に、（Ｅｆ−ＥＣ）／ｑ＝１．２×１０−２０×ｎｅと推定すると、それをＩｎＰ／ＩｎＧａＡｓヘテロ接合の場合について適用し、具体的な数値で表現したのが、数Ｃ１である。なお、数Ｃ１の導出は後述する［Ａｐｐｅｎｄｉｘ］に示した。
【００２８】
さらに、本発明に係る半導体素子は、アノード側からカソード側へ、ｎ形の第１半導体層、第２半導体層、ｎ形の第３半導体層の順で積層され、前記第１半導体層と前記第２半導体層とがヘテロ接合である積層ダイオード構造を備える半導体素子であって、
前記第１半導体層はＩｎＧａＡｓであり、
前記第２半導体層はＩｎＰであり、
前記ヘテロ接合の面積をＳｊ（μｍ２）としたとき、前記第１半導体層の電子濃度ｎｅ（ｃｍ−３）が数式Ｃ１であることを特徴とする。
【００２９】
本発明に係る半導体素子及びその製造方法は、ヘテロ接合を含む複数の半導体層を積層し、ダイオード構造を作成するときに、ヘテロ接合させた半導体層において、電子親和力の大きい側の半導体層（第１半導体層）の最適電子濃度をヘテロ接合の接合面積の設計値に基づいて決定する。従って、本発明は、バリア高さφＢｎを調整でき、高周波帯のＲＦ電気信号の検波電流感度をゼロバイアス動作時に向上させ、同時にアンテナインピーダンスとの整合を可能とした半導体素子及びその製造方法を提供することができる。
【００３０】
本発明に係る半導体素子の前記積層ダイオード構造は、
前記第１半導体層のアノード側に積層されるｎ形の第４半導体層と、
前記第３半導体層のカソード側に積層されるｎ形の第５半導体層と、
をさらに備え、
半絶縁性半導体基板に、前記第５半導体層を接するように前記積層ダイオード構造が形成されることを特徴とする。
【００３１】
本発明に係る半導体素子は、アノード電極とカソード電極をさらに備え、
前記アノード電極は、前記第４半導体層の前記第２半導体層と反対側に接しており、
前記第５半導体層は、積層方向から見た面積が前記第３半導体層の面積より大きく、
前記カソード電極は、前記第５半導体層の前記第３半導体層側、且つ前記第３半導体層に非接触である位置に配置されていることを特徴とする。
【００３２】
本発明に係る半導体素子の前記アノード電極は、積層方向から見た面積が前記第４半導体層の面積より大きいことを特徴とする。アノード電極の面積を大きくすることで配線を容易にすることができる。
【００３３】
本発明に係る半導体素子の前記第１半導体層は、積層方向から見た面積が前記第２半導体層の面積より大きいことを特徴とする。ダイオードの接合容量を小さくして周波数特性を向上させることができる。
【００３４】
本発明に係る半導体装置は、
電気高周波入力回路と電気出力回路とを接続する電気接続線と、
前記カソード側を前記電気接続線に接続し、前記アノード側をグランドに接続し、前記電気高周波入力回路からの電気高周波を検波した検波信号を前記電気出力回路へ出力する前記半導体素子と、
を備える。
本半導体装置は、前述の半導体素子を備えている。従って、本発明は、バリア高さφＢｎを調整でき、高周波帯のＲＦ電気信号の検波電流感度をゼロバイアス動作時に向上させ、同時にアンテナインピーダンスとの整合を可能とした半導体素子及びその製造方法を提供することができる。
【００３５】
本発明に係る半導体装置は、前記電気高周波入力回路をアンテナとすることができる。
【００３６】
本発明に係る半導体装置は、前記電気高周波入力回路を前記半絶縁性半導体基板上に形成された平面アンテナとすることができる。
【発明の効果】
【００３７】
本発明は、バリア高さφＢｎを調整でき、高周波帯のＲＦ電気信号の検波電流感度をゼロバイアス動作時に向上させ、同時にアンテナインピーダンスとの整合を可能とした半導体素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る半導体素子の構造を説明する図である。
【図２】本発明に係る半導体素子のバンドダイヤグラムを説明する図である。
【図３】本発明に係る半導体素子の構造を説明する図である。
【図４】本発明に係る半導体素子の構造を説明する図である。
【図５】本発明に係る半導体装置（検波回路）を説明する図である。
【図６】本発明に係る半導体装置（検波回路）の等価回路を説明する図である。
【図７】本発明に係る半導体素子のバリア高さと周波数特性と説明する図である。
【図８】本発明に係る半導体素子の第１半導体層の電子濃度と本発明に係る半導体装置が出力する検波電流の関係を説明する図である。
【図９】本発明に係る半導体装置（検波回路）を説明する図である。
【図１０】ＩｎＧａＡｓＰを用いたＨＢＤ構造バンドダイアグラムを説明する図である。
【図１１】ダイオードの等価回路を説明する図である。
【図１２】ダイオードの電流電圧（Ｉ−Ｖ）特性、高周波入力に対する検波Ｉ−Ｖ特性を模式的に示した図である。
【発明を実施するための形態】
【００３９】
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
【００４０】
（実施形態１）
図１は、本実施形態の半導体素子３０１の基本構成を説明する模式図である。各半導体層は、次の通りである。
１：高濃度ｎ形ＩｎＧａＡｓコンタクト層（第４半導体層）
２：電子濃度を要求に応じて調整したｎ形ＩｎＧａＡｓ層（第１半導体層）
３：低濃度のＩｎＰ空乏化層（第２半導体層）
４：高濃度のｎ形ＩｎＰ層（第３半導体層）
５：高濃度ｎ形ＩｎＧａＡｓコンタクト層（第５半導体層）
６：アノード電極
７：カソード電極
【００４１】
図２は、本実施形態の半導体素子のバンドダイアグラムである。フェルミレベル（ＥＦ）と電子濃度分布の様子（符号１０）を合わせて図示してある。ＩｎＧａＡｓの電子親和力はＩｎＰのそれよりも大きいので、図２のように、ｎ形ＩｎＧａＡｓコンタクト層１とｎ形ＩｎＧａＡｓ層２との間で、バンド配列（ｉｎ  ｂａｎｄ  ｌｉｎｅｕｐ）上で伝導帯不連続（ΔＥＣ＝２４０ｍｅＶ）が生じる。それに伴い、数４のＩｎＧａＡｓ／ＩｎＰ接合の非対称な電子エネルギーバリアｑφＢｎ＝ΔＥＣ−（Ｅｆ−ＥＣ）が生じる。ＩｎＰからＩｎＧａＡｓ側へのバリア高さは電圧に依存するが、ＩｎＧａＡｓからＩｎＰ側へのバリア高さは電圧による変化がほとんど生じない。このバリアにより整流特性（＝非線形性）を持つダイオードを構成できることになる。
【００４２】
ＩｎＧａＡｓ／ＩｎＰ界面のＩｎＧａＡｓ（ｎ形ＩｎＧａＡｓ層２）の電子濃度は、ヘテロ界面の電子の蓄積効果によるバリア高さφＢｎの電圧変化が小さくなる様に、高濃度することが望ましい。これは、濃度が低いと空乏化したＩｎＰ（ＩｎＰ空乏化層３）の電界を遮蔽するため、ＩｎＧａＡｓ側（ｎ形ＩｎＧａＡｓ層２）の電荷の変化により、ヘテロ界面でのバリア高さφＢｎ（＝ΔＥＣ−ＥＦ）がバイアスにより変化してしまうからである。
【００４３】
本発明に係る半導体素子の思想は、ＩｎＧａＡｓ（ｎ形ＩｎＧａＡｓ層２）の電子濃度を、上で述べた「バリア高さがバイアスにより変化」することを防止する範囲を越えて、深く縮退する範囲まで意図的に増大させ、電子フェルミ準位（ＥＦ）をＩｎＧａＡｓ（ｎ形ＩｎＧａＡｓ層２）のバンド端からＩｎＰ（ＩｎＰ空乏化層３）のバンド  端の方向に上昇させることである。この時のＨＢＤのＩ−Ｖ特性は、理想的な場合、
【数５】
2019057724.tif 000007
で表すことができる。つまり、ｎ形ＩｎＧａＡｓ層２の電子濃度ｎｅを変えてＥＦを上下させてバリア高さφＢｎを調整することで、ＨＢＤのＩ−Ｖ特性を変化させる（飽和電流ＩＳと微分抵抗値ＲＤを変化させる）ことができる。
【００４４】
実験的にＨＢＤのｎ形ＩｎＧａＡｓ層２の電子濃度ｎｅを最適化する手法の一つは、次の通りである。アノード側からカソード側へ、ｎ形の第１半導体層、前記第１半導体層よりも電子親和力の小さな第２半導体層、ｎ形の第３半導体層の順で積層され、前記第１半導体層と前記第２半導体層とがヘテロ接合であるダイオード構造を複数作成する。第１半導体層を積層するときにドーピング量を変化させることで各ダイオード構造の第１半導体層の電子濃度を変えておく。そして、これらのダイオード構造に所定のＲＦ信号を入力した時の検波電流をそれぞれプロットし、その結果から検波電流が最大となる電子濃度を見つける。
【００４５】
より具体的には、前記ＨＢＤ素子を最適化する際、検波回路の高周波信号入力側の線路インピーダンス、もしくは純抵抗のアンテナインピーダンスと、検波出力に接続されるアンプの入力インピーダンスがあらかじめ与えられた時、高周波信号を入力して検波された出力電流を最大とするように第１半導体層のドーピング量を調整する。上記のようにドーピング量を変化させた複数のダイオード構造を作成し、これを検波回路として高周波信号入力側の線路インピーダンス、もしくは純抵抗のアンテナインピーダンスと、検波出力に接続されるアンプの入力インピーダンスを与え、所定のＲＦ信号を入力した時の検波電流をそれぞれプロットし、その結果から検波電流が最大となる電子濃度を見つける。
【００４６】
また、ＨＢＤを含む検波回路の構成が同一であれば、最適な飽和電流ＩＳは一定の値となるから、ヘテロ接合の面積Ｓｊに応じて、バリア高さφＢｎが変わる。このため、ｎ形ＩｎＧａＡｓ層２の電子濃度ｎｅは、周波数特性上必要となるヘテロ接合の接合面積をＳｊ（μｍ２）とした時、数Ｃ１を指標として決定する。
【００４７】
この様にｎ形ＩｎＧａＡｓ層２の電子濃度ｎｅを決めると、典型的なアンテナインピーダンス（７５Ω）に対して、３５〜２００Ωの広いアンプ入力ラインインピーダンス範囲で最良の受信特性が得られることを見いだした。例えば、Ｓｊ＝０．５μｍ２とすると、ｎｅ＝１．３×１０１９（／ｃｍ３）となる。この条件では、フェルミレベルＥＦは伝導帯端から約１６０ｍｅＶ上昇する。その結果、実効的な電子に対する電子エネルギーバリアｑφＢｎ＝ΔＥＣ−ＥＦは８０ｍｅＶと極めて低くなり、ＩＳは従来のＨＢＤに比較して約０．１７ｍＡと極めて高くなる。
【００４８】
（実施形態２）
本実施形態の半導体素子は、図１の半導体素子３０１が半絶縁性半導体基板をさらに備える。具体的には、半絶縁性半導体基板に、前記第５半導体層を接するように前記積層ダイオード構造が形成される。そして、前記アノード電極は、前記第４半導体層の前記第２半導体層と反対側に接しており、前記第５半導体層は、積層方向から見た面積が前記第３半導体層の面積より大きく、前記カソード電極は、前記第５半導体層の前記第３半導体層側、且つ前記第３半導体層に非接触である位置に配置されている。
【００４９】
図３及び図４は本実施形態の半導体素子３０２を説明する模式図であり、それぞれ、本半導体素子の平面図と断面図（Ａ−Ａ’断面）である。各半導体層は、次の通りである。
１１：高濃度ｎ形ＩｎＧａＡｓコンタクト層（第４半導体層）
１２：電子濃度を要求に応じて調整したｎ形ＩｎＧａＡｓ層（第１半導体層）
１３：低濃度のＩｎＰ空乏化層（第２半導体層）
１４：高濃度のｎ形ＩｎＰ（第３半導体層）
１５：高濃度ｎ形ＩｎＧａＡｓコンタクト層（第５半導体層）
１６：アノード電極
１７：カソード電極
１８：半絶縁性半導体基板
１９：配線金属
２０：ＨＢＤの領域
符号１１〜１７は、図１の符号１〜７の層に対応する。
【００５０】
このＨＢＤを製作するには、ＭＯ−ＶＰＥ法もしくはＭＢＥ法によりすべての半導体層をエピタキシャル成長し、その基板をパタニング加工する。アノード電極１６をパタニングしそれをマスクとして、その下の半導体層を化学エッチングすると、図４の断面に示した様な、オーバーハング形状を製作することができる。半導体層の接合サイズよりもアノード電極１６のサイズを大きくできるので、配線金属１９のパタニングを容易にする。ｎ形ＩｎＧａＡｓ層１２をマスクとして、低濃度のＩｎＰ空乏化層１３、高濃度のｎ形ＩｎＰ１４を化学エッチングするので、さらに微細なサイズとなり、ＨＢＤの接合容量Ｃｊを低減できる。
【００５１】
（実施形態３）
図５及び図６は、本実施形態の半導体装置４０１を説明する図である。
半導体装置４０１は、電気高周波入力回路８Ａと電気出力回路８Ｂとを接続する電気接続線９Ａと、
前記カソード側を電気接続線９Ａに接続し、前記アノード側をグランド９Ｂに接続し、電気高周波入力回路８Ａからの電気高周波を検波した検波信号を電気出力回路８Ｂへ出力する前記半導体素子３０１と、を備える。各回路等は、次の通りである（実施形態１で説明したものを省略）。
８Ａ：電気高周波（ＲＦ）入力回路
８Ｂ：電気出力回路
９Ａ：電気接続ライン
９Ｂ：グランド
９Ｃ：ＲＦ電気信号入力ポート
９Ｄ：検波出力ポート
【００５２】
半導体装置４０１は、半導体素子３０１のカソード電極７とアノード電極６との間に二つの電極端子対が形成されたものであり、電極端子対の一方に電気ＲＦ入力回路８Ａ、他方に電気出力回路８Ｂが接続され、検波回路として機能する。
【００５３】
電気ＲＦ入力回路８Ａは、例えば伝送線路やアンテナである。電気ＲＦ信号が誘起する検波電圧と電流は、ＨＢＤの真正部（ＣｊとＲＤの並列回路）に印可されるＲＦ電圧と動作点とで支配されるので、一定のＲＦ入力に対して、どの様なＲＦ電圧がＨＢＤ真正部の両端に到達するかを見積もることにより、検波出力特性を評価できる。
【００５４】
電気ＲＦ入力回路８Ａが純抵抗アンテナ（インピーダンスＺｏ＝７５Ω）である場合を考える。ＨＢＤにこの純抵抗アンテナが直接接続されたとすると、これは図６の等価回路で考えることができる。一定のＲＦ入力３１に対してＲＤに誘起される電圧を求める。
【００５５】
図６の回路で、入力ラインのインピーダンスをＺｏ＝７５Ω、Ｓｊ＝０．５μｍ２、Ｃｊ＝１．８５ｆＦ、ＲＳ＝１０Ω、Ｒｉｎ＝無限大（半導体装置の出力をオープン状態）を仮定する。一定のＲＦ電力入力時、ＩＳを変化（＝ＩｎＧａＡｓの電子濃度を変化）させた際に、ＨＢＤの微分抵抗ＲＤに誘起されるＲＦ電流（ＩＲＦ）が、周波数でどの様に変わるか計算した［図７］。図７において、横軸はＲＦ入力３１の周波数、縦軸は微分抵抗ＲＤに誘起されるＲＦ電流（ＩＲＦ）である。
【００５６】
ｑφＢｎ＝６３ｍｅＶの場合、シリーズ抵抗ＲＳの電圧降下は多少あるものの、ＲＤがラインのインピーダンスにほぼ整合しているので、低周波領域では０ｄＢに近い値となっている。一方、ｑφＢｎ＝８０ｍｅＶ、ｑφＢｎ＝１３８ｍｅＶと大きくするに従い、Ｚｏ＜ＲＤの不整合状態に向かうので、ＲＤを流れる電流は低下し、検波電流もそれに直結して低下する。背景技術の節で述べた様に、インピーダンス整合が成立していれば、電流感度は不変である。すなわち、ＲＤが大きくなりインピーダンスの不整合が大きくなることが、検波電流の低下をもたらすのである。なお、検波電流については、図８の説明で再度述べる。
【００５７】
帯域（周波数特性）については、不整合時にＣｊ・Ｚｏで決まる状態から、ＲＤが小さくなるに従ってＣｊ・ＲＤで決まる傾向に移行するので、ｑφＢｎが小さいほど有利である。３ｄＢ低下帯域（ｆ−３ｄＢ）で見ると、ｑφＢｎ＝１３８ｍｅＶで  ｆ−３ｄＢ＝１．１ＴＨｚが、ｑφＢｎ＝６３ｍｅＶでｆ−３ｄＢ＝２．２ＴＨｚに上昇することがわかる（図７のそれぞれの周波数特性上に記した○印）。
【００５８】
前述の様に、現実の高速信号を扱うシステムでは、検波出力は帰還アンプに接続されることが多く、その入力インピーダンス（Ｒｉｎ）は典型的には５０Ωである。ここでは、検波電流出力を大きく取れることがＳ／Ｎ比を増大させる上で重要となる。
【００５９】
ｎ形ＩｎＧａＡｓ層２の電子濃度ｎｅ（＝電子エネルギーバリアｑφＢｎ）を変化させた時に、検波出力電流がどの様に振舞うかを計算することができる。図８Ａは、図６回路で、入力ラインのインピーダンスをＺｏ＝７５Ω、Ｒｉｎ＝５０Ωとしている。図８Ｂでは、Ｚｏ＝２５０Ω、Ｒｉｎ＝５００Ωとしている。これらの図で、横軸はｎ形ＩｎＧａＡｓ層２の電子濃度ｎｅ、縦軸はＨＢＤから出力された検波電流のうち、Ｒｉｎに出力される電流である。なお、ＲＦ入力３１は−３０ｄＢｍである。
【００６０】
縦軸の検波電流は、ＲＤを電源インピーダンスとする検波回路がＲｉｎ部に出力する電流である。ｎ形ＩｎＧａＡｓ層２のｎｅが小さく、ｑφＢｎが大きいほどＩＳも小さいので検波電流は小さくなる。一方、ｎｅが最適領域を超える様になると、ＲＤがＺｏに比べ相対的に小さくなってしまう。この様な状態では入力高周波が反射し、（＝整合状態が劣化してＨＢＤ端子電圧が低下）検波電流は低下する。この理由により、図８Ａ及び図８Ｂの様に、Ｒｉｎ部の検波電流は、あるｑφＢｎ値、すなわち、あるＩｎＧａＡｓの電子濃度ｎｅでピークを持つことになる。シリーズ抵抗ＲＳは、０Ωの場合と、現実的な値である１０Ω及び２０Ωの場合を示している。ＲＳによるｎｅの最適点の変動はあまり大きくはない。
【００６１】
図８Ａの無給電（＝ゼロバイアス）動作の例ではｎｅ＝１．３×１０１９（／ｃｍ３）付近に最適値（ｑφＢｎ＝８０ｍｅＶに相当）がある。このときの電子濃度ｎｅは、接合面積Ｓｊ＝０．５μｍ２なので数Ｃ１により、ＲＤ＝１５０Ω、ＩＳ＝１６６μＡに対応する。ＨＢＤの微分抵抗ＲＤが、入力ラインのインピーダンスＺｏ＝７５Ωに正確に整合した状態よりも少し高い状態で、検波電流出力が最大の値を与えることがわかる。
【００６２】
図８Ｂの無給電（＝ゼロバイアス）動作の例では、ｎｅ＝１．０×１０１９（／ｃｍ３）付近に最適値がある。これらの例の様に、与えられた回路条件に従って、ある最適なｎｅのピークが存在すること、また、数Ｃ１から推測される様に、ｎｅとｌｏｇ［√Ｓｊ］が線形の関係を持つことが重要な点である。なお、式Ｃ１の説明の部分で述べたＳｊと最適なｎｅについて、数値で表現された関係は、入力ラインのインピーダンスＺｏ＝７５Ω、アンプの入力インピーダンスがＲｉｎ＝５０Ωの場合（高速信号の受信検波回路）に相当する。
【００６３】
（実施形態４）
図９は、本実施形態の半導体装置４０２を説明する図である。電気ＲＦ入力回路８Ｂとして平面ボータイアンテナが半導体装置に接続されている。各回路は次の通りである。
１９：配線金属
２０：ＨＢＤの領域
２１：ボータイアンテナ金属
２２：検波出力ライン（一方が電気接続線、他方がグランドに相当する。）
２３：接続端
本実施形態のＨＢＤの領域２０とは、図３で説明したＨＢＤの領域２０である。
【００６４】
図９で示したＨＢＤの領域２０から延長された配線金属１９とボータイアンテナ金属２１のパタン端が接続される。そして、伝送線路で回路を構成する場合、通常、接続端２３に高周波を除去する高インピーダンスのフィルタ回路を接続する。ボータイアンテナに入力された高周波信号は当該アンテナから逆放射される成分もあるが、高インピーダンスのフィルタ回路が接続された検波検出ライン２２への結合が少ない。つまり、電気ＲＦ入力回路８Ａであるアンテナ側から見ると、電気出力回路８Ｂが接続される検波出力ライン２２は高域カットオフ状態にある。
一方、接続端２３からアンテナ側を見ると、接続端２３の周波数はボータイアンテナの帯域から外れるので低域カットオフ状態となる。
従って、半導体装置４０２は、図６で示した等価回路（電気ＲＦ入力回路８Ａ及びＨＢＤの領域２０）と基本的に同じ回路形態であることがわかる。
【００６５】
（効果）
以上述べた様に、本発明は  高い周波数帯、特にＴＨｚ周波数領域でゼロバイアス動作させる検波デバイスの検波電流出力と３ｄＢ帯域の性能を上げる技術を提供する。これは、従来のＨＢＤに比べ、より低いバリア高さφＢｎを実現し、飽和電流ＩＳを上げ、動作点の微分抵抗値ＲＤをＲＦ入力ラインのインピーダンスに対して整合状態に近づけることが基本であり、検波電流出力を最適に設定する設計手法である。半導体のみで構成されるダイオードであるがゆえ、ＳＢＤで問題となるバリア金属に由来する特性の不安定性の問題も改善され、均一な検波出力が要求されるアレー形センサを製作するのに都合が良い。
【００６６】
［Ａｐｐｅｎｄｉｘ］
数Ｃ１の導出について説明する。
数３の両辺のｌｏｇ（  ）を取る。
【数Ａ１】
2019057724.tif 000008
ここで、フェルミ準位の電子濃度依存性を次式で仮定する。
【数Ａ２】
2019057724.tif 000009
Ｇは係数である。
また、接合面積をＳｊ＝Ｓｊｕｍ×１０−８（ｃｍ２）として、ミクロン単位表記にすると、次式のように表現できる。
【数Ａ３】
2019057724.tif 000010
ＩｎＧａＡｓ／ＩｎＰヘテロ接合の場合、論文報告例からＧ＝１．２１×１０−２０と推測され、本出願で典型的な高速検波回路の場合：
・入力ラインのインピーダンス：Ｚｏ＝７５Ω
・アンプの入力インピーダンス：Ｒｉｎ＝５０Ω
の条件で最適となるのは、ＩＳ（ｏｐｔｉｍｕｍ）＝１６６μＡ（本文中に説明あり）となる。
また、ＶＴ＝０．０２５、ΔＥＣ＝０．２４／ｑを数Ａ３に代入すると次式となる。
【数Ａ４】
2019057724.tif 000011
数Ａ４は数Ｃ１に相当する。
【００６７】
［付記］
以下は、本発明に係る、ミリ波からＴＨｚ周波数帯のＲＦ電気信号を受信する半導体検波デバイス、より具体的にはゼロバイアスで動作する低雑音で高速な半導体検波デバイスを説明するものである。
本発明は、高周波帯でＲＦ電気信号を受信する半導体検波デバイスに関するものであり、小さな接合容量でも、簡易な構造で飽和電流ＩＳとゼロバイアス動作点の微分抵抗値ＲＤを適切に設定し、検波受信デバイスの受信感度の改善を可能とする手段を提供する。
【００６８】
＜１＞：
第１のｎ形半導体と第２の半導体からなるヘテロ接合、第２の半導体に接してコンタクト層となる第３のｎ形半導体が配置された積層ダイオード構造を含み、第１のｎ形半導体への電気的接触を持つ電極端子、第３のｎ形半導体への電気的接触を持つ電極端子を有し、上記第１のｎ形半導体と第２の半導体からなるヘテロ接合の面積（Ｓｊμｍ２）が所望の値として与えられた時、
一定のＲＦ入力に対してその後段に接続される増幅器への検波電流入力を最大値にすべく、第１のｎ形半導体の電子濃度を調整して、その構造を決定することを特徴とする半導体素子。
【００６９】
＜２＞：
上記＜１＞の範囲において、
第１のｎ形半導体をＩｎＧａＡｓ、第２の半導体を低濃度のＩｎＰとし、
第１のｎ形半導体と第２の半導体からなるヘテロ接合の面積（Ｓｊμｍ２）が与えられた時、
第１のｎ形半導体の電子濃度（ｎｅ）を、
ｎｅ＝１．１６×１０１９−９．５×１０１８×ｌｏｇ［√Ｓｊ］  ／ｃｍ３ 
に従って決めることを特徴とする半導体素子。  
【００７０】
＜３＞：
上記＜１＞及び＜２＞の範囲において、上記積層ダイオード構造の上記第１のｎ形半導体の外側に接して第３のｎ形コンタクト層が接して配置され、上記第３のｎ形半導体の外側に接して第４のｎ形コンタクト層が配置され、各層が基板上に形成されたことを特徴とする半導体装置素子。
【００７１】
＜４＞：
上記＜１＞、＜２＞及び＜３＞の範囲において、上記二つ電極端子対に、電気ＲＦ入力回路、及び検波出力回路が接続されることを特徴とする半導体装置。
【００７２】
＜５＞：
上記＜１＞、＜２＞、＜３＞及び＜４＞の範囲において、電気ＲＦ入力回路が基板上に形成された平面アンテナ、もしくは立体アンテナであることを特徴とする半導体装置。
【符号の説明】
【００７３】
３０１、３０２：半導体素子（ＨＢＤ）
４０１、４０２：半導体装置
【図１】
2019057724.tif 000013
【図２】
2019057724.tif 000014
【図３】
2019057724.tif 000015
【図４】
2019057724.tif 000016
【図５】
2019057724.tif 000017
【図６】
2019057724.tif 000018
【図７】
2019057724.tif 000019
【図８】
2019057724.tif 000020
【図９】
2019057724.tif 000021
【図１０】
2019057724.tif 000022
【図１１】
2019057724.tif 000023
【図１２】
2019057724.tif 000024