(57)【要約】【課題】オン抵抗を低減しつつ、ゲート絶縁膜の底部における電界集中を緩和可能な炭化珪素半導体装置を提供する。【解決手段】第４不純物領域は、第２主面と平行な方向において、側端面よりもゲートトレンチに向かって延在する張り出し部を含んでいる。ゲート絶縁膜は、側面および底面に接する。第１電極は、第１主面に接する。第２電極は、第２主面に接する。第２不純物領域における不純物濃度は、５×１０17ｃｍ-3以上である。第２主面に垂直な断面において、第１不純物領域と第２不純物領域と側面とが接する第１位置と、第２主面に最も近い側端面の第２位置とを通る直線は、第４不純物領域および第６不純物領域の各々から離間しており、かつ第４不純物領域と第６不純物領域との間に位置している。【選択図】図１
2019057629.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、
前記炭化珪素基板は、
第１導電型を有する第１不純物領域と、
前記第１不純物領域上に設けられ、前記第１導電型と異なる第２導電型を有する第２不純物領域と、
前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、かつ前記第１導電型を有する第３不純物領域とを含み、
前記第１主面には、前記第３不純物領域および前記第２不純物領域を貫通して前記第１不純物領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、
前記炭化珪素基板は、
前記第１不純物領域および前記第２不純物領域の双方に接し、前記第２不純物領域よりも前記第２主面側にあり、かつ前記第２導電型を有する第４不純物領域と、
前記第１不純物領域および前記第４不純物領域の双方に接し、前記第４不純物領域よりも前記第２主面側にあり、かつ前記第２導電型を有する第５不純物領域と、
前記底面と前記第２主面との間にあり、前記第１不純物領域を挟んで前記第５不純物領域と対向し、かつ前記第２導電型を有する第６不純物領域とをさらに含み、
前記第５不純物領域は、前記第６不純物領域と対向する側端面を有し、
前記第４不純物領域は、前記第２主面と平行な方向において、前記側端面よりも前記ゲートトレンチに向かって延在する張り出し部を含んでおり、さらに、
前記側面および前記底面に接するゲート絶縁膜と、
前記第１主面に接する第１電極と、
前記第２主面に接する第２電極とを備え、
前記第２不純物領域における不純物濃度は、５×１０17ｃｍ-3以上であり、
前記第２主面に垂直な断面において、前記第１不純物領域と前記第２不純物領域と前記側面とが接する第１位置と、前記第２主面に最も近い前記側端面の第２位置とを通る直線は、前記第４不純物領域および前記第６不純物領域の各々から離間しており、かつ前記第４不純物領域と前記第６不純物領域との間に位置する、炭化珪素半導体装置。
【請求項２】
前記第５不純物領域と前記第６不純物領域とは、前記第２導電型を有する半導体領域によって接続されている、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記張り出し部は、前記第２不純物領域と接している、請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記張り出し部は、前記第１不純物領域によって前記第２不純物領域から隔てられている、請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項５】
前記第１不純物領域は、前記張り出し部と前記第２不純物領域とに挟まれた第１層と、前記第１層と前記第６不純物領域とに挟まれた第２層とを有し、
前記底面は、前記第１層によって構成されている、請求項４に記載の炭化珪素半導体装置。
【請求項６】
前記第１層の不純物濃度は、前記第２層の不純物濃度よりも低い、請求項５に記載の炭化珪素半導体装置。
【請求項７】
前記第１不純物領域は、前記第２層よりも前記第２主面側にあり、かつ前記第５不純物領域と前記第６不純物領域とに挟まれた第３層を有し、
前記第３層の不純物濃度は、前記第２層の不純物濃度よりも高い、請求項５または請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記第２主面に垂直な断面において、前記直線は、前記側面に対して垂直である、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置。
【請求項９】
前記底面を含む平面に対する前記側面の角度は、４５°以上６５°以下である、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置。
【請求項１０】
前記第５不純物領域は、前記第２主面に対向する下端面を有し、
前記第２主面に対して垂直な方向において、前記第１主面と前記下端面との距離は、２.５μｍ以下である、請求項１〜請求項９のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、炭化珪素半導体装置に関する。
【背景技術】
【０００２】
たとえば特開２０１２−６４６５９号公報（特許文献１）、特開２０１３−１６５１９７号公報（特許文献２）および特開２０１３−１６５１９８号公報（特許文献３）などには、炭化珪素基板の主表面にゲートトレンチが設けられたトレンチ型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が開示されている。炭化珪素基板の内部には、ｎ型領域とｐ型領域とが交互に繰り返し並べられたスーパージャンクション構造が設けられている。また国際公開２０１７／０４３６０６号（特許文献４）には、トレンチ電流拡散層を有する炭化珪素半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−６４６５９号公報
【特許文献２】特開２０１３−１６５１９７号公報
【特許文献３】特開２０１３−１６５１９８号公報
【特許文献４】国際公開２０１７／０４３６０６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示の目的は、オン抵抗を低減しつつ、ゲート絶縁膜の底部における電界集中を緩和可能な炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
本開示に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、第１電極と、第２電極とを備えている。炭化珪素基板は、第１主面と、第１主面と反対側の第２主面とを有する。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域と、第１不純物領域から隔てられるように第２不純物領域上に設けられ、かつ第１導電型を有する第３不純物領域とを含んでいる。第１主面には、第３不純物領域および第２不純物領域を貫通して第１不純物領域に至る側面と、側面と連なる底面とにより規定されるゲートトレンチが設けられている。炭化珪素基板は、第１不純物領域および第２不純物領域の双方に接し、第２不純物領域よりも第２主面側にあり、かつ第２導電型を有する第４不純物領域と、第１不純物領域および第４不純物領域の双方に接し、第４不純物領域よりも第２主面側にあり、かつ第２導電型を有する第５不純物領域と、底面と第２主面との間にあり、第１不純物領域を挟んで第５不純物領域と対向し、かつ第２導電型を有する第６不純物領域とをさらに含んでいる。第５不純物領域は、第６不純物領域と対向する側端面を有している。第４不純物領域は、第２主面と平行な方向において、側端面よりもゲートトレンチに向かって延在する張り出し部を含んでいる。ゲート絶縁膜は、側面および底面に接する。第１電極は、第１主面に接する。第２電極は、第２主面に接する。第２不純物領域における不純物濃度は、５×１０17ｃｍ-3以上である。第２主面に垂直な断面において、第１不純物領域と第２不純物領域と側面とが接する第１位置と、第２主面に最も近い側端面の第２位置とを通る直線は、第４不純物領域および第６不純物領域の各々から離間しており、かつ第４不純物領域と第６不純物領域との間に位置している。
【発明の効果】
【０００６】
本開示によれば、オン抵抗を低減しつつ、ゲート絶縁膜の底部における電界集中を緩和可能な炭化珪素半導体装置を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。
【図２】図１のＩＩ−ＩＩ線に沿った矢視断面模式図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿った矢視断面模式図である。
【図４】本実施形態に係る炭化珪素半導体装置の第１変形例の構成を示す断面模式図である。
【図５】本実施形態に係る炭化珪素半導体装置の第２変形例の構成を示す断面模式図である。
【図６】本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。
【図７】本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。
【図８】本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。
【図９】本実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。
【図１０】本実施形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。
【発明を実施するための形態】
【０００８】
［本開示の実施形態の概要］
まず、本開示の実施形態の概要について説明する。
【０００９】
（１）本開示に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、第１電極６０と、第２電極７０とを備えている。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素基板１０は、第１導電型を有する第１不純物領域１１と、第１不純物領域１１上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域１２と、第１不純物領域１１から隔てられるように第２不純物領域１２上に設けられ、かつ第１導電型を有する第３不純物領域１３とを含んでいる。第１主面１には、第３不純物領域１３および第２不純物領域１２を貫通して第１不純物領域１１に至る側面３と、側面３と連なる底面４とにより規定されるゲートトレンチ５が設けられている。炭化珪素基板１０は、第１不純物領域１１および第２不純物領域１２の双方に接し、第２不純物領域１２よりも第２主面２側にあり、かつ第２導電型を有する第４不純物領域１４と、第１不純物領域１１および第４不純物領域１４の双方に接し、第４不純物領域１４よりも第２主面２側にあり、かつ第２導電型を有する第５不純物領域１５と、底面４と第２主面２との間にあり、第１不純物領域１１を挟んで第５不純物領域１５と対向し、かつ第２導電型を有する第６不純物領域１６とをさらに含んでいる。第５不純物領域１５は、第６不純物領域１６と対向する側端面５２を有している。第４不純物領域１４は、第２主面２と平行な方向において、側端面５２よりもゲートトレンチ５に向かって延在する張り出し部４１を含んでいる。ゲート絶縁膜８１は、側面３および底面４に接する。第１電極６０は、第１主面１に接する。第２電極７０は、第２主面２に接する。第２不純物領域１２における不純物濃度は、５×１０17ｃｍ-3以上である。第２主面２に垂直な断面において、第１不純物領域１１と第２不純物領域１２と側面３とが接する第１位置Ａと、第２主面２に最も近い側端面５２の第２位置Ｂとを通る直線Ｌは、第４不純物領域１４および第６不純物領域１６の各々から離間しており、かつ第４不純物領域１４と第６不純物領域１６との間に位置している。
【００１０】
上記（１）に係る炭化珪素半導体装置１００によれば、第４不純物領域１４は、第２主面２と平行な方向において、側端面５２よりもゲートトレンチ５に向かって延在する張り出し部４１を含んでいる。これにより、チャネル領域およびゲートトレンチ５の下部に対して電界が侵入することを抑制することができる。そのため、ゲート絶縁膜８１の底部における電界集中を緩和することができる。また上記（１）に係る炭化珪素半導体装置１００によれば、第２主面２に垂直な断面において、第１不純物領域１１と第２不純物領域１２と側面３とが接する第１位置Ａと、第２主面２に最も近い側端面５２の第２位置Ｂとを通る直線Ｌは、第４不純物領域１４および第６不純物領域１６の各々から離間しており、かつ第４不純物領域１４と第６不純物領域１６との間に位置している。これにより、チャネル領域からの電流を第１不純物領域１１全体に効率的に拡散させることができる。結果として、炭化珪素半導体装置のオン抵抗を低減することができる。
【００１１】
（２）上記（１）に係る炭化珪素半導体装置１００において、第５不純物領域１５と第６不純物領域１６とは、第２導電型を有する半導体領域１９によって接続されていてもよい。これにより、第５不純物領域１５と第６不純物領域１６とを同電位にすることができる。結果として、炭化珪素半導体装置１００のスイッチング特性を向上させることができる。
【００１２】
（３）上記（１）または（２）に係る炭化珪素半導体装置１００において、張り出し部４１は、第２不純物領域１２と接していてもよい。
【００１３】
（４）上記（１）または（２）に係る炭化珪素半導体装置１００において、張り出し部４１は、第１不純物領域１１によって第２不純物領域１２から隔てられていてもよい。
【００１４】
（５）上記（４）に係る炭化珪素半導体装置１００において、第１不純物領域１１は、張り出し部４１と第２不純物領域１２とに挟まれた第１層２１と、第１層２１と第６不純物領域１６とに挟まれた第２層２２とを有していてもよい。底面４は、第１層２１によって構成されていてもよい。
【００１５】
（６）上記（５）に係る炭化珪素半導体装置１００において、第１層２１の不純物濃度は、第２層２２の不純物濃度よりも低くてもよい。
【００１６】
（７）上記（５）または（６）に係る炭化珪素半導体装置１００において、第１不純物領域１１は、第２層２２よりも第２主面２側にあり、かつ第５不純物領域１５と第６不純物領域１６とに挟まれた第３層２３を有していてもよい。第３層２３の不純物濃度は、第２層２２の不純物濃度よりも高くてもよい。
【００１７】
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置１００において、第２主面２に垂直な断面において、直線Ｌは、側面３に対して垂直であってもよい。これにより、チャネル領域からの電流を第１不純物領域１１全体にさらに効率的に拡散させることができる。結果として、炭化珪素半導体装置のオン抵抗をさらに低減することができる。
【００１８】
（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置１００において、底面４を含む平面に対する側面３の角度は、４５°以上６５°以下であってもよい。
【００１９】
（１０）上記（１）〜（９）のいずれかに係る炭化珪素半導体装置１００において、第５不純物領域１５は、第２主面２に対向する下端面５３を有していてもよい。第２主面２に対して垂直な方向において、第１主面１と下端面５３との距離は、２．５μｍ以下であってもよい。
【００２０】
［本開示の実施形態の詳細］
以下、実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
【００２１】
まず、本実施形態に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ１００の構成について説明する。
【００２２】
図１に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０（第１電極６０）と、ドレイン電極７０（第２電極７０）とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０および炭化珪素エピタキシャル層４０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、たとえば窒素（Ｎ）などのｎ型不純物を含みｎ型（第１導電型）を有する。炭化珪素基板１０の第１主面１の最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。
【００２３】
第１主面１は、｛０００１｝面または｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００−１）面または（０００−１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、たとえば＜１１−２０＞方向であってもよいし、＜１−１００＞方向であってもよい。オフ角は、たとえば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。
【００２４】
炭化珪素エピタキシャル層４０は、ドリフト領域１１（第１不純物領域１１）と、ボディ領域１２（第２不純物領域１２）と、ソース領域１３（第３不純物領域１３）と、第４不純物領域１４と、第５不純物領域１５と、第６不純物領域１６と、コンタクト領域１８とを主に有する。ドリフト領域１１は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１は、たとえば第１層２１と、第２層２２と、第３層２３と、第４層２４とを主に有している。
【００２５】
ボディ領域１２はドリフト領域１１上に設けられている。ボディ領域１２は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。ボディ領域１２におけるｐ型不純物の濃度は、５×１０17ｃｍ-3以上である。短チャネル効果（パンチスルー）は、ｐｎ接合領域からチャネル領域内に空乏層が広がってチャネル領域全体が空乏層になることによって発生し得る。ボディ領域１２におけるｐ型不純物の濃度を高くすることによって、チャネル領域に形成される空乏層の広がりを低減することができる。結果として、ボディ領域１２の厚みが小さい場合においても、短チャネル効果の発生を抑制することができる。そのため、距離Ｈ１（図１参照）を低減することができる。ボディ領域１２の厚みは、たとえば０．７μｍよりも小さくてもよい。ボディ領域１２のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3程度である。ボディ領域１２のｐ型不純物の濃度は、ドリフト領域１１のｎ型不純物の濃度よりも高くてもよい。
【００２６】
ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、たとえば窒素またはリン（Ｐ）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１３は、第１主面１を構成している。ソース領域１３のｎ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高くてもよい。ソース領域１３のｎ型不純物の濃度は、たとえば１×１０19ｃｍ-3程度である。
【００２７】
コンタクト領域１８は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１８のｐ型不純物の濃度は、たとえばボディ領域１２のｐ型不純物の濃度よりも高い。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。コンタクト領域１８は、第１主面１を構成する。コンタクト領域１８のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
【００２８】
第１主面１には、側面３と底面４とにより規定されるゲートトレンチ５が設けられている。側面３は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至る。底面４は、側面３と連なる。底面４は、ドリフト領域１１に位置する。底面４は、たとえば第２主面２と平行な平面である。底面４を含む平面に対する側面３の角度θ１は、たとえば４５°以上６５°以下である。角度θ１は、たとえば５０°以上であってもよい。角度θ１は、たとえば６０°以下であってもよい。ゲートトレンチ５は、たとえば第２主面２と平行な方向に沿ってストライプ状に伸長している。ゲートトレンチ５は、ハニカム状に伸長していてもよいし、アイランド状に点在していてもよい。
【００２９】
第４不純物領域１４は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。第４不純物領域１４のｐ型不純物の濃度は、たとえば３×１０16ｃｍ-3以上５×１０18ｃｍ-3以下である。第４不純物領域１４のｐ型不純物の濃度を５×１０18ｃｍ-3以下とすることにより、第４不純物領域１４が完全に空乏化することを抑制することができる。第４不純物領域１４は、第１不純物領域１１および第２不純物領域１２の双方に接する。第４不純物領域１４は、第２不純物領域１２よりも第２主面２側にある。第４不純物領域１４は、たとえば第２不純物領域１２の下端面５４から第２主面２に向かって突出している。第２主面２と平行な方向において、第４不純物領域１４の幅は、第２不純物領域１２の幅よりも小さくてもよい。第２主面２と平行な方向において、第４不純物領域１４の幅は、第５不純物領域１５の幅よりも大きくてもよい。
【００３０】
第４不純物領域１４は、たとえば、張り出し部４１と、第２部分４２と、第３部分４３とを有している。張り出し部４１は、第２主面２と平行な方向において、第５不純物領域１５の側端面５２よりもゲートトレンチ５に向かって延在する。張り出し部４１は、第２部分４２と連なっている。張り出し部４１は、第２部分４２に対してゲートトレンチ５側に位置している。張り出し部４１は、第１不純物領域１１によって第２不純物領域１２から隔てられていてもよい。
【００３１】
第２部分４２は、第２主面２に対して垂直な方向において、第３部分４３と第５不純物領域１５との間に位置している。第２部分４２は、第３部分４３と第５不純物領域１５との各々に接している。第３部分４３は、第２不純物領域１２に接している。第３部分４３は、第２主面２に対して垂直な方向において、第２部分４２と第２不純物領域１２との間に位置している。第２主面２と平行な方向において、第３部分４３の幅は、第５不純物領域１５の幅よりも大きくてもよい。第２主面２と平行な方向において、第３部分４３の幅は、第２不純物領域１２の幅よりも小さくてもよい。第２主面２と平行な方向において、第３部分４３の幅は、第２部分４２と張り出し部４１とにより構成される領域の幅よりも小さくてもよい。
【００３２】
第５不純物領域１５は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。第５不純物領域１５のｐ型不純物の濃度は、第４不純物領域１４のｐ型不純物の濃度とほぼ同じであってもよい。第５不純物領域１５は、第１不純物領域１１および第４不純物領域１４の双方に接する。第５不純物領域１５は、第２部分４２に接する。第５不純物領域１５は、第４不純物領域１４よりも第２主面２側にある。第５不純物領域１５は、第２部分４２から第２主面２に向かって突出している。第５不純物領域１５は、第６不純物領域１６と対向する側端面５２を有している。第５不純物領域１５は、第２主面２に対向する下端面５３を有している。
【００３３】
第６不純物領域１６は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。第６不純物領域１６のｐ型不純物の濃度は、第４不純物領域１４のｐ型不純物の濃度とほぼ同じであってもよい。第６不純物領域１６は、ゲートトレンチ５の底面４と第２主面２との間にある。第６不純物領域１６は、第１不純物領域１１を挟んで第５不純物領域１５と対向している。第６不純物領域１６は、たとえばゲートトレンチ５の底面４の全体と、側面３の一部とに対向している。第２主面２と平行な方向において、第６不純物領域１６の幅Ｗ３は、底面４の幅Ｗ１よりも大きくてもよい。第２主面２と平行な方向において、第６不純物領域１６の幅Ｗ３は、ゲートトレンチ５の開口部の幅Ｗ２よりも小さくてもよい。
【００３４】
ドリフト領域１１の第１層２１は、張り出し部４１とボディ領域１２とに挟まれている。第１層２１は、ボディ領域１２および第３部分４３の各々と接している。第１層２１は、ボディ領域１２よりも第２主面２側にある。第１層２１は、第３部分４３よりもゲートトレンチ５側にある。ゲートトレンチ５の底面４は、第１層２１によって構成されていてもよい。ゲートトレンチ５の側面３の一部は、第１層２１によって構成されていてもよい。第１層２１のｎ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上１×１０17ｃｍ-3以下である。
【００３５】
第２層２２は、第１層２１と第６不純物領域１６とに挟まれている。第２層２２は、第１層２１および第６不純物領域１６の各々と接している。第２層２２は、第１層２１よりも第２主面２側にある。第２層２２は、第６不純物領域１６よりも第１主面１側にある。第２層２２は、張り出し部４１と接している。第２層２２は、張り出し部４１よりもゲートトレンチ５側にある。第２主面２と平行な方向において、第２層２２の幅は、第１層２１の幅よりも小さくてもよい。第１層２１の不純物濃度は、第２層２２の不純物濃度よりも低くてもよい。
【００３６】
第３層２３は、第２層２２よりも第２主面２側にある。第３層２３は、第２層２２と連なっている。第３層２３は、第５不純物領域１５と第６不純物領域１６とに挟まれている。第３層２３は、第５不純物領域１５および第６不純物領域１６の各々と接している。第３層２３と、第５不純物領域１５と、第６不純物領域１６とは、第２主面２と平行な同一平面に位置していてもよい。第３層２３の不純物濃度は、第２層２２の不純物濃度よりも高くてもよい。第３層２３のｎ型不純物の濃度は、たとえば３×１０16ｃｍ-3以上４×１０17ｃｍ-3以下である。
【００３７】
第４層２４は、第３層２３よりも第２主面２側にある。第４層２４は、第３層２３と連なっている。第４層２４は、第５不純物領域１５および第６不純物領域１６の各々と接している。第４層２４は、第５不純物領域１５よりも第２主面２側にある。第４層２４は、第６不純物領域１６よりも第２主面２側にある。第４層２４は、第３層２３とバッファ層１７とに挟まれていてもよい。第４層２４は、バッファ層１７に連なっていてもよい。バッファ層１７の不純物濃度は、第４層２４の不純物濃度よりも高くてもよい。
【００３８】
図１に示されるように、第２主面２に垂直な断面において、第１不純物領域１１と第２不純物領域１２と側面３とが接する第１位置Ａと、第２主面２に最も近い側端面５２の第２位置Ｂとを通る直線Ｌは、第４不純物領域１４および第６不純物領域１６の各々から離間しており、かつ第４不純物領域１４と第６不純物領域１６との間に位置している。別の観点から言えば、当該直線Ｌは、第４不純物領域１４および第６不純物領域１６の各々と交差しない。当該直線Ｌは、第１層２１、第２層２２、第３層２３および第４層２４の各々と交差する。当該直線Ｌと第４不純物領域１４との間には、ドリフト領域１１がある。同様に、当該直線Ｌと第６不純物領域１６との間には、ドリフト領域１１がある。
【００３９】
第１位置Ａは、ボディ領域１２とドリフト領域１１との境界面５４と、ゲートトレンチ５の側面３との接点である。第２位置Ｂは、第５不純物領域１５の側端面５２に沿った直線と、第５不純物領域１５の下端面５３に沿った直線との交点であってもよい。図１に示されるように、第２主面２に垂直な断面において、直線Ｌは、側面３に対して垂直であってもよい。当該断面は、ゲートトレンチ５の延在方向に対して垂直な方向であってもよい。側面３に対する直線Ｌの傾斜角θ２は、たとえば８５°以上９５°以下であってもよい。
【００４０】
図１に示されるように、第２主面２に対して垂直な方向において、第１主面１と下端面５３との距離Ｈ１は、たとえば２．５μｍ以下である。距離Ｈ１は、２．０μｍ以下であってもよいし、１．５μｍ以下であってもよい。第２主面２に対して垂直な方向において、第６不純物領域１６の上端面と第１位置Ａとの間の距離Ｈ２は、０．４μｍ以上０．８μｍ以下である。
【００４１】
ゲート絶縁膜８１は、たとえば酸化膜である。ゲート絶縁膜８１は、たとえば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３および底面４に接する。ゲート絶縁膜８１は、底面４において第１層２１と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２および第１層２１の各々と接する。ゲート絶縁膜８１は、第１主面１においてソース領域１３と接していてもよい。
【００４２】
ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。ゲート電極８２の一部は、第１主面１上に配置されていてもよい。
【００４３】
ソース電極６０は、第１主面１に接する。ソース電極は、コンタクト電極６１と、ソース配線６２とを有する。ソース配線６２は、コンタクト電極６１上にある。コンタクト電極６１は、第１主面１において、ソース領域１３およびコンタクト領域１８に接していてもよい。コンタクト電極６１は、たとえばＴｉと、Ａｌと、Ｓｉとを含む材料から構成されている。コンタクト電極６１は、ソース領域１３とオーミック接合している。コンタクト電極６１は、コンタクト領域１８とオーミック接合していてもよい。第４不純物領域１４、第５不純物領域１５および第６不純物領域１６の各々は、ソース電極６０に接地されていてもよい。
【００４４】
ドレイン電極７０は、第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。
【００４５】
層間絶縁膜８３は、ゲート電極８２およびゲート絶縁膜８１に接して設けられている。層間絶縁膜８３は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。
【００４６】
図２は、図１のＩＩ−ＩＩ線に沿った矢視断面模式図である。図２に示されるように、第５不純物領域１５と第６不純物領域１６とは、半導体領域１９によって接続されていてもよい。半導体領域１９は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。半導体領域１９は、第３層２３に接している。半導体領域１９は、第５不純物領域１５の側面３の一部と接し、かつ第６不純物領域１６の側面３の一部と接している。ゲートトレンチ５の底面４は、第２主面２と平行な方向に延在している。第２主面２に対して垂直な方向から見て、ゲートトレンチ５の底面４は、たとえば長方形状である。
【００４７】
第５不純物領域１５は、たとえばゲートトレンチ５の底面４の延在方向と平行な方向に延在している。第２主面２に対して垂直な方向から見て、第５不純物領域１５は、たとえば長方形状である。同様に、第６不純物領域１６は、たとえばゲートトレンチ５の底面４の延在方向と平行な方向に延在している。第２主面２に対して垂直な方向から見て、第６不純物領域１６は、たとえば長方形状である。第５不純物領域１５の延在方向は、第６不純物領域１６の延在方向と同じであってもよい。第５不純物領域１５と第６不純物領域１６とは、ゲートトレンチ５の底面４の延在方向（図２の上下方向）に対して垂直な方向（図２の左右方向）に沿って交互に配置されていてもよい。
【００４８】
図３は、図１のＩＩＩ−ＩＩＩ線に沿った矢視断面模式図である。第４不純物領域１４は、たとえばゲートトレンチ５の底面４の延在方向と平行な方向に延在している。第２主面２に対して垂直な方向から見て、第４不純物領域１４は、たとえば長方形状である。複数の第４不純物領域１４の各々は、ゲートトレンチ５の底面４の延在方向と垂直な方向において、互いに間隔を隔てて配置されていてもよい。複数の第４不純物領域１４の各々の間には、第２導電型を有する半導体領域１９が配置されていなくてもよい。
【００４９】
次に、第１変形例に係るＭＯＳＦＥＴの構成について説明する。
図４に示されるように、張り出し部４１は、第２不純物領域１２と接していてもよい。この場合、第４不純物領域１４は、張り出し部４１と、第２部分４２とにより構成されている。張り出し部４１は、ゲートトレンチ５の底面４を含む平面と交差するように配置されていてもよい。張り出し部４１の側端面は、第１層２１に接していてもよい。ドリフト領域１１は、第１層２１と、第３層２３と、第４層２４とにより構成されていてもよい。第１層２１の不純物濃度は、第３層２３の不純物濃度よりも低くてもよい。
【００５０】
次に、第２変形例に係るＭＯＳＦＥＴの構成について説明する。
図５に示されるように、ゲートトレンチ５は、垂直トレンチであってもよい。つまり、底面４を含む平面に対する側面３の角度θ１は、９０°であってもよい。この場合、第２主面２に平行な方向において、ゲートトレンチ５の底面４の幅は、ゲートトレンチ５の開口部の幅とほぼ同じである。ゲートトレンチ５の側面３に対する直線Ｌの傾斜角θ２は、９０°よりも大きい。垂直トレンチは、図４に示す第４不純物領域１４の構造を有するＭＯＳＦＥＴに採用されてもよいし、図１に示す第４不純物領域１４の構造を有するＭＯＳＦＥＴに採用されてもよい。図５に示されるように、第２主面２に対して垂直な方向において、第１主面１と下端面５３との距離Ｈ１は、たとえば２.５μｍ以下である。距離Ｈ１が小さくなると、ボディ領域１２の下端面５４に対する直線Ｌの傾斜角θ３（図５参照）は、小さくなる。傾斜角θ３は、たとえば３０°以上６０°以下である。
【００５１】
次に、本実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。
まず、炭化珪素基板を準備する工程が実施される。たとえば昇華法によって製造された炭化珪素インゴット（図示せず）がスライスされることにより、炭化珪素単結晶基板５０が準備される。次に、バッファ層１７を形成する工程が実施される。たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素（Ｈ2）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素単結晶基板５０上にバッファ層１７が形成される。エピタキシャル成長の際、たとえば窒素などのｎ型不純物がバッファ層１７に導入される。
【００５２】
次に、第１エピタキシャル層２０を形成する工程が実施される。たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたＣＶＤ法により、バッファ層１７上に第１エピタキシャル層２０が形成される（図６参照）。エピタキシャル成長の際、たとえば窒素などのｎ型不純物が第１エピタキシャル層２０に導入される。第１エピタキシャル層２０は、ｎ型の導電型を有する。第１エピタキシャル層２０のｎ型不純物の濃度は、バッファ層１７のｎ型不純物の濃度よりも低い。
【００５３】
次に、第５不純物領域１５および第６不純物領域１６を形成する工程が実施される。たとえば、第５不純物領域１５および第６不純物領域１６の各々が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第１エピタキシャル層２０に注入される。これにより、第５不純物領域１５および第６不純物領域１６が形成される（図７参照）。第５不純物領域１５および第６不純物領域１６の各々は、第１エピタキシャル層２０の表面に露出しないように、第１エピタキシャル層２０の内部に形成される。第５不純物領域１５および第６不純物領域１６は、同時に形成されてもよいし、別々に形成されてもよい。
【００５４】
次に、第４不純物領域１４を形成する工程が実施される。たとえば、第４不純物領域１４が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第１エピタキシャル層２０に注入される。これにより、第４不純物領域１４が形成される（図７参照）。第４不純物領域１４は、第５不純物領域１５と接し、かつ第１エピタキシャル層２０の表面に露出するように形成される。
【００５５】
次に、ｎ型不純物イオンを注入する工程が実施される。たとえば、窒素などのｎ型を付与可能なｎ型不純物イオンが、第５不純物領域１５と第６不純物領域１６との間の領域に対して注入される。これにより、第３層２３が形成される。第３層２３の上側にあるｎ型不純物領域は、第２層２２となる。第３層２３の下側にあるｎ型不純物領域は、第４層２４となる（図８参照）。第３層２３のｎ型不純物の濃度は、第２層２２および第４層２４の各々のｎ型不純物の濃度よりも高くなる。
【００５６】
次に、第２エピタキシャル層を形成する工程が実施される。たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたＣＶＤ法により、第１エピタキシャル層２０上に第２エピタキシャル層が形成される。エピタキシャル成長の際、たとえば窒素などのｎ型不純物が第２エピタキシャル層に導入される。第２エピタキシャル層は、ｎ型の導電型を有する。
【００５７】
次に、ｐ型不純物イオンを注入する工程が実施される。たとえば、第４不純物領域１４の第３部分４３が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層に注入される。これにより第３部分４３が形成される。第３部分４３は、第２部分４２と繋がるように形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層の表面全体に対して注入される。これにより、ボディ領域１２が形成される。第２エピタキシャル層において、ボディ領域１２および第３部分４３が形成されてない領域は、第１層２１となる。第１層２１、第２層２２、第３層２３および第４層２４は、ドリフト領域１１を構成する。
【００５８】
次に、たとえばリン（Ｐ）などのｎ型不純物が第２エピタキシャル層の表面全体に対してイオン注入される。これにより、ソース領域１３が形成される。次に、コンタクト領域１８が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがソース領域１３に注入される。これによりソース領域１３と接するコンタクト領域１８が形成される（図９参照）。
【００５９】
次に、炭化珪素基板１０に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
【００６０】
次に、ゲートトレンチ５を形成する工程が実施される。たとえば、ソース領域１３およびコンタクト領域１８から構成される第１主面１上に、ゲートトレンチ５（図１）が形成される位置上に開口を有するマスク５１が形成される。マスク５１を用いて、ソース領域１３の一部と、ボディ領域１２の一部と、ドリフト領域１１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとして六フッ化硫黄（ＳＦ6）またはＳＦ6と酸素（Ｏ2）との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ５が形成されるべき領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部が形成される。
【００６１】
次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面１上にマスク５１が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素（Ｃｌ2）、三塩化ホウ素（ＢＣｌ3）、ＳＦ6または四フッ化炭素（ＣＦ4）を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
【００６２】
上記熱エッチングにより、炭化珪素基板１０の第１主面１にゲートトレンチ５が形成される（図１０参照）。ゲートトレンチ５は、側面３と、底面４とにより規定される。側面３は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とにより構成される。底面４は、ドリフト領域１１により構成される。側面３と、底面４を含む平面との間の角度θ１は、たとえば４５°以上６５°以下である。次に、マスク５１が第１主面１から除去される。
【００６３】
次に、ゲート絶縁膜８１を形成する工程が実施される。たとえば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、コンタクト領域１８とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、第１主面１と、側面３および底面４に接するゲート絶縁膜８１が形成される。
【００６４】
次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、たとえば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
【００６５】
ＮＯアニール後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
【００６６】
次に、ゲート電極を形成する工程が実施される。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、たとえばＬＰ−ＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極８２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１との各々に対面するように形成される。
【００６７】
次に、層間絶縁膜８３が形成する工程が実施される。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、たとえば、ＣＶＤ法により形成される。層間絶縁膜８３は、たとえば二酸化珪素を含む材料である。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に形成されてもよい。
【００６８】
次に、コンタクト電極を形成する工程が実施される。たとえば、層間絶縁膜８３およびゲート絶縁膜８１に開口部が形成されるようにエッチングが行われることにより、当該開口部にソース領域１３およびコンタクト領域１８が層間絶縁膜８３およびゲート絶縁膜８１から露出する。次に、第１主面１においてソース領域１３およびコンタクト領域１８に接するコンタクト電極６１が形成される。コンタクト電極６１は、たとえばスパッタリング法により形成される。コンタクト電極６１は、たとえばＴｉ、ＡｌおよびＳｉを含む材料から構成される。
【００６９】
次に、合金化アニールが実施される。ソース領域１３およびコンタクト領域１８と接するコンタクト電極６１が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、コンタクト電極６１の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３とオーミック接合するコンタクト電極６１が形成される。コンタクト電極６１は、コンタクト領域１８とオーミック接合してもよい。
【００７０】
次に、ドレイン電極を形成する工程が実施される。たとえばスパッタリング法により、第２主面２と接するドレイン電極７０が形成される。ドレイン電極７０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。以上により、本実施形態に係るＭＯＳＦＥＴ１００（図１）が完成する。
【００７１】
なお上記実施の形態では、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。また上記実施の形態では、炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。さらに上記各不純物領域におけるｐ型不純物の濃度およびｎ型不純物の濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ  Ｃａｐａｃｉｔａｎｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。またｐ型領域とｎ型領域との境界面（つまりＰＮ界面）の位置は、たとえばＳＣＭまたはＳＩＭＳなどにより特定することができる。
【００７２】
次に、本実施形態に係るＭＯＳＦＥＴの作用効果について説明する。
本実施形態に係るＭＯＳＦＥＴ１００によれば、第４不純物領域１４は、第２主面２と平行な方向において、側端面５２よりもゲートトレンチ５に向かって延在する張り出し部４１を含んでいる。これにより、チャネル領域およびゲートトレンチ５の下部に対して電界が侵入することを抑制することができる。そのため、ゲート絶縁膜８１の底部における電界集中を緩和することができる。
【００７３】
また本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に垂直な断面において、ドリフト領域１１とボディ領域１２と側面３とが接する第１位置Ａと、第２主面２に最も近い側端面５２の第２位置Ｂとを通る直線Ｌは、第４不純物領域１４および第６不純物領域１６の各々から離間しており、かつ第４不純物領域１４と第６不純物領域１６との間に位置している。これにより、チャネル領域からの電流をドリフト領域１１全体に効率的に拡散させることができる。結果として、ＭＯＳＦＥＴ１００のオン抵抗を低減することができる。
【００７４】
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第５不純物領域１５と第６不純物領域１６とは、第２導電型を有する半導体領域１９によって接続されていてもよい。これにより、第５不純物領域１５と第６不純物領域１６とを同電位にすることができる。結果として、ＭＯＳＦＥＴ１００のスイッチング特性を向上させることができる。
【００７５】
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に垂直な断面において、直線Ｌは、側面３に対して垂直であってもよい。これにより、チャネル領域からの電流をドリフト領域１１全体にさらに効率的に拡散させることができる。結果として、ＭＯＳＦＥＴ１００のオン抵抗をさらに低減することができる。
【００７６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７７】
１  第１主面
２  第２主面
３  側面
４  底面
５  ゲートトレンチ
１０  炭化珪素基板
１１  第１不純物領域（ドリフト領域）
１２  第２不純物領域（ボディ領域）
１３  第３不純物領域（ソース領域）
１４  第４不純物領域
１５  第５不純物領域
１６  第６不純物領域
１７  バッファ層
１８  コンタクト領域
１９  半導体領域
２０  第１エピタキシャル層
２１  第１層
２２  第２層
２３  第３層
２４  第４層
４０  炭化珪素エピタキシャル層
４１  張り出し部
４２  第２部分
４３  第３部分
５０  炭化珪素単結晶基板
５１  マスク
５２  側端面
５３  下端面
５４  下端面（境界面）
６０  第１電極（ソース電極）
６１  コンタクト電極
６２  ソース配線
７０  第２電極（ドレイン電極）
８１  ゲート絶縁膜
８２  ゲート電極
８３  層間絶縁膜
１００  炭化珪素半導体装置（ＭＯＳＦＥＴ）
Ａ  第１位置
Ｂ  第２位置
Ｈ１，Ｈ２  距離
Ｌ  直線
Ｗ１，Ｗ２，Ｗ３  幅
【図１】
2019057629.tif 000003
【図２】
2019057629.tif 000004
【図３】
2019057629.tif 000005
【図４】
2019057629.tif 000006
【図５】
2019057629.tif 000007
【図６】
2019057629.tif 000008
【図７】
2019057629.tif 000009
【図８】
2019057629.tif 000010
【図９】
2019057629.tif 000011
【図１０】
2019057629.tif 000012