(57)【要約】【課題】フライングキャパシタを有するマルチレベル電力変換器において、フライングキャパシタの電圧平均値を一定に制御する。【解決手段】第１，第２フライングキャパシタＣ１，Ｃ２の電圧検出値Ｖｄｃ１，Ｖｄｃ２の電圧平均値と電圧指令値Ｅとの偏差に基づいて、電圧平均値が電圧指令値Ｅに追従するように電圧検出値Ｖｄｃ１，Ｖｄｃ２を補正して補正電圧検出値Ｖｄｃ１’，Ｖｄｃ２’として出力する。補正電圧検出値Ｖｄｃ１’，Ｖｄｃ２’と電圧指令値Ｅに基づいて、第１〜第８スイッチングデバイスＳｆ１〜Ｓｆ８のオンオフ制御を行う。【選択図】図１
2019057969.tif 000002
【特許請求の範囲】
【請求項１】
フライングキャパシタとスイッチングデバイスを有し、前記スイッチングデバイスをオンオフすることにより、前記フライングキャパシタの電圧を所定の値に制御する２相以上のマルチレベル電力変換器であって、
前記フライングキャパシタの電圧検出値の電圧平均値と電圧指令値との偏差に基づいて、前記電圧平均値が前記電圧指令値に追従するように前記電圧検出値を補正して補正電圧検出値として出力し、
前記補正電圧検出値と前記電圧指令値に基づいて、前記スイッチングデバイスのオンオフ制御を行うことを特徴とするマルチレベル電力変換器。
【請求項２】
前記フライングキャパシタの電圧検出値から、前記電圧検出値の電圧平均値を導出するフィルタと、
前記電圧検出値の電圧平均値と前記電圧指令値との偏差を算出する減算器と、
前記偏差に前記電圧検出値を加算し、補正電圧検出値を算出する加算器と、
を備えたことを特徴とする請求項１記載のマルチレベル電力変換器。
【請求項３】
前記フライングキャパシタの電圧検出値から、前記電圧検出値の電圧平均値を導出するフィルタと、
前記電圧検出値の電圧平均値と前記電圧指令値との偏差を算出する減算器と、
前記偏差に基づいてＰＩ制御を行うＰＩ制御部と、
前記ＰＩ制御部の出力に前記電圧検出値を加算し、補正電圧検出値を算出する加算器と、
を備えたことを特徴とする請求項１記載のマルチレベル電力変換器。
【請求項４】
直列接続された第１，第２直流電圧源と、前記第１，第２直流電圧源に接続された各相共通の共通モジュールと、前記第１，第２直流電圧源と前記共通モジュールに接続され、前記第１，第２直流電圧源，前記共通モジュールと出力端子間にそれぞれ半導体デバイスを有し、この半導体デバイスを選択的にＯＮ，ＯＦＦ制御する各相の相モジュールと、を備え、
前記共通モジュールは、
前記第１直流電圧源の正極端に一端が接続された第１スイッチングデバイスと、
前記第１直流電圧源の負極端に一端が接続された第２スイッチングデバイスと、
前記第１スイッチングデバイスの他端と前記第２スイッチングデバイスの他端との間に接続された第１フライングキャパシタと、
前記第１スイッチングデバイスと前記第１フライングキャパシタの共通接続点と、前記第２スイッチングデバイスと前記第１フライングキャパシタの共通接続点との間に順次直列接続された第３，第４スイッチングデバイスと、
前記第２直流電圧源の正極端に一端が接続された第５スイッチングデバイスと、
前記第２直流電圧源の負極端に一端が接続された第６スイッチングデバイスと、
前記第５スイッチングデバイスの他端と前記第６スイッチングデバイスの他端との間に接続された第２フライングキャパシタと、
前記第５スイッチングデバイスと前記第２フライングキャパシタの共通接続点と、前記第６スイッチングデバイスと前記第２フライングキャパシタの共通接続点との間に順次直列接続された第７，第８スイッチングデバイスと、を有する２相以上のマルチレベル電力変換器であって、
前記第１，第２フライングキャパシタの電圧検出値の電圧平均値と電圧指令値との偏差に基づいて、前記電圧平均値が前記電圧指令値に追従するように前記電圧検出値を補正して前記第１，第２フライングキャパシタの補正電圧検出値として出力し、
前記第１フライングキャパシタの補正電圧検出値が前記電圧指令値以下であり前記第３，第４スイッチングデバイスの共通接続点の電流が０以下の場合、前記第２，第３スイッチングデバイスをＯＮ、前記第１，第４スイッチングデバイスをＯＦＦし、
前記第１フライングキャパシタの補正電圧検出値が前記電圧指令値以下であり前記第３，第４スイッチングデバイスの共通接続点の電流が０よりも大きい場合、前記第２，第３スイッチングデバイスをＯＦＦ、前記第１，第４スイッチングデバイスをＯＮし、
前記第１フライングキャパシタの補正電圧検出値が前記電圧指令値よりも大きく前記第３，第４スイッチングデバイスの共通接続点の電流が０以下の場合、前記第２，第３スイッチングデバイスをＯＦＦ、前記第１，第４スイッチングデバイスをＯＮし、
前記第１フライングキャパシタの補正電圧検出値が前記電圧指令値よりも大きく前記第３，第４スイッチングデバイスの共通接続点の電流が０よりも大きい場合、前記第２，第３スイッチングデバイスをＯＮ、前記第１，第４スイッチングデバイスをＯＦＦし、
前記第２フライングキャパシタの補正電圧検出値が前記電圧指令値以下であり前記第７，第８スイッチングデバイスの共通接続点の電流が０以下の場合、前記第６，第７スイッチングデバイスをＯＮ、前記第５，第８スイッチングデバイスをＯＦＦし、
前記第２フライングキャパシタの補正電圧検出値が前記電圧指令値以下であり前記第７，第８スイッチングデバイスの共通接続点の電流が０よりも大きい場合、前記第６，第７スイッチングデバイスをＯＦＦ、前記第５，第８スイッチングデバイスをＯＮし、
前記第２フライングキャパシタの補正電圧検出値が前記電圧指令値よりも大きく前記第７，第８スイッチングデバイスの共通接続点の電流が０以下の場合、前記第６，第７スイッチングデバイスをＯＦＦ、前記第５，第８スイッチングデバイスをＯＮし、
前記第２フライングキャパシタの補正電圧検出値が前記電圧指令値よりも大きく前記第７，第８スイッチングデバイスの共通接続点の電流が０よりも大きい場合、前記第６，第７スイッチングデバイスをＯＮ、前記第５，第８スイッチングデバイスをＯＦＦすることを特徴とする請求項１〜３のうち何れかに記載のマルチレベル電力変換器。
【請求項５】
フライングキャパシタとスイッチングデバイスを有し、前記スイッチングデバイスをオンオフすることにより、前記フライングキャパシタの電圧を所定の値に制御する２相以上のマルチレベル電力変換器のフライングキャパシタの電圧制御方法であって、
前記フライングキャパシタの電圧検出値の電圧平均値と電圧指令値との偏差に基づいて、前記電圧平均値が前記電圧指令値に追従するように前記電圧検出値を補正して補正電圧検出値として出力し、
前記補正電圧検出値と前記電圧指令値に基づいて、前記スイッチングデバイスのオンオフ制御を行うことを特徴とするマルチレベル電力変換器のフライングキャパシタの電圧制御方法。
【請求項６】
フィルタにより、前記フライングキャパシタの電圧検出値から、前記電圧検出値の電圧平均値を導出し、
減算器により、前記電圧検出値の電圧平均値と前記電圧指令値との偏差を算出し、
加算器により、前記偏差に前記電圧検出値を加算し、補正電圧検出値を算出することを特徴とする請求項５記載のマルチレベル電力変換器のフライングキャパシタの電圧制御方法。
【請求項７】
フィルタにより、前記フライングキャパシタの電圧検出値から、前記電圧検出値の電圧平均値を導出し、
減算器により、前記電圧検出値の電圧平均値と前記電圧指令値との偏差を算出し、
ＰＩ制御部により、前記偏差に基づいてＰＩ制御を行い、
加算器により、前記ＰＩ制御部の出力に前記電圧検出値を加算し、補正電圧検出値を算出することを特徴とする請求項５記載のマルチレベル電力変換器のフライングキャパシタの電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相のマルチレベル電力変換器に係り、特に、各相共通のフライングキャパシタを用いたマルチレベル電力変換器のフライングキャパシタの電圧制御方法に関する。
【背景技術】
【０００２】
図７は、従来のマルチレベル電力変換器の一例を示す回路図である。Ｃ１，Ｃ２は第１，第２フライングキャパシタであり、Ｕ相、Ｖ相、Ｗ相の共通電源として用いられる。第１，第２フライングキャパシタＣ１，Ｃ２はマルチレベル電力変換器内の第１〜第８スイッチングデバイスＳｆ１〜Ｓｆ８のオンオフ動作によって充放電を行い、第１，第２フライングキャパシタＣ１，Ｃ２の電圧を所定の電圧に制御する。
【０００３】
なお、ここでのフライングキャパシタとは、その両端を各々スイッチングデバイス（図７では第１、第２、第５、第６スイッチングデバイスのＳｆ１、Ｓｆ２、Ｓｆ５、Ｓｆ６）を介して直流電圧源（図７ではＥｄｃ１、Ｅｄｃ２）の正極または負極と接続するキャパシタのことを意味する。
【０００４】
図７において、端子ＰＮ間に直流電源を接続し、出力端子ＵＶＷにモータなどの３相交流負荷を接続した場合には、この３相電力変換器はインバータとして動作する。出力端子ＵＶＷにリアクトルやコンデンサなどからなるフィルタ回路を介して３相交流電源を接続し、端子ＰＮに負荷を接続した場合には、この３相電力変換器はコンバータとして動作する。
【０００５】
次に、図７に示すようなマルチレベル電力変換器における従来のフライングキャパシタの電圧制御方法について説明する。
【０００６】
図８に、第１フライングキャパシタＣ１の充放電動作を示す。丸で囲ったスイッチングデバイスは、オン状態のスイッチングデバイスを示す。ＭＯＤＥ１では、第１，第４スイッチングデバイスＳｆ１、Ｓｆ４がオンしている。ＭＯＤＥ２では、第２，第３スイッチングデバイスＳｆ２、Ｓｆ３がオンしている。
【０００７】
図８に示すように基本セル３ａの第３，第４スイッチングデバイスＳｆ３，Ｓｆ４の共通接続点の電流Ｉｄ１を電流センサにより測定することで、電流Ｉｄ１を検出することができる。第２フライングキャパシタＣ２を有するもう一方の基本セル３ｂでも同様に、第７，第８スイッチングデバイスＳｆ７，Ｓｆ８の共通接続点を流れる電流Ｉｄ２を検出することができる。
【０００８】
図８中の破線の矢印は第１フライングキャパシタＣ１に流れる電流を表す。電流Ｉｄ１は図８の矢印の向きを正とする。基本セル３ｂも同様である。
【０００９】
第１フライングキャパシタＣ１の電圧検出値をＶｃ１，第２フライングキャパシタＣ２の電圧検出値をＶｃ２、電圧検出値Ｖｃ１の電圧指令値および電圧検出値Ｖｃ２の電圧指令値をＥとすると、第１フライングキャパシタＣ１の電圧検出値Ｖｃ１と電流Ｉｄ１，第２フライングキャパシタＣ２の電圧検出値Ｖｃ２と電流Ｉｄ２，電圧指令値Ｅ，Ｍｏｄｅ１，Ｍｏｄｅ２の関係はそれぞれ表１，表２に示すようになる。
【００１０】
【表１】
2019057969.tif 000003
【００１１】
【表２】
2019057969.tif 000004
【００１２】
表１では、最も左側の列の値は、Ｖｃ１−Ｅ＞０の時に「１」、Ｖｃ１−Ｅ≦０の時に「０」となる。また、左から２番目の列の値は、Ｉｄ１＞０の時に「１」、Ｉｄ１≦０の時に「０」となる。表２についても同様である。また、選択信号Ａ，Ｂは、「０」のときＭｏｄｅ１を選択し、「１」のときＭｏｄｅ２を選択する。
【００１３】
この表１，表２に示す通りにＭｏｄｅ１、Ｍｏｄｅ２のパターンを選択することで第１フライングキャパシタＣ１の電圧検出値Ｖｃ１，第２フライングキャパシタＣ２の電圧検出値Ｖｃ２を目標値である電圧指令値Ｅに制御することが可能となる。
【００１４】
例えば、表１の最上位の行の状態（Ｖｃ１−Ｅ≦０、Ｉｄ１≦０）では、Ｉｄ１＜０の電流極性で第１フライングキャパシタＣ１を充電する必要がある。そこで、図８に示すようなＭｏｄｅ２（充電）が選択される。
【００１５】
図９に表１と表２の真理値表を具体的な回路で表したものを示す。図９の電流信号Ｉｄ１’，Ｉｄｃ２’は、表１，２の左側から２列目の値に対応し、Ｉｄ１＞０のときにＩｄ１’＝１、Ｉｄ１≦０のときにＩｄ１’＝０、Ｉｄ２＞０のときにＩｄ２’＝１、Ｉｄ２≦０のときにＩｄ２’＝０となる。
【００１６】
図９に示す回路に基づいて選択信号Ａ，Ｂを生成することにより、第１，第２フライングキャパシタＣ１，Ｃ２の電圧検出値Ｖｃ１，Ｖｃ２を制御できる。
【先行技術文献】
【非特許文献】
【００１７】
【非特許文献１】Ｚｈｉｇｕｏ  Ｐａｎ；Ｆａｎｇ  Ｚｈｅｎｇ  Ｐｅｎｇ，‘‘Ａ  Ｓｉｎｕｓｏｉｄａｌ  ＰＷＭ  Ｍｅｔｈｏｄ  Ｗｉｔｈ  Ｖｏｌｔａｇｅ  Ｂａｌａｎｃｉｎｇ  Ｃａｐａｂｉｌｉｔｙ  ｆｏｒ  Ｄｉｏｄｅ−Ｃｌａｍｐｅｄ  Ｆｉｖｅ−Ｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒｓ，’’Ｉｎｄｕｓｔｒｙ  Ａｐｐｌｉｃａｔｉｏｎｓ，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ，ｖｏｌ．４５，ｎｏ．３，ｐｐ．１０２８，１０３４，Ｍａｙ−ｊｕｎｅ２００９
【発明の概要】
【発明が解決しようとする課題】
【００１８】
従来技術では、第１，第２フライングキャパシタＣ１，Ｃ２の電圧検出値Ｖｃ１，Ｖｃ２の瞬時値のみを使って電圧を制御するため、瞬時値を一定の範囲内に制御することができるが、電圧検出値Ｖｃ１，Ｖｃ２の電圧平均値が制御されないという問題が生じる。電圧検出値Ｖｃ１，Ｖｃ２の電圧平均値が一定に制御されない場合、電力変換器の出力電圧の誤差の増大やリプル電圧の増加を招くおそれがある。
【００１９】
以上示したようなことから、フライングキャパシタを有するマルチレベル電力変換器において、フライングキャパシタの電圧平均値を一定に制御することが課題となる。
【課題を解決するための手段】
【００２０】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、フライングキャパシタとスイッチングデバイスを有し、前記スイッチングデバイスをオンオフすることにより、前記フライングキャパシタの電圧を所定の値に制御する２相以上のマルチレベル電力変換器であって、前記フライングキャパシタの電圧検出値の電圧平均値と電圧指令値との偏差に基づいて、前記電圧平均値が前記電圧指令値に追従するように前記電圧検出値を補正して補正電圧検出値として出力し、前記補正電圧検出値と前記電圧指令値に基づいて、前記スイッチングデバイスのオンオフ制御を行うことを特徴とする。
【００２１】
また、その一態様として、前記フライングキャパシタの電圧検出値から、前記電圧検出値の電圧平均値を導出するフィルタと、前記電圧検出値の電圧平均値と前記電圧指令値との偏差を算出する減算器と、前記偏差に前記電圧検出値を加算し、補正電圧検出値を算出する加算器と、を備えたことを特徴とする。
【００２２】
また、他の態様として、前記フライングキャパシタの電圧検出値から、前記電圧検出値の電圧平均値を導出するフィルタと、前記電圧検出値の電圧平均値と前記電圧指令値との偏差を算出する減算器と、前記偏差に基づいてＰＩ制御を行うＰＩ制御部と、前記ＰＩ制御部の出力に前記電圧検出値を加算し、補正電圧検出値を算出する加算器と、を備えたことを特徴とする。
【００２３】
また、その一態様として、直列接続された第１，第２直流電圧源と、前記第１，第２直流電圧源に接続された各相共通の共通モジュールと、前記第１，第２直流電圧源と前記共通モジュールに接続され、前記第１，第２直流電圧源，前記共通モジュールと出力端子間にそれぞれ半導体デバイスを有し、この半導体デバイスを選択的にＯＮ，ＯＦＦ制御する各相の相モジュールと、を備え、前記共通モジュールは、前記第１直流電圧源の正極端に一端が接続された第１スイッチングデバイスと、前記第１直流電圧源の負極端に一端が接続された第２スイッチングデバイスと、前記第１スイッチングデバイスの他端と前記第２スイッチングデバイスの他端との間に接続された第１フライングキャパシタと、前記第１スイッチングデバイスと前記第１フライングキャパシタの共通接続点と、前記第２スイッチングデバイスと前記第１フライングキャパシタの共通接続点との間に順次直列接続された第３，第４スイッチングデバイスと、前記第２直流電圧源の正極端に一端が接続された第５スイッチングデバイスと、前記第２直流電圧源の負極端に一端が接続された第６スイッチングデバイスと、前記第５スイッチングデバイスの他端と前記第６スイッチングデバイスの他端との間に接続された第２フライングキャパシタと、前記第５スイッチングデバイスと前記第２フライングキャパシタの共通接続点と、前記第６スイッチングデバイスと前記第２フライングキャパシタの共通接続点との間に順次直列接続された第７，第８スイッチングデバイスと、を有する２相以上のマルチレベル電力変換器であって、前記第１，第２フライングキャパシタの電圧検出値の電圧平均値と電圧指令値との偏差に基づいて、前記電圧平均値が前記電圧指令値に追従するように前記電圧検出値を補正して前記第１，第２フライングキャパシタの補正電圧検出値として出力し、前記第１フライングキャパシタの補正電圧検出値が前記電圧指令値以下であり前記第３，第４スイッチングデバイスの共通接続点の電流が０以下の場合、前記第２，第３スイッチングデバイスをＯＮ、前記第１，第４スイッチングデバイスをＯＦＦし、前記第１フライングキャパシタの補正電圧検出値が前記電圧指令値以下であり前記第３，第４スイッチングデバイスの共通接続点の電流が０よりも大きい場合、前記第２，第３スイッチングデバイスをＯＦＦ、前記第１，第４スイッチングデバイスをＯＮし、前記第１フライングキャパシタの補正電圧検出値が前記電圧指令値よりも大きく前記第３，第４スイッチングデバイスの共通接続点の電流が０以下の場合、前記第２，第３スイッチングデバイスをＯＦＦ、前記第１，第４スイッチングデバイスをＯＮし、前記第１フライングキャパシタの補正電圧検出値が前記電圧指令値よりも大きく前記第３，第４スイッチングデバイスの共通接続点の電流が０よりも大きい場合、前記第２，第３スイッチングデバイスをＯＮ、前記第１，第４スイッチングデバイスをＯＦＦし、前記第２フライングキャパシタの補正電圧検出値が前記電圧指令値以下であり前記第７，第８スイッチングデバイスの共通接続点の電流が０以下の場合、前記第６，第７スイッチングデバイスをＯＮ、前記第５，第８スイッチングデバイスをＯＦＦし、前記第２フライングキャパシタの補正電圧検出値が前記電圧指令値以下であり前記第７，第８スイッチングデバイスの共通接続点の電流が０よりも大きい場合、前記第６，第７スイッチングデバイスをＯＦＦ、前記第５，第８スイッチングデバイスをＯＮし、前記第２フライングキャパシタの補正電圧検出値が前記電圧指令値よりも大きく前記第７，第８スイッチングデバイスの共通接続点の電流が０以下の場合、前記第６，第７スイッチングデバイスをＯＦＦ、前記第５，第８スイッチングデバイスをＯＮし、前記第２フライングキャパシタの補正電圧検出値が前記電圧指令値よりも大きく前記第７，第８スイッチングデバイスの共通接続点の電流が０よりも大きい場合、前記第６，第７スイッチングデバイスをＯＮ、前記第５，第８スイッチングデバイスをＯＦＦすることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、フライングキャパシタを有するマルチレベル電力変換器において、フライングキャパシタの電圧平均値を一定に制御することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】実施形態１における電圧平均値制御部を示すブロック図。
【図２】実施形態１における選択信号生成回路を示すブロック図。
【図３】実施形態２における電圧平均値制御部を示すブロック図。
【図４】従来技術のシミュレーション結果を示すタイムチャート。
【図５】実施形態１のシミュレーション結果を示すタイムチャート。
【図６】実施形態２のシミュレーション結果を示すタイムチャート。
【図７】フライングキャパシタを有するマルチレベル電力変換器の一例を示す回路図。
【図８】各モード毎のフライングキャパシタの充放電動作を示す図。
【図９】従来の選択信号生成回路を示すブロック図。
【発明を実施するための形態】
【００２６】
以下、本願発明におけるマルチレベル電力変換器の実施形態１，２を図１〜図７に基づいて詳述する。
【００２７】
［実施形態１］
本実施形態１は、図７に示すようなフライングキャパシタを有するマルチレベル電力変換器のフライングキャパシタの電圧平均値を所望の値に制御するものである。まず、図７に示すマルチレベル電力変換器について説明する。
【００２８】
図７に示すように、本実施形態１におけるマルチレベル電力変換器は、第１，第２直流電圧源Ｅｄｃ１，Ｅｄｃ２と、共通モジュール１と、各相の相モジュール２と、を有する。本実施形態１では、３相のマルチレベル電力変換器について説明するが、２相以上のマルチレベル電力変換器であればよい。
【００２９】
第１，第２直流電圧源Ｅｄｃ１，Ｅｄｃ２は、直列に接続される。
【００３０】
共通モジュール１は、基本セル３ａ，３ｂを直列接続して成る。基本セル３ａは、第１直流電圧源Ｅｄｃ１の正極端に第１スイッチングデバイスＳｆ１の一端が接続される。第１直流電圧源Ｅｄｃ１の負極端に第２スイッチングデバイスＳｆ２の一端が接続される。第１スイッチングデバイスＳｆ１の他端と第２スイッチングデバイスＳｆ２の他端との間に第１フライングキャパシタＣ１が介挿される。
【００３１】
第１スイッチングデバイスＳｆ１と第１フライングキャパシタＣ１の共通接続点と、第２スイッチングデバイスＳｆ２と第１フライングキャパシタＣ１の共通接続点との間に第３，第４スイッチングデバイスＳｆ３，Ｓｆ４が順次直列接続される。
【００３２】
基本セル３ｂは、第２直流電圧源Ｅｄｃ２の正極端に第５スイッチングデバイスＳｆ５の一端が接続される。第２直流電圧源Ｅｄｃ２の負極端に第６スイッチングデバイスＳｆ６の一端が接続される。第５スイッチングデバイスＳｆ５の他端と第６スイッチングデバイスＳｆ６の他端との間に第２フライングキャパシタＣ２が接続される。
【００３３】
第５スイッチングデバイスＳｆ５と第２フライングキャパシタＣ２の共通接続点と、第６スイッチングデバイスＳｆ６と第２フライングキャパシタＣ２の共通接続点との間に第７，第８スイッチングデバイスＳｆ７，Ｓｆ８が順次直列接続される。
【００３４】
次に、各相の相モジュール２について説明する。相モジュール２は、第１，第２直流電圧源Ｅｄｃ１，Ｅｄｃ２と共通モジュール１に接続され、第１，第２直流電圧源Ｅｄｃ１，Ｅｄｃ２，共通モジュール１と出力端子Ｕ，Ｖ，Ｗとの間に半導体デバイスを有し、この半導体デバイスを選択的にＯＮ，ＯＦＦする。ここでは、Ｕ相の相モジュール２について説明するが、Ｖ相，Ｗ相も同様である。
【００３５】
第１直流電圧源Ｅｄｃ１の正極端と第３，第４スイッチングデバイスＳｆ３，Ｓｆ４の共通接続点との間に第１，第２半導体デバイスＳＵ１，ＳＵ２が順次直列接続される。第７，第８スイッチングデバイスＳｆ７，Ｓｆ８の共通接続点と第２直流電圧源Ｅｄｃ２の負極端との間に第３，第４半導体デバイスＳＵ３，ＳＵ４が順次直列接続される。
【００３６】
第１，第２半導体デバイスＳＵ１，ＳＵ２の共通接続点と第３，第４半導体デバイスＳＵ３，ＳＵ４の共通接続点との間に第５，第６，第７，第８半導体デバイスＳＵ５，ＳＵ６ａ，ＳＵ６ｂ，ＳＵ７ａ，ＳＵ７ｂ，ＳＵ８が順次直列接続される。
【００３７】
第５，第６半導体デバイスＳＵ５，ＳＵ６ａの共通接続点と第７，第８半導体デバイスＳＵ７ｂ，ＳＵ８の共通接続点との間に第１，第２ダイオードＤＵ１ａ，ＤＵ１ｂ，ＤＵ２ａ，ＤＵ２ｂが順次直列接続される。第６半導体デバイスＳＵ６ｂと第７半導体デバイスＳＵ７ａの共通接続点が出力端子Ｕとなる。第１，第２ダイオードＤＵ１ｂ，ＤＵ２ａの共通接続点は第１，第２直流電圧源Ｅｄｃ１，Ｅｄｃ２の共通接続点に接続される。
【００３８】
なお、第６半導体デバイスＳＵ６ａ，ＳＵ６ｂおよび第７半導体デバイスＳＵ７ａ，ＳＵ７ｂは半導体デバイスの耐電圧のために２つの半導体デバイスを直列接続しているが、耐電圧の問題を解消すれば１つの半導体デバイスでも良い。また、第１ダイオードＤＵ１ａ，ＤＵ１ｂおよび第２ダイオードＤＵ２ａ，ＤＵ２ｂもダイオードの耐電圧のために２つのダイオードを直列接続しているが、耐電圧の問題を解消すれば１つのダイオードでも良い。
【００３９】
本実施形態１では、第１，第２フライングキャパシタＣ１，Ｃ２の電圧平均値を一定にするため、第１，第２フライングキャパシタＣ１，Ｃ２の電圧検出値Ｖｃ１，Ｖｃ２を補正する。図１に、第１フライングキャパシタＣ１の電圧平均値を制御する電圧平均値制御部のブロック図を示す。
【００４０】
図１に示すように、フィルタ１１は、第１フライングキャパシタＣ１の電圧検出値Ｖｃ１から電圧平均値を算出し出力する。フィルタ１１は移動平均、または、ローパスフィルタとする。減算器１２は、電圧平均値と電圧指令値Ｅとの差分を計算する。加算器１３は、その差分に第１フライングキャパシタＣ１の電圧検出値Ｖｃ１を加算する。加算器１３の出力を補正電圧検出値Ｖｃ１’とする。図１は、第１フライングキャパシタＣ１の電圧平均値制御部を示しているが、第２フライングキャパシタＣ２の電圧平均値制御部も同様に補正電圧検出値Ｖｃ２’を算出できる。
【００４１】
これにより、第１，第２フライングキャパシタＣ１，Ｃ２の電圧平均値が電圧指令値Ｅと偏差を持つ場合、第１，第２フライングキャパシタＣ１，Ｃ２の電圧平均値が電圧指令値Ｅに追従し、電圧平均値を一定に制御するように動作する。これにより電力変換器の出力電圧の誤差の低減やリプル電圧の低減が可能になる。
【００４２】
次に、補正電圧検出値Ｖｃ１’，Ｖｃ２’を用いた具体的な選択信号Ａ，Ｂの生成方法について説明する。本実施形態１では、図１の電圧平均値制御部で生成した補正電圧検出値Ｖｃ１’，Ｖｃ２’を電圧検出値Ｖｃ１，Ｖｃ２の代わりに使用する。
【００４３】
選択信号Ａ，Ｂは図８に示す２種類のＭｏｄｅ１，Ｍｏｄｅ２を選択するための信号である。図２は表１と表２の真理値表を具体的な回路として表したものである。
【００４４】
図２の演算器５ａ，５ｂでは第１フライングキャパシタＣ１の補正電圧検出値Ｖｃ１’と電圧指令値Ｅとの偏差と、第２フライングキャパシタＣ２の補正電圧検出値Ｖｃ２’と電圧指令値Ｅとの偏差をそれぞれ計算する。その偏差と電流信号Ｉｄ１’，Ｉｄｃ２’から表１，表２の真理値表にしたがって選択信号Ａ，Ｂを出力することでＭｏｄｅ１，Ｍｏｄｅ２を選択する。電流信号Ｉｄ１’，Ｉｄｃ２’は、表１，２の左側から２列目の値に対応する。
【００４５】
なお、図２の演算器５ａでは、Ｖｃ１’−Ｅ＞０の時に「１」（ｈｉｇｈ）を出力し、Ｖｃ１’−Ｅ≦０のとき「０」（ｌｏｗ）を出力する。図２の演算器５ｂでは、Ｖｃ２’−Ｅ＞０の時に「１」（ｈｉｇｈ）を出力し、Ｖｃ２’−Ｅ≦０のとき「０」（ｌｏｗ）を出力する。
【００４６】
電流信号Ｉｄ１’はＩｄ１＞０のとき「１」（ｈｉｇｈ）とし、Ｉｄ１≦０のとき「０」（ｌｏｗ）とする。電流信号Ｉｄ２’は、Ｉｄ２＞０のとき「１」（ｈｉｇｈ）とし、Ｉｄ２≦０のとき「０」（ｌｏｗ）とする。
【００４７】
ＮＯＴ回路６ａは演算器５ａの出力を反転して出力し、ＮＯＴ回路６ｂは電流信号Ｉｄ１’を反転して出力し、ＮＯＴ回路６ｃは演算器５ｂの出力を反転して出力し、ＮＯＴ回路６ｄは電流信号Ｉｄ２’を反転して出力する。
【００４８】
ＡＮＤ回路７ａはＮＯＴ回路６ａ，６ｂの出力を入力し、その演算結果を出力する。ＡＮＤ回路７ｂは演算器５ａの出力と電流信号Ｉｄ１’を入力し、その演算結果を出力する。ＡＮＤ回路７ｃはＮＯＴ回路６ｃ，６ｄの出力を入力し、その演算結果を出力する。ＡＮＤ回路７ｄは演算器５ｂの出力と電流信号Ｉｄ２’を入力し、その演算結果を出力する。
【００４９】
ＯＲ回路８ａはＡＮＤ回路７ａ，７ｂの出力を入力し、その演算結果を出力する。ＯＲ回路８ｂはＡＮＤ回路７ｃ，７ｄの出力を入力し、その演算結果を出力する。
【００５０】
図２の選択信号生成回路は、表１、表２の通りに動作し、選択信号ＡがＭｏｄｅ２を選択する必要があるとき「１」（ｈｉｇｈ）となり、Ｍｏｄｅ１を選択する必要があるときは「０」（ｌｏｗ）となる。
【００５１】
同様に、選択信号ＢがＭｏｄｅ２を選択する必要があるとき「１」（ｈｉｇｈ）となり、Ｍｏｄｅ１を選択する必要があるときは「０」（ｌｏｗ）となる。
【００５２】
そして、選択されたＭｏｄｅに従って、第１〜第８スイッチングデバイスＳｆ１〜Ｓｆ８のオンオフ制御を行う。これにより、第１，第２フライングキャパシタＣ１，Ｃ２の電圧検出値Ｖｃ１，Ｖｃ２を制御できる。
【００５３】
また、第１，第２フライングキャパシタＣ１，Ｃ２の電圧平均値が電圧指令値Ｅとの間に偏差を持つ場合、第１，第２フライングキャパシタＣ１，Ｃ２の電圧平均値が電圧指令値Ｅに追従し、電圧平均値を一定に制御するように動作する。これにより、電力変換器の出力電圧の誤差の低減やリプル電圧の低減が可能になる。
【００５４】
さらに、出力電圧誤差の増大に伴う電力変換器の持つ制御性能の悪化を低減することができるため、電力変換器の信頼性が向上する。
【００５５】
［実施形態２］
本実施形態２では、実施形態１にＰＩ制御を適用することで電圧平均値と電圧指令値との偏差を低減するものである。
【００５６】
図３は、本実施形態２における電圧平均値制御部を示すブロック図である。実施形態１と同様の箇所は同じ符号を付し、その説明は省略する。
【００５７】
本実施形態２では、図３に示すように、減算器１２から出力された第１フライングキャパシタＣ１の電圧平均値と電圧指令値Ｅの差分をＰＩ制御部１４によりＰＩ制御する。加算器１３は、ＰＩ制御部１４の出力に第１フライングキャパシタＣ１の電圧検出値Ｖｃ１を加算する。この加算器１３の出力を補正電圧検出値Ｖｃ１’とする。図３は、第１フライングキャパシタＣ１の電圧平均値制御部について示しているが、第２フライングキャパシタＣ２についても同様である。
【００５８】
さらに、実施形態１と同様に、図３の電圧平均値制御部で生成した補正電圧検出値Ｖｃ１’，Ｖｃ２’を図２の選択信号生成回路に適用する。
【００５９】
これにより、第１，第２フライングキャパシタＣ１，Ｃ２の電圧平均値が電圧指令値Ｅと偏差を持つ場合、第１，第２フライングキャパシタＣ１，Ｃ２の電圧平均値が電圧指令値Ｅに追従し、電圧平均値を一定に制御するように動作する。これにより電力変換器の出力電圧の誤差の低減や電圧リプルの低減が可能になる。
【００６０】
図４〜図６に、従来技術、実施形態１、実施形態２を適用した際のシミュレーション結果を示す。なお、各図４〜図６の第１，第２フライングキャパシタＣ１，Ｃ２の電圧平均値は、３０Ｈｚローパスフィルタを通して求めている。
【００６１】
図４（従来技術）と図５（実施形態１）とを比較すると、フライングキャパシタの電圧（ＦＣ電圧）の電圧リプルが０．２５から０．２２と低減できており、電圧平均値の変動に関しても０．１から０．０５と半分に低減できていることがわかる。
【００６２】
図４（従来技術）と図６（実施形態２）とを比較するとフライングキャパシタの電圧（ＦＣ電圧）の電圧リプルが０．２５から０．１７と低減できており、電圧平均値の変動に関しても０．１から０．０６と６０％に低減できていることがわかる。以上より、実施形態１，２の手法が有効であることがわかる。
【００６３】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００６４】
例えば、本実施形態１，２は、図７の主回路構成の電力変換器以外にも適用できる。フライングキャパシタの電圧を検出し、スイッチングデバイスのオンオフによってフライングキャパシタの電圧を所定の値に制御を行う電力変換器全般に適用できる技術である。
【符号の説明】
【００６５】
Ｃ１，Ｃ２…第１，第２フライングキャパシタ
Ｅｄｃ１，Ｅｄｃ２…第１，第２直流電圧源
Ｓｆ１〜Ｓｆ８…第１〜第８スイッチングデバイス
ＳＵ１〜ＳＵ８…第１〜第８半導体デバイス
１…共通モジュール
２…相モジュール
３ａ，３ｂ…基本セル
５ａ，５ｂ…演算器
６ａ〜６ｄ…ＮＯＴ回路
７ａ〜７ｄ…ＡＮＤ回路
８ａ，８ｂ…ＯＲ回路
１１…フィルタ
１２…減算器
１３…加算器
１４…ＰＩ制御部
【図１】
2019057969.tif 000005
【図２】
2019057969.tif 000006
【図３】
2019057969.tif 000007
【図４】
2019057969.tif 000008
【図５】
2019057969.tif 000009
【図６】
2019057969.tif 000010
【図７】
2019057969.tif 000011
【図８】
2019057969.tif 000012
【図９】
2019057969.tif 000013