(57)【要約】【課題】例えば、より不都合の少ない新規な構成を備えた半導体記憶装置を得る。【解決手段】実施形態の半導体記憶装置は、例えば、筐体と、回路基板と、メモリパッケージと、熱伝導部材と、凹凸領域と、を備えている。筐体は、壁を有する。回路基板は、筐体内に収容され、壁と離間し壁に沿って延びている。メモリパッケージは、回路基板に設けられている。熱伝導部材は、壁とメモリパッケージとの間に圧縮された状態で介在する。凹凸領域は、壁に設けられ、接触部と凹部とを含む。接触部は、熱伝導部材と接する。凹部は、接触部に囲まれるかあるいは複数の接触部の間に位置されメモリパッケージから離れる方向に当該接触部から凹み、熱伝導部材が挿入される。【選択図】図６
2019057546.tif 000002
【特許請求の範囲】
【請求項１】
壁を有した筐体と、
前記筐体内に収容され、前記壁と離間し前記壁に沿って延びた回路基板と、
前記回路基板に設けられたメモリパッケージと、
前記壁と前記メモリパッケージとの間に圧縮された状態で介在した熱伝導部材と、
前記壁に設けられ、前記熱伝導部材と接した接触部と、前記接触部に囲まれるかあるいは複数の前記接触部の間に位置され前記メモリパッケージから離れる方向に当該接触部から凹み前記熱伝導部材が挿入された凹部と、を含む凹凸領域と、
を備えた、半導体記憶装置。
【請求項２】
前記凹凸領域は、複数の前記接触部および複数の前記凹部のうち少なくとも一方が分散して配置された分散配置領域を含む、請求項１に記載の半導体記憶装置。
【請求項３】
前記凹凸領域は、前記接触部または前記凹部がメッシュ状に設けられた領域を含む、請求項１または２に記載の半導体記憶装置。
【請求項４】
前記凹凸領域は、前記接触部および前記凹部を含む単位形状の繰り返しパターンが設けられた領域を有した、請求項１〜３のうちいずれか一つに記載の半導体記憶装置。
【請求項５】
前記凹凸領域は、前記熱伝導部材に対して前記メモリパッケージの角部とは反対側に位置された前記凹部を含む、請求項１〜４のうちいずれか一つに記載の半導体記憶装置。
【請求項６】
前記凹凸領域は、前記熱伝導部材に対して前記メモリパッケージの辺部とは反対側に位置された前記凹部を含む、請求項１〜５のうちいずれか一つに記載の半導体記憶装置。
【請求項７】
前記壁には、前記回路基板と面した第一面と、前記メモリパッケージから離れる方向に前記第一面から凹み前記熱伝導部材を収容した第一凹部と、が設けられ、
前記接触部および前記凹部は、前記第一凹部の底面に設けられた、請求項１〜６のうちいずれか一つに記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体記憶装置に関する。
【背景技術】
【０００２】
従来、筐体の壁と半導体素子との間に熱伝導性を有した介装部材が介在した半導体記憶装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２１６６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の半導体記憶装置では、より不都合の少ない新規な構成が得られれば、有益である。
【課題を解決するための手段】
【０００５】
実施形態の半導体記憶装置は、例えば、筐体と、回路基板と、メモリパッケージと、熱伝導部材と、凹凸領域と、を備えている。筐体は、壁を有する。回路基板は、筐体内に収容され、壁と離間し壁に沿って延びている。メモリパッケージは、回路基板に設けられている。熱伝導部材は、壁とメモリパッケージとの間に圧縮された状態で介在する。凹凸領域は、壁に設けられ、接触部と凹部とを含む。接触部は、熱伝導部材と接する。凹部は、接触部に囲まれるかあるいは複数の接触部の間に位置されメモリパッケージから離れる方向に当該接触部から凹み、熱伝導部材が挿入される。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施形態の半導体記憶装置の例示的かつ模式的な斜視図である。
【図２】図２は、実施形態の半導体記憶装置に含まれる基板アセンブリの例示的かつ模式的なブロック図である。
【図３】図３は、第１実施形態の半導体記憶装置の一部の例示的かつ模式的な分解斜視図である。
【図４】図４は、第１実施形態の半導体記憶装置に含まれる筐体の壁の内面の一部の例示的かつ模式的な平面図である。
【図５】図５は、第１実施形態の半導体記憶装置の一部の組立前における図３のV−V位置での例示的かつ模式的な分解断面図である。
【図６】図６は、第１実施形態の半導体記憶装置の一部の図３のV−V位置での例示的かつ模式的な断面図である。
【図７】図７は、第１実施形態の半導体記憶装置と共通部品を有した第２実施形態の半導体記憶装置の一部の組立前における図３のV−V位置と同等位置での例示的かつ模式的な分解断面図である。
【図８】図８は、第３実施形態の半導体記憶装置の一部の組立前における図３のV−V位置と同等位置での例示的かつ模式的な断面図である。
【図９】図９は、第３実施形態の半導体記憶装置の一部の図３のV−V位置と同等位置での例示的かつ模式的な断面図である。
【図１０】図１０は、実施形態の第１変形例の半導体記憶装置に含まれる筐体の壁の内面の一部の例示的かつ模式的な平面図である。
【図１１】図１１は、実施形態の第２変形例の半導体記憶装置に含まれる筐体の壁の内面の一部の例示的かつ模式的な平面図である。
【図１２】図１２は、実施形態の第３変形例の半導体記憶装置に含まれる筐体の壁の内面の一部の例示的かつ模式的な平面図である。
【発明を実施するための形態】
【０００７】
以下、半導体記憶装置の例示的な実施形態および変形例が開示される。以下に示される実施形態の構成（技術的特徴）、ならびに当該構成によってもたらされる作用および結果（効果）は、一例である。また、以下に例示される実施形態および変形例には、同様の構成要素が含まれている。以下、同様の構成要素には共通の符号が付与され、重複する説明は省略される。
【０００８】
また、各図において、矢印Ｘは、筐体１０の長手方向を示し、矢印Ｙは、筐体１０の短手方向（幅方向）を示し、矢印Ｚは、筐体１０の厚さ方向（高さ方向）を示している。筐体１０の長手方向、短手方向、および厚さ方向は、互いに直交している。なお、以下では、筐体１０の長手方向を単に長手方向と称し、筐体１０の短手方向を単に短手方向と称し、筐体１０の厚さ方向を単に厚さ方向と称する。
【０００９】
図１は、半導体記憶装置１の斜視図である。半導体記憶装置１は、例えば、ＳＳＤ（solid  state  disk）である。なお、半導体記憶装置１は、電子機器内に装着されて使用されてもよいし、電子機器とケーブル等で接続されて使用されてもよい。
【００１０】
図１に示されるように、半導体記憶装置１は、筐体１０を備えている。筐体１０は、複数の壁１１を有する。壁１１には、例えば、天壁１１ａや、底壁１１ｂ、側壁１１ｃのような筐体１０の外に露出した外壁と、筐体１０内に収容された仕切壁のような内壁（不図示）と、が含まれている。外壁（壁１１）によって囲まれた空間内に、部品が収容されている。
【００１１】
筐体１０は、例えば、複数の部材（部品）の組み合わせによって構成されている。具体的には、例えば、複数の部材がねじ等の固定具によって結合されることにより、筐体１０が構成されている。筐体１０（の壁１１）は、例えばアルミニウム合金のような放熱性が比較的高い金属材料によって構成されている。なお、筐体１０に設けられた開口部からは、インタフェース３４が露出している。インタフェース３４は、例えば、コネクタや、接続部等とも称されうる。
【００１２】
図２は、半導体記憶装置１の筐体１０内に収容された基板アセンブリのブロック図である。半導体記憶装置１は、回路基板２０を有している。基板アセンブリは、回路基板２０に、例えば、コントローラ３１や、メモリ３２、データバッファ３３、インタフェース３４のような電気部品が実装されることによって、構成されている。なお、回路基板２０には、不図示の電源回路やその他の回路等も実装されうる。なお、図２では、コントローラ３１、メモリ３２、データバッファ３３、およびインタフェース３４は、それぞれ一つずつ描かれているが、各部品の数は二つ以上であってもよい。
【００１３】
コントローラ３１は、半導体記憶装置１を制御する。コントローラ３１の機能は、例えば、メモリ３２またはコントローラ３１が有するＲＯＭ（read  only  memory）等に記憶されるファームウエアを実行するプロセッサや、ハードウエア等によって、実現されうる。コントローラ３１は、ホスト装置からのコマンドにしたがって、メモリ３２からデータを読み出したり、メモリ３２にデータを書き込んだりする。コントローラ３１は、例えば、制御部や、演算処理部等とも称されうる。
【００１４】
メモリ３２は、不揮発性メモリであって、例えば、ＮＡＮＤ型フラッシュメモリである。メモリ３２は、ＮＡＮＤ型フラッシュメモリには限定されず、ＲＥＲＡＭ（resistance  random  access  memory）や、ＦＥＲＡＭ（ferroelectric  random  access  memory）、３次元構造を有したフラッシュメモリ等であってもよい。メモリ３２は、半導体記憶装置１の外部（ホスト装置、サーバ装置）から送信されるユーザデータや、半導体記憶装置１の内部のみで使用されるシステムデータ等を記憶する。メモリ３２は、複数のメモリセル（不図示）がマトリクス状に配列されたメモリセルアレイを有する。個々のメモリセルは２値または多値記憶が可能である。また、メモリ３２は、複数のメモリチップを有している。メモリ３２は、例えば、記憶部とも称されうる。
【００１５】
データバッファ３３は、データを一時的に保持する。データバッファ３３は、例えば、ＤＲＡＭ（dynamic  static  random  access  memory）である。なお、データバッファ３３は、ＤＲＡＭには限定されず、ＳＲＡＭ（static  random  access  memory）等であってもよい。データバッファ３３はコントローラ３１とは独立して設けられてもよいし、コントローラ３１のチップ内に組み込み型メモリとして実装されてもよい。
【００１６】
インタフェース３４は、外部機器との間で電気信号や電力等を伝達する、複数のピン（端子）を有する。インタフェース３４のピンには、グラウンドのピンも含まれる。インタフェース３４は、例えば、serial  ATA（ＳＡＴＡ）や、serial  attached  SCSI（ＳＡＳ）、PCI  express（ＰＣＩｅ）等に準拠して構成される。
【００１７】
回路基板２０は、例えば、多層基板や、ビルドアップ基板である。回路基板２０は、プリント配線板とも称されうる。回路基板２０は、リジッド基板である。また、回路基板２０の形状は、例えば、偏平な板状である。
【００１８】
（第１実施形態）
図３は、第１実施形態の半導体記憶装置１の一部の分解斜視図、図４は、半導体記憶装置１に含まれる筐体１０の壁１１の内面１１ｅの一部の平面図、図５は、半導体記憶装置１の一部の組立前における分解断面図、また、図６は、半導体記憶装置１の一部の（組立後の）断面図である。
【００１９】
図３に示されるように、半導体記憶装置１では、回路基板２０、メモリ３２、熱伝導部材４０、および壁１１が、この順に厚さ方向に積層されている。半導体記憶装置１の厚さ方向は、回路基板２０、メモリ３２、熱伝導部材４０、および壁１１の厚さ方向でもある。なお、本実施形態では、天壁１１ａと回路基板２０との間にメモリ３２と熱伝導部材４０とが介在する構成について説明するが、半導体記憶装置１は、天壁１１ａ以外の底壁１１ｂや側壁１１ｃ、不図示の内壁と回路基板２０との間にも、同様の構成を備えうる。
【００２０】
回路基板２０は、長手方向および短手方向に沿って延びており、厚さ方向に薄い扁平な形状を有している。回路基板２０は、天壁１１ａに近い側の天面２０ａと、当該天面２０ａとは反対側の底面２０ｂと、を有している。天面２０ａおよび底面２０ｂは、互いに平行であり、長手方向および短手方向に沿って延びており、厚さ方向と直交している（交叉している）。また、天面２０ａは、天壁１１ａの内面１１ｅと隙間をあけて面している。天面２０ａおよび底面２０ｂは、回路基板２０の面（外面）の一例である。
【００２１】
メモリ３２は、メモリパッケージ（電子部品）である。メモリ３２は、本実施形態では、一例として、表面実装型のＢＧＡ（ball  grid  array）であるが、他の種類のメモリパッケージであってもよい。メモリ３２は、長手方向および短手方向に沿って延びており、厚さ方向に薄い扁平な形状を有している。メモリ３２は、天壁１１ａに近い側の天面３２ａと、当該天面３２ａとは反対側の底面３２ｂと、側面３２ｃと、を有している。天面３２ａおよび底面３２ｂは、互いに平行であり、長手方向および短手方向に沿って延びており、厚さ方向と直交している（交叉している）。側面３２ｃは、天面３２ａと底面３２ｂとの間に渡っており、長手方向および短手方向のうち少なくとも一方と交叉している。天面３２ａ、底面３２ｂ、および側面３２ｃは、メモリ３２の面（外面）の一例である。
【００２２】
またメモリ３２の形状は、厚さ方向（矢印Ｚ）の視線で、四角形状であり、当該視線において、四つの角部３２ｄを有している。角部３２ｄは、互いに隣接する二つの側面３２ｃの間（境界）に位置されている。また、厚さ方向の視線において、メモリ３２の側面３２ｃは、四つの辺部である。すなわち、側面３２ｃは、メモリ３２の辺部の一例である。
【００２３】
メモリ３２の底面３２ｂに設けられた電極（不図示）と、回路基板２０の天面２０ａに設けられた電極（不図示）との間は、はんだボール３２ｅによって電気的かつ機械的に接続されている。複数のはんだボール３２ｅは、例えば、全体的にあるいは局所的に格子状に配列される。はんだボール３２ｅは、接合部あるいは接続部とも称されうる。
【００２４】
熱伝導部材４０は、長手方向および短手方向に沿って延びており、厚さ方向に薄い扁平な形状を有している。熱伝導部材４０は、天壁１１ａに近い側の天面４０ａと、当該天面４０ａとは反対側の底面４０ｂと、側面４０ｃと、を有している。組立前の状態にあっては、天面４０ａおよび底面４０ｂは、互いに平行であり、長手方向および短手方向に沿って延びており、厚さ方向と直交している（交叉している）。側面４０ｃは、天面４０ａと底面４０ｂとの間に渡っており、長手方向および短手方向のうち少なくとも一方と交叉している。天面４０ａ、底面４０ｂ、および側面４０ｃは、熱伝導部材４０の面（外面）の一例である。また、熱伝導部材４０の形状は、厚さ方向（矢印Ｚ）の視線で、四角形状であるが、これには限定されない。
【００２５】
また熱伝導部材４０の形状は、厚さ方向（矢印Ｚ）の視線で、四角形状であり、当該視線において、四つの角部４０ｄを有している。角部４０ｄは、互いに隣接する二つの側面４０ｃの間（境界）に位置されている。また、厚さ方向の視線において、熱伝導部材４０の側面４０ｃは、四つの辺部である。すなわち、側面４０ｃは、熱伝導部材４０の辺部の一例である。
【００２６】
熱伝導部材４０は、弾性を有しており、天壁１１ａとメモリ３２との間に挟まれることにより、弾性的に圧縮され、弾性変形することができる。また、熱伝導部材４０は、例えば、シリコンゴムのような熱伝導性が比較的高いエラストマによって構成される。また、熱伝導部材４０の形状は、シート状である。熱伝導部材４０は、放熱部材や、熱伝導シートや、放熱シートとも称されうる。
【００２７】
天壁１１ａは、筐体１０外に露出した外面１１ｄと、当該外面１１ｄとは反対側の内面１１ｅと、を有している。外面１１ｄおよび内面１１ｅは、天壁１１ａ（壁１１）の面の一例である。
【００２８】
天壁１１ａの内面１１ｅのうち、熱伝導部材４０と接触する部位には、凹凸領域５０が設けられている。
【００２９】
図４，５に示されるように、本実施形態では、凹凸領域５０は、接触部５１（接触面）と凹部５２とを含む。接触部５１は、熱伝導部材４０と接触する。凹部５２は、メモリ３２から離れる方向に、接触部５１（内面１１ｅ）から凹んでいる。接触部５１は、凸部、突出部、突端、端面、押圧部等とも称されうる。
【００３０】
接触部５１および凹部５２は、分散配置領域５０ａに含まれている。分散配置領域５０ａは、複数の接触部５１を含むか、複数の凹部５２を含むか、あるいは複数の接触部５１および凹部５２を含む。分散配置領域５０ａでは、複数の接触部５１および複数の凹部５２のうち少なくとも一方が、分散して（離散的に）配置されている。分散配置領域５０ａは、離散配置領域とも称されうる。
【００３１】
分散配置領域５０ａは、接触部５１および凹部５２のうち少なくとも一方の繰り返しパターンを有することができる。繰り返しパターンとは、単位形状Ｕが、内面１１ｅに沿う所定方向において所定の頻度（長さの周期）で反復的に設けられた形状である。図４に示されるように、本実施形態では、一例として、厚さ方向の視線で四角形状の複数の凹部５２が、格子状に離散的に配置されている。すなわち、分散配置領域５０ａは、凹部５２とその周囲を一定幅で取り囲む四角形の枠状の接触部５１とを含む単位形状Ｕが長手方向および短手方向における所定周期で格子状に反復的に配置された繰り返しパターンを、有している。なお、本実施形態では、長手方向および短手方向における単位形状Ｕの周期は同じであるが、異なる周期であってもよい。また、凹部５２の形状は、厚さ方向の視線（回路基板２０の天面２０ａに対する平面視）で正方形状であるが、これには限定されず、長方形状であってもよいし、円形状や他の多角形状であってもよいし、それ以外の形状であってもよい。単位形状Ｕは、内面１１ｅの平面視において任意の形状を有することできる。また、凹部５２の厚さ方向と交叉する断面の形状は、厚さ方向に沿って変化してもよい。分散配置領域５０ａは、反復的配置領域とも称されうる。
【００３２】
また、分散配置領域５０ａは、メッシュ状に配置された接触部５１か、あるいはメッシュ状に配置された凹部５２を含むことができる。図４に示されるように、本実施形態では、一例として、接触部５１がメッシュ状に配置され、凹部５２はメッシュ状の接触部５１に囲まれている。
【００３３】
また、図４，５に示されるように、本実施形態では、凹凸領域５０は、分散配置領域５０ａとは別に、凹部５０ｂを含んでいる。凹部５０ｂは、接触部５１（内面１１ｅ）から、メモリ３２から離れる方向に、凹んでいる。凹部５０ｂは、長手方向に沿った辺と短手方向に沿った辺とを有した四角形状である。凹部５０ｂの開口端における開口面積は、分散配置領域５０ａ内の凹部５２の開口端における開口面積よりも大きい。また、凹部５０ｂは、内面１１ｅにおいて、厚さ方向にメモリ３２の角部３２ｄと重なる位置に、言い換えると、熱伝導部材４０に対して角部３２ｄとは反対側となる位置に、設けられている。さらに、凹部５０ｂは、厚さ方向の視線においてメモリ３２の角部３２ｄが凹部５０ｂ内に位置されるように、設けられている。
【００３４】
図６に示されるような組立状態において、熱伝導部材４０は、天壁１１ａとメモリ３２との間で弾性的に圧縮され、熱伝導部材４０の天面４０ａは、弾性的に変形しながら、部分的に凹部５２，５０ｂ内に押し込まれている。言い換えると、熱伝導部材４０は、部分的に凹部５２，５０ｂ内に挿入されている（入り込んでいる）。また、言い換えると、接触部５１（凸部）は、熱伝導部材４０の天面４０ａから熱伝導部材４０内に部分的に食い込んでいる（刺さっている）。熱伝導部材４０のうち凹部５２，５０ｂ内に挿入された部位４０ｅは、挿入部や、押込部、突出部等と称されうる。図５，６に示されるように、接触部５１の突端のエッジは丸められている。凹凸領域５０は、例えば、アルミニウム合金のダイキャストによって構成することができる。
【００３５】
また、図６中、Ｈ１は、組立状態におけるメモリ３２の回路基板２０の天面２０ａからの高さ、Ｔｈは、組立状態における熱伝導部材４０の最大厚さ、Ｇｐは、組立状態における天面２０ａと接触部５１の先端との間の隙間の大きさ（高さ）である。この場合に、Ｈ１＋Ｔｈ≧Ｇｐであれば、熱伝導部材４０は、少なくとも接触部５１と天面２０ａとの間で圧縮され、接触部５１および天面２０ａの双方に密着することができる。
【００３６】
（第２実施形態）
図７は、例えばメモリ３２Ａおよび回路基板２０以外は第１実施形態と同じ部品で構成される第２実施形態の半導体記憶装置１Ａの一部の、図６と同等位置での断面図である。本実施形態のメモリ３２Ａの高さＨ２は、第１実施形態のメモリ３２の高さＨ１よりも低い。ただし、本実施形態では、半導体記憶装置１Ａは、例えば、第１実施形態と同じ厚さの回路基板２０など、Ｇｐが第１実施形態と同じになる回路基板２０を備えている。本実施形態でも、Ｈ２＋Ｔｈ≧Ｇｐであれば、熱伝導部材４０は、少なくとも接触部５１と天面２０ａとの間で圧縮され、接触部５１および天面２０ａの双方に密着することができる。つまり、Ｇｐ−Ｈ＜Ｔｈ（ここに、Ｈ：メモリ３２（３２Ａ）の回路基板２０の天面２０ａからの高さ）を満たすＨとなるメモリ３２（３２Ａ）については、筐体１０および熱伝導部材４０を共用化した場合にあっても、熱伝導部材４０が接触部５１および天面２０ａの双方に密着した状態を確保することができる。
【００３７】
このように、筐体１０（天壁１１ａ、壁１１）と熱伝導部材４０とをメモリ３２（３２Ａ）の高さが異なる仕様で共用化する場合において、仮に、天壁１１ａの内面１１ｅに凹部５２，５０ｂが設けられていないと、記憶容量が大きく高さが高いメモリ３２の仕様において、熱伝導部材４０の圧縮率が高くなりやすく、ひいては熱伝導部材４０の弾性による圧縮反力が大きくなりやすい。圧縮反力が大きくなるほど、はんだボール３２ｅに作用する力（圧力）が大きくなり、はんだボール３２ｅにおける信頼性および耐久性が低下する。したがって、はんだボール３２ｅの信頼性および耐久性の確保の観点から、従来は、高さが大きく異なるメモリ３２の仕様について、筐体１０および熱伝導部材４０を共用化することが難しかった。
【００３８】
この点、上記実施形態の半導体記憶装置１，１Ａにあっては、天壁１１ａの内面１１ｅに、接触部５１と凹部５２，５０ｂとを含む凹凸領域５０が設けられている。このような構成によれば、例えば、凹部５２，５０ｂ内に熱伝導部材４０が変形して押し込まれる（挿入される、入り込む）ため、凹部５２，５０ｂが設けられない構成に比べて、熱伝導部材４０の圧縮率をより小さくすることができ、ひいては、熱伝導部材４０による反発力をより小さくすることができる。よって、例えば、メモリ３２（３２Ａ）と回路基板２０との間のはんだボール３２ｅ（接続部、接合部）の信頼性および耐久性がより向上されやすい。したがって、上述したように、それぞれ高さが異なるメモリ３２，３２Ａを有した仕様違いの半導体記憶装置１，１Ａについて、筐体１０および熱伝導部材４０が共用化されやすい。
【００３９】
また、上記実施形態では、凹凸領域５０は、複数の凹部５２が分散して配置された分散配置領域５０ａを含む。よって、例えば、凹部５２が局所的に設けられた場合に比べて、複数のはんだボール３２ｅに作用する熱伝導部材４０の反発力のばらつきを減らすことができ、はんだボール３２ｅひいては半導体記憶装置１，１Ａの信頼性および耐久性がより向上されやすい。
【００４０】
また、上記実施形態では、分散配置領域５０ａは、接触部５１がメッシュ状に設けられた領域である。また、分散配置領域５０ａは、凹部５２および接触部５１を含む複数の単位形状Ｕの繰り返しパターンが設けられた領域である。よって、例えば、はんだボール３２ｅの信頼性および耐久性がより向上されやすい構成を、比較的簡素な構成によって実現することができる。
【００４１】
また、上記実施形態では、凹凸領域５０は、熱伝導部材４０に対してメモリ３２（メモリパッケージ）の角部３２ｄの反対側に位置された凹部５０ｂを含む。メモリ３２の角部３２ｄに設けられたはんだボール３２ｅには、筐体１０や回路基板２０の撓み等に伴って、他の部位よりも大きな力が作用しやすい。この点、上記実施形態では、メモリ３２の角部３２ｄの反対側には凹部５０ｂが設けられている。よって、例えば、熱伝導部材４０による圧縮反力をよってメモリ３２の角部３２ｄに設けられたはんだボール３２ｅに作用する力を、より小さくすることができ、はんだボール３２ｅひいては半導体記憶装置１，１Ａの信頼性および耐久性がより向上されやすい。また、凹部５０ｂは、厚さ方向の視線において、メモリ３２の角部３２ｄが凹部５０ｂ内に位置されるように、設けられている。よって、メモリ３２の角部３２ｄに設けられたはんだボール３２ｅに作用する力をより一層小さくすることができる。
【００４２】
（第３実施形態）
図８は、第３実施形態の半導体記憶装置１Ｂの一部の組立前における断面図、また、図９は、半導体記憶装置１Ｂの一部の組立後の断面図である。半導体記憶装置１Ｂの天壁１１ａには、メモリ３２から離れる方向に内面１１ｅから凹み熱伝導部材４０を少なくとも部分的に収容可能な凹部１１ｆが設けられている。内面１１ｅは、第一面の一例であり、凹部１１ｆは、第一凹部の一例である。接触部５１および凹部５２，５０ｂは、凹部１１ｆの底面１１ｇに設けられている。よって、熱伝導部材４０を凹部１１ｆの底面１１ｇに貼り付けた（仮留めした）状態で、天壁１１ａ（壁１１Ｂ）とメモリ３２が設けられた回路基板２０とを組み立てることができる。また、熱伝導部材４０が凹部１１ｆの底面１１ｇに貼り付けられる際、凹部１１ｆの側面１１ｈは、内面１１ｅに沿う方向、すなわち厚さ方向との交叉方向（長手方向および短手方向）における熱伝導部材４０の位置決め部（ガイド）として機能することができる。よって、このような構成によれば、例えば、熱伝導部材４０の組立をより容易にあるいはより精度良く行うことができる。
【００４３】
（第１変形例）
図１０は、本変形例の筐体１０の天壁１１ａ（壁１１Ｃ）の内面１１ｅの一部の平面図である。本変形例の天壁１１ａは、上記実施形態の半導体記憶装置１，１Ａ，１Ｂの天壁１１ａと入れ替えることができる。本変形例では、凹部５２がメッシュ状に配置され、複数の接触部５１が分散されかつ格子状に配置されている。このような構成によっても、上記実施形態と同様の効果が得られる。
【００４４】
（第２変形例）
図１１は、本変形例の筐体１０の天壁１１ａ（壁１１Ｄ）の内面１１ｅの一部の平面図である。本変形例の天壁１１ａは、上記実施形態の半導体記憶装置１，１Ａ，１Ｂの天壁１１ａと入れ替えることができる。本変形例では、凹凸領域５０は、分散配置領域５０ａとは別に、凹部５０ｃを含んでいる。凹部５０ｃは、接触部５１（内面１１ｅ）から、メモリ３２から離れる方向に、凹んでいる。凹部５０ｃは、内面１１ｅにおいて、厚さ方向にメモリ３２の側面３２ｃ（辺部）と重なる位置に、言い換えると、熱伝導部材４０に対して角部３２ｄとは反対側となる位置に、設けられている。また、凹部５０ｃは、厚さ方向の視線において、メモリ３２の側面３２ｃが凹部５０ｃ内に位置されるように、設けられている。このような構成によれば、メモリ３２の側面３２ｃ（辺部）の反対側に凹部５０ｃが設けられているため、メモリ３２の側面３２ｃ（辺部）に設けられたはんだボール３２ｅに、熱伝導部材４０による圧縮反力によって作用する力を、より小さくすることができる。よって、本変形例によれば、はんだボール３２ｅひいては半導体記憶装置１，１Ａ，１Ｂの信頼性および耐久性がより向上されやすい。
【００４５】
（第３変形例）
図１２は、本変形例の筐体１０の天壁１１ａ（壁１１Ｅ）の内面１１ｅの一部の平面図である。本変形例の天壁１１ａは、上記実施形態の半導体記憶装置１，１Ａ，１Ｂの天壁１１ａと入れ替えることができる。本変形例では、凹凸領域５０の中心には、一定幅で長手方向に延びた線分状の凹部５２Ｅが設けられている。凹凸領域５０には、この線分状の凹部５２Ｅを一定の幅で取り囲む四角形状かつ枠状の接触部５１Ｅが設けられている。また、凹凸領域５０には、当該四角形状かつ枠状の接触部５１Ｅを取り囲む四角形状かつ枠状の凹部５２Ｅが設けられている。このように、内面１１ｅには、厚さ方向の視線で凹凸領域５０の中央から外側に向けて、枠状の接触部５１Ｅと凹部５２Ｅとが交互に設けられ、一方が他方を取り囲むように設けられている。このような構成によっても、上記実施形態と同様の効果が得られる。
【００４６】
以上、本発明の実施形態や変形例を例示したが、上記実施形態や変形例は一例であって、発明の範囲を限定することは意図していない。これら実施形態や変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、組み合わせ、変更を行うことができる。これら実施形態や変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、各実施形態や各変形例の構成や形状は、部分的に入れ替えて実施することも可能である。また、各構成や形状等のスペック（構造や、種類、方向、形状、大きさ、長さ、幅、厚さ、高さ、数、配置、位置、材質等）は、適宜に変更して実施することができる。
【００４７】
例えば、凹凸領域の厚さ方向の視線での形状は、四角形状には限定されず、円形状や、楕円形状、四角形以外の多角形状等であってもよい。また、凹凸領域の凹凸形状は、滑らかに変化する波状であってもよい。また、凹凸領域は、同心円状に互い違いに配置される円環状の接触部と凹部とを含んでもよい。また、分散配置領域では、複数の接触部と複数の凹部とがチェック模様のように交互に配置されることにより、複数の接触部および複数の凹部の双方が分散して配置されてもよい。
【符号の説明】
【００４８】
１，１Ａ，１Ｂ…半導体記憶装置、１０…筐体、１１，１１Ｂ〜１１Ｅ…壁、１１ｅ…内面（第一面）、１１ｆ…凹部（第一凹部）、１１ｇ…底面、２０…回路基板、３２，３２Ａ…メモリ（メモリパッケージ）、４０…熱伝導部材、５０…凹凸領域、５０ａ…分散配置領域（接触部または凹部がメッシュ状に設けられた領域、単位形状の繰り返しパターンが設けられた領域）、５０ｂ…凹部、５０ｃ…凹部、５１，５１Ｅ…接触部、５２，５２Ｅ…凹部、Ｕ…単位形状。
【図１】
2019057546.tif 000003
【図２】
2019057546.tif 000004
【図３】
2019057546.tif 000005
【図４】
2019057546.tif 000006
【図５】
2019057546.tif 000007
【図６】
2019057546.tif 000008
【図７】
2019057546.tif 000009
【図８】
2019057546.tif 000010
【図９】
2019057546.tif 000011
【図１０】
2019057546.tif 000012
【図１１】
2019057546.tif 000013
【図１２】
2019057546.tif 000014