(57)【要約】【課題】電力消費装置において、複数の小さな抵抗と小型のスイッチング素子を使用し、スイッチング素子のスイッチングノイズを削減する。【解決手段】制御電圧生成部２０Ａは、電源ラインＬＨの直流電圧が所定の電圧を超えたことに応答して最初の制御電圧ＶＣ１をローレベルからハイレベルまで単調に上昇させ、順次前段の制御電圧ＶＣ１〜ＶＣ３が所定の電圧を超えたことに応答して制御電圧ＶＣ２〜ＶＣ４をローレベルからハイレベルまで単調に上昇させる。ＰＷＭ信号生成部４０は、制御電圧生成部２０Ａから出力される各制御電圧ＶＣ１〜ＶＣ４の上昇に応じてデューティ比が徐々に増加する複数のＰＷＭ信号を生成する。ＮＭＯＳトランジスタ６０〜６３は、各ＰＷＭ信号によって導通と非導通が個々に制御される。抵抗素子７０〜７３は、ＮＭＯＳトランジスタ６０〜６３が導通しているときに電源ラインＬＨから電流が流れ、個々に電力を消費する。【選択図】図１
2019115109.tif 000002
【特許請求の範囲】
【請求項１】
基準電位であるローレベルの電圧が印加される第１の電源ラインと
前記ローレベルの電圧に対して高電位である直流電圧が印加される第２の電源ラインと、
前記第２の電源ラインの直流電圧が所定の電圧を超えたことに応答して最初の制御電圧をローレベルから上昇させ、順次前段の制御電圧が所定の電圧を超えたことに応答して各制御電圧をローレベルから上昇させる制御電圧生成部と、
前記制御電圧生成部から出力される各制御電圧の上昇に応じてデューティ比が０から所定の値まで徐々に増加するパルス波である複数のＰＷＭ信号を生成するＰＷＭ信号生成部と、
前記ＰＷＭ信号生成部によって生成された各ＰＷＭ信号によって導通と非導通が個々に制御される複数のスイッチング素子と、
前記各スイッチング素子が導通しているときに前記電源ラインから電流が流れることによって個々に電力を消費する複数の電力消費素子と、
を備えることを特徴とする電力消費装置。
【請求項２】
前記第２の電源ラインの直流電圧を低下させた電圧であって前記第２の電源ラインの直流電圧の変動に応じて変動するモニタ電圧を生成するモニタ電圧生成部を備え、
前記制御電圧生成部が、
エミッタフォロワであるＮＰＮバイポーラトランジスタを含み、当該ＮＰＮバイポーラトランジスタのベースに前記モニタ電圧生成部によって生成されたモニタ電圧が入力され、エミッタにモニタ電圧が生じるモニタ電圧強化回路と、
ベースに調整電圧が入力され、コレクタに前記制御電圧が生じるＰＮＰバイポーラトランジスタを有し、当該ＰＮＰバイポーラトランジスタのコレクタに抵抗とコンデンサからなるＲＣ並列回路が接続されており、当該ＰＮＰバイポーラトランジスタのエミッタ・コレクタ間が導通しているときに当該ＲＣ並列回路に含まれるコンデンサが充電されて前記制御電圧がハイレベルとなり、当該ＰＮＰバイポーラトランジスタのエミッタ・コレクタ間が非導通であるときに当該ＲＣ並列回路に含まれるコンデンサが放電されて前記制御電圧がローレベルとなる複数段の制御電圧生成回路であって、１段目の当該制御電圧生成回路に含まれるＰＮＰバイポーラトランジスタのエミッタには前記モニタ電圧強化回路に含まれるＮＰＮバイポーラトランジスタのエミッタに生じるモニタ電圧が入力され、２段目以降の当該制御電圧生成回路に含まれるＰＮＰバイポーラトランジスタのエミッタには前段の制御電圧生成回路に含まれるＰＮＰバイポーラトランジスタのコレクタに生じる制御電圧が入力される制御電圧生成回路と、
前記モニタ電圧強化回路に含まれるＮＰＮバイポーラトランジスタのエミッタに生じるモニタ電圧の変動に応じて前記各制御電圧生成回路に含まれるＰＮＰバイポーラトランジスタのエミッタ・コレクタ間が導通または非導通となるように、前記調整電圧を生成するベース電圧調整回路と、
を備える、
ことを特徴とする請求項１に記載の電力消費装置。
【請求項３】
前記ＰＷＭ信号生成部が、三角波電圧を出力する三角波生成回路と、前記制御電圧生成部から出力される前記各制御電圧を個々に当該三角波電圧と比較し、前記各制御電圧が当該三角波電圧より高いときに前記各スイッチング素子を導通させるレベルとなり、前記各制御電圧が当該三角波電圧より低いときに前記各スイッチング素子を非導通にするレベルとなる前記ＰＷＭ信号を出力する複数のコンパレータとを有し、
前記制御電圧生成部に含まれる各制御電圧生成回路が、ハイレベルが前記三角波電圧の最小値と最大値の間の電圧である各制御電圧を出力し、
最終段の前記制御電圧生成回路の制御電圧が所定の電圧を超えたことに応答して前記三角波生成回路によって出力される三角波電圧を前記各制御電圧生成回路によって出力される制御電圧のハイレベルよりも低くする三角波抑制部を備える、
ことを特徴とする請求項１または２に記載の電力消費装置。
【請求項４】
前記三角波抑制部が、前記最終段の制御電圧生成回路によって出力される制御電圧が抵抗を介してベースに入力されており、前記三角波生成回路によって出力される三角波電圧が抵抗を介してコレクタに入力されており、エミッタが前記第１の電源ラインに接続されたＮＰＮバイポーラトランジスタを有することを特徴とする請求項３に記載の電力消費装置。
【請求項５】
直流バスと、
前記直流バスに直流電力を出力する１つ以上の直流電力源と、
前記直流バスに前記第１の電源ラインと前記第２の電源ラインとが接続された請求項１ないし４のいずれか１項に記載の電力消費装置と、
を備えることを特徴とする直流給電システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過大な電力を消費する電力消費装置およびそれを備えた直流給電システムに関する。
【背景技術】
【０００２】
風力発電機では、風速が早過ぎると、風車が過回転し、破壊されるおそれがある。そこで、風速が早過ぎるとき、電気式ブレーキによって風車の回転速度を低下させる風力発電機が知られている（例えば、特許文献１参照）。電気式ブレーキは、風力発電機から出力される交流電力を直流電力に変換し、電力消費装置によってその直流電力を消費する。電力消費装置は、抵抗素子とスイッチとを備えており、スイッチを閉じると、抵抗素子に電流が流れて直流電力が消費される。スイッチは、リレーやＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子で実現される。
【０００３】
また、データセンタ等でサーバに高電圧直流を給電する直流給電システムが知られている。スマートグリッドへの適用を目指して、３８０Ｖ程度の高電圧直流（ＨＶＤＣ：Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）送電の研究開発が進められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−１７９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の電力消費装置は、１個の抵抗素子と１個のスイッチを備える。消費すべき電力が大きくなると、抵抗素子とスイッチに大電流が流れる。このため、大きな抵抗と大型のスイッチが必要であり、スイッチングノイズが大きい。
【０００６】
また、直流給電システムでは、落雷、核爆発、または太陽フレア等が直流バスに高電圧のサージを生じさせる場合がある。サージが生じると、直流バスに接続された電気機器等が破壊されるおそれがある。
【０００７】
本発明の目的は、複数の小さな抵抗と小型のスイッチング素子を使用することができ、スイッチング素子のスイッチングノイズを削減することができる電力消費装置を提供するとともに、その電力消費装置を備え、直流バスにおけるサージの発生を防ぐことができる直流給電システムを提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の電力消費装置は、
基準電位であるローレベルの電圧が印加される第１の電源ラインと
前記ローレベルの電圧に対して高電位である直流電圧が印加される第２の電源ラインと、
前記第２の電源ラインの直流電圧が所定の電圧を超えたことに応答して最初の制御電圧をローレベルから上昇させ、順次前段の制御電圧が所定の電圧を超えたことに応答して各制御電圧をローレベルから上昇させる制御電圧生成部と、
前記制御電圧生成部から出力される各制御電圧の上昇に応じてデューティ比が０から所定の値まで徐々に増加するパルス波である複数のＰＷＭ信号を生成するＰＷＭ信号生成部と、
前記ＰＷＭ信号生成部によって生成された各ＰＷＭ信号によって導通と非導通が個々に制御される複数のスイッチング素子と、
前記各スイッチング素子が導通しているときに前記電源ラインから電流が流れることによって個々に電力を消費する複数の電力消費素子と、
を備えることを特徴とする。
【０００９】
好ましくは、本発明の電力消費装置は、
前記第２の電源ラインの直流電圧を低下させた電圧であって前記第２の電源ラインの直流電圧の変動に応じて変動するモニタ電圧を生成するモニタ電圧生成部を備え、
前記制御電圧生成部が、
エミッタフォロワであるＮＰＮバイポーラトランジスタを含み、当該ＮＰＮバイポーラトランジスタのベースに前記モニタ電圧生成部によって生成されたモニタ電圧が入力され、エミッタにモニタ電圧が生じるモニタ電圧強化回路と、
ベースに調整電圧が入力され、コレクタに前記制御電圧が生じるＰＮＰバイポーラトランジスタを有し、当該ＰＮＰバイポーラトランジスタのコレクタに抵抗とコンデンサからなるＲＣ並列回路が接続されており、当該ＰＮＰバイポーラトランジスタのエミッタ・コレクタ間が導通しているときに当該ＲＣ並列回路に含まれるコンデンサが充電されて前記制御電圧がハイレベルとなり、当該ＰＮＰバイポーラトランジスタのエミッタ・コレクタ間が非導通であるときに当該ＲＣ並列回路に含まれるコンデンサが放電されて前記制御電圧がローレベルとなる複数段の制御電圧生成回路であって、１段目の当該制御電圧生成回路に含まれるＰＮＰバイポーラトランジスタのエミッタには前記モニタ電圧強化回路に含まれるＮＰＮバイポーラトランジスタのエミッタに生じるモニタ電圧が入力され、２段目以降の当該制御電圧生成回路に含まれるＰＮＰバイポーラトランジスタのエミッタには前段の制御電圧生成回路に含まれるＰＮＰバイポーラトランジスタのコレクタに生じる制御電圧が入力される制御電圧生成回路と、
前記モニタ電圧強化回路に含まれるＮＰＮバイポーラトランジスタのエミッタに生じるモニタ電圧の変動に応じて前記各制御電圧生成回路に含まれるＰＮＰバイポーラトランジスタのエミッタ・コレクタ間が導通または非導通となるように、前記調整電圧を生成するベース電圧調整回路と、
を備える、
ことを特徴とする。
【００１０】
好ましくは、本発明の電力消費装置は、
前記ＰＷＭ信号生成部が、三角波電圧を出力する三角波生成回路と、前記制御電圧生成部から出力される前記各制御電圧を個々に当該三角波電圧と比較し、前記各制御電圧が当該三角波電圧より高いときに前記各スイッチング素子を導通させるレベルとなり、前記各制御電圧が当該三角波電圧より低いときに前記各スイッチング素子を非導通にするレベルとなる前記ＰＷＭ信号を出力する複数のコンパレータとを有し、
前記制御電圧生成部に含まれる各制御電圧生成回路が、ハイレベルが前記三角波電圧の最小値と最大値の間の電圧である各制御電圧を出力し、
最終段の前記制御電圧生成回路の制御電圧が所定の電圧を超えたことに応答して前記三角波生成回路によって出力される三角波電圧を前記各制御電圧生成回路によって出力される制御電圧のハイレベルよりも低くする三角波抑制部を備える、
ことを特徴とする。
【００１１】
好ましくは、本発明の電力消費装置は、
前記三角波抑制部が、前記最終段の制御電圧生成回路によって出力される制御電圧が抵抗を介してベースに入力されており、前記三角波生成回路によって出力される三角波電圧が抵抗を介してコレクタに入力されており、エミッタが前記第１の電源ラインに接続されたＮＰＮバイポーラトランジスタを有することを特徴とする。
【００１２】
また、本発明の直流給電システムは、
直流バスと、
前記直流バスに直流電力を出力する１つ以上の直流電力源と、
前記直流バスに前記第１の電源ラインと前記第２の電源ラインとが接続された上記電力消費装置と、
を備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、電力消費装置において複数の小さな抵抗と小型のスイッチング素子を使用することができ、スイッチング素子のスイッチングノイズを削減することができる。また、直流給電システムにおいて、直流バスにおけるサージの発生を防ぐことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る電力消費装置の構成の一例を示す図である。
【図２】電源ラインＬＨ（端子Ｔ１）の電圧と４つの制御電圧の関係の一例を示す図である。
【図３】三角波生成回路が出力する三角波電圧の波形の一例を示す図である。
【図４】モニタ電圧生成部の２種類の構成例を示す図である。図４（Ａ）は、モニタ電圧生成部の構成の一例を示す。図４（Ｂ）は、モニタ電圧生成部の構成の別の例を示す。
【図５】制御電圧生成部の構成の一例を示す図である。
【図６】モニタ電圧強化回路に含まれるトランジスタのエミッタに生じるモニタ電圧と最初の制御電圧の関係の一例を示す図である。
【図７】本発明の第２の実施形態に係る電力消費装置の構成の一例を示す図である。
【図８】図７の電力消費装置に含まれる制御電圧生成部の構成の一例を示す図である。
【図９】図７の電力消費装置に含まれる三角波抑制部の構成の一例を示す図である。
【図１０】三角波抑制部によって抑制される三角波電圧の一例を示す図である。
【図１１】本発明の第１の実施形態に係る電力消費装置を備える風力発電システムの構成の一例を示す図である。
【図１２】本発明の第１の実施形態に係る電力消費装置を備える直流給電システムの構成の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態に係る電力消費装置および直流給電システムについて図面を参照しながら詳細に説明する。なお、実施形態を説明する全図において、共通の構成要素には同一の符号を付し、繰り返しの説明を省略する。
【００１６】
図１は、本発明の第１の実施形態に係る電力消費装置１の構成の一例を示す。
電力消費装置１は、モニタ電圧生成部１０と、制御電圧生成部２０Ａと、定電圧電源３０と、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号生成部４０と、ＮＭＯＳトランジスタ６０〜６３と、抵抗素子（ＬＯＡＤ）７０〜７３とを有する。
端子Ｔ２には、基準電位であるローレベルの電圧が印加される。端子Ｔ１には、ローレベルの電圧に対して高電位である直流電圧が印加される。例えば、端子Ｔ２と端子Ｔ１にそれぞれ０Ｖ（接地電位）と４００Ｖが印加される。または、例えば、端子Ｔ２と端子Ｔ１にそれぞれ−２００Ｖと＋２００Ｖが印加される。ただし、端子Ｔ１に印加される直流電圧は、変動する。電源ラインＬＨは端子Ｔ１に接続されている。電源ラインＬＬは端子Ｔ２に接続されている。従って、電源ラインＬＬには基準電位であるローレベルの電圧が印加され、電源ラインＬＨにはローレベルの電圧に対して高電位である直流電圧が印加される。なお、電源ラインＬＬは本発明の第１の電源ラインの例であり、電源ラインＬＨは本発明の第２の電源ラインの例である。
定電圧電源３０は、電源ラインＬＨと電源ラインＬＬとに接続されている。定電圧電源３０は、電圧ＶＯを生成し、電源ラインＬＭに出力する。電圧ＶＯは、電源ラインＬＬの電位を基準として、例えば２０Ｖの安定した電圧である。
【００１７】
モニタ電圧生成部１０は、電源ラインＬＨと電源ラインＬＬと電源ラインＬＭとに接続されている。モニタ電圧生成部１０は、モニタ電圧ＶＭを生成し、制御電圧生成部２０Ａに供給する。モニタ電圧ＶＭは、電源ラインＬＨの直流電圧を低下させた電圧である。モニタ電圧ＶＭは、電源ラインＬＨ（端子Ｔ１）の直流電圧の変動に伴って変動する。モニタ電圧生成部１０については後で詳細に説明する。
【００１８】
制御電圧生成部２０Ａは、電源ラインＬＭと電源ラインＬＬとに接続されている。制御電圧生成部２０Ａには、モニタ電圧ＶＭが入力される。
制御電圧生成部２０Ａは、図２に示すように、モニタ電圧ＶＭに基づいて制御電圧ＶＣ１と制御電圧ＶＣ２と制御電圧ＶＣ３と制御電圧ＶＣ４とを生成し、それらをＰＷＭ信号生成部４０に供給する。
制御電圧生成部２０Ａは、モニタ電圧ＶＭによって電源ラインＬＨの直流電圧の変動を監視する。制御電圧生成部２０Ａは、電源ラインＬＨ（端子Ｔ１）の電圧が第１の電圧（例えば、４１０Ｖ）を超えたことに応答して、最初の制御電圧ＶＣ１をローレベルの電圧（例えば、０Ｖ）からハイレベルの電圧まで上昇させる。その後、制御電圧生成部２０Ａは、電源ラインＬＨ（端子Ｔ１）の電圧が上昇するに連れて、最初の制御電圧ＶＣ１を上昇させる。そして、電源ラインＬＨ（端子Ｔ１）の電圧が第２の電圧（例えば、４１０＋ａＶ）を超えたとき、最初の制御電圧ＶＣ１はハイレベルの所定の電圧を超える。
【００１９】
制御電圧生成部２０Ａは、制御電圧ＶＣ１がハイレベルの所定の電圧を超えたことに応答して、２番目の制御電圧ＶＣ２をローレベルの電圧からハイレベルの電圧まで上昇させる。その後、制御電圧生成部２０Ａは、電源ラインＬＨ（端子Ｔ１）の電圧が上昇するに連れて、２番目の制御電圧ＶＣ２を上昇させる。そして、電源ラインＬＨ（端子Ｔ１）の電圧が第３の電圧（例えば、４１０＋２ａＶ）を超えたとき、２番目の制御電圧ＶＣ２はハイレベルの所定の電圧を超える。
制御電圧生成部２０Ａは、制御電圧ＶＣ２がハイレベルの所定の電圧を超えたことに応答して、３番目の制御電圧ＶＣ３をローレベルの電圧からハイレベルの電圧まで上昇させる。その後、制御電圧生成部２０Ａは、電源ラインＬＨ（端子Ｔ１）の電圧が上昇するに連れて、制御電圧ＶＣ３を上昇させる。そして、電源ラインＬＨ（端子Ｔ１）の電圧が第４の電圧（例えば、４１０＋３ａＶ）を超えたとき、３番目の制御電圧ＶＣ３はハイレベルの所定の電圧を超える。
【００２０】
制御電圧生成部２０Ａは、制御電圧ＶＣ３がハイレベルの所定の電圧を超えたことに応答して、４番目の制御電圧ＶＣ４をローレベルの電圧からハイレベルの電圧まで上昇させる。その後、制御電圧生成部２０Ａは、電源ラインＬＨ（端子Ｔ１）の電圧が上昇するに連れて、制御電圧ＶＣ４を上昇させる。
すなわち、制御電圧生成部２０Ａは、前段の制御電圧が所定の電圧を超えたことに応答して、次段の制御電圧をローレベルの電圧から上昇させる。
そして、制御電圧生成部２０Ａは、電源ラインＬＨ（端子Ｔ１）の電圧がそれぞれ所定の電圧（例えば、制御電圧ＶＣ４については４１０＋３ａＶ、制御電圧ＶＣ３については４１０＋２ａＶ、制御電圧ＶＣ２については４１０＋ａＶ、制御電圧ＶＣ１については４１０Ｖ）以下になったことに応答して、制御電圧ＶＣ４〜制御電圧ＶＣ１をそれぞれハイレベルの電圧からローレベルの電圧まで減少させる。
【００２１】
ＰＷＭ信号生成部４０は、三角波生成回路４１と、コンパレータ（比較器）５０〜５３とを有する。
三角波生成回路４０は、電源ラインＬＭと電源ラインＬＬとに接続されている。三角波生成回路４０は、図３に示す三角波電圧ＶＴを生成する。三角波電圧ＶＴは、最小の電圧が制御電圧ＶＣ１〜制御電圧ＶＣ４におけるローレベルの電圧（例えば、０Ｖ）より高く、最大の電圧が制御電圧ＶＣ１〜制御電圧ＶＣ４におけるハイレベルの電圧より低い。三角波電圧ＶＴは、例えば、最小電圧１Ｖから最大電圧９Ｖまでの三角波の電圧である。三角波電圧ＶＴは、コンパレータ５０とコンパレータ５１とコンパレータ５２とコンパレータ５３とに共通に供給される。
コンパレータ５０は、電源ラインＬＭと電源ラインＬＬとに接続されている。コンパレータ５０には、制御電圧ＶＣ１と三角波電圧ＶＴが入力される。コンパレータ５０は、制御電圧ＶＣ１と三角波電圧ＶＴとに基づいて１番目のＰＷＭ信号を生成する。１番目のＰＷＭ信号は、制御電圧ＶＣ１が三角波電圧ＶＴより高いときにハイレベルの電圧（例えば、２０Ｖ）となり、制御電圧ＶＣ１が三角波電圧ＶＴより低いときにローレベルの電圧（例えば、０Ｖ）となる。これにより、１番目のＰＷＭ信号は、制御電圧ＶＣ１の電圧の上昇に応じてデューティ比が０から所定の値まで徐々に増加するパルス波（ＰＷＭ波形のパルス波）となる。
同様にして、コンパレータ５１とコンパレータ５２とコンパレータ５４とは、２番目のＰＷＭ信号と３番目のＰＷＭ信号と４番目のＰＷＭ信号を生成する。これらは、それぞれ制御電圧ＶＣ２と制御電圧ＶＣ３と制御電圧ＶＣ４の電圧の上昇に応じてデューティ比が０から所定の値まで徐々に増加するパルス波である。
【００２２】
抵抗素子７０は、一端が電源ラインＬＨに接続されており、他端がＮＭＯＳトランジスタ６０のドレインに接続されている。ＮＭＯＳトランジスタ６０のゲートには、１番目のＰＷＭ信号が供給される。ＮＭＯＳトランジスタ６０のソースは電源ラインＬＬに接続されている。ＮＭＯＳトランジスタ６０は、１番目のＰＷＭ信号によって導通（オン）と非導通（オフ）が制御される。すなわち、ＮＭＯＳトランジスタ６０は、１番目のＰＷＭ信号がハイレベルの電圧のとき導通し、１番目のＰＷＭ信号がローレベルの電圧とき非導通となる。抵抗素子７０は、ＮＭＯＳトランジスタ６０が導通しているときに電源ラインＬＨから電源ラインＬＬに向けて電流が流れることによって過大な電力を消費する。
ＮＭＯＳトランジスタ６１と抵抗素子７１、ＮＭＯＳトランジスタ６２と抵抗素子７２、およびＮＭＯＳトランジスタ６３と抵抗素子７３もＮＭＯＳトランジスタ６０と抵抗素子７０と同様に接続されている。抵抗素子６１〜抵抗素子６３も、抵抗素子６１と同様に過大な電力を消費する。
なお、ＮＭＯＳトランジスタ６０〜６３は本発明のスイッチング素子の一例であり、抵抗素子７０〜７３は本発明の電力消費素子の一例である。
【００２３】
図４は、モニタ電圧生成部１０の２種類の構成例を示す。モニタ電圧生成部１０として、図４（Ａ）と図４（Ｂ）のいずれの回路を用いてもよい。
図４（Ａ）のモニタ電圧生成部１０は、チェナーダイオードＺＤと、抵抗Ｒ１１と、可変抵抗ＶＲ１１と、電流吸込回路１１とを有する。
チェナーダイオードＺＤは、カソードが電源ラインＬＨに接続され、アノードが抵抗Ｒ１１の一端に接続されている。抵抗Ｒ１１の他端は可変抵抗ＶＲ１１の一端に接続されている。可変抵抗ＶＲ１１の他端は電源ラインＬＬに接続されている。
チェナーダイオードＺＤは、電源ラインＬＨの電圧をチェナー電圧だけ低下させる。抵抗Ｒ１１と可変抵抗ＶＲ１１は、低下した電圧を分圧する。抵抗Ｒ１１の他端と可変抵抗ＶＲ１１の一端の接続部分の電圧がモニタ電圧ＶＭとして出力される。
【００２４】
電流吸込回路１１は、可変抵抗ＶＲ１２と、ＮＰＮバイポーラトランジスタＱ１１と、ＮＰＮバイポーラトランジスタＱ１２と、抵抗Ｒ１２と、抵抗Ｒ１３とを有する。以下に説明するように、電流吸込回路１１はモニタ電圧ＶＭを低下させる。
可変抵抗ＶＲ１２の一端は、電源ラインＬＭに接続されている。可変抵抗ＶＲ１２の他端はトランジスタＱ１１のベースとトランジスタＱ１２のベースに接続されている。トランジスタＱ１２のベースとコレクタは接続されている。トランジスタＱ１２のエミッタは抵抗Ｒ１３の一端に接続され、抵抗Ｒ１３の他端は電源ラインＬＬに接続されている。トランジスタＱ１１のコレクタにはモニタ電圧ＶＭが入力される。トランジスタＱ１１のエミッタは抵抗Ｒ１２の一端に接続され、抵抗Ｒ１２の他端は電源ラインＬＬに接続されている。抵抗Ｒ１２と抵抗Ｒ１３の抵抗値は同一である。
トランジスタＱ１１とトランジスタＱ１２と抵抗Ｒ１２と抵抗Ｒ１３とは、カレントミラー回路を構成している。可変抵抗ＶＲ１２の抵抗値を変更することにより、トランジスタＱ１２の電流路（コレクタ・エミッタ間）を流れる電流ｉ１２の大きさを調節することができる。この電流ｉ１２と同じ大きさの電流ｉ１１がトランジスタＱ１１の電流路（コレクタ・エミッタ間）を流れる。電流ｉ１１は抵抗Ｒ１１の他端と可変抵抗ＶＲ１１の一端との接続部分から吸い込まれるため、モニタ電圧ＶＭが低下する。
【００２５】
図４（Ｂ）のモニタ電圧生成部１０は、抵抗Ｒ１４と、電流吸込回路１１とを有する。図４（Ｂ）の電流吸込回路１１は、図４（Ａ）の電流吸込回路１１と同一である。
抵抗Ｒ１４は、一端が電源ラインＬＨに接続され、他端が電流吸込回路１１に含まれるトランジスタＱ１１のコレクタに接続されている。電流吸込回路１１に吸い込まれる電流ｉ１１は、抵抗Ｒ１４を流れる。抵抗Ｒ１４は、電源ラインＬＨに印加されている直流電圧を低下させる。抵抗Ｒ１４の他端に生じる電圧はモニタ電圧ＶＭとして出力される。
【００２６】
図５は、制御電圧生成部２０Ａの構成の一例を示す。
制御電圧生成部２０Ａは、モニタ電圧強化回路２１と、１段目の制御電圧生成回路２２と、２段目の制御電圧生成回路２３と、３段目の制御電圧生成回路２４と、４段目の制御電圧生成回路２５Ａと、ベース電圧調整回路２６とを有する。
【００２７】
モニタ電圧強化回路２１は、ＮＰＮバイポーラトランジスタＱ２１と、逆電圧保護用ダイオードＤ２１とを有する。
トランジスタＱ２１は、ベースにモニタ電圧ＶＭが入力され、コレクタが電源ラインＬＭに接続される。トランジスタＱ２１は、エミッタフォロワである。トランジスタＱ２１のエミッタは、モニタ電圧ＶＭよりベースエミッタ間電圧Ｖｂｅだけ低い電圧となる。以下では、この電圧をトランジスタＱ２１のエミッタに生じるモニタ電圧ＶＭ’という。このモニタ電圧ＶＭ’は、１段目の制御信号生成回路２２に入力される。トランジスタＱ２１のエミッタとベースには、逆電圧保護用ダイオードＤ２１が接続される。
【００２８】
１段目の制御電圧生成回路２２は、ＰＮＰバイポーラトランジスタＱ２２と、電流制限用抵抗Ｒ２２と、逆電流防止用ダイオードＤ２２と、抵抗Ｒ３２と、コンデンサＣ２２とを有する。１段目の制御電圧生成回路２２は、最初の制御電圧ＶＣ１を生成する。
トランジスタＱ２２のエミッタには、トランジスタＱ２１のエミッタに生じるモニタ電圧ＶＭ’が入力される。トランジスタＱ２２のベースは電流制限用抵抗Ｒ２２の一端に接続される。電流制限用抵抗Ｒ２２の他端は、逆電流防止用ダイオードＤ２２のアノードに接続される。逆電流防止用ダイオードＤ２２のカソードには、後述するベース電圧調整回路２６によって生成される調整電圧Ｖｕｐが印加される。なお、本発明では、逆電流防止用ダイオードＤ２２のカソードに調整電圧Ｖｕｐが印加されることを、トランジスタＱ２２のベースに調整電圧が入力されるという。
トランジスタＱ２２のコレクタは、抵抗Ｒ３２とコンデンサＣ２２からなるＲＣ並列回路の一端に接続される。このＲＣ並列回路の他端は、電源ラインＬＬに接続される。トランジスタＱ２２のコレクタとこのＲＣ並列回路の一端との接続部分の電圧が最初の制御電圧ＶＣ１である。トランジスタＱ２２のエミッタ・コレクタ間が導通しているときにコンデンサＣ２２が充電されて最初の制御電圧ＶＣ１がハイレベルとなる。また、トランジスタＱ２２のエミッタ・コレクタ間が非導通であるときにコンデンサＣ２２が放電されて最初の制御電圧ＶＣ１がローレベルとなる。
【００２９】
２段目の制御電圧生成回路２３は、ＰＮＰバイポーラトランジスタＱ２３と、電流制限用抵抗Ｒ２３と、逆電流防止用ダイオードＤ２３と、抵抗Ｒ３３と、コンデンサＣ２３とを有する。２段目の制御電圧生成回路２３は、２番目の制御電圧ＶＣ２を生成する。
トランジスタＱ２３のエミッタには、最初の制御電圧ＶＣ１が入力される。トランジスタＱ２３と電流制限用抵抗Ｒ２３と逆電流防止用ダイオードＤ２３と抵抗Ｒ３３とコンデンサＣ２３は、１段目の制御電圧生成回路２２におけるトランジスタＱ２２と電流制限用抵抗Ｒ２２と逆電流防止用ダイオードＤ２２と抵抗Ｒ３２とコンデンサＣ２２と同様に接続される。トランジスタＱ２３のコレクタとＲＣ並列回路（抵抗Ｒ３３とコンデンサＣ２３とからなるＲＣ並列回路）の一端との接続部分の電圧が２番目の制御電圧ＶＣ２である。
トランジスタＱ２３のエミッタ・コレクタ間が導通しているときにコンデンサＣ２３が充電されて２番目の制御電圧ＶＣ２がハイレベルとなる。また、トランジスタＱ２３のエミッタ・コレクタ間が非導通であるときにコンデンサＣ２３が放電されて２番目の制御電圧ＶＣ２がローレベルとなる。
【００３０】
３段目の制御電圧生成回路２４は、ＰＮＰバイポーラトランジスタＱ２４と、電流制限用抵抗Ｒ２４と、逆電流防止用ダイオードＤ２４と、抵抗Ｒ３４と、コンデンサＣ２４とを有する。３段目の制御電圧生成回路２４は、３番目の制御電圧ＶＣ３を生成する。
トランジスタＱ２４のエミッタには、２番目の制御電圧ＶＣ２が入力される。トランジスタＱ２４と電流制限用抵抗Ｒ２４と逆電流防止用ダイオードＤ２４と抵抗Ｒ３４とコンデンサＣ２４は、１段目の制御電圧生成回路２２におけるトランジスタＱ２２と電流制限用抵抗Ｒ２２と逆電流防止用ダイオードＤ２２と抵抗Ｒ３２とコンデンサＣ２２と同様に接続される。トランジスタＱ２４のコレクタとＲＣ並列回路（抵抗Ｒ３４とコンデンサＣ２４とからなるＲＣ並列回路）の一端との接続部分の電圧が３番目の制御電圧ＶＣ３である。
トランジスタＱ２４のエミッタ・コレクタ間が導通しているときにコンデンサＣ２４が充電されて３番目の制御電圧ＶＣ３がハイレベルとなる。また、トランジスタＱ２４のエミッタ・コレクタ間が非導通であるときにコンデンサＣ２４が放電されて３番目の制御電圧ＶＣ３がローレベルとなる。
【００３１】
４段目（最終段）の制御電圧生成回路２５Ａは、ＰＮＰバイポーラトランジスタＱ２５と、電流制限用抵抗Ｒ２５と、逆電流防止用ダイオードＤ２５と、抵抗Ｒ３５と、コンデンサＣ２５とを有する。４段目の制御電圧生成回路２５Ａは、４番目の制御電圧ＶＣ４を生成する。
トランジスタＱ２５のエミッタには、３番目の制御電圧ＶＣ３が入力される。トランジスタＱ２５と電流制限用抵抗Ｒ２５と逆電流防止用ダイオードＤ２５と抵抗Ｒ３５とコンデンサＣ２５は、１段目の制御電圧生成回路２２におけるトランジスタＱ２２と電流制限用抵抗Ｒ２２と逆電流防止用ダイオードＤ２２と抵抗Ｒ３２とコンデンサＣ２２と同様に接続される。トランジスタＱ２５のコレクタとＲＣ並列回路（抵抗Ｒ３５とコンデンサＣ２５とからなるＲＣ並列回路）の一端との接続部分の電圧が４番目の制御電圧ＶＣ４である。
トランジスタＱ２５のエミッタ・コレクタ間が導通しているときにコンデンサＣ２５が充電されて４番目の制御電圧ＶＣ４がハイレベルとなる。また、トランジスタＱ２５のエミッタ・コレクタ間が非導通であるときにコンデンサＣ２５が放電されて４番目の制御電圧ＶＣ４がローレベルとなる。
【００３２】
ベース電圧調整回路２６は、抵抗Ｒ２１と、ＰＮＰバイポーラトランジスタＱ２６と、可変抵抗ＶＲ２１と、可変抵抗ＶＲ２２とを有する。
抵抗Ｒ２１は、一端が電源ラインＬＭに接続される。可変抵抗ＶＲ２１は、一端が電源ラインＬＭに接続され、他端が可変抵抗ＶＲ２２の一端に接続される。可変抵抗ＶＲ２２の他端は電源ラインＬＬに接続される。トランジスタＱ２６は、ベースが可変抵抗ＶＲ２１の他端と可変抵抗ＶＲ２２の一端との接続部分に接続され、コレクタが電源ラインＬＬに接続され、エミッタが抵抗Ｒ２１の他端に接続される。
可変抵抗ＶＲ２１と可変抵抗ＶＲ２２とは、電源ラインＬＭの電圧を分圧する。トランジスタＱ２６は、エミッタフォロワである。トランジスタＱ２６のエミッタは、可変抵抗ＶＲ２１と可変抵抗ＶＲ２２によって分圧された電圧よりベースエミッタ間電圧Ｖｂｅだけ高い調整電圧Ｖｕｐとなる。
【００３３】
図６は、モニタ電圧強化回路２１に含まれるトランジスタＱ２１のエミッタに生じるモニタ電圧ＶＭ’と最初の制御電圧ＶＣ１の関係の一例を示す。
１段目の制御電圧生成回路２２に含まれるトランジスタＱ２２のベースの電圧は調整電圧Ｖｕｐだけ上昇する。トランジスタＱ２２〜Ｑ２５のベースエミッタ間電圧とコレクタエミッタ間電圧をそれぞれＶｂｅとＶｃｅとする。そして、抵抗Ｒ２２とダイオードＤ２２による電圧降下を無視すると、モニタ電圧強化回路２１に含まれるトランジスタＱ２１のエミッタに生じるモニタ電圧ＶＭ’（すなわち、トランジスタＱ２２のエミッタの電圧）が（Ｖｕｐ＋Ｖｂｅ）を超えたときに、トランジスタＱ２２のエミッタ・コレクタ間が導通する。このとき、最初の制御電圧ＶＣ１は、ローレベルからハイレベルに変化し、（Ｖｕｐ＋Ｖｂｅ―Ｖｃｅ）となる。また、モニタ電圧ＶＭ’が（Ｖｕｐ＋Ｖｂｅ）より下になったときに、トランジスタＱ２２のエミッタ・コレクタ間が非導通となる。このとき、最初の制御電圧ＶＣ１はハイレベルからローレベルに変化する。
そして、モニタ電圧ＶＭ’が（Ｖｕｐ＋Ｖｂｅ＋Ｖｃｅ）となったときに、トランジスタＱ２３のエミッタの電圧が（Ｖｕｐ＋Ｖｂｅ）となり、トランジスタＱ２３のエミッタ・コレクタ間が導通する。このとき、２番目の制御電圧ＶＣ２は、ローレベルからハイレベルに変化し、（Ｖｕｐ＋Ｖｂｅ―Ｖｃｅ）となる。また、モニタ電圧ＶＭ’が（Ｖｕｐ＋Ｖｂｅ＋Ｖｃｅ）より下になったときに、トランジスタＱ２３のエミッタ・コレクタ間が非導通となる。このとき、２番目の制御電圧ＶＣ２はハイレベルからローレベルに変化する。
【００３４】
同様に、モニタ電圧ＶＭ’が（Ｖｕｐ＋Ｖｂｅ＋２Ｖｃｅ）となったときに、トランジスタＱ２４のエミッタの電圧が（Ｖｕｐ＋Ｖｂｅ）となり、トランジスタＱ２４のエミッタ・コレクタ間が導通する。このとき、３番目の制御電圧ＶＣ３は、ローレベルからハイレベルに変化し、（Ｖｕｐ＋Ｖｂｅ―Ｖｃｅ）となる。また、モニタ電圧ＶＭ’が（Ｖｕｐ＋Ｖｂｅ＋２Ｖｃｅ）より下になったときに、トランジスタＱ２４のエミッタ・コレクタ間が非導通となる。このとき、３番目の制御電圧ＶＣ３はハイレベルからローレベルに変化する。
モニタ電圧ＶＭ’が（Ｖｕｐ＋Ｖｂｅ＋３Ｖｃｅ）となったときに、トランジスタＱ２５のエミッタの電圧が（Ｖｕｐ＋Ｖｂｅ）となり、トランジスタＱ２５のエミッタ・コレクタ間が導通する。このとき、４番目の制御電圧ＶＣ４は、ローレベルからハイレベルに変化し、（Ｖｕｐ＋Ｖｂｅ―Ｖｃｅ）となる。また、モニタ電圧ＶＭ’が（Ｖｕｐ＋Ｖｂｅ＋３Ｖｃｅ）より下になったときに、トランジスタＱ２５のエミッタ・コレクタ間が非導通となる。このとき、４番目の制御電圧ＶＣ４はハイレベルからローレベルに変化する。
【００３５】
ベース電圧調整回路２６は、モニタ電圧強化回路２１に含まれるトランジスタＱ２１のエミッタに生じるモニタ電圧ＶＭ’の変動に応じて各制御電圧生成回路２２〜２５に含まれるトランジスタＱ２２〜Ｑ２５のエミッタ・コレクタ間が導通または非導通となるように、調整電圧Ｖｕｐを生成する。
【００３６】
制御電圧ＶＣ１〜ＶＣ４が、図３に示すハイレベルの電圧であるとき、ＰＷＭ信号のデューティ比は１である。このとき、ＮＭＯＳトランジスタ６０〜６３は常時導通し、抵抗素子６０〜６３は常時電力を消費する。
また、制御電圧ＶＣ１〜ＶＣ４が、図３に示すローレベルの電圧であるとき、ＰＷＭ信号のデューティ比は０である。このとき、ＮＭＯＳトランジスタ６０〜６３は常時非導通であり、抵抗素子６０〜６３は電力を消費しない。
電力消費装置１では、制御電圧ＶＣ１〜ＶＣ４のハイレベルの電圧を三角波電圧ＶＴの最大値よりも大きくすることにより、最初のＮＭＯＳトランジスタ６０が常時導通した後（すなわち、スイッチングしなくなった後）に、２番目のＮＭＯＳトランジスタ６１が導通し始める（すなわち、スイッチングを開始する）。３番目のＮＭＯＳトランジスタ６２と４番目のＮＭＯＳトランジスタ６３も同様である。従って、本実施形態にかかる電力消費装置１によれば、大型のスイッチング素子と大きな抵抗素子をそれぞれ１個のみ有する電力消費装置に比べて、スイッチング素子のスイッチングノイズを大幅に削減するこことができる。
【００３７】
図７は、本発明の第２の実施形態に係る電力消費装置２の構成の一例を示す図である。
電力消費装置２は、制御電圧生成部２０Ｂの構成が第１の実施形態に係る電力消費装置１に含まれる制御電圧生成部２０Ａと異なる。また、電力消費装置２は、三角波抑制部８０を有する点が第１の実施形態に係る電力消費装置１と異なる。その他の点では、電力消費装置２は電力消費装置１と同一である。
電力消費装置１に含まれる４段目（最終段）の制御電圧生成回路２５Ａは抵抗Ｒ３５を有するのに対し、図８に示すように、電力消費装置２に含まれる４段目（最終段）の制御電圧生成回路２５Ｂは抵抗Ｒ３５１と抵抗Ｒ３５２とを有する。この点以外は、制御電圧生成部２０Ｂは、電力消費装置１に含まれる制御電圧生成部２０Ａと同一である。
抵抗Ｒ３５１は、一端がトランジスタＱ２５のコレクタに接続されており、他端が抵抗Ｒ３５２の一端に接続されている。抵抗Ｒ３５２の他端は電源ラインＬＬに接続されている。４番目の制御電圧ＶＣ４は抵抗Ｒ３５１を介して制御電圧ＶＣ４’として出力される。
【００３８】
図９に示すように、三角波抑制部８０は、ＮＰＮバイポーラトランジスタＱ８１と、抵抗Ｒ８１とを有する。
トランジスタＱ８１のベースには、４段目の制御電圧生成回路２５Ｂから出力される制御電圧ＶＣ４’が入力される。トランジスタＱ８１のコレクタには三角波生成回路４１によって出力される三角波電圧ＶＴが抵抗Ｒ８１を介して入力される。トランジスタＱ８１のエミッタは、電源ラインＬＬに接続されており、その電圧はローレベルの電圧である。
【００３９】
図１０に示すように、電力消費装置２では、各段の制御電圧生成回路２２〜２５Ｂは、ハイレベルが三角波電圧の最小値と最大値の間の電圧である各制御電圧ＶＣ１〜ＶＣ４を出力する。図１０の例では、各段の制御電圧生成回路２２〜２５Ｂが出力する各制御電圧ＶＣ１〜ＶＣ４のハイレベルは、三角波電圧の最小値と最大値の略真ん中である。このとき、ＰＷＭ信号生成部５０は、デューディ比が約０．５のＰＷＭ信号を出力する。
４段目の制御電圧生成回路２５Ｂから出力される制御電圧ＶＣ４’がハイレベルであるとき、図９のトランジスタＱ８１のコレクタ・エミッタ間は導通する。このとき、図１０に示すように、三角波電圧ＶＴは抑制され、三角波電圧ＶＴの最大値は各制御電圧生成回路２２〜２５Ｂによって出力される制御電圧ＶＣ１〜ＶＣ４のハイレベルよりも低くなる。すなわち、三角波抑制部８０は、４段目の制御電圧生成回路２５Ｂの制御電圧ＶＣ４が所定の電圧を超えたことに応答して三角波生成回路４１によって出力される三角波電圧ＶＴを各制御電圧生成回路２２〜２５Ｂによって出力される制御電圧ＶＣ１〜ＶＣ４のハイレベルよりも低くする。
このとき、各制御電圧ＶＣ１〜ＶＣ４が三角波電圧ＶＴより高くなるため、ＰＷＭ信号制御部４０に含まれる各コンパレータ６０〜６１はハイレベルの電圧を出力する。これは、デューディ比が１のＰＷＭ信号である。これにより、このＰＷＭ信号がゲートに入力されている間、ＮＭＯＳトランジスタ６０〜６３は常時導通し、抵抗素子７０〜抵抗素子７３は常時電力を消費する。
【００４０】
図１１は、本発明の第１の実施形態に係る電力消費装置１を備える風力発電システム１００の構成の一例を示す。
風力発電システム１００は、風力発電機１０１と、整流回路１０２と、電力消費装置１とを有する。
風力発電機１０１は、交流電力を出力する。整流回路１０２は、風力発電機１０１によって出力される交流電力を直流電力に変換する。電力消費装置１の端子Ｔ１と端子Ｔ２には、整流回路１０２によって出力される直流電圧が印加される。風速が早過ぎて風力発電機１０１が過大な電力を発電するとき、電力消費装置１は直流電力を消費し、風車の回転速度を低下させる。
なお、風力発電機１０１は、電力消費装置１ではなく、第２の実施形態に係る電力消費装置２を有していてもよい。
【００４１】
図１２は、本発明の第１の実施形態に係る電力消費装置１を備える直流給電システム２００の構成の一例を示す。
直流給電システム２００は、電力消費装置１と、風力発電装置２０１と、太陽光発電装置２０２と、蓄電装置２０３と、系統連係装置２０４と、複数の負荷２０５と、直流バス２１０とを有する。
直流バス２１０は、電源ラインＬＬと、電源ラインＬＨとを有する。電源ラインＬＬには基準電位であるローレベルの電圧が印加され、電源ラインＬＨにはローレベルの電圧に対して高電位である直流電圧（例えば、４００Ｖ）が印加される。
電力消費装置１は、直流バス２１０の直流電圧が所定の電圧（例えば、４１０Ｖ）を超えたときに、過大な電力を消費する。
風力発電装置２０１は、通常の一般的な風力発電機を含む。風力発電装置２０１は、直流バス２１０に直流電力を出力する。なお、風力発電装置２０１の出力する電圧が所定の電圧（例えば、４１０Ｖ）を超えたときには電力消費装置１が電力を消費するため、風力発電装置２０１が独自の電力消費装置を有する必要はない。
太陽光発電装置２０２は、太陽電池を有する。太陽光発電装置２０２は、直流バス２１０に直流電力を出力する。
蓄電装置２０３は、バッテリーを含む。蓄電装置２０３は、バッテリーの電圧が高いときは直流バス２１０に直流電力を出力し、バッテリーの電圧が低いときは直流バス２１０の直流電力によって充電される。
系統連係装置２０４は、外部の交流の電力系統２２０から供給される交流電圧を直流電圧に変換して直流バス２１０に出力する。
負荷２０５は、電力を消費する。負荷２０５は、例えば、テレビ、冷蔵庫、冷暖房、コンピュータ、照明、住宅、工場等である。
【００４２】
電力消費装置１は、ノイズに強い。落雷、核爆発、または太陽フレア等によって電磁パルスが発生しても誤動作しない。電力消費装置１は、電磁パルスによって直流バス２１０の電圧が高くなると、過大な電力を消費する。このため、電力消費装置１は、直流バス２１０におけるサージの発生を防ぐことができる。
なお、直流給電システム２００は、電力消費装置１ではなく、第２の実施形態に係る電力消費装置２を有していてもよい。また、風力発電装置２０１と太陽光発電装置２０２と蓄電装置２０３と系統連係装置２０４は、本発明の直流電力源の例である。直流給電システム２００は、直流給電システム２００は、これら以外の直流電力源を有していてもよい。直流給電システム２００は、風力発電装置２０１と太陽光発電装置２０２と系統連係装置２０４のいずれか１つまたは２つのみを有していてもよい。
【００４３】
また、上述した実施形態に係る電力消費装置では、コンパレータ（比較器）とスイッチング素子（ＮＭＯＳトランジスタ）と電力消費素子（抵抗素子）とがそれぞれ４個の例を示したが、これらは４個に限らずそれぞれ２個以上であればよい。制御電圧生成部は、これらの数に合わせて制御電圧を出力する。
また、上述した実施形態に係る電力消費装置では、スイッチング素子としてＮＭＯＳトランジスタの例を示したが、スイッチング素子としてリレーを用いることもできる。
【００４４】
以上説明したように、本発明に係る電力消費装置によれば、複数の抵抗とスイッチング素子を使用するため、個々の抵抗とスイッチング素子を小型化することができる。特に、第１の実施形態にかかる電力消費装置によれば、前段のスイッチング素子が常時導通した後に次のスイッチング素子のスイッチングが始まるため、スイッチングノイズを削減することができる。また、本発明に係る電力消費装置を備える直流給電システムは、直流バスにおけるサージの発生を防止することができる。
【００４５】
以上、本発明の実施形態について説明したが、設計や製造上の都合やその他の要因によって必要となる様々な修正や組み合わせは、請求項に記載されている発明や発明の実施形態に記載されている具体例に対応する発明の範囲に含まれる。
【符号の説明】
【００４６】
１，２…電力消費装置、１０…モニタ電圧生成部、１１…電流吸込回路、２０Ａ，２０Ｂ…制御電圧生成部、２１…モニタ電圧強化回路、２２〜２５Ａ，２５Ｂ…制御電圧生成回路、２６…ベース電圧調整回路、３０…定電圧電源、４０…ＰＷＭ信号生成部、４１…三角波生成回路、５０〜５３…コンパレータ、６０〜６３…ＮＭＯＳトランジスタ（スイッチング素子）、７０〜７３…抵抗素子（電力消費素子）、８０…三角波抑制部、１００…風力発電システム、１０１…風力発電機、１０２…整流回路、２００…直流給電システム、２０１…風力発電装置、２０２…太陽光発電装置、２０３…蓄電装置、２０４…系統連係装置、２０５…負荷、２１０…直流バス、２２０…交流の電力系統
【図１】
2019115109.tif 000003
【図２】
2019115109.tif 000004
【図３】
2019115109.tif 000005
【図４】
2019115109.tif 000006
【図５】
2019115109.tif 000007
【図６】
2019115109.tif 000008
【図７】
2019115109.tif 000009
【図８】
2019115109.tif 000010
【図９】
2019115109.tif 000011
【図１０】
2019115109.tif 000012
【図１１】
2019115109.tif 000013
【図１２】
2019115109.tif 000014