(57)【要約】【課題】データの保持特性を向上させることができる記憶素子を提供する。【解決手段】実施形態によれば、イオン源を含む第１導電層と、第２導電層と、第１層と、を含む記憶素子が提供される。前記第１層は、前記第１導電層と前記第２導電層との間に設けられ、電気陰性度が２より大きい第１元素を含む。前記第１層は、前記第１元素を含む第１領域と、前記第１領域と前記第２導電層との間に設けられた第２領域と、を含む。前記第２領域は、前記第１元素を含まない、または、前記第２領域は、前記第１元素を含み、前記第１領域における前記第１元素の濃度は、前記第２領域における前記第１元素の濃度よりも高い。【選択図】図１
2019057540.tif 000002
【特許請求の範囲】
【請求項１】
イオン源を含む第１導電層と、
第２導電層と、
前記第１導電層と前記第２導電層との間に設けられ、電気陰性度が２より大きい第１元素を含む第１層と、
を備え、
前記第１層は、前記第１元素を含む第１領域と、前記第１領域と前記第２導電層との間に設けられた第２領域と、を含み、
前記第２領域は、前記第１元素を含まない、または、
前記第２領域は、前記第１元素を含み、前記第１領域における前記第１元素の濃度は、前記第２領域における前記第１元素の濃度よりも高い、記憶素子。
【請求項２】
前記第１導電層の前記イオン源は、銀、銅、コバルト、ニッケル、アルミニウム、チタン、タンタル及び金からなる群より選択された少なくとも１つを含む、請求項１記載の記憶素子。
【請求項３】
前記第１元素は、フッ素、塩素、臭素、ヨウ素、酸素、硫黄、セレン及びテルルからなる群より選択された少なくとも１つを含む、請求項１または２に記載の記憶素子。
【請求項４】
前記第１領域における前記第１元素の濃度は、１×１０１６ａｔоｍｓ／ｃｍ３以上である、請求項１〜３のいずれか１つに記載の記憶素子。
【請求項５】
前記第１領域は、前記第１導電層と接し、
前記第２領域は、前記第２導電層と接する、請求項１〜４のいずれか１つに記載の記憶素子。
【請求項６】
前記第１層は、第２元素を含み、
前記第２元素の電気陰性度は、２以下であり、
前記第１領域は、前記第２元素を含まない、または、
前記第１領域は、前記第２元素を含み、前記第１層における前記第２元素のピーク濃度は、前記第１領域における前記第２元素の濃度よりも高い、請求項１〜５のいずれか１つに記載の記憶素子。
【請求項７】
前記第２元素は、アルミニウム、ランタン、ハフニウム、及びイットリウムからなる群より選択された少なくとも１つを含む、請求項６に記載の記憶素子。
【請求項８】
前記第１層は、前記第１領域と前記第２領域との間に設けられ前記第２元素を含む第３領域を含み、
前記第１領域は、前記第２元素を含まない、または、
前記第１領域は、前記第２元素を含み、前記第３領域における前記第２元素の濃度は、前記第１領域における前記第２元素の前記濃度よりも高い、請求項６または７記載の記憶素子。
【請求項９】
イオン源を含む第１導電層と、
第２導電層と、
前記第１導電層と前記第２導電層との間に設けられ、電気陰性度が２以下である第２元素を含む第１層と、
を備え、
前記第１層は、第１領域と、前記第１領域と前記第２導電層との間に設けられた第２領域と、を含み、
前記第１領域は、前記第２元素を含まない、または、
前記第１領域は、前記第２元素を含み、前記第１層における前記第２元素のピーク濃度は、前記第１領域における前記第２元素の濃度よりも高い、記憶素子。
【請求項１０】
前記第１導電層の前記イオン源は、銀、銅、コバルト、ニッケル、アルミニウム、チタン、タンタル及び金からなる群より選択された少なくとも１つを含む、請求項９記載の記憶素子。
【請求項１１】
前記第２元素は、アルミニウム、ランタン、ハフニウム、及びイットリウムからなる群より選択された少なくとも１つを含む、請求項９または１０に記載の記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、記憶素子に関する。
【背景技術】
【０００２】
例えば、クロスポイント型の記憶装置などに用いられる抵抗変化型の記憶素子がある。このような記憶素子において、データの保持特性を向上させることが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１４／００７０１６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、データの保持特性を向上させることができる記憶素子を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、イオン源を含む第１導電層と、第２導電層と、第１層と、を含む記憶素子が提供される。前記第１層は、前記第１導電層と前記第２導電層との間に設けられ、電気陰性度が２より大きい第１元素を含む。前記第１層は、前記第１元素を含む第１領域と、前記第１領域と前記第２導電層との間に設けられた第２領域と、を含む。前記第２領域は、前記第１元素を含まない、または、前記第２領域は、前記第１元素を含み、前記第１領域における前記第１元素の濃度は、前記第２領域における前記第１元素の濃度よりも高い。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る記憶素子を例示する模式的断面図である。
【図２】実施形態に係る記憶素子の第１層における第１元素の濃度を例示する模式図である。
【図３】図３（ａ）及び図３（ｂ）は、実施形態に係る記憶素子の動作を例示する模式的断面図である。
【図４】実施形態に係る別の記憶素子を例示する模式的断面図である。
【図５】実施形態に係る記憶素子の第１層における第２元素の濃度を例示する模式図である。
【図６】実施形態に係る記憶素子の動作を例示する模式的断面図である。
【図７】実施形態に係る別の記憶素子を例示する模式的断面図である。
【図８】図８（ａ）〜図８（ｃ）は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。
【図９】図９（ａ）〜図９（ｃ）は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。
【図１０】図１０（ａ）〜図１０（ｄ）は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。
【図１１】図１１（ａ）〜図１１（ｄ）は、実施形態に係る記憶装置を例示する模式的斜視図である。
【図１２】実施形態に係る記憶装置を例示する模式的平面図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
図１は、実施形態に係る記憶素子を例示する模式的断面図である。
【０００９】
図１に示すように、実施形態に係る記憶素子１００は、第１導電層２１と、第２導電層２２と、第１層１０と、を含む。
【００１０】
第１導電層２１は、第１金属元素を含む。第１金属元素は、例えば、銀（Ａｇ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）及び金（Ａｕ）からなる群より選択された少なくとも１つを含む。第１金属元素には、例えばイオン化しやすい金属が用いられる。第１金属元素は、例えばイオン源である。
【００１１】
第２導電層２２は、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、白金（Ｐｔ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）からなる群より選択された少なくとも１つを含む。第２導電層２２は、例えば、不純物がドープされた多結晶の半導体（Ｓｉ、Ｇｅ、ＳｉＧｅ等）でもよい。
【００１２】
第２導電層２２から第１導電層２１へ向かう方向をＺ軸方向（第１方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｘ軸方向に対して垂直であり、Ｚ軸方向に対して垂直な方向をＹ軸方向とする。
【００１３】
第１層１０は、第１導電層２１と第２導電層２２との間に設けられる。第１層１０は、例えば、第１導電層２１及び第２導電層２２のそれぞれと接する。第１層１０は、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、シリコン酸化物、ゲルマニウム酸化物及びシリコンゲルマニウム酸化物からなる群より選択された少なくとも１つを含む。第１層１０の厚さｔ１０（Ｚ軸方向に沿った長さ）は、例えば、１ナノメートル（ｎｍ）以上１００ｎｍ以下程度である。
【００１４】
第１層１０の電気抵抗は、第１導電層２１と第２導電層２２との間に印加された電圧によって変化する。第１層１０は、例えば可変抵抗層である。第１導電層２１と第２導電層２２との間の電気抵抗は、第１導電層２１と第２導電層２２との間に印加された電圧によって変化する。
【００１５】
第１層１０は、第１元素３１を含む。第１元素３１は、電気陰性度が２より大きい元素である。例えば、第１層１０は、シリコン酸化物等に不純物（第１元素３１）がドープされた層である。第１元素３１は、例えば、負の電荷を有する負帯電元素（例えば、負の電荷を帯びたイオンとなる元素）である。第１元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）及びテルル（Ｔｅ）からなる群より選択された少なくとも１つを含む。
【００１６】
第１層１０は、第１領域１１と、第２領域１２と、を含む。第１領域１１は、第１元素を含む。第２領域１２は、第１領域１１と第２導電層２２との間に設けられる。第１領域１１は、例えば、第１導電層２１と接する。第２領域１２は、例えば、第２導電層２１と接する。図１に示す例では、第２領域１２は、第１領域１１と連続している。第１領域１１と第２領域１２との間に、別の領域が設けられてもよい。
【００１７】
第１領域１１の厚さｔ１１（Ｚ軸方向に沿った長さ）は、第１層１０の厚さｔ１０の厚さの０．５倍以下、好ましくは０．２倍以上０．４倍以下である。第１領域１１の厚さｔ１１は、例えば０ｎｍより大きく５０ｎｍ以下である。
【００１８】
図２は、実施形態に係る記憶素子の第１層における第１元素の濃度を例示する模式図である。  
図２の縦軸は、第１層１０における第１元素３１の濃度Ｃ１（ａｔоｍｓ／ｃｍ３（原子／立方センチメートル））を表す。図２の横軸は、Ｚ軸方向における位置Ｒｚを表す。実施形態において、濃度は、例えば二次イオン質量分析（Secondary Ion Mass Spectrometry：ＳＩＭＳ）によって測定することができる。
【００１９】
図２に示す例では、第２領域１２は、第１元素３１を含む。図２に示すように、第１領域１１における第１元素３１の濃度Ｃ１１は、第２領域１２における第１元素３１の濃度Ｃ１２よりも高い。これにより、データの保持特性を向上させることができる。第２領域１２は、第１元素３１を含まなくてもよい。
【００２０】
例えば、第１領域１１における第１元素３１の濃度Ｃ１１は、１×１０１６ａｔоｍｓ／ｃｍ３以上１×１０２１ａｔоｍｓ／ｃｍ３以下である。濃度Ｃ１１は、好ましくは、１×１０１８ａｔоｍｓ／ｃｍ３以上である。  
例えば、第２領域１２における第１元素３１の濃度Ｃ１２は、１×１０１６ａｔоｍｓ／ｃｍ３未満である。濃度Ｃ１２は、好ましくは、１×１０１５ａｔоｍｓ／ｃｍ３未満である。
【００２１】
例えば、第１元素３１の濃度Ｃ１は、第１領域１１においてピーク（最大値）を有する。第１領域１１における第１元素３１のピーク濃度Ｃｐ１（最大値）は、第２領域１２における第１元素３１の濃度Ｃ１２（例えば濃度Ｃ１２の最大値）の１０倍以上、好ましくは５０倍以上である。
【００２２】
例えば、第１領域１１と第１導電層２１との界面５１における第１元素３１の濃度Ｃｉ１は、第１領域１１における第１元素３１のピーク濃度Ｃｐ１よりも低い。濃度Ｃｉ１は、例えば、濃度Ｃｐ１の１／１０倍以下である。  
例えば、第２領域１２と第２導電層２２との界面５２における第２元素３２の濃度Ｃｉ２は、１×１０１６ａｔоｍｓ／ｃｍ３未満、好ましくは１×１０１５ａｔоｍｓ／ｃｍ３未満である。
【００２３】
なお、図２に示す濃度は一例であり、実施形態における第１元素３１の濃度Ｃ１は、上記に限られない。例えば、第１元素３１の濃度は、第１導電層２１から第２導電層２２へ向かう方向に沿って、単調に減少してもよい。第１領域１１における第１元素３１の濃度Ｃ１１の少なくとも一部は、Ｚ軸方向に沿って一定でもよい。第２領域における第１元素３１の濃度Ｃ１２の少なくとも一部は、Ｚ軸方向に沿って一定でもよい。
【００２４】
図３（ａ）及び図３（ｂ）は、実施形態に係る記憶素子の動作を例示する模式的断面図である。  
図３（ａ）は、記憶素子１００の低抵抗状態を表す。図３（ａ）に示すように、第２導電層２２に対して正の電圧（セット電圧Ｖｓ）を第１導電層２１に印加する。すると、第１導電層２１に含まれる第１金属元素Ｍ１（例えばＡｇ）の酸化反応により、陽イオンが生じる。イオン化した第１金属元素Ｍ１は、第１層１０へ移動する。例えば、第１層１０中にフィラメントが形成される。このように、セット電圧Ｖｓにより、第１層１０は、高抵抗状態から低抵抗状態へ遷移する。第１層１０の低抵抗状態は、セット電圧Ｖｓの除去後においても保持される。記憶素子１００は、例えば不揮発性記憶素子である。
【００２５】
図３（ｂ）は、記憶素子１００の高抵抗状態を表す。図３（ｂ）に示すように、第２導電層２２に対して負の電圧（リセット電圧Ｖｒ）を第１導電層２１に印加する。すると、イオン化して第１層１０中に移動していた第１金属元素Ｍ１は、第１導電層２１の側へ戻る。例えば、第１層１０中のフィラメントが分解される。このように、リセット電圧Ｖｒにより、第１層１０は、低抵抗状態から高抵抗状態へ遷移する。第１層１０の高抵抗状態は、リセット電圧Ｖｒの除去後においても保持される。
【００２６】
記憶素子においては、上述のような低抵抗状態を長期間保持することが難しい場合がある。例えば、低抵抗状態における、可変抵抗層中の金属イオンの分布は偶発的である。この場合、低抵抗状態が不安定となり、データの保持特性が低下する場合がある。これに対して、実施形態においては、第１領域１１は、第１元素３１を含む。第１元素３１は、電気陰性度が２より大きく、負の電荷を有する負帯電元素である。イオン化した第１金属元素Ｍ１は、負帯電元素を含む第１領域１１に集まり易いと考えられる。これにより、例えば、太く短いフィラメントが形成され、安定した低抵抗状態が得られると考えられる。実施形態によれば、データの保持特性を向上させることができる。
【００２７】
低抵抗状態において、第１領域１１における第１金属元素Ｍ１の濃度（ａｔоｍｓ／ｃｍ３）は、第２領域１２における第１金属元素Ｍ１の濃度（ａｔоｍｓ／ｃｍ３）よりも高い。または、低抵抗状態において、第２領域１２は、第１金属元素Ｍ１を含まなくてもよい。
【００２８】
図４は、実施形態に係る別の記憶素子を例示する模式的断面図である。  
図４に示すように、実施形態に係る記憶素子１０１において、第１層１０は、第２元素３２を含む。第２元素３２は、電気陰性度が２以下の元素であり、例えば、正の電荷を有する正帯電元素（例えば、正の電荷を帯びたイオンとなる元素）である。第２元素３２は、例えば、アルミニウム（Ａｌ）、ランタン（Ｌａ）、ハフニウム（Ｈｆ）、及びイットリウム（Ｙ）からなる群より選択された少なくとも１つを含む。
【００２９】
この例では、第１層１０は、第１領域１１と第２領域１２との間に設けられた第３領域１３を含む。第３領域１３は、第２元素３２を含む。または、第３領域１３は、第２元素３２の酸化物膜である。例えば、第３領域１３は、第１領域１１と連続し、第２領域１２と連続している。または、第３領域１３は、第１領域１１及び第２領域１２のそれぞれと接している。第３領域１３の厚さｔ１３（Ｚ軸方向に沿った長さ）は、例えば、０ｎｍより大きく２５ｎｍ以下である。
【００３０】
図５は、実施形態に係る記憶素子の第１層における第２元素の濃度を例示する模式図である。  
図５の縦軸は、第１層１０における第２元素３２の濃度Ｃ２（ａｔоｍｓ／ｃｍ３）を表す。図５の横軸は、Ｚ軸方向における位置Ｒｚを表す。
【００３１】
図５に示す例では、第１領域１１は、第２元素３２を含む。第１層１０における第２元素３２の濃度Ｃ２は、第１領域１１以外においてピーク（最大値）を有する。第１層１０における第２元素３２のピーク濃度Ｃｐ２（最大値）は、第１領域１１における第２元素３２の濃度Ｃ２１よりも高い。これにより、データの保持特性をさらに向上させることができる。第１領域１１は、第２元素３２を含まなくてもよい。
【００３２】
第３領域１３における第２元素３２の濃度Ｃ２３は、第１領域１１における第２元素３２の濃度Ｃ２１よりも高い。  
例えば、第３領域１３における第２元素３２の濃度Ｃ２３は、１×１０１６ａｔоｍｓ／ｃｍ３以上５×１０２２ａｔоｍｓ／ｃｍ３以下である。第３領域１３が第２元素３２の酸化物膜ではない場合、濃度Ｃ２３は、好ましくは、１×１０１８ａｔоｍｓ／ｃｍ３以上１×１０２１ａｔоｍｓ／ｃｍ３以下である。  
例えば、第１領域１１における第２元素３２の濃度Ｃ２１は、１×１０１６ａｔоｍｓ／ｃｍ３未満である。
【００３３】
図５に示す例では、第２領域１２は、第２元素３２を含む。第３領域１３における第２元素３２の濃度Ｃ２３は、第２領域１２における第２元素３２の濃度Ｃ２２よりも高い。第２領域１２は、第２元素３２を含まなくてもよい。  
例えば、第２領域１２における第２元素３２の濃度Ｃ２２は、１×１０１６ａｔоｍｓ／ｃｍ３未満である。
【００３４】
例えば、第３領域１３における第２元素３２のピーク濃度Ｃｐ３（最大値）は、第１領域１１における第２元素３２の濃度Ｃ２１（例えば濃度Ｃ２１の最大値）の１０倍以上、好ましくは５０倍以上である。
【００３５】
なお、図５に示す濃度は、一例であり、実施形態における第２元素３２の濃度Ｃ２は、上記に限られない。
【００３６】
図６は、実施形態に係る記憶素子の動作を例示する模式的断面図である。  
図６は、記憶素子１０１の低抵抗状態を表す。実施形態においては、第１層１０（第３領域１３）は、第２元素３２（正帯電元素）を含む。これにより、イオン化した第１金属元素Ｍ１は、第１領域１１に、より集まり易くなると考えられる。これにより、さらに安定した低抵抗状態が得られると考えられる。実施形態によれば、データの保持特性を向上させることができる。
【００３７】
低抵抗状態において、第１領域１１における第１金属元素Ｍ１の濃度（ａｔоｍｓ／ｃｍ３）は、第３領域１３における第１金属元素Ｍ１の濃度（ａｔоｍｓ／ｃｍ３）よりも高い。または、低抵抗状態において、第３領域１３は、第１金属元素Ｍ１を含まなくてもよい。
【００３８】
図７は、実施形態に係る別の記憶素子を例示する模式的断面図である。  
図７に示すように、実施形態に係る記憶素子１０２においては、第１層１０は、第１領域１１ａ、第２領域１２、及び第３領域１３を含む。  
第１領域１１ａは、第１元素３１を含まない。これ以外については、第１領域１１ａには、上述の第１領域１１と同様の説明を適用できる。
【００３９】
記憶素子１０２においても、第１領域１１ａは、第２元素３２を含まない。または、第１領域１１ａは、第２元素３２を含み、第１層１０における第２元素３２のピーク濃度は、第１領域１１ａにおける第２元素３２の濃度よりも高い。これにより、データの保持特性を向上させることができる。
【００４０】
図８（ａ）〜図８（ｃ）は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。  
図８（ａ）〜図８（ｃ）は、図１に示す記憶素子１００の製造方法を例示している。  
図８（ａ）に示すように、第２導電層２２を形成する。第２導電層２２の上に、第１層１０となる第１膜１０ｆを形成する。例えば、第１膜１０ｆとして、シリコン酸化物（ＳｉＯ２）の膜（層）を形成する。このとき、第１膜１０ｆには、第１元素３１（及び第２元素３２）が実質的に含まれていない。
【００４１】
その後、イオン注入によって、第１膜１０ｆの表面側の領域に第１元素３１を導入する。または、第１元素３１を含むガス、または第１元素３１のプラズマに、第１膜１０ｆの表面を曝す。これにより、第１膜１０ｆの表面側の領域に第１元素３１を導入する。
【００４２】
その後、適宜、熱処理を行う。このようにして、図８（ｂ）に示すように第１領域１１と第２領域とを含む第１層１０が形成される。
【００４３】
その後、図８（ｃ）に示すように、第１層１０の上に第１導電層２１を形成する。このようにして記憶素子１００を形成することができる。
【００４４】
図９（ａ）〜図９（ｃ）は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。  
図９（ａ）〜図９（ｃ）は、図１に示す記憶素子１００の別の製造方法を例示している。  
図９（ａ）に示すように、第２導電層２２を形成する。第２導電層２２の上に、第２領域１２の少なくとも一部となる膜１２ｆを形成する。例えば、膜１２ｆとして、シリコン酸化物の膜を形成する。このとき、膜１２ｆには、第１元素３１（及び第２元素３２）が実質的に含まれていない。
【００４５】
その後、膜１２ｆの上に、第１領域１１の少なくとも一部となる膜１１ｆを形成する。このとき、膜１１ｆは、第１元素３１を含む。例えば、膜１１ｆの形成時には、第１元素３１を含むガスを用いる。成膜には、例えばＣＶＤ（Chemical Vapor Deposition）法等を用いることができる。
【００４６】
このようにして、図９（ｃ）に示すように、第１領域１１と第２領域１２とを含む第１層１０が形成される。その後、第１層１０の上に第１導電層２１を形成する。これにより、記憶素子１００を形成することができる。
【００４７】
図１０（ａ）〜図１０（ｄ）は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。  
図１０（ａ）〜図１０（ｄ）は、図７に示す記憶素子１０２の製造方法を例示している。  
図１０（ａ）に示すように、第２導電層２２を形成する。第２導電層２２の上に、第２領域１２の少なくとも一部となる膜１２Ｆを形成する。例えば、膜１２Ｆとして、シリコン酸化物の膜を形成する。このとき、膜１２Ｆには、第２元素３２（及び第１元素３１）が実質的に含まれていない。
【００４８】
その後、図１０（ｂ）に示すように、膜１２Ｆの上に、第３領域１３の少なくとも一部となる膜１３Ｆを形成する。膜１３Ｆは、第２元素３２を含む膜である。例えば、膜１３Ｆとして、酸化アルミニウムの膜を形成する。  
その後、図１０（ｃ）に示すように、膜１３Ｆの上に、第１領域１１ａの少なくとも一部となる膜１１Ｆを形成する。例えば、膜１１Ｆとして、シリコン酸化物の膜を形成する。このとき、例えば、膜１１Ｆには、第２元素３２（及び第１元素３１）が実質的に含まれていない。このようにして、第１領域１１ａ、第２領域１２、及び第３領域１３を含む第１層１０を形成することができる。
【００４９】
その後、第１層１０の上に第１導電層２１を形成する。これにより、記憶素子１０２を形成することができる。
【００５０】
膜１１Ｆの形成においては、記憶素子１００の製造方法と同様にして、膜１１Ｆに第１元素３１を導入してもよい。これにより、図４に示す記憶素子１０１を形成することができる。
【００５１】
図１１（ａ）〜図１１（ｄ）は、実施形態に係る記憶装置を例示する模式的斜視図である。  
実施形態に係る記憶装置は、例えば、クロスポイント型の不揮発性記憶装置である。実施形態に係る不揮発性記憶装置には、第１導電層２１、第１層１０、及び第２導電層２２を含む積層体が用いられる。
【００５２】
図１１（ａ）に示すように、実施形態に係る記憶装置１２１においては、第１導電層２１は、第２方向に延びている。第２方向は、Ｘ軸方向である。Ｘ軸方向は、例えば、Ｚ軸方向（積層方向）と直交している。さらに、第２導電層２２は、第３方向に延びている。第３方向は、Ｙ軸方向である。Ｙ軸方向は、例えば、Ｘ軸方向及びＺ軸方向と直交している。
【００５３】
第１層１０は、Ｚ軸方向に対して垂直な平面（Ｘ−Ｙ平面）に投影したときに、第１導電層２１の一部と重なる。第１層１０は、Ｘ−Ｙ平面に投影したときに、第２導電層２２の一部と重なる。第１層１０は、Ｘ−Ｙ平面に投影したときに、第１導電層２１と第２導電層２２とが重なる領域と重なる。
【００５４】
この例では、第１導電層２１は、１つの配線となり、第２導電層２２は、別の１つの配線となる。そして、これらの配線が交差する位置に、第１層１０が設けられる。
【００５５】
図１１（ｂ）に示すように、記憶装置１２２においては、第１配線４１が設けられる。第１配線４１は、Ｘ軸方向に延びる。第２導電層２２は、Ｙ軸方向に延びる。第１層１０は、Ｘ−Ｙ平面に投影したときに、第２導電層２２の一部と重なる。第１配線４１と第２導電層２２との間に、第１層１０及び第１導電層２１が設けられる。第１導電層２１、第１層１０、及び第２導電層２２は、Ｘ−Ｙ平面に投影したときに、第１配線４１の一部と重なる。
【００５６】
図１１（ｃ）に示すように、記憶装置１２３においては、第２配線４２が設けられる。第２配線４２は、Ｙ軸方向に延びる。第１導電層２１は、Ｘ軸方向に延びる。第１層１０は、Ｘ−Ｙ平面に投影したときに、第１導電層２１の一部と重なる。第２配線４２と第１導電層２１との間に、第１層１０及び第２導電層２２が設けられる。第１導電層２１、第１層１０、及び第２導電層２２は、Ｘ−Ｙ平面に投影したときに、第２配線４２の一部と重なる。
【００５７】
図１１（ｄ）に示すように、記憶装置１２４においては、第１配線４１及び第２配線４２が設けられる。第１配線４１は、Ｘ軸方向に延びる。第２配線４２は、Ｙ軸方向に延びる。第１導電層２１、第１層１０、及び第２導電層２２は、第１配線４１と第２配線４２との間に配置される。
【００５８】
実施形態において、第１導電層２１及び第２導電層２２の少なくともいずれかを配線として用いても良い。第１導電層２１及び第２導電層２２とは別に、配線（第１配線４１及び第２配線４２の少なくともいずれか）を設けても良い。
【００５９】
第１層１０を含む積層膜は、角柱状でも良く、円柱状（扁平円状を含む）でも良い。
【００６０】
図１２は、実施形態に係る記憶装置を例示する模式的平面図である。  
図１２に示すように、記憶装置１２５においては、複数の配線６１と、複数の配線６２と、が設けられる。複数の配線６１は、互いに平行である。複数の配線６２は、互いに平行である。配線６１の延びる方向は、配線６２の延びる向と交差する。配線６１には、例えば、第１導電層２１または第１配線４１が用いられる。配線６２には、例えば、第２導電層２２または第２配線４２が用いられる。配線６１は、例えば、ワード線として用いられる。配線６２は、例えば、ビット線として用いられる。
【００６１】
複数の配線６１のそれぞれと、複数の配線６２のそれぞれと、の間の交差部に、複数の積層体（少なくとも第１層１０）のそれぞれが設けられる。配線６１及び配線６２は、制御部６３に接続される。配線６１及び配線６２により、複数の第１層１０のいずれかが選択状態とされ、所望の動作が行われる。記憶装置１２５は、クロスポイント型抵抗変化メモリである。
【００６２】
記憶装置１２５において、基板６４が設けられる。基板６４の上に、配線６１及び配線６２が設けられる。第１導電層２１、第１層１０、及び第２導電層２２を含む積層体における積層順は、任意である。例えば、基板６４と第１導電層２１との間に、第２導電層２２が配置されても良い。一方、基板６４と第２導電層２２との間に、第１導電層２１が配置されても良い。Ｚ軸方向は、基板６４の主面と交差しても良い。
【００６３】
複数の積層体（第１導電層２１、第１層１０、及び第２導電層２２）を積層しても良い。すなわち、実施形態は、三次元積層構造のクロスポイント型メモリに適用できる。
【００６４】
実施形態によれば、データの保持特性を向上させることができる記憶素子及び記憶装置が提供できる。
【００６５】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【００６６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、第１導電層、第２導電層、第１層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００６７】
その他、本発明の実施の形態として上述した記憶素子及び記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての記憶素子及び記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００６８】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００６９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７０】
１０…第１層、  １０ｆ…第１膜、  １１…第１領域、  １１Ｆ…膜、  １１ａ…第１領域、  １１ｆ…膜、  １２…第２領域、  １２Ｆ…膜、  １２ｆ…膜、  １３…第３領域、  １３Ｆ…膜、  ２１…第１導電層、  ２２…第２導電層、  ３１…第１元素、  ３２…第２元素、  ４１…第１配線、  ４２…第２配線、  ５１、５２…界面、  ６１、６２…配線、  ６３…制御部、  ６４…基板、  １００、１０１、１０２…記憶素子、  １２１、１２２、１２３、１２４、１２５…記憶装置、  Ｃ１、Ｃ１１、Ｃ１２、Ｃ２、Ｃ２１、Ｃ２２、Ｃ２３、Ｃｉ１、Ｃｉ２…濃度、  Ｃｐ１、Ｃｐ２、Ｃｐ３…ピーク濃度、  Ｍ１…第１金属元素、  Ｒｚ…位置、  Ｖｒ…リセット電圧、  Ｖｓ…セット電圧、  ｔ１０、ｔ１１、ｔ１３…厚さ
【図１】
2019057540.tif 000003
【図２】
2019057540.tif 000004
【図３】
2019057540.tif 000005
【図４】
2019057540.tif 000006
【図５】
2019057540.tif 000007
【図６】
2019057540.tif 000008
【図７】
2019057540.tif 000009
【図８】
2019057540.tif 000010
【図９】
2019057540.tif 000011
【図１０】
2019057540.tif 000012
【図１１】
2019057540.tif 000013
【図１２】
2019057540.tif 000014