(57)【要約】【課題】シングルゲート型ＩＧＢＴを使用したＰＷＭ制御インバータ装置よりも、電力損失の少なく、かつ脈動が小さく低ノイズな交流波を出力するＰＷＭ制御インバータ装置を提供する。【解決手段】３相各相の上下アームに第１および第２のデュアルゲートＩＧＢＴを使用し逆並列にダイオードを接続するインバータ装置であって、第１のデュアルゲートＩＧＢＴの第１のゲート端子は、電圧指令信号に基づいて導通幅を変調した第１のＰＷＭ信号を用いて生成した第１のゲート信号により駆動され、第２のゲート端子は、第１のＰＷＭ信号に基づいて当該第１のＰＷＭ信号の導通幅より短い導通幅に変調しかつ当該第１のＰＷＭ信号の導通幅の期間内に位置する第３のＰＷＭ信号を用いて生成した第２のゲート信号により駆動され、第２のデュアルゲートＩＧＢＴの第１および第２のゲート信号は、第１のＰＷＭ信号を正負逆相にした第２のＰＷＭ信号から同様に生成する。【選択図】図６
2019161720.tif 000002
【特許請求の範囲】
【請求項１】
３相各相の上アームに接続される第１のデュアルゲートＩＧＢＴおよび当該３相各相の下アームに接続される第２のデュアルゲートＩＧＢＴと、
前記第１および前記第２のデュアルゲートＩＧＢＴそれぞれに逆並列に接続されるダイオードとから構成されるインバータ装置であって、
前記第１および前記第２のデュアルゲートＩＧＢＴそれぞれは、第１および第２のゲート端子を有し、少なくとも一つのゲート端子に閾値電圧以上の電圧を印加することで非導通状態から導通状態へ移行し、前記第１および第２のゲート端子に閾値電圧未満の電圧を印加することで導通状態から非導通状態へ移行する特性を有し、
前記第１のデュアルゲートＩＧＢＴの前記第１のゲート端子は、負荷を駆動制御するための電圧指令信号に基づいて導通幅を変調した第１のＰＷＭ信号を用いて生成した第１のゲート信号により駆動され、前記第１のデュアルゲートＩＧＢＴの前記第２のゲート端子は、前記第１のＰＷＭ信号に基づいて当該第１のＰＷＭ信号の導通幅より短い導通幅に変調しかつ当該第１のＰＷＭ信号の導通幅の期間内に位置する第３のＰＷＭ信号を用いて生成した第２のゲート信号により駆動され、
前記第２のデュアルゲートＩＧＢＴの前記第１のゲート端子は、前記第１のＰＷＭ信号の正負を逆相にした第２のＰＷＭ信号を用いて生成した第３のゲート信号により駆動され、前記第２のデュアルゲートＩＧＢＴの前記第２のゲート端子は、前記第２のＰＷＭ信号に基づいて当該第２のＰＷＭ信号の導通幅より短い導通幅に変調しかつ当該第２のＰＷＭ信号の導通幅の期間内に位置する第４のＰＷＭ信号を用いて生成した第４のゲート信号により駆動される
ことを特徴とするインバータ装置。
【請求項２】
請求項１に記載のインバータ装置であって、
前記第３のＰＷＭ信号は、前記第１のＰＷＭ信号が非導通から導通へ変化するタイミングから少なくとも１μ秒経過した後に非導通から導通へ変化し、前記第１のＰＷＭ信号が導通から非導通へ変化するタイミングから少なくとも５μ秒以前に導通から非導通へ変化し、
前記第４のＰＷＭ信号は、前記第２のＰＷＭ信号が非導通から導通へ変化するタイミングから少なくとも１μ秒経過した後に非導通から導通へ変化し、前記第２のＰＷＭ信号が導通から非導通へ変化するタイミングから少なくとも５μ秒以前に導通から非導通へ変化する
ことを特徴とするインバータ装置。
【請求項３】
請求項１または２に記載のインバータ装置であって、
前記第１のＰＷＭ信号は、前記第２のＰＷＭ信号が非導通の期間幅より短い導通幅であり、かつ当該導通幅が前記第２のＰＷＭ信号の非導通の期間内に生成され、
前記第２のＰＷＭ信号は、前記第１のＰＷＭ信号が非導通の期間幅より短い導通幅であり、かつ当該導通幅が前記第１のＰＷＭ信号の非導通の期間内に生成される
ことを特徴とするインバータ装置。
【請求項４】
請求項３に記載のインバータ装置であって、
前記第１のＰＷＭ信号は、前記第２のＰＷＭ信号が導通から非導通に変化するタイミングから少なくとも２μ秒経過した後に非導通から導通に変化し、
前記第２のＰＷＭ信号は、前記第１のＰＷＭ信号が導通から非導通に変化するタイミングから少なくとも２μ秒経過した後に非導通から導通に変化する
ことを特徴とするインバータ装置。
【請求項５】
請求項１から４のいずれか１項に記載のインバータ装置であって、
前記第１のＰＷＭ信号の導通幅と、前記第３のＰＷＭ信号が導通から非導通に変化するタイミングから前記第１のＰＷＭ指令が導通から非導通に変化するタイミングまでの遅延時間とを比較し、前記第１のＰＷＭ信号の導通幅が当該遅延時間より短い場合には、前記第３のＰＷＭ信号は導通することなく非導通を維持し、
前記第２のＰＷＭ信号の導通幅と、前記第４のＰＷＭ信号が導通から非導通に変化するタイミングから前記第２のＰＷＭ指令が導通から非導通に変化するタイミングまでの遅延時間とを比較し、前記第２のＰＷＭ信号の導通幅が当該遅延時間より短い場合には、前記第４のＰＷＭ信号は導通することなく非導通を維持する
ことを特徴とするインバータ装置。
【請求項６】
請求項１から５のいずれか１項に記載のインバータ装置であって、
前記第１のデュアルゲートＩＧＢＴの前記第１のゲート端子の端子電圧を検知し、当該端子電圧を第１のフィードバック信号として前記第１のＰＷＭ信号と比較し、当該双方の信号が異なる際には警告信号を出力し、
前記第２のデュアルゲートＩＧＢＴの前記第１のゲート端子の端子電圧を検知し、当該端子電圧を第２のフィードバック信号として前記第２のＰＷＭ信号と比較し、当該双方の信号が異なる際には警告信号を出力する
ことを特徴とするインバータ装置。
【請求項７】
請求項６に記載のインバータ装置であって、
前記第１のデュアルゲートＩＧＢＴの前記第２のゲート端子の端子電圧を検知し、当該端子電圧を第３のフィードバック信号として前記第３のＰＷＭ信号と比較し、当該双方の信号が異なる際には警告信号を出力し、
前記第２のデュアルゲートＩＧＢＴの前記第２のゲート端子の端子電圧を検知し、当該端子電圧を第４のフィードバック信号として前記第４のＰＷＭ信号と比較し、当該双方の信号が異なる際には警告信号を出力する
ことを特徴とするインバータ装置。
【請求項８】
請求項６または７に記載のインバータ装置であって、
上記警告信号に基づいて、前記第１から第４のＰＷＭ信号全てを非導通とする
ことを特徴とするインバータ装置。
【請求項９】
請求項１から８のいずれか１項に記載のインバータ装置であって、
前記ダイオードは、半導体基体に炭化ケイ素を用いたショットキーバリアダイオードである
ことを特徴とするインバータ装置。
【請求項１０】
請求項１から９のいずれか１項に記載のインバータ装置であって、
前記第１および第２のＰＷＭ信号を生成するＰＷＭ制御演算部と、
前記第１のＰＷＭ信号を受けて前記第３のＰＷＭ信号を生成する第１のＰＷＭ信号変換部と、
前記第２のＰＷＭ信号を受けて前記第４のＰＷＭ信号を生成する第２のＰＷＭ信号変換部と、
前記第１から第４のＰＷＭ信号をそれぞれに受けて前記第１から第４のゲート信号を生成する第１から第４のゲート出力回路部と
を備え、
前記第１のＰＷＭ信号変換部、前記第１のゲート出力回路部および前記第３のゲート出力回路部により第１のゲート駆動回路を構成し、
前記第２のＰＷＭ信号変換部、前記第２のゲート出力回路部および前記第４のゲート出力回路部により第２のゲート駆動回路を構成する
ことを特徴とするインバータ装置。
【請求項１１】
請求項１から９のいずれか１項に記載のインバータ装置であって、
前記第１および第２のＰＷＭ信号を生成するＰＷＭ制御演算部と、
前記第１のＰＷＭ信号を受けて前記第３のＰＷＭ信号を生成する第１のＰＷＭ信号変換部と、
前記第２のＰＷＭ信号を受けて前記第４のＰＷＭ信号を生成する第２のＰＷＭ信号変換部と、
前記第１から第４のＰＷＭ信号をそれぞれに受けて前記第１から第４のゲート信号を生成する第１から第４のゲート出力回路部と
を備え、
前記第１のゲート出力回路部および前記第３のゲート出力回路部により第１のゲート駆動回路を構成し、
前記第２のゲート出力回路部および前記第４のゲート出力回路部により第２のゲート駆動回路を構成し、
前記第１のＰＷＭ信号変換部および前記第２のＰＷＭ信号変換部を前記ＰＷＭ制御演算部内に設ける
ことを特徴とするインバータ装置。
【請求項１２】
請求項１０または１１に記載のインバータ装置であって、
前記ＰＷＭ制御演算部は、プログラム可能な集積回路から構成される
ことを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ装置に関し、特に、鉄道車両等に使用されるモータをＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御により駆動するインバータ装置に好適である。
【背景技術】
【０００２】
近年の省エネ、地球環境保全の世界的な動向に連動して、交流モータを用いる様々な製品に対して、そのモータの駆動源に電力変換装置が適用されている。中でも、電気鉄道車両や風力発電システムなど、モータ容量の大きな分野へ拡大している。特に、電気鉄道用のモータ駆動システムは、高効率を達成するためにモータ本体の高効率化やそれを駆動する変換器の高効率化が進められている。
【０００３】
一般に、交流モータを可変速駆動するためには、直流電力を任意の周波数と電圧に変換する電力変換装置としてインバータが用いられ、インバータを構成する半導体スイッチング素子をＰＷＭ制御することにより、交流モータへの印加電圧および周波数を制御している。
【０００４】
従来の一般的なインバータ装置の回路構成としては、例えば、特許文献１にも示されるように（図１）、交流モータを構成する３相の誘導性負荷に対し、上アームと下アームから構成される半導体スイッチング素子であるＩＧＢＴが接続される。インバータとして動作する際、ＩＧＢＴには、導通損失とスイッチング損失と呼ばれる電力損失が発生する。
【０００５】
図１６は、ＩＧＢＴの導通時７２および非導通時７３における、ゲート信号６８、コレクタ・エミッタ間の電圧波形６９、コレクタ電流波形７０および双方による電流・電圧積７１を示す図である。ゲートにオン信号が印加されることによるＩＧＢＴの導通時においては、導通により電流が流れると共に、オン電圧がコレクタ・エミッタ間に印加される。これは、ＩＧＢＴの内部のキャリアに起因した抵抗による電圧降下であり、このオン電圧と電流の積７８によって電力損失１４０が発生する。次に、ゲートにオフ信号が印加されると、ＩＧＢＴの内部のキャリアが排出されてコレクタ・エミッタ間電圧が上昇し、その電圧がインバータの印加電圧７５に達すると、キャリアの排出が止まり、電流が低下する。このオン状態からオフ状態に推移する際に電流・電圧積７８は上昇し、ターンオフ損失と呼ぶ電力損失１４１が生じる。さらに、ゲートにオフ状態からオン信号が印加する際も、同様の原理で電流・電圧積が上昇し、ターンオン損失と呼ぶ電力損失が生じる。このターンオフ損失とターンオン損失との和がスイッチング損失である。
【０００６】
インバータでは、このＩＧＢＴの導通損失とスイッチング損失とによって、素子が発熱する。そこで、これによる温度上昇を抑制するため、ＩＧＢＴ１つの素子に流す電流を制限し、並列数を増加することで温度規格を保ち所望の性能を得る対策を行っている。従って、１素子当たりに発生する電力損失を下げ、許容電流定格を増加することによって、体積当たりの変換効率の向上を図り、また素子の並列数が低減して素子の占有体積やコストの低減といった効果を生み出すことができる。
【０００７】
また、ＩＧＢＴの電力損失を低減できる技術として、特許文献２および３に示される２つのゲート端子から構成されるデュアルゲートＩＧＢＴがある。図１７は、デュアルゲートＩＧＢＴ７９のシンボル図である。１つのコレクタ端子８２、１つのエミッタ端子８３に対し、２つのゲート端子８０、８１を有し、２つのゲート端子に入力するゲート信号によって、ＩＧＢＴの導通・非導通を制御できるデュアルゲートＩＧＢＴである。図１８は、デュアルゲートＩＧＢＴ導通時のキャリア濃度プロファイルを示す図である。２つのゲートにオン信号を与えた場合８５および１つのゲートにオン信号を与えてもう１つのゲートにオフ信号を与えた場合８４のそれぞれのキャリア濃度を示している。２つのゲートにオン信号を与えた場合８５は、エミッタからの正孔キャリアの注入が促進し、ＩＧＢＴ内部は高いキャリア濃度となり、これによってＩＧＢＴ導通時のオン電圧を低減することができる。一方、１つのゲートにオン信号を与えて１つのゲートにオフ信号を与えた場合８４は、正孔キャリアがエミッタへ排出され、これによって内部のキャリア濃度を低減することができる。つまり、デュアルゲートＩＧＢＴでは、新たに付加した１つのゲートとそれに与えるゲート電圧によって、ＩＧＢＴ導通時のキャリア濃度を変調することが可能である。この特徴を利用し、ターンオフスイッチングの直前に１つのゲート信号を先行してオフする駆動方式を適用することで、ターンオフ直前のキャリア濃度が下がり、低ターンオフ損失の特長を導出することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２０１２／１６５１９６号
【特許文献２】特開２００５−１９１２２１号公報
【特許文献３】国際公開第２０１４／０３８０６４号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本願発明者が、デュアルゲートＩＧＢＴをモータ駆動用のＰＷＭ制御インバータ装置に適用することについて鋭意検討した結果、次の知見を得るに至った。
【００１０】
本発明は、デュアルゲートＩＧＢＴの２つのゲート信号を適当なタイミングで導入することで、低損失な効果を導出するものである。図１９は、デュアルゲートＩＧＢＴの導通時７２および非導通時７３における、２つのゲート信号６８と１４３、コレクタ・エミッタ間の電圧波形６９、コレクタ電流波形７０および双方による電流・電圧積７１を示す図である。なお、図１９で示すコレクタ・エミッタ間の電圧波形６９、コレクタ電流波形７０および電流・電圧積７１において、実線がデュアルゲートＩＧＢＴの特性を示し、破線が従来のシングルゲート型ＩＧＢＴの特性を示している。デュアルゲートＩＧＢＴでは、スイッチングゲート６８がオン状態７２からオフ信号が入力する直前において、もう一方のキャリア制御ゲート１４３に先行してオフ信号を導入する駆動手法を適用する。キャリア制御ゲート１４３がオフすることで、ＩＧＢＴ内部のキャリア濃度が低減し、オン電圧が一時的に増加する。その後にスイッチングゲート６８がオフすることで、ＩＧＢＴは導通状態から非導通状態へ推移するが、キャリア濃度が低い状態から非導通状態へ推移することで、ＩＧＢＴ内部の空乏化が促進し、従来に対し高速にコレクタ・エミッタ間電圧６９が上昇する（波形８６）。さらに、キャリアも高速に排出されることから、電流７０も短時間で０Ａへ推移する（波形８７）こととなる。これによって、電流・電圧積７１の時間積分により導出されるターンオフ損失１４２は、従来のシングルゲート型ＩＧＢＴにおけるターンオフ損失１４１に比べて大幅に低減されることとなる。この特性により、デュアルゲートＩＧＢＴとその駆動手法は、電力変換機能の低損失化、高効率化に有効な技術である。
【００１１】
一方で、デュアルゲートＩＧＢＴをモータ駆動用のＰＷＭ制御インバータ装置に適用するためには、交流出力波形の品質と動作信頼性を維持して低損失性能を導出することのできる上下アームの駆動方式や、２つの駆動信号を生み出す回路およびその回路配置の最適化が必要不可欠であった。
【００１２】
本発明は、従来型のＩＧＢＴを用いたＰＷＭ制御のインバータ装置に対し、インバータの相各相の上下アームを構成するＩＧＢＴにデュアルゲートＩＧＢＴを適用して電力損失の低いインバータ装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明に係るインバータ装置は、半導体スイッチング素子として、第１および第２のゲート端子を有し、少なくとも一つのゲート端子に閾値電圧以上の電圧を印加することで非導通状態から導通状態へ移行し、第１および第２のゲート端子に閾値電圧未満の電圧を印加することで導通状態から非導通状態へ移行する特性を有するデュアルゲートＩＧＢＴを用いて、３相各相の上アームに接続される第１のデュアルゲートＩＧＢＴおよび当該３相各相の下アームに接続される第２のデュアルゲートＩＧＢＴと、第１および第２のデュアルゲートＩＧＢＴそれぞれに逆並列に接続されるダイオードとから構成され、第１のデュアルゲートＩＧＢＴの第１のゲート端子は、負荷を駆動制御するための電圧指令信号に基づいて導通幅を変調した第１のＰＷＭ信号を用いて生成した第１のゲート信号により駆動され、第１のデュアルゲートＩＧＢＴの第２のゲート端子は、第１のＰＷＭ信号に基づいて当該第１のＰＷＭ信号の導通幅より短い導通幅に変調しかつ当該第１のＰＷＭ信号の導通幅の期間内に位置する第３のＰＷＭ信号を用いて生成した第２のゲート信号により駆動され、第２のデュアルゲートＩＧＢＴの第１のゲート端子は、第１のＰＷＭ信号の正負を逆相にした第２のＰＷＭ信号を用いて生成した第３のゲート信号により駆動され、第２のデュアルゲートＩＧＢＴの第２のゲート端子は、第２のＰＷＭ信号に基づいて当該第２のＰＷＭ信号の導通幅より短い導通幅に変調しかつ当該第２のＰＷＭ信号の導通幅の期間内に位置する第４のＰＷＭ信号を用いて生成した第４のゲート信号により駆動されることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、インバータ動作において、ＩＧＢＴがスイッチングする際のターンオフスイッチング損失およびターンオンスイッチング損失を低減させる効果を奏することにより、低損失と高品質を両立したモータ駆動用インバータ装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例１に係るインバータ装置の回路図である。
【図２】実施例１に係るインバータ動作を実現するための制御信号を示す図である。
【図３】デュアルゲートＩＧＢＴのターンオフおよびターンオン時のスイッチング波形を示す図である。
【図４】従来のインバータ装置および本発明に係るインバータ装置のインバータ損失を示す図である。
【図５】本発明を適用したインバータ装置および適用しないインバータ装置の入力信号および出力波形を示す図である。
【図６】本発明の実施例２に係るインバータ装置の回路図である。
【図７】実施例２に係るインバータ動作を実現するための制御信号を示す図である。
【図８】実施例２におけるデュアルゲートＩＧＢＴの制御信号を決定するシーケンスを示すフローチャートである。
【図９】通常幅動作時および狭幅動作時における指令信号を示す図である。
【図１０】本発明の実施例３に係るインバータ装置の回路図である。
【図１１】実施例３におけるフィードバック信号および異常検知信号をゲート制御信号と共に示す図である。
【図１２】本発明の実施例４に係るインバータ装置の回路図である。
【図１３】実施例４におけるフィードバック信号および異常検知信号（Ｇｓ誤オン動作時）をゲート制御信号と共に示す図である。
【図１４】実施例４におけるフィードバック信号および異常検知信号（Ｇｃ誤オン動作時）をゲート制御信号と共に示す図である。
【図１５】本発明の実施例５に係るインバータ装置の回路図である。
【図１６】ＩＧＢＴの導通および非導通時における、ゲート信号、コレクタ・エミッタ間電圧、コレクタ電流および電流・電圧積を示す図である。
【図１７】デュアルゲートＩＧＢＴのシンボル図である。
【図１８】デュアルゲートＩＧＢＴ導通時のキャリア濃度プロファイルを示す図である。
【図１９】デュアルゲートＩＧＢＴの導通および非導通時における、２つのゲート信号、コレクタ・エミッタ間電圧、コレクタ電流および電流・電圧積を示す図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明の実施形態として、実施例１〜実施例５について説明する。
【実施例１】
【００１７】
図１は、本発明の実施例１に係るインバータ装置１００の回路図である。
本実施例１は、ＩＧＢＴとして２つの独立制御が可能であるゲートを有するデュアルゲートＩＧＢＴを適用したインバータ装置である。交流モータを構成する３相の誘導性負荷１０（以下では、「モータ１０」という場合もある）に対し、上アームと下アームから構成される半導体スイッチング素子であるデュアルゲートＩＧＢＴ１〜６が接続される。デュアルゲートＩＧＢＴ１〜６には、それぞれ逆並列にダイオード９が接続される。
【００１８】
デュアルゲートＩＧＢＴ１〜６は、２つの絶縁ゲート端子７および８（以下、単に「ゲート端子」と称す）と１つのエミッタ端子２６から構成され、該２つのゲート端子それぞれに印加するゲート・エミッタ間電圧（以下、「ゲート電圧」と称す）によって導通・非導通を制御する。すなわち、少なくとも１つのゲート端子に印加された閾値電圧以上のゲート電圧によって、導通状態となり、２つのゲート端子に印加された閾値電圧未満のゲート電圧によって、非導通状態となる。
【００１９】
インバータ装置１００には、電圧源１１から直流電力が供給され、ＩＧＢＴ１〜６のゲート端子７および８に印加されるゲート電圧によって、ＩＧＢＴ１〜６それぞれが高速にターンオン、ターンオフを繰り返して、誘導性負荷１０に交流電力を供給する。これにより、交流モータに回転力が与えられる。
【００２０】
デュアルゲートＩＧＢＴ１のゲート電圧は、３相上下アームのＩＧＢＴ１〜６の各々に接続したゲート駆動回路１２〜１７によって生成される。ここで、デュアルゲートＩＧＢＴの２つのゲート端子７および８と、ゲート駆動回路１２から出力され２つのゲート端子７および８それぞれに接続される２つのゲート配線は、各々が電気的に絶縁され、ゲート駆動回路１２によって独立に制御される。また、エミッタ端子２６もゲート駆動回路１２に接続され、内部の基準電位に固定される。
【００２１】
ゲート駆動回路の構成については、ゲート駆動回路１２を例に採ると、デュアルゲートＩＧＢＴ１のゲート７および８を駆動する信号を生成するＰＷＭ信号変換部２０と２つの出力バッファ１８および１９とから構成される。２つの出力バッファ１８および１９は、ＰＷＭ信号変換回路２０で生成された２つのＰＷＭ信号を、ＩＧＢＴ１のゲート７および８をオン・オフできる電圧に調整するためのスイッチング素子（図示せず）等から構成される。ＰＷＭ信号変換部２０それぞれは、３相上下アームに対する各ＰＷＭ信号を受けて、ディレイを設けた２つのＰＷＭ信号に変換する機能を有し、かつ入力されたＰＷＭ信号を絶縁された信号に変換する機能を有する。
【００２２】
ゲート駆動回路１２の入力信号であるＰＷＭ信号は、ゲート駆動回路１２と電気的に分離した基板上に配置されるＰＷＭインバータ制御装置２１が備えるＰＷＭ制御演算部２２により生成される。ＰＷＭ制御演算部２２は、モータ１０を駆動する３相各相の電圧指令信号（変調波）、搬送波（キャリア波）およびベクトル制御演算部２５からの信号に基づいて、導通幅の変調されたＰＷＭ信号を生成する比較器や演算器（図示せず）を有する。また、ＰＷＭインバータ制御装置２１が備えるベクトル制御演算部２５は、インバータの出力線に設けた電流センサ（図示せず）により検出されるＩＧＢＴの出力電流値と設定値との編差を小さくするための演算を行い、高品質なインバータ交流出力信号を実現するための制御信号をＰＷＭ制御演算部２２へ伝える。
【００２３】
図２は、本実施例１に係るインバータ動作を実現するための制御信号を示す図である。図２には、インバータを構成する３相の内、１相の上下アームに配置されたデュアルゲートＩＧＢＴを指令するＰＷＭ信号９０および９３、それぞれを基に生成されたゲート駆動信号として、２つの上ゲート信号９１と９２および下アームゲート信号９４と９５を示している。ここで、それ以外の２相の上下アームに配置されたデュアルゲートＩＧＢＴを指令するＰＷＭ信号およびゲート駆動信号は、図２に図示した信号から１２０°位相をずらした信号である（図示せず）。
【００２４】
ＰＷＭ制御演算部２２より生成された上下アームの信号は、逆相にてオン・オフするタイミングを有し、また上下アームが同時にオンの信号を導入し、デュアルゲートＩＧＢＴが短絡状態となることを防ぐために、オン・オフの切替時に、上下アームが同時にオフする非ラップ期間１０２を設けている。非ラップ期間１０２としては、２μ秒〜２０μ秒が望ましい。
【００２５】
ここで、デュアルゲートＩＧＢＴの２つのゲートの一方をスイッチングゲート（Ｇｓ）、他方をキャリア制御ゲート（Ｇｃ）と定義する。Ｇｓ信号９１は、ＰＷＭ信号９０と同じ導通幅および非導通幅で駆動する。このＧｓ信号９１のタイミングにより、デュアルゲートＩＧＢＴは導通または非導通状態となり、スイッチング動作を行う。一方、Ｇｃ信号９２は、Ｇｓ信号９１がオフからオン状態に変化した後、一定のディレイ時間９９を設けてオフからオン状態に移行する。この制御により、デュアルゲートＩＧＢＴは低いトランスコンダクタンスによってターンオンするため、コレクタ・エミッタ間電圧（Ｖｃｅ）の急峻な変化ｄｖｃｅ／ｄｔが抑制される。これによって、ターンオン時のノイズ低減の効果を奏することができる。
【００２６】
一方、Ｇｓ信号９１がＰＷＭ信号９０と同じ導通幅の後、オンからオフ信号が入ってデュアルゲートＩＧＢＴがターンオフすることになるが、このタイミングの直前において、Ｇｓ信号９１に先行してＧｃ信号９２にオフ指令が入る。この制御により、デュアルゲートＩＧＢＴは、ターンオフスイッチング直前に、Ｇｃ信号９２のオフ指令によってＩＧＢＴ内部のキャリア濃度が低減し、より高速でかつ低いテール電流でのターンオフスイッチングが可能となる。これによって、ターンオフ時の低電力損失の効果を奏することができる。さらに、デュアルゲートＩＧＢＴが導通時は、Ｇｓ信号９１とＧｃ信号９２の両者のゲートにオン指令が入るため、ＩＧＢＴ内部のキャリア濃度を高め、低い導通損失の効果も奏することができる。ここで、ターンオン時のＧｓ信号とＧｃ信号とのタイミング遅延（ディレイ）９９は、１μ秒以上が望ましく、また、ターンオフ時のＧｃ信号とＧｓ信号とのタイミング遅延（ディレイ）１０１は、５μ秒以上が望ましい。
【００２７】
対アームのデュアルゲートＩＧＢＴ、また別相のデュアルゲートＩＧＢＴについても、入力のＰＷＭ信号に応じて、上記と同じタイミングと導通幅でＧｓとＧｃの信号が入るものとする。ここで、ＰＷＭ信号９０を受けて、上述した２つのＧｓ信号９１およびＧｃ信号９２、それらの遅延時間９９および１０１は、３相上下アーム毎に配置されたゲート駆動回路１２の内部に設けられたＰＷＭ信号変換回路２０により導出される。
【００２８】
次に、図３から５を参照して、本実施例１による効果を説明する。図３（ａ）に、デュアルゲートＩＧＢＴのターンオフスイッチング時の電圧および電流の波形１０３を、図３（ｂ）に、デュアルゲートＩＧＢＴのターンオンスイッチング時の電圧および電流の波形１０４を示す。ここで、実線はデュアルゲートＩＧＢＴ、破線は従来のシングルゲート型ＩＧＢＴ、の各特性を示し、電圧波形が７６と８６で、電流波形が７７と８７である。
【００２９】
ターンオフスイッチング時において（図３（ａ））、デュアルゲートＩＧＢＴは、ターンオフスイッチング直前に、ＧｃをＧｓに先行してオフする指令が適用されることにより、キャリア濃度を低下させる。これにより、従来に対し、ｄｖｃｅ／ｄｔが上昇し、高速に電源電圧７５へＶｃｅが上昇する（電圧波形８６）。さらにその後、高速に電流が０Ａへ推移し、電流のテール期間が低減する（電流波形８７）。この特性によって、電流と電圧の積により発生する電力損失が、デュアルゲートＩＧＢＴでは、従来のシングルゲート型ＩＧＢＴ（電圧波形７６および電流波形７７）に対し小さくなり、ターンオフ損失を低減させる効果を奏する。
【００３０】
一方、ターンオンスイッチング時において（図３（ｂ））、片側のゲート即ちＧｓのオン信号によってターンオンするため、その瞬間のＩＧＢＴのトランスコンダクタンスが下がり、コレクタ電流（Ｉｃ）の上昇ｄｉｃ／ｄｔが低下する（電流波形８７）。この際、対アームのデュアルゲートＩＧＢＴに逆並列接続されたダイオードが、通流状態から逆阻止状態へ推移するリカバリー状態となる。デュアルゲートＩＧＢＴの低ｄｉｃ／ｄｔの特性によって、対アームダイオードのリカバリー電流起因の電流跳ね上がりが抑制され、ターンオン損失が下がると共に、その電流起因のノイズも抑制され低減する。
以上のように、デュアルゲートＩＧＢＴを適用することによって、損失低減と低ノイズ化の効果を奏することができる。
【００３１】
図４は、従来のシングルゲート型ＩＧＢＴを適用したインバータ装置によるインバータ損失１０５（左側の棒グラフ）と、本発明に係るデュアルゲートＩＧＢＴを適用したインバータ装置によるインバータ損失１０６（右側の棒グラフ）とを示す図である。図４では、インバータ装置の内のＩＧＢＴ素子で発生する電力損失とその内訳を示している。ＩＧＢＴでインバータ動作時に発生する電力損失は、導通損失１０７、ターンオフスイッチング損失１０８およびターンオンスイッチング損失１０９で占められる。この内、ターンオフスイッチング損失１０８およびターンオンスイッチング損失１０９が、ＩＧＢＴが導通と非導通の間を推移する際に発生するスイッチング損失である。
【００３２】
図示のとおり、デュアルゲートＩＧＢＴを採用することによって、ＩＧＢＴ特有の低い導通損失１０７を維持し、ターンオフスイッチング損失１０８およびターンオンスイッチング損失１０９をそれぞれ低減することができる。その効果はそれぞれ、およそ３０％および１０％の低減率である。これにより、インバータ装置にあってＩＧＢＴで発生する電力損失を、数１０％低減できる効果を奏する。
【００３３】
図５は、図５（ａ）に、本発明に係るデュアルゲートＩＧＢＴによるインバータ装置の入力信号１１０および１相の出力電流波形１１４を示し、図５（ｂ）に、本発明を適用しないデュアルゲートＩＧＢＴによるインバータ装置の入力信号１１１および１相の出力電流波形１５４を示す図である。ここで、本発明を適用しないデュアルゲートＩＧＢＴによるインバータ装置では、ＰＷＭ信号に対してＧｓ信号の導通幅が長い場合の１例を示す。
【００３４】
本発明に係るインバータ装置では、Ｇｓ信号の導通幅とＰＷＭ信号の導通幅とが等しく（図５（ａ））、本発明を適用しないインバータ装置と比較して、出力電流１１４において電流脈動（リップル）の小さい正弦波を生成でき、交流波形の品質が高い。これは、ＰＷＭ信号のオン・オフ指令に対して、デュアルゲートＩＧＢＴの導通・非導通の幅をそれぞれ等しく制御することによる効果である。
【００３５】
一方、本発明を適用しないインバータ装置では、ＰＷＭ信号のオン指令に対し、Ｇｓ信号の導通幅が長いため、ＰＷＭオン指令と次のＰＷＭオン指令の間隔が狭くなる際に、Ｇｓ信号と次のＧｓ信号の間隔が無くなることで、ＩＧＢＴの導通時間が指令に対し長くなる（図５（ｂ））。この制御では、導通時間が指令に対し実質長くなることから出力電流１５４の脈動は大きくなり、変調波の再現性が低く、交流波形の品質が劣ることとなる。
【００３６】
したがって、本発明では、ＰＷＭ指令におけるオン指令幅とＧｓ信号の幅とを等しく設定することによって、交流出力波形の高い品質を実現する効果を奏することができる。
【実施例２】
【００３７】
図６は、本発明の実施例２に係るインバータ装置２００の回路図である。
本実施例２も、先の実施例１と同様に、ＩＧＢＴに２つの独立制御が可能であるゲートを有するデュアルゲートＩＧＢＴを適用したインバータ装置である。回路構成において、実施例１と同様の構成要素には、同じ付番をしている。実施例１との相違点は、ゲート駆動回路１２〜１７およびＰＷＭ制御演算部２２における内部構成にあり、その他の構成要素については実施例１と同様であるので、説明は省略する。
【００３８】
次に、２つのＰＷＭ信号も、実施例１と同様に、ゲート駆動回路１２〜１７と電気的に分離した基板上に配置されるＰＷＭインバータ制御装置２１内部のＰＷＭ制御演算部２２により生成される。ＰＷＭ制御演算部２２は、キャリア周波数演算部２３、変調波演算部２４およびベクトル制御演算部２５の信号を受けて生成される最適な指令信号に基づいて、３相上下アームの各デュアルゲートＩＧＢＴ１〜６の導通・非導通タイミングを決める２つのＰＷＭ信号を出力し、各ゲート駆動回路１２〜１７と接続する。本実施例２に係るＰＷＭ信号変換部２０は、実施例１とは異なり、ゲート駆動回路１２〜１７を構成する基板に配置せずに、ＰＷＭ制御演算部２２に内蔵された構成を採り、デュアルゲートＩＧＢＴの駆動を指令する２つのＰＷＭ信号が生成される。
【００３９】
各ゲート駆動回路１２〜１７は、各相、各アームそれぞれ２つのＰＷＭ信号の入力を受ける。例えば、ゲート駆動回路１２を例に採ると、２つのＰＷＭ信号は絶縁された信号に変換され、出力バッファ１８および１９によってそれぞれ電圧変換される。ＰＷＭ制御演算部２２は、ゲート駆動回路１２と電気的に分離した基板上に配置されるＰＷＭインバータ制御装置２１内部で構成される。本実施例２の構成では、各ゲート駆動回路１２〜１７にはＰＷＭ信号変換部が不要であり、実施例１と比較してインバータ装置の省体積化を計ることが可能である。
【００４０】
図７は、本実施例２におけるインバータ動作を実現するための制御信号を示す図である。図７には、インバータを構成する３相の内、１相の上下アームに配置されたデュアルゲートＩＧＢＴを指令する制御信号として、それぞれ２つのＰＷＭ＿ｕ１  １１６とＰＷＭ＿ｕ２  １１７、および、ＰＷＭ＿ｘ１  １１８とＰＷＭ＿ｘ２  １１９を示している。ここで、それ以外の２相の上下アームに配置されたデュアルゲートＩＧＢＴの指令信号およびゲートの駆動信号は、図７に図示した信号から１２０°位相をずらした信号である。
【００４１】
また、デュアルゲートＩＧＢＴの２つのゲートの内、スイッチングゲート（Ｇｓ）は、ｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１の指令信号を受け、キャリア制御ゲート（Ｇｃ）は、ｕ２、ｘ２、ｖ２、ｙ２、ｗ２およびｚ２の指令信号を受けて動作するものとする。デュアルゲートＩＧＢＴの導通時間はＧｓのオン時間で決まり、ＰＷＭ信号の内、ｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１の指令信号は、インバータの交流出力正弦波を実現するため、キャリア周波数演算部２３、変調波演算部２４およびベクトル制御演算部２５により算出された信号である。
【００４２】
一方、ｕ２、ｘ２、ｖ２、ｙ２、ｗ２およびｚ２の指令信号は、ｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１の指令におけるオン幅より短く、ｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１のオン指令が入った後にオン指令が入り、ｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１のオフ指令が入る前にオフ指令が入る。
【００４３】
上下アームの信号は、逆相にてオン・オフするタイミングを有しており、また上下アームが同時にオンの信号を導入し、デュアルゲートＩＧＢＴが短絡状態となることを防ぐために、オン・オフの切替時に、上下アームが同時にオフする非ラップ期間１０２が、ｕ１とｘ１との間、ｖ１とｙ１との間およびｗ１とｚ１との間に設けている。ここで、非ラップ期間１０２は、２μ秒〜２０μ秒が望ましい。
【００４４】
デュアルゲートＩＧＢＴの導通、非導通の制御は、ｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１のタイミングにより行われ、それぞれにゲート駆動回路を介して接続されたＧｓのゲート電圧により行われる。デュアルゲートＩＧＢＴのターンオン動作は、Ｇｓがｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１のＰＷＭ指令を受けて、オフからオン状態に変化した後一定のディレイ時間を設け、ｕ２、ｘ２、ｖ２、ｙ２、ｗ２およびｚ２のＰＷＭ指令を受けて、オフからオン状態に変化するシーケンスにより行われる。この制御により、デュアルゲートＩＧＢＴは低いトランスコンダクタンスによってターンオンするため、急峻なコレクタ・エミッタ間電圧（Ｖｃｅ）の変化ｄｖｃｅ／ｄｔが抑制される。これによって、実施例１と同様に、前述したターンオン時のノイズ低減の効果を奏することができる。
【００４５】
一方、デュアルゲートＩＧＢＴのターンオフ動作は、Ｇｓがｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１のＰＷＭ指令を受けて、オンからオフ状態に変化する直前に、Ｇｃが先行してｕ２、ｘ２、ｖ２、ｙ２、ｗ２およびｚ２のＰＷＭ指令を受けて、オンからオフ状態に変化するシーケンスにより行われる。この制御により、デュアルゲートＩＧＢＴは、ターンオフスイッチング直前に、Ｇｃのオフ信号によってＩＧＢＴ内部のキャリア濃度が低減し、より高速でかつ低いテール電流でのターンオフスイッチングが可能となる。これによって、実施例１と同様に、前述したターンオフ時の低電力損失の効果を導出できる。
【００４６】
さらに、デュアルゲートＩＧＢＴが導通時は、ＧｓとＧｃ両者のゲートにオン信号が入るため、ＩＧＢＴ内部のキャリア濃度を高められ、低い導通損失の効果を導出できる。ここで、ターンオン時のＧｓ信号とＧｃ信号のタイミング遅延（ディレイ）は、１μ秒以上が望ましく、また、ターンオフ時のＧｃ信号とＧｓ信号のタイミング遅延（ディレイ）は、５μ秒以上が望ましい。以上のディレイを確保できるように、ｕ１、ｘ１、ｖ１、ｙ１、ｗ１およびｚ１、また、ｕ２、ｘ２、ｖ２、ｙ２、ｗ２およびｚ２のＰＷＭ指令が設定される。なお、以上のディレイ時間を有した２つのＰＷＭ信号は、ＰＷＭ制御演算部２２に配置されたＰＷＭ信号変換部２０において生成される。
【００４７】
次に、図８および９を参照して、先の実施例１で説明した効果に加え、本実施例２が奏する効果を説明する。
デュアルゲートＩＧＢＴの２つのゲート信号の動作タイミングを決める２つのＰＷＭ信号は、ＰＷＭ制御演算部２２を構成するプログラム可能な集積回路（例えば、ゲートアレイ）によって生成されるが、指令パルス幅に応じて異なるパターンの信号を生成できる。図８は、本実施例２におけるデュアルゲートＩＧＢＴの２つのゲート信号（ＧｓおよびＧｃ）を決定するシーケンスを示すフローチャートである。ＰＷＭ制御においては、導通幅の変調された様々なオン指令幅をもった入力信号でＩＧＢＴを動作させる必要があるが、２つのゲート信号に設定するタイミングディレイよりも短いオン指令幅（狭幅指令）においても、本実施例２により正常に動作させることができる。
【００４８】
ＰＷＭ制御演算部２２は、ステップＳ１で、キャリア周波数および変調波周波数に基づいてＰＷＭ指令パルス幅を算出する。ステップＳ２で、この算出した指令パルス幅がタイミングディレイよりも大きいか否かを判断する。
【００４９】
判断が「ｎｏ」の場合、すなわち、狭幅指令の時には、Ｇｃ信号は非導通を維持する片側通流（Ｇｃオフ）指令を設定して、以下のステップＳ４へ移行する。これにより、狭幅動作においても、導通・非導通の制御がデュアルゲートＩＧＢＴにおいて可能となる。
一方で、判断が「ｙｅｓ」の場合、すなわち、タイミングディレイよりも長い通常幅のオン指令をステップＳ４に対して設定する。
【００５０】
ＰＷＭ制御演算部２２は、ステップＳ４で、ステップＳ２またはＳ３の指令に基づいて、前述のようにディレイを有した２つのゲート信号（ＧｓおよびＧｃ）のパターンを算出し、例えば、ｕ１およびｕ２の指令信号を出力する。
以上のシーケンスにより、前述した低インバータ損失の効果を奏することができる。
【００５１】
図９は、通常幅動作時および狭幅動作時におけるｕ１およびｕ２の指令信号１１６〜１１９を示す図である。図９（ａ）が通常幅動作時で、図９（ｂ）が狭幅動作時である。
通常幅動作時では、図９（ａ）に示すように、タイミングディレイを有した２つの指令信号ｕ１およびｕ２がデュアルゲートＩＧＢＴを駆動する。一方、狭幅動作時では、図９（ｂ）に示すように、ｕ２はオフ状態を維持し、ｕ１のみにオン・オフのパターンを有した指令を出力する。このように、キャリア周波数演算部２３、変調波演算部２４およびベクトル制御演算部２５により算出されたオン指令幅に応じ、２つの指令信号を最適に変化させることが可能となる。
【実施例３】
【００５２】
図１０は、本発明の実施例３に係るインバータ装置３００の回路図である。
本実施例３も、先の実施例１および２と同様に、ＩＧＢＴに２つの独立制御が可能であるゲートを有するデュアルゲートＩＧＢＴを適用したインバータ装置である。回路構成において、実施例１と同様の構成要素には、同じ付番をしている。実施例１との相違点は、異常動作の検知機能をゲート駆動回路１２〜１７およびＰＷＭ制御演算部２２に設けた点にあり、その他の構成要素については実施例１と同様であるので、説明は省略する。
【００５３】
本実施例３は、異常な動作を検知するために、以下の構成を実施例１の回路構成に追加している。３相上下アームの各デュアルゲートＩＧＢＴ１〜６において同様の構成を追加しているので、デュアルゲートＩＧＢＴ１を例に採って説明する。デュアルゲートＩＧＢＴ１の導通・非導通のタイミングを制御するスイッチングゲート（Ｇｓ）端子７の信号線をゲート駆動回路１２内部のレベル変換部２７で受け、ＰＷＭインバータ制御装置２１内のＰＷＭ制御演算部２２へ戻すフィードバック信号線２８を設ける。このフィードバック信号線２８は、デュアルゲートＩＧＢＴ１のＧｓ端子７の端子電圧を検知することによりＧｓ端子７における動作信号をセンスし、Ｇｓのオン・オフ動作の情報をフィードバック信号としてＰＷＭ制御演算部２２へ通知する。プログラム可能な集積回路（例えば、ゲートアレイ）から構成されるＰＷＭ制御演算部２２は、ＰＷＭ指令とフィードバック信号とを比較して、ＰＷＭ指令に対するフィードバック信号の相異を判断し、異なっていればアラームを発する機能やオン指令を遮断してオフ指令を発する機能を有する。
【００５４】
次に、実施例１で説明した効果に加え、本実施例３が奏する効果を説明する。図１１は、本実施例３におけるフィードバック（ＦＢ）信号および異常検知信号をゲート制御信号と共に示す図である。
【００５５】
フィードバック信号線２８が、制御されたＧｓ信号と同一のオン・オフ動作のタイミングに関する情報をフィードバック信号として通知することから、ＰＷＭ制御演算部２２は、ＰＷＭ指令とフィードバック信号とを比較して、ＰＷＭ指令に対するフィードバック信号の相異を判断することができる。したがって、ＰＷＭ指令に対して、デュアルゲートＩＧＢＴがＰＷＭ指令と異なる動作をした際に、警告信号等をＰＷＭ制御演算部２２から発することが可能となる。
【００５６】
例えば、図１１に示すように、ＰＷＭ信号９０がオフの指令をデュアルゲートＩＧＢＴに与えている間に、何らかの原因によりデュアルゲートＩＧＢＴが自らのＧｓ端子を介して誤オン動作１３０して導通した際に、フィードバック（ＦＢ）信号１２８を受けたＰＷＭ制御演算部２２は、ＰＷＭ指令９０との比較によって異常を検知できる。この機能により、誤オン動作による上下アーム短絡によってデュアルゲートＩＧＢＴ素子が破壊し得る事態が発生することを、異常検知信号１２９に基づいてＰＷＭ指令を再設定することで防止することができる。例えば、ＰＷＭ制御演算部２２は、異常を検知したデュアルゲートＩＧＢＴおよび該異常を検知したデュアルゲートＩＧＢＴと対になって上下アームを構成する他方のデュアルゲートＩＧＢＴに対して、それぞれのＧｓ信号およびＧｃ信号に対するＰＷＭ指令を非導通指令に再設定する。
また、本実施例３におけるフィードバック（ＦＢ）信号１２８は、インバータ装置内部の故障検知にも有効な情報源となる。
【００５７】
以上では、本実施例３として、実施例１の回路構成に対して、Ｇｓ端子７からの信号線とフィードバック信号線２８を設けるようにしたが、実施例２の回路構成に対して、これらの信号線を設けるようにしてもよい。
【実施例４】
【００５８】
図１２は、本発明の実施例４に係るインバータ装置４００の回路図である。
本実施例４も、先の実施例１から３と同様に、ＩＧＢＴに２つの独立制御が可能であるゲートを有するデュアルゲートＩＧＢＴを適用したインバータ装置である。本実施例４の回路構成は、実施例２の回路構成をベースとするもので、すなわち、実施例１とは異なり、ＰＷＭ信号変換部２０は、ゲート駆動回路１２〜１７を構成する基板には存在せず、ＰＷＭ制御演算部２２に内蔵され、また、実施例３に倣って、３相上下アームの各デュアルゲートＩＧＢＴ１〜６において、デュアルゲートＩＧＢＴの導通・非導通のタイミングを制御するスイッチングゲート（Ｇｓ）端子７の端子電圧を検知する信号線を設け、さらに追加して、キャリア制御ゲート（Ｇｃ）端子８の端子電圧を検知する信号線も設けたものである（ここでは、デュアルゲートＩＧＢＴ１を例に採って説明）。
【００５９】
具体的には、ゲート駆動回路１２の内部にレベル変換部２７および２９を設け、ＰＷＭインバータ制御装置２１の内部のＰＷＭ制御演算部２２へ戻すフィードバック信号線２８および３０を設けたものである。フィードバック信号線２８および３０は、デュアルゲートＩＧＢＴ１のＧｓ端子７の端子電圧およびＧｃ端子８の端子電圧それぞれを検知し、Ｇｓ信号およびＧｃ信号それぞれと同一のオン・オフ動作の情報をフィードバック信号として通知する。また、プログラム可能な集積回路（例えば、ゲートアレイ）から構成されるＰＷＭ制御演算部２２は、ＰＷＭ指令に対するフィードバック信号の相異を判断し、異なっていればアラームを発する機能やオン指令を遮断してオフ指令を発する機能を有する。
【００６０】
次に、実施例２で説明した効果に加え、本実施例４が奏する効果を説明する。図１３および１４は、本実施例４におけるフィードバック（ＦＢ）信号および異常検知信号をゲート制御信号と共に示す図である。
フィードバック信号線２８が、Ｇｓ信号と同一のオン・オフ動作のタイミングに関する情報をフィードバック信号として通知することから、ＰＷＭ制御演算部２２は、ＰＷＭ指令に対するフィードバック信号（デュアルゲートＩＧＢＴの導通・非導通の動作）の相異を判断することができる。また同様に、フィードバック信号線３０が、Ｇｃ信号と同一のオン・オフ動作のタイミングに関する情報をフィードバック信号として通知することから、ＰＷＭ制御演算部２２は、ＰＷＭ指令に対するフィードバック信号（Ｇｃ信号による動作）の相異を判断することができる。したがって、ＰＷＭ指令に対して、デュアルゲートＩＧＢＴのＧｓ信号およびＧｃ信号がＰＷＭ指令と異なる動作をした際に、警告信号をＰＷＭ制御演算部２２から発することが可能となる。
【００６１】
例えば、図１３に示すように、ＰＷＭ＿ｕ１信号１１６がオフの指令をデュアルゲートＩＧＢＴにＧｓ信号９１として与えている間に、何らかの原因によりデュアルゲートＩＧＢＴが自らのＧｓ端子を介して誤オン動作１３０して導通した際に、フィードバック信号線２８を介してフィードバック信号ＦＢ＿ｕ１信号１３１を受けたＰＷＭ制御演算部２２は、ＰＷＭ指令（ＰＷＭ＿ｕ１信号１１６）との比較によって異常を検知できる。
【００６２】
また例えば、図１４に示すように、ＰＷＭ＿ｕ２信号１１７がオフの指令をデュアルゲートＩＧＢＴにＧｃ信号９２として与えている間に、何らかの原因によりデュアルゲートＩＧＢＴが自らのＧｃ端子を介して誤オン動作１３０をした際に、フィードバック信号線３０を介してフィードバック信号ＦＢ＿ｕ２信号１３２を受けたＰＷＭ制御演算部２２は、ＰＷＭ指令（ＰＷＭ＿ｕ２信号１１７）との比較によって異常を検知できる。
【００６３】
以上の機能により、デュアルゲートＩＧＢＴのＧｓ信号またはＧｃ信号から誤オン動作による上下アーム短絡によってＩＧＢＴ素子が破壊し得る事態が発生することを、異常検知信号１２９に基づいてＰＷＭ指令を再設定することで防止することができる。例えば、ＰＷＭ制御演算部２２は、異常を検知したデュアルゲートＩＧＢＴおよび該異常を検知したデュアルゲートＩＧＢＴと対になって上下アームを構成する他方のデュアルゲートＩＧＢＴに対して、それぞれのＧｓ信号およびＧｃ信号に対するＰＷＭ指令を非導通指令に再設定する。
また、本実施例４における各フィードバック信号は、インバータ装置内部の故障検知にも有効な情報源となる。
【００６４】
以上では、本実施例４として、実施例２の回路構成に対して、Ｇｓ端子７およびＧｃ端子８からの各信号線とフィードバック信号線２８およびフィードバック信号線２９を設けるようにしたが、実施例１の回路構成に対して、これらの信号線を設けるようにしてもよい。
【実施例５】
【００６５】
図１５は、本発明の実施例５に係るインバータ装置５００の回路図である。
本実施例５は、先の実施例１から４と同様に、ＩＧＢＴに２つの独立制御が可能であるゲートを有するデュアルゲートＩＧＢＴを適用したインバータ装置であるところ、デュアルゲートＩＧＢＴと逆並列に接続するダイオードとして、半導体基体にＳｉＣ（炭化ケイ素、シリコンカーバイド）を用いたショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）を採用した点が先の実施例１〜４と異なるものである。
【００６６】
図１５に示す回路構成は、前述のショットキーバリアダイオードの相違を除くと、先の実施例１の回路構成とその動作態様も含めて同様であるので、説明は省略する。また、本実施例５の回路構成については、先の実施例１の回路構成に拘束されるものではなく、先の実施例２から４それぞれの回路構成としてもよい。
【００６７】
次に、先の実施例１から４で説明した効果に加え、本実施例５が奏する効果を説明する。インバータ動作により発生するインバータ装置内の電力損失は、前述したＩＧＢＴの導通損失、ターンオフ損失およびターンオン損失に加え、逆並列に接続したダイオードのリカバリー損失および導通損失により構成される。ダイオードの対アームに配置されたＩＧＢＴがターンオンスイッチングすることで、ダイオードは順方向に通流した状態から逆阻止状態に推移し、リカバリー電流と呼ぶ順方向電流とは逆方向の電流が一時的に通流する。
【００６８】
ここで、リカバリー損失とは、このリカバリー電流と印加される逆方向電圧から、電流・電圧積により発生する電力損失である。このリカバリー電流は、ダイオードの導通状態におけるキャリアに依存し、キャリアが正孔と電子の両者から構成されるｐｎダイオードでは、伝導度変調に寄与したキャリアが消滅するまでに時間を要するため、リカバリー電流が大きくなるが、ショットキーバリアダイオードは、キャリアが電子もしくは正孔の一方から構成されるため、逆阻止状態となった際に即座にキャリアが消滅し、リカバリー電流が小さくなる特長がある。特に、半導体基体にＳｉＣを適用したＳｉＣ−ＳＢＤは、高耐圧な性能も併せ持つ。
【００６９】
したがって、インバータ装置５００として、ＳｉＣ−ＳＢＤ３１とデュアルゲートＩＧＢＴ１を組みわせた本実施例５は、ターンオフ損失とターンオン損失に加え、リカバリー損失も小さくすることができ、さらに低損失なインバータ装置を提供できることになる。
【００７０】
以上、先の実施例１から５において説明したとおり、本発明を適用することにより、低電力損失でかつ低ノイズな交流出力を得ることができるインバータ装置を提供することができ、また併せて、短いパルスでも動作可能な高品質な交流正弦波を維持でき、さらに、異常な動作を検知し安全性を確保できる高信頼性も実現可能である。
【符号の説明】
【００７１】
１…Ｕ相上アームのデュアルゲートＩＧＢＴ、２…Ｕ相下アームのデュアルゲートＩＧＢＴ、３…Ｖ相上アームのデュアルゲートＩＧＢＴ、４…Ｖ相下アームのデュアルゲートＩＧＢＴ、５…Ｗ相上アームのデュアルゲートＩＧＢＴ、６…Ｗ相下アームのデュアルゲートＩＧＢＴ、７…スイッチングゲート（Ｇｓ）、８…キャリア制御ゲート（Ｇｃ）、９…ダイオード、１０…３相の誘導性負荷（モータ）、１１…電源電圧、１２…Ｕ相上アームのゲート駆動回路、１３…Ｕ相下アームのゲート駆動回路、１４…Ｖ相上アームのゲート駆動回路、１５…Ｖ相下アームのゲート駆動回路、１６…Ｗ相上アームのゲート駆動回路、１７…Ｗ相下アームのゲート駆動回路、１８…Ｇｓ駆動用出力バッファ、１９…Ｇｃ駆動用出力バッファ、２０…ＰＷＭ信号変換部、２１…ＰＷＭインバータ制御装置、２２…ＰＷＭ制御演算部、２３…キャリア周波数演算部、２４…変調波演算部、２５…ベクトル制御演算部、２６…エミッタ端子、２７…Ｇｓレベル変換部、２８…Ｇｓフィードバック信号線、２９…Ｇｃレベル変換部、３０…Ｇｃフィードバック信号線、３１…ＳｉＣのショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）、４０…ダイオード、４１…Ｕ相上アームのＩＧＢＴ（従来のシングルゲート型）、４２…Ｕ相下アームのＩＧＢＴ（従来のシングルゲート型）、４３…Ｖ相上アームのＩＧＢＴ（従来のシングルゲート型）、４４…Ｖ相下アームのＩＧＢＴ（従来のシングルゲート型）、４５…Ｗ相上アームのＩＧＢＴ（従来のシングルゲート型）、４６…Ｗ相下アームのＩＧＢＴ（従来のシングルゲート型）、４７…ゲート、４８…Ｕ相上アームのゲート駆動回路、４９…Ｕ相下アームのゲート駆動回路、５０…Ｖ相上アームのゲート駆動回路、５１…Ｖ相下アームのゲート駆動回路、５２…Ｗ相上アームのゲート駆動回路、５３…Ｗ相下アームのゲート駆動回路、５４…ＰＷＭ回路、５５…電流センサ、５６…変調波（出力したい周波数の正弦波）、５７…キャリア波（３角波信号）、５８…ＰＷＭ波形、５９…Ｕ相のゲート信号、６０…Ｖ相のゲート信号、６１…Ｗ相のゲート信号、６２…Ｕ−Ｖ線間電圧、６３…Ｖ−Ｗ線間電圧、６４…Ｗ−Ｕ線間電圧、６５…Ｕ相電流、６６…Ｖ相電流、６７…Ｗ相電流、６８…ゲート信号、６９…電圧、７０…電流、７１…電流・電圧積、７２…導通時、７３…非導通時、７４…ＩＧＢＴの閾値電圧、７５…電源電圧、７６…従来ＩＧＢＴのコレクタ・エミッタ間電圧、７７…従来ＩＧＢＴのコレクタ電流、７８…従来ＩＧＢＴの電流・電圧積、７９…デュアルゲートＩＧＢＴ、８０…第１のゲート端子、８１…第２のゲート端子、８２…コレクタ端子、８３…エミッタ端子、８４…第１のゲートにオン信号を与え、第２のゲートにオフ信号を与えた場合のキャリア濃度分布、８５…第１のゲートと第２のゲートにオン信号を与えた場合のキャリア濃度分布、８６…デュアルゲートＩＧＢＴのコレクタ・エミッタ間電圧、８７…デュアルゲートＩＧＢＴのコレクタ電流、８８…デュアルゲートＩＧＢＴの電流・電圧積、９０…上アームＰＷＭ信号、９１…上アームＧｓ信号、９２…上アームＧｃ信号、９３…下アームＰＷＭ信号、９４…下アームＧｓ信号、９５…下アームＧｃ信号、９６…ＰＷＭ信号の導通指令期間、９７…Ｇｓ信号の導通指令期間、９８…Ｇｃ信号の導通指令期間、９９…ターンオンディレイ期間、１００…実施例１に係るインバータ装置、１０１…ターンオフディレイ期間、１０２…非ラップ期間、１０３…ターンオフスイッチング時の電圧、電流波形、１０４…ターンオンスイッチング時の電圧、電流波形、１０５…シングルゲート型ＩＧＢＴ（従来）を適用したインバータ装置、１０６…デュアルゲートＩＧＢＴ（本発明）を適用したインバータ装置、１０７…導通損失、１０８…ターンオフスイッチング損失、１０９…ターンオンスイッチング損失、１１０…本発明を適用したＰＷＭ信号、Ｇｓ信号、Ｇｃ信号、導通／非導通期間、１１１…本発明を適用しないＰＷＭ信号、Ｇｓ信号、Ｇｃ信号、導通／非導通期間、１１２…本発明を適用したＧｓ信号、１１３…変調波（インバータのターゲット波形）、１１４…本発明を適用した出力電流波形、１１６…上アームＰＷＭ＿ｕ１信号、１１７…上アームＰＷＭ＿ｕ２信号、１１８…下アームＰＷＭ＿ｘ１信号、１１９…下アームＰＷＭ＿ｘ２信号、１２０…上アームＰＷＭ＿ｕ１信号の導通指令期間、１２１…上アームＰＷＭ＿ｕ２信号の導通指令期間、１２２…ＰＷＭ指令パルス幅算出、１２３…片側通流（Ｇｃオフ）指令、１２４…Ｇｓ，Ｇｃパターン算出、１２５…ＰＷＭ＿ｕ１，ＰＷＭ＿ｕ２信号指令、１２６…狭幅オンパルス幅、１２７…非導通指令、１２８…フィードバック信号、１２９…異常検知信号、１３０…デュアルゲートＩＧＢＴの誤オン動作、１３１…上アームフィードバック＿ｕ１信号、１３２…上アームフィードバック＿ｕ２信号、１３３…正常／異常動作信号、１４０…導通損失、１４１…従来ＩＧＢＴのターンオフスイッチング損失、１４２…デュアルゲートＩＧＢＴのターンオフスイッチング損失、１４３…第２のゲート信号、１５２…本発明を適用しないＧｓ信号、１５４…本発明を適用しないインバータの出力電流波形、２００…実施例２に係るインバータ装置、３００…実施例３に係るインバータ装置、４００…実施例４に係るインバータ装置、５００…実施例５に係るインバータ装置、６００…従来のインバータ装置
【図１】
2019161720.tif 000003
【図２】
2019161720.tif 000004
【図３】
2019161720.tif 000005
【図４】
2019161720.tif 000006
【図５】
2019161720.tif 000007
【図６】
2019161720.tif 000008
【図７】
2019161720.tif 000009
【図８】
2019161720.tif 000010
【図９】
2019161720.tif 000011
【図１０】
2019161720.tif 000012
【図１１】
2019161720.tif 000013
【図１２】
2019161720.tif 000014
【図１３】
2019161720.tif 000015
【図１４】
2019161720.tif 000016
【図１５】
2019161720.tif 000017
【図１６】
2019161720.tif 000018
【図１７】
2019161720.tif 000019
【図１８】
2019161720.tif 000020
【図１９】
2019161720.tif 000021