(57)【要約】【課題】半導体装置を効率的に製造する。【解決手段】一実施の形態に係る半導体装置の製造方法では、半導体ウエハＷＨ１に形成された複数の外部端子の接合強度を評価する工程を含んでいる。半導体ウエハＷＨ１は、複数の半導体チップの取得予定領域であるチップ形成領域（第１領域）ＲＣと、破壊試験の対象となる外部端子が形成された複数の破壊試験領域（第２領域）ＲＤと、を有している。また、平面視において、複数の破壊試験領域ＲＤのそれぞれは、チップ形成領域ＲＣより半導体ウエハＷＨ１の外縁に近い位置にある。【選択図】図６
2019057616.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）複数の半導体チップの取得予定領域である複数のチップ領域、および隣り合うチップ領域の間にある切断領域を含む第１領域と、前記第１領域とは異なる位置にある複数の第２領域と、を有する半導体ウエハを準備する工程と、
（ｂ）前記（ａ）工程の後、前記第１領域に複数の第１外部端子を形成し、かつ、前記複数の第２領域のそれぞれに複数の第２外部端子を形成する工程と、
（ｃ）前記（ｂ）工程の後、前記複数の第２外部端子に対して破壊試験を行うことにより、前記複数の第１外部端子の接合強度を評価する工程と、
を含み、
前記（ａ）工程で準備する前記半導体ウエハの前記第１領域および前記複数の第２領域のそれぞれは、
主面と、
前記主面の一部分を有する電極パッドと、
前記主面上に形成され、前記電極パッドの一部分を露出させる第１開口部を備える第１絶縁膜と、
前記第１開口部において前記電極パッドに接続されるコンタクト部、平面視において前記電極パッドとは異なる位置に配置されるランド部、および前記コンタクト部と前記ランド部とを連結する配線部を備える再配線と、
前記再配線の前記コンタクト部および前記配線部を覆い、かつ前記再配線の前記ランド部が露出するように前記第１絶縁膜上に形成された第２絶縁膜と、
を有し、
平面視において、前記半導体ウエハの前記複数の第２領域のそれぞれは、前記半導体ウエハの外縁と前記第１領域との間にある、半導体装置の製造方法。
【請求項２】
請求項１において、
（ｄ）前記（ｃ）工程の後、前記複数の第１外部端子のそれぞれに検査端子を接触させ、前記第１領域に形成された回路の電気的試験を行う工程、をさらに含む、半導体装置の製造方法。
【請求項３】
請求項１において、
前記（ｃ）工程では、複数の前記半導体ウエハのそれぞれに対して前記破壊試験が行われ、
前記複数の半導体ウエハのそれぞれが有する前記複数の第２領域のそれぞれは、互いに同じ位置にある、半導体装置の製造方法。
【請求項４】
請求項１において、
前記（ｂ）工程では、前記複数のチップ領域のそれぞれに、第１の配列パターンで前記複数の第１外部端子が形成され、かつ、前記複数の第２領域のそれぞれに、前記第１の配列パターンとは異なる配列パターンで前記複数の第２外部端子が形成される、半導体装置の製造方法。
【請求項５】
請求項４において、
前記複数の第２領域のそれぞれに前記複数の第２外部端子が形成される配列パターンは、互いに異なる、半導体装置の製造方法。
【請求項６】
請求項４において、
前記複数の第２領域には、第２領域が含まれ、
第１方向における前記第２領域の幅は、前記第１方向における前記複数のチップ領域のそれぞれの幅より短く、かつ、１ｍｍ以上であり、
前記第１方向と交差する第２方向における前記第２領域の幅は、１ｍｍ以上である、半導体装置の製造方法。
【請求項７】
請求項６において、
前記第１方向と交差する前記第２方向における前記第２領域の幅は、前記第２方向における前記複数のチップ領域のそれぞれの幅と同じである、半導体装置の製造方法。
【請求項８】
請求項４において、
前記複数の第２領域のそれぞれにおいて、前記複数の第２外部端子は、第１方向に沿って複数列で配列され、かつ、前記第１方向と交差する第２方向に沿って複数列で配列される、半導体装置の製造方法。
【請求項９】
請求項４において、
前記（ｃ）工程は、前記半導体ウエハにおける前記第２領域の位置を目視で確認し、前記破壊試験を行うツールと前記半導体ウエハとの位置合わせを行う工程を含む、半導体装置の製造方法。
【請求項１０】
請求項１において、
前記複数の第２領域は、第３領域と、第１方向において前記第１領域を介して前記第３領域の反対側にある第４領域と、前記第１方向において前記第３領域と前記第４領域との間で、かつ、前記第１方向と交差する第２方向において前記半導体ウエハの外縁と前記第１領域との間にある第５領域と、前記第２方向において前記第１領域を介して前記第４領域の反対側にある第６領域と、を含む、半導体装置の製造方法。
【請求項１１】
請求項１において、
前記（ｃ）工程では、前記複数の第２領域のそれぞれにおいて、前記複数の第２外部端子のうち複数個に対して前記破壊試験が施される、半導体装置の製造方法。
【請求項１２】
請求項１において、
前記（ｃ）工程では、前記複数の第２領域のそれぞれにおいて、前記複数の第２外部端子にツールを、順次、押し当てて破壊し、破壊強度を測定する、半導体装置の製造方法。
【請求項１３】
請求項１において、
前記（ｂ）工程は、前記半導体ウエハの前記第１領域および前記複数の第２領域を一括して覆うマスクを前記半導体ウエハの前記第２絶縁膜上に配置する工程を含み、
前記マスクは、前記第１領域にある前記再配線の前記ランド部と重なる複数の第２開口部および前記複数の第２領域にある前記再配線の前記ランド部と重なる複数の第３開口部を有し、
前記（ｂ）工程では、前記複数の第１外部端子および前記複数の第２外部端子が、それぞれ一括して形成される、半導体装置の製造方法。
【請求項１４】
請求項１３において、
前記（ｂ）工程では、半田からなる複数のボールを前記マスクの前記複数の第２開口部内および前記複数の第３開口部内に配置する工程が含まれる、半導体装置の製造方法。
【請求項１５】
請求項１３において、
前記（ｂ）工程では、半田成分を含む半田ペーストを前記マスクの前記複数の第２開口部内および前記複数の第３開口部内に塗布する工程が含まれる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、半導体ウエハ上に接合された外部端子の接合強度を評価する工程を含む半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
パッドの形成層の上層にさらに配線層を形成し、平面視においてパッドと異なる位置に半田から成る外部端子を形成する技術がある。また、半導体装置のパッケージ基板に形成された半田ボールの接合強度を評価する方法として、シェアツールを利用して破壊試験を行う方法がある（例えば、特許文献１（特開２００２―２２６５０号公報）参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２―２２６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体ウエハが複数の半導体チップに個片化される前に、半導体ウエハ上に半田ボールなどの外部端子が接合される場合、複数の外部端子は、一括して形成される。このため、半導体ウエハ上に接合された多数の外部端子のうちの一部に対して接合強度を評価することにより、半導体ウエハ上に形成された多数の外部端子の接合強度を推定することができる。
【０００５】
しかし、外部端子の接合強度の評価方法として、破壊試験を採用する場合、試験対象の外部端子を含む半導体チップは製品化することができない。破壊試験の前に電気的試験を行い、電気的試験で不良と判定された半導体チップの外部端子に対して破壊試験を実施する方法も考えられる。しかし、この方法の場合、電気的試験の結果に応じて破壊試験を行う半導体チップの位置が変化するので、半導体ウエハと破壊試験用のツールとを位置合わせする作業が煩雑になる。そこで、本願発明者らは、外部端子の接合強度を評価する工程を、効率的に実施する方法について検討した。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態による半導体装置の製造方法では、破壊試験に供される半導体ウエハは、半導体チップの取得予定領域であるチップ形成領域と、破壊試験の対象となる外部端子が形成された破壊試験領域と、を有している。また、平面視において、上記破壊試験領域は、上記チップ形成領域より上記半導体ウエハの外縁に近い位置にある。
【発明の効果】
【０００８】
上記一実施の形態によれば、半導体装置を効率的に製造することができる。
【図面の簡単な説明】
【０００９】
【図１】一実施の形態である半導体装置の実装面側の平面図である。
【図２】図１のＡ−Ａ線の断面図である。
【図３】図１に示すＢ部の拡大平面図である。
【図４】図３のＡ−Ａ線の拡大断面図である。
【図５】図１に示す半導体装置の製造工程フローの一例を示す説明図である。
【図６】図５に示すウエハ準備工程で準備する半導体ウエハの平面図である。
【図７】図６のＡ部の拡大平面図である。
【図８】図７のＡ−Ａ線に沿った拡大断面図である。
【図９】図４に対応する断面において、パッドを覆う絶縁膜を形成した状態を示す拡大断面図である。
【図１０】図９に示す絶縁膜に開口部を形成した状態を示す拡大断面図である。
【図１１】図１０に示す絶縁膜上に再配線を形成した状態を示す拡大断面図である。
【図１２】図１１に示す再配線を絶縁膜で覆った状態を示す拡大断面図である。
【図１３】図５に示す第２開口部形成工程で、再配線のランド部上に開口部を形成した状態を示す拡大断面図である。
【図１４】図１３に示す再配線のランド部上の開口部に導電膜を形成した状態を示す拡大断面図である。
【図１５】図５に示す外部端子形成工程で、半導体ウエハの再配線層上に複数の外部端子を形成した状態を示す拡大平面図である。
【図１６】外部端子形成工程のフローを模式的に示す断面図である。
【図１７】図５に示す接合強度評価工程において、破壊試験領域に形成された端子にシェアツールを押し付ける様子を模式的に示す拡大断面図である。
【図１８】図５に示す電気的試験工程において、半導体ウエハ上に形成されたパッドと検査用端子とを電気的に接続した状態を模式的に示す拡大断面図である。
【図１９】図６に対する変形例である半導体ウエハを示す平面図である。
【図２０】図１６に対する変形例である外部端子形成工程のフローを模式的に示す断面図である。
【発明を実施するための形態】
【００１０】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１１】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、Ｃｕ層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１２】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１３】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１４】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１５】
＜半導体装置の構造＞
まず、本実施の形態の半導体装置の構造について説明する。図１は、本実施の形態の半導体装置の実装面側の平面図である。図２は、図１のＡ−Ａ線の断面図である。図３は、図１に示すＢ部の拡大平面図である。また、図４は、図３のＡ−Ａ線の拡大断面図である。図３では、パッド１１、および再配線２１を点線で示している。
【００１６】
本実施の形態では半導体チップ上に再配線層を形成することにより、平面視において、半導体チップの電極パッドとは異なる位置に端子を設ける、再配線技術を適用した半導体装置について説明する。この一例として、ＷＰＰ（Wafer Process Package）、またはＷＬＰ（Wafer Level Package）と呼称される半導体パッケージを取り上げて説明する。
【００１７】
図１に示す半導体装置ＰＡＣ１は、主面ＰＭＳｔと、主面ＰＭＳｔの反対側の主面ＰＭＳｂ（図２参照）を有する。平面視において、主面ＰＭＳｔは、四辺形を成す。詳しくは、主面ＰＭＳｔは、Ｘ方向に延びる辺ＰＳ１、辺ＰＳ１の反対側の辺ＰＳ２、Ｘ方向に交差するＹ方向に延びる辺ＰＳ３、および辺ＰＳ３の反対側の辺ＰＳ４を備える。平面視において、辺ＰＳ１は辺ＰＳ３および辺ＰＳ４のそれぞれと交差し、辺ＰＳ２は辺ＰＳ３および辺ＰＳ４のそれぞれと交差する。
【００１８】
また、半導体装置ＰＡＣ１は、主面ＰＭＳｔ上に配列される複数の端子（外部端子、突起電極、半田ボール）ＳＢを有する。端子ＳＢは、主面ＰＭＳｔの上方に突出する突起電極である。本実施の形態の場合、複数の端子ＳＢのそれぞれは、略球形に成形された半田材料から成る半田ボールである。なお、半導体装置ＰＡＣ１では、端子ＳＢの一例として半田ボールを取り上げて説明するが、端子ＳＢの構造には、種々の変形例がある。例えば、メッキ法、あるいはディスペンス法で形成された半田膜であっても良い。あるいは、柱状に形成された柱状導体（ピラーバンプ）を用いても良い。柱状導体の場合、例えば銅（Ｃｕ）を主要成分とする柱状導体の先端に、半田層が積層される。また、図１に示す例では、複数の端子ＳＢは、Ｘ方向およびＹ方向に沿って配列されている。半導体装置ＰＡＣ１のように、主面ＰＭＳｔ上に複数の外部端子が配列されている半導体装置は、エリアアレイ型の半導体装置と呼ばれる。エリアアレイ型の半導体装置は、主面ＰＭＳｔが図示しない実装基板の実装面と対向した状態で実装される。この場合、半導体装置の実装面積が低減でき、かつ、端子数を増加させることができる。
【００１９】
また、図２に示すように、半導体装置ＰＡＣ１は、半導体チップ１０と半導体チップ１０上に形成された再配線部２０と、を有する。半導体チップ１０は、例えばトランジスタやダイオードなどの複数の半導体素子、および複数の半導体素子に電気的に接続される複数のパッド１１（図４参照）を備える。再配線部２０は、複数の端子ＳＢと半導体チップ１０との間に配置され、半導体チップ１０と端子ＳＢとを電気的に接続する、再配線２１（図４参照）を備える。再配線部２０を有する半導体装置ＰＡＣ１は、平面視において、半導体チップ１０のパッド１１と異なる位置に端子ＳＢを配置することができる。
【００２０】
図４に示す半導体チップ１０は、例えばシリコン（Ｓｉ）などの半導体材料からなる半導体基板１２を有する。半導体基板１２は、半導体チップ１０および半導体装置ＰＡＣ１の基材である。また、半導体基板１２は、半導体素子形成面（主面）１２ｔを有し、半導体素子形成面１２ｔに上記した複数の半導体素子が形成されている。図４では図示を省略したが、半導体基板１２は半導体素子形成面１２ｔの反対側にも主面を有している。半導体素子形成面１２ｔの反対側の主面は図２に示す主面ＰＭＳｂと同一面である。
【００２１】
また、半導体素子形成面１２ｔ上には、配線層（チップ配線層）１３が積層される。配線層１３は、パッド形成面である主面（電極パッド形成面）１３ｔを有し、主面１３ｔ上に半導体チップ１０の複数のパッド（電極パッド、アルミパッド）１１が形成される。配線層１３は、半導体基板１２の半導体素子とパッド１１とを電気的に接続する配線を備える。言い換えれば、パッド１１は、配線層１３を介して半導体素子と電気的に接続されている。配線層１３に形成された配線は、例えば銅（Ｃｕ）などの導電性材料から成る。また、配線層１３は複数の配線を有し、複数の配線のそれぞれは無機材料から成る絶縁層に埋め込まれ、互いに絶縁されている。なお、配線層１３は一層には限定されず、複数層の配線層１３が積層されていても良い。
【００２２】
配線層１３の主面１３ｔ上に形成される複数のパッド１１のそれぞれは、アルミニウムから成る。また、主面１３ｔ上には、絶縁膜１４が形成されている。絶縁膜１４は、半導体チップ１０の（配線層１３の）主面１３ｔ側を保護するパッシベーション膜である。絶縁膜１４は、無機材料から成る無機膜である。無機膜から成る絶縁膜１４の例としては、例えば、酸化珪素膜（ＳｉＯ２膜）、窒化珪素膜（ＳｉＮ膜）、あるいはこれらの積層膜などを例示することができる。
【００２３】
また、絶縁膜１４は、パッド１１の一部を露出させる開口部を有する。複数のパッド１１のそれぞれは、絶縁膜１４の開口部において、一部分が絶縁膜１４から露出し、かつ他の部分は絶縁膜１４に覆われている。
【００２４】
また、図３に示すように、複数のパッド１１は、主面ＰＭＳｔの周縁の辺に沿って配置されている。図３に示す例では、複数のパッド１１は、辺ＰＳ１に沿って配列されている。図示は省略するが、半導体装置ＰＡＣ１の場合、図１に示す辺ＰＳ２、ＰＳ３、およびＰＳ４のそれぞれに沿って複数のパッド１１（図３参照）が配列されている。ただし、図１に示す辺ＰＳ１、ＰＳ２、ＰＳ３、およびＰＳ４のうち、一部の辺に沿ってパッド１１が配置されていても良い。
【００２５】
トランジスタやダイオードなどの半導体素子により構成される主要な回路は、平面視において主面ＰＭＳｔの中央領域に配置される。一方、複数のパッド１１を含む入出力回路は、主面ＰＭＳｔの周辺領域に配置される。また、半導体装置ＰＡＣ１の場合、複数の端子ＳＢのそれぞれは、平面視において、複数のパッド１１より内側の領域に配列されている。ただし、変形例として複数の端子ＳＢの一部が、パッド１１と重なる位置、あるいはパッド１１より外側の位置に配置される場合もある。
【００２６】
図４に示すように、端子ＳＢとパッド１１とは、再配線部２０の再配線２１を介して電気的に接続される。再配線部２０は、絶縁膜１４の上面（主面、表面）１４ｔ上に形成された絶縁膜（有機絶縁膜）２２を有する。また、再配線部２０は、絶縁膜２２上に形成された再配線２１を有する。また、再配線部２０は、絶縁膜２２上に形成され、再配線２１を覆う絶縁膜（有機絶縁膜）２３を有する。
【００２７】
再配線２１は、パッド１１に電気的に接続されるコンタクト部２１Ｃと、導電膜ＵＢＭを介して端子ＳＢに接続されるランド部２１Ｌと、コンタクト部２１Ｃとランド部２１Ｌとを接続する配線部２１Ｗと、を有する。なお、図示は省略するが、半導体装置ＰＡＣ１に対する変形例として、導電膜ＵＢＭを介さずに、ランド部２１Ｌが端子ＳＢと接続される半導体装置がある。
【００２８】
再配線２１は、例えば、絶縁膜２２上に形成されるシード層２１Ｓと、シード層２１Ｓ上に積層される導体層２１Ｍとで構成される。シード層２１Ｓは、有機絶縁膜である絶縁膜２２上に、例えばスパッタ法などにより形成される。また、導体層２１Ｍは、例えば銅（Ｃｕ）を主成分とする金属膜であって、例えばメッキ法によりシード層２１Ｓ上に選択的に形成されている。
【００２９】
また、絶縁膜２２は、再配線２１の下地層を構成する。無機材料から成る絶縁膜１４よりも誘電率が低い、有機材料から成る。本実施の形態では、絶縁膜２２は、例えば、ポリイミド樹脂から成る。絶縁膜２２として有機絶縁膜を用いることにより、再配線２１と配線層１３との間に形成される寄生容量を低減できる。また、絶縁膜２２の厚さ（絶縁膜２３との密着界面から絶縁膜１４との密着界面までの距離）は、３〜５μｍ程度である。
【００３０】
また、絶縁膜２２は、絶縁膜２２を厚さ方向に貫通する開口部２２Ｈを備える。開口部２２Ｈには、再配線２１のコンタクト部２１Ｃが埋め込まれている。また、開口部２２Ｈはパッド１１上に形成されている。パッド１１の一部分は、開口部２２Ｈにおいて絶縁膜２２から露出している。この構成により、コンタクト部２１Ｃとパッド１１とを電気的に接続することができる。
【００３１】
また、絶縁膜２３は、再配線２１を覆うように形成され、再配線２１を保護する保護膜として機能する。絶縁膜２３は、例えばポリイミド膜などの有機絶縁膜から成る。絶縁膜２３は、半導体装置ＰＡＣ１の主面ＰＭＳｔを持っている。絶縁膜２３を有機絶縁膜とすることにより、絶縁膜２２との密着性を向上させることができる。
【００３２】
また、絶縁膜２３は、絶縁膜２３を厚さ方向に貫通する開口部２３Ｈを備える。開口部２３Ｈには、導電膜ＵＢＭが埋め込まれている。また、開口部２３Ｈは再配線２１のランド部２１Ｌ上に形成されている。ランド部２１Ｌの一部分は、開口部２３Ｈにおいて絶縁膜２３から露出している。この構成により、導電膜ＵＢＭとランド部２１Ｌとを電気的に接続することができる。
【００３３】
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法について説明する。本セクションでは、半導体装置ＰＡＣ１の製造工程について、図５に示す製造工程フローに沿って説明する。図５は、図１に示す半導体装置の製造工程フローの一例を示す説明図である。図５に示す製造工程フローは、一例であって、種々の変形例がある。例えば、図５に示す各工程の途中に別の工程を実施しても良い。また例えば、以下で説明する技術思想を損なわない範囲で、工程の順序を入れ替えても良い。
【００３４】
＜ウエハ準備工程＞
本実施の形態の半導体装置の製造方法は、ウエハ準備工程を含む。ウエハ準備工程では、例えば、図６〜図８に示す半導体ウエハＷＨ１を準備する。図６は、図５に示すウエハ準備工程で準備する半導体ウエハの平面図である。図７は図６のＡ部の拡大平面図である。また、図８は、図７のＡ−Ａ線に沿った拡大断面図である。図６では、チップ形成領域（第１領域）ＲＣと破壊試験領域（第２領域）ＲＤとの区別を明示するため、チップ形成領域ＲＣにハッチングを付し、破壊試験領域ＲＤにドットパターンを付している。
【００３５】
図６に示す半導体ウエハＷＨ１は、略円形の平面形状を有する主面ＷＨｔを有している。半導体ウエハＷＨ１の主面ＷＨｔは図４に示す半導体チップ１０の絶縁膜１４の上面１４ｔに対応している。半導体ウエハＷＨ１は、複数の半導体チップ１０（図２参照）の取得領域であるチップ形成領域ＲＣ（図６において、ハッチングを付した領域全体）と、チップ形成領域ＲＣとは異なる位置にある複数の破壊試験領域ＲＤと、を有する。破壊試験領域ＲＤは、図５に示す接合強度評価工程において破壊試験を行う対象である外部端子が形成される予定領域である。接合強度評価工程における破壊試験の詳細は後述する。
【００３６】
半導体ウエハＷＨ１の半導体基板上に集積回路を形成する場合、平面視において、半導体ウエハＷＨ１の外縁を含む周縁部は、集積回路の構成部材を安定的に形成することが難しい。このため、半導体ウエハＷＨ１の外縁から内側に向かって数十μｍの範囲は、無効領域ＲＮＧになっている。破壊試験領域ＲＤは、無効領域ＲＮＧとチップ形成領域ＲＣとの間にある。言い換えれば、破壊試験領域ＲＤは、平面視に置いて無効領域ＲＮＧの内側にある有効領域ＲＧにある。このため、破壊試験領域ＲＤでは、チップ形成領域ＲＣと同程度の製造条件で集積回路の構成材料を形成することができる。
【００３７】
チップ形成領域ＲＣは、複数のチップ領域ＲＣｃを有し、複数のチップ領域ＲＣｃのそれぞれは、図２に示す半導体チップ１０に相当する。複数のチップ領域ＲＣｃには、それぞれ図４に示す半導体チップ１０が有する半導体素子、パッド１１、半導体基板１２、配線層１３、および絶縁膜１４がある。また、破壊試験領域ＲＤには、図４に示す半導体チップ１０が有する半導体素子、パッド１１、半導体基板１２、配線層１３、および絶縁膜１４がある。ただし、破壊試験領域ＲＤは有効領域ＲＧ内ではあるが、１個分のチップ領域ＲＣｃを取得することは難しい領域に形成されている。このため、破壊試験領域ＲＤには、図４に示す半導体チップ１０の一部分に相当する半導体素子、パッド１１、配線層１３、および絶縁膜１４が、半導体基板１２上に形成されている。
【００３８】
また、チップ形成領域ＲＣは、複数のチップ領域ＲＣｃの間に介在するスクラブ領域（切断領域）ＲＣｓを備えている。スクラブ領域ＲＣｓは、複数のチップ領域ＲＣｃのうち、隣り合うチップ領域ＲＣｃの間に形成されている。スクラブ領域ＲＣｓは、格子状に形成され、半導体ウエハＷＨ１の主面ＷＨｔ上を複数のチップ領域ＲＣｃに区画している。複数のチップ領域ＲＣｃのそれぞれは、図１に示す主面ＰＭＳｔの各辺に対応する辺ＰＳ１、ＰＳ２、ＰＳ３、およびＰＳ４を備える。すなわち、チップ領域ＲＣｃは、Ｘ方向に延びる辺ＰＳ１、辺ＰＳ１の反対側の辺ＰＳ２、Ｘ方向に交差するＹ方向に延びる辺ＰＳ３、および辺ＰＳ３の反対側の辺ＰＳ４を備える。また、図示は省略するが、スクラブ領域ＲＣｓに、複数の導体パターンが形成されていても良い。この導体パターンには、チップ領域ＲＣｃ内に形成される半導体素子などが正しく形成されているか否かを確認するための、ＴＥＧ（Test Element Group）が含まれる。
【００３９】
図６〜図８に示す半導体ウエハＷＨ１を準備するウエハ準備工程には、以下の工程が含まれる。なお、以下では、図６に示す複数のチップ領域ＲＣｃのそれぞれに金属パターンや絶縁膜などの構造物を形成する製造工程を順に説明する。ただし、ウエハ準備工程では、図６に示す複数のチップ領域ＲＣｃの他、複数の破壊試験領域ＲＤにおいても、チップ領域ＲＣｃと同様の手順で金属パターンや絶縁膜などの構造物が一括して形成される。
【００４０】
まず、ウエハ準備工程は、基材となる半導体基板１２（図４参照）を準備する半導体基板準備工程を含む。半導体基板１２は、略円形のウエハ（例えば、シリコンウエハ）である。半導体基板１２は、図６に示すチップ形成領域ＲＣ、半導体基板１２の外縁を含む無効領域ＲＮＧ、および無効領域ＲＮＧとチップ形成領域ＲＣとの間にある複数の破壊試験領域ＲＤを有する。チップ形成領域ＲＣは、複数のチップ領域ＲＣｃおよびスクラブ領域ＲＣｓを備えている。なお、図６に示すチップ領域ＲＣｃは、ダイシングされることにより半導体チップ１０（図２参照）が取得される予定領域であって、チップ領域ＲＣｃとスクラブ領域ＲＣｓとの境界が図６に示すように視認可能な状態で区画されていなくても良い。
【００４１】
また、ウエハ準備工程は、半導体基板準備工程の後、半導体基板１２の半導体素子形成面１２ｔ（図４参照）に複数の半導体素子を形成する半導体素子形成工程を含む。また、ウエハ準備工程は、半導体素子形成工程の後、半導体素子形成面１２ｔ（図４参照）上に、配線層（チップ配線層）１３（図４参照）を形成するチップ配線層形成工程を含む。配線層１３には、半導体素子と電気的に接続される配線と、隣り合う配線間を絶縁する絶縁層１３ｉ（図８参照）と、を有する。
【００４２】
また、ウエハ準備工程は、チップ配線層形成工程の後、図８に示すように、パッド形成面である配線層１３の主面１３ｔ上にパッド１１を形成するパッド形成工程を含む。パッド形成工程では、主成分としてアルミニウムを含む金属材料（アルミニウムやアルミニウム合金）から成る金属膜である、パッド１１を主面１３ｔ上に形成する。本願では、パッド１１の主要部を構成する金属膜のことを、アルミニウムから成る膜、またはアルミニウム膜と呼ぶが、アルミニウムから成る膜、またはアルミニウム膜には、アルミニウムのみから成る金属膜の他、アルミニウム合金膜も含む。また、変形例として、アルミニウム膜であるパッド１１と主面１３ｔとの間に、例えば窒化チタン（ＴｉＮ）や窒化クロム（ＣｒＮ）などのバリアメタル膜が介在しても良い。また、アルミニウム膜の上層（上面１１ｔ上）に、上記バリアメタル膜が形成されていても良い。
【００４３】
また、ウエハ準備工程は、パッド形成工程の後、配線層１３の主面１３ｔおよびパッド１１を覆うように保護膜としての絶縁膜１４を形成する保護膜形成工程を含む。保護膜形成工程では、例えば酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）などの無機絶縁材料から成る絶縁膜１４が形成される。絶縁膜１４は複数層の無機絶縁膜の積層膜であっても良い。保護膜形成工程では、複数のパッド１１の全体が絶縁膜１４により覆われる。
【００４４】
また、ウエハ準備工程は、保護膜形成工程の後、絶縁膜１４に複数の開口部１４Ｈを形成し、開口部１４Ｈにおいて複数のパッド１１のそれぞれの一部分を露出させる開口部形成工程を含む。パッド１１は、配線層１３の主面１３ｔと対向する下面（裏面）１１ｂと下面の反対側の上面（表面）１１ｔを有する。開口部形成工程では、パッド１１の上面１１ｔの一部分が露出する。ただし、パッド１１の上面の周縁部は、開口部１４Ｈと重ならない。言い換えれば、パッド１１の上面の周縁部は、開口部形成工程の後も絶縁膜１４に覆われている。また、開口部形成工程では、パッド１１のアルミニウム膜が露出する。
【００４５】
＜再配線部形成工程＞
また、本実施の形態の半導体装置の製造方法は、図５に示す再配線部形成工程を含む。図５に示す例では、ウエハ準備工程と再配線部形成工程とを別工程として示しているが、再配線部形成工程をウエハ準備工程の一部とすることもできる。
【００４６】
図５に示す再配線部形成工程には、以下の工程が含まれる。まず、再配線部形成工程は、図９に示すように、電気的試験工程の後、パッド１１を覆うように、絶縁膜２２を絶縁膜１４の上面１４ｔ上に形成する、第１絶縁膜形成工程を含む。図９は、図４に対応する断面において、パッドを覆う絶縁膜を形成した状態を示す拡大断面図である。
【００４７】
絶縁膜２２は、半導体ウエハＷＨ１の主面ＷＨｔに相当する絶縁膜１４の上面１４ｔ上およびパッド１１の上面１１ｔの全体を覆うように形成される。絶縁膜２２は、絶縁膜１４より誘電率が低い有機材料から成る。本実施の形態の場合、絶縁膜２２は、例えば、ポリイミド樹脂から成る。絶縁膜２２として有機絶縁膜を用いることにより、図４に示す再配線２１と配線層１３との間に形成される寄生容量を低減できる。
【００４８】
また、再配線部形成工程は、図１０に示すように、第１絶縁膜形成工程の後、パッド１１上面１１ｔの一部分が絶縁膜２２から露出するように、絶縁膜２２に開口部２２Ｈを形成する、第１開口部形成工程を含む。図１０は、図９に示す絶縁膜に開口部を形成した状態を示す拡大断面図である。
【００４９】
第１開口部形成工程では、パッド１１と外部端子である端子ＳＢ（図４参照）とを電気的に接続するため、パッド１１の上面１１ｔを絶縁膜２２から露出させる。開口部２２Ｈは、絶縁膜２２を厚さ方向に貫通するように形成される。パッド１１の上面１１ｔの一部分は、開口部２２Ｈの底面において、絶縁膜２２から露出する。
【００５０】
開口部２２Ｈは、例えばエッチングにより形成される。開口部２２Ｈの開口面積（詳しくは開口部２２Ｈの底部の開口面積）は、パッド１１の絶縁膜１４からの露出部分の平面積（言い換えれば、開口部１４Ｈの開口面積）より小さい。
【００５１】
また、再配線部形成工程は、図１１に示すように、第１開口部形成工程の後、再配線（導体パターン）２１を絶縁膜２２上に形成する、再配線形成工程を含む。図１１は、図１０に示す絶縁膜上に再配線を形成した状態を示す拡大断面図である。なお、再配線形成工程では、図１１に示すシード層２１Ｓを形成した後、シード層２１Ｓ上に導体層２１Ｍが形成される。図１１では、導体層２１Ｍが形成された後の状態を示している。
【００５２】
再配線形成工程では、まず、絶縁膜２２の上面２２ｔおよび開口部２２Ｈ内にシード層２１Ｓを形成する。シード層２１Ｓは、銅あるいはニッケルなどの導体薄膜であって、例えばスパッタ法により形成される。次に、シード層２１Ｓを覆うように図示しないレジスト膜を形成した後、レジスト膜をパターニングすることによりシード層２１Ｓの一部分（導体層２１Ｍを積層させる予定の部分）をレジスト膜から露出させる。次に、シード層２１Ｓのうちレジスト膜から露出した部分の上に導体層２１Ｍを積層する。導体層２１Ｍは例えば銅を主成分とする金属膜であって、例えば電解メッキ法により形成される。その後、図示しないレジスト膜、およびシード層２１Ｓのうち、レジスト膜に覆われた部分を除去することにより、図１１に示す再配線２１が形成される。
【００５３】
図１１に示すように、パッド１１と電気的に接続される再配線２１は、開口部２２Ｈにおいてパッド１１に接続されるコンタクト部２１Ｃ、平面視においてパッド１１とは異なる位置に配置されるランド部２１Ｌ、およびコンタクト部２１Ｃとランド部２１Ｌとを連結する配線部２１Ｗを備える。
【００５４】
再配線２１のコンタクト部２１Ｃがパッド１１と重なるように形成される。コンタクト部２１Ｃは、絶縁膜２２の開口部２２Ｈ内、およびその近傍に形成される。図１１に示す例では、再配線２１のコンタクト部２１Ｃの一部分がパッド１１の上面１１ｔと接触する。また、コンタクト部２１Ｃに接続される配線部２１Ｗおよび配線部２１Ｗを介してコンタクト部に接続されるランド部２１Ｌのそれぞれは、絶縁膜２２の上面２２ｔ上に形成される。
【００５５】
また、再配線部形成工程は、図１２に示すように、再配線形成工程の後、再配線２１および絶縁膜２２を覆うように、絶縁膜２２上に絶縁膜２３を形成する、第２絶縁膜形成工程を含む。図１２は、図１１に示す再配線を絶縁膜で覆った状態を示す拡大断面図である。絶縁膜２３は、例えばポリイミド膜などの有機絶縁膜から成る。絶縁膜２３は、再配線２１を保護する保護膜として機能する。絶縁膜２３を有機絶縁膜とすることにより、絶縁膜２２と絶縁膜２３との密着性が向上するので、再配線２１に対して外部から水分や不純物が侵入することを抑制できる。
【００５６】
また、再配線部形成工程は、図１３に示すように、第２絶縁膜形成工程の後、再配線２１の一部分（ランド部２１Ｌ）が絶縁膜２３から露出するように、開口部２３Ｈを形成する、第２開口部形成工程を含む。図１３は、図５に示す第２開口部形成工程で、再配線のランド部上を覆う絶縁膜に開口部を形成した状態を示す拡大断面図である。開口部２３Ｈは、再配線２１のうち、ランド部２１Ｌと重なる領域に形成される。ランド部２１Ｌの上面（表面）２１Ｌｔの一部分は、開口部２３Ｈにおいて絶縁膜２３から露出する。
【００５７】
また、再配線部形成工程は、図１４に示すように、第２開口部形成工程の後、開口部において露出する再配線のランド部２１Ｌ上に、導電膜ＵＢＭを形成する導電膜形成工程を含む。図１４は、図１３に示す再配線のランド部上の開口部に導電膜を形成した状態を示す拡大断面図である。導電膜ＵＢＭは、端子ＳＢ（図４参照）と再配線２１との間に配置され、例えば電解メッキ法、あるいは無電解メッキ法により形成される。導電膜ＵＢＭは、例えば金（Ａｕ）などの金属から成り、半田から成る端子ＳＢとランド部２１Ｌとの間に導電膜ＵＢＭを設けることで、端子ＳＢとランド部２１Ｌとの接合強度を向上させることができる。また、半田バリア性の高い導電性材料を導電膜ＵＢＭとして用いることで、端子ＳＢからの半田の拡散を抑制できる。ただし、変形例としては、導電膜ＵＢＭを設けずに、ランド部２１Ｌの絶縁膜２３から露出した部分に端子ＳＢを接合する場合もある。この場合、再配線部形成工程内での導電膜形成工程は省略できる。また、図１４に示す例では、導電膜ＵＢＭは開口部２３Ｈ内に形成され、開口部２３Ｈの外側には形成されていない。ただし、変形例として、開口部２３Ｈの内側および外側に導電膜ＵＢＭが形成されても良い。この場合、導電膜ＵＢＭと端子ＳＢとの接合面積を大きくすることができる。
【００５８】
＜外部端子形成工程＞
また、本実施の形態の半導体装置の製造方法は、図５に示す外部端子形成工程を含む。図１５は、図５に示す外部端子形成工程で、半導体ウエハの再配線層上に複数の外部端子を形成した状態を示す拡大平面図である。図１５では、半導体ウエハＷＨ１が備える一つの破壊試験領域ＲＤと、破壊試験領域ＲＤの周辺のチップ形成領域ＲＣの一部分を拡大して示している。
【００５９】
図１５に示すように、外部端子形成工程では、チップ形成領域ＲＣに複数の端子（外部端子）ＳＢ１が形成され、かつ、破壊試験領域ＲＤに複数の端子（外部端子）ＳＢ２が形成される。複数の端子ＳＢ１のそれぞれは、図１に示す半導体装置ＰＡＣ１の外部端子として使用される端子である。複数の端子ＳＢ２のそれぞれは、図５に示す接合強度評価工程において、破壊試験に供される予定の端子であって、図１に示す半導体装置ＰＡＣ１の外部端子としては使用されない。後述するように複数の端子ＳＢ２の全てが破壊試験に供されるとは限らない。しかし、全ての端子ＳＢ２が破壊試験用の領域である破壊試験領域ＲＤに形成されるので、全ての端子ＳＢ２は、図１に示す半導体装置ＰＡＣ１の外部端子としては使用されない。
【００６０】
本実施の形態では、端子ＳＢ２に対して破壊試験を施し、端子ＳＢ２に対する破壊試験の測定結果に基づいて、複数の端子ＳＢ１の接合強度を評価する。したがって、複数の端子ＳＢ２を形成する製造条件と、複数の端子ＳＢ１を形成する製造条件とが実質的に同じと見做せる程度であることが好ましい。このため、本実施の形態では、一つの半導体ウエハＷＨ１に形成される複数の端子ＳＢ１と複数の端子ＳＢ２とは、一括して（言い換えれば同じタイミングで）形成される。これにより、複数の端子ＳＢ２を形成する製造条件は、複数の端子ＳＢ１を形成する製造条件に類似する。例えば、複数の端子ＳＢ１、ＳＢ２を一括してリフローする際に、リフロー温度に問題が生じた場合、端子ＳＢ１の接合強度および端子ＳＢ２の接合強度の両方に影響する。このため、端子ＳＢ２の接合強度を測定することにより、端子ＳＢ１の接合強度を推測することができる。
【００６１】
本実施の形態の場合、複数の端子ＳＢ１および複数の端子ＳＢ２のそれぞれは、半田材料がボール状に成形された、半田ボールと呼ばれる突起電極である。半田ボールである端子ＳＢ１および端子ＳＢ２は、例えば以下のように形成される。図１６は、外部端子形成工程のフローを模式的に示す断面図である。
【００６２】
図１６に示すように、外部端子形成工程は、再配線部形成工程の後、半導体ウエハＷＨ１の再配線部上、言い換えれば、絶縁膜２３の上面２３ｔ上にフラックス材ＦＬＸを塗布する工程（フラックス塗布工程）を含む。フラックス材ＦＬＸは、リフローにより半田ボールＳＢａと再配線２１のランド部２１Ｌ（詳しくは、図１４に示す導電膜ＵＢＭの場合もある）とを接合する際に、接合界面を活性化させる活性成分を含む流体である。フラックス材ＦＬＸは、複数の開口部２３Ｈのそれぞれにおいて露出するランド部２１Ｌを覆うように塗布される。また、図１６に示すように、フラックス材ＦＬＸが絶縁膜２３の上面２３ｔに塗布されても良い。本実施の形態では、複数の端子ＳＢは一括して形成される。このため、フラックス塗布工程では、端子ＳＢを形成する全ての開口部２３Ｈに塗布される。
【００６３】
また、外部端子形成工程は、フラックス塗布工程の後、半導体ウエハＷＨ１上にマスクＭＳを配置する工程（マスク配置工程）を含んでいる。図１６に示すマスクＭＳは、複数の半田ボールＳＢａのそれぞれをランド部２１Ｌ上に整列させるためのマスクＭＳであって、複数のランド部２１Ｌ（詳しくは絶縁膜２３の複数の開口部２３Ｈ）と重なる位置のそれぞれに、開口部ＭＳＨが形成されている。マスク配置工程では、マスクＭＳの複数の開口部ＭＳＨと、絶縁膜２３の複数の開口部２３Ｈとが互いに重なるように位置合わせを行う。
【００６４】
図１６に示すように、マスク配置工程では、半導体ウエハＷＨ１のチップ形成領域ＲＣおよび複数の破壊試験領域ＲＤを一括して覆うように配置される。このため、マスクＭＳが備える複数の開口部ＭＳＨには、マスク配置工程でチップ形成領域ＲＣと重なる位置に設けられる開口部ＭＳＨ１と、破壊試験領域ＲＤと重なる位置に設けられる開口部ＭＳＨ２と、が含まれる。言い換えれば、マスクＭＳは、チップ形成領域ＲＣにある再配線２１のランド部２１Ｌと重なる複数の開口部ＭＳＨ１および複数の破壊試験領域ＲＤにある再配線２１のランド部２１Ｌと重なる複数の開口部ＭＳＨ２を有する。
【００６５】
また、図１５に示すように、本実施の形態の場合、チップ領域ＲＣｃにおける端子ＳＢ１の配列パターンと、破壊試験領域ＲＤにおける端子ＳＢ２の配列パターンとは互いに異なる。このため、マスクＭＳにおいて、チップ形成領域ＲＣと重なる位置に設けられる開口部ＭＳＨ１（図１６参照）の配列パターンと、破壊試験領域ＲＤと重なる位置に設けられる開口部ＭＳＨ２（図１６参照）の配列パターンとは互いに異なる。本実施の形態のように、半導体ウエハＷＨ１の上面（図１５に示す主面ＰＭＳｔ）全体を覆うマスクＭＳ（図１６参照）を用いる場合、開口部ＭＳＨ１の配列パターンとは異なる配列パターンで複数の開口部ＭＳＨ２を容易に配列することができる。
【００６６】
また、外部端子形成工程は、マスク配置工程の後、マスクＭＳ上に、半田からなるボールである複数の半田ボールＳＢａを供給し、半田ボールＳＢａをランド部２１Ｌ上（詳しくは開口部２３Ｈ内）に整列させる工程（半田ボール整列工程）を含んでいる。半田ボール整列工程では、複数の半田ボールＳＢａをマスクＭＳの複数の開口部ＭＳＨ１内および複数の開口部ＭＳＨ２内に配置する。マスクＭＳの複数の開口部ＭＳＨのそれぞれの開口形状は、一つの半田ボールＳＢａが保持可能であり、かつ、二つの半田ボールＳＢａは保持できない構造になっている。このためマスクＭＳ上に複数の半田ボールＳＢａを供給し、例えば半導体ウエハＷＨ１を振動させるなどの外力を印加すると、複数の開口部ＭＳＨのそれぞれに、一つの半田ボールＳＢａが収容される。
【００６７】
また、外部端子形成工程は、半田ボール整列工程の後、マスクＭＳを取り除く工程（マスク除去工程）を含んでいる。半田ボール整列工程の後は、半田ボールＳＢａは、複数の半田ボールＳＢａのそれぞれとランド部２１Ｌとの間に介在するフラックス材ＦＬＸにより仮固定される。このため、半田ボール整列工程の後、マスクＭＳを外しても、半田ボールＳＢａはランド部２１Ｌ上に整列された状態で維持される。
【００６８】
また、外部端子形成工程は、マスク除去工程の後、複数の半田ボールＳＢａを加熱して溶融させることにより、再配線２１のランド部２１Ｌと接合する工程（リフロー工程）を含んでいる。リフロー工程では、複数の半田ボールＳＢａは、一括して融点以上の温度まで加熱される。また、複数の半田ボールＳＢａのそれぞれはフラックス材ＦＬＸと接触しているので、半田ボールＳＢａの表面のうち、フラックス材ＦＬＸと接触している部分が活性化されて、ランド部２１Ｌ（詳しくは、図１４に示す導電膜ＵＢＭの場合もある）に接合され易くなる。
【００６９】
また、複数の半田ボールＳＢａのそれぞれは、一括して加熱される。このため、図１６に示すようにチップ形成領域ＲＣにある複数の端子ＳＢ１と破壊試験領域ＲＤにある複数の端子ＳＢ２とが一括して形成される。
【００７０】
なお、図示は省略したが、リフロー工程の後、フラックス材ＦＬＸの残渣が残る場合には、フラックス残渣を除去するための洗浄工程を行う場合もある。
【００７１】
＜接合強度評価工程＞
また、本実施の形態の半導体装置の製造方法は、図５に示す接合強度評価工程を含む。接合強度評価工程では、上記した外部端子形成工程の後、図１５に示す破壊試験領域ＲＤに形成された複数の端子ＳＢ２に対して破壊試験を行うことにより、チップ形成領域ＲＣに形成された複数の端子ＳＢ１の接合強度を評価する。図１７は、図５に示す接合強度評価工程において、破壊試験領域に形成された端子にシェアツールを押し付ける様子を模式的に示す拡大断面図である。
【００７２】
破壊試験には種々の方法があり、例えば、シェアツールと呼ばれる治具を試験対象物（端子ＳＢ２）に押し付けて破壊し、その破壊強度を測定する方法（シェアテスト）や、試験対象物（端子ＳＢ２）を治具で挟み、把持した状態で上方に引き上げることにより、破壊し、破壊した時の強度を測定する方法（プルテスト）などがある。本実施の形態では、図１５に示す端子ＳＢ２にシェアテストを行うことにより、端子ＳＢ１の接合強度を評価する。図６に示す半導体ウエハＷＨ１の複数の破壊試験領域ＲＤにおいて、それぞれ少なくとも一つ以上の端子ＳＢ２に対してシェアテストを行う。本実施の形態では、図６に示す複数の破壊試験領域ＲＤのそれぞれにおいて、複数の端子ＳＢ２にツール（シェアツール、治具）ＳＴ（図１７参照）を順次押し当てて破壊し、その破壊強度を測定する。
【００７３】
シェアテストは半導体装置の接合部（例えば半田ボール）などの強度測定などに利用される試験方法であって、破壊試験対象物と位置合わせされたツールが破壊試験対象物を破壊する時の破壊強度を測定することにより、破壊試験対象物の接合強度を評価できる試験方法である。図１７に示すように、シェアテストでは、ツールＳＴは、端子ＳＢ２の接合面（導電膜ＵＢＭとの接合界面）に沿った方向（接合面と略平行な方向）にツールを移動させる。これにより、ツールＳＴの移動方向における端子ＳＢ２のせん断強度を測定することができる。例えば、ＪＥＤＥＣ（Joint Electron Device Engineering Council）の規格（ＪＥＳＤ２２−Ｂ１１７Ａ）には、半田ボールのシェアテストに係る試験方法が記載されている。
【００７４】
なお、本実施の形態に対する変形例として、接合強度評価工程において、端子ＳＢ２にプルテストを行っても良い。あるいは、プルテストとシェアテストの両方を行っても良い。例えば、ＪＥＤＥＣの規格（ＪＥＳＤ２２−Ｂ１１５）には、半田ボールのプルテストに係る試験方法が記載されている。
【００７５】
端子ＳＢ２に対して破壊試験を行った場合、破壊された端子ＳＢ２は復元しないので、破壊された端子ＳＢ２を含む領域は、半導体チップとして取得することができない。本実施の形態の場合、図６に示すように、平面視において、チップ形成領域ＲＣと異なる位置に破壊試験領域ＲＤがある。言い換えれば、半導体ウエハＷＨ１は、破壊試験専用の領域（破壊試験領域ＲＤ）を有しているので、チップ形成領域ＲＣの端子ＳＢ１は一つも破壊されずに、接合強度評価工程を完了できる。このため、チップ形成領域ＲＣ内の端子ＳＢ１に対して破壊試験を行う場合と比較して、一枚の半導体ウエハＷＨ１から取得可能な半導体チップの数を増加させることができる。
【００７６】
また、図６に示すように、平面視において、半導体ウエハＷＨ１の複数の破壊試験領域ＲＤ領域のそれぞれは、半導体ウエハＷＨ１の外縁とチップ形成領域ＲＣとの間にある。言い換えれば、複数の破壊試験領域ＲＤのそれぞれは、チップ形成領域ＲＣよりも周縁部側にある。この場合、平面視において、半導体ウエハＷＨ１の中央部分に複数のチップ領域ＲＣｃを規則的に配列させることができる。一方、複数の破壊試験領域ＲＤのそれぞれは、チップ形成領域ＲＣより周縁部側に配置されるので、複数のチップ領域ＲＣｃのそれぞれと同じ形状にすることはスペースの制約の観点から難しい。ただし、破壊試験領域ＲＤには、少なくとも一つ以上の端子ＳＢ２（図１５参照）を配置することが出来れば良いので、破壊試験領域ＲＤの平面形状はチップ領域ＲＣｃの平面形状と同じでなくても良い。
【００７７】
なお、本実施の形態に対する検討例として、外部端子形成工程の前に図５に示す電気的試験工程（詳細は後述する）を実施して、電気的試験工程で不良と判定されたチップ領域ＲＣｃ（図１５参照）に対して破壊試験を行う方法も考えられる。この場合、破壊試験による端子ＳＢの破壊以外の理由（例えば回路の不良等）により、半導体チップを取得できない領域に対して破壊試験を行うことになるので、破壊試験に起因して一枚の半導体ウエハＷＨ１から取得可能な半導体チップの数が減少することは抑制できる。しかし、以下で説明する様々な理由により、本実施の形態のように、半導体ウエハＷＨ１が、破壊試験専用の領域（破壊試験領域ＲＤ）を有していることが好ましい。
【００７８】
例えば、端子ＳＢが破壊試験により破壊された場合、端子ＳＢの破壊された部分（金属片）が端子ＳＢの周辺に残留する場合がある。このため、接合強度評価工程では、破壊試験を実施した後、洗浄工程（図示は省略）を行い、残留する金属片を除去する。洗浄工程では、例えば水などの洗浄液を端子形成面に向けて吹き付けて異物を除去する。しかし、多数の端子ＳＢが狭ピッチで配列されている場合、金属片が除去しきれない場合がある。特に、平面視において、半導体ウエハＷＨ１の中央部分にある金属片は、周辺部分にある金属片と比較して、相対的に除去し難い。本実施の形態のように、半導体ウエハＷＨ１が、破壊試験専用の領域（破壊試験領域ＲＤ）を有し、その破壊試験領域ＲＤが半導体ウエハＷＨ１の周辺領域にある場合、半導体ウエハＷＨ１の中央部分で破壊試験を行う場合と比較して、破壊試験により生じた金属片を除去し易い。
【００７９】
また、図５に示す各工程のうち、再配線部形成工程までは、フォトリソグラフィ技術を利用して、半導体ウエハ上に堆積された導体膜や絶縁膜をパターニングすることで形成される。このため、再配線部までの各工程では、類似の製造装置が使用される。一方、外部端子形成工程や接合強度評価工程、あるいは電気的試験工程には再配線部形成工程とは異なる製造装置が用いられる。このため、例えば図５に示す接合強度評価工程までを一つの事業所で行い、電気的試験工程は別の事業所で行うような場合もある。この場合、電気的試験工程は、接合強度評価工程の後で実施されるので、外部端子形成工程の段階では、複数のチップ領域ＲＣｃのうち、どのチップ領域ＲＣｃが不良判定されるのかが不明である。このような場合に、一枚の半導体ウエハＷＨ１から取得可能な半導体チップの数が減少させないためには、本実施の形態のように、破壊試験専用の領域（破壊試験領域ＲＤ）を有していることが特に有効である。
【００８０】
また、本実施の形態の場合、複数枚の半導体ウエハＷＨ１（図１５参照）に対して、破壊試験が順次実施される。複数枚の半導体ウエハＷＨ１は、それぞれ同じ位置に破壊試験領域ＲＤ（図６参照）を有している。言い換えれば、本実施の形態の接合強度評価工程では、複数の半導体ウエハＷＨ１のそれぞれに対して前記破壊試験が行われる。複数の半導体ウエハＷＨ１のそれぞれが有する複数の破壊試験領域ＲＤのそれぞれは、互いに同じ位置にある。このため、多数の半導体ウエハＷＨ１に対して破壊試験を実施することにより、同じ位置での破壊試験の測定結果が蓄積される。そして、同じ位置での測定結果が蓄積された場合、測定結果に基づく接合強度の評価の精度を向上させることができる。例えば、破壊試験の測定結果の値の僅かな変化から、端子ＳＢの接合強度の傾向を容易に把握することができる。
【００８１】
検討例として説明したように、電気的試験工程を先に実施して不良と判定されたチップ領域ＲＣｃに対して破壊試験を行う場合、電気的試験の結果に応じて破壊試験の実施場所が変わるので、本実施の形態と比較して、同じ位置での破壊試験の測定結果が蓄積され難い。このため、破壊試験の測定結果に基づいて破壊していない端子ＳＢ１の接合強度を評価する際に、評価の精度を向上させることが難しい。
【００８２】
また、接合強度評価工程では、破壊試験を実施する前に、図１７に示すツールＳＴと破壊試験に供される端子ＳＢ２との位置合わせをする必要がある。この位置合わせを行う工程では、図６に示す半導体ウエハＷＨ１における破壊試験領域ＲＤの位置を確認し、ツールＳＴと半導体ウエハＷＨ１との位置合わせを行う。半導体ウエハＷＨ１における破壊試験領域ＲＤの位置の確認方法は、例えばセンサカメラと画像処理装置を用いて機械的に確認する方法でも良いが、より簡易的には目視で確認しても良い。
【００８３】
半導体ウエハＷＨ１における破壊試験領域ＲＤの位置を確認する時、ご認識を避けるためには、チップ領域ＲＣｃと破壊試験領域ＲＤとを容易に識別し易くなっていることが好ましい。例えば、本実施の形態の場合、図１５に示すように、破壊試験領域ＲＤにおける複数の端子ＳＢ２の配列パターンと、チップ領域ＲＣｃにおける複数の端子ＳＢ１の配列パターンとが互いに異なっている。言い換えれば、外部端子形成工程では、複数のチップ領域ＲＣｃのそれぞれに、第１の配列パターンで複数の端子ＳＢ１が形成され、かつ、複数の破壊試験領域ＲＤのそれぞれに、第１の配列パターンとは異なる配列パターンで複数の端子ＳＢ２が形成される。このように、チップ領域ＲＣｃにおける端子ＳＢ１の配列パターンと破壊試験領域ＲＤにおける端子ＳＢ２の配列パターンとが互いに異なっている場合、チップ領域ＲＣｃと破壊試験領域ＲＤとを容易に識別することができる。
【００８４】
また、破壊試験領域ＲＤの位置を把握し易くするためには、破壊試験領域ＲＤの範囲が容易に識別可能な程度の範囲を持っていることが好ましい。例えば、図１５に示す例では、破壊試験領域ＲＤは平面視において長方形を成すが、その短辺の長さが極端に短い場合には、破壊試験領域ＲＤを識別することが難しくなる。本願発明者の検討によれば、短辺の長さが１ｍｍ以上であれば、仮に、上記した半導体ウエハＷＨ１における破壊試験領域ＲＤの位置の確認方法が目視であったとしても容易に識別可能である。言い換えれば、図１５に示す例では、Ｙ方向における破壊試験領域ＲＤ１の幅は、Ｙ方向における複数のチップ領域ＲＣｃの幅より短く、かつ、１ｍｍ以上である。また、Ｙ方向と交差する（直交する）Ｘ方向における破壊試験領域ＲＤ１の幅は、１ｍｍ以上である。言い換えれば、Ｘ方向における破壊試験領域ＲＤ１の幅は、Ｙ方向における破壊試験領域ＲＤ１の幅以上である。このように、破壊試験領域ＲＤ１の（特に目視による）識別性を向上させる観点からは、図６に示す複数の破壊試験領域ＲＤの平面形状が四角形を成す場合、互いに交差する各辺の長さが、１ｍｍ以上であることが好ましい。ただし、破壊試験領域ＲＤの形状は四角形には限定されず、例えば円形、楕円形、あるいは多角形など、種々の変形例がある。このような変形例の場合、破壊試験領域ＲＤのＹ方向における最大幅と、Ｙ方向に直交するＸ方向における最大幅とがそれぞれ１ｍｍ以上であることが好ましい。
【００８５】
また、図１５に示す例では、Ｘ方向における破壊試験領域ＲＤの幅は、Ｘ方向における複数のチップ領域ＲＣｃの幅と同じである。図１７に示す端子ＳＢ２とランド部２１Ｌとの接合強度は、ランド部２１Ｌの下層に配置される部材の構造上の影響を受ける場合もある。この場合、チップ領域ＲＣｃに形成された多数の端子ＳＢ１のうち、特定の一部の端子ＳＢ１に対して接合強度の評価が必要になる場合がある。図１５に示す破壊試験領域ＲＤのように、Ｘ方向における幅が、チップ領域ＲＣｃのＸ方向における幅と同じである場合、破壊試験領域ＲＤには、Ｘ方向に沿って、チップ領域ＲＣｃと同じ数の端子ＳＢ２が配列される。このため、破壊試験を行う端子ＳＢ２の選択の自由度が向上する。
【００８６】
また、図６に示す複数の破壊試験領域ＲＤのそれぞれにおいて、図１５に示す破壊試験領域ＲＤ１のように、複数の端子ＳＢ２は、Ｙ方向に沿って複数列で配列され、かつ、Ｙ方向と交差するＸ方向に沿って複数列で配列される。このように、複数の端子ＳＢ２がＸ方向およびＹ方向において、それぞれ複数列で配列されている場合、一つの破壊試験領域ＲＤに配列される端子ＳＢ２の数を多くすることができる。この結果、破壊試験を行う端子ＳＢ２の選択の自由度が向上する。
【００８７】
ただし、図６に示す複数の破壊試験領域ＲＤのそれぞれにおいて、少なくとも一つ以上の端子ＳＢ２が形成されていれば、破壊試験領域ＲＤのそれぞれで破壊試験を行うことができる。また、図１５の例では、Ｙ方向において、複数の端子ＳＢ２が３列で配列されている。端子ＳＢ２の直径により配列数は変わり、例えば、端子ＳＢ２が１列で配列される場合もある。
【００８８】
また、本実施の形態の場合、破壊試験領域ＲＤに形成された端子ＳＢ２に対して破壊試験を行い、かつ、複数のチップ領域ＲＣｃのそれぞれに形成された端子ＳＢ１に対しては破壊試験を行わない。このため、端子ＳＢ２に対する破壊試験の結果から半導体ウエハＷＨ１が備える全ての端子ＳＢ１の接合強度を評価する精度を向上させることが好ましい。この観点から、少なくとも、平面視において、半導体ウエハＷＨ１の複数箇所に破壊試験領域ＲＤが設けられていることが好ましい。
【００８９】
また、複数の破壊試験領域ＲＤは、半導体ウエハＷＨ１の平面においてバランス良く分布していることが好ましい。本実施の形態の場合、図６に示すように、複数の破壊試験領域ＲＤは、破壊試験領域ＲＤ１と、Ｙ方向においてチップ形成領域ＲＣを介して破壊試験領域ＲＤ１の反対側にある破壊試験領域ＲＤ２と、を含む。また、複数の破壊試験領域ＲＤは、Ｙ方向において破壊試験領域ＲＤ１と破壊試験領域ＲＤ２との間で、かつ、Ｙ方向と交差するＸ方向において半導体ウエハＷＨ１の外縁とチップ形成領域ＲＣとの間にある破壊試験領域ＲＤ３と、Ｘ方向においてチップ形成領域ＲＣを介して破壊試験領域ＲＤ３の反対側にある破壊試験領域ＲＤ４と、を含む。図６に示す例では、破壊試験領域ＲＤ１〜ＲＤ４の他、さらに４か所に破壊試験領域ＲＤが設けられている。複数の破壊試験領域ＲＤのそれぞれは、半導体ウエハＷＨ１の中心を通る直線に対して線対称となる位置に配置されている。
【００９０】
また、各破壊試験領域ＲＤにおける破壊試験の結果の精度を向上させる観点から、接合強度評価では、複数の破壊試験領域ＲＤのそれぞれにおいて、複数の端子ＳＢ２のうち複数個に対して破壊試験が施されることが好ましい。ただし、破壊試験領域ＲＤに形成された全ての端子ＳＢ２に対して破壊試験を行うことは必須ではない。例えば、上記した識別性を向上させる観点から、Ｘ方向およびＹ方向の幅が１ｍｍ以上になる程度の数の端子ＳＢ２を形成し、そのうちの２〜３個の端子ＳＢ２に対して破壊試験を行い、他の端子ＳＢ２には破壊試験を行わなくても良い。
【００９１】
＜電気的試験工程＞
また、本実施の形態の半導体装置の製造方法は、図５に示す電気的試験工程を含む。電気的試験工程では、複数の端子ＳＢ１のそれぞれに検査端子を接触させ、チップ形成領域ＲＣに形成された回路の電気的試験を行う。図１８は、図５に示す電気的試験工程において、半導体ウエハ上に形成されたパッドと検査用端子とを電気的に接続した状態を模式的に示す拡大断面図である。
【００９２】
図１８に模式的に示すように、プローブ（検査端子）ＰＲ１は、検査回路（回路）ＴＣ１と電気的に接続されている。電気的試験工程で、プローブＰＲ１と端子ＳＢ１とを接触させると、端子ＳＢ１と検査回路ＴＣ１とは電気的に接続される。また、端子ＳＢ１は、半導体ウエハＷＨ１のチップ領域ＲＣｃに形成された回路ＷＣ１と電気的に接続されている。電気的試験工程で、プローブＰＲ１と端子ＳＢ１とを接触させると、検査回路ＴＣ１と回路ＷＣ１とが電気的に接続される。端子ＳＢ１には、例えば、検査回路ＴＣ１から回路ＷＣ１の電気的な試験に用いる信号（検査用信号）または電位（検査用電位）が供給される。あるいは、端子ＳＢ１には、回路ＷＣ１から出力された検査用の出力信号または電位が供給される。
【００９３】
電気試験工程では、図１５に示す複数の端子ＳＢ１のそれぞれに、プローブＰＲ１を接触させて、回路ＷＣ１の電気的試験を行う。この電気的試験により、複数のチップ領域ＲＣｃのそれぞれの良否が判定され、良品と判定されたチップ領域ＲＣｃは、個片化工程において半導体チップとして取得される。
【００９４】
上記したように、本実施の形態の場合、電気的試験工程は、接合強度評価工程の後で行う。なお、図５に示す外部端子形成工程の後、かつ、接合強度評価工程の前に電気的試験工程を行うこともできる。しかし、接合強度評価工程において、何らかの異常が発見された場合に、速やかにその結果をフィードバックする観点からは、外部端子形成工程と接合強度評価工程との間の工程数は少ない方が良い。したがって、電気的試験工程は、接合強度評価工程の後で行うことが好ましい。
【００９５】
＜個片化工程＞
また、本実施の形態の半導体装置の製造方法は、図５に示す個片化工程を含む。個片化工程では、図６に示すスクラブ領域ＲＣｓに沿って半導体ウエハＷＨ１を切断し、チップ領域ＲＣｃ毎に個片化する。半導体ウエハＷＨ１の切断方法としては、半導体ウエハを分割して複数の半導体チップを取得する一般的なダイシング技術を適用することができる。例えば、本実施の形態では、ダイシングブレードと呼ばれる切断治具を用いて、スクラブ領域ＲＣｓを切削し、複数の半導体装置ＰＡＣ１に個片化する。ただし、スクラブ領域ＲＣｓに図１２に示す絶縁膜２２や絶縁膜２３が形成されている場合、ダイシングブレードで切削する前に、レーザ照射等により有機絶縁膜を予め除去することが好ましい。
【００９６】
個片化工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１〜図４に示す完成品の半導体装置ＰＡＣ１となる。そして、半導体装置ＰＡＣ１は出荷され、あるいは図示しない実装基板に実装される。
【００９７】
なお、上記実施の形態中でもいくつかの変形例について説明したが、以下では、上記実施の形態で説明した変形例以外の代表的な変形例について説明する。
【００９８】
＜変形例１＞
例えば、図６に示す例では、複数の破壊試験領域ＲＤのそれぞれの平面サイズは同じである。しかし、図１９に示す半導体ウエハＷＨ２のように、複数の破壊試験領域ＲＤの平面サイズがそれぞれ異なっていても良い。図１９は、図６に対する変形例である半導体ウエハを示す平面図である。
【００９９】
図１９に示す半導体ウエハＷＨ２は、複数のチップ領域ＲＣｃの平面サイズが小さい点、およびチップ領域ＲＣｃの数が多い点で、図６に示す半導体ウエハＷＨ１と相違する。また、半導体ウエハＷＨ２は、複数の破壊試験領域ＲＤのそれぞれの平面サイズが互いに異なっている点で半導体ウエハＷＨ１と相違する。複数の破壊試験領域ＲＤのそれぞれの平面サイズが互いに異なっている場合、複数の破壊試験領域ＲＤのそれぞれにおける端子ＳＢ２（図１５参照）の配列パターンも互いに異なるものになる。このため、半導体ウエハＷＨ２の場合、複数の破壊試験領域ＲＤのそれぞれに複数の端子ＳＢ２が形成される配列パターンは、互いに異なる。
【０１００】
一枚の半導体ウエハから取得可能な半導体チップの数を増やすために、半導体ウエハＷＨ２の有効領域ＲＧにおいて、チップ形成領域ＲＣが半導体ウエハＷＨ２の中心に対してＸ方向およびＹ方向のうち、いずれか一方向、あるいは両方向にずれる場合がある。この場合、複数の破壊試験領域ＲＤのそれぞれの平面サイズ（端子ＳＢ２の配列パターン）を互いに異なるようにすることで、半導体チップ取得数の効率化を図ることができる。
【０１０１】
また、上記したように、破壊試験に供される端子ＳＢ２の選択の自由度を向上する観点からは、複数の破壊試験領域ＲＤのそれぞれの平面サイズがチップ領域ＲＣｃの平面サイズに近い程良い。本変形例のように、複数の破壊試験領域ＲＤのそれぞれの平面サイズ（端子ＳＢ２の配列パターン）を互いに異なるようにすることで、各破壊試験領域ＲＤの平面サイズを有効領域ＲＧ内において広くすることができる。
【０１０２】
上記した相違点を除き、図１９に示す半導体ウエハＷＨ２は図６に示す半導体ウエハＷＨ１と同様である。したがって、重複する説明は省略する。
【０１０３】
＜変形例２＞
また例えば、図１６に示す例では、外部端子形成工程における端子ＳＢ１、ＳＢ２（図１５参照）の形成方法として、マスクＭＳを介して整列させた半田ボールＳＢａをリフローすることにより、再配線２１のランド部２１Ｌ上に接合する方法を説明した。外部端子形成工程には、種々の変形例がある。図２０は、図１６に対する変形例である外部端子形成工程のフローを模式的に示す断面図である。
【０１０４】
図２０に示す変形例の場合、図１６で説明した半田ボールＳＢａを用いず、代わりに、半田成分を含む半田ペーストＳＢｃをマスクＭＳの複数の開口部ＭＳＨ１内および複数の開口部ＭＳＨ２内に塗布する工程を含んでいる。半田ペーストＳＢｃは、半田成分の他、ペースト状態にするためのバインダ材、溶媒などの有機成分を含んでいる。また、図２０に示す例では、半田ペーストＳＢｃは、フラックス成分も含んでいる。
【０１０５】
半田ペーストＳＢｃがフラックス成分を含んでいる場合、図２０に示すように、変形例の外部端子形成工程は、図１６を用いて説明したフラックス塗布工程を省略できる。変形例の外部端子形成工程は、再配線部形成工程の後、半導体ウエハＷＨ１上にマスクＭＳを配置する工程（マスク配置工程）を含んでいる。図２０に示すマスクＭＳは、半田ペーストＳＢｃをランド部２１Ｌ上に塗布するためのマスクＭＳであって、複数のランド部２１Ｌ（詳しくは絶縁膜２３の複数の開口部２３Ｈ）と重なる位置のそれぞれに、開口部ＭＳＨが形成されている。マスク配置工程では、マスクＭＳの複数の開口部ＭＳＨと、絶縁膜２３の複数の開口部２３Ｈとが互いに重なるように位置合わせを行う。
【０１０６】
図２０に示すように、マスク配置工程では、半導体ウエハＷＨ１のチップ形成領域ＲＣおよび複数の破壊試験領域ＲＤを一括して覆うように配置される。このため、マスクＭＳが備える複数の開口部ＭＳＨには、マスク配置工程でチップ形成領域ＲＣと重なる位置に設けられる開口部ＭＳＨ１と、破壊試験領域ＲＤと重なる位置に設けられる開口部ＭＳＨ２と、が含まれる。言い換えれば、マスクＭＳは、チップ形成領域ＲＣにある再配線２１のランド部２１Ｌと重なる複数の開口部ＭＳＨ１および複数の破壊試験領域ＲＤにある再配線２１のランド部２１Ｌと重なる複数の開口部ＭＳＨ２を有する。
【０１０７】
ところで、図２０に示す例では、マスクＭＳは、半導体ウエハＷＨ１のチップ形成領域ＲＣおよび複数の破壊試験領域ＲＤを一括して覆うように配置されるが、変形例として、チップ形成領域ＲＣの一部分をマスク（図示は省略）で覆い、半田ペーストＳＢｃを順次塗布しながらマスクの位置をずらしていく方式（ステッピング方式）を適用することもできる。ただし、上記したように、破壊試験領域ＲＤにおける端子ＳＢ２の配列パターンは、チップ領域ＲＣｃにおける端子ＳＢ１の配列パターンとは異なる。このため、ステッピング方式を採用する場合には、破壊試験領域ＲＤ用に専用のマスクを準備する必要がある。
【０１０８】
一方、図２０に示すように半導体ウエハＷＨ１のチップ形成領域ＲＣおよび複数の破壊試験領域ＲＤを一括して覆うようにマスクＭＳが配置される場合、チップ形成領域ＲＣようの開口パターンと破壊試験領域ＲＤ用の開口パターンとをそれぞれ別のパターンにすることができる。
【０１０９】
また、外部端子形成工程は、マスク配置工程の後、マスクＭＳ上に、半田成分を含む半田ペーストＳＢｃ供給し、マスクＭＳの複数の開口部ＭＳＨ１内および複数の開口部ＭＳＨ２内に塗布する工程（半田ペースト塗布工程）を含んでいる。半田ペースト塗布工程では、例えば図２０に示すスキージＳＱなどの治具を用いて、半田ペーストＳＢｃをマスクＭＳの開口部ＭＳＨ内に埋め込む。これにより、マスクＭＳの複数の開口部ＭＳＨのそれぞれに半田ペーストＳＢｃが配置される。
【０１１０】
また、外部端子形成工程は、半田ペースト塗布工程の後、マスクＭＳを取り除く工程（マスク除去工程）を含んでいる。マスクＭＳを外すと、マスクＭＳの開口形状に応じて区画された複数の半田ペーストＳＢｃが、互いに隣り合う半田ペーストＳＢｃと離間し、かつ、ランド部２１Ｌ上に配列された状態で維持される。
【０１１１】
また、外部端子形成工程は、マスク除去工程の後、複数の半田ペーストＳＢｃを加熱して溶融させることにより、再配線２１のランド部２１Ｌと接合する工程（リフロー工程）を含んでいる。リフロー工程では、複数の半田ペーストＳＢｃは、一括して融点以上の温度まで加熱される。また、複数の半田ペーストＳＢｃのそれぞれに含まれる半田成分は、フラックス成分により活性化され、ランド部２１Ｌ（詳しくは、図１４に示す導電膜ＵＢＭの場合もある）に接合され易くなる。また、複数の半田ペーストＳＢｃのそれぞれは、半田成分の表面張力によりボール形状になる。
【０１１２】
図２０に示す変形例の外部端子形成工程の場合、上記した各工程により複数の端子ＳＢ１および複数の端子ＳＢ２が形成される。
【０１１３】
また、図１６および図２０に対する別の変形例として、メッキ法により端子ＳＢ１、ＳＢ２を形成することもできる。この場合、図２０に示すマスク配置工程の後、マスクの開口部ＭＳＨにおいて露出するランド部２１Ｌ上（詳しくは、ランド部２１Ｌ上に形成された導電膜ＵＢＭ（図１４参照）上）に電気メッキ法により例えば半田膜を成長させる。
【０１１４】
上記した外部端子形成工程を除き、本変形例は、すでに説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略する。
【０１１５】
＜変形例３＞
また例えば、上記の説明では、例えば図６や図１５に示す破壊試験領域ＲＤについて、破壊試験専用の領域として説明した。しかし、破壊試験領域ＲＤに形成された端子ＳＢ２などの構造物が、破壊試験以外の目的に利用されることを排除するものではない。
【０１１６】
＜変形例４＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。
【０１１７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１１８】
１０  半導体チップ
１１  パッド（電極パッド、アルミパッド）
１１ｂ  下面（裏面）
１１ｔ  上面（表面）
１２  半導体基板
１２ｔ  半導体素子形成面（主面）
１３  配線層（チップ配線層）
１３ｉ  絶縁層
１３ｔ  主面（電極パッド形成面）
１４  絶縁膜
１４Ｈ  開口部
１４ｔ  上面（主面、表面）
２０  再配線部
２１  再配線（導体パターン）
２１Ｃ  コンタクト部
２１Ｌ  ランド部
２１Ｌｔ  上面（表面）
２１Ｍ  導体層
２１Ｓ  シード層
２１Ｗ  配線部
２２  絶縁膜（有機絶縁膜）
２２Ｈ  開口部
２２ｔ  上面
２３  絶縁膜（有機絶縁膜）
２３Ｈ  開口部
２３ｔ  上面
ＦＬＸ  フラックス材
ＭＳ  マスク
ＭＳＨ，ＭＳＨ１，ＭＳＨ２  開口部
ＰＡＣ１  半導体装置
ＰＭＳｂ，ＰＭＳｔ  主面
ＰＲ１  プローブ（検査端子）
ＰＳ１，ＰＳ２，ＰＳ３，ＰＳ４  辺
ＲＣ  チップ形成領域
ＲＣｃ  チップ領域
ＲＣｓ  スクラブ領域（切断領域）
ＲＤ，ＲＤ１，ＲＤ２，ＲＤ３，ＲＤ４  破壊試験領域
ＲＧ  有効領域
ＲＮＧ  無効領域
ＳＢ，ＳＢ１，ＳＢ２  端子（外部端子、突起電極、半田ボール）
ＳＢａ  半田ボール
ＳＢｃ  半田ペースト
ＳＱ  スキージ
ＳＴ  ツール（シェアツール、治具）
ＴＣ１  検査回路（回路）
ＵＢＭ  導電膜
ＷＣ１  回路
ＷＨ１，ＷＨ２  半導体ウエハ
ＷＨｔ  主面
【図１】
2019057616.tif 000003
【図２】
2019057616.tif 000004
【図３】
2019057616.tif 000005
【図４】
2019057616.tif 000006
【図５】
2019057616.tif 000007
【図６】
2019057616.tif 000008
【図７】
2019057616.tif 000009
【図８】
2019057616.tif 000010
【図９】
2019057616.tif 000011
【図１０】
2019057616.tif 000012
【図１１】
2019057616.tif 000013
【図１２】
2019057616.tif 000014
【図１３】
2019057616.tif 000015
【図１４】
2019057616.tif 000016
【図１５】
2019057616.tif 000017
【図１６】
2019057616.tif 000018
【図１７】
2019057616.tif 000019
【図１８】
2019057616.tif 000020
【図１９】
2019057616.tif 000021
【図２０】
2019057616.tif 000022