(57)【要約】【課題】メインＩＧＢＴ領域とセンスＩＧＢＴ領域が内蔵された半導体基板を備える半導体装置において、過電流の正確な検出を向上させる技術が必要とされている。【解決手段】半導体装置であって、メインＩＧＢＴ領域とセンスＩＧＢＴ領域が内蔵された半導体基板を備えており、前記半導体基板は、前記センスＩＧＢＴ領域に隣接して一巡する範囲に、コレクタ領域が形成されていない周辺領域を有する、半導体装置。【選択図】図１
2019021885.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
メインＩＧＢＴ領域とセンスＩＧＢＴ領域が内蔵された半導体基板を備えており、
前記半導体基板は、前記センスＩＧＢＴ領域に隣接して一巡する範囲に、コレクタ領域が形成されていない周辺領域を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１は、メインＩＧＢＴ領域とセンスＩＧＢＴ領域が内蔵された半導体基板を備える半導体装置を開示する。この種の半導体装置では、センスＩＧＢＴ領域を流れるセンス電流を測定することで、メインＩＧＢＴ領域を流れるメイン電流を監視することができる。これにより、半導体装置は、メインＩＧＢＴ領域に過電流が流れたことを検出し、保護回路を利用して保護機能を働かせることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２３３１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
センスＩＧＢＴ領域は、メインＩＧＢＴ領域に対して例えば数千分の１の面積比となるように半導体基板内に内蔵されている。正確な電流監視を保証するためには、メインＩＧＢＴ領域を流れるメイン電流とセンスＩＧＢＴ領域を流れるセンス電流の比率が、それらの面積比に応じた関係を有していなければならない。
【０００５】
半導体装置が短絡したときに印加されるコレクタ−エミッタ間電圧（Ｖce）には、半導体装置毎にばらつきが存在する。コレクタ−エミッタ間電圧（Ｖce）のばらつきは、メインＩＧＢＴ領域に隣接する範囲に存在するコレクタ領域からの正孔注入量を変動させるとともに、センスＩＧＢＴ領域に隣接する範囲に存在するコレクタ領域からの正孔注入量も変動させる。しかしながら、センスＩＧＢＴ領域は、メインＩＧＢＴ領域に比して小面積である。このため、センスＩＧＢＴ領域とメインＩＧＢＴ領域を比較したときに、隣接する範囲に存在するコレクタ領域からの影響は、センスＩＧＢＴ領域の方がメインＩＧＢＴ領域よりも大きい。即ち、半導体装置が短絡したときに印加されるコレクタ−エミッタ間電圧（Ｖce）のばらつきに対して、メインＩＧＢＴ領域のメイン電流に対する影響とセンスＩＧＢＴ領域のセンス電流に対する影響が異なり、これにより、メイン電流とセンス電流の面積比に応じた比率の関係が崩れ、過電流の正確な検出が難しいという問題がある。
【０００６】
このように、メインＩＧＢＴ領域とセンスＩＧＢＴ領域が内蔵された半導体基板を備える半導体装置において、過電流の正確な検出を向上させる技術が必要とされている。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置の一実施形態は、メインＩＧＢＴ領域とセンスＩＧＢＴ領域が内蔵された半導体基板を備えることができる。半導体基板は、センスＩＧＢＴ領域に隣接して一巡する範囲に、コレクタ領域が形成されていない周辺領域を有することができる。この実施形態の半導体装置では、センスＩＧＢＴ領域に隣接する周辺領域にコレクタ領域が形成されていないので、コレクタ−エミッタ間電圧（Ｖce）のばらつきが発生したとしても、周辺領域からの正孔注入がそもそも存在しないので、そのような正孔注入によってセンスＩＧＢＴ領域を流れるセンス電流が大きく変動してしまうことが抑えられる。これにより、メインＩＧＢＴ領域を流れるメイン電流とセンスＩＧＢＴ領域を流れるセンス電流の比率が、それらの面積比に応じた関係を維持することができる。このように、上記実施形態の半導体装置は、過電流の正確な検出を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の半導体基板に内蔵されるメインＩＧＢＴ領域とセンスＩＧＢＴ領域のレイアウトを模式的に示す。
【図２】図１のII-II線に対応した断面図を模式的に示す。
【図３Ａ】半導体基板の裏層部にコレクタ領域を形成する工程中の半導体基板の要部断面図を模式的に示す。
【図３Ｂ】半導体基板の裏層部にコレクタ領域を形成する工程中の半導体基板の要部断面図を模式的に示す。
【図４Ａ】半導体基板の裏層部にコレクタ領域を形成する工程中の半導体基板の要部断面図を模式的に示す。
【図４Ｂ】半導体基板の裏層部にコレクタ領域を形成する工程中の半導体基板の要部断面図を模式的に示す。
【図４Ｃ】半導体基板の裏層部にコレクタ領域を形成する工程中の半導体基板の要部断面図を模式的に示す。
【図５Ａ】半導体基板の裏層部にコレクタ領域を形成する工程中の半導体基板の要部断面図を模式的に示す。
【図５Ｂ】半導体基板の裏層部にコレクタ領域を形成する工程中の半導体基板の要部断面図を模式的に示す。
【図５Ｃ】半導体基板の裏層部にコレクタ領域を形成する工程中の半導体基板の要部断面図を模式的に示す。
【発明を実施するための形態】
【０００９】
図１に示されるように、半導体装置１は、メインＩＧＢＴ領域１０ＡとセンスＩＧＢＴ領域１０Ｂが内蔵された半導体基板１０を備える。メインＩＧＢＴ領域１０Ａには、ＩＧＢＴ構造のみが形成されていてもよく、ＩＧＢＴ構造とダイオード構造の双方が形成されていてもよい。センスＩＧＢＴ領域１０Ｂの面積は、メインＩＧＢＴ領域１０Ａの数千分の１である。半導体基板１０には、センスＩＧＢＴ領域１０Ｂに隣接して一巡する範囲に周辺領域１０Ｂ’が形成されている。
【００１０】
図２に示されるように、半導体装置１はさらに、半導体基板１０の裏面を被覆するコレクタ電極２２、半導体基板１０の表面を被覆するエミッタ電極２４及び半導体基板１０の表層部に設けられているトレンチゲート部３０を備える。半導体基板１０は、ｐ型のコレクタ領域１１、ｎ-型のドリフト領域１２、ｐ型のボディ領域１３、ｎ+型のエミッタ領域１４及びｐ+型のボディコンタクト領域１５を有する。コレクタ領域１１とエミッタ領域１４とボディコンタクト領域１５は、センスＩＧＢＴ領域１０Ｂに選択的に形成されており、周辺領域１０Ｂ’に形成されていない。
【００１１】
コレクタ領域１１は、半導体基板１０の裏層部に設けられており、半導体基板１０の裏面に露出しており、コレクタ電極２２にオーミック接触している。ドリフト領域１２は、コレクタ領域１１とボディ領域１３の間に設けられており、コレクタ領域１１とボディ領域１３を隔てている。ボディ領域１３は、ドリフト領域１２とエミッタ領域１４の間に設けられており、ドリフト領域１２とエミッタ領域１４を隔てており、トレンチゲート部３０の側面に接触している。エミッタ領域１４は、半導体基板１０の表層部に設けられており、半導体基板１０の表面に露出しており、トレンチゲート部３０の側面に接触しており、エミッタ電極２４にオーミック接触している。ボディコンタクト領域１５は、半導体基板１０の表層部に設けられており、半導体基板１０の表面に露出しており、エミッタ電極２４にオーミック接触している。
【００１２】
トレンチゲート部３０は、半導体基板１０の表面から深部に向けて伸びるトレンチ内に設けられており、トレンチゲート電極３２及びゲート絶縁膜３４を有する。トレンチゲート電極３２は、ゲート絶縁膜３４を介してドリフト領域１２とエミッタ領域１４を隔てる位置に存在するボディ領域１３に対向する。ここで、センスＩＧＢＴ領域１０Ｂは、トレンチゲート部３０が存在する範囲として定義され、特に、トレンチゲート部３０の外側の側面がセンスＩＧＢＴ領域１０Ｂと周辺領域１０Ｂ’の境界として定義される。この例では、センスＩＧＢＴ領域１０Ｂに設けられているコレクタ領域１１の側面が、センスＩＧＢＴ領域１０Ｂと周辺領域１０Ｂ’の境界に一致している。
【００１３】
このように、センスＩＧＢＴ領域１０Ｂには、コレクタ電極２２、エミッタ電極２４、トレンチゲート部３０、ｐ型のコレクタ領域１１、ｎ-型のドリフト領域１２、ｐ型のボディ領域１３、ｎ+型のエミッタ領域１４及びｐ+型のボディコンタクト領域１５によってＩＧＢＴ構造が形成されている。なお、同一構成のＩＧＢＴ構造が、メインＩＧＢＴ領域１０Ａにも形成されている。一方、周辺領域１０Ｂ’には、ＩＧＢＴ構造が形成されていない。特に、周辺領域１０Ｂ’は、コレクタ領域１１が形成されていないことを特徴とする。換言すると、センスＩＧＢＴ領域１０Ｂに隣接する範囲において、コレクタ領域１１が形成されていない範囲を周辺領域１０Ｂ’ということもできる。
【００１４】
半導体装置１では、メインＩＧＢＴ領域１０ＡとセンスＩＧＢＴ領域１０Ｂのエミッタ電極２４が分割されており、センスＩＧＢＴ領域１０Ｂのエミッタ電極２４に電流計が接続されている。これにより、センスＩＧＢＴ領域１０Ｂを流れるセンス電流が測定され、メインＩＧＢＴ領域１０Ａを流れるメイン電流を監視することができる。センス電流が閾値を超えると、メインＩＧＢＴ領域１０Ａに過電流が流れていると判断され、メインＩＧＢＴ領域１０Ａを強制的にオフする等の保護機能が働くように構成されている。
【００１５】
半導体装置１は、半導体基板１０内に周辺領域１０Ｂ’が形成されていることを特徴とする。周辺領域１０Ｂ’は、センスＩＧＢＴ領域１０Ｂに隣接して一巡して配置されており、コレクタ領域１１が形成されていない領域である。即ち、半導体装置１では、周辺領域１０Ｂ’において、センスＩＧＢＴ領域１０Ｂのコレクタ領域１１の側面に接する位置にｎ型半導体領域（ドリフト領域１２の一部と評価することもできる）が形成されており、そのｎ型半導体領域がコレクタ電極２２に接触している。この例に代えて、後述する第２及び第３製造方法で説明するように、ｎ型半導体領域の不純物濃度がドリフト領域１２の不純物濃度よりも濃く形成されていてもよい。あるいは、ｎ型半導体領域に代えて絶縁体が設けられていてもよい。
【００１６】
仮に周辺領域１０Ｂ’に相当する範囲にコレクタ領域１１が形成されている半導体装置の場合、半導体装置が短絡したときに、周辺領域１０Ｂ’に形成されているコレクタ領域１１からの正孔注入量は、印加されるコレクタ−エミッタ間電圧（Ｖce）に依存して大きく変動する。センスＩＧＢＴ領域１０ＢはメインＩＧＢＴ領域１０Ａに比して小面積であることから、センスＩＧＢＴ領域１０Ｂを流れるセンス電流は、メインＩＧＢＴ領域１０Ａのメイン電流に比して、コレクタ領域１１からの正孔注入量に大きく影響を受けることとなる。半導体装置が短絡したときに印加されるコレクタ−エミッタ間電圧（Ｖce）には、半導体装置毎にばらつきが存在する。このため、半導体装置が短絡したときに印加されるコレクタ−エミッタ間電圧（Ｖce）のばらつきによって、メイン電流とセンス電流の面積比に応じた比率の関係が崩れ、過電流の正確な検出が難しいという問題がある。例えば、保護が不要な状態で過電流の誤検出が増加するという問題が起こり得る。
【００１７】
一方、半導体装置１では、周辺領域１０Ｂ’にコレクタ領域１１が形成されていない。このため、短絡によってコレクタ−エミッタ間電圧（Ｖce）のばらつきが発生したとしても、周辺領域１０Ｂ’からの正孔注入がそもそも存在しないので、そのような正孔注入によってセンスＩＧＢＴ領域１０Ｂを流れるセンス電流が大きく変動してしまうことが抑えられる。これにより、メインＩＧＢＴ領域１０Ａを流れるメイン電流とセンスＩＧＢＴ領域１０Ｂを流れるセンス電流の比率が、それらの面積比に応じた関係を維持することができる。このように、半導体装置１は、コレクタ−エミッタ間電圧（Ｖce）のばらつきに抗して過電流の正確な検出を向上させることができる。
【００１８】
半導体装置１では、周辺領域１０Ｂ’の幅Ｗ１０、即ち、センスＩＧＢＴ領域１０Ｂのコレクタ領域１１の側面から周辺に向かう方向においてコレクタ領域１１が存在しない長さが、ドリフト領域１２内の電子の移動度と電子のライフタイムの積よりも長くなるように構成されている。周辺領域１０Ｂ’の幅Ｗ１０がこのような長さよりも長く確保されていると、センスＩＧＢＴ領域１０Ｂのエミッタ領域１４から注入された電子が周辺領域１０Ｂ’において流れ得る経路内にコレクタ領域１１が存在しないことになる。このため、センスＩＧＢＴ領域１０Ｂの周辺から正孔注入が生じないという作用が良好に実現される。
【００１９】
上記では、半導体装置１がコレクタ−エミッタ間電圧（Ｖce）のばらつきに抗して過電流の正確な検出を向上させることができることを説明した。半導体装置１はさらに、プロセスばらつき（拡散層形成ばらつき、アニールばらつき等）及びゲート電圧ばらつきが存在しても、過電流の正確な検出を向上させることができる。周辺領域１０Ｂ’に相当する範囲にコレクタ領域１１が形成されている半導体装置の場合、プロセスばらつき及びゲート電圧ばらつきが存在すると、エミッタ領域１４からの電子注入のばらつきが発生し、これに呼応して周辺領域１０Ｂ’に形成されているコレクタ領域１１からの正孔注入量が大きく変動する。一方、半導体装置１は、周辺領域１０Ｂ’にコレクタ領域１１が形成されていないので、プロセスばらつき及びゲート電圧ばらつきに抗してセンス電流を安定させることができる。これにより、メインＩＧＢＴ領域１０Ａを流れるメイン電流とセンスＩＧＢＴ領域１０Ｂを流れるセンス電流の比率が、それらの面積比に応じた関係を維持することができる。このように、半導体装置１は、プロセスばらつき及びゲート電圧ばらつきに抗して過電流の正確な検出を向上させることができる。
【００２０】
次に、図面を参照して、半導体基板１０にコレクタ領域１１を形成する形成する方法説明する。
【００２１】
（第１製造方法）図３Ａに示されるように、マスク４２を半導体基板１０の裏面に形成し、メインＩＧＢＴ領域１０ＡとセンスＩＧＢＴ領域１０Ｂに対応する範囲の半導体基板１０の裏面を露出させる。次に、イオン注入技術を利用して、露出する半導体基板１０の裏層部にｐ型不純物を導入する。なお、マスク４２の幅（センスＩＧＢＴ領域１０Ｂ側の端部側面からその端部側面に垂直方向に計測したときの幅）は、半導体基板１０内の電子の移動度と電子のライフタイムの積よりも長い。次に、図３Ｂに示されるように、熱処理技術を利用して、注入したｐ型不純物を活性化し、コレクタ領域１１を形成する。この製造方法によると、メインＩＧＢＴ領域１０ＡとセンスＩＧＢＴ領域１０Ｂに対応した範囲にコレクタ領域１１を形成することができる。
【００２２】
（第２製造方法）図４Ａに示されるように、イオン注入技術を利用して、半導体基板１０の裏層部の全体にｐ型不純物を導入する。次に、図４Ｂに示されるように、熱処理技術を利用して、注入したｐ型不純物を活性化した後に、マスク４４を半導体基板１０の裏面に形成し、メインＩＧＢＴ領域１０ＡとセンスＩＧＢＴ領域１０Ｂに対応する範囲を遮蔽する。なお、マスク４４は、センスＩＧＢＴ領域１０Ｂに対応する範囲を遮蔽する部分の周囲の開口幅（センスＩＧＢＴ領域１０Ｂに対応する範囲を遮蔽する部分の端部側面からその端部側面に垂直方向に計測したときの幅）は、半導体基板１０内の電子の移動度と電子のライフタイムの積よりも長い。次に、イオン注入技術を利用して、露出する半導体基板１０の裏層部にｎ型不純物を導入する。次に、図４Ｃに示されるように、熱処理技術を利用して、注入したｎ型不純物を活性化し、ｎ型半導体領域１６を形成する。この製造方法によると、メインＩＧＢＴ領域１０ＡとセンスＩＧＢＴ領域１０Ｂに対応した範囲にコレクタ領域１１を形成するとともに、それら以外の範囲にｎ型半導体領域１６を形成することができる。
【００２３】
（第３製造方法）図５Ａに示されるように、この例は、メインＩＧＢＴ領域１０ＡがＩＧＢＴ部分領域とダイオード部分領域を有することを特徴とする。即ち、半導体装置が逆導通ＩＧＢＴとして構成されている例である。まず、イオン注入技術を利用して、半導体基板１０の裏層部の全体にｐ型不純物を導入する。次に、図５Ｂに示されるように、熱処理技術を利用して、注入したｐ型不純物を活性化した後に、マスク４６を半導体基板１０の裏面に形成し、メインＩＧＢＴ領域１０ＡのＩＧＢＴ部分領域とセンスＩＧＢＴ領域１０Ｂに対応する範囲を遮蔽する。なお、マスク４６は、センスＩＧＢＴ領域１０Ｂに対応する範囲を遮蔽する部分の周囲の開口幅（センスＩＧＢＴ領域１０Ｂに対応する範囲を遮蔽する部分の端部側面からその端部側面に垂直方向に計測したときの幅）は、半導体基板１０内の電子の移動度と電子のライフタイムの積よりも長い。次に、イオン注入技術を利用して、露出する半導体基板１０の裏層部にｎ型不純物を導入する。次に、図５Ｃに示されるように、熱処理技術を利用して、注入したｎ型不純物を活性化し、ｎ型半導体領域１６とカソード領域１７を形成する。この製造方法によると、ｎ型半導体領域１６とダイオード部分領域のカソード領域１７を同時に形成することができる。
【００２４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２５】
１：半導体装置
１０：半導体基板
１０Ａ：メインＩＧＢＴ領域
１０Ｂ：センスＩＧＢＴ領域
１０Ｂ’：周辺領域
１１：コレクタ領域
１２：ドリフト領域
１３：ボディ領域
１４：エミッタ領域
１５：ボディコンタクト領域
２２：コレクタ電極
２４：エミッタ電極
３０：トレンチゲート部
３２：トレンチゲート電極
３４：ゲート絶縁膜
【図１】
2019021885.tif 000003
【図２】
2019021885.tif 000004
【図３Ａ】
2019021885.tif 000005
【図３Ｂ】
2019021885.tif 000006
【図４Ａ】
2019021885.tif 000007
【図４Ｂ】
2019021885.tif 000008
【図４Ｃ】
2019021885.tif 000009
【図５Ａ】
2019021885.tif 000010
【図５Ｂ】
2019021885.tif 000011
【図５Ｃ】
2019021885.tif 000012