(57)【要約】【課題】ＭＩＭキャパシタを長寿命化した半導体装置および半導体装置の製造方法を提供する。【解決手段】実施形態に係る半導体装置は、半導体基板上に設けられた第１電極と、前記第１電極上に設けられ、窒化シリコンの結晶を含む第１絶縁膜と、前記第１絶縁膜上に設けられ、酸化物を含む第２絶縁膜と、前記第２絶縁膜上に設けられた第２電極と、を含むＭＩＭキャパシタを備える。【選択図】図１
2019161096.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた第１電極と、
前記第１電極上に設けられ、窒化シリコンの結晶を含む第１絶縁膜と、
前記第１絶縁膜上に設けられ、酸化物を含む第２絶縁膜と、
前記第２絶縁膜上に設けられた第２電極と、
を含むＭＩＭキャパシタ
を備えた半導体装置。
【請求項２】
前記第１絶縁膜は、１．６よりも大きく、１．８５よりも小さい屈折率を有する請求項１記載の半導体装置。
【請求項３】
前記ＭＩＭキャパシタは、
前記第１電極上に設けられた第３絶縁膜をさらに含む
請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板は、窒化ガリウムを含む請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記半導体基板に設けられたトランジスタと外部回路との間に設けられた整合回路をさらに備え、
前記整合回路は、前記ＭＩＭキャパシタを含む請求項４記載の半導体装置。
【請求項６】
半導体基板上に第１電極を形成し、
前記第１電極上に、窒化シリコンを含む第１絶縁膜を形成し、
前記第１絶縁膜中の窒化シリコンを熱処理し、
前記第１絶縁膜上に、酸化物を含む第２絶縁膜を形成し、
前記第２絶縁膜上に第２電極を形成する
ＭＩＭキャパシタを含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
マイクロ波モノリシックＩＣ（Monolithic Microwave Integrated Circuit、ＭＭＩＣ）の出力向上の試みがなされている。このようなＭＭＩＣでは、キャパシタを含むすべての素子の高耐圧化が必要となる。
【０００３】
ＭＭＩＣでは、絶縁膜として、窒化シリコン（Ｓｉ３Ｎ４）を用いたＭＩＭキャパシタが用いられることがある。このようなＭＩＭキャパシタを高電圧で用いると、寿命が短くなることが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５３３４１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、ＭＩＭキャパシタを長寿命化した半導体装置および半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、半導体基板上に設けられた第１電極と、前記第１電極上に設けられ、窒化シリコンの結晶を含む第１絶縁膜と、前記第１絶縁膜上に設けられ、酸化物を含む第２絶縁膜と、前記第２絶縁膜上に設けられた第２電極と、を含むＭＩＭキャパシタを備える。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る半導体装置を例示する断面図である。
【図２】図１の半導体装置の製造工程を例示するフローチャートである。
【図３】変形例を例示する断面図である。
【図４】比較例の半導体装置を例示する断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
【０００９】
図１は、本実施形態に係る半導体装置を例示する断面図である。
図１に示すように、本実施形態の半導体装置１０は、ＭＩＭキャパシタ２０を備える。「ＭＩＭ」とは、Metal Insulator Metalの略称であり、金属電極間に絶縁膜が設けられた構造を表している。つまり、ＭＩＭキャパシタとは、金属電極間に絶縁膜が設けられた構造を有する静電容量素子である。この例では、半導体装置１０は、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）である。ＭＩＭキャパシタ２０は、半導体基板１１上に設けられている。ＭＩＭキャパシタ２０は、この例では、エアブリッジ配線１３および配線１４によって、半導体基板１１に設けられている図示しない他の回路素子に電気的に接続されている。
【００１０】
半導体基板１１は、たとえば、Ｓｉ、ＧａＮ、ＧａＡｓ等の半導体材料で形成されている。半導体装置１０を広い電圧範囲にわたって動作させるために、半導体基板１１は、好ましくはＧａＮを含む。
【００１１】
ＭＩＭキャパシタ２０は、下部電極２１と、第１絶縁膜２２と、第２絶縁膜２３と、上部電極２４と、を含む。下部電極（第１電極）２１は、半導体基板１１上に設けられている。第１絶縁膜２２は、下部電極２１上に設けられている。第２絶縁膜２３は、第１絶縁膜２２上に設けられている。上部電極（第２電極）２４は、第２絶縁膜２３上に設けられている。下部電極２１、第１絶縁膜２２、第２絶縁膜２３および上部電極２４は、半導体基板１１側からこの順に積層されている。
【００１２】
下部電極２１は、金属の膜が積層されてなる。下部電極２１は、たとえば、Ａｕ、Ｐｔ、Ｔｉをこの順に積層することによって構成されている。下部電極２１は、たとえば６００ｎｍ〜１μｍ程度の厚さを有する。
【００１３】
第１絶縁膜２２は、下部電極２１を覆うように設けられている。第１絶縁膜２２は、Ｓｉ３Ｎ４（以下では、単にＳｉＮと表記する）膜である。第１絶縁膜２２は、半導体基板１１上にも設けられている。
【００１４】
第１絶縁膜２２には、半導体装置１０の動作電圧に応じた電圧が印加され得る。第１絶縁膜２２の厚さは、印加される電圧を考慮して決定される。第１絶縁膜２２の厚さは、たとえば１００ｎｍ〜３００ｎｍ程度である。
【００１５】
第１絶縁膜２２は、熱処理することによって、微小な単結晶が生成、すなわち微結晶化されている。ＳｉＮである第１絶縁膜２２は、微結晶化することによって、高電圧印加時に長寿命化が可能になる。ここで、第１絶縁膜２２の寿命とは、経時的絶縁破壊ＴＤＤＢ（Time Dependent Dielectric Breakdown）によって表される時間である。
【００１６】
第１絶縁膜２２は、微結晶を含むことから、熱処理前よりも屈折率が小さい。熱処理後の屈折率は、１．６よりも大きく、１．８５よりも小さい。なお、熱処理前のＳｉＮ膜は、アモルファス状態であり、その屈折率は、たとえば２程度である。屈折率は、たとえば、分光エリプソメトリー法等を用いて測定される。
【００１７】
第１絶縁膜２２は、熱処理で微結晶化されることによって、結晶粒界がリーク電流の経路となるため、リーク電流が増大する。
【００１８】
なお、第１絶縁膜２２は、熱処理によらず微結晶化されて、屈折率が１．６よりも大きく、１．８５よりも小さくなったものであってもよい。
【００１９】
第２絶縁膜２３は、第１絶縁膜２２を覆うように設けられている。第２絶縁膜２３は、ＳｉＯ２やＡｌ２Ｏ３等の膜である。第２絶縁膜２３は、熱処理されたＳｉＮからなる第１絶縁膜２２のリーク電流を阻止するために設けられる。したがって、好ましくは、第２絶縁膜２３は、第１絶縁膜２２をすべて覆うように設けられる。
【００２０】
ＳｉＯ２等の酸化膜は、ＳｉＮ膜よりも誘電率が低い。そのため、第２絶縁膜２３の厚さは、ＭＩＭキャパシタ２０の静電容量値を確保する観点から、動作電圧に応じて可能な限り薄く設定することが好ましい。
【００２１】
上部電極２４は、第２絶縁膜２３上に設けられている。上部電極２４は、平面視で下部電極２１の位置に対応する位置に設けられている。上部電極２４の面積は、下部電極２１の面積よりも小さく設定されている。上部電極２４は、金属の積層膜であり、たとえば、Ｔｉ、Ｐｔ、Ａｕの膜がこの順で積層されている。上部電極２４の厚さは、たとえば６００ｎｍ〜１μｍ程度とされる。
【００２２】
下部電極２１には、配線１４が接続されている。第１絶縁膜２２には、下部電極２１上の一部において開口部１５が設けられており、配線１４は、開口部１５によって露出された下部電極２１に接続されるように第１絶縁膜２２上に設けられている。配線１４は、たとえばＡｕである。
【００２３】
上部電極２４には、エアブリッジ配線１３が接続されている。エアブリッジ配線１３は、たとえばＡｕである。
【００２４】
本実施形態の半導体装置の製造方法について説明する。
図２は、図１の半導体装置の製造工程を例示するフローチャートである。
図２に示すように、工程Ｓ１において、半導体基板１１上に下部電極２１用の金属膜が形成される。フォトレジストによるエッチング工程等を経て、所望の形状の下部電極２１が形成される。
【００２５】
工程Ｓ２において、たとえばプラズマＣＶＤ（Plasma-Enhanced Chemical Vapor Deposition、ＰＥＣＶＤ）法を用いて、第１絶縁膜２２となるＳｉＮ膜を、下部電極２１を含む半導体基板１１上に、所望の膜厚で形成する。この場合のプラズマＣＶＤ形成温度は、３００℃程度である。
【００２６】
工程Ｓ３において、ＰＥＣＶＤ法によって形成されたＳｉＮ膜に対して、熱処理を行う。熱処理は、ＰＥＣＶＤ形成温度以上の温度で数分間にわたって行われる。熱処理温度は、たとえば４００℃〜９００℃程度である。
【００２７】
工程Ｓ４において、ＰＥＣＶＤ法を用いて、第２絶縁膜２３となるＳｉＯ２膜を、熱処理されたＳｉＮ膜上に、所望の膜厚で形成する。
【００２８】
工程Ｓ５において、第１絶縁膜２２および第２絶縁膜２３の一部に開口部１５を形成し、下部電極２１の一部を露出させる。
【００２９】
工程Ｓ６において、第２絶縁膜２３上に上部電極２４を形成する。また、開口部１５から露出された下部電極２１に接続されるように、配線１４を形成する。上部電極２４と配線１４とは、同時に形成されてもよいし、別工程において形成されてもよい。
その後、エアブリッジ配線１３を上部電極２４上に形成する。
【００３０】
上述の製造工程は一例であり、一部の工程が入れ替わったり、他の工程に置き換えたりしてもよい。たとえば、上述の工程Ｓ４において、ＰＥＣＶＤ法に代えて、熱酸化法を用いることもできる。熱酸化法を用いる場合には、直前のＳｉＮ膜の熱処理工程を省略することができる。
【００３１】
（変形例）
図３は、本変形例の半導体装置を例示する断面図である。
図３に示すように、本変形例の半導体装置１１０のＭＩＭキャパシタ１２０は、第３絶縁膜２５をさらに含む。第３絶縁膜２５は、第２絶縁膜２３上に設けられている。第３絶縁膜２５上には、上部電極２４が設けられている。つまり、第３電極２５は、上部電極２４と第２絶縁膜２３との間に設けられている。第３絶縁膜２５は、たとえば熱処理しないＳｉＮ膜である。第３絶縁膜２５は、ＳｉＮに限らず、ＳｉＯ２等の酸化膜等であってもよいし、他の絶縁膜であってもよい。
【００３２】
本実施形態の半導体装置１０，１１０の効果について、比較例の半導体装置と比較しつつ、説明する。
図４は、比較例の半導体装置を例示する断面図である。
図４に示すように、比較例の半導体装置２１０は、ＭＩＭキャパシタ２２０を有する。このＭＩＭキャパシタ２２０は、下部電極２１と、熱処理しないＳｉＮからなる絶縁膜２２２と、上部電極２４と、を含む。絶縁膜２２２は、他の絶縁膜を介さずに、下部電極２１と上部電極２４との間に設けられている。
【００３３】
ＳｉＮ膜はＭＩＭキャパシタの絶縁膜のみならず、トランジスタの電極や半導体表面を保護するためのパッシベーション膜と共用できる。そのため、ＭＩＭキャパシタの絶縁膜形成工程とパッシベーション膜形成工程とを共通化することができ、工程数を減らすことができる。そのため、ＳｉＮ膜は、一般的に使用されている。
【００３４】
ＳｉＮ膜は、ＰＥＣＶＤ法を用いて形成される。ＰＥＣＶＤ法で形成したＳｉＮ膜は、寿命ＴＤＤＢが短いことが知られている。比較例の半導体装置２１０のように、半導体基板１１にＧａＮのようなワイドバンドギャップ半導体材料を用いてＭＭＩＣを高耐圧化することができるが、熱処理しないＳｉＮ膜を用いたＭＩＭキャパシタ２２０では、ＭＩＭキャパシタ２２０を整合回路等に用いることが困難である。
【００３５】
一方、本実施形態およびその変形例の半導体装置１０，１１０では、製造工程の項で詳述したように、ＰＥＣＶＤ形成温度（約３００℃）以上の温度、たとえば４００℃〜９００℃で、数分間の熱処理をしている。この熱処理によって、ＳｉＮ膜は、微結晶化され、高密度化されるため、ＭＩＭキャパシタ１２０の破壊寿命ＴＤＤＢを長くすることができる。
【００３６】
ところで、熱処理したＳｉＮ膜を用いたＭＩＭキャパシタ２０，１２０は、破壊寿命ＴＤＤＢが長くなる一方で、膜中のＳｉＮの結晶の境界を流れる電流が増加する。これにより、ＭＩＭキャパシタ２０，１２０のリーク電流が増加する。
【００３７】
本実施形態およびその変形例の半導体装置１０，１１０では、上部電極２４と熱処理されたＳｉＮを含む第１絶縁膜２２との間に、第２絶縁膜２３を有している。第２絶縁膜２３は、たとえば酸化膜であり、リーク電流を小さくすることができる。つまり、第２絶縁膜２３は、第１絶縁膜２２のリーク電流を阻止することができる。
【００３８】
第１絶縁膜２２であるＳｉＮの熱処理プロセスは、標準的なプロセスであり、適用が容易であり。また、加熱に要する時間も数分と短時間であり、スループットへの影響が非常に小さい。また、第３絶縁膜２３は、ＳｉＯ２やＡｌ２Ｏ３等の標準的な酸化膜形成プロセスを用いて形成することができる。したがって、少ない工程の追加で半導体装置１０，１１０を製造することができる。
【００３９】
実施形態の半導体装置１０は、電源電圧を供給されて動作する。半導体基板１１をＧａＮとすることによって、電源電圧を、たとえば２０Ｖ〜５０Ｖとすることができる。
【００４０】
ＭＭＩＣである実施形態の半導体装置１０では、２０Ｖ〜５０Ｖで動作するトランジスタの入力や出力と他の回路や外部回路との間に、整合回路としてＭＩＭキャパシタ２０を用いる場合がある。したがって、ＭＩＭキャパシタ２０には、２０Ｖ〜５０Ｖの電圧が印加され得る。
【００４１】
本実施形態の半導体装置１０は、ＭＩＭキャパシタ２０を有しており、このＭＩＭキャパシタ２０は、上述したとおり熱処理したＳｉＮ膜である第１絶縁膜２２を含んでいる。リーク電流防止のため、第１絶縁膜２２上には第２絶縁膜２３が設けられているので、高電圧で動作するトランジスタ等の入出力に接続された整合回路に用いられても、十分な特性を有し、寿命ＴＤＤＢを確保することができる。
【００４２】
以上説明した実施形態によれば、ＭＩＭキャパシタを長寿命化した半導体装置および半導体装置の製造方法を実現することができる。
【００４３】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００４４】
１０，１１０  半導体装置、１１  半導体基板、１２  エアブリッジ配線、１４  配線、１５  開口部、２０，１２０  ＭＩＭキャパシタ、２１  下部電極、２２  第１絶縁膜、２３  第２絶縁膜、２４  上部電極、２５  第３絶縁膜
【図１】
2019161096.tif 000003
【図２】
2019161096.tif 000004
【図３】
2019161096.tif 000005
【図４】
2019161096.tif 000006