(57)【要約】【課題】順電圧を増大させることなく、ホール電流の集中による局部的な熱破損を防止することが可能な半導体装置およびその製造方法を提供する。【解決手段】第一導電型である半導体基板と、半導体基板の一方の主面側の一部に形成され、第一導電型とは逆導電型の第二導電型である第一部位と、第一部位と接合された電極層と、電極層に重ねて形成された導電性マスク層と、を少なくとも備え、電極層は、半導体基板の周縁から中心に向かう位置において、一方の主面側に重ねて形成されており、半導体基板には、周縁から中心に向かって延びる再結合層が形成されており、再結合層の一方の端部は、第一部位の半導体基板との接合面のうち、半導体基板の周縁側の端部の近傍にあり、導電性マスク層の表面形状に倣った形状に形成されていることを特徴とする。【選択図】図１
2019029469.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型である半導体基板と、前記半導体基板の一方の主面側の一部に形成され、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位と接合された電極層と、前記電極層に重ねて形成された導電性マスク層と、を少なくとも備え、
前記電極層は、前記半導体基板の周縁から中心に向かう位置において、前記一方の主面側に重ねて形成されており、
前記半導体基板には、周縁から中心に向かって延びる再結合層が形成されており、
前記再結合層の一方の端部は、前記第一部位の前記半導体基板との接合面のうち、前記半導体基板の周縁側の端部の近傍にあり、前記導電性マスク層の表面形状に倣った形状に形成されていることを特徴とする半導体装置。
【請求項２】
前記再結合層の前記一方の端部は、前記第一部位に接していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記再結合層の前記一方の端部は、前記第一部位の底面よりも浅い方向に向けて傾斜していることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記導電性マスク層は、はんだ材からなり、前記導電性マスク層は、該導電性マスク層の周縁から中心に向かって高さが漸増するように形成されていることを特徴とする請求項１ないし３いずれか一項記載の半導体装置。
【請求項５】
前記半導体基板には、前記第一部位の外側であって、前記半導体基板の一方の主面側から深さ方向に広がる前記第二導電型の第二部位が更に形成され、
前記再結合層は、前記第二部位の底面と同じか、それよりも深い位置に広がることを特徴とする請求項１ないし４いずれか一項記載の半導体装置。
【請求項６】
請求項１ないし５いずれか一項記載の半導体装置の製造方法であって、
前記半導体基板の一方の主面側の一部に第二導電型である前記第一部位を形成する第二導電型拡散層形成工程と、
前記第一部位に接するように前記電極層を形成する電極層形成工程と、
前記電極層に重ねて導電性マスク層を形成するマスク層形成工程と、
前記導電性マスク層を照射マスクとして用いて、前記半導体基板の深さ方向に高エネルギー粒子を照射して、前記再結合層を形成する再結合層形成工程と、を少なくとも備えたことを特徴とする半導体装置の製造方法。
【請求項７】
前記再結合層形成工程では、前記高エネルギー粒子として、ヘリウムまたはプロトンが照射されることを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ダイオードなどの半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の一例であるプレーナ型ダイオードは、例えばｎ型シリコン基板の上に酸化膜（パッシベーション）を形成し、この酸化膜を不純物拡散のマスク層として所定箇所に不純物を拡散させてｐ型領域（活性層）を形成することによって得られる。こうしたプレーナ型ダイオードは、過渡動作時にｐ型領域とパッシベーションとの接続部にホール電流が集中し、電流密度が高くなることが知られている。
【０００３】
こうしたホール電流の集中によってプレーナ型ダイオードが熱破損する虞がある。ホール電流の集中によるプレーナ型ダイオードが熱破損を防止するために、例えば、特許文献１では、ｐ型領域とｎ型領域（半導体基板）との界面付近に広がる低ライフタイム領域と称される欠陥領域を形成し、こうした欠陥領域によって、ホール電流の集中を緩和している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５―３４０５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された構造の半導体装置では、ｐ型領域の内部に欠陥領域を形成しているため、活性層における電荷キャリアのライフタイムに影響を及ぼし、順電圧が増大してしまうという課題があった。
【０００６】
本発明は、前述した状況に鑑みてなされたものであって、順電圧を増大させることなく、ホール電流の集中による熱破損を防止することが可能な半導体装置、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の半導体装置は、第一導電型である半導体基板と、前記半導体基板の一方の主面側の一部に形成され、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位と接合された電極層と、前記電極層に重ねて形成された導電性マスク層と、を少なくとも備え、前記電極層は、前記半導体基板の周縁から中心に向かう位置において、前記一方の主面側に重ねて形成されており、前記半導体基板には、周縁から中心に向かって延びる再結合層が形成されており、前記再結合層の一方の端部は、前記第一部位の前記半導体基板との接合面のうち、前記半導体基板の周縁側の端部の近傍にあり、前記導電性マスク層の表面形状に倣った形状に形成されていることを特徴とする。
【０００８】
半導体装置、例えばプレーナ型ダイオードは、第一部位の接合面に一方の端部が接するように再結合層を形成しつつも、第一部位の内部まで再結合層を延ばさない構成にすることによって、第一部位における電荷キャリアのライフタイムを短縮してしまうことを防止する。即ち、第一部位の内部まで再結合層を形成すると、第一部位における電荷キャリアのライフタイムが短縮され、順電圧が増大してしまう虞があるが、第一部位の内部まで再結合層を延ばさない構成にすることによって、第一部位における順電圧の増大を防止することが可能になる。
【０００９】
加えて、例えば過渡動作時において、第一部位にホール電流が集中し、電流密度が高くなるが、この第一部位の接合面に一方の端部が接するように再結合層を形成することにより、半導体基板の周縁部分の電荷キャリアのライフタイムが短縮され、半導体基板の周縁部分のホールが素早く消失する。これによって、半導体基板の周縁部分のホール電流集中が低減され、半導体装置が熱破損することを防止することができる。
【００１０】
また、本発明では、前記再結合層の前記一方の端部は、前記第一部位に接していることを特徴とする。
【００１１】
また、本発明では、前記再結合層の前記一方の端部は、前記第一部位の底面よりも浅い方向に向けて傾斜していることを特徴とする。
【００１２】
また、本発明では、前記導電性マスク層は、はんだ材からなり、前記導電性マスク層は、該導電性マスク層の周縁から中心に向かって高さが漸増するように形成されていることを特徴とする。
【００１３】
また、本発明では、前記半導体基板には、前記第一部位の外側であって、前記半導体基板の一方の主面側から深さ方向に広がる前記第二導電型の第二部位が更に形成され、前記再結合層は、前記第二部位の底面と同じか、それよりも深い位置に広がることを特徴とする。
【００１４】
本発明の半導体装置の製造方法は、前記各項記載の半導体装置の製造方法であって、前記半導体基板の一方の主面側の一部に第二導電型である前記第一部位を形成する第二導電型拡散層形成工程と、前記第一部位に接するように前記電極層を形成する電極層形成工程と、前記電極層に重ねて導電性マスク層を形成するマスク層形成工程と、前記導電性マスク層を照射マスクとして用いて、前記半導体基板の深さ方向に高エネルギー粒子を照射して、前記再結合層を形成する再結合層形成工程と、を少なくとも備えたことを特徴とする。
【００１５】
再結合層形成工程では、半導体基板の一方の主面側から高エネルギー粒子を照射することによって、半導体基板の格子欠陥を高密度に形成する。半導体基板の深さ方向における再結合層の形成位置は、高エネルギー粒子の照射エネルギーにより決まる。即ち、こうした高エネルギー粒子のマスクとなる導電性マスク層の厚みによって、再結合層の形成位置を制御することができる。これにより、半導体基板の任意の深さ位置に再結合層を形成することが可能になる。
【００１６】
また、本発明では、前記再結合層形成工程では、前記高エネルギー粒子として、ヘリウムまたはプロトンが照射されることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、順電圧を増大させることなく、ホール電流の集中による熱破損を防止することが可能な半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第一実施形態のプレーナ型ダイオード（半導体装置）における半導体基板の周縁部分の積層方向（厚み方向）に沿った断面を示す要部拡大断面図である。
【図２】本発明の第二実施形態のプレーナ型ダイオード（半導体装置）における半導体基板の周縁部分の積層方向（厚み方向）に沿った断面を示す要部拡大断面図である。
【図３】本発明の半導体装置の製造方法を説明するフロー図である。
【図４】本発明の半導体装置の製造方法を段階的に示した断面図である。
【図５】本発明の半導体装置の製造方法を段階的に示した断面図である。
【図６】再結合層形成工程を模式的に示した模式断面図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して、本発明の一実施形態の半導体装置およびその製造方法について説明する。なお、以下に示す各実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００２０】
（半導体装置：第一実施形態）
本発明の半導体装置の一例として、プレーナ型ダイオードの構成を図面を参照して詳細に説明する。なお、以下に説明するプレーナ型ダイオードは、ガードリングを備えたプレーナ型ダイオードにおける半導体基板の周縁部分の一構成例を挙げて説明するものである。よって、これら周縁部分よりも中心側の構成は特に限定されるものではない。ここでいう周縁部分とは、半導体基板のある一方の周縁から、半導体基板の中心に向かって任意の幅で広がる領域を指している。
【００２１】
まず最初に、本実施形態で説明する半導体装置の一例として挙げるプレーナ型ダイオードについて、全体構成の概要を説明する。
【００２２】
図１は、第一実施形態のプレーナ型ダイオード（半導体装置）の周縁部分における積層方向（厚み方向）に沿った断面を示す要部拡大断面図である。なお、この図１において、紙面に向かって右側を周縁側、左側を中心側と称することがある。
本実施形態に係るプレーナ型ダイオード（半導体装置）１０は、ｎ−型（第一導電型）である半導体基板１１と、半導体基板１１の一方の主面１１ａ側の一部に形成され、ｎ−型とは逆導電型のｐ＋型（第二導電型）である活性層（第一部位）１２と、活性層１２と接合されたアノード電極（電極層）１３と、アノード電極１３に重ねて形成された導電性マスク層１６と、を少なくとも備え、アノード電極１３は、半導体基板１１の周縁から中心に向かう位置において、一方の主面１１ａ側に重ねて形成されており、半導体基板１１には、周縁側から中心側に向かって延びる再結合層２１が形成されており、再結合層２１の一方の端部２１ａは、活性層１２の半導体基板１１との接合面１２ａに連なる活性層１２の端部であって半導体基板１１の周縁寄りの端部１２ａｓの近傍の領域２９にあり、導電性マスク層１６の表面形状（例えば導電性マスク層１６の周縁１６ａｓにおける表面形状）に倣った形状に形成されている。領域２９としては、例えば、活性層１２の外部のうち、活性層１２の接合面１２ａと当該接合面１２ａに連なる活性層１２の端部（端面）１２ａｓとの角部の近傍の領域であればよい。
【００２３】
より具体的には、本発明のプレーナ型ダイオード１０は、ｎ−型の半導体基板１１を備えている。半導体基板１１は、例えばＳｉウェーハから構成されている。なお、半導体基板１１は、Ｓｉウェーハ以外にも、例えば、ＳｉＣウェーハを用いることもできる。
【００２４】
半導体基板１１の一方の主面１１ａ側の一部に、第一導電型とは逆導電型のｐ＋型を成す活性層（第一部位）１２が形成されている。この活性層１２は、半導体基板１１の周縁側から中心側に向かって所定の距離だけ離れた位置であって、半導体基板１１の一方の主面１１ａから厚み方向に沿って所定の深さまで形成されている。半導体基板１１は、一方の主面１１ａ側はｎ−型半導体領域とされ、他方の主面１１ｂ側はｎ＋型拡散層であるカソード領域１４が形成される。活性層１２の底面１２ａｅは、このカソード領域１４よりも浅い位置（半導体基板１１の一方の主面１１ａ側）に形成されている。
【００２５】
半導体基板１１の一方の主面１１ａのうち、活性層１２の形成領域には、半導体基板１１の一方の主面１１ａにおいて、半導体基板１１の周縁側（周縁部位）には、第一導電型で半導体基板１１の不純物濃度より高いｎ＋型を成すチャネルストッパ層１９が形成されている。このチャネルストッパ層１９の底面は、活性層１２の底面１２ａｅよりも浅い位置において形成されている。こうしたチャネルストッパ層１９は、活性層１２からその周辺に広がる空乏層が半導体基板１１の周縁に達することを抑止する。
【００２６】
半導体基板１１の一方の主面１１ａのうち、活性層１２とチャネルストッパ層１９との間には、酸化膜（パッシベーション）１７が形成されている。より具体的には、酸化膜１７の一端は、活性層１２の端部に重なるように形成されることで接している。また、酸化膜１７の他端は、チャネルストッパ層１９の端部に重なるように形成されることで接している。こうした酸化膜１７は、例えば、ＳｉＯ２から構成されている。
【００２７】
アノード電極１３は、半導体基板１１の一方の主面１１ａに重なるように形成され、その一部が活性層１２に接し、これに連なる残りの一部が酸化膜１７の一端側に重なる。アノード電極１３は、例えばＡｌから構成されている。
なお、アノード電極１３に重ねて、Ｔｉ層、およびＮｉ層を形成した上で、例えばはんだ材からなる導電性マスク層１６を形成する。
【００２８】
アノード電極１３の上には、導電性マスク層１６が形成されている。この導電性マスク層１６は、後ほど説明するプレーナ型ダイオード１０の製造方法において、再結合層２１を形成する際に用いる高エネルギー粒子照射時のマスクとして作用する。導電性マスク層１６は、例えば、はんだ材から構成されている。
【００２９】
導電性マスク層１６を構成するはんだ材の例としては、Ｐｂ含有はんだ又はＰｂフリーはんだを用いることができる。
【００３０】
導電性マスク層１６は、周縁１６ａｓから中心に向かって高さが漸増するように形成されている。より具体的には、導電性マスク層１６の周縁１６ａｓにおいて比較的急激に厚みが増加する湾曲傾斜面が形成され、さらに、この湾曲傾斜面に連なるように導電性マスク層１６の中心に向かって緩やかに厚みが増える又はほぼ一定となるような形状に形成されていることが好ましい。
【００３１】
半導体基板１１の他方の主面１１ｂの全域には、半導体基板１１のｎ−型半導体よりも不純物濃度が高く、オーミック性が得られる高不純物濃度のｎ＋型（第一導電型）のカソード領域１４が形成されている。また、半導体基板１１の他方の主面１１ｂの全域には、このカソード領域１４に接するように、カソード電極１５が形成されている。カソード電極１５は、例えばＮｉから構成されている。
【００３２】
また、半導体基板１１の一方の主面１１ａにおいて、活性層１２よりも周縁側であって、チャネルストッパ層１９よりも中心側には、半導体基板１１の一方の主面１１ａ側から深さ方向に広がるｐ＋型のガードリング（第二部位）１８が更に形成されている。ガードリング１８は、半導体基板１１を平面視した場合に、アノード電極１３と接する活性層１２よりも、半導体基板１１の周縁側において活性層１２を取り囲むように環状に形成される。この第１実施形態においては、ガードリングは半導体基板１１の一方の主面１１ａに沿って離間するようにして２つ形成されている。
このようなガードリング１８は、空乏層を活性層１２から半導体基板１１の周縁側へ延びるように作用することによって、電界集中を緩和させる。
【００３３】
なお、こうしたガードリング１８は、１つ、ないし３つ以上形成されていてもよい。また、それぞれのガードリング１８は、互いに離間させずに接するように形成することもできる。また、それぞれのガードリング１８は、不純物濃度の異なる２層以上の複層構造とすることもできる。
【００３４】
第一実施形態のプレーナ型ダイオード１０の半導体基板１１には、半導体基板１１の周縁１１ｅから中心に向かって延びる再結合層２１が形成されている。なお、半導体基板１１の中心は、図１に示す半導体基板１１の周縁１１ｅとは反対側の周縁との間にある中心を示している。より具体的には、再結合層２１は、半導体基板１１の周縁１１ｅ側となる他方の端部２１ｂが半導体基板１１の周縁１１ｅまで延びており、また、他方の端部２１ｂとは反対側の一方の端部２１ａが、活性層１２の半導体基板１１に対する接合面１２ａのうち、半導体基板１１の周縁１１ｅ側の端部１２ａｓまで延びている。
【００３５】
そして、再結合層２１の一方の端部２１ａは、導電性マスク層１６の表面形状に倣った形状に形成されている。より具体的には、再結合層２１の一方の端部２１ａは、導電性マスク層１６の周縁１６ａｓの湾曲した表面形状に近似した形状とされている。即ち、再結合層２１の一方の端部２１ａは、半導体基板１１の中心に向かうにつれて、活性層１２の接合面１２ａのうち底面１２ａｅよりも浅い方向に向けて湾曲するように傾斜している。
【００３６】
後ほど説明する半導体装置の製造方法において、導電性マスク層１６は、再結合層２１を形成する際に用いる高エネルギー粒子照射時のマスクとして利用する。これにより、再結合層２１の一方の端部２１ａの形状は、導電性マスク層１６の形状に倣った形状になる。
【００３７】
また、本実施形態では、再結合層２１の一方の端部２１ａにおける端面２１ａｆは、活性層１２の接合面１２ａと当該接合面１２ａに連なる活性層１２の端部（端面）１２ａｓとの角部に接するように形成されており、なおかつ、再結合層２１は、活性層１２の内部には形成されていない。
【００３８】
再結合層２１は、一方の端部２１ａから半導体基板１１の中心に向かって、ガードリング１８の底面よりも深い位置で直線状に延びている。なお、こうした再結合層２１の湾曲した一方の端部よりも周縁側の領域は、ガードリング１８の底面に接する深さで形成することもできる。
【００３９】
再結合層２１は、半導体基板１１に高エネルギー粒子、例えばヘリウムやプロトンを照射することによって形成された、結晶格子欠陥を高密度に含む層である。こうした再結合層２１は、電荷キャリアの寿命を短くする。
【００４０】
以上のような構成の第一実施形態のプレーナ型ダイオード１０の作用を説明する。
本発明のプレーナ型ダイオード１０によれば、活性層１２の接合面１２ａに一方の端部が接するように再結合層２１を形成しつつも、活性層１２の内部まで再結合層２１を延ばさない構成にすることによって、活性層１２における電荷キャリアのライフタイムを短縮してしまうことを防止する。即ち、活性層１２の内部まで再結合層２１を形成すると、活性層１２における電荷キャリアのライフタイムが短縮され、順電圧が増大してしまう虞がある。しかし、本発明のプレーナ型ダイオード１０のように、活性層１２の内部まで再結合層２１を延ばさない構成にすることによって、活性層１２における順電圧の増大を防止することが可能になる。
【００４１】
加えて、例えば過渡動作時において、活性層１２と酸化膜１７との接続部分にホール電流が集中し、電流密度が高くなる。しかしながら、こうした活性層１２の接合面１２ａに再結合層２１の一方の端部２１ａが接するように形成することにより、半導体基板１１における再結合層２１が形成された部分の電荷キャリアのライフタイムが短縮される。再結合層２１によって半導体基板１１の再結合層２１が形成された部分のホールが素早く消失し、活性層１２と酸化膜１７との接続部分のホール電流の集中が緩和される。これによって、プレーナ型ダイオード１０の熱破損を防止できる。
【００４２】
（半導体装置：第二実施形態）
図２は、第二実施形態のプレーナ型ダイオード（半導体装置）の半導体基板の周縁部分における積層方向に沿った断面を示す要部拡大断面図である。なお、第一実施形態と同様の構成には同一の番号を付し、その詳細な説明は省略する。
第二実施形態のプレーナ型ダイオード３０の半導体基板１１には、半導体基板１１の周縁１１ｅから中心に向かって延びる再結合層３１が形成されている。より具体的には、再結合層３１は、半導体基板１１の周縁１１ｅ側となる他方の端部３１ｂが半導体基板１１の周縁１１ｅまで延びており、また、他方の端部３１ｂとは反対側の一方の端部３１ａにおける端面３１ａｆは、活性層１２の接合面１２ａから所定の間隔を保って離間するように形成されている。
【００４３】
また、再結合層３１の一方の端部３１ａは、導電性マスク層１６の周縁１６ａｓの湾曲した表面形状に近似した形状とされている。即ち、再結合層３１の一方の端部３１ａは、半導体基板１１の中心に向かうにつれて、活性層１２の接合面１２ａのうち底面１２ａｅよりも浅い方向に向けて湾曲するように傾斜している。
【００４４】
こうした第二実施形態のプレーナ型ダイオード３０も、活性層１２の接合面１２ａの近傍まで再結合層３１を形成しつつも、活性層１２との間に所定の間隔を保って、活性層内部まで再結合層３１を延ばさない構成にすることによって、活性層１２における電荷キャリアのライフタイムを短縮してしまうことを防止する。即ち、活性層１２の内部まで再結合層３１を形成すると、活性層１２における電荷キャリアのライフタイムが短縮され、順電圧が増大してしまう虞がある。しかし、本発明のプレーナ型ダイオード３０のように、活性層１２の内部まで再結合層３１を延ばさない構成にすることによって、活性層１２における順電圧の増大を防止することが可能になる。
【００４５】
また、例えば、プレーナ型ダイオード１０を備えたスイッチング電源では、非常時における緊急停止などを行うなどの過渡動作時において、活性層１２と酸化膜１７との接続部分にホール電流が集中し、電流密度が高くなる。しかしながら、こうした活性層１２の接合面１２ａの近傍まで再結合層３１の一方の端部３１ａを延ばすことにより、半導体基板１１における再結合層３１が形成された部分の電荷キャリアのライフタイムが短縮される。再結合層３１によって半導体基板１１の再結合層３１が形成された部分の正孔が素早く消失し、逆回復電流の変化率が大きくなり、活性層１２と酸化膜１７との接続部分のホール電流の集中が緩和される。これによって、半導体基板１１の周縁部分のリーク電流の増加が抑制され、プレーナ型ダイオード３０が熱破損することを防止することができる。
【００４６】
（半導体装置の製造方法）
次に、本発明の半導体装置の製造方法について説明する。なお、以下の実施形態では、半導体装置の製造方法の一例として、図１に示す構成のプレーナ型ダイオード１０の製造方法を例示する。
図３は、本発明の半導体装置の一例であるプレーナ型ダイオードの製造方法を説明するフロー図である。また、図４、図５は、本発明の半導体装置の一例であるプレーナ型ダイオードの製造方法を段階的に示した断面図である。また、図６は、再結合層形成工程を模式的に示した断面図である。
まず、プレーナ型ダイオード１０の製造にあたっては、ｎ−型の半導体基板１１、例えばＳｉウェーハを用意する。ｎ−型の不純物濃度は、例えば２×１０１４ａｔｏｍｓ／ｃｍ３程度である。
【００４７】
次に、図４（ａ）に示すように、半導体基板１１の一方の主面１１ａ側の所定の領域に活性層（第一部位）１２やガードリング１８などのｐ型拡散層を形成する（ｐ型拡散層形成工程Ｓ１）。このｐ型拡散層形成工程Ｓ１では、まず、半導体基板１１の一方の主面１１ａの全体に酸化膜を形成し、この酸化膜を写真露光およびエッチングまでのフォトリソグラフィープロセスによって、活性層１２やガードリング１８の形成位置を除いた部分だけをマスクする。そして、このエッチング後の酸化膜をマスクにして、例えばホウ素やアルミニウム等のｐ型不純物を熱拡散させ、半導体基板１１の一方の主面１１ａ側の所定の領域に、ｐ＋型の活性層１２やガードリング１８を形成する。こうしたｐ＋型拡散層の不純物濃度は、例えば１×１０１９ａｔｏｍｓ／ｃｍ３程度である。
【００４８】
次に、図４（ｂ）に示すように、半導体基板１１の一方の主面１１ａの周辺部分に、チャネルストッパ層１９を形成し、かつ、半導体基板１１の他方の主面１１ｂから所定の深さ範囲まで、第一導電型の高濃度不純物のｎ＋型拡散層であるカソード領域１４を形成する（ｎ型拡散層形成工程Ｓ２）。ｎ型拡散層形成工程Ｓ２では、前工程であるｐ型拡散層形成工程Ｓ１におけるｐ型不純物の熱拡散時に、半導体基板１１の一方の主面１１ａに生じる酸化膜を利用して、この酸化膜を写真露光およびエッチングまでのフォトリソグラフィープロセスによって、チャネルストッパ層１９の形成位置を除いた部分だけをマスクする。そして、このエッチング後の酸化膜をマスクにして、例えばリンやヒ素等のｎ型不純物を熱拡散させ、半導体基板１１の一方の主面１１ａの周辺部分にｎ＋型のチャネルストッパ層１９を形成する。
【００４９】
また、半導体基板１１の他方の主面１１ｂには、特に酸化膜などのマスクを形成せずにｎ型不純物を熱拡散させ、半導体基板１１の他方の主面１１ｂから一方の主面１１ａに向かって所定の深さ範囲までｎ＋型のカソード領域１４を形成する。ｎ＋型の不純物濃度は、例えば１×１０２０ａｔｏｍｓ／ｃｍ３程度である。
【００５０】
なお、本実施形態では、ｎ型拡散層形成工程Ｓ２において、ｎ−型の半導体基板１１の他方の主面１１ｂにｎ型不純物を熱拡散させてｎ＋型のカソード領域１４を形成しているが、これ以外にも、他方の主面１１ｂ側に（カソード領域１４となる）ｎ＋型不純物拡散層が予め形成されている半導体基板を用いることもできる。この場合、ｎ型拡散層形成工程Ｓ２において、カソード領域１４を形成する工程は実施しなくてもよい。
【００５１】
次に、図４（ｃ）に示すように、半導体基板１１の一方の主面１１ａ側に、酸化膜１７を形成する（酸化膜形成工程Ｓ３）。酸化膜１７の形成にあたっては、半導体基板１１の一方の主面１１ａ側に、例えはＳｉＯ２等を成膜する。そして、写真露光およびエッチングまでのフォトリソグラフィープロセスによって、所定の形状の酸化膜１７を形成する。なお、この酸化膜形成工程Ｓ３は、前工程であるｎ型拡散層形成工程Ｓ２におけるｎ型不純物の熱拡散時に、半導体基板１１の一方の主面１１ａに生じる酸化膜を用いることができる。
【００５２】
次に、図５（ａ）に示すように、半導体基板１１の一方の主面１１ａ側にアノード電極１３を形成する（電極層形成工程Ｓ４）。アノード電極１３の形成にあたっては、半導体基板１１の一方の主面１１ａ側に例えばＡｌ層を形成する。そして、写真露光およびエッチングまでのフォトリソグラフィープロセスによって、所定の形状のアノード電極１３を形成する。
【００５３】
なお、アノード電極１３を構成するＡｌに重ねて、後工程で形成する導電性マスク層１６に対する濡れ性を高めるために、Ｔｉ層、およびＮｉ層を形成することが好ましい。アノード電極１３を構成するＡｌは、一般に、導電性マスク層１６を構成するはんだ材に対する濡れ性が低く、そのままでは後工程でアノード電極１３に重ねて導電性マスク層１６を形成しにくい場合があるが、Ｔｉ薄膜を介して、はんだ材に対して濡れ性が高いＮｉ薄膜を形成することにより、後工程でアノード電極１３対して導電性マスク層１６を密着させることで、アノード電極１３に重ねるようにして導電性マスク層１６を形成することができる。
また、アノード電極１３を、導電性マスク層１６を構成するはんだ材に対して濡れ性の高いＮｉによって形成することもできる。この場合、アノード電極１３を多層構成にする必要は無い。
【００５４】
次に、図５（ｂ）に示すように、アノード電極１３に重ねて導電性マスク層１６を形成する（マスク層形成工程Ｓ５）。導電性マスク層１６の形成にあたっては、アノード電極１３上に、はんだペーストを塗布する。この時、アノード電極１３の中心から周縁に向かってはんだペースト厚みが薄くなっていくように塗布する。そして、アノード電極１３上に塗布したはんだペーストを溶融することによって、導電性マスク層１６が形成される。こうして形成された導電性マスク層１６は、その周縁１６ａｓから中心に向けて盛り上がるような凸状を成す。
【００５５】
次に、図５（ｃ）に示すように、この導電性マスク層１６をマスク（照射マスク）として用いて、高エネルギー粒子の照射によって再結合層２１を形成する（再結合層形成工程Ｓ６）。図６に示すように、再結合層形成工程Ｓ７では、半導体基板１１の一方の主面１１ａ側から高エネルギー粒子、例えばヘリウムまたはプロトン（図６ではヘリウム）を照射することによって、半導体基板１１を構成するシリコン結晶の格子欠陥を高密度に形成する。
【００５６】
半導体基板１１の厚み方向（深さ方向）における再結合層２１の形成位置は、ヘリウムの照射エネルギーが均一であるならば、導電性マスク層１６の厚みにより決まる。即ち、こうしたヘリウムのマスクとなる導電性マスク層１６の厚みによって、再結合層２１の厚み方向（深さ方向）における形成位置を制御することができる。具体的には、導電性マスク層１６の厚みが厚くなるに従って（半導体基板１１の中心側の位置に向かうに従って）、再結合層２１の形成位置が半導体基板１１の一方の主面１１ａ側に向かって浅くなっていき（半導体基板１１の中心側の位置に向かうに従って浅い位置となるように）、導電性マスク層１６の厚みが一定以上の厚みとなる位置においては、半導体基板１１にヘリウムが全く到達せず、半導体基板１１において再結合層２１が形成されなくなる。
【００５７】
こうした導電性マスク層１６の作用によって、半導体基板１１のうち活性層１２が形成されている部分（半導体基板１１の中心側）は活性層１２が形成されていない部分（半導体基板１１の周縁側）に比べて導電性マスク層１６が厚く形成されているために、ヘリウムを照射してもヘリウムは活性層１２に到達しないため、活性層１２に再結合層２１が形成されることが無い。
【００５８】
一方、導電性マスク層１６の周縁１６ａｓは、その厚みが半導体基板１１の周縁側に向かうにつれて漸減するため、導電性マスク層１６の厚みに応じて、半導体基板１１の所定の深さ位置から、半導体基板１１の周縁側に向かって徐々に深くなるように湾曲した再結合層２１が形成される。こうした再結合層２１の一方の端部２１ａは、導電性マスク層１６の厚みによってヘリウムの到達深さが変わるといった特性のため、導電性マスク層１６の表面形状に倣った形状に形成される。即ち、再結合層２１の一方の端部２１ａは、導電性マスク層１６の周縁１６ａｓの湾曲した表面形状に近似した形状に形成される。
【００５９】
再結合層２１の一方の端部２１ａよりも他方の端部２１ｂに向かう部分では、半導体基板１１の一方の主面１１ａに導電性マスク層１６が形成されていないために、再結合層２１は、一定の深さで直線状に形成される。本実施形態では、ガードリング１８，１８の底面よりも深い位置で他方の端面に向かって直線状に延びるように再結合層２１が形成される。
【００６０】
この後、半導体基板１１の他方の主面１１ｂにおいて、カソード領域１４に重ねるように、例えばＮｉからなるカソード電極１５を形成することで、本発明の半導体装置の一例であるプレーナ型ダイオード１０を製造することができる（図１参照）。
なお、カソード電極１５は、前述した電極層形成工程Ｓ４において、アノード電極１３とともに形成することもできる。この場合、半導体基板１１の一方の主面１１ａおよび他方の主面１１ｂに同時にＮｉからなる電極層を形成することになり、全体の工程がより簡略化される。
【００６１】
この後、製品組み立て時の熱処理によって再結合層２１の欠陥アニールを行う。
【００６２】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６３】
１０  プレーナ型ダイオード（半導体装置）
１１  半導体基板
１２  活性層（第一部位）
１３  アノード電極（電極層）
１４  カソード領域
１５  カソード電極
１６  導電性マスク層（はんだ層）
１７  酸化膜（パッシベーション）
１８  ガードリング（第二部位）
２１  再結合層
【図１】
2019029469.tif 000003
【図２】
2019029469.tif 000004
【図３】
2019029469.tif 000005
【図４】
2019029469.tif 000006
【図５】
2019029469.tif 000007
【図６】
2019029469.tif 000008