(57)【要約】 【課題】ＴＳＶを低温で形成することができ、かつ、リーク電流やクラックを抑制することができる半導体装置の製造方法を提供する。【解決手段】本実施形態による半導体装置の製造方法は、半導体素子を有する第１面と該第１面とは反対側にある第２面とを有する半導体基板を、第１面を支持基板に向けて該支持基板上に接着剤で貼付することを具備する。次に、半導体基板を第２面から加工して第２面から第１面に達するコンタクトホールを形成する。次に、コンタクトホールの内側面に第２絶縁膜を形成する。次に、コンタクトホール内の第２絶縁膜上に金属を埋め込むことによって金属電極を形成する。第２絶縁膜の形成は、プラズマＣＶＤ法を用いて、シリコンおよび酸素を含有するガス、酸素含有ガス、および、ＮＨ基含有ガスを含む２００℃以下の雰囲気中において実行される。【選択図】図５
2019057634.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を有する第１面と該第１面とは反対側にある第２面とを有する半導体基板を、前記第１面を支持基板に向けて該支持基板上に接着剤で貼付し、
前記半導体基板を前記第２面から加工して前記第２面から前記第１面に達するコンタクトホールを形成し、
前記コンタクトホールの内側面に第２絶縁膜を形成し、
前記コンタクトホール内の前記第２絶縁膜上に金属を埋め込むことによって金属電極を形成することを具備し、
前記第２絶縁膜の形成は、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、シリコンおよび酸素を含有するガス、酸素含有ガス、および、ＮＨ基含有ガスを含む２００℃以下の雰囲気中において実行される、半導体装置の製造方法。
【請求項２】
前記シリコンおよび酸素を含有するガスは、ＴＥＯＳ（TetraEthylOrthoSilicate）ガスであり、
前記酸素含有ガスは、ＮＯ２またはＯ２であり、
前記ＮＨ基含有ガスは、ＮＨ３またはＮ２である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２絶縁膜の形成は、２００℃以下の雰囲気中において実行される、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２絶縁膜の形成は、１００℃〜２００℃の雰囲気中において実行される、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２絶縁膜の中のダングリングボンドには、ＮＨ基が結合している、請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記半導体基板の前記第１面上に前記半導体素子および配線層を形成した後に、前記コンタクトホール、前記第２絶縁膜および前記金属電極を形成する、請求項１から請求項５のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体メモリ等の半導体チップは、高機能化や高集積化等の観点から積層される場合がある。積層された複数の半導体チップ間の素子を電気的に接続するために、ＴＳＶ（Through-Silicon Via）と呼ばれる貫通電極が用いられる。ＴＳＶは、半導体基板を貫通して他の半導体チップの素子と電気的に接続する。
【０００３】
ＴＳＶを基板と電気的に絶縁するために、ＴＳＶ用のコンタクトホールの内側面にスペーサ層が形成される。しかし、ＴＳＶ用のコンタクトホールのアスペクト比は高い。このようなアスペクト比の高いコンタクトホールの底部までスペーサ層をカバレッジ良く形成するためには、ＴＥＯＳを用いたプラズマＣＶＤ法が用いられる。ＴＥＯＳを用いたスペーサ層は、シランを用いたプラズマＣＶＤ法よりもカバレッジが良好であるからでる。
【０００４】
しかし、半導体基板に半導体素子を形成した後にＴＳＶを形成するビアラストプロセスの場合、支持基板に半導体基板の素子形成面を接着剤で固定し、半導体基板の裏面を研磨して半導体基板を薄膜化した後にＴＳＶを形成する。この場合、接着剤が溶融しないように、ＴＳＶの形成は、例えば、２００℃以下の低温で実行される。
【０００５】
一方、ＴＥＯＳを用いたプラズマＣＶＤ法を低温で実行した場合、スペーサ層には、ＯＨ基（水分）が多く混入する。ＯＨ基は、水分としてＴＳＶと基板との間のリーク電流の原因となったり、蒸発してクラックや層間絶縁膜の剥がれの原因となる。また、このようなスペーサ層は、吸湿性が高く、経時的に劣化し易い。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０４−１５４１２５号公報
【特許文献２】特開平０４−１６２４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＴＳＶを低温で形成することができ、かつ、リーク電流やクラックを抑制することができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００８】
本実施形態による半導体装置の製造方法は、半導体素子を有する第１面と該第１面とは反対側にある第２面とを有する半導体基板を、第１面を支持基板に向けて該支持基板上に接着剤で貼付することを具備する。次に、半導体基板を第２面から加工して第２面から第１面に達するコンタクトホールを形成する。次に、コンタクトホールの内側面に第２絶縁膜を形成する。次に、コンタクトホール内の第２絶縁膜上に金属を埋め込むことによって金属電極を形成する。第２絶縁膜の形成は、プラズマＣＶＤ法を用いて、シリコンおよび酸素を含有するガス、酸素含有ガス、および、ＮＨ基含有ガスを含む２００℃以下の雰囲気中において実行される。
【図面の簡単な説明】
【０００９】
【図１】本実施形態による半導体装置の製造方法の一例を示す断面図。
【図２】図１に続く、半導体装置の製造方法の一例を示す断面図。
【図３】図２に続く、半導体装置の製造方法の一例を示す断面図。
【図４】図３に続く、半導体装置の製造方法の一例を示す断面図。
【図５】本実施形態によるスペーサ膜の成膜方法の一例を示すフロー図。
【図６】フーリエ変換型赤外分析法を用いたスペーサ膜５０の解析結果を示すグラフ。
【図７】スペーサ膜５０のリーク電流の解析結果を示すグラフ。
【図８】スペーサ膜５０の耐圧の解析結果を示すグラフ。
【図９】スペーサ膜５０の容量の測定結果を示すグラフ。
【図１０】スペーサ膜５０に含まれるＯＨ基の経時変化を示すグラフ。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、ＴＳＶが形成される面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
【００１１】
図１〜図４（Ｂ）は、本実施形態による半導体装置の製造方法の一例を示す断面図である。半導体装置は、例えば、ＮＡＮＤ型ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read-Only Memory）等を有する半導体チップでよい。以下、半導体ウェハにＴＳＶ４０を形成する方法を主に説明する。
【００１２】
まず、図１に示すように、半導体基板１０の第１面Ｆ１上にＳＴＩ２０を形成し、アクティブエリアＡＡを決める。半導体基板１０は、この段階では個片化されていない半導体ウェハであり、例えば、シリコン基板（シリコンウェハ）である。ＳＴＩ２０は、例えば、シリコン酸化膜である。
【００１３】
次に、アクティブエリアＡＡに半導体素子１５を形成する。半導体素子１５は、例えば、メモリセルアレイ、トランジスタ、抵抗素子、キャパシタ素子等でよい。半導体素子１５の形成の際に、ＳＴＩ２０上には、例えば、配線構造３５が形成される。半導体素子１５および配線構造３５は、絶縁膜３７、３８によって被覆される。次に、パッド３０が配線構造３５に電気的に接続されるように形成される。ＳＴＩ２０上には、導電体３０、３５が形成される。尚、図１には、ＴＳＶ４０の形成領域だけでなく、半導体素子１５の形成領域も示しているが、図２（Ａ）以降、半導体素子１５の形成領域の図示を省略し、ＴＳＶ４０の形成領域のみを示す。
【００１４】
次に、図２（Ａ）に示すように、半導体基板１０の第１面Ｆ１を支持基板１０１に向けて、半導体基板１０を支持基板１０１上に接着剤１０２で貼付する。半導体基板１０と支持基板１０１との間を接着する接着剤１０２には、例えば、約２００℃を超えると、溶融するような有機材料でよい。半導体基板１０の第２面Ｆ２上にフォトレジスト８０を形成し、ＴＳＶ用のコンタクトホールＣＨのパターンに加工する。第２面Ｆ２は、第１面Ｆ１とは反対側にある半導体基板１０の面である。
【００１５】
次に、リソグラフィ技術およびＲＩＥ（Reactive Ion Etching）法を用いて、図２（Ｂ）に示すように、第２面Ｆ２から半導体基板１０をエッチングする。即ち、フォトレジスト８０をマスクとして用いて、半導体素子１５の形成されている第１面Ｆ１とは反対側の第２面Ｆ２（裏面）からコンタクトホールＣＨを形成する。コンタクトホールＣＨは、第２面Ｆ２から第１面Ｆ１に達するように形成される。ＴＳＶ４０を配線層３５に接続させるために、コンタクトホールＣＨは、ＳＴＩ２０の領域のうち、配線層３５が存在する領域に形成される。コンタクトホールＣＨの形成により、ＳＴＩ２０が露出される。
【００１６】
フォトレジスト８０の除去後、図３（Ａ）に示すように、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、コンタクトホールＣＨの内側面、底面および半導体基板１０の第２面Ｆ２上に第２絶縁膜としてのスペーサ膜５０を形成する。スペーサ膜５０は、例えば、シリコン酸化膜である。
【００１７】
ＴＳＶ４０に用いられるコンタクトホールＣＨのアスペクト比は高い。例えば、コンタクトホールＣＨの開口幅が約１０μｍに対して、その深さが約２８μｍである。この場合、アスペクト比は、２．８となる。このような、アスペクト比の大きなコンタクトホールＣＨの内面にスペーサ膜５０を成膜する場合、ＴＥＯＳ（TetraEthylOrthoSilicate）ガスを原料ガスとして用いることが多い。ＴＥＯＳガスを用いた絶縁膜（例えば、シリコン酸化膜）は、シランガスを用いた絶縁膜よりもカバレッジが良好であり、アスペクト比の高いコンタクトホールＣＨの底部にもスペーサ膜を成膜することができるからである。シランガスを用いたプラズマＣＶＤ法では、コンタクトホールＣＨの開口部に絶縁膜が厚く形成され（即ち、オーバーハングが大きくなり）、コンタクトホールＣＨの底部まで絶縁膜を充分に形成することが困難となる。従って、本実施形態では、シリコンおよび酸素を含有するガスとしてＴＥＯＳガスを用いたプラズマＣＶＤ法を用いて、スペーサ膜５０をコンタクトホールＣＨの内側面に成膜する。例えば、スペーサ膜５０の形成工程は、ＴＥＯＳガス、酸素含有ガス、および、ＮＨ基含有ガスを含む雰囲気中において実行される。
【００１８】
一方、本実施形態のように、半導体素子１５および配線層３５等を半導体基板１０上に形成した後に、半導体基板１０の第２面Ｆ２からコンタクトホールＣＨ、スペーサ膜５０およびＴＳＶ４０を形成する場合（ビアラストプロセスの場合）、半導体基板１０は、接着剤１０２によって支持基板１０１に貼付される。接着剤１０２は、約２００℃を超える温度になると、溶融して接着剤として機能しなくなってしまう。従って、スペーサ膜５０は、２００℃以下の低温雰囲気中にて形成される必要がある。
【００１９】
しかし、２００℃以下の雰囲気中において、ＴＥＯＳを用いたプラズマＣＶＤ法でスペーサ膜５０を形成した場合、スペーサ膜５０には、ＯＨ基（水分）が比較的多く取り込まれてしまう。また、この場合、スペーサ膜５０には、ダングリングボンドが多く存在し、大気中の水分を吸収し易くなる。スペーサ膜５０がシリコン酸化膜である場合、ＯＨ基を多く含むシリコン酸化膜は、リーク電流が大きく、耐圧も低下し、尚且つ、比誘電率も高くなる。このようなシリコン酸化膜をスペーサ膜５０として用いた場合、ＴＳＶ４０と半導体基板１０との間に大きなリーク電流が流れ、ＴＳＶ４０と半導体基板１０との間の耐圧も低下する。さらに、スペーサ膜５０の比誘電率が高くなると、ＴＳＶ４０と半導体基板１０との間の寄生容量が増大し、ＴＳＶ４０に印加される電圧によって半導体素子１５が誤動作するおそれがある。従って、ＴＥＯＳを用いたプラズマＣＶＤ法で、２００℃以下の低温雰囲気中において、ＯＨ基（水分）の少ないスペーサ膜５０を形成することが望まれている。好ましくは、スペーサ膜５０の成膜温度は、１００℃〜２００℃であることが好ましい。
【００２０】
そこで、本実施形態では、ＴＥＯＳガスおよび酸素含有ガスに、さらにＮＨ基含有ガスを添加したプロセスガスを用いて、スペーサ膜５０を形成する。酸素含有ガスは、例えば、ＮＯ２、Ｏ２、ＮＯ等である。ＮＨ基含有ガスは、ＮＨ３でよい、あるいは、Ｎ２等でもよい。
【００２１】
スペーサ膜５０の成膜処理条件は、以下の通りである。成膜チャンバに供給するＴＥＯＳガスの流量は、例えば、約１５００  ｍｇ／ｍである。成膜チャンバに供給する酸素含有ガス（例えば、ＮＯ２ガス）の流量は、例えば、約８０００ｓｃｃｍである。成膜チャンバに供給するＮＨ基含有ガス（例えば、ＮＨ３ガス）の流量は、例えば、約２０００ｓｃｃｍである。成膜処理温度は、例えば、約１５０℃である。成膜時間は、約２４０秒である。ここで、ＴＥＯＳガス、酸素含有ガス、ＮＨ基含有ガスの各分圧比は、だいたい１：１．５：６である。ＮＨ基含有ガスの分圧は、ＴＥＯＳガスおよび酸素含有ガスの分圧に比較して低い。
【００２２】
このような成膜処理条件によってスペーサ膜５０としてのシリコン酸化膜がコンタクトホールＣＨ内に堆積する。このとき、ＮＨ基は、ＯＨ基よりもシリコン酸化膜のダングリングボンドに結合し易く、ＯＨ基の代わりにシリコン酸化膜内に含有される。スペーサ膜５０の中のダングリングボンドには、ＮＨ基が結合している。即ち、スペーサ膜５０に含まれるＯＨ基（水分）の量は少なくなり、ＮＨ基の量が多くなる。
【００２３】
尚、ＮＨ基含有ガスの分圧比は、２以下あるいはＯ２の圧力の１／３以下であることが好ましい。なぜならば、ＮＨ基含有ガスの分圧比が２あるいはＯ２の圧力の１／３を超えると、シリコン酸化膜に含まれる窒素含有量が多くなり、比誘電率が大きく上昇してしまうからである。即ち、シリコン酸化膜がシリコン酸窒化膜（ＳｉＯＮ）やシリコン窒化膜に近くなってしまうからである。
【００２４】
このように、ＴＥＯＳガスにＮＨ基含有ガスを添加することによって、ＯＨ基（水分）の少ないスペーサ膜５０が形成され得る。また、スペーサ膜５０は、ＴＥＯＳガスを用いているので、コンタクトホールＣＨの内壁をカバレッジ良く被覆することができる。
【００２５】
次に、図３（Ｂ）に示すように、コンタクトホールＣＨ以外の第２面Ｆ２上にフォトレジスト８０を形成する。次に、フォトレジスト８０およびスペーサ膜５０をマスクとして用いて、コンタクトホールＣＨの底部にあるスペーサ膜５０をＲＩＥ（Reactive Ion Etching）法で除去する。これにより、配線層３５がコンタクトホールＣＨの底部にて露出される。
【００２６】
次に、図４に示すように、コンタクトホールＣＨ内にバリアメタルＢＭを形成し、ＴＳＶ４０の金属材料を堆積する。バリアメタルＢＭには、例えば、Ｔｉ、Ｔａ、Ｒｕまたはその積層膜を用いる。ＴＳＶ４０には、例えば、ニッケル等の金属材料を用いる。これにより、ＴＳＶ４０の金属材料をコンタクトホールＣＨに埋め込み、配線層３５に電気的に接続させることができる。ＴＳＶ４０は、第１面Ｆ側にある配線層３５を第２面Ｆ２側へ引き出すことができる。
【００２７】
次に、リソグラフィ技術およびＲＩＥ法を用いて、ＴＳＶ４０およびバリアメタルＢＭを加工する。これにより、第２面Ｆ２のフィールド上にあるＴＳＶ４０およびバリアメタルＢＭの材料を除去する。
【００２８】
次に、図４（Ｂ）に示すように、めっき法等を用いて、ＴＳＶ４０上にバンプ６０が形成される。バンプ６０には、例えば、スズ等を用いている。これにより、本実施形態による半導体装置が完成する。尚、その後、半導体装置は、半導体チップとして個片化される。半導体チップは、他の半導体チップと積層され、ＴＳＶ４０およびバンプ６０等を介して、他の半導体チップと電気的に接続される。
【００２９】
図５は、本実施形態によるスペーサ膜の成膜方法の一例を示すフロー図である。まず、コンタクトホールＣＨを形成した半導体ウェハを、プラズマＣＶＤ装置（図示せず）の成膜チャンバ内に搬入する（Ｓ１０）。次に、上記成膜処理条件に従って成膜チャンバ内の温度を設定し、ＴＥＯＳガス、酸素含有ガスおよびＮＨ基含有ガスを成膜チャンバへ供給開始する（Ｓ２０）。
【００３０】
次に、ＲＦ電源を投入しプラズマズＣＶＤ法にてスペーサ膜５０としてのシリコン酸化膜をコンタクトホールＣＨ内に成膜する（Ｓ３０）。
【００３１】
次に、ＴＥＯＳガスの供給を停止し、酸素含有ガスおよびＮＨ基含有ガスの供給を停止する（Ｓ４０）。さらに、ＲＦ電源を切る（Ｓ５０）。
【００３２】
その後、成膜チャンバから半導体ウェハを搬出して、成膜処理が終了する（Ｓ６０）。
【００３３】
図６は、フーリエ変換型赤外分析法（ＦＴ−ＩＲ法）を用いたスペーサ膜５０の解析結果を示すグラフである。横軸は、スペーサ膜５０に照射する赤外線の単位長さ当たりの波数（ｃｍ−１）を示し、縦軸は、赤外線の吸収率を示している。ラインＬ１は、４００℃の雰囲気中にて、ＮＨ基含有ガスを添加していないＴＥＯＳガスを用いて形成されたシリコン酸化膜の解析結果を示す。ラインＬ２は、１５０℃の雰囲気中において、ＮＨ基含有ガスを添加していないＴＥＯＳガスを用いて形成されたシリコン酸化膜の解析結果を示す。ラインＬ３は、１５０℃の雰囲気中において、ＮＨ基含有ガスを添加したＴＥＯＳガスを用いて形成されたシリコン酸化膜の解析結果を示す。即ち、ラインＬ３は本実施形態による成膜方法を用いて形成されたスペーサ膜５０の解析結果である。
【００３４】
ラインＬ１を参照すると、ＯＨ基のピークが比較的小さく、スペーサ膜５０に含まれるＯＨ基の量が比較的少ないことが分かる。しかし、４００℃の温度で成膜処理した場合、上述の通り、接着剤１０２が溶融するため、ラインＬ１に対応する成膜条件は、現実的には採用することはできない。
【００３５】
ラインＬ２を参照すると、ＯＨ基のピークが大きく、スペーサ膜５０に含まれるＯＨ基の量が非常に多いことが分かる。１５０℃の低温でＮＨ基含有ガスをＴＥＯＳガスに添加せずに成膜処理した場合、スペーサ膜５０に含まれるＯＨ基の量は非常に多くなる。
【００３６】
ラインＬ３を参照すると、ＯＨ基のピークが小さく、かつ、ＮＨ基のピークが現れていることが分かる。即ち、スペーサ膜５０に含まれるＯＨ基の量が少なく、その代わりに、ＮＨ基の量が多くなっていることが分かる。１５０℃の低温であっても、ＮＨ基含有ガスをＴＥＯＳガスに添加して成膜処理すれば、スペーサ膜５０に含まれるＯＨ基の量を低く抑えることができる。
【００３７】
図７は、スペーサ膜５０のリーク電流の解析結果を示すグラフである。横軸は、スペーサ膜５０に印加された電界の大きさであり、縦軸は、リーク電流を示している。図７〜図９のラインＬ１〜Ｌ３は、それぞれ図６のラインＬ１〜Ｌ３に対応する。
【００３８】
ラインＬ１で示すスペーサ膜は、ＯＨ基が比較的少ないため、そのリーク電流が比較的小さい。しかし、上述の通り、４００℃の温度で成膜処理しているので、ラインＬ１に対応する成膜条件は採用できない。ラインＬ２で示すスペーサ膜は、ＯＨ基が大量に含まれるため、そのリーク電流は大きくなっている。本実施形態によるラインＬ３のスペーサ膜５０は、ＯＨ基がＮＨ基に置換されている。このため、ラインＬ３に示すリーク電流は、ラインＬ１のリーク電流よりも大きいものの、ラインＬ２のリーク電流よりも明らかに小さい。
【００３９】
図８は、スペーサ膜５０の耐圧の解析結果を示すグラフである。横軸は、スペーサ膜５０に印加された電界の大きさであり、縦軸は、リーク電流を示している。リーク電流が所定値を超えた電界を耐圧としている。
【００４０】
ラインＬ１で示すスペーサ膜は、ＯＨ基が比較的少ないためリーク電流が小さく、耐圧が比較的大きい。しかし、上述の通り、４００℃の温度で成膜処理しているので、ラインＬ１に対応する成膜条件は採用できない。ラインＬ２で示すスペーサ膜は、ＯＨ基が大量に含まれるためリーク電流が大きく、耐圧は比較的低い。本実施形態によるラインＬ３は、ＯＨ基がＮＨ基に置換されているため、その耐圧は、ラインＬ１の耐圧よりも若干低いが、ラインＬ２の耐圧よりも明らかに高くなっている。
【００４１】
図９は、スペーサ膜５０の容量の測定結果を示すグラフである。横軸は、ＴＳＶ４０に印加される電圧の大きさであり、縦軸は、スペーサ膜５０の容量値である。
【００４２】
ラインＬ１で示すスペーサ膜は、ＯＨ基が比較的少ないため、スペーサ膜５０の容量値が小さい。しかし、上述の通り、４００℃の温度で成膜処理しているので、ラインＬ１に対応する成膜条件は採用できない。ラインＬ２で示すスペーサ膜は、ＯＨ基が大量に含まれるため容量値が大きい。この場合、ＴＳＶ４０と半導体基板１０とが容量結合し、ＴＳＶ４０に印加される電圧が半導体素子１５に影響を与えるおそれがある。一方、本実施形態によるラインＬ３は、ＯＨ基がＮＨ基に置換されているため、ラインＬ１の容量よりも若干高いが、ラインＬ２の容量よりも明らかに低い。これに伴い、本実施形態による半導体装置では、スペーサ膜５０のヒステリシスも生じ難くなっている。
【００４３】
図１０は、スペーサ膜５０に含まれるＯＨ基の経時変化を示すグラフである。この実験では、成膜直後の時点を０時間（０ｈ）とし、７２時間後（７２ｈ）のＯＨ基の含有量を測定している。縦軸は、ＳｉＯに対するＳｉＯＨの含有比率を示している。ここで、ＮＨ基含有ガスを添加せずに成膜されたスペーサ膜５０（ＮＨ基添加無し）は、成膜直後においてＯＨ基の含有比率が既に高い。そして、スペーサ膜５０のＯＨ基の含有比率は、７２時間放置するとさらに高くなっている。一方、ＮＨ基含有ガスを添加して成膜されたスペーサ膜５０（ＮＨ基添加あり）は、成膜直後においてＯＨ基の含有比率が低い。尚且つ、スペーサ膜５０のＯＨ基の含有比率は、７２時間放置してもほとんど変化せず、低いままである。このように、ＮＨ基含有ガスの添加によって、スペーサ膜５０に含まれるＯＨ基の含有比率が低下するだけでなく、スペーサ膜５０に含まれるＯＨ基の含有比率が経時的に増大しない。これにより、スペーサ膜５０の経時的な劣化を抑制することができる。即ち、ＮＨ基含有ガスの添加によって、スペーサ膜５０のリーク電流特性、耐圧特性、容量特性は、改善され、かつ、経時的にも良好な状態を維持することができる。
【００４４】
以上から、本実施形態による半導体装置の製造方法は、ＴＥＯＳガスを用いることによって、スペーサ膜５０を低温でカバレッジ良く形成することができる。また、スペーサ膜５０に含まれるＯＨ基（水分）を抑制できるので、スペーサ膜５０のリーク電流やクラックを抑制することができる。
【００４５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４６】
１０  半導体基板、Ｆ１  第１面、Ｆ２  第２面、１５  半導体素子、２０  ＳＴＩ、ＡＡ  アクティブエリア、３０  パッド、３５  配線構造、３７,３８  絶縁膜、４０  ＴＳＶ、ＣＨ  コンタクトホール、５０  スペーサ膜、８０  フォトレジスト、１０２  接着剤、１０１  支持基板
【図１】
2019057634.tif 000003
【図２】
2019057634.tif 000004
【図３】
2019057634.tif 000005
【図４】
2019057634.tif 000006
【図５】
2019057634.tif 000007
【図６】
2019057634.tif 000008
【図７】
2019057634.tif 000009
【図８】
2019057634.tif 000010
【図９】
2019057634.tif 000011
【図１０】
2019057634.tif 000012