(57)【要約】【課題】光半導体デバイスの特性劣化を抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる光半導体ユニットの製造方法を提供する。【解決手段】光半導体ユニット１の製造方法は、光半導体デバイス１０の第１電極パッド１２上に、Ｉｎを含む第１バンプ１６を形成する第１工程と、回路デバイス２０の第２電極パッド２２上に、ＳｎＡｇを含む第２バンプ２６を形成する第２工程と、第１工程及び第２工程の後に、半導体基板１１の表面１１ａと回路基板２１の表面２１ａとを対向させて第１バンプ１６と第２バンプ２６とを接触させ、第２バンプ２６の融点未満の温度で第１バンプ１６及び第２バンプ２６を加熱して第１バンプ１６及び第２バンプ２６を共晶させ、光半導体デバイス１０と回路デバイス２０とを接合する第３工程と、を備える。【選択図】図６
2019029441.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の表面に形成された第１電極パッドと、を有する光半導体デバイスを用意し、前記第１電極パッド上に、Ｉｎを含む第１バンプを形成する第１工程と、
回路基板と、前記回路基板の表面に形成された第２電極パッドと、を有する回路デバイスを用意し、前記第２電極パッド上に、ＳｎＡｇを含む第２バンプを形成する第２工程と、
前記第１工程及び前記第２工程の後に、前記半導体基板の前記表面と前記回路基板の前記表面とを対向させて前記第１バンプと前記第２バンプとを接触させ、前記第２バンプの融点未満の温度で前記第１バンプ及び前記第２バンプを加熱して前記第１バンプ及び前記第２バンプを共晶させ、前記光半導体デバイスと前記回路デバイスとを接合する第３工程と、を備える光半導体ユニットの製造方法。
【請求項２】
前記回路基板の前記表面に垂直な方向における前記第２バンプの厚さは、前記半導体基板の前記表面に垂直な方向における前記第１バンプの厚さよりも大きい、請求項１に記載の光半導体ユニットの製造方法。
【請求項３】
前記回路デバイスは、ＩＣチップである、請求項２に記載の光半導体ユニットの製造方法。
【請求項４】
前記第３工程においては、１つの前記光半導体デバイスに対して複数の前記回路デバイスを順次に接合する、請求項１〜３のいずれか一項に記載の光半導体ユニットの製造方法。
【請求項５】
前記第３工程においては、前記回路デバイス側から前記第１バンプ及び前記第２バンプを加熱する、請求項１〜４のいずれか一項に記載の光半導体ユニットの製造方法。
【請求項６】
前記第３工程においては、パルスヒートによって前記第１バンプ及び前記第２バンプを加熱する、請求項１〜５のいずれか一項に記載の光半導体ユニットの製造方法。
【請求項７】
前記光半導体デバイスは、前記第１電極パッドの表面のうち内側領域を除いた外縁領域を覆うように前記半導体基板の前記表面に形成された絶縁膜と、前記外縁領域上の前記絶縁膜を覆うように前記内側領域に形成されたアンダーバンプメタルと、を更に有する、請求項１〜６のいずれか一項に記載の光半導体ユニットの製造方法。
【請求項８】
前記第３工程においては、前記第１バンプに対して前記第２バンプを押圧するように前記第１バンプと前記第２バンプとを接触させる、請求項１〜７のいずれか一項に記載の光半導体ユニットの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体ユニットの製造方法に関する。
【背景技術】
【０００２】
特許文献１には、次のような半導体装置の製造方法が記載されている。まず、はんだバンプが設けられた複数の半導体チップと、はんだバンプよりも融点が低いはんだ層が設けられた実装基板と、を用意する。続いて、はんだ層は溶融するがはんだバンプは溶融しない温度で加熱することにより、複数の半導体チップを実装基板に仮固定する。続いて、はんだバンプをリフローさせてはんだ層と一体化することにより、複数の半導体チップを実装基板に同時に本接合する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２０８０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の半導体装置の製造方法では、例えば、半導体チップが光半導体デバイス（受光素子、発光素子等）である場合、仮固定及び本接合の２度の加熱による光半導体デバイスの特性劣化が懸念される。特に、本接合時のリフローでは、光半導体デバイスの全体が高温に晒されるため、その懸念は顕著である。
【０００５】
本発明は、光半導体デバイスの特性劣化を抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる光半導体ユニットの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の光半導体ユニットの製造方法は、半導体基板と、半導体基板の表面に形成された第１電極パッドと、を有する光半導体デバイスを用意し、第１電極パッド上に、Ｉｎを含む第１バンプを形成する第１工程と、回路基板と、回路基板の表面に形成された第２電極パッドと、を有する回路デバイスを用意し、第２電極パッド上に、ＳｎＡｇを含む第２バンプを形成する第２工程と、第１工程及び第２工程の後に、半導体基板の表面と回路基板の表面とを対向させて第１バンプと第２バンプとを接触させ、第２バンプの融点未満の温度で第１バンプ及び第２バンプを加熱して第１バンプ及び第２バンプを共晶させ、光半導体デバイスと回路デバイスとを接合する第３工程と、を備える。
【０００７】
この光半導体ユニットの製造方法では、光半導体デバイスに対する第１バンプの形成が、ＳｎＡｇよりも融点が低いＩｎを含む材料を用いて実施される。更に、光半導体デバイスと回路デバイスとの接合が、ＳｎＡｇを含む第２バンプの融点未満の温度で実施される。したがって、第１バンプの形成及び回路デバイスとの接合の両方において、光半導体デバイスが、ＳｎＡｇを含む第２バンプの融点以上の高温に晒されることが防止される。よって、この光半導体ユニットの製造方法によれば、光半導体デバイスの特性劣化を抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる。なお、第１工程及び第２工程については、いずれの工程が先に実施されてもよいし、或いは、同時に実施されてもよい。
【０００８】
本発明の光半導体ユニットの製造方法では、回路基板の表面に垂直な方向における第２バンプの厚さは、半導体基板の表面に垂直な方向における第１バンプの厚さよりも大きくてもよい。これによれば、第１バンプと第２バンプとの接触時に位置ずれが生じたり、第１バンプ及び第２バンプの加熱時に第１バンプが変形したりしても、回路基板の表面における第２電極パッドの周囲に共晶後のバンプが接触するのを抑制することができる。したがって、回路基板に設けられた配線と共晶後のバンプとの間に不要な静電容量が生じたり、回路基板に設けられた配線に共晶後のバンプの接触によって短絡が生じたりするのを抑制することができる。
【０００９】
本発明の光半導体ユニットの製造方法では、回路デバイスは、ＩＣチップであってもよい。回路デバイスがＩＣチップであると、回路基板に回路等が集積されているため、不要な静電容量の発生及び短絡の発生を抑制し得ることは、回路デバイスの特性劣化を抑制する上で特に重要である。
【００１０】
本発明の光半導体ユニットの製造方法では、第３工程においては、１つの光半導体デバイスに対して複数の回路デバイスを順次に接合してもよい。この場合にも、光半導体デバイスが高温に晒されることが防止されるため、光半導体デバイスの特性劣化及び第１バンプの酸化を抑制しつつ、１つの光半導体デバイスに対して複数の回路デバイスを接合することができる。
【００１１】
本発明の光半導体ユニットの製造方法では、第３工程においては、回路デバイス側から第１バンプ及び第２バンプを加熱してもよい。これによれば、光半導体デバイスの特性劣化及び第１バンプの酸化をより確実に抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる。
【００１２】
本発明の光半導体ユニットの製造方法では、第３工程においては、パルスヒートによって第１バンプ及び第２バンプを加熱してもよい。これによれば、光半導体デバイスの特性劣化及び第１バンプの酸化をより確実に抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる。
【００１３】
本発明の光半導体ユニットの製造方法では、光半導体デバイスは、第１電極パッドの表面のうち内側領域を除いた外縁領域を覆うように半導体基板の表面に形成された絶縁膜と、外縁領域上の絶縁膜を覆うように内側領域に形成されたアンダーバンプメタルと、を更に有してもよい。これによれば、第１バンプが半導体基板の表面と絶縁膜との間に入り込むことによる光半導体デバイスの特性劣化を防止することができる。
【００１４】
本発明の光半導体ユニットの製造方法では、第３工程においては、第１バンプに対して第２バンプを押圧するように第１バンプと第２バンプとを接触させてもよい。これによれば、第１バンプと第２バンプとの接触時に第１バンプの表面が凹んでその凹みに第２バンプの一部が収まるように第１バンプが変形するため、安定した状態で第１バンプ及び第２バンプを共晶させることができる。
【発明の効果】
【００１５】
本発明によれば、光半導体デバイスの特性劣化を抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる光半導体ユニットの製造方法を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】一実施形態の光半導体ユニットの製造方法によって製造された光半導体ユニットの断面図である。
【図２】一実施形態の光半導体ユニットの製造方法の一工程を示す断面図である。
【図３】一実施形態の光半導体ユニットの製造方法の一工程を示す断面図である。
【図４】一実施形態の光半導体ユニットの製造方法の一工程を示す断面図である。
【図５】一実施形態の光半導体ユニットの製造方法の一工程を示す断面図である。
【図６】一実施形態の光半導体ユニットの製造方法の一工程を示す断面図である。
【図７】一実施形態の光半導体ユニットの製造方法の一工程を示す断面図である。
【図８】一実施形態の光半導体ユニットの製造方法の一工程を示す断面図である。
【図９】一実施形態の光半導体ユニットの製造方法の一工程を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１８】
図１に示されるように、光半導体ユニット１は、光半導体デバイス１０と、複数の回路デバイス２０と、を備えている。光半導体デバイス１０と各回路デバイス２０とは、複数のバンプ３０を介して互いに接合されている。光半導体デバイス１０と各回路デバイス２０と距離（クリアランス）は、例えば１０〜２０μｍ程度である。
【００１９】
光半導体デバイス１０は、半導体基板１１と、複数の第１電極パッド１２と、複数のアンダーバンプメタル１３と、絶縁膜１４と、を有している。光半導体デバイス１０は、フォトダイオードアレイ等の受光素子（光検出素子）である。
【００２０】
半導体基板１１には、マトリックス状に配列された複数の受光部が設けられている。半導体基板１１は、例えば、Ｓｉ等の半導体材料によって矩形板状に形成されている。半導体基板１１の外形は、例えば４ｃｍ×４ｃｍ程度であり、半導体基板１１の厚さは、例えば１５０μｍ程度である。
【００２１】
複数の第１電極パッド１２は、半導体基板１１の表面１１ａに形成されている。各第１電極パッド１２は、半導体基板１１に設けられた配線を介して、対応する受光部（半導体基板１１に設けられた受光部）と電気的に接続されている。各第１電極パッド１２は、例えば、Ａｌ、ＡｌＣｕ等の金属材料によって円形膜状に形成されている。各第１電極パッド１２の直径は、例えば４０μｍ程度であり、各第１電極パッド１２の厚さは、例えば１．５μｍ程度である。隣り合う第１電極パッド１２間の距離（中心間距離）は、例えば５０μｍ程度である。
【００２２】
絶縁膜１４は、各第１電極パッド１２の表面（半導体基板１１とは反対側の表面）のうち内側領域を除いた外縁領域を覆うように半導体基板１１の表面１１ａに形成されている。絶縁膜１４は、例えばＳｉＯ２等の絶縁材料によって形成されている。絶縁膜１４の厚さは、例えば０．７μｍ程度である。絶縁膜１４において各第１電極パッド１２の内側領域を露出させる開口は、例えば円形状に形成されている。当該開口の直径は、例えば２０μｍ程度である。
【００２３】
各アンダーバンプメタル１３は、各第１電極パッド１２の表面において外縁領域上の絶縁膜１４を覆うように内側領域に形成されている。つまり、各アンダーバンプメタル１３は、各第１電極パッド１２の表面のうち内側領域において各第１電極パッド１２に接合されている。アンダーバンプメタル１３は、第１電極パッド１２の側面上の絶縁膜１４を覆うように形成されており、絶縁膜１４のうち第１電極パッド１２の表面を覆う部分と絶縁膜１４のうち第１電極パッド１２の側面を覆う部分との境界よりも外側に広がっている。つまり、半導体基板１１の表面１１ａに垂直な方向から見た場合に、各アンダーバンプメタル１３の外縁は、第１電極パッド１２の外縁よりも外側に位置している。各アンダーバンプメタル１３は、例えば、金属材料によって円形膜状に形成されている。各アンダーバンプメタル１３の直径は、例えば２６μｍ程度であり、各アンダーバンプメタル１３の厚さは、例えば２００ｎｍ程度である。具体例として、各アンダーバンプメタル１３は、各第１電極パッド１２側から順にＴｉ（厚さ１００ｎｍ）／Ｎｉ（厚さ５０ｎｍ）／Ａｕ（厚さ５０ｎｍ）が積層された多層膜である。
【００２４】
各回路デバイス２０は、回路基板２１と、複数の第２電極パッド２２と、複数のシード層２３と、複数のアンダーバンプメタル２４と、絶縁膜２５と、を有している。各回路デバイス２０は、例えばＡＳＩＣ（application  specific  integrated  circuit）等のＩＣチップである。
【００２５】
回路基板２１には、光半導体デバイス１０から高速で信号を読み出すための回路等が設けられている。回路基板２１は、例えば、Ｓｉ等の半導体材料によって矩形板状に形成されている。回路基板２１の外形は、例えば２ｃｍ×２ｃｍ程度であり、回路基板２１の厚さは、例えば１５０μｍ程度である。この場合、１つの光半導体デバイス１０に対して、マトリックス状に配列された４つの回路デバイス２０が接合されている。
【００２６】
複数の第２電極パッド２２は、回路基板２１の表面２１ａに形成されている。各第２電極パッド２２は、回路基板２１に設けられた回路等と電気的に接続されている。各第２電極パッド２２は、例えば、Ａｌ等の金属材料によって矩形膜状に形成されている。各第２電極パッド２２の外形は、例えば２５μｍ×２５μｍ程度であり、各第２電極パッド２２の厚さは、例えば４μｍ程度である。隣り合う第２電極パッド２２間の距離（中心間距離）は、例えば５０μｍ程度である。
【００２７】
絶縁膜２５は、各第２電極パッド２２の表面（回路基板２１とは反対側の表面）のうち内側領域を除いた外縁領域を覆うように回路基板２１の表面２１ａに形成されている。絶縁膜２５は、例えばＳｉＯ２等の絶縁材料によって形成されている。絶縁膜２５の厚さは、例えば１．５μｍ程度である。絶縁膜２５において各第２電極パッド２２の内側領域を露出させる開口は、例えば矩形状に形成されている。当該開口の外形は、例えば１２μｍ×１２μｍ程度である。
【００２８】
各シード層２３は、各第２電極パッド２２の表面において外縁領域上の絶縁膜２５を覆うように内側領域に形成されている。つまり、各シード層２３は、各第２電極パッド２２の表面のうち内側領域において各第２電極パッド２２に接合されている。各シード層２３は、例えば、金属材料によって円形膜状に形成されている。各シード層の直径は、例えば２３μｍ程度であり、各シード層２３の厚さは、例えば３５０ｎｍ程度である。具体例として、各シード層２３は、各第２電極パッド２２側から順にＴｉ（厚さ５０ｎｍ）／Ｃｕ（厚さ３００ｎｍ）が積層された多層膜である。
【００２９】
各アンダーバンプメタル２４は、各シード層２３上に形成されている。各アンダーバンプメタル２４は、例えば、Ｎｉ等の金属材料によって円形膜状に形成されている。各アンダーバンプメタル２４の直径は、例えば２３μｍ程度であり、各アンダーバンプメタル２４の厚さは、例えば３μｍ程度である。
【００３０】
次に、光半導体ユニット１の製造方法について説明する。まず、図２に示されるように、光半導体デバイス１０を用意し、各第１電極パッド１２上に、Ｉｎからなる第１バンプ１６を形成する（第１工程）。一例として、各アンダーバンプメタル１３上にＩｎの蒸着を施すことで、各第１電極パッド１２上に、アンダーバンプメタル１３を介して第１バンプ１６を形成する。各第１バンプ１６は、例えば、平坦な表面を有する円形層状に形成される。各第１バンプ１６の直径は、例えば２３μｍ程度であり、各第１バンプ１６の厚さは５μｍ程度である。なお、光半導体デバイス１０は、複数の光半導体デバイス１０を含むウェハとして用意され、複数の第１バンプ１６の形成後に、複数の光半導体デバイス１０に切断される。
【００３１】
その一方で、図３の（ａ）及び（ｂ）に示されるように、回路デバイス２０を用意し、各第２電極パッド２２上に、ＳｎＡｇからなる第２バンプ２６を形成する（第２工程）。ここでは、回路基板２１の表面２１ａに垂直な方向における各第２バンプ２６の厚さが、半導体基板１１の表面１１ａに垂直な方向における第１バンプ１６の厚さよりも大きくなるように、各第２バンプ２６を形成する。一例として、各アンダーバンプメタル２４上にＳｎＡｇの電解メッキを施して（図３の（ａ））、更に、リフロー処理を施すことで（図３の（ｂ））、各第２電極パッド２２上に、シード層２３及びアンダーバンプメタル２４を介して第２バンプ２６を形成する。リフロー処理では、複数の第２バンプ２６が形成された回路デバイス２０を２５０〜２６０℃程度の炉内において加熱する。各第２バンプ２６は、例えば、凸状に湾曲した半球面等の表面を有する凸部状に形成される。各第２バンプ２６の直径は、例えば２３μｍ程度であり、各第２バンプ２６の厚さは２０μｍ程度である。なお、回路デバイス２０は、複数の回路デバイス２０を含むウェハとして用意され、複数の第２バンプ２６の形成後に、複数の回路デバイス２０に切断される。
【００３２】
続いて、フリップチップボンダーにおいて、図４に示されるように、ステージ側吸着コレット５０で光半導体デバイス１０を保持し、ヘッド側吸着コレット６０で回路デバイス２０を保持する。このとき、ステージ側吸着コレット５０で光半導体デバイス１０を吸着することで、光半導体デバイス１０の反りが矯正される。また、ヘッド側吸着コレット６０で回路デバイス２０を吸着することで、回路デバイス２０の反りが矯正される。なお、回路デバイス２０がフリップチップボンダーに投入される前に、回路デバイス２０には、各第２バンプ２６の酸化膜を除去するために水素プラズマリフロー処理が施される。これにより、各第２バンプ２６の濡れ性が向上し、フラックレス接合が可能となる。
【００３３】
続いて、図５に示されるように、半導体基板１１の表面１１ａと回路基板２１の表面２１ａとを対向させて、対応する第１バンプ１６と第２バンプ２６とを接触させる（第３工程）。このとき、ステージ側吸着コレット５０に対してヘッド側吸着コレット６０を相対的に移動させることで、第１バンプ１６に対して第２バンプ２６を押圧するように、対応する第１バンプ１６と第２バンプ２６とを接触させる。これにより、第１バンプ１６の表面が凹んでその凹みに第２バンプ２６の一部が収まるように第１バンプ１６が変形する。Ｉｎからなる第１バンプ１６がＳｎＡｇからなる第２バンプ２６よりも大きく変形するのは、ＩｎがＳｎＡｇよりも柔らかいためである。
【００３４】
続いて、図６に示されるように、ＳｎＡｇからなる第２バンプ２６の融点未満の温度で第１バンプ１６及び第２バンプ２６を加熱して、図７に示されるように、対応する第１バンプ１６及び第２バンプ２６を共晶させ、光半導体デバイス１０と回路デバイス２０とを接合する（第３工程）。例えば、ＳｎＡｇの融点が約２２１℃であるのに対し、１５０℃程度の温度（Ｓｎ−Ｉｎの共晶温度であり、重量比等に応じて変化し得る）で、対応する第１バンプ１６及び第２バンプ２６を共晶させることができる。なお、Ｉｎの融点は約１５６℃である。
【００３５】
このとき、第１バンプ１６に対する第２バンプ２６の押圧を保持した状態で、回路デバイス２０側からパルスヒートによって第１バンプ１６及び第２バンプ２６を加熱する。パルスヒートとは、抵抗発熱等を利用して、加熱対象を局所的に瞬間加熱する方式である。
【００３６】
続いて、図８に示されるように、ヘッド側吸着コレット６０の吸着を解除する。その後、同様にして、１つの光半導体デバイス１０に対して複数の回路デバイス２０を順次に接合し、図９に示されるように、光半導体デバイス１０と複数の回路デバイス２０との接合が完了したら、ステージ側吸着コレット５０の吸着を解除する。これにより、光半導体ユニット１が得られる。
【００３７】
以上説明したように、光半導体ユニット１の製造方法では、光半導体デバイス１０に対する第１バンプ１６の形成が、ＳｎＡｇよりも融点が低いＩｎを用いて実施される。更に、光半導体デバイス１０と回路デバイス２０との接合が、ＳｎＡｇからなる第２バンプ２６の融点未満の温度で実施される。したがって、第１バンプ１６の形成及び回路デバイス２０との接合の両方において、光半導体デバイス１０が、ＳｎＡｇからなる第２バンプ２６の融点以上の高温に晒されることが防止される。よって、光半導体ユニット１の製造方法によれば、光半導体デバイス１０の特性劣化を抑制しつつ、光半導体デバイス１０と回路デバイス２０とを接合することができる。
【００３８】
光半導体ユニット１の製造方法によれば、高い接合強度が得られるため、バンプ３０の周囲に配置するアンダーフィル樹脂を減少させるか、或いは、なくすことが可能である。したがって、例えば、半導体基板１１の表面１１ａに受光面が設けられている場合に、当該受光面へのアンダーフィル樹脂の付着を防止することができる。
【００３９】
光半導体ユニット１の製造方法では、回路基板２１の表面２１ａに垂直な方向における第２バンプ２６の厚さが、半導体基板１１の表面１１ａに垂直な方向における第１バンプ１６の厚さよりも大きくされる。これにより、第１バンプ１６と第２バンプ２６との接触時に位置ずれが生じたり、第１バンプ１６及び第２バンプ２６の加熱時に第１バンプ１６が変形したりしても、回路基板２１の表面２１ａにおける第２電極パッド２２の周囲に共晶後のバンプ３０が接触するのを抑制することができる。したがって、回路基板２１に設けられた配線と共晶後のバンプ３０との間に絶縁膜２５を介して不要な静電容量が生じるのを抑制することができる。回路基板２１の表面２１ａに絶縁膜２５が形成されていない場合には、回路基板２１の表面２１ａにおける第２電極パッド２２の周囲に共晶後のバンプ３０が接触すると、回路基板２１に設けられた配線に短絡が生じ得るが、光半導体ユニット１の製造方法によれば、そのような短絡の発生も抑制することができる。これらの効果は、光半導体デバイス１０を高速で駆動するための回路等が集積されたＩＣチップ等の回路デバイス２０においては、その特性劣化を抑制する上で特に重要である。
【００４０】
なお、光半導体デバイス１０では、半導体基板１１の表面１１ａにおける第１電極パッド１２の周囲に形成された配線は、バンプ３０と同電位であることが多い。そのため、光半導体デバイス１０では、上述したような不要な静電容量の発生及び短絡の発生は生じ難い。
【００４１】
また、光半導体デバイス１０及び回路デバイス２０の両方にＩｎによってバンプを形成しても、Ｉｎの融点程度の温度で光半導体デバイス１０と回路デバイス２０とを接合することは可能であるが、Ｉｎからなるバンプの厚さを大きくすることは、ＳｎＡｇからなるバンプに比べて困難である。上述した例のように、光半導体デバイス１０及び回路デバイス２０の外形が大きくなると、それらに生じる反りも大きくなるため、厚さの小さいバンプ同士では、光半導体デバイス１０と回路デバイス２０との安定した接合は困難である。そのような場合に、一方のバンプをＳｎＡｇによって形成し、そのバンプの厚さを確保することは、光半導体デバイス１０と回路デバイス２０との安定した接合を実現する上で特に重要である。
【００４２】
また、上述した例のように、光半導体デバイス１０及び回路デバイス２０の外形が大きくなると、それらに生じる反りも大きくなるため、光半導体デバイス１０と回路デバイス２０とを仮固定した後にバンプをリフローさせるような方法では、反りの影響によってバンプに接続不良が生じるおそれがある。そのようなリフローを要しない光半導体ユニット１の製造方法によれば、光半導体デバイス１０と回路デバイス２０との安定した接合を実現することができる。
【００４３】
光半導体ユニット１の製造方法では、回路デバイス２０は、ＩＣチップであってもよい。上述したように、回路デバイス２０がＩＣチップであると、回路基板２１に回路等が集積されているため、不要な静電容量の発生及び短絡の発生を抑制し得ることは、回路デバイス２０の特性劣化を抑制する上で特に重要である。
【００４４】
光半導体ユニット１の製造方法では、１つの光半導体デバイス１０に対して複数の回路デバイス２０を順次に接合する。この場合にも、光半導体デバイス１０が高温に晒されることが防止されるため、光半導体デバイス１０の特性劣化及び第１バンプ１６の酸化を抑制しつつ、１つの光半導体デバイス１０に対して複数の回路デバイス２０を接合することができる。
【００４５】
光半導体ユニット１の製造方法では、回路デバイス２０側から第１バンプ１６及び第２バンプ２６を加熱する。これにより、光半導体デバイス１０の特性劣化及び第１バンプ１６の酸化をより確実に抑制しつつ、光半導体デバイス１０と回路デバイス２０とを接合することができる。
【００４６】
光半導体ユニット１の製造方法では、パルスヒートによって第１バンプ１６及び第２バンプ２６を加熱する。これにより、光半導体デバイス１０の特性劣化及び第１バンプ１６の酸化をより確実に抑制しつつ、光半導体デバイス１０と回路デバイス２０とを接合することができる。
【００４７】
光半導体ユニット１の製造方法では、光半導体デバイス１０において、第１電極パッド１２の表面のうち内側領域を除いた外縁領域を覆うように半導体基板１１の表面１１ａに絶縁膜１４が形成されており、当該外縁領域上の絶縁膜１４を覆うように当該内側領域にアンダーバンプメタル１３が形成されている。これにより、第１バンプ１６が半導体基板１１の表面１１ａと絶縁膜１４との間に入り込むことによる光半導体デバイス１０の特性劣化を防止することができる。特に、アンダーバンプメタル１３は、第１電極パッド１２の側面上の絶縁膜１４を覆うように形成されており、絶縁膜１４のうち第１電極パッド１２の表面を覆う部分と絶縁膜１４のうち第１電極パッド１２の側面を覆う部分との境界よりも外側に広がっている。これにより、半導体基板１１の表面１１ａと絶縁膜１４との間への第１バンプ１６の入り込みが、より確実に防止される。
【００４８】
光半導体ユニット１の製造方法では、第１バンプ１６に対して第２バンプ２６を押圧するように第１バンプ１６と第２バンプ２６とを接触させる。これにより、第１バンプ１６と第２バンプ２６との接触時に第１バンプ１６の表面が凹んでその凹みに第２バンプ２６の一部が収まるように第１バンプ１６が変形するため、安定した状態で第１バンプ１６及び第２バンプ２６を共晶させることができる。
【００４９】
本発明は、上述した実施形態に限定されない。例えば、光半導体デバイス１０は、ＬＤ（半導体レーザ）、ＬＥＤ（発光ダイオード）等の発光素子であってもよい。特に、光半導体デバイス１０が端面発光型のＬＤ、ＬＥＤ等である場合には、高い接合強度が得られる光半導体ユニット１の製造方法は、バンプ３０の周囲に配置するアンダーフィル樹脂を減少させるか、或いは、なくすことで、発光面へのアンダーフィル樹脂の付着を防止することができるので、有効である。また、回路デバイス２０は、配線基板等の実装基板であってもよい。また、光半導体デバイス１０と回路デバイス２０とは、１対１で接合されてもよい。
【００５０】
また、第１バンプ１６は、Ｉｎのみによって形成されていなくてもよい。すなわち、第１バンプ１６は、Ｉｎを主要成分として含んでいればよい。第１バンプ１６は、融点が１５０℃程度以下となるようにＩｎを重量％で５０％以上含んでいればよい。第２バンプ２６は、ＳｎＡｇのみによって形成されていなくてもよい。すなわち、第２バンプ２６は、ＳｎＡｇを主要成分として含んでいればよい。第２バンプ２６は、ＳｎＡｇを重量％で９０％以上含んでいればよい。これらの場合にも、第１バンプ１６の形成及び回路デバイス２０との接合の両方において、光半導体デバイス１０が、ＳｎＡｇを含む第２バンプ２６の融点以上の高温に晒されることが防止される。よって、光半導体デバイス１０の特性劣化を抑制しつつ、光半導体デバイス１０と回路デバイス２０とを接合することができる。なお、第２バンプ２６は、ＳｎＡｇ以外のＳｎ系半田（ＳｎＡｇＣｕ、ＳｕＡｇＣｕＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＢｉ等）によって形成されてもよい。
【符号の説明】
【００５１】
１…光半導体ユニット、１０…光半導体デバイス、１１…半導体基板、１１ａ…表面、１２…第１電極パッド、１３…アンダーバンプメタル、１４…絶縁膜、１６…第１バンプ、２０…回路デバイス、２１…回路基板、２１ａ…表面、２２…第２電極パッド、２６…第２バンプ。
【図１】
2019029441.tif 000003
【図２】
2019029441.tif 000004
【図３】
2019029441.tif 000005
【図４】
2019029441.tif 000006
【図５】
2019029441.tif 000007
【図６】
2019029441.tif 000008
【図７】
2019029441.tif 000009
【図８】
2019029441.tif 000010
【図９】
2019029441.tif 000011