(57)【要約】【課題】圧電基板に加わる圧力を抑制すること。【解決手段】第１貫通電極１６ａが埋め込まれた第１貫通孔１５ａを有する支持基板１０ａと、前記第１貫通孔が露出する開口１５ｃを有し、前記支持基上に接合された圧電基板１０ｂと、平面視において前記第１貫通孔に重なり、前記開口内において前記第１貫通電極に接続された第１バンプ２８ａと、空隙２６を介し前記圧電基板に対向するように、前記第１バンプを介し前記圧電基板上に実装されたデバイスチップ１１と、を具備する電子部品。【選択図】図１
2019021998.tif 000002
【特許請求の範囲】
【請求項１】
第１貫通電極が埋め込まれた第１貫通孔を有する支持基板と、
前記第１貫通孔が露出する開口を有し、前記支持基板上に接合された圧電基板と、
平面視において前記第１貫通孔に重なり、前記開口内において前記第１貫通電極に接続された第１バンプと、
空隙を介し前記圧電基板に対向するように、前記第１バンプを介し前記圧電基板上に実装されたデバイスチップと、
を具備する電子部品。
【請求項２】
前記第１バンプは前記圧電基板と接触しない請求項１記載の電子部品。
【請求項３】
前記第１貫通電極と前記第１バンプとの接合領域は、前記支持基板と前記圧電基板との接合領域より前記デバイスチップから遠く、前記第１バンプの一部は、前記第１貫通孔に埋め込まれている請求項１または２記載の電子部品。
【請求項４】
前記空隙を介し前記圧電基板に対向するように前記デバイスチップに設けられ、前記第１貫通電極と前記第１バンプを介し電気的に接続された機能素子を具備する請求項１から３記載の電子部品。
【請求項５】
前記支持基板および前記圧電基板は、第２貫通電極が埋め込まれた第２貫通孔を有し、
前記電子部品は、前記圧電基板に設けられ前記第２貫通孔に接続された配線と、平面視において前記第２貫通孔と重ならず前記配線と重なり前記配線と接続された第２バンプを具備し、
前記デバイスチップは前記第１バンプおよび前記第２バンプを介し前記圧電基板上に実装されている請求項１から４のいずれか一項記載の電子部品。
【請求項６】
前記空隙を介し前記デバイスチップに対向するように前記圧電基板に設けられ、前記第２貫通電極と電気的に接続された弾性波素子を具備する請求項５記載の電子部品。
【請求項７】
前記圧電基板は、タンタル酸リチウム基板またはニオブ酸リチウム基板である請求項１から６のいずれか一項記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品に関し、圧電基板を有する電子部品に関する。
【背景技術】
【０００２】
支持基板の上面に圧電基板が接合された接合基板を用いることで、周波数温度特性が改善された弾性波デバイスが知られている（例えば、特許文献１）。また、圧電基板が支持基板の上面の一部に接合しかつ配線が支持基板の上面の圧電基板が接合されていない領域から圧電基板上に延在した構成において、圧電基板の側面を傾斜面とすることで配線の断線を抑制することが知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３４３３５９号公報
【特許文献２】特開２０１３−２１３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
支持基板に圧電基板が接続された接合基板と他の基板とをバンプを用い実装するときに、圧電基板に応力が加わる。このため、圧電基板にクラックが導入される等の圧電基板の破損が生じることがある。
【０００５】
本発明は、上記課題に鑑みなされたものであり、圧電基板に加わる圧力を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、第１貫通電極が埋め込まれた第１貫通孔を有する支持基板と、前記第１貫通孔が露出する開口を有し、前記支持基板上に接合された圧電基板と、平面視において前記第１貫通孔に重なり、前記開口内において前記第１貫通電極に接続された第１バンプと、空隙を介し前記圧電基板に対向するように、前記第１バンプを介し前記圧電基板上に実装されたデバイスチップと、を具備する電子部品である。
【０００７】
上記構成において、前記第１バンプは前記圧電基板と接触しない構成とすることができる。
【０００８】
上記構成において、前記第１貫通電極と前記第１バンプとの接合領域は、前記支持基板と前記圧電基板との接合領域より前記デバイスチップから遠く、前記第１バンプの一部は、前記第１貫通孔に埋め込まれている構成とすることができる。
【０００９】
上記構成において、前記空隙を介し前記圧電基板に対向するように前記デバイスチップに設けられ、前記第１貫通電極と前記第１バンプを介し電気的に接続された機能素子を具備する構成とすることができる。
【００１０】
上記構成において、前記支持基板および前記圧電基板は、第２貫通電極が埋め込まれた第２貫通孔を有し、前記電子部品は、前記圧電基板に設けられ前記第２貫通孔に接続された配線と、平面視において前記第２貫通孔と重ならず前記配線と重なり前記配線と接続された第２バンプを具備し、前記デバイスチップは前記第１バンプおよび前記第２バンプを介し前記圧電基板上に実装されている構成とすることができる。
【００１１】
上記構成において、前記空隙を介し前記デバイスチップに対向するように前記圧電基板に設けられ、前記第２貫通電極と電気的に接続された弾性波素子を具備する構成とすることができる。
【００１２】
上記構成において、前記圧電基板は、タンタル酸リチウム基板またはニオブ酸リチウム基板である構成とすることができる。
【発明の効果】
【００１３】
本発明によれば、基板の歪を抑制しかつ放熱性を高めることができる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。
【図２】図２（ａ）は、機能素子１２の平面図、図２（ｂ）は機能素子２２の断面図である。
【図３】図３は、実施例１における貫通電極１６ａおよびバンプ２８ａ付近の拡大図である。
【図４】図４（ａ）から図４（ｄ）は、実施例１に係る電子部品の製造方法を示す断面図（その１）である。
【図５】図５（ａ）から図５（ｃ）、実施例１に係る電子部品の製造方法を示す断面図（その２）である。
【図６】図６（ａ）から図６（ｃ）、実施例１に係る電子部品の製造方法を示す断面図（その３）である。
【図７】図７は、比較例１に係る電子部品の断面図である。
【図８】図８は、実施例１の変形例１に係る電子部品の断面図である。
【図９】図９は、実施例１の変形例２に係る電子部品の断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照し本発明の実施例について説明する。
【実施例１】
【００１６】
図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。基板１０の面方向をＸ方向およびＹ方向、基板２０の厚さ方向をＺ方向とする。図１（ａ）および図１（ｂ）に示すように、基板１０は支持基板１０ａと圧電基板１０ｂとを有する。支持基板１０ａは例えばサファイア基板、アルミナ基板、スピネル基板、水晶基板またはシリコン基板である。圧電基板１０ｂは、例えばタンタルリチウム基板またはニオブ酸リチウム基板である。圧電基板１０ｂは支持基板１０ａの上面に接合されている。支持基板１０ａの線熱膨張係数は圧電基板１０ｂより小さい。
【００１７】
基板１０の上面に機能素子１２および金属層１４ｂが設けられている。金属層１４ｂは、貫通電極１６ａとバンプ２８ｂと機能素子１２を接続する配線である。基板１０の下面に端子１８ａおよび１８ｂが設けられている。端子１８ａおよび１８ｂは、機能素子１２および２２を外部と接続するためのフットパッドである。支持基板１０ａを貫通する貫通孔１５ａおよび圧電基板１０ｂを貫通する開口１５ｃが形成されている。貫通孔１５ａは開口１５ｃと重なり、貫通孔１５ａは開口１５ｃより小さい。
【００１８】
右側の貫通電極１６ａは貫通孔１５ａの一部に埋め込まれている。開口１５ｃの側面、開口１５ｃから露出する支持基板１０ａの上面、貫通孔１５ａの上部の側面、貫通孔１５ａから露出する貫通電極１６ａの上面に金属層１４ａが設けられている。金属層１４ａは、貫通電極１６ａおよびバンプ２８ａが接続するパッドである。貫通電極１６ａは金属層１４ａと端子１８ａとを電気的に接続する。
【００１９】
左側の貫通電極１６ｂは貫通孔１５ａおよび開口１５ｃにより形成される貫通孔１５ｂに埋め込まれている。貫通電極１６ｂの上面と圧電基板１０ｂの上面は平坦である。貫通電極１６ｂの上面は金属層１４ｂに接触している。貫通電極１６ｂは、金属層１４ｂと端子１８ｂとを電気的に接続する。
【００２０】
基板１０の外縁において圧電基板１０ｂが除去され、支持基板１０ａ上に環状金属層３２が設けられている。金属層１４ａ、１４ｂ、貫通電極１６ａ、１６ｂ、端子１８ａ、１８ｂおよび環状金属層３２は、例えば銅層、アルミニウム層または金層等の金属層である。環状金属層３２上に環状電極３４が設けられている。環状電極３４は、ニッケル層、銅層、アルミニウム層または金層等の金属層である。
【００２１】
基板２０の下面に機能素子２２および金属層２４が設けられている。金属層２４は、配線およびパッドである。基板２０は、例えばシリコン基板、ガラス基板、サファイア基板、アルミナ基板、スピネル基板または水晶基板等の絶縁基板または半導体基板である。金属層２４は例えば銅層、アルミニウム層または金層等の金属層である。基板２０はバンプ２８ａおよび２８ｂを介し基板１０にフリップチップ実装（フェースダウン実装）されている。バンプ２８ａおよび２８ｂは、例えば金バンプ、半田バンプまたは銅バンプである。バンプ２８ａは貫通孔１５ａの上部内に埋め込まれ、金属層１４ａを介し貫通電極１６ａと接続される。バンプ２８ｂは、平面視において貫通電極１６ｂと重ならない領域において金属層１４ｂと接合する。
【００２２】
基板１０上に基板２０を囲むように封止部３０が設けられている。封止部３０は、半田等の金属または樹脂である。封止部３０は、環状電極３４に接合されている。環状金属層３２と封止部３０との接合性がよい場合には環状電極３４はなくてもよい。基板２０の上面および封止部３０の上面に平板状のリッド３６が設けられている。リッド３６は例えばコバール板等の金属板または絶縁板である。リッド３６および封止部３０を覆うように保護膜３８が設けられている。保護膜３８はニッケル膜等の金属膜または絶縁膜である。基板１０の上面は封止部３０で覆われていてもよい。リッド３６は設けられてなくてもよい。
【００２３】
機能素子１２は空隙２６を介し基板２０に対向している。機能素子２２は空隙２６を介し圧電基板１０ｂに対向している。機能素子１２および２２は、封止部３０、基板１０、基板２０およびリッド３６により封止される。バンプ２８ａおよび２８ｂは空隙２６に囲まれている。
【００２４】
端子１８ａは貫通電極１６ａ、金属層１４ａ、バンプ２８ａおよび金属層２４を介し機能素子１２と電気的に接続されている。端子１８ｂは、貫通電極１６ｂ、金属層１４ｂを介し機能素子１２と電気的に接続し、さらにバンプ２８ｂおよび金属層２４を介し機能素子２２に電気的に接続されている。
【００２５】
図２（ａ）は、機能素子１２の平面図、図２（ｂ）は機能素子２２の断面図である。図２（ａ）に示すように、機能素子１２は弾性表面波共振器である。基板１０上にＩＤＴ（Interdigital Transducer）４０と反射器４２が形成されている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０が圧電基板１０ｂに弾性表面波を励振する。ＩＤＴ４０および反射器４２は例えばアルミニウム膜または銅膜により形成される。
【００２６】
図２（ｂ）に示すように、機能素子２２は圧電薄膜共振器である。基板２０上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板２０との間に空隙４５が形成されている。下部電極４４および上部電極４８は圧電膜４６内に、厚み縦振動モードの弾性波を励振する。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である、圧電膜４６は例えば窒化アルミニウム膜である。基板２０は絶縁基板または半導体基板である。
【００２７】
機能素子１２および２２は、弾性波を励振する電極を含む。このため、弾性波を制限しないように、機能素子１２および２２は空隙２６に覆われている。
【００２８】
図３は、実施例１における貫通電極１６ａおよびバンプ２８ａ付近の拡大図である。図３では、実施例１の一例を示す。支持基板１０ａはサファイア基板であり、圧電基板１０ｂは４２°回転ＹカットＸ伝搬チタン酸リチウム基板である。端子１８ａは、基板１０側からチタン膜１８ｃ、銅膜１８ｄ、ニッケル膜１８ｅおよび金膜１８ｆである。貫通電極１６ａは、外側からシード層１７ａおよびメッキ層１７ｂである。シード層１７ａはチタン層および銅層であり、メッキ層１７ｂは銅層である。
【００２９】
金属層１４ａと圧電基板１０ｂ、支持基板１０ａおよび貫通電極１６aとの間にはバリア層１７が設けられている。バリア層１７はタンタル膜である、金属層１４ａは金層である。環状金属層３２は、外側からシード層３２ａおよびメッキ層３２ｂである。シード層１７ａはチタン層および銅層であり、メッキ層１７ｂは銅層である。環状電極３４は、基板１０側からチタン層３４ａ、ニッケル層３４ｂおよび金層３４ｃである。バンプ２８ａは金バンプである。金属層２４は金層である。封止部３０は、錫銀半田である。金層３４ｃは錫銀半田の濡れ性がよいため、封止部３０は金層３４ｃと接合する。
【００３０】
貫通電極１６ａとバンプ２８ａとが同じ金属である場合、金属層１４ａおよびバリア層１７は設けなくともよい。貫通電極１６ａとバンプ２８ａとが異なる金属である場合、貫通電極１６ａとバンプ２８ａとの原子の相互拡散を抑制するバリア層１７を設けることが好ましい。バリア層１７とバンプ２８ａとの接合強度を大きくするため、バンプ２８ａと同じ金属からなる金属層１４ａを設けることが好ましい。
【００３１】
圧電基板１０ｂの厚さＬ２および支持基板１０ａの厚さＬ１は、例えば２０μｍおよび１００μｍである。貫通孔１５ａおよび１５ｂの幅Ｗ１（例えば直径）は例えば４０μｍである。開口１５ｃの幅Ｗ２（例えば直径は）例えば７０μｍである。開口１５ｃから露出する支持基板１０ａの上面の幅Ｗ３は例えば５μｍである。支持基板１０ａの上面と貫通電極１６ａの上面との距離Ｌ３は例えば３３μｍから５０μｍである。貫通孔１５ａの側面と支持基板１０ａの下面のなす角度θ１は例えば８０°から８５°である。開口１５ｃの側面と圧電基板１０ｂの下面とのなす角度θ２は例えば６０°から７０°である。圧電基板１０ｂの上面と金属層２４の下面との距離Ｌ４は例えば１０μｍ以上であり、例えば２０μｍから３０μｍである。
【００３２】
［実施例１の製造方法］
図４（ａ）から図６（ｃ）は、実施例１に係る電子部品の製造方法を示す断面図である。図４（ａ）に示すように、支持基板１０ａの上面に圧電基板１０ｂの下面を接合する。支持基板１０ａと圧電基板１０ｂとは数ｎｍのアモルファス層等を介し直接接合されていてもよいし、接着剤等により接合されていてもよい。
【００３３】
図４（ｂ）に示すように、圧電基板１０ｂをエッチングし開口１５ｃを形成する。図４（ｃ）に示すように、開口１５ｃ内の支持基板１０ａに貫通孔１５ａを形成する。この時点では貫通孔１５ａは支持基板１０ａを貫通していない。貫通孔１５ａは例えばレーザ光照射により形成する。
【００３４】
図４（ｄ）に示すように、スパッタリング法を用い例えば貫通孔１５ａの内面、開口１５ｃの内面および圧電基板１０ｂの上面にシード層１７ａおよび３２ａ（図３参照）を形成する。シード層に電流を流すことで、メッキ層１７ｂおよび３２ｂ（図３参照）を形成する。ＣＭＰ（Chemical Mechanical Polishing）法を用い貫通電極１６ａ、１６ｂおよび環状金属層３２と圧電基板１０ｂの上面を平坦化する。これにより、貫通孔１５ａおよび開口１５ｃに埋め込まれた貫通電極１６ａ、１６ｂおよび環状金属層３２が形成される。
【００３５】
図５（ａ）に示すように、圧電基板１０ｂ上に開口５２を有するマスク層５０を形成する。開口５２は貫通電極１６ａ上に形成する。マスク層５０をマスクに貫通電極１６ａの上部をエッチングする。図５（ｂ）に示すように、貫通孔１５ａの上部、開口１５ｃ内および貫通電極１６ａの上面にバリア層１７を形成する。また、貫通電極１６ｂ上にバリア層１７を形成する。バリア層１７は真空蒸着法およびリフトオフ法を用い形成する。図５（ｃ）に示すように、圧電基板１０ｂ上に機能素子１２を形成する。
【００３６】
図６（ａ）に示すように、圧電基板１０ｂ上に開口５６を有するマスク層５４を形成する。真空蒸着法を用い金属層１４ａおよび１４ｂを形成する。リフトオフすることで、貫通孔１５ａおよび開口１５ｃ内のバリア層１７上に金属層１４ａを、貫通電極１６ｂ上のバリア層１７上に金属層１４ｂを形成する。図６（ａ）以降では、バリア層１７の図示を省略する。図６（ｂ）に示すように、基板２０の外縁に真空蒸着法およびリフトオフ法を用い環状電極３４を形成する。
【００３７】
図６（ｃ）に示すように、基板１０上に基板２０をフリップチップ実装する。バンプ２８ａは例えばメッキ法を用い形成した金バンプである。このため、バンプ２８ａの断面は例えば矩形であり、バンプ２８ａの高さは幅より大きい。バンプ２８ａの下部は貫通孔１５ａ内に埋め込まれる。これにより、バンプ２８ａは横方向に応力が加わり、バンプ２８ａと基板１０との接合が強固となる。バンプ２８ｂは、面積が大きいため金属層１４ｂと強固に接合する。バンプ２８ａは、スタッドバンプでもよい。バンプ２８ａの高さを確保するため、バンプ２８ａはスタッドバンプを複数積層してもよい。
【００３８】
その後、支持基板１０ａの下面をＣＭＰ法等を用い研磨する。これにより、貫通電極１６ａおよび１６ｂが支持基板１０ａの下面に露出する。貫通電極１６ａおよび１６ｂにそれぞれ接触する端子１８ａおよび１８ｂを形成する。これにより、図１（ａ）および図１（ｂ）に示す実施例１に係る電子部品が製造される。
【００３９】
［比較例１］
図７は、比較例１に係る電子部品の断面図である。図７に示すように、貫通電極１６は、貫通孔１５ｂに埋め込まれ、貫通電極１６上面と圧電基板１０ｂの上面とは平坦である。貫通電極１６上に金属層１４が設けられている。金属層１４上にバンプ２８が接合されている。チップ面積を小さくするためには、貫通電極１６とバンプ２８とは平面視において重なることが好ましい。
【００４０】
しかしながら、基板２０を基板１０にフリップチップ実装するときに、バンプ２８から開口１５ｃと圧電基板１０ｂとが接する領域５８に応力が加わる。これにより、圧電基板１０ｂにクラック等が導入される。このように、圧電基板１０ｂは機械的に劣化する。これを抑制するためには、図１におけるバンプ２８ｂおよび貫通電極１６ｂのように、平面視においてバンプ２８ｂと貫通電極１６ｂとが重ならないように配置する。これにより、バンプ２８ｂから開口１５ｃ付近に加わる応力を抑制できる。しかしながら、バンプ２８ｂと貫通電極１６ｂとが重ならないためチップ面積が大きくなる。
【００４１】
［実施例１の効果］
実施例１によれば、支持基板１０ａは、貫通電極１６ａ（第１貫通電極）が埋め込まれた貫通孔１５ａ（第１貫通孔）を有する。圧電基板１０ｂは、貫通孔１５ａが露出する開口１５ｃを有し、支持基板１０ａ上に接合されている。バンプ２８ａ（第１バンプ）は、平面視において貫通孔１５ａに重なり、開口１５ｃ内において貫通電極１６ａに接続されている。基板１０（デバイスチップ）は、空隙２６を介し圧電基板１０ｂに対向するように、バンプ２８ａを介し圧電基板１０ｂ上に実装されている。
【００４２】
バンプ２８ａが貫通孔１５ａと重なることで、チップ面積を小さくできる。バンプ２８ａが開口１５ｃ内において貫通電極１６ａに接続されることで、バンプ２８ａから圧電基板１０ｂに加わる応力を抑制できる。よって、圧電基板１０ｂの破壊等の劣化を抑制できる。
【００４３】
バンプ２８ａは圧電基板１０ｂと接触しない。これにより、バンプ２８ａから圧電基板１０ｂに加わる応力をより抑制できる。
【００４４】
貫通電極１６ａとバンプ２８ａとの接合領域は、支持基板１０ａと圧電基板１０ｂとの接合領域より基板１０から遠く、バンプ２８ａの一部は、貫通孔１５ａの上部に埋め込まれている。これにより、バンプ２８ａが貫通孔１５ａの上部に篏合し、バンプ２８ａを強固に貫通電極１６ａに接合させることができる。図３において、バンプ２８ａを貫通孔１５ａに篏合させるため、距離Ｌ３は支持基板１０ａの厚さＬ１の１／３から１／２程度が好ましい。支持基板１０ａの厚さＬ１が１００μｍのとき、距離Ｌ３は３３μｍから５０μｍであることが好ましい。
【００４５】
機能素子２２は、空隙２６を介し圧電基板１０ｂと対向し、貫通電極１６ａとバンプ２８ａを介し電気的に接続されている。これにより、端子１８ａと機能素子２２とを電気的に接続できる。
【００４６】
支持基板１０ａおよび圧電基板１０ｂは、貫通電極１６ｂ（第２貫通電極）が埋め込まれた貫通孔１５ｂ（第２貫通孔）を有する。金属層１４ｂ（配線）は、圧電基板１０ｂの上面に設けられ貫通電極１６ｂに接続されている。バンプ２８ｂ（第２バンプ）は、平面視において貫通孔１５ｂと重ならず金属層１４ｂと重なり金属層１４ｂと接続されている。基板２０はバンプ２８ａおよび２８ｂを介し圧電基板１０ｂ上に実装されている。このように、バンプ２８ａに加えバンプ２８ｂを介し基板２０を基板１０にフリップチップ実装してもよい。
【００４７】
機能素子１２（弾性波素子）は、空隙２６を介し基板２０に対向するように圧電基板１０ｂの上面に設けられ、貫通電極１６ｂと電気的に接続されている。開口１５ｃの側面の角度θ２が大きいと、金属層１４ａの被覆性が悪く、金属層１４ａを機能素子１２に接続することは難しい。そこで、機能素子１２（弾性波素子）に電気的に接続されていない貫通電極１６ａおよびバンプ２８ａを平面視において重なるように設ける。機能素子１２に電気的に接続されている貫通電極１６ｂおよびバンプ２８ｂを平面視において重ならないように設けることができる。
【００４８】
圧電基板１０ｂがタンタル酸リチウム基板またはニオブ酸リチウム基板である場合、圧電基板１０ｂは機械的に破損しやすい。よって、貫通電極１６ａおよびバンプ２８ａを設けることが好ましい。
【００４９】
［実施例１の変形例１］
図８は、実施例１の変形例１に係る電子部品の断面図である。図８に示すように、機能素子１２に電気的に接続される貫通電極およびバンプに貫通電極１６ａおよびバンプ２８ａを用いてもよい。その他の構成は実施例１と同じであり説明を省略する。
【００５０】
圧電基板１０ｂの開口１５ｃの側面の角度θ２が例えば６０°以下と小さい場合、金属層１４ａの被覆性がよくなる。よって、貫通電極１６ａと機能素子１２とを金属層１４ａおよび１４ｂを介し電気的に接続することができる。このため、全てのバンプ２８ａを貫通電極１６ａと重ねることができる。よって、チップ面積をより小さくできる。
【００５１】
［実施例１の変形例２］
図９は、実施例１の変形例２に係る電子部品の断面図である。図９に示すように、貫通電極１６ａは支持基板１０ａの上面まで設けられている。その他の構成は実施例１と同じであり、説明を省略する。バンプ２８ａと貫通電極１６ａとの接合強度が十分大きい場合には、バンプ２８ａを貫通孔１５ａの上部に埋め込まなくてもよい。
【００５２】
実施例１およびその変形例においては、基板１０を囲むように封止部３０が設けられている例を説明したが封止部３０は設けられていなくてもよい。機能素子１２および２２として弾性波素子を例に説明したが、機能素子２２はインダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、またはＭＥＭＳ（Micro Electro Mechanical Systems）素子でもよい。
【００５３】
機能素子１２および２２は各々弾性波フィルタを形成してもよい。機能素子１２および２２は、デュプレクサ、トリプレクサまたはクワッドプレクサ等のマルチプレクサを形成してもよい。
【００５４】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５５】
１０、２０  基板
１０ａ  支持基板
１０ｂ  圧電基板
１２、２２  機能素子
１４ａ、１４ｂ、２４  金属層
１５ａ、１５ｂ  貫通孔
１５ｃ  開口
１６ａ、１６ｂ  貫通電極
１８ａ、１８ｂ  端子
２６  空隙
２８ａ、２８ｂ  バンプ
【図１】
2019021998.tif 000003
【図２】
2019021998.tif 000004
【図３】
2019021998.tif 000005
【図４】
2019021998.tif 000006
【図５】
2019021998.tif 000007
【図６】
2019021998.tif 000008
【図７】
2019021998.tif 000009
【図８】
2019021998.tif 000010
【図９】
2019021998.tif 000011