(57)【要約】      （修正有）【課題】安全性を保ちながら放電制御トランジスタのオフスピードを向上させることが可能な半導体装置を提供する。【解決手段】制御部は、放電停止処理において、スイッチング素子をオンし、負荷を介して放電制御トランジスタのゲート電圧を引き抜く第１の放電停止モードを実行し（Ｓ１０）、所定の放電停止モード切換タイミングで（Ｓ２０）、放電制御トランジスタのゲート電圧を低電圧電源へ直接引き抜く第２の放電停止モードに切り換える（Ｓ３０）。【選択図】図３
2019115166.tif 000002
【特許請求の範囲】
【請求項１】
電池パックに設けられたバッテリセルの充放電を制御する半導体装置であって、
入力端が第１のノードを介して前記電池パックの正側端部と接続され、出力端が第２のノードを介して放電制御トランジスタのゲートと接続された昇圧回路と、
一方の端部が前記第１のノードと接続され、他方の端部が前記第２のノードと接続されたスイッチング素子と、
一方の端部が前記第２のノードと接続され、他方の端部が低電圧電源と接続された第１の電圧引き抜き用スイッチング素子と、
前記正側端部の端部電圧を測定する電圧測定部と、
前記電池パックと接続される負荷から電流検出抵抗に流れる負荷電流を測定する電流測定部と、
前記スイッチング素子のゲート及び前記第１の電圧引き抜き用スイッチング素子のゲートと接続され、前記スイッチング素子及び前記第１の電圧引き抜き用スイッチング素子のゲート電圧を制御する制御部と、
を備え、
前記第１のノードは、前記放電制御トランジスタのソースと接続され、
前記制御部は、放電停止処理において、前記スイッチング素子をオンし、前記負荷を介して前記放電制御トランジスタのゲート電圧を引き抜く第１の放電停止モードを実行し、所定の放電停止モード切換タイミングで、前記放電制御トランジスタの前記ゲート電圧を前記低電圧電源へ直接引き抜く第２の放電停止モードに切り換える、
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記制御部は、
前記第１の放電停止モードでは、前記電流測定部が測定した前記負荷電流及び前記負荷の内部インピーダンスに基づいて負荷電圧を算出し、前記端部電圧と前記負荷電圧とを合算した放電停止モード判定電圧を算出し、前記放電停止モード判定電圧と、前記放電制御トランジスタが破壊されるときの前記放電制御トランジスタのゲートソース間電圧である素子破壊電圧と、を比較し、前記放電停止モード判定電圧が前記素子破壊電圧より低い場合、前記放電停止モード切換タイミングであると判断し、前記第１の電圧引き抜き用スイッチング素子をオンし、前記第２の放電停止モードに切り換える、
半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記内部インピーダンスを格納する内部インピーダンス格納レジスタを備え、
前記制御部は、前記内部インピーダンス格納レジスタに格納された前記内部インピーダンスに基づいて前記負荷電圧を算出する、
半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記内部インピーダンス格納レジスタは、複数の前記負荷のそれぞれに対応する複数の前記内部インピーダンスを格納し、
前記制御部は、前記電池パックと接続される前記負荷に応じた前記内部インピーダンスに基づいて前記負荷電圧を算出する、
半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記制御部は、前記第１の放電停止モードを開始した後、前記端部電圧が所定の端部閾値電圧より低くなるまでの時間を規定する放電停止モード切換時間が経過すると、前記放電停止モード切換タイミングであると判断し、前記第１の電圧引き抜き用スイッチング素子をオンし、前記第２の放電停止モードに切り換える、
半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記放電停止モード切換時間を格納する放電停止モード切換時間格納レジスタを備え、
前記制御部は、前記放電停止モード切換時間格納レジスタに格納された前記放電停止モード切換時間に基づいて前記放電停止モード切換タイミングを判断する、
半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記放電制御トランジスタのゲート電圧を測定するゲート電圧測定部を備え、
前記制御部は、前記ゲート電圧測定部が測定した前記放電制御トランジスタの前記ゲート電圧と、前記電圧測定部が測定した前記端部電圧に基づいて前記放電制御トランジスタのゲートソース間電圧を測定し、前記ゲートソース間電圧が所定の第１のゲートソース間閾値電圧より低くなると、前記放電停止モード切換タイミングであると判断し、前記第１の電圧引き抜き用スイッチング素子をオンし、前記第２の放電停止モードに切り換える、
半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
第２の電圧引き抜き用スイッチング素子と、
電流調整用抵抗素子と、
を備え、
第２の電圧引き抜き用スイッチング素子は、一方の端部が前記第２のノードと接続され、他方の端部が前記電流調整用抵抗素子の一方の端部と接続され、
前記電流調整用抵抗素子の他方の端部は、前記低電圧電源と接続され、
前記制御部は、前記ゲートソース間電圧が所定の第２のゲートソース間閾値電圧より低く、前記第１のゲートソース間閾値電圧より高い場合、前記放電停止モード切換タイミングであると判断し、前記第２の電圧引き抜き用スイッチング素子をオンし、前記第２の放電停止モードに切り換え、前記ゲートソース間電圧が第１のゲートソース間閾値電圧より低い場合、前記第１の電圧引き抜き用スイッチング素子をオンする、
半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
複数の前記第２の電圧引き抜き用スイッチング素子と、
それぞれの前記第２の電圧引き抜き用スイッチング素子に対応する複数の前記電流調整用抵抗素子と、
を備え、
前記制御部は、前記第２の放電停止モードでは、前記ゲートソース間電圧のレベルに応じて、それぞれの前記第２の電圧引き抜き用スイッチング素子をオンするタイミングを異ならせる、
半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記ゲートソース間電圧が高いレベルでオンする前記第２の電圧引き抜き用スイッチング素子に対応する前記電流調整用抵抗素子は、前記ゲートソース間電圧が低いレベルでオンする前記第２の電圧引き抜き用スイッチング素子に対応する前記電流調整用抵抗素子よりも抵抗値が大きい、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
充放電可能なバッテリセルを備えた電池パックは、スマートフォン、ＰＣ、パワーツール、サーバー向けバックアップ電源等のさまざまな機器（負荷）に搭載されている。搭載される機器によりバッテリセルの性能は異なるが、バッテリセルには、負荷に対して、数ボルト程度の電圧で電力を供給するものや、数十ボルト程度の非常に高い電圧で電力を供給するものもある。
【０００３】
電池パックにはバッテリセル制御回路が設けられており、バッテリセル制御回路により、充電制御トランジスタ及び放電制御トランジスタのオン・オフが制御される。例えば、充電制御トランジスタがオン状態のとき、充電制御トランジスタのゲートには、昇圧回路で生成された電圧が印加される。
【０００４】
例えば、特許文献１には、消費電力を低減できる駆動回路が開示されている。特許文献１によれば、駆動回路（１）は、チャージポンプ回路（３０）を駆動する駆動クロック信号（ＣＰ１）及び駆動クロック信号（ＣＰ２）をチャージポンプ回路（３０）に出力する出力ノード（Ａ）及び出力ノード（Ｂ）を有する出力回路（１０）を備えている。出力回路（１０）は、第１クロック信号（ＣＫ１）と、第１クロック信号（ＣＫ１）の電圧レベルが変化する期間では電圧レベルが変化しない信号である第２クロック信号（ＣＫ２）とに基づいて、駆動クロック信号（ＣＰ１）及び駆動クロック信号（ＣＰ２）を生成する。また、出力回路（１０）は、第２クロック信号（ＣＫ２）に基づいて、駆動クロック信号（ＣＰ１）及び駆動クロック信号（ＣＰ２）の電圧レベルが変化する前の期間において、駆動クロック信号（ＣＰ１）及び駆動クロック信号（ＣＰ２）の出力ノード（Ａ）及び出力ノード（Ｂ）を高インピーダンス状態に制御する。
【０００５】
なお、ここで示した括弧内の符号は、特許文献１の図１に示された各構成要素の符号を示している。また、ここで述べた駆動回路及びチャージポンプ回路は、前述したバッテリセル制御回路に含まれる回路であり、チャージポンプ回路は、前述した昇圧回路に対応する回路である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−１８６２９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
使用中の電池パックは発熱し、発火に至るおそれもあるため、電池パックには、安全性の向上が要求されている。主な発熱源は、充放電の経路であるバッテリセル、充電制御トランジスタ、及び放電制御トランジスタである。
【０００８】
その中でも放電制御トランジスタでは、オフ状態になるときのオン抵抗が増加し発熱量が増加する。また、これにより、放電制御トランジスタに大きな負荷がかかり、素子破壊に至る場合もある。
【０００９】
また、放電制御トランジスタがオフ状態になるとき、電池パックの正側端部が放電制御トランジスタのソースとなるが、放電を停止すると正側端部の電圧も低下するため、放電制御トランジスタのソース電圧とゲート電圧との電圧差が短時間では縮まらない。このため、放電制御トランジスタのオフスピードは遅くなってしまう。
【００１０】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本明細書には、複数の実施の形態の半導体装置が記載されているが、一実施の形態の半導体装置を述べると、次の通りである。半導体装置は、電池パックに設けられたバッテリセルの充放電を制御する。半導体装置は、入力端が第１のノードを介して電池パックの正側端部と接続され、出力端が第２のノードを介して放電制御トランジスタのゲートと接続された昇圧回路と、一方の端部が第１のノードと接続され、他方の端部が第２のノードと接続されたスイッチング素子と、一方の端部が第２のノードと接続され、他方の端部が低電圧電源と接続された第１の電圧引き抜き用スイッチング素子と、スイッチング素子のゲート及び第１の電圧引き抜き用スイッチング素子のゲートと接続され、スイッチング素子及び第１の電圧引き抜き用スイッチング素子のゲート電圧を制御する制御部と、を備えている。また、第１のノードは放電制御トランジスタのソースと接続されている。
【００１２】
制御部は、放電停止処理において、スイッチング素子をオンし、負荷を介して放電制御トランジスタのゲート電圧を引き抜く第１の放電停止モードを実行し、所定の放電停止モード切換タイミングで、放電制御トランジスタのゲート電圧を低電圧電源へ直接引き抜く第２の放電停止モードに切り換える。
【発明の効果】
【００１３】
一実施の形態によれば、安全性を保持しつつ充電制御トランジスタのオフスピードを向上させることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る電池パックの構成の一例を示す回路図である。
【図２】充放電制御回路の構成の一例を示す回路図である。
【図３】実施の形態１に係る放電停止処理に係るフローチャート図である。
【図４】放電停止時の放電制御トランジスタの動作を説明する図である。
【図５】本発明の実施の形態２に係る電池パックの構成の一例を示す回路図である。
【図６】実施の形態３に係る電池パックの構成の一例を示す回路図である。
【図７】実施の形態４に係る充放電制御回路の構成の一例を示す回路図である。
【図８】実施の形態４に係る放電停止処理に係るフローチャート図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するためのすべての図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
＜電池パックの構成＞
図１は、本発明の実施の形態１に係る電池パックの構成の一例を示す回路図である。図１に示すように、電池パック１は、バッテリセル１０、充電制御トランジスタ１２、放電制御トランジスタ１４、電流検出抵抗１６、電池パック制御回路２０等を備えている。
【００１７】
電池パック１は、正側端部１ａ及び負側端部１ｂを介して負荷９０と接続され、負荷９０へ電流を供給する回路ブロックである。
【００１８】
バッテリセル１０は、リチウム電池やリチウムイオン電池等の二次電池で構成されている。バッテリセル１０は、複数のセルで構成されてもよいし、単一のセルで構成されてもよい。
【００１９】
充電制御トランジスタ１２は、主にバッテリセル１０の充電時における電流制御を行う回路素子である。充電制御トランジスタ１２は、例えば、ＮＭＯＳ等の電界効果トランジスタで構成されている。充電制御トランジスタ１２のゲートは、図１に示すように、電池パック制御回路２０と接続されている。充電制御トランジスタ１２は、電池パック制御回路２０からのゲート電圧制御により、充放電時の電流制御を行う。
【００２０】
放電制御トランジスタ１４は、バッテリセル１０の放電時、すなわち、負荷９０への電流供給時における電流制御を行う回路素子である。放電制御トランジスタ１４も、ＮＭＯＳ等の電界効果トランジスタで構成されている。放電制御トランジスタ１４のゲートも、図１に示すように、電池パック制御回路２０と接続されている。放電制御トランジスタ１４も、電池パック制御回路２０からのゲート電圧制御により、充放電時の電流制御を行う。
【００２１】
電流検出抵抗１６は、負荷９０から流れる負荷電流を検出する回路素子である。電流検出抵抗１６は、電池パック制御回路２０と接続されており、電池パック制御回路２０に設けられた、後述する電流測定部２３により負荷電流Ｉｓが測定される。
【００２２】
電池パック制御回路２０は、図１に示すように、電圧測定部２２、電流測定部２３、記憶部２４、充放電制御回路２５等を備えている。
【００２３】
電圧測定部２２は、電池パック１の正側端部１ａの端部電圧Ｖｐを測定する回路ブロックである。電圧測定部２２は、電圧測定回路及びＡＤコンバータを備えている。電圧測定部２２は、電圧測定回路で測定した正側端部１ａの端部電圧ＶｐをＡＤコンバータにおいてデジタル変換し、変換後のデジタル信号を、電流測定部２３を介して、あるいは、電流測定部２３を介さずに直接、制御部３７へ供給する。
【００２４】
電流測定部２３は、負荷９０から電流検出抵抗１６に流れる負荷電流を測定する回路ブロックである。電流測定部２３は、電流測定回路及びＡＤコンバータを備えている。電流測定部２３は、電流測定回路で測定した負荷電流をＡＤコンバータにおいてデジタル変換し、変換したデジタル信号を制御部３７へ供給する。なお、電流測定回路は、例えば、電流積算回路でもよいし、過電流検出回路でもよい。
【００２５】
記憶部２４は、電池パック１に関連する各種情報を格納する回路ブロックである。記憶部２４は、フラッシュメモリやＥＥＰＲＯＭ等の不揮発性メモリを備えている。
【００２６】
記憶部２４は、図１に示すように、内部インピーダンス格納レジスタ２４ａを備えている。内部インピーダンス格納レジスタ２４ａは、負荷９０の内部インピーダンスを格納するレジスタである。内部インピーダンスは、後述する負荷電圧を算出する際に使用される。
【００２７】
内部インピーダンス格納レジスタ２４ａは、複数の負荷の内部インピーダンスを格納してもよい。この場合、内部インピーダンス格納レジスタ２４ａは、それぞれの負荷と対応させた状態で複数の内部インピーダンスを格納する。なお、記憶部２４は、内部インピーダンス以外の各種情報を格納するレジスタも備えている。
【００２８】
充放電制御回路２５は、バッテリセル１０の充放電時における電流を制御する回路ブロックである。具体的には、充放電制御回路２５は、充電制御トランジスタ１２及び放電制御トランジスタ１４のゲート電圧を制御することにより、充放電時における電流を制御する。
【００２９】
図２は、充放電制御回路の構成の一例を示す回路図である。充放電制御回路２５は、図２に示すように、昇圧回路３１、スイッチング素子３３、スイッチング素子（第１の電圧引き抜き用スイッチング素子）３５、制御部３７を備えている。
【００３０】
昇圧回路３１は、充放電時に放電制御トランジスタ１４のゲートに供給される電圧を生成する回路ブロックである。昇圧回路３１の入力端はノード（第１のノード）Ｎ１と接続され、昇圧回路３１の出力端はノード（第２のノード）Ｎ２及び抵抗素子１４ａを介して、放電制御トランジスタ１４のゲートと接続されている。
【００３１】
昇圧回路３１は、図２に示すように、コンデンサ３１ａ〜３１ｃ、ダイオード素子３２ａ〜３２ｄを備えている。ダイオード素子３２ａ〜３２ｄは、ノードＮ１，Ｎ２間で直列に接続されている。コンデンサ３１ａの第１の電極は、ダイオード素子３２ａのカソード及びダイオード素子３２ｂのアノードと接続されている。コンデンサ３１ｂの第１の電極は、ダイオード素子３２ｂのカソード及びダイオード素子３２ｃのアノードと接続されている。コンデンサ３１ｃの第１の電極は、ダイオード素子３２ｃのカソード及びダイオード素子３２ｄのアノードと接続されている。そして、コンデンサ３１ａ〜３１ｃのそれぞれの第２の電極は、制御部３７と接続されている。昇圧回路３１は、制御部３７の制御により所定の電圧を生成し、生成した電圧を放電制御トランジスタ１４のゲートへ供給する。
【００３２】
スイッチング素子３３は、バッテリセル１０による放電を停止する際、ノードＮ１，Ｎ２間を短絡する回路素子である。スイッチング素子３３は、例えばＰＭＯＳ等の電界効果トランジスタで構成される。スイッチング素子３３の一方の端部は、ノードＮ１と接続されている。スイッチング素子３３の他方の端部は、ノードＮ２と接続されている。スイッチング素子３３のゲートは、制御部３７と接続されている。スイッチング素子３３は、制御部３７によりゲート電圧が制御されることによりオン・オフが設定される。
【００３３】
スイッチング素子３５は、バッテリセル１０による放電を停止する際、所定のタイミング（放電停止モード切換タイミング）でノードＮ２の電圧、すなわち放電制御トランジスタ１４のゲート電圧を引き抜く回路素子である。スイッチング素子３５の一方の端部は、ノードＮ２と接続されている。スイッチング素子３５の他方の端部は、低電圧電源（例えばＧＮＤ）と接続されている。スイッチング素子３５のゲートは、制御部３７と接続されている。スイッチング素子３５は、制御部３７によりゲート電圧が制御されることによりオン・オフを切り換える。
【００３４】
制御部３７は、充放電制御回路２５における各種動作を制御する回路である。制御部３７は、充放電制御回路２５を構成する各回路や、電流測定部２３等とも接続されている。例えば、制御部３７は、充電制御トランジスタ１２及び放電制御トランジスタ１４のゲート電圧を制御することにより、バッテリセル１０の充放電時における電流を制御する。特に、バッテリセル１０の放電停止処理については、後で詳しく説明する。
【００３５】
抵抗素子１４ａ，１４ｂは、放電制御トランジスタ１４のゲート電圧と正側端部１ａ側の端部の電圧とを調整する回路素子である。抵抗素子１４ａは、ノードＮ２と放電制御トランジスタ１４のゲートとの間に配置される。抵抗素子１４ｂは、放電制御トランジスタ１４のゲートと正側端部１ａ側の端部の間に配置される。
【００３６】
抵抗素子１４ａ，１４ｂは、それぞれの抵抗値Ｒ１、Ｒ２に基づいて、昇圧回路３１から供給される高電圧Ｖｈを分圧する。したがって、放電制御トランジスタ１４のゲートには、抵抗素子１４ａ，１４ｂにより分圧された所定の電圧が供給される。
【００３７】
＜放電停止処理について＞
次に、バッテリセル１０による放電の停止処理について説明する。図３は、実施の形態１に係る放電停止処理に係るフローチャート図である。本実施の形態に係る放電停止処理では、図３に示すステップＳ１０〜Ｓ３０が実施される。
【００３８】
［ステップＳ１０］
ステップＳ１０は、負荷９０を介して放電制御トランジスタ１４のゲート電圧を引き抜くステップである。以下、ステップＳ１０における処理内容について詳しく説明する。なお、ステップＳ１０で行われる処理を第１の放電停止モードとよぶ。
【００３９】
制御部３７は、昇圧回路３１のコンデンサ３１ａ〜３１ｃのそれぞれの第２の電極へ供給する電圧を制御し、昇圧回路３１から放電制御トランジスタ１４のゲートへの高電圧（ハイレベル）Ｖｈの供給を停止させる。
【００４０】
また、制御部３７は、スイッチング素子３３のゲートにローレベルの電圧を供給し、スイッチング素子３３をオンさせる。これにより、ノードＮ１，Ｎ２間は、スイッチング素子３３を介して短絡される。そうすると、放電制御トランジスタ１４のゲート電圧は、負荷９０、電流検出抵抗１６を介して低電圧電源（例えばＧＮＤ）へ引き抜かれる。
【００４１】
図４は、放電停止時の放電制御トランジスタの動作を説明する図である。図４（ａ）には、放電制御トランジスタ１４のゲート電圧Ｖｇ及びソース電圧Ｖｐのタイミングチャートが示されている。図４（ｂ）には、第１の放電停止モードにおいて、スイッチング素子３５をオンさせたときの、放電制御トランジスタ１４のゲート電圧Ｖｇとソース電圧Ｖｐとの電圧差であるゲートソース間電圧Ｖｇｓ（＝｜Ｖｇ−Ｖｐ｜）が示されている。
【００４２】
時刻ｔ１において、放電制御トランジスタ１４のゲートへの高電圧の供給が停止されると、放電制御トランジスタ１４のゲート電圧Ｖｇ及びソース電圧Ｖｐは低下する。ただし、時刻ｔ１以降もしばらくは、ゲート電圧Ｖｇ、ソース電圧Ｖｐ間の電圧差が大きい状態となっている。なお、このとき、放電制御トランジスタ１４は完全にはオフにならず、微小放電が継続している。
【００４３】
このような状態で、スイッチング素子３５がオンされると、ノードＮ１，Ｎ２の電圧が引き抜かれることによる逆起電力が発生し、電池パック１の正側端部１ａ、すなわち放電制御トランジスタ１４のソース電圧Ｖｐが一時的に急上昇する。例えば、図４（ｂ）に示すように、ゲートソース間電圧Ｖｇｓが高い時刻ｔ１２において、スイッチング素子３５がオンされると、逆起電力によりソース電圧Ｖｐが一時的に急上昇する。そうすると、ゲートソース間電圧Ｖｇｓが素子破壊電圧Ｖｄｆより高くなるため、放電制御トランジスタ１４が破壊されてしまう。このため、第１の放電停止モードでは、制御部３７は、スイッチング素子３５をオフに設定する。
【００４４】
また、このとき、電圧測定部２２は、電池パック１の正側端部の端部電圧Ｖｐ、すなわち、放電制御トランジスタ１４のソース電圧Ｖｐを測定する。また、電流測定部２３は、電流検出抵抗１６に流れる負荷電流Ｉｓを測定し、測定した負荷電流Ｉｓの値を制御部３７へ供給する。
【００４５】
また、内部インピーダンス格納レジスタ２４ａは、電池パック１と接続された負荷９０の内部インピーダンスＺｓを、電流測定部２３を介して、あるいは、制御部３７へ直接供給する。なお、内部インピーダンスＺｓは、放電停止処理開始時に制御部３７へ供給されてもよいし、電池パック１が負荷９０を認識した後の所定のタイミングで制御部３７へ供給されてもよい。
【００４６】
［ステップＳ２０］
ステップＳ２０は、放電停止モード切換タイミングであるかどうかを判定するステップである。
【００４７】
制御部３７は、ステップＳ１０において測定された負荷電流及び負荷９０の内部インピーダンスＺｓに基づいて負荷電圧Ｖｓ（＝Ｚｓ×Ｉｓ）を算出する。そして、制御部３７は、ソース電圧（端部電圧）Ｖｐと負荷電圧Ｖｓとを合算して放電停止モード判定電圧Ｖｊｕｄ（＝Ｖｐ＋Ｚｓ×Ｉｓ）を算出する。なお、放電停止モード判定電圧Ｖｊｕｄの算出は、ステップＳ１０において実施されてもよい。
【００４８】
制御部３７は、算出した放電停止モード判定電圧Ｖｊｕｄと、素子破壊電圧Ｖｄｆとを比較し、放電停止モード判定電圧Ｖｊｕｄが素子破壊電圧Ｖｄｆより高い場合には（Ｎｏ）、第１の放電停止モードを継続して実行する。
【００４９】
一方、放電停止モード判定電圧Ｖｊｕｄが素子破壊電圧Ｖｄｆより低い場合には（Ｙｅｓ）、制御部３７は、放電停止モード切換タイミングであると判断する。詳しく説明すると、図４（ｂ）に示すように、ゲートソース間電圧Ｖｇｓが低くなった時刻ｔ１３では、逆起電力が発生しても、ゲートソース間電圧Ｖｇｓが素子破壊電圧Ｖｄｆより高くなることはない。したがって、放電停止モードを切り換えても、放電制御トランジスタ１４が破壊されることはない。
【００５０】
制御部３７は、第１の放電停止モードのとき、ステップＳ２０における判定処理を連続して実行してもよいし、所定の間隔で実行してもよい。判定処理が連続して実行されれば、放電停止モード判定電圧Ｖｊｕｄが素子破壊電圧Ｖｄｆより低くなるタイミングに合わせて適切なタイミングで放電停止モードを切り換えることができるので、放電制御トランジスタ１４を短時間で確実にオフさせることが可能となる。また、判定処理が所定の間隔で実行されれば、制御部３７の負担を軽減させつつ、短時間で放電制御トランジスタ１４をオフさせることが可能となる。
【００５１】
［ステップＳ３０］
ステップＳ３０は、放電制御トランジスタ１４のゲート電圧を低電圧電源により直接引き抜くステップである。なお、ステップＳ３０で行われる処理を第２の放電停止モードとよぶ。
【００５２】
制御部３７は、スイッチング素子３５のゲートにローレベルの電圧を供給し、スイッチング素子３５をオンする。そうすると、スイッチング素子３５を介して、ノードＮ２と低電圧電源（ＧＮＤ）とが短絡される。これにより、ノードＮ１，Ｎ２、放電制御トランジスタ１４のゲートの電圧は急激に引き抜かれる。
【００５３】
例えば、制御部３７は、図４（ａ）に示すように、時刻ｔ１のときよりもゲート電圧Ｖｇ及びソース電圧Ｖｐが低くなった時刻ｔ２において、スイッチング素子３５をオンする。そうすると、放電制御トランジスタ１４のゲート電圧Ｖｇ及びソース電圧Ｖｐは、時刻ｔ３までの短時間で急速に引き抜かれる。これにより、放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓはゼロになり、放電制御トランジスタ１４はオフになる。そして、微小放電も停止する。
【００５４】
なお、第２の放電停止モードでは、スイッチング素子３３も、引き続きオンされていることが好ましい。これにより、スイッチング素子３３及び負荷９０を介した電圧引き抜きと、スイッチング素子３５を介した電圧引き抜きにより、放電制御トランジスタ１４のゲート電圧Ｖｇをより短時間で引き抜くことが可能となる。また、スイッチング素子３５がオンされたときのノードＮ１，Ｎ２間の電圧差が抑えられるので、放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓの上昇が抑えられ、放電制御トランジスタ１４の破壊が抑えられる。
【００５５】
＜本実施の形態による主な効果＞
本実施の形態によれば、放電停止処理において、制御部３７は、放電停止モード判定電圧Ｖｊｕｄが素子破壊電圧Ｖｄｆより高い場合には、第１の放電停止モードを継続し、放電停止モード判定電圧Ｖｊｕｄが素子破壊電圧Ｖｄｆより低い場合には、放電停止モードを第２の放電停止モードに切り換える。この構成によれば、第２の放電停止モードに切り換えられても放電制御トランジスタ１４が破壊されることがないので、安全性を保持しつつ放電制御トランジスタ１４のオフスピードを向上させることが可能となる。
【００５６】
また、本実施の形態によれば、内部インピーダンス格納レジスタ２４ａには、電池パック１に接続される負荷９０の内部インピーダンスＺｓが予め格納されている。この構成によれば、動作中に負荷９０の内部インピーダンスＺｓを外部から読み込まなくてもよいので、放電停止処理が簡略化される。
【００５７】
また、本実施の形態によれば、複数の負荷のそれぞれに対応する複数の内部インピーダンスを格納する。この構成によれば、電池パック１に接続される負荷９０に応じた内部インピーダンスＺｓが選択されるので、電池パック１の汎用性を向上させることが可能となる。
【００５８】
（実施の形態２）
次に、実施の形態２について説明する。実施の形態１では、端部電圧Ｖｐ及び負荷電圧Ｖｓを測定し、放電停止モード切換タイミングを規定していた。ただし、放電停止処理の開始後における放電制御トランジスタ１４のゲート電圧Ｖｇ及びソース電圧（端部電圧）Ｖｐの波形は、接続される負荷９０の特性に応じて規定される。そうすると、放電停止モード切換タイミングは、負荷９０ごとに、ある程度予測することが可能となる。そこで、本実施の形態では、放電停止モード切換タイミングを時間で規定する場合について説明する。
【００５９】
図５は、本発明の実施の形態２に係る電池パックの構成の一例を示す回路図である。図５に示すように、本実施の形態に係る電池パック２０１は、図１の記憶部２４に放電停止モード切換時間格納レジスタ２２４ｂが追加された構成となっている。
【００６０】
放電停止モード切換時間格納レジスタ２２４ｂは、第１の放電停止モードが開始された後、電池パック１の正側端部１ａの端部電圧Ｖｐが所定の端部閾値電圧Ｖｔｐより低くなるまでの時間を規定する放電停止モード切換時間を格納する。
【００６１】
ここで、端部閾値電圧Ｖｔｐは、例えば、電停止モード判定電圧Ｖｊｕｄが素子破壊電圧Ｖｄｆとなるときの（Ｖｊｕｄ＝Ｖｄｆ）端部電圧で規定される。また、放電停止モード切換時間格納レジスタ２２４ｂに格納される放電停止モード切換時間は、テスト結果に基づいて設定されたものであり、出荷前に格納される。また、放電停止モード切換時間格納レジスタ２２４ｂは、複数の負荷に対応する放電停止モード切換時間を格納してもよい。
【００６２】
＜放電停止処理について＞
本実施の形態における放電停止処理について説明する。ここでも、図３のフローチャートに沿って説明する。なお、ステップＳ３０は、実施の形態１と同様であるので、説明は省略する。また、ステップＳ１０についても、実施の形態１と異なる箇所についてのみ説明する。
【００６３】
［ステップＳ１０］
制御部３７は、第１の放電停止モードを開始時から、第１の放電停止モード実行時間を計測する。制御部３７は、例えば、タイマーにより第１の放電停止モード実行時間を計測してもよいし、カウンタにより第１の放電停止モードを開始時からカウントし、そのカウント数により第１の放電停止モード実行時間を計測してもよい。
【００６４】
［ステップＳ２０］
制御部３７は、放電停止モード切換時間格納レジスタ２２４ｂから供給される放電停止モード切換時間と、計測した第１の放電停止モード実行時間とを比較する。そして、第１の放電停止モード実行時間が放電停止モード切換時間より短い場合（Ｎｏ）、制御部３７は、第１の放電停止モードを引き続き実行する。
【００６５】
一方、第１の放電停止モード実行時間が放電停止モード切換時間より長い場合（Ｙｅｓ）、制御部３７は、放電停止モード切換タイミングであると判断し、第２の放電停止モードに切り換える。
【００６６】
＜本実施の形態による主な効果＞
本実施の形態によれば、前述の実施の形態における効果に加え、以下の効果が得られる。本実施の形態によれば、制御部３７は、計測した第１の放電停止モード実行時間と、予め規定された放電停止モード切換時間とを比較し、放電停止モード切換タイミングを判断する。この構成によれば、放電停止処理における処理が簡略化されるので、制御部３７の負担が軽減される。
【００６７】
また、本実施の形態によれば、放電停止モード切換時間が、放電停止モード切換時間格納レジスタ２２４ｂに格納され、制御部３７は、放電停止モード切換時間格納レジスタ２２４ｂに格納された放電停止モード切換時間に基づいて放電停止モード切換タイミングを判断する。この構成によれば、動作中に放電停止モード切換時間を外部から読み込まなくてもよいので、放電停止処理が簡略化される。
【００６８】
（実施の形態３）
次に、実施の形態３について説明する。すでに述べたように、放電停止処理の開始後における放電制御トランジスタ１４のゲート電圧Ｖｇ及びソース電圧Ｖｐの波形は、接続される負荷９０の特性に応じて規定される。そうすると、放電停止モード切換タイミングは、負荷９０ごとに、ある程度予測することが可能となる。そこで、本実施の形態では、放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓに基づいて、放電停止モード切換タイミングを判断する場合について説明する。
【００６９】
図６は、実施の形態３に係る電池パックの構成の一例を示す回路図である。図６に示すように、本実施の形態に係る電池パック３０１は、図１の記憶部２４にゲートソース間閾値電圧格納レジスタ３２４ｃが追加された構成となっている。ゲートソース間閾値電圧格納レジスタ３２４ｃは、放電停止モード切換タイミングであると判断するときの、放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓをゲートソース間閾値電圧（第１のゲートソース間閾値電圧）として格納する。
【００７０】
また、ゲートソース間閾値電圧格納レジスタ３２４ｃに格納されるゲートソース間閾値電圧は、テスト結果に基づいて設定されたものであり、出荷前に格納される。また、ゲートソース間閾値電圧格納レジスタ３２４ｃは、複数の負荷に対応するゲートソース間閾値電圧を格納してもよい。
【００７１】
また、電池パック３０１は、図１の電池パック制御回路２０にゲート電圧測定部３２２が追加された構成となっている。ゲート電圧測定部３２２は、放電制御トランジスタ１４のゲート電圧Ｖｇを測定する。ゲート電圧測定部３２２は、電圧測定部２２と同様の構成を備えている。また、ゲート電圧測定部３２２は、充放電制御回路２５内に設けられてもよい。
【００７２】
＜放電停止処理について＞
本実施の形態における放電停止処理について説明する。ここでも、図３のフローチャートに沿って説明する。なお、ステップＳ３０は、実施の形態１と同様であるので、説明は省略する。また、ステップＳ１０についても、実施の形態１と異なる箇所についてのみ説明する。
【００７３】
［ステップＳ１０］
ゲート電圧測定部３２２は、放電制御トランジスタ１４のゲート電圧Ｖｇを測定し、測定したゲート電圧Ｖｇを制御部３７へ供給する。一方、電圧測定部２２も、電池パック１の正側端部１ａの端部電圧Ｖｐを放電制御トランジスタ１４のソース電圧Ｖｓとして測定し、測定したソース電圧Ｖｓを制御部３７へ供給する。制御部３７は、ゲート電圧測定部３２２が測定した放電制御トランジスタ１４のゲート電圧Ｖｇ、及び電圧測定部２２が測定したソース電圧Ｖｓに基づいて放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓを測定する。なお、ゲートソース間電圧Ｖｇｓの測定に係る各処理は、ステップＳ２０にて実施されてもよい。
【００７４】
［ステップＳ２０］
制御部３７は、ゲートソース間閾値電圧格納レジスタ３２４ｃから供給されるゲートソース間閾値電圧と、測定したゲートソース間電圧Ｖｇｓとを比較する。そして、ゲートソース間電圧Ｖｇｓが、ゲートソース間閾値電圧より高い場合（Ｎｏ）、制御部３７は、第１の放電停止モードを引き続き実行する。
【００７５】
一方、ゲートソース間電圧Ｖｇｓが、ゲートソース間閾値電圧より低い場合（Ｙｅｓ）、制御部３７は、放電停止モード切換タイミングであると判断し、第２の放電停止モードに切り換える。
【００７６】
＜本実施の形態による主な効果＞
本実施の形態においても、前述の実施の形態における効果に加え、以下の効果が得られる。本実施の形態によれば、測定した放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓと、ゲートソース間閾値電圧とを比較し、放電停止モード切換タイミングを判断する。この構成によれば、放電停止処理における処理が簡略化されるので、制御部３７の負担が軽減される。
【００７７】
また、本実施の形態によれば、ゲートソース間閾値電圧が、ゲートソース間閾値電圧格納レジスタ３２４ｃに格納され、制御部３７は、ゲートソース間閾値電圧格納レジスタ３２４ｃに格納されたゲートソース間閾値電圧に基づいて放電停止モード切換タイミングを判断する。この構成によれば、動作中にゲートソース間閾値電圧を外部から読み込まなくてもよいので、放電停止処理が簡略化される。
【００７８】
（実施の形態４）
次に、実施の形態４について説明する。これまでの実施の形態では、放電停止モード切換タイミングになると、スイッチング素子３５をオンすることにより、放電制御トランジスタ１４のゲート電圧を急激に引き抜いていた。これに対し、本実施の形態では、これまでよりも早い段階から少しずつ電圧を引き抜く場合について説明する。なお、ここでは、実施の形態３の電池パック３０１に基づいて説明する。
【００７９】
図７は、実施の形態４に係る充放電制御回路の構成の一例を示す回路図である。図７に示すように、本実施の形態に係る充放電制御回路２５は、図２の充放電制御回路２５に、スイッチング素子（第２の電圧引き抜き用スイッチング素子）４３５ａ，４３５ｂ、及び抵抗素子（電流調整用抵抗素子）４３７ａ，４３７ｂが追加された構成となっている。図７に示すように、抵抗素子４３７ａ，４３７ｂは、スイッチング素子４３５ａ，４３５ｂとそれぞれに対応して設けられている。
【００８０】
スイッチング素子４３５ａ，４３５ｂは、第２の放電停止モードにおける所定のタイミングで放電制御トランジスタ１４のゲート電圧の引き抜きを開始する回路素子である。スイッチング素子４３５ａ，４３５ｂの一方の端部は、ノードＮ２と接続されている。スイッチング素子４３５ａ，４３５ｂの他方の端部は、抵抗素子４３７ａ，４３７ｂの一方の端部とそれぞれ接続されている。抵抗素子４３７ａ，４３７ｂの他方の端部は、低電圧電源（例えばＧＮＤ）と接続されている。抵抗素子４３７ａは、抵抗素子４３７ｂよりも抵抗値が大きくなっている。
【００８１】
スイッチング素子４３５ａ，４３５ｂのゲートは、制御部３７と接続されている。スイッチング素子４３５ａ，４３５ｂは、制御部３７によりゲート電圧が制御されることによりオン・オフを切り換える。本実施の形態では、放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓのレベルに応じて、スイッチング素子４３５ａ，４３５ｂ，３５がオンするタイミングが異なる。
【００８２】
このため、ゲートソース間閾値電圧格納レジスタ３２４ｃは、スイッチング素子４３５ａ，４３５ｂ，３５をオンするタイミングを規定する複数のゲートソース間閾値電圧（例えば、第１〜第３のゲートソース間閾値電圧）を格納する。
【００８３】
具体的に述べると、スイッチング素子４３５ａは、放電制御トランジスタ１４のゲートソース間電圧が高いレベル（第３のゲートソース間閾値電圧）でオンする。スイッチング素子４３５ｂは、スイッチング素子４３５ａがオンする場合よりも低いゲートソース間電圧（第２のゲートソース間閾値電圧）でオンする。そして、スイッチング素子３５は、スイッチング素子４３５ｂがオンする場合よりも低いゲートソース間電圧（第１のゲートソース間閾値電圧）でオンする。
【００８４】
［その他の構成］
なお、ここでは、抵抗素子と接続された第２の電圧引き抜き用スイッチング素子が２個の場合について示されているが、第２の電圧引き抜き用スイッチング素子は１個でもよいし、３個以上設けられてもよい。
【００８５】
また、本実施の形態は、実施の形態１〜２の構成にも適用可能である。この場合、スイッチング素子４３５ａ，４３５ｂ，３５をオンするタイミングは、放電停止モード判定電圧Ｖｊｕｄのレベル、端部電圧Ｖｐのレベルに基づいて判断すればよい。
【００８６】
＜放電停止処理について＞
本実施の形態における放電停止処理について説明する。図８は、実施の形態４に係る放電停止処理に係るフローチャート図である。なお、ステップＳ１０は、実施の形態３と同様であるので説明は省略する。
【００８７】
［ステップＳ２０］
制御部３７は、ゲートソース間閾値電圧格納レジスタ３２４ｃから供給される第３のゲートソース間閾値電圧と、測定したゲートソース間電圧Ｖｇｓとを比較する。そして、ゲートソース間電圧Ｖｇｓが、第３のゲートソース間閾値電圧より高い場合（Ｎｏ）、制御部３７は、第１の放電停止モードを引き続き実行する。
【００８８】
一方、ゲートソース間電圧Ｖｇｓが、第３のゲートソース間閾値電圧より低い場合（Ｙｅｓ）、制御部３７は、放電停止モード切換タイミングであると判断し、スイッチング素子４３５ａをオンし、第２の放電停止モードに切り換える。
【００８９】
［ステップＳ４３１］
ステップＳ４３１では、スイッチング素子４３５ａ及び抵抗素子４３７ａを介して、放電制御トランジスタ１４のゲート電圧が引き抜かれる。ただし、ゲート電圧引き抜き時の電流は、抵抗素子４３７ａにより、放電制御トランジスタ１４が破壊されないように調整される。なお、この間も、放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓの測定が行われる。
【００９０】
［ステップＳ４３２］
次に、制御部３７は、ゲートソース間閾値電圧格納レジスタ３２４ｃから供給される第２のゲートソース間閾値電圧と、測定したゲートソース間電圧Ｖｇｓとを比較する。そして、ゲートソース間電圧Ｖｇｓが、第２のゲートソース間閾値電圧より高い場合（Ｎｏ）、制御部３７は、ステップＳ４３１を引き続き実行する。すなわち、スイッチング素子４３５ａのみがオンしている。一方、ゲートソース間電圧Ｖｇｓが、第２のゲートソース間閾値電圧より低い場合（Ｙｅｓ）、制御部３７は、スイッチング素子４３５ｂをオンする。
【００９１】
［ステップＳ４３３］
ステップＳ４３３では、スイッチング素子４３５ｂ及び抵抗素子４３７ｂを介した経路からも、放電制御トランジスタ１４のゲート電圧が引き抜かれる。ただし、ゲート電圧引き抜き時の電流は、抵抗素子４３７ａ，４３７ｂにより、放電制御トランジスタ１４が破壊されないように調整される。なお、この間も、放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓの測定が行われる。
【００９２】
［ステップＳ４３４〜Ｓ４３５］
次に、制御部３７は、ゲートソース間閾値電圧格納レジスタ３２４ｃから供給される第１のゲートソース間閾値電圧と、測定したゲートソース間電圧Ｖｇｓとを比較する。そして、ゲートソース間電圧Ｖｇｓが、第１のゲートソース間閾値電圧より高い場合（Ｎｏ）、制御部３７は、ステップＳ４３３を引き続き実行する。すなわち、スイッチング素子４３５ａ，４３５ｂがオンしている。一方、ゲートソース間電圧Ｖｇｓが、第１のゲートソース間閾値電圧より低い場合（Ｙｅｓ）、制御部３７は、スイッチング素子３５をオンする。
【００９３】
ステップＳ４３５では、スイッチング素子３５を介した経路からも、放電制御トランジスタ１４のゲート電圧が引き抜かれる。
【００９４】
＜本実施の形態による主な効果＞
本実施の形態においても、前述の実施の形態における効果に加え、以下の効果が得られる。本実施の形態によれば、制御部３７は、放電制トランジスタ１４のゲートソース間電圧Ｖｇｓのレベルに応じて、スイッチング素子４３５ａ，４３５ｂ，３５をオンするタイミングを異ならせることにより、段階的に電圧引き抜き時の電流を調整している。この構成によれば、放電制御トランジスタ１４のゲートソース間電圧Ｖｇｓが高い状態からゲート電圧の引き抜きを開始することができるので、安全性を保持しつつ充電制御トランジスタのオフスピードをより一層向上させることが可能となる。
【００９５】
また、本実施の形態によれば、抵抗素子４３７ａは抵抗素子４３７ｂよりも高い抵抗値となっている。この構成によれば、ゲートソース間電圧Ｖｇｓが高い状態では、ゲート電圧引き抜き時の電流を抑え、ゲートソース間電圧Ｖｇｓが低くなるにつれてゲート電圧引き抜き時の電流を増やすことができるので、より早い時期から放電制御トランジスタ１４のゲート電圧の引き抜きを開始することが可能となる。
【００９６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００９７】
１，２０１，３０１…電池パック、１０…バッテリセル、２０…電池パック制御回路、２２…電圧測定部、２３…電流測定部、２４ａ…内部インピーダンス格納レジスタ、３３…スイッチング素子、３５…スイッチング素子（第１の電圧引き抜き用スイッチング素子）、３７…制御部、２２４ｂ…放電停止モード切換時間格納レジスタ、３２４ｃ…ゲートソース間閾値電圧格納レジスタ、４３５ａ，４３５ｂ…スイッチング素子（第２の電圧引き抜き用スイッチング素子）、４３７ａ，４３７ｂ…抵抗素子（電流調整用抵抗素子）
【図１】
2019115166.tif 000003
【図２】
2019115166.tif 000004
【図３】
2019115166.tif 000005
【図４】
2019115166.tif 000006
【図５】
2019115166.tif 000007
【図６】
2019115166.tif 000008
【図７】
2019115166.tif 000009
【図８】
2019115166.tif 000010