(57)【要約】      （修正有）【課題】バタフライ型イコライザのタップ係数を適切に制御する。【解決手段】デジタルコヒーレント受信器は、タップ係数に基づき、偏波多重された光信号から変換された電気信号をＸ偏波信号とＹ偏波信号とに分離するバタフライ型イコライザと、前記偏波信号のそれぞれのシンボル判定結果に基づいてＸ偏波信号およびＹ偏波信号の誤差情報をそれぞれ算出し、誤差情報に応じてそれぞれの偏波信号の位相を制御する判定指向型ＰＬＬと、判定指向型ＰＬＬの誤差情報を使用してタップ係数を更新する第１アルゴリズムおよび誤差情報を使用せずにタップ係数を更新する第２アルゴリズムのいずれか一方を用いてタップ係数を更新するタップ係数更新部と、Ｘ偏波信号およびＹ偏波信号の少なくとも一方のＩＱ平面上の位相推定値を推定する位相推定部と、位相推定値が所定の閾値より大きいとき、第１アルゴリズムから第２アルゴリズムに切り替える制御部と、を具備する。【選択図】図３
2019057842.tif 000002
【特許請求の範囲】
【請求項１】
タップ係数に基づき、偏波多重された光信号から変換された電気信号をＸ偏波信号とＹ偏波信号とに分離するバタフライ型イコライザと、
前記Ｘ偏波信号および前記Ｙ偏波信号のそれぞれのシンボル判定結果に基づいて前記Ｘ偏波信号および前記Ｙ偏波信号の誤差情報をそれぞれ算出し、前記誤差情報に応じて前記Ｘ偏波信号および前記Ｙ偏波信号の位相を制御する判定指向型ＰＬＬと、
前記判定指向型ＰＬＬの前記誤差情報を使用して前記タップ係数を更新する第１アルゴリズムおよび前記誤差情報を使用せずに前記タップ係数を更新する第２アルゴリズムのいずれか一方を用いて前記タップ係数を更新するタップ係数更新部と、
前記Ｘ偏波信号および前記Ｙ偏波信号の少なくとも一方のＩＱ平面上の位相推定値を推定する位相推定部と、
前記位相推定値が所定の閾値より大きいとき、前記タップ係数更新部が前記Ｘ偏波信号および前記Ｙ偏波信号の前記少なくとも一方に係るタップ係数を更新するときに用いるアルゴリズムを、前記第１アルゴリズムから前記第２アルゴリズムに切り替える制御部と、
を具備するデジタルコヒーレント受信器。
【請求項２】
前記第１アルゴリズムはＤＤ−ＬＭＳアルゴリズムに基づいており、前記第２アルゴリズムはＣＭＡアルゴリズムに基づいている請求項１に記載のデジタルコヒーレント受信器。
【請求項３】
前記制御部は、前記Ｘ偏波信号および前記Ｙ偏波信号の一方の所定期間内の前記位相推定値の最大値と最小値との差が所定値以上、かつ、前記Ｘ偏波信号および前記Ｙ偏波信号の他方の前記所定期間内の前記位相推定値の最大値と最小値との差が前記所定値未満のとき、前記Ｘ偏波信号および前記Ｙ偏波信号の一方に係る判定指向型ＰＬＬに前記Ｘ偏波信号および前記Ｙ偏波信号の他方に係る判定指向型ＰＬＬの内部状態を参照して動作させる請求項１または２に記載のデジタルコヒーレント受信器。
【請求項４】
前記判定指向型ＰＬＬは、前記Ｘ偏波信号および前記Ｙ偏波信号のシンボルを判定するシンボル判定部と、前記シンボル判定部の判定結果に基づき位相誤差を算出する位相誤差算出部と、算出された位相誤差をフィルタリングするループフィルタと、を備え、前記ループフィルタの出力に基づき前記Ｘ偏波信号および前記Ｙ偏波信号の位相を制御する請求項１から３のいずれか一項に記載のデジタルコヒーレント受信器。
【請求項５】
前記判定指向型ＰＬＬの内部状態は、前記判定指向型ＰＬＬの備えるループフィルタにおける前記位相誤差の積分値に設定されている請求項４に記載のデジタルコヒーレント受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルコヒーレント受信器に関し、例えば偏波多重変調方式のデジタルコヒーレント受信器に関する。
【背景技術】
【０００２】
デジタルコヒーレント光伝送装置においては、光通信における大容量化にともない、変調方式として、ＱＰＳＫ（Quadrature Phase Shift Keying）方式に加え、１６ＱＡＭ（Quadrature Amplitude Modulation）方式または６４ＱＡＭ等の高次のＱＡＭ方式が検討されている。
【０００３】
ＱＡＭ方式の復調において、位相を制御する方法として、判定指向型ＬＭＳ（ＤＤ−ＬＭＳ：Decision- Directed Least Mean Squares）アルゴリズムを用いたアダプティブイコライザ（ＡＥＱ）と判定指向型ＰＬＬ（ＤＤ−ＰＬＬ：Decision- Directed Phase Locked Loop）を用いたキャリアフェーズリカバリ（ＣＰＲ）とを組み合わせることが知られている（例えば非特許文献１、２）。ＡＥＱのアルゴリズムとして、初期の収束用としてＣＭＡ（Constant Modulus Algorithm）を用い、その後、判定指向型ＬＭＳアルゴリズムに切り替えることが知られている（例えば特許文献１）。ＣＰＲにＤＤ−ＰＬＬとフィードフォワード型の位相推定とを用いることが知られている（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１１／０１５０５０３号明細書
【特許文献２】米国特許出願公開第２０１２／０１５５８９０号明細書
【非特許文献】
【０００５】
【非特許文献１】D. N. Godard, “Self-recovering equalization and carrier tracking in two-dimensional data communication systems” IEEE Trans. Commun. Vol. COM-28, No. 11, Nov. 1980
【非特許文献２】N. K. Jablon, “Joint Blind Equalization, Carrier Recovery, and Timing Recovery for High-Order QAM Signal Constellations” IEEE TRANS. ON SIGNAL PROC., Vol. 40, No. 6, JUNE 1992
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＤＤ−ＰＬＬを用いたフィードバックループにはハードウェアの演算処理による遅延時間が存在する。遅延時間が大きいと、位相が急激に変動したとき、ＤＤ−ＰＬＬとＤＤ−ＬＭＳのフィードバックループが位相の変動に追従できなくなる。これにより、シンボル判定結果の信頼性が低下する。ＤＤ−ＰＬＬおよびＤＤ−ＬＭＳでは、シンボル判定の結果に基づきＡＥＱのタップ係数を更新している。このため、シンボル判定結果の信頼性低下により、ＡＥＱ出力が不安定になり、ＤＤ−ＰＬＬの位相追従性がさらに悪くなる。その結果、エラー（誤判定）がバースト的に集中してしまう。このようなエラーは誤り訂正技術を用いても訂正できない。このように、位相が急変した場合に不安定になりやすいため、例えば光源に狭線幅特性が求められる。
【０００７】
本発明は、上記課題に鑑みなされたものであり、バタフライ型イコライザのタップ係数を適切に制御することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、タップ係数に基づき、偏波多重された光信号から変換された電気信号をＸ偏波信号とＹ偏波信号とに分離するバタフライ型イコライザと、前記Ｘ偏波信号および前記Ｙ偏波信号のそれぞれのシンボル判定結果に基づいて前記Ｘ偏波信号および前記Ｙ偏波信号の誤差情報をそれぞれ算出し、前記誤差情報に応じて前記Ｘ偏波信号および前記Ｙ偏波信号の位相を制御する判定指向型ＰＬＬと、前記判定指向型ＰＬＬの前記誤差情報を使用して前記タップ係数を更新する第１アルゴリズムおよび前記誤差情報を使用せずに前記タップ係数を更新する第２アルゴリズムのいずれか一方を用いて前記タップ係数を更新するタップ係数更新部と、前記Ｘ偏波信号および前記Ｙ偏波信号の少なくとも一方のＩＱ平面上の位相推定値を推定する位相推定部と、前記位相推定値が所定の閾値より大きいとき、前記タップ係数更新部が前記Ｘ偏波信号および前記Ｙ偏波信号の前記少なくとも一方に係るタップ係数を更新するときに用いるアルゴリズムを、前記第１アルゴリズムから前記第２アルゴリズムに切り替える制御部と、を具備するデジタルコヒーレント受信器である。
【発明の効果】
【０００９】
本発明の一実施形態によれば、バタフライ型イコライザのタップ係数を適切に制御することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１に係るデジタルコヒーレント受信器のブロック図である。
【図２】図２は、実施例１に係るデジタル信号処理部のブロック図である。
【図３】図３は、実施例１に係るＡＥＱおよびＣＰＲのブロック図である。
【図４】図４は、実施例１に係る判定指向型ＰＬＬのブロック図である。
【図５】図５（ａ）および図５（ｂ）は、実施例１に係るＤＤ−ＰＬＬの動作を示すコンスタレーション図である。
【図６】図６は、実施例１に係る位相誤差算出部のブロック図である。
【図７】図７は、実施例１に係るループフィルタのブロック図である。
【図８】図８は、実施例１に係るＤＤ−ＰＬＬの並列処理を説明するための図である。
【図９】図９は、実施例１におけるフィードフォワード位相推定補償部のブロック図である。
【図１０】図１０は、実施例１に係る制御部のブロック図である。
【図１１】図１１は、実施例１に係る制御部の制御を示すフローチャートである。
【図１２】図１２は、実施例１に係るタップ係数更新部の制御を示すフローチャートである。
【図１３】図１３は、実施例１および比較例１におけるΔν・Ｔｓに対するノイズ耐力ペナルティを示す図である。
【発明を実施するための形態】
【００１１】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
（１）本願発明の一実施形態は、タップ係数に基づき、偏波多重された光信号から変換された電気信号をＸ偏波信号とＹ偏波信号とに分離するバタフライ型イコライザと、前記Ｘ偏波信号および前記Ｙ偏波信号のそれぞれのシンボル判定結果に基づいて前記Ｘ偏波信号および前記Ｙ偏波信号の誤差情報をそれぞれ算出し、前記誤差情報に応じて前記Ｘ偏波信号および前記Ｙ偏波信号の位相を制御する判定指向型ＰＬＬと、前記判定指向型ＰＬＬの前記誤差情報を使用して前記タップ係数を更新する第１アルゴリズムおよび前記誤差情報を使用せずに前記タップ係数を更新する第２アルゴリズムのいずれか一方を用いて前記タップ係数を更新するタップ係数更新部と、前記Ｘ偏波信号および前記Ｙ偏波信号の少なくとも一方のＩＱ平面上の位相推定値を推定する位相推定部と、前記位相推定値が所定の閾値より大きいとき、前記タップ係数更新部が前記Ｘ偏波信号および前記Ｙ偏波信号の前記少なくとも一方に係るタップ係数を更新するときに用いるアルゴリズムを、前記第１アルゴリズムから前記第２アルゴリズムに切り替える制御部と、を具備するデジタルコヒーレント受信器である。これにより、判定指向型ＰＬＬの出力信号が不安定になることを抑制し、バタフライ型イコライザのタップ係数を適切に制御できる。
（２）前記第１アルゴリズムはＤＤ−ＬＭＳアルゴリズムに基づいており、前記第２アルゴリズムはＣＭＡアルゴリズムに基づいていることが好ましい。これにより、タップ係数をより適切に制御できる。
（３）前記制御部は、前記Ｘ偏波信号および前記Ｙ偏波信号の一方の所定期間内の前記位相推定値の最大値と最小値との差が所定値以上、かつ、前記Ｘ偏波信号および前記Ｙ偏波信号の他方の前記所定期間内の前記位相推定値の最大値と最小値との差が前記所定値未満のとき、前記Ｘ偏波信号および前記Ｙ偏波信号の一方に係る判定指向型ＰＬＬに前記Ｘ偏波信号および前記Ｙ偏波信号の他方に係る判定指向型ＰＬＬの内部状態を参照して動作させることが好ましい。これにより、タップ係数をより適切に制御できる。
（４）前記判定指向型ＰＬＬは、前記Ｘ偏波信号および前記Ｙ偏波信号のシンボルを判定するシンボル判定部と、前記シンボル判定部の判定結果に基づき位相誤差を算出する位相誤差算出部と、算出された位相誤差をフィルタリングするループフィルタと、を備え、前記ループフィルタの出力に基づき前記Ｘ偏波信号および前記Ｙ偏波信号の位相を制御することが好ましい。これにより、位相の異常を判定できる。
（５）前記判定指向型ＰＬＬの内部状態は、前記判定指向型ＰＬＬの備えるループフィルタにおける前記位相誤差の積分値に設定されていることが好ましい。これにより、タップ係数をより適切に制御できる。
【００１２】
［本願発明の実施形態の詳細］
本発明の実施形態にかかるデジタルコヒーレント受信器の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００１３】
［デジタルコヒーレント受信器の説明］
図１は、実施例１に係るデジタルコヒーレント受信器のブロック図である。図１に示すように、デジタルコヒーレント受信器１００は、ローカル光光源用レーザダイオード（ＬＯＬＤ）１２、フロントエンド受信器１４、デジタル信号処理部１６およびシンボル判定誤り訂正部１８を備えている。ＬＯＬＤ１２は、ローカル光（局所光）の光源であり、コヒーレント検波を行うためのローカル光を出力する。ＬＯＬＤ１２は、例えば、光通信技術業界団体ＯＩＦ（Optical Internetworking Forum）において標準規格が定められている波長可変レーザアセンブリＩＴＬＡ（Integrable Tunable Laser Assembly）である。ＩＴＬＡには波長可変レーザダイオードが搭載されている。フロントエンド受信器１４は、光信号とローカル光（局所光）を干渉させることで光信号から信号成分を取り出す。フロントエンド受信器１４は、取り出された信号成分を、Ｘ´Ｉ、Ｘ´Ｑ、Ｙ´ＩおよびＹ´Ｑ信号の電気信号に変換する。ここで、Ｘ´およびＹ´は偏波面を表し、ＩおよびＱは複素平面上の実軸（Ｉ軸）、虚軸（Ｑ軸）を表す。従って、Ｘ´Ｉ信号はほぼＸ偏波のＩ軸信号、Ｘ´Ｑ信号はほぼＸ偏波のＱ軸信号、Ｙ´Ｉ信号ほぼＹ偏波のＩ軸信号、およびＹ´Ｑ信号はほぼＹ偏波のＱ軸信号であり、アナログ信号である。
【００１４】
デジタル信号処理部１６は、アナログ電気信号であるＸ´Ｉ、Ｘ´Ｑ、Ｙ´ＩおよびＹ´Ｑ信号をデジタル電気信号に変換し、変換されたデジタル信号をＸ偏波のＩ軸信号ＸＩ、Ｘ偏波のＱ軸信号ＸＱ、Ｙ偏波のＩ軸信号ＹＩおよびＹ偏波のＱ軸信号ＹＱに復調する。シンボル判定誤り訂正部１８は、復調されたデジタル信号についてシンボルを判定し、例えばＦＥＣ（Forward Error Correction）方式を用い誤りを訂正する。
【００１５】
［デジタル信号処理部の説明］
図２は、実施例１に係るデジタル信号処理部のブロック図である。図２に示すように、デジタル信号処理部１６は、ＡＤ（アナログデジタル）変換部２０、波長分散補償部２２、タイミングリカバリーリサンプリング部２４、アダプティブイコライザ（ＡＥＱ）２６およびキャリアフェーズリカバリ（ＣＰＲ）２８を備えている。
【００１６】
ＡＤ変換部２０は、Ｘ´Ｉ、Ｘ´Ｑ、Ｙ´ＩおよびＹ´Ｑ信号をほぼＸ偏波およびほぼＹ偏波の複素平面のデジタル電気信号Ｘ´Ｉ＋ｊＱおよびＹ´Ｉ＋ｊＱに変換する。波長分散補償部２２は、光ファイバ等により信号光が受けた波長分散を補償する。タイミングリカバリーリサンプリング部２４は、タイミングリカバリーすることでデジタル電気信号の位相を制御する。タイミングリカバリーリサンプリング部２４から出力されたＸ´信号およびＹ´信号は、ほぼＸ偏波およびほぼＹ偏波の信号である。Ｘ´信号およびＹ´信号は、ほぼ位相制御されている。ＡＥＱ２６は、Ｘ偏波およびＹ偏波の分離等を行う。ＣＰＲ２８は周波数オフセット補償および位相オフセット補償等を行う。これにより、Ｘ偏波信号およびＹ偏波信号が出力される。なお、Ｘ偏波信号およびＹ偏波信号は、それぞれＸ偏波およびＹ偏波された光信号の復調信号である。Ｘ偏波信号およびＹ偏波信号は、複素平面（ＩＱ平面）上にマッピングすることができる。
【００１７】
［アダプティブイコライザＡＥＱの説明］
図３は、実施例１に係るＡＥＱおよびＣＰＲのブロック図である。図３に示すように、ＡＥＱ２６は、Ｘ偏波回路１０ｘとして、フィルタ３０ｘ、３２ｘ、タップ係数更新部３４ｘおよび加算器３６ｘを備え、Ｙ偏波回路１０ｙとしてフィルタ３０ｙ、３２ｙ、タップ係数更新部３４ｙおよび加算器３６ｙを備えている。フィルタ３０ｘ、３０ｙ、３２ｘおよび３２ｙは、複数のタップ係数（タップ数）を有するＦＩＲ（Finite Impulse Response）フィルタである。
【００１８】
フィルタ３０ｘはＸ´信号をフィルタリングし、フィルタ３２ｘはＹ´信号をフィルタリングする。加算器３６ｘは、フィルタ３０ｘおよび３２ｘの出力信号を加算しＸ偏波信号を出力する。フィルタ３０ｙはＹ´信号をフィルタリングし、フィルタ３２ｙはＸ´信号をフィルタリングする。加算器３６ｙは、フィルタ３０ｙおよび３２ｙの出力信号を加算しＹ偏波信号を出力する。
【００１９】
タップ係数更新部３４ｘは、Ｘ偏波信号およびＤＤ−ＰＬＬ４０ｘのフィードバック出力に基づきフィルタ３０ｘおよび３２ｘのタップ係数を更新する。タップ係数更新部３４ｙは、Ｙ偏波信号およびＤＤ−ＰＬＬ４０ｙのフィードバック出力に基づきフィルタ３０ｙおよび３２ｙのタップ係数を更新する。
【００２０】
ＡＥＱ２６は、Ｘ偏波信号にＹ偏波信号が混ざったＸ´信号からＸ偏波信号を生成し、Ｙ偏波信号にＸ偏波信号が混ざったＹ´信号からＹ偏波信号を生成する。このように、Ｘ´信号をフィルタリングした信号とＹ´信号をフィルタリングした信号からＸ偏波信号を生成し、Ｙ´信号をフィルタリングした信号とＸ´信号をフィルタリングした信号からＹ波信号を生成するイコライザをバタフライ型イコライザという。
【００２１】
［キャリアフェーズリカバリＣＰＲの説明］
ＣＰＲ２８は、Ｘ偏波回路１０ｘとして、ＤＤ−ＰＬＬ４０ｘおよびフィードフォワード位相推定補償部５０ｘを備え、Ｙ偏波回路１０ｙとして、ＤＤ−ＰＬＬ４０ｙおよびフィードフォワード位相推定補償部５０ｙを備え、Ｘ偏波回路１０ｘとＹ偏波回路１０ｙに共通に制御部６０を備えている。
【００２２】
ＡＥＱ２６およびＣＰＲ２８は専用に設計された回路（例えば集積回路）により実現される。ＡＥＱ２６およびＣＰＲ２８の一部（例えば制御部６０）は、プロセッサ（例えばＣＰＵ（Central Processing Unit））がソフトウエアを実行して処理を行うことにより実現されてもよい。
【００２３】
［判定指向型ＰＬＬの説明］
図４は、実施例１に係る判定指向型ＰＬＬ（ＤＤ−ＰＬＬ）のブロック図である。ＤＤ−ＰＬＬ４０ｘおよび４０ｙは同じ構成のため、ＤＤ−ＰＬＬ４０ｘについて説明し、ＤＤ−ＰＬＬ４０ｙの説明は省略する。図４に示すように、ＤＤ−ＰＬＬ４０ｘは、シンボル判定部４１、座標誤差算出部４２、位相誤差算出部４３、ループフィルタ４４、デジタルＶＣＯ（Voltage Controlled Oscillator）４５、乗算器４６および４７を備えている。
【００２４】
ＤＤ−ＰＬＬ４０ｘに入力したＸ偏波信号は乗算器４７により位相が早められ、フィードフォワード位相推定補償部５０ｘに出力される。シンボル判定部４１は、Ｘ偏波信号のシンボルを仮に判定する。シンボルは、ＩＱ平面上にてＸ偏波信号のＩ成分とＱ成分とに応じてプロットされる。座標誤差算出部４２は、Ｘ偏波信号およびシンボル判定結果に基づき座標誤差を算出する。位相誤差算出部４３は、Ｘ偏波信号およびシンボル判定結果に基づき位相誤差を算出する。ループフィルタ４４は、位相誤差を例えばＰＩ（Proportional-Integral）制御する。ＤＤ−ＰＬＬ４０ｘと４０ｙとでＰＩ制御に用いる内部状態を一方から他方を参照することができる。内部状態アウトはＤＤ−ＰＬＬ４０ｙにＤＤ−ＰＬＬ４０ｘの内部状態を出力する経路であり、内部状態インはＤＤ−ＰＬＬ４０ｙの内部状態をＤＤ−ＰＬＬ４０ｘに入力する経路である。切替信号により内部状態を参照する側と参照される側との関係が切り替えられる。内部状態の切り替えについては後述する。
【００２５】
デジタルＶＣＯ４５は、加算器４８ａ、遅延部４８ｂ、出力部４９ａおよび４９ｂを備えている。加算器４８ａはループフィルタ４４の出力と遅延部４８ｂの出力信号を加算する。遅延部４８ｂは、加算された信号を１サンプル時間遅延させる。出力部４９ａおよび４９ｂは、遅延部４８ｂの出力に基づき位相情報ｅｘｐ（ｊφ）およびｅｘｐ（−ｊφ）を出力する。
【００２６】
図５（ａ）および図５（ｂ）は、実施例１に係るＤＤ−ＰＬＬの動作を示すコンスタレーション図である。図５（ａ）に示すように、１６ＱＡＭにおいては、Ｑ座標の値４個とＩ座標の値４個との組み合わせによるシンボル５６が配置されている。１６個のシンボル５６の中心がＩ座標およびＱ座標の原点である。ＡＥＱ２６に入力される信号は、信号光とローカル光（局所光）のビート周波数に起因し、矢印５７のようにコンスタレーションが回転している。座標誤差はシンボル５６とＩＱ座標の原点との誤差（距離）である。位相誤差は、矢印５７の回転量（位相量）に相当する。
【００２７】
例えばあるサンプリング時のＡＥＱ２６から出力されるＸ偏波信号のコンスタレーションが図５（ａ）とする。コンスタレーションが矢印５７のように回転していると、次のサンプリング時にＡＥＱ２６から出力されるＸ偏波信号のコンスタレーションは、図５（ｂ）において図５（ａ）の矢印５７方向に回転する。座標誤差算出部４２では、シンボル判定部４１の判定結果から座標誤差を算出する。位相誤差算出部４３は、シンボル判定部４１の判定結果から位相誤差を算出する。
【００２８】
出力部４９ａの出力ｅｘｐ（ｊΦ）は、極座標で表示された値に乗算することにより、コンスタレーションを矢印５８ａのように図５（ａ）の矢印５７の方向に回転させる演算子に相当する信号である。乗算器４６は、座標誤差と出力ｅｘｐ（ｊΦ）とを乗算し誤差信号としてタップ係数更新部３４ｘに出力する。出力部４９ｂの出力ｅｘｐ（−ｊΦ）は、極座標で表示された値に乗算することによりコンスタレーションを矢印５８ｂのように図５（ａ）の矢印５７の反対方向に回転させる。乗算器４６は、Ｘ偏波信号とｅｘｐ（−ｊΦ）と乗算する。ＡＥＱ２６の出力は矢印５７のように回転している。このため、タップ係数更新部３４ｘに出力する出力ｅｘｐ（ｊΦ）は矢印５７と同じ方向に回転したものを用いる。出力ｅｘｐ（−ｊΦ）は、ＡＥＱ２６の出力に乗算する。
【００２９】
以上のように、シンボル判定結果に基づき位相制御する機能を判定指向型ＰＬＬ（Phase Lock Loop）という。
【００３０】
［位相誤差算出部の説明］
図６は、実施例１に係る位相誤差算出部のブロック図である。図６に示すように、位相誤差算出部４３は、実部算出部９０、虚部算出部９１、ルックアップテーブル９２、９３、乗算器９４、９５、加算器９６およびリミッタ９７を備えている。
【００３１】
実部算出部９０および虚部算出部９１は、入力したＸ偏波信号ｑの実部Ｒｅａｌ（ｑ）および虚部Ｉｍａｇ（ｑ）をそれぞれ算出する。ルックアップテーブル９２および９３には、それぞれ実部算出用および虚部算出用の定数が格納されている。シンボル判定部４１がシンボル判定したシンボルをａとする。シンボルａは図５（ａ）の１６個のシンボル５６のいずれかの種類を示す。ルックアップテーブル９２および９３は、シンボルの種類に対応する定数をそれぞれ乗算器９４および９５に出力する。ルックアップテーブル９２および９３の定数は例えば制御部６０が設定する。
【００３２】
乗算器９４および９５は、Ｒｅａｌ（ｑ）およびＩｍａｇ（ｑ）にそれぞれルックアップテーブル９２の定数ＬＵＴ１およびルックアップテーブル９３の定数ＬＵＴ２を乗算する。加算器９６は、乗算器９４の出力のマイナスと乗算器９５の出力のプラスを加算する。リミッタ９７は、制御部６０の指示により位相誤差に上限および／または下限を設定する。
【００３３】
位相誤差算出部４３は位相誤差をループフィルタ４４に出力する。以上のようにして算出された位相誤差Δφは式１となる。
Δφ＝Ｉｍａｇ（ｑ）×ＬＵＴ２−Ｒｅａｌ（ｑ）×ＬＵＴ１  式１
【００３４】
ルックアップテーブル９２に格納されている定数ＬＵＴ１は式２で定められる。
ＬＵＴ１＝Ｉｍａｇ（ａ）／｜ａ｜２×Ａ×ａｄｊ（ａ）  式２
ルックアップテーブル９３に格納されている定数ＬＵＴ２は式３で定められる。
ＬＵＴ２＝Ｒｅａｌ（ａ）／｜ａ｜２×Ａ×ａｄｊ（ａ）  式３
Ａは、シンボルａの種類によらないゲイン調整係数であり、ａｄｊ（ａ）は、シンボルａの種類ごとのゲイン調整係数である。
【００３５】
式１から式３は、ＤＤ−ＰＬＬ４０ｘとＤＤ−ＬＭＳアルゴリズムにおけるフィードバックループで用いられる位相誤差は、シンボル判定前後の位相差が０付近において位相差に比例する物理量であればよいことを利用している。
【００３６】
例えば特許文献１では、シンボル判定前の信号をｑ、シンボル判定後の信号をａ＊としたとき、位相誤差Δφとして式４を採用している。
Δφ＝ｔａｎ−１｛Ｉｍ（ｑ・ａ＊）／Ｒｅ（ｑ・ａ＊）｝  式４
式４でΔφを算出すると、複素数の乗算、実数の割り算および偏角計算を行うことになり演算量が多く遅延が生じる。
【００３７】
そこで、偏角計算を虚部で代用し、振幅で規格化すると式５となる。
Δφ∝Ｉｍ（ｑ・ａ＊）／｜ｑ／ａ＊｜  式５
式５でΔφを算出すると、式３よりは演算量が少ないが、変数の割り算があるため演算数が多くなる。
【００３８】
｜ｑ｜＝｜ａ｜と近似すると、式５は式６となる。
Δφ≒Ｉｍ（ｑ・ａ＊）／｜ａ｜２    式６
非特許文献２では、位相誤差としてＩｍａｇ（ｑ／ａ）を用いている。これは、式６と等価である。
【００３９】
式６を展開すると、Δφは式７となる。
Δφ≒｛Ｉｍ（ｑ）・Ｒｅ（ａ）−Ｒｅ（ｑ）・Ｉｍ（ａ）｝／｜ａ｜２
＝Ｉｍ（ｑ）・Ｒｅ（ａ）／｜ａ｜２−Ｒｅ（ｑ）・Ｉｍ（ａ）／｜ａ｜２    式７
式７は、式１に相当する。式７では、実数と定数の乗算２回と減算１回であり、位相誤差Δφの演算量を削減できる。これにより、フィードバックループの遅延時間が削減されて位相追従性が向上する。これにより、光源の線幅に対する耐力が向上する。従って、復調時のエラーを低減して、通信の安定性や信頼性を向上することができる。なお、位相誤差Δφの算出には、式４等を用いてもよい。
【００４０】
制御部６０は、フィードフォワード位相推定補償部５０ｘが出力する信号に基づきシンボルごとにＬＵＴ１およびＬＵＴ２を設定してもよい。
【００４１】
例えば、制御部６０は、フィードフォワード位相推定補償部５０ｘが出力する信号のシンボルごとのＥＶＭ（Error Vector Magnitude）を計算する。ＥＶＭの大小により伝送品質を判定し、シンボルごとにＥＶＭが小さくなるようにＬＵＴ１およびＬＵＴ２を設定してもよい。
【００４２】
ＥＶＭが大きい場合は位相誤差の計算の誤差が大きくなる。そこで、制御部６０は、ＥＶＭが大きいときにリミッタ９７に位相誤差の絶対値に上限を設ける。これにより、ＥＶＭが大きいときには、位相誤差の絶対値は上限値以上とはならない。特に、内側のシンボル（図５（ａ）において原点に近い４つのシンボル）はＥＶＭが大きいと位相誤差の誤差が大きくなる。よって、ＥＶＭが大きいときに内側のシンボルに位相誤差の絶対値に上限を設けることが好ましい。
【００４３】
例えば、伝送距離が短い短距離用途のように位相ノイズが小さい場合には、ループフィルタ４４における内側のシンボルのゲイン調整を大きめに設定する。これにより、フィードバックループの追従性が向上し、光源の線幅許容値が緩和できる。例えば、伝送距離が長い長距離用途のように位相ノイズが大きい場合には、ループフィルタ４４における内側のシンボルのゲイン調整を小さめに設定する。これにより、ノイズ耐性を向上できる。
【００４４】
［ループフィルタの説明］
図７は、実施例１に係るループフィルタのブロック図である。図７に示すように、ループフィルタ４４は、ゲイン部８０、８１、加算器８２、８３、遅延部８４およびスイッチ８５を備えている。ゲイン部８０は位相誤差算出部４３が出力した位相誤差ΔφにゲインＡを乗算する。ゲインＡは全体のゲインと比例ゲインを兼ねている。ゲイン部８１は、ゲイン部８０から出力される出力信号にゲインＢを乗算する。ゲインＢは積分ゲイン／比例ゲインである。よって、積分ゲインはＡ×Ｂとなる。加算器８３は、遅延部８４が１サンプル遅延させた信号とゲイン部８１の出力信号とを加算する。加算された信号はゲイン部８０の出力信号と加算される。
【００４５】
遅延部８４から出力される積分値は内部状態のアウト（出力）として他方のループフィルタに出力される。また、他方のループフィルタからその積分値の内部状態がイン（入力）する。スイッチ８５は切替信号に基づき過去の積分値と他方のループフィルタの積分値とを切り替える。詳細は後述する。
【００４６】
［並列処理の説明］
図８は、実施例１に係るＤＤ−ＰＬＬの並列処理を説明するための図である。図８は、ＤＤ−ＰＬＬ４０ｘが複数のシンボルを並列処理する例を示している。ＡＥＱ２６の出力信号はｐ並列のパラレル信号である。位相誤差算出部４３はパラレル信号ごとに位相誤差Δφ（ｎ）からΔφ（ｎ＋ｐ−１）を算出する。加算部５９は複数の位相誤差Δφ（ｎ）からΔφ（ｎ＋ｐ−１）を加算（または平均）する。ループフィルタ４４およびデジタルＶＣＯ４５は加算された位相誤差に基づき信号ｅｘｐ（−ｊφ）およびｅｘｐ（ｊφ）を出力する。乗算器４６および４７は各々並列にｐ個設けられている。乗算器４６は各々ＡＥＱ２６の出力信号と信号ｅｘｐ（−ｊφ）とを乗算し、シンボル判定部４１に出力する。乗算器４７は各々座標誤差と信号ｅｘｐ（ｊφ）とを乗算し、タップ係数更新部３４ｘに出力する。
【００４７】
デジタルコヒーレント光伝送では、シンボルレートが高いため、図８のように複数のシンボルを適切なサイズにブロック化し、ブロック単位で複数のシンボルを同時に並列計算してもよい。並列計算によってフィードバックループの演算による遅延時間を短縮し、ＤＤ−ＰＬＬ４０ｘおよび４０ｙの追従性を向上することができる。
【００４８】
［フィードフォワード位相推定補償部の説明］
図９は、実施例１におけるフィードフォワード位相推定補償部のブロック図である。フィードフォワード位相推定補償部５０ｘおよび５０ｙは同じ構成のため、フィードフォワード位相推定補償部５０ｘについて説明し、フィードフォワード位相推定補償部５０ｙの説明は省略する。図９に示すように、フィードフォワード位相推定補償部５０ｘは、サンプル遅延部５１、位相推定部５２、サンプル平均部５３、出力部５４および乗算器５５を備えている。サンプル遅延部５１はＸ偏波信号をＮサンプル遅延させる。位相推定部５２はＸ偏波信号の位相を推定し位相推定値として出力する。サンプル平均部５３は位相推定値を２Ｎ＋１サンプル分平均し、平均した位相推定値φｓを出力する。出力部５４は、ｅｘｐ（−ｊφｓ）を出力する。乗算器５５はサンプル遅延部５１が遅延させた信号とｅｘｐ（−ｊφｓ）を乗算し出力する。このように、フィードフォワード位相推定補償部５０ｘは、Ｘ偏波信号の位相を推定し２Ｎ＋１サンプル分平均しＸ偏波信号にフィードフォワードする。
【００４９】
［制御部の動作］
図１０は、実施例１に係る制御部のブロック図である。図１０に示すように、制御部６０は、最大値算出部６１、最小値算出部６２、加算器６３、異常判定部６４および切替信号生成部６５を備えている。制御部６０はＸ偏波回路１０ｘとＹ偏波回路１０ｙのそれぞれについて切替信号を生成するが、Ｘ偏波回路１０ｘとＹ偏波回路１０ｙとの制御は同じである。このため、図１０ではＸ偏波回路１０ｘについて説明し、Ｙ偏波回路１０ｙの説明は省略する。
【００５０】
図１１は、実施例１に係る制御部の制御を示すフローチャートである。図１０に示される最大値算出部６１および最小値算出部６２はサンプルの度に位相推定値Ｖを位相推定部５２から取得する（ステップＳ１０）。最大値算出部６１は、位相推定値Ｖが最大値Ｍａｘより大きいか判定する（ステップＳ１２）。ＮｏのときステップＳ１６に進む。Ｙｅｓのとき、最大値算出部６１は、最大値Ｍａｘ＝位相推定値Ｖと更新しステップＳ１６に進む。
【００５１】
最小値算出部６２は、位相推定値Ｖが最大値Ｍｉｎより小さいか判定する（ステップＳ１６）。ＮｏのときステップＳ２０に進む。Ｙｅｓのとき、最小値算出部６２は、最小値Ｍｉｎ＝位相推定値Ｖと更新しステップＳ２０に進む。なお、図１１では、最大値に係る処理の後に最小値に係る処理を行っているが、順番を入れ替えて、最小値に係る処理の後に最大値に係る処理を行ってもよい。制御部６０はサンプル終了か判定する（ステップＳ２０）。制御部６０は、所定のサンプル数（例えば５００サンプル）ごとにサンプル終了と判定する。ＮｏのときステップＳ１０に戻る。
【００５２】
Ｙｅｓのとき加算器６３は、最大値Ｍａｘのプラスと最小値Ｍｉｎのマイナスを加算しピーク値Ｐとする。すなわちＰ＝Ｍａｘ−Ｍｉｎとする（ステップＳ２２）。異常判定部６４は、ピーク値Ｐ＞判定閾値ｔｈか判定する（ステップＳ２４）。判定閾値ｔｈは例えば０．２５ｒａｄである。ＮｏのときステップＳ２８に進む。Ｙｅｓのとき切替信号生成部６５は、切替信号を生成し、ＤＤ−ＰＬＬ４０ｘおよびタップ係数更新部３４ｘの少なくとも一方に出力する（ステップＳ２６）。切替信号生成部６５は、最大値算出部６１および最小値算出部６２をリセットする（ステップＳ２８）。その後終了し、次の所定のサンプル数の制御においてステップＳ１０に進む。
【００５３】
［タップ係数更新部の動作］
図１２は、実施例１に係るタップ係数更新部の制御を示すフローチャートである。タップ係数更新部３４ｘおよび３４ｙは同じ構成のため、タップ係数更新部３４ｘについて説明し、タップ係数更新部３４ｙについての説明は省略する。
【００５４】
タップ係数更新部３４ｘは、ＣＭＡアルゴリズムまたはＤＤ−ＬＭＳアルゴリズムを用いタップ係数を生成する。ＣＭＡアルゴリズムでは、振幅の２乗エラーを最小にするようにタップ係数を生成する。ＣＭＡアルゴリズムでは、位相ノイズの影響を受けず安定するが、高次のＱＡＭでは、ノイズ耐性および追従性に劣る。
【００５５】
ＤＤ−ＬＭＳアルゴリズムは、ＤＤ−ＰＬＬ４０ａがシンボル判定前後（すなわち、前回のシンボル判定と今回のシンボル判定）の座標誤差および位相誤差をコンスタレーションの回転が停止するようにフィードバックする。ＤＤ−ＬＭＳアルゴリズムでは、ノイズ耐力に優れる。タップ係数更新部３４ｘは、タップ係数の初期の収束にＣＭＡアルゴリズムを用い、タップ係数がある程度収束した後はＤＤ−ＬＭＳアルゴリズムを用いている。
【００５６】
タップ係数更新部３４ｘは、通常の動作を行いながら、切替信号を受信したか判定する（ステップＳ３０）。Ｎｏのとき終了し、通常の動作を継続する。Ｙｅｓのとき、タップ係数更新部３４ｘは、ＤＤ−ＬＭＳアルゴリズムを用いてタップ係数を更新しているか判定する（ステップＳ３２）。Ｎｏのとき、終了し通常の動作を継続する。Ｙｅｓのとき、タップ係数更新部３４ｘは、ＣＭＡアルゴリズムを用いタップ係数を更新する（ステップＳ３４）。このように、切替え信号を受信した直後は、ＤＤ−ＬＭＳアルゴリズムに代えてＣＭＡアルゴリズムを用いてタップ係数を更新するようにすることができる。
【００５７】
図３のようにＤＤ−ＰＬＬ４０ｘおよび４０ｙを用いたフィードバックループにはハードウェアの演算処理による遅延時間が存在する。遅延時間が大きいと、位相が急激に変動したとき、ＤＤ−ＰＬＬ４０ｘおよび４０ｙとＤＤ−ＬＭＳアルゴリズムのフィードバックループが位相の変動に位相が追従できなくなる。これにより、シンボル判定結果の信頼性が低下する。タップ係数更新部３４ｘおよび３４ｙにおけるＤＤ−ＬＭＳアルゴリズムでは、シンボル判定の結果に基づきＡＥＱ２６のタップ係数を更新している。このため、シンボル判定結果の信頼性低下により、ＡＥＱ２６の出力が不安定になり、ＤＤ−ＰＬＬ４０ｘおよび４０ｙの位相追従性がさらに悪くなる。その結果エラーがバースト的に集中してしまう。このようなエラーはシンボル判定誤り訂正部１８におけるＦＥＣ（Forward Error Correction）等を用いても訂正できない。このように、位相が急変した場合に不安定になりやすいため、例えば光源に狭線幅特性（例えば数百ＫＨｚ以下等）が求められる。
【００５８】
このように、ＤＤ−ＬＭＳアルゴリズムは、平均値が０のランダムなノイズに対するノイズ耐性に優れている。しかし、位相ノイズが大きいときには不安定となりやすい。
【００５９】
そこで、制御部６０は、フィードフォワード位相推定補償部５０ｘおよび５０ｙが生成する位相推定値が異常のとき、それぞれタップ係数更新部３４ｘおよび３４ｙのアルゴリズムをＤＤ−ＬＭＳアルゴリズムからＣＭＡアルゴリズムに切り替える。これにより、位相ノイズ等が原因でＡＥＱ２６が不安定な状態に移行しかけたときに、正常な状態に回復することができる。
【００６０】
［ループフィルタの動作］
図４のように、Ｘ偏波回路１０ｘとＹ偏波回路１０ｙのそれぞれのループフィルタ４４は、切替信号により一方が他方の内部状態を参照することと他方が一方の内部状態を参照することと切り替え可能である。図７のように、ＰＩループフィルタの場合、Ｘ偏波回路１０ｘのＤＤ−ＰＬＬ４０ｘのループフィルタ４４はＸ偏波信号の位相誤差の積分値を用いている。ループフィルタ４４のスイッチ８５は、切替信号が入力すると、Ｙ偏波回路１０ｙのループフィルタ４４の積分値に切り替える。
【００６１】
Ｘ偏波回路１０ｘとＹ偏波回路１０ｙは、それぞれ偏波面が異なるだけで、伝送距離や波長分散、ノイズ等の影響に関しては同様の信号を処理しているため、Ｘ偏波回路１０ｘとＹ偏波回路１０ｙのループフィルタ４４の内部状態はほぼ同じとなっている。そこで、制御部６０がＸ偏波回路１０ｘの位相推定値が異常でありＹ偏波回路１０ｙの位相推定値が正常と判定したとき、Ｘ偏波回路１０ｘのループフィルタ４４の内部状態にＹ偏波回路１０ｙのループフィルタ４４の内部状態を用いる。また、制御部６０がＹ偏波回路１０ｙの位相推定値が異常でありＸ偏波回路１０ｘの位相推定値が正常と判定したとき、Ｙ偏波回路１０ｙのループフィルタ４４の内部状態にＸ偏波回路１０ｘのループフィルタ４４の内部状態を用いる。これにより、ＡＥＱ２６が出力するＸ偏波信号またはＹ偏波信号が不安定な状態に移行しかけたときに、タップ係数の更新に時間を掛けずにより早く正常な状態に回復することができる。
【００６２】
制御部６０がＸ偏波回路１０ｘおよびＹ偏波回路１０ｙの両方の位相推定値が異常と判定したとき、Ｘ偏波回路１０ｘおよびＹ偏波回路１０ｙのピーク値が小さい方の内部状態を用いてもよい。
【００６３】
［シミュレーション結果］
実施例１と図１０から図１２の制御を行わない比較例１について、ノイズ耐力ペナルティをシミュレーションした。図１３は、実施例１および比較例１におけるΔν・Ｔｓに対するノイズ耐力ペナルティを示す図である。Δνは、信号光とローカル光（局所光）との合成によるビート周波数成分のスペクトル線幅、Ｔｓはシンボル周期であり、ＣＰＲ処理の位相追随性は両者の積が小さいほど向上することから、両者の積が線幅耐力（または線幅許容値）の指標として用いられている。ノイズ耐力ペナルティは、シンボル判定誤り訂正部１８におけるＦＥＣ後のＢＥＲ（Bit Error Rate)のノイズ耐力ペナルティであり、Δν＝０、つまり位相ノイズが０のときを基準としている。
【００６４】
図１３に示すように、ノイズ耐力ペナルティが０．２ｄＢとなるΔν・Ｔｓは、実施例１は比較例１の２倍である。また例えばΔν・Ｔｓ＝１．８×１０−６におけるノイズ耐力ペナルティは、実施例１では比較例１より１．７ｄＢ向上している。このように、実施例１により、ノイズ耐力が向上し、光源に対する線幅許容値を緩和することができる。
【００６５】
実施例１によれば、ＡＥＱ２６は、タップ係数に基づき、偏波多重された光信号から変換された電気信号をＸ偏波信号とＹ偏波信号に分離するバタフライ型イコライザである。ＤＤ−ＰＬＬ４０ｘおよび４０ｙは、Ｘ偏波信号およびＹ偏波信号のシンボル判定結果に基づいてＸ偏波信号およびＹ偏波信号の誤差情報（例えば位相誤差）をそれぞれ算出し、誤差情報に応じてＸ偏波信号およびＹ偏波信号の位相を制御する。タップ係数更新部３４ｘおよび３４ｙは、ＤＤ−ＬＭＳアルゴリズム（第１アゴリズム）およびＣＭＡアルゴリズム（第２アルゴリズム）のいずれか一方を用いＡＥＱ２６のタップ係数を更新する。
【００６６】
ＤＤ−ＬＭＳアルゴリズムは、ＤＤ−ＰＬＬ４０ｘおよび４０ｙの出力信号に基づき（例えばＤＤ−ＰＬＬ４０ｘおよび４０ｙの誤差信号を使用して）タップ係数を更新する第１アルゴリズムである。ＤＤ−ＬＭＳアルゴリズムのように、フィードバックループによるアルゴリズムは、ノイズ等によって位相が急激に変動したときに、Ｘ偏波信号およびＹ偏波信号が不安定になりやすい。
【００６７】
そこで、フィードフォワード位相推定補償部５０ｘおよび５０ｙ（位相推定部）は、Ｘ偏波信号およびＹ偏波信号の少なくとも一方のＩＱ平面上の位相推定値を推定する。制御部６０は、推定された位相推定値に基づき、Ｘ偏波信号およびＹ偏波信号の少なくとも一方の信号の位相が異常か否かを判定する。異常と判定したとき、タップ係数更新部３４ｘおよび３４ｙが少なくとも一方の信号に対応するタップ係数を更新するときに用いるアルゴリズムを、第１アルゴリズムから第２アルゴリズムに切り替える。例えば、制御部６０は、位相推定値が所定の閾値より大きいとき、タップ係数更新部３４ｘおよび３４ｙがＸ偏波信号およびＹ偏波信号の前記少なくとも一方に係るタップ係数を更新するときに用いるアルゴリズムを、第１アルゴリズムから第２アルゴリズムに切り替える。
【００６８】
ＣＭＡアルゴリズムは、ＤＤ−ＰＬＬの出力信号に基づかず（例えばＤＤ−ＰＬＬ４０ｘおよび４０ｙの誤差信号を使用せず）タップ係数を更新する第２アルゴリズムである。このため、Ｘ偏波信号およびＹ偏波信号が不安定になることを抑制できる。このように、タップ係数を適切に制御することができ、例えば光源に対する線幅許容値を緩和することができる。
【００６９】
制御部６０は、所定期間内の位相推定値の最大値と最小値との差が所定値以上のとき、異常と判定する。これにより、位相の異常を判定できる。
【００７０】
ＤＤ−ＰＬＬ４０ｘおよび４０ｙは、Ｘ偏波信号およびＹ偏波信号のシンボルを判定するシンボル判定部４１と、シンボル判定部４１の判定結果に基づき位相誤差を算出する位相誤差算出部４３と、算出された位相誤差をフィルタリングするループフィルタ４４と、を備えている。ループフィルタ４４の出力に基づきＸ偏波信号およびＹ偏波信号の位相が制御される。これにより、Ｘ偏波信号およびＹ偏波信号の位相が制御できる。
【００７１】
制御部６０は、Ｘ偏波信号およびＹ偏波信号の少なくとも一方の信号の位相が異常と判定したとき、ＤＤ−ＰＬＬ４０ｘおよび４０ｙ内のループフィルタ４４の内部状態をＸ偏波信号およびＹ偏波信号の他方のループフィルタ４４の内部状態を参照できるように切り替える。例えば、制御部６０は、Ｘ偏波信号および前記Ｙ偏波信号の一方の所定期間内の位相推定値の最大値と最小値との差が所定値以上、かつ、Ｘ偏波信号およびＹ偏波信号の他方の所定期間内の位相推定値の最大値と最小値との差が所定値未満のとき、Ｘ偏波信号およびＹ偏波信号の一方に係るＤＤ−ＰＬＬ４０ｘおよび４０ｙにＸ偏波信号およびＹ偏波信号の他方に係るＤＤ−ＰＬＬ４０ｙおよび４０ｘの内部状態を参照して動作させる。これにより、タップ係数をより早く適切に制御することができる。
【００７２】
ループフィルタ４４が例えばＰＩフィルタまたはＰＩＤフィルタのとき、ループフィルタ４４の内部状態は、位相誤差の積分値である。すなわち、ＤＤ−ＰＬＬ４０ｘおよび４０ｙの内部状態は、ＤＤ−ＰＬＬの備えるループフィルタ４４における位相誤差の積分値に設定されている。これにより、タップ係数をより適切に制御することができる。
【００７３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７４】
１０ｘ  Ｘ偏波回路
１０ｙ  Ｙ偏波回路
１２  ＬＯＬＤ
１４  フロントエンド受信器
１６  デジタル信号処理部
１８  シンボル判定誤り訂正部
２０  ＡＤ変換部
２２  波長分散補償部
２４  タイミングリカバリーリサンプリング部
２６  アダプティブイコライザ（ＡＥＱ）
２８  キャリアフェーズリカバリ（ＣＰＲ）
３０ｘ、３０ｙ、３２ｘ、３２ｙ  フィルタ
３４ｘ、３４ｙ  タップ係数更新部
３６ｘ、３６ｙ，４８ａ、５８、６３、８２、８３  加算器
４０ｘ、４０ｙ  ＤＤ−ＰＬＬ
４１  シンボル判定部
４２  座標誤差算出部
４３  位相誤差算出部
４４  ループフィルタ
４６、４７、５５、９４、９５  乗算器
４８ｂ、８４  遅延部
４９ａ、４９ｂ、５４  出力部
５０ｘ、５０ｙ  フィードフォワード位相推定補償部
５１  サンプル遅延部
５２  位相推定部
５３  サンプル平均部
５６  シンボル
５７、５８ａ、５８ｂ  矢印
６０  制御部
６１  最大値算出部
６２  最小値算出部
６４  異常判定部
６５  切替信号生成部
８０、８１  ゲイン部
８５  スイッチ
９０  実部算出部
９１  虚部算出部
９２、９３  ルックアップテーブル
９７  リミッタ
１００  デジタルコヒーレント受信器
【図１】
2019057842.tif 000003
【図２】
2019057842.tif 000004
【図３】
2019057842.tif 000005
【図４】
2019057842.tif 000006
【図５】
2019057842.tif 000007
【図６】
2019057842.tif 000008
【図７】
2019057842.tif 000009
【図８】
2019057842.tif 000010
【図９】
2019057842.tif 000011
【図１０】
2019057842.tif 000012
【図１１】
2019057842.tif 000013
【図１２】
2019057842.tif 000014
【図１３】
2019057842.tif 000015