(57)【要約】【課題】複雑な制御をすることなく半導体記憶装置の寿命を延ばすことである。【解決手段】一実施の形態にかかる半導体記憶装置１は、互いに相補的に動作可能なバンクＡ（１１）、バンクＢ（１２）と、バンクＡ（１１）およびバンクＢ（１２）のいずれか一方を選択するバンク選択回路１４と、を備える。バンク選択回路１４は、バンクＡ（１１）およびバンクＢ（１２）のいずれか一方のデータを消去すること指示する消去コマンドが発行される度に、選択するバンクを交互に切り替える。【選択図】図１
2019029048.tif 000002
【特許請求の範囲】
【請求項１】
互いに相補的に動作可能な第１及び第２のバンクと、
前記第１及び第２のバンクのいずれか一方を選択するバンク選択回路と、を備え、
前記バンク選択回路は、前記第１及び第２のバンクのいずれか一方のデータを消去すること指示する消去コマンドが発行される度に、前記選択するバンクを交互に切り替える、
半導体記憶装置。
【請求項２】
前記第１及び第２のバンクはそれぞれ、データの消去単位に対応している複数のブロック領域を備え、
前記第１のバンクの前記複数のブロック領域および前記第２のバンクの前記複数のブロック領域は、互いに対応するように設けられており、
前記バンク選択回路は、互いに対応する前記第１のバンクの前記ブロック領域および前記第２のバンクの前記ブロック領域のいずれか一方を選択するように構成されており、且つ、前記消去コマンドが発行される度に、前記選択するブロック領域を交互に切り替える、
請求項１に記載の半導体記憶装置。
【請求項３】
前記第１のバンクの前記各々のブロック領域は複数のメモリセルで構成されており、
前記第２のバンクの前記各々のブロック領域は複数のメモリセルで構成されており、
前記第１のバンクの前記各々のメモリセルと前記第２のバンクの前記各々のメモリセルは互いに対応するように構成されており、外部からアクセスする際、前記第１のバンクの前記各々のメモリセルと前記第２のバンクの前記各々のメモリセルとが、同一のアドレスを用いてアクセス可能に構成されている、
請求項２に記載の半導体記憶装置。
【請求項４】
前記選択するバンクを示すフラグデータが格納されたフラグ領域を更に備え、
前記バンク選択回路は、前記フラグ領域に格納されている前記フラグデータに応じて、前記第１及び第２のバンクのいずれか一方を選択する、
請求項１に記載の半導体記憶装置。
【請求項５】
前記フラグ領域に格納されている前記フラグデータを書き換えるフラグ書き換え回路を更に備え、
前記フラグ書き換え回路は、前記消去コマンドが発行される度に、前記第１のバンクを示すフラグデータと前記第２のバンクを示すフラグデータとを交互に書き換える、
請求項４に記載の半導体記憶装置。
【請求項６】
前記選択するバンクを示すフラグデータが格納されたフラグ領域を更に備え、
前記バンク選択回路は、前記消去コマンドが発行される度に、前記第１及び第２のバンクの選択を交互に切り替える切替回路を備え、
前記バンク選択回路は、前記フラグ領域に格納されている前記フラグデータを初期値として前記切替回路にセットする、
請求項１に記載の半導体記憶装置。
【請求項７】
前記フラグデータは、電源投入時に前記フラグ領域から読み出され、前記初期値として前記切替回路にセットされる、請求項６に記載の半導体記憶装置。
【請求項８】
前記フラグ領域に格納されている前記フラグデータを書き換えるフラグ書き換え回路を更に備え、
前記フラグ書き換え回路は、電源遮断時に、前記切替回路が備えるバンク選択情報を前記フラグデータとして前記フラグ領域に格納する、
請求項６に記載の半導体記憶装置。
【請求項９】
前記半導体記憶装置は、当該半導体記憶装置の動作モードを切り替えるモード切替回路を更に備え、
前記モード切替回路は、
前記バンク選択回路を用いて前記第１及び第２のバンクのいずれか一方を選択し、前記第１及び第２のバンクのいずれか一方にデータを格納可能な第１のモードと、
前記第１及び第２のバンクの両方に各々異なるアドレスを用いてアクセスしてデータを格納可能な第２のモードと、を切り替え可能に構成されている、
請求項１に記載の半導体記憶装置。
【請求項１０】
半導体記憶装置の制御方法であって、
前記半導体記憶装置は、互いに相補的に動作可能な第１及び第２のバンクを備え、
前記第１及び第２のバンクのいずれか一方のデータを消去すること指示する消去コマンドが発行される度に、選択するバンクを交互に切り替える、
半導体記憶装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体記憶装置、及び半導体記憶装置の制御方法に関し、例えば不揮発性の半導体記憶装置、及び半導体記憶装置の制御方法に関する。
【背景技術】
【０００２】
不揮発性の半導体記憶装置は、電源供給を止めてもデータが消えないという利点がある一方、書き込み動作と消去動作の繰り返しによりメモリセルが劣化するため、書き換え回数に制限がある。
【０００３】
特許文献１には、不揮発性半導体記憶装置の寿命を延長するための技術が開示されている。特許文献１に開示されている技術では、メモリマット内にメインメモリ領域とスペアメモリ領域とを設け、メインメモリ領域内のメモリセルに対するデータの書き換え回数が限界に達した時点で、メインメモリ領域内のメモリセルに代わってスペアメモリ領域内のメモリセルに対してデータの書き換えを行うことで、半導体記憶装置の寿命の延長を図っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２０８２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の通り、特許文献１に開示されている技術では、メインメモリ領域内のメモリセルに対するデータの書き換え回数が限界に達した時点で、メインメモリ領域内のメモリセルに代わってスペアメモリ領域内のメモリセルに対してデータの書き換えを行うことで、半導体記憶装置の寿命の延長を図っている。
【０００６】
しかしながら、特許文献１に開示されている技術のように、データの書き換え回数をカウントし、このカウント値に応じて書き換え対象となるメモリセルを切り替える処理は、半導体記憶装置の制御が複雑になるという問題がある。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、互いに相補的に動作可能な第１及び第２のバンクを備える半導体記憶装置において、第１及び第２のバンクのいずれか一方のデータを消去すること指示する消去コマンドが発行される度に、選択するバンクを交互に切り替えている。
【発明の効果】
【０００９】
前記一実施の形態によれば、複雑な制御をすることなく半導体記憶装置の寿命を延ばすことができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる半導体記憶装置の構成例を示すブロック図である。
【図２】実施の形態１にかかる半導体記憶装置の読み出し／書き込み動作を示すフローチャートである。
【図３】実施の形態１にかかる半導体記憶装置の消去動作を示すフローチャートである。
【図４】実施の形態１にかかる半導体記憶装置のバンク切替動作を説明するための図である。
【図５】関連技術にかかる半導体記憶装置の構成例を示すブロック図である。
【図６】実施の形態１にかかる半導体記憶装置が備えるバンク選択回路の具体的な構成例を示す回路図である。
【図７】実施の形態１にかかる半導体記憶装置が備えるフラグ書き換え回路の具体的な構成例を示す回路図である。
【図８】実施の形態１にかかる半導体記憶装置の読み出し動作時のタイミングチャートである。
【図９】実施の形態１にかかる半導体記憶装置の書き込み動作時のタイミングチャートである。
【図１０】実施の形態１にかかる半導体記憶装置の消去動作時のタイミングチャートである。
【図１１】実施の形態１にかかる半導体記憶装置の消去動作時のタイミングチャートである。
【図１２】実施の形態２にかかる半導体記憶装置の構成例を示すブロック図である。
【図１３】実施の形態２にかかる半導体記憶装置のフラグ書き換え回路の動作を説明するためのタイミングチャートである。
【図１４】実施の形態２にかかる半導体記憶装置の動作を説明するためのフローチャートである。
【図１５】実施の形態２にかかる半導体記憶装置が備えるバンク選択回路の具体的な構成例を示す回路図である。
【図１６】実施の形態２にかかる半導体記憶装置のバンク選択回路の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
以下、図面を参照して実施の形態１について説明する。
図１は、実施の形態１にかかる半導体記憶装置の構成例を示すブロック図である。図１に示すように、半導体記憶装置１は、バンクＡ（１１）、バンクＢ（１２）、フラグ領域１３、バンク選択回路１４、及びフラグ書き換え回路１５を備える。なお、以下では、バンクＡ（１１）、バンクＢ（１２）を、バンクＡ、バンクＢと記載する場合もある。
【００１２】
バンクＡ（１１）およびバンクＢ（１２）はデータを記憶する領域であり、互いに相補的に動作可能に構成されている。ここで、相補的に動作可能とは、一方のバンクＡ（１１）が動作している場合は、他方のバンクＢ（１２）が休止状態となり、逆に一方のバンクＡ（１１）が休止状態の場合は、他方のバンクＢ（１２）が動作状態となることを意味している。換言すると、バンクＡ（１１）およびバンクＢ（１２）は交互に状態を切り替えて、いずれかが動作可能となるように構成されている。
【００１３】
ここで、本実施の形態にかかる半導体記憶装置１は不揮発性の半導体記憶装置であり、例えばフラッシュメモリである。不揮発性の半導体記憶装置は、電源供給を止めてもデータが消えないという利点がある一方、書き込み動作と消去動作の繰り返しによりメモリセルが劣化するため、書き換え回数に制限がある。この点を考慮し、本実施の形態にかかる半導体記憶装置１では、２つのバンクＡ（１１）およびバンクＢ（１２）を設けて、バンクＡ（１１）およびバンクＢ（１２）を交互に動作させている。よって、半導体記憶装置１全体としての書き換え回数を実質的に２倍にすることができ、半導体記憶装置１の寿命を延ばすことができる。
【００１４】
バンクＡ（１１）およびバンクＢ（１２）はそれぞれ、データの消去単位に対応しているブロック領域ＢＬＫ１〜ＢＬＫｎを備える。ここで、ｎは１以上の自然数である。すなわち、バンクＡ（１１）およびバンクＢ（１２）はそれぞれ、単一のブロック領域ＢＬＫ１を備えていてもよく、また、複数のブロック領域ＢＬＫ１〜ＢＬＫｎを備えていてもよい。バンクＡ（１１）が有するブロック領域ＢＬＫ１〜ＢＬＫｎおよびバンクＢ（１２）が有するブロック領域ＢＬＫ１〜ＢＬＫｎは、互いに対応するように設けられている。なお、以下では、一例として、バンクＡ（１１）およびバンクＢ（１２）がそれぞれ、複数のブロック領域ＢＬＫ１〜ＢＬＫｎを備える場合について説明する。
【００１５】
図１に示す構成例では、バンクＡ（１１）およびバンクＢ（１２）の中で動作させる領域を、ブロック領域単位で選択することができる。例えば、ブロック領域ＢＬＫ１に着目すると、本実施の形態にかかる半導体記憶装置１では、バンクＡ（１１）内のブロック領域ＢＬＫ１とバンクＢ（１２）内のブロック領域ＢＬＫ１とを交互に動作させている。
【００１６】
また、バンクＡ（１１）内の各々のブロック領域ＢＬＫ１〜ＢＬＫｎは、複数のメモリセル（不図示）で構成されている。同様に、バンクＢ（１２）内の各々のブロック領域ＢＬＫ１〜ＢＬＫｎは、複数のメモリセル（不図示）で構成されている。そして、バンクＡ（１１）内の各々のメモリセルとバンクＢ（１２）内の各々のメモリセルは互いに対応するように構成されている。よって、外部からバンクＡ（１１）およびバンクＢ（１２）にアクセスする際、同一のアドレスを用いて、バンクＡ（１１）の各々のメモリセルとバンクＢ（１２）の各々のメモリセルに透過的にアクセスすることができる。すなわち、外部から半導体記憶装置１にアクセスする際に、半導体記憶装置１のバンクＡ（１１）およびバンクＢ（１２）を同一のバンクとして認識することができる。
【００１７】
フラグ領域１３には、バンクＡ（１１）およびバンクＢ（１２）のうち選択するバンクを示すフラグデータが格納されている。具体的には、フラグ領域１３には、各々のバンクＡ（１１）、Ｂ（１２）内のブロック領域ＢＬＫ１〜ＢＬＫｎと対応するようにフラグ領域Ｆ１〜Ｆｎ（ｎは１以上の自然数）が設けられている。なお、本明細書では、フラグ領域１３はフラグ領域Ｆ１〜Ｆｎとも記載する。
【００１８】
各々のフラグ領域Ｆ１〜Ｆｎには、バンクＡ（１１）およびバンクＢ（１２）のうち選択するバンクを示すフラグデータが、ブロック領域ＢＬＫ１〜ＢＬＫｎ毎に格納されている。例えば、フラグ領域Ｆ１には、バンクＡ（１１）のブロック領域ＢＬＫ１およびバンクＢ（１２）のブロック領域ＢＬＫ１のうち、選択するバンクのブロック領域ＢＬＫ１に関するデータが格納されている。
【００１９】
バンク選択回路１４は、バンクＡ（１１）およびバンクＢ（１２）の中から動作させるバンクを選択する。また、本実施の形態において、バンク選択回路１４は、バンクＡ（１１）またはバンクＢ（１２）のデータを消去することを指示する消去コマンドが発行される度に、選択するバンクを交互に切り替える。
【００２０】
図１に示す構成例では、バンクＡ（１１）およびバンクＢ（１２）の中から動作させるバンクを、ブロック領域単位で選択している。よって、バンク選択回路１４は、互いに対応するバンクＡ（１１）内のブロック領域ＢＬＫ１〜ＢＬＫｎおよびバンクＢ（１２）内のブロック領域ＢＬＫ１〜ＢＬＫｎのいずれか一方を選択するように構成されており、且つ、消去コマンドが発行される度に、選択するブロック領域ＢＬＫ１〜ＢＬＫｎのアクセス先として、バンクＡ（１１）とバンク（Ｂ）とを交互に切り替える。より詳細には、バンク選択回路１４は、フラグ領域Ｆ１〜Ｆｎに格納されているフラグデータに応じて、バンクＡ（１１）内のブロック領域ＢＬＫ１〜ＢＬＫｎおよびバンクＢ（１２）内のブロック領域ＢＬＫ１〜ＢＬＫｎのいずれか一方を選択する。
【００２１】
例えば、ブロック領域ＢＬＫ１について具体的に説明すると、バンク選択回路１４は、フラグ領域Ｆ１に格納されているフラグデータに応じて、バンクＡ（１１）内のブロック領域ＢＬＫ１およびバンクＢ（１２）内のブロック領域ＢＬＫ１のいずれか一方を選択する。また、バンク選択回路１４は、消去コマンドが発行される度に、選択するブロック領域ＢＬＫ１として、バンクＡ（１１）内のブロック領域ＢＬＫ１とバンクＢ（１２）内のブロック領域ＢＬＫ１とを交互に切り替える。
【００２２】
バンク選択回路１４には、リードコマンド“／Ｒ”、ライトコマンド“／Ｗ”、消去コマンド“／Ｅ”、及びフラグデータ“ＦＬＧ”が供給される。バンク選択回路１４は、リードコマンド“／Ｒ”が供給されると、フラグデータ“ＦＬＧ”に応じて、バンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。ここで、バンク選択信号ＢＳ_Ａ、ＢＳ_Ｂは、読み出し動作を実施するバンク（バンクＡまたはバンクＢ）を選択するための信号である。例えば、バンクＡ（１１）に対して読み出し動作を実施する場合、バンク選択回路１４は、バンクＡ（１１）にアクティブ状態のバンク選択信号ＢＳ_Ａを出力し、バンクＢ（１２）に非アクティブ状態のバンク選択信号ＢＳ_Ｂを出力する。そして、半導体記憶装置１は、選択されたバンクＡ（１１）の所定のアドレスのメモリセルに対して読み出し動作を実施する。
【００２３】
また、バンク選択回路１４は、ライトコマンド“／Ｗ”が供給されると、フラグデータ“ＦＬＧ”に応じて、バンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。例えば、バンクＢ（１２）に対して書き込み動作を実施する場合、バンク選択回路１４は、バンクＡ（１１）に非アクティブ状態のバンク選択信号ＢＳ_Ａを出力し、バンクＢ（１２）にアクティブ状態のバンク選択信号ＢＳ_Ｂを出力する。そして、半導体記憶装置１は、選択されたバンクＢ（１２）の所定のアドレスのメモリセルに対して書き込み動作を実施する。
【００２４】
また、バンク選択回路１４は、消去コマンド“／Ｅ”が供給されると、フラグデータ“ＦＬＧ”に応じて、消去動作を実施するバンク（バンクＡまたはバンクＢ）を選択するバンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。そして、半導体記憶装置１は、選択されたバンクの所定のブロック領域のデータを消去する。
【００２５】
例えば、バンク選択回路１４は、論理的には、ブロック領域ＢＬＫ１〜ＢＬＫｎ毎に設けられている。つまり、図１に示す構成例では、ｎ個のブロック領域ＢＬＫ１〜ＢＬＫｎを備えるので、各々のブロック領域ＢＬＫ１〜ＢＬＫｎと対応するように、論理的にｎ個のバンク選択回路１４が設けられている。
【００２６】
フラグ書き換え回路１５は、フラグ領域１３に格納されているフラグデータを書き換える。具体的には、フラグ書き換え回路１５は、消去コマンドが発行される度に、バンクＡ（１１）を示すフラグデータとバンクＢ（１２）を示すフラグデータとを交互に書き換える。図１に示す構成例では、バンクＡ（１１）およびバンクＢ（１２）の中から動作させるバンクを、ブロック領域単位で選択している。よって、フラグ書き換え回路１５は、消去コマンドが発行される度に、各々のフラグ領域Ｆ１〜Ｆｎ毎に、バンクＡ（１１）を示すフラグデータとバンクＢ（１２）を示すフラグデータとを交互に書き換える。
【００２７】
フラグ書き換え回路１５には、消去コマンド“／Ｅ”、及びフラグデータ“ＦＬＧ”が供給される。フラグ書き換え回路１５は、消去コマンド“／Ｅ”が供給されると、フラグ領域Ｆ１〜Ｆｎのフラグデータを書き換える。このとき、フラグ書き換え回路１５は、バンク選択回路１４によるバンク選択動作が終了した後に、フラグ領域Ｆ１〜Ｆｎのフラグデータを書き換える（図１０、図１１参照）。
【００２８】
例えば、フラグ領域Ｆ１のフラグデータが“Ｌ（ロウレベル）”の場合、フラグ書き換え回路１５には、ロウレベルのフラグデータ“ＦＬＧ”が供給される。この状態で、消去コマンド“／Ｅ”が供給されると、フラグ書き換え回路１５は、フラグ領域Ｆ１にフラグライト信号“／ＦＷ”を供給して、フラグ領域Ｆ１のフラグデータを“Ｌ”から“Ｈ（ハイレベル）”に書き換える（つまり、フラグデータを書き込む）。
【００２９】
一方、フラグ領域Ｆ１のフラグデータが“Ｈ”の場合、フラグ書き換え回路１５には、ハイレベルのフラグデータ“ＦＬＧ”が供給される。この状態で、消去コマンド“／Ｅ”が供給されると、フラグ書き換え回路１５は、フラグ領域Ｆ１にフラグ消去信号“／ＦＥ”を供給して、フラグ領域Ｆ１のフラグデータを“Ｈ”から“Ｌ”に書き換える（つまり、フラグデータを消去する）。
【００３０】
また、フラグ書き換え回路１５は、消去コマンド“／Ｅ”が供給されると、バンクＡ（１１）およびバンクＢ（１２）にプレ書き込み信号“／ＰＷ”を出力する。バンクＡ（１１）およびバンクＢ（１２）のうち、消去対象となっているバンクは、プレ書き込み信号“／ＰＷ”が供給されると、プレ書き込みを実施し、その後、消去動作を実施する。プレ書き込みは、メモリセルへの過消去防止のために実施される。
【００３１】
次に、本実施の形態にかかる半導体記憶装置１の動作について説明する。
まず、図１に示す半導体記憶装置１の読み出し／書き込み動作について、図２に示すフローチャートを用いて説明する。なお、本明細書において「読み出し／書き込み」とは、「読み出し」または「書き込み」を意味している。即ち、「読み出し」または「書き込み」を総称して説明する場合に、「読み出し／書き込み」と記載している。また、以下では一例として、ブロック領域ＢＬＫ１のデータの読み出し／書き込み動作について説明するが、他のブロック領域ＢＬＫ２〜ＢＬＫｎのデータの読み出し／書き込み動作についても同様である。また、図面において“Ｈ”はハイレベルを、“Ｌ”はロウレベルを意味している。
【００３２】
半導体記憶装置１の読み出し／書き込み動作を実施する場合、まず、半導体記憶装置１はフラグ領域Ｆ１に格納されているフラグデータを読み出す（ステップＳ１）。具体的には、図１に示す半導体記憶装置１はアクティブ状態のフラグ読み出し信号“／ＦＲ”をフラグ領域Ｆ１に供給する。フラグ領域Ｆ１は、アクティブ状態のフラグ読み出し信号“／ＦＲ”が供給されると、フラグデータ“ＦＬＧ”（“Ｌ”または“Ｈ”）をバンク選択回路１４およびフラグ書き換え回路１５に出力する。また、バンク選択回路１４には、リードコマンド“／Ｒ”、またはライトコマンド“／Ｗ”が供給される。
【００３３】
バンク選択回路１４は、フラグ領域Ｆ１から読み出したフラグデータ“ＦＬＧ”がロウレベルの場合（ステップＳ２：Ｙｅｓ）、バンクＡ（１１）にアクティブ状態のバンク選択信号ＢＳ_Ａを、バンクＢ（１２）に非アクティブ状態のバンク選択信号ＢＳ_Ｂをそれぞれ出力する。これにより、バンクＡ（１１）が選択される。その後、半導体記憶装置１は、選択されたバンクＡ（１１）の所定のアドレスのメモリセルに対して読み出し／書き込み動作を実施する（ステップＳ３）。
【００３４】
一方、バンク選択回路１４は、フラグ領域Ｆ１から読み出したフラグデータ“ＦＬＧ”がハイレベルの場合（ステップＳ２：Ｎｏ）、バンクＡ（１１）に非アクティブ状態のバンク選択信号ＢＳ_Ａを、バンクＢ（１２）にアクティブ状態のバンク選択信号ＢＳ_Ｂをそれぞれ出力する。これにより、バンクＢ（１２）が選択される。その後、半導体記憶装置１は、選択されたバンクＢ（１２）の所定のアドレスのメモリセルに対して読み出し／書き込み動作を実施する（ステップＳ４）。
【００３５】
なお、図２では、フラグデータ“ＦＬＧ”がロウレベルの場合にバンクＡ（１１）が選択されるように構成し、フラグデータ“ＦＬＧ”がハイレベルの場合にバンクＢ（１２）が選択されるように構成した場合について説明したが、本実施の形態ではフラグデータ“ＦＬＧ”と選択されるバンクとの関係は逆であってもよい。つまり、フラグデータ“ＦＬＧ”がハイレベルの場合にバンクＡ（１１）が選択されるように構成し、フラグデータ“ＦＬＧ”がロウレベルの場合にバンクＢ（１２）が選択されるように構成してもよい。
【００３６】
次に、半導体記憶装置１の消去動作について、図３に示すフローチャートを用いて説明する。以下では一例として、ブロック領域ＢＬＫ１の消去動作について説明するが、他のブロック領域ＢＬＫ２〜ＢＬＫｎの消去動作についても同様である。
【００３７】
消去動作を実施する場合、まず、半導体記憶装置１はフラグ領域Ｆ１に格納されているフラグデータを読み出す（ステップＳ１１）。具体的には、図１に示す半導体記憶装置１はアクティブ状態のフラグ読み出し信号“／ＦＲ”をフラグ領域Ｆ１に供給する。フラグ領域Ｆ１は、アクティブ状態のフラグ読み出し信号“／ＦＲ”が供給されると、フラグデータ“ＦＬＧ”（“Ｌ”または“Ｈ”）をバンク選択回路１４およびフラグ書き換え回路１５に出力する。また、バンク選択回路１４には、消去コマンド“／Ｅ”が供給される。
【００３８】
フラグ書き換え回路１５は、フラグ領域Ｆ１から読み出したフラグデータ“ＦＬＧ”がロウレベルの場合（ステップＳ１２：Ｙｅｓ）、フラグ領域Ｆ１にフラグライト信号“／ＦＷ”を供給して、フラグ領域Ｆ１のフラグデータをロウレベルからハイレベルに書き換える（ステップＳ１３）。
【００３９】
フラグデータがロウレベルの場合は、読み出し／書き込みの際にバンクＡ（１１）が選択されていたが、ステップＳ１３においてフラグデータがハイレベルに書き換えられると、読み出し／書き込み動作の際にバンクＢ（１２）が選択されるようになる。
【００４０】
また、本実施の形態にかかる半導体記憶装置１は、次に選択されるバンクのデータを消去するように構成している。よって、この場合は、次に選択されるバンクＢ（１２）のデータを消去する。したがって、バンク選択回路１４は、消去コマンド“／Ｅ”が供給されると、バンクＡ（１１）に非アクティブ状態のバンク選択信号ＢＳ_Ａを、バンクＢ（１２）にアクティブ状態のバンク選択信号ＢＳ_Ｂをそれぞれ出力して、バンクＢ（１２）を選択する。これにより、バンクＢ（１２）のブロック領域ＢＬＫ１のデータが消去される（ステップＳ１４）。以降、読み出し／書き込み動作の際にバンクＢ（１２）が選択される。
【００４１】
一方、フラグ書き換え回路１５は、フラグ領域Ｆ１から読み出したフラグデータ“ＦＬＧ”がハイレベルの場合（ステップＳ１２：Ｎｏ）、フラグ領域Ｆ１にフラグ消去信号“／ＦＥ”を供給して、フラグ領域Ｆ１のフラグデータをハイレベルからロウレベルに書き換える（換言すると、フラグデータを消去する。ステップＳ１５）。
【００４２】
フラグデータがハイレベルの場合は、読み出し／書き込みの際にバンクＢ（１２）が選択されていたが、ステップＳ１５においてフラグデータがロウレベルに書き換えられると、読み出し／書き込み動作の際にバンクＡ（１１）が選択されるようになる。
【００４３】
また、本実施の形態にかかる半導体記憶装置１は、次に選択されるバンクのデータを消去するように構成している。よって、この場合は、次に選択されるバンクＡ（１１）のデータを消去する。したがって、バンク選択回路１４は、消去コマンド“／Ｅ”が供給されると、バンクＡ（１１）にアクティブ状態のバンク選択信号ＢＳ_Ａを、バンクＢ（１２）に非アクティブ状態のバンク選択信号ＢＳ_Ｂをそれぞれ出力して、バンクＡ（１１）を選択する。これにより、バンクＡ（１１）のブロック領域ＢＬＫ１のデータが消去される（ステップＳ１６）。以降、読み出し／書き込み動作の際にバンクＡ（１１）が選択される。
【００４４】
図４は、本実施の形態にかかる半導体記憶装置のバンク切替動作を説明するための図である。図４では、初期状態として、フラグＦ１を“Ｈ”、バンクＡのブロック領域ＢＬＫ１およびバンクＢのブロック領域ＢＬＫ１をそれぞれ不定（Don’t care）としている。また、図４において、読み出し／書き込みコマンドが供給された場合の動作、及び消去コマンドが供給された場合の動作については、図２で説明した読み出し／書き込み動作、及び図３で説明した消去動作とそれぞれ同様であるので、説明を省略する。
【００４５】
上述の初期状態において、バンク選択回路１４およびバンク書き換え回路１５に消去コマンド（１）が供給されると、フラグＦ１がハイレベルからロウレベルに書き換えられる。また、バンクＡのブロック領域ＢＬＫ１（つまり、次にデータが書き込まれるバンクのブロック領域）が消去される。なお、図４では、変化があった構成要素をハッチングで示している。
【００４６】
その後、バンク選択回路１４に書き込みコマンド（１）が供給されると、バンク選択回路１４は、フラグ領域Ｆ１がロウレベルであるので、バンクＡのブロック領域ＢＬＫ１を選択する。よって、バンクＡのブロック領域ＢＬＫ１の所定のアドレスにデータが書き込まれる。
【００４７】
更に、バンク選択回路１４に書き込みコマンド（２）が供給されると、バンク選択回路１４は、フラグ領域Ｆ１がロウレベルであるので、バンクＡのブロック領域ＢＬＫ１を選択する。よって、バンクＡのブロック領域ＢＬＫ１の所定のアドレスにデータが書き込まれる。
【００４８】
その後、バンク選択回路１４に読み出しコマンド（１）が供給されると、バンク選択回路１４は、フラグ領域Ｆ１がロウレベルであるので、バンクＡのブロック領域ＢＬＫ１を選択する。よって、バンクＡのブロック領域ＢＬＫ１の所定のアドレスに格納されているデータが読み出される。
【００４９】
その後、バンク選択回路１４およびバンク書き換え回路１５に消去コマンド（２）が供給されると、フラグＦ１がロウレベルからハイレベルに書き換えられる。また、バンクＢのブロック領域ＢＬＫ１（つまり、次にデータが書き込まれるバンクのブロック領域）が消去される。なお、このとき、バンクＡのブロック領域ＢＬＫ１に格納されているデータは消去されず、次にバンクＡが選択されるまで（つまり、次に消去コマンドが供給されるまで）保持される。
【００５０】
その後、バンク選択回路１４に書き込みコマンド（３）が供給されると、バンク選択回路１４は、フラグ領域Ｆ１がハイレベルであるので、バンクＢのブロック領域ＢＬＫ１を選択する。よって、バンクＢのブロック領域ＢＬＫ１の所定のアドレスにデータが書き込まれる。
【００５１】
その後、バンク選択回路１４に読み出しコマンド（２）が供給されると、バンク選択回路１４は、フラグ領域Ｆ１がハイレベルであるので、バンクＢのブロック領域ＢＬＫ１を選択する。よって、バンクＢのブロック領域ＢＬＫ１の所定のアドレスに格納されているデータが読み出される。
【００５２】
その後、バンク選択回路１４およびバンク書き換え回路１５に消去コマンド（３）が供給されると、フラグＦ１がハイレベルからロウレベルに書き換えられる。また、バンクＡのブロック領域ＢＬＫ１（つまり、次にデータが書き込まれるバンクのブロック領域）が消去される。なお、このとき、バンクＢのブロック領域ＢＬＫ１に格納されているデータは消去されず、次にバンクＢが選択されるまで（つまり、次に消去コマンドが供給されるまで）保持される。
【００５３】
その後、バンク選択回路１４に書き込みコマンド（４）が供給されると、バンク選択回路１４は、フラグ領域Ｆ１がロウレベルであるので、バンクＡのブロック領域ＢＬＫ１を選択する。よって、バンクＡのブロック領域ＢＬＫ１の所定のアドレスにデータが書き込まれる。
【００５４】
その後、バンク選択回路１４およびバンク書き換え回路１５に消去コマンド（４）が供給されると、フラグ領域Ｆ１がロウレベルからハイレベルに書き換えられる。また、バンクＢのブロック領域ＢＬＫ１（つまり、次にデータが書き込まれるバンクのブロック領域）が消去される。
【００５５】
その後、バンク選択回路１４に書き込みコマンド（５）が供給されると、バンク選択回路１４は、フラグ領域Ｆ１がハイレベルであるので、バンクＢのブロック領域ＢＬＫ１を選択する。よって、バンクＢのブロック領域ＢＬＫ１の所定のアドレスにデータが書き込まれる。以降、バンク選択回路１４は、消去コマンドが発行される度に、選択するバンクを交互に切り替える。
【００５６】
このように、本実施の形態にかかる半導体記憶装置１では、バンク選択回路１４は、消去コマンドが発行される度に、選択するバンクを交互に切り替えているので、複雑な制御をすることなく半導体記憶装置１の寿命を延ばすことができる。
【００５７】
図５は、関連技術にかかる半導体記憶装置１０１を説明するためのブロック図である。図５に示す半導体記憶装置１０１は、バンクＡ（１１１）、バンクＢ（１１２）、及びバンク選択回路１１４を備える。関連技術にかかる半導体記憶装置１０１では、例えばバンクＡ（１１１）のメモリセルに対するデータの書き換え回数が限界に達した時点で、バンクＡ（１１１）のメモリセルに代わってバンクＢ（１１２）のメモリセルに対してデータの書き換えを行うことで、半導体記憶装置の寿命の延長を図っている。
【００５８】
しかしながら、関連技術にかかる半導体記憶装置１０１のように、データの書き換え回数をカウントし、このカウント値に応じて書き換え対象となるメモリセルを切り替える処理は、半導体記憶装置の制御が複雑になるという問題がある。つまり、バンク選択回路１１４は、バンク選択回路１１４に供給されるバンク選択信号ＢＳに応じて、選択するバンクを切り替える。ここで、関連技術にかかる半導体記憶装置１０１では、バンク選択信号ＢＳを生成するために、外部回路においてデータの書き換え回数をカウントし、このカウント値が所定の設定値を超えた場合に、バンク選択信号ＢＳを外部回路からバンク選択回路１１４に供給して、選択するバンクを切り替えている。このため、半導体記憶装置１の制御が複雑になり、また、半導体記憶装置の回路構成が複雑になるという問題があった。
【００５９】
これに対して本実施の形態にかかる半導体記憶装置１では、バンク選択回路１４は、消去コマンドが発行される度に、自動的に、選択するバンクを交互に切り替えている。よって、半導体記憶装置の制御が複雑になることを回避することができる。更に、本実施の形態にかかる半導体記憶装置１では、外部回路を用いてバンクの切り替えを行う必要がなく、また複雑な回路を設ける必要がないので、半導体記憶装置の回路構成を簡素化することができる。
【００６０】
次に、本実施の形態にかかる半導体記憶装置１の具体的な回路構成について説明する。図６は、本実施の形態にかかる半導体記憶装置１が備えるバンク選択回路１４の具体的な構成例を示す回路図である。図７は、本実施の形態にかかる半導体記憶装置１が備えるフラグ書き換え回路１５の具体的な構成例を示す回路図である。なお、図６に示すバンク選択回路１４および図７に示すフラグ書き換え回路１５は一例であり、本実施の形態では、上述の動作を実現可能なバンク選択回路１４およびフラグ書き換え回路１５であればどのような回路を用いてもよい。
【００６１】
図６に示すバンク選択回路１４は、論理回路２１〜２８、及びラッチ回路３１、３２を備える。論理回路２１は反転入力を備えるＯＲ回路であり、一方の入力にリードコマンド“／Ｒ”が、他方の入力にライトコマンド“／Ｗ”が供給され、リードコマンド“／Ｒ”の反転信号とライトコマンド“／Ｗ”の反転信号との論理和を信号“ＲＷ”として出力する。論理回路２２はインバータ回路であり、論理回路２１から出力された信号“ＲＷ”を反転した信号“／ＲＷ”を出力する。論理回路２３は反転入力を備えるバッファ回路であり、供給された消去コマンド“／Ｅ”を反転した信号“Ｅ”を出力する。
【００６２】
論理回路２４はインバータ回路であり、供給されたフラグデータ“ＦＬＧ”を反転した信号を、論理回路２６、２７に供給する。論理回路２５は反転入力を備えるバッファ回路であり、信号“／ＲＷ”と信号“ＲＷ”とに応じて、フラグデータ“ＦＬＧ”を反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。論理回路２６は反転入力を備えるバッファ回路であり、信号“／Ｅ”と信号“Ｅ”とに応じて、論理回路２４の出力信号を反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。論理回路２７は反転入力を備えるバッファ回路であり、信号“／ＲＷ”と信号“ＲＷ”とに応じて、論理回路２４の出力信号を反転した信号を、バンク選択信号ＢＳ_Ｂとして出力する。論理回路２８は反転入力を備えるバッファ回路であり、信号“／Ｅ”と信号“Ｅ”とに応じて、フラグデータ“ＦＬＧ”を反転した信号を、バンク選択信号ＢＳ_Ｂとして出力する。
【００６３】
ラッチ回路３１は、論理回路２５、２６から出力されたバンク選択信号ＢＳ_Ａをラッチする回路である。ラッチ回路３２は、論理回路２７、２８から出力されたバンク選択信号ＢＳ_Ｂをラッチする回路である。
【００６４】
図６に示すバンク選択回路１４では、リードコマンド“／Ｒ”およびライトコマンド“／Ｗ”のいずれか一方がロウレベル（アクティブ状態）のときに、論理回路２１からハイレベル（アクティブ状態）の信号“ＲＷ”が出力される。このとき、論理回路２２は、ロウレベル（アクティブ状態）の信号“／ＲＷ”を出力する。また、消去コマンド“／Ｅ”がロウレベル（アクティブ状態）のときに、論理回路２３からハイレベル（アクティブ状態）の信号“Ｅ”が出力される。
【００６５】
論理回路２５は、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態のときに、フラグデータ“ＦＬＧ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。一方、論理回路２７は、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態のときに、論理回路２４の出力を反転した信号をバンク選択信号ＢＳ_Ｂとして出力する。
【００６６】
具体的に説明すると、フラグデータ“ＦＬＧ”がロウレベルの場合、論理回路２５は、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態のときに、ハイレベルの信号をバンク選択信号ＢＳ_Ａとして出力する。一方、論理回路２７は、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態のときに、ロウレベルの信号をバンク選択信号ＢＳ_Ｂとして出力する。よって、フラグデータ“ＦＬＧ”がロウレベルの場合は、バンク選択信号ＢＳ_Ａがハイレベルになり、バンクＡ（１１）が選択される。
【００６７】
逆に、フラグデータ“ＦＬＧ”がハイレベルの場合、論理回路２５は、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態のときに、ロウレベルの信号をバンク選択信号ＢＳ_Ａとして出力する。一方、論理回路２７は、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態のときに、ハイレベルの信号をバンク選択信号ＢＳ_Ｂとして出力する。よって、フラグデータ“ＦＬＧ”がハイレベルの場合は、バンク選択信号ＢＳ_Ｂがハイレベルになり、バンクＢ（１２）が選択される。
【００６８】
また、論理回路２６は、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態のときに、論理回路２４の出力を反転した信号をバンク選択信号ＢＳ_Ａとして出力する。また、論理回路２８は、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態のときに、フラグデータ“ＦＬＧ”の論理レベルを反転した信号をバンク選択信号ＢＳ_Ｂとして出力する。
【００６９】
具体的に説明すると、フラグデータ“ＦＬＧ”がロウレベルの場合、論理回路２６は、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態のときに、ロウレベルの信号をバンク選択信号ＢＳ_Ａとして出力する。一方、論理回路２８は、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態のときに、ハイレベルの信号をバンク選択信号ＢＳ_Ｂとして出力する。よって、この場合はバンクＢ（１２）が選択される。
【００７０】
逆に、フラグデータ“ＦＬＧ”がハイレベルの場合、論理回路２６は、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態のときに、ハイレベルの信号をバンク選択信号ＢＳ_Ａとして出力する。一方、論理回路２８は、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態のときに、ロウレベルの信号をバンク選択信号ＢＳ_Ｂとして出力する。よって、この場合はバンクＡ（１１）が選択される。
【００７１】
つまり、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態になると、バンク選択信号ＢＳ_Ａ、ＢＳ_Ｂの論理レベルがそれぞれ反転する。
【００７２】
次に、図７に示すフラグ書き換え回路１５について説明する。図７に示すフラグ書き換え回路１５は、遅延回路４１、４７、及び論理回路４２〜４６を備える。遅延回路４１は、消去コマンド“／Ｅ”を遅延させた信号をプレライト信号“／ＰＷ”として出力する。論理回路４２はインバータ回路であり、フラグデータ“ＦＬＧ”の論理レベルを反転した信号を出力する。
【００７３】
論理回路４３は、反転入力を備えるＡＮＤ回路であり、一方の入力に消去コマンド“／Ｅ”を遅延させた信号が、他方の入力にフラグデータ“ＦＬＧ”が供給され、これらの信号の反転信号の論理積を出力する。論理回路４５はインバータ回路であり、論理回路４３の出力を反転した信号をフラグライト信号“／ＦＷ”として出力する。
【００７４】
論理回路４４は、反転入力を備える論理積回路であり、一方の入力に消去コマンド“／Ｅ”を遅延させた信号が、他方の入力に論理回路４２の出力信号が供給され、これらの信号の反転信号の論理積を出力する。論理回路４６はインバータ回路であり、論理回路４４の出力を反転した信号を遅延回路４７に出力する。遅延回路４７は、論理回路４６の出力を遅延させた信号を、フラグ消去信号“／ＦＥ”として出力する。
【００７５】
図７に示すフラグ書き換え回路１５では、消去コマンド“／Ｅ”がアクティブ状態のときに、プレライト信号“／ＰＷ”がアクティブ状態となる。
【００７６】
また、フラグデータ“ＦＬＧ”がロウレベルの場合、論理回路４３は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、ハイレベルの論理信号を出力する。論理回路４３から出力されたハイレベルの論理信号は論理回路４５で反転されて、ロウレベル（アクティブ状態）のフラグライト信号“／ＦＷ”が出力される。また、フラグデータ“ＦＬＧ”がロウレベルの場合、論理回路４４は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、ロウレベルの論理信号を出力する。論理回路４４から出力されたロウレベルの論理信号は論理回路４６で反転されて、ハイレベル（非アクティブ状態）のフラグ消去信号“／ＦＥ”が出力される。よって、この場合は、フラグ領域のフラグデータ“ＦＬＧ”がロウレベルからハイレベルに書き換えられる。
【００７７】
一方、フラグデータ“ＦＬＧ”がハイレベルの場合、論理回路４３は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、ロウレベルの論理信号を出力する。論理回路４３から出力されたロウレベルの論理信号は論理回路４５で反転されて、ハイレベル（非アクティブ状態）のフラグライト信号“／ＦＷ”が出力される。また、フラグデータ“ＦＬＧ”がハイレベルの場合、論理回路４４は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、ハイレベルの論理信号を出力する。論理回路４４から出力されたハイレベルの論理信号は論理回路４６で反転されて、ロウレベル（アクティブ状態）のフラグ消去信号“／ＦＥ”が出力される。よって、この場合は、フラグ領域のフラグデータ“ＦＬＧ”がハイレベルからロウレベルに書き換えられる。
【００７８】
次に、図８〜図１１に示すタイミングチャートを用いて、本実施の形態にかかる半導体記憶装置１の動作について説明する。なお、以下では一例として、ブロック領域ＢＬＫ１の動作について説明するが、他のブロック領域ＢＬＫ２〜ＢＬＫｎの動作についても同様である。
【００７９】
まず、図８に示すタイミングチャートを用いて、本実施の形態にかかる半導体記憶装置１の読み出し動作について説明する。読み出し動作を開始する際は、タイミングｔ１において、半導体記憶装置１のフラグ領域Ｆ１（図１参照）に、アクティブ状態（ロウレベル）のフラグ読み出し信号“／ＦＲ”が供給される。これにより、フラグ領域Ｆ１に格納されているフラグデータが読み出される。図８に示す場合は、フラグ領域Ｆ１に格納されているフラグデータＦ１がロウレベルなので、ロウレベルのフラグデータ“ＦＬＧ”がバンク選択回路１４に供給される（図１参照）。
【００８０】
その後、タイミングｔ２において、バンク選択回路１４に、アクティブ状態（ロウレベル）のリードコマンド“／Ｒ”が供給されると、信号“／ＲＷ”がアクティブ状態（ロウレベル）になる。つまり、図６に示すバンク選択回路１４において、論理回路２１は、アクティブ状態のリードコマンド“／Ｒ”が供給されると、アクティブ状態（ハイレベル）の信号“ＲＷ”を出力する。このとき、論理回路２２は、アクティブ状態（ロウレベル）の信号“／ＲＷ”を出力する。
【００８１】
また、論理回路２５は、フラグデータ“ＦＬＧ”がロウレベルなので、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態になると、ハイレベルのバンク選択信号ＢＳ_Ａを出力する。一方、論理回路２７は、フラグデータ“ＦＬＧ”がロウレベルであり、論理回路２４の出力がハイレベルなので、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態になると、ロウレベルのバンク選択信号ＢＳ_Ｂを出力する。このような動作により、バンクＡ（１１）が選択される。その後、半導体記憶装置１は、選択されたバンクＡ（１１）の所定のアドレスのメモリセルに対して読み出し動作を実施する。
【００８２】
次に、図９に示すタイミングチャートを用いて、本実施の形態にかかる半導体記憶装置１の書き込み動作について説明する。書き込み動作を開始する際は、タイミングｔ１１において、半導体記憶装置１のフラグ領域Ｆ１（図１参照）に、アクティブ状態（ロウレベル）のフラグ読み出し信号“／ＦＲ”が供給される。これにより、半導体記憶装置１のフラグ領域Ｆ１に格納されているフラグデータが読み出される。図９に示す場合は、フラグ領域Ｆ１に格納されているフラグデータＦ１がロウレベルなので、ロウレベルのフラグデータ“ＦＬＧ”がバンク選択回路１４に供給される（図１参照）。
【００８３】
その後、タイミングｔ１２において、バンク選択回路１４に、アクティブ状態（ロウレベル）のライトコマンド“／Ｗ”が供給されると、信号“／ＲＷ”がアクティブ状態（ロウレベル）になる。つまり、図６に示すバンク選択回路１４において、論理回路２１は、アクティブ状態のライトコマンド“／Ｗ”が供給されると、アクティブ状態（ハイレベル）の信号“ＲＷ”を出力する。このとき、論理回路２２は、アクティブ状態（ロウレベル）の信号“／ＲＷ”を出力する。
【００８４】
また、論理回路２５は、フラグデータ“ＦＬＧ”がロウレベルなので、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態になると、ハイレベルのバンク選択信号ＢＳ_Ａを出力する。一方、論理回路２７は、フラグデータ“ＦＬＧ”がロウレベルであり、論理回路２４の出力がハイレベルなので、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態になると、ロウレベルのバンク選択信号ＢＳ_Ｂを出力する。このような動作により、バンクＡ（１１）が選択される。その後、半導体記憶装置１は、選択されたバンクＡ（１１）の所定のアドレスのメモリセルに対して書き込み動作を実施する。
【００８５】
次に、図１０に示すタイミングチャートを用いて、本実施の形態にかかる半導体記憶装置１のバンクＡ（１１）の消去動作について説明する。図４で説明したように、バンクＡ（１１）のデータが消去されるタイミングは、フラグ領域Ｆ１に格納されているフラグデータがハイレベルからロウレベルに遷移するタイミング、換言すると、選択するバンクがバンクＢ（１２）からバンクＡ（１１）に切り替わるタイミングである（例えば、図４の消去コマンド（１）、（３）、（５）参照）。よって、図１０に示すタイミングチャートでは、フラグ領域Ｆ１に初期値としてハイレベルのフラグデータが格納されている。
【００８６】
消去動作を開始する際、タイミングｔ２１において、半導体記憶装置１のフラグ領域Ｆ１（図１参照）に、アクティブ状態（ロウレベル）のフラグ読み出し信号“／ＦＲ”が供給される。これにより、半導体記憶装置１のフラグ領域Ｆ１に格納されているフラグデータが読み出される。図１０に示す場合は、フラグ領域Ｆ１に格納されているフラグデータＦ１がハイレベルなので、ハイレベルのフラグデータ“ＦＬＧ”がバンク選択回路１４およびフラグ書き換え回路１５に供給される（図１参照）。
【００８７】
その後、タイミングｔ２２において、バンク選択回路１４およびフラグ書き換え回路１５に、アクティブ状態（ロウレベル）の消去コマンド“／Ｅ”が供給されると、バンク選択回路１４は、ハイレベルのバンク選択信号ＢＳ_Ａおよびロウレベルのバンク選択信号ＢＳ_Ｂをそれぞれ出力する。
【００８８】
すなわち、図６に示すバンク選択回路１４において、論理回路２３は、消去コマンド“／Ｅ”がロウレベル（アクティブ状態）になると、ハイレベル（アクティブ状態）の信号“Ｅ”を出力する。また、論理回路２４は、フラグデータ“ＦＬＧ”がハイレベルなので、ロウレベルの信号を論理回路２６に出力する。論理回路２６は、論理回路２４の出力がロウレベルなので、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態になると、ハイレベルのバンク選択信号ＢＳ_Ａを出力する。一方、論理回路２８は、フラグデータ“ＦＬＧ”がハイレベルなので、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態になると、ロウレベルのバンク選択信号ＢＳ_Ｂを出力する。このような動作により、バンクＡ（１１）が選択される。
【００８９】
また、タイミングｔ２２において消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になった後、フラグ書き換え回路１５は、タイミングｔ２３において、アクティブ状態（ロウレベル）のプレ書き込み信号“／ＰＷ”を出力する。すなわち、図７に示すフラグ書き換え回路１５は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、このアクティブ状態（ロウレベル）の信号を遅延回路４１で所定の時間遅延させて、この遅延させた信号をプレ書き込み信号“／ＰＷ”として出力する。
【００９０】
アクティブ状態のプレ書き込み信号“／ＰＷ”がバンクＡ（１１）に供給されると（図１参照）、バンクＡ（１１）はプレ書き込みを実施する。その後、プレ書き込みが終了した後のタイミングｔ２４において、バンクＡ（１１）は消去動作を実施する。これにより、バンクＡ（１１）のブロック領域ＢＬＫ１に格納されているデータが消去される。
【００９１】
また、図７に示すフラグ書き換え回路１５の論理回路４３は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、フラグデータ“ＦＬＧ”がハイレベルであるので、ロウレベルの論理信号を出力する。論理回路４３から出力されたロウレベルの論理信号は論理回路４５で反転されて、ハイレベル（非アクティブ状態）のフラグライト信号“／ＦＷ”が出力される。論理回路４４は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、フラグデータ“ＦＬＧ”がハイレベルであるので、ハイレベルの論理信号を出力する。論理回路４４から出力されたハイレベルの論理信号は論理回路４６で反転されて、ロウレベル（アクティブ状態）のフラグ消去信号“／ＦＥ”が出力される。よって、図１０に示すタイミングｔ２５において、ロウレベル（アクティブ状態）のフラグ消去信号“／ＦＥ”が出力される。
【００９２】
アクティブ状態のフラグ消去信号“／ＦＥ”がフラグ領域Ｆ１に供給されると、フラグ領域Ｆ１のフラグデータ“Ｆ１”がハイレベルからロウレベルに書き換えられる。
【００９３】
上述の動作により、選択されるバンクがバンクＢ（１２）からバンクＡ（１１）に切り替わり、また、バンクＡ（１１）のブロック領域Ｆ１のデータが消去される。
【００９４】
次に、図１１に示すタイミングチャートを用いて、本実施の形態にかかる半導体記憶装置１のバンクＢ（１２）の消去動作について説明する。図４で説明したように、バンクＢ（１２）のデータが消去されるタイミングは、フラグ領域Ｆ１に格納されているフラグデータがロウレベルからハイレベルに遷移するタイミング、換言すると、選択するバンクがバンクＡ（１１）からバンクＢ（１２）に切り替わるタイミングである（例えば、図４の消去コマンド（２）、（４）参照）。よって、図１１に示すタイミングチャートでは、フラグ領域Ｆ１に初期値としてロウレベルのフラグデータが格納されている。
【００９５】
消去動作を開始する際、タイミングｔ３１において、半導体記憶装置１のフラグ領域Ｆ１（図１参照）に、アクティブ状態（ロウレベル）のフラグ読み出し信号“／ＦＲ”が供給される。これにより、半導体記憶装置１のフラグ領域Ｆ１に格納されているフラグデータが読み出される。図１１に示す場合は、フラグ領域Ｆ１に格納されているフラグデータＦ１がロウレベルなので、ロウレベルのフラグデータ“ＦＬＧ”がバンク選択回路１４およびフラグ書き換え回路１５に供給される（図１参照）。
【００９６】
その後、タイミングｔ３２において、バンク選択回路１４およびフラグ書き換え回路１５に、アクティブ状態（ロウレベル）の消去コマンド“／Ｅ”が供給されると、バンク選択回路１４は、ロウレベルのバンク選択信号ＢＳ_Ａおよびハイレベルのバンク選択信号ＢＳ_Ｂをそれぞれ出力する。
【００９７】
すなわち、図６に示すバンク選択回路１４において、論理回路２３は、消去コマンド“／Ｅ”がロウレベル（アクティブ状態）になると、ハイレベル（アクティブ状態）の信号“Ｅ”を出力する。また、論理回路２４は、フラグデータ“ＦＬＧ”がロウレベルなので、ハイレベルの信号を論理回路２６に出力する。論理回路２６は、論理回路２４の出力がハイレベルなので、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態になると、ロウレベルのバンク選択信号ＢＳ_Ａを出力する。一方、論理回路２８は、フラグデータ“ＦＬＧ”がロウレベルなので、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態になると、ハイレベルのバンク選択信号ＢＳ_Ｂを出力する。このような動作により、バンクＢ（１２）が選択される。
【００９８】
また、タイミングｔ３２において消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になった後、フラグ書き換え回路１５は、タイミングｔ３３において、アクティブ状態（ロウレベル）のプレ書き込み信号“／ＰＷ”を出力する。すなわち、図７に示すフラグ書き換え回路１５は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、このアクティブ状態（ロウレベル）の信号を遅延回路４１で所定の時間遅延させて、この遅延させた信号をプレ書き込み信号“／ＰＷ”として出力する。
【００９９】
アクティブ状態のプレ書き込み信号“／ＰＷ”がバンクＢ（１２）に供給されると（図１参照）、バンクＢ（１２）はプレ書き込みを実施する。その後、プレ書き込みが終了した後のタイミングｔ３４において、バンクＢ（１２）は消去動作を実施する。これにより、バンクＢ（１２）のブロック領域ＢＬＫ１に格納されているデータが消去される。
【０１００】
また、図７に示すフラグ書き換え回路１５の論理回路４３は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、フラグデータ“ＦＬＧ”がロウレベルであるので、ハイレベルの論理信号を出力する。論理回路４３から出力されたハイレベルの論理信号は論理回路４５で反転されて、ロウレベル（アクティブ状態）のフラグライト信号“／ＦＷ”が出力される。一方、論理回路４４は、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、フラグデータ“ＦＬＧ”がロウレベルであり、論理回路４２の出力がハイレベルであるので、ロウレベルの論理信号を出力する。論理回路４４から出力されたロウレベルの論理信号は論理回路４６で反転されて、ハイレベル（非アクティブ状態）のフラグ消去信号“／ＦＥ”が出力される。
【０１０１】
つまり、フラグ書き換え回路１５は、図１１に示すタイミングｔ３３において、アクティブ状態のフラグライト信号“／ＦＷ”をフラグ領域Ｆ１に出力するので、フラグ領域Ｆ１のフラグデータ“Ｆ１”がロウレベルからハイレベルに書き換えられる。
【０１０２】
上述の動作により、選択されるバンクがバンクＡ（１１）からバンクＢ（１２）に切り替わり、また、バンクＢ（１２）のブロック領域Ｆ１のデータが消去される。
【０１０３】
上述の本実施の形態にかかる半導体記憶装置により、複雑な制御をすることなく半導体記憶装置の寿命を延ばすことができる。
【０１０４】
＜実施の形態２＞
次に、実施の形態２について説明する。
図１２は、実施の形態２にかかる半導体記憶装置の構成例を示すブロック図である。図１２に示すように、本実施の形態にかかる半導体記憶装置２は、バンクＡ（６１）、バンクＢ（６２）、フラグ領域６３、バンク選択回路６４、及びフラグ書き換え回路６５を備える。なお、以下では、バンクＡ（６１）、バンクＢ（６２）を、バンクＡ、バンクＢと記載する場合もある。
【０１０５】
本実施の形態にかかる半導体記憶装置２が備えるバンクＡ（６１）、バンクＢ（６２）、及びフラグ領域６３は、実施の形態１で説明した半導体記憶装置１（図１参照）が備えるバンクＡ（１１）、バンクＢ（１２）、及びフラグ領域１３と同様であるので説明を省略する。本実施の形態にかかる半導体記憶装置２では、実施の形態１で説明した半導体記憶装置１と比べて、バンク選択回路６４およびフラグ書き換え回路６５の構成が異なる。
【０１０６】
バンク選択回路６４は、消去コマンド“／Ｅ”が発行される度に、バンクＡ（６１）およびバンクＢ（６２）の選択を交互に切り替える。バンク選択回路６４は切替回路６７を備えており、バンクＡ（６１）およびバンクＢ（６２）の切り替えは、切替回路６７で制御される。バンク選択回路６４は、電源投入時に読み出されたフラグ領域Ｆ１〜Ｆｎのフラグデータ“ＦＬＧ”を初期値として切替回路６７にセットする。
【０１０７】
図１２に示す構成例では、バンクＡ（６１）およびバンクＢ（６２）の中から動作させるバンクを、ブロック領域単位で選択している。よって、バンク選択回路６４は、互いに対応するバンクＡ（６１）のブロック領域ＢＬＫ１〜ＢＬＫｎおよびバンクＢ（６２）のブロック領域ＢＬＫ１〜ＢＬＫｎのいずれか一方を選択するように構成されており、且つ、消去コマンド“／Ｅ”が発行される度に、選択するブロック領域ＢＬＫ１〜ＢＬＫｎを交互に切り替える。
【０１０８】
バンク選択回路６４には、リセット信号“ＲＳＴ”、リードコマンド“／Ｒ”、ライトコマンド“／Ｗ”、消去コマンド“／Ｅ”、及びフラグデータ“ＦＬＧ”が供給される。半導体記憶装置２に電源が投入されると、リセット信号“ＲＳＴ”がアクティブ状態になる。バンク選択回路６４は、アクティブ状態のリセット信号“ＲＳＴ”が供給されると、フラグ領域Ｆ１〜Ｆｎから読み出されたフラグデータ“ＦＬＧ”を初期値として切替回路６７にセットする。バンク選択回路６４は、セットされた初期値に応じて、バンクＡ（６１）およびバンクＢ（６２）のいずれか一方を選択する。
【０１０９】
バンクを選択する際、バンク選択回路６４は、選択する方のバンクにアクティブ状態のバンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。例えば、バンク選択回路６４は、バンクＡ（６１）を選択する際、バンクＡ（６１）にアクティブ状態のバンク選択信号ＢＳ_Ａを出力し、バンクＢ（６２）に非アクティブ状態のバンク選択信号ＢＳ_Ｂを出力する。また、バンク選択回路６４は、バンクＢ（６２）を選択する際、バンクＡ（６１）に非アクティブ状態のバンク選択信号ＢＳ_Ａを出力し、バンクＢ（６２）にアクティブ状態のバンク選択信号ＢＳ_Ｂを出力する。
【０１１０】
また、バンク選択回路６４は、リードコマンド“／Ｒ”が供給されると、読み出し動作を実施するバンク（バンクＡまたはバンクＢ）に対してアクティブ状態のバンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。これにより、読み出し動作を実施するバンクが選択される。半導体記憶装置２は、選択されたバンク（バンクＡまたはバンクＢ）の所定のアドレスのメモリセルに対して読み出し動作を実施する。
【０１１１】
また、バンク選択回路６４は、ライトコマンド“／Ｗ”が供給されると、書き込み動作を実施するバンク（バンクＡまたはバンクＢ）に対してアクティブ状態のバンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。これにより、書き込み動作を実施するバンクが選択される。半導体記憶装置２は、選択されたバンク（バンクＡまたはバンクＢ）の所定のアドレスのメモリセルに対して書き込み動作を実施する。
【０１１２】
また、バンク選択回路６４の切替回路６７は、消去コマンド“／Ｅ”が供給されると、選択するバンクを切り替える。その後、バンク選択回路６４は、切り替えた後のバンク（バンクＡまたはバンクＢ）に対してアクティブ状態のバンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。これにより、消去動作を実施するバンクが選択される。半導体記憶装置２は、選択されたバンク（バンクＡまたはバンクＢ）の所定のブロック領域のデータを消去する。切替回路６７は、次に消去コマンド“／Ｅ”が発行されるまで、選択されたバンクとして、切り替えた後のバンクを保持する。つまり、以降の読み出し／書き込み動作ではこのときに選択されたバンクが使用され、このバンクの使用は、次に消去コマンド“／Ｅ”が発行されるまで継続される。
【０１１３】
例えば、バンク選択回路６４は、ブロック領域ＢＬＫ１〜ＢＬＫｎ毎に設けられている。つまり、図１２に示す構成例では、ｎ個のブロック領域ＢＬＫ１〜ＢＬＫｎを備えるので、各々のブロック領域ＢＬＫ１〜ＢＬＫｎと対応するようにｎ個のバンク選択回路６４が設けられている。
【０１１４】
フラグ書き換え回路６５は、半導体記憶装置２の電源投入時に、フラグ領域Ｆ１〜Ｆｎにアクティブ状態の電源オン信号“ＶＯＮ”を供給する。各々のフラグ領域Ｆ１〜Ｆｎは、アクティブ状態の電源オン信号“ＶＯＮ”が供給されると、各々のフラグ領域Ｆ１〜Ｆｎに格納されているフラグデータ“ＦＬＧ”をバンク選択回路６４に出力する。
【０１１５】
また、フラグ書き換え回路６５は、半導体記憶装置２の電源遮断時に、フラグ領域Ｆ１〜Ｆｎに格納されているフラグデータを書き換える。具体的には、フラグ書き換え回路６５は、半導体記憶装置２の電源遮断時に、各々のフラグ領域Ｆ１〜Ｆｎにアクティブ状態の電源オフ信号“ＶＯＦＦ”およびバンク選択情報ＢＣ_Ｂを供給する。各々のフラグ領域Ｆ１〜Ｆｎは、アクティブ状態の電源オフ信号“ＶＯＦＦ”およびバンク選択情報ＢＣ_Ｂが供給されると、バンク選択情報ＢＣ_Ｂをフラグデータとしてフラグ領域Ｆ１〜Ｆｎに格納する。ここで、バンク選択情報ＢＣ_Ｂは、バンク選択回路６４から供給される情報であり、切替回路６７が電源遮断時に選択しているバンクに関する情報である。
【０１１６】
図１３は、フラグ書き換え回路６５の動作を説明するためのタイミングチャートである。以下では一例として、フラグ領域Ｆ１のフラグデータの読み出し、書き換え動作について説明するが、他のフラグ領域Ｆ２〜Ｆｎのフラグデータの読み出し、書き換え動作についても同様である。
【０１１７】
図１３に示すように、半導体記憶装置２に電源が投入されると、電源ＶＣＣがオン状態となる（タイミングｔ４１）。フラグ書き換え回路６５は、半導体記憶装置２に電源が投入されると、フラグ領域Ｆ１にハイレベルの電源オン信号“ＶＯＮ”を供給する（タイミングｔ４２）。図１３に示すように、フラグ領域Ｆ１にはロウレベルのフラグデータが格納されているので、フラグ領域Ｆ１は、ハイレベルの電源オン信号“ＶＯＮ”が供給されると、ロウレベルのフラグデータ“ＦＬＧ”をバンク選択回路６４に出力する。
【０１１８】
バンク選択回路６４は、フラグ領域Ｆ１から供給されたフラグデータ“ＦＬＧ”を初期値として切替回路６７にセットする。この場合は、フラグデータ“ＦＬＧ”がロウレベルであるので、バンク選択回路６４は、信号“ＢＣ_Ａ”をハイレベルにセットし、信号“ＢＣ_Ｂ”をロウレベルにセットする。ここで、信号“ＢＣ_Ａ”、“ＢＣ_Ｂ”はそれぞれ、バンク選択信号ＢＳ_Ａ、ＢＳ_Ｂに対応している。なお、バンク選択回路６４の詳細な構成については後述する。
【０１１９】
以降、バンク選択回路６４の切替回路６７は、消去コマンド“／Ｅ”が発行される度に、バンクＡ（６１）およびバンクＢ（６２）の選択を交互に切り替える。例えば、タイミングｔ４３では、信号“ＢＣ_Ａ”がロウレベル、信号“ＢＣ_Ｂ”がハイレベルになっている。この場合は、バンクＢ（６２）が選択されている。
【０１２０】
その後、半導体記憶装置２の電源遮断時であるタイミングｔ４４に、電源オフ信号“ＶＯＦＦ”がハイレベルになる。このとき、フラグ書き換え回路６５は、ハイレベルの電源オフ信号“ＶＯＦＦ”と共に、信号“ＢＣ_Ｂ”をバンク選択情報ＢＣ_Ｂとしてフラグ領域Ｆ１に供給する。フラグ領域Ｆ１は、アクティブ状態の電源オフ信号“ＶＯＦＦ”およびバンク選択情報ＢＣ_Ｂが供給されると、タイミングｔ４５において、バンク選択情報ＢＣ_Ｂをフラグデータとしてフラグ領域Ｆ１に格納する。つまりこの場合は、フラグ領域Ｆ１にハイレベルのフラグデータが書き込まれる。フラグ領域Ｆ１にフラグデータが書き込まれた後、半導体記憶装置２の電源ＶＣＣがオフ状態となる（タイミングｔ４６）。
【０１２１】
次に、本実施の形態にかかる半導体記憶装置２の動作について、図１４に示すフローチャートを用いて説明する。なお、以下では一例として、ブロック領域ＢＬＫ１のデータの読み出し／書き込み動作、及び消去動作について説明するが、他のブロック領域ＢＬＫ２〜ＢＬＫｎのデータの読み出し／書き込み動作、及び消去動作についても同様である。
【０１２２】
図１２に示す半導体記憶装置２に電源が投入されると、フラグ書き換え回路６５は、フラグ領域Ｆ１にアクティブ状態の電源オン信号“ＶＯＮ”を供給する。フラグ領域Ｆ１は、アクティブ状態の電源オン信号“ＶＯＮ”が供給されると、フラグ領域Ｆ１に格納されているフラグデータ“ＦＬＧ”をバンク選択回路６４に出力する（図１４のステップＳ２１）。
【０１２３】
また、半導体記憶装置２に電源が投入されると、バンク選択回路６４に供給されるリセット信号“ＲＳＴ”がアクティブ状態になる。バンク選択回路６４は、アクティブ状態のリセット信号“ＲＳＴ”が供給されると、フラグ領域Ｆ１から読み出されたフラグデータ“ＦＬＧ”を初期値として切替回路６７にセットする（ステップＳ２２）。
【０１２４】
その後、バンク選択回路６４は、バンク選択回路６４に供給されるコマンドが消去コマンド“／Ｅ”であるか否かを判定する（ステップＳ２３）。バンク選択回路６４に供給されるコマンドが消去コマンド“／Ｅ”でない場合（ステップＳ２３：Ｎｏ）、つまり、バンク選択回路６４に供給されるコマンドがリードコマンド“／Ｒ”またはライトコマンド“／Ｗ”である場合、バンク選択回路６４は、読み出し／書き込み動作を実施する（ステップＳ２４）。つまり、バンク選択回路６４は、読み出し／書き込み動作を実施するバンク（バンクＡまたはバンクＢ）に対してアクティブ状態のバンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。これにより、読み出し／書き込み動作を実施するバンクが選択される。半導体記憶装置２は、選択されたバンク（バンクＡまたはバンクＢ）のブロック領域ＢＬＫ１のメモリセルに対して読み出し／書き込み動作を実施する。
【０１２５】
一方、バンク選択回路６４に供給されるコマンドが消去コマンド“／Ｅ”である場合（ステップＳ２３：Ｙｅｓ）、バンク選択回路６４は、バンク切り替え動作と消去動作を実施する（ステップＳ２５）。すなわち、バンク選択回路６４の切替回路６７は、消去コマンド“／Ｅ”が供給されると、選択するバンクを切り替える。その後、バンク選択回路６４は、切り替えた後のバンク（バンクＡまたはバンクＢ）に対してアクティブ状態のバンク選択信号ＢＳ_Ａ、ＢＳ_Ｂを出力する。これにより、消去動作を実施するバンクが選択される。半導体記憶装置２は、選択されたバンク（バンクＡまたはバンクＢ）のブロック領域ＢＬＫ１のデータを消去する。切替回路６７は、次に消去コマンド“／Ｅ”が発行されるまで、当該選択されたバンクを選択されたバンクとして保持する。つまり、以降の読み出し／書き込み動作ではこのときに選択されたバンクが使用され、このバンクの使用は、次に消去コマンド“／Ｅ”が発行されるまで継続される。
【０１２６】
次に、フラグ書き換え回路６５は、半導体記憶装置２の電源が遮断されるか否かを判定する（ステップＳ２６）。半導体記憶装置２の電源が遮断されない場合（ステップＳ２６：Ｎｏ）、半導体記憶装置２はステップＳ２３〜ステップＳ２６の動作を繰り返す。このとき、バンク選択回路６４は、消去コマンド“／Ｅ”が発行される度に、バンクＡ（６１）およびバンクＢ（６２）の選択を交互に切り替える。
【０１２７】
一方、フラグ書き換え回路６５は、半導体記憶装置２の電源が遮断される場合（ステップＳ２６：Ｙｅｓ）、フラグ書き込み動作を実施する（ステップＳ２７）。すなわち、フラグ書き換え回路６５は、半導体記憶装置２の電源遮断時に、フラグ領域Ｆ１にアクティブ状態の電源オフ信号“ＶＯＦＦ”およびバンク選択情報ＢＣ_Ｂを供給する。フラグ領域Ｆ１は、アクティブ状態の電源オフ信号“ＶＯＦＦ”およびバンク選択情報ＢＣ_Ｂが供給されると、バンク選択情報ＢＣ_Ｂをフラグデータとしてフラグ領域Ｆ１に格納する。
【０１２８】
ここで、バンク選択情報ＢＣ_Ｂは、バンク選択回路６４から供給される情報であり、切替回路６７が電源遮断時に選択しているバンクに関する情報である。よって、次回、半導体記憶装置２に電源が投入された際、バンク選択回路６４は、前回の電源遮断時に選択していたバンクを選択することができる。
【０１２９】
上述したように、本実施の形態にかかる半導体記憶装置２においても、バンク選択回路６４は、消去コマンドが発行される度に、選択するバンクを交互に切り替えている。よって、複雑な制御をすることなく半導体記憶装置２の寿命を延ばすことができる。
【０１３０】
なお、上述の例では、正常動作時に電源オフシーケンスが開始して、電源オフ信号“ＶＯＦＦ”がハイレベルになる場合（図１３のタイミングｔ４４参照）を示した。しかし、本実施の形態では、瞬停など、不意に電源が落ちる異常動作時に電源オフ信号“ＶＯＦＦ”がハイレベルになるように構成してもよい。この場合も同様に、電源オフ信号“ＶＯＦＦ”がハイレベルになった後、フラグ領域Ｆ１にフラグデータが書き込まれる（図１３のタイミングｔ４５、図１４のステップＳ２７参照）。
【０１３１】
次に、バンク選択回路６４の具体的な回路構成について、図１５を用いて説明する。なお、図１５に示すバンク選択回路６４は一例であり、本実施の形態では、上述の動作を実現可能なバンク選択回路６４であればどのような回路を用いてもよい。
【０１３２】
図１５に示すバンク選択回路６４は、論理回路７１〜８８、及びラッチ回路９１、９２を備える。論理回路７１は反転入力を備えるＯＲ回路であり、一方の入力にリードコマンド“／Ｒ”が、他方の入力にライトコマンド“／Ｗ”が供給され、リードコマンド“／Ｒ”の反転信号とライトコマンド“／Ｗ”の反転信号との論理和を信号“ＲＷ”として出力する。論理回路７２はインバータ回路であり、論理回路７１から出力された信号“ＲＷ”を反転した信号“／ＲＷ”を出力する。論理回路７３は反転入力を備えるバッファ回路であり、供給された消去コマンド“／Ｅ”を反転した信号“Ｅ”を出力する。
【０１３３】
切替回路６７は、論理回路７４〜８４を用いて構成されている。論理回路７４はインバータ回路（以下、インバータ回路７４とも記載する）であり、論理回路７５〜８４はＮＡＮＤ回路（以下、ＮＡＮＤ回路７５〜８４とも記載する）である。
【０１３４】
ＮＡＮＤ回路７５は、リセット信号“ＲＳＴ”およびフラグデータ“ＦＬＧ”を入力し、これらの否定論理積を出力する。ＮＡＮＤ回路７６は、フラグデータ“ＦＬＧ”をインバータ回路７４で反転した信号、及びリセット信号“ＲＳＴ”を入力し、これらの否定論理積を出力する。ＮＡＮＤ回路７７は、ＮＡＮＤ回路８４の出力信号“ＢＣ_Ａ”、及び信号“Ｅ”を入力し、これらの否定論理積を出力する。ＮＡＮＤ回路７８は、ＮＡＮＤ回路８３の出力信号“ＢＣ_Ｂ”、及び信号“Ｅ”を入力し、これらの否定論理積を出力する。ＮＡＮＤ回路７９は、ＮＡＮＤ回路７５、７７、８０の出力信号を入力し、これらの否定論理積を出力する。ＮＡＮＤ回路８０は、ＮＡＮＤ回路７６、７８、７９の出力信号を入力し、これらの否定論理積を出力する。
【０１３５】
ＮＡＮＤ回路８１は、ＮＡＮＤ回路７９の出力信号“ＢＣ_ＡＤ”、及び消去コマンド“／Ｅ”を入力し、これらの否定論理積を出力する。ＮＡＮＤ回路８２は、ＮＡＮＤ回路８０の出力信号“ＢＣ_ＢＤ”、及び消去コマンド“／Ｅ”を入力し、これらの否定論理積を出力する。ＮＡＮＤ回路８３は、ＮＡＮＤ回路８１の出力信号、及びＮＡＮＤ回路８４の出力信号“ＢＣ_Ａ”を入力し、これらの否定論理積を出力する。ＮＡＮＤ回路８４は、ＮＡＮＤ回路８２の出力信号、及びＮＡＮＤ回路８３の出力信号“ＢＣ_Ｂ”を入力し、これらの否定論理積を出力する。
【０１３６】
図１５に示す切替回路６７では、消去コマンド“／Ｅ”が立ち下がり、信号“Ｅ”が立ち上がるタイミングで、信号“ＢＣ_ＡＤ”および信号“ＢＣ_ＢＤ”が反転する。また、消去コマンド“／Ｅ”が立ち上がり、信号“Ｅ”が立ち下がるタイミングで、信号“ＢＣ_Ａ”および信号“ＢＣ_Ｂ”が反転する。切替回路６７の詳細な動作については後述する。
【０１３７】
論理回路８５は反転入力を備えるバッファ回路であり、信号“／ＲＷ”と信号“ＲＷ”とに応じて、信号ＢＣ_Ｂを反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。論理回路８６は反転入力を備えるバッファ回路であり、信号“／Ｅ”と信号“Ｅ”とに応じて、信号ＢＣ_Ａを反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。論理回路８７は反転入力を備えるバッファ回路であり、信号“／ＲＷ”と信号“ＲＷ”とに応じて、信号ＢＣ_Ａを反転した信号を、バンク選択信号ＢＳ_Ｂとして出力する。論理回路８８は反転入力を備えるバッファ回路であり、信号“／Ｅ”と信号“Ｅ”とに応じて、信号ＢＣ_Ｂを反転した信号を、バンク選択信号ＢＳ_Ｂとして出力する。
【０１３８】
ラッチ回路９１は、論理回路８５、８６から出力されたバンク選択信号ＢＳ_Ａをラッチする回路である。ラッチ回路９２は、論理回路８７、８８から出力されたバンク選択信号ＢＳ_Ｂをラッチする回路である。
【０１３９】
図１５に示すバンク選択回路６４では、リードコマンド“／Ｒ”およびライトコマンド“／Ｗ”のいずれか一方がロウレベル（アクティブ状態）のときに、論理回路７１からハイレベル（アクティブ状態）の信号“ＲＷ”が出力される。このとき、論理回路７２は、ロウレベル（アクティブ状態）の信号“／ＲＷ”を出力する。また、消去コマンド“／Ｅ”がロウレベル（アクティブ状態）のときに、論理回路７３からハイレベル（アクティブ状態）の信号“Ｅ”が出力される。
【０１４０】
論理回路８５は、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態のときに、信号“ＢＣ_Ｂ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。一方、論理回路８７は、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態のときに、信号“ＢＣ_Ａ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ｂとして出力する。
【０１４１】
論理回路８６は、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態のときに、信号“ＢＣ_Ａ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。一方、論理回路８８は、消去コマンド“／Ｅ”および信号“Ｅ”がアクティブ状態のときに、信号“ＢＣ_Ｂ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ｂとして出力する。
【０１４２】
ここで、信号“ＢＣ_Ａ”および信号“ＢＣ_Ｂ”は、一方がロウレベルのときに他方がハイレベルとなるので、バンク選択信号ＢＳ_Ａおよびバンク選択信号ＢＳ_Ｂは、一方がロウレベルのときに他方がハイレベルとなる。よって、バンクＡ及びバンクＢのうちのいずれか一方が選択される。
【０１４３】
次に、図１５に示すバンク選択回路６４の動作について、図１６に示すタイミングチャートを用いて説明する。なお、以下では一例として、ブロック領域ＢＬＫ１に対応したバンク選択回路の動作について説明するが、他のブロック領域ＢＬＫ２〜ＢＬＫｎに対応したバンク選択回路の動作についても同様である。
【０１４４】
半導体記憶装置２に電源が投入されると、フラグ領域Ｆ１にハイレベルの電源オン信号“ＶＯＮ”が供給される（タイミングｔ５１）。図１６に示すように、フラグ領域Ｆ１にはロウレベルのフラグデータが格納されているので、フラグ領域Ｆ１は、ハイレベルの電源オン信号“ＶＯＮ”が供給されると、ロウレベルのフラグデータ“ＦＬＧ”をバンク選択回路６４に出力する。また、半導体記憶装置２に電源が投入されると、リセット信号“ＲＳＴ”がハイレベルになる。
【０１４５】
よって、図１５に示す切替回路６７のＮＡＮＤ回路７５には、ハイレベルのリセット信号“ＲＳＴ”とロウレベルのフラグデータ“ＦＬＧ”とが供給される。よって、ＮＡＮＤ回路７５はハイレベルの信号を出力する。一方、ＮＡＮＤ回路７６には、ロウレベルのフラグデータ“ＦＬＧ”をインバータ回路７４で反転した信号（ハイレベルの信号）とハイレベルのリセット信号“ＲＳＴ”とが供給される。よって、ＮＡＮＤ回路７６はロウレベルの信号を出力する。
【０１４６】
また、消去コマンド“／Ｅ”がハイレベルであるので、信号“Ｅ”はロウレベルとなる。よって、信号“Ｅ”が供給されるＮＡＮＤ回路７７、７８は共にハイレベルの信号を出力する。ここで、ＮＡＮＤ回路７９、８０は３入力のＮＡＮＤ回路であり、３入力のうちの少なくとも２つの信号がハイレベルのときに、ロウレベルの信号を出力する。よって、ＮＡＮＤ回路７９には、ＮＡＮＤ回路７５からハイレベルの信号が、ＮＡＮＤ回路７７からハイレベルの信号が供給されるので、ＮＡＮＤ回路７９はロウレベルの信号“ＢＣ_ＡＤ”を出力する。一方、ＮＡＮＤ回路８０には、ＮＡＮＤ回路７６からロウレベルの信号が、ＮＡＮＤ回路７８からハイレベルの信号が、ＮＡＮＤ回路７９からロウレベルの信号がそれぞれ供給されるので、ＮＡＮＤ回路８０は、ハイレベルの信号“ＢＣ_ＢＤ”を出力する。
【０１４７】
また、ＮＡＮＤ回路８１には、ＮＡＮＤ回路７９からロウレベルの信号が供給されると共に、ハイレベルの消去コマンド“／Ｅ”が供給される。よって、ＮＡＮＤ回路８１はハイレベルの信号を出力する。一方、ＮＡＮＤ回路８２には、ＮＡＮＤ回路８０からハイレベルの信号が供給されると共に、ハイレベルの消去コマンド“／Ｅ”が供給される。よって、ＮＡＮＤ回路８２はロウレベルの信号を出力する。
【０１４８】
また、ＮＡＮＤ回路８４には、ＮＡＮＤ回路８２からロウレベルの信号が供給されるので、ＮＡＮＤ回路８４はハイレベルの信号“ＢＣ_Ａ”を出力する。一方、ＮＡＮＤ回路８３には、ＮＡＮＤ回路８１からハイレベルの信号が供給され、ＮＡＮＤ回路８４からハイレベルの信号“ＢＣ_Ａ”が供給されるので、ＮＡＮＤ回路８３はロウレベルの信号“ＢＣ_Ｂ”を出力する。
【０１４９】
その後、図１６に示すタイミングｔ５２において、消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、図１５に示す切替回路６７のＮＡＮＤ回路７７、７８にはハイレベルの信号“Ｅ”が供給される。
【０１５０】
このとき、ＮＡＮＤ回路７７にはハイレベルの信号“ＢＣ_Ａ”とハイレベルの信号“Ｅ”とが供給されるので、ＮＡＮＤ回路７７はロウレベルの信号を出力する。また、ＮＡＮＤ回路７８にはロウレベルの信号“ＢＣ_Ｂ”とハイレベルの信号“Ｅ”とが供給されるので、ＮＡＮＤ回路７８はハイレベルの信号を出力する。
【０１５１】
よって、ＮＡＮＤ回路７９には、ＮＡＮＤ回路７７からロウレベルの信号が供給されるので、ＮＡＮＤ回路７９はハイレベルの信号“ＢＣ_ＡＤ”を出力する。また、ＮＡＮＤ回路８０には、ＮＡＮＤ回路７８からハイレベルの信号が、ＮＡＮＤ回路７９からハイレベルの信号が供給されるので、ＮＡＮＤ回路８０はロウレベルの信号“ＢＣ_ＢＤ”を出力する。
【０１５２】
その後、図１６に示すようにタイミングｔ５３において消去コマンド“／Ｅ”が立ち上がると、図１５に示す切替回路６７のＮＡＮＤ回路８１、８２にはハイレベルの消去コマンド“／Ｅ”が供給される。このとき、ＮＡＮＤ回路８１には、ＮＡＮＤ回路７９からハイレベルの信号が供給されると共に、ハイレベルの消去コマンド“／Ｅ”が供給される。よって、ＮＡＮＤ回路８１はロウレベルの信号を出力する。一方、ＮＡＮＤ回路８２には、ＮＡＮＤ回路８０からロウレベルの信号が供給されると共に、ハイレベルの消去コマンド“／Ｅ”が供給される。よって、ＮＡＮＤ回路８２はハイレベルの信号を出力する。
【０１５３】
また、ＮＡＮＤ回路８３には、ＮＡＮＤ回路８１からロウレベルの信号が供給されるので、ＮＡＮＤ回路８３はハイレベルの信号“ＢＣ_Ｂ”を出力する。一方、ＮＡＮＤ回路８４には、ＮＡＮＤ回路８２からハイレベルの信号が供給され、ＮＡＮＤ回路８３からハイレベルの信号“ＢＣ_Ｂ”が供給されるので、ＮＡＮＤ回路８４はロウレベルの信号“ＢＣ_Ａ”を出力する。
【０１５４】
また、タイミングｔ５２において消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になると、論理回路８６は、信号“ＢＣ_Ａ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。一方、論理回路８８は、信号“ＢＣ_Ｂ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ｂとして出力する。よってこの場合は、バンク選択信号ＢＳ_Ａとしてロウレベルの信号が出力され、バンク選択信号ＢＳ_Ｂとしてハイレベルの信号が出力される。
【０１５５】
その後、タイミングｔ５４においてライトコマンド“／Ｗ”がアクティブ状態になると、信号“／ＲＷ”および信号“ＲＷ”がアクティブ状態となる。よって、論理回路８５は、信号“ＢＣ_Ｂ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ａとして出力する。一方、論理回路８７は、信号“ＢＣ_Ａ”の論理レベルを反転した信号を、バンク選択信号ＢＳ_Ｂとして出力する。つまりこの場合は、バンク選択信号ＢＳ_Ａとしてロウレベルの信号が出力され、バンク選択信号ＢＳ_Ｂとしてハイレベルの信号が出力される。
よって、バンクＢが選択される。半導体記憶装置２は、選択されたバンクＢの所定のアドレスのメモリセルに対して書き込み動作を実施する。
【０１５６】
なお、タイミングｔ５５において消去コマンド“／Ｅ”がアクティブ状態（ロウレベル）になった際の動作、及びタイミングｔ５６においてリードコマンド“／Ｒ”がアクティブ状態になった際の動作については、上述した場合と基本的に同様であるので重複した説明は省略する。
【０１５７】
上述の本実施の形態にかかる半導体記憶装置により、複雑な制御をすることなく半導体記憶装置の寿命を延ばすことができる。特に本実施の形態にかかる半導体記憶装置２では、電源投入時にフラグデータを切替回路６７にセットし、その後、切替回路６７においてバンクの切り替えを行っている。よって、実施の形態１で説明した半導体記憶装置１のように、毎回フラグ領域Ｆ１〜Ｆｎからフラグデータを読み出したり、書き換えたりする必要がないので、半導体記憶装置２の動作を高速化することができる。
【０１５８】
なお、上記実施の形態１、２では、バンクを２つ備える半導体記憶装置について説明したが、半導体記憶装置が備えるバンクの数は３つ以上であってもよい。例えばバンクを３つ設けた場合は、消去コマンドが発行される度に３つのバンクを順番に切り替えるように構成してもよい。また、例えばバンクを４つ設けた場合は、２つのバンクを１組として、合計２組のバンク群を形成し、各々のバンク群においてそれぞれ、消去コマンドが発行される度に２つのバンクを順番に切り替えてもよい。
【０１５９】
また、上記実施の形態１、２にかかる半導体記憶装置１、２は、当該半導体記憶装置１、２の動作モードを切り替えるモード切替回路を更に備えていてもよい。例えば、半導体記憶装置１、２を構成する際に、動作モードとして第１のモードと第２のモードとを設定し、当該第１及び第２のモードを、モード切替回路を用いて切り替えることができるように構成してもよい。
【０１６０】
ここで、第１のモードは、バンク選択回路１４、６４（図１、図１２参照）を用いて、バンクＡおよびバンクＢのいずれか一方を選択し、バンクＡおよびバンクＢのいずれか一方にデータを格納可能なモードである。すなわち、上述の実施の形態１、２で説明した動作を実施可能なモードである。第１のモードでは、バンクＡおよびバンクＢを交互に動作させているので、半導体記憶装置全体としての書き換え回数を実質的に２倍にすることができ、半導体記憶装置の寿命を延ばすことができる。
【０１６１】
一方、第２のモードは、バンクＡおよびバンクＢの両方にデータを格納可能なモードであり、バンクＡおよびバンクＢの両方が共に独立して動作可能な状態となっている。つまり、第２のモードでは、バンクＡおよびバンクＢの各々異なるアドレスに対し、異なるデータを格納することができる。第２のモードでは、半導体記憶装置の寿命が第１のモードと比べて半分になるが、バンクＡおよびバンクＢの両方を同時に記憶領域として用いることができるので、半導体記憶装置の記憶容量を第１のモードに比べて２倍にすることができる。
【０１６２】
例えば、半導体記憶装置は、ユーザの希望に応じて第１のモードと第２のモードを切り替えることができる。つまり、半導体記憶装置の寿命（書き換え回数）を優先させる場合、ユーザは半導体記憶装置の動作モードとして第１のモードを設定すれば良い。一方、半導体記憶装置の記憶容量を優先させる場合、ユーザは半導体記憶装置の動作モードとして第２のモードを設定すれば良い。
【０１６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１６４】
１、２  半導体記憶装置
１１、１２、６１、６２  バンク
１３、６３  フラグ領域
１４、６４  バンク選択回路
１５、６５  フラグ書き換え回路
【図１】
2019029048.tif 000003
【図２】
2019029048.tif 000004
【図３】
2019029048.tif 000005
【図４】
2019029048.tif 000006
【図５】
2019029048.tif 000007
【図６】
2019029048.tif 000008
【図７】
2019029048.tif 000009
【図８】
2019029048.tif 000010
【図９】
2019029048.tif 000011
【図１０】
2019029048.tif 000012
【図１１】
2019029048.tif 000013
【図１２】
2019029048.tif 000014
【図１３】
2019029048.tif 000015
【図１４】
2019029048.tif 000016
【図１５】
2019029048.tif 000017
【図１６】
2019029048.tif 000018