(57)【要約】【課題】封止樹脂におけるボイド発生を抑制した半導体パッケージを得ること。【解決手段】配線基板５に半導体素子１を実装した半導体パッケージであって、配線基板と半導体素子との間の隙間に配置されて配線基板と半導体素子との間を導通接続する導電性部材９と、導電性部材の少なくとも一部を覆うコーティング層８と、隙間に充填される封止樹脂６とを備える。そして、コーティング層は、コーティング層がない場合と比較して、導電性部材に対する封止樹脂の接触角と半導体素子に対する封止樹脂の接触角との差、及び、導電性部材に対する封止樹脂の接触角と配線基板に対する封止樹脂の接触角との差を少なくする樹脂材料によって構成されている。【選択図】図５
2019021668.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に半導体素子を実装した半導体パッケージであって、
前記配線基板と前記半導体素子との間の隙間に配置されて前記配線基板と前記半導体素子との間を導通接続する導電性部材と、
前記導電性部材の少なくとも一部を覆うコーティング層と、
前記隙間に充填される封止樹脂と、を備え、
前記コーティング層は、該コーティング層がない場合と比較して、前記導電性部材に対する前記封止樹脂の接触角と前記半導体素子に対する前記封止樹脂の接触角との差、及び、前記導電性部材に対する前記封止樹脂の接触角と前記配線基板に対する前記封止樹脂の接触角との差を少なくする樹脂材料によって構成されていることを特徴とする半導体パッケージ。
【請求項２】
前記導電性部材は、前記配線基板の電極と、前記半導体素子の電極と、を有し、
前記コーティング層は、前記配線基板の電極と前記半導体素子の電極の少なくとも一方でかつ少なくとも一部を覆うことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記導電性部材は、前記配線基板と前記半導体素子との間を導通接続する導電性バンプを有し、
前記コーティング層は、前記導電性バンプの少なくとも一部を覆うことを特徴とする請求項１又は請求項２に記載の半導体パッケージ。
【請求項４】
前記導電性部材は、前記配線基板の電極と前記半導体素子の電極の少なくとも一方から突出するピラーを有し、
前記コーティング層は、前記ピラーの少なくとも一部を覆うことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体パッケージ。
【請求項５】
前記コーティング層は、前記配線基板に対する前記半導体素子の対向面と、前記半導体素子に対する前記配線基板の対向面の少なくとも一方でかつ少なくとも一部に設けられていることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体パッケージ。
【請求項６】
前記導電性部材は、前記配線基板と前記半導体素子との間を導通接続するはんだを有し、
該はんだは、前記樹脂材料を含むはんだペーストのはんだ付けにより構成され、
前記コーティング層は、前記はんだ付けによって前記はんだの表面に析出した前記樹脂材料により形成されていることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体パッケージ。
【請求項７】
配線基板に半導体素子を実装する半導体パッケージの製造方法であって、
前記配線基板と前記半導体素子との間の隙間に配置されている導電性部材により前記配線基板と前記半導体素子との間を導通接続する工程と、
前記導電性部材の少なくとも一部にコーティング層を形成する工程と、
前記隙間に封止樹脂を充填する工程と、
を含むことを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板上に導電性材料を介して半導体素子を搭載し、配線基板と半導体素子の隙間に封止樹脂材料を充填させる半導体パッケージの構造に関するものである。
【背景技術】
【０００２】
２１世紀突入以降の高度情報化社会では、データの保存量増大、データの処理手法の高度化、データの通信技術高速化などに代表される情報通信技術が発達し続けており、半導体素子を搭載したエレクトロニクス機器については、小型化、軽量化への要求が高まっている。それを実現するため、半導体パッケージに関しては、半導体素子の高集積化及び高密度化への要求が高まっている。
【０００３】
そのため、半導体パッケージの配線基板に関しては、配線層の多層化、配線ピッチや多層化した場合の層間隔の狭小化、絶縁層に加工が容易な有機材料を使用することなどへの要求が高い。また、半導体素子に関しても、同様に、隣接する半導体素子のピッチ間隔の狭小化などが要求されている。
【０００４】
配線基板に半導体素子を実装する際には、半導体素子の配線数増加やサイズの小型化に伴い、微小スケールでの高精度な半導体素子固定技術及び配線接合技術が必須となっている。ゆえに、面での接続により高密度配線に有利なフリップチップ実装が広く採用されている。
【０００５】
しかしながら、電極を介して接合される配線基板と半導体素子は熱膨張率に差があり、接合面の温度変化により変形が起こりやすい。変形により生じる接合面近傍の応力は、接合点である電極部分に集中しやすく、破断を招く恐れがある。
【０００６】
このような破断の防止や、半導体パッケージへの物理的衝撃の緩和のため、接合面に掛かる応力を吸収する働きを持った熱硬化性樹脂材料が、半導体素子下面と基板上面の隙間の封止のために採用されている。この樹脂材料による封止工程は、むき出しとなった接合配線を粉塵や空気酸化から防ぎ、機器の信頼性向上、延命の効果がある。
【０００７】
樹脂材料の封止工程に関して、半導体素子と配線基板を接合した後に、両者間の数十μｍの隙間に、液体状の樹脂材料を充填させるＣＵＦ（Ｃａｐｉｌｌａｒｙ  ＵｎｄｅｒＦｉｌｌ、キャピラリーアンダーフィル）工法が主流となっている。
【０００８】
一般的なＣＵＦ工法では、電極同士を接合しながら半導体素子を配線基板に実装した後、半導体素子の端部付近に封止樹脂をディスペンサから滴下する方法が用いられている。図１に示すように、滴下された封止樹脂６は、毛細管現象により、半導体素子１と配線基板５の隙間を充填する。充填後、加熱処理を施し、封止樹脂６を硬化させることで封止を完了し、図２にあるような目的とする半導体パッケージ構造を得る。
【０００９】
ＣＵＦ工法は、配線基板５及び半導体素子１の表面状態（材料の種類、凹凸）や、封止樹脂６の材料成分構成を制御することによって、半導体素子１と配線基板５の隙間寸法や、電極２及び電極４の配置が異なる、例えば、図３にあるピラー７の寸法が大きい場合などでも用いられている。
【００１０】
しかしながら、封止樹脂の充填においては、場合によってボイド（気泡）が発生することが問題となっており、解決のための方法が模索されている。特許文献１には、ボイド発生の抑制のための解決手段として、「セラミック積層基板の一面は、該基板を構成する材質よりも樹脂の接触角の小さいポリイミド系樹脂等の材質からなる被覆膜にて被覆されており、この被覆膜と電子部品との間においてバンプの間にはアンダーフィル樹脂が充填されている。そして、被覆膜における樹脂の接触角に対する電子部品における樹脂の接触角の比が１よりも大きくなっている。」と記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００３−３３２３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１には、封止樹脂の充填時におけるボイド発生を抑制するための手段が記載されている。まず、特許文献１にあるボイド発生のメカニズムとしては、次に挙げる内容が示されている。すなわち、上面が半導体素子、下面が配線基板の隙間に封止樹脂が流れ込む際に、封止樹脂は下面よりも上面にて速く流れる。先に進行する上面側の封止樹脂がバンプに衝突すると、空気を巻き込み、微細なボイドが発生する。このようなメカニズムで発生するボイドの抑制のため、特許文献１では、上下面での封止樹脂の流れの速さを制御する目的で、配線基板に、封止樹脂に対する接触角を変更できる被覆膜を設けることが記載されている。
【００１３】
しかし、バンプなどの導電性材料表面の濡れ性を制御しなければ、気泡発生の抑制に十分な効果が得られない。図４にある封止樹脂６の充填状態を示す上からの断面図では、半導体素子１と配線基板５の隙間において、水平方向での濡れの進行度の違いがボイド１１発生の要因となることが記されている。ここで、図４では（ａ）、（ｂ）、（ｃ）、（ｄ）の順に、封止樹脂６の充填時の経過を示している。封止樹脂６が導電性材料９に対して濡れにくい条件において、封止樹脂６の流れが導電性材料９の並列する箇所に到達すると、導電性材料９の無い領域の流れが速く進行する。封止樹脂６が導電性材料９の周囲を濡らす前に、バンプの無い領域の流れに沿った封止樹脂６同士がマージすると、導電性材料９周囲の空気が排出されなくなり、ボイド１１が発生する。
【００１４】
本発明の目的は、上記を含む、封止樹脂におけるボイド発生を抑制した半導体パッケージの提供である。
【課題を解決するための手段】
【００１５】
上記課題を達成する手段は、
配線基板に半導体素子を実装した半導体パッケージであって、
前記配線基板と前記半導体素子との間の隙間に配置されて前記配線基板と前記半導体素子との間を導通接続する導電性部材と、
前記導電性部材の少なくとも一部を覆うコーティング層と、
前記隙間に充填される封止樹脂と、を備え、
前記コーティング層は、該コーティング層がない場合と比較して、前記導電性部材に対する前記封止樹脂の接触角と前記半導体素子に対する前記封止樹脂の接触角との差、及び、前記導電性部材に対する前記封止樹脂の接触角と前記配線基板に対する前記封止樹脂の接触角との差を少なくする樹脂材料によって構成されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、封止樹脂のボイド発生を抑制した半導体パッケージを提供することができる。本発明に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１７】
【図１】従来の半導体パッケージの封止樹脂充填状態を示す断面図。
【図２】従来の半導体パッケージの断面図。
【図３】大きなピラーを用いた従来の半導体パッケージの断面図。
【図４】封止樹脂の流れにおいて水平方向の速度差が生じることによってボイドが発生することを示す封止樹脂充填状態の上からの断面図。
【図５】導電性材料及び半導体素子及び配線基板へのコーティング層の設置を行った本発明の半導体パッケージの断面図。
【図６】コーティング剤塗布の一方法として封止樹脂の充填状態を示す半導体パッケージの断面図。
【図７】コーティング剤塗布の一方法として封止樹脂の充填後の構造を示す半導体パッケージの断面図。
【図８】導電性材料の電極を主とした一部にコーティング層の設置を行った本発明の半導体パッケージの断面図。
【図９】導電性材料のピラーを主とした一部にコーティング層の設置を行った本発明の半導体パッケージの断面図。
【図１０】導電性材料のバンプを主とした一部にコーティング層の設置を行った本発明の半導体パッケージの断面図。
【図１１】導電性材料の大部分にコーティング層の設置を行った本発明の半導体パッケージの断面図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について記す。尚、使用する半導体素子１や配線基板５、封止樹脂６、電極２及び電極４及びバンプ（導電性バンプ）３及びピラー７といった導電性材料９、コーティング層８、ダミー半導体素子１２の材質、配置、寸法、形成方法や手順などは、以下の実施形態に示すものに限定されるものではない。
【００１９】
（実施形態１）
以下に、本発明の実施形態１を図５、図６、図７に沿って説明する。
図５は、本実施形態である半導体パッケージの構成を示した断面図である。半導体パッケージは、半導体素子１と配線基板５が接合されており、半導体素子１と配線基板５との間の隙間に導電性材料（導電性部材）９が配置されている。導電性材料９は、配線基板と半導体素子との間を導通接続している。そして、導電性材料９の少なくとも一部がコーティング層８で覆われている。本実施形態では、半導体素子１と封止樹脂６の間と、配線基板５と封止樹脂６の間と、導電性材料９と封止樹脂６の間に、コーティング層８が設置されている。
【００２０】
半導体素子１に関して、接合時に配線基板５に対する面は、シリコン窒化膜等の保護層やポリイミド系樹脂等からなる樹脂層にて被覆されている。また、それらの層を縦断するように銅等の金属からなる配線が設けられており、一部の箇所では電極２が露わとなっている。
【００２１】
また、配線基板５は、銅やアルミナ、タングステン、モリブデンに代表される金属含有層を持つ多層構造を有している。接合時に半導体素子１に対する面は、ガラス系材料表面、シリコン窒化膜、あるいはポリイミド系樹脂等からなる樹脂層にて構成されている。また、一部の箇所では電極４が露わとなっている。
【００２２】
また、導電性材料９は、電極２と、電極４と、バンプ３といった導電性部材を含んでいる。バンプ３は、一般的なＣＵＦ工法で用いられるはんだ材料を示しているが、はんだ以外の銅や金といった他の導電性金属材料でも良い。
【００２３】
封止樹脂６は、例えば、ビスフェノール系に代表されるエポキシと、イミダゾール系やアミン系に代表される硬化剤と、球状の無機フィラーと、を含む熱硬化性の樹脂材料により構成される。また、コーティング層８は、例えば、エポキシを主とした硬化性の樹脂材料により構成される。
コーティング層８は、コーティング層８がない場合と比較して、導電性材料９に対する封止樹脂６の接触角と半導体素子１に対する封止樹脂６の接触角との差、及び、導電性材料９に対する封止樹脂６の接触角と配線基板５に対する封止樹脂６の接触角との差を少なくする樹脂材料によって構成される。
【００２４】
図５に示す半導体パッケージが示す効果として、配線基板５に対する半導体素子１の対向面と、半導体素子１に対する配線基板５の対向面と、導電性材料９がコーティング層８で覆われているために、封止樹脂６が各部材（半導体素子１、配線基板５、導電性材料９）に示す接触角が同等になる。従って、封止樹脂６を充填する際に、半導体素子１と、配線基板５と、導電性材料９の各部材において、封止樹脂６の流れに速度差が生じにくくなり、図４に示すボイド１１の発生が抑制される。
【００２５】
この効果を得るには、封止樹脂６が半導体素子１と、配線基板５と、導電性材料９に示す接触角が、必ずしも同等である必要はなく、コーティング層８が無い場合に比べ、差が少なくなれば良い。すなわち、コーティング層８の形成されていない導電性材料９に対する樹脂材料の接触角よりも、コーティング層８によって覆われた導電性材料９に対する樹脂材料の接触角の方が、配線基板５等の接触角との差が少なければよい。本実施形態の半導体パッケージとしては、コーティング層８によって、半導体素子１と、配線基板５と、導電性材料９の全体を覆う構成となっているが、半導体素子１と、配線基板５と、導電性材料９の一部を覆うのみでも良く、また、コーティング層８の材料または成分は、被覆箇所によってばらつきが生じてもよい。コーティング層８は、配線基板５の対向面と、半導体素子１の対向面の全体を覆う構成となっているが、少なくとも一方を覆う構成でもよい。
【００２６】
また、図５に示す半導体パッケージが示す別の効果として、封止樹脂６が導電性材料９に示す接触角を変えることにより、封止樹脂６が半導体素子１と配線基板５の隙間を充填する際の流れの制御性を高めることが可能となる。従って、封止樹脂６の流れを導電性材料９近傍にて留めることや、封止樹脂６の流れが導電性材料９近傍にて速まることや、封止樹脂６が、半導体素子１の実装されていない基板上領域に展延することを、半導体パッケージの設計にて組み合わせることにより防ぐことができる。
【００２７】
この効果により、次の問題の解決が可能となる。すなわち、半導体素子１などの複数の部品を配線基板５上に設置する半導体パッケージ設計において、封止樹脂６が半導体素子１の実装されていない基板上領域に展延する場合には、展延の余地としての寸法を確保しなければならず、半導体素子１の高集積化や高密度化の障害となっている、という問題の解決が可能となる。
【００２８】
以下に、上記に示した半導体パッケージを得るまでの工程の例を、一般的なＣＵＦ工法の手順に沿って説明する。
【００２９】
一般的なＣＵＦ工法の手順としては、先ず、半導体素子１に設置された複数の電極２と、配線基板５に設置された複数の電極４が、通電できるように接合を行う（接合工程）。接合の方法には、はんだを用いた蒸着法あるいは電気メッキ法がある。半導体素子１の電極２と配線基板５の電極４の片方、または両方に設けられているはんだ材料が、加熱溶融と冷却によって電極２と４を接合する。
【００３０】
このように電極２と４を接合した半導体素子１と配線基板５は、半導体素子１の対向面と配線基板５の対向面との間に所定の隙間を有する隙間構造を形成している。より具体的には、隙間構造の一部は、導電性材料９を介して、半導体素子１と配線基板５が接合している。
【００３１】
ＣＵＦ工法としては、接合の後に、この隙間構造の洗浄を行う（洗浄工程）。洗浄は、接合後にバンプ３の周囲にあるフラックス残渣の除去を目的としており、例えば、プラズマを用いた工法がある。また、洗浄不要のフラックスや、フラックスの無いバンプも存在し、それらを使用する場合などは、洗浄工程が不要となりうる。
【００３２】
本実施の形態では、次の工程で、液体状のコーティング材８ａを半導体素子１と配線基板５の隙間に流し、半導体素子１、配線基板５、導電性材料９の表面に塗布する工程を行う（塗布工程）。図６に一例を示す。半導体素子１の端部付近に、半導体素子１と配線基板５が形成する隙間構造に接するようコーティング材８ａを滴下し、毛細管現象を利用して半導体素子１と配線基板５の隙間にコーティング材８ａを充填する。
【００３３】
コーティング材８ａを、コーティング層８の形成に必要な分量のみ残し、余剰分を排出するためには、排出工程が必要となる。排出工程の一例を図７に示す。半導体素子１の一部に、半導体素子１よりもコーティング材８ａに対する接触角が同等か、それより小さいダミー半導体素子１２を隣接しておく。ダミー半導体素子１２が有ると、毛細管現象によって、コーティング材８ａは、半導体素子１、配線基板５、導電性材料９を濡らしながら、最終的にダミー半導体素子１２まで到達する。そして、コーティング材８ａは、半導体素子１の対向面と、配線基板５の対向面と、導電性材料９の表面を全体的に覆うように層状に残存する。
【００３４】
このとき、ダミー半導体素子１２としては、例えば、表面をポリイミド系樹脂等で覆ったシリコン系材料、あるいは、プラズマなどにより表面活性処理を行いコーティング材８ａに対する接触角を小さくした半導体部材がある。
【００３５】
その後、熱などによるコーティング材の硬化処理を行い、ダミー半導体素子１２と配線基板５が形成する隙間構造に、コーティング材８ａを固定する。固定後、ダミー半導体素子１２と硬化したコーティング材を、切除面１３に沿って、マイクロカッターあるいはナノカッターにて切除する。最終的に、半導体素子１の対向面と、配線基板５の対向面と、導電性材料９の３部材にコーティング層８が設置された構造を得る。
【００３６】
マイクロカッターあるいはナノカッターを用いない、または使用を減らすダミー半導体素子１２と余剰コーティング材の除去方法としては、後に切除する面への事前処理がある。例えば、ダミー半導体素子１２と対する配線基板５に、シート状の部材を配置しておき、余剰コーティング材がシート部材の上に固定されるよう設計しておく。余剰コーティング材の固定後、シート部材を余剰コーティング材ごと切除する方法がある。シート部材としては、基板表面への接着性が低い、かつ、硬化後のコーティング材との接着性が高い材料が好ましく、樹脂材料、または、表面を樹脂材料にて覆った無機材料が考えられる。
【００３７】
ダミー半導体素子１２を用いない上記以外の余剰コーティング材の排出工程としては、いずれもコーティング材８ａの充填後でかつ硬化前において、スポイト等の吸い込み操作による除去方法、局所風を発生させた吹き飛ばしによる除去方法、繊維材料等を接触させた浸透による除去方法、パッケージ構造の移動、振動、回転などによるコーティング材の慣性を用いた除去方法が採用できる。
【００３８】
このようにしてコーティング層８を設けた後に、一般的なＣＵＦ工法と同様に、封止樹脂６の充填及び硬化を行う（封止工程）。充填の方法としては、半導体素子１の端部付近に、隙間構造に接するように、熱硬化前の液体状の封止樹脂６を滴下し、毛細管現象によって封止樹脂６の流れを起こす。封止樹脂６が充填された後、封止樹脂６の熱硬化を行う。使用する封止樹脂６に応じて、硬化時間や硬化温度といった熱硬化工程の条件は異なる。封止樹脂６の熱硬化により封止工程が完了し、図５に示すコーティング層８が設けられた半導体パッケージを得る。
【００３９】
また、コーティング材８ａに気体状の材料を用いる方法でも、図５に示す半導体パッケージが得られる。この場合、例えば、蒸着による方法があり、この場合のコーティング材としては、窒化シリコンなどの無機材料、また、ポリイミド、ポリアミドなどの樹脂材料がある。封止樹脂６との馴染みの良さから、これらの材料の中では、配線基板５または半導体素子１の表面層に多用されるポリイミドなどの樹脂材料が望ましい。
【００４０】
樹脂材料であるポリイミドの蒸着としては、薄膜作製用途等に用いられる全方向蒸着重合法が適用できる。これは、過熱した真空チャンバ内に、コーティング前の半導体パッケージを配置し、チャンバに過熱したモノマーを封入することで、気化したモノマーが半導体パッケージ表面に付着し、膜を形成するものである。過熱封入するモノマーとしては、無水ピロメリット酸、オキシジアニリンなどが用いられる。
【００４１】
コーティング材を塗布する半導体素子１と配線基板５の隙間面、及び導電性材料９の表面以外を蒸着前に覆うことで、目的の各面に限ってコーティング層８を設けることができる。このようにしてコーティング層８を設けた後に、封止工程を行い、図５のような半導体パッケージが得られる。
【００４２】
（実施形態２）
以下に、本発明の実施形態２を図８、図９、図１０を用いて説明する。
図８、図９、図１０に示した半導体パッケージは、実施形態１に記載した半導体素子１、配線基板５、封止樹脂６、電極２及び４、バンプ３、コーティング層８と同様の部材からなる。実施形態２は、これらの図に示されるように、電極２及び４、バンプ３などの導電性材料９の一部が、コーティング層８によって覆われているものである。また、このとき、図９のように、ピラー７が設置されるなど、異なる配置の導電性材料９でもよい。
【００４３】
このうち、特に図８は、導電性材料９のうちの電極４と封止樹脂６の間にコーティング層８を設けた場合の半導体パッケージである。この場合、コーティング層８を設ける電極は、半導体素子１側の電極２と、配線基板５側の電極４のいずれか一方、またはその両方でも良い。また、コーティング層８は、電極２または電極４の一部を被覆するのみでも良い。
【００４４】
また、図９は、半導体素子１と配線基板５の隙間にピラー７があり、導電性材料９のうちのピラー７と封止樹脂６の間にコーティング層８を設けた場合の半導体パッケージである。ピラー７は、配線基板５の電極と半導体素子１の電極の少なくとも一方から突出する構成を有する。また、コーティング層８は、ピラー７の表面全体を被覆しているが、ピラー７の一部を被覆するのみでも良い。例えば、ピラー７の表面のうち、半導体素子１と配線基板５の隙間に封止樹脂６が流し込まれる方向の上流側のみ、あるいは、下流側のみに設けてもよい。これにより、ピラー７の下流側に積極的に封止樹脂６を流し込ませることができ、かかる位置におけるボイドの発生を効果的に抑制できる。
【００４５】
また、図１０は、導電性材料９のうちのバンプ３と封止樹脂６の間にコーティング層８を設けた場合の半導体パッケージである。また、コーティング層８は、バンプ３の表面全体を被覆しているが、バンプ３の一部を被覆するのみでも良い。例えば、バンプ３の表面のうち、半導体素子１と配線基板５の隙間に封止樹脂６が流し込まれる方向の上流側のみ、あるいは、下流側のみに設けてもよい。これにより、バンプ３の下流側に積極的に封止樹脂６を流し込ませることができ、かかる位置におけるボイドの発生を効果的に抑制できる。
【００４６】
図８、図９、図１０に示す半導体パッケージが示す効果は、実施形態１の記載と同様のものである。
【００４７】
以下に、上記に示した半導体パッケージを得るまでの工程の例を説明する。
図８または図９に示される半導体パッケージを得る方法としては、例えば、半導体素子１と配線基板５を接合する前に、半導体素子１や配線基板５にある電極２、電極４またはピラー７といった導電性材料９に対し、コーティング材を塗布する方法がある。この場合、液体または気体状のコーティング材の材料としては、実施形態１に記載のものが挙げられる。
【００４８】
液体状のコーティング材の塗布は、配置した半導体素子１や配線基板５の導電性材料９に、ディスペンサからコーティング材を滴下する方法で行うことができる。また、別の方法として、あらかじめコーティング材を付着させたブラシや針などの部材を用い、導電性材料９に塗布することができる。
【００４９】
また、気体状のコーティング材の塗布は、実施形態１と同様、全方向蒸着重合法などの蒸着を用いる方法がある。
【００５０】
上記のような塗布により、導電性材料９の一部または全部が覆われる。塗布後、接合を行った際に、導電性材料９が被覆されたことによって、半導体素子１と配線基板５の間の導電性が失われる場合は、コーティング材の部分排除が必要になる。
【００５１】
コーティング材の部分排除について、導電性材料９のコーティング材を、マイクロカッターあるいはナノカッターにて切除する方法がある。また、塗布工程前に、シート部材などの被覆物で接合面のみを覆い、塗布工程後に被覆物を除去することで、接合面へのコーティング材の塗布を防ぐ方法もある。
【００５２】
このようにしてコーティング層８を設けた後に、封止工程を行うことにより、図８または図９のような半導体パッケージが得られる。
【００５３】
図１０に示される半導体パッケージを得る方法としては、例えば、接合に用いるはんだペーストの成分を調整し、接合中にコーティング層８を設ける方法がある。はんだは、樹脂材料を含むはんだペーストのはんだ付けにより構成され、コーティング層８は、はんだ付けによってはんだの表面に析出した樹脂材料により形成される。
【００５４】
一般的に接合では、配線基板５の電極４などにはんだ材料を印刷配置し、リフローによりはんだ材料を熱溶融させる。溶融により、電極４とはんだが金属結合を形成し、硬化することで接合がなされている。図１０に示されるコーティング層８を得るには、樹脂材料を混合したはんだペーストを使用し、はんだの硬化時にはんだ表面に樹脂材料を析出させることで、コーティング層８とする。この場合、はんだペーストとしては、例えば、エポキシと、硬化剤を含んだ材料が用いられる。
【００５５】
このようにしてコーティング層８を設けた後に、封止工程を行うことにより、図１０のような半導体パッケージが得られる。
【００５６】
（実施形態３）
以下に、本発明の実施形態３を、図１１を用いて説明する。
図１１に示した半導体パッケージは、実施形態１および２に記載した半導体素子１と、配線基板５と、封止樹脂６と、電極２及び４と、バンプ３と、コーティング層８と同様の部材からなる。実施形態３は、図１１に示されるように、導電性材料９が全てコーティング層８によって覆われているものである。
【００５７】
図１１に示す半導体パッケージが示す効果は、実施形態１および２の記載と同様のものである。従って、封止樹脂６がコーティング層８で被覆された導電性材料９の各部分箇所に示す接触角が、必ずしも同等である必要はなく、コーティング層８が無い場合に比べ、半導体素子１、配線基板５、導電性材料９に示す接触角の差が少なくなれば良い。
【００５８】
ゆえに、本実施形態の半導体パッケージとしては、コーティング層８が、電極２と、電極４と、バンプ３と、ピラーを有する場合のピラー７とからなる導電性材料９の一部を覆うのみでも良く、また、コーティング層８の材料または成分は、被覆箇所によってばらつきが生じてもよい。
【００５９】
図１１に示す半導体パッケージを得る方法としては、例えば、実施形態２にあるはんだペーストによる接合箇所へのコーティング層８の設置と、電極２と、電極４またはピラー７へのコーティング層８の設置を併用する方法がある。この場合、それぞれの部位へのコーティング層８の設置方法は、実施形態２に記載のものと同様である。
【００６０】
コーティング層８を設けた後に、封止工程を行った際、図１１のような半導体パッケージが得られる。
【００６１】
以上、本発明の実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、前記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。さらに、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００６２】
１・・・半導体素子
２・・・電極
３・・・バンプ（導電性バンプ）
４・・・電極
５・・・配線基板
６・・・封止樹脂
７・・・ピラー
８・・・コーティング層
８ａ・・・コーティング材
９・・・導電性材料（導電性部材）
１０・・・封止樹脂の流れの向き
１１・・・ボイド
１２・・・ダミー半導体素子
１３・・・切除面
【図１】
2019021668.tif 000003
【図２】
2019021668.tif 000004
【図３】
2019021668.tif 000005
【図４】
2019021668.tif 000006
【図５】
2019021668.tif 000007
【図６】
2019021668.tif 000008
【図７】
2019021668.tif 000009
【図８】
2019021668.tif 000010
【図９】
2019021668.tif 000011
【図１０】
2019021668.tif 000012
【図１１】
2019021668.tif 000013