(57)【要約】【課題】  複数行に渡って参照画素が配された場合における、撮像装置の故障有無の判定の高速化に寄与する、参照画素からの信号を好適に読み出す回路について検討がなされていない。【解決手段】  複数行に渡って配され、属する行の位置を示すアドレス信号を成すための画素信号を出力する複数の参照画素と、複数行のそれぞれに対応して設けられ、各々が各行の有効画素と参照画素とを制御する制御信号を出力する複数の制御信号出力部を有する垂直走査回路を有する撮像装置である。【選択図】  図１
2019029694.tif 000002
【特許請求の範囲】
【請求項１】
各々が、入射光の光量に対応する信号を出力する、複数行および複数列に渡って配された複数の有効画素と、
前記複数行に渡って配され、属する行の位置を示すアドレス信号を成すための画素信号を出力する複数の参照画素と、
前記複数行のそれぞれに対応して設けられ、各々が各行の前記有効画素と前記参照画素とを制御する制御信号を出力する複数の制御信号出力部を有する垂直走査回路とを有することを特徴とする撮像装置。
【請求項２】
前記複数行のうちの１行と、前記複数の制御信号出力部の１つとを各々が有する複数の組によって、前記複数の制御信号出力部のそれぞれが、前記複数行のそれぞれに対応して配されていることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記複数行のうちの一部の複数行と、前記複数の制御信号出力部の１つとを各々が有する複数の組によって、前記複数の制御信号出力部のそれぞれが、前記複数行のそれぞれに対応して配されていることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記複数の参照画素のうち、１行に配された複数の参照画素において、
前記１行に配された複数の参照画素が含まれる複数の組のうちの一部の組に含まれる複数の参照画素の画素信号によって成されるアドレス信号が、前記複数の組で繰り返されるとによって、前記属する行の位置を示すアドレス信号が成されることを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記垂直走査回路が、デコーダであることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記デコーダは、走査する行を指示する情報を含む走査指示信号が入力されるとともに、前記走査指示信号に基づくデコーダ信号を前記複数の制御信号出力部に出力するアドレスデコーダ回路をさらに有し、
前記アドレス信号が、前記デコーダ信号の値に対応する値を有することを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記垂直走査回路が、シフトレジスタであることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項８】
前記複数の参照画素のうちの一部の参照画素に、第１の電圧を供給する第１電圧供給線が接続され、前記一部の参照画素は、前記第１の電圧に対応する信号を前記画素信号として出力し
前記複数の参照画素のうちの他の一部の参照画素に、第２の電圧を供給する第２電圧供給線が接続され、前記他の一部の参照画素は、前記第２の電圧に対応する信号を前記画素信号として出力することを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記第１の電圧に対応する信号と、前記第２の電圧に対応する信号とによって、前記アドレス信号が成されることを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記複数の参照画素の各々は、増幅トランジスタと、前記増幅トランジスタのゲートに接続されたリセットトランジスタと、一方のノードおよび前記増幅トランジスタに接続された他方のノードとを有する転送トランジスタとを有し、
前記一部の参照画素の各々の前記転送トランジスタの前記一方のノードに前記第１電圧供給線が接続され、
前記他の一部の参照画素の各々の前記転送トランジスタの前記一方のノードに前記第２電圧供給線が接続されていることを特徴とする請求項８または９に記載の撮像装置。
【請求項１１】
前記複数行のうちの一の行に含まれる複数の有効画素と複数の参照画素は、対応する前記制御信号出力部と共通の制御線によって接続されていることを特徴とする請求項１〜１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記複数の制御信号出力部の各々は、バッファ回路であることを特徴とする請求項１〜１１のいずれか１項に記載の撮像装置。
【請求項１３】
フレームごとに前記アドレス信号の信号値が変化することを特徴とする請求項１〜１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記複数の参照画素は半導体基板に形成され、
前記複数の参照画素の各々は、第１導電型の第１半導体領域と、前記第１導電型の浮遊拡散領域と、前記第１半導体領域と前記浮遊拡散領域との間に位置するとともに前記半導体基板の主面の上に設けられた転送ゲートとを有し、
前記複数の参照画素において、前記第１半導体領域の一部の領域が、コンタクトから電位が供給され、
前記第１半導体領域と前記主面との間であって、平面視における前記一部の領域と前記転送ゲートとの間の領域に形成された第２導電型の第２半導体領域がさらに設けられていることを特徴とする請求項１〜１３のいずれか１項に記載の撮像装置。
【請求項１５】
前記複数の参照画素が出力する前記画素信号と期待値とを比較し、前記複数の参照画素が出力する前記画素信号が前記期待値と異なる場合に、異常を通知する信号を生成する検出部を有することを特徴とする請求項１〜１４のいずれか１項に記載の撮像装置。
【請求項１６】
請求項１〜１５のいずれか１項に記載の撮像装置と、
前記撮像装置が出力する信号を用いて画像を生成する信号処理部とを有することを特徴とする撮像システム。
【請求項１７】
請求項１〜１４のいずれか１項に記載の撮像装置と、
前記複数の参照画素が出力する前記画素信号と期待値とを比較し、前記複数の参照画素が出力する前記画素信号が前記期待値と異なる場合に、異常を通知する信号を生成する検出部とを有することを特徴とする撮像システム。
【請求項１８】
移動体であって、
請求項１〜１５のいずれか１項に記載の撮像装置と、
前記撮像装置の前記有効画素から出力された前記画素信号に対して処理を行う処理装置と、
前記処理の結果に基づいて前記移動体を制御する制御手段とを有することを特徴とする移動体。
【請求項１９】
移動体であって、
請求項１〜１４のいずれか１項に記載の撮像装置と、
前記複数の参照画素が出力する前記画素信号と期待値とを比較し、前記複数の参照画素が出力する前記画素信号が前記期待値と異なる場合に、異常を通知する信号を生成する検出部とを有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、移動体に関する。
【背景技術】
【０００２】
特許文献１には、有効画素領域と非有効画素領域を含む撮像装置の故障検出について記載されている。
【０００３】
有効画素領域には、フォトダイオードを有する画素が配置され、各フォトダイオードに外部から光を入射させて光電変換により電気信号を生成する。非有効画素領域は、リファレンス領域と故障検出用パターン領域から形成されている。リファレンス領域には、遮光膜で覆われた画素が配置されており、リファレンス信号を生成する。故障検出用パターン領域には、フォトダイオード具備画素とフォトダイオード不備画素を特定の配列パターンで配置した故障検出用画素が配置されている。当該配列パターンに応じた信号をフレームごとに確認することによって、撮像装置の故障の有無を判定している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１８４２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１には、フォトダイオード具備画素とフォトダイオード不備画素を特定の配列パターンで配置した参照画素を複数行に渡って配した構成について開示していない。よって、複数行に渡って参照画素が配された場合における、撮像装置の故障有無の判定の高速化に寄与する、参照画素からの信号を好適に読み出す回路について検討がなされていない。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を鑑みて為されたものであり、一の態様は、各々が、入射光の光量に対応する信号を出力する、複数行および複数列に渡って配された複数の有効画素と、前記複数行に渡って配され、属する行の位置を示すアドレス信号を成すための画素信号を出力する複数の参照画素と、前記複数行のそれぞれに対応して設けられ、各々が各行の前記有効画素と前記参照画素とを制御する制御信号を出力する複数の制御信号出力部を有する垂直走査回路とを有することを特徴とする撮像装置である。
【発明の効果】
【０００７】
本発明により、複数行に渡って参照画素が配された場合における、撮像装置の故障の有無の判定の高速化に寄与する、参照画素からの信号を好適に読み出す回路を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】撮像装置の構成を示す図
【図２】撮像装置の駆動を示す図
【図３】画素の等価回路を示す図
【図４】画素の動作を示す図
【図５】アドレス信号を示す図
【図６】アドレス信号と期待値との比較のフローチャートを示す図
【図７】アドレス信号を示す図
【図８】アドレス信号を示す図
【図９】アドレス信号と期待値との比較のフローチャートを示す図
【図１０】各フレームにおけるアドレス信号を示す図
【図１１】各フレームにおけるアドレス信号を示す図
【図１２】撮像装置の構成を示す図
【図１３】撮像装置の駆動を示す図
【図１４】画素の等価回路を示す図
【図１５】画素の動作を示す図
【図１６】アドレス信号を示す図
【図１７】アドレス信号と期待値との比較のフローチャートを示す図
【図１８】アドレス信号を示す図
【図１９】アドレス信号と期待値との比較のフローチャートを示す図
【図２０】撮像装置の構成を示す図
【図２１】撮像装置の動作を示す図
【図２２】撮像装置の全体図
【図２３】画像取得用画素と故障検出用画素の等価回路図
【図２４】画素の動作を示した図
【図２５】画素の上面図
【図２６】光電変換部、転送トランジスタの上面図
【図２７】光電変換部、転送トランジスタの断面図
【図２８】光電変換部、転送トランジスタの上面図
【図２９】光電変換部、転送トランジスタの断面図
【図３０】光電変換部、転送トランジスタの製造工程を示した図
【図３１】光電変換部、転送トランジスタと、他のトランジスタが形成される活性領域の上面図
【図３２】光電変換部、転送トランジスタと、他のトランジスタが形成される活性領域の上面図
【図３３】撮像システムの全体図
【図３４】移動体の全体図
【図３５】移動体の制御フローを示す図
【発明を実施するための形態】
【０００９】
本発明に係る１つの実施形態は撮像装置である。撮像装置は行列を構成するように配された複数の画素を備える。複数の画素は、受光画素と参照画素とを含む。受光画素には外部からの光が入射する。受光画素は入射した光に応じた画素信号を出力する。参照画素は、アドレス信号を構成するための画素信号を出力する。
【００１０】
アドレス信号は、行または列の位置に関する情報を含む。少なくとも２つの行、あるいは、２つの列に対して、異なる信号値のアドレス信号が割り当てられる。１つのアドレス信号は、１つの参照画素からの画素信号、あるいは、複数の参照画素からの画素信号によって構成される。
【００１１】
１つのアドレス信号が１つの参照画素からの画素信号によって構成される実施例では、各行に少なくとも１つの参照画素が配される。異なる行の参照画素は、互いに異なるレベルの複数の画素信号を出力する。レベルは、画素信号の電流値や電圧値を意味する。参照画素の画素信号のレベルが、アドレス信号の信号値を表す。例えば、各行に１つの参照画素が配され、奇数行の参照画素がハイレベルの画素信号を出力し、偶数行の参照画素がローレベルの画素信号を出力する。これにより、撮像装置が偶数行の信号を読み出しているのか、奇数行の信号を読み出しているのかを判断することができる。あるいは、行ごとの参照画素が、属する行に固有のレベルの画素信号を出力する。撮像装置が４０００行の画素を含む場合、参照画素は４０００段階のレベルの画素信号を出力する。これにより、撮像装置がどの行の信号を読み出しているのかを判断することができる。
【００１２】
別の例では、１つの行に複数の参照画素が配される。この例では、１つのアドレス信号が複数の参照画素からの画素信号によって構成される。例えば、参照画素のそれぞれが、ハイレベルの画素信号またはローレベルの画素信号を出力する。Ｎ個の参照画素が配される場合、ハイレベルの画素信号とローレベルの画素信号との組み合わせにより、Ｎビットのデジタル信号として、アドレス信号が構成される。ハイレベルの画素信号が、各ビットの「１」に対応し、ローレベルの画素信号が、各ビットの「０」に対応する。この場合、デジタル信号の０と１との配列パターンが、アドレス信号の信号値を表す。１２個の参照画素を配することにより、４０９６行のそれぞれに固有の信号値を持つアドレス信号を生成することができる。なお、全ての行に対して固有のアドレス信号を生成しなくてもよい。４０９６行の画素に対して、各行に含まれる参照画素が１２個より少なくてもよい。この場合、同じ信号値のアドレス信号が複数の行に割り当てられる。
【００１３】
なお、上述のそれぞれの例において、各参照画素が、異なるレベルの少なくとも２つの画素信号を出力してもよい。あるいは、各参照画素が、１つのレベルの画素信号のみを出力するように構成されてもよい。また、以上の説明では、各行が参照画素を含む撮像装置を例に挙げたが、各列が参照画素を含む撮像装置については、明細書中の「行」を「列」に読み替えればよい。
【００１４】
本発明に係る１つの実施形態は撮像システムである。撮像システムは、撮像装置から出力された画素信号を処理して、画像信号を取得する信号処理部を備える。信号処理部は、さらに、撮像装置から出力されるアドレス信号を受けとり、撮像装置から画素信号が正常に出力されているかを判断する。アドレス信号は、前述の撮像装置の実施形態で説明したものと同じである。
【００１５】
１つの実施例では、信号処理部は、複数の行の画素信号が所定の順番で出力されているかを判断する。複数の行の画素信号の読み出しに伴って、順次出力される複数のアドレス信号が、予期した通りに変化するかを判断する。例えば、奇数行と偶数行に異なる信号値のアドレス信号が割り当てられている場合、当該異なる信号値のアドレス信号が交互に出力されているかを判定する。これにより、複数の行の画素信号が所定の順番で出力されているかを判断することができる。
【００１６】
あるいは、信号処理部は、指定した行の画素信号が適切に出力されているかを判断する。画素信号と共に出力されたアドレス信号の信号値が、指定した行に割り当てられた信号値に一致するかを判断する。これにより、所定の行の画素信号が正常に出力されているかを判断することができる。
【００１７】
本実施形態において、アドレス信号が予期した信号値を出力している間は、撮像装置が正常に動作している、あるいは、正常に信号を出力していると判断される。アドレス信号の信号値が予期された信号値と異なる場合には、信号処理部は、撮像装置が正常に動作していない、あるいは、撮像装置が故障したと判断する。
【００１８】
本実施形態では、撮像装置の外部の信号処理部が、撮像装置が正常に画素信号を出力しているか否かを判断している。これに対して、撮像装置の実施形態において、撮像装置の内部の回路が、正常に信号が出力されているか否かの判断を行ってもよい。
【００１９】
上述の撮像装置や撮像システムは、カメラ、監視装置、ロボット等に用いられる。あるいは、上述の撮像装置や撮像システムは移動体に用いられる。特に、車、飛行機、船舶などの人を輸送するための移動体においては、装備された装置が高い信頼性を有することが望ましい。上述の実施形態の撮像装置や撮像システムによれば、撮像装置から正常に画素信号が出力されているかを判断することができる。そのため、撮像装置が故障した場合に、撮像動作を停止したり、故障が生じたことを警告したりすることができる。
【００２０】
いくつかの実施例においては、撮像装置あるいは撮像システムが、参照画素の異常を検出する手段を備える。換言すると、参照画素から出力されたアドレス信号の信号値が予期された信号値と一致しなかった場合に、当該不一致が、参照画素の異常や故障に起因するものか、実際に意図していない受光画素から信号を読み出していることを示すのかを、判断する。このような手段により、撮像装置または撮像システム、あるいは、それらを用いた移動体の信頼性を更に向上させることができる。
【００２１】
以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。
【００２２】
（実施例１）
実施例１について説明する。図１は、実施例１に係る撮像装置の構成を模式的に示している。撮像装置は、複数行および複数列に渡って配置された複数の画素２、３、４を備える。複数の画素は、受光画素２、オプティカルブラック画素（以下、ＯＢ画素）３、参照画素４を含む。撮像装置は、さらに、垂直走査回路１１、列回路９、水平走査回路１０、出力制御回路８、垂直出力線５、駆動制御線６−１、出力制御線７を備える。撮像装置はさらにタイミングジェネレータ１６を備える。
【００２３】
１つの行に含まれる複数の画素２、３、４は、共通の駆動制御線６−１に接続される。垂直走査回路１１は、駆動制御線６−１を介して、複数の画素２、３、４に駆動信号を供給する。駆動信号に基づいて、１つの行に含まれる複数の画素２、３、４から画素信号が出力線５に並行して出力される。１つの列に含まれる複数の画素２、３、４が、共通の出力線５に接続される。出力線５に出力された画素信号は、列回路９に入力される。出力線５のそれぞれに対して、１つの列回路９が配される。列回路９は、画素信号の増幅、画素信号に対するアナログデジタル変換、画素信号の保持、画素信号のノイズの除去などの動作を行う。水平走査回路１０によって、列回路９から画素信号を順次読み出す。
【００２４】
受光画素２は、外部からの光を受けるように構成される。受光画素２は、入射光に応じた画素信号を出力する。ＯＢ画素３は、不図示の遮光膜に覆われている。遮光膜は、受光画素２を露出するように配置される。ＯＢ画素３は、入射光がない状態に対応したレベル、つまり、ダークレベルの画素信号を出力する。ＯＢ画素３の出力する画素信号は、画素ごとに異なるノイズ成分を含みうる。そのため、ＯＢ画素３の出力する画素信号が、位置に応じて異なる可能性がある。しかし、ノイズ成分の量は、例えば製造ばらつきや熱雑音に起因するため、ランダムである。したがって、ＯＢ画素３からの画素信号は、行や列の位置を特定するための情報ではない。
【００２５】
参照画素４は、アドレス信号を構成するための画素信号を出力する。本実施例には、上述の説明したアドレス信号のいずれかが用いられる。本実施例では、出力制御回路８が、参照画素４の出力する画素信号のレベルを制御する。具体的には、出力制御回路８が、所定の電圧を出力制御線７に供給する。参照画素４は、出力制御線７の電圧に応じたレベルの画素信号を出力する。参照画素４は、不図示の遮光膜に覆われていてもよい。あるいは、参照画素４はフォトダイオードを持たないので、参照画素４は露出していてもよい。
【００２６】
撮像装置は、さらにタイミングジェネレータ１６を有する。
【００２７】
垂直走査回路１１について説明する。
【００２８】
垂直走査回路１１は、論理部１３と、制御信号生成部１４を有する。論理部１３は、画素２、３、４が配された行に対応して各々が設けられた、複数の論理セル１３―ｎを有する。また、制御信号生成部１４は、画素２、３、４が配された行に対応して各々が設けられた、複数の信号生成セル１４−ｎを有する。複数の信号生成セル１４−ｎのそれぞれは、有効画素２、ＯＢ画素３、参照画素４を制御する制御信号を出力する制御信号出力部である。本実施例では、１行の画素行に対し、１つの制御信号出力部（信号生成セル１４−ｎ）が対応して設けられている。
【００２９】
アドレスデコーダ回路１２には、タイミングジェネレータ１６からｎ行目の行アドレスを指定する情報を含む信号である走査指示信号が供給される。アドレスデコーダ回路１２は、ｎ行目の論理生成部１３−１にデコーダ信号ＤＥＣ［ｎ］を供給する。
【００３０】
ｎ行目の論理生成部１３−１は、デコーダ信号ＤＥＣ［ｎ］を受けて、行選択信号１８をｎ行目の信号生成セル１４−１に行選択パルスとして供給する。また、ｎ行目の論理生成部１３−１は、シャッタ動作信号１９をｎ行目の信号生成セル１４−１にシャッタ動作パルスとして供給する。
【００３１】
タイミングジェネレータ１６は、画素駆動信号１７を制御信号生成部１４に供給する。画素駆動信号には、ＰＳＥＬ、ＰＴＸ、ＰＲＥＳが含まれる。
【００３２】
ｎ行目の信号生成セル１４−１は、ｎ行目の論理生成部１３−１から供給される行選択信号１８とＰＳＥＬで論理処理を行いＰＳＥＬ［ｎ］を生成し、行選択信号１８とＰＲＥＳで論理処理を行いＰＲＥＳ［ｎ］を生成する。また、ｎ行目の論理生成部１３−１から供給されるシャッタ動作信号１９とＰＴＸで論理処理を行いＰＴＸ［ｎ］を生成する。
【００３３】
ｎ行目の信号生成セル１４−１で生成された、制御パルスＰＳＥＬ［ｎ］、ＰＲＥＳ［ｎ］、ＰＴＸ［ｎ］は、バッファ回路１５を介して、撮像領域１のｎ行目の画素駆動信号線６−１に供給される。
【００３４】
垂直走査回路１１より出力される制御パルスは、受光画素２、ＯＢ画素３、及び、参照画素４に供給される。受光画素２は、フォトダイオード（以下ＰＤ）を含み、外部からの入射光を光電変換することで電気信号に変換し、入射光量に応じた画素信号を出力する。ＯＢ画素３は、受光画素２の上部を遮光膜で覆ったものであり、画素信号の基準となるダークレベルを出力する。参照画素４は、撮像領域１内の行を識別するためのアドレス信号を出力する。参照画素４には、出力制御線７を介して出力制御回路８より固定電圧が供給されており、ＰＤを含まず出力制御回路８より供給される固定電圧に応じた信号を出力する。
【００３５】
１つの行の受光画素２、ＯＢ画素３、参照画素４には、共通の画素駆動信号線６が接続されている。また、１つの列の受光画素２、ＯＢ画素３、参照画素４には、共通の垂直出力線５が接続されている。各列の垂直出力線５に出力された受光画素２、ＯＢ画素３、参照画素４の画素信号は、画素が配列された列に対応する列回路９に入力される。
【００３６】
列回路９は、画素信号の増幅、画素信号の保持、画素信号のアナログデジタル変換などの動作を行う。
【００３７】
水平走査回路１０は、列回路９の出力信号を順次走査し、撮像装置の外部に出力させる。
【００３８】
ここで、アドレスデコーダ回路１２から出力されるデコーダ信号単位を１段とし、撮像領域１の選択行を１行とする。本実施例は、デコーダ信号１段に対して、撮像領域１が１行選択される構成である。
【００３９】
図３は、本実施例における受光画素２、ＯＢ画素３、および参照画素４の構成を示す。
【００４０】
図３（ａ）は、受光画素２およびＯＢ画素３の等価回路図である。図３（ｂ）および（ｃ）は、参照画素４の等価回路図である。
【００４１】
図３（ａ）に示すように、受光画素２およびＯＢ画素３は同じ回路構成である。入射した光を光電変換するＰＤ２０を含む。ＯＢ画素３のＰＤ２０は遮光されており、光を入射しない状態のノイズ信号が蓄積される。
【００４２】
一方、図３（ｂ）および（ｃ）に示すように、参照画素４にはＰＤ２０を含まず、代わりに参照画素４は出力制御線７に接続される。出力制御線７を介して参照画素４に供給される電圧値は、ＶＰＤ１とＶＰＤ２がある。ＶＰＤ１とＶＰＤ２はそれぞれ異なる電圧値であり、出力制御回路８は、参照画素４に供給する電圧として、ＶＰＤ１とＶＰＤ２のいずれかを選択することができる。よって、参照画素４はＶＰＤ１に対応したレベルの画素信号とＶＰＤ２に対応したレベルの画素信号を１つの画素毎に選択して出力することができる。
【００４３】
受光画素２およびＯＢ画素３は、ＰＤ２０で発生した電荷を蓄積するフローティングディフュージョン（以下ＦＤ）２２、及び、ＰＤ２０で発生した電荷をＦＤ２２に転送する転送トランジスタ２１を備える。
【００４４】
参照画素４も転送トランジスタ２１を備えている。転送トランジスタ２１は、一方のノードは、電圧値ＶＰＤ１もしくは電圧阿多いＶＰＤ２を供給する供給線に接続され、他方のノードは、増幅トランジスタ２４のゲートに接続されている。転送トランジスタ２１は、出力制御線７より供給される電圧値ＶＰＤ１もしくは電圧値ＶＰＤ２に応じた画素信号をＦＤ２２に転送する。参照画素４のＦＤ２２には、出力制御線７より供給される電圧値ＶＰＤ１もしくは電圧値ＶＰＤ２に応じた画素信号が蓄積される。
【００４５】
受光画素２、ＯＢ画素３、参照画素４のそれぞれは、ＦＤ２２を電源電圧ＶＤＤにリセットするリセットトランジスタ２３、ＦＤ２２の電圧に対応する信号を出力する増幅トランジスタ２４を有する。さらに各画素は、増幅トランジスタ２４の出力を垂直出力線５に接続する行選択トランジスタ２５を有する。
【００４６】
バッファ回路１５から画素駆動信号線６に供給される制御信号のうち、画素信号をリセットする信号ＲＥＳはリセットトランジスタ２３のゲートに出力される。また、信号ＴＸは、ＰＤ２０に蓄積された信号、もしくは出力制御線７より供給される電圧値に応じた画素信号をＦＤ２２に転送する転送トランジスタ２１のゲートに出力される。また、信号ＳＥＬは、読み出す行として選択される画素行に属する各画素の行選択トランジスタ２５のゲートに出力される。
【００４７】
以上の構成により、受光画素２は入射光量に応じて発生する画素信号、ＯＢ画素３は遮光によって発生するダークレベル信号、参照画素４で出力制御回路８により選択された電圧値ＶＰＤ１もしくはＶＰＤ２に対応したレベルの画素信号をそれぞれ出力する。
【００４８】
次に、デコーダ信号が出力されてから、受光画素２、ＯＢ画素３、参照画素４に制御信号が供給されるまでの駆動の詳細を説明する。
【００４９】
図２は、ｎ段目のデコーダ信号が出力された時のタイミングチャートである。
【００５０】
時刻Ｔ１で、アドレスデコーダ回路１２は、ｎ行目を選択するためのデコーダ信号ＤＥＣ［ｎ］パルスが出力する。
【００５１】
時刻Ｔ２になる前に、行選択信号１８と信号ＰＳＥＬがローレベルとなる。
【００５２】
時刻Ｔ２に、タイミングジェネレータ１６は、行選択ラッチパルスをｎ行目の論理生成部１３−１に供給する。これにより、行選択信号１８がハイレベルとなる。
【００５３】
時刻Ｔ３に、タイミングジェネレータ１６は、ｎ行目の信号生成セル１４−１に供給される信号ＰＳＥＬをハイレベルにする。行選択信号１８と信号ＰＳＥＬの論理積をとることで、ｎ行目の信号ＰＳＥＬ［ｎ］がハイレベルとなる。
【００５４】
時刻Ｔ４で、画素リセットパルスＰＲＥＳがハイレベルからローレベルになり、行選択信号１８とＰＲＥＳの論理をとることで、ｎ行目の画素リセットパルスＰＲＥＳ［ｎ］がローレベルになる。
【００５５】
時刻Ｔ５に、タイミングジェネレータ１６は、シャッタ動作用ラッチパルスをｎ行目の論理生成部１３−１に供給し、シャッタ動作信号１９はハイレベルになる。
【００５６】
時刻Ｔ６に、画素転送パルスＰＴＸがハイレベルとなり、シャッタ動作信号１９とＰＴＸの論理をとることで、ｎ行目の画素転送パルスＰＴＸ［ｎ］がハイレベルとなる。
【００５７】
時刻Ｔ７に、ＰＲＥＳがハイレベルとなり、同時にＰＲＥＳ［ｎ］もハイレベルとなる。
【００５８】
時刻Ｔ８に、ＰＳＥＬがローレベルとなり、同時にＰＳＥＬ［ｎ］もローレベルとなる。
【００５９】
時刻Ｔ９に、タイミングジェネレータ１６は、行選択ラッチパルスを論理生成部１３に供給し、ｎ＋１行目の画素駆動信号が生成される。
【００６０】
時刻Ｔ２からＴ９までの期間Ｈ１が、ｎ行目の画素駆動信号生成期間となる。
【００６１】
図４は、本実施例における、受光画素２、ＯＢ画素３、および参照画素４の動作タイミングを示す。
【００６２】
信号ＰＳＥＬ（ｎ）は行選択トランジスタ２５のゲートに入力される信号である。信号ＰＲＥＳ（ｎ）はリセットトランジスタ２３のゲートに入力される信号である。信号ＰＴＸ（ｎ）は転送トランジスタ２１のゲートに入力される信号である。なお、トランジスタのゲートに入力される信号がハイレベルの場合、当該トランジスタはオンする。一方、ゲートに入力される信号がローレベル場合、当該トランジスタはオフする。また、図４は、受光画素２のＦＤの電圧と、参照画素４のＦＤの電圧をそれぞれ示している。
【００６３】
時刻Ｔ１００より前の期間では、行選択トランジスタ２５はオフとなっている。つまり、時刻Ｔ１００より前の期間では、図４に示した駆動を行う画素行は、信号を出力する画素行には選択されていない。一方、リセットトランジスタ２３はオンとなっている。よって、電源電圧ＶＤＤと増幅トランジスタ２４のゲートが接続されている。よって、ＦＤ２２の電圧が電源電圧ＶＤＤに対応する電圧にリセットされている。よって、図４に示した画素行に属する受光画素２、ＯＢ画素３、参照画素４のそれぞれのＦＤの電圧は電源電圧ＶＤＤである。厳密に言えば、この時のＦＤ２２の電圧は、電源電圧Ｖ電源電圧ＶＤＤから、リセットトランジスタ２３の閾値電圧Ｖｔｈを引いた電圧であるが、電源電圧ＶＤＤとして扱って差し支えない。よって、この時のＦＤ２２の電圧を電源電圧ＶＤＤとして扱う。
【００６４】
時刻Ｔ１０２よりも前の期間では、転送トランジスタ２１はオフとなっている。よって、ＰＤ２０と増幅トランジスタ２４のゲートとは電気的に切り離されている。これにより、ＰＤ２０はフローティング状態となるから、受光画素２には入射光量に応じて光電変換された電荷が蓄積される。また、ＯＢ画素３には光が入射しないダークレベルの電荷が蓄積される。参照画素４には出力制御回路８により選択した電圧値であるＶＰＤ１もしくはＶＰＤ２に対応したレベルの信号が蓄積される。
【００６５】
時刻Ｔ１００に、図４に示した動作を行う画素行が信号を出力する画素行として選択される。つまり、信号ＰＳＥＬ（ｎ）がハイレベルとなって、行選択トランジスタ２５がオンする。これにより、増幅トランジスタ２４と垂直出力線５が接続される。
【００６６】
時刻Ｔ１０１に、ＲＥＳ信号がローレベルとなり、リセットトランジスタ２３がオフする。これにより、電源電圧ＶＤＤと増幅トランジスタ２４のゲートとが電気的に切り離される。受光画素２、ＯＢ画素３、および参照画素４のそれぞれのＦＤ２２のリセットノイズに対応したノイズ信号が増幅トランジスタ２４により、垂直出力線５に出力される。
【００６７】
時刻Ｔ１０２に、転送トランジスタ２１がオンする。これにより、ＰＤ２０と増幅トランジスタ２４のゲートが電気的に接続される。よって、受光画素２およびＯＢ画素３において、ＰＤ２０に蓄積された電荷がＦＤ２２に転送される。したがって、ＦＤ２２の電圧は、電源電圧ＶＤＤに対応した電圧から信号電圧Ｖｓｉｇに変化する。受光画素２の増幅トランジスタ２４は、信号電圧Ｖｓｉｇに応じた信号レベルの画素信号を、垂直出力線５に出力する。
【００６８】
一方、参照画素４は、出力制御回路８により選択された電圧値ＶＰＤ１もしくは電圧値ＶＰＤ２が、ＦＤ２２に転送される。これにより、ＦＤ２２の電圧は、電圧値ＶＰＤ１がＦＤ２２に供給されている場合は、電源電圧ＶＤＤに対応した電圧から電圧ＶＰＤ１に変化する。一方、電圧値ＶＰＤ２がＦＤ２２に供給されている場合は、ＦＤ２２の電圧は、電源電圧ＶＤＤに対応した電圧から電圧ＶＰＤ２に変化する。参照画素４の増幅トランジスタ２４は、電圧値ＶＰＤ１または電圧値ＶＰＤ２に応じた信号レベルの画素信号を垂直出力線５に出力する。
【００６９】
時刻Ｔ１０３に、リセットトランジスタ２３がオンする。これにより、ＦＤ２２が電源電圧ＶＤＤによってリセットされる。その後、行選択トランジスタ２５がオフする。これによって、１行に含まれる受光画素２、ＯＢ画素３、参照画素４からの画素信号の読み出し動作が終了する。
【００７０】
同じ行に属する受光画素２、ＯＢ画素３、参照画素４は、共通の画素信号駆動線６が接続されている。したがって、同じ行に属する、受光画素２、ＯＢ画素３、及び、参照画素４の画素信号は、それぞれ対応する垂直出力線５に、並行して読み出される。なお、参照画素４の画素信号は、撮像領域１の各行を識別するためのアドレス信号となる。
【００７１】
次に、複数の参照画素４が出力する画素信号によって成されるアドレス信号の詳細を説明する。
【００７２】
（アドレス信号の例１）
参照画素４の出力する画素信号が構成するアドレス信号を詳細に説明する。本実施例のアドレス信号には、デジタル信号が用いられる。すなわち、参照画素４の画素信号は、デジタル信号の各ビットの信号値に相当する。図５が示す通り、電圧Ｖａに対応したレベルの画素信号が「０」を表し、電圧Ｖｂに対応したレベルの画素信号が「１」を表す。画素信号を互いに区別するため、画素信号に符号Ｄ（ｍ、ｎ）を付している。ｍは行番号を表し、ｎは列番号を表す。
【００７３】
図５は、本実施例のアドレス信号の信号値を模式的に示している。図５には、１６行×１２列の参照画素４の画素信号が例示されている。しかし、参照画素４の数はこれに限定されるものではない。
【００７４】
本実施例では、１つの行に、１２個の参照画素４が含まれている。つまり、本実施例では、アドレス信号は、１２ビットのデジタル信号として表される。１つの行の参照画素４からの画素信号が成すアドレス信号は、同じ信号値を持つ３組のサブ信号を含む。例えば１行目の列番号０〜３の参照画素４は、信号値「０００１」を持つサブ信号を出力する。１行目の列番号４〜７の参照画素４は、同じ信号値「０００１」を持つサブ信号を出力する。そして、１行目の列番号８〜１１の参照画素４は、同じ信号値「０００１」を持つサブ信号を出力する。
【００７５】
また、アドレス信号は行ごとに異なる信号値を持つ。例えば、１行目のアドレス信号のサブ信号は、信号値「０００１」を持つ。２行目のアドレス信号のサブ信号は、信号値「００１０」を持つ。「０００１」と「００１０」とは異なる信号値である。
【００７６】
続いて、アドレス信号に基づいて、撮像装置が正常に画素信号を出力しているか否かを判断する方法を説明する。図６は、撮像装置の動作を判断するためのフローチャートである。この判断処理は、例えば、撮像装置の外部の信号処理部によって行われる。あるいは、撮像装置の内部の信号処理回路によって行われる。
【００７７】
ステップＳ２００で、Ｎ行目のアドレス信号を取得する。前述の通り、アドレス信号は３組のサブ信号を含んでいる。
【００７８】
ステップＳ２０１で、３組のサブ信号の信号値が互いに一致しているかを判定する。３組のサブ信号の信号値が全て一致した場合、参照画素４に異常はないと判断する。この場合、次のステップＳ２０３に進む。もし、３組のサブ信号のいずれか１つの信号値が、他の信号値と異なる場合には、参照画素４の一部に異常があると判断する。この場合ステップＳ２０２に進む。
【００７９】
ステップＳ２０２では、多数派のサブ信号の信号値を、当該行を表すアドレス信号として採用する。換言すると、ステップＳ２０２では、３つのサブ信号を用いた多数決を行う。例えば、３つのサブ信号の信号値が、それぞれ、「０００１」、「０００１」、「０１０１」である場合、Ｎ行目を示すアドレス信号の信号値として、「０００１」を採用する。
【００８０】
ステップＳ２０３では、前のステップで得られた信号値を持つアドレス信号を、Ｎ行目を示すアドレス信号として生成する。３組のサブ信号の信号値が全て一致している場合は、その一致した信号値を持つアドレス信号が生成される。いずれか１つのサブ信号の信号値が他の信号値と異なる場合は、ステップＳ２０２の多数決によって選ばれた信号値を持つアドレス信号が生成される。
【００８１】
ステップＳ２０４では、生成されたアドレス信号を、Ｎ行目のアドレス信号の期待値と比較する。アドレス信号の信号値が期待値に一致した場合は、ステップＳ２０５で撮像装置が正常に動作していると判定する。そして、Ｎ＋１行目の読み出し動作に移行する。
【００８２】
ステップＳ２０４においてアドレス信号の信号値が期待値に一致しない場合は、ステップＳ２０７で撮像装置の動作に異常があると判定する。つまり、撮像装置に故障が生じたと判断する。この場合は、ステップＳ２０８で、撮像装置の動作を停止する、あるいは、撮像装置が故障したことを示す警告を行う。
【００８３】
以上に説明した通り、本実施例では、参照画素４の出力する画素信号が、属する行の位置を示すアドレス信号を構成する。このような構成により、指定された行から正常に画素信号が出力されたか否かを判断することができる。結果として、撮像装置の故障を正確に検知することができる。
【００８４】
また、本実施例では、１つのアドレス信号が、互いに同じ信号値を持つ３つのサブ信号を含む。このような構成により、一部の参照画素４に異常が生じていても、撮像装置の故障の有無を正確に判断することができる。つまり、１つの行に含まれる複数の参照画素４が、全体として、参照画素の異常を検出する検出手段として機能している。
【００８５】
（実施例１の効果）
本実施例では、１段のアドレスデコーダが選択された場合に、複数の画素行のうち、１つの画素行が選択される。選択された１行に含まれる複数の参照画素４の画素信号は、他の行の複数の参照画素４の画素信号とは異なる値であって、選択された１行に固有のアドレス信号を形成する。このアドレス信号を用いることで、撮像装置の外部の信号処理部が、当該アドレス信号を出力した画素行を識別することができる。そして信号処理部が、選択された行が正常に画素信号を出力しているか否かを判定することができる。本実施例の撮像装置は、アドレスデコーダ信号に応じた制御信号を出力する信号生成セル１４−ｎごとに動作判定を行うことを可能としている。
【００８６】
特許文献１に記載の撮像装置では、１フレームごとに撮像装置の異常の有無を判定していたため、撮像装置の異常の有無の検出に１フレームの期間を要していた。また、複数行に渡って配された参照画素を用いた場合における、撮像装置の故障の有無の判定の高速化に寄与する、参照画素からの信号を好適に読み出す回路について検討がなされていなかった。本実施例では、参照画素４が配された行に対応して、信号生成セル１４−ｎが設けられている。よって、参照画素４が配された複数行のうち、一部の行のみを選択して画素信号を読み出すことができる。これにより、参照画素４が配された全ての画素行から画素信号を読み出す場合に比べて、画素信号を垂直出力線５に読み出す期間を短縮することができる。これにより、その後の列回路９の信号処理期間の回数および複数の列回路９から信号を読み出す水平走査期間の回数もまた低減される。撮像装置の外部の信号処理部は、参照画素３が配された全ての行からの画素信号の読み出しを待たずに、一部の行のみの参照信号３の画素信号を用いて、撮像装置の故障の有無を判定することができる。これにより、本実施例では、複数行に渡って配された参照画素を用いた場合における、撮像装置の故障の有無の判定の高速化に寄与する、参照画素からの信号の好適な読み出しを実現することができる。
【００８７】
また、撮像装置に異常が有ると判定された時点で、撮像装置の動作を停止させることができる。したがって、撮像装置に故障が生じている状態のままでの撮像動作の継続を防ぐことができる。撮像装置の形態として、例えば、工場の生産ラインに流れる物体を検出する工業用カメラや、自動車の運転支援のために前方を撮影する車載カメラ等がある。たとえば、工業用カメラでは撮像装置の故障の高速な検出によって、生産ラインをより早急に停止させることができる。また、車載カメラでは、撮像装置の故障の高速な検出によって、運転者に故障を素早く通知することができる。よって、撮像装置の故障の有無の判断の高速化は、この撮像装置を利用する装置あるいは人に及ぼす影響を小さくすることができる効果が有る。
【００８８】
（アドレス信号の例２）
アドレス信号について、別の例を説明する。以下の例では、上述した例に対し、アドレス信号の構成が異なる。
【００８９】
図７は、本実施例のアドレス信号の信号値を模式的に示している。図７（ａ）に示された撮像装置では、各行が１つの参照画素４を含む。参照画素４は、属する行が偶数行であるか奇数行であるかを示す画素信号を出力する。例えば、偶数行の参照画素４は、「０」を示すレベルの画素信号を出力する。奇数行の参照画素４は、「１」を示すレベルの画素信号を出力する。その他の構成は、実施例１と同じであるため、説明を省略する。
【００９０】
このような構成により、撮像装置から正しい順序で信号が出力されているかを判定することができる。例えば、全ての行から順番に画素信号を出力する動作を行う場合、出力されるアドレス信号の信号値は、「０」と「１」とで交互に変化する。このアドレス信号の変化を検出することで、撮像装置が正しく画素信号を出力していることを判断できる。
【００９１】
図７（ｂ）は、別の実施例を示している。図７（ｂ）に示された撮像装置では、参照画素４が、属する行に固有のレベルの画素信号を出力する。そして、参照画素４の出力する画素信号のレベルが、アドレス信号の信号値を表す。つまり、本実施例のアドレス信号はアナログ信号である。具体的に、０行目の参照画素４は、電圧Ｖ０に対応するレベルの画素信号を出力する。同様に、ｎ行目の参照画素４は、電圧Ｖｎに対応するレベルの画素信号を出力する。電圧Ｖ０から電圧Ｖｎのそれぞれは、他の電圧と異なる値である。
【００９２】
このような構成により、指定した行の画素信号が適切に出力されているかを判断することができる。例えば、２行目の受光画素２およびＯＢ画素３から画素信号を読み出す時に、参照画素４から出力された画素信号の信号値が、２行目に割り当てられた信号値、この例では電圧Ｖ２に一致するかを判断する。両者が一致していない場合には、２行目の受光画素２およびＯＢ画素３から画素信号が読み出されていない可能性があるため、撮像装置が故障したと判断することができる。
【００９３】
図７（ｃ）は、さらに別の実施例を示している。図７（ｃ）に示された撮像装置では、１つの列に１つの参照画素４が配されている。参照画素４は、属する列が偶数列であるか奇数列であるかを示す画素信号を出力する。他の構成は図７（ａ）で説明した内容と同じである。また、各列の参照画素４が、図７（ｂ）のように、互いに異なるレベルの画素信号を出力するように構成されてもよい。
【００９４】
以上に説明した通り、本実施例では、参照画素４の出力する画素信号が、属する行または列の位置を示すアドレス信号を構成する。このような構成により、指定された行または列から正常に画素信号が出力されたか否かを判断することができる。結果として、撮像装置の故障を正確に検知することができる。
【００９５】
さらに、本実施例では、１つの行が１つの参照画素４のみを含むか、あるいは、１つの列が１つの参照画素４のみを含む。したがって、参照画素４の数を低減することができるため、撮像装置を小型化することができる。
【００９６】
なお、本実施例は、参照画素４の異常を検出する検出手段を備えていない。そのため、図６のフローチャートのステップＳ２０１とステップＳ２０２を行わない。参照画素４から出力された画素信号をそのままアドレス信号として用いる。本実施例の変形例として、実施例１のように、参照画素４の異常を検出する検出手段を追加してもよい。
【００９７】
（アドレス信号の例３）
アドレス信号の別の一例について説明する。本例は、アドレス信号の例１に対し、アドレス信号の構成が異なる。以下では主として、アドレス信号の例１と異なる部分を説明する。
【００９８】
本例では、同じ行に含まれる受光画素２、ＯＢ画素３、および、参照画素４が、共通の駆動制御線６−１に接続されている。そのため、受光画素２やＯＢ画素３から画素信号が読み出されるのと並行して、参照画素４から画素信号が読み出される。参照画素４から画素信号は、その属する行を示すアドレス信号を構成する。そのため、このような構成により、指定された行から正常に画素信号が出力されたか否かを判断することができる。なお、同じ行に含まれる受光画素２、ＯＢ画素３、および、参照画素４は、それぞれ、電気的に分離された個別の駆動制御線に接続されてもよい。同じ行の受光画素２、ＯＢ画素３、および、参照画素４が、共通の駆動制御線６−１に接続されることは、これらの画素信号を並行して読み出す構成の１つの例である。
【００９９】
参照画素４の出力する画素信号が構成するアドレス信号を詳細に説明する。本例のアドレス信号には、デジタル信号が用いられる。すなわち、参照画素４の画素信号は、デジタル信号の各ビットの信号値に相当する。図４が示す通り、電圧Ｖａに対応したレベルの画素信号が「０」を表し、電圧Ｖｂに対応したレベルの画素信号が「１」を表す。画素信号を互いに区別するため、画素信号に符号Ｄ（ｍ、ｎ）を付している。ｍは行番号を表し、ｎは列番号を表す。
【０１００】
図８は、本実施例のアドレス信号の信号値を模式的に示している。図８には、１６行×７列の参照画素４の画素信号が例示されている。しかし、参照画素４の数はこれに限定されるものではない。
【０１０１】
１つの行に、７個の参照画素４が含まれている。つまり、本実施例では、アドレス信号は、７ビットのデジタル信号として表される。１つの行の参照画素４からの画素信号が成すアドレス信号は、属する行の位置を示すサブアドレス信号と、チェック信号とを含む。各行の列番号０〜３の参照画素４の出力する画素信号が、サブアドレス信号を構成する。各行の列番号４〜６の参照画素４の出力する画素信号が、チェック信号を構成する。チェック信号は、アドレス信号の誤りを訂正するための情報を含む。本実施例のチェック信号は、サブアドレス信号に対してハミング符号化演算を行うことで設定される。つまり、本実施例のアドレス信号には、ハミング符号が用いられている。なお、この他の例として、チェック信号がパリティビットとして生成されてもよい。
【０１０２】
ハミング符号化演算について説明する。本実施例では、サブアドレス信号は４ビットのデジタル信号である。サブアドレス信号を構成する４ビットをＤ０〜Ｄ３で表す。チェック信号は３ビットのデジタル信号である。チェック信号を構成する３ビットをＰ０〜Ｐ２で表す。下記の式（１）〜式（３）の演算を行うことで、チェック信号の各ビットの信号値が得られる。
Ｐ２＝Ｄ３＋Ｄ２＋Ｄ１    （１）
Ｐ１＝Ｄ３＋Ｄ１＋Ｄ０    （２）
Ｐ０＝Ｄ２＋Ｄ１＋Ｄ０    （３）
各式において、「＋」は排他的論理和（ＥＸＯＲ）の論理演算を行うことを意味する。２つの論理値が異なる場合は、演算結果は「１」である。２つの論理値が等しい場合は、演算結果は「０」である。
【０１０３】
０行目のサブアドレス信号は、信号値「００００」を持つ。そのため、０行目のチェック信号は、信号値「０００」を持つ。１行目のサブアドレス信号は、信号値「０００１」を持つ。そのため、１行目のチェック信号は、信号値「０１１」を持つ。２行目のサブアドレス信号は、信号値「００１０」を持つ。そのため、２行目のチェック信号は、信号値「１１１」を持つ。他の行についても、同様にして、チェック信号の信号値が設定される。本実施例では、アドレス信号が行ごとに異なる信号値を持つ。
【０１０４】
続いて、アドレス信号に基づいて、撮像装置が正常に画素信号を出力しているか否かを判断する方法を説明する。図９は、撮像装置の動作を判断するためのフローチャートである。図６と同じ動作を行うステップには、図６と同じ符号を付してある。この判断処理は、例えば、撮像装置の外部の信号処理部によって行われる。あるいは、撮像装置の内部の信号処理回路によって行われる。
【０１０５】
ステップＳ２００で、Ｎ行目のアドレス信号を取得する。前述の通り、アドレス信号はサブアドレス信号とチェック信号とを含んでいる。
【０１０６】
ステップＳ８０１で、ハミング符号化されたアドレス信号を用いて参照画素４に異常が生じているかを判定する。具体的には、アドレス信号に対して復号処理を行う。これにより、アドレス信号のどのビットに異常が生じているかを判定することができる。復号処理については、公知のハミング符号の復号技術が用いられる。
【０１０７】
ステップＳ８０１で、参照画素４の異常が検知された場合は、ステップＳ８０２においてアドレス信号の信号値を訂正する。具体的には、異常であると判断された参照画素４に対応するビットの信号値を反転する。その後、ステップＳ８０３に進む。ステップＳ８０１で、参照画素４の異常が検知されなかった場合は、そのまま、ステップＳ８０３に進む。
【０１０８】
ステップＳ８０３では、前のステップで得られた信号値を持つアドレス信号を、Ｎ行目を示すアドレス信号として生成する。参照画素４に異常がない場合は、サブアドレス信号の信号値を持つアドレス信号が生成される。参照画素４に異常がある場合は、ステップＳ８０２で訂正されたサブアドレス信号の信号値を持つアドレス信号が生成される。
【０１０９】
以降の動作は、アドレス信号の例１と同じである。ステップＳ２０４では、生成されたアドレス信号を、Ｎ行目のアドレス信号の期待値と比較する。アドレス信号の信号値が期待値に一致した場合は、ステップＳ２０５で撮像装置が正常に動作していると判定する。そして、Ｎ＋１行目の読み出し動作に移行する。
【０１１０】
ステップＳ２０４においてアドレス信号の信号値が期待値に一致しない場合は、ステップＳ２０７で撮像装置の動作に異常があると判定する。つまり、撮像装置に故障が生じたと判断する。この場合は、ステップＳ２０８で、撮像装置の動作を停止する、あるいは、撮像装置が故障したことを示す警告を行う。
【０１１１】
以上に説明した通り、本例では、参照画素４の出力する画素信号が、属する行の位置を示すアドレス信号を構成する。このような構成により、指定された行から正常に画素信号が出力されたか否かを判断することができる。結果として、撮像装置の故障を正確に検知することができる。
【０１１２】
また、本例では、アドレス信号がハミング符号化演算に基づいて演算されたチェック信号を含む。このような構成により、一部の参照画素４に異常が生じていても、撮像装置の故障の有無を正確に判断することができる。つまり、チェック信号を構成する画素信号を出力する参照画素４が、参照画素の異常を検出する検出手段として機能している。
【０１１３】
以上の説明では、各行のアドレス信号を例に挙げたが、各列のアドレス信号を用いて撮像装置の動作の判定を行ってもよい。この場合、明細書中の「行」を「列」に読み替えればよい。
【０１１４】
（アドレス信号の例４）
アドレス信号の例４について説明する。本例では、１つの参照画素が互いに異なるレベルの複数の画素信号を出力する点において、アドレス信号の例１と異なる。また、参照画素４の異常を検出する方法が、アドレス信号の例１と異なる。以下では主として、アドレス信号の例１と異なる部分を説明する。
【０１１５】
なお、実施例１の参照画素４は、出力制御回路３０４の制御に基づいて、電圧Ｖａに対応するレベルの画素信号と、電圧Ｖｂに対応するレベルの画素信号とを、選択的に出力するように構成されている。しかし、実施例１においては、必ずしも、１つの参照画素４が、レベルの異なる２つの画素信号を出力しなくてもよい。これに対して、本実施例の参照画素４は、出力制御回路３０４の制御に基づいて、電圧Ｖａに対応するレベルの画素信号と、電圧Ｖｂに対応するレベルの画素信号との両方を出力する。参照画素４の出力する画素信号のレベルが予期した通りに変化するかを判定することにより、参照画素４の異常の有無を判定することができる。
【０１１６】
図１０は、本例のアドレス信号の信号値を模式的に示している。図１０には、１６行×４列の参照画素４の画素信号が例示されている。しかし、参照画素４の数はこれに限定されるものではない。１つの行に、４個の参照画素４が含まれている。つまり、本実施例では、アドレス信号は、４ビットのデジタル信号として表される。
【０１１７】
図１０は、各行のアドレス信号が、撮像装置の動作状態に応じて、異なる信号値を持つ例を示す。具体的には、奇数フレームにおけるアドレス信号と、偶数フレームにおけるアドレス信号とが、互いに反転した信号値を持つ。例えば、２行目のアドレス信号は、奇数フレームにおいては、信号値「００１０」を持つ。一方、２行目のアドレス信号は、偶数フレームにおいては、信号値「１１０１」を持つ。同様に、図１０が示す通り、奇数フレームと偶数フレームとにおいて、アドレス信号の各ビットの信号値が反転する。出力制御回路３０４が、参照画素４に供給する電圧を、フレームごとに電圧Ｖａと電圧Ｖｂとの間で切り替えることで、アドレス信号の各ビットの信号値を反転させることができる。
【０１１８】
ここで、参照画素４に異常がある場合、当該参照画素４の出力する画素信号のレベルが変化しない。図１０は、２行目の列番号２の参照画素４に異常がある例を示している。奇数フレームでは、２行目のアドレス信号は、信号値「００００」を持つ。一方、偶数フレームでは、２行目のアドレス信号は、信号値「１１０１」を持つ。このように、信号値Ｄ（２、２）が反転しないため、２行目の列番号２の参照画素４に異常があることを検知することができる。
【０１１９】
アドレス信号の信号値を変化の仕方について、別の例を説明する。図１１は、本実施例のアドレス信号の信号値を模式的に示している。図１１には、１６行×４列の参照画素４の画素信号が例示されている。しかし、参照画素４の数はこれに限定されるものではない。１つの行に、４個の参照画素４が含まれている。つまり、本実施例では、アドレス信号は、４ビットのデジタル信号として表される。
【０１２０】
図１１に示された例では、撮像を行っている期間と、それ以外の期間とにおいて、同じ参照画素４から出力される画素信号によって構成されるアドレス信号の信号値が異なる。そして、受光画素２およびＯＢ画素３から画素信号を出力する前、あるいは、１フレームの撮像を行う前に、参照画素４の画素信号を読み出す動作を行う。まず、出力制御回路３０４が、全ての参照画素４に、信号値「０」に対応する電圧Ｖａを供給する。この状態で、参照画素４の画素信号を読み出す。この読み出し動作を、撮像前フレーム１の読み出し動作と呼ぶ。次に、出力制御回路３０４が、全ての参照画素４に、信号値「１」に対応する電圧Ｖｂを供給する。この状態で、参照画素４の画素信号を読み出す。この読み出し動作を、撮像前フレーム２の読み出し動作と呼び。参照画素４に異常がなければ、各参照画素４の出力する画素信号は、いずれも、「０」と「１」とを交互に示す。
【０１２１】
ここで、参照画素４に異常がある場合、当該参照画素４の出力する画素信号のレベルが変化しない。図１１は、２行目の列番号２の参照画素４に異常がある例を示している。上述の撮像前フレーム１の読み出し動作と撮像前フレーム２の読み出し動作とを行うと、図１１が示す通り、信号値Ｄ（２、２）が反転しないことがわかる。つまり、２行目の列番号２の参照画素４に異常があることを検知することができる。
【０１２２】
その後、撮像を行う時には、各行のアドレス信号が属する行に固有の信号値を持つように、出力制御回路３０４が電圧Ｖａおよび電圧Ｖｂのいずれかを選択して参照画素４に供給する。
【０１２３】
このように、本実施例の撮像装置によれば、図１０や図１１に示した方法により、参照画素４の異常を検知することができる。そこで、異常のある参照画素４の画素信号を含むアドレス信号に対しては、図６および図９に示されたアドレス信号と期待値との比較（ステップＳ２０４）を行わないなどの処理を行うことができる。これにより、誤って撮像装置が故障していると判断する可能性を低減することができる。すなわち、本実施例では、出力制御回路３０４が、参照画素の異常を検出する検出手段として機能している。
【０１２４】
（実施例２）
実施例２について説明する。実施例１と行選択行およびアドレス信号の構成が異なる。本実施例では、実施例１と異なる部分の詳細を説明し、実施例１と同様の箇所の説明は省略する。
【０１２５】
図１２は、本実施例における撮像装置の全体構成を示す。
【０１２６】
本実施例の撮像装置は、実施例１の撮像装置に対して、垂直走査回路１１の構成が異なる。実施例１の撮像装置の垂直走査回路は、１つのアドレスデコーダ信号によって、１行の画素行を制御していた。本実施例の撮像装置の垂直走査回路は、１つのアドレスデコーダ信号によって、２行の画素行が制御される点が異なる。別の見方をすれば、１つの信号生成セル１４−ｎが出力する制御信号によって、２行の画素行が制御される。
【０１２７】
画素の行数は、ＰＤを基準に計算する。つまり、２行の画素行とは、２行のＰＤ２０および２行のＰＤ２０が蓄積する電荷に基づく信号を出力するための画素回路を指す。本実施例では、後述するように、２つのＰＤ２０が１つのＦＤ２２を共有している。よって、２行の画素行とは、２つのＰＤ２０と、１つの画素回路を含む。
【０１２８】
アドレスデコーダ回路１２からデコーダ信号ＤＥＣ［ｎ］が出力されると、２ｎ行目の論理生成部１３−２は、この信号を受けて、行選択信号１８と、シャッタ動作信号１９と、シャッタ動作信号１９を２ｎ行目の信号生成セル１４−２に供給する。
【０１２９】
シャッタ動作信号１９とＰＴＸ１の論理処理によりＰＴＸ１［２ｎ］が生成され、シャッタ動作信号２６とＰＴＸ２の論理処理によりＰＴＸ２［２ｎ］が生成される。
【０１３０】
また、２ｎ行目の論理生成部１３−２は、行選択信号１８を２ｎ行目の信号生成セル１４−２に供給し、行選択信号１８とＰＳＥＬの論理処理によりＰＳＥＬ［２ｎ］が生成され、行選択信号１８とＰＲＥＳの論理処理によりＰＲＥＳ［２ｎ］が生成される。
【０１３１】
生成された制御パルスＰＳＥＬ［２ｎ］、ＰＲＥＳ［２ｎ］、ＰＴＸ１［２ｎ］及び、ＰＴＸ２［２ｎ］のそれぞれは、バッファ回路１５を介して、２ｎ行目および２ｎ＋１行目の画素駆動信号線６に供給される。制御パルスＰＳＥＬ［２ｎ］、ＰＲＥＳ［２ｎ］は、２ｎ行目および２ｎ＋１行目に属する画素を共通に制御する制御信号である。制御パルスＰＴＸ１［２ｎ］は、２ｎ行目に属する画素の転送トランジスタ２１を制御する制御信号である。制御パルスＰＴＸ２［２ｎ］は、２ｎ＋１行目に属する画素の転送トランジスタ２１を制御する制御信号である。このような構成をとることにより、１つのアドレスデコーダ信号に対して、２行の画素行が制御される。
【０１３２】
次に、アドレスデコーダ信号が出力されてから、対応する画素行に制御信号が供給されるまでの駆動タイミングの詳細を説明する。
【０１３３】
図１３は、本実施例における垂直走査回路の動作タイミングチャートである。
【０１３４】
時刻Ｔ２からＴ９までの期間Ｈ１は、２ｎ行目の画素駆動信号生成期間を示す。時刻Ｔ９からＴ１６までの期間Ｈ２は、２ｎ＋１行目の画素駆動信号生成期間を示す。
【０１３５】
図１３に記載されているＰＴＸ１とは、実施例１の図２に示すＰＴＸと同様の動作をする。
【０１３６】
また、図１３に記載されているＰＴＸ１［ｎ］に関しても、実施例１の図２に示すＰＴＸ［２ｎ］と同様の動作をするため、時刻Ｔ９以前までの説明は省略する。
【０１３７】
時刻Ｔ９に、タイミングジェネレータ１６が、行選択ラッチパルスを２ｎ行目の論理生成部１３−２に供給する。これにより、行選択信号１８がハイレベルになる。
【０１３８】
時刻Ｔ１０に、タイミングジェネレータ１６が、２ｎ行目の信号生成セル１４−２に供給する画素選択パルスＰＳＥＬをハイレベルとする。これにより、行選択信号１８とＰＳＥＬの論理をとることで、２ｎ＋１行目の信号ＰＳＥＬ［２ｎ］がハイレベルとなる。信号ＰＳＥＬ［２ｎ］は、２ｎ行目に属する画素と、２ｎ＋１行目に属する画素とを制御する選択パルスである。
【０１３９】
時刻Ｔ１１に、タイミングジェネレータ１６が、信号ＰＲＥＳをローレベルとする。行選択信号１８と信号ＰＲＥＳの論理をとることで、２ｎ＋１行目の信号ＰＲＥＳ［２ｎ］がローレベルになる。信号ＰＲＥＳ［２ｎ］は、２ｎ行目に属する画素のリセットトランジスタ２３および、２ｎ＋１行目に属する画素のリセットトランジスタ２３を制御する信号である。
【０１４０】
時刻Ｔ１２に、タイミングジェネレータ１６が、シャッタ動作用ラッチパルスを２ｎ行目の論理生成部１３−２に供給する。これにより、シャッタ動作信号１９はハイレベルになる。
【０１４１】
時刻Ｔ１３に、タイミングジェネレータ１６は、画素転送パルスＰＴＸ２をハイレベルとする。これにより、２ｎ＋１行目の信号ＰＴＸ２［２ｎ］がハイレベルとなる。
【０１４２】
時刻Ｔ１４に、タイミングジェネレータ１６がＰＲＥＳをハイレベルとする。これにより、信号ＰＲＥＳ［２ｎ］がハイレベルとなる。
【０１４３】
時刻Ｔ１５に、タイミングジェネレータ１６がＰＳＥＬをローレベルにする。これにより、信号ＰＳＥＬ［２ｎ］がローレベルとなる。
【０１４４】
時刻Ｔ１６に、タイミングジェネレータ１６が、行選択ラッチパルスを論理生成部１３に供給する。これにより、２ｎ＋２行目の画素駆動信号が生成される。
【０１４５】
図１４は、本実施例における、受光画素２、ＯＢ画素３、および参照画素４の構成を示す。
【０１４６】
図１４（ａ）は、受光画素２およびＯＢ画素３の等価回路図である。図１４（ｂ）は参照画素４の等価回路図である。
【０１４７】
図１４（ａ）に示すように、ＰＤ２０−１を２ｎ行目のＰＤとした場合、ＰＤ２０−２は２ｎ＋１行目のＰＤを示す。ＰＤ２０−１には、２ｎ行目の転送トランジスタ２１−１が接続する。ＰＤ２０−２には、２ｎ＋１行目の転送トランジスタ２１−２が接続する。２ｎ行目の転送トランジスタ２１−１と２ｎ＋１行目の転送トランジスタ２１−２はＦＤ２２に接続される。つまり、２行の画素が、１つのＦＤ２２を共有する。また、ＯＢ画素３のＰＤ２０−１、ＰＤ２０−２は遮光されている。
【０１４８】
一方、図１４（ｂ）に示すように、参照画素４に関しても、受光画素２、ＯＢ画素３と同じく、２行の参照画素４で１つのＦＤ２２を共有している。実施例１と同じく、参照画素４はＰＤ２０を含まない。一方で、各行の参照画素４は出力制御線７に接続される。また、２ｎ行目に電圧値ＶＰＤ１が供給され、２ｎ＋１行目に電圧値ＶＰＤ２が供給される。なお、出力制御回路８により、参照画素４に供給するＶＰＤ１とＶＰＤ２は選択することができる。
【０１４９】
本実施例における、受光画素２、ＯＢ画素３、及び、参照画素４の動作タイミングを図１５に示す。
【０１５０】
ＳＥＬは行選択トランジスタ２５のゲートに入力される信号、ＲＥＳはリセットトランジスタ２３のゲートに入力される信号、ＴＸ１は転送トランジスタ２１−１のゲートに入力される信号を示している。また、ＴＸ２は転送トランジスタ２１−２のゲートに入力される信号をそれぞれ示している。
【０１５１】
ゲートに入力される信号がハイレベルの時はトランジスタがオン、ゲートレベルがローレベルの時はトランジスタがオフする。
【０１５２】
また、受光画素２のＦＤの電圧、２ｎ行目の参照画素４、及び、２ｎ＋１行目の参照画素４のＦＤの電圧を示している。２ｎ行目の参照画素４には電圧値ＶＰＤ１が、２ｎ＋１行目の参照画素４には電圧値ＶＰＤ２がそれぞれ供給されているとする。
【０１５３】
まず、時刻Ｔ１００までの期間は、行選択トランジスタ２５はオフとなっており、画素行は選択されていない。リセットトランジスタ２３はオンとなっており、電源電圧ＶＤＤと増幅トランジスタ２４のゲートが接続され、ＦＤ２２の電圧がリセットされている。このとき、受光画素２、ＯＢ画素３、及び、参照画素４のＦＤ２２の電圧は電源電圧ＶＤＤに対応した電圧となっている。
【０１５４】
転送トランジスタ２１−１および２１−２はオフとなっており、ＰＤ２０−１およびＰＤ２０−２と増幅トランジスタ２４のゲートは電気的に切り離されている。
【０１５５】
時刻Ｔ１００で、行選択トランジスタ２５がオンとなり、所定の行が選択され、増幅トランジスタ２４と垂直出力線５が接続される。期間Ｈ１００は２ｎ行目の選択期間を示している。
【０１５６】
時刻Ｔ１０１で、リセットトランジスタ２３がオフとなり、電源電圧ＶＤＤと増幅トランジスタ２４のゲートとが電気的に切り離される。受光画素２、ＯＢ画素３、及び、参照画素４のそれぞれのＦＤ２２のリセットノイズに対応したノイズ信号が増幅トランジスタ２４により、垂直出力線５に出力される。
【０１５７】
時刻Ｔ１０２で、転送トランジスタ２１−１がオンする。これにより、ＰＤ２０−１と増幅トランジスタ２４のゲートが電気的に接続される。よって、受光画素２およびＯＢ画素３において、ＰＤ２０−１に蓄積された電荷がＦＤ２２に転送される。したがって、ＦＤ２２の電圧は、電源電圧ＶＤＤから信号電圧Ｖｓｉｇに変化する。受光画素２の増幅トランジスタ２４は、信号電圧Ｖｓｉｇに応じた信号レベルの画素信号を、垂直出力線５に出力する。
【０１５８】
一方、２ｎ行目の参照画素４では、出力制御回路８により選択された電圧値ＶＰＤ１がＦＤ２２に転送される。これにより、ＦＤ２２の電圧は、電源電圧ＶＤＤから電圧ＶＰＤ１に変化する。参照画素４の増幅トランジスタ２４は、電圧値ＶＰＤ１に応じた信号レベルの画素信号を垂直出力線５に出力する。
【０１５９】
時刻Ｔ１０３に、リセットトランジスタ２３がオンする。これにより、ＦＤ２２が電源電圧ＶＤＤによりリセットされる。
【０１６０】
時刻Ｔ１０４に、行選択トランジスタ２５がオフする。これにより、２ｎ行目に含まれる受光画素２、ＯＢ画素３、及び、参照画素４の読み出し動作が終了する。
【０１６１】
時刻Ｔ１０５に、行選択トランジスタ２５がオンする。これにより、増幅トランジスタ２４と垂直出力線５が再び電気的に接続される。期間Ｈ１０１は２ｎ＋１行目の選択期間を示している。
【０１６２】
時刻Ｔ１０６に、リセットトランジスタ２３がオフとなり、電源電圧ＶＤＤと増幅トランジスタ２４のゲートが切り離される。受光画素２、ＯＢ画素３、及び、参照画素４のＦＤは、電源電圧ＶＤＤに応じた信号を、増幅トランジスタ２４を介して垂直出力線５に出力する。
【０１６３】
時刻Ｔ１０７に、転送トランジスタ２１−２がオンする。これにより、ＰＤ２０−２と増幅トランジスタ２４のゲートが電気的に接続される。よって、受光画素２およびＯＢ画素３において、ＰＤ２０−２に蓄積された電荷がＦＤ２２に転送される。したがって、ＦＤ２２の電圧は、電源電圧ＶＤＤから信号電圧Ｖｓｉｇに変化する。受光画素２の増幅トランジスタ２４は、信号電圧Ｖｓｉｇに応じた信号レベルの画素信号を、垂直出力線５に出力する。
【０１６４】
一方、２ｎ＋１行目の参照画素４では、出力制御回路８により選択された電圧値ＶＰＤ２がＦＤ２２に転送される。これにより、ＦＤ２２の電圧は、電源電圧ＶＤＤから電圧ＶＰＤ２に変化する。参照画素４の増幅トランジスタ２４は、電圧値ＶＰＤ２に応じた信号レベルの画素信号を垂直出力線５に出力する。
【０１６５】
以降の動作は、上述した時刻Ｔ１０３、Ｔ１０４と同じである。
【０１６６】
図１６は、本実施例における、参照画素４より構成されたアドレス信号を示す。
【０１６７】
本実施例では、上述の通り、１つのアドレスデコーダ信号に対して、２行の画素行が制御される。
【０１６８】
１段のデコーダに対して、選択される２行に含まれる参照画素４によりアドレス信号を構成する。１つのアドレスデコーダ信号に対して、２行の画素行が選択されるため、デコーダ番号の値が１つ大きくなるにつれて、行番号は２ずつ大きくなる。
【０１６９】
図１６には、参照画素４を行方向に４画素、列方向に２５６画素配置している。１段のデコーダに対して、選択される２行に含まれる参照画素４によりアドレス信号を構成する場合、アドレス信号は８ビットのディジタル信号として表される。０行目および１行目のアドレス信号は「００００００００」、１行目および２行目のアドレス信号は「０００００００１」を示す。このように、デコーダ信号単位で異なるアドレス信号を与えることにより、デコーダ信号単位での識別が可能となる。
【０１７０】
図１６の例では、アドレス信号を８ビットにすることで、１２８段以上のデコーダを個別に識別することができる。実施例１に対して、参照画素４の数が同様でも、より多くの行数をデコーダ単位で識別することができる。また、撮像領域１の読み出す行数に応じて、１行における参照画素４の配置数を変更することにより、１２８段以上のデコーダに対応する行数であっても、識別することが可能となる。
【０１７１】
本実施例における、撮像装置の動作の正常可否を判断する方法について説明する。
【０１７２】
図１７は、本実施例のフローチャート図を示す。
【０１７３】
デコーダｎ段目の動作判定を例に、図１７のフローチャートを説明する。
【０１７４】
ステップＳ２００で、アドレス信号の期待値生成を行う。
【０１７５】
ステップＳ２０１で、ｎ段目のデコーダ信号により選択された撮像装置１の２ｎ行目および２ｎ＋１行目に含まれる参照画素４の出力データを取得する。この時、参照画素４に電圧値ＶＰＤ１が供給された場合の出力信号を「１」、電圧値ＶＰＤ２が供給された場合の出力信号を「０」とする。
【０１７６】
ステップＳ２０２で、ステップＳ２０１で得られた参照画素４の出力信号をアドレス信号化する。アドレス信号化とは、ステップＳ２０１で出力信号が「１」または「０」となった２行分の参照画素４を並べ、１つの信号とすることを指す。
【０１７７】
ステップＳ２０３で、動作判定用信号が生成される。
【０１７８】
ステップＳ２０４で、ステップＳ２０３で生成した動作判定用信号とステップＳ２００で生成した期待値を比較する。
【０１７９】
ステップＳ２０４の比較結果が一致した場合、ステップＳ２０５でデコーダｎ段目は正常であると判定される。そして、ステップＳ２０６で撮像装置の動作は継続し、デコーダｎ＋１段目、つまり２ｎ＋２行目と２ｎ＋３行目の動作判定に進む。
【０１８０】
一方、ステップＳ２０４の比較結果が不一致の場合、ステップＳ２０７でデコーダｎ段目は異常判定される。そして、ステップＳ２０８で撮像装置の動作は停止する、または撮像装置が故障したことを示す警告を行う。この場合、デコーダｎ＋１段目の動作判定には進まない。
【０１８１】
以上に説明した通り、本実施例では、アドレスデコーダが１段選択された場合に、撮像領域１が２行選択される。デコーダ１段により選択された２行に含まれる参照画素４は、他のデコーダとは異なる固有のアドレス信号を構成する。このアドレス信号を用いることで、デコーダ信号単位ごとに個別に識別し、デコーダ信号により選択された２行が正常に画素信号を出力しているかを判定することができる。結果として、デコーダ信号単位毎に動作判定を行い、異常判定された場合は撮像装置の動作を停止することで、異常判定までの時間を短縮することができる。
【０１８２】
（実施例３）
実施例３は、実施例１とアドレス信号の構成が異なる。それ以外は、実施例１と同様なので説明を省略する。
【０１８３】
図１８は、本実施例における参照画素４より構成されたアドレス信号の例を示す。
【０１８４】
図１８に示す本実施例の参照画素４は、行方向に１２画素、列方向に１６画素が配置されている。この場合、１行のアドレス信号は１２ビットのディジタル信号として表される。また、１行のアドレス信号には、同じ信号値を出力する４ビットのディジタル信号が３組含まれる。例えば、１行目の０列目から３列目に表示される１組目のアドレス信号が「０００１」であった場合、４列目から７列目に表示される２組目のアドレス信号は「０００１」、８列目から１１列目に表示される３組目のアドレス信号は「０００１」と表示される。４ビットで表示されるアドレス信号を単位信号とすると、この場合、１行に「０００１」の単位信号が３組並んだ構成となる。なお、各行に配置する単位信号は、３組に限定されない。
【０１８５】
次に、参照画素４のアドレス信号出力を用いて、撮像装置の画素信号出力の正常可否を判断する方法について説明する。
【０１８６】
図１９は、撮像装置の動作の正常可否を判断するまでの流れを示したフローチャート図である。
【０１８７】
ｎ行目の動作判定を例に説明する。
【０１８８】
ステップＳ３００で、アドレス信号の期待値生成を行う。
【０１８９】
ステップＳ３０１で、ｎ段目のデコーダ信号により選択された撮像装置１の１行に含まれる参照画素４の出力データを取得する。この時、参照画素４に電圧値ＶＰＤ１が供給された場合の出力信号を「１」、電圧値ＶＰＤ２が供給された場合の出力信号を「０」とする。
【０１９０】
ステップＳ３０２で、ステップＳ３０１で得られた参照画素４の出力信号をアドレス信号化する。アドレス信号化することにより、３組のアドレス単位信号が生成される。
【０１９１】
ステップＳ３０３で、３組の単位信号を比較する。３組の単位信号が一致した場合は、ステップＳ３０５で動作判定信号が生成される。動作判定信号とは、上述した単位信号を示す。一方、ステップＳ３０３で、参照画素４に不良があった場合などに、３組の単位信号が一致しなかった場合は、ステップＳ３０４で３組の単位信号の各ビットについて多数決をとり、各ビットにおいて多数派となった信号が各ビットの信号値となる。この場合、ステップＳ３０５で生成される動作判定用信号は、ステップＳ３０４の多数決で決まった各ビットの信号値により構成される単位信号となる。
【０１９２】
ステップＳ３０６で、ステップＳ３０５で生成した動作判定用信号とステップＳ３００で生成した期待値を比較する。ステップＳ３０６の比較結果が一致した場合、ステップＳ３０７でｎ行目は正常であると判定され、ステップＳ３０８で撮像装置の動作は継続し、ｎ＋１行目の動作判定に進む。一方、ステップＳ３０６の比較結果が不一致の場合、ステップＳ３０９でｎ行は異常判定される。そして、ステップＳ３１０で撮像装置の動作は停止する、または撮像装置が故障したことを示す警告を行う。この場合、ｎ＋１行目の動作判定には進まない。
【０１９３】
以上に説明した通り、本実施例では、参照画素４に異常があった場合でも撮像装置の正常可否を判断することができる。この構成においても、実施例１と同様の効果が得られる。
【０１９４】
（実施例４）
実施例４は、実施例１と垂直走査回路１１の構成が異なる。それ以外は、実施例１と同様なので説明を省略する。
【０１９５】
図２０は、本実施例の撮像装置の構成を示す。垂直走査回路１１に着目すると、タイミングジェネレータ１６による制御信号により行選択信号を出力する部分は、シフトレジスタ回路３０となっている。その他の撮像装置の構成は、実施例１と同じであるので説明は省略する。
【０１９６】
図２１は、タイミングジェネレータ１６により制御信号がシフトレジスタ回路３０に供給されてから、行選択信号が出力されるまでの駆動タイミングを示す。
【０１９７】
タイミングジェネレータ１６より制御信号ＶＣＬＫがシフトレジスタ回路３０に供給される。
【０１９８】
時刻Ｔ２００で、ＶＣＬＫパルスが入力されると、行選択信号ＶＳＲ［ｎ］がハイレベルとなり、ｎ段目の行選択信号がシフトレジスタ回路３０から出力される。
【０１９９】
時刻Ｔ２０１で、ＶＣＬＫパルスが入力されると、行選択信号ＶＳＲ［ｎ＋１］がハイレベルとなり、ｎ＋１段目の行選択信号がシフトレジスタ回路３０から出力される。
【０２００】
時刻Ｔ２０２で、ＶＣＬＫパルスが入力されると、行選択信号ＶＳＲ［ｎ＋２］がハイレベルとなり、ｎ＋２段目の行選択信号がシフトレジスタ回路３０から出力される。つまり、ＶＣＬＫパルスの入力に応じて、行選択信号が１段ずつ出力される。行選択信号ＶＳＲ［ｎ］は、実施例１のデコーダ信号ＤＥＣ［ｎ］に対応している。
【０２０１】
以上に説明した通り、本実施例のように、シフトレジスタ回路３０により行選択パルスを供給する構成においても、実施例１と同様の効果が得られる。
【０２０２】
以上の説明では、各行のアドレス信号を例に挙げたが、各列のアドレス信号を用いて撮像装置の動作の判定を行ってもよい。この場合、明細書中の「行」を「列」に読み替えればよい。
【０２０３】
（実施例５）
図２２は、本実施形態の撮像装置の概略構成を示すブロック図である。図２３は、本実施形態による撮像装置における画素の構成例を示す回路図である。図２４は、本実施形態による撮像装置の駆動方法を示すタイミング図である。
【０２０４】
はじめに、本実施形態による撮像装置の構造について、図２２及び図２３を用いて説明する。
【０２０５】
本実施形態による撮像装置１００は、図２２に示すように、第１領域１２０、第２領域１２２、垂直走査回路１０２、列回路１０３、水平走査回路１０４、出力回路１１５、制御部１０７、電圧供給部１２５、電圧スイッチ１２８を含む。
【０２０６】
本実施形態の垂直走査回路１０２は、上述した実施例１〜４のいずれかの垂直走査回路を適用することができる。
【０２０７】
第１領域１２０には、第１のグループの画素１０５と、第２のグループの画素１０６とが、複数の行及び複数の列に渡って配されている。第１領域１２０は、画像取得用の画素が配された、画像取得用画素領域である。画素１０５は、光電変換部を備えた画素であり、図２２には白抜きのブロックで示している。画素１０６は、遮光された光電変換部を備えた画素であり、図２２には斜線を付したブロックで示している。画素１０６は、黒レベルの基準となる基準信号を出力するための画素であり、典型的には第１領域１２０の周縁部に配される。なお、画素１０６は、必ずしも設ける必要はない。
【０２０８】
第２領域１２２には、第３のグループの画素１１０と、第４のグループの画素１１１とが、複数の行及び複数の列に渡って配されている。第２領域１２２は、故障検出用の画素が配された、故障検出用画素領域である。画素１１０は、固定電圧端子Ｖ０の電位に応じた信号を出力する画素であり、図２２には「Ｖ０」と記載されたブロックで示している。画素１１１は、固定電圧端子Ｖ１の電位に応じた信号を出力する画素であり、図２２には「Ｖ１」と記載されたブロックで示している。
【０２０９】
第１領域１２０と第２領域１２２とは行方向（図２２において横方向）に隣接して配されており、第１領域１２０と第２領域１２２とが配された行は同じであるが列は異なっている。
【０２１０】
第１領域１２０及び第２領域１２２の各行には、行方向に延在する画素制御線１０９が配されている。それぞれの行の画素制御線１０９は、対応する行に属する画素１０５，１０６，１１０，１１１に共通の信号線をなしている。画素制御線１０９は、垂直走査回路１０２に接続されている。
【０２１１】
第１領域１２０及び第２領域１２２の各列には、列方向に延在する垂直出力線１０８が配されている。第１領域１２０のそれぞれの列の垂直出力線１０８は、対応する列に属する画素１０５，１０６に共通の信号線をなしている。第２領域１２２のそれぞれの列の垂直出力線１０８は、対応する列に属する画素１１０，１１１に共通の信号線をなしている。垂直出力線１０８は、列回路１０３に接続されている。
【０２１２】
垂直走査回路１０２は、画素制御線１０９を介して画素１０５，１０６，１１０，１１１を駆動するための所定の制御信号を供給する。垂直走査回路１０２には、シフトレジスタやアドレスデコーダなどの論理回路が用い得る。図２２には各行の画素制御線１０９を１本の信号線で示しているが、実際には複数の制御信号線を含む。垂直走査回路１０２により選択された行の画素１０５，１０６，１１０，１１１は、それぞれが対応する垂直出力線１０８に同時に信号を出力するように動作する。
【０２１３】
列回路１０３は、垂直出力線１０８に出力された画素信号を増幅し、リセット時の信号と光電変換時の信号とに基づく相関二重サンプリング処理を行う。故障検出用の画素１１０，１１１から出力された画素信号に対しては、リセット時の信号と固定電圧入力時の信号とに基づく相関二重サンプリング処理を、画像取得用の画素１０５，１０６と同様に行う。
【０２１４】
水平走査回路１０４は、列回路１０３において処理された画素信号を列毎に順次、出力回路１１５に転送するための制御信号を、列回路１０３に供給する。
【０２１５】
出力回路１１５は、バッファアンプ、差動増幅器などから構成され、列回路１０３から転送される画素信号を撮像装置１００の外部の信号処理部（図示せず）に出力する。なお、列回路１０３や出力回路１１５にＡＤ変換部を設け、デジタルの画像信号を外部に出力するようにしてもよい。
【０２１６】
電圧供給部１２５は、所定の固定電圧端子Ｖ０，Ｖ１の電位を供給する電源回路である。電圧スイッチ１２８は、スイッチＳＷ０，ＳＷ１を含む。スイッチＳＷ０は、電圧供給部１２５の固定電圧端子Ｖ０と電圧供給線１１２との間に設けられており、制御部１０７から制御信号線１１４を介して供給される制御信号（ＶＰＤ＿ＯＮ）に応じて、電圧供給線１１２に固定電圧端子Ｖ０の電位を供給する。スイッチＳＷ１は、電圧供給部１２５の固定電圧端子Ｖ１と電圧供給線１１３との間に設けられており、制御部１０７から制御信号線１１４を介して供給される制御信号（ＶＰＤ＿ＯＮ）に応じて、電圧供給線１１３に固定電圧端子Ｖ１の電位を供給する。
【０２１７】
電圧供給線１１２，１１３は、第２領域１２２に配された画素１１０，１１１に電圧供給部１２５からの固定電圧端子Ｖ０，Ｖ１の電位を供給するための配線である。第２領域１２２内の複数の画素１１０，１１１において、例えば図示するように電圧供給線１１２，１１３を共通化することで、省回路化を図ることが可能である。
【０２１８】
第２領域１２２には、固定電圧端子Ｖ０の電位が供給される画素１１０と、固定電圧端子Ｖ０の電位とは異なる固定電圧端子Ｖ１の電位が供給される画素１１１とが、特定のパターンに従って行列状に配置されている。
【０２１９】
第２領域１２２が３列で構成される場合を例にして説明すると、例えば、ある行（例えば、図２２において一番下の行）には、各列に画素１１０，１１０，１１０が配されている。また、別の行（例えば、図２２において下から二番目の行）には、各列に画素１１１，１１０，１１１が配されている。すなわち、垂直走査の行によって、画素１１０，１１１に印加される固定電圧のパターンが変わっている。
【０２２０】
同じ行に属する故障検出用の画素１１０と画像取得用の画素１０５とは、画素制御線１０９を共有している。したがって、第２領域１２２における出力のパターンを期待値と照合することにより、垂直走査回路１０２が正常に動作しているのか、故障して想定と異なる行を走査しているのか、を検知することが可能となる。
【０２２１】
なお、本実施形態では第２領域１２２を３列で構成した場合を例示しているが、第２領域１２２を構成する列の数は３列に限定されるものではない。
【０２２２】
図２３は、第１領域１２０及び第２領域１２２を構成する画素１０５，１０６，１１０，１１１の構成例を示す回路図である。図２３には、第１領域１２０のうちの１列から第１行に配された画素１０５と第２行の配された画素１０６とを、第２領域１２２のうちの１列から第１行に配された画素１１１と第ｍ行の配された画素１１０とを抜き出して記載している。
【０２２３】
第１領域１２０に配された画素１０５の各々は、光電変換部ＰＤ、転送トランジスタＭ１を含む。画素セル２００は、２つの画素１０５を有する。画素セル２００は、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を含む。光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤのフォトダイオードは、アノードが基準電圧端子ＧＮＤに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ５のゲートの接続ノードは、フローティングディフュージョンＦＤを構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧端子ＶＤＤに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１０８に接続されている。１行目の画素１０５と２行目の画素１０５は、１つの増幅トランジスタＭ３のゲートの入力ノードであるフローティングディフュージョンＦＤを共有している。
【０２２４】
第２領域１２２に配された画素１１０、画素１１１は、遮光されたフォトダイオードＰＤ、転送トランジスタＭ１を含む。画素セル３００は、画素１１０、画素１１１を有する。さらに画素セル３００は、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を含む。画素１１１の転送トランジスタＭ１のソースは、電圧供給線１１２に接続されている。以下、画素１１１について説明する。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ５のゲートの接続ノードは、フローティングディフュージョンＦＤを構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧端子ＶＤＤに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１０８に接続されている。１行目の画素１１１と２行目の画素１１０は、１つの増幅トランジスタＭ３のゲートの入力ノードであるフローティングディフュージョンＦＤを共有している。
【０２２５】
第２領域１２２に配された画素１１０は、転送トランジスタＭ１のソースが電圧供給線１１２ではなく電圧供給線１１３に接続されている。
【０２２６】
図２３の画素構成の場合、各行に配された画素制御線１０９は、信号線ＴＸ，ＲＥＳ，ＳＥＬを含む。信号線ＴＸは、対応する行に属する画素の転送トランジスタＭ１のゲートにそれぞれ接続されている。信号線ＲＥＳは、対応する行に属する画素のリセットトランジスタＭ２のゲートにそれぞれ接続されている。信号線ＳＥＬは、対応する行に属する画素の選択トランジスタＭ４のゲートにそれぞれ接続されている。なお、図２３には、信号線の参照符号に行番号を付記している（例えば、ＳＥＬ（１），ＲＥＳ（１））。
【０２２７】
信号線ＴＸには、垂直走査回路１０２から、転送トランジスタＭ１を制御するための駆動パルスである制御信号ＰＴＸが出力される。信号線ＲＥＳには、垂直走査回路１０２から、リセットトランジスタＭ２を制御するための駆動パルスである制御信号ＰＲＥＳが出力される。信号線ＳＥＬには、垂直走査回路１０２から、選択トランジスタＭ４を制御するための駆動パルスである制御信号ＰＳＥＬが出力される。各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路１０２からハイレベルの制御信号が供給されると対応するトランジスタがオンとなり、垂直走査回路１０２からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。
【０２２８】
画像取得用の画素１０５が備える光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。画素１０５の転送トランジスタＭ１は、オンすることにより光電変換部ＰＤの電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、その容量による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。画素１１０，１１１の転送トランジスタＭ１は、オンすることにより電圧供給線１１２，１１３から供給された電圧をフローティングディフュージョンＦＤに印加する。増幅トランジスタＭ３は、ドレインに電源電圧が供給され、ソースに選択トランジスタＭ４を介して図示しない電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、フローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１０８に出力する。リセットトランジスタＭ２は、オンすることによりフローティングディフュージョンＦＤを電源電圧ＶＤＤに応じた電圧にリセットする。
【０２２９】
同一行の画素に対しては、第１領域１２０と第２領域１２２とに、共通の制御信号ＰＴＸ，ＰＲＥＳ，ＰＳＥＬが垂直走査回路１０２から供給される。例えば、第ｍ行の画素１０５，１０６，１１０，１１１の転送トランジスタＭ１、リセットトランジスタＭ２、選択トランジスタＭ４には、制御信号ＰＴＸ（ｍ）、ＰＳＥＬ（ｍ）、ＰＲＥＳ（ｍ）が、それぞれ供給される。
【０２３０】
次に、本実施形態による撮像装置の駆動方法について、図２４を用いて説明する。図２４（ａ）は、１フレーム期間における読み出し走査とシャッタ走査との関係を示すタイミング図である。図２４（ｂ）は、読み出し走査行とシャッタ走査行の走査における画素の動作の詳細を示すタイミング図である。
【０２３１】
図２４（ａ）には、時刻Ｔ１０に開始し時刻Ｔ２０に終了する第Ｎフレームと、時刻Ｔ２０から開始する第Ｎ＋１フレームの動作の概略を示している。各フレームの動作には、画素１０５，１０６，１１０，１１１からの読み出し動作を行順次で行う読み出し走査と、画素１０５，１０６の光電変換部ＰＤへの電荷蓄積を行順次で開始するシャッタ走査とが含まれる。
【０２３２】
第Ｎフレームの読み出し走査は、時刻Ｔ１０に開始され、時刻Ｔ２０に終了するものとする。時刻Ｔ１０が１行目の画素からの読み出し動作の開始時刻であり、時刻Ｔ２０が最終行の画素からの読み出し動作の終了時刻である。
【０２３３】
第Ｎフレームのシャッタ走査は、時刻Ｔ１１に開始され、時刻Ｔ２１に終了するものとする。時刻Ｔ１１が１行目の画素におけるシャッタ動作の開始時刻であり、時刻Ｔ２１が最終行の画素におけるシャッタ動作の終了時刻である。シャッタ動作の開始時刻から次の読み出し動作の開始時刻までの期間が、電荷蓄積時間となる。例えば１行目に着目すると、時刻Ｔ１１から時刻Ｔ２０までの期間が電荷蓄積時間となる。シャッタ動作の開始タイミングを制御することで、電荷蓄積時間を制御することが可能となる。
【０２３４】
ここで、１行目の画素のシャッタ動作が開始する時刻Ｔ１１において、ｍ行目の画素からの読み出し動作が開始するものとする。１行目の画素のシャッタ動作及びｍ行目の画素１０６からの読み出し動作は、時刻Ｔ１９に終了するものとする。
【０２３５】
図２４（ｂ）は、時刻Ｔ１１から時刻Ｔ１９における画素の動作の詳細を示したものである。なお、シャッタ動作と読み出し動作とにおける画素の動作は同じである。
【０２３６】
時刻Ｔ１１において、読み出し走査行（第ｍ行）の制御信号ＰＳＥＬ（ｍ）がハイレベルとなり、読み出し走査行の画素の選択トランジスタＭ４がオンになる。この動作により、読み出し走査行の画素から垂直出力線１０８への信号の読み出しが可能な状態となる。
【０２３７】
次いで、時刻Ｔ１１から時刻Ｔ１２の間に、シャッタ走査行（第１行）の制御信号ＰＲＥＳ（１）と読み出し走査行の制御信号ＰＲＥＳ（ｍ）がハイレベルとなる。この動作により、シャッタ走査行及び読み出し走査行の画素のリセットトランジスタＭ２がオンになり、フローティングディフュージョンＦＤがリセットされる。
【０２３８】
次いで、時刻Ｔ１２において、読み出し走査行の制御信号ＰＲＥＳ（ｍ）がローレベルとなり、読み出し走査行の画素のリセットトランジスタＭ２がオフになる。この動作により、フローティングディフュージョンＦＤに存在する電荷が電源電圧端子ＶＤＤに排出され、フローティングディフュージョンＦＤの電圧がソースフォロワ動作によって増幅され、垂直出力線１０８に読み出される。
【０２３９】
次いで、時刻Ｔ１３において、制御信号ＶＰＤ＿ＯＮがハイレベルとなることによって電圧スイッチ１２８のスイッチＳＷ０，ＳＷ１がオンになる。よって、電圧供給部１２５から電圧供給線１１２，１１３にそれぞれ固定電圧端子Ｖ０，Ｖ１のそれぞれの電位が供給される。
【０２４０】
次いで、時刻Ｔ１３から時刻Ｔ１４の間に読み出し走査行の制御信号ＰＴＸ（ｍ）がハイレベルとなり、読み出し走査行の画素の転送トランジスタＭ１がオンになる。この動作により、読み出し走査行の画素１０５，１０６では、光電変換部ＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤへと転送される。また、読み出し走査行の画素１１０，１１１では、電圧供給部１２５から供給される固定電圧端子Ｖ０，Ｖ１の電位がフローティングディフュージョンＦＤに書き込まれる。
【０２４１】
次いで、時刻Ｔ１４において、読み出し走査行の制御信号ＰＴＸ（ｍ）がローレベルとなり、読み出し走査行の画素の転送トランジスタＭ１がオフになる。この動作により、読み出し走査行のフローティングディフュージョンＦＤの電圧が確定し、確定した電圧がソースフォロワ動作によって増幅され、垂直出力線１０８に読み出される。
【０２４２】
次いで、時刻Ｔ１５において、制御信号ＶＰＤ＿ＯＮがローレベルとなることによって電圧スイッチ１２８のスイッチＳＷ０，ＳＷ１がオフとなり、電圧供給部１２５から電圧供給線１１２，１１３への固定電圧端子Ｖ０，Ｖ１の電位の供給が遮断される。
【０２４３】
次いで、時刻Ｔ１６において、シャッタ走査行の制御信号ＰＴＸ（１）がハイレベルとなり、シャッタ走査行の画素の転送トランジスタＭ１がオンになる。この際、シャッタ走査行の画素のリセットトランジスタＭ２もオンのため、光電変換部ＰＤの電荷が転送トランジスタＭ１及びリセットトランジスタＭ２を介して電源電圧端子ＶＤＤに排出される。
【０２４４】
次いで、時刻Ｔ１７において、シャッタ走査行の制御信号ＰＴＸ（１）がローレベルとなり、シャッタ走査行の画素の転送トランジスタＭ１がオフになる。また、時刻Ｔ１８において、シャッタ走査行の制御信号ＰＲＥＳ（１）がローレベルとなり、シャッタ走査行の画素のリセットトランジスタＭ２がオフになる。この動作により、シャッタ走査行のシャッタ動作が終了する。
【０２４５】
次いで、時刻Ｔ１９において、読み出し走査行の制御信号ＰＳＥＬ（ｍ）がローレベルとなり、読み出し走査行の画素の選択トランジスタＭ４がオフになる。この動作により、読み出し走査行の画素の選択が解除され、読み出し走査行の読み出し動作が終了する。
【０２４６】
本実施形態では、上述のように、シャッタ走査行の転送トランジスタＭ１をオンにしている期間に、電圧スイッチ１２８のスイッチＳＷ０，ＳＷ１をオフ（制御信号ＶＰＤ＿ＯＮをローレベル）にしている。この理由について以下に説明する。
【０２４７】
シャッタ動作によって第１領域１２０の画素１０５，１０６の光電変換部ＰＤの電荷を完全に除去するためには、シャッタ走査行のリセットトランジスタＭ２と転送トランジスタＭ１とを同時にオンすることが望ましい。特に、光電変換部ＰＤの飽和電荷量がフローティングディフュージョンＦＤの飽和電荷量を上回る場合は、リセットトランジスタＭ２と転送トランジスタＭ１とを同時にオンすることが必須である。
【０２４８】
しかしながら、その状態で、故障検出用画素領域である第２領域１２２の画素１１０，１１１に電圧供給部１２５からの電圧供給がなされたままであると、固定電圧端子Ｖ１，Ｖ０と電源電圧端子ＶＤＤとが短絡する。典型的には固定電圧端子Ｖ１の電位が約１．６Ｖ、電源電圧ＶＤＤが３．３Ｖであるため、短絡電流が流れることによって第２領域１２２の画素１１０，１１１の電位が正しく読めなくなる等の悪影響が発生する。
【０２４９】
そこで、本実施形態では、電圧供給部１２５と第２領域１２２の画素１１０，１１１との間に電圧スイッチ１２８を設ける構成としている。そして、シャッタ走査行の転送トランジスタＭ１をオンにするときには、電圧スイッチ１２８のスイッチＳＷ０，ＳＷ１がオフになるように駆動する。
【０２５０】
これにより、シャッタ走査時に固定電圧端子Ｖ０，Ｖ１と電源電圧端子ＶＤＤとが短絡することを回避し、故障検出の検出精度を高めることが可能となる。すなわち、シャッタ走査時の電圧端子間の短絡を回避することで、撮像と故障検出とをリアルタイムで行いつつ、故障検出の検出精度を高めるという効果が得られる。
【０２５１】
なお、本実施例では、シャッタ走査行の転送トランジスタＭ１をオンにするタイミングが読み出し走査行の転送トランジスタＭ１をオンにするタイミングよりも後とした。本実施例は、必ずしもこの動作に限定されるものではない。すなわち、シャッタ走査行の転送トランジスタＭ１をオンにするタイミングは、読み出し走査行の転送トランジスタＭ１をオンにするタイミングよりも前であってもよい。
【０２５２】
＜画素の上面図＞
図２５は、画素１０５、１１０、１１１の上面図である。図２３で示した部材と同じ機能を有する部材については、図２３で付した符号と同じ符号が図２５においても付されている。
【０２５３】
画素電源配線２０１は、画像取得用の画素に電源電圧ＶＤＤを伝送する配線である。画素セル２００は、光電変換部ＰＤの一部である、半導体領域２０３Ａ、２０３Ｂを有する。半導体領域２０３Ａ、２０３Ｂは、光電変換によって生じた電荷を蓄積する電荷蓄積部である。ここでは、半導体領域２０３Ａ、２０３Ｂの導電型はＮ型であるとする。また、半導体領域２０３Ａ、２０３Ｂが蓄積する電荷が電子であるとする。
【０２５４】
さらに画素セル２００は、転送トランジスタＭ１のゲート２０４Ａ、２０４Ｂ、フローティングディフュージョン（以下、ＦＤと表す。）の一部である浮遊拡散領域２０５Ａ、２０５Ｂを有する。さらに画素セル２００は、選択トランジスタＭ４のゲート２０６、増幅トランジスタＭ３のゲート２０７、リセットトランジスタＭ２のゲート２０８を有する。さらに画素セル２００は、ＦＤ接続コンタクト（以下、コンタクトをＣＮＴと表す）２０９Ａ、２０９Ｂ、ＦＤ接続配線Ａ２１０Ａ、２１０Ｂ、ＦＤ接続配線２１１を含む。以下、リセットトランジスタのゲートをリセットゲート、転送トランジスタのゲートを転送ゲート、増幅トランジスタのゲートを増幅ゲート、選択トランジスタのゲートを選択ゲートと表す。
【０２５５】
半導体領域２０３Ａは転送ゲート２０４Ａを介して浮遊拡散領域２０５Ａに接続されている。半導体領域２０３Ａに蓄積された電荷は、転送ゲート２０４Ａを介して浮遊拡散領域２０５Ａへ転送される。浮遊拡散領域２０５ＡはＦＤ接続ＣＮＴ２０９ＡとＦＤ接続配線Ａ２１０Ａ、ＦＤ接続配線２１１を介して増幅ゲート２０７に接続される。
【０２５６】
半導体領域２０３Ｂは、転送ゲート２０４Ｂを介して浮遊拡散領域２０５Ｂへ接続されている。半導体領域２０３Ｂに蓄積された電荷は、転送ゲート２０４Ｂを介して浮遊拡散領域２０５Ｂへ転送される。浮遊拡散領域２０５ＢはＦＤ接続ＣＮＴ２０９ＢとＦＤ接続配線Ａ２１０Ｂ、ＦＤ接続配線２１１を介して増幅ゲート２０７へ接続される。
【０２５７】
浮遊拡散領域２０５ＡはＦＤ接続ＣＮＴ２０９ＡとＦＤ接続配線Ａ２１０ＡとＦＤ接続配線２１１を介してリセットトランジスタＭ２に接続される。浮遊拡散領域２０５ＢはＦＤ接続ＣＮＴ２０９ＢとＦＤ接続配線Ａ２１０ＢとＦＤ接続配線２１１を介してリセットトランジスタＭ２に接続される。
【０２５８】
画素電源配線３０１は、故障検出用の画素に電源電圧ＶＤＤを伝送する配線である。
【０２５９】
故障検出用の画素セル３００は、遮光された光電変換部ＰＤの一部である半導体領域３０３Ａ、３０３Ｂを有する。画素セル３００は、転送ゲート３０４Ａ、３０４Ｂ、浮遊拡散領域３０５Ａ、３０５Ｂ、選択ゲート３０６、増幅ゲート３０７、リセットゲート３０８を有する。
【０２６０】
さらに画素セル３００は、ＦＤ接続ＣＮＴ３０９Ａ、３０９Ｂ、ＦＤ接続配線Ａ３１０Ａ、３１０Ｂ、ＦＤ接続配線３１１、電圧供給線１１２、１１３を有する。さらに画素セル３００は、故障検出用ＶＩＡ３１３Ａ、３１３Ｂ、故障検出用配線Ｃ３１４Ａ、３１４Ｂ、故障検出用ＣＮＴ３１５Ａ、３１５Ｂを有する。
【０２６１】
電圧供給線１１２と電圧供給線１１３は、画素セル３００の光電変換部ＰＤの上部に配されている。換言すれば、平面視において、電圧供給線１１２と光電変換部ＰＤとが重なっており、電圧供給線１１３と光電変換部ＰＤとが重なっている。
【０２６２】
電圧供給線１１２は故障検出用ＶＩＡ３１３Ａを介して故障検出用配線Ｃ３１４Ａに接続される。更に、故障検出用配線Ｃ３１４Ａは故障検出用ＣＮＴ３１５Ａを介して半導体領域３０３Ａに接続される。
【０２６３】
半導体領域３０３Ａに電圧供給線１１２より印加された電位が、転送トランジスタＭ２を介して浮遊拡散領域３０５Ａへ出力される。
【０２６４】
電圧供給線１１３は故障検出用ＶＩＡ３１３Ｂを介して故障検出用配線Ｃ３１４Ｂに接続される。更に、故障検出用配線Ｃ３１４Ｂは故障検出用ＣＮＴ３１５Ｂを介して半導体領域３０３Ｂに接続される。
【０２６５】
半導体領域３０３Ｂに電圧供給線１１３より印加された電位が、転送トランジスタＭ２を介して浮遊拡散領域３０５Ｂへ出力される。
【０２６６】
増幅トランジスタＭ３は、増幅ゲート３０７の電位に応じた信号を、選択トランジスタＭ４を介して垂直出力線１０８に出力する。
【０２６７】
浮遊拡散領域３０５ＡはＦＤ接続ＣＮＴ３０９ＡとＦＤ接続配線Ａ３１０ＡとＦＤ接続配線３１１を介してリセットトランジスタＭ２に接続される。浮遊拡散領域３０５ＢはＦＤ接続ＣＮＴ３０９ＢとＦＤ接続配線Ａ３１０ＢとＦＤ接続配線３１１を介してリセットトランジスタＭ２に接続される。
【０２６８】
故障検出用の画素セル３００の出力は、電圧供給線１１２もしくは電圧供給線１１３の電位に応じた信号レベルとなる。
【０２６９】
＜光電変換部の上面図、断面図＞
図２５で説明した画素の上面について、さらに光電変換部を中心に、図２６を用いて説明する。
【０２７０】
図２６は、画像取得用の画素１０６と、故障検出用の画素１１１の光電変換部ＰＤと、転送トランジスタＭ２とを示した上面図である。図２５で示した部材と同じ機能を有する部材については、図２５で付された符号と同じ符号が図２６でも付されている。
【０２７１】
まず、画像取得用の画素１０６について説明する。平面視において、電荷を蓄積する半導体領域２０３Ａは、Ｐ型の半導体領域４０２と重なっている。図２７を用いて後述するが、半導体領域４０２は、半導体領域２０３の表面を保護する表面保護層として機能する。以降、半導体領域４０２を表面保護層として表記することがある。
【０２７２】
次に、故障検出用の画素１１１について説明する。平面視において、半導体領域３０３Ａにおいて故障検出用ＣＮＴ３１５Ａが接続された部分と、転送ゲート３０４Ａとの間に、Ｐ型の半導体領域５０２が設けられている。
【０２７３】
図２７（ａ）は、図２６において、Ｃ−Ｄとして示した線が通過する位置における画素の断面図である。図２７（ｂ）は、図２６において、Ａ−Ｂとして示した線が通過する位置における画素の断面図である。
【０２７４】
まず、図２７（ａ）に示した、画像取得用の画素１０６（Ｃ−Ｄの線に対応する断面）について説明する。電荷を蓄積する半導体領域２０３Ａは、Ｐ型の半導体領域４０２の下部に形成されている。これにより、半導体領域４０２は、半導体領域２０３の表面を保護する表面保護層として機能する。半導体領域４０２は、半導体基板の主面３５０と、半導体領域２０３Ａとの間に形成されている。
【０２７５】
次に図２７（ｂ）に示した、故障検出用の画素１１１（Ａ−Ｂの線に対応する断面）について説明する。電荷を蓄積する半導体領域３０３Ａの一部の領域に、故障検出用ＣＮＴ３１５Ａが接続されている。この故障検出用ＣＮＴ３１５Ａの下部には、半導体領域５０２は形成されていない。また、半導体領域３０３Ａにおいて故障検出用ＣＮＴ３１５Ａが接続された部分と、転送ゲート３０４Ａとの間には、半導体領域５０２が設けられている。また、半導体領域５０２と半導体領域３０３Ａが平面視において重なる部分については、半導体領域５０２の下部に半導体領域３０３Ａが設けられている。半導体領域５０２は、半導体基板の主面３５０と、半導体領域３０３Ａとの間に形成されている。
【０２７６】
＜半導体領域５０２による効果＞
半導体領域３０３Ａの導電型がＮ型であるとすると、半導体領域５０２の導電型はＰ型である。このため、半導体領域５０２は半導体領域３０３Ａに比べて低い電位となっている。つまり、半導体領域５０２の電位は、転送ゲート３０４Ａのオフ時の電位と、半導体領域３０３Ａの電位との間の電位となっている。半導体領域５０２が形成されていない場合には、転送ゲート３０４Ａには、転送ゲート３０４と半導体領域３０３Ａとの間の電位差に対応する電界が印加されている。一方、本実施例では半導体領域５０２を備えることにより、転送ゲート３０４には、転送ゲート３０４と半導体領域５０２との間の電位差に対応する電界に緩和される。これにより、故障検出用の画素１１１の転送トランジスタＭ２の故障を生じにくくさせることができる。つまり、本実施例の画素構成は、画素１１１の故障を生じにくくすることができる。また、本実施例の撮像装置は、製造不良を生じにくくさせることができる。これにより、本実施例の撮像装置は、撮像装置の製造の歩留りを向上させることができる効果も得られる。
【０２７７】
（実施例６）
本実施例の撮像装置について、実施例５と異なる点を中心に説明する。
【０２７８】
本実施例の撮像装置は、半導体領域３０３Ａの内部に設けられ、半導体領域３０３Ａと同じ導電型であって、半導体領域３０３Ａよりも不純物濃度が高い半導体領域に故障検出用ＣＮＴ３１５Ａが接続されている。
【０２７９】
図２８は、本実施例の故障検出用の画素５０１の光電変換部と転送トランジスタの上面図である。図２５で示した部材と同じ機能を有する部材には、図２５で付された符号と同じ符号が図２６においても付されている。
【０２８０】
平面視において、半導体領域３０３Ａが半導体領域５０２と重ならない部分に、半導体領域５０３が形成されている。半導体領域５０３は、半導体領域３０３Ａと同じ導電型であって、半導体領域３０３Ａよりも不純物濃度が高い領域である。平面視において、半導体領域５０３と、半導体領域５０２との間には間隙が設けられている。
【０２８１】
図２９は、図２８に示したＡ−Ｂの線の断面図である。
【０２８２】
半導体領域５０３は、半導体領域３０３Ａの内部に形成されている。半導体領域５０３の底部は、半導体領域５０２よりも深い位置にある。
【０２８３】
本実施例の撮像装置は、半導体領域５０３を備えることにより、故障検出用ＣＮＴ３１５Ａと半導体領域３０３Ａとの間の電気抵抗を低減することができる。これにより、故障検出における検出精度を向上させることができる。
【０２８４】
図３０は、本実施例の撮像装置の製造方法を示している。図３０のＡ、Ｂは図２８のＡ、Ｂと対応している。また、図３０のＣ、Ｄは、図２６のＣ、Ｄと対応している。図３０（ｅ）は、本実施例の撮像装置の構成を示している。Ｐ型の半導体領域９００が、図１に示した第１領域１２０、第２領域１２２に渡って形成されている。また、Ｐ型の半導体領域９００よりも高い不純物濃度を有するＰ型の半導体領域９０２が形成されている。半導体領域９０２には、コンタクト９０３が接続されている。半導体領域９００には、半導体領域９０２を介してコンタクト９０３から電位が与えられる。
【０２８５】
図３０（ａ）では、素子分離部９０１が形成されている。素子分離部９０１は、ＳＴＩ（Ｓｈａｒｒｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法などを用いて形成することができる。また、半導体領域３０３Ａは、イオン注入によって形成される。また、転送ゲート３０４ＡはＰＶＤ法によって形成される。
【０２８６】
図３０（ｂ）は、半導体領域２０５Ａ、半導体領域３０５Ａ、半導体領域５０３を形成する工程を示している。半導体領域２０５Ａ、半導体領域３０５Ａ、半導体領域５０３が形成される領域以外の領域は、レジストによってマスクされている。このマスクが為された状態において、ヒ素等のＮ型半導体領域を形成するためのドーパントを、半導体領域２０５Ａ、半導体領域３０５Ａ、半導体領域５０３となる領域にイオン注入する。これにより、Ｎ型の半導体領域２０５Ａ、３０５Ａ、５０３が形成される。つまり、半導体領域５０３を形成する工程は、半導体領域２０５Ａ、３０５Ａを形成する工程と並行して行われる。これにより、半導体領域５０３を形成するための工程を別途設ける必要が無い。よって、半導体露光装置のフォトマスクあるいはレチクルの枚数の削減によるコスト低減と、工程数の削減によるスループット向上の効果が得られる。
【０２８７】
図３０（ｃ）は、半導体領域４０２、半導体領域５０２を形成する工程を示している。半導体領域２０３Ａの上部にはレジストによるマスクが形成されていない一方、半導体領域３０３Ａの一部の上部には、レジストによるマスクが形成されている。さらに言えば、半導体領域５０３は、レジストによってマスクされている。このレジストによるマスクが為された状態で、ホウ素等のＰ型半導体領域を形成するためのドーパントを、半導体領域４０２、５０２が形成される領域にイオン注入する。このイオン注入は、半導体基板の法線に対して、イオン注入の方向が角度を為す、いわゆる斜めイオン注入によって行われる。斜めイオン注入により、半導体基板において転送ゲート３０４Ａの射影部となる部分ができる。これにより、射影部へのイオン注入は抑制される。このようにして、領域イオン注入の角度によって生じる転送ゲート３０４Ａの射影部と、レジストによるマスクとによって規定される領域に、半導体領域４０２、５０２が形成される。
【０２８８】
図３０（ｄ）は、半導体領域９０２を形成する工程を示している。半導体領域９０２となる領域の上部以外の領域にはレジストによるマスクが形成されている。このマスクが為された状態で、ホウ素等のＰ型半導体領域を形成するためのドーパントを、半導体領域９０２が形成される領域に注入する。これにより、Ｐ型の半導体領域９０２が形成される。
【０２８９】
その後、層間絶縁膜を半導体基板の上部に形成する。そして、ＦＤ接続ＣＮＴ２０９Ａ、３０９Ａ、３１５Ａ、９０３が形成される領域をエッチングすることによって開口を形成する。この開口に、タングステン等の金属材料を注入することにより、ＦＤ接続ＣＮＴ２０９Ａ、３０９Ａ、３１５Ａ、９０３が形成される。つまり、故障検出用ＣＮＴ３１５Ａを形成する工程は、ＦＤ接続ＣＮＴ２０９Ａ、３０９Ａ、９０３を形成する工程と並行して行われる。これにより、故障検出用ＣＮＴ３１５Ａを形成するための工程を別途設ける必要が無い。よって、半導体露光装置のフォトマスクあるいはレチクルの枚数の削減によるコスト低減と、工程数の削減によるスループット向上の効果が得られる。
【０２９０】
このようにして、本実施例の撮像装置の故障検出用の画素１１０、１１１と、画像取得用の画素１０５，１０６を形成することができる。
【０２９１】
（実施例７）
本実施例の撮像装置について、実施例５と異なる点を中心に説明する。
【０２９２】
本実施例の撮像装置は、故障検出用の画素の光電変換部が設けられた活性領域の幅を、画像取得用の画素の光電変換部が設けられた活性領域の幅よりも小さくする。
【０２９３】
図３１（Ａ）は、本実施例の故障検出用の画素５０１の光電変換部ＰＤ、転送トランジスタＭ２と、増幅トランジスタおよび選択トランジスタが設けられた活性領域６１０を示した上面図である。
【０２９４】
光電変換部ＰＤは、活性領域５０７に形成されている。図３１（Ａ）では、故障検出用の画素５０１の光電変換部ＰＤの活性領域５０７の幅を、Ｘとして図示している。この幅Ｘとは、図２５で示した、垂直出力線１０８が延在する方向に対して交差する方向における、活性領域５０７の長さである。
【０２９５】
一方、図３１（Ｂ）は、本実施例の画像取得用の画素４０１の光電変換部ＰＤ、転送トランジスタＭ２と、増幅トランジスタおよび選択トランジスタが設けられた活性領域６１０を示した上面図である。
【０２９６】
光電変換部ＰＤは、活性領域５０７に形成されている。図３１（Ｂ）では、画像取得用の画素４０１の光電変換部ＰＤの活性領域５０７の幅を、Ｙとして図示している。この幅Ｙとは、図２５で示した垂直出力線１０８が延在する方向に対して交差する方向における、活性領域５０７の長さである。
【０２９７】
図３１（Ａ）では、一の画素セル３００の半導体領域３０３Ａから、別の画素セル３００のトランジスタが形成された活性領域６１０までの距離をＤ１として示している。また、図３１（Ｂ）では、一の画素セル２００の半導体領域２０３Ａから、別の画素セル２００のトランジスタが形成された活性領域６１０までの距離をＤ２として示している。本実施例では幅Ｘを、幅Ｙよりも小さくしている。これにより距離Ｄ１を、距離Ｄ２よりも大きくすることができる。これにより、一の画素セル２００の半導体領域３０３Ａと、別の画素セル２００の活性領域６１０との間に生じる電界を緩和することができる。これにより、活性領域６１０に形成されるトランジスタあるいは光電変換部ＰＤの故障を生じにくくさせることができる。
【０２９８】
（実施例８）
本実施例の撮像装置について、実施例６と異なる点を中心に説明する。
【０２９９】
図３２を用いて説明する、図２８に示した部材と同じ機能を有する部材には、図２８で付した符号と同じ符号が、図３２においても付されている。
【０３００】
図３２は故障検出用の画素セル３００の上面図である。
【０３０１】
図３２において、故障検出用の画素セル３００の画素５０１と隣接して、増幅トランジスタＭ３、選択トランジスタＭ４が形成される活性領域６１０が配置されている。Ｎ型の半導体領域５０３は、Ｎ型の半導体領域３０３Ａよりも不純物濃度の高い領域である。光電変換部ＰＤの活性領域５０７の端部より距離Ｚ分、内側に形成されている。この距離Ｚとは、図２５に示した垂直出力線１０８が延在する方向に対して交差する方向における、光電変換部ＰＤの活性領域５０７の端部から、半導体領域５０３の端部までの距離である。
【０３０２】
本実施例の撮像装置は、距離Ｚを設けることにより、光電変換部ＰＤと、活性領域６１０との間で生じる電界を緩和することができる。これにより、活性領域６１０に形成されるトランジスタあるいは光電変換部ＰＤの故障を生じにくくさせることができる。
【０３０３】
（実施例９）
図３３は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の各実施例で述べた撮像装置のいずれかの構成を適用した撮像装置２００を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図３３に、上述の各実施例のいずれかの撮像装置を撮像装置２００として適用したデジタルスチルカメラの構成例を示す。
【０３０４】
図３３に例示した撮像システム５００は、撮像装置２００、被写体の光学像を撮像装置２００に結像させるレンズ５０２０、レンズ５０２０を通過する光量を可変にするための絞り５０４、レンズ５０２０の保護のためのバリア５０６を有する。レンズ５０２０及び絞り５０４は、撮像装置２００に光を集光する光学系である。
【０３０５】
撮像システム５００は、また、撮像装置２００から出力される出力信号の処理を行う信号処理部５０８０を有する。信号処理部５０８０は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。信号処理部５０８０は、撮像装置２００より出力される出力信号に対してＡＤ変換処理を実施する機能を備えていてもよい。この場合、撮像装置２００の内部には、必ずしもＡＤ変換回路を有する必要はない。
【０３０６】
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
【０３０７】
更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置２００と信号処理部５０８０に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置２００と、撮像装置２００から出力された出力信号を処理する信号処理部５０８０とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、撮像装置２００の制御機能の一部又は全部を実施するように構成してもよい。
【０３０８】
撮像装置２００は、画像用信号を信号処理部５０８０に出力する。信号処理部５０８０は、撮像装置２００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８０は、画像用信号を用いて、画像を生成する。
【０３０９】
上述した各実施例の撮像装置による撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
【０３１０】
（実施例１０）
本実施例の撮像システム及び移動体について、図３４及び図３５を用いて説明する。
【０３１１】
図３４は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図３５は、本実施例による撮像システムの動作を示すフロー図である。
【０３１２】
本実施例では、車載カメラに関する撮像システムの一例を示す。図３４は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、上述した各実施例のいずれかの撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。
【０３１３】
集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検出部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検出部７０９は、撮像装置７０２の異常を検知すると、主制御部７１３に異常を発報する。
【０３１４】
集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０３１５】
主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。
【０３１６】
集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチ１３をパルス駆動させるための設定や、フレーム毎に電圧スイッチ１３を切り替える設定等を送信する。
【０３１７】
撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検知することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検知結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
【０３１８】
また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０３１９】
本実施例では、車両の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図３４（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。
【０３２０】
２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。
【０３２１】
次に、撮像システム７０１における撮像装置７０２の故障検出動作について、図３５を用いて説明する。撮像装置７０２の故障検出動作は、図３５に示すステップＳ８１０〜Ｓ８８０に従って実施される。
【０３２２】
ステップＳ８１０は、撮像装置７０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム７０１の外部（例えば主制御部７１３）又は撮像システム７０１の内部から、撮像装置７０２の動作のための設定を送信し、撮像装置７０２の撮像動作及び故障検出動作を開始する。撮像装置７０２の動作のための設定には、電圧スイッチ１３の制御のための設定が含まれる。
【０３２３】
次いで、ステップＳ８２０において、走査行に属する画像取得用画素領域である第１領域１０の画素１０５，１０６からの信号を取得する。また、ステップＳ８３０において、走査行に属する第２領域１１の画素１１０，１１１からの出力値を取得する。なお、ステップＳ８２０とステップＳ８３０とは逆でもよい。
【０３２４】
次いで、ステップＳ８４０において、画素１１０，１１１への固定電圧端子Ｖ０，Ｖ１の接続設定に基づく画素１１０，１１１の出力期待値と、実際の画素１１０，１１１からの出力値との該非判定を行う。
【０３２５】
ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ８５０に移行し、第１領域１０における撮像動作が正常に行われていると判定し、処理ステップがステップＳ８６０へと移行する。ステップＳ８６０では、走査行の画素信号をメモリ７０５に送信して一次保存する。そののち、ステップＳ８２０に戻り、故障検出動作を継続する。
【０３２６】
一方、ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ８７０に移行する。ステップＳ８７０において、第１領域１０における撮像動作に異常があると判定し、主制御部７１３、又は警報装置７１２に警報を発報する。警報装置７１２は、表示部に異常が検知されたことを表示させる。その後、ステップＳ８８０において撮像装置７０２を停止し、撮像システム７０１の動作を終了する。
【０３２７】
なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。
【０３２８】
また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム７０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０３２９】
［変形実施例］
本発明は、上記実施例に限らず種々の変形が可能である。
【０３３０】
例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。
【０３３１】
また、これまで説明してきた画素の回路構成は、図３、図２３に示したものに限定されるものではなく、適宜変更が可能である。例えば、図２３の画素１０５，１０６，１１０，１１１は、１つのマイクロレンズに対し、２つの光電変換部が配されたデュアルピクセル構造であってもよい。
【０３３２】
上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
【符号の説明】
【０３３３】
１  撮像領域
２  有効画素
３  ＯＢ画素
４  参照画素
５  垂直出力線
６  制御線
１１  垂直走査回路
１３  論理生成回路部
１４  画素駆動信号生成回路部
１５  バッファ回路
１６  タイミングジェネレータ
【図１】
2019029694.tif 000003
【図２】
2019029694.tif 000004
【図３】
2019029694.tif 000005
【図４】
2019029694.tif 000006
【図５】
2019029694.tif 000007
【図６】
2019029694.tif 000008
【図７】
2019029694.tif 000009
【図８】
2019029694.tif 000010
【図９】
2019029694.tif 000011
【図１０】
2019029694.tif 000012
【図１１】
2019029694.tif 000013
【図１２】
2019029694.tif 000014
【図１３】
2019029694.tif 000015
【図１４】
2019029694.tif 000016
【図１５】
2019029694.tif 000017
【図１６】
2019029694.tif 000018
【図１７】
2019029694.tif 000019
【図１８】
2019029694.tif 000020
【図１９】
2019029694.tif 000021
【図２０】
2019029694.tif 000022
【図２１】
2019029694.tif 000023
【図２２】
2019029694.tif 000024
【図２３】
2019029694.tif 000025
【図２４】
2019029694.tif 000026
【図２５】
2019029694.tif 000027
【図２６】
2019029694.tif 000028
【図２７】
2019029694.tif 000029
【図２８】
2019029694.tif 000030
【図２９】
2019029694.tif 000031
【図３０】
2019029694.tif 000032
【図３１】
2019029694.tif 000033
【図３２】
2019029694.tif 000034
【図３３】
2019029694.tif 000035
【図３４】
2019029694.tif 000036
【図３５】
2019029694.tif 000037