(57)【要約】【課題】振動整流誤差の補正に係る演算負荷を低減することが可能な振動整流誤差補正回路を提供すること。【解決手段】物理量を検出可能なセンサー素子から出力された被測定信号に基づいてデジタル値を得て、前記デジタル値をバイアスした値の積に基づく補正関数により前記デジタル値の振動整流誤差を補正する第１の補正回路を含む、振動整流誤差補正回路。【選択図】図７
2019191068.tif 000002
【特許請求の範囲】
【請求項１】
物理量を検出可能なセンサー素子から出力された被測定信号に基づいてデジタル値を得て、前記デジタル値をバイアスした値の積に基づく補正関数により前記デジタル値の振動整流誤差を補正する第１の補正回路を含む、振動整流誤差補正回路。
【請求項２】
請求項１において、
前記補正関数は２次関数であり、
前記２次関数の２次の係数が１である、振動整流誤差補正回路。
【請求項３】
請求項１又は２において、
周波数デルタシグマ変調回路と、
第１のフィルター回路及び第２のフィルター回路を含み、前記第１のフィルター回路のフィルター特性及び前記第２のフィルター回路のフィルター特性に基づいて、前記振動整流誤差を補正する第２の補正回路と、
を含み、
前記周波数デルタシグマ変調回路は、前記被測定信号に基づく動作信号を用いて、基準信号を周波数デルタシグマ変調した周波数デルタシグマ変調信号を生成し、
前記第１のフィルター回路は、前記周波数デルタシグマ変調回路の出力側に設けられ、前記動作信号に同期して動作し、
前記第２のフィルター回路は、前記第１のフィルター回路の出力側に設けられ、前記基準信号に同期して動作し、
前記第２のフィルター回路の出力信号が、前記第１の補正回路に入力される、振動整流誤差補正回路。
【請求項４】
請求項１乃至３のいずれか一項に記載の振動整流誤差補正回路と、
前記センサー素子と、
を含む、物理量センサーモジュール。
【請求項５】
請求項４において、
前記センサー素子は、物理量として、質量、加速度、角速度、角加速度、静電容量及び温度の少なくともいずれかを検出する、物理量センサーモジュール。
【請求項６】
請求項４又は５に記載の物理量センサーモジュールと、
構造物に取り付けられている前記物理量センサーモジュールからの検出信号を受信する受信部と、
前記受信部から出力された信号に基づいて、前記構造物の傾斜角度を算出する算出部と、
を含む、構造物監視装置。
【請求項７】
物理量を検出可能なセンサー素子から出力された被測定信号に基づいてデジタル値を得て、前記デジタル値をバイアスした値の積に基づく補正関数により前記デジタル値の振動整流誤差を補正する第１の補正回路と、
前記被測定信号に基づく動作信号を用いて、基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調回路と、
前記周波数デルタシグマ変調回路の出力側に設けられ、前記動作信号に同期して動作する第１のフィルター回路及び、前記第１のフィルター回路の出力側に設けられ、前記基準信号に同期して動作し、前記第１の補正回路に信号を出力する第２のフィルター回路を含み、前記第１のフィルター回路のフィルター特性及び前記第２のフィルター回路のフィルター特性に基づいて、前記振動整流誤差を補正する第２の補正回路と、
を含む、振動整流誤差補正回路の補正値調整方法であって、
前記第１の補正回路の前記補正関数の補正値を調整する第１の調整工程と、
前記第２の補正回路の前記第１のフィルター回路及び前記第２のフィルター回路のフィルター特性を調整する第２の調整工程と、
を含み、
前記第１の調整工程は、前記第２の調整工程の前に行われる、振動整流誤差補正回路の補正値調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動整流誤差補正回路、物理量センサーモジュール、構造物監視装置及び振動整流誤差補正回路の補正値調整方法に関する。
【背景技術】
【０００２】
センサー素子を含むデバイス又はシステムにおいて、センサー素子に加わる印加信号に対して、センサー素子が出力する出力信号の線形性（直線性）が良好な場合、印加信号が正弦波振動である場合の出力信号の平均値はゼロとなる。一方、センサー素子に加わる印加信号に対して、センサー素子が出力する出力信号が非線形性（非直線性）のデバイス又はシステムでは、印加信号に対して出力信号に歪みが生じる。このような非線形性を有するデバイス又はシステムに、印加信号として正弦波振動が入力された場合、出力信号の平均値がゼロとはならない場合がある。このような出力信号には、振動整流誤差（ＶＲＥ：Vibration Rectification Error）が含まれている。
【０００３】
振動整流誤差は、非直線性を有するデバイス又はシステムにより生じた誤差信号であって、本来、印加信号には含まれない。このような整流誤差信号は、デバイス又はシステムの後段に接続される処理システム或いはアプリケーションシステムの性能に影響を与えるおそれがある。例えば、非線形性を有するセンサーを用いた測定装置では、その非線形性による振動整流誤差によって測定精度が低下するおそれがある。また、例えば、環境計測に用いられる加速度センサーでは、構造振動環境や音響振動環境の広帯域な振動成分を測定する為、広いダイナミックレンジの信号に対して低ドリフト（低誤差）の性能が望まれる。
【０００４】
一般に、振動整流誤差を低減させる技術として、加速度センサーに復元力アクチュエーターが設けられ、加速度センサーの検出信号に基づいて復元力アクチュエーターをフィードバック制御することで振動整流誤差を低減させる技術が知られている。これにより、振動整流誤差による影響を低減している。具体的には、既知の振動信号を所定の軸に沿って加速度センサーに供給して振動整流誤差を測定する。そして、当該振動整流誤差が所定の閾値よりも小さくなるまでフィードバックゲイン設定値を調整する。
【０００５】
また、特許文献１には、加速度等の物理量を検出する物理量センサーにおいて、印加される物理量に対する出力値の非直線性といった問題に対して、非直線性を補正する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−３３５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、振動整流誤差が非線形であるため、振動整流誤差を補正するための補正演算が複雑となり、振動整流誤差を補正するための演算負荷が増大してしまうおそれがあった。
【課題を解決するための手段】
【０００８】
本発明に係る振動整流誤差補正回路の一態様は、
物理量を検出可能なセンサー素子から出力された被測定信号に基づいてデジタル値を得て、前記デジタル値をバイアスした値の積に基づく補正関数により前記デジタル値の振動整流誤差を補正する第１の補正回路を含む。
【０００９】
前記振動整流誤差補正回路の一態様において、
前記補正関数は２次関数であり、
前記２次関数の２次の係数が１であってもよい。
【００１０】
前記振動整流誤差補正回路の一態様において、
周波数デルタシグマ変調回路と、
第１のフィルター回路及び第２のフィルター回路を含み、前記第１のフィルター回路のフィルター特性及び前記第２のフィルター回路のフィルター特性に基づいて、前記振動整流誤差を補正する第２の補正回路と、
を含み、
前記周波数デルタシグマ変調回路は、前記被測定信号に基づく動作信号を用いて、基準信号を周波数デルタシグマ変調した周波数デルタシグマ変調信号を生成し、
前記第１のフィルター回路は、前記周波数デルタシグマ変調回路の出力側に設けられ、前記動作信号に同期して動作し、
前記第２のフィルター回路は、前記第１のフィルター回路の出力側に設けられ、前記基準信号に同期して動作し、
前記第２のフィルター回路の出力信号が、前記第１の補正回路に入力されてもよい。
【００１１】
本発明に係る物理量センサーモジュールの一態様は、
前記振動整流誤差補正回路の一態様と、
前記センサー素子と、
を含む。
【００１２】
前記物理量センサーモジュールの一態様において、
前記センサー素子は、物理量として、質量、加速度、角速度、角加速度、静電容量及び温度の少なくともいずれかを検出してもよい。
【００１３】
本発明に係る構造物監視装置の一態様は、
前記物理量センサーモジュールの一態様と、
構造物に取り付けられている前記物理量センサーモジュールからの検出信号を受信する受信部と、
前記受信部から出力された信号に基づいて、前記構造物の傾斜角度を算出する算出部と、
を含む。
【００１４】
本発明に係る振動整流誤差補正回路の補正値調整方法の一態様は、
物理量を検出可能なセンサー素子から出力された被測定信号に基づいてデジタル値を得て、前記デジタル値をバイアスした値の積に基づく補正関数により前記デジタル値の振動整流誤差を補正する第１の補正回路と、
前記被測定信号に基づく動作信号を用いて、基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調回路と、
前記周波数デルタシグマ変調回路の出力側に設けられ、前記動作信号に同期して動作する第１のフィルター回路及び、前記第１のフィルター回路の出力側に設けられ、前記基準信号に同期して動作し、前記第１の補正回路に信号を出力する第２のフィルター回路を含み、前記第１のフィルター回路のフィルター特性及び前記第２のフィルター回路のフィルター特性に基づいて、前記振動整流誤差を補正する第２の補正回路と、
を含む、振動整流誤差補正回路の補正値調整方法であって、
前記第１の補正回路の前記補正関数の補正値を調整する第１の調整工程と、
前記第２の補正回路の前記第１のフィルター回路及び前記第２のフィルター回路のフィルター特性を調整する第２の調整工程と、
を含み、
前記第１の調整工程は、前記第２の調整工程の前に行われる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態のセンサー出力検出回路の機能ブロックを示すブロック図である。
【図２】振動整流誤差（ＶＲＥ）の概要を説明するための図である。
【図３】印加物理量と発振周波数との関係を示す図である。
【図４】発振周波数とレシプロカルカウント値との関係を示す図である。
【図５】印加物理量とレシプロカルカウント値との関係を示す図である。
【図６】ＦＤＳＭ回路の構成を示す回路図である。
【図７】第１実施形態の低周波数帯域補正回路の構成を示す回路図である。
【図８】第２実施形態の低周波数帯域補正回路の構成を示す回路図である。
【図９】第３実施形態のセンサー出力検出回路の機能ブロックを示すブロック図である。
【図１０】高周波数帯域補正回路の構成を示すブロック図である。
【図１１】第１のフィルター回路の構成を示す回路図である。
【図１２】第２のフィルター回路の構成を示す回路図である。
【図１３】高周波数帯域補正回路４０の入出力特性の非線形性を調整する原理について説明するための図である。
【図１４】補正値及びフィルター特性の調整手順を示すフローチャート図である。
【図１５】補正値及びフィルター特性の調整方法を説明するための図である。
【図１６】物理量センサーモジュールの構成を示す斜視図である。
【図１７】物理量センサーモジュールの分解斜視図である。
【図１８】センサー素子の概略構成を説明する斜視図である。
【図１９】加速度検出器の概略構成を説明する断面図である。
【図２０】ＶＲＥ補正の実施前後におけるＶＲＣの変化を示す図である。
【図２１】構造物監視装置の構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施形態について図面を用いて説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００１７】
１  センサー出力検出回路
１．１  第１実施形態
図１は、第１実施形態のセンサー出力検出回路１の機能ブロックを示すブロック図である。図１に示すように、第１実施形態のセンサー出力検出回路１は、ＦＤＳＭ（周波数デルタシグマ変調：Frequency Delta-Sigma Modulator）回路２及びＶＲＥ（振動整流誤差：Vibration Rectification Error）補正回路３を含む。
【００１８】
センサー出力検出回路１には、基準信号ＣＬＫと、例えば、図１８に記載されているような物理量を検出可能なセンサー素子から出力された被測定信号Ｘとが入力される。センサー出力検出回路１は、レシプロカルカウント方式により被測定信号Ｘと基準信号ＣＬＫとの周波数比を測定し、当該周波数比をレシプロカルカウント出力信号ＯＵＴとして出力
する。なお、以下の説明ではセンサー出力検出回路１には、センサー素子から出力された被測定信号Ｘが直接入力されるものとして説明を行うが、センサー出力検出回路１には、被測定信号Ｘに基づく動作信号が入力されていてもよい。ここで、被測定信号Ｘに基づく動作信号とは、被測定信号Ｘと相関のある信号であって、被測定信号Ｘ自体も含まれる。なお、本実施形態におけるセンサー素子は、物理量の検出レベルに応じて周波数が変化する周波数変化型のセンサー素子である。
【００１９】
本実施形態に示すような周波数変化型のセンサー素子において、当該センサー素子を含む系の入出力関係が非線形である場合、整流振動誤差（以下では、ＶＲＥ：Vibration Rectification Error  と称する。）が生じる場合がある。
【００２０】
図２はＶＲＥの概要を説明するための図である。センサー素子に加わる印加物理量と、センサー素子から出力される発振周波数とが線形である系に、印加物理量として正弦波振動を印加した場合、当該センサー素子から出力される信号は、図２に実線で示すように正弦波振動の信号として出力される。したがって、センサー素子から出力される信号を整流して得られる整流信号の平均値は、理想的にはゼロとなる。すなわち、センサー素子に加わる印加物理量と、センサー素子から出力される発振周波数とが線形である場合、センサー素子から出力される信号にドリフト成分は生じない。
【００２１】
一方、センサー素子に加わる印加物理量と、センサー素子から出力される発振周波数とが非線形である系に、印加物理量として正弦波振動を印加した場合、当該センサー素子から出力される信号には、図２に破線で示すように、印加された正弦波振動に対して歪みが生じた信号として出力される。したがって、センサー素子から出力される信号を整流して得られる整流信号の平均値は、ゼロとならない場合がある。すなわち、センサー素子に加わる印加物理量と、センサー素子から出力される発振周波数とが非線形である場合、センサー素子から出力される信号にドリフト成分が生じるおそれがある。このような入出力関係が非線形である系において、出力される信号に生じるドリフト成分がＶＲＥと称される。
【００２２】
ここで、図３から図５を用いてＶＲＥが生じる要因について、具体的に説明する。
【００２３】
図３は、センサー素子に加わる印加物理量と、センサー素子から出力される発振周波数との関係を示す図である。図３には、横軸を印加物理量、縦軸を発振周波数として、非線形性を有するセンサー素子の印加物理量と発振周波数との関係を例示している。また、図３には、センサー素子の入出力特性が線形であると仮定した場合の印加物理量と発振周波数との関係を一点鎖線で例示している。なお、図３に示す印加物理量の基準値ｄ０は、定常状態でセンサー素子に加わる物理量であり、また、発振周波数の基準値ｆ０は、印加物理量が基準値ｄ０の場合における発振周波数である。
【００２４】
図３に示す例では、印加物理量が基準値ｄ０よりも大きい場合、及び基準値ｄ０よりも小さい場合の発振周波数は、センサー素子の入出力特性が線形であると仮定した場合の発振周波数よりも低い。
【００２５】
図４は、センサー素子から出力される発振周波数と、当該発振周波数に対応するレシプロカルカウント値との関係を示す図である。図４では、横軸を発振周波数、縦軸をレシプロカルカウント値として、発振周波数とレシプロカルカウント値との関係を示している。また、図４には、レシプロカルカウント値が、発振周波数に対して線形となるように補正されたと仮定した場合の、発振周波数とレシプロカルカウント値との関係を一点鎖線で例示している。なお、図４に示すレシプロカルカウント値の基準値Ｃ０は、センサー素子の発振周波数が基準値ｆ０の場合のレシプロカルカウント値である。
【００２６】
図４に示す例では、発振周波数が基準値ｆ０よりも大きい場合、及び基準値ｆ０よりも小さい場合のレシプロカルカウント値は、発振周波数に対して線形となるように補正されたレシプロカルカウント値よりも大きい。
【００２７】
図５は、図３及び図４に基づく、印加物理量と、レシプロカルカウント値との関係を示す図である。図５では、横軸を印加物理量、縦軸をレシプロカルカウント値として、検出値とレシプロカルカウント値との関係を示している。また、図５には、印加物理量とレシプロカルカウント値が線形であると仮定した場合の、印加物理量とレシプロカルカウント値との関係を一点鎖線で例示している。
【００２８】
図５に示す例では、印加物理量が基準値ｄ０よりも大きい場合、及び基準値ｄ０よりも小さい場合に、レシプロカルカウント値が、線形を仮定したレシプロカルカウント値よりも高くなる。この場合におけるレシプロカルカウント値と一点鎖線との乖離がＶＲＥの生じる要因となる。
【００２９】
また、図５に示す例では、図３に示すようなセンサー素子の入出力特性に起因する非線形性、及び図４に示すようなレシプロカルカウント値に起因する非線形性が重畳して生じる。すなわち、センサー素子の入出力特性が非線形性を有し、さらに、センサー素子から出力される発振周波数をレシプロカル方式により測定した場合、ＶＲＥが大きくなるおそれがある。このようなＶＲＥは、センサー素子を含むデバイス又はシステムの後段に接続される処理システム或いはアプリケーションシステムの性能に影響を及ぼすおそれがあり、一般的に、補正回路により印加物理量と、最終出力値との関係が線形となるように補正される。
【００３０】
第１実施形態におけるセンサー出力検出回路１は、このようなＶＲＥを補正するための演算負荷を低減し、加えて補正精度を高めるためのＶＲＥ補正回路３を有する。以下では、第１実施形態におけるセンサー出力検出回路１の構成について具体的に説明する。なお、以下の説明では、センサー素子から出力される発振周波数をレシプロカル方式により測定した場合について説明するが、センサー素子から出力される発振周波数をダイレクトカウント方式で測定した場合であっても、同様の効果が得られるように補正することができる。
【００３１】
図１に戻り、ＦＤＳＭ回路２は、被測定信号Ｘに基づく動作信号を用いて、基準信号ＣＬＫを周波数デルタシグマ変調したＦＤＳＭ信号（周波数デルタシグマ変調信号）Ｓｆｄｓｍを生成する。
【００３２】
図６は、ＦＤＳＭ回路２の構成を示す回路図である。ＦＤＳＭ回路２は、カウント回路２１、Ｄフリップフロップ回路２２，２３及び減算器２４を含む。なお、図６では図示の簡略化のために、Ｄフリップフロップ回路２２及びＤフリップフロップ回路２３はそれぞれ１つのみ図示しているが、実際にはＤフリップフロップ回路２２及びＤフリップフロップ回路２３はＮ個存在する。
【００３３】
カウント回路２１には、基準信号ＣＬＫが入力される。カウント回路２１は、基準信号ＣＬＫの立ち上がりエッジをカウントする。そして、カウント値を示すＮビットの計数値ＤＣＮＴを生成する。
【００３４】
Ｎ個のＤフリップフロップ回路２２の各々は、被測定信号Ｘの立ち上がりエッジに同期して、カウント回路２１から出力されるＮビットの計数値ＤＣＮＴを取り込んで保持する。
【００３５】
Ｎ個のＤフリップフロップ回路２３の各々は、被測定信号Ｘの立ち上がりエッジに同期して、Ｎ個のＤフリップフロップ回路２２の各々に保持されているＮビットの計数値ＤＣＮＴを取り込んで保持する。
【００３６】
減算器２４は、Ｎ個のＤフリップフロップ回路２２の各々が保持するＮビットの信号の値から、Ｎ個のＤフリップフロップ回路２３の各々が保持しているＮビットの値を減算し、ＦＤＳＭ信号Ｓｆｄｓｍを出力する。すなわち、減算器２４から出力されるＦＤＳＭ信号Ｓｆｄｓｍの値は、被測定信号Ｘの直近の１周期における基準信号ＣＬＫのエッジの数に相当する。
【００３７】
以上のようにＦＤＳＭ回路２は、センサー素子から出力された被測定信号Ｘの周波数と相関関係を有するレシプロカルカウント値をＦＤＳＭ信号Ｓｆｄｓｍとして出力する。
【００３８】
図１に戻り、ＶＲＥ補正回路３は、低周波数帯域補正回路３０を含む。ＶＲＥ補正回路３は、ＦＤＳＭ回路２から出力されるＦＤＳＭ信号Ｓｆｄｓｍに含まれるＶＲＥを補正しレシプロカルカウント出力信号ＯＵＴとして出力する。
【００３９】
具体的には、ＶＲＥ補正回路３に含まれる低周波数帯域補正回路３０が、因数分解の形で表現されたＶＲＥ補正関数を含む。そして、低周波数帯域補正回路３０は、当該ＶＲＥ補正関数の各因数の積を演算することにより、物理量を検出可能なセンサー素子から出力された被測定信号ＸのＶＲＥの補正を行う。ここで、低周波数帯域補正回路３０により補正されるＶＲＥの周波数帯域は、物理量を検出するセンサー素子を備えたデバイス又はシステムが測定対象とする周波数帯域に設定されることが好ましい。
【００４０】
上述のとおり、ＶＲＥは、センサー素子を含む系の入出力関係の非線形性に起因して生じる。すなわち、ＶＲＥは、センサー素子に印加される印加物理量及び印加物理量に伴い変化するセンサー素子の発振周波数に対して非線形性を有する。したがって、ＶＲＥを補正するためのＶＲＥ補正関数は、非線形性を打ち消すために、センサー素子の発振周波数を変数とする多項式で表される。しかしながら、ＶＲＥの補正を、多項式を用いてした実施した場合、ＶＲＥ補正関数の次数の増加に伴い積の演算回数が増加し、その結果、ＶＲＥ補正回路３の演算負荷が増大するおそれがある。第１実施形態に示すＶＲＥ補正関数では、補正関数である多項式の次数の増加に伴う積の演算回数の増加を低減し、ＶＲＥの補正におけるＶＲＥ補正回路３の演算負荷を低減することが可能となる。
【００４１】
式（１）は、低周波数帯域補正回路３０に含まれるＶＲＥ補正関数の一例である。なお、式（１）では、低周波数帯域補正回路３０に入力される信号であって、センサー素子から出力される発振周波数のレシプロカルカウント値をデジタル値としての検出値Ｃ、ＶＲＥを補正するための演算に用いる補正値を補正値Ａ１〜Ａｐとする。ここで、第１実施形態における検出値Ｃは、図１に示すＦＤＳＭ信号Ｓｆｄｓｍに相当する。また、補正値Ａ１〜Ａｐは、ＶＲＥを補正するために任意に設定される値であって、センサー素子及びセンサー素子を含むデバイス又はシステムの各種構成の特性に応じて任意に設定できる。
【００４２】
【数１】
2019191068.tif 000003
【００４３】
図７は、式（１）に相当する低周波数帯域補正回路３０の構成を示す回路図である。図７に示すように、低周波数帯域補正回路３０は、物理量を検出可能なセンサー素子から出力された被測定信号Ｘに基づいてデジタル値である検出値Ｃを得て、検出値Ｃを補正値Ａ
１〜Ａｐによりバイアスした値の積（乗算）に基づく補正関数により、検出値Ｃの振動整流誤差を補正する。
【００４４】
図７に示すように、低周波数帯域補正回路３０は、ｐ個の減算器３１（３１−１〜３１−ｐ）とｐ−１個の乗算器３２（３２−１〜３２−（ｐ−１））を含む。
【００４５】
減算器３１−１は、ＦＤＳＭ回路２から出力されたＦＤＳＭ信号Ｓｆｄｓｍから、補正値Ａ１を減算する。また、減算器３１−２は、ＦＤＳＭ信号Ｓｆｄｓｍから、補正値Ａ２を減算する。以下同様に、減算器３１−ｉ（ｉは１〜ｐのいずれか）は、ＦＤＳＭ信号Ｓｆｄｓｍから、補正値Ａｉを減算する。減算器３１−ｉの出力値は、ＦＤＳＭ信号Ｓｆｄｓｍをバイアスした値に相当する。なお、補正値Ａ１〜Ａｐは、センサー出力検出回路１の外部から設定・変更可能であってもよく、また、例えば不図示のレジスターなどに記憶されていてもよい。
【００４６】
乗算器３２−１は、減算器３１−１から出力された信号と減算器３１−２から出力された信号との乗算を行う。
【００４７】
乗算器３２−２は、乗算器３２−１から出力された信号と減算器３１−３から出力された信号との乗算を行う。また、乗算器３２−３は、乗算器３２−２が出力された信号と減算器３１−４から出力された信号との乗算を行う。以下同様に、乗算器３２−ｊ（ｊは２〜ｐ−１のいずれか）は、乗算器３２−（ｊ−１）から出力された信号と減算器３１−（ｊ＋１）から出力された信号との乗算を行う。そして、乗算器３２−（ｐ−１）は、乗算器３２−（ｐ−２）から出力された信号と減算器３１−ｐから出力された信号との乗算を行い、乗算結果をレシプロカルカウント出力信号ＯＵＴとして出力する。
【００４８】
以上のように第１実施形態におけるセンサー出力検出回路１では、ＶＲＥ補正回路３に設けられた低周波数帯域補正回路３０において、因数分解の形で表現されたｐ次の補正関数を用いてＶＲＥの補正を行うことで、ｐ−１回の積の演算によりＶＲＥを補正することが可能となる。よって、ＶＲＥの補正精度を低減させることなく、且つ、補正演算の際に生じる積の演算回数を低減することができ、ＶＲＥの補正演算の負荷を低減することが可能となる。
【００４９】
また、積の演算回数を低減することが可能となるため、センサー出力検出回路１の構成が複雑になることを低減することも可能となる。
【００５０】
なお、上述した低周波数帯域補正回路３０が、第１実施形態における「第１の補正回路」に相当する。
【００５１】
１．２  第２実施形態
次に、第２実施形態のセンサー出力検出回路１について説明する。第２実施形態のセンサー出力検出回路１は、低周波数帯域補正回路３０に含まれるＶＲＥ補正関数が、因数分解の形で表現される２次の多項式であって、且つ、因数の累乗で示される点が第１実施形態と異なる。なお、第２実施形態のセンサー出力検出回路１を説明するにあたり、第１実施形態と同様の構成については同じ符号を付し、その説明を省略する。
【００５２】
ＶＲＥは入力される印加物理量に起因してセンサー素子から出力される発振周波数の関数であり、印加物理量に起因する発振周波数が一定であれば、ＶＲＥの大きさは印加物理量に起因するセンサー素子の出力信号の振幅の２乗に比例する。すなわち、ＶＲＥ補正関数は２次関数であってもよい。第１実施形態に示すように、ＶＲＥ補正関数が３次以上の関数である場合、補正関数によるＶＲＥの追従性を高めることが可能となり、ＶＲＥの補
正精度を高めることができる。一方、ＶＲＥ補正関数が２次関数の場合、ＶＲＥの補正演算の際に生じる積の演算回数をさらに低減することが可能となり、ＶＲＥの補正に伴う演算負荷をさらに低減することが可能となる。
【００５３】
式（２）は、２次の多項式で表されるＶＲＥ補正関数の一例である。ここで、式（２）に示す係数ａは、ＶＲＥ補正関数の補正感度を示す定数であり、基準値Ｃ０は、上述したレシプロカルカウント値の基準値である。
【００５４】
式（２）の第１項に示す検出値Ｃは、ＦＤＳＭ回路２から出力されるレシプロカルカウント値に相当する。また、第２項は、検出値Ｃから基準値Ｃ０を差し引き、差し引いた値の２乗をａ倍したものであり、ＶＲＥに相当する。すなわち、式（２）に示すＶＲＥ補正関数では、ＶＲＥを含むレシプロカルカウント値である検出値Ｃから、ＶＲＥを差し引くことでＶＲＥの補正演算を行う。
【００５５】
【数２】
2019191068.tif 000004
【００５６】
また、式（３）は、式（２）を展開した多項式である。
【００５７】
【数３】
2019191068.tif 000005
【００５８】
ここで、式（３）において、ＶＲＥ補正関数の補正感度を示す係数ａは、センサー素子及びセンサー出力検出回路１の特性が線形に近づくように設定される値である。したがって、式（２）の第２項をａ倍する代わりに式（２）の第１項を１／ａ倍してもよく、特性を線形に近づける同等のＶＲＥ補正効果が得られる。換言すれば、２次関数で示されたＶＲＥ補正関数において、２次の係数が１となるように補正してもよい。これにより、ＶＲＥ補正関数の演算において、２次の項における係数ａの積の演算を省略することが可能となり、ＶＲＥ補正関数の演算負荷を低減することが可能となる。また、係数ａの正負は、ＶＲＥの補正において、ＶＲＥ補正関数の傾きを示すものである。すなわち、係数ａは、正又は負のいずれも取り得る。
【００５９】
以上より、ＶＲＥ補正関数を示す式（３）の多項式は、式（４）のように表しても良い。
【００６０】
【数４】
2019191068.tif 000006
【００６１】
式（５）は、第２実施形態におけるＶＲＥ補正関数の一例である。
【００６２】
【数５】
2019191068.tif 000007
【００６３】
また、式（６）は、式（５）を展開した多項式である。
【００６４】
【数６】
2019191068.tif 000008
【００６５】
ここで、ＶＲＥ補正関数は、センサー素子に物理量が印加されていない場合、すなわち、印加物理量の基準値ｄ０に対するレシプロカルカウント値を基準として、線形に近づくように補正すればよい。よって、ＶＲＥ補正関数は、センサー素子から出力される発振周波数に基づく検出値Ｃを、基準値Ｃ０を基準とした場合の傾きを補正すればよい。したがって、式（４）及び式（６）において、検出値Ｃに係る係数が同じであればよく、換言すれば、式（６）に示す補正値Ａ１，Ａ２は、式（７）の関係を満たすように設定されればよい。
【００６６】
【数７】
2019191068.tif 000009
【００６７】
ここで、補正値Ａ１，Ａ２はセンサー素子を含むシステムの特性に応じて設定される任意の値であり、第２実施形態では、式（７）の関係を満足すればよい。したがって、補正値Ａ１と補正値Ａ２とが同じ値であってもよく、この場合、式（７）は式（８）のように表される。
【００６８】
【数８】
2019191068.tif 000010
【００６９】
以上より、第２実施形態におけるＶＲＥ補正関数は、式（５）に示す補正値Ａ１，Ａ２を、共通の補正値Ａとすることで、式（９）に示すような因数の累乗として表すことができる。これより、複数の補正値を保持する必要がなく、回路が複雑になることを低減することが可能となる。
【００７０】
【数９】
2019191068.tif 000011
【００７１】
ここで、図８を用いて、式（９）の構成を実現するための低周波数帯域補正回路３０の回路構成について説明する。図８は、式（９）に相当する低周波数帯域補正回路３０の構成を示す回路図である。低周波数帯域補正回路３０は、減算器３１と乗算器３２を含む。
【００７２】
減算器３１は、ＦＤＳＭ回路２から出力されたＦＤＳＭ信号Ｓｆｄｓｍから、補正値Ａを減算する。
【００７３】
乗算器３２には、減算器３１から出力された信号を分岐して、当該分岐した信号のそれぞれが入力される。すなわち、乗算器３２は、減算器３１から出力された信号を２乗する。そして、乗算器３２は、演算結果をレシプロカルカウント出力信号ＯＵＴとして出力する。
【００７４】
以上のように構成された低周波数帯域補正回路３０では、複数の補正値Ａ（Ａ１〜Ａｐ）を保持する必要がなく、したがって、複数の補正値Ａ（Ａ１〜Ａｐ）を保持するためのレジスター等が不要となる。さらに、各因数が共通である為、１つの減算器３１よりＶＲＥの補正演算が可能となる。したがって、第２実施形態におけるセンサー出力検出回路１
では、ＶＲＥ補正回路３をさらに小型化することが可能となる。
【００７５】
以上のように第２実施形態におけるセンサー出力検出回路１では、ＶＲＥ補正回路３に設けられた低周波数帯域補正回路３０において、因数分解の形で表現された２次の補正関数によりＶＲＥの補正を行うことで、第１実施形態におけるセンサー出力検出回路１と同様の効果を奏することができる。また、補正演算の際に生じる積の演算回数をさらに低減することが可能となる。
【００７６】
また、第１実施形態におけるセンサー出力検出回路１では、ＶＲＥ補正回路３に設けられた低周波数帯域補正回路３０において、因数分解の形で表されたＶＲＥ補正関数の各因数に含まれる補正値Ａ１，Ａ２を同じ補正値Ａとすることで、補正値を記憶するためのレジスター等が削減することが可能となる。さらに、共通の補正値Ａとすることで、減算器３１も共通とすることが可能となる。したがって、ＶＲＥ補正回路３及び低周波数帯域補正回路３０を小型化することが可能となる。
【００７７】
なお、上述した低周波数帯域補正回路３０が、第２実施形態における「第１の補正回路」に相当する。
【００７８】
１．３  第３実施形態
図９は、第３実施形態のセンサー出力検出回路１の機能ブロックを示すブロック図である。図９に示すように、第３実施形態のセンサー出力検出回路１は、ＶＲＥ補正回路３が、高周波数帯域補正回路４０をさらに含む点で、第１実施形態及び第２実施形態のセンサー出力検出回路１と異なる。なお、図９に示す低周波数帯域補正回路３０は、第１実施形態及び第２実施形態のいずれの構成であってもよい。また、第３実施形態のセンサー出力検出回路１を説明するにあたり、第１実施形態及び第２実施形態と同様の構成については同じ符号を付し、その説明を省略する。
【００７９】
高周波数帯域補正回路４０には、ＦＤＳＭ回路２から出力されるＦＤＳＭ信号Ｓｆｄｓｍ、被測定信号Ｘ、及び基準信号ＣＬＫが入力される。そして、高周波数帯域補正回路４０の出力信号が、検出値Ｃとして低周波数帯域補正回路３０に入力される。
【００８０】
図１０は、高周波数帯域補正回路４０の構成を示すブロック図である。高周波数帯域補正回路４０は、第１のフィルター回路４１、Ｄフリップフロップ回路４２、第２のフィルター回路４３を含む。高周波数帯域補正回路４０において、第１のフィルター回路４１は、ＦＤＳＭ回路２の出力側に設けられ、被測定信号Ｘに同期して動作する。第２のフィルター回路４３は、第１のフィルター回路４１の出力側に設けられ、基準信号ＣＬＫに同期して動作する。なお、第２のフィルター回路４３の出力信号が、低周波数帯域補正回路３０に入力される。このうち、高周波数帯域補正回路４０は、第１のフィルター回路４１及び第２のフィルター回路４３のフィルター特性に基づいてＶＲＥの補正を行う。また、Ｄフリップフロップ回路４２は、第１のフィルター回路４１と第２のフィルター回路４３との間に設けられ、基準信号ＣＬＫに同期して第１のフィルター回路４１の出力を保持し、第２のフィルター回路４３に出力する。
【００８１】
ここで、高周波数帯域補正回路４０により補正されるＶＲＥの周波数帯域は、物理量を検出するセンサー素子を備えたデバイス又はシステムにおいて、ＶＲＣが大きくなることが見込まれる周波数帯域に設定されることが好ましい。ＶＲＣが大きくなることが見込まれる周波数帯域には、例えば、デバイス又はシステムが有する固有の振動数を含む周波数帯域等が挙げられる。
【００８２】
図１１は、第１のフィルター回路４１の構成を示す回路図である。第１のフィルター回
路４１は、加算器４４，４７，４８、遅延回路４５，５０，５２、減算器４６，５１，５３及びデシメーター４９を含む。第１のフィルター回路４１の各部は、被測定信号Ｘに同期して動作する。遅延回路４５に示す遅延数ｎ１、遅延回路５０に示す遅延数ｎ２、遅延回路５２に示す遅延数ｎ３のそれぞれは、フィルタータップ数を示し、センサー出力検出回路１の外部から設定変更が可能であってもよい。第１のフィルター回路４１に含まれる構成要素のうち、加算器４４、遅延回路４５及び減算器４６を含む前段部分は、移動平均フィルターとして機能する。また、第１のフィルター回路４１に含まれる構成要素のうち、加算器４７，４８、デシメーター４９、遅延回路５０，５２及び減算器５１，５３を含む後段部分は、ＣＩＣ（Cascaded Integrator Comb）フィルターとして機能する。
【００８３】
図１２は、第２のフィルター回路４３の構成を示す回路図である。第２のフィルター回路４３は、加算器５６、遅延回路５７及び減算器５８を含む。第２のフィルター回路４３の各部は、基準信号ＣＬＫに同期して動作する。遅延回路５７に示す遅延数ｎ４は、フィルタータップ数を示し、センサー出力検出回路１の外部から設定変更が可能であっても良い。第２のフィルター回路４３は、移動平均フィルターとして機能する。
【００８４】
図１０から図１２に示す高周波数帯域補正回路４０では、第１のフィルター回路４１の遅延数ｎ１，ｎ２，ｎ３、及び第２のフィルター回路４３の遅延数ｎ４を任意に設定・変更することで、高周波数帯域補正回路４０の入出力特性を任意に設定・変更することが可能となる。
【００８５】
具体的には、第１のフィルター回路４１は、被測定信号Ｘに基づき動作する多段移動平均フィルターとして機能する。第１のフィルター回路４１の入力信号に対する出力信号の位相は、デシメーター４９のデシメーション比をＲとした場合、（ｎ１−１＋Ｒ・（ｎ２＋ｎ３−１））／２クロック分だけ遅れる。
【００８６】
第２のフィルター回路４３は、基準信号ＣＬＫに基づき動作する移動平均フィルターとして機能する。第２のフィルター回路４３には、第１のフィルター回路４１の出力信号が入力される。そして、第２のフィルター回路４３は、入力された信号を遅延数ｎ４に基づいて順次取り出し平滑化する。
【００８７】
このように、高周波数帯域補正回路４０は、遅延数ｎ１，ｎ２，ｎ３，ｎ４を個々に設定することで、カットオフ周波数及び平滑化タイミングを調整し、任意の入出力特性を実現する。
【００８８】
このとき、第１のフィルター回路４１及び第２のフィルター回路４３が連結されることで実現される高周波数帯域補正回路４０のカットオフ周波数は、センサー素子を備えたデバイス又はシステムにおいて、ＶＲＣが大きくなることが見込まれる周波数帯域よりも低めに設定される。これにより、ＶＲＣが大きくなることが見込まれる周波数帯域の信号が、センサー出力検出回路１から出力されるレシプロカルカウント出力信号ＯＵＴに影響することを低減できる。
【００８９】
ここで、図１３を用いて、高周波数帯域補正回路４０の動作について説明する。図１３は、高周波数帯域補正回路４０の入出力特性の非線形性を調整する原理について説明するための図である。図１３（１）〜（３）のそれぞれには、右方向を時間経過として、上から順に、基準信号ＣＬＫ、被測定信号Ｘ及び第２のフィルター回路４３から出力されるサンプリング信号が図示されている。また、図１３では、基準信号ＣＬＫ、及び被測定信号Ｘの立ち上がりエッジのタイミングを短い縦線で示している。さらに、図１３には、被測定信号Ｘの立ち上がりエッジのタイミングで動作する第１のフィルター回路４１の出力信号を表す数値を、被測定信号Ｘの各立ち上がりエッジ間に併記している。なお、図１３の
説明においては、便宜上、基準信号ＣＬＫ、被測定信号Ｘ及びサンプリング信号のそれぞれの周期を単純な比で示し、位相差のみを加味した値を第１のフィルター回路４１の出力値としているが、これに限るものではない。
【００９０】
第２のフィルター回路４３は、基準信号ＣＬＫの立ち上がりエッジのタイミングで、基準信号ＣＬＫに同期して動作するＤフリップフロップ回路４２によって第１のフィルター回路４１の出力信号を取り込み、平滑化処理を行う。そして、第２のフィルター回路４３は、平滑化処理の結果を低周波数帯域補正回路３０に出力する。図１３では、任意の動作タイミングｔ１に着目して、平滑化期間の開始時点及び終了時点を短い縦線で示し、平滑化処理の途中経過とともに、第２のフィルター回路４３の出力信号を表す数値を併記している。なお、この平滑化期間の長さは、基準信号ＣＬＫに基づくクロック周期と、第２のフィルター回路４３の遅延回路５７の遅延数ｎ４で決まる。
【００９１】
第１のフィルター回路４１は、被測定信号Ｘの立ち上がりエッジのタイミングで、ＦＤＳＭ信号Ｓｆｄｓｍを取り込み、平滑化処理の結果を出力する。ＦＤＳＭ信号Ｓｆｄｓｍは、被測定信号Ｘの周波数ｆｘと基準信号ＣＬＫの周波数ｆｃとの周波数比ｆｃ／ｆｘである。つまり、第１のフィルター回路４１は、この被測定信号Ｘと基準信号ＣＬＫとの周波数比ｆｃ／ｆｘに対する平滑化処理を行う。なお、この平滑化期間の長さと遅延量は、被測定信号Ｘに基づくクロック周期と、第１のフィルター回路４１の遅延数ｎ１，ｎ２，ｎ３で決まる。
【００９２】
図１３（１）には、基準信号ＣＬＫの周波数ｆｃと被測定信号Ｘの周波数ｆｘとの比が一定の整数値となる例が示されている。周波数ｆｃと周波数ｆｘとの比が一定の整数値である場合、第１のフィルター回路４１の平滑化処理の結果は、被測定信号Ｘの周波数ｆｘに応じた一定の値となる。なお、図１３（１）では、説明の便宜上、被測定信号Ｘの立ち上がりエッジ間に含まれる基準信号ＣＬＫの立ち上がりエッジの数である“４”を、第２のフィルター回路４３の出力信号を表す数値として示している。
【００９３】
そして、第２のフィルター回路４３は、基準信号ＣＬＫの立ち上がりタイミングで、第１のフィルター回路４１の出力信号を取り込み、平滑化処理の結果を出力する。図１３では、第２のフィルター回路４３の平滑化処理の結果として、平滑化期間に取り込んだ値を単純に積算した値を示している。なお、図１３（１）に示す例でのサンプリング信号は“６４”である。
【００９４】
図１３（２）には、図１３（１）に対し、被測定信号Ｘの繰り返し区間でのレシプロカルカウント値の総和を保ったままＦＭ変調させた上で、入力信号の位相と出力信号の位相とが同相になるように第１のフィルター回路４１の遅延数ｎ１、ｎ２，ｎ３を調整した例が示されている。ＦＭ変調によって被測定信号Ｘの立ち上がりエッジのタイミングが周期的に変化し、平滑化処理の結果である第１のフィルター回路４１の出力値も周期的に変化する。当該変化に伴い、図１３（２）では、レシプロカルカウント値も“５”や“３”に変化している。第２のフィルター回路４３は、基準信号ＣＬＫに基づいて“５”もしくは“３”を積算する。このタイミングに応じてレシプロカルカウント値が重み付けされる。図１３（２）では、入力信号の位相と出力信号の位相とが同相になるように調整されている。よって、レシプロカルカウント値が大きいほど、大きな重み付けがなされる。なお、図１３（２）に示す例でのサンプリング信号は“６８”である。
【００９５】
図１３（３）には、被測定信号Ｘが図１３（２）のようにＦＭ変調されている場合に、入力信号の位相と出力信号の位相とが逆位相になるように第１のフィルター回路４１の遅延数ｎ１、ｎ２，ｎ３を調整した例が示されている。
【００９６】
ＦＭ変調によって被測定信号Ｘの立ち上がりエッジのタイミングが周期的に変化し、平滑化処理の結果である第１のフィルター回路４１の出力値も周期的に変化する点は、図１３（２）の場合と同様である。また、図１３（３）でも、レシプロカルカウント値も“５”や“３”に変化するが、図１３（２）とは逆位相となる。第２のフィルター回路４３は、基準信号ＣＬＫに基づいて“５”もしくは“３”を積算する。すなわち、レシプロカルカウント値が重み付けされる点も同様である。しかしながら、図１３（３）では、入力信号の位相と出力信号の位相とが逆位相となるように調整されている為、レシプロカルカウント値が小さいほど、大きな重み付けがなされる。なお、図１３（３）に示す例でのサンプリング信号は“６０”である。
【００９７】
一般に、被測定信号ＸをＦＭ変調させた上で、入力信号の位相と出力信号の位相とを調整することにより、第２のフィルター回路４３から出力されるサンプリング信号の持つ直流成分のドリフト量を制御することが可能となる。図１３の例では、ドリフトが無い場合のサンプリング信号“６４”に対し、第１のフィルター回路４１の入出力関係を同相にすることでサンプリング信号を“６８”に、また、第１のフィルター回路４１の入出力関係を逆位相にすることでサンプリング信号を“６０”に調整することができる。さらに、第１のフィルター回路４１の位相を調整さらにすることにより、中間値のドリフト量にも制御することが可能となる。
【００９８】
また、上記メカニズムより、第１のフィルター回路４１から信号が出力されるタイミングを調整する構成を設けることにより、第２のフィルター回路４３の出力信号が変化する為、カットオフ周波数を変更せずともドリフト量を制御することも可能となる。
【００９９】
なお、図１３（１）に示すような、被測定信号Ｘの周波数が変動しない場合、第１のフィルター回路４１から信号が出力されるタイミングが遅れた場合であっても、第１のフィルター回路４１による平滑化期間の長さやその処理結果は変動しない。したがって、第２のフィルター回路４３の出力は変動しない。
【０１００】
このように、第１のフィルター回路４１の遅延数ｎ２，ｎ３の設定変更することにより、第１のフィルター回路４１から信号が出力されるタイミングを遅らせることができ、その結果、高周波数帯域補正回路４０の入出力特性に非線形性を生じさせることができる。
【０１０１】
そして、高周波数帯域補正回路４０に生じさせる非線形性を、センサー素子及びセンサー出力検出回路１が元来有する入出力特性の非線形性に対して、打ち消すように調整することにより、センサー素子及びセンサー出力検出回路１が元来有する入出力特性の非線形性の影響を弱めることが可能となる。これにより、センサー素子及びセンサー出力検出回路１全体の入出力特性を線形に近づけることが可能となり、ＶＲＥを低減することが可能となる。
【０１０２】
なお、図１３の説明では、第１のフィルター回路４１のフィルター特性は、遅延数ｎ２，ｎ３でのみ調整しているが、遅延数ｎ１を調整することで、より詳細なフィルター特性の調整が可能となる。図１１に示すように、遅延数ｎ１は、遅延回路４５のフィルタータップ数であり、被測定信号Ｘに基づき動作する。一方、遅延数ｎ２，ｎ３は、第１のフィルター回路４１において、デシメーター４９の後段に設けられた遅延回路５０，５２のフィルタータップ数である。したがって、遅延回路５０，５２は、被測定信号Ｘがデシメーションされた信号に基づき動作する。すなわち、遅延回路５０，５２は、遅延回路４５に対して遅い周波数の信号に基づき動作する。したがって、遅延回路５０，５２の遅延数ｎ２，ｎ３は、より大きな範囲での位相の調整が可能となる。このように、第１のフィルター回路４１では、遅延数ｎ１，ｎ２，ｎ３を調整することで、より詳細にフィルター特性を調整することが可能となる。なお、上述した高周波数帯域補正回路４０が、「第２の補
正回路」に相当する。
【０１０３】
ここで、低周波数帯域補正回路３０の補正値Ａ１〜Ａｐ、及び高周波数帯域補正回路４０のフィルター特性を設定・変更する遅延数ｎ１，ｎ２，ｎ３，ｎ４の調整方法について、図１４及び図１５を用いて説明する。
【０１０４】
図１４は、補正値及びフィルター特性等を調整する補正値調整方法を示すフローチャート図である。図１４に示すように、補正値Ａ１〜Ａｐ及び遅延数ｎ１，ｎ２，ｎ３，ｎ４の調整は、まず、低周波数帯域補正回路３０のＶＲＥ補正関数の補正値Ａ１〜Ａｐの設定を行う第１の調整工程が実施され（Ｓ１００）、その後、高周波数帯域補正回路４０のフィルター特性を遅延数ｎ１，ｎ２，ｎ３，ｎ４に基づき調整する第２の調整工程が実施される（Ｓ１１０）。すなわち、第１の調整工程は、第２の調整工程の前に行われる。
【０１０５】
第３実施形態におけるＶＲＥ補正回路３は、低周波数帯域補正回路３０と高周波数帯域補正回路４０とで非線形補正を実施している為、低周波数帯域補正回路３０と高周波数帯域補正回路４０との補正が互いに影響する可能性がある。図１４に示すように、第１の調整工程を、第２の調整工程の前に実施することで、低周波数帯域補正回路３０と高周波数帯域補正回路４０との補正が互いに影響を及ぼすことを低減することが可能となる。
【０１０６】
ここで、図１５を用いて、ＶＲＥ補正回路３の補正値及びフィルター特性の調整手順を具体的に説明する。図１５は、補正値及びフィルター特性の調整方法を説明するための図である。図１５には、ｎ２＝ｎ３の条件の下で調整を行った場合、横軸に高周波数帯域補正回路４０の遅延数ｎ２，ｎ３の値が示され、縦軸にＶＲＣが示されている。なお、以下の説明では、説明の便宜上、低周波数帯域補正回路３０のＶＲＥ補正関数は、上述した式（９）を適用し説明を行う。したがって、低周波数帯域補正回路３０のＶＲＥ補正関数の補正値Ａは、式（８）に則り決定される。また、高周波数帯域補正回路４０の遅延数ｎ１は、“８”に固定されている場合を例に説明を行う。
【０１０７】
図１５には、式（８）に則り定められた補正値Ａを含むＶＲＥ補正関数により補正されたＶＲＣを、遅延数ｎ２，ｎ３をパラメータとして実線で示している（ｎ２＝ｎ３）。なお、図１５には、低周波数帯域補正回路３０による補正が行われる前のＶＲＣも破線で示している。
【０１０８】
図１５に示す例では、低周波数帯域補正回路３０による補正を実施した後、高周波数帯域補正回路４０の遅延数ｎ２，ｎ３を１から順に変更すると、遅延数ｎ２，ｎ３が“２”又は”１２”の場合に、ＶＲＣが最も“０”に近づく。すなわち、高周波数帯域補正回路４０のフィルター特性として、遅延数ｎ２，ｎ３を“２”又は”１２”と設定することにより、ＶＲＥを精度よく補正することが可能となる。なお、前述のとおり、遅延数ｎ２，ｎ３は、大きな周波数範囲での調整が可能であり、遅延数ｎ１は細かな周波数範囲の調整が可能である。すなわち、より細かな調整が求められる場合には、遅延数ｎ２，ｎ３の調整が完了した後、遅延数ｎ１の調整が実施されてもよい。
【０１０９】
また、低周波数帯域補正回路３０のＶＲＥ補正関数は２次の関数である。その為、図１５に示すように、遅延数ｎ２，ｎ３をパラメータとした場合、ＶＲＣは、遅延数ｎ２，ｎ３を“２”とした場合と、“１２”とした場合の２点で０に近づく。よって、高周波数帯域補正回路４０では、遅延数ｎ２，ｎ３を“２”又は“１２”のどちらかに設定することで、ＶＲＣを低減することができる。この場合において、遅延数ｎ２，ｎ３は、“２”又は“１２”のいずれを選択してもよく、例えば、センサー出力検出回路１に生じるＶＲＥ以外のノイズレベル、回路動作等に応じて適宜選択されてもよい。
【０１１０】
以上のように、第３実施形態におけるセンサー出力検出回路１は、ＶＲＥ補正回路３において、ＶＲＣが大きくなることが見込まれる周波数帯域を補正する高周波数帯域補正回路４０を備えることで、ＶＲＥの大きな信号を低減することが可能となる。よって、当該ＶＲＥの大きな信号が、低周波数帯域補正回路３０により補正される周波数帯域に影響を及ぼすことを低減することが可能となる。したがって、低周波数帯域補正回路３０により補正されるセンサー素子を備えたデバイス又はシステムにおいて検出される物理量の周波数帯域に、ＶＲＥが生じることをさらに低減することが可能となる。
【０１１１】
さらに、低周波数帯域補正回路３０の補正値Ａを調整した後、高周波数帯域補正回路４０のフィルター特性を決定することで、低周波数帯域補正回路３０における非線形性補正と、高周波数帯域補正回路４０の非線形性補正とが、互いに影響することを低減することが可能となり、精度よくＶＲＥ補正を行ための補正値及びフィルター特性を効率よく決定することが可能となる。
【０１１２】
２  センサー出力検出回路を含む物理量センサーモジュール
２．１  加速度センサーモジュールへの適用
上述の第１実施形態から第３実施形態までのセンサー出力検出回路１は、種々の物理量センサーモジュールに適用することができる。ここで、上述のセンサー出力検出回路１と、物理量として加速度を検出するセンサー素子とを備えた加速度センサーを有する加速度センサーモジュールを用いて説明する。
【０１１３】
本実施形態における加速度センサーは、質量部を有するカンチレバー及びセンサー素子を含む。そして、加速度センサーに加速度が加わると、カンチレバーが変形し、当該変形に伴いセンサー素子の振動周波数が変化する。センサー出力検出回路１は、センサー素子の振動周波数の変化を検出することで、加わった加速度を検出する。
【０１１４】
図１６、図１７を用いて物理量として加速度を検出する物理量センサーモジュール１００の構成について具体的に説明する。図１６は、物理量センサーモジュール１００が固定される被装着面側から見た場合の物理量センサーモジュール１００の構成を示す斜視図である。
【０１１５】
以下の説明において、平面視で長方形をなす物理量センサーモジュール１００の長辺に沿った方向をＸ軸方向、平面視でＸ軸方向と直交する方向をＹ軸方向、物理量センサーモジュール１００の厚さ方向をＺ軸方向として説明する。
【０１１６】
物理量センサーモジュール１００は、平面形状が長方形の直方体であり、例えば、Ｘ軸方向に沿った長辺の長さが約５０ｍｍ、Ｘ軸方向と直交するＹ軸方向に沿った短辺の長さが約２４ｍｍ、厚さが約１６ｍｍのサイズである。一方の長辺の両端部近傍の２箇所及び他方の長辺の中央部の１箇所には、ネジ穴１０３が形成されている。この３箇所のネジ穴１０３のそれぞれに、固定ネジを通して、例えば橋梁や掲示板などの構造物の被装着体（装置）の被装着面に、固定した状態で使用される。
【０１１７】
図１６に示すように、物理量センサーモジュール１００の被装着面側からみた表面には、開口部１２１が設けられている。開口部１２１の内部には、プラグ型のコネクター１１６が配置されている。コネクター１１６は、２列に配置された複数のピンを有しており、それぞれの列において、複数のピンがＹ軸方向に配列されている。コネクター１１６には、被装着体から不図示のソケット型のコネクターが接続され、物理量センサーモジュール１００の駆動電圧や、検出データ等の電気信号の送受信が行われる。
【０１１８】
図１７は、物理量センサーモジュール１００の分解斜視図である。図１７に示すように
、物理量センサーモジュール１００は、容器１０１、蓋部１０２、シール部材１４１及び回路基板１１５などから構成されている。詳述すれば、物理量センサーモジュール１００は、容器１０１の内部に、固定部材１３０を介在させて、回路基板１１５を取り付け、容器１０１の開口を、緩衝性を有するシール部材１４１を介した蓋部１０２によって覆った構成となっている。
【０１１９】
容器１０１は、例えばアルミニウムを用い、内部空間を有する箱状に成形された回路基板１１５の収容容器である。容器１０１は、アルミニウムを削り出したり、もしくはダイキャスト法（金型鋳造法）を用いたりして形成することができる。なお、容器１０１の材質は、アルミニウムに限定するものではなく、亜鉛やステンレスなど他の金属や、樹脂、又は金属と樹脂の複合材などを用いても良い。容器１０１の外形は、前述した物理量センサーモジュール１００の全体形状と同様に、平面形状が略長方形の直方体であり、一方の長辺の両端部近傍の２箇所、及び他方の長辺の中央部の１箇所に、固定突起部１０４が設けられている。この固定突起部１０４のそれぞれには、ネジ穴１０３が形成されている。ここで、一方の長辺の両端部近傍の２箇所に設けられている固定突起部１０４は、短辺と長辺との交差部を含み、平面視で略三角形状をなしている。また、他方の長辺の中央部の１箇所に設けられている固定突起部１０４は、平面視で容器１０１の内部空間側に向いた略台形形状をなしている。
【０１２０】
容器１０１は、外形が直方体で一方に開口した箱状である。容器１０１の内部は、底壁１１２と側壁１１１とで囲まれた内部空間（収容空間）となっている。換言すれば、容器１０１は、底壁１１２と対向する一面を開口面１２３とする箱状であり、回路基板１１５の外縁が側壁１１１の内面１２２に沿うように配置（収容）され、開口を覆うように蓋部１０２が固定される。ここで、底壁１１２と対向する開口面１２３とは、蓋部１０２が載置される面である。開口面１２３には、容器１０１の一方の長辺の両端部近傍の２箇所及び他方の長辺の中央部の１箇所において、固定突起部１０４が立設されている。そして、固定突起部１０４の上面（−Ｚ方向に露出する面）が、容器１０１の上面と同一面となる。
【０１２１】
また、容器１０１の内部空間には、他方の長辺の中央部に設けられた固定突起部１０４と対向する一方の長辺の中央部であって、底壁１１２から開口面１２３にかけて側壁１１１から内部空間側に突出する突起部１２９が設けられている。突起部１２９の上面（開口面１２３と同一面）には、雌ネジ１７４が設けられている。蓋部１０２は、貫通孔１７６に挿通されるネジ１７２と雌ネジ１７４とによって、容器１０１にシール部材１４１を介して固定される。ここで、他方の長辺の中央部に設けられた固定突起部１０４は、突起部１２９と同様に、底壁１１２から開口面１２３にかけて側壁１１１から内部空間側に突出する構成としても良い。なお、突起部１２９及び固定突起部１０４は、後述する回路基板１１５の括れ部１３３，１３４に対向する位置に設けられる。
【０１２２】
容器１０１の内部空間には、底壁１１２から開口面１２３側に向かって一段高い段状に突出する第１の台座１２７及び第２の台座１２５が設けられている。第１の台座１２７は、回路基板１１５に取り付けられたプラグ型（オス）のコネクター１１６の配置領域と対向する位置に設けられており、プラグ型（オス）のコネクター１１６が挿入される開口部１２１（図１６参照）が設けられている。第１の台座１２７は、回路基板１１５を容器１０１に固定するための台座として機能する。なお、開口部１２１は、容器１０１の内部（内側）と外部とを貫通している。
【０１２３】
第２の台座１２５は、長辺の中央部に位置する固定突起部１０４及び突起部１２９に対して第１の台座１２７と反対側に位置し、固定突起部１０４及び突起部１２９の近傍に設けられている。なお、第２の台座１２５は、固定突起部１０４及び突起部１２９のいずれ
かと連結されていても良い。第２の台座１２５は、固定突起部１０４及び突起部１２９に対して第１の台座１２７と反対側において、回路基板１１５を容器１０１に固定するための台座として機能する。
【０１２４】
なお、容器１０１の外形は、平面形状が略長方形の直方体で蓋のない箱状であるとして説明したが、これに限らず、容器１０１の外形の平面形状が、正方形、六角形、八角形などであっても良い。また、容器１０１の外形の平面形状において、多角形の頂点部分の角が面取りされていてもよく、さらに、各辺のいずれかが曲線からなる平面形状であっても良い。また、容器１０１の内部の平面形状も、上述した形状に限らず、他の形状であっても良い。さらに、容器１０１の外形と内部との平面形状は、相似形であっても良いし、相似形でなくても良い。
【０１２５】
回路基板１１５は、複数のスルーホールなどが形成された多層基板であり、ガラスエポキシ基板を用いている。なお、回路基板１１５は、ガラスエポキシ基板に限定されるものではなく、複数の物理量センサーや、電子部品、コネクターなどを搭載可能なリジット基板であればよく、例えば、コンポジット基板や、セラミック基板を用いても良い。
【０１２６】
回路基板１１５は、底壁１１２側の第２面１１５ｒと第２面１１５ｒと表裏の関係である第１面１１５ｆとを有する。回路基板１１５の第１面１１５ｆには、処理部としての制御ＩＣ１１９と物理量センサーとしての加速度センサー１１８ｘ，１１８ｙ，１１８ｚとが搭載されている。また、回路基板１１５の第２面１１５ｒには、コネクター１１６が搭載されている。なお、図示及びその説明は省略するが、回路基板１１５には、その他の配線や端子電極などが設けられていてもよい。
【０１２７】
回路基板１１５は、平面視で、容器１０１の長辺に沿ったＸ軸方向の中央部に、回路基板１１５の外縁が括れている括れ部１３３，１３４を備える。括れ部１３３，１３４は、平面視で、回路基板１１５のＹ軸方向の両側に設けられ、回路基板１１５の外縁から中央に向かって括れておいる。また、括れ部１３３，１３４は、容器１０１の突起部１２９及び固定突起部１０４に対向して設けられている。
【０１２８】
回路基板１１５は、第２面１１５ｒを第１の台座１２７、及び第２の台座１２５に向けて容器１０１の内部空間に挿入される。そして、回路基板１１５は、第１の台座１２７と、第２の台座１２５とによって、容器１０１に支持されている。
【０１２９】
物理量として加速度を検出する加速度センサー１１８ｘ，１１８ｙ，１１８ｚは、それぞれ１軸方向の加速度を検出する。具体的には、加速度センサー１１８ｘは、Ｘ軸方向にパッケージの表裏面が向くように、且つ回路基板１１５の第１面１１５ｆに側面を対向させて立設される。そして、加速度センサー１１８ｘは、Ｘ軸方向に加わる加速度を検出する。加速度センサー１１８ｙは、Ｙ軸方向にパッケージの表裏面が向くように、且つ回路基板１１５の第１面１１５ｆに側面を対向させて立設される。そして、加速度センサー１１８ｙは、Ｙ軸方向に加わる加速度を検出する。加速度センサー１１８ｚは、Ｚ軸方向にパッケージの表裏面が向くように、即ちパッケージの表裏面が回路基板１１５の第１面１１５ｆと正対するように設けられる。そして、加速度センサー１１８ｚは、Ｚ軸方向に加わる加速度を検出する。
【０１３０】
処理部としての制御ＩＣ１１９は、図示しない配線を介して加速度センサー１１８ｘ，１１８ｙ，１１８ｚと電気的に接続されている。また、制御ＩＣ１１９は、ＭＣＵ（Micro Controller Unit）であり、センサー出力検出回路１、記憶部等を内蔵し、物理量センサーモジュール１００の各部を制御する。また、記憶部は、不揮発性メモリーを含む。記憶部には、センサー出力検出回路１においてＶＲＥの補正を行ための補正値Ａや遅延数ｎ
１，ｎ２，ｎ３，ｎ４、加速度を検出するための順序と内容を規定したプログラム、検出データをデジタル化してパケットデータに組込むプログラム、及び付随するデータ等が記憶されている。なお、図示を省略するが、回路基板１１５には、その他複数の電子部品等が搭載されていてもよい。なお、制御ＩＣ１１９には、加速度センサー１１８ｘ，１１８ｙ，１１８ｚのそれぞれに対応した３つのセンサー出力検出回路１が設けられていてもよい。
【０１３１】
ここで、加速度センサー１１８ｘ，１１８ｙ，１１８ｚの構成について、図１８及び図１９を用いて説明する。
【０１３２】
図１８は、加速度を検出するためのセンサー素子の概略構成を説明する斜視図である。図１９は、加速度を検出するセンサー素子を用いた加速度検出器の概略構成を説明する断面図である。
【０１３３】
なお、図１８では、互いに直交する３つの軸として、ｘ軸、ｙ’軸、ｚ’軸を図示している。各軸は、加速度センサーの基材として用いる圧電体材料である水晶の電気軸としてのｘ軸、機械軸としてのｙ軸、光学軸としてのｚ軸からなる直交座標系において、ｘ軸を回転軸として、ｚ軸をｙ軸の−ｙ方向へ＋ｚ側が回転するように回転角度φ（好ましくは、−５°≦φ≦１５°）だけ傾けた軸をｚ’軸、ｙ軸をｚ軸の＋ｚ方向へ＋ｙ側が回転するように回転角度φだけ傾けた軸をｙ’軸としたとき、ｘ軸及びｙ’軸で規定される平面に沿って切り出されて平板状に加工され、当該平面と直交するｚ’軸方向に所定の厚さｔを有した所謂水晶ｚ板（ｚ’板）を基材として用いた例を説明する。なお、ｚ’軸は、加速度センサー１１８ｘ，１１８ｙ，１１８ｚにおいて、重力が作用する方向に沿っている軸としている。
【０１３４】
まず、図１８を用いて、加速度を検出するセンサー素子２００の構成について説明する。センサー素子２００は、基部２１０などを含む基板構造体２０１と、基板構造体２０１に接続され、物理量を検出する加速度検出素子２７０と、質量部２８０，２８２とを有する。
【０１３５】
センサー素子２００の基板構造体２０１は、基部２１０、基部２１０に継手部２１２を介して連結している可動部２１４、連結部２４０、及び基部２１０に連結して設けられている第１支持部２２０、第２支持部２３０、第３支持部２５０及び第４支持部２６０を備える。ここで、第３支持部２５０と第４支持部２６０とは、連結部２４０の配置されている側で連結されている。
【０１３６】
基板構造体２０１は、圧電材料である水晶の原石などから上述のように所定の角度で切り出された水晶ｚ板（ｚ’板）の水晶基板を用いている。当該水晶基板をパターニングすることにより、基板構造体２０１としてこれらが一体に形成されている。また、パターニングは、例えば、フォトリソグラフィー技術、及びウェットエッチング技術を用いることができる。
【０１３７】
基部２１０は、継手部２１２を介して可動部２１４と接続され、可動部２１４を支持する。基部２１０は、継手部２１２を介した可動部２１４と、可動部の継手部２１２の位置する側とは反対側に位置する連結部２４０と、第１支持部２２０及び第２支持部２３０と、連結部２４０側で連結されている第３支持部２５０及び第４支持部２６０と、に接続されている。
【０１３８】
継手部２１２は、基部２１０と可動部２１４との間に設けられ、基部２１０及び可動部２１４と接続されている。継手部２１２の厚さ（ｚ’軸方向の長さ）は、基部２１０の厚
さ、及び可動部２１４の厚さと比して薄く（短く）設けられており、ｘ軸方向からの断面視で、くびれ状に形成されている。継手部２１２は、例えば、継手部２１２を含む基板構造体２０１を、所謂ハーフエッチングすることで、厚みの薄い薄肉部として形成されている。継手部２１２は、可動部２１４が基部２１０に対して変位（回動）する際に、支点（中間ヒンジ）としてｘ軸方向に沿った回転軸としての機能を有している。
【０１３９】
可動部２１４は、基部２１０に継手部２１２を介して接続されている。可動部２１４は、その形状が板状であり、ｚ’軸方向に沿って互いに対向し表裏の関係である主面２１４ａ，２１４ｂを有する。可動部２１４は、主面２１４ａ，２１４ｂと交差する方向（ｚ’軸方向）に加わる物理量である加速度に応じて、継手部２１２を支点（回転軸）として主面２１４ａ，２１４ｂと交差する方向（ｚ’軸方向）に変位する。
【０１４０】
連結部２４０は、後述する第３支持部２５０が設けられている＋ｘ方向側の基部２１０からｘ軸方向に沿って可動部２１４を囲む様に延在し、後述する第４支持部２６０が設けられている−ｘ方向側の基部２１０に接続して設けられている。
【０１４１】
第１支持部２２０及び第２支持部２３０は、加速度検出素子２７０を中心にして対称に設けられている。また、第３支持部２５０及び第４支持部２６０は、加速度検出素子２７０を中心に対称に設けられている。そして、第１支持部２２０、第２支持部２３０、第３支持部２５０及び第４支持部２６０において、基板構造体２０１が被固定部に支持される。
【０１４２】
加速度検出素子２７０は、基部２１０と可動部２１４とに接続されている。換言すると、加速度検出素子２７０は、基部２１０と可動部２１４とに跨がるように設けられている。加速度検出素子２７０は、振動部としての振動梁部２７１ａ，２７１ｂと、第１の基部２７２ａと第２の基部２７２ｂと、を有する。第１の基部２７２ａと第２の基部２７２ｂが基部２１０に接続されている加速度検出素子２７０では、例えば、可動部２１４が物理量に応じて変位することで、振動梁部２７１ａ，２７１ｂに応力が生じ、振動梁部２７１ａ，２７１ｂに発生する物理量検出情報が変化する。換言すると、振動梁部２７１ａ，２７１ｂの振動周波数（共振周波数）が変化する。なお、本実施形態における加速度検出素子２７０は、２本の振動梁部２７１ａ，２７１ｂ、第１の基部２７２ａ及び第２の基部２７２ｂを有する双音叉素子（双音叉型振動素子）である。ここで、振動部としての振動梁部２７１ａ，２７１ｂは、振動腕、振動ビーム、又は柱状ビーム等と称されることもある。
【０１４３】
加速度検出素子２７０には、圧電材料である水晶の原石などから、上述した基板構造体２０１と同様に、所定の角度で切り出された水晶ｚ板（ｚ’板）の水晶基板が用いられる。加速度検出素子２７０は、当該水晶基板を、フォトリソグラフィー技術、及びエッチング技術によってパターニングすることで形成されている。これにより、振動梁部２７１ａ，２７１ｂ、第１の基部２７２ａ及び第２の基部２７２ｂを、一体に形成することができる。
【０１４４】
なお、加速度検出素子２７０の材質は、前述の水晶基板に限定されるものではない。加速度検出素子２７０の材質としては、例えば、タンタル酸リチウム（ＬｉＴａＯ３）、四ホウ酸リチウム（Ｌｉ２Ｂ４Ｏ７）、ニオブ酸リチウム（ＬｉＮｂＯ３）、チタン酸ジルコン酸鉛（ＰＺＴ）、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）等の圧電材料、また、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）などの圧電体（圧電材料）皮膜を備えたシリコンなどの半導体材料を用いることができる。この場合、基板構造体２０１と加速度検出素子２７０とは、同様の材料が用いられることが好ましい。
【０１４５】
なお、図示及び説明を省略するが、加速度検出素子２７０には、引き出し電極や励振電極が設けられていてもよい。
【０１４６】
質量部２８０，２８２は、可動部２１４の主面２１４ａと、主面２１４ａと表裏の関係で裏面となる主面２１４ｂと、に設けられている。詳細には、質量部２８０，２８２は、質量接合材（不図示）を介して主面２１４ａ及び主面２１４ｂに設けられている。質量部２８０，２８２の材質としては、例えば、銅（Ｃｕ）、金（Ａｕ）などの金属が挙げられる。この質量部２８０，２８２がカンチレバーとして機能する。
【０１４７】
また、本実施形態では、加速度検出素子２７０は、振動部を振動梁部２７１ａ，２７１ｂの２つの柱状ビームにより構成した双音叉振動子（双音叉型振動素子）により構成したが、これを１つの柱状ビーム（シングルビーム）により構成することもできる。
【０１４８】
次に、図１９を用いて、上述した加速度を検出するセンサー素子２００を用いた加速度検出器３００の構成について説明する。
【０１４９】
加速度検出器３００には、図１９に示すように、上述したセンサー素子２００が搭載されている。加速度検出器３００は、センサー素子２００及びパッケージ３１０を有する。また、パッケージ３１０は、パッケージベース３２０及びリッド３３０を有する。そして、加速度検出器３００のパッケージ３１０に、センサー素子２００が収容される。具体的には、パッケージベース３２０と、リッド３３０とが接続されて設けられた空間３１１に、センサー素子２００が収容されている。
【０１５０】
パッケージベース３２０には、凹部３２１を有し、当該凹部３２１内にセンサー素子２００が設けられている。パッケージベース３２０の形状は、凹部３２１内にセンサー素子２００を収容することができればよく、特に限定されない。本実施形態におけるパッケージベース３２０としては、例えば、セラミックス、水晶、ガラス、シリコンなどの材料を用いることができる。
【０１５１】
パッケージベース３２０は、パッケージベース３２０の凹部の内側の底面である内底面３２２から、リッド３３０側に突出した段差部３２３を有する。段差部３２３は、例えば、凹部３２１の内壁に沿って設けられている。段差部３２３には、複数の内部端子３４０ｂが設けられている。
【０１５２】
内部端子３４０ｂは、センサー素子２００の第１支持部２２０、第２支持部２３０、第３支持部２５０、及び第４支持部２６０の各固定部に設けられた固定部接続端子３７９ｂと平面視において重なる位置に対向して設けられている。内部端子３４０ｂは、例えば、金属フィラーなどの導電性物質を含むシリコーン樹脂系の導電性接着剤３４３を用いて、固定部接続端子３７９ｂと電気的に接続されている。このように、センサー素子２００は、パッケージベース３２０に実装され、パッケージ３１０内に収容される。
【０１５３】
パッケージベース３２０において、内底面３２２の反対側の面である外底面３２４には、外部の部材に実装される際に用いられる外部端子３４４が設けられている。外部端子３４４は、図示しない内部配線を介して内部端子３４０ｂと電気的に接続されている。
【０１５４】
内部端子３４０ｂ、及び外部端子３４４は、例えば、タングステン（Ｗ）等のメタライズ層に、ニッケル（Ｎｉ）、金（Ａｕ）などの皮膜をメッキなどの方法により積層した金属膜で構成されている。
【０１５５】
パッケージベース３２０には、凹部３２１の底部にパッケージ３１０の内部を封止する
封止部３５０が設けられている。封止部３５０は、パッケージベース３２０に形成された貫通孔３２５内に設けられている。貫通孔３２５は、外底面３２４から内底面３２２まで貫通している。図１９に示す例では、貫通孔３２５は、外底面３２４側の孔径が内底面３２２側の孔径より大きい段付きの形状を有している。封止部３５０は、貫通孔３２５に、例えば、金（Ａｕ）とゲルマニウム（Ｇｅ）合金、ハンダ等からなる封止材を配置し、加熱溶融後、固化させることで形成される。封止部３５０は、パッケージ３１０の内部を気密に封止するために設けるものである。
【０１５６】
リッド３３０は、パッケージベース３２０の凹部３２１を覆って設けられている。リッド３３０の形状は、例えば、板状である。リッド３３０としては、例えば、パッケージベース３２０と同じ材料や、鉄（Ｆｅ）とニッケル（Ｎｉ）との合金、ステンレス鋼などの金属を用いることができる。リッド３３０は、リッド接合部材３３２を介して、パッケージベース３２０に接合されている。リッド接合部材３３２としては、例えば、シームリング、低融点ガラス、無機系接着剤等を用いることができる。
【０１５７】
リッド３３０をパッケージベース３２０に接合した後、パッケージ３１０の内部が減圧された状態（真空度の高い状態）で、貫通孔３２５内に封止材を配置し、加熱溶融後、固化させて封止部３５０を設けることによって、パッケージ３１０内を気密に封止することができる。パッケージ３１０の内部は、窒素、ヘリウム、アルゴンなどの不活性ガスが充填されていても良い。
【０１５８】
加速度検出器３００において、外部端子３４４、内部端子３４０ｂ、固定部接続端子３７９ｂなどを経由して、センサー素子２００の励振電極に駆動信号が与えられると、センサー素子２００の振動梁部２７１ａ，２７１ｂは、所定の周波数で振動する。そして、加速度検出器３００は、印加される加速度に応じて変化するセンサー素子２００の共振周波数を出力信号として出力する。加速度検出器３００を、前述した物理量センサーモジュール１００の加速度センサー１１８ｘ，１１８ｙ，１１８ｚとして用いることができ、加速度センサー１１８ｘ，１１８ｙ，１１８ｚは、それぞれ、印加される加速度に応じた周波数の被測定信号Ｘを出力する。
【０１５９】
以上のように構成された物理量センサーモジュール１００に対して、ＶＲＥ補正回路３を備えるセンサー出力検出回路１を適用した場合にけるＶＲＥ成分の低減効果を示す実験結果を図２０に示す。
【０１６０】
図２０は、センサー出力検出回路１によるＶＲＥ補正の実施前後におけるＶＲＣの変化を示す図である。図２０の横軸には、センサー素子に入力される正弦波信号の周波数を示し、縦軸にはＶＲＣを示している。また、図２０には、低周波数帯域補正回路３０による補正周波数帯域７１及び、高周波数帯域補正回路４０による補正周波数帯域７２を示している。
【０１６１】
低周波数帯域補正回路３０による補正周波数帯域７１は、物理量センサーモジュール１００の検出周波数帯域であって、図２０の実験では、０Ｈｚから２００Ｈｚとした。また、高周波数帯域補正回路４０による補正周波数帯域７２は、図２０の実験結果では、７５０Ｈｚから９００Ｈｚに設定している。図１６から図２０で示した物理量センサーモジュール１００が備えるセンサー素子２００は、質量部２８０，２８２と振動梁部２７１ａ，２７１ｂの長さとに応じて共振振動が約８２０Ｈｚの周波数で生じる。そして、当該共振振動が生じる共振周波数においては、顕著にＶＲＣが増加する。したがって、高周波数帯域補正回路４０の補正周波数帯域７２を７５０Ｈｚから９００Ｈｚとすることで、物理量センサーモジュール１００の検出周波数帯域に対してセンサー素子に生じる共振振動の影響を低減する。
【０１６２】
また、図２０には、実験結果としてＶＲＥの補正を行わない場合におけるＶＲＣレベル８１、ＶＲＥの補正を実施した場合におけるＶＲＣレベル８３が示されている。上述した周波数帯域に補正周波数を有する低周波数帯域補正回路３０及び高周波数帯域補正回路４０を含むＶＲＥ補正回路３によって、ＶＲＥの補正を行うことで、図２０に示すように、物理量センサーモジュール１００の検出周波数帯域である０Ｈｚから２００ＨｚにおけるＶＲＣが低減し、したがって、物理量センサーモジュール１００で生じるＶＲＥが低減される。
【０１６３】
２．２  その他の物理量センサーモジュールへの適用
以上では、物理量を検出するセンサー素子として加速度を検出する加速度検出器３００を備えた物理量センサーモジュール１００を例に説明したが、物理量を検出するセンサー素子として、質量、角速度、角加速度、静電容量及び温度の少なくともいずれかを物理量として検出するセンサー素子を備えた物理量センサーモジュールであってもよい。
【０１６４】
物理量として質量を検出する質量センサーには、微小質量変化を計測する手法として、水晶振動子マイクロバランス法（ＱＣＭ：Quartz Crystal Microbalance）が知られている。このような質量センサーでは、水晶振動子電極面への付着物質量が増えると水晶振動子の発振周波数が減少し、付着物質量が減少すると発振周波数が増加することを利用している。以上のような質量センサーの検出感度は、Sauerbreyの式で算出することができ、例えば、２７ＭＨｚの基本振動数を持つＡＴカット水晶振動子の場合、１Ｈｚの振動数の減少が電極表面上における０．６２ｎｇ／ｃｍ２の質量増加に対応する。
【０１６５】
また、物理量として角速度又は角加速度を検出する角速度センサーは、角速度Ωで回っている観測点から、一定の角速度ωで回っている物体を観測した場合に、その物体の角速度が「ω−Ω」に見えることを利用して、角速度を検出する。このような角速度センサーでは、電極を用いて円盤状の質量を静電駆動することで固有振動数を持つ波を周回させた状態でセンサー素子が角加速度を受けると、電極から観測される見かけの共振周波数が変化することが利用される。以上のような角速度センサーでは、原理的にバンド幅の制限がなく、例えば、周波数計測に係る技術や非線形性補正に係る技術の高精度化が、検出感度の高感度化に直結する。
【０１６６】
また、物理量として静電容量を検出する静電容量センサーでは、基準抵抗と被測定静電容量を用いてＲＣ発振させ、発振周波数を計測することで被測定静電容量の計測を行うことができる。そして、被測定静電容量が変化すると、ＲＣで与えられる時定数が変化し、発振周波数がシフトすることを利用する。また、静電容量センサーにおいて、被測定静電容量とは別に基準静電容量を用意し、基準抵抗と基準静電容量を用いてＲＣ発振させ、これを基準発振周波数とし、先の発振周波数との差分を検出する機構とすることで、各種の誤差要因を排除することができる。
【０１６７】
また、物理量として温度を検出する温度センサーでは、サーミスタと基準静電容量を用いてＲＣ発振させ、発振周波数を計測することで温度計測を行うことができる。そして、サーミスタの抵抗値が温度により変化すると、ＲＣで与えられる時定数が変化し、発振周波数がシフトすることを利用する。また、温度センサーにおいて、サーミスタとは別に基準抵抗を用意し、基準抵抗と基準静電容量を用いてＲＣ発振させ、これを基準発振周波数とし、先の発振周波数との差分を検出する機構とすることで、各種の誤差要因を排除することができる。
【０１６８】
以上のような、各種の物理量を検出するセンサー素子を備えた物理量センサーモジュール１００においても、ＶＲＥ補正回路３を備えるセンサー出力検出回路１を適用すること
で、ＶＲＥを低減するとともに、ＶＲＥ補正における演算負荷を低減することが可能となる。
【０１６９】
３．構造物監視装置（ＳＨＭ：Structural Health Monitoring）
図２２は、本実施形態に係る構造物監視装置の構成図である。図２２に示すように、本実施形態に係る構造物監視装置５００は、上記実施形態の物理量センサーモジュール１００と同じ機能を有し、監視対象とされる構造物５９０に取り付けられる物理量センサーモジュール５１０を有する。物理量センサーモジュール５１０は、検出信号を送信する送信部５１１を含む。送信部５１１は、物理量センサーモジュール５１０とは別体の通信モジュール及びアンテナとして実現しても良い。
【０１７０】
物理量センサーモジュール５１０は、無線又は有線の通信網５８０を介して、例えば監視コンピューター５７０と接続される。監視コンピューター５７０は、通信網５８０を介して物理量センサーモジュール５１０と接続される受信部５２０と、受信部５２０から出力される受信信号に基づいて構造物５９０の傾斜角度を算出する算出部５３０と、を有する。
【０１７１】
算出部５３０は、本実施形態では監視コンピューター５７０に搭載されたＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）等で実現することとする。ただし、算出部５３０をＣＰＵ（Central Processing Unit）等のプロセッサーとして、当該プロセッサーがＩＣメモリー５３１に記憶されたプログラムを演算処理することによりソフトウェア的に実現する構成としてもよい。監視コンピューター５７０は、キーボード５４０によりオペレーターの各種操作入力を受け付け、演算処理の結果をタッチパネル５５０に表示することができる。
【０１７２】
本実施形態の構造物監視装置５００によれば、上記実施形態の物理量センサーモジュール１００と同じ機能を有する物理量センサーモジュール５１０を利用して構造物５９０の傾斜を監視している。その為、物理量センサーモジュール１００の作用効果であるＶＲＥを低減するとともに、ＶＲＥ補正における演算負荷を低減することが可能となり、高精度な物理量（加速度や角速度等）の検出を利用することができ、監視対象である構造物５９０の傾斜を精度良く検出することが可能となって、構造物５９０の監視品質を向上させることができる。
【０１７３】
以上、実施形態及び変形例について説明したが、本発明はこれらの実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態を適宜組み合わせることも可能である。
【０１７４】
本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１７５】
１…センサー出力検出回路、２…ＦＤＳＭ回路、３…ＶＲＥ補正回路、２１…カウント回路、２２，２３，４２…Ｄフリップフロップ回路、２４，３１，４６，５１，５３，５８…減算器、３０…低周波数帯域補正回路、３２…乗算器、４０…高周波数帯域補正回路、４１…第１のフィルター回路、４３…第２のフィルター回路、４４，４７，４８，５６…加算器、４５，５０，５２，５７…遅延回路、４９…デシメーター、１００…物理量セン
サーモジュール、１０１…容器、１０２…蓋部、１０３…ネジ穴、１０４…固定突起部、１１１…側壁、１１２…底壁、１１５…回路基板、１１５ｆ…第１面、１１５ｒ…第２面、１１６…コネクター、１１８ｘ，１１８ｙ，１１８ｚ…加速度センサー、１１９…制御ＩＣ、１２１…開口部、１２２…内面、１２３…開口面、１２５…第２の台座、１２７…第１の台座、１２９…突起部、１３０…固定部材、１３３，１３４…括れ部、１４１…シール部材、１７２…ネジ、１７４…雌ネジ、１７６…貫通孔、２００…センサー素子、２０１…基板構造体、２１０…基部、２１２…継手部、２１４…可動部、２１４ａ，２１４ｂ…主面、２２０…第１支持部、２３０…第２支持部、２４０…連結部、２５０…第３支持部、２６０…第４支持部、２７０…加速度検出素子、２７１ａ，２７１ｂ…振動梁部、２７２ａ…第１の基部、２７２ｂ…第２の基部、２８０，２８２…質量部、３００…加速度検出器、３１０…パッケージ、３１１…空間、３２０…パッケージベース、３２１…凹部、３２２…内底面、３２３…段差部、３２４…外底面、３２５…貫通孔、３３０…リッド、３３２…リッド接合部材、３４０ｂ…内部端子、３４３…導電性接着剤、３４４…外部端子、３５０…封止部、３７９ｂ…固定部接続端子、５００…構造物監視装置、５１０…物理量センサーモジュール、５１１…送信部、５２０…受信部、５３０…算出部、５３１…ＩＣメモリー、５４０…キーボード、５５０…タッチパネル、５７０…監視コンピューター、５８０…通信網、５９０…構造物
【図１】
2019191068.tif 000012
【図２】
2019191068.tif 000013
【図３】
2019191068.tif 000014
【図４】
2019191068.tif 000015
【図５】
2019191068.tif 000016
【図６】
2019191068.tif 000017
【図７】
2019191068.tif 000018
【図８】
2019191068.tif 000019
【図９】
2019191068.tif 000020
【図１０】
2019191068.tif 000021
【図１１】
2019191068.tif 000022
【図１２】
2019191068.tif 000023
【図１３】
2019191068.tif 000024
【図１４】
2019191068.tif 000025
【図１５】
2019191068.tif 000026
【図１６】
2019191068.tif 000027
【図１７】
2019191068.tif 000028
【図１８】
2019191068.tif 000029
【図１９】
2019191068.tif 000030
【図２０】
2019191068.tif 000031
【図２１】
2019191068.tif 000032