(57)【要約】【課題】画質改善処理に係る構成を簡単化する。【解決手段】本発明の一態様である画質改善装置は、第１画像信号を解像度が異なる第２画像信号に変換する解像度変換部と、第２画像信号の輝度信号を入力する従属接続された複数の遅延素子、係数器および加算器と、切替信号に応じて遅延素子、係数器および加算器を経由した信号、または、複数の遅延素子のみを経由した信号のいずれかを選択する選択部を有し、第２画像信号の輝度信号の垂直および水平方向の低域成分の抽出結果または輝度信号のいずれかと輝度信号を出力する２次元ローパスフィルタと、２次元ローパスフィルタの出力を輝度信号から減算する輝度信号減算器と、その減算結果を輝度信号に加える輝度信号加算器と、第１画像信号のアスペクト比と出力画像の解像度に応じて切替信号を生成して出力する切替信号生成部とを備える。【選択図】図１２
2019161310.tif 000002
【特許請求の範囲】
【請求項１】
入力された第１画像信号の解像度を異なる解像度に変換して第２画像信号として出力する解像度変換部と、
前記第２画像信号の輝度信号を入力する従属接続された複数の遅延素子と、前記複数の遅延素子の入力または出力を入力する複数の係数器と、前記複数の係数器の出力を加算する複数の加算器と、切替信号に応じて複数の前記遅延素子と複数の前記係数器と複数の前記加算器を経由した信号、または、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した信号のいずれか一方を選択して出力する選択部を有し、前記選択部が出力した前記輝度信号の垂直および水平方向の低域成分の抽出結果または前記輝度信号のいずれか一方と、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した前記輝度信号を出力する２次元ローパスフィルタと、
前記２次元ローパスフィルタが出力した前記輝度信号から前記選択部の出力を減算する輝度信号減算器と、
前記輝度信号減算器が減算した結果を前記２次元ローパスフィルタが出力した前記輝度信号に加える輝度信号加算器と、
前記第２画像信号と前記輝度信号加算器の出力に基づき出力画像を表す第３画像信号を生成する出力画像信号生成部と、
前記第１画像信号のアスペクト比と前記出力画像の解像度に応じて前記切替信号を生成して出力する切替信号生成部と、
を備える画質改善装置。
【請求項２】
前記出力画像が、前記第１画像信号に応じた画像を表示する表示領域と、前記第１画像信号に応じた画像を表示しない非表示領域を含み、
前記切替信号生成部は、前記選択部に、前記表示領域に対応する期間、複数の前記遅延素子と複数の前記係数器と複数の前記加算器を経由した信号を選択させ、前記非表示領域に対応する期間、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した信号を選択させるように、前記切替信号を生成して出力する
請求項１に記載の画質改善装置。
【請求項３】
前記切替信号生成部は、前記第１画像信号のアスペクト比を判別する信号判別部と、前記信号判別部による前記アスペクト比の判別結果を前記解像度変換部による解像度の変換処理の時間分遅延させる遅延部を有し、前記遅延部が遅延させた前記判別結果と前記出力画像の解像度に応じて、前記切替信号を生成して出力する
請求項１または２に記載の画質改善装置。
【請求項４】
前記切替信号生成部は、所定の有効信号が無効な場合に、常に、複数の前記遅延素子と複数の前記係数器と複数の前記加算器を経由した信号を選択させるよう、前記切替信号を生成して出力する
請求項１から３のいずれか１項に記載の画質改善装置。
【請求項５】
入力された第１画像信号の解像度を異なる解像度に変換して第２画像信号として出力する解像度変換部と、
前記第２画像信号の輝度信号を入力する従属接続された複数の遅延素子と、前記複数の遅延素子の入力または出力を入力する複数の係数器と、前記複数の係数器の出力を加算する複数の加算器と、切替信号に応じて複数の前記遅延素子と複数の前記係数器と複数の前記加算器を経由した信号、または、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した信号のいずれか一方を選択して出力する選択部を有し、前記選択部が出力した前記輝度信号の垂直および水平方向の低域成分の抽出結果または前記輝度信号のいずれか一方と、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した前記輝度信号を出力する２次元ローパスフィルタと、
前記２次元ローパスフィルタが出力した前記輝度信号から前記選択部の出力を減算する輝度信号減算器と、
前記輝度信号減算器が減算した結果を前記２次元ローパスフィルタが出力した前記輝度信号に加える輝度信号加算器と、
前記第２画像信号と前記輝度信号加算器の出力に基づき出力画像を表す第３画像信号を生成する出力画像信号生成部と、
前記第１画像信号のアスペクト比と前記出力画像の解像度に応じて前記切替信号を生成して出力する切替信号生成部と、
前記第３画像信号に基づき前記出力画像を表示する表示部と
を備える表示装置。
【請求項６】
入力された第１画像信号の解像度を異なる解像度に変換して第２画像信号として出力する解像度変換部と、
前記第２画像信号の輝度信号を入力する従属接続された複数の遅延素子と、前記複数の遅延素子の入力または出力を入力する複数の係数器と、前記複数の係数器の出力を加算する複数の加算器と、切替信号に応じて複数の前記遅延素子と複数の前記係数器と複数の前記加算器を経由した信号、または、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した信号のいずれか一方を選択して出力する選択部を有し、前記選択部が出力した前記輝度信号の垂直および水平方向の低域成分の抽出結果または前記輝度信号のいずれか一方と、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した前記輝度信号を出力する２次元ローパスフィルタと、
前記２次元ローパスフィルタが出力した前記輝度信号から前記選択部の出力を減算する輝度信号減算器と、
前記輝度信号減算器が減算した結果を前記２次元ローパスフィルタが出力した前記輝度信号に加える輝度信号加算器と、
前記第２画像信号と前記輝度信号加算器の出力に基づき出力画像を表す第３画像信号を生成する出力画像信号生成部と、
前記第１画像信号のアスペクト比と前記出力画像の解像度に応じて前記切替信号を生成して出力する切替信号生成部と
を用い、
前記第２画像信号の画質を改善して前記第３画像信号を生成する
画質改善方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画質改善装置、表示装置および画質改善方法に関する。
【背景技術】
【０００２】
投写型画像表示装置（以下「プロジェクタ」と呼称する。）において、入力された画像信号の解像度と、出力画像の解像度とが異なる場合、例えば、次のような解像度の変換処理が行われる。ここでは一例として、入力された画像信号が、例えばＦＨＤ（Ｆｕｌｌ  Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）信号（アスペクト比１６：９、水平解像度１９２０ｐｉｘｅｌ、垂直解像度１０８０Ｌｉｎｅ）、あるいは、ＷＵＸＧＡ（Ｗｉｄｅ  Ｕｌｔｒａ  ｅＸｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）信号（アスペクト比１６：１０、水平解像度１９２０ｐｉｘｅｌ、垂直解像度１２００Ｌｉｎｅ）で、投写（出力）される画像信号がＸＧＡ信号（アスペクト比４：３、水平解像度１０２４ｐｉｘｅｌ、垂直解像度７６８Ｌｉｎｅ）である場合について説明する。この場合、プロジェクタは、プロジェクタ内の解像度変換部にて解像度をダウンスケーリング（縮小）して画像を表示するが、その際、入力された画像信号のアスペクト比を維持したまま縮小表示するケースがある。縮小表示する場合、例えば図１３に示すように  出力画像２において、入力された画像信号に応じた画像（以下「画像信号入力表示部」と呼称する。）Ｉ１の上部と下部に黒信号が表示される画素部分（以下「黒表示画素部」と呼称する。）Ｉ２が隣接することになる。ここで、図１３は、プロジェクタの出力画像２の表示例を示す模式図である。
【０００３】
図１３に示すように画像信号入力表示部Ｉ１の上部と下部に黒表示画素部Ｉ２が隣接する場合、画像信号入力表示部Ｉ１と黒表示画素部Ｉ２の境界部分にフレアが発生し、画質が低下することが知られている（特許文献１）。フレアとは、投射管等のレンズや投写面における光の反射や散乱のため、明るいところの光が暗いところへ漏れ込み、輝度差の大きいエッジ部分がボケる現象である。特許文献１には、フレアの発生を防止するため、画像信号から得られる輝度信号の垂直方向および水平方向の低域成分を抽出する２次元ローパスフィルタを用いて、輝度信号のエッジ部分を際立たせる（入力された画像信号にメリハリを利かせる）補正処理を行う画質改善回路が示されている。なお、このような画質改善回路はシャープネス回路、コントラスト改善回路等とも呼ばれる。特許文献１に記載されている２次元ローパスフィルタは、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタとＩＩＲ（Ｉｎｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタを従属接続することで構成されている。
【０００４】
ところで、特許文献１に記載されている画質改善回路を解像度変換部の後段に配した場合、次のような課題が生じる。すなわち、特許文献１に記載されている画質改善回路は、２次元ローパスフィルタで抽出した輝度信号の垂直および水平方向の低域成分を輝度信号から減算することで輝度信号の高域成分に対応するエッジ信号を生成する。そして、この画質改善回路は、生成したエッジ信号を輝度信号に加算することで輝度信号を補正する。このエッジ信号の加算処理を輝度差の境界部分をまたいで連続的に行った場合、例えば図１４に示すように鎖線で囲んで示す黒表示画素部Ｉ２と画像信号入力表示部Ｉ１の境界線近傍にエッジ信号が強調されて重畳されてしまうという課題がある。ここで、図１４は図１３と同様にプロジェクタの出力画像２の表示例を示す模式図である。図１４に示す例では、一方、黒表示画素部Ｉ２の輝度が境界線近傍で境界線へ向かって濃淡から黒へと急激に変化し、他方、画像信号入力表示部Ｉ１の輝度が境界線近傍で境界線へ向かって淡灰色から白へと急激に変化している。これに対し、特許文献１に記載されている画質改善回路では、次のような処理を行うことでこの課題の解決を図っている。すなわち、特許文献１に記載されている画質改善回路では、画像信号入力表示部Ｉ１の開始タイミングで画像信号入力表示部Ｉ１の始まりの値を２次元ローパスフィルタを構成するＦＩＲフィルタとＩＩＲフィルタが有する各遅延素子に設定する。また、この画質改善回路では、黒表示画素部Ｉ２では、各遅延素子の値を更新せず、画像信号入力表示部Ｉ１の終わりの値がホールドされる。このように、特許文献１に記載されている画質改善回路では、２次元ローパスフィルタを構成する各遅延素子に画像信号入力表示部Ｉ１の始まりの値と終わりの値を強制的に設定することで、境界線近傍にエッジ信号が強調されて重畳されてしまうことを防止している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２９０７７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、入力された画像信号に応じた画像信号入力表示部Ｉ１の例えば上部と下部に黒表示画素部Ｉ２が隣接する場合、特許文献１に記載されている画質改善回路では、２次元ローパスフィルタを構成するＦＩＲフィルタとＩＩＲフィルタが有する各遅延素子に例えば、画像信号入力表示部Ｉ１の始まりの値を設定する処理が行われる。そのため、各遅延素子に任意の値を設定するための構成が必要となり、構成が複雑化するという課題がある。
【０００７】
本発明は、上記の事情に鑑みてなされたものであり、画質改善処理に係る構成を簡単化することができる画質改善装置、表示装置および画質改善方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の一態様は、入力された第１画像信号の解像度を異なる解像度に変換して第２画像信号として出力する解像度変換部と、前記第２画像信号の輝度信号を入力する従属接続された複数の遅延素子と、前記複数の遅延素子の入力または出力を入力する複数の係数器と、前記複数の係数器の出力を加算する複数の加算器と、切替信号に応じて複数の前記遅延素子と複数の前記係数器と複数の前記加算器を経由した信号、または、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した信号のいずれか一方を選択して出力する選択部を有し、前記選択部が出力した前記輝度信号の垂直および水平方向の低域成分の抽出結果または前記輝度信号のいずれか一方と、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した前記輝度信号を出力する２次元ローパスフィルタと、前記２次元ローパスフィルタが出力した前記輝度信号から前記選択部の出力を減算する輝度信号減算器と、前記輝度信号減算器が減算した結果を前記２次元ローパスフィルタが出力した前記輝度信号に加える輝度信号加算器と、前記第２画像信号と前記輝度信号加算器の出力に基づき出力画像を表す第３画像信号を生成する出力画像信号生成部と、前記第１画像信号のアスペクト比と前記出力画像の解像度に応じて前記切替信号を生成して出力する切替信号生成部とを備える画質改善装置である。
【０００９】
また、本発明の一態様は、入力された第１画像信号の解像度を異なる解像度に変換して第２画像信号として出力する解像度変換部と、前記第２画像信号の輝度信号を入力する従属接続された複数の遅延素子と、前記複数の遅延素子の入力または出力を入力する複数の係数器と、前記複数の係数器の出力を加算する複数の加算器と、切替信号に応じて複数の前記遅延素子と複数の前記係数器と複数の前記加算器を経由した信号、または、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した信号のいずれか一方を選択して出力する選択部を有し、前記選択部が出力した前記輝度信号の垂直および水平方向の低域成分の抽出結果または前記輝度信号のいずれか一方と、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した前記輝度信号を出力する２次元ローパスフィルタと、前記２次元ローパスフィルタが出力した前記輝度信号から前記選択部の出力を減算する輝度信号減算器と、前記輝度信号減算器が減算した結果を前記２次元ローパスフィルタが出力した前記輝度信号に加える輝度信号加算器と、前記第２画像信号と前記輝度信号加算器の出力に基づき出力画像を表す第３画像信号を生成する出力画像信号生成部と、前記第１画像信号のアスペクト比と前記出力画像の解像度に応じて前記切替信号を生成して出力する切替信号生成部と、前記第３画像信号に基づき前記出力画像を表示する表示部とを備える表示装置である。
【００１０】
また、本発明の一態様は、入力された第１画像信号の解像度を異なる解像度に変換して第２画像信号として出力する解像度変換部と、前記第２画像信号の輝度信号を入力する従属接続された複数の遅延素子と、前記複数の遅延素子の入力または出力を入力する複数の係数器と、前記複数の係数器の出力を加算する複数の加算器と、切替信号に応じて複数の前記遅延素子と複数の前記係数器と複数の前記加算器を経由した信号、または、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した信号のいずれか一方を選択して出力する選択部を有し、前記選択部が出力した前記輝度信号の垂直および水平方向の低域成分の抽出結果または前記輝度信号のいずれか一方と、前記係数器と前記加算器を経由せず複数の前記遅延素子を経由した前記輝度信号を出力する２次元ローパスフィルタと、前記２次元ローパスフィルタが出力した前記輝度信号から前記選択部の出力を減算する輝度信号減算器と、前記輝度信号減算器が減算した結果を前記２次元ローパスフィルタが出力した前記輝度信号に加える輝度信号加算器と、前記第２画像信号と前記輝度信号加算器の出力に基づき出力画像を表す第３画像信号を生成する出力画像信号生成部と、前記第１画像信号のアスペクト比と前記出力画像の解像度に応じて前記切替信号を生成して出力する切替信号生成部とを用い、前記第２画像信号の画質を改善して前記第３画像信号を生成する画質改善方法である。
【発明の効果】
【００１１】
本発明の各態様によれば、画質改善処理に係る構成を簡単化することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るプロジェクタの構成例を示す構成図である。
【図２】図１に示すアスペクト比情報信号の例を示す図である。
【図３】図１に示す遅延処理部３２０、補正領域設定部３３０および補正設定保持部３４０の構成例を示すブロック図である。
【図４】図１に示す画質改善回路部３５０の構成例を示すブロック図である。
【図５】図４に示す２次元ローパスフィルタ３５３１の構成例を示すブロック図である。
【図６】図５に示す垂直ローパスフィルタ７１の構成例を示す回路図である。
【図７】図５に示す水平ローパスフィルタ７２の構成例を示す回路図である。
【図８】図５に示す遅延回路７３の構成例を示す回路図である。
【図９】図１に示すプロジェクタ１の動作例を示すタイミングチャートである。
【図１０】図１に示すプロジェクタ１の動作例を示すタイミングチャートである。
【図１１】図１に示すプロジェクタ１の動作例を示す図である。
【図１２】本発明の一実施形態に係る基本的構成例を示すブロック図である。
【図１３】出力画像の一例を示す模式図である。
【図１４】出力画像の一例を示す模式図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の一実施形態に係るプロジェクタ１の構成例を示す構成図である。図１に示すプロジェクタ１は、映像入力部１０と、解像度変換部２０と、信号処理部３０と、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）駆動部４０と、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）５０と、ＣＰＵシステムバス６０を備える。プロジェクタ１は、図示していない外部の画像信号出力装置が出力した画像信号を、画像信号（１）として入力し、画像信号（１）に基づき、例えば解像度を所定の値に変換した出力画像をＬＣＤ駆動部４０から出力する。ＬＣＤ駆動部４０は、例えば、光源と、ＬＣＤパネルと、光学系を備える。ＬＣＤ駆動部４０は、画像信号（１）の解像度が変換された画像信号（２）に所定の画質改善処理が施された画像信号（３）を入力する。そして、ＬＣＤ駆動部４０は、画像信号（３）に応じてＬＣＤパネルで画素毎に透過率を変化させ、光源が発した光をＬＣＤパネルに透過させ、光学系を介して外部のスクリーン等に出力画像を投写する。
【００１４】
映像入力部１０は、信号判別部１１０を備える。映像入力部１０は、外部から画像信号（１）を入力し、入力した画像信号（１）を解像度変換部２０へ供給する。信号判別部１１０は、図９に示すように  画像信号（１）の垂直同期信号１周期毎に信号判別を行い、入力された画像信号（１）のアスペクト比を検出して、検出した結果をアスペクト比情報信号として信号処理部３０へ出力する。なお、信号判別部１１０は、画像信号（１）の解像度を判別し、判別した解像度を示す信号をＣＰＵ５０等へ出力してもよい。
【００１５】
図９は、図１に示すプロジェクタ１の動作例を示すタイミングチャートである。図９は、上から順に、画像信号（１）（および画像信号（２））の垂直同期信号、画像信号（１）、信号判別部１１０の信号判別タイミング、および、画像信号（２）を示す。図９は、さらに画像信号（２）の下に、上から順に、信号判別部１１０からのアスペクト比情報信号の出力タイミングと、遅延処理部３２０からのアスペクト比情報信号（遅延処理後）の出力タイミングを示す。図９に示す例は、画像信号（１）に基づく画像が、アスペクト比が「４：３」の画像からアスペクト比が「１６：９」の画像へ変化した例を示している。
【００１６】
図２は、信号判別部１１０が出力するアスペクト比情報信号の一例を示す。図２に示す例では、入力された画像信号（１）のアスペクト比が「４：３」の場合、アスペクト比情報信号は「００」（２進数）である。入力された画像信号（１）のアスペクト比が「１６：９」の場合、アスペクト比情報信号は「０１」（２進数）である。入力された画像信号のアスペクト比が「１６：１０」の場合、アスペクト比情報信号は「１０」（２進数）である。入力された画像信号のアスペクト比が上記以外の場合、アスペクト比情報信号は「１１」（２進数）である。図２に示す例では、アスペクト比情報信号は２ビットの信号とすることができる。
【００１７】
解像度変換部２０は、映像入力部１０が出力した画像信号（１）を入力し、画像信号（１）の解像度を、ＬＣＤ駆動部４０が出力する出力画像の解像度に変換し、画像信号（２）として出力する。なお、画像信号（２）の垂直同期信号は、画像信号（１）の垂直同期信号に同期している。本実施形態において解像度変換部２０は、図９に示すように、入力された画像信号（１）を、数フレーム分遅延して、解像度が異なる画像信号（２）に変換して出力する。以下、プロジェクタ１において、入力される画像信号（１）がＦＨＤ信号（解像度１９２０×１０８０でアスペクト比１６：９）であり、出力画像（画像信号（２）および画像信号（３））がＸＧＡ信号（解像度１０２４×７６８でアスペクト比４：３）である場合を例として説明する。
【００１８】
信号処理部３０は、遅延処理部３２０と、補正領域設定部３３０と、補正設定保持部３４０と、画質改善回路部３５０を備える。信号処理部３０は、解像度変換部２０が出力した画像信号（２）を入力し、画質改善回路部３５０で画像にメリハリを利かせる補正処理を行った後、画像信号（３）として出力する。
【００１９】
ここで、図３を参照して、図１に示す、遅延処理部３２０、補正領域設定部３３０、および補正設定保持部３４０の構成例について説明する。図３は、図１に示す遅延処理部３２０、補正領域設定部３３０および補正設定保持部３４０の構成例を示すブロック図である。図３に示す遅延処理部３２０は、垂直遅延器３２１を備える。遅延処理部３２０は、画像信号（２）に含まれる（あるいは画像信号（２）から抽出された）ＤＥ信号（データイネーブル信号）と垂直同期信号を入力するとともに、信号判別部１１０が出力したアスペクト比情報信号を入力する。遅延処理部３２０は、入力したＤＥ信号と垂直同期信号をそのまま補正領域設定部３３０へ出力するとともに、入力したアスペクト比情報信号を数フレーム分遅延させてアスペクト比情報信号（遅延処理後）として補正領域設定部３３０へ出力する。ここで、ＤＥ信号は、画像信号（２）（あるいは画像信号（１））が、有効な画像データを含む期間にアクティブとなり、有効な画像データを含まない期間に非アクティブとなる信号である。本実施形態において、ＤＥ信号は、ＬＣＤ駆動部４０が備えるＬＣＤパネルの表示領域に対応する画素値を画像信号（２）が含む期間にアクティブとなる。このＤＥ信号は、各水平同期信号から次の各水平同期信号までの期間のうち一定の期間だけアクティブとなる。したがって、図１０に示すように、垂直同期信号を起点としてＤＥ信号をカウントした場合、カウント値は水平ライン数を表す値となる。なお、図１０は、図１に示すプロジェクタ１の動作例を示すタイミングチャートである。図１０は、上から順に、画像信号（２）の垂直同期信号、ＤＥ信号、カウンタ３３３のカウント値（ＤＥ信号のカウント値）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）切替信号、および、図４等に示す２次元ローパスフィルタ３５３１の出力（信号ＬＰＦ）を示す。
【００２０】
垂直遅延器３２１は、画像信号（２）の垂直同期信号と、信号判別部１１０が出力したアスペクト比情報信号を入力し、垂直同期信号に基づき画像信号（２）の数フレーム分、入力したアスペクト比情報信号を遅延させて、アスペクト比情報信号（遅延処理後）として出力する。垂直遅延器３２１は、補正設定保持部３４０が出力したアスペクト比垂直遅延設定に基づき、遅延時間（遅延フレーム数）を設定する。垂直遅延器３２１における遅延時間は、例えば図９に示すように、解像度変換部２０における解像度の変換処理に掛かる時間に対応するよう設定される。すなわち、遅延処理部３２０では、信号判別部１１０から送出されたアスペクト比情報信号を、解像度変換部２０からの画像信号（２）の出力タイミングに合わせるための遅延調整が行われる。図９に示す例では、画像信号（１）のアスペクト比が「４：３」から「１６：９」に変化したタイミングから数フレーム分遅延して画像信号（２）のアスペクト比が「４：３」から「１６：９」に変化している。この場合、垂直遅延器３２１では、画像信号（２）のアスペクト比が「４：３」から「１６：９」に変化するタイミングに同期して、アスペクト比情報信号（遅延処理後）の値が「４：３」から「１６：９」に変化するように遅延時間が設定される。
【００２１】
一方、補正領域設定部３３０は、立ち下がりエッジ検出部３３１と、立ち上がりエッジ検出部３３２と、カウンタ３３３と、補正開始位置算出部３３４と、補正終了位置算出部３３５と、比較回路３３６を備える。補正領域設定部３３０は、遅延処理部３２０が出力したＤＥ信号と垂直同期信号とアスペクト比情報信号（遅延処理後）を入力するとともに、補正設定保持部３４０が出力した出力画像解像度設定とアスペクト比切替有効設定を入力し、ＬＰＦ切替信号を出力する。ここで、出力画像解像度設定は、ＬＣＤ駆動部４０が出力する出力画像の解像度を示す情報である。ＬＣＤ駆動部４０が出力する出力画像の解像度は、画像信号（２）の解像度および画像信号（３）の解像度と同一であり、上述したように、この説明では、水平解像度が「１０２４」であり、垂直解像度が「７６８」であるとしている。アスペクト比切替有効設定は、画面内の所定の範囲毎（あるいは所定の領域毎）に画質改善処理の内容を切り替えるか否かを設定する情報である。アスペクト比切替有効設定が「有効」の場合、画質改善回路部３５０における補正処理（画質改善処理）の範囲が限定され、「無効」の場合、範囲が限定されず、画面の全領域に対して補正処理が行われる。また、ＬＰＦ切替信号は、画質改善回路部３５０が備える図４に示す２次元ローパスフィルタ３５３１の出力を切り替える信号である。図４に示す２次元ローパスフィルタ３５３１は、信号ＬＰＦとして、ＬＰＦ切替信号がアクティブ（「１」（Ｈｉｇｈ））の場合、入力信号である輝度信号ＹＩＮの低域成分を出力し、ＬＰＦ切替信号が非アクティブ（「０」（Ｌｏｗ））の場合、入力信号である輝度信号ＹＩＮを出力する。
【００２２】
立ち下がりエッジ検出部３３１は、ＤＥ信号がアクティブ状態から非アクティブ状態へ変化する位置を検出し、変化する位置を検出した場合に一定期間アクティブとなるパルス状の信号をカウンタ３３３のカウント端子へ出力する。立ち上がりエッジ検出部３３２は、垂直同期信号が非アクティブ状態からアクティブ状態へ変化する位置を検出し、変化する位置を検出した場合に一定期間アクティブとなるパルス状の信号をカウンタ３３３のリセット端子へ出力する。カウンタ３３３は、「０」から「１０２３」までカウント可能な１０ｂｉｔカウンタで構成される。カウンタ３３３は、立ち上がりエッジ検出部３３２が垂直同期信号の非アクティブからアクティブへの変化を検出したタイミングでカウント値をクリアする。また、カウンタ３３３は、立ち下がりエッジ検出部３３１がＤＥ信号のアクティブから非アクティブへの変化を検出したタイミング毎に、カウント値を１だけ増分（「＋１」）する。カウンタ３３３は、カウント値を示す信号を、比較回路３３６へ出力する。カウンタ３３３の動作例を図１０に示す。
【００２３】
補正開始位置算出部３３４は、遅延処理部３２０から入力したアスペクト比情報信号（遅延処理後）および補正設定保持部３４０から入力した出力画像解像度設定とアスペクト比切替有効設定に応じて  補正開始位置を算出する。また、補正終了位置算出部３３５は、遅延処理部３２０から入力したアスペクト比情報信号（遅延処理後）および補正設定保持部３４０から入力した出力画像解像度設定と補正開始位置算出部３３４が算出した補正開始位置に応じて補正終了位置を算出する。補正開始位置算出部３３４および補正終了位置算出部３３５は、例えば、次のように、補正開始位置および補正終了位置を算出する。
【００２４】
アスペクト比切替有効設定が「有効」の場合、補正開始位置算出部３３４は、補正開始位置を次式で算出する。すなわち、補正開始位置算出部３３４は、式「補正開始位置＝（出力画像垂直解像度−出力画像における画像信号入力表示部Ｉ１のライン数）÷２」を用いて補正開始位置を算出する。また、アスペクト比切替有効設定が「有効」の場合、補正終了位置算出部３３５は、式「補正終了位置＝出力画像垂直解像度−補正開始位置」を用いて補正終了位置を算出する。ここで、画像信号入力表示部Ｉ１のライン数は、図１３を参照して説明した画像信号入力表示部Ｉ１のライン数であり、図１３に示す出力画像２の水平解像度に入力された画像信号（１）のアスペクト比の値（＝前項／後項）の逆数を乗じることで算出される。
【００２５】
補正設定保持部３４０に出力画像解像度設定として水平解像度が「１０２４」および垂直解像度が「７６８」と設定されていて、入力された画像信号（１）のアスペクト比が「１６：９」である場合、補正開始位置は次のように算出される。すなわち、この場合、補正開始位置は、補正開始位置＝（７６８−１０２４÷１６×９）÷２＝９６と算出される。また、補正終了位置は、補正終了位置＝７６８−９６＝６７２と算出される。
【００２６】
一方、アスペクト比切替有効設定が「無効」の場合、補正開始位置算出部３３４は、補正開始位置を「０」とする。また、アスペクト比切替有効設定が「無効」の場合、補正終了位置算出部３３５は、補正終了位置を出力画像垂直解像度（＝７６８）とする。
【００２７】
比較回路３３６は、カウンタ３３３が出力した１０ｂｉｔカウント値と、補正開始位置算出部３３４および補正終了位置算出部３３５が出力した補正開始位置および補正終了位置を比較してＬＰＦ切替信号を生成する。比較回路３３６は、ＬＰＦ切替信号を、カウンタ３３３のカウント値が補正開始位置算出部３３４が出力した補正開始位置と等しいときアクティブ（「１」（Ｈｉｇｈ））とし、カウンタ３３３のカウント値が補正終了位置算出部３３５が出力した補正終了位置と等しいとき非アクティブ（「０」（Ｌｏｗ））とする。補正開始位置が「９６」で補正終了位置が「６７２」の場合、図１０に示すように、カウンタ３３３のカウント値が「９６」になったときＬＰＦ切替信号は「０」から「１」に変化し、カウンタ３３３のカウント値が「６７２」になったときＬＰＦ切替信号は「１」から「０」に変化する。
【００２８】
以上の構成によって、補正領域設定部３３０は、解像度変換部２０からの画像信号（２）の出力タイミングと同期させて、例えば、図１３に示す黒表示画素部Ｉ２で非アクティブとなり、画像信号入力表示部Ｉ１でアクティブとなるＬＰＦ切替信号を出力する。
【００２９】
図１に示すＣＰＵ５０は、ＣＰＵシステムバス６０を介して、映像入力部１０、解像度変換部２０、信号処理部３０、ＬＣＤ駆動部４０等と、所定の制御信号を送受信することでそれらの各部を制御する。例えば、ＣＰＵ５０は、ＣＰＵシステムバス６０を介して、補正設定保持部３４０に、出力画像解像度設定とアスペクト比切替有効設定とアスペクト比垂直遅延設定を格納する。また、補正設定保持部３４０は、出力画像解像度設定（出力画像の水平解像度および垂直解像度）とアスペクト比切替有効設定とアスペクト比垂直遅延設定を保持する。
【００３０】
次に、図４〜図８を参照して、図１に示す画質改善回路部３５０について説明する。図４は、図１に示す画質改善回路部３５０の構成例を示すブロック図である。図５は、図４に示す２次元ローパスフィルタ３５３１の構成例を示すブロック図である。図６は、図５に示す垂直ローパスフィルタ７１の構成例を示す回路図である。図７は、図５に示す水平ローパスフィルタ７２の構成例を示す回路図である。そして、図８は、図５に示す遅延回路７３の構成例を示す回路図である。
【００３１】
図４に示す画質改善回路部３５０は、輝度信号分離部３５１と、輝度信号合成部３５２と、画質改善部３５３と、遅延回路３５４を備える。遅延回路３５４は、解像度変換部２０が出力した画像信号（２）を入力し、画質改善部３５３での輝度信号ＹＩＮに対する処理時間以上の所定の時間保持し、遅延させて、画像信号（３）としてＬＣＤ駆動部４０へ出力する。輝度信号分離部３５１は、遅延回路３５４が保持している画像信号（２）から輝度信号ＹＩＮを分離（あるいは抽出）して画質改善部３５３へ出力する。輝度信号分離部３５１は、例えば画像信号（２）がＲ・Ｇ・Ｂの原色信号である場合に、その原色信号を輝度信号ＹＩＮと色差信号に変換し、変換した輝度信号ＹＩＮを画質改善部３５３へ出力する。輝度信号合成部３５２は、画質改善部３５３が出力した輝度信号ＹＯＵＴを入力し、遅延回路３５４が保持している画像信号（２）に対して画質改善部３５３が出力した輝度信号ＹＯＵＴを合成する。輝度信号合成部３５２は、例えば画像信号（２）がＲ・Ｇ・Ｂの原色信号である場合に、その原色信号を輝度信号ＹＩＮと色差信号に変換し、変換した輝度信号ＹＩＮを画質改善部３５３が出力した輝度信号ＹＯＵＴに置き換え、輝度信号ＹＯＵＴと色差信号を原色信号に変換して、画像信号（３）を生成する。
【００３２】
画質改善部３５３は、２次元ローパスフィルタ３５３１と、減算器３５３２と、利得調整回路３５３３と、加算器３５３４を備える。２次元ローパスフィルタ３５３１は、まず入力した輝度信号ＹＩＮの垂直方向の低域成分を抽出し、次に抽出した垂直方向の低域成分から水平方向の低域成分を抽出した結果を、信号ＬＰＦとして出力する。ただし、上述したように、２次元ローパスフィルタ３５３１は、補正領域設定部３３０が出力したＬＰＦ切替信号によって、ＬＰＦ切替信号がアクティブときに垂直および水平方向の低域成分を抽出した結果を信号ＬＰＦとして出力し、ＬＰＦ切替信号が非アクティブのとき入力した輝度信号ＹＩＮを信号ＬＰＦとして出力する。また、２次元ローパスフィルタ３５３１は、入力した輝度信号ＹＩＮを信号ＭＡＩＮとして出力する。
【００３３】
減算器３５３２は、２次元ローパスフィルタ３５３１が出力した信号ＭＡＩＮを「＋」端子に入力するとともに、２次元ローパスフィルタ３５３１が出力した信号ＬＰＦを「−」端子に入力する。減算器３５３２は、信号ＭＡＩＮから信号ＬＰＦを減算し、減算結果を表す信号を利得調整回路３５３３へ出力する。ＬＰＦ切替信号がアクティブの場合、信号ＭＡＩＮは輝度信号ＹＩＮであり、信号ＬＰＦは輝度信号ＹＩＮの垂直方向および水平方向の低域成分からなる信号（低域抽出信号）である。したがって、ＬＰＦ切替信号がアクティブの場合、減算器３５３２は、輝度信号ＹＩＮから低域抽出信号を減算した結果を出力する。この減算結果は、輝度信号ＹＩＮの垂直方向および水平方向の高域成分を多く含む信号であるエッジ信号となる。一方、ＬＰＦ切替信号が非アクティブの場合、信号ＭＡＩＮと信号ＬＰＦはともに輝度信号ＹＩＮである。したがって、ＬＰＦ切替信号が非アクティブの場合、減算器３５３２は減算結果「０」を出力する。
【００３４】
利得調整回路３５３３は、減算器３５３２の出力信号を入力し、ガンマ特性が線形な特性となるように出力信号に所定の利得を乗算して、乗算した結果を出力する。利得調整回路３５３３は、ガンマ値を乗じた非線形の信号を入力信号とする場合に、信号レベルの低い画像暗部でフレア補正フィルタの感度が低下することを防止するために利得を調整する。この利得調整回路３５３３の出力、すなわちガンマ特性が線形になるように補正されたエッジ信号は、加算器３５３４の一方の入力端子に入力される。
【００３５】
加算器３５３４は、２次元ローパスフィルタ３５３１が出力した信号ＭＡＩＮを一方の入力端子に入力するとともに、利得調整回路３５３３の出力信号（利得調整回路３５３３にて利得調整が施されたエッジ信号）をもう一方の入力端子に入力して加算する。そして、加算器３５３４は、加算した結果を輝度信号ＹＯＵＴとして、輝度信号合成部３５２へ出力する。
【００３６】
次に、図５を参照して、図４に示す２次元ローパスフィルタ３５３１の構成例について説明する。図５に示す２次元ローパスフィルタ３５３１は、垂直ローパスフィルタ７１と、水平ローパスフィルタ７２と、遅延回路７３と、セレクタ７４と、遅延回路７５と、遅延回路７６を備える。垂直ローパスフィルタ７１は、入力した輝度信号ＹＩＮの垂直方向の低域成分を抽出して信号ＶＬＰＦとして出力するとともに、信号ＶＬＰＦを出力するのに要する処理時間と同じだけ入力した輝度信号ＹＩＮを遅延させて信号ＭＡＩＮ（１）として出力する。水平ローパスフィルタ７２は、垂直ローパスフィルタ７１から入力した信号ＶＬＰＦの水平方向の低域成分を抽出して信号ＨＬＰＦとして出力する。遅延回路７３は、垂直ローパスフィルタ７１から入力した信号ＭＡＩＮ（１）を水平ローパスフィルタ７２が入力した信号ＶＬＰＦを信号ＨＬＰＦとして出力するまでに要する処理時間と同じだけ遅延させて信号ＭＡＩＮ（２）として出力する。セレクタ７４は、遅延回路７３が出力した信号ＭＡＩＮ（２）を一方の入力端子に入力し、水平ローパスフィルタ７２が出力した信号ＨＬＰＦを他方の入力端子に入力し、ＬＰＦ切替信号に応じて、いずれか一方の入力信号を選択して遅延回路７６へ出力する。この場合、セレクタ７４は、ＬＰＦ切替信号がアクティブの場合に信号ＨＬＰＦを選択して遅延回路７６へ出力し、ＬＰＦ切替信号が非アクティブの場合に信号ＭＡＩＮ（２）を選択して遅延回路７６へ出力する。遅延回路７５は、遅延回路７３が出力した信号ＭＡＩＮ（２）を入力し、所定時間遅延させて信号ＭＡＩＮとして出力する。遅延回路７６は、セレクタ７４の出力を入力し、遅延回路７５の出力タイミングと同期するように遅延させて信号ＬＰＦとして出力する。
【００３７】
次に、図６を参照して、図５に示す垂直ローパスフィルタ７１の構成例について説明する。図６に示す垂直ローパスフィルタ７１は、縦続接続された１２ＴａｐのＦＩＲフィルタ７１１と１ＴａｐのＩＩＲフィルタ７１２を備える。
【００３８】
ＦＩＲフィルタ７１１は、輝度信号ＹＩＮを左端から入力する縦続接続された１１個のラインメモリである遅延素子８１と、輝度信号ＹＩＮおよび各遅延素子８１の出力をそれぞれ入力する１２個の係数器８２と、これら係数器８２の出力をそれぞれ加算する１１個の加算器８３からなる。１１番目の遅延素子８１の出力は、１２番目の係数器８２へ供給されるラインと、信号ＭＡＩＮ（１）のラインの２つに分岐されており、１１番目の加算器８３の出力がこのＦＩＲフィルタ７１の出力である。
【００３９】
ＩＩＲフィルタ７１２は、２つの係数器８４および８７、加算器８５、ならびに、ラインメモリである遅延素子８６からなる。係数器８４は、ＦＩＲフィルタ７１１の出力を入力とし、その出力が加算器８５の一方の入力に供給されている。加算器８３の出力は２つに分岐され、一方は垂直ローパスフィルタ７１の出力信号である信号ＶＬＰＦとなり、他方は遅延素子８６に供給されている。遅延素子８６の出力は係数器８７を介して加算器８５のもう一方の入力に供給されている。
【００４０】
次に、図７を参照して、図５に示す水平ローパスフィルタ７２の構成例について説明する。図７に示す水平ローパスフィルタ７２は、縦続接続された１７ＴａｐのＦＩＲフィルタ７２１と１ＴａｐのＩＩＲフィルタ７２２を備える。ＦＩＲフィルタ７２１は、垂直ローパスフィルタ７１が出力した信号ＶＬＰＦを左端から入力する縦続接続された１６個の遅延素子（レジスタ）９１と、信号ＶＬＰＦおよび各遅延素子９１の出力をそれぞれ入力する１７個の係数器９２と、これら係数器９２の出力をそれぞれ加算する１６個の加算器９３からなる。１６番目の加算器９３の出力がこのＦＩＲフィルタ７２１の出力である。
【００４１】
ＩＩＲフィルタ７２２は、２つの係数器９４および９７、加算器９５、ならびに、レジスタである遅延素子９６からなる。係数器９４は、ＦＩＲフィルタ７２１の出力を入力とし、その出力が加算器９５の一方の入力に供給されている。加算器９５の出力は２つに分岐され、一方は２次元ローパスフィルタ３５３１の出力である信号ＬＰＦとなっており、他方は遅延素子９６に供給されている。遅延素子９６の出力は係数器９７を介して加算器９５のもう一方の入力に供給されている。
【００４２】
次に、図８を参照して、図５に示す遅延回路７３の構成例について説明する。図８に示す遅延回路７３は、垂直ローパスフィルタ７１が出力した信号ＭＡＩＮ（１）を左端から入力する縦続接続された１６個の遅延素子（レジスタ）９８からなる。１６番目の遅延素子９８の出力がこの遅延回路７３の出力である信号ＭＡＩＮ（２）である。１６個の遅延素子９８は、図７に示す水平ローパスフィルタ７２が有する１６個の遅延素子９１と同期して動作する。
【００４３】
上述したように、垂直ローパスフィルタ７１は、輝度信号ＹＩＮを入力し、輝度信号ＹＩＮの垂直方向の低域成分を抽出して信号ＶＬＰＦとして出力するとともに、入力した輝度信号ＹＩＮを信号ＶＬＰＦと同期するように遅延させて信号ＭＡＩＮ（１）として出力する。また、水平ローパスフィルタ７２は、垂直ローパスフィルタ７１が出力した信号ＶＬＰＦを入力し、信号ＶＬＰＦの水平方向の低域成分を抽出して信号ＨＬＰＦとして出力する。また、遅延回路７３は、垂直ローパスフィルタ７１が出力した信号ＭＡＩＮ（１）を入力し、水平ローパスフィルタ７２の出力した信号ＨＬＰＦと同期するように入力した信号ＭＡＩＮ（１）を遅延させて信号ＭＡＩＮ（２）として出力する。また、セレクタ７４は、ＬＰＦ切替信号がアクティブの場合に信号ＨＬＰＦを選択して遅延回路７６へ出力し、ＬＰＦ切替信号が非アクティブの場合に信号ＭＡＩＮ（２）を選択して遅延回路７６へ出力する。遅延回路７５は、遅延回路７３が出力した信号ＭＡＩＮ（２）を入力し、所定時間遅延させて信号ＭＡＩＮとして出力する。遅延回路７６は、セレクタ７４の出力を入力し、遅延回路７５の出力タイミングと同期するように遅延させて信号ＬＰＦとして出力する。
【００４４】
以上の構成によって、図５に示す２次元ローパスフィルタ３５３１は、図１０に示すようにＬＰＦ切替信号がアクティブの場合に輝度信号ＹＩＮの垂直および水平方向の低域成分の抽出信号を信号ＬＰＦとして出力するとともに、輝度信号ＹＩＮを信号ＬＰＦに同期させて信号ＭＡＩＮとして出力する。また、２次元ローパスフィルタ３５３１は、図１０に示すようにＬＰＦ切替信号が非アクティブの場合に輝度信号ＹＩＮを信号ＬＰＦとして出力するとともに、信号ＬＰＦに同期させて輝度信号ＹＩＮを信号ＭＡＩＮとして出力する。
【００４５】
なお、２次元ローパスフィルタ３５３１が有する垂直ローパスフィルタ７１、水平ローパスフィルタ７２、および遅延回路７３を構成する各遅延素子８１、９１および９８へは、セレクタ７４の選択状態（すなわちＬＰＦ切替信号のアクティブまたは非アクティブの状態）によらず、データが供給され、動作している。したがって、各遅延素子８１、９１および９８は、セレクタ７４の選択状態（すなわちＬＰＦ切替信号のアクティブまたは非アクティブの状態）によらず、常時、輝度信号ＹＩＮを保持および転送している。したがって、セレクタ７４の状態（ＬＰＦ切替信号の状態）が変化した場合に、各遅延素子８１、９１および９８が格納する値を設定し直さなくてよい。
【００４６】
また、画質改善部３５３は、ＬＰＦ切替信号がアクティブの場合、輝度信号ＹＩＮに基づいて生成したエッジ信号を利得調整し、利得調整したエッジ信号を輝度信号ＹＩＮに加算した信号を、輝度信号ＹＯＵＴとして出力する。この場合、輝度信号ＹＯＵＴは、輝度信号ＹＩＮに対して２次元ローパスフィルタ３５３１でのフィルタリング処理に要する時間遅延している。一方、画質改善部３５３は、ＬＰＦ切替信号が非アクティブの場合、輝度信号ＹＩＮそのものを、２次元ローパスフィルタ３５３１でのフィルタリング処理に要する時間遅延して、輝度信号ＹＯＵＴとして出力する。したがって、画質改善部３５３は、ＬＰＦ切替信号がアクティブの場合、例えば、図１１に示すように、輝度信号ＹＩＮが鎖線で示すように変化したとき、輝度信号ＹＯＵＴは実線で示すようにエッジ部を強調するように生成される。この場合、視聴者は、破線で示すような輝度変化を有する出力画像を見ることができる。一方、画質改善部３５３は、ＬＰＦ切替信号が非アクティブの場合、輝度信号ＹＩＮと輝度信号ＹＯＵＴを同じ信号とする。よって、例えば、図１３に示す黒表示画素部Ｉ２でＬＰＦ切替信号を非アクティブとし、画像信号入力表示部Ｉ１でＬＰＦ切替信号をアクティブとすることで、黒表示画素部Ｉ２と画像信号入力表示部Ｉ１の境界線近傍にエッジ信号が重畳されないようにすることができる。すなわち、図１４を参照して説明したような境界線近傍にエッジ信号が強調されて重畳されてしまうという課題を解決することができる。
【００４７】
以上のように、本実施形態は、図１に示すように、信号判別部１１０と、解像度変換部２０と、遅延処理部３２０と、補正領域設定部３３０と、画質改善回路部３５０を備える。信号判別部１１０は、入力された画像信号（１）のアスペクト比を検出し、画像信号（１）のアスペクト比を示すアスペクト比情報信号を生成して出力する。また、遅延処理部３２０は、画像信号（２）と同期するようにアスペクト比情報信号を遅延させてアスペクト比情報信号（遅延処理後）として出力する。解像度変換部２０は、画像信号（１）の解像度を変換して画像信号（２）として出力する。補正領域設定部３３０は、アスペクト比情報信号（遅延処理後）に基づき、画質改善回路部３５０での補正効果の範囲を設定するためのＬＰＦ切替信号を生成して出力する。画質改善回路部３５０は、ＬＰＦ切替信号がアクティブの期間にメリハリを利かせて画質を改善するため画像信号（２）のコントラストを補正する処理を行う。その際、入力された画像信号（１）のアスペクト比に応じて、画質改善回路部３５０は、２次元ローパスフィルタ３５３１の動作を適宜変化させる。したがって、黒表示画素部Ｉ２の影響を受けず、入力された画像信号が表示される画像信号入力表示部Ｉ１のみに正しく画質改善回路部３５３を動作させることができる。
【００４８】
また、本実施形態によれば、２次元ローパスフィルタを構成するＦＩＲフィルタとＩＩＲフィルタが有する各遅延素子には、ＬＰＦ切替信号がアクティブ場合と非アクティブの場合で同一のデータが保持される。したがって、各遅延素子に画像信号入力表示部Ｉ１の始まりの値を設定する処理を行わなくてよい。このため、各遅延素子に任意の値を設定するための構成は必要なく、画質改善処理に係る構成を簡単化することができる。
【００４９】
なお、上記実施形態は、例えば、次のように変形することができる。すなわち、図６に示す垂直ローパスフィルタ７１では、ＦＩＲフィルタ７１１とＩＩＲフィルタ７１２が従属接続されているが、ＦＩＲフィルタ７１１とＩＩＲフィルタ７１２は並列接続してもよい。この場合、図６に示す構成に対して、加算器８３の出力を一方の入力とする加算器を追加する。また、係数器８４へは１１番目の加算器８３の出力ではなく信号ＭＡＩＮ（１）を入力する。さらに、加算器８５の出力を追加した加算器の他方の入力へ入力する。この構成では、追加した加算器の出力が信号ＶＬＰＦとなる。また、図７に示す水平ローパスフィルタ７２では、ＦＩＲフィルタ７２１とＩＩＲフィルタ７２２が従属接続されているが、ＦＩＲフィルタ７２１とＩＩＲフィルタ７２２は並列接続してもよい。この場合、図７に示す構成に対して、加算器９３の出力を一方の入力とする加算器を追加する。また、係数器９４へは１６番目の加算器９３の出力ではなく１６番目の遅延素子９１の出力を入力する。さらに、加算器９５の出力を追加した加算器の他方の入力へ入力する。この構成では、追加した加算器の出力が信号ＬＰＦとなる。
【００５０】
また、画像信号入力表示部Ｉ１の左右あるいは上下左右に黒表示画素部Ｉ２を表示する場合に、画像信号入力表示部Ｉ１に対応する期間にＬＰＦ切替信号をアクティブとし、黒表示画素部Ｉ２に対応する期間にＬＰＦ切替信号を非アクティブとしてもよい。この場合、補正領域設定部３３０は、画像信号（１）のアスペクト比と出力画像である画像信号（３）の解像度に応じて、垂直ライン数と水平画素数のカウントと比較を行う構成を備えることでＬＰＦ切替信号を生成することができる。
【００５１】
また、本発明に係る表示装置は、プロジェクタに限定されず、例えば液晶ディスプレイや自発光素子を用いたディスプレイ等の画像表示装置であってもよい。
【００５２】
次に、図１２を参照して、上記実施形態に係る基本的構成について説明する。図１２は、本発明の一実施形態に係る基本的構成例を示すブロック図である。図１に示す表示装置１００は、画質改善装置１２０と、表示部１９０を備える。画質改善装置１２０は、解像度変換部１３０と、２次元ローパスフィルタ１４０と、輝度信号減算器１５０と、輝度信号加算器１６０と、出力画像信号生成部１７０と、切替信号生成部１８０を備える。解像度変換部１３０は、入力された第１画像信号の解像度を異なる解像度に変換して第２画像信号として出力する。２次元ローパスフィルタ１４０は、複数の遅延素子１４１と、複数の係数器１４２と、複数の加算器１４３と、選択部１４４を有する。複数の遅延素子１４１は、従属接続されていて、入力段の遅延素子１４１から第２画像信号の輝度信号を入力する。複数の係数器１４２は、複数の遅延素子１４１の入力または出力を入力する。複数の加算器１４３は、複数の係数器１４２の出力を加算する。選択部１４４は、切替信号生成部１８０が出力した切替信号に応じて複数の遅延素子１４１と複数の係数器１４２と複数の加算器１４３を経由した信号（信号Ａ）、または、係数器１４２と加算器１４３を経由せず複数の遅延素子１４１を経由した信号（信号Ｂ）のいずれか一方を選択して出力する。２次元ローパスフィルタ１４０は、選択部１４４が出力した輝度信号の垂直および水平方向の低域成分の抽出結果（信号Ａ）または輝度信号（信号Ｂ）のいずれか一方と、係数器１４２と加算器１４３を経由せず複数の遅延素子１４１を経由した輝度信号（信号Ｂ）を出力する。輝度信号減算器１５０は、２次元ローパスフィルタ１４０が出力した輝度信号（信号Ｂ）から選択部１４４の出力（信号Ａまたは信号Ｂ）を減算する。輝度信号加算器１６０は、輝度信号減算器１５０が減算した結果を２次元ローパスフィルタ１４０が出力した輝度信号（信号Ｂ）に加える。出力画像信号生成部１７０は、第２画像信号と輝度信号加算器１６０の出力に基づき出力画像を表す第３画像信号を生成する。切替信号生成部１８０は、第１画像信号のアスペクト比と出力画像の解像度に応じて切替信号を生成して出力する。表示部１９０は、第３画像信号に基づき出力画像を表示する。
【００５３】
以上の構成によれば、２次元ローパスフィルタ１４０を構成する各遅延素子１４１には、切替信号がアクティブ場合と非アクティブの場合で同一のデータが保持される。したがって、各遅延素子に画像信号の始まりの値を設定する処理を行わなくてよい。このため、各遅延素子に任意の値を設定するための構成は必要なく、画質改善処理に係る構成を簡単化することができる。
【００５４】
なお、図１〜図８等を参照して説明した上記実施形態の構成と、図１２を参照して説明した構成との対応は次の通りである。すなわち、図１２に示す表示装置１００は、図１に示すプロジェクタ１に対応する。図１２に示す画質改善装置１２０は、図１に示す映像入力部１０と解像度変換部２０と信号処理部３０を組み合わせた構成に対応する。図１２に示す解像度変換部１３０は、図１に示す解像度変換部２０に対応する。図１２に示す２次元ローパスフィルタ１４０は、図４に示す２次元ローパスフィルタ３５３１に対応する。図１２に示す遅延素子１４１は、図６に示す遅延素子８１、図７に示す遅延素子９１、および図８に示す遅延素子９８に対応する。図１２に示す係数器１４２は、図６に示す係数器８２および図７に示す係数器９２に対応する。図１２に示す加算器１４３は、図６に示す加算器８３および図７に示す加算器９３に対応する。図１２に示す選択部１４４は、図５に示すセレクタ７４に対応する。図１２に示す輝度信号減算器１５０は、図４に示すに減算器３５３２対応する。図１２に示す輝度信号加算器１６０は、図４に示す加算器３５３４に対応する。図１２に示す出力画像信号生成部１７０は、図４に示す輝度信号合成部３５２と遅延回路３５４を組み合わせた構成に対応する。図１２に示す切替信号生成部１８０は、図１に示す信号判別部１１０と遅延処理部３２０と補正領域設定部３３０を組み合わせた構成に対応する。図１２に示す表示部１９０は、図１に示すにＬＣＤ駆動部４０に対応する。図１２に示す第１画像信号は、図１に示す画像信号（１）に対応する。図１２に示す第２画像信号は、図１に示す画像信号（２）に対応する。図１２に示す第３画像信号は、図１に示す画像信号（３）に対応する。図１２に示す切替信号は、図１に示すＬＰＦ切替信号に対応する。図１２に示す信号Ａは、図５に示す信号ＨＬＰＦに対応する。図１２に示す信号Ｂは、図５に示す信号ＭＡＩＮ（２）に対応する。
【００５５】
なお、表示部１９０の出力画像が、第１画像信号に応じた画像を表示する表示領域と、第１画像信号に応じた画像を表示しない非表示領域を含む場合、切替信号生成部１８０は次のように切替信号を生成して出力することができる。すなわち、切替信号生成部１８０は、選択部１４４に、表示領域に対応する期間、複数の遅延素子１４１と複数の係数器１４２と複数の加算器１４３を経由した信号（信号Ａ）を選択させ、表示領域に対応する期間、係数器１４２と加算器１４３を経由せず複数の遅延素子１４１を経由した信号（信号Ｂ）を選択させるように、切替信号を生成して出力することができる。ここで、表示領域は、図１３に示す画像信号入力表示部Ｉ１に対応する。また、非表示領域は、図１３に示す黒表示画素部Ｉ２に対応する。
【００５６】
また、切替信号生成部１８０は、第１画像信号のアスペクト比を判別する信号判別部と、信号判別部によるアスペクト比の判別結果を解像度変換部１３０による解像度の変換処理の時間分遅延させる遅延部を有し、遅延部が遅延させた判別結果と出力画像の解像度に応じて、切替信号を生成して出力することができる。ここで、信号判別部は、図１に示す信号判別部１１０に対応する。また、遅延部は、図１に示す遅延処理部３２０に対応する。
【００５７】
また、切替信号生成部１８０は、所定の有効信号が無効な場合に、常に、複数の遅延素子１４１と複数の係数器１４２と複数の加算器１４３を経由した信号（信号Ａ）を選択させるよう、切替信号を生成して出力することができる。ここで、所定の有効信号は、図３に示すアスペクト比切替有効設定に対応する。
【００５８】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【００５９】
１…プロジェクタ、１０…映像入力部、２０、１３０…解像度変換部、３０…信号処理部、４０…ＬＣＤ駆動部、７４…セレクタ、８１、９１、９８、１４１…遅延素子、８２、９２、１４２…係数器、８３、９３、１４３、３５３４…加算器、１００…表示装置、１１０…信号判別部、１２０…画質改善装置、１４０、３５３１…２次元ローパスフィルタ、１４４…選択部、１５０…輝度信号減算器、１６０…輝度信号加算器、１７０…出力画像信号生成部、１８０…切替信号生成部、１９０…表示部、３２０…遅延処理部、３３０…補正領域設定部、３４０…補正設定保持部、３５２…輝度信号合成部、３５４…遅延回路、３５３２…減算器
【図１】
2019161310.tif 000003
【図２】
2019161310.tif 000004
【図３】
2019161310.tif 000005
【図４】
2019161310.tif 000006
【図５】
2019161310.tif 000007
【図６】
2019161310.tif 000008
【図７】
2019161310.tif 000009
【図８】
2019161310.tif 000010
【図９】
2019161310.tif 000011
【図１０】
2019161310.tif 000012
【図１１】
2019161310.tif 000013
【図１２】
2019161310.tif 000014
【図１３】
2019161310.tif 000015
【図１４】
2019161310.tif 000016