(57)【要約】【課題】半導体基板に設けられた素子に影響を及ぼすことなく、電極部と貫通電極との間の良好なコンタクトを実現しうる半導体装置及びその製造方法を提供する。【解決手段】半導体基板と、半導体基板の上に配された絶縁膜と、絶縁膜の上に配されたパッド電極と、半導体基板を貫通してパッド電極に達する開口部の中に設けられ、パッド電極に電気的に接続された導電部材と、を有し、パッド電極は、少なくとも導電部材との接続部に設けられた導電性酸化物層と、導電性酸化物層に電気的に接続された金属層と、を有し、導電性酸化物層と絶縁膜との間に設けられたバリアメタル層を更に有する。【選択図】図１
2019021745.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に配された絶縁膜と、
前記絶縁膜の上に配されたパッド電極と、
前記半導体基板を貫通して前記パッド電極に達する開口部の中に設けられ、前記パッド電極に電気的に接続された導電部材と、を有し、
前記パッド電極は、少なくとも前記導電部材との接続部に設けられた導電性酸化物層と、前記導電性酸化物層に電気的に接続された金属層と、を有し、
前記導電性酸化物層と前記絶縁膜との間に設けられたバリアメタル層を更に有する
ことを特徴とする半導体装置。
【請求項２】
前記接続部を除く前記導電性酸化物層の周囲が、前記バリアメタル層により覆われている
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記金属層は、前記バリアメタル層を介して前記導電性酸化物層に電気的に接続されている
ことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記金属層は、ビアプラグを介して前記導電性酸化物層に電気的に接続されている
ことを特徴とする請求項２記載の半導体装置。
【請求項５】
前記接続部を除く前記導電性酸化物層の周囲が、前記バリアメタル層と前記金属層とにより覆われている
ことを特徴とする請求項２記載の半導体装置。
【請求項６】
前記導電性酸化物層は、前記半導体基板と前記金属層との間に配されている
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記金属層は、前記半導体基板と前記導電性酸化物層との間に配されている
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項８】
前記開口部の側面と前記導電部材との間に配された第２の絶縁膜を更に有し、
前記第２の絶縁膜は、前記導電性酸化物層から離間して設けられている
ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記半導体基板に設けられた半導体素子を更に有し、
前記パッド電極は、前記半導体素子に電気的に接続されている
ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記バリアメタル層は、前記導電性酸化物層を構成する金属材料の前記絶縁膜への拡散を抑制する
ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
前記導電性酸化物層は、ＩＴＯ、ＩＺＯ及びＩＧＺＯを含む群から選択される少なくとも一の導電性酸化物材料を含む
ことを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記バリアメタル層は、Ｔｉ、Ｔａ、ＴｉＮ及びＴａＮを含む群から選択される少なくとも一の導電性材料を含む
ことを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
【請求項１３】
半導体基板と、
前記半導体基板の上に配された絶縁膜と、
前記半導体基板に配された半導体素子と、
前記半導体素子に電気的に接続されたパッド電極と、
前記半導体基板を貫通して前記パッド電極に達する開口部の中に設けられ、前記パッド電極に電気的に接続された導電部材と、を有し、
前記パッド電極は、少なくとも前記導電部材との接続部に設けられた導電性酸化物層と、前記導電性酸化物層に電気的に接続された金属層と、を有し、
前記半導体素子と前記導電性酸化物層との間に配されたバリアメタル材料よりなる障壁部を更に有する
ことを特徴とする半導体装置。
【請求項１４】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に、金属層と、前記金属層に電気的に接続された導電性酸化物層と、前記絶縁膜と前記導電性酸化物層との間に配されたバリアメタル層と、を含むパッド電極を形成する工程と、
前記半導体基板及び前記絶縁膜を貫通して前記導電性酸化物層に達する開口部を形成する工程と、
前記開口部の中に、前記パッド電極に電気的に接続された導電部材を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１５】
前記パッド電極を形成する工程は、
第１のバリアメタル層を形成する工程と、
前記第１のバリアメタル層の上に、前記導電性酸化物層を形成する工程と、
前記導電性酸化物層の上面及び側面を覆うように、第２のバリアメタル層を形成する工程と、
前記導電性酸化物層の上に、前記導電性酸化物層に電気的に接続された前記金属層を形成する工程と、を有する
ことを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記第２のバリアメタル層を形成する工程の後、前記金属層を形成する工程の前に、前記導電性酸化物層の上面に設けられた前記第２のバリアメタル層を除去する工程を更に有し、
前記金属層を形成する工程では、前記導電性酸化物層の上面を覆うように、前記金属層を形成する
ことを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記第２のバリアメタル層を形成する工程の後、前記金属層を形成する工程の前に、前記導電性酸化物層に電気的に接続されたビアプラグを形成する工程を更に有し、
前記金属層を形成する工程では、前記ビアプラグを介して前記導電性酸化物層に電気的に接続された前記金属層を形成する
ことを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１８】
前記パッド電極を形成する工程は、
前記バリアメタル層を形成する工程と、
前記バリアメタル層の上に、前記導電性酸化物層を形成する工程と、
前記導電性酸化物層の上面及び側面を覆うように、前記導電性酸化物層に電気的に接続された前記金属層を形成する工程と、を有する
ことを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１９】
前記パッド電極を形成する工程は、
前記金属層を形成する工程と、
前記金属層の上に、前記導電性酸化物層を形成する工程と、
前記導電性酸化物層の少なくとも上面及び側面を覆うように、前記バリアメタル層を形成する工程と、を有し、
前記開口部を形成する工程では、前記半導体基板、前記絶縁膜及び前記金属層を貫通して前記導電性酸化物層に達する前記開口部を形成する
ことを特徴とする請求項１４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極を有する半導体装置及び製造方法に関する。
【背景技術】
【０００２】
固体撮像装置等の半導体装置は、トランジスタ等の素子やこれら素子に接続された配線部が設けられた半導体基板を含む。配線部は、ある素子を他の素子に接続する配線パターンや、素子に電力を供給するための配線パターン等を含む。また、半導体装置は、一部の配線部を外部装置（他の半導体装置や回路基板等）に接続するための電極部を更に備えている。
【０００３】
半導体装置を、例えばフリップチップ接続等により外部装置に接続する場合に、半導体基板の裏面側（配線部が設けられた半導体基板の表面側とは反対側）から電極部に渡って設けられた電極を介して半導体装置と外部装置との電気的な接続を行うことがある。この電極は、半導体基板を貫通するように形成されることから「貫通電極」と称される。貫通電極は、例えば、半導体基板の裏面側からエッチングを行って半導体基板と配線層間絶縁膜とを貫き電極部を露出する開口部を形成した後、この開口部に導電部材を埋め込むことによって形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−０４０４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体基板の裏面側から電極部に達する開口部を形成するエッチングの際に、開口部の底部に露出した電極部の表面が酸化され、電極部と貫通電極との間のコンタクト抵抗が増大することがあった。電極部の表面に形成された酸化膜は、貫通電極の形成前に逆スパッタリングを行って除去することもできるが、半導体基板を貫通するような、深く、アスペクト比の大きい開口部の底部に形成された酸化膜を面内で均一に除去するのは困難であった。開口部の底部に残渣が発生しないようにオーバーエッチング条件で逆スパッタリングを行うことも考えられるが、電極部へのダメージが増大し、最悪の場合、電極部を貫通してしまう虞があった。
【０００６】
本発明の目的は、半導体基板に設けられた素子に影響を及ぼすことなく、電極部と貫通電極との間の良好なコンタクトを実現しうる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、半導体基板と、前記半導体基板の上に配された絶縁膜と、前記絶縁膜の上に配されたパッド電極と、前記半導体基板を貫通して前記パッド電極に達する開口部の中に設けられ、前記パッド電極に電気的に接続された導電部材と、を有し、前記パッド電極は、少なくとも前記導電部材との接続部に設けられた導電性酸化物層と、前記導電性酸化物層に電気的に接続された金属層と、を有し、前記導電性酸化物層と前記絶縁膜との間に設けられたバリアメタル層を更に有する半導体装置が提供される。
【０００８】
また、本発明の他の一観点によれば、半導体基板と、前記半導体基板の上に配された絶縁膜と、前記半導体基板に配された半導体素子と、前記半導体素子に電気的に接続されたパッド電極と、前記半導体基板を貫通して前記パッド電極に達する開口部の中に設けられ、前記パッド電極に電気的に接続された導電部材と、を有し、前記パッド電極は、少なくとも前記導電部材との接続部に設けられた導電性酸化物層と、前記導電性酸化物層に電気的に接続された金属層と、を有し、前記半導体素子と前記導電性酸化物層との間に配されたバリアメタル材料よりなる障壁部を更に有する半導体装置が提供される。
【０００９】
また、本発明の更に他の一観点によれば、半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に、金属層と、前記金属層に電気的に接続された導電性酸化物層と、前記絶縁膜と前記導電性酸化物層との間に配されたバリアメタル層と、を含むパッド電極を形成する工程と、前記半導体基板及び前記絶縁膜を貫通して前記導電性酸化物層に達する開口部を形成する工程と、前記開口部の中に、前記パッド電極に電気的に接続された導電部材を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、半導体基板に設けられた素子に影響を及ぼすことなく、電極部と貫通電極との間の良好なコンタクトを実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態による半導体装置の構造を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図６】本発明の第２実施形態による半導体装置の構造を示す概略断面図である。
【図７】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図８】本発明の第３実施形態による半導体装置の構造を示す概略断面図である。
【図９】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１０】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１１】本発明の第４実施形態による半導体装置の構造を示す概略断面図である。
【図１２】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図である。
【図１３】本発明の第５実施形態による半導体装置の構造を示す概略断面図である。
【図１４】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図である。
【図１５】本発明の第６実施形態による半導体装置の構造を示す概略断面図である。
【図１６】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図である。
【発明を実施するための形態】
【００１２】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について、図１乃至図５を用いて説明する。図１は、本実施形態による半導体装置の構造を示す概略断面図である。図２乃至図５は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００１３】
はじめに、本実施形態による半導体装置の構造について、図１を用いて説明する。
本実施形態による半導体装置は、半導体基板１０を含む。半導体基板１０の一方の表面である第１面１２の側には、半導体素子１６が設けられている。半導体素子１６が設けられた半導体基板１０の第１面１２の上には、層間絶縁膜２０が設けられている。層間絶縁膜２０の中には、半導体素子１６に電気的に接続されたコンタクトプラグ２４が配されている。層間絶縁膜２０の上には、コンタクトプラグ２４を介して半導体素子１６に電気的に接続された配線層３８と、外部装置との電気的な接続を行うための電極部であるパッド電極４２とが設けられている。層間絶縁膜２０の上には、層間絶縁膜４４が設けられている。層間絶縁膜４４の上には、接着層４８を介して支持基板５０が貼り合わされている。
【００１４】
半導体基板１０及び層間絶縁膜２０には、パッド電極４２に達する開口部であるビアホール５４が設けられている。ビアホール５４は、第２面１４の側から半導体基板１０及び層間絶縁膜２０を貫通し、パッド電極４２に達している。半導体基板１０の第２面１４の上には、絶縁膜５２が設けられている。ビアホール５４の側面には、絶縁膜５６が設けられている。絶縁膜５６が設けられたビアホール５４の中には、パッド電極４２に電気的に接続された導電部材が配されている。この導電部材は、半導体基板１０を貫くように配された貫通電極６０である。貫通電極６０は、一端部がパッド電極４２に電気的に接続され、他端部が半導体基板１０の第２面１４上に配された絶縁膜５２の上に延在している。貫通電極６０の当該他端部の上には、はんだボール６４が設けられている。
【００１５】
パッド電極４２は、少なくとも貫通電極６０との接続部に設けられた導電性酸化物層２８と、導電性酸化物層２８に電気的に接続された電極層４０とを含む。本実施形態の半導体装置において、導電性酸化物層２８は、電極層４０と半導体基板１０との間に配されている。導電性酸化物層２８と層間絶縁膜２０，４４との間には、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０，４４の中に拡散するのを防止するための金属拡散防止層としてのバリアメタル層２６，３０が設けられている。バリアメタル層２６は、貫通電極６０との接続部を除く導電性酸化物層２８の下面（半導体基板１０の第１面１２の側の面）を被覆するように配されている。バリアメタル層３０は、導電性酸化物層２８の上面（半導体基板１０の第１面１２の側とは反対の面）及び側面（上面と下面との間の面）を被覆するように配されている。導電性酸化物層２８と電極層４０とは、バリアメタル層３０を介して積層されている。貫通電極６０は、半導体基板１０の第１面１２の側からバリアメタル層２６を貫き、導電性酸化物層２８に接している。なお、本明細書では、バリアメタル層２６，３０をパッド電極４２の一部として説明することもある。
【００１６】
半導体基板１０は、例えばシリコン基板である。半導体素子１６は、半導体装置の所定の機能を実現するための素子であり、ＭＯＳトランジスタやダイオード等を含む。半導体基板１０には、半導体素子１６以外の素子、例えば容量素子や抵抗素子が更に設けられていてもよい。層間絶縁膜２０，４４は、半導体素子１６を含む半導体基板１０の第１面１２の側の全面に設けられ、例えば、酸化シリコン、窒化シリコン等の絶縁性の材料により構成される。
【００１７】
配線層３８は、素子間を接続する配線パターンや素子に電力を供給する配線パターンなどが層間絶縁膜２０，４４の中に配されてなる。図１には１層の配線層３８のみを示しているが、複数の配線層が配されていてもよい。その場合、各配線層の間は、ビアプラグを介して相互に接続される。配線層３８は、例えば、銅やアルミニウム等の金属を主体とする導電性材料により構成することができる。コンタクトプラグ２４は、例えば、タングステン等の金属材料により構成することができる。コンタクトプラグ２４は、その構成金属が半導体基板１０中に拡散しないように、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）等の導電性材料で構成されたバリアメタル層を更に有してもよい。
【００１８】
電極層４０は、配線層３８の一部の配線パターンに電気的に接続された引き出し電極部である。電極層４０は、配線層３８と同様、銅やアルミニウム等の金属を主体とする導電性材料により構成され、銅やアルミニウム等の金属層を含む。電極層４０は、工程削減の観点から、配線層３８のいずれかの層と同層、同一材料で形成するのが好ましい。ただし、電極層４０は、必ずしも配線層３８のいずれかの層と同層である必要はなく、配線層３８とは別の層であってもよい。電極層４０は、上述の金属層のほか、コンタクト層、バリアメタル層、反射防止膜等の他の層を更に有してもよい。
【００１９】
導電性酸化物層２８は、酸素や弗素等を含む雰囲気に暴露されることによる変質や特性変動の少ない導電性酸化物材料からなる。導電性酸化物層２８としては、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＧＺＯ（Indium Gallium Zinc Oxide）等を適用可能である。導電性酸化物層２８は、ＩＴＯ、ＩＺＯ及びＩＧＺＯ等を含む群から選択される少なくとも一の導電性酸化物材料を含んでいればよく、これら導電性酸化物材料の積層膜でもよい。
【００２０】
バリアメタル層２６，３０は、導電性酸化物層２８を構成する金属材料、例えばＩｎ，Ｓｎ，Ｚｎ等の拡散を抑制しうる導電性材料からなる。バリアメタル層２６，３０としては、例えば、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ等の導電性材料が適用可能である。バリアメタル層２６，３０は、Ｔｉ、Ｔａ、ＴｉＮ及びＴａＮ等を含む群から選択される少なくとも一の導電性材料を含んでいればよく、これら導電性材料の積層膜でもよい。
【００２１】
貫通電極６０は、半導体基板１０の第２面１４側から、半導体基板１０の第１面１２側に形成されたパッド電極４２に向かって延在している。貫通電極６０は、半導体基板１０、層間絶縁膜２０及びバリアメタル層２６に設けられたビアホール５４の内部に導電部材が埋め込まれることで構成されている。導電部材としては、銅やアルミニウム等を用いることができ、これら金属材料が半導体基板１０中に拡散しないように、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ等の導電性材料で構成されたバリアメタルを更に設けてもよい。
【００２２】
絶縁膜５２，５６は、半導体基板１０と貫通電極６０との間の絶縁を保持するための絶縁部材である。絶縁膜５２，５６としては、例えば、酸化シリコン、窒化シリコン等の絶縁材料を用いることができる。
【００２３】
なお、本出願の図面は、各部の構造が理解しやすいように描いた概念図であり、各部の大きさの比率は、必ずしも実際の半導体装置のスケールに準じたものではない。例えば、実際の半導体装置では、層間絶縁膜２０の厚さは例えば数ミクロン程度以下であるのに対して、半導体基板１０の厚さは例えば数十ミクロン以上である。
【００２４】
このように、本実施形態による半導体装置では、パッド電極４２が、電極層４０と半導体基板１０との間に配された導電性酸化物層２８を有している。そして、貫通電極６０が、導電性酸化物層２８を介して電極層４０に電気的に接続されている。したがって、貫通電極６０を埋め込むビアホール５４を開口する際に電極層４０がエッチング雰囲気に直に曝されることはなく、電極層４０と貫通電極６０との間のコンタクト特性が劣化するのを防止することができる。
【００２５】
また、本実施形態による半導体装置では、導電性酸化物層２８の周囲にバリアメタル層２６，３０を設け、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０，４４内に拡散するのを抑制している。これは、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０，４４内を拡散し、半導体素子１６に達すると、半導体素子１６の特性に影響することがあるからである。例えば、固体撮像装置においては、金属不純物が光電変換素子に混入することで暗電流が増加し、画像を劣化する虞がある。
【００２６】
したがって、本実施形態による半導体装置の構成によれば、半導体素子１６の特性に影響を及ぼすことなく、電極層４０と貫通電極６０との間のコンタクト特性を改善することができる。
【００２７】
次に、本実施形態による半導体装置の製造方法について、図２乃至図５を用いて説明する。なお、半導体装置の製造には、公知の半導体製造プロセスを用いることができる。また、ここでは説明を省略するが、後述する各工程の間に、必要に応じてその他の工程、例えば熱処理工程や洗浄処理工程等を行ってもよい。
【００２８】
まず、半導体基板１０の一方の表面である第１面１２の側に、製造しようとする半導体装置に応じた所定の半導体素子１６を形成する（図２（ａ））。半導体基板１０には、ＳＴＩ（Shallow Trench Isolation）法等により素子分離部１８を形成してもよい。各半導体素子１６は、素子分離部１８によって隣接する他の素子から電気的に分離することができる。図２（ａ）には、素子分離部１８により画定された活性領域に設けられた半導体素子１６の一例としてＭＯＳトランジスタを示している。
【００２９】
次いで、半導体素子１６が形成された半導体基板１０の上に、層間絶縁膜２０と、層間絶縁膜２０の中に配されたコンタクトプラグ２４を形成する（図２（ｂ））。層間絶縁膜２０としては、酸化シリコン、窒化シリコン、酸窒化シリコン等の絶縁材料を適用することができる。
【００３０】
例えば、まず、半導体素子１６が設けられた半導体基板１０の上に、ＣＶＤ法により酸化シリコン、窒化シリコン、酸窒化シリコン等の絶縁膜を堆積し、層間絶縁膜２０を形成する。次いで、フォトリソグラフィ及びドライエッチングを用いて、層間絶縁膜２０に、半導体素子１６の電極に達するコンタクトホール２２を形成する。次いで、コンタクトホール２２にタングステン等の導電性材料を埋め込むことにより、コンタクトプラグ２４を形成する。
【００３１】
次いで、層間絶縁膜２０の上に、金属材料の拡散を防止する金属拡散防止層としてのバリアメタル層２６を形成する（図２（ｃ））。バリアメタル層２６としては、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ等の導電性材料を適用することができる。
【００３２】
例えば、まず、層間絶縁膜２０の上に、スパッタリング法により、例えば膜厚５０ｎｍのチタン膜を堆積する。次いで、フォトリソグラフィ及び塩素ガスを用いたドライエッチングを用いてチタン膜をパターニングし、バリアメタル層２６を形成する。バリアメタル層２６は、貫通電極６０に接続されるパッド電極４２を配する領域に形成する。
【００３３】
次いで、バリアメタル層２６の上に、導電性酸化物層２８を形成する（図２（ｄ））。導電性酸化物層２８としては、ＩＴＯ、ＩＺＯ、ＩＧＺＯ等を適用可能である。
【００３４】
例えば、まず、バリアメタル層２６が配された層間絶縁膜２０の上に、スパッタリング法により、例えば膜厚２００ｎｍのＩＴＯ膜を堆積する。次いで、フォトリソグラフィ及び蓚酸水溶液を用いたウェットエッチングを用いてＩＴＯ膜をパターニングし、バリアメタル層２６の上にＩＴＯ膜よりなる導電性酸化物層２８を形成する。
【００３５】
なお、ここでは層間絶縁膜２０の上にバリアメタル層２６及び導電性酸化物層２８をそれぞれ堆積してパターニングする例を示したが、バリアメタル層２６及び導電性酸化物層２８をいわゆるダマシン法により形成してもよい。例えば、層間絶縁膜２０の表面部に配線溝を形成し、この配線溝の内部にバリアメタル層２６と導電性酸化物層２８とをこの順番で形成した後、層間絶縁膜２０上のこれら導電膜をＣＭＰ法等により除去するようにしてもよい。
【００３６】
次いで、導電性酸化物層２８の側面及び上面を被覆するように、金属材料の拡散を防止する金属拡散防止層としてのバリアメタル層３０を形成する（図３（ａ））。バリアメタル層３０としては、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ等の導電性材料を適用することができる。これにより、導電性酸化物層２８の周囲は、バリアメタル層２６，３０により囲まれることになる。
【００３７】
例えば、まず、バリアメタル層２６及び導電性酸化物層２８が配された層間絶縁膜２０の上に、スパッタリング法により、例えば膜厚５０ｎｍのチタン膜を堆積する。次いで、フォトリソグラフィ及び塩素ガスを用いたドライエッチングを用いてチタン膜をパターニングし、導電性酸化物層２８の側面及び上面を被覆するバリアメタル層３０を形成する。
【００３８】
次いで、層間絶縁膜２０の上に、コンタクトプラグ２４を介して半導体素子１６に電気的に接続された配線層３８を形成する。また、バリアメタル層３０の上に、バリアメタル層２６，３０及び導電性酸化物層２８とともにパッド電極４２を構成する電極層４０を形成する。こうして、層間絶縁膜２０の上に、配線層３８と、パッド電極４２とを形成する（図３（ｂ））。
【００３９】
例えば、まず、スパッタリング法により、例えば膜厚５００ｎｍのアルミニウムを主体とする導電層を堆積する。次いで、フォトリソグラフィ及びドライエッチングを用いてこの導電層をパターニングし、配線層３８及び電極層４０を形成する。配線層３８と電極層４０とは、一つの導電層をパターニングすることにより形成してもよいし、絶縁膜を介して異なる層に配された導電層をそれぞれパターニングすることにより形成してもよい。配線層３８及び電極層４０は、いわゆるダマシン法により形成してもよい。
【００４０】
スパッタリング法におけるアルミニウムの成膜温度は、例えば２８０℃程度である。この成膜時の温度や更に後工程の熱処理によって、導電性酸化物層２８を構成する金属材料（ＩＴＯの場合、ＩｎやＳｎ）が層間絶縁膜２０の中に拡散する虞がある。しかしながら、本実施形態では、導電性酸化物層２８がバリアメタル層２６，３０により囲まれているため、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０の中に拡散するのを抑制することができる。
【００４１】
次いで、配線層３８及びパッド電極４２が設けられた層間絶縁膜２０の上に、層間絶縁膜４４を形成する（図３（ｃ））。層間絶縁膜４４としては、酸化シリコン、窒化シリコン、酸窒化シリコン等の絶縁材料を適用することができる。
【００４２】
例えば、まず、配線層３８及びパッド電極４２が設けられた層間絶縁膜２０の上に、プラズマＣＶＤ法により、例えば膜厚６００ｎｍの酸化シリコン膜を堆積し、層間絶縁膜４４を形成する。
【００４３】
次いで、必要に応じて、半導体素子１６、パッド電極４２、層間絶縁膜２０，４４等を形成した半導体基板１０の第１面１２の側に、接着層４８を介して支持基板５０を貼り合わせる。支持基板５０は、特に限定されるものではないが、例えば厚さ０．５ｍｍの石英ガラス基板を用いることができる。
【００４４】
次いで、必要に応じて、第１面１２とは反対側の表面である半導体基板１０の第２面１４の側から半導体基板１０のバックグラインド処理を行い、半導体基板１０を薄化する（図４（ａ））。例えば、バックグラインド処理により、半導体基板１０を厚さ０．２ｍｍ程度まで薄化する。半導体基板１０を薄化することで、後工程における貫通電極６０の形成が容易になるので好適である。なお、本明細書では、半導体基板１０の第２面１４をバックグラインド処理することにより現れた新たな表面についても、バックグラインド前と同様、第２面１４と呼ぶものとする。
【００４５】
次いで、半導体基板１０の第２面１４の上に、例えばプラズマＣＶＤ法により窒化シリコン膜等の絶縁膜５２を堆積後、フォトリソグラフィ及びドライエッチングを用いてこの絶縁膜５２をパターニングする。これにより、貫通電極６０の形成予定領域に開口部を有する絶縁膜５２を形成する。絶縁膜５２は、ビアホール５４を形成する際にマスクとして用いる膜であり、少なくともビアホール５４を形成する際のエッチングで消失しない膜厚とする。
【００４６】
次いで、絶縁膜５２をマスクとして、半導体基板１０の第２面１４の側から、半導体基板１０、層間絶縁膜２０及びバリアメタル層２６を順次ドライエッチングし、導電性酸化物層２８に達するビアホール５４を形成する（図４（ｂ））。
【００４７】
ビアホール５４は、例えば、半導体基板１０をエッチングするステップと、層間絶縁膜２０及びバリアメタル層２６をエッチングするステップと、の２段階のエッチングにより形成することができる。
【００４８】
半導体基板１０は、例えば、いわゆるボッシュ法を用いたドライエッチングによりエッチングすることができる。ボッシュ法を用いたドライエッチングによれば、半導体基板１０の表面に垂直な貫通孔を容易に形成することができる。ボッシュ法を用いたドライエッチングは、シリコンのエッチグレートに比べ、酸化シリコンや窒化シリコンのエッチングレートが非常に小さいため、層間絶縁膜２０が露出した時点でエッチングを停止することができる。
【００４９】
ボッシュ法とは、（１）等方的なエッチングステップ、（２）保護膜成膜ステップ、（３）ビア底面の保護膜除去ステップ、の３ステップを１サイクルとして、各ステップを短時間ずつ高速に切り替え、このサイクルを繰り返す手法である。等方的なエッチングステップでは、ＳＦ６等のガスを用い、主にラジカルを反応種としてエッチングを進行する。このステップを長時間行うとサイドエッチングが大きくなってしまうため、短時間（数秒程度）で保護膜成膜ステップに切り替える。保護膜成膜ステップでは、プラズマ中でＣ４Ｆ８等のガスを分解することでＣＦ重合膜を堆積する。このステップも数秒程度の短時間で次のステップに切り替える。ビア底面の保護膜除去ステップでは、ＳＦ６等のガスを用い、半導体基板１０が設置されているステージ側に比較的高いバイアスパワーを印加することで、異方性をもったイオンを半導体基板１０に入射し、底面の保護膜を除去する。このとき、側面部にはイオンがほとんど入射しないため、側面の保護膜は除去されない。次のサイクルの等方的なエッチングステップにおいて、側面部は保護膜によってエッチングから保護され、ビアホール５４の底面のみエッチングが進行する。このサイクルを繰り返すことで、半導体基板１０の深さ方向に少しずつ垂直にエッチングを進めることができる。
【００５０】
層間絶縁膜２０及びバリアメタル層２６は、例えば、ＣＦ４／Ｃ４Ｆ８／Ｏ２／Ａｒ混合ガスをエッチングガスに用いた容量結合型ＲＩＥによりエッチングすることができる。この条件により、層間絶縁膜２０のエッチングに引き続きバリアメタル層２６のエッチングも行うことができる。
【００５１】
このようにして、半導体基板１０、層間絶縁膜２０及びバリアメタル層２６を貫通するビアホール５４を形成し、ビアホール５４の底部にパッド電極４２（導電性酸化物層２８）を露出させる。
【００５２】
ビアホール５４の底部に露出したパッド電極４２が上記プロセスガスに暴露されると、露出した部分のパッド電極４２の構成材料によっては、表面状態が変化して、コンタクト抵抗を増加する原因になる。例えば、ビアホール５４底部にアルミニウム等の金属層を含む電極層４０が露出した場合、その表面に薄い酸化膜や弗化膜が形成され、パッド電極４２と貫通電極６０との間のコンタクト抵抗が増加する。
【００５３】
この点、本実施形態では、電極層４０の下層にバリアメタル層３０を介して導電性酸化物層２８を設けているため、ビアホール５４が電極層４０に達する前に導電性酸化物層２８が露出する。ビアホール５４のエッチングを導電性酸化物層２８で停止することで、ビアホール５４の底部に電極層４０が露出するのを防止することができる。導電性酸化物層２８はアルミニウム等の金属材料に比べて酸化耐性や弗化耐性が高いため、パッド電極４２と貫通電極６０との間に酸化膜や弗化膜が形成されてコンタクト抵抗が増加するのを抑制することができる。
【００５４】
このような観点から、層間絶縁膜２０及びバリアメタル層２６のエッチング時間は、ビアホール５４のエッチングが導電性酸化物層２８の途中で停止するように、導電性酸化物層２８を構成する材料に対するエッチング選択比を考慮して適宜決定する。
【００５５】
例えば、層間絶縁膜２０とバリアメタル層２６との合計の膜厚が１．２μｍであり、これらのエッチングレートが４００ｎｍ／ｍｉｎであるものとする。また、導電性酸化物層２８の膜厚が１００ｎｍであり、エッチングレートが８０ｎｍ／ｍｉｎ（つまり選択比が５）であるものとする。この場合、層間絶縁膜２０及びバリアメタル層２６はちょうど３分で消失し、その後の１分１５秒で導電性酸化物層２８が消失することになる。つまり、合計のエッチング時間を４分１５秒よりも短くすることで、ビアホール５４が電極層４０に達するのを防止できる。
【００５６】
層間絶縁膜２０及びバリアメタル層２６に膜厚分布やエッチングレート分布があることを想定してオーバーエッチングを行う場合には、オーバーエッチング量を考慮して導電性酸化物層２８の膜厚を設定することが望ましい。例えば、上述の例において５０％のオーバーエッチングを行う場合、層間絶縁膜２０及びバリアメタル層２６のエッチング時間を１分３０秒長くして４分３０秒のエッチングを行うことになる。そこで、導電性酸化物層２８がこの１分３０秒のオーバーエッチングによって消失しないように、オーバーエッチングによって消失するであろう膜厚（１２０ｎｍ）よりも厚め、例えば１５０ｎｍの導電性酸化物層２８を形成しておく。
【００５７】
次いで、ビアホール５４の側面及び底面（導電性酸化物層２８の露出面）を含む半導体基板１０の第２面１４の側に、絶縁膜５６を形成する（図４（ｃ））。絶縁膜５６には、酸化シリコンや窒化シリコン等の絶縁性の材料を適用することができる。
【００５８】
次いで、ドライエッチングを用いて絶縁膜５６をエッチバックし、ビアホール５４の側面に絶縁膜５６を残しつつ、ビアホール５４の底面の絶縁膜５６を除去する（図５（ａ））。この際、半導体基板１０の第２面１４の上の絶縁膜５６は、必ずしも完全に除去されなくてもよい。これにより、ビアホール５４の底面にはパッド電極４２（導電性酸化物層２８）が露出する。
【００５９】
次いで、ビアホール５４内に銅やアルミニウム等の金属材料を埋め込み、パッド電極４２に接続された貫通電極６０を形成する（図５（ｂ））。例えば、スパッタリング法等により銅よりなるメタルシード層（不図示）を形成後、貫通電極６０の形成予定領域を露出するフォトレジスト膜（図示せず）をマスクとして電解メッキ法により銅を成膜する。レジスト膜を除去した後、不要な部分のメタルシード層を除去することで、銅よりなる貫通電極６０を形成する。
【００６０】
なお、図５（ｂ）には、ビアホール５４を導電部材で完全に埋め込んだ状態を示しているが、ビアホール５４の側面及び底面に沿ってコンフォーマルに導電部材を形成してもよい。また、ビアホール５４内に埋め込まれた金属材料が半導体基板１０中に拡散しないように、絶縁膜５６と貫通電極６０との間に、チタン、タンタル、窒化チタン、窒化タンタル等の導電性材料で構成されたバリアメタル層を設けてもよい。
【００６１】
次いで、半導体基板１０の第２面１４の側にソルダーレジスト６２を塗布し、パターニングにより貫通電極６０を露出する開口部を形成後、露出した貫通電極６０上にはんだボール６４を設置する（図５（ｃ））。この後、ダイシング等の工程を経て、本実施形態による半導体装置が完成する。
【００６２】
このように、本実施形態によれば、半導体基板１０の第１面１２の側に配されるパッド電極４２と貫通電極６０との間のコンタクト抵抗の増加を抑制することができる。また、導電性酸化物層２８からの金属の拡散を抑制し、半導体素子１６の特性劣化を抑制することができる。
【００６３】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について、図６及び図７を用いて説明する。第１実施形態による半導体装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００６４】
図６は、本実施形態による半導体装置の構造を示す概略断面図である。図７は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００６５】
本実施形態による半導体装置は、図６に示すように、導電性酸化物層２８と電極層４０との間にバリアメタル層３０が配されておらず、導電性酸化物層２８の上面と電極層４０の下面とが直に接している点で、第１実施形態による半導体装置とは異なっている。
【００６６】
導電性酸化物層２８を構成する金属材料の拡散は、バリアメタル層２６，３０のみならず、電極層４０によって抑制することも可能である。したがって、本実施形態による半導体装置のように、導電性酸化物層２８を、バリアメタル層２６，３０及び電極層４０によって囲むことによっても、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０，４４の中に拡散するのを抑制することができる。
【００６７】
次に、本実施形態による半導体装置の製造方法について、図７を用いて説明する。
まず、図２（ａ）乃至図２（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、半導体基板１０の第１面１２の側に、半導体素子１６、層間絶縁膜２０、バリアメタル層２６、導電性酸化物層２８等を形成する。
【００６８】
次いで、導電性酸化物層２８の側面に、金属材料の拡散を防止する金属拡散防止層としてのバリアメタル層３０を形成する（図７（ａ））。
【００６９】
例えば、まず、バリアメタル層２６及び導電性酸化物層２８が配された層間絶縁膜２０の上に、スパッタリング法により、例えば膜厚５０ｎｍのチタン膜を堆積する。次いで、塩素ガスを用いたドライエッチングを用いてチタン膜をエッチバックし、導電性酸化物層２８の側面にチタン膜よりなるバリアメタル層３０を選択的に残存させる。このようにすることで、バリアメタル層３０をパターニングするためのフォトリソグラフィ工程が不要となり、製造コストを低廉化することができる。
【００７０】
次いで、図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜２０の上に、コンタクトプラグ２４を介して半導体素子１６に電気的に接続された配線層３８を形成する。また、導電性酸化物層２８の上に、その上面の全体を被覆するように電極層４０を形成する（図７（ｂ））。これにより、導電性酸化物層２８の周囲は、バリアメタル層２６，３０及び電極層４０により囲まれることになる。
【００７１】
この後、図３（ｃ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、貫通電極６０等を形成し、本実施形態による半導体装置を完成する（図７（ｃ））。
【００７２】
このように、本実施形態によれば、半導体基板１０の第１面１２の側に配されるパッド電極４２と貫通電極６０との間のコンタクト抵抗の増加を抑制することができる。また、導電性酸化物層２８からの金属の拡散を抑制し、半導体素子１６の特性劣化を抑制することができる。
【００７３】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について、図８乃至図１０を用いて説明する。第１及び第２実施形態による半導体装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００７４】
図８は、本実施形態による半導体装置の構造を示す概略断面図である。図９及び図１０は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００７５】
本実施形態による半導体装置は、図８に示すように、導電性酸化物層２８と電極層４０との間にバリアメタル層３０が配されておらず、導電性酸化物層２８の側面及び上面が電極層４０により被覆されている点で、第１実施形態による半導体装置とは異なっている。
【００７６】
本実施形態による半導体装置においても、導電性酸化物層２８はバリアメタル層２６及び電極層４０により囲まれているため、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０，４４の中に拡散するのを抑制することができる。電極層４０の上面及び側面を被覆するバリアメタル層（図示せず）を更に設け、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０，４４の中に拡散するのを更に抑制するようにしてもよい。
【００７７】
また、第１及び第２実施形態では、ビアホール５４の側面の全体に絶縁膜５６を設けているため、ビアホール５４の底部において導電性酸化物層２８と絶縁膜５６とが接する領域が僅かながら存在する。このため、導電性酸化物層２８を構成する金属材料が、絶縁膜５６を介して層間絶縁膜２０の中に拡散する可能性がある。しかしながら、本実施形態では、ビアホール５４の側面に設けられた絶縁膜５６は導電性酸化物層２８から離間して配されているため、導電性酸化物層２８を構成する金属材料が絶縁膜５６を介して層間絶縁膜２０，４４の中に拡散するのを抑制することができる。
【００７８】
次に、本実施形態による半導体装置の製造方法について、図９及び図１０を用いて説明する。
まず、図２（ａ）乃至図２（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、半導体基板１０の第１面１２の側に、半導体素子１６、層間絶縁膜２０、バリアメタル層２６、導電性酸化物層２８等を形成する。
【００７９】
次いで、層間絶縁膜２０の上に、コンタクトプラグ２４を介して半導体素子１６に電気的に接続された配線層３８を形成する。また、導電性酸化物層２８が配されたバリアメタル層２６の上に、導電性酸化物層２８の側面及び上面を被覆するように電極層４０を形成する（図９（ａ））。これにより、導電性酸化物層２８の周囲は、バリアメタル層２６及び電極層４０により囲まれることになる。このようにすることで、バリアメタル層３０を形成する工程が不要となり、製造コストを低廉化することができる。
【００８０】
次いで、図３（ｃ）乃至図４（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜４４を形成した後、半導体基板１０の第１面１２の側に支持基板５０を貼り合わせ、第２面１４の側からバックグラインド処理を行う。
【００８１】
次いで、半導体基板１０の第２面１４の上に、例えばプラズマＣＶＤ法により窒化シリコン膜等の絶縁膜５２を堆積後、フォトリソグラフィ及びドライエッチングを用いてこの絶縁膜５２をパターニングする。これにより、貫通電極６０の形成予定領域に開口部を有する絶縁膜５２を形成する。
【００８２】
次いで、絶縁膜５２をマスクとして、半導体基板１０の第２面１４の側から、半導体基板１０をドライエッチングし、層間絶縁膜２０の途中まで到達するようにビアホール５４を形成する（図９（ｂ））。
【００８３】
半導体基板１０は、第１実施形態の場合と同様、ボッシュ法を用いたドライエッチングによりエッチングすることができる。ボッシュ法を用いたドライエッチングによれば、半導体基板１０の表面に垂直な貫通孔を容易に形成することができる。ボッシュ法を用いたドライエッチングでは、シリコンのエッチングレートに対して酸化シリコンや窒化シリコンのエッチングレートが非常に小さいため、層間絶縁膜２０の途中でエッチングが停止する。このときの状態が、図９（ｂ）に示されている。
【００８４】
次いで、ビアホール５４の側面及び底面を含む半導体基板１０の第２面１４の側に、絶縁膜５６を形成する（図９（ｃ））。
【００８５】
次いで、ドライエッチングを用いて、絶縁膜５６をエッチバックし、ビアホール５４の側面に絶縁膜５６を残しつつ、ビアホール５４の底面の絶縁膜５６を除去する。
【００８６】
次いで、絶縁膜５２，５６をマスクとして層間絶縁膜２０及びバリアメタル層２６をドライエッチングすることで、ビアホール５４を導電性酸化物層２８まで更に掘り進め、導電性酸化物層２８に達するビアホール５４を形成する（図１０（ａ））。層間絶縁膜２０及びバリアメタル層２６のエッチング時間は、第１実施形態の場合と同様、ビアホール５４のエッチングが導電性酸化物層２８の途中で停止するように、導電性酸化物層２８を構成する材料に対するエッチング選択比を考慮して適宜決定する。
【００８７】
次いで、ビアホール５４の絶縁膜５６が配された側面及び底面を含む半導体基板１０の第２面１４の側に、バリアメタル層５８を形成する（図１０（ｂ））。バリアメタル層５８は、バリアメタル層２６，３０と同様、スパッタリング法により、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ等の導電性材料を堆積することにより形成することができる。
【００８８】
次いで、バリアメタル層５８が配されたビアホール５４内に銅やアルミニウム等の金属材料を埋め込み、バリアメタル層５８を介してパッド電極４２に電気的に接続された貫通電極６０を形成する。例えば、スパッタリング法等により銅よりなるメタルシード層（不図示）を形成後、貫通電極６０の形成予定領域を露出するフォトレジスト膜（図示せず）をマスクとして電解メッキ法により銅を成膜する。レジスト膜を除去した後、不要な部分のメタルシード層及びバリアメタル層５８を除去することで、貫通電極６０を形成する。
【００８９】
次いで、半導体基板１０の第２面１４の側にソルダーレジスト６２を塗布し、パターニングにより貫通電極６０を露出する開口部を形成後、露出した貫通電極６０上にはんだボール６４を設置する（図１０（ｃ））。この後、ダイシング等の工程を経て、本実施形態による半導体装置が完成する。
【００９０】
このように、本実施形態によれば、半導体基板１０の第１面１２の側に配されるパッド電極４２と貫通電極６０との間のコンタクト抵抗の増加を抑制することができる。また、導電性酸化物層２８からの金属の拡散を抑制し、半導体素子１６の特性劣化を抑制することができる。
【００９１】
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について、図１１及び図１２を用いて説明する。第１乃至第３実施形態による半導体装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００９２】
図１１は、本実施形態による半導体装置の構造を示す概略断面図である。図１２は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９３】
第１実施形態では、導電性酸化物層２８の上にバリアメタル層３０を介して電極層４０を積層した。また、第２及び第３実施形態では、導電性酸化物層２８の上に直に電極層４０を積層した。しかしながら、導電性酸化物層２８と電極層４０とは必ずしも積層する必要はなく、他の導電部材を介して電気的に接続するようにしてもよい。
【００９４】
本実施形態による半導体装置では、図１１に示すように、導電性酸化物層２８と電極層４０とを、ビアプラグ３６を介して電気的に接続している。このようにすることで、導電性酸化物層２８を電極層４０よりも下の任意のレイヤに配置することができ、ビアホール５４を浅くすることも可能になる。
【００９５】
なお、図１１では、ビアプラグ３６を導電性酸化物層２８にコンタクトしているが、ビアプラグ３６をバリアメタル層３０の上面にコンタクトするようにしてもよい。また、ビアプラグ３６の少なくとも底部にバリアメタル層（図示せず）を設けるようにしてもよい。いずれの場合も、導電性酸化物層２８の上面の全体をバリアメタル層で覆うことができ、導電性酸化物層２８を構成する金属材料の拡散を防止する効果を更に高めることができる。
【００９６】
次に、本実施形態による半導体装置の製造方法について、図１２を用いて説明する。
まず、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、半導体基板１０の第１面１２の側に、半導体素子１６、層間絶縁膜２０、バリアメタル層２６、導電性酸化物層２８、バリアメタル層３０等を形成する。
【００９７】
次いで、バリアメタル層２６、導電性酸化物層２８及びバリアメタル層３０が配された層間絶縁膜２０の上に、層間絶縁膜３２を形成する。層間絶縁膜３２としては、酸化シリコン、窒化シリコン、酸窒化シリコン等の絶縁材料を適用することができる。
【００９８】
次いで、フォトリソグラフィ及びドライエッチングを用いて、層間絶縁膜３２，２０に、半導体素子１６の電極に達するコンタクトホール２２を形成する。また、層間絶縁膜３２及びバリアメタル層３０に、導電性酸化物層２８に達するビアホール３４を形成する。
【００９９】
次いで、コンタクトホール２２にタングステン等の導電性材料を埋め込むことにより、コンタクトプラグ２４を形成する。また、ビアホール３４にタングステン等の導電性材料を埋め込むことにより、ビアプラグ３６を形成する（図１２（ａ））。
【０１００】
なお、コンタクトプラグ２４とビアプラグ３６とは、同時に形成してもよいし、別々に形成してもよい。また、コンタクトプラグ２４は、必ずしも直に半導体素子１６に接続されている必要はなく、複数のコンタクトプラグや配線層を介して半導体素子１６に電気的に接続するように構成されていてもよい。同様に、ビアプラグ３６は、必ずしも直に導電性酸化物層２８に接続されている必要はなく、複数のビアプラグや配線層を介して導電性酸化物層２８に電気的に接続するように構成されていてもよい。
【０１０１】
次いで、層間絶縁膜３２の上に、コンタクトプラグ２４を介して半導体素子１６に電気的に接続された配線層３８と、ビアプラグ３６を介して導電性酸化物層２８に電気的に接続された電極層４０とを形成する（図１２（ｂ））。
【０１０２】
この後、図３（ｃ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、貫通電極６０等を形成し、本実施形態による半導体装置を完成する（図１２（ｃ））。
【０１０３】
このように、本実施形態によれば、半導体基板１０の第１面１２の側に配されるパッド電極４２と貫通電極６０との間のコンタクト抵抗の増加を抑制することができる。また、導電性酸化物層２８からの金属の拡散を抑制し、半導体素子１６の特性劣化を抑制することができる。
【０１０４】
［第５実施形態］
本発明の第５実施形態による半導体装置及びその製造方法について、図１３及び図１４を用いて説明する。第１乃至第４実施形態による半導体装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【０１０５】
図１３は、本実施形態による半導体装置の構造を示す概略断面図である。図１４は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１０６】
第１乃至第４実施形態では、電極層４０と半導体基板１０の第１面１２との間に導電性酸化物層２８を配し、導電性酸化物層２８を介して電極層４０と貫通電極６０とを電気的に接続した。しかしながら、導電性酸化物層２８は、必ずしも電極層４０と半導体基板１０の第１面１２との間に配する必要はない。
【０１０７】
本実施形態による半導体装置では、図１３に示すように、電極層４０は導電性酸化物層２８と半導体基板１０の第１面１２との間に配されており、電極層４０の上面と導電性酸化物層２８の下面とが接している。そして、ビアホール５４は、半導体基板１０の第２面１４の側から、半導体基板１０、層間絶縁膜２０及び電極層４０を貫通して、導電性酸化物層２８に達している。導電性酸化物層２８の上面及び側面は、バリアメタル層３０により被覆されている。
【０１０８】
本実施形態による半導体装置においても、導電性酸化物層２８はバリアメタル層３０及び電極層４０により囲まれているため、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０，４４の中に拡散するのを抑制することができる。
【０１０９】
なお、図１３の例では、電極層４０の上に導電性酸化物層２８を直に配しているが、必ずしも電極層４０と導電性酸化物層２８とが直に接している必要はない。例えば、電極層４０と導電性酸化物層２８との間にバリアメタル層を配してもよい。また、導電性酸化物層２８の下面をバリアメタル層で被覆し、導電性酸化物層２８と電極層４０とをビアプラグを介して電気的に接続するようにしてもよい。
【０１１０】
次に、本実施形態による半導体装置の製造方法について、図１４を用いて説明する。
まず、図２（ａ）及び図２（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、半導体基板１０の第１面１２の側に、半導体素子１６、層間絶縁膜２０等を形成する。
【０１１１】
次いで、層間絶縁膜２０の上に、コンタクトプラグ２４を介して半導体素子１６に電気的に接続された配線層３８を形成する。また、層間絶縁膜２０の上の、貫通電極６０と接続するパッド電極４２を配する領域に、電極層４０を形成する。
【０１１２】
次いで、酸化物導電性材料を堆積してパターニングし、電極層４０の上に、導電性酸化物層２８を形成する。
【０１１３】
次いで、バリアメタル材料を堆積してパターニングし、少なくとも導電性酸化物層２８の上面及び側面を覆うバリアメタル層３０を形成する。これにより、導電性酸化物層２８、バリアメタル層３０及び電極層４０を含むパッド電極４２を形成する（図１４（ａ））。
【０１１４】
次いで、図３（ｃ）乃至図４（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜４４を形成した後、半導体基板１０の第１面１２の側に支持基板５０を貼り合わせ、第２面１４の側からバックグラインド処理を行う。
【０１１５】
次いで、半導体基板１０の第２面１４の上に、例えばプラズマＣＶＤ法により窒化シリコン膜等の絶縁膜５２を堆積後、フォトリソグラフィ及びドライエッチングを用いてこの絶縁膜５２をパターニングする。これにより、貫通電極６０の形成予定領域に開口部を有する絶縁膜５２を形成する。
【０１１６】
次いで、絶縁膜５２をマスクとして、半導体基板１０の第２面１４の側から、半導体基板１０、層間絶縁膜２０及び電極層４０をドライエッチングし、導電性酸化物層２８に達するビアホール５４を形成する（図１４（ｂ））。
【０１１７】
このとき、ビアホール５４内に露出する電極層４０の側面がエッチング雰囲気に曝され、酸化膜や弗化膜が形成される可能性がある。しかしながら、貫通電極６０のパッド電極４２へのコンタクト部はビアホール５４の底部に露出する導電性酸化物層２８であり、これら酸化膜や弗化膜がパッド電極４２と貫通電極６０との間のコンタクト特性に影響することはない。
【０１１８】
この後、図４（ｃ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、貫通電極６０等を形成し、本実施形態による半導体装置を完成する（図１４（ｃ））。
【０１１９】
このように、本実施形態によれば、半導体基板１０の第１面１２の側に配されるパッド電極４２と貫通電極６０との間のコンタクト抵抗の増加を抑制することができる。また、導電性酸化物層２８からの金属の拡散を抑制し、半導体素子１６の特性劣化を抑制することができる。
【０１２０】
［第６実施形態］
本発明の第６実施形態による半導体装置及びその製造方法について、図１５及び図１６を用いて説明する。第１乃至第５実施形態による半導体装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【０１２１】
図１５は、本実施形態による半導体装置の構造を示す概略断面図である。図１６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１２２】
第１乃至第５実施形態では、導電性酸化物層２８をバリアメタル層２６，３０，５８や電極層４０によって被覆することにより、導電性酸化物層２８を構成する金属材料が層間絶縁膜２０，４４等の中に拡散するのを防止した。しかしながら、バリアメタル層は、必ずしも導電性酸化物層２８を被覆している必要はなく、金属材料の影響が懸念される半導体素子１６と導電性酸化物層２８との間に配置するようにしてもよい。
【０１２３】
本実施形態による半導体装置では、図１５に示すように、半導体素子１６が設けられた領域とパッド電極４２が設けられた領域との間の層間絶縁膜２０，４４に、これら領域を分離するようにバリアメタル材料よりなる障壁部４６を設けている。半導体素子１６と導電性酸化物層２８との間に障壁部４６を設けることにより、導電性酸化物層２８を構成する金属材料が半導体素子１６まで拡散して素子特性に影響を与えるのを抑制することができる。
【０１２４】
障壁部４６を設けることで、パッド電極４２は、導電性酸化物層２８と電極層４０との単純な積層構造で構成することが可能であり、製造工程を簡略化することができる。
【０１２５】
次に、本実施形態による半導体装置の製造方法について、図１６を用いて説明する。
まず、図２（ａ）乃至図２（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、半導体基板１０の第１面１２の側に、半導体素子１６、層間絶縁膜２０等を形成する。
【０１２６】
次いで、層間絶縁膜２０の上に、第１実施形態と同様にして、導電性酸化物層２８を形成する。
【０１２７】
次いで、第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜２０の上に、コンタクトプラグ２４を介して半導体素子１６に電気的に接続された配線層３８を形成する。また、導電性酸化物層２８の上に電極層４０を形成し、導電性酸化物層２８と電極層４０との積層構造よりなるパッド電極４２を形成する（図１６（ａ））。
【０１２８】
次いで、配線層３８、導電性酸化物層２８及び電極層４０が配された層間絶縁膜２０の上に、第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜４４を形成する。
【０１２９】
次いで、フォトリソグラフィ及びドライエッチングにより、半導体素子１６が設けられた領域とパッド電極４２が設けられた領域との間の層間絶縁膜２０，４４に、これら領域を分離するように開口部を形成する。
【０１３０】
次いで、開口部の中に、チタン、タンタル、窒化チタン、窒化タンタル等のバリアメタル材料を埋め込み、障壁部４６を形成する。例えば、層間絶縁膜４４の上及び開口部内に、スパッタリング法によりチタン膜を堆積した後、層間絶縁膜４４の上のチタン膜をＣＭＰ法やエッチバック法等により除去することで、開口部内に埋め込まれた障壁部４６を形成する（図１６（ｂ））。
【０１３１】
この後、図４（ａ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、貫通電極６０等を形成し、本実施形態による半導体装置を完成する（図１６（ｃ））。
【０１３２】
このように、本実施形態によれば、半導体基板１０の第１面１２の側に配されるパッド電極４２と貫通電極６０との間のコンタクト抵抗の増加を抑制することができる。また、導電性酸化物層２８からの金属の拡散を抑制し、半導体素子１６の特性劣化を抑制することができる。
【０１３３】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【０１３４】
例えば、第１実施形態に示した貫通電極６０の構造及びその製造方法を第３実施形態に適用してもよいし、第３実施形態に示した貫通電極６０の構造及びその製造方法を第１、第２、第４乃至第６実施形態に適用してもよい。また、第６実施形態に示した障壁部４６を、第１乃至第５実施形態による半導体装置に更に適用してもよい。
【０１３５】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、本明細書中の各用語は、本発明を説明する目的で用いられたものに過ぎず、その均等物をも含み得、本発明は、その用語の厳密な意味に限定されるものでない。
【符号の説明】
【０１３６】
１０…半導体基板
１２…第１面
１４…第２面
１６…半導体素子
２０，３２，４４…層間絶縁膜
２６，３０，５８…バリアメタル層
２８…導電性酸化物層
３８…配線層
４０…電極層
４２…パッド電極
４６…障壁部
５４…ビアホール
６０…貫通電極
【図１】
2019021745.tif 000003
【図２】
2019021745.tif 000004
【図３】
2019021745.tif 000005
【図４】
2019021745.tif 000006
【図５】
2019021745.tif 000007
【図６】
2019021745.tif 000008
【図７】
2019021745.tif 000009
【図８】
2019021745.tif 000010
【図９】
2019021745.tif 000011
【図１０】
2019021745.tif 000012
【図１１】
2019021745.tif 000013
【図１２】
2019021745.tif 000014
【図１３】
2019021745.tif 000015
【図１４】
2019021745.tif 000016
【図１５】
2019021745.tif 000017
【図１６】
2019021745.tif 000018