(57)【要約】【課題】電流不連続モードにおいてもデッドタイムを適切に設定することにより変換効率の低下を抑制すること。【解決手段】スイッチング電源装置１は、絶縁トランスＴｒと、入力された直流電力を交流電力に変換して一次側コイルＬ１１に出力するフルブリッジ回路１０と、二次側コイルＬ２１、Ｌ２２から入力される交流電力を直流電力に変換して出力する出力回路２０と、出力回路２０が出力する電圧に基づいて位相シフト方式によりフルブリッジ回路１０を制御する制御回路３０と、を備え、制御回路３０は、出力回路２０が出力する電圧及び電流の少なくとも一方から求まる位相シフト量ＴＯＮの計測値が、電流連続モードを仮定した場合の位相シフト量ＴＯＮの理論値よりも小さい場合に、計測値と理論値との差に応じてフルブリッジ回路１０のデッドタイムＴｄＡＢを長くする。【選択図】図１
2019115207.tif 000002
【特許請求の範囲】
【請求項１】
一次側コイル及び二次側コイルを含む絶縁トランスと、
入力された直流電力を交流電力に変換して前記一次側コイルに出力するフルブリッジ回路と、
前記二次側コイルから入力される交流電力を直流電力に変換して出力する出力回路と、
前記出力回路が出力する電圧に基づいて位相シフト方式により前記フルブリッジ回路を制御する制御回路と、を備え、
前記制御回路は、前記出力回路が出力する電圧及び電流の少なくとも一方から求まる位相シフト量の計測値が、電流連続モードを仮定した場合の位相シフト量の理論値よりも小さい場合に、前記計測値と前記理論値との差に応じて前記フルブリッジ回路のデッドタイムを長くする、スイッチング電源装置。
【請求項２】
前記制御回路は、前記フルブリッジ回路に入力される入力電圧と前記出力回路が出力する出力電圧とに基づいて、位相シフト量の前記理論値を算出する、請求項１に記載のスイッチング電源装置。
【請求項３】
前記制御回路は、前記入力電圧及び前記出力電圧に加え、前記フルブリッジ回路を制御する発振周期に基づいて、位相シフト量の前記理論値を算出する、請求項２に記載のスイッチング電源装置。
【請求項４】
位相シフト量の前記理論値は、前記出力電圧をＶＯＵＴ、前記入力電圧をＶＩＮ、前記発振周期をＴ、前記一次側コイルの巻き数をＮＰ、前記二次側コイルの巻き数をＮＳとした場合に、Ｋ１、Ｋ２を所定のパラメータとして次式により算出される、請求項３に記載のスイッチング電源装置。
【数１】
2019115207.tif 000007
【請求項５】
前記制御回路は、前記フルブリッジ回路に入力される入力電流、前記出力回路が出力する出力電流、前記出力電圧、及び変換効率から前記入力電圧を算出する、請求項２乃至４のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
入力された電圧を所望の電圧に変換して出力する電力変換装置の１つとして、フルブリッジ回路を用いたスイッチング電源装置が広く利用されている。例えば、特許文献１及び２には、入力された直流電圧をフルブリッジ回路で交流電圧に変換すると共に、絶縁トランスを介して出力回路に供給し、出力回路において再び直流電圧に変換して出力するＤＣ−ＤＣコンバータとしてのスイッチング電源装置が開示されている。
【０００３】
特許文献１及び２の上記の従来技術は、フルブリッジ回路が含む複数のスイッチング素子を所謂位相シフト方式により制御することにより、当該スイッチング素子におけるスイッチング損失を低減している。より具体的には、位相シフト方式のスイッチング電源装置は、フルブリッジ回路と絶縁トランスとの間に共振用コイルが設けられ、フルブリッジ回路が含むスイッチング素子の容量成分と、共振用コイルのインダクタンス成分とにより共振回路が形成されている。そして、位相シフト方式のスイッチング電源装置は、フルブリッジ回路において直列に接続された２つのスイッチング素子が同時にＯＮしないように設けられるデッドタイムの期間で、上記の共振回路における共振動作が完了するように設定されている。これにより位相シフト方式では、スイッチング素子の両端の電圧を０ボルトにしてからＯＮに切り替える所謂ＺＶＳ（Zero Voltage Switching）が行われる。
【０００４】
ここで、特許文献１の従来技術では、上記の共振回路における共振周期が標準的な周期よりも短くなった場合にデッドタイムを短くすることで電力変換効率の向上を図っている。また、特許文献２の従来技術では、共振回路の特性及び出力電流等により共振完了時間を算出し、デッドタイムを共振完了時間以上にすることにより、出力電流の低下に伴うスイッチング損失の低減を図っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５８６６６１４号
【特許文献２】特許第３７０６８５２号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、位相シフト方式のスイッチング電源装置では、出力電流が低下した場合において、条件によっては二次側スイッチング電流が断続的な波形となる電流不連続モード（ＤＣＭ：Discontinuous Current Mode）となる場合がある。この場合、共振用コイルにおけるエネルギーが消失することに伴い、共振動作の完了に必要なデッドタイムが急激に増加してしまう。しかしながら、上記の従来技術のように、共振回路の特性及び出力電流等により算出された共振完了時間では、電流不連続モードにおけるデッドタイムの急激な増加に対応できなくなってしまう。すなわち、上記の従来技術では、たとえ出力電流の低下に応じてデッドタイムを連続的に長くしたとしてもＺＶＳが成立するデッドタイムとしては不十分であり、これにより電流不連続モードにおいてはスイッチング電源装置の変換効率が低下する虞が生じる。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、その目的とするところは、電流不連続モードにおいてもデッドタイムを適切に設定することにより変換効率の低下を抑制するスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
＜本発明の第１の態様＞
本発明の第１の態様は、一次側コイル及び二次側コイルを含む絶縁トランスと、入力された直流電力を交流電力に変換して前記一次側コイルに出力するフルブリッジ回路と、前記二次側コイルから入力される交流電力を直流電力に変換して出力する出力回路と、前記出力回路が出力する電圧に基づいて位相シフト方式により前記フルブリッジ回路を制御する制御回路と、を備え、前記制御回路は、前記出力回路が出力する電圧及び電流の少なくとも一方から求まる位相シフト量の計測値が、電流連続モードを仮定した場合の位相シフト量の理論値よりも小さい場合に、前記計測値と前記理論値との差に応じて前記フルブリッジ回路のデッドタイムを長くする、スイッチング電源装置である。
【０００９】
スイッチング電源装置は、位相シフト方式で制御されるフルブリッジ回路を含み、制御回路が位相シフト量を制御することにより所望の出力電圧を出力する。このとき、制御回路は、フルブリッジ回路を制御するスイッチング制御のサイクルにおいて、出力回路から位相シフト量の計測値を求める。また、制御回路は、スイッチング電源装置が電流連続モードで動作していると仮定した場合の位相シフト量の理論値を算出し、位相シフト量の計測値と理論値とを比較する。そして、制御回路は、位相シフト量の理論値が計測値よりも低下している場合には、スイッチング電源装置が電流不連続モードで動作していると判定し、理論値が計測値との差に応じてフルブリッジ回路のデッドタイムを長くする制御を行う。
【００１０】
これにより本発明の第１の態様によれば、スイッチング電源装置の電流モードを判定できると共に、電流不連続モードにおいてＺＶＳの成立に必要なデッドタイムの急増に対応することができる。従って、本発明の第１の態様によれば、電流不連続モードにおいてもデッドタイムを適切に設定することにより変換効率の低下を抑制することができるスイッチング電源装置を提供することができるという作用効果が得られる。
【００１１】
＜本発明の第２の態様＞
本発明の第２の態様は、上記した本発明の第１の態様において、前記制御回路は、前記フルブリッジ回路に入力される入力電圧と前記出力回路が出力する出力電圧とに基づいて、位相シフト量の前記理論値を算出する、スイッチング電源装置である。
【００１２】
スイッチング電源装置は、入力電圧及び出力電圧を含む計算式により位相シフト量の理論値をモデル化し、当該計算式により算出された理論値により電流モード判定、及びデッドタイム設定を行う。これにより本発明の第２の態様によれば、電流モードの切り替わりに係る各種条件の組み合わせに対して電流モード判定が容易となり、従ってデッドタイムをより適切に設定することができるスイッチング電源装置を提供することができるという作用効果が得られる。
【００１３】
＜本発明の第３の態様＞
本発明の第３の態様は、上記した本発明の第２の態様において、前記制御回路は、前記入力電圧及び前記出力電圧に加え、前記フルブリッジ回路を制御する発振周期に基づいて、位相シフト量の前記理論値を算出する、スイッチング電源装置である。
【００１４】
スイッチング電源装置は、フルブリッジ回路に対するスイッチング制御において、例えば変換効率の改善やスイッチングノイズの抑制の為に、出力電流に応じて発振周期を変化させる場合がある。このとき、電流モード判定、及びデッドタイム設定を行うために算出する位相シフト量の理論値が、入力電圧及び出力電圧に加え、発振周期を含む計算式によりモデル化されていることにより、発振周期の変化に対応した位相シフト量として算出される。これにより本発明の第３の態様によれば、発振周期が変化する場合であっても、その変化に対応した位相シフト量の理論値により、最適なデッドタイムを設定することができるスイッチング電源装置を提供することができるという作用効果が得られる。
【００１５】
＜本発明の第４の態様＞
本発明の第４の態様は、上記した本発明の第３の態様において、位相シフト量の前記理論値は、前記出力電圧をＶＯＵＴ、前記入力電圧をＶＩＮ、前記発振周期をＴ、前記一次側コイルの巻き数をＮＰ、前記二次側コイルの巻き数をＮＳとした場合に、Ｋ１、Ｋ２を所定のパラメータとして次式により算出される、スイッチング電源装置である。
【数１】
2019115207.tif 000003
【００１６】
これにより本発明の第４の態様によれば、スイッチング電源装置の特性による各種パラメータを用いた上記の計算式により位相シフト量の理論値を算出することにより、電流モード判定、及びデッドタイム設定をより精確且つ容易に算出することができるスイッチング電源装置を提供することができるという作用効果が得られる。
【００１７】
＜本発明の第５の態様＞
本発明の第５の態様は、上記した本発明の第２乃至４のいずれかの態様において、前記制御回路は、前記フルブリッジ回路に入力される入力電流、前記出力回路が出力する出力電流、前記出力電圧、及び変換効率から前記入力電圧を算出する、スイッチング電源装置である。
【００１８】
スイッチング電源装置の二次側に配置される制御回路が、二次側に対して電気的に絶縁されている一次側の入力電圧を直接検出する場合には、大規模な追加回路が必要となってしまう。これに対し、本発明の第５の態様によれば、位相シフト量の理論値を求める際に使用する入力電圧を、入力電流、出力電流、出力電圧、及び変換効率から間接的に算出する。そのため、本発明の第５の態様によれば、制御回路が入力電圧を直接検出する必要がないことから大規模な追加回路を導入することなく、位相シフト量の理論値を求めることができるスイッチング電源装置を提供することができるという作用効果が得られる。
【発明の効果】
【００１９】
本発明によれば、電流不連続モードにおいてもデッドタイムを適切に設定することにより変換効率の低下を抑制するスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係るスイッチング電源装置の構成を示す回路図である。
【図２】電流連続モードにおけるスイッチング電源装置の各部の波形を示すタイミングチャートである。
【図３】制御信号、及び半導体スイッチのドレイン−ソース間電圧のタイミングチャートである。
【図４】デッドタイムでのフルブリッジ回路における電流の流れを示す回路図である。
【図５】電流循環期間でのフルブリッジ回路における電流の流れを示す回路図である。
【図６】電流不連続モードにおけるスイッチング電源装置の各部の波形を示すタイミングチャートである。
【図７】出力電流に対するＺＶＳに必要なデッドタイムの長さの一例を表すグラフである。
【図８】本発明に係るスイッチング電源装置による変換効率の一例を表すグラフである。
【発明を実施するための形態】
【００２１】
以下、図面を参照し、本発明の実施の形態について詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施の形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。
【００２２】
図１は、本発明に係るスイッチング電源装置１の構成を示す回路図である。スイッチング電源装置１は、本実施形態においては、２つの入力端子ＴＩＮに外部電源２が接続され、２つの出力端子ＴＯＵＴに外部負荷３が接続されることにより、外部電源２から入力される直流の入力電圧ＶＩＮを所望の電圧に変換して外部負荷３へ安定した直流の出力電圧ＶＯＵＴを出力する所謂ＤＣ−ＤＣコンバータである。スイッチング電源装置１は、入力コンデンサＣＩＮ、フルブリッジ回路１０、絶縁トランスＴｒ、共振用コイルＬｓ、出力回路２０、制御回路３０、絶縁回路４０、及び電流検出回路５０を備える。
【００２３】
入力コンデンサＣＩＮは、一端及び他端が２つの入力端子ＴＩＮにそれぞれ接続され、入力端子に入力された入力電圧ＶＩＮの変動を抑制する。
【００２４】
フルブリッジ回路１０は、公知のフルブリッジインバータ回路であり、４つの半導体スイッチＱＡ〜ＱＤからなる。また、フルブリッジ回路１０は、外部電源２から供給された直流電力を交流電力に変換し、絶縁トランスＴｒを介して出力回路２０へ出力する。半導体スイッチＱＡ〜ＱＤは、本実施形態においては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体電界効果トランジスタ）として例示しているが、公知のバイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）であってもよい。
【００２５】
ここで、フルブリッジ回路１０は、半導体スイッチＱＡ及びＱＢからなる第１レグと、半導体スイッチＱＣ及びＱＤからなる第２レグとから構成されている。第１レグにおいて、半導体スイッチＱＡのドレインは高電位側の入力端子ＴＩＮに接続され、半導体スイッチＱＢのソースは低電位側の入力端子ＴＩＮに接続されている。また、半導体スイッチＱＡのソースと半導体スイッチＱＢのドレインとが接続され、その接続点は、絶縁トランスＴｒの一次側コイルＬ１１の巻き始め端に接続されている。
【００２６】
第２レグにおいて、半導体スイッチＱＣのドレインは高電位側の入力端子ＴＩＮに接続され、半導体スイッチＱＤのソースは低電位側の入力端子ＴＩＮに接続されている。また、半導体スイッチＱＡのソースと半導体スイッチＱＢのドレインとが接続され、その接続点は、共振用コイルＬｓを介して絶縁トランスＴｒの一次側コイルＬ１１の巻き終わり端に接続されている。ここで、共振用コイルＬｓは、本実施形態においてはインダクタンス素子として絶縁トランスＴｒに接続しているが、絶縁トランスＴｒのリーケージインダクタンスであってもよい。
【００２７】
４つの半導体スイッチＱＡ〜ＱＤは、ゲートが絶縁回路４０を介して制御回路３０にそれぞれ独立して接続されている。また、４つの半導体スイッチＱＡ〜ＱＤは、ソース−ドレイン間に寄生成分としての寄生ダイオードＤＡ〜ＤＤ及び寄生コンデンサＣＡ〜ＣＤがそれぞれ付随している。尚、寄生ダイオードＤＡ〜ＤＤ及び寄生コンデンサＣＡ〜ＣＤに替えて、半導体スイッチＱＡ〜ＱＤに接続したダイオード素子及びコンデンサ素子を用いてもよい。
【００２８】
絶縁トランスＴｒは、スイッチング電源装置１の一次側におけるフルブリッジ回路１０から二次側における出力回路２０へ絶縁しつつ電力を伝える公知の変圧器であり、一次側コイルＬ１１と二次側コイルＬ２１、Ｌ２２とを含む。ここで、絶縁トランスＴｒは、二次側コイルＬ２１の巻き終わり端と二次側コイルＬ２２の巻き始め端とが接続点（センタータップ）において接続されている。
【００２９】
出力回路２０は、２つのダイオードＤ２１、Ｄ２２、チョークコイルＬＯＵＴ、及び出力コンデンサＣＯＵＴを含み、フルブリッジ回路１０から絶縁トランスＴｒを介して供給される交流電力を整流・平滑化により直流電力に変換して出力端子ＴＯＵＴに出力する。
【００３０】
ここで、ダイオードＤ２１、Ｄ２２は、カソードが二次側コイルＬ２１の巻き始め端、二次側コイルＬ２２の巻き終わり端にそれぞれ接続され、アノードがいずれも低電位側の出力端子ＴＯＵＴに接続されている。チョークコイルＬＯＵＴは、一端が絶縁トランスＴｒの二次側におけるセンタータップに接続され、他端が高電位側の出力端子ＴＯＵＴに接続されている。出力コンデンサＣＯＵＴは、一端及び他端が２つの出力端子ＴＯＵＴにそれぞれ接続されている。
【００３１】
制御回路３０は、電圧検出部３１、電流検出部３２、発振周波数設定部３３、デューティサイクル設定部３４、及びデッドタイム設定部３５を含み、詳細を後述するように、検出した出力電圧ＶＯＵＴ及び電流検出回路５０から取得される信号に基づくＰＷＭ制御によりフルブリッジ回路１０を制御する。
【００３２】
電圧検出部３１は、２つの出力端子ＴＯＵＴ間の出力電圧ＶＯＵＴを検出する。電流検出部３２は、詳細を後述するように、電流検出回路５０を介して得られる信号に基づいてスイッチング電源装置１の入力電流ＩＩＮ及び出力電流ＩＯＵＴを検出する。発振周波数設定部３３は、電流検出部３２から得られた出力電流ＩＯＵＴが低下した場合に、ＰＷＭ制御の発振周波数ｆ（＝１／Ｔ、Ｔ：発振周期）を低下させることで、半導体スイッチＱＡ〜ＱＤのスイッチング損失及び駆動損失を低減する。デューティサイクル設定部３４は、電圧検出部３１から得られた出力電圧ＶＯＵＴと発振周波数設定部３３で設定した発振周波数ｆに基づいて、次のサイクルの位相シフト量ＴＯＮを算出し位相シフト・デューティ・サイクルＤＴ（＝ＴＯＮ／Ｔ）を設定する。デッドタイム設定部３５は、詳細を後述するように、電圧検出部３１で検出した出力電圧ＶＯＵＴと電流検出部３２で検出した出力電流ＩＯＵＴ及び入力電流ＩＩＮとに基づいて、ＰＷＭ制御の最適なデッドタイムを設定する。
【００３３】
ここで、制御回路３０は、ＰＷＭ制御の制御信号ＯＵＴＡ〜ＯＵＴＤを生成し、半導体スイッチＱＡ〜ＱＤのそれぞれのゲートへ出力することにより、位相シフト方式でフルブリッジ回路１０を駆動させる。このとき、制御出力端子ＯＵＴＡ〜ＯＵＴＤと半導体スイッチＱＡ〜ＱＤの各ゲートとが絶縁回路４０のアイソレータ４１〜４４を介してそれぞれ接続されていることにより、制御回路３０とフルブリッジ回路１０とが直流的に絶縁されている。
【００３４】
電流検出回路５０は、カレントトランスＣＴ、ダイオード素子Ｄ、抵抗素子Ｒ、ピークホールド回路５１、及び平均化回路５２を含む。
【００３５】
カレントトランスＣＴは、半導体スイッチＱＢ及びＱＤのソースと低電位側の入力端子ＴＩＮとの間に接続され、一次側のパルス状スイッチング電流をパルス状電圧として検出する。カレントトランスＣＴは、一端がダイオード素子Ｄのアノードに接続され、他端が抵抗素子Ｒの一端及びグランドに接続されている。また、ダイオード素子Ｄは、カソードが抵抗素子Ｒの他端に接続されると共に、ピークホールド回路５１及び平均化回路５２のそれぞれを介して制御回路３０に接続されている。
【００３６】
ピークホールド回路５１は、カレントトランスＣＴが検出したパルス状電圧のピーク値を検出して制御回路３０へ出力する。ここで、当該ピーク値は、出力電流ＩＯＵＴに比例することから、制御回路３０の電流検出部３２において換算されることにより出力電流ＩＯＵＴとして検出されることになる。
【００３７】
平均化回路５２は、カレントトランスＣＴが検出したパルス状電圧の平均値を検出して制御回路３０へ出力する。ここで、当該平均値は、入力電流ＩＩＮに比例することから、制御回路３０の電流検出部３２において換算されることにより入力電流ＩＩＮとして検出されることになる。
【００３８】
次に、スイッチング電源装置１の動作を説明する。図２は、出力電流ＩＯＵＴが十分に大きい場合の電流連続モード（ＣＣＭ：Continuous Current Mode）におけるスイッチング電源装置１の各部の波形を示すタイミングチャートである。ここで、制御信号ＯＵＴＡ〜ＯＵＴＤは、制御回路３０がフルブリッジ回路１０の半導体スイッチＱＡ〜ＱＤのそれぞれのゲートへ出力する制御信号を示す。ＶＴ及びＩＭは、絶縁トランスＴｒにおける電圧及び電流のそれぞれの変化を表す。ＩＰ及びＩＳは、図１に示すように、一次側スイッチング電流、及び二次側スイッチング電流をそれぞれ表す。そして、ＶＬＩＮは、チョークコイルＬＯＵＴへの入力電圧、すなわち、絶縁トランスＴｒのセンタータップと低電位側の出力端子ＴＯＵＴとの間の電圧を表す。
【００３９】
図２において、制御回路３０のＰＷＭ制御は、時刻ｔ０から時刻ｔ４までを発振周期Ｔとし、時刻ｔ０及び時刻ｔ２において第１レグが切り替わり、時刻ｔ１及び時刻ｔ３において第２レグが切り替わる。ここで、時刻ｔ０及びｔ２においては、半導体スイッチＱＡとＱＢとが同時にＯＮとならないように、制御信号ＯＵＴＡと制御信号ＯＵＴＢとの切り替えのタイミングに僅かなデッドタイムＴｄＡＢが設けられている（図２では図示を省略）。同様に、時刻ｔ１及びｔ３においては、制御信号ＯＵＴＣと制御信号ＯＵＴＤとの切り替えのタイミングに僅かなデッドタイムＴｄＣＤが設けられている（図２では図示を省略）。
【００４０】
半導体スイッチＱＡ及びＱＢからなる第１レグと、半導体スイッチＱＣ及びＱＤからなる第２レグとは、それぞれデューティ比５０％でスイッチング動作が行なわれ、第１レグに対して第２レグの位相を位相シフト量ＴＯＮだけ進めることにより絶縁トランスＴｒの励磁期間を形成してスイッチング電源装置１の二次側へ電力を供給している。
【００４１】
ここで、位相シフト量ＴＯＮは、制御信号ＯＵＴＡと制御信号ＯＵＴＤとが共にＯＮとなる期間（ｔ０〜ｔ１）、及び制御信号ＯＵＴＡと制御信号ＯＵＴＤとが共にＯＮとなる期間（ｔ２〜ｔ３）の長さである。そして、制御回路３０は、出力回路２０が出力する出力電圧ＶＯＵＴが低下した場合には位相シフト量ＴＯＮを長く設定し、出力回路２０が出力する出力電圧ＶＯＵＴが上昇した場合には位相シフト量ＴＯＮを短く設定することにより、出力電圧ＶＯＵＴを安定化する制御を行う。
【００４２】
また、位相シフト量ＴＯＮの長さは、出力電圧ＶＯＵＴ、及び出力電流ＩＯＵＴの大きさとそれぞれ相関している。このため、制御回路３０は、出力電圧ＶＯＵＴ、及び出力電流ＩＯＵＴの少なくとも一方から、実際の位相シフト量ＴＯＮの長さを計測値として求めることができる。
【００４３】
二次側スイッチング電流ＩＳは、変動幅ΔＩを有する三角波状の電流であり、チョークコイルＬＯＵＴ及び出力コンデンサＣＯＵＴにより平滑化されることにより、その平均値としての安定した出力電流ＩＯＵＴとなる。
【００４４】
図３は、デッドタイムＴｄＡＢ及びＴｄＣＤを強調して示す制御信号ＯＵＴＡ〜ＯＵＴＤと、半導体スイッチＱＡ〜ＱＤのドレイン−ソース間電圧Ｖｄｓ（ＱＡ）〜Ｖｄｓ（ＱＡＤ）のタイミングチャートである。
【００４５】
デッドタイムＴｄＡＢは、制御信号ＯＵＴＡ及び制御信号ＯＵＴＢのうちの一方をＯＦＦへ切り替えてから他方をＯＮに切り替えるまでの期間であり、ＯＮに切り替える半導体スイッチＱＡ又はＱＢのドレイン−ソース間電圧Ｖｄｓを当該期間において０ボルトまで低下させることにより、所謂ＺＶＳ（Zero Voltage Switching）が実現される。
【００４６】
また、同様に、デッドタイムＴｄＣＤは、制御信号ＯＵＴＣ及び制御信号ＯＵＴＤのうちの一方をＯＦＦへ切り替えてから他方をＯＮに切り替えるまでの期間であり、ＯＮに切り替える半導体スイッチＱＣ又はＱＤのドレイン−ソース間電圧Ｖｄｓを当該期間において０ボルトまで低下させることによりＺＶＳが実現される。
【００４７】
より具体的には、例えば時刻ｔ１直前のデッドタイムＴｄＣＤの期間では、フルブリッジ回路１０は、図４に示すような動作を行う。図４は、デッドタイムＴｄＣＤでのフルブリッジ回路１０における電流の流れを示す回路図である。デッドタイムＴｄＣＤにおいて、半導体スイッチＱＤがＯＦＦに切り替わったことにより、半導体スイッチＱＤのドレイン−ソース間電圧Ｖｄｓ（ＱＤ）が上昇し、その電圧により寄生コンデンサＣＤが充電される。また、このとき、半導体スイッチＱＣのドレイン−ソース間電圧Ｖｄｓ（ＱＣ）が低下し、それにより寄生コンデンサＣＣが放電される。すなわち、ＺＶＳは、デッドタイムＴｄＣＤ期間中に、寄生コンデンサＣＣ及びＣＤの充放電が完了することにより成立する。
【００４８】
その後、デッドタイムＴｄＣＤの期間が終了すると、半導体スイッチＱＣがＯＮに切り替わり、図５に示すような電流循環期間となる。図５は、時刻ｔ０から時刻ｔ１までの電流循環期間でのフルブリッジ回路１０における電流の流れを示す回路図である。電流循環期間では、半導体スイッチＱＡ、半導体スイッチＱＣ、一次側コイルＬ１１、及び共振用コイルＬｓにより閉回路が形成され、共振用コイルＬｓに蓄えられたエネルギーによる電流が当該閉回路を循環する。このとき、半導体スイッチＱＡとＱＣとのＯＮ抵抗、共振用コイルＬｓ及びスイッチング電源装置１の配線基板などの抵抗成分により、共振用コイルＬｓに蓄えられたエネルギーが徐々に減少する。
【００４９】
ここで、出力電流ＩＯＵＴが二次側スイッチング電流ＩＳの変動幅ΔＩの半分を下回った場合には、スイッチング電源装置１は、電流不連続モード（ＤＣＭ：Discontinuous Current Mode）として動作することになる。
【００５０】
図６は、電流不連続モードにおけるスイッチング電源装置１の各部の波形を示すタイミングチャートである。出力電流ＩＯＵＴがΔＩ／２以下に低下して二次側スイッチング電流ＩＳが不連続になると、制御回路３０は、要求される出力電圧ＶＯＵＴの低下に伴い、位相シフト量ＴＯＮを短く（ｔ０〜ｔ１、ｔ２〜ｔ３）、電流循環期間（ｔ１〜ｔ２、ｔ３〜ｔ４）を長く制御することになる。また、電流循環期間が長くなると、共振用コイルＬｓに蓄えられたエネルギーがより減少し、やがて完全に失われる。このとき、フルブリッジ回路１０に流れる一次側スイッチング電流ＩＰが少ないことから、寄生コンデンサＣＣ及びＣＤの充放電に必要な電流は、絶縁トランスＴｒの励磁電流のみで行わなければならなくなる。しかしながら、絶縁トランスＴｒは、一般的に励磁電流が低くなるように設計されていることから、寄生コンデンサＣＣ及びＣＤの充放電の完了に時間を要することになる。
【００５１】
図７は、出力電流ＩＯＵＴに対するＺＶＳに必要なデッドタイムＴｄＡＢの長さの一例を表すグラフである。出力電流ＩＯＵＴの低下に伴い要求されるデッドタイムＴｄＡＢの長さは上昇するが、とりわけ電流不連続モード（ＤＣＭ）において急激に増大する。このため、従来のスイッチング電源装置では、図７の破線で示すように、たとえ出力電流ＩＯＵＴの低下に応じてデッドタイムを増大させたとしても、ＺＶＳが成立するデッドタイムとしては不十分であった。
【００５２】
また、電流連続モードと電流不連続モードとが切り替わる閾値は、入力電圧ＶＩＮ、出力電圧ＶＯＵＴ、発振周波数ｆ、チョークコイルＬＯＵＴのインダクタンス値、及び絶縁トランスＴｒの巻き数比の組み合わせで変化する。このため、ＺＶＳに必要なデッドタイムの設定においては、ＰＷＭ制御の実行中に電流連続モードと電流不連続モードとのモード判別を行う必要がある。
【００５３】
本発明においては、以下に説明するように、制御回路３０がモード判別を行いつつ、電流連続モードから電流不連続モードに切り替わった場合に、ＰＷＭ制御のデッドタイムを最適化する。
【００５４】
まず、制御回路３０は、ＰＷＭ制御の実行中において、上記したように電圧検出部３１が検出した出力電圧ＶＯＵＴに基づいて、実際の位相シフト量ＴＯＮの長さを計測値として求める。ここで、位相シフト量ＴＯＮの計測値は、電流検出部３２が平均化回路５２を介して検出した出力電流ＩＯＵＴに基づいて求めてもよく、また、出力電圧ＶＯＵＴ及び出力電流ＩＯＵＴの両方から求めてもよい。
【００５５】
次に、制御回路３０は、スイッチング電源装置１が電流連続モードで動作していると仮定した場合の位相シフト量ＴＯＮの理論値を算出する。より具体的には、制御回路３０は、電圧検出部３１で検出した出力電圧ＶＯＵＴ、入力端子ＴＩＮに入力される入力電圧ＶＩＮ、及び発振周期Ｔから、下記の式（１）に基づいて、位相シフト量ＴＯＮの理論値を算出する。ここで、Ｋ１は、半導体スイッチＱＡ〜ＱＤのオン抵抗、スイッチング電源装置１が備える基板や巻線などの配線抵抗、及び各ダイオードの順方向抵抗などに伴う電圧降下値である。また、Ｋ２は、絶縁トランスＴｒの漏れインダクタンス、及び共振用コイルＬｓの巻数換算値である。さらに、ＮＳは二次側コイルＬ２１及びＬ２２の巻数、ＮＰは一次側コイルＬ１１の巻き数である。
【数１】
2019115207.tif 000004
【００５６】
本実施形態におけるスイッチング電源装置１は、例えば変換効率ηの改善やスイッチングノイズの抑制の為に、出力電流ＩＯＵＴに応じて発振周期Ｔを変化させている。このとき、発振周期Ｔが短い場合には二次側スイッチング電流ＩＳの変動幅ΔＩが小さくなり、発振周期Ｔが長い場合には二次側スイッチング電流ＩＳの変動幅ΔＩが大きくなる。これにより、電流連続モード・電流不連続モードが切り替わる出力電流ＩＯＵＴの値も変化することになる。
【００５７】
ここで、制御回路３０が出力電流ＩＯＵＴに応じて発振周期Ｔを変化させることは本発明に必須の構成ではなく、発振周期Ｔが一定である場合には、位相シフト量ＴＯＮの理論値を算出において発振周期Ｔを固定値としてもよい。このとき、位相シフト量ＴＯＮの理論値は、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴとに基づいて算出されることになる。
【００５８】
尚、本発明に係る制御回路３０では算出しないが、電流不連続モードにおける位相シフト量ＴＯＮの理論値は、下記の式（２）で表すことができる。ここで、Ｋ１、Ｋ２、ＮＳ、及びＮＰの各パラメータは、上記の式（１）と共通である。
【数２】
2019115207.tif 000005
【００５９】
ここで、式（１）及び式（２）より、位相シフト量ＴＯＮは、電流連続モードにおいては出力電流ＩＯＵＴに影響されないのに対し、電流不連続モードにおいては出力電流ＩＯＵＴに影響されることがわかる。また、電流不連続モードにおける位相シフト量ＴＯＮは、電流連続モードにおける位相シフト量ＴＯＮよりも短くなる。
【００６０】
また、スイッチング電源装置１が入力電圧ＶＩＮを検出するための電圧検出機構を備えている場合には、上記の式（１）により電流連続モードにおける位相シフト量ＴＯＮの理論値を直接算出することができる。しかしながら、制御回路３０がスイッチング電源装置１の二次側に配置されていることから、二次側に対して電気的に絶縁されている一次側の入力電圧ＶＩＮを検出する電圧検出機構を導入しようとする場合、当該電圧検出機構には、大規模な追加回路が必要となってしまう。そこで、本実施形態においては、制御回路３０は、入力電流ＩＩＮ、出力電流ＩＯＵＴ、出力電圧ＶＯＵＴ、及びスイッチング電源装置１の変換効率ηから下記の式（３）に基づいて入力電圧ＶＩＮを算出している。
【数３】
2019115207.tif 000006
【００６１】
続いて、制御回路３０は、出力電圧ＶＯＵＴに基づいて求めた位相シフト量ＴＯＮの計測値と、式（１）に基づいて算出した位相シフト量ＴＯＮの理論値との差を算出する。このとき、両者に差が無いと判定できる場合には、スイッチング電源装置１が電流連続モードで動作しているとして、出力電流ＩＯＵＴが減少した場合に徐々にデッドタイムを長くする制御を行う。
【００６２】
これに対し、位相シフト量ＴＯＮの計測値が理論値より短い場合には、制御回路３０は、スイッチング電源装置１が電流不連続モードで動作していると判定する。そして、制御回路３０は、上記した位相シフト量ＴＯＮの計測値と理論値との差に応じて、電流連続モードにおけるデッドタイムＴｄＡＢよりもさらに長くする制御を行う。ここで、制御回路３０は、計測値と理論値との差に対し、共振動作が完了する時間がどれだけ必要となるかの対応関係を事前に実験により実測し、当該対応関係を記憶しておくことにより、電流不連続モードにおける最適な長さのデッドタイムＴｄＡＢとして設定することができる。
【００６３】
図８は、本発明に係るスイッチング電源装置１による変換効率ηの一例を表すグラフである。図８において、本発明に係るスイッチング電源装置１の出力電流ＩＯＵＴに対する変換効率ηが、破線で示す従来技術の変換効率と比較して、電流不連続モード（ＤＣＭ）においてその低下が抑制されていることがわかる。すなわち、本発明に係るスイッチング電源装置１は、電流モードを判別すると共に、電流不連続モードにおいて要求されるデッドタイムＴｄＡＢを十分に確保することにより、変換効率を改善している。
【００６４】
以上のように、本発明に係るスイッチング電源装置１によれば、位相シフト量ＴＯＮの計測値と、電流連続モードを仮定した場合の位相シフト量ＴＯＮの理論値とを比較して電流モードを判定すると共に、計測値と理論値との差に応じてフルブリッジ回路１０のデッドタイムＴｄＡＢを長くする。これにより、スイッチング電源装置１は、電流不連続モードにおいてもＺＶＳが成立するデッドタイムＴｄＡＢに設定することができ、従って変換効率ηの低下を抑制することができる。
【００６５】
また、本発明に係るスイッチング電源装置１によれば、発振周期Ｔを含む計算式によって位相シフト量ＴＯＮの理論値を算出することができ、発振周波数ｆを可変とするスイッチング制御においても、正確なモード判別及びデッドタイム設定が可能となる。
【符号の説明】
【００６６】
１  スイッチング電源装置
２  外部電源
３  外部負荷
１０  フルブリッジ回路
２０  出力回路
３０  制御回路
４０  絶縁回路
５０  電流検出回路
ＱＡ〜ＱＤ  半導体スイッチ
Ｔｒ  絶縁トランス
Ｌｓ  共振用コイル
【図１】
2019115207.tif 000008
【図２】
2019115207.tif 000009
【図３】
2019115207.tif 000010
【図４】
2019115207.tif 000011
【図５】
2019115207.tif 000012
【図６】
2019115207.tif 000013
【図７】
2019115207.tif 000014
【図８】
2019115207.tif 000015