(57)【要約】【課題】ＭＲ比を向上できる磁気素子、磁気記憶装置及びセンサを提供する。【解決手段】実施形態によれば、磁気素子は、第１磁性層と、第２磁性層と、中間層と、を含む。前記第１磁性層は、Ｃｏ、Ｆｅ、Ｍｎ及びＳｉを含み、ホイスラー構造を有する。前記中間層は、前記第１磁性層と前記第２磁性層との間に設けられる。【選択図】図１
2019021685.tif 000002
【特許請求の範囲】
【請求項１】
Ｃｏ、Ｆｅ、Ｍｎ及びＳｉを含み、ホイスラー構造を有する第１磁性層と、
第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた中間層と、
を備えた、磁気素子。
【請求項２】
前記第１磁性層におけるＦｅの組成比は、前記第１磁性層におけるＣｏの組成比の０．９５倍以上１．０５倍以下であり、
前記第１磁性層におけるＭｎの組成比は、前記第１磁性層におけるＣｏの前記組成比の０．９５倍以上１．０５倍以下であり、
前記第１磁性層におけるＳｉの組成比は、前記第１磁性層におけるＣｏの前記組成比の０．９５倍以上１．０５倍以下である、請求項１記載の磁気素子。
【請求項３】
前記中間層は、ＭｇＯを含む、請求項１または２に記載の磁気素子。
【請求項４】
前記第２磁性層は、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つを含む、請求項１〜３のいずれか１つに記載の磁気素子。
【請求項５】
請求項１〜４のいずれか１つに記載の磁気素子と、
前記磁気素子に電気的に接続されたスイッチ素子と、
を備えた磁気記憶装置。
【請求項６】
請求項１〜４のいずれか１つに記載の磁気素子を備えたセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気素子、磁気記憶装置及びセンサに関する。
【背景技術】
【０００２】
例えば、２つの磁性層と、その間に設けられた中間層と、を含む磁気素子がある。磁気素子に加わる種々の外力により、２つの磁性層の少なくとも一方の磁化の向きが変化する。これにより、２つの磁性層のそれぞれの磁化の方向の相対的な角度が変化し、磁気素子の電気抵抗が変化する。このような磁気抵抗効果を有する磁気素子は、例えば、磁気記憶装置（例えば、ＭＲＡＭ：Magnetoresistive Random Access Memory）などの他、種々のセンサに応用できる。磁気素子において、磁気抵抗比（ＭＲ比）を向上できる新規な構成が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１９７４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、ＭＲ比を向上できる磁気素子、磁気記憶装置及びセンサを提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、磁気素子は、第１磁性層と、第２磁性層と、中間層と、を含む。前記第１磁性層は、Ｃｏ、Ｆｅ、Ｍｎ及びＳｉを含み、ホイスラー構造を有する。前記中間層は、前記第１磁性層と前記第２磁性層との間に設けられる。
【発明の効果】
【０００６】
本発明の実施形態によれば、ＭＲ比を向上できる磁気素子、磁気記憶装置及びセンサが提供できる。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）及び図１（ｂ）は、実施形態に係る磁気素子を例示する模式的斜視図である。
【図２】試料を示す模式的断面図である。
【図３】図３（ａ）〜図３（ｃ）は、試料の評価結果を示すグラフ図である。
【図４】は、試料の評価結果を示すグラフ図である。
【図５】試料の評価結果を示すグラフ図である。
【図６】ＣｏＦｅＭｎＳｉの状態密度を示す模式図である。
【図７】試料の評価結果を示すグラフ図である。
【図８】試料の評価結果を示すグラフ図である。
【図９】試料の評価結果を示すグラフ図である。
【図１０】第２実施形態に係る磁気記憶装置を例示する模式図である。
【図１１】第２実施形態に係る別の磁気記憶装置を例示する模式図である。
【図１２】第３実施形態に係る磁気素子を例示する模式図である。
【図１３】第４実施形態に係るセンサを例示する模式図である。
【図１４】第４実施形態に係るセンサを例示する模式図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
図１（ａ）及び図１（ｂ）は、実施形態に係る磁気素子を例示する模式的斜視図である。  
図１（ａ）に示すように、実施形態に係る磁気素子１１０は、第１磁性層１０と、第２磁性層２０と、中間層３０と、を含む。
【００１０】
第１磁性層１０と第２磁性層２０との間に中間層３０が設けられる。中間層３０は、例えば、Ｍｇ、Ｚｎ、Ａｌ及びＴｉからなる群から選択された少なくとも１つの酸化物を含む。例えば、Ｍｇ、Ｚｎ、Ａｌ及びＴｉからなる群から選択された２つと、酸素と、を含む酸化物を含んでも良い。中間層３０は、例えば、絶縁性である。中間層３０は、例えば、ＭｇＯを含む。
【００１１】
第２磁性層２０は、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つを含む。第２磁性層２０は、ボロン（Ｂ）をさらに含んでも良い。第２磁性層２０の磁化は、実質的に固定されていても良い。第２磁性層２０は、例えば参照層として機能する。
【００１２】
第１磁性層１０は、Ｃｏ、Ｆｅ、Ｍｎ及びＳｉを含む。第１磁性層１０の磁化は、外力（例えば磁界、電圧、電流及び応力の少なくともいずれかなど）により変化可能である。第１磁性層１０は、例えば、自由層として機能する。外力が加わると、第１磁性層１０と第２磁性層２０との間の電気抵抗が変化する。これは、例えば、第１磁性層１０の磁化の向きが外力により変化し、その結果、第１磁性層１０の磁化と、第２磁性層２０の磁化と、の間の相対的な角度が変化したことが原因であると考えられる。
【００１３】
磁気素子１１０は、例えば、ＴＭＲ（Tunnel Magneto Resistance）素子である。
【００１４】
第１磁性層１０は、ホイスラー構造を有する。第１磁性層１０の少なくとも一部は、ホイスラー合金を含む。
【００１５】
図１（ｂ）は、ホイスラー構造を例示している。図１（ａ）において、元素Ｘ１は、例えば、Ｃｏである。元素Ｘ２は、例えば、Ｆｅである。元素Ｙは、例えば、Ｍｎである。元素Ｚは、例えば、Ｓｉである。
【００１６】
第１磁性層１０の結晶構造に関する情報は、例えば、電子顕微鏡（例えば高分解能を有する電子顕微鏡など）などを用いた分析手法により得られる。
【００１７】
第１磁性層１０において、Ｃｏ、Ｆｅ、Ｍｎ及びＳｉの互いの比は、実質的に１である。例えば、第１磁性層１０における組成比において、Ｃｏ：Ｆｅ：Ｍｎ：Ｓｉ＝１：１：１：１である。第１磁性層１０は、例えば、等原子ホイスラー合金である。
【００１８】
第１磁性層１０における組成比に関する情報は、例えば、ＥＤＸ（Energy Dispersive X-ray Spectroscopy）、ＥＥＬＳ（Electron Energy Loss Spectroscopy）、ＳＩＭＳ（Secondary Ion Mass Spectrometry）、または、ＩＣＰ−ＡＥＳ（Inductively Coupled Plasma Atomic Emission Spectroscopy）などの分析手法により得られる。
【００１９】
分析における試料の作製の条件、または、分析の条件により、第１磁性層１０における組成がばらつく場合がある。
【００２０】
例えば、第１磁性層１０におけるＦｅの組成比は、第１磁性層１０におけるＣｏの組成比の０．９５倍以上１．０５倍以下である。第１磁性層１０におけるＭｎの組成比は、第１磁性層１０におけるＣｏの組成比の０．９５倍以上１．０５倍以下である。第１磁性層１０におけるＳｉの組成比は、第１磁性層１０におけるＣｏの組成比の０．９５倍以上１．０５倍以下である。
【００２１】
第１磁性層１０から第２磁性層２０に向かう方向を第１方向Ｄ１（図１（ａ）参照）とする。第１方向Ｄ１は、第１磁性層１０、中間層３０及び第２磁性層２０を含む積層体の積層方向に対応する。
【００２２】
第１磁性層１０の厚さｔ１は、例えば、１ナノメートル（ｎｍ）以上３０ｎｍ以下である。第２磁性層２０の厚さｔ２は、例えば、３ｎｍ以上５ｎｍ以下である。中間層３０の厚さｔ３は、例えば、１ｎｍ以上２ｎｍ以下である。上記において、層の厚さは、第１方向Ｄ１に沿った層の長さである。
【００２３】
このような磁気素子１１０において、高いＭＲ比が得られることが分かった。以下、磁気素子１１０の試料の特性（ＭＲ比など）の評価結果の例について説明する。
【００２４】
図２は、試料を示す模式的断面図である。  
試料ＳＰ０は、以下の構成を有する。ＭｇＯ（００１）の基板４０ｓの上にＣｒ層（厚さは４０ｎｍ）の第１電極４１が設けられる。その上に、ＣｏＦｅＭｎＳｉ層（厚さは３０ｎｍ）の第１磁性層１０が設けられる。その上に、Ｍｇ層３１（厚さは０．４ｎｍ）が設けられる。その上にＭｇＯ層（厚さは２．０ｎｍ）の中間層３０が設けられる。その上に、第２磁性層２０の一部となるＣｏＦｅ層２１（厚さは５ｎｍ）が設けられ、その上に、第２磁性層２０の別の一部となるＩｒＭｎ層２２（厚さは１０ｎｍ）が設けられる。その上に、Ｔａ層４２ａ（厚さは３ｎｍ）が設けられ、その上に、Ｒｕ層４２ｂ（厚さは５ｎｍｎｍ）が設けられる。Ｔａ層４２ａ及びＲｕ層４２ｂを含む積層膜が、第２電極４２に対応する。磁気素子１１０は、第１電極４１及び第２電極４２を含んでも良い。磁気素子１１０は、基板４０ｓをさらに含んでも良い。
【００２５】
このような試料ＳＰ０の成膜の後に、種々の温度で熱処理が行われる。熱処理中に、積層面内方向（第１方向Ｄ１と交差する方向）に沿って磁場が印加される。第１磁性層１０の磁化の方向、及び、第２磁性層２０の磁化の方向は、第１方向Ｄ１と交差する方向（例えば第１方向と直交する方向）に設定される。
【００２６】
このような試料に、外部磁場を加え、第１電極４１と第２電極４２との間の電気抵抗が測定される。外部磁場の方向は、第１方向Ｄ１に沿って、正負の向きである。強い強度の外部磁場が印加されたときの電気抵抗（Ｒ１）は低い。これは、第１磁性層１０の磁化と、第２磁性層２０の磁化と、が互いに同じ向き（平行）になることに起因する。中程度の磁場が印加されたときの電気抵抗（Ｒ２）は高くなる。これは、第２磁性層２０の磁化の向きが初期状態のままで、第１磁性層１０の磁化の向きが外部磁場により変化することに起因する。
【００２７】
磁気抵抗比ＭＲ（％）を、{（Ｒ２−Ｒ１）／Ｒ１}×１００とする。
【００２８】
図３（ａ）〜図３（ｃ）は、試料の評価結果を示すグラフ図である。  
図３（ａ）は、成膜後に熱処理（アニール処理）をしない試料ＳＰＡに対応する。図３（ｂ）は、成膜後の熱処理温度Ｔｍａ（アニール温度）が、３５０℃の試料に対応する。図３（ｃ）は、成膜膜後の熱処理温度Ｔｍａが、４５０℃の試料に対応する。熱処理は、５ｋＯｅの磁場中で行われる。熱処理（アニール処理の時間）は、１時間である。図３（ａ）〜図３（ｃ）の横軸は、外部磁場の強度Ｈｅｘ（エルステッド：Ｏｅ）である。１Ｏｅは、（１／４π）×１０３Ａ／ｍに対応する。縦軸は、それぞれの試料の抵抗Ｒ１（×１０３Ω）である。
【００２９】
これらの図から分かるように、アニール処理をしない場合に比べて、アニール処理を行うことで、所定の外部磁場の強度Ｈｅｘにおいて磁気抵抗比ＭＲは急峻に変化する。アニール処理の温度（熱処理温度Ｔｍａ）が高いと、磁気抵抗比ＭＲは高い。
【００３０】
図４は、試料の評価結果を示すグラフ図である。  
図４の横軸は、熱処理温度Ｔｍａ（アニール処理の温度）である。縦軸は、磁気抵抗比ＭＲ（％）である。磁気抵抗比ＭＲの測定温度は、２３℃である。図４から分かるように、熱処理温度Ｔｍａが高いと、磁気抵抗比ＭＲは高い。
【００３１】
図５は、試料の評価結果を示すグラフ図である。  
図５は、熱処理温度Ｔｍａが４５０℃の試料に対応する。図５の横軸は、磁気抵抗比ＭＲを測定するときの測定温度Ｔｍｍ（Ｋ：ケルビン）である。縦軸は、磁気抵抗比ＭＲ（％）である。図５から分かるように、測定温度Ｔｍｍが低いと、高い磁気抵抗比ＭＲが得られる。例えば、低温（約１０Ｋ）において、５００％以上の高い磁気抵抗比ＭＲが得られる。これは、ＣｏＦｅＭｎＳｉの等原子ホイスラー合金のハーフメタルバンド構造に起因する。ＣｏＦｅＭｎＳｉ層の原子規則度を向上し、界面をより平滑にし、格子転位を低減することで、室温においても５００％以上の高い磁気抵抗比ＭＲが得られると考えられる。
【００３２】
第１磁性層１０としてＣｏＦｅＭｎＳｉの等原子ホイスラー合金を用いることで、高い磁気抵抗比ＭＲが得られることが分かった。このＣｏＦｅＭｎＳｉは、高い磁気抵抗比ＭＲが得られる新規な組成物である。
【００３３】
例えば、ＣｏＦｅＭｎＳｉ層の上下に位置する層を調整することで、さらに高い磁気抵抗比ＭＲが得られると考えられる。
【００３４】
図６は、ＣｏＦｅＭｎＳｉの状態密度を示す模式図である。  
図６は、ＣｏＦｅＭｎＳｉの状態密度ＤＯＳ（Density of states）のシミュレーション結果を示している。横軸は、エネルギーＥ（エレクトロンボルト：ｅＶ）である。縦軸は、ＤＯＳ（states／ｅＶ）である。図５から、ＣｏＦｅＭｎＳｉがハーフメタルに対応することが分かる。
【００３５】
以下、上記のＣｏＦｅＭｎＳｉの他の特性の例について説明する。  
図７〜図９は、試料の評価結果を示すグラフ図である。  
試料ＳＰ０（ＣｏＦｅＭｎＳｉ層を含む積層膜）を成膜した後に、熱処理（アニール処理）が行われる。これらの図の横軸は、熱処理温度Ｔｍａ（℃）である。図７の縦軸は、保磁力Ｈｃ（Ｏｅ）である。図８の縦軸は、ダンピング定数αである。図９の縦軸は、飽和磁化Ｍｓ（ｅｍｕ／ｃｍ３）である。
【００３６】
図７に示すように、熱処理温度Ｔｍａが４００℃のときは、保磁力Ｈｃが大きい。熱処理温度Ｔｍａが４００℃を超えると（例えば、５００℃〜６００℃）のときは、小さい保磁力Ｈｃが得られる。
【００３７】
図８に示すように、熱処理温度Ｔｍａが５００℃及び６００℃のときに、ダンピング定数αは、０．００４５〜０．００５である。ＣｏＦｅＭｎＳｉにおいては、非常に小さいダンピング定数が得られる。
【００３８】
図９に示すように、熱処理温度Ｔｍａが高くなると、結晶化が進み飽和磁化Ｍｓが大きくなる。この飽和磁化Ｍｓは、Ｆｅ−Ｃｏなどの飽和磁化と比較して小さい。
【００３９】
上記の、低保磁力Ｈｃ、低ダンピング定数α及び低飽和磁化Ｍｓの値から、ＣｏＦｅＭｎＳｉを用いることで、例えば、小さい消費電力で、磁気素子を動作させることができる。
【００４０】
（第２実施形態）  
第１実施形態に関して説明した係る磁気素子１１０は、例えば、磁気記憶装置などに応用できる。以下、実施形態に係る磁気記憶装置に関するいくつかの例について説明する。
【００４１】
図１０は、第２実施形態に係る磁気記憶装置を例示する模式図である。  
図１０に示すように、本実施形態に係る磁気記憶装置２１０は、複数の記憶部ＭＥと、複数の配線（複数の第１ビット線ＢＬ１、複数の第２ビット線ＢＬ２及び複数のワード線ＷＬ）と、制御部７０と、含む。
【００４２】
任意のＸ軸方向に対して垂直な方向をＹ軸方向とする。Ｘ軸方向及びＹ軸方向に対して垂直な方向をＺ軸方向とする。
【００４３】
この例では、複数のビット線ＢＬ１及びＢＬ２は、Ｙ軸方向に延びる。複数のビット線ＢＬ１及びＢＬ２は、Ｘ軸方向に並ぶ。複数のワード線ＷＬは、Ｘ軸方向に延びる。複数のワード線ＷＬは、Ｙ軸方向に並ぶ。
【００４４】
複数の記憶部ＭＥの１つは、磁気素子１１０と、制御素子７５（例えばトランジスタ）と、を含む。制御素子７５は、磁気素子１１０と直列に接続される。磁気素子１１０の一端が、制御素子７５の一端と接続される。磁気素子１１０は、１つのメモリセルＭＣに対応する。
【００４５】
複数の第１ビット線ＢＬ１の１つに、複数の記憶部ＭＥの１つに含まれる磁気素子１１０の他端が電気的に接続される。複数の第２ビット線ＢＬ２の１つに、複数の記憶部ＭＥの１つに含まれる制御素子７５の他端が電気的に接続される。
【００４６】
複数のワード線ＷＬの１つに、複数の記憶部ＭＥの１つに含まれる制御素子７５の制御端子（例えばゲート）が電気的に接続される。制御素子７５の第３端子が電気的に接続される。
【００４７】
複数の第１ビット線ＢＬ１及び複数の第２ビット線ＢＬ２は、第１回路７１及び第２回路７２の少なくともいずれかに電気的に接続される。複数のワード線ＷＬは、第３回路７３に電気的に接続される。これらの回路は、選択スイッチを含んでおり、複数の配線を選択して所定の電圧を印加する。これらの回路及び制御素子７５により、複数の磁気素子１１０の１つに所定の電圧パルスが印加される。これにより、磁気素子１１０における抵抗が変化する。高抵抗状態と低抵抗状態とが、記憶される情報の「０」または「１」に対応する。これらの回路は、例えば、検出回路（センスアンプなど）を含む。検出回路は、例えば、磁気素子１１０の抵抗状態に対応した値（電圧、電流及び抵抗など）を検出する。これにより、記憶した情報が読み出される。これらの回路は、制御部７０に含まれる。
【００４８】
磁気記憶装置２１０は、例えば、電圧トルク駆動型のＭＲＡＭ（Magnetoresistive Random Access Memory）である。磁気記憶装置２１０は、スピン注入書き込み型のＭＲＡＭでも良い。
【００４９】
図１１は、第２実施形態に係る別の磁気記憶装置を例示する模式図である。  
図１１に示すように、本実施形態に係る磁気記憶装置２２０は、第１導電層５１と、第２導電層５２（電極）と、制御素子７６と、制御部７０と、を含む。
【００５０】
第１導電層５１は、Ｘ軸方向に延びる。第１導電層５１の一部（後述する第３部分５１ｃ）と、第２導電層５２と、の間に、第１磁性層１０が設けられる。第１磁性層１０と第２導電層５２との間に、第２磁性層２０が設けられる。第１磁性層１０及び第２磁性層２０との間に、中間層３０が設けられる。第１導電層５１は、第１磁性層１０と電気的に接続されている。第２導電層５２は、第２磁性層２０と電気的に接続される。
【００５１】
複数の磁気素子１１０が設けられても良い。複数の磁気素子１１０は、第１導電層５１の上において、Ｘ軸方向に沿って並ぶ。複数の磁気素子１１０の１つがメモリセルＭＣに対応する。
【００５２】
第１導電層５１は、第１部分５１ａと、第２部分５１ｂと、第３部分５１ｃと、を含む。第１部分５１ａから第２部分５１ｂに向かう方向は、Ｘ軸方向に沿っている。第３部分５１ｃは、第１部分５１ａと第２部分５１ｂとの間に、第３部分５１ｃが位置する。
【００５３】
制御部７０は、第１配線７０ａにより、第１導電層５１の第１部分５１ａと電気的に接続される。制御部７０は、第２配線７０ｂにより、第１導電層５１の第２部分５１ｂと電気的に接続される。制御部７０は、第３配線７０ｃを介して、第２導電層５２（第２磁性層２０）と電気的に接続される。第３配線７０ｃ上に、制御素子７６が設けられている。
【００５４】
制御部７０は、第１動作及び第２動作を実施する。第１動作において、制御部７０は、第１導電層５１に、第１部分５１ａから第２部分５１ｂに向かう第１電流Ｉｃ１を供給する。第２動作において、制御部７０は、第１導電層５１に、第２部分５１ｂから第１部分５１ａに向かう第２電流Ｉｃ２を供給する。
【００５５】
上記の第１動作の後における、第１磁性層１０と第２磁性層２０との間の電気抵抗は、上記の第２動作の後における、第１磁性層１０と第２磁性層２０との間の電気抵抗とは異なる。
【００５６】
例えば、上記の第１動作の後において、第１磁性層１０の磁化は、上記の第１電流Ｉｃ１の向きに応じた状態となる。上記の第２動作の後において、第１磁性層１０の磁化は、上記の第２電流Ｉｃ２の向きに応じた状態となる。これは、例えば、スピン軌道相互作用に基づく。
【００５７】
例えば、上記の第１動作の後における、第１磁性層１０の磁化と、第２磁性層２０の磁化と、の間の角度は、上記の第２動作の後における、第１磁性層１０の磁化と、第２磁性層２０の磁化と、の間の角度とは異なる。
【００５８】
例えば、制御部７０により、第１導電層５１と第２導電層５２との間に選択電圧が印加される。印加される電圧により、磁気素子１１０が選択される。第１磁性層１０の磁化は、この電圧、及び、上記の電流の向きにより制御される。複数の磁気素子１１０が設けられる場合、制御素子７６により、複数の磁気素子１１０のそれぞれが選択され、所望の磁気素子１１０（メモリセルＭＣ）が選択される。
【００５９】
磁気記憶装置２２０は、例えば、電圧制御方式（電界制御方式）のＭＲＡＭでも良い。磁気記憶装置２２０は、例えば、スピントランスファ方式のＭＲＡＭでも良い。磁気記憶装置２２０は、例えば、スピンオービットトルク方式のＭＲＡＭでも良い。
【００６０】
（第３実施形態）  
本実施形態は、発振装置として用いることが可能な磁気素子に係る。  
図１２は、第３実施形態に係る磁気素子を例示する模式図である。  
図１２に示すように、磁気素子３１０（発振装置）は、第１磁性層１０、第２磁性層２０、中間層３０、及び、回路部７７を含む。第１磁性層１０、第２磁性層２０及び中間層３０は、例えば、第１実施形態に関して説明した構成を有する。
【００６１】
回路部７７は、第１磁性層１０及び第２磁性層２０と電気的に接続される。この例では、第１導電層５１及び第２導電層５２が設けられる。これらの導電層の間に第１磁性層１０、第２磁性層２０及び中間層３０が設けられる。回路部７７は、第１配線７０ａ及び第２配線７０ｂを介して、これらの導電層と電気的に接続される。
【００６２】
回路部７７は、第１磁性層１０、第２磁性層２０及び中間層３０を含む積層体に電流を供給する。電流は、Ｚ軸方向に沿って積層体を流れる。このとき、積層体において、高周波電流が発生する。発振周波数は、例えば、１ＧＨｚ以上１０ＧＨｚ以下である。磁気素子３１０（発振装置）は、例えば、スピントルクオシレータ、または、スピントルクダイオードなどである。
【００６３】
（第４実施形態）  
本実施形態は、センサに係る。  
図１３及び図１４は、第４実施形態に係るセンサを例示する模式図である。  
図１３に示すように、本実施形態に係るセンサ４１０は、複数の磁気素子１１０を含む。複数の磁気素子１１０は、例えば、２つの方向（Ｘ軸方向及びＹ軸方向）に沿って並ぶ。複数の磁気素子１１０として、第１実施形態に関して説明した磁気素子及びその変形を用いることができる。
【００６４】
例えば、Ｘ軸方向に延びる複数の第１配線Ｌ１がＹ軸方向に並ぶ。例えば、Ｙ軸方向に延びる複数の第２配線Ｌ２がＸ軸方向に並ぶ。これらの配線がクロスする位置に、磁気素子１１０が設けられる。複数の磁気素子１１０の１つの一端（例えば第１磁性層１０）は、複数の第１配線Ｌ１の１つと電気的に接続される。複数の磁気素子１１０のその１つの他端（例えば第２磁性層２０）は、複数の第２配線Ｌ２の１つと電気的に接続される。この例では、複数の磁気素子１１０の１つの一端と、複数の第１配線Ｌ１の１つと、の間にスイッチＴｒ（例えばトランジスタ）が設けられている。
【００６５】
図１４に示すように、センサ４１０において、配線を介して、複数の磁気素子１１０に電流Ｉｂが供給される。例えば、複数の磁気素子１１０のそれぞれに、回路部７６（図１２参照）から電流Ｉｂが供給される。複数の磁気素子１１０の発振（例えば位相）は、磁場によりロックされることが可能である。複数の磁気素子１１０の電位は、検出対象（例えば、磁性体）に応じて変化する。
【００６６】
複数の磁気素子１１０の他端（例えば、第２磁性層２０）のそれぞれにキャパシタンス６１に接続される。これにより、複数の磁気素子１１０の状態に対応する信号（電位）が得られる。信号（電位）は、例えば、複数の磁気素子１１０の他端の電位に対応する電荷の和に対応する。キャパシタンス６１の出力が増幅器６２に入力される。増幅器６２の出力が比較器６３に入力される。比較器６３の出力が出力回路６４に入力される。出力回路６４から出力Ｖｏｕｔが得られる。例えば、複数の磁気素子１１０について、Ｘ軸方向及びＹ軸方向のそれぞれに沿った検出対象の特性（形状など）に応じた出力Ｖｏｕｔが得られる。この出力Ｖｏｕｔから、検出対象のパターンに関する情報を得ることができる。
【００６７】
例えば、センサ４１０は、パターン認識装置として利用できる。
【００６８】
第１実施形態に係る磁気素子１１０は、例えば、磁気ヘッドの再生部として応用できる。磁気素子１１０は、例えば、逆磁歪効果などを応用した各種のセンサなどに応用できる。
【００６９】
実施形態によれば、ＭＲ比を向上できる磁気素子、磁気記憶装置及びセンサを提供することができる。
【００７０】
本願明細書において、電気的に接続される状態は、２つの導体が直接接する状態を含む。電気的に接続される状態は、２つの導体が、別の導体（例えば配線など）により接続される状態を含む。電気的に接続される状態は、２つの導体の間の経路の間にスイッチング素子（トランジスタなど）が設けられ、２つの導体の間の経路に電流が流れる状態が形成可能な状態を含む。
【００７１】
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【００７２】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気素子に含まれる磁性層、中間層、基板及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【００７３】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００７４】
その他、本発明の実施の形態として上述した磁気素子を基にして、当業者が適宜設計変更して実施し得る全ての磁気素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００７５】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【００７６】
１０…第１磁性層、  ２０…第２磁性層、  ２１…ＣｏＦｅ層、  ２２…ＩｒＭｎ層、  ３０…中間層、  ３１…Ｍｇ層、  ４０ｓ…基板、  ４１…第１電極、  ４２…第２電極、  ４２ａ…Ｔａ層、  ４２ｂ…Ｒｕ層、  ５１…第１導電層、  ５１ａ…第１部分、  ５１ｂ…第２部分、  ５１ｃ…第３部分、  ５２…第２導電層、  ６１…キャパシタンス、  ６２…増幅器、  ６３…比較器、  ６４…出力回路、  ７０…制御部、  ７０ａ…第１配線、  ７０ｂ…第２配線、  ７０ｃ…第３配線、  ７１…第１回路、  ７２…第２回路、  ７３…第３回路、  ７５、７６…制御素子、  ７７…回路部、  α…ダンピング定数、  １１０…磁気素子、  ２１０、２２０…磁気記憶装置、  ３１０…磁気素子（発振装置）、  ４１０…センサ、  ＢＬ１、ＢＬ２…第１、第２ビット線、  Ｄ１…第１方向、  ＤＯＳ…状態密度、  Ｅ…エネルギー、  Ｈｃ…保磁力、  Ｈｅｘ…強度、  Ｉｂ…電流、  Ｉｃ１、Ｉｃ２…第１、第２電流、  Ｌ１、Ｌ２…第１、第２配線、  ＭＣ…メモリセル、  ＭＥ…記憶部、  ＭＲ…磁気抵抗比、  Ｍｓ…飽和磁化、  Ｒ１…抵抗、  ＳＰ０、ＳＰＡ…試料、  Ｔｍａ…熱処理温度、  Ｔｍｍ…測定温度、  Ｔｒ…スイッチ、  Ｖｏｕｔ…出力、  ＷＬ…ワード線、  ｔ１〜ｔ３…第１〜第３厚さ
【図１】
2019021685.tif 000003
【図２】
2019021685.tif 000004
【図３】
2019021685.tif 000005
【図４】
2019021685.tif 000006
【図５】
2019021685.tif 000007
【図６】
2019021685.tif 000008
【図７】
2019021685.tif 000009
【図８】
2019021685.tif 000010
【図９】
2019021685.tif 000011
【図１０】
2019021685.tif 000012
【図１１】
2019021685.tif 000013
【図１２】
2019021685.tif 000014
【図１３】
2019021685.tif 000015
【図１４】
2019021685.tif 000016