(57)【要約】【課題】発光素子の整列程度を向上させることができる表示装置及びその製造方法を提供する。【解決手段】基板と、前記基板上のスイッチング素子と、前記スイッチング素子上の第１絶縁膜と、前記第１絶縁膜上に互いに向き合うように配置された第１整列電極及び第２整列電極と、前記第１整列電極及び前記第２整列電極上の第２絶縁膜と、前記第２絶縁膜上に配置され、前記スイッチング素子に接続された第１駆動電極と、前記第１駆動電極と向き合うように前記第２絶縁膜上に配置された第２駆動電極と、前記第１駆動電極と第２駆動電極との間の発光素子とを含み、前記第１整列電極と第２整列電極との間の距離は前記第１駆動電極と第２駆動電極との間の距離より小さい。【選択図】  図４
2019191573.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上のスイッチング素子と、
前記スイッチング素子上の第１絶縁膜と、
前記第１絶縁膜上に互いに向き合うように配置された第１整列電極及び第２整列電極と、
前記第１整列電極及び前記第２整列電極上の第２絶縁膜と、
前記第２絶縁膜上に配置され、前記スイッチング素子に接続された第１駆動電極と、
前記第１駆動電極と向き合うように前記第２絶縁膜上に配置された第２駆動電極と、
前記第１駆動電極と前記第２駆動電極との間の発光素子とを含み、
前記第１整列電極と前記第２整列電極との間の距離は前記第１駆動電極と前記第２駆動電極との間の距離より小さい、表示装置。
【請求項２】
前記第１整列電極の第１側面及び前記第１側面と向き合う前記第２整列電極の第２側面は前記第１駆動電極と前記第２駆動電極との間の領域と重畳する、請求項１に記載の表示装置。
【請求項３】
前記第１側面及び前記第２側面は前記発光素子と重畳する、請求項２に記載の表示装置。
【請求項４】
前記発光素子の互いに向き合う第１側面及び第２側面のうち前記発光素子の第１側面は前記第１整列電極の第１側面と重畳する、請求項３に記載の表示装置。
【請求項５】
前記発光素子の第２側面は前記第２整列電極の第２側面と重畳する、請求項４に記載の表示装置。
【請求項６】
前記第１整列電極と前記第２整列電極との間の距離は前記発光素子の長さと同じかそれより小さい、請求項１に記載の表示装置。
【請求項７】
前記第１駆動電極は前記第１整列電極と重畳し、前記第２駆動電極は前記第２整列電極と重畳する、請求項１に記載の表示装置。
【請求項８】
前記第１整列電極は、前記スイッチング素子、前記第１駆動電極及び前記発光素子の第１電極に接続される、請求項１に記載の表示装置。
【請求項９】
前記第２整列電極に接続された駆動電源ラインをさらに含む、請求項８に記載の表示装置。
【請求項１０】
前記駆動電源ラインは前記第２駆動電極及び前記発光素子の第２電極に接続される、請求項９に記載の表示装置。
【請求項１１】
前記第１整列電極に接続された整列ラインをさらに含む、請求項１に記載の表示装置。
【請求項１２】
前記整列ラインは非連続的なライン形状を有する、請求項１１に記載の表示装置。
【請求項１３】
前記第１整列電極に接続された第１駆動電源ラインと、
前記第２整列電極に接続された第２駆動電源ラインとをさらに含み、
前記第２駆動電源ラインの電圧は前記第１駆動電源ラインの電圧より低い、請求項１に記載の表示装置。
【請求項１４】
前記発光素子はナノ（ｎａｎｏ）発光素子である、請求項１に記載の表示装置。
【請求項１５】
基板と、
前記基板上のスイッチング素子と、
前記スイッチング素子上の第１絶縁膜と、
前記第１絶縁膜上の整列電極と、
前記整列電極上の第２絶縁膜と、
前記第２絶縁膜上に配置され、前記スイッチング素子に接続された第１駆動電極と、
前記第１駆動電極と向き合うように前記第２絶縁膜上に配置された第２駆動電極と、
前記第１駆動電極と第２駆動電極との間の発光素子とを含み、
前記整列電極の互いに向き合う側面は前記第１駆動電極と前記第２駆動電極との間の領域と重畳する、表示装置。
【請求項１６】
前記整列電極の互いに向き合う側面間の距離は前記第１駆動電極と第２駆動電極との間の距離より小さい、請求項１５に記載の表示装置。
【請求項１７】
前記整列電極の互いに向き合う側面間の距離は前記発光素子の互いに向き合う側面間の距離と同じかそれより大きい、請求項１５に記載の表示装置。
【請求項１８】
基板上にスイッチング素子を形成し、
前記スイッチング素子上に第１絶縁膜を形成し、
前記第１絶縁膜上に互いに向き合う第１整列電極及び第２整列電極を形成し、
前記第１整列電極及び前記第２整列電極上に第２絶縁膜を形成し、
前記第２絶縁膜上に互いに向き合う第１駆動電極及び第２駆動電極を形成し、
前記第１駆動電極と前記第２駆動電極の間に発光素子を形成し、
前記第１整列電極に第１整列信号を印加し、前記第２整列電極に第２整列信号を印加することを含み、
前記第１整列電極の第１側面及び前記第１側面と向き合う前記第２整列電極の第２側面は前記第１駆動電極と前記第２駆動電極との間の領域と重畳する、表示装置の製造方法。
【請求項１９】
前記第２整列信号は直流電圧であり、
前記第１整列信号は、前記第２整列信号より高い高電圧及び前記第２整列信号より低い低電圧を交互に有する交流信号である、請求項１８に記載の表示装置の製造方法。
【請求項２０】
前記第１絶縁膜上に、前記第１整列電極に接続された整列ラインを形成し、
前記第１整列信号及び前記第２整列信号の印加後に前記整列ラインの一部を断線させることをさらに含む、請求項１８に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に発光素子の整列程度を向上させることができる表示装置及びその製造方法に関する。
【背景技術】
【０００２】
発光素子（ＬＥＤ；ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）は光変換効率が高くてエネルギー消費量が非常に少なく、寿命が半永久的であり、環境に優しい。したがって、発光素子信号灯、携帯電話、自動車ヘッドライト、屋外電光板、バックライト、及び室内外照明などの多くの分野に活用されている。
【０００３】
近年、発光素子としてナノ単位の超小型発光素子を活用した表示装置に対する研究が進んでいる。
【０００４】
一方、ナノ発光素子が正常に発光するためには、このナノ発光素子と駆動電極が正常に接触しなければならない。このために、ナノ発光素子の正確な整列が要求される。すなわち、ナノ発光素子が正確に整列されることができない場合、そのナノ発光素子と駆動電極が接触しなくて発光素子が発光することができない問題点が発生し得る。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明はナノ発光素子の整列程度を向上させることができる表示装置及びその製造方法を提供することにその目的がある。
【課題を解決するための手段】
【０００６】
前記のような目的を達成するための本発明による表示装置は、基板と、前記基板上のスイッチング素子と、前記スイッチング素子上の第１絶縁膜と、前記第１絶縁膜上に互いに向き合うように配置された第１整列電極及び第２整列電極と、前記第１整列電極及び前記第２整列電極上の第２絶縁膜と、前記第２絶縁膜上に配置され、前記スイッチング素子に接続された第１駆動電極と、前記第１駆動電極と向き合うように前記第２絶縁膜上に配置された第２駆動電極と、前記第１駆動電極と第２駆動電極との間の発光素子とを含み、前記第１整列電極と第２整列電極との間の距離は前記第１駆動電極と第２駆動電極との間の距離より小さい。
【０００７】
前記第１整列電極の第１側面及び前記第１側面と向き合う前記第２整列電極の第２側面は前記第１駆動電極と前記第２駆動電極との間の領域と重畳することができる。
【０００８】
前記第１側面及び前記第２側面は前記発光素子と重畳することができる。
【０００９】
前記発光素子の互いに向き合う第１側面及び第２側面のうち前記発光素子の第１側面は前記第１整列電極の第１側面と重畳することができる。
【００１０】
前記発光素子の第２側面は前記第２整列電極の第２側面と重畳することができる。
【００１１】
前記第１整列電極と前記第２整列電極間の距離は前記発光素子の長さと同じかそれより小さくてもよい。
【００１２】
前記第１駆動電極は前記第１整列電極と重畳することができ、前記第２駆動電極は前記第２整列電極と重畳することができる。
【００１３】
前記第１整列電極は、前記スイッチング素子、前記第１駆動電極及び前記発光素子の第１電極に接続されてもよい。
【００１４】
前記表示装置は、前記第２整列電極に接続された駆動電源ラインをさらに含むことができる。
【００１５】
前記駆動電源ラインは前記第２駆動電極及び前記発光素子の第２電極に接続されてもよい。
【００１６】
前記表示装置は、前記第１整列電極に接続された整列ラインをさらに含むことができる。
【００１７】
前記整列ラインは非連続的なライン形状を有してもよい。
【００１８】
前記表示装置は、前記第１整列電極に接続された第１駆動電源ラインと、前記第２整列電極に接続された第２駆動電源ラインとをさらに含むことができ、前記第２駆動電源ラインの電圧は前記第１駆動電源ラインの電圧より低くてもよい。
【００１９】
前記発光素子はナノ（ｎａｎｏ）発光素子であってもよい。
【００２０】
また、前記のような目的を達成するための本発明による表示装置は、基板と、前記基板上のスイッチング素子と、前記スイッチング素子上の第１絶縁膜と、前記第１絶縁膜上の整列電極と、前記整列電極上の第２絶縁膜と、前記第２絶縁膜上に配置され、前記スイッチング素子に接続された第１駆動電極と、前記第１駆動電極と向き合うように前記第２絶縁膜上に配置された第２駆動電極と、前記第１駆動電極と第２駆動電極間の発光素子とを含み、前記整列電極の互いに向き合う側面は前記第１駆動電極と前記第２駆動電極間の領域と重畳する。
【００２１】
前記整列電極の互いに向き合う側面間の距離は前記第１駆動電極と第２駆動電極間の距離より小さくてもよい。
【００２２】
前記整列電極の互いに向き合う側面間の距離は前記発光素子の互いに向き合う側面間の距離と同じかそれより大きくてもよい。
【００２３】
また、前記のような目的を達成するための本発明による表示装置の製造方法は、基板上にスイッチング素子を形成し、前記スイッチング素子上に第１絶縁膜を形成し、前記第１絶縁膜上に互いに向き合う第１整列電極及び第２整列電極を形成し、前記第１整列電極及び前記第２整列電極上に第２絶縁膜を形成し、前記第２絶縁膜上に互いに向き合う第１駆動電極及び第２駆動電極を形成し、前記第１駆動電極と前記第２駆動電極の間に発光素子を形成し、前記第１整列電極に第１整列信号を印加し、前記第２整列電極に第２整列信号を印加することを含み、前記第１整列電極の第１側面及び前記第１側面と向き合う前記第２整列電極の第２側面は前記第１駆動電極と前記第２駆動電極間の領域と重畳する。
【００２４】
前記第２整列信号は直流電圧であってもよく、前記第１整列信号は、前記第２整列信号より高い高電圧及び前記第２整列信号より低い低電圧を交互に有する交流信号であってもよい。
【００２５】
前記表示装置の製造方法は、前記第１絶縁膜上に、前記第１整列電極に接続された整列ラインを形成する段階と、前記第１整列信号及び前記第２整列信号の印加後に前記整列ラインの一部を断線させることをさらに含むことができる。
【発明の効果】
【００２６】
本発明による表示装置は次のような効果を提供する。
【００２７】
本発明の表示装置は発光素子を整列するための整列電極を含む。したがって、発光素子の整列程度が向上することができる。
【００２８】
また、整列工程後に整列電極に表示装置の駆動に必要な電圧が印加されるので、整列電極のフローティング状態を防止することができる。
【００２９】
また、整列電極は発光素子から出射した光を反射させることができるので、光効率が向上することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施例による表示装置を示した図である。
【図２】図１のいずれか１個の画素に備えられた回路構成を示した図である。
【図３】図１の３個の隣接した画素の平面図である。
【図４】図３のＩ−Ｉ’線についての断面図である。
【図５】図３のいずれか１個の発光素子の詳細図である。
【図６ａ】本発明の一実施例による表示装置の製造方法を説明するための工程図である。
【図６ｂ】本発明の一実施例による表示装置の製造方法を説明するための工程図である。
【図７ａ】本発明の一実施例による表示装置の製造方法を説明するための工程図である。
【図７ｂ】本発明の一実施例による表示装置の製造方法を説明するための工程図である。
【図８ａ】本発明の一実施例による表示装置の製造方法を説明するための工程図である。
【図８ｂ】本発明の一実施例による表示装置の製造方法を説明するための工程図である。
【図９ａ】本発明の一実施例による表示装置の製造方法を説明するための工程図である。
【図９ｂ】本発明の一実施例による表示装置の製造方法を説明するための工程図である。
【図１０】図１の３個の隣接した画素の他の平面図である。
【図１１】図１０のＩ−Ｉ’線についての断面図である。
【図１２ａ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１２ｂ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１３ａ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１３ｂ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１４ａ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１４ｂ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１５ａ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１５ｂ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１６】図１の３個の隣接した画素の他の平面図である。
【図１７】図１６のＩ−Ｉ’線についての断面図である。
【図１８ａ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１８ｂ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１９ａ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図１９ｂ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図２０ａ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図２０ｂ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図２１ａ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図２１ｂ】本発明の他の実施例による表示装置の製造方法を説明するための工程図である。
【図２２】図１の３個の隣接した画素の他の平面図である。
【図２３】図２２のＩ−Ｉ’線についての断面図である。
【発明を実施するための形態】
【００３１】
本発明の利点及び特徴、そしてそれらを達成する方法は添付図面に基づいて詳細に後述する実施例を参照すれば明らかになるであろう。しかし、本発明は以下で開示する実施例に限定されるものではなく、互いに違う多様な形態に具現さできる。ただ、本実施例は本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求範囲の範疇によって定義されるだけである。したがって、いくつかの実施例において、よく知られた工程段階、よく知られた素子構造及びよく知られた技術は本発明があいまいに解釈されることを避けるために具体的に説明しない。明細書全般にわたって同じ参照符号は同一構成要素を指す。
【００３２】
図面において、多くの層及び領域を明確に表現するために厚さを拡大して示した。明細書全般にわたって類似の部分には同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分“上に”あると言うとき、これは他の部分“直上に”ある場合だけではなく、その中間にさらに他の部分がある場合も含む。反対に、ある部分が他の部分“直上に”あると言うときには中間に他の部分がないことを意味する。また、層、膜、領域、板などの部分が他の部分“の下に”あると言うとき、これは他の部分の“直下に”ある場合だけではなく、その中間にさらに他の部分がある場合も含む。反対に、ある部分が他の部分の“直下に”あると言うときには中間に他の部分がないことを意味する。
【００３３】
空間的に相対的な用語である“下（ｂｅｌｏｗ）”、“下（ｂｅｎｅａｔｈ）”、“下部（ｌｏｗｅｒ）”、“上（ａｂｏｖｅ）”、“上部（ｕｐｐｅｒ）”などは、図面に示しているように、１個の素子又は構成要素と他の素子又は構成要素との相関関係を容易に記述するために使用し得る。空間的に相対的な用語は、図面に示されている方向に加え、使用時又は動作時の素子の互いに異なる方向を含む用語と理解しなければならない。例えば、図面に示されている素子を覆す場合は、他の素子の“下（ｂｅｌｏｗ）”又は“下（ｂｅｎｅａｔｈ）”に配置されていると記述された素子は、他の素子の“上（ａｂｏｖｅ）”に置かれてもよい。したがって、例示的な用語である“下”は、下と上の方向のいずれも含むことができる。素子は、他の方向にも配向されてもよく、よって空間的に相対的な用語は配向によって解釈される。
【００３４】
本明細書において、ある部分が他の部分と接続されていると言うとき、これは直接的に接続されている場合だけではなく、その中間に他の素子を介して電気的に接続されている場合も含む。また、ある部分がある構成要素を含むというとき、これは、特に反対の記載がない限り、他の構成要素を排除するものではなくて他の構成要素をさらに含むことができることを意味する。
【００３５】
本明細書において、第１、第２、第３などの用語は多様な構成要素を説明するのに使うことができるが、このような構成要素は前記用語に限定されるものではない。前記用語は一構成要素を他の構成要素と区別する目的で使われる。例えば、本発明の権利範囲から逸脱しない範疇内で、第１構成要素を第２又は第３構成要素などと名付けることができ、同様に第２又は第３構成要素も取り替えて名付けることができる。
【００３６】
他の定義がない限り、本明細書で使われる全ての用語（技術的及び科学的用語を含む）は本発明が属する技術分野で通常の知識を有する者に共通して理解可能な意味として使用可能であろう。また、一般的に使われる辞書と定義されている用語は、特に定義しない限り、理想的に又は過度に解釈されてはいけない。
【００３７】
以下、図１〜図２３に基づいて本発明による表示装置及びその製造方法を詳細に説明する。
【００３８】
図１は本発明の一実施例による表示装置を示した図である。
【００３９】
本発明の実施例による表示装置は、図１に示したように、表示パネル１１１、スキャンドライバー１５１、データドライバー１５３、タイミングコントローラー１２２及び電源供給部１２３を含む。
【００４０】
表示パネル１１１は、複数の画素ＰＸと、これらの画素ＰＸが画像を表示するのに必要な各種の信号を伝送するための複数のスキャンラインＳＬ１〜ＳＬｉ、複数のデータラインＤＬ１〜ＤＬｊ及び電源供給ラインＶＬを含む。電源供給ラインＶＬは、互いに電気的に分離された第１駆動電源ラインＶＤＬ及び第２駆動電源ラインＶＳＬを含む。ここで、ｉは２より大きい自然数であり、ｊは３より大きい自然数である。
【００４１】
この画素ＰＸはマトリックス状に表示パネル１１１に配置される。
【００４２】
各画素ＰＸは少なくとも１個の発光素子を含む。ここで、全ての画素（例えば、ｉ＊ｊ個の画素）の少なくとも２個の画素は互いに異なる数の発光素子を含むことができる。例えば、ある一画素がａ個の発光素子を含めば、他の１個の画素はｂ個の発光素子を含むことができる。ここで、ａ及びｂは互いに異なる自然数である。
【００４３】
画素ＰＸは、赤色を表示する赤色画素、緑色を表示する緑色画素及び青色を表示する青色画素を含む。
【００４４】
赤色画素は赤色光を放出する少なくとも１個の赤色発光素子を含み、緑色画素は緑色光を放出する少なくとも１個の緑色発光素子を含み、そして青色画素は青色光を放出する少なくとも１個の青色発光素子を含む。一方、１個の画素が必ずしも少なくとも１個の発光素子を含む必要はない。例えば、赤色画素、緑色画素及び青色画素はそれぞれ赤色発光素子及び青色発光素子を含むことができる。このような場合、赤色画素、緑色画素及び青色画素はその発光素子上に位置する色変換層をさらに含むことができる。
【００４５】
表示パネル１１１の外部に位置するシステム（図示せず）はグラフィックコントローラーのＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）送信機を介して垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、クロック信号ＤＣＬＫ、電源信号ＶＣＣ及び映像データ信号ＤＡＴＡをインターフェース（ｉｎｔｅｒｆａｃｅ）回路を介して出力する。このシステムから出力された垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ及びクロック信号ＤＣＬＫ及び電源信号ＶＣＣはタイミングコントローラー１２２に供給される。また、このシステムから順次出力された映像データ信号ＤＡＴＡはタイミングコントローラー１２２に供給される。
【００４６】
タイミングコントローラー１２２は、自分に入力される垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ及びクロック信号ＤＣＬＫを用いてデータ制御信号ＤＣＳ及びスキャン制御信号ＳＣＳを生成してデータドライバー１５３及びスキャンドライバー１５１に供給する。データ制御信号ＤＣＳはデータドライバー１５３に供給され、スキャン制御信号ＳＣＳはスキャンドライバー１５１に供給される。
【００４７】
データ制御信号ＤＣＳは、ドットクロック（ｄｏｔ  ｃｌｏｃｋ）、ソースシフトクロック（ｓｏｕｒｃｅ  ｓｈｉｆｔ  ｃｌｏｃｋ）、ソースイネーブル信号（ｓｏｕｒｃｅ  ｅｎａｂｌｅ  ｓｉｇｎａｌ）及び極性反転信号（ｐｏｌａｒｉｔｙ  ｉｎｖｅｒｓｉｏｎ  ｓｉｇｎａｌ）を含む。
【００４８】
スキャン制御信号ＳＣＳはゲートスタートパルス（ｇａｔｅ  ｓｔａｒｔ  ｐｕｌｓｅ）、ゲートシフトクロック（ｇａｔｅ  ｓｈｉｆｔ  ｃｌｏｃｋ）及びゲート出力イネーブル（ｇａｔｅ  ｏｕｔｐｕｔ  ｅｎａｂｌｅ）を含む。
【００４９】
データドライバー１５３は、タイミングコントローラー１２２からのデータ制御信号ＤＣＳによって映像データ信号ＤＡＴＡ’をサンプリングした後、水平期間（Ｈｏｒｉｚｏｎｔａｌ  Ｔｉｍｅ：１Ｈ、２Ｈ、...）ごとに１水平ラインのサンプリングデータ信号をラッチし、そのラッチされたデータ信号をデータラインＤＬ１〜ＤＬｊに供給する。すなわち、データドライバー１５３は、タイミングコントローラー１２２からの映像データ信号を電源供給部１２３から入力されるガンマ電圧を用いてアナログデータ信号に変換し、その変換されたアナログデータ信号をデータラインＤＬ１〜ＤＬｊに供給する。
【００５０】
スキャンドライバー１５１は、タイミングコントローラー１２２からのゲートスタートパルスＳＣＳに応答してスキャン信号を発生するシフトレジスタと、このスキャン信号を画素ＰＸの駆動に適当な電圧レベルにシフトさせるためのレベルシフタを含むことができる。スキャンドライバー１５１は、タイミングコントローラー１２２からのスキャン制御信号ＳＣＳに応答してスキャンラインＳＬ１〜ＳＬｉに第１〜第ｉスキャン信号をそれぞれ供給する。
【００５１】
電源供給部１２３は、電源信号ＶＣＣを用いて複数のガンマ電圧、第１駆動電圧ＶＤＤ及び第２駆動電圧ＶＳＳを生成する。電源供給部１２３は、複数のガンマ電圧をデータドライバー１５３に供給し、第１駆動電圧ＶＤＤを第１駆動電源ラインＶＤＬに供給し、第２駆動電圧ＶＳＳを第２駆動電源ラインＶＳＬに供給する。
【００５２】
図２は図１のいずれか１個の画素に備えられた回路の構成を示した図である。
【００５３】
画素ＰＸは、図２に示したように、画素回路１８０及びこの画素回路１８０からの駆動電流を供給される発光素子ＬＥＤを含む。
【００５４】
画素回路１８０は、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２及びストレージキャパシタＣｓｔを含むことができる。
【００５５】
第１スイッチング素子Ｔｒ１は第ｎスキャンラインＳＬｎに接続された第１ゲート電極を含み、第ｍデータラインＤＬｍとノードＮの間に接続される。第１スイッチング素子Ｔｒ１の第１ソース電極及び第１ドレイン電極のいずれか一方は第ｍデータラインＤＬｍに接続され、その第１ソース電極及び第１ドレイン電極の他方はノードＮに接続される。例えば、第１スイッチング素子Ｔｒ１の第１ソース電極は第ｍデータラインＤＬｍに接続され、第１スイッチング素子Ｔｒ１の第１ドレイン電極はノードＮに接続される。ここで、ｎ及びｍは自然数である。
【００５６】
第２スイッチング素子Ｔｒ２はノードＮに接続された第２ゲート電極を含み、第１駆動電源ラインＶＤＬと発光素子ＬＥＤの間に接続される。第２スイッチング素子Ｔｒ２の第２ソース電極及び第２ドレイン電極のいずれか１個は第１駆動電源ラインＶＤＬに接続され、その第２ソース電極及び第２ドレイン電極の他の１個は発光素子ＬＥＤに接続される。例えば、第２スイッチング素子Ｔｒ２の第２ソース電極は第１駆動電源ラインＶＤＬに接続され、第２スイッチング素子Ｔｒ２の第２ドレイン電極は発光素子ＬＥＤに接続される。
【００５７】
第２スイッチング素子Ｔｒ２は発光素子ＬＥＤを駆動するための駆動スイッチング素子であり、この第２スイッチング素子Ｔｒ２は第２ゲート電極に印加されたデータ信号の大きさによって第１駆動電源ラインＶＤＬから第２駆動電源ラインＶＳＬに供給される駆動電流量（密度）を調節する。
【００５８】
ストレージキャパシタＣｓｔはノードＮと第１駆動電源ラインＶＤＬの間に接続される。ストレージキャパシタＣｓｔは第２スイッチング素子Ｔｒ２の第２ゲート電極に印加された信号を１フレーム期間の間に保存する。
【００５９】
発光素子ＬＥＤは第２スイッチング素子Ｔｒ２の第２ドレイン電極と第２駆動電源ラインＶＳＬの間に接続される。発光素子ＬＥＤは第２スイッチング素子Ｔｒ２を介して供給される駆動電流によって発光する。発光素子ＬＥＤはその駆動電流の大きさによって他の明るさで発光する。
【００６０】
図３は図１の３個の隣接した画素の平面図、図４は図３のＩ−Ｉ’線についての断面図である。
【００６１】
図３及び図４に示したように、表示装置は、基板３０１、バッファー層３０２、ダミー層３２０、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、第１ゲート絶縁膜３０３ａ、第２駆動電源ラインＶＳＬ、第２ゲート絶縁膜３０３ｂ、ストレージ電極３３３、層間絶縁膜３０４、第１駆動電源ラインＶＤＬ、平坦化膜３０５、絶縁膜３６６、第１整列電極３４１、第２整列電極３４２、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ、第１接続電極３７１及び第２接続電極３７２を含む。
【００６２】
基板３０１は、ガラス基板、水晶基板、サファイア基板、プラスチック基板及び屈曲可能な柔軟なポリマーフィルムのいずれか一つであってもよい。
【００６３】
第１スイッチング素子Ｔｒ１は、第１半導体層３２１、第１ゲート電極ＧＥ１、第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１を含む。
【００６４】
第２スイッチング素子Ｔｒ２は、第２半導体層３２２、第２ゲート電極ＧＥ２、第２ソース電極ＳＥ２及び第２ドレイン電極ＤＥ２を含む。
【００６５】
バッファー層３０２は基板３０１上に位置する。バッファー層３０２は基板３０１の全面と重畳する。バッファー層３０２は基板３０１の上面に不純物イオンが拡散することを防止し、水分又は外気の浸透を防止し、表面を平坦化する役割をすることができる。
【００６６】
バッファー層３０２は、酸化珪素、窒化珪素、酸窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化チタン又は窒化チタンなどの無機物又はポリイミド、ポリエステル、アクリルなどの有機物又はこれらの積層体から形成されてもよい。バッファー層３０２は必須構成要素ではなく、必要によっては省略することもできる。
【００６７】
第１半導体層３２１、第２半導体層３２２及びダミー層３２０はバッファー層３０２上に位置する。
【００６８】
第１半導体層３２１は非晶質シリコン（ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）又は多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）のような無機半導体又は有機半導体を使うことができる。第２半導体層３２２は第１半導体層３２１と同じ物質を含むことができる。
【００６９】
一方、第２半導体層３２２は酸化物半導体から形成される。例えば、酸化物半導体は、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、又はハフニウム（Ｈｆ）のような１２、１３、１４族金属元素及びこれらの組合せから選択された物質の酸化物を含むことができる。
【００７０】
第１ゲート絶縁膜３０３ａは、第１半導体層３２１、第２半導体層３２２及びバッファー層３０２上に位置する。第１ゲート絶縁膜３０３ａは基板３０１の全面と重畳する。
【００７１】
第１ゲート絶縁膜３０３ａは、シリコン酸化物、シリコン窒化物、金属酸化物のような無機膜を含むことができる。
【００７２】
第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２及び第２駆動電源ラインＶＳＬは第１ゲート絶縁膜３０３ａ上に位置する。ここで、第１ゲート電極ＧＥ１は第１半導体層３２１のチャネル領域Ｃ１と重畳するように第１ゲート絶縁膜３０３ａ上に位置し、第２ゲート電極ＧＥ２は第２半導体層３２２のチャネル領域Ｃ２と重畳するようにその第１ゲート絶縁膜３０３ａ上に位置し、そして第２駆動電源ラインＶＳＬはダミー層３２０と重畳するようにその第１ゲート絶縁膜３０３ａ上に位置する。図示されていないが、第１ゲート電極ＧＥ１はスキャンライン（例えば、ＳＬｎ）に接続される。
【００７３】
第１ゲート電極ＧＥ１は、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｌ、Ｍｏ、Ｃｒ、Ａｌ：Ｎｄ及びＭｏ：Ｗなどの物質を含むことができる。第２ゲート電極ＧＥ２及び第２駆動電源ラインＶＳＬは第１ゲート電極ＧＥ１と同じ物質を含むことができる。
【００７４】
第２ゲート絶縁膜３０３ｂは第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２、第２駆動電源ラインＶＳＬ及び第１ゲート絶縁膜３０３ａ上に位置する。第２ゲート絶縁膜３０３ｂは基板３０１の全面と重畳する。
【００７５】
第２ゲート絶縁膜３０３ｂは第１ゲート絶縁膜３０３ａと同じ物質を含むことができる。
【００７６】
ストレージ電極３３３は第２ゲート絶縁膜３０３ｂ上に位置する。ストレージ電極３３３は第２ゲート電極ＧＥ２と重畳するように第２ゲート絶縁膜３０３ｂ上に位置する。ストレージ電極３３３と第２ゲート電極ＧＥ２の間にストレージキャパシタＣｓｔが位置する。ストレージ電極３３３は層間絶縁膜３０４を貫通するコンタクトホール（図示せず）を介して第１駆動電源ラインＶＤＬに接続される。
【００７７】
ストレージ電極は第１ゲート電極ＧＥ１と同じ物質を含むことができる。
【００７８】
層間絶縁膜３０４はストレージ電極３３３及び第２ゲート絶縁膜３０３ｂ上に位置する。層間絶縁膜３０４は基板３０１の全面と重畳する。
【００７９】
層間絶縁膜３０４はシリコン酸化物又はシリコン窒化物などのような無機膜を含むことができる。一方、層間絶縁膜３０４は有機膜を含むことができる。
【００８０】
第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２、延長電極３４０及び第１駆動電源ラインＶＤＬは層間絶縁膜３０４上に位置する。
【００８１】
第１ソース電極ＳＥ１は、層間絶縁膜３０４、第２ゲート絶縁膜３０３ｂ及び第１ゲート絶縁膜３０３ａを貫通する第１ソースコンタクトホール１１を介して第１半導体層３２１の第１ソース領域Ｓ１に接続される。図示されていないが、第１ソース電極ＳＥ１はデータライン（例えば、ＤＬｍ）に接続される。
【００８２】
第１ソース電極ＳＥ１は、金属、合金、金属窒化物、導電性金属酸化物、透明伝導性物質などを含むことができる。
【００８３】
第１ドレイン電極ＤＥ１は、層間絶縁膜３０４、第２ゲート絶縁膜３０３ｂ及び第１ゲート絶縁膜３０３ａを貫通する第１ドレインコンタクトホール１２を介して第１半導体層３２１の第１ドレイン領域Ｄ１に接続される。図示されていないが、第１ドレイン電極ＤＥ１は、層間絶縁膜３０４及び第２ゲート絶縁膜３０３ｂを貫通するコンタクトホールを介して第２ゲート電極ＧＥ２に接続される。
【００８４】
第２ソース電極ＳＥ２は、層間絶縁膜３０４、第２ゲート絶縁膜３０３ｂ及び第１ゲート絶縁膜３０３ａを貫通する第２ソースコンタクトホール２１を介して第２半導体層３２２の第２ソース領域Ｓ２に接続される。第２ソース電極ＳＥ２は第１駆動電源ラインＶＤＬに接続される。
【００８５】
第２ドレイン電極ＤＥ２は、層間絶縁膜３０４、第２ゲート絶縁膜３０３ｂ及び第１ゲート絶縁膜３０３ａを貫通する第２ドレインコンタクトホール２２を介して第２半導体層３２２の第２ドレイン領域Ｄ２に接続される。
【００８６】
延長電極３４０は、層間絶縁膜３０４及び第２ゲート絶縁膜３０３ｂを貫通するコンタクトホール３０を介して第２駆動電源ラインＶＳＬに接続される。
【００８７】
第１ドレイン電極ＤＥ１、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２、延長電極３４０及び第１駆動電源ラインＶＤＬは第１ソース電極ＳＥ１と同じ物質を含むことができる。
【００８８】
平坦化膜３０５は、第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２、延長電極３４０及び層間絶縁膜３０４上に位置する。平坦化膜３０５は、発光素子ＬＥＤの発光効率を高めるために、膜の段差を無くして平坦化させる役割をすることができる。
【００８９】
平坦化膜３０５は絶縁体を含むことができる。例えば、平坦化膜３０５は、無機物、有機物、又は有機／無機複合物からなる単層又は複数層の構造を含むことができる。また、平坦化膜３０５は、アクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｓｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）のうち１種以上の物質を含むことができる。
【００９０】
第１整列電極３４１、第２整列電極３４２及び整列ライン２２２は平坦化膜３０５上に位置する。
【００９１】
第１整列電極３４１は整列ライン２２２に接続される。例えば、第１整列電極３４１と整列ライン２２２は一体になることができる。
【００９２】
図３に示したように、第１整列電極３４１はＹ軸方向に伸び、整列ライン２２２はＸ軸方向に伸びる。
【００９３】
整列ライン２２２は非連続的なライン形状を有する。例えば、整列ライン２２２は、互いに分離された複数の分割電極２００を含むことができる。各分割電極２００は各画素ＰＸ１、ＰＸ２、ＰＸ３の第１整列電極３４１に接続される。具体的な例として、図３に示したように、３個の分割電極２００は第１〜第３画素ＰＸ１、ＰＸ２、ＰＸ３の第１整列電極３４１にそれぞれ接続される。
【００９４】
第２整列電極３４２は、平坦化膜３０５、層間絶縁膜３０４及び第２ゲート絶縁膜３０３ｂを貫通するコンタクトホール４０を介して第２駆動電源ラインＶＳＬに接続される。
【００９５】
第１整列電極３４１は第１ゲート電極ＧＥ１と同じ物質を含むことができる。また、第１整列電極３４１は高い反射率を有する金属を含むことができる。例えば、第１整列電極はアルミニウム又はアルミニウム合金を含むことができる。第２整列電極３４２は第１整列電極３４１と同じ物質を含むことができる。
【００９６】
絶縁膜３６６は、第１整列電極３４１、第２整列電極３４２及び平坦化膜３０５上に位置する。絶縁膜３６６はＺ軸方向に配置された複数の絶縁膜３０６、３０７を含むことができる。例えば、絶縁膜３６６は、Ｚ軸方向に配置された第１絶縁膜３０６及び第２絶縁膜３０７を含むことができる。
【００９７】
第１絶縁膜３０６は、第１整列電極３４１、第２整列電極３４２及び平坦化膜３０５上に位置する。具体的な例として、第１絶縁膜３０６は平坦化膜３０５と第２絶縁膜３０７の間に位置し、第１整列電極３４１と第２絶縁膜３０７の間に位置し、そして第２整列電極３４２と第２絶縁膜３０７の間に位置することができる。
【００９８】
第１絶縁膜３０６は第１ゲート絶縁膜３０３ａ又は層間絶縁膜３０４と同じ物質を含むことができる。
【００９９】
第２絶縁膜３０７は第１絶縁膜３０６上に位置する。
【０１００】
第２絶縁膜３０７は第１絶縁膜３０６と同じ物質を含むことができる。
【０１０１】
第１駆動電極３５１及び第２駆動電極３５２は第２絶縁膜３０７上に位置する。第１駆動電極３５１は第１整列電極３４１と重畳するように第２絶縁膜３０７上に位置し、第２駆動電極３５２は第２整列電極３４２と重畳するようにその第２絶縁膜３０７上に位置することができる。
【０１０２】
第１駆動電極３５１及び第２駆動電極３５２は発光素子ＬＥＤを挟んでＸ軸方向に互いに向き合う。
【０１０３】
第２駆動電極３５２と向き合う第１駆動電極３５１の一面を第１側面と定義し、その第１側面と向き合う第２駆動電極３５２の一面を第２側面と定義し、第２絶縁膜３０７と接触する第１駆動電極３５１及び第２駆動電極３５２の面をそれぞれ該当駆動電極の下面と定義すると、第１側面とその第１駆動電極３５１の下面がなす角θ１は鋭角である。同様に、第２側面とその第２駆動電極３５２の下面がなす角θ２は鋭角である。
【０１０４】
第１側面の反対側に位置する第１駆動電極３５１の面とその第１駆動電極３５１の下面がなす角も鋭角であり、第２側面の反対側に位置する第２駆動電極３５２の面とその第２駆動電極３５２の下面がなす角も鋭角である。
【０１０５】
第１駆動電極３５１と第２駆動電極３５２間の距離ｄ２は第１整列電極３４１と第２整列電極３４２間の距離ｄ１と違ってもよい。例えば、第１整列電極３４１と第２整列電極３４２間の距離ｄ１は第１駆動電極３５１と第２駆動電極３５２間の距離ｄ２より小さくてもよい。一方、他の実施例として、第１整列電極３４１と第２整列電極３４２間の距離ｄ１は第１駆動電極３５１と第２駆動電極３５２間の距離ｄ２と同一であってもよい。
【０１０６】
第１駆動電極３５１及び第２駆動電極３５２は第１ゲート電極ＧＥ１と同じ物質を含むことができる。
【０１０７】
発光素子ＬＥＤは第２絶縁膜３０７上に位置する。ここで、発光素子ＬＥＤはその第２絶縁膜３０７上で第１駆動電極３５１と第２駆動電極３５２の間に位置することができる。
【０１０８】
発光素子ＬＥＤの長さＬは前述した第１整列電極３４１と第２整列電極３４２間の距離ｄ１と同一であってもよい。
【０１０９】
Ｘ軸方向に互いに向き合う発光素子の両側面（又は両端部）はそれぞれ第１整列電極３４１の側面（又は端部）及び第２整列電極３４２の側面（又は端部）と対応するように位置することができる。例えば、第１接続電極３７１に接続された発光素子ＬＥＤの一面を第３側面と定義し、第２接続電極３７２に接続された発光素子ＬＥＤの他の一面を第４側面と定義し、第２整列電極３４２と向き合う第１整列電極３４１の一面を第５側面と定義し、その第５側面と向き合う第２整列電極３４２の一面を第６側面と定義すると、発光素子ＬＥＤの第３側面は第１整列電極３４１の第５側面と対応するように位置し、その発光素子ＬＥＤの第４側面は第２整列電極３４２の第６側面と対応するように位置する。言い換えれば、第３側面は第５側面と重畳し、第４側面は第６側面と重畳する。
【０１１０】
前述した第１整列電極３４１の第５側面及び第２整列電極３４２の第６側面は第１駆動電極３５１と第２駆動電極３５２との間の領域と重畳する。例えば、第５側面は第１側面と第３側面間の領域と重畳し、第６側面は第２側面と第４側面間の領域と重畳することができる。
【０１１１】
このように、第１整列電極３４１と第２整列電極３４２間の距離ｄ１が第１駆動電極３５１と第２駆動電極３５２間の距離ｄ２より小さく、また第１整列電極３４１と第２整列電極３４２の互いに向き合う側面（すなわち、第５側面及び第６側面）がその第１駆動電極３５１と第２駆動電極３５２間の領域（例えば、画素領域）内に位置するので、発光素子ＬＥＤはその画素領域内に正しく整列される。
【０１１２】
また、発光素子ＬＥＤの両側面（すなわち、第３側面及び第４側面）から出射した光は第１整列電極３４１及び第２整列電極３４２に入射してＺ軸方向に反射されてもよいので、光効率が向上することができる。
【０１１３】
第１接続電極３７１は、発光素子ＬＥＤの第１電極、第１駆動電極３５１及び第２絶縁膜３０７上に位置する。発光素子ＬＥＤの第１電極はその発光素子ＬＥＤの第３側面を含むことができる。
【０１１４】
第１接続電極３７１は発光素子ＬＥＤの第１電極及び第１駆動電極３５１に接続される。第１接続電極３７１は、第２絶縁膜３０７及び第１絶縁膜３０６を貫通するコンタクトホール５０を介して第１整列電極３４１に接続される。また、第１接続電極３７１は、第２絶縁膜３０７、第１絶縁膜３０６及び平坦化膜３０５を貫通するコンタクトホール６０を介して第２ドレイン電極ＤＥ２に接続される。言い換えれば、第１接続電極３７１は、発光素子ＬＥＤの第１電極、第１駆動電極３５１、第１整列電極３４１及び第２ドレイン電極ＤＥ２に接続される。これにより、発光素子ＬＥＤの第１電極は第２スイッチング素子Ｔｒ２の第２ドレイン電極ＤＥ２に接続される。
【０１１５】
第１接続電極３７１は、アルミニウム、チタン、インジウム、ゴールド及びシルバーからなる群から選択されたいずれか１種以上の金属物質又はＩＴＯ（Ｉｎｄｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＺｎＯ：Ａｌ及びＣＮＴ−伝導性ポリマー（ｐｏｌｍｅｒ）複合体からなる群から選択されたいずれか１種以上の透明物質を含むことができる。第１接続電極３７１に含まれた物質が２種以上の場合、一例示による第１接続電極３７１は２種以上の物質が積層された構造を有することができる。
【０１１６】
第２接続電極３７２は、発光素子ＬＥＤの第２電極４１２、第２駆動電極３５２及び第２絶縁膜３０７上に位置する。発光素子ＬＥＤの第４電極はその発光素子の第４側面を含むことができる。
【０１１７】
第２接続電極３７２は、第２絶縁膜３０７、第１絶縁膜３０６及び平坦化膜３０５を貫通するコンタクトホール７０を介して延長電極３４０に接続される。言い換えれば、第２接続電極３７２は、発光素子ＬＥＤの第２電極４１２、第２駆動電極３５２及び延長電極３４０に接続される。これにより、発光素子ＬＥＤの第２電極４１２は第２駆動電源ラインＶＳＬに接続される。
【０１１８】
第２接続電極３７２は第１接続電極３７１と同じ物質を含むことができる。
【０１１９】
発光素子ＬＥＤの両側面（すなわち、第３側面及び第４側面）から出射した光は第１駆動電極３５１及び第２駆動電極３５２の傾斜面に入射することができる。この傾斜面に入射した光はＺ軸方向に反射される。例えば、発光素子ＬＥＤの第３側面から第１駆動電極３５１に向かって出射した光はその第１駆動電極３５１の傾斜面によってＺ軸方向に反射されてもよく、その発光素子ＬＥＤの第４側面から第２駆動電極３５２に向かって出射した光はその第２駆動電極３５２の傾斜面によってＺ軸方向に反射されてもよい。
【０１２０】
Ｘ軸方向に隣接した第１画素ＰＸ１、第２画素ＰＸ２及び第３画素ＰＸ３は相異なる色相の光を放出する発光素子ＬＥＤを含むことができる。例えば、第１画素ＰＸ１の発光素子ＬＥＤは赤色光を放出する赤色発光素子であってもよく、第２画素ＰＸ２の発光素子ＬＥＤは緑色光を放出する緑色発光素子であってもよく、そして第３画素ＰＸ３の発光素子ＬＥＤは青色光を放出する青色発光素子であってもよい。
【０１２１】
図５は図３のいずれか１個の発光素子の詳細図である。
【０１２２】
発光素子ＬＥＤは、例えばナノ（ｎａｎｏ）メートル又はマイクロ（ｍｉｃｒｏ）メートルの単位を有する発光素子であり、図５に示したように、円柱状を有することができる。図示されていないが、この発光素子ＬＥＤは直方体又はこれとは違う様々な多様な形状を有することもできる。
【０１２３】
発光素子ＬＥＤは、第１電極４１１、第２電極４１２、第１半導体層４３１、第２半導体層４３２及び活性層４５０を含むことができる。一方、発光素子ＬＥＤは、前述した構成要素４１１、４１２、４３１、４３２、４５０の他に絶縁膜４７０をさらに含むことができる。第１電極４１１及び第２電極４１２の少なくとも１個は省略可能である。
【０１２４】
第１半導体層４３１は第１電極４１１と活性層４５０の間に位置する。
【０１２５】
活性層４５０は第１半導体層４３１と第２半導体層４３２の間に位置する。
【０１２６】
第２半導体層４３２は活性層４５０と第２電極４１２の間に位置する。
【０１２７】
絶縁膜４７０は、第１電極４１１の一部、第２電極４１２の一部、第１半導体層４３１、活性層４５０及び第２半導体層４３２を取り囲むリング形状を有することができる。他の例として、絶縁膜４７０は活性層４５０のみを取り囲むリング形状を有することができる。絶縁膜４７０は、活性層４５０と第１電極部３５１間の接触及びその活性層４５０と第２電極部３５２間の接触を防止する。また、絶縁膜４７０は、活性層４５０を含む外面を保護することにより、発光素子ＬＥＤの発光効率が低下することを防止することができる。
【０１２８】
第１電極４１１、第１半導体層４３１、活性層４５０、第２半導体層４３２及び第２電極４１２は、発光素子ＬＥＤの長手方向に順次積層される。ここで、発光素子の長さはＸ軸方向への大きさを意味する。例えば、発光素子の長さＬは２μｍ〜５μｍであってもよい。
【０１２９】
第１及び第２電極４１１、４１２はオーム（ｏｈｍｉｃ）接触電極であってもよい。ただ、第１及び第２電極４１１、４１２はこれに限定されなく、ショトキー（Ｓｃｈｏｔｔｋｙ）接触電極であってもよい。
【０１３０】
第１及び第２電極４１１、４１２は伝導性の金属を含むことができる。例えば、第１及び第２電極４１１、４１２は、アルミニウム、チタン、インジウム、ゴールド及びシルバーのうち１種以上の金属物質を含むことができる。また、第１電極４１１及び第２電極４１２は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）又はＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）を含むこともできる。第１及び第２電極４１１、４１２は同じ物質を含むことができる。これとは違い、第１及び第２電極４１１、４１２は互いに異なる物質を含むこともできる。
【０１３１】
第１半導体層４３１は、例えばｎ型半導体層を含むことができる。一例として、発光素子ＬＥＤが青色発光素子の場合、そのｎ型半導体層はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料、例えばＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮなどの物質のいずれか１種以上を含むことができる。このｎ型半導体材料に第１導電性ドーパント（例えば、Ｓｉ、Ｇｅ、Ｓｎなど）がドープされることもできる。
【０１３２】
前述した青色発光素子ではない他の色相の発光素子は他種のＩＩＩ−Ｖ族半導体物質をｎ型半導体層として含むことができる。
【０１３３】
第１電極４１１は省略することができる。第１電極４１１が存在しない場合、第１半導体層４３１は第１接続電極３７１、３５１に接続されてもよい。
【０１３４】
第２半導体層４３２は、例えばｐ型半導体層を含むことができる。一例として、発光素子ＬＥＤが青色発光素子の場合、そのｐ型半導体層はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質、例えばＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮなどの物質のうち１種以上を含むことができる。このｐ型半導体材料に第２導電性ドーパント（例えば、Ｍｇ）がドープされることもできる。
【０１３５】
第２電極４１２は省略することができる。第２電極４１２が存在しない場合、第２半導体層４３２は第２接続電極３７２、３５２に接続されてもよい。
【０１３６】
活性層４５０は単一又は多重量子井戸構造を有することができる。例えば、活性層４５０の上部及び下部の少なくとも一方には導電性ドーパントがドープされたクラッド層（図示せず）が配置されてもよく、このクラッド層（すなわち、導電性ドーパント含むクラッド層）はＡｌＧａＮ層又はＩｎＡｌＧａＮ層であってもよい。その他に、ＡｌＧａＮ、ＡｌＩｎＧａＮなどの物質も活性層４５０として用いられてもよい。上述した活性層４５０に電界が印加されれば、電子正孔対の結合によって光が発生する。活性層４５０の位置は発光素子の種類によって多様に変更可能である。
【０１３７】
前述した青色発光素子ではない他の色相の発光素子の活性層は他種のＩＩＩ−Ｖ族半導体物質を含むことができる。
【０１３８】
一方、図示されていないが、発光素子ＬＥＤは第１及び第２半導体層４３１、４３２の上部及び下部に蛍光体層、活性層、半導体及び電極の少なくとも１個をさらに含むことができる。
【０１３９】
図６ａ〜図９ｂは本発明の一実施例による表示装置の製造方法を説明するための工程図である。ここで、図６ｂは図６ａのＩ−Ｉ’線についての断面図、図７ｂは図７ａのＩ−Ｉ’線についての断面図、図８ｂは図８ａのＩ−Ｉ’線についての断面図、そして図９ｂは図９ａのＩ−Ｉ’線についての断面図である。
【０１４０】
まず、図６ａ及び図６ｂに示したように、基板３０１上にバッファー層３０２が形成される。
【０１４１】
その後、そのバッファー層３０２上にダミー層３２０、第１半導体層３２１及び第２半導体層３２２が形成される。ダミー層３２０、第１半導体層３２１及び第２半導体層３２２は同じ物質からなることができる。ダミー層３２０、第１半導体層３２１及び第２半導体層３２２はフォトレジスト工程によって形成されてもよい。
【０１４２】
ついで、ダミー層３２０、第１半導体層３２１、第２半導体層３２２及びバッファー層３０２上に第１ゲート絶縁膜３０３ａが形成される。
【０１４３】
ついで、第１ゲート絶縁膜３０３ａ上に第２駆動電源ラインＶＳＬ、第１ゲート電極ＧＥ１及び第２ゲート電極ＧＥ２が形成される。第２駆動電源ラインＶＳＬはダミー層３２０と重畳し、第１ゲート電極ＧＥ１は第１半導体層３２１の第１チャネル領域Ｃ１と重畳し、第２ゲート電極ＧＥ２は第２半導体層３２２の第２チャネル領域Ｃ２と重畳する。第２駆動電源ラインＶＳＬ、第１ゲート電極ＧＥ１及び第２ゲート電極ＧＥ２は同じ物質からなることができる。第２駆動電源ラインＶＳＬ、第１ゲート電極ＧＥ１及び第２ゲート電極ＧＥ２はフォトレジスト工程によって形成されてもよい。
【０１４４】
その後、第２駆動電源ラインＶＳＬ、第１ゲート電極ＧＥ１及び第２ゲート電極ＧＥ２が形成された基板３０１に向かって不純物イオンが注入される。ここで、この不純物イオンは、第２駆動電源ラインＶＳＬ、第１ゲート電極ＧＥ１及び第２ゲート電極ＧＥ２によって重畳していない第１及び第２半導体層３２１、３２２の各ソース領域Ｓ１、Ｓ２及び各ドレイン領域Ｄ１、Ｄ２に選択的に注入される。
【０１４５】
ついで、第２駆動電源ラインＶＳＬ、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２及び第１ゲート絶縁膜３０３ａ上に第２ゲート絶縁膜３０３ｂが形成される。
【０１４６】
ついで、第２ゲート絶縁膜３０３ｂ上にストレージ電極３３３が形成される。ストレージ電極３３３は第２ゲート電極ＧＥ２と重畳する。ストレージ電極３３３はフォトレジスト工程によって形成されてもよい。
【０１４７】
その後、ストレージ電極３３３上に層間絶縁膜３０４が形成される。
【０１４８】
ついで、層間絶縁膜３０４、第２ゲート絶縁膜３０３ｂ及び第１ゲート絶縁膜３０３ａの一部が選択的に除去されることにより、第２駆動電源ラインＶＳＬを露出させるコンタクトホール３０、第１ソース領域Ｓ１を露出させる第１ソースコンタクトホール１１、第１ドレイン領域Ｄ１を露出させる第１ドレインコンタクトホール１２、第２ソース領域Ｓ２を露出させる第２ソースコンタクトホール２１及び第２ドレイン領域Ｄ２を露出させる第２ドレインコンタクトホール２２が形成される。また、図示されていないが、層間絶縁膜３０４の一部が選択的に除去されるとき、ストレージ電極３３３を露出させるストレージコンタクトホールがさらに形成される。このコンタクトホール３０、第１ソースコンタクトホール１１、第１ドレインコンタクトホール１２、第２ソースコンタクトホール２１、第２ドレインコンタクトホール２２及びストレージコンタクトホールはフォトレジスト工程によって形成されてもよい。
【０１４９】
ついで、層間絶縁膜３０４上に延長電極３４０、第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２及び第１駆動電源ラインＶＤＬが形成される。延長電極３４０、第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２及び第１駆動電源ラインＶＤＬは同じ物質からなることができる。ここで、第１駆動電源ラインＶＤＬと第２ソース電極ＳＥ２は一体になることができる。
【０１５０】
延長電極３４０はコンタクトホール３０を介して第２駆動電源ラインＶＳＬに接続され、第１ソース電極ＳＥ１は第１ソースコンタクトホール１１を介して第１ソース領域Ｓ１に接続され、第１ドレイン電極ＤＥ１は第１ドレインコンタクトホール１２を介して第１ドレイン領域Ｄ１に接続され、第２ソース電極ＳＥ２は第２ソースコンタクトホール２１を介して第２ソース領域Ｓ２に接続され、第２ドレイン電極ＤＥ２は第２ドレインコンタクトホール２２を介して第２ドレイン領域Ｄ２に接続され、そして第１駆動電源ラインＶＤＬはストレージコンタクトホールを介してストレージ電極３３３に接続される。
【０１５１】
その後、延長電極３４０、第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２、第１駆動電源ラインＶＤＬ及び層間絶縁膜３０４上に平坦化膜３０５が形成される。
【０１５２】
ついで、平坦化膜３０５、層間絶縁膜３０４及び第２ゲート絶縁膜３０３ｂの一部が選択的に除去されることにより、第２駆動電源ラインＶＳＬを露出させるコンタクトホール４０が形成される。このコンタクトホール４０はフォトレジスト工程によって形成されてもよい。
【０１５３】
ついで、平坦化膜３０５上に第１整列電極３４１、第２整列電極３４２及び整列ライン２２２が形成される。第１整列電極３４１、第２整列電極３４２及び整列ライン２２２は同じ物質からなることができる。ここで、第１整列電極３４１は整列ライン２２２と一体になる。第１整列電極３４１、第２整列電極３４２及び整列ライン２２２はフォトレジスト工程によって形成されてもよい。
【０１５４】
第２整列電極３４２はコンタクトホール４０を介して第２駆動電源ラインＶＳＬに接続される。
【０１５５】
その後、第１整列電極３４１、第２整列電極３４２及び整列ライン２２２上に第１絶縁膜３０６が形成される。
【０１５６】
ついで、第１絶縁膜３０６上に第２絶縁膜３０７が形成される。
【０１５７】
ついで、第２絶縁膜３０７上に第１駆動電極３５１及び第２駆動電極３５２が形成される。第１駆動電極３５１及び第２駆動電極３５２は同じ物質からなることができる。第１駆動電極３５１は第１整列電極３４１と重畳し、第２駆動電極３５２は第２整列電極３４２と重畳する。第１駆動電極３５１及び第２駆動電極３５２はフォトレジスト工程によって形成されてもよい。
【０１５８】
その後、第１駆動電極３５１及び第２駆動電極３５２間の領域（例えば、画素領域）に発光素子ＬＥＤが形成される。例えば、この発光素子ＬＥＤはインクジェットプリンティング方式でその画素領域に選択的に配置されてもよい。ここで、図６ａに示したように、大部分の発光素子ＬＥＤは整列されていない状態で配置される。言い換えれば、発光素子ＬＥＤの長手方向に平行な軸をその発光素子ＬＥＤの軸と定義するとき、発光素子ＬＥＤの軸はＸ軸に平行ではない。
【０１５９】
ついで、図７ａ及び図７ｂに示したように、整列ライン２２２に第１整列信号Ｓａ１が供給され、第２駆動電源ラインに第２整列信号Ｓａ２が供給される。整列ライン２２２に供給された第１整列信号Ｓａ１は各第１整列電極３４１に印加される。
【０１６０】
第２整列信号Ｓａ２は、例えば直流電圧である第２駆動電圧ＶＳＳであり得る。一方、第１整列信号Ｓａ１は交互に高電圧及び低電圧を有する交流信号であり、高電圧は第２整列信号Ｓａ２より高く、低電圧は第２整列信号Ｓａ２より低い。例えば、高電圧は第２駆動電圧ＶＳＳより高く、低電圧は第２駆動電圧ＶＳＳより低い。
【０１６１】
第１整列電極３４１に印加された第１整列信号Ｓａ１及び第２整列電極３４２に印加された第２整列信号Ｓａ２によって第１整列電極３４１と第２整列電極３４２の間にＸ軸に平行な方向に電界が発生し、その電界によって発光素子ＬＥＤは一方向に整列される。例えば、発光素子ＬＥＤは、図７ａに示したように、これらの軸がＸ軸に平行に整列される。
【０１６２】
ついで、図８ａ及び図８ｂに示したように、第２絶縁膜３０７、第１絶縁膜３０６及び平坦化膜３０５の一部が選択的に除去されることにより、第２ドレイン電極ＤＥ２を露出させるコンタクトホール６０、第１整列電極３４１を露出させるコンタクトホール５０及び延長電極３４０を露出させるコンタクトホール７０が形成される。このコンタクトホール６０、５０、７０はフォトレジスト工程によって形成されてもよい。一方、このコンタクトホール６０、５０、７０の形成工程は第１整列信号Ｓａ１及び第２整列信号Ｓａ２が印加された状態で遂行されてもよい。
【０１６３】
その後、図９ａ及び図９ｂに示したように、発光素子ＬＥＤの第１電極４１１、第１駆動電極３５１及び第２絶縁膜３０７上に第１接続電極３７１が形成され、そして発光素子ＬＥＤの第２電極４１２、第２駆動電極３５２及び第２絶縁膜３０７上に第２接続電極３７２が形成される。第１接続電極３７１及び第２接続電極３７２は同じ物質からなることができる。第１接続電極３７１及び第２接続電極３７２はフォトレジスト工程によって形成されてもよい。
【０１６４】
第１接続電極３７１はコンタクトホール６０、５０を介して第２ドレイン電極ＤＥ２及び第１整列電極３４１に接続され、第２接続電極３７２はコンタクトホール７０を介して延長電極３４０に接続される。
【０１６５】
一方、この第１接続電極３７１及び第２接続電極３７２の形成工程は第１整列信号Ｓａ１及び第２整列信号Ｓａ２が印加された状態で遂行されてもよい。
【０１６６】
ついで、整列ライン２２２への第１整列信号Ｓａ１の供給が遮断される。例えば、第１整列信号Ｓａ１を供給する整列信号供給部と整列ライン２２２間の電気的接続が切れる。
【０１６７】
その後、前述した図３に示したように、整列ライン２２２の一部が除去されることによって複数の分割電極２００が形成される。これにより、各画素ＰＸ１、ＰＸ２、ＰＸ３の第１整列電極３４１は互いに電気的に分離される。この整列ライン２２２はレーザーによって断線されてもよい。
【０１６８】
第１整列電極３４１は第１接続電極３７１を介して第１駆動電極３５１及び第２ドレイン電極ＤＥ２に接続され、第２整列電極３４２は第２駆動電源ラインＶＳＬに接続される。よって、第１整列電極３４１に第２ドレイン電極ＤＥ２の電圧が供給され、第２整列電極３４２に第２駆動電圧ＶＳＳが供給される。したがって、第１整列電極３４１及び第２整列電極３４２のフローティング（ｆｌｏａｔｉｎｇ）状態が防止される。
【０１６９】
第１駆動電圧ＶＤＤ及び第２駆動電圧ＶＳＳは前述した表示装置の電源供給部１２３から供給されてもよい。
【０１７０】
一方、第１整列信号Ｓａ１及び第２整列信号Ｓａ２は図７ａ及び図７ｂの整列工程後にすぐ遮断されることもできる。すなわち、図７ａ及び図７ｂの整列工程後から第１整列信号Ｓａ１及び第２整列信号Ｓａ２がずっと供給されないこともできる。
【０１７１】
図１０は図１の３個の隣接した画素の他の平面図、図１１は図１０のＩ−Ｉ’線についての断面図である。
【０１７２】
表示装置は、図１０及び図１１に示したように、基板３０１、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、バッファー層３０２、ダミー層３２０、第１ゲート絶縁膜３０３ａ、第２ゲート絶縁膜３０３ｂ、層間絶縁膜３０４、平坦化膜３０５、絶縁膜３６６、第１整列電極３４１、第２整列電極３４２、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ、第１接続電極３７１及び第２接続電極３７２を含む。
【０１７３】
図１０及び図１１の基板３０１、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、バッファー層３０２、ダミー層３２０、第１ゲート絶縁膜３０３ａ、第２ゲート絶縁膜３０３ｂ、層間絶縁膜３０４、平坦化膜３０５、絶縁膜３６６、第２整列電極３４２、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ及び第２接続電極３７２は前述した図３及び図４の基板３０１、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、バッファー層３０２、ダミー層３２０、第１ゲート絶縁膜３０３ａ、第２ゲート絶縁膜３０３ｂ、層間絶縁膜３０４、平坦化膜３０５、絶縁膜３６６、第２整列電極３４２、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ及び第２接続電極３７２とそれぞれ同一である。
【０１７４】
図１０及び図１１の第１整列電極３４１は第１駆動電源ラインＶＤＬに接続される。例えば、図１１に示したように、第１整列電極３４１は平坦化膜３０５のコンタクトホール８０を介して第１駆動電源ラインに接続される。これにより、第１整列電極３４１は第１駆動電源ラインからの第１駆動電圧を供給される。
【０１７５】
図１０及び図１１の第１接続電極３７１は発光素子ＬＥＤの第１電極４１１、第１駆動電極３５１及び第２ドレイン電極に接続される。
【０１７６】
図１２ａ〜図１５ｂは本発明の他の実施例による表示装置の製造方法を説明するための工程図である。ここで、図１２ｂは図１２ａのＩ−Ｉ’線についての断面図、図１３ｂは図１３ａのＩ−Ｉ’線についての断面図、図１４ｂは図１４ａのＩ−Ｉ’線についての断面図、そして図１５ｂは図１５ａのＩ−Ｉ’線についての断面図である。
【０１７７】
まず、図１２ａ及び図１２ｂに示したように、基板３０１上にバッファー層３０２、ダミー層３２０、第１半導体層３２１、第２半導体層３２２、第１ゲート絶縁膜３０３ａ、第２駆動電源ラインＶＳＬ、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２、第２ゲート絶縁膜３０３ｂ、ストレージ電極３３３、層間絶縁膜３０４、延長電極３４０、第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、第１駆動電源ラインＶＤＬ、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２、平坦化膜３０５、第１絶縁膜３０６、第１整列電極３４１、第２整列電極３４２、第２絶縁膜３０７、第１駆動電極３５１、第２駆動電極３５２及び発光素子ＬＥＤが形成される。前記列挙した構成要素の製造方法は前述した図６ａに関連した構成要素の製造方法と同様である。ただ、図１２ａ及び図１２ｂの第１整列電極３４１は平坦化膜３０５のコンタクトホール８０を介して第１駆動電源ラインＶＤＬに接続される。このコンタクトホール８０は第２整列電極３４２と第２駆動電源ラインＶＳＬを接続するためのコンタクトホール４０を形成する工程時にともに形成されてもよい。
【０１７８】
ついで、図１３ａ及び図１３ｂに示したように、第１駆動電源ラインＶＤＬに第１整列信号Ｓａ１が供給され、第２駆動電源ラインＶＳＬに第２整列信号Ｓａ２が供給される。第１駆動電源ラインＶＤＬに供給された第１整列信号Ｓａ１は各第１整列電極３４１に印加される。
【０１７９】
第２整列信号Ｓａ２は、例えば直流電圧である第２駆動電源電圧ＶＳＬであり得る。一方、第１整列信号Ｓａ１は交互に高電圧及び低電圧を有する交流信号であり、高電圧は第２整列信号Ｓａ２より高く、低電圧は第２整列信号Ｓａ２より低い。例えば、高電圧は第２駆動電源電圧ＶＳＬより高く、低電圧は第２駆動電圧より低い。
【０１８０】
第１整列電極３４１に印加された第１整列信号Ｓａ１及び第２整列電極３４２に印加された第２整列信号Ｓａ２によって第１整列電極３４１と第２整列電極３４２の間にＸ軸に平行な方向に電界が発生し、その電界によって発光素子ＬＥＤは一方向に整列される。例えば、発光素子ＬＥＤは、図１３ａに示したように、これらの軸がＸ軸に平行に整列されてもよい。
【０１８１】
ついで、図１４ａ及び図１４ｂに示したように、第２絶縁膜３０７、第１絶縁膜３０６及び平坦化膜３０５の一部が選択的に除去されることにより、第２ドレイン電極ＤＥ２を露出させるコンタクトホール６０及び延長電極３４０を露出させるコンタクトホール７０が形成される。このコンタクトホール６０、７０はフォトレジスト工程によって形成されてもよい。一方、このコンタクトホール６０、７０の形成工程は第１整列信号Ｓａ１及び第２整列信号Ｓａ２が印加された状態で遂行されてもよい。
【０１８２】
その後、図１５ａ及び図１５ｂに示したように、発光素子ＬＥＤの第１電極４１１、第１駆動電極３５１及び第２絶縁膜３０７上に第１接続電極３７１が形成され、そして発光素子ＬＥＤの第２電極４１２、第２駆動電極３５２及び第２絶縁膜３０７上に第２接続電極３７２が形成される。第１接続電極３７１及び第２接続電極３７２は同じ物質からなることができる。第１接続電極３７１及び第２接続電極３７２はフォトレジスト工程によって形成されてもよい。
【０１８３】
第１接続電極３７１はコンタクトホール６０を介して第２ドレイン電極ＤＥ２に接続され、第２接続電極３７２はコンタクトホール７０を介して延長電極３４０に接続される。
【０１８４】
一方、この第１接続電極３７１及び第２接続電極３７２の形成工程は第１整列信号Ｓａ１及び第２整列信号Ｓａ２が印加された状態で遂行されてもよい。
【０１８５】
ついで、第１駆動電源ラインＶＤＬへの第１整列信号Ｓａ１の供給が遮断される。例えば、第１整列信号Ｓａ１を供給する信号供給部と第１駆動電源ラインＶＤＬ間の電気的接続が切れる。
【０１８６】
ついで、第１駆動電源ラインＶＤＬに第１駆動電圧ＶＤＤが印加される。これにより、第１駆動電源ラインＶＤＬに接続された第１整列電極３４１にも第１駆動電圧ＶＤＤが印加される。
【０１８７】
第１整列電極３４１は第１駆動電源ラインＶＤＬに接続され、第２整列電極３４２は第２駆動電源ラインＶＳＬに接続される。よって、第１整列電極３４１に第１駆動電圧ＶＤＤが供給され、第２整列電極３４２に第２駆動電源電圧ＶＳＬが供給される。したがって、第１整列電極３４１及び第２整列電極３４２のフローティング状態が防止される。
【０１８８】
図１６は図１の３個の隣接した画素の他の平面図、図１７は図１６のＩ−Ｉ’線についての断面図である。
【０１８９】
表示装置は、図１６及び図１７に示したように、基板３０１、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、バッファー層３０２、ダミー層３２０、第１ゲート絶縁膜３０３ａ、第２ゲート絶縁膜３０３ｂ、層間絶縁膜３０４、平坦化膜３０５、絶縁膜３６６、整列電極３４４、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ、第１接続電極３７１及び第２接続電極３７２を含む。
【０１９０】
図１６及び図１７の基板３０１、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、バッファー層３０２、ダミー層３２０、第１ゲート絶縁膜３０３ａ、第２ゲート絶縁膜３０３ｂ、層間絶縁膜３０４、平坦化膜３０５、絶縁膜３６６、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ及び第２接続電極３７２は前述した図３及び図４の基板３０１、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、バッファー層３０２、ダミー層３２０、第１ゲート絶縁膜３０３ａ、第２ゲート絶縁膜３０３ｂ、層間絶縁膜３０４、平坦化膜３０５、絶縁膜３６６、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ及び第２接続電極３７２とそれぞれ同一である。
【０１９１】
図１６及び図１７の第１接続電極３７１は発光素子ＬＥＤの第１電極４１１、第１駆動電極３５１及び第２ドレイン電極ＤＥ２に接続される。
【０１９２】
図１６に示したように、整列電極３４４は第１駆動電極３５１と第２駆動電極３５２の間に位置する。
【０１９３】
整列電極３４４の幅Ｗは第１駆動電極３５１と第２駆動電極３５２のとの間の距離ｄより小さい。ここで、整列電極３４４の幅はＸ軸方向整列電極３４４の大きさを意味する。
【０１９４】
図１６に示したように、発光素子ＬＥＤは整列電極３４４上に位置する。発光素子ＬＥＤは整列電極３４４と重畳する。例えば、発光素子ＬＥＤの全面積は整列電極３４４と重畳することができる。発光素子ＬＥＤの長さは整列電極３４４の幅Ｗと同一であってもよい。ここで、発光素子ＬＥＤの長さはＸ軸方向発光素子ＬＥＤの大きさを意味する。
【０１９５】
整列電極３４４は第１駆動電源ラインＶＤＬに接続される。例えば、図１７に示したように、整列電極３４４は平坦化膜３０５のコンタクトホール９０を介して第１駆動電源ラインＶＤＬに接続される。これにより、整列電極３４４は第１駆動電源ラインＶＤＬからの第１駆動電圧ＶＤＤを供給される。
【０１９６】
整列電極３４４は前述した第１整列電極３４１と同じ物質を含むことができる。
【０１９７】
図１６及び図１７の第１接続電極３７１は発光素子ＬＥＤの第１電極４１１、第１駆動電極３５１及び第２ドレイン電極ＤＥ２に接続される。
【０１９８】
図１８ａ〜図２１ｂは本発明の他の実施例による表示装置の製造方法を説明するための工程図である。ここで、図１８ｂは図１８ａのＩ−Ｉ’線についての断面図、図１９ｂは図１９ａのＩ−Ｉ’線についての断面図、図２０ｂは図２０ａのＩ−Ｉ’線についての断面図、そして図２１ｂは図２１ａのＩ−Ｉ’線についての断面図である。
【０１９９】
まず、図１８ａ及び図１８ｂに示したように、基板３０１上にバッファー層３０２、ダミー層３２０、第１半導体層３２１、第２半導体層３２２、第１ゲート絶縁膜３０３ａ、第２駆動電源ラインＶＳＬ、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２、第２ゲート絶縁膜３０３ｂ、ストレージ電極３３３、層間絶縁膜３０４、延長電極３４０、第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、第１駆動電源ラインＶＤＬ、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２、平坦化膜３０５、第１絶縁膜３０６、整列電極３４４、第２絶縁膜３０７、第１駆動電極３５１、第２駆動電極３５２及び発光素子ＬＥＤが形成される。前記列挙した構成要素の製造方法は前述した図６ａに関連した構成要素の製造方法と同様である。ただ、図１８ａ及び図１８ｂの整列電極３４４は平坦化膜３０５のコンタクトホール９０を介して第１駆動電源ラインＶＤＬに接続される。このコンタクトホール９０はフォトレジスト工程によって形成されてもよい。整列電極３４４は前述した図６ａの第１整列電極３４１及び第２整列電極３４２とともにフォトレジスト工程によって形成されてもよい。
【０２００】
ついで、図１９ａ及び図１９ｂに示したように、第１駆動電源ラインＶＤＬに整列信号Ｓａが供給される。第１駆動電源ラインＶＤＬに供給された整列信号Ｓａは各整列電極３４４に印加される。
【０２０１】
整列信号Ｓａは、例えば直流電圧である第１駆動電圧ＶＤＤであり得る。
【０２０２】
整列電極３４４に印加された整列信号Ｓａによって発光素子ＬＥＤに向かって電界が発生し、その電界によって発光素子ＬＥＤは一方向に整列される。例えば、発光素子ＬＥＤは、図１９ａに示したように、これらの軸がＸ軸に平行に整列されてもよい。
【０２０３】
ついで、図２０ａ及び図２０ｂに示したように、第２絶縁膜３０７、第１絶縁膜３０６及び平坦化膜３０５の一部が選択的に除去されることにより、第２ドレイン電極ＤＥ２を露出させるコンタクトホール６０及び延長電極３４０を露出させるコンタクトホール７０が形成される。このコンタクトホール６０、７０はフォトレジスト工程によって形成されてもよい。一方、このコンタクトホール６０、７０の形成工程は整列信号Ｓａが印加された状態で遂行されてもよい。
【０２０４】
その後、図２１ａ及び図２１ｂに示したように、発光素子ＬＥＤの第１電極４１１、第１駆動電極３５１及び第２絶縁膜３０７上に第１接続電極３７１が形成され、そして発光素子ＬＥＤの第２電極４１２、第２駆動電極３５２及び第２絶縁膜３０７上に第２接続電極３７２が形成される。第１接続電極３７１及び第２接続電極３７２は同じ物質からなることができる。第１接続電極３７１及び第２接続電極３７２はフォトレジスト工程によって形成されてもよい。
【０２０５】
第１接続電極３７１はコンタクトホール６０を介して第２ドレイン電極ＤＥ２に接続され、第２接続電極３７２はコンタクトホール７０を介して延長電極３４０に接続される。
【０２０６】
一方、この第１接続電極３７１及び第２接続電極３７２の形成工程は整列信号Ｓａが印加された状態で遂行されてもよい。
【０２０７】
整列電極３４４は第１駆動電源ラインＶＤＬに接続される。よって、整列電極３４４に第１駆動電圧ＶＤＤが供給される。したがって、整列電極３４４のフローティング状態が防止される。
【０２０８】
図２２は図１の３個の隣接した画素の他の平面図、図２３は図２２のＩ−Ｉ’線についての断面図である。
【０２０９】
図２２及び図２３に示したように、表示装置は、基板３０１、バッファー層３０２、ダミー層３２０、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、第１ゲート絶縁膜３０３ａ、第２駆動電源ラインＶＳＬ、第２ゲート絶縁膜３０３ｂ、ストレージ電極３３３、層間絶縁膜３０４、第１駆動電源ラインＶＤＬ、平坦化膜３０５、絶縁膜３６６、第１整列電極３４１、第２整列電極３４２、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ、第１接続電極３７１及び第２接続電極３７２を含む。
【０２１０】
図２２及び図２３の基板３０１、バッファー層３０２、ダミー層３２０、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、第１ゲート絶縁膜３０３ａ、第２駆動電源ラインＶＳＬ、第２ゲート絶縁膜３０３ｂ、ストレージ電極３３３、層間絶縁膜３０４、第１駆動電源ラインＶＤＬ、平坦化膜３０５、絶縁膜３６６、第１整列電極３４１、第２整列電極３４２、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ、第１接続電極３７１及び第２接続電極３７２は前述した図３及び図４の基板３０１、バッファー層３０２、ダミー層３２０、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２、第１ゲート絶縁膜３０３ａ、第２駆動電源ラインＶＳＬ、第２ゲート絶縁膜３０３ｂ、ストレージ電極３３３、層間絶縁膜３０４、第１駆動電源ラインＶＤＬ、平坦化膜３０５、絶縁膜３６６、第１整列電極３４１、第２整列電極３４２、第１駆動電極３５１、第２駆動電極３５２、発光素子ＬＥＤ、第１接続電極３７１及び第２接続電極３７２とそれぞれ同一である。
【０２１１】
ただ、図２２及び図２３に示したように、第１整列電極３４１及び第２整列電極３４２間の距離ｄ１は発光素子ＬＥＤの長さＬより小さくてもよい。
【０２１２】
図２２及び図２３に示したように、第１整列電極３４１は発光素子ＬＥＤの第３側面と重畳することができ、第２整列電極３４２は発光素子ＬＥＤの第４側面と重畳することができる。
【０２１３】
図２２及び図２３に示したように、第１駆動電極３５１と第１整列電極３４１は重畳しなくてもよく、第２駆動電極３５２と第２整列電極３４２は重畳しなくてもよい。
【０２１４】
前述した図３、図１０及び図１６の発光素子ＬＥＤ、第１整列電極３４１、第２整列電極３４２、第１駆動電極３５１及び第２駆動電極３５２は図２２及び図２３に示した発光素子ＬＥＤ、第１整列電極３４１、第２整列電極３４２、第１駆動電極３５１及び第２駆動電極３５２と同じ構造を有することができる。例えば、図１０の第１整列電極３４１及び第２整列電極３４２間の距離ｄ１は発光素子ＬＥＤの長さＬより小さくてもよい。また、図１０の第１整列電極３４１は発光素子ＬＥＤの第３側面と重畳することができ、第２整列電極３４２は発光素子ＬＥＤの第４側面と重畳することができる。また、図１０の第１駆動電極３５１と第１整列電極３４１は重畳しなくてもよく、第２駆動電極３５２と第２整列電極３４２は重畳しなくてもよい。
【０２１５】
一方、図２２及び図２３の表示装置の製造方法は前述した図６ａ〜図９ｂの表示装置の製造方法と同一である。
【０２１６】
以上で説明した本発明は上述した実施例及び添付図面に限定されるものではなく、本発明の技術的思想を逸脱しない範疇内で多様な置換、変形及び変更が可能であるのは本発明が属する技術分野で通常の知識を有する者に明らかであろう。
【符号の説明】
【０２１７】
１１    第１ソースコンタクトホール
１２    第１ドレインコンタクトホール
２１    第１ソースコンタクトホール
２２    第２ドレインコンタクトホール
３０、４０、５０、６０、７０  コンタクトホール
３０１  基板
３０２  バッファー層
３０３ａ  第１ゲート絶縁膜
３０３ｂ  第２ゲート絶縁膜
３０４  層間絶縁膜
３０５  平坦化膜
３０６  第１絶縁膜
３０７  第２絶縁膜
３２０  ダミー層
３２１  第１半導体層
３２２  第２半導体層
３３３  ストレージ電極
３４０  延長電極
３４１  第１整列電極
３４２  第２整列電極
３５１  第１駆動電極
３５２  第２駆動電極
３６６  絶縁膜
３７１  第１接続電極
３７２  第２接続電極
Ｓ１    第１ソース領域
Ｃ１    第１チャネル領域
Ｃ２    第２チャネル領域
Ｄ１    第１ドレイン領域
Ｄ２    第２ドレイン領域
ＤＥ１  第１ドレイン電極
ＤＥ２  第２ドレイン電極
ＧＥ１  第１ゲート電極
ＧＥ２  第２ゲート電極
ＬＥＤ  発光素子
Ｓ２    第２ソース領域
ＳＥ１  第１ソース電極
ＳＥ２  第２ソース電極
Ｔｒ１  第１スイッチング素子
Ｔｒ２  第２スイッチング素子
ＶＳＬ  第１駆動電源ライン
ＶＤＬ  第２駆動電源ライン
【図１】
2019191573.tif 000003
【図２】
2019191573.tif 000004
【図３】
2019191573.tif 000005
【図４】
2019191573.tif 000006
【図５】
2019191573.tif 000007
【図６ａ】
2019191573.tif 000008
【図６ｂ】
2019191573.tif 000009
【図７ａ】
2019191573.tif 000010
【図７ｂ】
2019191573.tif 000011
【図８ａ】
2019191573.tif 000012
【図８ｂ】
2019191573.tif 000013
【図９ａ】
2019191573.tif 000014
【図９ｂ】
2019191573.tif 000015
【図１０】
2019191573.tif 000016
【図１１】
2019191573.tif 000017
【図１２ａ】
2019191573.tif 000018
【図１２ｂ】
2019191573.tif 000019
【図１３ａ】
2019191573.tif 000020
【図１３ｂ】
2019191573.tif 000021
【図１４ａ】
2019191573.tif 000022
【図１４ｂ】
2019191573.tif 000023
【図１５ａ】
2019191573.tif 000024
【図１５ｂ】
2019191573.tif 000025
【図１６】
2019191573.tif 000026
【図１７】
2019191573.tif 000027
【図１８ａ】
2019191573.tif 000028
【図１８ｂ】
2019191573.tif 000029
【図１９ａ】
2019191573.tif 000030
【図１９ｂ】
2019191573.tif 000031
【図２０ａ】
2019191573.tif 000032
【図２０ｂ】
2019191573.tif 000033
【図２１ａ】
2019191573.tif 000034
【図２１ｂ】
2019191573.tif 000035
【図２２】
2019191573.tif 000036
【図２３】
2019191573.tif 000037