(57)【要約】      （修正有）【課題】半導体素子等の高速化、高度集積化が図られているため、半導体素子が実装される回路基板には、半導体素子の端子数が増大しつつあることをふまえ、信号品質を低下させずに、半導体素子の端子と回路基板の電極等との距離が最短な状態となるように、繋ぐことが求められている。また、周辺部品をICパッケージ外に付けると、結果的に広い回路面積が必要となり、かつ、回路の情報処理速度を遅くすることにも繋がりかねないという問題があった。【解決手段】積層回路基板は、微細配線層３０と、セラミック積層基板１０と、部品４５内蔵可能な配線層を有する多層基板２０とを一体化した積層回路基板である。【選択図】図１
2019029424.tif 000002
【特許請求の範囲】
【請求項１】
微細配線層と、セラミック積層基板と、部品内蔵可能な配線層を有する多層基板とを一体化した積層回路基板であることを特徴とする積層回路基板。
【請求項２】
半導体素子と、請求項１に記載の積層回路基板とを備えることを特徴とする積層モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速処理や高速伝送に使用する積層回路基板および情報モジュールに関する。
【背景技術】
【０００２】
近年、情報通信技術が急速に発達し、それに伴い、半導体素子等の高速化、高度集積化が図られている。このため、半導体素子が実装される回路基板には、半導体素子の端子数が増大しつつあることをふまえ、信号品質を低下させずに、半導体素子の端子と回路基板の電極等との距離が最短な状態となるように、繋ぐことが求められている。
【０００３】
また、IC（ICチップなどの半導体チップ）は、それ単独で動作するものもあれば、周辺部品として、受動素子（たとえば、インダクタ、キャパシタ或いは抵抗）や電源IC等の半導体素子が必要な場合がある。後者は、ICパッケージ外に付加することで、動作をさせることが可能となる。このようなものを付加する構成は、結果的に広い回路面積が必要となり、かつ、回路の情報処理速度を遅くすることにも繋がりかねない。
【０００４】
たとえば、特許文献１は多層プリント配線板を開示している。その多層プリント配線板は、製造工程の途中で形成する貫通孔(43)の中に、電気／電子部品(4)を収めて絶縁層で埋めるものであるが、リジッドな絶縁層(12)を用いている。そして、この多層プリント配線板は、一方の面に半導体素子を接続して且つ他方の面にマザーボード等を接続するといったことについて、開示してはいない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−０３４５８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、インターポーザのように一方の面に半導体素子を接続して且つ他方の面にマザーボード等を接続しつつ、周辺部品を内蔵することが可能な積層回路基板及びその積層回路基板を用いた積層モジュールを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の積層回路基板は、微細配線層と、セラミック積層基板と、部品内蔵可能な配線層を有する多層基板とを一体化した積層回路基板であることを特徴とする。また、本発明の積層モジュールは、半導体素子と、上記の積層回路基板とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明によって、回路面積の増大を抑制し、回路の情報処理速度の遅延を抑制することができる積層回路基板及びその積層回路基板を用いた積層モジュールを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る積層回路基板にＩＣチップを搭載した積層モジュールについて、概略を示す断面図である。
【図２】本発明に係る積層モジュールについて、マザーボードに搭載する様子を示す断面図である。
【図３】本発明に係る他の積層モジュールについて、マザーボードに搭載する様子を示す断面図である。
【図４】参考形態に係る積層モジュールについて、マザーボードに搭載する様子を示す側面図である。
【図５】参考形態に係る積層モジュールについて、他のマザーボードに搭載する様子を示す側面図である。
【図６】本発明に係る図３の積層モジュールについて、図７の参考形態と対比説明する為の上面図である。
【図７】参考形態に係る積層モジュールの上面図である。
【発明を実施するための形態】
【００１０】
本発明の実施形態を、以下で図面に沿って説明するが、本発明は必ずしもそれらに限定されるものではない。説明は、特に断りがなければ他の実施形態にも適用できる。
【００１１】
（第１の実施形態）
本発明に係る積層回路基板は、微細配線層と、セラミック積層基板と、部品が内蔵可能な配線層を有する多層基板とを一体化したことを特徴とする。また、本発明に係る積層モジュールは、当該積層回路基板と半導体素子とを備えることを特徴とする。以下においては、微細配線層の典型例としてＬＣＰ再配線層を用い、積層回路基板を構成するセラミック積層基板の典型例としてＬＴＣＣ積層基板を用い、部品が内蔵可能な配線層を有する多層基板としてＬＣＰ積層基板を用いた例で説明する。本発明に係る積層回路基板にＩＣチップを搭載した積層モジュールについて、例えば図１の断面図に示す。図１に示す積層モジュールは、内部に内蔵部品４５を有するＬＣＰ積層基板２０と、第２の主面（図中で下面）に前記ＬＣＰ積層基板２０を熱圧着で接合したＬＴＣＣ積層基板１０と、前記ＬＴＣＣ積層基板１０の第１の主面（図中で上面）に形成したＬＣＰ再配線層３０と、前記ＬＣＰ再配線層３０の面（第１の主面とは対向していない側の面、図中で上面）に搭載した複数のＩＣチップ４０とを備える。低損失なＬＣＰでＬＣＰ積層基板２０を構成し、その内部に内蔵部品４５を設けていることによって、回路間距離を短縮することができるため、回路の情報処理速度の遅延を抑制することができる。また、基板面における回路面積の増大を抑制することで、小型でコンパクトな回路が実現でき、結果として低コストが実現できる。なお、断面のハッチングは図示を省略した。
【００１２】
図１の構成において、ＬＣＰ積層基板２０は、例えば、液晶ポリマーを積層して一括プレスして形成したものであって、積層の際に内部に内蔵部品４５を収納し、外側（ＬＴＣＣ積層基板側或いはマザーボード等と接続する側）或いは内側（内蔵部品４５）と電気的に接続する為の配線やビアホールを内部に形成している。
【００１３】
ＬＴＣＣ積層基板１０は、例えば、ＬＴＣＣ用のグリーンシートを積層・圧着して焼成したものである。外側（ＬＣＰ再配線層側或いはＬＣＰ積層基板側）或いは内側（受動部品などを層間に形成している場合、内部に相当する）と電気的に接続する為の配線やビアホールを内部に形成している。
【００１４】
ＬＣＰ再配線層３０は、例えば、液晶ポリマーを積層して一括プレスして形成したもので有って、積層の際に、ＩＣチップ４０等を搭載する側或いはＬＴＣＣ積層基板１０と対向する側について電気的に接続する為の配線やビアホールを内部に形成している。ここで、ＬＣＰは液晶ポリマー（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｐｏｌｙｍｅｒ）を指す。再配線層（ＲＤＬ：Redistribution Layer）は微細配線層と呼ばれることもある。電気的に接続する為の配線やビアホールは、ＡｇやＣｕなどを用いることができる。
【００１５】
製造方法（１）は、例えば、まずＬＴＣＣ積層基板１０を作製し、その上にＬＣＰ再配線層３０を１層１層のＬＣＰのビルドアップで形成する。ＬＣＰ再配線層３０のビルドアップ後に上下を反転し、ＬＣＰ積層基板２０をＬＴＣＣ積層基板１０の上にビルドアップ（部品内蔵工程を含む）してから最後に熱圧着して、一体化する。ただし、部品内蔵工程は、ＬＣＰ積層基板を構成する積層シートのうち、部品内蔵層のシートをあらかじめ打ち抜き等の加工により部品が挿入できる空隙を設けておき、ＬＣＰ積層体をビルドアップして作製する。なお、挿入される部品サイズに応じて空隙を設ける積層シートは複数毎であってもよい。また、ＬＣＰ積層基板２０を途中までＬＣＰを積層してビルドアップした後、ビルドアップしたＬＣＰの層をくり抜いて部品内蔵用の凹み或いは空間（中空構造）を形成し、その中空構造に内蔵部品をセットして、中空構造に蓋をする要領でＬＣＰの層をビルドアップする方法であってもよい。なお、製造方法（２）として、先にＬＣＰ再配線層３０或いはＬＣＰ積層基板２０の一方をＬＴＣＣ積層基板１０にビルドアップして熱圧着して、ついで、他方をＬＴＣＣ積層基板１０の残った面に熱圧着することも可能である。更に、製造方法（３）として、先にＬＣＰ再配線層とＬＣＰ積層基板の両方を作製しておき、それらをＬＴＣＣ積層基板に順に重ね合せて、熱圧着することも可能である。
【００１６】
（第２の実施形態）
本発明に係る積層モジュールをマザーボードに搭載した無線通信モジュールについて、例えば図２の断面図に示す。図２の積層モジュールは、図１の積層モジュールと同様であるが、ＬＣＰ再配線層３０にＩＣチップを載せる際にバンプ５０（径の小さい半田ボールなど）を使っている点、およびＩＣチップ４０をＩＣチップ４１及び４２に代えている点が異なる。この積層モジュールを、ＢＧＡ（径の大きい半田ボールを用いたボールグリッドアレイ）５１を介してマザーボード６０に接続している（接続後の構成がインターポーザに相当する）。ＬＣＰ再配線層３０及びＬＣＰ積層基板２０を用いている為、後で述べる図４の構成（ポリイミド）を用いる場合に比べて、電気的特性及び機械的特性に優れている。ＬＣＰ（液晶ポリマー）は、比誘電率が低いため、ＬＣＰ自体における電気信号の損失（材料損失）が低く、例えば半導体素子とＬＴＣＣ積層基板間で電気信号をやりとりする際の損失（伝送損失）も低く抑えることに寄与する。後で述べる図４の構成のように、再配線層にポリイミドを用いる場合に比べ、再配線層にＬＣＰを用いると、耐湿性、耐熱性、機械的強度、伝送特性が良いという利点がある。
【００１７】
（第３の実施形態）
本発明に係る積層回路基板にＩＣチップを搭載した積層モジュールついて、例えば図３の断面図に示す。図３が図２と異なる点は、内蔵部品４５の一部が内蔵ＩＣチップ４７に置き換えられていることである。他の構成は図２と同様である。従来の技術では外付けの周辺部品であったＩＣチップを、内蔵ＩＣチップ４７としてＬＣＰ積層基板２０ｂの内部に取り込んだことによって、回路間距離が短縮しているため、更に電気的特性の改善を見込め、かつ、基板面における回路面積に寄与するため、小型でコンパクトな回路が実現でき、結果として低コスト化に寄与する。なお、内蔵ＩＣチップや回路部品が電源系である場合、電源回路の安定化が図れ、更に信頼性が増す回路が実現できる。
【００１８】
（参考形態１）
ＬＴＣＣ積層基板にＩＣチップを搭載したモジュール（参考形態１）ついて、例えば図４の側面図に示す。図４が図３と異なる点は、ＬＣＰ再配線層の代わりにポリイミド再配線層１３０があること、および、ＬＣＰ積層基板２０ｂ（内蔵部品４５を含む）が無いことである。他の構成は図３と同様である。
【００１９】
（参考形態２）
ＬＴＣＣ積層基板にＩＣチップを搭載したモジュール（参考形態２）ついて、例えば図５の側面図に示す。図５が図４と異なる点は、マザーボードの端部に外付部品４４、および、マイクロバンプ（特に径の小さい半田ボール）５２を介して接続したＩＣチップ４２を搭載していることである（図４ではマザーボードの端部の図示を省略した）。端部に外付部品４４等を搭載しているので、基板の面における回路面積が増大してしまう。
【００２０】
使用する回路面積の増大有無を判りやすくする為、図６及び図７の上面図を示す。図６は図３の構成を上面で見たものに相当する。図７は図５の構成の端部に設けるものを外付部品４４に限って、外付部品４４を周回するように（１周）、配置し直したものである。図７の必要実装エリア７５を破線で図６に投影すると、それに対して、図６における図３の必要実装エリア７０が小さくなっており、回路面積の増大が抑制されていることが判る。この抑制によって、ＩＣチップのパッケージサイズに積層モジュール（或いはインターポーザ）のサイズが近づき、小型化を図ることができ、コストダウンにもつながる。
【００２１】
（付記）
以下では、ＬＴＣＣ積層基板などの要素や構成について説明する。ＬＴＣＣ積層基板は、いわゆる同時焼成セラミック基板とすることができる。同時焼成セラミック基板は、複数のセラミック層の境界に位置する配線パターンと、複数のセラミック層を介して設けられたビア配線部（導体体ビアとも呼ぶ）を備えていてもよい。電極やパッドなどを備えていてもよい。さらに受動部品のパターンとして、例えば、導電性層あるいは所定の抵抗値を有する層（導電性の酸化物の層、ガラス層、或いはそれらのいずれか１種と導体の混合物の層など)であって、インダクタ、コンデンサ、抵抗等を構成しているものを加えてもよい。また、ビア配線部および配線パターンは、受動部品パターン等と接続され、所定の回路を構成していてもよい。
【００２２】
配線パターンは例えば配線を構成する層である。ビア配線部は例えば導体ペーストでビアホールを埋めて形成された層間をつなぐ配線に相当する。電極は例えばグランド層(ＧＮＤ層)やベタ電極層である。
【００２３】
ＬＴＣＣ積層基板は、グリーンシートを積層し、焼成させることによって得られた複数のセラミック層を有する。ＬＴＣＣ積層基板は、複数のセラミック層間の明瞭な境界が存在しない場合もある。各セラミック層は、１つのグリーンシートに対応する。
【００２４】
ＬＴＣＣ積層基板は、第１の主面或いは第２の主面の少なくとも一方に、例えば、半導体チップ或いは他の基板と接続するための電極を有していたり、受動部品等を接続するための電極が位置していたりしてもよい。ビア配線部は、電極と配線パターン等とを電気的に接続している。
【００２５】
半導体チップは、典型的には、大規模集積回路が形成された半導体素子であるが、通信回路または電力回路が形成された半導体素子であってもよい。チップを構成する半導体は、単結晶シリコンに限定されず、炭化ケイ素および窒化ガリウムなどのワイドバンドギャップ半導体であってもよい。一方、他の基板は、典型的には、有機基板(樹脂基板、ＰＣＢ(Printed circuit board))であり、ＦＲ４材が一般的に用いられる。ＬＴＣＣ積層基板を介して半導体チップが実装された他の基板は、携帯端末、情報機器、家電機器、自動車部品、および産業用機械など種々の装置または機器に使用され得る。
【００２６】
ＩＣチップなどの半導体チップとＬＴＣＣ積層基板との間には、さらに微細配線層（或いは再配線層）を設けていてもよい。前記微細配線層は、微細な配線を有するセラミック層でも良いし、或いは微細な配線と樹脂層等を備えるものでも良い。
【００２７】
ＬＴＣＣ積層基板は、より詳細には、低温焼成セラミック（ＬＴＣＣ、Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）基板を用いて構成する。低温焼成セラミック基板を用いるのは、高周波特性、高速伝送特性の観点で好ましいためである。ＬＴＣＣ積層基板におけるセラミック層、受動部品パターン、配線（配線パターン、ビア配線部、電極（グランド電極やベタ電極）など）には、焼成温度、用途等や周波数等に応じたセラミック材料および導電性材料が用いられる。受動部品パターン、配線などを形成するための導電性ペーストと、ＬＴＣＣ積層基板のセラミック層を形成するためのグリーンシートが同時に焼成（Ｃｏ−ｆｉｒｅｄ）される。低温焼成セラミック基板としては、８００℃から１０００℃程度の温度範囲で焼結することができるセラミック材料および導電性材料を用いる。例えばＡｌ、Ｓｉ、Ｓｒを主成分とし、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とするセラミック材料が用いられる。また、ＡｇまたはＣｕを含む導電性材料が用いられる。セラミック材料の誘電率は、たとえば３〜１５程度である。
【００２８】
ＬＴＣＣ積層基板は、例えば、Ａｌ−Ｓｉ−Ｓｒ−Ｏ系誘電体材料であれば、主成分としてＡｌ、Ｓｉ、Ｓｒ、Ｔｉの酸化物を含む場合は、主成分であるＡｌ、Ｓｉ、Ｓｒ、ＴｉをそれぞれＡｌ２Ｏ３、ＳｉＯ２、ＳｒＯ、ＴｉＯ２に換算したとき、Ａｌ２Ｏ３：１０〜６０質量％、ＳｉＯ２：２５〜６０質量％、ＳｒＯ：７．５〜５０質量％、ＴｉＯ２：２０質量％以下（０を含む）を含有することが好ましい。また、その主成分１００質量部に対して、副成分として、Ｂｉ、Ｎａ、Ｋ、Ｃｏの群のうちの少なくとも１種をＢｉ２Ｏ３換算で０．１〜１０質量部、Ｎａ２Ｏ換算で０．１〜５質量部、Ｋ２Ｏ換算で０．１〜５質量部、ＣｏＯ換算で０．１〜５質量部含有することが好ましく、更に、Ｃｕ、Ｍｎ、Ａｇの群のうちの少なくとも１種をＣｕＯ換算で０．０１〜５質量部、Ｍｎ３Ｏ４換算で０．０１〜５質量部、Ａｇを０．０１〜５質量部含有することが好ましい。その他不可避不純物を含有することもできる。
【００２９】
ＬＴＣＣ積層基板における複数のセラミック層は、それぞれ同じ組成を有し、同じ材料によって形成されていてもよい。一部のセラミック層は、他のセラミック層と異なる組成を有し、異なる材料によって形成されていてもよい。
【００３０】
ＬＴＣＣ積層基板を製造するには、例えば、まず、上述した元素を含むセラミック材料を用意し、必要に応じて、７００℃〜８５０℃で仮焼し、粉砕することにより造粒する。セラミック材料にガラス成分の粉末、有機バインダ、可塑剤、溶剤を添加し、これらの混合物のスラリーを得る。誘電率を異ならせるため等により、セラミック層を異なる材料によって形成する場合には、異なる材料を含む２種類のスラリーを用意する。また、上述した導電性材料の粉末を有機バインダおよび溶剤等と混合し、導電ペーストを得る。
【００３１】
ドクターブレード法、圧延（押し出し）法、印刷法、インクジェット式塗布法、転写法等を用いて、スラリーから所定の厚さの層をキャリアフィルム上に形成し、乾燥させる。スラリーの層を切断することによって、セラミックグリーンシートを得る。
【００３２】
次に、ＬＴＣＣ積層基板内で構成する回路（電気的な回路）に従い、レーザ、メカ式パンチャ等を用いて複数のセラミックグリーンシートにビアホールを形成し、スクリーン印刷法を用いて各ビアホールに導電ペーストを充填する。また、スクリーン印刷等によって、導電ペーストをセラミックグリーンシートに印刷し、配線パターンや受動部品パターンをセラミックグリーンシートに形成する。
【００３３】
上述した導電ペーストが配置されたセラミックグリーンシートを、仮圧着を行いながら順次積層し、グリーンシート積層体を形成する。その後、グリーンシート積層体からバインダを除去し、脱バインダ後のグリーンシート積層体を焼成する。これらの方法によって、ＬＴＣＣ積層基板を得ることができる。
【符号の説明】
【００３４】
１０：ＬＴＣＣ積層基板、
２０：ＬＣＰ積層基板（部品内蔵）、
２０ｂ：ＬＣＰ積層基板（部品内蔵）、
３０：ＬＣＰ再配線層（ＬＣＰ−ＲＤＬ層）、
４０：ＩＣチップ、
４１：ＩＣチップ、
４２：ＩＣチップ、
４３：ＩＣチップ、
４４：外付部品、
４５：内蔵部品、
４７：内蔵ＩＣチップ、
５０：バンプ、
５１：ＢＧＡ（半田ボールのボールグリッドアレイ）、
５２：マイクロバンプ、
６０：マザーボード、
６０Ｂ：マザーボード、
７０：図３の必要実装エリア、
７５：図７の必要実装エリア、
１３０：ポリイミド再配線層
【図１】
2019029424.tif 000003
【図２】
2019029424.tif 000004
【図３】
2019029424.tif 000005
【図４】
2019029424.tif 000006
【図５】
2019029424.tif 000007
【図６】
2019029424.tif 000008
【図７】
2019029424.tif 000009