(57)【要約】【課題】  電力変換回路において、ソフトスイッチングを実現するとともに、定常損失を抑制する。【解決手段】  電力変換回路であって、第２高電位配線と低電位配線の間に、ダイオードとＦＥＴの直列回路が複数設けられている。第１高電位配線にメインリアクトルが接続されており、メインリアクトルと第１ＦＥＴの間に第１サブリアクトルが接続されており、メインリアクトルと第２ＦＥＴの間に第２サブリアクトルが接続されている。第１動作では、第１ＦＥＴがオンしている第１期間、ＦＥＴが共にオフしている第２期間、第２ＦＥＴがオンしている第３期間、及び、ＦＥＴが共にオフしている第４期間が繰り返し現れる。第３期間では、第１サブリアクトルに流れる電流がゼロまで減少し、それ以降に第１ＦＥＴをオンさせる。第１期間では、第２サブリアクトルに流れる電流がゼロまで減少し、それ以降に第２ＦＥＴをオンさせる。【選択図】図４
2019057992.tif 000002
【特許請求の範囲】
【請求項１】
電力変換回路であって、
電力供給源に接続される第１高電位配線と、
第２高電位配線と、
低電位配線と、
ソースが前記低電位配線に接続されているｎチャネル型の第１ＦＥＴと、
ソースが前記低電位配線に接続されているｎチャネル型の第２ＦＥＴと、
アノードが前記第１ＦＥＴのドレインに接続されており、カソードが前記第２高電位配線に接続されている第１ダイオードと、
アノードが前記第２ＦＥＴのドレインに接続されており、カソードが前記第２高電位配線に接続されている第２ダイオードと、
第１端子と第２端子を有し、前記第１端子が前記第１高電位配線に接続されているメインリアクトルと、
一端が前記メインリアクトルの前記第２端子に接続されており、他端が前記第１ＦＥＴの前記ドレインに接続されている第１サブリアクトルと、
一端が前記メインリアクトルの前記第２端子に接続されており、他端が前記第２ＦＥＴの前記ドレインに接続されている第２サブリアクトルと、
前記第１ＦＥＴのゲートと前記第２ＦＥＴのゲートに接続されているゲート制御装置、
を有し、
前記ゲート制御装置が、第１動作を実行可能であり、
前記第１動作では、前記ゲート制御装置が、以下の条件、すなわち、
・前記第１ＦＥＴがオンしている第１期間、前記第１ＦＥＴと前記第２ＦＥＴが共にオフしている第２期間、前記第２ＦＥＴがオンしている第３期間、及び、前記第１ＦＥＴと前記第２ＦＥＴが共にオフしている第４期間が、この順序で繰り返し現れる、
・前記第３期間では、前記第２ＦＥＴがオンした後に前記第１サブリアクトルに流れる第１電流がゼロまで減少し、前記第１電流がゼロまで減少したタイミング以降に前記第１ＦＥＴがオンする、
・前記第１期間では、前記第１ＦＥＴがオンした後に前記第２サブリアクトルに流れる第２電流がゼロまで減少し、前記第２電流がゼロまで減少したタイミング以降に前記第２ＦＥＴがオンする、
という条件を満たすように、前記第１ＦＥＴと前記第２ＦＥＴを制御する、
電力変換回路。
【請求項２】
前記ゲート制御装置が、第２動作を実行可能であり、
前記ゲート制御装置が、前記メインリアクトルに流れる電流が閾値未満のときに前記第１動作を実行し、前記メインリアクトルに流れる電流が前記閾値以上のときに前記第２動作を実行し、
前記第２動作では、前記ゲート制御装置が、前記第１ＦＥＴと前記第２ＦＥＴが共にオンしている第５期間と前記第１ＦＥＴと前記第２ＦＥＴが共にオフしている第６期間が交互に現れるという条件を満たすように、前記第１ＦＥＴと前記第２ＦＥＴを制御し、
前記第１動作から前記第２動作への移行が、前記第４期間の次に前記第５期間となるように実施され、
前記ゲート制御装置が、前記第４期間の次の前記第５期間の開始時に、前記第１ＦＥＴを前記第２ＦＥＴよりも先にオンさせる、
請求項１の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、電力変換回路に関する。
【０００２】
特許文献１には、直流電源から供給される電圧を昇圧して出力するＤＣ−ＤＣコンバータが開示されている。このＤＣ−ＤＣコンバータは、低電位配線と、第１高電位配線（入力側高電位配線）と、第２高電位配線（出力側高電位配線）を備えている。さらに、このＤＣ−ＤＣコンバータは、ソースが低電位配線に接続されているｎチャネル型の２つのＦＥＴ（field effect transistor）を備えている。第１ＦＥＴのドレインは、第１ダイオードを介して第２高電位配線に接続されている。第２ＦＥＴのドレインは、第２ダイオードを介して第２高電位配線に接続されている。また、このＤＣ−ＤＣコンバータは、メインリアクトルと、第１サブリアクトルと、第２サブリアクトルを有している。メインリアクトルは、第１端子と第２端子を備えている。メインリアクトルの第１端子は、第１高電位配線を介してダイオードブリッジ（直流電源の一種）に接続されている。第１サブリアクトルの一端はメインリアクトルの第２端子に接続されており、第１サブリアクトルの他端は第１ＦＥＴのドレインに接続されている。第２サブリアクトルの一端はメインリアクトルの第２端子に接続されており、第２サブリアクトルの他端は第２ＦＥＴのドレインに接続されている。
【０００３】
第１ＦＥＴと第２ＦＥＴは、交互にオンするように制御される。第１ＦＥＴがオンすると、第１サブリアクトルと第１ＦＥＴに電流が流れる。その後に第１ＦＥＴがオフすると、第１サブリアクトルの誘導電圧によって第１ダイオードに電流が流れる。これによって、第２高電位配線が昇圧される。また、第１ＦＥＴがオフした後に、第２ＦＥＴがオンする。第２ＦＥＴがオンすると、第１サブリアクトルと第１ダイオードに流れる電流が停止するとともに、第２サブリアクトルと第２ＦＥＴに電流が流れる。その後に第２ＦＥＴがオフすると、第２サブリアクトルの誘導電圧によって第２ダイオードに電流が流れる。これによって、第２高電位配線が昇圧される。第２ＦＥＴがオフした後に、再び第１ＦＥＴがオンする。第１ＦＥＴがオンすると、第２リアクトルと第２ダイオードに流れる電流が停止するとともに、第１サブリアクトルと第１ＦＥＴに電流が流れる。このように第１ＦＥＴと第２ＦＥＴが交互にオンすることによって、第２高電位配線が昇圧される。
【０００４】
また、第１ＦＥＴがオンする直前において、第１サブリアクトルには電流が流れていない。したがって、第１ＦＥＴがオンした後に、第１ＦＥＴに流れる電流は緩やかに上昇する。このため、第１ＦＥＴがオンするときのスイッチング損失が抑制される。また、第２ＦＥＴがオンする直前において、第２サブリアクトルには電流が流れていない。したがって、第２ＦＥＴがオンした後に、第２ＦＥＴに流れる電流は緩やかに上昇する。このため、第２ＦＥＴがオンするときのスイッチング損失が抑制される。このように、スイッチング損失が発生し難い状態でのＦＥＴのスイッチングは、ソフトスイッチングと呼ばれる場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１８６７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、第１ＦＥＴがオンしているときに第２ＦＥＴがオフしており、第２ＦＥＴがオンしているときに第１ＦＥＴがオフしている。このため、第１ＦＥＴと第２ＦＥＴにおける電流密度が高く、第１ＦＥＴと第２ＦＥＴで生じる定常損失が大きい。なお、特許文献１には、直流電源から供給される電圧を昇圧するＤＣ−ＤＣコンバータが開示されているが、直流電力を交流電力に変換するインバータにおいても同様の構成を採用することができ、上記と同様の問題が生じる。なお、インバータにおいては、メインリアクトルがモータのコイルである場合があり、第１高電位配線がモータに電力を供給する配線である場合がある。本明細書では、ＤＣ−ＤＣコンバータやインバータ等の電力変換回路において、ソフトスイッチング可能であるとともに、第１ＦＥＴと第２ＦＥＴで生じる定常損失を抑制することが可能な技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書が開示する電力変換回路は、電力供給源に接続される第１高電位配線と、第２高電位配線と、低電位配線と、ソースが前記低電位配線に接続されているｎチャネル型の第１ＦＥＴと、ソースが前記低電位配線に接続されているｎチャネル型の第２ＦＥＴと、アノードが前記第１ＦＥＴのドレインに接続されているとともにカソードが前記第２高電位配線に接続されている第１ダイオードと、アノードが前記第２ＦＥＴのドレインに接続されているとともにカソードが前記第２高電位配線に接続されている第２ダイオードと、メインリアクトルと、第１サブリアクトルと、第２サブリアクトルと、ゲート制御装置を有する。前記メインリアクトルは、第１端子と第２端子を有する。前記メインリアクトルの前記第１端子は、前記第１高電位配線に接続されている。前記第１サブリアクトルは、一端が前記メインリアクトルの前記第２端子に接続されており、他端が前記第１ＦＥＴの前記ドレインに接続されている。前記第２サブリアクトルは、一端が前記メインリアクトルの前記第２端子に接続されており、他端が前記第２ＦＥＴの前記ドレインに接続されている。前記ゲート制御装置は、前記第１ＦＥＴのゲートと前記第２ＦＥＴのゲートに接続されている。前記ゲート制御装置が、第１動作を実行可能である。前記第１動作では、前記ゲート制御装置が、以下の条件、を満たすように、前記第１ＦＥＴと前記第２ＦＥＴを制御する。（条件１）前記第１ＦＥＴがオンしている第１期間、前記第１ＦＥＴと前記第２ＦＥＴが共にオフしている第２期間、前記第２ＦＥＴがオンしている第３期間、及び、前記第１ＦＥＴと前記第２ＦＥＴが共にオフしている第４期間が、この順序で繰り返し現れる。（条件２）前記第３期間では、前記第２ＦＥＴがオンした後に前記第１サブリアクトルに流れる第１電流がゼロまで減少し、前記第１電流がゼロまで減少したタイミング以降に前記第１ＦＥＴがオンする。（条件３）前記第１期間では、前記第１ＦＥＴがオンした後に前記第２サブリアクトルに流れる第２電流がゼロまで減少し、前記第２電流がゼロまで減少したタイミング以降に前記第２ＦＥＴがオンする。
【０００８】
なお、本明細書において、ｎチャネル型のＦＥＴには、ＩＧＢＴ（insulated gate bipolar transistor）が含まれる。ＩＧＢＴにおいては、ドレインがコレクタと呼ばれる場合があり、ソースがエミッタと呼ばれる場合がある。
【０００９】
第１期間において第１ＦＥＴがオンする直前には、第１サブリアクトルに電流が流れていない。したがって、第１ＦＥＴがソフトスイッチングする。また、第１期間で第１ＦＥＴがオンすると、第２ダイオードのアノードが第２サブリアクトル、第１サブリアクトル及び第１ＦＥＴを介して低電位配線に接続されるので、第２サブリアクトルと第２ダイオードに流れる第２電流がゼロまで減少する。第１期間では、第２サブリアクトルに流れる第２電流がゼロまで減少したタイミング以降に第２ＦＥＴがオンする。したがって、第２ＦＥＴがソフトスイッチングする。第１期間で第２ＦＥＴがオンした以降は、第１ＦＥＴと第２ＦＥＴに分岐して電流が流れるので、第１ＦＥＴの電流密度が低下する。このため、第１ＦＥＴで生じる定常損失が抑制される。
【００１０】
第３期間において第２ＦＥＴがオンする直前には、第２サブリアクトルに電流が流れていない。したがって、第２ＦＥＴがソフトスイッチングする。また、第３期間で第２ＦＥＴがオンすると、第１ダイオードのアノードが第１サブリアクトル、第２サブリアクトル及び第２ＦＥＴを介して低電位配線に接続されるので、第１サブリアクトルと第１ダイオードに流れる第１電流がゼロまで減少する。第３期間では、第１サブリアクトルに流れる第１電流がゼロまで減少したタイミング以降に第１ＦＥＴがオンする。したがって、第１ＦＥＴがソフトスイッチングする。第３期間で第１ＦＥＴがオンした以降は、第１ＦＥＴと第２ＦＥＴに分岐して電流が流れるので、第２ＦＥＴの電流密度が低下する。このため、第２ＦＥＴで生じる定常損失が抑制される。
【００１１】
このように、この電力変換回路によれば、第１ＦＥＴと第２ＦＥＴをソフトスイッチングさせながら、第１ＦＥＴと第２ＦＥＴで生じる定常損失を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】ＤＣ−ＤＣコンバータの回路図。
【図２】電流ＩＬの変化を示すグラフ。
【図３】第１動作における各値の変化を示すグラフ。
【図４】第１動作におけるＤＣ−ＤＣコンバータの状態の変化を示す図。
【図５】第２動作における各値の変化を示すグラフ。
【図６】第２動作におけるＤＣ−ＤＣコンバータの状態の変化を示す図。
【図７】ＭＯＳＦＥＴのターンオン時の電流と電圧の変化を示すグラフ。
【図８】損失Ｅと電流ＩＬの関係を示すグラフ。
【図９】実施例１の移行方法によって第１動作から第２動作へ移行するときの各値の変化を示すグラフ。
【図１０】比較例の移行方法によって第１動作から第２動作へ移行するときの各値の変化を示すグラフ。
【図１１】実施例２のＤＣ−ＤＣコンバータの回路図。
【図１２】実施例２の第１動作における各値の変化を示すグラフ。
【図１３】インバータの回路図。
【図１４】切換回路の回路図。
【図１５】第１動作における切換回路の状態の変化を示す図。
【図１６】第２動作における切換回路の状態の変化を示す図。
【発明を実施するための形態】
【実施例１】
【００１３】
図１は、実施例１のＤＣ−ＤＣコンバータ１０の回路図を示している。ＤＣ−ＤＣコンバータ１０は、車両に搭載されている。ＤＣ−ＤＣコンバータ１０は、高電位入力配線１２と、高電位出力配線１４と、低電位配線１６を有している。高電位入力配線１２は、直流電源９０（例えば、バッテリー）の正極に接続されている。低電位配線１６は、直流電源９０の負極に接続されている。ＤＣ−ＤＣコンバータ１０は、直流電源９０の印加電圧（すなわち、高電位入力配線１２と低電位配線１６の間の電圧）を昇圧し、昇圧した電圧を高電位出力配線１４と低電位配線１６の間に印加する。図示していないが、高電位出力配線１４と低電位配線１６の間には、負荷（例えば、インバータや走行用モータ）が接続されている。したがって、昇圧された電圧が、負荷に供給される。
【００１４】
ＤＣ−ＤＣコンバータ１０は、入力側平滑化コンデンサ２０、メインリアクトル２２、第１サブリアクトル２４、第２サブリアクトル２６、ＭＯＳＦＥＴ３１〜３４、ダイオード４１〜４４、出力側平滑化コンデンサ５０、電流センサ５２、及び、ゲート制御装置５４を有している。
【００１５】
入力側平滑化コンデンサ２０は、高電位入力配線１２と低電位配線１６の間に接続されている。
【００１６】
ＭＯＳＦＥＴ３１、３２、３３、３４は、ｎチャネル型のＭＯＳＦＥＴである。ＭＯＳＦＥＴ３１とＭＯＳＦＥＴ３２は、高電位出力配線１４と低電位配線１６の間に直列に接続されている。ＭＯＳＦＥＴ３１のソースは、低電位配線１６に接続されている。ＭＯＳＦＥＴ３１のドレインは、ＭＯＳＦＥＴ３２のソースに接続されている。ＭＯＳＦＥＴ３２のドレインは、高電位出力配線１４に接続されている。ダイオード４１は、ＭＯＳＦＥＴ３１に対して並列に接続されている。ダイオード４１のアノードが、ＭＯＳＦＥＴ３１のソースに接続されている。ダイオード４１のカソードが、ＭＯＳＦＥＴ３１のドレインに接続されている。ダイオード４２は、ＭＯＳＦＥＴ３２に対して並列に接続されている。ダイオード４２のアノードが、ＭＯＳＦＥＴ３２のソースに接続されている。ダイオード４２のカソードが、ＭＯＳＦＥＴ３２のドレインに接続されている。
【００１７】
ＭＯＳＦＥＴ３３とＭＯＳＦＥＴ３４は、高電位出力配線１４と低電位配線１６の間に直列に接続されている。ＭＯＳＦＥＴ３３のソースは、低電位配線１６に接続されている。ＭＯＳＦＥＴ３３のドレインは、ＭＯＳＦＥＴ３４のソースに接続されている。ＭＯＳＦＥＴ３４のドレインは、高電位出力配線１４に接続されている。ダイオード４３は、ＭＯＳＦＥＴ３３に対して並列に接続されている。ダイオード４３のアノードが、ＭＯＳＦＥＴ３３のソースに接続されている。ダイオード４３のカソードが、ＭＯＳＦＥＴ３３のドレインに接続されている。ダイオード４４は、ＭＯＳＦＥＴ３４に対して並列に接続されている。ダイオード４４のアノードが、ＭＯＳＦＥＴ３４のソースに接続されている。ダイオード４４のカソードが、ＭＯＳＦＥＴ３４のドレインに接続されている。
【００１８】
なお、以下では、ソースが低電位配線１６に接続されているＭＯＳＦＥＴ（すなわち、ＭＯＳＦＥＴ３１、３３）を下側ＭＯＳＦＥＴといい、ドレインが高電位出力配線１４に接続されているＭＯＳＦＥＴ（すなわち、ＭＯＳＦＥＴ３２、３４）を上側ＭＯＳＦＥＴという。
【００１９】
メインリアクトル２２は、第１端子２２ａと第２端子２２ｂを有している。第１端子２２ａは高電位入力配線１２に接続されている。メインリアクトル２２は、高透磁率材料で構成されているコアに巻線を複数回巻き付けた構造を備えている。
【００２０】
第１サブリアクトル２４の一端は、メインリアクトル２２の第２端子２２ｂに接続されている。第１サブリアクトル２４の他端は、下側ＭＯＳＦＥＴ３１のドレイン及び上側ＭＯＳＦＥＴ３２のソースに接続されている。第１サブリアクトル２４のインダクタンスは、メインリアクトル２２のインダクタンスよりも小さい。
【００２１】
第２サブリアクトル２６の一端は、メインリアクトル２２の第２端子２２ｂに接続されている。第２サブリアクトル２６の他端は、下側ＭＯＳＦＥＴ３３のドレイン及び上側ＭＯＳＦＥＴ３４のソースに接続されている。第２サブリアクトル２６のインダクタンスは、メインリアクトル２２のインダクタンスよりも小さい。
【００２２】
なお、第１サブリアクトル２４と第２サブリアクトル２６は、コアの周囲に配線を巻き付けた構造であってもよいし、配線の周囲を高透磁率材料で覆った構造であってもよい。
【００２３】
出力側平滑化コンデンサ５０は、高電位出力配線１４と低電位配線１６の間に接続されている。
【００２４】
電流センサ５２は、メインリアクトル２２に流れる電流を検出する。電流センサ５２は、検出した電流値を、ゲート制御装置５４へ送信する。
【００２５】
ゲート制御装置５４は、ＭＯＳＦＥＴ３１〜３４のそれぞれのゲートに接続されている。ゲート制御装置５４は、各ゲートの充放電を行う駆動回路を、ＭＯＳＦＥＴ毎に備えている。また、ゲート制御装置５４は、各駆動回路に対してＭＯＳＦＥＴのオンまたはオフを指令する信号を送る制御回路を備えている。ゲート制御装置５４は、ＭＯＳＦＥＴ３１〜３４を独立して制御することができる。
【００２６】
次に、ＤＣ−ＤＣコンバータ１０の動作について説明する。図２は、メインリアクトル２２に流れる電流ＩＬの時間に対する変化を示している。電流ＩＬは、ＭＯＳＦＥＴ３１〜３４がスイッチングすることで周期的に変動する。また、電流ＩＬは、負荷（すなわち、走行用モータ等）での消費電力等によって長期的に変動する。図２は、電流ＩＬが周期的に変動しながら徐々に増加する場合を示している。なお、図２では、電流ＩＬの変動周期Ｔを比較的長く示しているが、実際の変動周期Ｔは図２よりも遥かに短い。ゲート制御装置５４は、電流ＩＬに応じて、第１動作と第２動作を実行する。ゲート制御装置５４は、電流ＩＬの変動周期Ｔの少なくとも一部で電流ＩＬが閾値Ｉｔｈ未満となる状態（図２の期間ＴＬ）では第１動作を実行し、変動周期Ｔ中に電流ＩＬが常に閾値Ｉｔｈ以上となる状態（図２の期間ＴＨ）では第２動作を実行する。
【００２７】
図３は、第１動作における各値の変化を示すグラフである。また、図５は、第２動作における各値の変化を示すグラフである。図３、５及びその他の図において、電流ＩＬ１は第１サブリアクトル２４に流れる電流であり、電流ＩＬ２は第２サブリアクトル２６に流れる電流である。なお、図５では、電流ＩＬ１と電流ＩＬ２が一致している（すなわち、グラフが重複している。）。また、電流ＩＬは、電流ＩＬ１と電流ＩＬ２の合計値である。また、図３、５及びその他の図において、電位Ｖｇ３１は下側ＭＯＳＦＥＴ３１のゲート電位であり、電位Ｖｇ３２は上側ＭＯＳＦＥＴ３２のゲート電位であり、電位Ｖｇ３３は下側ＭＯＳＦＥＴ３３のゲート電位であり、電位Ｖｇ３４は上側ＭＯＳＦＥＴ３４のゲート電位である。ゲート電位Ｖｇ３１〜Ｖｇ３４は、ゲート制御装置５４によって制御される。ゲート電位Ｖｇ３１〜Ｖｇ３４は、高電位と低電位の間で変化する。ゲート電位が高電位のときにＭＯＳＦＥＴがオン状態となり、ゲート電位が低電位のときにＭＯＳＦＥＴがオフ状態となる。また、図４は、第１動作におけるＤＣ−ＤＣコンバータ１０の状態の変化を示している。図６は、第２動作におけるＤＣ−ＤＣコンバータ１０の状態の変化を示している。なお、図４、６においては、ＤＣ−ＤＣコンバータ１０の回路構成を、図１よりも簡略化して示している。
【００２８】
まず、第１動作について説明する。図３に示すように、第１動作では、ゲート制御装置５４は、ＤＣ−ＤＣコンバータ１０の状態が、状態Ｔ１、状態Ｔ２、状態Ｔ３、状態Ｔ４、状態Ｔ５、状態Ｔ６の順に変化し、状態Ｔ６の次に状態Ｔ１に戻るように制御を行う。つまり、ゲート制御装置５４は、状態Ｔ１〜Ｔ６のサイクルが繰り返されるように制御を行う。状態Ｔ１〜Ｔ６のそれぞれは、図４に示されている。
【００２９】
図３、４に示すように、第１動作では、上側ＭＯＳＦＥＴ３２と上側ＭＯＳＦＥＴ３４が常にオフ状態に制御される。
【００３０】
状態Ｔ１では、下側ＭＯＳＦＥＴ３１がオンしており、下側ＭＯＳＦＥＴ３３がオフしている。状態Ｔ１では、下側ＭＯＳＦＥＴ３１がオンしているため、高電位入力配線１２から、メインリアクトル２２、第１サブリアクトル２４、及び、下側ＭＯＳＦＥＴ３１を通って低電位配線１６へ電流ＩＬ１が流れる。状態Ｔ１の期間中に第１サブリアクトル２４の誘導電圧（電流ＩＬ１を阻止する方向に作用する誘導電圧）が低下するので、状態Ｔ１の期間中に電流ＩＬ１が急速に増加する。また、後に詳述するが、状態Ｔ１では、第２サブリアクトル２６の誘導電圧によって、高電位入力配線１２から、メインリアクトル２２、第２サブリアクトル２６、及び、ダイオード４４を通って高電位出力配線１４へ電流ＩＬ２が流れる。但し、状態Ｔ１の期間中に電流ＩＬ２が急速に減少する。したがって、状態Ｔ１の期間中は、電流ＩＬがほとんど変化しない。状態Ｔ１において電流ＩＬ２がゼロまで減少すると、状態Ｔ２となる。
【００３１】
状態Ｔ２では、下側ＭＯＳＦＥＴ３１がオン状態に維持されており、電流ＩＬ１が継続して流れる。状態Ｔ２の期間中に、メインリアクトル２２の誘導電圧と第１サブリアクトル２４の誘導電圧（電流ＩＬ１を阻止する方向に作用する誘導電圧）が低下するので、状態Ｔ２の期間中に電流ＩＬ１が徐々に増加する。
【００３２】
また、状態Ｔ１において電流ＩＬ２がゼロまで減少したタイミング（すなわち、状態Ｔ２の期間の最初のタイミング）と同時、またはそれより後に、下側ＭＯＳＦＥＴ３３がオンする。このため、状態Ｔ２では、高電位入力配線１２から、メインリアクトル２２、第２サブリアクトル２６、及び、下側ＭＯＳＦＥＴ３３を通って低電位配線１６へ電流ＩＬ２が流れ始める。下側ＭＯＳＦＥＴ３３がオンするタイミングの直前において第２サブリアクトル２６に流れている電流ＩＬ２がゼロであるので、下側ＭＯＳＦＥＴ３３がオンするときに下側ＭＯＳＦＥＴ３３に流れる電流（すなわち、電流ＩＬ２）の急速な増加は生じない。このため、下側ＭＯＳＦＥＴ３３がオンするときに生じるスイッチング損失が小さい。すなわち、ここでは、下側ＭＯＳＦＥＴ３３がソフトスイッチングする。状態Ｔ２の期間中に、メインリアクトル２２の誘導電圧と第２サブリアクトル２６の誘導電圧（電流ＩＬ２を阻止する方向に作用する誘導電圧）が低下するので、状態Ｔ２の期間中に電流ＩＬ２が徐々に増加する。状態Ｔ２では電流ＩＬ２がゼロから上昇するので、状態Ｔ２の期間中において電流ＩＬ２は電流ＩＬ１よりも小さい。
【００３３】
以上に説明したように、状態Ｔ２の期間中に電流ＩＬ１と電流ＩＬ２が共に増加するので、状態Ｔ２の期間中に電流ＩＬが増加する。状態Ｔ２の期間中には、電流ＩＬが下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３に分岐して流れる。このため、下側ＭＯＳＦＥＴ３１のみがオンする場合（すなわち、下側ＭＯＳＦＥＴ３１のみに電流ＩＬが流れる場合）に比べて、下側ＭＯＳＦＥＴ３１、３３で発生する定常損失を低減することができる。状態Ｔ２の期間の最後に、下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３がオン状態からオフ状態に切り換えられる。これによって、ＤＣ−ＤＣコンバータ１０は、状態Ｔ２から状態Ｔ３へ移行する。
【００３４】
状態Ｔ３の期間の最初に下側ＭＯＳＦＥＴ３１がオフすると、メインリアクトル２２と第１サブリアクトル２４が電流ＩＬ１を流し続ける方向に誘導電圧を生じさせるので、ダイオード４２のアノードの電位が上昇する。このため、電流ＩＬ１が、高電位入力配線１２から、メインリアクトル２２、第１サブリアクトル２４、及び、ダイオード４２を通って高電位出力配線１４へ流れる。状態Ｔ３の期間中に、メインリアクトル２２及び第１サブリアクトル２４の誘導電圧（電流ＩＬ１を流す方向に作用する誘導電圧）が低下するので、状態Ｔ３の期間中に電流ＩＬ１が徐々に減少する。
【００３５】
また、状態Ｔ３の期間の最初に下側ＭＯＳＦＥＴ３３がオフすると、メインリアクトル２２と第２サブリアクトル２６が電流ＩＬ２を流し続ける方向に誘導電圧を生じさせるので、ダイオード４４のアノードの電位が上昇する。このため、電流ＩＬ２が、高電位入力配線１２から、メインリアクトル２２、第２サブリアクトル２６、及び、ダイオード４４を通って高電位出力配線１４へ流れる。状態Ｔ３の期間中に、メインリアクトル２２及び第２サブリアクトル２６の誘導電圧（電流ＩＬ２を流す方向に作用する誘導電圧）が低下するので、状態Ｔ３の期間中に電流ＩＬ２が徐々に減少する。
【００３６】
以上に説明したように、状態Ｔ３の期間中に電流ＩＬ１と電流ＩＬ２が共に減少するので、状態Ｔ３の期間中に電流ＩＬが減少する。状態Ｔ３の期間中に高電位出力配線１４へ電流ＩＬ１、ＩＬ２が流れることで、出力側平滑化コンデンサ５０（図１参照）が充電され、高電位出力配線１４の電位が上昇する。状態Ｔ３では、電流ＩＬがダイオード４２とダイオード４４に分岐して流れる。このため、ダイオード４２のみに電流ＩＬが流れる場合に比べて、ダイオード４２、４４で発生する定常損失を低減することができる。状態Ｔ３の期間中に、電流ＩＬ２がゼロまで減少する。電流ＩＬ２がゼロまで減少したタイミングにおいて、電流ＩＬ１はまだ高い値である。状態Ｔ３の期間の最後（すなわち、電流ＩＬ２がゼロまで減少したタイミングと同時、またはそれより後）に、下側ＭＯＳＦＥＴ３３がオフ状態からオン状態に切り換えられる。これによって、ＤＣ−ＤＣコンバータ１０は、状態Ｔ３から状態Ｔ４に移行する。
【００３７】
状態Ｔ４では、下側ＭＯＳＦＥＴ３３がオンするので、高電位入力配線１２から、メインリアクトル２２、第２サブリアクトル２６、及び、下側ＭＯＳＦＥＴ３３を通って低電位配線１６へ電流ＩＬ２が流れる。状態Ｔ４の期間中に第２サブリアクトル２６による誘導電圧（電流ＩＬ２を阻止する方向に作用する誘導電圧）が低下するので、状態Ｔ４の期間中に電流ＩＬ２が増加する。状態Ｔ４の期間の最初に下側ＭＯＳＦＥＴ３３がオンするタイミングの直前において、第２サブリアクトル２６に流れる電流ＩＬ２はゼロである。したがって、下側ＭＯＳＦＥＴ３３がオンするときに下側ＭＯＳＦＥＴ３３に流れる電流（すなわち、電流ＩＬ２）の過度な増加は生じない。電流ＩＬ２は、過度とならない程度に急速に増加する。電流ＩＬ２の増加速度が過度ではないので、下側ＭＯＳＦＥＴ３３がオンするときに生じるスイッチング損失が小さい。すなわち、ここでは、下側ＭＯＳＦＥＴ３３がソフトスイッチングする。また、状態Ｔ４の期間中に、状態Ｔ３の期間から継続して、ダイオード４２を介して電流ＩＬ１が流れる。但し、状態Ｔ４の期間では、下側ＭＯＳＦＥＴ３３がオンすることでメインリアクトル２２の第２端子２２ｂの電位が急速に低下するので、電流ＩＬ１が急速に減少する。したがって、状態Ｔ４では、電流ＩＬがほとんど変化しない。電流ＩＬ１がゼロまで減少すると、状態Ｔ５となる。
【００３８】
状態Ｔ５では、下側ＭＯＳＦＥＴ３３がオン状態に維持されており、電流ＩＬ２が継続して流れる。状態Ｔ５の期間中に、メインリアクトル２２の誘導電圧と第２サブリアクトル２６の誘導電圧（電流ＩＬ２を阻止する方向に作用する誘導電圧）が低下するので、状態Ｔ５の期間中に電流ＩＬ２が徐々に増加する。
【００３９】
また、状態Ｔ４において電流ＩＬ１がゼロまで減少したタイミング（すなわち、状態Ｔ５の期間の最初のタイミング）と同時、またはそれより後に、下側ＭＯＳＦＥＴ３１がオンする。このため、状態Ｔ５では、高電位入力配線１２から、メインリアクトル２２、第１サブリアクトル２４、及び、下側ＭＯＳＦＥＴ３１を通って低電位配線１６へ電流ＩＬ１が流れ始める。下側ＭＯＳＦＥＴ３１がオンするタイミングの直前において第１サブリアクトル２４に流れている電流ＩＬ１がゼロであるので、下側ＭＯＳＦＥＴ３１がオンするときに下側ＭＯＳＦＥＴ３１に流れる電流（すなわち、電流ＩＬ１）の急速な増加は生じない。このため、下側ＭＯＳＦＥＴ３１がオンするときに生じるスイッチング損失が小さい。すなわち、ここでは、下側ＭＯＳＦＥＴ３１がソフトスイッチングする。状態Ｔ５の期間中に、メインリアクトル２２の誘導電圧と第１サブリアクトル２４の誘導電圧（電流ＩＬ１を阻止する方向に作用する誘導電圧）が低下するので、状態Ｔ５の期間中に電流ＩＬ１が徐々に増加する。状態Ｔ５では、電流ＩＬ１がゼロから上昇するので、状態Ｔ５の期間中に電流ＩＬ１は電流ＩＬ２よりも小さい。
【００４０】
以上に説明したように、状態Ｔ５の期間中に電流ＩＬ１と電流ＩＬ２が共に増加するので、状態Ｔ５の期間中に電流ＩＬが増加する。状態Ｔ５の期間中には、電流ＩＬが下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３に分岐して流れる。このため、下側ＭＯＳＦＥＴ３３のみがオンする場合（すなわち、下側ＭＯＳＦＥＴ３３のみに電流ＩＬが流れる場合）に比べて、下側ＭＯＳＦＥＴ３１、３３で発生する定常損失を低減することができる。状態Ｔ５の期間の最後に、下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３がオン状態からオフ状態に切り換えられる。これによって、ＤＣ−ＤＣコンバータ１０は、状態Ｔ５から状態Ｔ６へ移行する。
【００４１】
状態Ｔ６の期間の最初に下側ＭＯＳＦＥＴ３３がオフすると、メインリアクトル２２と第２サブリアクトル２６が電流ＩＬ２を流し続ける方向に誘導電圧を生じさせるので、ダイオード４４のアノードの電位が上昇する。このため、電流ＩＬ２が、高電位入力配線１２から、メインリアクトル２２、第２サブリアクトル２６、及び、ダイオード４４を通って高電位出力配線１４へ流れる。状態Ｔ６の期間中に、メインリアクトル２２及び第２サブリアクトル２６の誘導電圧（電流ＩＬ２を流す方向に作用する誘導電圧）が低下するので、状態Ｔ６の期間中に電流ＩＬ２が徐々に減少する。
【００４２】
また、状態Ｔ６の期間の最初に下側ＭＯＳＦＥＴ３１がオフすると、メインリアクトル２２と第１サブリアクトル２４が電流ＩＬ１を流し続ける方向に誘導電圧を生じさせるので、ダイオード４２のアノードの電位が上昇する。このため、電流ＩＬ１が、高電位入力配線１２から、メインリアクトル２２、第１サブリアクトル２４、及び、ダイオード４２を通って高電位出力配線１４へ流れる。状態Ｔ６の期間中に、メインリアクトル２２及び第１サブリアクトル２４の誘導電圧（電流ＩＬ１を流す方向に作用する誘導電圧）が低下するので、状態Ｔ６の期間中に電流ＩＬ１が徐々に減少する。
【００４３】
以上に説明したように、状態Ｔ６の期間中に電流ＩＬ１と電流ＩＬ２が共に減少するので、状態Ｔ６の期間中に電流ＩＬが減少する。状態Ｔ６の期間中に高電位出力配線１４へ電流ＩＬ１、ＩＬ２が流れることで、出力側平滑化コンデンサ５０（図１参照）が充電され、高電位出力配線１４の電位が上昇する。状態Ｔ６では、電流ＩＬがダイオード４２とダイオード４４に分岐して流れる。このため、ダイオード４４のみに電流ＩＬが流れる場合に比べて、ダイオード４２、４４で発生する定常損失を低減することができる。状態Ｔ６の期間中に、電流ＩＬ１がゼロまで減少する。電流ＩＬ１がゼロまで減少したタイミングにおいて、電流ＩＬ２はまだ高い値である。状態Ｔ６の期間の最後（すなわち、電流ＩＬ１がゼロまで減少したタイミングと同時、またはそれより後）に、下側ＭＯＳＦＥＴ３１がオフ状態からオン状態に切り換えられる。これによって、ＤＣ−ＤＣコンバータ１０は、状態Ｔ６から状態Ｔ１に移行する。
【００４４】
状態Ｔ１では、下側ＭＯＳＦＥＴ３１がオンするので、上述したように、高電位入力配線１２から、メインリアクトル２２、第１サブリアクトル２４、及び、下側ＭＯＳＦＥＴ３１を通って低電位配線１６へ電流ＩＬ１が流れる。状態Ｔ１の期間中に第１サブリアクトル２４の誘導電圧（電流ＩＬ１を阻止する方向に作用する誘導電圧）が低下するので、状態Ｔ１の期間中に電流ＩＬ１が急速に増加する。状態Ｔ１の期間の最初に下側ＭＯＳＦＥＴ３１がオンするタイミングの直前において、第１サブリアクトル２４に流れる電流ＩＬ１はゼロである。したがって、下側ＭＯＳＦＥＴ３１がオンするときに下側ＭＯＳＦＥＴ３１に流れる電流（すなわち、電流ＩＬ１）の過度な増加は生じない。電流ＩＬ１は、過度とならない程度に急速に増加する。電流ＩＬ１の増加速度が過度ではないので、下側ＭＯＳＦＥＴ３１がオンするときに生じるスイッチング損失が小さい。すなわち、ここでは、下側ＭＯＳＦＥＴ３１がソフトスイッチングする。また、状態Ｔ１の期間中に、状態Ｔ６の期間から継続して、ダイオード４４を介して電流ＩＬ２が流れる。但し、状態Ｔ１の期間では、下側ＭＯＳＦＥＴ３１がオンすることでメインリアクトル２２の第２端子２２ｂの電位が急速に低下するので、電流ＩＬ２が急速に減少する。したがって、状態Ｔ１では、電流ＩＬがほとんど変化しない。
【００４５】
以上に説明したように、第１動作では、状態Ｔ１〜Ｔ６のサイクルが複数回繰り返される。これによって、電流ＩＬが周期的に変動し、高電位出力配線１４の電位が上昇する。
【００４６】
なお、上述した第１動作では、上側ＭＯＳＦＥＴ３２、３４が常にオフしていた。しかしながら、ダイオード４２に電流ＩＬ１が流れる期間の一部で上側ＭＯＳＦＥＴ３２がオンしてもよい。また、ダイオード４４に電流ＩＬ２が流れる期間の一部で上側ＭＯＳＦＥＴ３４がオンしてもよい。このように、ダイオード４２、４４に並列に接続された上側ＭＯＳＦＥＴ３２、３４をオンさせることで、ダイオード４２、４４に流れる電流をさらに分散させることができる。これによって、ダイオード４２、４４で生じる定常損失をさらに抑制することができる。
【００４７】
次に、第２動作について説明する。図５に示すように、第２動作では、ゲート制御装置５４は、ＤＣ−ＤＣコンバータ１０の状態が、状態Ｓ１、状態Ｓ２、状態Ｓ３、状態Ｓ４の順に変化し、状態Ｓ４の次に状態Ｓ１に戻るように制御を行う。すなわち、ゲート制御装置５４は、状態Ｓ１〜Ｓ４のサイクルが繰り返されるように制御を行う。状態Ｓ１〜Ｓ４のそれぞれは、図６に示されている。
【００４８】
状態Ｓ１では、下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３が共にオンしており、上側ＭＯＳＦＥＴ３２と上側ＭＯＳＦＥＴ３４が共にオフしている。このため、高電位入力配線１２から、メインリアクトル２２、第１サブリアクトル２４、及び、下側ＭＯＳＦＥＴ３１を通って低電位配線１６へ電流ＩＬ１が流れるとともに、高電位入力配線１２から、メインリアクトル２２、第２サブリアクトル２６、及び、下側ＭＯＳＦＥＴ３３を通って低電位配線１６へ電流ＩＬ２が流れる。状態Ｓ１の期間の間に、各リアクトルの誘導電圧（電流ＩＬ１、ＩＬ２を阻止する方向に作用する誘導電圧）が徐々に低下するので、電流ＩＬ１、ＩＬ２が徐々に増加する。したがって、電流ＩＬが徐々に増加する。状態Ｓ１の期間の最後に、下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３がオン状態からオフ状態に切り換えられる。これによって、ＤＣ−ＤＣコンバータ１０は、状態Ｓ１から状態Ｓ２に移行する。
【００４９】
状態Ｓ２の期間の最初に下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３がオフすると、メインリアクトル２２と第１サブリアクトル２４が電流ＩＬ１を流し続ける方向に誘導電圧を生じさせ、メインリアクトル２２と第２サブリアクトル２６が電流ＩＬ２を流し続ける方向に誘導電圧を生じさせる。メインリアクトル２２と第１サブリアクトル２４の誘導電圧によってダイオード４２のアノードの電位が上昇するので、ダイオード４２に電流ＩＬ１が流れる。すなわち、高電位入力配線１２から、メインリアクトル２２、第１サブリアクトル２４、及び、ダイオード４２を通って高電位出力配線１４へ電流ＩＬ１が流れる。また、メインリアクトル２２と第２サブリアクトル２６の誘導電圧によってダイオード４４のアノードの電位が上昇するので、ダイオード４４に電流ＩＬ２が流れる。すなわち、高電位入力配線１２から、メインリアクトル２２、第２サブリアクトル２６、及び、ダイオード４４を通って高電位出力配線１４へ電流ＩＬ２が流れる。このように電流ＩＬ１、ＩＬ２が流れることで、出力側平滑化コンデンサ５０（図１参照）が充電されて、高電位出力配線１４の電位が上昇する。状態Ｓ２の期間の最後に、上側ＭＯＳＦＥＴ３２と上側ＭＯＳＦＥＴ３４がオフ状態からオン状態に切りかえられる。これによって、ＤＣ−ＤＣコンバータ１０は、状態Ｓ２から状態Ｓ３に移行する。
【００５０】
状態Ｓ３でも、ダイオード４２を介して電流ＩＬ１が流れるとともにダイオード４４を介して電流ＩＬ２が流れる。また、上側ＭＯＳＦＥＴ３２がオンすることで、電流ＩＬ１が、上側ＭＯＳＦＥＴ３２とダイオード４２に分岐して流れるようになる。これによって、電流ＩＬ１が流れることで生じる定常損失が低減される。また、上側ＭＯＳＦＥＴ３４がオンすることで、電流ＩＬ２が、上側ＭＯＳＦＥＴ３４とダイオード４４に分岐して流れるようになる。これによって、電流ＩＬ２が流れることで生じる定常損失が低減される。状態Ｓ３の期間の最後に、上側ＭＯＳＦＥＴ３２と上側ＭＯＳＦＥＴ３４がオン状態からオフ状態に切り換えられる。これによって、ＤＣ−ＤＣコンバータ１０は、状態Ｓ３から状態Ｓ４に移行する。
【００５１】
状態Ｓ４でも、状態Ｓ２と同様に、ダイオード４２を介して電流ＩＬ１が流れるとともにダイオード４４を介して電流ＩＬ２が流れる。状態Ｓ４の期間の最後に、下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３がオフ状態からオン状態に切り換えられる。これによって、ＤＣ−ＤＣコンバータ１０は、状態Ｓ４から状態Ｓ１に移行する。
【００５２】
なお、状態Ｓ２、Ｓ３、Ｓ４の期間の間に、各リアクトルの誘導電圧（電流ＩＬ１、ＩＬ２を流す方向に作用する誘導電圧）が徐々に低下するので、電流ＩＬ１、ＩＬ２が徐々に減少する。すなわち、電流ＩＬが徐々に減少する。状態Ｓ１〜Ｓ４が繰り返されることで、電流ＩＬが周期的に変動する。
【００５３】
以上のように、第２動作では、下側ＭＯＳＦＥＴ３１、３３が共にオンしている状態（状態Ｓ１）と、下側ＭＯＳＦＥＴ３１、３３が共にオフしている状態（状態Ｓ２、Ｓ３、及び、Ｓ４）とが交互に繰り返される。これによって、高電位出力配線１４の電位を上昇させることができる。
【００５４】
なお、上述した第２動作では、ダイオード４２、４４に電流が流れる期間の一部で上側ＭＯＳＦＥＴ３２、３４がオンした。しかしながら、第２動作において、上側ＭＯＳＦＥＴ３２、３４を常時オフさせておいてもよい。但し、ダイオード４２、４４に電流が流れる期間の一部で上側ＭＯＳＦＥＴ３２、３４がオンさせる方が、電流分散による定常損失抑制効果を得ることができるので、より好ましい。
【００５５】
次に、ソフトスイッチングについて、より詳細に説明する。図７は、下側ＭＯＳＦＥＴ３１、３３がオンするときのドレイン‐ソース間電圧Ｖｄｓとドレイン‐ソース間電流Ｉｄｓの変化を示している。なお、図７の電流Ｉｄｓの実線のグラフは、第１動作の状態Ｔ１の期間の最初で下側ＭＯＳＦＥＴ３１がオンするとき、及び、第１動作の状態Ｔ４の期間の最初で下側ＭＯＳＦＥＴ３３がオンするときの電流Ｉｄｓの変化を示している。図７の電流Ｉｄｓの破線のグラフは、第２動作において下側ＭＯＳＦＥＴ３１、３３がオンするときの電流Ｉｄｓの変化を示している。第１動作と第２動作のいずれでも、下側ＭＯＳＦＥＴ３１、３３がオンすると、電圧Ｖｄｓが低下し、電流Ｉｄｓが増加する。
【００５６】
図５に示すように、第２動作では、下側ＭＯＳＦＥＴ３１がオンする直前の状態（状態Ｓ４）において、メインリアクトル２２と第１サブリアクトル２４に電流Ｌ１が流れている。このため、下側ＭＯＳＦＥＴ３１がオンすると略同時に下側ＭＯＳＦＥＴ３１にリアクトル２２、２４から電流Ｌ１が流入する。このため、第２動作では、図７の電流Ｉｄｓの破線のグラフに示すように、下側ＭＯＳＦＥＴ３１がオンするときに電流Ｉｄｓが増加する速度が速い。したがって、第２動作では、下側ＭＯＳＦＥＴ３１がオンするときに生じる損失（スイッチング損失）が大きい。同様に、第２動作では、下側ＭＯＳＦＥＴ３３がオンするときに生じるスイッチング損失が大きい。
【００５７】
他方、図３に示すように、第１動作では、状態Ｔ１の期間の最初で下側ＭＯＳＦＥＴ３１がオンする直前の状態（状態Ｔ６の期間の最後）において、第１サブリアクトル２４に電流ＩＬ１が流れていない。このため、下側ＭＯＳＦＥＴ３１がオンすると同時に下側ＭＯＳＦＥＴ３１に電流ＩＬ１が流れ始めるが、電流ＩＬ１の増加速度がそれほど早くない。このため、図７の電流Ｉｄｓの実線のグラフに示すように、第１動作では、下側ＭＯＳＦＥＴ３１がオンするときに電流Ｉｄｓが増加する速度が第２動作よりも遅い。したがって、第１動作では、下側ＭＯＳＦＥＴ３１がオンするときに生じるスイッチング損失が小さい。同様に、第１動作では、状態Ｔ４の期間の最初で下側ＭＯＳＦＥＴ３３がオンするときに生じるスイッチング損失が小さい。
【００５８】
また、第１動作では、状態Ｔ５の期間の最初でも下側ＭＯＳＦＥＴ３１がオンし、状態Ｔ２の期間の最初でも下側ＭＯＳＦＥＴ３３がオンする。状態Ｔ５の期間の最初に下側ＭＯＳＦＥＴ３１がオンするタイミングの直前には、第１サブリアクトル２４に電流ＩＬ１が流れていない。また、このときには、下側ＭＯＳＦＥＴ３３に高い電流ＩＬ２が流れている。このため、このときの下側ＭＯＳＦＥＴ３１の電流Ｉｄｓ（すなわち、電流ＩＬ１）の増加速度は、電流ＩＬ２の増加速度と同程度となり、図７の実線のグラフよりもさらに遅い。したがって、このときに生じるスイッチング損失が小さい。同様に、状態Ｔ２の期間の最初に下側ＭＯＳＦＥＴ３３がオンするときの電流Ｉｄｓ（すなわち、電流ＩＬ２）の増加速度は、図７の実線のグラフよりもさらに遅い。したがって、このときに生じるスイッチング損失が小さい。
【００５９】
以上に説明したように、第１動作では、下側ＭＯＳＦＥＴ３１、３３がオンするすべてのタイミングで、ソフトスイッチングが実現される。したがって、第１動作では、第２動作よりも、スイッチング損失を抑制することができる。
【００６０】
また、第１動作と第２動作のいずれでも、下側ＭＯＳＦＥＴ３１、３３がオンするときに、ダイオード４２、４４のアノードの電位が低下し、ダイオード４２、４４に逆方向電圧が印加される。ダイオード４２、４４への印加電圧が順方向電圧から逆方向電圧に切り換えられると、ダイオード４２、４４にリカバリ電流（短時間流れる逆方向電流）が流れる。リカバリ電流が流れると、ダイオード４２、４４でリカバリ損失（スイッチング損失の一種）が生じる。
【００６１】
図６に示すように、第２動作では、状態Ｓ４から状態Ｓ１に移行するときに、ダイオード４２、４４のアノードの電位が高電位（高電位出力配線１４よりも高い電位）から低電位（低電位配線１６の電位）まで引下げされる。つまり、ダイオード４２、４４への印加電圧が、順方向電圧から逆方向電圧に切り換えられる。このため、ダイオード４２、４４でリカバリ損失が生じる。
【００６２】
他方、上述したように、第１動作では、状態Ｔ１の期間の最初で下側ＭＯＳＦＥＴ３１がオンするときにダイオード４２に電流が流れていないので、このときにダイオード４２ではリカバリ損失が発生しない。また、状態Ｔ１の期間の最初に下側ＭＯＳＦＥＴ３１がオンすることで第１サブリアクトル２４と第２サブリアクトル２６を介してダイオード４４のアノードの電位が引き下げられるが、第１サブリアクトル２４と第２サブリアクトル２６の誘導電圧の影響によってダイオード４４のアノードの電位の低下速度が緩やかである。したがって、ダイオード４４でもリカバリ損失がほとんど発生しない。同様に、状態Ｔ４の期間の最初で下側ＭＯＳＦＥＴ３３がオンするときにダイオード４４に電流が流れていないので、このときにダイオード４４ではリカバリ損失が発生しない。また、状態Ｔ４の期間の最初に下側ＭＯＳＦＥＴ３３がオンするときに、ダイオード４２のアノードの電位は第１サブリアクトル２４と第２サブリアクトル２６の誘導電圧の影響によって緩やかに低下するので、ダイオード４２でもリカバリ損失がほとんど発生しない。
【００６３】
以上に説明したように、第１動作では、第２動作よりも、ダイオード４２、４４で生じるリカバリ損失（スイッチング損失の一種）を抑制することができる。
【００６４】
また、図３を参照しながら上述したように、第１動作では、状態Ｔ１において下側ＭＯＳＦＥＴ３１が単独でオン状態となり、状態Ｔ４において下側ＭＯＳＦＥＴ３３が単独でオン状態となる。下側ＭＯＳＦＥＴ３１（または３３）が単独でオンするときに生じる定常損失Ｅｏｎ１は、下側ＭＯＳＦＥＴ３１（または３３）のオン抵抗をＲｏｎとすると、Ｅｏｎ１≒ＲｏｎＩＬ２の関係を満たす。これに対し、図５を参照しながら上述したように、第２動作では、状態Ｓ１において下側ＭＯＳＦＥＴ３１、３３が共にオン状態となり、下側ＭＯＳＦＥＴ３１、３３の一方が単独でオン状態となることがない。このため、電流ＩＬが必ず下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３に分岐して流れる。したがって、このときに生じる定常損失Ｅｏｎ２は、Ｅｏｎ２≒Ｒｏｎ（ＩＬ／２）２＋Ｒｏｎ（ＩＬ／２）２＝ＲｏｎＩＬ２／２の関係を満たす。すなわち、Ｅｏｎ２≒Ｅｏｎ１／２の関係を満たす。つまり、第２動作では、第１動作よりも定常損失が生じ難い。
【００６５】
図８は、損失Ｅと電流ＩＬの関係を示している。なお、図８に示す損失Ｅは、ＤＣ−ＤＣコンバータ１０で生じる損失全体を示している。損失Ｅは、定常損失とスイッチング損失を含んでいる。図８のグラフＥ１は、第１動作で生じる損失を示しており、図８のグラフＥ２は、第２動作で生じる損失を示している。上述したように、第１動作は、スイッチング損失の抑制効果が高い。電流ＩＬが小さい電流領域Ｒ１では、全損失に対するスイッチング損失の割合が大きいので、スイッチング損失抑制効果が高い第１動作の損失Ｅ１が、第２動作の損失Ｅ２よりも小さくなる。また、電流ＩＬが大きい電流領域Ｒ２では、全損失に対する定常損失の割合が大きいので、定常損失抑制効果が高い第２動作の損失Ｅ２が第１動作の損失Ｅ１よりも小さくなる。上述したように、ゲート制御装置５４は、電流ＩＬが閾値Ｉｔｈ未満のときに第１動作を実行し、電流ＩＬが閾値Ｉｔｈ以上のときに第２動作を実行する。閾値Ｉｔｈは、電流領域Ｒ１と電流領域Ｒ２の境界値Ｉｂに対して、０．９×Ｉｂ＜Ｉｔｈ＜１．１×Ｉｂの関係を満たすように設定されている。すなわち、閾値Ｉｔｈは境界値Ｉｂと略一致する値に設定されている。したがって、実施例１のＤＣ−ＤＣコンバータ１０は、電流領域Ｒ１では第１動作を実行し、電流領域Ｒ２で第２動作を実行することができる。したがって、ＤＣ−ＤＣコンバータ１０で発生する損失が効果的に抑制される。なお、通常の車両走行時には電流ＩＬは電流領域Ｒ１内の値であり、車両が急加速した場合等に電流ＩＬが電流領域Ｒ２内の値となる。したがって、通常の車両走行時にはＤＣ−ＤＣコンバータ１０が第１動作を実行し、車両が急加速した場合等にＤＣ−ＤＣコンバータ１０が第２動作を実行する。
【００６６】
なお、上述したように、実施例１の第１動作では、下側ＭＯＳＦＥＴ３１がオン状態となる期間（状態Ｔ１、Ｔ２の期間）の一部（状態Ｔ２の期間）で下側ＭＯＳＦＥＴ３３がオン状態となる。このため、状態Ｔ１、Ｔ２の期間の全体で下側ＭＯＳＦＥＴ３１が単独でオン状態となる場合に比べて、実施例１の第１動作では、定常損失が抑制される。同様に、実施例１の第１動作では、下側ＭＯＳＦＥＴ３３がオン状態となる期間（状態Ｔ４、Ｔ５の期間）の一部（状態Ｔ５の期間）で下側ＭＯＳＦＥＴ３１がオン状態となる。このため、状態Ｔ１、Ｔ２の期間の全体で下側ＭＯＳＦＥＴ３３が単独でオン状態となる場合に比べて、実施例１の第１動作では、定常損失が抑制される。すなわち、実施例１では、ソフトスイッチングを実現する第１動作において、従来のソフトスイッチング技術よりも定常損失を抑制することができる。
【００６７】
次に、第１動作から第２動作への移行方法について説明する。実施例１では、電流ＩＬが閾値Ｉｔｈを超えたときに、第１動作の状態Ｔ６から第２動作の状態Ｓ１へ移行する。図９は実施例１の移行方法を示しており、図１０は比較例の移行方法を示している。
【００６８】
図１０に示す比較例の移行方法では、第１動作の状態Ｔ６から第２動作の状態Ｓ１へ移行するときに、下側ＭＯＳＦＥＴ３１と下側ＭＯＳＦＥＴ３３が同時にオンする。上述したように、第１動作の状態Ｔ６の最後のタイミングでは、電流ＩＬ１がゼロであり、電流ＩＬ２が比較的高い値である。比較例では、このタイミングで、下側ＭＯＳＦＥＴ３１、３３を同時にオンして第２動作の状態Ｓ１へ移行する。すると、図６の状態Ｓ１に示すように、電流ＩＬ１、ＩＬ２が流れる。状態Ｓ１の期間の最初では、状態Ｔ６の最後のタイミングにおける電流ＩＬ１、ＩＬ２の値が維持されるので、電流ＩＬ２が高く、電流ＩＬ１はゼロである。その後、状態Ｓ１〜Ｓ４のサイクルを複数回繰り返す間に、電流ＩＬ１が変動しながら増加し、電流ＩＬ２が変動しながら減少する。状態Ｓ１〜Ｓ４のサイクルを複数回実行した段階で、電流ＩＬ１と電流ＩＬ２が略等しくなる。第１サブリアクトル２４と第２サブリアクトル２６によって電流ＩＬ１、ＩＬ２の急激な変化が妨げられるので、電流ＩＬ１と電流ＩＬ２がバランスするまでに長い時間を要する。電流のアンバランスが生じている間は、高い電流ＩＬ２が流れている下側ＭＯＳＦＥＴ３３で高い定常損失が生じる。このため、ＤＣ−ＤＣコンバータ１０全体としての損失も高くなる。
【００６９】
これに対し、図９に示す実施例１の移行方法では、第１動作の状態Ｔ６から第２動作の状態Ｓ１へ移行するときに、下側ＭＯＳＦＥＴ３１を先にオンし、その後に下側ＭＯＳＦＥＴ３３をオンする。すなわち、図９に示すように、実施例１の移行方法では、第１動作の状態Ｔ６の期間と第２動作の状態Ｓ１の期間の間に、短い移行期間Ｕ１が設けられている。そして、移行期間Ｕ１の間に、下側ＭＯＳＦＥＴ３１をオン状態とし、下側ＭＯＳＦＥＴ３３をオフ状態とする。移行期間Ｕ１では、図４の状態Ｔ１と同様に、電流ＩＬ１が、下側ＭＯＳＦＥＴ３１を介して低電位配線１６へ流れる。また、下側ＭＯＳＦＥＴ３３がオフしているので、電流ＩＬ２が、ダイオード４４を介して高電位出力配線１４へ流れる。期間Ｕ１の間に、電流ＩＬ２が急速に減少し、電流ＩＬ１が急速に増加する。電流ＩＬ１と電流ＩＬ２が略同等となるタイミングにおいて、下側ＭＯＳＦＥＴ３３がオンし、第２動作の状態Ｓ１となる。以上に説明したように、この移行方法によれば、電流ＩＬ１、ＩＬ２がバランスした状態で、第２動作を開始することができる。したがって、比較例の移行方法よりも定常損失を抑制することができる。なお、第２動作の開始時において、電流ＩＬ１と電流ＩＬ２を検出してこれらが同じになったときに下側ＭＯＳＦＥＴ３３をオンさせてもよいし、予め決められたタイミング（例えば、下側ＭＯＳＦＥＴ３１をオンさせてから所定時間後）に下側ＭＯＳＦＥＴ３３をオンさせてもよい。
【００７０】
なお、上述した実施例１では、電流センサ５２がメインリアクトル２２に流れる電流ＩＬを測定した。しかしながら、他の位置（例えば、高電位入力配線１２、第１サブリアクトル２４、第２サブリアクトル２６、ＭＯＳＦＥＴ３１〜３４、及び、ダイオード４１〜４４の少なくとも１つ）を流れる電流を検出する電流センサを設け、その電流センサの検出値から電流ＩＬを予測して、第１動作と第２動作を切り換えてもよい。
【００７１】
また、実施例１の第１動作及び第２動作を、ＤＣ−ＤＣコンバータの回生動作（高電位出力配線１４の余剰電力を利用して直流電源９０を充電する動作）に応用してもよい。この場合、第１動作によって、上側ＭＯＳＦＥＴ３２、３４をソフトスイッチングさせることができる。
【実施例２】
【００７２】
次に、実施例２について説明する。実施例２では、図１１に示すように、下側ＭＯＳＦＥＴ３５、ダイオード４５、上側ＭＯＳＦＥＴ３６、ダイオード４６、及び、第３サブリアクトル２８が追加されている。ＭＯＳＦＥＴ３５、３６は、ｎチャネル型である。下側ＭＯＳＦＥＴ３５のソースが低電位配線１６に接続されており、上側ＭＯＳＦＥＴ３６のソースが下側ＭＯＳＦＥＴ３５のドレインに接続されており、上側ＭＯＳＦＥＴ３６のドレインが高電位出力配線１４に接続されている。第３サブリアクトル２８の一端はメインリアクトル２２の第２端子２２ｂに接続されており、第３サブリアクトル２８の他端は下側ＭＯＳＦＥＴ３５のドレイン及び上側ＭＯＳＦＥＴ３６のソースに接続されている。ダイオード４５のアノードは下側ＭＯＳＦＥＴ３５のソースに接続されており、ダイオード４５のカソードは下側ＭＯＳＦＥＴ３５のドレインに接続されている。ダイオード４６のアノードは上側ＭＯＳＦＥＴ３６のソースに接続されており、ダイオード４６のカソードは上側ＭＯＳＦＥＴ３６のドレインに接続されている。この場合、第１動作では、図１２に示すように、ＤＣ−ＤＣコンバータ１０の状態が、状態Ｔ１〜Ｔ９の順に変化し、状態Ｔ９の次に状態Ｔ１に戻るように制御を行うことができる。すなわち、状態Ｔ１〜Ｔ９のサイクルが繰り返し実行されてもよい。また、上側ＭＯＳＦＥＴと下側ＭＯＳＦＥＴの直列回路の数を図１１よりもさらに増やしてもよい。
【実施例３】
【００７３】
実施例１、２では、ＤＣ−ＤＣコンバータについて説明した。これに対し、実施例３では、本明細書に開示の技術をインバータに適用した例について説明する。図１３に示すインバータ１００は、高電位配線１０２と低電位配線１０４を備えている。高電位配線１０２は直流電源のプラス側（例えば、バッテリーの正極、ＤＣ−ＤＣコンバータの高電位出力配線等）に接続されている。低電位配線１０４は、直流電源のマイナス側（例えば、バッテリーの負極、ＤＣ−ＤＣコンバータの低電位配線等）に接続されている。高電位配線１０２と低電位配線１０４の間に、３つの切換回路１１０ａ、１１０ｂ、１１０ｃが並列に接続されている。切換回路１１０ａ、１１０ｂ、１１０ｃのそれぞれには、対応するモータ配線１２０ａ、１２０ｂ、１２０ｃが接続されている。モータ配線１２０ａ、１２０ｂ、１２０ｃの他端は、走行用モータ（三相モータ）１３０に接続されている。走行用モータ１３０は、３つのコイル２２２ａ、２２２ｂ、２２２ｃを有している。モータ配線１２０ａがコイル２２２ａに接続されており、モータ配線１２０ｂがコイル２２２ｂに接続されており、モータ配線１２０ｃがコイル２２２ｃに接続されている。インバータ１００は、高電位配線１０２と低電位配線１０４の間に印加される直流電力を三相交流電力に変換し、三相交流電力を走行用モータ１３０に供給する。
【００７４】
次に、切換回路１１０ａ、１１０ｂ、１１０ｃについて説明する。なお、切換回路１１０ａ、１１０ｂ、１１０ｃの構成は互いに等しいので、以下では、切換回路１１０ｃについて説明する。
【００７５】
図１４は、切換回路１１０ｃを示している。なお、以下では、切換回路１１０ｃの構成要素のうち、実施例１、２のＤＣ−ＤＣコンバータの構成要素に対応する構成要素については、実施例１、２と同じ参照番号を付して説明する。切換回路１１０ｃは、ＭＯＳＦＥＴ３１〜３４を有している。高電位配線１０２と低電位配線１０４の間に、上側ＭＯＳＦＥＴ３２と下側ＭＯＳＦＥＴ３１が直列に接続されており、上側ＭＯＳＦＥＴ３４と下側ＭＯＳＦＥＴ３３が直列に接続されている。各ＭＯＳＦＥＴ３１〜３４に対して、ダイオード４１〜４４が並列に接続されている。各ダイオード４１〜４４において、アノードが対応するＭＯＳＦＥＴのソースに接続され、カソードが対応するＭＯＳＦＥＴのドレインに接続されている。また、切換回路１１０ｃは、第１サブリアクトル２４と第２サブリアクトル２６を有している。第１サブリアクトル２４の一端は下側ＭＯＳＦＥＴ３１のドレインに接続されており、第１サブリアクトル２４の他端はモータ配線１２０ｃに接続されている。第２サブリアクトル２６の一端は下側ＭＯＳＦＥＴ３３のドレインに接続されており、第２サブリアクトル２６の他端はモータ配線１２０ｃに接続されている。モータ配線１２０ｃには、電流センサ５２が設けられている。また、切換回路１１０ｃは、ＭＯＳＦＥＴ３１〜３４のゲートに接続されたゲート制御装置５４を有している。
【００７６】
各切換回路１１０ａ〜１１０ｃが、その内部のＭＯＳＦＥＴをスイッチングすることで、走行用モータ１３０に交流電力が供給される。図１４の電流ＩＭａ、ＩＭｂ、ＩＭｃは、走行用モータ１３０に流れる電流を示している。図１４は、モータ配線１２０ａからコイル２２２ａに電流ＩＭａが流れ、モータ配線１２０ｂからコイル２２２ｂに電流ＩＭｂが流れ、コイル２２２ｃからモータ配線１２０ｃに電流ＩＭｃが流れる場合を示している。電流ＩＭｃは、電流ＩＭａと電流ＩＭｂを加算した電流である。このように電流ＩＭａ、ＩＭｂ、ＩＭｃが流れている状態において、ゲート制御装置５４は、ＭＯＳＦＥＴ３１〜３４をスイッチングすることで、電流ＩＭｃを制御する。ゲート制御装置５４は、電流センサ５２で検出される電流ＩＭｃが閾値Ｉｔｈ未満のときは第１動作を実行し、電流ＩＭｃが閾値Ｉｔｈ以上のときは第２動作を実行する。
【００７７】
切換回路１１０ｃの第１動作、第２動作は、図３、５の第１動作、第２動作と略等しい。なお、切換回路１１０ｃに関して、図３、５は、電流ＩＬの代わりに電流ＩＭｃを示している。切換回路１１０ｃの状態Ｔ１〜Ｔ６は、図１５に示されている。また、切換回路１１０ｃの状態Ｓ１〜Ｓ４は、図１６に示されている。なお、図１５、１６においては、切換回路１１０ｃの回路構成を、図１４よりも簡略化して示している。
【００７８】
図１５に示す切換回路１１０ｃの第１動作は、図４に示すＤＣ−ＤＣコンバータ１０の第１動作と略等しい。状態Ｔ１では、オン状態にある下側ＭＯＳＦＥＴ３１を通って電流ＩＬ１が流れる。また、状態Ｔ１では、ダイオード４４に電流ＩＬ２が流れる。但し、電流ＩＬ２は、状態Ｔ１の期間の間にゼロまで低下する。状態Ｔ２では、下側ＭＯＳＦＥＴ３３がオンすることで、下側ＭＯＳＦＥＴ３１、３３に電流が分散する。状態Ｔ３では、下側ＭＯＳＦＥＴ３１、３３がオフし、ダイオード４２、４４に電流ＩＬ１、ＩＬ２が流れる。状態Ｔ４では、下側ＭＯＳＦＥＴ３３がオンし、下側ＭＯＳＦＥＴ３３に電流ＩＬ２が流れる。また、状態Ｔ４では、ダイオード４２に継続して電流ＩＬ１が流れる。但し、電流ＩＬ１は、状態Ｔ４の期間の間にゼロまで低下する。状態Ｔ５では、下側ＭＯＳＦＥＴ３１がオンすることで、下側ＭＯＳＦＥＴ３１、３３に電流が分散する。状態Ｔ６では、下側ＭＯＳＦＥＴ３１、３３がオフし、ダイオード４２、４４に電流ＩＬ１、ＩＬ２が流れる。電流ＩＬ１、ＩＬ２が下側ＭＯＳＦＥＴ３１、３３に流れると、走行用モータ１３０に流れる電流ＩＭｃが増加する。ダイオード４２、４４に電流ＩＬ１、ＩＬ２が流れると、電流ＩＬ１、ＩＬ２が還流して電流ＩＭｃが減少する。したがって、第１動作で下側ＭＯＳＦＥＴ３１、３３がオンするデューティ比を制御することで、走行用モータ１３０に流れる電流ＩＭｃを制御することができる。
【００７９】
図３、１５から明らかなように、切換回路１１０ｃの第１動作では、下側ＭＯＳＦＥＴ３１がオンするタイミングの直前において、第１サブリアクトル２４に流れる電流ＩＬ１がゼロである。したがって、下側ＭＯＳＦＥＴ３１がソフトスイッチングすることができる。また、切換回路１１０ｃの第１動作では、下側ＭＯＳＦＥＴ３３がオンするタイミングの直前において、第２サブリアクトル２６に流れる電流ＩＬ２がゼロである。したがって、下側ＭＯＳＦＥＴ３３がソフトスイッチングすることができる。このため、スイッチング損失が低減される。また、下側ＭＯＳＦＥＴ３１がオンしている期間の一部（状態Ｔ２の期間）において下側ＭＯＳＦＥＴ３３がオンするので、電流が分散し、定常損失が低減される。また、下側ＭＯＳＦＥＴ３３がオンしている期間の一部（状態Ｔ５の期間）において下側ＭＯＳＦＥＴ３１がオンするので、電流が分散し、定常損失が低減される。
【００８０】
図１６に示す切換回路１１０ｃの第２動作は、図６に示すＤＣ−ＤＣコンバータ１０の第２動作と略等しい。状態Ｓ１では、オン状態にある下側ＭＯＳＦＥＴ３１、３２を通って電流ＩＬ１、ＩＬ２が流れる。また、状態Ｓ２〜Ｓ４では、ダイオード４２、４４を通って電流ＩＬ１、ＩＬ２が流れる。電流ＩＬ１、ＩＬ２が下側ＭＯＳＦＥＴ３１、３３に流れると、走行用モータ１３０に流れる電流ＩＭｃが増加する。ダイオード４２、４４に電流ＩＬ１、ＩＬ２が流れると、電流ＩＬ１、ＩＬ２が還流して電流ＩＭｃが減少する。したがって、第２動作で下側ＭＯＳＦＥＴ３１、３３がオンするデューティ比を制御することで、走行用モータ１３０に流れる電流ＩＭｃを制御することができる。
【００８１】
図５、１６から明らかなように、切換回路１１０ｃの第２動作では、下側ＭＯＳＦＥＴ３１、３２に分散して電流が流れる。したがって、第２動作では第１動作よりもさらに定常損失を低減することができる。
【００８２】
実施例３の切換回路１１０ｃでは、スイッチング損失の割合が高い低電流時に第１動作を実行し、定常損失の割合が高い高電流時に第２動作を実行するので、切換回路１１０ｃで生じる損失を抑制することができる。
【００８３】
切換回路１１０ｃにおいては、図９に示す移行方法によって第１動作から第２動作への移行を行うことができる。この移行方法では、第１動作の状態Ｔ６から第２動作の状態Ｓ１へ移行するときに、下側ＭＯＳＦＥＴ３１を先にオンし、その後に下側ＭＯＳＦＥＴ３３をオンする。すなわち、状態Ｔ６の期間と状態Ｓ１の期間の間に移行期間Ｕ１が設けられており、移行期間Ｕ１において、下側ＭＯＳＦＥＴ３１がオン状態となり、下側ＭＯＳＦＥＴ３３がオフ状態となる。このため、移行期間Ｕ１の間に、図１５の状態Ｔ１のように電流ＩＬ１、ＩＬ２が流れる。期間Ｕ１の間に、電流ＩＬ１が増加するとともに電流ＩＬ２が減少する。したがって、期間Ｕ１の間に、電流ＩＬ１と電流ＩＬ２が略等しくなる。このため、電流ＩＬ１と電流ＩＬ２がバランスしている状態で第２動作を開始することができる。これによって、電流ＩＬ１と電流ＩＬ２のアンバランスにより生じる損失が抑制される。
【００８４】
なお、実施例３の切換回路１１０ｃにおいて、図１１のようにＭＯＳＦＥＴ、ダイオード及びサブリアクトルの数を増やしてもよい。また、切換回路１１０ｃにおいても、実施例１、２と同様に構成を変形、応用することができる。
【００８５】
また、実施例３の第１動作、第２動作を、切換回路１１０ｃから走行用モータ１３０のコイル２２２ｃに電流ＩＭｃが流れるときの動作に応用してもよい。この場合、第１動作によって、上側ＭＯＳＦＥＴ３２、３４をソフトスイッチングさせることができる。
【００８６】
実施例の構成要素と請求項の構成要素との関係について説明する。実施例１、２の直流電源９０は、請求項の電力供給源の一例である。実施例３の走行用モータ１３０に電流ＩＭａ及びＩＭｂを供給する回路（すなわち、モータ配線１２０ａ、１２０ｂに接続されている切換回路１１０ａ、１１０ｂ）は、請求項の電力供給源の一例である。実施例１、２の高電位入力配線１２と実施例３のモータ配線１２０ａ、１２０ｂは、請求項の第１高電位配線の一例である。実施例１、２の高電位出力配線１４と実施例３の高電位配線１０２は、請求項の第２高電位配線の一例である。実施例１〜３の下側ＭＯＳＦＥＴ３１は、請求項の第１ＦＥＴの一例である。実施例の下側ＭＯＳＦＥＴ３３は、請求項の第２ＦＥＴの一例である。実施例のダイオード４２は、請求項の第１ダイオードの一例である。実施例のダイオード４４は、請求項の第２ダイオードの一例である。実施例１、２のメインリアクトル２２と実施例３のコイル２２２ｃは、請求項のメインリアクトルの一例である。実施例１〜３の状態Ｔ１、Ｔ２は、請求項の第１期間の一例である。実施例１〜３の状態Ｔ３は、請求項の第２期間の一例である。実施例１〜３の状態Ｔ４、Ｔ５は、請求項の第３期間の一例である。実施例１〜３の状態Ｔ６は、請求項の第４期間の一例である。実施例１〜３の状態Ｓ１は、請求項の第５期間の一例である。実施例１〜３の状態Ｓ２〜Ｓ４は、請求項の第６期間の一例である。
【００８７】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００８８】
本明細書が開示する一例の電力変換回路においては、ゲート制御装置が、第２動作を実行可能であってもよい。ゲート制御装置が、メインリアクトルに流れる電流が閾値未満のときに第１動作を実行し、メインリアクトルに流れる電流が閾値以上のときに前記第２動作を実行してもよい。第２動作では、ゲート制御装置が、第１ＦＥＴと第２ＦＥＴが共にオンしている第５期間と第１ＦＥＴと第２ＦＥＴが共にオフしている第６期間が交互に現れるという条件を満たすように、第１ＦＥＴと第２ＦＥＴを制御してもよい。第１動作から第２動作への移行が、第４期間の次に第５期間となるように実施されてもよい。ゲート制御装置が、第４期間の次の第５期間の開始時に、第１ＦＥＴを第２ＦＥＴよりも先にオンさせてもよい。
【００８９】
第４期間では、第１サブリアクトルに電流が流れておらず、第２サブリアクトルに電流が流れている。このため、その後に第２動作へ移行するときに第１ＦＥＴと第２ＦＥＴを同時にオンさせると、第２ＦＥＴに偏って電流が流れ、第１ＦＥＴに電流があまり流れない。その結果、第１ＦＥＴと第２ＦＥＴの間で電流がアンバランスとなり、第２ＦＥＴの定常損失が高くなる。これに対し、第１動作から第２動作へ移行するとき（すなわち、第４期間の第５期間の開始時）に第１ＦＥＴを第２ＦＥＴよりも先にオンさせることで、電流のアンバランスを早期に解消することができる。すなわち、第１ＦＥＴを第２ＦＥＴよりも先にオンさせると、第２ＦＥＴがオフしている間に第１ＦＥＴに流れる電流が増加するとともに、第２リアクトルに流れる電流が減少する。その後に第２ＦＥＴをオンさせると、第２リアクトルに流れる電流（すなわち、減少した電流）が第２ＦＥＴに流れる。第１ＦＥＴに流れる電流が増加し、第２ＦＥＴに前記減少した電流が流れるので、第１ＦＥＴに流れる電流と第２ＦＥＴに流れる電流が早期にバランスし易い。したがって、この構成によれば、第２動作の開始時における定常損失を抑制することができる。
【００９０】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００９１】
１０  ：ＤＣ−ＤＣコンバータ
１２  ：高電位入力配線
１４  ：高電位出力配線
１６  ：低電位配線
２０  ：入力側平滑化コンデンサ
２２  ：メインリアクトル
２４  ：第１サブリアクトル
２６  ：第２サブリアクトル
３１  ：下側ＭＯＳＦＥＴ
３２  ：上側ＭＯＳＦＥＴ
３３  ：下側ＭＯＳＦＥＴ
３４  ：上側ＭＯＳＦＥＴ
４１〜４４  ：ダイオード
５０  ：出力側平滑化コンデンサ
５２  ：電流センサ
５４  ：ゲート制御装置
９０  ：直流電源
【図１】
2019057992.tif 000003
【図２】
2019057992.tif 000004
【図３】
2019057992.tif 000005
【図４】
2019057992.tif 000006
【図５】
2019057992.tif 000007
【図６】
2019057992.tif 000008
【図７】
2019057992.tif 000009
【図８】
2019057992.tif 000010
【図９】
2019057992.tif 000011
【図１０】
2019057992.tif 000012
【図１１】
2019057992.tif 000013
【図１２】
2019057992.tif 000014
【図１３】
2019057992.tif 000015
【図１４】
2019057992.tif 000016
【図１５】
2019057992.tif 000017
【図１６】
2019057992.tif 000018