(57)【要約】【課題】簡単な手法で通信の信頼性の向上を図る。【解決手段】送信局となるシリアル通信装置１は、予め定められた規則に従い変化する、通信フレームの送信先の通信局のアドレスを、アドレス部に格納したシリアル送信データを生成するシリアル送信データ生成部１１を備える。受信局となるシリアル送信装置２は、アドレス部に含まれ、予め定められた規則に従い変化するアドレスと、自局に割り当てられたアドレスとを比較し、通信フレームが自局に宛てて送信されたか否かを判定するアドレス比較部２４を備える。【選択図】図１
2019161503.tif 000002
【特許請求の範囲】
【請求項１】
アドレス部を有する通信フレームを送信するシリアル通信装置であって、
予め定められた規則に従い変化する、前記通信フレームの送信先の通信局のアドレスを、前記アドレス部に格納したシリアル送信データを生成するシリアル送信データ生成部を備えることを特徴とするシリアル通信装置。
【請求項２】
請求項１に記載のシリアル通信装置において、
前記シリアル送信データ生成部は、前記通信局に割り当てられた固有のビット列と、予め定められた規則に従い変化する１以上のビットとを前記アドレス部に格納することを特徴とするシリアル通信装置。
【請求項３】
アドレス部を有する通信フレームを受信するシリアル通信装置であって、
前記アドレス部に含まれ、予め定められた規則に従い変化するアドレスと、自局に割り当てられたアドレスとを比較し、前記通信フレームが自局に宛てて送信されたか否かを判定するアドレス比較部を備えることを特徴とするシリアル通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の手順に基づいて通信を行うシリアル通信装置に関する。
【背景技術】
【０００２】
図３は、ＨＤＬＣ（High-Level Data Link Control）手順で用いられる通信フレームの構造を示す図である。図３に示すように、通信フレームは、先頭フラグと、アドレス部と、制御部と、情報部と、フレーム検査シーケンス（ＦＣＳ；Frame Check Sequence）と、末尾フラグとを有する（例えば、特許文献１参照）。
【０００３】
先頭フラグおよび末尾フラグは、２進数表記で“０１１１１１１０”という８ビット長の固定されたパターンのビット列である。フラグは通信フレームの先頭と末尾とに１オクテットずつ付加してもよいし、複数オクテットずつ付加してもよい。先頭フラグおよび末尾フラグを利用して、通信フレームの開始および終了を判別することができる。
【０００４】
アドレス部には、８ビット長で表され、通信フレームの送信先の通信局のアドレスが格納される。各通信局には、０から２５５までのどれか１つのアドレスが割り当てられている。
【０００５】
制御部には、伝送すべき任意の情報が格納される。
【０００６】
フレーム検査シーケンスには、巡回冗長検査（ＣＲＣ；Cyclic Redundancy Check）方式による１６ビットの符号が格納される。
【０００７】
アドレス部、制御部、情報部およびフレーム検査シーケンスにおいては、先頭フラグおよび末尾フラグと同一のビットパターンが含まれないようにするため、“１”が５ビット連続したときには直後に“０”が強制的に挿入される。通信フレームを受信した受信局では、この挿入された“０”を取り除いて元のデータに戻すという処理が行われる。
【０００８】
各通信局の通信伝送路が、全局にわたって電線によって電気的に接続された形態である場合、１つの通信局が送信した通信フレームを全ての通信局が受信することになる。各通信局は、受信した通信フレームのアドレス部に格納されたアドレスと、自局に割り当てられたアドレスとを比較し、一致する場合には、受信した通信フレームを自局に宛てて送信されたものとして取り込む。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−１３５３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来のＨＤＬＣ手順では、各通信局に対し固有かつ固定のアドレスが割り当てられるため、第三者による通信の解析が容易であり、なりすましなどの攻撃に対する耐性が低い。
【００１１】
上記のような問題点に鑑みてなされた本発明の目的は、簡単な手法で通信の信頼性の向上を図ることができるシリアル通信装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明に係るシリアル通信装置は、アドレス部を有する通信フレームを送信するシリアル通信装置であって、予め定められた規則に従い変化する、前記通信フレームの送信先の通信局のアドレスを、前記アドレス部に格納したシリアル送信データを生成するシリアル送信データ生成部を備える。
【００１３】
上記課題を解決するため、本発明に係るシリアル通信装置において、前記シリアル送信データ生成部は、前記通信局に割り当てられた固有のビット列と、予め定められた規則に従い変化する１以上のビットとを前記アドレス部に格納することが好ましい。
【００１４】
また、上記課題を解決するため、本発明に係るシリアル通信装置は、アドレス部を有する通信フレームを受信するシリアル通信装置であって、前記アドレス部に含まれ、予め定められた規則に従い変化するアドレスと、自局に割り当てられたアドレスとを比較し、前記通信フレームが自局に宛てて送信されたか否かを判定するアドレス比較部を備える。
【発明の効果】
【００１５】
本発明に係るシリアル通信装置によれば、簡単な手法で通信の信頼性の向上を図ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係るシリアル通信装置の構成例を示す図である。
【図２】図１に示すシリアル送信データ生成部の動作を説明するための図である。
【図３】ＨＤＬＣ手順の通信フレームの構造を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００１８】
図１は、本発明の一実施形態に係るシリアル通信装置の構成例を示すブロック図である。シリアル通信装置１は、上述の通信フレームを生成して送信する送信局である。シリアル通信装置２は、上述の通信フレームを受信し、シリアル受信データを生成するとともに、誤り検出を行う受信局である。ここでは送信局の機能を有するシリアル通信装置１と、受信局の機能を有するシリアル通信装置２とを区別して記載しているが、１つのシリアル通信装置が送信局および受信局の機能を備えていてもよい。
【００１９】
図１に示すシリアル通信装置１（送信局）は、シリアル送信データ生成部１１と、ＦＣＳ生成部１２と、０挿入部１３と、先頭フラグ生成部１４と、末尾フラグ生成部１５とを備える。シリアル通信装置１により、シリアル通信手順の送信手順を実施することができる。
【００２０】
シリアル送信データ生成部１１は、アドレス部、制御部および情報部にデータを格納したシリアル送信データを生成し、ＦＣＳ生成部１２に出力する。ここで、シリアル送信データ生成部１１は、通信フレームの送信先の通信局のアドレスを、全通信局で共有されている予め定められた規則に従い変更してアドレス部に格納する。
【００２１】
ＦＣＳ生成部１２は、シリアル送信データ生成部１１から入力されたシリアル送信データに対し、誤り検出を可能とするためのＣＲＣ符号を付加する。具体的には、ＦＣＳ生成部１２は、シリアル送信データから生成した高次の多項式を所定の生成多項式で割った剰余を検査用の符号とし、シリアル送信データに該剰余を付加したシリアルデータを０挿入部１３に出力する。
【００２２】
０挿入部１３は、ＦＣＳ生成部１２から入力されたシリアルデータに対し、所定のビットパターンの直後に“０”を挿入した０挿入データを生成し、先頭フラグ生成部１４に出力する。具体的には、０挿入部１３は、“１”が５ビット連続すると直後に、“０”を挿入して、“１”が６ビット以上連続しないようにする。
【００２３】
先頭フラグ生成部１４は、０挿入部１３から出力された０挿入データの先頭に先頭フラグ“０１１１１１１０”を付加した先頭フラグ付きシリアルデータを末尾フラグ生成部１５に出力する。
【００２４】
末尾フラグ生成部１５は、先頭フラグ生成部１４から入力された先頭フラグ付きシリアルデータの末尾に末尾フラグ“０１１１１１１０”を付加し、通信フレームとしてシリアル通信装置２に送信する。
【００２５】
図１に示すシリアル通信装置２（受信局）は、フラグ削除部２１と、０削除部２３と、アドレス比較部２４と、ＦＣＳ異常検出部２５とを備える。シリアル通信装置２により、シリアル通信手順の受信手順を実施することができる。
【００２６】
フラグ削除部２１は、受信した通信フレームに含まれる“０１１１１１１０”というビットパターンを先頭フラグおよび末尾フラグとして判別し、これを削除して０削除部２３に出力する。
【００２７】
０削除部２３は、フラグ削除部２１から入力されたシリアルデータに対して、所定のビットパターンの直後に挿入された“０”を削除したシリアル受信データを生成し、アドレス比較部２４に出力する。具体的には、０削除部２３は、５ビット連続する“１”の直後の“０”を削除する。
【００２８】
アドレス比較部２４は、０削除部２３から入力されたシリアル受信データのアドレス部に格納されたアドレス（予め定められた規則に従い変化するアドレス）と、自局に割り当てられたアドレスとを比較し、通信フレームが自局に宛てて送信されたか否かを判定する。アドレス比較部２４は、２つのアドレスが一致する場合は、シリアル受信データをＦＣＳ異常検出部２５および外部に出力する。また、アドレス比較部２４は、２つのアドレスが一致しない場合は、受信エラー信号を外部に出力して、シリアル受信データを破棄する。
【００２９】
ＦＣＳ異常検出部２５は、アドレス比較部２４から入力されたシリアル受信データに対してＦＣＳチェックを行い、異常を検出した場合にはＦＣＳ異常信号を外部に出力する。
【００３０】
次に、シリアル送信データ生成部１１およびアドレス比較部２４の動作についてより詳細に説明する。
【００３１】
上述したように、シリアル送信データ生成部１１は、通信フレームの送信先の通信局のアドレスを予め定められた規則に従い変更してアドレス部に格納する。例えば、シリアル送信データ生成部１１は、図２に示すように、アドレス部の８ビットのうち、下位６ビットを各通信局に固有に割り当てられるアドレスを示す固定のビット列とし、上位２ビットを可変とする。この場合、１つの通信局に対して４つのアドレスが割り当てられる。したがって、通信路に接続することができる通信局の数は、従来の２５６の４分の１の６４となる。なお、可変とするビット数は２に限られず、１以上かつ７以下であればよい。
【００３２】
アドレス部の上位２ビットの変更規則は、例えば、図２に示すように、“００”→“０１”→“１１”→“１０”→“００”（以下、繰り返し）などの簡単な規則でよい。同じ通信局への通信フレームの送信であっても、アドレス部が変化するので、第三者による解析が困難となり、なりすましなどの攻撃に対する耐性を高めることができる。
【００３３】
アドレス比較部２４によるシリアル受信データのアドレス部に格納されたアドレスと、自局に割り当てられたアドレスとの比較の方法としては、種々の方法がある。
【００３４】
例えば、シリアル受信データのアドレス部に格納されたビット列のうち、予め定められた規則に従い変化する１以上のビットを除くビット列と、自局に割り当てられた固有のアドレスを示すビット列とを比較する方法がある。この方法の場合、上記の例では、アドレス比較部２４は、シリアル受信データのアドレス部に格納されたアドレスのうち、下位６ビットと、自局に割り当てられた固有のアドレス（６ビット）とを比較する。
【００３５】
別の方法として、自局に割り当てられた固有のアドレスを示すビット列に、予め定められた規則に従い変化する１以上のビット列を付加して、アドレス部に格納されたビット列と比較する方法がある。この方法の場合、アドレス比較部２４は、自局に割り当てられた固有のアドレス（６ビット）に２ビット（“００”、“０１”、“１１”あるいは“１０”）を付加したビット列（８ビット）と、アドレス部に格納されたビット列（８ビット）とを比較する。
【００３６】
シリアル送信データ生成部１１は、例えば、通信フレームの送信が完了した時点で、アドレス部の上位２ビットに付加するビット列を変更する。また、アドレス比較部２４は、通信フレームの受信が完了した時点で、自局に割り当てられた固有のアドレスを示すビット列に付加する２ビットを変更する。この場合、上述した２つめの方法では、シリアル送信データ生成部１１が付加する２ビットのビット列と、アドレス比較部２４が付加する２ビットのビット列とにずれが生じると、受信エラーが連続する可能性がある。しかしながら、アドレス比較部２４は、上述した６ビットでの比較、あるいは、付加する２ビットを変更することで、自局に宛てて送信された通信フレームを誤って破棄してしまうことを防ぐことができる。
【００３７】
なお、受信局のアドレスを変更する規則は、上述した例に限られるものではなく、各通信局で共有されていなれば、任意の規則を用いることができる。
【００３８】
このように本実施形態においては、送信局であるシリアル通信装置１は、予め定められた規則に従い変化する、通信フレームの送信先の通信局のアドレスを、アドレス部に格納したシリアル送信データを生成するシリアル送信データ生成部１１を備える。受信局であるシリアル通信装置２は、アドレス部に含まれ、予め定められた規則に従い変化するアドレスと、自局に割り当てられたアドレスとを比較し、通信フレームが自局に宛てて送信されたか否かを判定するアドレス比較部２４を備える。
【００３９】
予め定められた規則に従い変化する、通信フレームの送信先の通信局のアドレスをアドレス部に格納することで、通信フレームの送信先が同じ通信局であっても、アドレス部に格納されるアドレスが変化するので、第三者による解析が困難となる。そのため、なりすましなどの攻撃に対する耐性を高め、簡単な手法で通信の信頼性の向上を図ることができる。
【００４０】
上述の実施形態は代表的な例として説明したが、本発明の趣旨および範囲内で、多くの変更および置換が可能であることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形および変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【符号の説明】
【００４１】
１    シリアル通信装置（送信局）
２    シリアル通信装置（受信局）
１１    シリアル送信データ生成部
１２    ＦＣＳ生成部
１３    ０挿入部
１４    先頭フラグ生成部
１５    末尾フラグ生成部
２１    フラグ削除部
２３    ０削除部
２４    アドレス比較部
２５    ＦＣＳ異常検出部
【図１】
2019161503.tif 000003
【図２】
2019161503.tif 000004
【図３】
2019161503.tif 000005