(57)【要約】【課題】スイッチング損失を抑制しつつサージの発生量も抑えるための制御を、より柔軟に行うことができる半導体素子の駆動回路を提供する。【解決手段】実施形態の半導体素子の駆動回路は、電圧駆動型半導体素子の導通制御端子に流す電流を制御する電流源プリドライバを備え、前記電流源プリドライバは、前記半導体素子をターンオンさせる際に、前記導通制御端子に充電する電流を、前記導通制御端子の電圧がミラー電圧に達する前後の期間に、その他の駆動期間における電流よりも低下させるように制御する。【選択図】図１
2019057982.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型半導体素子の導通制御端子に流す電流を制御する電流源プリドライバを備え、
前記電流源プリドライバは、前記半導体素子をターンオンさせる際に、前記導通制御端子に充電する電流を、前記導通制御端子の電圧がミラー電圧に達する前後の期間に、その他の駆動期間における電流よりも低下させるように制御する半導体素子の駆動回路。
【請求項２】
電圧駆動型半導体素子の導通制御端子に流す電流を制御する電流源プリドライバを備え、
前記電流源プリドライバは、前記半導体素子をターンオフさせる際に、前記導通制御端子より放電させる電流を、前記導通制御端子の電圧がミラー電圧より低下し始める前後の期間において、その他の駆動期間における電流よりも低下させるように制御する半導体素子の駆動回路。
【請求項３】
電圧駆動型半導体素子をターンオンさせる際に、前記導通制御端子に充電する電流を、前記導通制御端子の電圧がミラー電圧に達する前後の期間において、その他の駆動期間における電流よりも低下させる半導体素子の駆動方法。
【請求項４】
電圧駆動型半導体素子の半導体素子をターンオフさせる際に、前記導通制御端子より放電させる電流を、前記導通制御端子の電圧がミラー電圧より低下し始める前後の期間において、その他の駆動期間における電流よりも低下させる半導体素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電圧駆動型の半導体素子を駆動する回路及び方法に関する。
【背景技術】
【０００２】
例えばインバータのような電力変換回路を構成するスイッチング素子については、スイッチング損失とサージの発生量とがトレードオフの関係にあることが知られている。すなわち、スイッチング損失を低減させるとサージが増加し、サージを低減させるとスイッチング損失が増加する。従来は、ゲート抵抗値を調整するなどによりスイッチング損失とサージ特性との適正化を行い、電力変換回路を動作させていた。このトレードオフを解消する技術の一つにアクティブゲート方式がある。これは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等スイッチング素子のゲート波形を制御することでスイッチング損失を抑制しながら、サージの発生量も抑えるという技術である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２１７３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のような従来技術では、回路構成によりゲート電圧を制御しているため、トレードオフを解消するために最適な制御を行うことが困難であり、その解消効果が不十分であった。
そこで、スイッチング損失を抑制しつつサージの発生量も抑えるための制御を、より柔軟に行うことができる半導体素子の駆動回路及び半導体素子の駆動方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態の半導体素子の駆動回路は、電圧駆動型半導体素子の導通制御端子に流す電流を制御する電流源プリドライバを備え、
前記電流源プリドライバは、前記半導体素子をターンオンさせる際に、前記導通制御端子に充電する電流を、前記導通制御端子の電圧がミラー電圧に達する前後の期間に、その他の駆動期間における電流よりも低下させるように制御する。
【０００６】
また、実施形態の半導体素子の駆動回路は、同じく電圧駆動型半導体素子の導通制御端子に流す電流を制御する電流源プリドライバを備え、
前記電流源プリドライバは、前記半導体素子をターンオフさせる際に、前記導通制御端子より放電させる電流を、前記導通制御端子の電圧がミラー電圧より低下し始める前後の期間において、その他の駆動期間における電流よりも低下させるように制御する。
【図面の簡単な説明】
【０００７】
【図１】一実施形態であり、電流制御方式アクティブゲート駆動回路の一例を示す図
【図２】一般的なＮチャネルＭＯＳＦＥＴのゲート−ソース間電圧Ｖｇｓ，ドレイン電流Ｉｄ特性の一例を示す図
【図３】ＦＥＴのドレイン電流を略リニアに制御できる範囲でゲート電圧を変化させた状態を示す図
【図４】本実施形態におけるＩＧＢＴのターンオン時のシミュレーション波形を示す図
【図５】本実施形態におけるＩＧＢＴのターンオフ時のシミュレーション波形を示す図
【図６】ゲート電流が矩形波状となるように制御して一定の電流値で充電したときの、ターンオン時のシミュレーション波形を示す図
【図７】ゲート電流が矩形波状となるように制御して一定の電流値で放電させたときのターンオフ時のシミュレーション波形を示す図
【図８】比較回路の構成例を示す図
【図９】比較回路によるＩＧＢＴのターンオン時のシミュレーション波形を示す図
【図１０】比較回路によるＩＧＢＴのターンオフ時のシミュレーション波形を示す図
【図１１】本実施形態の構成と比較回路とについて、発生する損失を比較した一覧を示す図
【発明を実施するための形態】
【０００８】
以下、一実施形態について図面を参照しながら説明する。図１は、電流制御方式アクティブゲート駆動回路の一例を示す。駆動回路１は、電圧駆動型の半導体素子であるＩＧＢＴ２を駆動対象とする。ＩＧＢＴ２のコレクタ，エミッタ間には、還流電流を流すためのダイオード３が逆方向に接続されている。ＩＧＢＴ２は、例えば３相インバータを構成するスイッチング素子の１つを想定している。
【０００９】
駆動回路１は、ゲートドライバＩＣ４と、プリドライバ５とを備えている。プリドライバ５は、電源ＶＣＣ２とグランドＶＥとの間に接続されるＮチャネルＭＯＳＦＥＴ６及び７の直列回路で構成されている。プリドライバ５は、電流源プリドライバに相当する。ＦＥＴ６のゲートはドライバＩＣ４の出力端子ＯＮに接続されており、ＦＥＴ７のゲートはドライバＩＣ４の出力端子ＯＦＦに接続されている。ＦＥＴ６及び７の共通接続点は、ゲート抵抗８を介してＩＧＢＴ２のゲートに接続されている。ドライバＩＣ４は、ＦＥＴ６，７のゲート電圧を個別に制御することで、ＩＧＢＴ２のゲートに充電する電流量，ゲートより放電させる電流量を制御する。前記ゲートは、導通制御端子に相当する。
【００１０】
すなわち、ＩＧＢＴ２のような電圧駆動型のスイッチング素子のゲートを駆動することは、ターンオンの際にはゲートに電荷を充電し、ターンオフの際にはゲートから電荷を引き抜くことになる。図６は、ゲート電流が矩形波状となるように制御して一定の電流値で充電したときのターンオン時のシミュレーション波形を示す。ゲート電圧及びゲート電流の値は、コレクタ電流，コレクタ電圧と重ねて表示するために１００倍した値を表示している。実際の値は縦軸値の１／１００である。
【００１１】
先ず、電流源によりゲート電流を強制的に与え、２．３μｓのポイントで１Ａまで立ち上げる。すると、ＩＧＢＴのゲートに電荷が充電され、ゲート電圧は２．８μｓまで一定の傾きで上昇する。ゲート電圧が上昇するとＩＧＢＴにコレクタ電流が流れ始め、コレクタ電圧は６５０Ｖから０Ｖに遷移する。２．８μsから３．４μｓの間はミラー効果により、電荷を充電してもゲート電圧は一定となる。
【００１２】
３．４μｓでミラー期間が終了し、そこかから３．９μｓまでは時間の経過と共にゲート電圧が上昇する。ゲート電圧が１５Ｖになった時点でゲート電流をＯＦＦにしている。ゲートに充電した電荷は、「電荷＝電流×時間」の関係から求めることができる。
【００１３】
図７は同様のターンオフ時の波形を示す。ゲート電流が流れ始めると、ＩＧＢＴのゲートから電荷が引き抜かれ、ゲート電圧は８．７μsまで一定の傾きで下降する。８．７μsから９．７μsの間はやはりミラー効果により、電荷を引き抜いてもゲート電圧は一定となる。９．７μｓでミラー期間が終了し、そこから９．８μｓまではゲート電圧が下降する。ゲート電圧が０Ｖになった時点で電流をＯＦＦにしている。コレクタ電圧はミラー期間の後半に上昇し、コレクタ電流はミラー期間終了後に２００Ａから０Ａに遷移する。
【００１４】
本実施形態では、スイッチング損失とサージとのトレードオフを解消するため、スイッチングの過渡期において、ゲート電流波形を適正化するように制御する。図２は、一般的なＮチャネルＭＯＳＦＥＴのゲート−ソース間電圧Ｖｇｓ，ドレイン電流Ｉｄ特性の一例を示す。ゲート電圧が１．４Ｖの閾値を超えると、ゲート電圧とドレイン電流とは略比例した関係になる。したがって、ＭＯＳＦＥＴに対して例えば図３に示すようなゲート電圧波形を与えると、図２に示した特性に対応したドレイン電流を略リニアに制御できる。本実施形態のドライバＩＣ４は、このようにしてプリドライバ５を構成するＦＥＴ６，７のゲート電圧を制御することで、ＩＧＢＴ２のゲートを充放電する電流を制御する。
【００１５】
図４は、本実施形態の駆動回路１によりＩＧＢＴ２をターンオンする際の各信号波形を示す。本実施形態では、ＩＧＢＴ２のゲートに２段階で電荷を充電する。この場合、ＦＥＴ７をＯＦＦし、出力端子ＯＮを介してＦＥＴ６のゲートに与える電圧を制御することで、ＩＧＢＴ２のゲートに充電する電流を制御する。ゲート電流の初期値は、図６に示すケースよりも大きくし、３Ａ程度に設定する。ＩＧＢＴ２のゲート電圧が上昇を開始した後、ミラー電圧に達してミラー期間に至る直前に、ゲート電流を略０Ａに低下させる。そこから、ゲート電流を直線的に上昇させて２Ａ弱で一定となるように制御する。尚、ゲート電流の初期値を図６に示すケースよりも大きくしているのは、スイッチング時間を短くしてスイッチング損失を低減するためである。
【００１６】
図６に示したように、ＩＧＢＴ２はミラー期間の初期においてターンオンし、コレクタ電流が急増してサージが発生する。そこで、この期間に係るゲート電流を低下させてサージの発生を抑制する。
【００１７】
図５は、駆動回路１によりＩＧＢＴ２をターンオフする際の各信号波形を示す。この場合も、ＩＧＢＴ２のゲートから２段階で電荷を引き抜くようにする。ＦＥＴ６をＯＦＦし、出力端子ＯＦＦを介してＦＥＴ７のゲートに与える電圧を制御することで、ＩＧＢＴ２のゲートより放電させる電流を制御する。図７に示したように、ＩＧＢＴ２はミラー期間の後半でターンオフしてコレクタ電圧が急変し、サージが発生する。そこで、やはりこの期間に係るゲート電流を低下させてサージの発生を抑制する。その後、電荷をＩＧＢＴ２のゲートから十分引き抜くため、再度ゲート電流を上昇させてから低下させる。
【００１８】
尚、ドライバＩＣ４がこのような制御を行うためには、例えば、ＩＧＢＴ２のコレクタ電流やエミッタ電流，ゲート電圧等をモニタすることで、電流値を変化させるトリガポイントを生成するようにフィードバック制御を行えば良い。
【００１９】
図８は、比較のため、ＩＧＢＴを１０Ωのゲート抵抗を介して電圧源により駆動する構成例を示す。図９，図１０は、図８に示す構成によりＩＧＢＴをターンオン，ターンオフした場合のシミュレーション結果である。サージ電圧値・電流値が略同じとなる条件下で発生するスイッチング損失をシミュレーションした。
【００２０】
図１１は、比較回路と本実施形態の構成とについて、ターンオン，ターンオフ時に発生するスイッチング損失を示している。ターンオフ時の損失に変化はないが、ターンオン時の損失は３９ｍＪから２４ｍＪに低下している。合計した損失では、１９％程度低減できることが確認できた。
【００２１】
以上のように本実施形態によれば、ゲート駆動回路１のプリドライバ５は、ＩＧＢＴ２をターンオンさせる際に、そのゲートに充電する電流を、ゲート電圧がミラー電圧に達する前後の期間に、その他の駆動期間における電流よりも低下させるように制御する。すなわち、ＩＧＢＴ２のゲートに充電する電流を直接制御し、ゲート容量への充電を２段階に分けて行うことで、ＩＧＢＴ２がターンオンを開始するミラー期間の初期に発生しようとするコレクタ電流のサージを確実に抑制できる。
【００２２】
また、ＩＧＢＴ２をターンオフさせる際には、ゲートより放電させる電流を、ゲート電圧がミラー電圧より低下し始める前後の期間において、その他の駆動期間における電流よりも低下させるように制御する。すなわち、ゲート容量の放電を２段階に分けて行うことで、ＩＧＢＴ２がターンオフを開始するミラー期間の後期に発生しようとするコレクタ電圧のサージを確実に抑制できる。
【００２３】
（その他の実施形態）
プリドライバ５のＦＥＴ６に、ＰチャネルＭＯＳＦＥＴを用いても良い。
ＩＧＢＴに限ることなく、駆動対象は電圧駆動型の半導体素子であれば良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００２４】
図面中、１はゲート駆動回路、２はＩＧＢＴ、３はダイオード、４はゲートドライバＩＣ、５はプリドライバ、６及び７はＮチャネルＭＯＳＦＥＴ、８はゲート抵抗を示す。
【図１】
2019057982.tif 000003
【図２】
2019057982.tif 000004
【図３】
2019057982.tif 000005
【図４】
2019057982.tif 000006
【図５】
2019057982.tif 000007
【図６】
2019057982.tif 000008
【図７】
2019057982.tif 000009
【図８】
2019057982.tif 000010
【図９】
2019057982.tif 000011
【図１０】
2019057982.tif 000012
【図１１】
2019057982.tif 000013