(57)【要約】【課題】よりノイズが低減された光電変換装置を提供する。【解決手段】光電変換により信号を生成する画素と、第１の端子及び第２の端子を有し、前記画素から出力された信号を保持する容量素子と、前記第１の端子に接続されたゲート電極、又は、前記第１の端子に接続されたソース若しくはドレインを有するトランジスタと、を備え、前記第１の端子を構成する第１の半導体領域、前記トランジスタのゲート電極、及び、前記ソース又は前記ドレインを構成する第２の半導体領域の少なくとも１つの上に、その外縁の少なくとも一部から離間して配されたシリサイドを有する。【選択図】図４
2019021798.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により信号を生成する画素と、
第１の端子及び第２の端子を有し、前記画素から出力された信号を保持する容量素子と、
前記第１の端子に接続されたゲート電極、又は、前記第１の端子に接続されたソース若しくはドレインを有するトランジスタと、を備え、
前記第１の端子を構成する第１の半導体領域、前記トランジスタのゲート電極、及び、前記ソース又は前記ドレインを構成する第２の半導体領域の少なくとも１つの上に、その外縁の少なくとも一部から離間して配されたシリサイドを有する、
ことを特徴とする光電変換装置。
【請求項２】
前記第１の端子を構成する前記第１の半導体領域の上に配された前記シリサイドを有し、
前記第１の半導体領域に隣接して配され、前記第１の半導体領域と他の半導体領域とを電気的に分離する第１の素子分離領域を更に有し、
前記第１の半導体領域と前記第１の素子分離領域との境界が、前記第１の半導体領域の外縁の少なくとも一部をなす
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第１の端子を構成する前記第１の半導体領域の上に配された前記シリサイドを有し、
前記容量素子は、前記第２の端子を構成する電極と、前記電極の側面に配された第１のサイドウォールとを更に有し、
前記第１の半導体領域と前記第１のサイドウォールとの境界が、前記第１の半導体領域の外縁の少なくとも一部をなす
ことを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記ソース又は前記ドレインを構成する前記第２の半導体領域の上に配された前記シリサイドを有し、
前記第２の半導体領域に隣接して配され、前記第２の半導体領域と他の半導体領域とを電気的に分離する第２の素子分離領域を更に有し、
前記第２の半導体領域と前記第２の素子分離領域との境界が、前記第２の半導体領域の外縁の少なくとも一部をなす
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記ソース又は前記ドレインを構成する前記第２の半導体領域の上に配された前記シリサイドを有し、
前記トランジスタは、前記ゲート電極の側面に配された第２のサイドウォールを有し、
前記第２の半導体領域と前記第２のサイドウォールとの境界が、前記第２の半導体領域の外縁の少なくとも一部をなす
ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記トランジスタの前記ゲート電極の上に配された前記シリサイドを有し、
前記トランジスタは、前記ゲート電極の側面に配された第３のサイドウォールを更に有し、
前記ゲート電極と前記第３のサイドウォールとの境界が、前記ゲート電極の外縁の少なくとも一部をなす
ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記シリサイドの上に配されたコンタクトを更に有し、
前記外縁と前記シリサイドとを離間させるための領域は、平面視において前記コンタクトを囲うように配されている
ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【請求項９】
移動体であって、
請求項１乃至７のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物に関する距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する移動体制御手段と
を有することを特徴とする移動体。
【請求項１０】
光電変換により信号を生成する画素を形成するステップと、
第１の端子及び第２の端子を有し、前記画素から出力された信号を保持する容量素子を形成するステップと、
前記第１の端子に接続されたゲート電極、又は、前記第１の端子に接続されたソース若しくはドレインを有するトランジスタを形成するステップと、を有し、
前記第１の端子を構成する第１の半導体領域、前記トランジスタのゲート電極、及び、前記ソース又は前記ドレインを構成する第２の半導体領域の少なくとも１つの上に、その外縁の少なくとも一部から離間して配されたシリサイドを有する
ことを特徴とする光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、光電変換装置の製造方法、撮像システム及び移動体に関する。
【背景技術】
【０００２】
特許文献１には、静電気保護素子として用いられるＭＯＳ（Metal-Oxide-Semiconductor）トランジスタの構造が開示されている。ＭＯＳトランジスタは、ソース・ドレイン領域と、ソース・ドレイン領域の上方に形成されたゲート電極と、ゲート電極の側面に形成されたサイドウォールとを有する。ソース・ドレイン領域の上面には、サイドウォールから所定の距離だけ離間して形成された第１のシリサイド膜が形成されており、ゲート電極の上面には、サイドウォールから所定の距離だけ離間して形成された第２のシリサイド膜が形成されている。特許文献１によれば、この構成により、ソース・ドレイン領域の拡散抵抗により静電破壊に対する耐性が向上する旨が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２２２９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、当該ＭＯＳトランジスタを静電気保護素子以外の用途に適用することは開示されていない。不純物拡散領域上又は電極上にシリサイド膜が形成されているＭＯＳトランジスタ等において、シリサイドの熱拡散により絶縁層のポテンシャル障壁が低下し、トンネル効果によるリーク電流が生じ得る。光電変換装置の出力回路等でこのようなリーク電流が生じると垂直シェーディング等のノイズが問題となり得る。そこで、本発明は、よりノイズが低減された光電変換装置、光電変換装置の製造方法、撮像システム及び移動体を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、光電変換により信号を生成する画素と、第１の端子及び第２の端子を有し、前記画素から出力された信号を保持する容量素子と、前記第１の端子に接続されたゲート電極、又は、前記第１の端子に接続されたソース若しくはドレインを有するトランジスタと、を備え、前記第１の端子を構成する第１の半導体領域、前記トランジスタのゲート電極、及び、前記ソース又は前記ドレインを構成する第２の半導体領域の少なくとも１つの上に、その外縁の少なくとも一部から離間して配されたシリサイドを有する、ことを特徴とする光電変換装置が提供される。
【０００６】
本発明の他の観点によれば、光電変換により信号を生成する画素を形成するステップと、第１の端子及び第２の端子を有し、前記画素から出力された信号を保持する容量素子を形成するステップと、前記第１の端子に接続されたゲート電極、又は、前記第１の端子に接続されたソース若しくはドレインを有するトランジスタを形成するステップと、を有し、前記第１の端子を構成する第１の半導体領域、前記トランジスタのゲート電極、及び、前記ソース又は前記ドレインを構成する第２の半導体領域の少なくとも１つの上に、その外縁の少なくとも一部から離間して配されたシリサイドを有することを特徴とする光電変換装置の製造方法が提供される。
【発明の効果】
【０００７】
よりノイズが低減された光電変換装置、光電変換装置の製造方法、撮像システム及び移動体を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る固体撮像装置のブロック図である。
【図２】本発明の第１実施形態に係る出力回路の回路図である。
【図３】本発明の第１実施形態に係る出力回路の平面模式図である。
【図４】本発明の第１実施形態に係る出力回路の断面模式図である。
【図５】本発明の第２実施形態に係る出力回路の平面模式図である。
【図６】本発明の第２実施形態に係る出力回路の断面模式図である。
【図７】本発明の第３実施形態に係る出力回路の平面模式図である。
【図８】本発明の第３実施形態に係る出力回路の断面模式図である。
【図９】本発明の第４実施形態に係る出力回路の平面模式図である。
【図１０】本発明の第４実施形態に係る出力回路の断面模式図である。
【図１１】本発明の第５実施形態に係る出力回路の平面模式図である。
【図１２】本発明の第５実施形態に係る出力回路の断面模式図である。
【図１３】本発明の第６実施形態に係る撮像システムのブロック図である。
【図１４】本発明の第７実施形態に係る撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下に、本発明の好ましい実施形態を、添付の図面に基づいて説明する。複数の図面にわたって対応する要素には共通の符号を付し、その説明を省略又は簡略化することがある。
【００１０】
［第１実施形態］
図１は、本実施形態に係る固体撮像装置１の概略構成を示すブロック図である。図１に示す固体撮像装置１は、入射光を光電変換により電気信号に変換する光電変換装置の一種であり、例えば、ＣＭＯＳ（Complementary-MOS）イメージセンサである。固体撮像装置１は、複数の画素１０、垂直走査回路１３、制御回路１４、列回路１５、水平転送回路１８、水平走査回路１９及び出力回路２０を有する。
【００１１】
複数の画素１０は、複数の行及び複数の列をなすように配列されている。画素１０の各々は、光電変換により入射光に応じた信号を出力する。複数の画素１０の各行には、行方向（図１において横方向）に延在する制御信号線１１が配されている。制御信号線１１は、行方向に並ぶ画素１０にそれぞれ接続され、これらの画素１０に対して共通の信号線をなしている。また、複数の画素１０の各列には、列方向（図１において縦方向）に延在する垂直出力線１２が配されている。垂直出力線１２は、列方向に並ぶ画素１０にそれぞれ接続され、これらの画素１０に対して共通の信号線をなしている。
【００１２】
各行の制御信号線１１は、垂直走査回路１３に接続されている。垂直走査回路１３は、画素１０から画素信号を読み出す際に画素１０内の回路を駆動するための制御信号を、制御信号線１１を介して画素１０に供給する回路部である。各列の垂直出力線１２の一端は、列回路１５に接続されている。列回路１５は複数の画素１０の列ごとに設けられた列増幅回路１６及び列保持回路１７を有する。画素１０から読み出された画素信号は、垂直出力線１２を介して列増幅回路１６に入力される。列増幅回路１６は、画素１０から読み出された画素信号に対して増幅処理等の信号処理を行う回路部である。列保持回路１７は、列増幅回路１６から出力された信号を保持する。列保持回路１７は、サンプルホールド回路等を含み得る。
【００１３】
水平転送回路１８は、列保持回路１７に保持された画素信号を列毎に順次、出力回路２０に転送させる回路部である。水平走査回路１９は水平転送回路１８の転送動作を制御する制御信号を出力する回路部である。制御回路１４は、垂直走査回路１３、列回路１５、水平走査回路１９、出力回路２０等の動作及びそのタイミングを制御する制御信号を供給するための回路部である。出力回路２０は、水平転送回路１８から出力された画素信号を固体撮像装置１の外部の信号処理部に出力するための回路部である。
【００１４】
図２は、本実施形態に係る出力回路２０の概略構成を示すブロック図である。出力回路２０は、ＭＯＳトランジスタ２４、２７、２９、電流源２５、２６及びクランプ容量２８を有する。水平転送回路１８から出力された画素信号は、ＭＯＳトランジスタ２４のゲートノードである入力端子２１に入力される。
【００１５】
ＭＯＳトランジスタ２４のドレインには電源電圧ＶＤＤが入力される。ＭＯＳトランジスタ２４のソースはノードＮ１であり、ノードＮ１には、電流源２５及びクランプ容量２８の一端が接続される。このノードをノードＮ１とする。クランプ容量２８の他端は、ＭＯＳトランジスタ２９のソース及びＭＯＳトランジスタ２７のゲートに接続される。ＭＯＳトランジスタ２９のゲートには制御端子２２を介して制御回路１４から出力された制御信号が入力される。ＭＯＳトランジスタ２９のドレインには、クランプ電圧Ｖｃが入力される。ＭＯＳトランジスタ２９がオンになると、クランプ容量２８、ＭＯＳトランジスタ２９のソース及びＭＯＳトランジスタ２７のゲートの間のノードＮ２の電位がクランプ電圧Ｖｃに基づく電圧に初期化される。
【００１６】
ＭＯＳトランジスタ２７のドレインには電源電圧ＶＤＤが入力され、ＭＯＳトランジスタ２７のソースには、電流源２６が接続される。ＭＯＳトランジスタ２７のソースノードは、出力端子２３をなし、固体撮像装置１の出力端子ＯＵＴに接続される。
【００１７】
出力回路２０の入力端子２１に入力された信号は、ソースフォロワとして機能するＭＯＳトランジスタ２４及び電流源２５により増幅され、クランプ容量２８の一端に入力される。このとき、クランプ容量２８にはノードＮ１とノードＮ２の間の電圧に相当する信号が保持される。また、クランプ容量２８に保持された信号は、ソースフォロワとして機能するＭＯＳトランジスタ２７及び電流源２６により増幅され、出力端子２３から出力される。ここで、ＭＯＳトランジスタ２９は、１フレーム期間当たり１回オンになるように動作するため、ノードＮ２の電位は、最大で１フレーム期間にわたり保持される。
【００１８】
図３は、出力回路２０のうちの図２に示された領域３０に対応する回路の平面模式図である。図４は、図３のＡ−Ｂ線における断面模式図である。図３及び図４を参照しつつ、本実施形態に係る出力回路２０の素子構造を製造工程に沿って説明する。
【００１９】
Ｎ型の半導体基板４０１上に、イオン注入によりＰ型のウェル領域４０２が形成されている。Ｐ型のウェル領域４０２上には、図２に示すクランプ容量２８を構成する容量素子及びＭＯＳトランジスタ２７、２９が形成されている。また、これらの素子を形成するアクティブ領域１０２の間は、素子分離領域４０３、４０４により電気的に分離されている。素子分離領域４０３、４０４は、例えば、酸化シリコン等により形成されるＳＴＩ（Shallow Trench Isolation）であり得る。
【００２０】
ウェル領域４０２には、Ｎ型の不純物のイオン注入を行うことによりクランプ容量２８の第１の端子として機能するＮ型の不純物拡散領域１１１が形成される。不純物拡散領域１１１の上にはクランプ容量２８の誘電体層として機能する絶縁膜１０８が形成される。また、これとともにウェル領域４０２上にＭＯＳトランジスタ２９、２７をそれぞれ形成するためのゲート絶縁膜として機能する絶縁膜２１０、３０８が形成される。絶縁膜１０８、２１０、３０８の上にはポリシリコンの電極１０１、２０１、３０１がそれぞれ形成される。電極１０１はクランプ容量２８の第２の端子として機能する。電極２０１、３０１は、それぞれ、ＭＯＳトランジスタ２９、２７のゲート電極として機能する。
【００２１】
電極１０１、２０１、３０１の形成後に低濃度でＮ型の不純物のイオン注入を行うことにより、不純物拡散領域１０３、２０７、２０２、３０２が形成される。不純物拡散領域２０７、２０２はＭＯＳトランジスタ２９の主電極であり、ドレイン及びソースとして機能する。不純物拡散領域３０２はＭＯＳトランジスタ２７の主電極であり、ドレイン又はソースとして機能する。
【００２２】
不純物拡散領域１０３、２０７、２０２、３０２のパターンは、電極１０１、２０１、３０１及び素子分離領域４０３、４０４のパターンでのセルフアラインによって画定される。その後、ＣＶＤ（Chemical Vapor Deposition）等により堆積した酸化シリコン膜をエッチバックすることにより電極の側面にサイドウォール１０９、２０８、２１１、３０６が形成される。その後、再び、不純物拡散領域１０３、２０７、２０２、３０２へのＮ型の不純物のイオン注入が行われる。このように、不純物拡散領域１０３、２０７、２０２、３０２の外縁は、不純物拡散領域１０３、２０７、２０２、３０２と、素子分離領域４０３、４０４あるいはサイドウォール１０９、２０８、２１１、３０６との境界によりその少なくとも一部が画定される。また、電極１０１、２０１、３０１の外縁は、サイドウォール１０９、２０８、２１１、３０６との境界によりその少なくとも一部が画定される。
【００２３】
次に不純物拡散領域１０３、２０７、２０２、３０２上へのシリサイド膜の形成が行われる。まず、図３に示されるシリサイドブロック１０５、２０４、３０４が形成される。シリサイドブロック１０５、２０４、３０４は例えば酸化シリコン膜である。図４においては、シリサイドブロック１０５は領域１０５ａ、１０５ｂに形成され、シリサイドブロック２０４は領域２０４ａ、２０４ｂに形成され、シリサイドブロック３０４は領域３０４ａに形成される。なお、図４において、シリサイドブロック１０５、２０４、３０４は不図示である。
【００２４】
シリサイドブロック１０５、２０４、３０４の形成後、金属膜を堆積し、熱処理を行うことにより、不純物拡散領域１０３、２０７、２０２、３０２上に、シリコンと金属膜とが化合したシリサイド膜１１０、２０６、２１２、３０５がそれぞれ形成される。また、電極１０１、２０１、３０１上にシリサイド膜１０７、２０９、３０７がそれぞれ形成される。このとき、シリサイドブロック１０５、２０４、３０４の上の金属膜はシリサイド化しない。そのため、ウェットエッチング等の処理を行ってシリサイド化していない金属膜を選択除去することにより、シリサイドブロック１０５、２０４、３０４が無い領域にのみシリサイド膜１１０、２０６、２１２、３０５、１０７、２０９、３０７が形成される。なお、この処理で用いられる金属膜は、例えば、コバルトであり、この場合、上述のシリサイド膜は、コバルトシリサイドである。
【００２５】
その後、シリサイド膜１１０、２０６、２１２、３０５の上にタングステン等を主材料とするコンタクト１０４、２０５、２０３、３０３がそれぞれ形成される。コンタクト１０４、２０５、２０３、３０３は、シリサイド膜１１０、２０６、２１２、３０５と配線層とを電気的に接続する。なお、シリサイド膜１０７、２０９、３０７の上にも同様にして、コンタクトが形成される。また、電極１０１、２０１、３０１の上にも同様にして、コンタクトが形成される。電極１０１の上のコンタクト１０６は、ノードＮ１に電気的に接続される。
【００２６】
シリコン等の半導体と酸化シリコン等の絶縁体の界面において、シリサイドの熱拡散が生じると、ポテンシャル障壁が低下し、トンネル効果によるリーク電流が生じ得る。出力回路２０のノードＮ２のような電荷を保持するノードでリーク電流が生じると垂直シェーディング等のノイズの要因となることがある。これに対し、クランプ容量２８の第１の端子を構成する不純物拡散領域１０３（第１の半導体領域）の上に形成されるシリサイド膜１１０は、不純物拡散領域１０３と隣接する素子分離領域４０３（第１の素子分離領域）と離間している。したがって、不純物拡散領域１０３と素子分離領域４０３の界面にはシリサイドの熱拡散が生じにくく、不純物拡散領域１０３から素子分離領域４０３への経路のリーク電流が低減する。したがって、本実施形態によれば、固体撮像装置等の光電変換装置のノイズをより低減することができる。
【００２７】
また、不純物拡散領域１０３の上に形成されるシリサイド膜１１０は、図４に示されるように、電極１０１の側面に形成されるサイドウォール１０９（第１のサイドウォール）とも離間している。したがって、不純物拡散領域１０３からサイドウォール１０９への経路のリーク電流も低減する。
【００２８】
また、電極１０１の上に形成されるシリサイド膜１０７は、図４に示されるように、サイドウォール１０９と離間している。したがって、電極１０１からサイドウォール１０９への経路のリーク電流も低減する。
【００２９】
また、図３に示されるように、間隙を形成するためのシリサイドブロック１０５は、半導体基板４０１の面に対する平面視において、コンタクト１０４を囲うように配されている。これにより、より確実にリーク電流を低減することができる。
【００３０】
また、不純物拡散領域２０２（第２の半導体領域）の上に形成されるシリサイド膜２１２は、図４に示されるように、不純物拡散領域２０２と隣接している素子分離領域４０４（第２の素子分離領域）と離間している。また、シリサイド膜２１２は、電極２０１の側面に形成されるサイドウォール２１１（第２のサイドウォール）とも離間している。したがって、不純物拡散領域２０２から素子分離領域４０４及びサイドウォール２１１への経路のリーク電流も低減する。
【００３１】
また、制御端子である電極２０１の上に形成されるシリサイド膜２０９は、図４に示されるように、サイドウォール２１１と離間している。したがって、電極２０１からサイドウォール２１１への経路のリーク電流も低減する。
【００３２】
また、図３に示されるように、間隙を形成するためのシリサイドブロック２０４は、半導体基板４０１の面に対する平面視において、コンタクト２０３を囲うように配されている。これにより、より確実にリーク電流を低減することができる。
【００３３】
また、不純物拡散領域３０２の上に形成されるシリサイド膜３０５は、図４に示されるように、サイドウォール３０６と離間している。したがって、不純物拡散領域３０２からサイドウォール３０６への経路のリーク電流も低減する。
【００３４】
また、電極３０１の上に形成されるシリサイド膜３０７は、図４に示されるように、サイドウォール３０６（第３のサイドウォール）と離間している。したがって、電極３０１からサイドウォール３０６への経路のリーク電流も低減する。
【００３５】
以上のように、本実施形態では、少なくとも出力回路２０のノードＮ２において半導体（シリコン）又は電極（ポリシリコン）と絶縁体との界面にシリサイド膜が形成されないようにしてリーク電流の経路を遮断する構成となっている。これにより、ノードＮ２からのリーク電流の発生量を１ピコアンペア未満とすることができる。この場合、１フレーム期間内において、ノードＮ２から流出する電荷に起因する垂直シェーディングのレベルを１ＬＳＢ（Least Significant Bit）以下とすることができる。
【００３６】
［第２実施形態］
図５は、出力回路２０のうちの図２に示された領域３０に対応する回路の平面模式図である。図６は、図５のＣ−Ｄ線における断面模式図である。第１実施形態の図３及び図４との相違点は、シリサイドブロック２０４、３０４が設けられていない点である。
【００３７】
図６に示されるように、シリサイドブロック２０４が設けられていないことにより、シリサイド膜２１２とサイドウォール２１１の間、シリサイド膜２１２と素子分離領域４０４の間及びシリサイド膜２０９とサイドウォール２１１の間が離間しない構造となる。また、シリサイドブロック３０４が設けられていないことにより、シリサイド膜３０５とサイドウォール３０６の間及びシリサイド膜３０７とサイドウォール３０６の間がいずれも離間しない構造となる。
【００３８】
本実施形態では、シリサイドブロック２０４、３０４を形成しないことにより、第１実施形態に比べて素子面積を低減することができる。第１実施形態と比べればリーク電流が生じる経路は増加するが、本実施形態においてもノードＮ２からのリーク電流の発生量を１ピコアンペア未満とすることができる。したがって、１フレーム期間内において、ノードＮ２から流出する電荷に起因する垂直シェーディングのレベルを１ＬＳＢ以下とすることができる。
【００３９】
［第３実施形態］
図７は、出力回路２０のうちの図２に示された領域３０に対応する回路の平面模式図である。図８は、図７のＥ−Ｆ線における断面模式図である。第１実施形態の図３及び図４との相違点は、シリサイドブロック１０５、３０４が設けられていない点である。
【００４０】
図８に示されるように、シリサイドブロック１０５が設けられていないことにより、シリサイド膜１１０とサイドウォール１０９の間、シリサイド膜１１０と素子分離領域４０３の間及びシリサイド膜１０７とサイドウォール１０９の間が離間しない構造となる。また、シリサイドブロック３０４が設けられていないことにより、シリサイド膜３０５とサイドウォール３０６の間及びシリサイド膜３０７とサイドウォール３０６の間がいずれも離間しない構造となる。
【００４１】
本実施形態では、シリサイドブロック１０５、３０４を形成しないことにより、第１実施形態に比べて素子面積を低減することができる。第１実施形態と比べればリーク電流が生じる経路は増加するが、本実施形態においてもノードＮ２からのリーク電流の発生量を１ピコアンペア未満とすることができる。したがって、１フレーム期間内において、ノードＮ２から流出する電荷に起因する垂直シェーディングのレベルを１ＬＳＢ以下とすることができる。
【００４２】
［第４実施形態］
図９は、出力回路２０のうちの図２に示された領域３０に対応する回路の平面模式図である。図１０は、図９のＧ−Ｈ線における断面模式図である。第１実施形態の図３及び図４との相違点は、シリサイドブロック１０５、２０４が設けられていない点である。
【００４３】
図１０に示されるように、シリサイドブロック１０５が設けられていないため、シリサイド膜１１０とサイドウォール１０９の間、シリサイド膜１１０と素子分離領域４０３の間及びシリサイド膜１０７とサイドウォール１０９の間が離間しない構造となる。また、シリサイドブロック２０４が設けられていないことにより、シリサイド膜２１２とサイドウォール２１１の間、シリサイド膜２１２と素子分離領域４０４の間及びシリサイド膜２０９とサイドウォール２１１の間が離間しない構造となる。
【００４４】
本実施形態では、シリサイドブロック１０５、２０４を形成しないことにより、第１実施形態に比べて素子面積を低減することができる。第１実施形態と比べればリーク電流が生じる経路は増加するが、本実施形態においてもノードＮ２からのリーク電流の発生量を１ピコアンペア未満とすることができる。したがって、１フレーム期間内において、ノードＮ２から流出する電荷に起因する垂直シェーディングのレベルを１ＬＳＢ以下とすることができる。
【００４５】
［第５実施形態］
図１１は、出力回路２０のうちの図２に示された領域３０に対応する回路の平面模式図である。図１２は、図１１のＩ−Ｊ線における断面模式図である。第１実施形態の図３及び図４との相違点は、シリサイドブロック１０５ｃの形状が、これと対応する第１実施形態のシリサイドブロック１０５と異なる点である。
【００４６】
本実施形態では、図１１に示されるように、シリサイドブロック１０５ｃの形状が第１実施形態と異なる。これにより、図１２に示されるように、シリサイド膜１１０と素子分離領域４０３の間が離間しない構造となる。これにより、第１実施形態に比べて素子面積を低減することができる。第１実施形態と比べればリーク電流が生じる経路は増加するが、本実施形態においてもノードＮ２からのリーク電流の発生量を１ピコアンペア未満とすることができる。したがって、１フレーム期間内において、ノードＮ２から流出する電荷に起因する垂直シェーディングのレベルを１ＬＳＢ以下とすることができる。
【００４７】
［第６実施形態］
本発明の第６実施形態による撮像システムについて、図１３を用いて説明する。図１３は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００４８】
上述の第１乃至第５実施形態で述べた固体撮像装置１は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と固体撮像装置１とを備えるカメラモジュールも、撮像システムに含まれる。図１３には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【００４９】
図１３に例示した撮像システム５００は、固体撮像装置１、被写体の光学像を固体撮像装置１に結像させるレンズ５０２、レンズ５０２を通過する光量を可変にするための絞り５０４、レンズ５０２の保護のためのバリア５０６を有する。レンズ５０２及び絞り５０４は、固体撮像装置１に光を集光する光学系である。固体撮像装置１は、第１乃至第５実施形態で説明した固体撮像装置１であって、レンズ５０２により結像された光学像を画像データに変換する。
【００５０】
撮像システム５００は、また、固体撮像装置１より出力される出力信号の処理を行う信号処理部５０８を有する。信号処理部５０８は、固体撮像装置１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部５０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部５０８の一部であるＡＤ変換部は、固体撮像装置１が設けられた半導体基板に形成されていてもよいし、固体撮像装置１とは別の半導体基板に形成されていてもよい。また、固体撮像装置１と信号処理部５０８とが同一の半導体基板に形成されていてもよい。
【００５１】
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
【００５２】
更に撮像システム５００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部５１８、固体撮像装置１と信号処理部５０８に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号等は外部から入力されてもよく、撮像システム５００は少なくとも固体撮像装置１と、固体撮像装置１から出力された出力信号を処理する信号処理部５０８とを有すればよい。
【００５３】
固体撮像装置１は、撮像信号を信号処理部５０８に出力する。信号処理部５０８は、固体撮像装置１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部５０８は、撮像信号を用いて、画像を生成する。
【００５４】
第１乃至第５実施形態による固体撮像装置１を適用することにより、良質な画像を取得し得る撮像システム５００を実現することができる。
【００５５】
［第７実施形態］
本発明の第７実施形態による撮像システム及び移動体について、図１４（ａ）及び図１４（ｂ）を用いて説明する。図１４（ａ）及び図１４（ｂ）は、本実施形態による撮像システム６００及び移動体の構成を示す図である。
【００５６】
図１４（ａ）は、車載カメラに関する撮像システム６００の一例を示したものである。撮像システム６００は、固体撮像装置１を有する。固体撮像装置１は、上述の第１乃至第５実施形態のいずれかに記載の固体撮像装置１である。撮像システム６００は、固体撮像装置１により取得された複数の画像データに対し、画像処理を行う画像処理部６１２と、撮像システム６００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部６１４を有する。また、撮像システム６００は、算出された視差に基づいて対象物までの距離を算出する距離計測部６１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部６１８と、を有する。ここで、視差算出部６１４や距離計測部６１６は、対象物に関する距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部６１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【００５７】
撮像システム６００は車両情報取得装置６２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム６００は、衝突判定部６１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ６３０が接続されている。すなわち、制御ＥＣＵ６３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム６００は、衝突判定部６１８での判定結果に基づいて、ドライバーへ警報を発する警報装置６４０とも接続されている。例えば、衝突判定部６１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ６３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置６４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００５８】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム６００で撮像する。図１４（ｂ）に、車両前方（撮像範囲６５０）を撮像する場合の撮像システムを示した。車両情報取得装置６２０が、所定の動作を行うように撮像システム６００又は固体撮像装置１に指示を送る。このような構成により、測距の精度をより向上させることができる。
【００５９】
他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００６０】
［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【００６１】
また、上述の実施形態のシリサイド膜の構成が用いられ得る箇所は出力回路２０に限られるものではない。例えば、列回路１５内の列保持回路１７等に設けられる容量素子及びＭＯＳトランジスタに対しても適用可能である。列保持回路１７に保持容量、リセット回路及びソースフォロワ回路が形成されている場合には、保持容量の電極、リセット回路のＭＯＳトランジスタ及びソースフォロワ回路の入力ＭＯＳトランジスタに上述の実施形態のシリサイド膜の構成が用いられ得る。このように、容量素子に接続されたノードからのリーク電流が生じ得る回路構成であれば、上述の実施形態で述べた回路以外の回路であっても本発明が適用され得る。
【００６２】
なお、本発明は、固体撮像装置のみならず、画像の取得を主目的としない焦点検出装置等を含むあらゆる光電変換装置に適用可能である。光電変換装置が焦点検出に用いられるものである場合、リーク電流の低減によりノイズが低減し、焦点検出精度を向上する効果が得られる。
【００６３】
上述の実施形態に記載したＭＯＳトランジスタのソースとドレインの呼称は、ＭＯＳトランジスタの導電型や着目する機能等に応じて異なることもあり、上述のソース及びドレインの全部又は一部が逆の名称で呼ばれることもある。
【００６４】
また、第６及び第７実施形態に示した撮像システムは、本発明の固体撮像装置１を適用しうる撮像システムの構成例を示したものであり、本発明の固体撮像装置を適用可能な撮像システムは図１３及び図１４に示した構成に限定されるものではない。
【００６５】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【００６６】
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６７】
１                      固体撮像装置
１０                    画素
２７、２９              ＭＯＳトランジスタ
２８                    クランプ容量
１０１、２０１、３０１  電極
１０３、２０２、３０２  不純物拡散領域
１１０、２１２、３０７  シリサイド膜
４０３、４０４          素子分離領域
【図１】
2019021798.tif 000003
【図２】
2019021798.tif 000004
【図３】
2019021798.tif 000005
【図４】
2019021798.tif 000006
【図５】
2019021798.tif 000007
【図６】
2019021798.tif 000008
【図７】
2019021798.tif 000009
【図８】
2019021798.tif 000010
【図９】
2019021798.tif 000011
【図１０】
2019021798.tif 000012
【図１１】
2019021798.tif 000013
【図１２】
2019021798.tif 000014
【図１３】
2019021798.tif 000015
【図１４】
2019021798.tif 000016