(57)【要約】      （修正有）【課題】装置の小型化とセンサ信号の補正方式の変更による機能の拡張性との両立を図ることができるデータ収録装置用アンプを提供する。【解決手段】センサから出力されるセンサ信号を増幅するアンプ２２Ａと、センサ信号のレベルを補正するための補正電圧を第１スイッチＳＷ１を介してアンプの入力端子に出力する補正回路２４Ａと、外部の抵抗器と接続され、かつ、アンプの入力端子に、第２スイッチＳＷ２を介して接続される外部の抵抗器の抵抗を調整する抵抗調整回路２００と、外部からの設定に応じて、第１スイッチのオンオフ、第２スイッチのオンオフ、補正回路の補正電圧、及び可変抵抗の抵抗値を設定する設定部とを含む。【選択図】図２
2019161556.tif 000002
【特許請求の範囲】
【請求項１】
センサから出力されるセンサ信号を増幅するアンプと、
前記アンプによって増幅された前記センサ信号をデジタル値に変換するアナログデジタル変換器と、
前記センサ信号のレベルを補正するための補正電圧を、第１スイッチを介して前記アンプの入力端子に出力する補正回路と、
外部の抵抗器と接続され、かつ、前記アンプの入力端子に、第２スイッチを介して接続される前記外部の抵抗器の抵抗を調整する抵抗調整回路と、
外部からの設定に応じて、前記第１スイッチのオンオフ、前記第２スイッチのオンオフ、前記補正回路の前記補正電圧、及び前記抵抗調整回路の抵抗値を設定する設定部と、
を集積した集積回路が形成された１の半導体チップを含むデータ収録装置。
【請求項２】
前記補正回路は、
前記設定部により電圧レベルが可変な、デジタルアナログ変換器を備え、
前記デジタルアナログ変換器の出力が、オペアンプを介して前記第１スイッチ及び外部出力端子に接続されている請求項１に記載のデータ収録装置。
【請求項３】
微弱電流を前記アンプの入力端子に出力する定電流源を更に備えた請求項１又は２に記載のデータ収録装置。
【請求項４】
前記アンプは、プラス入力端子が、非反転入力に接続された第１オペアンプと、マイナス入力端子が、非反転入力に接続された第２オペアンプとを備え、
前記第１スイッチは、単一又は複数のスイッチであって、
前記補正回路は、
前記センサ信号のレベルを補正するための補正電圧を、前記複数の第１スイッチを介して前記第１オペアンプの反転入力及び非反転入力、並びに前記第２オペアンプの反転入力及び非反転入力のいずれかに出力する請求項１〜３のいずれか１項に記載のデータ収録装置。
【請求項５】
前記アンプは、前記第１オペアンプが出力した信号が非反転入力に入力されると共に、前記第２オペアンプが出力した信号が反転入力に入力される第３オペアンプをさらに含み、
前記第３オペアンプの反転入力及び非反転入力のいずれかのレベルを補正するための補正電圧を出力する増幅出力レベル補正回路をさらに含む請求項４に記載のデータ収録装置。
【請求項６】
前記抵抗調整回路は、直列に接続された複数の抵抗器を含み、
前記直列に接続された複数の抵抗器の一端と、
外部からの設定で選択される、前記直列に接続された複数の抵抗器の中間の出力端とが、前記外部の抵抗器と並列となるように前記外部の抵抗器と接続される請求項１〜５のいずれか１項に記載のデータ収録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ収録装置に関する。
【背景技術】
【０００２】
センサから出力されるアナログ信号であるセンサ信号をデジタル値に変換してメモリに記録するデータ収録装置が知られている。かかるデータ収録装置において、センサからの信号（以下、「センサ信号」と略記）を前処理して増幅回路に入力することにより、センサ信号のＳ／Ｎ比を改善すると共に、センサ信号のダイナミックレンジを拡大することができる。
【０００３】
例えば、特許文献１には、増幅回路の入力段に補正電圧回路を組み込むことにより、センサ信号のＳ／Ｎ比の改善、またはセンサ信号のダイナミックレンジの拡大を行う回路に係る発明が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１０４８２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された回路を含めて、一般に、データ収録装置は、アンプ、フィルタ及びＡＤ変換部を備えたアナログＬＳＩ（大規模集積回路）で構成される。かかるアナログＬＳＩを用いたデータ収録装置では、オペアンプの動作に起因するオフセット電圧の発生を抑制するために、センサ信号の前処理として当該センサ信号の入力レベルの補正等が必要である。
【０００６】
しかしながら、特許文献１に開示された回路では、入力レベル補正等の調整機能に係る回路は、アナログＬＳＩとは別部品で構成されている。特許文献１に開示された発明では、入力レベル補正等の調整機能を達成するには、アナログＬＳＩとは別個のディスクリート品又はパッケージＩＣ（集積回路）を用いることを要し、当該調整機能を実現するための回路のサイズが、前述のアナログＬＳＩと同レベルになり、製品の小型化が困難になる。
【０００７】
また、個別のディスクリート品等の部品を実装するには手間と時間を要し、製品の製造コストにも影響する。
【０００８】
センサ信号の前処理には、種々の方式があり、複数の方式を採用しているデータ収録装置が存在する。しかしながら、アンプ、フィルタ及びＡＤ変換部を備えたアナログＬＳＩと同レベルのサイズの回路を複数実装するのは、製品の小型化及び製造コストの両面で現実的ではなく、センサ信号の補正の拡張性に難があった。
【０００９】
本発明は上記の点に鑑みてなされたものであり、装置の小型化とセンサ信号の補正方式の変更による機能の拡張性との両立を図ることができるデータ収録装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るデータ収録装置は、センサから出力されるセンサ信号を増幅するアンプと、前記アンプによって増幅された前記センサ信号をデジタル値に変換するアナログデジタル変換器と、前記センサ信号のレベルを補正するための補正電圧を、第１スイッチを介して前記アンプの入力端子に出力する補正回路と、外部の抵抗器と接続され、かつ、前記アンプの入力端子に、第２スイッチを介して接続される前記外部の抵抗器の抵抗を調整する抵抗調整回路と、外部からの設定に応じて、前記第１スイッチのオンオフ、前記第２スイッチのオンオフ、前記補正回路の前記補正電圧、及び前記抵抗調整回路による抵抗値を設定する設定部と、を集積した集積回路が形成された１の半導体チップを含む。
【００１１】
１の半導体チップ上に、センサ信号のレベルを補正するための補正電圧をアンプの入力端子に出力する補正回路と、センサ信号の零点調整を行うための抵抗調整回路を実装することにより、装置の小型化が達成できる。
【００１２】
前記補正回路は、前記設定部により電圧レベルが可変な、デジタルアナログ変換器を備え、前記デジタルアナログ変換器の出力が、オペアンプを介して前記第１スイッチ及び外部出力端子に接続されている。
【００１３】
設定部により、デジタルアナログ変換器の電圧レベルを変更することにより、オペアンプを介して出力される電圧が、センサ信号のレベルの補正に適した状態で出力され得る。
【００１４】
また、１の半導体チップは、微弱電流を前記アンプの入力端子に出力する定電流源を更に備える。
【００１５】
アンプの入力端子に微弱電流を出力することにより、センサ信号のレベルをより的確に補正することができる。
【００１６】
前記アンプは、プラス入力端子が、非反転入力に接続された第１オペアンプと、マイナス入力端子が、非反転入力に接続された第２オペアンプとを備え、前記第１スイッチは、単一又は複数のスイッチであって、前記補正回路は、前記センサ信号のレベルを補正するための補正電圧を、前記複数の第１スイッチを介して前記第１オペアンプの反転入力及び非反転入力、並びに前記第２オペアンプの反転入力及び非反転入力のいずれかに出力する
【００１７】
アンプが複数のオペアンプで構成されている場合、補正電圧を各々のオペアンプの反転入力端子及び非反転入力端子のいずれかに出力することにより、センサ信号のレベルをより的確に補正することが可能になる。
【００１８】
前記アンプは、前記第１オペアンプが出力した信号が非反転入力に入力されると共に、前記第２オペアンプが出力した信号が反転入力に入力される第３オペアンプをさらに含み、前記第３オペアンプの反転入力及び非反転入力のいずれかのレベルを補正するための補正電圧を出力する増幅出力レベル補正回路をさらに含む。
【００１９】
複数のオペアンプの反転入力端子及び非反転入力端子のいずれかに補正電圧を出力することにより、センサ信号のレベルをより的確に補正することができる。
【００２０】
前記抵抗調整回路は、直列に接続された複数の抵抗器を含み、前記直列に接続された複数の抵抗器の一端と、外部からの設定で選択される、前記直列に接続された複数の抵抗器の中間の出力端とが、前記外部の抵抗器と並列となるように前記外部の抵抗器と接続される。
【００２１】
段階的に抵抗値を変更できる分圧回路である抵抗調整回路を備えることにより、センサの零点調整を段階的に行うことが可能になる。
【発明の効果】
【００２２】
本発明によれば、装置の小型化とセンサ信号の補正方式の変更による機能の拡張性との両立を図ることが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施の形態に係るデータ収録装置の回路構成の一例を示す回路ブロック図である。
【図２】本発明の第１の実施の形態に係る信号アンプ部の回路構成の一例を示した回路ブロック図である。
【図３】零点調整回路の構成の一例を示した回路ブロック図である。
【図４】本発明の第１の実施の形態に係る零点調整回路を、歪ゲージを用いたセンサに適用した場合の一例を示した回路ブロック図である。
【図５】本発明の第２の実施の形態において、入力信号レベル補正回路及び零点調整回路に加えて定電流源を用いてセンサ信号のレベルを補正する計測アンプ部の一例を示した回路ブロック図である。
【図６】本発明の第３の実施の形態における信号アンプ部の構成の一例を示した回路ブロック図である。
【図７】本発明の第４の実施の形態において、センサにオフセット電圧補正用の回路を接続した場合の一例を示した回路ブロック図である。
【図８】補正電圧の電源を特性設定レジスタ部により制御しない場合のセンサの構成の一例を示した回路ブロック図である。
【図９】本発明の第５の実施の形態において、図２に示した計測アンプ部に入力信号レベル補正回路を追加した場合の計測アンプ部の一例を示した回路ブロック図である。
【図１０】本発明の第６の実施の形態における信号アンプ部の構成の一例を示した回路ブロック図である。
【発明を実施するための形態】
【００２４】
[第１の実施の形態]
以下、本発明の実施の形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は適宜省略する。
【００２５】
図１は、本発明の第１の実施の形態に係るデータ収録装置１００の回路構成の一例を示す回路ブロック図である。なお、図１において、データ収録装置１００に接続される複数のセンサ１１がデータ収録装置１００とともに示されている。センサ１１は、動作のためのセンサ駆動回路を含むが、図１に示したように、本実施の形態では、センサ駆動回路はセンサ１１に含まれるものとして扱う。また、データ収録装置１００には、複数（４個）のセンサ１１が記載されている。センサ１１の各々は、同種（同一）の場合もあれば、異種の場合もあるが、図１ではセンサ１１として、各々に同一の参照符号を付している。データ収録装置１００に接続されるセンサ１１として、圧力センサ、加速度センサ、変位センサ、電圧センサ等のあらゆるセンサを使用することが可能である。
【００２６】
データ収録装置１００は、センサ１１から出力されるセンサ信号を信号アンプ部１２で増幅し、フィルタ部１４でノイズ成分を除去する。フィルタ部は、一例として、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ及びバンドストップフィルタのいずれかである。フィルタ部１４の各々は、同種（同一）の場合もあれば、異種の場合もあるが、図１ではフィルタ部１４として、各々に同一の参照符号を付している。
【００２７】
図１に示したように、信号アンプ部１２及びフィルタ部１４は、前述の４個のセンサ１１のいずれか１つと直列に接続されたチャネルを構成する。マルチプレクサ部１６は、フィルタ部１４から出力されるセンサ信号を順次選択し、選択したセンサ信号をＡＤ変換部１８に出力する。
【００２８】
ＡＤ変換部１８は、マルチプレクサ部１６から入力されたアナログ信号であるセンサ信号をデジタル信号に変換し、メモリ（図示せず）等の記憶装置に送信する。メモリに記憶されたデジタル信号は、外部装置（例えば、データ収録装置１００に通信可能に接続されたパーソナルコンピュータ等）からの要求に応じて当該外部装置に送信される。
【００２９】
信号アンプ部１２、フィルタ部１４、マルチプレクサ部１６及びＡＤ変換部１８は、１のアナログＬＳＩであるアナログ信号処理半導体チップ１０として統合されている。
【００３０】
アナログ信号処理半導体チップ１０は、信号アンプ部１２及びフィルタ部１４の動作特性を設定する特性設定レジスタ部２０をさらに含む。特性設定レジスタ部２０は、フィルタ部１４においてセンサ信号からノイズを除去する帯域を指定のほか、後述するように、信号アンプ部１２におけるセンサ信号の補正値の設定等に用いられる。
【００３１】
図２は、本実施の形態に係る信号アンプ部１２の回路構成の一例を示した回路ブロック図である。図２に示したように、本実施の形態に係る信号アンプ部１２は、第１段アンプと第２段アンプとを備えた計測アンプ部２２Ａと、計測アンプ部２２Ａの第１段アンプに入力されるセンサ信号の補正値を出力する入力信号レベル補正回路２４Ａと、センサ１１の零点調整を行うための零点調整回路２００を含む。
【００３２】
計測アンプ部２２Ａの第１段アンプは、アナログ入力プラス端子ＩＮＰに抵抗Ｒ３を介して非反転入力端子が接続され、反転入力端子が、抵抗Ｒ２を介して出力端子と短絡されると共に抵抗Ｒ１を介して低電圧側であるオペアンプ３２の反転入力端子に接続されたオペアンプ３０で構成された非反転増幅回路を含む。
【００３３】
また、計測アンプ部２２Ａの第１段アンプは、アナログ入力マイナス端子ＩＮＭに抵抗Ｒ５を介して非反転入力端子が接続され、反転入力端子が、抵抗Ｒ４を介して出力端子と短絡されると共に抵抗Ｒ１を介して高電圧側であるオペアンプ３０の反転入力端子に接続されたオペアンプ３２で構成された反転増幅回路を含む。
【００３４】
計測アンプ部２２Ａの第２段アンプは、反転入力端子が、抵抗Ｒ６を介してオペアンプ３２の出力端子に接続されると共に抵抗Ｒ８を介して出力端子に短絡され、非反転入力端子が、抵抗Ｒ７を介してオペアンプ３０の出力端子に接続されると共に、一端が接地又は後述する他の補正回路に接続されるオペアンプ３４で構成された差動増幅回路を含む。
【００３５】
入力信号レベル補正回路２４Ａは、一種の非反転増幅回路であり、ＤＡＣ（デジタルアナログ変換器）４２から出力された信号が非反転入力端子に入力され、出力端子と短絡された反転入力端子にはバイアス電源４４が接続され、出力端子が抵抗Ｒ１０とスイッチＳＷ１とを介してアナログ入力プラス端子ＩＮＰと抵抗Ｒ３との間に接続されたオペアンプ４０を含む。なお、本実施の形態及び他の実施の形態におけるスイッチ類は、一例として、半導体チップ上での実装が容易な、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）等のスイッチング素子が用いられる。
【００３６】
ＤＡＣ４２は、アナログ信号処理半導体チップ１０のＡＤ変換部１８から出力されたデジタル化されたセンサ信号が入力され、当該デジタル信号をアナログ信号に変換してオペアンプ４０の非反転入力端子に出力する。ＤＡＣ４２は、特性設定レジスタ部２０からの設定により、分解能を変更可能で、分解能を変更することにより出力する電圧のレベルが変更される。
【００３７】
バイアス電源４４は後述するように、センサ１１等の外部の回路でセンサ信号のレベルを補正する際に用いられる電源であり、スイッチＳＷ１がオフの状態で、オペアンプ４０からの出力が外部の回路に供給される。
【００３８】
非反転増幅回路を構成するオペアンプは、反転入力端子が、抵抗を介して接地されると共に、他の抵抗を介して出力端子に短絡されるが、入力信号レベル補正回路２４Ａを構成するオペアンプ４０は、反転入力端子が接地されず、かつ抵抗を介さずに反転入力端子が出力端子に短絡されているので、電圧増幅率が１となる、いわゆるボルテージ・フォロワとして機能する。
【００３９】
従って、オペアンプ４０の出力端子からは、ＤＡＣ４２が出力したアナログ信号の電圧と、バイアス電源４４の電位（バイアス電源４４を外部の回路に接続しない場合は略０Ｖ）との電位差に相当する電圧が出力される。
【００４０】
図２に示したようなオペアンプを用いた増幅回路では、反転入力端子と非反転入力端子との電位差が０Ｖであっても、出力端子から０Ｖではない、いわゆるオフセット電圧が出力され得る。オフセット電圧は、オペアンプ等に特有の動作誤差であり、可能な限り０Ｖに近いことが望ましいので、オフセット電圧零調整等が行なわれる場合がある。
【００４１】
本実施の形態では、一例として、図２に示したように、オペアンプ３０の非反転入力端子に入力信号レベル補正回路２４Ａが出力した電圧を印加してセンサ信号のレベルを変更することにより、オペアンプ３０のオフセット電圧を抑制する。ＤＡＣ４２が出力した電圧には、オペアンプ３０のオフセット電圧に応じた変化が含まれているので、オペアンプ４０でＤＡＣ４２が出力した電圧とバイアス電源４４の電位との差分となる電圧をオペアンプの入力端子に印加することにより、オフセット電圧零調整等が可能になる。
【００４２】
入力信号レベル補正回路２４Ａが出力する電圧は、特性設定レジスタ部２０により、ＤＡＣ４２を制御することで調整できるので、オペアンプ３０のオフセット電圧を抑制するように、入力信号レベル補正回路２４Ａが出力する電圧を最適化することができる。
【００４３】
スイッチＳＷ１は、入力信号レベル補正回路２４Ａが出力する電圧のオンオフをする素子である。オペアンプの入力端子に補正電圧を印加してのオフセット電圧零調整は、図２に示した入力信号レベル補正回路２４Ａによる補正電圧を用いずに、センサ（センサ駆動回路）１１等に設けられた外部の回路によって行ってもよいので、当該外部機器によってオフセット電圧零調整を行う場合には、スイッチＳＷ１をオフにし、入力信号レベル補正回路２４Ａからのバイアス電圧を外部の回路に印加する。
【００４４】
また、センサ１１は、いわゆる零点調整が必要となるので、本実施の形態では、抵抗調整回路Ｒ２０を用いた零点調整回路２００が実装されている。零点調整回路２００は、プラス側端子Ａからマイナス側端子Ｂに印加される電圧を、特性設定レジスタ部２０からの設定により抵抗値が制御される抵抗調整回路Ｒ２０により分圧する。プラス側端子Ａとマイナス側端子Ｂとの間には、抵抗調整回路Ｒ２０と並列に外部の抵抗（図示せず）が設けられている。抵抗調整回路Ｒ２０で分圧された電圧は、スイッチＳＷ２を介して計測アンプ部２２Ａのオペアンプ３０の非反転入力端子に印加されると共に、端子Ｗからも出力され、他の回路（図示せず）に供給可能に構成されている。
【００４５】
図３は、零点調整回路２００の構成の一例を示した回路ブロック図である。抵抗調整回路Ｒ２０は、抵抗Ｒ２０Ａ、Ｒ２０Ｂ、…Ｒ２０Ｍ、Ｒ２０Ｎ、Ｒ２０Ｚがプラス側端子Ａから順に直列に接続されている。抵抗Ｒ２０Ａと抵抗Ｒ２０Ｂとの間にはスイッチＳＷ３Ａが設けられ、以下、同様に、抵抗Ｒ２０Ｍと抵抗Ｒ２０Ｎとの間にはスイッチＳＷ３Ｍが設けられ、抵抗Ｒ２０Ｎと抵抗Ｒ２０Ｚとの間にはスイッチＳＷ３Ｎが設けられている。零点調整回路２００を用いた零点調整を行う場合には、スイッチＳＷ３Ａ〜ＳＷ３ＮのＮ個のスイッチは、特性設定レジスタ部２０からの制御信号により、いずれか１つがオンになり、分圧回路として機能する。
【００４６】
抵抗調整回路Ｒ２０は、スイッチＳＷ３Ａ〜ＳＷ３Ｎのいずれか１つをオンにすることにより、分圧回路を構成する抵抗の抵抗値が変化し、当該抵抗値の変化に応じて出力端から出力される電圧が変化する。
【００４７】
抵抗Ｒ２０Ａ〜Ｒ２０Ｚの各々の抵抗値が同一のＲであり、プラス側端子Ａから供給される電圧がＶinで、スイッチＳＷ３Ａのみがオンになった場合に、出力端から出力される電圧Ｖoutは、下記の式（１）のようになる。
Ｖout＝（Ｎ−１）・Ｒ・Ｖin／Ｎ・Ｒ          …（１）
【００４８】
また、スイッチＳＷ３Ｍのみがオンになった場合に、出力端から出力される電圧Ｖoutは、下記の式（２）のようになり、スイッチＳＷ３Ｎのみがオンになった場合に、出力端から出力される電圧Ｖoutは、下記の式（３）のようになる。
Ｖout＝２・Ｒ・Ｖin／Ｎ・Ｒ                  …（２）
Ｖout＝Ｒ・Ｖin／Ｎ・Ｒ                      …（３）
【００４９】
式（１）〜（３）に示したように、スイッチＳＷ３Ａがオンになった場合に出力端から出力される電圧が最も高くなり、スイッチＳＷ３ＡからスイッチＳＷ３Ｎの各々がオンになるに従って、出力端から出力される電圧が段階的に低下する。零点調整回路２００は、スイッチＳＷ３Ａ〜ＳＷ３Ｎのいずれか１つをオンにすることにより、センサ１１の零点調整が可能となる。
【００５０】
また、零点調整回路２００を用いない場合には、特性設定レジスタ部２０からの制御信号により、スイッチＳＷ３Ａ〜ＳＷ３Ｎの何れもオフとする。
【００５１】
以上説明したように本実施の形態によれば、図２に示した構成は、１のアナログ信号処理半導体チップ１０上に実装することが可能なので、装置の小型化が可能になると共に、スイッチＳＷ１をオフにすることにより、センサ１１側等に設けた外部の回路によるオフセット電圧零調整が可能なので、センサ信号の補正方式の変更による機能の拡張が可能となる。また、スイッチＳＷ２をオフにすることで、センサ１１側の回路等の外部の回路で、入力信号レベル補正回路２４Ａからのバイアス電圧を用いた、センサ１１の零点調整を行うことが可能になる。
【００５２】
図４は、本実施の形態に係る零点調整回路２００を、歪ゲージ６０を用いたセンサ２０２に適用した場合の一例を示した回路ブロック図である。歪ゲージ６０は、歪の応力が作用すると抵抗値が変化する素子である。
【００５３】
センサ２０２は、歪ゲージ６０と、抵抗Ｒ３２と、抵抗Ｒ３４と、抵抗Ｒ３６とで構成されたホイートストンブリッジを構成する。歪ゲージ６０の一端と抵抗Ｒ３４の一端は基準電源６２に接続され、基準電源６２から基準電圧が印加される。歪ゲージ６０の他端には、アナログ入力プラス側端子ＩＮＰと抵抗Ｒ３２の一端が接続され、抵抗Ｒ３２の他端は接地されている。零点調整回路２００のプラス側端子Ａは、抵抗Ｒ３４の一端と共に基準電源６２に接続され、マイナス側端子Ｂは接地され、出力端２０４は抵抗Ｒ３４の他端と抵抗Ｒ３６の一端と共にアナログ入力マイナス側端子ＩＮＭに接続されている。抵抗Ｒ３６の他端は、抵抗Ｒ３２の他端と共に接地されている。
【００５４】
特性設定レジスタ部２０からの制御信号により、零点調整回路２００の出力端２０４から出力される電圧を調整することにより、歪ゲージ６０の抵抗値の変化による電圧の変化とは別に、アナログ入力プラス側端子ＩＮＰとアナログ入力マイナス側端子ＩＮＭとから出力される電圧を変化させることが可能になる。
【００５５】
かかる電圧調整を行うことにより、センサ２０２の零点調整を行い、センサ２０２による歪みの検出がより正確に実行できる。
【００５６】
[第２の実施の形態]
図５は、本発明の第２の実施の形態において、入力信号レベル補正回路２４Ａ及び零点調整回路２００に加えて定電流源３６Ａ、３６Ｂを用いてオペアンプ３０、３２が出力するセンサ信号のオフセット電圧を補正する計測アンプ部２２Ｃの一例を示した回路ブロック図である。定電流源３６Ｂはオペアンプ３０の非反転入力端子に、定電流源３６Ｂはオペアンプ３２の非反転入力端子に、各々接続される。図５に示した構成では、定電流源３６Ａから微弱電流を供給すると、オペアンプ３０の出力端子から出力されるセンサ信号のレベルが向上し、定電流源３６Ｂから微弱電流を供給すると、オペアンプ３２の出力端子から出力されるセンサ信号のレベルが向上する。
【００５７】
図５に示した構成では、アナログ入力プラス側端子ＩＮＰと定電流源３６Ａとの間に抵抗Ｒ３をバイパスさせるスイッチＳＷ４Ａを、アナログ入力マイナス側端子ＩＮＭと定電流源３６Ｂとの間に抵抗Ｒ５をバイパスさせるスイッチＳＷ４Ｂを、各々設けている。スイッチＳＷ４Ａ又はスイッチＳＷ４Ｂをオンにすると、オペアンプ３０又はオペアンプ３２の各々の非反転入力端子に入力されるセンサ信号が抵抗Ｒ３又は抵抗Ｒ５によって減衰されない状態となる。図５に示した構成では、定電流源３６Ａ、３６Ｂによるセンサ信号の補正と共に、特性設定レジスタ部２０によりスイッチＳＷ４Ａ、ＳＷ４Ｂをオンオフすることにより、オペアンプ３０、３２の出力端子から出力されるセンサ信号に含まれるオフセット電圧の補正を最適化する。
【００５８】
以上説明したように本実施の形態によれば、図５に示した構成は、１のアナログ信号処理半導体チップ１０上に実装することが可能なので、装置の小型化が可能になると共に、定電流源３６Ａ、３６Ｂを共にオフにすることにより、センサ１１側等に設けた外部の回路によるオフセット電圧零調整が可能なので、センサ信号の補正方式の変更による機能の拡張が可能となる。
【００５９】
[第３の実施の形態]
図６は、本発明の第３の実施の形態における信号アンプ部１２の構成の一例を示した回路ブロック図である。図６に示した構成において、図２と同じ構成については、図２と同じ参照符号を付して詳細な説明は省略する。
【００６０】
図６に示した信号アンプ部１２は、図２のスイッチＳＷ１及び抵抗Ｒ１０に代えて、スイッチＳＷ１Ａ及び抵抗Ｒ１０Ａ、スイッチＳＷ１Ｂ及び抵抗Ｒ１０Ｂ、スイッチＳＷ１Ｃ及び抵抗Ｒ１０Ｃ、スイッチＳＷ１Ｄ及び抵抗Ｒ１０Ｄを各々備えると共に、スイッチＳＷ２に代えて、スイッチＳＷ２Ａ、ＳＷ２Ｂ、ＳＷ２Ｃ、ＳＷ２Ｄを各々備える点等で相違する。
【００６１】
抵抗Ｒ１０Ａ〜１０Ｄの各々は一端がオペアンプ４０の出力端子に接続されている。抵抗Ｒ１０Ａの他端はスイッチＳＷ１Ａの一端に接続され、スイッチＳＷ１Ａの他端は計測アンプ部２２Ｂのオペアンプ３０の非反転入力端子に接続されている。抵抗Ｒ１０Ｂの他端はスイッチＳＷ１Ｂの一端に接続され、スイッチＳＷ１Ｂの他端は計測アンプ部２２Ｂのオペアンプ３０の反転入力端子に接続されている。抵抗Ｒ１０Ｃの他端はスイッチＳＷ１Ｃの一端に接続され、スイッチＳＷ１Ｃの他端は計測アンプ部２２Ｂのオペアンプ３２の反転入力端子に接続されている。抵抗Ｒ１０Ａの他端はスイッチＳＷ１Ｄの一端に接続され、スイッチＳＷ１Ｄの他端は計測アンプ部２２Ｂのオペアンプ３２の非反転入力端子に接続されている。
【００６２】
抵抗調整回路Ｒ２０の出力端はスイッチＳＷ２Ａ、ＳＷ２Ｂ、ＳＷ２Ｃ、ＳＷ２Ｄの一端に接続されている。スイッチＳＷ２Ａの他端は計測アンプ部２２Ｂのオペアンプ３０の非反転入力端子に接続され、スイッチＳＷ２Ｂの他端は計測アンプ部２２Ｂのオペアンプ３０の反転入力端子に接続され、スイッチＳＷ２Ｃの他端は計測アンプ部２２Ｂのオペアンプ３２の反転入力端子に接続され、スイッチＳＷ２Ｄの他端は計測アンプ部２２Ｂのオペアンプ３２の非反転入力端子に接続されている。
【００６３】
図６に示した構成では、スイッチＳＷ１Ａ〜ＳＷ１Ｄのいずれかをオンにすることで、入力信号レベル補正回路２４Ｂが出力する補正電圧が印加されるオペアンプ３０、３２の入端子を選択することが可能になる。例えば、補正電圧をオペアンプ３０又はオペアンプ３２の非反転入力端子に印加すると、オペアンプ３０又はオペアンプ３２の出力端子から出力されるセンサ信号のレベルが向上する。また、補正電圧をオペアンプ３０又はオペアンプ３２の反転入力端子に印加すると、オペアンプ３０又はオペアンプ３２の出力端子から出力されるセンサ信号のレベルが低下する。図６に示した構成では、オペアンプ３０又はオペアンプ３２から出力されたセンサ信号のレベルがオフセット電圧により低下している場合には、スイッチＳＷ１Ａ及びスイッチＳＷ１Ｄのいずれか又は両方をオンにする。また、オペアンプ３０又はオペアンプ３２から出力されたセンサ信号のレベルがオフセット電圧により向上している場合には、スイッチＳＷ１Ｂ及びスイッチＳＷ１Ｃのいずれか又は両方をオンにする。かかるスイッチ操作により、計測アンプ部２２Ｂの第１段アンプのオフセット電圧零調整を行う。
【００６４】
同様に、図６に示した構成では、スイッチＳＷ２Ａ〜ＳＷ２Ｄのいずれかをオンにすることで、センサ１１の零点調整を的確に行うことが可能になる。
【００６５】
なお、図６に示した構成で、外部回路でセンサ信号の補正を行う場合には、スイッチＳＷ１Ａ〜ＳＷ１Ｄ及びスイッチＳＷ２Ａ〜ＳＷ２Ｄはすべてオフにする。
【００６６】
以上説明したように本実施の形態によれば、図６示した構成は、１のアナログ信号処理半導体チップ１０上に実装することが可能なので、装置の小型化が可能になると共に、スイッチＳＷ１Ａ〜ＳＷ１Ｄ及びスイッチＳＷ２Ａ〜ＳＷ２Ｄを全てオフにすることでセンサ１１側等に設けた外部の回路によるオフセット電圧零調整が可能なので、センサ信号の補正方式の変更による機能の拡張が可能となる。
【００６７】
[第４の実施の形態]
図７は、本発明の第４の実施の形態において、センサ１１にオフセット電圧補正用の回路を接続した場合の一例を示した回路ブロック図である。センサ１１は、一例として、熱電対センサ５０を備え、熱電対センサ５０はプラス側の端子とマイナス側の端子とがコンデンサＣ１により短絡されている。また、熱電対センサ５０のプラス側端子は抵抗Ｒ１３を介してアナログ入力プラス側端子ＩＮＰに接続される。熱電対センサ５０のマイナス側端子は抵抗Ｒ１４を介してアナログ入力マイナス側端子ＩＮＭに接続される。
【００６８】
バイアス電源４４は、入力信号レベル補正回路２４Ａ内の電源であり、入力信号レベル補正回路２４ＡのスイッチＳＷ１がオフの場合に、オペアンプ４０が出力した電圧を熱電対センサ５０のプラス側の端子とマイナス側の端子とに供給する。バイアス電源４４の出力端はコンデンサＣ２を介して接地されると共に、抵抗Ｒ１１を介して熱電対センサ５０のプラス側の端子に、抵抗Ｒ１２を介して熱電対センサ５０のマイナス側端子に、各々接続される。
【００６９】
熱電対センサ５０のプラス側端子に接続された抵抗Ｒ１１の端は、一端が接地されたコンデンサＣ３が接続されている。また、熱電対センサ５０のマイナス側端子に接続された抵抗Ｒ１２の端は、一端が接地されたコンデンサＣ４が接続されている。抵抗Ｒ１１及びコンデンサＣ３は一種の分圧回路を構成し、バイアス電源から印加する電圧を、オフセット電圧補正に至適な電圧まで減圧する。同様に、抵抗Ｒ１２及びコンデンサＣ４も一種の分圧回路を構成する。
【００７０】
図７に示した構成では、図１に示した特性設定レジスタ部２０により、バイアス電源４４が出力する電圧を調整できるので、減圧のための分圧回路は簡素な構成で足りる。
【００７１】
図８は、補正電圧の電源を特性設定レジスタ部２０により制御しない場合のセンサ１１０の構成の一例を示した回路ブロック図である。図８に示した基準電源５４は、図７の場合のように特性設定レジスタ部２０で制御されないので、減圧のために抵抗Ｒ１５及び抵抗Ｒ１６が別途必要になる。さらに、補正電圧の調整を可能とするには、基準電源５４が出力する電圧を可変とするか、分圧回路に可変抵抗を設けて電圧を可変とすることを要し、回路がさらに複雑化する。
【００７２】
本実施の形態のように、オフセット電圧の補正のための電源を特性設定レジスタ部２０で制御することにより、センサ１１の構成を図８の場合よりも簡素にでき、製品の製造コストを抑制できる。
【００７３】
以上説明したように本実施の形態によれば、図７に示した構成は、必要な抵抗素子の数を従来技術よりも少なくする事が可能なので、センサ１１の小型化及び低コスト化が可能になる。
【００７４】
[第５の実施の形態]
図９は、本発明の第５の実施の形態において、図２に示した計測アンプ部２２Ａに入力信号レベル補正回路７０を追加した場合の計測アンプ部２２Ｄの一例を示した回路ブロック図である。入力信号レベル補正回路７０は、第１の実施の形態の入力信号レベル補正回路２４Ａと同様に、ＤＡＣ７４が出力したアナログ信号をオペアンプ７２で処理した後、抵抗Ｒ９を介してオペアンプ３４の非反転入力端子に供給する。
【００７５】
本実施の形態では、第１の実施の形態と同様に入力信号レベル補正回路２４Ａから出力された電圧は、スイッチＳＷ１を介して計測アンプ部２２Ａのオペアンプ３０の非反転入力端子に印加されるが、図６に示した第３の実施の形態のように、スイッチＳＷ１Ａ〜ＳＷ１Ｄを設け、入力信号レベル補正回路２４Ａが出力した電圧をオペアンプ３０の反転入力端子、オペアンプ３０の非反転入力端子、オペアンプ３２の反転入力端子及びオペアンプ３２の非反転入力端子のいずれかに印加するように特性設定レジスタ部２０で制御してもよい。
【００７６】
図９に示した構成では、計測アンプ部２２Ｄの第１段アンプのオペアンプ３０のオフセット電圧のみならず、計測アンプ部２２Ｄの第２段アンプのオペアンプ３４のオフセット電圧も抑制することが可能となり、センサ信号のより正確なレベル補正が可能となる。
【００７７】
本実施の形態では、オペアンプ７２の出力端子にスイッチを設けてもよく、スイッチＳＷ１と共に当該スイッチをオフにすることにより、センサ１１側等の外部の回路によるオフセット電圧零調整が可能なようにしてもよい。また、オペアンプ７２の出力端子は、オペアンプ３４の反転入力端子に接続してオフセット電圧零調整を行ってもよい。
【００７８】
図９に示した本実施の形態に係る構成は、１のアナログ信号処理半導体チップ１０上に実装できるので、装置の小型化が可能になる。また、入力信号レベル補正回路２４Ａと入力信号レベル補正回路７０とから供給される補正電圧を遮断することにより、センサ１１側等に設けた外部の回路によるオフセット電圧零調整が可能なので、センサ信号の補正方式の変更による機能の拡張が可能となる。
【００７９】
[第６の実施の形態]
図１０は、本発明の第６の実施の形態における信号アンプ部１２の構成の一例を示した回路ブロック図である。図１０に示した構成において、図２と同じ構成については、図２と同じ参照符号を付して詳細な説明は省略する。
【００８０】
図６に示した計測アンプ部２２Ｅは、図２の抵抗Ｒ１に代えて、可変抵抗Ｒ１ＡＶとスイッチＳＷ５と可変抵抗Ｒ１ＢＶと、を備えると共に、抵抗Ｒ６に代えて可変抵抗Ｒ６Ｖ、抵抗Ｒ７に代えて可変抵抗Ｒ６Ｖ、Ｒ７Ｖを各々備える点で、第１の実施の形態に係る計測アンプ部２２Ａと相違する。
【００８１】
可変抵抗Ｒ１ＡＶは、一端がオペアンプ３０の反転入力端子に接続され、他端がスイッチＳＷ５の一端が接続されている。可変抵抗Ｒ１ＢＶは、一端がオペアンプ３２の反転入力端子に接続され、他端がスイッチＳＷ５の他端に接続されている。
【００８２】
可変抵抗Ｒ１ＡＶ、Ｒ１ＢＶ、Ｒ６Ｖ、Ｒ７Ｖの各々は、特性設定レジスタ部２０によって抵抗値が制御される。スイッチＳＷ５も、特性設定レジスタ部２０の制御によってオンオフされる。
【００８３】
オペアンプ３０、オペアンプ３２の各々を中心として構成された増幅回路は、付随する抵抗素子の抵抗値に応じて電圧増幅率が変化する。例えば、抵抗Ｒ２、Ｒ４の抵抗値に対して、可変抵抗Ｒ１ＡＶ、Ｒ１ＢＶの抵抗値が小さくなると、増幅回路の電圧増幅率の絶対値は大きくなる。
【００８４】
本実施の形態では、オペアンプ３０、３２から出力されるセンサ信号の電圧が所望の範囲となるように、スイッチＳＷ５がオンの状態で、可変抵抗Ｒ１ＡＶ、Ｒ１ＢＶを制御する。
【００８５】
また、スイッチＳＷ５がオフになると、可変抵抗Ｒ１ＡＶ、Ｒ１ＢＶの抵抗値は無限大となり、オペアンプ３０、オペアンプ３２の各々を中心として構成された増幅回路は、電圧増幅率が１の、いわゆるボルテージ・フォロワとなる。
【００８６】
オペアンプ３４を中心として構成された差動増幅回路も、可変抵抗Ｒ６Ｖ、Ｒ７Ｖの抵抗値に応じて電圧増幅率が変化する。例えば、抵抗Ｒ８の抵抗値に対して、可変抵抗Ｒ６Ｖ、Ｒ７Ｖの抵抗値が小さくなると、差動増幅回路の電圧増幅率は大きくなる。
【００８７】
オペアンプ３４を中心として構成された差動増幅回路は、原則として、可変抵抗Ｒ６Ｖの抵抗値と可変抵抗Ｒ７Ｖの抵抗値とが等しいことを要するので、特性設定レジスタ部２０は、可変抵抗Ｒ６Ｖの抵抗値と可変抵抗Ｒ７Ｖの抵抗値とが等しくなるように、可変抵抗Ｒ６Ｖ、Ｒ７Ｖの各々を制御する。
【００８８】
以上説明したように、本実施の形態によれば、可変抵抗Ｒ１ＡＶ、Ｒ１ＢＶ、Ｒ６Ｖ、Ｒ７Ｖ及びスイッチＳＷ５を制御することにより、計測アンプ部２２Ｅが出力するセンサ信号の電圧増幅率を変更できる。その結果、かかる電圧増幅率の変更により、オフセット電圧零調整等の処理を適切に行うことができる。
【００８９】
本実施の形態のみならず、第２、第３、第５の実施の形態においても、抵抗Ｒ１に代えて、可変抵抗Ｒ１ＡＶとスイッチＳＷ５と可変抵抗Ｒ１ＢＶと、を備えると共に、抵抗Ｒ６に代えて可変抵抗Ｒ６Ｖ、抵抗Ｒ７に代えて可変抵抗Ｒ７Ｖを各々備えるようにしてもよい。
【符号の説明】
【００９０】
１０   アナログ信号処理半導体チップ
１１   センサ
１２   信号アンプ部
１８   ＡＤ変換部
２０   特性設定レジスタ部
２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ     計測アンプ部
２４Ａ 、２４Ｂ      入力信号レベル補正回路
３０、３２、３４     オペアンプ
３６Ａ、３６Ｂ       定電流源
４０   オペアンプ
４２   ＤＡＣ
４４   バイアス電源
７０   入力信号レベル補正回路
７２   オペアンプ
７４   ＤＡＣ
１００ データ収録装置
ＳＷ１、ＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ１Ｃ、ＳＷ１Ｄ、ＳＷ２、ＳＷ２Ａ、ＳＷ２Ｂ、ＳＷ２Ｃ、ＳＷ２Ｄ、ＳＷ３Ａ〜ＳＷ３Ｎ     スイッチ
Ｒ２０ 抵抗調整回路
【図１】
2019161556.tif 000003
【図２】
2019161556.tif 000004
【図３】
2019161556.tif 000005
【図４】
2019161556.tif 000006
【図５】
2019161556.tif 000007
【図６】
2019161556.tif 000008
【図７】
2019161556.tif 000009
【図８】
2019161556.tif 000010
【図９】
2019161556.tif 000011
【図１０】
2019161556.tif 000012