(57)【要約】【課題】フォールト攻撃に対する効果的な対策を簡易に実装することが可能なメモリシステムを得る。【解決手段】ホスト装置２は、ＳｏＣ１１に電源を供給する電源供給部１２と、電源供給部１２からＳｏＣ１１に流れる電流を測定する電流値測定回路１３と、電流値測定回路１３による電流の測定結果に基づいて、ホスト装置２の電源グリッチを検出する検出部３１と、検出部３１がホスト装置２の電源グリッチを検出した場合に、ホスト装置２からメモリ装置３への暗号化コマンドの送信を停止する制御部３２と、を有する。【選択図】図２
2019161645.tif 000002
【特許請求の範囲】
【請求項１】
第１の暗号復号処理部を含む処理回路を有する情報処理装置と、
前記情報処理装置に接続され、第２の暗号復号処理部を有する付属装置と、
を備え、
前記情報処理装置は、
前記処理回路に電源を供給する第１の電源供給部と、
前記第１の電源供給部から前記処理回路に流れる電流を測定する第１の電流測定部と、
前記第１の電流測定部による電流の測定結果に基づいて、前記情報処理装置の電源グリッチを検出する検出部と、
前記検出部が前記情報処理装置の電源グリッチを検出した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止する制御部と、
をさらに有する、情報処理システム。
【請求項２】
前記制御部は、前記検出部が前記情報処理装置の電源グリッチを検出している間、前記情報処理装置から前記付属装置への暗号化データの送信停止状態を継続する、請求項１に記載の情報処理システム。
【請求項３】
前記情報処理装置は、前記付属装置の正当性を認証するための認証処理を実行する第１の認証処理部をさらに有し、
前記制御部は、前記検出部が前記情報処理装置の電源グリッチを検出した後、前記第１の認証処理部に認証処理を実行させる、請求項２に記載の情報処理システム。
【請求項４】
前記情報処理装置は、
前記付属装置に電源を供給する第２の電源供給部と、
前記第２の電源供給部から前記付属装置に流れる電流を測定する第２の電流測定部と、
をさらに有し、
前記第１の認証処理部は、
前記付属装置を認証するための所定の電力消費動作を、通常動作に付加して前記付属装置に実行させ、
前記付属装置が前記電力消費動作を実行している期間に前記第２の電流測定部によって測定された実測電流値と、正規品の前記付属装置が前記電力消費動作を実行した場合の電流値である既知の基準電流値とに基づいて、前記付属装置の正当性を認証する、請求項３に記載の情報処理システム。
【請求項５】
前記第１の認証処理部は、
前記第２の電流測定部によって測定された複数の実測電流値を時系列順に配列することによって、実測電流値パターンを作成するパターン作成部と、
前記パターン作成部によって作成された実測電流値パターンと、基準電流値が時系列順に配列された既知の基準電流値パターンとを比較するパターン比較部と、
を有し、
前記パターン比較部による比較結果に基づいて、前記付属装置の正当性を認証する、請求項４に記載の情報処理システム。
【請求項６】
前記制御部は、前記情報処理装置から前記付属装置への暗号化データの送信を停止した後、前記検出部が前記情報処理装置の電源グリッチを検出せず、かつ、前記第１の認証処理部による認証処理が成功した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を再開する、請求項３〜５のいずれか一つに記載の情報処理システム。
【請求項７】
前記検出部はさらに、前記第２の電流測定部による電流の測定結果に基づいて、前記付属装置の電源グリッチを検出し、
前記制御部はさらに、前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する、請求項４又は５に記載の情報処理システム。
【請求項８】
前記制御部はさらに、前記検出部が前記付属装置の電源グリッチを検出している間、前記付属装置から前記情報処理装置への暗号化データの送信停止状態を継続する、請求項７に記載の情報処理システム。
【請求項９】
前記付属装置は、前記情報処理装置の正当性を認証するための認証処理を実行する第２の認証処理部をさらに有し、
前記制御部は、前記検出部が前記付属装置の電源グリッチを検出した後、前記第２の認証処理部に認証処理を実行させる、請求項８に記載の情報処理システム。
【請求項１０】
前記制御部は、前記付属装置から前記情報処理装置への暗号化データの送信を停止した後、前記検出部が前記付属装置の電源グリッチを検出せず、かつ、前記第２の認証処理部による認証処理が成功した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を再開する、請求項９に記載の情報処理システム。
【請求項１１】
第１の暗号復号処理部を有する情報処理装置と、
前記情報処理装置に接続され、第２の暗号復号処理部を有する付属装置と、
を備え、
前記情報処理装置は、
前記付属装置に電源を供給する電源供給部と、
前記電源供給部から前記付属装置に流れる電流を測定する電流測定部と、
前記電流測定部による電流の測定結果に基づいて、前記付属装置の電源グリッチを検出する検出部と、
前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する制御部と、
をさらに有する、情報処理システム。
【請求項１２】
前記制御部は、前記検出部が前記付属装置の電源グリッチを検出している間、前記付属装置から前記情報処理装置への暗号化データの送信停止状態を継続する、請求項１１に記載の情報処理システム。
【請求項１３】
前記付属装置は、前記情報処理装置の正当性を認証するための認証処理を実行する認証処理部をさらに有し、
前記制御部は、前記検出部が前記付属装置の電源グリッチを検出した後、前記認証処理部に認証処理を実行させる、請求項１２に記載の情報処理システム。
【請求項１４】
前記制御部は、前記付属装置から前記情報処理装置への暗号化データの送信を停止した後、前記検出部が前記付属装置の電源グリッチを検出せず、かつ、前記認証処理部による認証処理が成功した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を再開する、請求項１３に記載の情報処理システム。
【請求項１５】
第１の暗号復号処理部を含む処理回路を有する情報処理装置と、
前記情報処理装置に接続され、第２の暗号復号処理部を有する付属装置と、
を備え、
前記情報処理装置は、
前記処理回路及び前記付属装置に電源を供給する電源供給部と、
前記電源供給部から前記処理回路及び前記付属装置に流れる電流を測定する電流測定部と、
前記電流測定部による電流の測定結果に基づいて、前記情報処理装置及び前記付属装置の電源グリッチを検出する検出部と、
前記検出部が前記情報処理装置の電源グリッチを検出した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止し、前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する制御部と、
をさらに有する、情報処理システム。
【請求項１６】
前記制御部は、
前記検出部が前記情報処理装置の電源グリッチを検出している間、前記情報処理装置から前記付属装置への暗号化データの送信停止状態を継続し、
前記検出部が前記付属装置の電源グリッチを検出している間、前記付属装置から前記情報処理装置への暗号化データの送信停止状態を継続する、請求項１５に記載の情報処理システム。
【請求項１７】
前記情報処理装置は、前記付属装置の正当性を認証するための認証処理を実行する第１の認証処理部をさらに有し、
前記付属装置は、前記情報処理装置の正当性を認証するための認証処理を実行する第２の認証処理部をさらに有し、
前記制御部は、
前記検出部が前記情報処理装置の電源グリッチを検出した後、前記第１の認証処理部に認証処理を実行させ、
前記検出部が前記付属装置の電源グリッチを検出した後、前記第２の認証処理部に認証処理を実行させる、請求項１６に記載の情報処理システム。
【請求項１８】
前記制御部は、
前記情報処理装置から前記付属装置への暗号化データの送信を停止した後、前記検出部が前記情報処理装置の電源グリッチを検出せず、かつ、前記第１の認証処理部による認証処理が成功した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を再開し、
前記付属装置から前記情報処理装置への暗号化データの送信を停止した後、前記検出部が前記付属装置の電源グリッチを検出せず、かつ、前記第２の認証処理部による認証処理が成功した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を再開する、請求項１７に記載の情報処理システム。
【請求項１９】
前記第１の暗号復号処理部と前記制御部とは、同一のダイに形成されている、請求項１〜１８のいずれか一つに記載の情報処理システム。
【請求項２０】
前記第１の暗号復号処理部と前記制御部とは、異なるダイに形成されている、請求項１〜１８のいずれか一つに記載の情報処理システム。
【請求項２１】
第１の暗号復号処理部を有する処理回路を備える情報処理装置であって、
前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、
前記情報処理装置は、
前記処理回路に電源を供給する電源供給部と、
前記電源供給部から前記処理回路に流れる電流を測定する電流測定部と、
前記電流測定部による電流の測定結果に基づいて、前記情報処理装置の電源グリッチを検出する検出部と、
前記検出部が前記情報処理装置の電源グリッチを検出した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止する制御部と、
をさらに備える、情報処理装置。
【請求項２２】
第１の暗号復号処理部を備える情報処理装置であって、
前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、
前記情報処理装置は、
前記付属装置に電源を供給する電源供給部と、
前記電源供給部から前記付属装置に流れる電流を測定する電流測定部と、
前記電流測定部による電流の測定結果に基づいて、前記付属装置の電源グリッチを検出する検出部と、
前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する制御部と、
をさらに備える、情報処理装置。
【請求項２３】
第１の暗号復号処理部を有する処理回路を備える情報処理装置であって、
前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、
前記情報処理装置は、
前記処理回路及び前記付属装置に電源を供給する電源供給部と、
前記電源供給部から前記処理回路及び前記付属装置に流れる電流を測定する電流測定部と、
前記電流測定部による電流の測定結果に基づいて、前記情報処理装置及び前記付属装置の電源グリッチを検出する検出部と、
前記検出部が前記情報処理装置の電源グリッチを検出した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止し、前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する制御部と、
をさらに備える、情報処理装置。
【請求項２４】
第１の暗号復号処理部を有する処理回路を備える情報処理装置の制御方法であって、
前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、
（Ａ）前記情報処理装置が備える電源供給部から前記処理回路に電源を供給するステップと、
（Ｂ）前記電源供給部から前記処理回路に流れる電流を測定するステップと、
（Ｃ）前記ステップ（Ｂ）による電流の測定結果に基づいて、前記情報処理装置の電源グリッチを検出するステップと、
（Ｄ）前記ステップ（Ｃ）によって前記情報処理装置の電源グリッチが検出された場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止するステップと、
を備える、情報処理装置の制御方法。
【請求項２５】
第１の暗号復号処理部を有する処理回路を備える情報処理装置の制御方法であって、
前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、
（Ａ）前記情報処理装置が備える電源供給部から前記付属装置に電源を供給するステップと、
（Ｂ）前記電源供給部から前記付属装置に流れる電流を測定するステップと、
（Ｃ）前記ステップ（Ｂ）による電流の測定結果に基づいて、前記付属装置の電源グリッチを検出するステップと、
（Ｄ）前記ステップ（Ｃ）によって前記付属装置の電源グリッチが検出された場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止するステップと、
を備える、情報処理装置の制御方法。
【請求項２６】
第１の暗号復号処理部を有する処理回路を備える情報処理装置の制御方法であって、
前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、
（Ａ）前記情報処理装置が備える電源供給部から前記処理回路及び前記付属装置に電源を供給するステップと、
（Ｂ）前記電源供給部から前記処理回路及び前記付属装置に流れる電流を測定するステップと、
（Ｃ）前記ステップ（Ｂ）による電流の測定結果に基づいて、前記情報処理装置及び前記付属装置の電源グリッチを検出するステップと、
（Ｄ）前記ステップ（Ｃ）によって前記情報処理装置の電源グリッチが検出された場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止し、前記ステップ（Ｃ）によって前記付属装置の電源グリッチが検出された場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止するステップと、
を備える、情報処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理システム、情報処理装置、及び情報処理装置の制御方法に関する。
【背景技術】
【０００２】
現在使用されている暗号方式は、暗号学的な解析手法に対して計算量的に安全であるとされている。しかし、実際に暗号化装置に暗号モジュールを実装する場合には、消費電力や処理時間のような、実装に依存したリークが発生する。そのような動作状況を様々な物理的手段で観察することにより、秘密鍵等の秘密情報を不正に取得しようとするサイドチャネル攻撃の脅威が増している。
【０００３】
サイドチャネル攻撃の一つとして、暗号システムに対して意図的に誤動作を発生させ、誤動作時の出力を解析することによって秘密情報を推定するフォールト攻撃が報告されている。また、フォールト攻撃の具体的手法の一つとして、暗号システムを駆動するための電源電圧に対して異常電圧（電源グリッチ）を瞬間的に加えることによって、暗号システムを誤動作させる方法が報告されている。
【０００４】
そのため近年では、フォールト攻撃に対する種々の対策が提案されており、例えば、暗号化処理の実行開始タイミングを意図的にずらすことによって解析を困難化する、ランダム遅延による対策（下記非特許文献１）や、入力に対して同一の暗号アルゴリズムを複数回実行する、複製による対策（下記非特許文献２）が提案されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Jasper G. J. van Woudenberg、他２名、”Practical optical fault injection on secure microcontrollers”、[online]、平成３０年２月１４日検索、インターネット＜https://www.riscure.com/uploads/2017/09/Practical-optical-fault-injection-on-secure-microcontrollers.pdf＞
【非特許文献２】Alessandro Barenghi、他３名、”Countermeasures against fault attacks on software implemented AES”、[online]、平成３０年２月１４日検索、インターネット＜https://www.researchgate.net/publication/221148201_Countermeasures_against_fault_attacks_on_software_implemented_AES＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述したランダム遅延による対策や複製による対策を暗号システムに実装した場合には、実際にフォールト攻撃を受けているか否かに拘わらず、アプリケーションの実行時にこれらの対策処理が常時稼働するため、暗号システムの処理レイテンシが増大するとともに、システムパフォーマンスが低下する。
【０００７】
本発明はかかる事情に鑑みて成されたものであり、フォールト攻撃に対する効果的な対策を簡易に実装することが可能な、情報処理システム、情報処理装置、及び情報処理装置の制御方法を得ることを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係る情報処理システムは、第１の暗号復号処理部を含む処理回路を有する情報処理装置と、前記情報処理装置に接続され、第２の暗号復号処理部を有する付属装置と、を備え、前記情報処理装置は、前記処理回路に電源を供給する第１の電源供給部と、前記第１の電源供給部から前記処理回路に流れる電流を測定する第１の電流測定部と、前記第１の電流測定部による電流の測定結果に基づいて、前記情報処理装置の電源グリッチを検出する検出部と、前記検出部が前記情報処理装置の電源グリッチを検出した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止する制御部と、をさらに有することを特徴とするものである。
【０００９】
第１の態様に係る情報処理システムによれば、第１の電流測定部は、第１の電源供給部から処理回路に流れる電流を測定し、検出部は、第１の電流測定部による電流の測定結果に基づいて情報処理装置の電源グリッチを検出する。これにより、情報処理装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部は、検出部が情報処理装置の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部が情報処理装置の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、情報処理装置の電源グリッチが検出された場合には、制御部は、情報処理装置から付属装置への暗号化データの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００１０】
本発明の第２の態様に係る情報処理システムは、第１の態様に係る情報処理システムにおいて特に、前記制御部は、前記検出部が前記情報処理装置の電源グリッチを検出している間、前記情報処理装置から前記付属装置への暗号化データの送信停止状態を継続することを特徴とするものである。
【００１１】
第２の態様に係る情報処理システムによれば、制御部は、検出部が情報処理装置の電源グリッチを検出している間、情報処理装置から付属装置への暗号化データの送信停止状態を継続する。従って、フォールト攻撃のために電源グリッチが繰り返された場合であっても、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、確実に防止することが可能となる。
【００１２】
本発明の第３の態様に係る情報処理システムは、第２の態様に係る情報処理システムにおいて特に、前記情報処理装置は、前記付属装置の正当性を認証するための認証処理を実行する第１の認証処理部をさらに有し、前記制御部は、前記検出部が前記情報処理装置の電源グリッチを検出した後、前記第１の認証処理部に認証処理を実行させることを特徴とするものである。
【００１３】
第３の態様に係る情報処理システムによれば、制御部は、検出部が情報処理装置の電源グリッチを検出した後、第１の認証処理部に認証処理を実行させる。従って、誤った暗号化データを抜き取るべく情報処理装置から付属装置への暗号化データの送信を再開させるためには、攻撃者は第１の認証処理部による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。
【００１４】
本発明の第４の態様に係る情報処理システムは、第３の態様に係る情報処理システムにおいて特に、前記情報処理装置は、前記付属装置に電源を供給する第２の電源供給部と、前記第２の電源供給部から前記付属装置に流れる電流を測定する第２の電流測定部と、をさらに有し、前記第１の認証処理部は、前記付属装置を認証するための所定の電力消費動作を、通常動作に付加して前記付属装置に実行させ、前記付属装置が前記電力消費動作を実行している期間に前記第２の電流測定部によって測定された実測電流値と、正規品の前記付属装置が前記電力消費動作を実行した場合の電流値である既知の基準電流値とに基づいて、前記付属装置の正当性を認証することを特徴とするものである。
【００１５】
第４の態様に係る情報処理システムによれば、第１の認証処理部は、付属装置を認証するための所定の電力消費動作を、通常動作に付加して付属装置に実行させ、付属装置が電力消費動作を実行している期間に第２の電流測定部によって測定された実測電流値と、正規品の付属装置が電力消費動作を実行した場合の電流値である既知の基準電流値とに基づいて、付属装置の正当性を認証する。従って、非正規品の付属装置が電力消費動作を実行できない場合には、実測電流値は基準電流値に一致しないため、第１の認証処理部によって付属装置の認証を容易に実行することができる。また、非正規品の付属装置が電力消費動作を実行できたとしても、デバイス構造や製造プロセスの相違等に起因して正規品と非正規品とでは消費電力特性が相違するため、非正規品の実測電流値は正規品の基準電流値に一致しない。従って、第１の認証処理部によって付属装置の認証を容易に実行することができる。しかも、付属装置を認証するための電力消費動作は、付属装置の通常動作そのものではなく、通常動作に付加される独立的な動作であるため、消費電流値及びその変化態様等が顕著となる恣意的な電力消費動作を付属装置に実行させることができる。その結果、第１の認証処理部による付属装置の認証精度を向上することが可能となる。
【００１６】
本発明の第５の態様に係る情報処理システムは、第４の態様に係る情報処理システムにおいて特に、前記第１の認証処理部は、前記第２の電流測定部によって測定された複数の実測電流値を時系列順に配列することによって、実測電流値パターンを作成するパターン作成部と、前記パターン作成部によって作成された実測電流値パターンと、基準電流値が時系列順に配列された既知の基準電流値パターンとを比較するパターン比較部と、を有し、前記パターン比較部による比較結果に基づいて、前記付属装置の正当性を認証することを特徴とするものである。
【００１７】
第５の態様に係る情報処理システムによれば、パターン比較部は、パターン作成部によって作成された実測電流値パターンと、基準電流値が時系列順に配列された既知の基準電流値パターンとを比較し、第１の認証処理部は、パターン比較部による比較結果に基づいて、付属装置の正当性を認証する。非正規品は粗悪品であることが多いため、非正規品の消費電流の絶対値は正規品のそれより大きい場合が多い。第５の態様に係る情報処理システムによれば、第１の認証処理部は、消費電流の変化率パターンではなく実測電流値パターンと基準電流値パターンとを比較するため、たとえ正規品と非正規品とで消費電流の変化率パターンが近似している場合であっても、付属装置の認証を高精度に実行することが可能となる。
【００１８】
本発明の第６の態様に係る情報処理システムは、第３〜第５のいずれか一つの態様に係る情報処理システムにおいて特に、前記制御部は、前記情報処理装置から前記付属装置への暗号化データの送信を停止した後、前記検出部が前記情報処理装置の電源グリッチを検出せず、かつ、前記第１の認証処理部による認証処理が成功した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を再開することを特徴とするものである。
【００１９】
第６の態様に係る情報処理システムによれば、制御部は、検出部が情報処理装置の電源グリッチを検出せず、かつ、第１の認証処理部による認証処理が成功した場合に、情報処理装置から付属装置への暗号化データの送信を再開する。従って、フォールト攻撃が終了した後には、第１の認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因して情報処理装置の電源グリッチが検出された場合には、第１の認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。
【００２０】
本発明の第７の態様に係る情報処理システムは、第４又は第５の態様に係る情報処理システムにおいて特に、前記検出部はさらに、前記第２の電流測定部による電流の測定結果に基づいて、前記付属装置の電源グリッチを検出し、前記制御部はさらに、前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止することを特徴とするものである。
【００２１】
第７の態様に係る情報処理システムによれば、第２の電流測定部は、第２の電源供給部から付属装置に流れる電流を測定し、検出部は、第２の電流測定部による電流の測定結果に基づいて付属装置の電源グリッチを検出する。これにより、付属装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部は、検出部が付属装置の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部が付属装置の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、付属装置の電源グリッチが検出された場合には、制御部は、付属装置から情報処理装置への暗号化データの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００２２】
本発明の第８の態様に係る情報処理システムは、第７の態様に係る情報処理システムにおいて特に、前記制御部はさらに、前記検出部が前記付属装置の電源グリッチを検出している間、前記付属装置から前記情報処理装置への暗号化データの送信停止状態を継続することを特徴とするものである。
【００２３】
第８の態様に係る情報処理システムによれば、制御部は、検出部が付属装置の電源グリッチを検出している間、付属装置から情報処理装置への暗号化データの送信停止状態を継続する。従って、フォールト攻撃のために電源グリッチが繰り返された場合であっても、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、確実に防止することが可能となる。
【００２４】
本発明の第９の態様に係る情報処理システムは、第８の態様に係る情報処理システムにおいて特に、前記付属装置は、前記情報処理装置の正当性を認証するための認証処理を実行する第２の認証処理部をさらに有し、前記制御部は、前記検出部が前記付属装置の電源グリッチを検出した後、前記第２の認証処理部に認証処理を実行させることを特徴とするものである。
【００２５】
第９の態様に係る情報処理システムによれば、制御部は、検出部が付属装置の電源グリッチを検出した後、第２の認証処理部に認証処理を実行させる。従って、誤った暗号化データを抜き取るべく付属装置から情報処理装置への暗号化データの送信を再開させるためには、攻撃者は第２の認証処理部による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。
【００２６】
本発明の第１０の態様に係る情報処理システムは、第９の態様に係る情報処理システムにおいて特に、前記制御部は、前記付属装置から前記情報処理装置への暗号化データの送信を停止した後、前記検出部が前記付属装置の電源グリッチを検出せず、かつ、前記第２の認証処理部による認証処理が成功した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を再開することを特徴とするものである。
【００２７】
第１０の態様に係る情報処理システムによれば、制御部は、検出部が付属装置の電源グリッチを検出せず、かつ、第２の認証処理部による認証処理が成功した場合に、付属装置から情報処理装置への暗号化データの送信を再開する。従って、フォールト攻撃が終了した後には、第２の認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因して付属装置の電源グリッチが検出された場合には、第２の認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。
【００２８】
本発明の第１１の態様に係る情報処理システムは、第１の暗号復号処理部を有する情報処理装置と、前記情報処理装置に接続され、第２の暗号復号処理部を有する付属装置と、を備え、前記情報処理装置は、前記付属装置に電源を供給する電源供給部と、前記電源供給部から前記付属装置に流れる電流を測定する電流測定部と、前記電流測定部による電流の測定結果に基づいて、前記付属装置の電源グリッチを検出する検出部と、前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する制御部と、をさらに有することを特徴とするものである。
【００２９】
第１１の態様に係る情報処理システムによれば、電流測定部は、電源供給部から付属装置に流れる電流を測定し、検出部は、電流測定部による電流の測定結果に基づいて付属装置の電源グリッチを検出する。これにより、付属装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部は、検出部が付属装置の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部が付属装置の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、付属装置の電源グリッチが検出された場合には、制御部は、付属装置から情報処理装置への暗号化データの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００３０】
本発明の第１２の態様に係る情報処理システムは、第１１の態様に係る情報処理システムにおいて特に、前記制御部は、前記検出部が前記付属装置の電源グリッチを検出している間、前記付属装置から前記情報処理装置への暗号化データの送信停止状態を継続することを特徴とするものである。
【００３１】
第１２の態様に係る情報処理システムによれば、制御部は、検出部が付属装置の電源グリッチを検出している間、付属装置から情報処理装置への暗号化データの送信停止状態を継続する。従って、フォールト攻撃のために電源グリッチが繰り返された場合であっても、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、確実に防止することが可能となる。
【００３２】
本発明の第１３の態様に係る情報処理システムは、第１２の態様に係る情報処理システムにおいて特に、前記付属装置は、前記情報処理装置の正当性を認証するための認証処理を実行する認証処理部をさらに有し、前記制御部は、前記検出部が前記付属装置の電源グリッチを検出した後、前記認証処理部に認証処理を実行させることを特徴とするものである。
【００３３】
第１３の態様に係る情報処理システムによれば、制御部は、検出部が付属装置の電源グリッチを検出した後、認証処理部に認証処理を実行させる。従って、誤った暗号化データを抜き取るべく付属装置から情報処理装置への暗号化データの送信を再開させるためには、攻撃者は認証処理部による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。
【００３４】
本発明の第１４の態様に係る情報処理システムは、第１３の態様に係る情報処理システムにおいて特に、前記制御部は、前記付属装置から前記情報処理装置への暗号化データの送信を停止した後、前記検出部が前記付属装置の電源グリッチを検出せず、かつ、前記認証処理部による認証処理が成功した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を再開することを特徴とするものである。
【００３５】
第１４の態様に係る情報処理システムによれば、制御部は、検出部が付属装置の電源グリッチを検出せず、かつ、認証処理部による認証処理が成功した場合に、付属装置から情報処理装置への暗号化データの送信を再開する。従って、フォールト攻撃が終了した後には、認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因して付属装置の電源グリッチが検出された場合には、認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。
【００３６】
本発明の第１５の態様に係る情報処理システムは、第１の暗号復号処理部を含む処理回路を有する情報処理装置と、前記情報処理装置に接続され、第２の暗号復号処理部を有する付属装置と、を備え、前記情報処理装置は、前記処理回路及び前記付属装置に電源を供給する電源供給部と、前記電源供給部から前記処理回路及び前記付属装置に流れる電流を測定する電流測定部と、前記電流測定部による電流の測定結果に基づいて、前記情報処理装置及び前記付属装置の電源グリッチを検出する検出部と、前記検出部が前記情報処理装置の電源グリッチを検出した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止し、前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する制御部と、をさらに有することを特徴とするものである。
【００３７】
第１５の態様に係る情報処理システムによれば、電流測定部は、電源供給部から処理回路及び付属装置に流れる電流を測定し、検出部は、電流測定部による電流の測定結果に基づいて情報処理装置及び付属装置の電源グリッチを検出する。これにより、情報処理装置及び付属装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部は、検出部が情報処理装置又は付属装置の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部が情報処理装置及び付属装置の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、制御部は、情報処理装置の電源グリッチが検出された場合には情報処理装置から付属装置への暗号化データの送信を停止し、付属装置の電源グリッチが検出された場合には付属装置から情報処理装置への暗号化データの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００３８】
本発明の第１６の態様に係る情報処理システムは、第１５の態様に係る情報処理システムにおいて特に、前記制御部は、前記検出部が前記情報処理装置の電源グリッチを検出している間、前記情報処理装置から前記付属装置への暗号化データの送信停止状態を継続し、前記検出部が前記付属装置の電源グリッチを検出している間、前記付属装置から前記情報処理装置への暗号化データの送信停止状態を継続することを特徴とするものである。
【００３９】
第１６の態様に係る情報処理システムによれば、制御部は、検出部が情報処理装置の電源グリッチを検出している間、情報処理装置から付属装置への暗号化データの送信停止状態を継続し、検出部が付属装置の電源グリッチを検出している間、付属装置から情報処理装置への暗号化データの送信停止状態を継続する。従って、フォールト攻撃のために電源グリッチが繰り返された場合であっても、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、確実に防止することが可能となる。
【００４０】
本発明の第１７の態様に係る情報処理システムは、第１６の態様に係る情報処理システムにおいて特に、前記情報処理装置は、前記付属装置の正当性を認証するための認証処理を実行する第１の認証処理部をさらに有し、前記付属装置は、前記情報処理装置の正当性を認証するための認証処理を実行する第２の認証処理部をさらに有し、前記制御部は、前記検出部が前記情報処理装置の電源グリッチを検出した後、前記第１の認証処理部に認証処理を実行させ、前記検出部が前記付属装置の電源グリッチを検出した後、前記第２の認証処理部に認証処理を実行させることを特徴とするものである。
【００４１】
第１７の態様に係る情報処理システムによれば、制御部は、検出部が情報処理装置の電源グリッチを検出した後、第１の認証処理部に認証処理を実行させる。従って、誤った暗号化データを抜き取るべく情報処理装置から付属装置への暗号化データの送信を再開させるためには、攻撃者は第１の認証処理部による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。また、制御部は、検出部が付属装置の電源グリッチを検出した後、第２の認証処理部に認証処理を実行させる。従って、誤った暗号化データを抜き取るべく付属装置から情報処理装置への暗号化データの送信を再開させるためには、攻撃者は第２の認証処理部による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。
【００４２】
本発明の第１８の態様に係る情報処理システムは、第１７の態様に係る情報処理システムにおいて特に、前記制御部は、前記情報処理装置から前記付属装置への暗号化データの送信を停止した後、前記検出部が前記情報処理装置の電源グリッチを検出せず、かつ、前記第１の認証処理部による認証処理が成功した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を再開し、前記付属装置から前記情報処理装置への暗号化データの送信を停止した後、前記検出部が前記付属装置の電源グリッチを検出せず、かつ、前記第２の認証処理部による認証処理が成功した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を再開することを特徴とするものである。
【００４３】
第１８の態様に係る情報処理システムによれば、制御部は、検出部が情報処理装置の電源グリッチを検出せず、かつ、第１の認証処理部による認証処理が成功した場合に、情報処理装置から付属装置への暗号化データの送信を再開する。従って、フォールト攻撃が終了した後には、第１の認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因して情報処理装置の電源グリッチが検出された場合には、第１の認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。また、制御部は、検出部が付属装置の電源グリッチを検出せず、かつ、第２の認証処理部による認証処理が成功した場合に、付属装置から情報処理装置への暗号化データの送信を再開する。従って、フォールト攻撃が終了した後には、第２の認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因して付属装置の電源グリッチが検出された場合には、第２の認証処理部による認証処理が成功したことを条件として情報処理システムの通常動作が再開されるため、システムの可用性を向上することが可能となる。
【００４４】
本発明の第１９の態様に係る情報処理システムは、第１〜第１８のいずれか一つの態様に係る情報処理システムにおいて特に、前記第１の暗号復号処理部と前記制御部とは、同一のダイに形成されていることを特徴とするものである。
【００４５】
第１９の態様に係る情報処理システムによれば、第１の暗号復号処理部と制御部とは同一のダイに形成されている。従って、第１の暗号復号処理部と制御部とが異なるダイに形成されている場合と比較すると、部品点数及び製造コストを削減することが可能となる。また、第１の暗号復号処理部と制御部との間でセキュア通信を行う必要がないため、システムを簡略化することが可能となる。
【００４６】
本発明の第２０の態様に係る情報処理システムは、第１〜第１８のいずれか一つの態様に係る情報処理システムにおいて特に、前記第１の暗号復号処理部と前記制御部とは、異なるダイに形成されていることを特徴とするものである。
【００４７】
第２０の態様に係る情報処理システムによれば、第１の暗号復号処理部と制御部とは異なるダイに形成されている。従って、攻撃者は第１の暗号復号処理部のみならず制御部をも解析対象とする必要があるため、攻撃者による解析をさらに困難化することが可能となる。
【００４８】
本発明の第２１の態様に係る情報処理装置は、第１の暗号復号処理部を有する処理回路を備える情報処理装置であって、前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、前記情報処理装置は、前記処理回路に電源を供給する電源供給部と、前記電源供給部から前記処理回路に流れる電流を測定する電流測定部と、前記電流測定部による電流の測定結果に基づいて、前記情報処理装置の電源グリッチを検出する検出部と、前記検出部が前記情報処理装置の電源グリッチを検出した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止する制御部と、をさらに備えることを特徴とするものである。
【００４９】
第２１の態様に係る情報処理装置によれば、電流測定部は、電源供給部から処理回路に流れる電流を測定し、検出部は、電流測定部による電流の測定結果に基づいて情報処理装置の電源グリッチを検出する。これにより、情報処理装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部は、検出部が情報処理装置の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部が情報処理装置の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、情報処理装置の電源グリッチが検出された場合には、制御部は、情報処理装置から付属装置への暗号化データの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００５０】
本発明の第２２の態様に係る情報処理装置は、第１の暗号復号処理部を備える情報処理装置であって、前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、前記情報処理装置は、前記付属装置に電源を供給する電源供給部と、前記電源供給部から前記付属装置に流れる電流を測定する電流測定部と、前記電流測定部による電流の測定結果に基づいて、前記付属装置の電源グリッチを検出する検出部と、前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する制御部と、をさらに備えることを特徴とするものである。
【００５１】
第２２の態様に係る情報処理装置によれば、電流測定部は、電源供給部から付属装置に流れる電流を測定し、検出部は、電流測定部による電流の測定結果に基づいて付属装置の電源グリッチを検出する。これにより、付属装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部は、検出部が付属装置の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部が付属装置の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、付属装置の電源グリッチが検出された場合には、制御部は、付属装置から情報処理装置への暗号化データの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００５２】
本発明の第２３の態様に係る情報処理装置は、第１の暗号復号処理部を有する処理回路を備える情報処理装置であって、前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、前記情報処理装置は、前記処理回路及び前記付属装置に電源を供給する電源供給部と、前記電源供給部から前記処理回路及び前記付属装置に流れる電流を測定する電流測定部と、前記電流測定部による電流の測定結果に基づいて、前記情報処理装置及び前記付属装置の電源グリッチを検出する検出部と、前記検出部が前記情報処理装置の電源グリッチを検出した場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止し、前記検出部が前記付属装置の電源グリッチを検出した場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止する制御部と、をさらに備えることを特徴とするものである。
【００５３】
第２３の態様に係る情報処理装置によれば、電流測定部は、電源供給部から処理回路及び付属装置に流れる電流を測定し、検出部は、電流測定部による電流の測定結果に基づいて情報処理装置及び付属装置の電源グリッチを検出する。これにより、情報処理装置及び付属装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部は、検出部が情報処理装置又は付属装置の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部が情報処理装置及び付属装置の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、制御部は、情報処理装置の電源グリッチが検出された場合には情報処理装置から付属装置への暗号化データの送信を停止し、付属装置の電源グリッチが検出された場合には付属装置から情報処理装置への暗号化データの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００５４】
本発明の第２４の態様に係る情報処理装置の制御方法は、第１の暗号復号処理部を有する処理回路を備える情報処理装置の制御方法であって、前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、（Ａ）前記情報処理装置が備える電源供給部から前記処理回路に電源を供給するステップと、（Ｂ）前記電源供給部から前記処理回路に流れる電流を測定するステップと、（Ｃ）前記ステップ（Ｂ）による電流の測定結果に基づいて、前記情報処理装置の電源グリッチを検出するステップと、（Ｄ）前記ステップ（Ｃ）によって前記情報処理装置の電源グリッチが検出された場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止するステップと、を備えることを特徴とするものである。
【００５５】
第２４の態様に係る情報処理装置の制御方法によれば、ステップ（Ｂ）では、電源供給部から処理回路に流れる電流が測定され、ステップ（Ｃ）では、ステップ（Ｂ）による電流の測定結果に基づいて情報処理装置の電源グリッチが検出される。これにより、情報処理装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、ステップ（Ｄ）では、ステップ（Ｃ）によって情報処理装置の電源グリッチが検出された場合に、フォールト攻撃の対策処理が実行される。従って、ステップ（Ｃ）によって情報処理装置の電源グリッチが検出されない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、ステップ（Ｃ）によって情報処理装置の電源グリッチが検出された場合には、ステップ（Ｄ）によって情報処理装置から付属装置への暗号化データの送信が停止される。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００５６】
本発明の第２５の態様に係る情報処理装置の制御方法は、第１の暗号復号処理部を有する処理回路を備える情報処理装置の制御方法であって、前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、（Ａ）前記情報処理装置が備える電源供給部から前記付属装置に電源を供給するステップと、（Ｂ）前記電源供給部から前記付属装置に流れる電流を測定するステップと、（Ｃ）前記ステップ（Ｂ）による電流の測定結果に基づいて、前記付属装置の電源グリッチを検出するステップと、（Ｄ）前記ステップ（Ｃ）によって前記付属装置の電源グリッチが検出された場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止するステップと、を備えることを特徴とするものである。
【００５７】
第２５の態様に係る情報処理装置の制御方法によれば、ステップ（Ｂ）では、電源供給部から付属装置に流れる電流が測定され、ステップ（Ｃ）では、ステップ（Ｂ）による電流の測定結果に基づいて付属装置の電源グリッチが検出される。これにより、付属装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、ステップ（Ｄ）では、ステップ（Ｃ）によって付属装置の電源グリッチが検出された場合に、フォールト攻撃の対策処理が実行される。従って、ステップ（Ｃ）によって付属装置の電源グリッチが検出されない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、ステップ（Ｃ）によって付属装置の電源グリッチが検出された場合には、ステップ（Ｄ）によって付属装置から情報処理装置への暗号化データの送信が停止される。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００５８】
本発明の第２６の態様に係る情報処理装置の制御方法は、第１の暗号復号処理部を有する処理回路を備える情報処理装置の制御方法であって、前記情報処理装置には、第２の暗号復号処理部を備える付属装置が接続され、（Ａ）前記情報処理装置が備える電源供給部から前記処理回路及び前記付属装置に電源を供給するステップと、（Ｂ）前記電源供給部から前記処理回路及び前記付属装置に流れる電流を測定するステップと、（Ｃ）前記ステップ（Ｂ）による電流の測定結果に基づいて、前記情報処理装置及び前記付属装置の電源グリッチを検出するステップと、（Ｄ）前記ステップ（Ｃ）によって前記情報処理装置の電源グリッチが検出された場合に、前記情報処理装置から前記付属装置への暗号化データの送信を停止し、前記ステップ（Ｃ）によって前記付属装置の電源グリッチが検出された場合に、前記付属装置から前記情報処理装置への暗号化データの送信を停止するステップと、を備えることを特徴とするものである。
【００５９】
第２６の態様に係る情報処理装置の制御方法によれば、ステップ（Ｂ）では、電源供給部から処理回路及び付属装置に流れる電流が測定され、ステップ（Ｃ）では、ステップ（Ｂ）による電流の測定結果に基づいて情報処理装置及び付属装置の電源グリッチが検出される。これにより、情報処理装置及び付属装置の電源グリッチを簡易かつ確実に検出することが可能となる。また、ステップ（Ｄ）では、ステップ（Ｃ）によって情報処理装置又は付属装置の電源グリッチが検出された場合に、フォールト攻撃の対策処理が実行される。従って、ステップ（Ｃ）によって情報処理装置及び付属装置の電源グリッチが検出されない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因する情報処理システムの処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、ステップ（Ｃ）によって情報処理装置の電源グリッチが検出された場合には、ステップ（Ｄ）によって情報処理装置から付属装置への暗号化データの送信が停止され、ステップ（Ｃ）によって付属装置の電源グリッチが検出された場合には、ステップ（Ｄ）によって付属装置から情報処理装置への暗号化データの送信が停止される。従って、フォールト攻撃の解析対象となる誤った暗号化データが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【発明の効果】
【００６０】
本発明によれば、フォールト攻撃に対する効果的な対策を簡易に実装することが可能となる。
【図面の簡単な説明】
【００６１】
【図１】メモリシステムの構成を示す図である。
【図２】ホスト装置の構成を簡略化して示す図である。
【図３】ＣＰＵによって実現される機能の一部を示す図である。
【図４】メモリ装置の構成を簡略化して示す図である。
【図５】メモリ装置からのコンテンツデータの読み出し処理を示す図である。
【図６】コマンド送信期間に電源グリッチが検出された場合の処理を示す図である。
【図７】コンテンツデータ送信期間に電源グリッチが検出された場合の処理を示す図である。
【図８】変形例に係るホスト装置の構成を簡略化して示す図である。
【図９】ホスト装置の構成を簡略化して示す図である。
【図１０】認証処理部が有する機能を示す図である。
【図１１】判定部が有する機能を示す図である。
【図１２】メモリ装置の構成を簡略化して示す図である。
【図１３】ホスト装置によるメモリ装置の認証処理を示すフローチャートである。
【図１４】実測電流値パターン及び基準電流値パターンの一例を示す図である。
【発明を実施するための形態】
【００６２】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
【００６３】
＜実施の形態１＞
図１は、本発明の実施の形態１に係るメモリシステム１の構成を示す図である。図１に示すようにメモリシステム１は、ホスト装置２と、ホスト装置２に着脱自在に接続されたメモリ装置３とを備えて構成されている。ホスト装置２は、例えばパーソナルコンピュータ等の情報処理装置であり、メモリ装置３は、ホスト装置２から電源供給を受けて動作する付属装置、例えばフラッシュメモリのメモリカードである。他の例として、情報処理装置はプリンタ又は複合機の本体であり、付属装置はトナーカートリッジである。あるいは、情報処理装置はゲーム機の本体であり、付属装置はゲームプログラムが格納されたメモリカードである。
【００６４】
図２は、ホスト装置２の構成を簡略化して示す図である。図２に示すようにホスト装置２は、ＳｏＣ（System on a Chip）１１、電源供給部１２、電流値測定回路１３、及びメモリインタフェース１４を備えて構成されている。ＳｏＣ１１は、バス２１を介して相互に接続された、ＣＰＵ２２、暗号・復号器２３、閾値格納メモリ２４、実測値格納メモリ２５、ＡＤＣ（Analog to Digital Converter）２６、コマンドバッファ２７、及びデータバッファ２８を備えて構成されている。電源供給部１２は、ＳｏＣ１１及びメモリ装置３を動作させるための電源電圧ＶＣＣを、抵抗素子Ｒを介してＳｏＣ１１及びメモリ装置３に供給する。電流値測定回路１３は、抵抗素子Ｒの両端電圧を測定することにより、電源供給部１２からＳｏＣ１１及びメモリ装置３に流れる電流の電流値を測定する。なお、ハードウェアとしての暗号・復号器２３を実装する上記の構成に代えて、ＣＰＵ２２がソフトウェア処理として暗号化処理及び復号化処理を実行する構成としても良い。また、電流値測定回路１３は、ＳｏＣ１１内に実装されていても良い。
【００６５】
図３は、ＣＰＵ２２によって実現される機能の一部を示す図である。図３に示すようにＣＰＵ２２は、検出部３１、制御部３２、及び認証処理部３３として機能する。なお、検出部３１、制御部３２、及び認証処理部３３は、ＣＰＵ２２とは別個の、専用のハードウェア回路として構成されていても良い。
【００６６】
図４は、メモリ装置３の構成を簡略化して示す図である。図４に示すようにメモリ装置３は、ホストインタフェース４１、暗号・復号器４２、メモリコントローラ４３、メモリコアインタフェース４４、及びメモリコア４５を備えて構成されている。メモリコントローラ４３は、認証処理部５１を有している。メモリコア４５には、画像や音声等の任意のコンテンツデータが格納されている。また、メモリコア４５の特定のアドレス領域には、後述する閾値データ１００が格納されている。
【００６７】
図５は、メモリシステム１の通常動作に含まれる、メモリ装置３からのコンテンツデータの読み出し処理を示す図である。まずコマンド準備期間Ｐ１においてＣＰＵ２２は、メモリ装置３から所望のコンテンツデータを読み出すためのリードコマンドを生成して発行する。
【００６８】
次にコマンド送信期間Ｐ２において暗号・復号器２３は、ＣＰＵ２２が発行したリードコマンドを暗号化することによって暗号化リードコマンドを生成し、当該暗号化リードコマンドをコマンドバッファ２７にセットする。当該暗号化リードコマンドは、コマンドバッファ２７からメモリインタフェース１４を介してメモリ装置３に送信される。ホストインタフェース４１は、ホスト装置２から受信した暗号化リードコマンドを、暗号・復号器４２に入力する。暗号・復号器４２は、入力された暗号化リードコマンドを復号化することにより、リードコマンドをメモリコントローラ４３に入力する。メモリコントローラ４３は、入力されたリードコマンドをデコードする。
【００６９】
次にデータ読み出し期間Ｐ３においてメモリコントローラ４３は、コンテンツデータのリードアドレスをメモリコアインタフェース４４に入力する。当該リードアドレスはメモリコアインタフェース４４からメモリコア４５に入力され、これによって、所望のコンテンツデータがメモリコア４５から読み出される。読み出されたコンテンツデータは、メモリコアインタフェース４４を介してメモリコントローラ４３に入力される。
【００７０】
次にコンテンツデータ送信期間Ｐ４においてメモリコントローラ４３は、コンテンツデータを暗号・復号器４２に入力する。暗号・復号器４２は、入力されたコンテンツデータを暗号化することによって暗号化コンテンツデータを生成し、当該暗号化コンテンツデータをホストインタフェース４１に入力する。ホストインタフェース４１は、入力された暗号化コンテンツデータをホスト装置２に送信する。メモリインタフェース１４は、メモリ装置３から受信した暗号化コンテンツデータを、データバッファ２８を介して暗号・復号器２３に入力する。暗号・復号器２３は、入力された暗号化コンテンツデータを復号化する。
【００７１】
次にデータ処理期間Ｐ５において暗号・復号器２３は、復号化したコンテンツデータをＣＰＵ２２に入力し、ＣＰＵ２２は入力されたコンテンツデータを処理する。
【００７２】
ここで、フォールト攻撃による攻撃対象は、ホスト装置２の暗号・復号器２３、及び、メモリ装置３の暗号・復号器４２である。具体的には、コマンド送信期間Ｐ２に電源電圧ＶＣＣに電源グリッチを加えることによって誤った暗号化コマンドを発生させ、又は、データ送信期間Ｐ４に電源電圧ＶＣＣに電源グリッチを加えることによって誤った暗号化コンテンツデータを発生させ、このようにして発生させた誤った暗号化コマンド又は暗号化コンテンツデータを抜き取って解析することが、フォールト攻撃の目的となる。
【００７３】
また、ホスト装置２及びメモリ装置３がいずれも正規品であれば、実装される半導体デバイスの種類や各デバイスの製造プロセスが厳密に管理されているため、コマンド送信期間Ｐ２におけるＳｏＣ１１及びメモリ装置３の消費電力特性はほぼ一定であり、また、コンテンツデータ送信期間Ｐ４におけるＳｏＣ１１及びメモリ装置３の消費電力特性もほぼ一定である。
【００７４】
そこで本実施の形態に係るメモリシステム１においては、図５に示すように、コマンド送信期間Ｐ２において電源供給部１２からＳｏＣ１１及びメモリ装置３に流れる電流の最小値よりわずかに小さい値として閾値Ｌ１が設定され、コマンド送信期間Ｐ２において電源供給部１２からＳｏＣ１１及びメモリ装置３に流れる電流の最大値よりわずかに大きい値として閾値Ｈ１が設定される。また、コンテンツデータ送信期間Ｐ４において電源供給部１２からＳｏＣ１１及びメモリ装置３に流れる電流の最小値よりわずかに小さい値として閾値Ｌ２が設定され、コンテンツデータ送信期間Ｐ４において電源供給部１２からＳｏＣ１１及びメモリ装置３に流れる電流の最大値よりわずかに大きい値として閾値Ｈ２が設定される。これらの閾値Ｌ１，Ｈ１，Ｌ２，Ｈ２は工場出荷前に設定されて、暗号化された閾値データ１００（図４参照）として、メモリコア４５の特定のアドレス領域に格納されている。
【００７５】
メモリ装置３がホスト装置２に接続されて電源供給が開始されると、ＣＰＵ２２は、メモリ装置３から閾値データ１００を読み出すためのリードコマンドを発行して、当該リードコマンドをコマンドバッファ２７にセットする。当該リードコマンドは、コマンドバッファ２７からメモリインタフェース１４を介してメモリ装置３に送信される。ホストインタフェース４１は、ホスト装置２から受信した当該リードコマンドを、メモリコントローラ４３に入力する。メモリコントローラ４３は、入力されたリードコマンドをデコードすることにより、閾値データ１００のリードアドレスをメモリコアインタフェース４４に入力する。当該リードアドレスはメモリコアインタフェース４４からメモリコア４５に入力され、これによって、閾値データ１００がメモリコア４５から読み出される。読み出された閾値データ１００は、暗号化された状態で、メモリコアインタフェース４４及びホストインタフェース４１を介してホスト装置２に送信される。メモリインタフェース１４は、メモリ装置３から受信した閾値データ１００を、データバッファ２８に格納する。ＣＰＵ２２は、データバッファ２８に格納されている閾値データ１００を暗号・復号器２３に転送し、暗号・復号器２３は、暗号化されている閾値データ１００を復号化する。ＣＰＵ２２は、復号化された閾値データ１００を、閾値格納メモリ２４に転送する。以上の処理により、メモリ装置３から読み出した閾値データ１００が閾値格納メモリ２４に格納される。
【００７６】
図３を参照して、制御部３２は、メモリ装置３からのコンテンツデータの読み出し処理を開始する前に、ＡＤＣ２６を駆動する。
【００７７】
コマンド送信期間Ｐ２において電流値測定回路１３によって測定された実測電流値は、ＡＤＣ２６によってアナログ値からディジタル値に変換された後、実測値格納メモリ２５に格納される。検出部３１は、コマンド送信期間Ｐ２における実測電流値と、閾値格納メモリ２４に格納されている閾値Ｌ１，Ｈ１とを逐次比較する。そして、実測電流値が閾値Ｌ１未満又は閾値Ｈ１超となった場合には、ホスト装置２の暗号・復号器２３を攻撃対象とする電源グリッチが加えられたことを検出し、一方、実測電流値が閾値Ｌ１以上かつ閾値Ｈ１以下である場合には、当該電源グリッチが加えられていないことを検出する。
【００７８】
同様に、コンテンツデータ送信期間Ｐ４において電流値測定回路１３によって測定された実測電流値は、ＡＤＣ２６によってアナログ値からディジタル値に変換された後、実測値格納メモリ２５に格納される。検出部３１は、コンテンツデータ送信期間Ｐ４における実測電流値と、閾値格納メモリ２４に格納されている閾値Ｌ２，Ｈ２とを逐次比較する。そして、実測電流値が閾値Ｌ２未満又は閾値Ｈ２超となった場合には、メモリ装置３の暗号・復号器４２を攻撃対象とする電源グリッチが加えられたことを検出し、一方、実測電流値が閾値Ｌ２以上かつ閾値Ｈ２以下である場合には、当該電源グリッチが加えられていないことを検出する。
【００７９】
図６は、コマンド送信期間Ｐ２に電源グリッチが検出された場合の処理を示す図である。コマンド送信期間Ｐ２内の時刻Ｔ１に電源電圧ＶＣＣに電源グリッチ（この例の場合はＬｏｗグリッチ）が加えられたことにより、時刻Ｔ１における実測電流値が閾値Ｌ１未満となっている。これにより検出部３１は、時刻Ｔ１にホスト装置２の電源グリッチを検出する。
【００８０】
検出部３１がホスト装置２の電源グリッチを検出すると、制御部３２は、暗号・復号器２３、コマンドバッファ２７、及びメモリインタフェース１４の少なくとも一つからの暗号化コマンドの出力動作を停止することにより、ホスト装置２からメモリ装置３への暗号化コマンドの送信を直ちに停止する。例えば暗号・復号器２３からの暗号化コマンドの出力動作を停止する場合には、暗号・復号器２３への動作クロックの入力を強制的に停止することにより、又は、暗号・復号器２３への駆動電源の供給を強制的に停止することにより、暗号・復号器２３によるコマンドの暗号化処理自体を停止すれば良い。その後、制御部３２は、認証処理部３３，５１にホスト装置２とメモリ装置３との相互認証を実行させる。ホスト装置２の認証処理部３３はメモリ装置３の正当性を認証し、メモリ装置３の認証処理部５１はホスト装置２の正当性を認証する。認証処理としては、ＡＥＳ等の現代暗号を用いたチャレンジアンドレスポンス方式の認証処理等を用いることができる。
【００８１】
認証処理部３３によるメモリ装置３の認証の結果が失敗（ＦＡＩＬ）である場合には、制御部３２は、ホスト装置２からメモリ装置３への暗号化コマンドの送信を引き続き停止する。一方、認証処理部３３によるメモリ装置３の認証の結果が成功（ＰＡＳＳ）である場合には、制御部３２はメモリシステム１の通常動作を再開し、送信が停止されたコマンドに関してＣＰＵ２２によるコマンドの発行処理からやり直す。通常動作が再開された後も、検出部３１は、コマンド送信期間Ｐ２における実測電流値と、閾値格納メモリ２４に格納されている閾値Ｌ１，Ｈ１とを逐次比較する。そして、検出部３１がホスト装置２の電源グリッチを再び検出すると、上記と同様に制御部３２は、ホスト装置２からメモリ装置３への暗号化コマンドの送信を直ちに停止した後、認証処理部３３，５１に相互認証を実行させる。これにより、ホスト装置２を攻撃対象とするフォールト攻撃が継続されて検出部３１がホスト装置２の電源グリッチを検出し続ける限り、ホスト装置２からメモリ装置３への暗号化コマンドの送信停止状態が継続される。認証処理部３３によるメモリ装置３の認証が成功したことによりメモリシステム１の通常動作が再開され、かつ、その後に検出部３１がホスト装置２の電源グリッチを検出しない場合に、ホスト装置２からメモリ装置３への暗号化コマンドの送信が適切に再開されることになる。
【００８２】
図７は、コンテンツデータ送信期間Ｐ４に電源グリッチが検出された場合の処理を示す図である。コンテンツデータ送信期間Ｐ４内の時刻Ｔ２に電源電圧ＶＣＣに電源グリッチ（この例の場合はＨｉｇｈグリッチ）が加えられたことにより、時刻Ｔ２における実測電流値が閾値Ｈ２超となっている。これにより検出部３１は、時刻Ｔ２にメモリ装置３の電源グリッチを検出する。
【００８３】
検出部３１がメモリ装置３の電源グリッチを検出すると、制御部３２は、暗号・復号器４２及びホストインタフェース４１の少なくとも一方からの暗号化コンテンツデータの出力動作を停止することにより、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信を直ちに停止する。例えば暗号・復号器４２からの暗号化コンテンツデータの出力動作を停止する場合には、暗号・復号器４２への動作クロックの入力を強制的に停止することにより、又は、暗号・復号器４２への駆動電源の供給を強制的に停止することにより、暗号・復号器４２によるコンテンツデータの暗号化処理自体を停止すれば良い。その後、制御部３２は、認証処理部３３，５１にホスト装置２とメモリ装置３との相互認証を実行させる。
【００８４】
認証処理部５１によるホスト装置２の認証の結果が失敗（ＦＡＩＬ）である場合には、制御部３２は、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信を引き続き停止する。一方、認証処理部５１によるホスト装置２の認証の結果が成功（ＰＡＳＳ）である場合には、制御部３２はメモリシステム１の通常動作を再開し、送信が停止されたコンテンツデータに関してＣＰＵ２２によるコマンドの発行処理からやり直す。通常動作が再開された後も、検出部３１は、コンテンツデータ送信期間Ｐ４における実測電流値と、閾値格納メモリ２４に格納されている閾値Ｌ２，Ｈ２とを逐次比較する。そして、検出部３１がメモリ装置３の電源グリッチを再び検出すると、上記と同様に制御部３２は、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信を直ちに停止した後、認証処理部３３，５１に相互認証を実行させる。これにより、メモリ装置３を攻撃対象とするフォールト攻撃が継続されて検出部３１がメモリ装置３の電源グリッチを検出し続ける限り、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信停止状態が継続される。認証処理部５１によるホスト装置２の認証が成功したことによりメモリシステム１の通常動作が再開され、かつ、その後に検出部３１がメモリ装置３の電源グリッチを検出しない場合に、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信が適切に再開されることになる。
【００８５】
本実施の形態に係るメモリシステム１（情報処理システム）によれば、電流値測定回路１３（電流測定部）は、電源供給部１２からＳｏＣ１１（処理回路）及びメモリ装置３（付属装置）に流れる電流を測定し、検出部３１は、電流値測定回路１３による電流の測定結果に基づいてホスト装置２（情報処理装置）及びメモリ装置３の電源グリッチを検出する。これにより、ホスト装置２及びメモリ装置３の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部３２は、検出部３１がホスト装置２又はメモリ装置３の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部３１がホスト装置２及びメモリ装置３の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因するメモリシステム１の処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、制御部３２は、ホスト装置２の電源グリッチが検出された場合にはホスト装置２からメモリ装置３への暗号化コマンド（暗号化データ）の送信を停止し、メモリ装置３の電源グリッチが検出された場合にはメモリ装置３からホスト装置２への暗号化コンテンツデータ（暗号化データ）の送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化コマンド及び誤った暗号化コンテンツデータが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【００８６】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がホスト装置２の電源グリッチを検出している間、ホスト装置２からメモリ装置３への暗号化コマンドの送信停止状態を継続し、検出部３１がメモリ装置３の電源グリッチを検出している間、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信停止状態を継続する。従って、フォールト攻撃のために電源グリッチが繰り返された場合であっても、フォールト攻撃の解析対象となる誤った暗号化コマンド及び誤った暗号化コンテンツデータが攻撃者によって抜き取られることを、確実に防止することが可能となる。
【００８７】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がホスト装置２の電源グリッチを検出した後、認証処理部３３（第１の認証処理部）に認証処理を実行させる。従って、誤った暗号化コマンドを抜き取るべくホスト装置２からメモリ装置３への暗号化コマンドの送信を再開させるためには、攻撃者は認証処理部３３による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。また、制御部３２は、検出部３１がメモリ装置３の電源グリッチを検出した後、認証処理部５１（第２の認証処理部）に認証処理を実行させる。従って、誤った暗号化コンテンツデータを抜き取るべくメモリ装置３からホスト装置２への暗号化コンテンツデータの送信を再開させるためには、攻撃者は認証処理部５１による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。
【００８８】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がホスト装置２の電源グリッチを検出せず、かつ、認証処理部３３による認証処理が成功した場合に、ホスト装置２からメモリ装置３への暗号化コマンドの送信を再開する。従って、フォールト攻撃が終了した後には、認証処理部３３による認証処理が成功したことを条件としてメモリシステム１の通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因してホスト装置２の電源グリッチが検出された場合には、認証処理部３３による認証処理が成功したことを条件としてメモリシステム１の通常動作が再開されるため、システムの可用性を向上することが可能となる。また、制御部３２は、検出部３１がメモリ装置３の電源グリッチを検出せず、かつ、認証処理部５１による認証処理が成功した場合に、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信を再開する。従って、フォールト攻撃が終了した後には、認証処理部５１による認証処理が成功したことを条件としてメモリシステム１の通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因してメモリ装置３の電源グリッチが検出された場合には、認証処理部５１による認証処理が成功したことを条件としてメモリシステム１の通常動作が再開されるため、システムの可用性を向上することが可能となる。
【００８９】
図８は、本実施の形態の変形例に係るホスト装置２の構成を簡略化して示す図である。図８に示すようにホスト装置２は、ＳｏＣ１１、ＳｏＣ制御部９０、電源供給部１２、電流値測定回路１３、及びメモリインタフェース１４を備えて構成されている。ＳｏＣ制御部９０とＳｏＣ１１とは、異なるダイ（ＩＣチップ）に形成されている。ＳｏＣ１１は、バス２１を介して相互に接続された、ＣＰＵ２２、暗号・復号器２３、コマンドバッファ２７、及びデータバッファ２８を備えて構成されている。ＳｏＣ制御部９０は、バス９１を介して相互に接続された、ＡＤＣ２６、検出部３１、制御部３２、認証処理部３３、閾値格納メモリ２４、及び実測値格納メモリ２５を備えて構成されている。なお、電流値測定回路１３は、ＳｏＣ制御部９０内に実装されていても良い。
【００９０】
検出部３１がホスト装置２の電源グリッチを検出すると、制御部３２は、暗号・復号器２３、コマンドバッファ２７、及びメモリインタフェース１４の少なくとも一つからの暗号化コマンドの出力動作を停止することにより、あるいは、ＳｏＣ１１全体の動作を停止することにより、ホスト装置２からメモリ装置３への暗号化コマンドの送信を直ちに停止する。例えば、ＳｏＣ１１への駆動電源の供給を強制的に停止することによって、ＳｏＣ１１全体の動作を停止することができる。
【００９１】
本変形例によれば、ＳｏＣ１１とＳｏＣ制御部９０とは異なるダイに形成されている。従って、攻撃者はＳｏＣ１１のみならずＳｏＣ制御部９０をも解析対象とする必要があるため、攻撃者による解析をさらに困難化することが可能となる。
【００９２】
一方、図２に示した構成によれば、ＣＰＵ２２（検出部３１、制御部３２、及び認証処理部３３）と暗号・復号器２３とが同一のダイ（ＳｏＣ１１）に形成されている。従って、両者が異なるダイに形成されている構成（図８）と比較すると、部品点数及び製造コストを削減することが可能となる。また、ＳｏＣ１１とＳｏＣ制御部９０との間でセキュア通信を行う必要がないため、システムを簡略化することが可能となる。
【００９３】
＜実施の形態２＞
以下、本発明の実施の形態２に係るメモリシステム１について、上記実施の形態１との相違点を中心に説明する。
【００９４】
図９は、ホスト装置２の構成を簡略化して示す図である。図９に示すようにホスト装置２は、ＳｏＣ１１、電源供給部１２Ａ，１２Ｂ、電流値測定回路１３Ａ，１３Ｂ、及びメモリインタフェース１４を備えて構成されている。ＳｏＣ１１は、バス２１を介して相互に接続された、ＣＰＵ２２、暗号・復号器２３、閾値格納メモリ２４、実測値格納メモリ２５、ＡＤＣ２６Ａ，２６Ｂ、コマンドバッファ２７、データバッファ２８、期待値格納メモリ６１、及び実測値格納メモリ６２を備えて構成されている。電源供給部１２Ａは、ＳｏＣ１１を動作させるための電源電圧ＶＣＣを、抵抗素子ＲＡを介してＳｏＣ１１に供給する。電流値測定回路１３Ａは、抵抗素子ＲＡの両端電圧を測定することにより、電源供給部１２ＡからＳｏＣ１１に流れる電流の電流値を測定する。電源供給部１２Ｂは、メモリ装置３を動作させるための電源電圧ＶＣＣを、抵抗素子ＲＢを介してメモリ装置３に供給する。電流値測定回路１３Ｂは、抵抗素子ＲＢの両端電圧を測定することにより、電源供給部１２Ｂからメモリ装置３に流れる電流の電流値を測定する。なお、電流値測定回路１３Ａ，１３Ｂは、ＳｏＣ１１内に実装されていても良い。
【００９５】
本実施の形態に係るメモリシステム１においては、コマンド送信期間Ｐ２において電源供給部１２ＡからＳｏＣ１１に流れる電流の最小値よりわずかに小さい値として閾値Ｌ１が設定され、コマンド送信期間Ｐ２において電源供給部１２ＡからＳｏＣ１１に流れる電流の最大値よりわずかに大きい値として閾値Ｈ１が設定される。本実施の形態では、閾値Ｌ１，Ｈ１の設定に際してメモリ装置３の消費電力を考慮する必要がないため、上記実施の形態１と比較して、閾値Ｌ１，Ｈ１を当該最小値及び当該最大値に近接して設定することができ、その結果、ホスト装置２に対する電源グリッチの検出精度が向上する。また、コンテンツデータ送信期間Ｐ４において電源供給部１２Ｂからメモリ装置３に流れる電流の最小値よりわずかに小さい値として閾値Ｌ２が設定され、コンテンツデータ送信期間Ｐ４において電源供給部１２Ｂからメモリ装置３に流れる電流の最大値よりわずかに大きい値として閾値Ｈ２が設定される。本実施の形態では、閾値Ｌ２，Ｈ２の設定に際してホスト装置２の消費電力を考慮する必要がないため、上記実施の形態１と比較して、閾値Ｌ２，Ｈ２を当該最小値及び当該最大値に近接して設定することができ、その結果、メモリ装置３に対する電源グリッチの検出精度が向上する。
【００９６】
図３を参照して、制御部３２は、メモリ装置３からのコンテンツデータの読み出し処理を開始する前に、ＡＤＣ２６Ａ，２６Ｂを駆動する。
【００９７】
コマンド送信期間Ｐ２において電流値測定回路１３Ａによって測定された実測電流値は、ＡＤＣ２６Ａによってアナログ値からディジタル値に変換された後、実測値格納メモリ２５に格納される。検出部３１は、コマンド送信期間Ｐ２における実測電流値と、閾値格納メモリ２４に格納されている閾値Ｌ１，Ｈ１とを逐次比較する。そして、実測電流値が閾値Ｌ１未満又は閾値Ｈ１超となった場合には、ホスト装置２の暗号・復号器２３を攻撃対象とする電源グリッチが加えられたことを検出し、一方、実測電流値が閾値Ｌ１以上かつ閾値Ｈ１以下である場合には、当該電源グリッチが加えられていないことを検出する。
【００９８】
同様に、コンテンツデータ送信期間Ｐ４において電流値測定回路１３Ｂによって測定された実測電流値は、ＡＤＣ２６Ｂによってアナログ値からディジタル値に変換された後、実測値格納メモリ２５に格納される。検出部３１は、コンテンツデータ送信期間Ｐ４における実測電流値と、閾値格納メモリ２４に格納されている閾値Ｌ２，Ｈ２とを逐次比較する。そして、実測電流値が閾値Ｌ２未満又は閾値Ｈ２超となった場合には、メモリ装置３の暗号・復号器４２を攻撃対象とする電源グリッチが加えられたことを検出し、一方、実測電流値が閾値Ｌ２以上かつ閾値Ｈ２以下である場合には、当該電源グリッチが加えられていないことを検出する。
【００９９】
検出部３１がホスト装置２又はメモリ装置３の電源グリッチを検出した後の処理は、上記実施の形態１と同様である。但し、本実施の形態においては、認証処理部３３がメモリ装置３の正当性を認証するにあたり、現代暗号を用いた認証処理に代えて、あるいは現代暗号を用いた認証処理に加えて、以下に述べる認証方法を用いることができる。
【０１００】
図１０は、認証処理部３３が有する機能を示す図である。図１０に示すように認証処理部３３は、制御部７１及び判定部７２として機能する。
【０１０１】
図１１は、判定部７２が有する機能を示す図である。図１１に示すように判定部７２は、期待値取得部８１、実測値取得部８２、パターン作成部８３、及びパターン比較部８４として機能する。
【０１０２】
図１２は、メモリ装置３の構成を簡略化して示す図である。メモリコア４５の特定のアドレス領域には、期待値データ２００が格納されている。
【０１０３】
メモリ装置３の正規品と非正規品とでは、半導体デバイスの構造や製造プロセス等が異なるため、消費電流特性が顕著に相違する。本実施の形態に係るホスト装置２において、制御部７１は、メモリ装置３を認証するための所定の電力消費動作を、通常動作に付加してメモリ装置３に実行させる。また、判定部７２は、メモリ装置３が電力消費動作を実行している期間に電流値測定回路１３Ｂによって測定された実測電流値と、正規品のメモリ装置３が電力消費動作を実行した場合の電流値である既知の基準電流値とに基づいて、メモリ装置３が正規品であるか非正規品であるかを判定する。具体的には以下の通りである。
【０１０４】
ホスト装置２の制御部７１は、メモリ装置３を認証するための所定の電力消費動作を、メモリ装置３のメモリコントローラ４３に実行させる。具体的には、メモリコントローラ４３が備える複数のロジック回路のうちの特定ロジック回路に、予め定められた特定動作を実行させることにより、その特定動作に伴う消費電力を発生させる。電力消費動作の実行対象となる特定ロジック回路としては、上記特定動作に伴う消費電流値が比較的大きく、かつその変化態様が特徴的であるものが望ましい。
【０１０５】
正規品のメモリ装置３であれば、実装される半導体デバイスの種類や各デバイスの製造プロセスが厳密に管理されているため、電力消費動作によって特定ロジック回路が特定動作を実行した場合の消費電流特性はほぼ一定である。そこで、電力消費動作に伴う消費電流特性を示す情報が工場出荷前に作成されて、暗号化された期待値データ２００（図１２参照）として、メモリコア４５の特定のアドレス領域に格納されている。本実施の形態の例では、電力消費動作の実行に伴う消費電流値を所定のサンプリング周波数でサンプリングすることによって得られる消費電流値の遷移パターン（基準電流値パターン）が、期待値データ２００としてメモリコア４５に格納されている。
【０１０６】
図１３は、ホスト装置２によるメモリ装置３の認証処理を示すフローチャートである。まずステップＳＰ１０１において制御部７１は、メモリ装置３から期待値データ２００を読み出すためのリードコマンドを発行して、当該リードコマンドをコマンドバッファ２７にセットする。当該リードコマンドは、コマンドバッファ２７からメモリインタフェース１４を介してメモリ装置３に送信される。ホストインタフェース４１は、ホスト装置２から受信したリードコマンドを、メモリコントローラ４３に入力する。メモリコントローラ４３は、入力されたリードコマンドをデコードすることにより、期待値データ２００のリードアドレスをメモリコアインタフェース４４に入力する。当該リードアドレスはメモリコアインタフェース４４からメモリコア４５に入力され、これによって、期待値データ２００がメモリコア４５から読み出される。本実施の形態の例では、正規品に関する基準電流値パターンと、所定の許容誤差値を示すデータとが、期待値データ２００としてメモリコア４５から読み出される。許容誤差値は、基準電流値パターンにおける電流値の分布態様等に応じて、プラスマイナス数％からプラスマイナス１０数％の範囲内で最適な値が予め設定されている。読み出された期待値データ２００は、暗号化された状態で、メモリコアインタフェース４４及びホストインタフェース４１を介してホスト装置２に送信される。メモリインタフェース１４は、メモリ装置３から受信した期待値データ２００を、データバッファ２８に格納する。制御部７１は、データバッファ２８に格納されている期待値データ２００を暗号・復号器２３に転送し、暗号・復号器２３は、暗号化されている期待値データ２００を復号化する。制御部７１は、復号化された期待値データ２００を、期待値格納メモリ６１に転送する。以上の処理により、基準電流値パターンと許容誤差値を示すデータとが、期待値格納メモリ６１に格納される。その後、制御部７１はＡＤＣ２６Ｂを駆動する。
【０１０７】
次にステップＳＰ１０２において制御部７１は、電力消費動作を実行させるための制御コマンドを発行して、当該制御コマンドをコマンドバッファ２７にセットする。当該制御コマンドは、メモリコントローラ４３が備える複数のロジック回路のうちの特定ロジック回路に、予め定められた特定動作を実行させるためのコマンドである。また、当該特定動作を実行すべき期間も当該制御コマンドによって指定されており、例えば、特定動作の実行期間として「スタンバイ期間」が指定される。当該制御コマンドは、コマンドバッファ２７からメモリインタフェース１４を介してメモリ装置３に送信される。ホストインタフェース４１は、ホスト装置２から受信した当該制御コマンドを、メモリコントローラ４３に入力する。メモリコントローラ４３は、入力された制御コマンドをデコードすることにより、当該制御コマンドで指定された特定動作を実行させる制御命令を、当該制御コマンドで指定された特定ロジック回路に入力する。当該特定ロジック回路は、チップセレクト信号がネゲートされることによってメモリ装置３がスタンバイ期間に移行したことを認識すると、上記制御命令によって指示された特定動作の実行を開始する。当該特定動作（即ち電力消費動作）は、メモリ装置３のスタンバイ期間においてバックグラウンド動作として実行される。
【０１０８】
次にステップＳＰ１０３において、実測値取得部８２は実測電流値を取得する。具体的には以下の通りである。メモリ装置３が電力消費動作を開始すると、それに伴う電流がホスト装置２の電源供給部１２Ｂから抵抗素子ＲＢを介してメモリ装置３に流れる。電流値測定回路１３Ｂは、抵抗素子ＲＢの両端電圧を所定のサンプリング周波数（例えば１ＭＨｚ〜数ＭＨｚ）でサンプリングすることによって、電源供給部１２Ｂからメモリ装置３に流れる電流の電流値を実測する。実測された電流値は、ＡＤＣ２６Ｂによってアナログ値からディジタル値に変換される。制御部７１は、ディジタル値に変換された実測電流値を、実測値格納メモリ６２に格納する。実測値取得部８２は、実測値格納メモリ６２に格納されている実測電流値を、実測値格納メモリ６２から取得する。
【０１０９】
次にステップＳＰ１０４においてパターン作成部８３は、実測値取得部８２によって取得された実測電流値を時系列順に配列することによって、実測電流値パターンを作成する。
【０１１０】
次にステップＳＰ１０５において期待値取得部８１は、期待値格納メモリ６１から基準電流値パターンと許容誤差値を示すデータとを取得する。
【０１１１】
次にステップＳＰ１０６においてパターン比較部８４は、パターン作成部８３によって作成された実測電流値パターンと、期待値取得部８１によって取得された基準電流値パターンとを比較する。
【０１１２】
図１４は、実測電流値パターン及び基準電流値パターンの一例を示す図である。電流値測定回路１３Ｂのサンプリング周波数が１ＭＨｚ〜数ＭＨｚであり、測定対象期間の長さが数ｍ秒〜数十ｍ秒である場合には、実際には実測電流値パターン及び基準電流値パターンはそれぞれ数十万個〜数百万個の電流値によって構成される。しかし図１４では説明の簡単化のため、実測電流値パターン及び基準電流値パターンがそれぞれ７個の実測電流値Ｘ０１〜Ｘ０７及び基準電流値Ｙ０１〜Ｙ０７によって構成された例を示している。パターン比較部８４は、対応する実測電流値Ｘ０１〜Ｘ０７と基準電流値Ｙ０１〜Ｙ０７とのそれぞれの差と、期待値取得部８１によって取得された許容誤差値とをそれぞれ比較する。
【０１１３】
次にステップＳＰ１０７においてパターン比較部８４は、実測電流値Ｘ０１〜Ｘ０７と基準電流値Ｙ０１〜Ｙ０７との差の全てが許容誤差値以下であるか否かを判定する。そしてパターン比較部８４は、これらの差の全てが許容誤差値以下である場合（つまり完全一致する場合）には、ホスト装置２に接続されているメモリ装置３は正規品であると判定する。図１４に示した例では、実測電流値Ｘ０１〜Ｘ０７と基準電流値Ｙ０１〜Ｙ０７とが完全一致するため、メモリ装置３は正規品であると判定される。
【０１１４】
一方、少なくとも一つの差が許容誤差値を超える場合（つまり完全一致しない場合）には、パターン比較部８４は、ホスト装置２に接続されているメモリ装置３は非正規品であると判定する。
【０１１５】
本実施の形態に係るメモリシステム１によれば、電流値測定回路１３Ａ（第１の電流測定部）は、電源供給部１２Ａ（第１の電源供給部）からＳｏＣ１１に流れる電流を測定し、検出部３１は、電流値測定回路１３Ａによる電流の測定結果に基づいてホスト装置２の電源グリッチを検出する。これにより、ホスト装置２の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部３２は、検出部３１がホスト装置２の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部３１がホスト装置２の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因するメモリシステム１の処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、ホスト装置２の電源グリッチが検出された場合には、制御部３２は、ホスト装置２からメモリ装置３への暗号化データの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化コマンドが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【０１１６】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がホスト装置２の電源グリッチを検出している間、ホスト装置２からメモリ装置３への暗号化コマンドの送信停止状態を継続する。従って、フォールト攻撃のために電源グリッチが繰り返された場合であっても、フォールト攻撃の解析対象となる誤った暗号化コマンドが攻撃者によって抜き取られることを、確実に防止することが可能となる。
【０１１７】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がホスト装置２の電源グリッチを検出した後、認証処理部３３に認証処理を実行させる。従って、誤った暗号化コマンドを抜き取るべくホスト装置２からメモリ装置３への暗号化コマンドの送信を再開させるためには、攻撃者は認証処理部３３による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。
【０１１８】
また、本実施の形態に係るメモリシステム１によれば、認証処理部３３は、メモリ装置３を認証するための所定の電力消費動作を、通常動作に付加してメモリ装置３に実行させ、メモリ装置３が電力消費動作を実行している期間に電流値測定回路１３Ｂによって測定された実測電流値と、正規品のメモリ装置３が電力消費動作を実行した場合の電流値である既知の基準電流値とに基づいて、メモリ装置３の正当性を認証する。従って、非正規品のメモリ装置３が電力消費動作を実行できない場合には、実測電流値は基準電流値に一致しないため、認証処理部３３によってメモリ装置３の認証を容易に実行することができる。また、非正規品のメモリ装置３が電力消費動作を実行できたとしても、デバイス構造や製造プロセスの相違等に起因して正規品と非正規品とでは消費電力特性が相違するため、非正規品の実測電流値は正規品の基準電流値に一致しない。従って、認証処理部３３によってメモリ装置３の認証を容易に実行することができる。しかも、メモリ装置３を認証するための電力消費動作は、メモリ装置３の通常動作そのものではなく、通常動作に付加される独立的な動作であるため、消費電流値及びその変化態様等が顕著となる恣意的な電力消費動作をメモリ装置３に実行させることができる。その結果、認証処理部３３によるメモリ装置３の認証精度を向上することが可能となる。
【０１１９】
また、本実施の形態に係るメモリシステム１によれば、パターン比較部８４は、パターン作成部８３によって作成された実測電流値パターンと、基準電流値が時系列順に配列された既知の基準電流値パターンとを比較し、認証処理部３３は、パターン比較部８４による比較結果に基づいて、メモリ装置３の正当性を認証する。非正規品は粗悪品であることが多いため、非正規品の消費電流の絶対値は正規品のそれより大きい場合が多い。本実施の形態に係るメモリシステム１によれば、認証処理部３３は、消費電流の変化率パターンではなく実測電流値パターンと基準電流値パターンとを比較するため、たとえ正規品と非正規品とで消費電流の変化率パターンが近似している場合であっても、メモリ装置３の認証を高精度に実行することが可能となる。
【０１２０】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がホスト装置２の電源グリッチを検出せず、かつ、認証処理部３３による認証処理が成功した場合に、ホスト装置２からメモリ装置３への暗号化コマンドの送信を再開する。従って、フォールト攻撃が終了した後には、認証処理部３３による認証処理が成功したことを条件としてメモリシステム１の通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因してホスト装置２の電源グリッチが検出された場合には、認証処理部３３による認証処理が成功したことを条件としてメモリシステム１の通常動作が再開されるため、システムの可用性を向上することが可能となる。
【０１２１】
また、本実施の形態に係るメモリシステム１によれば、電流値測定回路１３Ｂは、電源供給部１２Ｂからメモリ装置３に流れる電流を測定し、検出部３１は、電流値測定回路１３Ｂによる電流の測定結果に基づいてメモリ装置３の電源グリッチを検出する。これにより、メモリ装置３の電源グリッチを簡易かつ確実に検出することが可能となる。また、制御部３２は、検出部３１がメモリ装置３の電源グリッチを検出した場合に、フォールト攻撃の対策処理を実行する。従って、検出部３１がメモリ装置３の電源グリッチを検出しない場合にはフォールト攻撃の対策処理は実行されないため、当該対策処理が常時実行されることに起因するメモリシステム１の処理レイテンシの増大及びシステムパフォーマンスの低下を回避することが可能となる。さらに、メモリ装置３の電源グリッチが検出された場合には、制御部３２は、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信を停止する。従って、フォールト攻撃の解析対象となる誤った暗号化コンテンツデータが攻撃者によって抜き取られることを、効果的に防止することが可能となる。
【０１２２】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がメモリ装置３の電源グリッチを検出している間、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信停止状態を継続する。従って、フォールト攻撃のために電源グリッチが繰り返された場合であっても、フォールト攻撃の解析対象となる誤った暗号化コンテンツデータが攻撃者によって抜き取られることを、確実に防止することが可能となる。
【０１２３】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がメモリ装置３の電源グリッチを検出した後、認証処理部５１に認証処理を実行させる。従って、誤った暗号化コンテンツデータを抜き取るべくメモリ装置３からホスト装置２への暗号化コンテンツデータの送信を再開させるためには、攻撃者は認証処理部５１による認証処理を突破する必要があるため、攻撃者によるフォールト攻撃をさらに困難化することが可能となる。
【０１２４】
また、本実施の形態に係るメモリシステム１によれば、制御部３２は、検出部３１がメモリ装置３の電源グリッチを検出せず、かつ、認証処理部５１による認証処理が成功した場合に、メモリ装置３からホスト装置２への暗号化コンテンツデータの送信を再開する。従って、フォールト攻撃が終了した後には、認証処理部５１による認証処理が成功したことを条件としてメモリシステム１の通常動作が再開されるため、システムの可用性を向上することが可能となる。また、静電気等の突発性ノイズに起因してメモリ装置３の電源グリッチが検出された場合には、認証処理部５１による認証処理が成功したことを条件としてメモリシステム１の通常動作が再開されるため、システムの可用性を向上することが可能となる。
【０１２５】
なお、本実施の形態においても図８に示した構成と同様に、ＳｏＣ１１とＳｏＣ制御部９０とを異なるダイに形成しても良い。その場合、ＡＤＣ２６Ａ，２６Ｂ、検出部３１、制御部３２、認証処理部３３、閾値格納メモリ２４、実測値格納メモリ２５、期待値格納メモリ６１、及び実測値格納メモリ６２は、ＳｏＣ制御部９０内に実装される。また、電流値測定回路１３Ａ，１３ＢをＳｏＣ制御部９０内に実装しても良い。検出部３１がホスト装置２の電源グリッチを検出すると、制御部３２は、暗号・復号器２３、コマンドバッファ２７、及びメモリインタフェース１４の少なくとも一つからの暗号化コマンドの出力動作を停止することにより、あるいは、ＳｏＣ１１全体の動作を停止することにより、ホスト装置２からメモリ装置３への暗号化コマンドの送信を直ちに停止する。
【符号の説明】
【０１２６】
１  メモリシステム
２  ホスト装置
３  メモリ装置
１１  ＳｏＣ
１２，１２Ａ，１２Ｂ  電源供給部
１３，１３Ａ，１３Ｂ  電流値測定回路
２２  ＣＰＵ
２３，４２  暗号・復号器
３１  検出部
３２，７１  制御部
３３，５１  認証処理部
４３  メモリコントローラ
４５  メモリコア
７２  判定部
８１  期待値取得部
８２  実測値取得部
８３  パターン作成部
８４  パターン比較部
９０  ＳｏＣ制御部
１００  閾値データ
２００  期待値データ
【図１】
2019161645.tif 000003
【図２】
2019161645.tif 000004
【図３】
2019161645.tif 000005
【図４】
2019161645.tif 000006
【図５】
2019161645.tif 000007
【図６】
2019161645.tif 000008
【図７】
2019161645.tif 000009
【図８】
2019161645.tif 000010
【図９】
2019161645.tif 000011
【図１０】
2019161645.tif 000012
【図１１】
2019161645.tif 000013
【図１２】
2019161645.tif 000014
【図１３】
2019161645.tif 000015
【図１４】
2019161645.tif 000016