(57)【要約】【課題】高性能な半導体装置を提供する。【解決手段】トランジスタと、トランジスタ上の絶縁膜と、電極と、絶縁膜上の金属酸化物を有する半導体装置であって、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１のゲート絶縁膜と、第１のゲート絶縁膜上の酸化物と、酸化物と電気的に接続されるソースおよびドレイン電極と、酸化物上の第２のゲート絶縁膜と、第２のゲート絶縁膜上の第２のゲート電極と、を有し、電極は、絶縁膜と接する領域を有し、第１のゲート絶縁膜は、絶縁膜と接し、第２のゲート電極上の絶縁膜の膜厚、ソース電極上の絶縁膜の膜厚およびドレイン電極上の絶縁膜の膜厚は、それぞれ略等しく、絶縁膜は過剰酸素を有する半導体装置。【選択図】図１
2019029641.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、前記トランジスタ上の絶縁膜と、電極と、前記絶縁膜上の金属酸化物を有する半導体装置であって、
前記トランジスタは、第１のゲート電極と、前記第１のゲート電極上の第１のゲート絶縁膜と、前記第１のゲート絶縁膜上の酸化物と、前記酸化物と電気的に接続されるソース電極およびドレイン電極と、前記酸化物上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上の第２のゲート電極と、を有し、
前記電極は、前記絶縁膜と接する領域を有し、
前記第１のゲート絶縁膜は、前記絶縁膜と接し、
前記第２のゲート電極上の前記絶縁膜の膜厚、前記ソース電極上の前記絶縁膜の膜厚およびドレイン電極上の前記絶縁膜の膜厚は、それぞれ、略等しく、
前記絶縁膜は、過剰酸素を有することを特徴とする半導体装置。
【請求項２】
前記金属酸化物が酸素の透過を抑制する機能を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属酸化物は、アルミニウムおよび酸素を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含むことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
回路を有する半導体装置であって、
前記回路は、前記トランジスタおよび前記電極を複数有し、
前記トランジスタの密度は、１個／μｍ２以上２５００個／μｍ２以下であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記回路において、前記電極が前記絶縁膜に接する面積は、前記電極一つあたり、０．０３５μｍ２以下であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
前記絶縁膜の膜厚は、４０ｎｍ以上であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
【請求項８】
請求項１乃至７のいずれか一に記載の半導体装置を複数個有し、
ダイシング用の領域を有する半導体ウエハ。
【請求項９】
第１の絶縁体を形成し、前記第１の絶縁体上に、ソース電極、ドレイン電極および酸化物にチャネル形成領域を有するトランジスタを形成し、
前記トランジスタ上に、第２の絶縁体を形成し、前記第２の絶縁体上に、第３の絶縁体を形成することで、前記第２の絶縁体中に酸素を添加し、
熱処理を行うことで、前記酸素を前記第２の絶縁体を介して前記酸化物に移動させ、
前記第２の絶縁体および前記第３の絶縁体を貫通し、前記ソース電極に達する電極を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
前記第３の絶縁体は、スパッタリング法を用いて成膜し、アルミニウムおよび酸素を含むことを特徴とする請求項９に記載の半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
【０００３】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【０００４】
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００５】
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
【０００６】
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１１−１１９６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
【０００９】
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様には、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
【００１０】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１１】
半導体装置は、同一基板上に複数の素子が高密度で配置される回路を有し、素子を覆う絶縁膜を介して上方に素子が積層されて配置される場合がある。該素子とは、トランジスタ、容量素子、ダイオードおよび抵抗素子などが含まれる。例えば、シリコン基板上に該シリコン基板の一部をチャネル形成領域とするトランジスタが配置され、該トランジスタ上の絶縁膜を介して、上方に酸化物をチャネル形成領域とするトランジスタが配置され、さらに該トランジスタの上方に絶縁膜を介して、配線層ならびに容量素子などを配置する場合がある。このように複数の素子を絶縁膜を介して積層して配置することで、半導体装置は、これらの素子を基板面積あたりで高密度に配置することができる。
【００１２】
このような複数の素子を機能させるためには、上下の素子間を電気的に接続する電極を配置する必要がある。該電極が配置される数は、半導体装置が有する素子の密度、たとえばトランジスタが配置される密度によって異なる。
【００１３】
酸化物をチャネル形成領域とするトランジスタは、チャネル形成領域近傍の絶縁体に電極が接する面積および該トランジスタが配置される密度によっては、電気特性のバラツキに影響を及ぼされることがある。該トランジスタが配置される密度（トランジスタ密度）とは、単位面積あたりに有するトランジスタの数を示すものとする。例えば、トランジスタ密度を１μｍ２あたりに有するトランジスタの個数と定義し、個／μｍ２または個・μｍ−２と表すことができる。
【００１４】
本発明の一態様によれば、チャネル形成領域近傍の絶縁体に電極が接する面積およびトランジスタ密度を調整することによって、トランジスタ特性への影響が小さい半導体装置とすることができる。
【００１５】
本発明の一態様は、トランジスタと、トランジスタ上の絶縁膜と、電極と、絶縁膜上の金属酸化物を有する半導体装置であって、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１のゲート絶縁膜と、第１のゲート絶縁膜上の酸化物と、酸化物と電気的に接続されるソース電極およびドレイン電極と、酸化物上の第２のゲート絶縁膜と、第２のゲート絶縁膜上の第２のゲート電極と、を有し、電極は、絶縁膜と接する領域を有し、第１のゲート絶縁膜は、絶縁膜と接し、第２のゲート電極上の絶縁膜の膜厚、ソース電極上の絶縁膜の膜厚およびドレイン電極上の絶縁膜の膜厚は、それぞれ、略等しく、絶縁膜は過剰酸素を有する半導体装置である。
【００１６】
また、金属酸化物が酸素の透過を抑制する機能を有する半導体装置である。
【００１７】
また、金属酸化物は、アルミニウムおよび酸素を含む半導体装置である。
【００１８】
また、酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む半導体装置である。
【００１９】
本発明の一態様は、回路を有する半導体装置であって、回路は、トランジスタおよび電極を複数有し、トランジスタの密度は、１個／μｍ２以上２５００個／μｍ２以下の半導体装置である。
【００２０】
また、この回路において、電極が絶縁膜に接する面積は、電極一つあたり、０．０３５μｍ２以下であることが好ましい半導体装置である。
【００２１】
また、絶縁膜の膜厚は、４０ｎｍ以上であることが好ましい半導体装置である。
【００２２】
本発明の一態様は、上記の半導体装置を複数個有し、ダイシング用の領域を有する半導体ウエハである。
【００２３】
本発明の一態様は、第１の絶縁体を形成し、第１の絶縁体上に、ソース電極、ドレイン電極および酸化物にチャネル形成領域を有するトランジスタを形成し、トランジスタ上に、第２の絶縁体を形成し、第２の絶縁体上に、第３の絶縁体を形成することで、第２の絶縁体中に酸素を添加し、熱処理を行うことで、酸素を第２の絶縁体を介して酸化物に移動させ、第２の絶縁体および第３の絶縁体を貫通し、ソース電極に達する電極を形成する半導体装置の作製方法である。
【００２４】
また、第３の絶縁体は、スパッタリング法を用いて成膜し、アルミニウムおよび酸素を含む半導体装置の作製方法である。
【発明の効果】
【００２５】
良好な電気特性を有する半導体装置を提供することができる。または、微細化または高集積化が可能な半導体装置を提供することができる。または、生産性の高い半導体装置を提供することができる。
【００２６】
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、情報の書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
【００２７】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図２】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図３】本発明の一態様に係る電極の形状を説明する斜視図。
【図４】Ｖｓｈのトランジスタ密度依存性を示すグラフ、Ｖｓｈの電極が絶縁体と接する表面積への依存性を示すグラフおよびΔＶｓｈの電極が絶縁体と接する表面積への依存性を示すグラフ。
【図５】酸素放出量の酸化窒化シリコン膜厚依存性およびΔＶｓｈの酸化窒化シリコン膜厚依存性を示すグラフ。
【図６】本発明の一態様に係るトランジスタの作製方法を示す図。
【図７】本発明の一態様に係るトランジスタの作製方法を示す図。
【図８】本発明の一態様に係るトランジスタの作製方法を示す図。
【図９】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１０】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１１】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１２】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１３】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１４】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１５】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１６】本発明の一態様に係る半導体装置の断面図。
【図１７】本発明の一態様に係る半導体装置の断面図。
【図１８】本発明の一態様に係るメモリセルアレイの断面図。
【図１９】本発明の一態様に係る記憶装置の断面図。
【図２０】本発明の一態様に係る半導体ウエハの上面図。
【図２１】電子部品の作製工程例を説明するフローチャートおよび斜視模式図。
【図２２】本発明の一態様に係る電子機器を示す図。
【図２３】本発明に係る酸化物の原子数比の範囲を説明する図。
【図２４】酸化物の積層構造のバンド図。
【図２５】実施例のトランジスタ特性を示すグラフ。
【図２６】実施例のトランジスタ特性を示すグラフ。
【図２７】実施例のトランジスタ特性を示すグラフ。
【図２８】実施例のトランジスタ特性を示すグラフ。
【図２９】実施例のΔＶｓｈのＶｂｇ依存性を示すグラフ。
【図３０】実施例のＣＡＡＣ−ＯＳのＸＲＤによる解析の結果を示す図。
【図３１】実施例のトランジスタ特性を示すグラフ。
【発明を実施するための形態】
【００２９】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３０】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００３１】
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３２】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００３３】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
【００３４】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレイン間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【００３５】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３６】
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００３７】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３８】
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。
【００３９】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００４０】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００４１】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００４２】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００４３】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００４４】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００４５】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００４６】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００４７】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００４８】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００４９】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００５０】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００５１】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００５２】
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００５３】
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ  ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）と記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００５４】
（実施の形態１）
以下では、本発明の一態様に係る半導体装置の構造について説明する。
【００５５】
＜半導体装置の構成例１＞
図１（Ａ）は、半導体装置の上面図である。また、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。
【００５６】
図１（Ｂ）において、Ａ１−Ａ２は半導体装置が有するトランジスタのチャネル長方向の断面図であり、図１（Ｃ）において、Ａ３−Ａ４は半導体装置が有するトランジスタのチャネル幅方向の断面図である。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００５７】
図１（Ｂ）および（Ｃ）において、半導体装置が有するトランジスタは、基板４００上の酸化物４０１ａと、酸化物４０１ａ上の酸化物４０１ｂ上に配置される。また、トランジスタは、酸化物４０１ｂ上の導電体３１０ａ、導電体３１０ｂおよび絶縁体３０１と、導電体３１０ａ上、導電体３１０ｂ上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の上面、バリア膜４１７ａ２の上面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、を有する。また、絶縁体３０１は、開口を有していて、開口内に導電体３１０ａおよび導電体３１０ｂが配置される。
【００５８】
トランジスタ上には、酸化物４１８と、酸化物４１８上の絶縁体４１５と、絶縁体４１５上の酸化物４２０と、酸化物４２０上の酸化物４２２と、酸化物４２２上の絶縁体４１０と、が配置される。
【００５９】
さらに、バリア膜４１７ａ１、絶縁体４１５、酸化物４２０、酸化物４２２および絶縁体４１０を通り、導電体４１６ａ１に達する電極４５０と、バリア膜４１７ａ２、絶縁体４１５、酸化物４２０、酸化物４２２および絶縁体４１０を通り、導電体４１６ａ２に達する電極４５１と、が配置される。
【００６０】
図１（Ｂ）において、酸化物４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置される。導電体４０４と重なる酸化物４１８上の絶縁体４１５の膜厚、バリア膜４１７ａ１上の絶縁体４１５の膜厚およびバリア膜４１７ａ２上の絶縁体４１５の膜厚は、それぞれ略等しい。また、絶縁体４１５は、絶縁体４０２の上面と接する領域を有する。
【００６１】
トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。導電体４０４は、導電体４０４ａおよび導電体４０４ｂの積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体４０４ａを導電体４０４ｂの下層に成膜することで導電体４０４ｂの酸化による電気抵抗値の増加を防ぐことができる。
【００６２】
また、導電体４０４ａおよび導電体４０４ｂを覆う様に酸化物４１８が配置されている。酸化物４１８として酸化アルミニウムなどの酸素の透過を抑制する機能を有する金属酸化物を用いることにより、外方からの酸素が導電体４０４ｂへ拡散することを防ぎ、導電体４０４ｂの酸化による電気抵抗値の増加を防ぐことができる。
【００６３】
酸化物４１８は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
【００６４】
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
【００６５】
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
【００６６】
トランジスタにおいて、酸化物４０６ｂはチャネル形成領域として機能する。即ち、トランジスタは、導電体４０４に印加する電位によって、酸化物４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
【００６７】
図１（Ｃ）に示すように、酸化物４０６ｃは、チャネル幅方向において酸化物４０６ｂの全体を覆うように配置される。さらに、第１のゲート電極の機能を有する導電体４０４は、第１のゲート絶縁体の機能を有する絶縁体４１２を介して酸化物４０６ｂの全体を覆うように配置される。従って、第１のゲート電極としての機能を有する導電体４０４の電界によって、酸化物４０６ｂ全体を電気的に取り囲むことができる。第１のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６ｂ全体にチャネルを形成することができるのでソースとドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６ｂが、導電体４０４の電界によって取り囲まれていることから非導通時の電流（オフ電流）を小さくすることができる。
【００６８】
また、トランジスタは、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２と、は重なる領域を有することで、導電体４０４と、導電体４１６ａ１と、で形成される寄生容量および、導電体４０４と、導電体４１６ａ２と、で形成される寄生容量を有する。
【００６９】
トランジスタの構成は、導電体４０４と、導電体４１６ａ１と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ１を有していることで、該寄生容量を小さくすることができる。同様に、導電体４０４と、導電体４１６ａ２と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ２を有していることで、該寄生容量を小さくすることができる。よって、トランジスタは、周波数特性に優れたトランジスタとなる。
【００７０】
また、トランジスタを上記の構成とすることで、トランジスタの動作時、例えば、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２との間に電位差が生じた時に、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２と、の間のリーク電流を低減または防止することができる。
【００７１】
導電体３１０は、絶縁体３０１に形成された開口に設けられている。また、導電体３１０は、導電体３１０ａおよび導電体３１０ｂの積層構造とすることができる。絶縁体３０１の開口の内壁に接して導電体３１０ａが形成され、さらに内側に導電体３１０ｂが形成されている。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体３０１の上面の高さは同程度にできる。導電体３１０は、第２のゲート電極としての機能を有する。また、導電体３１０は、酸素の透過を抑制する機能を有する導電体を含む多層膜とすることもできる。例えば、導電体３１０ａを酸素の透過を抑制する機能を有する導電体とすることで、導電体３１０ｂの酸化による導電率の低下を防ぐことができる。
【００７２】
絶縁体３０２、絶縁体３０３および絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３１０へ印加する電位によって、トランジスタのしきい値電圧を制御することができる。
【００７３】
酸化物４２０は、スパッタリング法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような酸化物４２０を用いることにより、酸化物４２０と絶縁体４１５が接する面を介して絶縁体４１５へ酸素を供給し、絶縁体４１５を酸素過剰な状態にできる。つまり、絶縁体４１５は、化学量論的組成を満たす酸素よりも多くの酸素を含むことができる。このような酸素を過剰酸素と呼ぶことができる。該過剰酸素は、熱処理などによって、絶縁体４１５および絶縁体４１５と接する絶縁体４０２を通り、酸化物４０６ｂのチャネルが形成される領域（チャネル形成領域と呼ぶ）および酸化物４０６ａに効果的に供給することができる。これにより、酸化物４０６ａおよび酸化物４０６ｂの酸素欠損を低減することができる。絶縁体４１５および絶縁体４０２は、酸化物４２０または酸化物４２２よりも酸素を透過しやすい絶縁性材料を用いる。例えば、酸化シリコンまたは酸化窒化シリコンを用いることができる。
【００７４】
絶縁体４１５は、電極４５０および電極４５１と接する領域を有する。絶縁体４１５中の過剰酸素が該領域を通して、電極４５０および電極４５１に拡散し、電極４５０および電極４５１を酸化することで過剰酸素は消費されて減少してしまう場合がある。従って、電極４５０および電極４５１と接する領域の表面積について考慮する必要がある。
【００７５】
また、電極４５０および電極４５１は、酸素の透過を抑制する機能を有する導電体を含む多層膜とすることもできる。電極４５０および電極４５１を酸素の透過を抑制する機能を有する導電体とすることで、電極４５０および電極４５１の酸化を防止することができ過剰酸素の消費を減少することができる場合がある。
【００７６】
電極４５０または電極４５１が絶縁体４１５と接する部分を抜き出した斜視図を図３に示す。電極４５０が略直方体であり、電極４５０の底面および上面が一辺の長さがＷである正方形とする。絶縁体４１５の膜厚をＴとすると、電極４５０が絶縁体４１５と接する表面積は、Ｗ×Ｔ×４となる。なお、電極４５１についても上述と同様である。
【００７７】
また、トランジスタの密度によっても絶縁体４１５の過剰酸素の消費量が異なる。つまり、各トランジスタが有する酸化物４０６ｂへの酸素の供給量、および各トランジスタが有する導電体４１６ａ１の側面および導電体４１６ａ２の側面と、絶縁体４１５とが接する領域への酸素の拡散量は、トランジスタの密度が高くなることで大きくなる。
【００７８】
本実施の形態では、トランジスタ密度および電極４５０または電極４５１が絶縁体４１５と接する表面積とトランジスタのＶｓｈの関係を評価する。ゲート電圧Ｖｇ［Ｖ］を横軸、ドレイン電流の平方根Ｉｄ１／２［Ａ］を縦軸としてプロットするＩｄ−Ｖｇ曲線において、ドレイン電流の立ち上がりのゲート電圧をＶｓｈと呼ぶ。本明細書におけるＶｓｈは、ゲート電圧Ｖｇ［Ｖ］を横軸、ドレイン電流Ｉｄ［Ａ］の対数を縦軸としてプロットしたＩｄ−Ｖｇ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ＝１．０×１０−１２［Ａ］の直線との交点におけるゲート電圧と定義する。なお、ここではドレイン電圧Ｖｄ＝３．３Ｖとして、Ｖｓｈを算出する。
【００７９】
Ｖｓｈは、チャネル形成領域中の酸素欠損の密度に依存する。即ち、チャネル形成領域中の酸素欠損の密度が高いとＶｓｈは小さくなる。つまりＶｓｈはマイナス方向へシフトし、ノーマリオンのトランジスタ特性となる。従って、チャネル形成領域を有する酸化物４０６ｂ中に酸素を供給することにより、チャネル形成領域中の酸素欠損の密度を減少させることで、Ｖｓｈのマイナスシフトを防ぎ、ノーマリオフのトランジスタ特性を得ることができる。
【００８０】
評価は、絶縁体４１５の膜厚を１０ｎｍ、３２ｎｍ、６２ｎｍ、１００ｎｍの４つの試料について、各試料についてトランジスタ密度が、１個／μｍ２、２個／μｍ２、２．９個／μｍ２の場合のトランジスタのＶｓｈを測定した。各試料および各トランジスタ密度ともに電極４５０または電極４５１の底面または上面の一辺の長さは１００ｎｍとした。
【００８１】
図４（Ａ）に示すグラフは、縦軸をＶｓｈとし、横軸をトランジスタ密度として、Ｖｓｈのトランジスタ密度依存性を示す。電極４５０または電極４５１が絶縁体４１５と接する表面積は、上述のようにＳ＝Ｗ×Ｔ×４として計算する。絶縁体４１５の膜厚Ｔ＝１０ｎｍはＳ＝０．００４μｍ２、Ｔ＝３２ｎｍはＳ＝０．０１３μｍ２、Ｔ＝６２ｎｍはＳ＝０．０２５μｍ２、Ｔ＝１００ｎｍはＳ＝０．０４μｍ２となる。
【００８２】
図４（Ａ）によると、どの表面積においても、トランジスタ密度依存が見られ、トランジスタ密度が大きくなるとＶｓｈは小さくなり、即ちマイナスシフトする傾向が見られる。ただし、表面積の大きさによって、トランジスタ密度依存の大きさが異なることがわかる。即ち、表面積が０．００４μｍ２におけるトランジスタ密度依存が大きく、表面積が、０．０２５μｍ２におけるトランジスタの密度依存性が小さい。
【００８３】
図４（Ｂ）は、上述と同じデータについて縦軸をＶｓｈとし、横軸を表面積として、Ｖｓｈの表面積依存性を示すグラフにまとめたものである。図４（Ｂ）によると、Ｖｓｈは、どのトランジスタ密度においても表面積が０．０２５μｍ２近傍において、各トランジスタ密度間のＶｓｈの差が最もが小さいことがわかる。
【００８４】
図４（Ｃ）は、各表面積において、トランジスタ密度が１個／μｍ２の場合のＶｓｈと、トランジスタ密度が２．９個／μｍ２の場合のＶｓｈと、の差をΔＶｓｈとして、ΔＶｓｈを縦軸とし、横軸を表面積として、ΔＶｓｈの表面積依存性を示すグラフにまとめたものである。
【００８５】
図４（Ｃ）によると、ΔＶｓｈは、表面積が０．０２５μｍ２近傍において、最も小さい事が解る。即ち、表面積が０．０２５μｍ２近傍において、最もトランジスタ密度依存性が小さいことがわかる。
【００８６】
電極４５０または電極４５１が絶縁体４１５と接する表面積は、小さいほど絶縁体４１５が有する過剰酸素の消費量が抑えられるはずであり、図４（Ｂ）のグラフは、右下がりの傾向となるはずである。ところが、トランジスタ密度が１個／μｍ２以外の試料においては、上述のように、０．０２５μｍ２近傍がＶｓｈの最大値となっている。
【００８７】
図５（Ｂ）は、図４（Ｂ）のグラフにおいて、横軸を絶縁体４１５の膜厚、即ち酸化窒化シリコンの膜厚へ置き換えたグラフである。図５（Ｂ）によると、図４（Ｂ）と同様の傾向を示すグラフとなるが、これは、全ての試料において電極の底面または上面の一辺の長さを１００ｎｍに固定したためである。
【００８８】
以上により、Ｖｓｈは、トランジスタ密度、電極４５０または電極４５１が絶縁体４１５と接する表面積および絶縁体４１５の膜厚にそれぞれ依存する。また、表面積が０．０２５μｍ２近傍または絶縁体４１５の膜厚が６０ｎｍ近傍においてＶｓｈのトランジスタ密度依存が小さい。
【００８９】
ここで絶縁体４１５中に添加された過剰酸素量を見積もるために、試料を作製した。試料は、基板上に絶縁体を配置し、該絶縁体上に酸化物を配置した。絶縁体としては酸化窒化シリコンを用い、酸化物としては酸化アルミニウムを用いた。図５（Ａ）は、絶縁体の膜厚を０ｎｍ、１０ｎｍ、２０ｎｍ、３０ｎｍ、４０ｎｍ、５０ｎｍおよび１００ｎｍとした時のそれぞれの膜中から放出される酸素分子量を測定した結果である。該酸素放出量は、絶縁体に添加された過剰酸素量として見積もることが出来る。なお、測定方法としては、昇温脱離ガス分析法を用いて、絶縁体の膜の表面温度が５０℃から５００℃の範囲について酸素分子に換算しての酸素の放出量を測定した。
。
【００９０】
図５（Ａ）に示すように、膜厚が０ｎｍ以上、４０ｎｍ近傍以下の領域では、膜厚の増加とともに急激に過剰酸素量が増加し、膜厚４０ｎｍ近傍より厚い領域では過剰酸素量の増加は飽和する傾向が見られる。このような傾向のために、膜厚０ｎｍ以上、４０ｎｍ近傍以下の領域では、Ｖｓｈの依存性は、電極４５０または電極４５１が絶縁体４１５と接する表面積よりも絶縁体４１５の膜厚の方が強くなる。すなわち膜厚が厚くなるとＶｓｈは大きくなる傾向が見られる。一方、膜厚４０ｎｍ近傍より厚い領域では、過剰酸素量は飽和し、膜厚による変化が小さくなるのでＶｓｈは、電極４５０または電極４５１が絶縁体４１５と接する表面積に依存する。すなわち、電極４５０または電極４５１が絶縁体４１５と接する表面積が大きくなるとＶｓｈは小さくなる（マイナスシフト）傾向となる。
【００９１】
以上の結果より、Ｖｓｈのトランジスタ密度依存の小さくなる、電極４５０または電極４５１が絶縁体４１５と接する表面積の最適な範囲を得ることができる。つまり、絶縁体４１５の膜厚は、４０ｎｍ以上であることが好ましい。また、絶縁体４１５と接する電極４５０または電極４５１の表面積は、０．０３５μｍ２以下とすることが好ましい。トランジスタの密度は、０．０１個／μｍ２以上２５００個／μｍ２以下、好ましくは、０．１個／μｍ２以上２５００個／μｍ２以下、より好ましくは、１個／μｍ２以上２５００個／μｍ２以下、さらにより好ましくは、１０個／μｍ２以上２５００個／μｍ２以下、さらにより好ましくは、１００個／μｍ２以上２５００個／μｍ２以下とする。
【００９２】
＜半導体装置の構成例２＞
図１の半導体装置とは、異なる構成の半導体装置の一例について図２を用いて説明する。
【００９３】
図２（Ａ）は、半導体装置の上面図である。また、図２（Ｂ）は、図２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、図２（Ｃ）は、図２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。図２（Ｂ）において、Ａ１−Ａ２は半導体装置が有するトランジスタのチャネル長方向の断面図であり、図２（Ｃ）において、Ａ３−Ａ４は半導体装置が有するトランジスタのチャネル幅方向の断面図である。図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００９４】
図２（Ｂ）および（Ｃ）において、半導体装置が有するトランジスタ上の酸化物４１８上に、酸化物４０８ａおよび酸化物４０８ｂが順に配され、酸化物４０８ｂ上に絶縁体４１５が配されているところが、図１（Ｂ）および（Ｃ）に示す半導体装置と構成が異なる。
【００９５】
酸化物４０８ａは、ＡＬＤ法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。ＡＬＤ法を用いて成膜することで、ピンホールが少なく、かつ段差を有する箇所であっても被覆性に優れた膜を形成することができる。また、酸化物４０８ｂは、スパッタリング法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような酸化物４０８ｂを用いることにより、酸化物４０８ｂから酸化物４０８ａおよび絶縁体４１２と酸化物４０８ａが接する面を介して絶縁体４１２に酸素を供給して、絶縁体４１２を酸素過剰な状態にできる。該過剰酸素は、熱処理などによって絶縁体４１２と接する酸化物４０６ｃを通り、酸化物４０６ｂのチャネルが形成される領域（チャネル形成領域と呼ぶ）および酸化物４０６ａに効果的に供給することができる（経路１）。また、酸化物４０８ｂから酸化物４０８ａおよび絶縁体４０２と酸化物４０８ａが接する面を介して絶縁体４０２に酸素を供給して、絶縁体４０２を酸素過剰な状態にできる。該過剰酸素は、熱処理などによって絶縁体４０２から酸化物４０６ｂのチャネルが形成される領域（チャネル形成領域と呼ぶ）および酸化物４０６ａに効果的に供給することができる（経路２）。これらの２つの経路により、酸化物４０６ａおよび酸化物４０６ｂの酸素欠損を低減することができる。絶縁体４１２および絶縁体４０２は、酸化物４２０または酸化物４２２よりも酸素を透過しやすい絶縁性材料を用いる。例えば、酸化シリコンまたは酸化窒化シリコンを用いることができる。
【００９６】
酸化物４０８ａおよび酸化物４０８ｂは酸素の透過を抑制する機能を有することが好ましい。この様な機能を有することによって、酸化物４０６ａおよび酸化物４０６ｂに供給された酸素が外方に拡散することを防ぐことができる。
【００９７】
また、酸化物４０８ａおよび酸化物４０８ｂは水素および水に代表される不純物の透過を抑制する機能を有することが好ましい。このような機能を有することで、外方からの水素および水に代表される不純物が酸化物４０６ａおよび酸化物４０６ｂへ侵入するのを防ぐことができる。
【００９８】
なお、酸化物４０８ａの膜厚は、３ｎｍ以下、好ましくは０．５ｎｍ以上、１．５ｎｍ以下とする。酸化物４０８ｂの膜厚は、酸化物４０８ａの膜厚以上であることが好ましい。
【００９９】
その他の構成および効果については、図１の半導体装置を参酌することができる。
【０１００】
＜基板＞
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０１０１】
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０１０２】
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
【０１０３】
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０１０４】
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタ特性を安定にすることができる。例えば、絶縁体３０３、酸化物４０１ａ、酸化物４０１ｂ、酸化物４０８ａ、酸化物４０８ｂ、酸化物４１８、酸化物４２０および酸化物４２２として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０１０５】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０１０６】
また、例えば、絶縁体３０３、酸化物４０１ａ、酸化物４０１ｂ、酸化物４０８ａ、酸化物４０８ｂ、酸化物４１８、酸化物４２０および酸化物４２２としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体３０３、酸化物４０１ａ、酸化物４０１ｂ、酸化物４１８、酸化物４２０および酸化物４２２は、酸化アルミニウムを有することが好ましい。
【０１０７】
また、例えば、酸化物４２２をスパッタリング法によって、酸素を有するプラズマを用いて成膜すると該酸化物の下地層となる絶縁体へ酸素を添加することができる。
【０１０８】
絶縁体３０１、絶縁体３０２、絶縁体４０２、絶縁体４１２、絶縁体４１０および絶縁体４１５としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体４０２、絶縁体４１２、絶縁体４１０および絶縁体４１５としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
【０１０９】
特に絶縁体４０２および絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４０２および絶縁体４１２は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体４０２および絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体４０２および絶縁体４１２において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物４０６ｃ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物４０６ｂに混入することを抑制することができる。また、例えば、絶縁体４０２および絶縁体４１２において、酸化シリコンまたは酸化窒化シリコンを酸化物４０６ｃ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０１１０】
絶縁体４１０および絶縁体４１５は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０１１１】
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜４１７ａ１およびバリア膜４１７ａ２によって、絶縁体４１５中の過剰酸素が、導電体４１６ａ１、導電体４１６ａ２へ拡散することを防止することができる。
【０１１２】
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０１１３】
＜導電体＞
導電体４０４ａ、導電体４０４ｂ、導電体３１０ａ、導電体３１０ｂ、導電体４１６ａ１、導電体４１６ａ２、電極４５０および電極４５１としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０１１４】
また、後述する酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから侵入する水素を捕獲することができる場合がある。
【０１１５】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０１１６】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０１１７】
＜酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに適用可能な金属酸化物＞
酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃとしては、金属酸化物を用いることが好ましい。ただし、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃの代わりに、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
【０１１８】
次に、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに適用可能な金属酸化物について説明する。
【０１１９】
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１２０】
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１２１】
＜構造＞
酸化物は、単結晶酸化物と、それ以外の非単結晶酸化物と、に分けられる。非単結晶酸化物としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物などがある。
【０１２２】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０１２３】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０１２４】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０１２５】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物と区別が付かない場合がある。
【０１２６】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物との間の構造を有する酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０１２７】
酸化物は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物は、非晶質酸化物、多結晶酸化物、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０１２８】
＜原子数比＞
次に、図２３（Ａ）、図２３（Ｂ）、および図２３（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図２３（Ａ）、図２３（Ｂ）、および図２３（Ｃ）には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１２９】
図２３（Ａ）、図２３（Ｂ）、および図２３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０１３０】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
【０１３１】
また、図２３（Ａ）、図２３（Ｂ）、および図２３（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
【０１３２】
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
【０１３３】
図２３（Ａ）に示す領域Ａは、酸化物が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
【０１３４】
酸化物は、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなる。
【０１３５】
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図２３（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
【０１３６】
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図２３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【０１３７】
特に、図２３（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物が得られる。
【０１３８】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物は熱に強く、信頼性が高い。
【０１３９】
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
【０１４０】
なお、酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物の性質が異なる場合がある。例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０１４１】
［酸化物を有するトランジスタ］
続いて、上記酸化物をトランジスタに用いる場合について説明する。
【０１４２】
なお、上記酸化物をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０１４３】
また、トランジスタには、キャリア密度の低い酸化物膜を用いることが好ましい。酸化物膜のキャリア密度を低くする場合においては、酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物膜は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０１４４】
また、高純度真性または実質的に高純度真性である酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０１４５】
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０１４６】
従って、トランジスタ特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０１４７】
＜不純物＞
ここで、酸化物中における各不純物の影響について説明する。
【０１４８】
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１４９】
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０１５０】
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１５１】
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１５２】
不純物が十分に低減された酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０１５３】
＜バンド図＞
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ１および酸化物Ｓ２の積層構造、および積層構造に接する絶縁体のバンド図と、について、図２４を用いて説明する。
【０１５４】
図２４（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２４（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２４（Ｃ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０１５５】
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０１５６】
図２４（Ａ）、図２４（Ｂ）、および図２４（Ｃ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１５７】
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１５８】
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０１５９】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
【０１６０】
酸化物Ｓ１、および酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル形成領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図２３（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図２３（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：２およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：４、およびその近傍値である原子数比を示している。
【０１６１】
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
【０１６２】
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【０１６３】
（実施の形態２）
以下では、図１に示す半導体装置の作製方法を図６乃至図１５を用いて説明する。
【０１６４】
＜半導体装置の作製方法＞
図６乃至図１５において、各図の（Ａ）は、上面図である。各図の（Ｂ）は各図の（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、各図の（Ｃ）は、各図の（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。各図の（Ｂ）において、Ａ１−Ａ２はトランジスタのチャネル長方向の断面図であり、各図の（Ｃ）において、Ａ３−Ａ４はトランジスタのチャネル幅方向の断面図である。
【０１６５】
まず、基板４００を準備する。
【０１６６】
次に、酸化物４０１ａを成膜する。酸化物４０１ａの成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【０１６７】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０１６８】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０１６９】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０１７０】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０１７１】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０１７２】
次に酸化物４０１ａ上に酸化物４０１ｂを成膜する。酸化物４０１ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に酸化物４０１ｂ上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０１７３】
次に、絶縁体３０１に酸化物４０１ｂに達する溝を形成する。溝とは、たとえば凹部、穴および開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、酸化物４０１ｂは、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、酸化物４０１ｂは窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
【０１７４】
本実施の形態では、酸化物４０１ａとして、スパッタリング法によって酸化アルミニウムを成膜し、酸化物４０１ｂとして、ＡＬＤ法によって酸化アルミニウムを成膜する。また、絶縁体３０１として、ＣＶＤ法によって酸化シリコンを成膜する。
【０１７５】
溝の形成後に、導電体３１０ａとなる導電体を成膜する。導電体３１０ａとなる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３１０ａとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０１７６】
本実施の形態では、導電体３１０ａとなる導電体として、スパッタリング法によって窒化タンタルを成膜する。
【０１７７】
次に、導電体３１０ａとなる導電体上に、導電体３１０ｂとなる導電体を成膜する。導電体３１０ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０１７８】
本実施の形態では、導電体３１０ｂとなる導電体として、ＣＶＤ法によって窒化チタンを成膜し、該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
【０１７９】
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３１０ａとなる導電体および導電体３１０ｂとなる導電体を除去する。その結果、溝部のみに、導電体３１０ａとなる導電体および導電体３１０ｂとなる導電体が残存することで導電体３１０ａおよび導電体３１０ｂを含む導電体３１０を形成することができる。
【０１８０】
次に、絶縁体３０１上および導電体３１０上に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０１８１】
次に、絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０１８２】
次に、絶縁体３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０１８３】
本実施の形態では、絶縁体３０２として、ＣＶＤ法を用いて酸化窒化シリコンを成膜し、絶縁体３０３として、ＡＬＤ法を用いて酸化ハフニウムを成膜し、絶縁体４０２として、ＣＶＤ法を用いて酸化窒化シリコンを成膜する。
【０１８４】
次に、ＣＭＰを行い絶縁体４０２の上面の平坦化を行ってもよい。導電体３１０の上面の高さと絶縁体３０１の上面の高さが異なり、導電体３１０上面と絶縁体３０１の上面と、の境界近傍で段差が発生することがある。該段差をＣＭＰによって小さくすることで、後に成膜する膜の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。ＣＭＰ後の段差は、好ましくは、３ｎｍ以下、より好ましくは１ｎｍ以下とする。
【０１８５】
次に、第１の熱処理を行うと好ましい。第１の熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の熱処理は減圧状態で行ってもよい。または、第１の熱処理は、窒素または不活性ガス雰囲気で熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で熱処理を行ってもよい。第１の熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。または、第１の熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体４０２内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第１の熱処理は行わなくても良い場合がある。
【０１８６】
また、該熱処理は、絶縁体３０２成膜後、絶縁体３０３の成膜後および絶縁体４０２の成膜後それぞれに行うこともできる。該熱処理は、第１の熱処理条件を用いることができるが、絶縁体３０２成膜後の熱処理は、窒素を含む雰囲気中で行うことが好ましい。
【０１８７】
本実施の形態では、絶縁体４０２の成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０１８８】
次に、絶縁体４０２上に酸化物４０６ａ１を成膜する。酸化物４０６ａ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０１８９】
次に、酸化物４０６ａ１に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、酸化物４０６ａ１に添加された酸素は、過剰酸素となる。次に酸化物４０６ａ１上に酸化物４０６ｂ１を成膜する。酸化物４０６ｂ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０１９０】
次に、第２の熱処理を行ってもよい。熱処理は、第１の熱処理条件を用いることができる。第２の熱処理によって、酸化物４０６ｂ１の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０１９１】
次に、酸化物４０６ｂ１上に導電体４１６を成膜する。導電体４１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。導電体４１６として、導電性を有する酸化物、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、または窒素を含むインジウムガリウム亜鉛酸化物を成膜し、該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、または、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
【０１９２】
該酸化物は、酸化物４０６ａ１および酸化物４０６ｂ１中の水素を吸収および外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタ特性および信頼性が向上することがある。または、該酸化物の代わりにチタンを用いても同様の機能を有する場合がある。本実施の形態では、導電体４１６として、窒化タンタルを成膜する。
【０１９３】
次に、導電体４１６上にバリア膜４１７を成膜する。バリア膜４１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、バリア膜４１７として、酸化アルミニウムを成膜する。
【０１９４】
次に、バリア膜４１７上に導電体４１１を成膜する。導電体４１１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体４１１として、窒化タンタルを成膜する（図６（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０１９５】
次に、リソグラフィー法によって、導電体４１１を加工し、導電体４１１ａを形成する。該加工においては、導電体４１１ａの断面形状がテーパー形状を有することが好ましい。該テーパー角度は、基板底面と平行な面に対して、３０度以上７５度未満、好ましくは３０度以上７０度未満とする。このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。また、該加工はドライエッチング法を用いることが好ましい。ドライエッチング法による加工は微細加工および上述のテーパー形状の加工に適している（図７（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０１９６】
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
【０１９７】
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０１９８】
次に、リソグラフィー法によって、レジスト４２１を形成する。
【０１９９】
次に、レジスト４２１をエッチングマスクとして、導電体４１１ａ、バリア膜４１７および導電体４１６をエッチングし、導電体４１１ａ１、導電体４１１ａ２、バリア膜４１７ａおよび導電体４１６ａを形成する（図８（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２００】
次に、レジスト４２１を除去した後に、導電体４１１ａ１および導電体４１１ａ２をエッチングマスクとして、バリア膜４１７ａをエッチングし、バリア膜４１７ａ１およびバリア膜４１７ａ２を形成する。
【０２０１】
次に、導電体４１１ａ１、導電体４１１ａ２および導電体４１６ａの表面が露出している部分をエッチングマスクとして、酸化物４０６ａ１および酸化物４０６ｂ１をエッチングし、酸化物４０６ａおよび酸化物４０６ｂを形成する。本実施の形態では、導電体４１１ａ１、導電体４１１ａ２および導電体４１６ａとして、窒化タンタルを用いる。従って、窒化タンタルのエッチング速度に対して酸化物４０６ａ１および酸化物４０６ｂ１のエッチング速度の方が速いエッチング条件を用いて加工することが好ましい。窒化タンタルのエッチング速度を１とすると、酸化物４０６ａ１および酸化物４０６ｂ１のエッチング速度は３以上５０以下、好ましくは、５以上３０以下とする（図９（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２０２】
次に、導電体４１１ａ１、導電体４１１ａ２、および導電体４１６ａの表面が露出している部分をエッチングし、導電体４１６ａ１、導電体４１６ａ２を形成する（図１０（Ａ）、（Ｂ）および（Ｃ）参照。）。ここで、図１０（Ｃ）に示すように、酸化物４０６ｂは、側面と上面との間に湾曲面を有することがある。酸化物４０６ｂの湾曲面の曲率半径は、３ｎｍ以上１０ｎｍ以下とする。
【０２０３】
次に、フッ化水素酸を炭酸水または純水で希釈した水溶液（希釈フッ酸液）を用いて洗浄処理を行ってもよい。本実施の形態では、炭酸水とフッ化水素酸の混合溶液を用いて洗浄処理を行う。フッ化水素酸の濃度は約７０ｐｐｍである。
【０２０４】
次に、第３の熱処理を行っても良い。熱処理の条件は、上述の第１の熱処理の条件を用いることができる。本実施の形態では、第３の熱処理は行わない。
【０２０５】
これまでのドライエッチングを行うことによって、エッチングガスに起因した不純物が酸化物４０６ａおよび酸化物４０６ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
【０２０６】
上述の処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物４０６ａ膜中、および酸化物４０６ｂ膜中の水分濃度および水素濃度を低減することができる。
【０２０７】
次に、酸化物４０６ｃ１を成膜する。酸化物４０６ｃ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。また、スパッタリング条件としては、酸素とアルゴンの混合ガスを用いて、好ましくは酸素分圧の高い条件、より好ましくは酸素のみを用いた条件を用いて、室温または１００℃以上２００℃以下の温度で成膜する。
【０２０８】
酸化物４０６ｃ１を上記のような条件にて成膜することによって酸化物４０６ａ、酸化物４０６ｂ、および絶縁体４０２に過剰酸素を添加することができて好ましい。
【０２０９】
次に、酸化物４０６ｃ１上に絶縁体４１２ａを成膜する。絶縁体４１２ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図１１（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２１０】
ここで、第４の熱処理を行なっても良い。熱処理は、第１の熱処理条件を用いることができる。該熱処理によって、絶縁体４１２ａ中の水分濃度および水素濃度を低減させることができる。本実施の形態では、第４の熱処理は行なわない。
【０２１１】
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２１２】
導電体４０４は、例えば導電体４０４ａおよび導電体４０４ｂを含む多層膜であってもよい。例えば、導電体４０４ａとなる導電体として、酸化物を上述の酸化物４０６ｃ１と同様の条件を用いて成膜することで絶縁体４１２ａへ酸素を添加することができる。絶縁体４１２ａに添加された酸素は過剰酸素となる。
【０２１３】
次に、該酸化物上に、導電体をスパッタリング法によって成膜することによって、該酸化物の電気抵抗値を低下させて導電体４０４ａとなる導電体とすることができる。さらに導電体４０４ａとなる導電体上に導電体４０４ｂとなる導電体をスパッタリング法などによって成膜してもよい。本実施の形態では、導電体４０４ａとなる導電体としてスパッタリング法によって窒化チタンを成膜し、導電体４０４ｂとなる導電体として、スパッタリング法によって、タングステンを成膜する。
【０２１４】
ここで、第５の熱処理を行なっても良い。熱処理は、第１の熱処理条件を用いることができる。本実施の形態では、第５の熱処理は行わない。
【０２１５】
導電体４０４ａとなる導電体および導電体４０４ｂとなる導電体をリソグラフィー法によって加工し、導電体４０４ａおよび導電体４０４ｂを形成する（図１２（Ａ）、（Ｂ）および（ｃ）参照。）。
【０２１６】
次に、酸化物４１８となる酸化物を成膜してもよい。酸化物４１８となる酸化物の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法によって酸化アルミニウムを成膜することで、導電体４０４の上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４の酸化を防止することができる。本実施の形態では、ＡＬＤ法によって酸化アルミニウムを成膜する。
【０２１７】
次に、酸化物４１８となる酸化物、絶縁体４１２ａおよび酸化物４０６ｃ１をリソグラフィー法によって加工し、酸化物４１８、絶縁体４１２および、酸化物４０６ｃを形成する。ここで、酸化物４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置される（図１３（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２１８】
次に、絶縁体４１５を成膜する。絶縁体４１５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４１５は、酸化物４１８よりも酸素を透過しやすい機能を有することが好ましい。本実施の形態では、ＣＶＤ法によって酸化シリコンを成膜する。
【０２１９】
次に、酸化物４２０および酸化物４２２を成膜する。酸化物４２０および酸化物４２２の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２２０】
酸化物４２０としては、酸素プラズマを用いたスパッタリング法によって酸化アルミニウムを成膜することで、酸素を絶縁体４１５に添加することができる。添加された酸素は絶縁体４１５中で過剰酸素となり、酸化物４２０の成膜後に熱処理を行うことによって、該過剰酸素は絶縁体４１５から絶縁体４０２を通りチャネル形成領域を有する酸化物４０６ｂへ効果的に添加され、チャネル形成領域の欠陥を修復することができる。
【０２２１】
酸化物４２２としては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、ピンホールが少なく、かつ膜厚が均一に成膜できるので、外方からの水素などの不純物の侵入を防ぐことができる。また、酸化物４２２へ添加された酸素が外方へ拡散することを防ぐことができる。本実施の形態では、酸化物４２０としてスパッタリング法によって酸化アルミニウムを成膜し、酸化物４２２としてＡＬＤ法によって酸化アルミニウムを成膜する。
【０２２２】
次に絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、酸化窒化シリコンを成膜する。次に、ＣＭＰを行い、絶縁体４１０の上面を平坦化してもよい（図１４（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２２３】
次に、リソグラフィー法によって、絶縁体４１０、酸化物４２２、酸化物４２０、絶縁体４１５およびバリア膜４１７ａ１を通り、導電体４１６ａ１に達する開口を形成する。該開口に導電体を埋め込み、電極４５０を形成する。ならびに、絶縁体４１０、酸化物４２２、酸化物４２０、絶縁体４１５およびバリア膜４１７ａ２を通り、導電体４１６ａ２に達する開口を形成する。該開口に導電体を埋め込み、電極４５１を形成する（図１５（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２２４】
なお、開口を形成する際に、絶縁体４１０上に導電体を成膜し、さらに該導電体上に絶縁体を成膜し、該絶縁体上に、レジストマスクを形成し、該レジストマスクをエッチングマスクとして、導電体および絶縁体を加工し、導電体および絶縁体をエッチングマスクとして、開口を形成してもよい。
【０２２５】
また、電極４５０および電極４５１となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、電極４５０および電極４５１となる導電体は、多層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体と該導電体と異なる導電体との積層構造としてもよい。本実施の形態では窒化チタンおよびタングステンをＣＶＤ法によってこの順に連続成膜する。以上により、図１に示す半導体装置を作製することができる。
【０２２６】
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【０２２７】
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図１６乃至図１９を用いて説明する。図１６および図１７に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
【０２２８】
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
【０２２９】
図１６および図１７において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。
【０２３０】
図１６および図１７に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０２３１】
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０２３２】
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
【０２３３】
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０２３４】
＜半導体装置の構成例３＞
本発明の一態様の半導体装置は、図１６に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
【０２３５】
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０２３６】
本実施の形態ではトランジスタ３００をｎチャネル型のトランジスタとして説明しているが、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０２３７】
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０２３８】
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０２３９】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０２４０】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０２４１】
なお、図１６に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０２４２】
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０２４３】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０２４４】
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０２４５】
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０２４６】
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２４７】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０２４８】
なお、絶縁体３２６は、絶縁体３２４よりも比誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２４９】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は電極、または配線として機能する。また、電極または配線として機能する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続する電極とが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部が電極として機能する場合もある。
【０２５０】
各電極、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０２５１】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１６において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、電極、または配線として機能する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２５２】
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２５３】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０２５４】
絶縁体３５０、および導電体３５６上に、配線層を設けてもよい。例えば、図１６において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、電極、または配線として機能する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２５５】
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２５６】
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１６において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、電極、または配線として機能する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２５７】
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２５８】
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１６において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、電極、または配線として機能する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２５９】
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２６０】
絶縁体３８４上には絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体３０１が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体３０１のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０２６１】
例えば、絶縁体２１０、および絶縁体２１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０２６２】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２６３】
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２６４】
特に、酸化アルミニウムは、酸素、およびトランジスタ特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０２６５】
また、例えば、絶縁体２１２、および絶縁体３０１には、絶縁体３２０と同様の材料を用いることができる。また、比較的比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体３０１として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２６６】
また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体３０１には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体３１０）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続する電極、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２６７】
特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体３１０は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２６８】
絶縁体２１４の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。また、図１６に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０２６９】
トランジスタ２００の上方には、絶縁体４１５を設ける。絶縁体４１５には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００が有する酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃの酸素欠損を低減することができるのでトランジスタ２００の信頼性を向上させることができる。
【０２７０】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、好ましくは１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０２７１】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０２７２】
絶縁体４１５上には、酸化物４２０が設けられている。酸化物４２０は、酸素や水素に対してバリア性のある物質を用いることが好ましい。例えば、酸化物４２０には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２７３】
特に、酸化アルミニウムは、酸素、およびトランジスタ特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０２７４】
また、酸化物４２０は、スパッタリング法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような酸化物４２０を用いることにより、酸化物４２０と絶縁体４１５とが接する面を介して絶縁体４１５に酸素を供給して、絶縁体４１５を過剰酸素を有する絶縁体とすることができる。
【０２７５】
また、酸化物４２０上には、酸化物４２２が設けられている。酸化物４２２は、金属酸化物を用いることができる。例えば、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、ピンホールが少なく、かつ膜厚が均一に成膜できるので、外方からの水素などの不純物の侵入を防ぐことができる。
【０２７６】
また、酸化物４２２上には、絶縁体４１０が設けられている。比較的比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体４１０として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２７７】
また、絶縁体４１５、酸化物４２０、酸化物４２２および絶縁体４１０には、電極４５０および電極４５１が埋め込まれている。また、絶縁体３０２、絶縁体３０３、絶縁体４０２、絶縁体４１５、酸化物４２０、酸化物４２２および絶縁体４１０には、電極４５２が埋め込まれている。
【０２７８】
電極４５０、電極４５１および電極４５２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続する電極、または配線として機能する。電極４５０、電極４５１および電極４５２は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。ここで、電極４５０、電極４５１および電極４５２それぞれが絶縁体４１５と接する表面積は、略等しい。
【０２７９】
続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０と、導電体１２０、および絶縁体１３０とを有する。
【０２８０】
また、電極４５０上に、導電体１１２を設けてもよい。導電体１１２は、トランジスタ２００、またはトランジスタ３００と電気的に接続する電極、または配線として機能する。導電体１１０は、容量素子１００の一方の電極として機能する。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
【０２８１】
導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２８２】
図１６では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０２８３】
また、導電体１１２、および導電体１１０上に、容量素子１００の誘電体として、絶縁体１３０を設ける。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【０２８４】
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１００は、絶縁体１３０を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
【０２８５】
絶縁体１３０上に、導電体１１０と重畳するように、導電体１２０を設ける。導電体１２０は容量素子１００の他方の電極としての機能を有する。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０２８６】
導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２８７】
また、絶縁体１５０および絶縁体１３０には、導電体１５６が埋め込まれている。導電体１５６は、電極４５０と、導電体１１２を介して電気的に接続する電極としての機能を有する。また、導電体１５６は、導電体１２０とも電気的に接続されている。
【０２８８】
導電体１５６上には、導電体１６６が設けられている。導電体１６６は、配線としての機能を有する。また、導電体１６６上には、絶縁体１６０が設けられている。絶縁体１６０としては、絶縁体３２０と同様の材料を用いることができる。または、有機樹脂膜を用いてもよい。
【０２８９】
以上が半導体装置の構造の一例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
【０２９０】
＜半導体装置の変形例＞
また、本実施の形態の変形例の一例を、図１７に示す。図１７は、図１６と、トランジスタ３００の構成が異なる。
【０２９１】
図１７に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０２９２】
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
【０２９３】
＜メモリセルアレイの構成例＞
本実施の形態のメモリセルアレイの一例を、図１８に示す。図１６および図１７に示す半導体装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。図１８は、図１７に示す記憶装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
【０２９４】
図１８には、トランジスタ３００、トランジスタ２００、および容量素子１００を有する半導体装置と、トランジスタ３４０、トランジスタ２０１、および容量素子１０１を有する半導体装置とが、同じ行に配置されている。
【０２９５】
図１８に示すように、メモリセルアレイは、複数個のトランジスタ（図ではトランジスタ２００、およびトランジスタ２０１）を有する。
【０２９６】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがＮＯＲ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。または、例えば、メモリセルアレイがＮＡＮＤ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を導通状態にすることで、所望のメモリセルの情報をのみ読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。
【０２９７】
＜記憶装置の構成例＞
本発明の一態様である半導体装置を使用した、記憶装置の一例を図１９に示す。
【０２９８】
図１９に示す記憶装置は、図１６で示したトランジスタ２００、トランジスタ３００、および容量素子１００を有する半導体装置に加え、トランジスタ３４５を有している。
【０２９９】
トランジスタ３４５は、トランジスタ２００の第２のゲート電圧を制御することができる。例えば、トランジスタ３４５の第１のゲート及び第２のゲートをソースとダイオード接続し、トランジスタ３４５のソースと、トランジスタ２００の第２のゲートを接続する構成とする。当該構成でトランジスタ２００の第２のゲートの負電位を保持するとき、トランジスタ３４５の第１のゲートーソース間の電圧および、第２のゲートーソース間の電圧は、０Ｖになる。トランジスタ３４５において、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流が非常に小さいため、トランジスタ２００およびトランジスタ３４５に電源供給をしなくても、トランジスタ２００の第２のゲートの負電位を長時間維持することができる。これにより、トランジスタ２００、およびトランジスタ３４５を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
【０３００】
従って、図１９において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。配線３００７はトランジスタ３４５のソースと電気的に接続され、配線３００８はトランジスタ３４５のゲートと電気的に接続され、配線３００９はトランジスタ３４５の第２のゲートと電気的に接続され、配線３０１０はトランジスタ３４５のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
【０３０１】
図１９に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０３０２】
また、図１９に示す記憶装置は、図１６に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、１個のトランジスタ３４５は、複数のトランジスタ２００の第２のゲート電圧を制御することができる。そのため、トランジスタ３４５は、トランジスタ２００よりも、少ない個数とすることができる。
【０３０３】
トランジスタ３４５は、トランジスタ２００と同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ３４５は、第１のゲート電極として機能する導電体４６０（導電体４６０ａ、および導電体４６０ｂ）と、第２のゲート電極として機能する導電体４０５（導電体４０５ａ、および導電体４０５ｂ）と、導電体４６０と接するバリア層４７０と、ゲート絶縁層として機能する絶縁体３０２、絶縁体３０３、絶縁体４０２、および絶縁体４５５と、チャネルが形成される領域を有する酸化物４３０ｃと、ソースまたはドレインの一方として機能する導電体４４０ｂ、酸化物４３１ａ、および酸化物４３１ｂと、ソースまたはドレインの他方として機能する導電体４４０ａ、酸化物４３２ａ、および酸化物４３２ｂと、バリア層４４５（バリア層４４５ａ、およびバリア層４４５ｂ）を有する。
【０３０４】
トランジスタ３４５において、導電体４０５は、導電体３１０と、同じ層である。酸化物４３１ａ、および酸化物４３２ａは、酸化物４０６ａと、同じ層であり、酸化物４３１ｂ、および酸化物４３２ｂは、酸化物４０６ｂと、同じ層である。導電体４４０ａおよび導電体４４０ｂは、導電体４１６ａ１および導電体４１６ａ２と、同じ層である。酸化物４３０ｃは、酸化物４０６ｃと、同じ層である。絶縁体４５５は、絶縁体４１２と、同じ層である。導電体４６０は、導電体４０４と、同じ層である。バリア層４７０は、酸化物４１８と、同じ層である。
【０３０５】
トランジスタ３４５の活性層として機能する酸化物４３０ｃは、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ３４５のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流を非常に小さくすることができる。
【０３０６】
また、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。例えば、図１９に示す構造５００は、ダイシングライン近傍の断面図を示している。
【０３０７】
例えば、構造５００に示すように、トランジスタ２００、またはトランジスタ３４５を有するメモリセルの外縁に設けられるダイシングラインと重なる領域近傍において、絶縁体４１５、絶縁体４０２、絶縁体３０３、絶縁体３０２、及び絶縁体２１６に開口を設ける。また、絶縁体４１５、絶縁体４０２、絶縁体３０３、絶縁体３０２、及び絶縁体２１６の側面を覆うように、酸化物４２０を設ける。
【０３０８】
つまり、該開口部において、絶縁体２１０と、酸化物４２０とが接する。このとき、絶縁体２１０と、酸化物４２０とを同材料及び同方法を用いて形成することで、密着性を高めることができる。例えば、酸化アルミニウムを用いることができる。
【０３０９】
当該構造により、絶縁体２１０および酸化物４２０で、絶縁体４１５、トランジスタ２００、およびトランジスタ３４５を包み込むことができる。絶縁体２１０および酸化物４２０は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００、またはトランジスタ３４５に拡散することを防ぐことができる。
【０３１０】
また、当該構造により、絶縁体４１５が有する過剰酸素が酸化物４２０の外部に拡散することを防ぐことができる。従って、絶縁体４１５が有する過剰酸素は、効率的にトランジスタ２００、またはトランジスタ３４５におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００、またはトランジスタ３４５におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００、またはトランジスタ３４５におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、またはトランジスタ３４５の電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
【０３１１】
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【０３１２】
（実施の形態４）
本実施の形態では、半導体装置の一形態を、図２０、および図２１を用いて説明する。
【０３１３】
＜半導体ウエハ、チップ＞
図２０（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
【０３１４】
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図２０（Ｂ）にチップ７１５の拡大図を示す。
【０３１５】
また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０３１６】
＜電子部品＞
チップ７１５を用いた電子部品の一例について、図２１（Ａ）および図２１（Ｂ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
【０３１７】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０３１８】
図２１（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
【０３１９】
次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
【０３２０】
次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
【０３２１】
ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
【０３２２】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【０３２３】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
【０３２４】
また、完成した電子部品の斜視模式図を図２１（Ｂ）に示す。図２１（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図２１（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
【０３２５】
図２１（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
【０３２６】
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【０３２７】
（実施の形態５）
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。
【０３２８】
＜電子機器＞
図２２に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
【０３２９】
図２２（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
【０３３０】
図２２（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０３３１】
図２２（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０３３２】
図２２（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
【０３３３】
図２２（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
【０３３４】
図２２（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
【０３３５】
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
【０３３６】
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
【０３３７】
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
【０３３８】
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０３３９】
本実施例では、図１に示す半導体装置を作製した。また、該半導体装置の試料として、４つの試料を用意した。各試料のトランジスタ特性を測定し、その後追加で熱処理を行い、熱処理時間のトランジスタ特性への影響を評価した。
【０３４０】
半導体装置の作製は、シリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を４００ｎｍの膜厚で成膜した。次に、スパッタリング法によって、第１の酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。
【０３４１】
次に、第１の酸化アルミニウム膜上に、ＣＶＤ法によって、第１の酸化窒化シリコン膜を１５０ｎｍの膜厚で成膜し、第１の酸化窒化シリコン膜上にスパッタリング法によって、第１のタングステン膜を３５ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第１のタングステン膜を加工し、第１のタングステン膜を有するハードマスクを形成した。
【０３４２】
次に、上記のハードマスクを用いて第１の酸化窒化シリコン膜を加工し、第１の酸化アルミニウム膜に達する溝を形成した。次に該溝に、スパッタリング法によって、第１の窒化タンタル膜を成膜し、第１の窒化タンタル膜上に、ＡＬＤ法およびＣＶＤ法によって、第１の窒化チタン膜および第２のタングステン膜を成膜した。次に第１のＣＭＰ処理によって、第１の酸化窒化シリコン膜の上面に達するまで、第２のタングステン膜、第１の窒化チタン膜、第１の窒化タンタル膜および第１のタングステン膜を研磨し、溝に第２のタングステン膜、第１の窒化チタン膜および第１の窒化タンタル膜を埋め込み、配線層および第２のゲート電極を形成した。
【０３４３】
次に、ＣＶＤ法によって、第２の酸化窒化シリコン膜を１０ｎｍの膜厚で成膜した。次に、ＡＬＤ法によって、酸化ハフニウム膜を２０ｎｍの膜厚で成膜した。次に、ＣＶＤ法によって、第３の酸化窒化シリコン膜を３０ｎｍの膜厚で成膜した。第２の酸化窒化シリコン膜、酸化ハフニウム膜および第３の酸化窒化シリコン膜は、第２のゲート絶縁膜としての機能を有する。次に、第１の熱処理を行った。第１の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３４４】
次に、第１の酸化物（Ｓ１）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ１は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
【０３４５】
次に、Ｓ１上に、第２の酸化物（Ｓ２）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を１５ｎｍの膜厚で成膜した。Ｓ２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。
【０３４６】
次に第２の熱処理を行った。第２の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３４７】
次に、Ｓ２上に、スパッタリング法によって、第２の窒化タンタル膜を２０ｎｍの膜厚で成膜した。次に第２の窒化タンタル膜上に、ＡＬＤ法によって、第２の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。次に、第２の酸化アルミニウム膜上に、スパッタリング法によって、第３の窒化タンタル膜を１５ｎｍの膜厚で成膜した。
【０３４８】
次に、リソグラフィー法によって、チャネルが形成される部分の第３の窒化タンタル膜をエッチングした。該エッチングは、ドライエッチング法を用いた。次に、該レジストマスクを酸素プラズマによって除去した。
【０３４９】
次にリソグラフィー法によって、レジストマスクを形成し、第３の窒化タンタル膜、第２の酸化アルミニウム膜および第２の窒化タンタル膜をエッチングし、該レジストマスクを酸素プラズマによって除去し、チャネルが形成される部分の第２の酸化アルミニウム膜をエッチングした。次に、Ｓ２およびＳ１の不要部分を順にエッチングした。該エッチングはドライエッチング法を用いた。
【０３５０】
次に、チャネルが形成される部分の第２の窒化タンタル膜をエッチングした。該エッチングによって第２の酸化アルミニウム膜上の第３のタンタル膜も同時にエッチングした。該エッチングはドライエッチング法を用いた。
【０３５１】
次に、第３の酸化物（Ｓ３）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。
【０３５２】
次に、第１のゲート酸化膜としての機能を有する第４の酸化窒化シリコン膜をＣＶＤ法によって１０ｎｍの膜厚で成膜した。
【０３５３】
次に、スパッタリング法によって、第２の窒化チタン膜を１０ｎｍの膜厚で成膜し、第２の窒化チタン膜上に、スパッタリング法によって、第３のタングステン膜を３０ｎｍの膜厚で成膜した。第２の窒化チタン膜と第３のタングステン膜は、連続成膜した。
【０３５４】
次に、リソグラフィー法によって、第３のタングステン膜および第２の窒化チタン膜を順にエッチングしてゲート電極を形成した。該エッチングはドライエッチング法を用いた。
【０３５５】
次に、ＡＬＤ法によって、第３の酸化アルミニウム膜を７ｎｍの膜厚で成膜した。基板温度は、２５０℃とした。
【０３５６】
次に、リソグラフィー法によって、レジストマスクを形成し、第３の酸化アルミニウム膜および第４の酸化窒化シリコン膜の一部をエッチングした。第３の酸化アルミニウム膜のエッチングはウエットエッチング法を用い、第４の酸化窒化シリコン膜のエッチングはドライエッチング法を用いた。次に、該レジストマスクを除去した後に、Ｓ３をエッチングした。Ｓ３のエッチングは、希釈リン酸液を用いた。
【０３５７】
次に、第５の酸化窒化シリコン膜をＣＶＤ法によって成膜した。試料Ａは１０ｎｍ、試料Ｂは３０ｎｍ、試料Ｃは６０ｎｍ、試料Ｄは１００ｎｍの膜厚とした。第５の酸化窒化シリコン膜は、図１（Ｂ）における絶縁体４１５に相当する。
【０３５８】
次に、スパッタリング法によって第４の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて３５ｎｍの膜厚で成膜した。
【０３５９】
次に、第４の酸化アルミニウム膜上にＡＬＤ法によって第５の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。基板温度は２５０℃とした。
【０３６０】
次に、第３の熱処理を行った。第３の熱処理は、酸素を含む雰囲気にて温度３５０℃、１時間の処理を行った。
【０３６１】
次に、ＣＶＤ法によって、第６の酸化窒化シリコン膜を３５０ｎｍの膜厚で成膜した。次に、第２のＣＭＰ処理を行ない、第６の酸化窒化シリコン膜を研磨し、第６の酸化窒化シリコン膜の表面を平坦化した。
【０３６２】
次に、スパッタリング法を用いて、第４のタングステン膜を９０ｎｍの膜厚で成膜した。次にＣＶＤ法を用いて、窒化シリコン膜を１３０ｎｍの膜厚で成膜した。
【０３６３】
次に、リソグラフィー法によって、窒化シリコン膜および第４のタングステン膜を加工し、窒化シリコン膜および第４のタングステン膜を有するハードマスクを形成した。次に、該ハードマスクをエッチングマスクとして、第２のタングステン膜（第２のゲート電極）に達するコンタクトホール、第３のタングステン膜（第１のゲート電極）に達するコンタクトホールおよび第２の窒化タンタル膜（ソース電極およびドレイン電極）に達するコンタクトホールを形成し、ＡＬＤ法によって第３の窒化チタン膜を基板温度３７５℃にて、２０ｎｍの膜厚で成膜し、ＣＶＤ法によって、第５のタングステン膜を基板温度３５０℃にて、１５０ｎｍの膜厚で成膜した。
【０３６４】
次に、第３のＣＭＰ処理を行い、第５のタングステン膜、第３の窒化チタン膜、窒化シリコン膜および第４のタングステン膜を第６の酸化窒化シリコン膜へ達するまで研磨を行ない、各コンタクトホール内に第５のタングステン膜および第３の窒化チタン膜が埋め込まれた電極を形成した。
【０３６５】
次に、スパッタリング法によって、第６のタングステン膜を５０ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第６のタングステン膜の一部をエッチングして、配線層を形成した。
【０３６６】
次に、第４の熱処理を行った。第４の熱処理は２５０℃の温度で１時間行った。
【０３６７】
次に、フォトレジスト膜を塗布法によって、１．０μｍの膜厚で形成した。次に、リソグラフィー法によって、測定端子（測定パッド）となる部分のフォトレジスト膜を除去した。
【０３６８】
以上により、図１に示す、半導体装置を作製した。
【０３６９】
次に、各試料のトランジスタ特性を測定した。測定したトランジスタは、トランジスタのチャネル長（Ｌ）＝６０ｎｍの設計値、チャネル幅（Ｗ）＝６０ｎｍの設計値、トランジスタ密度＝２．９個／μｍ２、電極の底面または上面の一辺の長さ＝１００ｎｍとした。
【０３７０】
トランジスタ特性の測定は、ソースとドレイン間電圧（以下、ドレイン電圧Ｖｄという。）を０．１Ｖ、１．２Ｖとし、それぞれのＶｄに対して、ソース−ゲート間電圧（以下、ゲート電圧Ｖｇという。）を−４．０Ｖから＋４．０Ｖまで変化させたときのソースとドレイン間電流（以下、ドレイン電流Ｉｄという。）の変化を測定した。すなわちＩｄ−Ｖｇ特性を測定した。ゲート電圧Ｖｇとは、第１のゲート電極（トップゲート電極）の電圧を示しており以降も同様とする。本測定においては、第２のゲート電極（バックゲート電極）の電圧は０Ｖに設定した。
【０３７１】
また、Ｖｄ＝０．１ＶにおけるＩｄ−Ｖｇ特性の測定データから、グラジュアルチャネル近似の線形領域の式を用いて電界効果移動度μＦＥ（ｃｍ２／Ｖｓ）を算出した。
【０３７２】
図２５および図２６に試料Ａ乃至ＤのＶｄ＝０．１および１．２ＶにおけるＩｄ−Ｖｇ特性と、Ｖｄ＝０．１ＶにおけるμＦＥ特性のグラフをまとめた。図２５は、試料Ａ乃至Ｄの初期特性、追加熱処理１時間後および追加熱時間合計２時間後の特性を示し、図２６は、追加熱時間合計３時間後の特性および追加熱時間合計４時間後の特性を示す。追加熱処理は、窒素雰囲気において３５０℃の温度で行った。また、各グラフの左側の縦軸は、Ｉｄを示し、右側の縦軸は、μＦＥを示す。横軸は、Ｖｇを示す。
【０３７３】
図２５および図２６に示すように、本発明の一態様の構造は、長時間の追加熱処理を行ってもトランジスタ特性は、オンオフの取れた良好な特性を維持していることが確認された。具体的には、図１（Ｂ）の絶縁体４１５に相当する第５の酸化窒化シリコン膜厚が６０ｎｍの試料Ｃにて、追加熱処理時間に対するトランジスタ特性のマイナスシフトが最も抑えられており、追加熱処理の合計時間が４時間でもノーマリーオフの特性を維持できている。ただし、第５の酸化窒化シリコン膜厚が６０ｎｍより厚い１００ｎｍである試料Ｄ、あるいは６０ｎｍより薄い３０ｎｍである試料Ｂおよび１０ｎｍである試料Ａは、第５の酸化窒化シリコン膜厚が６０ｎｍである試料Ｃと比較して、追加熱処理に対する耐性が弱いことが分かる。この原因の一つとして、図１（Ｂ）および（Ｃ）の酸化物４２０に相当する第４の酸化アルミニウム膜による第５の酸化窒化シリコン膜への酸素の添加量が第５の酸化窒化シリコン膜の膜厚で変化していることが挙げられる（図５（Ａ）参照。）。
【０３７４】
以上により、第５の酸化窒化シリコン膜厚が６０ｎｍより厚い１００ｎｍの条件で追加熱処理に対する耐性が弱いのは、第５の酸化窒化シリコン膜が有する過剰酸素量が膜厚６０ｎｍの場合と概略同じであるが、第５の酸化窒化シリコン膜と電極が接する表面積が増加するので、電極による酸素吸収の影響が大きくなったためと考えられる。
【０３７５】
一方、第５の酸化窒化シリコン膜の膜厚が６０ｎｍより薄いと、追加熱処理に対する耐性が弱い結果となったのは、第５の酸化窒化シリコン膜の膜厚が６０ｎｍよりも薄い条件では、第４の酸化アルミニウム膜の成膜による第５の酸化窒化シリコン膜への酸素添加量が減少し、結果としてトランジスタ特性がマイナスシフトしたためと考えられる。
【０３７６】
以上により、本発明の一態様である半導体装置の構造において、過剰酸素を有する第５の酸化窒化シリコン膜と接する電極の表面積を小さくすることにより、熱処理によるトランジスタの特性変動が抑制できることを確認した。
【実施例２】
【０３７７】
本実施例では、図１に示す半導体装置に相当する試料を作製した。該試料としては、試料Ｅおよび試料Ｆとした。まずは、試料Ｅを用いて、トランジスタ特性のトランジスタ密度依存性を評価した。トランジスタ密度は、１．０個／μｍ２、２．０個／μｍ２および２．９個／μｍ２を評価した。また、試料Ｅおよび試料Ｆを用いて、第２のゲート絶縁膜の膜厚を変えた時のＶｓｈのＶｂｇ依存性の違いを評価した。
【０３７８】
まず、本実施例で作製した試料Ｅ及び試料Ｆの作製方法について説明する。なお、特に説明が無い場合には、試料Ｅ及び試料Ｆの作製方法は同一である。はじめに、単結晶シリコンウエハ上に、熱酸化法によって、酸化シリコン膜を４００ｎｍの膜厚で成膜した。次に、スパッタリング法によって、第１の酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。
【０３７９】
次に、第１の酸化アルミニウム膜上に、ＣＶＤ法によって、第１の酸化窒化シリコン膜を２００ｎｍの膜厚で成膜し、第１の酸化窒化シリコン膜上にスパッタリング法によって、第１のタングステン膜を３５ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第１のタングステン膜を加工し、第１のタングステン膜を有するハードマスクを形成した。
【０３８０】
次に、第１の酸化窒化シリコン膜を加工し、第１の酸化アルミニウム膜に達する溝を形成した。次に該溝に、スパッタリング法によって、第１の窒化タンタル膜を成膜し、第１の窒化タンタル膜上に、ＡＬＤ法およびＣＶＤ法によって、第１の窒化チタン膜および第２のタングステン膜を成膜した。次に第１のＣＭＰ処理によって、第１の酸化窒化シリコン膜の上面に達するまで、第２のタングステン膜、第１の窒化チタン膜、第１の窒化タンタル膜および第１のタングステン膜を研磨し、溝に第２のタングステン膜、第１の窒化チタン膜および第１の窒化タンタル膜を埋め込み、配線層および第２のゲート電極を形成した。
【０３８１】
次に、試料Ｅと、試料Ｆとを異なる作製方法で作製した。試料Ｅの作製方法としては、ＣＶＤ法によって、第２の酸化窒化シリコン膜を５ｎｍの膜厚で成膜し、次に、ＡＬＤ法によって、酸化ハフニウム膜を１０ｎｍの膜厚で成膜し、熱処理を行った。該熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。次に、ＣＶＤ法によって、第３の酸化窒化シリコン膜を１５ｎｍの膜厚で成膜した。
【０３８２】
また、試料Ｆの作製方法としては、ＣＶＤ法によって、第２の酸化窒化シリコン膜を５ｎｍの膜厚で成膜し、次に、ＡＬＤ法によって、酸化ハフニウム膜を１０ｎｍの膜厚で成膜し、熱処理を行った。該熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。次に、ＣＶＤ法によって、第３の酸化窒化シリコン膜を５ｎｍの膜厚で成膜した。第２の酸化窒化シリコン膜、酸化ハフニウム膜および第３の酸化窒化シリコン膜は、第２のゲート絶縁膜としての機能を有する。次に、熱処理を行った。該熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３８３】
以上の工程が、試料Ｅと、試料Ｆとの異なる作製方法である。これ以降の作製方法については、試料Ｅ、及び試料Ｆで同一とした。次に、第１の酸化物（Ｓ１）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ１は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
【０３８４】
次に、Ｓ１上に、第２の酸化物（Ｓ２）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を１５ｎｍの膜厚で成膜した。Ｓ２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。
【０３８５】
次に熱処理を行った。該熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３８６】
次に、Ｓ２上に、スパッタリング法によって、第２の窒化タンタル膜を２０ｎｍの膜厚で成膜した。次に第２の窒化タンタル膜上に、ＡＬＤ法によって、第２の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。次に、第２の酸化アルミニウム膜上に、スパッタリング法によって、第３の窒化タンタル膜を１５ｎｍの膜厚で成膜した。
【０３８７】
次に、リソグラフィー法によって、レジストマスクを形成し、該レジストマスクをエッチングマスクとして、チャネルが形成される部分の第３の窒化タンタル膜をエッチングした。該エッチングは、ドライエッチング法を用いた。次に、該レジストマスクを酸素プラズマによって除去した。
【０３８８】
次にリソグラフィー法によって、レジストマスクを形成し、該レジストマスクをエッチングマスクとして、第３の窒化タンタル膜、第２の酸化アルミニウム膜および第２の窒化タンタル膜をエッチングし、次に、該レジストマスクを酸素プラズマによって除去し、チャネルが形成される部分の第２の酸化アルミニウムをエッチングした。次に、Ｓ２およびＳ１の不要部分を順にエッチングした。該エッチングはドライエッチング法を用いた。
【０３８９】
次に、チャネルが形成される部分の第２の窒化タンタル膜をエッチングした。該エッチングによって第２の酸化アルミニウム上の第３のタンタル膜も同時にエッチングした。該エッチングはドライエッチング法を用いた。
【０３９０】
次に、第３の酸化物（Ｓ３）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。
【０３９１】
次に、第１のゲート酸化膜としての機能を有する第４の酸化窒化シリコン膜をＣＶＤ法によって１０ｎｍの膜厚で成膜した。
【０３９２】
次に、スパッタリング法によって、第２の窒化チタン膜を１０ｎｍの膜厚で成膜し、第２の窒化チタン膜上に、スパッタリング法によって、第３のタングステン膜を３０ｎｍの膜厚で成膜した。
【０３９３】
次に、リソグラフィー法によって、第３のタングステン膜および第２の窒化チタン膜を順にエッチングして第１のゲート電極を形成した。該エッチングはドライエッチング法を用いた。
【０３９４】
次に、ＡＬＤ法によって、第３の酸化アルミニウム膜を７ｎｍの膜厚で成膜した。基板温度は、２５０℃とした。
【０３９５】
次に、リソグラフィー法によって、レジストマスクを形成し、第３の酸化アルミニウム膜および第４の酸化窒化シリコン膜の一部をエッチングした。第３の酸化アルミニウム膜のエッチングはウエットエッチング法を用い、第４の酸化窒化シリコン膜のエッチングはドライエッチング法を用いた。次に、該レジストマスクを除去した後に、Ｓ３をエッチングした。Ｓ３のエッチングはウエットエッチング法を用いた。
【０３９６】
次にＣＶＤ法によって、第５の酸化窒化シリコン膜を６０ｎｍの膜厚で成膜した。第５の酸化窒化シリコン膜は、図１（Ｂ）における絶縁体４１５に相当する。
【０３９７】
次に、スパッタリング法によって第４の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて３５ｎｍの膜厚で成膜した。
【０３９８】
次に、第４の酸化アルミニウム膜上にＡＬＤ法によって第５の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。基板温度は２５０℃とした。
【０３９９】
次に、熱処理を行った。該熱処理は、酸素を含む雰囲気にて温度３５０℃、１時間の処理を行った。
【０４００】
次に、ＣＶＤ法によって、第６の酸化窒化シリコン膜を３５０ｎｍの膜厚で成膜した。次に、第２のＣＭＰ処理を行ない、第６の酸化窒化シリコン膜を研磨し、第６の酸化窒化シリコン膜の表面を平坦化した。
【０４０１】
次に、スパッタリング法を用いて、第４のタングステン膜を９０ｎｍの膜厚で成膜した。次にＣＶＤ法を用いて、窒化シリコン膜を１３０ｎｍの膜厚で成膜した。
【０４０２】
次に、リソグラフィー法によって、窒化シリコン膜および第４のタングステン膜を加工し、窒化シリコン膜および第４のタングステン膜を有するハードマスクを形成した。次に、該ハードマスクをエッチングマスクとして、第２のタングステン膜（第２のゲート電極）に達するコンタクトホール、第３のタングステン膜（第１のゲート電極）に達するコンタクトホールおよび第２の窒化タンタル膜（ソース電極およびドレイン電極）に達するコンタクトホールを形成した。
【０４０３】
次に、ＡＬＤ法によって、第６の酸化アルミニウム膜を１３ｎｍの膜厚で成膜した。次に、ドライエッチング法によって異方性エッチングすることで、平坦化された第６の酸化窒化シリコン膜の上面およびコンタクトホール底部の第６の酸化アルミニウム膜をエッチングした。尚、コンタクトホール側面の第６の酸化アルミニウム膜は残存した。これによって、コンタクトホールの側面に接するように第６の酸化アルミニウム膜が形成された。
【０４０４】
次に、ＡＬＤ法によって第３の窒化チタン膜を基板温度３７５℃にて、１０ｎｍの膜厚で成膜し、ＣＶＤ法によって、第５のタングステン膜を基板温度３５０℃にて、１５０ｎｍの膜厚で成膜した。
【０４０５】
次に、第３のＣＭＰ処理を行い、第５のタングステン膜、第３の窒化チタン膜、窒化シリコン膜および第４のタングステン膜を第６の酸化窒化シリコン膜へ達するまで研磨を行ない、各コンタクトホール内に第５のタングステン膜および第３の窒化チタン膜が埋め込まれた電極を形成した。
【０４０６】
次に、スパッタリング法によって、第６のタングステン膜を５０ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第６のタングステン膜の一部をエッチングして、配線層を形成した。
【０４０７】
次に、熱処理を行った。該熱処理は２５０℃の温度で１時間行った。
【０４０８】
次に、フォトレジスト膜を塗布法によって、１．０μｍの膜厚で形成した。次に、リソグラフィー法によって、測定端子（測定パッド）となる部分のフォトレジスト膜を除去した。
【０４０９】
以上により、図１に示す、半導体装置に相当する試料（試料Ｅ及び試料Ｆ）を作製した。
【０４１０】
次に、試料Ｅを用いて、トランジスタ特性のトランジスタ密度依存性を評価した。トランジスタ密度は、１．０個／μｍ２、２．０個／μｍ２および２．９個／μｍ２とした。測定したトランジスタのサイズは、チャネル長（Ｌ）＝６０ｎｍの設計値、チャネル幅（Ｗ）＝６０ｎｍの設計値とした。また、トランジスタの測定点数は、９点とした。
【０４１１】
トランジスタ特性の測定としては、Ｖｄを０．１Ｖ、１．２Ｖとし、それぞれのＶｄに対して、Ｖｇを−４．０Ｖから＋４．０Ｖまで変化させたときのＩｄの変化を測定した。すなわちＩｄ−Ｖｇ特性を測定した。本測定においては、第２のゲート電極（バックゲート電極）の電圧（Ｖｂｇ）は０Ｖに設定した。
【０４１２】
また、Ｖｄ＝０．１ＶにおけるＩｄ−Ｖｇ特性の測定データから、グラジュアルチャネル近似の線形領域の式を用いて電界効果移動度μＦＥ（ｃｍ２／Ｖｓ）を算出した。
【０４１３】
また、Ｉｄ−Ｖｇ特性の測定データより、Ｉｏｎを求めた。Ｉｏｎは、Ｖｄ＝１．２Ｖ，Ｖｇ＝３．３ＶのＩｄと定義する。さらに、Ｖｄ＝１．２ＶにおけるＶｓｈおよびＶｄ＝１．２ＶにおけるＳ値も求めた。Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ  Ｓｗｉｎｇ  ｖａｌｕｅ）とは、サブスレッショルド領域において、Ｉｄが一桁変化するのに要するＶｇと定義する。
【０４１４】
図２７にそれぞれのトランジスタ密度におけるトランジスタのＶｄ＝０．１および１．２ＶにおけるＩｄ−Ｖｇ特性と、Ｖｄ＝０．１ＶにおけるμＦＥ特性のグラフをまとめた。図２７によると、トランジスタ密度の値によらず、概ね同様のＩｄ−Ｖｇ特性となった。
【０４１５】
また、図２８にＩｏｎ、μＦＥ、ＶｓｈおよびＳ値のトランジスタ密度依存性を示すグラフを示す。図２８によると、Ｉｏｎ、μＦＥ、ＶｓｈおよびＳ値は、どのトランジスタ密度においても概ね同じ値となっており、バラツキも同様でありトランジスタ密度依存性は確認できなかった。以上の結果より、本発明の一態様である半導体装置の構造においては、トランジスタ密度によらずトランジスタ特性は概ね一定であり、バラツキも小さく安定していることが確認された。
【０４１６】
次に、試料Ｅおよび試料Ｆを用いて、第２のゲート絶縁膜の膜厚を変えた時のＶｓｈのＶｂｇ依存性の違いを評価した。試料Ｅの第２のゲート絶縁膜は、第２の酸化窒化シリコン膜を５ｎｍ、酸化ハフニウム膜を１０ｎｍおよび第３の酸化窒化シリコン膜を１５ｎｍの３層構造とし、試料Ｆの第２のゲート絶縁膜は、第２の酸化窒化シリコン膜を５ｎｍ、酸化ハフニウム膜を１０ｎｍおよび第３の酸化窒化シリコン膜を５ｎｍとする３層構造とした。ここで、第２の酸化窒化シリコン膜および第３の酸化窒化シリコン膜を基準として、試料Ｅおよび試料ＦのＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）を算出すると、試料ＥのＥＯＴは、２２．５ｎｍ、試料ＦのＥＯＴは、１２．５ｎｍとなる。ここで、酸化ハフニウム膜の比誘電率は、第２の酸化窒化シリコン膜および第３の酸化窒化シリコン膜の比誘電率の４倍とした。
【０４１７】
本実施例では、第２のゲート電極に与える電圧Ｖｂｇを、０Ｖ、−３Ｖ、−６Ｖおよび−９Ｖとした時のＶｓｈのシフト量をΔＶｓｈとした。図２９は、Ｖｂｇ＝０Ｖの時のＶｓｈを基準として、Ｖｂｇ＝−３Ｖ、−６Ｖおよび−９ＶでのそれぞれのＶｓｈの差をプロットしたグラフである。図２９の２つの直線は、試料Ｅおよび試料ＦのそれぞれのΔＶｓｈの値について近似直線を示している。
【０４１８】
図２９によると、試料Ｅの近似直線の傾きは、約−０．２１であり、試料Ｆの近似直線の傾きは、約−０．３４となった。つまり、第２のゲート絶縁膜のＥＯＴが薄い試料Ｆの方が、試料Ｅと比較して、Ｖｂｇの変化によるΔＶｓｈが大きく、試料Ｅの１．６倍Ｖｓｈを変化させることができることが解った。以上により、第２のゲート絶縁膜の膜厚を薄膜化することで、ＶｂｇによるＶｓｈの制御性が向上することを確認した。
【実施例３】
【０４１９】
本実施例では、図１に示す構造に相当する半導体装置を作製した。また、該半導体装置は、図１（Ｂ）および（Ｃ）の酸化物４０６ｂに相当する第２の酸化物（Ｓ２）として、Ｉｎ−Ｇａ−Ｚｎ酸化物のＣＡＡＣ−ＯＳを用いて、試料を作製した。試料のトランジスタ特性を測定し、その後追加で熱処理を行い、熱処理時間のトランジスタ特性への影響を評価した。
【０４２０】
半導体装置の作製は、シリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を４００ｎｍの膜厚で成膜した。次に、スパッタリング法によって、第１の酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。
【０４２１】
次に、第１の酸化アルミニウム膜上に、ＣＶＤ法によって、第１の酸化窒化シリコン膜を２００ｎｍの膜厚で成膜し、第１の酸化窒化シリコン膜上にスパッタリング法によって、第１のタングステン膜を３５ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第１のタングステン膜を加工し、第１のタングステン膜を有するハードマスクを形成した。
【０４２２】
次に、第１の酸化窒化シリコン膜を加工し、第１の酸化アルミニウム膜に達する溝を形成した。次に該溝に、スパッタリング法によって、第１の窒化タンタル膜を成膜し、第１の窒化タンタル膜上に、ＡＬＤ法およびＣＶＤ法によって、第１の窒化チタン膜および第２のタングステン膜を成膜した。次に第１のＣＭＰ処理によって、第１の酸化窒化シリコン膜の上面に達するまで、第２のタングステン膜、第１の窒化チタン膜、第１の窒化タンタル膜および第１のタングステン膜を研磨し、溝に第２のタングステン膜、第１の窒化チタン膜、および第１の窒化タンタル膜を埋め込み、配線層および第２のゲート電極を形成した。
【０４２３】
次に、ＣＶＤ法によって、第２の酸化窒化シリコン膜を５ｎｍの膜厚で成膜した。次に、ＡＬＤ法によって、酸化ハフニウム膜を１０ｎｍの膜厚で成膜した。次に、ＣＶＤ法によって、第３の酸化窒化シリコン膜を１５ｎｍの膜厚で成膜した。第２の酸化窒化シリコン膜、酸化ハフニウム膜および第３の酸化窒化シリコン膜は、第２のゲート絶縁膜としての機能を有する。
【０４２４】
次に第１の熱処理を行った。第１の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０４２５】
次に、第１の酸化物（Ｓ１）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ１は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
【０４２６】
次に、Ｓ１上に、第２の酸化物（Ｓ２）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を１５ｎｍの膜厚で成膜した。Ｓ２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
【０４２７】
ここで、Ｓ２と同様の条件で成膜した、Ｉｎ−Ｇａ−Ｚｎ酸化物をＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した結果を図３０に示す。当該Ｉｎ−Ｇａ−Ｚｎ酸化物は、ｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いて解析を行った。図３０に示すように、当該Ｉｎ−Ｇａ−Ｚｎ酸化物において、回折角（２θ）が３１°近傍にピークが現れた。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、当該Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶がｃ軸配向性を有し、ｃ軸が当該Ｉｎ−Ｇａ−Ｚｎ酸化物を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。よって、当該Ｉｎ−Ｇａ−Ｚｎ酸化物、および、本実施例に係るＳ２は、ＣＡＡＣ−ＯＳであることが分かる。
【０４２８】
次に第２の熱処理を行った。第２の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０４２９】
次に、Ｓ２上に、スパッタリング法によって、第２の窒化タンタル膜を２５ｎｍの膜厚で成膜した。
【０４３０】
次に、リソグラフィー法によって、レジストマスクを形成し、第２の窒化タンタル膜を島状にエッチングした。該エッチングはドライエッチング法を用いた。次に、該レジストマスクを酸素プラズマによって除去した。次に、島状に加工した第２の窒化タンタル膜をマスクに用いて、Ｓ２およびＳ１を順に、島状にエッチングした。該エッチングはドライエッチング法を用いた。
【０４３１】
次に、第２の窒化タンタル膜、Ｓ２およびＳ１上に、スパッタリング法およびＡＬＤ法によって、第２の酸化アルミニウム膜を成膜した。第２の酸化アルミニウム膜は、スパッタリング法で５ｎｍ成膜した後、ＡＬＤ法で３ｎｍ成膜した。
【０４３２】
次に、リソグラフィー法によって、レジストマスクを形成し、チャネルが形成される部分の第２の酸化アルミニウム膜をエッチングした。該エッチングは、ウエットエッチング法を用いた。ここで、第２の酸化アルミニウム膜は、第２の窒化タンタル膜、Ｓ２およびＳ１の側面を覆い、第３の酸化窒化シリコン膜の上面に接するように形成した。このように、第２の酸化アルミニウム膜を設けることで、図１に示す絶縁体４１５に相当する第５の酸化窒化シリコン膜に含まれる酸素が、ソース電極またはドレイン電極に吸収されるのを低減することができる。
【０４３３】
続けて、第２の酸化アルミニウム膜をマスクとし、チャネルが形成される部分の第２の窒化タンタル膜をエッチングした。該エッチングはドライエッチング法を用いた。
【０４３４】
次に、該レジストマスクを酸素プラズマによって除去した。
【０４３５】
次に、第３の酸化物（Ｓ３）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。
【０４３６】
次に、第４の酸化窒化シリコン膜をＣＶＤ法によって８ｎｍの膜厚で成膜した。さらに、第４の酸化窒化シリコン膜の上に第３の酸化アルミニウム膜をＡＬＤ法によって３ｎｍの膜厚で成膜した。第４の酸化窒化シリコン膜および第３の酸化アルミニウム膜は、第１のゲート絶縁膜として機能する。このように、第１のゲート絶縁膜が、第３の酸化アルミニウム膜を有することで、第４の酸化窒化シリコン膜に含まれる酸素がゲート電極に吸収されるのを低減することができる。
【０４３７】
次に、ＡＬＤ法によって、第２の窒化チタン膜を１０ｎｍの膜厚で成膜し、第２の窒化チタン膜上に、スパッタリング法によって、第３のタングステン膜を３０ｎｍの膜厚で成膜した。第２の窒化チタン膜と第３のタングステン膜は、連続成膜した。
【０４３８】
次に、リソグラフィー法によって、第３のタングステン膜および第２の窒化チタン膜を順にエッチングしてゲート電極を形成した。該エッチングはドライエッチング法を用いた。
【０４３９】
次に、ＡＬＤ法によって、第４の酸化アルミニウム膜を７ｎｍの膜厚で成膜した。基板温度は、２５０℃とした。
【０４４０】
次に、リソグラフィー法によって、レジストマスクを形成し、第４の酸化アルミニウム、第３の酸化アルミニウム膜および第４の酸化窒化シリコン膜をエッチングした。第４の酸化アルミニウムおよび第３の酸化アルミニウム膜のエッチングはウエットエッチング法を用い、第４の酸化窒化シリコン膜のエッチングはドライエッチング法を用いた。次に、該レジストマスクを除去した後に、Ｓ３をエッチングした。Ｓ３のエッチングは、希釈リン酸液を用いた。
【０４４１】
次に、第５の酸化窒化シリコン膜を６０ｎｍの膜厚でＣＶＤ法によって成膜した。
【０４４２】
次に、スパッタリング法によって第５の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて３５ｎｍの膜厚で成膜した。
【０４４３】
次に、第５の酸化アルミニウム膜上にＡＬＤ法によって第６の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。基板温度は２５０℃とした。
【０４４４】
次に、ＣＶＤ法によって、第６の酸化窒化シリコン膜を３５０ｎｍの膜厚で成膜した。次に、第２のＣＭＰ処理を行ない、第６の酸化窒化シリコン膜を研磨し、第６の酸化窒化シリコン膜の表面を平坦化した。
【０４４５】
次に、スパッタリング法を用いて、第４のタングステン膜を９０ｎｍの膜厚で成膜した。次にＣＶＤ法を用いて、窒化シリコン膜を１３０ｎｍの膜厚で成膜した。
【０４４６】
次に、リソグラフィー法によって、窒化シリコン膜および第４のタングステン膜を加工し、窒化シリコン膜および第４のタングステン膜を有するハードマスクを形成した。次に、該ハードマスクをエッチングマスクとして、第２のタングステン膜（第２のゲート電極）に達するコンタクトホール、第３のタングステン膜（第１のゲート電極）に達するコンタクトホールおよび第２の窒化タンタル膜（ソース電極およびドレイン電極）に達するコンタクトホールを形成した。
【０４４７】
次に、第７の酸化アルミニウム膜を１３ｎｍの膜厚で成膜した。基板温度は２５０℃とした。それから、第７の酸化アルミニウム膜を異方性エッチングし、上記コンタクトホールの側面にのみ残存させた。このように、第７の酸化アルミニウム膜を設けることで、図１（Ｂ）に示す絶縁体４１５に相当する第５の酸化窒化シリコン膜に含まれる酸素が、コンタクトホール内に埋め込まれた電極、ソース電極またはドレイン電極に吸収されるのを低減することができる。
【０４４８】
次に、ＡＬＤ法によって第３の窒化チタン膜を基板温度３７５℃にて、１０ｎｍの膜厚で成膜し、ＣＶＤ法によって、第５のタングステン膜を基板温度３５０℃にて、１５０ｎｍの膜厚で成膜した。
【０４４９】
次に、第３のＣＭＰ処理を行い、第５のタングステン膜、第３の窒化チタン膜、窒化シリコン膜、および第４のタングステン膜を、第６の酸化窒化シリコン膜へ達するまで研磨を行ない、各コンタクトホール内に第５のタングステン膜および第３の窒化チタン膜が埋め込まれた電極を形成した。
【０４５０】
次に、スパッタリング法によって、第６のタングステン膜を５０ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第６のタングステン膜の一部をエッチングして、配線層を形成した。
【０４５１】
次に、第３の熱処理を行った。第３の熱処理は２５０℃の温度で１時間行った。
【０４５２】
次に、フォトレジスト膜を塗布法によって、１．０μｍの膜厚で形成した。次に、リソグラフィー法によって、測定端子（測定パッド）となる部分のフォトレジスト膜を除去した。
【０４５３】
以上により、図１に示す、半導体装置を作製した。
【０４５４】
次に、試料のトランジスタ特性を測定した。測定したトランジスタは、トランジスタのチャネル長（Ｌ）＝６０ｎｍの設計値、チャネル幅（Ｗ）＝６０ｎｍの設計値、トランジスタ密度＝２．０個／μｍ２とした。
【０４５５】
トランジスタ特性の測定は、ドレイン電圧Ｖｄを０．１Ｖ、１．２Ｖとし、それぞれのＶｄに対して、ゲート電圧Ｖｇを−４．０Ｖから＋４．０Ｖまで変化させたときのドレイン電流Ｉｄの変化を測定した。すなわちＩｄ−Ｖｇ特性を測定した。本測定においては、第２のゲート電極（バックゲート電極）の電圧（Ｖｂｇ）は０Ｖに設定した。
【０４５６】
また、Ｖｄ＝０．１ＶにおけるＩｄ−Ｖｇ特性の測定データから、グラジュアルチャネル近似の線形領域の式を用いて電界効果移動度μＦＥ（ｃｍ２／Ｖｓ）を算出した。
【０４５７】
図３１に本実施例に係る試料のＶｄ＝０．１および１．２ＶにおけるＩｄ−Ｖｇ特性と、Ｖｄ＝０．１ＶにおけるμＦＥ特性のグラフをまとめた。図３１（Ａ）は、試料の初期特性を示し、図３１（Ｂ）は、追加熱時間合計４時間後の特性を示す。追加熱処理は、窒素雰囲気において４００℃の温度で行った。また、各グラフの左側の縦軸は、Ｉｄを示し、右側の縦軸は、μＦＥを示す。横軸は、Ｖｇを示す。
【０４５８】
図３１（Ｂ）に示すように、本発明の一態様の構造は、長時間の追加熱処理を行ってもトランジスタ特性は、オンオフの取れた良好な特性を維持していることが確認された。追加熱処理の合計時間が４時間でもノーマリオフの特性を維持できている。このように、本実施例に係るトランジスタは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。
【０４５９】
本実施例に係る試料において、Ｓ２はＣＡＡＣ−ＯＳを有している。ＣＡＡＣ−ＯＳは、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、Ｓ２からの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、Ｓ２から酸素が引き抜かれることを低減できるので、ＣＡＡＣ−ＯＳを有するトランジスタは、サーマルバジェットに対して安定である。
【０４６０】
以上により、本発明の一態様である半導体装置の構造において、Ｓ２にＣＡＡＣ−ＯＳを用いることにより、熱処理によるトランジスタの特性変動が抑制できることを確認した。
【符号の説明】
【０４６１】
Ｉ１    絶縁体
Ｉ２    絶縁体
Ｓ１    酸化物
Ｓ２    酸化物
Ｓ３    酸化物
１００    容量素子
１０１    容量素子
１１０    導電体
１１２    導電体
１２０    導電体
１３０    絶縁体
１５０    絶縁体
１５６    導電体
１６０    絶縁体
１６６    導電体
２００    トランジスタ
２０１    トランジスタ
２１０    絶縁体
２１２    絶縁体
２１４    絶縁体
２１６    絶縁体
２１８    導電体
３００    トランジスタ
３０１    絶縁体
３０２    絶縁体
３０３    絶縁体
３１０    導電体
３１０ａ    導電体
３１０ｂ    導電体
３１１    基板
３１３    半導体領域
３１４ａ    低抵抗領域
３１４ｂ    低抵抗領域
３１５    絶縁体
３１６    導電体
３２０    絶縁体
３２２    絶縁体
３２４    絶縁体
３２６    絶縁体
３２８    導電体
３３０    導電体
３４０    トランジスタ
３４５    トランジスタ
３５０    絶縁体
３５２    絶縁体
３５４    絶縁体
３５６    導電体
３６０    絶縁体
３６２    絶縁体
３６４    絶縁体
３６６    導電体
３７０    絶縁体
３７２    絶縁体
３７４    絶縁体
３７６    導電体
３８０    絶縁体
３８２    絶縁体
３８４    絶縁体
３８６    導電体
４００    基板
４０１ａ    酸化物
４０１ｂ    酸化物
４０２    絶縁体
４０４    導電体
４０４ａ    導電体
４０４ｂ    導電体
４０５    導電体
４０５ａ    導電体
４０５ｂ    導電体
４０６ａ    酸化物
４０６ａ１    酸化物
４０６ｂ    酸化物
４０６ｂ１    酸化物
４０６ｃ    酸化物
４０６ｃ１    酸化物
４０８ａ    酸化物
４０８ｂ    酸化物
４１０    絶縁体
４１１    導電体
４１１ａ    導電体
４１１ａ１    導電体
４１１ａ２    導電体
４１２    絶縁体
４１２ａ    絶縁体
４１５    絶縁体
４１６    導電体
４１６ａ    導電体
４１６ａ１    導電体
４１６ａ２    導電体
４１７    バリア膜
４１７ａ    バリア膜
４１７ａ１    バリア膜
４１７ａ２    バリア膜
４１８    酸化物
４２０    酸化物
４２１    レジスト
４２２    酸化物
４３０ｃ    酸化物
４３１ａ    酸化物
４３１ｂ    酸化物
４３２ａ    酸化物
４３２ｂ    酸化物
４４０    導電体
４４０ａ    導電体
４４０ｂ    導電体
４４５    バリア層
４４５ａ    バリア層
４４５ｂ    バリア層
４５０    電極
４５１    電極
４５２    電極
４５５    絶縁体
４６０    導電体
４６０ａ    導電体
４６０ｂ    導電体
４７０    バリア層
５００    構造
７１１    基板
７１２    回路領域
７１３    分離領域
７１４    分離線
７１５    チップ
７５０    電子部品
７５２    プリント基板
７５４    実装基板
７５５    リード
２９１０    情報端末
２９１１    筐体
２９１２    表示部
２９１３    カメラ
２９１４    スピーカ部
２９１５    操作スイッチ
２９１６    外部接続部
２９１７    マイク
２９２０    ノート型パーソナルコンピュータ
２９２１    筐体
２９２２    表示部
２９２３    キーボード
２９２４    ポインティングデバイス
２９４０    ビデオカメラ
２９４１    筐体
２９４２    筐体
２９４３    表示部
２９４４    操作スイッチ
２９４５    レンズ
２９４６    接続部
２９５０    情報端末
２９５１    筐体
２９５２    表示部
２９６０    情報端末
２９６１    筐体
２９６２    表示部
２９６３    バンド
２９６４    バックル
２９６５    操作スイッチ
２９６６    入出力端子
２９６７    アイコン
２９８０    自動車
２９８１    車体
２９８２    車輪
２９８３    ダッシュボード
２９８４    ライト
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３００６    配線
３００７    配線
３００８    配線
３００９    配線
３０１０    配線
【図１】
2019029641.tif 000003
【図２】
2019029641.tif 000004
【図３】
2019029641.tif 000005
【図４】
2019029641.tif 000006
【図５】
2019029641.tif 000007
【図６】
2019029641.tif 000008
【図７】
2019029641.tif 000009
【図８】
2019029641.tif 000010
【図９】
2019029641.tif 000011
【図１０】
2019029641.tif 000012
【図１１】
2019029641.tif 000013
【図１２】
2019029641.tif 000014
【図１３】
2019029641.tif 000015
【図１４】
2019029641.tif 000016
【図１５】
2019029641.tif 000017
【図１６】
2019029641.tif 000018
【図１７】
2019029641.tif 000019
【図１８】
2019029641.tif 000020
【図１９】
2019029641.tif 000021
【図２０】
2019029641.tif 000022
【図２１】
2019029641.tif 000023
【図２２】
2019029641.tif 000024
【図２３】
2019029641.tif 000025
【図２４】
2019029641.tif 000026
【図２５】
2019029641.tif 000027
【図２６】
2019029641.tif 000028
【図２７】
2019029641.tif 000029
【図２８】
2019029641.tif 000030
【図２９】
2019029641.tif 000031
【図３０】
2019029641.tif 000032
【図３１】
2019029641.tif 000033