(57)【要約】      （修正有）【課題】低い負荷電力レベルでのエネルギー変換効率を損なうことなく、突発的な大きな負荷電力にも対応可能な、集積回路スイッチトキャパシタＤＣ−ＤＣ変換器を提供する。【解決手段】集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００において、第１スイッチトキャパシタ変換器４０２は、ＤＣ入力４０１と、少なくとも１つの外部フライングキャパシタＣｆｌｙに接続可能な複数の個別制御可能半導体スイッチＳＷ０〜ＳＷ３を有する第１スイッチアレイとを有する。第２スイッチトキャパシタ変換器４０４は、入力と、複数の個別制御可能半導体スイッチと複数の内部フライングキャパシタとを有する第２スイッチアレイとを有する。コントローラは、第１スイッチトキャパシタ変換器４０２および第２スイッチトキャパシタ変換器４０４の変換器構成を選択する。【選択図】図４
2019115252.tif 000002
【特許請求の範囲】
【請求項１】
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器であって、
第１スイッチトキャパシタ変換器と、第２スイッチトキャパシタ変換器と、コントローラを備えており、
前記第１スイッチトキャパシタ変換器は、
バッテリー供給電圧を受けるためのＤＣ入力と、
前記バッテリー供給電圧を中間電圧に変換するために、前記第１スイッチトキャパシタ変換器の１つ以上の個別変換器構成を形成するための少なくとも１つの外部フライングキャパシタに接続可能な複数の個別制御可能半導体スイッチを備える第１スイッチアレイと、を有し、
前記第２スイッチトキャパシタ変換器は、
前記中間電圧に接続される入力と、
複数の個別制御可能半導体スイッチと、前記中間電圧をＤＣ出力電圧に変換するために、複数の個別変換器構成を形成するように構成可能である複数の内部フライングキャパシタとを備える第２スイッチアレイと、を有し、
前記コントローラは、前記第１スイッチトキャパシタ変換器の変換器構成と前記第２スイッチトキャパシタ変換器の変換器構成を選択するため、前記第１および第２スイッチアレイの各個別制御可能半導体スイッチの各制御端子に接続される、集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項２】
前記コントローラは、
直接的または間接的に、前記少なくとも１つの外部フライングキャパシタの充電状態を判定することと、
前記充電状態を所定の充電基準と比較することと、
前記所定の充電基準が満たされたことに応じて、前記第１スイッチアレイを介して前記少なくとも１つの外部フライングキャパシタを再充電することと、
を実行する、請求項１に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項３】
前記コントローラは、
前記第１スイッチアレイの個別制御可能半導体スイッチの第１組および第２組それぞれの状態を切り替え、
前記少なくとも１つの外部フライングキャパシタを、前記ＤＣ入力（バッテリー電圧）と前記第２スイッチトキャパシタ変換器の前記入力との間に接続し、
前記少なくとも１つの外部フライングキャパシタを再充電する、請求項２に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項４】
前記少なくとも１つの外部フライングキャパシタの前記所定の充電基準は、
前記第２スイッチトキャパシタ変換器の切り替え周波数、前記ＤＣ出力電圧と前記ＤＣ出力電圧の設定点または目標電圧との間の電圧差、前記少なくとも１つの外部フライングキャパシタにおける電圧降下、の内の１つまたは複数含む、請求項２または３に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項５】
前記コントローラは、前記所定の充電状態にかかわらず、たとえば１６ｋＨｚ超の初期または最低切り替え周波数において前記少なくとも１つの外部フライングキャパシタを再充電し、前記第１スイッチトキャパシタ変換器の前記切り替え周波数の下限を設定する、請求項２から４のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項６】
前記第２スイッチトキャパシタ変換器の最低切り替え周波数は、５ＭＨｚ超または１０ＭＨｚ超等、１ＭＨｚ超であり、及び／又は、
前記第１スイッチトキャパシタ変換器の最高切り替え周波数は、１００ｋＨｚ未満等、２５０ｋＨｚ未満である、請求項１から５のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項７】
前記第１スイッチアレイは、
クロック信号の第１クロック位相（ｐ１）によって駆動される第１組の個別制御可能半導体スイッチと、
前記クロック信号に重複しない第２クロック位相（ｐ２）によって駆動される第２組の個別制御可能半導体スイッチと、を有し、
前記第１組の個別制御可能半導体スイッチは、前記第１クロック位相の際に、前記バッテリー供給電圧から前記少なくとも１つの外部フライングキャパシタを充電し、
前記第２組の個別制御可能半導体スイッチは、前記第２クロック位相の際に、前記第２スイッチトキャパシタ変換器の前記入力に、前記少なくとも１つの外部フライングキャパシタを放電する、請求項１から６のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項８】
第１制御可能バイパススイッチ（ＳＷＢＰ１）と、第２制御可能バイパススイッチ（ＳＷＢＰ２）を備えており、
第１状態において、前記少なくとも１つの外部フライングキャパシタを、前記ＤＣ入力と前記ＤＣ出力電圧の間で（直列に）接続し、
第２状態において、前記少なくとも１つの外部フライングキャパシタを、負の供給経路と前記ＤＣ出力電圧の間で接続し、前記第２スイッチトキャパシタ変換器をバイパスさせる、請求項１から７のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項９】
前記第１制御可能バイパススイッチ（ＳＷＢＰ１）は、前記コントローラによって供給される第１スイッチ制御信号に応じて、前記少なくとも１つの外部フライングキャパシタの第１端子と前記ＤＣ出力電圧を選択的に接続、接続解除し、
前記第２制御可能バイパススイッチ（ＳＷＢＰ２）は、前記コントローラによって供給される第２スイッチ制御信号に応じて、前記少なくとも１つの外部フライングキャパシタの第２端子と前記ＤＣ出力電圧を選択的に接続、接続解除する、請求項８に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項１０】
前記コントローラは、
前記クロック信号の前記第１クロック位相（ｐ１）に同期して前記第１スイッチ制御信号を生成し、
前記クロック信号の前記第２クロック位相（ｐ２）に同期して前記第２スイッチ制御信号を生成する、請求項７又は９に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項１１】
前記第２スイッチトキャパシタ変換器は、出力電圧レギュレータを有し、
前記出力電圧レギュレータは、第１ＤＣ基準電圧を受けるための基準電圧入力と、前記ＤＣ出力電圧を示すフィードバック電圧を受けるためのフィードバック電圧入力と、制御信号を判定するために前記第１ＤＣ基準電圧と前記フィードバック電圧を合成するエラー信号発生器と、を有し、
前記コントローラは、前記ＤＣ出力電圧を調整するために前記第２スイッチアレイの前記複数の個別制御可能半導体スイッチそれぞれのクロック位相を生成する、請求項１から１０のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項１２】
前記コントローラは、前記第２スイッチトキャパシタ変換器の固有エネルギー効率が最大化するように前記第２スイッチトキャパシタ変換器の前記構成を選択し、
前記固有エネルギー効率は、η１＝ＶＣＲ／ｉＶＣＲ＝Ｖｏ１／（Ｖｉｎｔ×ｉＶＣＲ）であり、
η１＝前記ＤＣ出力電圧の前記設定点電圧での前記第２スイッチトキャパシタ変換器の固有エネルギー効率であり、
ＶＣＲ＝選択された変換器構成の電圧変換率であり、
ｉＶＣＲ＝理想的な電圧変換率であり、
Ｖｉｎｔ＝中間電圧である、請求項１から１１のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項１３】
前記少なくとも１つの外部フライングキャパシタの総容量が５００ｎＦ超であり、及び／又は、
前記複数の内部フライングキャパシタの総容量が、５ｎＦ未満等、２２ｎＦ未満である、請求項１から１２のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
【請求項１４】
請求項１から１３のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器と、
１つ以上のリチウムイオン電池セル等、前記バッテリー供給電圧を供給するＤＣ入力に接続可能な少なくとも１つの充電池セルと、
を備えるヘッドウェアラブル補聴装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの外部フライングキャパシタに基づく第１スイッチトキャパシタ変換器と、複数の内部フライングキャパシタを有する第２スイッチトキャパシタ変換器を備える集積回路スイッチトキャパシタＤＣ−ＤＣ変換器に関する。コントローラが、第１スイッチトキャパシタ変換器の変換器構成の選択と、第２スイッチトキャパシタ変換器の変換器構成の選択をするように構成される。
【背景技術】
【０００２】
当分野で公知のスイッチトキャパシタＤＣ−ＤＣ電力変換器が、ヘッドウェアラブル補聴装置等、様々な種類の携帯通信装置で利用されている。スイッチトキャパシタＤＣ−ＤＣ電力変換器は、充電池のような携帯通信装置のエネルギー源または電源からのＤＣ入力電圧を、各種集積回路やその他アクティブな構成要素の駆動に合わせて上下することで、ＤＣ出力電圧に変換するために利用される。スイッチトキャパシタＤＣ−ＤＣ電力変換器は、インダクタ型のものと比べて、所定の有利な特性を持つ。一例として、インダクタの磁界にエネルギーが貯蔵されるようなことがないため、ＥＭＩが比較的低レベルとなることが挙げられる。スイッチトキャパシタＤＣ−ＤＣ電力変換器は、小型で高エネルギー変換効率となり得る。別の構成のスイッチトキャパシタＤＣ−ＤＣ電力変換器によると、ＤＣ電圧ステップアップ（即ち、昇圧）および、ＤＣ電圧ステップダウン（即ち、降圧）を、例えば、１：２または１：３ステップアップ変換、２：１および３：１ステップダウン変換等、構成に応じた最適電圧変換率により実現できる。
【０００３】
ヘッドウェアラブル補聴装置は、ハウジングまたはカスタムシェルの寸法がコンパクトで、さらにバッテリー容量が小さいため、電力供給回路のサイズ、電力変換効率、電磁放射が著しく限定されるが、その点スイッチトキャパシタＤＣ−ＤＣ変換器は、ヘッドウェアラブル補聴装置の電力供給に非常に有用である。
【０００４】
ただし、ＤＣ入力電圧が広い電圧範囲で変動する用途や、同様に負荷電力または負荷電流が大きな変動を示すような用途で高エネルギー変換効率を維持することは、既存のスイッチトキャパシタＤＣ−ＤＣ変換器には難しい。ＳＣ  ＤＣ−ＤＣ変換器のＤＣ入力電圧レベルの変動に関して、リチウムイオン電池セルを含む多様な充電池電源は、例えば、完全充電状態で約４．２Ｖ、放電状態で約３．０Ｖのように、大きな電圧変動が生じる。負荷電力変動は、スイッチトキャパシタＤＣ−ＤＣ変換器により電力供給を受ける各種消費要素（例えば、フラッシュメモリや無線送受信機のような回路ブロックまたはモジュール）の電力消費のバラつきにより生じ得る。消費要素によっては、電力消費が非常に大きく変動し得る。例えば、補聴装置のオーディオパワーアンプは、単発的に起動されるものであるため、非常に大きな電力変動を示し得る。すなわち、この種類の消費要素は、長期間のスリープモード／電源ＯＦＦ状態の最中に比較的突発的に起動されるため、電力消費もそれに応じて突発的に変動してしまう。
【０００５】
完全一体型スイッチトキャパシタＤＣ−ＤＣ変換器は、多くの場合、低電力出力レベルで、高エネルギー変換効率を実現可能である。これは、フライングキャパシタを半導体ダイまたは回路上、すなわちオンチップで一体形成することで、多数のフライングキャパシタを一体形式に設計することができ、それにより多数の変換器構成が実現できることによる。変換器構成が多数存在することは、ＤＣ入力電圧が大きく変動した場合であってもスイッチトキャパシタＤＣ−ＤＣ変換器の固有エネルギー効率が高く保たれることを意味する。しかし、完全一体型スイッチトキャパシタＤＣ−ＤＣ変換器は、通常、一体型フライングキャパシタの容量が限定的であること、さらに切り替え周波数の実用限界により、大きな負荷電力レベルには対応できない。一方で、外部フライングキャパシタ、すなわちオフチップのフライングキャパシタに基づいたスイッチトキャパシタＤＣ−ＤＣ変換器では、固有エネルギー効率を高くすること自体が現実的でない場合が多い。即ち、大量の個別のフライングキャパシタと、それに要する配線および相互接続ピンをキャリア基板上に配置する必要があるが、それは現実的ではないのである。これは、携帯電話やヘッドウェアラブル補聴装置等の小型携帯通信装置の場合に顕著である。
【０００６】
したがって、本技術分野において、スイッチトキャパシタＤＣ−ＤＣ変換器には、より小さいサイズ、負荷状況やＤＣ入力電圧の変動に対するより高い対応性等、性能特性の向上が未だに求められている。具体的には、通常または一般的、典型的には、大幅に低い負荷電力レベルでのエネルギー変換効率を損なうことなく、突発的に大きな負荷電力にも対応可能な、改良したスイッチトキャパシタＤＣ−ＤＣ変換器が求められている。
【発明の概要】
【０００７】
本発明の第１態様は、第１スイッチトキャパシタ変換器を有する集積回路スイッチトキャパシタＤＣ−ＤＣ変換器に関する。第１スイッチトキャパシタ変換器は、バッテリー供給電圧を受けるためのＤＣ入力と、バッテリー供給電圧を中間電圧に変換するための第１スイッチトキャパシタ変換器の１つ以上の個別変換器構成を形成するように、少なくとも１つの外部フライングキャパシタに接続可能な複数の個別制御可能半導体スイッチを有する第１スイッチアレイと、を有する。集積回路スイッチトキャパシタＤＣ−ＤＣ変換器はさらに、第２スイッチトキャパシタ変換器を有する。第２スイッチトキャパシタ変換器は、中間電圧に接続される入力と、中間電圧をＤＣ出力電圧に変換するための、複数の個別変換器構成を形成するように構成可能な複数の個別制御可能半導体スイッチと複数（例えば２つ、３つ、または４つ）の内部フライングキャパシタとを有する第２スイッチアレイと、を有する。集積回路スイッチトキャパシタＤＣ−ＤＣ変換器はさらに、第１スイッチトキャパシタ変換器の変換器構成と第２スイッチトキャパシタ変換器の変換器構成を選択するため、第１および第２スイッチアレイの各個別制御可能半導体スイッチの各制御端子に接続されるコントローラを有する。
【０００８】
バッテリー供給電圧が、バッテリー供給電圧を供給する充電池セルまたは充電不能電池セルにより、集積回路スイッチトキャパシタＤＣ−ＤＣ変換器のＤＣ入力に供給されてよい。１つ以上の電池セルは、例えば充電不能亜鉛空気電池を含んでいてもよいし、または少なくとも１つのリチウムイオン充電池セルを含んでいてもよい。リチウムイオン電池セルは、約４．０Ｖの公称バッテリー電圧を供給するが、バッテリー電圧は満充電状態の約４．２Ｖから、放電状態の約３．０Ｖまで大幅に変動し得る。別の種類の充電池セルでも多くの場合、セルの充電状態に応じて、同様のバッテリー電圧変動が生じる。
【０００９】
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器は、ステップダウン変換器として構成されていてよい。第１スイッチトキャパシタ変換器は、コントローラが第１スイッチトキャパシタ変換器の構成を適切に選択することにより、バッテリー電圧を２：１、３：２、または３：１で降下させるように構成されていてよい。第２スイッチトキャパシタ変換器は、たとえば以下の表１にてｎ＝３の下に示されるものを含む、多数の選択可能変換器構成を有していてよい。コントローラは、多数の選択可能変換器構成から、第１変換器により供給される中間電圧と所期のＤＣ出力電圧で最高の固有エネルギー効率となる特定の変換器構成を判定、選択するように構成されていてよい。これについて以下、添付の図面を参照により詳細に説明する。したがって、コントローラは、バッテリー供給電圧および／またはＤＣ出力電圧の変動に応じて、第２スイッチトキャパシタＤＣ−ＤＣ変換器の異なる様々な構成間を動的に切り替えるように構成されていてよい。これにより、第２スイッチトキャパシタＤＣ−ＤＣ変換器の固有エネルギー効率が繰り返し最大化される。特定の実施形態では、コントローラはさらに、中間電圧の変動に応じて、第２スイッチトキャパシタＤＣ−ＤＣ変換器の異なる様々な構成間を切り替えるように構成されていてよい。これは、中間電圧を所定の閾値電圧と比較して、中間電圧がこの閾値電圧を超える場合に、構成を切り替えることで実現され得る。
【００１０】
当業者には、集積回路スイッチトキャパシタＤＣ−ＤＣ変換器の第１および第２スイッチトキャパシタ変換器が、第１スイッチトキャパシタ変換器から出力される中間電圧が第２スイッチトキャパシタ変換器の入力に接続されるため、バッテリー供給電圧を受けるＤＣ入力とＤＣ出力電圧との間で直列接続されることが理解されよう。この直列接続は、第１スイッチトキャパシタ変換器により、第２スイッチトキャパシタ変換器が全バッテリー電圧レベルを受けることを防止できることを意味する。したがって、第２変換器の複数の制御可能半導体スイッチが、高電圧デバイスではなく、標準的な低電圧半導体トランジスタで実現することができる。これについての利点は、以下添付の図面を参照して、より詳しく説明する。
【００１１】
第２スイッチトキャパシタＤＣ−ＤＣ変換器の入力における中間電圧は、集積回路、半導体ダイまたはチップのいずれのパッドまたは端子に対して非接続であり得る、即ち、外部アクセス不能であり得る。したがって、そのような実施形態では、中間電圧に接続されたチップ外の平滑化回路なしで動作するため、外部部品およびチップ面積の低減という利点に繋がる。
【００１２】
第１スイッチトキャパシタ変換器の少なくとも１つの外部フライングキャパシタは、スイッチトキャパシタＤＣ−ＤＣ変換器のその他回路をサポートする集積回路の外部に設けられる、即ちオフチップである。したがって、少なくとも１つの外部フライングキャパシタは、集積回路をサポートするプリント回路基板（ＰＣＢ）が有する多層のうちの一層のような、キャリア基板上に設けられてもよい。第２スイッチトキャパシタ変換器の複数の内部フライングキャパシタは、集積回路、即ち半導体ダイまたはチップ上に一体的に設けられる。たとえば、第２スイッチトキャパシタ変換器は、２，３，４または５以上の内部フライングキャパシタを有する。複数の内部フライングキャパシタを一体化すると、フライングキャパシタの最大容量が限定されやすい。なぜなら、領域毎の容量、または集積回路上で利用可能な容量密度が比較的低いからである。これについて以下、添付の図面を参照により詳細に説明する。一方で、上述した構成により、変換器構成が多数存在する場合は、ＤＣ入力および／または出力電圧が大きく変動しても、第２スイッチトキャパシタＤＣ−ＤＣ変換器の固有エネルギー効率が高く保たれる。
【００１３】
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器の一実施形態によると、コントローラは、少なくとも１つの外部フライングキャパシタの充電状態を直接的または間接的に判定することと、充電状態を所定の充電基準と比較することと、所定の充電基準が満たされたことに応じて、第１スイッチアレイを介して少なくとも１つの外部フライングキャパシタを再充電すること、を実行するように構成される。コントローラは、第１スイッチアレイの個別制御可能半導体スイッチの第１および第２組それぞれの状態を切り替え、少なくとも１つの外部フライングキャパシタを、ＤＣ入力（バッテリー電圧を供給）と第２スイッチトキャパシタ変換器の入力との間に接続することにより、少なくとも１つの外部フライングキャパシタを再充電するように構成されていてよい。これについて以下、添付の図面を参照により詳細に説明する。
【００１４】
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器の一実施形態によると、コントローラは、所定の充電状態にかかわらず、たとえば１６ｋＨｚ超の初期または最低切り替え周波数において、少なくとも１つの外部フライングキャパシタを再充電することによって第１スイッチトキャパシタ変換器の切り替え周波数の下限を設定するように構成される。最低切り替え周波数を、可聴域を超えて選択（例えば１６ｋＨｚまたは２０ｋＨｚ超）することによって、コントローラは、ＤＣ出力電圧およびその他電力供給経路から漏れる切り替え周波数ノイズが集積回路スイッチトキャパシタＤＣ−ＤＣ変換器によって電力供給され得る各種音響処理回路の音響信号に混ざることを防止する。
【００１５】
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器は、好ましくはクロックジェネレータを有する。クロックジェネレータは、クロック信号を生成し、そこから重複しない少なくとも１組のクロック位相を取得する。これにより、第１および第２スイッチアレイそれぞれの、複数の個別制御可能半導体スイッチの状態切り替えを制御する。いくつかの実施形態では、第１変換器部の個別制御可能半導体スイッチと第１および第２スイッチアレイそれぞれの個別制御可能半導体スイッチは、同期非重複クロック位相により駆動されてよい。その際、第１スイッチアレイの非重複クロック位相の周波数は、第２スイッチアレイの非重複クロック位相の周波数よりも大幅に低くてよい。これについて、以下添付の図面を参照に、より詳しく説明する。
【００１６】
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器は、第１制御可能バイパススイッチ（ＳＷＢＰ１）と、第２制御可能バイパススイッチ（ＳＷＢＰ２）とを有していてよい。集積回路スイッチトキャパシタＤＣ−ＤＣ変換器は、第１状態において、少なくとも１つの外部フライングキャパシタをＤＣ入力とＤＣ出力電圧の間で直列に接続し、第２状態において、少なくとも１つの外部フライングキャパシタを負の供給経路とＤＣ出力電圧の間で接続することで、第２スイッチトキャパシタ変換器をバイパスさせるように構成される、
【００１７】
第１および第２制御可能バイパススイッチ、すなわちバイパス回路は、コントローラがスイッチトキャパシタＤＣ−ＤＣ変換器を二つの互いに独立的な動作モード間で切り替えることを許容する。第１動作モードは、通常動作モードとみなすことができる。該モードでは、基本的に第１スイッチトキャパシタ変換器の出力によって第２スイッチトキャパシタ変換器の入力が充電される。第２動作モードは、「高電力」モードとみなすことができる。該モードでは、基本的に第１スイッチトキャパシタ変換器の出力によってＤＣ出力電圧が直接充電される。高電力モードは、この実施形態のスイッチトキャパシタＤＣ−ＤＣ変換器に、通常または平常時の負荷電力レベルでのエネルギー変換効率を損なうことなく、突発的な負荷電力の急上昇に対応可能とする。これについて、以下添付の図面を参照に、より詳しく説明する。
【００１８】
第１制御可能バイパススイッチは、コントローラにより供給される第１スイッチ制御信号に応じて、少なくとも１つの外部フライングキャパシタの第１端子とＤＣ出力電圧とを選択的に接続、接続解除するように構成される。第２制御可能バイパススイッチ（ＳＷＢＰ２）は、コントローラによって供給される第２スイッチ制御信号に応じて、少なくとも１つの外部フライングキャパシタの第２端子とＤＣ出力電圧とを選択的に接続、接続解除するように構成される。
【００１９】
さらなる実施形態では、コントローラは、クロック信号の第１クロック位相（ｐ１）に同期して第１組の個別制御可能半導体スイッチの第１スイッチ制御信号を生成し、クロック信号の第２クロック位相（ｐ２）に同期して第２組の個別制御可能半導体スイッチの第２スイッチ制御信号を生成するように構成される。
【００２０】
好ましくは、第２スイッチトキャパシタ変換器はフィードバック機構に基づく出力電圧レギュレータを有し、出力電圧レギュレータは、第１ＤＣ基準電圧を受けるための基準電圧入力と、ＤＣ出力電圧を示すフィードバック電圧を受けるためのフィードバック電圧入力と、制御信号を判定するために第１ＤＣ基準電圧とフィードバック電圧を合成するように構成されたエラー信号発生器と、を有する。コントローラは、ＤＣ出力電圧を調整するため、第２スイッチアレイの複数の個別制御可能半導体スイッチのそれぞれのクロック位相を生成するように構成される。出力電圧レギュレータがＤＣ出力電圧を制御するために利用し得る様々な例示的制御方式について、以下添付の図面を参照に、詳しく説明する。
【００２１】
コントローラは、第２スイッチトキャパシタ変換器の固有エネルギー効率が最大化され、当該固有エネルギー効率がη１＝ＶＣＲ／ｉＶＣＲ＝Ｖｏ１／（Ｖｉｎｔ×ｉＶＣＲ）となるように、第２スイッチトキャパシタ変換器の構成を選択するように構成されてよい。なお、η１＝ＤＣ出力電圧の設定点電圧での第２スイッチトキャパシタ変換器の固有エネルギー効率であり、ＶＣＲ＝選択された変換器構成の電圧変換率であり、ｉＶＣＲ＝理想的な電圧変換率であり、Ｖｉｎｔ＝中間電圧である。
【００２２】
少なくとも１つの外部フライングキャパシタの総容量が５００ｎＦまたは２μＦ超であってよく、及び／又は、複数の内部フライングキャパシタ、即ちオンチップキャパシタの総容量が５ｎＦ未満等、１００ｎＦまたは２２ｎＦ未満であってよい。
【００２３】
本発明の第２態様は、上述の実施形態のいずれかに係る集積回路スイッチトキャパシタＤＣ−ＤＣ変換器と、１つ以上のリチウムイオン電池セルのようなバッテリー供給電圧を供給するＤＣ入力に接続可能な少なくとも１つの充電池セルと、を備えるヘッドウェアラブル補聴装置に関する。
【００２４】
ヘッドウェアラブル補聴装置は、ＢＴＥ、ＲＩＥ、ＩＴＥ、ＩＴＣ、ＣＩＣ型補聴器のような聴覚機器または補聴器を含んでいてよい。補聴器は、聴覚機器の外部環境から音声を拾い、それに応じて第１音響信号を生成するための１以上のマイクロフォンを有していてよい。あるいはヘッドウェアラブル補聴装置は、イヤーハンガー、インイヤー、オンイヤー、オーバーイヤー、ビハインドネック、ヘルメット、またはヘッドガードのヘッドセット、ヘッドホン、イヤホン、イヤディフェンダ、またはイヤマフであってもよい。
【００２５】
ヘッドウェアラブル補聴装置は、各種アクティブコンポーネントや、音響トランスデューサを有していてよい。これらにより、到来する音声およびその他音声信号の受信、受信した音声信号の処理、処理済み音声信号の対応する出力音声信号への変換が実現される。変換済みの信号が、ユーザーの耳、および／または離れた場所にいる聴者に送られる。
【図面の簡単な説明】
【００２６】
以下の添付の図面を参照に、本発明の実施形態をより詳細に説明する。
【図１】図１は、後述の実施形態のいずれかに係る、例示的集積回路スイッチトキャパシタＤＣ−ＤＣ変換器を有するヘッドウェアラブル補聴装置を簡略化して示す概略ブロック図である。
【図２】図２は、本発明の背景を説明するための、第１および第２スイッチトキャパシタＤＣ−ＤＣ変換器構成を簡略化して示す第１および第２の概略ブロック図である。
【図３】図３は、本発明の背景を説明するための、スイッチトキャパシタＤＣ−ＤＣ変換器の一般的に適用可能な電気的モデルを示す。
【図４】図４は、本発明の複数の実施形態に係る例示的集積回路スイッチトキャパシタＤＣ−ＤＣ変換器を簡略化して示す概略ブロック図である。
【図５】図５は、動作中の例示的集積回路スイッチトキャパシタＤＣ−ＤＣ変換器の内部回路ノードにおける各種電圧波形を示す。
【発明を実施するための形態】
【００２７】
以下に、本開示のスイッチトキャパシタＤＣ−ＤＣ変換器の各種例示的実施形態を、添付の図面を参照して説明する。当業者は、添付の図面は明瞭にするために概略的且つ簡略化されているので他の詳細は省略しており、単に本発明の理解に不可欠な詳細を示していることを理解するであろう。同様の参照符号は、全体を通して同様の要素または構成部品を指す。したがって、同様の要素または構成部品については、必ずしも各図において詳細に説明していない。当業者は、特定の動作および／またはステップの発生は、特定の順序で記述または描写し得ることを理解するであろうし、また当業者は、そのような順序に関する特定は実際には必要でないことを理解するであろう。
【００２８】
図１は、後述の実施形態のいずれかに係る集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００を有する例示的ヘッドウェアラブル補聴装置１０を簡略化して示す概略ブロック図である。スイッチトキャパシタＤＣ−ＤＣ変換器１００のＤＣ入力電圧入力は、充電池電源ＶＤＤに接続される。充電池電源は、一体形成されたスイッチトキャパシタＤＣ−ＤＣ変換器１００を含む補聴装置回路に、正供給電圧端子１９を介して接続される。当業者は、本発明の別の実施形態のバッテリー電源が、非充電池電源を含んでもよいことを理解するであろう。この場合、当該非充電池電源により供給される公称ＤＣ電圧レベルを、アクティブな回路または回路ブロックにより理想的な（例えば、低電力消費の）、異なるＤＣ電圧レベルに昇圧するか降圧することが望ましい。ヘッドウェアラブル補聴装置１０は、耳かけ（ＢＴＥ）型、外耳道挿入型（ＩＴＣ）、完全外耳道挿入（ＣＩＣ）、ＲＩＣ等、各種補聴器ハウジング様式を含む聴覚機器または補聴器を含んでいてよい。充電池電源ＶＤＤは、少なくとも１つのリチウムイオン電池セルを有していてよく、これによりスイッチトキャパシタＤＣ−ＤＣ変換器１００に約４．０Ｖの公称ＤＣ入力電圧Ｖｂａｔを供給してよい。しかし、リチウムイオン電池セルのバッテリー放電曲線によると、ＤＣ入力電圧Ｖｂａｔは、満充電状態では約４．２Ｖ、放電状態では約３．０Ｖと大きく変動する。これは、後述のようにスイッチトキャパシタＤＣ−ＤＣ変換器１００の設計にある程度影響する。ヘッドウェアラブル補聴装置１０は、当該装置に届く音に応じて、音響信号を生成する少なくとも１つのマイクロフォンＭ１を有する。音響信号は、任意のマイクロフォンプリアンプ（不図示）およびアナログ−デジタル変換器１２０を含む入力チャネルにおいて、増幅／バッファリングおよびデジタル化され、デジタルマイクロフォン信号が、制御および処理回路１０９またはプロセッサの適切な入力ポートまたはチャネルに提供される。ヘッドウェアラブル補聴装置１０は、アンテナ１０５に接続された無線送受信機１０４を有していてもよい。
【００２９】
プロセッサ１０９は、ソフトウェアプログラマブルＤＳＰコアを有し、実行可能プログラム指示またはコード群の制御下で、デジタルマイクロフォン信号に１以上の信号処理機能を適用してよい。１以上の信号処理機能は、例えば補聴装置のユーザーの聴力損失に応じて、デジタルマイクロフォン信号を処理するように適用されてよい。即ち、ヘッドウェアラブル補聴装置１０は、適切に補償されたマイクロフォン信号がラウドスピーカー１１９を介してユーザーに提供されるように、補聴器または聴力補償機能を有するように適用されてよい。これらの信号処理機能は、非線形増幅、ノイズ低減、周波数応答整形等の機能の様々な異なる処理パラメータを含んでいてよい。プロセッサ１０９は、マスター／システムクロックジェネレータ１１５により供給されるマスタークロック信号によりクロックされる。クロック周波数は２ＭＨｚ超、例えば２から４０ＭＨｚの間であってよい。マスタークロックジェネレータ１１５はさらに、Ａ／Ｄコンバータ１２０およびクラスＤ出力アンプ１１３に同期クロック信号を供給してよい。上述のように、クラスＤ出力アンプ１１３は、補償マイクロフォン信号を対応する変調出力信号に変換してよい。当該出力信号は、所定の変調周波数を有し、聴覚機器ユーザーの外耳道内で音圧を生成するために小型レシーバまたはラウドスピーカー１１９に提供される。クラスＤ出力アンプの変調周波数は、変調方式の種類および、特定の用途においてアンプに求められる性能に応じて変化する。クラスＤ出力アンプ１１３は、２５０ｋＨｚから２ＭＨｚの間の変調周波数で、ラウドスピーカー１１９に対する出力信号にＰＷＭまたはＰＤＭ変調を実行するように構成されていてよい。
【００３０】
本実施形態のスイッチトキャパシタＤＣ−ＤＣ変換器１００は、直列接続された第１および第２スイッチトキャパシタＤＣ−ＤＣ変換器（不図示）を利用し、２つの個別のステップで印加されたＤＣ入力電圧を降下してＤＣ出力電圧Ｖｏｕｔを生成するように構成される。これについては詳細に後述する。出力／平滑化キャパシタＣｏ１は、スイッチトキャパシタＤＣ−ＤＣ変換器１００のＤＣ出力電圧Ｖｏｕｔに接続される。第１スイッチトキャパシタＤＣ−ＤＣ変換器は、外部フライングキャパシタＣｆｌｙを有する。外部という表現は、スイッチトキャパシタＤＣ−ＤＣ変換器１００のその他部品が（場合によってはヘッドウェアラブル補聴装置１０の別のアクティブ回路ブロックと共に）一体化された集積回路あるいは半導体ダイまたはチップの外部ということである。当該別のアクティブ回路は、上述のアナログ・デジタル変換器ΣΔ１  １２０、クロックジェネレータ１１５、プロセッサ１０９、ＲＦ無線送受信機１０４、クラスＤ音響出力アンプ１１３等を有していてよい。
【００３１】
典型的なヘッドウェアラブル補聴装置１０において、出力／平滑キャパシタＣｏ１の静電容量は、５００ｎＦより大きく、１から１０μＦ等である。一方、フライングキャパシタＣｆｌｙの静電容量は、５００ｎＦから１０μＦの間である。
【００３２】
充電池電源ＶＤＤがリチウムイオン電池セルを含む場合、スイッチトキャパシタＤＣ−ＤＣ変換器１００は、約１．２Ｖ等、１．０Ｖと１．５Ｖとの間の定格ＤＣ出力電圧Ｖｏ１を提供するように設計されてよい。１．２ＶＤＣ出力電圧は、通常、クラスＤ音響出力アンプ１１３または信号プロセッサまたはＤＳＰ１０９内の所定のサポート回路等、ヘッドウェアラブル補聴装置１０の所与の個別回路または回路ブロックに対して、最適、または準最適な電力供給状況を実現する。当業者は、ＤＣ出力電圧Ｖｏ１によって電力供給を受ける装置１０の、例えばクラスＤ音響出力アンプ１１３およびフラッシュメモリまたはＥＥＰＲＯＭメモリ（不図示）、あるいはセンサインターフェース回路（不図示）のような多数の回路ブロックの電流または電力消費が、例えば経時的に、非常に大きく変動することを理解するであろう。長期間続く電力消費が比較的小さい状態が、度々突発的に生じる比較的大きい電力消費により中断される。このように経時的に変動する電力消費によって、後述の様に従来のスイッチトキャパシタＤＣ−ＤＣ変換器であれば所与の困難に直面する。一方、本スイッチトキャパシタＤＣ−ＤＣ変換器１００は、そのハイブリッド性質により、通常または平均電力消費の際の高変換効率を損なうことなく、負荷回路または消費要素の電力消費需要への適応が可能である。これについては、さらに詳しく後述する。
【００３３】
図２の上半分は、本発明の背景を説明するための、第１スイッチトキャパシタＤＣ−ＤＣ変換器のチャージポンプステージを簡略化して示す概略ブロック図である。スイッチトキャパシタＤＣ−ＤＣ変換器は、ＤＣ入力電圧Ｖｂａｔを当該ＤＣ入力電圧の約半分のＤＣ出力電圧に変換するため、ステップダウン２：１構成を有する。チャージポンプ回路２００は、フライングキャパシタＣｆｌｙと、出力／平滑キャパシタＣｏｕｔと、スイッチアレイを有する。スイッチアレイは、第１制御可能半導体スイッチＳＷ１と、第２制御可能半導体スイッチＳＷ２と、第３制御可能半導体スイッチＳＷ３と、第４制御可能半導体スイッチＳＷ４を有する。概略的に図示されるように、スイッチＳＷ１およびＳＷ２は、クロック信号の第１クロック位相Φ１により駆動され、スイッチＳＷ３およびＳＷ４は、クロック信号の第２クロック位相Φ２により駆動される。クロック信号の第１および第２クロック位相Φ１およびΦ２（図では、代わりにＰ１，Ｐ２と示す）は、相補的で、互いに重複しない。チャージポンプ回路２００に対するＤＣ入力電圧ＶｂａｔがスイッチＳＷ１に印加され、ＤＣ出力電圧Ｖｏｕｔが出力／平滑キャパシタＣｏｕｔに送られる。チャージポンプ回路２００の負荷は、出力／平滑キャパシタＣｏｕｔに接続される。当業者は、ＤＣ入力電圧によるフライングキャパシタＣｆｌｙ充電の際に、出力／平滑キャパシタＣｏｕｔが負荷に電力を供給することを理解するであろう。当業者は、制御可能半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は、例えばＮＭＯＳトランジスタのようなＭＯＳＦＥＴ、またはＭＯＳＦＥＴの組合せを含んでいてよいことを理解するであろう。ＭＯＳＦＥＴスイッチは、小型で、オフ抵抗が高く、ＯＮ抵抗が低いという、チャージポンプ回路２００の多様な用途で有効な特性を有する。チャージポンプ回路２００の本ステップダウン構成において、ＳＷ１はＤＣ入力電圧ＶｂａｔとフライングキャパシタＳＷ４の正端子の間に接続され、ＳＷ２はフライングキャパシタＳＷ４の負端子とＤＣ出力電圧の間に接続される。１：２ステップアップの別実施形態において、ＳＷ２は、フライングキャパシタの負端子とＧＮＤのような負のＤＣ電源経路の間に接続される。ＳＷ３は、フライングキャパシタの負端子と例えばＧＮＤのような負のＤＣ電源経路の間に接続される。１：２ステップアップの別実施形態において、ＳＷ３は、フライングキャパシタの負端子とＤＣ入力電圧の間に接続される。ＳＷ４は、フライングキャパシタの正端子とＤＣ出力電圧の間に接続される。チャージポンプ回路２００の動作中、第１および第２スイッチＳＷ１，ＳＷ２は、第１クロック位相Φ１に応じてそれぞれＯＮ状態およびＯＦＦ状態の間で切り替えられ、第３および第４スイッチＳＷ３，ＳＷ４は、第２クロック位相Φ２に応じてそれぞれＯＮ状態およびＯＦＦ状態の間で切り替えられる。したがって、スイッチアレイは、第１クロック位相の際または場合、ＳＷ１およびＳＷ２のＯＮ抵抗を介して、ＤＣ入力電圧ＶｂａｔによりフライングキャパシタＣｆｌｙを充電するように構成される。ＳＷ１およびＳＷ２のＯＮ抵抗を合成したものを、抵抗器２＊ＲＳＷとして概略的に示す。
【００３４】
さらに、第１クロック位相の際、スイッチＳＷ３およびＳＷ４はＯＦＦで非導通状態であり、等価の概略的回路図２００ａのようになる。図示のように、フライングキャパシタＣｆｌｙおよび出力キャパシタＣｏｕｔは、ＤＣ入力電圧ＶｉｎとＧＮＤの間で実効的に直列接続され、チャージポンプ回路２００の出力電圧から負荷電流が引き出されない定常状態動作において第１および第２クロック位相の間を定期的に切り替えることによって、出力電圧がＤＣ入力電圧の約半分にチャージされるようになる。スイッチアレイは、第２クロック位相Φ２の際または場合、スイッチＳＷ３およびＳＷ４が導通状態で、フライングキャパシタおよび出力キャパシタが並列接続であることにより、フライングキャパシタＣｆｌｙから出力キャパシタＣｏｕｔに電荷共有機構を介して放電するように構成される。第２クロック位相の際、スイッチＳＷ１およびＳＷ２はＯＦＦで非導通状態であり、等価の概略的回路図２００ｂのようになる。図示のように、フライングキャパシタＣｆｌｙと出力キャパシタＣｏｕｔは、実効的に並列接続され、ＤＣ入力電圧Ｖｂａｔから切り離される。当業者は、制御可能半導体スイッチＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４のそれぞれは、該当する制御可能半導体スイッチをＯＮ状態とＯＦＦ状態の間で選択的に切り替えるように、第１または第２クロック位相Φ１、Φ２が適用される、例えばＭＯＳＦＥＴ用のゲート端子のような制御端子（不図示）を含んでいてよいことを理解するであろう。
【００３５】
図２の下半分は、本発明の背景を説明するための、複数の変換器構成に対応する第２スイッチトキャパシタＤＣ−ＤＣ変換器のチャージポンプステージ２００−１を簡略化して示した概略的ブロック図である。本実施形態のスイッチトキャパシタＤＣ−ＤＣ変換器は、適切な変換器構成によってステップダウン変換率１／３、１／２、２／３を実現するように構成されてよい。前述のポンプ回路２００と異なり、本チャージポンプ回路２００−１は、２つの個別のフライングキャパシタ（第１フライングキャパシタＣｆｌｙ１および第２フライングキャパシタＣｆｌｙ２）を有する。図示のように、チャージポンプ回路２００−１はさらに、出力／平滑キャパシタＣｏｕｔとスイッチアレイを有する。スイッチアレイは、重複しない第１および第２クロック位相Φ１、Φ２の各クロック位相により制御される計７つの制御可能半導体スイッチを含む。チャージポンプ回路２００の動作中、第１クロック位相の際または場合に、スイッチアレイは、ＤＣ入力電圧Ｖｉｎによって、アクティブスイッチのＯＮ抵抗を介して第１フライングキャパシタＣｆｌｙ１および第２フライングキャパシタＣｆｌｙ２を同時に充電するように構成される。さらに、第１クロック位相の際、第２クロック位相Φ２によって動作されるスイッチはＯＦＦで非導通状態であり、等価概略回路図２００−１ａのようになる。図示のように、ＤＣ入力電圧ＶｂａｔとＧＮＤまたはその他負の電源経路の間で、第１および第２フライングキャパシタおよび出力キャパシタＣｏｕｔが実効的に直列接続される。これにより、第１チャージポンプ回路２００に関して上述した理由により、ポンプ回路の定常状態動作において、出力電圧がＤＣ入力電圧の約３分の１にチャージされる。スイッチアレイは、第２クロック位相Φ２の際、アクティブ／導通状態のスイッチの各ＯＮ抵抗を介した第１および第２フライングキャパシタと出力キャパシタの並列接続による電荷共有機構を介して、第１および第２フライングキャパシタから出力キャパシタＣｏｕｔに放電するように構成される。第２クロック位相の際、第１クロック位相Φ１で動作されるスイッチはＯＦＦまたは非導通状態であり、第２クロック位相Φ２で動作されるスイッチはＯＮまた導通状態である。したがって、チャージポンプ回路２００−１の等価の概略的回路図２００ｂ−１が実現される。図示のように、第１および第２フライングキャパシタＣｆｌｙ１およびＣｆｌｙ２と出力キャパシタＣｏｕｔとは、実効的に並列接続され、ＤＣ入力電圧Ｖｂａｔから切り離される。
【００３６】
図３は、スイッチトキャパシタＤＣ−ＤＣ変換器の一般的に適用可能なモデル３００である。本発明に係る集積回路スイッチトキャパシタＤＣ−ＤＣ変換器の、いくつかの有利な特性についての背景を明示するために、このモデルを以下に説明する。ＤＣ入力電圧Ｖｉｎによって、入力電力またはエネルギーがスイッチトキャパシタＤＣ−ＤＣ変換器に供給される。スイッチトキャパシタＤＣ−ＤＣ変換器は、動作中、ＤＣ出力電圧Ｖｏｕｔを生成する。ＤＣ出力電圧Ｖｏｕｔは、上述のように、スイッチトキャパシタＤＣ−ＤＣ変換器の構成に応じて、ＤＣ入力電圧よりも高くてよいし、低くてもよい。一般的に、スイッチトキャパシタＤＣ−ＤＣ変換器の効率は、固有エネルギー損失といくつかの「外因性の損失」の両方によって向上が阻まれる。固有エネルギー損失は、ＳＣ  ＤＣ−ＤＣ変換器がいわゆる理想的な電圧変換率ｉＶＣＲから乖離した電圧変換率（ＶＣＲ）で動作されることによる、線形な損失によるものである。外因性の損失は、例えば、出力ステージのノードの寄生容量、半導体スイッチのゲート容量等によるものである。半導体スイッチのＯＮ抵抗は、スイッチトキャパシタＤＣ−ＤＣ変換器の固有電力損失につながる。即ち、ＤＣ出力電圧をＶｂａｔ×ｉＶＣＲ未満のレベルに規制するための過度な電力は、このＯＮ抵抗で消散される。
【００３７】
実験により、固有のエネルギー損失は、外部ＳＭＤキャパシタをフライングキャパシタとして使用するように設計されたスイッチトキャパシタＤＣ−ＤＣ変換器において、特に顕著であることが示されている。当該外部キャパシタの場合、寄生容量に対する有用な容量の比が非常に大きいためである。図３のモデル３００により、スイッチトキャパシタＤＣ−ＤＣ変換器の固有および外因性損失が起きるメカニズムを説明する。モデル３００は、実際のＶＣＲ（即ちＶｏｕｔ／Ｖｉｎ）で設定される可変巻線比を有する理想的な変換器３０２と、変換器３０２の第２巻線に直列に接続された等価損失抵抗Ｒｅｑを含む。損失抵抗Ｒｅｑは、次の２つの個別の抵抗要素を有する。
（１）第１および第２クロック位相を駆動するクロック信号のクロック周波数における１以上のフライングキャパシタの切り替えに関する等価出力抵抗を表わす第１抵抗要素。当業者は、この等価出力抵抗がクロック周波数と反比例する、即ちクロック周波数の増加により減少することを理解するであろう。
（２）例えば、第１クロック位相Φ１の際の、上述した例示的２：１ステップダウンチャージポンプ回路２００のスイッチＳＷ１およびＳＷ２のＯＮ抵抗のような、任意の特定のクロック位相におけるアクティブ半導体スイッチの合成ＯＮ抵抗を表わす第２抵抗要素。
【００３８】
ＤＣ入力電圧とＤＣ出力電圧の関係が、選択されたＳＣ  ＤＣ−ＤＣ変換器の構成に関する理想的な電圧変換率ｉＶＣＲ（１／３、１／２、２／３、２、３または５）の１つになると、スイッチトキャパシタＤＣ−ＤＣ変換器のエネルギーまたは電力効率は非常に高くなる。フライングキャパシタが多数存在すれば、変換器構成とそれに関するｉＶＣＲの選択肢の幅を広げることが可能となる。これを、以下の表１に示す。この表は、ｉＶＣＲの急増を示す。表中、ｎはステップダウン型スイッチトキャパシタＤＣ−ＤＣ変換器を示す。
【００３９】
【表１】
2019115252.tif 000003
【００４０】
上述したように、変換器がｉＶＣＲの１つに基づいて動作すると、スイッチトキャパシタＤＣ−ＤＣ変換器のいわゆる固有エネルギー損失は最小限に留まり、即ち固有エネルギー効率が最大限引き出される。したがって、ＤＣ入力電圧および／または目標ＤＣ出力電圧が大幅に変化する場合、多数の変換器構成または比率が実現可能となるように、スイッチトキャパシタＤＣ−ＤＣ変換器はフライングキャパシタを多数含むように設計されることが望ましい。変換器構成が多数実現できれば、ＤＣ入力および出力電圧に関して、ＳＣ変換器の任意の所望の動作点に近いｉＶＣＲを持つ変換器構成（たとえば１／５、２／３）が選択可能となる。これにより、スイッチトキャパシタＤＣ−ＤＣ変換器の高固有エネルギー効率が保証される。しかし、多数の外部キャパシタは、スイッチトキャパシタＤＣ−ＤＣ変換器のキャリアの設置面積の増加、製造コストの増加等を招き、通常は好ましくない。このような欠点は、空間的制約が非常に高い聴覚機器やヘッドセットのような小型ウェアラブル装置に対して非常に顕著となる。
【００４１】
図４は、本発明の実施形態に係る、上述の例示的集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００を簡略化して示す概略的ブロック図である。集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００は、第１スイッチトキャパシタ変換器４０２と、第２スイッチトキャパシタ変換器４０４を有する。第１スイッチトキャパシタ変換器４０２は、バッテリー供給電圧Ｖｂａｔが入力されるＤＣ入力４０１を有する。バッテリー供給電圧Ｖｂａｔは、集積回路１００を保持する半導体ダイまたはチップの外部アクセス可能なパッドまたは端子を介して、ＤＣ入力４０１に供給される。第１スイッチトキャパシタ変換器４０２は、外部フライングキャパシタＣｆｌｙに接続可能な複数の個別制御可能半導体スイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３を有する第１スイッチアレイを有する。外部フライングキャパシタＣｆｌｙは、集積回路１００の一組の外部アクセス可能パッドまたは端子４０５、４０７を介して第１スイッチアレイに接続される。当業者は、適切なスイッチアレイ制御により、単一のフライングキャパシタのみを有する図示のスイッチトキャパシタＤＣ−ＤＣ変換器が、１：１変換器構成、２：１変換器構成または１：２変換器構成に設定可能であることを理解するであろう。ただし、別実施形態の第１スイッチトキャパシタ変換器４０２は、１つ以上の追加的な外部フライングキャパシタを有しており、追加の変換器構成を提供し、その適切な適用によって１／３および２／３のステップダウン電圧変換率等を実現するように構成される。第１スイッチトキャパシタ変換器４０２は、動作中、上述した動作機構によって出力電圧Ｖｓｃ，ｉｎｔを生成する。この出力電圧Ｖｓｃ，ｉｎｔは、スイッチトキャパシタＤＣ−ＤＣ変換器１００の中間電圧とみなすことができる。いくつかの実施形態では、この中間電圧は半導体ダイまたはチップのいずれのパッドまたは端子にも非接続であり得る、即ち、外部アクセス不能であり得る。したがって、この実施形態のスイッチトキャパシタＤＣ−ＤＣ変換器１００は、中間電圧Ｖｓｃ，ｉｎｔに接続されたチップ外の平滑化回路なしでも動作するため、外部部品およびチップ面積の低減という利点に繋がり得る。
【００４２】
一方で、出力電圧Ｖｓｃ，ｉｎｔは、ワイヤまたは経路４０８を介して第２スイッチトキャパシタ変換器４０４の入力Ｖｉｎに接続される。したがって、第２スイッチトキャパシタ変換器４０４は、第１スイッチトキャパシタ変換器４０２により供給される出力電圧Ｖｓｃ，ｉｎｔを、スイッチトキャパシタＤＣ−ＤＣ変換器１００のＤＣ出力電圧Ｖｏｕｔに変換する。平滑化キャパシタＣｏｕｔは、スイッチトキャパシタＤＣ−ＤＣ変換器１００の出力電圧Ｖｏｕｔに接続される。これは、半導体ダイの端子またはパッド４２３を介して第２スイッチトキャパシタ変換器４０４の出力に接続されるように示される外部キャパシタであることが好ましい。当業者は、ＤＣ入力４０１とＤＣ出力電圧Ｖｏｕｔの間に第１および第２スイッチトキャパシタ変換器４０２、４０４が直列接続されることを理解するであろう。第２スイッチトキャパシタ変換器４０４は、複数の個別制御可能半導体スイッチを備えることができる第２スイッチアレイを有する。当該スイッチの例として、変換器４０４の出力ステージ（不図示）、図２を参照して上述した機構およびスイッチアレイ設計を使用した例えば３、４、または５以上の複数の内部フライングキャパシタ（不図示）が挙げられる。したがって、複数の内部フライングキャパシタは、半導体ダイ、即ちチップ上に一体的に設けられるので、各フライングキャパシタの最大容量が著しく限定される。なぜなら、半導体ダイで利用可能な領域毎の容量または容量密度が比較的低く、ダイ領域にかかるコストは概して高いからである。複数の内部フライングキャパシタ、出力ステージおよび第２変換器４０４のコントローラの一部は、概略的に示される回路ブロック４２０内に配置される。回路ブロック４２０は、端子Ｖｉｎ、Ｖｆｂ、Ｖｓｅｔ、Ｖｏｕｔ、ｒｅｑｕｅｓｔＱ、Ｖｓｓを介して、集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００のその他部分とのインターフェースとなるものである。
【００４３】
スイッチトキャパシタＤＣ−ＤＣ変換器１００はさらに、前述のコントローラ（不図示）を有する。コントローラは、たとえば第２スイッチトキャパシタ変換器４０４の第１制御部４１１および回路ブロック４２０内に配置された第２制御部のような、複数の制御部または回路に対応して設けられるものであってよい。コントローラは、適切な構成のデジタルステートマシンまたはソフトウェアプログラマブルマイクロプロセッサを含んでいてよい。コントローラは、第１および第２スイッチアレイの各制御可能半導体スイッチに接続され、第１および第２スイッチトキャパシタ変換器のそれぞれの構成を変更可能である。ある実施形態では、コントローラは、第２スイッチトキャパシタ変換器４０４の構成を選択し、その固有エネルギー効率をＤＣ出力電圧Ｖｏｕｔの設定点で最大化するように構成またはプログラムされてよい。
【００４４】
固有エネルギー効率は、η１＝ＶＣＲ／ｉＶＣＲ＝Ｖｏ１／（Ｖｉｎｔ×ｉＶＣＲ）とる。ここで、η１＝ＤＣ出力電圧の設定点電圧における第２スイッチトキャパシタ変換器の固有エネルギー効率であり、ＶＣＲ＝選択された変換器構成の電圧変換率であり、ｉＶＣＲ＝第２スイッチトキャパシタ変換器の理想的な電圧変換率であり、Ｖｓｃ，ｉｎｔ＝第２スイッチトキャパシタ変換器の入力における中間電圧である。
【００４５】
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００は、好ましくはクロックジェネレータ（不図示）を有する。クロックジェネレータは、クロック信号を生成し、そこから重複しない１組のクロック位相が取得される。これにより、第１スイッチトキャパシタ変換器４０２の第１スイッチアレイの４つの個別制御可能半導体スイッチの状態切り替えを制御する。同じ組の非重複クロック位相は、第２スイッチトキャパシタ変換器４０４の第２スイッチアレイの複数の個別制御可能半導体スイッチの状態切り替えを制御するものであってもよい。第１制御部４１１は、第１スイッチアレイの個別制御可能半導体スイッチに対して一組のクロック位相ｐ１，ｐ２を適用するように構成される。これにより、第１制御部４１１は、非重複クロック位相ｐ１，ｐ２のタイミングを制御可能となる。このようにして、第１スイッチトキャパシタ変換器４０２は、第１制御部４１１に対して受動的なスレーブとして動作可能となり、第１制御部４１１からの要求に応じてフライングキャパシタＣｆｌｙのみを再充電する。より具体的には、第１スイッチトキャパシタ変換器４０２の第１スイッチアレイが放電状態または放電位相である際に、半導体スイッチＳＷ１およびＳＷ３が、非重複クロック位相ｐ１，ｐ２を介して第１制御部４１１によってスイッチＯＮとなるか導通状態となり、一方で半導体スイッチＳＷ０およびＳＷ２はスイッチＯＦＦとなるか非導通状態となる。この放電状態では、フライングキャパシタＣｆｌｙは第２スイッチトキャパシタ変換器４０４のＤＣ入力Ｖｉｎに並列に接続されるので、エネルギーまたは電荷がＣｆｌｙから第２スイッチトキャパシタ変換器４０４に送られ、Ｃｆｌｙが徐々に空乏化または放電される。
【００４６】
一方で、第１スイッチトキャパシタ変換器４０２の第１スイッチアレイが充電状態または充電位相の際には、制御部４１１を介したコントローラからのリクエストによって第１スイッチアレイの独立制御可能な状態が切り替えられており、これにより、半導体スイッチＳＷ０およびＳＷ２が導通し、半導体スイッチＳＷ１およびＳＷ３はＯＦＦまたは非導通である。このようにして、フライングキャパシタＣｆｌｙが、ここでは半導体スイッチＳＷ０およびＳＷ２を介して、ＤＣ入力電圧４０１と第２スイッチトキャパシタ変換器４０４のＤＣ入力Ｖｉｎとの間に接続されるようになる。したがって、フライングキャパシタＣｆｌｙの再充電と、第２スイッチトキャパシタ変換器４０４のＤＣ入力Ｖｉｎの充電が実現される。この第１スイッチトキャパシタ変換器４０２の第１スイッチアレイの充電状態は、第２スイッチトキャパシタ変換器４０４への中間電圧が再度放電され、それに応じて第１スイッチアレイが再度放電状態にスイッチまたは切り替えられ、再充電済みのフライングキャパシタＣｆｌｙが第２スイッチトキャパシタ変換器４０４へとエネルギーを供給するようになるまで継続してよい。当業者であれば、Ｃｆｌｙの充電中は、中間電圧Ｖｓｃ，ｉｎｔが下がっていることを理解するであろう。したがって、第１スイッチアレイは、Ｖｓｃ，ｉｎｔが所定の充電基準を満たす（例えば、所定の閾値電圧を下回る）ことに応じて、コントローラによって充電および放電状態の間で切り替えまたはスイッチされてよい。例えば閾値電圧のような所定の充電基準は、集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００がＤＣ出力電圧を目的または所望の出力電圧に保つことができなくなる充電レベルを示すものであってよい。したがって、この変換器４０２は、フライングキャパシタＣｆｌｙが限界状態まで放電された場合にのみ状態をスイッチまたは切り替えるように構成され得るので、第１スイッチトキャパシタ変換器４０２は非常に高いエネルギー効率で動作可能となる。フライングキャパシタＣｆｌｙの充電状態は、直接的または間接的にコントローラにより判定されてもよい。コントローラは、切り替え周波数または同等の第２スイッチトキャパシタ変換器４０４の出力抵抗を監視することで、間接的にフライングキャパシタＣｆｌｙの充電状態を判定するように構成されていてよい。第２スイッチトキャパシタ変換器４０４の切り替え周波数がその最高切り替え周波数に到達することは、フライングキャパシタＣｆｌｙが完全に放電されたことを示し得る。したがって、それに応じて、コントローラは、第２スイッチトキャパシタ変換器４０４の出力ポート「ｒｅｑｕｅｓｔＱ」を介して、第１スイッチトキャパシタ変換器４０２に再充電コマンドを発する。この再充電コマンドは、第１制御部４１１を通じて第１スイッチアレイの個別制御可能半導体スイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３に伝達され、これにより、上述した第１スイッチアレイの状態切り替えが実現される。当業者は、第２スイッチトキャパシタ変換器４０４がＤＣ出力電圧Ｖｏｕｔの切り替え周波数制御を利用した出力電圧レギュレータを有するような場合に、この実施形態が特に有利であることを理解するであろう。
【００４７】
別実施形態のコントローラは、ＤＣ出力電圧ＶｏｕｔおよびＤＣ出力電圧の設定点または目的電圧Ｖｓｅｔとの間の電圧差を監視することで、間接的にフライングキャパシタＣｆｌｙの充電状態を判定するように構成されていてよい。
【００４８】
第２スイッチトキャパシタ変換器４０４は、好ましくは、出力電圧レギュレータを有する。出力電圧レギュレータは、ＤＣ出力電圧を、０．６Ｖと１．４Ｖの間のＤＣ出力電圧等のＤＣ基準電圧または設定点電圧に保つように構成される。基準電圧発生器４１３は、コントローラの基準電圧入力Ｖｓｅｔに、設定点電圧を供給するように構成される。電圧レギュレータはさらに、ＤＣ出力電圧Ｖｏｕｔに接続されたフィードバック電圧入力Ｖｆｂを有する。電圧レギュレータはさらに、エラー信号発生器（不図示）を有する。エラー信号発生器は、ＤＣ出力電圧と設定点電圧の差を示す、コントローラ用の、例えばエラー信号のような制御信号を判定するために、ＤＣ基準電圧ＶｓｅｔとＶｆｂ入力でのフィードバック電圧を差し引くように構成される。この実施形態によると、コントローラは、Ｖｏｕｔ−Ｖｓｅｔ−Ｖｄｅｌｔａを示す第２エラー信号を介して、ｒｅｑｕｅｓｔＱ信号を制御するように構成されてよい。Ｖｄｅｌｔａは、Ｖｓｅｔよりも相当低い電圧（例えば、１０分の１未満、たとえば２０ｍＶ未満）である。この第２エラー信号が負の値になれば、ＶｏｕｔがＶｓｅｔ−Ｖｄｅｌｔａを下回ったことを示す。これは、Ｖｓｃ，ｉｎｔの現状の電圧レベルでは第２スイッチトキャパシタ変換器４０４が十分な電流を負荷に届けられないことによる可能性が高い。したがって、コントローラは、Ｖｏｕｔ−Ｖｓｅｔ−Ｖｄｅｌｔａ＞０の成立に応じてｒｅｑｕｅｓｔＱ信号を発してもよい。
【００４９】
コントローラは、パルス幅制御、単一境界制御、パルス周波数制御、パルススキッピング制御等の各種周知の制御機構によってＤＣ出力電圧を調整してよい。これは、第１スイッチアレイおよび第２スイッチアレイのそれぞれの、複数の個別制御可能半導体スイッチの各クロック位相のタイミングを適切に制御することで実現されてもよい。
【００５０】
パルススキッピング制御の場合、第１スイッチトキャパシタ電力変換器４０２の充電状態の切り替えは、「生成周波数」またはコントローラにより生成された所定の閾値を超える各パルスの時間間隔に応じて実行されてよい。高生成周波数の検出は、コントローラが所定の時間フレーム内で所定数を超える数のパルスを発生させたときに検出することによって実行されてよい。この検出は、デジタルカウンタを、パルス計測時間フレームを定義する主クロック信号から得られた分割クロック信号とともに使用することで実現される。
【００５１】
単一境界切り替えコントローラ（周波数変調制御の一種として捉えられる）を使用する場合、第１スイッチトキャパシタ電力変換器４０２の出力ステージの位相移行（たとえばｐ１からｐ２、またはｐ２からｐ１）は、ＤＣ出力電圧Ｖｏｕｔが設定点電圧を下回ると実行される。比較は、動的にクロックされた比較器によって実行されてよい。即ち、出力電圧が設定点電圧を下回る限り、切り替え信号が発せられ続ける。所定時間フレーム内の切り替え数が所定数を超えると、コントローラは、ｒｅｑｕｅｓｔＱ信号を発して、第１スイッチトキャパシタ変換器４０２内での充電状態をスイッチまたは切り替えさせる。
【００５２】
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００は、任意でバイパス回路を有する。これにより、コントローラが所定の動作条件下で第２スイッチトキャパシタ変換器４０４をバイパスできる。このバイパス回路は、第１制御可能バイパススイッチＳＷＢＰ１と第２制御可能バイパススイッチＳＷＢＰ２を有する。このバイパス回路は、集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００に、上述の通常動作モードからの切り替えを可能とする。即ち、基本的に第１スイッチトキャパシタ変換器４０２の出力によって第２スイッチトキャパシタ変換器４０４の入力が充電され「高電力」モードとなる。その結果、基本的に第１スイッチトキャパシタ変換器４０２の出力よって、ＤＣ出力電圧と出力キャパシタが充電される。高電力モードによって、スイッチトキャパシタＤＣ−ＤＣ変換器１００が、通常または平常時の負荷電力レベルにおけるエネルギー変換効率を損なうことなく、突発的な大きな負荷電力を賄うことを可能とする。これは、第１スイッチアレイＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３を、第１および制御可能バイパススイッチＳＷＢＰ１，ＳＷＢＰ２を介して、出力電圧Ｖｏｕｔおよび出力キャパシタＣｏｕｔに直接接続することで達成可能である。
【００５３】
スイッチトキャパシタＤＣ−ＤＣ変換器１００のコントローラは、Ｖｏｕｔに供給される負荷電流が、例えば、１ｍＷ、５．０ｍＡまたは１．０ｍＡ等の特定の電流または電力閾値または限界を下回ると、通常動作モードを選択するように構成されてよい。第２スイッチトキャパシタ変換器４０４は、上述の理由で、高効率でこのような低負荷電力レベルを供給可能である。しかし、負荷電力レベルが電力閾値または限界を超えてしまうと、上述の理由で、第２スイッチトキャパシタ変換器４０４が必要な電力を供給できず、この突発的な電力上昇に対応できなくなり得る。コントローラは、電力の突発的な上昇が電力閾値を越えたことを検出し、それに応じてバイパス回路を起動し、スイッチトキャパシタＤＣ−ＤＣ変換器１００を高電力モードに切り替える。第１スイッチトキャパシタ変換器４０２の出力抵抗またはインピーダンスは、第２スイッチトキャパシタ変換器４０４の出力抵抗より低い。これは、外部フライングキャパシタＣｆｌｙの容量が、特に第２スイッチトキャパシタ変換器４０４の複数の内部または一体化フライングキャパシタの合成容量よりも圧倒的に大きいためである。外部フライングキャパシタＣｆｌｙの容量が５００ｎＦまたは１μＦを超える一方、複数の内部または一体化フライングキャパシタの合成容量は、５０ｎＦを下回り得る。コントローラは、第１および第２制御可能バイパススイッチＳＷＢＰ１およびＳＷＢＰ２の状態切り替えを、第１および第２制御可能バイパススイッチＳＷＢＰ１およびＳＷＢＰ２の各制御端子への適切なポートまたは接続４１７、４１８を介して制御してよい。第１バイパススイッチＳＷＢＰ１の制御または駆動信号は好ましくは第１クロック位相ｐ１と同期しており、第２バイパススイッチＳＷＢＰ２の制御または駆動信号は好ましくは第２クロック位相ｐ２と同期していてよい。
【００５４】
したがって、第１および第２バイパススイッチＳＷＢＰ１およびＳＷＢＰ２は、それぞれの制御信号によって、非重複方式で互いに逆相で動作する。第１クロック位相ｐ１の際、第１スイッチアレイおよび第１バイパススイッチＳＷＢＰ１の第１および第３半導体スイッチＳＷ０およびＳＷ２は、いずれも導通している／ＯＮである。その結果、外部フライングキャパシタＣｆｌｙは、ＤＣ入力４０１とＤＣ出力電圧Ｖｏｕｔの間に接続され、ＤＣ入力４０１およびバッテリー電圧Ｖｂａｔに対してＣｆｌｙおよびＣｏｕｔが直列接続される。外部フライングキャパシタＣｆｌｙの第１端子ＶｃｔはＳｗ０を介してＤＣ入力４０１に接続され、Ｃｆｌｙの第２端子ＶｃｂはＳＷＢＰ１を介してＶｏｕｔに接続される。
【００５５】
第２クロック位相ｐ２の際、第１スイッチアレイおよび第２バイパススイッチＳＷＢＰ２の第２および第４半導体スイッチＳＷ１およびＳＷ４は、いずれも導通している／ＯＮである。一方で、ＳＷ０、ＳＷ２、ＳＷＢＰ１がＯＦＦである。したがって、外部フライングキャパシタＣｆｌｙは、たとえば接地またはＶｂａｔに対する負ＤＣ供給電圧のような負供給経路とＤＣ出力電圧の間に接続される。これにより、第２スイッチトキャパシタ変換器４０４が効果的にバイパスされる。Ｃｆｌｙが出力キャパシタＣｏｕｔに並列接続され、その電荷が出力キャパシタＣｏｕｔに直接放電されるためである。
【００５６】
第１および第２制御可能バイパススイッチＳＷＢＰ１およびＳＷＢＰ２のそれぞれは、ＭＯＳＦＥＴデバイスのような１または複数の半導体スイッチを有してもよい。第１および第２制御可能バイパススイッチＳＷＢＰ１およびＳＷＢＰ２のそれぞれは、並列接続され、コントローラにより個別制御される多数のスイッチセグメントを有していてよい。コントローラは、Ｖｏｕｔの現在の負荷に対応するために必要なスイッチセグメント数のみをＯＮにするように構成されていてよい。
【００５７】
当業者は、第１スイッチトキャパシタ変換器４０２の固有エネルギー効率が、高電力モード中は理想的なレベルよりも低く成り得ることを理解するであろう。これは、利用できる変換器構成の数が限られているためである。例えば、単一のフライングキャパシタに基づいて、１：１および２：１ステップダウンのみが利用可能である。しかし、この低い固有エネルギー効率は、通常または平常時の負荷電力レベルの期間に対して、突発的な電力消費上昇期間が短い場合には全体のエネルギー消費に対しては些細なものとなり得る。通常または平常時の負荷電力レベルの期間、第２スイッチトキャパシタ変換器４０４は、非常に高固有エネルギー効率で負荷電力を供給する。
【００５８】
図５は、動作中の例示的集積回路スイッチトキャパシタＤＣ−ＤＣ変換器１００の内部回路ノードにおける電圧波形のグラフをいくつか示す。ＤＣ出力電圧Ｖｏｕｔは、１．２Ｖに設定されている。プロット５００は、バッテリー電圧Ｖｂａｔが４．２Ｖ（点線）、３．０Ｖ（実線）の場合の外部フライングキャパシタＣｆｌｙの第１端子Ｖｃｔの電圧を示す。非重複クロック位相ｐ１，ｐ２に応じて、Ｖｃｔはバッテリー電圧ＶｂａｔおよびＶｏｕｔ間で交互に切り替えられることが想定される。プロット５１０は、バッテリー電圧Ｖｂａｔが４．２Ｖ（点線）、３．０Ｖ（実線）の場合の、外部フライングキャパシタＣｆｌｙの第２端子Ｖｃｂの対応する電圧を示す。非重複クロック位相ｐ１，ｐ２に応じて、Ｖｃｂは、（Ｖｂａｔ−Ｖｏｕｔ）と、ｇｎｄ（ゼロボルト）との間で交互に切り替えられることが想定される。当業者は、第１変換器４０２の第１スイッチアレイの制御可能半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の少なくとも一部は、Ｖｂａｔに対応する電圧レベルを受けることを理解するであろう。したがって、これら制御可能半導体スイッチの内の少なくとも一部は、最先端のＣＭＯＳ半導体処理において、故障またはその他損傷を受けることなく、例えば４．２Ｖの最高バッテリー電圧レベルに耐えられるような、いわゆる高電圧デバイスである必要がある。また、プロット５２０は、バッテリー電圧Ｖｂａｔが４．２Ｖ（点線）、３．０Ｖ（実線）の場合の第２スイッチトキャパシタ変換器４０４の入力電圧Ｖｉｎである、対応する中間電圧Ｖｓｃ，ｉｎｔを示す。図示のように、非重複クロック位相ｐ１、ｐ２に応じて、中間電圧Ｖｓｃ，ｉｎｔＶｃｂは（Ｖｂａｔ−Ｖｏｕｔ）と、Ｖｏｕｔとの間で交互に切り替えられる。その結果、第２変換器４０４の第２スイッチアレイの制御可能半導体スイッチは、Ｖｂａｔよりもかなり低い電圧レベルを受ける。第１変換器４０２は、Ｖｂａｔ電圧レベルに対して完全に第２変換器４０４を遮蔽する。したがって、第２変換器４０４の制御可能半導体スイッチは、標準低電圧半導体トランジスタとして実施できる。これは、高電圧半導体トランジスタよりも寄生容量および面積が小さく、したがって、第２変換器４０４のエネルギー効率を向上できる。
【００５９】
例示的な集積回路スイッチトキャパシタＤＣ−ＤＣ変換器が以下の項目に記載される。
（１）
集積回路スイッチトキャパシタＤＣ−ＤＣ変換器であって、
第１スイッチトキャパシタ変換器と、第２スイッチトキャパシタ変換器と、コントローラを備えており、
前記第１スイッチトキャパシタ変換器は、
バッテリー供給電圧を受けるためのＤＣ入力と、
前記バッテリー供給電圧を中間電圧に変換するために、前記第１スイッチトキャパシタ変換器の１つ以上の個別変換器構成を形成するための少なくとも１つの外部フライングキャパシタに接続可能な複数の個別制御可能半導体スイッチを備える第１スイッチアレイと、を有し、
前記第２スイッチトキャパシタ変換器は、
前記中間電圧に接続される入力と、
複数の個別制御可能半導体スイッチと、前記中間電圧をＤＣ出力電圧に変換するために、複数の個別変換器構成を形成するように構成可能である複数の内部フライングキャパシタとを備える第２スイッチアレイと、を有し、
前記コントローラは、前記第１スイッチトキャパシタ変換器の変換器構成と前記第２スイッチトキャパシタ変換器の変換器構成を選択するため、第１および第２スイッチアレイの各個別制御可能半導体スイッチの各制御端子に接続される、集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（２）
前記コントローラは、
直接的または間接的に、前記少なくとも１つの外部フライングキャパシタの充電状態を判定することと、
前記充電状態を所定の充電基準と比較することと、
前記所定の充電基準が満たされたことに応じて、前記第１スイッチアレイを介して前記少なくとも１つの外部フライングキャパシタを再充電することと、
を実行する、項目１に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（３）
前記コントローラは、
前記第１スイッチアレイの個別制御可能半導体スイッチの第１組および第２組それぞれの状態を切り替え、
前記少なくとも１つの外部フライングキャパシタを、前記ＤＣ入力（バッテリー電圧）と前記第２スイッチトキャパシタ変換器の前記入力との間に接続し、
前記少なくとも１つの外部フライングキャパシタを再充電する、項目２に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（４）
前記少なくとも１つの外部フライングキャパシタの前記所定の充電基準は、
前記第２スイッチトキャパシタ変換器の切り替え周波数、前記ＤＣ出力電圧と前記ＤＣ出力電圧の設定点または目標電圧との間の電圧差、前記少なくとも１つの外部フライングキャパシタにおける電圧降下、の内の１つまたは複数含む、項目２または３に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（５）
前記コントローラは、前記所定の充電状態にかかわらず、たとえば１６ｋＨｚ超の初期または最低切り替え周波数において前記少なくとも１つの外部フライングキャパシタを再充電し、前記第１スイッチトキャパシタ変換器の前記切り替え周波数の下限を設定する、項目２から４のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（６）
前記第２スイッチトキャパシタ変換器の最低切り替え周波数は、５ＭＨｚ超または１０ＭＨｚ超等、１ＭＨｚ超であり、及び／又は、
前記第１スイッチトキャパシタ変換器の最高切り替え周波数は、１００ｋＨｚ未満等、２５０ｋＨｚ未満である、項目１から５のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（７）
前記第１スイッチアレイは、
クロック信号の第１クロック位相（ｐ１）によって駆動される第１組の個別制御可能半導体スイッチと、
前記クロック信号に重複しない第２クロック位相（ｐ２）によって駆動される第２組の個別制御可能半導体スイッチと、を有し、
前記第１組の個別制御可能半導体スイッチは、前記第１クロック位相の際に、前記バッテリー供給電圧から前記少なくとも１つの外部フライングキャパシタを充電し、
前記第２組の個別制御可能半導体スイッチは、前記第２クロック位相の際に、前記第２スイッチトキャパシタ変換器の前記入力に、前記少なくとも１つの外部フライングキャパシタを放電する、項目１から６のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（８）
第１制御可能バイパススイッチ（ＳＷＢＰ１）と、第２制御可能バイパススイッチ（ＳＷＢＰ２）を備えており、
第１状態において、前記少なくとも１つの外部フライングキャパシタを、前記ＤＣ入力と前記ＤＣ出力電圧の間で（直列に）接続し、
第２状態において、前記少なくとも１つの外部フライングキャパシタを、負の供給経路と前記ＤＣ出力電圧の間で接続し、前記第２スイッチトキャパシタ変換器をバイパスさせる、項目１から７のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（９）
前記第１制御可能バイパススイッチ（ＳＷＢＰ１）は、前記コントローラによって供給される第１スイッチ制御信号に応じて、前記少なくとも１つの外部フライングキャパシタの第１端子と前記ＤＣ出力電圧を選択的に接続、接続解除し、
前記第２制御可能バイパススイッチ（ＳＷＢＰ２）は、前記コントローラによって供給される第２スイッチ制御信号に応じて、前記少なくとも１つの外部フライングキャパシタの第２端子と前記ＤＣ出力電圧を選択的に接続、接続解除する、項目８に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（１０）
前記コントローラは、
前記クロック信号の前記第１クロック位相（ｐ１）に同期して前記第１スイッチ制御信号を生成し、
前記クロック信号の前記第２クロック位相（ｐ２）に同期して前記第２スイッチ制御信号を生成する、項目７又は９に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（１１）
前記第２スイッチトキャパシタ変換器は、出力電圧レギュレータを有し、
前記出力電圧レギュレータは、第１ＤＣ基準電圧を受けるための基準電圧入力と、前記ＤＣ出力電圧を示すフィードバック電圧を受けるためのフィードバック電圧入力と、制御信号を判定するために前記第１ＤＣ基準電圧と前記フィードバック電圧を合成するエラー信号発生器と、を有し、
前記コントローラは、前記ＤＣ出力電圧を調整するために前記第２スイッチアレイの前記複数の個別制御可能半導体スイッチそれぞれのクロック位相を生成する、項目１から１０のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（１２）
前記コントローラは、前記第２スイッチトキャパシタ変換器の固有エネルギー効率が最大化するように前記第２スイッチトキャパシタ変換器の前記構成を選択し、
前記固有エネルギー効率は、η１＝ＶＣＲ／ｉＶＣＲ＝Ｖｏ１／（Ｖｉｎｔ×ｉＶＣＲ）であり、
η１＝前記ＤＣ出力電圧の前記設定点電圧での前記第２スイッチトキャパシタ変換器の固有エネルギー効率であり、
ＶＣＲ＝選択された変換器構成の電圧変換率であり、
ｉＶＣＲ＝理想的な電圧変換率であり、
Ｖｉｎｔ＝中間電圧である、項目１から１１のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（１３）
前記少なくとも１つの外部フライングキャパシタの総容量が５００ｎＦ超であり、及び／又は、
前記複数の内部フライングキャパシタの総容量が、５ｎＦ未満等、２２ｎＦ未満である、項目１から１２のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器。
（１４）
項目１から１３のいずれか一項に記載の集積回路スイッチトキャパシタＤＣ−ＤＣ変換器と、
１つ以上のリチウムイオン電池セル等、前記バッテリー供給電圧を供給するＤＣ入力に接続可能な少なくとも１つの充電池セルと、
を備えるヘッドウェアラブル補聴装置。
【図１】
2019115252.tif 000004
【図２】
2019115252.tif 000005
【図３】
2019115252.tif 000006
【図４】
2019115252.tif 000007
【図５】
2019115252.tif 000008
【外国語明細書】
2019115252000001.pdf
2019115252000002.pdf
2019115252000003.pdf
2019115252000004.pdf