(57)【要約】【課題】力率改善回路から出力される直流電圧を、入力される交流電圧よりも低下させ、回路による電力損失を低減させることを課題とする。【解決手段】入力された交流電圧を全波整流する整流回路と、前記整流回路に並列に接続され、前記全波整流された後の直流電圧を平滑するコンデンサとを備え、前記整流回路が、２つのスイッチング素子と、２つのダイオードとからなり、前記スイッチング素子が、窒化ガリウムを使用した電界効果トランジスタ素子であり、前記スイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、前記交流電圧をスイッチングして全波整流された直流電圧を生成し、前記コンデンサの両端にかかる直流電圧を出力することを特徴とする。【選択図】図２
2019161694.tif 000002
【特許請求の範囲】
【請求項１】
入力された交流電圧を全波整流する整流回路と、
前記整流回路に並列に接続され、前記全波整流された後の直流電圧を平滑するコンデンサとを備え、
前記整流回路が、２つのスイッチング素子と、２つのダイオードとからなり、
前記スイッチング素子が、窒化ガリウムを使用した電界効果トランジスタ素子であり、
前記スイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、前記交流電圧をスイッチングして全波整流された直流電圧を生成し、
前記コンデンサの両端にかかる直流電圧を出力することを特徴とする力率改善回路。
【請求項２】
直列接続された２つの前記スイッチング素子と、直列接続された２つの前記ダイオードとが、並列に接続され、
前記交流電圧が入力される２つの入力端子のうち、一方の入力端子に直列に接続されたリアクタと、２つのスイッチング素子の中間点とが接続され、
他方の入力端子と、２つのダイオードの中間点とが接続され、
一方のスイッチング素子と一方のダイオードとが接続された中間点と、
他方のスイッチング素子と他方のダイオードとが接続された中間点との間に、前記コンデンサが接続されることを特徴とする請求項１に記載の力率改善回路。
【請求項３】
前記２つのダイオードを、シリコンを使用した電界効果トランジスタ素子に置き換えたことを特徴とする請求項１に記載の力率改善回路。
【請求項４】
前記コンデンサの両端にかかる直流電圧を取得する直流電圧取得部と、
前記出力される直流電圧で動作する負荷機器の最低動作電圧を算出する最低動作電圧算出部と、
前記取得された直流電圧と、前記算出された最低動作電圧とを比較する電圧比較部と、
前記スイッチング素子を、オン状態またはオフ状態に制御するスイッチング素子制御部とを備え、
前記電圧比較部による直流電圧と最低動作電圧との比較結果に基づいて、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧が前記最低動作電圧に近づくように、前記スイッチング素子を制御することを特徴とする請求項１に記載の力率改善回路。
【請求項５】
前記取得された直流電圧から前記最低動作電圧を減算した差分電圧が、所定の差分比較値よりも大きい場合に、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧を低下させるように、前記スイッチング素子のオン状態とオフ状態を制御することを特徴とする請求項４に記載の力率改善回路。
【請求項６】
前記取得された直流電圧から前記最低動作電圧を減算した差分電圧が、所定の差分比較値以下の場合に、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧を上昇させるように、前記スイッチング素子のオン状態とオフ状態を制御することを特徴とする請求項４に記載の力率改善回路。
【請求項７】
前記スイッチング素子は、オフ状態のときに電流を流す素子内ダイオードを含まないことを特徴とする請求項１に記載の力率改善回路。
【請求項８】
請求項１から７のいずれかに記載した力率改善回路と、
交流電力を入力する交流入力部とを備え、
前記交流入力部に入力された交流電力の交流電圧が、力率改善回路に入力され、
前記力率改善回路によって生成された直流電圧を、負荷機器に出力する交流直流変換装置。
【請求項９】
入力された交流電圧を全波整流する整流回路と、前記整流回路に並列に接続され、前記全波整流された後の直流電圧を平滑するコンデンサとを備え、
前記整流回路が、２つのスイッチング素子と、２つのダイオードとからなり、前記スイッチング素子が、窒化ガリウムを使用した電界効果トランジスタ素子であり、
前記スイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、前記交流電圧をスイッチングして全波整流された直流電圧を生成し、前記コンデンサの両端にかかる直流電圧を出力する力率改善回路の直流電圧制御方法であって、
前記コンデンサの両端にかかる直流電圧を取得し、
前記出力される直流電圧で動作する負荷機器の最低動作電圧を算出し、
前記取得された直流電圧と、前記算出された最低動作電圧とを比較し、
直流電圧と最低動作電圧との比較結果に基づいて、前記コンデンサの両端にかかる直流電圧が前記最低動作電圧に近づくように、前記スイッチング素子を制御することを特徴とする力率改善回路の直流電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、力率改善回路に関し、特に、入力される交流電圧を整流して直流電圧を出力する直流電源装置等に利用される力率改善回路に関する。
【背景技術】
【０００２】
従来から、交流電源から入力される交流電圧を直流電圧に変換する直流電源装置が利用されており、交流電圧を直流電圧に変換するＡＣ／ＤＣ変換回路部分に、力率を改善する力率改善回路（ＰＦＣ（Power Factor Correction）回路とも呼ぶ）が用いられている。
力率改善回路は、高調波電流の発生を抑制して、交流の皮相電力に対する有効電力を改善する回路である。
従来のＰＦＣ回路では、ＡＣ／ＤＣ変換を行う４つのブリッジダイオードを、シリコンＭＯＳＦＥＴに置き換えたもの、あるいは、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：IGBT）とこのIGBTに並列に接続したダイオードとからなる素子に置き換えたものが使用されている。
【０００３】
また、特許文献１では、交流入力を全波整流して得られる電圧よりも高い直流出力電圧を得るために、全波整流回路を構成する２つの整流ダイオードと逆並列にトランジスタを接続したＡＣ／ＤＣ変換回路が提案されている。
また、特許文献２では、全波整流回路を構成する４つの整流ダイオードのうち、リアクタに接続される２つの整流ダイオードに高速ダイオードを用い、２つの高速ダイオードとそれぞれ逆方向に電流が流れる向きに並列接続された２個のスイッチング素子を備えた直流電源装置が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−１１７６５８号公報
【特許文献２】特開２０１６−１０２１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来のＰＦＣ回路において、ブリッジダイオードを、シリコンＭＯＳＦＥＴに置き換えたものでは、シリコンＭＯＳＦＥＴの構造上、ダイオードが並列に形成されているために、ＰＦＣ回路が動作していない場合に、このダイオードを介して、直流電圧の出力側に、直流電流が流れ、損失が発生していた。
また、特許文献１や特許文献２でも、同様に、全波整流回路を構成するトランジスタやスイッチング素子と並列に、整流ダイオードが接続されているために、この整流ダイオードを介して、直流電圧の出力側に、直流電流が流れる。
したがって、従来のＰＦＣ回路では、ＰＦＣ回路が動作していない場合に直流電流が流れるので、出力される直流電圧を、入力される交流電圧よりも低くすることができなかった。
【０００６】
たとえば、従来のＰＦＣ回路を備えた直流電源装置を組み込んだエアコンでは、出力される直流電圧でコンプレッサを駆動するが、室温が暖房の設定温度に近い場合（暖房中間状態）は、コンプレッサを使用していない状態か、あるいは、低負荷で使用している状態であって、交流電圧よりも低い直流電圧でもコンプレッサを動作できるにもかかわらず、コンプレッサを駆動する直流電圧を交流電圧よりも低くすることができず、損失が発生していた。
このようなエアコンの暖房中間状態のような場合には、直流電圧を下げでもエアコンの所定の動作には問題がないので、省エネルギー等の観点から、できるだけ直流電圧を下げて、損失をさらに低減させることが望まれる。
【０００７】
そこで、この発明は、以上のような事情を考慮してなされたものであり、力率改善回路が動作していない場合において、力率改善回路から出力される直流電圧を、入力される交流電圧よりも低下させることができ、電力損失を低減させることができる力率改善回路を提供することを課題とする。
【課題を解決するための手段】
【０００８】
この発明は、入力された交流電圧を全波整流する整流回路と、前記整流回路に並列に接続され、前記全波整流された後の直流電圧を平滑するコンデンサとを備え、前記整流回路が、２つのスイッチング素子と、２つのダイオードとからなり、前記スイッチング素子が、窒化ガリウムを使用した電界効果トランジスタ素子であり、前記スイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、前記交流電圧をスイッチングして全波整流された直流電圧を生成し、前記コンデンサの両端にかかる直流電圧を出力することを特徴とする力率改善回路を提供するものである。
【０００９】
また、直列接続された２つの前記スイッチング素子と、直列接続された２つの前記ダイオードとが、並列に接続され、前記交流電圧が入力される２つの入力端子のうち、一方の入力端子に直列に接続されたリアクタと、２つのスイッチング素子の中間点とが接続され、他方の入力端子と、２つのダイオードの中間点とが接続され、一方のスイッチング素子と一方のダイオードとが接続された中間点と、他方のスイッチング素子と他方のダイオードとが接続された中間点との間に、前記コンデンサが接続されることを特徴とする。
【００１０】
また、前記２つのダイオードを、シリコンを使用した電界効果トランジスタ素子に置き換えたことを特徴とする。
また、前記窒化ガリウムを使用した電界効果トランジスタ素子のゲート端子とソース端子との間に、並列に、コンデンサを備えてもよい。
【００１１】
また、前記コンデンサの両端にかかる直流電圧を取得する直流電圧取得部と、前記出力される直流電圧で動作する負荷機器の最低動作電圧を算出する最低動作電圧算出部と、前記取得された直流電圧と、前記算出された最低動作電圧とを比較する電圧比較部と、前記スイッチング素子を、オン状態またはオフ状態に制御するスイッチング素子制御部とを備え、前記電圧比較部による直流電圧と最低動作電圧との比較結果に基づいて、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧が前記最低動作電圧に近づくように、前記スイッチング素子を制御することを特徴とする。
【００１２】
また、前記取得された直流電圧から前記最低動作電圧を減算した差分電圧が、所定の差分比較値よりも大きい場合に、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧を低下させるように、前記スイッチング素子のオン状態とオフ状態を制御することを特徴とする。
【００１３】
また、前記取得された直流電圧から前記最低動作電圧を減算した差分電圧が、所定の差分比較値以下の場合に、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧を上昇させるように、前記スイッチング素子のオン状態とオフ状態を制御することを特徴とする。
【００１４】
また、前記出力される直流電圧で動作する負荷機器が、力率改善回路に接続された場合に、力率改善回路から出力される出力電力の電力値を取得する出力電力取得部と、力率改善回路に入力される入力電力の電力値を取得する入力電力取得部と、前記取得された入力電力の電力値と出力電力の電力値とから、現在の電力損失を算出し、現在の電力損失と前回算出した電力損失とを比較する損失算出比較部と、前記スイッチング素子を、オン状態またはオフ状態に制御するスイッチング素子制御部とを備え、前記損失算出比較部による比較の結果、電力損失が上昇傾向にある場合は、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧を上昇させるように、前記スイッチング素子のオン状態とオフ状態を制御することを特徴とする。
また、前記スイッチング素子は、オフ状態のときに電流を流す素子内ダイオードを含まないことを特徴とする。
【００１５】
また、この発明は、上記したようないずれかの力率改善回路と、交流電力を入力する交流入力部とを備え、前記交流入力部に入力された交流電力の交流電圧が、力率改善回路に入力され、前記力率改善回路によって生成された直流電圧を、負荷機器に出力する交流直流変換装置を提供するものである。
この交流直流変換装置は、前記負荷機器がコンプレッサである場合、前記力率改善回路によって生成された直流電圧を利用して、前記コンプレッサを動作させる。
【００１６】
また、この発明は、入力された交流電圧を全波整流する整流回路と、前記整流回路に並列に接続され、前記全波整流された後の直流電圧を平滑するコンデンサとを備え、前記整流回路が、２つのスイッチング素子と、２つのダイオードとからなり、前記スイッチング素子が、窒化ガリウムを使用した電界効果トランジスタ素子であり、前記スイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、前記交流電圧をスイッチングして全波整流された直流電圧を生成し、前記コンデンサの両端にかかる直流電圧を出力する力率改善回路の直流電圧制御方法であって、前記コンデンサの両端にかかる直流電圧を取得し、前記出力される直流電圧で動作する負荷機器の最低動作電圧を算出し、前記取得された直流電圧と、前記算出された最低動作電圧とを比較し、直流電圧と最低動作電圧との比較結果に基づいて、前記コンデンサの両端にかかる直流電圧が前記最低動作電圧に近づくように、前記スイッチング素子を制御することを特徴とする力率改善回路の直流電圧制御方法を提供するものである。
【発明の効果】
【００１７】
この発明によれば、入力された交流電圧を全波整流する整流回路が、２つのスイッチング素子と、２つのダイオードとからなり、スイッチング素子が、窒化ガリウムを使用した電界効果トランジスタ素子であるので、スイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、前記交流電圧をスイッチングして全波整流された直流電圧を生成するときに、力率改善回路が動作していない場合において、出力される直流電圧を、入力される交流電圧よりも低下させることができ、力率改善回路などによる電力損失を低減させることができる。
【図面の簡単な説明】
【００１８】
【図１】この発明の力率改善回路を含む交流直流変換装置の実施例１の構成ブロック図である。
【図２】この発明の力率改善回路を含む交流直流変換装置の実施例１の回路構成図である。
【図３】この発明の力率改善回路を含む交流直流変換装置の実施例２の構成ブロック図である。
【図４】この発明の力率改善回路を含む交流直流変換装置の実施例２の回路構成図である。
【図５】この発明の力率改善回路を含む交流直流変換装置の実施例３の回路構成図である。
【図６】この発明の力率改善回路を含む交流直流変換装置の実施例４の回路構成図である。
【図７】この発明の実施例１における力率改善回路を流れる電流の説明図である。
【図８】この発明の実施例１における力率改善回路を流れる電流の説明図である。
【図９】この発明の実施例１における力率改善回路のGaNスイッチング素子がOFFの場合の説明図である。
【図１０】この発明の実施例３における力率改善回路を流れる電流の説明図である。
【図１１】この発明の実施例３における力率改善回路を流れる電流の説明図である。
【図１２】シリコンスイッチング素子とGaNスイッチング素子の説明図である。
【図１３】この発明の力率改善回路において、降圧動作中の交流電圧波形と交流電流波形の一実施例の説明図である。
【図１４】この発明の力率改善回路に対する直流電圧制御処理の一実施例のフローチャートである。
【図１５】この発明の力率改善回路に対する直流電圧制御処理（損失最適化制御）の一実施例のフローチャートである。
【図１６】従来の力率改善回路を含む交流直流変換装置の回路構成図である。
【図１７】従来の力率改善回路のシリコンスイッチング素子がOFFの場合に流れる電流の説明図である。
【図１８】従来の力率改善回路のシリコンスイッチング素子がOFFの場合に流れる電流の説明図である。
【発明を実施するための形態】
【００１９】
以下、図面を使用して本発明の実施の形態を説明する。なお、以下の実施例の記載によって、この発明が限定されるものではない。
【００２０】
（実施例１）
＜力率改善回路を含む交流直流変換装置の構成＞
図１に、この発明の力率改善回路を含む交流直流変換装置の実施例１の構成ブロック図を示す。
交流直流変換装置は、力率改善回路と、交流電力を入力する交流入力部とを備え、交流入力部に入力された交流電力の交流電圧が、力率改善回路に入力され、力率改善回路によって生成された直流電圧を、負荷機器に出力するものである。
たとえば、負荷機器がコンプレッサである場合、交流直流変換装置は、力率改善回路によって生成された直流電圧を利用して、コンプレッサを動作させる。
【００２１】
図１の交流直流変換装置は、負荷機器がコンプレッサの場合を示しており、コンプレッサを動作させるのに必要な直流電力を生成する装置である。この装置では、入力される交流電力を直流電力に変換し、力率改善回路から出力される直流電流を、コンプレッサの動作を制御するコンプレッサ駆動部に与える。
後述するような力率改善回路を構成する２つのGaNスイッチング素子のON動作とOFF動作を高速に切り替えて、直流電圧と直流電流を生成する。
また、GaNスイッチング素子は、オフ状態のときに電流を流す素子内ダイオードを含まないので、オフ状態では交流電流が流れないという特性を利用して、入力された交流電圧よりも低い電圧を持つ直流電圧が生成できるように、GaNスイッチング素子を制御する。
【００２２】
図１において、交流直流変換装置は、主として、交流入力部１１と、力率改善回路１２と、直流電圧検出部１３と、コンプレッサ駆動部１４と、スイッチング素子制御部１６と、直流電圧制御部２０とからなり、コンプレッサ１５の動作を制御する。
【００２３】
交流入力部１１は、交流電力を入力する部分である。たとえば、商用電源が接続された場合、周波数が５０Hzまたは６０Hzで交流電圧が１００ボルトの交流電力が入力される。
【００２４】
力率改善回路１２は、高調波電流の発生を抑制するための回路であり、交流電圧を整流して所定の直流電圧を生成する回路（以下、ＰＦＣ回路とも呼ぶ）である。
力率改善回路１２は、主として、入力された交流電圧を全波整流する整流回路と、整流回路に並列に接続され、全波整流された後の直流電圧を平滑するコンデンサとを備える。
整流回路は、２つのスイッチング素子と、２つのダイオードとからなる。
また、２つのスイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、交流電圧をスイッチングして全波整流された直流電圧を生成し、全波整流された直流を、コンデンサによって平滑な波形の直流にして、コンデンサの両端にかかる直流電圧を出力する。
【００２５】
この発明では、スイッチング素子として、窒化ガリウムを使用した電界効果トランジスタ素子を使用する。
以下、窒化ガリウムを使用した電界効果トランジスタ素子を、ＧａＮスイッチング素子、ＧａＮ素子、あるいは、窒化ガリウムＭＯＳＦＥＴと呼ぶことにする。
力率改善回路１２の具体的な回路については、後述する図２などに示す。
【００２６】
従来の力率改善回路では、スイッチング素子として、シリコンを使用した電界効果トランジスタ素子（以下、シリコンスイッチング素子、シリコン素子、あるいは、シリコンＭＯＳＦＥＴとも呼ぶ）が用いられている。
しかし、この発明では、直流電圧の低下や、電力損失の低減のために、スイッチング素子として、ＧａＮスイッチング素子を用いる。
【００２７】
図１２に、シリコンスイッチング素子とGaNスイッチング素子の概略説明図を示す。
図１２（a）に、シリコンスイッチング素子の構成を示し、図１２（b）に、GaNスイッチング素子の構成を示す。
シリコンスイッチング素子は、主にシリコンを材料として作成されたMOSFETである。
図１２（a）に示すように、ドレイン端子、ゲート端子、ソース端子を備え、素子の内部には、ダイオード（素子内ダイオード）が形成されている。
一般的に、ソース端子とゲート端子間に所定以上の電圧を印加することによって、素子はオン状態となり、ソース端子からドレイン端子に電流が流れる。
素子内ダイオードの向きは、ソース端子からドレイン端子の方向に順方向であり、シリコンスイッチング素子がオフ状態でも、この素子内ダイオードを通って、電流が流れる。
【００２８】
一方、GaNスイッチング素子は、主に窒化ガリウム（GaN）を材料として作成されたMOSFETである。
GaNスイッチング素子は、シリコンではなく、窒化ガリウム（GaN）を材料として用いているために、シリコンスイッチング素子よりもオン抵抗が低く、電力損失を低減できるという特性がある。
【００２９】
図１２（b）に示すように、シリコンスイッチング素子と同様に、ドレイン端子、ゲート端子、ソース端子を備えるが、素子の内部には、ダイオードは、形成されていない。
GaNスイッチング素子がオン状態であるとき、印加電圧の方向に応じて、ソース端子からドレイン端子の方向、または、ドレイン端子からソース端子の方向に電流が流れる。
また、GaNスイッチング素子がオフ状態の場合、素子の内部にダイオードが形成されていないので、素子の内部を通って電流が流れることがない。
【００３０】
直流電圧検出部１３は、力率改善回路１２によって生成された直流電圧を検出する部分である。たとえば、コンデンサ３４の両端にかかる直流電圧であって、コンプレッサ駆動部１４に入力される直前の直流電圧を検出する。
検出された直流電圧は、直流電圧制御部２０に与えられ、直流電圧の電圧値が取得される。
【００３１】
コンプレッサ駆動部１４は、コンプレッサ１５を動作させる部分であり、コンプレッサに含まれる直流モータを駆動するインバータに相当する。
【００３２】
スイッチング素子制御部１６は、スイッチング素子を、オン状態またはオフ状態に制御する部分であり、後述するように、図２の力率改善回路１２に含まれるＧａＮスイッチング素子を制御する部分である。
たとえば、直流電圧制御部２０から与えられるスイッチング信号に基づいて、ＧａＮスイッチング素子のオン状態（短絡状態）と、オフ状態（開放状態）を作り出す。
後述するように、スイッチング信号としてオン信号が与えられると、ＧａＮスイッチング素子をオン状態にし、オフ信号が与えられると、ＧａＮスイッチング素子をオフ状態にするように制御する。
具体的には、ＧａＮスイッチング素子のゲート電圧を制御する。
【００３３】
直流電圧制御部２０は、コンプレッサ駆動部１４に与えられる直流電圧を制御する部分である。
直流電圧制御部２０は、主として、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏコントローラ、タイマー等からなるマイクロコンピュータによって実現される。
直流電圧の制御は、力率改善回路１２のＧａＮスイッチング素子をオンするタイミングと、オフするタイミングを変更し、オンとオフの時間的間隔（周期）を調整することにより行う。
たとえば、ＧａＮスイッチング素子をオフする時間を短くすることにより、直流電圧を上昇させる。また、ＧａＮスイッチング素子をオフする時間を長くすることにより、直流電圧を低下させる。
【００３４】
また、後述するように、直流電圧制御部２０は、検出された直流電圧と、コンプレッサの最低動作電圧とを利用して、コンプレッサ駆動部１４に与えられる直流電圧がほぼ最低動作電圧に近似した数値となるように、ＧａＮスイッチング素子を制御して、直流電圧を上昇または低下させる。
さらに、この発明では、スイッチング素子として、ＧａＮ（窒化ガリウム）を材料として用いたスイッチング素子を用いることにより、生成する直流電圧の数値を、交流電圧の数値よりも低くする。
【００３５】
図１において、直流電圧制御部２０は、直流電圧取得部２１と、最低動作電圧算出部２２と、電圧比較部２３と、スイッチング信号生成部２４とからなる。
これらの各構成要素は、ＣＰＵが、所定のプログラムに基づいて実行する機能ブロックであり、各構成要素の機能は、ＲＯＭ等に予め格納された制御プログラムに基づいて、各種ハードウェアを有機的に動作させて、実現される。ただし、これらの各構成要素を、電子回路を組み合わせたハードウェアにより構成してもよい。
【００３６】
直流電圧取得部２１は、直流電圧検出部１３によって検出された直流電圧の数値を取得する部分である。すなわち、コンデンサ３４の両端にかかる直流電圧であって、コンプレッサ駆動部１４に現在与えられている直流電圧を取得する。以下、取得された直流電圧を、Vdcとする。
【００３７】
最低動作電圧算出部２２は、力率改善回路から出力される直流電圧で動作する負荷機器の最低動作電圧を算出する部分である。
たとえば、図１のコンプレッサ１５の最低動作電圧を算出する部分である。
コンプレッサの最低動作電圧とは、コンプレッサが脱調せず回転を維持できる最低の動作電圧を意味する電圧である。
この最低動作電圧は、コンプレッサ駆動部１４が駆動するコンプレッサの回転数や負荷トルクなどから計算できる。たとえば、コンプレッサの極数、相間誘起電圧、モータ抵抗値、インダクタンスなどを利用して、最低動作電圧が算出される。
以下、算出された最低動作電圧を、Vcpとする。
【００３８】
たとえば、エアコンのコンプレッサを駆動させる場合において、暖房中間状態など、コンプレッサをほとんど使用していない状態では、交流電圧よりも低い直流電圧を、コンプレッサ駆動部１４に与えて、エアコンのコンプレッサを駆動させても問題はない。
コンプレッサの最低動作電圧が交流電圧よりも低い場合、コンプレッサ駆動部１４に与える直流電圧を、最低動作電圧まで低下させ、最低動作電圧近傍の直流電圧を利用して、コンプレッサを駆動させることが、省エネルギーと、損失を低下させる観点で好ましい。
【００３９】
電圧比較部２３は、直流電圧取得部２１によって取得された直流電圧Vdcと、最低動作電圧算出部２２によって算出された負荷機器（コンプレッサ）の最低動作電圧Vcpとを比較する部分である。
これらの電圧を比較した結果によって、ＧａＮスイッチング素子をスイッチング制御して、直流電圧Vdcを、最低動作電圧Vcpに近づくように、上昇または低下させる。
【００４０】
たとえば、現在取得された直流電圧Vdcが、最低動作電圧Vcpよりも大きく、直流電圧Vdcと最低動作電圧Vcpとの差分（Vsa＝Vdc−Vcp）が、所定のしきい値V0よりも大きい場合は、直流電圧Vdcを低下させるように、ＧａＮスイッチング素子をスイッチング制御する。具体的には、ＧａＮスイッチング素子をオフする時間を長くする。
【００４１】
逆に、現在取得された直流電圧Vdcが、最低動作電圧Vcp以下であって、直流電圧Vdcと最低動作電圧Vcpとの差分（Vsa＝Vdc−Vcp）が、所定のしきい値V0以下の場合は、直流電圧Vdcを上昇させるように、ＧａＮスイッチング素子をスイッチング制御する。具体的には、ＧａＮスイッチング素子をオフする時間を短くする。
【００４２】
スイッチング信号生成部２４は、スイッチング素子のオンオフ動作を制御するために、スイッチング素子制御部１６に与えるスイッチング信号を生成する部分である。
スイッチング信号には、スイッチング素子をオンさせるオン信号と、スイッチング素子をオフさせるオフ信号とがある。
たとえば、電圧比較部２３によって、直流電圧Vdcを上昇または低下させる電圧値が決まれば、直流電圧がその電圧値となるように、所定の時間間隔で、オン信号とオフ信号を、スイッチング素子制御部１６に与える。
【００４３】
コンプレッサ１５は、空気などを圧縮する機械であり、たとえば、エアコンや冷蔵庫の冷媒を圧縮する装置である。
コンプレッサ駆動部１４とコンプレッサ１５は、力率改善回路１２から出力される直流電圧によって駆動される負荷に相当する。
このような負荷は、コンプレッサ駆動部１４とコンプレッサ１５に限るものではない。
以下の実施例では、力率改善回路１２から出力される直流電圧によって駆動される負荷として、コンプレッサ駆動部１４とコンプレッサ１５を使用するものとして説明する。
【００４４】
以上のように、力率改善回路のスイッチング素子として、ＧａＮスイッチング素子を用いて、ＧａＮスイッチング素子をオンオフ制御することにより、コンプレッサ駆動部１４に与える直流電圧を上昇または低下させることができ、特に、直流電圧を、入力される交流電圧よりも低くすることができ、力率改善回路などによる電力損失も低減することができる。
【００４５】
図２に、この発明の力率改善回路を含む交流直流変換装置の実施例１の回路構成図を示す。
ここでは、主として、図１に示した交流入力部１１と、力率改善回路１２と、直流電圧検出部１３に関係する部分の回路を示す。
交流入力部１１は、交流電圧を入力する２つの入力端子（T1,T2）からなり、交流の周期に対応して、入力端子（T1,T2）に入力される電圧値が反転する。
交流入力部１１の交流電圧を入力する２つの入力端子のうち、一方の入力端子T1には、直列に、リアクタ３１が接続される。さらに、このリアクタ３１と、２つのＧａＮスイッチング素子の中間点とが接続される。また、他方の入力端子T2は、２つのダイオードの中間点と接続される。
リアクタ３１は、起電力を発生させ、直流電圧を昇圧するために接続される。
【００４６】
力率改善回路１２は、上記したような整流回路とコンデンサからなる全波整流回路に相当する。
整流回路は、直列接続された２つのＧａＮスイッチング素子（３２a、３２b）と、直列接続された２つのダイオード（３３a、３３b）とからなり、２つのＧａＮスイッチング素子（３２a、３２b）と、２つのダイオード（３３a、３３b）は、並列に接続される。
２つのＧａＮスイッチング素子（３２a、３２b）の接続は、たとえば、ＧａＮスイッチング素子３２aのソース端子と、ＧａＮスイッチング素子３２bのドレイン端子とを接続すればよい。
直列接続された２つのダイオード（３３a、３３b）の順方向の向きは、同方向とする。
【００４７】
上記したように、直列接続された２つのＧａＮスイッチング素子（３２a、３２b）の中間点には、リアクタ３１の一方が接続される。
直列接続された２つのダイオード（３３a、３３b）の中間点には、交流入力部１１の他方の端子T2が接続される。
【００４８】
２つのＧａＮスイッチング素子（３２a、３２b）のゲート端子は、スイッチング素子制御部１６に接続される。すなわち、スイッチング素子制御部１６によって、ＧａＮスイッチング素子（３２a、３２b）のゲート端子に入力されるゲート電圧が制御される。
ＧａＮスイッチング素子３２aとダイオード３３aとの中間点と、ＧａＮスイッチング素子３２bとダイオード３３bとの中間点は、それぞれコンプレッサ駆動部１４に接続され、る。ＧａＮスイッチング素子３２bとダイオード３３bとの中間点は、接地されるものとする。
【００４９】
また、一方のＧａＮスイッチング素子３２aと一方のダイオード３３aとの中間点とコンプレッサ駆動部１４とを接続した経路と、他方のＧａＮスイッチング素子３２bと他方のダイオード３３bとの中間点とコンプレッサ駆動部１４とを接続した経路との間に、並列に、コンデンサ３４が接続される。
コンデンサ３４は、全波整流された直流電圧（脈流）の波形を平滑にするためのものであり、平滑コンデンサと呼ぶ。平滑コンデンサとしては、たとえば、電解コンデンサが用いられる。
【００５０】
さらに、ＧａＮスイッチング素子３２aとダイオード３３aとの中間点と、コンプレッサ駆動部１４とを接続した経路において、コンデンサ３４よりもコンプレッサ駆動部１４に近い位置から、直流電圧制御部２０に対して、接続線が引き出される。
同様に、ＧａＮスイッチング素子３２bとダイオード３３bとの中間点と、コンプレッサ駆動部１４とを接続した経路において、コンデンサ３４よりもコンプレッサ駆動部１４に近い位置から、直流電圧制御部２０に対して、接続線が引き出される。
２つの接続線と、直流電圧制御部２０とによって、直流電圧検出部１３が形成され、この２つの接続線の間に印加される電圧が、直流電圧として検出される。
【００５１】
スイッチング素子制御部１６が、ＧａＮスイッチング素子のゲート端子にゲート電圧を与え、ゲート端子とソース端子の間に所定値以上の電圧が印加された場合に、ソース端子からドレイン端子に向かって電流が流れ、ＧａＮスイッチング素子は、オン状態となる。
一方、ＧａＮスイッチング素子のゲート端子にゲート電圧を与えない場合、ソース端子とドレイン端子との間には、電流が流れず、ＧａＮスイッチング素子は、オフ状態となる。
【００５２】
２つのＧａＮスイッチング素子（３２a、３２b）のゲート端子に与えるゲート電圧を、所定の周期で切り替えることにより、入力された交流電圧を、直流電圧に変換する。
すなわち、ＧａＮスイッチング素子のオン状態とオフ状態を、高速に切り替えることにより、直流電圧を生成し、さらに、オン状態とオフ状態の間隔（周期）を変化させることにより、直流電圧を上昇あるいは低下させる。
【００５３】
図１３に、この発明の力率改善回路において、降圧動作中の交流電圧波形と交流電流波形の一実施例の説明図を示す。
図１３（a）に、直流電圧の降圧動作中における交流電流波形の一実施例の概略図を示す。
図１３（b）に、直流電圧の降圧動作中において、入力される交流電圧波形と、交流電流波形との関係を示した概略図を示す。
この交流電流波形は、図２の交流入力部T1,T2の間の位置における交流電流を計測したものである。
【００５４】
図１３（a）ののこぎり波的な交流電流の部分は、２つのＧａＮスイッチング素子（３２a、３２b）のうち、いずれか一方のＧａＮスイッチング素子をオン状態とし、他方のＧａＮスイッチング素子をオフ状態とした場合の波形である。
交流電流がない部分は、２つのＧａＮスイッチング素子（３２a、３２b）を、両方とも、オフ状態とした場合を示している。
このＧａＮスイッチング素子（３２a、３２b）をオフ状態とする間隔（OFF時間）を、長くすることにより、直流電圧を低下（降圧）させることができる。
【００５５】
以下に、この発明の実施例１における力率改善回路を流れる電流の方向について説明する。
図７と図８に、この発明の実施例１における力率改善回路を流れる電流の説明図を示す。
図７では、図２の回路構成において、リアクタ３１側の端子T1に、正の交流電圧が印加され、ＧａＮスイッチング素子３２aをオン状態とし、ＧａＮスイッチング素子３２bをオフ状態とした場合に、力率改善回路等に流れる電流の方向を示している。
この場合は、交流入力部１１の端子T1に印加された正の交流電圧によって、リアクタ３１を通過した電流は、オン状態のＧａＮスイッチング素子３２aを通り、コンプレッサ駆動部１４を通過して、さらに、ダイオード33bを通過して、交流入力部１１の端子T2にまで流れる。
【００５６】
図８では、図２の回路構成において、リアクタ３１側の端子T1に、負の交流電圧が印加され、ＧａＮスイッチング素子３２aをオフ状態とし、ＧａＮスイッチング素子３２bをオン状態とした場合に、力率改善回路等に流れる電流の方向を示している。
この場合は、交流入力部１１の端子T2に印加された正の交流電圧によって発生した電流は、まず、ダイオード33aを通り、コンプレッサ駆動部１４を通過した後、オン状態のＧａＮスイッチング素子３２bを通過し、さらに、リアクタ３１を通過して、交流入力部１１の端子T1にまで流れる。
【００５７】
図９に、この発明の実施例１における力率改善回路の２つのGaNスイッチング素子（３２a、３２b）を、どちらもオフ状態とした場合の説明図を示す。
図９では、リアクタ３１側の端子T1に、正の交流電圧が印加された状態を示しているが、２つのGaNスイッチング素子（３２a、３２b）がどちらもオフ状態なので、コンプレッサ駆動部１４の方に、電流は流れず、直流電圧は発生しない。
また、リアクタ３１側の端子T1に、負の交流電圧が印加された状態でも、同様に、２つのGaNスイッチング素子（３２a、３２b）がどちらもオフ状態なので、コンプレッサ駆動部１４の方に、電流は流れず、直流電圧は発生しない。
したがって、このような直流電圧が発生しない期間を長くすることにより、その期間の間に直流電圧が降下するので、入力された交流電圧よりも低い直流電圧を生成することができる。
【００５８】
この発明の力率改善回路と比較のために、図１６に、従来の力率改善回路を含む交流直流変換装置の回路構成図の一実施例を示す。
図１６の従来の力率改善回路は、図２のこの発明の力率改善回路とは、スイッチング素子が異なる。すなわち、従来の力率改善回路では、２つのシリコンスイッチング素子（４１a、４１b）を使用している。
シリコンスイッチング素子（４１a、４１b）は、上記した図１２（a）に示したように、素子内ダイオードを備えている。
【００５９】
図１６の従来の力率改善回路の回路構成において、リアクタ３１側の端子T1に、正の交流電圧が印加され、シリコンスイッチング素子４１aをオン状態とし、シリコンスイッチング素子４１bをオフ状態とした場合に、力率改善回路等に流れる電流の方向は、図７に示した電流の方向と同じであるので、説明を省略する。
また、同様に、図１６の従来の力率改善回路の回路構成において、リアクタ３１側の端子T1に、負の交流電圧が印加され、シリコンスイッチング素子４１aをオフ状態とし、シリコンスイッチング素子４１bをオン状態とした場合に、力率改善回路等に流れる電流の方向は、図８に示した電流の方向と同じであるので、説明を省略する。
【００６０】
ただし、図９に示したように、この発明の力率改善回路の２つのGaNスイッチング素子（３２a、３２b）を、どちらもオフ状態とした場合には、コンプレッサ駆動部１４の方に、電流は流れず、直流電圧は発生しなかったが、図１６の従来の力率改善回路では、２つのシリコンスイッチング素子（４１a、４１b）を使用しているので、２つのシリコンスイッチング素子（４１a、４１b）がどちらもオフ状態の場合であっても、電流が流れ、直流電圧が発生する。
【００６１】
図１７と、図１８に、従来の力率改善回路のシリコンスイッチング素子がOFFの場合に流れる電流の方向の説明図を示す。
図１７では、リアクタ３１側の端子T1に、正の交流電圧が印加された状態で、２つのシリコンスイッチング素子（４１a、４１b）がどちらもオフ状態の場合を示している。
ここでは、２つのシリコンスイッチング素子（４１a、４１b）がどちらもオフ状態にもかかわらず、シリコンスイッチング素子４１aの素子内ダイオードを経由して、電流が流れる。
この場合は、交流入力部１１の端子T1に印加された正の交流電圧によって、リアクタ３１を通過した電流は、オフ状態のシリコンスイッチング素子４１aの素子内ダイオードを通り、コンプレッサ駆動部１４を通過して、さらに、ダイオード33bを通過して、交流入力部１１の端子T2にまで流れる。
【００６２】
図１８では、リアクタ３１側の端子T1に、負の交流電圧が印加された状態で、２つのシリコンスイッチング素子（４１a、４１b）がどちらもオフ状態の場合を示している。
ここでは、２つのシリコンスイッチング素子（４１a、４１b）がどちらもオフ状態にもかかわらず、シリコンスイッチング素子４１bの素子内ダイオードを経由して、電流が流れる。
この場合は、交流入力部１１の端子T2に印加された正の交流電圧によって発生した電流は、まず、ダイオード33aを通り、コンプレッサ駆動部１４を通過した後、オフ状態のシリコンスイッチング素子４１bの素子内ダイオードを通過し、さらに、リアクタ３１を通過して、交流入力部１１の端子T1にまで流れる。
このように、従来の力率改善回路では、２つのシリコンスイッチング素子（４１a、４１b）がどちらもオフ状態であっても、オフ状態のシリコンスイッチング素子４１bの素子内ダイオードを通過して電流が流れるので、直流電圧を、交流電圧よりも低くすることができない。
【００６３】
＜この発明の力率改善回路に対する直流電圧制御処理のフローチャート＞
図１４に、この発明の力率改善回路に対する直流電圧制御処理の一実施例のフローチャートを示す。
ここでは、電圧比較部２３による直流電圧と最低動作電圧との比較結果に基づいて、スイッチング素子制御部１６が、コンデンサ３４の両端にかかる直流電圧が最低動作電圧に近づくように、GaNスイッチング素子を制御する。
【００６４】
たとえば、取得された直流電圧から最低動作電圧を減算した差分電圧が、所定の差分比較値よりも大きい場合に、スイッチング素子制御部１６が、コンデンサ３４の両端にかかる直流電圧を低下させるように、GaNスイッチング素子のオン状態とオフ状態を制御する。
一方、取得された直流電圧から前記最低動作電圧を減算した差分電圧が、所定の差分比較値以下の場合に、スイッチング素子制御部１６が、コンデンサ３４の両端にかかる直流電圧を上昇させるように、GaNスイッチング素子のオン状態とオフ状態を制御する。
【００６５】
この図１４の直流電圧制御処理は、主として、図１に示した直流電圧制御部２０により実行される処理である。
以下の処理をするために、差分比較値V0が、ROMなどの記憶素子に予め記憶されているものとする。
【００６６】
図１４のステップS1において、直流電圧検出部１３によって、直流電圧Vdcを測定し、直流電圧制御部２０の直流電圧取得部２１が、測定された直流電圧Vdcの電圧値を取得する。
ステップS2において、最低動作電圧算出部２２が、コンプレッサの最低動作電圧Vcpを算出する。
たとえば、コンプレッサの回転数や、負荷トルクを利用し、最低動作電圧Vcpを算出する。
回転数は、制御周波数により求め、負荷トルクは、U相の電流値により求められる。
【００６７】
ステップS3において、電圧比較部２３が、取得された直流電圧Vdcと、算出された最低動作電圧Vcpを利用して、差分電圧Vsaを計算する。
差分電圧Vsaは、Vdc−Vcpにより、求められる。
ステップS4において、電圧比較部２３が、差分電圧Vsaと、予め記憶されている差分比較値V0とを比較する。
ステップS5において、差分電圧Vsaが差分比較値V0よりも大きい場合（Vsa＞V0）、ステップS7に進み、そうでない場合は、ステップS6に進む。
【００６８】
ステップS6において、差分電圧Vsaが差分比較値V0以下なので、直流電圧Vdcを、最低動作電圧Vcpに近づけるために、直流電圧を上昇させる処理を行う。
ここでは、スイッチング信号生成部２４が、GaNスイッチング素子をオフ状態にしている時間（OFF時間）を短くするように、スイッチング信号を生成する。
すなわち、今までよりも、GaNスイッチング素子のOFF時間が短くなるように、オン信号と、オフ信号とを、スイッチング素子制御部１６に出力する。
その後、ステップS1に戻る。
ただし、ステップS1からステップS4までの処理を周期的に繰り返すために、すぐに、ステップS1に戻るのではなく、所定の時間が経過するのを待ってから、ステップS1に戻ればよい。
【００６９】
ステップS7において、差分電圧Vsaが差分比較値V0よりも大きいので、直流電圧Vdcを、最低動作電圧Vcpに近づけるために、直流電圧を低下させる処理を行う。
ここでは、スイッチング信号生成部２４が、GaNスイッチング素子をオフ状態にしている時間（OFF時間）を長くするように、スイッチング信号を生成する。
すなわち、今までよりも、GaNスイッチング素子のOFF時間が長くなるように、オン信号と、オフ信号とを、スイッチング素子制御部１６に出力する。
その後、所定の時間が経過した後に、ステップS1に戻る。
【００７０】
以上の処理により、コンプレッサの最低動作電圧Vcpが、交流電圧よりも低い場合においても、直流電圧を交流電圧よりも低下させ、さらに、直流電圧が最低動作電圧Vcpとほぼ等しくなるように、制御することができる。
【００７１】
（実施例２）
＜力率改善回路を含む交流直流変換装置の構成＞
図３に、この発明の力率改善回路を含む交流直流変換装置の実施例２の構成ブロック図を示す。
ここでは、入力される交流電力（入力電力）と、コンプレッサ駆動部１４に出力される直流電力（出力電力）を検出し、交流電力と直流電力の差から求められる電力損失ができるだけ少なくなるように、GaNスイッチング素子を制御する。
【００７２】
図３において、交流直流変換装置は、図１と同様に、交流入力部１１と、力率改善回路１２と、コンプレッサ駆動部１４と、スイッチング素子制御部１６と、直流電圧制御部２０とを備え、コンプレッサ１５の動作を制御する。
ただし、入力電力検出部１７と、出力電力検出部１８を備える点が、図１と異なり、さらに、直流電圧制御部２０の機能ブロックが、スイッチング信号生成部２４、入力電力取得部２５、出力電力取得部２６、損失算出比較部２７、周期調整部２８からなる点が、図１と異なる。
図１と同じ機能ブロックについては、説明を省略する。
【００７３】
入力電力検出部１７は、力率改善回路に入力される入力電力（交流電力）の電力値を検出する部分である。
交流入力部１１の２つの入力端子（T1,T2）に印加される交流電圧と、入力端子に流れる交流電流を測定することにより、交流電力の電力値を検出する。
検出された交流電力の電力値は、直流電圧制御部２０に与えられ、入力電力取得部２５によって取得される。
【００７４】
出力電力検出部１８は、コンプレッサ駆動部１４に対して出力される直流電力の電力値を検出する部分である。上記した直流電圧検出部１３と同様に、コンプレッサ駆動部１４に入力される直前の直流電圧を検出し、コンプレッサ駆動部１４に流れる直流電流を測定することにより、直流電力の電力値を検出する。
検出された直流電力の電力値は、直流電圧制御部２０に与えられ、出力電力取得部２６によって取得される。
【００７５】
直流電圧制御部２０は、図１と同様に、コンプレッサ駆動部１４に与えられる直流電圧を制御する部分であるが、ここでは、電力損失が少なくなるように、直流電圧を制御する。
直流電圧制御部２０は、主として、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏコントローラ、タイマー等からなるマイクロコンピュータによって実現され、損失算出比較部２７、周期調整部２８、およびスイッチング信号生成部２４の機能は、ＣＰＵによって、ＲＯＭ等に予め格納された制御プログラムに基づいて実行される。
【００７６】
スイッチング信号生成部２４は、図１と同様に、スイッチング素子制御部１６に与えるスイッチング信号（オン信号、オフ信号）を生成する部分である。
ここでは、周期調整部２８によって設定されたスイッチング周期を利用して、その周期に対応したタイミングで、順次スイッチング信号（オン信号、オフ信号）を生成し、スイッチング素子制御部１６に出力する。
【００７７】
入力電力取得部２５は、入力電力検出部１７によって検出された力率改善回路に入力される入力電力（交流電力）の電力値を取得する部分である。
以下、取得された交流電力の電力値を、Winとする。
出力電力取得部２６は、力率改善回路から出力される直流電圧で動作する負荷機器が、力率改善回路に接続された場合に、力率改善回路から出力される出力電力の電力値を取得する部分である。
すなわち、出力電力検出部１８によって検出された直流電力の電力値を取得する部分である。
以下、取得された直流電力の電力値を、Woutとする。
【００７８】
損失算出比較部２７は、取得された入力電力の電力値Winと出力電力の電力値Woutとから、現在の電力損失を算出し、現在の電力損失と前回算出した電力損失とを比較する部分である。
すなわち、交流を直流に変換したときに生じる力率改善回路等による電力損失を計算し、現在の電力損失（以下、WS1とする）と、所定時間だけ前に計算した前回の電力損失（以下、WS0とする）とを比較する。
現在の電力損失は、上記した交流電力の電力値Winから、直流電力の電力値Woutを減算することにより求められる。すなわち、現在の電力損失WS1は、WS1＝Win − Woutにより、計算できる。
【００７９】
この損失算出比較部２７による電力損失の比較の結果、電力損失が上昇傾向にある場合（WS1＞WS0）は、電力損失を減少させるように、スイッチング素子を制御する。
ここで、スイッチング素子制御部１６が、コンデンサの両端にかかる直流電圧を上昇させるように、GaNスイッチング素子のオン状態とオフ状態を制御する。
たとえば、直流電圧を上昇させるためには、後述するように、GaNスイッチング素子のスイッチング周期を短くすればよい。
【００８０】
周期調整部２８は、損失算出比較部２７による電力損失の比較の結果に基づいて、GaNスイッチング素子のスイッチング周期を調整する部分である。
GaNスイッチング素子のスイッチング動作は、一定時間のオン状態と、一定時間のオフ状態とを繰り返すが、オン状態にある時間間隔Tonと、オフ状態にある時間間隔Toffとを合計した時間が、スイッチング周期（Ton＋Toff）である。
上記したように、電力損失が上昇傾向にある場合（WS1＞WS0）は、電力損失の差に対応させて、前回よりも短いスイッチング周期（Ton＋Toff）を設定する。
この設定されたスイッチング周期を利用して、スイッチング信号生成部２４が、スイッチング信号（オン信号、オフ信号）を生成して、GaNスイッチング素子をスイッチングさせる。
【００８１】
図４に、この発明の力率改善回路を含む交流直流変換装置の実施例２の回路構成図を示す。
図４の回路構成は、ほぼ、図２に示した回路構成と同様であるが、入力電力検出部１７が、交流入力部１１の２つの入力端子（T1,T2）間の交流電圧と、交流電流を測定して、交流電力が検出できるように接続される点が異なる。
リアクタ３１や、コンデンサ３４を備え、力率改善回路１２が、２つのGaNスイッチング素子（３２a、３２b）を備える点も、図２に示した回路構成と同様である。
また、出力電力検出部１８は、出力電圧検出部１３と同様の位置に接続され、コンプレッサ駆動部１４に出力される直流電圧と直流電流が測定できるように配置され、直流電力が検出される。
【００８２】
図１５に、この発明の力率改善回路に対する直流電圧制御処理（損失最適化制御）の一実施例のフローチャートを示す。
この図１５の直流電圧制御処理は、主として、図３に示した直流電圧制御部２０により実行される処理である。
以下の処理において、前回の電力損失Ws0が、RAMなどの記憶素子に記憶されるものとし、電力損失の計算をするごとに、この数値Ws0を、新たに計算した電力損失に更新するものとする。
【００８３】
図１５のステップS21において、入力電力検出部１７によって、交流電力Winを測定し、直流電圧制御部２０の入力電力取得部２５が、測定された交流電力Winの電力値を取得する。
ステップS22において、出力電力検出部１８によって、直流電力Woutを測定し、直流電圧制御部２０の出力電力取得部２６が、測定された直流電力Woutの電力値を取得する。
【００８４】
ステップS23において、損失算出比較部２７が、電力損失Ws1を計算する。
電力損失Ws1は、交流電力Winから直流電力Woutを減算することにより求められる（Ws1＝Win−Wout）。
ステップS24において、損失算出比較部２７が、計算した現在の電力損失Ws1と、記憶されている前回の電力損失Ws0とを比較する。
ステップS25において、現在の電力損失Ws1が、前回の電力損失Ws0よりも大きい場合は、ステップS26に進み、そうでない場合は、ステップS27に進む。
【００８５】
ステップS26において、力率改善回路などによる電力損失を少なくするために、周期調整部２８が、GaNスイッチング素子のスイッチング周期を、現在の周期よりも長い値に、設定する。さらに、スイッチング信号生成部２４が、設定されたスイッチング周期に基づいて、スイッチング信号を、スイッチング素子制御部１６に出力する。
これにより、GaNスイッチング素子は、より長いスイッチング周期で、スイッチング動作させられ、直流電圧が降下する。
直流電圧が降下すると、スイッチング回数が低下し、AC電圧の周期ごとのスイッチング時に発生する損失の合計が少なくなるので、電力損失が少なくなる。
【００８６】
次に、ステップS28において、今回測定した現在の電力損失Ws1を、前回の電力損失Ws0として記憶し、前回の電力損失Ws0を更新する。
また、ステップS27においては、現在の電力損失Ws1が前回の電力損失Ws0以下なので、同様に、今回測定した現在の電力損失Ws1を、前回の電力損失Ws0として記憶し、前回の電力損失Ws0を更新する。
その後、ステップS21に戻る。
ただし、ステップS2からステップS24までの処理を周期的に繰り返すために、すぐに、ステップS21に戻るのではなく、所定の時間が経過するのを待ってから、ステップS21に戻ればよい。
【００８７】
以上の処理のように、GaNスイッチング素子のスイッチング周期を調整することにより、力率改善回路等の回路による現在の電力損失が、できるだけ少なくなるように、制御することができる。
【００８８】
（実施例３）
＜力率改善回路を含む交流直流変換装置の構成＞
図５に、この発明の力率改善回路を含む交流直流変換装置の実施例３の回路構成図を示す。
ここでは、力率改善回路の整流回路を構成する２つのダイオードを、シリコンを使用した電界効果トランジスタ素子（シリコンスイッチング素子）に置き換えた回路構成を示す。
図５の回路構成において、図２の力率改善回路で使用していた２つのダイオード（３３a、３３b）を、シリコンスイッチング素子（３５a、３５b：シリコンMOSFET）に置き換え、この２つのシリコンスイッチング素子（３５a、３５b）のゲート端子に入力されるゲート電圧を、スイッチング素子制御部１６によって制御する。
他の回路構成は、図２と同じである。
【００８９】
図５の回路構成において、２つのダイオードをシリコンスイッチング素子に置き換えた場合、シリコンスイッチング素子は、素子内ダイオードを有しているため、シリコンスイッチング素子がオフ状態でも、図２のダイオードと同様に動作する。
しかし、以下に示すように、GaNスイッチング素子のスイッチング動作のタイミングと同期させて、シリコンスイッチング素子をスイッチングすることにより、電力損失を低減させることができる。力率改善回路が、直流電圧の昇圧動作中であっても、降圧動作中であっても、電力損失を低減させることができる。
【００９０】
一般的に、シリコンスイッチング素子（シリコンMOSFET）の特性によれば、流れる電流値が小さい低電流域では、シリコンスイッチング素子をオン状態にして、MOSFET部分を経由して電流を流すことにより、電力損失を少なくすることができる。
低電流域はシリコンスイッチング素子の特性により異なるが、たとえば、低電流域とは、交流電流10A程度以下の電流を、シリコンスイッチング素子に流す場合を意味する。
一方、大電流を流す場合は、シリコンスイッチング素子をオフ状態にして、素子内ダイオード部分を経由して電流を流すほうが、電力損失を少なくすることができる。
【００９１】
そこで、冷房中間運転のように、流れる電流値が小さい低電流域でシリコンスイッチング素子を動作させるような場合には、シリコンスイッチング素子を力率改善回路の後段の素子として使用するときは、一方のGaNスイッチング素子のスイッチング動作に対応させて、一方のシリコンスイッチング素子をオン状態にすることにより、損失を低減させることができる。
また、力率改善回路において、後段の素子として、ダイオードを使用するよりも、シリコンスイッチング素子を使用した方が、オン抵抗による損失の方がダイオードによる損失よりも少ないので、電力損失を少なくすることができる。
【００９２】
図１０と図１１に、この発明の実施例３における力率改善回路を流れる電流の説明図を示す。
図１０では、図５の回路構成において、リアクタ３１側の端子T1に、正の交流電圧が印加され、ＧａＮスイッチング素子３２aをオン状態とし、ＧａＮスイッチング素子３２bをオフ状態とし、さらに、シリコンスイッチング素子３５bをオン状態とし、シリコンスイッチング素子３５aをオフ状態とした場合に、力率改善回路等に流れる電流の方向を示している。
【００９３】
この場合は、交流入力部１１の端子T1に印加された正の交流電圧によって、リアクタ３１を通過した電流は、オン状態のＧａＮスイッチング素子３２aを通り、コンプレッサ駆動部１４を通過して、さらに、オン状態のシリコンスイッチング素子３５bを通過して、交流入力部１１の端子T2にまで流れる。
このように、電流は、オン状態のシリコンスイッチング素子３５bのMOSFETの部分を通過して流れるので、ダイオードを通過する場合に比べて、電力損失を減らすことができる。
【００９４】
図１１では、図５の回路構成において、リアクタ３１側の端子T1に、負の交流電圧が印加され、ＧａＮスイッチング素子３２aをオフ状態とし、ＧａＮスイッチング素子３２bをオン状態とし、さらに、シリコンスイッチング素子３５aをオン状態とし、シリコンスイッチング素子３５bをオフ状態とした場合に、力率改善回路等に流れる電流の方向を示している。
【００９５】
この場合は、交流入力部１１の端子T2に印加された正の交流電圧によって発生した電流は、まず、オン状態のシリコンスイッチング素子３５aを通り、コンプレッサ駆動部１４を通過した後、オン状態のＧａＮスイッチング素子３２bを通過し、さらに、リアクタ３１を通過して、交流入力部１１の端子T1にまで流れる。
この場合も、電流は、オン状態のシリコンスイッチング素子３５aのMOSFETの部分を通過して流れるので、電力損失を減らすことができる。
【００９６】
（実施例４）
＜力率改善回路を含む交流直流変換装置の構成＞
図６に、この発明の力率改善回路を含む交流直流変換装置の実施例４の回路構成図を示す。
図６の回路構成では、図２の回路構成と異なり、２つのＧａＮスイッチング素子（３２a、３２b）において、それぞれのＧａＮスイッチング素子のゲート端子とソース端子との間に、並列に、コンデンサ（３６a、３６b）を備える。
ゲート抵抗（３７a、３７b）は、スイッチング素子のゲート端子を充電し、オン電圧までゲート電圧を上昇させる電流を発生させるためのものである。
【００９７】
この２つのコンデンサ（３６a、３６b）は、ＧａＮスイッチング素子をオフ状態にした後において、ドレイン端子とソース端子の間に存在する寄生容量のために、ＧａＮスイッチング素子が、意図せずに、オン状態に変化してしまうことを防止するために設ける。
【００９８】
MOSFETから構成されるＧａＮスイッチング素子をオン状態にするためには、ゲート端子とソース端子との間にあるコンデンサ成分に充電を行うことが必要となる。
しかし、ＧａＮスイッチング素子のゲート端子とソース端子との間のコンデンサ成分の容量が少ない場合、ＧａＮスイッチング素子をオフ状態にした後であっても、ドレイン端子とソース端子の間に存在する寄生容量によって、オン状態に変化してしまう場合がある。
【００９９】
このような意図しないオン状態への変化は、ＧａＮスイッチング素子のゲート端子とソース端子との間のコンデンサ成分の容量が少ないことに起因する場合があるので、ゲート端子とソース端子との間のコンデンサ成分の容量を増加させるために、ゲート端子とソース端子との間に、並列に、コンデンサ（３６a、３６b）を追加する。
【０１００】
このように、コンデンサを、ＧａＮスイッチング素子のゲート端子とソース端子との間に、並列に、設けることによって、ＧａＮスイッチング素子をオフ状態にした後において、ＧａＮスイッチング素子が、意図せずに、オン状態に変化してしまうことを防止することができる。
【符号の説明】
【０１０１】
１１  交流入力部、
１２  力率改善回路、
１３  直流電圧検出部、
１４  コンプレッサ駆動部、
１５  コンプレッサ、
１６  スイッチング素子制御部、
１７  入力電力検出部、
１８  出力電力検出部、
２０  直流電圧制御部、
２１  直流電圧取得部、
２２  最低動作電圧算出部、
２３  電圧比較部、
２４  スイッチング信号生成部、
２５  入力電力取得部、
２６  出力電力取得部、
２７  損失算出比較部、
２８  周期調整部、
３１  リアクタ、
３２a  GaNスイッチング素子（GaN素子）、
３２b  GaNスイッチング素子（GaN素子）、
３３a  ダイオード、
３３b  ダイオード、
３４  コンデンサ、
３５aシリコンスイッチング素子（シリコン素子）、
３５bシリコンスイッチング素子（シリコン素子）、
３６a  コンデンサ、
３６b  コンデンサ、
３７a  抵抗、
３７b  抵抗、
４１aシリコンスイッチング素子（シリコン素子）、
４１bシリコンスイッチング素子（シリコン素子）
【図１】
2019161694.tif 000003
【図２】
2019161694.tif 000004
【図３】
2019161694.tif 000005
【図４】
2019161694.tif 000006
【図５】
2019161694.tif 000007
【図６】
2019161694.tif 000008
【図７】
2019161694.tif 000009
【図８】
2019161694.tif 000010
【図９】
2019161694.tif 000011
【図１０】
2019161694.tif 000012
【図１１】
2019161694.tif 000013
【図１２】
2019161694.tif 000014
【図１３】
2019161694.tif 000015
【図１４】
2019161694.tif 000016
【図１５】
2019161694.tif 000017
【図１６】
2019161694.tif 000018
【図１７】
2019161694.tif 000019
【図１８】
2019161694.tif 000020