(57)【要約】      （修正有）【課題】差動増幅回路を用いたスイッチング制御回路によりローサイド降圧チョッパ回路の出力を安定化する制御を行う場合に、スイッチング電源装置を停止させたときに出力電圧をゼロとして完全に停止可能とする。【解決手段】ローサイド降圧チョッパ回路１０をスイッチング制御回路２４の入力段に差動増幅回路２６を設けて制御する場合、ローサイド降圧チョッパ回路１０のマイナス側出力と差動増幅回路２６の入力の間に切離回路４８を設け、スイッチング電源装置の動作中は、切離回路４８を導通状態とし、スイッチング電源装置の停止時には、切離回路４８を非導通状態としてローサイド降圧チョッパ回路１０の出力電圧Ｖｏをゼロとして完全に停止させる。【選択図】図１
2019115132.tif 000002
【特許請求の範囲】
【請求項１】
入力電源のグランド電位を基準にオンオフ動作を制御するスイッチング素子により断続電圧を生成し、前記断続電圧を整流平滑して出力するローサイド降圧チョッパ回路と、
前記スイッチング素子のオンオフ動作により前記ローサイド降圧チョッパ回路の出力電圧を安定化させるスイッチング制御回路と、
前記スイッチング制御回路の入力には差動入力を持つ差動増幅回路が設けられ、前記差動入力には前記ローサイド降圧チョッパ回路のプラス側出力とマイナス側出力が入力されたスイッチング電源装置に於いて、
前記ローサイド降圧チョッパ回路のマイナス側出力から前記差動増幅回路の差動入力の間に切離回路が設けられ、前記切離回路は前記スイッチング素子がオンオフ制御されている動作中は導通し、前記スイッチング素子がオフされている動作停止中は非導通となることを特徴とするスイッチング電源装置。
【請求項２】
請求項１記載のスイッチング電源装置に於いて、
前記切離回路は、外部からの信号により導通状態と非導通状態に切替えられるスイッチ素子を備えたことを特徴とするスイッチング電源装置。
【請求項３】
請求項１記載のスイッチング電源装置に於いて、
前記切離回路のスイッチ素子を、ＰＮＰトランジスタ又はＰチャンネルのＭＯＳ−ＦＥＴとしたことを特徴とするスイッチング電源装置。
【請求項４】
請求項１記載のスイッチング電源装置に於いて、前記ローサイド降圧チョッパ回路は、入力電源のプラス端に整流素子の一端と出力チョークコイルと出力コンデンサの直列回路の一端が接続され、前記出力チョークコイルと前記出力コンデンサの前記直列回路の他端と前記整流素子の他端が前記スイッチング素子の一端と接続され、前記スイッチング素子の他端が前記入力電源のマイナス端と接続され、前記出力コンデンサの両端から前記出力電圧を取り出したことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子をローサイド側に配置したローサイド降圧チョッパ回路を、差動増幅回路を用いたスイッチング制御回路にて制御するスイッチング電源装置に関する。
【背景技術】
【０００２】
（ハイサイド降圧チョッパ回路）
従来、入力電圧からスイッチング素子を用いて断続電圧を生成し、これを整流・平滑を行うことで電圧変換を行うスイッチング電源装置として、例えば図３に示すハイサイド降圧チョッパ回路を用いたスイッチング電源装置が知られている（特許文献１）。
【０００３】
図３は、従来のハイサイド降圧チョッパ回路を用いたスイッチング電源装置を示した回路ブロック図であり、特許文献１の図１５に示されている。
【０００４】
図３に示すハイサイド降圧チョッパ回路２００は、入力電源２０２のグランドを基準とするとハイサイド側にスイッチング素子２０４を配置したハイサイド降圧チョッパとして知られており、スイッチング制御回路２１２によりスイッチング素子２０４をオン、オフすることで入力電圧Ｖｉｎを断続電圧に変換し、整流素子２０６、出力チョークコイル２０８、及び出力コンデンサ２１０により断続電圧を整流平滑し、負荷２１４に出力電圧Ｖｏを供給している。
【０００５】
スイッチング素子２０４にＮチャネルのＭＯＳ−ＦＥＴを使用した場合は、ゲート端子Ｇとソース端子Ｓの間に、しきい値以上の電圧を印可することでスイッチング素子２０４をオンさせることができる。また、ゲート端子Ｇとソース端子Ｓの間の電圧をしきい値以下とすることでスイッチング素子２０４をオフさせることができる。従って、スイッチング素子２０４はソース端子Ｓをグランドとして制御が行われている状態となっている。
【０００６】
スイッチング制御回路２１２は、出力電圧Ｖｏを所定の値に安定化するため、フィードバック制御回路を含む複数の回路で構成されており、また、出力電圧Ｖｏの安定化制御を行うことから、スイッチング制御回路２１２のグランドは出力コンデンサ２１０のグランドに接続されている。
【０００７】
ここで、ハイサイド降圧チョッパ回路２００では、スイッチング素子２０４のグランドであるソース端子Ｓが入力電源２０２のグランドと異なるレベルで動作させる]構成となっているため、スイッチング制御回路２１２は、グランドレベルが異なるスイッチング素子２０４を制御する必要がある。このためスイッチング制御回路２１２には、ドライブトランス等の絶縁回路、もしくは、ハイサイドドライバ回路と言った、スイッチング素子２０４をオンオフする信号を伝達する回路が必要となり、また、伝達された信号で、スイッチング素子２０４を駆動するための制御回路用電源]を別に設ける必要があるため（スイッチング制御回路２１２とはグランドレベルが異なるため、スイッチング制御回路２１２を動作させるための制御回路用電源を用いることができない）、部品点数が増加することになり、スイッチング電源装置が大型化してしまう問題やコストが増加してしまう問題を持っていた。
【０００８】
（ローサイド降圧チョッパ回路）
図３に示したハイサイド降圧チョッパ回路の問題を解決する方法として、特許文献２では、スイッチング素子のグランドレベルとスイッチング制御回路のグランドレベルを合わせたローサイド降圧チョッパ回路が開示されている。
【０００９】
特許文献２のローサイド降圧チョッパ回路は、スイッチング素子のグランドレベルとスイッチング制御回路のグランドレベルが同一であるため、ドライブトランス等の絶縁回路、もしくは、ハイサイドドライバ回路や、スイッチング素子を駆動するための専用の電源回路を用いる必要が無く、スイッチング素子をスイッチング制御回路により直接駆動することができることから、図３に示したハイサイド降圧チョッパ回路２００を用いたスイッチング電源装置が大型化してしまう問題やコストが増加してしまう問題を解決することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１６−０２５７５７号公報
【特許文献２】特開２０１４−０７５８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献２に開示されたローサイド降圧チョッパ回路を用いたスイッチング電源装置にあっては、出力コンデンサの両端から取り出された出力電圧のグランドレベルがスイッチング制御回路のグランドレベルと異なるため、出力電圧を所定の値に安定化するための制御が課題となるが、特許文献２では、出力電圧を所定の値に安定化するための制御を行っていないため、この課題に対する解決方法が開示されていない。
【００１２】
このような特許文献２における出力電圧を所定の値に安定化するための制御の課題を解決する方法として、一般的に知られている差動増幅回路を用いる方法が考えられる。
【００１３】
図４は従来のローサイド降圧チョッパ回路を、差動増幅回路を用いたスイッチング制御回路により出力電圧を安定化させるようにしたスイッチング電源装置を示した回路ブロック図である。
【００１４】
（パワー部の動作）
図４に示すローサイド降圧チョッパ回路１０を用いたスイッチング電源装置において、入力電源１２は、プラス側入力端子１３ａとマイナス側入力端子１３ｂを備えており、ローサイド降圧チョッパ回路１０は、入力電源１２のマイナス側入力端子１３ｂをグランドとして動作する。ローサイド降圧チョッパ回路１０の出力には、プラス側出力端子２１ａとマイナス側出力端子２１ｂを備えており、ここに負荷２２が接続されている。
【００１５】
スイッチング素子１４はソース端子Ｓをグランドとして動作し、ＰＷＭ制御回路３０からのスイッチング制御信号ＶＧＳが運転停止制御を行うアンドゲート３２を介してスイッチング制御信号ＶＧＳ１としてゲート端子Ｇに印加されることでオンオフの制御が行われる。スイッチング素子１４は、ゲート端子Ｇとソース端子Ｓ間にＨレベルの電圧が印加されるとオンし、Ｌレベルの電圧が印加されるとオフする。
【００１６】
スイッチング素子１４がオンすると、入力電源１２が起点となり、
「入力電源１２のプラス側入力端子１３ａ→出力チョークコイル１８→出力コンデンサ２０および負荷２２→スイッチング素子１４→入力電源１２のマイナス側入力端子１３ｂ」
の経路で電流が流れることで、負荷２２にエネルギーを伝送するとともに、出力チョークコイル１８にエネルギーが蓄えられる。このとき、ローサイド降圧チョッパ回路１０のグランドである入力電源１２のマイナス側端子１３ｂ、スイッチング素子１４のグランドであるソース端子Ｓ、スイッチング素子１４のドレイン端子Ｄ、および、負荷２２のグランドが同一電位となっている。
【００１７】
スイッチング素子１４がオフすると、出力チョークコイル１８が起点となり、
「出力チョークコイル１８→出力コンデンサ２０および負荷２２→整流素子１６→出力チョークコイル１８」
の経路で電流が流れることで、出力チョークコイル１８に蓄えられたエネルギーが負荷２２に伝送される。
【００１８】
このとき、整流素子１６が導通してオン状態となるため、スイッチング素子１４のドレイン端子Ｄは入力電源１２のプラス側入力端子１３ａの電圧となり、負荷２２のグランドは、入力電源１２のグランドに対して入力電圧Ｖｉｎだけ高い電圧レベルを持つことになる。
【００１９】
このようにスイッチング素子１４のオンオフによる動作が交互に繰り返されることで、入力電圧Ｖｉｎから断続電圧が生成され、この断続電圧が整流平滑されることで出力電圧Ｖｏに変換される。出力電圧Ｖｏは、スイッチング素子１４のオンデューティで制御され、オンデューティが大きいと出力電圧Ｖｏが高くなり、オンデューティが小さいと出力電圧Ｖｏが低くなる。
【００２０】
ローサイド降圧チョッパ回路１０のマイナス側出力端子２１ｂは、スイッチング素子１４がオンの場合には、ローサイド降圧チョッパ回路１０のグランドである入力電源１２のマイナス側入力端子１３ｂと同電位となるが、スイッチング素子１４がオフの場合には、入力電源１２のプラス側入力端子１３ａと同電位となる。これによりスイッチング素子１４のオンオフによって負荷２２のグランドは、入力電源１２のグランドに対して電圧レベルが振動する動作となり、それぞれのグランドの電位が異なる期間が存在する。
【００２１】
（スイッチング制御回路の動作）
ローサイド降圧チョッパ回路１０は入力電源１２のマイナス側入力端子１３ｂをグランドとして制御されているが、ローサイド降圧チョッパ回路１０の出力は異なったグランド電位を持つ期間があるため、ローサイド降圧チョッパ回路１０の出力電圧Ｖｏを所定の値に制御するためには、スイッチング制御回路２４に差動増幅回路２６が用いられる。
【００２２】
差動増幅回路２６のグランドは、ローサイド降圧チョッパ回路１０の入力側のグランドである入力電源１２のマイナス側入力端子１３ｂと同一になっている。差動増幅回路２６は、一般的なオペアンプである差動アンプ３４と抵抗Ｒ１ａ,Ｒ１ｂ,Ｒ２ａ,Ｒ２ｂで構成される。一般的な差動増幅回路２６は、Ｒ１ａ＝Ｒ１ｂ＝Ｒ１、Ｒ２ａ＝Ｒ２ｂ＝Ｒ２に設定されて用いられる。
【００２３】
差動増幅回路２６の入力である差動入力端子３６ａにローサイド降圧チョッパ回路１０のプラス側出力が入力され、差動入力端子３６ｂにローサイド降圧チョッパ回路１０のマイナス側出力（ローサイド降圧チョッパ回路１０の出力側のグランド）が入力されている。
【００２４】
差動増幅回路２６は、差動入力端子３６ａと差動入力端子３６ｂに入力されている電圧の差分の電圧を（Ｒ２／Ｒ１）倍した電圧を差動増幅回路２６のグランドを基準に差動出力端子３８から出力する。従って、差動増幅回路２６の出力である出力比例信号ＶＰは、以下の式（１）となる。
ＶＰ＝Ｖｏ・Ｒ２／Ｒ１                                  （１）
【００２５】
ここで、Ｒ１＝Ｒ２に設定すると、差動増幅回路２６は１倍の差動増幅回路となるので、出力比例信号ＶＰ（差動増幅回路２６のグランド基準として動作）は出力電圧Ｖｏ（ローサイド降圧チョッパ回路１０のマイナス側出力を基準として動作）と同じ電圧となる。
【００２６】
ＰＷＭ制御回路３０のグランドは、ローサイド降圧チョッパ回路１０のグランドである入力電源１２のマイナス側入力端子１３ｂと同一になっている。ＰＷＭ制御回路３０は、一般的なコンパレータであるＰＷＭコンパレータ４４と三角波発生回路４６で構成される。ＰＷＭコンパレータ４４の出力をＰＷＭ制御回路３０の出力とし、ＰＷＭ制御回路３０からのスイッチング制御信号ＶＧＳをアンドゲート３２を介してスイッチング素子１４のゲート端子Ｇへスイッチング制御信号ＶＧＳ１として出力する。
【００２７】
三角波発生回路４６は、所定の周波数の三角波信号Ｖｔｒｉを出力し、この周期がローサイド降圧チョッパ回路１０のスイッチング周期となる。ＰＷＭコンパレータ４４には、フィードバック制御回路２８からのデューティ制御信号ＶＦＢと三角波信号Ｖｔｒｉが入力されている。
【００２８】
（三角波信号Ｖｔｒｉ）＜（デューティ制御信号ＶＦＢ）のとき、ＰＷＭコンパレータ４４はＨレベルを出力する。（三角波信号Ｖｔｒｉ）＞（デューティ制御信号ＶＦＢ）のとき、ＰＷＭコンパレータ４４はＬレベルを出力する。
【００２９】
このＰＷＭ制御回路３０の動作によって、スイッチング素子１４は、所定の周波数でオンオフするように制御され、また、デューティ制御信号ＶＦＢが高いときはオンデューティが大きくなり、デューティ制御信号ＶＦＢが低いときはオンデューティが小さくなるように制御が行われる。
【００３０】
フィードバック制御回路２８のグランドは、ローサイド降圧チョッパ回路１０のグランドである入力電源のマイナス側入力端子１３ｂと同一になっている。フィードバック制御回路２８は、一般的なオペアンプである誤差アンプ４０と基準電圧源４２で構成される。誤差アンプ４０の出力をフィードバック制御回路２８の出力とし、フィードバック制御回路２８からＰＷＭ制御回路３０へデューティ制御信号ＶＦＢを出力する。
【００３１】
基準電圧源４２は、所定の基準電圧Ｖｒｅｆを出力する。誤差アンプ４０には、差動増幅回路２６からの出力比例信号ＶＰと基準電圧Ｖｒｅｆが入力されている。（基準電圧Ｖｒeｆ）＜（出力比例信号ＶＰ）のとき、誤差アンプ４０はデューティ制御信号ＶＦＢを上昇させ、（基準電圧Ｖｒeｆ）＞（出力比例信号ＶＰ）のとき、誤差アンプ４０はデューティ制御信号ＶＦＢを低下させる動作を行う。このようなフィードバック制御回路２８の動作によって、ローサイド降圧チョッパ回路１０の出力電圧Ｖｏが基準電圧源４２の値で決定される所定の電圧になるように制御が行われる。
【００３２】
以上、ローサイド降圧チョッパ回路１０に差動増幅回路２６を用いて出力電圧Ｖｏの制御を行うことで、図３に示したハイサイド降圧チョッパ回路２００を用いたスイッチング電源装置が大型化してしまう問題やコストが増加してしまう問題、即ち、ドライブトランス等の絶縁回路、もしくは、ハイサイドドライバ回路や、スイッチング素子を駆動するための専用の制御回路用電源を別に設ける必要がある問題を解決することができ、また、特許文献２の課題であった、ローサイド降圧チョッパ回路１０の出力電圧を所定の値に安定化するための制御も実現することができる。
【００３３】
（差動増幅回路を設けたことで発生する新たな課題）
図４に示した差動増幅回路２６を用いたローサイド降圧チョッパ回路１０では、入力電圧Ｖｉｎを印加した状態でスイッチング素子１４の動作を停止させても出力端子から電圧が出力されてしまう現象が発生する。これは、入力電圧Ｖｉｎが印加されたスイッチング電源装置に対してリモートコントロール等を用いた外部からの指示で停止させた場合において、出力がゼロとならず、完全に停止できない問題を発生させる。
【００３４】
スイッチング電源装置が入力電圧Ｖｉｎを印加された状態で、リモートコントロール等を用いた外部からの指示信号Ｅ１で動作が停止されている場合は、スイッチング素子１４のスイッチング動作が停止してオフの状態、整流素子１６が非導通の状態、出力チョークコイル１８には交流電流が流れないため導線と等価の状態、出力コンデンサ２０は直流電圧が印加されているため非導通の状態となっており、スイッチング制御回路２４には制御回路用電源（図示していない）の電圧Ｖｃｃが供給されているため、差動増幅回路２６およびフィードバック制御回路２８は通常時と同じ動作を行っている。
【００３５】
ここで、リモートコントロール等の外部からの指示信号Ｅ１でスイッチング制御信号ＶＧＳをＬレベルの状態に保ってスイッチング電源装置の動作を停止するためには、例えば、ＰＷＭ制御回路３０の出力からスイッチング素子１４のゲート端子Ｇの間の信号を遮断する制御を行う。
【００３６】
具体的には、ＰＷＭ制御回路３０の出力とスイッチング素子１４のゲート端子Ｇ間の信号線にアンドゲート３２を挿入し、アンドゲート３２の出力をスイッチング素子１４のゲート端子Ｇに接続し、アンドゲート３２の一方の入力にＰＷＭ制御回路３０の出力を入力し、アンドゲート３２の他方の入力にリモートコントロール等の外部からの指示信号Ｅ１を入力する。
【００３７】
アンドゲート３２の他方の入力を指示信号Ｅ１によりＨレベルにすると、アンドゲート３２は許容状態となり、ＰＷＭ制御回路３０から出力されるスイッチング制御信号ＶＧＳがアンドゲート３２を通過してスイッチング制御信号ＶＧＳ１として出力され、スイッチング素子１４がオンオフできるようになる。これに対しアンドゲート３２の他方の入力を指示信号Ｅ１によりＬレベルにすると、アンドゲート３２が禁止状態となり、スイッチング素子１４のゲート端子ＧがＬレベルに固定され、スイッチング素子１４の動作をオフ状態で停止させることができる。
【００３８】
また、スイッチング動作を停止させる他の方法として、リモートコントロール等の外部からの指示で、（三角波信号Ｖｔｒｉ）＞（デューティ制御信号ＶＦＢ）となるように制御しても良い。具体的には、トランジスタ等のスイッチ素子でフィードバック制御回路２８の出力をグランドとショートできる回路を追加し、リモートコントロール等の外部からの指示でトランジスタを制御する。トランジスタをオンすることで、（三角波信号Ｖｔｒｉ）＞（デューティ制御信号ＶＦＢ）となり、ＰＷＭコンパレータの出力がＬレベルに固定され、スイッチング素子１４の動作をオフ状態で停止させることができる。
【００３９】
図５は、図４のスイッチング電源装置において、入力電圧を印加した状態で、スイッチング素子のオフによりスイッチング動作を停止させている場合に、出力端子から電圧が出力されてしまう現象に関わる回路部分だけを抜き出した回路図である。
【００４０】
ここで、説明を容易にするため、
Ｒ１ａ＝Ｒ１ｂ＝１０ｋΩ
Ｒ２ａ＝Ｒ２ｂ＝１０ｋΩ
入力電圧Ｖｉｎ＝１２Ｖ
負荷２２のインピーダンスＲＬ＝１ｋΩ
として説明を行う。
【００４１】
図４において、入力力電圧Ｖｉｎを印加した状態で、外部からの指示信号Ｅ１をＬレベルとし、スイッチング素子１４をオフ状態としてスイッチング動作を停止させている場合、図５の電流Ｉａに示すように、
「入力電源１２のプラス側入力端子１３ａ→抵抗Ｒ１ａ→抵抗Ｒ２ａ→入力電源１２のマイナス側入力端子１３ｂ」
として電流が流れる経路が存在する。
【００４２】
このとき、抵抗Ｒ１ａと抵抗Ｒ２ａの直列回路にＶｉｎ＝１２Ｖが印加された状態となり、Ｒ１ａ＝Ｒ２ａ＝１０ｋΩと等しい値なので抵抗Ｒ１ａ、Ｒ２ａのそれぞれには６Ｖが印加された状態となる。従って、差動増幅回路２６のグランドである入力電源１２のマイナス側入力端子１３ｂを基準として、差動アンプ３４の非反転入力端子３４ａには６Ｖが印加されている状態となる。
【００４３】
また、入力電圧Ｖｉｎを印加し、外部からの指示信号Ｅ１をＬレベルとし、スイッチング素子１４をオフ状態としてスイッチング動作を停止させている場合、図５の電流Ｉｂに示すように、
「入力電源１２のプラス側入力端子１３ａ→負荷２２→抵抗Ｒ１ｂ→抵抗Ｒ２ｂ→差動アンプ３４の出力端子から差動アンプ３４のグランド→入力電源１２のマイナス側入力端子１３ｂ」
として電流が流れる経路が存在する。
【００４４】
このような電流Ｉａ、Ｉｂの経路の各部に発生する電圧の合計と入力電源１２の入力電圧Ｖｉｎは等しくなることから、式（２）が成立する。
Ｖｉｎ＝Ｉｂ・ＲＬ＋Ｉｂ・Ｒ１ｂ＋Ｉｂ・Ｒ２ｂ＋ＶＰ          （２）
ここで、差動増幅回路２６は、原理的に、差動アンプ３４の非反転入力端子３４ａと反転入力端子３４ｂに印加される電圧が同じになるように動作（イマジナリーショート）するので、差動アンプ３４の非反転入力端子３４ａと反転入力端子３４ｂは６Ｖが印加された状態となる。また、以下の式が成立する。
【００４５】
Ｉｂ・Ｒ２ｂ＋ＶＰ＝Ｒ２ａ／（Ｒ１ａ＋Ｒ２ａ）・Ｖｉｎ        （３）
式（２）と式（３）に、
Ｖｉｎ＝１２Ｖ
Ｒ１ａ＝Ｒ１ｂ＝Ｒ２ａ＝Ｒ２ｂ＝１０ｋΩ
ＲＬ＝１ｋΩ
を代入すると、
Ｉｂ≒０．５４５４ｍＡ
が得られる。
【００４６】
また、出力電圧Ｖｏは、負荷２２に発生する電圧であるので、以下の式が成立する。
Ｖｏ＝Ｉｂ・ＲＬ                                              （４）
これより、出力電圧Ｖｏ≒０.５４５５Ｖと求めることができる。
【００４７】
また、負荷インピーダンスＲＬ＝１０ｋΩの場合について計算を行うと、
Ｉｂ＝０．３ｍＡ
Ｖｏ＝３Ｖ
と計算できる。
【００４８】
以上より、図４のローサイド降圧チョッパ回路１０に差動増幅回路２６を用いたスイッチング電源装置では、入力電圧Ｖｉｎを印加した状態で、リモートコントロール等を用いた外部からの指示で動作を停止させた場合においても出力電圧Ｖｏがゼロとならず、完全に停止しないことが分かる。また、この時の出力電圧Ｖｏは負荷インピーダンスが大きいと高い電圧が発生することが分かる。
【００４９】
（差動増幅回路への入力を低下させた場合）
図６は差動増幅回路への入力を低下させるようにしたスイッチング電源装置を示した回路ブロック図である。
【００５０】
図４に示したローサイド降圧チョッパ回路１０に差動増幅回路２６を用いたスイッチング電源装置において、差動増幅回路２６への入力を低下させる方法として、図６に示すように、差動アンプ３４への入力を抵抗Ｒ１ａ，Ｒ３ａ及び抵抗Ｒ１ｂ，Ｒ３ｂで分圧する方法が用いられる場合がある。この場合においても、入力電圧Ｖｉｎを印加した状態でスイッチング素子１４の動作を停止させても出力端子から電圧が出力されてしまう現象が発生する。
【００５１】
図７は、図６のスイッチング電源装置において、入力力電圧Ｖｉｎを印加した状態で、外部からの指示信号Ｅ１をＬレベルとし、スイッチング素子１４をオフ状態としてスイッチング動作を停止させている場合において、出力端子から電圧が出力されてしまう現象に関わる部分だけを抜き出した回路図である。
【００５２】
ここで、説明を容易にするため、
Ｒ１ａ＝Ｒ１ｂ＝１０ｋΩ
Ｒ２ａ＝Ｒ２ｂ＝１０ｋΩ
Ｒ３ａ＝Ｒ３ｂ＝１０ｋΩ
入力電圧Ｖｉｎ＝１２Ｖ
負荷２２のインピーダンスＲＬ＝１ｋΩ
として説明を行う。
【００５３】
図７に示すように、入力電圧Ｖｉｎを印加した状態で、スイッチング素子１４をオフ状態としてスイッチング動作を停止させている場合、
「入力電源１２のプラス側入力端子１３ａ→抵抗Ｒ１ａ→抵抗Ｒ２ａと抵抗Ｒ３ａの並列回路→入力電源１２のマイナス側入力端子１３ｂ」
として電流が流れる経路が存在する（図示せず）。
【００５４】
このとき、抵抗Ｒ１ａと抵抗Ｒ２ａの直列回路に入力電圧Ｖｉｎ＝１２Ｖが印加された状態となり、Ｒ１ａ＝Ｒ２ａ＝Ｒ３ａ＝１０ｋΩと等しい値なので、抵抗Ｒ１ａには８Ｖ、抵抗Ｒ２ａと抵抗Ｒ３ａにはそれぞれ４Ｖが印加された状態となる。
【００５５】
従って、差動増幅回路２６のグランドである入力電源１２のマイナス側入力端子１３ｂを基準として、差動アンプ３４の非反転入力端子３４ａには４Ｖが印加されている状態となる。
【００５６】
図７に示すように、入力電圧Ｖｉｎを印加した状態で、スイッチング素子１４をオフ状態としてスイッチング動作を停止させている場合、電流Ｉｂ１と電流Ｉｂ２で示すように、
「入力電源１２のプラス側入力端子１３ａ→負荷２２→抵抗Ｒ１ｂ→抵抗Ｒ２ｂ→差動アンプ３４の出力端子から差動アンプ３４のグランド→入力電源１２のマイナス側入力端子１３ｂ」
として電流が流れる経路と、電流Ｉｂ１と電流Ｉｂ３で示すように、
「入力電源１２のプラス側入力端子１３ａ→負荷２２→抵抗Ｒ１ｂ→抵抗Ｒ３ｂ→入力電源１２のマイナス側入力端子１３ｂ」
として電流が流れる経路が存在する。
【００５７】
これから以下の式が成立する。
Ｖｉｎ＝Ｉｂ１・ＲＬ＋Ｉｂ１・Ｒ１ｂ＋Ｉｂ２・Ｒ２ｂ＋ＶＰ      （４）
Ｖｉｎ＝Ｉｂ１・ＲＬ＋Ｉｂ１・Ｒ１ｂ＋Ｉｂ３・Ｒ３ｂ            （５）
Ｉｂ１＝Ｉｂ２＋Ｉｂ３                                          （６）
【００５８】
図５の場合と同様に、差動増幅回路２６は、原理的に、差動アンプ３４の非反転入力端子３４ａと反転入力端子３４ｂに印加される電圧が同じになるように動作（イマジナリーショート）するので、差動アンプ３４の非反転入力端子３４ａと反転入力端子３４ｂは４Ｖが印加された状態となる。
【００５９】
ここで、
Ｖｉｎ＝１２Ｖ
Ｒ１ａ＝Ｒ１ｂ＝Ｒ２ａ＝Ｒ２ｂ＝Ｒ３ａ＝Ｒ３ｂ＝１０ｋΩ
ＲＬ＝１ｋΩ
とすると、式（５）の右辺のＩｂ３・Ｒ３ｂ＝４Ｖであることから、Ｉｂ３＝０．４ｍＡとなり、これを式（５）代入するとＩｂ１＝０．２７２ｍＡが求まり、更に、式（６）からＩｂ２＝０．３２７２ｍＡを求めることができる。これより、出力電圧Ｖｏ≒０.７２７２Ｖと求めることができる。
【００６０】
以上より、図６に示した差動増幅回路２６への入力電圧を低下させるようにしたスイッチング電源装置でも、入力電圧Ｖｉｎを印加した状態で、リモートコントロール等を用いた外部からの指示でスイッチング動作を停止させた場合において、出力電圧Ｖｏがゼロとならず、完全に停止しないことが分かる。
【００６１】
本発明は、差動増幅回路を用いたスイッチング制御回路によりローサイド降圧チョッパ回路の出力を安定化する制御を行う場合に、スイッチング電源装置を停止させたときに出力電圧をゼロとして完全に停止可能とするスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００６２】
（スイッチング電源装置）
本発明は、
入力電源のグランド電位を基準にオンオフ動作を制御するスイッチング素子により断続電圧を生成し、断続電圧を整流平滑して出力するローサイド降圧チョッパ回路と、
スイッチング素子のオンオフ動作によりローサイド降圧チョッパ回路の出力電圧を安定化させるスイッチング制御回路と、
スイッチング制御回路の入力には差動入力を持つ差動増幅回路が設けられ、差動入力にはローサイド降圧チョッパ回路のプラス側出力とマイナス側出力が入力されたスイッチング電源装置に於いて、
ローサイド降圧チョッパ回路のマイナス側出力から差動増幅回路の差動入力の間に切離回路が設けられ、切離回路はスイッチング素子がオンオフ制御されている動作中は導通し、スイッチング素子がオフされている動作停止中は非導通となることを特徴とする。
【００６３】
（切離回路）
切離回路は、外部からの電源制御信号により導通状態と非導通状態に切替えられるスイッチ素子を備え、切離回路のスイッチ素子を、ＰＮＰトランジスタ又はＰチャンネルのＭＯＳ−ＦＥＴとする。
【００６４】
（ローサイド降圧チョッパ回路）
ローサイド降圧チョッパ回路は、入力電源のプラス端に整流素子の一端と出力チョークコイルと出力コンデンサの直列回路の一端が接続され、出力チョークコイルと出力コンデンサの直列回路の他端と整流素子の他端がスイッチング素子の一端と接続され、スイッチング素子の他端が入力電源のマイナス端と接続され、出力コンデンサの両端から出力電圧を取り出す。
【発明の効果】
【００６５】
（スイッチング電源装置）
本発明は、入力電源のグランド電位を基準にオンオフ動作するスイッチング素子により断続電圧を生成し、断続電圧を整流平滑して出力するローサイド降圧チョッパ回路と、スイッチング素子のオンオフ動作によりローサイド降圧チョッパ回路の出力電圧を安定化させるスイッチング制御回路と、スイッチング制御回路の入力には差動入力を持つ差動増幅回路が設けられ、差動入力にはローサイド降圧チョッパ回路のプラス側出力とマイナス側出力が入力されたスイッチング電源装置に於いて、ローサイド降圧チョッパ回路のマイナス側出力から差動増幅回路の差動入力の間に切離回路が設けられ、切離回路はスイッチング素子がオンオフ制御されている動作中は導通し、スイッチング素子がオフされている動作停止中は非導通となるようにしたため、入力電圧を印加した状態で、リモートコントロール等を用いた外部からの指示でスイッチング動作を停止させた場合において、簡単な回路構成により、出力電圧をゼロとして完全に停止させることができる。
【００６６】
また、降圧チョッパ回路をローサイド降圧チョッパ回路としてスイッチング制御回路により制御を行うことで、ハイサイド降圧チョッパ回路のスイッチング制御回路におけるドライブトランス等の絶縁回路、もしくは、ハイサイドドライバ回路や、スイッチング素子を駆動するための専用の電源回路を用いる必要がなくなり、スイッチング電源装置が大型化してしまう問題やコストが増加してしまう問題が解消でき、更に、差動増幅回路をスイッチング制御回路の入力段に設けることで、スイッチング素子のオンオフによりローサイド降圧チョッパ回路の出力電圧が振動しても、差動増幅回路により安定した出力比例電圧をスイッチング制御回路に入力することで、ローサイド降圧チョッパ回路の出力電圧を安定化するための制御を実現することができる。
【００６７】
（切離回路の効果）
切離回路は、外部からの電源制御信号により導通状態と非導通状態に切替えられるスイッチ素子を備え、切離回路のスイッチ素子を、ＰＮＰトランジスタ又はＰチャンネルのＭＯＳ−ＦＥＴとしたため、少ない回路部品の追加により、リモートコントロール等を用いた外部からの指示でスイッチング動作を停止させた場合に、出力電圧をゼロとしてスイッチング電源装置を完全に停止させることができる。
【００６８】
（ローサイド降圧チョッパ回路の効果）
また、ローサイド降圧チョッパ回路は、入力電源のプラス端に整流素子の一端と出力チョークコイルと出力コンデンサの直列回路の一端が接続され、出力チョークコイルと出力コンデンサの直列回路の他端と整流素子の他端がスイッチング素子の一端と接続され、スイッチング素子の他端が入力電源のマイナス端と接続され、出力コンデンサの両端から出力電圧を取り出すようにしたため、ローサイド降圧チョッパ回路により、ハイサイド降圧チョッパ回路に必要なハイサイドドライバ回路や、主スイッチング素子を駆動するための専用の電源回路が不要となり、スイッチング電源装置が大型化してしまう問題やコストが増加してしまう問題を解消できる。
【図面の簡単な説明】
【００６９】
【図１】本発明のスイッチング電源装置の実施形態を示した回路ブロック図
【図２】切離回路の回路構成を示したスイッチング電源装置の回路ブロック図
【図３】従来のハイサイド降圧チョッパ回路を用いたスイッチング電源装置を示した回路ブロック図
【図４】従来のローサイド降圧チョッパ回路を、差動増幅回路を用いたスイッチング制御回路により出力電圧を安定化させるようにしたスイッチング電源装置を示した回路ブロック図
【図５】図４において入力電圧を印加した状態でスイッチング動作を停止させた場合に出力から差動増幅回路に流れる電流経路を示した説明図
【図６】差動増幅回路への入力を低下させるようにしたスイッチング電源装置を示した回路ブロック図
【図７】図６において入力電圧を印加した状態でスイッチング動作を停止させた場合に出力から差動増幅回路に流れる電流経路を示した説明図
【発明を実施するための形態】
【００７０】
図１は本発明のスイッチング電源装置の実施形態を示した回路ブロック図である。図１に示すように、本実施形態のスイッチング電源装置は、スイッチング素子１４が入力電源１２のマイナス側入力端子１３ｂのグランド電位を基準にオンオフ動作が制御されるように配置されたローサイド降圧チョッパ回路１０と、スイッチング素子１４をオンオフして所定の値に出力電圧を安定化させるスイッチング制御回路２４で構成される。
【００７１】
（ローサイド降圧チョッパ回路）
ローサイド降圧チョッパ回路１０は、入力電源１２のプラス側入力端子１３ａに整流素子１６のカソード端子と出力チョークコイル１８の一端が接続され、出力チョークコイル１８の他端が出力コンデンサ２０の一端と接続され、整流素子１６のアノード端子と出力コンデンサ２０の他端がＮチャネルのＭＯＳ−ＦＥＴを使用したスイッチング素子１４のドレイン端子Ｄと接続され、スイッチング素子１４のソース端子Ｓが入力電源１２のマイナス側入力端子１３ｂと接続され、出力コンデンサ２０の両端からプラス側出力端子２１ａとマイナス側出力端子２１ｂを介して出力電圧Ｖｏを取り出し、負荷２２に出力している。
【００７２】
ローサイド降圧チョッパ回路１０は、スイッチング素子１４のオンオフにより入力電圧Ｖｉｎから断続電圧を生成し、整流素子１６、出力チョークコイル１８及び出力コンデンサ２０により断続電圧を整流平滑して負荷２２に出力電圧Ｖｏを供給する。
【００７３】
即ち、ローサイド降圧チョッパ回路１０は、スイッチング素子１４がオンすると、入力電源１２のプラス側入力端子１３ａから出力チョークコイル１８、出力コンデンサ２０および負荷２２、スイッチング素子１４及び入力電源１２のマイナス側入力端子１３ｂとなる経路で電流が流れ、負荷２２にエネルギーを伝送するとともに、出力チョークコイル１８にエネルギーが蓄えられる。
【００７４】
スイッチング素子１４がオフすると、出力チョークコイル１８に蓄えられたエネルギーにより、出力チョークコイル１８の他端から出力コンデンサ２０および負荷２２、整流素子１６、出力チョークコイル１８の一端となる経路で電流が流れ、出力チョークコイル１８に蓄えられたエネルギーが負荷２２に伝送される。
【００７５】
（スイッチング制御回路）
スイッチング制御回路２４は、スイッチング素子１４のオンオフ制御によりローサイド降圧チョッパ回路１０の出力電圧Ｖｏを安定化させる制御を行う。スイッチング制御回路２４は、差動増幅回路２６、フィードバック制御回路２８、ＰＷＭ制御回路３０及びアンドゲート３２で構成される。
【００７６】
差動増幅回路２６は、一般的なオペアンプである差動アンプ３４と抵抗Ｒ１ａ，Ｒ１ｂ、Ｒ２ａ、Ｒ２ｂで構成され、Ｒ１ａ＝Ｒ１ｂ＝Ｒ１、Ｒ２ａ＝Ｒ２ｂ＝Ｒ２に設定されて用いられる。
【００７７】
差動増幅回路２６の入力である差動入力端子３６ａにローサイド降圧チョッパ回路１０のプラス側出力が入力され、差動入力端子３６ｂにローサイド降圧チョッパ回路１０のマイナス側出力（ローサイド降圧チョッパ回路１０のグランド）が入力されている。
【００７８】
差動増幅回路２６は、差動入力端子３６ａと差動入力端子３６ｂに入力されている電圧の差分の電圧を（Ｒ２／Ｒ１）倍した電圧を差動増幅回路２６のグランドを基準に出力比例信号ＶＰを出力する。ここで、Ｒ１＝Ｒ２に設定すると、差動増幅回路２６は１倍の差動増幅回路となるので、出力比例信号ＶＰは出力電圧Ｖｏと同じ電圧となる。
【００７９】
フィードバック制御回路２８は、誤差アンプ４０と基準電圧源４２で構成される。誤差アンプ４０の出力をフィードバック制御回路２８の出力とし、フィードバック制御回路２８からＰＷＭ制御回路３０へデューティ制御信号ＶＦＢを出力する。
【００８０】
基準電圧源４２は、所定の基準電圧Ｖｒｅｆを出力する。誤差アンプ４０には、差動増幅回路２６からの出力比例信号ＶＰと基準電圧Ｖｒｅｆが入力されている。
【００８１】
誤差アンプ４０は、（基準電圧Ｖｒeｆ）＜（出力比例信号ＶＰ）のとき、デューティ制御信号ＶＦＢを上昇させ、（基準電圧Ｖｒeｆ）＞（出力比例信号ＶＰ）のとき、デューティ制御信号ＶＦＢを低下させる動作を行う。このようなフィードバック制御回路２８の動作によって、ローサイド降圧チョッパ回路１０の出力電圧Ｖｏが基準電圧源４２の値で決定される所定の電圧になるように制御が行われる。
【００８２】
ＰＷＭ制御回路３０は、ＰＷＭコンパレータ４４と三角波発生回路４６で構成される。ＰＷＭコンパレータ４４の出力をＰＷＭ制御回路３０の出力とし、ＰＷＭ制御回路３０からのスイッチング制御信号ＶＧＳを、アンドゲート３２を介してスイッチング素子１４のゲート端子Ｇへスイッチング制御信号ＶＧＳ１として出力する。
【００８３】
三角波発生回路４６は、所定の周波数の三角波信号Ｖｔｒｉを出力し、この周期がローサイド降圧チョッパ回路１０のスイッチング周期となる。ＰＷＭコンパレータ４４には、フィードバック制御回路２８からのデューティ制御信号ＶＦＢと三角波信号Ｖｔｒｉが入力されている。
【００８４】
ＰＷＭコンパレータ４４は、（三角波信号Ｖｔｒｉ）＜（デューティ制御信号ＶＦＢ）のとき、Ｈレベルを出力し、（三角波信号Ｖｔｒｉ）＞（デューティ制御信号ＶＦＢ）のときＬレベルを出力する。
【００８５】
このＰＷＭ制御回路３０の動作によって、スイッチング素子１４は、所定の周波数でオンオフするように制御され、また、デューティ制御信号ＶＦＢが高いときはオンデューティが大きくなり、デューティ制御信号ＶＦＢが低いときはオンデューティが小さくなるように制御が行われ、ローサイド降圧チョッパ回路１０の出力電圧Ｖｏが基準電圧源４２の値で決定される所定の電圧になるようにスイッチング素子１４のオンデューティの制御が行われる。
【００８６】
アンドゲート３２は、入力電圧Ｖｉｎを印加された状態で、リモートコントロール等を用いた外部からの指示信号Ｅ１でスイッチング電源装置が動作を停止させるために用いられる。
【００８７】
アンドゲート３２の出力はスイッチング素子１４のゲート端子Ｇに接続され、アンドゲート３２の一方の入力にＰＷＭ制御回路３０の出力が入力され、アンドゲート３２の他方の入力にリモートコントロール等の外部からの指示信号Ｅ１が入力される。
【００８８】
アンドゲート３２の他方の入力を指示信号Ｅ１によりＨレベルにすると、アンドゲート３２は許容状態となり、ＰＷＭ制御回路３０から出力されるスイッチング制御信号ＶＧＳがアンドゲート３２を通過してスイッチング制御信号ＶＧＳ１として出力され、スイッチング素子１４がオンオフできる。
【００８９】
これに対しアンドゲート３２の他方の入力を指示信号Ｅ１によりＬレベルにすると、アンドゲート３２は禁止状態となり、スイッチング素子１４のゲート端子ＧがＬレベルに固定され、スイッチング素子１４の動作をオフ状態で停止させることができる。
【００９０】
（切離回路）
ローサイド降圧チョッパ回路１０のマイナス側出力端子２１ｂから差動増幅回路２６の差動入力端子３６ｂの間には、切離回路４８が挿入される。切離回路４８は、ローサイド降圧チョッパ回路１０が動作している場合は導通状態となるように制御され、動作が停止している場合は、非導通状態となるように制御する。
【００９１】
例えば、図１のローサイド降圧チョッパ回路１０において、切離回路４８は、外部からの指示信号Ｅ１をＨレベルとしてアンドゲート３２からのスイッチング制御信号ＶＧＳ１の出力によりスイッチング素子１４がオンオフ動作を行っている場合は、導通状態となり、一方、外部からの指示信号Ｅ１をＬレベルとしてアンドゲート３２からのスイッチング制御信号ＶＧＳ１の出力が禁止されてスイッチング素子１４の動作が停止している場合は、非導通状態となるように制御される。
【００９２】
この切離回路４８の動作により、スイッチング素子１４がオンオフ動作を行っている場合は、ローサイド降圧チョッパ回路１０のグランドとなるマイナス側出力端子２１ｂと差動増幅回路２６の差動入力端子３６ｂが導通状態となり、一方、スイッチング素子１４の動作が停止している場合は、ローサイド降圧チョッパ回路１０のグランドとなるマイナス側出力端子２１ｂと差動増幅回路２６の差動入力端子３６ｂが非導通状態となる。
【００９３】
ローサイド降圧チョッパ回路１０のマイナス側出力端子２１ｂと差動増幅回路２６の差動入力端子３６ｂが切離回路４８により導通状態となっている場合は、差動入力端子３６ａと差動入力端子３６ｂ間の電圧の差分を所定の倍率とした出力比例電圧ＶＰを差動出力端子３８から出力し、フィードバック制御回路２８に入力する。これにより、フィードバック制御回路２８が、ローサイド降圧チョッパ回路１０の出力電圧Ｖｏを所定の電圧に制御することに対して影響を及ぼさない。
【００９４】
これに対しスイッチング素子１４の動作が停止し、ローサイド降圧チョッパ回路１０のマイナス側出力端子２１ｂと差動増幅回路２６の差動入力端子３６ｂが切離回路４８により非導通状態となっている場合は、
「入力電源１２のプラス側入力端子１３ａ→負荷２２→抵抗Ｒ１ｂ→抵抗Ｒ２ｂ→差動アンプ３４の出力端子から差動アンプ３４のグランド→入力電源１２のマイナス側入力端子１３ｂ」
となる電流が流れる経路が切断され、負荷２２に電流が流れることがなくなるため、入力電圧Ｖｉｎを印加した状態で、スイッチング素子１４の動作を停止させた場合において、出力電圧Ｖｏをゼロとして完全に停止させることができる。
【００９５】
［切離回路の回路構成］
図２は切離回路の回路構成を示したスイッチング電源装置の回路ブロック図である。図２に示すように、本実施形態は、切離回路４８をＰＮＰトランジスタ５０で構成し、ＰＮＰトランジスタ５０のエミッタをローサイド降圧チョッパ回路１０のマイナス出力端子２１ｂ側となるグランドに接続し、コレクタを差動入力端子３６ｂに接続し、ベースを抵抗Ｒ５０を介してドライブ用のＮＰＮトランジスタ５２のコレクタに接続している。
【００９６】
ＮＰＮトランジスタ５２のエミッタは、差動増幅回路２６のグランドである入力電源１２のマイナス側入力端子１３ｂ側となるグランドに接続し、ベースには外部から切替信号Ｅ２が入力されている。
【００９７】
ローサイド降圧チョッパ回路１０のスイッチング素子１４がオンオフ動作をしている場合は、ＮＰＮトランジスタ５２のベースに対する外部から切替信号Ｅ２がＨレベルとなり、ＮＰＮトランジスタ５２のベースからエミッタにベース電流を流すことでオンさせる。
【００９８】
ＮＰＮトランジスタ５２がオンすると、ＰＮＰトランジスタ５０のエミッタからベースにベース電流が流れることでオンする。ＰＮＰトランジスタ５０がオンすると、ローサイド降圧チョッパ回路１０のマイナス側出力端子２１ｂ側となるグランドと差動増幅回路２６の差動入力端子３６ｂの間が導通状態となり、ローサイド降圧チョッパ回路１０の出力電圧Ｖｏを所定の電圧に制御するスイッチング制御回路２４による動作に対して影響を及ぼさない。
【００９９】
外部からの指示信号Ｅ１をＬレベルとしてスイッチング素子１４が動作を停止させた場合は、外部からの切替信号Ｅ２をＬレベルとしてＮＰＮトランジスタ５２のベースからエミッタへのベース電流を遮断することでオフさせる。ＮＰＮトランジスタ５２がオフすると、ＰＮＰトランジスタ５０のエミッタからベースへのベース電流が遮断されオフする。
【０１００】
ＰＮＰトランジスタ５０がオフすることで、ローサイド降圧チョッパ回路１０のマイナス側出力端子２１ｂ側となるグランドと差動増幅回路２６の差動入力端子３６ｂの間が非導通状態となり、負荷２２に流れる電流の経路が遮断され、入力電圧Ｖｉｎを印加した状態で、スイッチング素子１４の動作を停止させた場合に、出力電圧Ｖｏをゼロとして完全に停止させることができる。
【０１０１】
なお、指示信号Ｅ１を用いず、（三角波信号Ｖｔｒｉ）＞（デューティ制御信号ＶＦＢ）となるような制御を行うことでスイッチング動作を停止させた場合でも、切離回路４８が非導通状態になるように制御することで、ローサイド降圧チョッパ回路１０のマイナス側出力端子２１ｂ側となるグランドと差動増幅回路２６の差動入力端子３６ｂの間が非導通状態となり、負荷２２に流れる電流の経路が遮断され、入力電圧Ｖｉｎを印加した状態で、スイッチング素子１４の動作を停止させた場合に、出力電圧Ｖｏをゼロとして完全に停止させることができる。
【０１０２】
［本発明の変形例］
上記の実施形態は、切離回路にＰＮＰトランジスタを設けたが、これに代えてＰチャンネルのＭＯＳ−ＦＥＴを設けても良い。
【０１０３】
また、図６のような差動アンプ３４への入力を低下させるようにした差動増幅回路２６を用いた場合においても、ローサイド降圧チョッパ回路１０のマイナス側出力端子２１ｂ側となるグランドと差動増幅回路２６の差動入力端子３６ｂの間に切離回路４８を設け、スイッチング素子１４の動作を停止させた場合に切離回路４８を非導通状態に制御することで、スイッチング素子１４の動作を停止させている場合の負荷２２に流れる電流の経路が遮断され、入力電圧Ｖｉｎを印加した状態で、スイッチング素子１４の動作を停止させた場合に、出力電圧Ｖｏをゼロとして完全に停止させることができる。
【０１０４】
また、本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【符号の説明】
【０１０５】
１０：ローサイド降圧チョッパ回路
１２：入力電源
１３ａ：プラス側入力端子
１３ｂ：マイナス側入力端子
１４：スイッチング素子
１６：整流素子
１８：出力チョークコイル
２０：出力コンデンサ
２１ａ：プラス側出力端子
２１ｂ：マイナス側出力端子
２２：負荷
２４：スイッチング制御回路
２６：差動増幅回路
２８：フィードバック制御回路
３０：ＰＷＭ制御回路
３２：アンドゲート
３４：差動アンプ
３４ａ：非反転入力端子
３４ｂ：反転入力端子
３６ａ，３６ｂ：差動入力端子
３８：差動出力端子
４０：誤差アンプ
４２：基準電圧源
４４：ＰＷＭコンパレータ
４６：三角波発生回路
４８：切離回路
５０：ＰＮＰトランジスタ
５２：ＮＰＮトランジスタ
【図１】
2019115132.tif 000003
【図２】
2019115132.tif 000004
【図３】
2019115132.tif 000005
【図４】
2019115132.tif 000006
【図５】
2019115132.tif 000007
【図６】
2019115132.tif 000008
【図７】
2019115132.tif 000009