(57)【要約】【課題】従来例では実現できない電極とｐ型ＳｉＣ層との間の低抵抗なオーミックコンタクト抵抗と表面荒れの抑制が両立することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体装置は、第１導電型の炭化珪素基板１と、炭化珪素基板１の主面側、または、炭化珪素基板の主面とは反対側に設けられた第２導電型の炭化珪素半導体層３と、炭化珪素半導体層１に接触して配置される第２導電型のオーミックコンタクト電極６と、を備える。オーミックコンタクト電極６はチタンおよびアルミニウムを含む層の厚さが２０ｎｍ以上１５０ｎｍ以下であり、かつチタンおよびアルミニウムを含む層全体に対して、アルミニウムの含有率が５０原子％〜７５原子％の間である。【選択図】図１
2019161195.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素基板と、
前記炭化珪素基板の主面側、または、前記炭化珪素基板の主面とは反対側に設けられた第２導電型の炭化珪素半導体層と、
前記炭化珪素半導体層に接触して配置される第２導電型のオーミックコンタクト電極と、
を備え、
前記オーミックコンタクト電極はチタンおよびアルミニウムを含む層の厚さが２０ｎｍ以上１５０ｎｍ以下であり、かつ前記チタンおよびアルミニウムを含む層全体に対して、アルミニウムの含有率が５０原子％〜７５原子％の間であることを特徴とする炭化珪素半導体装置。
【請求項２】
前記オーミックコンタクト電極の２０μｍ×２０μｍ領域内全体の二乗平均粗さ値が５０ｎｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記オーミックコンタクト電極の２０μｍ×２０μｍ領域内全体の平均面に対する最大高低差が、４００ｎｍ以下であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記炭化珪素半導体層と前記オーミックコンタクト電極の界面には、Ｔｉ3ＳｉＣ2層が形成されていることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置。
【請求項５】
前記オーミックコンタクト電極を構成するアルミニウム−チタン合金シリサイドの２０μｍ×２０μｍ領域内の主要な平均粒子の直径が、０．５μｍ以上１．３μｍ以下で高さが１０ｎｍ以上８０ｎｍ以下であることを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置。
【請求項６】
第１導電型の炭化珪素基板の主面側、または、前記炭化珪素基板の主面とは反対側に第２導電型の炭化珪素半導体層を形成する第１工程と、
前記炭化珪素半導体層に接触して配置される第２導電型のオーミックコンタクト電極を形成する第２工程と、
を含み、
前記第２工程では、前記オーミックコンタクト電極をチタンおよびアルミニウムを含む層が２０ｎｍ以上１５０ｎｍ以下であり、かつ前記チタンおよびアルミニウムを含む層全体に対して、アルミニウムの含有率が５０原子％〜７５原子％の間に形成することを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）半導体は、従来の珪素（Ｓｉ）を用いた半導体に比べて絶縁破壊が生じる電位が高く、またオン抵抗も低くできるので、次世代の半導体装置の材料として開発が進められている。ｐ型の炭化珪素半導体装置は、特にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＰｉＮ（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ  ｄｉｏｄｅ）ダイオードなどによって、超高耐圧領域での使用が期待されている。半導体装置のオン抵抗は抵抗値の総和であるため、半導体装置のオン抵抗を低減するためにＳｉＣ層よりも、電極がＳｉＣ層と十分に低抵抗なオーミック接続を取り、接触抵抗を低くすることが求められている。
【０００３】
ｐ型ＳｉＣ半導体層上にオーミック接続する方法としては、ｐ型ＳｉＣ半導体層上にアルミニウム（Ａｌ）−チタン（Ｔｉ）合金層（例えば、下記非特許文献１参照）や、Ｔｉ層、Ａｌ層を順番に堆積し、１０００℃程度の高温で熱処理する方法が数多く報告されている。
【０００４】
また、下記非特許文献２では、Ｔｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率が７５原子％未満ではｐ型のオーミックコンタクトが得られないと述べられており、多くの報告例においてはＴｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率が７５原子％より多い比率の電極形成条件が使用されていた（例えば、下記非特許文献２〜６参照）。
【０００５】
また、下記非特許文献２、非特許文献３、非特許文献４では、Ａｌ−Ｔｉ合金層や、Ｔｉ層、Ａｌ層がｐ型ＳｉＣ半導体層と反応することによって、界面層（Ｔｉ3ＳｉＣ2）が生成され、この界面層がオーミック特性に影響を及ぼしていると報告されている。
【０００６】
また、下記特許文献１では、Ａｌ3ＴｉとＳｉＣ層が反応してＴｉ3ＳｉＣ2層が生成されることを述べており、界面層（Ｔｉ3ＳｉＣ2）を効率的に生成するために、第１基準温度（６８６℃）よりも高く、第２基準温度（９７０℃）よりも低い温度で熱処理し界面にＡｌ3Ｔｉを生成した後に第２基準温度（９７０℃）よりも高い温度で熱処理し界面層（Ｔｉ3ＳｉＣ2）を生成する方法を示している。
【０００７】
また、下記特許文献２では、質量比でＡｌよりもＴｉが少ないＡｌ−Ｔｉ合金、またはＡｌ／Ｔｉ、Ｔｉ／Ａｌ積層構造をｐ型ＳｉＣ層上に堆積し、その後Ａｌ−Ｔｉ合金やＡｌ／Ｔｉ積層構造からのＡｌの蒸発・飛散を防止するための保護膜を形成した後にＡｌの融点を超える温度の熱処理を行い、合金化してオーミックコンタクトを形成する方法が述べられている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−７８４３５号公報
【特許文献２】特開２０１２−９９７５２号公報
【非特許文献】
【０００９】
【非特許文献１】Ｊ．Ｃｒｏｆｔｏｎ他「Ｆｉｎｄｉｎｇ  ｔｈｅ  ｏｐｔｉｍｕｍ  Ａｌ−Ｔｉ  ａｌｌｏｙ  ｃｏｍｐｏｓｉｔｉｏｎ  ｆｏｒ  ｕｓｅ  ａｓ  ａｎ  ｏｈｍｉｃ  ｃｏｎｔａｃｔ  ｔｏ  ｐ−ｔｙｐｅ  ＳｉＣ」  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  ４６  （２００２）  １０９−１１３
【非特許文献２】Ｏ．Ｎａｋａｔｓｋａ他「Ｌｏｗ  Ｒｅｓｉｓｔａｎｃｅ  ＴｉＡｌ  Ｏｈｍｉｃ  Ｃｏｎｔａｃｔｓ  ｗｉｔｈ  Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｓｔｒｕｃｔｕｒｅｆｏｒ  ｐ−Ｔｙｐｅ  ４Ｈ−ＳｉＣ」  Ｍａｔｅｒｉａｌｓ  Ｔｒａｎｓａｃｔｉｏｎｓ，Ｖｏｌ．４３，Ｎｏ．７（２００２）ｐｐ．１６８４ｔｏ１６８８
【非特許文献３】Ｓ．Ｔｓｕｋｉｍｏｔｏ他「Ｃｏｒｒｅｌａｔｉｏｎ  ｂｅｔｗｅｅｎ  ｔｈｅ  Ｅｌｅｃｔｒｉｃａｌ  Ｐｒｏｐｅｒｔｉｅｓ  ａｎｄ  ｔｈｅ  ＩｎｔｅｒｆａｃｉａｌＭｉｃｒｏｓｔｒｕｃｔｕｒｅｓ  ｏｆ  ＴｉＡｌ−Ｂａｓｅｄ  Ｏｈｍｉｃ  Ｃｏｎｔａｃｔｓ  ｔｏ  ｐ−Ｔｙｐｅ  ４Ｈ−ＳｉＣ」Ｊｏｕｒｎａｌ  ｏｆ  ＥＬＥＣＴＲＯＮＩＣ  ＭＡＴＥＲＩＡＬＳ，Ｖｏｌ．３３，Ｎｏ．５，２００４
【非特許文献４】Ｂ．Ｊ．Ｊｏｈｎｓｏｎ他「Ｍｅｃｈａｎｉｓｍ  ｏｆ  ｏｈｍｉｃ  ｂｅｈａｖｉｏｒ  ｏｆ  Ａｌ／Ｔｉ  ｃｏｎｔａｃｔｓ  ｔｏ  ｐ−ｔｙｐｅ  ４Ｈ−ＳｉＣ  ａｆｔｅｒ  ａｎｎｅａｌｉｎｇ」Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．９５（２００４）５６１６−５６２０．
【非特許文献５】Ａ  Ｆｒａｚｚｅｔｔｏ他「Ｓｔｒｕｃｔｕｒａｌ  ａｎｄ  ｔｒａｎｓｐｏｒｔ  ｐｒｏｐｅｒｔｉｅｓ  ｉｎａｌｌｏｙｅｄ  Ｔｉ／Ａｌ  Ｏｈｍｉｃ  ｃｏｎｔａｃｔｓ  ｆｏｒｍｅｄ  ｏｎ  ｐ−ｔｙｐｅ  Ａｌ−ｉｍｐｌａｎｔｅｄ  ４Ｈ−ＳｉＣ  ａｎｎｅａｌｅｄ  ａｔｈｉｇｈ  ｔｅｍｐｅｒａｔｕｒｅ」Ｊ．Ｐｈｙｓ．Ｄ：Ａｐｐｌ．Ｐｈｙｓ．４４（２０１１）２５５３０２
【非特許文献６】Ｓ．Ｔａｎｉｍｏｔｏ他「Ｏｈｍｉｃ  Ｃｏｎｔａｃｔ  Ｓｔｒｕｃｔｕｒｅ  ａｎｄ  Ｆａｂｒｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓ  Ａｐｐｌｉｃａｂｌｅ  ｔｏ  Ｐｒａｃｔｉｃａｌ  ＳｉＣ  Ｄｅｖｉｃｅｓ  Ｍａｔｅｒｉａｌ」Ｍａｔｅｒｉａｌ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ  Ｖｏｌｓ．３８９−３９３（２００２）ｐｐ８７９−８８４
【非特許文献７】Ｔ．Ａｂｉ−Ｔａｎｎｏｕｓ他「Ａ  Ｓｔｕｄｙ  ｏｎ  ｔｈｅ  Ｔｅｍｐｅｒａｔｕｒｅ  ｏｆ  Ｏｈｍｉｃ  Ｃｏｎｔａｃｔ  ｔｏ  ｐ−Ｔｙｐｅ  ＳｉＣ  Ｂａｓｅｄ  ｏｎ  Ｔｉ３ＳｉＣ２  Ｐｈａｓｅ」ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ，ＶＯＬ．６３，ＮＯ．６，ＪＵＮＥ２０１６
【非特許文献８】Ｍ．Ｍａｅｄａ他「ＦＯＲＭＡＴＩＯＮ  ＯＦ  Ｔｉ３ＳｉＣ２  ＯＮ  ＳｉＣ  ＢＹ  ＣＯＮＴＲＯＬ  ＯＦＩＮＴＥＲＦＡＣＩＡＬ  ＲＥＡＣＴＩＯＮ  ＢＥＴＷＥＥＮ  ＳｉＣ  ＡＮＤ  Ｔｉ  ／  Ａｌ  ＭＵＬＴＩＬＡＹＥＲ」Ｐｒｅｐｒｉｎｔｓ  ｏｆ  ｔｈｅ  Ｎａｔｉｏｎａｌ  Ｍｅｅｔｉｎｇ  ｏｆ  ｔｈｅ  Ｊａｐａｎ  Ｗｅｌｄｉｎｇ  Ｓｏｃｉｅｔｙ，Ｖｏｌ．８２，ｐｐ．２２４−２２５
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のように、Ａｌ−Ｔｉ系の金属材料を用いることにより、ｐ型ＳｉＣ半導体層との間に低抵抗なオーミックコンタクトの形成が可能であるが、従来のＡｌ−Ｔｉ系電極では非特許文献３に記載のあるように、高温熱処理時にＡｌが揮発し、電極表面が荒れる問題があった。この問題は、ＰｉＮダイオード等の表面ｐ型電極への適用を考えた場合には、後工程の露光工程でフォーカス異常が発生する虞があり、モジュール等への実装工程においては、ワイヤーボンディングの密着性不良を起こす虞があった。ｎ型ＩＧＢＴ等の裏面ｐ型電極への適用を考えた場合には、露光工程等において、ウエハ搬送時に吸着トラブルを起こし、プロセス流動に支障が生じる虞があった。
【００１１】
Ａｌ−Ｔｉ系電極でオーミック接触を得るためには１０００℃程度の高温熱処理を必要とするが、Ａｌ層の絶対量が多いと、コンタクト抵抗率は低抵抗な値が得られるものの、表面ｐ型電極にＡｌ−Ｔｉ系電極を適用する場合、急激な熱処理時の温度変化により素子分離しているフィールド酸化膜中を高温熱処理時にＡｌ融液が膜中拡散し、パターン電極間で配線ショートする虞もあった。
【００１２】
ここで、図２７は、ｎ型炭化珪素バルクダミー基板を用いた従来例のＡｌ−Ｔｉ系電極形成結果の写真を示す図である。従来例のようなＡｌ−Ｔｉ系電極形成条件を用いて９５０℃以上の高温で熱処理すると、図２７の様にＡｌの蒸発・飛散に起因すると思われるＡｌのドロップレット（例えば、図２７の粒状の突起Ａ）が電極内に見られていた。Ａｌのドロップレット部分は高低差が大きく、このような電極条件を用いてＳｉＣウエハに対してｐ型裏面電極形成後、プロセス流動を行うとウエハ搬送時に吸着トラブルが発生し、プロセス流動に支障が発生することが分かった。
【００１３】
この発明は、上述した従来技術による問題点を解消するため、従来例では実現できない電極とｐ型ＳｉＣ層との間の低抵抗なオーミックコンタクト抵抗と、電極の表面荒れの抑制とを両立することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板の主面側、または、前記炭化珪素基板の主面とは反対側に設けられた第２導電型の炭化珪素半導体層と、前記炭化珪素半導体層に接触して配置される第２導電型のオーミックコンタクト電極とを備える。前記オーミックコンタクト電極はチタンおよびアルミニウムを含む層の厚さが２０ｎｍ以上１５０ｎｍ以下であり、かつ前記チタンおよびアルミニウムを含む層全体に対して、アルミニウムの含有率が５０原子％〜７５原子％の間である。
【００１５】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記オーミックコンタクト電極の２０μｍ×２０μｍ領域内全体の二乗平均粗さ値が５０ｎｍ以下であることを特徴とする。
【００１６】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記オーミックコンタクト電極の２０μｍ×２０μｍ領域内全体の平均面に対する最大高低差が、４００ｎｍ以下であることを特徴とする。
【００１７】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記炭化珪素半導体層と前記オーミックコンタクト電極の界面には、Ｔｉ3ＳｉＣ2層が形成されていることを特徴とする。
【００１８】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記オーミックコンタクト電極を構成するアルミニウム−チタン合金シリサイドの２０μｍ×２０μｍ領域内の主要な平均粒子の直径が、０．５μｍ以上１．３μｍ以下で高さが１０ｎｍ以上８０ｎｍ以下であることを特徴とする。
【００１９】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素基板の主面側、または、前記炭化珪素基板の主面とは反対側に第２導電型の炭化珪素半導体層を形成する第１工程を行う。次に、前記炭化珪素半導体層に接触して配置される第２導電型のオーミックコンタクト電極を形成する第２工程を行う。前記第２工程では、前記オーミックコンタクト電極をチタンおよびアルミニウムを含む層が２０ｎｍ以上１５０ｎｍ以下であり、かつ前記チタンおよびアルミニウムを含む層全体に対して、アルミニウムの含有率が５０原子％〜７５原子％の間に形成する。
【００２０】
上述した発明によれば、Ｔｉ層に対してＡｌ層の膜厚または含有量を減らし、かつＴｉ層とＡｌ層の合計総膜厚を薄層化している。具体的には、Ｔｉ、及びＡｌを含む層が２０ｎｍ以上１５０ｎｍ以下かつＴｉ層とＡｌ層全体に対してＡｌ層のＡｌの含有率が５０原子％〜７５原子％である。これにより、熱処理時の電極の表面荒れが抑制されるため、おもて面のｐ型オーミック電極への適用を考えた場合には、後工程の露光工程でフォーカス異常が発生することなく、モジュール等への実装工程においては、ワイヤーボンディングの密着性不良を起こす虞をなくすことができる。裏面のｐ型オーミック電極への適用を考えた場合には、露光工程等において、ウエハ搬送時の吸着トラブルを回避してプロセス流動への支障をなくすことができる。
【発明の効果】
【００２１】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、従来例では実現できない電極とｐ型ＳｉＣ層との間の低抵抗なオーミックコンタクト抵抗と、電極の表面荒れの抑制とを両立することができるという効果を奏する。
【図面の簡単な説明】
【００２２】
【図１】実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。
【図２】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。
【図３】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。
【図４】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。
【図５】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。
【図６】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。
【図７】実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。
【図８】実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。
【図９】実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。
【図１０】実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。
【図１１】実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。
【図１２】実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。
【図１３】実施の形態１、２にかかる炭化珪素半導体装置の構造を示す上面図である。
【図１４】実施の形態１にかかる炭化珪素半導体装置でのＡｌ層の原子組成比率に対する、ｐ型炭化珪素イオン注入層の不純物濃度別のコンタクト抵抗を示すグラフである。
【図１５】実施の形態１にかかる炭化珪素半導体装置でのＡｌ層の原子組成比率に対する、表面粗さを示すグラフである。
【図１６】実施の形態２にかかる炭化珪素半導体装置でのＡｌ層の原子組成比率に対する、ｐ型炭化珪素イオン注入層の不純物濃度別のコンタクト抵抗を示すグラフである。
【図１７】実施の形態２にかかる炭化珪素半導体装置でのＡｌ層の原子組成比率に対する、表面粗さを示すグラフである。
【図１８】実施の形態１にかかる炭化珪素半導体装置でのＴｉ膜厚に対する、ｐ型炭化珪素イオン注入層の不純物濃度別のコンタクト抵抗を示すグラフである。
【図１９】実施の形態２にかかる炭化珪素半導体装置でのＴｉ膜厚に対する、ｐ型炭化珪素イオン注入層の不純物濃度別のコンタクト抵抗を示すグラフである。
【図２０】実施の形態１および実施の形態２にかかる炭化珪素半導体装置でのＴｉ膜厚に対する、表面粗さを示すグラフである。
【図２１】実施の形態１にかかる炭化珪素半導体装置と従来技術による炭化珪素半導体装置との比較結果を示す表である。
【図２２】実施の形態２にかかる炭化珪素半導体装置と従来技術による炭化珪素半導体装置との比較結果を示す表である。
【図２３Ａ】比較例１−１の炭化珪素半導体装置のＳｉ面の原子間力顕微鏡写真を示す図である。
【図２３Ｂ】比較例１−１の炭化珪素半導体装置のＳｉ面の表面粗さ深さのプロファイルを示すグラフである（その１）。
【図２４Ａ】実施の形態１の炭化珪素半導体装置の表面の原子間力顕微鏡写真を示す図である。
【図２４Ｂ】実施の形態１の炭化珪素半導体装置の表面粗さ深さのプロファイルを示すグラフである（その１）。
【図２５Ａ】比較例１−１の炭化珪素半導体装置のＣ面の原子間力顕微鏡写真を示す図である。
【図２５Ｂ】比較例１−１の炭化珪素半導体装置のＣ面の表面粗さ深さのプロファイルを示すグラフである（その１）。
【図２６Ａ】実施の形態２の炭化珪素半導体装置の表面の原子間力顕微鏡写真を示す図である。
【図２６Ｂ】実施の形態２の炭化珪素半導体装置の表面粗さ深さのプロファイルを示すグラフである（その１）。
【図２７】ｎ型炭化珪素バルクダミー基板を用いた従来例のＡｌ−Ｔｉ系電極形成結果の写真を示す図である。
【図２８】シリコンウエハを用いたＴｉ／Ａｌ層の表面モフォロジー観察実験結果の写真を示す図である。
【発明を実施するための形態】
【００２３】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２４】
ここで、図２８は、シリコンウエハを用いたＴｉ／Ａｌ層の表面モフォロジー観察実験結果の写真を示す図である。図２８は、発明者がシリコンウエハの裏面に対してＴｉ層に対するＡｌ層の比率を１：４に固定して、Ｔｉ層の厚みを減らしＴｉ層とＡｌ層の合計総膜厚を変化させて形成し、１０００℃の熱処理後に電極表面を観察する実験を行った結果である。図２８に示すように、Ｔｉ層の厚みが減り、Ｔｉ層とＡｌ層の合計総膜厚が減っていくことによってＡｌドロップレットの粒径が減少していくことが分かった。
【００２５】
これらの条件で作製したＳｉウエハを用いて露光装置で搬送テストを実施したところ、Ｔｉ層厚み４０ｎｍ以下の条件では搬送トラブルは発生しなかった。この結果を元にＳｉＣウエハでも同様の実験を行ったところ、Ｔｉ層の厚みを減らしＴｉ層とＡｌ層の合計総膜厚を減少させることでＡｌドロップレットの粒径が小さくでき、表面モフォロジーが改善できることが分かった。
【００２６】
発明者は、この実験結果を元に、以下の実施の形態１、２の炭化珪素半導体装置で実験をさらに行い、低抵抗なオーミックコンタクトと表面モフォロジーの両立ができるｐ型オーミック電極形成条件を見つけ出した。
【００２７】
このため、発明者は、Ｔｉ層とＡｌ層の合計総膜厚を薄層化させた条件で、ｐ型ＳｉＣ半導体層のＳｉ面（主面、おもて面）とＣ面（主面反対側の面、裏面）に対するコンタクト抵抗率と表面モフォロジーを評価する実験を行った。以下の実施の形態１にかかる炭化珪素半導体装置は、ｐ型ＳｉＣ半導体層のＳｉ面が低抵抗なオーミックコンタクトと表面モフォロジーの両立する炭化珪素半導体装置であり、実施の形態２にかかる炭化珪素半導体装置は、ｐ型ＳｉＣ半導体層のＣ面が低抵抗なオーミックコンタクトと表面モフォロジーの両立できる炭化珪素半導体装置である。
【００２８】
（実施の形態１）
図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。図１のように、実施の形態１にかかる炭化珪素半導体装置は、ｎ型４Ｈ−ＳｉＣ（四層周期六方晶の炭化珪素）基板１上にｎ型Ｓｉ面４Ｈ−ＳｉＣエピタキシャル層２が形成され、その内部にｐ型ＳｉＣイオン注入層３を有している。図１ではｐ型ＳｉＣイオン注入層３は１種類しか示していないが、後述するように実際は４種類のｐ型ＳｉＣイオン注入層３を有している。ｐ型ＳｉＣイオン注入層３の上には熱酸化膜４とフィールド酸化膜５が形成され、熱酸化膜４とフィールド酸化膜５の開口部にｐ型オーミック電極６が形成されている。ｐ型オーミック電極６上にＡｌ配線電極７が形成されている。
【００２９】
（実施の形態１にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について、説明する。図２〜図６は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。初めにｎ型４Ｈ−ＳｉＣ基板１を準備し、その上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ＮD−ＮA：１．０×１０16ｃｍ-3、厚さ１０μｍのｎ型Ｓｉ面４Ｈ−ＳｉＣエピタキシャル層２を形成する。また、ＮD−ＮAは、半導体層中のドナー濃度とアクセプター濃度との差を示す。ここで、図２に示される構造となる。
【００３０】
次に、簡略化のため図示していないが、ｎ型Ｓｉ面４Ｈ−ＳｉＣエピタキシャル層２の上にフォトリソグラフィーとエッチングにより、位置合わせのためのアライメントマークを形成する。
【００３１】
次に、ｎ型Ｓｉ面４Ｈ−ＳｉＣエピタキシャル層２の上にイオン注入を選択的に行う酸化膜マスクを形成し、フォトリソグラフィーとエッチングにより開口した後、Ａｌイオンを深さ約０．３μｍ、注入温度２００〜６００℃の範囲の条件でｎ型Ｓｉ面４Ｈ−ＳｉＣエピタキシャル層２の上に注入してｐ型ＳｉＣイオン注入層３を形成した後、酸化膜マスクを除去する。このＡｌイオン注入工程は、ｐ型ＳｉＣイオン注入層３の最大不純物濃度が１．０×１０19ｃｍ-3、３．０×１０19ｃｍ-3、１．０×１０20ｃｍ-3、３．０×１０20ｃｍ-3の４条件となる様に４回繰り返される。ここで、図３に示される構造となる。
【００３２】
次に、表面荒れを防止するためのＣ（カーボン）キャップを成膜した後、１５００〜１８００℃の範囲の条件で活性化アニールを行い、ｐ型ＳｉＣイオン注入層３を電気的に活性化させる。その後、Ｃキャップを除去する。
【００３３】
次に、酸化温度８００〜１４００℃の範囲の条件で熱酸化を行った後、フッ化水素（ＨＦ）酸によるエッチングによりこれを除去する犠牲酸化工程を行う。次に、再度酸化温度８００〜１４００℃の範囲の条件で熱酸化し、熱酸化膜４を形成する。ここで、図４に示される構造となる。
【００３４】
次に、ＣＶＤ法により、フィールド酸化膜５を成膜する。ここで、図５に示される構造となる。次に、フォトリソグラフィーとフッ化水素酸を用いたエッチングにより熱酸化膜４とフィールド酸化膜５の所定の位置を開口し、Ｔｉ、及びＡｌを含む層が２０ｎｍ以上１５０ｎｍ以下かつＴｉ層とＡｌ層全体に対してＡｌ層のＡｌの含有率が５０原子％〜８７原子％の間となるようにＴｉ及びＡｌを含む層を蒸着、またはスパッタで堆積し、リフトオフ法によりＡｌ層／Ｔｉ層／ｐ型ＳｉＣイオン注入層３となる積層構造を形成する。
【００３５】
次に、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ）装置を用いて９５０℃以上の温度でＲＴＡ処理を行い、ｐ型イオン注入層３とＴｉ層、Ａｌ層を合金化させ、ｐ型オーミック電極６を形成する。ここで、図６に示される構造となる。
【００３６】
最後に、スパッタにより厚さ４００ｎｍ〜３．０μｍの範囲の条件でＡｌを製膜し、フォトリソグラフィーとエッチング測定用のＡｌ配線電極７を形成し、図１に示す炭化珪素半導体装置が完成する。
【００３７】
（実施の形態２）
図７は、実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。図７のように、実施の形態２にかかる炭化珪素半導体装置は、ｎ型４Ｈ−ＳｉＣ基板１上にｎ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層８が形成され、さらにその上にｐ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層９が形成されており、その内部にｐ型ＳｉＣイオン注入層３を有している。図７ではｐ型ＳｉＣイオン注入層３は１種類しか示していないが、後述するように実際は４種類のｐ型ＳｉＣイオン注入層３を有している。ｐ型ＳｉＣイオン注入層３の上には熱酸化膜４とフィールド酸化膜５が形成され、熱酸化膜４とフィールド酸化膜５の開口部にｐ型オーミック電極６が形成されている。ｐ型オーミック電極６上にＡｌ配線電極７が形成されている。
【００３８】
（実施の形態２にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について、説明する。図８〜図１２は、実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。初めにｎ型４Ｈ−ＳｉＣ基板１を準備し、その上にＣＶＤ法により、ＮD−ＮA：１．０×１０16ｃｍ-3、厚さ１０μｍのｎ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層８を形成し、その後、ＮA−ＮD：２．０×１０17ｃｍ-3、厚さ８μｍのｐ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層９を形成する。また、ＮA−ＮDは、半導体層中のアクセプター濃度とドナー濃度との差を示す。ここで、図８に示される構造となる。
【００３９】
次に、簡略化のため図示していないが、ｐ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層９の上にフォトリソグラフィーとエッチングにより、位置合わせのためのアライメントマークを形成する。
【００４０】
次に、ｐ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層９の上にイオン注入を選択的に行う酸化膜マスクを形成し、フォトリソグラフィーとエッチングにより開口した後、Ａｌイオンを深さ０．３μｍ、注入温度２００〜６００℃の範囲の条件でｐ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層９の上に注入してｐ型ＳｉＣイオン注入層３を形成した後、酸化膜マスクを除去する。このＡｌイオン注入工程は最大濃度が１．０×１０19ｃｍ-3、３．０×１０19ｃｍ-3、１．０×１０20ｃｍ-3、３．０×１０20ｃｍ-3の４条件となる様に４回繰り返される。ここで、図９に示される構造となる。
【００４１】
次に、表面荒れを防止するためのＣキャップを成膜した後、１５００〜１８００℃の範囲の条件で活性化アニールを行い、ｐ型ＳｉＣイオン注入層３を電気的に活性化させる。その後、Ｃキャップを除去する。
【００４２】
次に、酸化温度８００〜１４００℃の範囲の条件で熱酸化を行った後、フッ化水素酸によるエッチングによりこれを除去する犠牲酸化工程を行う。次に、再度酸化温度８００〜１４００℃の範囲の条件で熱酸化し、熱酸化膜４を形成する。ここで、図１０に示される構造となる。
【００４３】
次に、ＣＶＤ法により、フィールド酸化膜５を成膜する。ここで、図１１に示される構造となる。次に、フォトリソグラフィーとフッ化水素酸を用いたエッチングにより熱酸化膜４とフィールド酸化膜５の所定の位置を開口し、Ｔｉ、及びＡｌを含む層が２０ｎｍ以上１５０ｎｍ以下かつＴｉ層とＡｌ層全体に対してＡｌ層のＡｌの含有率が５０原子％〜８７原子％の間となる様にＴｉ及びＡｌを含む層を蒸着、またはスパッタで堆積し、リフトオフ法によりＡｌ層／Ｔｉ層／ｐ型ＳｉＣイオン注入層３となる積層構造を形成する。
【００４４】
次に、ＲＴＡ装置を用いて９５０℃以上の温度でＲＴＡ処理を行い、ｐ型イオン注入層３とＴｉ層、Ａｌ層を合金化させ、ｐ型オーミック電極６を形成する。ここで、図１２に示される構造となる。
【００４５】
最後に、スパッタにより厚さ４００ｎｍ〜３．０μｍの範囲の条件でＡｌを成膜し、フォトリソグラフィーとエッチング測定用のＡｌ配線電極７を形成し、図７に示す炭化珪素半導体装置が完成する。
【００４６】
以下に実施の形態１および実施の形態２にかかる炭化珪素半導体装置の実験結果を示す。ここで、図１３は、実施の形態１、２にかかる炭化珪素半導体装置の構造を示す上面図である。実験において、コンタクト抵抗率は、半径ｒが２００μｍ，電極間隔ｌが７μｍ、１０μｍ、１５μｍ、２０μｍ、２５μｍ、３０μｍのＣＴＬＭ（環状伝送線路モデル：Ｃｉｒｃｕｌａｒ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｌｉｎｅ  Ｍｏｄｅｌ）パターンを用いて室温下で評価し、コンタクト抵抗率は０．１Ｖ時の電圧値から算出した。以下の実験結果では、コンタクト抵抗率は３〜４箇所のパターン測定結果の平均値をプロットしている。
【００４７】
また、表面モフォロジーは、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて、２０μｍ×２０μｍの領域を走査し、二乗平均粗さ（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）値によって評価した。
【００４８】
最初に、ｐ型ＳｉＣ半導体層のＳｉ面の結果を示す。図１４は、実施の形態１にかかる炭化珪素半導体装置でのＡｌ層の原子組成比率に対する、ｐ型炭化珪素イオン注入層の不純物濃度別のコンタクト抵抗を示すグラフである。図１４において、縦軸はコンタクト抵抗を示し、単位はΩｃｍ2であり、横軸はＡｌ層の原子組成比率を示し、単位は原子％（ａｔ％）である。Ａｌ層の原子組成比率とは、ｐ型オーミック電極６のアルミニウムの含有率のことである。また、ｐ型炭化珪素イオン注入層３の不純物濃度の単位は、ｃｍ-3である。
【００４９】
図１４は、Ｔｉ層の厚みを小さくし、総膜厚を薄層化した状態でＴｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率を５０原子％〜８７原子％の間で変化させた時のｐ型イオン注入濃度別のコンタクト抵抗率変化の実験結果であり、Ｔｉ層の厚みを２０ｎｍに固定した時の実験結果である。
【００５０】
図１４に示すように、全てのｐ型イオン注入濃度条件で、８７原子％からＡｌ層の原子組成比率が下がるにつれてコンタクト抵抗率が低下していき、Ａｌ層の原子組成比率が６５原子％付近でコンタクト抵抗率が極小点を持つ傾向がある実験結果が得られた。図１４には示していないが、他のＴｉ膜厚条件でも同様の傾向が得られた。
【００５１】
次に、表面モフォロジーの結果を示す。図１５は、実施の形態１にかかる炭化珪素半導体装置でのＡｌ層の原子組成比率に対する、表面粗さを示すグラフである。図１５において、縦軸は表面粗さＲＭＳを示し、単位はｎｍであり、横軸はＡｌ層の原子組成比率を示し、単位は原子％である。
【００５２】
図１５は、Ａｌ層の原子組成比率を５０原子％〜８７原子％の間で変化させたｐ型イオン注入濃度３．０×１０20ｃｍ-3の時の表面粗さ変化の実験結果である。ＡＦＭ評価は電気特性評価後に実施しており、ＡＦＭ評価の前にＡｌ配線電極７はエッチングにより事前に除去してある。
【００５３】
図１５に示すように、Ｔｉ層の厚み２０ｎｍ固定時の表面粗さ変化はＡｌ層の原子組成比率を下げていくと、８１原子％より低い比率では比較的安定していた。
【００５４】
次に、ｐ型ＳｉＣ半導体層のＣ面の結果を示す。図１６は、実施の形態２にかかる炭化珪素半導体装置でのＡｌ層の原子組成比率に対する、ｐ型炭化珪素イオン注入層の不純物濃度別のコンタクト抵抗を示すグラフである。図１６において、縦軸はコンタクト抵抗を示し、単位はΩｃｍ2であり、横軸はＡｌ層の原子組成比率を示し、単位は原子％である。
【００５５】
図１６は、Ｔｉ層の厚みを小さくし、総膜厚を薄層化した状態でＴｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率を５０原子％〜８７原子％の間で変化させた時のｐ型イオン注入濃度別のコンタクト抵抗率変化の実験結果であり、Ｔｉ層の厚みを２０ｎｍに固定した時の実験結果である。ここで、ＳｉＣ層とＴｉ層、Ａｌ層の合金化は１０００℃で２分、Ａｒ（アルゴン）雰囲気中の熱処理条件で実施した。
【００５６】
図１６に示すように、Ｓｉ面の実験結果とは異なり、Ｃ面のコンタクト抵抗率変化の依存性は小さかったが、ｐ型イオン注入濃度とＴｉ膜厚条件の全てで実施の形態１の実験結果と同様にＡｌ層の原子組成比率が６５原子％付近でコンタクト抵抗率が極小点を持つ傾向がある実験結果が得られた。
【００５７】
図１７は、実施の形態２にかかる炭化珪素半導体装置でのＡｌ層の原子組成比率に対する、表面粗さを示すグラフである。図１７において、縦軸は表面粗さＲＭＳを示し、単位はｎｍであり、横軸はＡｌ層の原子組成比率を示し、単位は原子％である。
【００５８】
図１７は、Ａｌ層の原子組成比率を５０原子％〜８７原子％の間で変化させたｐ型イオン注入濃度３．０×１０20ｃｍ-3の時の表面粗さ変化の実験結果である。ＡＦＭ評価は電気特性評価後に実施しており、ＡＦＭ評価の前にＡｌ配線電極７はエッチングにより事前に除去してある。
【００５９】
図１７に示すように、Ｔｉ層の厚み２０ｎｍ固定時の表面粗さは、Ａｌ層の原子組成比率を下げていくと、７５原子％を境に大きくなり、表面が荒くなったが、７０原子％〜７５原子％の範囲では比較的平坦な値が得られた。
【００６０】
以上の実験結果により、従来例の報告の多くではＴｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率が７５原子％以上ないとｐ型のオーミックコンタクトが得られないとされていたが、Ｔｉ層の厚みを小さくし、総膜厚を減少させた状態ならばＴｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率が７５原子％以上なくても低抵抗なｐ型のオーミックコンタクトが得られることが新規に明らかになった。
【００６１】
したがって、実施の形態１または実施の形態２のように、Ｔｉ層の厚みを小さくし、総膜厚を薄層化した状態でＴｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率が５０原子％〜７５原子％の間においてｐ型オーミック電極形成条件を選択すれば、低抵抗なコンタクト抵抗率と表面荒れの抑制の両立化を図ることができる。
【００６２】
次に、Ｔｉ層とＡｌ層の総膜厚の影響を見るため、実施の形態１および実施の形態２の方法で炭化珪素半導体装置を作製し、Ｔｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率を５０原子％〜７５原子％の間で固定し、Ｔｉ膜厚１０ｎｍ、２０ｎｍ、５０ｎｍ、８０ｎｍ、１００ｎｍと増加させ、総膜厚を増加させてコンタクト抵抗率と表面粗さを評価した。
【００６３】
コンタクト抵抗率は、半径ｒが２００μｍ、電極間隔ｌが７μｍ、１０μｍ、１５μｍ、２０μｍ、２５μｍ、３０μｍのＣＴＬＭパターン（図１３参照）を用いて室温下で評価し、コンタクト抵抗率は０．１Ｖ時の電圧値から算出した。以下の実験結果では、コンタクト抵抗率は４箇所のパターン測定結果の平均値をプロットしている。また、表面モフォロジーは原子間力顕微鏡を用いて、２０μｍ×２０μｍの領域を走査し、二乗平均粗さ値によって評価した。
【００６４】
最初に、ｐ型ＳｉＣ半導体層のＳｉ面の結果を示す。図１８は、実施の形態１にかかる炭化珪素半導体装置でのＴｉ膜厚に対する、ｐ型炭化珪素イオン注入層の不純物濃度別のコンタクト抵抗を示すグラフである。図１８において、縦軸はコンタクト抵抗を示し、単位はΩｃｍ2であり、横軸はＴｉ膜厚を示し、単位はｎｍである。また、ｐ型炭化珪素イオン注入層３の不純物濃度の単位は、ｃｍ-3である。
【００６５】
図１８は、Ｔｉ膜厚を変化させた時のｐ型イオン注入濃度別のコンタクト抵抗率変化の実験結果である。ここで、実施の形態１にかかる炭化珪素半導体装置においては、Ｔｉ層膜厚８０ｎｍ、Ｔｉ層膜厚１００ｎｍではオーミックコンタクトが得られなかった。コンタクト抵抗率はＴｉ層２０ｎｍ以下で大きく増加し、Ｔｉ層２０ｎｍとＴｉ層５０ｎｍではあまり変化がなかった。これは従来例の非特許文献２でＴｉ層とＡｌ層の総膜厚に対してＡｌ層の原子組成比率が７５原子％未満ではｐ型のオーミックコンタクトが得られないと述べられていることと整合している。非特許文献２で用いられている総膜厚は３００〜３５０ｎｍであり、実施例１〜２の実験結果を考察すると、総膜厚を減少させ、ある程度薄層化した場合のみＡｌ層の原子組成比率が７５原子％未満の条件でも低抵抗なｐ型のオーミックコンタクトが得られるということが示唆された。
【００６６】
次に、ｐ型ＳｉＣ半導体層のＣ面の結果を示す。図１９は、実施の形態２にかかる炭化珪素半導体装置でのＴｉ膜厚に対する、ｐ型炭化珪素イオン注入層の不純物濃度別のコンタクト抵抗を示すグラフである。図１９において、縦軸はコンタクト抵抗を示し、単位はΩｃｍ2であり、横軸はＴｉ膜厚を示し、単位はｎｍである。
【００６７】
図１９は、Ｔｉ膜厚を変化させた時のｐ型イオン注入濃度別のコンタクト抵抗率変化の実験結果である。ここで、実施の形態２にかかる炭化珪素半導体装置においてはＴｉ層膜厚８０ｎｍ、Ｔｉ層膜厚１００ｎｍの時、ｐ型イオン注入濃度１．０×１０19ｃｍ-3、３．０×１０19ｃｍ-3ではオーミックコンタクトが得られなかった。コンタクト抵抗率も、Ｔｉ膜厚２０ｎｍを境に増加した。
【００６８】
次に、表面モフォロジーの結果を示す。図２０は、実施の形態１および実施の形態２にかかる炭化珪素半導体装置でのＴｉ膜厚に対する、表面粗さを示すグラフである。図２０において、縦軸は表面粗さＲＭＳを示し、単位はｎｍであり、横軸はＴｉ膜厚を示し、単位はｎｍである。
【００６９】
図２０は、Ｔｉ膜厚を変化させた時のｐ型イオン注入濃度３．０×１０20ｃｍ-3時の表面粗さ変化の実験結果である。図２０より、実施の形態１にかかる炭化珪素半導体装置の表面粗さはＴｉ膜厚２０ｎｍを境に増加し、Ｔｉ層５０ｎｍからＴｉ層１００ｎｍにかけてやや減少傾向が見られた。一方、実施の形態２にかかる炭化珪素半導体装置はＴｉ層の膜厚増加に比例して表面粗さが減少し、Ｔｉ層５０ｎｍ以上は同程度の表面粗さであった。
【００７０】
以上の実験結果をまとめると、総膜厚を減少させ、ある程度薄層化した場合のみＡｌ層の原子組成比率が７５原子％未満の条件でも低抵抗なｐ型のオーミックコンタクトが得られるということが示唆された。したがって、実施の形態１または実施の形態２のように、総膜厚１５０ｎｍ以下程度にＴｉ層とＡｌ層の合計最大総膜厚を設定すると低抵抗なコンタクト抵抗率と表面荒れの抑制が両立できると考えられる。
【００７１】
以下に、本発明の実施の形態１および実施の形態２に対する比較例として、非特許文献３、非特許文献５、非特許文献６のｐ型オーミック電極形成条件を用いてＳｉ面が表面の炭化珪素半導体装置と、Ｃ面が表面の炭化珪素半導体装置を作製し、コンタクト抵抗率と表面粗さを評価した。
【００７２】
図２１は、実施の形態１にかかる炭化珪素半導体装置と従来技術による炭化珪素半導体装置との比較結果を示す表である。図２２は、実施の形態２にかかる炭化珪素半導体装置と従来技術による炭化珪素半導体装置との比較結果を示す表である。図２１、図２２において、表面粗さは、２０μｍ×２０μｍの領域を走査し、二乗平均粗さ値によって評価した。また、最大高低差は、２０μｍ×２０μｍ領域内全体の平均面に対する最大高低差であり、粒子平均直径は、２０μｍ×２０μｍ領域内全体の粒子の直径の平均であり、粒子平均高さは、２０μｍ×２０μｍ領域内全体の粒子の高さの平均である。
【００７３】
比較例１−１（非特許文献３）の条件においては、全てのｐ型イオン注入濃度条件においてオーミック特性を示した。図２１に示すようにＳｉ面が表面の炭化珪素半導体装置はｐ型イオン注入濃度条件に対してコンタクト抵抗率はばらつきのためかｐ型イオン注入濃度に比例して一様には減少しなかったが、１．８×１０-5〜３．１×１０-4Ωｃｍ2と低抵抗なコンタクト抵抗率を示した。一方、表面粗さは１２３ｎｍとかなり大きく表面は荒かった。
【００７４】
一方、Ｃ面が表面の炭化珪素半導体装置では、電極間隔７μｍと１０μｍは熱処理後に電極パターンがＡｌ融液のフィールド酸化膜中を拡散し、電極パターン間がショートしたためコンタクト抵抗率の算出から除外し、１５μｍ，２０μｍ，２５μｍ，３０μｍから算出した。Ｃ面が表面の炭化珪素半導体装置は、図２２に示すようにｐ型イオン注入濃度条件に対してコンタクト抵抗率がｐ型イオン注入濃度に比例して一様に減少し、ｐ型イオン注入濃度３．０×１０20ｃｍ-3の時最小で１．４×１０-4Ωｃｍ2と低抵抗なコンタクト抵抗率を示した。表面粗さはやや大きい３８．６ｎｍであった。
【００７５】
比較例１−２（非特許文献５）の条件においては、Ｓｉ面が表面の炭化珪素半導体装置は全て非オーミック特性となり、Ｃ面が表面の炭化珪素半導体装置においてもｐ型イオン注入濃度１．０×１０19ｃｍ-3、３．０×１０19ｃｍ-3とｐ型イオン注入濃度がやや低い条件では全て非オーミック特性となり、オーミック特性が得られなかった。表面粗さはＳｉ面が表面の炭化珪素半導体装置において２０．０ｎｍ、Ｃ面が表面の炭化珪素半導体装置においても１３．６ｎｍと比較的良好であった。
【００７６】
比較例１−３（非特許文献６）の条件では、熱処理後にフィールド酸化膜によって隔たれている電極パターンがＡｌ融液のフィールド酸化膜中を拡散し、電極パターン間がショートし、全てコンタクト抵抗率の算出ができなかった。また、表面粗さもＳｉ面が表面の炭化珪素半導体装置において７９．０ｎｍ、Ｃ面が表面の炭化珪素半導体装置においても２１５．０ｎｍとやや大きく表面は荒かった。
【００７７】
これに対して、本発明の条件では全てのｐ型イオン注入濃度条件においてオーミック特性を示した。図２１に示すように、Ｓｉ面が表面の実施の形態１は、ｐ型イオン注入濃度条件に対してコンタクト抵抗率がｐ型イオン注入濃度に比例して一様に減少し、ｐ型イオン注入濃度３．０×１０20ｃｍ-3の時最小で２．２×１０-5Ωｃｍ2と低抵抗なコンタクト抵抗率を示した。また、表面粗さは１７．９ｎｍと比較的良好であった。図２２に示すように、Ｃ面が表面の実施の形態２においてもｐ型イオン注入濃度条件に対してコンタクト抵抗率はｐ型イオン注入濃度に比例して一様に減少し、ｐ型イオン注入濃度３．０×１０20ｃｍ-3の時最小で３．７×１０-4Ωｃｍ2と低抵抗なコンタクト抵抗率を示した。表面粗さは２０．０ｎｍと比較的良好であった。また、粒子の平均直径に関しては比較例と本発明ではあまり差がないが、本発明の粒子の平均高さにおいてはＳｉ面が表面の実施の形態１では３０．５ｎｍ、Ｃ面が表面の実施の形態２では４０．０ｎｍと比較例に対して小さな値が得られた。また、本発明の最大高低差は、４００ｎｍ以下と小さな値が得られた。
【００７８】
ここで、図２３Ａは、比較例１−１の炭化珪素半導体装置のＳｉ面の原子間力顕微鏡写真を示す図である。図２３Ｂは、比較例１−１の炭化珪素半導体装置のＳｉ面の表面粗さ深さのプロファイルを示すグラフである。また、図２４Ａは、実施の形態１の炭化珪素半導体装置の表面の原子間力顕微鏡写真を示す図である。図２４Ｂは、実施の形態１の炭化珪素半導体装置の表面粗さ深さのプロファイルを示すグラフである。
【００７９】
また、図２５Ａは、比較例１−１の炭化珪素半導体装置のＣ面の原子間力顕微鏡写真を示す図である。図２５Ｂは、比較例１−１の炭化珪素半導体装置のＣ面の表面粗さ深さのプロファイルを示すグラフである。また、図２６Ａは、実施の形態２の炭化珪素半導体装置の表面の原子間力顕微鏡写真を示す図である。図２６Ｂは、実施の形態２の炭化珪素半導体装置の表面粗さ深さのプロファイルを示すグラフである。また、図２３Ａ、図２４Ａ、図２５Ａ、図２６Ａにおいて、白線の十字間で炭化珪素半導体装置の表面の高低差を示している。
【００８０】
図２３Ｂ、図２４Ｂ、図２５Ｂ、図２６Ｂは、それぞれ、縦軸が炭化珪素半導体装置の表面の高低差を示し、単位はｎｍであり、横軸は表面の位置を示し、単位はμｍである。また、縦軸の０の位置は、平均面を示す。
【００８１】
図２３Ａ〜図２６Ｂでは、ｐ型イオン注入濃度３．０×１０20ｃｍ-3時の表面粗さ深さプロファイルを示す。図２３Ａ〜図２６Ｂより、比較例１−１に対して本発明の表面粗さが平坦になっていることが確認できる。以上より、本発明条件ではパターン間がショートすることなくオーミック特性が安定して得られ、従来例と同程度のコンタクト抵抗率が得られるとともに表面粗さが比較的良好な２０．０ｎｍ程度に抑制できることが確認された。
【００８２】
以上、説明したように、実施の形態１および実施の形態２にかかる炭化珪素半導体装置によれば、Ｔｉ層に対してＡｌ層の膜厚または含有量を減らし、かつＴｉ層とＡｌ層の合計総膜厚を薄層化している。具体的には、Ｔｉ、及びＡｌを含む層の厚さが２０ｎｍ以上１５０ｎｍ以下かつＴｉ層とＡｌ層全体に対してＡｌ層のＡｌの含有率が５０原子％〜７５原子％である。これにより、熱処理時の電極の表面荒れが抑制されるため、おもて面のｐ型オーミック電極への適用を考えた場合には、後工程の露光工程でフォーカス異常が発生することなく、モジュール等への実装工程においては、ワイヤーボンディングの密着性不良を起こす虞をなくすことができる。裏面のｐ型オーミック電極への適用を考えた場合には、露光工程等において、ウエハ搬送時の吸着トラブルを回避してプロセス流動への支障をなくすことができる。
【００８３】
また、合金化に係るＡｌの絶対量が減るために急激な熱処理時の温度変化により高温熱処理時にＡｌ融液が膜中拡散してパターン電極間で配線ショートする虞がない。以上のように、本発明では、従来例では実現できないｐ型オーミック電極とｐ型ＳｉＣ層との間の低抵抗なオーミックコンタクト抵抗と表面荒れの抑制が両立できる。
【００８４】
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態は、全ての点で例示であって、制限的なものではない。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【産業上の利用可能性】
【００８５】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
【符号の説明】
【００８６】
１  ｎ型４Ｈ−ＳｉＣ基板
２  ｎ型Ｓｉ面４Ｈ−ＳｉＣエピタキシャル層
３  ｐ型ＳｉＣイオン注入層
４  熱酸化膜
５  フィールド酸化膜
６  ｐ型オーミック電極
７  Ａｌ配線電極
８  ｎ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層
９  ｐ型Ｃ面４Ｈ−ＳｉＣエピタキシャル層
【図１】
2019161195.tif 000003
【図２】
2019161195.tif 000004
【図３】
2019161195.tif 000005
【図４】
2019161195.tif 000006
【図５】
2019161195.tif 000007
【図６】
2019161195.tif 000008
【図７】
2019161195.tif 000009
【図８】
2019161195.tif 000010
【図９】
2019161195.tif 000011
【図１０】
2019161195.tif 000012
【図１１】
2019161195.tif 000013
【図１２】
2019161195.tif 000014
【図１３】
2019161195.tif 000015
【図１４】
2019161195.tif 000016
【図１５】
2019161195.tif 000017
【図１６】
2019161195.tif 000018
【図１７】
2019161195.tif 000019
【図１８】
2019161195.tif 000020
【図１９】
2019161195.tif 000021
【図２０】
2019161195.tif 000022
【図２１】
2019161195.tif 000023
【図２２】
2019161195.tif 000024
【図２３Ａ】
2019161195.tif 000025
【図２３Ｂ】
2019161195.tif 000026
【図２４Ａ】
2019161195.tif 000027
【図２４Ｂ】
2019161195.tif 000028
【図２５Ａ】
2019161195.tif 000029
【図２５Ｂ】
2019161195.tif 000030
【図２６Ａ】
2019161195.tif 000031
【図２６Ｂ】
2019161195.tif 000032
【図２７】
2019161195.tif 000033
【図２８】
2019161195.tif 000034