(57)【要約】【課題】消費電力の増加を抑えつつ、割り込みによるＣＰＵのオーバーヘッドを抑えること。【解決手段】第１の高速クロックで動作するＣＰＵと、第２の高速クロックで動作する割り込みコントローラと、低速クロックで動作する１つ以上の周辺モジュールとを備え、前記割り込みコントローラが、前記周辺モジュールから送信される割り込み信号をサンプリングして取得する１つ以上の割り込み取得手段を備え、前記割り込み取得手段はそれぞれにサンプリング周期を設定するサンプリング周期設定手段を有する、もしくは、複数の割り込み手段に対して１つのサンプリング周期設定手段を有し、前記ＣＰＵが前記割り込みコントローラおよび周辺モジュールに対して割り込みステータスのクリアを指示する割り込みステータスクリア手段を有することを特徴とする。【選択図】図１
2019074821.tif 000002
【特許請求の範囲】
【請求項１】
第１の高速クロックで動作するＣＰＵと、
第２の高速クロックで動作する割り込みコントローラと、
低速クロックで動作する１つ以上の周辺モジュールと、
を備え、前記割り込みコントローラが、前記周辺モジュールから送信される割り込み信号をサンプリングして取得する１つ以上の割り込み取得手段を備え、
前記割り込み取得手段はそれぞれにサンプリング周期を設定するサンプリング周期設定手段を有する、もしくは、複数の割り込み手段に対して１つのサンプリング周期設定手段を有し、
前記ＣＰＵが前記割り込みコントローラおよび周辺モジュールに対して割り込みステータスのクリアを指示する割り込みステータスクリア手段を有することを特徴とする割り込み制御装置。
【請求項２】
前記サンプリング周期設定手段に設定するサンプリング周期が割り込み信号の送信元である周辺モジュールのクリアレイテンシよりも長いことを特徴とする請求項１に記載の割り込み制御装置。
【請求項３】
前記割り込み送信元である周辺モジュールのクリアレイテンシと、前記第２の高速クロックの周波数と、前記低速クロックの周波数と、各割り込み取得部の割り込み送信元を示す割り込み送信元情報とを入力として、前記割り込み送信元情報に応じて各割り込み取得内のサンプリング周期設定部に対し設定するサンプリング周期を出力するサンプリング周期決定手段をさらに備えることを特徴とする請求項１に記載の割り込み制御装置。
【請求項４】
前記サンプリング周期決定手段が、
前記割り込み送信元である周辺モジュールのクリアレイテンシに前記低速クロックの１サイクル以上のマージンを加えたマージン付クリアレイテンシを出力するマージン追加手段と、
前記割り込みコントローラの動作周波数と前記周辺モジュールの動作周波数とを比較し比較算出結果を出力する比較算出手段と、
前記マージン付クリアレイテンシと前記比較算出手段とを乗算する乗算手段と、
前記割り込み送信元情報に応じて乗算結果の中から該当する値を出力するセレクタを備え、
割り込み送信元に応じたサンプリング周期を前記サンプリング設定部に対して出力することを特徴とする請求項３に記載の割り込み制御装置。
【請求項５】
前記割り込みステータスクリア手段が非同期クリアであることを特徴とする請求項１乃至請求項４の何れか一項に記載の割り込み制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、割り込み制御装置に関する。
【背景技術】
【０００２】
ＣＰＵとその周辺モジュールにより構成されるコンピュータシステムにおいて、周辺モジュールが割り込み通知をＣＰＵに通知する場合、周辺モジュールとＣＰＵを割り込み信号で接続する。この割込み信号を検知したＣＰＵは、割込み要因を判別し、その割込み通知に応じた手続き処理を行う。またレベル信号出力の割込み通知は、一旦信号がアサートされると出力が解除されるまでＣＰＵにて割込み通知として検知され続ける。このためＣＰＵが割込み信号を検知した場合は、速やかに周辺モジュールからのレベル信号出力を解除する必要がある。このためＣＰＵは周辺モジュールに対し、割込み信号出力の解除を指示する。このような指示は多くの場合、周辺モジュールが内蔵するレジスタファイルに対するＣＰＵからの読み書き操作によって行われる。
【０００３】
また、動作周波数に関して、ＣＰＵの動作周波数は高速化してきている。それに対して、周辺モジュールの動作周波数はインターフェースの制約や省電力のために低速なままの場合も多くある。
【０００４】
高速周波数で動作するＣＰＵと低速周波数で動作する周辺モジュールの構成の場合、ＣＰＵから周辺モジュールに対し割り込み信号出力の解除を指示してから実際に周辺モジュールでクリアされるまでのＣＰＵのオーバーヘッドが大きくなるという問題があった。また、同一の割り込み要因でＣＰＵが複数回割り込みを検知してしまう多重割り込みが発生してしまう問題があった。
【０００５】
これらの問題に対し、特許文献１では、割り込みコントローラ内に割り込み信号のマスクを設け、ＣＰＵが割り込みを検知した場合、ＣＰＵに割り込みが通知されないようにマスクを有効にすると共に、低速モジュール内の割り込み要因のクリアを指示する。低速モジュール内の割り込み要因がクリアされたのちにマスクを無効にする。そのようにすることで多重割り込みを抑制することを可能としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３３１１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の特許文献１では、割り込みコントローラ内に周辺モジュールからＣＰＵへの割り込み信号をマスクする機構と、周辺モジュール内の割り込み要因がクリアされたことを検知してマスクを無効にする機構が必要になる。
【０００８】
また、割り込みコントローラは中速の動作周波数（実施例では２００ＭＨｚ）で動作すると記載されているが、割り込み信号のサンプリング周期については言及が無かった。割り込み信号のサンプリング周期と割り込みコントローラの動作周波数を同じとした場合、ＣＰＵの動作周波数の高速化に追従して割り込み信号のサンプリング周期も高速化する。これにより、システムの消費電力が増加してしまう。
【０００９】
そこで、本発明の目的は、ＣＰＵの動作周波数と周辺モジュールの動作周波数の差が大きくなった場合にも、消費電力の増加を抑えつつ、割り込みによるＣＰＵのオーバーヘッドを抑えることを可能とした割り込み制御装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明に係る割り込み制御装置は、
第１の高速クロックで動作するＣＰＵと、第２の高速クロックで動作する割り込みコントローラと、低速クロックで動作する１つ以上の周辺モジュールとを備え、前記割り込みコントローラが、前記周辺モジュールから送信される割り込み信号をサンプリングして取得する１つ以上の割り込み取得手段を備え、前記割り込み取得手段はそれぞれにサンプリング周期を設定するサンプリング周期設定手段を有する、もしくは、複数の割り込み手段に対して１つのサンプリング周期設定手段を有し、前記ＣＰＵが前記割り込みコントローラおよび周辺モジュールに対して割り込みステータスのクリアを指示する割り込みステータスクリア手段を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、消費電力の増加を抑えつつ、割り込みによるＣＰＵのオーバーヘッドを抑えることを可能とした割り込み制御装置を提供することが出来る。
【図面の簡単な説明】
【００１２】
【図１】コンピュータシステムの構成を示すブロック図
【図２】コンピュータシステムのタイミング図
【図３】コンピュータシステムの構成を示すブロック図
【図４】サンプリング周期決定部の構成を示す図
【図５】サンプリング周期決定部の例を示す図
【図６】サンプリング周期決定部の例を示す図
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
【００１４】
（実施例１）
本発明の割り込み制御装置が適用されるコンピュータシステムについて説明する。図１は本発明の実施の形態としてのコンピュータシステムの構成を示すブロック図である。
【００１５】
図１において、１００は周辺モジュールＡ、１１０は周辺モジュールＢ、１４０はＣＰＵ、１２０は割り込みコントローラ、１５０はクロック生成部、１６０はパルス幅整形部Ａ、１７０はパルス幅整形部Ｂである。
【００１６】
クロック生成部１５０は設定された周波数のクロックを生成し各部に供給する。周辺モジュールＡ１００にＰｅｒｉ１Ｃｌｋ１０２、周辺モジュールＢ１１０にＰｅｒｉ２Ｃｌｋ１１２、割り込みコントローラ１２０にＩＮＴＣ＿ＣＬＫ１９２、ＣＰＵ１４０にＣＰＵＣＬＫ１８７をそれぞれ供給する。
【００１７】
周辺モジュールＡ１００はＰｅｒｉ１Ｃｌｋ１０２で動作する。１０３はモジュールＡ１００内の割り込みステータスレジスタである。割り込みが生じた場合、この割り込みステータスレジスタ１０３にセットされ、割り込み信号であるＩＮＴ＿Ａ１８０を介して割り込みコントローラ１２０に通知する。
【００１８】
周辺モジュールＢ１１０はＰｅｒｉ２Ｃｌｋ１１２で動作する。１１３はモジュールＢ１１０内の割り込みステータスレジスタである。割り込みが生じた場合、この割り込みステータスレジスタ１１３にセットされ、割り込み信号であるＩＮＴ＿Ｂ１８１を介して割り込みコントローラ１２０に通知する。
【００１９】
割り込みコントローラ１２０は、ＩＮＴＣ＿ＣＬＫ１９２で動作する。割り込みコントローラ１２０は、各周辺モジュールから通知される割り込み信号をサンプリング周期で取得し、ＩＲＱ１８６を介してＣＰＵ１４０に通知する。割り込みコントローラ１２０の内部の詳細は後述する。
【００２０】
ＣＰＵ１４０はＣＰＵＣＬＫ１８７で動作する。割り込みコントローラ１２０から通知されるＩＲＱ１８６を検知した場合、割り込み処理を実施する。１４１は割込禁止フラグである。割り込みを検知しない場合は割込禁止フラグ１４１をセットし、検知する場合はクリアする。割り込み処理を実施している間は、そのほかの割り込みを検知しないように割り込みフラグ１４１をセットし、割り込み処理が終了したのちに割り込みフラグ１４１をクリアする。
【００２１】
ＩＮＴ＿Ａ＿Ｃｌｒ＿ｐｒｅ１８８は周辺モジュールＡ１００からの割り込みをクリアするための要因クリア信号である。ＣＰＵＣＬＫ１８７の１サイクルパルスの非同期クリア信号である。要因クリア信号は割り込みコントローラ１２０に通知されるとともに、パルス幅整形部Ａ１６０に通知される。パルス幅整形部Ａ１６０は、ＣＰＵＣＬＫ１８７の１サイクルパルスで通知されるＩＮＴ＿Ａ＿Ｃｌｒ＿ｐｒｅ１８８を周辺モジュールＡが同期クリア信号として使用できるようにパルス幅を延ばしてＩＮＴ＿Ａ＿ｃｌｒ１９０として周辺モジュールＡ１００に通知する。
【００２２】
ＩＮＴ＿Ｂ＿Ｃｌｒ＿ｐｒｅ１８９は周辺モジュールＢ１１０からの割り込みをクリアするための要因クリア信号である。ＣＰＵＣＬＫ１８７の１サイクルパルスの非同期クリア信号である。要因クリア信号は割り込みコントローラ１２０に通知されるとともに、パルス幅整形部Ｂ１７０に通知される。パルス幅整形部Ｂ１７０は、ＣＰＵＣＬＫ１８７の１サイクルパルスで通知されるＩＮＴ＿Ｂ＿Ｃｌｒ＿ｐｒｅ１８９を周辺モジュールＢが同期クリア信号として使用できるようにパルス幅を延ばしてＩＮＴ＿Ｂ＿ｃｌｒ１９１として周辺モジュールＢ１１０に通知する。
【００２３】
次に、割り込みコントローラ１２０の内部について説明する。
【００２４】
１３０は、割り込み取得部Ａであり、周辺モジュールＡから通知される割り込み信号を、所定のサンプリング周期で取得する。１３５は、割り込み取得部Ｂであり、周辺モジュールＢから通知される割り込み信号を、所定のサンプリング周期で取得する。１２１はＯＲ回路であり、複数の周辺モジュールから割り込み信号が通知されるので、ＯＲをしてＩＲＱ信号１８６としてＣＰＵ１４０に通知する。
【００２５】
割り込み取得部Ａ１３０の内部について説明する。
【００２６】
１３１はサンプリング周期設定部Ａであり、設定された周期でサンプリング用の信号であるＩＮＴＡ＿Ｓａｍｐ１８２を出力する。１３２は割り込みステータスレジスタＡであり、ＩＮＴＡ＿Ｓａｍｐ１８２の立ち上がりエッジに応じて割り込み信号ＩＮＴ＿Ａ１８０を取得する。
【００２７】
割り込み取得部Ｂ１３５の内部について説明する。
【００２８】
１３３はサンプリング周期設定部Ｂであり、設定された周期でサンプリング用の信号であるＩＮＴＢ＿Ｓａｍｐ１８３を出力する。１３４は割り込みステータスレジスタＢであり、ＩＮＴＢ＿Ｓａｍｐ１８３の立ち上がりエッジに応じて割り込み信号ＩＮＴ＿Ｂ１８１を取得する。取得したそれぞれの割り込み信号ＩＮＴ＿Ａ＿ｒｅｇ１８４、ＩＮＴ＿Ｂ＿ｒｅｇ１８５はＯＲ回路１２１に接続され、ＯＲをしてＩＲＱ信号１８６としてＣＰＵ１４０に通知する。
【００２９】
次に、図２は本実施例を用いた場合の波形の一例である。図２の波形を使用して本実施例の動作について説明する。
【００３０】
Ｐｅｒｉ１Ｃｌｋ１０２は低速周波数、Ｐｅｒｉ２Ｃｌｋ１１２は異なる周期の低速周波数、ＣＰＵＣＬＫ１８７は高速周波数でそれぞれトグルしている。また、この波形では、各周辺モジュールが割り込み要因のクリアを指示されてから、ステータスレジスタがクリアされるまでのクリアレイテンシを、周辺モジュールの動作周波数の１サイクルとしている。
【００３１】
周辺モジュールＡ１００からの割り込み信号ＩＮＴ＿Ａ１８０のサンプリング周期は、Ｐｅｒｉ１Ｃｌｋ１０２の３サイクル分、周辺モジュールＢ１１０からの割り込み信号ＩＮＴ＿Ｂ１８１のサンプリング周期は、Ｐｅｒｉ２Ｃｌｋ１０２の３サイクル分としている。ここで、サンプリング周期を各周辺モジュールの動作周波数の３サイクル分としているが、クリアレイテンシのサイクル数より大きくなるように設定する。
【００３２】
ここからは、以上の条件のもと図２の波形を説明する。
【００３３】
Ｔ２００において、周辺モジュールＡ１００からＩＮＴ＿Ａ１８０のアサートが通知される。アサートしたＩＮＴ＿Ａ１８０はサンプリング信号ＩＮＴＡ＿Ｓａｍｐ１８２により取得され、続いてＩＮＴ＿Ａ＿ｒｅｇ１８４がアサートする。そして、ＯＲ回路１２１を通過し、ＩＲＱ１８６がアサートする。
【００３４】
Ｔ２０１において、ＩＲＱ１８６を受けたＣＰＵ１４０は、割り込み禁止フラグ１４１をセットし他の割り込みを受け付けないようにしたうえでＩＮＴ＿Ａ１８０に対する割り込み処理に移行する。
【００３５】
Ｔ２０２において、ＣＰＵ１４０は割り込み処理を行った後、周辺モジュールＡの割り込みに対してのクリア指示のためにＩＮＴ＿Ａ＿ｃｌｒ＿ｐｒｅ１８８を発行する。割り込みステータスレジスタ１３２がＩＮＴ＿Ａ＿ｃｌｒ＿ｐｒｅ１８８を受けクリアされるため、ＩＮＴ＿Ａ＿ｒｅｇ１８４がネゲートされ、さらにＩＲＱ１８６もネゲートされる。ＩＮＴ＿Ａ＿ｃｌｒ＿ｐｒｅ１８８は、パルス幅整形部Ａ１９０に入力され、周辺モジュールＡ１００の同期クリアに使用するためにパルス幅を伸長される。
【００３６】
Ｔ２０３において、ＣＰＵ１４０は次の割り込みを取得するために割り込み禁止フラグ１４１を解除する。Ｔ２０４において、周辺モジュールＢ１１０からＩＮＴ＿Ｂ１８１のアサートが通知される。Ｔ２０５において、アサートしたＩＮＴ＿Ｂ１８１はサンプリング信号ＩＮＴＢ＿Ｓａｍｐ１８３により取得され、続いてＩＮＴ＿Ｂ＿ｒｅｇ１８５がアサートする。そのままＯＲ回路１２１を通過しＩＲＱ１８６がアサートする。
【００３７】
Ｔ２０６において、ＩＲＱ１８６を受けたＣＰＵ１４０は、割り込み禁止フラグ１４１をセットし他の割り込みを受け付けないようにしたうえでＩＮＴ＿Ｂ１８１に対する割り込み処理に移行する。
【００３８】
Ｔ２０７において、ＣＰＵ１４０は割り込み処理を行った後、周辺モジュールＢの割り込みに対してのクリア指示のためにＩＮＴ＿Ｂ＿ｃｌｒ＿ｐｒｅ１８９を発行する。割り込みステータスレジスタ１３４がＩＮＴ＿Ｂ＿ｃｌｒ＿ｐｒｅ１８９を受けクリアされるため、ＩＮＴ＿Ｂ＿ｒｅｇ１８５がネゲートされ、さらにＩＲＱ１８６もネゲートされる。ＩＮＴ＿Ｂ＿ｃｌｒ＿ｐｒｅ１８９は、パルス幅整形部Ｂ１９１に入力され、周辺モジュールＢ１１０の同期クリアに使用するためにパルス幅を伸長される。
【００３９】
Ｔ２０８において、パルス幅を伸長したクリア信号ＩＮＴ＿Ｂ＿ｃｌｒ１９１を使用して、周辺モジュールＢ１１０内の割り込みステータスレジスタ１１３がクリアされ、ＩＮＴ＿Ｂ１８１がネゲートされる。Ｔ２０９において、パルス幅を伸長したクリア信号ＩＮＴ＿Ａ＿ｃｌｒ１９０を使用して、周辺モジュールＡ１１０内の割り込みステータスレジスタ１０３がクリアされ、ＩＮＴ＿Ａ１８０がネゲートされる。
【００４０】
これまでに述べたように、割り込みが発生した場合に、周辺モジュール内の割り込みステータスレジスタが実際にクリアされていなくとも、割り込みコントローラ内の割り込みステータスレジスタを非同期クリアすることで、ＣＰＵが割り込み禁止を早く解除できる。これにより次の割り込みを検知できるまでの間隔を短縮することが出来る。
【００４１】
また、サンプリング周期を周辺モジュールごとに設定を可能にし、各周辺モジュールのクリアレイテンシより長くすることにより、多重割り込みの発生の抑制と消費電力の削減も合わせて可能となる。
【００４２】
（実施例２）
以下、図３を参照して、本発明の第２の実施例を説明する。本実施例では、各モジュールの動作周波数に応じて、サンプリング周期を決定する場合について述べる。図１と同じ個所には同じ記号を付けており説明は省略する。
【００４３】
図３において、３２０は割り込みコントローラである。３３０は割り込み取得部Ａである。３３５は割り込み取得部Ｂである。
【００４４】
３４０はクリアレイテンシ保持部である。クリアレイテンシ保持部３４０は割り込みコントローラ３２０に接続している割り込みソースとなる周辺モジュールのクリアレイテンシを保持しており、クリアレイテンシ情報３４１を送信する。３５０はクロック生成部であり、各部にクロックを供給するとともに、割り込みコントローラ３２０に各部に供給しているクロックの周波数の情報であるクロック設定情報３５１を送信する。３７０は割り込み送信元保持部であり、各割り込み取得部の割り込み送信元のモジュールのＩＤ情報を保持している。また、割り込み取得部ごとのＩＤ情報を、割り込み取得部Ａ送信元ＩＤ３７１、割り込み取得部Ｂ送信元ＩＤ３７２を送信する。
【００４５】
サンプリング周期決定部３６０は、クリアレイテンシ情報３４１と、クロック設定情報３５１、割り込み取得部Ａ送信元ＩＤ３７１、割り込み取得部Ｂ送信元ＩＤ３７２に基づいて各割り込み設定部に通知するサンプリング周期を決定する。決定したサンプリング周期はサンプリング周期情報３６１として、サンプリング設定部Ａ３３１に送信する。サンプリング周期設定部Ａ３３１はサンプリング周期決定部３６０から送信されたサンプリング周期情報３６１に応じたサンプリング信号を出力する。サンプリング周期設定部Ｂ３３３はサンプリング周期決定部３６０から送信されたサンプリング周期情報３７２に応じたサンプリング信号を出力する。
【００４６】
図４はサンプリング周期決定部３６０の詳細である。
【００４７】
図４において、４００はマージン追加部であり、クリアレイテンシ情報３４１に対してマージンを追加し、マージン付クリアレイテンシ情報４０１を出力する。本実施例の説明においてはマージンを１サイクル分としている。４１０は比較算出部であり、各モジュールの動作周波数と割り込みコントローラ３２０の動作周波数の比率を算出し、比率算出結果４１１を出力する。
【００４８】
４２０は乗算部であり、マージン付クリアレイテンシ情報４０１と比率算出結果４１１を乗算し、必要なサンプリング周期を算出し、サンプリング周期４２１を出力する。サンプリング周期４２１は、周辺モジュールＡ、Ｂ、・・・、Ｍのサンプリング周期をもっている。そのうち４２２は周辺モジュールＡのサンプリング周期、４２３は周辺モジュールＢのサンプリング周期、４２４は周辺モジュールＭのサンプリング周期とする。
【００４９】
４４０はセレクタＡであり、セレクタ４４０には各周辺モジュールのサンプリング周期４２２、４２３、４２４および初期値としての“０”が接続されている。また、セレクタ信号として、割り込み取得部Ａ送信元ＩＤ３７１が接続されており、割り込み取得部Ａ送信元ＩＤ３７１に対応したサンプリング周期をサンプリング周期設定部Ａ３３１にサンプリング周期情報Ａ３６１を出力する。
【００５０】
４４１はセレクタＢであり、セレクタ４４１には各周辺モジュールのサンプリング周期４２２、４２３、４２４および初期値としての“０”が接続されている。また、セレクタ信号として、割り込み取得部Ｂ送信元ＩＤ３７２が接続されており、割り込み取得部Ｂ送信元ＩＤ３７２に対応したサンプリング周期をサンプリング周期設定部Ｂ３３３にサンプリング周期情報Ｂ３６２を出力する。
【００５１】
図５、図６はサンプリング周期の算出例である。図５において図３、４と同じ個所については同じ記号を付けている。図５について説明する。
【００５２】
周辺モジュールＡのクリアレイテンシが１の場合、マージン追加部４００にてマージンを追加し、マージン付クリアレイテンシは２となる。また、周辺モジュールＡの動作周波数が１０ＭＨｚ、割り込みコントローラの動作周波数が１０００ＭＨｚの場合、比率算出部４１０で比率を算出し、比率算出結果は１００となる。乗算部４２０にて、マージン付クリアレイテンシの２と比率算出結果の１００を乗算しサンプリング周期は２００となる。その他の周辺モジュールについても同様に算出する。
【００５３】
割り込み取得部Ａ送信元ＩＤ３７１が周辺モジュールＡの場合、周辺モジュールＡのサンプリング周期４２２が選択され、サンプリング周期設定部Ａ３３１に対し出力するサンプリング周期情報Ａ３６１を２００として出力する。
【００５４】
図６は周辺モジュールＡの動作周波数をクロック生成部３５０が変更した場合の算出例を示している。図５と変更があった個所は、周辺モジュールＡの動作周波数が５０ＭＨｚとしている点である。
【００５５】
図５の場合と同様に、マージン付クリアレイテンシは２となる。周辺モジュールＡ１００の動作周波数が５０ＭＨｚ、割り込みコントローラ３２０の動作周波数が１０００ＭＨｚの場合、比率算出部４１０で比率を算出し、比率算出結果は２０となる。乗算部４２０にて、マージン付クリアレイテンシの２と比率算出結果の１００を乗算し、サンプリング周期は４０となる。サンプリング周期設定部Ａ３３１に対し出力するサンプリング周期情報Ａ３６１を４０として出力する。
【００５６】
このように周辺モジュールの動作周波数と割り込みコントローラの動作周波数を用いることで、周辺モジュールの動作周波数を動的に変更するシステムにおいても適切なサンプリング周期を設定することが可能になる。
【００５７】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００５８】
１００  周辺モジュールＡ、１１０  周辺モジュールＢ、
１２０  割り込みコントローラ、１４０  ＣＰＵ、１５０  クロック生成部、
１６０  パルス幅整形部Ａ、１７０  パルス幅整形部Ｂ
【図１】
2019074821.tif 000003
【図２】
2019074821.tif 000004
【図３】
2019074821.tif 000005
【図４】
2019074821.tif 000006
【図５】
2019074821.tif 000007
【図６】
2019074821.tif 000008