(57)【要約】【課題】和音が入力されピッチ検出に失敗しても、その回避を演奏者の違和感が無いようにして行う楽音信号処理装置およびプログラムを提供する。【解決手段】ピックアップ５によって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力するピッチ情報処理回路４０と、ピックアップ５によって得られる楽音信号を入力しこれに基づいた歪信号を生成する歪信号生成回路３５と、ピッチ情報処理回路４０によって検出されたピッチに応じた発振信号を生成する発振器３０と、ピッチ検出成否情報がピッチの検出を「正」とする情報である場合には、発振器３０が生成した発振信号を出力する一方、ピッチ検出成否情報がピッチの検出を「否」とする情報である場合には、歪信号生成回路３５により生成される、弦操作により得られる楽音信号を加工した歪信号を出力する。【選択図】図１
2019008333.tif 000002
【特許請求の範囲】
【請求項１】
弦操作による弦振動信号を取り込むピックアップを備えた電子ギターの楽音信号を処理する装置であって、
前記ピックアップによって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力するピッチ情報処理手段と、
前記ピックアップによって得られる前記楽音信号を入力しこれに基づいた歪信号を生成する歪信号生成手段と、
前記ピッチ情報処理手段によって検出されたピッチに応じた発振信号を生成する発振器と、
前記ピッチ検出成否情報がピッチの検出を正とする情報である場合には、前記発振器が生成した発振信号を出力する一方、
前記ピッチ検出成否情報がピッチの検出を否とする情報である場合には、前記歪信号生成手段により生成される、前記弦操作により得られる楽音信号を加工した前記歪信号を出力する出力制御手段と、
を備えたことを特徴とする楽音信号処理装置。
【請求項２】
請求項１に記載の楽音信号処理装置において、
前記ピッチ検出成否情報は、１ビットの情報であることを特徴とする楽音信号処理装置。
【請求項３】
請求項２に記載の楽音信号処理装置において、 
前記出力制御手段は、
前記発振器が生成した発振信号と自身の係数とを乗じた乗算信号を出力する構成で、前記１ビットのピッチ検出成否情報がピッチの検出を否とする情報である場合には係数を零、これ以外の場合には係数を「１」とする第１の乗算器と、
前記ピッチ検出成否情報を反転させるＮＯＴ回路と、
前記歪信号生成手段が生成した歪信号と前記ＮＯＴ回路の出力とを乗じる第２の乗算器と、
前記第１の乗算器の出力と前記第２の乗算器の出力との加算を行う加算器と、を含んで成ることを特徴とする楽音発生装置。
【請求項４】
弦操作による弦振動信号を取り込むピックアップを備えた電子ギターの楽音信号を処理し、検出されたピッチに応じた発振信号を生成する発振器を搭載した楽音信号処理装置を動作させるためのプログラムであって、
前記ピックアップによって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力するピッチ情報処理機能と、
前記ピックアップによって得られる前記楽音信号を入力してそれに基づいた歪信号を生成する歪信号生成機能と、
前記ピッチ検出成否情報がピッチの検出を正とする情報である場合には、前記発振器が生成した発振信号を出力する一方、
前記ピッチ検出成否情報がピッチの検出を否とする情報である場合には、前記歪信号生成手段により生成される、前記弦操作により得られる楽音信号を加工した歪信号を出力する出力制御機能と、をコンピュータに実現するためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子弦楽器の楽音信号を処理する装置に係わり、特に電子ギターの楽音信号から検出されたピッチに基づいて発振器を駆動するギターシンセサイザにおいて、ピッチ検出エラー時の処理を行う装置やプログラムに関する。
【背景技術】
【０００２】
従来から「ギターシンセサイザ」と称されるものが提案されている。このギターシンセサイザは、電子ギター（電気ギター、エレキギター）の本体部に設けられたピックアップによって拾われる楽音信号に応じたピッチに基づいて、発振器を駆動することによって、シンセサイザ音の生成を行う装置である。換言すれば、このギターシンセサイザは、電子ギターの本体に設けられたピックアップによって検出される弦振動信号（演奏者の弦操作による弦振動に基づいて得られる電気信号）からピッチを検出し、この検出されたピッチに基づいてシンセサイザ音源を駆動することによって、シンセサイザ音を出力するものである。このギターシンセサイザに関しては多数の出願がなされている（特許文献１、特許文献２参照。）。
【０００３】
また、ギターシンセサイザへの適用を行うべく、電子ギターの弦振動信号に基づいて行うピッチ検出の誤検出対策として、電子ギターのピッキング範囲の両端に第１のピックアップと第２のピックアップをそれぞれ設けたものが提案されている。この装置によれば、二つのピックアップのそれぞれから得られたピッチ情報が一致しない場合に、第１の方法（速度優先モード）として、第１のピックアップの出力から検出されたピッチ情報を出力するようにし、また、第２の方法（精度優先モード）として、同じピッチ情報が少なくとも２度検出されるまで待って、そのピッチ情報を出力しようとしている（特許文献３参照。）。このようにして、従来よりも正確かつ迅速にピッチ検出を行うようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１２７９５１号公報（第２−３頁、第１図）
【特許文献２】特開平９−２８８４８２号公報（第２−４頁、第１図）
【特許文献３】特開平９−２４４６３４号公報（第１−４頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のギターシンセサイザにあっては、演奏者が電子ギターの複数弦を同時に弾く場合、つまり和音を奏でる場合、厳密な対策を採っても電子ギターの出力信号のピッチ検出に失敗することがある。このような場合に備えた装置の構成は電子ギターの複数弦のそれぞれに対してピックアップを用意した大掛かりなものとなったり、または、ピッチ検出に失敗した場合に意図しないピッチの音が出力されてしまうため、楽音出力を停止することが必要になるなどの不都合があったので、このような不都合を克服する必要があった。
【０００６】
本発明は、かかる従来の課題を解決するためになされたもので、和音が入力されピッチ検出に失敗して音程破壊が発生する場合であっても、演奏者の違和感をないようにしてその回避を行う楽音信号処理装置およびプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本願発明者は、ピッチ検出に失敗するか、困難である場合などには、ギターシンセサイザの発振器由来の信号ではなく、入力信号を歪ませて出力する構成とすること、つまり、入力信号由来の信号で対応可能であることを見出した。
【０００８】
つまり、本発明は、弦操作による弦振動信号を取り込むピックアップ（５）を備えた電子ギター（１１０）の楽音信号を処理する装置（１００）であって、
前記ピックアップによって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力するピッチ情報処理手段（４０）と、
前記ピックアップによって得られる前記楽音信号を入力しこれに基づいた歪信号を生成する歪信号生成手段（３５）と、
前記ピッチ情報処理手段によって検出されたピッチに応じた発振信号を生成する発振器（３０）と、
前記ピッチ検出成否情報がピッチの検出を正とする情報である場合には、前記発振器が生成した発振信号を出力する一方、
前記ピッチ検出成否情報がピッチの検出を否とする情報である場合には、前記歪信号生成手段により生成される、前記弦操作により得られる楽音信号を加工した前記歪信号を出力する出力制御手段と、を備えたことを特徴とする。
【０００９】
本発明によれば、ピッチ情報処理手段（４０）は、電子ギター（１１０）に設けられたピックアップによって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力する。そして、出力制御手段は、ピッチ検出成否情報がピッチの検出を「正」とする情報である場合には、ピッチに応じた発振信号を生成する発振器（３０）が生成した発振信号を出力する一方、ピッチ検出成否情報がピッチの検出を「否」とする情報である場合には、楽音信号を入力してこれに基づいて歪信号生成手段（３５）が生成した歪信号を出力する。
【００１０】
したがって、電子ギター（１１０）の演奏者が和音を弾き、その楽音信号からピッチを検出できない場合であっても、歪信号生成手段（３５）が生成した歪信号（歪波形）が出力される。この歪信号は、ピッチ不検出時にその出力が不安定となる発振器（３０）が発振する信号ではない、つまり、ギターシンセサイザを構成する発振器由来の信号ではなく、入力信号由来の信号であり、演奏者の演奏した入力信号由来の信号が出力されることになる。よって、和音が入力されピッチ検出に失敗する場合であっても、その回避を演奏者の違和感が無いようにして行うことが可能になる。もちろん、このピッチデータの発振器（３０）への供給を急に停止すると違和感がある。
【００１１】
また、ピッチ検出成否情報を、１ビットの情報とすれば装置規模が小型化できるので好ましい。更に、前記出力制御手段は、前記１ビットのピッチ検出成否情報がピッチの検出を「否」とする情報である場合にその係数を零とする第１の乗算器（４２）と、この１ビットのピッチ検出成否情報を反転させるＮＯＴ回路（４６）と、このＮＯＴ回路の出力が、ピッチ成否情報を「否」とする情報である場合その係数を零とする第２の乗算器（４４）と、前記第１の乗算器の出力と前記第２の乗算器の出力との加算を行う加算器（４８）と、を含んで成る構成とすることができる。
【００１２】
この構成によれば、第１の乗算器（４２）は１ビットのピッチ検出成否情報がピッチの検出を「否」とする情報である場合（例えば「０」）にその係数を零とするので、発振器（３０）の出力が無効とされる反面、この場合にはＮＯＴ回路（４６）の出力が、この「否」とする１ビット情報を反転させる（例えば「１」）、つまりピッチの検出を「正」とする情報とするので、歪信号生成手段（３５）の出力はそのままである。その一方で、第１の乗算器（４２）は、１ビットの検出成否情報がピッチの検出を「正」とする情報である場合（例えば「１」）には通常の係数が設定されるので、発振器（３０）の発振信号がそのまま出力される反面、この場合にはＮＯＴ回路（４６）の出力が、ピッチの検出を「否」とする情報となるので、歪信号生成手段（３５）の出力は無効とされる。
【００１３】
したがって、この構成によれば、一対の乗算器と１個の論理回路と１個の加算器との極小規模のデジタル回路で、ピッチ成否情報の内容に応じた出力の変更制御、つまり、発振器と歪信号生成手段との出力変更制御を行うことが可能になる。
【００１４】
また、本発明の他の態様は、弦操作による弦振動信号を取り込むピックアップ（１１）を備えた電子ギター（１１０）の楽音信号を処理する装置（２００）であって、
前記ピックアップ（１１）で得られる楽音信号を第１の入力信号と第２の入力信号とに分けて入力する構成とし、
前記第１の入力信号と前記第２の入力信号とを加算した加算信号を出力する加算器（１２）と、
前記加算信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力するピッチ情報処理手段（４０）と、
前記加算信号を入力しこれに基づいた歪み波形信号を生成する歪信号生成手段（３５）と、
前記ピッチ情報処理手段によって検出されたピッチに応じた発振信号を生成する発振器（３０）と、
前記発振器が生成した発振信号を出力するか、または、前記歪信号生成手段が生成した歪信号を出力する出力制御手段と、
前記第１の入力信号が第１の閾値を超えている場合に「１」で、これ以外の場合には「０」である第１の情報を出力する第１の振幅判定手段（８０）と、
前記第２の入力信号が第２の閾値を超えている場合に「１」で、これ以外の場合には「０」である第２の情報を出力する第２の振幅判定手段（８５）と、
前記第１の情報と前記第２の情報とが共に「１」である場合にのみ「０」を出力する振幅情報出力手段と、を備え、
前記ピッチ検出成否情報がピッチの検出を否とする情報であり、かつ、前記振幅情報出力手段が「１」を出力する場合には、前記歪信号生成手段（３５）が生成した歪信号を出力する構成であることを特徴とする。
【００１５】
この発明によれば、ピッチ情報処理手段（４０）は、加算器（１２）によって第１の入力信号と第２の入力信号とを加算した加算信号から、ピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力する。また、第１の振幅判定手段（８０）および第２の振幅判定手段（８５）は、ピックアップ（１１）で得られる楽音信号を分けた第１の入力信号と第２の入力信号がそれぞれ第１、第２の閾値を超えている場合、第１、第２の情報（例えば１ビットの「１」）を出力する。また、振幅情報出力手段は、これらの出力を受け、第１の情報と第２の情報とが共に「１」である場合に「０」を出力する。更に、出力制御手段は、発振器が生成した発振信号を出力するか、または、歪信号生成手段が生成した歪信号を出力する。そして、ピッチ検出成否情報がピッチの検出を否とする情報である場合、または、振幅情報出力手段が「０」を出力する場合には、もしくは、その双方の場合には、歪信号生成手段（３５）が生成した歪信号が出力される。また、他の場合には発振器（３０）の発振信号が出力される。双方の場合とは、前記ピッチ検出成否情報がピッチの検出を否とする情報である場合であり、かつ、前記振幅情報出力手段が前記第３の情報を出力する場合のことである。以下双方とはこのことを意味する。
【００１６】
したがって、電子ギターの演奏者が和音を弾いたにもかかわらず、ピッチ処理手段が周期性を見出してしまうことによりピッチ検出成否情報を「正」としてしまう場合であっても、歪信号生成手段（３５）が生成した歪波形が出力される。しかも、この歪波形の出力は、ピッチ検出成否情報がピッチの検出を「否」とする情報であり、かつ、振幅判定手段が第３の情報を出力する場合にのみ行われる。つまり、第１の入力信号（入力１）と第２の入力信号（入力２）とがそれぞれ第１、第２の閾値を超えている場合にのみ、換言すれば、第１の入力信号（入力１）と第２の入力信号（入力２）とが共に、弦が奏でられて鳴っているものである場合、またはピッチ検出成否情報がピッチの検出を「否」とする場合、もしくはその双方の場合に歪信号が出力されるので、より精度の高い和音検出を可能とした状態で歪信号を出力できる。
【００１７】
この歪信号は、ピッチ不検出時にその出力が不安定となる発振器（３０）が発振する信号ではない、つまり、ギターシンセサイザを構成する発振器由来の信号ではなく、演奏者の演奏由来の信号である。よって、和音が入力されピッチ検出に失敗しても、その回避を演奏者の違和感をないようにして行うことが可能になる。
【００１８】
また、前記第１の振幅判定手段は、
前記第１の入力信号の包絡線を検出出力する第１のエンベロープ検出部（７０）と、前記第１のエンベロープ検出部の出力結果が前記第１の閾値を超えている場合に「１」、これ以外の場合には「０」を出力する第１の信号処理部（８０）と、含んで成り、
前記第２の振幅判定手段は、
前記第２の入力信号の包絡線を検出出力する第２のエンベロープ検出部（７５）と、前記第２のエンベロープ検出部の出力結果が前記第２の閾値を超えている場合に「１」、これ以外の場合には「０」を出力する第２の信号処理部（８５）と、含んで成り、
前記振幅情報出力手段は、
前記第１の信号処理部の出力および前記第２の信号処理部の出力を入力として論理積をとる論理積回路（９０）を含むことを特徴とする。
【００１９】
この構成によれば、第１および第２のエンベロープ検出部（７０、７５）はそれぞれ、第１、第２の入力信号の包絡線を検出出力する。更に、第１および第２の信号処理部（８０、８５）がそれぞれ、第１、第２のエンベロープ検出部（７０、７５）の出力結果が第１、第２の閾値を超えている場合に、「１」を出力する。論理積回路（９０）は、第１の信号処理部の出力および第２の信号処理部の出力を入力として論理積をとる。
【００２０】
したがって、第１、第２の振幅判定手段はそれぞれ、第１、第２の入力信号のエンベロープを検出し、これがそれぞれの閾値を超えたか否かを判断するだけでの回路構成で良く、また、振幅情報出力手段が論理積をとるだけで良くなる。しかも第１、第２の所定の情報は、１ビット論理値であるので、小規模の簡素な論理回路構成で対応可能となる。
【００２１】
また、本発明の更に他の態様は、弦操作による弦振動信号を取り込むピックアップ（５）を備えた電子ギターの楽音信号を処理し、検出されたピッチに応じた発振信号を生成する発振器（３０）を搭載した楽音信号処理装置（１００）を動作させるためのプログラムであって、
前記ピックアップ（５）によって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力するピッチ情報処理機能と、
前記ピックアップ（５）によって得られる前記楽音信号を入力してそれに基づいた歪波形信号を生成する歪信号生成機能と、
前記ピッチ検出成否情報がピッチの検出を正とする情報である場合には、前記発振器（３０）が生成した発振信号を出力する一方、
前記ピッチ検出成否情報がピッチの検出を否とする情報である場合には、前記歪信号生成手段により生成される、前記弦操作により得られる楽音信号を加工した歪信号を出力する出力制御機能と、をコンピュータに実現するためのプログラムである。
【００２２】
このプログラム（ＲＯＭ等の記録媒体に記録される）がＣＰＵ、ＤＳＰ等のプロセッサによって実行されることによって、ピックアップ（５）によって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力するピッチ情報処理機能と、
前記ピックアップ（５）によって得られる前記楽音信号を入力してそれに基づいた歪信号を生成する歪信号生成機能と、
前記ピッチ検出成否情報がピッチの検出を正とする情報である場合には、前記発振器（３０）が生成した発振信号を出力する一方、
前記ピッチ検出成否情報がピッチの検出を否とする情報である場合には、前記歪信号生成手段により生成される、前記弦操作により得られる楽音信号を加工した前記歪信号を出力する出力制御機能と、がコンピュータに実現される。
【００２３】
そして、ピッチ情報処理機能は、電子ギター（１１０）に設けられたピックアップ（５）によって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力する。そして、出力制御機能は、ピッチ検出成否情報がピッチの検出を「正」とする情報である場合には、ピッチに応じた発振信号を生成する発振器（３０）が生成した発振信号を出力する一方、ピッチ検出成否情報がピッチの検出を「否」とする情報である場合には、楽音信号を入力してこれに基づいた歪信号を生成する歪信号生成機能が生成した歪信号を出力する。
【００２４】
したがって、電子ギター（１１０）の演奏者が和音を弾いて入力し、その楽音信号からピッチを検出できない場合であっても、歪波形が出力される。この歪波形は、ピッチ不検出時にその出力が不安定となる発振器（３０）が発振する信号ではない、つまり、ギターシンセサイザを構成する発振器由来の信号ではなく、演奏者の演奏由来の信号である。よって、和音が入力されピッチ検出に失敗した場合であっても、その回避を演奏者の違和感が無いようにして行うことが可能になる。
【００２５】
このようなプログラムをＲＯＭ等の記録媒体に記録しておき、この記録したプログラムをＣＰＵやＤＳＰ等のプロセッサ等が読み取って実行していくことによって、ピッチ情報処理機能等の各機能を実現することが可能である。
【発明の効果】
【００２６】
本発明によれば、和音が入力されピッチ検出に失敗した場合であっても、その回避を演奏者の違和感が無いようにして行うことが可能になる楽音信号処理装置やプログラムを実現できるという効果が得られる。
【図面の簡単な説明】
【００２７】
【図１】楽音信号処理装置１００の構成図である。
【図２】電子弦楽器１１０（電子ギター）の構成の模式的な説明図である。
【図３】楽音信号処理装置１００のハードウエア構成図である。
【図４】ピッチ情報処理回路４０のピッチ検出動作の模式的説明図である。
【図５】歪信号生成回路３５の動作の模式的説明図である。
【図６】楽音信号処理装置２００の構成図である。
【図７】楽音信号処理装置２１０の構成図である。
【発明を実施するための形態】
【００２８】
以下、本発明を実施形態について図面を参照しつつ説明する。図１は本発明の第１実施形態の楽音信号処理１００の構成図、図３はそのハードウエア構成図である。なお、第２実施形態にあってもハードウエア構成に相違はない。
【００２９】
（第１実施形態）
（構成）
図１に示すように、楽音信号処理１００は、電子ギター（電気ギター、エレキギター）の本体部であるボディに設けられたピックアップ５で拾われた楽音信号を入力してアナログデジタル変換するＡ／Ｄ変換器１０と、各種の信号処理回路と、この信号処理回路の出力結果をフィルタリングするフィルター回路５０と、このフィルタリング結果をデジタルアナログ変換するＤ／Ａ変換器２０と、このデジタルアナログ変換されたアナログ信号を放音するためのスピーカ（ＳＰ）６０と、を有して構成される。フィルター回路５０としては通常、信号の平滑化を図るためにローパス型が採用されるがバンドパス型でもハイパス型でも良い。
【００３０】
上記信号処理回路として、ピッチ情報処理回路４０、発振器３０、歪信号生成回路３５および出力制御回路がある。出力制御回路は、１対の乗算器４２、４４と、ＮＯＴ回路４６と、１対の乗算器４２、４４の出力結果を加算する加算器４８と、を有して構成され、加算器４８の出力はフィルター回路５０に入力される。
【００３１】
ピックアップ５は、演奏者の弦操作によって発生した弦振動の電気信号である弦振動信号を取り込むセンサであり電子ギターのボディに設けられる。電子ギターの簡単な構造については後述する。また、ピッチ情報処理回路４０は、ピックアップ５によって得られる楽音信号（電子ギターの演奏音）からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力する。装置規模の小型化のため、ピッチ検出成否情報は１ビットの情報である。具体的には、ピッチが検出された場合、つまりピッチ検出成否情報が「正」の場合には「１」であり、一方、ピッチが検出されなかった場合、つまりピッチ検出成否情報が「否」の場合には「０」である。
【００３２】
図４はピッチ検出動作の模式的な説明図である。図４（ａ）に示すように、横軸を時間軸ｔとして、一波長の時間軸上での長さが等しい波でなる信号Ａが入力されたとすると、ピッチ情報処理回路４０は、一周期毎に周期を検出していき、注目する周期Ｔ１と次の周期Ｔ２とを検出・比較し、周期の長さが「Ｔ１≒Ｔ２」であるならば「ピッチ検出ＯＫ」として、ピッチ検出成否情報として「正：１」を出力する。一方、図４（ｂ）に示すように、一波長の時間軸上での長さが不規則な波でなる山谷の繰り返しでなる信号Ｂが入力されたとすると、ピッチ情報処理回路４０は、一周期毎に周期を検出していき、注目する周期Ｔ１と次の周期Ｔ２とを検出・比較し、周期の長さが「Ｔ１≠Ｔ２」であるので、「ピッチ検出ＮＧ」として、ピッチ検出成否情報「否：０」を出力する。このようにして、注目する信号の周期と次の周期とを検出・比較して、ピッチ検出、不検出の判定を行う。
【００３３】
歪信号生成回路３５は、ピックアップ５によって得られＡ／Ｄ変換器１０によってアナログデジタル変換された、電子ギターの楽音信号を入力し、これに基づいた歪信号（歪波形）を生成する。図５は歪信号の生成の動作の説明図であり、横軸の「t」は時間軸を示す。図５（ａ）に示すサイン波状の入力信号Ａは、増幅率が相当大きく設定された増幅器によって増幅されて、増幅波形Ｂとなる。次に、この増幅波形Ｂの上下がクリッピングされて歪信号Ｃが生成される。つまり、入力信号Ａを増幅して増幅信号Ｂを得て、これをクリッピングして歪波形Ｃとしており、この増幅率は相当大きな値に設定している。
【００３４】
発振器３０は、ピッチ情報処理回路４０によって検出されたピッチに応じた発振信号を生成する。ピッチ情報処理回路４０は、ピックアップ５が拾った電子ギターの楽音信号からピッチを検出し、検出したピッチに基づいて発振器３０を駆動する構成であるので、ピックアップ５、ピッチ情報処理回路４０、発振器３０はギターシンセサイザを構成している。
【００３５】
出力制御回路は、１ビットのピッチ検出成否情報がピッチの検出を「否」とする情報（「０」）である場合にその係数を零「０」とする乗算器４２と、この１ビットのピッチ検出成否情報を反転させるＮＯＴ回路４６と、このＮＯＴ回路４６の出力が、ピッチ成否情報を「否」とする情報とする場合その係数を零「０」とする乗算器４４と、乗算器４２の出力と乗算器４４の出力との加算を行う加算器４８と、を含んで成る。乗算器４２および乗算器４４は、自身に与えられる係数信号が「０」の場合にはその係数を「０」とすると共に、自身に与えられる係数信号が「１」の場合にはその係数を「１」とする。乗算器４２、乗算器４４は、自身の係数が「１」である場合には通常の乗算動作を行う反面、自身の係数が「０」である場合には入力信号を無効とする。なお、通常時の係数は「１」とは限らない。
【００３６】
そして、ピッチ検出成情報が「１」の場合には、乗算器４２の係数信号が「１」となり、乗算器４２の動作が通常動作になり、発振器３０からの発振信号が出力される。この時、ＮＯＴ回路４６の出力は「０」となり、乗算器４４によって、歪信号生成回路３５の出力に「０」が乗じられるので、歪信号生成回路３５からの歪信号出力が無効とされる。
【００３７】
一方、ピッチ検出成否情報が「０」の場合には、ＮＯＴ回路４６の出力は「１」となり、乗算器４４の動作が通常動作になり、歪信号生成回路３５からの歪信号が出力される。この時、乗算器４２の係数は「０」となって、発振器３０からの発振信号に「０」が乗じられるので、発振器３０からの発振信号が無効とされる。このようにして、出力制御回路は、ピッチ検出成否情報がピッチの検出を「正」とする情報である場合には、発振器３０が生成した発振信号を出力する一方、ピッチ検出成否情報がピッチの検出を「否」とする情報である場合には、歪信号生成回路３５が生成した歪信号を出力するように構成されている。
【００３８】
したがって、一対の乗算器４２、４４と１個のＮＯＴ回路４６と加算器４８との簡素なデジタル回路で、１ビットのピッチ検出成否情報の内容に応じて、発振器３０と歪信号生成回路３５との出力変更制御が可能になっている。
【００３９】
（ハードウエア構成）
図３は楽音信号処理装置１００のハードウエアの構成図である。ハードウエアは、ピックアップ５と、ＣＰＵ１２０と、ＲＯＭ１３０と、ＲＡＭ１３５と、Ａ／Ｄ変換器１０と、Ｄ／Ａ変換器２０と、発振器３０と、歪信号生成回路３５と、を有し構成され、各構成要素は、バス１４５を介して相互に所要の情報を通信可能に構成されている。ＣＰＵ１２０は、動作プログラムやデータ等を記録した記録媒体であるＲＯＭ１３０からプログラムを読み取ってこれを実行する。これにより装置の諸機能が実現される。この際、ＲＡＭ１３５には、ＣＰＵ１２０が動作プログラムを実行する演算過程での一時記憶領域等が形成される。  
【００４０】
入力される楽音信号に基づいて歪信号を生成する歪信号生成回路３５、発振信号を出力する発振器３０はハードウエアとして構成しても良いが、ＤＳＰ、ＣＰＵ等のプロセッサがソフトウエアによる信号処理を行うことによっても実現可能である。つまり、図１の各回路は、ＣＰＵ、ＤＳＰ等のプロセッサがＲＯＭ１３０に記録されたプログラムを実行することによっても実現可能である。
【００４１】
（電子ギターの構成）
図２は電子弦楽器の一例としての電子ギター１１０の本体部近傍の模式的な構成図である。電子ギター１１０は、本体部であるボディ３と、これに繋がりその延在方向にフレットが設けられるネック６と、不図示のヘッドとを有して構成される。図２では説明の容易化のため破断線Ａで電子ギター１１０を切断した状態の構成を模式的に示す。ボディ３の中央下部にはブリッジ４が設けられ、このブリッジ４には６本の弦Ｇの一端側が固定されており、弦Ｇの他端側は上記のヘッドに固定されて、弦Ｇは張設されている。ブリッジ４のネック６側には、例えばマグネットタイプのピックアップ５が設けられていて、弦Ｇの弦操作による弦振動を電気信号として拾って、図１に示した楽音信号処理装置１００に入力するように構成されている。
【００４２】
ボディ３の図面下には、演奏信号を出力するための出力端子７、トーンを変更するためのトーン調整ボタン８、音量調整するためのボリーム９が設けられている。そして、この実施形態にあっては、ピックアップ５からの信号を入力して信号処理するための楽音信号処理装置１００が、ボディ３の裏側に装着されている。なお、ボディ３の形状、ピックアップ５の種類や形状、楽音信号処理装置１００の取り付け位置等は適宜変更しうる。また、楽音信号処理装置１００の信号を出力するモニタ端子等も適宜設定しうる。かくして、弦操作による弦の振動に応じた弦振動信号がピックアップ５から入力され、この入力された電子ギター音が信号処理される。
【００４３】
（動作）
次に、楽音信号処理装置１００の動作について説明する。電子ギター１１０の本体であるボディ３の表面に設けられたピックアップ５によって拾われた弦振動信号は楽音信号として入力されてＡ／Ｄ変換器１０によってアナログデジタル変換される。このアナログデジタル変換された楽音信号は、ピッチ情報処理回路４０と歪信号生成回路３５とに入力される。
【００４４】
ピッチ情報処理回路４０においては、入力されたデジタルの楽音信号に基づいて、先に説明したようにしてピッチの検出を試みる。この結果、ピッチ検出された場合には、検出されたピッチの情報をピッチデータとして発振器３０に送信すると共に、ピッチ検出成否情報としてピッチ検出できたこと（ＯＫ）を示す１ビットの情報である「１」を出力する。一方、複数所定回数トライしてもピッチが固定値にならない場合にはピッチデータは安定しないものとなる。この時、ピッチ情報処理回路４０は、ピッチ検出成否情報としてピッチ検出できないこと（ＮＧ）を示す１ビットの情報である「０」を出力する。
【００４５】
ピッチ検出成否情報が「１」の場合には、ＮＯＴ回路４６の出力は「０」となり、乗算器４４は、係数信号「０」が与えられるのでその係数は「０」となって、歪信号生成回路３５からの歪信号には「０」が乗算されてその出力は無効とされる。一方、ピッチ検出成否情報が「０」の場合には、乗算器４２は、係数信号「０」が与えられるのでその係数は「０」となって、発振器３０からの発振信号には「０」が乗算されてその出力は無効とされる。かくして、ピッチ検出成否情報がピッチの検出を「正」とする情報（この例では「１」）である場合には、発振器３０が生成した発振信号を出力する一方、ピッチ検出成否情報がピッチの検出を「否」とする情報（この例では「０」）である場合には、歪信号生成回路３５が生成した歪信号を出力する。
【００４６】
以上に説明してきたように、第１実施形態によれば、ピッチ情報処理回路４０は、電子ギター１１０に設けられたピックアップ５によって得られる楽音信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力する。そして、出力制御回路は、ピッチ検出成否情報がピッチの検出を「正」とする場合には、ピッチに応じた発振信号を生成する発振器３０が生成した発振信号を出力する一方、ピッチ検出成否情報がピッチの検出を「否」とする場合には、楽音信号を入力してこれに基づいた歪信号を生成する歪信号生成回路３５が生成した歪信号を出力する。
【００４７】
したがって、電子ギターの演奏者が和音を弾いて入力し、その楽音信号からピッチを検出できない場合であっても、歪信号生成回路３５が生成した歪信号が出力されるが、この歪信号は、ピッチ不検出時にその出力が不安定となる発振器３０が発振する信号ではない。この歪信号は、ギターシンセサイザを構成する発振器３０由来の信号ではなく、入力信号由来の波形である。つまり、この入力信号由来の信号が出力されることになり、和音が入力されピッチ検出に失敗した場合にであっても、その回避を演奏者の違和感が無いようにして行うことが可能になる。もちろん、このピッチデータの発振器３０への供給を急に停止すると違和感がある。
【００４８】
（第２実施形態）
（構成）
図６は本発明の第２実施形態である楽音信号処理装置２００の構成図である。この実施形態は、和音時であることの検出精度を高める点に特徴がある。この楽音信号処理装置２００は、ピックアップ１１で得られる楽音信号を第１の入力信号（入力１）と第２の入力信号（入力２）とに分けて入力する構成としている。例えば、ピックアップ１１をピエゾ式として、１番目〜３番目の弦から得られる信号（第１の入力信号）をＡ／Ｄ変換器１０の入力とすると共に、４番目〜６番目の弦から得られる信号（第２の入力信号）をＡ／Ｄ変換器１５の入力とする。
【００４９】
また、楽音信号処理装置２００は、第１の入力信号と第２の入力信号とを加算した加算信号を出力する加算器１２と、加算信号からピッチ検出を行うと共に、ピッチ検出の成否を示すピッチ検出成否情報を出力するピッチ情報処理回路４０と、加算信号を入力しこれに基づいた歪み波形信号を生成する歪信号生成回路３５と、ピッチ情報処理回路４０によって検出されたピッチに応じた発振信号を生成する発振器３０と、発振器３０が生成した発振信号を出力するか、または、歪信号生成回路３５が生成した歪信号を出力する出力制御回路と、この回路の出力を入力してフィルタリングするフィルター回路５０と、このフィリタリング結果をデジタルアナログ変換するＤ／Ａ変換器２０と、このアナログ化された信号を放音するためのスピーカ（ＳＰ）６０と、を有している。
【００５０】
更に、楽音信号処理装置２００は、Ａ／Ｄ変換器１０の出力を入力しエンベロープ（ＥＮＶ１信号）を検出出力するエンベロープ検出回路７０（第１のエンベロープ検出部）と、このエンベロープ検出回路７０の出力結果が第１の閾値を超えている場合に「１」（第１の所定値）を出力するＥＮＶ１信号処理回路８０（第１の信号処理部）と、Ａ／Ｄ変換器１５の出力信号を入力しエンベロープ（ＥＮＶ２信号）を検出出力するエンベロープ検出回路７５（第２のエンベロープ検出部）と、このエンベロープ検出回路７５の出力結果が第２の閾値を超えている場合に「１」（第２の所定値）を出力するＥＮＶ２信号処理回路８５（第２の信号処理部）と、を有している。ここで、入力１と入力２で入力レベルに差がある場合には、第１の閾値、第２の閾値を個別に設定しておけばよい。
【００５１】
更にまた、ＥＮＶ１信号処理回路８０の出力およびＥＮＶ１信号処理回路８５の出力を入力として論理積をとるＡＮＤ回路９０と、このＡＮＤ回路９０の出力の反転を出力するＮＯＴ回路９２と、を有している。そして、ＡＮＤ回路９４は、ピッチ検出成否情報とＮＯＴ回路９２の出力とを入力としてこれらの論理積をとって出力する。ＥＮＶ１信号処理回路８０やＥＮＶ１信号処理回路８５の出力を１ビットの情報として回路規模を小型化することができる。
【００５２】
（動作）
次に、楽音信号処理装置２００の動作について説明する。電子ギター１１０の本体であるボディ３の表面に設けられたピックアップ１１によって拾われた弦振動信号は楽音信号として入力されて、Ａ／Ｄ変換器１０およびＡ／Ｄ変換器１５のそれぞれによって、アナログデジタル変換される。この構成例では、１番目乃至３番目の弦の操作による楽音信号は１乃至３番目の弦に対応するピックアップ部分から入力されＡ／Ｄ変換器１０によりデジタルアナログ変換されると共に、４番目乃至６番目の弦の操作による楽音信号は４乃至６番目の弦に対応するピックアップ部分から入力されＡ／Ｄ変換器１５によってデジタルアナログ変換される。
【００５３】
そして、Ａ／Ｄ変換器１０によってデジタル化された楽音信号はエンベロープ検出回路７０に入力され、また、Ａ／Ｄ変換器１５によってデジタル化された楽音信号はエンベロープ検出回路７５に入力される。また、Ａ／Ｄ変換器１０によってデジタル化された楽音信号と、Ａ／Ｄ変換器１５によってデジタル化された楽音信号は、加算器１２によって加算される。加算器１２の加算結果は、ピッチ情報処理回路４０と歪信号生成回路３５とに入力される。
【００５４】
ピッチ情報処理回路４０においては、入力されたデジタルの楽音信号に基づいて、先に説明したようにしてピッチの検出を試みる。この結果、ピッチ検出された場合には、検出されたピッチの情報をピッチデータとして発振器３０に送信すると共に、ピッチ検出成否情報としてピッチ検出できたこと（ＯＫ）を示す１ビットの情報である「１」を出力する。一方、複数所定回数トライしてもピッチが固定値にならない場合にはピッチデータは安定しないものとなる。この時、ピッチ情報処理回路４０は、ピッチ検出成否情報としてピッチ検出できないこと（ＮＧ）を示す１ビットの情報である「０」を出力する。
【００５５】
次に、ピッチ検出成否情報が「１」の場合には、ＮＯＴ回路４６の出力は「０」となり、乗算器４４は、係数信号「０」が与えられるのでその係数は「０」となって、歪信号生成回路３５からの歪信号には「０」が乗算されてその出力は無効とされる。一方、ピッチ検出成否情報が「０」の場合には、乗算器４２は、係数信号「０」が与えられるのでその係数は「０」となって、発振器３０からの発振信号には「０」が乗算されてその出力は無効とされる。かくして、ピッチ検出成否情報がピッチの検出を「正」とする情報（この例では「１」）である場合には、発振器３０が生成した発振信号を出力する一方、ピッチ検出成否情報がピッチの検出を「否」とする情報（この例では「０」）である場合には、歪信号生成回路３５が生成した歪信号を出力する。
【００５６】
また、エンベロープ検出回路７０およびエンベロープ検出回路７５はそれぞれ、入力信号のエンベロープを検出し、これをＥＮＶ１信号処理回路８０、ＥＮＶ２信号処理回路８５に出力する。次いで、ＥＮＶ１信号処理回路８０およびＥＮＶ２信号処理回路８５はそれぞれ、入力されたエンベロープ信号ＥＮＶ１信号、ＥＮＶ２信号が第１の閾値、第２の閾値を超えるか否かを判定する。そして、ＥＮＶ１信号処理回路８０およびＥＮＶ２信号処理回路８５は、入力信号ＥＮＶ１、ＥＮＶ２がそれぞれに対応する閾値を超えたと判定した場合には「１」をこれ以外の場合には「０」を出力する。ＡＮＤ回路９０は、ＥＮＶ１信号処理回路８０とＥＮＶ２信号処理回路８５の出力を入力として論理積をとり、その出力はＮＯＴ回路９２で反転される。つまり、入力１と入力２とが、それぞれ第１、第２の閾値を超えている場合にのみ、換言すれば、前述した第１の入力信号（入力１）と第２の入力信号（入力２）とが共に、弦が奏でられて鳴っているものである場合にのみ、ＮＯＴ回路９２が「０」となる。
【００５７】
そして、ＡＮＤ回路９４は、ピッチ検出成否情報とＮＯＴ回路９２との論理積をとりこれを出力する。つまり、ピッチ検出成否情報が「１」であったとしてもＮＯＴ回路９２の出力が「０」となってなければ、和音の入力に対応して歪信号生成回路３５からの歪信号が出力されるので、和音時であることの検出精度を高めることになる。
【００５８】
以上説明してきたように、第２実施形態によれば、ピッチ情報処理回路４０は、加算器１２によって第１の入力信号と第２の入力信号とを加算した加算信号からピッチ検出を行うと共にピッチ検出成否情報を出力する。また、第１のＥＮＶ１信号処理回路８０およびＥＮＶ２信号処理回路８５は、ピックアップで１１で得られる楽音信号を分けた第１の入力信号と第２の入力信号がそれぞれ第１、第２の閾値を超えている場合に「１」を出力し、ＡＮＤ回路９０はこの出力を受け、共に「１」である場合に「１」を出力する。そして、ＡＮＤ回路９４は、ピッチ検出成否情報がピッチの検出を「否」とする「０」である場合、または、ＡＮＤ回路９０を反転したＮＯＴ回路９２の出力が「０」を出力する場合、もしくはその双方が「０」の場合には「０」となって、ＮＯＴ回路４６が「１」を出力するので、歪信号生成回路３５が生成した歪信号を出力する。
【００５９】
したがって、電子ギターの演奏者が和音を弾いたにもかかわらず、その楽音信号から、ピッチ情報処理回路４０がピッチの検出を「正」としてしまうような場合であっても、歪信号生成回路３５が生成した歪信号が出力される。ピッチ検出成否情報がピッチの検出を「否」としている場合、または、入力１と入力２とがそれぞれ第１、第２の閾値を超えている場合、もしくはその双方の場合、歪信号が出力されるので、より精度の高い和音検出による歪信号の出力が可能となる。
【００６０】
（変形例）
図６は第２実施形態の変形例の構成図である。異なる点は、図２に示す「ＥＮＶ１信号処理回路８０、ＥＮＶ２信号処理回路８５、ＡＮＤ回路９０、ＮＯＴ回路９２」の代わりに信号制御回路１５０を設けた点にある。この信号制御回路１５０は、ＥＮＶ１信号およびＥＮＶ２信号が共に「１」である場合に、「０」を出力する機能を有した構成とすれば、図６に示す「ＥＮＶ１信号処理回路８０、ＥＮＶ２信号処理回路８５、ＡＮＤ回路９０、ＮＯＴ回路９２」の一連の回路と同機能を有する。この信号制御回路１５０は、例えばカスタムＩＣ化したり、ＣＰＵ１２０が実行するプログラムを変更したりすることで実現し得る。このようにして、本実施形態の楽音信号１００、２００の一部を適宜一体化してハードウエアやソフトウエアによって実現することは可能である。
【００６１】
そして、以上述べてきたような楽音信号処理装置１００、２００の動作は、ＣＰＵ１２０がＲＯＭ１３０に記録された装置動作のためのプログラムを実行することによって実現することが可能である。また、以上の実施形態において様々な変形例が挙げられる。例えば、電子ギターの弦数が６弦以外となったり、歪信号生成時のクリッピング位置を変えたり、ピックアップの種類を変更したりする等が挙げられるが、本発明の範囲はここに記載したもののみではないことは言うまでもない。
【産業上の利用可能性】
【００６２】
以上説明してきたように、本発明の楽音信号処理装置は、音楽分野、特に電子ギターに適用することができる。
【符号の説明】
【００６３】
５  ピックアップ
１０  Ａ／Ｄ変換器
１１  ピックアップ
１２  加算器
１５  Ａ／Ｄ変換器
２０  Ｄ／Ａ変換器
３０  発振器
３５  歪信号生成回路
４２  乗算器
４４  乗算器
４６  ＮＯＴ回路
４８  加算器
５０  フィルター回路
７０  エンベロープ回路
７５  エンベロープ回路
８０  ＥＮＶ１信号処理回路
８５  ＥＮＶ２信号処理回路
９０  ＡＮＤ回路
９２  ＮＯＴ回路
９４  ＡＮＤ回路
１００  楽音信号処理装置
１１０  電子弦楽器（電子ギター）
１５０  信号処理回路
２００  楽音信号処理装置
２１０  楽音信号処理装置
【図１】
2019008333.tif 000003
【図２】
2019008333.tif 000004
【図３】
2019008333.tif 000005
【図４】
2019008333.tif 000006
【図５】
2019008333.tif 000007
【図６】
2019008333.tif 000008
【図７】
2019008333.tif 000009