(57)【要約】【課題】クロック端子でリセットをかけることを可能とした半導体チップを提供すること。【解決手段】外部からのリセット要求を受け付ける端子を常時備えない半導体チップにおいて、クロック信号を受信するクロック信号受信手段と、前記クロック信号のパルス幅をカウントし、前記カウント値が予め定められた条件を満たした場合にリセット要求信号を出力するパルス幅カウント手段と、前記リセット要求信号を受けた場合に、前記半導体チップをリセットするリセット手段とを有することを特徴とする。【選択図】図１
2019074822.tif 000002
【特許請求の範囲】
【請求項１】
外部からのリセット要求を受け付ける端子を常時備えない半導体チップにおいて、
クロック信号を受信するクロック信号受信手段と、
前記クロック信号のパルス幅をカウントし、前記カウント値が予め定められた条件を満たした場合にリセット要求信号を出力するパルス幅カウント手段と、
前記リセット要求信号を受けた場合に、前記半導体チップをリセットするリセット手段と、
を有することを特徴とする半導体チップ。
【請求項２】
前記パルス幅カウント手段は、前記クロック信号のＨＩＧＨの幅とＬＯＷの幅を１回以上カウントし、
前記ＨＩＧＨの幅と前記のＬＯＷの幅から得られる前記クロック信号の周波数が任意の閾値以下であり、かつ、前記ＨＩＧＨの幅と前記ＬＯＷの幅から得られる前記クロック信号のＤＵＴＹ比が任意の閾値であるＤＵＴＹ上限閾値以上である場合に前記リセット要求信号を出力することを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記パルス幅カウント手段は、前記クロック信号のＨＩＧＨの幅とＬＯＷの幅を１回以上カウントし、
前記ＨＩＧＨの幅と前記のＬＯＷの幅から得られる前記クロック信号の周波数が任意の閾値以下であり、かつ、前記ＨＩＧＨの幅と前記ＬＯＷの幅から得られる前記クロック信号のＤＵＴＹ比が任意の閾値であるＤＵＴＹ下限閾値以下である場合に前記リセット要求信号を出力することを特徴とする請求項１に記載の半導体チップ。
【請求項４】
前記パルス幅カウント手段は、前記ＤＵＴＹ比が前記ＤＵＴＹ上限閾値以上もしくは前記ＤＵＴＹ下限閾値以下であることを所定回数以上連続で検出した場合に前記リセット要求信号を出力することを特徴とする請求項２又は請求項３に記載の半導体チップ。
【請求項５】
チップセレクト端子をさらに備え、
前記パルス幅カウント手段は、前記チップセレクト端子がＥｎａｂｌｅを示す時のみ動作することを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに関する。
【背景技術】
【０００２】
近年、半導体チップはそのサイズを縮小するため、同一の外部端子に複数の役割を持たせている。特許文献１では、動作モード設定用の端子に入力される信号レベルの変化回数をカウント、デコードすることで、マイクロコンピュータの動作モードを少ない端子数で設定する方式が開示されている。
【０００３】
また、例えばシリアルフラッシュＲＯＭ等の半導体チップでは、読み出しパフォーマンス向上のために、パワーオンリセットが解除された直後にはリセットとして使用する端子を動作中に、データ端子に機能を切り替えて使用するものが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−９９１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の特許文献１に開示された従来技術では、レベルの変化回数をカウントするため、クロック端子に適用することができない。これは、動作クロックか否かを判断できないためである。シリアルフラッシュＲＯＭでは、リセット端子がデータ端子として使われるため、リセットをかけることができない。
【０００６】
そこで、本発明の目的は、クロック端子でリセットをかけることを可能とした半導チップを提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明に係る半導体チップは、
外部からのリセット要求を受け付ける端子を常時備えない半導体チップにおいて、クロック信号を受信するクロック信号受信手段と、前記クロック信号のパルス幅をカウントし、前記カウント値が予め定められた条件を満たした場合にリセット要求信号を出力するパルス幅カウント手段と、前記リセット要求信号を受けた場合に、前記半導体チップをリセットするリセット手段とを有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、外部からのリセット要求を受け付ける端子を別途設けることなく、リセットをかけることが可能な半導体チップを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施例１における半導体チップ
【図２】実施例１におけるクロックの波形
【図３】実施例１におけるパルス幅カウント部の動作フロー
【発明を実施するための形態】
【００１０】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
【実施例１】
【００１１】
以下、図１〜図３を用いて第１の実施形態について説明する。
【００１２】
実施形態の半導体チップの構成の一部を図１に示す。
【００１３】
図１において、半導体チップ１００は、クロック１０１、チップセレクト信号（不図示）を外部入力とし、クロック信号受信部１１１、パルス幅カウント部１１２、リセット部１１３、発信回路１１４を有する。半導体チップ１００は、例えば、シリアルフラッシュＲＯＭ等である。
【００１４】
クロック信号受信部１１１は半導体チップ１００のＩＯバッファであり、半導体チップ１００の外部よりクロック１０１を受け付ける。パルス幅カウント部１１２はクロック信号受信部１１１で受け付けたクロックのＨｉｇｈの幅とＬｏｗの幅を測定し、所定の条件に合致するのかを判断する。チップセレクト信号（不図示）がＥｎａｂｌｅの期間の時のみパルス幅カウント部１１２を動作させることで、半導体チップ１００を複数並列に接続した際に、所望の半導体チップ１００を選択することが可能である。動作フローの詳細については後述する。パルス幅カウント部１１２はカウント値を保持するメモリ部（不図示）を有する。発信回路１１４はパルス幅カウント部１１２のカウント用のクロックを生成する。発信回路１１４は、例えば、リングオシレータで構成される。リセット部１１３は、パルス幅カウント部１１２が所定の条件を満たした場合に半導体チップ１００をリセットする。
【００１５】
図２は半導体チップ１００の受け付けるクロック１０１の一例である。
【００１６】
図２において、２０１はクロック信号１０１のＨｉｇｈ幅、２０２はクロック信号１０１のＬｏｗ幅である。また、２１１は半導体チップ１００の入力信号であるチップセレクト信号（図１では不図示）のＤｉｓａｂｌｅの期間、２１２はＥｎａｂｌｅの期間である。パルス幅カウント部１１２は、Ｈｉｇｈ幅２０１、Ｌｏｗ幅２０２を複数サイクル分カウントする。
【００１７】
図３はパルス幅カウント部１１２の動作フローである。
【００１８】
Ｓ３００では、半導体チップ１００の入力信号であるチップセレクト信号（図１では不図示）がＥｎａｂｌｅ２１２を示しているか否かを判断する。ＹＥＳの場合はＳ３０１へ処理を進め、ＮＯの場合は図３のフローを終了する。
【００１９】
Ｓ３０１では、クロック１０１のＨｉｇｈ幅２０１、Ｌｏｗ幅２０２の測定をする。測定は、発信回路１１４で生成するクロックを用い測定する。Ｓ３０２では、Ｓ３０１で測定した結果を用いクロック１０１の周波数を算出し、それが所定の周波数以下かを判断する。周波数は１／（Ｈｉｇｈ幅２０１＋Ｌｏｗ幅２０２）で算出できる。ここで所定の周波数とは、半導体チップ１００で通常使用されない程の低周波数を想定している。例えば、半導体チップ１００がシリアルフラッシュＲＯＭである場合、ＲＥＡＤ等の処理にはＭＨｚオーダーの周波数を使用するため、所定の周波数は１ＭＨｚとし、それ以下の周波数が入力された場合にＹＥＳと処理する。ＹＥＳの場合はＳ３０３へ処理を進め、ＮＯの場合は図３のフローを終了する。
【００２０】
Ｓ３０３では、Ｓ３０１で測定した結果を用いクロック１０１のＤＵＴＹ比を算出し、それが所定のＤＵＴＹ比以下かを判断する。ＤＵＴＹ比はＬｏｗ幅２０２／Ｈｉｇｈ幅２０１で算出できる。ここで所定のＤＵＴＹ比とは、半導体チップ１００で通常使用されないＤＵＴＹ比を想定している。例えば、半導体チップ１００がシリアルフラッシュＲＯＭである場合、ＲＥＡＤ等の処理にはＤＵＴＹ比が約５０％のクロックを使用するため、所定のＤＵＴＹ比を１０％とし、それ以下のＤＵＴＹ比が入力された場合にＹＥＳと処理する。Ｓ３０３では所定のＤＵＴＹ比以下か否かを判断しているが、所定のＤＵＴＹ比以上か否かで判断しても良い。例えば所定のＤＵＴＹ比を９０％とし、それ以上のＤＵＴＹ比のクロック１０１が入力された場合に、ＹＥＳと判断することができる。Ｓ３０３では、ＹＥＳの場合はＳ３０４へ処理を進め、ＮＯの場合は図３のフローを終了させる。
【００２１】
図３の動作フローでは、Ｓ３００〜Ｓ３０３の処理でクロック１０１の１サイクル分しか測定しないが、複数サイクル測定しても良い。その場合、Ｓ３００〜Ｓ３０３の処理を複数回実行する処理を行う。Ｓ３０３の条件判定が複数サイクルで連続してＹＥＳとなった場合だけＳ３０４の処理を行うことで、クロック１０１のノイズ等による誤動作を防止することができる。Ｓ３０４では、半導体チップ１００をリセットする。
【００２２】
図３で示した動作フローにより、実動作用のクロックか、リセット要求のクロックかを判断することができ、半導体チップ１００がリセット端子を常時備えない場合においても半導体チップ１００をリセットすることが可能となる。
【００２３】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００２４】
１００  半導体チップ、１０１  クロック、１１１  クロック信号受信部、
１１２  パルス幅カウント部、１１３  リセット部、１１４  発信回路
【図１】
2019074822.tif 000003
【図２】
2019074822.tif 000004
【図３】
2019074822.tif 000005