(57)【要約】【課題】半導体装置の閾電圧Ｖｔｈを精度よく制御すると共に、閾電圧Ｖｔｈのばらつきを低減する。【解決手段】半導体装置１０は、電極１１と、中間膜１２と、絶縁膜１３と、半導体１４とを備える。電極１１は、金属から構成される。絶縁膜１３は、電極１１と半導体１４との間に設けられ、絶縁性の遷移金属酸化物から構成される。中間膜１２は、電極１１と絶縁膜１３との間に設けられる。また、中間膜１２の伝導帯の下端は、電極１１を構成する金属のフェルミレベルよりも低い。【選択図】図８
2019079907.tif 000002
【特許請求の範囲】
【請求項１】
金属からなる第１の電極と、
第１の半導体と、
前記第１の電極と前記第１の半導体との間に設けられ、絶縁性の遷移金属酸化物からなる第１の絶縁膜と、
前記第１の電極と前記第１の絶縁膜との間に設けられた中間膜と
を備え、
前記中間膜の伝導帯の下端は、前記第１の電極を構成する金属のフェルミレベルよりも低いことを特徴とする半導体装置。
【請求項２】
前記中間膜の厚さは１ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜を構成する遷移金属酸化物は、
酸化ハフニウム（ＨｆＯ２）、ジルコニア（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化セシウム（ＣｅＯ２）、酸化ランタン（Ｌａ２Ｏ３）、酸化ガドリウム（Ｇｄ２０３）、五酸化タンタル（Ｔａ２Ｏ５）、五酸化ニオブ（Ｎｂ２Ｏ５）、または、これら複合酸化物、Ｓｉｌｉｃａｔｅ、もしくは積層膜であり、
前記中間膜は、
五酸化バナジウム（Ｖ２Ｏ５）または酸化モリブデン（ＭｏＯ３）の少なくともいずれかを含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
ゲートスタック構造として、第２の電極、第２の絶縁膜、および第２の半導体を有するｎ型ＭＯＳトランジスタと、
ゲートスタック構造として、請求項１から３のいずれか一項に記載の半導体装置を含むｐ型ＭＯＳトランジスタと
を備えることを特徴とするＣＭＯＳトランジスタ。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の種々の側面および実施形態は、半導体装置およびＣＭＯＳトランジスタに関する。
【背景技術】
【０００２】
半導体素子であるトランジスタの典型的なゲート電極材料のひとつである窒化チタン（ＴｉＮ）の仕事関数は、結晶面方位に対する依存性を持ち、（１１０）面と（１１１）面には０．２ｅＶの差がある。微細な半導体回路で利用される３次元トランジスタのＦｉｎＦＥＴのシリコン（Ｓｉ）チャネル上をＴｉＮゲート電極で被覆した場合、金属結晶粒ごとに仕事関数が異なることによりＳｉチャネル上の電位の局所的なゆらぎが発生する。これは、半導体素子間の特性（例えば閾電圧Ｖｔｈの値）にばらつきが生じる原因となる。
【０００３】
これを解決するために、ゲート電極をアモルファス金属により形成することが検討されている。ゲート電極に適用可能なアモルファス金属の代表的な材料には、窒化タンタルシリコン（ＴａＳｉＮ）が知られている。アモルファス金属をゲート電極に利用することによって仕事関数の結晶面方位に起因した閾電圧Ｖｔｈのばらつきが低減される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】T.  Matsukawa,  et  al  ”Influence  of  work  function  variation  in  a  metal  gate  on  fluctuation  of  current-onset  voltage  for  undoped-channel  FinFETs”  Extended  Abstracts  of  the  2013  International  Conference  on  Solid  State  Devices  and  Materials,  Fukuoka,  2013,  pp740-741
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、トランジスタの閾電圧Ｖｔｈは、短チャネル効果（ＳＣＥ：Short  Channel  Effect）、ＤＩＢＬ（Drain  Induced  Barrier  Lowering）、Body  Effectなどの複数の要因の影響を受ける。しかし、ゲート電極に用いられる材料の仕事関数は、閾電圧Ｖｔｈを決める主たる要因である。例えば図１に示されるように、微細化されるトランジスタのゲート電極に必要な仕事関数の値は、ｐ型トランジスタでは４．９〜５．１ｅＶ、ｎ型トランジスタでは４．３〜４．５ｅＶと見積ることができる。電極の仕事関数のばらつきは、そのままトランジスタの閾電圧Ｖｔｈのばらつきに反映される。
【０００６】
閾電圧Ｖｔｈのばらつきが素子特性に与える影響は大きく、特性の影響が無視できるばらつきの程度は、例えば図２に示されるように、１０ｍＶ程度である。トランジスタの製造プロセスにおいて閾電圧Ｖｔｈは、従来、不純物イオン注入により調整されてきた。しかし、近年のトランジスタの微細化により、ドーピングした不純物濃度の統計的なばらつきが顕在化し、それ自身が閾電圧Ｖｔｈのばらつきの原因となってきた。そのため、トランジスタのチャネルやボディへの不純物ドーピングは避けられる傾向にある。このため、高出力、低出力、または入出力など各種の用途向けに設計された閾電圧Ｖｔｈとなるトランジスタを作り込むためには、ゲート電極において異なる仕事関数を選ぶ必要がある。
【０００７】
しかし、特にｐ型トランジスタに必要な高い仕事関数の金属材料（例えばＰｔなど）は一般に加工性が悪いという問題がある。また、例えば図３および図４に示されるように、複数の金属を融合させることにより仕事関数の値を変えることも可能であるが、合金の仕事関数の値は加成性がないため、複数の金属の融合により仕事関数の値を設計値通りの値にすることは困難である。従って、半導体の微細化の進行につれ、回路形成に必要な様々な閾電圧Ｖｔｈを有するトランジスタを準備することは困難になりつつある。
【課題を解決するための手段】
【０００８】
本発明の一側面は、半導体装置であって、電極と、半導体と、絶縁膜と、中間膜とを備える。電極は、金属から構成される。絶縁膜は、電極と半導体との間に設けられ、絶縁性の遷移金属酸化物から構成される。中間膜は、電極と絶縁膜との間に設けられる。また、中間膜の伝導帯の下端は、電極を構成する金属のフェルミレベルよりも低い。
【発明の効果】
【０００９】
本発明の種々の側面および実施形態によれば、半導体装置の閾電圧Ｖｔｈのばらつきを低減することができると共に、閾電圧Ｖｔｈを精度よく制御することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、各世代のHigh  Performanceロジックトランジスタに必要なゲート電極の仕事関数の一例を示す図である。
【図２】図２は、閾電圧Ｖｔｈのばらつきがトランジスタ特性に与える影響の一例を示す図である。
【図３】図３は、各金属材料の仕事関数を説明する図である。
【図４】図４は、２元合金系による仕事関数の値の調整結果の一例を示す図である。
【図５】図５は、量子井戸による擬似的な金属電極形成の一例を示す概念図である。
【図６】図６は、ＭＩＭ構造およびＩＭＩ構造の量子井戸の一例を示す模式図である。
【図７】図７は、ＭＩＭ構造における量子井戸材料の候補の一例を示す図である。
【図８】図８は、本実施形態における半導体装置の一例を示す図である。
【図９】図９は、半導体装置の他の例を示す図である。
【図１０】図１０は、絶縁体の量子井戸径による仕事関数の調整の一例を示す図である。
【図１１】図１１は、絶縁体の量子井戸径とフェルミレベルとの関係の一例を示す図である。
【図１２】図１２は、金属電極の材料と量子井戸径による仕事関数の変調の一例を示す図である。
【図１３】図１３は、電極としてＴｉＮ、中間膜としてＶ２Ｏ５、絶縁膜としてＨｆＯ２を用いた場合の中間膜の膜厚に対する量子井戸構造の仕事関数の変化の一例を示す図である。
【図１４】図１４は、電極としてＴｉＮ、中間膜としてＶ２Ｏ５、絶縁膜としてＨｆＯ２を用いた場合の中間膜の膜厚に対する半導体装置の閾電圧Ｖｔｈの変化の一例を示す図である。
【図１５】図１５は、リーク電流の実験結果の一例を示す図である。
【発明を実施するための形態】
【００１１】
例えば、開示する半導体装置は、１つの実施形態において、第１の電極と、第１の半導体と、第１の絶縁膜と、中間膜とを備える。第１の電極は、金属から構成される。第１の絶縁膜は、第１の電極と第１の半導体との間に設けられ、絶縁性の遷移金属酸化物から構成される。中間膜は、第１の電極と第１の絶縁膜との間に設けられる。また、中間膜の伝導帯の下端は、第１の電極を構成する金属のフェルミレベルよりも低い。
【００１２】
また、開示する半導体装置の１つの実施形態において、中間膜の厚さは１ｎｍ以下であってもよい。
【００１３】
また、開示する半導体装置の１つの実施形態において、第１の絶縁膜を構成する遷移金属酸化物は、酸化ハフニウム（ＨｆＯ２）、ジルコニア（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化セシウム（ＣｅＯ２）、酸化ランタン（Ｌａ２Ｏ３）、酸化ガドリウム（Ｇｄ２Ｏ３）、五酸化タンタル（Ｔａ２Ｏ５）、五酸化ニオブ（Ｎｂ２Ｏ５）、または、これら複合酸化物、Ｓｉｌｉｃａｔｅ、もしくは積層膜であってもよい。また、中間膜は、五酸化バナジウム（Ｖ２Ｏ５）または酸化モリブデン（ＭｏＯ３）の少なくともいずれかを含んでもよい。
【００１４】
また、開示するＣＭＯＳトランジスタは、１つの実施形態において、ゲートスタック構造として、第２の電極、第２の絶縁膜、および第２の半導体を有するｎ型ＭＯＳトランジスタと、ゲートスタック構造として、上記した半導体装置を含むｐ型ＭＯＳトランジスタとを備えてもよい。
【００１５】
以下に、開示する半導体装置およびＣＭＯＳトランジスタの実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により、開示される半導体装置およびＣＭＯＳトランジスタが限定されるものではない。
【００１６】
［量子井戸構造］
図５は、量子井戸による擬似的な金属電極形成の一例を示す概念図である。量子井戸構造の中には、量子井戸の寸法に依存する量子化されたサブバンド構造が形成される。また、量子井戸構造のフェルミエネルギーは、電子占有されたサブバンドの上端のエネルギーにより決定される。
【００１７】
通常、量子井戸は、例えば図５に示されるように、井戸部の金属を絶縁体で囲んだＩＭＩ（Insulator  Metal  Insulator）構造として形成される。しかし、金属の仕事関数よりも大きな電子親和力を持つ絶縁体であれば、例えば図６に示されるように、ＭＩＭ（Metal  Insulator  Metal）構造により、自発的に電子が井戸に蓄積される擬似金属構造を形成することができる。図６は、ＭＩＭ構造およびＩＭＩ構造の量子井戸の一例を示す模式図である。図６（ａ）は、ＭＩＭ構造の量子井戸の一例を示す模式図であり、図６（ｂ）は、ＩＭＩ構造の量子井戸の一例を示す模式図である。
【００１８】
半導体素子の電極材料として多用される金属材料は、例えば４．５ｅＶ前後の仕事関数を持つものが多い。しかし、ＭｏＯ３およびＶ２Ｏ５などは、例えば図７に示されるように、６．５ｅＶ前後の極めて大きな電子親和力を示す絶縁体である。図７は、ＭＩＭ構造における量子井戸材料の候補の一例を示す図である。
【００１９】
ＭｏＯ３またはＶ２Ｏ５の薄膜と、ＴｉＮなどの金属電極とを組み合わせることにより、隣接する金属電極が電子供給源となり、絶縁膜の量子井戸中のサブバンドは熱平衡状態において自然に電子占有される。そして、ＭＩＭ構造の量子井戸を有する擬似金属電極が形成される。また、擬似金属電極として機能する量子井戸構造は、電子供給源となる金属電極が片側のみにあるＭＩＩ（Metal  Insulator  Insulator）構造によっても実現できる。ＭＩＩ構造の擬似金属電極は、ＭｏＯ３やＶ２Ｏ５などの材料よりも電子親和力が小さな絶縁材料と金属電極とでＭｏＯ３、Ｖ２Ｏ５などを挟んだ積層構造とすることにより形成できる。
【００２０】
［半導体装置１０の構造］
図８は、本実施形態における半導体装置１０の一例を示す図である。図８（ａ）は、本実施形態における半導体装置１０の構造の一例を示す。また、図８（ｂ）は、本実施形態における半導体装置１０の電極１１、中間膜１２、および絶縁膜１３における仕事関数の関係の一例を示す。本実施形態における半導体装置１０は、例えば図８に示されるように、電極１１、中間膜１２、絶縁膜１３、および半導体１４を備える。本実施形態における半導体装置１０は、ＭＩＳ（Metal  Insulator  Semiconductor）構造である。
【００２１】
電極１１は、例えばＴｉＮや窒化タンタル（ＴａＮ）などの金属から構成される。半導体１４は、例えばＳｉなどから構成される。絶縁膜１３は、電極１１と半導体１４との間に設けられ、絶縁性の遷移金属酸化物から構成される。中間膜１２は、電極１１と絶縁膜１３との間に設けられる。また、例えば図８（ｂ）に示されるように、中間膜１２の伝導帯の下端は、真空電位Ｖacから６．５ｅＶの位置にあり、電極１１を構成する金属（例えばＴｉＮやＴａＮ）のフェルミレベル（図８（ｂ）の例では真空電位Ｖacから４．５ｅＶの位置）よりも低い。
【００２２】
本実施形態において、絶縁膜１３は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＣｅＯ２、Ｌａ２Ｏ３、Ｇｄ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、または、これら複合酸化物、Ｓｉｌｉｃａｔｅ、もしくは積層膜である。また、中間膜１２は、Ｖ２Ｏ５またはＭｏＯ３の少なくともいずれかを含む。
【００２３】
量子井戸構造は、図８（ａ）に示された薄膜の積層構造によるもののほか、例えば図９に示されるように、粒状のＭｏＯ３やＶ２Ｏ５などの中間膜１２が電極１１に埋め込まれた２次元量子井戸構造であってもよい。図９は、半導体装置の他の例を示す図である。
【００２４】
また、擬似金属電極の仕事関数は中間膜１２に隣接する電極１１の仕事関数、および、中間膜１２の膜厚または量子井戸の径により変調することができる。図１０は、絶縁体の量子井戸径による仕事関数の調整の一例を示す図である。図１１は、絶縁体の量子井戸径とフェルミレベルとの関係の一例を示す図である。
【００２５】
例えば図１０（ａ）〜（ｃ）に示されるように、絶縁体の量子井戸を小径化すると、サブバンドのエネルギーが上がり、フェルミ準位も上がる（仕事関数は小さくなる）。また、絶縁体の量子井戸を小径化する過程で、擬フェルミ準位を決めている上位のサブバンドは、順々に下位のバンドに遷移してゆき、最終的には基底状態まで落ちる。即ち、量子井戸の深さは、隣接する金属電極とＭｏＯ３やＶ２Ｏ５等の絶縁体との電子親和力の差により決まり、金属電極の量子井戸の上端にあるサブバンドまでが、隣接する金属電極からの電子注入により電子に占有される。そして、そのエネルギーは、ＭｏＯ３やＶ２Ｏ５等の絶縁体の膜厚もしくは量子井戸径により変えることができる。
【００２６】
また、バンドの遷移に伴う不連続なフェルミエネルギーＥfの変化に起因して、量子井戸の擬フェルミ準位は、例えば図１１に示されるように、量子井戸の径に対して振動的に変化する。これは、膜厚もしくは量子井戸径に依存して電子に占有されるサブバンド状態が遷移するためである。サブバンド状態の遷移により仕事関数の値も不連続に変化する。
【００２７】
量子井戸構造により変調可能な仕事関数の範囲は、組み合わせる金属電極の材料と量子井戸の寸法および密度に依存する。図１２は、金属電極の材料と量子井戸径による仕事関数の変調の一例を示す図である。図１２（ａ）は、絶縁体（Ｖ２Ｏ５）の量子井戸径が４±０．２ｎｍの場合の仕事関数の変調を示しており、図１２（ｂ）は、絶縁体（Ｖ２Ｏ５）の量子井戸径が２±０．２ｎｍの場合の仕事関数の変調を示しており、図１２（ｃ）は、絶縁体（Ｖ２Ｏ５）の量子井戸径が１±０．２ｎｍの場合の仕事関数の変調を示している。例えば図１２から明らかなように、仕事関数値が小さいｎ型金属（例えばイットリウム（Ｙ））と組み合わせることで広い範囲の仕事関数を得ることができる。
【００２８】
また、例えば図１３に示されるように、中間膜１２の膜厚に依存して中間膜１２の仕事関数は振動的に変化する。図１３は、電極１１としてＴｉＮ、中間膜１２としてＶ２Ｏ５、絶縁膜１３としてＨｆＯ２を用いた場合の中間膜１２の膜厚に対する量子井戸構造の仕事関数の変化の一例を示す図である。仕事関数の変調範囲は、量子井戸／ｑＤｏｔによるメタマテリアル構造と比較して狭い。
【００２９】
また、中間膜１２の膜厚が１ｎｍ以下の範囲では、サブバンド中の電子が全て基底状態に落ちるため、電極の材料による違いはなく、中間膜１２の膜厚のみで仕事関数を制御することができる。即ち、量子井戸の寸法を１ｎｍ以下で形成することにより、量子井戸中のサブバンドは、基底状態のみとなるため、仕事関数のばらつきの原因となる量子井戸の寸法の変動により生じるサブバンド状態の遷移を避けることができる。
【００３０】
また、例えば図１３に示されるように、中間膜１２の膜厚が１ｎｍ以下の範囲では、膜厚の変化に対して、仕事関数が５〜６ｅＶの広範囲で単調に変化する。そのため、中間膜１２の膜厚が１ｎｍより厚い範囲に比べて、中間膜１２の膜厚の制御による仕事関数の制御範囲（ダイナミックレンジ）を大きくすることができる。また、中間膜１２の膜厚が１ｎｍ以下の範囲では、膜厚の変化に対して、仕事関数の振動的な変化が見られない。従って、中間膜１２の膜厚の制御により、半導体装置１０の仕事関数を精度よく制御することが可能となる。
【００３１】
また、例えば図１４に示されるように、中間膜１２の膜厚を１ｎｍ以下とすることにより、半導体装置１０の閾電圧Ｖｔｈのばらつきも抑えることができる。図１４は、電極１１としてＴｉＮ、中間膜１２としてＶ２Ｏ５、絶縁膜１３としてＨｆＯ２を用いた場合の中間膜１２の膜厚に対する半導体装置１０の閾電圧Ｖｔｈの変化の一例を示す図である。
【００３２】
また、例えばＡＬＤ（Atomic  Layer  Deposition）法により、Ｖ２Ｏ５等の中間膜１２を成膜することにより、中間膜１２の膜厚を精度よく制御することができる。これにより、成膜された実際の中間膜１２の膜厚と、中間膜１２の膜厚の設計目標値との差を小さくすることができる。
【００３３】
このように、本実施形態では、Ｖ２Ｏ５等の中間膜１２の膜厚のみを制御することにより半導体装置１０の仕事関数を制御することができる。そして、ＡＬＤ法等により中間膜１２の膜厚を設計目標値に近い値となるように精度よく制御することができるため、仕事関数を設計目標値に近い値になるように制御することができる。その結果、半導体装置１０の閾電圧Ｖｔｈを設計目標値に近い値になるように制御することができる。
【００３４】
ここで、ＭＩＳ型トランジスタの閾電圧Ｖｔｈが低いと、トランジスタのＯＮ電流が増加し、トランジスタの動作速度が向上する。しかし、一方で、トランジスタがＯＦＦしたときのソース／ドレイン間のリーク電流が増加する。
【００３５】
また、ＭＩＳ型のトランジスタの閾電圧Ｖｔｈが高いと、トランジスタがＯＦＦしたときのソース／ドレイン間のリーク電流が減少するが、トランジスタのＯＮ電流も減少し、トランジスタの動作速度が低下する。
【００３６】
このように、トランジスタの用途は、代表的には、「高速・高消費電力」と「低速・低消費電力」の２タイプがある。そのため、トランジスタの用途に応じて、閾電圧Ｖｔｈを最適化する必要がある。
【００３７】
本実施形態では、例えば図８に示されたゲートスタック構造（電極１１、中間膜１２、絶縁膜１３、および半導体１４）を採用し、中間膜１２の膜厚を調整することにより、半導体装置１０の閾電圧Ｖｔｈを最適化することができる。
【００３８】
［リーク電流］
次に、中間膜１２の膜厚とリーク電流について実験を行った。図１５は、リーク電流の実験結果の一例を示す図である。図１５に示された実験では、図８に示された半導体装置１０において、半導体１４に代えて、電極１１が設けられたサンプルを用いた。また、実験では、電極１１の材料としてＴｉＮを用い、中間膜１２の材料としてＶ２Ｏ５またはＷＯ３を用い、絶縁膜１３の材料としてＺｒＯ２を用いた。また、実験では、中間膜１２が１〜１．５ｎｍの膜厚のＶ２Ｏ５で形成されたサンプル１と、中間膜１２が１ｎｍ以下の膜厚のＶ２Ｏ５で形成されたサンプル２と、中間膜１２が１〜１．５ｎｍの膜厚のＷＯ３で形成されたサンプル３と、中間膜１２が１ｎｍ以下の膜厚のＷＯ３で形成されたサンプル４と、中間膜１２が設けられていないサンプル５とを用いた。いずれのサンプルにおいても、絶縁膜１３の膜厚は６ｎｍである。
【００３９】
例えば図１５に示されるように、サンプル２および４は、他のサンプルよりもリーク電流が５０％以上低い。サンプル２および４は、いずれも１ｎｍ以下の膜厚の中間膜１２を有するサンプルである。従って、中間膜１２の膜厚を１ｎｍ以下にすることにより、半導体装置１０のリーク電流を低減することができる。
【００４０】
ここで、例えば図８（ａ）に示された構造の半導体装置１０において、電極１１と絶縁膜１３の間に、伝導帯の下端が、電極１１を構成する金属のフェルミレベルより低い中間膜１２を介在させることにより、電極１１と絶縁膜１３の間に量子井戸が形成され、中間膜１２を含む電極１１の見かけ上の仕事関数が増加する。そして、仕事関数が増加すると、例えば図２に示されたように、ＯＦＦ時の半導体装置１０のリーク電流が減少する。従って、中間膜１２の膜厚を１ｎｍ以下にすることにより、半導体装置１０のリーク電流が低減される。
【００４１】
なお、図８に示された構造の半導体装置１０において、電極１１がＴｉＮにより形成される場合、ＴｉＮの成膜には、ＴｉＣｌ４ガスおよびＮＨ３ガスが原料ガスとして用いられることが多い。例えば、中間膜１２が設けられていない場合、遷移金属酸化物により形成された絶縁膜１３は、腐食性および還元性の雰囲気に晒されることになる。そのため、絶縁膜１３にダメージが生じ、絶縁性能が劣化する場合がある。これに対し、本実施形態では、絶縁膜１３上に中間膜１２が積層された後に、中間膜１２の上に電極１１が積層される。絶縁膜１３は、中間膜１２により腐食性および還元性の雰囲気から保護される。これにより、絶縁膜１３の特性劣化を抑制することもできる。
【００４２】
［その他］
例えば、上記した実施形態における半導体装置１０の構造が、ＣＭＯＳトランジスタにおけるｐ型ＭＯＳトランジスタのゲートスタック構造に適用されてもよい。具体的には、ｐ型の半導体により構成された半導体１４を含む半導体装置１０をゲートスタック構造として有するｐ型ＭＯＳトランジスタと、通常の金属電極、絶縁膜、およびｎ型半導体をゲート構造として有するｎ型ＭＯＳトランジスタとにより、ＣＭＯＳトランジスタが構成されてもよい。
【００４３】
また、上記した実施形態では、ＭＩＳ構造の半導体装置１０において、電極１１と絶縁膜１３との間に中間膜１２が設けられたが、開示の技術はこれに限られない。例えば、図６に例示されたＭＩＭ構造において、金属電極と絶縁体との間に中間膜１２が設けられてもよい。
【符号の説明】
【００４４】
１０  半導体装置
１１  電極
１２  中間膜
１３  絶縁膜
１４  半導体 
【図１】
2019079907.tif 000003
【図２】
2019079907.tif 000004
【図３】
2019079907.tif 000005
【図４】
2019079907.tif 000006
【図５】
2019079907.tif 000007
【図６】
2019079907.tif 000008
【図７】
2019079907.tif 000009
【図８】
2019079907.tif 000010
【図９】
2019079907.tif 000011
【図１０】
2019079907.tif 000012
【図１１】
2019079907.tif 000013
【図１２】
2019079907.tif 000014
【図１３】
2019079907.tif 000015
【図１４】
2019079907.tif 000016
【図１５】
2019079907.tif 000017