(57)【要約】【課題】出力信号に非所望の電位上昇が起こりにくい転送回路を提供する。【解決手段】転送回路２００は、入力回路１１０、リセット回路１２０、出力回路１３０、出力安定化回路２４０から構成され、クロック信号に同期して、入力端ＩＮにて入力信号を取得して保持し、保持された入力信号を出力信号として出力端ＯＵＴから出力する転送回路１００において、出力安定化回路２４０は、入力端ＩＮおよび出力端ＯＵＴのうちのいずれか一方または両方に接続され、前記入力信号および前記出力信号の少なくとも一方の極性を反転した反転信号を出力端から出力する反転回路１４１と、反転回路１４１の出力端が制御信号端に接続され、第１の主信号端が出力安定化回路２４０の電源である第１の電源Ｖｓｓ１に接続され、第２の主信号端が転送回路２００の前記出力端に接続されている第１のトランジスタＴ８と、を含む。【選択図】図９
2019121411.tif 000002
【特許請求の範囲】
【請求項１】
入力回路、リセット回路、出力回路、出力安定化回路から構成され、クロック信号に同期して、入力端にて入力信号を取得して保持し、保持された入力信号を出力信号として出力端から出力する転送回路において、
前記出力安定化回路は、
前記転送回路の前記入力端および前記出力端のうちのいずれか一方または両方に接続され、前記入力信号および前記出力信号の少なくとも一方の極性を反転した反転信号を出力端から出力する反転回路と、
前記反転回路の前記出力端が制御信号端に接続され、第１の主信号端が前記出力安定化回路の電源である第１の電源に接続され、第２の主信号端が前記転送回路の前記出力端に接続されている第１のトランジスタと、を含む、
転送回路。
【請求項２】
前記反転回路は、
第１の主信号端が第２の電源に接続され、第２の主信号端が前記反転回路の前記出力端に接続されている第２のトランジスタと、
第１の主信号端が前記反転回路の前記出力端に接続され、第２の主信号端が第３の電源に接続されている第３のトランジスタと、
第１の主信号端が前記第３のトランジスタの制御信号端に接続され、第２の主信号端が第４の電源に接続されている第４のトランジスタと、
一端が前記第３のトランジスタの前記制御信号端に接続され、他端が前記転送回路の前記出力端に接続されている第１の容量から形成される、
請求項１に記載の転送回路。
【請求項３】
前記反転回路は、
第１の主信号端が第２の電源に接続され、第２の主信号端が前記反転回路の前記出力端に接続されている第２のトランジスタと、
第１の主信号端のうちの一端が前記反転回路の前記出力端に接続され、第２の主信号端が第３の電源に接続されている第３のトランジスタと、
第１の主信号端が前記第３のトランジスタの制御信号端に接続され、第２の主信号端が第４の電源に接続されている第４のトランジスタと、
一端が前記第３のトランジスタの前記制御信号端に接続され、他端が前記転送回路の前記入力端に接続されている第１の容量から形成される、
請求項１に記載の転送回路。
【請求項４】
前記反転回路は、
第１の主信号端が第２の電源に接続され、第２の主信号端が前記反転回路の前記出力端に接続されている第２のトランジスタと、
第１の主信号端が前記反転回路の前記出力端に接続され、第２の主信号端が第３の電源に接続されている第３のトランジスタと、
第１の主信号端が前記第３のトランジスタのゲートに接続され、第２の主信号端が第４の電源に接続されている第４のトランジスタと、
一端が前記第３のトランジスタの制御信号端に接続され、他端が前記転送回路の前記出力端に接続されている第１の容量と、
一端が前記転送回路の前記入力端に接続され、他端が前記反転回路の前記出力端に接続された第２の容量から形成される、
請求項１に記載の転送回路。
【請求項５】
前記第２の電源の電位は前記転送回路から出力される低電位側の電位よりも高く、前記第３の電源の電位は前記低電位側の電位以下であり、かつ前記第４の電源の電位は前記第３の電源の電位以下である、
請求項２から４のいずれか１項に記載の転送回路。
【請求項６】
前記反転回路の前記出力端と固定電源との間に容量が形成されている、
請求項２から４のいずれか１項に記載の転送回路。
【請求項７】
前記第３のトランジスタの制御信号端子と固定電源との間に容量が形成されている、
請求項２から４のいずれか１項に記載の転送回路。
【請求項８】
前記第２のトランジスタの制御信号端および前記第４のトランジスタの制御信号端に入力される制御信号は、前記転送回路の出力が高電位側にあるときに低電位であり、前記転送回路の出力が低電位側にあるときに少なくとも１回は高電位となる、
請求項２に記載の転送回路。
【請求項９】
前記第２のトランジスタの制御信号端および前記第４のトランジスタの制御信号端に入力される制御信号は、前記転送回路の出力および入力が高電位側にあるときに低電位であり、前記転送回路の出力および入力が低電位側にあるときに少なくとも１回は高電位となる、
請求項３に記載の転送回路。
【請求項１０】
前記第２のトランジスタの制御信号端および前記第４のトランジスタの制御信号端に入力される制御信号は、前記転送回路の出力が高電位側にあるときに低電位であり、前記転送回路の入力が高電位側にあるときに高電位から低電位に変化し、前記転送回路の出力が低電位側にあるときに少なくとも１回は高電位となる、
請求項４に記載の転送回路。
【請求項１１】
前記第２のトランジスタの制御信号端および前記第４のトランジスタの制御信号端に入力される制御信号は同一の信号である、
請求項８から１０のいずれか１項に記載の転送回路。
【請求項１２】
前記第２のトランジスタの制御信号端および前記第４のトランジスタの制御信号端に入力される前記同一の信号は、前記転送回路の前記入力回路および前記リセット回路のうちの少なくとも一方に入力される制御信号と同一である、
請求項１１に記載の転送回路。
【請求項１３】
請求項１から１２のいずれか１項に記載の転送回路を複数段接続してなるシフトレジスタ。
【請求項１４】
請求項１３に記載のシフトレジスタと、
前記シフトレジスタの各段の出力信号を処理するバッファ回路と、
を備えるゲートドライバ。
【請求項１５】
請求項１４に記載のゲートドライバを搭載した表示パネル。
【請求項１６】
請求項１４に記載のゲートドライバを搭載したフレキシブル基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、転送回路、シフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板に関する。
【背景技術】
【０００２】
従来、複数の画素回路をマトリクス状に配置してなる表示装置が広く実用化されている。そのような表示装置では、複数の画素回路を、行ごとに異なるタイミングの制御信号を用いて、行順次に駆動することによって、映像を表示している。行ごとの制御信号は、例えば、シフトレジスタを用いて生成される。特許文献１には、そのようなシフトレジスタの各段の転送回路として利用することができるレジスタ回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−４５４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されるレジスタ回路では、本来なら低電位側にあるべき出力信号の電位が、わずかながら上昇する場合がある。そのため、当該レジスタ回路を複数接続してなるシフトレジスタでは、制御信号の転送を繰り返すうちに電位の上昇が積み重なり、誤動作が発生する懸念がある。
【０００５】
そこで、本発明は、出力信号に非所望の電位上昇が起こりにくい転送回路、およびそのような転送回路を用いたシフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の１つの態様に係る転送回路は、入力回路、リセット回路、出力回路、出力安定化回路から構成され、クロック信号に同期して、入力端にて入力信号を取得して保持し、保持された入力信号を出力信号として出力端から出力する転送回路において、前記出力安定化回路は、前記転送回路の前記入力端および前記出力端のうちのいずれか一方または両方に接続され、前記入力信号および前記出力信号の少なくとも一方の極性を反転した反転信号を出力端から出力する反転回路と、前記反転回路の前記出力端が制御信号端に接続され、第１の主信号端が前記出力安定化回路の電源である第１の電源に接続され、第２の主信号端が前記転送回路の前記出力端に接続されている第１のトランジスタと、を含む。
【発明の効果】
【０００７】
このような構成によれば、反転信号は、転送回路の入力信号および出力信号の少なくとも一方が低電位側にあるときに高電位側の電位となって第１のトランジスタをオン状態にする。これにより、転送回路の出力が低電位側にあるべきときに、転送回路の出力端は第１の電源に接続されるので、転送回路の出力の電位の上昇が抑制される。
【０００８】
このような転送回路を複数接続してなるシフトレジスタでは、制御信号の転送を繰り返しても電位の上昇が積み重なりにくくなり、誤動作の発生が防止される。
【図面の簡単な説明】
【０００９】
【図１】一般的な表示装置の要部の構成の一例を示す機能ブロック図
【図２】従来例に係る画素回路の構成の一例を示す回路図
【図３】表示装置の動作の一例を示すタイミングチャート
【図４】スキャナ回路の概略構成の一例を示す機能ブロック図
【図５】従来例に係る転送回路の構成の一例を示す回路図
【図６】従来例に係る転送回路の動作の一例を示すタイミングチャート
【図７Ａ】従来例に係る転送回路の動作状態の一例を示す回路図
【図７Ｂ】従来例に係る転送回路の動作状態の一例を示す回路図
【図７Ｃ】従来例に係る転送回路の動作状態の一例を示す回路図
【図７Ｄ】従来例に係る転送回路の動作状態の一例を示す回路図
【図７Ｅ】従来例に係る転送回路の動作状態の一例を示す回路図
【図７Ｆ】従来例に係る転送回路の動作状態の一例を示す回路図
【図８Ａ】従来例に係る転送回路の課題を説明するタイミングチャート
【図８Ｂ】従来例に係る転送回路の課題を説明するタイミングチャート
【図９】実施の形態１に係る転送回路の構成の一例を示す回路図
【図１０】実施の形態１に係る転送回路の動作の一例を示すタイミングチャート
【図１１Ａ】実施の形態１の変形例１に係る転送回路の構成の一例を示す回路図
【図１１Ｂ】実施の形態１の変形例２に係る転送回路の構成の一例を示す回路図
【図１１Ｃ】実施の形態１の変形例３に係る転送回路の構成の一例を示す回路図
【図１１Ｄ】実施の形態１の変形例４に係る転送回路の構成の一例を示す回路図
【図１２Ａ】実施の形態１に係る転送回路の動作状態の一例を示す回路図
【図１２Ｂ】実施の形態１に係る転送回路の動作状態の一例を示す回路図
【図１２Ｃ】実施の形態１に係る転送回路の動作状態の一例を示す回路図
【図１２Ｄ】実施の形態１に係る転送回路の動作状態の一例を示す回路図
【図１３Ａ】実施の形態２に係る転送回路の構成の一例を示す回路図
【図１３Ｂ】実施の形態２に係るクリア信号の一例を示すタイミングチャート
【図１３Ｃ】実施の形態２に係る転送回路の動作の一例を示すタイミングチャート
【図１４Ａ】実施の形態２に係る転送回路の構成の他の一例を示す回路図
【図１４Ｂ】実施の形態２に係るクリア信号の他の一例を示すタイミングチャート
【図１４Ｃ】実施の形態２に係る転送回路の動作の他の一例を示すタイミングチャート
【図１５】実施の形態１に係る転送回路の動作の一例を示すタイミングチャート
【発明を実施するための形態】
【００１０】
（本発明の基礎となった知見）
本発明の実施の形態について説明する前に、従来例に係るレジスタ回路の動作、および、本発明者によって見出された誤動作の可能性について説明する。
【００１１】
図１は、一般的な表示装置の要部の構成の一例を示す機能ブロック図である。図１に示されるように、表示装置１の要部は、複数の画素回路１０、ライトスキャナ２１、行電源スキャナ２２、水平セレクタ２３、走査信号線３１、３２、およびデータ信号線３３で構成されている。
【００１２】
複数の画素回路１０は、マトリクス状に配置されている。当該マトリクスの各行には同じ行に配置される複数の画素回路１０に共通に接続される走査信号線３１、３２が設けられ、当該マトリクスの各列には同じ列に配置される複数の画素回路１０に共通に接続されるデータ信号線３３が設けられる。
【００１３】
ライトスキャナ２１および行電源スキャナ２２は、走査信号線３１、３２を介して、画素回路１０に、行ごとのタイミングで画素回路１０の動作を制御するための書込み信号および行電源をそれぞれ供給する。
【００１４】
水平セレクタ２３は、データ信号線３３を介して、画素回路１０に、輝度に対応するデータ信号を供給する。
【００１５】
図２は、従来例に係る画素回路の構成の一例を示す回路図であり、アクティブマトリクス型有機ＥＬ表示装置における画素回路の例を示している。
【００１６】
有機ＥＬ素子は電流発光素子のため、有機ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。図２の画素回路では、スイッチングトランジスタＴｓを介して保持容量Ｃｓに保持したデータ電圧に応じた量の電流を、駆動トランジスタＴｄからＥＬ素子へ供給している。
【００１７】
図３は、表示装置１の動作の一例を示すタイミングチャートであり、隣接する２行に位置する画素回路１０に供給される書込み信号、行電源、およびデータ信号の時間波形の一例を示している。図３において符号の末尾に付与されているかっこ書きの数字は、対応する行番号を意味している。
【００１８】
画素回路１０は、図３に示される波形の書込み信号および行電源を供給されることにより、先行するフレームの発光終了後、４水平同期（Ｈ）期間をかけて、閾値補正準備、閾値補正、書込みおよび移動度補正を行い、後続のフレームの発光を開始する。なお、画素回路１０の構成および動作の詳細は、本発明の要部ではないため、周知の技術を適宜用いるものとして説明を省略する。
【００１９】
ライトスキャナ２１および行電源スキャナ２２が、行ごとにずれたタイミングで書込み信号および行電源を供給することで、画素回路１０での発光、閾値補正準備、閾値補正、書込みおよび移動度補正動作は、行ごとに異なるタイミング（例えば、１水平同期時間ずつずれたタイミング）で実行される。
【００２０】
ライトスキャナ２１および行電源スキャナ２２は、ドライバＩＣに設けられてもよく、コストの削減のために表示パネルに内蔵されてもよい。ライトスキャナ２１や行電源スキャナ２２のように、同じ波形の複数の信号を、ずれたタイミングで出力するスキャナ回路は、例えば、シフトレジスタを用いて構成することができる。
【００２１】
図４は、スキャナ回路２０の概略構成の一例を示す機能ブロック図であり、ライトスキャナ２１および行電源スキャナ２２のいずれにも適用され得る汎用的な回路構成の一部を示している。スキャナ回路２０は、複数の転送回路１００を連ねて構成されるシフトレジスタ７００と、転送回路１００の出力に応じて出力信号線９００を駆動する複数のバッファ回路８００とで構成される。転送回路１００、バッファ回路８００、および出力信号線９００は、表示装置１の行に対応して設けられる。シフトレジスタ７００は、一例として、アクティブな期間が重複しない３相のクロック信号ＣＫ１、ＣＫ２、ＣＫ３に従って動作する３相駆動のシフトレジスタである。
【００２２】
周辺駆動回路や画素回路において、一般には低コスト化のためにＬＴＰＳ（低温ポリシリコン）−ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）よりもプロセスが簡略化されているａＳｉ（アモルファスシリコン）―ＴＦＴや酸化物ＴＦＴを用いることが多い。しかしながらａＳｉ―ＴＦＴや酸化物ＴＦＴはＬＴＰＳ―ＴＦＴと異なり、回路を構成するトランジスタの極性がＮｃｈトランジスタのみしか存在しないために駆動回路が複雑になってしまう。
【００２３】
近年、作成の容易さに加え低リーク、高移動度といった特性から酸化物ＴＦＴが着目されている。しかし酸化物ＴＦＴは前述のようにＮｃｈトランジスタのみしか存在しないことに加え、一般に閾値電圧が負（デプレッション型）であるため、周辺駆動回路においてＴＦＴの閾値電圧が負であっても誤動作を起こさないようにする必要がある。
【００２４】
シフトレジスタ７００の各段の転送回路１００には、例えば、特許文献１のレジスタ回路を利用することができる。
【００２５】
図５は、転送回路１００の構成の一例を示す回路図であり、特許文献１の図１３に挙げられているレジスタ回路を示している。図中の符号は適宜変更されている。以下の説明では、簡潔のため、信号と、信号を入出力するための端子とを、同一の符号で参照する。
【００２６】
転送回路１００は、入力回路１１０、リセット回路１２０、出力回路１３０、および出力安定化回路１４０で構成されている。転送回路１００は、制御信号ＷＲ、ＥＮ、ＣＬＲに同期して、入力信号ＩＮを取得し、保持し、出力信号ＯＵＴとして出力する。
【００２７】
複数の転送回路１００は、３段おきに異なる組み合わせのクロック信号ＣＫ１、ＣＫ２、ＣＫ３を、制御信号ＷＲ、ＥＮ、ＣＬＲとして動作し、入力端Ｄ０に与えられた信号を転送する。制御信号ＷＲ、ＥＮ、ＣＬＲの振幅が異なる場合、図４のクロック信号ＣＫ１、ＣＫ２、ＣＫ３の組を、振幅が異なる制御信号ごとに設けてもよい。
【００２８】
図６は、転送回路１００の動作の一例を示すタイミングチャートである。
【００２９】
図７Ａ〜図７Ｆは、図６のタイミングチャートの要所における転送回路１００の動作状態の一例を示す回路図である。図７Ａ〜図７Ｆでは、オン状態にあるトランジスタを実線で示し、オフ状態にあるトランジスタを点線で示している。また、電位の伝達を破線の矢印で示している。
【００３０】
期間Ｐ１において、入力信号ＩＮがＶｓｓ１（Ｌｏｗレベル）であり、制御信号ＣＬＲがＶｄｄ（Ｈｉｇｈレベル）であり、出力端ＯＵＴはトランジスタＴ２を介してＶｓｓ１（Ｌｏｗレベル）に接地される。また、トランジスタＴ１のゲートはトランジスタＴ４を介して電源電位Ｖｓｓ２となる。期間Ｐ１の動作を、クリアと呼ぶ（図７Ａ）。
【００３１】
期間Ｐ２において、制御信号ＣＬＲはＬｏｗレベルであり、入力信号ＩＮおよび制御信号ＷＲが、それぞれＬｏｗレベルからＨｉｇｈレベルに変化する。このとき、トランジスタＴ３のゲートは電源電位Ｖｄｄ−Ｖｔｈ５（Ｖｔｈ５はトランジスタＴ５の閾値電圧）になり、トランジスタＴ３はオン状態になる。トランジスタＴ７のゲートは入力端ＩＮに接続されているためトランジスタＴ７もオン状態になり、トランジスタＴ１のゲートは電源電位Ｖｓｓ２から増加する。また、出力端ＯＵＴはトランジスタＴ６を介して電源電位Ｖｓｓ１に保たれる。トランジスタＴ１のゲート電位が増加してトランジスタＴ１のゲート−ソース間電圧ＶｇｓがトランジスタＴ１の閾値よりも大きくなったとき、出力ＯＵＴはトランジスタＴ１によっても電源電位Ｖｓｓ１に接地されることとなる。容量Ｃ１によって、入力信号ＩＮの電位が保持される。期間Ｐ２の動作を、書込みと呼ぶ（図７Ｂ）。
【００３２】
期間Ｐ３において、入力信号ＩＮおよび制御信号ＷＲはＬｏｗレベルであり、制御信号ＥＮが電源電位Ｖｓｓ１から電源電位Ｖｄｄへ変化する。このとき、容量Ｃ１によってトランジスタＴ１のゲート−ソース間電圧Ｖｇｓはほぼ一定に保たれているため、トランジスタＴ１に電流が流れる。出力端ＯＵＴは電源電位Ｖｓｓ１（Ｌｏｗレベル）から徐々に増加し、一定時間経過後、電源電位Ｖｄｄ（Ｈｉｇｈレベル）へと変化し、次段の転送回路へ電源電位Ｖｄｄ（Ｈｉｇｈレベル）が転送されることとなる。期間Ｐ３の動作を、出力と呼ぶ（図７Ｃ）。
【００３３】
制御信号ＥＮが再び電源電位Ｖｓｓ１となり、トランジスタＴ１のゲートおよび出力端ＯＵＴの電位は低下する。期間Ｐ１〜Ｐ３でのクリア、書込み、出力の動作は、１回目の転送動作を構成している。
【００３４】
期間Ｐ４、Ｐ５において制御信号ＣＬＲがＬｏｗレベルからＨｉｇｈレベルへ変化し、制御信号ＣＬＲがオフした後、制御信号ＷＲがＬｏｗレベルからＨｉｇｈレベルへ変化する。これにより出力端ＯＵＴはトランジスタＴ６を介して電源電位Ｖｓｓ１に接地される。
【００３５】
このとき、トランジスタＴ３のゲート電圧はＶｓｓ１−Ｖｔｈ５という電位となる。ここで転送回路を構成するトランジスタの閾値電圧が負であれば貫通電流が流れ、Ｔ１のゲート電位は電源電位Ｖｓｓ２＋ΔＶという電圧となる（図７Ｅ）。
【００３６】
トランジスタＴ１のゲート−ソース電圧ＶｇｓがトランジスタＴ１の閾値電圧よりも小さければ、トランジスタＴ１はオフ状態となる。
【００３７】
制御信号ＷＲがＨｉｇｈレベルからＬｏｗレベルに変化した後、ＥＮをＬｏｗレベルからＨｉｇｈレベルへ変化させる（図７Ｆ）。このとき前述のようにトランジスタＴ１のゲートソース電圧ＶｇｓがＴ１の閾値電圧よりも小さければＴ１はオフ状態であるため、ＥＮの電位がＬｏｗレベルからＨｉｇｈレベルへ変化しても出力ＯＵＴはＶｓｓ１のままとなり、制御信号ＥＮの電位が次段の転送回路へ転送されることはない。
【００３８】
ここで出力端ＯＵＴの電位について考える。出力端ＯＵＴはトランジスタＴ２、Ｔ６によって一定周期でＶｓｓ１に接地されるが、制御信号ＥＮがＨｉｇｈレベルのときは接地されずフローティングとなる。このとき、トランジスタＴ１のリーク電流やバッファ回路８００および次段の転送回路からのリークによって、本来Ｌｏｗレベルにあるべき出力端ＯＵＴの電位が上昇することがある（図８Ａの期間Ｐ６）。その結果、電位が上昇した出力信号ＯＵＴが次段の転送回路の入力となり、電位の上昇が積み重なることで誤ったパルスが発生する懸念がある。
【００３９】
また、転送回路１００を構成するトランジスタの閾値電圧が負であり、ＥＮがＬｏｗレベルで且つ、制御信号ＷＲがＨｉｇｈレベルのとき、前述の通りトランジスタＴ１のゲート電位はＶｓｓ２＋ΔＶという値となるが、ΔＶが大きくなってしまうとトランジスタＴ１のゲートソース間電圧Ｖｇｓがその閾値電圧よりも大きくなってしまい、図８Ｂに示すように制御信号ＥＮがＨｉｇｈレベルに変化した際に、本来Ｌｏｗレベルにあるべき出力端ＯＵＴの電位が電源電位Ｖｓｓ１から上昇してしまう（図８Ｂの期間Ｐ６）。その結果、電位が上昇した出力信号ＯＵＴが次段の転送回路の入力となり、電位の上昇が積み重なることで誤ったパルスが発生する懸念がある。
【００４０】
そこで、本発明者らは、鋭意検討の結果、このような誤動作を抑制すべく、出力信号ＯＵＴに非所望の電位上昇が起こりにくい転送回路を提案する。
【００４１】
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照しながら説明する。
【００４２】
図９に示す転送回路２００は、図５に示す転送回路１００の出力安定化回路１４０に出力信号ＯＵＴを入力とした反転回路２５０、反転回路２５０の出力端がゲートに入力され、一端が出力安定化回路部の電源に接続され、他端が出力ＯＵＴに接続されているトランジスタＴ８を加えて新しく出力安定化回路２４０を形成する構成となっている。
【００４３】
反転回路２５０は、トランジスタＴ９、Ｔ１０、Ｔ１１、および容量Ｃ２から構成されており、トランジスタＴ９、Ｔ１１のゲートは制御線ＲＳＴに接続されている。また容量Ｃ２の一端は転送回路２００の出力端ＯＵＴに接続され、他端はトランジスタＴ１０のゲートおよびＴ１１の一端に接続されている。
【００４４】
トランジスタＴ９、Ｔ１０はそれぞれ電源Ｖｄｄ２とＶｓｓ３間に直列に接続されており、Ｔ９とＴ１０の接続点が反転回路の出力として前述のトランジスタＴ８のゲートに接続されている。トランジスタＴ１１は一端が電源Ｖｓｓ４に、他端がＴ１０と容量Ｃ２の接続点に接続される構成となっている。
【００４５】
ここで、トランジスタＴ８は第１のトランジスタの一例であり、トランジスタＴ９は第２のトランジスタの一例であり、トランジスタＴ１０は第３のトランジスタの一例であり、トランジスタＴ１１は第４のトランジスタの一例である。
【００４６】
図１０に、図９に示す転送回路２００の動作タイミングの一例を示す。トランジスタＴ９、Ｔ１１のゲートに入力される制御信号ＲＳＴは、転送回路２００の出力端ＯＵＴがＨｉｇｈレベルのときにＬｏｗレベル（図９ではＶｓｓ５）であることを特徴としている。
【００４７】
なお、上記電圧設定およびタイミング設定は一例であり、例えばトランジスタＴ９が接続されている電源Ｖｄｄ２がＶｄｄであっても動作上問題はない。
【００４８】
図１１Ａ〜図１１Ｄに、転送回路２００の変形例を示す。
【００４９】
図１１Ａに示す転送回路２０１は、出力安定化回路２４１の反転回路２５１に容量Ｃ３、Ｃ４を追加した構成となっている。追加した容量Ｃ３、Ｃ４の接続点の電位が安定するため、ノイズ等の影響を受けにくい構成となる。
【００５０】
図１１Ｂに示す転送回路２０２は、出力安定化回路２４２において、トランジスタＴ２、Ｔ６を削除した構成となっている。後述するように、反転回路２５０は出力端ＯＵＴがＬｏｗレベルにあるときにトランジスタＴ８によって出力端ＯＵＴをＶｓｓ１に接地する構成となっており、トランジスタＴ２およびＴ６はそれぞれ制御信号ＣＬＲ、制御信号ＷＲによって出力ＯＵＴをＶｓｓ１に接地する構成となっているため、トランジスタＴ２およびＴ６を削除しても動作上問題とはならない。
【００５１】
図１１Ｃに示す転送回路２０３は、反転回路２５３に入力される制御信号ＲＳＴに、転送回路２０３に入力される制御信号ＷＲを使用している。前述の通り制御信号ＲＳＴは転送回路の出力端ＯＵＴがＨｉｇｈレベルのときにＬｏｗレベルであることを特徴としているため、制御信号ＷＲを制御信号ＲＳＴに使用しても問題なく動作させることが可能となる。図１１Ｃでは制御信号ＲＳＴに制御信号ＷＲを使用しているが、制御信号ＣＬＲを使用してもよいし、図１１Ｄに示すように、制御信号ＷＲ、制御信号ＣＬＲを並列に用いる構造としてもよい。
【００５２】
次に、転送回路２００〜２０４の要部の動作の一例を、図１２Ａ〜図１２Ｄの回路図を参照して説明する。なお、図１２Ａ〜図１２Ｄに示される回路は、図１１Ｂに示す転送回路２０１における出力安定化回路２４２の変形例であり、トランジスタＴ８のゲートと固定電源間に容量Ｃ３が接続された構成となっている。以降、転送回路の動作自体は前述しているため説明を省略し、反転回路とトランジスタＴ８について動作説明を行う。
【００５３】
まず、図１０の期間Ｐ２において、入力信号ＩＮがＬｏｗレベルからＨｉｇｈレベルに変化しており、トランジスタＴ１のゲート電位は上昇している。このとき制御信号ＲＳＴはＨｉｇｈレベルにあるため、図１２Ａに示すように、トランジスタＴ９、Ｔ１１はオン状態になる。Ｔ１１がオン状態になることで、トランジスタＴ１０のゲートには電源電位Ｖｓｓ４が入力される。ここで、トランジスタＴ１０のゲート−ソース間電圧がトランジスタＴ１０の閾値電圧よりも小さくなるように電源電位Ｖｓｓ３、Ｖｓｓ４を設定することでトランジスタＴ１０はオフ状態になる。さらに、トランジスタＴ９がオン状態になることでトランジスタＴ８のゲートには電源電位Ｖｄｄ２が入力される。
【００５４】
電源電位Ｖｄｄ２が、制御信号ＲＳＴのＨｉｇｈレベルの電位とトランジスタＴ９の閾値電圧との和以下であれば、トランジスタＴ８のゲートには電源電位Ｖｄｄ２が入力され、当該和以上であれば、電源電位Ｖｄｄ２−Ｖｔｈ９（Ｖｔｈ９はトランジスタＴ９の閾値電圧）なる電位がトランジスタＴ８のゲートに入力される。いずれの場合もトランジスタＴ８はオン状態となるため、出力端ＯＵＴはトランジスタＴ８を介して電源電位Ｖｓｓ１に接地されることとなる。
【００５５】
図１０の期間Ｐ３において、制御信号ＲＳＴがＬｏｗレベルとなる。このとき、トランジスタＴ９、Ｔ１１はオフ状態となるが、図１２Ｂに示すように、出力安定化回路部の各ノードの電位は保持されることとなり、出力ＯＵＴはＶｓｓ１に接地される。
【００５６】
その後、図１２Ｃに示すように、出力端ＯＵＴがＨｉｇｈを出力する（図１０の期間Ｐ３）。このとき、出力端ＯＵＴの電位は電源電位Ｖｓｓ１から徐々に増加する。この電位の変化が容量Ｃ２を介してトランジスタＴ１０のゲートに入力される。トランジスタＴ１０のゲート−ソース間電圧ＶｇｓがＴ１０の閾値電圧よりも大きくなったとき、図１２Ｃに示すようにトランジスタＴ１０はオン状態となる。このときトランジスタＴ８のゲートには電源電位Ｖｓｓ３が入力され、トランジスタＴ８はオフし、出力端ＯＵＴの電位は電源電位Ｖｄｄまで上昇する。
【００５７】
一定時間経過後、制御信号ＥＮがＬｏｗレベルに変化し、出力信号ＯＵＴもＬｏｗレベル（Ｖｓｓ１）に変化する。この電位の変化は図１２Ｃ同様、容量Ｃ２を介してトランジスタＴ１０のゲートに入力され、図１２Ｄに示すように、トランジスタＴ１０は再びオフ状態となる。
【００５８】
そして、再び制御信号ＲＳＴがＨｉｇｈ状態へ変化し（図１０の期間Ｐ４）、図１２Ａに示すように、出力端ＯＵＴはトランジスタＴ８を介して電源電位Ｖｓｓ１に接地されることとなる。
【００５９】
本発明の回路においても制御信号ＥＮがＨｉｇｈレベルのとき、トランジスタＴ１のリーク等によって出力端ＯＵＴの電位が増加する可能性があるが、トランジスタＴ１０がオン状態にならない限り出力端ＯＵＴはトランジスタＴ８を介して接地されているため、出力端ＯＵＴの電圧上昇はあったとしても小さく抑えることが可能である。
【００６０】
また同様に、転送回路を構成するトランジスタの閾値電圧が負であり、図８Ｂに示すように制御信号ＥＮがＨｉｇｈレベルに変化した際に出力端ＯＵＴの電位が電源電位Ｖｓｓ１から上昇してしまったとしても、トランジスタＴ１０がオン状態とならない限り出力端ＯＵＴはＴ８を介して接地されているため、出力端ＯＵＴの電圧増加はあったとしても小さく抑えることが可能である。
【００６１】
その結果、不必要なパルスの転送を防ぐことが可能となっている。
【００６２】
（実施の形態２）
以下、本発明の実施の形態２について、図面を参照しながら説明する。
【００６３】
実施の形態２に係る転送回路の要部である出力安定化回路を図１３Ａ、図１４Ａに示す。なお、図１３Ａ、図１４Ａに示す出力安定化回路３０１、３０２は、図１１Ｂに示す転送回路２０１における出力安定化回路２４２の変形例であり、Ｔ８のゲートと固定電源間に容量Ｃ３が接続された構成となっている。
【００６４】
図１３Ａの出力安定化回路３０１では、容量Ｃ２は転送回路の出力端ＯＵＴではなく、入力端ＩＮに接続されている。出力安定化回路３０１は、例えば、図１３Ｂに示す制御信号および入力信号に応じて駆動される。制御信号ＲＳＴは、入力端ＩＮの電位および出力端ＯＵＴの電位がＨｉｇｈレベルのときにＬｏｗレベルであることを特徴としている。
【００６５】
この構成は、第２のトランジスタ（トランジスタＴ９）の制御信号端（ゲート）および第４のトランジスタ（トランジスタＴ１１）の制御信号端（ゲート）に入力される制御信号（制御信号ＲＳＴ）は、転送回路の出力端ＯＵＴおよび入力端ＩＮが高電位側にあるとき（書込み期間および出力期間）に低電位であり、転送回路の出力端ＯＵＴおよび入力端ＩＮが低電位側にあるとき（クリア期間）に少なくとも１回は高電位となる構成の一例である。
【００６６】
図１４Ａの出力安定化回路３０２では、容量Ｃ２は転送回路の出力端ＯＵＴに接続されているが、容量Ｃ３の一端が固定電源ではなく入力端ＩＮに接続されている。出力安定化回路３０１は、例えば、図１４Ｂに示す制御信号および入力信号に応じて駆動される。制御信号ＲＳＴは、転送回路の出力端ＯＵＴの電位がＨｉｇｈレベルのときにＬｏｗレベルであり、入力端ＩＮの電位がＨｉｇｈレベルのときにＨｉｇｈレベルからＬｏｗレベルに変化することを特徴としている。
【００６７】
この構成は、第２のトランジスタ（トランジスタＴ９）の制御信号端（ゲート）および第４のトランジスタ（トランジスタＴ１１）の制御信号端（ゲート）に入力される制御信号（制御信号ＲＳＴ）は、転送回路の出力端が高電位側にあるとき（出力期間）に低電位であり、転送回路の入力端ＩＮが高電位側にあるとき（書込み期間の途中）に高電位から低電位に変化し、転送回路の出力が低電位側にあるとき（クリア期間）に少なくとも１回は高電位となる構成の一例である。
【００６８】
次に、出力安定化回路３０１、３０２の効果について説明する。
【００６９】
図１５は、図１１Ｂに示す転送回路２０１における出力安定化回路２４２において出力端ＯＵＴがＨｉｇｈレベルに変化する際の拡大図である。
【００７０】
図１５において、波形ＯＵＴ１は、トランジスタＴ１０がオン状態になった後、トランジスタＴ８のゲート電位Ｖｇ８が電源電位Ｖｓｓ３まで急峻に低下する場合の、出力端ＯＵＴの電位を示している。出力端ＯＵＴの電位は、速やかにＨｉｇｈレベルの電位である電源電位Ｖｄｄ１に到達する。この場合、出力信号ＯＵＴは次段の転送回路に正しく転送される。
【００７１】
これに対し、トランジスタＴ１０がオン状態になった後、トランジスタＴ８のゲート電位Ｖｇ８が緩慢に低下する場合について考える。トランジスタＴ８のゲート電位の低下が緩慢な場合、トランジスタＴ１、Ｔ８が共にオン状態となる期間が発生し、転送回路にはトランジスタＴ１、Ｔ８を介して貫通電流が流れる。これにより、出力端ＯＵＴの電位は、波形ＯＵＴ２で示されるように緩やかに上昇する。
【００７２】
出力端ＯＵＴが、Ｈｉｇｈレベルの電位である電源電位Ｖｄｄ１に到達する前に、制御信号ＥＮがＨｉｇｈレベルからＬｏｗレベルに変化してしまうと、出力端ＯＵＴの電位は電源電位Ｖｓｓ１に低下し、出力信号ＯＵＴは十分な振幅が得られないまま次段に入力され、正常に転送が行えなくなってしまう。
【００７３】
この対策として、図１３Ａの出力安定化回路３０１では、容量Ｃ２が、出力端ＯＵＴではなく、入力端ＩＮに接続されている。また、図１３Ｂに示されるように、制御信号ＲＳＴは、転送回路の入力端ＩＮの電位および出力端ＯＵＴの電位がＨｉｇｈレベルのとき（例えば、書込み期間および出力期間）にＬｏｗレベルとなるように設定されている。
【００７４】
このような構成とすることで、入力端ＩＮの電位がＬｏｗレベルからＨｉｇｈへと変化する電圧変化によってトランジスタＴ１０がオン状態になった後、トランジスタＴ８のゲート電位Ｖｇ８が緩やかに低下したとしても転送回路に貫通電流が流れることはない。また、トランジスタＴ８のゲート電位Ｖｇ８が下降してから転送回路の出力端ＯＵＴの電位がＬｏｗレベルからＨｉｇｈレベルに変化するまで一定の時間があるため、出力端ＯＵＴの電位がＬｏｗレベルからＨｉｇｈレベルに変化する際、トランジスタＴ８のゲート電位を小さくすることができ、貫通電流によって出力端ＯＵＴの電位が大きく低下してしまうことはない。
【００７５】
また、図１４Ａの出力安定化回路３０２では、容量Ｃ２は転送回路の出力ＯＵＴに接続されているが、容量Ｃ３の一端が固定電源ではなく入力端ＩＮに接続されている。また、図１４Ｂに示されるように、制御信号ＲＳＴは、転送回路の出力端ＯＵＴの電位がＨｉｇｈレベルのとき（例えば、出力期間）にＬｏｗレベルであり、入力端ＩＮの電位がＨｉｇｈレベルのとき（例えば、書込み期間の途中）にＨｉｇｈレベルからＬｏｗレベルに変化するように設定されている。
【００７６】
このような構成とすることで、制御信号ＲＳＴがＨｉｇｈレベルの状態で入力端ＩＮの電位がＬｏｗからＨｉｇｈに変化するため、トランジスタＴ９がオン状態であれば、つまり、電源電位Ｖｄｄから電源電位Ｖｄｄ２を減じた電圧値がトランジスタＴ９の閾値電圧よりも大きくなるように設定しておけば、トランジスタＴ８のゲート電位は電源電位Ｖｄｄ２に接地された状態となる。その後、入力信号ＩＮがＨｉｇｈレベルのときに制御信号ＲＳＴをＨｉｇｈレベルからＬｏｗレベルに変化させてトランジスタＴ９をオフ状態にした後、入力信号ＩＮをＨｉｇｈレベルからＬｏｗレベルへと変化させる。このときトランジスタＴ９はオフ状態であるため、入力信号ＩＮの電位変化が容量Ｃ３を介してトランジスタＴ８のゲートへ入力され、トランジスタＴ８のゲート電位は低下する。
【００７７】
そして一定時間経過後、出力信号ＯＵＴがＬｏｗレベルからＨｉｇｈレベルに変化する。この電位変化によってトランジスタＴ１０がオン状態になり、トランジスタＴ８のゲート電位は低下する。このとき、図１５と比較してトランジスタＴ８のゲート電位をより小さくすることができるため、貫通電流によって出力端ＯＵＴの電位が大きく低下することを防ぐことが可能となる。
【００７８】
以上説明したように、出力安定化回路３０１、３０２によれば転送回路の出力端ＯＵＴを接地することができ、トランジスタのリーク電流やバッファ回路および次段の転送回路からのリークによって出力端ＯＵＴの電位が大きく変化することを抑制できる。これにより、不必要なパルスが転送される誤転送を対策することができる。
【００７９】
また、転送回路の出力端ＯＵＴの電位がＬｏｗレベルからＨｉｇｈレベルへ遷移する際の貫通電流による出力端ＯＵＴの電位低下に起因する転送不良を対策することができる。
【００８０】
以上、本発明に係る転送回路および複数の転送回路を連ねて構成されるシフトレジスタについて実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施し、また実施の形態における構成要素および動作を任意に組み合わせて実現される表示装置およびその駆動方法も本発明に含まれる。
【００８１】
例えば、本発明のシフトレジスタと、当該シフトレジスタの各段の出力信号を処理するバッファ回路と、を備えるゲートドライバは、本発明に含まれてもよい。
【００８２】
また、例えば、本発明のゲートドライバを搭載した表示パネルは、本発明に含まれてもよく、また本発明のゲートドライバを搭載したフレキシブル基板は、本発明に含まれてもよい。
【産業上の利用可能性】
【００８３】
本発明は、転送回路および複数の転送回路を連ねてなるシフトレジスタとして、例えば、表示装置における走査回路に利用できる。
【符号の説明】
【００８４】
１０    画素回路
２０    スキャナ回路
２１    ライトスキャナ
２２    行電源スキャナ
２３    水平セレクタ
３１、３２    走査信号線
３３    データ信号線
１００、２００、２０１、２０２、２０３、２０４    転送回路
１１０    入力回路
１２０    リセット回路
１３０    出力回路
１４０    出力安定化回路
１４１    反転回路
２４０〜２４２、３０１、３０２    出力安定化回路
２５０、２５１、２５３    反転回路
７００    シフトレジスタ
８００    バッファ回路
９００    出力信号線
【図１】
2019121411.tif 000003
【図２】
2019121411.tif 000004
【図３】
2019121411.tif 000005
【図４】
2019121411.tif 000006
【図５】
2019121411.tif 000007
【図６】
2019121411.tif 000008
【図７Ａ】
2019121411.tif 000009
【図７Ｂ】
2019121411.tif 000010
【図７Ｃ】
2019121411.tif 000011
【図７Ｄ】
2019121411.tif 000012
【図７Ｅ】
2019121411.tif 000013
【図７Ｆ】
2019121411.tif 000014
【図８Ａ】
2019121411.tif 000015
【図８Ｂ】
2019121411.tif 000016
【図９】
2019121411.tif 000017
【図１０】
2019121411.tif 000018
【図１１Ａ】
2019121411.tif 000019
【図１１Ｂ】
2019121411.tif 000020
【図１１Ｃ】
2019121411.tif 000021
【図１１Ｄ】
2019121411.tif 000022
【図１２Ａ】
2019121411.tif 000023
【図１２Ｂ】
2019121411.tif 000024
【図１２Ｃ】
2019121411.tif 000025
【図１２Ｄ】
2019121411.tif 000026
【図１３Ａ】
2019121411.tif 000027
【図１３Ｂ】
2019121411.tif 000028
【図１３Ｃ】
2019121411.tif 000029
【図１４Ａ】
2019121411.tif 000030
【図１４Ｂ】
2019121411.tif 000031
【図１４Ｃ】
2019121411.tif 000032
【図１５】
2019121411.tif 000033