(57)【要約】【課題】全固体二次電池構造を有する不揮発性の抵抗変化素子の大きさを低減する。【解決手段】基板上方に下部電極、正極層、固体電解質層、負極層、及び上部電極が順次積層された全固体二次電池の構造に係る積層構造を有し、積層構造の異なる側面に、正極層、若しくは正極層及び固体電解質層の２層の側面と接触する２つの測定電極をセルフアラインで形成するようにして、測定電極の配置において位置合わせ余裕分を不要にし、不揮発性の抵抗変化素子の大きさを低減する。【選択図】図１
2019121663.tif 000002
【特許請求の範囲】
【請求項１】
基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、前記正極層又は前記負極層の他方、及び第２の電極が順次積層された積層構造と、
前記積層構造の異なる側面に形成され、前記正極層、若しくは前記正極層及び前記固体電解質層の２層の側面と接触する第３の電極及び第４の電極とを有することを特徴とする抵抗変化素子。
【請求項２】
前記第１の電極及び前記第２の電極は、前記抵抗変化素子における電気抵抗の設定電極であり、
前記第３の電極及び前記第４の電極は、前記抵抗変化素子における電気抵抗の測定電極であることを特徴とする請求項１記載の抵抗変化素子。
【請求項３】
前記第１の電極と前記第２の電極との間に印加する電圧に応じて、前記第３の電極と前記第４の電極との間の電気抵抗値が変化することを特徴とする請求項１又は２記載の抵抗変化素子。
【請求項４】
前記第３の電極は、前記積層構造の第１の側面と接触するよう形成され、
前記第４の電極は、前記第１の側面に対向する前記積層構造の第２の側面と接触するよう形成されていることを特徴とする請求項１〜３の何れか１項に記載の抵抗変化素子。
【請求項５】
基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、前記正極層又は前記負極層の他方、及び第２の電極を順次積層し積層構造を形成する工程と、
前記積層構造の異なる側面に、前記正極層、若しくは前記正極層及び前記固体電解質層の２層の側面と接触する第３の電極及び第４の電極を形成する工程とを有することを特徴とする抵抗変化素子の製造方法。
【請求項６】
基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、前記正極層又は前記負極層の他方、及び第２の電極が順次積層された積層構造と、前記積層構造の異なる側面に形成され、前記正極層、若しくは前記正極層及び前記固体電解質層の２層の側面と接触する第３の電極及び第４の電極とをそれぞれ有する複数の抵抗変化素子が行列状に配された素子アレイと、
前記抵抗変化素子の前記第１の電極及び前記第２の電極が接続され、前記第１の電極と前記第２の電極との間に電圧を印加して前記抵抗変化素子の電気抵抗値を設定する複数の電極線と、
前記素子アレイの内の同じ列に配された複数の前記抵抗変化素子の前記第３の電極が接続され、入力値に応じた電圧を接続されている前記抵抗変化素子に入力する複数の入力線と、
前記素子アレイの内の同じ行に配された複数の前記抵抗変化素子の前記第４の電極が接続され、入力値に応じた電圧を入力したとき、出力値に応じた電流が流れる複数の出力線とを有することを特徴とする半導体装置。
【請求項７】
前記入力線と前記出力線との交差部に前記第３の電極及び前記第４の電極が配置されるように前記抵抗変化素子が配されていることを特徴とする請求項６記載の半導体装置。
【請求項８】
基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、前記正極層又は前記負極層の他方、及び第２の電極が順次積層された積層構造と、前記積層構造の異なる側面に形成され、前記正極層、若しくは前記正極層及び前記固体電解質層の２層の側面と接触する第３の電極及び第４の電極とをそれぞれ有し、記憶するデータに基づいて電気抵抗値が制御される複数の抵抗変化素子が配された素子アレイと、
前記素子アレイが有する前記抵抗変化素子に対してデータの書き込み及びデータの読み出しを行う周辺回路とを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子、抵抗変化素子の製造方法、及び半導体装置に関する。
【背景技術】
【０００２】
抵抗値が電気的に増減可能な不揮発性の抵抗変化素子は、蓄積電荷量ではなく電気抵抗値によってデータを保持できること、データ保持のための電力が不要であること、多値動作が可能であることなどから、抵抗変化型の不揮発性メモリ素子として利用可能である。抵抗変化型の不揮発性メモリ素子に利用可能な不揮発性の抵抗変化素子の一つとして、全固体二次電池の構造を用いた不揮発性の抵抗変化素子がある。
【０００３】
図７（Ａ）に、全固体二次電池の構造を用いた４端子型の不揮発性の抵抗変化素子の模式的な断面構成を示す（特許文献１参照）。基板７０１の上に電流コレクタ層７０２が形成されている。電流コレクタ層７０２の上に正極層７０３が形成され、正極層７０３の上に固体電解質層７０４が形成され、固体電解質層７０４の上に負極層７０５が形成されている。負極層７０５の上に電流コレクタ層７０６が形成されている。また、正極層７０３の上部には、２つの抵抗器接触部７０７、７０８が形成されている。図７（Ｂ）に、抵抗器接触部７０７、７０８を有する正極層７０３の平面図を示す。
【０００４】
図７（Ａ）及び図７（Ｂ）に示した不揮発性の抵抗変化素子は、電流コレクタ層７０２と電流コレクタ層７０６との間に電位差を生じさせて、正極層７０３の電気抵抗を変化させる。電気抵抗の調整は、正極層７０３中のイオンの電気化学的な放出又は吸収に基づいて行われる。図７（Ａ）及び図７（Ｂ）に示した不揮発性の抵抗変化素子においては、正極層７０３の電気抵抗の変化を、２つの抵抗器接触部７０７、７０８によって検出する。
【０００５】
また、全固体二次電池の構造を用いた不揮発性の抵抗変化素子において、１対の抵抗値検出用の電極を上部電極又は下部電極として用いるようにした３端子型の不揮発性の抵抗変化素子が提案されている（例えば、特許文献２参照）。また、膜中の酸素濃度により抵抗が変化する金属酸化膜からなる可変抵抗体を用いた不揮発性の抵抗変化素子が提案されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００８／０７２１４７号
【特許文献２】特開２００９−７６６７０号公報
【特許文献３】特開２０１１−２３３５５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
メモリ装置において、不揮発性の抵抗変化素子を抵抗変化型の不揮発性メモリ素子として用いる場合、メモリ装置の記憶容量やコストの点で、不揮発性の抵抗変化素子を高密度に集積することが好ましい。しかしながら、図７（Ａ）及び図７（Ｂ）に示した不揮発性の抵抗変化素子は、パターン形成時のずれによる不良の発生を防止するため、正極層７０３の上に形成する抵抗器接触部７０７、７０８の配置に関し、素子周辺からの位置合わせ余裕分が必要となる。そのため、抵抗変化素子の大きさ（幅）は、電極間距離Ｌ１１に、抵抗器接触部７０７、７０８の電極の幅Ｌ１２と位置合わせ余裕分Ｌ１３との合計の２倍を加えたものとなり、抵抗変化素子の大きさが大きくなってしまう。１つの側面では、本発明は、不揮発性の抵抗変化素子の大きさを低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
抵抗変化素子の一態様は、基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、正極層又は負極層の他方、及び第２の電極が順次積層された積層構造と、積層構造の異なる側面に形成され、正極層、若しくは正極層及び固体電解質層の２層の側面と接触する第３の電極及び第４の電極とを有する。
【発明の効果】
【０００９】
発明の一態様においては、抵抗測定用の電極の配置において位置合わせ余裕分が不要であり、不揮発性の抵抗変化素子の大きさを低減することができる。
【図面の簡単な説明】
【００１０】
【図１】図１（Ａ）及び図１（Ｂ）は、本実施形態における抵抗変化素子の構成例を模式的に示す図である。
【図２Ａ】図２Ａは、本実施形態における抵抗変化素子の製造方法を示す断面図である。
【図２Ｂ】図２Ｂは、本実施形態における抵抗変化素子の製造方法を示す断面図である。
【図２Ｃ】図２Ｃは、本実施形態における抵抗変化素子の製造方法を示す断面図である。
【図２Ｄ】図２Ｄは、本実施形態における抵抗変化素子の製造方法を示す断面図である。
【図２Ｅ】図２Ｅは、本実施形態における抵抗変化素子の製造方法を示す断面図である。
【図３】図３（Ａ）及び図３（Ｂ）は、本実施形態における抵抗変化素子アレイの構成例を示す図である。
【図４】図４（Ａ）は、ニューラルネットワークにおける演算例を説明する図であり、図４（Ｂ）は、図４（Ａ）に示す演算を実現可能な回路の例を示す図である。
【図５】図５は、本実施形態における抵抗変化素子を適用したニューラルネットワークの演算回路の構成例を示す図である。
【図６】図６は、本実施形態における抵抗変化素子を適用した半導体記憶装置の構成例を示す図である。
【図７】図７（Ａ）及び図７（Ｂ）は、全固体二次電池構造の抵抗変化素子の構成例を説明する図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
本発明の一実施形態における不揮発性の抵抗変化素子について説明する。本実施形態における不揮発性の抵抗変化素子は、全固体二次電池構造を有し、下部電極と上部電極との間に電圧を印加することで、正極中のイオンの電気化学的な放出又は吸収が起こり、正極の電気抵抗が変化する。正極の電気抵抗値は、下部電極と上部電極との間に印加する電圧により流れた電流の大小で制御する。
【００１３】
図１（Ａ）は、本実施形態における不揮発性の抵抗変化素子の構成例を模式的に示す断面図である。本実施形態における不揮発性の抵抗変化素子は、図１（Ａ）に示すように、例えばシリコン（Ｓｉ）基板等の半導体基板１０の上に絶縁体層１１が形成されている。絶縁体層１１の上に第１の電極としての下部電極１２が形成され、下部電極１２の上に正極層１３が形成されている。正極層１３の上に固体電解質層１４が形成され、固体電解質層１４の上に負極層１５が形成され、負極層１５の上に第２の電極としての上部電極１６が形成されている。
【００１４】
すなわち、半導体基板１０の上方に、下部電極１２、正極層１３、固体電解質層１４、負極層１５、及び上部電極１６が、この順で順次積層されて形成されている。下部電極１２、正極層１３、固体電解質層１４、負極層１５、及び上部電極１６からなる積層構造が、全固体二次電池の構造を実現している。下部電極１２、正極層１３、固体電解質層１４、負極層１５、及び上部電極１６は、エッチング等により所望の形状（メモリ形状）に加工されている。
【００１５】
絶縁体層１１は、半導体基板１０と下部電極１２とを電気的に絶縁するために用いており、例えばシリコン酸化膜（ＳｉＯ2）である。下部電極１２及び上部電極１６は、例えばタンタル（Ｔａ）を用いて形成されている。また、正極層１３は、例えばコバルト酸リチウム（ＬｉＣｏＯ2）を用いて形成されており、固体電解質層１４は、例えばリン酸リチウムオキシナイトライド（ＬｉＰＯＮ）を用いて形成されており、負極層１５は、例えばリチウム（Ｌｉ）を用いて形成されている。
【００１６】
なお、下部電極１２及び上部電極１６には、タンタル（Ｔａ）に限らず、タングステン（Ｗ）、銅（Ｃｕ）等を用いることができる。また、下部電極１２と上部電極１６とが異なる材料を用いて形成されていてもよい。正極層１３には、コバルト酸リチウム（ＬｉＣｏＯ2）に限らず、ニッケル酸リチウム（ＬｉＮｉＯ2）、マンガン酸リチウム（ＬｉＭｎ2Ｏ4）、リン酸鉄リチウム（ＬｉＦｅＰＯ4）等を用いることができる。固体電解質層１４には、リン酸リチウムオキシナイトライド（ＬｉＰＯＮ）に限らず、酸化シリコン（ＳｉＯ2）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）等を用いることができる。負極層１５には、リチウム（Ｌｉ）に限らず、黒鉛や炭素（Ｃ）等を用いることができる。
【００１７】
また、正極層１３、若しくは正極層１３と固体電解質層１４との２層に対して、両側の側面上に、第３の電極及び第４の電極としての電気抵抗の測定電極１８が形成されている。すなわち、正極層１３、若しくは正極層１３と固体電解質層１４との２層に対し、その側面と接するように２つの測定電極１８が形成されており、一方の測定電極１８が正極層１３の１つの側壁に接触し、その側壁に対向する１つの側壁に他方の測定電極１８が接触している。
【００１８】
測定電極１８は、絶縁体層１７の上に形成されている。測定電極１８は、例えば絶縁体層１７の上に電極層を成膜した後、異方性エッチングすることにより、正極層１３の側壁（側面上）に対してセルフアラインで形成する。測定電極１８は、例えばタンタル（Ｔａ）を用いて形成されている。なお、測定電極１８には、タンタル（Ｔａ）に限らず、タングステン（Ｗ）、銅（Ｃｕ）等を用いることができる。図１（Ｂ）に、正極層１３と絶縁体層１７上の測定電極１８とを含む面の上面図を示す。
【００１９】
絶縁体層１７は、絶縁体層１１の上に形成されている。絶縁体層１７は、測定電極１８が下部電極１２と接触することを防止するために用いている。そのため、絶縁体層１７の厚さは、測定電極１８が下部電極１２とは接触せずに正極層１３とは接触するように、下部電極１２の厚さよりも厚く、下部電極１２及び正極層１３の厚さの合計よりも薄い。また、測定電極１８の上に絶縁体層１９が形成されている。絶縁体層１７、１９は、例えばシリコン酸化膜（ＳｉＯ2）である。
【００２０】
本実施形態における不揮発性の抵抗変化素子では、下部電極１２及び上部電極１６が書き込みのための電極（電気抵抗の設定電極）として機能し、１対の測定電極１８が読み出しのための電極（電気抵抗の測定電極）として機能する。本実施形態における抵抗変化素子は、下部電極１２と上部電極１６との間に電圧を印加することで、正極層１３中のイオンの電気化学的な放出又は吸収が起こり、その結果、正極層１３の電気抵抗が変化する。電気抵抗値は、下部電極１２と上部電極１６との間に印加する電圧により流れた電流の大小で調節する。また、抵抗変化素子における電気抵抗値の読み出しは、測定電極１８を用いて行われ、２つの測定電極１８の間にパルス電圧又は直流電圧を印加し、測定電極１８間（正極層１３中）に流れる電流に基づいて電気抵抗値を検出する。
【００２１】
図２Ａ〜図２Ｅは、本実施形態における不揮発性の抵抗変化素子の製造方法を工程順に示す概略断面図である。
図２Ａに示すように、半導体基板１０の上に絶縁体層１１を形成し、絶縁体層１１の上に下部電極１２、正極層１３、固体電解質層１４、負極層１５、及び上部電極１６を順次積層する。さらに、上部電極１６の上にハードマスク層２０を形成する。ハードマスク層２０は、例えばシリコン酸化膜（ＳｉＯ2）である。なお、ハードマスク層２０には、シリコン酸化膜（ＳｉＯ2）に限らず、シリコン窒化膜（Ｓｉ3Ｎ4）等を用いることができる。
【００２２】
次いで、通常のリソグラフィー工程及びエッチング工程で、所望の形状（メモリ形状）にハードマスク層２０を加工する。エッチング工程では、例えば反応性イオンエッチングによりハードマスク層２０を加工する。そして、図２Ｂに示すように、加工されたハードマスク層２０をマスクとして用いて、上部電極１６、負極層１５、固体電解質層１４、正極層１３、及び下部電極１２を加工し、全固体二次電池構造に係る積層構造を形成する。この加工には、例えばアルゴン（Ａｒ）イオンミリングを用いる。なお、所望の形状に加工可能であれば、アルゴン（Ａｒ）イオンミリングとは異なる方法で加工しても良く、例えば適当なエッチングガスを用いることで反応性イオンエッチングによる加工も可能である。
【００２３】
次いで、図２Ｃに示すように、絶縁体層１７を形成する。絶縁体層１７は、例えば指向性の膜堆積が可能なスパッタデボジション法で形成する。絶縁体層１７は、前述したように、その厚さが下部電極１２の厚さよりも厚く、下部電極１２及び正極層１３の厚さの合計よりも薄くなるように形成する。
【００２４】
次いで、図２Ｄに示すように、絶縁体層１７の上に正極層１３の側壁（側面上）に接する測定電極１８をセルフアラインで形成する。測定電極１８は、例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法により電極層を成膜し、その後、サイドウォールとして残るよう異方性エッチングすることによって、正極層１３の側壁（側面上）にセルフアラインで形成する。このようにセルフアラインで測定電極１８を形成することにより、測定電極１８の形成に際して、位置合わせの余裕分を必要とせずに、測定電極１８を形成することができ、素子面積を削減することができる。
【００２５】
次いで、図２Ｅに示すように、化学気相成長（ＣＶＤ）法により絶縁体層１９を形成し、絶縁体層１９と上部電極１６上の絶縁体層１７とを化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により研磨し平坦化していき上部電極１６を露出させ、抵抗変化素子を形成する。
【００２６】
以上のように本実施形態における不揮発性の抵抗変化素子において、電気抵抗の測定電極１８は、全固体二次電池構造に係る積層構造の正極層１３の側壁（側面上）、若しくは正極層１３と固体電解質層１４との２層の側壁（側面上）にセルフアラインで形成されている。これにより、本実施形態における抵抗変化素子では、測定電極１８の配置において位置合わせの余裕分が不要であり、抵抗変化素子の大きさを低減することができる。また、抵抗変化素子の大きさが小さくなり、高密度での集積（高集積化）が可能となる。
【００２７】
本実施形態における不揮発性の抵抗変化素子の大きさ（幅）は、図１（Ｂ）に示すように測定電極１８の幅Ｌ２の２倍を電極間距離Ｌ１に加えたものとなる。また、図７（Ａ）及び図７（Ｂ）に示した従来の不揮発性の抵抗変化素子の大きさ（幅）は、抵抗器接触部７０７、７０８の電極の幅Ｌ１２と位置合わせの余裕分Ｌ１３との合計の２倍を電極間距離Ｌ１１に加えたものとなる。例えば、電極間距離Ｌ１、Ｌ１１、電極の幅Ｌ２、Ｌ１２、及び位置合わせの余裕分Ｌ１３をそれぞれ同じｗとすると、本実施形態における抵抗変化素子の幅は３ｗであり、従来の抵抗変化素子の幅は５ｗであるので、４０％の縮小が可能となり、集積度は１．６７倍に向上させることができる。
【００２８】
なお、本実施形態における抵抗変化素子における全固体二次電池構造に係る積層構造は、前述した例に限らず、正極層と負極層との間に固体電解質層が形成され、正極層及び負極層の固体電解質層側の面とは逆側の面に接するように電極（上部電極及び下部電極）が形成されていればよい。例えば、半導体基板上方に、下部電極、負極層、固体電解質層、正極層、及び上部電極が、この順で順次積層されて、全固体二次電池構造に係る積層構造を形成するようにしてもよい。
【００２９】
また、正極層、若しくは正極層と固体電解質層との２層における対向する１対の側面と接するように２つの測定電極が形成されている例を示したが、これに限定されるものではない。正極層、若しくは正極層と固体電解質層との２層に対し、異なる側面に測定電極が接し、２つの測定電極間の電流経路に正極層が存在する構成であればよい。
【００３０】
本実施形態における不揮発性の抵抗変化素子は、下部電極１２と上部電極１６との間に印加する電圧により流れる電流を制御することで正極層１３の電気抵抗値を制御し、不揮発性の情報記憶素子として用いることができる。不揮発性の情報記憶素子として本実施形態における抵抗変化素子を用いる場合、下部電極１２及び上部電極１６は、情報書き込みのための電極（情報を書き込む電極）として機能し、２つの測定電極１８は、情報読み出しのための電極（情報を読み出す電極）として機能する。また、本実施形態における抵抗変化素子は、正極層１３、固体電解質層１４、及び負極層１５に流れる電流に応じた電気抵抗値の変化を、記憶する情報としているので、電気抵抗値を多段階で制御することで、二値に限らず多値の情報を一つの抵抗変化素子によって記憶することが可能である。
【００３１】
本実施形態における不揮発性の抵抗変化素子を用いた半導体装置について説明する。図３（Ａ）は、本実施形態における不揮発性の抵抗変化素子を行列状に複数配した抵抗変化素子アレイの構成例を示す図である。図３（Ａ）には、本実施形態における抵抗変化素子を４行４列の行列状（マトリクス状）に配した４×４の抵抗変化素子アレイを一例として示したが、これに限定されるものではなく、抵抗変化素子アレイが有する抵抗変化素子の数（行数及び列数）は任意である。
【００３２】
図３（Ａ）において、３０１は本実施形態における不揮発性の抵抗変化素子である。３０２は上部電極線であり、３０３は下部電極線であり、３０４は入力線であり、３０５は出力線である。図３（Ａ）に示す例では、上部電極線３０２と下部電極線３０３とが交差するように設けられ、入力線３０４と出力線３０５とが交差するように設けられている。入力線３０４と出力線３０５との交差部に２つの測定電極１８が配置されるように抵抗変化素子３０１が配されている。
【００３３】
図３（Ｂ）に示すように、第ｉ列第ｊ行（ｉ及びｊは自然数であり、この例ではｉ及びｊは、それぞれ１〜４）の抵抗変化素子３０１−ｉｊの上部電極１６が上部電極線３０２−ｉに接続され、抵抗変化素子３０１−ｉｊの下部電極１２が下部電極線３０３−ｊに接続される。また、抵抗変化素子３０１−ｉｊが有する２つの測定電極１８の内の一方の測定電極１８が入力線３０４−ｉに接続され、他方の測定電極１８が出力線３０５−ｊに接続される。
【００３４】
次に、本実施形態における不揮発性の抵抗変化素子を用いた半導体装置の一例として、図３（Ａ）に示したような抵抗変化素子アレイを適用した全結合型ニューラルネットワークの演算回路について説明する。ニューラルネットワークにおいて、シナプスは、ニューロン間に存在し、ニューロン間の信号のやり取りの量に依存して、その結合の強さを変えている。人工ニューラルネットワークにおいて、本実施形態における不揮発性の抵抗変化素子を人工のシナプスとして適用した場合、ニューロン間の結合の強さを抵抗変化素子の電気抵抗値で表現することが可能である。
【００３５】
入力がＸ1、Ｘ2、Ｘ3、Ｘ4であり、出力がＹ1、Ｙ2、Ｙ3、Ｙ4である４入力４出力の全結合型ニューラルネットワークでは、図４（Ａ）に示すように、入力Ｘ1、Ｘ2、Ｘ3、Ｘ4に重み付けして演算（積和演算）を行って出力Ｙ1、Ｙ2、Ｙ3、Ｙ4を取得する。出力Ｙｊは、Ｙj＝Σ（Ｘi・Ｗij）で得られ、例えばＹ1＝（Ｘ1・Ｗ11＋Ｘ2・Ｗ21＋Ｘ3・Ｗ31＋Ｘ4・Ｗ41）である。
【００３６】
図４（Ａ）に示した４入力４出力の全結合型ニューラルネットワークでの演算は、例えば図４（Ｂ）に示す回路により実行することができる。図４（Ｂ）に示した回路は、１６個の抵抗Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４、Ｒ３１〜Ｒ３４、Ｒ４１〜Ｒ４４、信号線（入力線）４０１−１〜４０１−４、及び信号線（出力線）４０２−１〜４０２−４を有する。抵抗Ｒｉｊ（ｉ、ｊは添え字であり、それぞれ１〜４の整数）は、重みＷijに対応した電気抵抗値を有しており、一端が信号線（入力線）４０１−ｉに接続され、他端が信号線（出力線）４０２−ｊに接続される。
【００３７】
図４（Ｂ）に示した回路において、信号線（入力線）４０１−ｉのそれぞれに入力Ｘｉの値に応じた電圧ＶＸiを入力すると、電圧ＶＸi及び抵抗Ｒｉｊの抵抗値に応じた電流、すなわち入力Ｘｉ及び重みＷijに対応した電流が信号線（出力線）４０２−ｊへ流れる。したがって、他端が信号線（出力線）４０２−ｊに接続された抵抗Ｒ１ｊ、Ｒ２ｊ、Ｒ３ｊ、Ｒ４ｊを流れる電流を合わせた（加算した）電流ＩＹjが信号線（出力線）４０２−ｊを流れることになり、この電流ＩＹjは出力Ｙjの値に応じた電流となる。つまり、信号線（入力線）４０１−ｉに入力Ｘｉの値に応じた電圧ＶＸiを入力し、信号線（出力線）４０２−ｊを流れる電流ＩＹjを検出することで、図４（Ａ）に示した演算が実現される。
【００３８】
この図４（Ｂ）に示した回路は、図３（Ａ）に示した抵抗変化素子アレイを用い、以下のように制御することにより実現可能である。上部電極線３０２−１〜３０２−４及び下部電極線３０３−１〜３０３−４を選択し、抵抗変化素子３０１の電気抵抗値が重みＷに対応した所望の値となるように、選択した上部電極線及び下部電極線に電圧を印加する。このようにして、第ｉ列第ｊ行の抵抗変化素子３０１−ｉｊの電気抵抗値を重みＷijに対応する電気抵抗値にそれぞれ設定し、すべての抵抗変化素子３０１に対して設定を行う。
【００３９】
ニューロン動作時、すなわち全結合型ニューラルネットワークに係る演算の実行時には、入力線３０４−１〜３０４−４に入力Ｘ1〜Ｘ4の値に応じた電圧ＶＸ1〜ＶＸ4を入力する。そして、出力線３０５−１〜３０５−４を流れる電流ＩＹ1〜ＩＹ4を検出することで出力Ｙ1〜Ｙ4の値を取得する。
【００４０】
次に、本実施形態における不揮発性の抵抗変化素子を用いた半導体装置の一例として、図３（Ａ）に示したような抵抗変化素子アレイを適用した半導体記憶装置（メモリ装置）について説明する。図６は、本実施形態における不揮発性の抵抗変化素子を適用した半導体記憶装置の構成例を示す図である。半導体記憶装置は、周辺回路の一例である、制御回路６０１、ローデコーダ回路６０２、コラムデコーダ・センスアンプ回路６０３、データ入出力回路６０４、及びアレイ部６０５を有する。
【００４１】
制御回路６０１は、半導体記憶装置の各機能部を制御する。制御回路６０１は、例えば入力される制御信号及びアドレス信号に基づいて信号を出力し、ローデコーダ回路６０２やコラムデコーダ・センスアンプ回路６０３をそれぞれ制御する。ローデコーダ回路６０２は、制御回路６０１から供給される信号に基づいて、データ（情報）の書き込み時には上部電極線３０２又は下部電極線３０３の一方を駆動し、データ（情報）の読み出し時には入力線３０４にパルス電圧又は直流電圧を印加する。
【００４２】
コラムデコーダ・センスアンプ回路６０３は、制御回路６０１から供給される信号に基づいて、データの書き込み時には上部電極線３０２又は下部電極線３０３の他方を駆動し、データの読み出し時には出力線３０５に流れる電流を検出することで抵抗変化素子の電気抵抗値から記憶されている情報（データ）を取得する。データ入出力回路６０４は、半導体記憶装置の外部とのデータの入出力を行う。アレイ部６０５は、不揮発性の情報記憶素子として本実施形態における抵抗変化素子を複数有する抵抗変化素子アレイであり、それらの抵抗変化素子が例えば図３（Ａ）に示したように行列状に配されている。
【００４３】
図６に示した半導体記憶装置は、データの書き込み時には、入力されるアドレス信号等に基づいてローデコーダ回路６０２及びコラムデコーダ・センスアンプ回路６０３により、上部電極線３０２及び下部電極線３０３を選択する。そして、選択した上部電極線及び下部電極線に電圧を印加して、アドレス指定された抵抗変化素子３０１の電気抵抗値を入力データに応じた抵抗値に設定する。また、データの読み出し時には、入力されるアドレス信号等に基づいて、ローデコーダ回路６０２が入力線３０４にパルス電圧又は直流電圧を印加し、コラムデコーダ・センスアンプ回路６０３が出力線３０５に流れる電流を検出することで、記憶されているデータを読み出す。
【００４４】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
前述した実施形態に関し、さらに以下の付記を開示する。
【００４５】
（付記１）
基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、前記正極層又は前記負極層の他方、及び第２の電極が順次積層された積層構造と、
前記積層構造の異なる側面に形成され、前記正極層、若しくは前記正極層及び前記固体電解質層の２層の側面と接触する第３の電極及び第４の電極とを有することを特徴とする抵抗変化素子。
（付記２）
前記第１の電極及び前記第２の電極は、前記抵抗変化素子における電気抵抗の設定電極であり、
前記第３の電極及び前記第４の電極は、前記抵抗変化素子における電気抵抗の測定電極であることを特徴とする付記１記載の抵抗変化素子。
（付記３）
前記第１の電極と前記第２の電極との間に印加する電圧に応じて、前記第３の電極と前記第４の電極との間の電気抵抗値が変化することを特徴とする付記１又は２記載の抵抗変化素子。
（付記４）
前記第３の電極は、前記積層構造の第１の側面と接触するよう形成され、
前記第４の電極は、前記第１の側面に対向する前記積層構造の第２の側面と接触するよう形成されていることを特徴とする付記１〜３の何れか１項に記載の抵抗変化素子。
（付記５）
前記固体電解質層は、ＬｉＰＯＮ、ＳｉＯ2、ＺｒＯ2、ＨｆＯ2の何れかを有することを特徴とする付記１〜４の何れか１項に記載の抵抗変化素子。
（付記６）
前記正極層は、ＬｉＣｏＯ2、ＬｉＮｉＯ2、ＬｉＭｎ２Ｏ4、ＬｉＦｅＰＯ4の何れかを有することを特徴とする付記１〜５の何れか１項に記載の抵抗変化素子。
（付記７）
基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、前記正極層又は前記負極層の他方、及び第２の電極を順次積層し積層構造を形成する工程と、
前記積層構造の異なる側面に、前記正極層、若しくは前記正極層及び前記固体電解質層の２層の側面と接触する第３の電極及び第４の電極を形成する工程とを有することを特徴とする抵抗変化素子の製造方法。
（付記８）
基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、前記正極層又は前記負極層の他方、及び第２の電極が順次積層された積層構造と、前記積層構造の異なる側面に形成され、前記正極層、若しくは前記正極層及び前記固体電解質層の２層の側面と接触する第３の電極及び第４の電極とをそれぞれ有する複数の抵抗変化素子が行列状に配された素子アレイと、
前記抵抗変化素子の前記第１の電極及び前記第２の電極が接続され、前記第１の電極と前記第２の電極との間に電圧を印加して前記抵抗変化素子の電気抵抗値を設定する複数の電極線と、
前記素子アレイの内の同じ列に配された複数の前記抵抗変化素子の前記第３の電極が接続され、入力値に応じた電圧を接続されている前記抵抗変化素子に入力する複数の入力線と、
前記素子アレイの内の同じ行に配された複数の前記抵抗変化素子の前記第４の電極が接続され、入力値に応じた電圧を入力したとき、出力値に応じた電流が流れる複数の出力線とを有することを特徴とする半導体装置。
（付記９）
前記入力線と前記出力線との交差部に前記第３の電極及び前記第４の電極が配置されるように前記抵抗変化素子が配されていることを特徴とする付記８記載の半導体装置。
（付記１０）
基板上方に第１の電極、正極層又は負極層の一方、固体電解質層、前記正極層又は前記負極層の他方、及び第２の電極が順次積層された積層構造と、前記積層構造の異なる側面に形成され、前記正極層、若しくは前記正極層及び前記固体電解質層の２層の側面と接触する第３の電極及び第４の電極とをそれぞれ有し、記憶するデータに基づいて電気抵抗値が制御される複数の抵抗変化素子が配された素子アレイと、
前記素子アレイが有する前記抵抗変化素子に対してデータの書き込み及びデータの読み出しを行う周辺回路とを有することを特徴とする半導体装置。
【符号の説明】
【００４６】
１０  半導体基板
１１  絶縁体層
１２  下部電極
１３  正極層
１４  固体電解質層
１５  負極層
１６  上部電極
１７  絶縁体層
１８  測定電極
１９  絶縁体層
２０  ハードマスク層
３０１  抵抗変化素子
３０２  上部電極線
３０３  下部電極線
３０４  入力線
３０５  出力線
【図１】
2019121663.tif 000003
【図２Ａ】
2019121663.tif 000004
【図２Ｂ】
2019121663.tif 000005
【図２Ｃ】
2019121663.tif 000006
【図２Ｄ】
2019121663.tif 000007
【図２Ｅ】
2019121663.tif 000008
【図３】
2019121663.tif 000009
【図４】
2019121663.tif 000010
【図５】
2019121663.tif 000011
【図６】
2019121663.tif 000012
【図７】
2019121663.tif 000013