(57)【要約】【課題】占有面積の小さい半導体装置を提供することを課題の一とする。または、集積度の高い半導体装置を提供することを課題の一とする。または、生産性の高い半導体装置を提供することを課題の一とする。【解決手段】ｐ型のトランジスタ上に第１の絶縁膜と、第１の絶縁膜上に酸化物半導体を用いたトランジスタと、該トランジスタ上に第２の絶縁膜を形成し、第１の絶縁膜、及び第２の絶縁膜に開口、即ち該トランジスタの酸化物半導体を側壁の一部に有するコンタクトホールを形成し、ｐ型のトランジスタと酸化物半導体を用いたトランジスタを接続する電極を形成し、集積回路を構成する。【選択図】図１
2019195100.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、容量素子と、を有し、
前記トランジスタの半導体膜、及び前記トランジスタのソース電極又はドレイン電極の一方は、第１の開口部を有し、
前記容量素子の一方の電極は、第２の開口部を有し、
前記第１の開口部と、前記第２の開口部とは、互いに重なる領域を有し、
前記第１及び第２の開口部に設けられた導電膜を有し、
前記導電膜は、膜厚方向の断面形状において、前記半導体膜の側面と接する領域を有し、且つ前記トランジスタのソース電極又はドレイン電極の一方の側面及び上面と接する領域を有し、
前記導電膜は、膜厚方向の断面形状において、前記容量素子の一方の電極の側面と接する領域を有する半導体装置。
【請求項２】
請求項１において、
前記第２の開口部は、前記第１の開口部上に位置し、
前記導電膜は、前記第２の開口部における幅より前記第１の開口部における幅が小さい半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの製造方法に関す
る。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、
プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置
、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装
置、記憶装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。本発明の一態様は、有機エレクトロルミネッセン
ス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬとも記す）現象を利用した発光
装置とその作製方法に関する。例えば、電源回路に搭載されるパワーデバイスや、ＬＳＩ
、ＣＰＵ、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路
を部品として搭載した電子機器に関する。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機
器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。
ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及び
メモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００５】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリン
ト配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００６】
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成す
る技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示
装置とも表記する）のような電子デバイスに広く応用されている。
【０００７】
酸化物半導体を用いたトランジスタが注目されている。酸化物半導体は、スパッタリン
グ法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用
いることができる。また、酸化物半導体を用いたトランジスタは、非晶質シリコンを用い
たトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を
抑えられるメリットもある。
【０００８】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が
小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が
低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。
）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−２５７１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
占有面積の小さい半導体装置を提供することを課題の一とする。または、集積度の高い
半導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を提供
することを課題の一とする。または、消費電力の小さい半導体装置を提供することを課題
の一とする。または、生産性の高い半導体装置を提供することを課題の一とする。または
、歩留まりの高い半導体装置を提供することを課題の一とする。または、新規な半導体装
置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供す
ることを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器
を提供することを課題の一とする。
【００１１】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
本発明の一態様は、トランジスタと、第１の導電膜と、絶縁膜と、を有する半導体装置
であって、絶縁膜は、開口部を有し、第１の導電膜は、開口部に設けられ、第１の導電膜
は、トランジスタと電気的に接続され、第１の導電膜の側面は、膜厚方向の断面形状にお
いて、複数の凸部を有する。
【００１３】
本発明の一態様は、第１の開口部を有する第１の絶縁膜と、第２の開口部を有する第２
の絶縁膜と、第３の開口部を有する第３の絶縁膜と、第１の開口部、第２の開口部、およ
び第３の開口部に設けられた第１の導電膜と、を有する。第１の開口部、第２の開口部、
第３の開口部は、連続している。第１の導電膜は、第１の開口部における第１の導電膜の
幅、第２の開口部における第１の導電膜の幅、および第３の開口部における第１の導電膜
の幅の、少なくとも２つ以上が互いに異なる半導体装置である。
【００１４】
なお、第１の開口部、第２の開口部、および第３の開口部が順に形成され、第１の導電
膜は、第１の開口部における幅より第２の開口部における幅が小さく、第３の開口部にお
ける幅より第２の開口部における幅が小さくともよい。この場合、第１の絶縁膜および第
３の絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜で形成
される。また、第２の絶縁膜は、酸化シリコン膜、または酸化窒化シリコン膜で形成され
る。
【００１５】
または、第１の開口部、第２の開口部、および第３の開口部が順に形成され、第１の導
電膜は、第１の開口部における幅より第２の開口部における幅が大きく、第３の開口部に
おける幅より第２の開口部における幅が大きくともよい。この場合、第１の絶縁膜および
第３の絶縁膜は、酸化シリコン膜、または酸化窒化シリコン膜で形成される。また、第２
の絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜で形成さ
れる。
【００１６】
また、上記第１の導電膜の上面は導電膜に接し、下面（底面）は導電膜または半導体領
域と接する。
【００１７】
本発明の一態様は、第１のトランジスタを形成し、第１のトランジスタ上に第１の絶縁
膜を形成し、第１の絶縁膜上に、第２のトランジスタを形成し、第１の絶縁膜、第２のト
ランジスタ上に第２の絶縁膜を形成し、第２の絶縁膜上に容量素子を形成し、容量素子上
に第３の絶縁膜を形成する。次に、第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜の
一以上をエッチングして、第１の開口部、第２の開口部、第３の開口部、第４の開口部、
および第５の開口部を順に形成する。次に、第１の開口部に第１の導電膜、第２の開口部
に第２の導電膜、第３の開口部に第３の導電膜、第４の開口部に第４の導電膜、第５の開
口部に第５の導電膜を同一工程で形成する半導体装置の作製方法である。第１の導電膜は
、第１のトランジスタのソース領域およびドレイン領域の一方と、第２のトランジスタの
半導体膜と接する領域を有する。第２の導電膜は、第１のトランジスタのソース領域およ
びドレイン領域の他方と接する領域を有する。第３の導電膜は、第１のトランジスタのゲ
ート電極と、第２のトランジスタの半導体膜と、容量素子の一方の電極と接する領域を有
する。第４の導電膜は、第２のトランジスタのゲート電極と接する領域を有する。第５の
導電膜は、容量素子の他方の電極と接する領域を有する。
【００１８】
本発明の一態様は、第３のトランジスタを形成し、第３のトランジスタ上に第１の絶縁
膜を形成し、第１の絶縁膜上に、第４のトランジスタを形成し、第１の絶縁膜、第４のト
ランジスタ上に第２の絶縁膜を形成する。次に、少なくとも第１の絶縁膜および第２の絶
縁膜をエッチングして、第６の開口部、第７の開口部、第８の開口部、第９の開口部、お
よび第１０の開口部を順に形成する。第６の開口部に第６の導電膜、第７の開口部に第７
の導電膜、第８の開口部に第８の導電膜、第９の開口部に第９の導電膜、第１０の開口部
に第１０の導電膜を同一工程で形成する半導体装置の作製方法である。第６の導電膜は、
第３のトランジスタのソース領域およびドレイン領域の一方と、第４のトランジスタの半
導体膜と接する。第７の導電膜は、第３のトランジスタのソース領域およびドレイン領域
の他方と接する。第８の導電膜は、第３のトランジスタのゲート電極と接する。第９の導
電膜は、第４のトランジスタのゲート電極と接する。第１０の導電膜は、第４のトランジ
スタの半導体膜と接する。
【００１９】
なお、第８の導電膜および第９の導電膜を接続する第１１の導電膜を有してもよい。
【００２０】
本発明の一態様は、第１のトランジスタを形成し、第１のトランジスタ上に第１の絶縁
膜を形成し、第１の絶縁膜上に容量素子を形成し、容量素子上に第２の絶縁膜を形成し、
第２の絶縁膜上に、第２のトランジスタを形成し、第２のトランジスタ上に第３の絶縁膜
を形成した後、少なくとも第３の絶縁膜をエッチングして、第１の開口部、第２の開口部
、第３の開口部、第４の開口部、および第５の開口部を順に形成する。次に第１の開口部
に第１の導電膜、第２の開口部に第２の導電膜、第３の開口部に第３の導電膜、第４の開
口部に第４の導電膜、第５の開口部に第５の導電膜を同一工程で形成する半導体装置の作
製方法である。第１の導電膜は、第１のトランジスタのソース領域およびドレイン領域の
一方と、第２のトランジスタの半導体膜と接する領域を有する。第２の導電膜は、第１の
トランジスタのソース領域およびドレイン領域の他方と接する領域を有する。第３の導電
膜は、第１のトランジスタのゲート電極と、第２のトランジスタの半導体膜と、容量素子
の一方の電極と接する領域を有する。第４の導電膜は、第２のトランジスタのゲート電極
と接する領域を有する。第５の導電膜は、第２のトランジスタの半導体膜と、容量素子の
他方の電極と接する領域を有する。
【００２１】
本発明の一態様は、第３のトランジスタを形成し、第３のトランジスタ上に第１の絶縁
膜を形成し、第１の絶縁膜上に第２の絶縁膜を形成し、第２の絶縁膜上に第４のトランジ
スタを形成し、第２の絶縁膜、第４のトランジスタ上に第３の絶縁膜を形成する。次に、
少なくとも第３の絶縁膜をエッチングして、第６の開口部、第７の開口部、第８の開口部
、第９の開口部、および第１０の開口部を順に形成する。第６の開口部に第６の導電膜、
第７の開口部に第７の導電膜、第８の開口部に第８の導電膜、第９の開口部に第９の導電
膜、第１０の開口部に第１０の導電膜を同一工程で形成する半導体装置の作製方法である
。第６の導電膜は、第３のトランジスタのソース領域およびドレイン領域の一方と、第４
のトランジスタの半導体膜と接する。第７の導電膜は、第３のトランジスタのソース領域
およびドレイン領域の他方と接する。第８の導電膜は、第３のトランジスタのゲート電極
と接する。第９の導電膜は、第４のトランジスタのゲート電極と接する。第１０の導電膜
は、第４のトランジスタの半導体膜と接する。
【００２２】
上記構成において、第１のトランジスタ及び第３のトランジスタは、シリコンをチャネ
ル形成領域とするトランジスタである。
【００２３】
上記構成において、第２のトランジスタ及び第４のトランジスタは、シリコンよりもバ
ンドギャップが大きい半導体、代表的には酸化物半導体をチャネル形成領域とするトラン
ジスタである。
【００２４】
上記構成では、シリコンをチャネル形成領域とするトランジスタと、シリコンよりもバ
ンドギャップが大きい酸化物半導体をチャネル形成領域とするトランジスタを積層し、そ
の上に形成された絶縁膜に開口、即ち該トランジスタの酸化物半導体を側壁の一部に有す
るコンタクトホールを形成し、シリコンをチャネル形成領域とするトランジスタと酸化物
半導体をチャネル形成領域とするトランジスタを接続する電極を形成し、集積回路を構成
する。この電極のいくつかは、酸化物半導体の側面で接続を行う。
【００２５】
また、本発明の一態様は、第１のトランジスタを形成し、第１のトランジスタ上に第１
の絶縁膜を形成し、第１の絶縁膜上に、第２のトランジスタを形成し、第２のトランジス
タに接する容量素子を形成し、容量素子上に第２の絶縁膜を形成し、第２の絶縁膜上に第
３の絶縁膜を形成した後、少なくとも第２の絶縁膜及び第３の絶縁膜をエッチングして、
第１の開口部、第２の開口部、第３の開口部、第４の開口部、および第５の開口部を順に
形成し、第１の開口部に第１の導電膜、第２の開口部に第２の導電膜、第３の開口部に第
３の導電膜、第４の開口部に第４の導電膜、第５の開口部に第５の導電膜を同一工程で形
成し、第１の導電膜は、第１のトランジスタのソース領域およびドレイン領域の一方と、
第２のトランジスタの半導体膜と接する領域を有し、第２の導電膜は、第１のトランジス
タのソース領域およびドレイン領域の他方と接する領域を有し、第３の導電膜は、第１の
トランジスタのゲート電極と、第２のトランジスタの半導体膜と、容量素子の一方の電極
と接する領域を有し、第４の導電膜は、第２のトランジスタのゲート電極と接する領域を
有し、第５の導電膜は、容量素子の他方の電極と接する領域を有することを特徴とする半
導体装置の作製方法である。
【００２６】
また、本発明の一態様は、貫通電極を有する半導体装置であり、その貫通電極は、開口
部を有する絶縁膜と、絶縁膜の開口部に設けられた第１の導電膜と、を有し、第１の導電
膜の側面は、膜厚方向の断面形状において、複数の凸部を有する半導体装置である。
【００２７】
本発明の一態様は、第１の開口部を有する第１の絶縁膜と、第２の開口部を有する第２
の絶縁膜と、第３の開口部を有する第３の絶縁膜と、第１の開口部、第２の開口部、およ
び第３の開口部に設けられた第１の導電膜と、を有する。第１の開口部、第２の開口部、
第３の開口部は、連続している。第１の導電膜は、第１の開口部における幅、第２の開口
部における幅、および第３の開口部における幅の、少なくとも２つ以上が異なる半導体装
置である。
【００２８】
なお、第１の開口部、第２の開口部、および第３の開口部が順に形成され、第１の導電
膜は、第１の開口部における幅より第２の開口部における幅が小さく、第３の開口部にお
ける幅より第２の開口部における幅が小さくともよい。この場合、第１の絶縁膜および第
３の絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜で形成
される。また、第２の絶縁膜は、酸化シリコン膜、または酸化窒化シリコン膜で形成され
る。
【００２９】
または、第１の開口部、第２の開口部、および第３の開口部が順に形成され、第１の導
電膜は、第１の開口部における幅より第２の開口部における幅が大きく、第３の開口部に
おける幅より第２の開口部における幅が大きくともよい。この場合、第１の絶縁膜および
第３の絶縁膜は、酸化シリコン膜、または酸化窒化シリコン膜で形成される。また、第２
の絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜で形成さ
れる。
【００３０】
また、上記第１の導電膜の上面は導電膜に接し、下面（底面）は導電膜または半導体領
域と接する。
【００３１】
集積度の高い半導体装置を実現するため、ｐチャネル型のトランジスタと、シリコンより
もバンドギャップが大きい半導体を用いたｎチャネル型のトランジスタとを一部重なるよ
うに積層し、それぞれの電極または半導体を接続する。
【００３２】
それぞれの電極または半導体を接続する場合には少ないマスク数とし、少ない工程数と
することが好ましい。少ないマスク数とする、または少ない工程数とすることができれば
、歩留まりの高い半導体装置を提供することができる。容量素子を形成する場合、容量素
子の一方の電極をｎチャネル型のトランジスタの半導体と接する電極とし、容量素子のも
う一方の電極をｎチャネル型のトランジスタのゲート電極と同じ工程で形成する。また、
容量素子の誘電体は、ｎチャネル型のトランジスタのゲート絶縁膜と同じ工程で形成する
。容量素子をｎチャネル型のトランジスタと同一工程で形成することで、少ないマスク数
とし、少ない工程数とすることができる。
【００３３】
また、複数のトランジスタの間に設けた第１の絶縁膜と、複数のトランジスタを覆う第
２の絶縁膜とを形成した後、第１の絶縁膜及び第２の絶縁膜の両方に形成される開口を形
成し、それぞれの接続構造に適した深さの異なるコンタクトホールを形成することで工程
数の短縮を図ることができる。
【００３４】
上記構成において、第１のトランジスタ及び第３のトランジスタは、シリコンをチャネ
ル形成領域とするトランジスタである。
【００３５】
上記構成において、第２のトランジスタ及び第４のトランジスタは、シリコンよりもバ
ンドギャップが大きい半導体、代表的には酸化物半導体をチャネル形成領域とするトラン
ジスタである。
【００３６】
上記構成では、シリコンをチャネル形成領域とするトランジスタと、シリコンよりもバ
ンドギャップが大きい酸化物半導体をチャネル形成領域とするトランジスタを積層し、そ
の上に形成された絶縁膜に開口、即ち該トランジスタの酸化物半導体を側壁の一部に有す
るコンタクトホールを形成し、シリコンをチャネル形成領域とするトランジスタと酸化物
半導体をチャネル形成領域とするトランジスタを接続する電極を形成し、集積回路を構成
する。この電極のいくつかまたは全ては、貫通電極であり、酸化物半導体の側面で接続を
行う。
【発明の効果】
【００３７】
占有面積の小さい半導体装置を提供することができる。または、集積度の高い半導体装
置を提供することができる。または、動作速度の速い半導体装置を提供することができる
。または、消費電力の小さい半導体装置を提供することができる。または、生産性の高い
半導体装置を提供することができる。または、歩留まりの高い半導体装置を提供すること
ができる。または、新規な半導体装置を提供することができる。または、該半導体装置を
有するモジュールを提供することができる。または、該半導体装置、または該モジュール
を有する電子機器を提供することができる。
【００３８】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３９】
【図１】半導体装置の一形態を説明する断面図。
【図２】半導体装置の一形態を説明する上面図。
【図３】半導体装置の作製方法の一形態を説明する断面図。
【図４】半導体装置の作製方法の一形態を説明する断面図。
【図５】半導体装置の作製方法の一形態を説明する断面図。
【図６】半導体装置の作製方法の一形態を説明する断面図。
【図７】半導体装置の作製方法の一形態を説明する断面図。
【図８】半導体装置の作製方法の一形態を説明する断面図。
【図９】半導体装置の作製方法の一形態を説明する断面図。
【図１０】半導体装置の作製方法の一形態を説明する断面図。
【図１１】半導体装置の作製方法の一形態を説明する断面図。
【図１２】半導体装置の作製方法の一形態を説明する断面図。
【図１３】半導体装置の作製方法の一形態を説明する断面図。
【図１４】半導体装置の一形態を説明する断面図。
【図１５】半導体装置の作製方法の一形態を説明する断面図。
【図１６】半導体装置の作製方法の一形態を説明する断面図。
【図１７】半導体装置の一形態を説明する回路図。
【図１８】半導体装置の一形態を説明する断面図。
【図１９】半導体装置の作製方法の一形態を説明する断面図。
【図２０】半導体装置の作製方法の一形態を説明する断面図。
【図２１】半導体装置の一形態を説明する上面図および断面図。
【図２２】半導体装置の一形態を説明する断面図。
【図２３】エッチング装置の一形態を説明する概略図。
【図２４】半導体装置の一形態を説明する上面図および断面図。
【図２５】半導体装置の作製方法の一形態を説明する断面図。
【図２６】半導体装置の作製方法の一形態を説明する断面図。
【図２７】トランジスタのバンド構造を説明する図。
【図２８】半導体装置の一形態を説明する断面図。
【図２９】半導体装置の一形態を説明する上面図および断面図。
【図３０】半導体装置の一形態を説明する上面図および断面図。
【図３１】半導体装置の一形態を説明する断面図。
【図３２】表示装置を説明する図。
【図３３】表示モジュールを説明する図。
【図３４】本発明の一形態に係る電子機器を説明する図。
【図３５】半導体装置の一形態を説明する断面図。
【図３６】半導体装置の一形態を説明する断面図。
【図３７】半導体装置の一形態を説明する断面図。
【図３８】半導体装置の作製方法の一形態を説明する断面図。
【図３９】半導体装置の作製方法の一形態を説明する断面図。
【図４０】半導体装置の作製方法の一形態を説明する断面図。
【図４１】半導体装置の作製方法の一形態を説明する断面図。
【図４２】半導体装置の作製方法の一形態を説明する断面図。
【図４３】半導体装置の作製方法の一形態を説明する断面図。
【図４４】半導体装置の作製方法の一形態を説明する断面図。
【図４５】半導体装置の作製方法の一形態を説明する断面図。
【図４６】半導体装置の作製方法の一形態を説明する断面図。
【図４７】半導体装置の作製方法の一形態を説明する断面図。
【図４８】半導体装置の作製方法の一形態を説明する断面図。
【図４９】半導体装置の一形態を説明する断面図。
【図５０】半導体装置の作製方法の一形態を説明する断面図。
【図５１】半導体装置の作製方法の一形態を説明する断面図。
【図５２】半導体装置の一形態を説明する断面図。
【図５３】半導体装置の作製方法の一形態を説明する断面図。
【図５４】半導体装置の作製方法の一形態を説明する断面図。
【図５５】半導体装置の一形態を説明する断面図。
【図５６】半導体装置の作製方法の一形態を説明する断面図。
【図５７】半導体装置の作製方法の一形態を説明する断面図。
【図５８】半導体装置の作製方法の一形態を説明する断面図。
【図５９】半導体装置の作製方法の一形態を説明する断面図。
【図６０】半導体装置の作製方法の一形態を説明する断面図。
【図６１】半導体装置の作製方法の一形態を説明する断面図。
【図６２】半導体装置の作製方法の一形態を説明する断面図。
【図６３】半導体装置の作製方法の一形態を説明する断面図。
【図６４】半導体装置の作製方法の一形態を説明する断面図。
【図６５】半導体装置の一形態を説明する断面図。
【図６６】半導体装置の作製方法の一形態を説明する断面図。
【図６７】半導体装置の一形態を説明する断面図。
【図６８】半導体装置の作製方法の一形態を説明する断面図。
【図６９】半導体装置の作製方法の一形態を説明する断面図。
【発明を実施するための形態】
【００４０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下
に説明する実施の形態および実施例において、同一部分または同様の機能を有する部分に
は、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返
しの説明は省略する。
【００４１】
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
【００４２】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００４３】
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などに
は入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の
用語は、入れ替えて用いることができるものとする。
【００４４】
また、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状
態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つ
の直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以
上１２０°以下の角度で配置されている状態をいう。
【００４５】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
【００４６】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
【００４７】
また、酸化物半導体膜を有するトランジスタはｎチャネル型トランジスタであるため、
本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすこと
ができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、
ゲート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタ
を、ノーマリーオン特性を有するトランジスタと定義する。
【００４８】
なお、チャネル長とは、例えば、トランジスタの上面図において、酸化物半導体膜（ま
たはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート
電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域ま
たはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らな
い。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。その
ため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の
値、最大値、最小値または平均値とする。
【００４９】
チャネル幅とは、例えば、酸化物半導体膜（またはトランジスタがオン状態のときに酸
化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが
形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。な
お、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らな
い。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。その
ため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の
値、最大値、最小値または平均値とする。
【００５０】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅（以下、実効的なチャネル幅とよぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅とよぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、酸化物半導体
膜の上面に形成されるチャネル領域の割合に対して、酸化物半導体膜の側面に形成される
チャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見か
け上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きく
なる。
【００５１】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、酸化物半導体膜の形状が既知という仮定が必要である。したがって、酸
化物半導体膜の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定する
ことは困難である。
【００５２】
そこで、本明細書では、トランジスタの上面図において、酸化物半導体膜とゲート電極
とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見か
け上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎ
ｎｅｌ  Ｗｉｄｔｈ）」とよぶ場合がある。また、本明細書では、単にチャネル幅と記載
した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。また
は、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合
がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、
囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなど
によって、値を決定することができる。
【００５３】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００５４】
（実施の形態１）
本実施の形態では、半導体装置の構造および作製方法について説明する。
【００５５】
＜半導体装置の構造＞
図１は、半導体装置の断面模式図である。図１において、半導体装置に含まれる回路、
ここでは、メモリセル１００ａおよびインバータ回路１００ｂを示す。
【００５６】
メモリセル１００ａは、トランジスタＴｒ１と、トランジスタＴｒ２と、容量素子Ｃｓ
とを有する。トランジスタＴｒ１上に絶縁膜１０５が形成される。絶縁膜１０５上にトラ
ンジスタＴｒ２が形成される。絶縁膜１０５およびトランジスタＴｒ２上に絶縁膜１０７
が形成される。絶縁膜１０７上に容量素子Ｃｓが形成される。絶縁膜１０７および容量素
子Ｃｓ上に絶縁膜１０９が形成される。
【００５７】
トランジスタＴｒ１は、基板１０１に形成されたチャネル領域１１９と、チャネル領域
１１９上に形成された絶縁膜１１３と、絶縁膜１１３上に形成された導電膜１１５と、基
板１０１に形成され、チャネル領域１１９の外側に形成された不純物領域１１７ａ、１１
７ｂとを有する。絶縁膜１１３は、ゲート絶縁膜としての機能を有する。導電膜１１５は
、ゲート電極としての機能を有する。不純物領域１１７ａ、１１７ｂは、ソース領域およ
びドレイン領域としての機能を有する。
【００５８】
トランジスタＴｒ２は、絶縁膜１０５上に形成された半導体膜１３１と、半導体膜１３
１上に形成された導電膜１３３ａ、１３３ｂと、半導体膜１３１および導電膜１３３ａ、
１３３ｂ上に形成された絶縁膜１３５と、絶縁膜１３５上に形成された導電膜１３７とを
有する。導電膜１３３ａ、１３３ｂは、ソース電極およびドレイン電極としての機能を有
する。絶縁膜１３５はゲート絶縁膜としての機能を有する。導電膜１３７は、ゲート電極
としての機能を有する。
【００５９】
容量素子Ｃｓは、絶縁膜１０７上に形成された導電膜１５１と、導電膜１５１上に形成
された絶縁膜１５３と、絶縁膜１５３上に形成された導電膜１５５とを有する。導電膜１
５１および導電膜１５５は、容量電極としての機能を有する。絶縁膜１５３は誘電体とし
ての機能を有する。
【００６０】
また、メモリセル１００ａは、トランジスタＴｒ１の不純物領域１１７ａと、トランジ
スタＴｒ２の半導体膜１３１と、トランジスタＴｒ２の導電膜１３３ａとに接続される導
電膜１６１ａを有する。また、トランジスタＴｒ１の不純物領域１１７ｂに接続される導
電膜１６１ｂを有する。また、トランジスタＴｒ１の導電膜１１５と、トランジスタＴｒ
２の半導体膜１３１と、トランジスタＴｒ２の導電膜１３３ｂと、容量素子Ｃｓの導電膜
１５１とに接続される導電膜１６３ａを有する。また、トランジスタＴｒ２の導電膜１３
７に接続される導電膜１６７ａを有する。また、容量素子Ｃｓの導電膜１５５に接続され
る導電膜１６９を有する。導電膜１６１ａ、導電膜１６１ｂ、導電膜１６３ａ、導電膜１
６７ａ、および導電膜１６９は、プラグとしての機能を有する。なお、導電膜１６１ｂ、
導電膜１６７ａは、図面で示す面上に存在しないため、破線で示す。なお、ここでは、導
電膜１６３ａと、他の導電膜との接続を分かりやすくするために、チャネル領域１１９お
よび導電膜１１５と重なる位置に導電膜１６３ａを表示しているが、実際には、チャネル
領域と重ならない領域において、導電膜１６３ａは導電膜１１５と接続される。
【００６１】
導電膜１６１ａは、絶縁膜１０５、半導体膜１３１、導電膜１３３ａ、絶縁膜１０７、
および絶縁膜１０９の開口部に形成される。導電膜１６１ｂは、絶縁膜１０５、絶縁膜１
０７、および絶縁膜１０９の開口部に形成される。導電膜１６３ａは、絶縁膜１０５、半
導体膜１３１、導電膜１３３ｂ、絶縁膜１０７、導電膜１５１、絶縁膜１５３、および絶
縁膜１０９の開口部に形成される。導電膜１６７ａは、絶縁膜１０７および絶縁膜１０９
の開口部に形成される。導電膜１６９は、絶縁膜１０９の開口部に形成される。
【００６２】
また、絶縁膜１０９上に、導電膜１７１ａ、導電膜１７１ｂ、導電膜１７３ａ、導電膜
１７７ａ、および導電膜１７９が形成される。導電膜１７１ａは、導電膜１６１ａと接続
される。導電膜１７１ｂは、導電膜１６１ｂと接続される。導電膜１７３ａは、導電膜１
６３ａと接続される。導電膜１７７ａは、導電膜１６７ａと接続される。導電膜１７９は
、導電膜１６９と接続される。導電膜１７１ａ、導電膜１７１ｂ、導電膜１７３ａ、導電
膜１７７ａ、および導電膜１７９は、配線としての機能を有する。なお、導電膜１７１ｂ
、導電膜１７７ａは、図面で示す面上に存在しないため、破線で示す。
【００６３】
メモリセル１００ａは、トランジスタＴｒ１、トランジスタＴｒ２、および容量素子Ｃ
ｓそれぞれの構成の一部が、導電膜により接続される。導電膜は、絶縁膜の他に、トラン
ジスタの構成要素である半導体膜および導電膜を貫通して形成される。このため、トラン
ジスタＴｒ１、トランジスタＴｒ２、および容量素子Ｃｓのそれぞれ一部または全部が重
なる配置とすることが可能である。このため、半導体装置の高集積化が可能である。
【００６４】
次に、インバータ回路１００ｂについて説明する。
【００６５】
インバータ回路１００ｂは、トランジスタＴｒ３と、トランジスタＴｒ４とを有する。
トランジスタＴｒ３上に絶縁膜１０５が形成される。絶縁膜１０５上にトランジスタＴｒ
４が形成される。絶縁膜１０５およびトランジスタＴｒ４上に絶縁膜１０７が形成される
。絶縁膜１０７上に絶縁膜１０９が形成される。
【００６６】
トランジスタＴｒ３は、基板１０１に形成されたチャネル領域１２９と、チャネル領域
１２９上に形成された絶縁膜１２３と、絶縁膜１２３上に形成された導電膜１２５と、基
板１０１に形成され、チャネル領域１２９の外側に形成された不純物領域１２７ａ、１２
７ｂとを有する。絶縁膜１２３は、ゲート絶縁膜としての機能を有する。導電膜１２５は
、ゲート電極としての機能を有する。不純物領域１２７ａ、１２７ｂは、ソース領域およ
びドレイン領域としての機能を有する。
【００６７】
トランジスタＴｒ４は、絶縁膜１０５上に形成された半導体膜１４１と、半導体膜１４
１上に形成された導電膜１４３ａ、１４３ｂと、半導体膜１４１および導電膜１４３ａ、
１４３ｂ上に形成された絶縁膜１４５と、絶縁膜１４５上に形成された導電膜１４７とを
有する。導電膜１４３ａ、１４３ｂは、ソース電極およびドレイン電極としての機能を有
する。絶縁膜１４５はゲート絶縁膜としての機能を有する。導電膜１４７は、ゲート電極
としての機能を有する。
【００６８】
なお、ここでは、トランジスタＴｒ２、Ｔｒ４としてシングルゲート構造のトランジス
タを用いて示したが、図１４に示すように、デュアルゲート構造のトランジスタを用いて
トランジスタＴｒ２、Ｔｒ４を形成することができる。トランジスタＴｒ２は、絶縁膜１
０５中であって、半導体膜１３１および導電膜１３７と重なる位置に、ゲート電極として
の機能を有する導電膜１３９を有する。トランジスタＴｒ４は、絶縁膜１０５中であって
、半導体膜１４１および導電膜１４７と重なる位置に、ゲート電極としての機能を有する
導電膜１４９を有する。
【００６９】
導電膜１３７と導電膜１３９に異なる電圧を印加することで、トランジスタＴｒ３のし
きい値電圧を制御することが可能である。また、導電膜１４７と導電膜１４９とに異なる
電圧を印加することで、トランジスタＴｒ４のしきい値電圧を制御することが可能である
。
【００７０】
また、トランジスタＴｒ３の不純物領域１２７ａと、トランジスタＴｒ４の半導体膜１
４１と、トランジスタＴｒ４の導電膜１４３ａとに接続される導電膜１６１ｃを有する。
また、トランジスタＴｒ３の不純物領域１２７ｂに接続される導電膜１６１ｄを有する。
トランジスタＴｒ３の導電膜１２５と、トランジスタＴｒ４の半導体膜１４１と、トラン
ジスタＴｒ４の導電膜１４３ｂとに接続される導電膜１６３ｂを有する。また、トランジ
スタＴｒ４の導電膜１４３ｂに接続される導電膜１６５を有する。また、トランジスタＴ
ｒ４の導電膜１４７に接続される導電膜１６７ｂを有する。導電膜１６１ｃ、導電膜１６
１ｄ、導電膜１６３ｂ、導電膜１６５、および導電膜１６７ｂは、プラグとしての機能を
有する。なお、導電膜１６３ｂ、導電膜１６７ｂは、図面で示す面上に存在しないため、
破線で示す。
【００７１】
導電膜１６１ｃは、絶縁膜１０５、半導体膜１４１、導電膜１４３ａ、絶縁膜１０７、
および絶縁膜１０９の開口部に形成される。導電膜１６１ｄは、絶縁膜１０５、絶縁膜１
０７、および絶縁膜１０９の開口部に形成される。導電膜１６３ｂは、絶縁膜１０５、半
導体膜１４１、導電膜１４３ｂ、絶縁膜１０７、および絶縁膜１０９の開口部に形成され
る。導電膜１６５は、絶縁膜１０７および絶縁膜１０９の開口部に形成される。導電膜１
６７ｂは、絶縁膜１０７および絶縁膜１０９の開口部に形成される。
【００７２】
また、絶縁膜１０９上に、導電膜１７１ｃ、導電膜１７１ｄ、導電膜１７５、および導
電膜１７７ｂが形成される。導電膜１７１ｃは、導電膜１６１ｃと接続される。導電膜１
７１ｄは、導電膜１６１ｄと接続される。導電膜１７５は、導電膜１６５と接続される。
導電膜１７７ｂは、導電膜１６３ｂおよび導電膜１６７ｂと接続される。導電膜１７１ｃ
、導電膜１７１ｄ、導電膜１７５、および導電膜１７７ｂは、配線としての機能を有する
。なお、導電膜１７７ｂは、図面で示す面上に存在しないため、破線で示す。
【００７３】
インバータ回路１００ｂは、トランジスタＴｒ３およびトランジスタＴｒ４それぞれの
構成の一部が、導電膜により接続される。導電膜は、絶縁膜の他に、トランジスタの構成
要素である半導体膜および導電膜を貫通して形成される。このため、トランジスタＴｒ３
およびトランジスタＴｒ４のそれぞれ一部または全部が重なる配置とすることが可能であ
る。このため、半導体装置の高集積化が可能である。
【００７４】
また、本実施の形態の半導体装置は、トランジスタを積層して形成した後、各トランジ
スタに含まれる構成の一部が電気的に接続されるように、プラグとしての機能を有する導
電膜を選択的に形成する。さらには、該プラグを接続する配線を形成する。これらの結果
、各機能を有する回路を構成することが可能である。回路の設計図に合わせて、適宜プラ
グおよび配線を形成することで、任意の回路を形成することが可能であるため、半導体装
置ごとに設計されたマスクが不要であり、半導体装置の回路設計の自由度が高まる。
【００７５】
また、トランジスタＴｒ１、Ｔｒ３は、同じ導電型であり、ここではｐチャネル型のト
ランジスタを用いて形成される。また、トランジスタＴｒ２、Ｔｒ４は、同じ導電型であ
り、ここではｎチャネル型のトランジスタを用いて形成される。また、トランジスタＴｒ
１上にトランジスタＴｒ２が積層され、トランジスタＴｒ３上にトランジスタＴｒ４が積
層される。即ち、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタが異なる
層に形成されている。このため、トランジスタの電気特性が向上するように、トランジス
タの導電型にあわせて、ゲート電極、ゲート絶縁膜の材料を適宜選択することが可能であ
る。また、トランジスタが積層されているため、半導体装置の高集積化が可能である。
【００７６】
トランジスタＴｒ１およびトランジスタＴｒ３は、一例としては、半導体基板を用いて
形成されるトランジスタであり、半導体基板にチャネル領域１１９、１２９が形成される
。または、トランジスタＴｒ１およびトランジスタＴｒ３は、図示しないが、基板上に半
導体膜を有し、該半導体膜にチャネル領域が形成されるトランジスタや、薄膜トランジス
タであってもよい。半導体基板として、シリコン、ゲルマニウムなどで形成される単結晶
半導体基板、シリコン、ゲルマニウムなどで形成される多結晶半導体基板、シリコンゲル
マニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガ
リウム、窒化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどで形成される化
合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用い
ることができる。半導体膜としては、シリコン膜、酸化物半導体膜等を用いることができ
る。半導体膜は、非晶質構造、多結晶構造、単結晶構造、その他の結晶構造を適宜用いる
ことができる。
【００７７】
トランジスタＴｒ１、Ｔｒ３に含まれる不純物領域１１７ａ、１１７ｂ、１２７ａ、１
２７ｂ、絶縁膜１１３、１２３、導電膜１１５、１２５はそれぞれ、様々なＭＯＳＦＥＴ
（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  
ｔｒａｎｓｉｓｔｏｒ）に含まれる不純物領域、絶縁膜、導電膜の材料を適宜用いて形成
することができる。
【００７８】
なお、トランジスタＴｒ１、Ｔｒ３のリーク電流の発生を抑制するため、絶縁膜１１３
、１２３として、ｈｉｇｈ−ｋ材料を用いることが好ましい。ｈｉｇｈ−ｋ材料としては
、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ
＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などがある。
窒素が添加されたハフニウムシリケート、ハフニウムアルミネートは、５５０℃以上の高
温処理においても結晶化しない。このため、リークパスである炭素の凝集の発生を抑制す
ることが可能である。
【００７９】
導電膜１１５、１２５は、金属材料、合金材料、金属酸化物材料などの、様々なゲート
電極を形成する導電性材料を用いて形成することができる。また、窒化チタン膜および導
電性を付与する不純物が添加された多結晶シリコン膜の積層構造、窒化チタン膜、タンタ
ル膜、窒化チタン膜、チタンーアルミニウム合金膜、および窒化チタン膜の積層構造とす
ることができる。
【００８０】
絶縁膜１０５は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シ
リコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガ
リウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、または酸
化窒化ハフニウム膜を用いて形成することができる。また、絶縁膜１０５は、ポリイミド
、アクリル、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有
機材料を用いることができる。また、上記有機材料の他に、炭素を添加した酸化シリコン
（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ２Ｈ５）４を原
料とした酸化シリコンであるＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａ
ｔｅ）、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、
ＢＰＳＧ（リンボロンガラス）等を用いて形成することができる。
【００８１】
なお、絶縁膜１０５において、トランジスタＴｒ２、Ｔｒ４に接するように、加熱によ
り水素を放出する絶縁膜、代表的には、水素を含む窒化シリコン膜を設けることが好まし
い。半導体装置の作製工程において加熱処理を行うことで、チャネル領域１１９、１２９
の水素化処理を行うことができる。この結果、チャネル領域に含まれる欠陥（ダングリン
グボンド）を修復させる（水素終端させる）ことが可能である。
【００８２】
また、絶縁膜１０５において、トランジスタＴｒ２、Ｔｒ４の半導体膜１３１、１４１
に接するように、加熱により酸素を放出する絶縁膜を形成してもよい。加熱により酸素を
放出する絶縁膜は、酸化物膜に酸素ラジカル、酸素原子、酸素原子イオン、および酸素分
子イオンの一以上を添加することで、形成することができる。酸化物膜に酸素ラジカル、
酸素原子、酸素原子イオン、酸素分子イオンのいずれか一以上を添加する方法としては、
イオンドーピング法、イオン注入法、プラズマ処理法等がある。
【００８３】
トランジスタＴｒ２およびトランジスタＴｒ４に含まれる半導体膜１３１、１４１とし
て、一例としては、シリコン、ワイドギャップ半導体等を用いることができる。ワイドギ
ャップ半導体として、ＳｉＣ、ＧａＮ、酸化物半導体等がある。トランジスタＴｒ２およ
びトランジスタＴｒ４の半導体膜１３１、１４１を、ワイドギャップ半導体を用いて形成
することで、トランジスタＴｒ２およびトランジスタＴｒ４のオフリーク電流を低減する
ことができる。
【００８４】
なお、ＳｉＣ、ＧａＮは、単結晶であるため、ＳｉＣ、ＧａＮを用いて形成されたトラ
ンジスタを複数積層させることが困難な場合がある。また、ＳｉＣ、ＧａＮを用いてトラ
ンジスタを形成する場合、作製工程において１０００℃以上の加熱処理が必要であると共
に、単結晶基板は大面積化が困難な場合がある。これらのため、ガラス等の大面積基板を
用いて、トランジスタＴｒ２、Ｔｒ４を有する半導体装置を形成することが難しい場合が
ある。
【００８５】
一方で、酸化物半導体は、６００℃未満の加熱処理で、トランジスタを作製することが
できる。また、酸化物半導体膜は気相法を用いて形成することが可能であるため、酸化物
半導体膜を用いたトランジスタを複数積層することが可能である。このため、高集積化さ
れた半導体装置を作製することができる。
【００８６】
酸化物半導体膜として、Ｉｎ若しくはＧａを含む酸化物半導体膜を用いることが可能で
あり、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍｇ酸化物膜、Ｚ
ｎ−Ｍｇ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、
Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）等を用いることができる。
【００８７】
ただし、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じ
て、トランジスタＴｒ２、Ｔｒ４などのトランジスタにおいて、様々な半導体を用いる場
合がある。例えば、アモルファスシリコン、微結晶シリコン、多結晶シリコン、単結晶シ
リコン、などを用いる場合もある。または、場合によっては、または、状況に応じて、Ｓ
ｉＣ、ＧａＮなどを、一部、または、全部に、用いる場合もある。
【００８８】
トランジスタＴｒ２、Ｔｒ４の構成の詳細については、実施の形態２で後述する。
【００８９】
絶縁膜１０７は、絶縁膜１０５に示した材料を適宜用いて形成することができる。
【００９０】
容量素子Ｃｓに含まれる導電膜１５１、絶縁膜１５３、および導電膜１５５はそれぞれ
、様々な容量素子に含まれる導電膜および絶縁膜の材料を適宜用いて形成することができ
る。
【００９１】
絶縁膜１０９は、絶縁膜１０５に示した材料を適宜用いて形成することができる。
【００９２】
導電膜１６１ａ、導電膜１６１ｂ、導電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ
、導電膜１６３ｂ、導電膜１６５、導電膜１６７ａ、導電膜１６７ｂ、および導電膜１６
９は、金属材料、合金材料、金属酸化物材料などの導電性材料を用いて形成することがで
きる。例えば、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニ
ウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分
とする合金を単層構造または積層構造として用いる。また、導電膜１６１ａ、導電膜１６
１ｂ、導電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６
５、導電膜１６７ａ、導電膜１６７ｂ、および導電膜１６９は、耐熱性と導電性を両立す
るタングステンやモリブデンなどの高融点材料を用いて形成することが好ましく、特にタ
ングステンを用いることが好ましい。
【００９３】
また、図１８に示すように、各開口部において、導電膜１６１ａ、導電膜１６１ｂ、導
電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６５、導電
膜１６７ａ、導電膜１６７ｂ、および導電膜１６９と、絶縁膜１０５、１０７、１０９と
の間に、それぞれバリア膜１６２ａ、バリア膜１６２ｂ、バリア膜１６２ｃ、バリア膜１
６２ｄ、バリア膜１６４ａ、バリア膜１６４ｂ、バリア膜１６６、バリア膜１６８ａ、バ
リア膜１６８ｂ、およびバリア膜１７０を設けてもよい。バリア膜１６２ａ、バリア膜１
６２ｂ、バリア膜１６２ｃ、バリア膜１６２ｄ、バリア膜１６４ａ、バリア膜１６４ｂ、
バリア膜１６６、バリア膜１６８ａ、バリア膜１６８ｂ、およびバリア膜１７０は、チタ
ン膜、窒化チタン膜、窒化タンタル膜、モリブデン膜、窒化モリブデン膜等を適宜用いる
ことができる。バリア膜１６２ａ、バリア膜１６２ｂ、バリア膜１６２ｃ、バリア膜１６
２ｄ、バリア膜１６４ａ、バリア膜１６４ｂ、バリア膜１６６、バリア膜１６８ａ、バリ
ア膜１６８ｂ、およびバリア膜１７０を設けることで、導電膜１６１ａ、導電膜１６１ｂ
、導電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６５、
導電膜１６７ａ、導電膜１６７ｂ、および導電膜１６９に含まれる金属元素が、絶縁膜１
０５、１０７、１０９を介して、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４に拡散す
るのを防ぐことができると共に、導電膜１６１ａ、導電膜１６１ｂ、導電膜１６１ｃ、導
電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６５、導電膜１６７ａ、導電
膜１６７ｂ、および導電膜１６９の密着性を高めることができる。
【００９４】
また、図１８に示すように、不純物領域１１７ａ、１１７ｂ、１２７ａ、１２７ｂ上に
シリサイド膜１１８ａ、１１８ｂ、１２８ａ、１２８ｂを設けてもよい。シリサイド膜と
しては、ニッケルシリサイド膜、コバルトシリサイド膜、モリブデンシリサイド膜、タン
グステンシリサイド膜、チタンシリサイド膜等を用いて形成することができる。シリサイ
ド膜１１８ａ、１１８ｂ、１２８ａ、１２８ｂを設けることで、コンタクト抵抗を低減す
ることが可能であり、高速動作が可能な半導体装置を作製することができる。
【００９５】
なお、図示しないが、導電膜１３７、１４７上にシリサイド膜を設けることで、コンタ
クト抵抗を低減することが可能である。
【００９６】
半導体膜１３１、１４１が酸化物半導体膜で形成される場合、半導体膜１３１、１４１
が、導電膜１３３ａ、導電膜１３３ｂ、導電膜１４３ａ、導電膜１４３ｂ、導電膜１６１
ａ、導電膜１６１ｃ、導電膜１６３ａ、導電膜１６３ｂと接する領域において、低抵抗領
域（ｎ型領域）が形成される場合がある。ここでは、トランジスタＴｒ２の拡大図である
図２２を用いて説明する。なお、理解を容易にするため、導電膜１６７ａ、１７７ａにつ
いても、実線で示している。
【００９７】
図２２（Ａ）に示すように、導電膜１３３ａ、１３３ｂが、タングステン、チタン、ア
ルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の、酸素と結
合しやすい導電材料を用いて形成される場合、半導体膜１３１に含まれる酸素と導電膜に
含まれる導電材料とが結合し、半導体膜１３１において、酸素欠損領域が形成される。ま
た、酸素と結合しやすい導電材料には、酸素が拡散しやすい材料も含まれる。この結果、
半導体膜１３１に導電膜１３３ａ、１３３ｂを形成する導電材料の構成元素の一部が混入
する場合もある。これらの結果、半導体膜１３１において、導電膜１３３ａ、１３３ｂと
接する領域に低抵抗領域１３１ａ、１３１ｂ（ｎ型領域）が形成される。低抵抗領域（ｎ
型領域）は、ソース領域およびドレイン領域として機能する。
【００９８】
または、図２２（Ｂ）に示すように、導電膜１３３ａ、１３３ｂ及び導電膜１６１ａが
、酸素と結合しやすい導電材料を用いて形成される場合、半導体膜１３１において、導電
膜１３３ａ、１３３ｂ及び導電膜１６１ａと接する領域に、低抵抗領域１３１ｃ、１３１
ｄ（ｎ型領域）が形成される。
【００９９】
または、図２２（Ｃ）に示すように、導電膜１３３ａ、１３３ｂと、半導体膜１３１の
間に、低抵抗領域１３１ｅ、１３１ｆ（ｎ型領域）を設けてもよい。低抵抗領域１３１ｅ
、１３１ｆは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タ
ングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタ
ンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウ
ム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。なお、半導体
膜１３１に開口部が形成され、該開口部に低抵抗領域１３１ｅと導電膜１３３ａが積層さ
れる。また、導電膜１６１ａが低抵抗領域１３１ｅと導電膜１３３ａに接続される。
【０１００】
または、図２２（Ｄ）に示すように、導電膜１３７をマスクとして、半導体膜１３１に
不純物元素を添加して、低抵抗領域１３１ｇ、１３１ｈ（ｎ型領域）を形成してもよい。
不純物元素としては、水素、窒素、リン、ボロン、希ガス等がある。
【０１０１】
低抵抗領域（ｎ型領域）は導電性が高いため、半導体膜１３１と導電膜１３３ａ、１３
３ｂ、導電膜１６１ａとの接触抵抗を低減することが可能であり、トランジスタのオン電
流を増大させることが可能である。
【０１０２】
導電膜１７１ａ、導電膜１７１ｂ、導電膜１７１ｃ、導電膜１７１ｄ、導電膜１７３ａ
、導電膜１７５、導電膜１７７ａ、導電膜１７７ｂ、および導電膜１７９は、導電膜１６
１ａ、導電膜１６１ｂ、導電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６
３ｂ、導電膜１６５、導電膜１６７ａ、導電膜１６７ｂ、および導電膜１６９に示す材料
および構造を適宜用いることができる。
【０１０３】
また、図３６に示すように、導電膜１６３ａを介して、容量素子Ｃｓと容量素子Ｃｓ＿１
が電気的に接続されてもよい。容量素子Ｃｓ＿１は、導電膜１５６、絶縁膜１５７、およ
び導電膜１５８を有する。また、導電膜１５６が導電膜１６３ａに接続される。
【０１０４】
＜半導体装置の作製方法＞
次に、半導体装置の作製方法について、図３乃至図１３、図１５及び図１６を用いて説
明する。理解を容易にするため、図面で示す面上に存在しない部分についても、実線で示
す場合がある。なお、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の各構成、トランジ
スタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４上の絶縁膜、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３
、Ｔｒ４と接続される導電膜の作製方法に関して、特に説明のないものは、様々な作製方
法を適宜用いることができる。
【０１０５】
はじめに、基板１０１の一部を用いて形成されるトランジスタＴｒ１、Ｔｒ３の作製方
法の一例について説明する。
【０１０６】
図３に示すように、基板１０１として、単結晶シリコン基板を用い、表面に絶縁膜１０
３（フィールド酸化膜とも言う。）で分離した素子形成領域を形成する。素子分離領域と
しての機能を有する絶縁膜１０３の形成は、ＬＯＣＯＳ法（Ｌｏｃａｌ  Ｏｘｉｄａｔｉ
ｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）やＳＴＩ法（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏ
ｌａｔｉｏｎ）等を用いることができる。
【０１０７】
次に、基板１０１に絶縁膜を形成する。例えば、加熱処理を行って基板１０１の表面を
酸化させることにより、絶縁膜として酸化シリコン膜を形成する。また、酸化シリコン膜
を形成した後に窒化処理を行うことによって、酸化シリコン膜の表面を窒化させてもよい
。
【０１０８】
次に、絶縁膜を覆うように導電膜を形成する。
【０１０９】
次に、導電膜上にマスクを形成した後、マスクを用いて導電膜を選択的にエッチングす
ることによって、絶縁膜上にゲート電極としての機能を有する導電膜１１５、１２５を形
成する。
【０１１０】
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、
様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジス
トマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等で
ダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパ
ターンを除去し、残存したサイドウォールをマスクとして用いて、被加工膜をエッチング
してもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するために、
異方性のドライエッチングを用いることが好ましい。また、無機絶縁膜または金属膜で形
成されるハードマスクを用いてもよい。
【０１１１】
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３
６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる
。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。
また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外
光（ＥＵＶ：Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また
、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または
電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビーム
などのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
【０１１２】
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密
着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばス
ピンコート法などにより、その下層の段差を被覆して表面を平坦化するように形成するこ
とができ、当該有機樹脂膜の上層に設けられるレジストマスクの厚さのばらつきを低減で
きる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に
対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する
有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ  Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ
Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除
去するか、レジストマスクを除去した後に除去すればよい。
【０１１３】
次に、図示しないが、導電膜１１５、１２５を覆うように、酸化シリコン膜または窒化
シリコン膜等の絶縁膜を形成し、エッチバックを行って、導電膜１１５、１２５の側面に
側壁絶縁膜を形成してもよい。次に、導電膜１１５、１２５をマスクとして、基板１０１
上の絶縁膜をエッチングして、ゲート絶縁膜としての機能を有する絶縁膜１１３、１２３
を形成する。
【０１１４】
次に、基板１０１に不純物元素を導入することによって、ｐ型の不純物領域１１７ａ、
１１７ｂ、１２７ａ、１２７ｂを形成する。ここでは、ｐチャネル型のトランジスタを形
成するため、不純物元素としては、ｐ型を付与する不純物元素であるホウ素やガリウム等
を用いることができる。
【０１１５】
以上で、基板１０１に、チャネル領域１１９を有するｐチャネル型のトランジスタＴｒ
１と、チャネル領域１２９を有するｐチャネル型のトランジスタＴｒ３とを作製すること
ができる。
【０１１６】
なお、当該工程におけるメモリセル１００ａの上面図を図２（Ａ）に示し、インバータ
回路１００ｂにおける上面図を図２（Ｂ）に示す。
【０１１７】
次に、トランジスタＴｒ１、Ｔｒ３上に絶縁膜１０５を形成する。
【０１１８】
絶縁膜１０５は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルス
レーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で
形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（
ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣ
ＶＤ（有機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。ＡＬＤ法を用い
ることで、膜厚が薄くても被覆性の高い膜を形成することができる。
【０１１９】
また、絶縁膜１０５として酸化物膜を形成する場合、導電膜を形成した後、該導電膜に
、酸素ラジカル、酸素原子、酸素原子イオン、および酸素分子イオンの一以上を添加して
、酸化物膜を形成することができる。なお、導電膜の厚さは５ｎｍ以上５０ｎｍ以下、好
ましくは１０ｎｍ以上２０ｎｍ以下とすることができる。導電膜の厚さを５ｎｍ以上、さ
らには１０ｎｍ以上とすることで、大面積基板において、ばらつきを低減することができ
る。一方で、導電膜の厚さを５０ｎｍ以下、さらには２０ｎｍ以下とすることで、生産性
を高めることができる。また、酸素ラジカル、酸素原子、酸素原子イオン、および酸素分
子イオンの一以上の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処
理法等がある。さらには、酸素ラジカル、酸素原子、酸素原子イオン、および酸素分子イ
オンを導電膜に添加する際に、基板側にバイアスを印加することで、酸素の添加量を増大
させることが可能である。
【０１２０】
なお、絶縁膜１０５の一部である絶縁膜を、トランジスタＴｒ１、Ｔｒ３上に形成した
後、３５０℃以上６５０℃以下の加熱処理を行って、チャネル領域１１９、１２９の水素
化処理を行ってもよい。
【０１２１】
図４に示すように、絶縁膜１０５上に、半導体膜１３１、導電膜１３３ａ、１３３ｂ、
絶縁膜１３５、導電膜１３７を有するトランジスタＴｒ２を形成する。また、半導体膜１
４１、導電膜１４３ａ、１４３ｂ、絶縁膜１４５、導電膜１４７を有するトランジスタＴ
ｒ４を形成する。次に、トランジスタＴｒ２、Ｔｒ４上に絶縁膜１０７を形成する。
【０１２２】
トランジスタＴｒ２、Ｔｒ４の作製方法は、実施の形態２で後述する。
【０１２３】
なお、当該工程におけるメモリセル１００ａの上面図を図２（Ｃ）に示し、インバータ
回路１００ｂの上面図を図２（Ｄ）に示す。
【０１２４】
絶縁膜１０７は、絶縁膜１０５の作製方法を適宜用いることができる。
【０１２５】
次に、図５に示すように、絶縁膜１０７上に容量素子Ｃｓを形成する。
【０１２６】
絶縁膜１０７を覆うように導電膜を形成する。次に、導電膜上にマスクを形成した後、
マスクを用いて導電膜を選択的にエッチングすることによって、絶縁膜１０７上に容量素
子Ｃｓの電極としての機能を有する導電膜１５１を形成する。
【０１２７】
次に、絶縁膜１０７および導電膜１５１上に絶縁膜を形成する。次に、絶縁膜上にマス
クを形成した後、絶縁膜を選択的にエッチングすることによって、導電膜１５１上に容量
素子Ｃｓの誘電体としての機能を有する絶縁膜１５３を形成する。
【０１２８】
次に、絶縁膜１５３上に、導電膜１５１と同様の形成方法を用いて、導電膜１５５を形
成する。
【０１２９】
なお、当該工程におけるメモリセル１００ａの上面図を図２（Ｅ）に示し、インバータ
回路１００ｂの上面図を図２（Ｆ）に示す。
【０１３０】
次に、絶縁膜１０７および容量素子Ｃｓ上に絶縁膜１０９を形成する。
【０１３１】
絶縁膜１０９は、絶縁膜１０５の作製方法を適宜用いることができる。
【０１３２】
次に、絶縁膜１０９上にマスクを形成する。
【０１３３】
本実施の形態では、後に形成する開口部はアスペクト比が大きい。このため、マスクと
して、ハードマスク１５０ａ＿１とレジストマスク１５０ａ＿２を積層して形成すること
が好ましい。
【０１３４】
ハードマスク１５０ａ＿１は、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜
等の絶縁膜、またはタングステン膜等の導電膜の単層若しくは積層構造とすることができ
る。レジストマスク１５０ａ＿２は、リソグラフィ工程によって形成することができる。
【０１３５】
次に、図６に示すように、絶縁膜１０５、１０７、１０９、半導体膜１３１、１４１、
導電膜１３３ａ、１４３ａをエッチングして、不純物領域１１７ａ、１１７ｂ、１２７ａ
、１２７ｂを露出する開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄを形成する。この
時、絶縁膜１０５、１０７、１０９、半導体膜１３１、１４１、導電膜１３３ａ、１４３
ａのエッチング速度に対して、レジストマスク１５０ａ＿２のエッチング速度を小さくす
ることが好ましい。すなわち、レジストマスク１５０ａ＿２のエッチング速度を小さく抑
えることで、開口部の横方向への広がりを防止することができる。
【０１３６】
なお、窒化シリコン膜のエッチングガスとして、トリフルオロメタン（ＣＨＦ３）ガス
およびヘリウム（Ｈｅ）ガスを用いることができる。また、タングステン膜のエッチング
ガスとして、塩素（Ｃｌ２）ガス、四フッ化炭素（ＣＦ４）ガス、および酸素（Ｏ２）ガ
スを用いることができる。半導体膜１３１、１４１にＩｎ−Ｇａ−Ｚｎ酸化物膜を用いる
場合のエッチングガスとして、トリフルオロメタン（ＣＨＦ３）ガスおよびヘリウム（Ｈ
ｅ）ガスを用いることができる。または、ヘキサフルオロ１，３ブタジエン（Ｃ４Ｆ６）
ガス、およびアルゴン（Ａｒ）ガスを用いることができる。酸化シリコン膜のエッチング
ガスとして、ヘキサフルオロ１，３ブタジエン（Ｃ４Ｆ６）ガスおよびアルゴン（Ａｒ）
を用いることができる。酸化アルミニウム膜のエッチングガスとして、塩化ホウ素（ＢＣ
ｌ３）ガスを用いることができる。
【０１３７】
また、図２０に示すように、半導体膜１３１、１４１、導電膜１３３ａ、１４３ａの代
わりに、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄが形成される領域に、開口部１
３２、１４２を有する半導体膜１３１、１４１、導電膜１３３ａ、１４３ａを形成してお
くことで、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄを形成する際のエッチングガ
スの種類の変更数を低減することが可能であり、スループットを高めることができる。
【０１３８】
こののち、ハードマスク１５０ａ＿１およびレジストマスク１５０ａ＿２を除去する。
【０１３９】
ここで、異なる材料で形成された膜を有する多層膜に微細な開口部を形成する方法につ
いて説明する。
【０１４０】
微細な開口部を形成するには、平行平板型のエッチング装置を用いることが好ましい。
なお、エッチング装置は、高密度プラズマ発生源を有してもよい。また、エッチング装置
は、エッチングガスが各膜のエッチングにおいて適宜最適なガスを選択できるようなガス
供給システム１９０を有することが好ましい。また、エッチング装置は、複数のエッチン
グチャンバーを有してもよい。
【０１４１】
異なる材料で形成された膜を有する多層膜に微細な開口部を形成する方法として、一つ
のエッチングチャンバーにおいてエッチングを行う方法がある。この方法では、各膜をエ
ッチングするのに最適なエッチングガスを、膜ごとに切り替えて、エッチングチャンバー
内に導入すればよい。
【０１４２】
一つのエッチングチャンバーで多層膜をエッチングする際、エッチング生成物がエッチ
ングチャンバー壁に付着してしまうことがある。複数種のエッチング生成物がエッチング
チャンバー壁に付着すると、生成物の一部がパーティクルとなり、エッチングチャンバー
に飛散する。この結果、基板上にパーティクルが付着し、歩留まりの低下の原因となって
しまう。
【０１４３】
そこで、複数のエッチングチャンバーを有するエッチング装置を用いることで、膜ごと
にエッチングチャンバーを変えてエッチングすることが可能であり、複数種のパーティク
ルの付着を低減することができる。
【０１４４】
図２３は、３つのエッチングチャンバー１９４ａ、１９４ｂ、１９４ｃを有するエッチ
ング装置の一例である。図２３に示すエッチング装置は、３つのエッチングチャンバーと
、基板を各エッチングチャンバーへ移動する際に一時的に基板を待機させるトランスファ
ーチャンバー１９２と、各エッチングチャンバーへエッチングガス等を供給するガス供給
システム１９０と、図示していないが、各電源供給システム、ポンプシステム、ガス除害
システム等を有する。
【０１４５】
次に、図２３に示すエッチング装置を用いて多層膜をエッチングする方法について、説
明する。
【０１４６】
まず、基板をエッチングチャンバー１９４ａに挿入し、絶縁膜１０９、１０７をエッチ
ングする。次に、基板を、エッチングチャンバー１９４ａから、トランスファーチャンバ
ー１９２を介して、エッチングチャンバー１９４ｂに挿入し、導電膜１３３ａをエッチン
グする。次に、基板を、エッチングチャンバー１９４ｂから、上記と同様に、エッチング
チャンバー１９４ａに挿入し、半導体膜１３１及び絶縁膜１０５をエッチングする。次に
、基板を、エッチングチャンバー１９４ａから、上記と同様に、エッチングチャンバー１
９４ｃに移動して、レジストマスク１５０ａ＿２をアッシングする。なお、レジストマス
ク１５０ａ＿２が上記エッチング工程の際に除去されている場合、アッシング工程は不要
である。次に、基板を、エッチングチャンバー１９４ｃから、上記と同様に、エッチング
チャンバー１９４ａに移動し、ハードマスク１５０ａ＿１の窒化シリコン膜をエッチング
する。次に、基板を、エッチングチャンバー１９４ａから、上記と同様に、エッチングチ
ャンバー１９４ｂに移動し、ハードマスク１５０ａ＿１のタングステン膜をエッチングす
る。
【０１４７】
複数のエッチングチャンバーを有するエッチング装置は、エッチングチャンバー及びト
ランスファーチャンバー１９２は真空状態である。よって、異なるエッチングチャンバー
へ基板を移動する際も一切大気雰囲気にさらされないため、再現性よくエッチングするこ
とができる。また、膜の材料に合わせてエッチングチャンバーを選択することで、エッチ
ング処理時間を短くすることが可能であり、生産効率を高めることができる。
【０１４８】
また、複数のチャンバーを有するエッチング装置は、複数の基板を異なるチャンバーで
同時にエッチング処理を行うことが可能であり、生産効率を高めることができる。
【０１４９】
次に、図７に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄにマスク１
５２ａ、１５２ｂ、１５２ｃ、１５２ｄを形成することが好ましい。マスク１５２ａ、１
５２ｂ、１５２ｃ、１５２ｄを形成することで、のちの工程において、ハードマスクおよ
びレジストマスクが開口部に形成されることを防ぐことができる。マスク１５２ａ、１５
２ｂ、１５２ｃ、１５２ｄは、ＢＡＲＣ膜等の有機樹脂膜を用いて形成することができる
。
【０１５０】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｂ＿１とレジストマスク１５０ｂ＿２を積層して形成することが好ましい。
【０１５１】
ハードマスク１５０ｂ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｂ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０１５２】
次に、絶縁膜１０５、１０７、１０９、１５３、半導体膜１３１、１４１、導電膜１３
３ｂ、１４３ｂ、１５１をエッチングして、導電膜１１５、１２５を露出する開口部１５
３ａ、１５３ｂを形成する。この時、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄの
形成工程と同様に、エッチング速度を制御することで、開口部の横方向への広がりを防止
することが好ましい。
【０１５３】
こののち、ハードマスク１５０ｂ＿１およびレジストマスク１５０ｂ＿２を除去する。
【０１５４】
なお、ここでは、図６に示す開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄと、図７
に示す開口部１５３ａ、１５３ｂを別のエッチング工程で形成したが、開口部１５１ａ、
１５１ｂ、１５１ｃ、１５１ｄと、開口部１５３ａ、１５３ｂを同じエッチング工程で形
成してもよい。
【０１５５】
次に、図８に示すように、開口部１５３ａ、１５３ｂにマスク１５４ａ、１５４ｂを形
成することが好ましい。
【０１５６】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｃ＿１とレジストマスク１５０ｃ＿２を積層して形成することが好ましい。
【０１５７】
ハードマスク１５０ｃ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｃ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０１５８】
次に、絶縁膜１０７、１０９をエッチングして、導電膜１４３ｂを露出する開口部１５
５ａを形成する。この時、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄの形成工程と
同様に、エッチング速度を制御することで、開口部の横方向への広がりを防止することが
好ましい。
【０１５９】
こののち、ハードマスク１５０ｃ＿１およびレジストマスク１５０ｃ＿２を除去する。
【０１６０】
次に、図９に示すように、開口部１５５ａにマスク１６０を形成することが好ましい。
【０１６１】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｄ＿１とレジストマスク１５０ｄ＿２を積層して形成することが好ましい。
【０１６２】
ハードマスク１５０ｄ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｄ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０１６３】
次に、絶縁膜１０７、１０９をエッチングして、導電膜１３７、１４７を露出する開口
部１５７ａ、１５７ｂを形成する。この時、開口部１５１ａ、１５１ｂ、１５１ｃ、１５
１ｄの形成工程と同様に、エッチング速度を制御することで、開口部の横方向への広がり
を防止することが好ましい。
【０１６４】
こののち、ハードマスク１５０ｄ＿１およびレジストマスク１５０ｄ＿２を除去する。
【０１６５】
なお、ここでは、図８に示す開口部１５５ａと、図９に示す開口部１５７ａ、１５７ｂ
を別のエッチング工程で形成したが、開口部１５５ａと、開口部１５７ａ、１５７ｂを同
じエッチング工程で形成してもよい。
【０１６６】
次に、図１０に示すように、開口部１５７ａ、１５７ｂにマスク１５８ａ、１５８ｂを
形成することが好ましい。
【０１６７】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｅ＿１とレジストマスク１５０ｅ＿２を積層して形成することが好ましい。
【０１６８】
ハードマスク１５０ｅ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｅ＿２は、レジストマスク１５０ａ＿２は、と同様に形成する
ことができる。
【０１６９】
次に、絶縁膜１０９をエッチングして、導電膜１５５を露出する開口部１５９を形成す
る。この時、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄの形成工程と同様に、エッ
チング速度を制御することで、開口部の横方向への広がりを防止することが好ましい。
【０１７０】
こののち、ハードマスク１５０ｅ＿１およびレジストマスク１５０ｅ＿２を除去する。
【０１７１】
次に、図１１に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄ、１５３
ａ、１５３ｂ、１５５ａ、１５７ａ、１５７ｂに形成されたマスク１５２ａ、１５２ｂ、
１５２ｃ、１５２ｄ、１５４ａ、１５４ｂ、１６０、１５８ａ、１５８ｂを除去する。
【０１７２】
次に、図１２に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄ、１５３
ａ、１５３ｂ、１５５ａ、１５７ａ、１５７ｂ、１５９に、プラグとしての機能を有する
導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７
ａ、１６７ｂ、１６９を形成する。
【０１７３】
導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６
７ａ、１６７ｂ、１６９は、スパッタリング法、ＣＶＤ法、蒸着法等で、開口部を充填す
るように導電膜を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏ
ｌｉｓｈｉｎｇ）法またはエッチング法により絶縁膜１０９上の導電膜を除去することで
、形成できる。また、導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６
３ｂ、１６５、１６７ａ、１６７ｂ、１６９を、ダマシン法を用いて形成してもよい。
【０１７４】
なお、当該工程におけるメモリセル１００ａの上面図を図２（Ｇ）に示し、インバータ
回路１００ｂの上面図を図２（Ｈ）に示す。
【０１７５】
次に、図１３に示すように、絶縁膜１０９および導電膜１６１ａ、１６１ｂ、１６１ｃ
、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９上に、配線とし
ての機能を有する導電膜１７１ａ、１７１ｂ、１７１ｃ、１７１ｄ、１７３ａ、１７５、
１７７ａ、１７７ｂ、１７９を形成する。
【０１７６】
絶縁膜１０９を覆うように導電膜を形成する。次に、導電膜上にマスクを形成した後、
導電膜を選択的にエッチングすることによって、絶縁膜１０９上に導電膜１７１ａ、１７
１ｂ、１７１ｃ、１７１ｄ、１７３ａ、１７５、１７７ａ、１７７ｂ、１７９を形成する
ことができる。
【０１７７】
なお、当該工程におけるメモリセル１００ａの上面図を図２（Ｉ）に示し、インバータ
回路１００ｂの上面図を図２（Ｊ）に示す。
【０１７８】
以上の工程により、半導体装置を作製することができる。
【０１７９】
なお、ここでは、ハードマスクを使用して作製する場合の例を示した。ただし、本発明の
一態様は、これに限定されない。場合によっては、または、状況に応じて、様々な方法を
用いて、半導体装置を作製することができる。例えば、場合によっては、または、状況に
応じて、ハードマスクを使用せずに、作製してもよい。
【０１８０】
なお、図２（Ｊ）において、導電膜１２５と導電膜１４７は、異なる導電膜１６３ｂ、
導電膜１６７ｂ、及び導電膜１７７ｂを用いて電気的に接続されるが、図２１（Ａ）に示
すように、導電膜１２５及び導電膜１４７に直接接続される導電膜１６３ｃを設けてもよ
い。この結果、導電膜１２５及び導電膜１４７の接続面積を縮小することが可能である。
なお、図２１（Ａ）は、インバータ回路１００ｂの上面図であり、図２１（Ｂ）は、図２
１（Ａ）の一点破線Ａ−Ｂの断面図である。
【０１８１】
図２１（Ｂ）は、トランジスタＴｒ２、Ｔｒ４のチャネル幅方向の断面図である。トラ
ンジスタＴｒ２においてゲート電極としての機能を有する導電膜１２５は、導電膜１２５
ａ、１２５ｂが積層されている。トランジスタＴｒ４においてゲート電極としての機能を
有する導電膜１４７は、導電膜１４７ａ、１４７ｂが積層されている。
【０１８２】
ここでは、トランジスタＴｒ２として、ＦＩＮ型（フィン型）のトランジスタを示すが
、プレーナ型、ＴＲＩ−ＧＡＴＥ型（トライゲート型）等のトランジスタを適宜用いて形
成することができる。また、ここでは、トランジスタＴｒ４として、トップゲート型、ボ
トムゲート型、ダブルゲート型（チャネルの上下にゲートが配置されている）等、様々な
トランジスタを用いて形成することができる。
【０１８３】
また、トランジスタＴｒ２以外のトランジスタ、例えば、トランジスタＴｒ１、Ｔｒ３、
Ｔｒ４などにおいても、ＦＩＮ型（フィン型）のトランジスタを採用してもよい。または
、プレーナ型、ＴＲＩ−ＧＡＴＥ型（トライゲート型）、トップゲート型、ボトムゲート
型、ダブルゲート型（チャネルの上下にゲートが配置されている）、などのトランジスタ
を採用してもよい。
【０１８４】
＜半導体装置の作製方法の変形例＞
ここでは、電気特性の優れたトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の作製方法
の一例について、説明する。
【０１８５】
図３と同様に、基板１０１にトランジスタＴｒ１、Ｔｒ３を形成する。次に、不純物領
域１１７ａ、１１７ｂ、１２７ａ、１２７ｂ、絶縁膜１１３、１２３、導電膜１１５、１
２５上に、図１５に示すように、絶縁膜１０５ａを形成する。半導体装置の作製工程にお
ける加熱処理において、チャネル領域１１９、１２９の水素化処理を行うため、絶縁膜１
０５ａは、加熱により水素を放出する絶縁膜、代表的には、水素を含む窒化シリコン膜、
水素を含む窒化酸化シリコン膜等を用いて形成することが好ましい。加熱により水素を放
出する絶縁膜は、絶縁膜１０５の作製方法を適宜用いることができる。
【０１８６】
次に、絶縁膜１０５ａ上に絶縁膜１０５ｂを形成する。絶縁膜１０５ｂは、絶縁膜１０
５に示す材料を適宜用いて形成する。なお、絶縁膜１０５ｂは平坦性を有することが好ま
しく、塗布法を用いて形成することが好ましい。または、絶縁膜を形成した後、ＣＭＰ法
等で平坦化処理することが好ましい。この結果、のちに形成する絶縁膜の被覆性を高める
ことが可能である。
【０１８７】
次に、絶縁膜１０５ｂ上に絶縁膜１０５ｃを形成する。絶縁膜１０５ｃは、水素、水等
のバリア性を有する膜を用いて形成することが好ましい。さらには、水素、水、酸素等の
バリア性を有する膜を用いて形成することが好ましい。水素、水、酸素等のバリア性を有
する膜の代表例としては、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、
酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、
酸化窒化イットリウム膜、酸化ハフニウム膜、または酸化窒化ハフニウム膜等がある。
【０１８８】
絶縁膜１０５ｃの厚さは、水素の拡散を防ぐことが可能な厚さであることが好ましく、
代表的には２０ｎｍ以上２５０ｎｍ以下であることが好ましい。
【０１８９】
また、絶縁膜１０５ｂの平坦性が高いと、絶縁膜１０５ｃの厚さが薄い場合であっても
被覆性を高めることが可能であり、絶縁膜１０５ｃの水素、水等のバリア性を高めること
ができるため、好ましい。
【０１９０】
絶縁膜１０５ｃは、絶縁膜１０５の作製方法を適宜用いることができる。また、絶縁膜
１０５ｂ上に導電膜を形成した後、該導電膜に、酸素ラジカル、酸素原子、酸素原子イオ
ン、および酸素分子イオンの一以上を添加して、酸化物膜で形成される絶縁膜１０５ｃを
形成することができる。
【０１９１】
次に、絶縁膜１０５ｃ上に絶縁膜１０５ｄを形成する。絶縁膜１０５ｄは、加熱により
酸素を放出する絶縁膜を用いて形成することが好ましい。この結果、半導体装置の作製工
程における加熱処理により、絶縁膜１０５ｄに含まれる酸素を、のちに形成されるトラン
ジスタＴｒ２、Ｔｒ４の半導体膜に移動させることが可能である。半導体膜が酸化物半導
体膜で形成される場合、酸化物半導体膜に含まれる酸素欠損量を低減することが可能であ
る。
【０１９２】
酸化物半導体膜において、酸素欠損は、キャリアトラップとなることや、水素を捕獲す
ることによってキャリア発生源となることがある。このため、トランジスタＴｒ２、Ｔｒ
４の半導体膜として酸化物半導体膜を用いた場合、絶縁膜１０５ｄに含まれる酸素を酸化
物半導体膜に移動させ、酸化物半導体膜の酸素欠損量を低減することで、優れた電気特性
を有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０１９３】
以上の工程により、絶縁膜１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを有する絶縁膜１
０５を形成する。
【０１９４】
次に、図１６に示すように、絶縁膜１０５上に、トランジスタＴｒ２、Ｔｒ４を形成す
る。次に、トランジスタＴｒ２、Ｔｒ４上に絶縁膜１０７を形成する。ここでは、絶縁膜
１０７として、絶縁膜１０７ａ、１０７ｂが順に積層されている。
【０１９５】
絶縁膜１０７ａ、１０７ｂの一方が、絶縁膜１０５ｃと同様に、水素、水等のバリア性
を有する膜を用いて形成することが好ましい。さらには、水素、水、酸素等のバリア性を
有する膜を用いて形成することが好ましい。ここでは、絶縁膜１０７ａを、水素、水、酸
素等のバリア性を有する膜を用いて形成する。
【０１９６】
次に、絶縁膜１０７上に、容量素子Ｃｓを形成する。次に、絶縁膜１０７および容量素
子Ｃｓ上に絶縁膜１０９を形成する。
【０１９７】
なお、絶縁膜１０７、１０９、トランジスタＴｒ２、Ｔｒ４、容量素子Ｃｓの作製工程
における加熱処理において、絶縁膜１０５ａに含まれる水素がトランジスタＴｒ１、Ｔｒ
３のチャネル領域に拡散し、チャネル領域に含まれる欠陥（ダングリングボンド）を修復
させる（水素終端させる）ことが可能である。
【０１９８】
一方、絶縁膜１０５ａに含まれる水素は、加熱処理により、絶縁膜１０５ｂにも拡散し
てしまうが、絶縁膜１０５ｃが、水素、水等のバリア膜としての機能を有する。このため
、水素が、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことが
できる。
【０１９９】
酸化物半導体膜に拡散した水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠
損に水素が入ることで、キャリアである電子が生成される。また、水素の一部が金属原子
と結合する酸素と結合することで、キャリアである電子を生成する。従って、水素が拡散
された酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため
、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に、水素、水等が拡散するのを防ぐこ
とで、優れた電気特性を有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０２００】
また、絶縁膜１０５ｄとして、加熱処理により酸素を放出する絶縁膜を用いて形成する
ことで、加熱処理において、絶縁膜１０５ｄに含まれる酸素を、トランジスタＴｒ２、Ｔ
ｒ４に含まれる半導体膜に拡散させることが可能であり、優れた電気特性を有するトラン
ジスタＴｒ２、Ｔｒ４を作製することができる。
【０２０１】
さらに、絶縁膜１０５ｃ、絶縁膜１０７ａでトランジスタＴｒ２、Ｔｒ４および絶縁膜
１０５ｄが挟まれている。絶縁膜１０５ｃ、絶縁膜１０７ａは、水素、水等のバリア膜と
しての機能を有する。さらには、水素、水、酸素等のバリア膜としての機能を有する。こ
のため、絶縁膜１０５ｄに含まれる酸素を、トランジスタＴｒ２、Ｔｒ４に含まれる半導
体膜に効率よく拡散させることが可能であると共に、外部からの水素、水等がトランジス
タＴｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことができる。このため、優
れた電気特性を有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０２０２】
なお、絶縁膜１０５ｃ、１０７ａを有することで、トランジスタＴｒ２、Ｔｒ４に含ま
れる半導体膜の水素濃度は、トランジスタＴｒ１、Ｔｒ３のチャネル領域の１／１０未満
、好ましくは１／１００未満とすることができる。
【０２０３】
また、絶縁膜１０５ｃとして、水、水素と共に、酸素のバリア性を有する膜を用いて形
成することで、絶縁膜１０５ｄに含まれる酸素の拡散が、絶縁膜１０５ｃによって妨げら
れる。このため、加熱処理において、絶縁膜１０５ｄに含まれる酸素を、トランジスタＴ
ｒ２、Ｔｒ４に含まれる半導体膜に、効率良く拡散させることができる。
【０２０４】
さらに、当該工程において、絶縁膜１０５、１０７、１０９に開口部が形成されていな
い。また、開口部を充填する導電膜が形成されていない。このため、加熱処理において、
開口部および開口部を充填する導電膜を介して、絶縁膜１０５ａに含まれる水素が、トラ
ンジスタＴｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことができる。また、
絶縁膜１０５ｄに含まれる酸素を、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に効
率よく拡散させることができる。
【０２０５】
こののち、図６乃至図１１の工程を行うことで、絶縁膜１０５、１０７、１０９、半導
体膜１３１、１４１、導電膜１３３ａ、１３３ｂ、１４３ａ、１４３ｂ、導電膜１５１、
絶縁膜１５３に開口部を形成する。次に、図１２および図１３の工程を行うことで、図１
９に示すように、プラグとしての機能を有する導電膜１６１ａ、１６１ｂ、１６１ｃ、１
６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９、および配線として
の機能を有する導電膜１７１ａ、１７１ｂ、１７１ｃ、１７１ｄ、１７３ａ、１７５、１
７７ａ、１７７ｂ、１７９を形成する。
【０２０６】
なお、異なる材料で形成された絶縁膜が積層される場合、各絶縁膜のエッチング速度に
よって、開口部の幅が異なってくる。例えば、エッチングされやすい絶縁膜においては、
開口部の幅が広くなり、エッチングされにくい絶縁膜においては、開口部の幅が狭くなる
場合がある。この結果、図１９に示すように、一度の形成工程で、側面に複数の凸部を有
する導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１
６７ａ、１６７ｂが形成される。なお、凸部は、導電膜１６１ａ、１６１ｂ、１６１ｃ、
１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂの膜厚方向の断面形状にお
いて一以上有する。また、絶縁膜１０９から絶縁膜１０７の方へ向かって導電膜の幅が徐
々に狭くならず、絶縁膜１０９から絶縁膜１０７の方へ向かって、幅が狭い領域と、幅が
広い領域とをランダムに有する導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３
ａ、１６３ｂ、１６５、１６７ａ、１６７ｂが形成される。
【０２０７】
また、導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５
、１６７ａ、１６７ｂは、少なくとも、第１の幅と、第２の幅と、第３の幅を有する領域
を有し、第１の幅と、第２の幅と、第３の幅のうち少なくとも２つの値が異なる。
【０２０８】
例えば、第１の幅の領域、第２の幅の領域、および第３の幅の領域が順に形成される導
電膜であって、第１の幅が第２の幅より大きく、第３の幅が第２の幅より大きい場合があ
る。このような場合、第１の幅の領域および第３の幅の領域は、窒化シリコン膜、窒化酸
化シリコン膜、酸化アルミニウム膜等の開口部に形成され、第２の幅の領域は、酸化シリ
コン膜、酸化窒化シリコン膜等の開口部に形成される。
【０２０９】
または、第１の幅の領域、第２の幅の領域、および第３の幅の領域が順に形成される導
電膜であって、第１の幅が第２の幅より小さく、第３の幅が第２の幅より小さい場合があ
る。このような場合、第１の幅の領域および第３の幅の領域は、酸化シリコン膜、酸化窒
化シリコン膜等の開口部に形成され、第２の幅の領域は、窒化シリコン膜、窒化酸化シリ
コン膜、酸化アルミニウム膜等の開口部に形成される。
【０２１０】
図１９に示す形状の導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６
３ｂ、１６５、１６７ａ、１６７ｂ、１６９は、絶縁膜１０５、１０７、１０９との密着
性が高い。導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６
５、１６７ａ、１６７ｂ、１６９を形成する際の工程の一であるＣＭＰ法において、研磨
工程があるが、当該工程における機械的な負荷による、導電膜１６１ａ、１６１ｂ、１６
１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９の剥離を防
ぐことが可能である。この結果、半導体装置の歩留まりを高めることができる。
【０２１１】
本実施の形態では、ｐチャネル型のトランジスタが形成される基板と、ｎチャネル型の
トランジスタが形成される基板を貼りあわせすることなく、ｐチャネル型のトランジスタ
上に、ｎチャネル型のトランジスタを積層することができる。
【０２１２】
次に、半導体装置のメモリセル１００ａおよびインバータ回路１００ｂの回路図の一例
を、図１７を用いて説明する。
【０２１３】
＜メモリセルの回路図＞
次に、図１７（Ａ）に、メモリセル１００ａの回路図を示す。メモリセル１００ａは、
トランジスタＴｒ１、トランジスタＴｒ２、および容量素子Ｃｓを有する。メモリセル１
００ａにおいて、ノードＦＮがデータ保持部である。トランジスタＴｒ１は、ゲートがノ
ードＦＮに、ソースおよびドレインの一方が配線Ｗ３に、ソースおよびドレインの他方が
配線Ｗ２に接続されている。トランジスタＴｒ２は、ノードＦＮと配線Ｗ２を接続するス
イッチとして機能する。容量素子Ｃｓは、配線Ｗ４およびノードＦＮの間に接続される。
【０２１４】
トランジスタＴｒ１のチャネル領域が形成される領域は、酸化物半導体、シリコンなど
、様々な材料を用いることができる。ここでは、トランジスタＴｒ１として、ｐ型のトラ
ンジスタを用いて説明する。配線Ｗ２は、トランジスタＴｒ２のソースまたはドレインの
一方に接続される。
【０２１５】
配線Ｗ３はソース線または電源線としての機能を有する。配線Ｗ３は一定の電位に保持
されることが好ましい。ただし、電源の遮断投入の際に電位の変動があっても構わない。
【０２１６】
トランジスタＴｒ２は酸化物半導体膜を有しており、酸化物半導体膜にチャネル領域が
形成される。したがって、トランジスタＴｒ２は、オフ電流が極めて低い（オフ抵抗が極
めて高い）という特性を有する。トランジスタＴｒ２は、データの書き込みの際にオンと
なることから、書き込みトランジスタとも呼ばれる。ここでは、トランジスタＴｒ２は、
ｎ型のトランジスタを用いて説明する。
【０２１７】
トランジスタＴｒ２のゲートは、配線Ｗ１に電気的に接続される。配線Ｗ１は、書き込
みワード線としての機能を有する。トランジスタＴｒ２は、ここでは、シングルゲート構
造であるが、適宜デュアルゲート構造とすることができる。
【０２１８】
トランジスタＴｒ２のソースおよびドレインの一方は、配線Ｗ２に電気的に接続される
。配線Ｗ２は、ビット線としての機能を有する。
【０２１９】
トランジスタＴｒ２のソースおよびドレインの他方は、容量素子Ｃｓの一方の電極に電
気的に接続される。また、トランジスタＴｒ２のソースおよびドレインの他方は、トラン
ジスタＴｒ１のゲートに電気的に接続される。容量素子Ｃｓの他方の電極は、配線Ｗ４に
電気的に接続される。
【０２２０】
なお、配線Ｗ４の電位を変動させることにより、トランジスタＴｒ１のゲート（ノード
ＦＮ）の電位が変動する。配線Ｗ４は、容量線としての機能を有する。
【０２２１】
ここで、メモリセル１００ａのデータの書き込みについて説明する。配線Ｗ１および配
線Ｗ２に一定電圧を与えた状態で、トランジスタＴｒ２をオン状態にして、ノードＦＮを
配線Ｗ２に接続することで、データを書き込む。
【０２２２】
次に、データの読出しについて説明する。配線Ｗ２、配線Ｗ３、および配線Ｗ４それぞ
れに一定電圧を与える。ノードＦＮの電圧に応じて、トランジスタＴｒ１のソースとドレ
インと間を流れる電流値が変動する。トランジスタＴｒ１のソース―ドレイン電流により
、配線Ｗ２が充電あるいは放電される。このため、配線Ｗ２の電圧を検出することで、メ
モリセル１００ａに保持されているデータ値を読み出すことができる。
【０２２３】
なお、トランジスタＴｒ１およびトランジスタＴｒ２は、ｐチャネル型トランジスタま
たはｎチャネル型トランジスタとすることができる。トランジスタＴｒ１およびトランジ
スタＴｒ２の導電型に合わせて、配線（配線Ｗ２、配線Ｗ３、配線Ｗ４）に印加する電圧
が決定される。
【０２２４】
図１７（Ａ）のメモリセル１００ａにおいて、データはノードＦＮの電位として保持さ
れる。トランジスタＴｒ２のオフ抵抗が十分に高ければ、長期にわたってデータを保持す
ることができる。
【０２２５】
なお、酸化物半導体膜を有するトランジスタは、半導体基板にチャネル領域を有するｎ
チャネル型のトランジスタと同等の周波数特性を示す。チャネル長が１００ｎｍ未満であ
り、ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での遮断周波数（ｆＴ）が１ＧＨｚより
も高く、高い周波数特性を有するトランジスタは、記憶回路や論理回路、アナログ回路に
用いた場合、高速な動作を実現できる。従って、酸化物半導体膜を有するトランジスタＴ
ｒ２と、半導体基板にチャネル領域を有するｐチャネル型のトランジスタＴｒ１とで作製
したメモリセル１００ａは、高速動作が可能である。また、酸化物半導体膜を有するトラ
ンジスタＴｒ２は、トランジスタＴｒ１と積層することが可能である。このため、３次元
的にトランジスタを配置することが可能であるため、集積度の高い半導体装置を作製する
ことができる。または、半導体装置の小型化が可能である。
【０２２６】
＜インバータの回路図＞
図１７（Ｂ）は、半導体装置に含まれるインバータ回路１００ｂの回路図である。図１
７（Ｂ）に示すインバータ回路１００ｂは、トランジスタＴｒ３およびトランジスタＴｒ
４を有する。トランジスタＴｒ３のゲートは、配線Ｗ６に電気的に接続され、トランジス
タＴｒ３のソースおよびドレインの一方は、配線Ｗ７に電気的に接続され、トランジスタ
Ｔｒ３のソースおよびドレインの他方は、配線Ｗ８に電気的に接続される。
【０２２７】
トランジスタＴｒ４のゲートは、配線Ｗ６に電気的に接続され、トランジスタＴｒ４の
ソースおよびドレインの一方は、配線Ｗ８に電気的に接続され、トランジスタＴｒ４のソ
ースおよびドレインの他方は、配線Ｗ９に電気的に接続される。
【０２２８】
トランジスタＴｒ３はｐ型のトランジスタである。トランジスタＴｒ３のチャネル領域
が形成される領域は、酸化物半導体、シリコンなど、様々な材料を用いることができる。
【０２２９】
トランジスタＴｒ４のチャネル領域が形成される領域は酸化物半導体膜を有している。
したがって、トランジスタＴｒ４は、オフ電流が極めて低い（オフ抵抗が極めて高い）と
いう特性を有する。ここでは、トランジスタＴｒ４として、ｎチャネル型のトランジスタ
を用いて説明する。
【０２３０】
トランジスタＴｒ４は、シングルゲート構造であるが、適宜デュアルゲート構造とする
ことができる。
【０２３１】
なお、トランジスタＴｒ３およびトランジスタＴｒ４はそれぞれ、ｐチャネル型トラン
ジスタまたはｎチャネル型トランジスタを適宜用いて形成することができる。
【０２３２】
メモリセル１００ａと同様に、半導体基板にチャネル領域を有するｐチャネル型のトラ
ンジスタＴｒ３と、酸化物半導体膜を有するトランジスタＴｒ４とで作製したインバータ
回路は、高速動作が可能である。また、酸化物半導体膜を有するトランジスタＴｒ４は、
トランジスタＴｒ３と積層することが可能である。このため、３次元的にトランジスタを
配置することが可能であるため、集積度の高い半導体装置を作製することができる。また
は、半導体装置の小型化が可能である。
【０２３３】
なお、本実施の形態に示す半導体装置は、メモリセルおよびインバータ回路を有する構
成で説明したが、アナログスイッチ回路、ＮＯＲ回路、ＯＲ回路、ＮＡＮＤ回路、ＡＮＤ
回路、その他の回路を適宜設けることが可能である。
【０２３４】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２３５】
（実施の形態２）
膜中に酸素欠損が含まれている酸化物半導体を用いたトランジスタは、しきい値電圧が
マイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体
に含まれる酸素欠損に起因して電荷が生じてしまい、低抵抗化するためである。また、酸
化物半導体膜に酸素欠損が含まれると、経時変化やストレス試験（代表的には、光ゲート
ＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験等）により、トランジスタの電
気特性、代表的にはしきい値電圧が変動してしまうという問題がある。そこで、本実施の
形態では、しきい値電圧の変動が少なく、信頼性の高い半導体装置およびその作製方法に
ついて説明する。また、電気特性の優れたトランジスタおよびその作製方法について説明
する。
【０２３６】
＜トランジスタの構成例＞
本実施の形態では、実施の形態１に示すトランジスタＴｒ２、Ｔｒ４に適用できるトラ
ンジスタの構造およびその作製方法について、説明する。なお、本実施の形態では、半導
体膜として酸化物半導体膜を用いたトランジスタを説明する。また、本実施の形態では、
トップゲート構造のトランジスタについて説明する。
【０２３７】
図２４（Ａ）乃至図２４（Ｃ）は、トランジスタ２００の上面図および断面図である。
図２４（Ａ）はトランジスタ２００の上面図であり、図２４（Ｂ）は、図２４（Ａ）の一
点鎖線Ａ−Ｂ間の断面図であり、図２４（Ｃ）は、図２４（Ａ）の一点鎖線Ｃ−Ｄ間の断
面図である。なお、図２４（Ａ）では、明瞭化のため、例えば、絶縁膜１０５、酸化物半
導体膜２０７、酸化物半導体膜２１５、ゲート絶縁膜２１７、絶縁膜２２１、絶縁膜２２
３などを省略している。
【０２３８】
また、図２４（Ｂ）は、トランジスタ２００のチャネル長方向の断面図であり、図２４
（Ｃ）は、トランジスタ２００のチャネル幅方向の断面図である。
【０２３９】
図２４に示すトランジスタ２００は、絶縁膜１０５上に設けられる。トランジスタ２０
０は、絶縁膜１０５上の酸化物半導体膜２０７と、酸化物半導体膜２０７に接する酸化物
半導体膜２１１と、酸化物半導体膜２１１の上面および側面並びに酸化物半導体膜２０７
の側面に少なくとも接する一対の電極２１３ａ、２１３ｂと、酸化物半導体膜２１１およ
び一対の電極２１３ａ、２１３ｂと接する酸化物半導体膜２１５と、酸化物半導体膜２１
５を介して酸化物半導体膜２１１と重なるゲート絶縁膜２１７と、ゲート絶縁膜２１７と
接し、且つ酸化物半導体膜２１５およびゲート絶縁膜２１７を介して酸化物半導体膜２１
１と重なるゲート電極２１９とを有する。また、一対の電極２１３ａ、２１３ｂ、酸化物
半導体膜２１５、ゲート絶縁膜２１７、およびゲート電極２１９を覆う絶縁膜２２１と、
絶縁膜２２１を覆う絶縁膜２２３とを有してもよい。
【０２４０】
トランジスタ２００に含まれる絶縁膜１０５は、凸部を有する。また、該凸部上に酸化
物半導体膜２０７、２１１が形成される。このため、図２４（Ｃ）に示すように、チャネ
ル幅方向において、ゲート電極２１９はゲート絶縁膜２１７を介して酸化物半導体膜２０
７、２１１の側面と対向する。即ち、ゲート電極２１９に電圧が印加されると、酸化物半
導体膜２０７、２１１は、チャネル幅方向においてゲート電極２１９の電界で囲まれる。
ゲート電極２１９の電界で酸化物半導体膜が囲まれるトランジスタの構造を、ｓｕｒｒｏ
ｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構
造のトランジスタにおいて、オン状態では酸化物半導体膜２１１の全体（バルク）にチャ
ネルが形成されるため、オン電流が増大する。一方、オフ状態の場合、酸化物半導体膜２
１１に形成されるチャネル領域の全領域を空乏化するため、オフ電流をさらに小さくする
ことができる。
【０２４１】
以下に、トランジスタ２００の各構成について説明する。
【０２４２】
絶縁膜１０５は、酸化物半導体膜２０７の下地膜としての機能を有する。絶縁膜１０５
としては、欠陥の少ない膜または不純物の少ない膜を用いることで、トランジスタの電気
特性の変動、またはしきい値電圧のシフト等を低減することが可能であるため、好ましい
。
【０２４３】
絶縁膜１０５として、窒素酸化物が少なく、欠陥準位の密度が低い酸化物絶縁膜を用い
ることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジ
スタの電気特性の変動を低減することができる。
【０２４４】
また、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の
加熱処理における、窒素酸化物が少なく、欠陥準位の密度が低い酸化物絶縁膜は、ＳＩＭ
Ｓ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される
窒素濃度が２×１０２０ａｔｏｍｓ／ｃｍ３未満、７×１０１９ａｔｏｍｓ／ｃｍ３未満
、２×１０１９ａｔｏｍｓ／ｃｍ３未満、である。なお、絶縁膜１０５の成膜温度が高い
ほど、絶縁膜１０５の窒素酸化物の含有量を低減することが可能である。絶縁膜１０５の
成膜温度は、４５０℃以上基板歪み点未満、５００℃以上基板歪み点未満、または５００
℃以上５５０℃以下が好ましい。
【０２４５】
酸化物半導体膜２１１は、Ｉｎ若しくはＧａを含む酸化物半導体膜であり、代表的には
、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−
Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮ
ｄ）がある。
【０２４６】
なお、酸化物半導体膜２１１がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除い
てのＩｎとＭの原子の比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａ
ｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏ
ｍｉｃ％未満とする。
【０２４７】
酸化物半導体膜２１１中のインジウムやガリウムなどの含有量は、飛行時間型二次イオ
ン質量分析法（ＴＯＦ−ＳＩＭＳ）や、Ｘ線電子分光法（ＸＰＳ）、ＩＣＰ質量分析（Ｉ
ＣＰ−ＭＳ）で比較できる。
【０２４８】
酸化物半導体膜２１１は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上であるため、トランジスタ２００のオフ電流を低減するこ
とができる。
【０２４９】
酸化物半導体膜２１１の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１
００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０２５０】
酸化物半導体膜２０７および酸化物半導体膜２１５は、酸化物半導体膜２１１を構成す
る元素の一種以上から構成される酸化物半導体膜である。このため、酸化物半導体膜２１
１と酸化物半導体膜２０７および酸化物半導体膜２１５との界面において、界面散乱が起
こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジス
タ２００の電界効果移動度が高くなる。
【０２５１】
酸化物半導体膜２０７および酸化物半導体膜２１５は、代表的には、Ｇａ酸化物、Ｉｎ
−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ−Ｚ
ｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）で
あり、且つ酸化物半導体膜２１１よりも伝導帯下端のエネルギー準位が真空準位に近く、
代表的には、酸化物半導体膜２０７および酸化物半導体膜２１５の伝導帯下端のエネルギ
ーと、酸化物半導体膜２１１の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０
．０７ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下
、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜２０７および酸
化物半導体膜２１５の電子親和力と、酸化物半導体膜２１１との電子親和力との差が、０
．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅ
Ｖ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。なお、電子親和力
は、真空準位と伝導帯下端のエネルギーとの差である。
【０２５２】
酸化物半導体膜２０７および酸化物半導体膜２１５として、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚ
ｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄを、Ｉｎより高い原子数比で有することで、以
下の効果を有する場合がある。（１）酸化物半導体膜２０７および酸化物半導体膜２１５
のエネルギーギャップを大きくする。（２）酸化物半導体膜２０７および酸化物半導体膜
２１５の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半
導体膜２１１と比較して、絶縁性が高くなる。（５）Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ
、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠
損が生じにくくなる。
【０２５３】
酸化物半導体膜２０７および酸化物半導体膜２１５がＩｎ−Ｍ−Ｚｎ酸化物であるとき
、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏ
ｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉ
ｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
【０２５４】
また、酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５が
Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、ま
たはＮｄ）の場合、酸化物半導体膜２１１と比較して、酸化物半導体膜２０７および酸化
物半導体膜２１５に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ
、またはＮｄ）の原子数比が高く、代表的には、酸化物半導体膜２１１に含まれる上記原
子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子
数比である。前述のＭで表した元素はインジウムよりも酸素と強く結合するため、酸素欠
損が酸化物半導体膜２０７および酸化物半導体膜２１５に生じることを抑制する機能を有
する。即ち、酸化物半導体膜２０７および酸化物半導体膜２１５は酸化物半導体膜２１１
よりも酸素欠損が生じにくい酸化物半導体膜である。
【０２５５】
酸化物半導体膜２１１がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、
Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）の場合、酸化物半導体膜２１１を成膜するために
用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１と
すると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１
は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１
を１以上６以下とすることで、酸化物半導体膜２１１としてＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉ
ｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ
：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：
１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚ
ｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等がある。
【０２５６】
酸化物半導体膜２０７および酸化物半導体膜２１５がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａ
ｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）の場合、酸化物半導
体膜２０７および酸化物半導体膜２１５を成膜するために用いるターゲットにおいて、金
属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ
１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ま
しい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜２０７および酸化
物半導体膜２１５としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素
の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ：Ｚｎ＝１．１：
２．９：７．５、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ
：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ
：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、
Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：
６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：
６：８等がある。
【０２５７】
なお、酸化物半導体膜２０７、酸化物半導体膜２１１および酸化物半導体膜２１５の原
子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
【０２５８】
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比の
ものを用いればよい。
【０２５９】
また、酸化物半導体膜２０７および酸化物半導体膜２１５は同じ組成でもよい。例えば
、酸化物半導体膜２０７および酸化物半導体膜２１５としてＩｎ：Ｇａ：Ｚｎ＝１：３：
２、１：３：４、または１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい
。
【０２６０】
または、酸化物半導体膜２０７および酸化物半導体膜２１５は異なった組成でもよい。
例えば、酸化物半導体膜２０７としてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−
Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜２１５としてＩｎ：Ｇａ：Ｚｎ＝１：３：４ま
たは１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
【０２６１】
酸化物半導体膜２０７および酸化物半導体膜２１５の厚さは、３ｎｍ以上１００ｎｍ以
下、または３ｎｍ以上５０ｎｍ以下とする。
【０２６２】
ここで、酸化物半導体膜２１１の厚さは、少なくとも酸化物半導体膜２０７よりも厚く
形成することが好ましい。酸化物半導体膜２１１が厚いほど、トランジスタのオン電流を
高めることができる。また、酸化物半導体膜２０７は、酸化物半導体膜２１１の界面準位
の生成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物半導体膜２
１１の厚さは、酸化物半導体膜２０７の厚さに対して、１倍よりも大きく、または２倍以
上、または４倍以上、または６倍以上とすればよい。なお、トランジスタのオン電流を高
める必要のない場合にはその限りではなく、酸化物半導体膜２０７の厚さを酸化物半導体
膜２１１の厚さ以上としてもよい。この場合、酸化物半導体膜２０７により多くの酸素を
添加することが可能であるため、加熱処理により、酸化物半導体膜２１１に含まれる酸素
欠損量を低減することができる。
【０２６３】
また、酸化物半導体膜２１５も酸化物半導体膜２０７と同様に、酸化物半導体膜２１１
の界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物
半導体膜２０７と同等またはそれ以下の厚さとすればよい。酸化物半導体膜２１５が厚い
と、ゲート電極２１９による電界が酸化物半導体膜２１１に届きにくくなる恐れがあるた
め、酸化物半導体膜２１５は薄く形成することが好ましい。また、酸化物半導体膜２１５
に含まれる酸素が一対の電極２１３ａ、２１３ｂに拡散し、一対の電極２１３ａ、２１３
ｂが酸化するのを防ぐため、酸化物半導体膜２１５の膜厚は薄い方が好ましい。例えば、
酸化物半導体膜２１５は酸化物半導体膜２１１の厚さよりも薄くすればよい。なおこれに
限られず、酸化物半導体膜２１５の厚さはゲート絶縁膜２１７の耐圧を考慮して、トラン
ジスタを駆動させる電圧に応じて適宜設定すればよい。
【０２６４】
酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５それぞれ
の組成が異なる場合、界面は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ
Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することができる場合がある
。
【０２６５】
酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５に含まれ
る水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（ま
たは酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キ
ャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素
と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれて
いる酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
【０２６６】
このため、酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１
５は、酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、
酸化物半導体膜２１１において、ＳＩＭＳ分析により得られる水素濃度を、５×１０１９
ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、または５×１０
１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×
１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
この結果、トランジスタ２００は、しきい値電圧がプラスとなる電気特性（ノーマリーオ
フ特性ともいう。）を有する。
【０２６７】
なお、酸化物半導体膜２０７、２１１、２１５中の不純物濃度はＳＩＭＳで測定するこ
とができる。
【０２６８】
また、酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５に
おいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜２０７
、酸化物半導体膜２１１、および酸化物半導体膜２１５において酸素欠損が増加し、ｎ型
領域が形成されてしまう。このため、酸化物半導体膜２１１におけるシリコンや炭素の濃
度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以
下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ２
００は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有す
る。
【０２６９】
また、酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５に
おいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃
度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ
３以下にする。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャ
リアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。この
ため、酸化物半導体膜２１１のアルカリ金属またはアルカリ土類金属の濃度を低減するこ
とが好ましい。この結果、トランジスタ２００は、しきい値電圧がプラスとなる電気特性
（ノーマリーオフ特性ともいう。）を有する。
【０２７０】
また、酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５に
窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型領域が
形成されてしまう。この結果、窒素が含まれている酸化物半導体を用いたトランジスタは
ノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる
限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素
濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０２７１】
酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５の不純物
を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、
酸化物半導体膜２１１は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×
１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましく
は１×１０１１個／ｃｍ３以下であることが好ましい。
【０２７２】
酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５として、
不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電
気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠
陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよ
ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少な
いため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜
にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノ
ーマリーオフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合
がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流
が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖ
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１
×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャ
ネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジ
スタとなる場合がある。
【０２７３】
酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５は、例え
ば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構
造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠
陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０２７４】
酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５は、例え
ば微結晶構造でもよい。微結晶構造の酸化物半導体膜２０７、酸化物半導体膜２１１、お
よび酸化物半導体膜２１５は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶を膜中
に含む。または、微結晶構造の酸化物膜および酸化物半導体膜は、例えば、非晶質相に１
ｎｍ以上１０ｎｍ未満の結晶部を有する混相構造である。
【０２７５】
酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５は、例え
ば非晶質構造でもよい。非晶質構造の、酸化物半導体膜２０７、酸化物半導体膜２１１、
および酸化物半導体膜２１５は、例えば、原子配列が無秩序であり、結晶成分を有さない
。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さな
い。
【０２７６】
なお、酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５が
、ＣＡＡＣ−ＯＳ、微結晶構造、および非晶質構造の二以上の構造の領域を有する混合膜
であってもよい。混合膜として、例えば、非晶質構造の領域と、微結晶構造の領域と、Ｃ
ＡＡＣ−ＯＳの領域と、を有する単層構造がある。または、混合膜として、例えば、非晶
質構造の領域と、微結晶構造の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造がある。
【０２７７】
なお、酸化物半導体膜２０７、酸化物半導体膜２１１、および酸化物半導体膜２１５は
、例えば、単結晶構造を有してもよい。
【０２７８】
酸化物半導体膜２１１と比較して酸素欠損の生じにくい酸化物半導体膜を酸化物半導体
膜２１１に接して設けることで、酸化物半導体膜２１１における酸素欠損を低減すること
ができる。また、酸化物半導体膜２１１は、酸化物半導体膜２１１を構成する金属元素の
一以上を有する酸化物半導体膜２０７、２１５と接するため、酸化物半導体膜２０７と酸
化物半導体膜２１１との界面、酸化物半導体膜２１１と酸化物半導体膜２１５との界面に
おける界面準位密度が極めて低い。このため、酸化物半導体膜２０７または酸化物半導体
膜２１５に酸素を添加した後、加熱処理を行うことで該酸素が酸化物半導体膜２０７、２
１５から酸化物半導体膜２１１へ酸素が移動するが、このときに界面準位において酸素が
捕獲されにくく、効率よく酸化物半導体膜２０７、２１５に含まれる酸素を酸化物半導体
膜２１１へ移動させることが可能である。この結果、酸化物半導体膜２１１に含まれる酸
素欠損を低減することが可能である。また、酸化物半導体膜２０７、２１５に酸素が添加
されるため、酸化物半導体膜２０７、２１５の酸素欠損を低減することが可能である。即
ち、酸化物半導体膜２０７、２１１及び２１５の局在準位密度を低減することができる。
【０２７９】
また、酸化物半導体膜２１１が、構成元素の異なる絶縁膜（例えば、酸化シリコン膜を
含むゲート絶縁膜）と接する場合、界面準位が形成され、該界面準位はチャネルを形成す
ることがある。このような場合、しきい値電圧の異なる第２のトランジスタが出現し、ト
ランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、酸化物半導
体膜２１１を構成する金属元素を一種以上含む酸化物半導体膜２０７および酸化物半導体
膜２１５が酸化物半導体膜２１１と接するため、酸化物半導体膜２０７と酸化物半導体膜
２１１の界面、および酸化物半導体膜２１５と酸化物半導体膜２１１の界面に界面準位を
形成しにくくなる。
【０２８０】
また、酸化物半導体膜２０７、酸化物半導体膜２１５は、絶縁膜１０５、ゲート絶縁膜
２１７の構成元素が酸化物半導体膜２１１へ混入して、不純物による準位が形成されるこ
とを抑制するためのバリア膜としても機能する。
【０２８１】
例えば、絶縁膜１０５、ゲート絶縁膜２１７として、シリコンを含む絶縁膜を用いる場
合、該絶縁膜１０５、ゲート絶縁膜２１７中のシリコン、または絶縁膜１０５、ゲート絶
縁膜２１７中に混入されうる炭素が、酸化物半導体膜２０７または酸化物半導体膜２１５
の中へ界面から数ｎｍ程度まで混入することがある。シリコン、炭素等の不純物が酸化物
半導体膜２１１中に入ると不純物準位を形成し、不純物準位がドナーとなり電子を生成す
ることでｎ型化することがある。
【０２８２】
しかしながら、酸化物半導体膜２０７、酸化物半導体膜２１５の膜厚が、数ｎｍよりも
厚ければ、混入したシリコン、炭素等の不純物が酸化物半導体膜２１１にまで到達しない
ため、不純物準位の影響は低減される。
【０２８３】
よって酸化物半導体膜２０７、２１５を設けることにより、トランジスタのしきい値電
圧などの電気特性のばらつきを低減することができる。
【０２８４】
また、絶縁膜１０５、ゲート絶縁膜２１７と酸化物半導体膜２１１との界面にチャネル
が形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くな
る。しかしながら、酸化物半導体膜２１１を構成する金属元素を一種以上含む酸化物半導
体膜２０７、２１５が酸化物半導体膜２１１に接して設けられるため、酸化物半導体膜２
１１と酸化物半導体膜２０７、２１５との界面ではキャリアの散乱が起こりにくく、トラ
ンジスタの電界効果移動度を高くすることができる。
【０２８５】
本実施の形態においては、酸化物半導体膜２１１の酸素欠損量、さらには酸化物半導体
膜２１１に接する酸化物半導体膜２０７、２１５の酸素欠損量を低減することが可能であ
り、酸化物半導体膜２１１の局在準位密度を低減することができる。この結果、本実施の
形態に示すトランジスタ２００は、しきい値電圧の変動が少なく、信頼性が高い。また、
本実施の形態に示すトランジスタ２００は優れた電気特性を有する。
【０２８６】
一対の電極２１３ａ、２１３ｂは、導電材料として、アルミニウム、チタン、クロム、
ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、マンガン、ま
たはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造
として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜
の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタ
ン膜を積層する二層構造、銅−マグネシウム合金膜上に銅膜を積層する二層構造、銅−マ
グネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタ
ン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し
、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または
窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム
膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する
三層構造、銅−マグネシウム合金膜と、その銅−マグネシウム合金膜に重ねて銅膜を積層
し、さらにその上に銅−マグネシウム合金膜を形成する三層構造等がある。なお、酸化イ
ンジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０２８７】
なお、酸化物半導体膜２１１において、ゲート電極２１９と重なり、且つ一対の電極２
１３ａ、２１３ｂの間に挟まれる領域をチャネル形成領域という。また、チャネル形成領
域において、キャリアが主に流れる領域をチャネル領域という。ここでは、一対の電極２
１３ａ、２１３ｂの間に設けられる酸化物半導体膜２１１がチャネル領域である。また、
一対の電極２１３ａ、２１３ｂの間の距離をチャネル長という。
【０２８８】
ゲート絶縁膜２１７は、絶縁膜１０５の材料を適宜用いることができる。
【０２８９】
ゲート電極２１９は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、マ
ンガン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金
か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マン
ガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。ま
た、ゲート電極２１９は、単層構造でも、二層以上の積層構造としてもよい。例えば、シ
リコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム
膜上にチタン膜を積層する二層構造、銅−マグネシウム合金膜上に銅膜を積層する二層構
造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を
積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層
する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上に
チタン膜を形成する三層構造、銅−マグネシウム合金膜と、その銅−マグネシウム合金膜
に重ねて銅膜を積層し、さらにその上に銅−マグネシウム合金膜を形成する三層構造等が
ある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、
ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化
膜を用いてもよい。
【０２９０】
また、ゲート電極２１９は、透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０２９１】
絶縁膜２２１、２２３は、絶縁膜１０５に適用できる材料および形成方法を適宜用いて
形成することができる。なお、ここでは、絶縁膜２２１、２２３の積層構造としたが、単
層構造としてもよい。
【０２９２】
絶縁膜２２１または絶縁膜２２３として、酸化アルミニウム膜を用いることが好ましい
。酸化アルミニウムは、水素、水、および酸素のバリア膜として機能するため、絶縁膜２
２１または絶縁膜２２３として、酸化アルミニウム膜を用いることで、酸化物半導体膜２
１１に含まれる酸素の脱離を抑制すると共に、外部から酸化物半導体膜２１１へ水、水素
等が拡散するのを防ぐことが可能である。
【０２９３】
絶縁膜２２１および絶縁膜２２３が酸化物絶縁膜の場合、絶縁膜２２１および絶縁膜２
２３の一方または双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁膜を用いてもよい。このようにすることで、絶縁膜に含まれる当該酸素を酸化物半導体
膜に移動させ、酸素欠損を該酸素で補填することで、さらに酸素欠損を低減することが可
能となる。
【０２９４】
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜として、昇温脱離ガ
ス分析（以下、ＴＤＳ分析とする。）において、表面温度が１００℃以上７００℃以下、
または１００℃以上５００℃以下の範囲における酸素分子の放出量が、１．０×１０１８
分子／ｃｍ３以上である酸化物絶縁膜を用いることが好ましい。
【０２９５】
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、酸化物半導体膜
２１１に酸素を供給する機能を発揮できる厚さとする。例えば、５０ｎｍ以上５００ｎｍ
以下、または５０ｎｍ以上４００ｎｍ以下とすることができる。
【０２９６】
また、絶縁膜２２１および絶縁膜２２３の一方または双方として、水素含有量が少ない
窒化絶縁膜を設けてもよい。当該窒化絶縁膜としては、例えば、表面温度が１００℃以上
７００℃以下、または１００℃以上５００℃以下の範囲で行われるＴＤＳ分析によって測
定される水素分子の放出量が、５．０×１０２１分子／ｃｍ３未満、または３．０×１０
２１分子／ｃｍ３未満、または１．０×１０２１分子／ｃｍ３未満である窒化絶縁膜が好
ましい。
【０２９７】
窒化絶縁膜は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さ
とする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下
、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。
【０２９８】
酸化物半導体膜の下地膜としての機能を有する酸化窒化シリコン膜を、酸化物半導体膜
の加熱処理の温度より高い温度で成膜することで、酸化窒化シリコン膜の窒素濃度を低下
することが可能である。このため、加熱処理を行っても、酸化窒化シリコン膜における窒
素酸化物の生成及び欠陥量の増加を抑制することが可能である。
【０２９９】
また、酸化物半導体膜２０７に酸素を添加した後、酸化物半導体膜２１１を形成し、加
熱処理することで、酸化物半導体膜２０７に含まれる酸素が酸化物半導体膜２１１に拡散
する。この結果、酸化物半導体膜２１１の酸素欠損を低減することができる。
【０３００】
＜トランジスタの作製方法＞
次に、トランジスタの作製方法について、図２５および図２６を用いて説明する。
【０３０１】
図２５（Ａ）に示すように、絶縁膜１０４上に酸化物半導体膜２０６を形成する。次に
、酸化物半導体膜２０６に酸素２０８を添加する。
【０３０２】
なお、絶縁膜１０４はのちの加工により絶縁膜１０５となる。また、酸化物半導体膜２
０６はのちの加工により酸化物半導体膜２０７となる。
【０３０３】
ゲート電極２１９の形成方法を以下に示す。はじめに、スパッタリング法、化学気相堆
積（ＣＶＤ）法（有機金属化学気相堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子
層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法
、パルスレーザー堆積（ＰＬＤ）法等により導電膜を形成する。次に、該導電膜上にリソ
グラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして
、ゲート電極２１９を形成する。この後、マスクを除去する。
【０３０４】
ここでは、スパッタリング法により、厚さ２０ｎｍのタングステン膜を導電膜として形
成する。次に、導電膜上にリソグラフィ工程によりマスクを形成し、該マスクを用いて該
導電膜をウエットエッチングして、ゲート電極２１９を形成する。
【０３０５】
なお、加熱処理を行って、絶縁膜１０４に含まれる水、水素等を脱離させてもよい。こ
の結果、のちに形成される絶縁膜１０５に含まれる水、水素等の濃度を低減することが可
能であり、加熱処理によって、酸化物半導体膜２１１への該水、水素等の拡散量を低減す
ることができる。
【０３０６】
酸化物半導体膜２０６は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザ
ーアブレーション法、有機金属化学気相堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法
等を用いて形成することができる。
【０３０７】
スパッタリング法で酸化物半導体膜２０６を形成する場合、プラズマを発生させるため
の電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる
。
【０３０８】
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混
合ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対して酸素の
ガス比を高めることが好ましい。
【０３０９】
また、ターゲットは、形成する酸化物半導体膜２０６の組成にあわせて、適宜選択すれ
ばよい。
【０３１０】
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好まし
くは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−Ｏ
Ｓ膜を形成することができる。
【０３１１】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０３１２】
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０３１３】
ここでは、酸化物半導体膜２０６としてスパッタリング法により、厚さ２０ｎｍのＩｎ
−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：３：４）を形成する。
【０３１４】
酸化物半導体膜２０６に添加する酸素２０８として、酸素ラジカル、酸素原子、酸素原
子イオン、酸素分子イオン等のいずれか一以上を用いる。また、酸化物半導体膜２０６に
酸素２０８を添加する方法としては、イオンドーピング法、イオン注入法等がある。
【０３１５】
なお、酸素２０８を添加する方法としてイオン注入法を用いる場合、酸化物半導体膜２
０６に添加する酸素２０８として、酸素分子イオンを用いると、酸化物半導体膜２０６へ
のダメージを低減することが可能である。酸素分子イオンは、酸化物半導体膜２０６の表
面で分離し、酸素原子イオンとなって、酸化物半導体膜２０６に添加される。酸素分子か
ら酸素原子に分離するためにエネルギーが使用されるため、酸素分子イオンを酸化物半導
体膜２０６に添加した場合における酸素原子イオンあたりのエネルギーは、酸素原子イオ
ンを酸化物半導体膜２０６に添加した場合と比較して低い。このため、酸素分子イオンを
酸化物半導体膜２０６へ添加することで、酸化物半導体膜２０６へのダメージを低減でき
る。
【０３１６】
また、酸素分子イオンを用いることで、絶縁膜１０４に注入される酸素原子イオンそれ
ぞれのエネルギーが低減するため、酸素原子イオンが注入される位置が浅い。このため、
のちの加熱処理において、酸素原子が移動しやすくなり、のちに形成される酸化物半導体
膜２０９に、より多くの酸素を供給することができる。
【０３１７】
また、酸素分子イオンを注入する場合は、酸素原子イオンを注入する場合と比較して、
酸素原子イオンあたりのエネルギーが低い。このため、酸素分子イオンを用いて注入する
ことで、加速電圧を高めることが可能であり、スループットを高めることが可能である。
また、酸素分子イオンを用いて注入することで、酸素原子イオンを用いた場合と比較して
、ドーズ量を半分にすることが可能である。この結果、スループットを高めることができ
る。
【０３１８】
酸化物半導体膜２０６に酸素を添加する場合、酸化物半導体膜２０６に酸素原子イオン
の濃度プロファイルのピークが位置するような条件を用いて、酸化物半導体膜２０６に酸
素を添加することが好ましい。この結果、のちに形成される絶縁膜１０５へのダメージを
低減することが可能である。即ち、絶縁膜１０５の欠陥量を低減することができ、トラン
ジスタの電気特性の変動を抑制することが可能である。さらには、絶縁膜１０４および酸
化物半導体膜２０６界面における酸素原子の添加量が、１×１０２１ａｔｏｍｓ／ｃｍ３
未満、または１×１０２０ａｔｏｍｓ／ｃｍ３未満、または１×１０１９ａｔｏｍｓ／ｃ
ｍ３未満となるように、酸化物半導体膜２０６に酸素を添加することで、のちに形成され
る絶縁膜１０５に添加される酸素の量を低減できる。この結果、のちに形成される絶縁膜
１０５へのダメージを低減することが可能であり、トランジスタの電気特性の変動を抑制
することができる。
【０３１９】
また、当該酸素の添加工程において、絶縁膜１０４にも酸素が添加されたとしても、絶
縁膜１０４の窒素濃度が低い。このため、のちの加熱処理において、窒素酸化物の生成量
を低減することが可能である。トランジスタのバックチャネルにおける欠陥量を低減する
ことが可能である。トランジスタのバックチャネルにおけるキャリアトラップが少ないた
め、トランジスタのＧＢＴストレス試験におけるしきい値電圧の変動量を低減することが
できる。
【０３２０】
また、酸素を有する雰囲気で発生させたプラズマに酸化物半導体膜２０６を曝すプラズ
マ処理により、酸化物半導体膜２０６に酸素を添加してもよい。酸素を有する雰囲気とし
ては、酸素、オゾン、一酸化二窒素、二酸化窒素等の酸化性気体を有する雰囲気がある。
なお、絶縁膜１０５側にバイアスを印加した状態で発生したプラズマに酸化物半導体膜２
０６を曝すことで、酸化物半導体膜２０６への酸素添加量を増加させることが可能であり
好ましい。このようなプラズマ処理を行う装置の一例として、アッシング装置がある。
【０３２１】
ここでは、加速電圧を５ｋＶとし、ドーズ量が１×１０１６／ｃｍ２の酸素原子イオン
をイオン注入法により酸化物半導体膜２０６に添加する。
【０３２２】
なお、酸化物半導体膜２０６に含まれる酸素欠損が少ない場合、酸化物半導体膜２０６
に酸素を添加しなくともよい。または、酸化物半導体膜２０６の代わりに、のちに形成さ
れる、酸化物半導体膜２０９または酸化物半導体膜２１５に酸素を添加してもよい。
【０３２３】
以上の工程により、図２５（Ｂ）に示す酸素が添加された酸化物半導体膜２０６ａを形
成することができる。この結果、この後の加熱処理により酸化物半導体膜２０９の酸素欠
損量を低減することができる。なお、酸素が添加された酸化物半導体膜２０６ａは、酸素
が添加される前の酸化物半導体膜２０６と比較して、膜密度が低くなる。
【０３２４】
次に、図２５（Ｂ）に示すように、酸素が添加された酸化物半導体膜２０６ａ上に酸化
物半導体膜２０９を形成する。
【０３２５】
酸化物半導体膜２０９は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザ
ーアブレーション法、有機金属化学気相堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法
を用いて形成することができる。
【０３２６】
酸化物半導体膜２０９を形成する場合、プラズマを発生させるための電源装置は、ＲＦ
電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
【０３２７】
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混
合ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対して酸素の
ガス比を高めることが好ましい。
【０３２８】
また、ターゲットは、酸化物半導体膜２０９の組成にあわせて、適宜選択すればよい。
【０３２９】
なお、酸化物半導体膜２０９を形成する際に、例えば、スパッタリング法を用いる場合
、基板温度を１００℃以上４５０℃以下、さらに好ましくは１７０℃以上３５０℃以下と
して、加熱しながら酸化物半導体膜２０９を形成してもよい。
【０３３０】
ここでは、酸化物半導体膜２０９としてスパッタリング法により、厚さ２０ｎｍのＩｎ
−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を形成する。
【０３３１】
次に、加熱処理を行って、酸素が添加された酸化物半導体膜２０６ａに含まれる酸素の
一部を酸化物半導体膜２０９に移動させ、酸化物半導体膜２０９の酸素欠損を低減させる
ことができる。酸素欠損が低減された酸化物半導体膜を図２５（Ｃ）において酸化物半導
体膜２０９ａと示す。また、酸素が添加された酸化物半導体膜２０６ａの酸素欠損を低減
させることができる。該酸化物半導体膜を図２５（Ｃ）において酸化物半導体膜２０６ｂ
と示す。また、酸素が添加された酸化物半導体膜２０６ａおよび酸化物半導体膜２０９に
含まれる水素、水等を脱離させることができる。この結果、酸素が添加された酸化物半導
体膜２０６ａおよび酸化物半導体膜２０９に含まれる不純物の含有量を低減することがで
きる。
【０３３２】
加熱処理の温度は、酸素が添加された酸化物半導体膜２０６ａから酸化物半導体膜２０
９へ酸素が移動する温度範囲が好ましい。また、加熱処理の温度は、絶縁膜１０４の成膜
温度より低いことが好ましい。この結果、当該加熱処理によって、絶縁膜１０４に窒素酸
化物が形成されにくく、電子トラップ量を低減することが可能である。加熱処理の温度は
、代表的には、２５０℃以上基板歪み点未満、好ましくは３００℃以上５５０℃以下、更
に好ましくは３５０℃以上５１０℃以下、更に好ましくは３５０℃以上４５０℃以下とす
る。
【０３３３】
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲
気または乾燥空気（露点が−８０℃以下、好ましくは−１００℃以下、好ましくは−１２
０℃以下である空気）雰囲気で加熱してもよい。なお、上記乾燥空気の他、不活性ガスお
よび酸素に水素、水などが含まれないことが好ましく、代表的には露点が−８０℃以下、
好ましくは−１００℃以下であることが好ましい。処理時間は３分から２４時間とする。
【０３３４】
なお、加熱処理において、電気炉の代わりに、抵抗発熱体などの発熱体からの熱伝導ま
たは熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉ
ｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガス
には、アルゴンなどの希ガス、または窒素のような、不活性ガスが用いられる。
【０３３５】
ここでは、窒素雰囲気において、４５０℃で１時間の加熱処理を行った後、酸素雰囲気
において、４５０℃で１時間の加熱処理を行う。
【０３３６】
以上の工程により、酸化物半導体膜の酸素欠損を低減することができる。また、局在準
位密度が低減された酸化物半導体膜を形成することができる。
【０３３７】
なお、当該加熱処理は、当該工程で行わず、後の工程で行ってもよい。即ち、後の工程
に行われる別の加熱工程によって、酸素が添加された酸化物半導体膜２０６ａに含まれる
酸素の一部を酸化物半導体膜２０９に移動させてもよい。この結果、加熱工程数を削減す
ることが可能である。
【０３３８】
次に、酸化物半導体膜２０９ａ上にリソグラフィ工程によりマスクを形成した後、該マ
スクを用いて、酸化物半導体膜２０６ｂおよび酸化物半導体膜２０９ａのそれぞれ一部を
エッチングすることで、図２５（Ｄ）に示すように、酸化物半導体膜２０７および酸化物
半導体膜２１０を形成する。この後、マスクを除去する。なお、当該エッチング工程にお
いて、絶縁膜１０４の一部をエッチングすることが好ましい。この結果、チャネル幅方向
において、酸化物半導体膜２０７および酸化物半導体膜２１１の側面がゲート絶縁膜を介
してゲート電極２１９と対向する、ｓ−ｃｈａｎｎｅｌ構造のトランジスタを作製するこ
とができる。ここでは、一部がエッチングされた絶縁膜１０４を絶縁膜１０５と示す。
【０３３９】
ここでは、酸化物半導体膜２０９ａ上にリソグラフィ工程によりマスクを形成し、該マ
スクを用いて酸化物半導体膜２０６ｂおよび酸化物半導体膜２０９ａをウエットエッチン
グして、酸化物半導体膜２０７および酸化物半導体膜２１０を形成する。
【０３４０】
次に、図２６（Ａ）に示すように、酸化物半導体膜２１０上に一対の電極２１３ａ、２
１３ｂを形成する。
【０３４１】
一対の電極２１３ａ、２１３ｂの形成方法を以下に示す。スパッタリング法、化学気相
堆積（ＣＶＤ）法（有機金属化学気相堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原
子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着
法、パルスレーザー堆積（ＰＬＤ）法等で導電膜を形成する。次に、該導電膜上にリソグ
ラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、
一対の電極２１３ａ、２１３ｂを形成する。この後、マスクを除去する。
【０３４２】
なお、チャネル長が極めて短いトランジスタを形成する場合は、少なくとも一対の電極
２１３ａ、２１３ｂとなる導電膜を分断する領域において、電子ビーム露光、液浸露光、
ＥＵＶ露光などの細線加工に適した方法を用いてレジストマスク加工を行い、エッチング
工程によって当該領域をエッチングすればよい。
【０３４３】
ここでは、厚さ１０ｎｍのタングステン膜をスパッタリング法により導電膜として形成
する。次に、該導電膜上にリソグラフィ工程によりマスクを形成し、当該マスクを用いて
該導電膜をドライエッチングして、一対の電極２１３ａ、２１３ｂを形成する。
【０３４４】
なお、一対の電極２１３ａ、２１３ｂを形成した後、エッチング残渣を除去するため、
洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極２１３ａ、２１
３ｂの短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙ
ｌａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シ
ュウ酸、リン酸などの酸性の溶液を用いて行うことができる。なお、洗浄処理により、酸
化物半導体膜２１０の一部がエッチングされ、凹部を有する酸化物半導体膜２１１が形成
される。
【０３４５】
次に、図２６（Ｂ）に示すように、酸化物半導体膜２１１および一対の電極２１３ａ、
２１３ｂ上に酸化物半導体膜２１５を形成し、酸化物半導体膜２１５上にゲート絶縁膜２
１７を形成し、ゲート絶縁膜２１７上にゲート電極２１９を形成する。
【０３４６】
酸化物半導体膜２１５、ゲート絶縁膜２１７、およびゲート電極２１９の形成方法を以
下に示す。はじめに、酸化物半導体膜２０６と同様の方法を適宜用いて酸化物半導体膜を
形成する。次に、絶縁膜１１６と同様の方法を適宜用いて絶縁膜を形成する。次に、導電
膜を形成する。次に、該導電膜上にリソグラフィ工程によりマスクを形成する。次に、該
マスクを用いて酸化物半導体膜、絶縁膜、および導電膜をエッチングして、酸化物半導体
膜２１５、ゲート絶縁膜２１７、およびゲート電極２１９を形成する。この後、マスクを
除去する。
【０３４７】
ここでは、スパッタリング法により、厚さ５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：
Ｇａ：Ｚｎ＝１：３：２）を酸化物半導体膜として形成する。次に、ＣＶＤ法により厚さ
１０ｎｍの酸化窒化シリコン膜を絶縁膜として形成する。次に、スパッタリング法により
厚さ２０ｎｍのタングステン膜を導電膜として形成する。次に、該導電膜上にリソグラフ
ィ工程によりマスクを形成する。次に、該マスクを用いて酸化物半導体膜、絶縁膜、およ
び導電膜をエッチングして、酸化物半導体膜２１５、ゲート絶縁膜２１７、およびゲート
電極２１９を形成する。この後、マスクを除去する。
【０３４８】
トランジスタ２００においては、酸素欠損が生じにくい酸化物半導体膜２１５を設ける
ことにより、チャネル幅方向における酸化物半導体膜２１１の側面からの酸素の脱離が抑
制され、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信
頼性の高いトランジスタを実現できる。
【０３４９】
次に、図２６（Ｃ）に示すように、絶縁膜１０５、一対の電極２１３ａ、２１３ｂ、酸
化物半導体膜２１５、ゲート絶縁膜２１７およびゲート電極２１９上に、絶縁膜２２１お
よび絶縁膜２２３を順に積層形成する。こののち加熱処理を行うことが好ましい。
【０３５０】
絶縁膜２２１および絶縁膜２２３は、スパッタリング法、ＣＶＤ法等を適宜用いること
ができる。
【０３５１】
絶縁膜２２１および絶縁膜２２３として化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化絶縁膜を形成する場合、化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化絶縁膜は、ＣＶＤ法またはスパッタリング法等により形成することができる。また、
ＣＶＤ法またはスパッタリング法等により酸化絶縁膜を形成した後、イオン注入法、イオ
ンドーピング法、プラズマ処理などを用いて当該酸化絶縁膜に酸素を添加してもよい。
【０３５２】
加熱処理は、絶縁膜１０４の成膜温度より低いことが好ましい。この結果、当該加熱処
理によって、絶縁膜１０４において窒素酸化物が形成されにくい。また、トランジスタの
バックチャネルにおけるキャリアトラップ量を低減することが可能である。加熱処理の温
度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上５００℃以下
、更に好ましくは３００℃以上４５０℃以下とする。
【０３５３】
ここでは、絶縁膜２２１として、スパッタリング法により厚さ４０ｎｍの酸化アルミニ
ウム膜を形成し、絶縁膜２２３として、ＣＶＤ法により厚さ１５０ｎｍの酸化窒化シリコ
ン膜を形成する。また、酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
【０３５４】
以上の工程により、酸化物半導体膜の局在準位密度が低減され、優れた電気特性を有す
るトランジスタを作製することができる。また、経時変化やストレス試験による電気特性
の変動の少ない、信頼性の高いトランジスタを作製することができる。
【０３５５】
＜バンド構造＞
ここで、バンド構造について説明する。バンド構造は、理解を容易にするため絶縁膜１
０５、酸化物半導体膜２０７、酸化物半導体膜２１１、酸化物半導体膜２１５およびゲー
ト絶縁膜２１７の伝導帯下端のエネルギー（Ｅｃ）を示す。
【０３５６】
図２７（Ａ）、図２７（Ｂ）に示すように、酸化物半導体膜２０７、酸化物半導体膜２
１１、酸化物半導体膜２１５において、伝導帯下端のエネルギーが連続的に変化する。こ
れは、酸化物半導体膜２０７、酸化物半導体膜２１１、酸化物半導体膜２１５を構成する
元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって
、酸化物半導体膜２０７、酸化物半導体膜２１１、酸化物半導体膜２１５は組成が異なる
膜の積層体ではあるが、物性的に連続であるということもできる。
【０３５７】
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続
接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸
（Ｕ  Ｓｈａｐｅ  Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界
面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないよ
うに積層構造を形成する。仮に、積層された多層膜の層間に不純物が混在していると、エ
ネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅
してしまう。
【０３５８】
なお、図２７（Ａ）では、酸化物半導体膜２０７と酸化物半導体膜２１５のＥｃが同様
である場合について示したが、それぞれが異なっていてもよい。例えば、酸化物半導体膜
２０７よりも酸化物半導体膜２１５の伝導帯下端のエネルギー（Ｅｃ）が真空準位側であ
る場合、バンド構造の一部は、図２７（Ｂ）のように示される。
【０３５９】
図２７（Ａ）、図２７（Ｂ）より、酸化物半導体膜２１１がウェル（井戸）となり、ト
ランジスタ２００において、チャネルが酸化物半導体膜２１１に形成されることがわかる
。なお、酸化物半導体膜２０７、酸化物半導体膜２１１、酸化物半導体膜２１５のように
伝導帯下端のエネルギーが連続的に変化するＵ字型の井戸構造のチャネルを埋め込みチャ
ネルということもできる。
【０３６０】
なお、酸化物半導体膜２０７および酸化物半導体膜２１５と、酸化シリコン膜などの絶
縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半
導体膜２０７および酸化物半導体膜２１５があることにより、酸化物半導体膜２１１と当
該トラップ準位とを遠ざけることができる。ただし、酸化物半導体膜２０７または酸化物
半導体膜２１５のＥｃと、酸化物半導体膜２１１のＥｃとのエネルギー差が小さい場合、
酸化物半導体膜２１１の電子が該エネルギー差を越えてトラップ準位に達することがある
。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの電荷が生じ、トラン
ジスタのしきい値電圧はプラス方向にシフトしてしまう。
【０３６１】
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物半導体膜２０
７および酸化物半導体膜２１５のＥｃと、酸化物半導体膜２１１との間にエネルギー差を
設けることが必要となる。それぞれの当該エネルギー差は、０．１ｅＶ以上が好ましく、
０．２ｅＶ以上がより好ましい。
【０３６２】
なお、酸化物半導体膜２０７、酸化物半導体膜２１１、酸化物半導体膜２１５には、結
晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに
安定した電気特性を付与することができる。
【０３６３】
また、図２７（Ｂ）に示すようなバンド構造において、酸化物半導体膜２１５を設けず
、酸化物半導体膜２１１とゲート絶縁膜２１７の間にＩｎ−Ｇａ酸化物（たとえば、原子
数比がＩｎ：Ｇａ＝７：９３のＩｎ−Ｇａ酸化物）を設けてもよい。
【０３６４】
酸化物半導体膜２１１は、酸化物半導体膜２０７および酸化物半導体膜２１５よりも電
子親和力の大きい酸化物を用いる。例えば、酸化物半導体膜２１１として、酸化物半導体
膜２０７および酸化物半導体膜２１５よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以
下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．２ｅＶ以上０．４
ｅＶ以下大きい酸化物を用いる。
【０３６５】
本実施の形態に示すトランジスタは、酸化物半導体膜２１１を構成する金属元素を一種
以上含んでいる酸化物半導体膜２０７、２１５を有しているため、酸化物半導体膜２０７
と酸化物半導体膜２１１との界面、および酸化物半導体膜２１５と酸化物半導体膜２１１
との界面に界面準位を形成しにくくなる。よって酸化物半導体膜２０７、２１５を設ける
ことにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減するこ
とができる。
【０３６６】
また、ゲート絶縁膜２１７と酸化物半導体膜２１１との界面にチャネルが形成される場
合、該界面で界面散乱がおこり、トランジスタの電界効果移動度が低下する場合がある。
しかしながら、本構成のトランジスタにおいては、酸化物半導体膜２１１を構成する金属
元素を一種以上含んで酸化物半導体膜２１５を有しているため、酸化物半導体膜２１１と
酸化物半導体膜２１５との界面ではキャリアの散乱が起こりにくく、トランジスタの電界
効果移動度を高くすることができる。
【０３６７】
＜変形例１＞
図２４に示すトランジスタ２００に含まれる酸化物半導体膜２１５およびゲート絶縁膜
２１７の形状の異なるトランジスタについて、図２８を用いて説明する。
【０３６８】
図２８（Ａ）に示すトランジスタ２００ａは、酸化物半導体膜２１１および一対の電極
２１３ａ、２１３ｂに接する酸化物半導体膜２１５ａと、該酸化物半導体膜２１５ａに接
するゲート絶縁膜２１７ａとを有する。また、ゲート絶縁膜２１７ａは、ゲート電極２１
９と接する。
【０３６９】
トランジスタ２００ａに含まれる酸化物半導体膜２１５ａおよびゲート絶縁膜２１７ａ
の端部は、ゲート電極２１９より外側に位置する。
【０３７０】
また、図２８（Ｂ）に示すトランジスタ２００ｂは、酸化物半導体膜２１１および一対
の電極２１３ａ、２１３ｂに接する酸化物半導体膜２１５ｂと、該酸化物半導体膜２１５
ｂに接するゲート絶縁膜２１７ｂとを有する。また、ゲート絶縁膜２１７ｂは、ゲート電
極２１９と接する。
【０３７１】
トランジスタ２００ｂに含まれる酸化物半導体膜２１５ｂおよびゲート絶縁膜２１７ｂ
は分断されず、一対の電極２１３ａ、２１３ｂおよび絶縁膜１０５を覆う。
【０３７２】
また、図２８（Ｃ）に示すトランジスタ２００ｃは、酸化物半導体膜２１１および一対
の電極２１３ａ、２１３ｂに接する酸化物半導体膜２１５ｃと、該酸化物半導体膜２１５
ｃに接するゲート絶縁膜２１７ｂとを有する。また、ゲート絶縁膜２１７ｂは、ゲート電
極２１９と接する。
【０３７３】
トランジスタ２００ｃに含まれる酸化物半導体膜２１５ｃの端部はゲート電極２１９よ
り外側に位置する。また、ゲート絶縁膜２１７ｂは分断されず、一対の電極２１３ａ、２
１３ｂおよび絶縁膜１０５を覆う。
【０３７４】
酸化物半導体膜２１５ａ、２１５ｂ、２１５ｃは、酸化物半導体膜２１５と同じ材料を
適宜用いて形成することができる。ゲート絶縁膜２１７ａ、２１７ｂは、ゲート絶縁膜２
１７と同じ材料を適宜用いて形成することができる。
【０３７５】
＜変形例２＞
図２４に示すトランジスタ２００に含まれる一対の電極２１３ａ、２１３ｂの形状の異
なるトランジスタについて、図２９を用いて説明する。
【０３７６】
図２９（Ａ）乃至図２９（Ｄ）は、トランジスタ２００ｄの上面図および断面図である
。図２９（Ａ）はトランジスタ２００ｄの上面図であり、図２９（Ｂ）は、図２９（Ａ）
の一点鎖線Ａ−Ｂ間の断面図であり、図２９（Ｃ）は、図２９（Ａ）の一点鎖線Ｃ−Ｄ間
の断面図であり、図２９（Ｄ）は、図２９（Ａ）の一点鎖線Ｅ−Ｆ間の断面図である。
【０３７７】
また、図２９（Ｂ）は、トランジスタ２００ｄのチャネル長方向の断面図であり、図２
９（Ｃ）は、トランジスタ２００ｄのチャネル幅方向の断面図であり、図２９（Ｄ）は、
トランジスタ２００ｄのチャネル幅方向であって、且つ一対の電極および酸化物半導体膜
が積層する領域の断面図である。
【０３７８】
なお、図２９（Ａ）では、明瞭化のため、例えば、絶縁膜１０５、酸化物半導体膜２０
７、ゲート絶縁膜２１７、絶縁膜２２１、絶縁膜２２３などを省略している。
【０３７９】
図２９（Ｃ）に示すトランジスタ２００ｄは、酸化物半導体膜２０７および酸化物半導
体膜２１１の側面と接せず、酸化物半導体膜２１１の上面と接する一対の電極２１３ｃ、
２１３ｄを有する。
【０３８０】
図２９（Ｄ）に示すように、チャネル幅方向において、酸化物半導体膜２０７、２０９
、２１３ｃの側面は一対の電極２１３ｃ、２１３ｄと接していないため、ゲート電極２１
９の電界が一対の電極２１３ｃ、２１３ｄに遮蔽されない。この結果、酸化物半導体膜２
０７、２０９、２１３ｃの側面におけるゲート電極２１９の電界の影響を高めることが可
能である。この結果、サブスレッショルド係数（以下、Ｓ値という。）が優れ、且つ電界
効果移動度の高いトランジスタとなる。なお、Ｓ値は、オン電流を一桁変化させるのに必
要なゲート電圧であり、Ｓ値が小さいほど、トランジスタ特性は優れている。
【０３８１】
＜変形例３＞
図２４に示すトランジスタ２００に含まれる酸化物半導体膜２１１の形状の異なるトラ
ンジスタについて、図３０を用いて説明する。
【０３８２】
図３０（Ａ）乃至図３０（Ｃ）は、トランジスタ２００ｅの上面図および断面図である
。図３０（Ａ）はトランジスタ２００ｅの上面図であり、図３０（Ｂ）は、図３０（Ａ）
の一点鎖線Ａ−Ｂ間の断面図であり、図３０（Ｃ）は、図３０（Ａ）の一点鎖線Ｃ−Ｄ間
の断面図である。
【０３８３】
また、図３０（Ｂ）は、トランジスタ２００ｅのチャネル長方向の断面図であり、図３
０（Ｃ）は、トランジスタ２００ｅのチャネル幅方向の断面図である。
【０３８４】
なお、図３０（Ａ）では、明瞭化のため、例えば、絶縁膜１０５、酸化物半導体膜２０
７、ゲート絶縁膜２１７、絶縁膜２２１、絶縁膜２２３などを省略している。
【０３８５】
図３０（Ｃ）に示すように、トランジスタ２００ｅは、チャネル幅方向において、断面
形状が略三角形または略台形である酸化物半導体膜２１１ａを有する。なお、ここでの略
三角形または略台形とは、酸化物半導体膜２１１ａにおいて、酸化物半導体膜２０７と接
する底面と、酸化物半導体膜２１５と接する側面のなす角度が０°より大きく８５°以下
、または３０°以上８０°以下である形状のことをいう。また、底面と反対側の面におい
て、角を有してもよく、または角丸状でもよい。または、底面と反対側において頂点を有
してもよい。
【０３８６】
チャネル幅方向における断面形状が略矩形の酸化物半導体膜と比較すると、断面形状が
略三角形または略台形の酸化物半導体膜２１１ａの方が、ゲート絶縁膜２１７側の領域に
おける断面積が小さい。このため、ゲート絶縁膜２１７側において、高い電流密度の領域
が低減する。この結果、Ｓ値が優れると共に、オン電流が増加する。
【０３８７】
＜変形例４＞
トランジスタに含まれる一対の電極の変形例について、図３５を用いて説明する。ここ
では、図２４（Ｂ）において、破線で囲まれた領域の拡大図を図３５に示す。
【０３８８】
一対の電極は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、
またはＴｉ、以下単にＣｕ−Ｘ合金膜として記す。）を少なくとも含むことが好ましく、
例えば、Ｃｕ−Ｘ合金膜の単層構造、またはＣｕ−Ｘ合金膜を含む積層構造とすることで
、一対の電極の抵抗値を低減することが可能である。ここでは、電極の一例として、電極
２１３ａを用いて説明する。
【０３８９】
図３５（Ａ）に示す電極２１３ａは、Ｃｕ−Ｘ合金膜２３４と、Ｃｕ−Ｘ合金膜２３４
の表面に形成される被覆膜２３５とが積層されている。被覆膜２３５としては、Ｃｕ−Ｘ
合金膜中のＸと、酸化物半導体膜２１１、２１５または絶縁膜２２１に含まれる元素とが
反応して形成されるＸを含む化合物である。Ｘを含む化合物としては、Ｘを含む酸化物、
Ｘを含む窒化物、Ｘを含む珪化物、Ｘを含む炭化物等がある。Ｘを含む酸化物の一例とし
ては、Ｘの酸化物、Ｉｎ−Ｘ酸化物、Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｘ酸化物、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｘ酸化物等がある。該被覆膜２３５が形成されることで、被覆膜２３５がブロ
ッキング膜となり、Ｃｕ−Ｘ合金膜中のＣｕが、酸化物半導体膜２１１、２１５または絶
縁膜２２１に入り込むのを抑制することができる。
【０３９０】
なお、Ｃｕ−Ｘ合金膜２３４の一例として、Ｃｕ−Ｍｎ合金膜を用いることで、酸化物
半導体膜２１１、２１５または絶縁膜２２１と、電極２１３ａとの密着性を高めることが
可能となる。また、Ｃｕ−Ｍｎ合金膜を用いることで、電極２１３ａは、酸化物半導体膜
２１１、２１５と良好なオーミックコンタクトを取ることが可能となる。
【０３９１】
具体的には、Ｃｕ−Ｘ合金膜２３４としてＣｕ−Ｍｎ合金膜を形成後、例えば、１５０
℃以上４５０℃以下、好ましくは２５０℃以上３５０℃以下の熱処理することで、酸化物
半導体膜２１１、２１５及び絶縁膜２２１とＣｕ−Ｘ合金膜２３４との界面にＣｕ−Ｍｎ
合金膜中のＭｎが偏析し、被覆膜２３５が形成される場合がある。被覆膜２３５としては
、偏析したＭｎが酸化されたＭｎ酸化物、または、偏析したＭｎが酸化物半導体膜２１１
、２１５中の構成元素と反応して形成された、Ｉｎ−Ｍｎ酸化物、Ｇａ−Ｍｎ酸化物、Ｉ
ｎ−Ｇａ−Ｍｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ−Ｍｎ酸化物等がある。被覆膜２３５によって
、酸化物半導体膜２１１、２１５と電極２１３ａとの密着性が向上する。また、上記Ｃｕ
−Ｍｎ合金膜中のＭｎの偏析に伴い、Ｃｕ−Ｍｎ合金膜の一部が純Ｃｕ膜となることで、
導電率の高い電極２１３ａを得ることができる。
【０３９２】
図３５（Ｂ）に示す電極２１３ａは、導電膜２３６と、Ｃｕ−Ｘ合金膜２３７と、被覆
膜２３８とが、順に積層されている。導電膜２３６は、タングステン、チタン等の単体ま
たは合金を用いて形成することができる。Ｃｕ−Ｘ合金膜２３７及び被覆膜２３８は、図
３５（Ａ）に示すＣｕ−Ｘ合金膜２３４及び被覆膜２３５と同様の材料をそれぞれ用いて
形成することができる。導電膜２３６を用いることで、Ｃｕ−Ｘ合金膜に含まれるＣｕが
酸化物半導体膜２１１、２１５に拡散するのを防ぐことが可能である。
【０３９３】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３９４】
（実施の形態３）
図２４に示すトランジスタ２００と比較して、酸化物半導体膜の積層構造の異なるトラ
ンジスタについて、図３１を用いて説明する。
【０３９５】
図３１（Ａ）に示すトランジスタ２００ｆは、図２４（Ｂ）に示すトランジスタ２００
と比較して、酸化物半導体膜２１５を有さない点が異なる。すなわち、トランジスタ２０
０ｆは、酸化物半導体膜２１１および一対の電極２１３ａ、２１３ｂ、並びにゲート電極
２１９と接するゲート絶縁膜２１７を有することを特徴とする。
【０３９６】
図３１（Ｂ）に示すトランジスタ２００ｇは、図２４（Ｂ）に示すトランジスタ２００
と比較して、酸化物半導体膜２０７を有さない点が異なる。すなわち、トランジスタ２０
０ｇは、ゲート電極２１９および酸化物半導体膜２１１と接する絶縁膜１０５を有するこ
とを特徴とする。
【０３９７】
図３１（Ｃ）に示すトランジスタ２００ｈは、図２４（Ｂ）に示すトランジスタ２００
と比較して、酸化物半導体膜２１５ｅが、酸化物半導体膜２１１および一対の電極２１３
ａ、２１３ｂの間に有する点が異なる。すなわち、トランジスタ２００ｈは、酸化物半導
体膜２１１、一対の電極２１３ａ、２１３ｂ、およびゲート絶縁膜２１７と接する酸化物
半導体膜２１５ｅを有し、該酸化物半導体膜２１５ｅは酸化物半導体膜２１１および一対
の電極２１３ａ、２１３ｂの間に設けられることを特徴とする。
【０３９８】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３９９】
（実施の形態４）
以下では、酸化物半導体膜の構造について説明する。
【０４００】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙ
ｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【０４０１】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０４０２】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである
。
【０４０３】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像
（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる
。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレイン
バウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、
結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０４０４】
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映し
た形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０４０５】
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０４０６】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることが確認できる。
【０４０７】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０４０８】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
【０４０９】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
【０４１０】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって
、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性
（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半
導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
なる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要
する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度
が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定
となる場合がある。
【０４１１】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
【０４１２】
次に、微結晶酸化物半導体膜について説明する。
【０４１３】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる
領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体
膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大
きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の
微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎ
ｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に
確認できない場合がある。
【０４１４】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付か
ない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸ
ＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶
面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプロー
ブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）
を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対
し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電
子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折
を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また
、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポット
が観測される場合がある。
【０４１５】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０４１６】
次に、非晶質酸化物半導体膜について説明する。
【０４１７】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸
化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０４１８】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない
。
【０４１９】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−
ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物
半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物
半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターン
が観測される。
【０４２０】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構
造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸
化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０４２１】
ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察さ
れる場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのでき
る領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は
、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見
られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な
電子照射による結晶化はほとんど見られない。
【０４２２】
なお、ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能
ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し
、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格
子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に
層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面
の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎ
ｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間
隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎ
ＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０４２３】
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半
導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより
、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ
−ｌｉｋｅ  ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結
晶の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１
００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は
、成膜すること自体が困難である。
【０４２４】
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原
子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ
４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ  ＯＳ膜の密度は５．０
ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ
−ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０４２５】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出すること
ができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対し
て、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶
を組み合わせて算出することが好ましい。
【０４２６】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微
結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい
。
【０４２７】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４２８】
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。
【０４２９】
＜構成例＞
図３２（Ａ）は、本発明の一態様の表示装置の上面図であり、図３２（Ｂ）は、本発明
の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説
明するための回路図である。また、図３２（Ｃ）は、本発明の一態様の表示装置の画素に
有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図であ
る。
【０４３０】
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。ま
た、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャ
ネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同
一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジス
タを用いることにより、信頼性の高い表示装置を提供することができる。
【０４３１】
アクティブマトリクス型表示装置の上面図の一例を図３２（Ａ）に示す。表示装置の基
板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７
０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回
路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、および第
２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。
【０４３２】
図３２（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号
線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に
設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板
７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増
える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことがで
き、信頼性の向上、または歩留まりの向上を図ることができる。
【０４３３】
＜液晶表示装置＞
また、画素の回路構成の一例を図３２（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の
画素に適用することができる画素回路を示す。
【０４３４】
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの
画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動で
きるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電
極に印加する信号を、独立して制御できる。
【０４３５】
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３に
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極またはドレイン電極７１４は、トランジスタ７１６とトランジスタ
７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の
形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶
表示装置を提供することができる。
【０４３６】
また、トランジスタ７１６には、第１の画素電極が電気的に接続され、トランジスタ７
１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは
分離されている。なお、第１の画素電極と第２の画素電極の形状としては、特に限定はな
い。例えば、第１の画素電極は、Ｖ字状とすればよい。
【０４３７】
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７
のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１
３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミン
グを異ならせ、液晶の配向を制御できる。
【０４３８】
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極また
は第２の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
【０４３９】
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備え
る。第１の液晶素子７１８は第１の画素電極と対向電極とその間の液晶層とで構成され、
第２の液晶素子７１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
【０４４０】
なお、図３２（Ｂ）に示す画素回路は、これに限定されない。例えば、図３２（Ｂ）に
示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回
路などを追加してもよい。
【０４４１】
＜有機ＥＬ表示装置＞
画素の回路構成の他の一例を図３２（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表
示装置の画素構造を示す。
【０４４２】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が
、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし
て、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
【０４４３】
図３２（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型の
トランジスタを１つの画素に２つ用いる例を示す。なお、酸化物半導体膜は、ｎチャネル
型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デ
ジタル時間階調駆動を適用することができる。
【０４４４】
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作に
ついて説明する。
【０４４５】
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光
素子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、
ゲート電極が走査線７２６に接続され、第１の電極（ソース電極およびドレイン電極の一
方）が信号線７２５に接続され、第２の電極（ソース電極およびドレイン電極の他方）が
駆動用トランジスタ７２２のゲート電極に接続されている。駆動用トランジスタ７２２は
、ゲート電極が容量素子７２３を介して電源線７２７に接続され、第１の電極が電源線７
２７に接続され、第２の電極が発光素子７２４の第１の電極（画素電極）に接続されてい
る。発光素子７２４の第２の電極は共通電極７２８に相当する。共通電極７２８は、同一
基板上に形成される共通電位線と電気的に接続される。
【０４４６】
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２は上記実施の形態
で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ
表示装置を提供することができる。
【０４４７】
発光素子７２４の第２の電極（共通電極７２８）の電位は低電源電位に設定する。なお
、低電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧ
ＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のし
きい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７
２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子
７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向
しきい値電圧を含む。
【０４４８】
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより
省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲ
ート電極との間で容量が形成されていてもよい。
【０４４９】
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動
方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態と
なるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジ
スタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用
トランジスタ７２２のゲート電極にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
【０４５０】
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させ
るために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
【０４５１】
なお、画素回路の構成は、図３２（Ｃ）に示す画素構成に限定されない。例えば、図３
２（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは
論理回路などを追加してもよい。
【０４５２】
図３２で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電
位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電
気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御
し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位
など、上記で例示した電位を入力可能な構成とすればよい。
【０４５３】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光
素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例
えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥ
Ｄなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素
子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディ
スプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用い
た表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ
・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジ
ュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素
子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチュー
ブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または
磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有し
ていても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある
。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ
（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕ
ｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素
子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透
過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶
ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子
を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディス
プレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が
、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、
全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電
極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消
費電力を低減することができる。
【０４５４】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４５５】
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、
図３３を用いて説明を行う。
【０４５６】
図３３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッ
テリー８０１１、タッチパネル８００４などは、設けられない場合もある。
【０４５７】
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
【０４５８】
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パ
ネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０４５９】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチ
パネルとすることも可能である。
【０４６０】
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライ
トユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
【０４６１】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
【０４６２】
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための
信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっ
ても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０
１１は、商用電源を用いる場合には、省略可能である。
【０４６３】
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
【０４６４】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４６５】
（実施の形態７）
本実施の形態では、本発明の一態様に係る半導体装置を用いた電子機器の一例について
説明する。
【０４６６】
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装
置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセ
ッサ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの記録媒体に記憶
された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テ
ープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話
子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチ
ンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機
、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の
高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、
エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類
乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、
懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。
さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット
、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が
挙げられる。また、燃料を用いたエンジンや非水系二次電池からの電力を用いて電動機に
より推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、
例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）
、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌
車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カ
ート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙
探査機や惑星探査機、宇宙船などが挙げられる。
【０４６７】
図３４（Ａ）は携帯型ゲーム機の一例であり、筐体９０１、筐体９０２、表示部９０３
、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラ
ス９０８等を有する。なお、図３４（Ａ）に示した携帯型ゲーム機は、２つの表示部９０
３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定
されない。表示部９０３、９０４等に含まれるトランジスタに実施の形態２のトランジス
タを用いることができる。また、図示されないＣＰＵ、記憶装置等に実施の形態２のトラ
ンジスタを用いることができる。
【０４６８】
図３４（Ｂ）は携帯データ端末の一例であり、第１筐体９１１、第２筐体９１２、第１
表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示
部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設け
られている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続さ
れており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可
能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第
２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示
部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加
された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装
置にタッチパネルを設けることで付加することができる。または、位置入力装置としての
機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、
付加することができる。第１表示部９１３、第２表示部９１４等に含まれるトランジスタ
に実施の形態２のトランジスタを用いることができる。また、図示されないＣＰＵ、記憶
装置等に実施の形態２のトランジスタを用いることができる。
【０４６９】
図３４（Ｃ）はノート型パーソナルコンピュータの一例であり、筐体９２１、表示部９
２２、キーボード９２３、ポインティングデバイス９２４等を有する。表示部９２２等に
含まれるトランジスタに実施の形態２のトランジスタを用いることができる。また、図示
されないＣＰＵ、記憶装置等に実施の形態２のトランジスタを用いることができる。
【０４７０】
図３４（Ｄ）は電気冷凍冷蔵庫の一例であり、筐体９３１、冷蔵室用扉９３２、冷凍室
用扉９３３等を有する。図示されないＣＰＵ、記憶装置等に実施の形態２のトランジスタ
を用いることができる。
【０４７１】
図３４（Ｅ）はビデオカメラの一例であり、第１筐体９４１、第２筐体９４２、表示部
９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およ
びレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設
けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続
されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が
可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２
筐体９４２との間の角度にしたがって切り替える構成としてもよい。表示部９４３等に含
まれるトランジスタに実施の形態２のトランジスタを用いることができる。また、図示さ
れないＣＰＵ、記憶装置等に実施の形態２のトランジスタを用いることができる。
【０４７２】
図３４（Ｆ）は自動車の一例であり、車体９５１、車輪９５２、ダッシュボード９５３
、ライト９５４等を有する。図示されないＣＰＵ、記憶装置等に実施の形態２のトランジ
スタを用いることができる。
【０４７３】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４７４】
（実施の形態８）
実施の形態１では、絶縁膜１０７上に容量素子Ｃｓを設ける例を示したが、本実施の形
態では、容量素子Ｃｓ上に絶縁膜１０６を設け、絶縁膜１０６上にトランジスタＴｒ２を
設け、その上に絶縁膜１０７を形成する例について説明する。本実施の形態において、実
施の形態１と共通の部分については実施の形態１と同一の符号を用いて説明し、実施の形
態１と重複する説明は省略することとする。
【０４７５】
図３７は、半導体装置の断面模式図である。図３７において、半導体装置に含まれる回
路、ここでは、メモリセル１００ａおよびインバータ回路１００ｂを示す。
【０４７６】
メモリセル１００ａは、トランジスタＴｒ１と、トランジスタＴｒ２と、容量素子Ｃｓ
とを有する。トランジスタＴｒ１上に絶縁膜１０５が形成される。絶縁膜１０５上に容量
素子Ｃｓが形成される。容量素子Ｃｓ上に絶縁膜１０６が形成される。絶縁膜１０６上に
トランジスタＴｒ２が形成される。トランジスタＴｒ２上に絶縁膜１０７が形成される。
絶縁膜１０７上に絶縁膜１０９が形成される。
【０４７７】
容量素子Ｃｓは、絶縁膜１０５上に形成された導電膜１９１ｂと、導電膜１９１ｂ上に
形成された絶縁膜１９３ｂと、絶縁膜１９３ｂ上に形成された導電膜１９５ｂとを有する
。導電膜１９１ｂおよび導電膜１９５ｂは、容量電極としての機能を有する。絶縁膜１９
３ｂは誘電体としての機能を有する。
【０４７８】
また、メモリセル１００ａは、トランジスタＴｒ１の不純物領域１１７ａと、トランジ
スタＴｒ２の半導体膜１３１と、トランジスタＴｒ２の導電膜１３３ａとに接続される導
電膜１６１ａを有する。また、トランジスタＴｒ１の不純物領域１１７ｂに接続される導
電膜１６１ｂを有する。また、トランジスタＴｒ１の導電膜１１５と、トランジスタＴｒ
２の半導体膜１３１と、トランジスタＴｒ２の導電膜１３３ｂと、容量素子Ｃｓの導電膜
１９１ｂとに接続される導電膜１６３ａを有する。また、トランジスタＴｒ２の導電膜１
３７に接続される導電膜１６７ａを有する。また、容量素子Ｃｓの導電膜１９５ｂに接続
される導電膜１６９を有する。導電膜１６１ａ、導電膜１６１ｂ、導電膜１６３ａ、導電
膜１６７ａ、および導電膜１６９は、プラグとしての機能を有する。なお、導電膜１６１
ｂは、図面で示す面上に存在しないため、破線で示す。なお、ここでは、導電膜１６３ａ
と、他の導電膜との接続を分かりやすくするために、チャネル領域１１９および導電膜１
１５と重なる位置に導電膜１６３ａを表示しているが、実際には、チャネル領域と重なら
ない領域において、導電膜１６３ａは導電膜１１５と接続される。
【０４７９】
導電膜は、絶縁膜の他に、トランジスタの構成要素である半導体膜および導電膜を貫通
して形成される。このため、トランジスタＴｒ１、トランジスタＴｒ２、および容量素子
Ｃｓのそれぞれ一部または全部が重なる配置とすることが可能である。このため、半導体
装置の高集積化が可能である。
【０４８０】
インバータ回路１００ｂについては、実施の形態１と同一構成であるためここでは説明
を省略する。
【０４８１】
容量素子Ｃｓに含まれる導電膜１９１ｂ、および導電膜１９５ｂはそれぞれ、容量素子
に含まれる導電膜の公知の材料を適宜用いて形成することができる。絶縁膜１９３ｂは、
絶縁膜１０５に示した材料を適宜用いて形成することができる。
【０４８２】
なお、ここでは、トランジスタＴｒ２、Ｔｒ４としてシングルゲート構造のトランジス
タを用いて示したが、図４９に示すように、デュアルゲート構造のトランジスタを用いて
トランジスタＴｒ２、Ｔｒ４を形成することができる。トランジスタＴｒ２は、絶縁膜１
０６中であって、半導体膜１３１および導電膜１３７と重なる位置に、ゲート電極として
の機能を有する導電膜１３９を有する。トランジスタＴｒ４は、絶縁膜１０６中であって
、半導体膜１４１および導電膜１４７と重なる位置に、ゲート電極としての機能を有する
導電膜１４９を有する。
【０４８３】
＜半導体装置の作製方法＞
次に、半導体装置の作製方法について、図３８乃至図４８、図５０及び図５１を用いて説
明する。なお、理解を容易にするため、図面で示す面上に存在しない部分についても、実
線で示す場合がある。
【０４８４】
実施の形態１と同じ工程により、基板１０１に、チャネル領域１１９を有するｐチャネ
ル型のトランジスタＴｒ１と、チャネル領域１２９を有するｐチャネル型のトランジスタ
Ｔｒ３とを作製する。
【０４８５】
次に、トランジスタＴｒ１、Ｔｒ３上に絶縁膜１０５を形成する。
【０４８６】
次に、図３８に示すように、絶縁膜１０５上に容量素子Ｃｓを形成する。
【０４８７】
絶縁膜１０５を覆うように導電膜を形成する。次に、導電膜上にマスクを形成した後、
マスクを用いて導電膜を選択的にエッチングすることによって、絶縁膜１０５上に容量素
子Ｃｓの電極としての機能を有する導電膜１９１ｂを形成する。
【０４８８】
次に、絶縁膜１０５および導電膜１９１ｂ上に絶縁膜を形成する。次に、絶縁膜上にマ
スクを形成した後、絶縁膜を選択的にエッチングすることによって、導電膜１９１ｂ上に
容量素子Ｃｓの誘電体としての機能を有する絶縁膜１９３ｂを形成する。
【０４８９】
次に、絶縁膜１９３ｂ上に、導電膜１９１ｂと同様の形成方法を用いて、導電膜１９５
ｂを形成する。
【０４９０】
次に、容量素子Ｃｓを覆うように絶縁膜１０６を形成する。
【０４９１】
図３９に示すように、絶縁膜１０６上に、半導体膜１３１、導電膜１３３ａ、１３３ｂ
、絶縁膜１３５、導電膜１３７を有するトランジスタＴｒ２を形成する。また、半導体膜
１４１、導電膜１４３ａ、１４３ｂ、絶縁膜１４５、導電膜１４７を有するトランジスタ
Ｔｒ４を形成する。次に、トランジスタＴｒ２、Ｔｒ４上に絶縁膜１０７を形成する。
【０４９２】
次に、図４０に示すように絶縁膜１０７上に絶縁膜１０９を形成する。
【０４９３】
絶縁膜１０９は、絶縁膜１０５の材料及び作製方法を適宜用いることができる。
【０４９４】
次に、絶縁膜１０９上にマスクを形成する。
【０４９５】
本実施の形態では、後に形成する開口部はアスペクト比が大きい。このため、マスクと
して、ハードマスク１５０ａ＿１とレジストマスク１５０ａ＿２を積層して形成すること
が好ましい。
【０４９６】
ハードマスク１５０ａ＿１は、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜
等の絶縁膜、またはタングステン膜等の導電膜の単層若しくは積層構造とすることができ
る。レジストマスク１５０ａ＿２は、リソグラフィ工程によって形成することができる。
【０４９７】
次に、図４１に示すように、絶縁膜１０５、１０６、１０７、１０９、半導体膜１３１
、１４１、導電膜１３３ａ、１４３ａをエッチングして、不純物領域１１７ａ、１１７ｂ
、１２７ａ、１２７ｂを露出する開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄを形成
する。この時、絶縁膜１０５、１０６、１０７、１０９、半導体膜１３１、１４１、導電
膜１３３ａ、１４３ａのエッチング速度に対して、レジストマスク１５０ａ＿２のエッチ
ング速度を小さくすることが好ましい。すなわち、レジストマスク１５０ａ＿２のエッチ
ング速度を小さく抑えることで、開口部の横方向への広がりを防止することができる。
【０４９８】
また、図５４に示すように、半導体膜１３１、１４１、導電膜１３３ａ、１４３ａの代
わりに、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄが形成される領域に、開口部１
３２、１４２を有する半導体膜１３１、１４１、導電膜１３３ａ、１４３ａを形成してお
くことで、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄを形成する際のエッチングガ
スの種類の変更数を低減することが可能であり、スループットを高めることができる。
【０４９９】
こののち、ハードマスク１５０ａ＿１およびレジストマスク１５０ａ＿２を除去する。
【０５００】
次に、図４２に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄにマスク
１５２ａ、１５２ｂ、１５２ｃ、１５２ｄを形成することが好ましい。マスク１５２ａ、
１５２ｂ、１５２ｃ、１５２ｄを形成することで、のちの工程において、ハードマスクお
よびレジストマスクが開口部に形成されることを防ぐことができる。マスク１５２ａ、１
５２ｂ、１５２ｃ、１５２ｄは、ＢＡＲＣ膜等の有機樹脂膜を用いて形成することができ
る。
【０５０１】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｂ＿１とレジストマスク１５０ｂ＿２を積層して形成することが好ましい。
【０５０２】
ハードマスク１５０ｂ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｂ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０５０３】
次に、絶縁膜１０５、１０６、１０７、１０９、１９３ｂ、半導体膜１３１、１４１、
導電膜１３３ｂ、１４３ｂ、１９１ｂをエッチングして、導電膜１１５、１２５を露出す
る開口部１５３ａ、１５３ｂを形成する。この時、開口部１５１ａ、１５１ｂ、１５１ｃ
、１５１ｄの形成工程と同様に、エッチング速度を制御することで、開口部の横方向への
広がりを防止することが好ましい。
【０５０４】
こののち、ハードマスク１５０ｂ＿１およびレジストマスク１５０ｂ＿２を除去する。
【０５０５】
なお、ここでは、図４１に示す開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄと、図
４２に示す開口部１５３ａ、１５３ｂを別のエッチング工程で形成したが、開口部１５１
ａ、１５１ｂ、１５１ｃ、１５１ｄと、開口部１５３ａ、１５３ｂを同じエッチング工程
で形成してもよい。
【０５０６】
次に、図４３に示すように、開口部１５３ａ、１５３ｂにマスク１５４ａ、１５４ｂを
形成することが好ましい。
【０５０７】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｃ＿１とレジストマスク１５０ｃ＿２を積層して形成することが好ましい。
【０５０８】
ハードマスク１５０ｃ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｃ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０５０９】
次に、絶縁膜１０７、１０９をエッチングして、導電膜１４３ｂを露出する開口部１５
５ａを形成する。この時、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄの形成工程と
同様に、エッチング速度を制御することで、開口部の横方向への広がりを防止することが
好ましい。
【０５１０】
こののち、ハードマスク１５０ｃ＿１およびレジストマスク１５０ｃ＿２を除去する。
【０５１１】
次に、図４４に示すように、開口部１５５ａにマスク１６０を形成することが好ましい
。
【０５１２】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｄ＿１とレジストマスク１５０ｄ＿２を積層して形成することが好ましい。
【０５１３】
ハードマスク１５０ｄ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｄ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０５１４】
次に、絶縁膜１０７、１０９をエッチングして、導電膜１３７、１４７を露出する開口
部１５７ａ、１５７ｂを形成する。この時、開口部１５１ａ、１５１ｂ、１５１ｃ、１５
１ｄの形成工程と同様に、エッチング速度を制御することで、開口部の横方向への広がり
を防止することが好ましい。
【０５１５】
こののち、ハードマスク１５０ｄ＿１およびレジストマスク１５０ｄ＿２を除去する。
【０５１６】
なお、ここでは、図４３に示す開口部１５５ａと、図４４に示す開口部１５７ａ、１５
７ｂを別のエッチング工程で形成したが、開口部１５５ａと、開口部１５７ａ、１５７ｂ
を同じエッチング工程で形成してもよい。
【０５１７】
次に、図４５に示すように、開口部１５７ａ、１５７ｂにマスク１５８ａ、１５８ｂを
形成することが好ましい。
【０５１８】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｅ＿１とレジストマスク１５０ｅ＿２を積層して形成することが好ましい。
【０５１９】
ハードマスク１５０ｅ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｅ＿２は、レジストマスク１５０ａ＿２は、と同様に形成する
ことができる。
【０５２０】
次に、絶縁膜１０６，１０７、１０９、半導体膜１３１、導電膜１３３ｂをエッチング
して、導電膜１９５ｂを露出する開口部１５９を形成する。この時、開口部１５１ａ、１
５１ｂ、１５１ｃ、１５１ｄの形成工程と同様に、エッチング速度を制御することで、開
口部の横方向への広がりを防止することが好ましい。
【０５２１】
こののち、ハードマスク１５０ｅ＿１およびレジストマスク１５０ｅ＿２を除去する。
【０５２２】
次に、図４６に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄ、１５３
ａ、１５３ｂ、１５５ａ、１５７ａ、１５７ｂに形成されたマスク１５２ａ、１５２ｂ、
１５２ｃ、１５２ｄ、１５４ａ、１５４ｂ、１６０、１５８ａ、１５８ｂを除去する。
【０５２３】
次に、図４７に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄ、１５３
ａ、１５３ｂ、１５５ａ、１５７ａ、１５７ｂ、１５９に、プラグとしての機能を有する
導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７
ａ、１６７ｂ、１６９を形成する。
【０５２４】
導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６
７ａ、１６７ｂ、１６９は、スパッタリング法、ＣＶＤ法、蒸着法等で、開口部を充填す
るように導電膜を形成した後、ＣＭＰ法またはエッチング法により絶縁膜１０９上の導電
膜を除去することで、形成できる。また、導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１
ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９を、ダマシン法を用いて
形成してもよい。
【０５２５】
次に、図４８に示すように、絶縁膜１０９および導電膜１６１ａ、１６１ｂ、１６１ｃ
、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９上に、配線とし
ての機能を有する導電膜１７１ａ、１７１ｂ、１７１ｃ、１７１ｄ、１７３ａ、１７５、
１７７ａ、１７７ｂ、１７９を形成する。
【０５２６】
絶縁膜１０９を覆うように導電膜を形成する。次に、導電膜上にマスクを形成した後、
導電膜を選択的にエッチングすることによって、絶縁膜１０９上に導電膜１７１ａ、１７
１ｂ、１７１ｃ、１７１ｄ、１７３ａ、１７５、１７７ａ、１７７ｂ、１７９を形成する
ことができる。
【０５２７】
以上の工程により、半導体装置を作製することができる。
【０５２８】
＜半導体装置の作製方法の変形例＞
ここでは、電気特性の優れたトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の作製方法
の一例について、説明する。
【０５２９】
図３８と同様に、基板１０１にトランジスタＴｒ１、Ｔｒ３を形成する。次に、不純物
領域１１７ａ、１１７ｂ、１２７ａ、１２７ｂ、絶縁膜１１３、１２３、導電膜１１５、
１２５上に、図５０に示すように、絶縁膜１０５ａを形成する。半導体装置の作製工程に
おける加熱処理において、チャネル領域１１９、１２９の水素化処理を行うため、絶縁膜
１０５ａは、加熱により水素を放出する絶縁膜、代表的には、水素を含む窒化シリコン膜
、水素を含む窒化酸化シリコン膜等を用いて形成することが好ましい。加熱により水素を
放出する絶縁膜は、絶縁膜１０５の作製方法を適宜用いることができる。
【０５３０】
次に、絶縁膜１０５ａ上に絶縁膜１０５ｂを形成する。絶縁膜１０５ｂは、絶縁膜１０
５に示す材料を適宜用いて形成する。なお、絶縁膜１０５ｂは平坦性を有することが好ま
しく、塗布法を用いて形成することが好ましい。または、絶縁膜を形成した後、ＣＭＰ法
等で平坦化処理することが好ましい。この結果、のちに形成する絶縁膜の被覆性を高める
ことが可能である。
【０５３１】
次に、絶縁膜１０５ｂ上に絶縁膜１０５ｃを形成する。絶縁膜１０５ｃは、水素、水等
のバリア性を有する膜を用いて形成することが好ましい。さらには、水素、水、酸素等の
バリア性を有する膜を用いて形成することが好ましい。水素、水、酸素等のバリア性を有
する膜の代表例としては、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、
酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、
酸化窒化イットリウム膜、酸化ハフニウム膜、または酸化窒化ハフニウム膜等がある。
【０５３２】
絶縁膜１０５ｃの厚さは、水素の拡散を防ぐことが可能な厚さであることが好ましく、
代表的には２０ｎｍ以上２５０ｎｍ以下であることが好ましい。
【０５３３】
また、絶縁膜１０５ｂの平坦性が高いと、絶縁膜１０５ｃの厚さが薄い場合であっても
被覆性を高めることが可能であり、絶縁膜１０５ｃの水素、水等のバリア性を高めること
ができるため、好ましい。
【０５３４】
絶縁膜１０５ｃは、絶縁膜１０５の作製方法を適宜用いることができる。また、絶縁膜
１０５ｂ上に導電膜を形成した後、該導電膜に、酸素ラジカル、酸素原子、酸素原子イオ
ン、および酸素分子イオンの一以上を添加して、酸化物膜で形成される絶縁膜１０５ｃを
形成することができる。
【０５３５】
次に、絶縁膜１０５ｃ上に容量素子Ｃｓを形成する。次に、絶縁膜１０５ｃおよび容量
素子Ｃｓ上に絶縁膜１０６を形成する。絶縁膜１０６は、加熱により酸素を放出する絶縁
膜を用いて形成することが好ましい。この結果、半導体装置の作製工程における加熱処理
により、絶縁膜１０６に含まれる酸素を、のちに形成されるトランジスタＴｒ２、Ｔｒ４
の半導体膜に移動させることが可能である。半導体膜が酸化物半導体膜で形成される場合
、酸化物半導体膜に含まれる酸素欠損量を低減することが可能である。
【０５３６】
酸化物半導体膜において、酸素欠損は、キャリアトラップとなることや、水素を捕獲す
ることによってキャリア発生源となることがある。このため、トランジスタＴｒ２、Ｔｒ
４の半導体膜として酸化物半導体膜を用いた場合、絶縁膜１０６に含まれる酸素を酸化物
半導体膜に移動させ、酸化物半導体膜の酸素欠損量を低減することで、優れた電気特性を
有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０５３７】
以上の工程により、絶縁膜１０５ａ、１０５ｂ、１０５ｃを有する絶縁膜１０５と、絶
縁膜１０６を積層する。
【０５３８】
次に、図５１に示すように、絶縁膜１０６上に、トランジスタＴｒ２、Ｔｒ４を形成す
る。次に、トランジスタＴｒ２、Ｔｒ４上に絶縁膜１０７を形成する。ここでは、絶縁膜
１０７として、絶縁膜１０７ａ、１０７ｂが順に積層されている。
【０５３９】
絶縁膜１０７ａ、１０７ｂの一方が、絶縁膜１０５ｃと同様に、水素、水等のバリア性
を有する膜を用いて形成することが好ましい。さらには、水素、水、酸素等のバリア性を
有する膜を用いて形成することが好ましい。ここでは、絶縁膜１０７ａを、水素、水、酸
素等のバリア性を有する膜を用いて形成する。
【０５４０】
次に、絶縁膜１０７上に絶縁膜１０９を形成する。
【０５４１】
なお、絶縁膜１０７、１０９、トランジスタＴｒ２、Ｔｒ４、容量素子Ｃｓの作製工程
における加熱処理において、絶縁膜１０５ａに含まれる水素がトランジスタＴｒ１、Ｔｒ
３のチャネル領域に拡散し、チャネル領域に含まれる欠陥（ダングリングボンド）を修復
させる（水素終端させる）ことが可能である。
【０５４２】
一方、絶縁膜１０５ａに含まれる水素は、加熱処理により、絶縁膜１０５ｂにも拡散し
てしまうが、絶縁膜１０５ｃが、水素、水等のバリア膜としての機能を有する。このため
、水素が、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことが
できる。
【０５４３】
酸化物半導体膜に拡散した水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠
損に水素が入ることで、キャリアである電子が生成される。また、水素の一部が金属原子
と結合する酸素と結合することで、キャリアである電子を生成する。従って、水素が拡散
された酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため
、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に、水素、水等が拡散するのを防ぐこ
とで、優れた電気特性を有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０５４４】
また、絶縁膜１０６として、加熱処理により酸素を放出する絶縁膜を用いて形成するこ
とで、加熱処理において、絶縁膜１０６に含まれる酸素を、トランジスタＴｒ２、Ｔｒ４
に含まれる半導体膜に拡散させることが可能であり、優れた電気特性を有するトランジス
タＴｒ２、Ｔｒ４を作製することができる。
【０５４５】
さらに、絶縁膜１０５ｃ、絶縁膜１０７ａでトランジスタＴｒ２、Ｔｒ４および絶縁膜
１０６が挟まれている。絶縁膜１０５ｃ、絶縁膜１０７ａは、水素、水等のバリア膜とし
ての機能を有する。さらには、水素、水、酸素等のバリア膜としての機能を有する。この
ため、絶縁膜１０６に含まれる酸素を、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜
に効率よく拡散させることが可能であると共に、外部からの水素、水等がトランジスタＴ
ｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことができる。このため、優れた
電気特性を有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０５４６】
なお、絶縁膜１０５ｃ、１０７ａを有することで、トランジスタＴｒ２、Ｔｒ４に含ま
れる半導体膜の水素濃度は、トランジスタＴｒ１、Ｔｒ３のチャネル領域の１／１０未満
、好ましくは１／１００未満とすることができる。
【０５４７】
また、絶縁膜１０５ｃとして、水、水素と共に、酸素のバリア性を有する膜を用いて形
成することで、絶縁膜１０６に含まれる酸素の拡散が、絶縁膜１０５ｃによって妨げられ
る。このため、加熱処理において、絶縁膜１０６に含まれる酸素を、トランジスタＴｒ２
、Ｔｒ４に含まれる半導体膜に、効率良く拡散させることができる。
【０５４８】
さらに、当該工程において、絶縁膜１０５、１０６、１０７、１０９に開口部が形成さ
れていない。また、開口部を充填する導電膜が形成されていない。このため、加熱処理に
おいて、開口部および開口部を充填する導電膜を介して、絶縁膜１０５ａに含まれる水素
が、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことができる
。また、絶縁膜１０６に含まれる酸素を、トランジスタＴｒ２、Ｔｒ４に含まれる半導体
膜に効率よく拡散させることができる。
【０５４９】
こののち、図４１乃至図４６の工程を行うことで、絶縁膜１０５、１０６、１０７、１
０９、半導体膜１３１、１４１、導電膜１３３ａ、１３３ｂ、１４３ａ、１４３ｂ、導電
膜１９１ｂ、絶縁膜１９３ｂに開口部を形成する。次に、図４７および図４８の工程を行
うことで、図５３に示すように、プラグとしての機能を有する導電膜１６１ａ、１６１ｂ
、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９、お
よび配線としての機能を有する導電膜１７１ａ、１７１ｂ、１７１ｃ、１７１ｄ、１７３
ａ、１７５、１７７ａ、１７７ｂ、１７９を形成する。
【０５５０】
また、図５２に示すように、各開口部において、導電膜１６１ａ、導電膜１６１ｂ、導
電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６５、導電
膜１６７ａ、導電膜１６７ｂ、および導電膜１６９と、絶縁膜１０５、１０６、１０７、
１０９との間に、それぞれバリア膜１６２ａ、バリア膜１６２ｂ、バリア膜１６２ｃ、バ
リア膜１６２ｄ、バリア膜１６４ａ、バリア膜１６４ｂ、バリア膜１６６、バリア膜１６
８ａ、バリア膜１６８ｂ、およびバリア膜１７０を設けてもよい。バリア膜１６２ａ、バ
リア膜１６２ｂ、バリア膜１６２ｃ、バリア膜１６２ｄ、バリア膜１６４ａ、バリア膜１
６４ｂ、バリア膜１６６、バリア膜１６８ａ、バリア膜１６８ｂ、およびバリア膜１７０
は、チタン膜、窒化チタン膜、窒化タンタル膜、モリブデン膜、窒化モリブデン膜等を適
宜用いることができる。バリア膜１６２ａ、バリア膜１６２ｂ、バリア膜１６２ｃ、バリ
ア膜１６２ｄ、バリア膜１６４ａ、バリア膜１６４ｂ、バリア膜１６６、バリア膜１６８
ａ、バリア膜１６８ｂ、およびバリア膜１７０を設けることで、導電膜１６１ａ、導電膜
１６１ｂ、導電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜
１６５、導電膜１６７ａ、導電膜１６７ｂ、および導電膜１６９に含まれる金属元素が、
絶縁膜１０５、１０６、１０７、１０９を介して、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３
、Ｔｒ４に拡散するのを防ぐことができると共に、導電膜１６１ａ、導電膜１６１ｂ、導
電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６５、導電
膜１６７ａ、導電膜１６７ｂ、および導電膜１６９の密着性を高めることができる。
【０５５１】
また、図５２に示すように、不純物領域１１７ａ、１１７ｂ、１２７ａ、１２７ｂ上に
シリサイド膜１１８ａ、１１８ｂ、１２８ａ、１２８ｂを設けてもよい。シリサイド膜と
しては、ニッケルシリサイド膜、コバルトシリサイド膜、モリブデンシリサイド膜、タン
グステンシリサイド膜、チタンシリサイド膜等を用いて形成することができる。シリサイ
ド膜１１８ａ、１１８ｂ、１２８ａ、１２８ｂを設けることで、コンタクト抵抗を低減す
ることが可能であり、高速動作が可能な半導体装置を作製することができる。
【０５５２】
なお、異なる材料で形成された絶縁膜が積層される場合、各絶縁膜のエッチング速度に
よって、開口部の幅が異なってくる。例えば、エッチングされやすい絶縁膜においては、
開口部の幅が広くなり、エッチングされにくい絶縁膜においては、開口部の幅が狭くなる
場合がある。この結果、図５３に示すように、一度の形成工程で、側面に複数の凸部を有
する導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１
６７ａ、１６７ｂ、１６９が形成される。なお、凸部は、導電膜１６１ａ、１６１ｂ、１
６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９の膜厚方
向の断面形状において一以上有する。また、絶縁膜１０９から絶縁膜１０７の方へ向かっ
て導電膜の幅が徐々に狭くならず、絶縁膜１０９から絶縁膜１０７の方へ向かって、幅が
狭い領域と、幅が広い領域とをランダムに有する導電膜１６１ａ、１６１ｂ、１６１ｃ、
１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９が形成される。
【０５５３】
また、導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５
、１６７ａ、１６７ｂ、１６９は、少なくとも、第１の幅と、第２の幅と、第３の幅を有
する領域を有し、第１の幅と、第２の幅と、第３の幅のうち少なくとも２つの値が異なる
。
【０５５４】
例えば、第１の幅の領域、第２の幅の領域、および第３の幅の領域が順に形成される導
電膜であって、第１の幅が第２の幅より大きく、第３の幅が第２の幅より大きい場合があ
る。このような場合、第１の幅の領域および第３の幅の領域は、窒化シリコン膜、窒化酸
化シリコン膜、酸化アルミニウム膜等の開口部に形成され、第２の幅の領域は、酸化シリ
コン膜、酸化窒化シリコン膜等の開口部に形成される。
【０５５５】
または、第１の幅の領域、第２の幅の領域、および第３の幅の領域が順に形成される導
電膜であって、第１の幅が第２の幅より小さく、第３の幅が第２の幅より小さい場合があ
る。このような場合、第１の幅の領域および第３の幅の領域は、酸化シリコン膜、酸化窒
化シリコン膜等の開口部に形成され、第２の幅の領域は、窒化シリコン膜、窒化酸化シリ
コン膜、酸化アルミニウム膜等の開口部に形成される。
【０５５６】
図５３に示す形状の導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６
３ｂ、１６５、１６７ａ、１６７ｂ、１６９は、絶縁膜１０５、１０６、１０７、１０９
との密着性が高い。導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３
ｂ、１６５、１６７ａ、１６７ｂ、１６９を形成する際の工程の一であるＣＭＰ法におい
て、研磨工程があるが、当該工程における機械的な負荷による、導電膜１６１ａ、１６１
ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９の
剥離を防ぐことが可能である。この結果、半導体装置の歩留まりを高めることができる。
【０５５７】
本実施の形態では、ｐチャネル型のトランジスタが形成される基板と、ｎチャネル型の
トランジスタが形成される基板を貼りあわせすることなく、ｐチャネル型のトランジスタ
上に、ｎチャネル型のトランジスタを積層することができる。
【０５５８】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０５５９】
（実施の形態９）
実施の形態１では、絶縁膜１０７上に容量素子Ｃｓを設ける例を示したが、本実施の形
態では、絶縁膜１０５上にトランジスタＴｒ２と、トランジスタＴｒ２に接する容量素子
Ｃｓを設け、その上に絶縁膜１０７を形成する例について説明する。なお、本実施の形態
において同一絶縁膜上に形成されるトランジスタＴｒ２のゲート絶縁膜と容量素子Ｃｓの
誘電体は同一工程で形成される絶縁膜である。本実施の形態において、実施の形態１と共
通の部分については実施の形態１と同一の符号を用いて説明し、実施の形態１と重複する
説明は省略することとする。
【０５６０】
図５５は、半導体装置の断面模式図である。図５５において、半導体装置に含まれる回
路、ここでは、メモリセル１００ａおよびインバータ回路１００ｂを示す。
【０５６１】
メモリセル１００ａは、トランジスタＴｒ１と、トランジスタＴｒ２と、容量素子Ｃｓ
とを有する。トランジスタＴｒ１上に絶縁膜１０５が形成される。絶縁膜１０５上にトラ
ンジスタＴｒ２及び容量素子Ｃｓが形成される。トランジスタＴｒ２及び容量素子Ｃｓ上
に絶縁膜１０７が形成される。絶縁膜１０７上に絶縁膜１０９が形成される。
【０５６２】
トランジスタＴｒ１は、基板１０１に形成されたチャネル領域１１９と、チャネル領域
１１９上に形成された絶縁膜１１３と、絶縁膜１１３上に形成された導電膜１１５と、基
板１０１に形成され、チャネル領域１１９の外側に形成された不純物領域１１７ａ、１１
７ｂとを有する。絶縁膜１１３は、ゲート絶縁膜としての機能を有する。導電膜１１５は
、ゲート電極としての機能を有する。不純物領域１１７ａ、１１７ｂは、ソース領域およ
びドレイン領域としての機能を有する。
【０５６３】
トランジスタＴｒ２は、絶縁膜１０５上に形成された半導体膜１３１と、半導体膜１３
１上に形成された導電膜１３３ａ、１３３ｂと、半導体膜１３１および導電膜１３３ａ、
１３３ｂ上に形成された絶縁膜１３５と、絶縁膜１３５上に形成された導電膜１３７とを
有する。導電膜１３３ａ、１３３ｂは、ソース電極およびドレイン電極としての機能を有
する。絶縁膜１３５はゲート絶縁膜としての機能を有する。導電膜１３７は、ゲート電極
としての機能を有する。
【０５６４】
容量素子Ｃｓは、半導体膜１３１上に形成された導電膜１３３ｂと、導電膜１３３ｂ上
に形成された絶縁膜１９３ａと、絶縁膜１９３ａ上に形成された導電膜１９５ａとを有す
る。導電膜１３３ｂおよび導電膜１９５ａは、容量電極としての機能を有する。絶縁膜１
９３ａは誘電体としての機能を有する。
【０５６５】
また、メモリセル１００ａは、トランジスタＴｒ１の不純物領域１１７ａと、トランジ
スタＴｒ２の半導体膜１３１と、トランジスタＴｒ２の導電膜１３３ａとに接続される導
電膜１６１ａを有する。また、トランジスタＴｒ１の不純物領域１１７ｂに接続される導
電膜１６１ｂを有する。また、トランジスタＴｒ１の導電膜１１５と、トランジスタＴｒ
２の半導体膜１３１と、トランジスタＴｒ２の導電膜１３３ｂとに接続される導電膜１６
３ａを有する。また、トランジスタＴｒ２の導電膜１３７に接続される導電膜１６７ａを
有する。また、容量素子Ｃｓの導電膜１９５ａに接続される導電膜１６９を有する。導電
膜１６１ａ、導電膜１６１ｂ、導電膜１６３ａ、導電膜１６７ａ、および導電膜１６９は
、プラグとしての機能を有する。なお、導電膜１６１ｂは、図面で示す面上に存在しない
ため、破線で示す。
【０５６６】
導電膜１６１ａは、絶縁膜１０５、半導体膜１３１、絶縁膜１３５、導電膜１３３ａ、
絶縁膜１０７、および絶縁膜１０９の開口部に形成される。導電膜１６１ｂは、絶縁膜１
０５、絶縁膜１０７、および絶縁膜１０９の開口部に形成される。導電膜１６３ａは、絶
縁膜１０５、半導体膜１３１、絶縁膜１３５、導電膜１３３ｂ、絶縁膜１０７、導電膜１
５１、および絶縁膜１０９の開口部に形成される。導電膜１６７ａは、絶縁膜１０７およ
び絶縁膜１０９の開口部に形成される。導電膜１６９は、絶縁膜１０７および絶縁膜１０
９の開口部に形成される。
【０５６７】
また、絶縁膜１０９上に、導電膜１７１ａ、導電膜１７１ｂ、導電膜１７３ａ、導電膜
１７７ａ、および導電膜１７９が形成される。導電膜１７１ａは、導電膜１６１ａと接続
される。導電膜１７１ｂは、導電膜１６１ｂと接続される。導電膜１７３ａは、導電膜１
６３ａと接続される。導電膜１７７ａは、導電膜１６７ａと接続される。導電膜１７９は
、導電膜１６９と接続される。導電膜１７１ａ、導電膜１７１ｂ、導電膜１７３ａ、導電
膜１７７ａ、および導電膜１７９は、配線としての機能を有する。なお、導電膜１７１ｂ
は、図面で示す面上に存在しないため、破線で示す。
【０５６８】
メモリセル１００ａは、トランジスタＴｒ１、トランジスタＴｒ２、および容量素子Ｃ
ｓそれぞれの構成の一部が、導電膜により接続される。導電膜は、絶縁膜の他に、トラン
ジスタの構成要素である半導体膜および導電膜を貫通して形成される。このため、トラン
ジスタＴｒ１、トランジスタＴｒ２、および容量素子Ｃｓのそれぞれ一部または全部が重
なる配置とすることが可能である。このため、半導体装置の高集積化が可能である。
【０５６９】
次に、インバータ回路１００ｂについて説明する。
【０５７０】
インバータ回路１００ｂは、トランジスタＴｒ３と、トランジスタＴｒ４とを有する。
トランジスタＴｒ３上に絶縁膜１０５が形成される。絶縁膜１０５上にトランジスタＴｒ
４が形成される。絶縁膜１０５およびトランジスタＴｒ４上に絶縁膜１０７が形成される
。絶縁膜１０７上に絶縁膜１０９が形成される。
【０５７１】
トランジスタＴｒ３は、基板１０１に形成されたチャネル領域１２９と、チャネル領域
１２９上に形成された絶縁膜１２３と、絶縁膜１２３上に形成された導電膜１２５と、基
板１０１に形成され、チャネル領域１２９の外側に形成された不純物領域１２７ａ、１２
７ｂとを有する。絶縁膜１２３は、ゲート絶縁膜としての機能を有する。導電膜１２５は
、ゲート電極としての機能を有する。不純物領域１２７ａ、１２７ｂは、ソース領域およ
びドレイン領域としての機能を有する。
【０５７２】
トランジスタＴｒ４は、絶縁膜１０５上に形成された半導体膜１４１と、半導体膜１４
１上に形成された導電膜１４３ａ、１４３ｂと、半導体膜１４１および導電膜１４３ａ、
１４３ｂ上に形成された絶縁膜１４５と、絶縁膜１４５上に形成された導電膜１４７とを
有する。導電膜１４３ａ、１４３ｂは、ソース電極およびドレイン電極としての機能を有
する。絶縁膜１４５はゲート絶縁膜としての機能を有する。導電膜１４７は、ゲート電極
としての機能を有する。
【０５７３】
なお、ここでは、トランジスタＴｒ２、Ｔｒ４としてシングルゲート構造のトランジス
タを用いて示したが、図６５に示すように、デュアルゲート構造のトランジスタを用いて
トランジスタＴｒ２、Ｔｒ４を形成することができる。トランジスタＴｒ２は、絶縁膜１
０５中であって、半導体膜１３１および導電膜１３７と重なる位置に、ゲート電極として
の機能を有する導電膜１３９を有する。トランジスタＴｒ４は、絶縁膜１０５中であって
、半導体膜１４１および導電膜１４７と重なる位置に、ゲート電極としての機能を有する
導電膜１４９を有する。
【０５７４】
導電膜１３７と導電膜１３９に異なる電圧を印加することで、トランジスタＴｒ３のし
きい値電圧を制御することが可能である。また、導電膜１４７と導電膜１４９とに異なる
電圧を印加することで、トランジスタＴｒ４のしきい値電圧を制御することが可能である
。
【０５７５】
また、トランジスタＴｒ３の不純物領域１２７ａと、トランジスタＴｒ４の半導体膜１
４１と、トランジスタＴｒ４の導電膜１４３ａとに接続される導電膜１６１ｃを有する。
また、トランジスタＴｒ３の不純物領域１２７ｂに接続される導電膜１６１ｄを有する。
トランジスタＴｒ３の導電膜１２５と、トランジスタＴｒ４の半導体膜１４１と、トラン
ジスタＴｒ４の導電膜１４３ｂとに接続される導電膜１６３ｂを有する。また、トランジ
スタＴｒ４の導電膜１４３ｂに接続される導電膜１６５を有する。また、トランジスタＴ
ｒ４の導電膜１４７に接続される導電膜１６７ｂを有する。導電膜１６１ｃ、導電膜１６
１ｄ、導電膜１６３ｂ、導電膜１６５、および導電膜１６７ｂは、プラグとしての機能を
有する。なお、導電膜１６３ｂは、図面で示す面上に存在しないため、破線で示す。
【０５７６】
導電膜１６１ｃは、絶縁膜１０５、半導体膜１４１、絶縁膜１４５、導電膜１４３ａ、
絶縁膜１０７、および絶縁膜１０９の開口部に形成される。導電膜１６１ｄは、絶縁膜１
０５、絶縁膜１０７、および絶縁膜１０９の開口部に形成される。導電膜１６３ｂは、絶
縁膜１０５、半導体膜１４１、導電膜１４３ｂ、絶縁膜１０７、および絶縁膜１０９の開
口部に形成される。導電膜１６５は、絶縁膜１４５、絶縁膜１０７および絶縁膜１０９の
開口部に形成される。導電膜１６７ｂは、絶縁膜１０７および絶縁膜１０９の開口部に形
成される。
【０５７７】
また、絶縁膜１０９上に、導電膜１７１ｃ、導電膜１７１ｄ、導電膜１７５、および導
電膜１７７ｂが形成される。導電膜１７１ｃは、導電膜１６１ｃと接続される。導電膜１
７１ｄは、導電膜１６１ｄと接続される。導電膜１７５は、導電膜１６５と接続される。
導電膜１７７ｂは、導電膜１６３ｂおよび導電膜１６７ｂと接続される。導電膜１７１ｃ
、導電膜１７１ｄ、導電膜１７５、および導電膜１７７ｂは、配線としての機能を有する
。
【０５７８】
インバータ回路１００ｂは、トランジスタＴｒ３およびトランジスタＴｒ４それぞれの
構成の一部が、導電膜により接続される。導電膜は、絶縁膜の他に、トランジスタの構成
要素である半導体膜および導電膜を貫通して形成される。このため、トランジスタＴｒ３
およびトランジスタＴｒ４のそれぞれ一部または全部が重なる配置とすることが可能であ
る。このため、半導体装置の高集積化が可能である。
【０５７９】
また、本実施の形態の半導体装置は、トランジスタを積層して形成した後、各トランジ
スタに含まれる構成の一部が電気的に接続されるように、プラグとしての機能を有する導
電膜を選択的に形成する。さらには、該プラグを接続する配線を形成する。これらの結果
、各機能を有する回路を構成することが可能である。回路の設計図に合わせて、適宜プラ
グおよび配線を形成することで、任意の回路を形成することが可能であるため、半導体装
置ごとに設計されたマスクが不要であり、半導体装置の回路設計の自由度が高まる。
【０５８０】
また、トランジスタＴｒ１、Ｔｒ３は、同じ導電型であり、ここではｐチャネル型のト
ランジスタを用いて形成される。また、トランジスタＴｒ２、Ｔｒ４は、同じ導電型であ
り、ここではｎチャネル型のトランジスタを用いて形成される。また、トランジスタＴｒ
１上にトランジスタＴｒ２が積層され、トランジスタＴｒ３上にトランジスタＴｒ４が積
層される。即ち、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタが異なる
層に形成されている。このため、トランジスタの電気特性が向上するように、トランジス
タの導電型にあわせて、ゲート電極、ゲート絶縁膜の材料を適宜選択することが可能であ
る。また、トランジスタが積層されているため、半導体装置の高集積化が可能である。
【０５８１】
トランジスタＴｒ１およびトランジスタＴｒ３は、半導体基板を用いて形成されるトラ
ンジスタであり、半導体基板にチャネル領域１１９、１２９が形成される。または、トラ
ンジスタＴｒ１およびトランジスタＴｒ３は、図示しないが、基板上に半導体膜を有し、
該半導体膜にチャネル領域が形成されるトランジスタであってもよい。
【０５８２】
トランジスタＴｒ１、Ｔｒ３に含まれる不純物領域１１７ａ、１１７ｂ、１２７ａ、１
２７ｂ、絶縁膜１１３、１２３、導電膜１１５、１２５はそれぞれ、公知のＭＯＳＦＥＴ
（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  
ｔｒａｎｓｉｓｔｏｒ）に含まれる不純物領域、絶縁膜、導電膜の材料を適宜用いて形成
することができる。
【０５８３】
絶縁膜１０５は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シ
リコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガ
リウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、または酸
化窒化ハフニウム膜を用いて形成することができる。また、絶縁膜１０５は、ポリイミド
、アクリル、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有
機材料を用いることができる。
【０５８４】
なお、絶縁膜１０５において、トランジスタＴｒ２、Ｔｒ４に接するように、加熱によ
り水素を放出する絶縁膜、代表的には、水素を含む窒化シリコン膜を設けることが好まし
い。半導体装置の作製工程において加熱処理を行うことで、チャネル領域１１９、１２９
の水素化処理を行うことができる。この結果、チャネル領域に含まれる欠陥（ダングリン
グボンド）を修復させる（水素終端させる）ことが可能である。
【０５８５】
また、絶縁膜１０５において、トランジスタＴｒ２、Ｔｒ４の半導体膜１３１、１４１
に接するように、加熱により酸素を放出する絶縁膜を形成してもよい。加熱により酸素を
放出する絶縁膜は、酸化物膜に酸素ラジカル、酸素原子、酸素原子イオン、および酸素分
子イオンの一以上を添加することで、形成することができる。酸化物膜に酸素ラジカル、
酸素原子、酸素原子イオン、酸素分子イオンのいずれか一以上を添加する方法としては、
イオンドーピング法、イオン注入法、プラズマ処理法等がある。
【０５８６】
トランジスタＴｒ２およびトランジスタＴｒ４に含まれる半導体膜１３１、１４１とし
て、シリコン、ワイドギャップ半導体等を用いることができる。ワイドギャップ半導体と
して、ＳｉＣ、ＧａＮ、酸化物半導体等がある。トランジスタＴｒ２およびトランジスタ
Ｔｒ４の半導体膜１３１、１４１を、ワイドギャップ半導体を用いて形成することで、ト
ランジスタＴｒ２およびトランジスタＴｒ４のオフリーク電流を低減することができる。
【０５８７】
トランジスタＴｒ２、Ｔｒ４の構成の詳細については、実施の形態２で前述した。
【０５８８】
絶縁膜１０７は、絶縁膜１０５に示した材料を適宜用いて形成することができる。
【０５８９】
容量素子Ｃｓに含まれる導電膜１３３ｂ、および導電膜１９５ａはそれぞれ、容量素子
に含まれる導電膜の公知の材料を適宜用いて形成することができる。絶縁膜１９３ａは、
絶縁膜１３５と同一材料であり、絶縁膜１３５の一部、即ち、導電膜１９５ａと重なって
いる部分ともいえる。
【０５９０】
絶縁膜１０９は、絶縁膜１０５に示した材料を適宜用いて形成することができる。
【０５９１】
導電膜１６１ａ、導電膜１６１ｂ、導電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ
、導電膜１６３ｂ、導電膜１６５、導電膜１６７ａ、導電膜１６７ｂ、および導電膜１６
９は、金属材料、合金材料、金属酸化物材料などの導電性材料を用いて形成することがで
きる。例えば、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニ
ウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分
とする合金を単層構造または積層構造として用いる。また、導電膜１６１ａ、導電膜１６
１ｂ、導電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６
５、導電膜１６７ａ、導電膜１６７ｂ、および導電膜１６９は、耐熱性と導電性を両立す
るタングステンやモリブデンなどの高融点材料を用いて形成することが好ましく、特にタ
ングステンを用いることが好ましい。
【０５９２】
また、図６７に示すように、各開口部において、導電膜１６１ａ、導電膜１６１ｂ、導
電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６５、導電
膜１６７ａ、導電膜１６７ｂ、および導電膜１６９と、絶縁膜１０５、１０７、１０９と
の間に、それぞれバリア膜１６２ａ、バリア膜１６２ｂ、バリア膜１６２ｃ、バリア膜１
６２ｄ、バリア膜１６４ａ、バリア膜１６４ｂ、バリア膜１６６、バリア膜１６８ａ、バ
リア膜１６８ｂ、およびバリア膜１７０を設けてもよい。バリア膜１６２ａ、バリア膜１
６２ｂ、バリア膜１６２ｃ、バリア膜１６２ｄ、バリア膜１６４ａ、バリア膜１６４ｂ、
バリア膜１６６、バリア膜１６８ａ、バリア膜１６８ｂ、およびバリア膜１７０は、チタ
ン膜、窒化チタン膜、窒化タンタル膜、モリブデン膜、窒化モリブデン膜等を適宜用いる
ことができる。バリア膜１６２ａ、バリア膜１６２ｂ、バリア膜１６２ｃ、バリア膜１６
２ｄ、バリア膜１６４ａ、バリア膜１６４ｂ、バリア膜１６６、バリア膜１６８ａ、バリ
ア膜１６８ｂ、およびバリア膜１７０を設けることで、導電膜１６１ａ、導電膜１６１ｂ
、導電膜１６１ｃ、導電膜１６１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６５、
導電膜１６７ａ、導電膜１６７ｂ、および導電膜１６９に含まれる金属元素が、絶縁膜１
０５、１０７を介して、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４に拡散するのを防
ぐことができると共に、導電膜１６１ａ、導電膜１６１ｂ、導電膜１６１ｃ、導電膜１６
１ｄ、導電膜１６３ａ、導電膜１６３ｂ、導電膜１６５、導電膜１６７ａ、導電膜１６７
ｂ、および導電膜１６９の密着性を高めることができる。
【０５９３】
また、図６７に示すように、不純物領域１１７ａ、１１７ｂ、１２７ａ、１２７ｂ上に
シリサイド膜１１８ａ、１１８ｂ、１２８ａ、１２８ｂを設けてもよい。シリサイド膜と
しては、ニッケルシリサイド膜、コバルトシリサイド膜、モリブデンシリサイド膜、タン
グステンシリサイド膜、チタンシリサイド膜等を用いて形成することができる。シリサイ
ド膜１１８ａ、１１８ｂ、１２８ａ、１２８ｂを設けることで、コンタクト抵抗を低減す
ることが可能であり、高速動作が可能な半導体装置を作製することができる。
【０５９４】
なお、図示しないが、導電膜１３７、１４７上にシリサイド膜を設けることで、コンタ
クト抵抗を低減することが可能である。
【０５９５】
＜半導体装置の作製方法＞
次に、半導体装置の作製方法について、図５６乃至図６６を用いて説明する。理解を容
易にするため、図面で示す面上に存在しない部分についても、実線で示す場合がある。な
お、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の各構成、トランジスタＴｒ１、Ｔｒ
２、Ｔｒ３、Ｔｒ４上の絶縁膜、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４と接続さ
れる導電膜の作製方法に関して、特に説明のないものは、公知の作製方法を適宜用いるこ
とができる。
【０５９６】
実施の形態１と同じ工程により、基板１０１に、チャネル領域１１９を有するｐチャネ
ル型のトランジスタＴｒ１と、チャネル領域１２９を有するｐチャネル型のトランジスタ
Ｔｒ３とを作製する。
【０５９７】
次に、トランジスタＴｒ１、Ｔｒ３上に絶縁膜１０５を形成する。
【０５９８】
図５６に示すように、絶縁膜１０５上に、半導体膜１３１、導電膜１３３ａ、１３３ｂ
、絶縁膜１３５、導電膜１３７を有するトランジスタＴｒ２と、容量素子Ｃｓを形成する
。また、半導体膜１４１、導電膜１４３ａ、１４３ｂ、絶縁膜１４５、導電膜１４７を有
するトランジスタＴｒ４を形成する。
【０５９９】
容量素子Ｃｓは、トランジスタＴｒ２と同一工程で形成され、導電膜１３７と同一工程で
形成される導電膜１９５ａ、絶縁膜１３５の一部である絶縁膜１９３ａ、導電膜１３３ｂ
で構成する。従って、マスク数や工程数を増やすことなくトランジスタＴｒ２と容量素子
Ｃｓが作製できる。
【０６００】
次に、トランジスタＴｒ２、Ｔｒ４上に絶縁膜１０７を形成する。
【０６０１】
トランジスタＴｒ２、Ｔｒ４の作製方法は、実施の形態２で前述した。
【０６０２】
絶縁膜１０７は、絶縁膜１０５の作製方法を適宜用いることができる。
【０６０３】
次に、図５７に示すように、絶縁膜１０７上に絶縁膜１０９を形成する。
【０６０４】
絶縁膜１０９は、絶縁膜１０５の作製方法を適宜用いることができる。
【０６０５】
次に、絶縁膜１０９上にマスクを形成する。
【０６０６】
本実施の形態では、後に形成する開口部はアスペクト比が大きい。このため、マスクと
して、ハードマスク１５０ａ＿１とレジストマスク１５０ａ＿２を積層して形成すること
が好ましい。
【０６０７】
ハードマスク１５０ａ＿１は、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜
等の絶縁膜、またはタングステン膜等の導電膜の単層若しくは積層構造とすることができ
る。レジストマスク１５０ａ＿２は、リソグラフィ工程によって形成することができる。
【０６０８】
次に、図５８に示すように、絶縁膜１０５、１０７、１０９、半導体膜１３１、１４１
、導電膜１３３ａ、１４３ａをエッチングして、不純物領域１１７ａ、１１７ｂ、１２７
ａ、１２７ｂを露出する開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄを形成する。こ
の時、絶縁膜１０５、１０７、１０９、半導体膜１３１、１４１、導電膜１３３ａ、１４
３ａのエッチング速度に対して、レジストマスク１５０ａ＿２のエッチング速度を小さく
することが好ましい。すなわち、レジストマスク１５０ａ＿２のエッチング速度を小さく
抑えることで、開口部の横方向への広がりを防止することができる。
【０６０９】
また、図６９に示すように、半導体膜１３１、１４１、導電膜１３３ａ、１４３ａの代
わりに、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄが形成される領域に、開口部１
３２、１４２を有する半導体膜１３１、１４１、導電膜１３３ａ、１４３ａを形成してお
くことで、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄを形成する際のエッチングガ
スの種類の変更数を低減することが可能であり、スループットを高めることができる。
【０６１０】
こののち、ハードマスク１５０ａ＿１およびレジストマスク１５０ａ＿２を除去する。
【０６１１】
次に、図５９に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄにマスク
１５２ａ、１５２ｂ、１５２ｃ、１５２ｄを形成することが好ましい。マスク１５２ａ、
１５２ｂ、１５２ｃ、１５２ｄを形成することで、のちの工程において、ハードマスクお
よびレジストマスクが開口部に形成されることを防ぐことができる。マスク１５２ａ、１
５２ｂ、１５２ｃ、１５２ｄは、ＢＡＲＣ膜等の有機樹脂膜を用いて形成することができ
る。
【０６１２】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｂ＿１とレジストマスク１５０ｂ＿２を積層して形成することが好ましい。
【０６１３】
ハードマスク１５０ｂ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｂ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０６１４】
次に、絶縁膜１０５、１０７、１０９、１３５、半導体膜１３１、１４１、導電膜１３
３ｂ、１４３ｂをエッチングして、導電膜１１５、１２５を露出する開口部１５３ａ、１
５３ｂを形成する。この時、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄの形成工程
と同様に、エッチング速度を制御することで、開口部の横方向への広がりを防止すること
が好ましい。
【０６１５】
こののち、ハードマスク１５０ｂ＿１およびレジストマスク１５０ｂ＿２を除去する。
【０６１６】
なお、ここでは、図５８に示す開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄと、図
５９に示す開口部１５３ａ、１５３ｂを別のエッチング工程で形成したが、開口部１５１
ａ、１５１ｂ、１５１ｃ、１５１ｄと、開口部１５３ａ、１５３ｂを同じエッチング工程
で形成してもよい。
【０６１７】
次に、図６０に示すように、開口部１５３ａ、１５３ｂにマスク１５４ａ、１５４ｂを
形成することが好ましい。
【０６１８】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｃ＿１とレジストマスク１５０ｃ＿２を積層して形成することが好ましい。
【０６１９】
ハードマスク１５０ｃ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｃ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０６２０】
次に、絶縁膜１０７、１０９をエッチングして、導電膜１４３ｂを露出する開口部１５
５ａを形成する。この時、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄの形成工程と
同様に、エッチング速度を制御することで、開口部の横方向への広がりを防止することが
好ましい。
【０６２１】
こののち、ハードマスク１５０ｃ＿１およびレジストマスク１５０ｃ＿２を除去する。
【０６２２】
次に、図６１に示すように、開口部１５５ａにマスク１６０を形成することが好ましい
。
【０６２３】
次に、絶縁膜１０９上にマスクを形成する。ここでは、マスクとして、ハードマスク１
５０ｄ＿１とレジストマスク１５０ｄ＿２を積層して形成することが好ましい。
【０６２４】
ハードマスク１５０ｄ＿１は、ハードマスク１５０ａ＿１と同様に形成することができ
る。レジストマスク１５０ｄ＿２は、レジストマスク１５０ａ＿２と同様に形成すること
ができる。
【０６２５】
次に、絶縁膜１０７、１０９をエッチングして、導電膜１３７、１４７、１９５ａを露
出する開口部１５７ａ、１５７ｂ、１５７ｃを形成する。この時、開口部１５１ａ、１５
１ｂ、１５１ｃ、１５１ｄの形成工程と同様に、エッチング速度を制御することで、開口
部の横方向への広がりを防止することが好ましい。
【０６２６】
こののち、ハードマスク１５０ｄ＿１およびレジストマスク１５０ｄ＿２を除去する。
【０６２７】
なお、ここでは、図６０に示す開口部１５５ａと、図６１に示す開口部１５７ａ、１５
７ｂ、１５７ｃを別のエッチング工程で形成したが、開口部１５５ａと、開口部１５７ａ
、１５７ｂ、１５７ｃを同じエッチング工程で形成してもよい。
【０６２８】
次に、図６２に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄ、１５３
ａ、１５３ｂ、１５５ａに形成されたマスク１５２ａ、１５２ｂ、１５２ｃ、１５２ｄ、
１５４ａ、１５４ｂ、１６０を除去する。
【０６２９】
次に、図６３に示すように、開口部１５１ａ、１５１ｂ、１５１ｃ、１５１ｄ、１５３
ａ、１５３ｂ、１５５ａ、１５７ａ、１５７ｂ、１５７ｃに、プラグとしての機能を有す
る導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６
７ａ、１６７ｂ、１６９を形成する。
【０６３０】
導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６
７ａ、１６７ｂ、１６９は、スパッタリング法、ＣＶＤ法、蒸着法等で、開口部を充填す
るように導電膜を形成した後、ＣＭＰ法またはエッチング法により絶縁膜１０９上の導電
膜を除去することで、形成できる。また、導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１
ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９を、ダマシン法を用いて
形成してもよい。
【０６３１】
次に、図６４に示すように、絶縁膜１０９および導電膜１６１ａ、１６１ｂ、１６１ｃ
、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９上に、配線とし
ての機能を有する導電膜１７１ａ、１７１ｂ、１７１ｃ、１７１ｄ、１７３ａ、１７５、
１７７ａ、１７７ｂ、１７９を形成する。
【０６３２】
絶縁膜１０９を覆うように導電膜を形成する。次に、導電膜上にマスクを形成した後、
導電膜を選択的にエッチングすることによって、絶縁膜１０９上に導電膜１７１ａ、１７
１ｂ、１７１ｃ、１７１ｄ、１７３ａ、１７５、１７７ａ、１７７ｂ、１７９を形成する
ことができる。
【０６３３】
以上の工程により、半導体装置を作製することができる。
【０６３４】
なお、ここでは、ハードマスクを使用して作製する場合の例を示した。ただし、本発明の
一態様は、これに限定されない。場合によっては、または、状況に応じて、様々な方法を
用いて、半導体装置を作製することができる。例えば、場合によっては、または、状況に
応じて、ハードマスクを使用せずに、作製してもよい。
【０６３５】
＜半導体装置の作製方法の変形例＞
ここでは、電気特性の優れたトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の作製方法
の一例について、説明する。
【０６３６】
まず、基板１０１にトランジスタＴｒ１、Ｔｒ３を形成する。次に、不純物領域１１７ａ
、１１７ｂ、１２７ａ、１２７ｂ、絶縁膜１１３、１２３、導電膜１１５、１２５上に絶
縁膜１０５ａを形成する。半導体装置の作製工程における加熱処理において、チャネル領
域１１９、１２９の水素化処理を行うため、絶縁膜１０５ａは、加熱により水素を放出す
る絶縁膜、代表的には、水素を含む窒化シリコン膜、水素を含む窒化酸化シリコン膜等を
用いて形成することが好ましい。加熱により水素を放出する絶縁膜は、絶縁膜１０５の作
製方法を適宜用いることができる。
【０６３７】
次に、絶縁膜１０５ａ上に絶縁膜１０５ｂを形成する。絶縁膜１０５ｂは、絶縁膜１０
５に示す材料を適宜用いて形成する。なお、絶縁膜１０５ｂは平坦性を有することが好ま
しく、塗布法を用いて形成することが好ましい。または、絶縁膜を形成した後、ＣＭＰ法
等で平坦化処理することが好ましい。この結果、のちに形成する絶縁膜の被覆性を高める
ことが可能である。
【０６３８】
次に、絶縁膜１０５ｂ上に絶縁膜１０５ｃを形成する。絶縁膜１０５ｃは、水素、水等
のバリア性を有する膜を用いて形成することが好ましい。さらには、水素、水、酸素等の
バリア性を有する膜を用いて形成することが好ましい。水素、水、酸素等のバリア性を有
する膜の代表例としては、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、
酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、
酸化窒化イットリウム膜、酸化ハフニウム膜、または酸化窒化ハフニウム膜等がある。
【０６３９】
絶縁膜１０５ｃの厚さは、水素の拡散を防ぐことが可能な厚さであることが好ましく、
代表的には２０ｎｍ以上２５０ｎｍ以下であることが好ましい。
【０６４０】
また、絶縁膜１０５ｂの平坦性が高いと、絶縁膜１０５ｃの厚さが薄い場合であっても
被覆性を高めることが可能であり、絶縁膜１０５ｃの水素、水等のバリア性を高めること
ができるため、好ましい。
【０６４１】
絶縁膜１０５ｃは、絶縁膜１０５の作製方法を適宜用いることができる。また、絶縁膜
１０５ｂ上に導電膜を形成した後、該導電膜に、酸素ラジカル、酸素原子、酸素原子イオ
ン、および酸素分子イオンの一以上を添加して、酸化物膜で形成される絶縁膜１０５ｃを
形成することができる。
【０６４２】
次に、絶縁膜１０５ｃ上に絶縁膜１０５ｄを形成する。絶縁膜１０５ｄは、加熱により
酸素を放出する絶縁膜を用いて形成することが好ましい。この結果、半導体装置の作製工
程における加熱処理により、絶縁膜１０５ｄに含まれる酸素を、のちに形成されるトラン
ジスタＴｒ２、Ｔｒ４の半導体膜に移動させることが可能である。半導体膜が酸化物半導
体膜で形成される場合、酸化物半導体膜に含まれる酸素欠損量を低減することが可能であ
る。
【０６４３】
酸化物半導体膜において、酸素欠損は、キャリアトラップとなることや、水素を捕獲す
ることによってキャリア発生源となることがある。このため、トランジスタＴｒ２、Ｔｒ
４の半導体膜として酸化物半導体膜を用いた場合、絶縁膜１０５ｄに含まれる酸素を酸化
物半導体膜に移動させ、酸化物半導体膜の酸素欠損量を低減することで、優れた電気特性
を有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０６４４】
以上の工程により、絶縁膜１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを有する絶縁膜１
０５を形成する。
【０６４５】
次に、図６６に示すように、絶縁膜１０５上に、トランジスタＴｒ２、Ｔｒ４、容量素
子Ｃｓを形成する。次に、トランジスタＴｒ２、Ｔｒ４、容量素子Ｃｓ上に絶縁膜１０７
を形成する。ここでは、絶縁膜１０７として、絶縁膜１０７ａ、１０７ｂが順に積層され
ている。
【０６４６】
絶縁膜１０７ａ、１０７ｂの一方が、絶縁膜１０５ｃと同様に、水素、水等のバリア性
を有する膜を用いて形成することが好ましい。さらには、水素、水、酸素等のバリア性を
有する膜を用いて形成することが好ましい。ここでは、絶縁膜１０７ａを、水素、水、酸
素等のバリア性を有する膜を用いて形成する。
【０６４７】
次に、絶縁膜１０７上に絶縁膜１０９を形成する。
【０６４８】
なお、絶縁膜１０７、１０９、トランジスタＴｒ２、Ｔｒ４、容量素子Ｃｓの作製工程
における加熱処理において、絶縁膜１０５ａに含まれる水素がトランジスタＴｒ１、Ｔｒ
３のチャネル領域に拡散し、チャネル領域に含まれる欠陥（ダングリングボンド）を修復
させる（水素終端させる）ことが可能である。
【０６４９】
一方、絶縁膜１０５ａに含まれる水素は、加熱処理により、絶縁膜１０５ｂにも拡散し
てしまうが、絶縁膜１０５ｃが、水素、水等のバリア膜としての機能を有する。このため
、水素が、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことが
できる。
【０６５０】
酸化物半導体膜に拡散した水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠
損に水素が入ることで、キャリアである電子が生成される。また、水素の一部が金属原子
と結合する酸素と結合することで、キャリアである電子を生成する。従って、水素が拡散
された酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため
、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に、水素、水等が拡散するのを防ぐこ
とで、優れた電気特性を有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０６５１】
また、絶縁膜１０５ｄとして、加熱処理により酸素を放出する絶縁膜を用いて形成する
ことで、加熱処理において、絶縁膜１０５ｄに含まれる酸素を、トランジスタＴｒ２、Ｔ
ｒ４に含まれる半導体膜に拡散させることが可能であり、優れた電気特性を有するトラン
ジスタＴｒ２、Ｔｒ４を作製することができる。
【０６５２】
さらに、絶縁膜１０５ｃ、絶縁膜１０７ａでトランジスタＴｒ２、Ｔｒ４および絶縁膜
１０５ｄが挟まれている。絶縁膜１０５ｃ、絶縁膜１０７ａは、水素、水等のバリア膜と
しての機能を有する。さらには、水素、水、酸素等のバリア膜としての機能を有する。こ
のため、絶縁膜１０５ｄに含まれる酸素を、トランジスタＴｒ２、Ｔｒ４に含まれる半導
体膜に効率よく拡散させることが可能であると共に、外部からの水素、水等がトランジス
タＴｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことができる。このため、優
れた電気特性を有するトランジスタＴｒ２、Ｔｒ４を作製することができる。
【０６５３】
なお、絶縁膜１０５ｃ、１０７ａを有することで、トランジスタＴｒ２、Ｔｒ４に含ま
れる半導体膜の水素濃度は、トランジスタＴｒ１、Ｔｒ３のチャネル領域の１／１０未満
、好ましくは１／１００未満とすることができる。
【０６５４】
また、絶縁膜１０５ｃとして、水、水素と共に、酸素のバリア性を有する膜を用いて形
成することで、絶縁膜１０５ｄに含まれる酸素の拡散が、絶縁膜１０５ｃによって妨げら
れる。このため、加熱処理において、絶縁膜１０５ｄに含まれる酸素を、トランジスタＴ
ｒ２、Ｔｒ４に含まれる半導体膜に、効率良く拡散させることができる。
【０６５５】
さらに、当該工程において、絶縁膜１０５、１０７、１０９に開口部が形成されていな
い。また、開口部を充填する導電膜が形成されていない。このため、加熱処理において、
開口部および開口部を充填する導電膜を介して、絶縁膜１０５ａに含まれる水素が、トラ
ンジスタＴｒ２、Ｔｒ４に含まれる半導体膜に拡散することを防ぐことができる。また、
絶縁膜１０５ｄに含まれる酸素を、トランジスタＴｒ２、Ｔｒ４に含まれる半導体膜に効
率よく拡散させることができる。
【０６５６】
こののち、図５８乃至図６２の工程を行うことで、絶縁膜１０５、１０７、１０９、半
導体膜１３１、１４１、導電膜１３３ａ、１３３ｂ、１４３ａ、１４３ｂ、絶縁膜１３５
に開口部を形成する。次に、図６３および図６４の工程を行うことで、図６８に示すよう
に、プラグとしての機能を有する導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６
３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９、および配線としての機能を有す
る導電膜１７１ａ、１７１ｂ、１７１ｃ、１７１ｄ、１７３ａ、１７５、１７７ａ、１７
７ｂ、１７９を形成する。
【０６５７】
なお、異なる材料で形成された絶縁膜が積層される場合、各絶縁膜のエッチング速度に
よって、開口部の幅が異なってくる。例えば、エッチングされやすい絶縁膜においては、
開口部の幅が広くなり、エッチングされにくい絶縁膜においては、開口部の幅が狭くなる
場合がある。この結果、図６８に示すように、一度の形成工程で、側面に複数の凸部を有
する導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１
６７ａ、１６７ｂ、１６９が形成される。なお、凸部は、導電膜１６１ａ、１６１ｂ、１
６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９の膜厚方
向の断面形状において一以上有する。また、絶縁膜１０９から絶縁膜１０７の方へ向かっ
て導電膜の幅が徐々に狭くならず、絶縁膜１０９から絶縁膜１０７の方へ向かって、幅が
狭い領域と、幅が広い領域とをランダムに有する導電膜１６１ａ、１６１ｂ、１６１ｃ、
１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９が形成される。
【０６５８】
また、導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５
、１６７ａ、１６７ｂ、１６９は、少なくとも、第１の幅と、第２の幅と、第３の幅を有
する領域を有し、第１の幅と、第２の幅と、第３の幅のうち少なくとも２つの値が異なる
。
【０６５９】
例えば、第１の幅の領域、第２の幅の領域、および第３の幅の領域が順に形成される導
電膜であって、第１の幅が第２の幅より大きく、第３の幅が第２の幅より大きい場合があ
る。このような場合、第１の幅の領域および第３の幅の領域は、窒化シリコン膜、窒化酸
化シリコン膜、酸化アルミニウム膜等の開口部に形成され、第２の幅の領域は、酸化シリ
コン膜、酸化窒化シリコン膜等の開口部に形成される。
【０６６０】
または、第１の幅の領域、第２の幅の領域、および第３の幅の領域が順に形成される導
電膜であって、第１の幅が第２の幅より小さく、第３の幅が第２の幅より小さい場合があ
る。このような場合、第１の幅の領域および第３の幅の領域は、酸化シリコン膜、酸化窒
化シリコン膜等の開口部に形成され、第２の幅の領域は、窒化シリコン膜、窒化酸化シリ
コン膜、酸化アルミニウム膜等の開口部に形成される。
【０６６１】
図６８に示す形状の導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６
３ｂ、１６５、１６７ａ、１６７ｂ、１６９は、絶縁膜１０５、１０７、１０９との密着
性が高い。導電膜１６１ａ、１６１ｂ、１６１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６
５、１６７ａ、１６７ｂ、１６９を形成する際の工程の一であるＣＭＰ法において、研磨
工程があるが、当該工程における機械的な負荷による、導電膜１６１ａ、１６１ｂ、１６
１ｃ、１６１ｄ、１６３ａ、１６３ｂ、１６５、１６７ａ、１６７ｂ、１６９の剥離を防
ぐことが可能である。この結果、半導体装置の歩留まりを高めることができる。
【０６６２】
本実施の形態では、ｐチャネル型のトランジスタが形成される基板と、ｎチャネル型の
トランジスタが形成される基板を貼りあわせすることなく、ｐチャネル型のトランジスタ
上に、ｎチャネル型のトランジスタを積層することができる。
【０６６３】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０６６４】
Ｔｒ１    トランジスタ
Ｔｒ２    トランジスタ
Ｔｒ３    トランジスタ
Ｔｒ４    トランジスタ
Ｗ１    配線
Ｗ２    配線
Ｗ３    配線
Ｗ４    配線
Ｗ６    配線線
Ｗ７    配線線
Ｗ８    配線線
Ｗ９    配線線
【図１】
2019195100.tif 000003
【図２】
2019195100.tif 000004
【図３】
2019195100.tif 000005
【図４】
2019195100.tif 000006
【図５】
2019195100.tif 000007
【図６】
2019195100.tif 000008
【図７】
2019195100.tif 000009
【図８】
2019195100.tif 000010
【図９】
2019195100.tif 000011
【図１０】
2019195100.tif 000012
【図１１】
2019195100.tif 000013
【図１２】
2019195100.tif 000014
【図１３】
2019195100.tif 000015
【図１４】
2019195100.tif 000016
【図１５】
2019195100.tif 000017
【図１６】
2019195100.tif 000018
【図１７】
2019195100.tif 000019
【図１８】
2019195100.tif 000020
【図１９】
2019195100.tif 000021
【図２０】
2019195100.tif 000022
【図２１】
2019195100.tif 000023
【図２２】
2019195100.tif 000024
【図２３】
2019195100.tif 000025
【図２４】
2019195100.tif 000026
【図２５】
2019195100.tif 000027
【図２６】
2019195100.tif 000028
【図２７】
2019195100.tif 000029
【図２８】
2019195100.tif 000030
【図２９】
2019195100.tif 000031
【図３０】
2019195100.tif 000032
【図３１】
2019195100.tif 000033
【図３２】
2019195100.tif 000034
【図３３】
2019195100.tif 000035
【図３４】
2019195100.tif 000036
【図３５】
2019195100.tif 000037
【図３６】
2019195100.tif 000038
【図３７】
2019195100.tif 000039
【図３８】
2019195100.tif 000040
【図３９】
2019195100.tif 000041
【図４０】
2019195100.tif 000042
【図４１】
2019195100.tif 000043
【図４２】
2019195100.tif 000044
【図４３】
2019195100.tif 000045
【図４４】
2019195100.tif 000046
【図４５】
2019195100.tif 000047
【図４６】
2019195100.tif 000048
【図４７】
2019195100.tif 000049
【図４８】
2019195100.tif 000050
【図４９】
2019195100.tif 000051
【図５０】
2019195100.tif 000052
【図５１】
2019195100.tif 000053
【図５２】
2019195100.tif 000054
【図５３】
2019195100.tif 000055
【図５４】
2019195100.tif 000056
【図５５】
2019195100.tif 000057
【図５６】
2019195100.tif 000058
【図５７】
2019195100.tif 000059
【図５８】
2019195100.tif 000060
【図５９】
2019195100.tif 000061
【図６０】
2019195100.tif 000062
【図６１】
2019195100.tif 000063
【図６２】
2019195100.tif 000064
【図６３】
2019195100.tif 000065
【図６４】
2019195100.tif 000066
【図６５】
2019195100.tif 000067
【図６６】
2019195100.tif 000068
【図６７】
2019195100.tif 000069
【図６８】
2019195100.tif 000070
【図６９】
2019195100.tif 000071