(57)【要約】     【課題】  複数の電子部品を搭載するためのプリント配線板の提供    【解決手段】  プリント配線板１０は、中央エリアＥＣと中央エリアＥＣを囲む外周エリアＥＯに分割される。中央エリアＥＣには、シグナル用ビア導体ＳＰで形成されるシグナル用スタックビア構造が形成されている。外周エリアには、電源用スタックビア構造が形成されている。シグナル用スタックビア構造を形成するシグナル用ビア導体の数は電源用スタックビア構造を形成する電源用ビア導体の数より少ない。そして、シグナル用スタックビア構造を形成するシグナル用ビア導体の数は３以下である。【選択図】  図２
2019121772.tif 000002
【特許請求の範囲】
【請求項１】
第５導体層と、
前記第５導体層を覆っている第４樹脂絶縁層と、
前記第４樹脂絶縁層の直上に形成されている第４導体層と、
前記第４樹脂絶縁層を貫通し前記第５導体層と前記第４導体層とを接続する第４樹脂絶縁層内ビア導体と、
前記第４樹脂絶縁層と前記第４導体層を覆っている第３樹脂絶縁層と、
前記第３樹脂絶縁層の直上に形成されている第３導体層と、
前記第３樹脂絶縁層を貫通し前記第４導体層と前記第３導体層とを接続する第３樹脂絶縁層内ビア導体と、
前記第３樹脂絶縁層と前記第３導体層を覆っている第２樹脂絶縁層と、
前記第２樹脂絶縁層の直上に形成されている第２導体層と、
前記第２樹脂絶縁層を貫通し前記第３導体層と前記第２導体層とを接続する第２樹脂絶縁層内ビア導体と、
前記第２樹脂絶縁層と前記第２導体層を覆っている第１樹脂絶縁層と、
前記第１樹脂絶縁層の直上に形成されている第１導体層と、
前記第１樹脂絶縁層を貫通し前記第２導体層と前記第１導体層とを接続する第１樹脂絶縁層内ビア導体、とを有するプリント配線板であって、
前記第１導体層は、第１電子部品を搭載するための第１パッドと第２電子部品を搭載するための第２パッドを有し、前記第１パッドは電源用第１パッドとシグナル用第１パッドを含み、前記第２パッドは電源用第２パッドとシグナル用第２パッドを含み、
前記第５導体層は、前記電源用第１パッドの直下に位置する第５導体層内電源用第１パッドと前記電源用第２パッドの直下に位置する第５導体層内電源用第２パッドとを有し、
前記第４樹脂絶縁層内ビア導体は、前記第５導体層内電源用第１パッド上に形成されている第４樹脂絶縁層内電源用第１ビア導体（第４絶縁層内電源用第１ビア導体）と前記第５導体層内電源用第２パッド上に形成されている第４樹脂絶縁層内電源用第２ビア導体（第４絶縁層内電源用第２ビア導体）とを含み、
前記第４導体層は、前記シグナル用第１パッドの直下に位置する第４導体層内シグナル用第１パッドと前記シグナル用第２パッドの直下に位置する第４導体層内シグナル用第２パッドと前記第４導体層内シグナル用第１パッドと前記第４導体層内シグナル用第２パッドとを繋ぐ第４導体回路と前記第４絶縁層内電源用第１ビア導体を覆っている第４導体層内電源用第１ビア導体のランド（第４導体層内電源用第１ランド）と前記第４絶縁層内電源用第２ビア導体を覆っている第４導体層内電源用第２ビア導体のランド（第４導体層内電源用第２ランド）とを有し、
前記第３樹脂絶縁層内ビア導体は、前記第４導体層内シグナル用第１パッド上に形成されている第３樹脂絶縁層内シグナル用第１ビア導体（第３絶縁層内シグナル用第１ビア導体）と前記第４導体層内シグナル用第２パッド上に形成されている第３樹脂絶縁層内シグナル用第２ビア導体（第３絶縁層内シグナル用第２ビア導体）と前記第４絶縁層内電源用第１ビア導体上に位置し前記第４導体層内電源用第１ランド上に形成されている第３樹脂絶縁層内電源用第１ビア導体（第３絶縁層内電源用第１ビア導体）と前記第４絶縁層内電源用第２ビア導体上に位置し前記第４導体層内電源用第２ランド上に形成されている第３樹脂絶縁層内電源用第２ビア導体（第３絶縁層内電源用第２ビア導体）とを含み、
前記第３導体層は、前記第３絶縁層内シグナル用第１ビア導体を覆っている第３導体層内シグナル用第１ビア導体のランド（第３導体層内シグナル用第１ランド）と前記第３絶縁層内シグナル用第２ビア導体を覆っている第３導体層内シグナル用第２ビア導体のランド（第３導体層内シグナル用第２ランド）と前記第３絶縁層内電源用第１ビア導体を覆っている第３導体層内電源用第１ビア導体のランド（第３導体層内電源用第１ランド）と前記第３絶縁層内電源用第２ビア導体を覆っている第３導体層内電源用第２ビア導体のランド（第３導体層内電源用第２ランド）を含み、
前記第２樹脂絶縁層内ビア導体は、前記第３絶縁層内シグナル用第１ビア導体上に位置し前記第３導体層内シグナル用第１ランド上に形成されている第２樹脂絶縁層内シグナル用第１ビア導体（第２絶縁層内シグナル用第１ビア導体）と前記第３絶縁層内シグナル用第２ビア導体上に位置し前記第３導体層内シグナル用第２ランド上に形成されている第２樹脂絶縁層内シグナル用第２ビア導体（第２絶縁層内シグナル用第２ビア導体）と前記第３絶縁層内電源用第１ビア導体上に位置し前記第３導体層内電源用第１ランド上に形成されている第２樹脂絶縁層内電源用第１ビア導体（第２絶縁層内電源用第１ビア導体）と前記第３絶縁層内電源用第２ビア導体上に位置し前記第３導体層内電源用第２ランド上に形成されている第２樹脂絶縁層内電源用第２ビア導体（第２絶縁層内電源用第２ビア導体）とを含み、
前記第２導体層は、前記第２絶縁層内シグナル用第１ビア導体を覆っている第２導体層内シグナル用第１ビア導体のランド（第２導体層内シグナル用第１ランド）と前記第２絶縁層内シグナル用第２ビア導体を覆っている第２導体層内シグナル用第２ビア導体のランド（第２導体層内シグナル用第２ランド）と前記第２絶縁層内電源用第１ビア導体を覆っている第２導体層内電源用第１ビア導体のランド（第２導体層内電源用第１ランド）と前記第２絶縁層内電源用第２ビア導体を覆っている第２導体層内電源用第２ビア導体のランド（第２導体層内電源用第２ランド）とを含み、
前記第１樹脂絶縁層内ビア導体は、前記第２絶縁層内シグナル用第１ビア導体上に位置し前記第２導体層内シグナル用第１ランド上に形成されている第１樹脂絶縁層内シグナル用第１ビア導体（第１絶縁層内シグナル用第１ビア導体）と前記第２絶縁層内シグナル用第２ビア導体上に位置し前記第２導体層内シグナル用第２ランド上に形成されている第１樹脂絶縁層内シグナル用第２ビア導体（第１絶縁層内シグナル用第２ビア導体）と前記第２絶縁層内電源用第１ビア導体上に位置し前記第２導体層内電源用第１ランド上に形成されている第１樹脂絶縁層内電源用第１ビア導体（第１絶縁層内電源用第１ビア導体）と前記第２絶縁層内電源用第２ビア導体上に位置し前記第２導体層内電源用第２ランド上に形成されている第１樹脂絶縁層内電源用第２ビア導体（第１絶縁層内電源用第２ビア導体）とを含み、
前記シグナル用第１パッドは前記第１絶縁層内シグナル用第１ビア導体を覆っていて、前記シグナル用第２パッドは前記第１絶縁層内シグナル用第２ビア導体を覆っていて、前記電源用第１パッドは前記第１絶縁層内電源用第１ビア導体を覆っていて、前記電源用第２パッドは前記第１絶縁層内電源用第２ビア導体を覆っていて、
前記第４導体層内シグナル用第１パッドの直下に前記第４樹脂絶縁層内ビア導体は存在せず、前記第４導体層内シグナル用第２パッドの直下に前記第４樹脂絶縁層内ビア導体は存在せず、
前記第３絶縁層内シグナル用第１ビア導体と前記第３絶縁層内シグナル用第２ビア導体と前記第２絶縁層内シグナル用第１ビア導体と前記第２絶縁層内シグナル用第２ビア導体と前記第１絶縁層内シグナル用第１ビア導体と前記第１絶縁層内シグナル用第２ビア導体はシグナル用ビア導体に属し、
前記第４絶縁層内電源用第１ビア導体と前記第４絶縁層内電源用第２ビア導体と前記第３絶縁層内電源用第１ビア導体と前記第３絶縁層内電源用第２ビア導体と前記第２絶縁層内電源用第１ビア導体と前記第２絶縁層内電源用第２ビア導体と前記第１絶縁層内電源用第１ビア導体と前記第１絶縁層内電源用第２ビア導体は電源用ビア導体に属し、
前記シグナル用ビア導体のトップ径は前記電源用ビア導体のトップ径より小さい。
【請求項２】
請求項１のプリント配線板であって、前記シグナル用ビア導体のトップ径の中で最も大きな径（シグナル用ビア導体の最大径）は、前記電源用ビア導体のトップ径の中で最も小さな径（電源用ビア導体の最小径）より小さい。
【請求項３】
請求項２のプリント配線板であって、前記第３絶縁層内シグナル用第１ビア導体のトップ径と前記第３絶縁層内シグナル用第２ビア導体のトップ径と前記第２絶縁層内シグナル用第１ビア導体のトップ径と前記第２絶縁層内シグナル用第２ビア導体のトップ径と前記第１絶縁層内シグナル用第１ビア導体のトップ径と前記第１絶縁層内シグナル用第２ビア導体のトップ径は略等しく、前記第４絶縁層内電源用第１ビア導体のトップ径と前記第４絶縁層内電源用第２ビア導体のトップ径と前記第３絶縁層内電源用第１ビア導体のトップ径と前記第３絶縁層内電源用第２ビア導体のトップ径と前記第２絶縁層内電源用第１ビア導体のトップ径と前記第２絶縁層内電源用第２ビア導体のトップ径と前記第１絶縁層内電源用第１ビア導体のトップ径と前記第１絶縁層内電源用第２ビア導体のトップ径は略等しい。
【請求項４】
請求項３のプリント配線板であって、前記電源用ビア導体のトップ径と前記シグナル用ビア導体のトップ径との比（電源用ビア導体のトップ径／シグナル用ビア導体のトップ径）は２より大きい。
【請求項５】
請求項１のプリント配線板であって、前記シグナル用第１パッドと前記シグナル用第２パッドは、前記シグナル用ビア導体と前記第４導体回路を介して接続される。
【請求項６】
請求項１のプリント配線板であって、前記電源用第１パッドの大きさは、前記シグナル用第１パッドの大きさより大きく、前記電源用第２パッドの大きさは、前記シグナル用第２パッドの大きさより大きい。
【請求項７】
請求項６のプリント配線板であって、前記電源用第１パッドの大きさと前記電源用第２パッドの大きさは略等しく、前記シグナル用第１パッドの大きさと前記シグナル用第２パッドの大きさは略等しい。
【請求項８】
請求項１のプリント配線板であって、前記プリント配線板は中央エリアと前記中央エリアを囲む外周エリアに分割され、前記シグナル用第１パッドと前記シグナル用第２パッドと前記シグナル用ビア導体と前記第４導体回路は前記中央エリアに属し、前記電源用第１パッドと前記電源用第２パッドと前記電源用ビア導体は前記外周エリアに属し、前記中央エリアに形成されている配線と前記外周エリアに形成されている配線は電気的に独立している。
【請求項９】
請求項８のプリント配線板であって、さらに、最下の樹脂絶縁層を含み、前記第４樹脂絶縁層は前記最下の樹脂絶縁層上に形成されていて、前記最下の樹脂絶縁層を貫通する最下の樹脂絶縁層内ビア導体は前記外周エリアのみに形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電子部品を搭載するプリント配線板に関する。
【背景技術】
【０００２】
特許文献１はマルチチップモジュール基板を開示している。特許文献１の図１によれば、１つの基板に２つのＬＳＩが搭載されている。そして、２つのＬＳＩは複数の配線層で接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−５３３４９号公報
【発明の概要】
【０００４】
[特許文献１の課題]
特許文献１のモジュール基板が特許文献１の図１に示されている。特許文献１の図１に示されるモジュール基板はａ層とｂ層とｃ層とｄ層を有している。そして、特許文献１では、ａ層からｄ層に向かって、スルーホールの数が減っている。そのため、ａ層の強度はｂ層の強度より高いと考えられる。ｂ層の強度はｃ層の強度より高いと考えられる。ｃ層の強度はｄ層の強度より高いと考えられる。そのため、特許文献１のモジュール基板は反りやすいと考えられる。そして、特許文献１はマルチチップモジュール基板に関係しているので、特許文献１の図１に示されるように、モジュール基板上に２つのＬＳＩチップが搭載されている。特許文献１のモジュール基板では、各層に形成されているスルーホールの数が異なる。さらに、特許文献１のモジュール基板上に複数のＬＳＩチップが搭載される。従って、特許文献１の図１に示されるマルチチップモジュールが熱衝撃を受けると、２つのＬＳＩチップを繋ぐ配線の接続信頼性が低下すると予想される。
【課題を解決するための手段】
【０００５】
本願発明のプリント配線板は、第５導体層と、前記第５導体層を覆っている第４樹脂絶縁層と、前記第４樹脂絶縁層の直上に形成されている第４導体層と、前記第４樹脂絶縁層を貫通し前記第５導体層と前記第４導体層とを接続する第４樹脂絶縁層内ビア導体と、前記第４樹脂絶縁層と前記第４導体層を覆っている第３樹脂絶縁層と、前記第３樹脂絶縁層の直上に形成されている第３導体層と、前記第３樹脂絶縁層を貫通し前記第４導体層と前記第３導体層とを接続する第３樹脂絶縁層内ビア導体と、前記第３樹脂絶縁層と前記第３導体層を覆っている第２樹脂絶縁層と、前記第２樹脂絶縁層の直上に形成されている第２導体層と、前記第２樹脂絶縁層を貫通し前記第３導体層と前記第２導体層とを接続する第２樹脂絶縁層内ビア導体と、前記第２樹脂絶縁層と前記第２導体層を覆っている第１樹脂絶縁層と、前記第１樹脂絶縁層の直上に形成されている第１導体層と、前記第１樹脂絶縁層を貫通し前記第２導体層と前記第１導体層とを接続する第１樹脂絶縁層内ビア導体、とを有する。そして、前記第１導体層は、第１電子部品を搭載するための第１パッドと第２電子部品を搭載するための第２パッドを有し、前記第１パッドは電源用第１パッドとシグナル用第１パッドを含み、前記第２パッドは電源用第２パッドとシグナル用第２パッドを含み、前記第５導体層は、前記電源用第１パッドの直下に位置する第５導体層内電源用第１パッドと前記電源用第２パッドの直下に位置する第５導体層内電源用第２パッドとを有し、前記第４樹脂絶縁層内ビア導体は、前記第５導体層内電源用第１パッド上に形成されている第４樹脂絶縁層内電源用第１ビア導体（第４絶縁層内電源用第１ビア導体）と前記第５導体層内電源用第２パッド上に形成されている第４樹脂絶縁層内電源用第２ビア導体（第４絶縁層内電源用第２ビア導体）とを含み、前記第４導体層は、前記シグナル用第１パッドの直下に位置する第４導体層内シグナル用第１パッドと前記シグナル用第２パッドの直下に位置する第４導体層内シグナル用第２パッドと前記第４導体層内シグナル用第１パッドと前記第４導体層内シグナル用第２パッドとを繋ぐ第４導体回路と前記第４絶縁層内電源用第１ビア導体を覆っている第４導体層内電源用第１ビア導体のランド（第４導体層内電源用第１ランド）と前記第４絶縁層内電源用第２ビア導体を覆っている第４導体層内電源用第２ビア導体のランド（第４導体層内電源用第２ランド）とを有し、前記第３樹脂絶縁層内ビア導体は、前記第４導体層内シグナル用第１パッド上に形成されている第３樹脂絶縁層内シグナル用第１ビア導体（第３絶縁層内シグナル用第１ビア導体）と前記第４導体層内シグナル用第２パッド上に形成されている第３樹脂絶縁層内シグナル用第２ビア導体（第３絶縁層内シグナル用第２ビア導体）と前記第４絶縁層内電源用第１ビア導体上に位置し前記第４導体層内電源用第１ランド上に形成されている第３樹脂絶縁層内電源用第１ビア導体（第３絶縁層内電源用第１ビア導体）と前記第４絶縁層内電源用第２ビア導体上に位置し前記第４導体層内電源用第２ランド上に形成されている第３樹脂絶縁層内電源用第２ビア導体（第３絶縁層内電源用第２ビア導体）とを含み、前記第３導体層は、前記第３絶縁層内シグナル用第１ビア導体を覆っている第３導体層内シグナル用第１ビア導体のランド（第３導体層内シグナル用第１ランド）と前記第３絶縁層内シグナル用第２ビア導体を覆っている第３導体層内シグナル用第２ビア導体のランド（第３導体層内シグナル用第２ランド）と前記第３絶縁層内電源用第１ビア導体を覆っている第３導体層内電源用第１ビア導体のランド（第３導体層内電源用第１ランド）と前記第３絶縁層内電源用第２ビア導体を覆っている第３導体層内電源用第２ビア導体のランド（第３導体層内電源用第２ランド）を含み、前記第２樹脂絶縁層内ビア導体は、前記第３絶縁層内シグナル用第１ビア導体上に位置し前記第３導体層内シグナル用第１ランド上に形成されている第２樹脂絶縁層内シグナル用第１ビア導体（第２絶縁層内シグナル用第１ビア導体）と前記第３絶縁層内シグナル用第２ビア導体上に位置し前記第３導体層内シグナル用第２ランド上に形成されている第２樹脂絶縁層内シグナル用第２ビア導体（第２絶縁層内シグナル用第２ビア導体）と前記第３絶縁層内電源用第１ビア導体上に位置し前記第３導体層内電源用第１ランド上に形成されている第２樹脂絶縁層内電源用第１ビア導体（第２絶縁層内電源用第１ビア導体）と前記第３絶縁層内電源用第２ビア導体上に位置し前記第３導体層内電源用第２ランド上に形成されている第２樹脂絶縁層内電源用第２ビア導体（第２絶縁層内電源用第２ビア導体）とを含み、前記第２導体層は、前記第２絶縁層内シグナル用第１ビア導体を覆っている第２導体層内シグナル用第１ビア導体のランド（第２導体層内シグナル用第１ランド）と前記第２絶縁層内シグナル用第２ビア導体を覆っている第２導体層内シグナル用第２ビア導体のランド（第２導体層内シグナル用第２ランド）と前記第２絶縁層内電源用第１ビア導体を覆っている第２導体層内電源用第１ビア導体のランド（第２導体層内電源用第１ランド）と前記第２絶縁層内電源用第２ビア導体を覆っている第２導体層内電源用第２ビア導体のランド（第２導体層内電源用第２ランド）とを含み、前記第１樹脂絶縁層内ビア導体は、前記第２絶縁層内シグナル用第１ビア導体上に位置し前記第２導体層内シグナル用第１ランド上に形成されている第１樹脂絶縁層内シグナル用第１ビア導体（第１絶縁層内シグナル用第１ビア導体）と前記第２絶縁層内シグナル用第２ビア導体上に位置し前記第２導体層内シグナル用第２ランド上に形成されている第１樹脂絶縁層内シグナル用第２ビア導体（第１絶縁層内シグナル用第２ビア導体）と前記第２絶縁層内電源用第１ビア導体上に位置し前記第２導体層内電源用第１ランド上に形成されている第１樹脂絶縁層内電源用第１ビア導体（第１絶縁層内電源用第１ビア導体）と前記第２絶縁層内電源用第２ビア導体上に位置し前記第２導体層内電源用第２ランド上に形成されている第１樹脂絶縁層内電源用第２ビア導体（第１絶縁層内電源用第２ビア導体）とを含み、前記シグナル用第１パッドは前記第１絶縁層内シグナル用第１ビア導体を覆っていて、前記シグナル用第２パッドは前記第１絶縁層内シグナル用第２ビア導体を覆っていて、前記電源用第１パッドは前記第１絶縁層内電源用第１ビア導体を覆っていて、前記電源用第２パッドは前記第１絶縁層内電源用第２ビア導体を覆っていて、前記第４導体層内シグナル用第１パッドの直下に前記第４樹脂絶縁層内ビア導体は存在せず、前記第４導体層内シグナル用第２パッドの直下に前記第４樹脂絶縁層内ビア導体は存在せず、前記第３絶縁層内シグナル用第１ビア導体と前記第３絶縁層内シグナル用第２ビア導体と前記第２絶縁層内シグナル用第１ビア導体と前記第２絶縁層内シグナル用第２ビア導体と前記第１絶縁層内シグナル用第１ビア導体と前記第１絶縁層内シグナル用第２ビア導体はシグナル用ビア導体に属し、前記第４絶縁層内電源用第１ビア導体と前記第４絶縁層内電源用第２ビア導体と前記第３絶縁層内電源用第１ビア導体と前記第３絶縁層内電源用第２ビア導体と前記第２絶縁層内電源用第１ビア導体と前記第２絶縁層内電源用第２ビア導体と前記第１絶縁層内電源用第１ビア導体と前記第１絶縁層内電源用第２ビア導体は電源用ビア導体に属し、前記シグナル用ビア導体のトップ径は前記電源用ビア導体のトップ径より小さい。
【０００６】
[実施形態の効果]
本発明の実施形態のプリント配線板は、シグナル用第１パッドとシグナル用ビア導体と第４導体回路とシグナル用第２パッドと電源用第１パッドと電源用第２パッドと電源用ビア導体とを有する。そして、シグナル用ビア導体のトップ径は電源用ビア導体のトップ径より小さい。さらに、シグナル用第１パッドとシグナル用第２パッドはシグナル用ビア導体を介して接続される。また、電源用第１パッドと電源用第２パッドは電源用ビア導体に繋がる。シグナル用第１パッドとシグナル用第２パッドは小さな径を有するビア導体で接続される。そのため、シグナル用第１パッドとシグナル用第２パッド間の配線密度を高くすることができる。電子部品間の配線の長さを短くすることができる。電源用第１パッドと電源用第２パッドは大きな径を有するビア導体に繋がる。そのため、電源用第１パッドと電源用第２パッドに電源を供給するための配線の抵抗を低くすることができる。電子部品の電圧変動を抑えることができる。電子部品の誤動作を防止することができる。
また、本発明の実施形態のプリント配線板によれば、シグナル用第１パッドと第４導体回路間に３つのシグナル用ビア導体が形成されている。シグナル用第２パッドと第４導体回路間に３つのシグナル用ビア導体が形成されている。３つのシグナル用ビア導体は、上のビア導体が下のビア導体の直上に位置するように、積層されている。３つのシグナル用ビア導体でスタックビア構造が形成される。シグナル用ビア導体は小さな径を有するが、スタックビア構造を形成するビア導体の数が３なので、スタックビア構造の接続信頼性を高くすることができる、スタックビア構造を形成するビア導体の数は２でも良い。
【図面の簡単な説明】
【０００７】
【図１】図１（Ａ）は、本発明の第１実施形態に係るプリント配線板の断面図であり、図１（Ｂ）はプリント配線板の平面図であり、図１（Ｃ）と図１（Ｄ）は中央エリア内導体回路の説明図である。
【図２】第３実施形態の応用例に係るプリント配線板の断面図
【図３】第３実施形態のプリント配線板の一部を示す図
【図４】ビア導体とスタックビア構造、ビア導体の配置、金属ポストに関する説明図
【図５】図５（Ａ）は第２実施形態のプリント配線板の断面図であり、図５（Ｂ）と図５（Ｃ）は中央エリア内導体回路の説明図である。
【図６】第３実施形態のプリント配線板の断面図
【発明を実施するための形態】
【０００８】
[第１実施形態]
図１（Ａ）は、第１実施形態のプリント配線板１０の断面図である。
プリント配線板１０は樹脂絶縁層１５０Ｆと導体層１５８Ｆと樹脂絶縁層１５０Ｆを貫通し隣接する導体層１５８Ｆを接続するビア導体１６０Ｆで形成されている。導体層１５８Ｆと樹脂絶縁層１５０Ｆは交互に積層されている。
図１のプリント配線板１０は、４つの樹脂絶縁層１５０Ｆを含む。最上の樹脂絶縁層は第１樹脂絶縁層１５０Ｆ−１であり、最下の樹脂絶縁層は第４樹脂絶縁層１５０Ｆ−４である。そして、第４樹脂絶縁層１５０Ｆ−４上の樹脂絶縁層は、第３樹脂絶縁層１５０Ｆ−３であり、第３樹脂絶縁層１５０Ｆ−３上の樹脂絶縁層は、第２樹脂絶縁層１５０Ｆ−２である。
【０００９】
図１のプリント配線板１０は、５つの導体層１５８Ｆを含む。最上の導体層は第１導体層１５８Ｆ−１であって、第１樹脂絶縁層１５０Ｆ−１上に形成されている。最下の導体層は第５導体層１５８Ｆ−５であって、第４樹脂絶縁層１５０Ｆ−４下に形成されている。第４樹脂絶縁層１５０Ｆ−４上に形成されている導体層は第４導体層１５８Ｆ−４である。第３樹脂絶縁層１５０Ｆ−３上に形成されている導体層は第３導体層１５８Ｆ−３である。第２樹脂絶縁層１５０Ｆ−２上に形成されている導体層は第２導体層１５８Ｆ−２である。
【００１０】
図１のプリント配線板１０は、各樹脂絶縁層１５０Ｆ−１、１５０Ｆ−２、１５０Ｆ−３、１５０Ｆ−４を貫通するビア導体１６０Ｆを有する。第１樹脂絶縁層１５０Ｆ−１を貫通し第１導体層１５８Ｆ−１と第２導体層１５８Ｆ−２を接続するビア導体は第１樹脂絶縁層内ビア導体（第１絶縁層内ビア導体）１６０Ｆ−１である。第２樹脂絶縁層１５０Ｆ−２を貫通し第２導体層１５８Ｆ−２と第３導体層１５８Ｆ−３を接続するビア導体は第２樹脂絶縁層内ビア導体（第２絶縁層内ビア導体）１６０Ｆ−２である。第３樹脂絶縁層１５０Ｆ−３を貫通し第３導体層１５８Ｆ−３と第４導体層１５８Ｆ−４を接続するビア導体は第３樹脂絶縁層内ビア導体（第３絶縁層内ビア導体）１６０Ｆ−３である。第４樹脂絶縁層１５０Ｆ−４を貫通し第４導体層１５８Ｆ−４と第５導体層１５８Ｆ−５を接続するビア導体は第４樹脂絶縁層内ビア導体（第４絶縁層内ビア導体）１６０Ｆ−４である。
【００１１】
図１のプリント配線板１０上に複数の電子部品が搭載される。そのため、第１導体層１５８Ｆ−１は電子部品を搭載するためのパッド７４を有する。例えば、プリント配線板１０上に２つの電子部品が搭載されると、第１導体層１５８Ｆ−１は第１電子部品を搭載するための第１パッド７４１と第２電子部品を搭載するための第２パッド７４２を有する。そして、第１パッド７４１はシグナル用第１パッド７４１Ｓと電源用第１パッド７４１Ｐとグランド用第１パッド７４１Ｇを有する。第２パッド７４２はシグナル用第２パッド７４２Ｓと電源用第２パッド７４２Ｐとグランド用第２パッド７４２Ｇを有する。
【００１２】
第５導体層は、電源用第１パッド７４１Ｐの直下に第５導体層内電源用第１パッド５Ｐ１を有する。第５導体層は、グランド用第１パッド７４１Ｇの直下に第５導体層内グランド用第１パッド５Ｇ１を有する。第５導体層は、電源用第２パッド７４２Ｐの直下に第５導体層内電源用第２パッド５Ｐ２を有する。第５導体層は、グランド用第２パッド７４２Ｇの直下に第５導体層内グランド用第２パッド５Ｇ２を有する。
【００１３】
第４絶縁層内ビア導体１６０Ｆ−４は、第５導体層内電源用第１パッド５Ｐ１上に形成されている第４樹脂絶縁層内電源用第１ビア導体（第４絶縁層内電源用第１ビア導体）４ＶＰ１を有する。
第４絶縁層内ビア導体１６０Ｆ−４は、第５導体層内グランド用第１パッド５Ｇ１上に形成されている第４樹脂絶縁層内グランド用第１ビア導体（第４絶縁層内グランド用第１ビア導体）４ＶＧ１を有する。
第４絶縁層内ビア導体１６０Ｆ−４は、第５導体層内電源用第２パッド５Ｐ２上に形成されている第４樹脂絶縁層内電源用第２ビア導体（第４絶縁層内電源用第２ビア導体）４ＶＰ２を有する。
第４絶縁層内ビア導体１６０Ｆ−４は、第５導体層内グランド用第２パッド５Ｇ２上に形成されている第４樹脂絶縁層内グランド用第２ビア導体（第４絶縁層内グランド用第２ビア導体）４ＶＧ２を有する。
【００１４】
第４導体層は、シグナル用第１パッド７４１Ｓの直下に位置する第４導体層内シグナル用第１パッド４Ｓ１を有する。
第４導体層は、シグナル用第２パッド７４２Ｓの直下に位置する第４導体層内シグナル用第２パッド４Ｓ２を有する。
第４導体層は、第４導体層内シグナル用第１パッド４Ｓ１と第４導体層内シグナル用第２パッド４Ｓ２とを繋ぐ第４導体回路４Ｃを有する。第４導体回路のようなシグナル用ビアを繋ぐ導体回路はシグナル用導体回路ＳＤＣと称される。
第４導体層は、第４絶縁層内電源用第１ビア導体４ＶＰ１を覆っている第４導体層内電源用第１ビア導体のランド（第４導体層内電源用第１ランド）４ＬＰ１を有する。
第４導体層は、第４絶縁層内グランド用第１ビア導体４ＶＧ１を覆っている第４導体層内グランド用第１ビア導体のランド（第４導体層内グランド用第１ランド）４ＬＧ１を有する。
第４導体層は、第４絶縁層内電源用第２ビア導体４ＶＰ２を覆っている第４導体層内電源用第２ビア導体のランド（第４導体層内電源用第２ランド）４ＬＰ２を有する。
第４導体層は、第４絶縁層内グランド用第２ビア導体４ＶＧ２を覆っている第４導体層内グランド用第２ビア導体のランド（第４導体層内グランド用第２ランド）４ＬＧ２を有する。
【００１５】
第３樹脂絶縁層内ビア導体１６０Ｆ−３は、第４導体層内シグナル用第１パッド４Ｓ１上に形成されている第３樹脂絶縁層内シグナル用第１ビア導体（第３絶縁層内シグナル用第１ビア導体）３ＶＳ１を有する
第３樹脂絶縁層内ビア導体１６０Ｆ−３は、第４導体層内シグナル用第２パッド４Ｓ２上に形成されている第３樹脂絶縁層内シグナル用第２ビア導体（第３絶縁層内シグナル用第２ビア導体）３ＶＳ２を有する。
第３樹脂絶縁層内ビア導体１６０Ｆ−３は、第４絶縁層内電源用第１ビア導体４ＶＰ１上に位置し第４導体層内電源用第１ランド４ＬＰ１上に形成されている第３樹脂絶縁層内電源用第１ビア導体（第３絶縁層内電源用第１ビア導体）３ＶＰ１を有する。
第３樹脂絶縁層内ビア導体１６０Ｆ−３は、第４絶縁層内グランド用第１ビア導体４ＶＧ１上に位置し第４導体層内グランド用第１ランド４ＬＧ１上に形成されている第３樹脂絶縁層内グランド用第１ビア導体（第３絶縁層内グランド用第１ビア導体）３ＶＧ１を有する。
第３樹脂絶縁層内ビア導体１６０Ｆ−３は、第４絶縁層内電源用第２ビア導体４ＶＰ２上に位置し第４絶縁層内電源用第２ランド４ＬＰ２上に形成されている第３樹脂絶縁層内電源用第２ビア導体（第３絶縁層内電源用第２ビア導体）３ＶＰ２を有する。
第３樹脂絶縁層内ビア導体１６０Ｆ−３は、第４絶縁層内グランド用第２ビア導体４ＶＧ２上に位置し第４導体層内グランド用第２ランド４ＬＧ２上に形成されている第３樹脂絶縁層内グランド用第２ビア導体（第３絶縁層内グランド用第２ビア導体）３ＶＧ２を有する。
【００１６】
第３導体層１５８Ｆ−３は、第３絶縁層内シグナル用第１ビア導体３ＶＳ１を覆っている第３導体層内シグナル用第１ビア導体のランド（第３導体層内シグナル用第１ランド）３ＬＳ１を有する。
第３導体層１５８Ｆ−３は、第３絶縁層内シグナル用第２ビア導体３ＶＳ２を覆っている第３導体層内シグナル用第２ビア導体のランド（第３導体層内シグナル用第２ランド）３ＬＳ２を有する。
第３導体層１５８Ｆ−３は、第３絶縁層内電源用第１ビア導体３ＶＰ１を覆っている第３導体層内電源用第１ビア導体のランド（第３導体層内電源用第１ランド）３ＬＰ１を有する。
第３導体層１５８Ｆ−３は、第３絶縁層内グランド用第１ビア導体３ＶＧ１を覆っている第３導体層内グランド用第１ビア導体のランド（第３導体層内グランド用第１ランド）３ＬＧ１を有する。
第３導体層１５８Ｆ−３は、第３絶縁層内電源用第２ビア導体３ＶＰ２を覆っている第３導体層内電源用第２ビア導体のランド（第３導体層内電源用第２ランド）３ＬＰ２を有する。
第３導体層１５８Ｆ−３は、第３絶縁層内グランド用第２ビア導体３ＶＧ２を覆っている第３導体層内グランド用第２ビア導体のランド（第３導体層内グランド用第２ランド）３ＬＧ２を有する。
【００１７】
第２絶縁層内ビア導体１６０Ｆ−２は、第３絶縁層内シグナル用第１ビア導体３ＶＳ１上に位置し第３導体層内シグナル用第１ランド３ＬＳ１上に形成されている第２樹脂絶縁層内シグナル用第１ビア導体（第２絶縁層内シグナル用第１ビア導体）２ＶＳ１を有する。
第２絶縁層内ビア導体１６０Ｆ−２は、第３絶縁層内シグナル用第２ビア導体３ＶＳ２上に位置し第３導体層内シグナル用第２ランド３ＬＳ２上に形成されている第２樹脂絶縁層内シグナル用第２ビア導体（第２絶縁層内シグナル用第２ビア導体）２ＶＳ２を有する。
第２絶縁層内ビア導体１６０Ｆ−２は、第３絶縁層内電源用第１ビア導体３ＶＰ１上に位置し第３導体層内電源用第１ランド３ＬＰ１上に形成されている第２樹脂絶縁層内電源用第１ビア導体（第２絶縁層内電源用第１ビア導体）２ＶＰ１を有する。
第２絶縁層内ビア導体１６０Ｆ−２は、第３絶縁層内グランド用第１ビア導体３ＶＧ１上に位置し第３導体層内グランド用第１ランド３ＬＧ１上に形成されている第２樹脂絶縁層内グランド用第１ビア導体（第２絶縁層内グランド用第１ビア導体）２ＶＧ１を有する。
第２絶縁層内ビア導体１６０Ｆ−２は、第３絶縁層内電源用第２ビア導体３ＶＰ２上に位置し第３導体層内電源用第２ランド３ＬＰ２上に形成されている第２樹脂絶縁層内電源用第２ビア導体（第２絶縁層内電源用第２ビア導体）２ＶＰ２を有する。
第２絶縁層内ビア導体１６０Ｆ−２は、第３絶縁層内グランド用第２ビア導体３ＶＧ２上に位置し第３導体層内グランド用第２ランド３ＬＧ２上に形成されている第２樹脂絶縁層内グランド用第２ビア導体（第２絶縁層内グランド用第２ビア導体）２ＶＧ２を有する。
【００１８】
第２導体層１５８Ｆ−２は、第２絶縁層内シグナル用第１ビア導体２ＶＳ１を覆っている第２導体層内シグナル用第１ビア導体のランド（第２導体層内シグナル用第１ランド）２ＬＳ１を有する。
第２導体層１５８Ｆ−２は、第２絶縁層内シグナル用第２ビア導体２ＶＳ２を覆っている第２導体層内シグナル用第２ビア導体のランド（第２導体層内シグナル用第２ランド）２ＬＳ２を有する。
第２導体層１５８Ｆ−２は、第２絶縁層内電源用第１ビア導体２ＶＰ１を覆っている第２導体層内電源用第１ビア導体のランド（第２導体層内電源用第１ランド）２ＬＰ１を有する。
第２導体層１５８Ｆ−２は、第２絶縁層内グランド用第１ビア導体２ＶＧ１を覆っている第２導体層内グランド用第１ビア導体のランド（第２導体層内グランド用第１ランド）２ＬＧ１を有する。
第２導体層１５８Ｆ−２は、第２絶縁層内電源用第２ビア導体２ＶＰ２を覆っている第２導体層内電源用第２ビア導体のランド（第２導体層内電源用第２ランド）２ＬＰ２を有する。
第２導体層１５８Ｆ−２は、第２絶縁層内グランド用第２ビア導体２ＶＧ２を覆っている第２導体層内グランド用第２ビア導体のランド（第２導体層内グランド用第２ランド）２ＬＧ２を有する。
【００１９】
第１絶縁層内ビア導体１６０Ｆ−１は、第２絶縁層内シグナル用第１ビア導体２ＶＳ１上に位置し第２導体層内シグナル用第１ランド２ＬＳ１上に形成されている第１樹脂絶縁層内シグナル用第１ビア導体（第１絶縁層内シグナル用第１ビア導体）１ＶＳ１を有する。
第１絶縁層内ビア導体１６０Ｆ−１は、第２絶縁層内シグナル用第２ビア導体２ＶＳ２上に位置し第２導体層内シグナル用第２ランド２ＬＳ２上に形成されている第１樹脂絶縁層内シグナル用第２ビア導体（第１絶縁層内シグナル用第２ビア導体）１ＶＳ２を有する。
第１絶縁層内ビア導体１６０Ｆ−１は、第２絶縁層内電源用第１ビア導体２ＶＰ１上に位置し第２導体層内電源用第１ランド２ＬＰ１上に形成されている第１樹脂絶縁層内電源用第１ビア導体（第１絶縁層内電源用第１ビア導体）１ＶＰ１を有する。
第１絶縁層内ビア導体１６０Ｆ−１は、第２絶縁層内グランド用第１ビア導体２ＶＧ１上に位置し第２導体層内グランド用第１ランド２ＬＧ１上に形成されている第１樹脂絶縁層内グランド用第１ビア導体（第１絶縁層内グランド用第１ビア導体）１ＶＧ１を有する。
第１絶縁層内ビア導体１６０Ｆ−１は、第２絶縁層内電源用第２ビア導体２ＶＰ２上に位置し第２導体層内電源用第２ランド２ＬＰ２上に形成されている第１樹脂絶縁層内電源用第２ビア導体（第１絶縁層内電源用第２ビア導体）１ＶＰ２を有する。
第１絶縁層内ビア導体１６０Ｆ−１は、第２絶縁層内グランド用第２ビア導体２ＶＧ２上に位置し第２導体層内グランド用第２ランド２ＬＧ２上に形成されている第１樹脂絶縁層内グランド用第２ビア導体（第１絶縁層内グランド用第２ビア導体）１ＶＧ２を有する。
【００２０】
第１導体層１５８Ｆ−１は、第１絶縁層内シグナル用第１ビア導体１ＶＳ１を覆っている第１導体層内シグナル用第１ビア導体のランド（第１導体層内シグナル用第１ランド）１ＬＳ１を有する。
第１導体層１５８Ｆ−１は、第１絶縁層内シグナル用第２ビア導体１ＶＳ２を覆っている第１導体層内シグナル用第２ビア導体のランド（第１導体層内シグナル用第２ランド）１ＬＳ２を有する。
第１導体層１５８Ｆ−１は、第１絶縁層内電源用第１ビア導体１ＶＰ１を覆っている第１導体層内電源用第１ビア導体のランド（第１導体層内電源用第１ランド）１ＬＰ１を有する。
第１導体層１５８Ｆ−１は、第１絶縁層内グランド用第１ビア導体１ＶＧ１を覆っている第１導体層内グランド用第１ビア導体のランド（第１導体層内グランド用第１ランド）１ＬＧ１を有する。
第１導体層１５８Ｆ−１は、第１絶縁層内電源用第２ビア導体１ＶＰ２を覆っている第１導体層内電源用第２ビア導体のランド（第１導体層内電源用第２ランド）１ＬＰ２を有する。
第１導体層１５８Ｆ−１は、第１絶縁層内グランド用第２ビア導体１ＶＧ２を覆っている第１導体層内グランド用第２ビア導体のランド（第１導体層内グランド用第２ランド）１ＬＧ２を有する。
【００２１】
第１導体層内シグナル用第１ランド１ＬＳ１はシグナル用第１パッド７４１Ｓの機能を持つ。
第１導体層内シグナル用第２ランド１ＬＳ２はシグナル用第２パッド７４２Ｓの機能を持つ。
第１導体層内電源用第１ランド１ＬＰ１は電源用第１パッド７４１Ｐの機能を持つ。
第１導体層内グランド用第１ランド１ＬＧ１はグランド用第１パッド７４１Ｇの機能を持つ。
第１導体層内電源用第２ランド１ＬＰ２は電源用第２パッド７４２Ｐの機能を持つ。
第１導体層内グランド用第２ランド１ＬＧ２はグランド用第２パッド７４２Ｇの機能を持つ。
【００２２】
第４絶縁層内電源用第１ビア導体４ＶＰ１と第３絶縁層内電源用第１ビア導体３ＶＰ１と第２絶縁層内電源用第１ビア導体２ＶＰ１と第１絶縁層内電源用第１ビア導体１ＶＰ１と第４絶縁層内電源用第２ビア導体４ＶＰ２と第３絶縁層内電源用第２ビア導体３ＶＰ２と第２絶縁層内電源用第２ビア導体２ＶＰ２と第１絶縁層内電源用第２ビア導体１ＶＰ２は電源用ビア導体ＶＰに属する。
【００２３】
第４絶縁層内グランド用第１ビア導体４ＶＧ１と第３絶縁層内グランド用第１ビア導体３ＶＧ１と第２絶縁層内グランド用第１ビア導体２ＶＧ１と第１絶縁層内グランド用第１ビア導体１ＶＧ１と第４絶縁層内グランド用第２ビア導体４ＶＧ２と第３絶縁層内グランド用第２ビア導体３ＶＧ２と第２絶縁層内グランド用第２ビア導体２ＶＧ２と第１絶縁層内グランド用第２ビア導体１ＶＧ２はグランド用ビア導体ＧＰに属する。
【００２４】
第３絶縁層内シグナル用第１ビア導体３ＶＳ１と第２絶縁層内シグナル用第１ビア導体２ＶＳ１と第１絶縁層内シグナル用第１ビア導体１ＶＳ１と第３絶縁層内シグナル用第２ビア導体３ＶＳ２と第２絶縁層内シグナル用第２ビア導体２ＶＳ２と第１絶縁層内シグナル用第２ビア導体１ＶＳ２はシグナル用ビア導体ＳＰに属する。
【００２５】
ビア導体の径が図４（Ｂ）を用いて説明される。図４（Ｂ）では、導体回路ＷＤと導体回路ＷＤを覆う樹脂絶縁層とビア導体用の開口ＶＯとビア構造ＶＣが示されている。ビア導体用の開口ＶＯは樹脂絶縁層を貫通し導体回路ＷＤに至っている。ビア構造ＶＣは、開口ＶＯ内に形成されているビア導体Ｖとビア導体Ｖ上のビア導体のランドＶＬで形成されている。
ビア導体Ｖとビア導体のランドＶＬは連続的に形成されている。ビア導体Ｖと導体回路ＷＤは連続的に形成されていない。
図４（Ｂ）に示されるように、ビア導体Ｖはビア導体Ｖとビア導体のランドＶＬとの間の界面にビア導体の径ＶＰを有する。径ＶＰはトップ径と称される。ビア導体Ｖはビア導体Ｖと導体回路ＷＤとの間の界面にビア導体の径ＶＢを有する。径ＶＢはボトム径と称される。
【００２６】
電源用ビア導体ＶＰに属する各ビア導体のトップ径ＶＰＤは略等しい。もし、電源用ビア導体ＶＰが異なるトップ径を有するビア導体を含む場合、電源用ビア導体ＶＰは、電源用ビア導体の最小のトップ径を有する。
【００２７】
グランド用ビア導体ＧＰに属する各ビア導体のトップ径ＶＧＤは略等しい。もし、グランド用ビア導体ＧＰが異なるトップ径を有するビア導体を含む場合、グランド用ビア導体ＧＰは、グランド用ビア導体の最小のトップ径を有する。
【００２８】
シグナル用ビア導体ＳＰに属する各ビア導体のトップ径ＶＳＤは略等しい。もし、シグナル用ビア導体ＳＰが異なるトップ径を有するビア導体を含む場合、シグナル用ビア導体ＳＰは、シグナル用ビア導体の最大のトップ径を有する。
【００２９】
電源用ビア導体ＶＰのトップ径ＶＰＤはシグナル用ビア導体ＳＰのトップ径ＶＳＤより大きい。例えば、電源用ビア導体の最小のトップ径はシグナル用ビア導体の最大のトップ径より大きい。電源用ビア導体のトップ径ＶＰＤとシグナル用ビア導体のトップ径ＶＳＤとの比（径ＶＰＤ／径ＶＳＤ）は２より大きく、４より小さい。これにより、プリント配線板を小さくすることができる。電子部品を繋ぐ配線の長さを短くすることができる。また、電子部品に電源を供給する配線の抵抗を小さくすることができる。電子部品の電圧が安定する。電子部品間のデータが劣化しがたい。
【００３０】
グランド用ビア導体ＧＰのトップ径ＶＧＤはシグナル用ビア導体ＳＰのトップ径ＶＳＤより大きい。例えば、グランド用ビア導体の最小のトップ径はシグナル用ビア導体の最大のトップ径より大きい。グランド用ビア導体のトップ径ＶＧＤとシグナル用ビア導体のトップ径ＶＳＤとの比（径ＶＧＤ／径ＶＳＤ）は２より大きく、４より小さい。これにより、プリント配線板を小さくすることができる。電子部品を繋ぐ配線の長さを短くすることができる。また、電子部品とアース間の配線の抵抗を小さくすることができる。電子部品の電圧が安定する。電子部品間のデータが劣化しがたい。
【００３１】
実施形態のプリント配線板では、シグナル用ビア導体のトップ径ＶＳＤは電源用ビア導体のトップ径ＶＰＤより小さい。シグナル用ビア導体のトップ径ＶＳＤはグランド用ビア導体のトップ径ＶＧＤより小さい。シグナル用ビア導体のトップ径が小さいので、シグナルビア導体を介する接続信頼性が低下しやすい。そのリスクを抑制するため、図１（Ａ）と図１（Ｂ）に示されるように、実施形態のプリント配線板１０を中央エリアＥＣと中央エリアを囲む外周エリアＥＯに分割することができる。そして、シグナル用ビア導体ＳＰとシグナル用導体回路ＳＤＣは中央エリアＥＣに形成される。電源用ビア導体ＶＰやグランド用ビア導体ＧＰは外周エリアＥＯに形成される。これにより、プリント配線板の外周エリアＥＯの強度を高くすることができる。プリント配線板１０の反りを抑制することができる。反りが小さいと、シグナル用ビア導体ＳＰに働くストレスを小さくすることができる。そのため、シグナル用ビア導体ＳＰを介する接続信頼性の低下を抑えることができる。
【００３２】
図４（Ｃ）と図４（Ｄ）と図４（Ｅ）はスタックビア構造ＳＴＶの説明図である。それらの図は、スタックビア構造ＳＴＶを形成する下のビア導体ＬＶと上のビア導体ＵＶの位置関係を示している。図４（Ｃ）は、スタックビア構造の断面図である。図４（Ｄ）と図４（Ｅ）は投影図である。図４（Ｄ）と図４（Ｅ）では、下面ＬＳに垂直な光で上面ＵＳが下面ＬＳ上に投影されている。図４（Ｃ）のスタックビア構造ＳＴＶは、下のビア導体ＬＶと下のビア導体ＬＶを覆う下のビア導体のランドＬＶＬと下のビア導体のランドＬＶＬ上に形成されている上のビア導体ＵＶと上のビア導体ＵＶを覆う上のビア導体のランドＵＶＬで形成される。上のビア導体ＵＶは上のビア導体ＵＶと下のビア導体のランドＬＶＬとの間の界面に下面ＬＳを持つ。下のビア導体ＬＶは下のビア導体ＬＶと下のビア導体のランドＬＶＬとの間の界面に上面ＵＳを持つ。図４（Ｃ）と図４（Ｄ）と図４（Ｅ）に示されるように、スタックビア構造ＳＴＶでは、上のビア導体ＵＶが下のビア導体ＬＶ上に位置している。そして、図４（Ｄ）の例では、下面ＬＳは上面ＵＳ内に完全に位置している。また、図４（Ｅ）の例では、下面ＬＳと上面ＵＳは部分的に重なっている。図４（Ｅ）では、重なっている部分に斜線が描かれている。重なっている部分の面積と下面の面積との比（重なっている部分の面積／下面の面積）ＯＬが０．８より大きいと、下のビア導体ＬＶと上のビア導体ＵＶでスタックビア構造が形成される。比ＯＬが０．８以下であると、下のビア導体ＬＶと上のビア導体ＵＶでスタックビア構造が形成されない。
【００３３】
比ＯＬが０．８より大きいと、上のビア導体ＵＶと下のビア導体ＬＶは比ＯＬを満足する。そして、上のビア導体ＵＶと下のビア導体ＬＶは比ＯＬを満足すると、上のビア導体ＵＶと下のビア導体ＬＶでスタックビア構造ＳＴＶが形成される。
【００３４】
第４絶縁層内電源用第１ビア導体４ＶＰ１と第３絶縁層内電源用第１ビア導体３ＶＰ１は比ＯＬを満足する。第３絶縁層内電源用第１ビア導体３ＶＰ１と第２絶縁層内電源用第１ビア導体２ＶＰ１は比ＯＬを満足する。第２絶縁層内電源用第１ビア導体２ＶＰ１と第１絶縁層内電源用第１ビア導体１ＶＰ１は比ＯＬを満足する。従って、第４絶縁層内電源用第１ビア導体４ＶＰ１と第３絶縁層内電源用第１ビア導体３ＶＰ１と第２絶縁層内電源用第１ビア導体２ＶＰ１と第１絶縁層内電源用第１ビア導体１ＶＰ１で電源用スタックビア構造（第１の電源用スタックビア構造）が形成される。
【００３５】
第４絶縁層内電源用第２ビア導体４ＶＰ２と第３絶縁層内電源用第２ビア導体３ＶＰ２は比ＯＬを満足する。第３絶縁層内電源用第２ビア導体３ＶＰ２と第２絶縁層内電源用第２ビア導体２ＶＰ２は比ＯＬを満足する。第２絶縁層内電源用第２ビア導体２ＶＰ２と第１絶縁層内電源用第２ビア導体１ＶＰ２は比ＯＬを満足する。従って、第４絶縁層内電源用第２ビア導体４ＶＰ２と第３絶縁層内電源用第２ビア導体３ＶＰ２と第２絶縁層内電源用第２ビア導体２ＶＰ２と第１絶縁層内電源用第２ビア導体１ＶＰ２で電源用スタックビア構造（第２の電源用スタックビア構造）が形成される。
【００３６】
図１（Ａ）に示されるように、電源用スタックビア構造は４個の電源用ビア導体で形成されている。電源用スタックビア構造を形成する電源用ビア導体の数は、４、もしくは、５、もしくは、６、もしくは、７である。
【００３７】
第４絶縁層内グランド用第１ビア導体４ＶＧ１と第３絶縁層内グランド用第１ビア導体３ＶＧ１は比ＯＬを満足する。第３絶縁層内グランド用第１ビア導体３ＶＧ１と第２絶縁層内グランド用第１ビア導体２ＶＧ１は比ＯＬを満足する。第２絶縁層内グランド用第１ビア導体２ＶＧ１と第１絶縁層内グランド用第１ビア導体１ＶＧ１は比ＯＬを満足する。従って、第４絶縁層内グランド用第１ビア導体４ＶＧ１と第３絶縁層内グランド用第１ビア導体３ＶＧ１と第２絶縁層内グランド用第１ビア導体２ＶＧ１と第１絶縁層内グランド用第１ビア導体１ＶＧ１でグランド用スタックビア構造（第１のグランド用スタックビア構造）が形成される。
【００３８】
第４絶縁層内グランド用第２ビア導体４ＶＧ２と第３絶縁層内グランド用第２ビア導体３ＶＧ２は比ＯＬを満足する。第３絶縁層内グランド用第２ビア導体３ＶＧ２と第２絶縁層内グランド用第２ビア導体２ＶＧ２は比ＯＬを満足する。第２絶縁層内グランド用第２ビア導体２ＶＧ２と第１絶縁層内グランド用第２ビア導体１ＶＧ２比は、ＯＬを満足する。従って、第４絶縁層内グランド用第２ビア導体４ＶＧ２と第３絶縁層内グランド用第２ビア導体３ＶＧ２と第２絶縁層内グランド用第２ビア導体２ＶＧ２と第１絶縁層内グランド用第２ビア導体１ＶＧ２でグランド用スタックビア構造（第２のグランド用スタックビア構造）が形成される。
【００３９】
図１（Ａ）に示されるように、グランド用スタックビア構造は４個のグランド用ビア導体で形成されている。グランド用スタックビア構造を形成するグランド用ビア導体の数は、４、もしくは、５、もしくは、６、もしくは、７である。
【００４０】
スタックビア構造を形成するビア導体の数は４以上であると、電源用スタックビア構造とグランド用スタックビア構造でプリント配線板１０の強度を高くすることができる。例えば、外周エリアＥＯが補強される。スタックビア構造を形成するビア導体の数は６以上であると、電源用スタックビア構造を介して、電子部品に電源が安定的に供給される。グランド用スタックビア構造を介して、電子部品の電圧変動を抑えることができる。
【００４１】
第３絶縁層内シグナル用第１ビア導体３ＶＳ１と第２絶縁層内シグナル用第１ビア導体２ＶＳ１は比ＯＬを満足する。第２絶縁層内シグナル用第１ビア導体２ＶＳ１と第１絶縁層内シグナル用第１ビア導体１ＶＳ１は比ＯＬを満足する。従って、第３絶縁層内シグナル用第１ビア導体３ＶＳ１と第２絶縁層内シグナル用第１ビア導体２ＶＳ１と第１絶縁層内シグナル用第１ビア導体１ＶＳ１でシグナル用スタックビア構造（第１のシグナル用スタックビア構造）が形成される。
【００４２】
第３絶縁層内シグナル用第２ビア導体３ＶＳ２と第２絶縁層内シグナル用第２ビア導体２ＶＳ２は比ＯＬを満足する。第２絶縁層内シグナル用第２ビア導体２ＶＳ２と第１絶縁層内シグナル用第２ビア導体１ＶＳ２は比ＯＬを満足する。従って、第３絶縁層内シグナル用第２ビア導体３ＶＳ２と第２絶縁層内シグナル用第２ビア導体２ＶＳ２と第１絶縁層内シグナル用第２ビア導体１ＶＳ２でシグナル用スタックビア構造（第２のシグナル用スタックビア構造）が形成される。
【００４３】
図１（Ａ）に示されるように、シグナル用スタックビア構造は３個のシグナル用ビア導体で形成されている。シグナル用スタックビア構造を形成するシグナル用ビア導体の数は、２、もしくは、３である。このように、シグナル用スタックビア構造を形成するシグナル用ビア導体の数が限定されている。そのため、シグナル用スタックビア構造の抵抗変化を抑制することができる。
【００４４】
実施形態のプリント配線板では、シグナル用ビア導体のボトム径は電源用ビア導体のボトム径より小さい。シグナル用ビア導体のボトム径はグランド用ビア導体のボトム径より小さい。シグナル用ビア導体のボトム径が小さいので、シグナル用スタックビア構造の抵抗が変化しやすい。そのリスクを抑制するため、電源用スタックビア構造とグランド用スタックビア構造が外周エリアＥＯに形成されている。これにより、プリント配線板の外周エリアＥＯの強度を高くすることができる。プリント配線板１０の反りを抑制することができる。反りが小さいと、シグナル用スタックビア構造に働くストレスを小さくすることができる。また、シグナル用スタックビア構造は中央エリアＥＣに形成される。シグナル用スタックビア構造は安定な領域に形成されている。シグナル用スタックビア構造に働くストレスを小さくすることができる。そのため、シグナル用スタックビア構造の抵抗変化を抑えることができる。
【００４５】
例えば、電源用スタックビア構造を形成する電源用ビア導体の数が５以上であると、プリント配線板の中央エリアＥＣのうねりを小さくすることができる。グランド用スタックビア構造を形成するグランド用ビア導体の数が５以上であると、プリント配線板の中央エリアＥＣのうねりを小さくすることができる。シグナル用スタックビア構造を介する接続信頼性を高くすることができる。
【００４６】
電源用スタックビア構造を形成する電源用ビア導体の数は、シグナル用スタックビア構造を形成するシグナル用ビア導体の数より大きい。グランド用スタックビア構造を形成するグランド用ビア導体の数は、シグナル用スタックビア構造を形成するシグナル用ビア導体の数より大きい。そして、電源用スタックビア構造とグランド用スタックビア構造は外周エリアＥＯに形成されている。電源用ビア導体の径はシグナル用ビア導体の径より大きい。グランド用ビア導体の径はシグナル用ビア導体の径より大きい。そのため、電源用スタックビア構造の低下変化を抑えることができる。グランド用スタックビア構造の低下変化を抑えることができる。
【００４７】
[第２実施形態]
第２実施形態のプリント配線板１０２が図５（Ａ）に示される。プリント配線板１０２は、第１実施形態のプリント配線板１０に樹脂絶縁層１５０と導体層１５８とビア導体１６０が追加されている。第５導体層１５８Ｆ−５と第４樹脂絶縁層１５０Ｆ−４の下に、樹脂絶縁層１５０と導体層１５８が交互に積層されている。ビア導体１６０は樹脂絶縁層１５０を貫通し、隣接する導体層を接続している。
【００４８】
図５（Ａ）に示されるように、第２実施形態のプリント配線板１０２も中央エリアＥＣと中央エリアＥＣを囲む外周エリアＥＯで形成されている。プリント配線板１０２の中央エリアＥＣ内に形成されているビア導体はシグナル用ビア導体である。プリント配線板１０２は、中央エリアＥＣ内に、シグナル用スタックビア構造を有し、シグナル用スタックビア構造間を繋ぐシグナル用導体回路ＳＤＣを有する。
【００４９】
第２実施形態のプリント配線板１０２は、３つのシグナル用ビア導体で形成されるシグナル用スタックビア構造と２つのシグナル用ビア導体で形成されるシグナル用スタックビア構造とシグナル用導体回路ＳＤＣを有する。プリント配線板１０２は、２つのシグナル用ビア導体で形成されるシグナル用スタックビア構造と２つのシグナル用ビア導体で形成されるシグナル用スタックビア構造を接続しているシグナル用導体回路ＳＤＣを有する。プリント配線板１０２は、３つのシグナル用ビア導体で形成されるシグナル用スタックビア構造と３つのシグナル用ビア導体で形成されるシグナル用スタックビア構造を接続しているシグナル用導体回路ＳＤＣを有する。３つのシグナル用ビア導体で形成されるシグナル用スタックビア構造と２つのシグナル用ビア導体で形成されるシグナル用スタックビア構造を接続しているシグナル用導体回路ＳＤＣを有する。
【００５０】
プリント配線板１０２内のシグナル用スタックビア構造を形成するシグナル用ビア導体の数は、２、または、３である。
【００５１】
第２実施形態のプリント配線板１０２は、外周エリアＥＯに、６つの電源用ビア導体で形成される電源用スタックビア構造と６つのグランド用ビア導体で形成されるグランド用スタックビア構造を有する。
【００５２】
[第３実施形態]
第３実施形態のプリント配線板１０３は、図６に示されている。
第３実施形態のプリント配線板１０３は、第１面Ｆと第１面Ｆと反対側の第２面Ｓとを有するコア基板３０と、コア基板３０の第１面Ｆ上に形成されている第１ビルドアップ層５５Ｆと、コア基板３０の第２面Ｓ上に形成されている第２ビルドアップ層５５Ｓと、第１ビルドアップ層５５Ｆ上に形成されている第１ソルダーレジスト層７０Ｆと、第２ビルドアップ層５５Ｓ上に形成されている第２ソルダーレジスト層７０Ｓとを有する。
【００５３】
コア基板３０はコア層２０ｚとコア層２０ｚの第１面Ｆ上に形成されている第６導体層３４Ｆとコア層２０ｚの第２面Ｓ上に形成されている第７導体層３４Ｓを有する。コア基板３０は、さらに、コア層２０ｚを貫通するスルーホール導体３６を有する。第６導体層３４Ｆと第７導体層３４Ｓはスルーホール導体３６を介して接続されている。
【００５４】
第１ビルドアップ層５５Ｆは、コア基板３０の第１面Ｆと第６導体層３４Ｆ上に形成されている。第１ビルドアップ層は、複数の第９樹脂絶縁層１５００Ｆと複数の第９導体層１５８０Ｆと第９ビア導体１６００Ｆで形成されている。第９樹脂絶縁層１５００Ｆと第９導体層１５８０Ｆは交互に積層されている。隣接する導体層は第９ビア導体１６００Ｆで接続される。第９樹脂絶縁層１５００Ｆは最外の第９樹脂絶縁層１５００Ｆ−Ｕを有する。第９導体層は最外の第９樹脂絶縁層１５００Ｆ−Ｕ上に形成されている最外の第９導体層１５８０Ｆ−Ｕを有する。第１ビルドアップ層５５Ｆを第１実施形態のプリント配線板１０で形成することができる。第１ビルドアップ層５５Ｆを第２実施形態のプリント配線板１０２で形成することができる。
【００５５】
第２ビルドアップ層５５Ｓは、コア基板３０の第２面Ｓと第７導体層３４Ｓ上に形成されている。第２ビルドアップ層は、複数の第８樹脂絶縁層１５０Ｓと複数の第８導体層１５８Ｓと第８ビア導体１６０Ｓで形成されている。第８樹脂絶縁層１５０Ｓと第８導体層１５８Ｓは交互に積層されている。隣接する導体層は第８ビア導体１６０Ｓで接続される。第８樹脂絶縁層１５０Ｓは最外の第８樹脂絶縁層１５０Ｓ−Ｕを有する。第８導体層１５８Ｓは最外の第８樹脂絶縁層１５０Ｓ−Ｕ上に形成されている最外の第８導体層１５８Ｓ−Ｕを有する。
【００５６】
図４（Ｂ）に示されるように、第８ビア導体１６０Ｓは、第８ビア導体の径を有する。第８ビア導体のトップ径は、電源用ビア導体のトップ径と略等しい。第８ビア導体のトップ径は、グランド用ビア導体のトップ径と略等しい。
【００５７】
第１ビルドアップ層５５Ｆを形成している樹脂絶縁層の数と第２ビルドアップ層５５Ｓを形成している樹脂絶縁層の数は等しい。
【００５８】
第１ソルダーレジスト層７０Ｆは、第９導体層を露出する第１開口７２Ｆを有する。第１開口７２Ｆは２種類存在する。中央エリアＥＣ内に形成されている第１開口７２Ｆは中央エリア内第１開口７２ＦＣである。外周エリアＥＯ内に形成されている第１開口７２Ｆは外周エリア内第１開口７２ＦＯである。各中央エリア内第１開口７２ＦＣの大きさは略等しい。各外周エリア内第１開口７２ＦＯの大きさは略等しい。外周エリア内第１開口７２ＦＯの大きさは中央エリア内第１開口７２ＦＣの大きさより大きい。
【００５９】
第１開口７２Ｆから露出する第９導体層は電子部品を搭載するための第１パッドとして機能する。第１パッドは２種類存在する。第１パッドは、第１電子部品を搭載するための第１電子部品用第１パッド７４１と第２電子部品を搭載するための第２電子部品用第１パッド７４２に分類される。さらに、第１電子部品用第１パッド７４１は、中央エリア内第１開口７２ＦＣにより露出される中央エリア内第１電子部品用第１パッド７４１Ｃと外周エリア内第１開口７２ＦＯにより露出される外周エリア内第１電子部品用第１パッド７４１Ｏに分類される。第２電子部品用第１パッド７４２は、中央エリア内第１開口７２ＦＣにより露出される中央エリア内第２電子部品用第１パッド７４２Ｃと外周エリア内第１開口７２ＦＯにより露出される外周エリア内第２電子部品用第１パッド７４２Ｏに分類される。中央エリア内第１電子部品用第１パッド７４１Ｃの大きさと中央エリア内第２電子部品用第１パッド７４２Ｃの大きさは略等しい。外周エリア内第１電子部品用第１パッド７４１Ｏの大きさと外周エリア内第２電子部品用第１パッド７４２Ｏの大きさは略等しい。外周エリア内第１電子部品用第１パッド７４１Ｏの大きさは中央エリア内第１電子部品用第１パッド７４１Ｃの大きさより大きい。外周エリア内第２電子部品用第１パッド７４２Ｏの大きさは中央エリア内第２電子部品用第１パッド７４２Ｃの大きさより大きい。
例えば、外周エリアＥＯの反りの大きさは中央エリアＥＣの反りの大きさより大きい。外周エリアＥＯに属するパッドの大きさが中央エリアＥＣに属するパッドの大きさより大きいと、外周エリアＥＯでは、電子部品とパッド間の接続面積を大きくすることができる。外周エリアＥＯの反りが大きくても信頼性が低下し難い。中央エリアＥＣでは、パッドを高密度に配置することができる。高機能な電子部品をプリント配線板上に搭載することができる。
【００６０】
第１パッドを中央エリアＥＣ内に形成されている中央エリア内第１パッドと外周エリアＥＯ内に形成されている外周エリア内第１パッドに分類することができる。中央エリア内第１パッドが大きなパッド（外周エリア内第１パッド）で囲まれる。小さなパッド（中央エリア内第１パッド）の平坦度を高くすることができる。電子部品と中央エリア内第１パッド間の接続信頼性を高くすることができる。
【００６１】
第２ソルダーレジスト層７０Ｓは最外の第８導体層１５８Ｓ−Ｕを露出する第２開口７２Ｓを有する。第２開口７２Ｓにより露出される最外の第８導体層１５８Ｓ−Ｕは第２パッド７４Ｓとして機能する。第２開口７２Ｓの大きさと外周エリア内第１開口７２ＦＯの大きさは略等しい。ソルダーレジスト層の開口の大きさを調整することで、ソルダーレジスト層の膨張や収縮を制御することができる。プリント配線板に複数の電子部品が実装されても、電子部品とプリント配線板間の接続信頼性を確保することができる。
第２パッド７４Ｓの大きさと外周エリア内第１電子部品用第１パッド７４１Ｏの大きさと外周エリア内第２電子部品用第１パッド７４２Ｏの大きさは略等しい。
【００６２】
第３実施形態のプリント配線板１０３の第１ビルドアップ層５５Ｆは、コア基板の第１面Ｆと第６導体層３４Ｆを覆っている樹脂絶縁層１５００Ｆを有する。その樹脂絶縁層１５００Ｆは、第１ビルドアップ層５５Ｆ内の最下の樹脂絶縁層１５００Ｆ−Ｌである。第３実施形態のプリント配線板１０３は、外周エリアＥＯ内の最下の樹脂絶縁層１５００Ｆ−Ｌを貫通するビア導体を有する。しかしながら、第３実施形態のプリント配線板１０３は、中央エリアＥＣ内の最下の樹脂絶縁層１５００Ｆ−Ｌを貫通するビア導体を有していない。中央エリアＥＣ内の配線とコア基板内の配線の干渉を抑えることができる。中央エリア内を伝送するデータの劣化を抑えることができる。
【００６３】
図２は第３実施形態のプリント配線板の応用例を示す。
図２に示されるように、応用例では、プリント配線板１０３の第１パッド上に金属ポスト７６が形成されている。第１実施形態のプリント配線板１０と第２実施形態のプリント配線板１０２も電子部品を搭載するための金属ポストをパッド７４１、７４２上に有することができる。金属ポスト７６は、外周エリア内第１パッド上に形成されている外周エリア内金属ポスト７６Ｏと中央エリア内第１パッド上に形成されている中央エリア内金属ポスト７６Ｃに分類される。それらが、図４（Ｆ）に示される。金属ポスト７６は、第１ソルダーレジスト層７０Ｆの開口７２Ｆ内に形成されている部分と第１ソルダーレジスト層７０Ｆから突出している部分（突出部分）で形成される。金属ポストの突出部分は径を有する。外周エリア内金属ポスト７６Ｏは径ＤＰＯを有し、中央エリア内金属ポスト７６Ｃは径ＤＰＣを有する。径ＤＰＯは、径ＤＰＣより大きい。
外周エリア内金属ポスト７６Ｏは第１電子部品を搭載するための第１電子部品用外周エリア内金属ポスト７６Ｏ１と第２電子部品を搭載するための第２電子部品用外周エリア内金属ポスト７６Ｏ２に分類される。第１電子部品用外周エリア内金属ポスト７６Ｏ１の径と第２電子部品用外周エリア内金属ポスト７６Ｏ２の径は略等しい。
中央エリア内金属ポスト７６Ｃは第１電子部品を搭載するための第１電子部品用中央エリア内金属ポスト７６Ｃ１と第２電子部品を搭載するための第２電子部品用中央エリア内金属ポスト７６Ｃ２に分類される。第１電子部品用中央エリア内金属ポスト７６Ｃ１の径と第２電子部品用中央エリア内金属ポスト７６Ｃ２の径は略等しい。
中央エリア内金属ポストの径が小さい。そのため、中央エリア内金属ポストは軽い。金属ポストにより、応用例の中央エリアＥＣが沈み難い。応用例の各金属ポストの頂部の高さを均一にすることができる。応用例に複数の電子部品が搭載されても、応用例と電子部品間の接続信頼性を高くすることができる。
【００６４】
第１電子部品１１０Ａは例えばロジックＩＣであり、第２電子部品１１０Ｂはメモリである。
【００６５】
図３は、図２のプリント配線板の一部を示す。
第１電子部品１１０Ａは複数の電極６６２ａを有する。電極６６２ａは、中央エリア内第１電子部品用第１パッド７４１Ｃに対応する中央エリア内第１電極６６２ａＣと外周エリア内第１電子部品用第１パッド７４１Ｏに対応する外周エリア内第１電極６６２ａＯに分類される。
第２電子部品１１０Ｂは複数の電極６６２ｂを有する。電極６６２ｂは、中央エリア内第２電子部品用第１パッド７４２Ｃに対応する中央エリア内第２電極６６２ｂＣと外周エリア内第２電子部品用第１パッド７４２Ｏに対応する外周エリア内第２電極６６２ｂＯに分類される。
【００６６】
中央エリア内第１電極６６２ａＣと中央エリア内第２電極６６２ｂＣは、中央エリアＥＣ内の配線（中央エリア内配線）のみを介し接続される。従って、中央エリア内第１電子部品用第１パッド７４１Ｃと中央エリア内第２電子部品用第１パッド７４２Ｃも中央エリアＥＣ内の配線（中央エリア内配線）のみを介し接続される。第１実施形態のプリント配線板１０と第２実施形態のプリント配線板１０２もシグナル用第１パッド７４１Ｓとシグナル用第２パッド７４２Ｓは中央エリア内配線のみを介して接続される。中央エリア内配線は、中央エリアＥＣ内に形成されているシグナル用ビア導体とシグナル用導体回路ＳＤＣを含む。コア基板内の配線（第６導体層３４Ｆと第７導体層３４Ｓとスルーホール導体３６）と第２ビルドアップ層５５Ｓ内の配線（第８導体層１５８Ｓと第８ビア導体１６０Ｓ）は中央エリア内配線に含まれない。
第１の電子部品１１０Ａと第２の電子部品１１０Ｂとの間の配線の長さを短くすることができる。伝送速度を大きくすることができる。データの遅延を抑えることができる。
【００６７】
外周エリア内第１電極６６２ａＯと外周エリア内第２電極６６２ｂＯは、外周エリアＥＯ内の配線（外周エリア内配線）とコア基板３０内の配線と第２ビルドアップ層５５Ｓ内の配線を介し第２パッド７４Ｓに接続される。従って、外周エリア内第１電子部品用第１パッド７４１Ｏと外周エリア内第２電子部品用第１パッド７４２Ｏも外周エリアＥＯ内の配線とコア基板３０内の配線と第２ビルドアップ層５５Ｓ内の配線を介し第２パッド７４Ｓに接続される。外周エリア内配線は、外周エリアＥＯ内に形成されている電源用ビア導体やグランド用ビア導体を含む。
【００６８】
中央エリア内配線と外周エリア内配線は電気的に繋がっていない。中央エリア内配線とコア基板３０内の配線は電気的に繋がっていない。中央エリア内配線と第２ビルドアップ層内の配線は電気的に繋がっていない。中央エリア内配線が電気的に独立している。そのため、第１電子部品１１０Ａと第２電子部品１１０Ｂ間を伝送するデータの劣化が抑制される。
【００６９】
各実施形態は、中央エリア内配線と外周エリア内配線を繋ぐ配線を有しない。そのため、外周エリア内のストレスが中央エリアに伝わり難い。
第３実施形態では、中央エリア内配線とコア基板内の配線を繋ぐ配線を有しない。そのため、コア基板３０内のストレスが中央エリアに伝わり難い。
第３実施形態では、中央エリア内配線と第２ビルドアップ層内の配線を繋ぐ配線を有しない。そのため、第２ビルドアップ層５５Ｓ内のストレスが中央エリアに伝わり難い。
そのため、中央エリアＥＣ内のビア導体の径が外周エリアＥＯ内のビア導体の径より小さくても、中央エリア内配線の接続信頼性が低下しがたい。中央エリアＥＣ内の導体回路の幅が外周エリアＥＯ内の導体回路の幅より小さくても、中央エリア内配線の接続信頼性が低下しがたい。
【００７０】
ビア導体のトップ径の例が次に示される。
中央エリアＥＣ内のビア導体のトップ径Ｄは１０μｍである。シグナル用ビア導体のトップ径は１０μｍである。外周エリアＥＯ内のビア導体のトップ径ＤＦは２５μｍである。電源用ビア導体のトップ径は２５μｍである。グランド用ビア導体のトップ径は２５μｍである。
第２ビルドアップ層５５Ｓ内のビア導体のトップ径と外周エリアＥＯ内のビア導体のトップ径ＤＦは略等しい。第８ビア導体１６０Ｓのトップ径は２５μｍである。
外周エリアＥＯ内のビア導体のトップ径ＤＦと中央エリアＥＣ内のビア導体のトップ径Ｄとの比（径ＤＦ／径Ｄ）は２以上であることが望ましい。比（径ＤＦ／径Ｄ）は４以下であることが望ましい。外周エリアＥＯの大きさと中央エリアＥＣの大きさとの比（外周エリアＥＯの大きさ／中央エリアＥＣの大きさ）が適切になる。プリント配線板のサイズによる反りを抑えることができる。外周エリアＥＯによる補強の効果を大きくすることができる。中央エリア内配線に働くストレスを小さくすることができる。中央エリア内配線を伝送するデータの劣化を抑えることができる。伝送速度を高くすることができる。
【００７１】
図４（Ａ）は、中央エリア内配線の説明図である。ビア導体Ｖとビア導体のランドＶＬと中央エリア内導体回路ＤＷＣが図４（Ａ）に描かれている。シグナル用導体回路ＳＤＣは中央エリア内導体回路ＤＷＣに含まれる。中央エリア内導体回路ＤＷＣで２つの中央エリア内のビア導体Ｖが接続される。中央エリア内導体回路ＤＷＣで２つの中央エリア内のビア導体のランドＶＬが接続される。
中央エリア内のビア導体のトップ径ＶＰは１０μｍであり、ボトム径ＶＢは６μｍである。トップ径ＶＰはボトム径ＶＢより大きい。ビア導体ＶＬのランドの径Ｆ１（図４（Ｂ）参照）は２５μｍである。
２つのビア導体のランドＶＬを繋ぐ中央エリア内導体回路ＤＷＣの例が図５（Ｂ）と図５（Ｃ）に示される。図５（Ｂ）と図５（Ｃ）に距離Ｋが示されている。１つのビア導体のランドの中心と別のビア導体のランドの中心との間の距離が距離Ｋに相当する。１つのスタックビア構造を形成するビア導体のランドの中心と別のスタックビア構造を形成するビア導体のランドの中心との間の距離も距離Ｋに相当する。
距離Ｋが２０μｍ以下であると、中央エリア内導体回路ＤＷＣは、図５（Ｂ）に示される形を有する。距離Ｋが２０μｍ以下であると、中央エリア内導体回路ＤＷＣの幅ｗ１はビア導体のランドＶＬの径Ｆ１と等しい。あるいは、幅ｗ１は径Ｆ１より大きい。
距離Ｋが２５μｍ以上であると、中央エリア内導体回路ＤＷＣは、図５（Ｃ）に示される形を有する。距離Ｋが２５μｍ以上であると、中央エリア内導体回路ＤＷＣの幅ｗ１はビア導体のランドＶＬの径Ｆ１より小さい。
距離Ｋが小さいと、中央エリア内導体回路ＤＷＣは２つのビア導体の影響を受ける。中央エリア内導体回路ＤＷＣは２つのスタックビア構造の影響を受ける。従って、距離Ｋが小さいと、中央エリア内導体回路ＤＷＣを介する接続信頼性が低くなりやすい。幅Ｗ１を大きくすることで、中央エリア内導体回路ＤＷＣを介する接続信頼性を高くすることができる。
各実施形態では、距離Ｋと幅ｗ１が関連している。距離Ｋが大きいと、幅ｗ１は小さい。幅ｗ１が小さいと、配線密度を高くすることができる。中央エリア内導体回路ＤＷＣの長さを短くすることができる。距離Ｋと幅ｗ１を関連することで、接続信頼性と配線密度を高くすることができる。
【００７２】
図１（Ｃ）と図１（Ｄ）は、中央エリアＥＣ内に形成されているビア導体のパッドＰＤとパッドＰＤ間の中央エリア内導体回路ＤＷＣを示している。パッドＰＤ上にビア導体Ｖが形成される。パッドＰＤの例が図１（Ａ）に示されている。パッドＰＤの例として、図１（Ａ）に、第４導体層内シグナル用第１パッド４Ｓ１と第４導体層内シグナル用第２パッド４Ｓ２が描かれている。
ビア導体のパッドの径Ｆ２（図１（Ｃ）と図１（Ｄ）参照）は２５μｍである。２つのビア導体のパッドＰＤを繋ぐ中央エリア内導体回路ＤＷＣの例が図１（Ｃ）と図１（Ｄ）に示される。図１（Ｃ）と図１（Ｄ）に距離Ｋ１が示されている。１つのビア導体のパッドＰＤの中心と別のビア導体のパッドＰＤの中心との間の距離が距離Ｋ１に相当する。１つのスタックビア構造を形成するビア導体のパッドＰＤの中心と別のスタックビア構造を形成するビア導体のパッドＰＤの中心との間の距離も距離Ｋ１に相当する。
距離Ｋ１が２０μｍ以下であると、中央エリア内導体回路ＤＷＣは、図１（Ｃ）に示される形を有する。距離Ｋ１が２０μｍ以下であると、中央エリア内導体回路ＤＷＣの幅ｗ１はビア導体のパッドＰＤの径Ｆ２と等しい。あるいは、幅ｗ１は径Ｆ２より大きい。
距離Ｋ１が２５μｍ以上であると、中央エリア内導体回路ＤＷＣは、図１（Ｄ）に示される形を有する。距離Ｋ１が２５μｍ以上であると、中央エリア内導体回路ＤＷＣの幅ｗ１はビア導体のパッドＰＤの径Ｆ２より小さい。
距離Ｋ１が小さいと、中央エリア内導体回路ＤＷＣは２つのビア導体の影響を受ける。中央エリア内導体回路ＤＷＣは２つのスタックビア構造の影響を受ける。従って、距離Ｋ１が小さいと、中央エリア内導体回路ＤＷＣを介する接続信頼性が低くなりやすい。幅Ｗ１を大きくすることで、中央エリア内導体回路ＤＷＣを介する接続信頼性を高くすることができる。
各実施形態では、距離Ｋ１と幅ｗ１が関連している。距離Ｋ１が大きいと、幅ｗ１は小さい。幅ｗ１が小さいと、配線密度を高くすることができる。中央エリア内導体回路ＤＷＣの長さを短くすることができる。距離Ｋ１と幅ｗ１を関連することで、接続信頼性と配線密度を高くすることができる。
【００７３】
図４（Ａ）は中央エリア内導体回路ＤＷＣの厚みｄ２や隣接する中央エリア内導体回路ＤＷＣ間のスペースの幅Ｇや樹脂絶縁層の厚み（隣接する導体層間の距離）ｄ１の例が示されている。
幅Ｇは２．５μｍ以上、７μｍ以下である。厚みｄ１は５μｍ以上、１０μｍ以下である。厚みｄ２は、中央エリア内導体回路ＤＷＣの幅ｗ１に依存する。３μｍの幅を有する中央エリア内導体回路ＤＷＣが存在すると、厚みｄ２は２．５μｍ以上、４μｍ以下である。全ての幅ｗ１が４μｍ以上であると、厚みｄ２は４．５μｍ以上、７μｍ以下である。
【００７４】
中央エリアＥＣ内に形成されているビア導体や導体回路を第１電子部品１１０Ａと第２電子部品１１０Ｂ間のデータ伝送のためだけに使用することができる。
【００７５】
各実施形態のプリント配線板は、マザーボードに搭載される。また、各実施形態のプリント配線板に電子部品が搭載される。
外周エリアＥＯ内に形成されているビア導体や導体回路をマザーボードと電子部品を接続するためだけに使用することができる。外周エリアＥＯ内に形成されているビア導体や導体回路は、主に、電源用の配線やグランド用の配線として利用される。電源用の配線として機能する電源用スタックビア構造を形成しているビア導体の数は４以上である。電源用の配線の抵抗を小さくすることができる。グランド用の配線として機能するグランド用スタックビア構造を形成しているビア導体の数は４以上である。グランド用の配線の抵抗を小さくすることができる。
電子部品の電圧の変動を抑えることができる。電子部品の動作が安定する。
【００７６】
ビア導体のトップ径が５μｍ以上、１５μｍ以下であると、そのようなビア導体をシグナル用ビア導体として解釈することができる。
ビア導体のトップ径が２０μｍ以上、６５μｍ以下であると、そのようなビア導体を電源用ビア導体として解釈することができる。あるいは、そのようなビア導体をグランド用ビア導体として解釈することができる。
【００７７】
実施形態のプリント配線板は、最下の樹脂絶縁層を有する。図１（Ａ）では、最下の樹脂絶縁層は第４樹脂絶縁層１５０Ｆ−４であり、図５では、最下の樹脂絶縁層は樹脂絶縁層１５０−ＭＬである。最下の樹脂絶縁層の中央エリアＥＣ内にビア導体は形成されない。
【００７８】
図１（Ｃ）と図１（Ｄ）は、中央エリアＥＣ内に形成されているビア導体のパッドＰＤとパッドＰＤ間の中央エリア内導体回路ＤＷＣを示している。パッドＰＤにビア導体が形成される。パッドＰＤの例が図１（Ａ）に示されている。図１には、第４導体層内シグナル用第１パッド４Ｓ１と第４導体層内シグナル用第２パッド４Ｓ２が描かれている。
ビア導体のパッドの径Ｆ２（図１（Ｃ）と図１（Ｄ）参照）は２５μｍである。２つのビア導体のパッドＰＤを繋ぐ中央エリア内導体回路ＤＷＣの例が図１（Ｃ）と図１（Ｄ）に示される。図１（Ｃ）と図１（Ｄ）に距離Ｋ１が示されている。１つのビア導体のパッドＰＤの中心と別のビア導体のパッドＰＤの中心との間の距離が距離Ｋ１に相当する。１つのスタックビア構造を形成するビア導体のパッドＰＤの中心と別のスタックビア構造を形成するビア導体のパッドＰＤの中心との間の距離も距離Ｋ１に相当する。
距離Ｋ１が２０μｍ以下であると、中央エリア内導体回路ＤＷＣは、図１（Ｃ）に示される形を有する。距離Ｋ１が２０μｍ以下であると、中央エリア内導体回路ＤＷＣの幅ｗ１はビア導体のパッドＰＤの径Ｆ２と等しい。あるいは、幅ｗ１は径Ｆ２より大きい。
距離Ｋ１が２５μｍ以上であると、中央エリア内導体回路ＤＷＣは、図１（Ｄ）に示される形を有する。距離Ｋ１が２５μｍ以上であると、中央エリア内導体回路ＤＷＣの幅ｗ１はビア導体のパッドＰＤの径Ｆ２より小さい。
距離Ｋ１が小さいと、中央エリア内導体回路ＤＷＣは２つのビア導体の影響を受ける。中央エリア内導体回路ＤＷＣは２つのスタックビア構造の影響を受ける。従って、距離Ｋ１が小さいと、中央エリア内導体回路ＤＷＣを介する接続信頼性が低くなりやすい。
各実施形態では、距離Ｋ１と幅ｗ１が関連している。距離Ｋ１が大きいと、幅ｗ１は小さい。幅ｗ１が小さいと、配線密度を高くすることができる。中央エリア内導体回路ＤＷＣの長さを短くすることができる。距離Ｋ１と幅ｗ１を関連することで、接続信頼性と配線密度を高くすることができる。
【符号の説明】
【００７９】
１０  プリント配線板
１１０Ａ  第１電子部品
１１０Ｂ  第２電子部品
１５０Ｆ  樹脂絶縁層
１５８Ｆ  導体層
ＳＰ  シグナル用ビア導体
ＶＰ  電源用ビア導体
ＥＯ  外周エリア
ＥＣ  中央エリア
【図１】
2019121772.tif 000003
【図２】
2019121772.tif 000004
【図３】
2019121772.tif 000005
【図４】
2019121772.tif 000006
【図５】
2019121772.tif 000007
【図６】
2019121772.tif 000008