(57)【要約】【課題】電磁妨害を低減化しつつ、実装面積を低減できるタッチセンサ付き表示装置を提供することにある。【解決手段】表示装置は、複数の駆動電極と、前記複数の駆動電極に接続された出力回路と、電源回路と、抵抗素子と、を含む。前記出力回路の電源は、前記抵抗素子を介して、前記電源回路に接続される。【選択図】図５
2019074989.tif 000002
【特許請求の範囲】
【請求項１】
複数の駆動電極と、
前記複数の駆動電極に接続された出力回路と、
電源回路と、
抵抗素子と、を含み、
前記出力回路の電源は、前記抵抗素子を介して、前記電源回路に接続される、
表示装置。
【請求項２】
請求項１において、
前記複数の駆動電極に交差する複数の検出電極を有する、表示装置。
【請求項３】
請求項１において、
前記出力回路の前記電源は、第１電源と、前記第1電源より低い第２電源と、を含み、
前記電源回路は、第1電源回路と、第２電源回路と、を含み、
前記抵抗素子は、第１抵抗素子と、第２抵抗素子と、を含み、
前記第1電源回路は、前記第1抵抗素子を介して、前記第1電源を出力し、
前記第２電源回路は、前記第２抵抗素子を介して、前記第２電源を出力する、表示装置。
【請求項４】
請求項１において、
前記出力回路は、バッファ回路で構成される、表示装置。
【請求項５】
請求項１において、
前記出力回路は、スイッチ回路で構成される、表示装置。
【請求項６】
請求項１において、
表示パネルと、
前記表示パネルに接続されたフレキシブル基板と、
前記フレキシブル基板に接続された制御基板と、
表示制御装置と、
タッチ制御装置と、を含み、
前記表示制御装置、前記タッチ制御装置、前記電源回路、および、前記抵抗素子は、前記フレキシブル基板の上、または、前記制御基板の上、に配置される、表示装置。
【請求項７】
複数の駆動電極と、
前記複数の駆動電極に接続された出力回路と、
電源回路と、
抵抗素子と、を含み、
前記出力回路の電源は、前記抵抗素子を介して、前記電源回路に接続される、
タッチパネル装置。
【請求項８】
請求項７において、
前記複数の駆動電極に交差する複数の検出電極を有する、タッチパネル装置。
【請求項９】
請求項７において、
前記出力回路の前記電源は、第１電源と、前記第1電源より低い第２電源と、を含み、
前記電源回路は、第1電源回路と、第２電源回路と、を含み、
前記抵抗素子は、第１抵抗素子と、第２抵抗素子と、を含み、
前記第1電源回路は、前記第1抵抗素子を介して、前記第1電源を出力し、
前記第２電源回路は、前記第２抵抗素子を介して、前記第２電源を出力する、タッチパネル装置。
【請求項１０】
請求項７において、
前記出力回路は、バッファ回路で構成される、タッチパネル装置。
【請求項１１】
請求項７において、
前記出力回路は、スイッチ回路で構成される、タッチパネル装置。
【請求項１２】
請求項７において、
表示パネルと、
前記表示パネルに接続されたフレキシブル基板と、
前記フレキシブル基板に接続された制御基板と、
表示制御装置と、
タッチ制御装置と、を含み、
前記表示制御装置、前記タッチ制御装置、前記電源回路、および、前記抵抗素子は、前記フレキシブル基板の上、または、前記制御基板の上、に配置される、タッチパネル装置。
【請求項１３】
タッチ検出を行うための複数の駆動電極と、
前記複数の駆動電極に各々出力部が接続された複数の駆動回路と、
前記複数の駆動回路に第１の基準電位が共通に供給される第１電源線と、第２の基準電位が共通に供給される第２電源線と、
前記第１の基準電位を生成する第１電源回路と、
第１抵抗素子と、を含み、
前記第１電源線は前記第１抵抗素子を介して、前記第１電源回路に接続される、
表示装置。
【請求項１４】
請求項１３において、
前記複数の駆動電極に交差する複数の検出電極を有する、
表示装置。
【請求項１５】
請求項１３において、
第２抵抗素子と、
前記第２の基準電位を生成する第２電源回路と、を含み、
前記第２電源回路は、前記第２抵抗素子を介して、前記第２電源線に接続される、
表示装置。
【請求項１６】
請求項１３において、
前記複数の駆動電極は各々検出回路に接続され、セルフ検出方式にてタッチ検出を行う、
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、タッチセンサ付き表示装置に適用可能である。
【背景技術】
【０００２】
タッチセンサ付表示装置としては、表示装置の表示面上にタッチパネルを形成した、いわゆるオンセルタイプの表示装置の他に、表示装置にもともと備えられている表示用の共通電極を、一対のタッチセンサ用電極のうちの一方（駆動電極Ｔｘ）として兼用し、他方の電極（検出電極Ｒｘ）をこの共通電極と交差するように配置した、いわゆるインセルタイプ（液晶セル内にＴｘ，Ｒｘ内蔵）、ハイブリッドインセルタイプ(液晶セル内にＴｘ、偏光板下にＲｘ)、または液晶セル内にＲｘだけを配置したインセルタイプの表示装置の表示装置が提案されている。
【０００３】
特開２０１１−２２１９３８号公報（特許文献１）には、「送信基板６１に、送信電極２に係るＣＲ時定数を調整するＣＲ時定数調整手段として、抵抗成分Ｒと容量成分ＣとからなるＣＲ回路１２が設けられ、このＣＲ回路は、送信電極と送信基板とを結ぶ引出し線７１の配線長が長くなるほどＣＲ時定数が大きく設定されたものとする。」タッチパネル装置を開示する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２２１９３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者らは、静電容量用のタッチパネル装置の駆動において、送信側の駆動波形に起因する電磁妨害(ＥＭＩ)の低減化の為、送信側の駆動波形の急峻性を下げる目的で、送信側の複数の駆動電極のおのおのにダンピング抵抗素子を挿入し、高調波成分を抑制する技術を検討した。
しかしながら、この手法では、複数の駆動電極のおのおのにダンピング抵抗素子が挿入されるため、タッチパネル装置の大型化してしまう虞があることがわかった。
本発明の目的は、電磁妨害を低減化しつつ、実装面積を低減できるタッチセンサ付き表示装置を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、表示装置は、複数の駆動電極と、前記複数の駆動電極に接続された出力回路と、電源回路と、抵抗素子と、を含む。前記出力回路の電源は、前記抵抗素子を介して前記電源回路に接続される。
また、タッチパネル装置は、複数の駆動電極と、前記複数の駆動電極に接続された出力回路と、電源回路と、抵抗素子と、を含む。前記出力回路の電源は、前記抵抗素子を介して、前記電源回路に接続される。
【図面の簡単な説明】
【０００７】
【図１】実施の形態のセンサ付き表示装置ＤＳＰにおける表示装置の概略の構成を示す図である。
【図２】実施の形態のセンサ付き表示装置ＤＳＰの構造を示す断面図である。
【図３Ａ】実施の形態に係るセンサ付き表示装置ＤＳＰの相互容量検出方式（Ｍｕｔｕａｌ Ｃａｐａｃｉｔａｎｃｅ）の代表的な基本構成を示す図である。
【図３Ｂ】実施の形態に係る自己容量検出方式（Ｓｅｌｆ Ｃａｐａｃｉｔａｎｃｅ）の代表的な基本構成を示す図である。
【図４Ａ】実施の形態のセンサ付き表示装置ＤＳＰのミューチャル検出方式の駆動方法を説明するための図である。
【図４Ｂ】実施の形態のセンサ付き表示装置ＤＳＰのセルフ検出方式の駆動方法を説明するための図である。
【図５】実施の形態に係る駆動電極Ｔｘの駆動回路の構成例を示す回路図である。
【図６】比較例に係る駆動電極Ｔｘの駆動回路の構成例を示す回路図である。
【図７】図５の変形例に係る駆動電極Ｔｘの駆動回路の構成例を示す回路図である。
【図８】実施の形態に係るセンサ付き表示装置ＤＳＰにおける表示装置の概略の構成を示すブロック図である。
【図９】比較例に係るセンサ付き表示装置ＤＳＰの概略の構成を示すブロック図である。
【図１０】変形例に係るセンサ付き表示装置ＤＳＰの概略の構成を示すブロック図である。
【図１１】構成例１に係るセンサ付き表示装置ＤＳＰを示す図である。
【図１２】構成例２に係るセンサ付き表示装置ＤＳＰを示す図である。
【図１３】構成例３に係るセンサ付き表示装置ＤＳＰを示す図である。
【図１４】構成例４に係るセンサ付き表示装置ＤＳＰを示す図である。
【図１５】構成例５に係るセンサ付き表示装置ＤＳＰを示す図である。
【図１６】構成例６に係るセンサ付き表示装置ＤＳＰを示す図である。
【図１７】配置例１に係る電源回路、抵抗素子、容量素子の配置を示す図である。
【図１８】配置例２に係る電源回路、抵抗素子、容量素子の配置を示す図である。
【図１９】配置例３に係る電源回路、抵抗素子、容量素子の配置を示す図である。
【図２０】配置例４に係る電源回路、抵抗素子、容量素子の配置を示す図である。
【図２１】配置例５に係る電源回路、抵抗素子、容量素子の配置を示す図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の実施の形態について、図面を参照しつつ説明する。
【０００９】
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１０】
＜実施形態＞
図１は、実施の形態のセンサ付き表示装置ＤＳＰにおける表示装置の概略の構成を示す図である。なお、実施の形態において、表示装置は液晶表示装置である。
【００１１】
センサ付き表示装置ＤＳＰは、表示パネルＰＮＬと、表示パネルＰＮＬを背面側から照明するバックライトＢＬＴと、を備えている。そして表示パネルＰＮＬには、マトリクス状に配置された表示画素ＰＸを含む表示部が設けられている。
【００１２】
図１に示すように、表示部においては、複数の表示画素ＰＸが配列する行に沿って延びるゲート線Ｇ（Ｇ１、Ｇ２…）と、複数の表示画素ＰＸが配列する列に沿って延びるソース線Ｓ（Ｓ１、Ｓ２…）と、ゲート線(走査線)Ｇとソース線(信号線)Ｓが交差する位置近傍に配置された画素スイッチＳＷとが備えられている。複数の表示画素ＰＸの各々は画素電極ＰＥと共通電極ＣＯＭＥを有し、対向する画素電極ＰＥと共通電極の間に液晶層を有する。複数の行方向（Ｘ）に延在された複数の共通電極ＣＯＭＥは列方向（Ｙ）に配置される。尚、複数の列方向（Ｙ）に延在された複数の共通電極ＣＯＭＥを行方向（Ｘ）に配置する構成としてもよい。
【００１３】
画素スイッチＳＷは薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を備えている。画素スイッチＳＷのゲート電極は対応するゲート線Ｇと電気的に接続されている。画素スイッチＳＷのソース電極は対応するソース線Ｓと電気的に接続されている。画素スイッチＳＷのドレイン電極は対応する画素電極ＰＥと電気的に接続されている。
【００１４】
また、複数の表示画素ＰＸを駆動する駆動手段として、ゲートドライバＧＤ（左側ＧＤ−Ｌおよび右側ＧＤ−Ｒ）、ソースドライバＳＤ、共通電極駆動回路ＣＤとが設けられている。複数のゲート線Ｇは各々ゲートドライバＧＤの出力部と電気的に接続されている。複数のソース線Ｓは各々ソースドライバＳＤの出力部と電気的に接続されている。共通電極ＣＯＭＥは共通電極駆動回路ＣＤの出力部と電気的に接続されている。図１においては、ソースドライバＳＤと共通電極駆動回路ＣＤとが、駆動回路内に設けられるように描かれている。
【００１５】
ゲートドライバＧＤとソースドライバＳＤと共通電極駆動回路ＣＤとは、表示部の周囲の周辺領域（額縁領域）あるいは表示パネルＰＮＬに接続されたフレキシブル基板上に配置される。図１においては、共通電極駆動回路ＣＤは表示パネルＰＮＬの制御回路（ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）ＣＴＲ側に配置されているが、ゲートドライバ（ＧＤ）と並列に配置し、順次ゲート線Ｇを駆動するように構成してもよい。ゲートドライバＧＤは複数のゲート線Ｇにオン電圧を順次印加して、選択されたゲート線Ｇに電気的に接続された画素スイッチＳＷのゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給された画素スイッチＳＷの、ソース電極−ドレイン電極間が導通する。ソースドライバＳＤは、複数のソース線Ｓのそれぞれに対応する画像電圧を供給する。ソース線Ｓに供給された電圧は、ソース電極−ドレイン電極間が導通した画素スイッチＳＷを介して対応する画素電極ＰＥに供給される。
【００１６】
ゲートドライバＧＤとソースドライバＳＤと共通電極駆動回路ＣＤは、表示パネルＰＮＬの外部あるいは内部に配置された制御回路（control circuit）ＣＴＲにより動作を制御される。さらに、制御回路ＣＴＲは、バックライトＢＬＴの動作を制御する。
【００１７】
図２は、実施の形態のセンサ付き表示装置ＤＳＰの構造を示す断面図である。
【００１８】
センサ付き表示装置ＤＳＰは、インセル型のタッチセンサを有するものであり、表示パネルＰＮＬ、バックライトＢＬＴ、第１光学素子ＯＤ１及び第２光学素子ＯＤ２を備えている。図示した例では、表示パネルＰＮＬは、液晶表示パネルであるが、有機エレクトロルミネッセンス表示パネルなどの他のフラットパネルであっても良い。また、図示した表示パネルＰＮＬは、表示モードとして横電界モードに対応した構成を有しているが、他の表示モードに対応した構成を有していても良い。
【００１９】
表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、及び、液晶層ＬＱを備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは所定のセルギャップを形成した状態で貼り合わされている。液晶層ＬＱは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間のセルギャップに保持されている。
【００２０】
第１基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。第１基板ＳＵＢ１は、第１絶縁基板１０の第２基板ＳＵＢ２に対向する側に、ソース線Ｓ、共通電極ＣＯＭＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。
【００２１】
ここで、画素電極ＰＥ及び共通電極ＣＯＭＥは、これら電極間に配置される液晶層の画素領域とともに表示画素を構成し、表示画素は表示パネルＰＮＬにマトリクス状に配置されている。
【００２２】
第１絶縁膜１１は、第１絶縁基板１０の上に配置されている。なお、詳述しないが、第１絶縁基板１０と第１絶縁膜１１との間には、ゲート線Ｇ、スイッチング素子のゲート電極や半導体層などが配置されている。ソース線Ｓは、第１絶縁膜１１の上に形成されている。また、スイッチング素子のソース電極やドレイン電極なども第１絶縁膜１１の上に形成されている。図示した例では、ソース線Ｓは、共通電極ＣＯＭＥと平行して第２方向Ｙに延出している。
【００２３】
第２絶縁膜１２は、ソース線Ｓ及び第１絶縁膜１１の上に配置されている。共通電極ＣＯＭＥは、第２絶縁膜１２の上に形成されている。図示した例では、共通電極ＣＯＭＥは、複数のセグメントによって構成されている。共通電極ＣＯＭＥの各セグメントは、それぞれ第２方向Ｙに延出し、間隔をおいて第１方向Ｘに並んでいる。このような共通電極ＣＯＭＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。なお、図示した例では、共通電極ＣＯＭＥの上に金属層ＭＬが形成され、共通電極ＣＯＭＥを低抵抗化しているが、金属層ＭＬは省略しても良い。
【００２４】
第３絶縁膜１３は、共通電極ＣＯＭＥ、金属層ＭＬ、及び第２絶縁膜１２の上に配置されている。画素電極ＰＥは、第３絶縁膜１３の上に形成されている。各画素電極ＰＥは、隣接するソース線Ｓの間にそれぞれ位置し、共通電極ＣＯＭＥと対向している。また、各画素電極ＰＥは、共通電極ＣＯＭＥと対向する位置にスリットＳＬを有している。このような画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
【００２５】
一方、第２基板ＳＵＢ２は、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。第２基板ＳＵＢ２は、第２絶縁基板２０の第１基板ＳＵＢ１に対向する側に、ブラックマトリクスＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
【００２６】
ブラックマトリクスＢＭは、第２絶縁基板２０の内面に形成され、各画素を区画している。カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ第２絶縁基板２０の内面に形成され、それらの一部がブラックマトリクスＢＭに重なっている。カラーフィルタＣＦＲは例えば赤色カラーフィルタであり、カラーフィルタＣＦＧは例えば緑色カラーフィルタであり、カラーフィルタＣＦＢは例えば青色カラーフィルタである。オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
【００２７】
検出電極ＤＥＴＥは、第２絶縁基板２０の外面に形成されている。この検出電極ＤＥＴＥは、共通電極ＣＯＭＥの各セグメントと交差する方向に延出しており、図示した例では、第１方向Ｘに延出している。このような検出電極ＤＥＴＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。
【００２８】
バックライトＢＬＴは、表示パネルＰＮＬの背面側に配置されている。バックライトＢＬＴとしては、種々の形態が適用可能であり、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能である。
【００２９】
第１光学素子ＯＤ１は、第１絶縁基板１０とバックライトＢＬＴとの間に配置されている。第２光学素子ＯＤ２は、検出電極ＤＥＴＥの上に配置されている。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいても良い。
【００３０】
次に、センサ付き表示装置ＤＳＰに用いられるタッチセンサについて説明する。上述のようにタッチパネルに対して利用者の指或いはペン等の外部近接物体が触れていること、或いは近接していることを検出する方式として、相互容量検出方式（Ｍｕｔｕａｌ ｃａｐａｃｉｔａｎｃｅ）と、自己容量検出方式（Ｓｅｌｆ ｃａｐａｃｉｔａｎｃｅ)と、がある。
【００３１】
＜相互容量検出方式＞
図３Ａは、実施の形態に係るセンサ付き表示装置ＤＳＰの相互容量（ミューチャル）検出方式の代表的な基本構成を示す図である。センサとしては、共通電極ＣＯＭＥ（Ｔｘ）と検出電極ＤＥＴＥ（Ｒｘ）とが利用される。
【００３２】
共通電極ＣＯＭＥ（Ｔｘ）は、複数の共通電極Ｃｏｍｅ１、Ｃｏｍｅ２、Ｃｏｍｅ３・・・・を含む。複数の共通電極Ｃｏｍｅ１、Ｃｏｍｅ２、Ｃｏｍｅ３・・・・は、例えば、ストライプ状とされる。この複数の共通電極Ｃｏｍｅ１、Ｃｏｍｅ２、Ｃｏｍｅ３・・・・が走査（駆動）方向（Ｙ方向またはＸ方向）に配列されている。
【００３３】
一方、検出電極ＤＥＴＥ（Ｒｘ）は、複数の検出電極Ｄｅｔｅ１、Ｄｅｔｅ２、Ｄｅｔｅ３、・・・・（共通電極よりも細い）を含む。複数の検出電極Ｄｅｔｅ１、Ｄｅｔｅ２、Ｄｅｔｅ３、・・・・は、例えば、ストライプ状とされる。この複数の検出電極Ｄｅｔｅ１、Ｄｅｔｅ２、Ｄｅｔｅ３、・・・・は、共通電極（Ｔｘ）と直交あるいは交差する方向（Ｘ方向またはＹ方向）に配列されている。
【００３４】
共通電極ＣＯＭＥと検出電極ＤＥＴＥは、間隔を置いて配置される。このために、複数の共通電極Ｃｏｍｅ１、Ｃｏｍｅ２、Ｃｏｍｅ３・・・・と、複数の検出電極Ｄｅｔｅ１、Ｄｅｔｅ２、Ｄｅｔｅ３、・・・・との間には、基本的に静電容量としての容量Ｃｃ(Baseline容量)が存在する。
【００３５】
複数の共通電極（Ｃｏｍｅ）は映像表示期間（表示期間）には共通して所定の電圧が印加され、タッチ検出期間（検出期間）にはパルス状の駆動パルスが印加される。そのため、検出期間においては、共通電極（Ｃｏｍｅ）は駆動電極（Ｔｘ）ということもできる。
【００３６】
複数の共通電極Ｃｏｍｅ１、Ｃｏｍｅ２、Ｃｏｍｅ３・・・・、すなわち、タッチ検出時の駆動電極Ｔｘは所定の周期で駆動パルス（Ｓｉｇ）により走査される。今、ユーザの指が検出電極Ｄｅｔｅ２と駆動電極Ｔｘ２の交差部に近接して存在するものとする。この時、駆動電極Ｔｘ２に駆動パルス（Ｓｉｇ）が供給されると検出電極Ｒｘ（Ｄｅｔｅ１、Ｄｅｔｅ２、Ｄｅｔｅ３、・・・・）にはパルス状の波形が得られ、検出電極Ｄｅｔｅ２からは、他の検出電極から得られるパルスよりも振幅レベルの低いパルスが得られる。検出電極Ｒｘ（Ｄｅｔｅ１、Ｄｅｔｅ２、Ｄｅｔｅ３、・・・・）は駆動電極Ｔｘ（Ｃｏｍｅ１、Ｃｏｍｅ２、Ｃｏｍｅ３・・・・）からのフリンジ電界を監視しており、指のような導電物が近接すると、このフリンジ電界を遮蔽する効果がある。フリンジ電界が遮蔽されることで、検出電極Ｒｘの検出電位が低下する。
【００３７】
ミューチャル検出では、この検出電位の差を、ポジションＤＥＴＰの検出パルスとして取り扱うことができる。図示される容量Ｃｘは、ユーザの指が検出電極ＤＥＴＥに近い場合と、遠い場合とで異なる。このために検出パルスのレベルもユーザの指が検出電極ＤＥＴＥに近い場合と、遠い場合とで異なる。よって、タッチパネルの平面に対する指の近接度を検出パルスの振幅レベルで判断することができる。駆動パルスＳｉｇを印加する駆動電極Ｔｘの駆動タイミングと、各駆動タイミング毎の検出パルスにより、タッチパネルの平面上の指の２次元上の位置を検出することができる。
【００３８】
＜自己容量検出方式＞
図３Ｂは、実施の形態に係る自己容量（セルフ）検出方式の代表的な基本構成を示す図である。セルフ（Ｓｅｌｆ）検出方式では、検出電極ＤＥＴＥ（Ｒｘ）及び共通電極ＣＯＭＥ（Ｔｘ）にパルス状の自己検出用駆動パルスを順次供給して、外部近接物体であるユーザの指の位置や座標を検出する。図３Ｂには、例示的に、検出電極Ｄｅｔｅ２（Ｒｘ２）と共通電極Ｃｏｍｅ２（Ｔｘ２）を示しており、また、検出電極Ｄｅｔｅ２（Ｒｘ２）と共通電極Ｃｏｍｅ２（Ｔｘ２）との交点部分に、ユーザの指Ｏ１が接近または接触している場合を示している。ユーザの指Ｏ１により、検出電極Ｄｅｔｅ２（Ｒｘ２）の静電容量は、Ｄｅｔｅ２（Ｒｘ２）の自己容量とユーザの指Ｏ１による容量Ｃｘ１とが加算された値に増加する。同様に、共通電極Ｃｏｍｅ２（Ｔｘ２）の静電容量は、共通電極Ｃｏｍｅ２（Ｔｘ２）の自己容量とユーザの指Ｏ１による容量Ｃｘ２とが加算された値に増加する。この状態において、例えば、最初に、検出電極Ｄｅｔｅ２（Ｒｘ２）が抵抗Ｒ１を介して自己検出用駆動パルスＳｉｇ１により駆動され、検出電極Ｄｅｔｅ２（Ｒｘ２）の増加された静電容量が自己検出用駆動パルスＳｉｇ１により充電される。検出回路ＤＥＴ１は、容量Ｃｘ１により増加した充電電圧の値に基づいて検出電極Ｄｅｔｅ２（Ｒｘ２）にユーザの指Ｏ１が有ることを検出する。次に、共通電極Ｃｏｍｅ２（Ｔｘ２）が抵抗Ｒ２を介して自己検出用駆動パルスＳｉｇ２により駆動され、共通電極Ｃｏｍｅ２（Ｔｘ２）の増加された静電容量が自己検出用駆動パルスＳｉｇ２により充電される。検出回路ＤＥＴ２は、容量Ｃｘ２により増加した充電電圧の値に基づいて検出電極Ｄｅｔｅ２にユーザの指Ｏ１が有ることを検出する。これにより、検出電極Ｄｅｔｅ２（Ｒｘ２）と共通電極Ｃｏｍｅ２（Ｔｘ２）との交点にユーザの指Ｏ１が有ることが検出され、タッチパネルの平面上のユーザの指Ｏ１の位置や座標が検出される。
【００３９】
図３Ｂには図示されないが、図３Ａと同様に、センサとしては、共通電極ＣＯＭＥ（Ｔｘ）と検出電極ＤＥＴＥ（Ｒｘ）とが利用される。自己検出用駆動パルスＳｉｇ２により順次駆動（走査）される共通電極ＣＯＭＥは、図３Ａと同様に、複数のストライプ状の共通電極Ｃｏｍｅ１（Ｔｘ１）、Ｃｏｍｅ２（ＴＸ２）、Ｃｏｍｅ３（Ｔｘ３）・・・・を含む。この複数の共通電極Ｃｏｍｅ１（Ｔｘ１）、Ｃｏｍｅ２（Ｔｘ２）、Ｃｏｍｅ３（Ｔｘ３）・・・・がＹ方向またはＸ方向に配列されている。同様に、自己検出用駆動パルスＳｉｇ１により順次駆動（走査）される検出電極ＤＥＴＥは、複数のストライプ状の検出電極Ｄｅｔｅ１（Ｒｘ１）、Ｄｅｔｅ２（Ｒｘ２）、Ｄｅｔｅ３（Ｒｘ３）、・・・・（実際には、図３Ａと同様に、ストライプ状の共通電極よりも細い）を含む。この複数の検出電極Ｄｅｔｅ１（Ｒｘ１）、Ｄｅｔｅ２（Ｒｘ２）、Ｄｅｔｅ３（Ｒｘ３）、・・・・は、複数の共通電極Ｃｏｍｅ１（Ｔｘ１）、Ｃｏｍｅ２（Ｔｘ２）、Ｃｏｍｅ３（Ｔｘ３）・・・・と直交または交差する方向（Ｘ方向またはＹ方向）に配列されている。図３Ｂに示されるような構成を用いて、複数の検出電極Ｄｅｔｅ１（Ｒｘ１）、Ｄｅｔｅ２（Ｒｘ２）、Ｄｅｔｅ３（Ｒｘ３）、・・・・と複数の共通電極Ｃｏｍｅ１（Ｔｘ１）、Ｃｏｍｅ２（Ｔｘ２）、Ｃｏｍｅ３（Ｔｘ３）・・・・の両方をセルフ検出方式で順次駆動(走査)することにより、複数の検出電極Ｄｅｔｅ１（Ｒｘ１）、Ｄｅｔｅ２（Ｒｘ２）、Ｄｅｔｅ３（Ｒｘ３）、・・・・と複数の共通電極Ｃｏｍｅ１（Ｔｘ１）、Ｃｏｍｅ２（Ｔｘ２）、Ｃｏｍｅ３（Ｔｘ３）・・・・の交点における外部近接物体Ｏ１の位置を検出できる。なお、セルフ検出方式における検出期間において、複数の検出電極Ｄｅｔｅ１（Ｒｘ１）、Ｄｅｔｅ２（Ｒｘ２）、Ｄｅｔｅ３（Ｒｘ３）、・・・・と複数の共通電極Ｃｏｍｅ１（Ｔｘ１）、Ｃｏｍｅ２（Ｔｘ２）、Ｃｏｍｅ３（Ｔｘ３）・・・・とは、検出電極と見做すことが出来る。
【００４０】
また、このようなセルフ検出方式はタッチセンサが低消費電力モード時において検出電極Ｄｅｔｅ１（Ｒｘ１）、Ｄｅｔｅ２（Ｒｘ２）、Ｄｅｔｅ３（Ｒｘ３）、・・・・のみを自己検出用駆動パルスＳｉｇ１により駆動し、指等の外部近接物体の有無のみを検出し、ミューチュアル検出に切り替え外部近接物体の座標を検出するようにしてもよい。
【００４１】
尚、図３Ａ、図３Ｂには図示されないが、スイッチ等によりミューチャル（Ｍｕｔｕａｌ）検出方式と、セルフ（Ｓｅｌｆ）検出方式とを切り替え可能な構成にしてもよい。また、図３Ｂに示すセルフ検出方式の構成は一例であり、これに限定されるものではない。
【００４２】
図４Ａ、図４Ｂは実施の形態のセンサ付き表示装置ＤＳＰのミューチャル検出方式とセルフ検出方式との駆動方法を説明するための図である。上述のように、映像表示に使用される共通電極ＣＯＭＥがタッチ位置検知用の電極としても共用されているため、映像表示動作とタッチ位置検知動作とを時分割（タイムシェアリング）で駆動する。
【００４３】
図４Ａに示すミューチャル検出方式では、映像を表示する期間とタッチ位置を検出する期間とをそれぞれ分割し、分割された映像表示期間と分割されたタッチ位置検出期間とを交互に繰り返して１フレーム表示期間を構成する。即ち、ＲＧＢの３色を選択する信号（ＳＥＬＲ／Ｇ／Ｂ）に対応して色毎の映像信号（ＳＩＧｎ）を出力する動作を分割された複数の表示行について実行した後、分割された複数の駆動電極Ｔｘに駆動パルスＳｉｇを入力するミューチャル検出動作を実行する。そして、この動作を分割された複数の表示行と複数の駆動電極Ｔｘについて順次繰り返して実行する。この例では、１フレーム表示期間に、２フレームのタッチ検出が行われる。１フレームのタッチ検出期間には、駆動電極Ｔｘ１、Ｔｘ２、Ｔｘ３、・・・・が順次、駆動パルスＳｉｇにより走査され、タッチ位置の検出が行われる。
【００４４】
図４Ｂに示すセルフ検出方式では、１フレームの映像を表示した後、全検出電極ＤＥＴＥに自己検出用駆動パルス（Ｓｉｇ１）を入力してセルフ検出動作を実行する。即ち、ＲＧＢの３色を選択する信号（ＳＥＬＲ／Ｇ／Ｂ）に対応して色毎の映像信号（ＳＩＧｎ）を出力する動作を全表示行について実行した後、全検出電極ＤＥＴＥを対象として自己検出用駆動パルス（Ｓｉｇ１）を入力してセルフ検出動作を実行する。なお、全検出電極ＤＥＴＥ（Ｒｘ）を自己検出用駆動パルス（Ｓｉｇ１）で走査し、その後、全共通電極ＣＯＭＥ（Ｔｘ）を自己検出用駆動パルス（Ｓｉｇ２）で走査してセルフ検出動作を実行してもよい。セルフ検出方式で分割せずに一括してセンシング動作を行うのは、まとめてセンシングデータを取得することでセンシングの感度を高めることができるからである。尚、セルフ検出方式はミューチャル検出方式よりも高感度でセンシングすることができる方式である。また、図４Ｂの方式に限定されず図４Ａに示す検出期間にセルフセンシングしても良い（分割方式）。
【００４５】
＜駆動電極Ｔｘの駆動回路の構成例＞
図５は、実施の形態に係る駆動電極Ｔｘの駆動回路の構成例を示す回路図である。図６は、比較例に係る駆動電極Ｔｘの駆動回路の構成例を示す回路図である。図７は、図５の変形例に係る駆動電極Ｔｘの駆動回路の構成例を示す回路図である。
【００４６】
図５に示されるように、電源回路ＰＳは、第１電源回路Ｒｅｇ１と、第２電源回路Ｒｅｇ２と、を具備する。第１電源回路Ｒｅｇ１は、第1参照電位ＶＤＤと、第1参照電位ＶＤＤより低い第２参照電位ＶＳＳとの間に接続され、高電位側の第1電源電位ＴＰＨを生成する（Ｖｏ１参照）。一方、第２電源回路Ｒｅｇ２は、第1参照電位ＶＤＤと、第1参照電位ＶＤＤより低い第２参照電位ＶＳＳとの間に接続され、第1電源電位ＴＰＨより低い、低電位側の第２電源電位ＴＰＬを生成する（Ｖｏ２参照）。
【００４７】
第１電源回路Ｒｅｇ１の出力は、第1抵抗素子Ｒ１を介して、出力回路ＯＵＣの第1電源端子Ｔｖｃへ接続される。第１電源回路Ｒｅｇ１の出力と第２参照電位ＶＳＳとの間には、平滑容量として構成される第１容量素子Ｃ１が接続される。
【００４８】
第２電源回路Ｒｅｇ２の出力は、第２抵抗素子Ｒ２を介して、出力回路ＯＵＣの第２電源端子Ｔｖｓへ接続される。第２電源回路Ｒｅｇ２の出力と第２参照電位ＶＳＳとの間には、平滑容量として構成される第２容量素子Ｃ２が接続される。
【００４９】
出力回路ＯＵＣは、複数の出力バッファ回路ＯＢ１、ＯＢ２、・・、ＯＢｍを含む。複数の出力バッファ回路ＯＢ１、ＯＢ２、・・、ＯＢｍのおのおのの第1電源端子は、第1抵抗素子Ｒ１を介して、第１電源回路Ｒｅｇ１の出力に接続される。複数の出力バッファ回路ＯＢ１、ＯＢ２、・・、ＯＢｍのおのおのの第２電源端子は、第２抵抗素子Ｒ２を介して、第２電源回路Ｒｅｇ２の出力に接続される。
【００５０】
複数の出力バッファ回路ＯＢ１、ＯＢ２、・・、ＯＢｍのおのおのの出力は、駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍに接続され、複数の出力バッファ回路ＯＢ１、ＯＢ２、・・、ＯＢｍのおのおのの入力は、走査回路（Ｓｃａｎｎｅｒ）ＳＣＡを介して、選択的に、矩形パルスの様な駆動パルスＳｉｇを受ける様に構成されている。
【００５１】
走査回路（Ｓｃａｎｎｅｒ）ＳＣＡは、駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍの走査方向（Ｓｃａｎｎｉｎｇ）に従って、駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍから選択された１つ駆動電極を順次選択し、選択された駆動電極へ駆動パルスＳｉｇを供給する。これにより、駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍは、走査方向（Ｓｃａｎｎｉｎｇ）に沿って走査される。
【００５２】
図５を参照し、例示的に、出力回路ＯＢｍが選択された場合の電位について説明する。矩形パルスの様な駆動パルスＳｉｇが出力回路ＯＢｍの入力へされると、出力回路ＯＢｍは矩形パルスの様な駆動パルスＳｉｇのローレベルからハイレベルの遷移に応じて、出力Ｔｘｍがローレベル（ＴＨＬ）状態からハイレベル（ＴＰＨ）状態へ遷移し、出力Ｔｘｍに接続された負荷に応じて第1電源端子Ｔｖｃから出力Ｔｘｍに電流が流れる。即ち、出力回路ＯＢｍの第1電源端子の電位（Ｖｒ１参照）は、第1抵抗素子Ｒ１に電流が流れることにより、一時的に、ハイレベル（ＴＰＨ）からローレレベル側に遷移し、その後、徐々にハイレベル（ＴＰＨ）へ回復される。このため、出力回路ＯＢｍの出力の電位Ｖｔｘｍは、第２電源電位ＴＰＬから徐々に第１電源電位ＴＰＨへ遷移する。
【００５３】
その後、矩形パルスの様な駆動パルスＳｉｇのハイレベルからローレベルの遷移に応じて、出力回路ＯＢｍの出力Ｔｘｍはハイレベル（ＴＰＨ）状態からローレベル（ＴＰＬ）状態へ遷移し、出力Ｔｘｍに接続された負荷に応じて出力Ｔｘｍから第２電源端子Ｔｖｓからに電流が流れる。即ち、出力回路ＯＢｍの第２電源端子の電位（Ｖｒ２参照）は、第２抵抗素子Ｒ２に電流が流れることにより、一時的に、ローレレベル（ＴＰＬ）からハイレベル側に遷移し、その後、徐々にローレベル（ＴＰＬ）へ回復される。このため、出力回路ＯＢｍの出力の電位Ｖｔｘｍは、第１電源電位ＴＰＨから徐々に第２電源電位ＴＰＬへ遷移する。
【００５４】
出力回路ＯＢｍの出力の電位Ｖｔｘｍは、その駆動波形の急峻性が、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２により、緩和される。これにより、電磁妨害(ＥＭＩ)の低減化が可能にされている。また、電磁妨害(ＥＭＩ)の低減化のために設けられる抵抗素子の数は第１抵抗素子Ｒ１および第２抵抗素子Ｒ２の２個であり、タッチセンサ付き表示装置の実装面積の低減化が可能である。
【００５５】
図６は、比較例に係る駆動電極Ｔｘの駆動回路の構成例を示す回路図である。比較例においては、図５の第1抵抗素子Ｒ１および第２抵抗素子Ｒ２が設けられず、複数の出力バッファ回路ＯＢ１、ＯＢ２、・・、ＯＢｍのおのおのの出力に、１つの抵抗素子Ｒが接続される。他の構成は、図５と同じであるので、詳しい説明は省略される。
【００５６】
出力バッファＯＢｍの出力における出力電位（Ｖｏｂｍ）は、図示されるように、矩形状のパルスとされており、抵抗素子Ｒにより、電位Ｖｔｘｍは、図５の電位Ｖｔｘｍと同様に、その駆動波形の急峻性が緩和される。
【００５７】
図５と図６との比較から理解されるように、図６の変形例においては、複数の出力バッファ回路ＯＢ１、ＯＢ２、・・、ＯＢｍの数、または、駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍの数と同数の抵抗素子Ｒが必要である。このことは、タッチセンサ付き表示装置の実装面積の低面積化または部品点数の削減を阻害する要因の１つである。図５においては、第１電源回路Ｒｅｇ１の出力に接続された第1抵抗素子Ｒ１と、第２電源回路Ｒｅｇ２の出力に接続された第２抵抗素子Ｒ２と、が設けられるだけであり、タッチセンサ付き表示装置の実装面積の低面積化または部品点数の削減が可能である。
【００５８】
図７は、図５の変形例であり、図５の出力回路ＯＵＣ内の出力バッファ回路ＯＢ１、ＯＢ２、・・、ＯＢｍが、アナログスイッチ回路へ変更されている。他の構成は、図５と同じであるので、詳しい説明は省略される。
【００５９】
図７において、出力回路ＯＵＣ内の各出力回路（アナログスイッチ回路）は、例えば、ＣＭＯＳアナログスイッチ回路ＣＳＷ１、ＣＳＷ２、・・、ＣＳＷｍを採用することが可能である。この構成でも、図５と同様な効果を得ることが可能である。
【００６０】
図８は、実施の形態に係るセンサ付き表示装置ＤＳＰにおける表示装置の概略の構成例を示すブロック図である。図９は、比較例に係るセンサ付き表示装置ＤＳＰにおける表示装置の概略の構成例を示すブロック図である。図１０は、図８の変形例に係るセンサ付き表示装置ＤＳＰにおける表示装置の概略の構成例を示すブロック図である。
【００６１】
図８に示されるように、タッチセンサ付き表示装置ＤＳＰは、表示パネルＰＮＬと、制御部ＣＴＲと、を含む。図８の表示パネルＰＮＬには、図1で示される表示パネルＰＮＬにおけるタッチセンサ部の構成が主に示されている。表示パネルＰＮＬは、Ｘ方向（または、Ｙ方向）に沿って、並行して設けられた複数の駆動電極Ｔｘ１、ＴＸ２、・・、Ｔｘｍと、Ｘ方向（または、Ｙ方向）と交差するＹ方向（または、Ｘ方向）に沿って、並行して設けられた複数の検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎと、を有する。
【００６２】
複数の駆動電極Ｔｘ１、ＴＸ２、・・、Ｔｘｍのおのおのは、制御部ＣＴＲに設けられた出力回路ＯＵＣに接続される。複数の検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎのおのおのは、抵抗素子ＲＲを介して、制御部ＣＴＲに設けられた入力回路ＩＮＣに接続される。入力回路ＩＮＣは、複数の検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎからの検出信号を受ける検出回路とみることもできる。複数の抵抗素子ＲＲは、電磁感受性(ＥＭＳ：Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ、イミュニティ）を確保するために設けられる。
【００６３】
制御部ＣＴＲは、出力回路ＯＵＣ、及び、入力回路ＩＮＣの他、図５で説明された電源回路ＰＳを含む。電源回路ＰＳは、高電位側の第1電源電位ＴＰＨおよび低電位側の第２電源電位ＴＰＬを生成する。電源回路ＰＳから生成された第1電源電位ＴＰＨおよび第２電源電位ＴＰＬは、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介して、出力回路ＯＵＣへ供給される。第1電源電位ＴＰＨと第２参照電位ＶＳＳとの間には、容量素子Ｃ１が設けられる。また、第２電源電位ＴＰＬと第２参照電位ＶＳＳとの間には、容量素子Ｃ２が設けられる。第１抵抗素子Ｒ１および第２抵抗素子Ｒ２は、前述の様に、電磁妨害(ＥＭＩ：Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ)を低減するために設けられる。
【００６４】
制御部ＣＴＲ内の入力回路ＩＮＣは、複数の駆動電極Ｔｘ１、ＴＸ２、・・、Ｔｘｍを駆動パルスＳｉｇにより走査した時の複数の検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎの電位から、タッチパネル上における指、ペンなどの物体の有無及びその座標ないし位置を検出するための検出回路である。なお、制御部ＣＴＲは、表示制御装置（表示制御部）ＤＤＩＣまたはタッチセンサ制御装置(タッチ制御部、タッチコントローラ)ＴＰ−ＩＣとすることが可能である。
【００６５】
以上の様な構成とすることにより、電磁妨害および電磁感受性を考慮しつつ、実装面積の低減化されたタッチセンサ付き表示装置ＤＳＰを提供することが可能である。
【００６６】
図９は、比較例に係るセンサ付き表示装置ＤＳＰを示しており、図６に示される比較例に係る駆動電極Ｔｘの駆動回路の構成をセンサ付き表示装置ＤＳＰに適用した構成である。図８との差異は、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２が削除されており、代わりに、出力回路ＯＵＣと複数の駆動電極Ｔｘ１、ＴＸ２、・・、Ｔｘｍのおのおのとの間に、複数の抵抗素子Ｒが設けられた点である。他の構成は、図８と同じであるので、詳しい説明は省略される。
【００６７】
この比較例においては、複数の抵抗素子Ｒの数は、複数の駆動電極Ｔｘ１、ＴＸ２、・・、Ｔｘｍの数に対応する。したがって、センサ付き表示装置ＤＳＰの実装面積は、複数の駆動電極Ｔｘ１、ＴＸ２、・・、Ｔｘｍの数に対応する複数の抵抗素子Ｒにより、大きくなってしまう虞がある。
【００６８】
図１０は、図８のセンサ付き表示装置ＤＳＰの変形例である。図１０と図８との差異は、図８の複数の検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎと入力回路ＩＮＣとの間に設けられた複数の抵抗素子ＲＲが削除され、代わりに、制御部ＣＴＲ内に、スイッチ素子ＲｘＳＷと第３抵抗素子Ｒ３が設けられた点である。第３抵抗素子Ｒ３は、電磁感受性(ＥＭＳ：Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ、イミュニティ）を確保するために設けられる。
【００６９】
スイッチ素子ＲｘＳＷは、タッチ検出期間において、走査方向に従って、検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎから、1つの検出電極を順次選択する。選択された検出電極は、第３抵抗素子Ｒ３を介して、入力回路ＩＮＣへ接続される。これにより、入力回路ＩＮＣは、複数の駆動電極Ｔｘ１、ＴＸ２、・・、Ｔｘｍを駆動パルスＳｉｇにより走査した時の複数の検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎの電位から、タッチパネル上における指、ペンなどの物体の有無及びその座標ないし位置を検出する。他の構成は、図８と同じであるので、詳しい説明は省略される。
【００７０】
以上の構成により、図８において設けられた複数の抵抗素子ＲＲが、１つの第３抵抗素子Ｒ３へ置き換えられる。これにより、電磁妨害および電磁感受性を考慮しつつ、更なる実装面積の低減化されたタッチセンサ付き表示装置ＤＳＰを提供することが可能である。
【００７１】
＜センサ付き表示装置ＤＳＰの構成例＞
以下、センサ付き表示装置ＤＳＰの構成例を、図１１−図１６を用いて説明する。なお、図１１−図１３の構成例１ないし構成例３は、図３Ａおよび図３Ｂで説明されたミューチャル（Ｍｕｔｕａｌ）検出方式およびセルフ（Ｓｅｌｆ）検出方式の両方の検出方式を利用可能であるが、以下の説明では、主に、ミューチャル（Ｍｕｔｕａｌ）検出方式の場合が説明される。図１４−図１６の構成例４ないし構成例６は、図３Ｂで説明されたセルフ（Ｓｅｌｆ）検出方式を利用可能である。
【００７２】
(構成例１)
図１１は、実施の形態に係るセンサ付き表示装置ＤＳＰの構成例１を示す図である。この構成例１は、インセル型のタッチセンサ付き表示装置ＤＳＰを示している。インセル型のタッチセンサ付き表示装置ＤＳＰにおいては、表示装置ＤＳＰにもともと備えられている表示用の共通電極（Ｃｏｍｅ１、Ｃｏｍｅ２、・・）を、一対のタッチセンサ用電極のうちの一方（駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍ）として兼用し、他方の電極（検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎ）をこの共通電極（Ｃｏｍｅ１、Ｃｏｍｅ２、・・）と交差するように配置した構成である。共通電極は表示動作時には共通電極（Ｃｏｍｅ１、Ｃｏｍｅ２、Ｃｏｍｅ３・・・）として表示駆動に対応した電圧が供給され、タッチ検出期間にはタッチ駆動用の駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍとしてタッチ検出を行うための駆動パルスＳｉｇが印加される。
【００７３】
図１１において、センサ付き表示装置ＤＳＰは、表示パネルＰＮＬと、表示パネルＰＮＬに配置された表示制御装置ＤＤＩＣと、タッチコントローラＴＰ−ＩＣと、ホストプロセッサＨＯＳＴと、を有する。
【００７４】
表示パネルＰＮＬは、アレイ基板ＡＲ（ＳＵＢ１）と、対向基板ＣＴ（ＳＵＢ２）と、を有する（図２参照）。表示パネルＰＮＬは、また、表示領域ＤＡＡおよびタッチ検出領域ＴＡＡとからなる活性領域ＡＡを有する。活性領域ＡＡにおいて、アレイ基板ＡＲは、行列状に配置された複数の表示画素ＰＸと、Ｙ方向に延伸するように、並走して配置された複数の駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍと、を有する。また、活性領域ＡＡにおいて、対向基板ＣＴ（ＳＵＢ２）は、Ｘ方向に延伸するように、並走して配置された複数の検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎを有する。
【００７５】
表示制御装置ＤＤＩＣは、表示パネルＰＮＬ上に配置され、ホストプロセッサＨＯＳＴからの表示データ及び指示に従って、複数の表示画素ＰＸの表示動作を制御する。
【００７６】
表示パネルＰＮＬは、フレキシブルプリント基板ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ）１を介して、制御基板ＰＣＢに設けられたコネクタＣＮ１に接続される。表示パネルＰＮＬは、また、ＦＰＣ２を介して、制御基板ＰＣＢに設けられたコネクタＣＮ２に接続される。
【００７７】
制御基板ＰＣＢには、タッチコントローラＴＰ−ＩＣと、図５または図７で説明された電源回路ＰＳ、第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、第１容量素子Ｃ１および第２容量素子Ｃ２が設けられる。
【００７８】
タッチコントローラＴＰ−ＩＣは、電源回路ＰＳから生成された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬを、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介して、供給される。タッチコントローラＴＰ−ＩＣは、この例では、走査回路ＳＣＡと、出力回路ＯＵＣと、を含む。出力回路ＯＵＣは、出力バッファ回路ＯＢ１−ＯＢｍまたはＣＭＯＳアナログスイッチ回路ＣＳＷ１―ＣＳＷｍから構成される。
【００７９】
タッチコントローラＴＰ−ＩＣ内の出力回路ＯＵＣの出力は、駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍのおのおのに、ＦＰＣ２を介して、複数の接続配線Ｌｔｘにより接続される。また、検出電極Ｒｘ１、・・、Ｒｘｎのおのおのは、ＦＰＣ２を介して、複数の接続配線Ｌｒｘにより、タッチコントローラＴＰ−ＩＣ内に設け有られた入力回路ＩＮＣ（図８または図１０参照）へ接続される。
【００８０】
なお、図１１には、図８で説明された複数の抵抗素子ＲＲが、図面の簡素化の為、記載されていない。図８の複数の抵抗素子ＲＲは、検出電極Ｒｘ１、・・、Ｒｘｎと入力回路ＩＮＣとの間の接続配線Ｌｒｘに設けられる。また、図１０の構成を採用する場合、図１０のスイッチ素子ＲｘＳＷと第３抵抗素子Ｒ３がタッチコントローラＴＰ−ＩＣ内に設けられる。
【００８１】
制御基板ＰＣＢには、また、コネクタＣＮ３およびコネクタＣＮ３に接続されたＦＰＣ３が設けられ、ＦＰＣ３には、ホストプロセッサＨＯＳＴが接続される。ホストプロセッサＨＯＳＴは、タッチコントローラＴＰ−ＩＣと接続されており、タッチ検出期間において、タッチコントローラＴＰ−ＩＣにより検出されたタッチＩＤとその座標を供給され、タッチＩＤとその座標に基づいた所望の処理を実行する。ホストプロセッサＨＯＳＴは、また、制御基板ＰＣＢ、コネクタＣＮ１およびＦＰＣ１を介して、表示制御装置ＤＤＩＣに接続されており、例えば、表示期間において、表示制御装置ＤＤＩＣへ表示データを供給する。
【００８２】
なお、電源回路ＰＳは、制御基板ＰＣＢ上に設けられた構成を示したが、これに限定されない。電源回路ＰＳは、タッチコントローラＴＰ−ＩＣに内蔵させてもよいし、あるいは、表示制御装置ＤＤＩＣに内蔵させても良い。
【００８３】
また、タッチコントローラＴＰ−ＩＣは、ＦＰＣ２上に設けても良い。
【００８４】
(構成例２)
図１２は、実施の形態に係るセンサ付き表示装置ＤＳＰの構成例２を示す図である。この構成例２は、図１１と同様に、インセル型のタッチセンサ付き表示装置ＤＳＰを示している。図１１の構成例１は、図５の走査回路（Ｓｃａｎｎｅｒ）ＳＣＡがタッチコントローラＴＰ−ＩＣに内蔵された構成である。図１２の構成例２では、走査回路（Ｓｃａｎｎｅｒ）ＳＣＡおよび出力回路ＯＵＣが、第１走査回路（Ｔｘ-Ｓｃａｎｎｅｒ＆ＯＵＣ）ＳＣＡＯ１と第２走査回路（Ｔｘ-Ｓｃａｎｎｅｒ＆ＯＵＣ）ＳＣＡＯ２とされ、第１走査回路ＳＣＡＯ１と第２走査回路ＳＣＡＯ２とが、図面視において、表示パネルＰＮＬの活性領域ＡＡの左側および右側に設けられる。第１走査回路ＳＣＡＯ１内の出力回路ＯＵＣの出力は、駆動電極Ｔｘ１、・・、Ｔｘｍに接続される。第２走査回路ＳＣＡＯ２内の出力回路ＯＵＣの出力は、駆動電極Ｔｘ１、・・、Ｔｘｍに接続される。第１走査回路ＳＣＡＯ１および第２走査回路ＳＣＡＯ１の出力回路ＯＵＣのおのおのは、図５及び図７で説明された様に、出力バッファ回路ＯＢ１、・・、ＯＢｍまたはＣＭＯＳアナログスイッチ回路ＣＳＷ１、・・、ＣＳＷｍとすることが出来る。
【００８５】
制御基板ＰＣＢには、タッチコントローラＴＰ−ＩＣと、図５または図７で説明された電源回路ＰＳ、第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、第１容量素子Ｃ１および第２容量素子Ｃ２が設けられる。電源回路ＰＳから生成された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬは、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介し、ＦＰＣ１を経由して、第１走査回路ＳＣＡＯ１と第２走査回路ＳＣＡＯ２とへそれぞれ供給される。タッチコントローラＴＰ−ＩＣは、ＦＰＣ２を経由して、第１走査回路ＳＣＡＯ１と第２走査回路ＳＣＡＯ２とへ、走査タイミング信号ＳＣＴを供給する。これにより、第１走査回路ＳＣＡＯ１と第２走査回路ＳＣＡＯ２との走査タイミングが同期される。
【００８６】
検出電極Ｒｘ１、・・、Ｒｘｎのおのおのは、ＦＰＣ２を介して、複数の接続配線Ｌｒｘにより、タッチコントローラＴＰ−ＩＣ内に設け有られた入力回路ＩＮＣ（図８または図１０参照）へ接続される。なお、図１２には、図８で説明された複数の抵抗素子ＲＲが、図面の簡素化の為、記載されていない。図８の複数の抵抗素子ＲＲは、検出電極Ｒｘ１、・・、Ｒｘｎと入力回路ＩＮＣとの間の接続配線Ｌｒｘに設けられる。また、図１０の構成を採用する場合、図１０のスイッチ素子ＲｘＳＷと第３抵抗素子Ｒ３がタッチコントローラＴＰ−ＩＣ内に設けられる。他の構成は、図１１と同じであり、詳細な説明は省略される。
【００８７】
また、上記では、第１走査回路ＳＣＡＯ１内の出力回路ＯＵＣおよび第２走査回路ＳＣＡＯ２内の出力回路ＯＵＣは、駆動電極Ｔｘ１、・・、Ｔｘｍを、左右から駆動する構成を示したが、これに限定されない。第１走査回路ＳＣＡＯ１内の出力回路ＯＵＣは、駆動電極Ｔｘ１、・・、Ｔｘｍの奇数番目の駆動電極（Ｔｘ１、Ｔｘ３、Ｔｘ５、・・）を駆動する構成とし、第２走査回路ＳＣＡＯ２内の出力回路ＯＵＣは、駆動電極Ｔｘ１、・・、Ｔｘｍの偶数番目の駆動電極（Ｔｘ２、Ｔｘ４、Ｔｘ６、・・）を駆動する構成としても良い。これにより、第１走査回路ＳＣＡＯ１の出力回路ＯＵＣの数が削減できるので、第１走査回路ＳＣＡＯ１の小面積化が可能である。同様に、第２走査回路ＳＣＡＯ２内の出力回路ＯＵＣの数が削減できるので、第２走査回路ＳＣＡＯ２の小面積化が可能である。
【００８８】
また、電源回路ＰＳは、制御基板ＰＣＢ上に設けられた構成を示したが、これに限定されない。電源回路ＰＳは、タッチコントローラＴＰ−ＩＣに内蔵させてもよいし、あるいは、表示制御装置ＤＤＩＣに内蔵させても良い。
【００８９】
また、タッチコントローラＴＰ−ＩＣは、ＦＰＣ２上に設けても良い。
【００９０】
(構成例３)
図１３は、実施の形態に係るセンサ付き表示装置ＤＳＰの構成例３を示す図である。この構成例３は、オンセル型またはアウトセル型のタッチセンサ付き表示装置ＤＳＰにおいては、複数の画素を含む表示パネルＰＮＬの上側に、タッチセンサ付きのタッチパネル装置（タッチパネル）ＴＰＮＬが重ね合わされる。または、表示パネルＰＮＬが、タッチパネル装置（タッチパネル）ＴＰＮＬの下側に、重ね合わされる。図１３では、理解を容易とするため、タッチパネルＴＰＮＬと表示パネルＰＮＬとを、わずかにずらせた状態が示される。
【００９１】
図１３において、タッチパネルＴＰＮＬは、タッチ検出領域である活性領域ＴＡＡを含み、活性領域ＴＡＡにおいて、Ｘ方向に延伸するように、並走して配置された複数の駆動電極Ｔｘ１、Ｔｘ２、・・、Ｔｘｍと、Ｙ方向に延伸するように、並走して配置された複数の検出電極Ｒｘ１、Ｒｘ２、・・、Ｒｘｎと、が設けられる。表示パネルＰＮＬは、図示されないが、表示領域である活性領域ＤＡＡを含み、活性領域ＤＡＡにおいて、行列状に配置された複数の表示画素ＰＸが設けられる。タッチ検出領域である活性領域ＴＡＡと表示領域である活性領域ＤＡＡが重ね合わされることで、タッチ検出期間において、タッチパネルＴＰＮＬの活性領域ＴＡＡ上の指やペンなどの物体の位置ないし座標がタッチコントローラＴＰ−ＩＣにより検出される。他の構成は、図１１と同じであり、詳細な説明は省略される。
【００９２】
なお、電源回路ＰＳは、制御基板ＰＣＢ上に設けられた構成を示したが、これに限定されない。電源回路ＰＳは、タッチコントローラＴＰ−ＩＣに内蔵させてもよいし、あるいは、表示制御装置ＤＤＩＣに内蔵させても良い。
【００９３】
また、タッチコントローラＴＰ−ＩＣは、ＦＰＣ２上に設けても良い。
【００９４】
(構成例４)
図１４は、実施の形態に係るセンサ付き表示装置ＤＳＰの構成例４を示す図である。この構成例４は、インセル型のセンサ付き表示装置ＤＳＰの他の構成例である。
【００９５】
図１４のインセル型のセンサ付き表示装置ＤＳＰは、自己容量検出方式に利用可能であり、センサ用の検出電極（Ｓ１１、Ｓ１２、Ｓ１３、・・、Ｓ１（ｍ−１）、Ｓ１ｍ、Ｓ２１、Ｓ２２、Ｓ２３、・・Ｓ２（ｍ−１）、Ｓ２ｍ、Ｓｎ１、Ｓｎ２、Ｓｎ３、・・、Ｓｎ（ｍ−１）、Ｓｎｍ）が、マトリクス状に、表示パネルＰＮＬの活性領域ＡＡ上に配置された個別電極として形成される。検出電極Ｓ１１、・・、ＳｎｍとタッチコントローラＴＰ−ＩＣとの間には、検出電極Ｓ１１、・・、Ｓｎｍのそれぞれに接続された複数の接続配線Ｌｒｘが設けられる。各検出電極Ｓ１１、・・、Ｓｎｍからの検出信号が複数の接続配線ＬｒｘによってタッチコントローラＴＰ−ＩＣ内の入力回路ＩＮＣへ入力されるので、一括または複数のグループに時分割してタッチ位置を割り出すことが出来る。活性領域ＡＡの下側には、複数の表示画素ＰＸが、マトリクス状に配置される。なお、1つの検出電極の上には、行列状に配置された複数の表示画素ＰＸが設けられる。
【００９６】
表示パネルＰＮＬは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ）１を介して、制御基板ＰＣＢに設けられたコネクタＣＮ１に接続される。表示パネルＰＮＬは、また、ＦＰＣ２を介して、制御基板ＰＣＢに設けられたコネクタＣＮ２に接続される。
【００９７】
制御基板ＰＣＢには、タッチコントローラＴＰ−ＩＣと、図５または図７で説明された電源回路ＰＳ、第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、第１容量素子Ｃ１および第２容量素子Ｃ２が設けられる。タッチコントローラＴＰ−ＩＣは、電源回路ＰＳから生成された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬを、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介して、供給される。タッチコントローラＴＰ−ＩＣは、この例では、走査回路ＳＣＡと、出力回路ＯＵＣと、を含む。出力回路ＯＵＣは、出力バッファ回路ＯＢ１、・・、ＯＢｍまたはＣＭＯＳアナログスイッチ回路ＣＳＷ１、・・、ＣＳＷｍから構成される。
【００９８】
タッチコントローラＴＰ−ＩＣ内の出力回路ＯＵＣの出力は、検出電極Ｓ１１．・・、Ｓｎｍのおのおのに、ＦＰＣ２を介して、複数の接続配線Ｌｒｘにより接続される。また、検出電極Ｓ１１、・・、Ｓｎｍのおのおのは、ＦＰＣ２を介して、複数の接続配線Ｌｒｘにより、タッチコントローラＴＰ−ＩＣ内に設け有られた入力回路ＩＮＣ（図８または図１０参照）へ接続される。
【００９９】
制御基板ＰＣＢには、また、コネクタＣＮ３およびコネクタＣＮ３に接続されたＦＰＣ３が設けられ、ＦＰＣ３には、ホストプロセッサＨＯＳＴが接続される。ホストプロセッサＨＯＳＴは、タッチコントローラＴＰ−ＩＣと接続されており、タッチ検出期間において、タッチコントローラＴＰ−ＩＣにより検出されたタッチＩＤとその座標を供給され、タッチＩＤとその座標に基づいた所望の処理を実行する。ホストプロセッサＨＯＳＴは、また、制御基板ＰＣＢ、コネクタＣＮ１およびＦＰＣ１を介して、表示制御装置ＤＤＩＣに接続されており、例えば、表示期間において、表示制御装置ＤＤＩＣへ表示データを供給する。
【０１００】
なお、図１４には、図８で説明された複数の抵抗素子ＲＲが、図面の簡素化の為、記載されていない。図８の複数の抵抗素子ＲＲは、検出電極Ｓ１１、・・、Ｓｎｍと入力回路ＩＮＣとの間の接続配線Ｌｒｘに設けられる。また、図１０の構成を採用する場合、図１０のスイッチ素子ＲｘＳＷと第３抵抗素子Ｒ３はタッチコントローラＴＰ−ＩＣ内に設けられる。
【０１０１】
また、電源回路ＰＳは、制御基板ＰＣＢ上に設けられた構成を示したが、これに限定されない。電源回路ＰＳは、タッチコントローラＴＰ−ＩＣに内蔵させてもよいし、あるいは、表示制御装置ＤＤＩＣに内蔵させても良い。
【０１０２】
また、タッチコントローラＴＰ−ＩＣは、ＦＰＣ２上に設けても良い。
【０１０３】
(構成例５)
図１５は、実施の形態に係るセンサ付き表示装置ＤＳＰの構成例５を示す図である。この構成例５は、図１４と同様に、自己容量検出方式に利用可能な、インセル型のタッチセンサ付き表示装置ＤＳＰを示している。図１４と図１５との異なる点は、主に、以下の２点である。
【０１０４】
まず、図１４においては、表示制御デバイスＤＤＩＣとタッチコントローラＴＰ−ＩＣとが個別に設けられていたが、図１５においては、表示制御デバイスＤＤＩＣとタッチコントローラＴＰ−ＩＣとが１つの半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）として構成されている。表示制御デバイスＤＤＩＣとタッチコントローラＴＰ−ＩＣとが１つの半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）に設けられるため、図５または図７で示される走査回路ＳＣＡ、出力回路ＯＵＣ、および、図８に示される入力回路ＩＮＣは、半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）内に設けられる。図５または図７で説明された電源回路ＰＳ、第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、第１容量素子Ｃ１および第２容量素子Ｃ２は制御基板ＰＣＢ上に設けられており、半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）は電源回路ＰＳから生成された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬを、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介して、供給される。
【０１０５】
次に、図１４においては、接続配線Ｌｒｘは、図面視において、表示パネルＰＮＬの左辺と活性領域ＡＡとの間にまとめて設けられている。図１５においては、接続配線Ｌｒｘは、接続配線Ｌｒｘ１と接続配線Ｌｒｘ２とに分割される。図面視において、接続配線Ｌｒｘ１は表示パネルＰＮＬの左辺と活性領域ＡＡの左辺との間に設けられ、接続配線Ｌｒｘ２は表示パネルＰＮＬの右辺と活性領域ＡＡの右辺との間に設けられる。
【０１０６】
なお、図１５には、図８で説明された複数の抵抗素子ＲＲが、図面の簡素化の為、記載されていない。図８の複数の抵抗素子ＲＲは、検出電極Ｓ１１、・・、Ｓｎｍと入力回路ＩＮＣとの間の接続配線Ｌｒｘ１、Ｌｒｘ２に設けられる。また、図１０の構成を採用する場合、図１０のスイッチ素子ＲｘＳＷと第３抵抗素子Ｒ３は半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）内に設けられる。その他の構成は、図１４と同じであり、詳細な説明は省略される。
【０１０７】
なお、電源回路ＰＳは、制御基板ＰＣＢ上に設けられた構成を示したが、これに限定されない。電源回路ＰＳは、半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）に内蔵させてもよい。
【０１０８】
(構成例６)
図１６は、実施の形態に係るセンサ付き表示装置ＤＳＰの構成例６を示す図である。この構成例６は、自己容量検出方式に利用可能な、オンセル型またはアウトセル型のタッチセンサ付き表示装置ＤＳＰを示している。
【０１０９】
センサ付き表示装置ＤＳＰは、複数の画素を含む表示パネルＰＮＬの上側に、タッチセンサ付きのタッチパネルＴＰＮＬが重ねられる。図１６では、理解を容易とするため、タッチパネルＴＰＮＬと表示パネルＰＮＬとを、わずかにずらせた状態が示される。
【０１１０】
図１６において、タッチパネルＴＰＮＬは、タッチ検出領域である活性領域ＴＡＡを含み、活性領域ＴＡＡにおいて、センサ用の検出電極（Ｓ１１、Ｓ１２、Ｓ１３、・・、Ｓ１（ｍ−１）、Ｓ１ｍ、Ｓ２１、Ｓ２２、Ｓ２３、・・Ｓ２（ｍ−１）、Ｓ２ｍ、Ｓｎ１、Ｓｎ２、Ｓｎ３、・・、Ｓｎ（ｍ−１）、Ｓｎｍ）が、マトリクス状に、タッチパネルＴＰＮＬの活性領域(タッチ検出領域)ＴＡＡ上に配置された個別電極として形成される。この場合、各検出電極Ｓ１１、・・、Ｓｎｍからの検出信号を複数の接続配線Ｌｒｘによって引き出し、直ちにタッチ位置を割り出すことが出来る。
【０１１１】
表示パネルＰＮＬは、図示されないが、表示領域である活性領域ＤＡＡを含み、活性領域ＤＡＡにおいて、行列状に配置された複数の表示画素ＰＸが設けられる。タッチ活性領域ＴＡＡと表示領域である活性領域ＤＡＡが重ね合わされることで、タッチ検出期間において、タッチパネルＴＰＮＬのタッチ活性領域ＴＡＡ上の指やペンなどの物体のＩＤとその座標がタッチコントローラＴＰ−ＩＣにより検出される。他の構成は、図１４と同じであり、詳細な説明は省略される。
【０１１２】
なお、電源回路ＰＳは、制御基板ＰＣＢ上に設けられた構成を示したが、これに限定されない。電源回路ＰＳは、タッチコントローラＴＰ−ＩＣに内蔵させてもよいし、あるいは、表示制御装置ＤＤＩＣに内蔵させても良い。
【０１１３】
また、タッチコントローラＴＰ−ＩＣは、ＦＰＣ２上に設けても良い。
【０１１４】
＜電源回路ＰＳ、抵抗素子Ｒ１、Ｒ２、容量素子Ｃ１、Ｃ２の配置例＞
図１７−図２１を用いて、電源回路ＰＳ、抵抗素子Ｒ１、Ｒ２、容量素子Ｃ１、Ｃ２の配置例１ないし配置例５を説明する。
【０１１５】
＜配置例１＞
図１７は、配置例１を示している。図１７において、ＦＰＣ２の上側は表示パネルＰＮＬ側であり、ＦＰＣ２の下側は制御基板ＰＣＢ側である。配置例１では、タッチコントローラＴＰ−ＩＣがＦＰＣ２上に配置されており、電源回路ＰＳ、抵抗素子Ｒ１、Ｒ２及び容量素子Ｃ１、Ｃ２も、同様に、ＦＰＣ２上に配置されている。電源回路ＰＳから出力された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬは、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介し、タッチコントローラＴＰ−ＩＣへ供給される。
【０１１６】
＜配置例２＞
図１８は、配置例２を示している。図１８において、ＦＰＣ２の上側は表示パネルＰＮＬ側であり、ＦＰＣ２の下側は制御基板ＰＣＢ側である。配置例２では、電源回路ＰＳを内蔵するタッチコントローラＴＰ−ＩＣがＦＰＣ２上に配置されており、抵抗素子Ｒ１、Ｒ２及び容量素子Ｃ１、Ｃ２も、同様に、ＦＰＣ２上に配置されている。電源回路ＰＳから出力された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬは、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介し、タッチコントローラＴＰ−ＩＣへ供給される。
【０１１７】
＜配置例３＞
図１９は、配置例３を示している。図１９において、ＦＰＣ１の上側は表示パネルＰＮＬに接続されており、ＦＰＣ１の下側は制御基板ＰＣＢ側である。配置例３では、表示制御デバイスＤＤＩＣ、タッチコントローラＴＰ−ＩＣおよび電源回路ＰＳが１つの半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）として構成され、半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）が表示パネルＰＮＬ上に配置されており、抵抗素子Ｒ１、Ｒ２及び容量素子Ｃ１、Ｃ２がＦＰＣ１上に配置されている。電源回路ＰＳから出力された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬは、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介し、半導体デバイス（ＤＤＩＣ＆ＴＰ-ＩＣ）へ供給される。
【０１１８】
＜配置例４＞
図２０は、配置例４を示している。配置例４では、電源回路ＰＳを内蔵するタッチコントローラＴＰ−ＩＣが制御基板ＰＣＢ上に配置されており、抵抗素子Ｒ１、Ｒ２及び容量素子Ｃ１、Ｃ２も、同様に、制御基板ＰＣＢ上に配置されている。電源回路ＰＳから出力された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬは、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介し、タッチコントローラＴＰ−ＩＣへ供給される。
【０１１９】
＜配置例５＞
図２１は、配置例５を示している。配置例５では、電源回路ＰＳを内蔵する表示制御装置ＤＤＩＣが表示パネルＰＮＬ上に配置されており、タッチコントローラＴＰ−ＩＣがＦＰＣ２上に配置され、抵抗素子Ｒ１、Ｒ２及び容量素子Ｃ１、Ｃ２が制御基板ＰＣＢ上に配置されている。電源回路ＰＳから出力された第１電源電位ＴＰＨおよび第２電源電位ＴＰＬは、ＦＰＣ１を経由し、制御基板ＰＣＢ上に配置された第１抵抗素子Ｒ１および第２抵抗素子Ｒ２を介し、ＦＰＣ２上に配置されたタッチコントローラＴＰ−ＩＣへ供給される。
【０１２０】
本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２１】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【０１２２】
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【０１２３】
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【０１２４】
１：センサ付き表示装置
ＤＥＴＥ：検出電極
ＣＯＭＥ：共通電極
ＳＵＢ１、ＡＲ：アレイ基板
ＵＳＢ２、ＣＴ：対向基板
ＬＱ：液晶層
ＰＮＬ：表示パネル
ＴＰＮＬ：タッチパネル装置（タッチパネル）
ＰＳ：電源回路
Ｒｅｇ１：第１電源回路
Ｒｅｇ２：第２電源回路
ＴＰＨ：第１電源電位
ＴＰＬ：第２電源電位
Ｒ１：第１抵抗素子
Ｒ２：第２抵抗素子
Ｃ１：第１容量素子
Ｃ２：第２容量素子
ＯＵＣ：出力回路
ＯＢ１、ＯＢ２、・・、ＯＢｍ：出力バッファ回路
ＣＳＷ１、ＣＳＷ２、・・、ＣＳＷｍ：ＣＭＯＳアナログスイッチ回路
ＴＰ−ＩＣ：タッチコントローラ、タッチセンサ制御装置(タッチ制御部)
ＤＤＩＣ：表示制御デバイス（表示制御部）
ＦＰＣ１、ＦＰＣ２：フレキシブルプリント基板
ＰＣＢ：制御基板
【図１】
2019074989.tif 000003
【図２】
2019074989.tif 000004
【図３Ａ】
2019074989.tif 000005
【図３Ｂ】
2019074989.tif 000006
【図４Ａ】
2019074989.tif 000007
【図４Ｂ】
2019074989.tif 000008
【図５】
2019074989.tif 000009
【図６】
2019074989.tif 000010
【図７】
2019074989.tif 000011
【図８】
2019074989.tif 000012
【図９】
2019074989.tif 000013
【図１０】
2019074989.tif 000014
【図１１】
2019074989.tif 000015
【図１２】
2019074989.tif 000016
【図１３】
2019074989.tif 000017
【図１４】
2019074989.tif 000018
【図１５】
2019074989.tif 000019
【図１６】
2019074989.tif 000020
【図１７】
2019074989.tif 000021
【図１８】
2019074989.tif 000022
【図１９】
2019074989.tif 000023
【図２０】
2019074989.tif 000024
【図２１】
2019074989.tif 000025