(57)【要約】【課題】大型及び高精細の表示装置であってもゲート線を高速駆動し得る技術を提供する。【解決手段】表示装置におけるアクティブマトリクス基板２は、複数のゲート線ＧＬａと、ゲート線ＧＬａに対して少なくとも１つ以上設けられる複数のサブゲート線ＧＬｂと、額縁領域に設けられた第１の駆動部３０ａ＿Ｌ、３０ａ＿Ｒと第２の駆動部３０ｂとを備える。第１の駆動部３０ａ＿Ｌ、３０ａ＿Ｒは、ゲート線ＧＬａの両端から走査信号を供給する。第２の駆動部３０ｂは、サブゲート線ＧＬｂの少なくとも一端から走査信号を供給するｎ個（ｎは自然数）の駆動回路を有する。複数のゲート線ＧＬａと複数のサブゲート線ＧＬｂとは表示領域内で接続される。【選択図】図２
2019074583.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板を備える表示装置であって、
前記アクティブマトリクス基板は、
複数のゲート線と、
前記複数のゲート線のそれぞれに対して１つ以上設けられるサブゲート線であって、ゲート線の延伸方向に直交する方向に延伸する複数のサブゲート線と、
額縁領域に設けられ、前記複数のゲート線を走査する第１の駆動部と、
前記額縁領域に設けられ、前記複数のサブゲート線を走査する第２の駆動部と、を備え、
前記複数のサブゲート線のそれぞれは、表示領域内において、対応するゲート線と接続され、
前記第１の駆動部は、ゲート線ごとに、当該ゲート線の両端から走査信号を供給し、
前記第２の駆動部は、サブゲート線ごとに、当該サブゲート線の少なくとも一端から前記走査信号を供給するｎ個（ｎは自然数）の駆動回路を有する、表示装置。
【請求項２】
前記複数のサブゲート線は、ゲート線の長さの略中央となる位置に対して線対称となるようにゲート線の延伸方向に沿って配列されている、請求項１に記載の表示装置。
【請求項３】
前記複数のサブゲート線は、第１のサブゲート線群と第２のサブゲート線群とを含み、
前記複数のゲート線のそれぞれは、前記第１のサブゲート線群における一のサブゲート線と、前記第２のサブゲート線群における一のサブゲート線と前記表示領域内で接続され、
前記第２の駆動部は、前記第１のサブゲート線群と前記第２のサブゲート線群における各サブゲート線の少なくとも一端から前記走査信号を供給し、
前記第１のサブゲート線群と前記第２のサブゲート線群は、ゲート線の長さの略中央となる位置に対して線対称となるようにゲート線の延伸方向に沿って配置されている、請求項１に記載の表示装置。
【請求項４】
前記ｎは２であり、
前記第２の駆動部は、前記複数のサブゲート線のそれぞれに対応する第１の駆動回路と第２の駆動回路とを有し、
前記第１の駆動回路は、対応するサブゲート線の一方の端部から前記走査信号を供給し、前記第２の駆動回路は、当該サブゲート線の他方の端部から前記走査信号を供給する、請求項１から３のいずれか一項に記載の表示装置。
【請求項５】
前記複数のサブゲート線の各々は、前記第２の駆動部が設けられた額縁領域から当該サブゲート線に対応するゲート線の位置までの長さを有する、請求項１から３のいずれか一項に記載の表示装置。
【請求項６】
前記アクティブマトリクス基板は、
前記複数のゲート線と交差し、画像データを示す電圧信号を供給する複数のデータ線をさらに備え、
前記複数のゲート線と前記複数のデータ線とで規定される複数の画素が形成されており、
前記複数の画素のそれぞれは、少なくともゲート線とデータ線とを含む遮光領域と、遮光領域以外の非遮光領域とを有し、
前記複数のサブゲート線は、前記複数の画素の一部の画素における前記遮光領域に配置される、請求項１から５のいずれか一項に記載の表示装置。
【請求項７】
一のサブゲート線は、平面視で、一のデータ線と重なる位置に配置されている、請求項６に記載の表示装置。
【請求項８】
前記アクティブマトリクス基板に対向して配置される対向基板と、
前記基板と前記対向基板とに挟持される液晶層と、を備え、
前記対向基板は、前記基板の遮光領域に対応する位置に遮光部材を有し、
一のサブゲート線は、平面視で、前記遮光部材と重なる位置に配置されている、請求項６又は７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
下記特許文献１及び特許文献２には、液晶表示装置におけるゲート線を、ゲート線の両端に設けた走査回路によって駆動する技術が開示されている。ゲート線の両端に配置された２つの走査回路は同期して動作し、当該ゲート線に同時に走査信号を供給する。ゲート線の両端からゲート線に走査信号を供給することで、一方の端部から走査信号が供給される場合と比べ、走査信号が鈍りにくい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７-３１８９０２号公報
【特許文献２】特開平８-６２５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、表示装置はより大型化し、高精細化が進んでおり、これに伴ってゲート線の高速駆動が要求されている。このような表示装置においては、ゲート線の両端から走査信号を供給する場合であっても、ゲート線の中央部付近は走査信号が鈍りやすい。
【０００５】
ゲート線を選択する際に走査信号が鈍ると、ゲート線に適切な走査電圧が印加されず、画素の書き込み不良となる。また、ゲート線を非選択にする際に走査信号が鈍ると、当該ゲート線の画素に、次段のゲート線の画素に対するデータが書き込まれる等の表示不良が生じる。
【０００６】
表示装置が大型化及び高精細化するほどゲート線が長くなり、ゲート線と交差するデータ線の本数も増えるため、走査信号が鈍り、遅延しやすい。
【０００７】
本発明は、大型及び高精細の表示装置であってもゲート線を高速駆動し得る技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態における表示装置は、アクティブマトリクス基板を備える表示装置であって、前記アクティブマトリクス基板は、複数のゲート線と、前記複数のゲート線のそれぞれに対して１つ以上設けられるサブゲート線であって、ゲート線の延伸方向に直交する方向に延伸する複数のサブゲート線と、額縁領域に設けられ、前記複数のゲート線を走査する第１の駆動部と、前記額縁領域に設けられ、前記複数のサブゲート線を走査する第２の駆動部と、を備え、前記複数のサブゲート線のそれぞれは、表示領域内において、対応するゲート線と接続され、前記第１の駆動部は、ゲート線ごとに、当該ゲート線の両端から走査信号を供給し、前記第２の駆動部は、サブゲート線ごとに、当該サブゲート線の少なくとも一端から前記走査信号を供給するｎ個（ｎは自然数）の駆動回路を有する。
【発明の効果】
【０００９】
本発明によれば、大型及び高精細の表示装置であってもゲート線を高速駆動することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１実施形態における表示装置の概略断面図である。
【図２】図２は、図１に示すアクティブマトリクス基板の概略構成を示す平面図である。
【図３Ａ】図３Ａは、図２に示すゲートドライバと、ゲート線群ＧＬｂの図示を省略したアクティブマトリクス基板の平面図である。
【図３Ｂ】図３Ｂは、一の画素の等価回路図である。
【図４】図４は、第１実施形態におけるゲート線群ＧＬｂとゲート線群ＧＬａの平面視による位置関係を示す模式図である。
【図５】図５は、図１に示す表示装置の断面図であって、ゲート線群ＧＬｂとゲート線群ＧＬａの垂直方向の位置関係を示す図である。
【図６】図６は、第２実施形態におけるアクティブマトリクス基板の概略構成を示す平面図である。
【図７】図７は、第３実施形態におけるアクティブマトリクス基板の概略構成を示す平面図である。
【図８】図８は、第４実施形態におけるアクティブマトリクス基板の概略構成を示す平面図である。
【図９】図９は、変形例（１）におけるアクティブマトリクス基板の概略構成を示す平面図である。
【図１０】図１０は、変形例（２）におけるアクティブマトリクス基板の概略構成を示す平面図である。
【発明を実施するための形態】
【００１１】
本発明の一実施形態における表示装置は、アクティブマトリクス基板を備える表示装置であって、前記アクティブマトリクス基板は、複数のゲート線と、前記複数のゲート線のそれぞれに対して１つ以上設けられるサブゲート線であって、ゲート線の延伸方向に直交する方向に延伸する複数のサブゲート線と、額縁領域に設けられ、前記複数のゲート線を走査する第１の駆動部と、前記額縁領域に設けられ、前記複数のサブゲート線を走査する第２の駆動部と、を備え、前記複数のサブゲート線のそれぞれは、表示領域内において、対応するゲート線と接続され、前記第１の駆動部は、ゲート線ごとに、当該ゲート線の両端から走査信号を供給し、前記第２の駆動部は、サブゲート線ごとに、当該サブゲート線の少なくとも一端から前記走査信号を供給するｎ個（ｎは自然数）の駆動回路を有する（第１の構成）。
【００１２】
第１の構成によれば、アクティブマトリクス基板は、ゲート線ごとに、ゲート線の延伸方向に直交する少なくとも１つのサブゲート線を有する。サブゲート線は、対応するゲート線と表示領域内で接続されている。ゲート線は、その両端から走査信号が供給される。サブゲート線は少なくとも一端から走査信号が供給される。つまり、ゲート線は、その両端からだけでなく、サブゲート線を介して走査信号が伝達される。よって、サブゲート線が設けられていない場合と比べ、ゲート線に伝達される走査信号が遅延しにくく、ゲート線の高速駆動を実現できる。また、サブゲート線を介してゲート線に走査信号が供給されるため、ゲート線の走査の信頼性を向上させることができる。
【００１３】
第１の構成において、前記複数のサブゲート線は、ゲート線の長さの略中央となる位置に対して線対称となるようにゲート線の延伸方向に沿って配列されていることとしてもよい（第２の構成）。
【００１４】
第２の構成によれば、ゲート線の略中央から線対称にサブゲート線を配置することができる。そのため、サブゲート線がゲート線の片側に偏って配列されている場合と比べ、ゲート線における走査信号の遅延をより抑制することができる。
【００１５】
第１の構成において、前記複数のサブゲート線は、第１のサブゲート線群と第２のサブゲート線群とを含み、前記複数のゲート線のそれぞれは、前記第１のサブゲート線群における一のサブゲート線と、前記第２のサブゲート線群における一のサブゲート線と前記表示領域内で接続され、前記第２の駆動部は、前記第１のサブゲート線群と前記第２のサブゲート線群における各サブゲート線の少なくとも一端から前記走査信号を供給し、前記第１のサブゲート線群と前記第２のサブゲート線群は、ゲート線の長さの略中央となる位置に対して線対称となるようにゲート線の延伸方向に沿って配置されていることとしてもよい（第３の構成）
【００１６】
第３の構成によれば、ゲート線は第１のサブゲート線群と第２のゲート線群の２つのサブゲート線と表示領域内で接続される。第１のサブゲート線群と第２のサブゲート線群の各ゲート線は走査信号が供給される。第１のサブゲート線群と第２のゲート線群は、ゲート線の略中央となる位置に対して線対称となるように配置される。つまり、ゲート線は、その両端と、第１のサブゲート線群と第２のサブゲート線群の２つのサブゲート線が接続された部分から走査信号が供給される。よって、ゲート線が１つのサブゲート線と接続される場合と比べ、ゲート線に伝達される走査信号が遅延しにくく、ゲート線を高速に駆動することができる。
【００１７】
第１から第３のいずれかの構成において、前記ｎは２であり、前記第２の駆動部は、前記複数のサブゲート線のそれぞれに対応する第１の駆動回路と第２の駆動回路とを有し、前記第１の駆動回路は、対応するサブゲート線の一方の端部から前記走査信号を供給し、前記第２の駆動回路は、当該サブゲート線の他方の端部から前記走査信号を供給することとしてもよい（第４の構成）
【００１８】
第４の構成によれば、サブゲート線の両端から走査信号が供給される。そのため、サブゲート線の一端から走査信号が供給される場合と比べ、サブゲート線における走査信号が遅延しにくく、適切なタイミングでゲート線に走査信号を伝達できる。
【００１９】
第１から第３のいずれかの構成において、前記複数のサブゲート線の各々は、前記第２の駆動部が設けられた額縁領域から当該サブゲート線に対応するゲート線の位置までの長さを有することとしてもよい（第５の構成）。
【００２０】
第５の構成によれば、ゲート線と交差するサブゲート線の数を最小限に抑えることができるので、ゲート線の容量を低減することができる。
【００２１】
第１から第５のいずれかの構成において、前記アクティブマトリクス基板は、前記複数のゲート線と交差し、画像データを示す電圧信号を供給する複数のデータ線をさらに備え、前記複数のゲート線と前記複数のデータ線とで規定される複数の画素が形成されており、前記複数の画素のそれぞれは、少なくともゲート線とデータ線とを含む遮光領域と、遮光領域以外の非遮光領域とを有し、前記複数のサブゲート線は、前記複数の画素の一部の画素における前記遮光領域に配置されることとしてもよい（第６の構成）
【００２２】
第６の構成によれば、サブゲート線が画素の非遮光領域に設けられる場合と比べ、画素における透過率の低下が抑制され、表示品位の低下を抑制することができる。
【００２３】
第６の構成において、一のサブゲート線は、平面視で、一のデータ線と重なる位置に配置されていることとしてもよい（第７の構成）
【００２４】
第６又は第７の構成において、前記アクティブマトリクス基板に対向して配置される対向基板と、前記基板と前記対向基板とに挟持される液晶層と、を備え、前記対向基板は、前記基板の遮光領域に対応する位置に遮光部材を有し、一のサブゲート線は、平面視で、前記遮光部材と重なる位置に配置されていることとしてもよい（第８の構成）
【００２５】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
【００２６】
［第１実施形態］
図１は、本実施形態における表示装置の概略断面図である。本実施形態における表示装置１は、アクティブマトリクス基板２と、対向基板３と、アクティブマトリクス基板２と対向基板３との間に挟持された液晶層４とを備える。
【００２７】
また、表示装置１は、図１では図示を省略するが、液晶層４と反対側のアクティブマトリクス基板２の面方向に設けられたバックライトと、アクティブマトリクス基板２と対向基板３とを挟む一対の偏光板とを備える。以下、主としてアクティブマトリクス基板２の構成について具体的に説明する。
【００２８】
図２は、アクティブマトリクス基板２の概略構成を示す平面図である。図２に示すように、アクティブマトリクス基板２は、ゲート線として、Ｘ軸方向に延伸するＭ（Ｍ：１以上の自然数）本のゲート線群ＧＬａ（ＧＬａ＿１〜ＧＬａ＿Ｍ）を有する。また、アクティブマトリクス基板２は、サブゲート線として、Ｙ軸方向に延伸するＭ本のゲート線群ＧＬｂ（ＧＬｂ＿１〜ＧＬｂ＿Ｍ）を有する。
【００２９】
ゲート線ＧＬａ＿１〜ＧＬａ＿Ｍは、ゲート線ＧＬｂ＿１〜ＧＬｂ＿Ｍのそれぞれと電気的に接続されている。つまり、例えば、ゲート線ＧＬａ＿１とゲート線ＧＬｂ＿１は互いに接続され、ゲート線ＧＬａ＿Ｍとゲート線ＧＬｂ＿Ｍは互いに接続されている。
【００３０】
ゲート線群ＧＬａは、第１の駆動部としてその両端に設けられたゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒと接続されている。ゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒはそれぞれ、ゲート線ＧＬａ＿１〜ＧＬａ＿Ｍに対応して設けられたＭ個のシフトレジスタ（図示略）を有する。なお、本実施形態では、アクティブマトリクス基板２にゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒが搭載されたモノリシック構造を有するが、ゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒの実装方法はこれに限定されない。例えば、ＴＡＢ（Tape Automated Bonding）等を用いて、ゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒをアクティブマトリクス基板２に外付けしてもよい。
【００３１】
一方、ゲート線群ＧＬｂは、第２の駆動部としてゲート線群ＧＬｂのＹ軸正方向側の端部に設けられたゲートドライバ３０ｂと接続されている。ゲートドライバ３０ｂは、ゲート線ＧＬｂ＿１〜ＧＬｂ＿Ｍに対応して設けられたＭ個のシフトレジスタ（図示略）を有する。
【００３２】
ゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒ、３０ｂにおける各シフトレジスタは、図示しないコントローラから当該シフトレジスタを動作させるための制御信号が供給される。例えば、ゲート線ＧＬａ＿１に対応するゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒにおける各シフトレジスタと、ゲート線ＧＬｂ＿１に対応するゲートドライバ３０ｂのシフトレジスタは、共通の制御信号が供給される。各シフトレジスタは、供給される制御信号に基づいて同期して動作し、略同時に、対応するゲート線に対して選択又は非選択を示す走査信号を供給する。つまり、ゲート線ＧＬａ＿ｎとＧＬｂ＿ｎは、略同時に同電位の走査信号が供給される（ｎ：自然数、１≦ｎ≦Ｍ）。
【００３３】
次に、アクティブマトリクス基板２における他の構成について説明する。図３Ａは、図２に示すゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒ、３０ｂと、ゲート線群ＧＬｂの図示を省略したアクティブマトリクス基板２の平面図である。
【００３４】
図３Ａに示すように、アクティブマトリクス基板２には、ゲート線群ＧＬａの各ゲート線と交差するようにＹ軸方向に延伸する複数のデータ線ＳＬが設けられている。
【００３５】
アクティブマトリクス基板２において、データ線ＳＬの一方の端部側（Ｙ軸負方向側）に、画像データを示すデータ信号を供給するソースドライバ２０が設けられている。各データ線ＳＬは、ソースドライバ２０と接続される。
【００３６】
アクティブマトリクス基板２は、ゲート線群ＧＬａの各ゲート線と複数のデータ線ＳＬとで規定される複数の画素からなる表示領域Ｄを有する。アクティブマトリクス基板２において、表示領域Ｄの外側の領域を額縁領域と称する。
【００３７】
本実施形態では、ゲート線群ＧＬａの両端側の額縁領域に、第１の駆動部であるゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒ（図２参照）が設けられる。また、ゲート線群ＧＬｂの両端側の額縁領域のうち一方の額縁領域に、第２の駆動部であるゲートドライバ３０ｂ（図２参照）が設けられる。
【００３８】
図３Ｂは、一の画素の等価回路図である。図３Ｂに示すように、画素ＰＩＸは、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）１１０と画素電極１２０とを有する。ＴＦＴ１１０は、一のゲート線ＧＬａ＿ｎと、一のデータ線ＳＬ＿ｎとの交差位置近傍に設けられる。ＴＦＴ１１０は、ゲート電極がゲート線ＧＬａと接続され、ソース電極がデータ線ＳＬと接続され、ドレイン電極が画素電極１２０と接続されている。
【００３９】
対向基板３は、画素電極１２０と対向するように、Ｒ、Ｇ、Ｂの各色のカラーフィルタ（図示略）と対向電極（共通電極）１３０とを有する。画素ＰＩＸは、画素電極１２０と対向電極１３０との間に液晶容量ＣＬＣを有する。
【００４０】
ＴＦＴ１１０は、ゲート線ＧＬａ＿ｎに供給される走査信号の電位に応じてオン・オフを切り替える。ＴＦＴ１１０がオン状態において、データ線ＳＬ＿ｎにデータ信号が供給されると、データ信号の電圧に応じて画素ＰＩＸにおける透過率が変化する。
【００４１】
ここで、アクティブマトリクス基板２において、ゲート線群ＧＬｂがゲート線群ＧＬａと接続される位置について説明する。
【００４２】
図４は、ゲート線群ＧＬｂとゲート線群ＧＬａの平面視による位置関係を示す模式図である。
【００４３】
図４に示すように、ゲート線ＧＬｂ＿１〜ＧＬｂ＿Ｍは、ゲート線群ＧＬａの各ゲート線の幅Ｗを略３等分する位置Ｐ１とＰ２の間に設けられる。つまり、例えば、ゲート線ＧＬａ＿１に対応するゲート線ＧＬｂ＿１は、ゲート線ＧＬａ＿１の一方の端部ＰＬからＷ／３の長さだけ離れた位置Ｐ１においてゲート線ＧＬａ＿１と接続される。また、ゲート線ＧＬａ＿Ｍに対応するゲート線ＧＬｂ＿Ｍは、ゲート線ＧＬａ＿Ｍの他方の端部ＰＲからＷ／３の長さだけ離れた位置Ｐ２においてゲート線ＧＬａ＿１と接続される。残りのゲート線ＧＬｂ＿２〜ＧＬｂ＿Ｍ−１は、位置Ｐ１とＰ２の間において、対応するゲート線ＧＬａ＿２〜ＧＬａ＿Ｍ−１と接続される。
【００４４】
すなわち、ゲート線群ＧＬｂの各ゲート線は、ゲート線群ＧＬａの延伸方向の略中央の位置ＰＣに対して線対称となるように配列され、表示領域Ｄ内でゲート線群ＧＬａの対応するゲート線と接続されている。
【００４５】
上述したように、互いに接続されたゲート線群ＧＬａとゲート線群ＧＬｂのゲート線は、ゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒ、３０ｂによって略同時に走査信号が供給される。つまり、図４において、例えば、ゲート線ＧＬａ＿１は、その両端と位置Ｐ１から略同時に同電位の走査信号が供給される。
【００４６】
ゲート線ＧＬａ＿１の配線抵抗をＲ、容量をＣとした場合、ゲート線ＧＬｂ＿１が接続されていないときのゲート線ＧＬａ＿１の時定数をＲＣとする。これに対し、本実施形態では、例えば、ゲート線ＧＬａ＿１は、その両端と位置Ｐ１から走査信号が供給される。そのため、ゲート線ＧＬａ＿１において走査信号の伝達距離が最も長くなる部分は、端部ＰＲから位置Ｐ１の間となる。この部分の長さは、ゲート線ＧＬａ＿１の全長Ｗの２／３程度であり、その時定数は、４ＲＣ／９（＝２Ｒ／３×２Ｃ／３）となる。
【００４７】
なお、ゲート線ＧＬａ＿Ｍは、端部ＰＲからＷ／３だけ離れた位置Ｐ２においてゲート線ＧＬｂ＿Ｍと接続されている。よって、ゲート線ＧＬａ＿Ｍは、ゲート線ＧＬａ＿１と同様、走査信号の伝達距離が最も長くなる部分は、端部ＰＬから位置Ｐ２の間であり、その長さは全長Ｗの２／３程度である。よって、ゲート線ＧＬａ＿Ｍにおける走査信号の伝達距離の最長部分の時定数も４ＲＣ／９となる。
【００４８】
ゲート線群ＧＬａにおいて、ゲート線ＧＬａ＿１、ＧＬａ＿Ｍ以外の他のゲート線は、位置Ｐ１とＰ２との間においてゲート線群ＧＬｂの対応するゲート線と接続される。そのため、ゲート線群ＧＬａのうち、ゲート線ＧＬａ＿１、ＧＬａ＿Ｍ以外の他のゲート線における走査信号の伝達距離が最長となる部分の長さは、ゲート線ＧＬａ＿１、ＧＬａ＿Ｍよりも短くなる。よって、この部分の時定数も４ＲＣ／９より小さくなる。
【００４９】
上記のとおり、本実施形態では、ゲート線群ＧＬａの両端のみから走査信号を供給する場合のゲート線群ＧＬaの時定数（ＲＣ）の１／２以下となるように、ゲート線群ＧＬｂがゲート線群ＧＬａに接続される。このように構成することで、ゲート線群ＧＬｂが設けられていない場合と比べ、走査信号が遅延しにくく、ゲート線群ＧＬａを高速駆動することができる。
【００５０】
ここで、ゲート線群ＧＬｂの画素内の配置例について説明する。図５は、表示装置１の断面図であって、ゲート線群ＧＬｂとゲート線群ＧＬａの垂直方向の位置関係を示す図である。
【００５１】
図５に示すように、アクティブマトリクス基板２は、透光性を有する基板１００上にゲート線ＧＬｂ＿ｎ（ｎ：自然数、１≦ｎ≦Ｍ）を有する。
【００５２】
絶縁膜１０１は、ゲート線ＧＬｂ＿ｎの上に離間して基板１００上に配置され、コンタクトホールＣＨを有する。
【００５３】
ゲート線ＧＬａ＿ｎは、絶縁膜１０１の上に配置され、コンタクトホールＣＨを介してゲート線ＧＬｂ＿ｎと接続される。ゲート線ＧＬａ＿ｎとゲート線ＧＬｂ＿ｎは、同じ導電材料で構成されてもよいし、異なる導電材料で構成されていてもよい。
【００５４】
ゲート線ＧＬａ＿ｎ上にゲート絶縁膜１０２が配置され、ゲート絶縁膜１０２上において、ゲート線ＧＬｂ＿ｎと重なる位置にデータ線ＳＬが配置される。
【００５５】
ゲート絶縁膜１０２上において、データ線ＳＬを覆うように絶縁膜１０３が配置される。
【００５６】
画素電極１２０は、絶縁膜１０３上において、データ線ＳＬと重ならない位置に配置される。
【００５７】
アクティブマトリクス基板２の上には液晶層４が設けられ、液晶層４の上には、対向基板３が設けられる。
【００５８】
対向基板３は、透光性を有する基板２００における液晶層４側の面において、データ線ＳＬと重なる位置にブラックマトリクスＢＭを有する。
【００５９】
また、対向基板３は、ブラックマトリクスＢＭを覆い、各画素電極１２０と重なる位置に、Ｒ，Ｇ，Ｂのいずれかの色に対応するカラーフィルタＣＦを有する。
【００６０】
さらに、カラーフィルタＣＦを覆うようにオーバーコート層ＯＣが設けられ、オーバーコート層ＯＣを覆うように対向電極１３０が設けられている。
【００６１】
このように、ゲート線群ＧＬｂのゲート線は、データ線ＳＬとブラックマトリクスＢＭとに重なる位置に設けられる。すなわち、ゲート線群ＧＬｂの各ゲート線は、画素と画素の間であって、画素の開口率を損なわない位置に設けられる。
【００６２】
［第２実施形態］
上述した第１実施形態では、ゲート線群ＧＬｂは一方の端部から走査信号が供給される例を説明した。本実施形態では、ゲート線群ＧＬｂの両方の端部から走査信号を供給する例について説明する。
【００６３】
図６は、本実施形態におけるアクティブマトリクス基板２ａの概略構成を示す平面図である。なお、この図では、データ線ＳＬとソースドライバ２０の図示は省略されている。また、図６において、第１実施形態と同様の構成には第１実施形態と同じ符号が付されている。
【００６４】
図６に示すように、本実施形態では、アクティブマトリクス基板２ａにおいて、ゲート線群ＧＬｂの両端側の額縁領域のうち、Ｙ軸負方向側の額縁領域にゲートドライバ３０ｂ＿Ｄが設けられている。また、第１実施形態と同様、ゲート線群ＧＬｂの両端側の額縁領域のうち、Ｙ軸正方向側の額縁領域にゲートドライバ３０ｂ＿Ｕが設けられている。
【００６５】
ゲートドライバ３０ｂ＿Ｄとゲートドライバ３０ｂ＿Ｕはそれぞれ、ゲート線群ＧＬｂの各ゲート線に対応するシフトレジスタを有する。ゲートドライバ３０ｂ＿Ｄとゲートドライバ３０ｂ＿Ｕにおいて、同じゲート線に対応するシフトレジスタは、コントローラ（図示略）から共通の制御信号が供給され、当該ゲート線に対して略同時に同電位の走査信号を供給する。
【００６６】
第１実施形態の場合、ゲートドライバ３０ｂから最も遠いゲート線群ＧＬａのゲート線と接続されるゲート線群ＧＬｂのゲート線は走査信号が遅延しやすい。これに対し、第２実施形態のように、ゲート線群ＧＬｂの両方の端部から走査信号を供給することで、ゲート線群ＧＬｂの各ゲート線において走査信号が遅延しにくい。その結果、ゲート線群ＧＬａに対し、ゲート線群ＧＬｂを介して適切なタイミングで走査信号を供給することができる。
【００６７】
また、ゲートドライバ３０ｂ＿Ｄ，３０ｂ＿Ｕの一方が故障しても、他方のゲートドライバでゲート線群ＧＬｂを駆動することができ、信頼性を向上させることができる。
【００６８】
［第３実施形態］
上述した第１実施形態では、ゲート線群ＧＬａの各ゲート線に対し、ゲート線群ＧＬｂにおける一のゲート線が表示領域Ｄ内で接続される例を説明した。本実施形態では、ゲート線群ＧＬａのゲート線のそれぞれに対し、ゲート線群ＧＬａの延伸方向に直交する２つのゲート線が表示領域Ｄ内で接続される例を説明する。
【００６９】
図７は、本実施形態におけるアクティブマトリクス基板２ｂの概略構成を示す模式図である。なお、この図では、ゲート線群ＧＬａを駆動するゲートドライバ３０ａ＿Ｌ、３０ｂ＿Ｒと、データ線ＳＬ、及びソースドライバ２０の図示は省略されている。また、図７において、第１実施形態と同様の構成には第１実施形態と同じ符号が付されている。
【００７０】
図７に示すように、アクティブマトリクス基板２ｂは、ゲート線群ＧＬａと、第１のサブゲート線群と第２のサブゲート線群として、Ｙ軸方向に延伸するゲート線群ＧＬｂ＿Ｌとゲート線群ＧＬｂ＿Ｒとを備える。
【００７１】
ゲート線群ＧＬｂ＿Ｌは、ゲート線群ＧＬａの各ゲート線に対応するＭ本のゲート線ＧＬｂ＿Ｌ１〜ＬＭを含む。ゲート線群ＧＬｂ＿Ｒは、ゲート線群ＧＬａの各ゲート線に対応するＭ本のゲート線ＧＬｂ＿Ｒ１〜ＲＭを含む。
【００７２】
ゲート線群ＧＬｂ＿Ｌは、Ｙ軸負方向側の額縁領域に設けられたゲートドライバ３０ｂ＿Ｌと接続されている。ゲート線群ＧＬｂ＿Ｒは、Ｙ軸負方向側の額縁領域に設けられたゲートドライバ３０ｂ＿Ｒと接続されている。
【００７３】
ゲートドライバ３０ｂ＿Ｌは、ゲート線ＧＬｂ＿Ｌ１〜ＬＭのそれぞれに対応するシフトレジスタを有する。ゲートドライバ３０ｂ＿Ｒは、ゲート線ＧＬｂ＿Ｒ１〜ＲＭのそれぞれに対応するシフトレジスタを有する。
【００７４】
ゲート線群ＧＬｂ＿Ｌの各ゲート線（ＧＬｂ＿Ｌ１〜ＬＭ）は、ゲート線群ＧＬａのＸ軸方向の位置Ｐ１を含む範囲Ｐｒにおいて、ゲート線ＧＬａ＿１〜ＧＬａ＿Ｍのそれぞれと接続されている。
【００７５】
ゲート線群ＧＬｂ＿Ｒの各ゲート線（ＧＬｂ＿Ｒ１〜ＧＬｂ＿ＲＭ）は、ゲート線群ＧＬａのＸ軸方向の位置Ｐ２を含む範囲Ｐｒにおいて、ゲート線ＧＬａ＿１〜ＧＬａ＿Ｍのそれぞれと接続されている。
【００７６】
ゲート線群ＧＬｂ＿Ｌのうち、Ｘ軸方向の略中央に配置されるゲート線ＧＬｂ＿Ｌｃが、位置Ｐ１において、ゲート線群ＧＬａにおける対応するゲート線ＧＬａ＿ｃと接続される。ゲート線群ＧＬｂ＿Ｌにおける他のゲート線は、位置Ｐ１に対して左右対称となるように分散して配置される。
【００７７】
また、ゲート線群ＧＬｂ＿Ｒのうち、Ｘ軸方向の略中央に配置されるゲート線ＧＬｂ＿Ｒｃが、位置Ｐ２において、ゲート線ＧＬａ＿ｃと接続される。ゲート線群ＧＬｂ＿Ｒにおける他のゲート線は、位置Ｐ２に対して左右対称となるように分散して配置される。
【００７８】
つまり、ゲート線群ＧＬｂ＿ＬとＧＬｂ＿Ｒは、ゲート線群ＧＬａの延伸方向の略中央の位置ＰＣに対して線対称となるように配置され、表示領域Ｄ内でゲート線群ＧＬａと接続される。
【００７９】
なお、ゲート線ＧＬａ＿ｎと接続されるゲート線群ＧＬｂ＿Ｌとゲート線群ＧＬｂ＿Ｒの各ゲート線ＧＬｂ＿Ｌｎ、ＧＬｂ＿Ｒｎに対応するゲートドライバ３０ｂ＿Ｌとゲートドライバ３０ｂ＿Ｒのシフトレジスタは、共通の制御信号が供給され、同期して動作する。
【００８０】
上述したように、ゲート線群ＧＬａのゲート線のＸ軸方向の位置Ｐ１は、当該ゲート線の端部ＰＬからＷ／３だけ離れた位置であり、位置Ｐ２は、当該ゲート線の端部ＰＲからＷ／３だけ離れた位置である。
【００８１】
本実施形態では、ゲート線群ＧＬａの各ゲート線は、その両端と、位置Ｐ１及びＰ２をそれぞれ基準とする所定範囲Ｐｒ内において走査信号が供給される。ゲート線群ＧＬａの一のゲート線において、走査信号の伝達距離が最も長い部分の長さはＷ／３＋Δｄとなる。なお、Δｄは、図７において、位置Ｐ１からゲート線ＧＬｂ＿ＬＭまでの長さ、又は、位置Ｐ２からゲート線ＧＬｂ＿Ｒ１までの長さである。よって、ゲート線群ＧＬａにおいて、走査信号の伝達距離が最も長い部分はＷ／３程度であり、第１実施形態の場合よりも短い。よって、ゲート線群ＧＬａにおける走査信号はより遅延しにくく、ゲート線群ＧＬａをより高速に駆動することができる。
【００８２】
［第４実施形態］
上述した第３実施形態において、ゲート線群ＧＬｂ＿Ｌとゲート線群ＧＬｂ＿Ｒのそれぞれは一方の端部から走査信号が供給される例を説明した。本実施形態では、ゲート線群ＧＬｂ＿Ｌとゲート線群ＧＬｂ＿Ｒのそれぞれの両端から走査信号が供給される例について説明する。
【００８３】
図８は、本実施形態におけるアクティブマトリクス基板の概略構成を示す模式図である。なお、この図では、ゲート線群ＧＬａを駆動するゲートドライバ３０ａ＿Ｌ、３０ｂ＿Ｒと、データ線ＳＬ、及びソースドライバ２０の図示は省略されている。また、図８において、第３実施形態と同様の構成には第３実施形態と同じ符号が付されている。
【００８４】
図８に示すように、アクティブマトリクス基板２ｃは、Ｙ軸負方向側の額縁領域にゲートドライバ３０ｂ＿Ｌ１及び３０ｂ＿Ｒ１が設けられ、Ｙ軸正方向側の額縁領域にゲートドライバ３０ｂ＿Ｌ２及び３０ｂ＿Ｒ２が設けられている。
【００８５】
ゲートドライバ３０ｂ＿Ｌ１とゲートドライバ３０ｂ＿Ｌ２はそれぞれ、ゲート線群ＧＬｂ＿Ｌの各ゲート線に対応するシフトレジスタを有する。ゲートドライバ３０ｂ＿Ｒ１とゲートドライバ３０ｂ＿Ｒ２はそれぞれ、ゲート線群ＧＬｂ＿Ｒの各ゲート線に対応するシフトレジスタを有する。
【００８６】
ゲートドライバ３０ｂ＿Ｌ１及び３０ｂ＿Ｌ２において、同じゲート線に対応するシフトレジスタは、コントローラ（図示略）から共通の制御信号が供給され、当該ゲート線に対して略同時に同電位の走査信号を供給する。
【００８７】
ゲートドライバ３０ｂ＿Ｒ１及び３０ｂ＿Ｒ２において、同じゲート線に対応するシフトレジスタは、共通の制御信号が供給され、当該ゲート線に対して略同時に同電位の走査信号を供給する。
【００８８】
このように構成することにより、ゲート線群ＧＬｂ＿Ｌ及びＧＬｂ＿Ｒの一方の端部から走査信号を供給する場合と比べ、ゲート線群ＧＬｂ＿Ｌ及びＧＬｂ＿Ｒにおける走査信号が鈍りにくい。その結果、ゲート線群ＧＬａに対し、ゲート線群ＧＬｂ＿Ｌ及びＧＬｂ＿Ｒを介して適切なタイミングで走査信号を供給することができる。また、ゲート線群ＧＬｂ＿Ｌ及びＧＬｂ＿Ｒのそれぞれは、２つのゲートドライバによって走査されるため、１つのゲートドライバで走査される場合より信頼性を向上させることができる。
【００８９】
以上、本発明に係る表示装置の一例について説明したが、本発明に係る表示装置は、上述した実施形態の構成に限定されず、様々な変形構成とすることができる。以下、その変形例について説明する。
【００９０】
（１）上述した第１実施形態におけるゲート線群ＧＬｂは、ゲート線群ＧＬａの全てのゲート線と交差する長さを有する。本変形例におけるゲート線群ＧＬｂの各ゲート線は、当該ゲート線に対応するゲート線群ＧＬａのゲート線の位置までの長さを有する。以下、具体的に説明する。
【００９１】
図９は、本変形例におけるアクティブマトリクス基板の概略構成を示す平面図である。なお、この図では、データ線ＳＬとソースドライバ２０の図示は省略されている。また、図９において第１実施形態と同様の構成には第１実施形態と同じ符号を付している。以下、主として第１実施形態と異なる点を説明する。
【００９２】
図９に示すように、アクティブマトリクス基板２ｄにおいて、ゲート線群ＧＬｂは、表示領域Ｄの外側であってＹ軸正方向側の額縁領域に配置されたゲートドライバ３０ｂから表示領域Ｄに向かって引き出されている。
【００９３】
ゲート線群ＧＬｂの各ゲート線は、当該ゲート線に対応するゲート線群ＧＬａのゲート線、すなわち、接続対象のゲート線まで延伸されている。具体的には、ゲート線ＧＬｂ＿１は、ゲートドライバ３０ｂからゲート線ＧＬａ＿１まで延伸し、ゲート線ＧＬａ＿１と接続される。また、ゲート線ＧＬｂ＿２は、ゲートドライバ３０ｂからゲート線ＧＬａ＿２まで延伸し、ゲート線ＧＬａ＿１と接続される。また、ゲート線ＧＬｂ＿Ｍは、ゲートドライバ３０ｂからゲート線ＧＬａ＿Ｍまで延伸し、ゲート線ＧＬａ＿Ｍと接続される。
【００９４】
このように、本変形例では、ゲート線群ＧＬｂの各ゲート線は、接続対象となるゲート線が設けられた位置までしか配置されない。よって、ゲート線ＧＬｂ＿Ｍ以外の他のゲート線は、ゲート線群ＧＬａの全てのゲート線と交差しない。
【００９５】
このように構成することで、ゲート線群ＧＬａの各ゲート線に交差するゲート線群ＧＬｂの本数が低減され、ゲート線群ＧＬａの各ゲート線の容量を低減することができる。
【００９６】
（２）上述の変形例（１）では、ゲート線群ＧＬｂの全てを、ゲート線群ＧＬｂの一方の端部に設けられたゲートドライバ３０ｂによって駆動する例を説明した。この場合、ゲートドライバ３０ｂからの走査信号の伝達距離が遠いほど走査信号が鈍り、遅延しやすい。本変形例では、変形例（１）よりもゲート線群ＧＬｂの走査信号の遅延が生じにくい構成例を説明する。
【００９７】
図１０は、本変形例におけるアクティブマトリクス基板の概略構成を示す平面図である。
【００９８】
図１０に示すように、アクティブマトリクス基板２ｅは、ゲート線ＧＬａ＿１〜ＧＬａ＿ｎに対応するゲート線群ＧＬｂａと、ゲート線ＧＬａ＿ｎ＋１〜ＧＬａ＿Ｍに対応するゲート線群ＧＬｂｂとを備える。
【００９９】
また、アクティブマトリクス基板２ｅは、Ｙ軸正方向側の額縁領域に設けられたゲートドライバ３０１ｂと、Ｙ軸負方向側の額縁領域に設けられたゲートドライバ３０２ｂとを有する。
【０１００】
ゲート線群ＧＬｂａは、ゲート線ＧＬｂ＿１〜ＧＬｂ＿ｎを含む。ゲート線ＧＬｂ＿１〜ＧＬｂ＿ｎのそれぞれは、ゲートドライバ３０１ｂから引き出され、ゲート線群ＧＬａにおける接続対象のゲート線まで延伸されている。
【０１０１】
ゲート線群ＧＬｂｂは、ゲート線ＧＬｂ＿ｎ＋１〜ＧＬｂ＿Ｍを含む。ゲート線ＧＬｂ＿ｎ＋１〜ＧＬｂ＿Ｍのそれぞれは、ゲートドライバ３０２ｂから引き出され、ゲート線群ＧＬａにおける接続対象のゲート線まで延伸されている。
【０１０２】
ゲートドライバ３０１ｂは、ゲート線ＧＬｂ＿１〜ＧＬｂ＿ｎをそれぞれ駆動するシフトレジスタを有する。ゲートドライバ３０１ｂと、ゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒにおいて、それぞれ駆動対象となるゲート線が互いに接続される関係を有するシフトレジスタは、共通の制御信号が供給され、同期して動作する。
【０１０３】
また、ゲートドライバ３０２ｂは、ゲート線ＧＬｂ＿ｎ＋１〜ＧＬｂ＿Ｍをそれぞれ駆動するシフトレジスタを有する。ゲートドライバ３０２ｂと、ゲートドライバ３０ａ＿Ｌ、３０ａ＿Ｒにおいて、それぞれ駆動対象となるゲート線が互いに接続される関係を有するシフトレジスタは、共通の制御信号が供給され、同期して動作する。
【０１０４】
本変形例では、ゲート線群ＧＬａの一部のゲート線と接続されたゲート線群ＧＬｂａは、Ｙ軸正方向側の額縁領域に設けられたゲートドライバ３０１ｂで駆動する。また、ゲート線群ＧＬａの残りのゲート線と接続されたゲート線群ＧＬｂｂは、Ｙ軸負方向側の額縁領域に設けられたゲートドライバ３０２ｂで駆動する。ゲート線群ＧＬｂａ、ＧＬｂｂの各ゲート線はいずれも、ゲート線群ＧＬａが設けられたＹ軸方向の幅よりも短く、ゲート線群ＧＬａの全てと交差しない。そのため、変形例（１）と比べて走査信号が遅延しにくい。
【０１０５】
（３）上述した実施形態では、液晶を用いた表示装置を例に説明したが、有機ＥＬ（Electro Luminescence）を用いた表示装置に、上述した実施形態の構成を適用してもよい。
【符号の説明】
【０１０６】
１…表示装置、２、２ａ〜２ｅ…アクティブマトリクス基板、３…対向基板、４…液晶層、２０…ソースドライバ、３０ａ＿Ｌ，３０ａ＿Ｒ，３０ｂ，３０ｂ＿Ｌ，３０ｂ＿Ｒ，３０ｂ＿Ｌ１，３０ｂ＿Ｌ２，３０ｂ＿Ｒ１，３０ｂ＿Ｒ２，３０ｂ＿Ｄ，３０ｂ＿Ｕ，３０１ｂ，３０２ｂ…ゲートドライバ１１０…ＴＦＴ、１２０…画素電極、１３０…対向電極（共通電極）、ＧＬａ，ＧＬｂ，ＧＬｂ＿Ｌ，ＧＬｂ＿Ｒ…ゲート線群、ＳＬ…データ線、ＢＭ…ブラックマトリクス
【図１】
2019074583.tif 000003
【図２】
2019074583.tif 000004
【図３Ａ】
2019074583.tif 000005
【図３Ｂ】
2019074583.tif 000006
【図４】
2019074583.tif 000007
【図５】
2019074583.tif 000008
【図６】
2019074583.tif 000009
【図７】
2019074583.tif 000010
【図８】
2019074583.tif 000011
【図９】
2019074583.tif 000012
【図１０】
2019074583.tif 000013