(57)【要約】      （修正有）【課題】オン抵抗を低減した半導体装置、及びその製造方法を提供する。【解決手段】Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ及びＡｓからなる群から選択される１以上の元素の窒化物を含む半導体層４０と、半導体層と接する絶縁体層６０とを含み、絶縁体層６０の平均水素濃度が１．０×１０２１ｃｍ−３以上であり、半導体層４０の平均水素濃度が１．０×１０２０ｃｍ−３以下とすることにより、ｐ型ドーパントの不活性化を防止して低抵抗化する。【選択図】図１
2019121714.tif 000002
【特許請求の範囲】
【請求項１】
Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ及びＡｓからなる群から選択される１以上の元素の窒化物を含む半導体層と、
前記半導体層と接する絶縁体層とを含み、
前記絶縁体層の平均水素濃度が１．０×１０２１ｃｍ−３以上であり、前記半導体層の平均水素濃度が１．０×１０２０ｃｍ−３以下である半導体装置。
【請求項２】
前記半導体層が、Ｂ、Ａｌ及びＩｎからなる群から選択される１以上の元素及びＧａの窒化物、又はＧａの窒化物を含む請求項１に記載の半導体装置。
【請求項３】
前記半導体層が、ｐ型ＧａＮ、ｐ型ＡｌＧａＮ及びｐ型ＩｎＧａＮからなる群から選択される１以上を含む請求項１又は２に記載の半導体装置。
【請求項４】
前記絶縁体層が、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ｇａ２Ｏ３、ＧａＯＮ、Ａｌ２Ｏ３、ＡｌＯＮ及びＢＮからなる群から選択される１以上を含む請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記絶縁体層が第１の絶縁体層であり、さらに、前記第１の絶縁体層と異なる材料を用いて作製した第２の絶縁体層を有し、
前記第２の絶縁体層が、前記第１の絶縁体層の、前記半導体層と反対の面にある請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記第２の絶縁体層の比誘電率が、前記第１の絶縁体層の比誘電率より高い請求項５に記載の半導体装置。
【請求項７】
前記第２の絶縁体層がＹ２Ｏ３、ＹＯＮ、Ｌａ２Ｏ３、ＬａＯＮ、Ｔａ２Ｏ５、ＴａＯＮ、Ｚｒ２Ｏ３、ＺｒＯＮ、ＨｆＯ２、及びＨｆＯＮからなる群から選択される１以上を含む請求項５又は６に記載の半導体装置。
【請求項８】
さらに、金属層を含み、
前記金属層が、前記絶縁体層の、前記半導体層と反対の面にあり、金属−絶縁体−半導体構造を構成する請求項１〜４のいずれかに記載の半導体装置。
【請求項９】
前記金属層が、Ｍｏ、Ｐｄ、Ｎｉ、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、又はｐｏｌｙ−Ｓｉを含む請求項８に記載の半導体装置。
【請求項１０】
前記金属層がゲート電極であり、
絶縁ゲート型電界効果トランジスタである請求項８又は９に記載の半導体装置。
【請求項１１】
前記半導体層が第１の半導体層であり、さらに、
前記第１の半導体層と異なる材料を用いて作製した第２の半導体層、及び
前記第１の半導体層と異なる材料であり、前記第２の半導体層とも異なる材料を用いて作製した第３の半導体層
を有し、
前記第２の半導体層が、前記第１の半導体層の、前記絶縁体層と反対の面にあり、
前記第３の半導体層が、前記第２の半導体層の、前記第１の半導体層と反対の面にあり、
前記第２の半導体層と前記第３の半導体層との界面において、二次元電子ガスが存在する請求項８〜１０のいずれかに記載の半導体装置。
【請求項１２】
トレンチを備え、
前記金属−絶縁体−半導体構造が、前記トレンチの壁部で形成される請求項８又は９に記載の半導体装置。
【請求項１３】
縦型トランジスタである請求項１２に記載の半導体装置。
【請求項１４】
半導体層上に、絶縁体層を形成する工程と、
前記絶縁体層を形成する工程の後に、６００℃未満で熱処理を行なう工程と、
を備える半導体装置の製造方法。
【請求項１５】
前記絶縁体層の形成温度が６００℃未満である請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記絶縁体層を形成する工程の後、前記熱処理を行なう工程の前に、さらに、
前記絶縁体層の一部を除去し、半導体層を露出させる工程、及び
露出した半導体層上の一部に、又は前記絶縁体層上の一部及び露出した半導体層上の一部に、金属層を形成する工程を備える、請求項１４又は請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記絶縁体層の形成を、Ｏ２及びＯ３の少なくとも１つを原料とする原子層堆積法により行う請求項１４〜１６のいずれかに記載の半導体装置の製造方法。
【請求項１８】
前記絶縁体層の形成を、Ｏ２、Ａｒ、及びＮ２のからなる群から選択される１以上をスパッタガスとするスパッタ法により行う請求項１４〜１６のいずれかに記載の半導体装置の製造方法。
【請求項１９】
前記絶縁体層の形成を、Ｏ２、Ａｒ、及びＮ２のからなる群から選択される１以上を供給ガスとする有磁場マイクロ波プラズマ成膜又は誘導結合プラズマ成膜により行う請求項１４〜１６のいずれかに記載の半導体装置の製造方法。
【請求項２０】
前記熱処理を、４００℃以上で行う請求項１４〜１９のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及びその製造方法に関する。
【背景技術】
【０００２】
ＧａＮに代表される窒化物半導体は、発光ダイオード（ＬＥＤ）等の発光素子に広く用いられており、近年はＳｉよりも省エネ性能の高いダイオード、トランジスタ等のパワー半導体材料として期待されている。ダイオード又はトランジスタ構造においては、半導体表面に、表面リークの抑制、素子分離、又は電界緩和のためのフィールドプレート構造を形成するため、絶縁膜が形成される。さらに、ソース、ドレイン及びゲートから構成される電界効果型トランジスタ構造においては、ゲート部は半導体／絶縁膜／電極のＭＩＳ（金属−絶縁体−半導体）構造から構成されており、上記の絶縁膜とは異なる目的で、半導体表面に絶縁膜が形成される。
【０００３】
窒化物半導体は、正孔を主のキャリア（キャリアとは物質中の電荷担体の意味である）とするｐ型半導体と、電子を主のキャリアとするｎ型半導体が存在し、ｎ型窒化物半導体のみで構成されるデバイス、例えば、ｎ型ＧａＮのショットキーバリアダイオードを除いては、ｐ型窒化物半導体をさらに用いる。ｐ型窒化物半導体を用いたデバイスとして、例えば、ｐ型ＧａＮ／ｎ型ＧａＮ構造を持つｐｎ接合ダイオード、又はｎ型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ構造を持つ電界効果型トランジスタが挙げられる。
オン抵抗は、パワー半導体の省エネ特性において、重要なパラメータの一つであり、デバイスがオン動作した際の抵抗値を指す。オン抵抗が高いと、電気エネルギーが熱エネルギーとして消費されてしまうため、オン抵抗が低いほど省エネ性能が高い。
【０００４】
ｐ型窒化物半導体中に水素が存在すると、水素がｐ型ドーパントを不活性化し、オン抵抗が増加することは広く知られているおり、一般に、熱処理によってｐ型窒化物半導体中の水素を脱離させる処理を行う。
【０００５】
特許文献１には、ｐ型ＧａＮ上に、水素濃度が１×１０２０ｃｍ−３以下の水素低含有膜を成長させ、ｐ型ＧａＮ中の水素の放出を促進し、ｐ型ドーパントの活性化を促進する手法が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−１８３１８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、オン抵抗を低減した半導体装置、及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明者らは、熱処理だけではオン抵抗の上昇を防ぐことができず、これまで着目されていなかった、半導体層に接する絶縁体層に含まれる水素濃度に着目した。
また、本発明者らは、特許文献１では、絶縁体層中の水素濃度が低すぎるため、パワー半導体に用いた場合、層中のダングリングボンドが電子又は正孔のトラップとなり、デバイスのオン抵抗を上昇させてしまうことを見出し、本発明を完成させた。
【０００９】
本発明によれば、以下の半導体装置等が提供される。
１．Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ及びＡｓからなる群から選択される１以上の元素の窒化物を含む半導体層と、
前記半導体層と接する絶縁体層とを含み、
前記絶縁体層の平均水素濃度が１．０×１０２１ｃｍ−３以上であり、前記半導体層の平均水素濃度が１．０×１０２０ｃｍ−３以下である半導体装置。
２．前記半導体層が、Ｂ、Ａｌ及びＩｎからなる群から選択される１以上の元素及びＧａの窒化物、又はＧａの窒化物を含む１に記載の半導体装置。
３．前記半導体層が、ｐ型ＧａＮ、ｐ型ＡｌＧａＮ及びｐ型ＩｎＧａＮからなる群から選択される１以上を含む１又は２に記載の半導体装置。
４．前記絶縁体層が、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ｇａ２Ｏ３、ＧａＯＮ、Ａｌ２Ｏ３、ＡｌＯＮ及びＢＮからなる群から選択される１以上を含む１〜３のいずれかに記載の半導体装置。
５．前記絶縁体層が第１の絶縁体層であり、さらに、前記第１の絶縁体層と異なる材料を用いて作製した第２の絶縁体層を有し、
前記第２の絶縁体層が、前記第１の絶縁体層の、前記半導体層と反対の面にある１〜４のいずれかに記載の半導体装置。
６．前記第２の絶縁体層の比誘電率が、前記第１の絶縁体層の比誘電率より高い５に記載の半導体装置。
７．前記第２の絶縁体層がＹ２Ｏ３、ＹＯＮ、Ｌａ２Ｏ３、ＬａＯＮ、Ｔａ２Ｏ５、ＴａＯＮ、Ｚｒ２Ｏ３、ＺｒＯＮ、ＨｆＯ２、及びＨｆＯＮからなる群から選択される１以上を含む５又は６に記載の半導体装置。
８．さらに、金属層を含み、
前記金属層が、前記絶縁体層の、前記半導体層と反対の面にあり、金属−絶縁体−半導体構造を構成する１〜４のいずれかに記載の半導体装置。
９．前記金属層が、Ｍｏ、Ｐｄ、Ｎｉ、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、又はｐｏｌｙ−Ｓｉを含む８に記載の半導体装置。
１０．前記金属層がゲート電極であり、
絶縁ゲート型電界効果トランジスタである８又は９に記載の半導体装置。
１１．前記半導体層が第１の半導体層であり、さらに、
前記第１の半導体層と異なる材料を用いて作製した第２の半導体層、及び
前記第１の半導体層と異なる材料であり、前記第２の半導体層とも異なる材料を用いて作製した第３の半導体層
を有し、
前記第２の半導体層が、前記第１の半導体層の、前記絶縁体層と反対の面にあり、
前記第３の半導体層が、前記第２の半導体層の、前記第１の半導体層と反対の面にあり、
前記第２の半導体層と前記第３の半導体層との界面において、二次元電子ガスが存在する８〜１０のいずれかに記載の半導体装置。
１２．トレンチを備え、
前記金属−絶縁体−半導体構造が、前記トレンチの壁部で形成される８又は９に記載の半導体装置。
１３．縦型トランジスタである１２に記載の半導体装置。
１４．半導体層上に、絶縁体層を形成する工程と、
前記絶縁体層を形成する工程の後に、６００℃未満で熱処理を行なう工程と、
を備える半導体装置の製造方法。
１５．前記絶縁体層の形成温度が６００℃未満である１４に記載の半導体装置の製造方法。
１６．前記絶縁体層を形成する工程の後、前記熱処理を行なう工程の前に、さらに、
前記絶縁体層の一部を除去し、半導体層を露出させる工程、及び
露出した半導体層上の一部に、又は前記絶縁体層上の一部及び露出した半導体層上の一部に、金属層を形成する工程を備える、１４又は１５に記載の半導体装置の製造方法。
１７．前記絶縁体層の形成を、Ｏ２及びＯ３の少なくとも１つを原料とする原子層堆積法により行う１４〜１６のいずれかに記載の半導体装置の製造方法。
１８．前記絶縁体層の形成を、Ｏ２、Ａｒ、及びＮ２のからなる群から選択される１以上をスパッタガスとするスパッタ法により行う１４〜１６のいずれかに記載の半導体装置の製造方法。
１９．前記絶縁体層の形成を、Ｏ２、Ａｒ、及びＮ２のからなる群から選択される１以上を供給ガスとする有磁場マイクロ波プラズマ成膜又は誘導結合プラズマ成膜により行う１４〜１６のいずれかに記載の半導体装置の製造方法。
２０．前記熱処理を、４００℃以上で行う１４〜１９のいずれかに記載の半導体装置の製造方法。
【発明の効果】
【００１０】
本発明によれば、オン抵抗を低減した半導体装置、及びその製造方法が提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態にかかる半導体装置を示す概略断面図である。
【図２】本発明の他の実施形態にかかる半導体装置を示す概略断面図である。
【図３】本発明の他の実施形態にかかる半導体装置を示す概略断面図である。
【図４】本発明の他の実施形態にかかる半導体装置を示す概略断面図である。
【図５】図５は、本発明の一実施形態にかかる半導体装置について、コンタクトホールを形成した絶縁体層の平面図である。
【図６】本発明の一実施形態にかかる半導体装置の絶縁体層及び半導体層の、積層面に垂直な方向に対する水素濃度を示す図である。
【発明を実施するための形態】
【００１２】
本発明の半導体装置は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ及びＡｓからなる群から選択される１以上の元素の窒化物を含む半導体層と、
前記半導体層と接する絶縁体層とを含み、
絶縁体層の平均水素濃度が１．０×１０２１ｃｍ−３以上であり、半導体層の平均水素濃度が１．０×１０２０ｃｍ−３以下である。
【００１３】
これにより、コンタクト抵抗及びシート抵抗のオン抵抗を低減することができる。
【００１４】
半導体層は、Ｂ、Ａｌ及びＩｎからなる群から選択される１以上の元素及びＧａの窒化物、又はＧａの窒化物を含むことが好ましく、Ｇａの窒化物を含むことが好ましい。
半導体層の上記窒化物としては、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、及びＩｎＮ等が挙げられる。
半導体層は、オン抵抗をより低減にできる観点から、ｐ型ＧａＮ、ｐ型ＡｌＧａＮ及びｐ型ＩｎＧａＮからなる群から選択される１以上を含むことが好ましい。
【００１５】
半導体層はｐ型であることが好ましい。
半導体層がｐ型であることは、走査型広がり抵抗顕微鏡を用いて判別する。
【００１６】
半導体層の平均水素濃度は、１．０×１０２０ｃｍ−３以下であり、７．０×１０１９ｃｍ−３以下が好ましく、１．０×１０１８〜５．０×１０１９ｃｍ−３がより好ましい。
上記範囲にあることで、水素原子による不活性化が抑制され、オン抵抗を向上させることができる。
【００１７】
半導体層の平均水素濃度及び後述の絶縁体層の平均水素濃度は、上記の半導体装置を、二次イオン質量分析法（ＳＩＭＳ）を用いて、測定する。水素濃度が既知の評標準試料を用いて定量する。
【００１８】
半導体層の厚さは、所望の電気特性が得られるように、適宜設定することができる。１０ｎｍ〜２ｍｍが好ましい。
半導体層の厚さ及び後述の絶縁体層の厚さは、断面走査型電子顕微鏡（ＳＥＭ）又は断面透過型電子顕微鏡（ＴＥＭ）により測定する。
【００１９】
本発明の半導体装置において、上記の半導体層が第１の半導体層であり、さらに、第１の半導体層と異なる材料を用いて作製した第２の半導体層を有してもよい。
【００２０】
第２の半導体層が、第１の半導体層の、絶縁体層と反対の面にあることが好ましい。
【００２１】
さらに、第１の半導体層と異なる材料であり、第２の半導体層とも異なる材料を用いて作製した第３の半導体層を有していてもよい。
第３の半導体層は、第２の半導体層の、第１の半導体層と反対の面にあることが好ましい。
【００２２】
また、第２の半導体層と前記第３の半導体層との界面において、二次元電子ガスが存在することが好ましい。
【００２３】
二次元電子ガスは、半導体装置のチャネル移動度を測定し、移動度が充分に高ければ、二次元電子ガスが存在すると判断する。
例えば、後述の図４の高電子移動度トランジスタ構造では、二次元電子ガスが存在すると判断するのは、ｉ型ＧａＮ層１２０及びｎ型ＡｌＧａＮ層１３０の界面において、ｎ型ＡｌＧａＮ層１３０以上のチャネル移動度が観測された場合である。
【００２４】
例えば、第１の半導体層に、ＧａＮを用い、第２の半導体層にＡｌＧａＮを用いてもよい。第２の半導体層は第１の半導体層を形成できれば、特に限定されないが、ＧａＮ（例えばｎ型ＧａＮ、ｎ型ＡｌＧａＮ）、ＩｎＧａＮ，ＡｌＧａＮ、ＡｌＮ、又はＩｎＮ等を用いることができる。
【００２５】
第２の半導体層の厚さは、例えば１０ｎｍ〜１ｍｍである。
【００２６】
第１の半導体層は、第２の半導体層の一部又は全部に形成されていてもよい。
【００２７】
第３の半導体層としては、ＧａＮ、ＩｎＧａＮ，ＡｌＧａＮ、ＡｌＮ、ＩｎＮ等を用いることができる。
【００２８】
第３の半導体層の厚さは、例えば１０ｎｍ〜１ｍｍである。
【００２９】
本発明の半導体装置において、第３の半導体層に加えて、さらに、１以上の半導体層を有してもよい。
１以上の半導体層としては、上記第２の半導体層と同様のものが挙げられる。
【００３０】
本発明の半導体装置は、さらに支持基板を有していてもよい。また、本発明の半導体装置は、さらにバッファ層を有していてもよい。
通常、支持基板上に（又は、支持基板にバッファ層を形成した上に）、上述の１以上の半導体層、第３の半導体層、第２の半導体層、又は第１の半導体層は（半導体層）を形成する。
支持基板としては、ＧａＮ、ＩｎＧａＮ，ＡｌＧａＮ、ＡｌＮ、ＩｎＮ、ＳｉＣ、Ｓｉ、又はサファイア等を用いることができる。
バッファ層としては、ＧａＮ、ＩｎＧａＮ，ＡｌＧａＮ、ＡｌＮ、ＩｎＮ等を用いることができる。
支持基板として、ＳｉＣ、Ｓｉ、又はサファイアを用い、支持基板上に半導体層を形成する場合、半導体層と支持基板の間に、ＧａＮバッファ層等を形成することが好ましい。
【００３１】
絶縁体層は、半導体層とのバンドオフセットの観点から、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ｇａ２Ｏ３、ＧａＯＮ、Ａｌ２Ｏ３、ＡｌＯＮ及びＢＮからなる群から選択される１以上を含むことが好ましい。ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、及びＡｌＯＮは、半導体層とのバンドオフセットが大きく、より好ましい。
第１の半導体層が、第２の半導体層の一部に形成されている場合、絶縁体層は第１の半導体層の上面に接するように形成されてもよく、第１の半導体層の側面に接するように形成されてもよく、第１の半導体層の上面及び側面に接するように形成されてもよい。
【００３２】
絶縁体層及び第１の半導体層の断面形状は、断面ＳＥＭ又は断面ＴＥＭにより観察する。
【００３３】
絶縁体層の平均水素濃度が１．０×１０２１ｃｍ−３以上であり、１．５×１０２１ｃｍ−３以上が好ましく、２．０×１０２１ｃｍ−３〜８．０×１０２１ｃｍ−３がより好ましい。
上記範囲にあることで、適切な水素量を含み、半導体層表面の欠陥を不活性化し、オン抵抗を低減できる。また、絶縁体層中のダングリングボンドが水素原子によって、充分に不活性化され、前記ダングリングボンドが、半導体層からの電子又は正孔を捕獲するトラップとならず、オン抵抗を低減できる。
【００３４】
絶縁体層の厚さは、所望の絶縁破壊電界が得られるように、適宜設定することができる。１０ｎｍ〜１０μｍが好ましい。
【００３５】
絶縁体層は、結晶性に関して、非晶質酸化物絶縁体層でもよく、多結晶酸化物絶縁体層でもよく、それらの混在した層でもよい。結晶性はＴＥＭの格子像から判別できる。
【００３６】
絶縁体層は、半導体層の、絶縁体層と接する面の全部又は一部にあってもよい。
【００３７】
本発明の半導体装置において、絶縁体層が第１の絶縁体層であり、さらに、第１の絶縁体層と異なる材料を用いて作製した第２の絶縁体層を有してもよい。
第２の絶縁体層が、第１の絶縁体層の、半導体層と反対の面にあることが好ましい。
これにより、絶縁体層の性能を示すパラメータのひとつである等価換算膜厚（ＥＯＴ）を向上させることができる。
【００３８】
第２の絶縁体層の比誘電率は、ＥＯＴ向上の観点から、第１の絶縁体層の比誘電率より高いことが好ましい。
第１の絶縁体層及び第２の絶縁体層の比誘電率は、各々の絶縁体層を面積既知の電極で挟んだキャパシタ構造を用いて測定することができる。
【００３９】
第２の絶縁体層は、ＥＯＴ向上の観点から、Ｙ２Ｏ３、ＹＯＮ、Ｌａ２Ｏ３、ＬａＯＮ、Ｔａ２Ｏ５、ＴａＯＮ、Ｚｒ２Ｏ３、ＺｒＯＮ、ＨｆＯ２、及びＨｆＯＮからなる群から選択される１以上を含むことが好ましい。
【００４０】
また、第２の絶縁体層に加えて、さらに１以上の絶縁体層を有してもよい。
１以上の絶縁体層としては、上記第２の絶縁体層と同様のものが挙げられる。
【００４１】
絶縁体層の２５℃での電気抵抗率は、通常１×１０７Ωｍ以上である。上記範囲の場合、絶縁体層が導電性を有さず、半導体装置のリーク電流を抑制することができる。
【００４２】
後述の金属層／半導体層のコンタクト抵抗は、５×１０−３Ωｃｍ２以下が好ましい。
半導体層及び絶縁体層のシート抵抗は、５×１０４Ω／□以下が好ましい。
【００４３】
半導体層及び絶縁体層の界面領域に、水素濃度が高い領域であって、水素濃度がピークを有する領域を有してもよい。絶縁体層の平均水素濃度及び半導体層の平均水素濃度の測定では、上記の領域を除外して、平均水素濃度を求める。
【００４４】
本発明の半導体装置は、さらに、金属層を含んでもよい。
金属層は、絶縁体層の、半導体層と反対の面にあり、金属−絶縁体−半導体構造を構成することが好ましい。
【００４５】
金属層の材料は、絶縁体層に形成できれば、特に限定されないが、金属層は、Ｍｏ、Ｐｄ、Ｎｉ、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、又はｐｏｌｙ−Ｓｉを含むことが好ましい。
【００４６】
金属層の厚さは、所望の電気特性が得られるように、適宜設定することができる。１０ｎｍ〜１０μｍが好ましい。
【００４７】
金属層は、ゲート電極であってもよい。
この場合、本発明の半導体装置は、絶縁ゲート型電界効果トランジスタであることが好ましい。
また、金属層は、アノード電極、又はカソード電極、フィールドプレート電極等でもよい。
【００４８】
また、本発明の半導体装置は、電流密度を向上させる観点から、トレンチを備えることが好ましい。この場合、金属−絶縁体−半導体構造が、トレンチの壁部で形成されることが好ましく、本発明の半導体装置が、高耐圧化の観点から、縦型トランジスタであることがより好ましい。
【００４９】
本発明の半導体装置において、上記金属層が第１の金属層であり、さらに１以上の金属層を有してもよい。
第１の金属層に接するように、１以上の金属層を形成してもよい。例えば、第１の金属層がＮｉ層であり、酸化を防ぐために、１以上の金属層がＡｕ金属層としてもよい。
【００５０】
１以上の金属層は、上記金属層の、絶縁体層と反対の面にあってもよい。また、絶縁体層が、半導体層の、絶縁体層と接する面の一部にある場合、１以上の金属層は、半導体層の、絶縁体層と接する面の側にあってもよい。
【００５１】
１以上の金属層としては、例えば、ソース電極、ドレイン電極、アノード電極、又はカソード電極が挙げられる。
【００５２】
１以上の金属層の厚さは、所望の電気特性が得られるように、適宜設定することができる。１０ｎｍ〜１０μｍが好ましい。
【００５３】
本発明の半導体装置の製造方法では、半導体層上に、絶縁体層を形成する工程、を備える。
これにより、本発明の半導体装置を得ることができる。
【００５４】
さらに、絶縁体層を形成する工程の後に、６００℃未満で熱処理を行なう工程、を備えてもよい。これにより、絶縁体層成膜時のダメージを回復できる。
【００５５】
半導体層及び絶縁体層のそれぞれは、上述の半導体層及び絶縁体層のそれぞれと同様のものが挙げられる。
【００５６】
半導体層の形成方法としては、ＣＶＤ（化学気相成長）成膜等が挙げられる。これにより、半導体層をエピタキシャル成長できる。
半導体層の形成後、活性化アニールを行ってもよい。
【００５７】
絶縁体層の形成方法は、スパッタ成膜、原子層堆積（ＡＬＤ）成膜、熱ＣＶＤ（化学気相成長）成膜、有機金属（ＭＯ）ＣＶＤ法、平行平板型プラズマＣＶＤ成膜、有磁場マイクロ波プラズマＣＶＤ成膜、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）ＣＶＤ成膜、又はスピンコート法等が挙げられる。
【００５８】
スパッタ成膜では、絶縁体ターゲットを用いて、スパッタしてもよく、成膜レート向上の観点から、酸素含入雰囲気化で、絶縁体層の絶縁体に対応する金属ターゲットの反応性スパッタをしてもよい。
スパッタ成膜では、プラズマ安定性の観点から、Ｏ２、Ａｒ、及びＮ２のからなる群から選択される１以上をスパッタガスとすることが好ましく、Ａｒがより好ましい。Ｏ２を添加ガスとして用いてもよい。
スパッタ成膜では、背圧を１×１０−２Ｐａ以下とすることが好ましく、１×１０−３Ｐａ以下とすることがさらに好ましく、０．１×１０−４〜５×１０−４Ｐａがより好ましい。
【００５９】
ＡＬＤ成膜では、金属有機物原料は特に限定されないが、酸化剤には、Ｏ２及びＯ３の少なくとも１つを原料とすることが好ましい。
酸化剤に水を用いてもよい。酸化剤に水を用いる場合、半導体層のへ水素の拡散抑制の観点、及びオン抵抗の上昇抑制の観点から、ＡＬＤ成膜後に半導体層中の脱水素工程、例えば、３００℃以上での熱処理を行うことが好ましい。これにより半導体層中の水素濃度を調整することができる。
【００６０】
ＣＶＤ成膜では、原料ガスを構成する化合物に水素元素が含まれないことが好ましい。
また、オルトケイ酸テトラエチル（ＴＥＯＳ）等の水素元素を含む化合物を用いてもよい。水素元素を含む化合物を用いる場合、半導体層のへ水素の拡散抑制の観点、及びオン抵抗の上昇抑制の観点から、ＣＶＤ成膜後に上述の脱水素工程を行い、半導体中の水素濃度を調整することが好ましい。
【００６１】
有磁場マイクロ波プラズマ成膜又は誘導結合プラズマ成膜では、プラズマ安定性の観点から、Ｏ２、Ａｒ、及びＮ２のからなる群から選択される１以上を供給ガスとすることが好ましい。
【００６２】
スピンコート法では、スピンコート後に、上述の脱水素工程を行い、半導体層中の水素濃度を調整することが好ましい。
【００６３】
絶縁体層の形成温度は、絶縁体層の結晶化を防ぐ観点から、６００℃未満であることが好ましく、３００℃以下がより好ましい。
【００６４】
熱処理を、半導体層中の水素脱離の観点から、２００℃以上で行うことが好ましく、４００〜５５０℃がより好ましい。
熱処理の時間は、例えば１分間〜５時間である。
熱処理は、例えば、赤外線ランプアニール装置（ＲＴＡ）を用いて行うことができる。
【００６５】
本発明の半導体装置の製造方法では、絶縁体層を形成する工程の後、熱処理を行なう工程の前に、さらに、絶縁体層の一部を除去し、半導体層を露出させる工程、及び露出した半導体層上の一部に、又は前記絶縁体層上の一部及び露出した半導体層上の一部に、金属層を形成する工程を備えることが好ましい。
金属層としては、上述の金属層と同様のものが挙げられる。ソース電極、ドレイン電極、又はアノード電極であることが好ましい。
金属層は、電子ビーム蒸着により形成することが好ましい。
【００６６】
本発明の半導体装置としては、ｐｎ接合ダイオード、プレーナー型金属−酸化物−半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）、トレンチ型ＭＯＳＦＥＴ、高電子移動度トランジスタ（ＨＥＭＴ）等が挙げられる。
【００６７】
図１は、本発明の一実施形態にかかる半導体装置を示す概略断面図である。具体的には、ｐｎ接合ダイオードの一例である。
図１において、半導体装置１は、カソード電極１０、ｎ型ＧａＮ基板２０、ｎ型ＧａＮ層３０、及び半導体層（ｐ型ＧａＮ層）４０がこの順に積層している。ｎ型ＧａＮ層３０、及びｐ型ＧａＮ層４０の一部は、絶縁体層（保護層）６０で被覆されている。絶縁体層６０は、ｐ型ＧａＮ層４０の上面の一部に開口部を有しており、当該開口部にアノード電極５０が形成されている。ｐ型ＧａＮ層４０は、絶縁体層６０及びアノード電極５０によって、その表面が全て被覆されている。
【００６８】
図２は、本発明の他の実施形態にかかる半導体装置を示す概略断面図である。具体的には、プレーナー型ＭＯＳＦＥＴの一例である。
図２において、半導体装置２は、支持基板７０、ＧａＮバッファ層８０、及び半導体層（ｐ型ＧａＮ層）４０がこの順に積層している。
半導体層（ｐ型ＧａＮ層）４０の上面の一部が、ｎ型ＧａＮ層３０となっている。
半導体層（ｐ型ＧａＮ層）４０及びｎ型ＧａＮ層３０の一部に、絶縁体層６０が積層している。
絶縁体層６０の一部に、ゲート電極９０が形成されている。半導体層（ｐ型ＧａＮ層）４０の、ゲート電極が形成されていない、一方の上面にドレイン電極１００が形成されている。ドレイン電極１００は、上述のｎ型ＧａＮ層３０の上面から、絶縁体層６０の側面及び上面の一部に形成されている。
半導体層（ｐ型ＧａＮ層）４０の、ゲート電極９０が形成されていない、他方の上面にソース電極１１０が形成されている。ソース電極１１０は、上述のｎ型ＧａＮ層３０の上面から、絶縁体層６０の側面お及び上面の一部に形成されている。
【００６９】
図３は、本発明の他の実施形態にかかる半導体装置を示す概略断面図である。具体的には、トレンチ型ＭＯＳＦＥＴの一例である。
図３において、半導体装置３は、ドレイン電極１００、ｎ型ＧａＮ基板２０、ｎ型ＧａＮ層３０、及び半導体層（ｐ型ＧａＮ層）４０がこの順に積層している。半導体層（ｐ型ＧａＮ層）４０の上面の一部に、ｎ型ＧａＮ層３０が形成されている。
ｎ型ＧａＮ層３０の上面の中央に、半導体層（ｐ型ＧａＮ層）４０を貫き、さらにｎ型ＧａＮ層３０の一部に、縦にトレンチが形成されている。前述のトレンチの側面、トレンチの底面及び半導体層（ｐ型ＧａＮ層）４０の上面の一部に絶縁体層６０が形成されている。トレンチの形状に沿って、トレンチ部分の絶縁体層６０の側面及び底面にゲート電極９０が形成されている。
絶縁体層６０が形成されていない、半導体層（ｐ型ＧａＮ層）４０の上面に、及び、ｎ型ＧａＮ層３０の上面の一部に、ソース電極１１０が形成されている。
ｎ型ＧａＮ層３０は、絶縁体層６０及びソース電極１１０によって、その表面が全て被覆されている。
【００７０】
図４は、本発明の他の実施形態にかかる半導体装置を示す概略断面図である。具体的には、ＨＥＭＴの一例である。
図４において、半導体装置４は、支持基板７０、ＧａＮバッファ層８０、ｉ（ｉｎｔｒｉｎｓｉｃ）型ＧａＮ層１２０及びｎ型ＡｌＧａＮ層１３０がこの順に積層している。
ｎ型ＡｌＧａＮ層１３０の上面の一部にそれぞれ独立に、ドレイン電極１００、ソース電極１１０及びｐ型（Ａｌ）ＧａＮ層１４０が形成されている。ｐ型（Ａｌ）ＧａＮ層１４０の上面には、絶縁体層６０、ゲート電極９０がこの順に積層している。
【実施例】
【００７１】
実施例１
低抵抗ｎ型ＧａＮ基板（単結晶ｎ−ＧａＮ）をＭＯＣＶＤ装置（大陽日酸株式会社製）にセットし、ｎ型ＧａＮ（電子濃度：２×１０１６ｃｍ−３）を１０μｍエピタキシャル成長し、ｐ型ＧａＮ（正孔濃度：５×１０１７ｃｍ−３）を５００ｎｍエピタキシャル成長し、ｐ＋型ＧａＮ（Ｍｇ濃度：〜１×１０２０ｃｍ−３）を１０ｎｍエピタキシャル成長した。
【００７２】
ｎ型ＧａＮ及びｐ型ＧａＮの厚さについて、それぞれを上記と同じ条件で基板上に成膜したものを、ＳＵ９０００（株式会社日立ハイテクノロジーズ社製）を用いて、断面ＳＥＭ画像から測定した。それぞれの測定値を、それぞれの厚さとした。
【００７３】
また、ｐ＋型ＧａＮの厚さについて、成膜時間を除いて上記と同じ条件で、基板上に、２００ｎｍのｐ＋型ＧａＮを成膜し、ＳＵ９０００を用いて、断面ＳＥＭ画像から測定した。その測定値から成膜レートから逆算して、上記ｐ＋型ＧａＮの厚さを求めた。
【００７４】
以下、厚さを同様に測定する。
【００７５】
ｐ＋型ＧａＮのエピタキシャル成長後の基板を、窒素雰囲気で７００℃、５分間、活性化アニールした。
【００７６】
活性化アニール後、ｐ＋型ＧａＮ上に、フォトリソグラフィプロセスでレジストマスクを形成し、ＥＢ蒸着装置ＥＢＸ−８Ｃ（株式会社アルバック製）を用いて、Ｎｉを２０ｎｍ製膜し、Ａｕを２００ｎｍ成膜した。その後、上記レジストマスクを剥離し、リフトオフプロセスでＴＬＭ（Ｔｒａｎｓｆｅｒ  Ｌｅｎｇｔｈ  Ｍｅｔｈｏｄ）測定用電極を形成した。
【００７７】
フォトリソグラフィプロセスでレジストマスクを形成後、反応性イオンエッチング装置ＣＥ−Ｌ（株式会社アルバック製）を用いて、ｐ＋型ＧａＮ層表面からｎ型ＧａＮ層まで、１．４μｍエッチングし、素子分離をした。
【００７８】
エッチング後、スパッタ装置ＡＣＳ−４０００（株式会社アルバック製）にセットし、Ａｌ２Ｏ３の酸化物焼結体を用いて作製したスパッタリングターゲット（株式会社アルバック製）を用いて、背圧を１×１０−４Ｐａ、ＤＣ１００Ｗ、温度２５℃、スパッタガスとしてＡｒ、添加ガスとしてＯ２を混合したガス雰囲気で、絶縁体層として、Ａｌ２Ｏ３を５０ｎｍ成膜した。
【００７９】
絶縁体層の形成後、フォトリソグラフィプロセスでレジストマスクを形成し、ウェットエッチングプロセスを用いて、絶縁体層にコンタクトホールを形成し、素子（半導体装置）を得た。コンタクトホールを形成した絶縁体層を、光学顕微鏡を用いて観察した（図５）。
図５は、得られた素子について、コンタクトホールを形成した絶縁体層の平面図である。
【００８０】
得られた素子について、二次イオン質量分析法（アルバック・ファイ株式会社製、ＰＨＩ  ＡＤＥＰＴ−１０１０）により、絶縁体層及び半導体層（ｐ型ＧａＮ）の積層面に垂直な方向の水素濃度を測定した。標準試料としては、イオン注入により水素濃度既知のＡｌ２Ｏ３を用いた。結果を図６に示す。
【００８１】
図６は、素子の絶縁体層及び半導体層の、積層面に垂直な方向に対する水素濃度を示す。図６中、深さ４０ｎｍまでが絶縁体層であり、深さ４０ｎｍ以降が半導体層である。実線は実施例１であり、破線は比較例１である。
図６を用いて、絶縁体層及び半導体層の平均水素濃度を求めた。具体的には、半導体層及び絶縁体層の界面領域にある、水素濃度が高い領域であって、水素濃度がピークを有する領域を除き、図６の深さ１０〜２０ｎｍの平均値から絶縁体層の平均水素濃度を算出した。また、図６の深さ６０〜７０ｎｍの平均値から半導体層の平均水素濃度を算出した。結果を表１に示す。
【００８２】
また、得られた素子について、半導体パラメータアナライザＢ１５０５Ａ（キーサイト・テクノロジー社製）を使用し、ｐ型ＧａＮのＴＬＭ測定から金属層／半導体層のコンタクト抵抗を求めたところ、１．４×１０−３Ωｃｍ２であった。半導体層のシート抵抗は、２．２×１０４Ω／□であった。結果を表１に示す。
【００８３】
得られた素子について、４００℃、５分間、窒素雰囲気下で、赤外線ランプアニール装置を用いて、アニールを行った。
【００８４】
比較例１
絶縁体層を形成せず、そのため、コンタクトホールも形成しなかった以外、実施例１と同様に素子を製造し、評価した。結果を表１に示す。
【００８５】
比較例２
絶縁体層の形成を、スパッタリング装置ＡＣＳ−４０００に代えて、ＡＬＤ装置ＳＡＬ−１５００（株式会社菅製作所製）を用い、背圧を１Ｐａとして、温度３５０℃、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）、添加ガスとしてＨ２Ｏを用いて、Ａｌ２Ｏ３を５０ｎｍ成膜した以外は、実施例１と同様に素子を製造し、評価した。結果を表１に示す。
【００８６】
【表１】
2019121714.tif 000003
【００８７】
実施例１では、比較例１に対して、コンタクト抵抗及びシート抵抗が低くなったことから、パッシベーション効果が見られた。
比較例２では、ｐ型ＧａＮの平均水素濃度が高く抵抗が高かったことから、ｐ型ドーパント不活性化による高抵抗化が見られた。
【符号の説明】
【００８８】
１，２，３，４  半導体装置
１０  カソード電極
２０  ｎ型ＧａＮ基板
３０  ｎ型ＧａＮ層
４０  半導体層（ｐ型ＧａＮ層）
５０  アノード電極
６０  絶縁体層
８０  ＧａＮバッファ層
９０  ゲート電極
１００  ドレイン電極
１１０  ソース電極
１２０  ｉ型ＧａＮ層
１３０  ｎ型ＡｌＧａＮ層
１４０  ｐ型（Ａｌ）ＧａＮ層
【図１】
2019121714.tif 000004
【図２】
2019121714.tif 000005
【図３】
2019121714.tif 000006
【図４】
2019121714.tif 000007
【図５】
2019121714.tif 000008
【図６】
2019121714.tif 000009