(57)【要約】【課題】チップ動作中に接続設定の変更ができないマルチプレクサを用いる場合は、ＤＭＡＣの入出力チャンネルとマルチプレクサにつながった情報処理チップのデータ入出力チャンネルの接続方法が重要となる。それは、先に１つのチップを使用する処理が要求され、その後別のチップを使用する処理が要求された場合に、マルチプレクサの設定の仕方によっては処理待ちが発生してしまうためである。つまり、１つのチップを使った処理に対応するようにマルチプレクサを設定した場合、後から別のチップを使用する処理が入ってきた場合に、チップを同時動作させる事が出来ないという課題がある。そのため、投入された処理要求やチップの利用状況を鑑みて、予めチップの同時動作が可能な設定をマルチプレクサに行っておく必要がある。【解決手段】複数の情報処理チップを同時に動かせるようなデータ入出力の設定をマルチプレクサに行う事で、処理待ちを発生させず効率的にチップを利用する事が出来るようになる。【選択図】図２
2019008490.tif 000002
【特許請求の範囲】
【請求項１】
１つのＤＭＡＣに対してマルチプレクサを介して複数の情報処理チップが接続された処理モジュールと、前記処理モジュールに情報処理要求が投入された際に投入時点でのチップの使用状況からマルチプレクサの設定を判断する手段（Ｓ８０１、Ｓ８０３、Ｓ９０１、Ｓ９０３）と、前記情報処理要求の内容に応じてマルチプレクサの設定を判断する手段（Ｓ８０５、Ｓ８０７）と、前記判断手段による設定をマルチプレクサに行う手段（Ｓ８０２、Ｓ８０４、Ｓ８０６、Ｓ８０８、Ｓ８０９、Ｓ９０２、Ｓ９０４、Ｓ９０５）と、を有することを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に組み込まれているシステム制御用基板のうち、データバスから情報処理チップへのデータ入出力の制御方法に関する。
【背景技術】
【０００２】
情報処理装置のシステムを制御するコントローラは日々開発が行われ、性能とコストの両立のために様々な工夫が取り入れられている。その一つとしてマルチプレクサの利用が挙げられる。マルチプレクサとは、ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）と情報処理チップのデータ入出力の接続切替を行うモジュールの事を指す。これにより、１つのＤＭＡＣで複数のチップとデータをやり取りする事が出来るため、コストダウンを図る事が出来る。なお、ＤＭＡＣとはＣＰＵを介さずにデータの転送を行うためのモジュールの事を指す。
【０００３】
特許文献１には、マルチプレクサの効率的な制御方法として、データ転送手段を画像データの色別に時分割で利用しなおかつ、転送する画像データの優先順位を画像形成の色順と転送済み画像データ量に基づいて決定する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２６９３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、チップ動作中に接続設定の変更ができないマルチプレクサを用いる場合は、ＤＭＡＣの入出力チャンネルとマルチプレクサにつながった情報処理チップのデータ入出力チャンネルの接続方法が重要となる。それは、先に１つのチップを使用する処理が要求され、その後別のチップを使用する処理が要求された場合に、マルチプレクサの設定の仕方によっては処理待ちが発生してしまうためである。
【０００６】
つまり、１つのチップを使った処理に対応するようにマルチプレクサを設定した場合、後から別のチップを使用する処理が入ってきた場合に、チップを同時動作させる事が出来ないという課題がある。
【０００７】
そのため、投入された処理要求やチップの利用状況を鑑みて、予めチップの同時動作が可能な設定をマルチプレクサに行っておく必要がある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明に係る情報処理装置は、
１つのＤＭＡＣに対してマルチプレクサを介して複数の情報処理チップが接続された処理モジュールと、前記処理モジュールに情報処理要求が投入された際に投入時点でのチップの使用状況からマルチプレクサの設定を判断する手段（Ｓ８０１、Ｓ８０３、Ｓ９０１、Ｓ９０３）と、前記情報処理要求の内容に応じてマルチプレクサの設定を判断する手段（Ｓ８０５、Ｓ８０７）と、前記判断手段による設定をマルチプレクサに行う手段（Ｓ８０２、Ｓ８０４、Ｓ８０６、Ｓ８０８、Ｓ８０９、Ｓ９０２、Ｓ９０４、Ｓ９０５）と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明に係る情報処理装置によれば、複数の情報処理チップを同時に動かせるようなデータ入出力の設定をマルチプレクサに行う事で、処理待ちを発生させず効率的にチップを利用する事が出来るようになる。
【図面の簡単な説明】
【００１０】
【図１】本考案の情報処理装置のハードウエア構成例を示した図である。
【図２】本考案のマルチプレクサを用いたハードウエア構成例を示した図である。
【図３】マルチプレクサとＤＭＡＣ、情報処理チップのチャンネルの具体例を示した図である。
【図４】本考案のマルチプレクサの制御パターン例を示した図である。
【図５】制御パターン例１におけるＤＭＡＣと情報処理チップの接続を示した図である。
【図６】制御パターン例２におけるＤＭＡＣと情報処理チップの接続を示した図である。
【図７】制御パターン例３におけるＤＭＡＣと情報処理チップの接続を示した図である。
【図８】本考案のマルチプレクサの制御パターン選択フロー例１を示した図である。
【図９】本考案のマルチプレクサの制御パターン選択フロー例２を示した図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００１２】
まずは、本考案における情報処理装置として複合機を例にした場合の基本構成に関し図１を参照して説明する。
【００１３】
図１に示すように、複合機（１００）はＣＰＵ（１０１）、ＲＯＭ（１０２）、ＤＲＡＭ（１０３）、操作部（１０４）、読み取り部（１０５）、記録部（１０６）、通信部（１０７）、画像処理部（１０８）、データバス（１１０）を有する。
【００１４】
ＣＰＵ（１０１）はシステムの制御部であり、装置全体を制御する。ＲＯＭ（１０２）はｅＭＭＣなどのフラッシュメモリで構成されており、ＣＰＵの制御プログラムを格納するためのものである。その他にも電源ＯＦＦ時に消えてはいけない設定値や画像データなどの格納も行う。ＤＲＡＭ（１０３）はプログラム制御変数等を格納するためのものである。処理する画像データなどを一時的に保存できる揮発性メモリである。
【００１５】
操作部（１０４）は機器内の情報を表示するユーザとのインターフェイス部である。読み取り部（１０５）は画像データを読み取り、バイナリデータに変換する装置でありこれを用いてコピー機能の原稿読み取りを行なうものである。記録部（１０６）は画像データを記録紙に出力する装置である。通信部（１０７）は機器と外部通信網とのインターフェイス部である。ネットワークへのインターフェイスであるネットワーク通信部を含む。画像処理部（１０８）は読み取り部（１０５）や通信部（１０７）から入力された画像データに変換・加工などの画像処理を行う。そして、それぞれの制御部はデータバス（１１０）を介して繋がっている。
【００１６】
次に、画像処理部（１０８）の一部分であるマルチプレクサ（２０２）を用いた処理モジュール（２００）の構成例を図２を参照して説明する。
【００１７】
図２に示すように、処理モジュール（２００）はデータバス（１１０）、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）（２０１），マルチプレクサ（２０２），画像処理・変換チップ（２０３）、ＪＢＩＧエンコーダ・デコーダチップ（２０４）、を有する。
【００１８】
データバス（１１０）は既に述べた通りデータのやり取りをするためのバスである。ＤＭＡＣ（２０１）はダイレクトメモリアクセスコントローラの事を指しており、このコントローラを用いる事でデータバス（１１０）からのデータの入力とデータバス（１１０）へのデータの出力を行う事が出来る。マルチプレクサ（２０２）はＤＭＡＣ（２０１）と画像処理・変換チップ（２０３）、ＪＢＩＧエンコーダ・デコーダチップ（２０４）の間のデータ入出力切替を行う。これにより１つのＤＭＡＣ（２０１）を用いて、データバス（１１０）と画像処理・変換チップ（２０３）、ＪＢＩＧエンコーダ・デコーダチップ（２０４）間でデータをやり取りする事が可能となる。画像処理・変換チップ（２０３）は入力された画像に対して、画像の形式変換や加工を行うためのチップである。ＪＢＩＧエンコーダ・デコーダチップ（２０４）は入力された画像をＪＢＩＧ形式の画像にエンコード、もしくはＪＢＩＧ形式の画像からデコードを行うためのチップである。
【００１９】
に、本考案の実施形態による構成について詳細に説明を行う。この時、ＤＭＡＣ（２０１）やマルチプレクサ（２０２）、画像処理・変換チップ（２０３）、ＪＢＩＧエンコーダ・デコーダチップ（２０４）は図３に示す様な構成をとるものと仮定し説明する。
【００２０】
まずは、図３に示されるＤＭＡＣ（２０１）は入力用にＲＤｃｈ０〜ＲＤｃｈ３（３０１０〜３０１３）の４チャンネルと出力用にＷＲｃｈ０〜ＷＲｃｈ４（３０１４〜３０１８）の５チャンネルを持つ。画像処理・変換チップ（２０３）は入力用にＲＤｃｈ０（３０３０），ＲＤｃｈ１（３０３１）の２チャンネルと出力用にＷＲｃｈ０〜ＷＲｃｈ４（３０３２〜３０３６）の５チャンネルを持つ。ＪＢＩＧエンコーダ・デコーダチップ（２０４）は入力用にＲＤｃｈ０〜ＲＤｃｈ４（３０４０〜３０４４）の５チャンネルと出力用にＷＲｃｈ０〜ＷＲｃｈ４（３０４５〜３０４９）の５チャンネルを持つ。
【００２１】
図４は本考案の実施形態においてマルチプレクサ（２０２）が画像処理・変換チップ（２０３）とＪＢＩＧエンコーダ・デコーダチップ（２０４）に同時にデータ入出力が出来る状況をまとめた、マルチプレクサ制御パターン（４００）である。
【００２２】
図４の通り、マルチプレクサ制御パターン（４００）には３パターンある。
【００２３】
パターン（１）（４０１）では２つの処理を同時に行う事が出来る。まず１つ目は画像処理・変換チップ（２０３）を用いてカラー画像を処理しＪＢＩＧエンコーダ・デコーダチップ（２０４）を用いてＪＢＩＧ画像へとエンコードする一連の処理である。２つ目は、ＪＢＩＧエンコーダ・デコーダチップ（２０４）を１チャンネル用いて入力画像をＪＢＩＧ画像にエンコード、もしくはデコードする処理である。
【００２４】
パターン（２）（４０２）では最大で４つの処理を同時に行う事が出来る。まず１つ目は、画像処理・変換チップ（２０３）を用いてモノクロ画像を処理しＪＢＩＧエンコーダ・デコーダチップ（２０４）を用いてＪＢＩＧ画像にエンコードする一連の処理である。残りの処理として、ＪＢＩＧエンコーダ・デコーダチップ（２０４）を１チャンネル用いてＢＩＧエンコードもしくはデコードする処理が最大３チャンネル分行う事が出来る。
【００２５】
パターン（３）（４０３）では最大で４つの処理を同時に行う事が出来る。まず１つ目は、画像処理・変換チップ（２０３）を用いたモノクロ画像処理又はＲＧＢ画像生成処理を行う事が出来る。残りの処理として、ＪＢＩＧエンコーダ・デコーダチップ（２０４）を１チャンネル用いてＪＢＩＧエンコードもしくはデコードする処理を最大３チャンネル分行う事が出来る。
【００２６】
図５はマルチプレクサ制御パターン（４００）の制御パターン（１）（４０１）におけるマルチプレクサ（２０２）の設定と各チャンネルの接続を示している。
【００２７】
画像データが入力されるためＤＭＡＣ（２０１）のＲＤｃｈ０（５０１０）と画像処理・変換チップ（２０３）のＲＤｃｈ０（５０３０）が接続される。この時、画像内の文字の輪郭情報などの属性情報が別途送られてくる事があるため、ＤＭＡＣ（２０１）のＲＤｃｈ１（５０１１）と画像処理・変換チップ（２０３）のＲＤｃｈ１（５０３１）が接続される。
【００２８】
その後、画像処理・変換チップ（２０３）内で画像変換が行われＣＭＹＫ形式のカラー画像として４チャンネル分のデータが出力され、ＪＢＩＧエンコーダ・デコーダチップ（２０４）でＪＢＩＧ画像へとエンコードが行われる。この時、画像処理・変換チップ（２０３）のＷＲｃｈ０〜ＷＲｃｈ３（５０３２〜５０３６）とＪＢＩＧエンコーダ・デコーダチップ（２０４）のＲＤｃｈ０〜ＲＤｃｈ３（５０４０〜５０４３）が接続される。
【００２９】
そして、ＪＢＩＧエンコーダ・デコーダチップ（２０３）からＪＢＩＧエンコードされたカラー画像４チャンネル分がＤＭＡＣ（２０１）へと出力されてデータバス（１１０）へと渡る事となる。この時、ＪＢＩＧエンコーダ・デコーダチップ（２０４）のＷＲｃｈ０〜ＷＲｃｈ３（５０４５〜５０４８）とＤＭＡＣ（２０１）のＷＲｃｈ０〜ＷＲｃｈ３（５０１４〜５０１７）が接続される。ここで、もう一度図５を参照すると、グレーで示した部分のチャンネルが未使用である事がわかる。つまり、ＤＭＡＣ（２０１）はＲＤｃｈ２、３（５０１２、５０１３）とＷＲｃｈ４（５０１８）が未使用である。
【００３０】
また、画像処理・変換チップ（２０３）はＷＲｃｈ４（５０３６）、ＪＢＩＧエンコーダ・デコーダチップ（２０４）はＲＤｃｈ４（５０４４）とＷＲｃｈ４（５０４９）が使用されていない。そのため、ＪＢＩＧエンコーダ・デコーダチップ（２０４）を１チャンネル使うＪＢＩＧエンコード・デコード処理を行う事が出来る。この時、ＤＭＡＣ（２０１）のＲＤｃｈ３（５０１３）をＪＢＩＧエンコーダ・デコーダチップ（２０４）のＲＤｃｈ４（５０４４）と接続する。
【００３１】
そして、ＢＩＧエンコーダ・デコーダチップ（２０４）のＷＲｃｈ４（５０４９）とＤＭＡＣ（２０１）のＷＲｃｈ４（５０１８）が接続される。なお、この接続方法の場合、入力される画像データはカラーでもモノクロでも構わない。
【００３２】
図６はマルチプレクサ制御パターン（４００）の制御パターン（２）（４０２）における配線の設定を示している。
【００３３】
この場合は、モノクロ画像データが入力されるためＤＭＡＣ（２０１）のＲＤｃｈ０（６０１０）と画像処理・変換チップ（２０３）のＲＤｃｈ０（６０３０）が接続される。
【００３４】
その後、画像処理・変換チップ（２０３）内で画像変換が行われ１チャンネル分のデータが出力され、ＪＢＩＧエンコーダ・デコーダチップ（２０４）でＪＢＩＧ画像へとエンコードが行われる。この時、画像処理・変換チップ（２０３）のＷＲｃｈ０  （６０３２）とＪＢＩＧエンコーダ・デコーダチップ（２０４）のＲＤｃｈ０（６０４０）が接続される。
【００３５】
そして、ＪＢＩＧエンコーダ・デコーダチップ（２０４）からＪＢＩＧエンコードされた画像１チャンネル分がＤＭＡＣ（２０１）へと出力されてデータバス（１１０）へと渡る事となる。この時、ＪＢＩＧエンコーダ・デコーダチップ（２０４）のＷＲｃｈ０（６０４５）とＤＭＡＣ（２０１）のＷＲｃｈ０（６０１４）が接続される。ここで、もう一度図６を参照すると、グレーで示した部分のチャンネルが未使用である事がわかる。つまり、ＤＭＡＣ（２０１）はＲＤｃｈ１〜３（６０１１〜６０１３）とＷＲｃｈ１〜４（６０１５〜６０１８）が未使用である。画像処理・変換チップ（２０３）はＲＤｃｈ１（６０３１）とＷＲｃｈ１〜４（６０３３〜６０３６）が未使用となっている。
【００３６】
ＪＢＩＧエンコーダ・デコーダチップ（２０４）はＲＤｃｈ１〜４（６０４１〜６０４４）とＷＲｃｈ１〜４（６０４６〜６０４９）が未使用となる。そのため、ＪＢＩＧエンコーダ・デコーダチップ（２０４）を１チャンネル使うＪＢＩＧエンコード・デコード処理を最大で３つまで同時に行う事が出来る。この時、ＤＭＡＣ（２０１）のＲＤｃｈ１〜３（６０１１〜６０１３）とＪＢＩＧエンコーダ・デコーダチップ（２０４）のＲＤｃｈ１〜４（６０４１〜６０４４）が接続され、ＪＢＩＧエンコーダ・デコーダチップ（２０４）のＷＲｃｈ１〜４（６０４６〜６０４９）とＤＭＡＣ（２０１）のＷＲｃｈ１〜４（６０１５〜６０１８）が接続される事となる．
図７はマルチプレクサ制御パターン（４００）の制御パターン（３）（４０３）における配線の設定を示している。
【００３７】
この場合は、モノクロ画像データが入力されるためＤＭＡＣ（２０１）のＲＤｃｈ０（７０１０）と画像処理・変換チップ（２０３）のＲＤｃｈ０（７０３０）が接続される。
【００３８】
その後、画像処理・変換チップ（２０３）内で画像変換が行われ１チャンネル分のデータが出力される事となる。この時、ＪＢＩＧエンコードを行わないため、画像処理・変換チップ（２０３）のＷＲｃｈ０（７０３２）とＤＭＡＣ（２０１）のＷＲｃｈ０（７０１４）が接続される。ここで、もう一度図７を参照すると、グレーで示した部分のチャンネルが未使用である事がわかる。つまり、ＤＭＡＣ（２０１）に関してはＲＤｃｈ１〜２（７０１１〜７０１３）とＷＲｃｈ１〜４（７０１５〜７０１８）が未使用である。画像処理・変換チップに関してはＲＤｃｈ１（７０３１）とＷＲｃｈ１〜４（７０３３〜７０３６）が未使用である。
【００３９】
そしてＪＢＩＧエンコーダ・デコーダチップ（２０４）の全チャンネルＲＤｃｈ０〜４（７０４０〜７０４４）とＷＲｃｈ０〜４（７０４５〜７０４９）も未使用となる。そのため、ＪＢＩＧエンコーダ・デコーダチップ（２０４）を１チャンネル使うＪＢＩＧエンコード・デコード処理を最大で３つまで同時に行う事が出来る。この時、ＤＭＡＣ（２０１）のＲＤｃｈ１〜３（７０１１〜７０１３）とＪＢＩＧエンコーダ・デコーダチップ（２０４）のＲＤｃｈ１〜３（７０４１〜７０４３）が接続され、ＪＢＩＧエンコーダ・デコーダチップ（２０４）のＷＲｃｈ１〜３（７０４６〜７０４８）とＤＭＡＣ（２０１）のＷＲｃｈ１〜３（７０１５〜７０１７）が接続される事となる．
図８及び図９は図４のマルチプレクサ制御パターン（４００）のパターン（１）〜（３）（４０１〜４０３）を適用するための制御フロー図を表している。
【００４０】
まずは、図８に関して説明を行う。
【００４１】
図８は画像処理・変換チップ（２０３）を用いる処理が要求される場合のマルチプレクサ制御パターン選択フローを示す図となっている。
【００４２】
画像処理・変換チップ（２０３）が利用される処理が要求されると、まず画像処理・変換チップ（２０３）が使用中かどうかを確認する（Ｓ８０１）。
【００４３】
この時、画像処理・変換チップ（２０３）が使用中であれば終了を待つ必要があるため配線をしない（Ｓ８０２）。
【００４４】
画像処理・変換チップ（２０３）が使用中でない場合は、ＪＢＩＧエンコーダ・デコーダチップ（２０４）が使用中かを確認する（Ｓ８０３）。
【００４５】
この時、ＪＢＩＧエンコーダ・デコーダチップ（２０４）が使用中であれば、既にパターン（１）（４０１）で配線済みであるため、配線の変更を行わない（Ｓ８０４）。
【００４６】
ＪＢＩＧエンコーダ・デコーダチップ（２０４）が使用中でない場合は、画像処理・変換チップ（２０３）をカラー画像の処理・変換に利用するかを確認する（Ｓ８０５）。
【００４７】
この時、画像処理・変換チップ（２０３）がカラー画像の処理・変換に用いられる場合は、パターン（１）（４０１）で配線を行う（Ｓ８０６）。
【００４８】
画像処理・変換チップ（２０３）がモノクロ画像の処理・変換に用いられる場合は、画像処理・変換チップ（２０３）での処理後にＪＢＩＧエンコーダ・デコーダ（２０４）を利用するかどうかを確認する（Ｓ８０７）。
【００４９】
この時、ＪＢＩＧエンコーダ・デコーダ（２０４）を用いるならば、パターン（２）（４０２）で配線を行う（Ｓ８０８）。
【００５０】
ＪＢＩＧエンコーダ・デコーダ（２０４）を用いない場合は、パターン（３）（４０３）で配線を行う（Ｓ８０９）。
【００５１】
図９はＪＢＩＧエンコーダ・デコーダチップ（２０４）を用いる処理が要求される場合のマルチプレクサ制御パターン選択フローを示す図となっている。
【００５２】
ＪＢＩＧエンコーダ・デコーダチップ（２０４）が利用される処理が要求されると、まず画像処理・変換チップ（２０３）が使用中かどうかを確認する（Ｓ９０１）。
【００５３】
この時、画像処理・変換チップ（２０３）が使用中ならば、既にパターン（１）（４０１）で配線されているため配線の変更無しとなる（Ｓ９０２）。
【００５４】
画像処理・変換チップ（２０３）が使用中でないならば、次にＪＢＩＧエンコーダ・デコーダチップ（２０４）が使用中かどうかを確認する（Ｓ９０３）。
【００５５】
この時、ＪＢＩＧエンコーダ・デコーダチップ（２０４）が使用中ならば、既にパターン（１）（４０１）で配線されているため配線の変更無しとなる（Ｓ９０４）。
【００５６】
ＪＢＩＧエンコーダ・デコーダチップ（２０４）が使用中でないならば、パターン（１）（４０１）で配線を行う（Ｓ９０５）。
【符号の説明】
【００５７】
１００  複合機、１０１  ＣＰＵ、１０２  ＲＯＭ、１０３  ＤＲＡＭ、
１０４  操作部、１０５  読み取り部、１０６  記録部、１０７  通信部、
１０８  画像処理部、１１０  データバス
【図１】
2019008490.tif 000003
【図２】
2019008490.tif 000004
【図３】
2019008490.tif 000005
【図４】
2019008490.tif 000006
【図５】
2019008490.tif 000007
【図６】
2019008490.tif 000008
【図７】
2019008490.tif 000009
【図８】
2019008490.tif 000010
【図９】
2019008490.tif 000011