(57)【要約】【課題】半導体素子の特性の低下を防ぐことが可能な半導体装置および、この半導体装置を用いた表示装置を提供する。【解決手段】  有機絶縁材料と、前記有機絶縁材料に分散された複数の微細導電体とを含む基板と、前記基板上に設けられた半導体素子とを備えた半導体装置。【選択図】図１
2019121734.tif 000002
【特許請求の範囲】
【請求項１】
有機絶縁材料と、前記有機絶縁材料に分散された複数の微細導電体とを含む基板と、
前記基板上に設けられた半導体素子と
を備えた半導体装置。
【請求項２】
更に、前記基板と前記半導体素子との間の無機絶縁膜を有する
請求項１に記載の半導体装置。
【請求項３】
前記有機絶縁材料はポリイミドを含む
請求項１に記載の半導体装置。
【請求項４】
前記基板の表面抵抗率は、１０9Ω/ｓｑ以下である
請求項１に記載の半導体装置。
【請求項５】
前記微細導電体の直径は２μｍ以下である
請求項１に記載の半導体装置。
【請求項６】
前記基板は、前記半導体素子が設けられた第１面と、前記第１面に対向する第２面とを有し、
前記基板では、前記第２面側の前記微細導電体の密度が、前記第１面側の前記微細導電体の密度よりも高くなっている
請求項１に記載の半導体装置。
【請求項７】
前記基板は、積層された第１層および第２層を含み、
前記複数の微細導電体は、前記第１層および前記第２層の少なくとも一方に設けられている
請求項１に記載の半導体装置。
【請求項８】
更に、前記第１層と前記第２層との間に設けられた絶縁層を有する
請求項７に記載の半導体装置。
【請求項９】
前記基板は、前記微細導電体の密度の高い高密度領域と、前記高密度領域よりも前記微細導電体の密度の低い低密度領域とを有している
請求項１に記載の半導体装置。
【請求項１０】
更に、前記高密度領域および前記低密度領域のうち、前記低密度領域に対向して前記基板上に設けられた配線を有する
請求項９に記載の半導体装置。
【請求項１１】
前記基板は接地電位に接続されている
請求項１記載の半導体装置。
【請求項１２】
前記半導体素子は薄膜トランジスタである
請求項１に記載の半導体装置。
【請求項１３】
前記基板は可撓性基板である
請求項１に記載の半導体装置。
【請求項１４】
前記微細導電体は、金属またはカーボンを含む
請求項１に記載の半導体装置。
【請求項１５】
有機絶縁材料と、前記有機絶縁材料に分散された複数の微細導電体とを含む基板と、
前記基板上に設けられた半導体素子と、
前記半導体素子上に設けられ、複数の画素を含む表示素子層と
を備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、基板上に半導体素子を有する半導体装置および、この半導体装置を用いた表示装置に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）等の半導体素子は、様々な分野の電子機器に活用されている（例えば、特許文献１参照）。半導体素子は、例えば基板上に設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−４９５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基板および半導体素子を含む半導体装置では、薄膜トランジスタ等の半導体素子の特性の低下を防ぐことが望まれている。
【０００５】
半導体素子の特性の低下を防ぐことが可能な半導体装置および、この半導体装置を用いた表示装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本技術の一実施の形態に係る半導体装置は、有機絶縁材料と、有機絶縁材料に分散された複数の微細導電体とを含む基板と、基板上に設けられた半導体素子とを備えたものである。
【０００７】
本技術の一実施の形態に係る表示装置は、有機絶縁材料と、有機絶縁材料に分散された複数の微細導電体とを含む基板と、基板上に設けられた半導体素子と、半導体素子上に設けられ、複数の画素を含む表示素子層とを備えたものである。
【０００８】
本技術の一実施の形態に係る半導体装置および表示装置では、基板に微細導電体が含まれているので、基板を介して半導体素子にかかる電界が遮蔽される。
【発明の効果】
【０００９】
本技術の一実施の形態に係る半導体装置および表示装置によれば、基板が微細導電体を含むようにしたので、基板を介した半導体素子への電界の影響を抑えることができる。よって、半導体素子の特性の低下を防ぐことができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１０】
【図１】本技術の一実施の形態に係る表示装置の概略構成を表す断面模式図である。
【図２】図１に示した半導体装置の構成を表す断面図である。
【図３】図１に示した表示装置の配線構成を説明するための平面模式図である。
【図４Ａ】図１に示した表示装置の製造方法の一工程を表す断面模式図である。
【図４Ｂ】図４Ａに続く工程を表す断面模式図である。
【図４Ｃ】図４Ｂに続く工程を表す断面模式図である。
【図５】電界遮蔽層を含む半導体装置の概略構成を表す断面模式図である。
【図６】図５に示した電界遮蔽層の機能について説明するための断面模式図である。
【図７】図１に示した微細導電体の作用について説明するための断面模式図である。
【図８】変形例１に係る半導体装置の概略構成を表す断面模式図である。
【図９】変形例２に係る半導体装置の概略構成を表す断面模式図である。
【図１０】図９に示した半導体装置の他の例を表す断面模式図である。
【図１１Ａ】変形例３に係る半導体装置の概略構成を表す断面模式図である。
【図１１Ｂ】図１１Ａに示した基板および配線層の構成を表す平面模式図である。
【図１２】図１１Ａに示した基板の形成方法の一例について説明するための断面模式図である。
【図１３】表示装置の機能構成を表すブロック図である。
【図１４】撮像装置の構成を表すブロック図である。
【図１５】電子機器の構成を表すブロック図である。
【発明を実施するための形態】
【００１１】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（微細導電体を含む基板を有する表示装置の例）
２．変形例１（基板の一方の面側に微細導電体が密集している例）
３．変形例２（基板が多層構造を有する例）
４．変形例３（配線間領域に微細導電体が配置されている例）
５．表示装置の機能構成例
６．撮像装置の例
７．電子機器の例
【００１２】
＜実施の形態＞
［構成］
図１は、本技術の一実施の形態に係る表示装置（表示装置１）の断面構成を模式的に表したものである。表示装置１は、例えば有機電界発光（ＥＬ：Electro-Luminescence）装置であり、半導体装置１０上に表示素子層１４を備えたものである。
【００１３】
図２は、半導体装置１０の構成を表している。半導体装置１０は、基板１１の表面Ｓ１上に、例えば絶縁膜１２およびＴＦＴ層１３をこの順に有している。ＴＦＴ層１３にはＴＦＴ１０ａが設けられている。基板１１の裏面Ｓ２（表面Ｓ１に対向する面）には、金属薄膜１５が設けられている（図１）。
【００１４】
基板１１は、例えば可撓性基板（可撓性を有する基板）である。基板１１の厚み（図１，２のＺ方向の大きさ）は、例えば２０μｍ〜４０μｍである。本実施の形態では、この基板１１が、有機絶縁材料１１Ｒ中に複数の微細導電体１１Ｃを含んでいる。詳細は後述するが、これにより、基板１１を介してＴＦＴ層１３（ＴＦＴ１０ａ）にかかる電界が、簡便な方法で遮蔽される。
【００１５】
有機絶縁材料１１Ｒは、基板１１の大部分を構成し、基板１１の形状を維持している。この有機絶縁材料１１Ｒには、例えばＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート），ポリアミド，ポリエーテルサルフォン（ＰＥＳ）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料を用いることができる。有機絶縁材料１１Ｒには、ＰＩまたはポリアミドを用いることが好ましい。ＰＩおよびポリアミドは熱耐性が高いので、ＴＦＴ層１３の製造工程で、例えば３００℃〜５００℃程度に加熱しても変性等が抑えられる。したがって、基板１１上に直接ＴＦＴ層１３を形成することができる。ＰＩおよびポリアミド以外の樹脂材料を有機絶縁材料１１Ｒに用いるとき、別の基板を用意し、この基板上にＴＦＴ層１３を形成した後に、このＴＦＴ層１３を基板１１に転写するようにしてもよい。
【００１６】
複数の微細導電体１１Ｃは、例えば、有機絶縁材料１１Ｒ中に分散して配置されている。複数の微細導電体１１Ｃが凝集して塊状となり、この塊状の微細導電体１１Ｃが分散して設けられていてもよい。この微細導電体１１Ｃは、例えば静電気等に起因して基板１１の裏面Ｓ２側に発生した電界を遮蔽するためのものである。複数の微細導電体１１Ｃを含む基板１１の表面抵抗率は、例えば１０9Ω/ｓｑ以下である。表面抵抗率が１０9Ω/ｓｑ以下の基板１１を用いることにより、静電気に起因したＴＦＴ層１３への電界の影響を十分に抑えることができる。
【００１７】
各々の微細導電体１１Ｃは、例えば略球状の粒子であり、この粒子の直径は２μｍ以下程度であることが好ましい。直径２μｍ以下の粒子を用いることにより、基板１１の平坦性が維持される。微細導電体１１Ｃは、例えばＩＴＯ（Indium Tin Oxide），酸化亜鉛（ＺｎＯ）またはドープ酸化亜鉛等の導電性金属酸化物により構成されている。微細導電体１１Ｃは、例えば、金属酸化物以外の金属を含む材料により構成するようにしてもよく、あるいは、カーボン系の導電性材料により構成するようにしてもよい。微細導電体１１Ｃは、粒子以外の形状を有していてもよく、例えば、ワイヤ状またはチューブ状の形状を有していてもよい。
【００１８】
複数の微細導電体１１Ｃを含む基板１１は、例えば金属薄膜１５または筐体（図示せず）を介して接地（ＧＮＤ）電位に接続されている。
【００１９】
絶縁膜１２は、例えば基板１１の表面Ｓ１全面にわたって設けられている。この絶縁膜１２は、例えば無機絶縁材料により構成されている。絶縁膜１２は、例えば酸化シリコン（ＳｉＯx），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ）およびリン（Ｐ）がドープされたＳｉＯのうちの少なくとも１種を含む単層膜または積層膜により構成されている。絶縁膜１２は、酸化アルミニウム（Ａｌ2Ｏ3）を含んでいてもよい。絶縁膜１２の厚みは、例えば２００ｎｍ以上１０００ｎｍ以下である。この絶縁膜１２は、ＴＦＴ層１３の半導体層１３１（後述）の下面に接しており、例えば半導体層１３１との間で良好な界面を形成している。無機絶縁材料からなる絶縁膜１２と基板１１との間に、有機絶縁膜（図示せず）を設けるようにしてもよい。
【００２０】
ＴＦＴ層１３のＴＦＴ１０ａは、例えば、トップゲート型の薄膜トランジスタであり、絶縁膜１２上の選択的な領域に半導体層１３１を有している。この半導体層１３１上に、ゲート絶縁膜１３２を介してゲート電極１３３が形成されている。これらの半導体層１３１、ゲート絶縁膜１３２およびゲート電極１３３を覆うように、保護膜１３４と層間絶縁膜１３６Ａとが設けられている。保護膜１３４および層間絶縁膜１３６Ａには、半導体層１３１の一部に対向して、コンタクトホールＨ１が設けられている。層間絶縁膜１３６Ａ上には、そのコンタクトホールＨ１を埋め込むように、ソース・ドレイン電極１３５が形成され、これらの層間絶縁膜１３６Ａおよびソース・ドレイン電極１３５を覆って、層間絶縁膜１３６Ｂが形成されている。ＴＦＴ１０ａが、本技術の「半導体素子」の一具体例に相当する。
【００２１】
半導体層１３１は、絶縁膜１２上にパターン形成されている。この半導体層１３１は、ゲート電極１３３と対向する領域にチャネル領域（活性層）を含んでいる。半導体層１３１は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）等のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、酸化インジウム錫亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ: ＩｎＧａＺｎＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウム錫（ＩＴＯ）および酸化インジウム（ＩｎＯ）等が挙げられる。あるいは、半導体層１３１は、低温多結晶シリコン（ＬＴＰＳ）または非結晶シリコン（ａ−Ｓｉ）等から構成されていても構わない。
【００２２】
ゲート絶縁膜１３２は、例えば酸化シリコン（ＳｉＯx）、窒化シリコン（ＳｉＮx）、酸窒化シリコン（ＳｉＯＮ）および酸化アルミニウム（ＡｌＯx）等のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜から構成されている。
【００２３】
ゲート電極１３３は、印加されるゲート電圧（Ｖｇ）によって半導体層１３１中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１３３の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。
【００２４】
保護膜１３４は、例えば酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズ等により構成され、水蒸気バリア膜または水素バリア膜として機能するものである。
【００２５】
層間絶縁膜１３６Ａ，１３６Ｂは、例えば、アクリル系樹脂、ポリイミド（ＰＩ）、ノボラック系樹脂等の有機材料により構成されている。あるいは、層間絶縁膜１３６Ａには、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜および酸化アルミニウム等の無機材料が用いられてもよい。
【００２６】
ソース・ドレイン電極１３５は、ＴＦＴ１０ａのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１３３の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極１３５としては、電気伝導性の良い材料が選択されることが望ましい。
【００２７】
表示素子層１４は、複数の画素（後述の図３の画素ＰＸＬ）を含むと共に、ＴＦＴ１０ａが複数配置されたバックプレーンにより表示駆動される表示素子を含んでいる。表示素子としては、例えば有機ＥＬ素子などが挙げられる。有機ＥＬ素子は、ＴＦＴ層１３側から順に、例えばアノード電極、有機電界発光層およびカソード電極を有する。アノード電極は、ＴＦＴ１０ａのソース・ドレイン電極１３５に接続されている。カソード電極には、例えば後述の配線ＷＬ２などを通じて、各画素に共通のカソード電位が供給されるようになっている。
【００２８】
金属薄膜１５は、例えば基板１１が可撓性基板（有機材料からなる基板）である場合等に、基板１１の保護および補強等を目的として基板１１の裏面Ｓ２に貼り合わせられるものである。表示装置１には、金属薄膜１５が設けられていなくともよい。あるいは、金属薄膜１５に代えて、基板１１の裏面Ｓ２に樹脂フィルム（図示せず）を貼り合わせるようにしてもよい。この樹脂フィルムには、例えば、ポリイミド樹脂，アクリル系樹脂，スチレン系樹脂，ポリカーボネート系樹脂，エポキシ系樹脂，ポリエチレン，ポリエステルまたはシリコーン系樹脂等を用いることができる。
【００２９】
図３は、表示装置１の配線構成（バックプレーンの構成）を説明するための平面模式図である。
【００３０】
基板１１上の表示領域１１０Ａには、Ｙ方向に沿って配線ＷＬ１が、Ｘ方向に沿って配線ＷＬ２がそれぞれ配置されている。表示領域１１０Ａの周辺領域１１０Ｂには、配線ＷＬ１，ＷＬ２に電位を供給するための端子部１２０，１２１が配置されている。
【００３１】
配線ＷＬ１，ＷＬ２は、例えば信号線、走査線、電源線および共通電位線などのうちのいずれかとして機能するものであり、これらの配線ＷＬ１，ＷＬ２の交わる点が１つの画素ＰＸＬに相当する。配線ＷＬ１，ＷＬ２は、表示領域１１０Ａから周辺領域１１０Ｂまで延設されており、周辺領域１１０Ｂにおいて、端子部１２０，１２１に接続されている。配線ＷＬ２は、例えば共通電位線（カソード線）を含み、周辺領域１１０Ｂにおいて、端子部１２０に接続されている。配線ＷＬ１は例えば配線ＷＬ１１，ＷＬ１２を含んでおり（後述の図９参照）、配線ＷＬ１１が電源線、配線ＷＬ１２が信号線として機能する。
【００３２】
端子部１２０，１２１は、配線ＷＬ１，ＷＬ２に電位を供給するためのものであり、図示しない電源に接続される。これらのうち、端子部１２０は、例えばカソード電位等の固定電位を供給する端子部を含んでいる。ここでは、端子部１２０，１２１が、矩形状の基板１１の２辺に設けられている構成を例示しているが、端子部１２０，１２１は、基板１１の１辺にのみ設けられていてもよいし、３辺または４辺に設けられていても構わない。
【００３３】
図３にはＴＦＴ１０ａを図示していないが、ここでは、１つの画素ＰＸＬに１つのＴＦＴ１０ａが配置された場合を想定している。但し、ＴＦＴ１０ａの数は限定されず、１つの画素ＰＸＬに、２以上のＴＦＴ１０ａが配置されていてもよい。
【００３４】
［製造方法］
上記のような表示装置１は、例えば次のようにして製造することができる。図４Ａ〜図４Ｃは、表示装置１の製造プロセスを工程順に表したものである。
【００３５】
まず、ガラスなどよりなる支持基板２１０を準備する。次いで、図４Ａに示したように、この支持基板２１０上に、有機絶縁材料１１Ｒおよび微細導電体１１Ｃを含むワニスを塗布する。塗布は、例えばスリットコート法またはスピンコート法を用いて行う。
【００３６】
次いで、図４Ｂに示したように、支持基板２１０上に塗布したワニスの硬化処理を行う。硬化処理は、例えば、乾燥工程および焼成工程を含んでいる。乾燥工程は、例えば、減圧乾燥を用いて行い、焼成工程は、例えば、４００℃以上に加熱して行う。これにより、支持基板２１０上に、複数の微細導電体１１Ｃを含む基板１１が形成される。
【００３７】
支持基板２１０上に、複数の微細導電体１１Ｃを含む基板１１を形成した後、基板１１の表面Ｓ１上に、絶縁膜１２、ＴＦＴ層１３および表示素子層１４をこの順に形成する。具体的には、例えば以下のようにしてこれらを形成する。
【００３８】
まず、基板１１の表面Ｓ１全面に、例えばＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて無機絶縁材料を含む絶縁膜１２を形成する。次に、ＴＦＴ層１３を形成する。一例としては、図２に示したＴＦＴ１０ａを形成する。具体的には、まず、絶縁膜１２上に上述した材料（例えば酸化物半導体）よりなる半導体層１３１を、例えばスパッタ法等により成膜した後、例えばフォトリソグラフィおよびエッチングにより、所定の形状にパターニングする。続いて、上述した材料よりなるゲート絶縁膜１３２を、例えばＣＶＤ法等を用いて成膜する。この後、ゲート絶縁膜１３２上に、上述した材料からなるゲート電極１３３を、パターン形成した後、このゲート電極１３３をマスクとしてゲート絶縁膜１３２をエッチングすることでゲート絶縁膜１３２をパターニングする。続いて、保護膜１３４および層間絶縁膜１３６Ａを形成した後、半導体層１３１の一部に対向する領域に、コンタクトホールＨ１を形成する。この後、層間絶縁膜１３６Ａ上に、コンタクトホールＨ１を埋め込むように、上述した金属材料よりなるソース・ドレイン電極１３５を形成する。これにより、ＴＦＴ１０ａを形成することができる。その後、ソース・ドレイン電極１３５を覆うように層間絶縁膜１３６Ｂを形成する。
【００３９】
続いて、ＴＦＴ層１３上に、表示素子層１４を形成する。例えば表示素子層１４が有機ＥＬ素子を含む場合には、ＴＦＴ層１３上に、例えばアノード電極、有機電界発光層、およびカソード電極を含む表示素子層１４を形成する。
【００４０】
このようにして表示素子層１４を形成した後、図４Ｃに示したように、基板１１の裏面Ｓ２から支持基板２１０を剥離する。この支持基板２１０の剥離は、例えば、支持基板２１０の裏面側からレーザ光Ｌを照射する方法、所謂ＬＬＯ（Laser Lift Off）により行う。最後に、基板１１の裏面Ｓ２に金属薄膜１５を形成することにより、図１に示した表示装置１が完成する。
【００４１】
［作用、効果］
本実施の形態の表示装置１では、外部から入力される映像信号に基づいて、表示素子層１４の各画素が表示駆動され、映像表示がなされる。このとき、半導体装置１０のＴＦＴ層１３では、例えば画素毎にＴＦＴ１０ａが電圧駆動される。具体的には、ある画素のＴＦＴ１０ａのゲート電極１３３に閾値電圧以上の電圧が供給されると、半導体層１３１が活性化され（チャネルを形成し）、これにより、一対のソース・ドレイン電極１３５間に電流が流れる。
【００４２】
本実施の形態の半導体装置１０では、基板１１に微細導電体１１Ｃが含まれているので、基板１１を介してＴＦＴ１０ａにかかる電界が、簡便な方法で遮蔽される。以下、この作用・効果について説明する。
【００４３】
可撓性の基板の裏面には静電気が発生しやすい。この静電気に起因した電荷によって電界が生じ、この電界が基板を介してＴＦＴの特性に影響を及ぼすおそれがある。この電界の影響を抑えるため、基板とＴＦＴとの間に電界遮蔽層（後述の図５および図６の電界遮蔽層１０２）を設ける方法が考えられる。
【００４４】
図５は、電界遮蔽層１０２を有する半導体装置１００の断面構成を模式的に表している。この半導体装置１００は、基板（基板１０１）上に、電界遮蔽層１０２、絶縁膜１２およびＴＦＴ層１３をこの順に有している。半導体装置１００の基板１０１は、有機絶縁材料により構成されており、微細導電体（図１の微細導電体１１Ｃ）を含んでいない。電界遮蔽層１０２は、例えば、導電性の金属膜等により構成されている。電界遮蔽層１０２は、例えば支持基板に固定された基板１０１上に、スパッタ法などを用いて金属膜を成膜することにより形成する。
【００４５】
この半導体装置１００では、図６に示したように、基板１０１の裏面に発生した電荷（＋）によって生じる電界は、電界遮蔽層１０２によって遮蔽される。したがって、電界によるＴＦＴ層１３の特性の変化を抑えることができる。しかしながら、半導体装置１００では、スパッタ法等を用いて電界遮蔽層１０２を形成するので、電界遮蔽層１０２の材料費および工数増加等に起因して製造コストが高くなりやすい。したがって、半導体装置１００の生産性が低くなる。
【００４６】
これに対し、半導体装置１０では、図７に示したように、基板１１に微細導電体１１Ｃが含まれているので、電界遮蔽層（図５および図６の電界遮蔽層１０２）に代えて、微細導電体１１Ｃにより、基板１１を介してＴＦＴ１０ａにかかる電界が遮蔽される。したがって、電界に起因したＴＦＴ１０ａの特性の低下が抑えられる。また、微細導電体１１Ｃを含む基板１１は、上述のように簡便な方法で形成することができるので、半導体装置１００に比べて、コストの増加を抑えることができる。よって、生産性を向上させることが可能となる。
【００４７】
このように、本実施の形態の半導体装置１０では、基板１１に微細導電体１１Ｃが含まれているので、基板１１を介してＴＦＴ１０ａにかかる電界が、簡便な方法で遮蔽される。
【００４８】
以上説明したように本実施の形態では、基板１１が微細導電体１１Ｃを含むようにしたので、基板１１を介したＴＦＴ１０ａへの電界の影響を抑えることができる。よって、ＴＦＴ１０ａの特性の低下を防ぐことができる。
【００４９】
以下、本実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
【００５０】
＜変形例１＞
図８は、上記実施の形態の変形例１に係る半導体装置（半導体装置１０Ａ）の断面構成を模式的に表したものである。この半導体装置１０Ａの基板１１では、微細導電体１１Ｃが裏面Ｓ２側に集まっている。この点を除き、半導体装置１０Ａは上記実施の形態の半導体装置１０と同様の構成を有し、その作用および効果も同様である。
【００５１】
基板１１内の表面Ｓ１に近い部分では、微細導電体１１Ｃの密度が低くなっている。基板１１内の裏面Ｓ２に近い部分では、表面Ｓ１に近い部分に比べて、微細導電体１１Ｃの密度が高くなっており、裏面Ｓ２に近い部分で複数の微細導電体１１Ｃが分散して配置されている。即ち、微細導電体１１Ｃは、基板１１の裏面Ｓ２側に密集している。このように大部分の微細導電体１１Ｃが、基板１１の裏面Ｓ２側に配置されていると、基板１１の厚み方向に略均等に微細導電体１１Ｃが分布されている場合に比べて、微細導電体１１ＣがＴＦＴ層１３に及ぼす影響を小さくすることができる。例えば、基板１１とＴＦＴ層１３との間の寄生容量およびバックチャネル効果を小さくすることができる。
【００５２】
裏面Ｓ２側に微細導電体１１Ｃが密集している基板１１は、例えば、以下のようにして形成することができる。例えば、有機絶縁材料１１Ｒおよび微細導電体１１Ｃを含むワニスを支持基板２１０に塗布した（図４Ａ）後、しばらく静置することにより、微細導電体１１Ｃを沈殿させる。この後、硬化処理を行う（図４Ｂ）ことにより、裏面Ｓ２側に微細導電体１１Ｃが密集した基板１１が形成される。あるいは、磁性を有する微細導電体１１Ｃを用い、支持基板２１０側に磁石を配置することにより、裏面Ｓ２側に微細導電体１１Ｃを密集させるようにしてもよい。
【００５３】
この半導体装置１０Ａは、上記半導体装置１０と同様に、基板１１に含まれる微細導電体１１Ｃにより、基板１１を介したＴＦＴ１０ａへの電界の影響を抑えることができる。更に、裏面Ｓ２側に微細導電体１１Ｃを密集させ、表面Ｓ１側の微細導電体１１Ｃの密度を低くすることにより、微細導電体１１ＣがＴＦＴ層１３に及ぼす影響を小さくすることができる。
【００５４】
＜変形例２＞
図９は、上記実施の形態の変形例２に係る半導体装置（半導体装置１０Ｂ）の断面構成を模式的に表したものである。この半導体装置１０Ｂの基板１１は、第１層１１Ａおよび第２層１１Ｂを含む積層構造を有している。この点を除き、半導体装置１０Ｂは上記実施の形態の半導体装置１０と同様の構成を有し、その作用および効果も同様である。
【００５５】
基板１１は、裏面Ｓ２側から第１層１１Ａ、絶縁層１１Ｉおよび第２層１１Ｂを有している。換言すれば、基板１１の裏面Ｓ２は第１層１１Ａに設けられ、表面Ｓ１は第２層１１Ｂに設けられている。
【００５６】
第１層１１Ａは、例えば、有機絶縁材料１１ＲＡを含んでいる。この第１層１１Ａには、微細導電体は含まれていない。有機絶縁材料１１ＲＡには、上記有機絶縁材料１１Ｒと同様の材料を用いることができる。
【００５７】
第１層１１Ａと第２層１１Ｂとの間に設けられた絶縁層１１Ｉは、例えば無機絶縁材料により構成されている。絶縁層１１Ｉは、例えば、酸化シリコン（ＳｉＯx），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ）およびリン（Ｐ）がドープされたＳｉＯのうちの少なくとも１種を含む単層膜または積層膜により構成されている。絶縁層１１Ｉは、酸化アルミニウム（Ａｌ2Ｏ3）を含んでいてもよい。
【００５８】
第２層１１Ｂは、例えば、有機絶縁材料１１ＲＢおよび微細導電体１１ＣＢを含んでいる。有機絶縁材料１１ＲＢには、上記有機絶縁材料１１Ｒと同様の材料を用いることができる。微細導電体１１ＣＢの材料および形状は、上記微細導電体１１Ｃと同様である。有機絶縁材料１１ＲＢは、第１層１１Ａの有機絶縁材料１１ＲＡと同じ材料により構成されていてもよく、あるいは異なる材料により構成されていてもよい。
【００５９】
図１０は、半導体装置１０Ｂの模式的な断面構成の他の例を表している。第１層１１Ａが有機絶縁材料１１ＲＡおよび微細導電体１１ＣＡを含んでおり、第２層１１Ｂに微細導電体が含まれていなくてもよい。この第１層１１Ａのみに微細導電体１１ＣＡが含まれる基板１１では、微細導電体１１ＣＡがＴＦＴ層１３に及ぼす影響を小さくすることができる。例えば、基板１１とＴＦＴ層１３との間の寄生容量およびバックチャネル効果を小さくすることができる。
【００６０】
第１層１１Ａおよび第２層１１Ｂが各々、有機絶縁材料１１ＲＡ，１１ＲＢおよび微細導電体１１ＣＡ，１１ＣＢを含んでいてもよい。
【００６１】
第１層１１Ａおよび第２層１１Ｂの少なくともいずれか一方に、微細導電体１１ＣＡまたは微細導電体１１ＣＢを含む半導体装置１０Ｂは、上記半導体装置１０と同様に、基板１１に含まれる微細導電体１１ＣＡ，１１ＣＢにより、基板１１を介したＴＦＴ１０ａへの電界の影響を抑えることができる。
【００６２】
＜変形例３＞
図１１Ａは、上記実施の形態の変形例３に係る半導体装置（半導体装置１０Ｃ）の断面構成を模式的に表したものである。この半導体装置１０Ｃの基板１１は、面方向（図１１ＡのＸＹ面方向）に沿って、微細導電体１１Ｃの密度の異なる領域（高密度領域１１Ｈ，低密度領域１１Ｌ）が配置されている。この点を除き、半導体装置１０Ｃは上記実施の形態の半導体装置１０と同様の構成を有し、その作用および効果も同様である。
【００６３】
半導体装置１０Ｃは、例えば、基板１１の表面Ｓ１上に、絶縁膜１２、配線層１６およびＴＦＴ層１３をこの順に有している。
【００６４】
図１１Ｂは、基板１１および配線層１６の平面構成を模式的に表したものである。図１１Ｂに示したＡ−Ａ'線に沿った断面構成が、図１１Ａに対応している。配線層１６は、Ｘ方向およびＹ方向に各々延びる複数の配線１６Ｗを有しており、各配線１６Ｗの間には配線間領域１６Ａが設けられている。
【００６５】
基板１１は、微細導電体１１Ｃの密度の高い高密度領域１１Ｈと、高密度領域１１Ｈに比べて微細導電体１１Ｃの密度の低い低密度領域１１Ｌとを有している。基板１１の面方向に沿って、複数の高密度領域１１Ｈおよび低密度領域１１Ｌが配置されている。高密度領域１１Ｈは、例えば、配線層１６の配線間領域１６Ａに対向して配置され、低密度領域１１Ｌは、例えば、配線層１６の配線１６Ｗに対向して配置されている。換言すれば、基板１１の微細導電体１１Ｃは、配線１６Ｗに対向する領域を避けて配置されている。
【００６６】
このように、配線１６Ｗに対向する位置に低密度領域１１Ｌを配置することにより、微細導電体１１Ｃと配線１６Ｗとの間の寄生容量の発生が抑えられる。高密度領域１１Ｈの微細導電体１１Ｃは、基板１１の裏面Ｓ２側に密集されていることが好ましい。高密度領域１１Ｈの微細導電体１１Ｃを基板１１の裏面Ｓ２側に密集させることにより、より効果的に微細導電体１１Ｃと配線１６Ｗとの間の寄生容量の発生を抑えることができる。
【００６７】
図１２は、高密度領域１１Ｈおよび低密度領域１１Ｌを有する基板１１の形成方法の一例を表している。例えば、複数の磁石１８を有するステージ１７を準備する。磁石１８は、例えば、配線間領域１６Ａに対向する位置に配置しておく。このステージ１７上に、磁性を有する微細導電体１１Ｃを含む基板１１を載せる。これにより、磁石１８に対向する位置に微細導電体１１Ｃが移動し、高密度領域１１Ｈおよび低密度領域１１Ｌが形成される。
【００６８】
この半導体装置１０Ｃは、上記半導体装置１０と同様に、基板１１に含まれる微細導電体１１Ｃにより、基板１１を介したＴＦＴ１０ａへの電界の影響を抑えることができる。更に、配線１６Ｗに対向する位置に、基板１１の低密度領域１１Ｌを配置することにより、微細導電体１１Ｃと配線１６Ｗとの間の寄生容量の発生を抑えることができる。
【００６９】
＜機能構成例＞
図１３は、上記実施の形態等において説明した表示装置１の機能ブロック構成を表すものである。
【００７０】
表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置１は、例えばタイミング制御部２１と、信号処理部２２と、駆動部２３と、表示画素部２４とを備えている。
【００７１】
タイミング制御部２１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部２２等の駆動制御を行うものである。信号処理部２２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部２３に出力するものである。駆動部２３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部２４の各画素を駆動するものである。表示画素部２４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子（上述の表示素子層１４）と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部２３または表示画素部２４の一部を構成する各種回路に、上述のＴＦＴ１０ａが用いられる。
【００７２】
＜表示装置以外の適用例＞
上記実施の形態等では、半導体装置１０，１０Ａ，１０Ｂ，１０Ｃの適用例として表示装置１を例に挙げて説明したが、半導体装置１０，１０Ａ，１０Ｂ，１０Ｃは、表示装置１の他にも、図１４に示したような撮像装置（撮像装置２）に用いられてもよい。
【００７３】
撮像装置２は、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２は、例えばタイミング制御部２５と、駆動部２６と、撮像画素部２７と、信号処理部２８とを備えている。
【００７４】
タイミング制御部２５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部２６の駆動制御を行うものである。駆動部２６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部２７の各画素から信号を読み出す駆動を行うものである。撮像画素部２７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部２８は、撮像画素部２７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部２６または撮像画素部２７の一部を構成する各種回路に、上述のＴＦＴ１０ａが用いられる。
【００７５】
＜電子機器の例＞
上記実施の形態等において説明した表示装置１（または撮像装置２）は、様々なタイプの電子機器に用いることができる。図１５に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
【００７６】
電子機器３は、例えば上述の表示装置１（または撮像装置２）と、インターフェース部３０とを有している。インターフェース部３０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部３０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
【００７７】
以上、実施の形態等を挙げて説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
【００７８】
また、上記実施の形態等では、トップゲート構造のＴＦＴ１０ａを例示したが、本技術はボトムゲート構造のＴＦＴ１０ａを有する半導体装置にも適用可能である。
【００７９】
また、上記変形例１（図８）では、微細導電体１１Ｃの密度が、基板１１の表面Ｓ１側に比べて、裏面Ｓ２側で高くなっている場合について説明した。微細導電体１１Ｃの密度は、基板１１の表面Ｓ１側で高く、裏面Ｓ２側で低くなっていてもよい。
【００８０】
また、上記変形例２（図９，図１０）では、基板１１が第１層１１Ａおよび第２層１１Ｂを含む場合について説明した。基板１１は、有機絶縁材料を含む層を３層以上有していてもよい。
【００８１】
更に、上記実施の形態等では、ＴＦＴ１０ａ（ＴＦＴ層１３）を含む半導体装置１０，１０Ａ，１０Ｂ，１０Ｃを例に挙げて説明したが、本技術の半導体装置は、ＴＦＴ以外の半導体素子を有するものであってもよい。ＴＦＴ以外の半導体素子は、例えば、容量素子または光電変換素子などの電極を有する様々なタイプの半導体素子である。
【００８２】
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００８３】
尚、本技術は以下のような構成を取ることも可能である。
（１）
有機絶縁材料と、前記有機絶縁材料に分散された複数の微細導電体とを含む基板と、
前記基板上に設けられた半導体素子と
を備えた半導体装置。
（２）
更に、前記基板と前記半導体素子との間の無機絶縁膜を有する
前記（１）に記載の半導体装置。
（３）
前記有機絶縁材料はポリイミドを含む
前記（１）または（２）に記載の半導体装置。
（４）
前記基板の表面抵抗率は、１０9Ω/ｓｑ以下である
前記（１）ないし（３）のうちいずれか１つに記載の半導体装置。
（５）
前記微細導電体の直径は２μｍ以下である
前記（１）ないし（４）のうちいずれか１つに記載の半導体装置。
（６）
前記基板は、前記半導体素子が設けられた第１面と、前記第１面に対向する第２面とを有し、
前記基板では、前記第２面側の前記微細導電体の密度が、前記第１面側の前記微細導電体の密度よりも高くなっている
前記（１）ないし（５）のうちいずれか１つに記載の半導体装置。
（７）
前記基板は、積層された第１層および第２層を含み、
前記複数の微細導電体は、前記第１層および前記第２層の少なくとも一方に設けられている
前記（１）ないし（６）のうちいずれか１つに記載の半導体装置。
（８）
更に、前記第１層と前記第２層との間に設けられた絶縁層を有する
前記（７）に記載の半導体装置。
（９）
前記基板は、前記微細導電体の密度の高い高密度領域と、前記高密度領域よりも前記微細導電体の密度の低い低密度領域とを有している
前記（１）ないし（８）のうちいずれか１つに記載の半導体装置。
（１０）
更に、前記高密度領域および前記低密度領域のうち、前記低密度領域に対向して前記基板上に設けられた配線を有する
前記（９）に記載の半導体装置。
（１１）
前記基板は接地電位に接続されている
前記（１）ないし（１０）のうちいずれか１つ記載の半導体装置。
（１２）
前記半導体素子は薄膜トランジスタである
前記（１）ないし（１１）のうちいずれか１つに記載の半導体装置。
（１３）
前記基板は可撓性基板である
前記（１）ないし（１２）のうちいずれか１つに記載の半導体装置。
（１４）
前記微細導電体は、金属またはカーボンを含む
前記（１）ないし（１３）のうちいずれか１つに記載の半導体装置。
（１５）
有機絶縁材料と、前記有機絶縁材料に分散された複数の微細導電体とを含む基板と、
前記基板上に設けられた半導体素子と、
前記半導体素子上に設けられ、複数の画素を含む表示素子層と
を備えた表示装置。
【符号の説明】
【００８４】
１…表示装置、１０，１０Ａ，１０Ｂ，１０Ｃ…半導体装置、１０ａ…ＴＦＴ、１１…基板、１１Ｒ，１１ＲＡ，１１ＲＢ…有機絶縁材料、１１Ｃ，１１ＣＡ，１１ＣＢ…微細導電体、１１Ａ…第１層、１１Ｂ…第２層、１１Ｉ…絶縁層、１１Ｈ…高密度領域、１１Ｌ…低密度領域、１２…絶縁膜、１３…ＴＦＴ層、１４…表示素子層、１５…金属薄膜、１６…配線層、１６Ｗ…配線、１６Ａ…配線間領域、１７…ステージ、１８…磁石、１３１…半導体層、１３２…ゲート絶縁膜、１３３…ゲート電極、１３４…保護膜、１３５…ソース・ドレイン電極、１３６Ａ，１３６Ｂ…層間絶縁膜、１１０Ａ…表示領域、１１０Ｂ…周辺領域、１２０，１２１…端子部、２１０…支持基板、２…撮像装置、３…電子機器、２１，２５…タイミング制御部、２２，２８…信号処理部、２３，２６…駆動部、２４…表示画素部、２７…撮像画素部、３０…インターフェース部、Ｈ１…コンタクトホール、ＷＬ１，ＷＬ２…配線。
【図１】
2019121734.tif 000003
【図２】
2019121734.tif 000004
【図３】
2019121734.tif 000005
【図４Ａ】
2019121734.tif 000006
【図４Ｂ】
2019121734.tif 000007
【図４Ｃ】
2019121734.tif 000008
【図５】
2019121734.tif 000009
【図６】
2019121734.tif 000010
【図７】
2019121734.tif 000011
【図８】
2019121734.tif 000012
【図９】
2019121734.tif 000013
【図１０】
2019121734.tif 000014
【図１１Ａ】
2019121734.tif 000015
【図１１Ｂ】
2019121734.tif 000016
【図１２】
2019121734.tif 000017
【図１３】
2019121734.tif 000018
【図１４】
2019121734.tif 000019
【図１５】
2019121734.tif 000020