(57)【要約】【課題】高調波終端回路による特性の劣化が抑制された半導体装置を提供する。【解決手段】半導体装置１００Ａは、半導体基板１１０と、半導体基板１１０に形成されたトランジスタＱ１であって、入力端に供給される入力信号を増幅して出力端から増幅信号を出力するトランジスタＱ１と、増幅信号に含まれる高調波成分を減衰させるための第１の高調波終端回路ＨＴ１ａであって、一端がトランジスタＱ１の出力端に接続され、他端がトランジスタＱ１の接地端に接続されるように半導体基板１１０に形成された第１の高調波終端回路ＨＴ１ａと、を備える。【選択図】図２
2019079872.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成されたトランジスタであって、入力端に供給される入力信号を増幅して出力端から増幅信号を出力するトランジスタと、
前記増幅信号に含まれる高調波成分を減衰させるための第１の高調波終端回路であって、一端が前記トランジスタの出力端に接続され、他端が前記トランジスタの接地端に接続されるように前記半導体基板に形成された第１の高調波終端回路と、
を備える、半導体装置。
【請求項２】
前記増幅信号に含まれる高調波成分を減衰させるための第２の高調波終端回路であって、一端が前記トランジスタの出力端に接続され且つ他端が前記トランジスタの接地端に接続されるように前記半導体基板に形成された第２の高調波終端回路を更に備え、
前記第２の高調波終端回路は、前記トランジスタが形成される領域に対して前記第１の高調波終端回路と対称的に配置される、請求項１に記載の半導体装置。
【請求項３】
前記第１の高調波終端回路は、直列接続された第１キャパシタ及び第１インダクタを含み、
前記第２の高調波終端回路は、直列接続された第２キャパシタ及び第２インダクタを含み、
前記半導体装置は、
前記第１キャパシタ及び前記第１インダクタの間と、前記第２キャパシタ及び前記第２インダクタとの間を接続するように前記半導体基板に形成された第３インダクタを更に含む、請求項２に記載の半導体装置。
【請求項４】
前記トランジスタの出力端と前記第３インダクタとを接続するように前記半導体基板に形成された第３キャパシタを更に含む、請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
携帯電話の通信網を用いる携帯端末においては、基地局へ送信する無線周波数（ＲＦ：Radio Frequency）信号の電力を増幅するための電力増幅モジュールが用いられる。電力増幅モジュールでは、増幅器から出力される増幅信号の高調波成分（増幅信号の基本周波数の整数倍の周波数を有する信号）を減衰させるために、高調波終端回路が用いられる。例えば、特許文献１には、出力整合回路の高調波終端回路が基本波出力とは別のパッドを設けて構成された電力増幅モジュールが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第８９８３４０６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、本発明者の鋭意検討により、半導体基板が実装されたモジュール基板上に高調波終端回路のグランドを落とす構成では、高調波終端回路によって電力増幅モジュールの特性が劣化することが新規に見出された。すなわち、ワイヤボンディング実装の場合、ボンドワイヤの形状のばらつきに起因して、高調波終端の特性にばらつきが生じる。また、フリップチップ実装の場合、バンプにおいて出力の損失が生じることにより高調波終端の特性が劣化する。更に、高調波終端回路に外部と接続するための外部電極を備えると、高調波終端回路を保護するためのＥＳＤ保護素子を必要となるが、増幅器の出力においては電圧振幅が大きいため、当該出力のレベルを保ちつつＥＳＤ保護素子を追加することは困難である。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、高調波終端回路による特性の劣化が抑制された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、半導体基板と、半導体基板に形成されたトランジスタであって、入力端に供給される入力信号を増幅して出力端から増幅信号を出力するトランジスタと、増幅信号に含まれる高調波成分を減衰させるための第１の高調波終端回路であって、一端がトランジスタの出力端に接続され、他端がトランジスタの接地端に接続されるように半導体基板に形成された第１の高調波終端回路と、を備える。
【発明の効果】
【０００７】
本発明によれば、高調波終端回路による特性の劣化が抑制された半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る半導体装置に搭載される電力増幅回路の回路図である。
【図２】本発明の第１実施形態に係る半導体装置１００Ａの概略平面図である。
【図３】比較例の半導体装置１０００の概略平面図である。
【図４】ゲインのシミュレーション結果を示す図である。
【図５】Ｐ２ｄＢのシミュレーション結果を示す図である。
【図６】ＰＡＥ（電力付加効率）のシミュレーション結果を示す図である。
【図７】本発明の第１実施形態の変形例に係る半導体装置２００Ａの概略平面図である。
【図８】本発明の第２実施形態に係る半導体装置１００Ｂの概略平面図である。
【図９】本発明の第３実施形態に係る半導体装置１００Ｃの概略平面図である。
【発明を実施するための形態】
【０００９】
添付図面を参照して、本発明の好適な実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。
【００１０】
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体装置に搭載される電力増幅回路の回路図である。図１に示される電力増幅回路１は、無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号である入力信号を増幅し、増幅信号を出力する回路である。入力信号の周波数は、例えば数百ＭＨｚ〜数ＧＨｚ程度である。
【００１１】
電力増幅回路１は、例えば、トランジスタＱ１、高調波終端回路ＨＴ１、インダクタＬ１０、寄生インダクタＬ２０を備える。
【００１２】
トランジスタＱ１は、ＲＦ信号の増幅を行う電力増幅器を構成する。本実施形態では、トランジスタＱ１は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。なお、トランジスタは、例えば電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の他のトランジスタであってもよい。
【００１３】
トランジスタＱ１のベース（入力端）には、入力信号ＲＦｉｎが供給される。トランジスタＱ１のコレクタ（出力端）には、インダクタＬ１０を経由して電源電圧Ｖｃｃが供給される。トランジスタＱ１のエミッタ（接地端）は、寄生インダクタＬ２０を経由して接地に接続される。トランジスタＱ１は、入力信号ＲＦｉｎを増幅して、コレクタから増幅信号ＲＦｏｕｔを出力する。なお、図示は省略されているが、トランジスタＱ１のベースには、バイアス回路からバイアス電流又は電圧が供給される。なお、電力増幅回路１が備えるトランジスタＱ１の数は、１つに限らず、複数であってもよい。
【００１４】
インダクタＬ１０は、ＲＦ信号の電源側への漏出を抑制するチョークインダクタである。なお、インダクタＬ１０は、説明のためにインダクタンス素子の記号が用いられているが、インダクタンス素子に限らず、インダクタンス成分を有する他の要素により構成されていてもよい。インダクタンス成分を有する他の要素とは、例えば、ワイヤボンディングにより形成されたボンドワイヤ等である。
【００１５】
寄生インダクタＬ２０は、インダクタンス成分を有する要素であり、例えば、トランジスタＱ１が形成される半導体基板自身が持つ寄生インダクタンスと半導体基板を実装するためのモジュール基板に形成された配線等の寄生インダクタンスである。
【００１６】
高調波終端回路ＨＴ１は、トランジスタＱ１のコレクタから出力される増幅信号ＲＦｏｕｔに含まれる高調波成分を減衰させる回路である。具体的には、高調波終端回路ＨＴ１は、直列接続されたキャパシタＣ１及びインダクタＬ１を含む直列共振回路である。
【００１７】
キャパシタＣ１の一端は、トランジスタＱ１のコレクタに接続され、キャパシタＣ１の他端は、インダクタＬ１の一端に接続される。インダクタＬ１の他端は、トランジスタＱ１のエミッタに接続される。インダクタＬ１は、インダクタンス成分を有する要素であり、例えば、トランジスタＱ１が形成される半導体基板内に形成された配線である。なお、高調波終端回路の数は一つに限られず、高調波終端回路ＨＴ１に並列な他の高調波終端回路を設けてもよい。
【００１８】
図２は、本発明の第１実施形態に係る半導体装置１００Ａの概略平面図である。
【００１９】
半導体装置１００Ａは、例えば、半導体基板１１０、トランジスタ領域１２０、高調波終端回路ＨＴ１ａ（第１の高調波終端回路）、及び高調波終端回路ＨＴ１ｂ（第２の高調波終端回路）を備える。
【００２０】
半導体基板１１０は、種々の素子を搭載するためのＸＹ平面に平行な略矩形状の主面１１０Ｐを有する半導体基板である。半導体基板１１０は、例えば、所謂フリップチップ実装によって、バンプ１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ等を介して不図示のモジュール基板に実装される。
【００２１】
トランジスタ領域１２０は、トランジスタＱ１が形成される領域である。本実施形態では、トランジスタＱ１は、複数のフィンガ（単位トランジスタ）が並列接続されたマルチフィンガトランジスタである。トランジスタ領域１２０に形成されるトランジスタＱ１の複数のフィンガは、Ｙ軸に平行な中線１２０Ｍについて対称的に配置される。トランジスタ領域１２０のうち、中線１２０Ｍに対してＸ軸負方向に位置する領域を第１トランジスタ領域１２０ａとし、中線１２０Ｍに対してＸ軸正方向に位置する領域を第２トランジスタ領域１２０ｂとする。
【００２２】
第１トランジスタ領域１２０ａに形成されるトランジスタＱ１のエミッタは、バンプ１３０ａに電気的に接続される。また、第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１のエミッタは、バンプ１３０ｂに電気的に接続される。そして、バンプ１３０ａ、１３０ｂは、半導体基板１１０をモジュール基板に実装する際に、当該モジュール基板に形成された接地電極に電気的に接続される。これにより、各トランジスタＱ１のエミッタが接地に接続される。
【００２３】
第１トランジスタ領域１２０ａに形成されるトランジスタＱ１のコレクタは、バンプ１３０ｃに電気的に接続される。第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１のコレクタは、バンプ１３０ｄに電気的に接続される。そして、バンプ１３０ｃ、１３０ｄは、半導体基板１１０をモジュール基板へ実装する際に、当該モジュール基板に形成された配線に電気的に接続される。
【００２４】
高調波終端回路ＨＴ１ａは、図１を用いて説明したように、第１トランジスタ領域１２０ａに形成されるトランジスタＱ１のコレクタから出力される増幅信号に含まれる高調波成分を減衰させる回路である。具体的には、高調波終端回路ＨＴ１ａは、直列接続されたキャパシタＣ１ａ（第１キャパシタ）及びインダクタＬ１ａ（第１インダクタ）を含む直列共振回路である。インダクタＬ１ａは、例えば、半導体基板１１０に設けられたインダクタンス成分を有する配線である。
【００２５】
高調波終端回路ＨＴ１ａの一端は、半導体基板１１０において、第１トランジスタ領域１２０ａに形成されるトランジスタＱ１の出力端に接続される。また、高調波終端回路ＨＴ１ａの他端は、半導体基板１１０において、第１トランジスタ領域１２０ａに形成されるトランジスタＱ１の接地端に接続される。具体的には、キャパシタＣ１ａの一端は、第１トランジスタ領域１２０ａに形成されるトランジスタＱ１のコレクタに接続され、キャパシタＣ１ａの他端は、インダクタＬ１ａの一端に接続される。インダクタＬ１ａの他端は、上述のとおりモジュール基板における接地電極に電気的に接続されるバンプ１３０ａに接続される。
【００２６】
同様に、高調波終端回路ＨＴ１ｂは、図１を用いて説明したように、第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１のコレクタから出力される増幅信号に含まれる高調波成分を減衰させる回路である。具体的には、高調波終端回路ＨＴ１ｂは、直列接続されたキャパシタＣ１ｂ（第２キャパシタ）及びインダクタＬ１ｂ（第２インダクタ）を含む直列共振回路である。インダクタＬ１ｂは、例えば、半導体基板１１０に設けられたインダクタンス成分を有する配線である。
【００２７】
高調波終端回路ＨＴ１ｂの一端は、半導体基板１１０において、第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１の出力端に接続される。また、高調波終端回路ＨＴ１ｂの他端は、半導体基板１１０において、第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１の接地端に接続される。具体的には、キャパシタＣ１ｂの一端は、第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１のコレクタに接続され、キャパシタＣ１ｂの他端は、インダクタＬ１ｂの一端に接続される。インダクタＬ１ｂの他端は、上述のとおりモジュール基板における接地電極に電気的に接続されるバンプ１３０ｂに接続される。
【００２８】
高調波終端回路ＨＴ１ａ及び高調波終端回路ＨＴ１ｂは、上述した中線１２０Ｍについて対称的に配置される。換言すれば、高調波終端回路ＨＴ１ａ及び高調波終端回路ＨＴ１ｂは、トランジスタ領域１２０について対称的に配置される。具体的には、キャパシタＣ１ａ及びキャパシタＣ１ｂは、中線１２０Ｍ（トランジスタ領域１２０）について対称的に配置され、インダクタＬ１ａ及びインダクタＬ１ｂは、中線１２０Ｍ（トランジスタ領域１２０）について対称的に配置される。
【００２９】
図３は、比較例の半導体装置１０００の概略平面図である。以下では、比較例の半導体装置１０００の構成のうち、本発明の第１実施形態に係る半導体装置１００Ａの構成と異なる部分について説明し、半導体装置１００Ａの構成と同一の部分については適宜説明を省略する。
【００３０】
半導体装置１０００は、バンプ１３０ａ、１３０ｂ、１３０ｃ、１３０ｄの他、バンプ１３０ｅ、１３０ｆを備える。バンプ１３０ｅ、１３０ｆは、半導体基板１１０をモジュール基板に実装する際に、当該モジュール基板に形成された接地電極に電気的に接続される。
【００３１】
半導体装置１０００は、高調波終端回路ＨＴ１０ａ、ＨＴ１０ｂを備える。高調波終端回路ＨＴ１０ａは、直列接続されたキャパシタＣ１ａ及びインダクタＬ１０ａを含む直列共振回路である。また、高調波終端回路ＨＴ１０ｂは、直列接続されたキャパシタＣ１ｂ及びインダクタＬ１０ｂを含む直列共振回路である。
【００３２】
高調波終端回路ＨＴ１０ａの一端は、第１トランジスタ領域１２０ａに形成されるトランジスタＱ１の出力端に接続される。しかしながら、高調波終端回路ＨＴ１０ａの他端は、第１トランジスタ領域１２０ａに形成されるトランジスタＱ１の接地端には接続されずに、バンプ１３０ｅを通じてモジュール基板の接地電極に接続される。具体的には、キャパシタＣ１ａの一端は、第１トランジスタ領域１２０ａに形成されるトランジスタＱ１のコレクタに接続され、キャパシタＣ１ａの他端は、インダクタＬ１０ａの一端に接続される。インダクタＬ１０ａの他端は、上述のとおりモジュール基板における接地電極に電気的に接続されるバンプ１３０ｅに接続される。
【００３３】
同様に、高調波終端回路ＨＴ１０ｂの一端は、第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１の出力端に接続される。しかしながら、高調波終端回路ＨＴ１０ｂの他端は、第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１の接地端には接続されずに、バンプ１３０ｆを通じてモジュール基板の接地電極に接続される。具体的には、キャパシタＣ１ｂの一端は、第２トランジスタ領域１２０ｂに形成されるトランジスタＱ１のコレクタに接続され、キャパシタＣ１ｂの他端は、インダクタＬ１０ｂの一端に接続される。インダクタＬ１０ｂの他端は、上述のとおりモジュール基板における接地電極に電気的に接続されるバンプ１３０ｆに接続される。
【００３４】
図４は、ゲインのシミュレーション結果を示す図である。図４において、横軸はＲＦ信号の出力レベル（ｄＢｍ）、縦軸はゲイン（ｄＢ）である。図４において、実線は、本発明の第１実施形態に係る半導体装置１００Ａのゲインのシミュレーション結果を示し、破線は、比較例の半導体装置１０００のゲインのシミュレーション結果を示す。なお、半導体装置１００Ａ及び半導体装置１０００のいずれについても、ＲＦ信号の周波数は３５００ＭＨｚとしている。
【００３５】
図４に示すとおり、半導体装置１００Ａでは、比較例である半導体装置１０００と比較して、ゲインの線形性が向上していることが分かる。特に、半導体装置１０００のゲインは、出力レベルが大きくなると、比較的早い段階で大きな落ち込みがみられる。その一方で、半導体装置１００Ａのゲインは、約３０ｄＢｍ付近まで大きな変化がみられず、ゲインの線形性が保たれていることが分かる。
【００３６】
図５は、Ｐ２ｄＢのシミュレーション結果を示す図である。ここで、Ｐ２ｄＢとは、理想的な線形の出力特性から２ｄＢ低下した点の出力レベルをいう。図５において、横軸はＲＦ信号の周波数（Ｈｚ）、縦軸はＰ２ｄＢ（ｄＢｍ）である。図５において、実線は、本発明の第１実施形態に係る半導体装置１００ＡのＰ２ｄＢのシミュレーション結果を示し、破線は、比較例の半導体装置１０００のＰ２ｄＢのシミュレーション結果を示す。
【００３７】
図５に示すとおり、半導体装置１００Ａでは、半導体装置１０００と比較して、３．４０〜３．６０ＧＨｚの周波数帯域におけるＰ２ｄＢが向上していることが分かる。
【００３８】
図６は、ＰＡＥ（電力付加効率）のシミュレーション結果を示す図である。図６において、横軸はＲＦ信号の周波数（Ｈｚ）、縦軸はＰＡＥ（％）である。図６において、実線は、本発明の第１実施形態に係る半導体装置１００のＰＡＥのシミュレーション結果を示し、破線は、比較例の半導体装置１０００のＰＡＥのシミュレーション結果を示す。
【００３９】
図６に示すとおり、半導体装置１００Ａでは、半導体装置１０００と比較して、３．４０〜３．６０ＧＨｚの周波数帯域におけるＰＡＥが向上していることが分かる。
【００４０】
以上のとおり、半導体装置１００Ａでは、高調波終端回路ＨＴ１ａ、ＨＴ１ｂの一端はそれぞれ、トランジスタＱ１の出力端に接続され、高調波終端回路ＨＴ１ａ、ＨＴ１ｂの他端はそれぞれ、トランジスタＱ１の接地端に接続される。そのため、半導体装置１００Ａでは、高調波終端回路ＨＴ１ａとＨＴ１ｂの他端がトランジスタの接地端に接続されるバンプ１３０ａ，１３０ｂに接続されることで、バンプ１３０ｅ、１３０ｆが持つ寄生抵抗に比べてバンプ１３０ａ、１３０ｂが持つ寄生抵抗成成分が小さい。従って、半導体装置１００Ａの出力の損失を減らすことができる。更に、半導体装置１００Ａでは、高調波終端回路は、チップ内で閉じられるため、外部電極を必要としない。従って、高調波終端回路を保護するためのＥＳＤ保護素子を追加する必要がなくなる。
【００４１】
また、半導体装置１００Ａは、複数の高調波終端回路ＨＴ１ａ及び高調波終端回路ＨＴ１ｂを有する。そのため、半導体装置１００Ａでは、トランジスタ領域１２０に形成されるトランジスタＱ１のコレクタと高調波終端回路とを接続する配線の長さのばらつきが減少する。
【００４２】
更に、これら半導体装置１００Ａの高調波終端回路ＨＴ１ａ及び高調波終端回路ＨＴ１ｂは、トランジスタ領域１２０について対称的に配置される。そのため、半導体装置１００Ａでは、トランジスタ領域１２０に形成されるトランジスタＱ１のコレクタと高調波終端回路とを接続する配線の長さのばらつきが減少する。
【００４３】
［第１実施形態の変形例］
図７は、本発明の第１実施形態の変形例に係る半導体装置２００Ａの概略平面図である。
【００４４】
半導体装置２００Ａは、例えば、半導体基板２１０、トランジスタ領域２２０、高調波終端回路ＨＴ２ａ、ＨＴ２ｂを備える。
【００４５】
半導体基板２１０は、種々の素子を搭載するためのＸＹ平面に平行な略矩形状の主面２１０Ｐを有する半導体基板である。半導体基板２１０は、所謂ワイヤボンディング実装によって、半導体基板２１０に設けられた端子と不図示のモジュール基板に設けられた端子とを金属ワイヤで接続することにより、当該モジュール基板に実装される。
【００４６】
トランジスタ領域２２０は、トランジスタＱ１が形成される領域である。本実施形態では、トランジスタＱ１は、複数のフィンガ（単位トランジスタ）が並列接続されたマルチフィンガトランジスタである。トランジスタ領域２２０に形成されるトランジスタＱ１の複数のフィンガは、Ｙ軸に平行な中線２２０Ｍについて対称的に配置される。トランジスタ領域２２０のうち、中線２２０Ｍに対してＸ軸負方向に位置する領域を第１トランジスタ領域２２０ａとし、中線２２０Ｍに対してＸ軸正方向に位置する領域を第２トランジスタ領域２２０ｂとする。
【００４７】
半導体基板２１０内には、ビア２３０ａ１、２３０ａ２、２３０ａ３、２３０ａ４、２３０ｂ１、２３０ｂ２、２３０ｂ３、２３０ｂ４が形成される。第１トランジスタ領域２２０ａに形成されるトランジスタＱ１のエミッタは、ビア２３０ａ１、２３０ａ２、２３０ａ３、２３０ａ４に電気的に接続される。また、第２トランジスタ領域２２０ｂに形成されるトランジスタＱ１のエミッタは、ビア２３０ｂ１、２３０ｂ２、２３０ｂ３、２３０ｂ４に電気的に接続される。ビア２３０ａ１、２３０ａ２、２３０ａ３、２３０ａ４、２３０ｂ１、２３０ｂ２、２３０ｂ３、２３０ｂ４は、半導体基板２１０に設けられた不図示のエミッタ端子に接続される。そして、当該エミッタ端子は、半導体基板２１０をモジュール基板に実装する際に、当該モジュール基板に形成された接地電極に電気的に接続される。これにより、トランジスタＱ１のエミッタが接地に接続される。なお、ビアについては、中線２２０Ｍに形成されていても、問題無い。
【００４８】
半導体基板２１０には、コレクタ端子２４０ａ、２４０ｂ、２４０ｃ、２４０ｄが形成される。第１トランジスタ領域２２０ａに形成されるトランジスタＱ１のコレクタは、コレクタ端子２４０ａ、２４０ｂに電気的に接続される。第２トランジスタ領域２２０ｂに形成されるトランジスタＱ１のコレクタは、コレクタ端子２４０ｃ、２４０ｄに電気的に接続される。そして、コレクタ端子２４０ａ、２４０ｂ、２４０ｃ、２４０ｄは、半導体基板２１０をモジュール基板へ実装する際に、当該モジュール基板に形成された配線に電気的に接続される。
【００４９】
高調波終端回路ＨＴ２ａは、図１を用いて説明したように、第１トランジスタ領域２２０ａに形成されるトランジスタＱ１のコレクタから出力される増幅信号に含まれる高調波成分を減衰させる回路である。具体的には、高調波終端回路ＨＴ２ａは、直列接続されたキャパシタＣ２ａ及びインダクタＬ２ａを含む直列共振回路である。インダクタＬ２ａは、半導体基板２１０に設けられたインダクタンス成分を有する配線である。
【００５０】
高調波終端回路ＨＴ２ａの一端は、第１トランジスタ領域２２０ａに形成されるトランジスタＱ１の出力端に接続され、高調波終端回路ＨＴ２ａの他端は、第１トランジスタ領域２２０ａに形成されるトランジスタＱ１のエミッタおよびビア２３０ａ１〜ビア２３０ａ４に接続される。具体的には、キャパシタＣ２ａの一端は、第１トランジスタ領域２２０ａに形成されるトランジスタＱ１のコレクタに接続され、キャパシタＣ２ａの他端は、インダクタＬ２ａの一端に接続される。インダクタＬ２ａの他端は、上述のとおり半導体基板２１０に設けられた不図示のエミッタ端子に接続されるビア２３０ａ１、２３０ａ２、２３０ａ３、２３０ａ４に接続される。
【００５１】
同様に、高調波終端回路ＨＴ２ｂは、図１を用いて説明したように、第１トランジスタ領域２２０ａに形成されるトランジスタＱ１のコレクタから出力される増幅信号に含まれる高調波成分を減衰させる回路である。具体的には、高調波終端回路ＨＴ２ｂは、直列接続されたキャパシタＣ２ｂ及びインダクタＬ２ｂを含む直列共振回路である。インダクタＬ２ｂは、半導体基板２１０に設けられたインダクタンス成分を有する配線である。
【００５２】
高調波終端回路ＨＴ２ｂの一端は、第２トランジスタ領域２２０ｂに形成されるトランジスタＱ１の出力端に接続され、高調波終端回路ＨＴ２ｂの他端は、第２トランジスタ領域２２０ｂに形成されるトランジスタＱ１のエミッタおよびビア２３ｂａ１〜ビア２３０ｂ４に接続される。具体的には、キャパシタＣ２ｂの一端は、第２トランジスタ領域２２０ｂに形成されるトランジスタＱ１のコレクタに接続され、キャパシタＣ２ｂの他端は、インダクタＬ２ｂの一端に接続される。インダクタＬ２ｂの他端は、上述のとおり半導体基板２１０に設けられた不図示のエミッタ端子に接続されるビア２３０ｂ１、２３０ｂ２、２３０ｂ３、２３０ｂ４に接続される。
【００５３】
以上のとおり、半導体装置２００Ａでは、高調波終端回路ＨＴ２ａ、ＨＴ２ｂの一端はそれぞれ、トランジスタＱ１の出力端に接続され、高調波終端回路ＨＴ２ａ、ＨＴ２ｂの他端はそれぞれ、トランジスタＱ１の接地端に接続される。そのため、ボンドワイヤ等によって高調波終端回路をモジュール基板に接続する必要がなくなり、ボンドワイヤの形状のばらつきによる特性の劣化が減少する。
【００５４】
［第２実施形態］
図８は、本発明の第２実施形態に係る半導体装置１００Ｂの概略平面図である。以下では、本発明の第２実施形態に係る半導体装置１００Ｂの構成のうち、本発明の第１実施形態に係る半導体装置１００Ａの構成と異なる部分について説明し、半導体装置１００Ａの構成と同一の部分については適宜説明を省略する。
【００５５】
半導体装置１００Ｂは、インダクタＬ３（第３インダクタ）を更に備える。インダクタＬ３は、高調波終端回路ＨＴ１ａに含まれるキャパシタＣ１ａ及びインダクタＬ１ａの間と、高調波終端回路ＨＴ１ｂに含まれるキャパシタＣ１ｂ及びインダクタＬ１ｂの間とを接続するように半導体基板１１０に形成される。インダクタＬ３は、例えば、半導体基板１１０に設けられたインダクタンス成分を有する配線である。
【００５６】
当該構成により、半導体装置１００Ｂでは、インダクタＬ１ａ及びＬ１ｂの線路長にばらつきが生じても、高調波終端回路ＨＴ１ａ及びＨＴ１ｂのインピーダンスのばらつきが減少する。
【００５７】
［第３実施形態］
図９は、本発明の第３実施形態に係る半導体装置１００Ｃの概略平面図である。以下では、本発明の第３実施形態に係る半導体装置１００Ｃの構成のうち、本発明の第２実施形態に係る半導体装置１００Ｂの構成と異なる部分について説明し、半導体装置１００Ｂの構成と同一の部分については適宜説明を省略する。
【００５８】
半導体装置１００Ｃは、キャパシタＣ２（第３キャパシタ）を更に備える。キャパシタＣ２は、トランジスタＱ１のコレクタ（出力端）と、インダクタＬ３とを接続するように半導体基板１１０に形成される。キャパシタＣ２は、例えば、インダクタＬ３の線路に沿った中間の地点に接続される。
【００５９】
当該構成により、半導体装置１００Ｃでは、インダクタＬ１ａ及びＬ１ｂの線路長にばらつきが生じても、高調波終端回路ＨＴ１ａ及びＨＴ１ｂのインピーダンスのばらつきが更に減少する。
【００６０】
［他の実施形態］
上述した各実施形態に係る半導体装置は、トランジスタ領域について対称的に配置された高調波終端回路を２つ備えるものとした。しかしながら、半導体装置が備える高調波終端回路の数は、２つに限られず、１つ又は３つ以上であってもよい。例えば、半導体装置は、トランジスタ領域について対称的に配置された２つの高調波終端回路からなる組を２つ以上（例えば、２つ、３つ、及び４つ等）備えてもよい。また、高調波終端回路は、トランジスタ領域について対称的に配置されなくてもよい。
【００６１】
以上、本発明の例示的な実施形態について説明した。半導体装置１００Ａでは、高調波終端回路ＨＴ１ａ、ＨＴ１ｂの一端はそれぞれ、トランジスタＱ１の出力端に接続され、高調波終端回路ＨＴ１ａ、ＨＴ１ｂの他端はそれぞれ、トランジスタＱ１の接地端に接続される。そのため、半導体装置１００Ａでは、バンプにおける出力の損失が減少する。更に、半導体装置１００Ａでは、高調波終端回路のためのＥＳＤ保護素子を追加する必要がなくなる。
【００６２】
また、半導体装置１００Ａは、複数の高調波終端回路ＨＴ１ａ及び高調波終端回路ＨＴ１ｂを有する。そのため、半導体装置１００Ａでは、トランジスタ領域１２０に含まれる複数のトランジスタＱ１の各コレクタと高調波終端回路とを接続する配線の長さのばらつきが減少する。
【００６３】
更に、これら半導体装置１００Ａの高調波終端回路ＨＴ１ａ及び高調波終端回路ＨＴ１ｂは、トランジスタ領域１２０について対称的に配置される。そのため、半導体装置１００Ａでは、トランジスタ領域１２０に含まれる複数のトランジスタＱ１の各コレクタと高調波終端回路とを接続する配線の長さのばらつきが減少する。
【００６４】
また、半導体装置２００Ａでは、高調波終端回路ＨＴ２ａ、ＨＴ２ｂの他端はそれぞれ、トランジスタＱ１の接地線に接続される。そのため、ボンドワイヤ等によって高調波終端回路をモジュール基板に接続する必要がなくなり、ボンドワイヤの形状のばらつきによる特性の劣化が減少する。
【００６５】
また、半導体装置１００Ｂは、インダクタＬ３（第３インダクタ）を更に備える。インダクタＬ３は、高調波終端回路ＨＴ１ａに含まれるキャパシタＣ１ａ及びインダクタＬ１ａの間と、高調波終端回路ＨＴ１ｂに含まれるキャパシタＣ１ｂ及びインダクタＬ１ｂの間とを接続するように半導体基板１１０に形成される。そのため、半導体装置１００Ｂでは、インダクタＬ１ａ及びＬ１ｂの線路長にばらつきが生じても、高調波終端回路ＨＴ１ａ及びＨＴ１ｂのインピーダンスのばらつきが減少する。
【００６６】
また、半導体装置１００Ｃは、キャパシタＣ２（第３キャパシタ）を更に備える。キャパシタＣ２は、トランジスタＱ１のコレクタ（出力端）と、インダクタＬ３とを接続するように半導体基板１１０に形成される。そのため、半導体装置１００Ｃでは、インダクタＬ１ａ及びＬ１ｂの線路長にばらつきが生じても、高調波終端回路ＨＴ１ａ及びＨＴ１ｂのインピーダンスのばらつきが更に減少する。
【００６７】
以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。
【符号の説明】
【００６８】
１…電力増幅回路、１００Ａ、１００Ｂ、１００Ｃ、２００Ａ、１０００…半導体装置、１１０、２１０…半導体基板、１２０、２２０…トランジスタ領域、１２０ａ、２２０ａ…第１トランジスタ領域、１２０ｂ、２２０ｂ…第２トランジスタ領域、１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ、１３０ｅ、１３０ｆ…バンプ、２３０ａ１、２３０ａ２、２３０ａ３、２３０ａ４、２３０ｂ１、２３０ｂ２、２３０ｂ３、２３０ｂ４…ビア、２４０ａ、２４０ｂ、２４０ｃ、２４０ｄ…コレクタ端子、ＨＴ１ａ、ＨＴ１ｂ、ＨＴ２ａ、ＨＴ２ｂ、ＨＴ１０ａ、ＨＴ１０ｂ…高調波終端回路、Ｃ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、Ｃ２…キャパシタ、Ｌ１ａ、Ｌ１ｂ、Ｌ２ａ、Ｌ２ｂ、Ｌ１０ａ、Ｌ１０ｂ、Ｌ３…インダクタ、Ｑ１…トランジスタ
【図１】
2019079872.tif 000003
【図２】
2019079872.tif 000004
【図３】
2019079872.tif 000005
【図４】
2019079872.tif 000006
【図５】
2019079872.tif 000007
【図６】
2019079872.tif 000008
【図７】
2019079872.tif 000009
【図８】
2019079872.tif 000010
【図９】
2019079872.tif 000011