(57)【要約】      （修正有）【課題】光変調器に用いられる光検出器であって、小型で性能の良い光検出器を提供する。【解決手段】ＳＯＩ基板のＳｉ層に第１の導電型の不純物元素をドープされている電極領域と、電極領域に接して形成された光吸収部と、Ｓｉ層に第２の導電型の不純物元素をドープすることにより形成されたコレクタ領域及びエミッタ領域を有するトランジスタと、を有し、トランジスタのベース領域は、電極領域に接続されており、光吸収部において検出された信号をトランジスタにおいて増幅することを特徴とする光検出器２０ａ，２０ｂにより課題を解決する。【選択図】図２
2019079910.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板のＳｉ層に第１の導電型の不純物元素をドープされている電極領域と、
前記電極領域に接して形成された光吸収部と、
前記Ｓｉ層に第２の導電型の不純物元素をドープすることにより形成されたコレクタ領域及びエミッタ領域を有するトランジスタと、
を有し、
前記トランジスタのベース領域は、前記電極領域に接続されており、
前記光吸収部において検出された信号を前記トランジスタにおいて増幅することを特徴とする光検出器。
【請求項２】
前記光吸収部は、Ｇｅにより形成されていることを特徴とする請求項１に記載の光検出器。
【請求項３】
前記光吸収部にバイアス電圧を印加するための電極が設けられていることを特徴とする請求項２に記載の光検出器。
【請求項４】
前記光吸収部は、Ｓｉにより形成されていることを特徴とする請求項１に記載の光検出器。
【請求項５】
前記コレクタ領域または前記エミッタ領域に接続される抵抗を有し、
前記抵抗は、前記Ｓｉ層に不純物元素をドープすることにより形成されていることを特徴とする請求項１から４のいずれかに記載の光検出器。
【請求項６】
請求項１から５のいずれかに記載の光検出器と、
前記光検出器の出力を増幅する前記Ｓｉ層に形成された増幅器と、
前記Ｓｉ層により形成された光導波路と、
前記光導波路を伝播する光の位相を変化させる第１の位相シフタ、及び、第２の位相シフタと、
を有し、
前記第２の位相シフタにより、前記光導波路を伝播する光の位相を変調するものであって、
前記光検出器は、前記光導波路を伝播する光の強度を測定し、
前記光検出器において得られた信号を前記増幅器により増幅し、前記第１の位相シフタに供給することにより、前記光導波路を伝播する光の位相を制御することを特徴とする光変調器。
【請求項７】
前記第１の位相シフタは、ヒータであることを特徴とする請求項６に記載の光変調器。
【請求項８】
前記光検出器は２つ設けられており、
前記増幅器は、２つの前記光検出器の出力が各々入力している差動増幅器であることを特徴とする請求項６または７に記載の光変調器。
【請求項９】
前記光吸収部及び前記Ｓｉ層の上には、誘電体層が設けられており、
前記誘電体層の上には、前記光吸収部及び前記トランジスタが形成されている領域を覆う配線が形成されており、
前記配線は接地されていることを特徴とする請求項６から８のいずれかに記載の光変調器。
【請求項１０】
請求項１から５のいずれかに記載の光検出器と、
前記光検出器の出力を増幅する前記Ｓｉ層に形成された増幅器と、
前記Ｓｉ層により形成された光導波路と、
前記光導波路を伝播する光の位相を変化させる第１の位相シフタと、
を有し、
前記光検出器は、前記光導波路を伝播する光の強度を測定し、
前記光検出器において得られた信号を前記増幅器により増幅し、前記第１の位相シフタに供給することにより、前記光導波路を伝播する光の位相を制御することを特徴とする光集積回路。
【請求項１１】
前記光吸収部及び前記Ｓｉ層の上には、誘電体層が設けられており、
前記誘電体層の上には、前記光吸収部及び前記トランジスタが形成されている領域を覆う配線が形成されており、
前記配線は接地されていることを特徴とする請求項１０に記載の光集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出器、光変調器及び光集積回路に関するものである。
【背景技術】
【０００２】
情報通信においては、高速で大容量の通信の要求が高いことから光通信が普及しており、このような光通信においては、様々な光通信デバイスが用いられており、例えば、Ｓｉ基板の上に光集積回路を形成した光集積回路がある。
【０００３】
このような光集積回路は、ＳＯＩ（Silicon on Insulator）基板を加工することにより形成されており、電気信号を光信号に変換して送信する光送信機、受信した光信号を電気信号に復号する光受信機が形成される。これら光送受信機においては、正しく機能するために必要ないくつかのバイアス信号やオフセット信号を有しており、これら制御信号値を一定の最適範囲内に常に保持し続ける必要がある。また、これら制御信号値の最適値は温度や受信光強度などの変動要因に応じて変わるため、通常は光送受信機内部に設置した光強度モニタの信号を用いたフィードバック制御を通じて設定を行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１９１０６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記のような光変調器や光集積回路は、小型で性能が良いものが求められている。このため、光変調器等において光強度モニタのために用いられる光検出器も小型で、性能が良いものが求められている。
【課題を解決するための手段】
【０００６】
１つの態様では、光検出器は、ＳＯＩ基板のＳｉ層に第１の導電型の不純物元素をドープされている電極領域と、前記電極領域に接して形成された光吸収部と、前記Ｓｉ層に第２の導電型の不純物元素をドープすることにより形成されたコレクタ領域及びエミッタ領域を有するトランジスタと、を有し、前記トランジスタのベース領域は、前記電極領域に接続されており、前記光吸収部において検出された信号を前記トランジスタにおいて増幅する。
【発明の効果】
【０００７】
１つの側面として、光変調器等に用いられる光検出器であって、小型で性能の良い光検出器を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】光変調器の構造の説明図
【図２】第１の実施の形態における光変調器の構造図
【図３】第１の実施の形態における光検出器の構造の説明図
【図４】第１の実施の形態における光検出器の断面図
【図５】第１の実施の形態における差動増幅器の構造の説明図
【図６】第１の実施の形態における差動増幅器の要部断面図
【図７】第１の実施の形態における他の光検出器の断面図
【図８】第２の実施の形態における光変調器の要部の回路図
【図９】第３の実施の形態における光集積回路の要部の回路図
【発明を実施するための形態】
【０００９】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１０】
〔第１の実施の形態〕
ところで、Ｓｉ基板を用いた光集積回路では、光検出器や光変調器等の光デバイスと、これらを制御するための電子デバイスとを組み合わせることにより形成されている。
【００１１】
一例として、光変調器について図１に基づき説明する。図１に示される光変調器では、Ｓｉ基板９１０の上に、マッハツェンダ（ＭＺ）変調器が形成されている。マッハツェンダ変調器は、２つのアーム９１１、９１２を有しており、一方のアーム９１１には、高速位相シフタ９１３と低速位相シフタ９１５が設けられており、他方のアーム９１２には、高速位相シフタ９１４と低速位相シフタ９１６が設けられている。
【００１２】
高速位相シフタ９１３、９１４は、Ｓｉ基板９１０の外の信号変調制御回路９５０に接続されており、高速位相シフタ９１３、９１４において、高速に光変調を行うことにより、光送信信号を生成することができる。
【００１３】
低速位相シフタ９１５、９１６は、アーム９１１、９１２間における光の位相差がπ／４となるように調整するために設けられている。即ち、出力される光信号の変調振幅が最大となるようにするためには、マッハツェンダ変調器における２つのアーム９１１、９１２間の光の位相差がπ／４となるように調整する必要がある。このため、２つの出力ポート９１０ａ、９１０ｂの光強度をモニタするための光検出器９１７、９１８を有しており、２つのアーム９１１、９１２間の光の位相差がπ／４となるように、低速位相シフタ９１５、９１６をフィードバック制御している。
【００１４】
具体的には、出力ポート９１０ａ、９１０ｂの近傍に設けられた光検出器９１７、９１８により、各々の出力ポート９１０ａ、９１０ｂより出力される出力光の光量を光電流として検出する。検出された光電流は、トランスインピーダンスアンプ（ＴＩＡ）９２１により電圧信号に変換され、低速位相シフタ制御回路９２２において、２つのアーム９１１、９１２間の光の位相差がπ／４となるように、低速位相シフタ９１５、９１６を制御する。
【００１５】
このような光変調器では、ＴＩＡ９２１及び低速位相シフタ制御回路９２２は、Ｓｉ基板９１０とは別の回路基板９２０等に形成されている。このため、光検出器９１７、９１８とＴＩＡ９２１との接続や、低速位相シフタ制御回路９２２と低速位相シフタ９１５、９１６との接続には、金属配線、バンプ、ボンディングワイヤ等が用いられている。しかしながら、金属配線、バンプ、ボンディングワイヤ等を用いた場合には、これらに寄生抵抗Ｒ１、Ｒ２、寄生容量Ｃ１、寄生インダクタンスＬ１等の寄生成分が多く含まれるため、光検出の際の感度の低下や、フィードバック制御の応答速度の低下等が生じる。このため、図１に示す構造の光変調器では、十分なフィードバック制御ができず、所望の特性を得ることができなかったり、Ｓｉ基板９１０とは別の回路基板９２０が必要になるため、光変調器が大型となり、小型化の要求を満たすことができなかった。
【００１６】
（光変調器）
次に、本実施の形態における光変調器及び光検出器について、図２に基づき説明する。図２に示されるように、本実施の形態における光変調器１００は、１つのＳｉ基板１０１の上に形成されたマッハツェンダ変調器１０、光検出器２０ａ、２０ｂ、差動増幅器３０等を有している。マッハツェンダ変調器１０は、２本のアーム１１、１２を有しており、入力側に１×２光カプラ１３が設けられており、出力側に２×２光カプラ１４が設けられている。一方のアーム１１には、高速位相シフタ１５と低速位相シフタ１７が設けられており、他方のアーム１２には、高速位相シフタ１６と低速位相シフタ１８が設けられている。２本のアーム１１、１２等は、ＳＯＩ基板のＳｉ層を加工することにより形成されたＳｉ光導波路により形成されている。
【００１７】
尚、ＳＯＩ基板は、Ｓｉ基板の上に、酸化シリコンによりＢＯＸ層が形成されており、ＢＯＸ層の上にＳｉ層が形成されている基板である。また、本願においては、低速位相シフタ１７、１８を第１の位相シフタと記載し、高速位相シフタ１５、１６を第２の位相シフタと記載する場合がある。
【００１８】
高速位相シフタ１５、１６は、Ｓｉ光導波路内に形成されたｐｎ接合またはｐｉｎ接合を有しており、ｐｎ接合またはｐｉｎ接合が形成されている領域に電荷を供給することにより、キャリアプラズマ効果により屈折率を変化させて光の位相を変えることができる。高速位相シフタ１５、１６は、Ｓｉ基板１０１の外の信号変調制御回路５０に接続されており、高速位相シフタ１５、１６において、高速に光変調を行うことにより、光送信信号を生成することができる。
【００１９】
低速位相シフタ１７、１８は、アーム１１、１２間における光の位相差がπ／４となるように調整するために設けられている。低速位相シフタ１７、１８は、Ｓｉ光導波路内に形成されたｐｎ接合やｐｉｎ接合により形成されているものであってもよく、また、Ｓｉ光導波路の近傍に設けられた金属配線等のヒータにより形成されているものであってもよい。ヒータにより形成されている低速位相シフタ１７、１８では、低速位相シフタ１７、１８となるヒータに電流を流すことにより、Ｓｉ光導波路を加熱し、温度を変化させることにより屈折率を変化させて、位相を変えることができる。
【００２０】
本実施の形態においては、光変調器の入力ポート１０ｃに入力された光入力は、Ｓｉ光導波路内を伝播し、１×２光カプラ１３において、一方のアーム１１を伝播する光と他方のアーム１２を伝播する光に分岐される。一方のアーム１１内を伝播する光は、高速位相シフタ１５及び低速位相シフタ１７が形成されている領域を伝播し、２×２光カプラ１４の入力ポートの一方に入力する。他方のアーム１２内を伝播する光は、高速位相シフタ１６及び低速位相シフタ１８が形成されている領域を伝播し、２×２光カプラ１４の入力ポートの他方に入力する。２×２光カプラ１４の出力ポートの一方より出力された出力光は、第１の光出力として、光変調器１００の出力ポート１０ａより出力される。また、２×２光カプラ１４の出力ポートの他方より出力された出力光は、第２の光出力として、光変調器１００の出力ポート１０ｂより出力される。この出力ポート１０ａ及び出力ポート１０ｂは、マッハツェンダ変調器１０の出力ポートでもある。
【００２１】
本実施の形態における光変調器においては、Ｓｉ基板１０１には、出力ポート１０ａ側の光導波路の近傍に、出力ポート１０ａより出力される光の強度を検出するための光検出器２０ａが設けられている。また、出力ポート１０ｂ側の光導波路の近傍に、出力ポート１０ｂより出力される光の強度を検出するための光検出器２０ｂが設けられている、ここで光検出器２０a、２０ｂは、出力ポート１０ａ、１０ｂに至る光導波路に対して方向性結合器等の光カプラ（図示せず）で接続され、出力光の一部が光検出器に至るよう構成されている。
【００２２】
また、Ｓｉ基板１０１には、差動増幅器３０が設けられている。差動増幅器３０は、ＳＯＩ基板のＳｉ層を加工することにより形成されている。この差動増幅器３０は、光検出器２０ａからの出力及び光検出器２０ｂからの出力が入力しており、光検出器２０ａからの出力と、光検出器２０ｂからの出力との差を差動増幅し、低速位相シフタ１７、１８に供給される電流を制御している。
【００２３】
次に、本実施の形態における光検出器２０について、図３及び図４に基づき説明する。光検出器２０は、図２に示される光検出器２０ａ、２０ｂに相当するものであり、これらを代表して光検出器２０として説明する。尚、図３は、本実施の形態における光検出器２０の上面を含む構造図であり、図４は断面図である。
【００２４】
本実施の形態における光検出器２０は、光吸収部２１とトランジスタ２２により形成されている。光吸収部２１の一方の側は、Ｓｉ電極領域２３によりトランジスタ２２のベース領域２２ｂと接続されており、光吸収部２１の他方の側は、抵抗Ｒａ１の一方の端部、及び、キャパシタＣａ１の一方の端部が接続されている。抵抗Ｒａ１の他方の端部はバイアス電圧Ｖｂに接続されており、キャパシタＣａ１の他方の端部は接地されている。光吸収部２１の一方の側及びトランジスタ２２のベース領域２２ｂには、Ｓｉ電極領域２３を介しキャパシタＣａ２の一方の端部が接続されており、キャパシタＣａ２の他方の端部は接地されている。トランジスタ２２のエミッタ領域２２ｅは接地されており、コレクタ領域２２ｃは抵抗Ｒａ２の一方の端部が接続されており、抵抗Ｒａ２の他方の端部は電源電圧Ｖｄｄに接続されている。
【００２５】
図４に示されるように、光吸収部２１は、Ｇｅにより形成されたＧｅ光吸収層により形成されており、ＳＯＩ基板におけるＳｉ層１０３の上に形成されている。また、トランジスタ２２は、ｎｐｎバイポーラトランジスタであり、ＳＯＩ基板におけるＳｉ層１０３に不純物元素をドープすることにより形成されている。
【００２６】
より具体的に説明すると、Ｓｉ基板１０１の上には、厚さが約３μｍの酸化シリコンにより形成された下部クラッド層となるＢＯＸ層１０２が形成されており、ＢＯＸ層１０２の上には、Ｓｉ層１０３が形成されている。Ｓｉ層１０３には、全体にｐ型となる不純物元素がドープされており、ｐ−Ｓｉとなっている。このＳｉ層１０３において、所定の領域にｎ型となる不純物元素をドープすることにより、トランジスタ２２のコレクタ領域２２ｃ及びエミッタ領域２２ｅが形成されている。このトランジスタ２２のコレクタ領域２２ｃとエミッタ領域２２ｅとの間に挟まれた領域及びこの近傍がベース領域２２ｂとなる。
【００２７】
Ｓｉ層１０３において、トランジスタ２２が形成されている領域とは異なる領域の上には、光吸収部２１となるＧｅ光吸収層が形成されている。Ｓｉ層１０３には、全体にｐ型となる不純物元素がドープされているため、光吸収部２１となるＧｅ光吸収層の下面側とトランジスタ２２のベース領域２２ｂとは、Ｓｉ電極領域２３により接続されている。逆に、光吸収部２１となるＧｅ光吸収層の上部はｎ型の不純物元素がドープされている。尚、本実施の形態においては、Ｓｉ電極領域２３は、Ｇｅ光吸収層が形成されている領域からトランジスタ２２のベース領域２２ｂに向かって徐々に狭くなるように形成してもよい。
【００２８】
Ｓｉ層１０３及び光吸収部２１となるＧｅ光吸収層の上には、酸化シリコンにより形成された上部クラッド層１０４が形成されている。また、上部クラッド層１０４の内部には、ＡｌやＴｉ等の金属材料により、下層の配線１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ、及び、上層の配線１１２ａ、１１２ｂ、１１２ｃ、１１２ｄが形成されている。よって、下層の配線１１１ａ、１１１ｂ、１１１ｃ、１１１ｄと上層の配線１１２ａ、１１２ｂ、１１２ｃ、１１２ｄとの間には、上部クラッド層１０４の一部である酸化シリコンが挟まれている。酸化シリコンは、絶縁体でもあり誘電体でもあるため、酸化シリコンにより形成されている層は誘電体層でもある。
【００２９】
光吸収部２１となるＧｅ光吸収層の上面と下層の配線１１１ａとは接続電極１１４ａにより接続されており、下層の配線１１１ａと上層の配線１１２ａとは接続電極１１５ａにより接続されており、上層の配線１１２ａの上には、電極端子１１３ａが設けられている。下層の配線１１１ａにおいて、接続電極１１４ａと接続電極１１５ａとの間の挟まれた部分により抵抗Ｒａ１が形成される。下層の配線１１１ａは金属材料により形成されており、抵抗値は低いが、０ではないため、配線により抵抗Ｒａ１を形成することが可能である。
【００３０】
また、Ｓｉ層１０３により形成されるＳｉ電極領域２３は、下層の配線１１１ｂと接続電極１１４ｂにより接続されている。トランジスタ２２のエミッタ領域２２ｅは下層の配線１１１ｃと接続電極１１４ｃにより接続されており、コレクタ領域２２ｃは下層の配線１１１ｄと接続電極１１４ｄにより接続されている。
【００３１】
下層の配線１１１ａ、１１１ｂ、１１１ｃの上方には、これらを覆うように酸化シリコンの層を介し、上層の配線１１２ｂが形成されている。下層の配線１１１ａと上層の配線１１２ｂとの間には、酸化シリコンの層が存在しており、これによりキャパシタＣａ１が形成される。下層の配線１１１ｂと上層の配線１１２ｂとの間には、酸化シリコンが存在しており、これによりキャパシタＣａ２が形成される。また、下層の配線１１１ｃと上層の配線１１２ｂとは接続電極１１５ｂにより接続されており、上層の配線１１２ｂの上には、接地端子１１３ｂが設けられている。
【００３２】
本実施の形態においては、キャパシタＣａ１及びキャパシタＣａ２は、下層の配線と上層の配線との間に誘電体層となる酸化シリコンの層が挟まれた構造であり、ＭＩＭ（metal insulator metal）構造となっている。図４に示されるように、本実施の形態における光検出器は、光吸収部２１となるＧｅ光吸収層、トランジスタ２２、Ｓｉ電極領域２３は、金属等により形成された上層の配線１１２ｂにより大部分が覆われた構造になっている。上層の配線１１２ｂは接地されているため、光検出器２０の上方にノイズ源となるものが存在していたとしても、上層の配線１１２ｂにおいてノイズを遮断することができ、僅かな光信号であっても、高い感度で検出することができる。
【００３３】
下層の配線１１１ｄと上層の配線１１２ｃとは接続電極１１５ｃにより接続されており、上層の配線１１２ｃの上には、出力端子１１３ｃが設けられている。下層の配線１１１ｄと上層の配線１１２ｄとは接続電極１１５ｄにより接続されており、上層の配線１１２ｄの上には、電極端子１１３ｄが設けられている。下層の配線１１１ｄにおいて、接続電極１１５ｃと接続電極１１５ｄとの間の挟まれた部分により抵抗Ｒａ２が形成される。
【００３４】
本実施の形態における光検出器２０では、光吸収部２１となるＧｅ光吸収層に光が入射すると、フォトキャリアが発生する。光吸収部２１となるＧｅ光吸収層には、抵抗Ｒａ１を介しバイアス電圧Ｖｂが印加されているため、発生したフォトキャリアは、光電流としてＳｉ電極領域２３及びトランジスタ２２のベース領域２２ｂを流れ、トランジスタ２２において電流増幅される。トランジスタ２２のエミッタ領域２２ｅは接地されており、コレクタ領域２２ｃは抵抗Ｒａ２を介し電源電圧Ｖｄｄが接続されている。従って、トランジスタ２２において増幅された電流が抵抗Ｒａ２を流れることにより、出力端子１１３ｃより大振幅の出力信号となる出力電圧Ｖｏｕｔが出力される。
【００３５】
本実施の形態においては、光吸収部２１となるＧｅ光吸収層と接地電位との間には、キャパシタＣａ１が形成されており、Ｓｉ電極領域２３及びトランジスタ２２のベース領域２２ｂと接地電位との間には、キャパシタＣａ２が形成されている。この２つのキャパシタＣａ１、Ｃａ２はローパスフィルタとして機能し、キャパシタＣａ１、Ｃａ２により、入力光の信号に含まれていた高周波成分は除去され、入力光の信号に含まれている低周波成分及びＤＣ成分のみが出力端子１１３ｃより出力される。また、Ｓｉ電極領域２３には、光吸収部２１となるＧｅ光吸収層において検出された数μＡ程度の非常に微弱な光電流がトランジスタ２２のベース領域２２ｂに向かって流れるが、トランジスタ２２のベース領域２２ｂの電位は、外部からのノイズの影響を受けやすい。特に、光変調器を駆動するための制御回路等は電圧の振幅も大きく影響を受けやすい。このため、キャパシタＣａ２を設けることにより、キャパシタＣａ２を介し接地電位にＡＣ的に接続することにより、トランジスタ２２のベース電位を安定化させている。
【００３６】
本実施の形態における光検出器２０は、光吸収部２１とトランジスタ２２により形成されるが、これらの形成される領域は、３０μｍ×３０μｍの微小領域にモノリシック集積することができるため、光変調器の大きさを大幅に小さくすることができる。
【００３７】
尚、図２に示されるように、本実施の形態における光変調器では、光検出器２０ａ及び２０ｂの出力は、差動増幅器３０に入力されている。
【００３８】
次に、図５及び図６に基づき、差動増幅器３０について説明する。差動増幅器３０では、３つのトランジスタ、第１のトランジスタ３１、第２のトランジスタ３２、第３のトランジスタ３３、抵抗Ｒｂ１、Ｒｂ２を有しており、電流モード差動増幅器である。第１のトランジスタ３１、第２のトランジスタ３２、第３のトランジスタ３３はｎｐｎバイポーラトランジスタである。
【００３９】
第１のトランジスタ３１と第２のトランジスタ３２は並列に接続されており、並列に接続されている第１のトランジスタ３１及び第２のトランジスタ３２と直列に第３のトランジスタ３３が接続されている。
【００４０】
第１のトランジスタ３１のベース領域３１ｂには、光検出器２０ａの出力が入力信号Ｖｉｎ１として入力している。第１のトランジスタ３１のコレクタ領域３１ｃは、抵抗Ｒｂ１の一方の端部が接続されており、抵抗Ｒｂ１の他方の端部は、電源電圧Ｖｄｄに接続されている。第１のトランジスタ３１のコレクタ領域３１ｃと抵抗Ｒｂ１の一方の端部との間より、差動増幅器３０の一方の出力信号Ｖｏｕｔ１が出力され、低速位相シフタ１７に入力している。
【００４１】
第２のトランジスタ３２のベース領域３２ｂには、光検出器２０ｂの出力が入力信号Ｖｉｎ２として入力している。第２のトランジスタ３２のコレクタ領域３２ｃは、抵抗Ｒｂ２の一方の端部が接続されており、抵抗Ｒｂ２の他方の端部は、電源電圧Ｖｄｄに接続されている。第２のトランジスタ３２のコレクタ領域３２ｃと抵抗Ｒｂ２の一方の端部との間より、差動増幅器３０の他方の出力信号Ｖｏｕｔ２が出力され、低速位相シフタ１８に入力している。
【００４２】
第１のトランジスタ３１のエミッタ領域３１ｅ及び第２のトランジスタ３２のエミッタ領域３２ｅは、第３のトランジスタ３３のコレクタ領域３３ｃに接続されている。第３のトランジスタ３３のベース領域３３ｂには、基準電圧が印加されており、エミッタ領域３３ｅは接地されている。
【００４３】
本実施の形態においては、低速位相シフタ１７及び低速位相シフタ１８は、差動増幅器３０からの出力により流れる電流を制御することにより、位相の制御がなされる。
【００４４】
図６は、第１のトランジスタ３１及び第２のトランジスタ３２が形成されている領域の断面図である。第１のトランジスタ３１及び第２のトランジスタ３２は、ＳＯＩ基板のＳｉ層１０３により形成されている。Ｓｉ層１０３には、全体にｐ型となる不純物元素がドープされｐ−Ｓｉとなっており、このＳｉ層１０３の所定の領域にｎ型となる不純物元素をドープすることにより、各々のトランジスタのコレクタ領域及びエミッタ領域が形成されている。即ち、Ｓｉ層１０３の所定の領域に、ｎ型となる不純物元素をドープすることにより、第１のトランジスタ３１のコレクタ領域３１ｃ及びエミッタ領域３１ｅ、第２のトランジスタ３２のコレクタ領域３２ｃ及びエミッタ領域３２ｅ等が形成されている。尚、図６では、第１のトランジスタ３１及び第２のトランジスタ３２を図示しているが、第３のトランジスタ３３のコレクタ領域３３ｃ及びエミッタ領域３３ｅについても同様である。
【００４５】
第１のトランジスタ３１においては、コレクタ領域３１ｃとエミッタ領域３１ｅとの間に挟まれた領域及びこの近傍がベース領域３１ｂとなる。第２のトランジスタ３２においては、コレクタ領域３２ｃとエミッタ領域３２ｅとの間に挟まれた領域及びこの近傍がベース領域３２ｂとなる。第３のトランジスタ３３においては、コレクタ領域３３ｃとエミッタ領域３３ｅとの間に挟まれた領域及びこの近傍がベース領域３３ｂとなる。
【００４６】
図６に示されるように、Ｓｉ層１０３の上には、酸化シリコンにより形成された上部クラッド層１０４が形成されている。また、上部クラッド層１０４の内部には、ＡｌやＴｉ等の金属材料により、下層の配線１１１ｅ、１１１ｆ、１１１ｇ、１１１ｈ、１１１ｉ、１１１ｊ、及び、上層の配線１１２ｅ、１１２ｆ、１１２ｇ、１１２ｈ、１１２ｉ、１１２ｊが形成されている。よって、下層の配線１１１ｅ、１１１ｆ、１１１ｇ、１１１ｈ、１１１ｉ、１１１ｊと上層の配線１１２ｅ、１１２ｆ、１１２ｇ、１１２ｈ、１１２ｉ、１１２ｊとの間は、上部クラッド層１０４の一部である酸化シリコンが挟まれている。
【００４７】
第１のトランジスタ３１のベース領域３１ｂは、下層の配線１１１ｇと接続電極１１４ｇにより接続されており、下層の配線１１１ｇは、上層の配線１１２ｇと接続電極により接続されている。上層の配線１１２ｇには、光検出器２０ａから出力された入力信号Ｖｉｎ１が入力している。
【００４８】
第１のトランジスタ３１のコレクタ領域３１ｃは下層の配線１１１ｅと接続電極１１４ｅにより接続されており、下層の配線１１１ｅと上層の配線１１２ｅとは接続電極１１５ｅにより接続されている。上層の配線１１２ｅの上には、電極端子１１３ｅが設けられており、電源電圧Ｖｄｄが印加されている。また、下層の配線１１１ｅと上層の配線１１２ｆとは接続電極１１５ｆにより接続されており、上層の配線１１２ｆより一方の出力信号Ｖｏｕｔ１が、差動増幅器３０の一方の出力として出力され、低速位相シフタ１７に入力している。下層の配線１１１ｅにおいて、接続電極１１５ｅと接続電極１１５ｆとの間の挟まれた部分により抵抗Ｒｂ１が形成されている。
【００４９】
第２のトランジスタ３２のベース領域３２ｂは、下層の配線１１１ｈと接続電極１１４ｈにより接続されており、下層の配線１１１ｈは、上層の配線１１２ｈと接続電極１１５ｈにより接続されている。上層の配線１１２ｈには、光検出器２０ｂから出力された入力信号Ｖｉｎ２が入力している。
【００５０】
第２のトランジスタ３２のコレクタ領域３２ｃは下層の配線１１１ｊと接続電極１１４ｊにより接続されており、下層の配線１１１ｊと上層の配線１１２ｊとは接続電極１１５ｊにより接続されている。上層の配線１１２ｊの上には、電極端子１１３ｆが設けられており、電源電圧Ｖｄｄが印加されている。下層の配線１１１ｊと上層の配線１１２ｉとは接続電極１１５ｉにより接続されており、上層の配線１１２ｉより他方の出力信号Ｖｏｕｔ２が、差動増幅器３０の他方の出力として出力され、低速位相シフタ１８に入力している。下層の配線１１１ｊにおいて、接続電極１１５ｉと接続電極１１５ｊとの間の挟まれた部分により抵抗Ｒｂ２が形成されている。
【００５１】
第１のトランジスタ３１のエミッタ領域３１ｅは下層の配線１１１ｆと接続電極１１４ｆにより接続されている。第２のトランジスタ３２のエミッタ領域３２ｅは下層の配線１１１ｉと接続電極１１４ｉにより接続されている。下層の配線１１１ｆ及び下層の配線１１１ｉは、第３のトランジスタ３３のコレクタ領域３３ｃと接続されている。尚、第３のトランジスタ３３の配線構造については、便宜上説明を省略する。
【００５２】
本実施の形態においては、差動増幅器３０により、低速位相シフタ１７及び低速位相シフタ１８を駆動することができる。差動増幅器３０における第１のトランジスタ３１、第２のトランジスタ３２、第３のトランジスタ３３は、ＳＯＩ基板のＳｉ層１０３を加工することにより形成される。従って、差動増幅器３０は、マッハツェンダ変調器１０及び光検出器２０ａ、２０ｂと同じ１つのＳｉ基板１０１の上に形成されており、集積されている。差動増幅器３０が形成される領域は、約３０μｍ×５０μｍの領域であり、Ｓｉ基板１０１の僅かな領域に形成することが可能である。
【００５３】
本実施の形態においては、光検出器２０ａ、２０ｂにおいて検出された信号は、差動増幅器３０に入力し、差動増幅器３０において増幅されて出力され、低速位相シフタ１７及び低速位相シフタ１８を駆動する。また、光検出器２０ａ、２０ｂ、差動増幅器３０、低速位相シフタ１７及び低速位相シフタ１８は同一のＳｉ基板１０１の上に形成されている。従って、マッハツェンダ変調器１０、光検出器２０ａ、２０ｂ、差動増幅器３０により形成される光変調器を小型にすることができ、また、低コストで製造することができる。更に、光検出器２０ａ、２０ｂと差動増幅器３０との間の配線距離、差動増幅器３０と低速位相シフタ１７及び低速位相シフタ１８との間の配線距離を短くすることができるため、寄生抵抗、寄生容量、寄生インダクタンスを大幅に減らすことができる。これにより、様々特性を向上させることができ、光変調器の性能を向上させることができる。
【００５４】
次に、図２に基づき、本実施の形態における光変調器のバイアス制御について、具体的に説明する。本実施の形態において、マッハツェンダ変調器１０の出力ポート１０ａ、１０ｂより出力される出力光の強度が不均一である場合、出力ポート１０ａに近接された光検出器２０ａと出力ポート１０ｂに近接された光検出器２０ｂにおいて検出される電圧に差が生じる。差動増幅器３０は、光検出器２０ａと光検出器２０ｂとの電圧差を増幅して、低速位相シフタ１７及び低速位相シフタ１８に電流を供給する。これにより、マッハツェンダ変調器１０における２つのアーム１１、１２間における光の位相が所望の位相となるように、低速位相シフタ１７及び低速位相シフタ１８により調整し、出力ポート１０ａ、１０ｂより出力される出力光の強度を均一にする。
【００５５】
本実施の形態における光変調器の動作に必要な電圧は、例えば、３．３Ｖの電源電圧Ｖｄｄ、バイアス電圧Ｖｂ、差動増幅器３０に供給する基準電圧の３つであり、この他には接地電位の端子が必要であるが、４つの電極端子でよい。このため、電極パッドの数や面積も少なくなるため、より一層小型化に寄与する。
【００５６】
（変形例）
上記においては、抵抗を配線の一部により形成する場合について説明したが、抵抗は、ＳＯＩ基板におけるＳｉ層１０３に不純物元素をドープすることにより形成したものであってもよい。具体的には、図４に示される光検出器２０は、配線１１１ａ、１１１ｄの一部により抵抗Ｒａ１、Ｒａ２を形成したものであるが、図７に示すように、Ｓｉ層１０３の一部にｎ型となる不純物元素をドープすることにより形成してもよい。Ｓｉ層１０３の一部にｎ型となる不純物元素をドープすることによって、抵抗Ｒａ１、Ｒａ２を形成した場合、比較的高い抵抗値の抵抗を狭い領域に形成することができる。
【００５７】
図７に示される光検出器では、孤立しているＳｉ層１０３を形成し、この孤立しているＳｉ層１０３に、ｎ型となる不純物をドープすることにより、抵抗Ｒａ１、Ｒａ２を形成する。抵抗Ｒａ１の一方の端部は、下層の配線１１１ａと接続電極１１４ｐにより接続されており、抵抗Ｒａ１の他方の端部は、下層の配線１１１ｍと接続電極１１４ｍにより接続されている。下層の配線１１１ｍは、上層の配線１１２ａと接続電極１１５ａにより接続されている。また、抵抗Ｒａ２の一方の端部は、下層の配線１１１ｄと接続電極１１４ｑにより接続されており、抵抗Ｒａ２の他方の端部は、下層の配線１１１ｎと接続電極１１４ｎにより接続されている。下層の配線１１１ｎは、上層の配線１１２ｄと接続電極１１５ｄにより接続されている。
【００５８】
上記における説明では、光変調器について説明したが、本実施の形態における光検出器は他の用途の光集積回路等にも用いることが可能である。尚、本願では、ＳＯＩ基板を用いて形成されたＳｉ光導波路、光検出器２０等、差動増幅器３０等を有するものを光集積回路と記載する場合がある。
【００５９】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における光変調器は、光検出器の光吸収部をシリコンにより形成されたＰＩＮフォトダイオードにより形成した構造のものである。
【００６０】
図８は、本実施の形態における光変調器における光検出器１２０ａ、１２０ｂ、差動増幅器１３０の構成を示すものである。尚、光検出器１２０ａ、１２０ｂは、第１の実施の形態における光検出器２０ａ、２０ｂに対応するものであり、差動増幅器１３０は第１の実施の形態における差動増幅器３０と要部が同じものである。
【００６１】
光検出器１２０ａは、Ｓｉフォトダイオード１２１、２つのトランジスタ１２３、１２４、抵抗Ｒｃ１１、Ｒｃ１２、Ｒｃ１３、キャパシタＣｃ１等を有している。キャパシタＣｃ１とＳｉフォトダイオード１２１は並列に接続されており、並列に接続されたキャパシタＣｃ１及びＳｉフォトダイオード１２１に、直列に抵抗Ｒｃ１２、Ｒｃ１１が接続されている。具体的には、抵抗Ｒｃ１１の一方の端部は電源電位Ｖｄｄに接続されており、抵抗Ｒｃ１１の他方の端部は抵抗Ｒｃ１２の一方の端部に接続されている。抵抗Ｒｃ１２の他方の端部には、キャパシタＣｃ１の一方の端部とＳｉフォトダイオード１２１のカソードとが接続されている。また、キャパシタＣｃ１の他方の端部とＳｉフォトダイオード１２１のアノードとが接続されて接地されている。
【００６２】
トランジスタ１２３、１２４はｐｎｐバイポーラトランジスタである。トランジスタ１２３のベースＢは、抵抗Ｒｃ１１と抵抗Ｒｃ１２との接続部分に接続されており、トランジスタ１２３のエミッタＥは、一方の端部が電源電位に接続されている抵抗Ｒｃ１３の他方の端部と接続されている。トランジスタ１２４のベースＢは、抵抗Ｒｃ１３とトランジスタ１２３のエミッタＥとの接続部分に接続されており、トランジスタ１２４のエミッタＥは電源電位Ｖｄｄに接続されている。トランジスタ１２３のコレクタＣとトランジスタ１２４のコレクタＣはともに接続され、差動増幅器１３０の一方に入力している。即ち、差動増幅器１３０における第１のトランジスタ３１のベースＢに接続されている。
【００６３】
また、光検出器１２０ｂは、Ｓｉフォトダイオード１２２、２つのトランジスタ１２５、１２６、抵抗Ｒｃ２１、Ｒｃ２２、Ｒｃ２３、キャパシタＣｃ２等を有している。キャパシタＣｃ２とＳｉフォトダイオード１２２は並列に接続されており、並列に接続されたキャパシタＣｃ２及びＳｉフォトダイオード１２２に、直列に抵抗Ｒｃ２２、Ｒｃ２１が接続されている。具体的には、抵抗Ｒｃ２１の一方の端部は電源電位Ｖｄｄに接続されており、抵抗Ｒｃ２１の他方の端部は抵抗Ｒｃ２２の一方の端部に接続されている。抵抗Ｒｃ２２の他方の端部には、キャパシタＣｃ２の一方の端部及びＳｉフォトダイオード１２２のカソードとが接続されている。また、キャパシタＣｃ２の他方の端部とＳｉフォトダイオード１２２のアノードとが接続されて接地されている。
【００６４】
トランジスタ１２５、１２６はｐｎｐバイポーラトランジスタである。トランジスタ１２５のベースＢは、抵抗Ｒｃ２１と抵抗Ｒｃ２２との接続部分に接続されており、トランジスタ１２５のエミッタＥは、一方の端部が電源電位に接続されている抵抗Ｒｃ２３の他方の端部と接続されている。トランジスタ１２６のベースＢは、抵抗Ｒｃ２３とトランジスタ１２５のエミッタＥとの接続部分に接続されており、トランジスタ１２６のエミッタＥは電源電位Ｖｄｄに接続されている。トランジスタ１２５のコレクタＣとトランジスタ１２６のコレクタＣはともに接続され、差動増幅器１３０の他方に入力している。即ち、差動増幅器１３０における第２のトランジスタ３２のベースＢに接続されている。
【００６５】
差動増幅器１３０では、第３のトランジスタ３３のベースＢには、一方の端部が電源電位Ｖｄｄに接続されている抵抗Ｒｃ３１の他方の端部が接続されている。また、低速位相シフタ１７を形成しているメタルヒータ１０７の一方の端部は電源電位Ｖｄｄに接続されており、他方の端部は第１のトランジスタ３１のコレクタＣに接続されている。低速位相シフタ１８を形成しているメタルヒータ１０８の一方の端部は電源電位Ｖｄｄに接続されており、他方の端部は第２のトランジスタ３２のコレクタＣに接続されている。
【００６６】
Ｓｉフォトダイオード１２１に並列に接続されているキャパシタＣｃ１、Ｓｉフォトダイオード１２２に並列に接続されているキャパシタＣｃ２は、静電容量が約１μＦであり、高速変調信号の平均光レベルを検出するための積分回路である。直列に接続されている抵抗Ｒｃ１１と抵抗Ｒｃ１２は、トランジスタ１２３の入力電圧のレベルを調整するために設けられており、直列に接続されている抵抗Ｒｃ２１と抵抗Ｒｃ２２は、トランジスタ１２５の入力電圧のレベルを調整するために設けられている。
【００６７】
このように、光検出器１２０ａ、１２０ｂにおいて得られた電圧信号は、差動増幅器１３０において増幅され、メタルヒータ１０７、１０８において、光の強度が均一になるように電流を流すことができる。これにより、光強度差に対応した光の位相のフィードバック制御を行うことができる。
【００６８】
本実施の形態においては、光検出器１２０ａ、１２０ｂには、Ｓｉフォトダイオードを用いることができ、また、メタルヒータ１０７、１０８を直接駆動することができるため、より、小型化、低コスト化を図ることができる。
【００６９】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００７０】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第２の実施の形態におけるＳｉフォトダイオードを用いた光検出器を前置受信機に用いたオフセット補償回路である。オフセット補償回路では、シングルエンド出力であるＧｅフォトダイオードによる光検出器からの光電流を後段の差動増幅器に入力するために差動信号に変換する。この変換では、伝送状況によって変動する光信号のＤＣレベルを検出し、それに応じたＤＣ電圧または電流を回路内に生成して、Ｇｅフォトダイオードによる光検出器に流れるＤＣ成分とキャンセルアウトする。これにより、ＡＣ成分（高速の変調信号に相当する成分）のみを取り出すことができる。
【００７１】
このため、従来では、Ｇｅフォトダイオードとは別の増幅器回路において、Ｇｅフォトダイオードの光電流のＤＣ成分を検出し、キャンセルアウトしていた。しかしながらこの場合、回路構成が複雑になるとともに、Ｇｅフォトダイオードと増幅器回路との接続がシングルエンドであるためにコモンノイズに弱いという課題があった。
【００７２】
本実施の形態においては、図９に示されるように、光検出器２２０を用いて、平均光レベルに応じたＤＣ信号を生成し、それを用いて高速Ｇｅフォトダイオード２３１において得られる光電流のＤＣ成分をキャンセルする。尚、光検出器２２０には、第２の実施の形態と同様のＳｉフォトダイオード１２１を有している。
【００７３】
ここで、高速Ｇｅフォトダイオード２３１で受信する光信号の一部は、前段で分岐され光検出器２２０のＳｉフォトダイオード１２１に入射されており、あらかじめその平均光レベルが検出されている。その信号をトランジスタ１２３、１２４、２２５により増幅した後、高速Ｇｅフォトダイオード２３１と並列に接続されているＳｉＰＩＮキャパシタ２３２を通じてＤＣバイアス電流を流す。これにより、高速Ｇｅフォトダイオード２３１で生じるＤＣ電流成分をキャンセルし、ＡＣ成分のみを１００Ω差動出力端子２３３に取り出すことができる。
【００７４】
即ち、本実施の形態は、高速Ｇｅフォトダイオード２３１がメインの光受信機であって、この高速Ｇｅフォトダイオード２３１に流れるＤＣのオフセット電流をＳｉＰＩＮキャパシタ２３２の電流でキャンセルして、差動出力に持ち込む構成のものである。差動出力は破線で囲まれた１００Ω差動出力端子２３３の５０Ω終端の両脇の電圧であり、ＤＣレベルでは電位差が０Ｖとなるように動作する。メインの光信号は高速Ｇｅフォトダイオード２３１に入る前にタップされて光検出器２２０のＳｉフォトダイオード１２１に入射する。Ｓｉフォトダイオード１２１の出力は、トランジスタ１２３、１２４、２２５により増幅されて、光のＤＣレベルに相当した電圧を生成する。トランジスタ１２４、２２５は、ＳｉＰＩＮキャパシタ２３２の両端に接続されており、下側に接続されている負荷抵抗で、電位を下げている。このため、この負荷抵抗における電圧降下分（光のＤＣレベルに比例）で、ＳｉＰＩＮキャパシタ２３２に流れる電流を調整し、高速Ｇｅフォトダイオード２３１側のＤＣ電流とバランスさせることができる。
【００７５】
本実施の形態においては、光素子内部でＤＣレベルを検出してキャンセルアウトし、差動信号に変換した後に増幅器回路に入力するため、増幅器がシンプルになるとともにコモンノイズの影響を低減することができる。即ち、従来は複雑な回路構成を必要としていた受信機のオフセット補償回路を大幅に簡素化し、光集積回路を小型化、低消費電力化することが可能となる。
【００７６】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００７７】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
ＳＯＩ基板のＳｉ層に第１の導電型の不純物元素をドープされている電極領域と、
前記電極領域に接して形成された光吸収部と、
前記Ｓｉ層に第２の導電型の不純物元素をドープすることにより形成されたコレクタ領域及びエミッタ領域を有するトランジスタと、
を有し、
前記トランジスタのベース領域は、前記電極領域に接続されており、
前記光吸収部において検出された信号を前記トランジスタにおいて増幅することを特徴とする光検出器。
（付記２）
前記光吸収部は、Ｇｅにより形成されていることを特徴とする付記１に記載の光検出器。
（付記３）
前記光吸収部にバイアス電圧を印加するための電極が設けられていることを特徴とする付記２に記載の光検出器。
（付記４）
前記光吸収部は、Ｓｉにより形成されていることを特徴とする付記１に記載の光検出器。
（付記５）
前記コレクタ領域または前記エミッタ領域に接続される抵抗を有し、
前記抵抗は、前記Ｓｉ層に不純物元素をドープすることにより形成されていることを特徴とする付記１から４のいずれかに記載の光検出器。
（付記６）
付記１から５のいずれかに記載の光検出器と、
前記光検出器の出力を増幅する前記Ｓｉ層に形成された増幅器と、
前記Ｓｉ層により形成された光導波路と、
前記光導波路を伝播する光の位相を変化させる第１の位相シフタ、及び、第２の位相シフタと、
を有し、
前記第２の位相シフタにより、前記光導波路を伝播する光の位相を変調するものであって、
前記光検出器は、前記光導波路を伝播する光の強度を測定し、
前記光検出器において得られた信号を前記増幅器により増幅し、前記第１の位相シフタに供給することにより、前記光導波路を伝播する光の位相を制御することを特徴とする光変調器。
（付記７）
前記第１の位相シフタは、ヒータであることを特徴とする付記６に記載の光変調器。
（付記８）
前記光検出器は２つ設けられており、
前記増幅器は、２つの前記光検出器の出力が各々入力している差動増幅器であることを特徴とする付記６または７に記載の光変調器。
（付記９）
前記光吸収部及び前記Ｓｉ層の上には、誘電体層が設けられており、
前記誘電体層の上には、前記光吸収部及び前記トランジスタが形成されている領域を覆う配線が形成されており、
前記配線は接地されていることを特徴とする付記６から８のいずれかに記載の光変調器。
（付記１０）
付記１から５のいずれかに記載の光検出器を２つ有し、
前記Ｓｉ層により形成された２本の光導波路のアームを有するマッハツェンダ変調器と、
各々の前記光導波路のアームを伝播する光の位相を変化させる第１の位相シフタ、及び、第２の位相シフタと、
２つの前記光検出器のからの出力を差動増幅する前記Ｓｉ層に形成された差動増幅器と、
を有し、
前記第２の位相シフタにより、前記マッハツェンダ変調器における光変調をするものであって、
各々の前記光検出器は、前記マッハツェンダ変調器の２つの出力ポートから出射される光の強度の各々を測定し、
各々の前記光検出器において測定された光の強度に基づき、前記差動増幅器により、前記第１の位相シフタを制御し、前記光導波路のアームを伝播する光の位相を調整することを特徴とする光変調器。
（付記１１）
付記１から５のいずれかに記載の光検出器と、
前記光検出器の出力を増幅する前記Ｓｉ層に形成された増幅器と、
前記Ｓｉ層により形成された光導波路と、
前記光導波路を伝播する光の位相を変化させる第１の位相シフタと、
を有し、
前記光検出器は、前記光導波路を伝播する光の強度を測定し、
前記光検出器において得られた信号を前記増幅器により増幅し、前記第１の位相シフタに供給することにより、前記光導波路を伝播する光の位相を制御することを特徴とする光集積回路。
（付記１２）
前記第１の位相シフタは、ヒータであることを特徴とする付記１１に記載の光集積回路。
（付記１３）
前記光検出器は２つ設けられており、
前記増幅器は、２つの前記光検出器の出力が各々入力している差動増幅器であることを特徴とする付記１１または１２に記載の光集積回路。
（付記１４）
前記光吸収部及び前記Ｓｉ層の上には、誘電体層が設けられており、
前記誘電体層の上には、前記光吸収部及び前記トランジスタが形成されている領域を覆う配線が形成されており、
前記配線は接地されていることを特徴とする付記１１から１３のいずれかに記載の光集積回路。
【符号の説明】
【００７８】
１０        マッハツェンダ変調器
１０ａ、１０ｂ      出力ポート
１０ｃ      入力ポート
１１、１２        アーム
１３        １×２光カプラ
１４        ２×２光カプラ
１５、１６        高速位相シフタ
１７、１８        低速位相シフタ
２０、２０ａ、２０ｂ      光検出器
２１        光吸収部
２２        トランジスタ
２３        Ｓｉ電極領域
３０        差動増幅器
５０        信号変調制御回路
１００      光変調器
１０１      Ｓｉ基板
【図１】
2019079910.tif 000003
【図２】
2019079910.tif 000004
【図３】
2019079910.tif 000005
【図４】
2019079910.tif 000006
【図５】
2019079910.tif 000007
【図６】
2019079910.tif 000008
【図７】
2019079910.tif 000009
【図８】
2019079910.tif 000010
【図９】
2019079910.tif 000011