(57)【要約】【課題】複数の電極が配された画素を複数有する撮像装置において、電極に接続される画素回路の配置を簡易化し、撮像画像の高精細化を実現する。【解決手段】各画素は、１以上の画素電極と、画素電極の上に設けられた光電変換層と、光電変換層の上に設けられた対向電極と、を有し、画素電極と接続され、画素電極からの信号を出力する画素回路を有し、隣り合う複数の画素からなる画素群に対応した画素回路群が、画素群が有する画素電極群の下に配され、画素群は、第１の画素と、独立制御できる画素電極である独立画素電極の数が第１の画素よりも多い第２の画素とを有し、複数の独立画素電極のそれぞれに対応して、複数の画素回路が接続され、平面視において、第１の画素は、第１の画素に対応した画素回路、及び、第１の画素に対応していない画素回路と重なる。【選択図】図５
2019133982.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が行列状に配された撮像装置であって、
各画素は、
１以上の画素電極と、
前記画素電極の上に設けられた光電変換層と、
前記光電変換層の上に設けられた対向電極と、を有し、
前記画素電極と接続され、前記画素電極からの信号を出力する画素回路を有し、
隣り合う複数の前記画素からなる画素群に対応した画素回路群が、前記画素群が有する画素電極群の下に配され、
前記画素群は、第１の画素と、独立制御できる前記画素電極である独立画素電極の数が前記第１の画素よりも多い第２の画素とを有し、
複数の前記独立画素電極のそれぞれに対応して、複数の前記画素回路が接続され、
平面視において、前記第１の画素は、前記第１の画素に対応した前記画素回路、及び、前記第１の画素に対応していない前記画素回路と重なる
ことを特徴とする撮像装置。
【請求項２】
複数の画素が行列状に配された撮像装置であって、
各画素は、
１以上の画素電極と、
前記画素電極の上に設けられた光電変換層と、
前記光電変換層の上に設けられた対向電極と、を有し、
前記画素電極と接続され、前記画素電極からの信号を出力する画素回路を有し、
隣り合う複数の前記画素からなる画素群に対応した画素回路群が、前記画素群が有する画素電極群の下に配され、
前記画素群は、第１の画素と、独立制御できる前記画素電極である独立画素電極の数が前記第１の画素よりも多い第２の画素とを有し、
複数の前記独立画素電極のそれぞれに対応して、複数の前記画素回路が接続され、
前記第２の画素が有する前記独立画素電極が配置される配列方向において、
前記第２の画素が有する前記独立画素電極のピッチよりも、前記画素回路群の前記画素回路のピッチの方が大きく、かつ、
前記画素群の前記画素のピッチよりも、前記画素回路群の前記画素回路のピッチの方が小さい
ことを特徴とする撮像装置。
【請求項３】
平面視において、前記第１の画素の前記独立画素電極は、前記第１の画素に対応した前記画素回路、及び、前記第１の画素に対応していない前記画素回路と重なる
ことを特徴とする請求項１に記載の撮像装置。
【請求項４】
平面視において、前記第１の画素の前記独立画素電極は、前記第１の画素に対応した前記画素回路が有する増幅トランジスタと重なり、かつ、前記第１の画素の前記独立画素電極は、前記第１の画素に対応していない前記画素回路が有する増幅トランジスタと重なることを特徴とする請求項１又は３に記載の撮像装置。
【請求項５】
前記第１の画素に対応していない前記画素回路は、前記第２の画素に対応した前記画素回路である
ことを特徴とする請求項１，３又は４に記載の撮像装置。
【請求項６】
平面視において、前記第１の画素が位置する領域は、前記第１の画素に対応した前記画素回路が位置する領域全てを含む
ことを特徴とする請求項１，３，４又は５に記載の撮像装置。
【請求項７】
前記配列方向における、前記画素回路群の前記画素回路のピッチと、前記画素群の前記画素のピッチと、前記画素群の前記画素の数と、前記画素群の前記独立画素電極の数との間には、
（画素回路のピッチ）＝（画素のピッチ）×（画素の数）／（独立画素電極の数）
の関係が成り立つ
ことを特徴とする請求項２に記載の撮像装置。
【請求項８】
各画素回路は、増幅トランジスタを有し、
前記画素回路群の前記画素回路のピッチは、隣接する２つの前記画素回路における前記増幅トランジスタのゲートの中心間の距離の平均値である
ことを特徴とする請求項２又は７に記載の撮像装置。
【請求項９】
前記複数の画素のそれぞれに対応して複数のマイクロレンズが配されている
ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記第１の画素が有する前記独立画素電極から、撮像用の信号が読み出される
ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記第２の画素は、位相差を検出するために並んで配される第１の独立画素電極及び第２の独立画素電極を有し、
前記第１の独立画素電極と前記第２の独立画素電極から、位相差検出用の信号が読み出される
ことを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記第２の画素は、前記第１の独立画素電極と前記第２の独立画素電極との間に配され、撮像用の信号が読み出される第３の独立画素電極を有する
ことを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
行列状に配された複数の前記画素回路のうち選択された行の前記画素回路からの信号が、列ごとに出力され、
前記第１の独立画素電極に接続される前記画素回路と、前記第２の独立画素電極に接続される前記画素回路とは、同じ行に配される
ことを特徴とする請求項１１又は１２に記載の撮像装置。
【請求項１４】
行列状に配された複数の前記画素回路のうち選択された行の前記画素回路からの信号が、列ごとに出力され、
前記第３の独立画素電極に接続される前記画素回路が配される列は、前記第１の独立画素電極に接続される前記画素回路が配される列、及び、前記第２の独立画素電極に接続される前記画素回路が配される列とは異なる
ことを特徴とする請求項１２に記載の撮像装置。
【請求項１５】
前記複数の画素は、短絡して接続される複数の前記画素電極であって、１つの前記画素回路に接続される前記複数の画素電極を有する画素を含む
ことを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置。
【請求項１６】
請求項１乃至１５のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理部と、
を有することを特徴とする撮像システム。
【請求項１７】
移動体であって、
請求項１乃至１５のいずれか１項に記載の撮像装置と、
前記撮像装置の前記画素から出力される信号から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム及び移動体に関するものである。
【背景技術】
【０００２】
従来、撮像装置として、光電変換層が基板の上に設けられた受光部を含む画素を備えた構成が知られている。特許文献１には、光電変換層として有機光電変換層を用いた撮像装置が記載されている。他方、撮影時のフォーカス調整を自動的に行うオートフォーカス（ＡＦ）機能を備える撮像システムが広く普及している。特許文献１にも、１つのマイクロレンズの下に、左右に分割した２つの画素電極を設け、位相差方式によって焦点検出を行うことについて記載されている。この位相差方式は、レンズの瞳上の異なる領域（瞳領域）を通過した光束による位相差から、三角測距の原理でデフォーカス量や被写体までの距離を求めるものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２０７５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に対して、撮像と同時に高い測距精度を達成することが望まれる。撮像と同時に高い測距精度を達成するために、電極数がそれぞれ異なる撮像用の画素および測距用の画素を有する画素群を基板上に２次元状に複数繰り返し配置する撮像装置が考えられる。
しかし、電極数が多くなると、電極に接続される画素回路の数も多くなり、画素回路の配置が複雑となることが懸念される。画素回路の配置が複雑になると、画素回路を配置する領域が大きくなり、所定の大きさの基板に配置可能な画素の数が限られてしまい、撮像画像の高精細化を実現することが困難となる。
【０００５】
本発明は上記したような事情に鑑みてなされたものであり、複数の電極が配された画素を複数有する撮像装置において、電極に接続される画素回路の配置を簡易化し、撮像画像の高精細化を実現することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１態様は、
複数の画素が行列状に配された撮像装置であって、
各画素は、
１以上の画素電極と、
前記画素電極の上に設けられた光電変換層と、
前記光電変換層の上に設けられた対向電極と、を有し、
前記画素電極と接続され、前記画素電極からの信号を出力する画素回路を有し、
隣り合う複数の前記画素からなる画素群に対応した画素回路群が、前記画素群が有する画素電極群の下に配され、
前記画素群は、第１の画素と、独立制御できる前記画素電極である独立画素電極の数が前記第１の画素よりも多い第２の画素とを有し、
複数の前記独立画素電極のそれぞれに対応して、複数の前記画素回路が接続され、
平面視において、前記第１の画素は、前記第１の画素に対応した前記画素回路、及び、前記第１の画素に対応していない前記画素回路と重なる
ことを特徴とする撮像装置を提供する。
【０００７】
本発明の第２態様は、
複数の画素が行列状に配された撮像装置であって、
各画素は、
１以上の画素電極と、
前記画素電極の上に設けられた光電変換層と、
前記光電変換層の上に設けられた対向電極と、を有し、
前記画素電極と接続され、前記画素電極からの信号を出力する画素回路を有し、
隣り合う複数の前記画素からなる画素群に対応した画素回路群が、前記画素群が有する画素電極群の下に配され、
前記画素群は、第１の画素と、独立制御できる前記画素電極である独立画素電極の数が前記第１の画素よりも多い第２の画素とを有し、
複数の前記独立画素電極のそれぞれに対応して、複数の前記画素回路が接続され、
前記第２の画素が有する前記独立画素電極が配置される配列方向において、
前記第２の画素が有する前記独立画素電極のピッチよりも、前記画素回路群の前記画素回路のピッチの方が大きく、かつ、
前記画素群の前記画素のピッチよりも、前記画素回路群の前記画素回路のピッチの方が小さい
ことを特徴とする撮像装置を提供する。
【発明の効果】
【０００８】
本発明によれば、複数の電極が配された画素を複数有する撮像装置において、電極に接続される画素回路の配置を簡易化し、撮像画像の高精細化を実現することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係る撮像装置のブロック図
【図２】実施形態に係る画素を模式的に示す図
【図３】実施形態に係る画素を模式的に示す図
【図４】実施形態に係る画素を模式的に示す図
【図５】実施形態に係る画素の配列例１を模式的に示す図
【図６】実施形態の画素回路の等価回路図の一例
【図７】実施形態の画素回路の構造例を説明するための図
【図８】実施形態の画素回路の駆動について説明するための図
【図９】実施形態の読み出し回路の構成例を示す図
【図１０】実施形態に係る画素の配列例２を模式的に示す図
【図１１】実施形態に係る画素の配列例３を模式的に示す図
【図１２】実施形態に係る画素の配列例４を模式的に示す図
【図１３】実施形態に係る画素の配列例５を模式的に示す図
【図１４】実施形態に係る画素の配列例６を模式的に示す図
【図１５】実施形態に係る画素の配列例６の画素回路の等価回路図
【図１６】実施形態の画素回路のピッチを説明するための図
【図１７】実施形態の画素回路のピッチを説明するための図
【図１８】実施形態の撮像システムの構成を示す図
【図１９】その他の実施形態の撮像システム及び移動体の構成を示す図
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明に係る撮像装置の具体的な実施形態の一例を説明する。撮像装置は、光を電気信号に変換する画素を複数有する半導体デバイスであり、固体撮像素子やイメージセンサとも呼ばれるものである。撮像装置には、ＣＣＤイメージセンサ、Ｃ
ＭＯＳイメージセンサなどが含まれる。なお、本実施形態で特に図示または記載されない部分に関しては、当該技術分野の周知または公知技術を適用できる。また、本実施形態に記載されている構成部品の材質、形状それらの相対配置などは、発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、この発明の範囲を以下の実施の形態に限定する趣旨のものではない。
【００１１】
（撮像装置の全体的構成）
図１は、本実施形態に係る撮像装置１００のブロック図である。
撮像装置１００は、画素領域１２１と、垂直走査回路１２２と、２つの読み出し回路１２３と、２つの水平走査回路１２４と、２つの出力アンプ１２５を備えている。垂直走査回路１２２と、２つの読み出し回路１２３と、２つの水平走査回路１２４と、２つの出力アンプ１２５は、画素領域１２１以外の領域である周辺回路領域に備えられている。
画素領域１２１には、１以上の多数の画素が行列状（２次元状）に配列されている。読み出し回路１２３には、例えば、列アンプ、相関二重サンプリング（ＣＤＳ）回路、加算回路等が設けられ、垂直走査回路１２２によって選択された行の画素から垂直信号線（列信号線）を介して読み出された信号に対して増幅、加算等を行う。水平走査回路１２４は、読み出し回路１２３から画素信号に基づく信号を順番に読み出すための信号を生成する。出力アンプ１２５は、水平走査回路１２４によって選択された列の信号を増幅して出力する。以下の説明では、信号電荷として電子を用いる構成を例示するが、信号電荷として正孔を用いることも可能である。
【００１２】
（各画素の素子構成）
本実施形態は、画素が有する画素電極に接続される画素回路と、当該画素との相対配置に関するものである。このため本実施形態では、画素の構成に、当該画素に対応する画素回路が含まれないものとして説明する。
図２（Ａ）は、本実施形態の画素８００のｘｚ面を模式的に示す断面図である。図２（Ｂ）は、画素８００において電極８０１のｘｙ面を模式的に示す断面図である。なお、本実施形態では、画素が配される基板（半導体基板）表面に平行な面内に、互いに直交するｘｙ軸をとり、基板表面に垂直な方向にｚ軸をとって説明する。また、ｚ軸の正方向を上といい、ｚ軸の負方向を下という場合もある。また、後述のように画素が複数の下部電極を有する場合に、複数の下部電極が配置される配列方向をｘ方向という。また、図２（Ｂ）に示すような、画素の要素のｘｙ面をｚ軸の上方から見たときの図を平面視という場合がある。また、画素を構成する各要素を、ｘｙ面（基板表面または基板表面に平行な面）に正投影した図を平面視という場合がある。
【００１３】
図２（Ａ）に示すように、画素８００は、画素電極（下部電極、以下、電極）８０１、光電変換層８２０、対向電極（上部電極）８３０、カラーフィルタ８４０、マイクロレンズ８５０を有する。
電極８０１は部材８１０の上に設けられ、電極８０１の上に、光電変換層８２０が設けられ、光電変換層８２０の上に、対向電極８３０が設けられている。光電変換層８２０は、電極８０１と対向電極８３０との間に挟持されるように配されている。対向電極８３０の上に、カラーフィルタ８４０が設けられ、カラーフィルタ８４０の上に、マイクロレンズ８５０が設けられている。
部材８１０は、基板、複数の絶縁膜、配線を含む配線層、読み出し回路等が配置される部分を模式的に示したものである。絶縁膜を構成する層は、例えば酸化シリコン、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、窒化シリコン、炭化シリコンである。また、配線には、銅、アルミニウム、タングステン、タンタル、チタン、ポリシリコンなどの導電材料が用いられる。
【００１４】
電極８０１は、薄膜電極であり、ＩＴＯ（Indium Tin Oxide）やアルミニウムなどの透明または不透明の導電性部材から形成される。電極８０１は、光電変換層８２０の各領域
で発生した電荷を分離して捕集するためのものである。
光電変換層８２０は、入射光の光量に応じた電荷を発生する有機化合物を含む。光電変換層８２０と電極８０１との間、あるいは、光電変換層８２０と対向電極８３０との間に、電極から光電変換層８２０に電荷が注入されるのを抑制する電荷ブロッキング層などの機能層を設けてもよい。
対向電極８３０は、電極８０１と対向する電極であり、光電変換層８２０を覆うように設けられている。対向電極８３０は、光電変換層８２０に電圧を印加し、光電変換層８２０に電界を生じさせるための電極である。対向電極８３０は光電変換層８２０よりも光の入射面側に設けられているため、対向電極８３０は入射光に対して透明なＩＴＯ等の導電性材料で構成される。
【００１５】
カラーフィルタ８４０は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、あるいはＣ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）の光を透過するフィルタである。カラーフィルタ８４０は、ＲＧＢあるいはＣＭＹの波長の光を透過する白色のフィルタやＩＲのフィルタであってもよい。特に、測距を行う場合には、色を識別する必要がないため、測距用の画素には白色のフィルタを用いれば、感度が向上する。カラーフィルタ８４０を複数種類用いて、カラーフィルタ間に段差ができる場合には、カラーフィルタ８４０の上に平坦化層を設けてもよい。
マイクロレンズ８５０は、樹脂などの材料を用いて形成される。例えば１つのマイクロレンズが設けられている領域が１画素であると画定することもできる。図２（Ｂ）には、画素８００の電極８０１と、マイクロレンズ８５０の外縁２００を示している。電極８０１から読み出された信号は、撮像用の信号として用いられる。
【００１６】
図３（Ａ）、図３（Ｂ）は、図２（Ａ）、図２（Ｂ）の画素８００に対して、２つの電極、すなわち電極８０２と電極８０３が設けられた画素８６０を示す図である。ここで、電極８０２（第１の独立画素電極）と電極８０３（第２の独立画素電極）は、位相差を検出するためのものである。
図３（Ｂ）に示すように、ｘ方向において、電極８０２と電極８０３は対向するように並んで配されており、その配列方向であるｘ方向が位相差検出方向となる。本実施形態では、ｘ方向における電極８０２と電極８０３の幅は、略同一としている。各電極の幅の大きさを略同一にすることにより、製造上のばらつきを抑制できるという効果がある。電極８０２と電極８０３からの信号は、位相差検出用の信号として用いられるものであるが、撮像用の信号として用いてもよい。
【００１７】
図４（Ａ）、図４（Ｂ）は、図２（Ａ）、図２（Ｂ）の画素８００に対して、３つの電極、すなわち電極８０４（第１の独立画素電極）と電極８０５（第２の独立画素電極）と電極８０６（第３の独立画素電極）が設けられた画素８７０を示す図である。
図４（Ｂ）に示すように、電極８０６は、電極８０４と電極８０５の間に配されている。図４（Ｂ）に示すように、電極８０４は画素８７０のｘ方向における一方の端部に配され、電極８０５は画素８７０のｘ方向における他方の端部に配されている。このように、電極８０４と電極８０５はｘ方向において対向して配されており、ｘ方向が位相差検出方向となる。電極８０４と電極８０５から読み出された信号に基づいて、位相差検出が行われ、距離情報の取得が行われる。また、電極８０６から読み出された信号は、撮像用の信号として用いられる。電極８０４と電極８０５は、電極８０６の分だけ、離間されているため、基線長を長くすることができ、この結果、測距精度を向上させることができる。
【００１８】
また、ｙ方向において、電極８０４と電極８０５と電極８０６の長さは、略同一である。ここで略同一とは、製造上の誤差程度に長さが異なることも含む概念である。ｙ方向において、電極８０６の長さを電極８０４および電極８０５の長さよりも小さくすると、発生した信号電荷の一部が収集できず、無駄になることが懸念される。
また、電極８０６から読み出した信号のみならず、電極８０４および電極８０５から読み出した信号も撮像用の信号として用いてもよい。これにより、より高感度な画像を形成することが可能になる。
なお、図４（Ｂ）では、ｘ方向において、電極８０６の幅は、電極８０４と電極８０５の幅よりも大きいが、これに限るものではなく、電極８０６の幅は、電極８０４と電極８０５の幅よりも小さくてもよい。この場合においても、ある程度の基線長を確保しつつ、感度を向上した撮像装置を提供することができる。
【００１９】
以下に、図１に示す画素領域１２１における複数の画素の配列例について、配列例１〜配列例６を用いて説明する。なお、配列例１〜配列例６において、上述の実施形態と同様の構成部分、各配列例で同様となる構成部分については同一の符号を付して、その説明は省略する場合がある。
＜配列例１＞
図５（Ａ）は、図２（Ｂ）と図３（Ｂ）に示した画素８００、８６０を組み合わせて、２行２列で配した例を示す図であり、各画素の電極のｘｙ面を模式的に示す図である。図５（Ａ）では、各位置に配されている画素を、Ｐ（ｍ，ｎ）で示している。ここで、ｍは行の番号、ｎは列の番号としている。また、図５（Ａ）に示すように、行列の行方向（横方向）がｘ方向となり、列方向（縦方向）がｙ方向となるように各画素が配列されている。
【００２０】
図５（Ａ）に示す本配列例の画素群において、画素Ｐ（１，１）には、図２（Ｂ）に示した電極８０１を有する画素８００が配置されている。画素Ｐ（１，２）にも、画素Ｐ（１，１）と同様に図２（Ｂ）に示した電極８０１と同じ電極８０１Ａを有する画素８００が配置されている。画素Ｐ（２，１）には、図３（Ｂ）に示した電極８０２と電極８０３を有する画素８６０が配置されている。画素Ｐ（２，２）にも、画素Ｐ（２，１）と同様に図３（Ｂ）に示した電極８０２、８０３とそれぞれ同じ電極８０２Ａ、８０３Ａを有する画素８６０が配置されている。図５（Ａ）においては２行２列分の配列しか図示されていないが、図１の画素領域１２１には画素Ｐ（１，１）と画素Ｐ（２，１）からなる画素群が複数繰り返し配置されている。
画素Ｐ（２，１）では、ｘ方向において電極８０２と電極８０３が対向して配されており、ｘ方向が位相差検出方向となる。電極８０２と電極８０３から読み出された信号に基づいて、位相差検出が行われ、距離情報の取得が行われる。画素Ｐ（２，２）においても、ｘ方向において電極８０２Ａと電極８０３Ａは対向して配されており、ｘ方向が位相差検出方向となる。電極８０２Ａと電極８０３Ａから読み出された信号に基づいて、位相差検出が行われ、距離情報の取得が行われる。
【００２１】
図５（Ｂ）は、図５（Ａ）に示した画素群に対応して、２行３列で配置された画素回路を示す図であり、画素群と画素回路群に対する平面視を示している。図５（Ｂ）では、各位置に配されている画素回路を、Ｃ（ｍ，ｎ）で示している。ここで、ｍは行の番号、ｎは列の番号としている。
図５（Ａ）に示した２行２列の画素に配置された画素電極の数と、図５（Ｂ）に示した画素回路の数は、同一の６個であり、ｚ方向（ｚ軸の正方向）において、２行２列の画素群が有する電極群（画素電極群）の下に２行３列の画素回路群が配置される。特に、本実施形態では、２行２列の画素群と２行３列の画素回路群とがｚ方向で重なるように配置される（重複した配置となっている）。ここで、ｚ方向で重なるとは、平面視において重なる、又は、ｘｙ面に正投影した場合に重なることをいう。また、平面視において、各画素回路が配置される領域の大きさは、略同じとなるように構成されている。
【００２２】
電極と画素回路の対応関係について以下に説明する。電極８０１、８０２、８０３、８０１Ａ、８０２Ａ、８０３Ａの各電極に対応してそれぞれ画素回路が設けられている。な
お、以下の説明において、隣接する２つの画素のピッチをａとし、隣接する２つの電極のピッチをｂとし、隣接する２つの画素回路のピッチをｃとする。
本配列例では、電極８０１は画素回路Ｃ（１，１）と、電極８０２は画素回路Ｃ（２，１）と、電極８０３は画素回路Ｃ（２，２）とそれぞれ接続している。また、電極８０１Ａは画素回路Ｃ（１，３）と、電極８０２Ａは画素回路Ｃ（１，２）と、電極８０３Ａは画素回路Ｃ（２，３）とそれぞれ接続している。ここで本配列例では、画素Ｐ（１，１）が第１の画素に相当し、画素Ｐ（２，２）が第２の画素に相当する。
【００２３】
本配列例では、ｘ方向において、画素回路のピッチｃは、画素のピッチａと異なり画素のピッチａよりも小さく、画素回路のピッチｃは、画素のピッチａの２／３である。また、ｘ方向において、電極８０２と電極８０３の間のピッチｂよりも、画素回路のピッチｃの方が大きくなっている。ｙ方向において、画素回路のピッチは、画素のピッチと同じである。
また、ｚ方向において、画素Ｐ（１，１）は電極８０１に接続した画素回路Ｃ（１，１）と重複し、かつ画素Ｐ（１，１）と異なる画素Ｐ（２，２）の電極８０２Ａに接続した画素回路Ｃ（１，２）と重複した配置となっている。このとき、図５（Ｂ）に示す平面視のように、点線で示す画素Ｐ（１，１）が位置する領域（画素Ｐ（１，１）をｘｙ面に正投影した領域）は、画素回路Ｃ（１，１）が位置する領域（画素回路Ｃ（１，１）をｘｙ面に正投影した領域）全てを含むとよい。
【００２４】
以下に、本配列例の画素回路と読み出し回路について説明する。
（画素回路）
図６（Ａ）、図６（Ｂ）には、各電極に対して設けられた画素回路の等価回路図の一例を示している。図６（Ａ）は、画素Ｐ（１，１）の電極８０１と接続されている画素回路Ｃ（１，１）の等価回路図、図６（Ｂ）は、画素Ｐ（２，１）の電極８０２、８０３と接続されている画素回路Ｃ（２，１）、Ｃ（２，２）の等価回路図である。
図７は、画素Ｐ（２，１）の電極８０２と接続されている画素回路Ｃ（２，１）の構造例を説明するための図であり、部材８１０、電極８０２、光電変換層８２０、対向電極８３０を模式的に示す断面図である。
図６（Ａ）、図６（Ｂ）に示すように、各電極に対応する画素回路の構成は同様であるため、以下の説明では、図６（Ｂ）、図７に示す電極８０２と接続されている画素回路Ｃ（２，１）について説明する。
【００２５】
図６（Ｂ）、図７に示すように、電極８０２は、フローティングディフュージョン（ＦＤ）２２０を介して、増幅トランジスタ２３０のゲートに接続されている。ＦＤ２２０には、リセットトランジスタ２１０を介して、リセット電位ＶＲＥＳが書き込めるように構成されている。増幅トランジスタ２３０のソースは、選択トランジスタ２４０を介して、出力線２９１に接続されている。ここで、図６（Ａ）、図６（Ｂ）において、ＶＴＯＰは対向電極８３０に供給される電圧、ＰＲＥＳはリセット信号、ＰＳＥＬは選択信号、ＳＶＤＤは電源電圧（基準電源）を示す。
また、図７に示すように、画素Ｐ（２，１）の電極８０２と接続される画素回路Ｃ（２，１）は、ｚ方向において、部材８１０のうち電極８０２の下に位置する領域に配されている。ここで、部材８１０は、基板８１１、酸化膜（ゲート酸化膜）８１２、配線層８１３等で構成されている。
【００２６】
ここで、画素が画素回路にｚ方向で重なることについて、より詳しく説明する。
画素が画素回路にｚ方向で重なるとは、上述のように図５（Ｂ）の平面視において、画素が位置する領域と画素回路が位置する領域が重なることをいう。
このとき、画素が有する電極が、画素回路にｚ方向で重なるものであるとよい。電極が、画素回路にｚ方向で重なる場合には、電極が、画素回路が有する構成要素のうち少なく
とも増幅トランジスタとｚ方向で重なるものであるとよい。
例えば図７において、電極８０２が、電極８０２と接続されている画素回路Ｃ（２，１）にｚ方向で重なるとは、電極８０２が、増幅トランジスタ２３０のゲートとｚ方向で重なることである。また、電極８０２が、画素回路Ｃ（２，１）にｚ方向で重なるとは、電極８０２が、増幅トランジスタ２３０のゲートとリセットトランジスタ２１０のゲートとｚ方向で重なることである。さらに、電極８０２が、画素回路Ｃ（２，１）にｚ方向で重なるとは、電極８０２が、増幅トランジスタ２３０のゲートとリセットトランジスタ２１０のゲートと選択トランジスタ２４０のゲートとｚ方向で重なることである。
このように電極８０２が画素回路Ｃ（２，１）にｚ方向で重なるとは、電極８０２が、増幅トランジスタ２３０、リセットトランジスタ２１０、選択トランジスタ２４０の各ゲートのうち少なくとも増幅トランジスタ２３０のゲートとｚ方向で重なることである。
【００２７】
図８は、図６（Ａ）、図６（Ｂ）、図７に示した画素回路の駆動のタイミングについて説明するための図である。
時刻ｔ０は、電荷蓄積が開始されている任意の時刻である。時刻ｔ１において、選択信号ＰＳＥＬをＬｏｗレベル（Ｌレベル）からＨｉｇｈ（Ｈレベル）に変化させ、選択トランジスタ２４０をオンにする。これにより、ＦＤ２２０に対応した電位である信号レベルの電位（Ｓ信号）が、増幅トランジスタ２３０と選択トランジスタ２４０を介して、出力線２９１に出力される。
次に、時刻ｔ２において、リセット信号ＰＲＥＳをＬレベルからＨレベルに変化させ、リセットトランジスタ２１０をオンにする。これにより、ＦＤ２２０に、リセット電位ＶＲＥＳが書き込まれる。
【００２８】
次に、時刻ｔ３において、リセット信号ＰＲＥＳをＨレベルからＬレベルに変化させ、リセットトランジスタをオフにする。これにより、ＦＤ２２０に対応した電位であるリセットレベルの電位（Ｎ信号）が、増幅トランジスタ２３０と選択トランジスタ２４０を介して、出力線２９１に出力される。
最後に、時刻ｔ４において、選択信号ＰＳＥＬをＨレベルからＬレベルに変化させ、選択トランジスタ２４０をオフにする。これにより、電荷蓄積が再開される。
なお、上述した例では、リセットトランジスタ２１０、増幅トランジスタ２３０、選択トランジスタ２４０の３個のトランジスタを有する画素回路を示したが、これに限るものではない。光電変換信号を読み出すことができる画素回路であれば、いかなる構成においても本発明は適用できる。
【００２９】
（読み出し回路）
図９は、図１に示した読み出し回路１２３の構成例を示す図である。
読み出し回路１２３は、図９に示すように、出力線２９１〜２９３と、定電流回路１１３と、出力線２９１〜２９３に対応した増幅回路２１１〜２１３と、信号蓄積部１１６と、水平転送回路１１８とを有する。ここで、出力線２９１には、画素回路Ｃ（１，１）、Ｃ（２，１）の出力が接続される。また、出力線２９２には、画素回路Ｃ（１，２）、Ｃ（２，２）の出力が接続される。また、出力線２９３には、画素回路Ｃ（１，３）、Ｃ（２，３）の出力が接続される。また図９には、水平走査回路１２４と、出力アンプ１２５も示されている。出力線２９１〜２９３には、増幅トランジスタの負荷手段としての定電流回路１１３と、増幅回路２１１〜２１３が接続され、増幅回路２１１〜２１３の出力ノードには、信号蓄積部１１６が接続されている。
【００３０】
増幅回路２１１〜２１３は、画素回路からのＳ信号、Ｎ信号を増幅させて、信号蓄積部１１６に出力する。信号蓄積部１１６は、増幅回路２１１〜２１３で増幅されたＳ信号、Ｎ信号をそれぞれ格納する。水平走査回路１２４によって、信号蓄積部１１６に格納されたＳ信号、Ｎ信号を列毎に順に水平転送回路１１８へ出力し、出力アンプ１２５から信号
処理回路（不図示）へ送信する。信号処理回路ではＳ信号とＮ信号の差分信号を生成する。
【００３１】
以上説明したように、本配列例によれば、複数の電極が配された画素を複数有する撮像装置において、電極に接続される画素回路の配置を簡易化でき、画素回路を効率的に配置することができる。これにより、画素回路を配置するのに必要なスペースをより小さくすることができ、所定の大きさの基板に配置する画素の数をより多くすることができる。したがって、撮像画像の高精細化を実現することが可能となる。また、画素回路の配置の簡易化により、撮像装置の歩留まりをより向上させることができる。
【００３２】
＜配列例２＞
図１０（Ａ）は、画素が２行２列で配された他の例を示す図である。
図１０（Ａ）に示す本配列例の画素群において、図５（Ａ）に示す画素群と異なる点は、画素Ｐ（２，１）と画素Ｐ（２，２）において、図４（Ａ）、図４（Ｂ）に示した画素８７０が配置されている点である。
図１０（Ａ）に示すように、画素Ｐ（２，１）には、図４（Ｂ）に示した画素８７０が配置され、電極８０４、８０５、８０６が配されている。画素Ｐ（２，２）も同様に図４（Ｂ）に示した画素８７０が配置され、電極８０４、８０５、８０６とそれぞれ同じ電極８０４Ａ、８０５Ａ、８０６Ａが配されている。上述のように、電極８０４と電極８０５の間に電極８０６が配され、電極８０４Ａと電極８０５Ａの間に電極８０６Ａが配されている。図１０（Ａ）には、２行２列分の配列しか図示されていないが、図１の画素領域１２１には画素Ｐ（１，１）と画素Ｐ（２，１）とからなる画素群が複数繰り返し配置されている。
【００３３】
本配列例においても、図５（Ａ）に示した例と同様に、電極８０４と電極８０５、および電極８０４Ａと電極８０５Ａから読み出された信号に基づいて、位相差検出が行われ、距離情報の取得が行われる。図１０（Ａ）に示す例では、電極８０４と電極８０５、または電極８０４Ａと電極８０５Ａが、電極８０６、電極８０６Ａの分だけ離間されているため、図５（Ａ）に示した例よりも基線長を長くすることができ、この結果測距精度をより向上させることができる。
【００３４】
図１０（Ｂ）は、図１０（Ａ）に示した画素群に対応して、２行４列で配置された画素回路を示す図であり、画素群と画素回路群に対する平面視を示している。
図１０（Ａ）に示した２行２列の画素に配置された画素電極の数と、図１０（Ｂ）に示した画素回路の数は、同一の８個であり、ｚ方向において、２行２列の画素群が有する電極群の下に２行４列の画素回路群が配置される。そして、２行２列の画素群と２行４列の画素回路群とはｚ方向で重なるように配置される。
【００３５】
電極と画素回路の対応関係について以下に説明する。
電極８０１、８０４、８０５、８０６、８０１Ａ、８０４Ａ、８０５Ａ、８０６Ａの各電極に対応してそれぞれ画素回路が設けられている。例えば、ケース１として、電極８０１は画素回路Ｃ（１，１）と、電極８０４は画素回路Ｃ（２，１）と、電極８０５は画素回路Ｃ（２，２）と、電極８０６は画素回路Ｃ（１，２）とそれぞれ接続している。また、電極８０１Ａは画素回路Ｃ（１，３）と、電極８０４Ａは画素回路Ｃ（２，３）と、電極８０５Ａは画素回路Ｃ（２，４）と、電極８０６Ａは画素回路Ｃ（１，４）とそれぞれ接続している。
この接続によれば、距離情報の取得を行う電極８０４、８０５にそれぞれ接続される画素回路Ｃ（２，１）、Ｃ（２，２）、および距離情報の取得を行う電極８０４Ａ、８０５Ａにそれぞれ接続される画素回路Ｃ（２，３）、Ｃ（２，４）は同一行に配置される。このような構成により、位相差検出用の信号を同一蓄積期間で検出することができるので、
測距精度を向上させることができる。
【００３６】
また、ケース２として、電極８０１は画素回路Ｃ（１，１）と、電極８０４は画素回路Ｃ（１，２）と、電極８０５は画素回路Ｃ（２，２）と、電極８０６は画素回路Ｃ（２，１）とそれぞれ接続している。また、電極８０１Ａは画素回路Ｃ（１，３）と、電極８０４Ａは画素回路Ｃ（１，４）と、電極８０５Ａは画素回路Ｃ（２，４）と、電極８０６Ａは画素回路Ｃ（２，３）とそれぞれ接続している。
この接続によれば、撮像情報を取得する電極８０１、８０６にそれぞれ接続される画素回路Ｃ（１，１）、Ｃ（２，１）は同一列に配置される。また、撮像情報を取得する電極８０１Ａ、８０６Ａにそれぞれ接続される画素回路Ｃ（１，３）、Ｃ（２，３）は同一列に配置される。また、距離情報の取得を行う電極８０４、８０５にそれぞれ接続される画素回路Ｃ（１，２）、Ｃ（２，２）は同一列に配置される。また、距離情報の取得を行う電極８０４Ａ、８０５Ａにそれぞれ接続される画素回路Ｃ（１，４）、Ｃ（２，４）は同一列に配置される。このように、撮像情報を取得する電極に接続される画素回路が配される列と、距離情報の取得を行う電極に接続される画素回路が配される列とが異なっている。
このような構成により、撮像用の信号と位相差検出用の信号とでゲインを異ならせる際、図９の増幅回路２１１〜２１３毎にゲインを変更すればよいことになる。したがって、読み出し回路の構成を簡易化できる。
【００３７】
また、本配列例では、ｘ方向において、画素回路のピッチｃは、画素のピッチａと異なり画素のピッチａよりも小さく、画素回路のピッチｃは画素のピッチａの１／２である。また、ｘ方向において、電極８０４と電極８０６の間のピッチｂ、または電極８０５と電極８０６の間のピッチｂよりも画素回路のピッチｃの方が大きくなっている。ｙ方向において、画素回路のピッチは、画素のピッチと同じである。
ここで、配列例１の図５（Ａ）では、ｘ方向において電極８０２と電極８０３の長さが同じであったため、２つの電極のうち図５（Ａ）に示す左側の端縁間の距離を、電極８０２と電極８０３の間のピッチｂとして示した。これに対して本配列例では、ｘ方向において電極８０４と電極８０６の長さが異なる。このため、図１０（Ａ）には、電極８０４と電極８０６の間のピッチｂは、２つの電極のｘ方向における中心間の距離として示している。電極８０５と電極８０６の間のピッチｂも同様である。
また、ケース１では、ｚ方向において、画素Ｐ（１，１）は電極８０１に接続した画素回路Ｃ（１，１）と重複し、かつ画素Ｐ（１，１）と異なる画素Ｐ（２，１）の電極８０６に接続した画素回路Ｃ（１，２）と重複した配置となっている。また、ケース２では、ｚ方向において、画素Ｐ（１，１）は電極８０１に接続した画素回路Ｃ（１，１）と重複し、かつ画素Ｐ（１，１）と異なる画素Ｐ（２，１）の電極８０４に接続した画素回路Ｃ（１，２）と重複した配置となっている。このとき、図１０（Ｂ）に示すように、点線で示す画素Ｐ（１，１）の領域は、画素回路Ｃ（１，１）の領域全てを含むとよい。
このように画素回路を配置することで、本配列例においても、上述した配列例１同様の効果を得ることができる。
【００３８】
＜配列例３＞
図１１（Ａ）は、画素が２行２列で配された他の例を示す図である。
図１１（Ａ）に示す本配列例の画素群においては、画素Ｐ（１，１）に、図３（Ｂ）に示した画素８６０が配置され、電極８０２、８０３が配されている。画素Ｐ（１，２）も同様に図３（Ｂ）に示した画素８６０が配置され、電極８０２、８０３とそれぞれ同じ電極８０２Ａ、８０３Ａが配されている。また、画素Ｐ（２，１）には、図４（Ｂ）に示した画素８７０が配置され、電極８０４、８０５、８０６が配されている。画素Ｐ（２，２）も同様に図４（Ｂ）に示した画素８７０が配置され、電極８０４、８０５、８０６とそれぞれ同じ電極８０４Ａ、８０５Ａ、８０６Ａが配されている。また、上述のように、電
極８０４と電極８０５の間に電極８０６が配され、電極８０４Ａと電極８０５Ａの間に電極８０６Ａが配されている。図１１（Ａ）には、２行２列分の配列しか図示されていないが、図１の画素領域１２１には画素Ｐ（１，１）と画素Ｐ（２，１）とからなる画素群が複数繰り返し配置されている。
【００３９】
本配列例においても、図５（Ａ）に示した例と同様に、電極８０２と電極８０３、および電極８０２Ａと電極８０３Ａから読み出された信号に基づいて、位相差検出が行われ、距離情報の取得が行われる。また、図１０（Ａ）に示した例と同様に、電極８０４と電極８０５、および電極８０４Ａと電極８０５Ａから読み出された信号に基づいて、位相差検出が行われ、距離情報の取得が行われる。
【００４０】
図１１（Ｂ）は、図１１（Ａ）に示した画素群に対応して、２行５列で配置された画素回路を示す図であり、画素群と画素回路群に対する平面視を示している。
図１１（Ａ）に示した２行２列の画素に配置された画素電極の数と、図１１（Ｂ）に示した画素回路の数は、同一の１０個であり、ｚ方向において、２行２列の画素群が有する電極群の下に２行５列の画素回路群が配置される。そして、２行２列の画素群と２行５列の画素回路群とは、ｚ方向で重なるように配置される。
【００４１】
電極と画素回路の対応関係について以下に説明する。電極８０２、８０３、８０４、８０５、８０６、８０２Ａ、８０３Ａ、８０４Ａ、８０５Ａ、８０６Ａの各電極に対応してそれぞれ画素回路が設けられている。
例えば、電極８０２は画素回路Ｃ（１，１）と、電極８０３は画素回路Ｃ（１，２）と、電極８０４は画素回路Ｃ（２，１）と、電極８０５は画素回路Ｃ（２，３）と、電極８０６は画素回路Ｃ（２，２）とそれぞれ接続している。また、電極８０２Ａは画素回路Ｃ（１，３）と、電極８０３Ａは画素回路Ｃ（１，４）と、電極８０４Ａは画素回路Ｃ（２，４）と、電極８０５Ａは画素回路Ｃ（１，５）、電極８０６Ａは画素回路Ｃ（２，５）とそれぞれ接続している。
【００４２】
本配列例では、ｘ方向において、画素回路のピッチｃは、画素のピッチａと異なり画素のピッチａよりも小さく、画素回路のピッチｃは画素のピッチａの２／５である。また、ｘ方向において、電極８０４と電極８０６の間のピッチｂ、または電極８０５と電極８０６の間のピッチｂよりも画素回路のピッチｃの方が大きくなっている。ｙ方向において、画素回路のピッチは、画素のピッチと同じである。
また、ｚ方向において、画素Ｐ（１，１）は電極８０２、８０３にそれぞれ接続した画素回路Ｃ（１，１）、Ｃ（１，２）と重複し、かつ画素Ｐ（１，１）と異なる画素Ｐ（１，２）の電極８０２Ａに接続した画素回路Ｃ（１，３）と重複した配置となっている。このとき、図１１（Ｂ）に示すように、点線で示す画素Ｐ（１，１）の領域は、画素回路Ｃ（１，１）の領域全てを含むとよい。
このように画素回路を配置することで、本配列例においても、上述した配列例１同様の効果を得ることができる。
【００４３】
＜配列例４＞
図１２（Ａ）は、画素が３行２列で配された例を示す図である。
図１２（Ａ）に示す本配列例の画素群においては、配列例２において図１０（Ａ）に示した画素の配置に加えて、画素Ｐ（３，１）と画素Ｐ（３，２）において、図３（Ｂ）に示した画素８６０が配置されている。すなわち、画素Ｐ（３，１）には電極８０２と電極８０３が対向して配置され、画素Ｐ（３，２）には電極８０２と電極８０３とそれぞれ同じ電極８０２Ａと電極８０３Ａが対向して配置されている。図１２（Ａ）には、３行２列分の配列しか図示されていないが、図１の画素領域１２１には画素Ｐ（１，１）と画素Ｐ（２，１）と画素Ｐ（３，１）とからなる画素群が複数繰り返し配置されている。
【００４４】
本配列例においても、図１１（Ａ）に示した例と同様に、電極８０２と電極８０３、および電極８０２Ａと電極８０３Ａから読み出された信号に基づいて、位相差検出が行われ、距離情報の取得が行われる。また、電極８０４と電極８０５、および電極８０４Ａと電極８０５Ａから読み出された信号に基づいて、位相差検出が行われ、距離情報の取得が行われる。
【００４５】
図１２（Ｂ）は、図１２（Ａ）に示した画素群に対応して、３行４列で配置された画素回路を示す図であり、画素群と画素回路群に対する平面視を示している。
図１２（Ａ）に示した３行２列の画素に配置された画素電極の数と、図１２（Ｂ）に示した画素回路の数は同一の１２個であり、ｚ方向において、３行２列の画素群が有する電極群の下に３行４列の画素回路群が配置される。そして、３行２列の画素群と３行４列の画素回路群とはｚ方向で重なるように配置される。
【００４６】
電極と画素回路の対応関係について以下に説明する。電極８０１、８０２、８０３、８０４、８０５、８０６、８０１Ａ、８０２Ａ、８０３Ａ、８０４Ａ、８０５Ａ、８０６Ａの各電極に対応してそれぞれ画素回路が設けられている。
例えば、電極８０１は画素回路Ｃ（１，１）と、電極８０２は画素回路Ｃ（３，１）と、電極８０３は画素回路Ｃ（３，２）とそれぞれ接続している。また、電極８０４は画素回路Ｃ（２，１）と、電極８０５は画素回路Ｃ（２，２）と、電極８０６は画素回路Ｃ（１，２）とそれぞれ接続している。また、電極８０１Ａは画素回路Ｃ（１，３）と、電極８０２Ａは画素回路Ｃ（３，３）と、電極８０３Ａは画素回路Ｃ（３，４）とそれぞれ接続している。また、電極８０４Ａは画素回路Ｃ（２，３）、電極８０５Ａは画素回路Ｃ（２，４）、電極８０６Ａは画素回路Ｃ（１，４）とそれぞれ接続している。
【００４７】
本配列例では、ｘ方向において、画素回路のピッチｃは、画素のピッチａと異なり画素のピッチａよりも小さく、画素回路のピッチｃは画素のピッチａの１／２である。また、ｘ方向において、電極８０４と電極８０６の間のピッチｂ、または電極８０５と電極８０６の間のピッチｂよりも画素回路のピッチｃの方が大きくなっている。ｙ方向において、画素回路のピッチは、画素のピッチと同じである。
また、ｚ方向において、画素Ｐ（１，１）は電極８０１に接続した画素回路Ｃ（１，１）と重複し、かつ画素Ｐ（１，１）と異なる画素Ｐ（２，１）の電極８０６に接続した画素回路Ｃ（１，２）と重複した配置となっている。このとき、図１２（Ｂ）に示すように、点線で示す画素Ｐ（１，１）の領域は、画素回路Ｃ（１，１）の領域全てを含むとよい。
このように画素回路を配置することで、本配列例においても、上述した配列例１同様の効果を得ることができる。
【００４８】
＜配列例５＞
図１３（Ａ）は、図５（Ａ）に示した画素の配置の変形例を示す図である。
図１３（Ａ）に示す本配列例の画素群においては、図５（Ａ）に示した画素群に対して、画素Ｐ（１，２）と画素Ｐ（２，２）の電極の配置が入れ替わっている点が異なる。すなわち、画素Ｐ（１，２）には図３（Ｂ）に示した画素８６０が配置され、電極８０２と電極８０３とそれぞれ同じ電極８０２Ｂと電極８０３Ｂが配されている。画素Ｐ（２，２）には図２（Ｂ）に示した画素８００が配置され、電極８０１と同じ電極８０１Ｂが配されている。図１３（Ａ）には、２行２列分の配列しか図示されていないが、図１の画素領域１２１には２行２列からなる画素群が複数繰り返し配置されている。
【００４９】
図１３（Ｂ）は、図１３（Ａ）に示した画素群に対応して、２行３列で配置された画素回路を示す図であり、画素群と画素回路群に対する平面視を示している。
図１３（Ａ）に示した２行２列の画素に配置された画素電極の数と、図１３（Ｂ）に示した画素回路の数は、同一の６個であり、ｚ方向において、２行２列の画素群が有する電極群の下に２行３列の画素回路群が配置される。そして、２行２列の画素群と２行３列の画素回路群とはｚ方向で重なるように配置される。
【００５０】
電極と画素回路の対応関係について以下に説明する。
例えば、電極８０１は画素回路Ｃ（１，１）と、電極８０２は画素回路Ｃ（２，１）と、電極８０３は画素回路Ｃ（２，２）とそれぞれ接続している。また、電極８０１Ｂは画素回路Ｃ（２，３）と、電極８０２Ｂは画素回路Ｃ（１，２）と、電極８０３Ｂは画素回路Ｃ（１，３）とそれぞれ接続している。
【００５１】
本配列例では、図５（Ａ）、図５（Ｂ）の例と同様に、ｘ方向において、画素回路のピッチｃは、画素のピッチａと異なり画素のピッチａよりも小さく、画素回路のピッチｃは画素のピッチａの２／３である。また、電極８０２と電極８０３の間のピッチｂよりも画素回路のピッチｃの方が大きくなっている。ｙ方向において、画素回路のピッチは、画素のピッチと同じである。
また、ｚ方向において、画素Ｐ（１，１）は電極８０１に接続した画素回路Ｃ（１，１）と重複し、かつ画素Ｐ（１，１）と異なる画素Ｐ（１，２）の電極８０２Ｂに接続した画素回路Ｃ（１，２）と重複した配置となっている。このとき、図１３（Ｂ）に示すように、点線で示す画素Ｐ（１，１）の領域は、画素回路Ｃ（１，１）の領域全てを含むとよい。
このように画素回路を配置することで、本配列例においても、上述した配列例１同様の効果を得ることができる。
【００５２】
＜配列例６＞
図１４（Ａ）は、図１０（Ａ）に示した画素の配置の変形例を示す図である。
図１４（Ａ）に示す本配列例の画素群においては、図１０（Ａ）に示した画素群に対して、画素Ｐ（１，１）、画素Ｐ（１，２）の電極の配置が異なっている。すなわち、図１４（Ａ）に示す本配列例の２行２列の画素はいずれも図４（Ｂ）に示した画素８７０であり、画素Ｐ（１，１）には、電極８０４、８０５、８０６とそれぞれ同じ電極８０４Ｂ、８０５Ｂ、８０６Ｂが配されている。また、画素Ｐ（１，２）には、電極８０４、８０５、８０６とそれぞれ同じ電極８０４Ｃ、８０５Ｃ、８０６Ｃが配されている。ただし、電極８０４Ｂ、８０５Ｂ、８０６Ｂは、その下層の配線で短絡しており、電極８０４Ｃ、８０５Ｃ、８０６Ｃも同様にその下層の配線で短絡している。すなわち、電極８０４Ｂ、８０５Ｂ、８０６Ｂはそれぞれ独立して制御されないように構成され、８０４Ｃ、８０５Ｃ、８０６Ｃはそれぞれ独立して制御されないように構成されている。このとき、３つの電極８０４Ｂ、８０５Ｂ、８０６Ｂに対応して、１つの画素回路が設けられ、３つの電極８０４Ｃ、８０５Ｃ、８０６Ｃに対応して、１つの画素回路が設けられる。
図１５には、電極８０４Ｂ、８０５Ｂ、８０６Ｂと接続されている画素回路の等価回路図を示している。図１５に示すように、３つの電極８０４Ｂ、８０５Ｂ、８０６Ｂに対応して、１つの画素回路が設けられている。
【００５３】
図１４（Ｂ）は、図１４（Ａ）に示した画素群に対応して、２行４列で配置された画素回路を示す図であり、画素群と画素回路群に対する平面視を示している。
図１４（Ａ）に示した２行２列の画素に配置された画素電極の数は１２個であるが、独立して制御できる画素電極の数は実質的には８個である。この画素電極の数は、図１４（Ｂ）に示した画素回路の数と同一であり、ｚ方向において、２行２列の画素群が有する電極群の下に２行４列の画素回路群が配置される。そして、２行２列の画素群と２行４列の画素回路群とはｚ方向で重なるように配置される。
【００５４】
電極と画素回路の対応関係について以下に説明する。
例えば、電極８０４Ｂかつ電極８０５Ｂかつ電極８０６Ｂは画素回路Ｃ（１，１）と、電極８０４は画素回路Ｃ（２，１）と、電極８０５は画素回路Ｃ（２，２）と、電極８０６は画素回路Ｃ（１，２）とそれぞれ接続している。また、電極８０４Ｃかつ電極８０５Ｃかつ電極８０６Ｃは画素回路Ｃ（１，３）と、電極８０４Ａは画素回路Ｃ（２，３）と、電極８０５Ａは画素回路Ｃ（２，４）と、電極８０６Ａは画素回路Ｃ（１，４）とそれぞれ接続している。
【００５５】
本配列例では、ｘ方向において、画素回路のピッチｃは、画素のピッチａと異なり画素のピッチａよりも小さく、画素回路のピッチｃは画素のピッチａの１／２である。また、電極８０４と電極８０６の間のピッチｂ、または電極８０５と電極８０６の間のピッチｂよりも画素回路のピッチｃの方が大きくなっている。ｙ方向において、画素回路のピッチは、画素のピッチと同じである。
また、ｚ方向において、画素Ｐ（１，１）は電極８０４Ｂ、８０５Ｂ、８０６Ｂに接続した画素回路Ｃ（１，１）と重複し、かつ画素Ｐ（１，１）と異なる画素Ｐ（２，１）の電極８０６に接続した画素回路Ｃ（１，２）と重複した配置となっている。このとき、図１４（Ｂ）に示すように、点線で示す画素Ｐ（１，１）の領域は、画素回路Ｃ（１，１）の領域全てを含むとよい。
このように画素回路を配置することで、本配列例においても、上述した配列例１同様の効果を得ることができる。
【００５６】
次に、画素回路のピッチの規定について、図１６と図１７を用いて説明する。
図１６は、画素回路のピッチを説明するための図であり、例として、図６（Ｂ）の等価回路図に対応した画素回路のレイアウトを示している。
図１６に示すように、画素回路には、増幅トランジスタ２３０、リセットトランジスタ２１０、選択トランジスタ２４０が配置される。画素回路のピッチは、例えば、隣接する２つの画素回路の増幅トランジスタ２３０のゲートＧの中心間の距離Ｌ０で規定することができる。
【００５７】
図１７は、画素回路のピッチを説明するための図であり、画素回路をｘ方向にフリップして配置して、隣接する画素回路で基準電源ＳＶＤＤを共有したレイアウトについて説明するための図である。
この場合、隣接する画素回路の増幅トランジスタ２３０のゲートＧの中心間の距離は、距離Ｌ１と距離Ｌ２の２つの値を取ることになる。このような場合には、画素回路のピッチは、距離Ｌ１と距離Ｌ２の平均値で規定する。
すなわち、画素回路のピッチは、画素回路をフリップする場合、フリップしない場合を含め、隣接する画素回路の増幅トランジスタ２３０のゲートＧの中心間の距離の平均値と規定することができる。
【００５８】
また、配列例１〜６によって示した複数の画素の２次元配列例から、隣り合う複数の画素からなる画素群と、この画素群に対応した画素回路群との間には、以下のような関係が成り立つことがわかる。これは、ｘ方向における、画素回路群の画素回路のピッチと、画素群の画素のピッチと、画素群の画素の数と、画素群に配された独立制御できる電極の数との間の関係であり、次のように表される。
（画素回路のピッチ）＝（画素のピッチ）×（画素の数）／（独立制御できる電極の数）
この関係が成り立つように、電極と画素回路を配置することで、上述した配列例１同様の効果を得ることができる。
【００５９】
＜撮像システムについて＞
本実施形態による撮像システムについて、図１８を用いて説明する。図１８は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００６０】
上述した撮像装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１８にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【００６１】
撮像システム３００は、図１８に示すように、撮像光学系３０２、ＣＰＵ３１０、レンズ制御部３１２、撮像装置制御部３１４、画像処理部３１６、絞りシャッタ制御部３１８、表示部３２０、操作スイッチ３２２、記録媒体３２４を備える。
【００６２】
撮像光学系３０２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り３０４等を含む。絞り３０４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッタとしての機能も備える。レンズ群及び絞り３０４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系３０２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
【００６３】
撮像光学系３０２の像空間には、その撮像面が位置するように撮像装置１００が配置されている。撮像装置１００は、上述した撮像装置１００であり、ＣＭＯＳセンサ（画素領域１２１）とその周辺回路（周辺回路領域）とを含んで構成される。撮像装置１００は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。撮像装置１００は、撮像光学系３０２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
【００６４】
レンズ制御部３１２は、撮像光学系３０２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッタ制御部３１８は、絞り３０４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
【００６５】
ＣＰＵ３１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ３１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系３０２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ３１０は、信号処理部でもある。
【００６６】
撮像装置制御部３１４は、撮像装置１００の動作を制御するとともに、撮像装置１００から出力された信号をＡ／Ｄ変換してＣＰＵ３１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、撮像装置１００が備えていてもかまわない。画像処理部３１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成するためのものであり、その機能を実現するように構成された回路や制御装置により構成される。表示部３２０
は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ３２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体３２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
【００６７】
このようにして、上述した撮像装置１００を適用した撮像システム３００を構成することにより、高精度の焦点調節が可能であり且つ被写界深度の深い画像を取得しうる高性能の撮像システムを実現することができる。
【００６８】
＜その他の実施形態＞
その他の実施形態による撮像システム及び移動体について、図１９（Ａ）、図１９（Ｂ）を用いて説明する。図１９（Ａ）、図１９（Ｂ）は、その他の実施形態による撮像システム及び移動体の構成を示す図である。
【００６９】
図１９（Ａ）は、車載カメラに関する撮像システム４００の一例を示したものである。撮像システム４００は、撮像装置４１０を有する。撮像装置４１０は、上述した撮像装置１００である。撮像システム４００は、撮像装置４１０により取得された複数の画像データに対し、画像処理を行う画像処理部４１２と、撮像装置４１０により取得された複数の画像データから視差（例えば、視差画像の位相差）の算出を行う視差取得部４１４を有する。また、撮像システム４００は、算出された視差に基づいて対象物までの距離を算出する距離取得部４１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部４１８と、を有する。ここで、視差取得部４１４や距離取得部４１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部４１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩ
Ｃ（Application Specific Integrated Circuit）等によって実現されてもよいし、これ
らの組合せによって実現されてもよい。
【００７０】
撮像システム４００は、車両情報取得装置４２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ４３０が接続されている。すなわち、制御ＥＣＵ４３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、ドライバーへ警報を発する警報装置４４０とも接続されている。例えば、衝突判定部４１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ４３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置４４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００７１】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム４００で撮像する。図１９（Ｂ）に、車両前方（撮像範囲４５０）を撮像する場合の撮像システム４００を示した。車両情報取得装置４２０は、撮像システム４００を動作させ撮像を実行させるように指示を送る。上述した撮像装置１００を撮像装置４１０として用いることにより、本実施形態の撮像システム４００は、測距の精度をより向上させることができる。
【００７２】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
なお、上記実施形態、配列例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施形態、各配列例は、本発明の範囲内において可能な限り組み合わせたり変更を加えたりすることが可能である。
【符号の説明】
【００７３】
１００…撮像装置、８００，８６０…画素、８０１，８０２，８０３，８０１Ａ，８０２Ａ，８０３Ａ…電極、８２０…光電変換層、８３０…対向電極、Ｐ（ｍ，ｎ）…画素、Ｃ（ｍ，ｎ）…画素回路
【図１】
2019133982.tif 000003
【図２】
2019133982.tif 000004
【図３】
2019133982.tif 000005
【図４】
2019133982.tif 000006
【図５】
2019133982.tif 000007
【図６】
2019133982.tif 000008
【図７】
2019133982.tif 000009
【図８】
2019133982.tif 000010
【図９】
2019133982.tif 000011
【図１０】
2019133982.tif 000012
【図１１】
2019133982.tif 000013
【図１２】
2019133982.tif 000014
【図１３】
2019133982.tif 000015
【図１４】
2019133982.tif 000016
【図１５】
2019133982.tif 000017
【図１６】
2019133982.tif 000018
【図１７】
2019133982.tif 000019
【図１８】
2019133982.tif 000020
【図１９】
2019133982.tif 000021