(57)【要約】【課題】力率を改善できかつ負荷への出力を広範囲に調整可能な負荷駆動装置を低コストで提供する。【解決手段】負荷駆動装置は、交流電圧を整流する整流回路と、前記整流回路の出力側に接続される力率改善回路と、を備える。前記力率改善回路は、スイッチング素子と、前記スイッチング素子のスイッチング動作を制御するスイッチング制御部と、を備える。前記スイッチング制御部は、第１信号に基づいて前記スイッチング素子のオン時間を調整し、第２信号に基づいて前記スイッチング動作を停止させるか否かを決定する。【選択図】図１
2019195234.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流する整流回路と、前記整流回路の出力側に接続される力率改善回路と、を備える負荷駆動装置であって、
前記力率改善回路は、スイッチング素子と、前記スイッチング素子のスイッチング動作を制御するスイッチング制御部と、を備え、
前記スイッチング制御部は、第１信号に基づいて前記スイッチング素子のオン時間を調整し、第２信号に基づいて前記スイッチング動作を停止させるか否かを決定する、負荷駆動装置。
【請求項２】
前記第１信号の周波数は、前記第２信号の周波数より高い、請求項１に記載の負荷駆動装置。
【請求項３】
前記第１信号が、前記オン時間を所定値より大きく調整することを指示する信号である場合、前記第２信号が、前記スイッチング動作を停止させる期間を設けないことを指示する信号であり、
前記第１信号が、前記オン時間を所定値以下に調整することを指示する信号である場合、前記第２信号が、前記スイッチング動作を停止させる期間を設けることを指示する信号である、請求項１又は請求項２に記載の負荷駆動装置。
【請求項４】
前記第１信号を平滑化する平滑部と、
前記負荷駆動装置が駆動する負荷に流れる電流を電圧に変換する変換部と、
前記平滑部の出力電圧と前記変換部の出力電圧との差に応じた誤差信号を生成するエラーアンプと、を備え、
前記スイッチング制御部は前記誤差信号に基づいて前記スイッチング素子のオン時間を調整する、請求項１〜３のいずれか一項に記載の負荷駆動装置。
【請求項５】
前記スイッチング素子に流れる電流を検出する電流検出部を備え、
前記スイッチング制御部は、前記第２信号が所定のレベルでなければ、前記電流検出部によって検出される前記スイッチング素子に流れる電流の大きさが閾値を下回ったときに前記スイッチング素子をターンオンし、前記第２信号が前記所定のレベルであれば、前記スイッチング素子をオフ状態に維持して前記スイッチング動作を停止させる、請求項１〜４のいずれか一項に記載の負荷駆動装置。
【請求項６】
前記第２信号は、Ｐチャネルトランジスタを用いたオープンドレイン回路又はＰＮＰトランジスタを用いたオープンコレクタ回路の出力信号であり、
前記電流検出部の出力端と前記オープンドレイン回路又は前記オープンコレクタ回路の出力端との接続点電圧が、前記スイッチング制御部に入力される、請求項５に記載の負荷駆動装置。
【請求項７】
前記力率改善回路を含み、前記整流回路の出力電圧に対して電圧変換を行うＳＥＰＩＣを備える、請求項１〜６のいずれか一項に記載の負荷駆動装置。
【請求項８】
前記力率改善回路を含み、前記整流回路の出力電圧に対して電圧変換を行うフライバックコンバータを備える、請求項１〜６のいずれか一項に記載の負荷駆動装置。
【請求項９】
請求項１〜８のいずれか一項に記載の負荷駆動装置と、
前記負荷駆動装置が駆動する発光素子と、を備える、照明装置。
【請求項１０】
請求項１〜８のいずれか一項に記載の負荷駆動装置と、
前記負荷駆動装置が駆動するモータと、を備える、モータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷を駆動する負荷駆動装置に関する。
【背景技術】
【０００２】
力率を改善できかつＬＥＤへの出力を広範囲に調整可能なＬＥＤ駆動装置として、２コンバータ方式のＬＥＤ駆動装置が従来から知られている（例えば特許文献１参照）。
【０００３】
２コンバータ方式のＬＥＤ駆動装置は、前段のコンバータで力率を改善し、後段のコンバータで調光を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−０８４７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
２コンバータ方式のＬＥＤ駆動装置は、２つのコンバータを必要とする構成であるため、コストの低減が困難であった。
【０００６】
そこで、コストを低減するために、１つのコンバータで力率を改善しつつ調光を行う構成にすることが考えられる。しかしながら、当該構成では、調光率が低くなると、商用交流電源周波数（５０Ｈｚ又は６０Ｈｚ）の高調波成分の発生を抑えながら出力電流を小さくすることが困難であるという問題が生じる。なお、調光率とは、光源の定格出力に対する調光時の出力の比率である。すなわち調光率とは、光源を定格出力で点灯したときの明るさを１００％とした場合における、光源の明るさの度合いをいう。例えば調光率が１０％である場合、光源の明るさは定格出力点灯時の明るさの１０％となる。
【０００７】
本発明は、上記の状況に鑑み、力率を改善できかつ負荷への出力を広範囲に調整可能な負荷駆動装置を低コストで提供することを目的とする。
【課題を解決するための手段】
【０００８】
本明細書中に開示された負荷駆動装置は、交流電圧を整流する整流回路と、前記整流回路の出力側に接続される力率改善回路と、を備える負荷駆動装置であって、前記力率改善回路は、スイッチング素子と、前記スイッチング素子のスイッチング動作を制御するスイッチング制御部と、を備え、前記スイッチング制御部は、第１信号に基づいて前記スイッチング素子のオン時間を調整し、第２信号に基づいて前記スイッチング動作を停止させるか否かを決定する構成（第１の構成）である。
【０００９】
上記第１の構成の負荷駆動装置において、前記第１信号の周波数は、前記第２信号の周波数より高い構成（第２の構成）としてもよい。
【００１０】
上記第１又は第２の構成の負荷駆動装置において、前記第１信号が、前記オン時間を所定値より大きく調整することを指示する信号である場合、前記第２信号が、前記スイッチング動作を停止させる期間を設けないことを指示する信号であり、前記第１信号が、前記オン時間を所定値以下に調整することを指示する信号である場合、前記第２信号が、前記スイッチング動作を停止させる期間を設けることを指示する信号である構成（第３の構成）としてもよい。
【００１１】
上記第１〜第３いずれかの構成の負荷駆動装置において、前記第１信号を平滑化する平滑部と、前記負荷駆動装置が駆動する負荷に流れる電流を電圧に変換する変換部と、前記平滑部の出力電圧と前記変換部の出力電圧との差に応じた誤差信号を生成するエラーアンプと、を備え、前記スイッチング制御部は前記誤差信号に基づいて前記スイッチング素子のオン時間を調整する構成（第４の構成）としてもよい。
【００１２】
上記第１〜第４いずれかの構成の負荷駆動装置において、前記スイッチング素子に流れる電流を検出する電流検出部を備え、前記スイッチング制御部は、前記第２信号が所定のレベルでなければ、前記電流検出部によって検出される前記スイッチング素子に流れる電流の大きさが閾値を下回ったときに前記スイッチング素子をターンオンし、前記第２信号が前記所定のレベルであれば、前記スイッチング素子をオフ状態に維持して前記スイッチング動作を停止させる構成（第５の構成）としてもよい。
【００１３】
上記第５の構成の負荷駆動装置において、前記第２信号は、Ｐチャネルトランジスタを用いたオープンドレイン回路又はＰＮＰトランジスタを用いたオープンコレクタ回路の出力信号であり、前記電流検出部の出力端と前記オープンドレイン回路又は前記オープンコレクタ回路の出力端との接続点電圧が、前記スイッチング制御部に入力される構成（第６の構成）としてもよい。
【００１４】
上記第１〜第６いずれかの構成の負荷駆動装置において、前記力率改善回路を含み、前記整流回路の出力電圧に対して電圧変換を行うＳＥＰＩＣを備える構成（第７の構成）としてもよい。
【００１５】
上記第１〜第６いずれかの構成の負荷駆動装置において、前記力率改善回路を含み、前記整流回路の出力電圧に対して電圧変換を行うフライバックコンバータを備える構成（第８の構成）としてもよい。
【００１６】
また、本明細書中に開示されている照明装置は、上記第１〜第８いずれかの構成の負荷駆動装置と、前記負荷駆動装置が駆動する発光素子と、を備える構成（第９の構成）である。
【００１７】
また、本明細書中に開示されているモータシステムは、上記第１〜第８いずれかの構成の負荷駆動装置と、前記負荷駆動装置が駆動するモータと、を備える構成（第１０の構成）である。
【発明の効果】
【００１８】
本明細書中に開示されている発明によれば、力率改善回路の調整範囲を超える定電流制御を行うために、設定する負荷への出力（例えば負荷が発光素子であれば調光率）に応じた力率改善回路の出力能力を設定しておくことで、定電流制御範囲を拡大することができる。したがって、力率を改善できかつ負荷への出力を広範囲に調整可能な負荷駆動装置を低コストで提供することができる。
【図面の簡単な説明】
【００１９】
【図１】負荷駆動装置の一構成例を示す図
【図２】照明装置の外観例を示す図
【図３】スイッチング制御ＩＣの一構成例を示す図
【図４】スイッチング制御ＩＣの動作例を示すタイミングチャート
【図５】オープンドレイン回路を示す図
【図６】プッシュプル回路を示す図
【図７】スイッチング制御ＩＣの調光動作例を示すタイミングチャート
【図８】負荷駆動装置の他の構成例を示す図
【発明を実施するための形態】
【００２０】
図１は、負荷駆動装置の一構成例を示す図である。図１に示す負荷駆動装置は、力率を改善しながら負荷ＬＤ１を駆動する装置であって、主として、ダイオードブリッジＤＢ１と、入力コンデンサＣｉｎと、トランスＴ１と、スイッチング素子Ｑ１と、出力コンデンサＣｏｕｔと、スイッチング制御ＩＣ（Integrated Circuit）１と、ＭＣＵ（Micro Controller Unit）２と、を備えている。
【００２１】
ダイオードブリッジＤＢ１は、商用交流電源電圧などの交流電圧Ｖａｃを全波整流する。入力コンデンサＣｉｎは、ダイオードブリッジＤＢ１から出力される脈流電圧を平滑して直流電圧Ｖｄｃを生成する。
【００２２】
トランスＴ１は、１次巻線Ｎ１と、２次巻線Ｎ２と、補助巻線Ｎ３と、を備えている。
【００２３】
１次巻線Ｎ１の一端には直流電圧Ｖｄｃが印加される。スイッチング素子Ｑ１はＮチャネルＭＯＳＦＥＴであって、スイッチング素子Ｑ１のドレインが１次巻線Ｎ１の他端に接続される。スイッチング素子Ｑ１のソースは抵抗Ｒ９を介して接地される。抵抗Ｒ９は、スイッチング素子Ｑ１に流れる電流を検出するための抵抗である。スイッチング素子Ｑ１のソースはスイッチング制御ＩＣ１の４番端子及びコンデンサＣ３の一端にも接続される。コンデンサＣ３の他端は接地される。
【００２４】
スイッチング素子Ｑ１のソースは抵抗Ｒ８を介してスイッチング素子Ｑ１のゲートに接続される。スイッチング素子Ｑ１のゲートは、ダイオードＤ１及び抵抗Ｒ７によって構成される並列回路並びに抵抗Ｒ６を介してスイッチング制御ＩＣ１の７番端子に接続される。
【００２５】
２次巻線Ｎ２の一端にはダイオードＤ４を介して抵抗Ｒ１２の一端及び出力コンデンサＣｏｕｔの一端が接続される。２次巻線Ｎ２の一端にはコンデンサＣ１を介して１次巻線Ｎ１の他端も接続される。このように１次巻線Ｎ１の他端と２次巻線Ｎ２の一端とがコンデンサＣ１を介して接続されるので、図１に示す負荷駆動装置は、ＳＥＰＩＣ（Single Ended Primary Inductor Converter）を備える構成となり、効率を高めることができる。２次巻線Ｎ２の他端、抵抗Ｒ１２の他端、及び出力コンデンサＣｏｕｔの他端は接地される。なお、出力コンデンサＣｏｕｔの一端には負荷ＬＤ１の一端が接続される。
【００２６】
補助巻線Ｎ３の一端にはダイオードＤ３を介してレギュレータ３の入力端、スイッチング制御ＩＣ１の８番端子、抵抗Ｒ１の一端が接続される。補助巻線Ｎ３の他端は接地される。補助巻線Ｎ３の一端には抵抗Ｒ１０の一端も接続される。
【００２７】
レギュレータ３は、入力端に印加された電圧を安定化して出力端から出力する。レギュレータ３の出力端は、コンデンサＣ５の一端及びエラーアンプＡ１の電源端子に接続される。コンデンサＣ５の他端及びエラーアンプＡ１のグランド端子は接地される。
【００２８】
抵抗Ｒ１の他端はスイッチング制御ＩＣ１の１番端子及び抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は接地される。
【００２９】
抵抗Ｒ１０の他端はスイッチング制御ＩＣ１の５番端子及び抵抗Ｒ１１の一端に接続される。抵抗Ｒ１１の他端はダイオードＤ２を介して接地される。また、ＭＣＵ２から出力される第２信号ＳＧ２は、スイッチング制御ＩＣ１の５番端子に供給される。
【００３０】
レギュレータ３の入力端、スイッチング制御ＩＣ１の８番端子、及び抵抗Ｒ１の一端には、抵抗Ｒ５の一端及びコンデンサＣ４の一端も接続される。抵抗Ｒ５の他端は抵抗Ｒ４の一端に接続され、コンデンサＣ４の他端は接地される。抵抗Ｒ４の一端には直流電圧Ｖｄｃが印加される。
【００３１】
抵抗Ｒ１４の一端には負荷ＬＤ１の他端及びエラーアンプＡ１の反転入力端子が接続される。抵抗Ｒ１４の他端は接地される。抵抗Ｒ１４は、負荷ＬＤ１に流れる電流を検出するための抵抗である。
【００３２】
ＭＣＵ２から出力される第１信号ＳＧ１は、抵抗Ｒ１５及びコンデンサＣ７によって平滑化された後、エラーアンプＡ１の非反転入力端子に供給される。
【００３３】
エラーアンプＡ１の出力端子はスイッチング制御ＩＣ１の２番端子及びコンデンサＣ２の一端に接続される。コンデンサＣ２の他端は接地される。また、エラーアンプＡ１の出力端子はコンデンサＣ６及び抵抗Ｒ１３を介してエラーアンプＡ１の非反転入力端子に接続される。
【００３４】
スイッチング制御ＩＣ１の３番端子は抵抗Ｒ３を介して接地される。
【００３５】
本実施形態では、負荷ＬＤ１はＬＥＤ（Light Emitting Diode）の直列体であり、ＭＣＵ２から出力される第１信号ＳＧ１及び第２信号ＳＧ２によってＬＥＤが調光される。従って、本実施形態では、負荷駆動装置はＬＥＤ駆動装置となる。ＭＣＵ２は、外部の調光器から無線通信若しくは有線通信で送られてくる調光信号、又は、周囲の明るさを検知する照度センサの検知結果に基づいて、ＬＥＤの調光率を決定し、決定した調光率に応じた第１信号ＳＧ１及び第２信号ＳＧ２を生成する。
【００３６】
図２は、図１に示す負荷駆動装置と、ＬＥＤの直列体である負荷ＬＤ１と、を備える照明装置の外観例を示す図である。照明装置１０ａは電球形ＬＥＤランプであり、照明装置１０ｂは環形ＬＥＤランプであり、照明装置１０ｃは直管形ＬＥＤランプである。また、照明装置１０ｄはＬＥＤシーリングライトであり、照明装置１０ｅはＬＥＤダウンライトである。なお、照明装置１０ａ〜１０ｅはあくまでも例示であり、照明装置は多種多様な形態で用いることが可能である。例えば照明装置は、液晶テレビのＬＥＤバックライトに代表される表示装置用照明装置であってもよい。
【００３７】
図３は、スイッチング制御ＩＣ１の一構成例を示す図である。図４は、スイッチング制御ＩＣ１の動作例を示すタイミングチャートである。なお、図４中の電圧Ｖｚｃｄは、スイッチング制御ＩＣ１の５番端子に印加される電圧である。
【００３８】
図３に示す構成例において、スイッチング制御ＩＣ１は、ヒステリシスコンパレータ３と、エラーアンプ４と、ランプ電圧生成回路５と、コンパレータ６及び７と、制御ロジック回路８と、を備えている。スイッチング制御ＩＣ１は、８番端子に印加される電圧によって駆動する。また、スイッチング制御ＩＣ１は、８番端子に印加される電圧から第１〜第３基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ３等の定電圧を生成する。
【００３９】
ヒステリシスコンパレータ３は、１次巻線Ｎ１に流れる電流ＩＬのゼロクロスを検知する回路である。ヒステリシスコンパレータ３は、スイッチング制御ＩＣ１の５番端子に印加される電圧が第１基準電圧Ｖｒｅｆ１を下回ると、出力信号をハイレベルからローレベルに切り替え、その後、スイッチング制御ＩＣ１の５番端子に印加される電圧が第１基準電圧Ｖｒｅｆ１に正の所定値を加えた電圧を上回るまで、出力信号をローレベルのままにする。ヒステリシスコンパレータ３の出力信号は制御ロジック回路８に供給される。
【００４０】
エラーアンプ４は、負荷駆動装置の出力電圧を監視する回路である。エラーアンプ４は、スイッチング制御ＩＣ１の１番端子に印加される電圧と第２基準電圧Ｖｒｅｆ２との差に応じたオフセット信号を出力する。
【００４１】
ランプ電圧生成回路５は、スイッチング制御ＩＣ１の３番端子に接続される抵抗の抵抗値で定まる傾きのランプ電圧Ｖｒａｍｐを生成する回路である。ランプ電圧生成回路５は、ランプ電圧Ｖｒａｍｐがエラー出力電圧Ｖｅｏを上回ってから所定時間が経過すると、ランプ電圧Ｖｒａｍｐをリセットする。
【００４２】
スイッチング制御ＩＣ１は、スイッチング制御ＩＣ１の５番端子に印加される電圧にエラーアンプ４のオフセット信号を加えて得られるエラー出力電圧Ｖｅｏを生成する。
【００４３】
コンパレータ６は、エラー出力電圧Ｖｅｏとランプ電圧Ｖｒａｍｐとを比較し、その比較結果を制御ロジック回路８に出力する。
【００４４】
コンパレータ７は、スイッチング素子Ｑ１に流れる過電流を検知する回路である。コンパレータ７は、スイッチング制御ＩＣ１の４番端子に印加される電圧と第３基準電圧Ｖｒｅｆ３とを比較し、その比較結果を制御ロジック回路８に出力する。
【００４５】
制御ロジック回路８は、ヒステリシスコンパレータ３の出力信号、コンパレータ６の出力信号、及びコンパレータ７の出力信号に基づいてゲート電圧Ｖｇを生成する。ゲート電圧Ｖｇはスイッチング制御ＩＣ１の７番端子から出力される。
【００４６】
図４に示すように、ゲート電圧Ｖｇがローレベルからハイレベルに切り替わると、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓが低下してスイッチング素子Ｑ１がターンオンする（図４中のタイミングｔ１参照）。その後、１次巻線Ｎ１に流れる電流ＩＬが増加する（図４中のタイミングｔ１からタイミングｔ２迄の期間参照）。
【００４７】
そして、コンパレータ６の出力信号がローレベルからハイレベルに切り替わったタイミング、すなわちランプ電圧Ｖｒａｍｐがエラー出力電圧Ｖｅｏを上回ったタイミング（図４中のタイミングｔ２）で、制御ロジック回路８はゲート電圧Ｖｇをハイレベルからローレベルに切り替える。これにより、スイッチング素子Ｑ１はターンオフする。
【００４８】
その後、１次巻線Ｎ１に流れる電流ＩＬが減少する（図４中のタイミングｔ２からタイミングｔ３迄の期間参照）。そして、１次巻線Ｎ１に流れる電流ＩＬのゼロクロスがヒステリシスコンパレータ３によって検知されたタイミング、すなわちスイッチング制御ＩＣ１の５番端子に印加される電圧が第１基準電圧Ｖｒｅｆ１を下回ってヒステリシスコンパレータ３の出力信号がハイレベルからローレベルに切り替わったタイミング（図４中のタイミングｔ３）から所定時間遅延して、制御ロジック回路８はゲート電圧Ｖｇをローレベルからハイレベルに切り替える。これにより、スイッチング素子Ｑ１はターンオンする。
【００４９】
以上の動作により、制御ロジック回路８は、スイッチング制御ＩＣ１の２番端子に印加される電圧に基づいて、スイッチング素子Ｑ１のオン時間を調整する。なお、スイッチング制御ＩＣ１の２番端子に印加される電圧は、エラーアンプＡ１の出力信号（電圧信号）圧である。エラーアンプＡ１の出力信号は、第１信号ＳＧ１を抵抗Ｒ１５とコンデンサＣ７で平滑化した電圧と、負荷ＬＤ１に流れる電流を抵抗Ｒ１４で変換した電圧との差に応じた誤差信号である。
【００５０】
ただし、スイッチング素子Ｑ１に流れる過電流がコンパレータ７によって検知されている期間、すなわちコンパレータ７の出力信号がハイレベルである期間では、制御ロジック回路８は、図４に示すようにゲート電圧Ｖｇのレベルを切り替えずゲート電圧Ｖｇのレベルをローレベルで維持する。これにより、スイッチング素子Ｑ１は過電流から保護される。
【００５１】
また、本実施形態では、第２信号ＳＧ２をハイレベルにした場合に、スイッチング制御ＩＣ１の５番端子に印加される電圧が第１基準電圧Ｖｒｅｆ１より大きくなるように、第２信号ＳＧ２のハイレベルの値を設定している。従って、第２信号ＳＧ２がハイレベルである期間は、スイッチング素子Ｑ１がターンオンしないので、スイッチング素子Ｑ１のスイッチング動作が停止する期間となる。
【００５２】
なお、第２信号ＳＧ２がハイレベルでない期間では、第２信号ＳＧ２が電流ＩＬのゼロクロス検知の邪魔にならないように、ＭＣＵ２の第２信号ＳＧ２を出力する端子がハイピンピーダンス状態になればよい。このため、本実施形態では、ＭＣＵ２は、図５に示すＰチャネルＭＯＳトランジスタを用いたオープンドレイン回路を備え、当該オープンドレイン回路の出力端から第２信号ＳＧ２を出力するようにしている。なお、図５に示すＰチャネルＭＯＳトランジスタを用いたオープンドレイン回路の代わりに、ＰＮＰバイポーラトランジスタを用いたオープンコレクタ回路を設けてもよい。
【００５３】
ＭＣＵ２は、図６に示すプッシュプル回路も備え、当該プッシュプル回路の出力端から第１信号ＳＧ１を出力するようにしている。
【００５４】
ＭＣＵ２は、第１信号ＳＧ１の周波数を第２信号ＳＧ２の周波数より高くしている。これにより、第２信号ＳＧ２が比較的低周波数となり、スイッチング素子Ｑ１のスイッチング動作を間欠的に停止させることが容易になる。本実施形態では、第１信号ＳＧ１の周波数を２０ｋＨｚとし、第２信号ＳＧ２の周波数を１ｋＨｚとしているが、この周波数の組み合わせはあくまで一例であり、他の周波数であってもよい。
【００５５】
図７は、スイッチング制御ＩＣ１の調光動作例を示すタイミングチャートである。なお、図７において、第１信号ＳＧ１の波形は時間軸の方向に２０倍に拡大している。また、図７において、第１信号ＳＧ１の上部に記載している百分率は第１信号ＳＧ１のオンデューティであり、第２信号ＳＧ２の上部に記載している百分率は第２信号ＳＧ２のオンデューティである。電流バーＩＬの上部に記載している百分率は定格出力での電流バーＩＬを１００％とした場合における、電流バーＩＬの大きさの度合いを示している。第１信号ＳＧ１は、オンデューティが１００％から０％まで無段階で調整されるＬＥＤ定電流設定用ＰＷＭ（Pulse Width Modulation）信号である。第２信号ＳＧ２は、電流バーＩＬの大きさの度合いを第１信号ＳＧ１のオンデューティに対応させるために力率改善回路の出力能力を予め調整するためのＰＷＭ信号である。第２信号ＳＧ２のオンデューティは無段階で調整されてもよく段階的に調整されてもよい。第１信号ＳＧ１の論理レベルは、ハイレベル（＝電圧ＶＨ）とローレベル（＝電圧ＶＬ）の二種類である。同様に、第２信号ＳＧ２の論理レベルは、ハイレベル（＝電圧ＶＨ）とローレベル（＝電圧ＶＬ）の二種類である。
【００５６】
ＭＣＵ２は、第１信号ＳＧ１がスイッチング素子Ｑ１のオン時間を所定値より大きく調整することを指示する信号である場合、第２信号ＳＧ２をスイッチング素子Ｑ１のスイッチング動作を停止させる期間を設けないことを指示する信号としている。本実施形態では、オンデューティが６０％より大きい第１信号ＳＧ１を、スイッチング素子Ｑ１のオン時間を所定値より大きく調整することを指示する信号としている。そして、オンデューティが０％である第２信号ＳＧ２は、第２信号ＳＧ２がハイレベルになる期間を有していないため、スイッチング素子Ｑ１のスイッチング動作を停止させる期間を設けないことを指示する信号となる。本実施形態では、第１信号ＳＧ１のオンデューティが６０％より大きいか否かで、スイッチング素子Ｑ１のオン時間を所定値より大きく調整することを指示する信号か否かが区別されているが、この６０％という数値はあくまで一例であり、他の数値であってもよい。ただし、商用交流電源周波数（５０Ｈｚ又は６０Ｈｚ）の高調波成分の発生を抑えながら出力電流を小さくすることが困難になる調光率よりも大きい値に設定することが望ましい。
【００５７】
第１信号ＳＧ１のオンデューティが６０％より大きく１００％以下である場合には、力率改善回路の出力電力Ｗ１は第１信号ＳＧ１のオンデューティに略比例する。
【００５８】
一方、ＭＣＵ２は、第１信号ＳＧ１がスイッチング素子Ｑ１のオン時間を所定値以下に調整することを指示する信号である場合、第２信号ＳＧ２をスイッチング素子Ｑ１のスイッチング動作を停止させる期間を設けることを指示する信号としている。
【００５９】
第１信号ＳＧ１のオンデューティが６０％以下である場合には、第２信号ＳＧ２がハイレベルでない期間における力率改善回路の出力電力Ｗ１はエラーアンプＡ１により自動調整される。
【００６０】
しかしながら、第２信号ＳＧ２のハイレベル期間によって、スイッチング素子Ｑ１のスイッチング動作を停止させることができるので、小さい調光率に対応する明るさでＬＥＤを点灯させることができる。その結果、力率改善回路の出力を平滑する出力コンデンサＣｏｕｔによって平滑されて負荷ＬＤ１（ＬＥＤの直列体）に供給される電流バーＩＬの大きさの度合いを第１信号ＳＧ１のオンデューティに追従させることができる。すなわち、力率を改善できかつ負荷ＬＤ１への出力電流を広範囲に調整することができる。
【００６１】
なお、第２信号ＳＧ２のオンデューティが０％でない場合に、第１信号ＳＧ１のオンデューティを調整できる最小調整幅と、第２信号ＳＧ２のオンデューティを調整できる最小調整単位とは、互いに同一であってもよく、どちらか一方が他方より大きくてもよい。
【００６２】
＜４．その他＞
本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００６３】
例えば上述した実施形態では、発光素子としてＬＥＤを用いているが、ＬＥＤの代わりに有機ＥＬ（Electro Luminescence）等の他の発光素子を用いてもよい。
【００６４】
例えば上述した実施形態では、負荷駆動装置が発光素子の調光を行ったが、発光素子の調光の代わりに又は発光素子の調光に加えて、発光素子の調色を行ってもよい。発光素子の調色は、発光色が異なる複数の発光素子それぞれを独立して調光することで実現することができる。
【００６５】
例えば上述した実施形態では、負荷駆動装置の負荷が発光素子であったが、発光素子の負荷は発光素子に限定されることはなく、例えばモータ等であってもよい。なお、モータと、当該モータを駆動する負荷駆動装置と、を備えるモータシステムは、種々の装置、機器、設備等で用いられる。
【００６６】
例えば上述した実施形態では、第１信号ＳＧ１及び第２信号ＳＧ２を生成するＭＣＵ２が負荷駆動回路に含まれているが、第１信号ＳＧ１及び第２信号ＳＧ２を生成する回路を負荷駆動回路の外部に設け、負荷駆動回路が第１信号ＳＧ１及び第２信号ＳＧ２を受信する構成であってもよい。
【００６７】
例えば上述した実施形態では、負荷駆動装置がＳＥＰＩＣを備える構成であったが、図１に示す負荷駆動装置のコンデンサＣ１を図８に示すようにスナバ回路Ｓ１に置換することで、フライバックコンバータを備える構成に変更してもよい。なお、スナバ回路Ｓ１の具体的構成は図８に示す例に限定されることは無く、他の構成であってもよい。
【００６８】
また、負荷駆動装置にフォトカプラを設けて、負荷駆動装置がバックコンバータやバックブーストコンバータを備える構成にしてもよい。
【符号の説明】
【００６９】
１  スイッチング制御ＩＣ
２  ＭＣＵ
１０ａ〜１０ｅ  照明装置
Ｃｉｎ  入力コンデンサ
Ｃｏｕｔ  出力コンデンサ
ＤＢ１  ダイオードブリッジ
Ｑ１  スイッチング素子
Ｔ１  トランス
【図１】
2019195234.tif 000003
【図２】
2019195234.tif 000004
【図３】
2019195234.tif 000005
【図４】
2019195234.tif 000006
【図５】
2019195234.tif 000007
【図６】
2019195234.tif 000008
【図７】
2019195234.tif 000009
【図８】
2019195234.tif 000010