(57)【要約】【課題】１つの温度検出素子で、複数の半導体素子の破壊に係る過昇温防止を実現した半導体パワーモジュールを得ること。【解決手段】絶縁基板と、絶縁基板の一の面にそれぞれダイボンド材を介して配設された複数の半導体素子と、絶縁基板の他の面に設けられた放熱板と、複数の半導体素子のうち１つの半導体素子に設けられた温度検出素子とを備え、温度検出素子を設けた半導体素子のダイボンド材と接する面から放熱板の絶縁基板と接しない他の面に至るまでの熱抵抗が、温度検出素子を設けていない半導体素子のダイボンド材と接する面から放熱板の絶縁基板と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成した。【選択図】図４
2019079839.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板の一の面にそれぞれダイボンド材を介して配設された複数の半導体素子と、
前記絶縁基板の他の面に設けられた放熱板と、
前記複数の半導体素子のうち１つの半導体素子に設けられた温度検出素子とを備え、
前記温度検出素子を設けた半導体素子の前記ダイボンド材と接する面から前記放熱板の前記絶縁基板と接しない他の面に至るまでの熱抵抗が、温度検出素子を設けていない半導体素子のダイボンド材と接する面から前記放熱板の前記絶縁基板と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成したことを特徴とする半導体パワーモジュール。
【請求項２】
前記複数の半導体素子は、前記絶縁基板の一の面に設けられた導電性パターンに前記ダイボンド材を介して配設されたことを特徴とする請求項１に記載の半導体パワーモジュール。
【請求項３】
前記温度検出素子を備えた半導体素子に接する前記ダイボンド材の熱抵抗が、他の前記半導体素子に接する前記ダイボンド材の熱抵抗よりも大きいことを特徴とする請求項１または２に記載の半導体パワーモジュール。
【請求項４】
前記温度検出素子を備えた半導体素子に接する前記ダイボンド材の、前記絶縁基板もしくは前記導電性パターンと接合される面積が、他の前記半導体素子に接する前記ダイボンド材の面積よりも小さいことを特徴とする請求項３に記載の半導体パワーモジュール。
【請求項５】
前記温度検出素子を備えた半導体素子に接する前記ダイボンド材の、前記半導体素子の厚み方向の高さが、他の前記半導体素子に接する前記ダイボンド材の高さよりも高いことを特徴とする請求項３に記載の半導体パワーモジュール。
【請求項６】
前記ダイボンド材は、はんだであることを特徴とする請求項１から５のいずれか１項に記載の半導体パワーモジュール。
【請求項７】
前記ダイボンド材は、Ａｇシンターであることを特徴とする請求項１から５のいずれか１項に記載の半導体パワーモジュール。
【請求項８】
前記Ａｇシンターの外周側面の少なくとも一面は、前記温度検出素子を備えた半導体素子の外周側面より内側に位置することを特徴とする請求項７に記載の半導体パワーモジュール。
【請求項９】
前記温度検出素子を備えた半導体素子に近接して、前記温度検出素子と接続された信号端子を設けたことを特徴とする請求項１から８のいずれか１項に記載の半導体パワーモジュール。
【請求項１０】
前記温度検出素子は、半導体素子の内部に設けられたダイオードであることを特徴とする請求項１から９のいずれか１項に記載の半導体パワーモジュール。
【請求項１１】
前記温度検出素子は、サーミスタであることを特徴とする請求項１から９のいずれか１項に記載の半導体パワーモジュール。
【請求項１２】
前記温度検出素子の出力に応じて、前記半導体パワーモジュールの出力電力を抑制する制御用ＩＣを設けたことを特徴とする請求項１から１１のいずれか１項に記載の半導体パワーモジュール。
【請求項１３】
前記複数の半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１から１２のいずれか１項に記載の半導体パワーモジュール。
【請求項１４】
前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであることを特徴とする請求項１３に記載の半導体パワーモジュール。
【請求項１５】
前記放熱板の他の面に設けられた冷却器を備え、
前記冷却器が備える配管の内部を循環する冷媒は、前記温度検出素子を備えた半導体素子の下面を最後に通過することを特徴とする請求項１から１４のいずれか１項に記載した半導体パワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラグインハイブリッド車、電気自動車等の電動車両に搭載される電力変換装置に用いられる半導体パワーモジュールに関する。
【背景技術】
【０００２】
半導体パワーモジュールは、高電圧・大電流での利用に好適であり、電動車両に限らず、産業機器から家電や情報端末まで数多くの製品に普及し、多くの電力変換装置に用いられている。電力変換装置とは、電力を制御するためのスイッチング回路を有する装置であり、電動車両に搭載されているモータ駆動用インバータ、高電圧から低電圧へ変換する降圧コンバータ、外部電源設備に接続して車載電池を充電する充電器といった電動パワーコンポーネントが該当する。電力変換装置は、複数の半導体パワーモジュールから構成される。
【０００３】
半導体パワーモジュールは、電力の制御を行う複数の半導体素子と、半導体素子を配設する基板、およびこれらの半導体素子と電気的に接続された回路配線にて主に構成され、必要に応じて半導体素子の制御用ＩＣも含められる。半導体パワーモジュールを構成する半導体素子は、高電圧・大電流を扱うために、発熱が大きくなる傾向がある。発熱に起因した半導体素子の破壊を回避するためには、個々の半導体素子の動作時の温度を把握することが重要となる。
【０００４】
従来の半導体パワーモジュールにおいて、複数の半導体素子のそれぞれに内蔵して、温度検出用のダイオードが設けられている。各温度検出用のダイオードが互いに並列接続され、この状態の出力電圧に基づいて、温度検出回路を介して半導体パワーモジュールの温度検出を行う。得られた温度検出結果から、各半導体素子の発熱に起因した破壊を防止する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−３８９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１では、過昇温の防止、つまりは半導体素子の発熱に起因した破壊を防止するために，温度検出用のダイオードを各半導体素子に内蔵している。しかしこのような半導体パワーモジュールの温度検出方式では、３個の温度検出用のダイオードの並列接続で、各半導体素子の間で１４℃の温度差が生じるため、許容温度に対する余裕度が過大に必要となる。そのため、電力変換装置を大出力化すると、余裕度に応じて半導体パワーモジュールが大型化してしまう問題があった。また、全ての半導体素子に温度検出用のダイオードを設けるため、温度検出用のダイオードを構成する製造プロセスの追加により、製造工程が煩雑化し、かつ半導体素子のコストが大幅に上昇する問題もあった。全ての半導体素子に温度検出用のダイオードを設けると、半導体素子のサイズが大きくなるため、コストが大幅に増加する問題もあった。また、半導体素子の大型化で、複数の半導体素子を備える半導体パワーモジュール、そして複数の半導体パワーモジュールを備える電力変換装置が大型化する問題もあった。さらに、複数の温度検出用のダイオードを温度検出回路に接続する必要があるため、配線取り回しの空間が増大し、半導体パワーモジュール、および電力変換装置が大型化する問題もあった。
【０００７】
近年、半導体パワーモジュールに用いる半導体素子に、炭化ケイ素や窒化ガリウム系材料などのワイドバンドギャップ半導体の利用が増加しつつある。ワイドバンドギャップ半導体は、基材の素子欠陥が多いため、半導体素子のサイズを小さくすることで歩留まりを高めている。そのため、大出力の半導体パワーモジュールの製造コストを抑えるためには、ワイドバンドギャップ半導体素子のサイズを小さくして、複数の素子を並列接続して使用することが求められている。しかし上述した半導体素子の大型化は、複数の素子を使用するワイドバンドギャップ半導体の利用において、特に大きな問題となる。
【課題を解決するための手段】
【０００８】
この発明に係る半導体パワーモジュールは、絶縁基板と、絶縁基板の一の面にそれぞれダイボンド材を介して配設された複数の半導体素子と、絶縁基板の他の面に設けられた放熱板と、複数の半導体素子のうち１つの半導体素子に設けられた温度検出素子とを備え、温度検出素子を設けた半導体素子のダイボンド材と接する面から放熱板の絶縁基板と接しない他の面に至るまでの熱抵抗が、温度検出素子を設けていない半導体素子のダイボンド材と接する面から放熱板の絶縁基板と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成するものである。
【発明の効果】
【０００９】
この発明に係る半導体パワーモジュールによれば、１つの温度検出素子で複数の半導体素子の破壊に係る過昇温防止を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】半導体パワーモジュールを用いたインバータの主回路の回路図である。
【図２】制御回路部のハードウエアの一例を示す構成図である。
【図３】本発明の実施の形態１に係る半導体パワーモジュールの概略構成を示す斜視図である。
【図４】本発明の実施の形態１に係る半導体パワーモジュールの概略構成を示す断面図である。
【図５】縦型構造のＭＯＳＦＥＴの概略構成を示す断面図である。
【図６】横型構造のＭＯＳＦＥＴの概略構成を示す断面図である。
【図７】本発明の実施の形態１に係る半導体素子とはんだの平面図である。
【図８】本発明の実施の形態１における制御のフローチャートである。
【図９】本発明の実施の形態１に係る別の半導体パワーモジュールの概略構成を示す断面図である。
【図１０】本発明の実施の形態１に係るさらに別の半導体パワーモジュールの概略構成を示す断面図である。
【図１１】本発明の実施の形態２に係る半導体パワーモジュールの概略構成を示す断面図である。
【図１２】本発明の実施の形態３に係る半導体パワーモジュールの概略構成を示す断面図である。
【図１３】本発明の実施の形態４に係る半導体パワーモジュールの概略構成を示す断面図である。
【図１４】本発明の実施の形態４に係る別の半導体パワーモジュールの概略構成を示す裏面図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、半導体パワーモジュール１ａ〜１ｆを用いた電力変換装置であるインバータの主回路１００の回路図である。主回路１００は、合計６個の半導体パワーモジュール１ａ〜１ｆが設けられ、半導体パワーモジュール１ａ〜１ｆが備える温度検出素子３と接続される制御回路部１０１を有している。接続は、信号端子９により行われる。主回路１００は、Ｕ相、Ｖ相、Ｗ相の３つの相で構成されている。各相は上アームと下アームの２つのアームで構成されており、それぞれのアームに、半導体パワーモジュールが設けられる。例えば、Ｕ相では上アームの半導体パワーモジュール１ａ、下アームの半導体パワーモジュール１ｂを備えている。半導体パワーモジュール１ａ〜１ｆは、それぞれ主回路配線８ａ、８ｂを備えている。主回路配線８ａ、８ｂは、半導体パワーモジュール１ａ〜１ｆの出力と入力に係る端子である。図１に示す回路図では、上アームを構成する半導体パワーモジュール１ａ、１ｃ、１ｅの主回路配線８ｂと、下アームを構成する半導体パワーモジュール１ｂ、１ｄ、１ｆの主回路配線８ａがコンデンサ１０２と接続される。また、上アームを構成する半導体パワーモジュール１ａ、１ｃ、１ｅの主回路配線８ａは、下アームを構成する半導体パワーモジュール１ｂ、１ｄ、１ｆの主回路配線８ｂ、および駆動モータ１０３のＵ相、Ｖ相、Ｗ相と接続される。制御回路部１０１は、温度検出素子３で検出された温度に応じて、各半導体モジュールに入力する電力の制御を行う。具体的には、制御回路部１０１は、図示していないが電力変換装置の電源側と接続されており、例えば、各半導体モジュールに印加される電圧を低下させる。
【００１２】
制御回路部１０１は、ハードウエアの一例を図２に示すように、プロセッサ１０４と記憶装置１０５から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ１０４は、記憶装置１０５から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ１０４にプログラムが入力される。また、プロセッサ１０４は、演算結果等のデータを記憶装置１０５の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
【００１３】
図３は、この発明の実施の形態１に係る半導体パワーモジュール１ａの概略構成を示す斜視図であり、図４は、この発明の実施の形態１に係る半導体パワーモジュール１ａの概略構成を示す断面図である。なお図３は、概略構成を把握しやすくするために、主回路配線８ａ、８ｂを省略して示している。図４は、図３の破線Ａ−Ａにおける断面図で、各半導体素子の電極パッドは省略して示している。半導体パワーモジュール１ａは、複数の半導体素子２ａ〜２ｆが絶縁基板６上に設けられた導電性パターン５に、はんだ４と４ａを介して配設され、主たる入出力が行われる主回路配線８ａ、８ｂを備える。以下、各構成要素について詳述する。
【００１４】
半導体素子２ａ〜２ｆは、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）である。半導体素子２ａ〜２ｆの基本構造には、母材である素子基板の表面の方向にのみ電流を流す横型構造と、素子基板の断面方向に電流を流す縦型構造がある。横型構造の場合、素子基板の一方の面にのみ電極パッドが形成される。一方、縦型構造の場合、素子基板の両面に電極パッドが形成される。縦型構造のＭＯＳＦＥＴの断面概略構成を図５、横型構造のＭＯＳＦＥＴの断面概略構成を図６に示す。縦型構造では、素子基板１２の表面に、ソースパッド１３（主回路用と制御用を含む）、ゲートパッド１４が形成され、裏面にドレインパッド１５が形成される。横型構造では、素子基板１２の表面に、ソースパッド１３（主回路用と制御用を含む）、ゲートパッド１４、ドレインパッド１５が形成される。素子基板１２には、シリコンや、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドといったワイドバンドギャップ半導体が使用される。各電極パッドは、例えばアルミニウムで作製される。ここでは高電圧や大電流に対応する縦型構造で、シリコンを素子基板１２としたＭＯＳＦＥＴを用いた例を示す。
【００１５】
半導体パワーモジュール１ａは、合計６個の半導体素子２ａ〜２ｆが、２列に並べて配設される。半導体素子２ａ〜２ｆの表面の区切られた各領域が、電極パッドである。温度検出素子３は、端部に設置された半導体素子２ａにのみ内蔵された温度検出用のダイオードである。温度検出用のダイオードは、半導体素子２ａの製造プロセスにおいて、一体的に製造される。半導体素子２ａに内蔵したダイオードを使用することにより、高い精度で半導体素子２ａの温度を検出することが可能となる。また、半導体素子２ａの許容温度限界近くまで、ダイオードを動作させることが可能となる。なお、温度検出素子３は上述の温度検出用のダイオードに限るものではなく、サーミスタであっても構わない。
【００１６】
信号端子９は、温度検出素子３と制御回路部１０１とを接続する端子である。信号端子９は、導電性を有した金属であり、例えば銅材で作製される。温度検出素子３と信号端子９は、導電性を有したワイヤ１０で接続される。ワイヤ１０の材質は、例えばアルミニウムや金である。信号端子９は、半導体素子２ａにのみ近接して設けられるため、ワイヤ１０の長さは短く、本数は１本と最小限で、取り回しは最小限に抑えられ、小スペースとなる。これにより、半導体パワーモジュール１ａを小型化することができる。
【００１７】
導電性パターン５は、半導体素子２ａ〜２ｆの裏面のドレインパッド１５と接合される導電性を有した金属パターンであり、例えば銅パターンである。接合は、ダイボンド材であるはんだ４を介して行われる。ドレインパッド１５は、同じ導電性パターン５上に接合されるため、同一の電位となる。半導体素子２ａ〜２ｆが設けられていない導電性パターン５の表面には、レジスト１１が設けられる。レジスト１１は絶縁性を有した膜であり、導電性パターン５の表面を保護し、各配線や表面電極との放電を抑制する。
【００１８】
図７は、本発明の実施の形態１に係る半導体素子２ａ〜２ｆとはんだ４ａ、４の平面図である。温度検出素子３を設けた半導体素子２ａのダイボンド材であるはんだ４ａと接する面から放熱板７の絶縁基板６と接しない他の面に至るまでの熱抵抗が、温度検出素子３を設けていない半導体素子２ｂ〜２ｆのはんだ４と接する面から放熱板７の絶縁基板６と接しない他の面に至るまでの熱抵抗よりも大きくなるように構成する。はんだ４ａの導電性パターン５と接合する面積を、はんだ４の導電性パターン５と接合する面積よりも小さく構成することで、熱抵抗は大きくなる。はんだ４の面積の調整は、導電性パターン５上のレジスト１１の面積を変えることや、供給するはんだ４ａとはんだ４の量を変えることで行える。ダイボンド材として広く用いられているはんだを使用することで、容易な工程で、低コストで半導体素子２ａ〜２ｆは接合される。
【００１９】
絶縁基板６は、絶縁性を有したセラミック材料で構成される基板であり、例えば熱伝導性に優れた窒化アルミニウム製である。一の面に導電性パターン５を設け、半導体素子２ａ〜２ｆが配設される。他の面には、放熱板７を備える。
【００２０】
放熱板７は、導電性パターン５と対向する絶縁基板６の他の面に、例えばはんだにより接合される。放熱板７は、放熱を促進させるための金属製の部材であり、例えば熱伝導性に優れた銅やアルミニウムで作製される。放熱をさらに促進させるために、絶縁基板６と対向する他の面に、さらに冷却フィンを設けてもよい。
【００２１】
主回路配線８ａ、８ｂは、半導体素子２ａ〜２ｆの入出力に関し、半導体パワーモジュール１ａの外部と接続される端子である。主回路配線８ａ、８ｂは、導電性を有した金属製のバスバーであり、例えば銅材で作製される。主回路配線８ａは、半導体素子２ａ、２ｂ、２ｃの主回路用ソースパッドと接続され、端部の半導体素子２ａ上で折り返されて、半導体素子２ｂ、２ｃとの接続部と並行するように、２層で配置される。寄生インダクタンスを低減するためである。主回路配線８ｂは、導電性パターン５に接続される。半導体パワーモジュール１ａは、ここでは図示しないが、主回路配線８ａ、８ｂ以外の端子を有し、これらの端子は、制御用ソースパッド、ゲートパッドとワイヤを介して接続される。またこれらの端子は、制御回路部１０１に接続される。これらの配線、端子、ワイヤは、絶縁性を有した樹脂により封止される。
【００２２】
次に、本発明の実施の形態１における半導体パワーモジュール１ａの動作について説明する。動作時に半導体素子２ａ〜２ｆにて発生した熱は、主に半導体素子２ａ〜２ｆの裏面から、はんだ４、はんだ４ａ、導電性パターン５、絶縁基板６を経て、放熱板７に伝わり、放熱される。温度検出素子３を備えた半導体素子２ａに接するはんだ４ａの面積が小さく、熱抵抗が他のはんだ４と比較して大きいため、半導体素子２ａの温度は他の半導体素子２ｂ〜２ｆの温度よりも上昇する。例えば、１辺が１０ｍｍの正方形の形状を有した半導体素子２ａに接するはんだ４ａと、同形状の半導体素子２ｂ〜２ｆに接する１辺を１２ｍｍとしたはんだ４の場合で比較すると、半導体素子２ａ〜２ｆに２００Ａを６０秒印加したとき、はんだ４ａの温度は、はんだ４よりも１０℃程度高くなる。この温度差は、半導体素子２ａと半導体素子２ｂ〜２ｆの温度差に反映されるため、半導体素子２ａのみの温度を検出し、入力電力を制御することによって、半導体素子２ａ〜２ｆすべてにおいての破壊に係る過昇温防止が実現される。
【００２３】
図８に、動作の制御に係るフローチャートを示す。各ステップ（Ｓ３１〜Ｓ３３）は、半導体パワーモジュール１ａの稼働を停止させるまで継続する。Ｓ３１にて、半導体素子２ａの温度を検出する。検出した温度は、信号端子９を介して、制御回路部１０１に出力される。制御回路部１０１には、予め定めた温度の閾値を設けており、Ｓ３２にて、入力された温度が閾値に到達したかの判断を行う。例えば、動作温度範囲が１５０℃の半導体パワーモジュールにおいては、閾値は１４０℃に設定される。閾値に到達したとき、Ｓ３３にて、半導体パワーモジュール１ａに入力する電力の低下を開始する。到達している限り、電力の低下は継続する。到達していなければ、温度の検出を継続して行う。ここで示した制御により、半導体素子２ａの過昇温を防止する制御をするだけで、半導体素子２ｂ〜２ｆの過昇温を防止することができ、半導体パワーモジュール１ａ、ならびに電力変換装置の熱的破壊が防止される。
【００２４】
次に、実施の形態１に係る半導体パワーモジュール１ａの別の構成例を、図９にて説明する。図７においては、温度検出素子３を備えた半導体素子２ａに接するはんだ４ａの表面積を小さく構成したが、図９に示すように、半導体素子２ａの厚み方向の、はんだ４ａの高さを高くする構成でもよい。高さを変えても熱抵抗がはんだ４と比較して大きくなるため、半導体素子２ａの温度は半導体素子２ｂ〜２ｆの温度よりも上昇する。例えば、１辺が１０ｍｍの正方形の形状を有した半導体素子２ｂ〜２ｆに接するはんだ４の厚みを１ｍｍとし、同形状の半導体素子２ａに接するはんだ４ａの厚みをはんだ４から５０％増加した１．５ｍｍとした場合で比較すると、半導体素子２ａ〜２ｆに２００Ａを６０秒印加したとき、はんだ４ａの温度は、はんだ４よりも１０℃程度高くなる。なお、はんだ４ａの高さの変化に伴い、半導体素子２ａの位置が上昇するため、主回路配線８ａの接触面には座繰り部８ｃを設けている。
【００２５】
次に、実施の形態１に係る半導体パワーモジュール１ａのさらに別の構成例を、図１０にて説明する。図１０は、横型構造の半導体素子１６ａ〜１６ｃを用いた半導体パワーモジュール１ａの概略構成を示す断面図である。図４では縦型構造の半導体素子２ａ〜２ｆを用いたため、一の面の全面に導電性パターン５を設けたが、裏面に電極パッドを有さない横型構造の半導体素子１６ａ〜１６ｃを用いた場合、全面に導電性パターン５を設ける必要はない。
【００２６】
以上のように、この発明の実施の形態１における半導体パワーモジュール１ａでは、温度検出素子３を備えた半導体素子２ａに接するはんだ４ａの表面積を小さく、あるいは高さを高くすることにより、温度が最大となる１つの半導体素子２ａのみの温度を、温度検出素子３を用いて検出し、入力電力を制御することで、すべての半導体素子２ａ〜２ｆの破壊に係る過昇温防止を実現することができる。複数の半導体素子２ａ〜２ｆを備えた半導体パワーモジュール１ａであっても、温度検出素子３を備えた半導体素子２ａは１つでよいため、半導体素子２ａ〜２ｆの製造工程の煩雑化は避けられ、半導体素子２ａ〜２ｆのコスト、ならびに半導体パワーモジュール１ａのコストの上昇を抑制することができる。また温度検出素子３に係る配線の取り回し空間は小さく、半導体パワーモジュール１ａを小型化することができる。さらに半導体素子２ｂ〜２ｆに温度検出素子３を備えないため、許容温度に対する過大な余裕度を考慮する必要がなく、半導体パワーモジュール１ａを小型化することができる。
【００２７】
実施の形態２．
図１１は、本発明の実施の形態２に係る半導体パワーモジュール１ａの概略構成を示す断面図である。実施の形態１では、ダイボンド材をはんだ４、４ａとし、温度検出素子３を半導体素子２ａに内蔵した温度検出用のダイオードとしたが、実施の形態２においては、ダイボンド材をＡｇシンター１７、１７ａとし、温度検出素子３にサーミスタを用いたものである。半導体素子２ｇは、温度検出素子３を内蔵せず、別体として設けられた温度検出素子３により、温度が検出される半導体素子である。なお、他の構成については、実施の形態１の記載と同様であるため、同一の符号を付して、説明を省略する。
【００２８】
Ａｇシンター１７、１７ａは、銀ナノ粒子の焼結体である。特にワイドバンドギャップ半導体を使用する場合、動作温度は２５０℃を超えることも想定されており、融点がこの温度を下回るはんだでは、対応できないが、Ａｇシンター１７、１７ａを利用した接合では、動作温度が２５０℃を超えても接合が安定して維持され、かつ熱伝導率も高いという利点を有している。
【００２９】
実施の形態１と同様に、半導体素子２ｇに接するＡｇシンター１７ａの、導電性パターン５と接合する面積は、半導体素子２ｂ〜２ｆに接するＡｇシンター１７の面積よりも小さく構成する。半導体素子２ｇから放熱板７に至る放熱の経路において、面積を小さくすることで、半導体素子２ｇに係る熱抵抗は大きくなる。Ａｇシンター１７、１７ａを構成する材料にＡｇペーストを使用する場合、Ａｇシンターの面積の調整は、ペースト印刷時に用いるメタルマスクの開口部の面積で調整される。Ａｇシンター１７、１７ａを構成する材料に、あらかじめ形作られているプリフォーム材を用いる場合は、半導体素子２ｇの下のみ、サイズの小さいプリフォーム材を使用すれば良い。
【００３０】
温度検出素子３として用いるサーミスタは、半導体素子２ｇの側面近傍の導電性パターン５上に設けられ、信号端子９とワイヤ１０を介して接続される。Ａｇシンター１７は、はんだと比較して熱伝導率が高く、温度検出素子３を半導体素子２ｇに内蔵しなくても、精度よく、半導体素子２ｇの温度を検出できるため、温度検出素子３を内蔵した半導体素子２ａを作製する必要がなく、半導体素子２ｂ〜２ｇの製造プロセス、および半導体パワーモジュール１ａの製造プロセスにおいて、煩雑化が避けられ、生産性が損なわれることはない。
【００３１】
以上のように、この発明の実施の形態２における半導体パワーモジュール１ａでは、ダイボンド材としてＡｇシンター１７、１７ａを用いたため、半導体素子２ｇと別体で温度検出素子３を設けても、精度よく、半導体素子２ｇの温度を検出することができる。また、半導体パワーモジュール１ａの高温動作においても、安定して接合が維持され、ワイドバンドギャップ半導体への適用も可能となる。
【００３２】
実施の形態３．
図１２は、本発明の実施の形態３に係る半導体パワーモジュール１ａの概略構成を示す断面図である。実施の形態３における半導体パワーモジュール１ａは、ダイボンド材をＡｇシンター１７、１７ｂとし、半導体素子２ｇにおいてのみ、半導体素子２ｇの外形よりもＡｇシンター１７ｂの外形を小さくしたものである。半導体素子２ｇは、温度検出素子３を内蔵せず、別体として設けられた温度検出素子３により、温度が検出される半導体素子である。なお、他の構成については、実施の形態１の記載と同様であるため、同一の符号を付して、説明を省略する。
【００３３】
半導体素子２ｇに接するＡｇシンター１７ｂの、導電性パターン５と接合する面積は、半導体素子２ｂ〜２ｆに接するＡｇシンター１７の面積および図１１のＡｇシンター１７ａの面積よりも小さく構成する。半導体素子２ｇから放熱板７に至る放熱の経路において、面積をさらに小さくすることで、半導体素子２ｇに係る熱抵抗はさらに大きくなる。はんだは接合時にはんだそのものが溶融するため、はんだが濡れ広がり、半導体素子２ｇの外形よりも小さい面積で接合することは困難である。しかし、全体を溶融させずに接合が可能なＡｇシンターでは可能となる。また、Ａｇシンターを用いた接合では、一般的に接合時に加圧を伴う。そのため接合の際、半導体素子にも圧力がかかるため、Ａｇシンター１７ｂの外形面積を半導体素子２ｇよりも極端に小さくはできないが、特に炭化ケイ素のような高強度な基板材料の半導体素子であれば、それも可能となる。Ａｇシンター１７ｂの面積の調整は、実施の形態２と同様である。
【００３４】
温度検出素子３として用いるサーミスタは、半導体素子２ｇの上部に設けられ、信号端子９とワイヤ１０を介して接続される。半導体素子２ｇの上部に接して設けるため、温度検出素子３を半導体素子２ｇに内蔵しなくても、精度よく、半導体素子２ｇの温度を検出できる。温度検出素子３を内蔵した半導体素子２ａを作製する必要がないため、半導体素子２ｂ〜２ｇの製造プロセス、および半導体パワーモジュール１ａの製造プロセスにおいて、煩雑化が避けられ、生産性が損なわれることはない。なお、サーミスタは、主回路配線８ａと離間して設けるのがよい。通電時、主回路配線８ａも発熱するおそれがあり、半導体素子２ｇの温度検出の精度が低下する可能性があるためである。
【００３５】
以上のように、この発明の実施の形態３における半導体パワーモジュール１ａでは、温度を検出する半導体素子２ｇに、面積をさらに縮小したＡｇシンター１７ｂを用いたため、半導体素子２ｂ〜２ｆとの温度差がさらに顕著となり、より効果的に、破壊に係る過昇温防止を実現することができる。
【００３６】
実施の形態４．
図１３は、本発明の実施の形態４に係る半導体パワーモジュール１ａの概略構成を示す断面図である。実施の形態４における半導体パワーモジュール１ａは、図４の構成に加えて、制御用ＩＣ１８、空隙部１９を設けたものである。なお図１３では、図４に示した信号端子９は不要となるため削除しており、その他の構成については、実施の形態１の記載と同様であるため、同一の符号を付して、説明を省略する。
【００３７】
図において、制御用ＩＣ１８は、半導体素子２ａに内蔵された温度検出素子３とワイヤ１０で接続されており、温度検出素子３の出力に応じて、半導体パワーモジュール１ａの出力電力を抑制するものである。図では省略したが、制御用ＩＣ１８は、半導体素子２ａ〜２ｆとも接続されている。実施の形態１では、半導体素子２ａの温度を制御回路部１０１に出力し、外部から制御する構成としたが、実施の形態４では、制御用ＩＣ１８を導電性パターン５上に設けたため、配線の取り回しが簡略化され、半導体パワーモジュール１ａを小型化することができる。制御のステップについては、実施の形態１と同様である。ここでは、制御用ＩＣ１８を、半導体素子２ａに近接して導電性パターン５上に設けたが、これに限るものではなく、温度検出素子３と接続できる範囲であれば、他の場所でも構わない。
【００３８】
半導体素子２ａの下部に位置する放熱板７の絶縁基板６との接触面に、空隙部１９が設けられている。空隙部１９は、空気層となる。半導体素子２ａから放熱板７に至る放熱の経路において、熱抵抗の高い空気層を設けることで、半導体素子２ａに係る熱抵抗はさらに大きくなる。また、空隙部１９の内部の空気の膨張を考慮し、空隙部１９から放熱板７を貫通する貫通孔を設けてもよい。
【００３９】
なお、放熱を促進させるために、図１４に示すように、放熱板７の絶縁基板６と対向する他の面に冷却器２０を設け、放熱板７を冷却するように構成してもよい。冷却器２０は、冷媒循環ポンプを備え、放熱板７を冷却するための水などの冷媒を、配管２０ａ内を矢印の方向に循環させる。裏面側から見た半導体素子２ａ〜２ｆの配置を、破線で示す。冷媒の流れが、複数の半導体素子２ａ〜２ｆのうち半導体素子２ａを最後に通過するように、配管２０ａは構成される。半導体素子２ａを最後に通過することで、半導体素子２ｂ〜２ｆと比較して、半導体素子２ａの放熱は促進されない。半導体素子２ａの下部に冷媒が到達するまでに、冷媒の温度は、半導体素子２ｂ〜２ｆの放熱による受熱で上昇するからである。ここでは、配管２０ａは、半導体素子２ａ〜２ｆの下部を１度通過するように設けたがこれに限るものではなく、配管２０ａの折り返しの回数を増やして、複数回通過するように設けてもよい。温度が上昇した冷媒の冷却には、熱交換器などを用いることが可能である。冷媒としては、イオン交換水、不凍液やスケール除去剤、腐食防止剤などが混入された水なども用いることができる。
【００４０】
以上のように、この発明の実施の形態４における半導体パワーモジュール１ａでは、制御用ＩＣ１８を設けたため、配線の取り回しが簡略化され、半導体パワーモジュール１ａを小型化することができる。また、温度を検出する半導体素子２ａの下部に、空隙部１９を設けたため、半導体素子２ｂ〜２ｆとの温度差がさらに顕著となり、より効果的に破壊に係る過昇温防止を実現することができる。また、温度を検出する半導体素子２ａを最後に通過するように冷媒を循環する冷却器２０を設けたため、他の半導体素子２ｂ〜２ｆとの温度差がさらに顕著となり、より効果的に破壊に係る過昇温防止を実現することができる。
【００４１】
以上の実施の形態１〜４に示した構成は、本発明の構成の一例であり、本発明の要旨を逸脱しない範囲で、実施の形態の組み合わせや一部を省略する等、変更して構成することも可能であることは言うまでもない。
【符号の説明】
【００４２】
１ａ〜１ｆ  半導体パワーモジュール、２ａ〜２ｆ  半導体素子、３  温度検出素子、４  はんだ、５  導電性パターン、６  絶縁基板、７  放熱板、８  主回路配線、９  信号端子、１０  ワイヤ、１１  レジスト、１２  素子基板、１３  ソースパッド、１４  ゲートパッド、１５  ドレインパッド、１６  半導体素子、１７  Ａｇシンター、１８  制御用ＩＣ、１９  空隙部、２０  冷却器、１００  主回路、１０１  制御回路部、１０２  コンデンサ、１０３  駆動モータ、１０４  プロセッサ、１０５  記憶装置
【図１】
2019079839.tif 000003
【図２】
2019079839.tif 000004
【図３】
2019079839.tif 000005
【図４】
2019079839.tif 000006
【図５】
2019079839.tif 000007
【図６】
2019079839.tif 000008
【図７】
2019079839.tif 000009
【図８】
2019079839.tif 000010
【図９】
2019079839.tif 000011
【図１０】
2019079839.tif 000012
【図１１】
2019079839.tif 000013
【図１２】
2019079839.tif 000014
【図１３】
2019079839.tif 000015
【図１４】
2019079839.tif 000016