(57)【要約】      （修正有）【課題】スペクトル純度が高く、周波数が安定している発振信号を得ることにある。【解決手段】発振装置１０は、アナログ発振信号を発生する発振器２０と、アナログ発振信号の周波数を補正するためにアナログ発振信号にアナログ補正信号を合成し、アナログ合成信号を出力する信号合成器４０と、アナログ合成信号に基づいて、アナログ補正信号を発生する補正信号発生部３０とを具備する。補正信号発生部３０は、アナログ合成信号をデジタルに変換するＡＤＣ５０と、ＡＤＣ５０の出力に基づいて、目標周波数に対するアナログ合成信号の周波数の第１誤差を検出する誤差検出部６０と、第１誤差を目標周波数に対するアナログ発振信号の周波数の第２誤差に修正する誤差修正部７０と、第２誤差に基づいて、デジタル補正信号を発生するデジタル補正信号発生部８０と、デジタル補正信号をアナログ補正信号に変換するＤＡＣ９０とを有する。【選択図】図１
2019121892.tif 000002
【特許請求の範囲】
【請求項１】
アナログ発振信号を発生する発振器と、
前記アナログ発振信号の周波数を補正するために前記アナログ発振信号にアナログ補正信号を合成し、アナログ合成信号を出力するアナログ合成器と、
前記アナログ合成信号に基づいて、前記アナログ補正信号を発生する補正信号発生部とを具備し、
前記補正信号発生部は、
前記アナログ合成信号をデジタルに変換するＡＤＣと、
前記ＡＤＣの出力に基づいて、目標周波数に対する前記アナログ合成信号の周波数の第１誤差を検出する誤差検出部と、
前記第１誤差を前記目標周波数に対する前記アナログ発振信号の周波数の第２誤差に修正する誤差修正部と、
前記第２誤差に基づいて、デジタル補正信号を発生するデジタル補正信号発生部と、
前記デジタル補正信号を前記アナログ補正信号に変換するＤＡＣとを有することを特徴とする発振装置。
【請求項２】
前記誤差検出部は、
デジタル発振信号を発生する数値制御発振器と、
前記ＡＤＣの出力信号に前記デジタル発振信号を乗算するデジタル乗算器と、
前記デジタル乗算器の出力に配置され、前記ＡＤＣの出力信号と前記デジタル発振信号との間の周波数差を表す信号成分を通過するローパスフィルタと、
前記ローパスフィルタの出力に基づいて前記第１誤差を計算する誤差計算部とを有し、
前記数値制御発振器には前記ローパスフィルタの出力が制御信号として供給されることを特徴とする請求項１記載の発振装置。
【請求項３】
前記発振器はＳＡＷ発振器であることを特徴とする請求項１記載の発振装置。
【請求項４】
アナログ発振信号を発生する発振器と、
前記アナログ発振信号の周波数を補正するために前記アナログ発振信号にアナログ補正信号を合成し、アナログ合成信号を出力する信号合成器と、
前記アナログ合成信号に基づいて、前記アナログ補正信号を発生する補正信号発生部とを具備し、
前記補正信号発生部は、
前記アナログ合成信号に基づいて、デジタル処理により、目標周波数に対する前記アナログ発振信号の周波数の誤差を検出し、前記誤差に基づいてデジタル補正信号を発生し、前記デジタル補正信号を前記アナログ補正信号に変換することを特徴とする発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は発振装置に関する。
【背景技術】
【０００２】
携帯電話やスマートフォン、モバイルルータといった、モバイル端末による無線通信による通信量は、端末装置の高機能化や、動画像ファイルや楽曲ファイル等の配信コンテンツの充実などが進み、年々増加し続けている。そういった需要に対応するために、無線通信技術の開発も進んでいる。現在は、第４世代（４Ｇ）の通信規格に対応した種々の端末装置や基地局設備の普及が進み、一般に広く利用されている。
【０００３】
上記のような無線通信端末装置においてアンテナによって送受信する信号は、ＲＦ（Radio  Frequency）信号と呼ばれる、高い周波数を持つ信号である。そして、ＲＦ信号を受信したとき、フロントエンド回路において、ＲＦ信号は、ローカル発振器の出力信号と乗算され、通信によってやり取りする情報そのものを含む帯域のベースバンド信号にダウンコンバートされる。また、ＲＦ信号を送信するとき、ベースバンド信号は、ローカル発振器の出力信号と乗算され、ＲＦ信号にアップコンバートされる。
【０００４】
一般的には、ローカル発振器として電圧制御発振器が用いられる。電圧制御発振器とは、入力される制御電圧によって出力信号の周波数の制御を行うことができる発振回路である。通常は、位相同期回路によって制御電圧を生成し、電圧制御発振器の出力信号の周波数に種々の要因によって生じる誤差を補正し、ローカル発振器として用いる。
【０００５】
例えば、特許文献１には、電圧制御発振器の出力をアナログ−デジタル変換器へと入力し、変換後のデジタルデータによる位相比較を行い、それに基づいた電圧制御発振器の制御電圧を出力する構成とすることにより、周波数の安定化を行う位相同期回路が記載されている。
【０００６】
第４世代以降の通信においては２５６ＱＡＭ（Quadrature  Amplitude  Modulation）などの多値変調を使用するが、そのためにはローカル発振器の周波数を一定に保っておかなければならない。
【０００７】
また、上述した第４世代の通信規格においては、ＯＦＤＭＡ（Orthogonal  Frequency−Division  Multiple  Access：直交周波数分割多元接続）と呼ばれる、複数のサブキャリアを用いた通信を行うことで、周波数帯域の利用効率を高めている。そのため、サブキャリア間の干渉を防ぎ、効率的に周波数帯域を利用できるよう、ローカル発振器には高いスペクトル純度が要求される。
【０００８】
高いスペクトル純度を発揮する発振器には表面弾性波発振器（以下、ＳＡＷ発振器という）がある。しかし、ＳＡＷ発振器は外部衝撃や温度変動によって、出力信号の周波数が変動するという課題がある。ＳＡＷ発振器の出力信号の周波数を安定化するために、ＳＡＷ発振器は、位相同期回路に組み合わせて使用される場合がある。しかし、ＳＡＷ発振器の発振周波数の変動がバリギャップの周波数補正範囲を逸脱してしまう可能性があり、ＳＡＷ発振器を位相同期回路と組み合わせ使用することは困難である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１３８５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的の一つは、スペクトル純度が高く、周波数が安定している発振信号を出力することができる発振装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一実施形態に係る発振装置は、アナログ発振信号を発生する発振器と、前記アナログ発振信号の周波数を補正するために前記アナログ発振信号にアナログ補正信号を合成し、アナログ合成信号を出力する信号合成器と、前記アナログ合成信号に基づいて、前記アナログ補正信号を発生する補正信号発生部とを具備する。前記補正信号発生部は、前記アナログ合成信号をデジタルに変換するＡＤＣと、前記ＡＤＣの出力に基づいて、目標周波数に対する前記アナログ合成信号の周波数の第１誤差を検出する誤差検出部と、前記第１誤差を前記目標周波数に対する前記アナログ発振信号の周波数の第２誤差に修正する誤差修正部と、前記第２誤差に基づいて、デジタル補正信号を発生するデジタル補正信号発生部と、前記デジタル補正信号を前記アナログ補正信号に変換するＤＡＣとを有する。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る発振装置の構成を示すブロック図である。
【図２】図１の誤差検出部の構成を示すブロック図である。
【図３】図１の信号合成器の構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照して詳細に説明する。  
（発振装置１０）  
図１は、本実施形態に係る発振装置１０の構成を示すブロック図である。  
本実施形態に係る発振装置１０は、発振器２０と信号合成器４０と補正信号発生部３０とを有する。信号合成器４０は発振器２０で発生される発振信号に補正信号発生部３０で発生された補正信号を合成する。この合成信号が発振装置１０の最終的な発振信号として出力される。信号合成器４０にはフィードバックループが形成され、フィードバックループ上に補正信号発生部３０が配置される。補正信号発生部３０は信号合成器４０の出力に基づいて、発振器２０で発生される発振信号の周波数誤差を補正するための補正信号を発生する。本実施形態はデジタル処理により補正信号を発生することを特徴の一つとしている。ここではデジタルとアナログを区別するために、発振器２０の出力をアナログ発振信号、信号合成器４０の出力をアナログ合成信号と称する。
【００１４】
発振器２０には発振周波数が制御不可なタイプの発振器、典型的にはＳＡＷ発振器が採用される。発振周波数が制御不可な発振器２０は、外部からの制御信号により発振周波数を任意に制御可能な発振器と区別される。ＳＡＷ発振器２０は、温度変動、外部衝撃等の外乱の影響を受けて、公称周波数から変動する。この周波数変動は、公称周波数の±０．０１％程度であるが、高周波帯ではその影響は大きい。
【００１５】
補正信号発生部３０の入力段にはアナログデジタル変換機（以下単にＡＤＣという）５０が配置され、補正信号発生部３０の出力段にはデジタルアナログ変換機（以下単にＤＡＣという）９０が配置される。ＡＤＣ５０とＤＡＣ９０との間には、誤差検出部６０と、誤差修正部７０と、デジタル補正信号発生部８０とが設けられ、これら処理はデジタル処理により実現される。
【００１６】
ＡＤＣ５０は、信号合成器４０から出力されたアナログ合成信号をデジタル合成信号に変換する。ＡＤＣ５０には好適にはアンダーサンプリング方式が採用される。周知の通りアンダーサンプリング方式を採用した場合であっても、目標周波数に対するアナログ合成信号の周波数の第１誤差はＡＤＣ５０の出力信号上でも維持される。ＡＤＣ５０にアンダーサンプリング方式を採用することにより、実効的な誤差検出の処理速度を確保することができる。
【００１７】
誤差検出部６０は、デジタル合成信号に基づいて、目標周波数に対するアナログ合成信号の周波数の差（第１誤差）を検出する。なお、目標周波数とは、発振装置１０に対して設定された周波数である。ここでは目標周波数は発振器２０の公称周波数に一致するものとして説明する。しかし、目標周波数が発振器２０の公称周波数と相違することを否定するものではない。
【００１８】
図２は、図１の誤差検出部６０の構成を示すブロック図である。図２に示すように、誤差検出部６０は、デジタル乗算器６１、ＮＣＯ６２、クロック信号発生部６３、ローパスフィルタ（以下単にＬＰＦという）６４、及び誤差計算部６５を有する。
【００１９】
デジタル乗算器６１は、ＡＤＣ５０の出力に配置される。デジタル乗算器６１は、ＡＤＣ５０から出力されたデジタル合成信号にＮＣＯ６２から出力されたデジタル発振信号を乗算する。デジタル乗算器６１の出力信号を‘デジタル乗算信号’と称する。このデジタル乗算信号には、デジタル合成信号の周波数にデジタル発振信号の周波数を加算した加算信号成分とデジタル合成信号の周波数からデジタル発振信号の周波数を減算した減算信号成分とが含まれる。
【００２０】
ＬＰＦ６４は、デジタル乗算器６１の出力に配置される。ＬＰＦ６４は、デジタル乗算信号に含まれる２つの信号成分のうち、加算信号成分を除去し減算信号成分を通過させる。さらに、ＬＰＦ６４は、デジタル乗算信号に含まれるＡＤ変換等が起因となる高い周波数のノイズ成分を除去する。ＬＰＦ６４を通過したデジタル乗算信号は、デジタル合成信号の周波数を示す。例えば、デジタル発振信号の周波数がデジタル合成信号の周波数に一致するとき、ＬＰＦ６４を通過したデジタル乗算信号は周波数０Ｈｚの直流成分だけとなり、そのデジタル値はデジタル合成信号の周波数に対応する。ＬＰＦ６４を通過したデジタル乗算信号は、誤差計算部６５に入力されるとともに、ＮＣＯ６２に制御信号として供給される。
【００２１】
クロック信号発生部６３は、クロック用の発振信号を発生する水晶発振器と、水晶発振器により発生された発振信号をデジタルに変換するアナログデジタル変換器とを有する。クロック信号発生部６３により発生されたクロック信号は、ＮＣＯ６２に供給される。
【００２２】
ＮＣＯ６２は、クロック信号発生部６３からのクロック信号に従って動作し、外部から入力された制御信号に従って、任意の周波数で振動する信号波形を示すデジタル発振信号を発生する。ＮＣＯ６２に制御信号として入力される、ＬＰＦ６４を通過したデジタル乗算信号は、デジタル合成信号とデジタル発振信号との間の周波数差を示す。ＮＣＯ６２は、この周波数差がゼロになるように、つまりＡＤＣ５０の出力信号に追従するように動作し、デジタル合成信号の周波数に略一致した周波数で振動する信号波形を示すデジタル発振信号を発生する。
【００２３】
誤差計算部６５は、ＬＰＦ６４を通過したデジタル乗算信号に基づいて、第１誤差を計算する。具体的には、誤差計算部６５は、目標周波数に対するアナログ合成信号の周波数の差（第１誤差）がゼロであるときの、デジタル合成信号の周波数（比較周波数）に関するデータを保持する。誤差計算部６５は、ＬＰＦ６４を通過したデジタル乗算信号に基づいてデジタル合成信号の周波数を検出し、第１誤差を計算するために、検出したデジタル合成信号の周波数から比較周波数を減算処理する。
【００２４】
誤差修正部７０は、誤差検出部６０により検出された第１誤差を、目標周波数に対するアナログ発振信号の周波数の差（第２誤差）に修正する。本実施形態では、アナログ発振信号を補正するためにフィードバック処理を採用する。アナログ発振信号にフィードバックされたアナログ補正信号が合成され、これによりアナログ発振信号は補正される。フィードバックループ上に設けられた誤差検出部６０により検出される第１誤差には、アナログ補正信号の補正周波数が影響する。そのため、第１誤差に影響を与える補正周波数を除去することで第２誤差を検出することができる。補正周波数は、前回のフィードバック処理周期において誤差修正部７０により修正された第２誤差の絶対値に対応する。したがって、誤差修正部７０は、前回のフィードバック処理周期の第２誤差を保持することで、第１誤差を第２誤差に修正することができる。具体的には、誤差修正部７０は、誤差検出部６０により検出された第１誤差を第２誤差に修正するために、誤差検出部６０により検出された第１誤差から前回のフィードバック処理周期の第２誤差を減算処理する。
【００２５】
デジタル補正信号発生部８０の機能は、典型的には数値制御発振器（以下単にＮＣＯという）により実現される。デジタル補正信号発生部８０は、周波数制御信号として誤差修正部７０から入力された第２誤差に基づいて、第１、第２デジタル補正信号を発生する。第１、第２デジタル補正信号の補正周波数は同一であり、第２誤差の絶対値で表される。第１、第２デジタル補正信号の位相は互いに９０度異なり、第２誤差の極性に従って一方のデジタル補正信号の位相が９０度遅らされる。例えば、第２誤差の極性が正であるとき、第２デジタル補正信号の位相は、第１デジタル補正信号の位相よりも９０度遅らされる。同様に、第２誤差の極性が負であるとき、第１デジタル補正信号の位相は、第２デジタル補正信号の位相よりも９０度遅らされる。もちろん、後述の信号合成器４０の構成において、９０度移相器４４が第１アナログ乗算器４１の入力に配置されたとき、位相が９０度遅らされる信号は上記の逆となる。
【００２６】
ＤＡＣ９０は、デジタル補正信号発生部８０により発生されたデジタル補正信号をアナログ補正信号に変換する。具体的には、ＤＡＣ９０は、２つのＤＡＣ９１,９２から構成される。第１ＤＡＣ９１は、デジタル補正信号発生部８０から出力された第１デジタル補正信号を第１アナログ補正信号に変換する。第２ＤＡＣ９２は、デジタル補正信号発生部８０から出力された第２デジタル補正信号を第２アナログ補正信号に変換する。
【００２７】
信号合成器４０は、発振器２０の出力に配置される。信号合成器４０は、典型的には直交変調器もしくはＩＱ変調器である。図３に示すように、例えば、信号合成器４０は、９０度移相器４４と加算器４３と２つのアナログ乗算器４１，４２とを有する。９０度移相器４４は、アナログ発振信号の位相を９０度遅らせる。第１アナログ乗算器４１は、発振器２０からのアナログ発振信号に第１ＤＡＣ９１からの第１アナログ補正信号を乗算する。第２アナログ乗算器４２は、９０度移相器４４の出力信号に第２ＤＡＣ９２からの第２アナログ補正信号を乗算する。加算器４３は、第１アナログ乗算器４１の出力信号と第２アナログ乗算器４２の出力信号とを加算する。
【００２８】
上記のデジタル補正信号発生部８０、ＤＡＣ９０及び信号合成器４０の構成によれば、第２誤差の極性が正、つまりアナログ発振信号の周波数が目標周波数に対して高いとき、アナログ発振信号は低い周波数に補正される。補正されたアナログ発振信号の周波数は、アナログ発振信号の周波数に対するアナログ補正信号の補正周波数の差で表される。同様に、第２誤差の極性が負、つまりアナログ発振信号の周波数が目標周波数に対して低いとき、アナログ発振信号は高い周波数に補正される。補正されたアナログ発振信号の周波数は、アナログ発振信号の周波数とアナログ補正信号の周波数との和で表される。つまり、発振装置１０（信号合成器４０）から出力されるアナログ合成信号の周波数は目標周波数に一致または近似する。
【００２９】
（効果説明）  
本実施形態に係る発振装置１０から出力される最終的な発振信号の周波数を安定化するために、フィードバック処理を用いて発振器２０から出力されるアナログ発振信号を繰り返し補正する。フィードバック処理を採用したことで、目標周波数に対するアナログ発振信号の周波数の差を検出してから、その検出結果に基づいて発生されたアナログ補正信号がアナログ発振信号に合成されるまでに遅延が生じてしまう。しかしながら、フィードバック処理に係る各種処理はデジタル処理により行われるため、フィードバック処理に伴う遅延時間はわずかな時間である。そのわずかな遅延時間での発振器２０の温度変化は非常に小さく、発振器２０から出力されるアナログ発振信号の周波数変動はわずかである。したがって、フィードバック処理を採用した発振装置１０は、目標周波数に一致または近似する周波数の発振信号を安定して出力することができる。
【００３０】
本実施形態に係る発振装置１０は、発振器自体を制御して発振器の出力信号の周波数を補正するのではなく、発振器から出力されたアナログ発振信号を補正することができるため、発振器の種類を選ばない。また、アナログ処理により周波数を補正する場合、その補正周波数範囲は、アナログ補正回路に使用されるバリギャップダイオード等のアナログ部品により制限されてしまう。一方、本実施形態のように、補正に係る処理、具体的には、誤差検出処理、誤差修正処理及び補正信号の発生処理がデジタルで処理される場合、ＡＤＣ５０及びＤＡＣ９０による制限はあるものの、上記のアナログ補正回路を使用する場合に比べて補正周波数範囲は広い。したがって、周波数の補正処理にデジタル処理を採用することによって、目標周波数に対するアナログ発振信号の周波数の差が大きい場合であっても、その差を補正することができる。上記の理由により、水晶発振器に比べて周波数変動が大きいＳＡＷ発振器を発振器２０に採用することができる。ＳＡＷ発振器を採用できることで、発振装置１０から出力される発振信号のスペクトル純度を高めることができる。
【００３１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３２】
１０…発振装置、２０…発振器、３０…補正信号発生部、４０…信号合成器、５０…ＡＤＣ、６０…誤差検出部、７０…誤差修正部、８０…デジタル補正信号発生部、９０…ＤＡＣ。
【図１】
2019121892.tif 000003
【図２】
2019121892.tif 000004
【図３】
2019121892.tif 000005