(57)【要約】【課題】半導体素子をフェイスダウンで実装基板に接合する場合に、位置決めを精度よく行う。【解決手段】本明細書が開示する半導体装置は、実装基板の表面にＳｉＣ素子が接合されている半導体装置である。実装基板は、表面に備えられている第１電極と、表面に備えられている第１アライメントマークと、を備える。ＳｉＣ素子は、下面に備えられており、第１電極と接合している第２電極と、上面に備えられている第３電極と、ＳｉＣ素子の上面視において、第２電極および第３電極が配置されていない特定領域と、特定領域に配置されている第２アライメントマークと、を備える。半導体装置の上面視において、第１アライメントマークが特定領域内に位置している。【選択図】図１
2019121704.tif 000002
【特許請求の範囲】
【請求項１】
実装基板の表面にＳｉＣ素子が接合されている半導体装置であって、
前記実装基板は、
表面に備えられている第１電極と、
表面に備えられている第１アライメントマークと、
を備え、
前記ＳｉＣ素子は、
下面に備えられており、前記第１電極と接合している第２電極と、
上面に備えられている第３電極と、
前記ＳｉＣ素子の上面視において、前記第２電極および前記第３電極が配置されていない特定領域と、
前記特定領域に配置されている第２アライメントマークと、
を備え、
前記半導体装置の上面視において、前記第１アライメントマークが前記特定領域内に位置している、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、上面および下面に電極が配置されている縦型の半導体素子が実装基板に実装された、パワーモジュールが開示されている。当該パワーモジュールでは、半導体素子の下面電極と、実装基板の表面電極とが、フェイスダウンで接合している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１７８３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体素子の下面電極と実装基板の表面電極との位置決めは、半導体素子の上面側から行う必要があるため、目視によっては位置決めが困難である。そのため例えば、半導体素子の外形を用いて位置決めを行う場合には、半導体素子外形の加工精度によって、位置決めの精度が定まってしまう。本明細書は、半導体素子をフェイスダウンで実装基板に接合する場合において、位置決めを精度よく行うことができる技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、実装基板の表面にＳｉＣ（炭化シリコン）素子が接合されている半導体装置である。実装基板は、表面に備えられている第１電極と、表面に備えられている第１アライメントマークと、を備える。ＳｉＣ素子は、下面に備えられており、第１電極と接合している第２電極と、上面に備えられている第３電極と、ＳｉＣ素子の上面視において、第２電極および第３電極が配置されていない特定領域と、特定領域に配置されている第２アライメントマークと、を備える。半導体装置の上面視において、第１アライメントマークが特定領域内に位置している。
【０００６】
ＳｉＣ基板は透明である。また特定領域には、第２電極および第３電極が配置されていない。よって特定領域では、ＳｉＣ素子の上面側から、透明なＳｉＣ基板を介して第１および第２アライメントマークを目視することができる。第１および第２アライメントマークを用いて、ＳｉＣ素子下面の第２電極と実装基板表面の第１電極との位置決めを目視で行うことが可能となる。ＳｉＣ素子の外形を用いて位置決めを行う場合などに比して、位置決め精度を高めることができる。
【図面の簡単な説明】
【０００７】
【図１】実施例１に係る半導体装置を示す図である。
【図２】実装基板の上面図である。
【図３】ＳｉＣ素子の下面側を上面視した図である。
【図４】ＳｉＣ素子の上面側を上面視した図である。
【図５】実施例２に係る半導体装置を示す図である。
【図６】ＳｉＣ中間基板の下面側を上面視した図である。
【図７】ＳｉＣ中間基板の上面側を上面視した図である。
【図８】特定領域Ｒ１ａ内に現れるマークの拡大図である。
【発明を実施するための形態】
【０００８】
本技術の一実施形態は、実装基板の表面にＳｉＣ中間基板とＳｉＣ素子とが積層されている半導体装置である。実装基板は、表面に備えられている第１電極と、表面に備えられている第１アライメントマークと、を備えていてもよい。ＳｉＣ中間基板は、下面に備えられており、第１電極と接合している下面電極と、上面に備えられている上面電極と、ＳｉＣ中間基板の上面視において、上面電極および下面電極が配置されていない中間基板特定領域と、中間基板特定領域に配置されている中間アライメントマークと、を備えていてもよい。ＳｉＣ素子は、下面に備えられており、上面電極と接合している第２電極と、上面に備えられている第３電極と、ＳｉＣ素子の上面視において、第２電極および第３電極が配置されていないＳｉＣ素子特定領域と、ＳｉＣ素子特定領域に配置されている第２アライメントマークと、を備えていてもよい。半導体装置の上面視において、第１アライメントマークおよび中間アライメントマークがＳｉＣ素子特定領域内に位置していてもよい。これにより、ＳｉＣ素子特定領域では、ＳｉＣ素子の上面側から、透明なＳｉＣ基板を介して第１、中間および第２アライメントマークを目視することができる。第１、中間および第２アライメントマークを用いて、ＳｉＣ素子、ＳｉＣ中間基板および実装基板の位置決めを目視で行うことが可能となる。位置決め精度を高めることができる。
【０００９】
本技術の一実施形態では、特定領域は、ＳｉＣ素子の外周近傍に配置されていてもよい。ＳｉＣ素子の中央部には、アクティブ領域が存在する。特定領域は、ＳｉＣ素子の外周近傍に配置されているため、これらのアクティブ領域に影響を与えることがない。
【００１０】
本技術の一実施形態では、ＳｉＣ素子は上面視において矩形形状を有していてもよい。特定領域は、ＳｉＣ素子の対向する角部近傍に配置されていてもよい。これにより、特定領域を矩形形状の対角線に配置することができるため、アライメントマーク間の距離を最長にすることができる。位置合わせ精度を高めることが可能となる。
【実施例１】
【００１１】
図１に、実施例１に係る半導体装置１を示す。図１（Ａ）は上面図である。図１（Ｂ）は、図１（Ａ）における、Ｂ−Ｂ線の断面図である。半導体装置１は、実装基板１０の表面にＳｉＣ素子２０が接合された構造を有している。ＳｉＣ素子２０は、上面視において矩形形状を有している。実施例１では、ＳｉＣ素子２０が、縦型ＭＯＳＦＥＴである場合を説明する。
【００１２】
図２に、ＳｉＣ素子２０を取り除いた状態の実装基板１０の上面図を示す。実装基板１０の表面には、信号用電極１１ａ〜１１ｅ、電力供給用電極１２、第１アライメントマーク１３ａおよび１３ｂ、が備えられている。信号用電極１１ａ〜１１ｅは、ゲート制御信号や、各種センサ用の信号の入出力に用いられる電極である。信号用電極１１ａ〜１１ｅの各々の面積は、電力供給用電極１２の面積よりも小さい。第１アライメントマーク１３ａおよび１３ｂと、信号用電極１１ａ〜１１ｅや電力供給用電極１２とは、同一の工程で、同一材料で構成されている。従って、第１アライメントマーク１３ａおよび１３ｂと信号用電極１１ａ〜１１ｅとの相対位置は、常に一定である。第１アライメントマークおよび信号用電極１１ａ〜１１ｅは、周知のプリント配線技術で形成してもよい。
【００１３】
図３に、ＳｉＣ素子２０の下面側を上面視した図を示す。ＳｉＣ素子２０の下面は、実装基板１０の表面に接合される面である。ＳｉＣ素子２０の下面の表面には、信号用電極２１ａ〜２１ｅ、ソース電極２２、第２アライメントマーク２３ａおよび２３ｂ、が備えられている。ＳｉＣ素子２０の信号用電極２１ａ〜２１ｅの各々は、実装基板１０の信号用電極１１ａ〜１１ｅの各々と接合する。またＳｉＣ素子２０のソース電極２２は、実装基板１０の電力供給用電極１２と接合する。
【００１４】
第２アライメントマーク２３ａおよび２３ｂと、信号用電極２１ａ〜２１ｅおよびソース電極２２とは、同一の工程で、同一材料で構成されている。従って、第２アライメントマーク２３ａおよび２３ｂと、信号用電極２１ａ〜２１ｅとの相対位置は、常に一定である。第２アライメントマークおよび信号用電極２１ａ〜２１ｅは、周知のリソグラフィ技術やエッチング技術で形成してもよい。
【００１５】
前述したように、第１アライメントマーク１３ａおよび１３ｂは、信号用電極１１ａ〜１１ｅの位置を示すマークである。また第２アライメントマーク２３ａおよび２３ｂは、信号用電極２１ａ〜２１ｅの位置を示すマークである。従って、第１アライメントマーク１３ａおよび１３ｂと第２アライメントマーク２３ａおよび２３ｂとの位置合わせをすることによって、信号用電極１１ａ〜１１ｅと信号用電極２１ａ〜２１ｅとの位置合わせをすることが可能である。
【００１６】
図４に、ＳｉＣ素子２０の上面側を上面視した図を示す。ＳｉＣ素子２０の上面の表面には、ドレイン電極２３が備えられている。図４に示すように、ＳｉＣ素子２０の上面視において、特定領域Ｒ１ａおよびＲ１ｂが備えられている。特定領域Ｒ１ａおよびＲ１ｂは、信号用電極２１ａ〜２１ｅ、ソース電極２２、およびドレイン電極２３の何れも配置されていない領域である。またＳｉＣ素子２０は透明である。従って、特定領域Ｒ１ａおよびＲ１ｂは透明な領域である。また特定領域Ｒ１ａおよびＲ１ｂの各々には、第２アライメントマーク２３ａおよび２３ｂが配置されている。よって図１（Ａ）の半導体装置１の上面図に示すように、実装基板１０の表面にＳｉＣ素子２０が接合した状態において、特定領域Ｒ１ａ内では、第２アライメントマーク２３ａおよび第１アライメントマーク１３ａを目視することができる。同様に、特定領域Ｒ１ｂ内では、第２アライメントマーク２３ｂおよび第１アライメントマーク１３ｂを目視することができる。
【００１７】
特定領域Ｒ１ａおよびＲ１ｂは、ＳｉＣ素子２０の外周近傍に配置されている。ここで外周近傍の領域とは、ＳｉＣ素子２０の中心点までの距離よりも、ＳｉＣ素子２０の輪郭線までの距離の方が近い領域である。ＳｉＣ素子２０の中央部には、スイッチング機能などの各種の機能を発揮するアクティブ領域が存在する。しかし特定領域Ｒ１ａおよびＲ１ｂは、ＳｉＣ素子の外周近傍に配置されているため、これらのアクティブ領域に影響を与えることがない。
【００１８】
また、アライメントマーク間距離が大きいほど、位置合わせ精度を高くすることができる。実施例１の特定領域Ｒ１ａおよびＲ１ｂは、矩形形状のＳｉＣ素子２０の対向する角部近傍に配置されている。これにより、特定領域Ｒ１ａおよびＲ１ｂを対角線に配置することができるため、アライメントマーク２３ａと２３ｂとの距離を最長にすることができる。位置合わせ精度を高めることが可能となる。
【００１９】
（効果）
比較例として、実施例１の特定領域Ｒ１ａおよびＲ１ｂを備えない場合における、実装基板とＳｉＣ素子の接合工程を説明する。ＳｉＣ素子の下面電極と実装基板の表面電極との位置合わせは、目視によっては困難であるため、例えば、ＳｉＣ素子の外形を用いて位置決めを行うことになる。この場合、ＳｉＣ素子の外形の加工精度によって、位置決めの精度が定まってしまう。ＳｉＣ素子の外形の加工は、半導体チップのダイシングなどの機械加工で行われるため、例えば±０．１ｍｍ程度の寸法公差が存在し、加工精度が低い。そのため、図２に示す信号用電極１１ａ〜１１ｅの各々の電極間距離Ｄ１〜Ｄ４を、ＳｉＣ素子の外形の寸法公差を考慮して大きくする必要があった。
【００２０】
一方、実施例１の半導体装置１では、第１および第２アライメントマークを用いて、ＳｉＣ素子２０下面の信号用電極２１ａ〜２１ｅと、実装基板１０の表面の信号用電極１１ａ〜１１ｅとの位置決めを、目視で行うことが可能となる。第１および第２アライメントマークは、前述したように、周知のプリント配線技術、リソグラフィ技術やエッチング技術で形成することができる、これらの技術の寸法公差は、素子外形を形成するための機械加工の寸法公差よりも小さい。よって、ＳｉＣ素子の外形を用いた場合に比して、位置合わせの精度を高めることができる。信号用電極１１ａ〜１１ｅの各々の電極間距離Ｄ１〜Ｄ４を小さくすることができるため、ＳｉＣ素子２０のサイズを縮小することが可能となる。
【実施例２】
【００２１】
図５に、実施例２に係る半導体装置１００を示す。図５（Ａ）は上面図である。図５（Ｂ）は、図５（Ａ）における、Ｂ−Ｂ線の断面図である。図５において、実施例１の半導体装置１と同一の構造には同一の符号を付すことで、説明を省略する。半導体装置１００は、実装基板１０の表面にＳｉＣ中間基板１１０とＳｉＣ素子２０が積層された構造を有している。また図８には、図５（Ａ）の特定領域Ｒ１ａ内に現れる、第１アライメントマーク１３ａ、中間アライメントマーク１２３ａおよび第２アライメントマーク２３ａの拡大図を示す。
【００２２】
図６に、ＳｉＣ中間基板１１０の下面側を上面視した図を示す。ＳｉＣ中間基板１１０の下面は、実装基板１０の表面に接合される面である。ＳｉＣ中間基板１１０の下面の表面には、電力供給用電極１１２、中間アライメントマーク１２３ａおよび１２３ｂが備えられている。電力供給用電極１１２は、実装基板１０の電力供給用電極１２と接合する。
【００２３】
図７に、ＳｉＣ中間基板１１０の上面側を上面視した図を示す。ＳｉＣ中間基板１１０の上面の表面には、電力供給用電極１１１が備えられている。図７に示すように、ＳｉＣ中間基板１１０の上面視において、特定領域Ｒ２ａおよびＲ２ｂが備えられている。特定領域Ｒ２ａおよびＲ２ｂは、電力供給用電極１１１および電力供給用電極１１２の何れもが配置されていない、透明な領域である。よって、図８に示すように、ＳｉＣ中間基板１１０の上面視において、特定領域Ｒ１ａ内では、第２アライメントマーク２３ａ、中間アライメントマーク１２３ａおよび第１アライメントマーク１３ａを目視することができる。同様に、特定領域Ｒ１ｂ内では、第２アライメントマーク２３ｂ、中間アライメントマーク１２３ｂおよび第１アライメントマーク１３ｂを目視することができる。
【００２４】
ＳｉＣ中間基板１１０の機能を説明する。電力供給用電極１１１と電力供給用電極１１２とは導通している。両電極の導通は、ＳｉＣ中間基板１１０を貫通する不図示の配線によって行われてもよいし、ＳｉＣ中間基板１１０に不純物を添加することでＳｉＣ中間基板１１０を導体とすることで行われてもよい。また図６の領域Ｒ１０１や図７の領域Ｒ１０２に示すように、半導体装置１００の上面視において信号用電極１１ａ〜１１ｅが配置される領域には、ＳｉＣ中間基板１１０が存在していない。従って、実装基板１０とＳｉＣ素子２０との間にＳｉＣ中間基板１１０を配置することで、図５（Ｂ）に示すようにスペースＳ１を形成することができる。すなわちＳｉＣ中間基板１１０は、スペーサとして機能する。これにより、実装基板１０の信号用電極１１ａ〜１１ｅの各々と、ＳｉＣ素子２０の信号用電極２１ａ〜２１ｅとを、ワイヤボンディングＷＢで接続することが可能となる。
【００２５】
（効果）
実施例２の特定領域Ｒ１ａ、Ｒ１ｂ、Ｒ２ａ、Ｒ２ｂを備えない場合には、実装基板１０とＳｉＣ中間基板１１０との位置合わせ、および、ＳｉＣ中間基板１１０とＳｉＣ素子２０との位置合わせは、目視によっては困難である。よってＳｉＣ素子２０やＳｉＣ中間基板１１０の外形を用いて位置決めを行うことになるため、位置決め精度が低い。その結果、半田やペーストを用いて電極同士を接合した際に形成されるフィレット形状が均一にならず、電極接合部の信頼性や寿命が低下してしまう場合がある。一方、実施例２の半導体装置１００では、第１、中間および第２アライメントマークを用いて、ＳｉＣ素子２０、ＳｉＣ中間基板１１０および実装基板１０の３者間の位置決めを、目視で行うことが可能となる。よって、実装基板１０やＳｉＣ中間基板１１０の外形を用いた位置合わせに比して、位置合わせの精度を高めることができる。電極接合部の信頼性や寿命を高めることができる。
【００２６】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【００２７】
（変形例）
第１アライメントマーク１３ａおよび１３ｂは、信号用電極１１ａ〜１１ｅや電力供給用電極１２と別の工程で形成されてもよいし、これらの電極材料とは異なる材料で形成されてもよい。また第１アライメントマーク１３ａおよび１３ｂは、ＳｉＣ素子２０の下面側に限らず、上面側に形成されてもよい。
【００２８】
本明細書に記載の技術は、透明な半導体基板で形成された半導体素子であれば何れの材料の半導体においても適用可能である。従って、半導体材料はＳｉＣに限られない。
【００２９】
実施例２において、ＳｉＣ中間基板１１０に代えて、銅板などの不透明な導体板を用いてもよい。この場合、導体板の隅部と第１および第２アライメントマークとの位置関係を目視で確認することで、位置合わせを行ってもよい。導体板はＳｉＣ基板に比して加工が容易であるため、ＳｉＣ基板に比して加工精度を高くすることができる。よって、導体板の外形を用いる場合においても、高い位置合わせ精度を得ることが可能である。
【００３０】
実施例２において、ＳｉＣ中間基板１１０は１層に限らない。２層以上の中間基板が挿入される場合においても、本明細書に記載の技術を適用可能である。
【００３１】
本明細書における第１、中間および第２アライメントマークの形状および重ね合わせ形態は一例である。ラインアンドスペース形状、ドット形状など、自由な形状を用いることができる。
【００３２】
ＳｉＣ素子２０はＭＯＳＦＥＴ素子に特別に限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子などの他のパワー半導体素子であってもよい。
【００３３】
信号用電極１１ａ〜１１ｅおよび電力供給用電極１２は、第１電極の一例である。信号用電極２１ａ〜２１ｅおよびソース電極２２は、第２電極の一例である。ドレイン電極２３は、第３電極の一例である。
【符号の説明】
【００３４】
１、１００：半導体装置
１０：実装基板
１１ａ〜１１ｅ、２１ａ〜２１ｅ：信号用電極
１２：電力供給用電極
１３ａ、１３ｂ：第１アライメントマーク
２０：ＳｉＣ素子
２２：ソース電極
２３：ドレイン電極
２３ａ、２３ｂ：第２アライメントマーク
Ｒ１ａ、Ｒ１ｂ：特定領域
【図１】
2019121704.tif 000003
【図２】
2019121704.tif 000004
【図３】
2019121704.tif 000005
【図４】
2019121704.tif 000006
【図５】
2019121704.tif 000007
【図６】
2019121704.tif 000008
【図７】
2019121704.tif 000009
【図８】
2019121704.tif 000010