(57)【要約】【課題】  スイッチング素子のオン抵抗を好適に低減することができる技術を提供する。【解決手段】  スイッチング素子は、半導体基板と、トレンチと、ゲート絶縁膜と、ゲート電極、を備えている。ソース領域は、半導体基板の上面に露出しており、ゲート絶縁膜に接している。ボディ領域は、ソース領域の下側でゲート絶縁膜に接している。ドリフト領域は、ボディ領域の下側でゲート絶縁膜に接している。底部領域は、トレンチの底面においてゲート絶縁膜に接している。接続領域は、トレンチの側面においてゲート絶縁膜に接しており、ボディ領域と底部領域を接続している。トレンチの側面が、第１側面と、第１側面の下側に位置している第２側面を有している。第２側面の傾斜角度が、第１側面の傾斜角度よりも大きい。ボディ領域とドリフト領域の界面が、第１側面でゲート絶縁膜に接している。【選択図】図２
2019079833.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上面に設けられたトレンチと、
前記トレンチの内面を覆っているゲート絶縁膜と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極、
を備えており、
前記半導体基板が、
前記半導体基板の前記上面に露出しており、前記ゲート絶縁膜に接している第１導電型のソース領域と、
前記ソース領域の下側で前記ゲート絶縁膜に接している第２導電型のボディ領域と、
前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記ソース領域から分離されている第１導電型のドリフト領域と、
前記トレンチの底面において前記ゲート絶縁膜に接している第２導電型の底部領域と、
前記トレンチの側面において前記ゲート絶縁膜に接しており、前記ボディ領域と前記底部領域を接続している第２導電型の接続領域、
を有しており、
前記トレンチの側面が、下側から上側に向かうにしたがって前記トレンチの幅が広くなるように傾斜しており、
前記トレンチの前記側面が、第１側面と、前記第１側面の下側に位置している第２側面を有しており、
前記第２側面の傾斜角度が、前記第１側面の傾斜角度よりも大きく、
前記ボディ領域と前記ドリフト領域の界面が、前記第１側面で前記ゲート絶縁膜に接している、
スイッチング素子。
【請求項２】
前記第１側面の傾斜角度が４°以下である、請求項１に記載のスイッチング素子。
【請求項３】
前記第２側面の傾斜角度が６°以上である、請求項１又は２に記載のスイッチング素子。
【請求項４】
前記トレンチの前記側面が、前記第２側面の下側に位置している第３側面を有しており、
前記第３側面の傾斜角度が、前記第２側面の傾斜角度よりも大きい、請求項１〜３のいずれか一項に記載のスイッチング素子。
【請求項５】
前記第３側面の傾斜角度が２０°以上である、請求項４に記載のスイッチング素子。
【請求項６】
前記トレンチの前記側面が、前記第１側面の上側に位置している第４側面を有しており、
前記第４側面の傾斜角度が、前記第１側面の傾斜角度よりも大きく、
前記第４側面の上端が、前記半導体基板の前記上面に接続されている、請求項１〜５のいずれか一項に記載のスイッチング素子。
【請求項７】
前記第４側面の傾斜角度が２０°以上である、請求項６に記載のスイッチング素子。
【請求項８】
スイッチング素子の製造方法であって、
第１導電型のドリフト領域と、前記ドリフト領域上に配置された第２導電型のボディ領域と、前記ボディ領域上に配置された第１導電型のソース領域を有する半導体基板の表面に、前記ソース領域と前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、
前記半導体基板の内部に、前記トレンチの底面に露出する第２導電型の底部領域を形成する工程と、
前記トレンチの側面に第２導電型不純物を注入することによって、前記半導体基板の内部に、前記ボディ領域と前記底部領域を接続する接続領域を形成する工程と、
前記トレンチの内面を覆っているゲート絶縁膜を形成する工程と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極を形成する工程、
を有し、
前記トレンチが、以下の条件、すなわち、
・下側から上側に向かうにしたがって前記トレンチの幅が広くなる、
・前記トレンチの側面が、第１側面と前記第１側面の下側に位置している第２側面を有する、
・前記第２側面の傾斜角度が、前記第１側面の傾斜角度よりも大きい、
・前記ボディ領域と前記ドリフト領域の界面が、前記第１側面に露出する、
という条件を満たすように形成される、製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、スイッチング素子とその製造方法に関する。
【０００２】
特許文献１には、半導体基板と、トレンチと、ゲート絶縁膜と、ゲート電極、を備えるスイッチング素子が開示されている。トレンチは、半導体基板の上面に設けられている。ゲート絶縁膜は、トレンチの内面を覆っている。ゲート電極は、トレンチ内に配置されており、ゲート絶縁膜によって半導体基板から絶縁されている。このスイッチング素子では、半導体基板が、ソース領域と、ボディ領域と、ドリフト領域と、底部領域と、接続領域、を有している。ソース領域は、半導体基板の上面に露出しており、ゲート絶縁膜に接しているｎ型領域である。ボディ領域は、ソース領域の下側でゲート絶縁膜に接しているｐ型領域である。ドリフト領域は、ボディ領域の下側でゲート絶縁膜に接しており、ボディ領域によってソース領域から分離されているｎ型領域である。底部領域は、トレンチの底面においてゲート絶縁膜に接しているｐ型領域である。接続領域は、トレンチの側面においてゲート絶縁膜に接しており、ボディ領域と底部領域を接続しているｐ型領域である。ドリフト領域は、接続領域が存在しない範囲でゲート絶縁膜に接している。
【０００３】
このスイッチング素子がオフするときには、ボディ領域及び底部領域からドリフト領域内に空乏層が伸びる。底部領域から伸びる空乏層によって、ゲート絶縁膜の底面周辺への電界の集中が抑制される。
【０００４】
このスイッチング素子がオンするときには、ボディ領域にチャネルが形成され、ドリフト領域内に広がっていた空乏層が収縮してスイッチング素子がオン状態となる。その過程で、接続領域を介してボディ領域から底部領域にホールが供給される。その結果、底部領域からドリフト領域に広がっていた空乏層が底部領域に向かって収縮する。これにより、ドリフト領域の抵抗を低下させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１１８９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
接続領域の不純物濃度が低いと、スイッチング素子がオフする過程で、接続領域が空乏化する。スイッチング素子がオンするときには、接続領域内の空乏層が収縮することにより、接続領域を介して底部領域がボディ領域に電気的に接続される。そして、接続領域を介してボディ領域から底部領域にホールが供給される。このため、ホールが底部領域に供給されるまでの間、底部領域からドリフト領域に空乏層が広がっており、ドリフト領域に広がる空乏層により電流経路が制限される。このため、オンした直後のオン抵抗が高い。したがって、スイッチング素子がオンした直後のオン抵抗を低くするためには、接続領域の不純物濃度が高いことが好ましい。
【０００７】
接続領域の不純物濃度を高くするために、トレンチの側面の傾斜角度（半導体基板の上面に立てた垂線に対するトレンチの側面の角度）を大きくし、トレンチの側面にｐ型不純物が注入され易くすることが考えられる。しかしながら、トレンチの傾斜角度を大きくすると、チャネルの移動度が低下する。したがって、オン抵抗が増大する。
【０００８】
本明細書は、このような事情に鑑みて、スイッチング素子のオン抵抗を好適に低減することができる技術を提供する。
【課題を解決するための手段】
【０００９】
本明細書が開示するスイッチング素子は、半導体基板と、トレンチと、ゲート絶縁膜と、ゲート電極、を備えている。前記トレンチは、前記半導体基板の上面に設けられている。前記ゲート絶縁膜は、前記トレンチの内面を覆っている。前記ゲート電極は、前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記半導体基板が、ソース領域と、ボディ領域と、ドリフト領域と、底部領域と、接続領域、を有している。前記ソース領域は、前記半導体基板の前記上面に露出しており、前記ゲート絶縁膜に接している第１導電型領域である。前記ボディ領域は、前記ソース領域の下側で前記ゲート絶縁膜に接している第２導電型領域である。前記ドリフト領域は、前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記ソース領域から分離されている第１導電型領域である。前記底部領域は、前記トレンチの底面において前記ゲート絶縁膜に接している第２導電型領域である。前記接続領域は、前記トレンチの側面において前記ゲート絶縁膜に接しており、前記ボディ領域と前記底部領域を接続している第２導電型領域である。前記トレンチは、第１側面と、第２側面、を有している。前記第２側面は、前記第１側面の下側に位置しており、前記第１側面よりも傾斜角度が大きい。前記ボディ領域が、前記第１側面の範囲で前記ゲート絶縁膜に接している。
【００１０】
なお、本明細書において、第１導電型と第２導電型の一方がｎ型を意味し、他方がｐ型を意味する。
【００１１】
スイッチング素子がオンするときには、ゲート絶縁膜近傍のボディ領域にチャネルが形成される。このスイッチング素子では、ボディ領域とドリフト領域の界面が、第１側面でゲート絶縁膜に接している。したがって、このスイッチング素子がオンするときには、第１側面の範囲内でボディ領域にチャネルが形成される。チャネルが傾斜角度の小さい第１側面の範囲内に形成されるため、チャネルの移動度が高い。このため、このスイッチング素子では、オン抵抗が低い。
【００１２】
また、第２側面は、第１側面よりも傾斜角度が大きい。このため、接続領域を形成する際には、接続領域の不純物濃度を高くすることができる。したがって、このスイッチング素子では、オフしたときに接続領域が空乏化され難い。このため、このスイッチング素子は、オンした直後のオン抵抗が低い。
【００１３】
本明細書が開示するスイッチング素子の製造方法は、トレンチを形成する工程と、底部領域を形成する工程と、接続領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程、を有している。前記トレンチを形成する工程では、第１導電型のドリフト領域と、前記ドリフト領域上に配置された第２導電型のボディ領域と、前記ボディ領域上に配置された第１導電型のソース領域を有する半導体基板の表面に、前記ソース領域と前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する。前記底部領域を形成する工程では、前記半導体基板の内部に、前記トレンチの底面に露出する第２導電型の底部領域を形成する。前記接続領域を形成する工程では、前記トレンチの側面に第２導電型不純物を注入することによって、前記半導体基板の内部に、前記ボディ領域と前記底部領域を接続する接続領域を形成する。前記ゲート絶縁膜を形成する工程では、前記トレンチの内面を覆っているゲート絶縁膜を形成する。前記ゲート電極を形成する工程では、前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極を形成する。また、前記トレンチが、以下の条件を満たすように形成される。下側から上側に向かうにしたがって前記トレンチの幅が広くなる。前記トレンチの側面が、第１側面と前記第１側面の下側に位置している第２側面を有する。前記第２側面の傾斜角度が、前記第１側面の傾斜角度よりも大きい。前記ボディ領域と前記ドリフト領域の界面が、前記第１側面に露出する。
【００１４】
スイッチング素子がオンするときには、ゲート絶縁膜近傍のボディ領域にチャネルが形成される。この製造方法により製造されたスイッチング素子では、ボディ領域とドリフト領域の界面が、第１側面でゲート絶縁膜に接している。したがって、このスイッチング素子がオンするときには、第１側面の範囲内でボディ領域にチャネルが形成される。チャネルが、傾斜角度の小さい第１側面の範囲内に形成されるため、チャネルの移動度が高い。このため、この製造方法により製造されたスイッチング素子は、オン抵抗が低い。
【００１５】
また、上記の製造方法では、トレンチを形成する工程において、トレンチの側面が、第１側面と、第１側面の下側に位置する第２側面、を有するように形成される。このとき、第２側面の傾斜角度が、第１側面の傾斜角度よりも大きくなるように形成されるため、第２側面に露出する範囲の半導体領域に不純物を注入し易い。接続領域は、主に第２側面に露出する範囲の半導体領域に第２導電型不純物を注入することによって形成されるため、接続領域の不純物濃度を高くすることができる。したがって、この製造方法により製造されたスイッチング素子では、オフしたときに接続領域が空乏化され難く、オンした直後のオン抵抗が低い。
【００１６】
なお、トレンチを形成する工程の後に第１導電型のソース領域を形成してもよい。すなわち、トレンチを形成する工程では、第１導電型のドリフト領域と、ドリフト領域上に配置された第２導電型のボディ領域を有する半導体基板の表面に、ボディ領域を貫通してドリフト領域に達するトレンチを形成してもよい。その後、ボディ領域上に配置される第１導電型のソース領域を形成してもよい。この場合、底部領域を形成する工程とソース領域の形成の先後、及び、接続領域を形成する工程とソース領域の形成の先後は限定されない。
【００１７】
また、底部領域は、接続領域よりも後に形成してもよい。すなわち、接続領域を形成する工程の後に底部領域を形成する工程を実施してもよい。この場合、接続領域を形成する工程では、トレンチの側面に第２導電型不純物を注入することによって、半導体基板の内部に、ボディ領域から底部領域とすべき領域まで伸びる接続領域を形成してもよい。そして、底部領域を形成する工程では、半導体基板の内部に、トレンチの底面に露出しており、接続領域に接している第２導電型の底部領域を形成してもよい。
【図面の簡単な説明】
【００１８】
【図１】実施例１のＭＯＳＦＥＴ１０の上面図。
【図２】図１のＩＩ−ＩＩ線におけるＭＯＳＦＥＴ１０の断面図。
【図３】図１のＩＩＩ−ＩＩＩ線におけるＭＯＳＦＥＴ１０の断面図。
【図４】図１のＩＶ−ＩＶ線におけるＭＯＳＦＥＴ１０の断面図。
【図５】実施例１のＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図６】実施例１のＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図７】実施例１のＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図８】実施例１のＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図９】実施例１のＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図１０】実施例１のＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図１１】実施例１のＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図１２】実施例２のＭＯＳＦＥＴ１０ａの断面図（図２に対応）。
【図１３】実施例２のＭＯＳＦＥＴ１０ａの製造工程を説明するための図。
【図１４】実施例３のＭＯＳＦＥＴ１０ｂの断面図（図２に対応）。
【図１５】実施例３のＭＯＳＦＥＴ１０ｂの製造工程を説明するための図。
【発明を実施するための形態】
【実施例１】
【００１９】
図１〜４は、実施例１のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）１０を示している。ＭＯＳＦＥＴ１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層等の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２は、例えば、ＳｉＣ（炭化シリコン）によって構成されている。但し、半導体基板１２は、例えば、Ｓｉ（シリコン）等の他の半導体材料によって構成されていてもよい。
【００２０】
図２〜４に示すように、半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。図１に示すように、各トレンチ２２は、ｙ方向に直線状に長く伸びている。複数のトレンチ２２は、ｘ方向に間隔を開けて配列されている。図２〜４に示すように、各トレンチ２２の内面は、ゲート絶縁膜２４によって覆われている。ゲート絶縁膜２４は、底部絶縁膜２４ａと側面絶縁膜２４ｂを有している。底部絶縁膜２４ａは、トレンチ２２の底部に設けられている。底部絶縁膜２４ａは、トレンチ２２の底面と、その底面近傍の側面を覆っている。側面絶縁膜２４ｂは、底部絶縁膜２４ａよりも上側のトレンチ２２の側面を覆っている。底部絶縁膜２４ａの厚み（すなわち、底部絶縁膜２４ａの上面と下面の間の幅（別言すると、ゲート電極２６の下端とトレンチ２２の底面の間の間隔））は、側面絶縁膜２４ｂの厚み（すなわち、トレンチ２２の側面とゲート電極２６の側面の間の間隔）よりも厚い。各トレンチ２２内には、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁膜２４によって半導体基板１２から絶縁されている。各ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。
【００２１】
半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。
【００２２】
図２〜４に示すように、半導体基板１２の内部には、複数のソース領域３０、ボディ領域３２、ドリフト領域３４、複数の底部領域３６及び複数の接続領域３８が設けられている。
【００２３】
各ソース領域３０は、ｎ型領域である。各ソース領域３０は、半導体基板１２の上面１２ａに露出する位置に配置されている。各ソース領域３０は、上部電極７０にオーミック接触している。また、各ソース領域３０は、トレンチ２２の短手方向の側面２３（短手方向の端部に位置する側面であり、ｙ方向に沿って伸びる側面）において、側面絶縁膜２４ｂに接している。各ソース領域３０は、トレンチ２２の上端部において側面絶縁膜２４ｂに接している。
【００２４】
ボディ領域３２は、ｐ型領域である。ボディ領域３２は、各ソース領域３０に接している。ボディ領域３２は、２つのソース領域３０に挟まれた範囲から各ソース領域３０の下側まで伸びている。ボディ領域３２は、高濃度領域３２ａと低濃度領域３２ｂを有している。高濃度領域３２ａは、低濃度領域３２ｂよりも高いｐ型不純物濃度を有している。高濃度領域３２ａは、２つのソース領域３０に挟まれた範囲に配置されている。高濃度領域３２ａは、上部電極７０にオーミック接触している。低濃度領域３２ｂは、トレンチ２２の短手方向の側面２３において、側面絶縁膜２４ｂに接している。すなわち、低濃度領域３２ｂは、ソース領域３０の下側で側面絶縁膜２４ｂに接している。また、図１、４に示すように、低濃度領域３２ｂは、トレンチ２２の長手方向の側面（長手方向の端部に位置する側面であり、ｘ方向に沿って伸びる側面）に隣接する範囲にも配置されている。低濃度領域３２ｂは、トレンチ２２の長手方向の側面において、側面絶縁膜２４ｂに接している。
【００２５】
ドリフト領域３４は、ｎ型領域である。ドリフト領域３４は、ボディ領域３２の下側に配置されており、ボディ領域３２によってソース領域３０から分離されている。図３に示すように、ドリフト領域３４は、トレンチ２２の短手方向の側面２３において、側面絶縁膜２４ｂ及び底部絶縁膜２４ａに接している。すなわち、ドリフト領域３４は、ボディ領域３２の下側で側面絶縁膜２４ｂ及び底部絶縁膜２４ａに接している。また、ドリフト領域３４は、半導体基板１２の下面１２ｂに露出している。ドリフト領域３４は、下部電極７２にオーミック接触している。
【００２６】
各底部領域３６は、ｐ型領域である。図１に示すように、各底部領域３６は、対応するトレンチ２２の底面に露出する範囲に配置されている。各底部領域３６は、対応するトレンチ２２の底面において、底部絶縁膜２４ａに接している。図２、３に示すように、各底部領域３６の周囲は、ドリフト領域３４に囲まれている。後述する接続領域３８が形成されている箇所を除いて、各底部領域３６は、ドリフト領域３４によってボディ領域３２から分離されている。
【００２７】
各接続領域３８は、ｐ型領域である。図１に示すように、各接続領域３８は、トレンチ２２の短手方向の側面２３に沿って設けられている。図２に示すように、接続領域３８は、ボディ領域３２からトレンチ２２の短手方向の側面２３に沿って下側に伸びている。トレンチ２２の短手方向の側面２３に対して、複数の接続領域３８が配置されている。接続領域３８の下端は、底部領域３６に接続されている。すなわち、接続領域３８によって、ボディ領域３２と底部領域３６が接続されている。
【００２８】
トレンチ２２の短手方向の側面２３は、下側から上側に向かうにしたがってトレンチ２２の幅（ｘ方向の間隔）が広くなるように傾斜している。トレンチ２２の短手方向の側面２３は、第１側面２３ａ及び第２側面２３ｂを有している。
【００２９】
図２、３に示すように、第１側面２３ａは、トレンチ２２の上端からボディ領域３２とドリフト領域３４の界面の下側まで伸びている。すなわち、ボディ領域３２とドリフト領域３４の界面は、第１側面２３ａでゲート絶縁膜２４（側面絶縁膜２４ｂ）に接している。第１側面２３ａの傾斜角度は、例えば、４°以下である。
【００３０】
第２側面２３ｂは、第１側面２３ａに接続されている。第２側面２３ｂは、第１側面２３ａの下端からトレンチ２２の下端まで伸びている。第２側面２３ｂの傾斜角度は、第１側面２３ａの傾斜角度よりも大きい。第２側面２３ｂの傾斜角度は、例えば、６°以上である。また、第１側面２３ａと第２側面２３ｂの境界の位置は、ゲート電極２６の下端（すなわち、底部絶縁膜２４ａの上面）よりも下側に位置している。また、ｚ方向において、第２側面２３ｂの上端から下端までの距離は、例えば、ボディ領域３２とドリフト領域３４の界面からトレンチ２２の下端までの距離の１／４以上である。
【００３１】
次に、ＭＯＳＦＥＴ１０の動作について説明する。ＭＯＳＦＥＴ１０の使用時には、ＭＯＳＦＥＴ１０と負荷（例えば、モータ）と電源が直列に接続される。ＭＯＳＦＥＴ１０と負荷の直列回路に対して、電源電圧（本実施形態では、約８００Ｖ）が印加される。ＭＯＳＦＥＴ１０の下部電極７２側が上部電極７０側よりも高電位となる向きで、電源電圧が印加される。ゲート電極２６にオン電位（ゲート閾値以上の電位）を印加すると、側面絶縁膜２４ｂに接する範囲のボディ領域３２（低濃度領域３２ｂ）にチャネルが形成され、ＭＯＳＦＥＴ１０がオンする。ゲート電極２６にオフ電位（ゲート閾値未満の電位）を印加すると、チャネルが消滅し、ＭＯＳＦＥＴ１０がオフする。以下に、ＭＯＳＦＥＴ１０のターンオフ時とターンオン時の動作について、詳細に説明する。
【００３２】
ＭＯＳＦＥＴ１０をターンオフさせる場合には、ゲート電極２６の電位をオン電位からオフ電位に引き下げる。すると、チャネルが消滅し、下部電極７２の電位が上昇する。下部電極７２の電位は、上部電極７０に対して電源電圧分（すなわち、約８００Ｖ）だけ高い電位まで上昇する。下部電極７２の電位が上昇する過程において、底部領域３６と下部電極７２の間の容量結合によって、底部領域３６の電位が少し上昇する。すると、底部領域３６から接続領域３８とボディ領域３２を介して上部電極７０へホールが流れる。このため、底部領域３６の電位の上昇が抑制され、底部領域３６の電位が上部電極７０の電位よりもわずかに高い電位に維持される。
【００３３】
また、下部電極７２の電位の上昇に伴って、ドリフト領域３４の電位も上昇する。ドリフト領域３４の電位が上昇すると、ボディ領域３２とドリフト領域３４の間に電位差が生じる。このため、ボディ領域３２とドリフト領域３４の界面のｐｎ接合に逆電圧が印加される。したがって、ボディ領域３２からドリフト領域３４に空乏層が広がる。また、ドリフト領域３４の電位が上昇すると、底部領域３６とドリフト領域３４の間に電位差が生じる。このため、底部領域３６とドリフト領域３４の界面のｐｎ接合に逆電圧が印加される。したがって、底部領域３６からドリフト領域３４に空乏層が広がる。
【００３４】
また、ドリフト領域３４の電位が上昇すると、接続領域３８とドリフト領域３４の界面のｐｎ接合にも逆電圧が印加される。ＭＯＳＦＥＴ１０では、接続領域３８の大部分が第２側面２３ｂでゲート絶縁膜２４に接している。第２側面２３ｂは、第１側面２３ａよりも傾斜角度が大きい。後に詳述するが、第２側面２３ｂの傾斜角度が大きいと、接続領域３８を形成する際に、接続領域３８のｐ型不純物濃度を比較的高くすることができる。このため、ＭＯＳＦＥＴ１０をターンオフさせる過程で、ｐｎ接合から接続領域３８内には空乏層が広がり難い。このため、接続領域３８に広がる空乏層によって、底部領域３６がボディ領域３２から分離されることが防止される。
【００３５】
ＭＯＳＦＥＴ１０をターンオンさせる場合には、ゲート電極２６の電位をオフ電位からオン電位に引き上げる。すると、トレンチ２２の短手方向の側面２３においてゲート絶縁膜２４に接している範囲のボディ領域３２に電子が引き寄せられる。これによって、この範囲のボディ領域３２がｐ型からｎ型に反転し、チャネルが形成される。チャネルによって、ソース領域３０とドリフト領域３４が接続される。これによって、ドリフト領域３４及び下部電極７２の電位が低下する。ドリフト領域３４の電位が低下すると、ボディ領域３２とドリフト領域３４の界面のｐｎ接合に印加されていた逆電圧が低下する。このため、ボディ領域３２からドリフト領域３４に広がっていた空乏層が、ボディ領域３２に向かって収縮し、消滅する。これにより、上部電極７０から、ソース領域３０、チャネル、ドリフト領域３４を経由して下部電極７２へ電子が流れるようになる。すなわち、ＭＯＳＦＥＴ１０がオンする。
【００３６】
ＭＯＳＦＥＴ１０では、ボディ領域３２とドリフト領域３４の界面が、トレンチ２２の第１側面２３ａでゲート絶縁膜２４に接している。したがって、ＭＯＳＦＥＴ１０がオンするときには、第１側面２３ａの範囲内でボディ領域３２にチャネルが形成される。第１側面２３ａの傾斜角度は、第２側面２３ｂの傾斜角度よりも小さい。一般に、チャネルの移動度は、チャネルが形成される側面の傾斜角度に対して依存性を有する。側面の傾斜角度が大きいほど、チャネルの移動度が低下する。ＭＯＳＦＥＴ１０では、傾斜角度が小さい第１側面２３ａの範囲内にチャネルが形成されるため、チャネルの移動度が高い。したがって、ＭＯＳＦＥＴ１０のオン抵抗は低い。
【００３７】
また、ドリフト領域３４の電位が低下する過程において、上部電極７０からボディ領域３２と接続領域３８を介して底部領域３６にホールが流れる。底部領域３６にホールが供給されると、底部領域３６からドリフト領域３４に広がっていた空乏層が底部領域３６に向かって収縮し、消滅する。ＭＯＳＦＥＴ１０では、ターンオフ時に接続領域３８が空乏化され難いため、オンした直後から底部領域３６にホールが供給される。このため、底部領域３６からドリフト領域３４に広がっていた空乏層の収縮が速い。したがって、ドリフト領域３４の抵抗が速やかに低下し、上部電極７０から下部電極７２に向かって電子が流れ易くなる。このため、ＭＯＳＦＥＴ１０では、オンした直後のオン抵抗が低い。
【００３８】
以上に説明したように、本実施形態のＭＯＳＦＥＴ１０では、チャネルが傾斜角度の小さい第１側面２３ａの範囲内でボディ領域３２に形成されるため、チャネルの移動度が高い。また、ターンオフ時に、接続領域３８が空乏化され難い。したがって、ＭＯＳＦＥＴ１０のターンオン時に、速やかに底部領域３６にホールが供給される。その結果、底部領域３６からドリフト領域３４に広がる空乏層による電流経路の制限を受け難い。このように、ＭＯＳＦＥＴ１０のオン抵抗は低い。
【００３９】
次に、ＭＯＳＦＥＴ１０の製造方法について説明する。まず、図５に示すように、ｎ型のドリフト領域３４と、ドリフト領域３４上に配置されたｐ型のボディ領域３２と、ボディ領域３２上に配置されたｎ型のソース領域３０を有する半導体基板１２を準備する。ボディ領域３２及びソース領域３０は、イオン注入やエピタキシャル成長等の従来公知の方法によって形成することができる。
【００４０】
次に、図６に示すように、ソース領域３０の上面に開口６０を有するマスク５８を形成する。次に、ドライエッチングを利用して、マスク５８の開口６０内に露出する半導体基板１２の上面１２ａから深さ方向に伸びる凹部６２を形成する。凹部６２の側面は、半導体基板１２の上面１２ａに立てた垂線に対して傾斜している。このため、凹部６２の幅は、下側から上側に向かって広くなっている。凹部６２は、ソース領域３０とボディ領域３２を貫通してドリフト領域３４に達するように形成される。したがって、ボディ領域３２とドリフト領域３４の界面が、凹部６２の側面に露出する。凹部６２の傾斜角度θ１は、例えば、４°以下とされる。凹部６２の傾斜角度θ１は、ドライエッチング中のエッチングガスの圧力、エッチングに用いるイオンの加圧電圧、あるいはエッチングに伴って発生する副生成物の堆積条件（例えばガス中のカーボン比率を高めると堆積し易くなる）などを調節することによって制御することができる。具体的には、エッチングガスの圧力が低いほど、またイオンの加圧電圧が高いほど、また発生する副生成物の量が少ない条件であるほど、傾斜角度θ１を小さく制御することができる。
【００４１】
次いで、図７に示すように、マスク５８の開口６０内に形成された凹部６２の底面をドライエッチングして、凹部６２の底面からさらに深さ方向に伸びる凹部６４を形成する。凹部６４の側面は、半導体基板１２の上面１２ａに立てた垂線に対して傾斜している。このため、凹部６４の幅は、下側から上側に向かって広くなっている。凹部６４の傾斜角度θ２は、凹部６２の傾斜角度θ１よりも大きくされる。凹部６４の傾斜角度θ２は、例えば、６°以上とされる。凹部６４を形成するためのドライエッチングは、凹部６２を形成した際のエッチング条件と比較して、傾斜角度θ２を大きく制御することが可能な条件で行われる。これにより、第１側面（凹部６２の側面）２３ａと、第１側面２３ａの下側に位置している第２側面（凹部６４の側面）２３ｂを有するトレンチ２２が形成される。
【００４２】
次に、図８に示すように、マスク５８が存在する状態で、上面１２ａに対して略垂直な角度で、上面１２ａ側から半導体基板１２に向かってｐ型不純物を照射する。マスク５８が設けられている範囲では、ｐ型不純物がマスク５８に注入されるので、マスク５８の下部に位置する半導体領域にはｐ型不純物が注入されない。また、トレンチ２２の短手方向の側面２３と不純物照射方向の間の角度が小さいので、側面２３にはｐ型不純物が注入され難い。したがって、ｐ型不純物は、トレンチ２２の底面に主に注入される。
【００４３】
次に、図９に示すように、マスク５８が存在する状態で、半導体基板１２の上面１２ａに立てた垂線に対して傾斜した角度で、上面１２ａ側から半導体基板１２に向かってｐ型不純物を照射する。ｐ型不純物の照射角度が傾斜しているので、ｐ型不純物がトレンチ２２の短手方向の側面２３に注入される。また、第２側面２３ｂの傾斜角度θ２は、第１側面２３ａの傾斜角度θ１よりも大きい。このため、第２側面２３ｂには、第１側面２３ａと比較してｐ型不純物が注入されやすい。したがって、第２側面２３ｂに露出する範囲のｐ型不純物濃度が高くなる。ｐ型不純物の注入は、半導体基板１２の向きを変えて複数回行われるので、ｐ型不純物は、トレンチ２２の両側の側面２３に注入される。なお、ソース領域３０に注入されるｐ型不純物の濃度は、ソース領域３０のｎ型不純物濃度よりも遥かに低い。
【００４４】
次に、半導体基板１２を熱処理することで、半導体基板１２の注入されたｐ型不純物を活性化させる。トレンチ２２の底面に注入されたｐ型不純物（図８参照）が活性化することで、図１０に示すように、トレンチ２２の底面に露出する範囲に底部領域３６が形成される。また、トレンチ２２の側面２３に注入されたｐ型不純物（図９参照）が活性化することで、図１０に示すように、トレンチ２２の側面２３に露出する範囲に接続領域３８が形成される。これにより、ボディ領域３２と底部領域３６が接続領域３８によって接続される。
【００４５】
次に、図１１に示すように、トレンチ２２の底面上に、底部絶縁膜２４ａを形成する。次に、底部絶縁膜２４ａの上側のトレンチ２２の側面を覆うように、側面絶縁膜２４ｂを形成する。次に、底部絶縁膜２４ａと側面絶縁膜２４ｂの形成後のトレンチ２２の内部に、ゲート電極２６を形成する。ゲート電極２６は、底部絶縁膜２４ａ及び側面絶縁膜２４ｂによって半導体基板１２から絶縁されるように形成される。また、ゲート電極２６は、接続領域３８が設けられていない断面において、ゲート電極２６の下端部がボディ領域３２の下側に位置するように形成される。図１１に示すようにゲート絶縁膜２４（すなわち、底部絶縁膜２４ａ及び側面絶縁膜２４ｂ）とゲート電極２６が形成されることで、ドリフト領域３４が、接続領域３８が存在しない位置で、トレンチ２２の側面において底部絶縁膜２４ａと側面絶縁膜２４ｂに接する状態となる。また、ボディ領域３２が、ドリフト領域３４の上側で側面絶縁膜２４ｂに接する状態となる。また、ソース領域３０が、ボディ領域３２の上側で側面絶縁膜２４ｂに接する状態となる。また、底部領域３６が、トレンチ２２の底面において底部絶縁膜２４ａと接する状態となる。また、接続領域３８が、トレンチ２２の側面において側面絶縁膜２４ｂに接する状態となる。
【００４６】
その後、層間絶縁膜２８、上部電極７０及び下部電極７２を形成することで、図１〜４に示すＭＯＳＦＥＴ１０が完成する。
【００４７】
以上に説明したように、この製造方法では、ボディ領域３２とドリフト領域３４の界面が、第１側面２３ａでゲート絶縁膜２４に接するようにトレンチ２２が形成される。したがって、この製造方法により製造されたＭＯＳＦＥＴ１０がオンするときには、第１側面２３ａの範囲内でボディ領域３２にチャネルが形成される。チャネルが、傾斜角度の小さい第１側面２３ａの範囲内に形成されるため、チャネルの移動度が高い。このため、この製造方法により製造されたＭＯＳＦＥＴ１０は、オン抵抗が低い。
【００４８】
また、この製造方法では、トレンチ２２を形成する工程において、トレンチ２２の短手方向の側面２３が、第１側面２３ａの下側に位置する第２側面２３ｂを有するように形成される。このとき、第２側面２３ｂの傾斜角度が、第１側面２３ａの傾斜角度よりも大きくなるように形成されるため、第２側面２３ｂに露出する範囲の半導体領域に不純物を注入し易い。接続領域３８は、主に第２側面２３ｂに露出する範囲の半導体領域にｐ型不純物を注入することによって形成されるため、接続領域３８の不純物濃度を高くすることができる。したがって、この製造方法により製造されたＭＯＳＦＥＴ１０では、オフしたときに接続領域３８が空乏化され難く、オンした直後のオン抵抗を低くすることができる。
【実施例２】
【００４９】
次に、図１２を参照して、実施例２のＭＯＳＦＥＴ１０ａについて説明する。なお、実施例２のＭＯＳＦＥＴ１０ａの構成のうち、実施例１のＭＯＳＦＥＴ１０と共通する構成については、説明を省略する。後述する実施例３についても同様である。実施例２のＭＯＳＦＥＴ１０ａでは、トレンチ２２の構成が実施例１と異なっている。すなわち、各トレンチ２２の短手方向の側面２３が、第３側面２３ｃをさらに有している。
【００５０】
第３側面２３ｃは、第２側面２３ｂに接続されている。第３側面２３ｃは、第２側面２３ｂの下端からトレンチ２２の下端まで伸びている。第３側面２３ｃの傾斜角度θ３（図１３参照）は、第２側面２３ｂの傾斜角度θ２よりも大きい。第３側面２３ｃの傾斜角度θ３は、例えば、２０°以上である。
【００５１】
実施例１のＭＯＳＦＥＴ１０では、トレンチ２２の第２側面２３ｂとトレンチ２２の下面とにより構成される角部８０（図２参照）が比較的鋭い。このため、ＭＯＳＦＥＴ１０がオフしたときに、角部８０近傍の半導体領域に電界が集中し易い。これに対して、実施例２のＭＯＳＦＥＴ１０ａでは、トレンチ２２の第３側面２３ｃとトレンチ２２の底面とにより構成される角部８０ａの角度が実施例１の角部８０の角度よりも大きい。したがって、角部８０ａ近傍の半導体領域に電界が集中し難い。このため、ＭＯＳＦＥＴ１０ａは耐圧が高い。
【００５２】
次に、実施例２のＭＯＳＦＥＴ１０ａの製造方法について説明する。実施例２のＭＯＳＦＥＴ１０ａは、図７に示す凹部６４を形成した後に、図１３に示すように、ドライエッチングを利用して、凹部６４の露出面からさらに深さ方向に伸びる凹部６６を形成する。凹部６６の側面は、半導体基板１２の上面１２ａに立てた垂線に対して傾斜している。このため、凹部６６の幅は、下側から上側に向かって広くなっている。凹部６６の傾斜角度θ３は、凹部６４の傾斜角度θ２よりも大きくされる。凹部６６の傾斜角度θ３は、例えば、２０°以上とされる。凹部６６を形成するためのドライエッチングは、凹部６４を形成した際のエッチング条件と比較して、傾斜角度を大きく制御することが可能な条件で行われる。これにより、第１側面（凹部６２の側面）２３ａと、第１側面２３ａの下側に位置している第２側面（凹部６４の側面）２３ｂと、第２側面２３ｂの下側に位置している第３側面（凹部６６の側面）２３ｃを有するトレンチが形成される。その後、実施例１と同様の工程を実施することにより、実施例２のＭＯＳＦＥＴ１０ａが完成する。
【実施例３】
【００５３】
次に、図１４を参照して、実施例３のＭＯＳＦＥＴ１０ｂについて説明する。実施例３のＭＯＳＦＥＴ１０ｂでは、各トレンチ２２の短手方向の側面２３が、第４側面２３ｄをさらに有している。
【００５４】
第４側面２３ｄは、第１側面２３ａに接続されている。第４側面２３ｄは、第１側面２３ａの上端から半導体基板１２の上面１２ａまで伸びている。すなわち、第４側面２３ｄの上端は、半導体基板１２の上面１２ａに接続されている。第４側面２３ｄの傾斜角度θ４（図１５参照）は、第１側面２３ａの傾斜角度θ１（図７、１３参照）よりも大きい。第４側面２３ｄの傾斜角度θ４は、例えば、２０°以上である。
【００５５】
実施例１のＭＯＳＦＥＴ１０では、半導体基板１２の上面１２ａとトレンチ２２の第１側面２３ａとにより構成される角部９０（図２参照）が比較的鋭い。このため、ＭＯＳＦＥＴ１０がオフしたときに、角部９０近傍の半導体領域に電界が集中する。これに対して、実施例３のＭＯＳＦＥＴ１０ｂでは、半導体基板１２の上面１２ａとトレンチ２２の第４側面２３ｄとにより構成される角部９０ａの角度が実施例１の角部９０の角度よりも大きくなる。したがって、角部９０ａ近傍の半導体領域に電界が集中し難い。このため、ＭＯＳＦＥＴ１０ｂは耐圧が高い。
【００５６】
次に、実施例３のＭＯＳＦＥＴ１０ｂの製造方法について説明する。実施例３のＭＯＳＦＥＴ１０ｂは、図６に示す凹部６２を形成する前に、図１５に示すように、ドライエッチングを利用して、マスク５８の開口６０内に露出する半導体基板１２の上面１２ａから深さ方向に伸びる凹部６８を形成する。凹部６８の側面は、半導体基板１２の上面１２ａに立てた垂線に対して傾斜している。このため、凹部６８の幅は、下側から上側に向かって広くなっている。凹部６８の傾斜角度θ４は、凹部６２の傾斜角度θ１（図６、７参照）よりも大きくされる。凹部６８の傾斜角度θ４は、例えば、２０°以上とされる。凹部６８の底面は、ソース領域３０とボディ領域３２の界面よりも上側に位置するように形成される。このとき、凹部６８を形成するためのドライエッチングは、図６に示す凹部６２を形成する際のエッチング条件と比較して、傾斜角度を大きく制御することが可能な条件で行われる。その後、実施例１と同様の工程を実施することにより、実施例３のＭＯＳＦＥＴ１０ｂが完成する。
【００５７】
なお、図１３に示す凹部６６は、図７に示す凹部６４を形成した後に形成してもよい。この場合、図７に示す凹部６４を形成した後にマスク５８を除去し、マスク５８の開口６０の幅よりも広い開口幅を有するマスクを形成する。そして、エッチング条件を適宜変更して、凹部６６形成することができる。
【００５８】
なお、トレンチ２２の側面２３が、実施例２の第３側面２３ｃをさらに有していてもよい。
【００５９】
上述した実施例では、接続領域３８が、ボディ領域３２からトレンチ２２の短手方向の側面２３に沿って下側に伸びていた。しかしながら、ボディ領域３２からトレンチ２２の長手方向の側面に沿って下側に伸び、底部領域３６に接続されていてもよい。この場合、トレンチ２２の長手方向の側面に、トレンチ２２の短手方向の側面２３（例えば、第１側面２３ａ及び第２側面２３ｂ）と同様の傾斜を形成することで、オン抵抗を好適に低減することができる。
【００６０】
また、上述した実施例では、接続領域３８が、トレンチ２２を介して対向する位置に形成されていた。しかしながら、接続領域３８が、トレンチ２２の短手方向の側面２３の一方のみに形成されてもよい。また、接続領域３８が、ｙ方向に沿って、トレンチ２２の短手方向の両側面２３に交互に形成されてもよい。
【００６１】
また、トレンチ２２の短手方向の側面２３が、上述した各側面（第１側面２３ａ〜第４側面２３ｄ）とは異なる傾斜角度を有する側面をさらに有していてもよい。具体的には、第３側面２３ｃの下側に位置する１又は複数の異なる側面を有していてもよい。この場合、トレンチ２２の側面２３は、第３側面２３ｃよりも下側に位置するほど傾斜角度が大きくなるように、１又は複数の異なる側面を有していてもよい。
【００６２】
また、上述した各実施例では、ｎチャネル型のＭＯＳＦＥＴについて説明したが、ｐチャネル型のＭＯＳＦＥＴに本明細書に開示の技術を適用してもよい。上述した実施例において、ｎ型とｐ型を反転させることで、ｐチャネル型のＭＯＳＦＥＴの構造を得ることができる。また、また、上述した各実施例では、ＭＯＳＦＥＴについて説明したが、ＩＧＢＴに本明細書に開示の技術を適用してもよい。ドリフト領域３４と下部電極７２の間に、ｐ型領域を介在させることによって、ＩＧＢＴの構造を得ることができる。
【００６３】
本明細書が開示する技術要素について、以下に列挙する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００６４】
本明細書が開示する一例の構成では、第１側面の傾斜角度が４°以下であってもよい。
【００６５】
このような構成では、チャネルの移動度を好適に高くすることができる。
【００６６】
本明細書が開示する一例の構成では、第２側面の傾斜角度が６°以上であってもよい。
【００６７】
このような構成では、接続領域を形成する際に、接続領域の不純物濃度を好適に高くすることができる。
【００６８】
本明細書が開示する一例の構成では、トレンチの側面が、第２側面の下側に位置している第３側面を有していてもよい。第３側面の傾斜角度が、第２側面の傾斜角度よりも大きくてもよい。
【００６９】
このような構成では、第３側面とトレンチの底面とにより構成される角部が鈍角となる。したがって、スイッチング素子がオフしたときに、当該角部近傍の半導体領域に電界が集中することを抑制することができる。
【００７０】
本明細書が開示する一例の構成では、第３側面の傾斜角度が２０°以上であってもよい。
【００７１】
このような構成では、第３側面とトレンチの底面とにより構成される角部近傍の半導体領域に印加される電界を好適に低減することができる。
【００７２】
本明細書が開示する一例の構成では、トレンチの側面が、第１側面の上側に位置している第４側面を有していてもよい。第４側面の傾斜角度が、第１側面の傾斜角度よりも大きくてもよい。第４側面の上端が、半導体基板の上面に接続されていてもよい。
【００７３】
このような構成では、第４側面と半導体基板の上面とにより構成される角部が鈍角となる。したがって、スイッチング素子がオフしたときに、当該角部近傍の半導体領域に電界が集中することを抑制することができる。
【００７４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００７５】
１０、１０ａ、１０ｂ：ＭＯＳＦＥＴ
１２：半導体基板
１２ａ：上面
１２ｂ：下面
２２：トレンチ
２３：側面
２３ａ：第１側面
２３ｂ：第２側面
２３ｃ：第３側面
２３ｄ：第４側面
２４：ゲート絶縁膜
２４ａ：底部絶縁膜
２４ｂ：側面絶縁膜
２６：ゲート電極
２８：層間絶縁膜
３０：ソース領域
３２：ボディ領域
３４：ドリフト領域
３６：底部領域
３８：接続領域
７０：上部電極
７２：下部電極
【図１】
2019079833.tif 000003
【図２】
2019079833.tif 000004
【図３】
2019079833.tif 000005
【図４】
2019079833.tif 000006
【図５】
2019079833.tif 000007
【図６】
2019079833.tif 000008
【図７】
2019079833.tif 000009
【図８】
2019079833.tif 000010
【図９】
2019079833.tif 000011
【図１０】
2019079833.tif 000012
【図１１】
2019079833.tif 000013
【図１２】
2019079833.tif 000014
【図１３】
2019079833.tif 000015
【図１４】
2019079833.tif 000016
【図１５】
2019079833.tif 000017