(57)【要約】      （修正有）【課題】電流分散に優れ、光抽出効率に優れた半導体素子を提供する。【解決手段】第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層１２４と第２導電型半導体層１２７との間に配置される活性層１２６を含む半導体構造物１２０を含み、半導体構造物は第２導電型半導体層と活性層を貫通して第１導電型半導体層の一部の領域まで配置される第１リセス１２８；および半導体構造物は第２導電型半導体層と活性層を貫通して第１導電型半導体層の一部の領域まで配置される複数個の第２リセス１２９；を含み、第１リセスは半導体構造物の側面に沿って配置されて複数個の第２リセスを包み込む半導体素子。【選択図】図１
2019121800.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体層、第２導電型半導体層、および前記第１導電型半導体層と前記第２導電型半導体層との間に配置される活性層を含む半導体構造物を含み、
前記半導体構造物は前記第２導電型半導体層、前記活性層および前記第１導電型半導体層の第１部分を貫通する第１リセス；および
前記半導体構造物は前記第２導電型半導体層、前記活性層および前記第１導電型半導体層の第２部分を貫通する複数個の第２リセス；を含み、
前記第１リセスは前記半導体構造物の外側面に沿って配置され、
前記複数個の第２リセスは前記第１リセスによって包み込まれる、半導体素子。
【請求項２】
前記複数個の第２リセスに配置される第１電極；および
前記第１リセスに配置される第１絶縁層をさらに含む、請求項１に記載の半導体素子。
【請求項３】
前記第１リセスは前記半導体構造物の外側面から最大離隔距離が３μｍ〜５μｍである、請求項１に記載の半導体素子。
【請求項４】
前記半導体構造物は前記第１リセスによって分離される第１領域および第２領域を含み、
前記第１領域は前記第１リセスと前記半導体構造物の最外側面の間に配置され、
前記第２領域は前記第１リセスの内側に配置される領域である、請求項１に記載の半導体素子。
【請求項５】
前記第２領域で前記第２導電型半導体層に電気的に連結される第２電極をさらに含み、
前記第２電極は前記第１電極で前記第２導電型半導体層と電気的に連結されない、請求項４に記載の半導体素子。
【請求項６】
前記第２電極に電気的に連結される第２導電層をさらに含み、
前記第２導電層は第１導電領域および第２導電領域を含み、
前記第１導電領域は前記第２領域に配置され、
前記第２導電領域は前記第１リセスを越えて延びる少なくとも一つの突出部を含む、請求項５に記載の半導体素子。
【請求項７】
前記第１導電型半導体層の第１部分の長さと前記第１導電型半導体層の第２部分の長さは互いに異なる、請求項１に記載の半導体素子。
【請求項８】
前記第１導電型半導体層の第１部分の長さと前記第１導電型半導体層の第２部分の長さは互いに同じである、請求項１に記載の半導体素子。
【請求項９】
前記第１リセスと前記第２リセスは第２方向に最小長さが同一であり、第１方向に重なり、
前記第２方向は前記半導体構造物の厚さ方向である、請求項１に記載の半導体素子。
【請求項１０】
前記第１リセスの傾斜角度は前記第２リセスの傾斜角度と同じである、請求項１に記載の半導体素子。
【請求項１１】
半導体構造物を成長させる段階；および
前記半導体構造物に第１リセスと第２リセスを配置する段階；を含み、
前記半導体構造物は、
第１導電型半導体層；第２導電型半導体層；および前記第１導電型半導体層と前記第２導電型半導体層との間に配置される活性層を含み、
前記第１リセスは、
前記第２導電型半導体層と前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置され、前記半導体構造物の側面に沿って延び、
前記第２リセスは前記第２導電型半導体層と前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置され、
前記第１リセスは前記第２リセスより前記半導体構造物の側面に隣接するように配置される、半導体素子の製造方法。
【請求項１２】
前記半導体構造物は、前記第２導電型半導体層と前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される複数個の第２リセスを含み、
前記第１リセスは前記半導体構造物の外側面に沿って配置され、
前記第１リセスは前記複数個の第２リセスを包み込む、請求項１１に記載の半導体素子。
【請求項１３】
前記第１リセスの面積と前記第２リセスの面積比は１：６〜１：１０である、請求項１２に記載の半導体素子。
【請求項１４】
前記第１導電領域は前記第１リセスによって包み込まれ、
前記第２導電領域は前記第１導電領域から前記半導体構造物の外部に延びる、請求項１１に記載の半導体素子。
【請求項１５】
前記第１導電領域は、前記第１エッジ面および前記第２エッジ面内に配置される、請求項１１に記載の半導体素子。
【請求項１６】
前記第２導電領域の一部は、前記半導体構造物の第１、第２エッジ面と前記基板の外側面との間に配置される、請求項１１に記載の半導体素子。
【請求項１７】
前記第１エッジ面の一部の領域は曲面である、請求項１１に記載の半導体素子。
【請求項１８】
前記半導体構造物の最大面積と前記第１リセスの面積比は、１：０．０１〜１：０．０３である、請求項１１に記載の半導体素子。
【請求項１９】
前記第１リセスは前記半導体構造物の外側面から最大離隔距離が３μｍ〜５μｍである、請求項１１に記載の半導体素子。
【請求項２０】
前記半導体構造物は前記第１リセスによって分離される第１領域および第２領域を含み、
前記第１領域は前記第１リセスと前記半導体構造物の最外側面の間に配置され、
前記第２領域は前記第１リセスの内側に配置される領域である、 請求項11に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
実施例は半導体素子に関するものである。
【背景技術】
【０００２】
ＧａＮ、ＡｌＧａＮなどの化合物を含む半導体素子は、広くて調整が容易なバンドギャップエネルギーを有するなどの多くの長所を有するため、発光素子、受光素子および各種ダイオードなどに多様に使用され得る。
【０００３】
特に、半導体の３−５族または２−６族化合物半導体物質を利用した発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）やレーザーダイオード（Ｌａｓｅｒ  Ｄｉｏｄｅ）のような発光素子は、薄膜成長技術および素子材料の開発により赤色、緑色、青色および紫外線などの多様な色を具現することができ、蛍光物質を利用したり色を組み合わせることによって効率の良い白色光線も具現が可能であり、蛍光灯、白熱灯などの既存の光源に比べて、低消費電力、半永久的な寿命、はやい応答速度、安全性、環境親和性の長所を有する。
【０００４】
それだけでなく、光検出器や太陽電池のような受光素子も半導体の３−５族または２−６族化合物半導体物質を利用して製作する場合、素子材料の開発で多様な波長領域の光を吸収して光電流を生成することによって、ガンマ線からラジオ波長領域までの多様な波長領域の光を利用することができる。また、はやい応答速度、安全性、環境親和性および素子材料の容易な調節の長所を有するため、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
【０００５】
したがって、半導体素子は光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（ＣＣＦＬ：Ｃｏｌｄ  Ｃａｔｈｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｃｅ  Ｌａｍｐ）を代替する発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライトおよび信号灯およびＧａｓや火災を感知するセンサなどにまで応用が拡大している。また、半導体素子は高周波応用回路やその他の電力制御装置、通信用モジュールにまで応用が拡大する可能性がある。
【０００６】
特に、紫外線波長領域の光を放出する発光素子は、硬化作用や殺菌作用をするため、硬化用、医療用、および殺菌用に使用され得る
【０００７】
最近紫外線発光素子に対する研究が活発に行われているが、これまで紫外線発光素子は垂直型に具現し難い問題があり、剥離と湿気に酸化して光出力が低下する問題が存在する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
実施例は垂直型の形態とフリップチップの形態の半導体素子を提供する。
【０００９】
また、光抽出効率が優秀な半導体素子を提供する。
【００１０】
また、電流分散効果が優秀な半導体素子を提供する。
【００１１】
実施例で解決しようとする課題はこれに限定されず、下記で説明する課題の解決手段や実施形態から把握され得る目的や効果も含まれる。
【課題を解決するための手段】
【００１２】
実施例に係る半導体素子は、第１導電型半導体層、第２導電型半導体層、および前記第１導電型半導体層と前記第２導電型半導体層との間に配置される活性層を含む半導体構造物を含み、前記半導体構造物は前記第２導電型半導体層と前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される第１リセス；を含み、前記第１リセスは前記半導体構造物の外側面に沿って配置され得、第１導電型半導体層の第１底面、前記第１導電型半導体層の第１底面より内側に配置される活性層の第１側面、および第２導電型半導体層の第２側面を含むことができ、前記第１導電型半導体層の第１底面、前記活性層の第１側面、および前記第２導電型半導体層の第２側面は前記第１リセスから露出し得る。
【００１３】
前記第１リセスは、前記第１底面と前記第１側面との間に配置される第３側面をさらに含むことができる。
【００１４】
さらに他の実施例として、第１リセスは前記活性層の第５側面、および第２導電型半導体層の第６側面をさらに含むことができる。前記第５側面は前記第１側面と互いに向かい合って配置され得、前記第２側面は前記第６側面と向かい合って配置され得る。したがって、前記第１導電型半導体層の第１底面は前記第５側面および／または前記第６側面より内側に配置され得る。
【００１５】
前記半導体構造物の上面の面積と前記第１リセスの面積比は、１：０．０１〜１：０．０３であり得る。
【００１６】
前記第１リセスは、前記半導体構造物の外側面から最大離隔距離が３μｍ〜５μｍであり得る。
【００１７】
前記半導体構造物は前記第１リセスによって分離される第１領域および第２領域を含み、前記第１領域は前記半導体構造物の外側面と前記第１リセスから露出する第１導電型半導体層の第１底面との間に配置される領域であり、前記第２領域は前記第１リセスの内側に配置される領域であり得る。ここで、前記第１領域は、前記第１リセスから露出する第１導電型半導体層の第１底面の領域と前記半導体構造物の外側面との間の領域であり得、前記活性層の第１側面と前記半導体構造物の外側面との間の領域であり得、または前記第２導電型半導体層の第２側面と前記半導体構造物の外側面との間の領域であり得る。
【００１８】
一実施例によると、前記半導体素子は前記第２領域に配置され、前記第２導電型半導体層、活性層を貫通して第１導電型半導体層の一部の領域を露出する第２リセス；を含むことができる。
【００１９】
前記半導体素子が前記第２リセスを含む場合、前記第２リセスは互いに離隔された複数個で備えられ得る。ただし、これに限定されず、前記第２リセスは一つのリセスで構成され得る。
【００２０】
前記第１リセスの面積と前記第２リセスの面積比は１：６〜１：１０であり得る。
【００２１】
前記半導体素子は前記第２リセス内部に配置され、前記第１導電型半導体層と電気的に連結される第１電極；前記第２導電型半導体層と電気的に連結される複数個の第２電極；および前記第１リセス内に配置される絶縁層；を含むことができる。
【００２２】
前記絶縁層は複数の層で構成され得、第１絶縁層、第２絶縁層を含むことができる。前記第１リセスに露出される第１導電型半導体層の第１底面には、前記第１絶縁層および／または前記第２絶縁層が配置され得る。
【００２３】
また、第２リセスを含む実施例の場合、前記第２リセス内には前記第１絶縁層および／または前記第２絶縁層、および前記第１電極が配置され得る。
【００２４】
前記第１電極は前記第２領域と第２方向に重なり、前記第２電極は前記第２領域と第２方向に重なり、前記第２方向は前記半導体構造物の厚さ方向であり得る。
【００２５】
前記第１リセスと前記第２リセスは第２方向に最小長さが同一であり、前記第１方向に重なり、前記第２方向は前記半導体構造物の厚さ方向であり得る。
【００２６】
前記第１リセスの傾斜角度は前記第２リセスの傾斜角度と同一であり得るが、これに限定されない。
【００２７】
実施例に係る半導体素子の製造方法は、半導体構造物を成長させる段階；および前記半導体構造物に第１リセスと第２リセスを配置する段階；を含み、前記半導体構造物は、第１導電型半導体層；第２導電型半導体層；および前記第１導電型半導体層と前記第２導電型半導体層との間に配置される活性層を含み、前記第１リセスは、前記第２導電型半導体層と前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置され、前記半導体構造物の外側面に沿って配置され、前記第２リセスは前記第２導電型半導体層と前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置され、前記第１リセスは前記第２リセスより前記半導体構造物の外側面に隣接するように配置される。
【００２８】
前記外側面は半導体構造物の最外側面であり得る。半導体構造物は上面と底面をさらに含むことができ、前記外側面は上面と底面との間に配置され得る。また、第１リセスおよび／または第２リセスによって複数の内側面をさらに含むことができ、前記複数の内側面は互いに離隔して備えられ得る。また、前記半導体構造物の底面を基準として、前記内側面の高さは前記外側面の高さより低くてもよい。
【００２９】
前記半導体構造物上に第１絶縁層、第１電極および第２電極を配置する段階；および第２導電層を前記第１絶縁層上に配置する段階；をさらに含み、前記第１絶縁層は前記第１リセスに配置され得る。
【００３０】
前記第２導電層は前記第２電極と電気的に連結され得る。
【００３１】
前記第２導電層上に第２絶縁層を配置する段階；および前記第２絶縁層上に接合層および基板を配置する段階をさらに含むことができる。
【００３２】
また、実施例に係る半導体素子は、互いに異なる方向に延びる複数個の側面を含む基板；前記基板上に配置され、第１導電型半導体層、第２導電型半導体層、および前記第１導電型半導体層と前記第２導電型半導体層との間に配置される活性層を含む半導体構造物；前記基板上に配置されて前記半導体構造物と離隔配置される電極パッド；および前記半導体構造物および前記電極パッドと前記基板との間に配置される第２導電層；を含み、前記電極パッドは前記複数個の側面が接するパッド領域に配置され、前記側面に隣接した外側面および前記半導体構造物に隣接した内側面を含み、前記半導体構造物は前記第２導電型半導体層と前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される第１リセス、前記基板の側面に沿って延びる第１エッジ面、および前記電極パッドの内側面に沿って延びる第２エッジ面を含み、前記第１リセスは前記第１エッジ面および前記第２エッジ面に沿って延び、前記第２導電層は前記第１リセスの内側に配置される第１導電領域、および前記第１導電領域から前記電極パッドに延びる第２導電領域を含む。
【発明の効果】
【００３３】
実施例によると、半導体素子の発光領域を、外部の水分やその他の汚染物質を遮断することによって信頼性が改善された半導体素子を製作することができる。
【００３４】
また、光出力および動作電圧特性が優秀な半導体素子を製作することができる。
【００３５】
実施例によると、半導体素子を垂直型の形態で具現することができるが、これに限定せず、フリップチップの形態で具現することもできる。
【００３６】
本発明の多様かつ有益な長所と効果は、前述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されるはずである。
【図面の簡単な説明】
【００３７】
【図１】第１実施例に係る半導体素子の概念図。
【図２】図１でＡ部分の拡大図。
【図３】図１でＢ部分の拡大図。
【図４】第２実施例に係る半導体素子の概念図。
【図５ａ】変形例に係る半導体素子の平面図。
【図５ｂ】変形例に係る半導体素子の断面図。
【図５ｃ】図５ａの他の実施例。
【図６ａ】第３実施例に係る半導体素子の平面図。
【図６ｂ】第４実施例に係る半導体素子の平面図。
【図７ａ】第２リセスの個数の変化により光出力が向上する構成を説明するための図面。
【図７ｂ】第２リセスの個数の変化により光出力が向上する構成を説明するための図面。
【図７ｃ】半導体素子の平面図。
【図７ｄ】半導体素子の平面図。
【図７ｅ】半導体素子の平面図。
【図７ｆ】図７ｅでＪ−Ｊ’で切断された断面図。
【図８ａ】図７ｃでＫ部分の拡大図。
【図８ｂ】図７ｃでＩ−Ｉ’で切断された断面図。
【図８ｃ】第１リセスと第２リセスを図示した平面図。
【図９】内部に配置された第２導電層を図示した平面図。
【図１０ａ】図２の変形例を図示した図面。
【図１０ｂ】図２の変形例を図示した図面。
【図１１】第１リセスが存在しない半導体素子の概念図。
【図１２】図１１の半導体素子の信頼性問題を説明する図面。
【図１３】本発明の一実施例に係る半導体素子パッケージの概念図。
【図１４】本発明の一実施例に係る半導体素子パッケージの平面図。
【図１５ａ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｂ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｃ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｄ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｅ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｆ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｇ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｈ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｉ】図１の半導体素子の製造方法を説明するフローチャート。
【図１５ｊ】図１の半導体素子の製造方法を説明するフローチャート。
【発明を実施するための形態】
【００３８】
本発明は多様な変更を加えることができ、多様な実施例を有することができるところ、特定の実施例を図面に例示して説明する。しかし、これは本発明を特定の実施形態に対して限定しようとするものではなく、本発明の思想および技術的範囲に含まれるすべての変更、均等物乃至代替物を含むものと理解されるべきである。
【００３９】
第２、第１等のように序数を含む用語は多様な構成要素の説明に使用され得るが、前記構成要素は前記用語によって限定されはしない。前記用語は一つの構成要素を他の構成要素から区別する目的でのみ使われる。例えば、本発明の技術的範囲を逸脱することなく第２構成要素は第１構成要素と命名され得、同様に第１構成要素も第２構成要素と命名され得る。および／またはという用語は複数の関連した記載された項目の組み合わせまたは複数の関連した記載された項目のうちいずれかの項目を含む。
【００４０】
ある構成要素が他の構成要素に「連結されて」あるとか「接続されて」あると言及された時には、その他の構成要素に直接的に連結されているかまたは接続されていることもあるが、中間に他の構成要素が存在することもできると理解されるべきである。反面、ある構成要素が他の構成要素に「直接連結されて」あるとか「直接接続されて」あると言及された時には、中間に他の構成要素が存在しないと理解されるべきである。
【００４１】
本出願で用いられた用語は単に特定の実施例を説明するために用いられたものであって、本発明を限定しようとする意図ではない。単数の表現は文脈上明白に異なることを意味しない限り、複数の表現を含む。本出願で、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとするものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものなどの存在または付加の可能性をあらかじめ排除しないものと理解されるべきである。
【００４２】
異なって定義されない限り、技術的であるか科学的な用語を含めて、ここで用いられるすべての用語は、本発明が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同じ意味を有している。一般的に用いられる辞書に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有すると解釈されるべきであり、本出願で明白に定義しない限り、理想的であるか過度に形式的な意味と解釈されない。
【００４３】
以下、添付された図面を参照して実施例を詳細に説明するものの、図面符号にかかわらず、同一であるか対応する構成要素は同じ参照番号を付与し、これに対する重複する説明は省略する。
【００４４】
本発明の実施例に係る半導体構造物は、紫外線波長帯の光を出力することができる。例示的に、半導体構造物は近紫外線波長帯の光ＵＶ−Ａを出力することもでき、遠紫外線波長帯の光ＵＶ−Ｂを出力することもでき、深紫外線波長帯の光ＵＶ−Ｃを出力することもできる。波長範囲は半導体構造物１２０のＡｌの組成比によって決定され得る。また、半導体構造物は光の強度が互いに異なる多様な波長の光を出力することができ、発光する光の波長のうち他の波長の強度に比べて相対的に最も強い強度を有する光のピーク波長が近紫外線、遠紫外線、または深紫外線であり得る。
【００４５】
例示的に、近紫外線波長帯の光ＵＶ−Ａは３２０ｎｍ〜４２０ｎｍ範囲の波長を有することができ、遠紫外線波長帯の光ＵＶ−Ｂは２８０ｎｍ〜３２０ｎｍ範囲の波長を有することができ、深紫外線波長帯の光ＵＶ−Ｃは１００ｎｍ〜２８０ｎｍ範囲の波長を有することができる。
【００４６】
図１は第１実施例に係る半導体素子の概念図であり、図２は図１でＡ部分の拡大図であり、図３は図１でＢ部分の拡大図であり、図４は第２実施例に係る半導体素子の概念図である。
【００４７】
図１を参照すると、第１実施例に係る半導体素子は、第１導電型半導体層１２４、第２導電型半導体層１２７、活性層１２６を含む半導体構造物１２０と、第１導電型半導体層１２４と電気的に連結される第１電極１４２と、第２導電型半導体層１２７と電気的に連結される第２電極１４６を含むことができる。
【００４８】
第１導電型半導体層１２４、活性層１２６、および第２導電型半導体層１２７は第２方向（Ｙ方向）に配置され得る。以下では、各層の厚さ方向である第２方向（Ｙ方向）を垂直方向と定義し、第２方向（Ｙ方向）と垂直な第１方向（Ｘ方向）を水平方向と定義する。そして、第３方向（Ｚ方向）は第１方向と第２方向のすべてに垂直な方向である。
【００４９】
第１導電型半導体層１２４はＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの化合物半導体で具現され得、第１ドーパントがドーピングされ得る。第１導電型半導体層１２４は、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）の組成式を有する半導体材料、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどから選択され得る。そして、第１ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅのようなｎ型ドーパントであり得る。第１ドーパントがｎ型ドーパントである場合、第１ドーパントがドーピングされた第１導電型半導体層１２４はｎ型半導体層であり得る。
【００５０】
活性層１２６は第１導電型半導体層１２４と第２導電型半導体層１２７との間に配置され得る。活性層１２６は第１導電型半導体層１２４を通じて注入される電子（または正孔）と第２導電型半導体層１２７を通じて注入される正孔（または電子）が再結合する層であり得る。活性層１２６は電子と正孔が再結合するにしたがって、電子が低いエネルギー準位に遷移し、活性層１２６が含む後述される井戸層のバンドギャップエネルギーに対応する波長を有する光を生成することができる。前記半導体素子が放出する光の波長のうち相対的に最も大きな強度を有する光の波長は紫外線であり得、前記紫外線は前述した近紫外線、遠紫外線、深紫外線であり得る。
【００５１】
活性層１２６は単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸（Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ；ＭＱＷ）構造、量子ドット構造または量子細線構造のうちいずれか一つの構造を有することができ、活性層１２６の構造はこれに限定されない。
【００５２】
第２導電型半導体層１２７は活性層１２６上に形成され、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの化合物半導体で具現され得、第２導電型半導体層１２７に第２ドーパントがドーピングされ得る。第２導電型半導体層１２７は、Ｉｎｘ５Ａｌｙ２Ｇａ１−ｘ５−ｙ２Ｎ（０≦ｘ５≦１、０≦ｙ２≦１、０≦ｘ５＋ｙ２≦１）の組成式を有する半導体物質またはＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのうち選択された物質で形成され得る。第２ドーパントがＭｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのようなｐ型ドーパントである場合、第２ドーパントがドーピングされた第２導電型半導体層１２７はｐ型半導体層であり得る。
【００５３】
さらに、活性層１２６と第２導電型半導体層１２７との間には電子遮断層（図示されず）が配置され得る。電子遮断層（図示されず）は、第１導電型半導体層１２４から活性層１２６に供給される電子が活性層１２６で再結合して発光せず、第２導電型半導体層１２７に抜け出る流れを遮断し、活性層１２６内で電子と正孔が再結合する確率を高めることができる。電子遮断層（図示されず）のエネルギーバンドギャップは、活性層１２６および／または第２導電型半導体層１２７のエネルギーバンドギャップよりも大きくてもよい。
【００５４】
電子遮断層（図示されず）は、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）の組成式を有する半導体材料、例えばＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどから選択されるがこれに限定されない。電子遮断層（図示されず）は、アルミニウム組成が高い第１層（図示されず）とアルミニウム組成が低い第２層（図示されず）とが交互に配置され得る。
【００５５】
そして、第１導電型半導体層１２４、活性層１２６、および第２導電型半導体層１２７はいずれもアルミニウムを含むことができる。したがって、第１導電型半導体層１２４、活性層１２６、および第２導電型半導体層１２７はＡｌＧａＮであり得る。しかし、必ずしもこれに限定されるものではない。
【００５６】
例えば、電子遮断層（図示されず）はアルミニウム組成が５０％〜９０％であり得る。電子遮断層（図示されず）のアルミニウム組成が５０％未満である場合、電子を遮断するためのエネルギー障壁の高さが不十分であり得、活性層１２６から放出する光を電子遮断層（図示されず）で吸収することができ、アルミニウム組成が９０％を超過する場合、半導体素子の電気的特性が悪化され得る。
【００５７】
まず、半導体構造物１２０は第１リセス１２８を含むことができ、第１リセス１２８は第２導電型半導体層１２７、活性層１２６を貫通して第１導電型半導体層１２４の一部の領域まで配置され得る。つまり、半導体構造物１２０は第１リセス１２８を含むことができ、第１リセス１２８は第２導電型半導体層１２７、活性層１２６、第１導電型半導体層１２４の第１部分を貫通する。
【００５８】
したがって、第１リセス１２８は第１導電型半導体層１２４の第１底面ｆ１および第１導電型半導体層１２４の第１底面ｆ１より内側に配置される活性層１２６の第１側面ｆ２、および第２導電型半導体層１２７の第２側面ｆ３を含むことができる。
【００５９】
また、第１リセス１２８は第２側面ｆ３と第１底面ｆ１との間に露出した第１導電型半導体層１２４の第３側面ｆ４を含むことができる。ただし、第１リセス１２８は第２導電型半導体層１２７と活性層１２６のみを除去する工程マージンが可能である場合、第２導電型半導体層１２７の第１側面ｆ２、活性層１２６の第２側面ｆ３、および第１導電型半導体層１２４の底面ｆ１を含むことができる。すなわち、第１導電型半導体層１２４の底面ｆ１は活性層１２６の上面と同一面であり得る。
【００６０】
しかし、第１リセス１２８で前記工程マージンを考慮する場合、第１リセス１２８は露出した第１導電型半導体層１２４の底面ｆ１だけでなく、第１導電型半導体層１２４の第３側面ｆ４をさらに含むことができる。ここで、第３側面ｆ４は露出した第１導電型半導体層１２４の外側面であって、第１底面ｆ１より半導体構造物１２０の内側に配置され得、第１底面ｆ１と第１側面ｆ２との間に配置され得る。図面においては前記工程マージンを考慮して説明するか、本発明は前述した通り、工程マージンが可能な場合も含む。
【００６１】
そして、第１底面ｆ１は第１リセス１２８で最上部に配置された面であり得る。このような第１底面ｆ１は半導体構造物１２０の外側面から内側に位置し、活性層１２６の上面から垂直方向（ｙ軸方向）に延長連結された最上面と同一であり得る。
【００６２】
第３側面ｆ４は、第１底面ｆ１から半導体構造物１２０の内側に延び、第１導電型半導体層１２４の露出した面であり得る。したがって、第３側面ｆ４は第１底面ｆ１対比半導体構造物１２０の内側に配置され得る。
【００６３】
第１側面ｆ２は、第１底面ｆ１および第３側面ｆ４から半導体構造物１２０の内側に延び、活性層１２６の露出した面であり得る。したがって、第１側面ｆ１は第１底面ｆ１および第３側面ｆ４対比半導体構造物１２０の内側に配置され得る。
【００６４】
第２側面ｆ３は、第１底面ｆ１、第３側面ｆ４、および第１側面ｆ１から半導体構造物１２０の内側に延びた第２導電型半導体層１２７の露出した面であり得る。したがって、第２側面ｆ３は第１底面ｆ１、第３側面ｆ４、および第１側面ｆ１対比半導体構造物１２０の内側に配置され得る。特に、半導体素子１０は活性層１２６の第１側面ｆ２が半導体構造物１２０で外側面と離隔して外部の湿気、汚染物質から酸化することを容易に防止することができる。
【００６５】
そして、第１側面ｆ２、第２側面ｆ３、第３側面ｆ４は半導体構造物１２０の外側面から離隔配置され得る。
【００６６】
また、第１実施例において半導体構造物１２０は、第１底面ｆ１と半導体構造物の外側面との間に配置された第４側面ｆ５、第５側面ｆ６、第６側面ｆ７をさらに含むことができる。第４側面ｆ５は第３側面ｆ４と互いに向かい合って配置され得る。前述した実施例の場合、前記第１リセス１２８は、第１底面ｆ１、第１側面ｆ２、第２側面ｆ３、第３側面ｆ４、第４側面ｆ５、第５側面ｆ６、第６側面ｆ７を含むことができ、第１底面ｆ１は第３側面ｆ４と第５側面ｆ６との間、および／または第１側面ｆ２と第６側面ｆ６との間、および／または第２側面ｆ３と第６側面ｆ７との間に配置され得る。
【００６７】
具体的には、第４側面ｆ５は第１底面ｆ１の外側に配置される第１導電型半導体層１２４の側面であり、第５側面ｆ６は第４側面ｆ５の外側に配置される活性層１２６の側面であり、第６側面ｆ６は第５側面ｆ６の外側に配置される第２導電型半導体層１２７の側面である。
【００６８】
また、第４側面ｆ５、第５側面ｆ６および第６側面ｆ７は、半導体構造物１２０の外側面に対して内側に配置され得る。すなわち、第４側面ｆ５、第５側面ｆ６および第６側面ｆ７は、第１底面ｆ１（または第１リセス１２８）と半導体構造物１２０の最外側面との間に配置され得る。また、第４側面ｆ５、第５側面ｆ６および第６側面ｆ７は、第１側面〜第３側面ｆ１〜ｆ２と第１底面ｆ１を基準として対称に配置され得るが、第４側面ｆ５は製造方法などにより対称構造を有さなくてもよい。
【００６９】
図４を参照すると、第２実施例に係る半導体素子は前述した通り、第１導電型半導体層１２４、第２導電型半導体層１２７、活性層１２６を含む半導体構造物１２０と、第１導電型半導体層１２４と電気的に連結される第１電極１４２と、第２導電型半導体層１２７と電気的に連結される第２電極１４６を含むことができる。
【００７０】
また、半導体構造物１２０は第１リセス１２８を含むことができる。第１リセス１２８は半導体構造物１２０の外側面に沿って配置され得る。そして、前述したように第１リセス１２８は露出した第１導電型半導体層の第１底面ｆ１、活性層１２６の第１側面ｆ２、第２導電型半導体層の第２側面ｆ３を含むことができる。同様に、半導体構造物１２０で第１側面ｆ２は第１底面ｆ１の内側に配置され、第２側面ｆ３は第１側面ｆ２の内側に配置され得る。
【００７１】
ただし、図１とは異なり、第２実施例に係る半導体素子で第１底面ｆ１が半導体構造物１２０の外側面と接するように延長配置されて、前述した第４側面は存在しないこともあり得る。これに伴い、第１リセス１２８の外側に活性層１２６と第２導電型半導体層１２７が存在しないこともあり得る。
【００７２】
また、第１リセス１２８の第１底面ｆ１が半導体構造物１２０の外側面と接するように配置され得る。ただし、この場合、第１実施例と同様に第１リセス１２８により露出した活性層１２６の第１側面ｆ２は、半導体構造物１２０の外側面と離隔して外部の湿気および／またはその他の汚染物質の浸透によって活性層１２６の酸化を防止することができる。
【００７３】
また、半導体素子は第１リセス１２８により半導体構造物１２０の下部構造（後述する第１絶縁層１３１、第２導電層１５０、第１導電層１６５、第２絶縁層１３２、接合層１６０および基板１７０）がカップ構造であり得るが、これに限定されるものではない。
【００７４】
また、第２導電型半導体層１２７は第２−１〜第２−３導電型半導体層１２７ａ、１２７ｂ、１２７ｃを含むことができる。第２−１導電型半導体層１２７ａは第２−２導電型半導体層１２７ｂおよび第２−３導電型半導体層１２７ｃよりアルミニウム組成が小さくてもよい。これは前述した第１実施例に係る半導体素子にも同様に適用され得る。
【００７５】
また、後述するように半導体素子で半導体構造物１２０が第２リセス１２９をさらに含むことができ、第２リセス１２９は第２導電型半導体層１２７と活性層１２６を貫通して第１導電型半導体層１２４の一部の領域まで配置されてもよい。つまり、半導体構造物１２０は第１リセス１２８を含むことができ、第１リセス１２８は第２導電型半導体層１２７、活性層１２６、第１導電型半導体層１２４の第２部分を貫通する。
【００７６】
そして、第１リセス１２８の傾斜角度は９０度よりも大きく、１４５度よりも小さくてもよい。傾斜角度は第１絶縁層１３１が水平面（ＸＺ平面）となす角度であり得る。角度が９０度より小さいか１４５度よりも大きい場合には、側面に向かって移動する光が第１絶縁層１３１により上側に反射する効率が低下され得る。
【００７７】
再び図１〜図３を参照すると、実施例として、半導体素子が基板を含み、半導体構造物が基板上に配置される場合、第１電極１４２は前記半導体構造物上に配置され得、第２電極１４６は半導体構造物１２０と基板との間に配置され得る。また、このような構造は垂直型または後述する図５ｂのフリップ型構造にも適用され得る。
【００７８】
それだけでなく、これに限定されず、半導体素子に注入する電流の注入特性を円滑にするために、半導体構造物１２０は第２導電型半導体層１２７、活性層１２６を貫通して第１導電型半導体層１２４の一部の領域まで配置される第２リセス１２９をさらに含むことができる。具体的には、第１リセス１２８は第２リセス１２９より半導体構造物１２０の外側に配置され得るため、半導体構造物１２０で第２リセス１２９の内部に配置された第１電極１４２を通じて注入された電流が内側領域（後述する第２領域Ｓ２）にスプレッディングされて半導体素子の光抽出効率が向上され得る。
【００７９】
半導体構造物１２０が第２リセス１２９をさらに含む場合、第１電極１４２は第２リセス１２９内で露出する第１導電型半導体層１２４と電気的に連結され得る。ただし、実施例に係る半導体構造物１２０は第１リセス１２８のみを含むか、第１リセス１２８と第２リセス１２９の両方を含むこともできる。
【００８０】
そして、第１リセス１２８が半導体構造物１２０の外側面に沿って配置され得、第１導電型半導体層１２４の一部の領域まで貫通するため、半導体構造物１２０は第２導電型半導体層１２７および活性層１２６が第１リセス１２８により分離され得る。すなわち、第１リセス１２８は平面（ＸＺ平面）上で閉ループ（ｃｌｏｓｅｄ−ｌｏｏｐ）を形成し得る。ただし、後述するように第１リセス１２８は半導体構造物１２０の縁に沿って複数個配置され得るため、半導体構造物１２０は第１リセス１２８からなる閉ループによって、または半導体構造物１２０の縁に沿って第１リセス１２８を延長連結した仮想線によって第１領域Ｓ１と第２領域Ｓ２に区画され得る。例えば、このような閉ループの内側に第２領域Ｓ２が位置し、閉ループの外側には第１領域Ｓ１が位置することができる（以下では閉ループを基準として説明したが、半導体構造物１２０の縁に沿って第１リセス１２８を延長して連結した仮想線が閉ループをなす場合にも第１領域および第２領域についての内容が同様に適用され得る）。
【００８１】
具体的には、第１リセス１２８により半導体構造物１２０は第１領域Ｓ１と第２領域Ｓ２とに分離され得る。そして、第１領域Ｓ１は半導体構造物１２０で第１リセス１２８の第１底面ｆ１から半導体構造物１２０の外側領域であり得、第２領域Ｓ２は第１リセス１２８の内側領域であり得る。そして、第１領域Ｓ１は電子、正孔結合が起きない非発光領域であり、第２領域Ｓ２は第１リセス１２８の内側に配置される領域であるので、発光領域であり得る。この時、第１領域Ｓ１は第１底面ｆ１で第１底面ｆ１から外側に延びて接する半導体構造物１２０の外側面までの領域であり得、以下、これを基準にして説明する。ただし、図示した通り、第１領域Ｓ１はこれに限定されず、第１底面ｆ１から半導体構造物１２０の最外側面までの領域でもよい。また、半導体構造物１２０の側面、上面を包み込むパッシベーション層１８０は、発光素子の動作による発熱、外部の高温、高湿、半導体構造物１２０との熱膨張係数差などによって半導体構造物１２０と剥離が発生したり、パッシベーション層１８０にクラックなどが発生し得、このような剥離、クラックなどが発生する場合、外部から半導体構造物１２０に浸透する外部の水分や汚染物質などによって半導体構造物１２０が酸化し得る。例えば、紫外線光を生成する場合、活性層１２６のエネルギーバンドギャップの増加のために、Ａｌ濃度が増加し得る。したがって、活性層１２６はＡｌによる酸化に脆弱であり得る。これに対して、実施例に係る第１リセス１２８は第１領域Ｓ１の活性層１２６と第２領域Ｓ２の活性層１２６との間の直接的な連結を遮断することができる。これにより、図１のように半導体構造物１２０の側壁に活性層１２６が存在し、剥離によって外部に露出する場合、活性層１２６が酸化され得る。ただし、第１リセス１２８による分離によって、半導体構造物１２０内で第１領域Ｓ１の活性層１２６と第２領域Ｓ２の活性層１２６との間の距離が増加し得る。これにより、第１実施例に係る半導体素子１０は第１領域Ｓ１の活性層１２６が酸化しても第２領域Ｓ２の活性層１２６を前記酸化から保護することができる。
【００８２】
また、第１リセス１２８に第１絶縁層１３１が配置され、第１絶縁層１３１は半導体構造物１２０の側壁に接する活性層１２６の酸化によって第２領域Ｓ２の活性層１２６が連続的に酸化することを遮断することができる。
【００８３】
そして、半導体構造物１２０は図７ａに示されたように、紫外線光を生成する場合、高いバンドギャップエネルギーを有するため半導体構造物１２０の電流分散特性が低下し得、有効発光領域が少なくなり得る。例えば、半導体構造物１２０がＧａＮ基盤の化合物半導体で構成される場合、紫外線光を放出するためには、半導体構造物はＡｌが多量含まれたＡｌｘＧａ（１−ｘ）Ｎ（０≦ｘ≦１）で構成され得る。ここで、Ａｌ含有量を意味するｘ値が大きくなるにつれて半導体構造物１２０の抵抗も大きくなり得、したがって半導体構造物１２０の電流分散および電流注入特性が低下され得る。例えば、電流スプレッディングは第２領域Ｓ２内で行われ得る。これにより、半導体素子１０は第１リセス１２８を有しても光出力を維持することができる。それだけでなく、第１リセス１２８は活性層１２６で水分などによって酸化が行われる領域を第１リセス１２８の外側領域（例えば、第１領域Ｓ１）に制限して、有効発光領域に位置した活性層（例えば、第２領域Ｓ２の活性層）を酸化から保護して光出力を維持することができる。
【００８４】
そして、半導体構造物１２０の上面と第１リセス１２８の下面との面積比は１：０．０１〜１：０．０３であり得る。
【００８５】
半導体構造物１２０の上面と第１リセス１２８の下面との面積比が１：０．０１より小さい場合、汚染物質から活性層１２６の酸化を防止し難い限界が存在する。そして、半導体構造物１２０の上面と第１リセス１２８の下面との面積比が１：０．０３よりも大きい場合、光効率が低下する限界が存在する。
【００８６】
また、第１リセス１２８は半導体構造物１２０の外側面（Ｗ４、図３参照）と最大離隔距離が３μｍ〜５μｍであり得る。これは半導体素子や半導体構造物の大きさにより変形され得る。
【００８７】
また、第１リセス１２８の上面は水平方向の最小幅（Ｗ５、図３参照）が２μｍ〜８μｍであり得る。また、半導体素子が第２リセス１２９を含む場合、以下で説明する第２リセス１２９の上面は最小幅Ｗ２が前記第２導電型半導体層１２７の底面に配置された第２リセス１２９の幅であり得る。幅は水平方向（ｘ方向）の長さであり得る。
【００８８】
また、第２リセス１２９は第２領域Ｓ２に配置され得、換言すれば、第２リセス１２９は垂直方向（ｙ方向）に第２領域Ｓ２と重なり得る。これに伴い、第２リセス１２９は第１リセス１２８より半導体構造物１２０の内側に配置され得る。
【００８９】
そして、第１電極１４２は第２リセス１２９内に配置されて第１導電型半導体層１２４と電気的に連結され得る。
【００９０】
そして、第１電極１４２は比較的円滑な電流注入特性を確保するために、活性層１２６の低濃度層上に配置され得る。すなわち、第２リセス１２９は活性層１２６の低濃度層１２４ｂの領域まで形成されることが好ましい。活性層１２６の高濃度層１２４ａはＡｌの濃度が高いため電流拡散特性が相対的に低いからである。
【００９１】
また、第１電極１４２は第２領域Ｓ２と垂直方向（ｙ方向）に重なり得る。そして、第２領域Ｓ２で第１電極１４２を通じて電流が注入され得、半導体構造物１２０は光を生成することができる。
【００９２】
そして、第２電極１４６は第２導電型半導体層１２７の下部に配置され、第２導電型半導体層１２７と電気的に連結され得る。
【００９３】
第１電極１４２と第２電極１４６はオーミック電極であり得る。第１電極１４２と第２電極１４６は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｔｉｎ  ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ  ａｌｕｍｉｎｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ  ｔｉｎ  ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＺＯＮ（ＩＺＯ  Ｎｉｔｒｉｄｅ）、ＡＧＺＯ（Ａｌ−Ｇａ  ＺｎＯ）、ＩＧＺＯ（Ｉｎ−Ｇａ  ＺｎＯ）、ＺｎＯ、ＩｒＯｘ、ＲｕＯｘ、ＮｉＯ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、またはＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯ、Ａｇ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｓｎ、Ｉｎ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち少なくとも一つを含んで形成され得るが、このような材料に限定されない。例示的に、第１電極１４２は複数の金属層（例：Ｃｒ／Ａｌ／Ｎｉ）を有し、第２電極銀ＩＴＯであり得る。
【００９４】
第１絶縁層１３１は半導体構造物１２０の下部に配置され、第１電極１４２を活性層１２６および第２導電型半導体層１２７と電気的に絶縁させることができる。また、第１絶縁層１３１は第２電極１４６および第２導電層１５０を第１導電層１６５と電気的に絶縁させることができる。また、第１絶縁層１３１は前記半導体素子１０の工程中に前記活性層１２６の側面が酸化することを防止することができる。
【００９５】
また、第１絶縁層１３１は第１電極１４２および第２電極１４６が配置された位置を除いて半導体構造物１２０の下部に形成され得る。すなわち、第１絶縁層１３１は第１リセス１２８内に配置され得る。これにより、第１絶縁層１３１は第１領域Ｓ１の活性層１２６と第２領域Ｓ２の活性層１２６が第１導電型半導体層１２４を通じて互いに連結される距離が長くなるようにすることができる。
【００９６】
第１絶縁層１３１は、ＳｉＯ２、ＳｉｘＯｙ、Ｓｉ３Ｎ４、ＳｉｘＮｙ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３、ＴｉＯ２、ＡｌＮなどからなる群から少なくとも一つが選択されて形成され得るが、これに限定されない。第１絶縁層１３１は単層または多層で形成され得る。例示的に、第１絶縁層１３１はＳｉ酸化物やＴｉ化合物を含む多層構造のＤＢＲ（ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  ｒｅｆｌｅｃｔｏｒ）でもよい。しかし、必ずしもこれに限定されず、第１絶縁層１３１は多様な反射構造を含むことができる。
【００９７】
また、第１絶縁層１３１が反射機能を遂行する場合、活性層１２６から側面に向かって放出される光を上向き反射させて光抽出効率を向上させることができる。この場合、第２リセス１２９の個数が多くなるほど光抽出効率はより効果的であり得る。
【００９８】
また、第１電極１４２の幅Ｗ３は２４μｍ以上５０μｍ以下であり得る。このような範囲を満足する場合、電流分散に有利となり得、多個数の第１電極１４２を配置することができる。第１電極１４２の幅Ｗ３が２４μｍ以上の場合、第１導電型半導体層１２４に注入される電流を充分に確保することができ、５０μｍ以下である場合、第１導電型半導体層１２４に配置される複数個の第１電極１４２の数を十分に確保できるため電流分散特性を確保することができる。ここで、第１電極１４２の幅Ｗ３は、第１電極１４２が円形に構成される場合は直径であり得、楕円または多角形の構造で構成される場合は最大幅を意味し得る。そして、幅は前述した通り、水平方向（Ｘ方向）の長さであり得る。
【００９９】
また、第２リセス１２９の個数の変化を通じて半導体構造物１２０は光出力を制御することができる。これについては、以下の図７ａ〜図７ｂで詳しく説明する。
【０１００】
そして、第２リセス１２９は垂直方向（ｙ方向）に最小長さｈ１が第１リセス１２８の垂直方向（ｙ方向）に最小長さｈ１と同一であり得る。これに伴い、第２リセス１２９は水平方向（ｘ方向）に第１リセス１２８と重なり得る。そして、第２リセス１２９の傾斜角度θ１は第１リセス１２８の傾斜角度θ２と同一であり得る。
【０１０１】
このような構成によって、第１リセス１２８と第２リセス１２９は同一工程の段階で同時に行われ得る。したがって、第１実施例に係る半導体素子１０は簡素化された工程で具現され得る。ただし、このような工程に限定されるものではない。
【０１０２】
そして、第２リセス１２９の傾斜角度θ１と第１リセス１２８の傾斜角度θ２は第１絶縁層１３１が水平面（ＸＺ平面）となす角度であり得る。
【０１０３】
第２リセス１２９の最小幅Ｗ２は第１導電型半導体層１２４と接する第２リセス１２９の最小幅であり得る。
【０１０４】
そして、第２リセス１２９の最大幅Ｗ１は３８μｍ以上６０μｍ以下であり得る。このような範囲で、電流分散に有利であるように多数の第１電極１４２が配置され得る。第２リセス１２９の最大幅Ｗ１は、第２導電型半導体層１２７の下部に配置されて第２リセスで最も広い面積と定義することができる。また、第２リセス１２９の幅Ｗ１は円形に構成される場合は直径であり得、楕円または多角形の構造で構成される場合は最大幅を意味し得る。
【０１０５】
前記第２リセス１２９の幅Ｗ１は前記第２導電型半導体層１２７の下面を基準として第２リセス１２９の幅であり得る。
【０１０６】
第２リセス１２９の幅Ｗ１が３８μｍ以上であるとき、第２リセス１２９の内部に第１電極１４２を配置するにおいて、前記第１電極１４２が第１導電型半導体層１２４と電気的に連結されるための面積を確保するための工程マージンを確保することができ、６０μｍ以下であるとき、第１電極１４２を配置するために、減少する活性層１２６のボリュームを防止することができ、したがって発光効率が悪化し得る。
【０１０７】
第２リセス１２９の傾斜角度θ１は７０度〜９０度であり得る。このような面積範囲を満足する場合、上面に第１電極１４２を形成するのに有利であり得、多個数の第２リセス１２９を形成することができる。
【０１０８】
傾斜角度θ１が７０度より小さいと除去される活性層１２６の面積は増加し得るが、前記第１電極１４２が配置される面積は小さくなり得る。したがって、電流注入特性が低下され得、発光効率が低下され得る。したがって、前記第２リセス１２９の傾斜角度θ１を利用して第１電極１４２と第２電極１４６の面積比を調節することもできる。
【０１０９】
第２電極１４６の厚さは第１絶縁層１３１の厚さより薄くてもよい。したがって、第２電極１４６を包み込む第２導電層１５０と第２絶縁層１３２のステップカバレッジ特性を確保することができ、前記半導体素子１０の信頼性を改善することができる。第２電極１４６は第１絶縁層１３１と１μｍ〜４μｍの第１離隔距離Ｄ１を有することができる。１μｍ以上の離隔距離を有する場合、第１絶縁層１３１の間に第２電極１４６を配置する工程の工程マージンを確保することができ、したがって、半導体素子１０の電気的特性、光学的特性および信頼性が改善され得る。離隔距離が４μｍ以下の場合、第２電極１４６が配置され得る全体の面積を確保することができ、半導体素子１０の動作電圧特性を改善することができる。
【０１１０】
第２導電層１５０は第２電極１４６を覆うことができる。したがって、第２電極パッド１６６と、第２導電層１５０、および第２電極１４６は一つの電気的チャネルを形成することができる。
【０１１１】
第２導電層１５０は第２電極１４６を包み込んで第１絶縁層１３１の下面に接するように配置され得る。第２導電層１５０は第１絶縁層１３１との接着力が良い物質からなり、Ｃｒ、Ｔｉ、Ｎｉ、Ａｕなどの物質で構成される群から選択される少なくとも一つの物質およびこれらの合金で形成され得、単一層あるいは複数の層で形成され得る。
【０１１２】
第２導電層１５０は第１絶縁層１３１の下部に配置され得る。ただし、第２導電層１５０は第１絶縁層１３１と以下で説明する第２絶縁層１３２との間に配置され得る。これに伴い、第２導電層１５０は外部の湿気または汚染物質の浸透から第１絶縁層１３１および第２絶縁層１３２により保護され得る。また、第２導電層１５０は半導体素子１０の内部に配置され、半導体素子１０の最外面から露出しないように、第１絶縁層１３１および第２絶縁層１３２により包み込まれ得る。
【０１１３】
また、第２導電層１５０は基板１７０上に配置され、電極パッド１６６および半導体構造物１２０と基板１７０との間に配置され得る。そして、第２導電層１５０は第１絶縁層１３１と第２電極１４６との間に配置され得る。第２導電層１５０は第１離隔距離Ｄ１内で第２電極１４６の側面と上面および第１絶縁層１３１の側面と上面に接することができる。また、第１離隔距離Ｄ１内で第２導電層１５０と第２導電性半導体層１２７が接触してショットキー接合が形成される領域が存在し得、ショットキー接合が形成されることによって電流分散が容易となり得る。ただし、このような構成に限定されず、第２電極１４６と第２導電型半導体層１２７との間の抵抗よりも第２導電層１５０と第２導電型半導体層１２７との間の抵抗が大きな範囲内で、第２導電層１５０は自由に配置され得る。また、第２導電層１５０は半導体素子１０の構造により存在しなくてもよいが、これに限定されるものではない。
【０１１４】
また、第２導電層１５０は第１導電領域１５０−１、第２導電領域１５０−２を含むことができる。まず、第１導電領域１５０−１は第１リセス１２８の内側に配置され、第２導電領域１５０−２は第１導電領域１５０−１から電極パッド１６６に向かって延長され得る。
【０１１５】
また、第２導電層１５０は殆どが第１リセス１２８により包み込まれるように配置されるか、電極パッド１６６と隣接した部分で半導体構造物１２０の外部に配置された電極パッド１６６に延びるように配置され得る。すなわち、第１導電領域１５０−１は第１リセス１２８により包み込まれ、第２導電領域１５０−２は第１導電領域１５０−１で半導体構造物１２０の外部に配置された電極パッド１６６に延長され得る。前記第１導電領域１５０−１および第２導電領域１５０−２についての詳しい説明は以下の図７ｄで後述する。
【０１１６】
また、反射層（図示されず）は第２導電層１５０上に配置され得る。反射層（図示されず）は第２電極１４６と第２導電層１５０との間に配置され得、具体的には第２電極１４６の下部に配置され得る。
【０１１７】
また、反射層（図示されず）は第２電極１４６と第２導電層１５０との間を電気的に連結することができる。したがって、反射層（図示されず）が存在する場合、第２電極パッド１６６、第２導電層１５０、反射層（図示されず）、および第２電極１４６は一つの電気的チャネルを形成することができる。
【０１１８】
また、反射層（図示されず）は反射度の高い材質で形成され得、Ａｇ、Ｒｈのうちいずれか一つを含むことができるが、このような材質に限定されるものではない。
【０１１９】
第２絶縁層１３２は第２電極１４６、第２導電層１５０を第１導電層１６５と電気的に絶縁させることができる。
【０１２０】
第１導電層１６５は第２絶縁層１３２を貫通して第１電極１４２と電気的に連結され得る。第２絶縁層１３２と第１絶縁層１３１とは、互いに同じ物質で形成されてもよく、互いに異なる物質で形成されてもよい。
【０１２１】
実施例によると、第２絶縁層１３２は第１電極１４２と第２電極１４６との間の領域で第１絶縁層１３１上に配置されるため、第２絶縁層１３２に欠陥が発生した場合にも第１絶縁層１３１が外部の湿気および／またはその他の汚染物質の浸透を防止することができる。例示的に、第１絶縁層１３１と第２絶縁層１３２が一つの層で構成された場合、クラックのような欠陥が厚さ方向に容易に伝播し得る。したがって、外部に露出された欠陥を通じて外部の湿気や汚染物質が半導体構造物に浸透し得る。
【０１２２】
しかし、実施例によると、第１絶縁層１３１上に別途の第２絶縁層１３２が配置されるため第１絶縁層１３１に形成された欠陥が第２絶縁層１３２に伝播し難い。すなわち、第１絶縁層１３１と第２絶縁層１３２との間の界面が欠陥の伝播を遮蔽する役割を遂行することができる。
【０１２３】
図１を参照すると、前述した通り、第２導電層１５０は第２電極１４６と第２電極パッド１６６を電気的に連結することができる。
【０１２４】
第２電極１４６は第２導電型半導体層１２７に直接配置され得る。第２導電型半導体層１２７がＡｌＧａＮである場合、低い電気電導度によって正孔注入が円滑に行われない可能性がある。したがって、第２導電型半導体層１２７のＡｌ組成を適切に調節する必要がある。第２導電層１５０はＣｒ、Ｔｉ、Ｎｉ、Ａｕなどの物質で構成される群から選択される少なくとも一つの物質およびこれらの合金で形成され得、単一層あるいは複数の層で形成され得る。
【０１２５】
図３を参照すると、第１リセス１２８で最下面１３２ａから接合層１６０の最大高さｈ３は０．４μｍ〜０．６μｍであり得る。ここで、最下面１３２ａは第２絶縁層１３２の最下部面を意味し、以下同様に適用され得る。
【０１２６】
また、第１リセス１２８で垂直方向（ｙ方向）に最下面１３２ａから第２絶縁層１３２の最大高さｈ５は１．７μｍ〜２．１μｍであり得る。また、第１リセス１２８で垂直方向（ｙ方向）に最下面１３２ａから第１絶縁層１３１の最大高さｈ６は２．４μｍ〜２．６μｍであり得る。
【０１２７】
再び図１を参照すると、第１導電層１６５と接合層１６０は、半導体構造物１２０の下部面と第２リセス１２９の形状に沿って配置され得る。第１導電層１６５は反射率が優秀な物質で形成され得る。例示的に、第１導電層１６５はＴｉ、Ｎｉなどの金属を含むことができる。
【０１２８】
また、第１導電層１６５は第１電極１４２と電気的に連結されるための機能を提供することができる。また、第１導電層１６５が反射率の高い物質、例えば銀（Ａｇ）を含まずに配置され得、このような場合、前記第２リセス１２９内に配置される第１電極１４２と前記第１導電層１６５との間、第２導電型半導体層１２７と前記第１導電層１６５との間には反射率の高い物質で構成される反射金属層（図示されず）が配置され得る。ただし、前述した通り、第１導電層１６５は第２リセス１２９がない場合に半導体構造物１２０の下部に存在しないこともあり得る。そして、半導体素子１０の構造により、第１導電型半導体層１２４の上部に配置され得るため、このような位置に限定されるものではない。
【０１２９】
接合層１６０は導電性材料を含むことができる。例示的に、接合層１６０は金、錫、インジウム、アルミニウム、シリコン、銀、ニッケル、および銅で構成される群から選択される物質またはこれらの合金を含むことができる。
【０１３０】
基板１７０は導電性物質で構成され得る。例示的に、基板１７０は金属または半導体物質を含むことができる。基板１７０は電気伝導度および／または熱電導度が優秀な金属であり得る。この場合、半導体素子１０の動作時に発生する熱を迅速に外部に放出することができる。また、前記基板１７０が導電性物質で構成される場合、前記第１電極１４２は前記基板１７０を通じて外部で電流の供給を受けることができる。
【０１３１】
基板１７０はシリコン、モリブデン、シリコン、タングステン、銅およびアルミニウムで構成される群から選択される物質またはこれらの合金を含むことができる。
【０１３２】
半導体構造物１２０の上面と側面にはパッシベーション層１８０が配置され得る。パッシベーション層１８０の厚さは２００ｎｍ以上〜５００ｎｍ以下であり得る。２００ｎｍ以上の場合、素子を外部の水分や異物から保護して素子の電気的、光学的信頼性を改善することができ、５００ｎｍ以下の場合、半導体素子１０に印加されるストレスを減らすことができ、前記半導体素子１０の光学的、電気的信頼性が低下したり半導体素子１０の工程時間が長くなることによって半導体素子１０の単価が高くなる問題点を改善することができる。
【０１３３】
半導体構造物１２０の上面には凹凸が形成され得る。このような凹凸は半導体構造物１２０から出射する光抽出効率を向上させることができる。凹凸は紫外線の波長により平均高さが異なり得、ＵＶ−Ｃの場合、３００ｎｍ〜８００ｎｍ程度の高さを有し、平均５００ｎｍ〜６００ｎｍ程度の高さを有する時に光抽出効率が向上され得る。
【０１３４】
図５ａ〜図５ｂは変形例に係る半導体素子の平面図と断面図であり、図５ｃは図５ａの他の実施例である。
【０１３５】
図５ａおよび図５ｂを参照すると、変形例に係る半導体素子１０’は、第１導電型半導体層１２４、第２導電型半導体層１２７、活性層１２６を含む半導体構造物１２０と、第１導電型半導体層１２４と電気的に連結される第１電極１４２と、第２導電型半導体層１２７と電気的に連結される第２電極１４６を含むことができる。
【０１３６】
前述した通り、半導体構造物１２０は、第１導電型半導体層１２４、活性層１２６、および第２導電型半導体層１２７を含むことができ、第２導電型半導体層１２７および活性層１２６を貫通して第１導電型半導体層１２４の一部の領域を露出する第１リセス１２８を含むことができる。そして、第１電極１４２、第２電極１４６およびパッシベーション層１８０についての内容も同様に適用され得る。
【０１３７】
また、前述したように、第１リセス１２８は半導体構造物１２０の外側面に沿って配置され、半導体構造物１２０を第１領域Ｓ１と第２領域Ｓ２とに分離され得る。同様に、第１リセス１２８は平面上で閉ループ（ｃｌｏｓｅｄ−ｌｏｏｐ）を形成し得る。ただし、これに限定されるものではない。
【０１３８】
そして、閉ループの内側には第２領域Ｓ２が位置し、閉ループの外側には第１領域Ｓ１が位置することができる。ただし、前述した通り、半導体構造物１２０の縁に沿って第１リセス１２８を延長した仮想線によって第１領域Ｓ１と第２領域Ｓ２とに区画することもできるが、以下では第１リセス１２８が閉ループを形成するのを基準として説明する。また、第１領域Ｓ１についての内容も図１および図２で説明した内容が同様に適用され得る。
【０１３９】
パッシベーション層１８０が剥離される場合、第１領域Ｓ１の活性層１２６が半導体構造物１２０で外側に位置するため、外部の湿気、汚染物質から酸化され得る。しかし、第１領域Ｓ１の活性層１２６で発生した酸化が第１リセス１２８により第２領域Ｓ２の活性層１２６に広がることを遮断することができる。
【０１４０】
そして、第１パッド１９２は第１電極１４２上に配置され得る。また、第２パッド１９６は第２電極１４６上に配置され得る。そして、半導体素子１０’の下面から第１パッド１９２の上面と第２パッド１９６の上面とが同じ位置に配置されるように、第１パッド１９２と第２パッド１９６の厚さが調節され得る。例えば、第１電極１４２の上面と第２電極１４６の上面との高さの差を最小化して、第１電極１４２と第２電極１４６をボンディングする場合、ボイド（ｖｏｉｄ）の発生を減少させることができる。
【０１４１】
このように、フリップチップの形態の半導体素子でも第１リセス１２８を通じて、第１領域Ｓ１の活性層１２６が外部の湿気、汚染物質から酸化することを容易に防止することができる。また、第１リセス１２８のみを含む垂直型の半導体素子にも同様に適用され得る。
【０１４２】
そして、図５ｃを参照すると、第１リセス１２８は半導体構造物１２０の外側面に沿って複数個で離隔配置され得る。すなわち、第１リセス１２８は平面上で閉ループに形成されないこともあり得るが、前述と同様に外部の湿気、汚染物質から第１領域の活性層１２６が酸化しても酸化が第２領域の活性層１２６に広がる経路は第１リセス１２８により延長されるため、第２領域の活性層が酸化することを防止することができる。これにより、半導体素子の信頼性が改善され得る。また、第１領域と第２領域は、それぞれ半導体構造物１２０で離隔配置された複数個の第１リセス１２８を延長連結した仮想線の外側領域と内側領域であって、これについての内容は前記図１〜図３で説明した内容と同一であり得る。
【０１４３】
図６ａは第３実施例に係る半導体素子の平面図であり、図６ｂは第４実施例に係る半導体素子の平面図である。
【０１４４】
図６ａを参照すると、半導体構造物１２０は、第１導電型半導体層、活性層、および第２導電型半導体層を含むことができ、第２導電型半導体層および活性層を貫通して第１導電型半導体層の一部の領域を露出する第１リセス１２８を含むことができる。そして、第２リセス１２９、第１電極１４２、第２電極およびパッシベーション層についての内容も同様に適用され得る。
【０１４５】
そして、第１リセス１２８は半導体構造物１２０の外側面に沿って配置され得る。具体的には、図７ｄで後述した通り、第１リセス１２８は第１−１リセス１２８−１と第１−２リセス１２８−２を含むことができる。
【０１４６】
第１−１リセス１２８−１は電極パッド１６６の内側面に隣接した半導体構造物１２０の外側面（図７ｅで第２エッジ面Ｅ２）に沿って延長され得る。また、第１−２リセス１２８−２は隣接した半導体構造物１２０の外側面（図７ｅで第１エッジ面Ｅ１）に沿って延長され得る。
【０１４７】
この時、第１−１リセス１２８−１は複数個で離隔配置され得るが、第１−２リセス１２８−２は連続的に配置され得る。
【０１４８】
すなわち、第３実施例に係る半導体素子は第１リセス１２８を平面上で閉ループに形成しないこともあり得るが、外部の湿気、汚染物質から第１領域の活性層１２６が酸化する場合に酸化が第２領域の活性層に広がる経路は第１リセス１２８により延長されるため、半導体素子の信頼性を改善することができる。ここで、第１領域と第２領域はそれぞれ半導体構造物１２０で第１−１リセス１２８−１と第１−２リセス１２８−２を延長連結した仮想線の外側領域と内側領域であって、これについての内容は前記図１〜図３で説明した内容と同一であり得る。
【０１４９】
図６ｂを参照すると、上述した通り、半導体構造物１２０は第１導電型半導体層、活性層、および第２導電型半導体層を含むことができ、第２導電型半導体層および活性層を貫通して第１導電型半導体層の一部の領域を露出する第１リセス１２８を含むことができる。そして、第２リセス１２９、第１電極１４２、第２電極およびパッシベーション層についての内容も同様に適用され得る。
【０１５０】
そして、第１リセス１２８は半導体構造物１２０の外側面に沿って配置され得る。この時、第１リセス１２８は半導体構造物１２０に沿って複数個で離隔配置され得る。すなわち、第１リセス１２８は図６ａで説明した第１−２リセス１２８−２のように複数個で離隔配置された構造であり得る。このような構成によって、第４実施例に係る半導体素子は第１リセス１２８が平面上で閉ループに形成しないこともあり得るが、前述と同様に外部の湿気、汚染物質から第１領域の活性層１２６が酸化しても酸化が第２領域の活性層１２６に広がる経路は第１リセス１２８により延長されるため、第２領域の活性層が酸化することを防止することができる。これにより、半導体素子の信頼性が改善され得る。また、第１領域と第２領域はそれぞれ半導体構造物１２０で離隔配置された複数個の第１リセス１２８を延長連結した仮想線の外側領域と内側領域であって、これについての内容は前記図１〜図３で説明した内容が同様に適用され得る。
【０１５１】
図７ａおよび図７ｂは第２リセスの個数の変化により光出力が向上する構成を説明するための図面であり、図７ｃ〜図７ｅは半導体素子の平面図である。
【０１５２】
まず、図７ａを参照すると、ＧａＮ基板の半導体構造物１２０が紫外線を発光する場合、アルミニウムを含むことができ、半導体構造物１２０のアルミニウム組成が高くなると半導体構造物１２０内で電流分散特性が低下され得る。また、活性層１２６がＡｌを含んで紫外線を発光する場合、活性層１２６はＧａＮ基盤の青色発光素子に比べて側面に放出する光量が増加することになる（ＴＭモード）。このようなＴＭモードは紫外線光を生成する紫外線半導体素子で主に発生し得る。
【０１５３】
紫外線半導体素子は青色ＧａＮ基板の半導体素子に比べて電流分散特性が劣る。したがって、紫外線半導体素子は青色ＧａＮ基板の半導体素子に比べて相対的に多くの第１電極１４２を配置する必要がある。
【０１５４】
アルミニウムの組成が高くなると電流分散特性が悪化し得る。図７ａを参照すると、それぞれの第１電極１４２の付近地点にのみ電流が分散し、距離が遠い地点では電流密度が急激に低くなり得る。したがって、有効発光領域Ｐ２が狭くなり得る。
【０１５５】
有効発光領域Ｐ２は、電流密度が最も高い第１電極１４２の中心での電流密度を基準として電流密度が４０％以下である境界地点までの領域と定義することができる。例えば、有効発光領域Ｐ２は、第２リセス１２９の中心から４０μｍ以内の範囲で注入電流のレベル、Ａｌの組成により調節され得る。
【０１５６】
低電流密度領域Ｐ３は、電流密度が低いため放出される光量が有効発光領域Ｐ２に比べて少ないこともある。したがって、電流密度の低い低電流密度領域Ｐ３に第１電極１４２をさらに配置したり、反射構造を利用して光出力を向上させることができる。
【０１５７】
一般的に青色光を放出するＧａＮ基盤の半導体素子の場合、相対的に電流分散特性が優秀であるので第２リセス１２９および第１電極１４２の面積を最小化することが好ましい。第２リセス１２９と第１電極１４２の面積が大きくなるほど活性層１２６の面積が小さくなるためである。しかし、実施例の場合、アルミニウムの組成が高くて電流分散特性が相対的に劣るため、活性層１２６の面積を犠牲にしても第１電極１４２の面積および／または個数を増加させて低電流密度領域Ｐ３を減らすか、または低電流密度領域Ｐ３に反射構造を配置することが好ましい。
【０１５８】
図７ｂを参照すると、第２リセス１２９の個数が４８個に増加する場合、第２リセス１２９は横縦方向に一直線に配置されず、ジグザグに配置され得る。この場合、低電流密度領域Ｐ３の面積を狭くすることができるため殆どの活性層１２６が発光に参加することができる。
【０１５９】
また、第１領域Ｓ１は半導体構造物１２０の外側面に沿って延長配置されて、有効発光領域Ｐ２と重ならずに、第２領域Ｓ２が有効発光領域Ｐ２と重なるため、光出力を維持することができる。
【０１６０】
紫外線発光素子では、半導体構造物１２０内で電流拡散特性が低下され得、半導体構造物１２０内で均一な電流密度特性を確保して半導体素子の電気的、光学的特性および信頼性を確保するために、円滑な電流注入が必要である。したがって、円滑な電流注入のために一般的なＧａＮ基板の半導体構造物１２０に比べて相対的に多個数の第２リセス１２９を形成して第１電極１４２を配置することができる。
【０１６１】
図７ｃを参照すると、第１リセス１２８は半導体構造物１２０内に配置され、有効発光領域と重ならないことができる。具体的には、複数個の第１電極１４２を中心に有効発光領域が存在するため、電流が有効発光領域にスプレッディングされ得る。例えば、複数個の第１電極１４２はそれぞれ有効発光領域Ｐ２を形成することができる。この時、有効発光領域Ｐ２は前述した第２領域Ｓ２と重なり得、第１領域Ｓ１と重ならないことができる。すなわち、第１リセス１２８により分離された第２領域Ｓ２が有効発光領域Ｐ２よりも大きいので、第１リセス１２８は第１電極１４２を通じての電流スプレッディングを邪魔しないように位置することができる。これにより、実施例に係る半導体素子は第１リセス１２８を有しても光出力が減少しない。
【０１６２】
図７ｄおよび図７ｅを参照すると、半導体素子は多様な形状に形成され得る。例えば、半導体素子は四角形状であり得、半導体素子の外側面は複数個で形成され得る。したがって、半導体素子は第１〜第４外側面Ｍ１〜Ｍ４を含むことができる。この時、半導体素子の外側面は、基板１７０、接合層、第１導電層の最外側面と同一であり得、以下では基板１７０の外側面を基準として説明する。基板１７０の外側面は複数個であり、例えば、第１外側面Ｍ１〜第４外側面Ｍ４を含むことができる。第１外側面Ｍ１と第３外側面Ｍ３は互いに向かい合うように配置され、第２外側面Ｍ２と第４外側面Ｍ４は互いに向かい合うように配置され得る。例えば、第１外側面Ｍ１と第３外側面Ｍ３は第３方向（Ｚ方向）に両側部に配置され、第２外側面Ｍ２と第４外側面Ｍ４は第１方向（Ｘ方向）に両側部に配置され得る。
【０１６３】
そして、第１外側面Ｍ１〜第４外側面Ｍ４は互いに異なる方向に延長され得る。第１外側面Ｍ１と第３外側面Ｍ３は第１方向（Ｘ１、Ｘ２方向）に延び、第２外側面Ｍ２と第４外側面Ｍ４は第３方向（Ｚ１、Ｚ２方向）に延長され得る。具体的には、第１外側面Ｍ１は第１−２方向（Ｘ２方向）に延び、第２外側面Ｍ２は第３−２方向（Ｚ２方向）に延び、第３外側面Ｍ３は第１−１方向（Ｘ１方向）に延び、第４外側面Ｍ４は第３−１方向（Ｚ１方向）に延長され得る。
【０１６４】
また、基板１７０は複数個の外側面が接する部分が曲面であり得るが、これに限定されるものではない。
【０１６５】
そして、半導体素子は基板１７０、半導体構造物、電極パッド１６６を含み、半導体構造物１２０と電極パッド１６６は基板１７０上に配置されて互いに離隔配置され得る。
【０１６６】
まず、基板１７０は少なくとも２個の外側面Ｍ１〜Ｍ４が互いに接する領域であり、複数個のパッド領域を含むことができ、パッド領域には電極パッド１６６が配置され得る。ここで、基板１７０は第１外側面Ｍ１と第２外側面Ｍ２が接する領域である第１パッド領域Ｑ１と、第２外側面Ｍ２と第３外側面Ｍ３が接する領域である第２パッド領域Ｑ２を含むことができる。
【０１６７】
そして、半導体素子は少なくとも一つ以上の電極パッドを含むことができ、電極パッドの個数により前述したパッド領域の個数も変更され得る。例えば、電極パッドが一つの場合に第１パッド領域Ｑ１のみが存在してもよいが、これに限定されるものではない。
【０１６８】
以下、基板１７０は第１パッド領域Ｑ１と第２パッド領域Ｑ２に電極パッド１６６が配置されるものと説明するか、前述した通り、電極パッド１６６は第１外側面Ｍ１と第４外側面Ｍ４が接するまたは第４外側面Ｍ４と第３外側面Ｍ３が接するパッド領域にも配置され得る。
【０１６９】
これにより、電極パッド１６６は第１パッド領域Ｑ１と第２パッド領域Ｑ２のいずれにも配置され得る。具体的には、電極パッド１６６は内側面１６６ａと外側面１６６ｂを含むことができ、電極パッド１６６の内側面１６６ａは半導体構造物１２０と隣接した側面から半導体素子の内側に向かって配置され、電極パッド１６６の外側面１６６ｂは基板１７０の外側面（例えば、Ｍ１、Ｍ２、Ｍ３）に隣接した側面である。
【０１７０】
そして、半導体構造物１２０は前述した通り、基板１７０、接合層および第１導電層上に配置され、垂直方向（Ｙ軸方向）に一部重なり得る。これに伴い、半導体構造物１２０の外側面は基板１７０の外側面Ｍ１〜Ｍ４の内側に配置され得る。ここで、内側は半導体素子の中心Ｏに向かう方向であり、外側は半導体素子の縁に向かう方向であり得る。ここで、半導体素子の中心Ｏは半導体素子の真中であり、例えば、半導体素子が円形である場合は円の中心であり、四角形である場合（対称）は向かい合う角を連結した対角線の交点であり得る。
【０１７１】
そして、半導体構造物１２０は隣接した基板の外側面Ｍ１〜Ｍ４に沿って配置される第１エッジ面Ｅ１と電極パッド１６６の内側面１６６ａに隣接した第２エッジ面Ｅ２を含むことができる。
【０１７２】
そして、第１エッジ面Ｅ１は、第１−１エッジ面Ｅ１ａ、第１−２エッジ面Ｅ１ｂ、第１−３エッジ面Ｅ１ｃ、第１−４エッジ面Ｅ１ｄを含むことができる。また、第２エッジ面Ｅ２は、第２−１エッジ面Ｅ２ａと第２−２エッジ面Ｅ２ｂを含むことができ、曲面であり得る。ただし、曲面に限定されるものではない。
【０１７３】
まず、第１−４エッジ面Ｅ１ｄは第１−１方向（Ｘ１方向）に外側に配置され得る。そして、第１−１エッジ面Ｅ１ａは第１−４エッジ面Ｅ１ｄの第３−１方向（Ｚ１方向））に最外側に配置され、第１−４エッジ面Ｅ１ｄの一端部から第１外側面Ｍ１に沿って第１−２方向（Ｘ２方向）に延長され得る。ただし、第１−１エッジ面Ｅ１ａは第１外側面Ｍ１から一部の領域まで延長され得る。
【０１７４】
そして、第２−１エッジ面Ｅ２ａは第１−１エッジ面Ｅ１ａの一端から第３−２方向（Ｚ２方向）に延びた後、再び第１−２方向（Ｘ２方向）に延長され得る。すなわち、第２−１エッジ面Ｅ２ａは半導体素子の内側に延びてから再び外側に延長され得る。これにより、第２−１エッジ面Ｅ２ａは最も隣接した基板１７０の外側面と延長方向が相異なり得る。これは第２−２エッジ面Ｅ２ｂにも同様に適用され得る。また、第２−１エッジ面Ｅ２ａは前述した通り、曲面であり得るが、これに限定されるものではない。
【０１７５】
そして、第１−２エッジ面Ｅ１ｂは第２−１エッジ面Ｅ２ａと連結され、第２−１エッジ面Ｅ２ａの一端部から第３−２方向（Ｚ２方向）に第２−２外側面Ｍ２ｂに沿って延長され得る。そして、第２−２エッジ面Ｅ２ｂは第１−２エッジ面Ｅ１ｂと連結され、第１−２エッジ面Ｅ１ｂの一端部から第１−１方向（Ｘ１方向）に一部の領域まで延び、再び第３−２方向（Ｚ２方向）に延長され得る。すなわち、第２−２エッジ面Ｅ２ｂは曲面であり得るが、前述した通り、これに限定されるものではない
【０１７６】
そして、第１−３エッジ面Ｅ１ｃは第２−２エッジ面Ｅ２ｂの一端部から第１−１方向（Ｘ１方向）に延長され得、第１−４エッジ面Ｅ１ｄは第１−３エッジ面Ｅ１ｃの一端部から第３−１方向（Ｚ１方向）に延びて第１−１エッジ面Ｅ１ａと連結され得る。
【０１７７】
また、第１エッジ面Ｅ１は第２エッジ面Ｅ２と同様に一部の領域（例えば、端部）で曲面形状であり得るが、これに限定されるものではない。
【０１７８】
そして、電極パッド１６６の個数により半導体構造物１２０には第２エッジ面Ｅ２のうち第２−１エッジ面Ｅ２ａのみが存在することができる。また、電極パッドの位置によりパッド領域の位置も変更され得る。このように、半導体構造物１２０のエッジ面は電極パッドの位置、個数、形状によって変更され得る。
【０１７９】
そして、第１リセス１２８は第１エッジ面Ｅ１と第２エッジ面Ｅ２に沿って延長され得る。具体的には、第１リセス１２８は第２エッジ面Ｅ２に沿って配置される第１−１リセス１２８−１と第１エッジ面Ｅ１に沿って配置される第１−２リセス１２８−２を含むことができる。
【０１８０】
第１−２リセス１２８−２は隣接した半導体構造物１２０の第１エッジ面Ｅ１に沿って延び、第１−１リセス１２８−１は隣接した半導体構造物１２０の第２エッジ面Ｅ２に沿って延長され得る。これに伴い、第１−１リセス１２８−１は最も隣接した基板１７０の外側面の延長方向と互いに異なる方向に延長され得る。
【０１８１】
また、第１−１リセス１２８−１は下部に第２導電層１５０が配置され得る。これとは異なり、第１−２リセス１２８−２は下部に第２導電層１５０が配置されずに、第２導電層１５０（例えば、後述する第１導電領域１５０−１）および第２導電領域１５０−２と厚さ方向に重ならないことができ、第１導電領域１５０−１と半導体構造物１２０の縁との間に配置され得る。
【０１８２】
そして、第２導電層１５０は第１導電領域１５０−１と第２導電領域１５０−２を含むことができる。第１導電領域１５０−１は第１リセス１２８の内側に配置され、第２導電領域１５０−２は第１導電領域１５０−１で外側、例えば電極パッド１６６に延長され得る。
【０１８３】
具体的には、第１導電領域１５０−１は、半導体構造物１２０の第１、２エッジ面Ｅ１、Ｅ２と基板の外側面Ｍ１〜Ｍ４の内側に配置され得る。これとはことなり、第２導電領域１５０−２は半導体構造物１２０の第１、２エッジ面Ｅ１、Ｅ２と半導体素子の外側面Ｅとの間に一部が配置され得る。また、第２導電領域１５０−２は一部が第１リセス１２８の厚さ方向に重なり得る。
【０１８４】
第２導電領域１５０−２は第１パッド領域Ｑ１および第２パッド領域Ｑ２上に配置され得る。これにより、第２導電領域１５０−２はパッド領域の電極パッド１６６と電気的に連結され、第２導電層１５０が電極パッド１６６、第２導電層１５０および第２電極と電気的チャネルを形成することができる。
【０１８５】
第１導電領域１５０−１は半導体素子が第２リセス１２９を含む場合、第２リセス１２９内の第１電極１４２と電気的に連結されないように複数個のホールｈを含むことができる。そして、複数個のホールｈは第２リセス１２９より最大幅が大きい場合もあり得るが、このような構造に限定されるものではない。また、複数個のホールｈは円形、多角形などの多様な形状を有することができるが、これに限定されない。
【０１８６】
そして、図７ｆは図７ｅでＪ−Ｊ’で切断された断面図である。
【０１８７】
図７ｆを参照すると、第２導電層１５０は前述した通り、第１導電領域１５０−１、第２導電領域１５０−２を含むことができる。
【０１８８】
第２導電領域１５０−２は第２−１導電領域１５０−２ａ〜第２−１導電領域１５０−２ｅを含むことができる。
【０１８９】
まず、第２−１導電領域１５０−２ａは第１リセス１２８の下部に配置され得、第１リセス１２８と垂直方向に重なり得る。第２−１導電領域１５０−２ａは第１導電領域１５０−１と接し、第１リセス１２８に沿って半導体構造物１２０から第２導電型半導体層および活性層を貫通して、第１導電型半導体層の一部の領域まで配置され得る。
【０１９０】
具体的には、第２−１導電領域１５０−２ａは第１底面（図１でｆ１）、第１側面〜第６側面（図１でｆ２〜ｆ７）に沿って下部に配置され得る。
【０１９１】
第２−２導電領域１５０−２ｂは第２−１導電領域１５０−２ａと接し、第２−１導電領域１５０−２ａから電極パッド１６６に向かって延長され得る。具体的には、第２−２導電領域１５０−２ｂは半導体構造物１２０の最外側面まで配置され得る。
【０１９２】
そして、第２−３導電領域１５０−２ｃは第２−２導電領域１５０−２ｂと接し、第２−２導電領域１５０−２ｂから電極パッド１６６まで延長され得る。したがって、第２−３導電領域１５０−２ｃは電極パッド１６６と垂直方向に重ならないことができる。
【０１９３】
第２−４導電領域１５０−２ｄは第２−３導電領域１５０−２ｃと接し、第２−３導電領域１５０−２ｃで基板１７０の外側面と前記電極パッド１６６の外側面１６６ｂとの間に配置され得る。ただし、第２−４導電領域１５０−２ｄは電極パッド１６６と垂直方向に重なり、電極パッド１６６と電気的に連結されるように配置され得るため、電極パッド１６６の外側面１６６ｂよりも内側まで延びてもよい。ただし、第２−４導電領域１５０−２ｄは基板１７０の外側面の内側に配置されて外部に露出しないことができる。これにより、酸化などが防止されて半導体素子の信頼性が改善され得る。
【０１９４】
図８ａは図７ｃでＫ部分の拡大図であり、図８ｂは図７ｃでＩ−Ｉ’で切断された断面図であり、図８ｃは第１リセスと第２リセスを図示した平面図である。
【０１９５】
まず、図８ａおよび図８ｂを参照すると、第１リセス１２８の最小幅Ｗ６は第２リセス１２９の最小幅Ｗ１よりも小さくてもよい。具体的には、第１リセス１２８の最小幅Ｗ６は第２リセス１２９の最小幅Ｗ１との幅比が１：５〜１：１９であり得る。
【０１９６】
第１リセス１２８の最小幅Ｗ６が第２リセス１２９の最小幅Ｗ１との幅比が１：５よりも小さい場合、剥離による酸化が容易となる限界が存在する。そして、第１リセス１２８の最小幅Ｗ６が第２リセス１２９の最小幅Ｗ１との幅比が１：１９よりも大きい場合、電流スプレッディングのための第２リセス１２９の個数が減少して光出力が低下する問題が存在する。
【０１９７】
また、前述した通り、第２リセス１２９は中心Ｃを有することができる。例えば、第２リセス１２９が円形に形成された場合、前記円の中心であり得る。そして、第２リセス１２９の中心Ｃは内部の第１電極１４２の中心と同じであり得、第１電極１４２の中心で電流密度を基準として電流密度が４０％以下である境界地点までの距離Ｌは、隣接した第２リセス１２９の中心Ｃ間の幅Ｗ７よりも大きくてもよい。具体的には、隣接した第２リセス１２９の中心Ｃの間の幅Ｗ７は前記境界地点までの距離Ｌの２倍以上であり得る。このような構成によって、電流注入が容易に行われて光出力が改善され得る。
【０１９８】
それだけでなく、第１リセス１２８に最も隣接した第２リセス１２９と第１リセス１２８との間の最小幅Ｗ８は、前記境界地点までの距離Ｌよりも大きくてもよい。これにより、前記第２リセス１２９を通じて注入された電流が第１リセス１２８によりスプレッディングを邪魔しないように位置するので、半導体素子が第１リセス１２８を有しても光出力が減少しないことができる。
【０１９９】
図８ｃを参照すると、第１リセス１２８の面積Ｓａと第２リセス１２９の面積Ｓｂとの面積比は１：６〜１：１０であり得る。前記面積比が１：６より小さい場合、第２リセス１２９が半導体素子で占める比率が減少して光出力が低下する問題が存在する。また、前記面積比が１：１０よりも大きい場合、第１リセス１２８の最大幅が減少して食刻時にメサ角度が大きくなって製造が難しくなり、段差が大きくなる問題がぞんざいし得る。
【０２００】
図９は内部に配置された第２導電層を図示した平面図である。
【０２０１】
図９を参照すると、第２導電層１５０は第１サブ導電層１５０ａと第２サブ導電層１５０ｂを含むことができる。ここで、第１サブ導電層１５０ａは第２導電層１５０で半導体構造物１２０と厚さ方向に重なる領域であり、第２サブ導電層１５０ｂは第１サブ導電層１５０ａ以外の領域であって、電極パッド１６６が重なり得る。
【０２０２】
具体的には、第２導電層１５０は第２リセス１２９内の第１電極１４２と電気的に連結されないように複数個のホールｈを含むことができ、複数個のホールｈは第２リセス１２９よりも最大幅が大きいこともあり得るが、このような構造に限定されるものではない。
【０２０３】
そして、導電層１５０は前述した通り、半導体構造物１２０と厚さ方向に重ならない第２サブ導電層１５０ｂを通じて電極パッド１６６と電気的に連結され得る。すなわち、第２サブ導電層１５０ｂは第１サブ導電層１５０ａから電極パッド１６６に向かって延びて形成され得る。
【０２０４】
また、第２導電層１５０は半導体素子の外側面に向かって延びた構造であり得る。これにより、第２導電層１５０の最外側面が第１リセス１２８と半導体素子の最外側面との間に位置することができる。この時、第２導電層１５０は第１リセス１２８により発生するメサ段差を補償することができる。
【０２０５】
そして、導電層１５０は半導体素子の外側面に露出しないようにエッチングされ得る。この時、第２サブ導電層１５０ｂの面積は、半導体素子で半導体構造物が配置されていない領域Ｓｃの面積と面積比が１：２〜１：４であり得る。前記面積比が１：２より小さい場合、半導体素子の外側面に近くなって外部の汚染物質などと接触する危険性が増加する問題が存在する。また、前記面積比が１：４よりも大きい場合、半導体素子で半導体構造物の面積が小さいためチップの面積対比出力される光が減少する問題が存在する。
【０２０６】
図１０ａ〜図１０ｂは、図２の変形例を図示した図面である。
【０２０７】
図１０ａを参照すると、第２リセス１２９は垂直方向に最小長さｈ１が第１リセス１２８の垂直方向に最小長さｈ２と異なり得る。例えば、第２リセス１２９は垂直方向に最小長さｈ１が第１リセス１２８の最小長さｈ２よりも大きくてもよい。このような構成によって、半導体構造物１２０はエッチングなどによるクラックを防止することができる。そして、第２リセス１２９の傾斜角度θ１は第１リセス１２８の傾斜角度θ２と同一であり得る。ただし、これに限定されるものではない。
【０２０８】
図１０ｂを参照すると、第２リセス１２９は垂直方向に最小長さｈ１が第１リセス１２８の垂直方向に最小長さｈ１と図２のように同一であり得る。
【０２０９】
ただし、第２リセス１２９の傾斜角度θ１は第１リセス１２８の傾斜角度θ３と異なり得る。第２リセス１２９の傾斜角度θ１は第１リセス１２８の傾斜角度θ３よりも小さくてもよい。すなわち、第１リセス１２８の最大幅が減少し得る。
【０２１０】
このような構成によって、第１リセス１２８と最も隣接した第２リセス１２９の間に配置された活性層１２６の面積が大きくなり得る。
【０２１１】
ただし、このような構成に限定されず、第２リセス１２９は垂直方向に最小長さが第１リセス１２８の垂直方向に最小長さと異なると共に第２リセス１２９の傾斜角度が第１リセス１２８の傾斜角度と異なり得る。
【０２１２】
図１１は第１リセスが存在しない半導体素子の概念図であり、図１２は図１１の半導体素子の信頼性問題を説明する図面である。
【０２１３】
図１１を参照すると、第１リセスが存在しない半導体素子で半導体構造物１２０は第２リセス１２９のみを含むことができる。したがって、活性層１２６は第２リセス１２９によってのみ空間的に分離され得る。この場合、半導体構造物１２０の側面はパッシベーション層１８０によってのみ包み込まれ、活性層１２６はパッシベーション層１８０により保護され得る。
【０２１４】
ただし、図１２を参照すると、半導体構造物１２０の側面で剥離が発生する場合、活性層１２６が露出し、外部の湿気および／またはその他の汚染物質の浸透によって側面の活性層１２６が酸化され得る。そして、半導体構造物１２０は内部に酸化が容易に広がる問題が発生する。このような場合、実施例に係る半導体素子とは異なり、有効発光領域の活性層１２６まで酸化して光出力が低下する問題が発生する。
【０２１５】
図１３は本発明の一実施例に係る半導体素子パッケージの概念図であり、図１４は本発明の一実施例に係る半導体素子パッケージの平面図である。
【０２１６】
図１３を参照すると、半導体素子パッケージは溝（開口部、３）が形成された本体２、本体２に配置される半導体素子１０、および本体２に配置されて半導体素子１０と電気的に連結される一対のリードフレーム５ａ、５ｂを含むことができる。半導体素子１０は前述した構成をすべて含むことができる。
【０２１７】
本体２は紫外線光を反射する材質またはコーティング層を含むことができる。本体２は複数の層２ａ、２ｂ、２ｃ、２ｄ、２ｅを積層して形成することができる。複数の層２ａ、２ｂ、２ｃ、２ｄ、２ｅは同じ材質でもよく、異なる材質を含んでもよい。例示的に、複数の層２ａ、２ｂ、２ｃ、２ｄ、２ｅはアルミニウム材質を含むことができる。
【０２１８】
溝３は半導体素子から遠くなるほど広くなるように形成され、傾斜面には段差３ａが形成され得る。
【０２１９】
投光層４は溝３を覆うことができる。投光層４はガラス材質であり得るが、必ずしもこれに限定されるものではない。投光層４は紫外線光を有効に透過できる材質であれば特に制限されない。溝３の内部は空き空間であり得る。
【０２２０】
図１４を参照すると、半導体素子１０は第１リードフレーム５ａ上に配置され、第２リードフレーム５ｂとワイヤー２０により連結され得る。この時、第２リードフレーム５ｂは第１リードフレームの側面を包み込むように配置され得る。
【０２２１】
図１５ａ〜図１５ｊは、図１の半導体素子の製造方法を説明するフローチャートである。
【０２２２】
実施例に係る半導体素子の製造方法は、半導体構造物を成長させる段階；第１リセスおよび第２リセスを配置する段階、第１絶縁層、第１電極および第２電極を配置する段階、第２導電層を配置する段階、第２絶縁層を配置する段階、接合層を配置する段階、第１導電層を配置する段階、パッシベーション層および電極パッドを配置する段階を含むことができる。
【０２２３】
まず、図１５ａを参照すると、半導体構造物１２０を成長させることができる。第１仮基板Ｔ上に半導体構造物１２０を成長させることができる。例えば、第１仮基板Ｔ上に第１導電型半導体層１２４、活性層１２６、第２導電型半導体層１２７を成長させることができる。
【０２２４】
第１仮基板Ｔは成長基板であり得る。例えば、第１仮基板Ｔは、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＧａＡｓ、ＧａＮ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、またはＧｅのうち少なくとも一つで形成され得、このような種類に限定されない。
【０２２５】
また、半導体構造物１２０は例えば、有機金属化学蒸着法（ＭＯＣＶＤ；Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着法（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学蒸着法（ＰＥＣＶＤ；Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化物気相成長法（ＨＶＰＥ；Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）等の方法を利用して形成され得、これに限定されはしない。
【０２２６】
第１導電型半導体層１２４、活性層１２６、第２導電型半導体層１２７についての説明は前記説明した内容が同様に適用され得る。
【０２２７】
図１５ｂを参照すると、第１リセス１２８と第２リセス１２９を形成することができる。第１リセス１２８は半導体構造物１２０の外側面に沿って配置され得る。したがって、前述した通り、第１リセス１２８により活性層１２６は第１領域と第２領域とに分離され得る。
【０２２８】
そして、第２リセス１２９は第１リセス１２８と同様に、半導体構造物１２０で第２導電型半導体層１２７と活性層１２６を貫通し、第１導電型半導体層１２４の一部の領域まで配置され得る。第２リセス１２９は前述した図７ａ〜図７ｂのように複数個であり得る。
【０２２９】
また、第２リセス１２９は第１リセス１２８とエッチングによって同時に形成され得る。これにより、工程を最小化することができる。それだけでなく、前述した通り、第１リセス１２８と第２リセス１２９とは傾斜角度が同一であり、垂直方向に厚さが同一であり得る。ただし、第１リセス１２８と第２リセス１２９は水平方向の幅が互いに異なり得る。例えば、第１リセス１２８の最小幅Ｗ６は第２リセス１２９の最小幅Ｗ１よりも小さくてもよい。
【０２３０】
図１５ｃを参照すると、第１絶縁層１３１、第１電極１４２および第２電極１４６を配置することができる。第１絶縁層１３１を配置し、第１電極１４２、第２電極１４６を配置することができる。順序は多様に適用され得る。
【０２３１】
例えば、第１絶縁層１３１を半導体構造物１２０の上面に配置し、第１電極１４２と第２電極１４６が配置される位置にパターンを形成することができる。第１絶縁層１３１は第１リセス１２８上に配置され得る。
【０２３２】
そして、第１電極１４２は第１導電型半導体層１２４の上面に配置されて第１導電型半導体層１２４と電気的に連結され得る。そして、第２電極１４６は第２導電型半導体層１２７の上面に配置されて第２導電型半導体層１２７と電気的に連結され得る。
【０２３３】
図１５ｄを参照すると、第２導電層１５０が第１絶縁層１３１の上面に配置され得る。第２導電層１５０は第２電極１４６と電気的に連結され得る。第１絶縁層１３１は第２導電層１５０と第１導電型半導体層１２４を電気的に絶縁することができる。第２導電層１５０は第１リセス１２８上に配置され得る。また、第２導電層１５０は半導体素子の外側面に露出しないようにエッチングされ得る。
【０２３４】
図１５ｅを参照すると、第２絶縁層１３２が半導体構造物１２０上に配置され得る。第２絶縁層１３２は第２導電層１５０を包み込むように配置され得る。また、第２絶縁層１３２は第１絶縁層１３１上に配置されて第１絶縁層１３１を包み込むように配置され得る。これによって、第１絶縁層１３１にクラックが発生しても第２絶縁層１３２が２次的に半導体構造物１２０を保護することができる。
【０２３５】
第２絶縁層１３２は第１電極１４２上に配置され得る。ただし、第２絶縁層１３２は第１電極１４２の上面の一部を露出するように配置され得る。
【０２３６】
図１５ｆを参照すると、第１導電層１６５が第２絶縁層１３２上に配置され得る。第１導電層１６５は前記第１電極１４２の露出した上面に配置され得る。これにより、第１導電層１６５は第１電極１４２と電気的に連結され得る。そして、第２絶縁層１３２は第２電極１４６と第１導電層１６５との間を電気的に絶縁することができる。
【０２３７】
図１５ｇを参照すると、第１導電層１６５上に接合層１６０が配置され得る。接合層１６０は導電性材料を含むことができる。例示的に、接合層１６０は金、錫、インジウム、アルミニウム、シリコン、銀、ニッケル、および銅で構成される群から選択される物質またはこれらの合金を含むことができる。
【０２３８】
図１５ｈを参照すると、接合層１６０上に第２基板Ｔ’が配置され得る。第２基板Ｔ’は図１での基板１７０と同じ基板であり得る。したがって、図１で説明した通り、第２基板Ｔ’は導電性物質で形成され得る。例示的に、第２基板Ｔ’は金属または半導体物質を含むことができる。第２基板Ｔ’は電気伝導度および／または熱電導度が優秀な金属であり得る。この場合、半導体素子の動作時に発生する熱を迅速に外部に放出することができる。また、前記第２基板Ｔ’が導電性物質で構成される場合、前記第１電極１４２は前記第２基板Ｔ’を通じて外部から電流の供給を受けることができる。
【０２３９】
第２基板Ｔ’は、シリコン、モリブデン、シリコン、タングステン、銅およびアルミニウムで構成される群から選択される物質またはこれらの合金を含むことができる。
【０２４０】
そして、図１５ｉを参照すると、第１仮基板Ｔを半導体構造物１２０から分離することができる。例えば、第１仮基板Ｔにレーザーを照射して半導体構造物１２０と第１仮基板Ｔとを分離することができる。ただし、このような方式に限定されるものではない。
【０２４１】
図１５ｊを参照すると、半導体構造物１２０の上面と側面にはパッシベーション層１８０を配置することができる。前述した通り、パッシベーション層１８０の厚さは２００ｎｍ以上〜５００ｎｍ以下であり得る。２００ｎｍ以上の場合、素子を外部の水分や異物から保護して素子の電気的、光学的な信頼性を改善することができ、５００ｎｍ以下の場合、半導体素子に印加されるストレスを減らすことができ、前記半導体素子の光学的、電気的な信頼性が低下したり半導体素子の工程時間が長くなることによって半導体素子の単価が高くなる問題点を改善することができる。ただし、このような構成に限定されるものではない。
【０２４２】
また、パッシベーション層１８０を配置する前に、半導体構造物１２０の上面には凹凸を形成することができる。このような凹凸は半導体構造物１２０から出射する光抽出効率を向上させることができる。凹凸は半導体構造物１２０で生成された光の波長によって高さが異なるように調節され得る。また、パターンを通じて電極パッド１６６を形成することができる。
【０２４３】
そして、半導体構造物１２０は前述した図１３で説明した通り、半導体素子パッケージのリードフレーム上または回路基板の回路パターン上に配置され得る。半導体素子は多様な種類の光源装置に適用され得る。例示的に光源装置は、殺菌装置、硬化装置、照明装置、および表示装置および車両用ランプなどを含む概念であり得る。すなわち、半導体素子はケースに配置されて光を提供する多様な電子デバイスに適用され得る。
【０２４４】
殺菌装置は、実施例に係る半導体素子を具備して所望の領域を殺菌することができる。殺菌装置は、浄水器、エアコン、冷蔵庫などの生活家電に適用され得るが、必ずしもこれに限定されるものではない。すなわち、殺菌装置は殺菌が必要な多様な製品（例：医療機器）のすべてに適用され得る。
【０２４５】
例示的に、浄水器は循環する水を殺菌するために、実施例に係る殺菌装置を具備することができる。殺菌装置は水が循環するノズルまたは吐出口に配置されて紫外線を照射することができる。この時、殺菌装置は防水構造を含むことができる。
【０２４６】
硬化装置は、実施例に係る半導体素子を具備して多様な種類の液体を硬化させることができる。液体は紫外線が照射されると硬化する多様な物質をすべて含む最広義の概念であり得る。例示的に硬化装置は、多様な種類のレジンを硬化させることができる。または硬化装置はマニキュアのような美容製品の硬化に適用されてもよい。
【０２４７】
照明装置は、基板と実施例の半導体素子を含む光源モジュール、光源モジュールの熱を発散させる放熱部および外部から提供された電気的信号を処理または変換して光源モジュールに提供する電源提供部を含むことができる。また、照明装置は、ランプ、ヘッドランプ、または街路灯などを含むことができる。
【０２４８】
表示装置は、ボトムカバー、反射板、発光モジュール、導光板、光学シート、ディスプレイパネル、画像信号出力回路およびカラーフィルターを含むことができる。ボトムカバー、反射板、発光モジュール、導光板および光学シートはバックライトユニット（Ｂａｃｋｌｉｇｈｔ  Ｕｎｉｔ）を構成することができる。
【０２４９】
反射板はボトムカバー上に配置され、発光モジュールは光を放出することができる。導光板は反射板の前方に配置されて発光モジュールから発散する光を前方に案内し、光学シートはプリズムシートなどを含んで構成されて導光板の前方に配置され得る。ディスプレイパネルは光学シートの前方に配置され、画像信号出力回路はディスプレイパネルに画像信号を供給し、カラーフィルターはディスプレイパネルの前方に配置され得る。
【０２５０】
半導体素子は表示装置のバックライトユニットに使用される時、エッジタイプのバックライトユニットとして使用されたり直下タイプのバックライトユニットとして使用され得る。
【０２５１】
半導体素子は前述した発光ダイオードの他にレーザーダイオードでもよい。
【０２５２】
レーザーダイオードは、発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。そして、ｐ−型の第１導電型半導体とｎ−型の第２導電型半導体を接合させた後、電流を流した時に光が放出されるｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ（電界発光）現象を利用するが、放出される光の方向性と位相において差がある。すなわち、レーザーダイオードは、励起放出（ｓｔｉｍｕｌａｔｅｄ  ｅｍｉｓｓｉｏｎ）という現象と補強干渉現象などを利用して、一つの特定の波長（単色光、ｍｏｎｏｃｈｒｏｍａｔｉｃ  ｂｅａｍ）を有する光が同じ位相を有して同じ方向に放出され得、このような特性によって光通信や医療用装備および半導体工程装備などに使用され得る。
【０２５３】
受光素子としては、光を検出してその強度を電気信号に変換する一種のトランスデューサーである光検出器（ｐｈｏｔｏｄｅｔｅｃｔｏｒ）を例に挙げることができる。このような光検出器として、光電池（シリコン、セレン）、 光出力素子（硫化カドミウム、セレン化カドミウム）、フォトダイオード（例えば、ｖｉｓｉｂｌｅ  ｂｌｉｎｄ  ｓｐｅｃｔｒａｌ  ｒｅｇｉｏｎでもｔｒｕｅ  ｂｌｉｎｄ  ｓｐｅｃｔｒａｌ  ｒｅｇｉｏｎでピーク波長を有するＰＤ）、フォトトランジスタ、光電子増倍管、光電管（真空、ガス封入  ）、ＩＲ（Ｉｎｆｒａ−Ｒｅｄ）検出器などがあるが、実施例はこれに限定されない。
【０２５４】
また、光検出器のような半導体素子は、一般的に光変換効率が優秀な直接遷移半導体（ｄｉｒｅｃｔ  ｂａｎｄｇａｐ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を利用して製作され得る。または光検出器は構造が多様であり、最も一般的な構造としては、ｐ−ｎ接合を利用するｐｉｎ型光検出器と、ショットキー接合（Ｓｃｈｏｔｔｋｙ  ｊｕｎｃｔｉｏｎ）を利用するショットキー型光検出器と、ＭＳＭ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍｅｔａｌ）型光検出器などがある。
【０２５５】
フォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ）は発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができ、ｐｎ接合またはｐｉｎ構造で形成される。フォトダイオードは逆バイアスあるいはゼロバイアスを印加して動作するようになり、光がフォトダイオードに入射すると電子と正孔が生成されて電流が流れる。この時、電流の大きさはフォトダイオードに入射する光の強度にほぼ比例し得る。
【０２５６】
光電池または太陽電池（ｓｏｌａｒ  ｃｅｌｌ）はフォトダイオードの一種であって、光を電流に変換することができる。太陽電池は、発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。
【０２５７】
また、ｐ−ｎ接合を利用した一般的なダイオードの整流特性を通じて電子回路の整流器としても利用され得、超高周波回路に適用されて発振回路などに適用され得る。
【０２５８】
また、前述した半導体素子は必ずしも半導体でのみ具現されず、場合により金属物質をさらに含むこともできる。例えば、受光素子のような半導体素子は、Ａｇ、Ａｌ、Ａｕ、Ｉｎ、Ｇａ、Ｎ、Ｚｎ、Ｓｅ、Ｐ、またはＡｓのうち少なくとも一つを利用して具現され得、ｐ型やｎ型ドーパントによってドーピングされた半導体物質や真性半導体物質を利用して具現されてもよい。
【０２５９】
以上、実施例を中心に説明したが、これは単に例示に過ぎず、本発明を限定するものではなく、本発明が属する分野の通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲で以上で例示されていない多様な変形と応用が可能であることが分かるはずである。例えば、実施例に具体的に示された各構成要素は変形して実施できるものである。そして、このような変形と応用に関連する差異点は添付された特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
【図１】
2019121800.tif 000003
【図２】
2019121800.tif 000004
【図３】
2019121800.tif 000005
【図４】
2019121800.tif 000006
【図５ａ】
2019121800.tif 000007
【図５ｂ】
2019121800.tif 000008
【図５ｃ】
2019121800.tif 000009
【図６ａ】
2019121800.tif 000010
【図６ｂ】
2019121800.tif 000011
【図７ａ】
2019121800.tif 000012
【図７ｂ】
2019121800.tif 000013
【図７ｃ】
2019121800.tif 000014
【図７ｄ】
2019121800.tif 000015
【図７ｅ】
2019121800.tif 000016
【図７ｆ】
2019121800.tif 000017
【図８ａ】
2019121800.tif 000018
【図８ｂ】
2019121800.tif 000019
【図８ｃ】
2019121800.tif 000020
【図９】
2019121800.tif 000021
【図１０ａ】
2019121800.tif 000022
【図１０ｂ】
2019121800.tif 000023
【図１１】
2019121800.tif 000024
【図１２】
2019121800.tif 000025
【図１３】
2019121800.tif 000026
【図１４】
2019121800.tif 000027
【図１５ａ】
2019121800.tif 000028
【図１５ｂ】
2019121800.tif 000029
【図１５ｃ】
2019121800.tif 000030
【図１５ｄ】
2019121800.tif 000031
【図１５ｅ】
2019121800.tif 000032
【図１５ｆ】
2019121800.tif 000033
【図１５ｇ】
2019121800.tif 000034
【図１５ｈ】
2019121800.tif 000035
【図１５ｉ】
2019121800.tif 000036
【図１５ｊ】
2019121800.tif 000037