(57)【要約】      （修正有）【課題】回路基板に接続されるモジュールを考慮して、回路基板の設定を変更できる情報処理装置を提供する。【解決手段】回路の機能を変更でき、かつ、モジュールと接続される回路基板と接続可能な情報処理装置（画像形成装置１０）は、前記モジュールが送信する判定データと、前記回路基板が送信する設定データとを受信する受信部と、前記判定データに基づいて、前記モジュールの種類を判定するモジュール判定部と、前記モジュールの種類に基づく保存データと、前記設定データとを比較する比較部と、前記設定データと、前記保存データとが異なると、前記回路基板に前記保存データを送信する送信部とを備える。【選択図】図３
2019133474.tif 000002
【特許請求の範囲】
【請求項１】
回路の機能を変更でき、かつ、モジュールと接続される回路基板と接続可能な情報処理装置であって、
前記モジュールが送信する判定データと、前記回路基板が送信する設定データとを受信する受信部と、
前記判定データに基づいて、前記モジュールの種類を判定するモジュール判定部と、
前記モジュールの種類に基づく保存データと、前記設定データとを比較する比較部と、
前記設定データと、前記保存データとが異なると、前記回路基板に前記保存データを送信する送信部と
を備えることを特徴とする情報処理装置。
【請求項２】
前記情報処理装置は、
前記保存データが記憶される記憶部と、
前記記憶部から前記保存データを取得する取得部と、
を更に備え、
前記取得部は、
前記モジュール判定部による判定結果に基づいて、前記保存データを前記記憶部から取得し、
前記比較部は、
前記取得部によって取得される前記保存データと、前記設定データとを比較する
請求項１に記載の情報処理装置。
【請求項３】
前記情報処理装置は、
前記設定データに基づいて、前記回路基板の設定を変更できたか否かを判断する判断部と、
前記回路基板の設定が前記判断部によって変更できなかったと判断されると、表示を行う表示制御部と、
を更に備える請求項１又は２に記載の情報処理装置。
【請求項４】
前記情報処理装置は、
複数の前記回路基板を接続可能な接続部
を更に備える請求項１乃至３のいずれかに記載の情報処理装置。
【請求項５】
回路の機能を変更でき、かつ、モジュールと接続される回路基板と接続可能な情報処理装置が行う設定方法であって、
情報処理装置が、前記モジュールが送信する判定データと、前記回路基板が送信する設定データとを受信する受信ステップと、
情報処理装置が、前記判定データに基づいて、前記モジュールの種類を判定するモジュール判定ステップと、
情報処理装置が、前記モジュールの種類に基づく保存データと、前記設定データとを比較する比較ステップと、
情報処理装置が、前記設定データと、前記保存データとが異なると、前記回路基板に前記保存データを送信する送信ステップと
を含むことを特徴とする設定方法。
【請求項６】
前記保存データに基づいて、前記回路基板の設定が変更できたか否かを判断する判断ステップ
を更に含む請求項５に記載の設定方法。
【請求項７】
回路の機能を変更でき、かつ、モジュールと接続される回路基板と接続可能なコンピュータに設定方法を実行させるためのプログラムであって、
コンピュータが、前記モジュールが送信する判定データと、前記回路基板が送信する設定データとを受信する受信ステップと、
コンピュータが、前記判定データに基づいて、前記モジュールの種類を判定するモジュール判定ステップと、
コンピュータが、前記モジュールの種類に基づく保存データと、前記設定データとを比較する比較ステップと、
コンピュータが、前記設定データと、前記保存データとが異なると、前記回路基板に前記保存データを送信する送信ステップと
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、設定方法及びプログラムに関する。
【背景技術】
【０００２】
複数の回路基板が、いわゆるマザーボード等と呼ばれる集合基板に装着され、複数の回路基板を用いて、電子機器が情報処理を行う方法が知られている。
【０００３】
例えば、まず、複数の基板を備える電子機器が、各基板に設定すべき機能情報を記憶する。そして、基板が装着されると、電子機器は、機能情報を配信する。このようにして、回路基板を集合基板に装着するだけで、確実に所望の性能を備えた電子機器を実現する方法が知られている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、情報処理装置に接続される回路基板には、更にモジュールが接続される場合がある。このような場合には、回路基板は、接続されるモジュールを考慮して設定が行われる場合が多い。一方で、従来の方法では、接続されるモジュールを考慮して回路基板の設定していないため、不具合が生じる場合が多い。
【０００５】
本発明の一態様は、回路基板に接続されるモジュールを考慮して、回路基板の設定を変更できる情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態による
回路の機能を変更でき、かつ、モジュールと接続される回路基板と接続可能な情報処理装置は、
前記モジュールが送信する判定データと、前記回路基板が送信する設定データとを受信する受信部と、
前記判定データに基づいて、前記モジュールの種類を判定するモジュール判定部と、
前記モジュールの種類に基づく保存データと、前記設定データとを比較する比較部と、
前記設定データと、前記保存データとが異なると、前記回路基板に前記保存データを送信する送信部と
を備えることを特徴とする。
【発明の効果】
【０００７】
本発明の実施形態による情報処理装置は、回路基板に接続されるモジュールを考慮して、回路基板の設定を変更できる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る情報処理装置を有する画像形成装置の全体構成例を示す概要図である。
【図２】第１実施形態に係る情報処理装置を有する画像形成装置のハードウェア構成例を示すブロック図である。
【図３】第１実施形態に係る情報処理装置の機能構成例を示す機能ブロック図である。
【図４】第１実施形態に係る情報処理装置による全体処理例を示すフローチャートである。
【図５】第２実施形態に係る情報処理装置を有する画像形成装置のハードウェア構成例を示すブロック図である。
【図６】第２実施形態に係る情報処理装置の機能構成例を示す機能ブロック図である。
【図７】第２実施形態に係る情報処理装置による全体処理例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、発明を実施するための形態について、図面を参照して説明する。
【００１０】
＜第１実施形態＞
＜情報処理装置を有する画像形成装置の全体構成例＞
図１は、第１実施形態に係る情報処理装置を有する画像形成装置の全体構成例を示す概要図である。例えば、マザーボードは、図示するような画像形成装置１０等に用いられる。
【００１１】
画像形成装置１０は、例えば、給紙、折り、ステープル、裁断又はこれらの組み合わせ等の機能を持つ周辺機器を有する。
【００１２】
具体的には、図示する例では、画像形成装置１０には、大容量給紙ユニット１０１等が接続される。例えば、大容量給紙ユニット１０１は、画像形成装置１０に、用紙等を供給する。また、この例では、画像形成装置１０には、サーバ３等が接続される。例えば、サーバ３は、画像形成装置１０に、様々なデータを送信する。さらに、この例では、画像形成装置１０には、インサータ４等が接続される。例えば、インサータ４は、表紙等の利用に使用される。さらにまた、この例では、画像形成装置１０には、折りユニット１０４等が接続される。例えば、折りユニット１０４は、用紙等を所定の形状に折り曲げる処理を行う。また、この例では、画像形成装置１０には、フィニッシャー６等が接続される。例えば、フィニッシャー６は、用紙等に対してステープル及びパンチ等を行う。さらに、この例では、画像形成装置１０には、裁断機７等が接続される。例えば、裁断機７は、用紙等を所定のサイズに裁断する。以上のような周辺機器が、画像形成装置１０に接続されるが、周辺機器は、用途等によって様々に組み合わされてもよい。
【００１３】
そして、画像形成装置１０は、マザーボード等の情報処理装置を備える。以下、情報処理装置がマザーボードである例で説明する。また、マザーボードは、回路基板を接続するため、スロット等を有する。すなわち、スロットに回路基板を挿入することで、マザーボードは、回路基板を接続し、機能を拡張できる。
【００１４】
以下、図示するように、マザーボードが、回路基板を介して、画像読取装置１０８と、画像データ伝送装置１０９とに接続される例で説明する。この例では、マザーボードは、画像読取装置１０８と、画像データ伝送装置１０９とから、各装置が送信するそれぞれの画像データを受け取る。そして、画像データは、各回路基板によって画像処理等の処理が行われる。次に、回路基板によって処理が行われた画像データが、マザーボードに送られる。
【００１５】
例えば、画像読取装置１０８は、センサ等である。したがって、画像読取装置１０８は、用紙上に印刷された画像を読み取り、画像データを生成する。一方で、画像データ伝送装置１０９は、例えば、画像形成装置における、いわゆるコントローラである。ゆえに、画像データ伝送装置１０９は、入力されるデータ等に対して画像処理等を行うことで画像データを生成できる。
【００１６】
そして、仮に、各回路基板が同一の画像処理を行うとすると、マザーボードは、センサによって読み取られた画像に対して回路基板が画像処理を行った結果を示す画像データと、コントローラが送る画像に対して回路基板が画像処理を行った結果を示す画像データとを比較できる。そして、マザーボードは、比較結果に基づいて、補正処理等を行うことができる。このように、補正処理等を行うことで、画像形成装置１０は、画質を向上させることができる。
【００１７】
＜ハードウェア構成例＞
図２は、第１実施形態に係る情報処理装置を有する画像形成装置のハードウェア構成例を示すブロック図である。以下、図示するように、マザーボード１０Ｈ３に対して、回路基板の例であるＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）が２枚接続される場合を例に説明する。
【００１８】
まず、マザーボード１０Ｈ３は、スロット１０Ｈ３１、スロット１０Ｈ３２、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０Ｈ３３、ＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）１０Ｈ３４及びＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１０Ｈ３７等を有する。
【００１９】
そして、マザーボード１０Ｈ３が備えるＣＰＵ１０Ｈ３３は、ＲＡＭ１０Ｈ３７を作業領域として利用し、ＲＯＭ１０Ｈ３４等に格納されているプログラムを実行して各モジュールの制御を行う。また、マザーボード１０Ｈ３が備えるＣＰＵ１０Ｈ３３は、ＲＯＭ１０Ｈ３４等に格納されているプログラムを実行し、画像データに対する処理を実行する。
【００２０】
スロット１０Ｈ３１及びスロット１０Ｈ３２は、ＰＣＢをマザーボード１０Ｈ３に電気的及び機械的に接続させるためのコネクタ等である。
【００２１】
ＣＰＵ１０Ｈ３３は、演算装置及び制御装置の例である。
【００２２】
ＲＯＭ１０Ｈ３４は、様々なデータが記憶できる記憶装置の例である。
【００２３】
以下、スロット１０Ｈ３１によってマザーボード１０Ｈ３に接続されるＰＣＢを第１ＰＣＢ１０Ｈ１とし、スロット１０Ｈ３２によってマザーボード１０Ｈ３に接続されるＰＣＢを第２ＰＣＢ１０Ｈ２とする。そして、以下に説明する例では、第１ＰＣＢ１０Ｈ１及び第２ＰＣＢ１０Ｈ２は、同一の構成であるとする。
【００２４】
図示するように、第１ＰＣＢ１０Ｈ１は、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）１０Ｈ１１と、ＲＯＭ１０Ｈ１２とを有する。同様に、第２ＰＣＢ１０Ｈ２は、ＦＰＧＡ１０Ｈ２１と、ＲＯＭ１０Ｈ２２とを有する。
【００２５】
ＦＰＧＡ１０Ｈ１１及びＦＰＧＡ１０Ｈ２１は、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）の例である。
【００２６】
ＲＯＭ１０Ｈ１２及びＲＯＭ１０Ｈ２２は、各ＰＣＢが有するそれぞれのＦＰＧＡを設定するための設定データ等を記憶する記憶装置の例である。
【００２７】
ＲＯＭ１０Ｈ１２及びＲＯＭ１０Ｈ２２が記憶する設定データは、いわゆるコンフィギュレーション（Ｃｏｎｆｉｇｕｒａｔｉｏｎ）用のデータである。したがって、設定データは、例えば、電源投入時等にＲＯＭからＦＰＧＡにダウンロードされ、コンフィギュレーションに用いられる。
【００２８】
つまり、ユーザは、設定データを書き換えることでＦＰＧＡの機能を変更することができる。具体的には、まず、ＦＰＧＡに実行させたい処理に合わせて、ユーザがパラメータ等を入力し、設定データが生成される。そして、設定データが、ＲＯＭ１０Ｈ１２等の不揮発性の記憶装置に、ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）等であらかじめ記憶される。このようにすると、回路基板上に実装される回路の機能を変更することができる。
【００２９】
さらに、各回路基板には、モジュールが接続される。以下、図示するように、第１ＰＣＢ１０Ｈ１に、第１モジュールＭ１が接続され、一方で、第２ＰＣＢ１０Ｈ２に第２モジュールＭ２が接続されるとする。
【００３０】
モジュールは、例えば、図１に示すように、センサ又はコントローラ等の装置である。また、モジュールは、図示するように、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）Ｍ１１及びＩＣＭ２１等を有し、画像データ及び判定データ等のデータを回路基板に送信することができる。
【００３１】
設定データは、モジュールの種類等を考慮して生成される。例えば、モジュールが回路基板に画像データを送信する場合では、モジュールの仕様等によって、画像データのサイズ等が定まっている場合が多い。この場合には、受信側となる回路は、設定データに基づいて、受信する画像データのサイズがあらかじめ設定される。このように、モジュールは、種類等によって、送信するデータの送り先となる回路の設定に影響を与える装置である。したがって、モジュールは、上記のように、センサ又はコントローラ等でなくともよく、他の種類の情報処理装置でもよい。
【００３２】
なお、モジュールの種類は、いわゆる機種等でなくともよい。すなわち、モジュールの種類は、データの送信先となる回路の設定に影響を与えるモード等でもよい。具体的には、同一のモジュールであっても、モードが異なると、モジュールが送信する画像データは、サイズが異なる場合がある。このような場合には、モジュールの種類は、モード等も考慮して判定されてもよい。
【００３３】
以下、各ＰＣＢが有するＲＯＭに書き込まれ、各ＰＣＢが有するＦＰＧＡの機能を設定している設定データを単に「設定データ」という。また、各ＰＣＢに設定されている設定データを区別するため、第１ＰＣＢ１０Ｈ１が記憶している設定データを「第１設定データＤ１１」という。一方で、第２ＰＣＢ１０Ｈ２が記憶している設定データを「第２設定データＤ１２」という。
【００３４】
したがって、設定データは、各ＰＣＢが有する機能によって異なるため、各ＰＣＢに接続されるモジュールの種類によって異なるデータが用いられる。したがって、各ＰＣＢが備えるべき機能が仕様等によって定まっている場合には、機能に基づいて用いられるべき設定データが定まる。
【００３５】
そして、設定データは、マザーボード１０Ｈ３が有するＲＯＭ１０Ｈ３４にも別途あらかじめ保存される。以下、マザーボード１０Ｈ３が有するＲＯＭ１０Ｈ３４に保存される設定データを「保存データ」という。保存データは、例えば、ＰＣＢごとに、各ＰＣＢの機能に対応して保存される。以下、各ＰＣＢ用の保存データを区別するため、第１ＰＣＢ１０Ｈ１用の保存データを「第１保存データＤ２１」という。一方で、第２ＰＣＢ１０Ｈ２用の保存データを「第２保存データＤ２２」という。
【００３６】
＜機能構成例＞
図３は、第１実施形態に係る情報処理装置の機能構成例を示す機能ブロック図である。具体的には、マザーボード１０Ｈ３は、例えば、受信部ＦＮ１、モジュール判定部ＦＮ２、比較部ＦＮ３及び送信部ＦＮ４等を備える。また、図示するように、マザーボード１０Ｈ３は、取得部ＦＮ５及び記憶部ＦＮ６等を更に備えるのが望ましい。以下、図示するような機能構成を例に説明する。
【００３７】
＜マザーボード＞
マザーボード１０Ｈ３が備える受信部ＦＮ１、モジュール判定部ＦＮ２、比較部ＦＮ３、送信部ＦＮ４及び取得部ＦＮ５等の各機能は、例えば、マザーボード１０Ｈ３が備えるＲＯＭ１０Ｈ３４に格納されているプログラムを実行することで実現される。また、マザーボード１０Ｈ３が備える記憶部ＦＮ６は、例えば、マザーボード１０Ｈ３が備えるＲＯＭ１０Ｈ３４等で実現される。
【００３８】
受信部ＦＮ１は、第１ＰＣＢ１０Ｈ１が備える第１データ送受信部Ｆ１０から送られる第１判定データＤＪ１を受け取る。そして、受信部ＦＮ１は、受け取った第１判定データＤＪ１をモジュール判定部ＦＮ２に出力する。
【００３９】
同様に、受信部ＦＮ１は、第２ＰＣＢ１０Ｈ２が備える第２データ送受信部Ｆ２０から送られる第２判定データＤＪ２を受け取る。そして、受信部ＦＮ１は、受け取った第２判定データＤＪ２をモジュール判定部ＦＮ２に出力する。
【００４０】
また、受信部ＦＮ１は、第１ＰＣＢ１０Ｈ１が備える第１データ記憶部Ｆ１３に記憶される第１設定データＤ１１を受け取る。そして、受信部ＦＮ１は、受け取った第１設定データＤ１１を比較部ＦＮ３に出力する。
【００４１】
同様に、受信部ＦＮ１は、第２ＰＣＢ１０Ｈ２が備える第２データ記憶部Ｆ２３に記憶される第２設定データＤ１２を受け取る。そして、受信部ＦＮ１は、受け取った第２設定データＤ１２を比較部ＦＮ３に出力する。
【００４２】
モジュール判定部ＦＮ２は、受信部ＦＮ１から受け取った第１判定データＤＪ１に基づいて、第１モジュールＭ１の種類を判定する。そして、モジュール判定部ＦＮ２は、判定結果を比較部ＦＮ３に出力する。
【００４３】
同様に、モジュール判定部ＦＮ２は、受信部ＦＮ１から受け取った第２判定データＤＪ２に基づいて、第２モジュールＭ２の種類を判定する。そして、モジュール判定部ＦＮ２は、判定結果を比較部ＦＮ３に出力する。
【００４４】
記憶部ＦＮ６は、第１保存データＤ２１と、第２保存データＤ２２とを記憶する。
【００４５】
取得部ＦＮ５は、送信部ＦＮ４又は比較部ＦＮ３からの要求に応じて、記憶部ＦＮ６に記憶される保存データを読み出し、送信部ＦＮ４又は比較部ＦＮ３に出力する。
【００４６】
送信部ＦＮ４は、第１データ送受信部Ｆ１０に、第１モジュールＭ１の第１判定データＤＪ１を受信部ＦＮ１に送るように送信要求を送る。
【００４７】
同様に、送信部ＦＮ４は、第２データ送受信部Ｆ２０に、第２モジュールＭ２の第２判定データＤＪ２を受信部ＦＮ１に送るように送信要求を送る。
【００４８】
また、送信部ＦＮ４は、第１データ送受信部Ｆ１０に、第１データ読取部Ｆ１２で第１設定データＤ１１を読み出し、第１設定データＤ１１を受信部ＦＮ１に送るように送信要求を送る。
【００４９】
同様に、送信部ＦＮ４は、第２データ送受信部Ｆ２０に、第２データ読取部Ｆ２２で第２設定データＤ１２を読み出し、第２設定データＤ１２を受信部ＦＮ１に送るように送信要求を送る。
【００５０】
さらに、送信部ＦＮ４は、比較部ＦＮ３による比較結果に応じて取得部ＦＮ５に、各設定データを読み出すよう要求し、第１データ送受信部Ｆ１０又は第２データ送受信部Ｆ２０に取得部ＦＮ５が取得する第１保存データＤ２１又は第２保存データＤ２２を送信する。
【００５１】
比較部ＦＮ３は、受信部ＦＮ１から受け取る第１判定データＤＪ１に基づいて、取得部ＦＮ５によって、第１ＰＣＢ１０Ｈ１に設定されるべき設定データである第１保存データＤ２１を読み出す。そして、比較部ＦＮ３は、取得部ＦＮ５から受け取った第１保存データＤ２１と、第１データ送受信部Ｆ１０から受け取った第１設定データＤ１１とを比較し、比較結果を送信部ＦＮ４に出力する。
【００５２】
同様に、比較部ＦＮ３は、受信部ＦＮ１から受け取る第２判定データＤＪ２に基づいて、取得部ＦＮ５によって、第２ＰＣＢ１０Ｈ２に設定されるべき設定データである第２保存データＤ２２を読み出す。そして、比較部ＦＮ３は、取得部ＦＮ５から受け取った第２保存データＤ２２と、第２データ送受信部Ｆ２０から受け取った第２設定データＤ１２とを比較し、比較結果を送信部ＦＮ４に出力する。
【００５３】
また、送信部ＦＮ４は、比較部ＦＮ３から受け取る比較結果に基づいて、第１設定データＤ１１と、第１保存データＤ２１とが一致しない場合には、取得部ＦＮ５に、第１保存データＤ２１を取得するよう要求する。そして、送信部ＦＮ４は、取得した第１保存データＤ２１を第１データ送受信部Ｆ１０に送信する。続いて、送信部ＦＮ４は、第１ＰＣＢ１０Ｈ１に、ＦＰＧＡの機能を書き換える要求を行う。
【００５４】
一方で、送信部ＦＮ４は、比較部ＦＮ３から受け取る比較結果に基づいて、第１設定データＤ１１と、第１保存データＤ２１とが一致する場合には、第１保存データＤ２１を第１データ送受信部Ｆ１０に送信せず、ＦＰＧＡの機能を書き換える要求も行わない。
【００５５】
同様に、送信部ＦＮ４は、比較部ＦＮ３から受け取る比較結果に基づいて、第２設定データＤ１２と、第２保存データＤ２２とが一致しない場合には、取得部ＦＮ５に、第２保存データＤ２２を取得するよう要求する。そして、送信部ＦＮ４は、取得した第２保存データＤ２２を第２データ送受信部Ｆ２０に送信する。続いて、送信部ＦＮ４は、第２ＰＣＢ１０Ｈ２に、ＦＰＧＡの機能を書き換える要求を行う。
【００５６】
一方で、送信部ＦＮ４は、比較部ＦＮ３から受け取る比較結果に基づいて、第２設定データＤ１２と、第２保存データＤ２２とが一致する場合には、第２保存データＤ２２を第２データ送受信部Ｆ２０に送信せず、ＦＰＧＡの機能を書き換える要求も行わない。
【００５７】
＜ＰＣＢ＞
第１ＰＣＢ１０Ｈ１が備える第１データ送受信部Ｆ１０、第１データ書込部Ｆ１１及び第１データ読取部Ｆ１２等の各機能は、例えば、第１ＰＣＢ１０Ｈ１が有するＲＯＭ１０Ｈ１２に記憶される設定データに応じて、ＦＰＧＡ１０Ｈ１１が実現させる機能である。又は、第１ＰＣＢ１０Ｈ１の各機能は、マザーボード１０Ｈ３が有するＣＰＵ１０Ｈ３３が、ＲＯＭ１０Ｈ３４からプログラムを読み出してＦＰＧＡ１０Ｈ１１を設定することで実現させてもよい。
【００５８】
なお、第２ＰＣＢ１０Ｈ２が備える第２データ送受信部Ｆ２０、第２データ書込部Ｆ２１、第２データ読取部Ｆ２２及び第２データ記憶部Ｆ２３等の各機能は、第１ＰＣＢ１０Ｈ１と同様であり、説明を省略する。
【００５９】
第１データ送受信部Ｆ１０は、送信部ＦＮ４から送られる各要求を受け取り、受け取った要求に応じて処理を行う。具体的には、第１判定データＤＪ１を受信部ＦＮ１に送信する送信要求を受け取ると、第１データ送受信部Ｆ１０は、第１判定データ送信部Ｍ１Ｆ１に、第１判定データＤＪ１を第１データ送受信部Ｆ１０に送信するよう送信要求を送る。そして、第１データ送受信部Ｆ１０は、第１判定データＤＪ１を受け取ると、受け取った第１判定データＤＪ１を受信部ＦＮ１に送信する。
【００６０】
また、第１データ送受信部Ｆ１０は、送信部ＦＮ４から第１設定データＤ１１を送るよう送信要求を受け取ると、第１データ読取部Ｆ１２に、第１データ記憶部Ｆ１３から第１設定データＤ１１を読み出させる。そして、第１データ送受信部Ｆ１０は、読み出された第１設定データＤ１１を受信部ＦＮ１に送信する。
【００６１】
さらに、第１データ送受信部Ｆ１０は、送信部ＦＮ４から、第１ＰＣＢ１０Ｈ１が有するＦＰＧＡの機能の書換要求と、第１保存データＤ２１とを受け取ると、第１データ書込部Ｆ１１に、第１保存データＤ２１を出力する。
【００６２】
第１データ書込部Ｆ１１は、第１データ送受信部Ｆ１０から受け取る第１保存データＤ２１に基づいて、第１データ記憶部Ｆ１３が記憶する第１設定データＤ１１を書き換える。
【００６３】
第１データ記憶部Ｆ１３は、第１ＰＣＢ１０Ｈ１が有するＦＰＧＡの機能を実現するため、第１設定データＤ１１を記憶する。
【００６４】
第１データ読取部Ｆ１２は、第１データ記憶部Ｆ１３が記憶する第１設定データＤ１１を読み出す。そして、読み出された第１設定データＤ１１は、受信部ＦＮ１に送信される。
【００６５】
＜モジュール＞
第１モジュールＭ１が備える第１判定データ送信部Ｍ１Ｆ１は、第１モジュールＭ１が有するＩＣＭ１１が実現させる機能である。
【００６６】
第１判定データ送信部Ｍ１Ｆ１は、第１ＰＣＢ１０Ｈ１の第１データ送受信部Ｆ１０に、第１モジュールＭ１が有するＲＯＭ等が記憶する第１判定データＤＪ１を送信する。
【００６７】
なお、第２モジュールＭ２が備える第２判定データ送信部Ｍ２Ｆ１は、第１モジュールＭ１と同様であるため、説明を省略する。
【００６８】
以上のような機能構成であると、マザーボード１０Ｈ３は、接続されるモジュールを考慮して、回路基板の設定を変更できる。例えば、モジュールの種類に合わせた設定データが用いられないと、回路基板は、動作しなかったり、誤動作したり又は故障したりする等の不具合が発生しやすい。
【００６９】
一方で、複数の回路基板が接続可能な接続部等がある構成では、例えば、リサイクル又は回路基板が誤った接続部に誤挿入される場合等がある。このように、誤挿入があっても、あらかじめ回路基板に設定されるＩＤを照合することで、接続される回路基板を特定し、不具合を防げる場合もある。
【００７０】
しかし、ＩＤは、回路基板にあらかじめ定まっているため、回路基板に接続されるモジュールが変更されるのは、ＩＤを照合するのでは対応できない場合が多い。そのため、モジュールの変更等があると、モジュールの種類と、回路基板の設定とが合っていない場合が多い。したがって、モジュールの変更等があると、回路基板に不具合が発生しやすい。
【００７１】
これに対して、図示するような機能構成であると、例えば、第１モジュールと、第２モジュールとが逆に接続されるような変更があっても、マザーボード１０Ｈ３は、各回路基板にモジュールの種類に合わせた設定データを送信する。そして、各回路基板は、マザーボード１０Ｈ３から送信される設定データに変更する。このような変更が行われると、回路基板がモジュールの種類に合った設定となるため、各回路基板は、不具合が発生するのを少なくできる。ゆえに、マザーボード１０Ｈ３は、回路基板の誤挿入又はモジュールが逆に接続される等の接続状況の変更があっても、回路基板の動作を補償できる。
【００７２】
＜全体処理例＞
図４は、第１実施形態に係る情報処理装置による全体処理例を示すフローチャートである。以下、図２に示すハードウェア構成のように、第１モジュールＭ１、第１ＰＣＢ１０Ｈ１、第２モジュールＭ２、第２ＰＣＢ１０Ｈ２及びマザーボード１０Ｈ３が接続された上で電源が投入された際に行われる処理を例に説明する。
【００７３】
まず、ステップＳ１０１乃至ステップＳ１１３は、第１モジュールＭ１、第１ＰＣＢ１０Ｈ１及びマザーボード１０Ｈ３についての処理例である。
【００７４】
ステップＳ１０１では、マザーボード１０Ｈ３が備える送信部ＦＮ４は、第１判定データＤＪ１を第１ＰＣＢ１０Ｈ１に要求する。
【００７５】
ステップＳ１０２では、第１ＰＣＢ１０Ｈ１が備える第１データ送受信部Ｆ１０は、第１判定データＤＪ１を第１モジュールＭ１に要求する。
【００７６】
ステップＳ１０３では、第１モジュールＭ１が備える第１判定データ送信部Ｍ１Ｆ１は、第１判定データＤＪ１を第１ＰＣＢ１０Ｈ１が備える第１データ送受信部Ｆ１０に送信する。
【００７７】
ステップＳ１０４では、第１ＰＣＢ１０Ｈ１が備える第１データ送受信部Ｆ１０は、第１判定データＤＪ１をマザーボード１０Ｈ３が備える受信部ＦＮ１に送信する。
【００７８】
各判定データは、モジュールの種類を識別できるＩＤ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）等である。また、各判定データは、例えば、各モジュールが有するＩＣ等にあらかじめ設定される。つまり、各判定データは、モジュールの種類が識別できる形式であればよく、例えば、識別番号等でもよいし、型番等を示す文字、記号、番号又はこれらの組み合わせ等でもよい。
【００７９】
ステップＳ１０５では、マザーボード１０Ｈ３が備えるモジュール判定部ＦＮ２は、第１判定データＤＪ１に基づいて第１モジュールＭ１の種類を判定する。上記の通り、ステップＳ１０４で送信される第１判定データＤＪ１があるため、マザーボード１０Ｈ３が備えるモジュール判定部ＦＮ２は、モジュールの種類を判定できる。
【００８０】
ステップＳ１０６では、マザーボード１０Ｈ３が備える送信部ＦＮ４は、第１ＰＣＢ１０Ｈ１に第１設定データＤ１１を要求する。
【００８１】
ステップＳ１０７では、第１ＰＣＢ１０Ｈ１が備える第１データ読取部Ｆ１２は、ステップＳ１０６による要求に応じて、ＲＯＭ１０Ｈ１２から第１設定データＤ１１を読み出す。
【００８２】
ステップＳ１０８では、第１ＰＣＢ１０Ｈ１が備える第１データ送受信部Ｆ１０は、ステップＳ１０６による要求に応じて、第１設定データＤ１１をマザーボード１０Ｈ３が備える受信部ＦＮ１へ送信する。
【００８３】
ステップＳ１０９では、マザーボード１０Ｈ３が備える取得部ＦＮ５は、第１モジュールＭ１の種類の判定結果に基づいて、ＲＯＭ１０Ｈ３４から第１保存データＤ２１を読み出す。
【００８４】
ステップＳ１１０では、マザーボード１０Ｈ３が備える比較部ＦＮ３は、第１設定データＤ１１と、第１保存データＤ２１とを比較する。すなわち、マザーボード１０Ｈ３が備える比較部ＦＮ３は、第１設定データＤ１１と、第１保存データＤ２１とが一致するか否かを判断する。
【００８５】
ステップＳ１１１では、マザーボード１０Ｈ３が備える比較部ＦＮ３は、第１設定データＤ１１と、第１保存データＤ２１とが異なるか否かを判断する。すなわち、ステップＳ１１０による比較の結果、第１設定データＤ１１と、第１保存データＤ２１とが一致しないと（ステップＳ１１１でＹＥＳ）、マザーボード１０Ｈ３は、ステップＳ１１２に進む。一方で、ステップＳ１１０による比較の結果、第１設定データＤ１１と、第１保存データＤ２１とが一致すると（ステップＳ１１１でＮＯ）、マザーボード１０Ｈ３は、ステップＳ１２１に進む。
【００８６】
ステップＳ１１２では、マザーボード１０Ｈ３が備える送信部ＦＮ４は、第１保存データＤ２１を第１ＰＣＢ１０Ｈ１が備える第１データ送受信部Ｆ１０へ送信する。
【００８７】
ステップＳ１１３では、第１ＰＣＢ１０Ｈ１が備える第１データ送受信部Ｆ１０は、ステップＳ１１２で送信された第１保存データＤ２１を受信し、第１保存データＤ２１をＲＯＭ１０Ｈ１２に書き込む。このようにして、ＲＯＭ１０Ｈ１２にあらかじめ書き込まれている第１設定データは、第１保存データＤ２１に上書きされる。
【００８８】
また、ステップＳ１０１乃至ステップＳ１１３と同様の処理が、第２ＰＣＢ１０Ｈ２及び第２モジュールＭ２について、ステップＳ１２１乃至ステップＳ１３３で行われる。なお、回路基板が３枚以上ある場合には、ステップＳ１２１乃至ステップＳ１３３のように、更にステップＳ１０１乃至ステップＳ１１３と同様の処理が行われる。
【００８９】
＜第２実施形態＞
第２実施形態は、例えば、第１実施形態と同様に、マザーボード等の情報処理装置を備える画像形成装置である。以下、第１実施形態と同様に、マザーボードを備える画像形成装置を例とし、第１実施形態と異なる点を中心に説明して重複する説明を省略する。
【００９０】
＜ハードウェア構成例＞
図５は、第２実施形態に係る情報処理装置を有する画像形成装置のハードウェア構成例を示すブロック図である。図２に示すハードウェア構成と比較すると、図示するハードウェア構成は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）が２つ加わる点が異なる。
【００９１】
第１ＬＥＤ１０Ｈ３５及び第２ＬＥＤ１０Ｈ３６は、ＣＰＵ１０Ｈ３３による制御に基づいて点灯又は消灯する表示装置の例である。
【００９２】
図示する例では、  第１ＬＥＤ１０Ｈ３５は、第１ＰＣＢ１０Ｈ１に対応する。同様に、  第２ＬＥＤ１０Ｈ３６は、第２ＰＣＢ１０Ｈ２に対応する。そして、ＣＰＵ１０Ｈ３３は、例えば、いわゆるエラーと判断すると、エラーと判断したＰＣＢに対応するＬＥＤを点灯させるように制御する。
【００９３】
なお、ＬＥＤは、図示するように２つでなくともよい。すなわち、ＬＥＤの数は、例えば、３つ以上又は１つでもよい。また、表示装置は、ＬＥＤ以外の装置でもよい。
【００９４】
＜機能構成例＞
図６は、第２実施形態に係る情報処理装置の機能構成例を示す機能ブロック図である。第１実施形態と比較すると、第２実施形態は、第１信号送信部Ｆ１４、第２信号送信部Ｆ２４、判断部ＦＮ７及び表示制御部ＦＮ８が加わる点が異なる。以下、図３に示す構成と同一の構成には、同一の符号を付し説明を省略する。
【００９５】
＜マザーボード＞
判断部ＦＮ７は、マザーボード１０Ｈ３が有するＣＰＵ１０Ｈ３３が、ＲＡＭ１０Ｈ３７を作業領域として利用して、マザーボード１０Ｈ３が有するＲＯＭ１０Ｈ３４に格納されているプログラムを実行することで実現される。また、表示部は、ＬＥＤ等で実現される。
【００９６】
判断部ＦＮ７は、第１信号送信部Ｆ１４から書込完了信号を受け取ったか否かで判断する。そして、判断部ＦＮ７は、判断結果を表示制御部ＦＮ８に出力する。同様に、判断部ＦＮ７は、第２信号送信部Ｆ２４から書込完了信号を受け取ったか否かで判断する。そして、判断部ＦＮ７は、判断結果を表示制御部ＦＮ８に出力する。
【００９７】
表示制御部ＦＮ８は、判断部ＦＮ７が出力する判断結果に基づいてＬＥＤの点灯制御を行う。具体的には、表示制御部ＦＮ８は、第１ＰＣＢ１０Ｈ１が備える第１信号送信部Ｆ１４から書込完了信号を受け取っていないと判断部ＦＮ７が判断した判断結果である場合、表示制御部ＦＮ８は、第１ＰＣＢ１０Ｈ１が備える第１データ記憶部Ｆ１３へ書き込みが正常に終了していないことをユーザに通知するため、第１ＬＥＤ１０Ｈ３５を点灯させる。
【００９８】
同様に、表示制御部ＦＮ８は、第２ＰＣＢ１０Ｈ２が備える第２信号送信部Ｆ２４から書込完了信号を受け取っていないと判断部ＦＮ７が判断した判断結果である場合、表示制御部ＦＮ８は、第２ＰＣＢ１０Ｈ２が備える第２データ記憶部Ｆ２３へ書き込みが正常に終了していないことをユーザに通知するため、第２ＬＥＤ１０Ｈ３６を点灯させる。
【００９９】
＜ＰＣＢ＞
第１ＰＣＢ１０Ｈ１が備える第１信号送信部Ｆ１４は、第１データ書込部Ｆ１１が第１データ送受信部Ｆ１０から受け取った第１保存データＤ２１に基づく第１データ記憶部Ｆ１３に対する書き込みが正常に終了したことを知らせる書込完了信号を受信部ＦＮ１に送信する。
【０１００】
同様に、第２ＰＣＢ１０Ｈ２が備える第２信号送信部Ｆ２４は、第２データ書込部Ｆ２１が第２データ送受信部Ｆ２０から受け取った第２保存データＤ２２に基づく第２データ記憶部Ｆ２３に対する書き込みが正常に終了したことを知らせる書込完了信号を受信部ＦＮ１に送信する。
【０１０１】
以上のように、異常がなく、正常に設定データが回路基板において上書きされると、書込完了信号等の信号に基づいて、マザーボード１０Ｈ３は、回路基板の設定を変更できたと判断できる。
【０１０２】
一方で、各データの送信、読み取り及び書き込みのうち、いずれか１つでも異常があると、設定データは、正常に上書きされていない場合が多いため、回路基板の設定が変更できていない可能性が高い。このような場合でも、マザーボード１０Ｈ３は、異常が発生したこと及び異常が発生している回路基板等を表示することができる。そして、ユーザは、このような表示から、異常が発生していること及び異常が発生している回路基板等を特定できる。
【０１０３】
＜全体処理例＞
図７は、第２実施形態に係る情報処理装置による全体処理例を示すフローチャートである。以下、図４に示す全体処理と同様の処理には、同一の符号を付し、説明を省略する。なお、第２実施形態に係る全体処理は、第１実施形態に係る全体処理と比較すると、第１ＰＣＢ用の処理として、ステップＳ２０１乃至ステップＳ２０５が加わる点が異なる。また、図５のように複数の回路基板がある構成では、ステップＳ２０１乃至ステップＳ２０５と同様の処理が、第２ＰＣＢ用として、ステップＳ２１１乃至ステップＳ２１５となり、加わる。
【０１０４】
ステップＳ２０１では、マザーボード１０Ｈ３が備える判断部ＦＮ７は、ステップＳ１０４で送信される第１判定データＤＪ１を正常に受信したか否かを判断する。例えば、ステップＳ１０４において、第１モジュールＭ１が備える第１判定データ送信部Ｍ１Ｆ１は、第１判定データＤＪ１を送信すると、送信完了信号を送信する。そして、マザーボード１０Ｈ３が備える判断部ＦＮ７は、送信完了信号を受信すると、第１判定データＤＪ１を第１ＰＣＢ１０Ｈ１を介して受信してあるか否かを判断する。続いて、第１判定データＤＪ１が既に受信されていると、マザーボード１０Ｈ３が備える判断部ＦＮ７は、第１判定データＤＪ１を正常に受信したと判断する。一方で、送信完了信号を受信したが、判定データを受信していなかったり、第１判定データＤＪ１が不完全なデータであったりすると、マザーボード１０Ｈ３が備える判断部ＦＮ７は、第１判定データＤＪ１を正常に受信していないと判断する。
【０１０５】
次に、マザーボード１０Ｈ３が備える判断部ＦＮ７が第１判定データＤＪ１を正常に受信したと判断すると（ステップＳ２０１でＹＥＳ）、マザーボード１０Ｈ３が備える判断部ＦＮ７は、ステップＳ１０５に進む。一方で、マザーボード１０Ｈ３が備える判断部ＦＮ７が第１判定データＤＪ１を正常に受信していないと判断すると（ステップＳ２０１でＮＯ）、マザーボード１０Ｈ３は、ステップＳ２０５に進む。
【０１０６】
ステップＳ２０２では、マザーボード１０Ｈ３が備える判断部ＦＮ７は、ステップＳ１０８で送信される第１設定データＤ１１を正常に受信したか否かを判断する。例えば、ステップＳ１０４において、第１ＰＣＢ１０Ｈ１が備える第１信号送信部Ｆ１４は、第１設定データＤ１１を送信すると、送信完了信号を送信する。そして、マザーボード１０Ｈ３が備える判断部ＦＮ７は、送信完了信号を受信すると、第１設定データＤ１１を受信してあるか否かを判断する。続いて、第１設定データＤ１１が既に受信されていると、マザーボード１０Ｈ３が備える判断部ＦＮ７は、第１設定データＤ１１を正常に受信したと判断する。一方で、送信完了信号を受信したが、第１設定データＤ１１を受信していなかったり、第１設定データＤ１１が不完全なデータであったりすると、マザーボード１０Ｈ３が備える判断部ＦＮ７は、第１設定データＤ１１を正常に受信していないと判断する。
【０１０７】
次に、マザーボード１０Ｈ３が備える判断部ＦＮ７が第１設定データＤ１１を正常に受信したと判断すると（ステップＳ２０２でＹＥＳ）、マザーボード１０Ｈ３は、ステップＳ１０９に進む。一方で、マザーボード１０Ｈ３が備える判断部ＦＮ７が第１設定データＤ１１を正常に受信していないと判断すると（ステップＳ２０２でＮＯ）、マザーボード１０Ｈ３は、ステップＳ２０５に進む。
【０１０８】
ステップＳ２０３では、第１ＰＣＢ１０Ｈ１が備える第１信号送信部Ｆ１４は、マザーボード１０Ｈ３に書込完了信号を送信する。書込完了信号は、第１ＰＣＢ１０Ｈ１がステップＳ１１３で受信した第１保存データＤ２１をＲＯＭに書き込み、上書きが完了したことを知らせる信号である。
【０１０９】
ステップＳ２０４では、マザーボード１０Ｈ３が備える判断部ＦＮ７は、ステップＳ１１３で第１保存データＤ２１の書き込みが正常に完了したか否かを判断する。すなわち、ステップＳ２０３で送信される書込完了信号を受信すると、マザーボード１０Ｈ３が備える判断部ＦＮ７は、第１保存データＤ２１の書き込みが正常に完了したと判断する。一方で、書込完了信号を受信していないと、マザーボード１０Ｈ３が備える判断部ＦＮ７は、第１保存データＤ２１の書き込みが正常に完了していないと判断する。
【０１１０】
次に、第１保存データＤ２１の書き込みが正常に完了したと判断されると（ステップＳ２０４でＹＥＳ）、マザーボード１０Ｈ３は、ステップＳ１２１に進む。一方で、第１保存データＤ２１の書き込みが正常に完了していないと判断されると（ステップＳ２０４でＮＯ）、マザーボード１０Ｈ３は、ステップＳ２０５に進む。
【０１１１】
ステップＳ２０５では、マザーボード１０Ｈ３が備える表示制御部ＦＮ８は、ＬＥＤを点灯させる。すなわち、マザーボード１０Ｈ３は、第１ＰＣＢ１０Ｈ１について異常が発生したことを知らせる表示を行う。図５に示すハードウェア構成では、マザーボード１０Ｈ３は、例えば、２つのＬＥＤのうち、第１ＬＥＤ１０Ｈ３５の方を点灯させる。このように、マザーボード１０Ｈ３が備える表示制御部ＦＮ８は、ＬＥＤ等で表示を行うと、データの送信、書き込み又は読み取り等で異常が起きていることをユーザに知らせることができる。また、対応したＬＥＤを点灯させることで、マザーボード１０Ｈ３は、複数ある回路基板のうち、どの回路基板に異常が起きているかを知らせることができる。
【０１１２】
また、ステップＳ２０１乃至ステップＳ２０５と同様の処理が、第２ＰＣＢ１０Ｈ２及び第２モジュールＭ２について、ステップＳ２１１乃至ステップＳ２１５で行われる。なお、ステップＳ２１５では、マザーボード１０Ｈ３は、例えば、２つのＬＥＤのうち、第２ＬＥＤ１０Ｈ３６の方を点灯させる。
【０１１３】
＜他の実施形態＞
なお、マザーボードに接続される回路基板は、１枚でもよい。一方で、マザーボードは、複数の回路基板を接続できるスロット等で実現される接続部を有し、回路基板は、３枚以上接続されてもよい。
【０１１４】
また、本発明の情報処理装置であるマザーボードを備える装置は、画像形成装置に限られず、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等の外部装置と接続可能な装置でもよい。
【０１１５】
なお、マザーボード等は、１台の装置で構成されなくともよい。すなわち、本発明に係る実施形態において、マザーボードは、複数の装置で構成されるシステムでもよい。
【０１１６】
なお、本発明に係る各処理の全部又は一部は、アセンブラ等の低水準言語又はオブジェクト指向言語等の高水準言語で記述され、コンピュータに設定方法を実行させるためのプログラムによって実現されてもよい。したがって、プログラムに基づいて設定方法が実行されると、コンピュータが有する演算装置及び制御装置は、各処理を実行するため、プログラムに基づいて演算及び制御を行う。また、コンピュータが有する記憶装置は、各処理を実行するため、プログラムに基づいて、処理に用いられるデータを記憶する。
【０１１７】
さらに、プログラムは、コンピュータが読み取り可能な記録媒体に記録されて頒布することができる。なお、記録媒体は、磁気テープ、フラッシュメモリ、光ディスク、光磁気ディスク又は磁気ディスク等のメディアである。さらにまた、プログラムは、電気通信回線を通じて頒布することができる。
【０１１８】
以上、実施形態における一例について説明したが、本発明は、上記実施形態に限定されない。すなわち、本発明の範囲内で種々の変形及び改良が可能である。
【符号の説明】
【０１１９】
１０  画像形成装置
Ｍ１  第１モジュール
Ｍ２  第２モジュール
１０Ｈ１  第１ＰＣＢ
１０Ｈ２  第２ＰＣＢ
Ｄ１１  第１設定データ
Ｄ１２  第２設定データ
ＤＪ１第１判定データ
ＤＪ２  第２判定データ
Ｄ２１  第１保存データ
Ｄ２２  第２保存データ
ＦＮ１  受信部
ＦＮ２  モジュール判定部
ＦＮ３  比較部
ＦＮ４  送信部
ＦＮ５  取得部
ＦＮ６  記憶部
ＦＮ７  判断部
ＦＮ８  表示制御部
【先行技術文献】
【特許文献】
【０１２０】
【特許文献１】特開２０１２‐１４６１８９号公報
【図１】
2019133474.tif 000003
【図２】
2019133474.tif 000004
【図３】
2019133474.tif 000005
【図４】
2019133474.tif 000006
【図５】
2019133474.tif 000007
【図６】
2019133474.tif 000008
【図７】
2019133474.tif 000009