(57)【要約】【課題】薄型化を図った半導体装置および当該半導体装置の製造方法を提供する。【解決手段】半導体装置Ａ１０は、半導体素子４１と、厚さ方向ｚにおいて互いに反対側を向く第１主面１１１および第１裏面１１２を有し、第１主面１１１に半導体素子４１が搭載された第１基板（基板１１）と、第１主面１１１の一部に形成された第１導電部２１、および、第１導電部２１に繋がり、かつ、厚さ方向ｚに直交する第１方向ｘに見て第１基板（基板１１）に重なる第２導電部２２を含む第１電極２０と、半導体素子４１を覆う封止樹脂６０と、封止樹脂６０から露出し、かつ、第１電極２０に導通する第２電極３０と、を備えており、第２電極３０は、第２導電部２２に接している。【選択図】図６
2019195047.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、前記第１主面に前記半導体素子が搭載された第１基板と、
前記第１主面の一部に形成された第１導電部、および、前記第１導電部に繋がり、かつ、前記厚さ方向に直交する第１方向に見て前記第１基板に重なる第２導電部を含む第１電極と、
前記半導体素子を覆う封止樹脂と、
前記封止樹脂から露出し、かつ、前記第１電極に導通する第２電極と、
を備えており、
前記第２電極は、前記第２導電部に接している、
ことを特徴とする半導体装置。
【請求項２】
前記第１基板と離間し、かつ、前記第１方向に見て前記第１基板に重なる第２基板を、さらに備え、
前記第２導電部は、前記第１基板と前記第２基板との間に介在しており、
前記第２電極は、さらに前記第２基板に接している、
請求項１に記載の半導体装置。
【請求項３】
前記第２基板は、前記第１主面と同じ方向を向く第２主面および前記第１裏面と同じ方向を向く第２裏面を有しており、
前記第２電極は、前記第２裏面を覆う第２裏面被覆部を含んでいる、
請求項２に記載の半導体装置。
【請求項４】
前記第２導電部は、前記第２裏面と面一である第２導電部裏面を有しており、
前記第２電極は、前記第２裏面被覆部に繋がり、かつ、前記第２導電部裏面を覆う第１電極被覆部を含んでいる、
請求項３に記載の半導体装置。
【請求項５】
前記第２基板は、前記封止樹脂から露出し、前記厚さ方向において前記第２主面および前記第２裏面に挟まれた露出側面を、さらに有しており、
前記第２電極は、前記第２裏面被覆部に繋がり、前記露出側面を覆う露出側面被覆部をさらに含んでいる、
請求項４に記載の半導体装置。
【請求項６】
前記露出側面被覆部は、前記厚さ方向に見て前記封止樹脂に重なる、
請求項５に記載の半導体装置。
【請求項７】
前記第１基板と前記第２基板とは、同じ素材である、
請求項２ないし請求項６のいずれか一項に記載の半導体装置。
【請求項８】
前記素材は、シリコンである、
請求項７に記載の半導体装置。
【請求項９】
前記厚さ方向に見て、前記第１基板および前記第２基板から離間する第３基板と、
前記封止樹脂から露出し、かつ、前記第３基板に接する第３電極と、
前記第３電極および前記半導体素子に導通し、一部が前記第１基板と前記第３基板との間に介在する第４電極と、
をさらに備えている、
請求項２ないし請求項８のいずれか一項に記載の半導体装置。
【請求項１０】
前記第３基板は、前記第１方向に見て前記第１基板に重なり、かつ、前記第１方向および前記厚さ方向の両方に直交する第２方向に見て、前記第２基板に重なっており、
前記第２基板と前記第３基板との間には、前記封止樹脂の一部が介在する、
請求項９に記載の半導体装置。
【請求項１１】
前記第３基板は、前記第１方向に見て前記第１基板および前記第２基板に重なり、
前記第２基板と前記第３基板とは、前記厚さ方向に見て、前記第１基板を挟んで、互いに反対側に配置される、
請求項１０に記載の半導体装置。
【請求項１２】
前記第１電極は、前記第２導電部に繋がり、かつ、前記第２導電部よりも前記第１主面が向く方向に突き出た第３導電部をさらに含んでおり、
前記第２電極は、さらに前記第３導電部に接している、
請求項１に記載の半導体装置。
【請求項１３】
前記第２導電部は、前記第１裏面と面一である第２導電部裏面を有しており、
前記第２電極は、前記第２導電部裏面を覆う第１被覆部を含んでいる、
請求項１２に記載の半導体装置。
【請求項１４】
前記第２導電部は、前記第２導電部裏面に繋がり、かつ、前記第１基板に対向する第１側面、および、前記第２導電部裏面に繋がり、かつ、前記第１方向において前記第１側面と反対側を向く第２側面を有しており、
前記第２電極は、前記第１被覆部に繋がり、かつ、前記第２側面を覆う第２被覆部をさらに含んでいる、
請求項１３に記載の半導体装置。
【請求項１５】
前記第３導電部は、前記第２側面と面一である第１表面を有しており、
前記第２被覆部は、前記第１表面をさらに覆う、
請求項１４に記載の半導体装置。
【請求項１６】
前記第３導電部は、前記第１方向において前記第１表面と同じ方向を向き、かつ、前記厚さ方向に見て前記第１表面よりも外方に位置する第２表面、および、前記第１表面と前記第２表面とに繋がる第３表面をさらに有しており、
前記第２電極は、前記第２被覆部に繋がり、かつ、前記第３表面を覆う第３被覆部をさらに含んでいる、
請求項１５に記載の半導体装置。
【請求項１７】
前記封止樹脂は、前記第１方向において前記第１表面と同じ方向を向く樹脂側面を有しており、
前記樹脂側面は、前記第２表面と面一である平坦部を有している、
請求項１６に記載の半導体装置。
【請求項１８】
前記第３導電部は、前記第１表面と前記第３表面との第１境界縁と、前記第２表面と前記第３表面との第２境界縁とを有しており、
前記第３表面は、曲面であり、
前記第２境界縁は、前記厚さ方向において、前記第１境界縁よりも、前記第１主面が向く方向に位置する、
請求項１６または請求項１７に記載の半導体装置。
【請求項１９】
前記第２電極は、互いに積層されたＮｉ層、Ｐｄ層、および、Ａｕ層から構成される、
請求項１ないし請求項１８のいずれか一項に記載の半導体装置。
【請求項２０】
前記第１電極は、Ｃｕを含む金属から構成される、
請求項１ないし請求項１９のいずれか一項に記載の半導体装置。
【請求項２１】
前記第１導電部と前記半導体素子とを導通接合する接合層をさらに備えている、
請求項１ないし請求項２０のいずれか一項に記載の半導体装置。
【請求項２２】
少なくとも前記第１裏面を覆い、絶縁体からなる外部樹脂層をさらに備えている、
請求項１ないし請求項２１のいずれか一項に記載の半導体装置。
【請求項２３】
前記外部樹脂層は、エポキシあるいはポリイミドからなる、
請求項２２に記載の半導体装置。
【請求項２４】
前記第１基板と前記第１電極とを絶縁する内部樹脂層をさらに備えている、
請求項１ないし請求項２３のいずれか一項に記載の半導体装置。
【請求項２５】
前記内部樹脂層は、ポリイミドからなる、
請求項２４に記載の半導体装置。
【請求項２６】
前記厚さ方向に見て前記半導体素子に重なる放熱層をさらに備えている、
請求項１ないし請求項２５のいずれか一項に記載の半導体装置。
【請求項２７】
前記第１基板は、前記厚さ方向において前記第１主面から前記第１裏面まで繋がる貫通孔を有しており、
前記放熱層は、前記貫通孔に充填されている、
請求項２６に記載の半導体装置。
【請求項２８】
前記放熱層は、前記第１裏面と面一である放熱層裏面を有しており、
前記第２電極は、前記放熱層裏面を覆う放熱層裏面被覆部を含む、
請求項２７に記載の半導体装置。
【請求項２９】
厚さ方向において互いに反対側を向く主面および裏面を有する基材を準備する基材準備工程と、
前記基材に前記主面から前記裏面に向けて窪んだ凹部を形成する凹部形成工程と、
前記主面の一部を覆う第１導電部および前記凹部に収容された第２導電部を含む第１電極を形成する第１電極形成工程と、
前記第１電極に導通する半導体素子を搭載する半導体素子搭載工程と、
前記半導体素子を覆う封止樹脂を形成する封止樹脂形成工程と、
前記基材を前記裏面から前記主面側へ前記厚さ方向に研削し、前記第２導電部を露出させる研削工程と、
前記露出した前記第２導電部に接する第２電極を形成する第２電極形成工程と、
を有する、
ことを特徴とする半導体装置の製造方法。
【請求項３０】
前記研削工程によって、前記基材が、前記半導体素子を搭載する第１基板および前記第１基板から離間した第２基板に分割され、
前記第２電極形成工程において、前記第２電極を、さらに前記第２基板に接するように形成する、
請求項２９に記載の半導体装置の製造方法。
【請求項３１】
前記第１電極形成工程において、前記第２導電部から前記厚さ方向に突き出た第３導電部をさらに形成し、
前記第２電極は、さらに前記第３導電部に接する、
請求項２９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＳＯＮパッケージ（Small Outline Non-leaded package）やＱＦＮパッケージ（Quad Flat Non-leaded package）などのリードレスパッケージ型の半導体装置が存在する。リードレスパッケージ型の半導体装置は、半導体素子を封止した封止樹脂から外部接続用の端子が突出していないため、半導体装置の小型化や薄型化に有利である。たとえば特許文献１には、このようなリードレスパッケージ型の半導体装置が開示されている。
【０００３】
特許文献１に記載の半導体装置は、半導体素子と、リードフレームと、金属細線（ワイヤ）と、封止樹脂とを備えている。リードフレームは、たとえば銅からなる。リードフレームは、互いに離間したダイパッド部および複数のリード部を有する。ダイパッド部は、半導体素子を支持する。複数のリード部はそれぞれ、金属細線を介して半導体素子と電気的に接続され、半導体装置を電子機器などの回路基板に実装する際の上記外部接続用の端子である。封止樹脂は半導体素子および金属細線を覆う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２５７３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の半導体装置においては、封止樹脂は、半導体素子および金属細線を覆っている。この金属細線は、半導体素子の上に形成されているため、封止樹脂の薄型化が阻害される。また、リードフレームは、例えば、金属板（銅板）を加工して形成されうるが、金属板の反り防止のため、リードフレームの薄型化には限度があった。したがって、従来の半導体装置は、薄型化を図る上で、改善の余地があった。
【０００６】
本開示は、上記課題に鑑みて創作されたものであり、その目的は、薄型化を図った半導体装置および当該半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の第１の側面によって提供される半導体装置は、半導体素子と、厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、前記第１主面に前記半導体素子が搭載された第１基板と、前記第１主面の一部に形成された第１導電部、および、前記第１導電部に繋がり、かつ、前記厚さ方向に直交する第１方向に見て前記第１基板に重なる第２導電部を含む第１電極と、前記半導体素子を覆う封止樹脂と、前記封止樹脂から露出し、かつ、前記第１電極に導通する第２電極と、を備えており、前記第２電極は、前記第２導電部に接していることを特徴とする。
【０００８】
本開示の第２の側面によって提供される半導体装置の製造方法は、厚さ方向において互いに反対側を向く主面および裏面を有する基材を準備する基材準備工程と、前記基材に前記主面から前記裏面に向けて窪んだ凹部を形成する凹部形成工程と、前記主面の一部を覆う第１導電部および前記凹部に収容された第２導電部を含む第１電極を形成する第１電極形成工程と、前記第１電極に導通する半導体素子を搭載する半導体素子搭載工程と、前記半導体素子を覆う封止樹脂を形成する封止樹脂形成工程と、前記基材を前記裏面から前記主面側へ前記厚さ方向に研削し、前記第２導電部を露出させる研削工程と、前記露出した前記第２導電部に接する第２電極を形成する第２電極形成工程と、を有することを特徴とする。
【発明の効果】
【０００９】
本開示の半導体装置によれば、当該半導体装置の薄型化を図ることができる。また、本開示の半導体装置の製造方法は、薄型化を図った半導体装置を製造することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る半導体装置を示す斜視図である。
【図２】図１に示す斜視図から封止樹脂および絶縁層を省略した図である。
【図３】第１実施形態に係る半導体装置を示す平面図である。
【図４】第１実施形態に係る半導体装置を示す底面図である。
【図５】第１実施形態に係る半導体装置を示す側面図である。
【図６】図３のＶＩ−ＶＩ線に沿う断面図である。
【図７】図３のＶＩＩ−ＶＩＩ線に沿う断面図である。
【図８】図１に示す半導体装置の製造工程（凹部形成工程）を説明する断面図である。
【図９】図１に示す半導体装置の製造工程（凹部形成工程）を説明する平面図である。
【図１０】図１に示す半導体装置の製造工程（絶縁層形成工程）を説明する断面図である。
【図１１】図１に示す半導体装置の製造工程（内部樹脂層形成工程）を説明する断面図である。
【図１２】図１に示す半導体装置の製造工程（内部樹脂層形成工程）を説明する平面図である。
【図１３】図１に示す半導体装置の製造工程（下地層形成工程）を説明する断面図である。
【図１４】図１に示す半導体装置の製造工程（めっき層形成工程）を説明する断面図である。
【図１５】図１に示す半導体装置の製造工程（めっき層形成工程）を説明する平面図である。
【図１６】図１に示す半導体装置の製造工程（接合層形成工程）を説明する断面図である。
【図１７】図１に示す半導体装置の製造工程（下地層除去工程）を説明する断面図である。
【図１８】図１に示す半導体装置の製造工程（半導体素子搭載工程）を説明する断面図である。
【図１９】図１に示す半導体装置の製造工程（半導体素子搭載工程）を説明する平面図である。
【図２０】図１に示す半導体装置の製造工程（封止樹脂形成工程）を説明する断面図である。
【図２１】図１に示す半導体装置の製造工程（研削工程）を説明する断面図である。
【図２２】図１に示す半導体装置の製造工程（研削工程）を説明する底面図である。
【図２３】図１に示す半導体装置の製造工程（外部樹脂層形成工程）を説明する断面図である。
【図２４】図１に示す半導体装置の製造工程（外部樹脂層形成工程）を説明する底面図である。
【図２５】図１に示す半導体装置の製造工程（側面露出工程）を説明する断面図である。
【図２６】図１に示す半導体装置の製造工程（側面露出工程）を説明する底面図である。
【図２７】図１に示す半導体装置の製造工程（第２電極形成工程）を説明する断面図である。
【図２８】図１に示す半導体装置の製造工程（第２電極形成工程）を説明する底面図である。
【図２９】第２実施形態に係る半導体装置を示す底面図である。
【図３０】第２実施形態に係る半導体装置を示す断面図である。
【図３１】図２９に示す半導体装置の製造工程（凹部形成工程）を説明する断面図である。
【図３２】図２９に示す半導体装置の製造工程（凹部形成工程）を説明する平面図である。
【図３３】図２９に示す半導体装置の製造工程（めっき層形成工程）を説明する断面図である。
【図３４】図２９に示す半導体装置の製造工程（下地層除去工程）を説明する断面図である。
【図３５】図２９に示す半導体装置の製造工程（第２電極形成工程）を説明する断面図である。
【図３６】第３実施形態に係る半導体装置を示す断面図である。
【図３７】図３６に示す半導体装置の製造工程（凹部形成工程）を説明する断面図である。
【図３８】図３６に示す半導体装置の製造工程（凹部形成工程）を説明する平面図である。
【図３９】第４実施形態に係る半導体装置を示す断面図である。
【図４０】図３９の一部を拡大した部分拡大図である。
【図４１】図３９に示す半導体装置の製造工程（凹部形成工程）を説明する断面図である。
【図４２】第５実施形態に係る半導体装置を示す平面図である。
【図４３】第５実施形態に係る半導体装置を示す底面図である。
【図４４】第５実施形態に係る半導体装置を示す側面図である。
【図４５】図４２のＸＬＶ−ＸＬＶ線に沿う断面図である。
【図４６】図４５の一部を拡大した部分拡大断面図である。
【図４７】図４２のＸＬＶＩＩ−ＸＬＶＩＩ線に沿う断面図である。
【図４８】図４７の一部を拡大した部分拡大断面図である。
【図４９】図４２に示す半導体装置の製造工程を説明する断面図である。
【図５０】図４２に示す半導体装置の製造工程を説明する平面図である。
【図５１】図４２に示す半導体装置の製造工程を説明する断面図である。
【図５２】図４２に示す半導体装置の製造工程を説明する断面図である。
【図５３】図４２に示す半導体装置の製造工程を説明する平面図である。
【図５４】図４２に示す半導体装置の製造工程を説明する断面図である。
【図５５】図４２に示す半導体装置の製造工程を説明する平面図である。
【図５６】図４２に示す半導体装置の製造工程を説明する断面図である。
【図５７】図４２に示す半導体装置の製造工程を説明する断面図である。
【図５８】図４２に示す半導体装置の製造工程を説明する断面図である。
【図５９】図４２に示す半導体装置の製造工程を説明する底面図である。
【図６０】図４２に示す半導体装置の製造工程を説明する断面図である。
【図６１】図４２に示す半導体装置の製造工程を説明する底面図である。
【図６２】図４２に示す半導体装置の製造工程を説明する断面図である。
【図６３】図４２に示す半導体装置の製造工程を説明する底面図である。
【図６４】図４２に示す半導体装置の製造工程を説明する断面図である。
【図６５】第５実施形態の変形例に係る半導体装置を示す断面図である。
【図６６】第６実施形態に係る半導体装置を示す断面図である。
【図６７】第７実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本開示の半導体装置および本開示の半導体装置の製造方法の好ましい実施の形態について、図面を参照して具体的に説明する。
【００１２】
〔第１実施形態〕
図１〜図７は、本開示の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１０は、基板１１、基板１２、絶縁層１５、第１電極２０、第２電極３０、半導体素子４１、接合層４２、内部樹脂層５１、外部樹脂層５２、および、封止樹脂６０を備えている。
【００１３】
図１は、半導体装置Ａ１０を示す斜視図である。図２は、図１に示す斜視図において絶縁層１５および封止樹脂６０を省略した図である。図３は、半導体装置Ａ１０を示す平面図である。同図においては、理解の便宜上、絶縁層１５を省略し、半導体素子４１および封止樹脂６０を想像線で示している。図４は、半導体装置Ａ１０を示す底面図である。図５は、半導体装置Ａ１０を示す側面図である。図６は、図３のＶＩ−ＶＩ線に沿う断面図である。図７は、図３のＶＩＩ−ＶＩＩ線に沿う断面図である。説明の便宜上、これらの図において、平面図（図３参照）の左右方向を第１方向ｘ、第１方向ｘに対して直交する、平面図の上下方向を第２方向ｙ、第１方向ｘおよび第２方向ｙの両方に直交する方向を厚さ方向ｚと定義する。厚さ方向ｚの一方（側面図および断面図における上方）を上方、厚さ方向ｚの他方（側面図および断面図における下方）を下方というが、半導体装置Ａ１０の姿勢を限定するものではない。
【００１４】
半導体装置Ａ１０は、様々な電子機器の配線基板に表面実装される樹脂パッケージである。半導体装置Ａ１０は、図３および図４に示すように、厚さ方向ｚに見て（平面視）矩形状である。半導体装置Ａ１０は、ＱＦＮパッケージ型である。
【００１５】
基板１１は、単結晶の真性半導体材料から構成される。本実施形態に係る真性半導体材料は、Ｓｉ（シリコンである）。基板１１は、図６および図７に示すように、厚さ方向ｚに見て（平面視）矩形状である。基板１１の厚さ方向ｚ寸法（厚み）は、例えば、５０〜１５０μｍ程度である。基板１１は、第１主面１１１、第１裏面１１２、および、複数の第１側面１１３を有する。
【００１６】
第１主面１１１と第１裏面１１２とは、図６および図７に示すように、厚さ方向ｚにおいて、離間し、互いに反対側を向く。第１主面１１１は、図６および図７に示す基板１１の上面である。第１裏面１１２は、厚さ方向ｚを向き、図６および図７に示す基板１１の下面である。第１裏面１１２は、半導体装置Ａ１０が回路基板に実装された際、当該回路基板に対向する。複数の第１側面１１３の各々は、図６および図７に示すように、第１主面１１１と第１裏面１１２との間に挟まれている。各第１側面１１３は、平坦であり、かつ、第１主面１１１および第１裏面１１２にそれぞれ直交する。基板１１は、図３および図４に示すように、第１方向ｘおよび第２方向ｙのそれぞれ別の方向を向く４つの第１側面１１３を有する。
【００１７】
複数の基板１２の各々は、基板１１と同じ素材である。すなわち、各基板１２は、Ｓｉの真性半導体材料からなる。本実施形態においては、複数の基板１２は、互いに略同じ大きさかつ略同じ形状である。各基板１２は、図４に示すように、平面視矩形状である。複数の基板１２はすべて、図４に示すように、基板１１から離間し、かつ、複数の基板１２は互いに離間する。各基板１２の厚みは、基板１１と同じである。なお、基板１２の形状、大きさ、および、個数は限定されない。各基板１２は、第２主面１２１、第２裏面１２２、および、複数の第２側面１２３を有する。
【００１８】
第２主面１２１は、図６に示すように、第１主面１１１と同じ方向を向く。第２主面１２１は平坦である。第２裏面１２２は、図６に示すように、第１裏面１１２と同じ方向を向く。第２裏面１２２は平坦である。第２主面１２１と第２裏面１２２とは厚さ方向ｚにおいて互いに反対側を向く。複数の第２側面１２３の各々は、図６に示すように、第２主面１２１および第２裏面１２２との間に挟まれている。各第２側面１２３は、平坦であり、かつ、第２主面１２１および第２裏面１２２にそれぞれ直交する。本実施形態においては、基板１２は、図４に示すように、第１方向ｘおよび第２方向ｙのそれぞれ別の方向を向く４つの第２側面１２３を有する。各基板１２において、４つの第２側面１２３のうちの基板１１に対向する第２側面１２３は、内部樹脂層５１に接する。また、当該基板１１に対向する第２側面１２３と反対側を向く第２側面１２３は、封止樹脂６０から露出する。なお、理解の便宜上、当該封止樹脂６０から露出する第２側面１２３を「露出側面１２３ａ」ということもある。
【００１９】
基板１１および複数の基板１２は、互いに離間して配置されている。基板１１および複数の基板１２はすべて、厚さ方向ｚにおいて同じ位置にある。第１主面１１１と各第２主面１２１とは、厚さ方向ｚにおいて同じ位置に配置される。また、第１裏面１１２と各第２裏面１２２とは、厚さ方向ｚにおいて同じ位置に配置される。複数の基板１２には、図３および図４に示すように、第１方向ｘを向く２つの第１側面１１３のそれぞれに対向する複数の基板１２ａと第２方向ｙを向く２つの第１側面１１３に対向する複数の基板１２ｂとがある。複数の基板１２ａは第２方向ｙに見て基板１１に重なり、複数の基板１２ｂは第１方向ｘに見て基板１１に重なる。本実施形態においては、基板１１の４つの第１側面１１３のそれぞれに対向するように、４つの基板１２が配置されている。これら４つの基板１２は、各第１側面１１３に沿って一定の間隔をあけて配列されている。なお、基板１１が特許請求の範囲に記載の「第１基板」に相当し、基板１２が特許請求の範囲に記載の「第２基板」や「第３基板」に相当する。
【００２０】
絶縁層１５は、図６および図７に示すように、基板１１において、第１主面１１１および複数の第１側面１１３を覆うように形成されている。また、絶縁層１５は、図６に示すように、各基板１２において、第２裏面１２２および露出側面１２３ａを除く面を覆うように形成されている。絶縁層１５は、電気絶縁性を有する被膜であり、基板１１および基板１２と第１電極２０と電気的に絶縁する。絶縁層１５は、ＳｉＯ2からなり、基板１１および基板１２が熱酸化されたことによって形成されている。本実施形態において、絶縁層１５の厚さは、たとえば０．７〜１．０μｍ程度である。なお、絶縁層１５の素材や厚さ、形成方法は限定されない。
【００２１】
第１電極２０は、半導体装置Ａ１０の内部に配置される導電体である。第１電極２０は、半導体素子４１に導通する。第１電極２０は、互いに積層された下地層およびめっき層から構成される。下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚さは２００〜８００ｎｍ程度である。めっき層は下地層の外側に下地層に接するように形成されている。めっき層は、Ｃｕから構成され、その厚さは下地層よりも厚く設定されており、３〜１０μｍ程度である。下地層とめっき層とは一体となっているので、図６および図７では、区別せずに第１電極２０として示している。なお、第１電極２０の素材や厚みは限定されない。本実施形態においては、第１電極２０は、図６に示すように、第１導電部２１および第２導電部２２を含んでいる。
【００２２】
第１導電部２１と第２導電部２２とは繋がっており、一体的に形成されている。第１導電部２１は、第１電極２０のうち基板１１の第１主面１１１上の一部に配置された部分である。第２導電部２２は、第１電極２０のうち基板１１と基板１２との間に配置された部分である。本実施形態においては、第２導電部２２は、平面視矩形状の角柱である。なお、第２導電部２２の形状は限定されず、平面視円形状の円柱であってもよい。第２導電部２２は、図６に示すように、第２電極３０に接する接続面２２１を有する。接続面２２１は、厚さ方向ｚの一方（図６の下方）を向く平坦面である。本実施形態においては、接続面２２１は、第１裏面１１２および第２裏面１２２と面一である。接続面２２１が、特許請求の範囲に記載の「第２導電部裏面」に相当する。一部の第１電極２０が、特許請求の範囲に記載の「第４電極」に相当する。
【００２３】
第２電極３０は、第１電極２０に導通し、外部に露出する導電体である。第２電極３０は、半導体装置Ａ１０を回路基板に実装する際の端子である。第２電極３０は、図６に示すように、基板１２および第１電極２０に接する。第２電極３０は、無電解めっきにより形成される。本実施形態においては、第２電極３０は、互いに積層されたＮｉ層、Ｐｄ層、および、Ａｕ層から構成される。Ｎｉ層は基板１２および第１電極２０に接し、かつ、Ａｕ層は外部に露出する。また、Ｐｄ層はＮｉ層とＡｕ層との間に介在する。第２電極３０は、平面視において、そのすべてが封止樹脂６０に重なる。本実施形態においては、第２電極３０の厚みは、３〜１５μｍ程度である。なお、第２電極３０の個数、厚み、素材、および、形成方法は限定されない。一部の第２電極３０が、特許請求の範囲に記載の「第３電極」に相当する。第２電極３０は、図６に示すように、第１電極被覆部３１、第２裏面被覆部３２、および、露出側面被覆部３３を含んでいる。
【００２４】
第１電極被覆部３１は、第２電極３０のうち、第２導電部２２の接続面２２１を覆う部分である。第２裏面被覆部３２は、第２電極３０のうち、基板１２の第２裏面１２２を覆う部分である。露出側面被覆部３３は、第２電極３０のうち、基板１２の露出側面１２３ａを覆う部分である。本実施形態においては、露出側面被覆部３３は、露出側面１２３ａのすべてを覆っている。露出側面被覆部３３は、平面視において封止樹脂６０に重なる。第１電極被覆部３１、第２裏面被覆部３２、および、露出側面被覆部３３は、一体的に形成されている。
【００２５】
半導体素子４１は、半導体装置Ａ１０の機能中枢となる素子である。半導体素子４１は、たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）である。また、半導体素子４１は、ＬＤＯ（Low Drop Out）などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードなどのディスクリート半導体素子であってもよい。半導体素子４１は、平面視矩形状である。半導体素子４１は、基板１１に搭載されている。半導体素子４１は、平面視において基板１１に重なる。半導体素子４１は、素子主面４１１および素子裏面４１２を有する。
【００２６】
素子主面４１１は厚さ方向ｚを向き、かつ、基板１１の第１主面１１１と同じ方向を向く。素子裏面４１２は厚さ方向ｚを向き、かつ、素子主面４１１とは反対側を向く。素子裏面４１２は、第１主面１１１に対向する。
【００２７】
半導体素子４１は、複数の電極パッド４１３を有する。複数の電極パッド４１３は、素子裏面４１２に形成されている。複数の電極パッド４１３は、たとえばＡｌ（アルミニウム）から構成される。半導体素子４１は、フリップチップボンディングにより搭載される。
【００２８】
接合層４２は、図６および図７に示すように、第１電極２０の第１導電部２１と半導体素子４１（電極パッド４１３）との間に介在する導電部材である。本実施形態においては、接合層４２を介して、電極パッド４１３と第１導電部２１とが接続されている。接合層４２は、Ｓｎ（錫）を含む合金からなる。このような合金を例示すると、Ｓｎ−Ｓｂ系合金、または、Ｓｎ−Ａｇ系合金などの鉛フリーはんだ、あるいは、Ｐｂ（鉛）含有のはんだなどがある。接合層４２は、たとえば電解めっきにより形成される。本実施形態においては、半導体素子４１は、接合層４２により第１導電部２１（第１電極２０）に固着されている。
【００２９】
内部樹脂層５１は、半導体装置Ａ１０の内部に配置されている。内部樹脂層５１は、たとえばポリイミドからなる。内部樹脂層５１は、基板１１および基板１２と第１電極２０とを絶縁する。これにより、第１電極２０同士が基板１１を介して短絡する危険性を抑制している。なお、半導体装置Ａ１０において、絶縁層１５によっても第１電極２０と基板１１および基板１２との絶縁が図られている。また、基板１１および基板１２も絶縁性を有するＳｉの真性半導体材料からなる。このため、内部樹脂層５１を備えていなくても、第１電極２０同士の短絡の危険性を抑制できている。しかし、より確実に短絡の危険性を抑制するためには、内部樹脂層５１を備えておくことが望ましい。内部樹脂層５１は、図６に示すように、第１部５１１および第２部５１２を含んでいる。
【００３０】
第１部５１１は、基板１１の第１主面１１１上に配置された部分である。本実施形態においては、第１部５１１は、第１主面１１１の全面を覆っている。第２部５１２は、基板１１と基板１２との間に介在する部分である。第２部５１２には、厚さ方向ｚに貫通した貫通孔５１２ａが形成されている。貫通孔５１２ａは平面視矩形状である。当該貫通孔５１２ａによって、第２部５１２は、ｘ−ｙ平面による断面が矩形環状である。貫通孔５１２ａには、第２導電部２２が充填されている。
【００３１】
外部樹脂層５２は、半導体装置Ａ１０の外部に露出する。外部樹脂層５２は、たとえばポリイミドあるいはエポキシからなる。外部樹脂層５２は、少なくとも第１裏面１１２の全面を覆う。外部樹脂層５２は、複数の第２電極３０同士を絶縁するためのものである。当該外部樹脂層５２によって、半導体装置Ａ１０を回路基板等に実装したときに、はんだにより第２電極３０同士の短絡の発生を抑えることができる。さらに、本実施形態においては、外部樹脂層５２は、図４に示すように、各第２裏面１２２の一部を覆うことで、第２電極３０同士の距離を離間させている。したがって、前記第２電極３０同士の短絡の発生をさらに抑えることができる。なお、外部樹脂層５２は備えていなくてもよい。
【００３２】
封止樹脂６０は、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂６０は、図６に示すように、半導体素子４１を覆っている。また、封止樹脂６０の一部は、隣り合う基板１２ａ同士の間に介在し、また、隣り合う基板１２ｂ同士の間に介在する。封止樹脂６０は、樹脂主面６１、樹脂裏面６２、および、複数の樹脂側面６３を有する。
【００３３】
樹脂主面６１は、素子主面４１１と同じ方向を向く。樹脂裏面６２は、図７に示すように、素子裏面４１２と同じ方向を向く。樹脂裏面６２は、図７に示すように、外部樹脂層５２に覆われている。各樹脂側面６３は、平坦部６３１および凹部６３２を有する。平坦部６３１は、樹脂側面６３のうち平坦である部分である。凹部６３２は、樹脂側面６３のうち平坦部６３１から窪んだ部分である。本実施形態においては、凹部６３２は、基板１１および基板１２が配置された側の端縁に位置する。
【００３４】
次に、図８〜図２８に基づき、半導体装置Ａ１０の製造方法の一例について説明する。図８〜図２８のうち、図９、図１２、図１５、および、図１９は、半導体装置Ａ１０の製造方法に係る一工程を示す平面図であり、図２２、図２４、図２６、および、図２８は、半導体装置Ａ１０の製造方法に係る一工程を示す底面図である。これら以外の図面は、半導体装置Ａ１０の製造方法に係る一工程を示す断面図である。当該断面は、図６に示す断面と同一である。
【００３５】
最初に、図８および図９に示すように、厚さ方向ｚを向く主面８１０ａおよび裏面８１０ｂを有する基材８１０を準備し、当該基材８１０に主面８１０ａから厚さ方向ｚに向けて窪んだ凹部８０１を形成する。基材８１０は、半導体装置Ａ１０の基板１１および基板１２に対応する部分の集合体である。本実施形態においては、基材８１０の素材は、Ｓｉの真性半導体材料である。基材８１０を準備する工程（基材準備工程）では、たとえば、基材８１０としてシリコンウエハを準備する。また、基材８１０に凹部８０１を形成する工程（凹部形成工程）は、たとえばドライエッチングにより行う。凹部形成工程により、基材８１０に凹部８０１を形成することで、底面８０１ａおよび起立面８０１ｂが凹部８０１に現れる。起立面８０１ｂは、図８に示す上端が主面８１０ａに繋がり、図８に示す下端が底面８０１ａに繋がる。起立面８０１ｂは、底面８０１ａから起立しており、底面８０１ａに対して直交する。また、凹部８０１が形成されたことにより、主面８１０ａは、互いに離間した第１主面８１１ａと複数の第２主面８１２ａとに分割される。なお、凹部形成工程は、ドライエッチングに限定されない。たとえば、主面８１０ａとして結晶方位が（１１０）である（１１０）面を採用し、ＫＯＨ（水酸化カリウム）を用いた異方性エッチングにより凹部８０１を形成してもよい。この場合、起立面８０１ｂは、結晶方位が（１１１）である（１１１）面となる。
【００３６】
次いで、図１０に示すように、絶縁層８１５を形成する。絶縁層８１５は、半導体装置Ａ１０の絶縁層１５に対応する。絶縁層８１５を形成する工程（絶縁層形成工程）においては、基材８１０を熱酸化することにより、主面８１０ａ、底面８０１ａおよび起立面８０１ｂの全面にわたって絶縁層８１５が形成される。絶縁層８１５の厚みは、たとえば０．７〜１．０μｍ程度である。
【００３７】
次いで、図１１および図１２に示すように、樹脂層８５１を形成する。当該樹脂層８５１が半導体装置Ａ１０の内部樹脂層５１に対応する。当該樹脂層８５１を形成する工程（内部樹脂層形成工程）においては、まず、基材８１０の主面８１０ａおよび凹部８０１の全面に、たとえばスピンコータ（回転式塗布装置）を用いて、感光性ポリイミド樹脂を基材８１０に塗布する。なお、フィルム状の感光性ポリイミド樹脂を貼り付けるようにしてもよい。そして、当該感光性ポリイミド樹脂に対して露光および現像を行うことで、パターニングを行う。これにより、図１１および図１２に示す樹脂層８５１が形成される。この樹脂層８５１は、第１部８５１ａおよび第２部８５１ｂを有する。第１部８５１ａは、基材８１０の主面８１０ａの一部に形成された部分である。第２部８５１ｂは、平面視において第１主面８１１ａと各第２主面８１２ａと間に介在するように形成された部分である。第２部８５１ｂは、厚さ方向ｚに貫通する貫通孔８５１ｄを有する。貫通孔８５１ｄから絶縁層８１５が露出する。
【００３８】
次いで、図１３に示すように、下地層８２０ａを形成する。当該下地層８２０ａの一部が、後に半導体装置Ａ１０の第１電極２０の一部（上記する第１電極２０の下地層）に対応する。下地層８２０ａはスパッタリング法により形成される。本実施形態に係る下地層８２０ａは、互いに積層されたＴｉ層およびＣｕ層から構成される。下地層８２０ａを形成する工程（下地層形成工程）においては、絶縁層８１５および基材８１０に接するＴｉ層を形成した後に当該Ｔｉ層に接するＣｕ層を形成する。
【００３９】
次いで、図１４および図１５に示すように、めっき層８２０ｂを形成する。当該めっき層８２０ｂが、半導体装置Ａ１０の第１電極２０の一部（上記する第１電極２０のめっき層）に対応する。めっき層８２０ｂの形成は、フォトリソグラフィによるパターン形成および電解めっきによる。めっき層８２０ｂを形成する工程（めっき層形成工程）においては、まず、めっき層８２０ｂを形成するためのレジスト層（図示略）をフォトリソグラフィにより形成する。当該レジスト層の形成においては、下地層８２０ａの全面を覆うように、感光性レジストを塗布し、当該感光性レジストに対して露光・現像を行うことによってパターニングを行う。このパターニングにより、下地層８２０ａの一部（めっき層８２０ｂを形成する部分）が露出する。そして、下地層８２０ａを導電経路として電解めっきにより、露出した下地層８２０ａ上にめっき層８２０ｂを形成する。本実施形態においては、電解めっき時のめっき液に抑制剤および促進剤が添加されており、下地層８２０ａのうち、主面８１０ａ上に位置する部分より凹部８０１の底面８０１ａ上に位置する部分に、優先的にめっきが析出して成長する。これにより、樹脂層８５１の第２部８５１ｂの貫通孔８５１ｄを充填するようにめっき層８２０ｂが形成される。その後、レジスト層を除去することで、図１４および図１５に示すめっき層８２０ｂが形成される。
【００４０】
次いで、図１６に示すように、接合層８４２を形成する。当該接合層８４２が、半導体装置Ａ１０の接合層４２に対応する。接合層８４２の形成は、フォトリソグラフィによるパターン形成および電解めっきによる。接合層８４２を形成する工程（接合層形成工程）においては、まず、接合層８４２を形成するためのレジスト層（図示略）をめっき層８２０ｂ上に形成し、レジスト層のパターニングを行う。このパターニングによって、レジスト層からめっき層８２０ｂの一部（接合層８４２を形成する部分）が露出する。そして、下地層８２０ａおよびめっき層８２０ｂを導電経路とした電解めっきにより、めっき層８２０ｂのうちレジスト層から露出した部分に接する接合層８４２を形成する。その後、レジスト層を除去する。本実施形態においては、接合層８４２の素材として、Ｓｎ−Ａｇ系合金またはＳｎ−Ｓｂ系合金などの鉛フリーはんだを用いる。
【００４１】
次いで、図１７に示すように、基材８１０において、めっき層８２０ｂに覆われていない不要な下地層８２０ａを全て除去する。この不要な下地層８２０ａの除去は、ウェットエッチングにより行う。このウェットエッチングでは、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液が用いられる。不要な下地層８２０ａを除去する工程（下地層除去工程）により、図１７に示すように、下地層８２０ａが除去された部分から、樹脂層８５１が露出する。また、下地層８２０ａが除去されたことにより、第１電極８２０が形成される。当該第１電極８２０は、第１主面８１１ａ上に形成された第１導電部８２１と樹脂層８５１の第２部８５１ｂの貫通孔８５１ｄに充填された第２導電部８２２とを含んでいる。第１電極８２０は、半導体装置Ａ１０の第１電極２０に対応するものである。よって、下地層形成工程、めっき層形成工程、および、下地層除去工程を含む工程が、特許請求の範囲に記載の「第１電極形成工程」に相当する。
【００４２】
次いで、図１８および図１９に示すように、基材８１０に半導体素子８４１を搭載する。当該半導体素子８４１が、半導体装置Ａ１０の半導体素子４１に対応する。半導体素子８４１を搭載する工程（半導体素子搭載工程）は、ＦＣＢ（Flip Chip Bonding）により行う。半導体素子８４１の電極バンプ（図示略）にフラックスを塗布した後、フリップチップボンダを用いて、素子主面８４１ａを基材８１０に対向させて、半導体素子８４１を接合層８４２に仮付けする。このとき、接合層８４２は、第１電極８２０と半導体素子８４１との双方に挟まれた状態となる。次いで、リフローにより接合層８４２を溶融させた後、冷却により接合層８４２を固化させることによって、半導体素子８４１の搭載が完了する。なお、図１８（図２０、図２１、図２３、図２５、図２７においても同様）においては、下地層８２０ａとめっき層８２０ｂとは区別せずに第１電極８２０として示している。
【００４３】
次いで、図２０に示すように、半導体素子８４１を覆う封止樹脂８６０を形成する。当該封止樹脂８６０が半導体装置Ａ１０の封止樹脂６０に対応する。本実施形態に係る封止樹脂８６０は電気絶縁性を有する、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂８６０を形成する工程（封止樹脂形成工程）においては、半導体素子８４１を露出させることなく覆うように、基材８１０上に封止樹脂８６０を形成する。
【００４４】
次いで、図２１および図２２に示すように、基材８１０を裏面８１０ｂ側から研削する。この基材８１０を研削する工程（研削工程）においては、第１電極８２０（第２導電部８２２）が露出するまで研削する。当該研削工程により、凹部８０１よりも厚さ方向ｚの下方に位置した基材８１０は削り取られる。また、凹部８０１の底面８０１ａを覆っていた絶縁層８１５も削り取られ、第２導電部８２２の露出面８２２ａが現れる。当該露出面８２２ａは、半導体装置Ａ１０の第２導電部２２の接続面２２１に対応する。さらに、当該研削工程により、基材８１０が基板８１１と複数の基板８１２とに分割される。基板８１１および基板８１２は、半導体装置Ａ１０の基板１１および基板１２のそれぞれに対応する。基板８１１には、半導体素子８４１が搭載されている。各基板８１２はそれぞれ、基板８１１から離間している。基板８１１と複数の基板８１２とは封止樹脂８６０により固定されている。基板８１１と各基板８１２との間には、第１電極８２０の第２導電部８２２および樹脂層８５１の第２部８５１ｂが配置されている。
【００４５】
次いで、図２３および図２４に示すように、樹脂層８５２を形成する。当該樹脂層８５２が半導体装置Ａ１０の外部樹脂層５２に対応する。当該樹脂層８５２を形成する工程（外部樹脂層形成工程）は、スクリーン印刷により行う。樹脂層８５２の一部は開口しており、当該開口した部分から、基板８１２の裏面の一部、樹脂層８５１の第２部８５１ｂの一部、および、露出面８２２ａが露出している。これにより、図２３および図２４に示す樹脂層８５２が形成される。
【００４６】
次いで、図２５および図２６に示すように、各基板８１２において、基板８１１に対向する面と反対側の面（第２側面８１２ｃ）を露出させる。当該第２側面８１２ｃが半導体装置Ａ１０の基板１２の露出側面１２３ａに対応する。この第２側面８１２ｃを露出させる工程（側面露出工程）では、ブレードダイシングによるハーフカットダイシングにより、封止樹脂８６０の裏面に溝８６９を形成する。本実施形態においては、溝８６９は、第１方向ｘに沿って延びる筋と第２方向ｙに沿って延びる筋とが交差した格子状に形成される。当該溝８６９が形成されたことにより、基板８１２の第２側面８１２ｃが露出する。
【００４７】
次いで、図２７および図２８に示すように、第２電極８３０を形成する。当該第２電極８３０が半導体装置Ａ１０の第２電極３０に対応する。第２電極８３０を形成する工程（第２電極形成工程）は、無電解めっきによる。本実施形態においては、無電解めっきにより、Ｎｉ層、Ｐｄ層、Ａｕ層の順に各々を析出させる。このとき、樹脂層８５２から露出する、第１電極８２０の露出面８２２ａと、基板８１２の裏面の一部および第２側面８１２ｃとに接し、これを覆うようにＮｉ層が形成される。そして、Ｎｉ層上にＰｄ層、Ｐｄ層上にＡｕ層が形成される。これにより、図２７および図２８に示す第２電極８３０が形成される。よって、樹脂層８５２は、第２電極８３０を形成する領域を規定するマスク層としても利用する。第２電極８３０は、第１電極８２０の露出面８２２ａを覆う第１電極被覆部８３１、基板８１２の裏面の一部を覆う第２裏面被覆部８３２、および、基板８１２の第２側面８１２ｃを覆う露出側面被覆部８３３を含んでいる。露出側面被覆部８３３は、溝８６９の内側に形成されている。なお、第２電極形成工程における無電解めっきでは、封止樹脂８６０および樹脂層８５２の表面には第２電極８３０が形成されない。
【００４８】
次いで、第１方向ｘと第２方向ｙとのそれぞれに沿って封止樹脂８６０を切断することによって、半導体素子８４１ごとの個片に分割する。当該封止樹脂８６０を切断する工程（切断工程）は、ブレードダイシングにより行う。当該ブレードダイシングにおいては、上記側面露出工程で用いたダイシングブレードよりも厚さが薄いダイシングブレードを用いる。など、当該切断工程において、ブレードダイシングの代わりに、レーザダイシングあるいはプラズマダイシングなどの他のダイシング手法を用いてもよい。本実施形態においては、図２８に示す切断線ＣＬに沿って切断することで、半導体素子８４１ごとの個片に分割される。当該切断工程により、前記個片が半導体装置Ａ１０となる。図２８に示す第１方向ｘに延びる切断線ＣＬは、平面視において、第１方向ｘに延びる溝８６９の幅方向中央を通るように設定されている。同様に、図２８に示す第２方向ｙ方向に延びる切断線ＣＬは、平面視において、第２方向ｙに延びる溝８６９の幅方向中央を通るように設定されている。本実施形態においては、切断工程による切断時の加工線幅は、溝８６９の幅よりも細くする。よって、切断後の封止樹脂８６０の側面は、溝８６９に起因して、凹部を有する。当該凹部が半導体装置Ａ１０の樹脂側面６３の凹部６３２に対応する。以上の工程により、半導体装置Ａ１０が製造される。
【００４９】
次に、第１実施形態に係る半導体装置Ａ１０およびその製造方法の作用効果について説明する。
【００５０】
半導体装置Ａ１０によれば、電解めっきにより形成された第１電極２０および無電解めっきにより形成された第２電極３０を備えている。したがって、半導体装置Ａ１０は、めっき処理により配線されたものであって、金属板から形成されるリードフレームを用いていない。めっき処理による配線は、リードフレーム構造を採用した場合よりも薄くできる。したがって、半導体装置Ａ１０の薄型化を図ることができる。
【００５１】
半導体装置Ａ１０によれば、第１電極２０および第２電極３０を備えている。第１電極２０は、半導体素子４１に導通し、互いに離間した基板１１および各基板１２の間を通って第２電極３０に接続されている。第２電極３０は、半導体装置Ａ１０の外部に露出しており、第１電極２０および基板１２に接するように無電解めっきにより形成されている。当該第２電極３０は、半導体装置Ａ１０を回路基板に実装する際の端子である。半導体装置Ａ１０と異なるリードフレーム構造の半導体装置においては、その製造工程において、たとえばブレードダイシングによって、リードフレームや封止樹脂などを一括して切断する場合がある。このダイシング時に、リードフレームの材料である金属がつられて延び、切断部にばり（金属ばり）が生じることがある。このような金属ばりは、上記回路基板などの実装したときリード部と回路基板との接続不良を生じさせる可能性があり、実装不良の原因となる。また、このような金属ばりは、隣接するリード部同士の短絡させる可能性があり、動作不良の原因となる。一方、半導体装置Ａ１０においては、その製造方法において、第２電極３０は無電解めっきにより形成されており、当該第２電極３０（第２電極８３０）を切断することがない。したがって、外部接続用の端子（第２電極３０）における上記金属ばりの発生を抑制することができる。これにより、半導体装置Ａ１０は、金属ばりに起因する実装不良および動作不良を抑制できる。
【００５２】
半導体装置Ａ１０によれば、図６に示すように、接続面２２１と第２裏面１２２とは面一である。このような構成をとることで、接続面２２１を覆う第１電極被覆部３１と第２裏面１２２を覆う第２裏面被覆部３２とは、外部に露出する各々の面が面一となる。すなわち、第２電極３０の底面側部分を面一にできる。
【００５３】
半導体装置Ａ１０によれば、第２電極３０は、露出側面被覆部３３を含んでいる。半導体装置Ａ１０を回路基板などに実装するときは、はんだを介して導通接合させる。当該露出側面被覆部３３を備えていない場合、第１電極被覆部３１および第２裏面被覆部３２と回路基板との間のはんだの接続状態を確認しなければならず、たとえばＸ線検査装置を用いる必要があった。しかしながら、本実施形態においては、半導体装置Ａ１０と回路基板とを導通接合するはんだを、露出側面被覆部３３を覆うように形成できる。したがって、このような構成をとることで、当該はんだの接続状態を、半導体装置Ａ１０の側面から目視確認することができる。
【００５４】
半導体装置Ａ１０によれば、第２電極３０は、第１電極被覆部３１、第２裏面被覆部３２、および、露出側面被覆部３３を含んでおり、これらはすべて、図３および図４に示すように、平面視において封止樹脂６０に重なっている。すなわち、平面視において封止樹脂６０の外側に突き出ていない。このような構成をとることで、リードレスパッケージ型の半導体装置Ａ１０を実現することができる。特に、半導体装置Ａ１０は、互いに離間した複数の基板１２を備えており、当該複数の基板１２はそれぞれ第２電極３０で覆われている。したがって、本実施形態においては、ＱＦＮパッケージ型の半導体装置Ａ１０を実現できる。
【００５５】
半導体装置Ａ１０によれば、基板１２は、素材がシリコンである。当該シリコンは、第１電極２０のＣｕなどの金属と同様に、無電解めっきにより金属が析出する。すなわち、第２電極形成工程における無電解めっきにより、第２電極８３０（半導体装置Ａ１０における第２電極３０）が基板８１２（半導体装置Ａ１０における基板１２）および第１電極８２０（半導体装置Ａ１０における第１電極２０）に同時に析出される。したがって、第２電極形成工程において、第１電極被覆部８３１、第２裏面被覆部８３２、および、露出側面被覆部８３３（それぞれ半導体装置Ａ１０における第１電極被覆部３１、第２裏面被覆部３２、および、露出側面被覆部３３）を同時に形成することができる。
【００５６】
〔第２実施形態〕
図２９および図３０は、本開示の第２実施形態に基づく半導体装置を示している。なお、以下の説明において、第１実施形態と同一あるは類似の要素には、同じ符号を付して、重複する説明を省略する。本実施形態の半導体装置Ａ２０は、第１実施形態の半導体装置Ａ１０と比較して、放熱層７０を備えている点で異なる。
【００５７】
図２９は、半導体装置Ａ２０を示す底面図である。図３０は、半導体装置Ａ２０の断面図であり、第１実施形態の図６に示す断面に対応する断面図である。
【００５８】
本実施形態における基板１１は、図３０に示すように、第１主面１１１から第１裏面１１２まで厚さ方向ｚに繋がる貫通孔１１４を有する。貫通孔１１４は、図２９に示すように、平面視矩形状である。貫通孔１１４には、放熱層７０が充填されている。
【００５９】
放熱層７０は、半導体素子４１から発せられた熱を放出するためのものである。本実施形態においては、放熱層７０は、第１電極２０と同じ素材からなる。すなわち、放熱層７０は、Ｃｕを含む金属からなる。放熱層７０は、図３０に示すように、厚さ方向ｚにおいて半導体素子４１の素子裏面４１２が向く方向に配置されている。放熱層７０は、図２９に示すように、平面視矩形状である。放熱層７０は、平面視において、半導体素子４１に重なる。また、放熱層７０は、厚さ方向ｚにおいて、第１電極２０（第２導電部２２）と同じ位置に配置されている。本実施形態においては、放熱層７０は、図２９に示すように、厚さ方向ｚにおいて、半導体素子４１と離間しており、当該離間した領域には、封止樹脂６０が介在している。なお、放熱層７０は、半導体素子４１に直接当接していてもよいし、図示しない接合材で接合されていてもよい。放熱層７０によって、基板１１は、平面視において、矩形環状をなす。放熱層７０は、放熱層裏面７２を有する。
【００６０】
放熱層裏面７２は、第１裏面１１２と同じ方向を向く。放熱層裏面７２は、第１裏面１１２と面一である。放熱層裏面７２は、外部樹脂層５２から露出している。
【００６１】
本実施形態における第２電極３０は、図２９および図３０に示すように、放熱層裏面被覆部３４をさらに含んでいる。放熱層裏面被覆部３４は、放熱層裏面７２を覆っている。当該放熱層裏面被覆部３４は、第１実施形態において、第２電極形成工程時の無電解めっきによって形成される。放熱層裏面被覆部３４は、第１電極被覆部３１、第２裏面被覆部３２、および、露出側面被覆部３３と同時に形成される。なお、放熱層裏面７２は、放熱層裏面被覆部３４で覆わず、外部樹脂層５２で覆っていてもよい。ただし、放熱層７０による放熱効率を向上させるためには、放熱層裏面被覆部３４で覆っておくことが望ましい。
【００６２】
図３１〜図３５に基づき、半導体装置Ａ２０の製造方法の一例について説明する。なお、第１実施形態に係る半導体装置Ａ１０の製造方法と共通する部分は説明を省略する。図３１〜図３５において、図３２を除く図は、半導体装置Ａ２０の製造工程を説明する断面図であり、図３０に示す断面と同一である。図３２は、半導体装置Ａ２０の製造工程を説明する平面図である。
【００６３】
第１実施形態に係る製造方法と同様に、厚さ方向ｚを向く主面８１０ａおよび裏面８１０ｂを有する基材８１０を準備する。そして、当該基材８１０に主面８１０ａから厚さ方向ｚに向けて窪んだ凹部８０１を形成する。本実施形態においては、当該凹部８０１を形成するときに、厚さ方向ｚに向けて窪んだ凹部８０２も形成する。なお、凹部８０１と凹部８０２とは同時に形成してもよいし、別々に形成してもよい。凹部８０２は、凹部８０１から離間している。凹部８０２は、底面８０２ａおよび起立面８０２ｂを有する。底面８０２ａは、平面視矩形状である。底面８０２ａは、凹部８０１の底面８０１ａと厚さ方向ｚにおいて同じ位置にある。底面８０２ａは、平面視において、第１主面８１１ａに囲まれている。起立面８０２ｂは、図３１に示す上端が第１主面８１１ａに繋がり、図３１に示す下端が底面８０２ａに繋がる。起立面８０２ｂは、底面８０２ａから起立しており、底面８０２ａに対して直交する。凹部８０２の形成は、凹部８０１と同様に、ドライエッチングにより行う。なお、凹部８０２の形成は、第１実施形態と同様に、ウェットエッチングにより行ってもよい。
【００６４】
次いで、上記第１実施形態に係る製造方法と同様に、絶縁層形成工程、内部樹脂層形成工程、下地層形成工程、および、めっき層形成工程を経る。これにより、上記第１実施形態と異なり、図３３に示すように、凹部８０２を充填するめっき層８２０ｃがさらに形成される。当該めっき層８２０ｃは、めっき層８２０ｂと同質である。
【００６５】
次いで、上記第１実施形態に係る製造方法と同様に、接合層形成工程および下地層除去工程を行う。本実施形態においては、下地層除去工程後、図３４に示すように、めっき層８２０ｃとめっき層８２０ｃに覆われた下地層８２０ａにより、放熱層８７０が形成される。当該放熱層８７０が、半導体装置Ａ２０の放熱層７０に対応する。
【００６６】
次いで、上記第１実施形態に係る製造方法と同様に、半導体素子搭載工程、封止樹脂形成工程、研削工程、外部樹脂層形成工程、側面露出工程、第２電極形成工程、および、切断工程を行う。本実施形態においては、研削工程において、第１電極８２０（第２導電部８２２）が露出するとともに、放熱層８７０（放熱層裏面８７２）も露出するまで研削する。また、外部樹脂層形成工程においては、樹脂層８５２で露出した放熱層裏面８７２を覆わず、露出したままにする。これにより、第２電極形成工程（無電解めっき）時に、図３５に示すように、放熱層裏面８７２を覆う放熱層裏面被覆部８３４が形成される。放熱層裏面被覆部８３４は、半導体装置Ａ２０の第２電極３０の放熱層裏面被覆部３４に相当する。以上の工程により、図２９および図３０に示す半導体装置Ａ２０が製造される。
【００６７】
半導体装置Ａ２０によれば、上記第１実施形態と同様に、外部接続用の端子（第２電極３０）における金属ばりの発生を抑制することができる。したがって、半導体装置Ａ２０は、金属ばりに起因する実装不良および動作不良を抑制できる。
【００６８】
半導体装置Ａ２０によれば、放熱層７０を備えている。したがって、放熱層７０によって、半導体素子４１から発せられた熱が放出されるため、半導体装置Ａ２０は、半導体装置Ａ１０と比較して、放熱性を向上させることができる。
【００６９】
〔第３実施形態〕
図３６は、本開示の第３実施形態に基づく半導体装置を示している。なお、以下の説明において、第１および第２実施形態と同一あるは類似の要素には、同じ符号を付して、重複する説明を省略する。本実施形態の半導体装置Ａ２０は、第１実施形態の半導体装置Ａ１０と比較して、基板１１の第１側面１１３および基板１２の第２側面１２３（露出側面１２３ａを除く）が傾斜している点で異なる。
【００７０】
図３６は、半導体装置Ａ３０の断面図であり、第１実施形態の図６に示す断面に対応する断面図である。
【００７１】
本実施形態に係る基板１１において、各第１側面１１３は、図３６に示すように、第１裏面１１２に対して傾斜している。各第１側面１１３と第１裏面１１２とがなす角度は約５５°である。したがって、基板１１の、第１裏面１１２に平行な断面の寸法は、第１主面１１１から第１裏面１１２に厚さ方向ｚに向かうほど大きくなる。
【００７２】
本実施形態に係る基板１２において、露出側面１２３ａを除く各第２側面１２３は、第２裏面１２２に対して傾斜している。露出側面１２３ａを除く各第２側面１２３と第２裏面１２２とがなす角度は約５５°である。なお、露出側面１２３ａは、第１実施形態と同様に、第２主面１２１および第２裏面１２２に対して直交する。
【００７３】
図３７および図３８に基づき、半導体装置Ａ３０の製造方法の一例について説明する。なお、第１実施形態に係る半導体装置Ａ１０の製造方法と共通する部分は説明を省略する。半導体装置Ａ３０の製造方法は、半導体装置Ａ１０の製造方法と比較して、凹部形成工程が異なる。
【００７４】
図３７は、半導体装置Ａ３０の製造工程を説明する断面図であり、図３６に示す断面と同一である。図３８は、半導体装置Ａ３０の製造工程を説明する平面図である。
【００７５】
本実施形態に係る凹部形成工程は、ドライエッチングではなく、ウェットエッチングにより行う。具体的には、基材準備工程において、主面８１０ａとして結晶方位が（１００）である（１００）面を採用する。そして、たとえばＫＯＨ（水酸化カリウム）を用いた異方性エッチングにより、凹部８０３を形成する。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。凹部８０３は、底面８０３ａおよび複数の起立面８０３ｂを有する。起立面８０３ｂは、底面８０３ａに対してなす角度が約５５°程度となる。なお、エッチング溶液はＫＯＨに限定されず、ＴＭＡＨ（水酸化テトラメチルアンモニウム）やＥＤＰ（エチレンジアミンピロカテール）などのアルカリ溶液であってもよい。
【００７６】
以後の工程においては、上記第１実施形態に係る、絶縁層形成工程、内部樹脂層形成工程、下地層形成工程、めっき層形成工程、接合層形成工程、下地層除去工程、半導体素子搭載工程、封止樹脂形成工程、研削工程、外部樹脂層研削工程、側面露出工程、第２電極形成工程、および、切断工程と同様に行う。なお、本実施形態においては、側面露出工程において、図３７および図３８の二点鎖線に対応する部分に溝８６９を形成することで、基板８１２において、外部に露出し、かつ、第２裏面８１２ｂに直交する第２側面８１２ｃが形成される。以上の工程により、図３６に示す半導体装置Ａ３０が製造される。
【００７７】
半導体装置Ａ３０によれば、上記第１実施形態と同様に、外部接続用の端子（第２電極３０）における金属ばりの発生を抑制することができる。したがって、半導体装置Ａ３０は、金属ばりに起因する実装不良および動作不良を抑制できる。
【００７８】
半導体装置Ａ３０によれば、第１側面１１３および第２側面１２３（露出側面１２３ａを除く）は、傾斜している。この傾斜は、凹部形成工程において形成した凹部８０３の起立面８０３ｂに由来する。この凹部８０３において起立面８０３ｂが傾斜しているため、上記第１実施形態および第２実施形態のように、起立面８０１ｂ，８０２ｂが直立した場合と比較して、起立面８０３ｂが上方に開けている。したがって、当該起立面８０３ｂを覆う絶縁層８１５、樹脂層８５１、および、下地層８２０ａなどの厚さを均一にしやすくなる。ただし、起立面８０３ｂが傾斜している場合、平面視外形が大きくなってしまう。換言すると、半導体装置Ａ１０，Ａ２０において、起立面８０１ｂ，８０２ｂが直立する場合には、平面視寸法を小さくすることができる。
【００７９】
本実施形態では、放熱層７０を備えていない場合を示したが、第２実施形態と同様に、放熱層７０を備えていてもよい。
【００８０】
第１実施形態ないし第３実施形態では、各第２電極３０が露出側面被覆部３３を含んだ場合を示したが、露出側面被覆部３３を含んでいなくてもよい。たとえば、上記第１実施形態において、側面露出工程を行わず、すなわち、溝８６９を形成せずに、第２電極形成工程の無電解めっきを行うことで、露出側面被覆部３３を含まない第２電極３０を形成できる。なお、当該変形例においては、切断線ＣＬで封止樹脂８６０を切断するとき（切断工程時）に第２電極８３０を切断しないように、外部樹脂層形成工程において樹脂層８５２を切断線ＣＬ上に形成しておくとよい。換言すれば、第２電極形成工程において第２電極８３０が形成されないように樹脂層８５２を切断線ＣＬ上に形成しておくとよい。このような場合であっても、第２電極３０（第２電極８３０）を切断することがないので、外部接続用の端子（第２電極３０）における上記金属ばりの発生を抑制することができる。
【００８１】
〔第４実施形態〕
図３９および図４０は、本開示の第４実施形態に基づく半導体装置を示している。第４実施形態の半導体装置Ａ４０は、半導体装置Ａ１０と比較して、封止樹脂６０の各樹脂側面６３に形成された凹部６３２の形状が異なる。図３９は、半導体装置Ａ４０を示す断面図であり、図６に示す断面に対応する。図４０は、図３９の一部を拡大した部分拡大断面図である。
【００８２】
半導体装置Ａ４０の各凹部６３２は、図４０に示すように、第１面６３２ａおよび第２面６３２ｂを有している。各凹部６３２において、第１面６３２ａは、当該凹部６３２に繋がる平坦部６３１と同じ方向を向く。第１面６３２ａは、厚さ方向ｚに略平行する。第１面６３２ａは、基板１２の露出側面１２３ａと面一である。各凹部６３２において、第２面６３２ｂは、当該凹部６３２の第１面６３２ａに繋がり、かつ、当該凹部６３２が形成された樹脂側面６３の平坦部６３１に繋がる。第２面６３２ｂは、曲面である。図４０に示すように、第２面６３２ｂと平坦部６３１との境界縁６３２ｃは、第２面６３２ｂと第１面６３２ａとの境界縁６３２ｄよりも、厚さ方向ｚ上方に位置する。各境界縁６３２ｃ，６３２ｄは、第１方向ｘあるいは第２方向ｙのいずれかに沿って延びている。なお、半導体装置Ａ１０，Ａ２０，Ａ３０においても、各凹部６３２は、第１面６３２ａおよび第２面６３２ｂを有している。ただし、半導体装置Ａ１０，Ａ２０，Ａ３０の各第２面６３２ｂは、平坦であり、かつ、２つの境界縁６３２ｃ，６３２ｄは、厚さ方向ｚにおいて略同じ位置にある。
【００８３】
半導体装置Ａ４０は、例えば、上記側面露出工程において、ハーフカットダイシングした際、形成された溝８６９の底部８６９ａが、図４１に示すように、湾曲する場合がある。図４１においては、溝８６９は、Ｕ字状に窪んでいる。このように、底部８６９ａが湾曲した溝８６９が形成されたときに、その後の工程（特に切断工程）が行われることで、曲面である第２面６３２ｂが形成される。なお、図４１は、半導体装置Ａ４０の製造方法の一工程（側面露出工程）を説明する断面図であり、図１５の断面に対応する。
【００８４】
半導体装置Ａ４０によれば、半導体装置Ａ１０と同様の効果を奏することができる。
【００８５】
〔第５実施形態〕
図４２〜図４８は、本開示の第５実施形態に基づく半導体装置を示している。第５実施形態の半導体装置Ａ５０は、基板１３、絶縁層１５、第１電極２０、第２電極３０、半導体素子４１、接合層４２、内部樹脂層５１、外部樹脂層５２、および、封止樹脂６０を備えている。
【００８６】
図４２は、半導体装置Ａ５０を示す平面図である。図４２においては、半導体素子４１および封止樹脂６０を想像線（二点鎖線）で示し、かつ、絶縁層１５および内部樹脂層５１を省略している。図４３は、半導体装置Ａ５０を示す底面図である。図４４は、半導体装置Ａ５０を示す側面図である。図４５は、図４２のＸＬＶ−ＸＬＶ線に沿う断面図である。図４６は、図４５の一部を拡大した部分拡大断面図である。図４７は、図４２のＸＬＶＩＩ−ＸＬＶＩＩ線に沿う断面図である。図４８は、図４７の一部を拡大した部分拡大断面図である。
【００８７】
基板１３は、基板１１と同じ素材である。すなわち、基板１３は、Ｓｉの真性半導体材料からなる。基板１３は、図４７に示すように、主面１３ａおよび裏面１３ｂを有している。
【００８８】
主面１３ａおよび裏面１３ｂは、図４７に示すように、厚さ方向ｚにおいて、離間し、かつ、反対側を向く。主面１３ａは、基板１３の上面であり、厚さ方向ｚ上方を向く。裏面１３ｂは、基板１３の下面であり、厚さ方向ｚ下方を向く。本実施形態において、基板１３が、特許請求の範囲に記載の「第１基板」に相当し、主面１３ａ（主面１３１ａおよび主面１３２ａ）が、特許請求の範囲に記載の「第１主面」に相当し、裏面１３ｂ（裏面１３１ｂおよび裏面１３２ｂ）が、特許請求の範囲に記載の「第１裏面」に相当する。
【００８９】
基板１３は、図４２、図４３および図４７に示すように、支持部１３１および複数の突出部１３２を含んでいる。なお、基板１３は、複数の突出部１３２を含まず、支持部１３１のみで構成されていてもよい。
【００９０】
支持部１３１は、半導体素子４１を支持する部分である。支持部１３１は、平面視矩形状である。支持部１３１は、図４５に示すように、主面１３１ａ、裏面１３１ｂおよび複数の側面１３１ｃを有する。
【００９１】
主面１３１ａおよび裏面１３１ｂは、図４５に示すように、厚さ方向ｚにおいて、離間し、かつ、互いに反対側を向く。主面１３１ａは、支持部１３１の上面であり、厚さ方向ｚ上方を向く。主面１３１ａは、主面１３ａの一部である。裏面１３１ｂは、支持部１３１の下面であり、厚さ方向ｚ下方を向く。裏面１３１ｂは、裏面１３ｂの一部である。
【００９２】
複数の側面１３１ｃはそれぞれ、図４５に示すように、厚さ方向ｚにおいて、主面１３１ａと裏面１３１ｂとに挟まれている。各側面１３１ｃは、平面であり、かつ、主面１３１ａおよび裏面１３１ｂの双方にそれぞれ直交する。各側面１３１ｃは、封止樹脂６０に接する。支持部１３１は、第１方向において離間しかつ互いに反対側を向く一対の側面１３１ｃと、第２方向において離間しかつ互いに反対側を向く一対の側面１３１ｃとの計４つの側面１３１ｃを有する。
【００９３】
複数の突出部１３２はそれぞれ、図４２および図４３に示すように、平面視において複数の側面１３１ｃのいずれかから突き出ている。図４２に示す態様においては、基板１３は、支持部１３１の各側面１３１ｃからそれぞれ３つの突出部１３２が突き出しており、当該３つの突出部１３２は、平面視において第１方向ｘあるいは第２方向ｙに並んでいる。また、当該３つの突出部１３２は、平面視において、離間しており、これらの間には、第１電極２０の一部および封止樹脂６０の一部が配置されている。各突出部１３２は、平面視矩形状である。各突出部１３２は、図４７に示すように、主面１３２ａ、裏面１３２ｂおよび側面１３２ｃを有する。
【００９４】
主面１３２ａおよび裏面１３２ｂは、図４７に示すように、厚さ方向ｚにおいて、離間し、かつ、互いに反対側を向く。主面１３２ａは、突出部１３２の上面であり、厚さ方向ｚ上方を向く。主面１３２ａは、主面１３１ａと面一である。主面１３２ａは、主面１３ａの一部である。裏面１３２ｂは、突出部１３２の下面であり、厚さ方向ｚ下方を向く。裏面１３２ｂは、裏面１３１ｂと面一である。裏面１３２ｂは、裏面１３ｂの一部である。
【００９５】
側面１３２ｃは、図４７に示すように、各突出部１３２において、支持部１３１に繋がる側と反対側に位置する。側面１３２ｃは、図４７に示すように、厚さ方向ｚにおいて、主面１３２ａと裏面１３２ｂとに挟まれている。側面１３２ｃは、平面であり、かつ、主面１３２ａおよび裏面１３２ｂの双方にそれぞれ直交する。側面１３２ｃは、絶縁層１５、内部樹脂層５１、および、封止樹脂６０に覆われている。なお、側面１３２ｃは、半導体装置Ａ５０の外部に露出していてもよいし、絶縁層１５のみに覆われていてもよいし、絶縁層１５と内部樹脂層５１とに覆われていてもよい。
【００９６】
絶縁層１５は、図４５および図４７に示すように、基板１３のうち、裏面１３ｂを除く面を覆っている。
【００９７】
複数の第１電極２０はそれぞれ、半導体装置Ａ５０において、図４２、図４５および図４６に示すように、第１導電部２３、第２導電部２４および第３導電部２５を含んでいる。
【００９８】
第１導電部２３は、図４６に示すように、基板１３の支持部１３１の主面１３１ａ上に部分的に形成されている。第１導電部２３の上には、接合層４２が形成されている。第１導電部２３は、互いに積層された下地層およびめっき層から構成される。下地層は、例えば互いに積層されたＴｉ層およびＣｕ層から構成される。Ｔｉ層は内部樹脂層５１に接し、Ｃｕ層はめっき層に接する。めっき層の素材は、例えばＣｕである。めっき層は、下地層よりも厚い。下地層とめっき層とは一体となっている。
【００９９】
第２導電部２４は、図４６に示すように、第１導電部２３および第３導電部２５に繋がる。第２導電部２４の一部は、第１方向ｘあるいは第２方向ｙのいずれかに見て、基板１３に重なる。第２導電部２４は、めっき層から構成される。めっき層の素材は、例えばＣｕである。なお、第２導電部２４は、互いに積層された下地層およびめっき層から構成されていてもよい。下地層は、例えば互いに積層されたＴｉ層およびＣｕ層から構成される。Ｃｕ層は、めっき層に接する。
【０１００】
第２導電部２４は、図４６に示すように、主面２４１、裏面２４２、第１側面２４３および第２側面２４４を有している。主面２４１および裏面２４２は、厚さ方向ｚにおいて、離間し、かつ、互いに反対側を向く。主面２４１は、各第２導電部２４の上面であり、厚さ方向ｚ上方を向く。主面２４１は封止樹脂６０に接する。裏面２４２は、各第２導電部２４の下面であり、厚さ方向ｚ下方を向く。裏面２４２は、図４４に示すように、封止樹脂６０の樹脂裏面６２と面一である。第１側面２４３および第２側面２４４はともに、裏面２４２に繋がり、かつ、厚さ方向ｚに対して略平行する。第１側面２４３および第２側面２４４はともに、厚さ方向ｚ下方の各端縁が、裏面２４２に繋がる。第１側面２４３と第２側面２４４とは、第１方向ｘあるいは第２方向ｙのいずれかにおいて、反対側を向く。第１側面２４３は、絶縁層１５の一部および内部樹脂層５１の一部を挟んで、支持部１３１（基板１３）の側面１３１ｃに対向する。第２側面２４４は、封止樹脂６０から露出する。
【０１０１】
第３導電部２５は、図４６に示すように、第２導電部２４に繋がる。第３導電部２５は、第２導電部２４の主面２４１から厚さ方向ｚに突き出ている。第３導電部２５と第２導電部２４との境界は、主面２４１と面一である。第３導電部２５は、めっき層から構成される。めっき層の素材は、例えばＣｕである。
【０１０２】
第３導電部２５は、図４６に示すように、第１表面２５１、第２表面２５２、第３表面２５３、第４表面２５４および第５表面２５５を有している。
【０１０３】
第１表面２５１は、第２側面２４４と面一である。第１表面２５１は、平面視において第２表面２５２と第５表面２５５との間に位置する。第２表面２５２は、平面視において、第１表面２５１よりも半導体装置Ａ５０の外方に位置する。第２表面２５２は、封止樹脂６０の平坦部６３１と面一である。第３表面２５３は、第１表面２５１と第２表面２５２とに繋がる。本実施形態においては、第３表面２５３は、平坦である。第３表面２５３は、厚さ方向ｚ下方を向く。第４表面２５４は、厚さ方向ｚ上方を向く。第４表面２５４は、第２表面２５２に繋がる。第４表面２５４は、封止樹脂６０に接する。第５表面２５５は、厚さ方向ｚに略平行する。第５表面２５５は、第４表面２５４に繋がる。第５表面２５５は、封止樹脂６０に接する。第５表面２５５は、主面２４１に繋がる。
【０１０４】
各第３導電部２５において、第５表面２５５は、平面視において、第１側面２４３と第２側面２４４との間に位置し、第２表面２５２は、平面視において、第２側面２４４よりも半導体装置Ａ５０の外方に位置する。よって、第５表面２５５は、平面視において第２導電部２４に重なり、第２表面２５２は、平面視において第２導電部２４に重なっていない。
【０１０５】
各第３導電部２５は、各々が第１方向ｘあるいは第２方向ｙのいずれかに沿って延びる第１境界縁２５ａと第２境界縁２５ｂとを有している。第１境界縁２５ａは、第１表面２５１と第３表面２５３との境界である。第２境界縁２５ｂは、第２表面２５２と第３表面２５３との境界である。第１境界縁２５ａと第２境界縁２５ｂとは、厚さ方向ｚにおいて略同じ位置に配置されている。
【０１０６】
第１電極２０において、第２導電部２４の裏面２４２と第３導電部２５の第４表面２５４の厚さ方向ｚの離間距離は、例えば１００μｍ程度である。つまり、第１電極２０において、第２導電部２４と第３導電部２５とが積み重なった部分の厚みは、例えば１００μｍ程度である。なお、当該寸法は一例であって、これに限定されない。
【０１０７】
第２電極３０は、図４５および図４６に示すように、第１電極２０に導通し、半導体装置Ａ５０の外部に露出する。第２電極３０は、導電性材料からなる。第２電極３０は、例えば、半導体装置Ａ１０の第２電極３０と同様に、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成されうる。第２電極３０は、半導体装置Ａ５０を回路基板の実装する際の端子である。第２電極３０は、平面視において、そのすべてが封止樹脂６０に重なる。第２電極３０は、半導体装置Ａ５０において、第１被覆部３５、第２被覆部３６および第３被覆部３７を含んでいる。
【０１０８】
第１被覆部３５は、図４６に示すように、第２導電部２４の裏面２４２の一部を覆う。第２被覆部３６は、図４６に示すように、第２導電部２４の第２側面２４４および第３導電部２５の第１表面２５１を覆う。第２被覆部３６は、第１被覆部３５に繋がる。第３被覆部３７は、図４６に示すように、第３導電部２５の第３表面２５３を覆う。第３被覆部３７は、第２被覆部３６に繋がる。
【０１０９】
半導体素子４１は、図４５に示すように、半導体装置Ａ５０において、基板１３の支持部１３１に搭載されており、かつ、平面視において、基板１３の支持部１３１に重なる。
【０１１０】
接合層４２は、図４５に示すように、半導体装置Ａ５０において、第１電極２０の第１導電部２３と半導体素子４１（電極パッド４１３）の間に介在する。電極パッド４１３と第１導電部２３とは、接合層４２を介して、導通する。
【０１１１】
内部樹脂層５１は、図４５および図４７に示すように、絶縁層１５を覆っている。なお、半導体装置Ａ５０は、内部樹脂層５１を備えていなくてもよい。
【０１１２】
外部樹脂層５２は、図４３、図４５および図４６に示すように、基板１３の裏面１３ｂのすべて、封止樹脂６０の樹脂裏面６２のすべて、および、第２導電部２４（第１電極２０）の裏面２４２の一部を覆う。外部樹脂層５２から露出する第２導電部２４の裏面２４２は、第２電極３０（第１被覆部３５）に覆われている。
【０１１３】
半導体装置Ａ５０の封止樹脂６０において、各樹脂側面６３の凹部６３２は、図４８に示すように、第１面６３２ａおよび第２面６３２ｂを有している。
【０１１４】
半導体装置Ａ５０の各凹部６３２において、図４８に示すように、第１面６３２ａと第２面６３２ｂとは、繋がっており、かつ、ともに平坦である。第１面６３２ａは、第２導電部２４（第１電極２０）の第２側面２４４および第３導電部２５（第１電極２０）の第１表面２５１と面一である。第２面６３２ｂは、第３導電部２５（第１電極２０）の第３表面２５３と面一である。第２面６３２ｂは、厚さ方向ｚ下方を向く。第１面６３２ａおよび第２面６３２ｂは、第２電極３０に覆われていない。つまり、第１面６３２ａおよび第２面６３２ｂは、第２電極３０から露出する。
【０１１５】
次に、図４９〜図６４に基づき、半導体装置Ａ５０の製造方法の一例について説明する。図４９〜図６４のうち、図５０、図５３および図５５は、半導体装置Ａ５０の製造方法に係る一工程を示す平面図であり、図５９、図６１および図６３は、半導体装置Ａ５０の製造方法に係る一工程を示す底面図である。これら以外の図面は、半導体装置Ａ５０の製造方法に係る一工程を示す断面図である。当該断面図は、図４５に示す断面に相当する。
【０１１６】
まず、図４９および図５０に示すように、厚さ方向ｚを向く主面８１０ａおよび裏面８１０ｂを有する基材８１０を準備し、当該基材８１０に主面８１０ａから厚さ方向ｚに向けて窪んだ凹部８０１を形成する。本実施形態の製造方法においては、第１実施形態の製造方法と比較して、凹部８０１の形成範囲が異なる。基材８１０は、後に、半導体装置Ａ５０の基板１３となる。基材８１０の素材や凹部８０１の形成方法は、第１実施形態に係る基板準備工程と同じである。
【０１１７】
次いで、図５１に示すように、絶縁層８１５および樹脂層８５１を順に形成する。絶縁層８１５の形成方法は、第１実施形態に係る絶縁層形成工程と同じである。樹脂層８５１の形成方法は、第１実施形態に係る樹脂層形成工程と同じである。
【０１１８】
次いで、図５２および図５３に示すように、下地層８２０ａ、めっき層８２０ｂおよび接合層８４２を順に形成する。下地層８２０ａの形成方法は、第１実施形態に係る下地層形成工程と同じである。めっき層８２０ｂの形成方法は、第１実施形態に係るめっき層形成工程と同じである。接合層８４２の形成方法は、第１実施形態に係る接合層形成工程と同じである。
【０１１９】
次いで、図５４および図５５に示すように、めっき層８２０ｄを形成する。当該めっき層８２０ｄが、後に半導体装置Ａ５０の第１電極２０の一部（第３導電部２５）となる。めっき層８２０ｄの形成は、めっき層８２０ｂの形成と同様に、フォトリソグラフィによるパターン形成および電解めっきによる。めっき層８２０ｄは、めっき層８２０ｂの上に形成され、めっき層８２０ｂから突き出ている。半導体装置Ａ５０の製造方法は、半導体装置Ａ１０の製造方法と比較して、主に、めっき層８２０ｄを形成する工程が追加されている。
【０１２０】
次いで、図５６に示すように、不要な下地層８２０ａを除去する。本実施形態においては、めっき層８２０ｂおよびめっき層８２０ｄに覆われていない下地層８２０ａが、不要な部分である。下地層８２０ａの除去方法は、第１実施形態に係る下地層除去工程と同じである。当該下地層除去工程により、図５６に示すように、下地層８２０ａが除去された部分から、樹脂層８５１が露出する。また、下地層８２０ａが除去されたことにより、第１電極８２０が形成される。当該第１電極８２０は、第１導電部８２３、第２導電部８２４および第３導電部８２５を含んでいる。第１導電部８２３は、第１主面８１１ａ上に形成された部分である。第１導電部８２３は、下地層８２０ａおよびめっき層８２０ｂを含んでいる。第２導電部８２４は、第１導電部８２３に繋がり、凹部８０１に充填された部分である。第２導電部８２４は、下地層８２０ａおよびめっき層８２０ｂを含んでいる。第３導電部８２５は、第２導電部８２４の上に形成され、第２導電部８２４から厚さ方向ｚに突き出た部分である。第３導電部８２５は、めっき層８２０ｄを含んでいる。本実施形態においては、下地層形成工程、めっき層形成工程、めっき層８２０ｄを形成する工程、および、下地層除去工程を含む工程が、特許請求の範囲に記載の「第１電極形成工程」に相当する。
【０１２１】
次いで、図５７に示すように、基材８１０に半導体素子８４１を搭載し、その後、半導体素子８４１を覆う封止樹脂８６０を形成する。半導体素子８４１の搭載方法は、第１実施形態に係る半導体素子搭載工程と同じである。封止樹脂８６０の形成方法は、第１実施形態に係る封止樹脂形成工程と同じである。
【０１２２】
次いで、図５８および図５９に示すように、基材８１０を裏面８１０ｂ側から研削する。基材８１０の研削方法は、第１実施形態に係る研削工程と同じである。研削工程により、図５８に示すように、第２導電部８２４の裏面８２４ｂが外部に露出する。このとき、第２導電部８２４において、下地層８２０ａをすべて研削し、裏面８２４ｂ側の表層をめっき層８２０ｂにする。なお、下地層８２０ａの一部を残しておき、裏面８２４ｂ側の表層を下地層８２０ａにしてもよい。裏面８２４ａは、半導体装置Ａ５０の第２導電部２４の裏面２４２に対応する。また、研削工程により、図５９に示すように、基材８１０が複数の基板８１３に分割される。各基板８１３は、図５８に示すように、裏面（裏面８１３ｂ）が外部に露出している。各基板８１３は、図５９に示すように、支持部８１４ａおよび複数の突出部８１４ｂを含んでいる。支持部８１４ａは、半導体素子８４１を支持する部分である。支持部８１４ａは、平面視矩形状である。複数の突出部８１４ｂはそれぞれ、平面視において支持部８１４ａから突き出た部分である。基板８１３は、半導体装置Ａ５０の基板１３に対応する。
【０１２３】
次いで、図６０および図６１に示すように、樹脂層８５２を形成する。樹脂層８５２の形成方法は、第１実施形態に係る外部樹脂層形成工程と同じである。図６１に示すように、形成された樹脂層８５２からは、第２導電部８２４（第１電極８２０）の裏面８２４ｂの一部が露出する。なお、裏面８２４ｂのすべてが露出するように、樹脂層８５２を形成してもよい。
【０１２４】
次いで、図６２および図６３に示すように、溝８６９を形成する。溝８６９の形成方法は、第１実施形態に係る側面露出工程と同じである。つまり、ブレードダイシングによるハーフカットダイシングを行い、溝８６９を形成する。溝８６９は、図６３に示すように、底部８６９ａおよび壁部８６９ｂを含んでいる。底部８６９ａは、平坦である。底部８６９ａは、図６２に示すように、厚さ方向ｚにおいて、第３導電部８２５に達している。壁部８６９ｂは、厚さ方向ｚに略平行しており、底部８６９ａに繋がる。溝８６９を形成する工程（溝形成工程）によって、第２導電部８２４の第２側面８２４ｄが外部に露出する。本実施形態においては、溝８６９の形成後において、基板８１３の突出部８１４ｂの側面（側面８１３ｃ）が絶縁層８１５、樹脂層８５１および封止樹脂８６０に覆われているが、溝８６９の幅を調整することで、側面８１３ｃを封止樹脂８６０から露出させてもよいし、さらに樹脂層８５１から露出させてもよいし、さらに絶縁層８１５から露出させてもよい。
【０１２５】
次いで、図６４に示すように、第２電極８３０を形成する。第２電極８３０の形成方法は、第１実施形態に係る第２電極形成工程と同じである。つまり、無電解めっきにより、Ｎｉ層、Ｐｄ層、Ａｕ層を順に析出させて、第２電極８３０を形成する。第２電極８３０は、図６４に示すように、第１被覆部８３５、第２被覆部８３６および第３被覆部８３７を含んでいる。第１被覆部８３５は、第２導電部８２４の裏面８２４ｂを覆う。第２被覆部８３６は、溝８６９の壁部８６９ｂにおいて露出する第２導電部８２４および第３導電部８２５の各表面を覆う。第３被覆部８３７は、溝８６９の底部８６９ａにおいて露出する第３導電部８２５の表面を覆う。第１被覆部８３５、第２被覆部８３６および第３被覆部８３７が、半導体装置Ａ５０の第１被覆部３５、第２被覆部３６および第３被覆部３７にそれぞれ対応する。
【０１２６】
次いで、第１実施形態と同様に、封止樹脂８６０を切断する（切断工程を行う）ことによって、半導体素子８４１ごとの個片に分割する。分割された各個片がそれぞれ、半導体装置Ａ５０となる。封止樹脂８６０の切断方法は、第１実施形態の切断工程と同様である。切断工程においては、溝８６９の幅方向中央を通るように切断するので、封止樹脂８６０と第３導電部８２５とが切断される。これにより、封止樹脂８６０および第３導電部８２５の各形状がそれぞれ、図４２ないし図４７に示す封止樹脂６０および第３導電部２５の各形状となる。本実施形態においては、溝８６９の底部８６９ａが平坦であるため、形成される各凹部６３２の第２面６３２ｂおよび各第３導電部２５の第３表面２５３がそれぞれ平坦となる。以上の工程により、半導体装置Ａ５０が製造される。
【０１２７】
次に、半導体装置Ａ５０およびその製造方法の作用効果について、説明する。
【０１２８】
半導体装置Ａ５０によれば、電解めっきにより形成された第１電極２０および無電解めっきにより形成された第２電極３０を備えている。したがって、半導体装置Ａ５０は、めっき処理により配線されたものであって、金属板から形成されるリードフレームを用いていない。めっき処理による配線は、リードフレーム構造を採用した場合もより薄くできる。したがて、半導体装置Ａ５０の薄型化を図ることができる。
【０１２９】
半導体装置Ａ５０によれば、第２電極３０は、無電解めっきにより、第１電極２０の表面の一部に形成されている。第１実施形態で示したように、無電解めっきによる金属層の析出は、シリコンの表面でも可能であるが、金属（例えばＣｕ）の方が容易である。本実施形態においては、第１電極２０の素材は主にＣｕである。したがって、半導体装置Ａ５０によれば、半導体装置Ａ１０よりも、第２電極３０の形成が容易となる。
【０１３０】
半導体装置Ａ５０によれば、第２電極３０は、第１被覆部３５、第２被覆部３６、および、第３被覆部３７を含んでおり、これらはすべて、図４２および図４３に示すように、平面視において封止樹脂６０に重なっている。すなわち、これらは、平面視において封止樹脂６０の外側に突き出ていない。このような構成をとることで、リードレスパッケージ型の半導体装置Ａ５０を実現することができる。特に、半導体装置Ａ５０は、第２電極３０が、各樹脂側面６３に形成されている。したがって、半導体装置Ａ５０は、ＱＦＮ型のパッケージ構造をとることができる。
【０１３１】
半導体装置Ａ５０によれば、第２電極３０は、第２被覆部３６を含んでいる。この第２被覆部３６は、封止樹脂６０の樹脂側面６３から露出している。はんだを用いて半導体装置Ａ５０を回路基板などに実装した際、当該はんだが第２被覆部３６を覆うようにフィレットが形成されうる。よって、このような構成をとることで、当該はんだの接続状態を、半導体装置Ａ５０の側面から目視確認できる。
【０１３２】
半導体装置Ａ５０によれば、第１電極２０は、第２導電部２４から厚さ方向ｚ上方に突き出た第３導電部２５を含んでいる。そして、第２電極３０は、第３導電部２５の第１表面２５１を覆う第２被覆部３６を含んでいる。この構成によると、半導体装置Ａ５０は、半導体装置Ａ１０よりも第２電極３０の厚さ方向ｚの寸法を大きくできる。したがって、上記したはんだの接続状態の確認がより容易となる。また、第２電極３０とはんだとの接触面積が大きくなるため、はんだによる半導体装置Ａ５０の接合強度を、半導体装置Ａ１０よりも高めることができる。
【０１３３】
第５実施形態では、溝形成工程において、溝８６９の底部８６９ａが、厚さ方向ｚにおいて、第３導電部８２５に達しているが、これに限定されない。例えば、溝８６９が第３導電部８２５を貫通し、底部８６９ａが第３導電部８２５の厚さ方向ｚ上方の封止樹脂８６０に達するように溝形成工程を行ってもよい。この場合、図６５に示す半導体装置が形成される。図６５に示す態様においては、第３導電部２５は、第２表面２５２および第３表面２５３を有しておらず、第１表面２５１が第４表面２５４に繋がっている。
【０１３４】
〔第６実施形態〕
図６６は、本開示の第６実施形態に係る半導体装置を示している。図６６は、第６実施形態の半導体装置Ａ６０を示す断面図であり、図４５に示す断面に対応する。半導体装置Ａ６０は、半導体装置Ａ５０と比較して、第１電極２０の第３導電部２５の形状および封止樹脂６０の各樹脂側面６３に形成された凹部６３２の形状が異なる。
【０１３５】
半導体装置Ａ６０の凹部６３２は、半導体装置Ａ４０の凹部６３２と同様に構成されている。つまり、半導体装置Ａ６０の凹部６３２は、図６６に示すように、第２面６３２ｂが曲面である。
【０１３６】
半導体装置Ａ６０の第３導電部２５において、第３表面２５３が曲面となっている。また、第２境界縁２５ｂが第１境界縁２５ａよりも厚さ方向ｚ上方に位置する。よって、第２境界縁２５ｂは、第１境界縁２５ａよりも、厚さ方向ｚにおいて、樹脂主面６１に近い。なお、第３表面２５３が曲面であるため、図６６に示すように、第３表面２５３を覆う第３被覆部３７が第３表面２５３に沿って湾曲している。第１方向ｘあるいは第２方向のいずれかに見て、第３表面２５３と第２面６３２ｂとは重なる。
【０１３７】
半導体装置Ａ６０によれば、半導体装置Ａ５０と同様の効果を奏することができる。
【０１３８】
〔第７実施形態〕
図６７は、本開示の第７実施形態に係る半導体装置を示している。図６７は、第７実施形態に係る半導体装置Ａ７０を示す断面図であり、図６６に示す断面に対応する。半導体装置Ａ７０は、半導体装置Ａ６０と比較して、さらに放熱層７０を備えている点で異なる。半導体装置Ａ７０の放熱層７０は、半導体装置Ａ２０の放熱層７０と同様に構成される。なお、図６７に示す態様において、第３導電部２５（第１電極２０）の第３表面２５３および各凹部６３２の第２面６３２ｂがともに曲面であるが、半導体装置Ａ５０と同様に、平坦であってもよい。
【０１３９】
半導体装置Ａ７０において、基板１３の支持部１３１には、主面１３１ａから裏面１３１ｂまで厚さ方向ｚに繋がる貫通孔１３３が形成されている。貫通孔１３３は、例えば平面視矩形状である。貫通孔１３３には、放熱層７０が充填されている。また、貫通孔１３３の表面には、絶縁層１５が形成されている。よって、基板１３と放熱層７０との間に、絶縁層１５が介在している。なお、基板１３と放熱層７０との間に、さらに内部樹脂層５１が配置されていてもよい。
【０１４０】
半導体装置Ａ７０においては、放熱層７０を備えているため、第２実施形態と同様に、第２電極３０は放熱層裏面被覆部３４を含んでいる。放熱層裏面被覆部３４は、第１被覆部３５、第２被覆部３６および第３被覆部３７から離間している。
【０１４１】
図６７に示す半導体装置Ａ７０は、上記凹部形成工程において、第２実施形態と同様に、凹部８０２を形成しておくことで、形成されうる。
【０１４２】
半導体装置Ａ７０によれば、半導体装置Ａ５０と同様の効果を奏することができる。さらに、半導体装置Ａ７０によれば、放熱層７０を備えているので、第２実施形態と同様に、放熱性の向上を図ることができる。
【０１４３】
第１実施形態ないし第７実施形態では、各半導体装置Ａ１０，Ａ２０，Ａ３０，Ａ４０，Ａ５０，Ａ６０，Ａ７０がＱＦＮパッケージ型である場合を示したが、これに限定されず、ＳＯＮパッケージ型にしてもよい。例えば、半導体装置Ａ１０において複数の基板１２ｂを備えないように構成することで、ＳＯＮパッケージ型の半導体装置を実現できる。
【０１４４】
本開示に係る半導体装置およびその製造方法は、上記した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成および本開示に係る半導体装置の製造方法の各工程の具体的な手法は、種々に設計変更自在である。
【０１４５】
本開示に係る半導体装置およびその製造方法は、以下の付記に関する実施形態を含む。
［付記１］
半導体素子と、
厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、前記第１主面に前記半導体素子が搭載された第１基板と、
前記第１主面の一部に形成された第１導電部、および、前記第１導電部に繋がり、かつ、前記厚さ方向に直交する第１方向に見て前記第１基板に重なる第２導電部を含む第１電極と、
前記半導体素子を覆う封止樹脂と、
前記封止樹脂から露出し、かつ、前記第１電極に導通する第２電極と、
を備えており、
前記第２電極は、前記第２導電部に接していることを特徴とする半導体装置。
［付記２］
前記第１基板と離間し、かつ、前記第１方向に見て前記第１基板に重なる第２基板を、さらに備え、
前記第２導電部は、前記第１基板と前記第２基板との間に介在しており、
前記第２電極は、さらに前記第２基板に接している付記１に記載の半導体装置。
［付記３］
前記第２基板は、前記第１主面と同じ方向を向く第２主面および前記第１裏面と同じ方向を向く第２裏面を有しており、
前記第２電極は、前記第２裏面を覆う第２裏面被覆部を含んでいる付記２に記載の半導体装置。
［付記４］
前記第２導電部は、前記第２裏面と面一である第２導電部裏面を有しており、
前記第２電極は、前記第２裏面被覆部に繋がり、かつ、前記第２導電部裏面を覆う第１電極被覆部を含んでいる付記３に記載の半導体装置。
［付記５］
前記第２基板は、前記封止樹脂から露出し、前記厚さ方向において前記第２主面および前記第２裏面に挟まれた露出側面を、さらに有しており、
前記第２電極は、前記第２裏面被覆部に繋がり、前記露出側面を覆う露出側面被覆部をさらに含んでいる付記４に記載の半導体装置。
［付記６］
前記露出側面被覆部は、前記厚さ方向に見て前記封止樹脂に重なる付記５に記載の半導体装置。
［付記７］
前記第１基板と前記第２基板とは、同じ素材である付記２ないし付記６のいずれかに記載の半導体装置。
［付記８］
前記素材は、シリコンである付記７に記載の半導体装置。
［付記９］
前記厚さ方向に見て、前記第１基板および前記第２基板から離間する第３基板と、
前記封止樹脂から露出し、かつ、前記第３基板に接する第３電極と、
前記第３電極および前記半導体素子に導通し、一部が前記第１基板と前記第３基板との間に介在する第４電極とをさらに備えている付記２ないし付記８のいずれかに記載の半導体装置。
［付記１０］
前記第３基板は、前記第１方向に見て前記第１基板に重なり、かつ、前記第１方向および前記厚さ方向の両方に直交する第２方向に見て、前記第２基板に重なっており、
前記第２基板と前記第３基板との間には、前記封止樹脂の一部が介在する付記９に記載の半導体装置。
［付記１１］
前記第３基板は、前記第１方向に見て前記第１基板および前記第２基板に重なり、
前記第２基板と前記第３基板とは、前記厚さ方向に見て、前記第１基板を挟んで、互いに反対側に配置される付記１０に記載の半導体装置。
［付記１２］
前記第１電極は、前記第２導電部に繋がり、かつ、前記第２導電部よりも前記第１主面が向く方向に突き出た第３導電部をさらに含んでおり、
前記第２電極は、さらに前記第３導電部に接している付記１に記載の半導体装置。
［付記１３］
前記第２導電部は、前記第１裏面と面一である第２導電部裏面を有しており、
前記第２電極は、前記第２導電部裏面を覆う第１被覆部を含んでいる付記１２に記載の半導体装置。
［付記１４］
前記第２導電部は、前記第２導電部裏面に繋がり、かつ、前記第１基板に対向する第１側面、および、前記第２導電部裏面に繋がり、かつ、前記第１方向において前記第１側面と反対側を向く第２側面を有しており、
前記第２電極は、前記第１被覆部に繋がり、かつ、前記第２側面を覆う第２被覆部をさらに含んでいる付記１３に記載の半導体装置。
［付記１５］
前記第３導電部は、前記第２側面と面一である第１表面を有しており、
前記第２被覆部は、前記第１表面をさらに覆う付記１４に記載の半導体装置。
［付記１６］
前記第３導電部は、前記第１方向において前記第１表面と同じ方向を向き、かつ、前記厚さ方向に見て前記第１表面よりも外方に位置する第２表面、および、前記第１表面と前記第２表面とに繋がる第３表面をさらに有しており、
前記第２電極は、前記第２被覆部に繋がり、かつ、前記第３表面を覆う第３被覆部をさらに含んでいる付記１５に記載の半導体装置。
［付記１７］
前記封止樹脂は、前記第１方向において前記第１表面と同じ方向を向く樹脂側面を有しており、
前記樹脂側面は、前記第２表面と面一である平坦部を有している付記１６に記載の半導体装置。
［付記１８］
前記第３導電部は、前記第１表面と前記第３表面との第１境界縁と、前記第２表面と前記第３表面との第２境界縁とを有しており、
前記第３表面は、曲面であり、
前記第２境界縁は、前記厚さ方向において、前記第１境界縁よりも、前記第１主面が向く方向に位置する付記１６または付記１７に記載の半導体装置。
［付記１９］
前記第２電極は、互いに積層されたＮｉ層、Ｐｄ層、および、Ａｕ層から構成される付記１ないし付記１８のいずれかに記載の半導体装置。
［付記２０］
前記第１電極は、Ｃｕを含む金属から構成される付記１ないし付記１９のいずれかに記載の半導体装置。
［付記２１］
前記第１導電部と前記半導体素子とを導通接合する接合層をさらに備えている付記１ないし付記２０のいずれかに記載の半導体装置。
［付記２２］
少なくとも前記第１裏面を覆い、絶縁体からなる外部樹脂層をさらに備えている付記１ないし付記２１のいずれかに記載の半導体装置。
［付記２３］
前記外部樹脂層は、エポキシあるいはポリイミドからなる付記２２に記載の半導体装置。
［付記２４］
前記第１基板と前記第１電極とを絶縁する内部樹脂層をさらに備えている付記１ないし付記２３のいずれかに記載の半導体装置。
［付記２５］
前記内部樹脂層は、ポリイミドからなる付記２４に記載の半導体装置。
［付記２６］
前記厚さ方向に見て前記半導体素子に重なる放熱層をさらに備えている付記１ないし付記２５のいずれかに記載の半導体装置。
［付記２７］
前記第１基板は、前記厚さ方向において前記第１主面から前記第１裏面まで繋がる貫通孔を有しており、
前記放熱層は、前記貫通孔に充填されている付記２６に記載の半導体装置。
［付記２８］
前記放熱層は、前記第１裏面と面一である放熱層裏面を有しており、
前記第２電極は、前記放熱層裏面を覆う放熱層裏面被覆部を含む付記２７に記載の半導体装置。
［付記２９］
厚さ方向において互いに反対側を向く主面および裏面を有する基材を準備する基材準備工程と、
前記基材に前記主面から前記裏面に向けて窪んだ凹部を形成する凹部形成工程と、
前記主面の一部を覆う第１導電部および前記凹部に収容された第２導電部を含む第１電極を形成する第１電極形成工程と、
前記第１電極に導通する半導体素子を搭載する半導体素子搭載工程と、
前記半導体素子を覆う封止樹脂を形成する封止樹脂形成工程と、
前記基材を前記裏面から前記主面側へ前記厚さ方向に研削し、前記第２導電部を露出させる研削工程と、
前記露出した前記第２導電部に接する第２電極を形成する第２電極形成工程と、
を有することを特徴とする半導体装置の製造方法。
［付記３０］
前記研削工程によって、前記基材が、前記半導体素子を搭載する第１基板および前記第１基板から離間した第２基板に分割され、
前記第２電極形成工程において、前記第２電極を、さらに前記第２基板に接するように形成する付記２９に記載の半導体装置の製造方法。
［付記３１］
前記第１電極形成工程において、前記第２導電部から前記厚さ方向に突き出た第３導電部をさらに形成し、
前記第２電極は、さらに前記第３導電部に接する付記２９に記載の半導体装置の製造方法。
【符号の説明】
【０１４６】
Ａ１０，Ａ２０，Ａ３０，Ａ４０，Ａ５０，Ａ６０，Ａ７０：半導体装置
１１      ：基板
１１１    ：第１主面
１１２    ：第１裏面
１１３    ：第１側面
１１４    ：貫通孔
１２，１２ａ，１２ｂ：基板
１２１    ：第２主面
１２２    ：第２裏面
１２３    ：第２側面
１２３ａ  ：露出側面
１３      ：基板
１３ａ    ：主面
１３ｂ    ：裏面
１３１    ：支持部
１３１ａ  ：主面
１３１ｂ  ：裏面
１３１ｃ  ：側面
１３２    ：突出部
１３２ａ  ：主面
１３２ｂ  ：裏面
１３２ｃ  ：側面
１３３    ：貫通孔
１５      ：絶縁層
２０      ：第１電極
２１      ：第１導電部
２２      ：第２導電部
２２１    ：接続面
２３      ：第１導電部
２４      ：第２導電部
２４１    ：主面
２４２    ：裏面
２４３    ：第１側面
２４４    ：第２側面
２５      ：第３導電部
２５１    ：第１表面
２５２    ：第２表面
２５３    ：第３表面
２５４    ：第４表面
２５５    ：第５表面
２５ａ    ：第１境界縁
２５ｂ    ：第２境界縁
３０      ：第２電極
３１      ：第１電極被覆部
３２      ：第２裏面被覆部
３３      ：露出側面被覆部
３４      ：放熱層裏面被覆部
３５      ：第１被覆部
３６      ：第２被覆部
３７      ：第３被覆部
４１      ：半導体素子
４１１    ：素子主面
４１２    ：素子裏面
４１３    ：電極パッド
４２      ：接合層
５１      ：内部樹脂層
５１１    ：第１部
５１２    ：第２部
５１２ａ  ：貫通孔
５２      ：外部樹脂層
６０      ：封止樹脂
６１      ：樹脂主面
６２      ：樹脂裏面
６３      ：樹脂側面
６３１    ：平坦部
６３２    ：凹部
６３２ａ  ：第１面
６３２ｂ  ：第２面
６３２ｃ，６３２ｄ：境界縁
７０      ：放熱層
７２      ：放熱層裏面
８０      ：基材
８０１，８０２，８０３：凹部
８０１ａ，８０２ａ，８０３ａ：底面
８０１ｂ，８０２ｂ，８０３ｂ：起立面
８１０    ：基材
８１０ａ  ：主面
８１０ｂ  ：裏面
８１１    ：基板
８１１ａ  ：第１主面
８１２    ：基板
８１２ａ  ：第２主面
８１２ｂ  ：第２裏面
８１２ｃ  ：第２側面
８１３    ：基板
８１３ｂ  ：裏面
８１３ｃ  ：側面
８１４ａ  ：支持部
８１４ｂ  ：突出部
８１５    ：絶縁層
８２０    ：第１電極
８２０ａ  ：下地層
８２０ｂ，８２０ｃ，８２０ｄ：めっき層
８２１    ：第１導電部
８２２    ：第２導電部
８２２ａ  ：露出面
８２３    ：第１導電部
８２４    ：第２導電部
８２４ａ  ：主面
８２４ｂ  ：裏面
８２４ｄ  ：第２側面
８２５    ：第３導電部
８３０    ：第２電極
８３１    ：第１電極被覆部
８３２    ：第２裏面被覆部
８３３    ：露出側面被覆部
８３４    ：放熱層裏面被覆部
８４１    ：半導体素子
８４１ａ  ：素子主面
８４２    ：接合層
８５１    ：樹脂層
８５１ａ  ：第１部
８５１ｂ  ：第２部
８５１ｄ  ：貫通孔
８５２    ：樹脂層
８５２ｂ  ：第２部
８６０    ：封止樹脂
８６９    ：溝
８６９ａ  ：底部
８６９ｂ  ：壁部
８７０    ：放熱層
８７２    ：放熱層裏面
【図１】
2019195047.tif 000003
【図２】
2019195047.tif 000004
【図３】
2019195047.tif 000005
【図４】
2019195047.tif 000006
【図５】
2019195047.tif 000007
【図６】
2019195047.tif 000008
【図７】
2019195047.tif 000009
【図８】
2019195047.tif 000010
【図９】
2019195047.tif 000011
【図１０】
2019195047.tif 000012
【図１１】
2019195047.tif 000013
【図１２】
2019195047.tif 000014
【図１３】
2019195047.tif 000015
【図１４】
2019195047.tif 000016
【図１５】
2019195047.tif 000017
【図１６】
2019195047.tif 000018
【図１７】
2019195047.tif 000019
【図１８】
2019195047.tif 000020
【図１９】
2019195047.tif 000021
【図２０】
2019195047.tif 000022
【図２１】
2019195047.tif 000023
【図２２】
2019195047.tif 000024
【図２３】
2019195047.tif 000025
【図２４】
2019195047.tif 000026
【図２５】
2019195047.tif 000027
【図２６】
2019195047.tif 000028
【図２７】
2019195047.tif 000029
【図２８】
2019195047.tif 000030
【図２９】
2019195047.tif 000031
【図３０】
2019195047.tif 000032
【図３１】
2019195047.tif 000033
【図３２】
2019195047.tif 000034
【図３３】
2019195047.tif 000035
【図３４】
2019195047.tif 000036
【図３５】
2019195047.tif 000037
【図３６】
2019195047.tif 000038
【図３７】
2019195047.tif 000039
【図３８】
2019195047.tif 000040
【図３９】
2019195047.tif 000041
【図４０】
2019195047.tif 000042
【図４１】
2019195047.tif 000043
【図４２】
2019195047.tif 000044
【図４３】
2019195047.tif 000045
【図４４】
2019195047.tif 000046
【図４５】
2019195047.tif 000047
【図４６】
2019195047.tif 000048
【図４７】
2019195047.tif 000049
【図４８】
2019195047.tif 000050
【図４９】
2019195047.tif 000051
【図５０】
2019195047.tif 000052
【図５１】
2019195047.tif 000053
【図５２】
2019195047.tif 000054
【図５３】
2019195047.tif 000055
【図５４】
2019195047.tif 000056
【図５５】
2019195047.tif 000057
【図５６】
2019195047.tif 000058
【図５７】
2019195047.tif 000059
【図５８】
2019195047.tif 000060
【図５９】
2019195047.tif 000061
【図６０】
2019195047.tif 000062
【図６１】
2019195047.tif 000063
【図６２】
2019195047.tif 000064
【図６３】
2019195047.tif 000065
【図６４】
2019195047.tif 000066
【図６５】
2019195047.tif 000067
【図６６】
2019195047.tif 000068
【図６７】
2019195047.tif 000069