(57)【要約】【課題】半導体装置の製造歩留りを向上させる。【解決手段】半導体チップと電気的に接続されたリード２と、テスト端子ＣＰの接触面３１ａとを接触させることで、半導体チップの電気的試験を行う。ここで、接触面３１ａは、２つの短辺３１ａａ、３１ａｂと２つの長辺３１ａｃ、３１ａｄとを有する長方形であり、電気的試験工程において、平面視にて、接触面３１ａの２つの長辺３１ａｃ、３１ａｄの延在方向は、リード２の延在方向に対して第１角度を持って傾斜している。【選択図】図９
2019074349.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体チップと、インナーリード部およびアウターリード部を有し、前記半導体チップと電気的に接続されたリードと、前記半導体チップおよび前記インナーリード部を封止した封止体と、を含む被検査体を準備する工程、
（ｂ）前記アウターリード部に、テスト端子の接触面を接触させて、前記被検査体の電気的試験を行う工程、
を備え、
前記接触面は、２つの短辺と２つの長辺とを有する長方形であり、
前記（ｂ）工程において、平面視にて、前記接触面の前記２つの長辺の延在方向は、前記アウターリード部の延在方向に対して第１角度を持って傾斜している、半導体装置の製造方法。
【請求項２】
請求項１において、
前記第１角度は、３０°〜６０°である、半導体装置の製造方法。
【請求項３】
請求項１において、
前記第１角度は、４５°である、半導体装置の製造方法。
【請求項４】
請求項１において、
前記封止体は、主面と裏面とを有し、
前記アウターリード部は、前記封止体に近い側から、順に、突出部、屈曲部および接続部を有し、
断面視にて、前記接続部は、前記封止体の前記裏面に対して、第２角度を持って傾斜している、半導体装置の製造方法。
【請求項５】
請求項４において、
前記第２角度は、２°〜４°である、半導体装置の製造方法。
【請求項６】
請求項４において、
前記（ｂ）工程において、前記テスト端子の前記接触面は、前記接続部で前記リードの前記裏面に接触している、半導体装置の製造方法。
【請求項７】
請求項６において、
前記（ｂ）工程において、前記接続部は、前記リードの前記主面側から、前記裏面側に向かって押圧を受ける、半導体装置の製造方法。
【請求項８】
請求項６において、
前記（ｂ）工程において、前記接続部には、平面視にて略二等辺三角形の傷跡が形成される、半導体装置の製造方法。
【請求項９】
請求項８において、
前記傷跡は、底辺と高さを有し、前記高さは前記底辺の４倍以上である、半導体装置の製造方法。
【請求項１０】
請求項６において、
前記接続部において、前記リードの前記裏面には第１パラジウムメッキ膜が形成されている、半導体装置の製造方法。
【請求項１１】
請求項１０において、
前記インナーリード部において、前記リードの前記主面には第２パラジウムメッキ膜が形成されている、半導体装置の製造方法。
【請求項１２】
請求項１１において、
前記半導体チップは、外部電極を有し、
前記外部電極と、前記リードの前記インナーリード部とは、ワイヤで接続されており、
前記ワイヤは、前記第２パラジウムメッキ膜を介して前記リードに接続されている、半導体装置の製造方法。
【請求項１３】
（ａ）第１外部電極および第２外部電極を有する半導体チップと、第１インナーリード部および第１アウターリード部を有し、前記第１外部電極と電気的に接続された第１リードと、第２インナーリード部および第２アウターリード部を有し、前記第２外部電極と電気的に接続された第２リードと、前記半導体チップ、前記第１インナーリード部および前記第２インナーリード部を封止した封止体と、を含む被検査体を準備する工程、
（ｂ）前記第１リードの前記第１アウターリード部に、第１テスト端子の第１接触面を接触させ、前記第２リードの前記第２アウターリード部に、第２テスト端子の第２接触面を接触させて、前記被検査体の電気的試験を行う工程、
を備え、
前記第１接触面は、２つの第１短辺と２つの第１長辺とを有する第１長方形であり、
前記第２接触面は、２つの第２短辺と２つの第２長辺とを有する第２長方形であり、
前記（ｂ）工程において、平面視にて、前記第１接触面の前記２つの第１長辺の延在方向は、前記第１リードの前記第１アウターリード部の延在方向に対して第１角度を持って傾斜し、前記第２接触面の前記２つの第２長辺の延在方向は、前記第２リードの前記第２アウターリード部の延在方向に対して第２角度を持って傾斜している、半導体装置の製造方法。
【請求項１４】
請求項１３において、
前記封止体は、主面と、裏面と、前記主面と前記裏面とを接続する４つの側面を有し、
前記第１角度は、３０°〜６０°であり、前記第２角度は、−３０°〜−６０°である、半導体装置の製造方法。
【請求項１５】
請求項１３において、
前記第１角度は、４５°であり、前記第２角度は、−４５°である、半導体装置の製造方法。
【請求項１６】
請求項１４において、
前記第１リードと、前記第２リードとは、それぞれ、前記４つの側面の内の異なる側面から突出する、半導体装置の製造方法。
【請求項１７】
請求項１４において、
前記第１リードと、前記第２リードとは、それぞれ、前記４つの側面の内の共通の側面から突出する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、電気的試験をともなう半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
特開２００８−１５７９０４号公報（特許文献１）には、ＢＧＡやＣＳＰ等の半導体装置の電気テストにおいて、外部電極である半田ボールに接触させるテスト用接触子が開示されている。テスト用接触子は、複数の棒状の金属線材１１を結束部１３で結束した構造を有し、金属線材１１の先端は、マイナス・ドライバ状かナイフの刃状となっている。
【０００３】
特開２０１３−８９４６４号公報（特許文献２）には、ＢＧＡ等の半導体装置の電気テストにおいて、外部端子である半田ボールに接触させるポゴピン３が開示されている。ポゴピン３は、半田ボールと接触する上端面４がテーパ形状を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１５７９０４号公報
【特許文献２】特開２０１３−８９４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）またはＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）と呼ばれるガルウイング形状のリードを有する半導体装置の電気的試験について検討している。本願発明者は、リードに接触する先端がマイナス・ドライバ状の形状を有するポゴピン（以下、「テスト端子」と呼ぶ）を用いている。しかしながら、上記テスト端子を用いた場合、電気的試験において、安定した測定ができず、本来なら良品と判定されるべき製品が、不良品と判定される電気的試験工程のエラーが確認された。つまり、本願発明者は、半導体装置の製造歩留りが低下することを確認した。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態である半導体装置の製造方法は、半導体チップと電気的に接続されたリードと、テスト端子の接触面とを接触させることで、半導体チップの電気的試験を行う。ここで、接触面は、２つの短辺と２つの長辺とを有する長方形であり、電気的試験工程において、平面視にて、接触面の２つの長辺の延在方向は、リードの延在方向に対して第１角度を持って傾斜している。
【発明の効果】
【０００８】
上記一実施の形態によれば、半導体装置の製造歩留りを向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態の半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】本実施の形態の半導体装置の製造工程フロー図である。
【図４】図３に示すテスト工程を行う試験装置の構成を模式的に示す説明図である。
【図５】図４に示す試験装置のソケット周辺を拡大して示す要部拡大断面図である。
【図６】図５に示すテスト端子とその周辺を拡大して示す拡大断面図である。
【図７】（ａ）テスト端子の頭部を拡大して示す斜視図である。（ｂ）は、図７（ａ）のＣ−Ｃ‘線に沿う断面図である。（ｃ）は、図７（ａ）のＤ−Ｄ‘線に沿う断面図である。
【図８】図３に示すテスト工程におけるソケットと、ソケットに搭載された半導体装置とを示す平面図である。
【図９】図８の一部分を拡大して示す平面図である。
【図１０】図９に対する比較例を示す平面図である。
【図１１】図３に示すテスト工程における断面図である。
【図１２】図１１に対する比較例を示す断面図である。
【図１３】テスト端子の一部とリードの一部とを拡大して示す斜視図である。
【図１４】本実施の形態の効果を説明する概念図である。
【図１５】変形例におけるソケットと、ソケットに搭載された半導体装置とを示す平面図である。
【図１６】変形例の効果を説明する概念図である。
【発明を実施するための形態】
【００１０】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１１】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１２】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１３】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１４】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１５】
（実施の形態）
＜半導体装置＞
まず、本実施の形態の半導体装置ＳＤの構成について、図１および図２を用いて説明する。図１は本実施の形態の半導体装置の平面図である。
【００１６】
本実施の形態の半導体装置ＳＤは、図１に示すように、略四角形の封止体１と複数本のリード２とを有する。封止体は、４つの辺を有し、各辺に直交する方向に延在するように複数本のリード２が封止体１から突出している。封止体１の中央部分には、半導体チップ３が配置されている。この半導体装置ＳＤは、ＱＦＰ型半導体装置である。
【００１７】
図２は、図１のＡ−Ａ線に沿う断面図である。図２において、直線Ｂ−Ｂは、半導体装置ＳＤが実装される実装基板の実装面ＭＢを表している。半導体装置ＳＤは、半導体チップ３、複数本のリード２および封止体１を有する。
【００１８】
半導体チップ３は、例えば、シリコン（Ｓｉ）からなる半導体基板で構成され、複数の半導体素子、複数の配線、および、複数の端子（外部電極、外部引出電極）４を有する。半導体素子は、例えば、ＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、配線および端子４は、例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）を主成分とする金属からなる。半導体チップ３の主面３ａには、複数の半導体素子と複数の端子４が形成されている。複数の半導体素子は、複数の配線により接続されて回路ブロックを構成し、回路ブロックは、配線を介して端子４と電気的に接続されている。そして、複数の端子４は、複数のリード２と電気的に接続されている。端子４は、例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）を主成分とするワイヤ５によりリード２に接続されている。なお、インナーリード部ＩＬにおいて、リード２の主面２ａおよび裏面２ｂは、メッキ膜２ｃで覆われており、ワイヤ５は、メッキ膜２ｃを介してリード２に接続されている。メッキ膜２ｃは、例えば、パラジウム（Ｐｄ）膜からなる。ただし、端子４とリード２の接続には、金（Ａｕ）バンプまたは半田バンプ等を用いても良い。
【００１９】
封止体１は、半導体チップ３、ワイヤ５、リード２、ダイパッド６、および、接着層７を覆っている。半導体チップ３は、接着層７によりダイパッド６に接着されている。封止体１は、平坦な主面（封止体主面）１ａ、平坦な裏面（封止体裏面）１ｂ、および、主面１ａと裏面１ｂ間を繋ぐ側面（封止体側面）１ｃ１、１ｃ２、１ｃ３および１ｃ４を有している。半導体装置ＳＤを実装基板に実装した状態で、主面（上面、表面）１ａおよび裏面（下面）１ｂは、実装面ＭＢに対して平行となる。なお、半導体装置ＳＤを実装基板に実装した状態で、実装面ＭＢに近い側を封止体裏面（下面）１ｂ、遠い側を封止体主面（上面、表面）１ａと定義する。
【００２０】
複数のリード２は、半導体チップ３を取り囲むように配置されている。複数のリード２は、基材である銅（Ｃｕ）または４２アロイで構成されており、各々のリード２は、主面（上面、表面、リード主面）２ａと裏面（下面、リード裏面）２ｂとを有する。リード２は、封止体１の内部に位置するインナーリード部ＩＬとアウターリード部ＯＬとからなり、インナーリード部ＩＬおよびアウターリード部ＯＬの主面２ａおよび裏面２ｂは、メッキ膜２ｃで覆われている。リード２は、封止体１から最も離れた端部に先端２ｄを有する。なお、実際には、ダイパッド６の主面２ａおよび裏面２ｂもメッキ膜２ｃで覆われているが、図２では図示していない。
【００２１】
また、アウターリード部ＯＬは、平面視にて、封止体１から直線的に延在している。また、アウターリード部ＯＬは、断面視にて、ガルウイング形状を有し、インナーリード部ＩＬから連続して、封止体１の外部に突出する突出部Ｐ１、Ｐ１´と、突出部Ｐ１、Ｐ１´から実装面ＭＢに向かって延びる屈曲部Ｐ２、Ｐ２´と、実装面ＭＢに対してほぼ平行に屈曲部Ｐ２、Ｐ２´から延在し、実装半田を介して実装基板に接続される接続部Ｐ３、Ｐ３´とを有している。突出部Ｐ１、Ｐ１´、屈曲部Ｐ２、Ｐ２´、および、接続部Ｐ３、Ｐ３´は、メッキ膜２ｃを含めて定義しており、リード２の主面側と裏面側でその範囲が異なる為、別々に定義している。リード２の裏面２ｂにおいて、アウターリード部ＯＬは、突出部Ｐ１、屈曲部Ｐ２、および、接続部Ｐ３で構成され、リード２の主面２ａにおいて、アウターリード部ＯＬは、突出部Ｐ１´、屈曲部Ｐ２´、および、接続部Ｐ３´で構成されている。リード２およびメッキ膜２ｃの膜厚により、突出部Ｐ１´の長さは突出部Ｐ１の長さよりも大きく、接続部Ｐ３の長さは接続部Ｐ３´の長さよりも大きい。また、接続部Ｐ３、Ｐ３´は、実装面ＭＢ（または封止体１の裏面１ｂ）に対して傾斜角θ１で傾斜しており、先端２ｄから封止体１に近づくにつれて実装面ＭＢから離れる構造となっている。接続部Ｐ３、Ｐ３´の傾斜角θ１は、２°≦θ１≦４°としている。因みに、ＪＥＩＴＡ（電子情報技術産業協会）規格では、０°≦θ１≦８°とされている。また、屈曲部Ｐ２、Ｐ２´は、実装面ＭＢ（または封止体１の裏面１ｂ）に対して傾斜角θ２（θ１＜θ２≦９０°）で傾斜している。屈曲部Ｐ２、Ｐ２´は、接続部Ｐ３、Ｐ３´に近い側ほど封止体１から離れる方向、言い換えると、突出部Ｐ１、Ｐ１´に近い側ほど封止体１に近づく方向に傾斜している。さらに、封止体１の主面１ａ、裏面１ｂは、実装面ＭＢと平行となるので、接続部Ｐ３、Ｐ３´は、封止体１の主面１ａ、裏面１ｂに対して傾斜角θ１、屈曲部Ｐ２、Ｐ２´は、封止体１の主面１ａ、裏面１ｂに対して傾斜角θ２で傾斜しているとも言える。
【００２２】
また、図２に示すように、半導体装置ＳＤを実装面に搭載した状態で、封止体１の裏面１ｂは、実装面ＭＢから所定の間隔を有しており、この間隔はスタンドオフＳＯＦと呼ばれる。スタンドオフは、半導体装置ＳＤを実装基板に実装する際の接続信頼性を確保するためのものであり、この値がマイナスになってはいけない。本実施の形態では、スタンドオフＳＯＦを、例えば、５０μｍ以上で１００μｍ以下としている（ＪＥＩＴＡ規格では、７０μｍ以上で１３０μｍ以下とされている）。
【００２３】
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置ＳＤの製造方法を、図３を用いて説明する。図３は、本実施の形態の半導体装置ＳＤの製造工程フロー図である。
【００２４】
まず、基材準備工程（Ｓ１）では、基材として、リードフレームを準備する。銅（Ｃｕ）または４２アロイからなるリードフレームには、図１および図２で説明した、複数のリード２およびダイパッド６からなるデバイス形成領域が行列状に複数配置されている。また、基材の準備と合わせて、半導体チップ３も準備する。本実施の形態の半導体チップ３には、前述のＭＩＳＦＥＴおよび端子４が形成されており、半導体チップ３の主面３ａには、その外周に沿って複数の端子４が配置されている。なお、本実施の形態では、１つのリードフレームに複数のデバイス形成領域が設けられたものを用いる場合を例として説明するが、１つのリードフレームに１つのデバイス形成領域が設けられたものを用いてもよい。なお、リードフレームの主面および裏面には、全面的に前述のメッキ膜２ｃが形成されている。
【００２５】
次に、ダイボンディング工程（Ｓ２）では、半導体チップ３をリードフレームのダイパッド６上に搭載し、接着層７で半導体チップ３をダイパッド６に固定する。接着層７は、例えばエポキシ系の接着材、あるいは、エポキシ系の熱硬化性樹脂に、銀（Ａｇ）などから成る金属粒子を含有させた導電性接着材を用いる。
【００２６】
次に、ワイヤボンディング工程（Ｓ３）では、半導体チップ３の主面３ａに設けられた端子４とリード２とをワイヤ５で電気的に接続する。ワイヤ５は、リード２のインナーリード部ＩＬにメッキ膜２ｃを介して接続される。
【００２７】
次に、樹脂封止工程（Ｓ４）では、半導体チップ３、ワイヤ５、リード２、ダイパッド６、および、接着層７を、封止樹脂で覆い（封止し）、封止体１を形成する。封止樹脂は、フィラーとして球形のシリカを含有するエポキシ樹脂等からなる。なお、リード２は、そのインナーリード部ＩＬのみが封止樹脂で覆われ、アウターリード部ＯＬは、封止樹脂で覆われず封止体１から露出している。
【００２８】
次に、複数のリード２の先端２ｄをリードフレームの枠体から分離し、その後、リード成形工程（Ｓ５）を行う。各リード２のアウターリード部ＯＬは、前述のガルウイング形状に成形される。リード成形工程において、各リード２およびダイパッド６は、リードフレームの枠体に連結されている。
【００２９】
次に、個片化工程（Ｓ６）では、リードフレームから各デバイス形成領域を切断、分離する。デバイス形成領域は、複数のリード２およびダイパッド６を有し、ダイパッド６上には半導体チップ３が接着層７を介して固定されており、複数のリード２と半導体チップ３の主面３ａに設けられた端子４とは、電気的に接続されている。その結果、図１および図２に示す半導体装置ＳＤが得られる。ただし、半導体装置ＳＤは、テスト工程（Ｓ７）で良品判定されたものが出荷されるので、テスト工程（Ｓ７）の前の個片化された半導体装置ＳＤは、被検査体と呼ぶ。
【００３０】
次に、テスト工程（Ｓ７）では、例えば、電気的試験が実施される。電気的試験とは、半導体装置ＳＤに電流を流して、回路中に断線がない事や所定の（許容値以上の）電気的特性を備えている事を確認する試験を行う。また、電気的試験は、バーンインテストを含む。バーンインテストは、被検査体（半導体装置ＳＤ）を一定時間、高温環境で動作させることによって、出荷後に初期不良となる半導体装置ＳＤを事前に除去（スクリーニング）するものである。バーンインテストは、バーンインボード上に搭載された複数のソケット２１に被検査体（半導体装置ＳＤ）を挿入した後、そのバーンインボードをバーンイン装置内に収納して実施する。バーンインテストは、室温よりも高温である、例えば、１２５℃の設定温度で実施される。テスト工程（Ｓ７）における電気的試験で、「良品」判定された半導体装置ＳＤが出荷に繋がる。
【００３１】
＜テスト方法＞
次に、本実施の形態のテスト工程（Ｓ７）について、図４〜図１３を用いて、説明する。図３に示すテスト工程（Ｓ７）では、電気的試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。
【００３２】
図４は、図３に示すテスト工程（Ｓ７）を行う試験装置の構成を模式的に示す説明図、図５は図４に示す試験装置のソケット周辺を拡大して示す要部拡大断面図である。また、図６は、図５に示すテスト端子とその周辺を拡大して示す拡大断面図、図７（ａ）は、テスト端子の頭部を拡大して示す斜視図、図７（ｂ）は、図７（ａ）のＣ−Ｃ‘線に沿う断面図、図７（ｃ）は、図７（ａ）のＤ−Ｄ‘線に沿う断面図である。図８は、図３に示すテスト工程（Ｓ７）におけるソケットと、ソケットに搭載された半導体装置とを示す平面図であり、図９は、図８の一部分を拡大して示す平面図である。図１０は、図９に対する比較例を示す平面図である。図１１は、図３に示すテスト工程（Ｓ７）における断面図である。図１２は、図１１に対する比較例の断面図である。図１３は、テスト端子の一部とリードの一部とを拡大して示す斜視図である。
【００３３】
図４に示す試験装置（検査装置）２０を用いて、半導体装置ＳＤに対して電気的試験を行う。試験装置（検査装置）２０は、半導体装置ＳＤを収容するソケット２１、ソケット２１を介して半導体装置ＳＤと電気的に接続されるテスト基板２２、およびテスト基板２２と電気的に接続されるテストヘッド２３を備える。テストヘッド２３には、半導体装置ＳＤとの間で信号電流の入出力を行うテスト回路が形成され、テスト基板２２およびソケット２１を介して半導体装置ＳＤと電気的に接続される。また、本実施の形態では、テストヘッド２３の隣には制御部２４が配置され、制御部２４はテストヘッド２３と電気的に接続されている。制御部２４には、テスト工程を制御（例えば、テストヘッド２３と半導体装置ＳＤの相対位置制御、あるいは、複数の半導体装置ＳＤを連続的に試験するための制御）する制御回路が形成される。ただし、制御回路の形成場所は図４に示す態様には限定されず、例えば、変形例としてテストヘッド２３の内部に制御回路を形成することができる。
【００３４】
図５に示すようにテストヘッド２３は、テスト基板２２を搭載する基板搭載面である上面２３ａを有し、テスト基板２２は、テストヘッド２３の上面２３ａ上に固定されている。テスト基板２２を固定する固定手段は特に限定されないが、図５に示す例では、テストヘッド２３の上面２３ａ上に隔壁２５が配置され、テスト基板２２は隔壁２５上に例えばネジ止め固定されている。また、テスト基板２２は、テストヘッド２３の上面２３ａ上に配置された、複数のコネクタ端子（端子）２６を介してテストヘッド２３に形成された回路（前記したテスト回路）と電気的に接続されている。
【００３５】
また、テスト基板２２は、表面２２ａ、表面２２ａの反対側に位置する裏面２２ｂ、表面２２ａに配置されるソケット２１を搭載するソケット搭載領域２２ｃを有する配線基板である。表面２２ａおよび裏面２２ｂには、それぞれ複数の配線２２ｄからなる配線パターンが形成される。表面２２ａ側に形成された複数の配線２２ｄと裏面２２ｂ側に形成された複数の配線２２ｄとは、テスト基板２２の表面２２ａから裏面２２ｂまで貫通するスルーホールなどの伝送路（層間導電路）２２ｅを介してそれぞれ電気的に接続されている。また、テスト基板２２にはコンデンサやコイルなど、複数の電子部品２７が実装され、表面２２ａ側に搭載されたソケット２１と配線２２ｄを介して電気的に接続されている。図１１に示す例では、複数の電子部品２７は裏面２２ｂに実装されている。また、テスト基板２２は、裏面２２ｂがテストヘッド２３の上面２３ａと対向するように、テストヘッド２３上に形成された隔壁２５によって囲まれる中空空間を介してテストヘッド２３上に固定されている。
【００３６】
また、半導体装置ＳＤを固定するソケット２１は、テスト基板２２の表面２２ａ上においてソケット搭載領域２２ｃに固定されている。ソケット２１の固定方法は特に限定されないが、本実施の形態では、例えばネジ止め固定されている。これにより、少なくとも測定対象となる半導体装置の品種変更に応じて、容易に着脱することができる。ソケット２１は樹脂などの絶縁物から成る本体部２１ａを備えている。本体部２１ａは、半導体装置ＳＤを固定する面である上面（半導体装置固定面）２１ａ１、および上面２１ａ１の反対側に位置する下面（テスト基板実装面）２１ａ２を備えている。またソケット２１は、本体部２１ａの上面２１ａ１側に配置され、半導体装置ＳＤを固定して保持する固定部（パッケージ固定部）２１ｂを備えている。固定部２１ｂの周縁領域は、固定部２１ｂの中央領域よりも突出した構造となっており、この突出部分の内側に半導体装置ＳＤの封止体１が収まるようにすることで、半導体装置ＳＤを所定の位置に配置することができる。つまり、固定部２１ｂの周縁領域に形成された突出部分は、半導体装置ＳＤの位置合わせをする位置決めガイドとして機能する。また、ソケット２１は、半導体装置ＳＤの複数のリード２と電気的に接続する複数のテスト端子（端子、接触端子、プローブ、ポゴピン）ＣＰを備えている。複数のテスト端子ＣＰは、ソケット２１の本体部２１ａに形成された複数の収納孔２１ｃに挿入され、テスト基板２２上に形成された複数の端子（ポゴ座）２２ｆとそれぞれ電気的に接続されている。また、ソケット２１上には、リード２の接続部Ｐ３をテスト端子ＣＰに向かって押し付けるリード押さえ部材である押圧治具（リード押さえ部材）２８が配置される。本実施の形態の電気的試験工程では、この押圧治具２８から押圧力を複数のリード２の接続部Ｐ３に印加して複数のリード２の接続部Ｐ３をテスト端子ＣＰに向かって押し付けることで、複数のテスト端子ＣＰと複数のリード２とがそれぞれ接触し、電気的に接続することができる。
【００３７】
図６に示すように、テスト端子ＣＰは、第１導電性針状体と、導電性のバネ部３７と、第２導電性針状体と、で構成されている。第１導電性針状体は、一体に構成された頭部３１、大径部３２および軸部３３を有し、第２導電性針状体は、一体に構成された軸部３４、大径部３５および脚部３６を有する。第１導電性針状体は、リード２側に位置し、その頭部３１がリード２と接触している。第２導電性針状体は、テスト基板２２側に位置し、その脚部３６が端子２２ｆと接触している。第１導電性針状体と第２導電性針状体とは互いに分離しているが、両者は、軸部３３および３４に接続された、弾性体からなるコイル状のバネ部３７により連結されている。
【００３８】
テスト端子ＣＰは、ソケット２１に設けられた収納孔２１ｃ内に配置されている。ソケット２１は、収納孔２１ｃに連続し、かつ、収納孔２１ｃよりも小径の支持孔２１ｄを有し、支持孔２１ｄからテスト端子ＣＰの頭部３１が突出し、リード２と接触している。第１導電性針状体の大径部３２は、支持孔２１ｄよりも大径であり、第１導電性針状体が支持孔２１ｄから飛び出さない構造となっている。
【００３９】
前述したように、リード２は、押圧治具２８により下方（テスト端子ＣＰ方向）に押圧され、バネ部３７が圧縮される。そして、バネ部３７の圧縮に伴う弾性力が、頭部３１の接触面３１ａに伝達する。つまり、押圧治具２８による押圧力、または、バネ部３７自体の弾性力を調整することで、リード２と接触面３１ａとの接触荷重（接触圧力）を制御することができる。
【００４０】
第１導電性針状体および第２導電性針状体は、ＳＫ材（炭素鋼から成る芯材の表面に金（Ａｕ）のめっき膜（金膜）を形成した材料）よりも低抵抗のパラジウム（Ｐｄ）合金で構成されている。また、バネ部３７は、コイルバネであって、例えば、バネ鋼から成る芯材の表面に金（Ａｕ）のめっき膜（金膜）が形成されて構成される。このように、第１導電性針状体および第２導電性針状体をパラジウム合金で構成し、バネ部３７をコイルバネとしたことで、テスト端子ＣＰの低抵抗化および低インダクタンス化を実現出来る。因みに、パラジウム合金は、ＳＫ材と比較し、電気抵抗値が１／２程度と低抵抗である。ただし、表面硬度もＳＫ材の１／２程度であり、ＳＫ材よりも摩耗しやすい。パラジウム合金とは、パラジウム（Ｐｄ）、銀（Ａｇ）、銅（Ｃｕ）をほぼ１／３程度ずつ含む合金であり、例えば、各元素の含有割合は、重量割合で、４：３：３とすることができる。
【００４１】
図７（ａ）、図７（ｂ）および図７（ｃ）に示すように、テスト端子ＣＰの頭部３１は、長方形の接触面３１ａ、２つの傾斜面３１ｂ、２つの側面３１ｃおよび２つの円柱面３１ｄで構成されており、マイナス・ドライバ状の形状を有する。接触面３１ａは、２つの短辺３１ａａおよび３１ａｂと、２つの長辺３１ａｃおよび３１ａｄとを有する長方形であり、互いに向かい合う２つの傾斜面３１ｂと、互いに向かい合う２つの側面３１ｃと、で規定されている。互いに向かい合う２つの傾斜面３１ｂのなす角度θ３は、例えば、９０°であるが、この角度に限定されない。接触面３１ａの長辺３１ａｃおよび３１ａｄは、長さＬ１（例えば、２００μｍ程度）を有し、短辺３１ａａおよび３１ａｂは、幅Ｗ１（例えば、２５μｍ以下）を有する。もちろん、長さＬ１は幅Ｗ１よりも大である。また、言い換えると、接触面３１ａの縦横比率ＲＴ１（長さＬ１／幅Ｗ１）は、例えば、８以上とすることができる。
【００４２】
図８は、図３に示すテスト工程（Ｓ７）におけるソケット２１と、ソケット２１上に搭載された半導体装置ＳＤとを示している。半導体装置ＳＤは、ソケット２１の固定部２１ｂに搭載されている。固定部２１ｂの周縁領域は、固定部２１ｂの中央領域よりも突出した構造となっており、この突出部分の内側に半導体装置ＳＤの封止体１が収まるようにすることで、半導体装置ＳＤを所定の位置に配置することができる。つまり、固定部２１ｂの周縁領域に形成された突出部分は、半導体装置ＳＤの位置合わせをする位置決めガイドとして機能する。
【００４３】
図５および図６で前述したように、ソケット２１には、複数の支持孔２１ｄが形成されており、支持孔２１ｄにはテスト端子ＣＰの頭部３１が配置されている。複数の支持孔２１ｄは、それぞれ、複数のリード２に対応する位置に配置されている。図８に示すように、四角形の封止体１の側面１ｃ１から突出する複数のリード２に対応する複数の支持孔２１ｄの集合体を第１ブロックＢＬＫ１と呼ぶ。同様に、側面１ｃ２から突出する複数のリード２に対応する複数の支持孔２１ｄの集合体を第２ブロックＢＬＫ２、側面１ｃ３から突出する複数のリード２に対応する複数の支持孔２１ｄの集合体を第３ブロックＢＬＫ３、側面１ｃ４から突出する複数のリード２に対応する複数の支持孔２１ｄの集合体を第４ブロックＢＬＫ４と呼ぶ。
【００４４】
図９は、図８のリード２とテスト端子ＣＰとの位置関係を拡大して示す平面図であり、図１１は、リード２とテスト端子ＣＰとの位置関係を拡大して示す断面図である。図１０および図１２は、それぞれ、図９および図１１に対する比較例を示している。ただし、図１１および図１２では、リード２のメッキ膜２ｄは省略している。
【００４５】
先ず、図１０および図１２を用いて比較例を説明する。図１０に示すように、リード２の延在方向Ｅ−Ｅ´に対して、テスト端子ＣＰの接触面３１ａの長辺３１ａｃおよび３１ａｄの延在方向Ｆ−Ｆ´は、直交している。角度θ５は９０°である。図１２に示すように、図示しない押圧治具２８でリード２が、テスト端子ＣＰの方向（紙面の下向き）に押圧されると、図２で説明したように、リード２の接続部Ｐ３が実装面ＭＢに対して傾斜角θ１を有しているため、テスト端子ＣＰの接触面３１ａが、リード２の延在方向Ｅ−Ｅ´において、リード２の先端２ｄから離れる方向にずれてしまう。これは、テスト端子ＣＰと、ソケット２１の支持孔２１ｄと、の間に隙間が存在しているからである。テスト端子ＣＰの接触面３１ａがずれた場合、リード２と接触面３１ａとの接触荷重が低下するため、リード２とテスト端子ＣＰとの接触抵抗が増加して安定した測定ができず、テスト（電気的試験）工程のエラーが確認された。そして、テスト工程において、本来なら良品と判定されるべき製品が、不良品と判定されることで、製造歩留りが低下することが確認された。
【００４６】
また、このような現象は、リード２の裏面２ｄにパラジウム（Ｐｄ）のメッキ膜２ｃが形成されている場合に、特に、顕著であることを、本願発明者が確認した。パラジウム（Ｐｄ）のメッキ膜２ｃは、半田メッキ膜等に比べ表面硬度が高いため、テスト端子ＣＰの接触面３１ａが、リード２のメッキ膜２ｃに食い込み難く、すべりやすいからである。
【００４７】
このような比較例の課題に対策するため、本実施の形態では、リード２の延在方向Ｅ−Ｅ´に対して、テスト端子ＣＰの接触面３１ａの長辺３１ａｃおよび３１ａｄの延在方向が斜めになるように、テスト端子ＣＰをリード２に当接させた。
【００４８】
図９および図１１に示すように、テスト端子ＣＰの接触面３１ａは、接続部Ｐ３において、リード２の裏面２ｂに接触する。図９に示すように、リード２は、Ｅ−Ｅ´方向に延在しており、テスト端子ＣＰの接触面３１ａの長辺３１ａｃおよび３１ａｄは、Ｆ−Ｆ´方向に延在している。接触面３１ａの長辺３１ａｃおよび３１ａｄの延在方向Ｆ−Ｆ´は、リード２の延在方向Ｅ−Ｅ´に対して傾斜角θ４を持って傾斜している。図２で説明したように、リード２の接続部Ｐ３が実装面ＭＢに対して傾斜角θ１を有しているため、リード２がテスト端子ＣＰに接触する際には、図１１に示すように、先ず、接触面３１ａの短辺３１ａａ側がリード２に接触し、接触領域が短辺３１ａｂ側に広がっていく。ここで、リード２に先に接触するのは、リード２の先端２ｄ側に位置する接触面３１ａの短辺である。
【００４９】
図１３は、テスト端子ＣＰの一部とリード２の一部とを拡大して示す斜視図である。テスト端子ＣＰの接触面３１ａがリード２の裏面２ｂに接触した結果、リード２には傷跡ＳＣが形成されている。なお、図１３では、メッキ膜２ｃを省略している。傷跡ＳＣの長さＬ２は、接触面３１ａの長辺３１ａｃおよび３１ａｄ（図７（ａ）参照）の長さＬ１よりも短い。また、傷跡ＳＣの一端ＳＣａの幅Ｗ２ａおよび深さＤａは、他端ＳＣｂの幅Ｗ２ｂおよび深さＤｂよりも大きい。例えば、傷跡ＳＣの長さＬ２は５０〜８０μｍ、幅Ｗ２ａは１０〜１２μｍ、幅Ｗ２ｂは０μｍ、深さＤａは３〜４μｍ、深さＤｂは０μｍである。つまり、傷跡ＳＣは、平面視にて略二等辺三角形の形状を有している。前述のとおり、接触面３１ａの短辺３１ａａが、リード２の裏面２ｂに食い込み、接触面３１ａの短辺３１ａｂはリード２の裏面２ｂに食い込まない。そのため、短辺３１ａａに対応する一端ＳＣａの幅および深さが、他端ＳＣｂの幅および深さよりも大きくなる。また、傷跡ＳＣの縦横比率ＲＴ２（長さＬ２／幅Ｗ２ａ）は、およそ４〜８となっている。傷跡ＳＣの幅Ｗ２ａは略二等辺三角形の底辺に対応し、長さＬ２は略二等辺三角形の高さに対応する。傷跡ＳＣは、幅Ｗ２ａに比べ、長さＬａが大きいという特徴を有し、縦横比率ＲＴ２は４以上となっている。言い換えると、略二等辺三角形の傷跡ＳＣの高さは底辺の４倍以上となっている。
【００５０】
次に、図９に示す傾斜角θ４は、例えば、４５°とするのが、これに限らず３０°〜６０°の範囲であれば良い。傾斜角θ４が６０°よりも大きくなると、比較例で説明したとおり、リード２の延在方向Ｅ−Ｅ´におけるリード２のずれが発生する可能性が高くなる。逆に、傾斜角θ４が３０°よりも小さくなると、リード２の延在方向Ｅ−Ｅ´と直交する方向において、リード２とテスト端子ＣＰの接触面３１ａとが相対的にずれてしまい、リード２と接触面３１ａとが非接触となる可能性が高くなる。なお、傾斜角θ４は、全てのリード２に対して等しい必要はなく、各リード２に対応するテスト端子ＣＰ毎に異なっていても良い。
【００５１】
＜本実施の形態の主要な特徴と効果＞
本実施の形態の半導体装置の製造方法における主な特徴と効果を説明する。
【００５２】
半導体装置ＳＤのテスト（電気的試験）は、テスト端子ＣＰの接触面３１ａをリード２の裏面２ｂに接触させて実施する。ここで、長方形を有する接触面３１ａの長辺３１ａｃ、３１ａｄの延在方向Ｆ−Ｆ´を、リード２の延在方向Ｅ−Ｅ´に対して傾斜角度θ４を持って傾斜させる。
【００５３】
上記特徴により、リード２の接続部Ｐ３が実装面ＭＢに対して傾斜角θ１を持っている場合にも、テスト端子ＣＰがリード２からずれるのを防止でき、高精度のテスト（電気的試験）が実施できる。したがって、本来なら良品と判定されるべき製品を不良品と判定するエラーを防止でき、半導体装置ＳＤの製造歩留りを向上することができる。
【００５４】
リード２の裏面２ｂにパラジウム（Ｐｄ）からなるメッキ膜２ｃを形成したリード２であっても、長方形を有する接触面３１ａの一方の短辺３１ａａ側が、先に、メッキ膜２ｃまたはリード２に食い込むため、テスト端子ＣＰがリード２からずれるのを防止でき、高精度のテスト（電気的試験）が実施できる。
【００５５】
テスト端子ＣＰの第１導電性針状体（テスト端子ＣＰの頭部３１側）をパラジウム（Ｐｄ）合金で構成したため、ＳＫ材と比較し、テスト端子ＣＰの低抵抗化により、高精度のテスト（電気的試験）が実施できる。また、テスト端子ＣＰの接触面３１ａを長方形としたことで、テスト端子ＣＰの耐摩耗性が向上し、テスト端子ＣＰの交換寿命を延ばすことができる。
【００５６】
第１ブロックＢＬＫ１と第２ブロックＢＬＫ２とで、傾斜角θ４の向きを異ならせたことで、平面視にて、半導体装置ＳＤの回転を防止することができる。図１４は、本実施の形態の効果を説明する概念図である。図１４では、リード２を省略している。図１４には図８に示す第１ブロックＢＬＫ１〜第４ブロックＢＬＫ４の各々に含まれるテスト端子ＣＰを示している。第１ブロックＢＬＫ１および第３ブロックＢＬＫ３においては、テスト端子ＣＰの接触面３１ａの長辺３１ａｃおよび３１ａｄの延在方向Ｆ−Ｆ´は、リード２の延在方向Ｅ−Ｅ´に対して、時計回り方向に傾斜角θ４だけ傾斜している（「タイプＡ」と呼ぶ）。図１１で説明したように、リード２が押圧されて、リード２の裏面２ｂが傾斜面３１ａと接触する際に、タイプＡでは、リード２に時計回り方向の応力ＦＲが働く。一方、第２ブロックＢＬＫ２および第４ブロックＢＬＫ４においては、テスト端子ＣＰの接触面３１ａの長辺３１ａｃおよび３１ａｄの延在方向Ｆ−Ｆ´は、リード２の延在方向Ｅ−Ｅ´に対して、反時計回り方向に傾斜角θ４だけ傾斜しており、図１４では「−θ４」と表している（「タイプＢ」と呼ぶ）。タイプＢでは、リード２が押圧されて、リード２の裏面２ｂが傾斜面３１ａと接触する際に、リード２に反時計回り方向の応力ＦＬが働く。ここで、第１ブロックＢＬＫ１および第３ブロックＢＬＫ３の各リード２に加わる応力ＦＲと、第２ブロックＢＬＫ２および第４ブロックＢＬＫ４の各リード２に加わる応力ＦＬとが相殺されることで、半導体装置ＳＤの回転を防止することができる。そして、テスト（電気的試験）において、リード２とテスト端子ＣＰとが非接触となるのを防止できる。
【００５７】
本実施の形態では、接触面３１ａを長方形としたが、これに限定されるものではない。例えば、長方形の角部は面取りまたは丸めが施されていても良い。また、長方形の２つの短辺３１ａａおよび３１ａｂの内のどちらかが短い台形形状であっても良い。また、台形形状において、４つの角部に面取りまたは丸めが施されていても良い。
【００５８】
＜変形例＞
変形例は、上記実施の形態の図８に対する変形例である。図１５は、変形例におけるソケットと、ソケットに搭載された半導体装置とを示す平面図である。図１６は、変形例の効果を説明する概念図である。図１５に示すように、第１ブロックＢＬＫ１〜第４ブロックＢＬＫ４のそれぞれにおいて、上記のタイプＡおよびタイプＢのテスト端子ＣＰが混在している。図１６に示すように、第１ブロックＢＬＫ１において、タイプＡのテスト端子ＣＰとタイプＢのテスト端子ＣＰが混在しているので、半導体装置ＳＤの回転を防止することができる。また、第１ブロックＢＬＫ１〜第４ブロックＢＬＫ４のそれぞれにおいて、上記のタイプＡおよびタイプＢのテスト端子ＣＰが混在しているので、半導体装置ＳＤの回転を防止することができる。
【００５９】
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００６０】
１  封止体
１ａ  主面（上面、表面、封止体主面）
１ｂ  裏面（下面、封止体裏面）
１ｃ１、１ｃ２、１ｃ３、１ｃ４  側面（封止体側面）
２  リード
２ａ  主面（上面、表面、リード主面）
２ｂ  裏面（下面、リード裏面）
２ｃ  メッキ膜
２ｄ  先端
３  半導体チップ
３ａ  主面
４  端子（外部電極、外部引出電極）
５  ワイヤ
６  ダイパッド
７  接着層
２０  試験装置（検査装置）
２１  ソケット
２１ａ  本体部
２１ａ１  上面（半導体装置固定面）
２１ａ２  下面（テスト基板実装面）
２１ｂ  固定部（パッケージ固定部）
２１ｃ  収納孔
２１ｄ  支持孔
２２  テスト基板
２２ａ  表面
２２ｂ  裏面
２２ｃ  ソケット搭載領域
２２ｄ  配線
２２ｅ  伝送路（層間導電路）
２２ｆ  端子（ポゴ座）
２３  テストヘッド
２３ａ  上面
２４  制御部
２５  隔壁
２６  コネクタ端子（端子）
２７  電子部品
２８  押圧治具（リード押さえ部材）
３１  頭部
３１ａ  接触面
３１ａａ、３１ａｂ  短辺
３１ａｃ、３１ａｄ  長辺
３１ｂ  傾斜面
３１ｃ  側面
３１ｄ  円柱面
３２、３５  大径部
３３、３４  軸部
３６  脚部
３７  バネ部
ＢＬＫ１  第１ブロック
ＢＬＫ２  第２ブロック
ＢＬＫ３  第３ブロック
ＢＬＫ４  第４ブロック
ＣＰ  テスト端子（端子、接触端子、プローブ、ポゴピン）
ＩＬ  インナーリード部
ＭＢ  実装面
ＯＬ  アウターリード部
Ｐ１、Ｐ１´  突出部
Ｐ２、Ｐ２´  屈曲部
Ｐ３、Ｐ３´  接続部
ＳＣ  傷跡
ＳＣａ  一端
ＳＣｂ  他端
ＳＤ  半導体装置（被検査体）
ＳＯＦ  スタンドオフ
【図１】
2019074349.tif 000003
【図２】
2019074349.tif 000004
【図３】
2019074349.tif 000005
【図４】
2019074349.tif 000006
【図５】
2019074349.tif 000007
【図６】
2019074349.tif 000008
【図７】
2019074349.tif 000009
【図８】
2019074349.tif 000010
【図９】
2019074349.tif 000011
【図１０】
2019074349.tif 000012
【図１１】
2019074349.tif 000013
【図１２】
2019074349.tif 000014
【図１３】
2019074349.tif 000015
【図１４】
2019074349.tif 000016
【図１５】
2019074349.tif 000017
【図１６】
2019074349.tif 000018