(57)【要約】【課題】位置検出精度をより高くする。【解決手段】複数の画素電極３３と、位置入力を行う位置入力体との間で静電容量を形成することで位置入力体による入力位置を検出する複数の位置検出電極６０と、を備えるアレイ基板３０と、画像が表示される表示面５５を有すると共にアレイ基板３０と対向配置されるＣＦ基板２１であって、複数の位置検出電極６０と重なる形でそれぞれ配される複数の透明電極２８を備えるＣＦ基板２１と、アレイ基板３０とＣＦ基板２１の間に介在される液晶層２３と、画像が表示される表示領域Ａ１に配されると共にアレイ基板３０とＣＦ基板２１の間に介在され、位置検出電極６０と透明電極２８の双方に当接する導電性のスペーサ５６と、を備えることに特徴を有する。【選択図】図４
2019101548.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極と、位置入力を行う位置入力体との間で静電容量を形成することで前記位置入力体による入力位置を検出する複数の位置検出電極と、を備える第１基板と、
画像が表示される表示面を有すると共に前記第１基板と対向配置される第２基板であって、前記複数の位置検出電極と重なる形でそれぞれ配される複数の透明電極を備える第２基板と、
前記第１基板と前記第２基板の間に介在される液晶層と、
前記画像が表示される表示領域に配されると共に前記第１基板と前記第２基板の間に介在され、前記位置検出電極と前記透明電極の双方に当接する導電性のスペーサと、を備える液晶パネル。
【請求項２】
前記位置検出電極は、前記複数の画素電極に対して前記液晶層に近い側に配されている請求項１に記載の液晶パネル。
【請求項３】
前記位置検出電極は、前記複数の画素電極に対して重畳する共通電極を構成する請求項１又は請求項２に記載の液晶パネル。
【請求項４】
前記位置検出電極は、前記複数の画素電極に対して重畳する共通電極を構成するものとされ、
前記複数の画素電極は、前記位置検出電極に対して前記液晶層に近い側に配されている請求項１に記載の液晶パネル。
【請求項５】
前記液晶層は、ネガ型液晶によって構成されている請求項１から請求項４のいずれか一項に記載の液晶パネル。
【請求項６】
前記スペーサは、前記位置検出電極から前記透明電極側に突出する第１突起部と、前記透明電極から前記位置検出電極側に突出し、前記第１突起部の突出端部に当接する突出端部を有する第２突起部と、を備え、
前記第１基板は、前記位置検出電極と前記液晶層の間に介在される第１配向膜を備え、
前記第２基板は、前記透明電極と前記液晶層の間に介在される第２配向膜を備える請求項１から請求項５のいずれか一項に記載の液晶パネル。
【請求項７】
前記複数の位置検出電極と前記複数の透明電極とは互いに同じ方形状をなしており、
前記位置検出電極の外周端部が隣り合う２つの前記透明電極の間の隙間を覆う構成である請求項１から請求項６のいずれか一項に記載の液晶パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルに関する。
【背景技術】
【０００２】
従来、タッチパネル機能をインセル化した液晶パネルの一例として下記特許文献１に記載されたものが知られている。特許文献１に記載された液晶パネルは、液晶層を挟む一対の基板のうち一方の基板上に形成された複数の位置検出電極（タッチ電極）と、複数のピクセル電極（画素電極）と、を備える。また、他方の基板には、カラーフィルタが設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−３８５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記構成のように一方の基板に位置検出電極が配されている液晶パネルにおいては、他方の基板が有するタッチ面（表示面）に対して位置入力を行う位置入力体（指など）によるタッチ操作が行われる。この場合、位置入力体と位置検出電極の間には、他方の基板や液晶層が介在される。この結果、位置入力体と位置検出電極の距離が大きくなり、タッチ位置の検出精度が低下し易いという問題点がある。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、位置検出精度をより高くすることを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の液晶パネルは、複数の画素電極と、位置入力を行う位置入力体との間で静電容量を形成することで前記位置入力体による入力位置を検出する複数の位置検出電極と、を備える第１基板と、画像が表示される表示面を有すると共に前記第１基板と対向配置される第２基板であって、前記複数の位置検出電極と重なる形でそれぞれ配される複数の透明電極を備える第２基板と、前記第１基板と前記第２基板の間に介在される液晶層と、前記画像が表示される表示領域に配されると共に前記第１基板と前記第２基板の間に介在され、前記位置検出電極と前記透明電極の双方に当接する導電性のスペーサと、を備えることに特徴を有する。
【０００７】
位置検出電極及び透明電極を導電性のスペーサで接続することで、第２基板側の透明電極を位置検出電極として用いることができ、第１基板側の位置検出電極のみを備える構成と比べて、表示面により近い位置に位置検出電極を配することができる。これにより、表示面側に配される位置入力体に対して位置検出電極をより近づけることができ、位置検出精度をより高くすることができる。また、位置検出電極及び透明電極を備えることで、いずれか一方の電極のみ備える構成と比べて位置検出電極の低抵抗化を図ることができ、位置検出精度をより高くすることができる。
【発明の効果】
【０００８】
本発明によれば、位置検出精度をより高くすることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態１に係る液晶パネルを概略的に示す断面図
【図２】液晶パネルを構成するアレイ基板を概略的に示す平面図
【図３】アレイ基板の画素を示す平面図
【図４】液晶パネルを示す断面図（図３のＩＶ−ＩＶ線で切断した図に対応）
【図５】液晶パネルを示す断面図（図３のＶ−Ｖ線で切断した図に対応）
【図６】比較例の液晶パネルを示す断面図
【図７】実施形態２に係る液晶パネルを示す断面図
【図８】実施形態３に係るアレイ基板の画素を示す平面図
【図９】液晶パネルを示す断面図（図８のＩＸ−ＩＸ線で切断した図に対応）
【図１０】液晶パネルを示す断面図（図８のＸ−Ｘ線で切断した図に対応）
【図１１】実施形態４に係る液晶パネルを示す断面図
【図１２】実施形態５に係る液晶パネルを概略的に示す平面図
【発明を実施するための形態】
【００１０】
＜実施形態１＞
本発明の実施形態１を図１から図６によって説明する。液晶表示装置１０は、図１に示すように、液晶パネル１１（表示パネル）と、液晶パネル１１が備えるドライバ１７に対して各種入力信号を供給する制御回路基板１２（外部の信号供給源）と、液晶パネル１１と外部の制御回路基板１２とを電気的に接続するフレキシブル基板１３（外部接続部品）と、液晶パネル１１に光を供給する外部光源であるバックライト装置１４（照明装置）と、を備える。バックライト装置１４は、図１に示すように、表側（液晶パネル１１側）に向けて開口した略箱形をなすシャーシ１８と、シャーシ１８内に配された図示しない光源（例えば冷陰極管、ＬＥＤ、有機ＥＬなど）と、シャーシ１８の開口部を覆う形で配される図示しない光学部材と、を備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。液晶パネル１１は画像を表示することが可能な表示領域Ａ１と、表示領域Ａ１を取り囲む非表示領域Ａ２を有する。
【００１１】
また、液晶表示装置１０は、図１に示すように、液晶パネル１１及びバックライト装置１４を収容するための表裏一対の外装部材１５，１６を備えており、表側の外装部材１５には、液晶パネル１１の表示領域Ａ１に表示された画像を外部から視認させるための開口部１９が形成されている。本実施形態に係る液晶表示装置１０は、例えば、液晶テレビ、携帯電話（スマートフォンなどを含む）、ノートパソコン（タブレット型ノートパソコンなどを含む）、ウェアラブル端末（スマートウォッチなどを含む）、携帯型情報端末（電子ブックやＰＤＡなどを含む）、携帯型ゲーム機、デジタルフォトフレームなどの各種電子機器に用いられるものである。
【００１２】
液晶パネル１１は、図１に示すように、対向状に配される一対の基板２１，３０と、一対の基板２１，３０間に介在され、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層２３（媒質層）と、一対の基板２１，３０の間に介在されると共に液晶層２３を囲むことで液晶層２３を封止するシール部材２４と、を備える。一対の基板２１，３０のうち表側（正面側、図１の上側）の基板がＣＦ基板２１（対向基板）とされ、裏側（背面側）の基板がアレイ基板３０（アクティブマトリクス基板、素子側基板）とされる。なお、液晶層２３は、例えばネガ型液晶によって構成されている。
【００１３】
アレイ基板３０（第１基板）は、図２に示すように、方形状をなすガラス基板３１を有しており、ガラス基板３１の一辺（非表示領域Ａ２の一部）には、液晶パネル１１を駆動するドライバ１７が設けられている。アレイ基板３０は、ガラス基板３１の内面側にフォトリソグラフィ法によって各種の膜が積層形成されてなるものとされる。また、ガラス基板３１の外面側には、図４に示すように、偏光板４９が貼り付けられている。表示領域Ａ１においてガラス基板３１の内面側（液晶層２３側）には、スイッチング素子であるＴＦＴ３２（Thin Film Transistor：表示素子）及び画素電極３３が設けられている。画素電極３３は、図３に示すように、表示領域Ａ１において複数個マトリクス状（行列状）に並んでいる。
【００１４】
ＴＦＴ３２は、画素電極３３よりも下層に設けられ、表示領域Ａ１において複数個マトリクス状（行列状）に並んでおり、各ＴＦＴ３２が各画素電極３３にそれぞれ接続されている。ＴＦＴ３２は、図４に示すように、ゲート電極３４と、ソース電極３５と、ドレイン電極３６と、チャネル部３７と、を有する。チャネル部３７は、ゲート電極３４と重畳する形で配され、チャネル部３７とゲート電極３４の間にはゲート絶縁膜３８が介在されている。チャネル部３７は、ソース電極３５とドレイン電極３６とを繋ぐ形で配されている。チャネル部３７、ソース電極３５及びドレイン電極３６の上層には、絶縁膜４６と平坦化膜４７とが積層されており、画素電極３３は、平坦化膜４７上に形成されている。ドレイン電極３６は、平坦化膜４７に形成されたコンタクトホール４５及び絶縁膜４６に形成されたコンタクトホール４８を介して画素電極３３と電気的に接続されている。平坦化膜４７（有機絶縁膜）は、例えば、アクリル樹脂（例えばＰＭＭＡ）等の有機材料からなり、他の絶縁膜３８，４６，４０よりも大きい膜厚を有している。
【００１５】
ゲート電極３４、ソース電極３５及びドレイン電極３６は、例えば、チタン（Ti）及び銅（Cu）の積層膜によって構成されているが、これに限定されない。また、ＴＦＴ３２及び画素電極３３の周りには、図３に示すように、ゲート配線５０及びソース配線５１が格子状をなす形で配されている。ゲート電極３４はゲート配線５０と接続され、ソース電極３５はソース配線５１と接続されている。ゲート配線５０は、図２に示すゲートドライバ５２に接続されている。なお、本実施形態では、左右一対のゲートドライバ５２がガラス基板３１上にモノリシックに形成されており、複数のゲート配線５０の各々が一対のゲートドライバ５２のいずれか一方に接続されている。また、ソース配線５１は、ドライバ１７に接続されている。ＴＦＴ３２は、ドライバ１７（ソースドライバ）からソース配線５１に供給される信号、及びゲートドライバ５２からゲート配線５０に供給される信号に基づいて駆動され、その駆動に伴って画素電極３３への電位の供給が制御されるようになっている。これにより、ＴＦＴ３２を介してドライバ１７及びゲートドライバ５２によって画素電極３３が駆動される構成となっている。
【００１６】
液晶パネル１１では、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出するタッチパネル機能（位置入力機能）と、を併有しており、このうちのタッチパネル機能を発揮するためのタッチパネルパターンを一体化（インセル化）している。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされる。タッチパネルパターンは、図２に示すように、アレイ基板３０を構成するガラス基板３１の板面内にマトリクス状に並んで配される複数の位置検出電極６０から構成されている。位置検出電極６０は、透明導電膜によって構成されており、表示領域Ａ１に配されている。そして、本実施形態ではアレイ基板３０の共通電極３９が、複数の位置検出電極６０によって構成されている。
【００１７】
位置検出電極６０には、位置検出配線６１が接続されている。位置検出配線６１は、ドライバ１７と接続されている。ドライバ１７は、複数の位置検出電極６０を駆動させることが可能となっている。具体的には、ドライバ１７は、表示機能に係る共通信号（基準電位信号）と、タッチ機能に係るタッチ信号（位置検出信号）と、を異なるタイミングで位置検出電極６０に供給する。タッチ信号が供給されている状態において、液晶パネル１１の使用者が、液晶パネル１１の表面（表示面）に導電体である図示しない指（位置入力体）を近づけると、その指と位置検出電極６０との間で静電容量が形成されることになる。これにより、指の近くにある位置検出電極６０にて検出される静電容量には指が近づくのに伴って変化が生じ、指から遠くにある位置検出電極６０とは静電容量が異なるものとなるので、それに基づいて指による入力位置を検出することが可能となる。また、共通信号は、同じタイミングで全ての位置検出電極６０に伝送されることで、全ての位置検出電極６０が基準電位となり、共通電極３９として機能する。
【００１８】
図４に示すように、アレイ基板３０において、位置検出電極６０は、画素電極３３の表側に設けられている。つまり、位置検出電極６０（共通電極３９）は、複数の画素電極３３に対して液晶層２３に近い側に配されている。画素電極３３と位置検出電極６０の間には絶縁膜４０が介在されている。なお、ゲート絶縁膜３８や絶縁膜４０，４６は、例えば、二酸化珪素（SiO２）及び窒化シリコン（SiNx）の積層膜によって構成されているが、これに限定されない。画素電極３３、位置検出電極６０は、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極膜によって構成されているが、これに限定されない。また、位置検出電極６０には、例えば複数本のスリット５３が形成されている（図３参照）。
【００１９】
画素電極３３が充電されるのに伴って互いに重畳する画素電極３３と位置検出電極６０との間に電位差が生じると、位置検出電極６０のスリット開口縁と画素電極３３との間には、アレイ基板３０の板面に沿う成分に加えて、アレイ基板３０の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じるので、そのフリンジ電界を利用して液晶層２３に含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル１１は、動作モードがＦＦＳ（Fringe Field Switching）モードとされている。また、位置検出電極６０を液晶層２３側から覆う形で配向膜５４が配されている。なお、図３では、位置検出電極６０を網掛けで示しており、位置検出電極６０は、複数の画素電極３３に対して重畳する形で配されている。また、図３に示すように、Ｘ軸方向について隣り合う２つの位置検出電極６０の間には、隙間Ｓ１が設けられ、隙間Ｓ１は、ソース配線５１と重なる形で配されている。Ｙ軸方向について隣り合う２つの位置検出電極６０の間には、隙間Ｓ２が設けられ、隙間Ｓ２は、ゲート配線５０と重なる形で配されている。
【００２０】
ＣＦ基板２１（第２基板）は、アレイ基板３０と対向配置されている。ＣＦ基板２１は、図４及び図５に示すように、ガラス基板２５の内面側（液晶層２３側）に、カラーフィルタ２６、オーバーコート膜２７、透明電極２８、配向膜２９が積層されることで構成されている。カラーフィルタ２６は、マトリクス状に配列されるＲ（赤色），Ｇ（緑色），Ｂ（青色）の三色の着色部（図５では二色分の着色部を図示）を備えている。各着色部は、アレイ基板３０の各画素と対向配置されている。隣り合う着色部の間には、ブラックマトリクス２２が設けられている。また、ガラス基板２５の外面側には、偏光板２０が貼り付けられている。なお、ＣＦ基板２１の表面（偏光板２０の外面）は、画像が表示される表示面５５とされる。
【００２１】
透明電極２８は、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極膜によって構成されているが、これに限定されない。位置検出電極６０及び透明電極２８はそれぞれ方形板状をなし、図５に示すように、複数の透明電極２８の各々が、複数の位置検出電極６０の各々と重なる形でそれぞれ配されている。このため、図５に示すように隣り合う２つの透明電極２８間の隙間Ｓ３は、隣り合う２つの位置検出電極６０間の隙間（図５のＳ１参照）と重なる形で配されている。表示領域Ａ１において、ＣＦ基板２１とアレイ基板３０の間には、ＣＦ基板２１とアレイ基板３０の対向間隔を規定するためのスペーサ５６が介在されている。図４に示すように、スペーサ５６は柱状をなし、位置検出電極６０と透明電極２８の双方に当接すると共に導電性を有している。これにより、透明電極２８は、位置検出電極６０と電気的に接続され、ＣＦ基板２１側の位置検出電極（及び共通電極）として機能する。なお、スペーサ５６の形成箇所においては、配向膜２９，５４に貫通孔５７，５８がそれぞれ形成されており、透明電極２８及び位置検出電極６０が部分的に露出されている。
【００２２】
透明電極２８は、スペーサ５６を介して対向配置される位置検出電極６０と電気的に接続されている。つまり、複数の透明電極２８の各々と複数の位置検出電極６０の各々とが各スペーサ５６によってそれぞれ接続されている。スペーサ５６は１枚の位置検出電極６０について少なくとも１つ以上配されている。なお、図２では、複数のスペーサ５６のうち、一部のみを図示している。スペーサ５６は、導電材料によって構成されることで導電性を有するものとされる。また、スペーサ５６の内部に金属粒子（金粒子、銀粒子、銅粒子等）などの導電性粒子を含有させることで導電性を付与させる構成としてもよい。
【００２３】
次に本実施形態の効果について説明する。本実施形態の効果を説明するための比較例として液晶パネル２を図６に示す。液晶パネル２では、スペーサ３が導電性を有しておらず、透明導電膜４がガラス基板２５の外面側に配されている。この透明導電膜４は、ＣＦ基板６の帯電を抑制する機能を担っており、位置検出電極（共通電極）の機能を有していない。つまり、位置検出電極（共通電極）はアレイ基板５側のみに設けられている。これに対して本実施形態では、位置検出電極６０及び透明電極２８（ＣＦ基板２１側の透明導電膜）を導電性のスペーサ５６で接続することで、ＣＦ基板２１側の透明電極２８を位置検出電極として用いることができる。これにより、アレイ基板３０側の位置検出電極６０のみを備える構成と比べて、表示面５５により近い位置に位置検出電極を配することができる。これにより、表示面５５側に配される位置入力体に対して位置検出電極をより近づけることができ、位置検出精度をより高くすることができる。また、位置検出電極６０及び透明電極２８を備えることで、いずれか一方の電極のみを備える構成と比べて、位置検出電極の低抵抗化を図ることができる。このため、位置検出電極の抵抗に起因した位置検出信号の遅延を抑制することができるから、位置検出精度をより高くすることができる。
【００２４】
また、ＣＦ基板２１に透明電極２８を設けることで、ＣＦ基板２１が静電気によって帯電する事態を抑制でき、液晶層２３の配向が乱れる事態を抑制することができる。また、図６の比較例と本実施形態とは、透明導電膜（透明導電膜４又は透明電極２８）をＣＦ基板に形成する点においては同じであるため、本実施形態は、比較例に対して工数が増加することがない。また、スペーサ５６は、表示領域Ａ１の全域に適宜配置することができる。仮にシール部材２４に導電性を持たせて位置検出電極６０と透明電極２８とを接続する構成では、マトリクス状に配列された複数の位置検出電極６０のうち、外周側に配された位置検出電極６０と透明電極２８しか接続することができないが、スペーサ５６であれば、複数の位置検出電極６０の各々と複数の透明電極２８の各々をそれぞれ接続することができる。
【００２５】
また、アレイ基板３０には、複数の画素電極３３と複数の位置検出電極６０とをそれぞれ駆動させることが可能なドライバ１７が設けられている。ドライバ１７から位置検出電極６０に供給された駆動信号（タッチ機能に係るタッチ信号）は、スペーサ５６を介して透明電極２８に供給される。このようにすれば、透明電極２８に駆動信号を供給するためのドライバ１７をＣＦ基板２１に設ける必要がない。また、ドライバ１７は、画素電極３３を駆動させることが可能な構成であるため、画素電極用のドライバと位置検出電極用のドライバを個別に備える構成と比べて、より簡易な構成とすることができる。
【００２６】
また、位置検出電極６０は、複数の画素電極３３に対して液晶層２３に近い側に配されている。このような構成とすれば、位置検出電極６０と透明電極２８の間に画素電極３３が配されることがなく、画素電極３３とスペーサ５６とが干渉することがないため、スペーサ５６の配置箇所に係る設計の自由度をより高くすることができる。また、画素電極３３と透明電極２８の間に位置検出電極６０が配されることから、仮に液晶層２３内に導電性の異物が侵入した場合において、画素電極３３と透明電極２８とがその異物によって電気的に接続される事態を抑制することができる。
【００２７】
また、位置検出電極６０は、複数の画素電極３３に対して重畳する共通電極３９を構成する。位置検出電極６０と共通電極３９とを兼用することで部品点数の増加を抑制できる。また、位置検出電極６０とスペーサ５６によって接続されている透明電極２８も共通電極として用いることができる。これにより、位置検出電極６０のみを共通電極として用いる構成と比べて、共通電極の低抵抗化を図ることができる。この結果、共通電極に供給される共通信号の遅延（鈍り）を抑制することができ、表示品位をより高くすることができる。
【００２８】
また、液晶層２３は、ネガ型液晶によって構成されている。仮に液晶層２３としてポジ型液晶を用いた場合には、画素電極３３と透明電極２８の間に電位差が生じた場合において、液晶分子が垂直配向となり、光透過率が低減する。ネガ型液晶では、画素電極３３と透明電極２８の間に電位差が生じた場合において、液晶分子が水平配向であるから、液晶層２３の光透過率が低減する事態を抑制することができる。なお、本実施形態においてポジ型液晶を用いることも可能であるが、上述の理由によりネガ型液晶を用いることがより好ましい。
【００２９】
＜実施形態２＞
次に、本発明の実施形態２を図７によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル２１１では、スペーサの構成が上記実施形態と相違する。本実施形態のスペーサ２５６は、図７に示すように、位置検出電極６０から透明電極２８側に突出する第１突起部２５７と、透明電極２８から位置検出電極６０側に突出し、第１突起部２５７の突出端部に当接する突出端部を有する第２突起部２５８と、を備える。本実施形態では、アレイ基板３０を製造する過程では、位置検出電極６０上に第１突起部２５７を設けた後、配向膜５４（位置検出電極と液晶層の間に介在される第１配向膜）を形成する。ＣＦ基板２１を製造する過程では、透明電極２８上に第２突起部２５８を設けた後、配向膜２９（透明電極と液晶層の間に介在される第２配向膜）を形成する。
【００３０】
電極と液晶層の間に配向膜が介在されている構成において、仮に配向膜を形成した後、スペーサを配置する場合には、配向膜の一部をエッチング等によって除去し、電極を露出させた上で、スペーサと電極を接触させる必要がある。本実施形態では、電極（位置検出電極６０及び透明電極２８）に突起部（第１突起部２５７及び第２突起部２５８）を設けることで、その電極を配向膜で覆った際には、突起部の形成箇所において配向膜が形成される事態を抑制することができる。このため、スペーサ２５６を一対の突起部（第１突起部２５７及び第２突起部２５８）によって構成することで、配向膜２９及び配向膜５４を部分的に除去する作業（言い換えると配向膜２９，５４に貫通孔５７，５８を形成する作業）を廃止することができる。
【００３１】
＜実施形態３＞
次に、本発明の実施形態３を図８から図１０によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル３１１では、位置検出電極と画素電極の配置態様が上記実施形態と相違する。本実施形態のアレイ基板３３０においては、図８及び図９に示すように、複数の画素電極３３３は、共通電極を構成する位置検出電極３６０に対して液晶層２３に近い側に配されている。画素電極３３３は、絶縁膜４０，４６及び平坦化膜４７にそれぞれ形成されたコンタクトホール３４２，３４５，３４８を介してドレイン電極３６と接続されている。また、本実施形態では、図８に示すように画素電極３３３に複数のスリット３５３が形成されている。図１０に示すように、スペーサ３５６は、位置検出電極３６０及び透明電極２８の双方に当接されている。スペーサ３５６の形成箇所においては、配向膜２９，５４に貫通孔５７，５８が形成され、絶縁膜４０に貫通孔３４１が形成されている。これにより、透明電極２８及び位置検出電極３６０が部分的に露出されている。本実施形態によれば、画素電極３３３と位置検出電極３６０の間に電位差を生じさせると共に画素電極３３３と透明電極２８の間に電位差を生じさせることで、実施形態１、２の構成に比べて、より強い電界を生じさせることができ、液晶層２３の光透過率をより高くすることができる。
【００３２】
＜実施形態４＞
次に、本発明の実施形態４を図１１によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル４１１では、スペーサの構成が上記実施形態３と相違する。本実施形態のスペーサ４５６は、図１１に示すように、位置検出電極３６０から透明電極２８側に突出する第１突起部４５７と、透明電極２８から位置検出電極３６０側に突出し、第１突起部４５７の突出端部に当接する突出端部を有する第２突起部４５８と、を備える。本実施形態では実施形態２と同様に、スペーサ４５６を一対の突起部（第１突起部４５７及び第２突起部４５８）によって構成することで、配向膜２９及び配向膜５４を部分的に除去する作業を廃止することができる。
【００３３】
＜実施形態５＞
次に、本発明の実施形態５を図１２によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル５１１では、複数の位置検出電極６０と複数の透明電極２８とは互いに同じ方形状をなしており、各位置検出電極６０に対して各透明電極２８が面方向（Ｘ軸方向及びＹ軸方向）についてわずかに位置ずれする形で配されている。これにより、位置検出電極６０の外周端部が隣り合う２つの透明電極２８の間の隙間Ｓ３，Ｓ４を覆う構成となっている。また、透明電極２８の外周端部が隣り合う２つの位置検出電極６０の間の隙間Ｓ１，Ｓ２を覆う構成となっている。言い換えると、Ｘ軸方向において隣り合う２つの位置検出電極６０の間の隙間Ｓ１と、隣り合う２つの透明電極２８の間の隙間Ｓ３とが重ならない構成となっており、Ｙ軸方向において隣り合う２つの位置検出電極６０の間の隙間Ｓ２と、隣り合う２つの透明電極２８の間の隙間Ｓ４とが重ならない構成となっている。
【００３４】
隣り合う２つの透明電極間の隙間においては、電極間の電界により透明電極の配置箇所に比べて液晶の配向制御が難しく（例えば光透過率が高くなり易く）、表示ムラになり易い。本実施形態では、隣り合う２つの位置検出電極６０の間の隙間Ｓ１，Ｓ２を透明電極２８で覆うと共に隣り合う透明電極２８間の隙間Ｓ３，Ｓ４を位置検出電極６０で覆うことで、隙間Ｓ１，Ｓ２，Ｓ３，Ｓ４の光透過率がその隙間の周囲の部分よりも高くなる事態を抑制でき、表示ムラを低減することができる。なお、対向配置される一対の位置検出電極６０及び透明電極２８をスペーサ５６によって接続する場合には、スペーサ５６は、一対の位置検出電極６０及び透明電極２８が重なる箇所に配置する必要がある。つまり、位置検出電極６０に対する透明電極２８の位置ずれ量が多い程、一対の位置検出電極６０及び透明電極２８が重なる箇所は少なくなり、スペーサ５６の配置可能な領域が少なくなる。このため、位置検出電極６０に対する透明電極２８の位置ずれ量は、より少ない方が好ましく、例えば１〜数画素程度とすることが好ましい。
【００３５】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態では、液晶パネルの動作モードがＦＦＳモードである構成を例示したが、これに限定されない。例えば、液晶パネルの動作モードとしてＴＮモードやＶＡモード等を用いてもよい。なお、ＴＮモードやＶＡモードを用いる場合には、実施形態３又は実施形態４の構成において、アレイ基板３３０側の透明電極である位置検出電極３６０を補助容量（蓄積容量）を構成するための補助容量電極として用い、補助容量電極の電位を共通電位とを同一にすればよい。
（２）スペーサの形状は柱状に限定されず適宜変更可能である。例えば、スペーサが半球状をなしていてもよい。
【符号の説明】
【００３６】
１１，２１１，３１１，４１１，５１１…液晶パネル、１７…ドライバ、２１…ＣＦ基板（第２基板）、２３…液晶層、２８…透明電極、２９…配向膜（第２配向膜）、３０，３３０…アレイ基板（第１基板）、３３，３３３…画素電極、３９…共通電極、５４…配向膜（第１配向膜）、５５…表示面、５６，２５６，３５６，４５６…スペーサ、６０，３６０…位置検出電極、２５７，４５７…第１突起部、２５８，４５８…第２突起部、Ａ１…表示領域、Ｓ３，Ｓ４…隣り合う２つの透明電極の間の隙間
【図１】
2019101548.tif 000003
【図２】
2019101548.tif 000004
【図３】
2019101548.tif 000005
【図４】
2019101548.tif 000006
【図５】
2019101548.tif 000007
【図６】
2019101548.tif 000008
【図７】
2019101548.tif 000009
【図８】
2019101548.tif 000010
【図９】
2019101548.tif 000011
【図１０】
2019101548.tif 000012
【図１１】
2019101548.tif 000013
【図１２】
2019101548.tif 000014