(57)【要約】【目的】短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能なデータ書き込み方法を提供する。【構成】複数の記憶装置及び複数の記憶装置にデータを書き込む書込装置が実行するデータ書き込み方法であって、書込装置において、複数の記憶装置の各々に対する書き込み対象のデータを保持するステップと、複数の記憶装置の各々に割り当てられた識別情報を複数の記憶装置から取得するステップと、複数の記憶装置についての識別情報と書き込み対象のデータとを対応付けて結合させた結合データを生成するステップと、結合データを複数の記憶装置に送信するステップと、複数の記憶装置の各々において、結合データを受信するステップと、識別情報に基づいて当該記憶装置に対応する書き込み対象のデータを結合データから抽出するステップと、結合データから抽出した書き込み対象のデータを記憶するステップと、を含む。【選択図】図４
2019101547.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶装置及び前記複数の記憶装置にデータを書き込む書込装置が実行するデータ書き込み方法であって、
前記書込装置において、
前記複数の記憶装置の各々に対する書き込み対象のデータを保持するステップと、
前記複数の記憶装置の各々に割り当てられた識別情報を前記複数の記憶装置から取得するステップと、
前記複数の記憶装置についての前記識別情報と前記書き込み対象のデータとを対応付けて結合させた結合データを生成するステップと、
前記結合データを前記複数の記憶装置に送信するステップと、
前記複数の記憶装置の各々において、
前記結合データを受信するステップと、
前記識別情報に基づいて当該記憶装置に対応する前記書き込み対象のデータを前記結合データから抽出するステップと、
前記結合データから抽出した前記書き込み対象のデータを記憶するステップと、
を含むことを特徴とするデータ書き込み方法。
【請求項２】
前記書込装置において、前記複数の記憶装置に前記書き込み対象のデータを並列に書き込むことを示す書込信号を前記複数の記憶装置に送信するステップと、
前記複数の記憶装置の各々において、前記書込信号を受信するステップと、
を含み、
前記複数の記憶装置の各々において、前記結合データから抽出した前記書き込み対象のデータを記憶するステップでは、前記書込信号に応答して前記書き込み対象のデータを記憶することを特徴とする請求項１に記載のデータ書き込み方法。
【請求項３】
前記複数の記憶装置の各々において、
受信した前記結合データを一時的にバッファに格納するステップを含み、
前記識別情報に基づいて当該記憶装置に対応する前記書き込み対象のデータを前記結合データから抽出するステップでは、前記バッファに格納された前記結合データから前記書き込み対象のデータを抽出する、
ことを特徴とする請求項１又は２に記載のデータ書き込み方法。
【請求項４】
前記複数の記憶装置の各々において、前記識別情報に基づいて当該記憶装置に対応する前記書き込み対象のデータを前記結合データから抽出するステップは、
当該記憶装置の前記識別情報と、受信した前記結合データに含まれる複数の前記識別情報と、を比較するステップと、
比較結果に基づいて、前記結合データに含まれる複数の前記書き込み対象のデータのうち、当該記憶装置の前記識別情報と一致する識別情報に対応する前記書き込み対象のデータを抽出するステップと、
抽出した前記書き込み対象のデータを一時的にバッファに格納するステップと、
を含むことを特徴とする請求項１又は２に記載のデータ書き込み方法。
【請求項５】
データを記憶する記憶装置であって、
不揮発性メモリと、
前記不揮発性メモリにデータを書き込む書込回路と、
前記不揮発性メモリに書き込むデータを一時格納するバッファと、
複数の記憶装置についての識別情報と書き込み対象のデータとを対応付けて結合させた結合データと、前記不揮発性メモリへのデータの書き込みを指示する書込信号と、を受信する受信部と、
前記識別情報記憶部に記憶されている前記識別情報と、前記結合データに含まれる前記複数の記憶装置についての識別情報と、を比較する比較部と、
を有し、
前記比較部は、比較結果に基づいて前記結合データから前記記憶装置に対応する書き込み対象のデータを抽出し、
前記バッファは、前記比較部により抽出された前記書き込み対象のデータを一時格納し、
前記書込回路は、前記バッファから読み出した前記書き込み対象のデータを、前記書込信号に応答して前記不揮発性メモリに書き込むことを特徴とする記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ書き込み方法及び記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置に対して、装置の組み立て後且つ製品の出荷前にその装置に固有のデータ（以下、ユニークデータと称する）を書き込む処理が行われている。例えば、半導体記憶装置の製造プロセスにおいて、製造上のばらつきを調整するためのトリミングデータを書き込む処理が行われる。その際、書き込み対象の半導体装置が複数存在する場合には、装置毎に異なるユニークデータの書き込みを行う。
【０００３】
複数の半導体記憶装置に対するトリミングデータの書き込みにおいて、工数の複雑化やエラーを避けるため、各半導体記憶装置の内部でトリミング値を算出する手段を備えた半導体記憶装置が提案されている（例えば、特許文献１）。
【０００４】
一方、書き込み対象のユニークデータが各半導体記憶装置の内部で生成できないデータである場合には、ライター等の書き込み装置が、各半導体記憶装置にデータをシリアルに書き込む必要がある。例えば、書き込み装置は自身のデータベースからユニークデータを読み出し、読み出したユニークデータを対応する半導体記憶装置に書き込む動作を複数回（すなわち、半導体記憶装置の個数分）繰り返すことにより、複数の半導体装置へのユニークデータの書き込みを行う。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１６４８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のようなユニークデータのシリアルな書き込みでは、書き込み動作を１つ１つの半導体記憶装置に対して順番に行うため、半導体記憶装置の数に比例した長さの処理時間がかかるという問題があった。また、ユニークデータを書き込む際には、その都度、書き込み対象の半導体記憶装置の電源をオンにする必要があり、半導体記憶装置の立ち上がりに要する時間も半導体記憶装置の数に比例して増大するという問題があった。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能なデータ書き込み方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るデータ書き込み方法は、複数の記憶装置及び前記複数の記憶装置にデータを書き込む書込装置が実行するデータ書き込み方法であって、前記書込装置において、前記複数の記憶装置の各々に対する書き込み対象のデータを保持するステップと、前記複数の記憶装置の各々に割り当てられた識別情報を前記複数の記憶装置から取得するステップと、前記複数の記憶装置についての前記識別情報と前記書き込み対象のデータとを対応付けて結合させた結合データを生成するステップと、前記結合データを前記複数の記憶装置に送信するステップと、前記複数の記憶装置の各々において、前記結合データを受信するステップと、前記識別情報に基づいて当該記憶装置に対応する前記書き込み対象のデータを前記結合データから抽出するステップと、前記結合データから抽出した前記書き込み対象のデータを記憶するステップと、を含むことを特徴とする。
【０００９】
また、本発明に係る記憶装置は、データを記憶する記憶装置であって、不揮発性メモリと、前記不揮発性メモリにデータを書き込む書込回路と、前記不揮発性メモリに書き込むデータを一時格納するバッファと、複数の記憶装置についての識別情報と書き込み対象のデータとを対応付けて結合させた結合データと、前記不揮発性メモリへのデータの書き込みを指示する書込信号と、を受信する受信部と、前記識別情報記憶部に記憶されている前記識別情報と、前記結合データに含まれる前記複数の記憶装置についての識別情報と、を比較する比較部と、を有し、前記比較部は、比較結果に基づいて前記結合データから前記記憶装置に対応する書き込み対象のデータを抽出し、前記バッファは、前記比較部により抽出された前記書き込み対象のデータを一時格納し、前記書込回路は、前記バッファから読み出した前記書き込み対象のデータを、前記書込信号に応答して前記不揮発性メモリに書き込むことを特徴とする。
【発明の効果】
【００１０】
本発明に係るデータ書き込み方法によれば、短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】実施例１のデータ書き込みシステムの構成を示すブロック図である。
【図２】実施例１の書き込み装置及び記憶装置の構成を示すブロック図である。
【図３Ａ】ユニークデータＤＢに格納されているデータの例を模式的に示す図である。
【図３Ｂ】結合データの内容を模式的に示す図である。
【図４】実施例１の結合データの送信を模式的に示す図である。
【図５】実施例１のデータ書き込み処理のプロセスを示すフローチャートである。
【図６】実施例１の記憶装置におけるデータ格納処理のフローチャートである。
【図７】比較例のユニークデータの送信を模式的に示す図である。
【図８】比較例のデータ書き込み処理のプロセスを示すフローチャートである。
【図９】実施例２の書き込み装置及び記憶装置の構成を示すブロック図である。
【図１０】実施例２の記憶装置におけるデータ格納処理のフローチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。
【実施例１】
【００１３】
図１は、本実施例のデータ書き込みシステムの構成を示すブロック図である。本実施例のデータ書き込みシステム１００は、書き込み装置１０及び複数の記憶装置２０−１〜２０−ｎ（ｎ：２以上の整数）から構成されている。書き込み装置１０及び記憶装置２０−１〜２０−ｎは、データバスラインＤＢＬを介して接続されている。
【００１４】
記憶装置２０−１〜２０−ｎには、各々を識別するための識別情報として、ユニークＩＤが割り当てられている。例えば、記憶装置２０−１にはＩＤ−１、記憶装置２０−２にはＩＤ−２、記憶装置２０−３にはＩＤ−３、記憶装置２０−４にはＩＤ−４、記憶装置２０−５にはＩＤ−５、記憶装置２０−６にはＩＤ−６、記憶装置２０−（ｎ−１）にはＩＤ−（ｎ−１）、記憶装置２０−ｎにはＩＤ−ｎが割り当てられている。
【００１５】
図２は、書き込み装置１０と、記憶装置２０−１〜２０−ｎのうちの１つ（記憶装置２０と称する）の構成を示すブロック図である。
【００１６】
書き込み装置１０は、例えば半導体記憶装置にデータを書き込むライターであり、ユニークデータＤＢ（データベース）１１、処理制御部１２及びインタフェース部１３を有する。
【００１７】
図３Ａに示すように、ユニークＤＢ１１には、記憶装置２０−１〜２０−ｎの各々に対応する固有のデータであるユニークデータ（ＵＤ１〜ＵＤｎ）が各記憶装置のユニークＩＤ（ＩＤ−１〜ＩＤｎ）と対応付けて格納されている。ユニークデータＵＤ１〜ＵＤｎは、本実施例のデータ書き込みシステム１００が実行するデータ書き込み処理において、記憶装置２０−１〜２０−ｎへの書き込み対象となるデータである。
【００１８】
また、ユニークデータＤＢ１１には、記憶装置２０−１〜２０−ｎ以外の他の記憶装置（例えば、記憶装置２０−１〜２０−ｎとは異なる機会でデータの書き込みを行う記憶装置）のユニークデータ（例えば、ＵＤＸ）も、当該他の記憶装置のユニークＩＤ（例えば、ＩＤ−Ｘ）と対応付けて格納されている。
【００１９】
再び図２を参照すると、処理制御部１２は、本実施例のデータ書き込み処理における各種のデータ処理及び書き込み装置１０の各ブロックの制御を行う。具体的には、処理制御部１２は、インタフェース部１３が記憶装置２０−１〜２０−ｎから受信したユニークＩＤに基づいて、ユニークデータＤＢ１１から対応するユニークデータを読み出す。
【００２０】
また、処理制御部１２は、読み出したユニークデータに基づいて、結合データＣＤを生成する。すなわち、処理制御部１２は、本実施例におけるユニークデータの書き込み対象である記憶装置２０−１〜２０−ｎのユニークＩＤ（ＩＤ−１〜ＩＤ−ｎ）を取得し、取得したユニークＩＤに基づいて対応するユニークデータ（ＵＤ１〜ＵＤｎ）をユニークデータＤＢ１１から検索及び抽出し、ユニークＩＤ及びユニークデータを結合して結合データＣＤを生成する。
【００２１】
図３Ｂは、結合データＣＤに含まれるデータ内容の例を模式的に示す図である。結合データＣＤは、複数のユニークＩＤ（ＩＤ−１〜ＩＤ−ｎ）及びこれに対応するユニークデータ（ＵＤ１〜ＵＤｎ）が結合した１つのデータとして構成されている。
【００２２】
再び図２を参照すると、処理制御部１２は、記憶装置２０−１〜２０−ｎに並列にユニークデータを書き込むことを示す並列書込信号ＰＷＳを生成する。
【００２３】
インタフェース部１３は、記憶装置２０−１〜２０−ｎからデータバスラインＤＢＬを介してユニークＩＤを受信する。また、インタフェース部１３は、データバスラインＤＢＬを介して、結合データＣＤ及び並列書込信号ＰＷＳを記憶装置２０−１〜２０−ｎに送信する。
【００２４】
図４に示すように、書き込み装置１０から記憶装置２０−１〜２０−ｎには、データバスラインＤＢＬを介して、同じ結合データＣＤ及び並列書込信号ＰＷＳが供給される。
【００２５】
再び図２を参照すると、記憶装置２０は、フラッシュコントローラ２１及びフラッシュメモリ２２を有する。フラッシュコントローラ２１は、不揮発性記憶装置であるフラッシュメモリ２２を制御する制御部である。フラッシュコントローラ２１は、インタフェース部２３、バッファ２４、ユニークＩＤ記憶部２５、ＣＰＵ２６、書き込み回路２７及び読み出し回路２８を含む。
【００２６】
インタフェース部２３は、書き込み装置１０からデータバスラインＤＢＬを介して送信された結合データＣＤ及び並列書込信号ＰＷＳを受信する。また、インタフェース部２３は、ユニークＩＤ記憶部２５に記憶されているユニークＩＤを書き込み装置１０に送信する。
【００２７】
バッファ２４は、インタフェース部２３が受信した結合データＣＤを一時的に格納する。ユニークＩＤ記憶部２５は、記憶装置２０に割り当てられた固有の識別情報であるユニークＩＤを記憶する。
【００２８】
ＣＰＵ（Central Processing Unit）２６は、フラッシュコントローラ２１内の各ブロックの制御を行う。また、ＣＰＵ２６は、ユニークＩＤ記憶部２５からユニークＩＤを読み出し、バッファに格納された結合データＣＤから当該ユニークＩＤに対応するユニークデータを抽出し、書き込み回路２７に供給する。
【００２９】
書き込み回路２７は、インタフェース部２３が受信した並列書込信号ＰＷＳに応答してフラッシュメモリ２２へのデータの書き込みを行う。読み出し回路２８は、フラッシュメモリ２２からのデータの読み出しを行う。
【００３０】
フラッシュメモリ２２は、書き込み回路２７によるユニークデータの書き込みにおける書き込み先となるユニークデータ格納部２９を有する。
【００３１】
次に、本実施例のデータ書き込みシステムにおけるデータ書き込み処理の処理動作について、図５のフローチャートを参照して説明する。
【００３２】
まず、書き込み装置１０のインタフェース部１３は、データバスラインＤＢＬを介して記憶装置２０−１〜２０−ｎからユニークＩＤを受信する。処理制御部１２は、インタフェース部１３が受信した記憶装置２０−１〜２０−ｎのユニークＩＤを取得する（ステップＳ１０１）。
【００３３】
処理制御部１２は、ユニークデータＤＢ１１にアクセスし、ステップＳ１０１で取得したユニークＩＤ（すなわち、ＩＤ−１〜ＩＤ−ｎ）に対応するユニークデータを検索する（ステップＳ１０２）。
【００３４】
処理制御部１２は、検索したユニークデータ（すなわち、ＵＤ１〜ＵＤｎ）をユニークＤＢ１１から抽出する（ステップＳ１０３）。
【００３５】
処理制御部１２は、抽出したユニークデータＵＤ１〜ＵＤｎ及びこれらに対応するユニークＩＤ−１〜ＩＤｎを結合して、結合データＣＤを生成する（ステップＳ１０４）。
【００３６】
インタフェース部１３は、処理制御部１２の制御に応じて、結合データＣＤを記憶装置２０−１〜２０−ｎに並列に送信する（ステップＳ１０５）。
【００３７】
処理制御部１２は、全ての記憶装置への結合データＣＤの送信が完了した後、インタフェース部１３を介して、記憶装置２０−１〜２０−ｎに並列にユニークデータを書き込むことを示す並列書込信号ＰＷＳを記憶装置２０−１〜２０−ｎに送信する（ステップＳ１０６）。
【００３８】
記憶装置２０−１〜２０−ｎは、データ格納処理を行う（ステップＳ１０７）。
【００３９】
次に、記憶装置２０−１〜２０−ｎの各々が実行するデータ格納処理について、図６のフローチャートを参照して説明する。
【００４０】
記憶装置２０−１〜２０−ｎのインタフェース部２３は、結合データＣＤを受信する（ステップＳ２０１）。バッファ２４は、受信した結合データＣＤを一時的に格納する（ステップＳ２０２）。
【００４１】
記憶装置２０−１〜２０−３のＣＰＵ２６は、バッファ２４に格納されている結合データＣＤから当該記憶装置のユニークＩＤ（すなわち、ユニークＩＤ記憶部２５に記憶されているユニークＩＤ）に対応するユニークデータを検出する（ステップＳ２０３）。
【００４２】
インタフェース部２３は、並列書込信号ＰＷＳを受信する（ステップＳ２０４）。書き込み回路２７は、並列書込信号ＰＷＳに応答して、ステップＳ２０３で検出されたユニークデータをフラッシュメモリ２２のユニークデータ格納部２９に格納する（ステップＳ２０５）。
【００４３】
以上のステップにより、記憶装置２０−１〜２０−ｎへのユニークデータの書き込みが完了する。
【００４４】
このように、本実施例のデータ書き込みシステム１００では、結合データＣＤを記憶装置２０−１〜２０−ｎに並列に送信し、各記憶装置において、当該記憶装置に対応するユニークデータの検出及び格納を行う。
【００４５】
次に、本実施例のデータ書き込みシステム１００とは異なり、書き込み装置１０が結合データＣＤを送信せず、各記憶装置に対応するユニークデータのみを送信して書き込みを行う場合の例を比較例として、図７及び図８を参照して説明する。
【００４６】
図７に示すように、比較例のデータ書き込みシステムでは、書き込み装置１０は、記憶装置２０−１〜２０−ｎに対して、夫々の記憶装置に固有のユニークデータ（ＵＤ−１〜ＵＤ−ｎ）のみを送信する。すなわち、書き込み装置１０は、記憶装置２０−１に対してユニークデータＵＤ１、記憶装置２０−２に対してユニークデータＵＤ２、記憶装置２０−３に対してユニークデータＵＤ３、記憶装置２０−４に対してユニークデータＵＤ４、記憶装置２０−（ｎ−１）に対してユニークデータＵＤ（ｎ−１）、記憶装置２０−ｎに対してユニークデータＵＤｎを、それぞれ送信する。
【００４７】
図８は、比較例のデータ書き込みシステムにおけるデータ書き込み処理の処理動作を示すフローチャートである。
【００４８】
まず、書き込み装置１０のインタフェース部１３は、データバスラインＤＢＬを介して記憶装置２０−１〜２０−ｎからユニークＩＤを受信する。処理制御部１２は、記憶装置２０−１〜２０−ｎのユニークデータＵＤ１〜ＵＤｎを取得する（ステップＳ３０１）。
【００４９】
次に、データ書き込みシステムの外部に設けられている外部電源（図示せず）から記憶装置２０−１〜２０−ｎへの電源供給を停止し、記憶装置２０−１〜２０−ｎの全てをいったん電源ＯＦＦの状態にする（ステップＳ３０２）。
【００５０】
処理制御部１２は、ユニークデータの書き込み先である記憶装置を示す値ｍ（すなわち、記憶装置２０−ｍ）をｍ＝１に設定する（ステップＳ３０３）。
【００５１】
処理制御部１２は、ユニークデータＤＢ１１から、記憶装置２０−ｍのユニークＩＤであるＩＤ−ｍに対応するユニークデータＵＤｍを検索し、抽出する（ステップＳ３０４）。
【００５２】
外部電源から記憶装置２０−ｍへの電源供給を再開し、記憶装置２０−ｍの電源をＯＮにする（ステップＳ３０５）。
【００５３】
インタフェース部１３は、処理制御部１２の制御に応じて、ユニークデータＵＤｍを記憶装置２０−ｍに送信する（ステップＳ３０６）。
【００５４】
記憶装置２０−ｍは、ユニークデータＵＤｍをメモリに格納する（ステップＳ３０７）。
【００５５】
書き込み装置１０の処理制御部１２は、記憶装置２０−ｎまでユニークデータの格納が完了したか否か（すなわち、ｍ＝ｎになったか否か）を判定する（ステップＳ３０８）。
【００５６】
記憶装置２０−ｎまでユニークデータの格納が完了していないと判定すると（ステップＳ３０８：Ｎｏ）、処理制御部１２は、ｍの値を１だけインクリメントして、ステップＳ３０４に戻る（ステップＳ３０９）。ステップＳ３０４〜３０９をｍ＝ｎまで繰り返すことにより、記憶装置２０−１〜２０−ｎへのユニークデータの格納が完了する。
【００５７】
比較例のデータ書き込みシステムでは、以上のようなステップを経て、記憶装置２０−１〜２０−ｎへのユニークデータの書き込みが完了する。
【００５８】
比較例のデータ書き込み処理では、上記のステップＳ３０４〜３０９の処理を繰り返し行う。従って、（１）書き込み対象である記憶装置の電源のＯＮ、（２）ユニークデータの送信、（３）記憶装置へのユニークデータの格納、という一連の処理が記憶装置の数であるｎ回、繰り返し行われる。
【００５９】
これに対し、図５を参照して説明したように、本実施例のデータ書き込み処理では、結合データＣＤを各記憶装置に並列に送信する。結合データＣＤは個々のユニークデータに比べてデータサイズが大きいが、比較例とは異なりデータ送信をシリアルに繰り返し行う必要がないため、トータルでのデータ送信時間は増大しない。また、本実施例では、記憶装置２０−１〜２０−ｎの全てが電源ＯＮである状態で一連の処理を行うため、比較例のように各記憶装置の電源をその都度ＯＮにする必要がない。また、本実施例では、各記憶装置へのユニークデータの格納は並列書込信号ＰＷＳに応じてパラレルに行われるため、比較例のように各記憶装置へのユニークデータの格納をシリアルに繰り返し行う必要がない。
【００６０】
従って、本実施例のデータ書き込みシステムでは、記憶装置の電源のＯＮ及び記憶装置へのユニークデータの格納に要する時間が短縮されるため、短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能となる。
【実施例２】
【００６１】
図９は、本実施例のデータ書き込みシステムにおける書き込み装置１０と、記憶装置２０−１〜２０−ｎのうちの１つ（記憶装置２０と称する）の構成を示すブロック図である。
【００６２】
書き込み装置１０は、ユニークデータＤＢ１１、処理制御部１２及びインタフェース部１３を有する。これらの各部の構成及び動作は、実施例１と同様である。
【００６３】
記憶装置２０は、フラッシュコントローラ２１及びフラッシュメモリ２２を有する。フラッシュコントローラ２１は、インタフェース部２３、バッファ２４、ユニークＩＤ記憶部２５、書き込み回路２７及び読み出し回路２８を含む。また、記憶装置２０は、比較器３０を有する。
【００６４】
比較器３０は、ユニークＩＤ記憶部２５に記憶されているユニークＩＤと書き込み装置１０から送信された結合データＣＤ（すなわち、インタフェース部２３が受信した結合ＩＤ）に含まれるユニークＩＤとを比較する。比較器３０は、ユニークＩＤが一致すると、当該ユニークＩＤに対応するユニークデータを結合データＣＤから抽出し、バッファ２４に格納する。
【００６５】
次に、本実施例のデータ書き込み処理において記憶装置２０が実行するデータ格納処理について、図１０のフローチャートを参照して説明する。なお、本実施例のデータ書き込み処理のうち、データ格納処理に至るまでの処理については、図５に示す実施例１の処理と同様である。
【００６６】
記憶装置２０のインタフェース部２３は、結合データＣＤを受信する（ステップＳ４０１）。
【００６７】
比較器３０は、ユニークＩＤ記憶部２５からユニークＩＤを読み出し、結合データＣＤに含まれるユニークＩＤと比較する（ステップＳ４０２）。
【００６８】
比較器３０は、比較の結果、一致するユニークＩＤがある場合には、当該ユニークＩＤに対応するユニークデータを結合データＣＤから抽出し、バッファ２４に格納する（ステップＳ４０３）。
【００６９】
インタフェース部２３は、並列書込信号ＰＷＳを受信する（ステップＳ４０４）。書き込み回路２７は、バッファ２４に格納されているユニークデータを読み出し、並列書込信号ＰＷＳに応答して、フラッシュメモリ２２のユニークデータ格納部２９に格納する（ステップＳ４０５）。
【００７０】
以上のステップにより、本実施例におけるユニークデータの書き込みが完了する。
【００７１】
このように、本実施例のデータ書き込みシステムでは、実施例１と同様、記憶装置２０−１〜２０−ｎの電源をＯＮにした状態で処理を行い、各記憶装置へのユニークデータの格納をパラレルに行うため、記憶装置の電源のＯＮ及び記憶装置へのユニークデータの格納に要する時間が短縮される。このため、短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能となる。
【００７２】
また、本実施例のデータ書き込みシステムでは、記憶装置２０は、自身のユニークＩＤ（すなわち、ユニークＩＤ記憶部２５に記憶されているユニークＩＤ）と一致するユニークＩＤに対応するユニークデータのみをバッファ２４に格納する。従って、結合データＣＤをバッファ２４に格納する場合と比べて、バッファ２４に格納されるデータのデータ量を低減することができる。従って、バッファサイズを小さく抑えることが可能となる。
【００７３】
なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、記憶装置がデータを記憶するメモリとしてフラッシュメモリを有する場合について説明した。しかし、メモリの種類はフラッシュメモリに限られず、記憶装置は不揮発性のメモリを有していれば良い。
【００７４】
また、上記実施例では、ユニークＩＤの一致を条件として結合データＣＤからのユニークデータの検索を行う場合を例として説明した。しかし、ユニークＩＤに対してＣＲＣ（Cyclic Redundancy Check）等のエラー検知符号やＥＣＣ（Error Correction Code）等のエラー訂正符号を付加し、ユニークＩＤ及び符号の一致を条件としてユニークデータを特定する構成としても良い。かかる構成によれば、入力されたユニークＩＤがノイズなどによりビット化けし、ユニークＩＤのみの検索では選択するデータに誤り（例えば、半導体記憶装置間でのデータの重複）が生じうるような場合でも、高精度にユニークデータの特定を行うことが可能となる。
【符号の説明】
【００７５】
１００  データ書き込みシステム
１０  書き込み装置
１１  ユニークデータＤＢ
１２  処理制御部
１３  インタフェース部
２０  記憶装置
２１  フラッシュコントローラ
２２  フラッシュメモリ
２３  インタフェース部
２４  バッファ
２５  ユニークＩＤ記憶部
２６  ＣＰＵ
２７  書き込み回路
２８  読み出し回路
２９  ユニークデータ格納部
３０  比較器
【図１】
2019101547.tif 000003
【図２】
2019101547.tif 000004
【図３Ａ】
2019101547.tif 000005
【図３Ｂ】
2019101547.tif 000006
【図４】
2019101547.tif 000007
【図５】
2019101547.tif 000008
【図６】
2019101547.tif 000009
【図７】
2019101547.tif 000010
【図８】
2019101547.tif 000011
【図９】
2019101547.tif 000012
【図１０】
2019101547.tif 000013