(57)【要約】【課題】信頼性の良好なマイクロマシンまたは表示素子などを提供する。【解決手段】マイクロマシンまたはマイクロマシンを有するトランジスタとして、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタを使用する。例えば、マイクロマシンを駆動する一または複数のトランジスタのうち、少なくとも１つのトランジスタに酸化物半導体を用いたトランジスタを使用する。【選択図】図１
2019211794.tif 000002
【特許請求の範囲】
【請求項１】
表示素子を有し、
前記表示素子は、第１乃至第５の配線と、第１乃至第４のトランジスタと、第１及び第２の容量と、第１乃至第３の電極と、を有する表示装置であって、
前記第１乃至第４のトランジスタの少なくとも一つは、酸化物半導体を有し、
前記第１のトランジスタのソースまたはドレインの一方は前記第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は第１のノードと電気的に接続され、
前記第１のトランジスタのゲートは前記第２の配線と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は前記第３の配線と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は第２のノードと電気的に接続され、
前記第２のトランジスタのゲートは前記第２の配線と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの一方は前記第１のノードと電気的に接続され、
前記第３のトランジスタのソースまたはドレインの他方は前記第４の配線と電気的に接続され、
前記第３のトランジスタのゲートは前記第２のノードと電気的に接続され、
前記第４のトランジスタのソースまたはドレインの一方は前記第２のノードと電気的に接続され、
前記第４のトランジスタのソースまたはドレインの他方は前記第４の配線と電気的に接続され、
前記第４のトランジスタのゲートは前記第１のノードと電気的に接続され、
前記第１の容量の第１の端子は、前記第１のノードと電気的に接続され、
前記第１の容量の第２の端子は、前記第５の配線と電気的に接続され、
前記第２の容量の第１の端子は、前記第２のノードと電気的に接続され、
前記第２の容量の第２の端子は、前記第５の配線と電気的に接続され、
前記第１の電極は前記第１のノードと電気的に接続され、
前記第２の電極は前記第２のノードと電気的に接続され、
前記第１のトランジスタは、前記第１のノードへの前記第１の配線の電位の供給を制御する機能を有し、
前記第２のトランジスタは、前記第２のノードへの前記第３の配線の電位の供給を制御する機能を有し、
前記第３のトランジスタは、前記第１のノードへの前記第４の配線の電位の供給を制御する機能を有し、
前記第４のトランジスタは、前記第２のノードへの前記第４の配線の電位の供給を制御する機能を有し、
前記第２の配線は、前記第１のトランジスタおよび前記第２のトランジスタの導通状態を制御する機能を有し、
前記第３の電極は、前記第１の電極および前記第２の電極と対向して配置され、
前記第３の電極は、前記第３の電極に入射する光を反射する機能を有し、
前記第３の電極は、前記第１の電極および前記第２の電極に供給された信号に応じて発生する静電気力で可動し、
前記可動によって、前記第３の電極が反射する光の方向が変更される表示装置。
【請求項２】
請求項１において、
前記第１乃至第４のトランジスタの少なくとも一つは、バックゲート電極を有する表示装置。
【請求項３】
請求項１において、
前記第１の電極および前記第２の電極は固定電極である表示装置。
【請求項４】
請求項１において、
前記第３の電極は可動電極である表示装置。
【請求項５】
請求項１において、
レンズ、またはリフレクタと、を有する表示装置。
【請求項６】
請求項１に記載の表示装置と、
マイク、スピーカ、またはセンサと、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。または、本発明の一態様は、半導体装置の作製方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。例えば、本発明の一態様は、物、方法、もしくは製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、もしくは組成物（コンポジション・オブ・マター）に関する。または、本発明の一態様は、マイクロマシン、表示素子、表示装置、または電子機器に関する。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、及び電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器なども半導体装置を有する場合がある。
【背景技術】
【０００４】
マイクロマシンは、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）や、ＭＳＴ（Ｍｉｃｒｏ  Ｓｙｓｔｅｍ  Ｔｅｃｈｎｏｌｏｇｙ）などと呼ばれ、機械的微小構造体と、電気回路とを融合した総合的なシステムを指す。上記微小構造体は一般的な半導体素子と異なり、三次元的な立体構造を有し、一部が可動する場合が多い。そして当該マイクロマシンは、センサ、アクチュエータ、インダクタ、モータ、可変容量等の受動素子、スイッチ、または光学素子など、様々な機能を有することができる。
【０００５】
なお、前述の電気回路は一般的に半導体素子によって構成され、前記微小構造体の動作を制御することや、微小構造体から出力される微小な信号を受信して処理することができる。
【０００６】
また、マイクロマシンは作製方法によって分類することができる。例えば、シリコン基板の結晶異方性を利用して微小構造体を作製するバルクマイクロマシンと、様々な基板上に薄膜を積層して立体的な微小構造体を作製する表面マイクロマシンとがある（特許文献１参照）。特に表面マイクロマシンは、微小構造体および電気回路を同一基板上に形成することができるため、注目されている。
【０００７】
また、アクチュエータとして機能するマイクロマシンは、駆動原理により静電、圧電、電磁、熱などに分類できる。特に、静電アクチュエータとして機能するマイクロマシンは、標準的な半導体プロセスで作製できるため、生産しやすく、信頼性が高い。
【０００８】
また、静電アクチュエータは、平行平板型、カンチレバー型、櫛歯型、回転型などに分類することができる。平行平板型の静電アクチュエータの一例としては、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）を用いた表示装置が知られている。ＤＭＤを用いた表示装置は、偏光板やカラーフィルタを用いたいため、光の利用効率が高い。よって、ＤＭＤを用いた表示装置は、高コントラスト、高画質な画像表示が可能と言われている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−２０８０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
一方で、静電アクチュエータとして機能するマイクロマシンを駆動するためには、２０Ｖ乃至３０Ｖ程度の大きな電圧が必要となる。また、マイクロマシンの駆動には、トランジスタなどの半導体素子を用いる場合が多い。単結晶シリコンなどの無機半導体材料を用いて形成したトランジスタは、微細化し易いものの、絶縁耐圧の向上や、オフ電流の低減が難しい。このため、当該トランジスタを用いて駆動するマイクロマシンの信頼性の向上や、消費電力の低減が難しかった。
【００１１】
本発明の一態様は、信頼性の良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、本発明の一態様は、消費電力が低減された半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。
【００１２】
または、本発明の一態様は、表示品位が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、本発明の一態様は、生産性が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置、新規なマイクロマシン、新規な表示素子、新規な表示装置または新規な電子機器などを提供することを課題の一つとする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】
本発明の一態様は、第１乃至第４の配線と、第１乃至第４のトランジスタと、第１乃至第３の電極と、を有し、前記第１乃至第４のトランジスタの少なくとも一つは、酸化物半導体を有し、前記第１のトランジスタのソースまたはドレインの一方は前記第１の配線と電気的に接続され、前記第１のトランジスタのソースまたはドレインの他方は第１のノードと電気的に接続され、前記第１のトランジスタのゲートは前記第２の配線と電気的に接続され、前記第２のトランジスタのソースまたはドレインの一方は前記第２の配線と電気的に接続され、前記第２のトランジスタのソースまたはドレインの他方は第２のノードと電気的に接続され、前記第２のトランジスタのゲートは前記第２の配線と電気的に接続され、前記第３のトランジスタのソースまたはドレインの一方は前記第１のノードと電気的に接続され、前記第３のトランジスタのソースまたはドレインの他方は第４の配線と電気的に接続され、前記第３のトランジスタのゲートは前記第２のノードと電気的に接続され、前記第４のトランジスタのソースまたはドレインの一方は前記第２のノードと電気的に接続され、前記第４のトランジスタのソースまたはドレインの他方は第４の配線と電気的に接続され、前記第４のトランジスタのゲートは前記第１のノードと電気的に接続され、前記第１の電極は前記第１のノードと電気的に接続され、前記第２の電極は前記第２のノードと電気的に接続され、前記第３の電極は、前記第１の電極および前記第２の電極に供給された信号に応じて傾く機能を有することを特徴とする表示素子である。
【００１５】
前記第１乃至第４のトランジスタの少なくとも一つは、バックゲート電極を有することが好ましい。
【００１６】
前記第１の電極および前記第２の電極は固定電極として機能することができる。また、３の電極は可動電極として機能することができる。
【発明の効果】
【００１７】
本発明の一態様によれば、表示品位が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することができる。または、本発明の一態様によれば、生産性が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することができる。または、本発明の一態様によれば、新規な半導体装置、新規なマイクロマシン、新規な表示素子、新規な表示装置または新規な電子機器などを提供することができる。
【００１８】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１９】
【図１】マイクロマシンの一形態を説明する斜視図。
【図２】マイクロマシンの一形態を説明する上面図および側面図。
【図３】マイクロマシンの一形態を説明する断面図。
【図４】マイクロマシンの一形態を説明する断面図。
【図５】マイクロマシンの一形態を説明する断面図。
【図６】本発明の一態様の回路図およびタイミングチャート。
【図７】マイクロマシンの動作を説明する斜視図。
【図８】本発明の一態様の回路図。
【図９】本発明の一態様の回路図。
【図１０】表示素子の一例を説明する斜視図。
【図１１】表示装置の動作例を説明する図。
【図１２】構造体の一例を説明する図。
【図１３】半導体装置の一例を説明する図。
【図１４】半導体装置の一例を説明する図。
【図１５】半導体装置の一例を説明する図。
【図１６】半導体装置の一例を説明する図。
【図１７】半導体装置の一例を説明する図。
【図１８】半導体装置の一例を説明する図。
【図１９】エネルギーバンド構造を説明する図。
【図２０】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図２１】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図２２】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図２３】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図２４】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図２５】ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。
【図２６】ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。
【図２７】ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
【図２８】電子機器の一例を説明する図。
【図２９】トランジスタのＩｄ−Ｖｇ特性およびトレイン耐圧特性を示す図。
【図３０】トランジスタのＩｄ−Ｖｇ特性およびトレイン耐圧特性を示す図。
【図３１】トランジスタのゲート耐圧特性を示す図。
【発明を実施するための形態】
【００２０】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２１】
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
【００２２】
また、上面図（「平面図」ともいう）や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
【００２３】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２４】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【００２５】
また、ソース及びドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソース及びドレインの用語は、入れ替えて用いることができるものとする。
【００２６】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【００２７】
また、本明細書などにおいて、「平行」とは、例えば、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」及び「直交」とは、例えば、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００２８】
なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
【００２９】
また、本明細書において、レジストマスクを形成した後にエッチング処理を行う場合は、特段の説明がない限り、レジストマスクは、エッチング処理終了後に除去するものとする。
【００３０】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ電位）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００３１】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３２】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
【００３３】
なお、「チャネル長」とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３４】
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう。）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう。）をいう。
【００３５】
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
【００３６】
また、トランジスタのオフ電流は、ゲートとソース間の電圧（以下、「Ｖｇｓ」ともいう。）に依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。また、トランジスタのオフ電流とは、所定のＶｇｓ、所定の電圧範囲内のＶｇｓ等における電流値を指す場合がある。
【００３７】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるソースとドレイン間に流れる電流（以下、「Ｉｄｓ」ともいう。）が１×１０−９Ａであり、Ｖｇｓが０．１ＶにおけるＩｄｓが１×１０−１３Ａであり、Ｖｇｓが−０．５ＶにおけるＩｄｓが１×１０−１９Ａであり、Ｖｇｓが−０．８ＶにおけるＩｄｓが１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのＩｄｓは、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【００３８】
また、トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００３９】
トランジスタのオフ電流は、ドレインとソースの間の電圧（以下、「Ｖｄｓ」ともいう。）に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００４０】
また、「チャネル幅」とは、例えば、半導体とゲート電極とが重なる領域（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４１】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００４２】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４３】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００４４】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００４５】
（実施の形態１）
マイクロマシン１００の一例について、図１乃至図１０を用いて説明する。なお、本明細書等では、マイクロマシン１００として、平行平板型の静電アクチュエータの一例を示す。
【００４６】
＜マイクロマシン１００の構成＞
図１（Ａ）および図１（Ｂ）は、マイクロマシン１００の一例を説明するための斜視図である。なお、図１（Ａ）にＸ軸方向、Ｙ軸方向、およびＺ軸方向を示す矢印を付している。Ｘ軸方向、Ｙ軸方向、およびＺ軸方向は、それぞれが互いに直交する方向である。図２（Ａ）は、マイクロマシン１００の上面図である。図２（Ｂ）は、マイクロマシン１００をＸ軸方向から見た側面図である。図２（Ｃ）は、マイクロマシン１００をＹ軸方向から見た側面図である。
【００４７】
本実施の形態に例示するマイクロマシン１００は、電極１２１、電極１２２、電極１２３、支柱１２５、およびストッパ１２４を有する構造体１８０、ならびに回路１５１が設けられた基板１０１を有する。また、電極１２２、電極１２３、支柱１２５、およびストッパ１２４は基板１０１上に設けられている。電極１２１は、Ｙ軸方向の中央付近に、Ｘ軸方向に沿って互いに反対方向に伸びる支持部１２６を有する。また、電極１２１は、光を反射する機能を有し、反射電極として機能することができる。本実施の形態に例示するマイクロマシン１００は、基板１０１上に２つの支柱１２５を有する。２つの支柱１２５は、それぞれが異なる支持部１２６と接続する。また、支柱１２５は電極１２１に電位を供給することができる機能を有する。
【００４８】
図３（Ａ）に、マイクロマシン１００の積層構造例を示す。図３（Ａ）は、図２（Ａ）にＹ１−Ｙ２の一点破線で示した部位の断面図である。図３（Ａ）において、マイクロマシン１００は、基板１０１上に絶縁層１０２を介してトランジスタ１６１およびトランジスタ１６２を有する。なお、トランジスタ１６１およびトランジスタ１６２は、ゲート電極として機能できる電極１０３と、ゲート絶縁層として機能できる絶縁層１０５と、チャネルが形成される半導体層１０６と、ソース電極またはドレイン電極の一方として機能できる電極１０７ａと、ソース電極またはドレイン電極の他方として機能できる電極１０７ｂと、を有する。また、図示していない他のトランジスタも、トランジスタ１６１およびトランジスタ１６２と同様の構成を有する。
【００４９】
また、図３において、基板１０１上に絶縁層１０２を有し、絶縁層１０２上に電極１０３および電極１０４を有する。また、電極１０３および電極１０４上に絶縁層１０５を有する。また、絶縁層１０５上に、電極１０３と重畳して半導体層１０６を有する。また、半導体層１０６の一部に接して、絶縁層１０５上に電極１０７ａおよび電極１０７ｂを有する。また、電極１０７ａ、電極１０７ｂ、および半導体層１０６上に絶縁層１０８を有する。また、絶縁層１０８上に絶縁層１０９を有する。また、絶縁層１０９の上に、絶縁層１１０を有する。また、絶縁層１１０の上に電極１１３を有する。
【００５０】
また、電極１０７ａまたは電極１０７ｂと重畳して、絶縁層１１０、絶縁層１０９、および絶縁層１０８の一部を除去して設けられた開口１１１を有する。電極１１３は、開口１１１に設けられた電極１１２を介して、トランジスタ１６２の電極１０７ｂと電気的に接続される。
【００５１】
また、絶縁層１１０および電極１１３上に絶縁層１１４を有する。絶縁層１１４上に電極１２２および電極１２３を有する。また、電極１１３と重畳して、絶縁層１１４の一部を除去して設けられた開口１１５を有する。電極１２２は、開口１１５に設けられた電極１１６を介して、電極１１３と電気的に接続される。よって、電極１２２は、トランジスタ１６２の電極１０７ｂと電気的に接続される。同様にして、電極１２３は、トランジスタ１６１の電極１０７ｂと電気的に接続される。
【００５２】
また、電極１２２および電極１２３上に、空間を介して電極１２１を有する。
【００５３】
〔基板１０１〕
基板１０１としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板（例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など）、半導体基板（例えば、単結晶半導体基板、他結晶半導体基板、または化合物半導体基板など）ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
【００５４】
または、基板１０１として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【００５５】
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタやマイクロマシンを形成してもよい。または、基板とトランジスタなどの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【００５６】
つまり、ある基板を用いてトランジスタやマイクロマシンの少なくとも一つを形成し、その後、別の基板にトランジスタやマイクロマシンの少なくとも一つを転置し、別の基板上にトランジスタやマイクロマシンの少なくとも一つを配置してもよい。トランジスタやマイクロマシンの少なくとも一つが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
【００５７】
〔絶縁層１０２〕
絶縁層１０２は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、ハフニウムシリケート、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネートから選ばれた材料を、単層でまたは積層して形成することができる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。絶縁層１０２は、スパッタリング法やＣＶＤ法、熱酸化法、塗布法、印刷法等を用いて形成することが可能である。
【００５８】
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【００５９】
絶縁層１０２を複数層の積層とする場合は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層としてもよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。
【００６０】
また、絶縁層１０２は、水素、水、アルカリ金属、アルカリ土類金属等の不純物や酸素が透過しにくい絶縁性材料を用いて形成することが好ましい。このような絶縁性材料としては、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの絶縁性酸化物材料を挙げることができる。このような材料で絶縁層１０２を形成することで、基板１０１側からトランジスタへの不純物元素の拡散を防止、または低減することができる。絶縁層１０２は、下地層として機能することができる。
【００６１】
また、絶縁層１０２に、後述する化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を用いてもよい。また、絶縁層１０２として酸化シリコン層、酸化窒化シリコン層、または窒化酸化シリコン層を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【００６２】
また、絶縁層１０２表面に化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理（以下、「ＣＭＰ処理」ともいう。）を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
【００６３】
〔電極１０３、電極１０４〕
電極１０３および電極１０４（これと同じ層で形成される他の電極または配線を含む）を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン、マグネシウム、ジルコニウム、ベリリウム等から選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体や、ニッケルシリサイドなどのシリサイドを用いてもよい。導電層の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
【００６４】
また、ゲート電極２０６は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【００６５】
また、電極１０３および電極１０４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、前述した金属元素を含む層の積層構造とすることもできる。
【００６６】
電極１０３および電極１０４は、例えば、次のようにして形成できる。まず、絶縁層１０２上にスパッタリング法、ＣＶＤ法、蒸着法等により、後に電極１０３および電極１０４となる導電層を形成し、該導電層上にレジストマスクを形成する。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。次に、レジストマスクを用いて電極１０３および電極１０４となる導電層の一部をエッチングし、その後レジストマスクを除去して電極１０３および電極１０４を形成する。この時、他の配線および電極も同時に形成することができる。
【００６７】
導電層のエッチングは、ドライエッチング法でもウエットエッチング法でもよく、両方を用いてもよい。なお、ドライエッチング法によりエッチングを行った場合、レジストマスクを除去する前にアッシング処理を行うと、剥離液を用いたレジストマスクの除去を容易とすることができる。導電層のエッチング終了後、レジストマスクを除去する。
【００６８】
なお、電極１０３および電極１０４は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
【００６９】
なお、一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法などに分類できる。
【００７０】
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＩＡＤ蒸着（ＩＡＤ：Ｉｏｎ  ｂｅａｍ  Ａｓｓｉｓｔｅｄ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
【００７１】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
【００７２】
〔絶縁層１０５〕
絶縁層１０５は、絶縁層１０２と同様の材料および方法で形成することができる。絶縁層１０５は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜としてもよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。また、酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いることが好ましい。水素、アンモニアの放出量は、ＴＤＳ分析にて測定すればよい。
【００７３】
また、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の厚さが薄いほど（対向する二つの電極間距離が短いほど）、また、誘電体の誘電率が大きいほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くすると、トンネル効果などに起因して、二つの電極間に生じる漏れ電流（以下、「リーク電流」ともいう）が増加しやすくなり、また、容量素子の絶縁耐圧が低下しやすくなる。
【００７４】
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、前述した容量素子として機能する（以下、「ゲート容量」ともいう）。なお、半導体層の、ゲート絶縁層を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極とチャネル形成領域が容量素子の二つの電極として機能し、ゲート絶縁層が容量素子の誘電体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を大きくするためにゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題が生じやすい。
【００７５】
そこで、絶縁層１０５として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、酸化ハフニウム、または酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いると、絶縁層１０５を厚くしても、絶縁層１０５と半導体層１０６間の容量値を十分確保することが可能となる。
【００７６】
例えば、絶縁層１０５として誘電率が大きいｈｉｇｈ−ｋ材料を用いると、絶縁層１０５を厚くしても、絶縁層１０５に酸化シリコンを用いた場合と同等の容量値を実現できるため、電極１０３と半導体層１０６間に生じるリーク電流を低減できる。また、電極１０３または電極１０３と同じ層を用いて形成された配線と、該配線と重畳する他の配線との間に生じるリーク電流を低減できる。なお、絶縁層１０５をｈｉｇｈ−ｋ材料と、他の絶縁材料との積層構造としてもよい。
【００７７】
また、半導体層１０６に酸化物半導体を用いる場合、酸化物半導体中の水素濃度の増加を防ぐために、絶縁層１０５の水素濃度を低減することが好ましい。具体的には、絶縁層１０５の水素濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた分析（以下、「ＳＩＭＳ分析」ともいう。）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体中の窒素濃度の増加を防ぐために、少なくとも半導体層１０６に接するまたは隣接する領域の絶縁層１０５の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、ＳＩＭＳ分析において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００７８】
なお、ＳＩＭＳ分析によって測定された濃度は、プラスマイナス４０％の変動を含む場合がある。
【００７９】
また、半導体層１０６として酸化物半導体を用いる場合、絶縁層１０５に酸素を含む絶縁層、または化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を用いて形成することが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、当該絶縁層の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層である。
【００８０】
また、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層（以下、「過剰酸素を有する絶縁層」ともいう。）は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。また、絶縁層または半導体層に酸素ドープ処理を行う場合、絶縁層または半導体層を加熱しながら酸素ドープ処理を行うと、酸素ドープ処理時のダメージが軽減されるため好ましい。
【００８１】
また、絶縁層１０５に限らず、半導体層１０６に酸化物半導体を用いる場合は、半導体層１０６に接する絶縁層に酸素を有する絶縁層を用いることが好ましい。特に、過剰酸素を含む絶縁層を用いることが好ましい。
【００８２】
〔半導体層１０６〕
半導体層１０６は、非晶質半導体、微結晶半導体、多結晶半導体等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体等を用いることができる。
【００８３】
また、半導体層１０６として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
【００８４】
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ（以下、「ＯＳトランジスタ」ともいう。）は、トランジスタがオフ状態のときのリーク電流（「オフ電流」ともいう。）を極めて小さくすることができる。具体的には、チャネル幅１μｍ当たりのオフ電流を室温下において１×１０−２０Ａ未満、好ましくは１×１０−２２Ａ未満、さらに好ましくは１×１０−２４Ａ未満とすることができる。よって、消費電力の少ないトランジスタを提供できる。また、消費電力の少ない半導体装置などを提供できる。
【００８５】
また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。
【００８６】
また、半導体層１０６に酸化物半導体を用いる場合、半導体層１０６中の水分又は水素などの不純物を低減（脱水化または脱水素化）して、半導体層１０６として用いる酸化物半導体を高純度化するために、半導体層１０６に対して加熱処理を行うことが好ましい。例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で半導体層１０６に加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
【００８７】
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は３分乃至２４時間とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
【００８８】
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
【００８９】
加熱処理を行うことによって、半導体層１０６として用いる酸化物半導体から水素（水、水酸基を含む化合物）などの不純物を放出させることができる。これにより、酸化物半導体中の不純物を低減し、半導体層１０６として用いる酸化物半導体を高純度化することができる。また、特に、半導体層１０６から不安定なキャリア源である水素を脱離させることができるため、トランジスタのしきい値電圧がマイナス方向へ変動することを抑制させることができる。さらに、トランジスタの信頼性を向上させることができる。
【００９０】
また、酸化性ガスを含む雰囲気で加熱処理を行うことにより、不純物の放出と同時に半導体層１０６として用いる酸化物半導体の酸素欠損を低減することができる。また、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。また、不活性ガス雰囲気で加熱処理した後に、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気に切り替えて、連続して加熱処理を行ってもよい。
【００９１】
また、スパッタリング装置を用いて酸化物半導体層を形成する場合、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。また、スパッタリング装置におけるチャンバーは、酸化物半導体層にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
【００９２】
また、加熱処理は、半導体層１０６を形成するための酸化物半導体を成膜した後であれば、いつ行ってもよい。また、加熱処理を複数回行ってもよい。例えば、酸化物半導体層を島状の半導体層１０６に加工する前の工程と加工した後の工程のうち、少なくとも一方の工程で加熱処理を行ってもよい。
加熱処理を行うことで、絶縁層１０５に含まれる酸素を酸化物半導体（半導体層１０６）に拡散させ、半導体層１０６の酸素欠損を低減することができる。また、酸化物半導体層を島状の半導体層１０６に加工する前の工程と加工した後の工程のうち、少なくとも一方の工程で酸素ドープ処理を行ってもよい。なお、酸素ドープ処理は加熱処理の前に行ってもよいし、後に行なってもよいし、その両方で行なってもよい。
【００９３】
〔電極１０７ａ、電極１０７ｂ〕
電極１０７ａ、および電極１０７ｂ（これらと同じ層で形成される他の電極または配線を含む）は、電極１０３および電極１０４と同様の材料および方法で作製することができる。すなわち、電極１０７ａおよび電極１０７ｂを形成するための導電層を選択的にエッチングすることで、電極１０７ａおよび電極１０７ｂを形成することができる。この時、露出した半導体層１０６の一部がエッチングされる場合がある。
【００９４】
電極１０７ａおよび電極１０７ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層とチタン層を積層する二層構造、窒化チタン層とチタン層を積層する二層構造、窒化チタン層とタングステン層を積層する二層構造、窒化タンタル層とタングステン層を積層する二層構造、タングステン層と銅層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の元素を含む合金を用いてもよい。
【００９５】
なお、半導体層１０６に酸化物半導体を用いる場合、電極１０７ａおよび電極１０７ｂの、少なくとも半導体層１０６と接する部分に、半導体層１０６の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層１０６中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域およびドレイン領域として作用させることができる。半導体層１０６に酸化物半導体を用いる場合、半導体層１０６から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
【００９６】
また、半導体層１０６にソース領域およびドレイン領域が形成されることにより、電極１０７ａおよび電極１０７ｂと半導体層１０６の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
【００９７】
〔絶縁層１０８〕
絶縁層１０８は、絶縁層１０２と同様の材料および方法で形成することができる。絶縁層１０８は、単層構造でもよいし、積層構造でもよい。なお、半導体層１０６に酸化物半導体を用いる場合は、少なくとも絶縁層１０８の半導体層１０６と接する領域に、酸化物材料または過剰酸素を含む絶縁材料を用いることが好ましい。特に、絶縁層１０８に過剰酸素を含む酸化物材料を用いることが好ましい。
【００９８】
図３では、絶縁層１０８を、半導体層１０６に近い側から絶縁層１０８ａと絶縁層１０８ｂの積層とする例を示している。絶縁層１０８ａは、絶縁層１０８ｂよりも酸素を多く含むことが好ましい。半導体層１０６に酸化物半導体を用いる場合、半導体層１０６に近い側に絶縁層１０８ａとして過剰酸素を有する絶縁層を設けることが好ましい。なお、絶縁層１０８ａと絶縁層１０８ｂの両方に過剰酸素を有する絶縁層を用いてもよい。
【００９９】
〔絶縁層１０９〕
絶縁層１０９は、絶縁層１０２と同様の材料および方法で形成することができる。また、絶縁層１０９は、絶縁層１１０側からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層１０９を省略することもできる。
【０１００】
なお、半導体層１０６に酸化物半導体を用いる場合、絶縁層１０９の形成前または形成後、もしくは絶縁層１０９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層１０８に含まれる酸素を半導体層１０６中に拡散させ、半導体層１０６中の酸素欠損を補填することができる。または、絶縁層１０９を加熱しながら成膜することで、半導体層１０６中の酸素欠損を補填することができる。
【０１０１】
〔絶縁層１１０〕
絶縁層１１０は、絶縁層１０２と同様の材料および方法で形成することができる。また、絶縁層１１０としては、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ２Ｈ５）４を原料とした酸化シリコンであるＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＭＳＱ（Ｍｅｔｈｙｌ  Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＯＳＧ（Ｏｒｇａｎｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、有機ポリマー系の材料などを用いることができる。
【０１０２】
また、絶縁層１１０として平坦な表面を有する絶縁層を用いることが好ましい。絶縁層１１０として平坦な表面を有する絶縁層を用いることで、この後形成される絶縁層や導電層の被覆性を高めることができる。
【０１０３】
また、絶縁層１１０表面に化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理（以下、「ＣＭＰ処理」ともいう。）を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
【０１０４】
また、絶縁層１１０上にレジストマスクなどを形成し、絶縁層１１０、絶縁層１０９、および絶縁層１０８それぞれの一部を選択的にエッチングして、開口１１１を設けることができる。
【０１０５】
〔電極１１２〕
電極１１２は、開口１１１内に導電性材料を埋め込むことで形成できる。導電性材料としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いることができる。また、図示しないが、当該材料の側面および底面を、チタン層、窒化チタン層又はこれらの積層等からなるバリア層（拡散防止層）で覆うことができる。この場合、バリア膜も含めて電極１１２という。なお、電極１１２を「コンタクトプラグ」という場合がある。
【０１０６】
〔電極１１３〕
電極１１３（これらと同じ層で形成される他の電極または配線を含む）は、電極１０７ａ、および電極１０７ｂと同様の材料および方法で作製することができる。
【０１０７】
〔絶縁層１１４〕
絶縁層１１４は、絶縁層１１０と同様の材料および方法で作製することができる。また、絶縁層１１４表面にＣＭＰ処理を行ってもよい。また、絶縁層１１４上にレジストマスクなどを形成し、絶縁層１１４の一部を選択的にエッチングして、開口１１５を設けることができる。
【０１０８】
〔電極１１６〕
電極１１６は、電極１１２と同様の材料および方法で作製することができる。なお、電極１１６を「コンタクトプラグ」という場合がある。
【０１０９】
〔電極１２１、電極１２２、電極１２３、支柱１２５〕
構造体１８０が有する電極１２１、電極１２２、電極１２３、および支柱１２５は、電極１０７ａ、電極１０７ｂと同様の材料を用いて作製することができる。また、構造体１８０は、犠牲層を用いた方法などで作製することができる。
【０１１０】
犠牲層としては、ポリイミド、アクリル等の有機樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁膜等で形成することができる。例えば、電極１２２および電極１２３上に電極１２１を形成した後で犠牲層を除去することで、構造体１８０を作製することができる。また、電極１２１の表面に、アルミナ、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＤＬＣ（Ｄｉａｍｏｎｄ−Ｌｉｋｅ  Ｃａｒｂｏｎ）等の絶縁層を形成すると、構造体１８０の経年劣化を低減することができるため好ましい。
【０１１１】
＜変形例１＞
図３（Ｂ）に、図３（Ａ）を用いて説明したマイクロマシン１００の変形例を示す。マイクロマシン１００は、トランジスタの上方にさらにトランジスタを設けてもよい。図３（Ｂ）では、絶縁層１１０の上に、トランジスタ１６１およびトランジスタ１６２と同様の材料および方法で形成したトランジスタ１６４を設ける例を示している。
【０１１２】
図３（Ｂ）において、トランジスタ１６４のソースまたはドレインの一方は、絶縁層１１０中に設けられた電極１１２の一つを介して、トランジスタ１６２のソースまたはドレインの一方と電気的に接続している。また、トランジスタ１６４の上方に絶縁層１３１が設けられ、絶縁層１３１上に電極１３３が設けられている。また、電極１１３上に設けられた絶縁層１０８および絶縁層１０９、ならびに絶縁層１３１に開口１３５が設けられ、開口１３５に電極１３６が設けられている。電極１３３は、電極１３６を介して電極１１３と電気的に接続されている。
【０１１３】
絶縁層１３１は、絶縁層１１０と同様の材料および方法で作製することができる。また、電極１３３は、電極１１３と同様の材料および方法で作製することができる。また、電極１３６は、電極１１２と同様の材料および方法で作製することができる。開口１３５は、開口１１１と同様に作製することができる。
【０１１４】
また、トランジスタ１６４の上層に、さらにトランジスタを設けてもよい。トランジスタを積層することで、回路１５１の占有面積を低減することができるため、より微細なマイクロマシンを作製することができる。また、当該マイクロマシンを用いることで、より解像度の高い表示素子を実現できる。
【０１１５】
＜変形例２＞
図４に、図３（Ａ）および図３（Ｂ）と異なるマイクロマシン１００の変形例を示す。例えば、基板１０１として半導体基板を用いる場合、基板１０１上に、基板１０１の一部にチャネルが形成されるトランジスタ２６１およびトランジスタ２６２などを設け、その上方にトランジスタ１６１乃至トランジスタ１６４などを設けてもよい。
【０１１６】
例えば、基板１０１としてｎ型半導体基板を用いる場合、基板１０１にｐチャネル型のトランジスタ２６１を設けてもよい。また、基板１０１の一部にｐ型の不純物を導入してｐ型の半導体として機能するウェル２７１を設け、ウェル２７１上にｎチャネル型のトランジスタ２６２を設けてもよい。
【０１１７】
また、基板１０１上に形成したトランジスタ２６１およびトランジスタ２６２（同様にして形成された他のトランジスタを含む）は、それらだけで回路を形成してもよいし、上層に形成されるトランジスタ１６１乃至トランジスタ１６４（同様にして形成された他のトランジスタを含む）の少なくとも１つと接続して回路を形成してもよい。
【０１１８】
図４では、トランジスタ２６１およびトランジスタ２６２上に絶縁層２８１、絶縁層２８２、および絶縁層２８３を設け、絶縁層２８３の上に絶縁層１０２を設けている。絶縁層２８１乃至絶縁層２８３は、絶縁層１０２または絶縁層１１０と同様の材料および方法で作製することができる。
【０１１９】
トランジスタ１６１乃至トランジスタ１６４、トランジスタ２６１、およびトランジスタ２６２などを積層して設けることで、作製された回路の占有面積を低減できる。
【０１２０】
＜変形例３＞
また、図５に示すように、基板１０１上にｐチャネル型のトランジスタとｎチャネル型のトランジスタのうち、どちらか一方のトランジスタのみを設け、他方のチャネル型のトランジスタとして上層に設けられるトランジスタを用いてもよい。
【０１２１】
例えば、基板１０１上にｐチャネル型のトランジスタ２６１を設け、ｎチャネル型のトランジスタは、上層に形成されるトランジスタを用いてもよい。
【０１２２】
基板１０１上にｐチャネル型のトランジスタとｎチャネル型のトランジスタのうち、どちらか一方のトランジスタのみを設けることで、半導体装置の作製工程を減らすことができる。よって、半導体装置の生産性を向上することができる。また、半導体装置の製造コストを低減することができる。
【０１２３】
＜回路１５１の構成およびマイクロマシン１００の動作＞
図６（Ａ）に、回路１５１を説明するための回路図を示す。図６（Ｂ）に、回路１５１の動作を説明するためのタイミングチャートを示す。
【０１２４】
まず、本実施の形態に例示する回路１５１の回路構成について、図６（Ａ）を用いて説明する。本実施の形態に例示する回路１５１は、トランジスタ１６１乃至トランジスタ１６４を有する。トランジスタ１６１乃至トランジスタ１６４は、ｎチャネル型のトランジスタである。
【０１２５】
トランジスタ１６１のソースまたはドレインの一方は配線１５２と電気的に接続され、他方はノード１５８と電気的に接続されている。また、トランジスタ１６１のゲートは配線１５４と電気的に接続されている。トランジスタ１６２のソースまたはドレインの一方は配線１５３と電気的に接続され、他方はノード１５９と電気的に接続されている。また、トランジスタ１６２のゲートは配線１５４と電気的に接続されている。また、トランジスタ１６３のソースまたはドレインの一方はノード１５８と電気的に接続され、他方は配線１５５と電気的に接続されている。また、トランジスタ１６３のゲートは、ノード１５９と電気的に接続されている。また、トランジスタ１６４のソースまたはドレインの一方はノード１５９と電気的に接続され、他方は配線１５５と電気的に接続されている。また、トランジスタ１６４のゲートは、ノード１５８と電気的に接続されている。
【０１２６】
また、電極１２２はノード１５９と電気的に接続され、電極１２３はノード１５８と電気的に接続されている。
【０１２７】
〔マイクロマシン１００の動作〕
次に、本実施の形態に例示する回路１５１の動作例について、図６（Ｂ）を用いて説明する。配線１５２、配線１５３、配線１５４には、Ｈ電位またはＬ電位が供給される。また、配線１５５および電極１２１にはＬ電位が供給される。また、配線１５２と配線１５３には互いに異なる電位が供給される。
【０１２８】
時刻Ｔ１において、配線１５２にＨ電位が供給され、配線１５３にＬ電位が供給され、配線１５４にトランジスタ１６１およびトランジスタ１６２をオン状態とする電位が供給される。ここで、トランジスタ１６１およびトランジスタ１６２をオン状態とする電位とは、配線１５２の電位にトランジスタ１６１のしきい値電圧を加えた電位以上の電位と、配線１５３の電位にトランジスタ１６２のしきい値電圧を加えた電位以上の電位のうち、高い方の電位である。
【０１２９】
トランジスタ１６１およびトランジスタ１６２がオン状態になると、ノード１５８にＨ電位が供給され、ノード１５９にＬ電位が供給される。すると、トランジスタ１６４はオン状態となり、トランジスタ１６３はオフ状態となる。また、ノード１５８を介して電極１２３にＨ電位が供給され、ノード１５９を介して電極１２２にＬ電位が供給される。
【０１３０】
電極１２３にＨ電位が供給され、電極１２２にＬ電位が供給されると、電極１２１は静電気力（クーロン力）によって電極１２３に引き付けられ、電極１２３側に傾く。電極１２１が電極１２３側に傾いた状態のマイクロマシン１００の斜視図を図７（Ａ−１）に示す。また、マイクロマシン１００をＸ軸方向から見た側面図を図７（Ａ−２）に示す。
【０１３１】
電極１２３に引き付けられた電極１２１は、ストッパ１２４に接触するまで傾く。ストッパ１２４を設けることで、電極１２３と電極１２１が接触して離れなくなる現象（プルイン現象）を防ぐことができる。
【０１３２】
時刻Ｔ２において、配線１５２にＬ電位が供給され、配線１５３にＨ電位が供給されると、電極１２３にＬ電位が供給され、電極１２２にＨ電位が供給される。すると、電極１２１は静電気力（クーロン力）によって電極１２２に引き付けられ、電極１２２側に傾く。電極１２１が電極１２２側に傾いた状態のマイクロマシン１００の斜視図を図７（Ｂ−１）に示す。また、マイクロマシン１００をＸ軸方向から見た側面図を図７（Ｂ−２）に示す。
【０１３３】
電極１２２に引き付けられた電極１２１は、ストッパ１２４に接触するまで傾く。ストッパ１２４を設けることで、電極１２２と電極１２１が接触して離れなくなる現象を防ぐことができる。
【０１３４】
時刻Ｔ３において、配線１５２にＨ電位が供給され、配線１５３にＬ電位が供給されると、電極１２１は電極１２３側に傾く。
【０１３５】
時刻Ｔ４において、配線１５４にトランジスタ１６１およびトランジスタ１６２をオフ状態とする電位（例えば、Ｌ電位。）が供給されると、トランジスタ１６１およびトランジスタ１６２がオフ状態となる。トランジスタ１６１およびトランジスタ１６２がオフ状態となると、配線１５２からノード１５８への電位の供給、および配線１５３からノード１５９への電位の供給が停止する。よって、配線１５４にトランジスタ１６１およびトランジスタ１６２をオフ状態とする電位が供給されている期間（図６（Ｂ）中、時刻Ｔ４から時刻Ｔ１０までの期間。）は、その直前の電極１２２および電極１２３の電位が保持される。
【０１３６】
時刻Ｔ１０において、配線１５４にトランジスタ１６１およびトランジスタ１６２をオン状態とする電位が供給されると、配線１５２および配線１５３から供給される信号（電位）に応じて、電極１２１の向きを変えることができる（時刻Ｔ１０乃至時刻Ｔ１２参照。）。
【０１３７】
マイクロマシン１００は、静電気力を利用して電極１２１を動作させるため、Ｈ電位とＬ電位の電位差を、おおよそ２０Ｖ以上とする必要がある。このため、トランジスタ１６１乃至トランジスタ１６４に、ソースとドレイン間の絶縁耐圧が高いトランジスタを用いることが好ましい。
【０１３８】
酸化物半導体はエネルギーギャップが３．０ｅＶ以上と大きく、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ（以下、「ＯＳトランジスタ」ともいう。）は、ソースとドレイン間の絶縁耐圧が高い。よって、トランジスタ１６１乃至トランジスタ１６４に、ＯＳトランジスタを用いることが好ましい。トランジスタ１６１乃至トランジスタ１６４に、ＯＳトランジスタを用いることで、壊れにくく、信頼性の高いマイクロマシン１００を提供することができる。
【０１３９】
また、ＯＳトランジスタはオフ電流が著しく低い。よって、トランジスタ１６１乃至トランジスタ１６４の少なくとも１つにＯＳトランジスタを用いることで、消費電力の少ないマイクロマシン１００を提供することができる。
【０１４０】
また、ＯＳトランジスタはオフ電流が著しく低いため、トランジスタ１６１乃至トランジスタ１６４にＯＳトランジスタを用いると、トランジスタ１６１およびトランジスタ１６２がオフ状態の時に、ノード１５８またはノード１５９が有するＨ電位を長期間保持することができる。
【０１４１】
また、図８（Ａ）に示すように、回路１５１に抵抗素子１７１および抵抗素子１７２を設けてもよい。具体的には、抵抗素子１７１の一方の端子をノード１５８と電気的に接続し、他方の端子を配線１５６と電気的に接続する。また、抵抗素子１７２の一方の端子をノード１５９と電気的に接続し、他方の端子を配線１５６と電気的に接続する。配線１５６には、Ｈ電位が供給される。このような回路構成にすることで、ノード１５８またはノード１５９をＨ電位とする場合に、より早くＨ電位とすることができる。よって、電極１２１の動作速度を高めることができる。
【０１４２】
また、図８（Ｂ）に示すように、回路１５１に容量素子１７３および容量素子１７４を設けてもよい。具体的には、容量素子１７３の一方の端子をノード１５８と電気的に接続し、他方の端子を配線１５６と電気的に接続する。また、容量素子１７４の一方の端子をノード１５９と電気的に接続し、他方の端子を配線１５６と電気的に接続する。配線１５６には、Ｈ電位、Ｌ電位、または任意の固定電位が供給される。このような回路構成にすることで、トランジスタ１６１およびトランジスタ１６２がオフ状態の時に、ノード１５８またはノード１５９が有するＨ電位を保持する期間をより長くすることができる。すなわち、ノード１５８またはノード１５９の電位を、より正確に保持することができる。
【０１４３】
また、トランジスタ１６１乃至トランジスタ１６４にＯＳトランジスタを用いることが好ましい。ＯＳトランジスタはオフ電流が著しく低いため、トランジスタ１６１乃至トランジスタ１６４にＯＳトランジスタを用いることで、容量素子１７４を小さくすることができる。または、容量素子１７４を設けずに、トランジスタなどの寄生容量を容量素子１７４に代えて用いることができる。よって、回路１５１マイクロマシンの占有面積を小さくすることができる。よって、マイクロマシン１００の占有面積を小さくすることができ、マイクロマシン１００を用いた表示素子の高精細化が容易となり、当該表示素子を用いた表示装置の表示品位を良好なものとすることができる。
【０１４４】
また、図９に示すように、トランジスタ１６１乃至トランジスタ１６４にバックゲート電極を設けてもよい。なお、バックゲート電極については、追って説明する。
【０１４５】
＜表示素子の一例＞
複数のマイクロマシン１００をマトリクス状に配置して、文字や映像を表示する表示素子として機能させることができる。図１０（Ａ）は、表示素子２００の斜視図である。図１０（Ａ）に例示する表示素子２００は、３×３のマトリクス状に配置された９個のマイクロマシン１００を有する。また、図１０（Ｂ）は、表示素子２００の動作の一例を示す斜視図である。
【０１４６】
例えば、マイクロマシン１００を１９２０×１０８０のマトリクス状に配置すると、フルハイビジョン映像を表示可能な表示素子２００を実現することができる。また、マイクロマシン１００を４０９６×２１６０のマトリクス状に配置すると、４Ｋ映像を表示可能な表示素子２００を実現することができる。また、マイクロマシン１００を８１９２×４３２０のマトリクス状に配置すると、４Ｋ映像を表示可能な表示素子２００を実現することができる。
【０１４７】
＜表示装置の一例＞
図１１（Ａ）および図１１（Ｂ）を用いて、表示素子２００を用いた表示装置３００の構成例とその動作について説明する。表示装置３００は、光源３０１、表示素子２００、およびレンズ３０２を有する。なお、図１１（Ａ）および図１１（Ｂ）では、表示素子２００として、表示素子２００に含まれるマイクロマシン１００のうちの一つを例示している。
【０１４８】
電極１２１が電極１２３側に傾いている場合、光源３０１から発せられた光３１１は、電極１２１で反射されて、レンズ３０２に入射し、その後、スクリーン３０３に投影される。この時のマイクロマシン１００の状態をオン状態という。
【０１４９】
また、電極１２１が電極１２２側に傾いている場合、光源３０１から発せられた光３１１は、電極１２１で反射されるが、レンズ３０２には入射しない。よって、スクリーン３０３に投影されない。この時のマイクロマシン１００の状態をオフ状態という。また、マイクロマシン１００のオン状態オフ状態の切り替え頻度を調節することで、目の残像現象を利用した階調表示（時間階調）を実現することができる。
【０１５０】
また、光源３０１とマイクロマシン１００の間またはマイクロマシン１００とスクリーン３０３の間に、ＲＧＢが順番に切り替わるカラーフィルタを設けることで、カラー表示を実現することができる。
【０１５１】
本発明の一態様は、ＤＭＤに限らず他のＭＥＭＳ素子に用いることも可能である。例えば、ＤＭＳ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏ  Ｓｈｕｔｔｅｒ）シャッター、ＧＬＶ（Ｇｒａｔｉｎｇ  Ｌｉｇｈｔ  Ｖａｌｖｅ）、ＲＦ  ＭＥＭＳなどに用いることができる。または、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子などに用いることができる。
【０１５２】
また、本明細書等において、マイクロマシン、表示素子、表示素子を有する装置である表示装置は、様々な素子と組み合わせることができる。このような素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、電流に応じて発光するトランジスタ、電子放出素子、液晶素子、電子インク、電気泳動素子、エレクトロウェッティング素子、圧電セラミック、カーボンナノチューブ、などがある。
【０１５３】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
【０１５４】
なお、ＬＥＤを組み合わせて用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
【０１５５】
図１２に、ＭＥＭＳシャッターの構造例をついて示す。図１２に示すシャッター１３００は、アクチュエータ１３１１に結合された可動遮光層１３０２を有する。アクチュエータ１３１１は開口部１３０４を有する遮光層（図面が煩雑となるため図示せず）上に設けられており、２つの柔軟性を有するアクチュエータ３１５を有する。可動遮光層１３０２の一方の辺は、アクチュエータ１３１５と電気的に接続されている。アクチュエータ１３１５は、可動遮光層１３０２を、開口部１３０４を有する遮光層表面に平行な横方向に移動させる機能を有する。
【０１５６】
アクチュエータ１３１５は、可動遮光層１３０２および構造体１３１９と電気的に接続する可動電極１３２１と、構造体１３２３と電気的に接続する可動電極１３２５とを有する。可動電極１３２５は、可動電極１３２１に隣接しており、可動電極１３２５の一端は構造体１３２３と電気的に接続し、他端は自由に動くことができる。また、可動電極１３２５の自由に動くことが可能な端部は、可動電極１３２１および構造体１３１９の接続部で最も近くなるように、湾曲している。
【０１５７】
可動遮光層１３０２の他方の辺は、アクチュエータ１３１１によって及ぼされた力に対抗する復元力を有するスプリング１３１７に接続されている。スプリング１３１７は構造体１３２７に接続されている。
【０１５８】
構造体１３１９、構造体１３２３、構造体１３２７は、開口部１３０４を有する遮光層の表面の近傍において、可動遮光層１３０２、アクチュエータ１３１５、およびスプリング１３１７を、浮遊させる機械的支持体として機能する。
【０１５９】
可動遮光層１３０２の下方には、遮光層で囲まれる開口部１３０４が設けられる。なお、可動遮光層１３０２および開口部１３０４の形状はこれに限られるものではない。
【０１６０】
シャッター１３００に含まれる構造体１３２３は、トランジスタ（図示せず）と電気的に接続する。当該トランジスタは、可動遮光層を駆動するためのトランジスタである。これにより、構造体１３２３に接続される可動電極１３２５に、トランジスタを介して任意の電圧を印加することができる。また、構造体１３１９、構造体１３２７は、それぞれ接地電極（ＧＮＤ）と接続する。このため、構造体１３１９に接続する可動電極１３２１、および構造体１３２７に接続するスプリング１３１７の電位は、ＧＮＤとなっている。なお、構造体１３１９、構造体１３２７は、任意の電圧を印加できる共通電極と電気的に接続されてもよい。また、構造体１３１９、構造体１３２７をアクチュエータ１３１１に置き換えて２つのアクチュエータ１３１１をもつシャッターとしてもよい。
【０１６１】
可動電極１３２５に電圧が印加されると、可動電極１３２５と可動電極１３２１との間の電位差により、可動電極１３２１および可動電極１３２５が電気的に引き寄せあう。この結果、可動電極１３２１に接続する可動遮光層１３０２が、構造体１３２３の方へ引きよせられ、構造体１３２３の方へ横方向に移動する。可動電極１３２１はスプリングとして働くため、可動電極１３２１と可動電極１３２５との間の電位差が除去されると、可動電極１３２１は、可動電極１３２１に蓄積された応力を解放しながら、可動遮光層１３０２をその初期位置に押し戻す。なお、可動電極１３２１が可動電極１３２５に引き寄せられている状態で、開口部１３０４が可動遮光層１３０２に塞がれるように設定してもよいし、逆に開口部１３０４上に可動遮光層１３０２が重ならないように設定してもよい。
【０１６２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１６３】
（実施の形態２）
本実施の形態では、上記実施の形態に示したトランジスタに用いることができるトランジスタの構成例について、図１３乃至図１８を用いて説明する。
【０１６４】
〔ボトムゲート型トランジスタ〕
図１３（Ａ１）に例示するトランジスタ４１０は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタである。トランジスタ４１０は、絶縁層１０２上にゲート電極として機能できる電極２４６を有する。また、電極２４６上に絶縁層２１６を介して半導体層２４２を有する。電極２４６は電極１０３と同様の材料及び方法で形成することができる。絶縁層２１６は絶縁層１０５と同様の材料及び方法で形成することができる。半導体層２４２は半導体層１０６と同様の材料及び方法で形成することができる。
【０１６５】
また、トランジスタ４１０は、半導体層２４２のチャネル形成領域上に、チャネル保護層として機能できる絶縁層２０９を有する。絶縁層２０９は、絶縁層２１６と同様の材料および方法により形成することができる。また、半導体層２４２の一部と接して、絶縁層２１６上に電極２４４ａおよび電極２４４ｂを有する。電極２４４ａの一部、および電極２４４ｂの一部は、絶縁層２０９上に形成される。
【０１６６】
チャネル形成領域上に絶縁層２０９を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に、半導体層２４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０１６７】
また、トランジスタ４１０は、電極２４４ａ、電極２４４ｂおよび絶縁層２０９上に絶縁層２１８を有し、絶縁層２１８の上に絶縁層２１９を有する。絶縁層２１８は絶縁層１０８と同様の材料および方法で形成することができる。絶縁層２１９は絶縁層１０９と同様の材料および方法で形成することができる。
【０１６８】
図１３（Ａ２）に示すトランジスタ４１１は、絶縁層１１８上にバックゲート電極として機能できる電極２１３を有する点が、トランジスタ４１０と異なる。電極２１３は、電極１０３と同様の材料および方法で形成することができる。
【０１６９】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、ＧＮＤ電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０１７０】
電極２４６および電極２１３は、どちらもゲート電極として機能することができる。よって、絶縁層２１６、絶縁層２０９、および絶縁層２１８は、それぞれがゲート絶縁層として機能することができる。
【０１７１】
なお、電極２４６または電極２１３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という場合がある。例えば、トランジスタ４１１において、電極２１３を「ゲート電極」と言う場合、電極２４６を「バックゲート電極」と言う場合がある。また、電極２１３を「ゲート電極」として用いる場合は、トランジスタ４１１をトップゲート型のトランジスタの一種と考えることができる。また、電極２４６および電極２１３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【０１７２】
半導体層２４２を挟んで電極２４６および電極２１３を設けることで、更には、電極２４６および電極２１３を同電位とすることで、半導体層２４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ４１１のオン電流が大きくなる共に、電界効果移動度が高くなる。
【０１７３】
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１７４】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【０１７５】
また、電極２４６および電極２１３は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層１０２側もしくは電極２１３上方に生じる荷電粒子等の電荷が半導体層２４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極２４６および電極２１３が、同電位、または異なる電位の場合において生じる。
【０１７６】
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【０１７７】
また、電極２４６および電極２１３を有し、且つ電極２４６および電極２１３を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
【０１７８】
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
【０１７９】
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【０１８０】
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
【０１８１】
図１３（Ｂ１）に例示するトランジスタ４２０は、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタである。トランジスタ４２０は、トランジスタ４１０とほぼ同様の構造を有しているが、絶縁層２０９が半導体層２４２を覆っている点が異なる。また、半導体層２４２と重なる絶縁層２０９の一部を選択的に除去して形成した開口部において、半導体層２４２と電極２４４ａが電気的に接続している。また、半導体層２４２と重なる絶縁層２０９の一部を選択的に除去して形成した他の開口部において、半導体層２４２と電極２４４ｂが電気的に接続している。絶縁層２０９の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【０１８２】
図１３（Ｂ２）に示すトランジスタ４２１は、絶縁層１１８上にバックゲート電極として機能できる電極２１３を有する点が、トランジスタ４２０と異なる。
【０１８３】
絶縁層２０９を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に半導体層２４２の薄膜化を防ぐことができる。
【０１８４】
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトランジスタ４１１よりも、電極２４４ａと電極２４６の間の距離と、電極２４４ｂと電極２４６の間の距離が長くなる。よって、電極２４４ａと電極２４６の間に生じる寄生容量を小さくすることができる。また、電極２４４ｂと電極２４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
【０１８５】
〔トップゲート型トランジスタ〕
図１４（Ａ１）に例示するトランジスタ４３０は、トップゲート型のトランジスタの一種である。トランジスタ４３０は、絶縁層１０２の上に半導体層２４２を有し、半導体層２４２および絶縁層１０２上に、半導体層２４２の一部に接する電極２４４ａおよび半導体層２４２の一部に接する電極２４４ｂを有し、半導体層２４２、電極２４４ａ、および電極２４４ｂ上に絶縁層２１６を有し、絶縁層２１６上に電極２４６を有する。
【０１８６】
トランジスタ４３０は、電極２４６および電極２４４ａ、並びに、電極２４６および電極２４４ｂが重ならないため、電極２４６および電極２４４ａの間に生じる寄生容量、並びに、電極２４６および電極２４４ｂの間に生じる寄生容量を小さくすることができる。また、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物元素２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１４（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０１８７】
なお、不純物元素２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
【０１８８】
不純物元素２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層２４２に酸化物半導体を用いる場合は、不純物元素２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
【０１８９】
図１４（Ａ２）に示すトランジスタ４３１は、電極２１３および絶縁層２１７を有する点がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層１０２の上に形成された電極２１３を有し、電極２１３上に形成された絶縁層２１７を有する。前述した通り、電極２１３は、バックゲート電極として機能することができる。よって、絶縁層２１７は、ゲート絶縁層として機能することができる。絶縁層２１７は、絶縁層２１６と同様の材料および方法により形成することができる。
【０１９０】
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１９１】
図１４（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つである。トランジスタ４４０は、電極２４４ａおよび電極２４４ｂを形成した後に半導体層２４２を形成する点が、トランジスタ４３０と異なる。また、図１４（Ｂ２）に例示するトランジスタ４４１は、電極２１３および絶縁層２１７を有する点が、トランジスタ４４０と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層２４２の一部は電極２４４ａ上に形成され、半導体層２４２の他の一部は電極２４４ｂ上に形成される。
【０１９２】
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１９３】
トランジスタ４４０およびトランジスタ４４１も、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物元素２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１９４】
〔ｓ−ｃｈａｎｎｅｌ型トランジスタ〕
図１５に、半導体層２４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図１５に例示するトランジスタ４５０は、半導体層２４２ａの上に半導体層２４２ｂが形成され、半導体層２４２ｂの上面並びに、半導体層２４２ｂ及び半導体層２４２ａの側面が半導体層２４２ｃに覆われた構造を有する。図１５（Ａ）はトランジスタ４５０の上面図である。図１５（Ｂ）は、図１５（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図１５（Ｃ）は、図１５（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
【０１９５】
半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃは、ＩｎもしくはＧａの一方、または両方を含む材料で形成する。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強い金属元素である。）がある。
【０１９６】
半導体層２４２ａおよび半導体層２４２ｃは、半導体層２４２ｂを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層２４２ａおよび半導体層２４２ｂとの界面、ならびに半導体層２４２ｃおよび半導体層２４２ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
【０１９７】
半導体層２４２ａおよび半導体層２４２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、半導体層２４２ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１９８】
また、半導体層２４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層２４２ａおよび半導体層２４２ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層２４２ａおよび半導体層２４２ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層２４２ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃおよび半導体層２４２ｂを選択する。このとき、半導体層２４２ｂにおいて、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。半導体層２４２ａおよび半導体層２４２ｃを上記構成とすることにより、半導体層２４２ａおよび半導体層２４２ｃを、半導体層２４２ｂよりも酸素欠損が生じにくい層とすることができる。
【０１９９】
なお、半導体層２４２ａおよび半導体層２４２ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎと元素Ｍの含有率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層２４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎと元素Ｍの含有率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
【０２００】
例えば、ＩｎまたはＧａを含む半導体層２４２ａ、およびＩｎまたはＧａを含む半導体層２４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物や、酸化ガリウムなどを用いることができる。また、半導体層２４２ｂとしてＩｎ：Ｇａ：Ｚｎ＝３：１：２、１：１：１、５：５：６、５：１：７、４：２：３、または４：２：４．１などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
【０２０１】
半導体層２４２ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体層２４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層２４２ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層２４２ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
【０２０２】
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、８×１０１１／ｃｍ３未満、または１×１０１１／ｃｍ３未満、１×１０−９／ｃｍ３以上である酸化物半導体層をいう。
【０２０３】
図１６に、半導体層２４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図１６に例示するトランジスタ４２２は、半導体層２４２ａの上に半導体層２４２ｂが形成されている。トランジスタ４２２は、バックゲート電極を有するボトムゲート型のトランジスタの一種である。図１６（Ａ）はトランジスタ４２２の上面図である。図１６（Ｂ）は、図１６（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図１６（Ｃ）は、図１６（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
【０２０４】
絶縁層２１９上に設けられた電極２１３は、絶縁層２１６、絶縁層２１８、および絶縁層２１９に設けられた開口２４７ａおよび開口２４７ｂにおいて、電極２４６と電気的に接続されている。よって、電極２１３と電極２４６には、同じ電位が供給される。また、開口２４７ａおよび開口２４７ｂは、どちらか一方を設けなくてもよい。また、開口２４７ａおよび開口２４７ｂの両方を設けなくてもよい。開口２４７ａおよび開口２４７ｂの両方を設けない場合は、電極２１３と電極２４６に異なる電位を供給することができる。
【０２０５】
［酸化物半導体のエネルギーバンド構造］
ここで、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの積層により構成される半導体層２４２の機能およびその効果について、図１９（Ａ）および図１９（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図１９（Ａ）は、図１５（Ｂ）にＤ１−Ｄ２の一点鎖線で示す部位のエネルギーバンド構造図である。図１９（Ａ）は、トランジスタ４５０のチャネル形成領域のエネルギーバンド構造を示している。
【０２０６】
図１９（Ａ）中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それぞれ、絶縁層１０２、半導体層２４２ａ、半導体層２４２ｂ、半導体層２４２ｃ、絶縁層２１６の伝導帯下端のエネルギーを示している。
【０２０７】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【０２０８】
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
【０２０９】
絶縁層１０２と絶縁層２１６は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）。
【０２１０】
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
【０２１１】
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
【０２１２】
また、半導体層２４２ａと半導体層２４２ｂとの界面近傍、および、半導体層２４２ｂと半導体層２４２ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
【０２１３】
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層２４２ｂを主として移動することになる。そのため、半導体層２４２ａと絶縁層１０７との界面、または、半導体層２４２ｃと絶縁層２１６との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、半導体層２４２ａと半導体層２４２ｂとの界面、および半導体層２４２ｃと半導体層２４２ｂとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ１３４は、高い電界効果移動度を実現することができる。
【０２１４】
なお、図１９（Ａ）に示すように、半導体層２４２ａと絶縁層１０２の界面、および半導体層２４２ｃと絶縁層２１６の界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形成され得るものの、半導体層２４２ａ、および半導体層２４２ｃがあることにより、半導体層２４２ｂと当該トラップ準位とを遠ざけることができる。
【０２１５】
特に、本実施の形態に例示するトランジスタ１３４は、半導体層２４２ｂの上面と側面が半導体層２４２ｃと接し、半導体層２４２ｂの下面が半導体層２４２ａと接して形成されている。このように、半導体層２４２ｂを半導体層２４２ａと半導体層２４２ｃで覆う構成とすることで、上記トラップ順位の影響をさらに低減することができる。
【０２１６】
ただし、Ｅｃ３８３ａまたはＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差が小さい場合、半導体層２４２ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
【０２１７】
従って、Ｅｃ３８３ａ、およびＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
【０２１８】
また、半導体層２４２ａ、および半導体層２４２ｃのバンドギャップは、半導体層２４２ｂのバンドギャップよりも広いほうが好ましい。
【０２１９】
図１９（Ｂ）は、図１６（Ｂ）にＤ３−Ｄ４の一点鎖線で示す部位のエネルギーバンド構造図である。図１９（Ｂ）は、トランジスタ４２２のチャネル形成領域のエネルギーバンド構造を示している。
【０２２０】
図１８（Ｂ）中、Ｅｃ３８７は、絶縁層２１８の伝導帯下端のエネルギーを示している。半導体層２４２を半導体層２４２ａと半導体層２４２ｂの２層とした場合は、半導体層２４２ｃを設けない分、トラップ準位３９０の影響を受ける。しかし、半導体層２４２を単層構造とした場合よりも高い電界効果移動度を実現することができる。
【０２２１】
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
【０２２２】
また、酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０−１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（１×１０−２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を提供することができる。
【０２２３】
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない表示素子や表示装置などの半導体装置を実現することができる。または、信頼性の良好な表示素子や表示装置などの半導体装置を実現することができる。
【０２２４】
図１５に示すトランジスタ４５０の説明にもどる。絶縁層１０２に設けた凸部上に半導体層２４２ｂを設けることによって、半導体層２４２ｂの側面も電極２４６で覆うことができる。すなわち、トランジスタ４５０は、電極２４６の電界によって、半導体層２４２ｂを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。また、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタを、「ｓ−ｃｈａｎｎｅｌ型トランジスタ」もしくは「ｓ−ｃｈａｎｎｅｌトランジスタ」ともいう。
【０２２５】
ｓ−ｃｈａｎｎｅｌ構造では、半導体層２４２ｂの全体（バルク）にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。また、電極２４６の電界によって、半導体層２４２ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。
【０２２６】
なお、絶縁層１０２の凸部を高くし、また、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることができる。また、半導体層２４２ｂの形成時に、露出する半導体層２４２ａを除去してもよい。この場合、半導体層２４２ａと半導体層２４２ｂの側面が揃う場合がある。
【０２２７】
また、図１７に示すトランジスタ４５１のように、半導体層２４２の下方に、絶縁層を介して電極２１３を設けてもよい。図１７（Ａ）はトランジスタ４５１の上面図である。図１７（Ｂ）は、図１７（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図１７（Ｃ）は、図１７（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
【０２２８】
また、図１８に示すトランジスタ４５２のように、電極２４６の上方に絶縁層１１０を設け、絶縁層１１０上に層２１４を設けてもよい。図１８（Ａ）はトランジスタ４５２の上面図である。図１８（Ｂ）は、図１８（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図１８（Ｃ）は、図１８（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
【０２２９】
なお、図１８では、層２１４を絶縁層１１０上に設けているが、絶縁層２１８上に設けてもよい。層２１４を、遮光性を有する材料で形成することで、光照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、層２１４を少なくとも半導体層２４２ｂよりも大きく形成し、層２１４で半導体層２４２ｂを覆うことで、上記の効果を高めることができる。層２１４は、有機物材料、無機物材料、又は金属材料を用いて作製することができる。また、層２１４を導電性材料で作製した場合、層２１４に電圧を供給してもよいし、電気的に浮遊した（フローティング）状態としてもよい。
【０２３０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２３１】
（実施の形態３）
本実施の形態では、酸化物半導体の構造について説明する。
【０２３２】
＜酸化物半導体の構造について＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
【０２３３】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０２３４】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２３５】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
【０２３６】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２３７】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２０（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
【０２３８】
図２０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２０（Ｂ）に示す。図２０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２３９】
図２０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２０（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２０（Ｂ）および図２０（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
【０２４０】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２０（Ｄ）参照。）。図２０（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２０（Ｄ）に示す領域５１６１に相当する。
【０２４１】
また、図２１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２１（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）に示す。図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０２４２】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０２４３】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０２４４】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２２（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２４５】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２３（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２３（Ｂ）に示す。図２３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２３（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
【０２４６】
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
【０２４７】
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０２４８】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０２４９】
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
【０２５０】
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０２５１】
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
【０２５２】
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０２５３】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
【０２５４】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２５５】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２５６】
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
【０２５７】
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
【０２５８】
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０２５９】
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
【０２６０】
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ  ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
【０２６１】
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
【０２６２】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
【０２６３】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０２６４】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０２６５】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
【０２６６】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２６７】
図２４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２４より、ａ−ｌｉｋｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
【０２６８】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０２６９】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０２７０】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０２７１】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０２７２】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０２７３】
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
【０２７４】
図２５（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
【０２７５】
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
【０２７６】
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
【０２７７】
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。図２６（Ａ）に、一例として、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図２６（Ａ）は、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図２６（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
【０２７８】
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
【０２７９】
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
【０２８０】
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図２４中の（１）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させると、図２６（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図２６（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペレット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
【０２８１】
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合がある。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペレット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。上述の図２４中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレット５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図２５（Ｂ）参照。）。室温程度で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にすることができる。
【０２８２】
図２５（Ａ）および図２５（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう方向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの左手の法則によって理解できる。
【０２８３】
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板５１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
【０２８４】
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向へ移動することができる。
【０２８５】
また、図２５（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
【０２８６】
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。
【０２８７】
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
【０２８８】
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでなく、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量であるため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図２７に断面模式図を示す。
【０２８９】
図２７（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０３が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
【０２９０】
そして、図２７（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１０５ｂの別の側面と接するように配置する。
【０２９１】
次に、図２７（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらにペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
【０２９２】
そして、図２７（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基板５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
【０２９３】
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図２４中の（３）と（２）の大きさの違いが、堆積後の成長分に相当する。
【０２９４】
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる酸化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、ソース領域およびドレイン領域として用いることができる場合がある。
【０２９５】
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成されることによって、トランジスタの周波数特性を高くすることができる場合がある。
【０２９６】
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
【０２９７】
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる。
【０２９８】
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
【０２９９】
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
【０３００】
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
【０３０１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３０２】
（実施の形態４）
本実施の形態では、本発明の一態様に係るマイクロマシンが適用された電子機器の例について、図面を参照して説明する。
【０３０３】
本発明の一態様に係るマイクロマシンを用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、蓄電体からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
【０３０４】
特に、本発明の一態様に係る表示装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３０５】
図２８（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３、表示部７１０４、マイク７１０５、スピーカ７１０６、操作キー７１０７、スタイラス７１０８などを有する。本発明の一態様に係るマイクロマシンは、例えば、表示部７１０３または表示部７１０４用の表示素子に用いることができる。なお、図２８（Ａ）に示した携帯型ゲーム機は、２つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３０６】
図２８（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、操作ボタン７３１１、操作ボタン７３１２、接続端子７３１３、バンド７３２１、留め具７３２２、などを有する。本発明の一態様に係るマイクロマシンは、例えば、表示部７３０４用の表示素子に用いることができる。
【０３０７】
図２８（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の他、操作ボタン７５０３、外部接続ポート７５０４、スピーカ７５０５、マイク７５０６、表示部７５０２などを備えている。本発明の一態様に係るマイクロマシンは、例えば、表示部７５０２用の表示素子に用いることができる。
【０３０８】
図２８（Ｄ）はビデオカメラであり、筐体７７０１、筐体７７０２、表示部７７０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７０４およびレンズ７７０５は筐体７７０１に設けられており、表示部７７０３は筐体７７０２に設けられている。そして、筐体７７０１と筐体７７０２とは、接続部７７０６により接続されており、筐体７７０１と筐体７７０２の間の角度は、接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７０６における筐体７７０１と筐体７７０２との間の角度に従って切り替える構成としても良い。本発明の一態様に係るマイクロマシンは、例えば、表示部７７０３用の表示素子に用いることができる。
【０３０９】
図２８（Ｅ）はリアプロジェクター（プロジェクションＴＶ）であり、本体７４０１、光源７４０２、表示装置７４０３、リフレクタ７４０５、リフレクタ７４０６、スクリーン７４０７で構成される。本発明の一態様に係るマイクロマシンは、例えば、表示装置７４０３に用いることができる。
【０３１０】
図２８（Ｆ）はフロントプロジェクターであり、本体７６０１、光源７６０２、表示装置７６０３、光学系７６０４、スクリーン７６０５で構成される。本発明の一態様に係るマイクロマシンは、例えば、表示装置７６０３に用いることができる。
【０３１１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
[実施例]
【０３１２】
上記実施の形態に示した材料および方法を用いてトランジスタ４５１と同様の構成を有するトランジスタＡ、およびトランジスタＢを作製し、Ｉｄ−Ｖｇ特性などの電気特性を測定した。
【０３１３】
ここで、Ｉｄはドレインに流れる電流（「ドレイン電流」ともいう。）であり、Ｉｇはゲートに流れる電流（「ゲート電流」ともいう。）である。また、Ｖｓはソース電位であり、Ｖｄはソース電位を基準とした時のソースとドレイン間の電位差（「ドレイン電圧」ともいう。）である。また、Ｖｇはソース電位を基準とした時のソースとゲート間の電位差（「ゲート電圧」ともいう。）である。また、Ｖｂｇはソース電位を基準とした時のソースとバックゲート間の電位差（「バックゲート電圧」ともいう。）である。
【０３１４】
トランジスタＡは、半導体層として、原子数比と膜厚のそれぞれがＩｎ：Ｇａ：Ｚｎ＝１：３：２（２０ｎｍ）、１：１：１（２０ｎｍ）、１：３：２（５ｎｍ）のＩｎ−Ｇａ−Ｚｎ酸化物の積層を用いた。また、ゲート絶縁層として、厚さ２０ｎｍ、比誘電率４．１の酸化窒化シリコン層を用いた。また、トランジスタＡのチャネル長Ｌは０．３８μｍ、チャネル幅Ｗは０．８１μｍである。
【０３１５】
トランジスタＢは、半導体層として、原子数比と膜厚のそれぞれがＩｎ：Ｇａ：Ｚｎ＝１：３：４（２０ｎｍ）、１：１：１（２０ｎｍ）、１：３：２（５ｎｍ）のＩｎ−Ｇａ−Ｚｎ酸化物の積層を用いた。また、ゲート絶縁層として、厚さ３１ｎｍ、比誘電率６．３の、酸化アルミニウム層と酸化窒化シリコン層との積層を用いた。また、トランジスタＡのチャネル長Ｌは０．３８μｍ、チャネル幅Ｗは０．８１μｍである。
【０３１６】
トランジスタＡおよびトランジスタＢは、ｎチャネル型（ｎ−ｃｈ型）のトランジスタである。なお、上記原子数比は、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタ法で成膜する際に用いるスパッタターゲットの材料の原子数比である。
【０３１７】
図２９（Ａ）に、トランジスタＡ、２２試料分のＩｄ−Ｖｇ特性と電界効果移動度を示し、図２９（Ｂ）にトランジスタＡ、３試料分のドレイン耐圧（ソースとドレインの間の絶縁耐圧）を測定したデータを示す。また、図３０（Ａ）に、トランジスタＢ、２５試料分のＩｄ−Ｖｇ特性と電界効果移動度を示し、図３０（Ｂ）にトランジスタＢ、３分試料のドレイン耐圧を測定したデータを示す。なお、測定は、Ｖｓを０Ｖとし、ＶｂｇをＶｓと同電位（Ｖｂｇ＝Ｖｓ＝０Ｖ）として行った。
【０３１８】
図２９（Ａ）および図３０（Ａ）は、それぞれ、Ｖｄ＝０．１Ｖの時のＩｄ−Ｖｇ特性、Ｖｄ＝３．３Ｖの時のＩｄ−Ｖｇ特性、およびＶｄ＝３．３Ｖの時の電界効果移動度を示している。なお、図中、電界効果移動度を破線で示している。図２９（Ａ）および図３０（Ａ）より、トランジスタＡおよびトランジスタＢともスイッチング素子として機能できていることがわかる。
【０３１９】
図２９（Ｂ）および図３０（Ｂ）は、ゲート電圧がドレイン電圧よりも常に２Ｖ高くなる条件（Ｖｇ＝Ｖｄ＋２Ｖ）下で、Ｖｄを０Ｖから−４０Ｖまで変化させた時のＩｄ−Ｖｄ特性を示している。トランジスタＡでは、Ｖｄが−２２Ｖ付近でＩｄが極大となり、その後、急激にＩｄが低下している（図２９（Ｂ）参照。）。よって、トランジスタＡのドレイン耐圧は２２Ｖ程度であることがわかる。また、トランジスタＢでは、Ｖｄが−２５Ｖ付近でＩｄが極大となり、その後、急激にＩｄが低下している（図３０（Ｂ）参照。）。よって、トランジスタＢのドレイン耐圧は２５Ｖ程度であることがわかる。
【０３２０】
また、図３１（Ａ）および図３１（Ｂ）に、トランジスタＡ、３試料分のゲート耐圧（ソースとゲートの間の絶縁耐圧）を測定したデータを示す。測定は、Ｖｓ、Ｖｄ、およびＶｂｇを０Ｖとして行った。図３１（Ａ）はＶｇを０Ｖから−２５Ｖまで変化させた時のデータであり、図３１（Ｂ）はＶｇを０Ｖから２５Ｖまで変化させた時のデータである。図３１（Ａ）ではＶｇが−２１Ｖ付近でＩｄが極大となり、その後、急激にＩｄが低下している。図３１（Ｂ）ではＶｇが２１Ｖ付近でＩｄが極大となり、その後、急激にＩｄが低下している。よって、トランジスタＡのゲート耐圧は２１Ｖ程度であることがわかる。
【０３２１】
また、図３１（Ｃ）に、トランジスタＢ、３試料分のゲート耐圧を測定したデータを示す。測定は、Ｖｓ、Ｖｄ、およびＶｂｇを０Ｖとして行った。図３１（Ｃ）はＶｇを０Ｖから−３５Ｖまで変化させた時のデータである。図３１（Ｃ）ではＶｇが−３０Ｖ付近でＩｄが極大となり、その後、急激にＩｄが低下している。よって、トランジスタＢのゲート耐圧は３０Ｖ程度であることがわかる。ゲート絶縁層に酸化アルミニウムを用いることで、ゲート耐圧が高められていることがわかる。
【０３２２】
チャネルが形成される半導体層に酸化物半導体を用いることで、チャネル長が０．５μｍ以下であっても、絶縁耐圧が良好で、オフ電流が少ないトランジスタを提供することができる。よって、信頼性が良好で、消費電力の少ないトランジスタを提供することができる。
【符号の説明】
【０３２３】
１００    マイクロマシン
１０１    基板
１０２    絶縁層
１０３    電極
１０４    電極
１０５    絶縁層
１０６    半導体層
１０７    絶縁層
１０８    絶縁層
１０９    絶縁層
１１０    絶縁層
１１１    開口
１１２    電極
１１３    電極
１１４    絶縁層
１１５    開口
１１６    電極
１１８    絶縁層
１２１    電極
１２２    電極
１２３    電極
１２４    ストッパ
１２５    支柱
１２６    支持部
１３１    絶縁層
１３３    電極
１３４    トランジスタ
１３５    開口
１３６    電極
１５１    回路
１５２    配線
１５３    配線
１５４    配線
１５５    配線
１５６    配線
１５８    ノード
１５９    ノード
１６１    トランジスタ
１６２    トランジスタ
１６３    トランジスタ
１６４    トランジスタ
１７１    抵抗素子
１７２    抵抗素子
１７３    容量素子
１７４    容量素子
１８０    構造体
２００    表示素子
２０６    ゲート電極
２０９    絶縁層
２１３    電極
２１４    層
２１６    絶縁層
２１７    絶縁層
２１８    絶縁層
２１９    絶縁層
２４２    半導体層
２４６    電極
２５５    不純物元素
２６１    トランジスタ
２６２    トランジスタ
２７１    ウェル
２８１    絶縁層
２８２    絶縁層
２８３    絶縁層
３００    表示装置
３０１    光源
３０２    レンズ
３０３    スクリーン
３１１    光
３１５    アクチュエータ
３８２    Ｅｃ
３８６    Ｅｃ
３８７    Ｅｃ
３９０    トラップ準位
４１０    トランジスタ
４１１    トランジスタ
４２０    トランジスタ
４２１    トランジスタ
４２２    トランジスタ
４３０    トランジスタ
４３１    トランジスタ
４４０    トランジスタ
４４１    トランジスタ
４５０    トランジスタ
４５１    トランジスタ
４５２    トランジスタ
１３００    シャッター
１３０２    可動遮光層
１３０４    開口部
１３１１    アクチュエータ
１３１５    アクチュエータ
１３１７    スプリング
１３１９    構造体
１３２１    可動電極
１３２３    構造体
１３２５    可動電極
１３２７    構造体
５１００    ペレット
５１０１    イオン
５１０２    酸化亜鉛層
５１０３    粒子
５１２０    基板
５１３０    ターゲット
５１６１    領域
７１０１    筐体
７１０２    筐体
７１０３    表示部
７１０４    表示部
７１０５    マイク
７１０６    スピーカ
７１０７    操作キー
７１０８    スタイラス
７３０２    筐体
７３０４    表示部
７３１１    操作ボタン
７３１２    操作ボタン
７３１３    接続端子
７３２１    バンド
７３２２    留め具
７４０１    本体
７４０２    光源
７４０３    表示装置
７４０５    リフレクタ
７４０６    リフレクタ
７４０７    スクリーン
７５０１    筐体
７５０２    表示部
７５０３    操作ボタン
７５０４    外部接続ポート
７５０５    スピーカ
７５０６    マイク
７６０１    本体
７６０２    光源
７６０３    表示装置
７６０４    光学系
７６０５    スクリーン
７７０１    筐体
７７０２    筐体
７７０３    表示部
７７０４    操作キー
７７０５    レンズ
７７０６    接続部
１０７ａ    電極
１０７ｂ    電極
１０８ａ    絶縁層
１０８ｂ    絶縁層
２４２ａ    半導体層
２４２ｂ    半導体層
２４２ｃ    半導体層
２４４ａ    電極
２４４ｂ    電極
２４７ａ    開口
２４７ｂ    開口
３８３ａ    Ｅｃ
３８３ｂ    Ｅｃ
３８３ｃ    Ｅｃ
５１００ａ    ペレット
５１００ｂ    ペレット
５１０５ａ    ペレット
５１０５ａ１    領域
５１０５ａ２    ペレット
５１０５ｂ    ペレット
５１０５ｃ    ペレット
５１０５ｄ    ペレット
５１０５ｄ１    領域
５１０５ｅ    ペレット
【図１】
2019211794.tif 000003
【図２】
2019211794.tif 000004
【図３】
2019211794.tif 000005
【図４】
2019211794.tif 000006
【図５】
2019211794.tif 000007
【図６】
2019211794.tif 000008
【図７】
2019211794.tif 000009
【図８】
2019211794.tif 000010
【図９】
2019211794.tif 000011
【図１０】
2019211794.tif 000012
【図１１】
2019211794.tif 000013
【図１２】
2019211794.tif 000014
【図１３】
2019211794.tif 000015
【図１４】
2019211794.tif 000016
【図１５】
2019211794.tif 000017
【図１６】
2019211794.tif 000018
【図１７】
2019211794.tif 000019
【図１８】
2019211794.tif 000020
【図１９】
2019211794.tif 000021
【図２０】
2019211794.tif 000022
【図２１】
2019211794.tif 000023
【図２２】
2019211794.tif 000024
【図２３】
2019211794.tif 000025
【図２４】
2019211794.tif 000026
【図２５】
2019211794.tif 000027
【図２６】
2019211794.tif 000028
【図２７】
2019211794.tif 000029
【図２８】
2019211794.tif 000030
【図２９】
2019211794.tif 000031
【図３０】
2019211794.tif 000032
【図３１】
2019211794.tif 000033