(57)【要約】【課題】アライメントマークの認識を高精度に行うことを可能とする。【解決手段】ＳｉＣ半導体基板１０に形成するアライメントマークとなるトレンチ１２の開口部の上面形状を、オフ方向に対して線対称で、かつ、オフ垂直方向に対しても線対称とされた六角形状とする。そして、トレンチ１２の開口部の六角形状を構成する各辺１２ａ〜１２ｆのうちオフ方向の下流側に位置する辺１２ｃ、１２ｄについて、オフ方向に沿う直線Ｌに対して成す角の角度θ１ａ、θ１ｂが、θ１ａ、θ１ｂ≦２２°、好ましくは１０°≦θ１ａ、θ１ｂ≦２２°の範囲となるようにする。【選択図】図２
2019056726.tif 000002
【特許請求の範囲】
【請求項１】
（０００１）面にオフ角が設けられている主表面を有すると共に、オフ方向が〈１１−２０〉である炭化珪素単結晶で構成され、
前記主表面に、開口部が多角形で構成されていると共に、前記開口部のうち前記オフ方向の最も下流側の位置に前記多角形の角部が位置し、前記多角形のうち前記オフ方向の最も下流側に位置している角部を構成する二つの辺（１２ａ、１２ｂ）それぞれと前記オフ方向に沿う直線（Ｌ）との成す角度（θ１ａ、θ１ｂ）が２２°以下とされたトレンチ（１２）が形成されている炭化珪素半導体基板。
【請求項２】
前記角度が１０°以上とされている請求項１に記載の炭化珪素半導体基板。
【請求項３】
前記多角形は、前記オフ方向を長手方向とする六角形である請求項１または２に記載の炭化珪素半導体基板。
【請求項４】
前記六角形は、前記オフ方向に対して線対称になっている請求項３に記載の炭化珪素半導体基板。
【請求項５】
前記六角形は、前記主表面上において前記オフ方向に対して垂直な方向であるオフ垂直方向に対して線対称になっている請求項３または４に記載の炭化珪素半導体基板。
【請求項６】
前記主表面上に炭化珪素にて構成されたエピタキシャル層（１３）が形成され、該エピタキシャル層の表面には、前記主表面に形成された前記トレンチを第１トレンチとして、該第１トレンチの形状を引き継いだ第２トレンチ（１４）が形成されている請求項１ないし５のいずれか１つに記載の炭化珪素半導体基板。
【請求項７】
（０００１）面にオフ角が設けられている主表面を有すると共に、オフ方向が〈１１−２０〉である炭化珪素単結晶で構成された炭化珪素半導体基板（１０）を用意することと、
前記主表面に、開口部が多角形で構成されていると共に、前記開口部のうち前記オフ方向の最も下流側の位置に前記多角形の角部が位置し、前記多角形のうち前記オフ方向の最も下流側に位置している角部を構成する二つの辺（１２ａ、１２ｂ）それぞれと前記オフ方向に沿う直線（Ｌ）との成す角度（θ１ａ、θ１ｂ）が２２°以下となる第１トレンチ（１２）を形成することと、
前記主表面の上に、該主表面に形成された前記第１トレンチの形状を引き継ぐ第２トレンチ（１４）を有する炭化珪素で構成されたエピタキシャル層（１３）を成長させることと、
前記第２トレンチをアライメントマークとして読み取り、該アライメントマークを基準とした位置合わせを行って、前記エピタキシャル層の上にマスクを配置することと、を含む炭化珪素半導体装置の製造方法。
【請求項８】
前記炭化珪素半導体基板のうち前記第１トレンチが形成される領域をアライメントマーク形成領域（Ｒ１）、デバイスが形成される領域をデバイス形成領域（Ｒ２）とし、前記エピタキシャル層を第１層として、
前記デバイス形成領域において、前記第１層に溝部（１６）を形成することと、
前記溝部を形成した後の前記第１層の上層に第２層となるエピタキシャル層（１７）を形成することと、
平坦化により、前記第２層のうち前記溝部の外に形成された部分を除去することと、を含んでいる請求項７に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスクの位置合わせに用いられるアライメントマークを備えた炭化珪素（以下、ＳｉＣという）半導体基板およびそれを用いたＳｉＣ半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、特許文献１において、ＳｉＣ半導体装置を製造する際に用いるアライメントマークを高精度に認識できるようにする技術が提案されている。
【０００３】
ＳｉＣ半導体基板を用いてＳｉＣ半導体装置を製造する場合には、高品質なエピタキシャル層を成長させることができることから、（０００１）面に対して＜１１−２０＞方向にオフカットされたオフカット基板をＳｉＣ半導体基板として用いている。そして、このようなＳｉＣ半導体基板に対して、アライメントマークを形成すると共に、エピタキシャル層を成長させたり熱処理したりする等の所定の製造プロセスを行う。続いて、読取装置にてアライメントマークの位置を特定し、アライメントマークに基づいてＳｉＣ半導体基板に転写マスクを配置する。そして、転写マスクに対してフォトリソグラフィ工程等の所定の製造プロセスを行うことによりＳｉＣ半導体装置を製造する。
【０００４】
このとき、アライメントマークとしては、例えば、相対する二辺がオフ方向と平行で、他の相対する二辺がオフ方向と垂直となっている正方形状の開口部を有するトレンチを用いることができる。
【０００５】
ところが、正方形状の開口部を有するトレンチをアライメントマークとして用いる場合、トレンチにおけるオフ方向の下流側においてファセット面が形成され、このファセット面の影響でアライメントマークの認識を高精度に行えなくなる。これにより、マスクずれ等が生じて、ＳｉＣ半導体装置を高精度に製造することができない。
【０００６】
このため、特許文献１において、開口部の形状がオフ方向に対して線対称であり、かつオフ方向の最も下流側に位置する部分に頂点を有する多角形状のトレンチをアライメントマークとして用いることが提案されている。具体的には、開口部を正六角形状とし、正六角形のうちの１つの角がオフ方向のもっとも下流側に位置するようにしたトレンチをアライメントマークとしている。
【０００７】
なお、オフ方向とは、「成長面の法線ベクトルを（０００１）面に投影したベクトルに平行な方向」のことを言う。オフ方向の下流側とは、そのうちの一方側を定義したものであり、「成長面の法線ベクトルを（０００１）面に投影したベクトルの先端が向いている側」を意味している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−１００９２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、単にオフ方向のもっとも下流側に多角形の開口部の１つの角が配置されるようにしただけでは、まだファセットの影響を受け、アライメントマークの認識の高精度化が十分ではないことが判った。
【００１０】
本発明は上記点に鑑みて、さらにアライメントマークの認識を高精度に行うことが可能なＳｉＣ半導体基板およびそれを用いたＳｉＣ半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載のＳｉＣ半導体基板は、（０００１）面にオフ角が設けられている主表面を有すると共に、オフ方向が〈１１−２０〉である炭化珪素単結晶で構成され、主表面に、開口部が多角形で構成されていると共に、開口部のうちオフ方向の最も下流側の位置に多角形の角部が位置し、多角形のうちオフ方向の最も下流側に位置している角部を構成する二つの辺（１２ｃ、１２ｄ）それぞれとオフ方向に沿う直線（Ｌ）との成す角度（θ１ａ、θ１ｂ）が２２°以下とされたトレンチ（１２）が形成されている。
【００１２】
このように、上記した形状のトレンチをアライメントマークとして形成しておいた場合、ＳｉＣ半導体基板の上にエピタキシャル層を形成しても、エピタキシャル層に形成されるトレンチにファセット面がほぼ形成されないようにできる。したがって、アライメントマークを読取装置で読み取る際に、ファセット面の影響なく、高精度に読み取ることが可能となる。
【００１３】
また、請求項６に記載のＳｉＣ半導体装置の製造方法は、（０００１）面にオフ角が設けられている主表面を有すると共に、オフ方向が〈１１−２０〉である炭化珪素単結晶で構成された炭化珪素半導体基板（１０）を用意することと、主表面に、開口部が多角形で構成されていると共に、開口部のうちオフ方向の最も下流側の位置に多角形の角部が位置し、多角形のうちオフ方向の最も下流側に位置している角部を構成する二つの辺（１２ｃ、１２ｄ）それぞれとオフ方向に沿う直線（Ｌ）との成す角度（θ１ａ、θ１ｂ）が２２°以下となる第１トレンチ（１２）を形成することと、主表面の上に、該主表面に形成された第１トレンチの形状を引き継ぐ第２トレンチ（１４）を有する炭化珪素で構成されたエピタキシャル層（１３）を成長させることと、第２トレンチをアライメントマークとして読み取り、該アライメントマークを基準とした位置合わせを行って、エピタキシャル層の上にマスクを配置することと、を含んでいる。
【００１４】
このように、上記した形状の第１トレンチをアライメントマークとして形成しておいた場合、ＳｉＣ半導体基板の上にエピタキシャル層を形成しても、エピタキシャル層に形成される第２トレンチにファセット面がほぼ形成されないようにできる。したがって、アライメントマークを読取装置で読み取る際に、ファセット面の影響なく、高精度に読み取ることが可能となり、それを基準とした位置合わせを行うことで、エピタキシャル層の上にマスクを精度よく配置することが可能となる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１６】
【図１Ａ】第１実施形態にかかるＳｉＣ半導体装置の製造工程を示した断面図である。
【図１Ｂ】図１Ａに続くＳｉＣ半導体装置の製造工程を示した断面図である。
【図１Ｃ】図１Ｂに続くＳｉＣ半導体装置の製造工程を示した断面図である。
【図１Ｄ】図１Ｃに続くＳｉＣ半導体装置の製造工程を示した断面図である。
【図２】ＳｉＣ半導体基板に形成したアライメントマークとして用いるトレンチの開口部の形状などを示した模式図である。
【図３Ａ】ＳｉＣ半導体基板上にエピタキシャル層を形成したときのアライメントマーク近傍の様子を示した模式図である。
【図３Ｂ】図３ＡにおけるIIIB−IIIB断面図である。
【図４】実験に用いた試料毎の長さＸ、距離Ｙ、ｔａｎθ、角度θの値を示した図表である。
【図５Ａ】角度θ＝９０°としたときのトレンチ形状を示した上面図である。
【図５Ｂ】角度θ＝５０°としたときのトレンチ形状を示した上面図である。
【図５Ｃ】角度θ＝４０°としたときのトレンチ形状を示した上面図である。
【図５Ｄ】角度θ＝３４°としたときのトレンチ形状を示した上面図である。
【図５Ｅ】角度θ＝２２°としたときのトレンチ形状を示した上面図である。
【図５Ｆ】角度θ＝１６°としたときのトレンチ形状を示した上面図である。
【図５Ｇ】角度θ＝１３°としたときのトレンチ形状を示した上面図である。
【図６】トレンチの深さとエピタキシャル層の膜厚との関係とアライメントマークの認識の可否について調べた結果を示す図である。
【図７】トレンチのオフ垂直方向の寸法とエピタキシャル層の膜厚との関係とアライメントマークの認識の可否について調べた結果を示す図である。
【図８Ａ】比較例として、短冊状としたトレンチを複数本並べてアライメントマークとした場合の上面図である。
【図８Ｂ】図８ＡのＳｉＣ半導体基板の上にエピタキシャル層を成膜したときに形成されるトレンチの形状を示した図である。
【図９】第２実施形態にかかるＳｉＣ半導体基板に形成したアライメントマークの上面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１８】
（第１実施形態）
本発明の一実施形態を適用したＳｉＣ半導体基板およびそれを用いたＳｉＣ半導体装置の製造方法について、図面を参照して説明する。
【００１９】
まず、図１Ａに示したように、例えば（０００１）Ｓｉ面に対して主表面の成す角度、つまりオフ角が４°で、オフ方向が＜１１−２０＞とされた４Ｈ型のＳｉＣ単結晶によって構成されたＳｉＣ半導体基板１０を用意する。このＳｉＣ半導体基板１０のうちアライメントマークを形成する領域をアライメントマーク形成領域Ｒ１とし、半導体素子等のデバイスを形成する領域をデバイス形成領域Ｒ２とする。
【００２０】
その後、図１Ｂに示されるように、ＳｉＣ半導体基板１０の主表面にレジスト等のマスク材１１を配置し、マスク材１１のうちトレンチ形成予定領域に対応する領域を開口する。そして、ＳｉＣ半導体基板１０をマスク材１１で覆った状態で、例えば、ＲＩＥ（Reactive Ion Etching）等の異方性ドライエッチングを行い、アライメントマーク形成領域Ｒ１にアライメントマークとなるトレンチ１２を形成する。具体的には、本実施形態では以下に説明するトレンチ１２を形成している。
【００２１】
具体的には、図２に示すように、本実施形態では、開口部の上面形状が、オフ方向に対して線対称で、かつ、主表面上においてオフ方向に対する垂直方向の方向（以下、オフ垂直方向という）に対しても線対称とされた多角形のトレンチ１２を形成している。より詳しくは、トレンチ１２の開口部は、オフ方向に沿う相対する二つの辺１２ａ、１２ｂと、辺１２ａ、１２ｂの両端それぞれに接続され、オフ方向に対して線対称に配置された一組の二つの辺１２ｃ、１２ｄともう一組の二つの辺１２ｅ、１２ｆを有している。本実施形態の場合、トレンチ１２のうちオフ方向の下流側に位置している二つの辺１２ｃ、１２ｄが成す角と上流側に位置している二つの辺１２ｅ、１２ｆが成す角を、同じ角度θ１として、その角度θ１を共に鋭角としている。
【００２２】
さらに、主表面上において、オフ方向に沿う直線Ｌと辺１２ｃとが成す角の角度θ１ａ、および、直線Ｌと辺１２ｄとが成す角の角度θ１ｂは、１０°≦θ１ａ、θ１ｂ≦２２°の範囲に設定されている。このため、角度θ１、つまり角度θ１ａと角度θ１ｂを合計は、２０°≦θ１≦４４°の範囲に設定されている。なお、図２中では、辺１２ａと辺１２ｃとがなす角度をθ１ａ、辺１２ｂと辺１２ｄとがなす角度をθ１ｂとして記載してある。しかし、辺１２ａ、１２ｂと直線Ｌとは共にオフ方向に沿う平行な直線となっていることから、辺１２ａと辺１２ｃとが成す角度θ１ａは直線Ｌと辺１２ｃとが成す角度と同意であり、辺１２ｂと辺１２ｄとが成す角度θ１ｂは直線Ｌと辺１２ｄとが成す角度と同意である。
【００２３】
ここで、トレンチ１２の寸法については基本的には任意であり、ＳｉＣ半導体基板１０の上に形成する膜の厚みによってアライメントアークが認識できなくならない程度の寸法に設定されていればよい。本実施形態では、図２に示すように、オフ方向に沿う直線Ｌ上において、相対する二つの辺１２ｃ、１２ｄを投影したときの長さをＸ、オフ方向に沿う直線Ｌから相対する二つの辺１２ａ、１２ｂまでの距離Ｙとし、長さＸを５μｍ、距離Ｙを２μｍとしている。つまり、本実施形態では、アライメントマークを構成するトレンチ１２を六角形状としつつ、トレンチ１２がオフ方向を長手方向としたものとなるようにし、その長手方向の両端に、六角形のうちの二つの角部が配置されるようにしている。
【００２４】
続いて、図１Ｃに示されるように、例えばＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＣ半導体基板１０にＳｉＣで構成されるエピタキシャル層１３を成長させる。これにより、エピタキシャル層１３の表面にも、下地となるＳｉＣ半導体基板１０の形状が引き継がれ、エピタキシャル層１３の表面のうちトレンチ１２と対応する位置にトレンチ１４が形成され、これが新たなアライメントマークとなる。そして、アライメントマークを基準とした位置合わせを行って、エピタキシャル層１３の上にマスクを配置し、デバイス形成領域Ｒ２にイオン注入やエッチング等の所定の製造プロセスを行う。
【００２５】
図３ＡはＳｉＣ半導体基板１０にエピタキシャル層１３を成長させた後のアライメントマーク形成領域Ｒ１の部分拡大図であり、図３Ｂは図３Ａに示すアライメントマークのIIIB−IIIB断面図である。このように、ＳｉＣ半導体基板１０にエピタキシャル層１３を成長させた場合には、トレンチ１２のうちオフ方向の下流側では、オフ方向の最も下流側に位置する部分のオフ方向と垂直方向の長さに依存したファセット面が形成される可能性が有る。
【００２６】
しかしながら、本実施形態では、上記したようにトレンチ１２をオフ方向が長手方向となる六角形状としている。そして、トレンチ１２における長手方向の両端のうちのオフ方向の下流に位置する角部について、二つの辺１２ｃ、１２ｄそれぞれとオフ方向に沿う直線Ｌに対して成す角度θ１ａ、θ１ｂが、１０°≦θ１ａ、θ１ｂ≦２２°の範囲に設定されるようにしている。これにより、ＳｉＣ半導体基板１０の上に形成したエピタキシャル層１３にファセット面が形成されないようにできる。そして、アライメントマークとなるトレンチ１４は、トレンチ１２をエピタキシャル層１３の膜厚分小さくした寸法になるものの、トレンチ１２とほぼ同じ形状となる。つまり、図３Ａに示すように、トレンチ１４の開口部は、オフ方向に沿う相対する二つの辺１４ａ、１４ｂと、辺１４ａ、１４ｂの両端それぞれに接続され、オフ方向に対して線対称に配置された一組の二つの辺１４ｃ、１４ｄともう一組の二つの辺１４ｅ、１４ｆを有したものとなる。
【００２７】
ここで、上記したように、角度θ１ａ、θ１ｂを１０°≦θ１ａ、θ１ｂ≦２２°の範囲に設定している理由について、実験結果を参照して説明する。
【００２８】
本発明者らは、開口部が六角形状のトレンチ１２を形成したＳｉＣ半導体基板１０の上に、エピタキシャル層１３を形成した場合において、エピタキシャル層１３に形成されたトレンチ１４の形状がどのように変化するかについて実験を行って調べた。具体的には、図２に示した距離Ｙを２μｍに固定しておいて、長さＸを様々に変化させて、ファセット面の形成され方を確認した。また、角度θ１ａ、θ１ｂについては、同じ角度θとして実験を行った。図４は、実験に用いた試料毎の長さＸ、距離Ｙ、ｔａｎθ、角度θの値を図表としたものである。なお、参考として、長さＸ＝０、つまりトレンチ１２を正方形とした場合についても、実験を行っている。また、図５Ａ〜図５Ｇは、図４に示した試料ＳＳ１、ＳＳ３、ＳＳ５、ＳＳ７、ＳＳ９、ＳＳ１１、ＳＳ１３のエピタキシャル層１３の成膜後の様子を示した図である。
【００２９】
図５Ａに示されるように、角度θ＝９０°の場合には、トレンチ１４におけるオフ方向の下流側において、台形状のファセット面１５が形成されていた。また、図５Ｂ〜図５Ｄに示されるように、角度θ＝５０°、４０°、３４°の場合には、ファセット面１５が徐々に小さくなるものの、六角形状のトレンチ１４のうちオフ方向の下流側に位置する角から延長するようにファセット面１５が形成されていた。
【００３０】
これに対して、図５Ｅに示すように、角度θ＝２２°の場合には、ファセット面１５がほぼ形成されておらず、トレンチ１４の形状がＳｉＣ半導体基板１０に形成してあったトレンチ１２とほぼ同じ形状となっていた。そして、図５Ｆ、図５Ｇに示すように、角度θ＝１６°、１３°の場合についても、角度θ＝２２°の場合と同様であった。したがって、角度θが２２°以下であれば、ファセット面１５がほぼ形成されないようにできると言え、実験によれば、少なくとも角度θが１０°のときまではファセット面１５が形成されていないことが確認された。したがって、本実施形態では、角度θ１ａ、θ１ｂを１０°≦θ１ａ、θ１ｂ≦２２°の範囲に設定しており、これにより、上記効果が得られるようにしている。
【００３１】
次に、図示しない読取装置にてアライメントマークとなるトレンチ１４を読み取る。例えば、読取装置にてアライメントマークを読み取る際には、読取装置を走査させながら複数のレーザ光をエピタキシャル層１３が形成されたＳｉＣ半導体基板１０に照射させ、読取装置にてＳｉＣ半導体基板１０で反射されたレーザ光に含まれる情報を解析する。これにより、トレンチ１４の形成位置を特定することができる。
【００３２】
具体的には、エピタキシャル層１３で反射されるレーザ光の強度は、読取装置における光源とエピタキシャル層１３との距離に依存し、アライメントマークが形成されている部分では形成されていない部分と比較して距離が長くなって強度が弱くなる。このため、読取装置に、例えば、複数の反射されたレーザ光の強度信号を読み取らせることによりアライメントマークの位置を特定することができる。また、読取装置で読み取った強度信号を、強度信号が変化するときにピークが表れる信号に変換させ、変換した信号に基づいてアライメントマークの位置を特定することもできる。
【００３３】
このとき、アライメントマークとなるトレンチ１４にファセット面が形成されていると、ファセット面においてレーザ光が散乱し、読取装置によるアライメントマークの読み取りを高精度に行うことができなくなる。具体的には、アライメントマークの位置を特定する際、ファセット面の形成によりオフ方向の位置の特定に位置ズレが生じることになる。このため、エピタキシャル層１３上に転写マスクなどのマスクを配置する際に位置ズレが生じ、高精度なデバイス製造が行えないなどの問題がある。しかしながら、本実施形態のようなアライメントマークの形状とすると、トレンチ１４にほぼファセット面が形成されないようにできることから、読取装置によるアライメントマークの読み取りを高精度に行うことが可能となる。
【００３４】
そして、このようにしてトレンチ１４で示されるアライメントマークの形成位置を読み取ることで、エピタキシャル層１３へのイオン注入による不純物層の形成工程や、エピタキシャル層１３へのトレンチ形成等を行う際のマスクの位置合わせを行うことができる。
【００３５】
例えば、エピタキシャル層１３の上にマスク材を成膜したのち、転写マスクを用いてマスク材をパターニングし、パターニングされたマスク材をマスクとして用いてエピタキシャル層１３の所望位置にイオン注入による不純物層の形成工程を行うことができる。この際に、トレンチ１４が形成されたエピタキシャル層１３の上にマスク材を配置したときに、マスク材にもトレンチ１４の形状が引き継がれる。そして、トレンチ１４にファセット面が形成されていないことから、マスク材に形成されたトレンチをアライメントマークとして用いて、読取装置にて、高精度にアライメントマークを読み取ることができる。
【００３６】
また、エピタキシャル層１３の上層に、さらにエピタキシャル層を形成する工程を行う場合においても、そのエピタキシャル層にもトレンチ１４と同じ形状のトレンチが受け継がれることになる。その場合でも、上層に形成されるエピタキシャル層に形成されるトレンチにファセット面がほぼ形成されないことから、そのトレンチをアライメントマークとして用いることで、上記と同様の効果を得ることができる。
【００３７】
さらに、図１Ｄに示すように、デバイス形成領域Ｒ２において、アライメントマークを基準とした位置合わせを行ったマスクを用いてエピタキシャル層１３に溝部１６を形成し、さらに、その溝部１６をエピタキシャル層１７で埋込み、溝部１６内にのみエピタキシャル層１３を残すことがある。例えば、エッチバックやＣＭＰ（Chemical Mechanical Polishing）等の平坦化工程によって、溝部１６の外部に形成されたエピタキシャル層１７を除去する。このとき、トレンチ１４内にもエピタキシャル層１７が形成されるが、トレンチ１４の方が溝部１６よりも寸法が大きく、エピタキシャル層１７にもトレンチ１４の形状が引き継がれたトレンチ１８が形成された状態になっているため、平坦化工程を行っても、トレンチ１４の内外においてエピタキシャル層１７がほぼ同じ厚み分除去されることになる。このため、平坦化工程を行った後でも、トレンチ１４もしくはトレンチ１８が残り、アライメントマークが消失しないようにできる。
【００３８】
このようにして、デバイス形成領域Ｒ２に所望の半導体素子が形成されたＳｉＣ半導体装置を製造することができる。例えば、デバイス形成領域Ｒ２にダイオードやトランジスタ等を形成したＳｉＣ半導体装置を製造することができる。
【００３９】
以上説明したように、本実施形態では、トレンチ１２の開口部の上面形状を、オフ方向に対して線対称で、かつ、オフ垂直方向に対しても線対称とされた多角形、ここでは六角形状としている。そして、トレンチ１２の開口部の六角形状を構成する各辺１２ａ〜１２ｆのうちオフ方向の下流側に位置する辺１２ｃ、１２ｄについて、オフ方向に沿う直線Ｌに対して成す角の角度θ１ａ、θ１ｂが、θ１ａ、θ１ｂ≦２２°となるようにしている。より好ましくは、角度θ１ａ、θ１ｂが、１０°≦θ１ａ、θ１ｂ≦２２°の範囲となるようにしている。
【００４０】
これにより、ＳｉＣ半導体基板１０の上にエピタキシャル層１３を形成しても、エピタキシャル層１３に形成されるトレンチ１４にファセット面がほぼ形成されないようにできる。したがって、アライメントマークを読取装置で読み取る際に、ファセット面の影響なく、高精度に読み取ることが可能となる。そして、このようにアライメントマークを高精度に読み取ることが可能になるため、マスクを配置する際の位置ズレなどを抑制でき、高精度なデバイス製造を行うことが可能となる。
【００４１】
また、トレンチ１２については、角度θ１ａ、θ１ｂが１０°≦θ１ａ、θ１ｂ≦２２°の範囲に設定されていればよいため、必ずしも角度θ１ａと角度θ１ｂが同じ値である必要はない。ただし、本実施形態のように、角度θ１ａと角度θ１ｂを同じ値に設定すると、トレンチ１２の内壁面上において、オフ方向に対して対称にエピタキシャル層１３が成長することになり、アライメントマークがオフ方向に対して対称な形状になる。したがって、読取装置にてアライメントマークの位置を特定する際に、オフ方向と垂直な方向に位置ズレが生じることを抑制することができる。
【００４２】
また、トレンチ１２をオフ垂直方向においても線対称としている。したがって、読取装置にてアライメントマークの位置を特定する際に、レーザ光の反射がオフ垂直方向に対して対称となるようにできるため、オフ方向と平行な方向に位置ズレが生じることを抑制することができる。したがって、アライメントマークの位置を特定する際の位置ズレを抑制することができるため、更にＳｉＣ半導体基板１０と転写マスクとの位置合わせを高精度に行うことができる。
【００４３】
なお、トレンチ１２の深さや開口部の寸法については任意であるが、ＳｉＣ半導体基板１０の上に形成するエピタキシャル層１３の膜厚が厚いと、トレンチ１４の開口部の寸法が小さくなり、読取装置によるアライメントマークの読み取りが難しくなる。このため、トレンチ１４の深さや開口部の寸法については、エピタキシャル層１３の膜厚に基づいて設定するのが好ましい。
【００４４】
例えば、トレンチ１２の深さやオフ垂直方向の寸法とエピタキシャル層１３の膜厚との関係とアライメントマークの認識の可否について調べたところ、図６および図７に示す結果が得られた。図６および図７中の“Ｏ”は認識可能であった場合、“Ｘ”は認識不可であった場合を示している。図６に示されるように、トレンチ１２の深さｄが深いほど、また、トレンチ１２のオフ垂直方向の寸法が大きいほど、エピタキシャル層１３の膜厚が大きくても、アライメントマークを認識できるという結果であった。そして、図６に示すトレンチ１２の各深さに対応したアライメントマーク認識可能なエピタキシャル層１３の膜厚について、その上限値を通る近似直線を描くと、エピタキシャル層１３の膜厚をｘ、トレンチ１２の深さをｙとして、近似直線は下記の数式で表された。
【００４５】
［数１］  ｙ＝０．２６３ｘ＋０．００８９
同様に、図７に示すトレンチ１２の各オフ垂直方向の寸法に対応したアライメントマーク認識可能なエピタキシャル層１３の膜厚について、その上限値を通る近似直線を描くと、エピタキシャル層１３の膜厚をｘ、トレンチ１２のオフ垂直方向の寸法をｙとして、近似直線は下記の数式で表された。
【００４６】
［数２］  ｙ＝０．８１０８ｘ＋０．０４９４
したがって、トレンチ１２の深さについては、成長させるエピタキシャル層１３の膜厚×０．２６より深くとすると好ましい。また、トレンチ１２のオフ垂直方向の寸法については、成長させるエピタキシャル層１３の膜厚×０．８より大きくすると好ましい。
【００４７】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対してアライメントマークを複数にしたものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４８】
オフ方向と垂直方向に位置合わせするアライメントマークを形成する際には、例えば、図８Ａに示すようにＳｉＣ半導体基板１０の表面に、オフ垂直方向に沿って延設された短冊状のトレンチ１２を複数本、オフ方向に沿って等間隔に並べるようにすると良い。このように、複数本のトレンチ１２を並べてアライメントマークとする場合、走査した読取装置にてレーザ光の反射光を取得したときに、トレンチ１２が形成された位置において何度もレーザ光の強度信号が変化するようになる。このため、強度信号の変化とトレンチ１２の形成間隔とに基づいて、より的確にアライメントマークの位置を特定することが可能になる。
【００４９】
しかしながら、オフ方向と平行方向に位置合わせする場合にトレンチ１２をオフ垂直方向に延設される短冊状のものにすると、図８Ｂに示すように、ＳｉＣ半導体基板１の表面にエピタキシャル層１３を成膜したときに、広範囲にわたって、トレンチ１４のオフ方向の下流側に台形のファセット面１５が形成される。このため、高精度のアライメントマークの位置を特定することができなくなる。
【００５０】
したがって、図９に示すように、トレンチ１２をオフ垂直方向に複数個等間隔に並べて破線状のアライメントマークを構成すると共に、破線状のアライメントマークをオフ方向に複数本配置する。そして、破線状のアライメントマークのドットの１つ１つを構成するトレンチ１２について、形成間隔を例えば相対する二つの辺１２ａ、１２ｂ間の距離よりも短く、例えば２μｍにすると共に、各トレンチ１２を第１実施形態で説明した構造としている。
【００５１】
すなわち、図２と同様に、各トレンチ１２の開口部の上面形状を、オフ方向に対して線対称で、かつ、オフ垂直方向に対しても線対称とされた六角形状としている。また、トレンチ１２の開口部の六角形状を構成する各辺１２ａ〜１２ｆのうちオフ方向の下流側に位置する辺１２ｃ、１２ｄについて、オフ方向に沿う直線Ｌに対して成す角の角度θ１ａ、θ１ｂが、θ１ａ、θ１ｂ≦２２°となるようにしている。より好ましくは、角度θ１ａ、θ１ｂが、１０°≦θ１ａ、θ１ｂ≦２２°の範囲となるようにしている。
【００５２】
このようにすると、ＳｉＣ半導体基板１０の上にエピタキシャル層１３を形成したときに、１つ１つのトレンチ１４についてはファセット面が形成されないようにできる。このため、ファセット面の影響によって読取装置が照射したレーザ光が散乱することを抑制できる。また、破線状に並べられたアライメントマークを構成する各トレンチ１２の形成間隔を短くすると、破線状に並べた各トレンチ１２の複数に同時にレーザ光が照射されたときに、その全体の反射光の平均値に相当する強度信号を読み取ることができる。このため、アライメントマークをトレンチ１２が破線状に並べられた構成にしつつも、直線状に構成した場合と同様に特定することが可能となる。したがって、より高精度にアライメントマークを特定することができる。
【００５３】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００５４】
例えば、上記各実施形態では、トレンチ１２の開口部が六角形状となるようにしているが、オフ方向の下流に角部が配置される多角形状であれば、他の多角形状であっても良い。
【００５５】
その場合、オフ方向に対して線対称となる多角形でなくても良いが、トレンチ１２の内壁面上において、オフ方向に対して対称にエピタキシャル層１３が成長することになり、アライメントマークがオフ方向に対して対称な形状になる。したがって、読取装置にてアライメントマークの位置を特定する際に、オフ方向と垂直な方向に位置ズレが生じることを抑制することができる。
【００５６】
同様に、トレンチ１２をオフ垂直方向に対して線対称となる多角形としているが、必ずしも線対称にする必要はない。ただし、線対称にすると、読取装置にてアライメントマークの位置を特定する際に、レーザ光の反射がオフ垂直方向に対して対称となるようにできるため、オフ方向と平行な方向に位置ズレが生じることを抑制することができる。したがって、トレンチ１２をオフ垂直方向に対して線対象となる多角形とするのが好ましい。
【００５７】
さらに、上記各実施形態では、４Ｈ型のＳｉＣ半導体基板１０を例に挙げて説明したが、例えば、６Ｈ、３Ｃ型、１５Ｒ等の他の多形のＳｉＣ半導体基板であっでも良い。また、（０００１）面に対するオフ角として４°を例に挙げたが、他の角度であっても構わない。
【符号の説明】
【００５８】
１０                            半導体基板
１１                            マスク材
１２、１４、１８                トレンチ
１２ａ〜１２ｆ、１４ａ〜１４ｆ  辺
１３、１７                      エピタキシャル層
１５                            ファセット面
１６                            溝部
１７                            エピタキシャル層
【図１Ａ】
2019056726.tif 000003
【図１Ｂ】
2019056726.tif 000004
【図１Ｃ】
2019056726.tif 000005
【図１Ｄ】
2019056726.tif 000006
【図２】
2019056726.tif 000007
【図３Ａ】
2019056726.tif 000008
【図３Ｂ】
2019056726.tif 000009
【図４】
2019056726.tif 000010
【図５Ａ】
2019056726.tif 000011
【図５Ｂ】
2019056726.tif 000012
【図５Ｃ】
2019056726.tif 000013
【図５Ｄ】
2019056726.tif 000014
【図５Ｅ】
2019056726.tif 000015
【図５Ｆ】
2019056726.tif 000016
【図５Ｇ】
2019056726.tif 000017
【図６】
2019056726.tif 000018
【図７】
2019056726.tif 000019
【図８Ａ】
2019056726.tif 000020
【図８Ｂ】
2019056726.tif 000021
【図９】
2019056726.tif 000022