(57)【要約】      （修正有）【課題】デジタル回路とアナログ回路が混在する演算回路において、入力信号にノイズが重畳するのを防止する演算回路を提供する。【解決手段】制御回路１は、演算回路１２において、入力される差動信号のオフセットを補正するオートゼロアンプ回路１２ｃと、オートゼロアンプ回路から出力される出力信号をデジタル信号に変換するコンパレータ回路１２ｄを備える。オートゼロアンプ回路とコンパレータ回路は、同一のパッケージ内に構成される。【選択図】図２
2019062450.tif 000002
【特許請求の範囲】
【請求項１】
入力される差動信号のオフセットを補正するオートゼロアンプ回路と、
前記オートゼロアンプ回路から出力される出力信号をデジタル信号に変換するコンパレータ回路と、
を備え、
前記オートゼロアンプ回路と、前記コンパレータ回路とは、同一のパッケージ内に構成される、
演算回路。
【請求項２】
周期的なパルス信号である動作クロックを供給するクロック供給部と、
前記クロック供給部に基づいて動作する論理演算回路と、
を備え、
前記オートゼロアンプ回路は、前記差動信号を増幅し、前記出力信号を出力する第１演算増幅器と、前記第１演算増幅器のオフセット電圧の調整を行う第２演算増幅器と、
を備え、
前記第２演算増幅器のオフセット電圧を調整する第１状態と、前記第１状態においてオフセット電圧が調整された前記第２演算増幅器の出力によって前記第１演算増幅器のオフセット電圧を調整する第２状態とを有し、
前記第１状態と、前記第２状態との切替えタイミング信号は、前記クロック供給部が供給する前記動作クロックによって切り替えられる、
請求項１に記載の演算回路。
【請求項３】
前記論理演算回路を駆動する電源の電源ラインは、正極のパターンと、負極のパターンとが、前記パッケージ内の半導体によってツイストペアパターンとして形成される、
請求項２に記載の演算回路。
【請求項４】
前記論理演算回路の近傍には、バイパスコンデンサが配置される、
請求項２から請求項３のいずれか一項に記載の演算回路。
【請求項５】
前記論理演算回路の負極側電源ラインと、前記コンパレータ回路の負極側電源ラインとは、１つの端子を介して接地される、
請求項２から請求項４のいずれか一項に記載の演算回路。
【請求項６】
請求項１から請求項５のいずれかに記載の演算回路と、
前記差動信号を出力するホール素子と、
前記コンパレータ回路の出力に基づいて、三相交流信号を出力するスイッチング回路と、
を備え、
前記スイッチング回路の出力によってモータを駆動する
制御回路。
【請求項７】
請求項６に記載の制御回路と、
レーザを照射する照射部と、
前記照射部を駆動し、前記レーザを、頭部装着型表示装置が存在する所定の範囲に走査させるモータと、
を備え、
前記頭部装着型表示装置は、
前記レーザを受光した結果に基づいて、前記所定の範囲における位置を検出し、前記位置に応じた画像を表示する、
表示装置姿勢検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算回路、制御回路及び表示装置姿勢検出システムに関する。
【背景技術】
【０００２】
従来、デジタル信号を扱うデジタル回路と、アナログ信号を扱うアナログ回路とを用いて、モータの動作を制御する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１５８２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、基板の実装面積をより小さくするためには、デジタル回路と、アナログ回路とが、同一のパッケージ内に形成されることが好ましい。しかしながら、デジタル回路と、アナログ回路とを同一のパッケージ内に設ける場合、入力される信号対して、ノイズが重畳する。このノイズは、種々のセンサに対して、検出値がばらつき原因となる。したがって、例えば、モータの制御回路において、目標回転速度に対する回転制御のフレの原因となる。また、この回転制御のフレは、上位システムにおけるジッタとなり、システムの性能に悪影響を及ぼす可能性がある。
【０００５】
そこで、本発明は、上述した課題を解決するために、デジタル回路と、少なくともオートゼロアンプ回路を備えるアナログ回路とが、同一のパッケージ内に形成された演算回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の演算回路の一つの態様は、入力される差動信号のオフセットを補正するオートゼロアンプ回路と、前記オートゼロアンプ回路から出力される出力信号をデジタル信号に変換するコンパレータ回路と、を備え、前記オートゼロアンプ回路と、前記コンパレータ回路とは、同一のパッケージ内に構成される。
【０００７】
本発明の演算回路の一つの態様は、周期的なパルス信号である動作クロックを供給するクロック供給部と、前記クロック供給部に基づいて動作する論理演算回路と、を備え、前記オートゼロアンプ回路は、前記差動信号を増幅し、前記出力信号を出力する第１演算増幅器と、前記第１演算増幅器のオフセット電圧の調整を行う第２演算増幅器と、を備え、前記第２演算増幅器のオフセット電圧を調整する第１状態と、前記第１状態においてオフセット電圧が調整された前記第２演算増幅器の出力によって前記第１演算増幅器のオフセット電圧を調整する第２状態と、を有し、前記第１状態と、前記第２状態との切替えタイミング信号は、前記クロック供給部が供給する前記動作クロックによって切り替えられる。
【０００８】
本発明の演算回路の一つの態様は、前記論理演算回路を駆動する電源の電源ラインは、正極のパターンと、負極のパターンとが、前記パッケージ内の半導体によってツイストペアパターンとして形成される。
【０００９】
本発明の演算回路の一つの態様は、前記論理演算回路の近傍には、バイパスコンデンサが配置される。
【００１０】
本発明の演算回路の一つの態様は、前記オートゼロアンプ回路の負極側電源ラインと、前記コンパレータ回路の負極側電源ラインとは、１つの端子を介して接地される。
【００１１】
本発明の制御回路の一つの態様は、上述した演算回路と、前記差動信号を出力するホール素子と、前記コンパレータ回路の出力に基づいて、三相交流信号を出力するスイッチング回路と、を備え、前記スイッチング回路の出力によってモータを駆動する。
【００１２】
本発明の表示装置姿勢検出システムの一つの態様は、上述した制御回路と、レーザを照射する照射部と、前記照射部を駆動し、前記レーザを、頭部装着型表示装置が存在する所定の範囲に走査させるモータと、を備え、前記頭部装着型表示装置は、前記レーザを受光した結果に基づいて、前記所定の範囲における位置を検出し、前記位置に応じた画像を表示する。
【発明の効果】
【００１３】
デジタル回路と、アナログ回路とが、同一のパッケージ内に形成された演算回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係る演算回路の概要を示す図である。
【図２】第１実施形態の制御回路の構成の一例を示す図である。
【図３】第１実施形態に係る演算増幅回路の構成の一例を示す図である。
【図４】第１実施形態に係る演算回路の電源ラインの配線の一例を示す図である。
【図５】コンパレータ回路の出力信号の一例を示す図である。
【図６】第２実施形態の表示装置姿勢検出システムの概要を示す図である。
【発明を実施するための形態】
【００１５】
［第１実施形態］
以下、本発明の第１実施形態について図面を参照しながら説明する。まず、図１を参照して、演算回路１０の概要について説明する。
【００１６】
＜１−１．演算回路１０の概要＞
図１は、第１実施形態に係る演算回路１０の概要を示す図である。
図１に示される一例において、演算回路１０は、デジタル回路１１と、アナログ回路１２とを同一のパッケージ内に備える。演算回路１０は、例えば、さまざまな機能を備えた汎用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。演算回路１０が備えるデジタル回路１１とは、例えば、マイクロコンピュータ（以下、マイコン１１ａ）である。マイコン１１ａは、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のメモリと、各種インターフェースとを備える。なお、デジタル回路１１は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）を備えていてもよい。デジタル回路１１は、周期的なパルス信号（以下、動作クロック）に基づいて動作する。動作クロックは、クロック供給部（不図示）から供給される。ここで、汎用ＩＣとは、論理演算回路の一例である。
【００１７】
アナログ回路１２は、例えば、ＤＣ−ＤＣコンバータ１２ａと、レギュレータ１２ｂと、演算増幅回路１２ｃと、コンパレータ回路１２ｄと、ゲートドライバ１２ｅとを備える。ＤＣ−ＤＣコンバータ１２ａ及びレギュレータ１２ｂは、演算回路１０に印加される電源電圧ＶＭを、演算回路１０の各部に用いられる電圧に変換する。ＤＣ−ＤＣコンバータ１２ａは、例えば、デジタル回路１１と、演算増幅回路１２ｃと、コンパレータ回路１２ｄとに用いられる電圧（図示する３．３Ｖ）に電源電圧ＶＭを変換する。レギュレータ１２ｂは、例えば、演算回路１０のうち、ゲートドライバ１２ｅに用いられる電圧（図示する１２Ｖ）に電源電圧ＶＭを変換する。
【００１８】
演算増幅回路１２ｃは、検出対象を検出するセンサが検出した検出結果を示す信号（以下、検出結果信号）を増幅する。コンパレータ回路１２ｄは、演算増幅回路１２ｃが増幅した信号（以下、増幅信号）と、基準信号とを比較し、デジタル信号を出力する。このデジタル信号は、例えば、増幅信号が基準信号よりも高い場合、ハイレベルを示し、増幅信号が基準信号よりも低い場合、ローレベルを示す。ゲートドライバ１２ｅは、マイコン１１ａから出力された制御信号を、スイッチング素子がオン動作するレベルの電圧に変換する素子である。マイコン１１ａは、コンパレータ回路１２ｄから供給されたデジタル信号に基づいて、各種処理を行う。各種処理とは、例えば、ゲートドライバ１２ｅに制御信号を供給する処理である。
【００１９】
＜１−２．制御回路１の構成＞
図２は、第１実施形態の制御回路１の構成の一例を示す図である。
制御回路１は、モータ（以下、モータＭＴ）の駆動を制御する回路である。制御回路１は、演算回路１０と、磁気センサ（以下、ホール素子２０）と、インバータ３０と、を備える。ホール素子２０は、駆動されるモータＭＴの磁気を検出し、検出した検出結果信号を演算増幅回路１２ｃに供給する。ここで、検出結果信号とは、例えば、差動信号である。インバータ３０は、ゲートドライバ１２ｅが出力する制御信号に基づいて、インバータ３０を動作させる。制御信号とは、例えば、パルス幅変調信号（以下、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号）である。ゲートドライバ１２ｅは、マイコン１１ａから出力された制御信号を、インバータ３０のスイッチング素子がオン動作するレベルに変換する。インバータ３０は、ゲートドライバ１２ｅから供給された制御信号に基づいて、モータＭＴを駆動する。ここで、モータＭＴは、三相モータであって、ゲートドライバ１２ｅは、三相モータを駆動する。
なお、マイコン１１ａは、インバータ３０から出力される過電流信号に更に基づいて、ゲートドライバ１２ｅに制御信号を供給してもよい。過電流信号とは、モータＭＴに過電流が流れていることが検出されたことを示す信号である。
【００２０】
ここで、汎用ＩＣである演算回路１０の演算増幅回路１２ｃは、一般に、ノイズ対策が施された演算増幅回路ではない可能性がある。したがって、演算増幅回路１２ｃが増幅した増幅信号には、ノイズが重畳する。この場合、コンパレータ回路１２ｄが出力するデジタル信号は、基準信号と、ノイズが重畳した増幅信号とに基づいて出力される。このため、デジタル信号は、モータＭＴの回転に伴い検出される磁気の極性が変化するタイミングを適切に示す信号ではない可能性がある。したがって、マイコン１１ａが、デジタル信号に基づいてゲートドライバ１２ｅを制御することによってモータＭＴが駆動される場合、モータＭＴの回転は適切に制御されていない場合がある。本実施形態の演算回路１０における演算増幅回路１２ｃは、ノイズの影響を低減する構成を備える。以下、演算増幅回路１２ｃの詳細について説明する。
【００２１】
＜１−３．演算増幅回路１２ｃの構成について＞
図３は、第１実施形態に係る演算増幅回路１２ｃの構成の一例を示す図である。
ここで、演算増幅回路１２ｃとは、オートゼロアンプ回路の一例である。図３に示される一例において、演算増幅回路１２ｃは、入力端子ｔ１と、出力端子ｔ２と、第１演算増幅器ＯＰ１と、第２演算増幅器ＯＰ２と、三極スイッチＳＷ１と、三極スイッチＳＷ２と、コンデンサＣ１と、コンデンサＣ２とを備える。三極スイッチＳＷ１及び三極スイッチＳＷ２は、第１端子ｔＺと、第２端子ｔＳと、コモン端子ｔＣＭとを備える。入力端子ｔ１は、正極端子（図示する「＋」）と、負極端子（図示する「−」）とを備える。第１演算増幅器ＯＰ１及び第２演算増幅器ＯＰ２は、ＮＵＬＬ端子（図示する「ＲＥＦ」）を備える。第１演算増幅器ＯＰ１及び第２演算増幅器ＯＰ２は、ＮＵＬＬ端子に入力された電圧を基準としてオフセットが調整される。第１演算増幅器ＯＰ１及び第２演算増幅器ＯＰ２は、同様の特性を有する素子である。第１演算増幅器ＯＰ１及び第２演算増幅器ＯＰ２は、例えば、同一パッケージの演算回路１０内の同一材料に形成された素子である。
【００２２】
入力端子ｔ１の正極端子と、第１演算増幅器ＯＰ１の非反転入力端子と、三極スイッチＳＷ１の第２端子ｔＳとが接続される。入力端子ｔ１の負極端子と、第１演算増幅器ＯＰ１の反転入力端子と、第２演算増幅器ＯＰ２の反転入力端子と、三極スイッチＳＷ１の第１端子ｔＺとは、接続される。第２演算増幅器ＯＰ２の非反転入力端子と、三極スイッチＳＷ１のコモン端子ｔＣＭとは、接続される。第１演算増幅器ＯＰ１の出力端子と、出力端子ｔ２とは、接続される。第２演算増幅器ＯＰ２の出力端子と、三極スイッチＳＷ２のコモン端子ｔＣＭとは、接続される。第１演算増幅器ＯＰ１のＮＵＬＬ端子と、三極スイッチＳＷ２の第２端子ｔＳと、コンデンサＣ１の一端とは、接続される。コンデンサＣ１の他の一端は接地される。第２演算増幅器ＯＰ２のＮＵＬＬ端子と、三極スイッチＳＷ２の第１端子ｔＺと、コンデンサＣ２の一端とは、接続される。コンデンサＣ２の他の一端は接地される。
【００２３】
＜１−４．演算増幅回路１２ｃの動作について＞
演算増幅回路１２ｃは、三極スイッチＳＷ１及び三極スイッチＳＷ２の接続状態に応じた２つの状態を有する。三極スイッチＳＷ１及び三極スイッチＳＷ２は、演算増幅回路１２ｃが有する２つの状態に応じて切り替えられる開閉器である。以降の説明において、演算増幅回路１２ｃが有する２つの状態を、第１状態及び第２状態と記載する。第１状態とは、第２演算増幅器ＯＰ２のオフセット電圧を調整する状態である。また、第２状態とは、第１演算増幅器ＯＰ１のオフセット電圧を調整する状態である。三極スイッチＳＷ１及び三極スイッチＳＷ２は、クロック供給部から供給される動作クロックに基づいて切り替えられる。演算増幅回路１２ｃは、第１状態と、第２状態とを交互に繰り返す。したがって、第１状態と、第２状態とは、動作クロックに基づいて切り替えられる。入力端子ｔ１には、ホール素子２０から差動信号の検出結果信号が入力される。第１演算増幅器ＯＰ１は、第１状態及び第２状態にかかわらず、入力された検出結果信号を増幅し、増幅信号（図示する増幅信号ＯＳ）を出力する。以下、第１状態と、第２状態の詳細について説明する。
【００２４】
第１状態において、三極スイッチＳＷ１及び三極スイッチＳＷ２は、第１端子ｔＺと、コモン端子ｔＣＭとが接続される。これにより、第２演算増幅器ＯＰ２の反転入力端子と、非反転入力端子とが接続される。第２演算増幅器ＯＰ２の出力端子からは、第２演算増幅器ＯＰ２のオフセット電圧が出力され、第２演算増幅器ＯＰ２のＮＵＬＬ端子に入力される。また、コンデンサＣ２には、第２演算増幅器ＯＰ２のオフセット電圧がチャージされる。
【００２５】
第２状態において、三極スイッチＳＷ１及び三極スイッチＳＷ２は、第２端子ｔＳと、コモン端子ｔＣＭとが接続される。第２演算増幅器ＯＰ２のＮＵＬＬ端子には、第１状態においてコンデンサＣ２にチャージされた第２演算増幅器ＯＰ２のオフセット電圧を示す電圧が入力される。したがって、第２演算増幅器ＯＰ２は、第２状態において、オフセット電圧が補正された状態によって動作する。また、第２状態において、第２演算増幅器ＯＰ２には、第１演算増幅器ＯＰ１と同様に検出結果信号が入力される。上述したように、第１演算増幅器ＯＰ１と、第２演算増幅器ＯＰ２とは、同様の特性を有する素子である。したがって、第２状態において第２演算増幅器ＯＰ２は、オフセット電圧が補正された状態によって第１演算増幅器ＯＰ１のオフセット電圧と同様の電圧を出力する。第２演算増幅器ＯＰ２が出力した第１演算増幅器ＯＰ１のオフセット電圧と同様の電圧は、第１演算増幅器ＯＰ１のＮＵＬＬ端子に入力される。したがって、第１演算増幅器ＯＰ１は、第２状態において、オフセット電圧が補正された状態によって動作する。また、第２演算増幅器ＯＰ２が出力した第１演算増幅器ＯＰ１のオフセット電圧と同様の電圧は、コンデンサＣ１にチャージされる。
第２状態においてコンデンサＣ１に第１演算増幅器ＯＰ１のオフセット電圧がチャージされることに伴い、次の第１状態において、第１演算増幅器ＯＰ１は、ＮＵＬＬ端子に接続されるコンデンサＣ１によってオフセット電圧を補正する。したがって、第１演算増幅器ＯＰ１は、第１状態において、オフセット電圧が補正された状態によって動作する。その結果、１／ｆノイズを低減することができる。
【００２６】
演算増幅回路１２ｃの２つの状態は、検出結果信号の周期よりも十分に短い周期によって繰り返される。具体的には、アナログ回路１２の２つの状態は検出結果信号の周期の半分以下の周期によって繰り返される。
【００２７】
＜１−５．電源ラインの配線について＞
図４は、第１実施形態に係る演算回路１０の電源ラインの配線の一例を示す図である。
ここで、演算回路１０は、複数の外部端子を備える。図４には、演算回路１０が備える外部端子の一部である、デジタル電圧端子ｔＶＤと、入力端子ｔ１と、アナログ電圧端子ｔＶＡと、共通接地端子ｔＧＮＤとの４つの端子が示される。デジタル電圧端子ｔＶＤは、デジタル回路１１において用いられる電圧（この一例では、３．３Ｖ）を出力する端子である。入力端子ｔ１は、アナログ回路１２に検出結果信号が入力される端子であって、ホール素子２０と接続される端子である。アナログ電圧端子ｔＶＡは、アナログ回路１２において用いられる電圧（この一例では、１２Ｖ）を出力する端子である。
なお、上述では、デジタル電圧端子ｔＶＤと、共通接地端子ｔＧＮＤと、入力端子ｔ１と、アナログ電圧端子ｔＶＡとが外部端子である場合について説明したが、これに限られない。デジタル電圧端子ｔＶＤと、共通接地端子ｔＧＮＤと、入力端子ｔ１と、アナログ電圧端子ｔＶＡとは、例えば、演算回路１０内に配置される内部端子であってもよい。また、デジタル電圧端子ｔＶＤと、共通接地端子ｔＧＮＤと、入力端子ｔ１と、アナログ電圧端子ｔＶＡとは、端子として構成されていなくてもよい。この場合、各端子は、上述した電圧の電位と同電位となる配線の総称である。以降の説明では、説明の便宜上、デジタル電圧端子ｔＶＤと、共通接地端子ｔＧＮＤと、入力端子ｔ１と、アナログ電圧端子ｔＶＡとが外部端子である場合について説明する。
【００２８】
図４に示される一例では、デジタル回路１１において用いられる電圧と、アナログ回路１２において用いられる電圧とは、共通の端子（共通接地端子ｔＧＮＤ）によって接地される。また、デジタル回路１１と、デジタル電圧端子ｔＶＤとを接続する配線（以下、配線ＬＮ１）と、デジタル回路１１と、共通接地端子ｔＧＮＤとを接続する配線（以下、配線ＬＮ２）とは、撚り対線として配置される（図示する対線箇所ＳＣＴ）。具体的には、配線ＬＮ１と、配線ＬＮ２とは、撚り対線となるように演算回路１０を形成する材料に形成される。撚り対線は、パッケージが実装される面と平行な面上において撚られる構成であってもよく、当該面とは直交する方向に撚られる構成であってもよい。演算回路１０を形成する材料とは、例えば、半導体材料である。配線ＬＮ１とは、電源ラインの正極のパターンの一例である。また、配線ＬＮ２とは、電源ラインの負極のパターンの一例である。
【００２９】
また、図４に示される一例では、デジタル回路１１の近傍であって、配線ＬＮ１と、配線ＬＮ２との間に、バイパスコンデンサ（以下、バイパスコンデンサＣｂｐ）が配置される。バイパスコンデンサＣｂｐの容量は、デジタル回路１１の動作によって、配線ＬＮ１及び配線ＬＮ２の電位に影響が表れない程度の容量である。バイパスコンデンサＣｂｐの容量は、例えば、制御信号（ＰＷＭ信号）の出力に応じて配線ＬＮ１及び配線ＬＮ２の電位が変動する程度が少なくなる容量である。
【００３０】
＜１−５．第１実施形態のまとめ＞
以上説明したように、本実施形態の演算回路１０は、入力される差動信号のオフセットを補正するオートゼロアンプ回路（この一例では、演算増幅回路１２ｃ）と、演算増幅回路１２ｃから出力される出力信号（この一例では、増幅信号）をデジタル信号に変換するコンパレータ回路１２ｄと、を備え、演算増幅回路１２ｃと、コンパレータ回路１２ｄとは、同一のパッケージ内に構成される。本実施形態の演算回路１０によれば、デジタル回路と、アナログ回路とが、同一のパッケージ内に形成することができる。
【００３１】
また、本実施形態の演算回路１０は、周期的なパルス信号である動作クロックを供給するクロック供給部と、クロック供給部に基づいて動作する論理演算回路（この一例では、マイコン１１ａ）と、を備え、演算増幅回路１２ｃは、差動信号を増幅し、信号を出力する第１演算増幅器ＯＰ１と、第１演算増幅器ＯＰ１のオフセット電圧の調整を行う第２演算増幅器ＯＰ２と、を備え、第２演算増幅器ＯＰ２のオフセット電圧を調整する第１状態と、第１状態においてオフセット電圧が調整された第２演算増幅器ＯＰ２の出力によって第１演算増幅器ＯＰ１のオフセット電圧を調整する第２状態と、を有し、第１状態と、第２状態との切替えタイミング信号は、クロック供給部が供給する動作クロックによって切り替えられる。
【００３２】
図５は、コンパレータ回路１２ｄの出力信号の一例を示す図である。
ここで、汎用ＩＣに搭載される増幅器は、一般に、ホール素子２０の検出結果等、微小な信号を増幅する際に適した特性ではない可能性がある。具体的には、ホール素子２０の検出結果の増幅に適した特性ではない増幅器の増幅信号（図示する波形ＷＶ２）は、ホール素子２０の検出結果の増幅に適した演算増幅器の増幅信号（図示する波形ＷＶ１）と比較して、増幅信号にノイズ（例えば、１／ｆノイズ）が重畳する場合があった。これに伴い、図示する波形ＷＶ２の増幅信号に基づくデジタル信号（図示する波形ＷＶ４）には、図示する波形ＷＶ１の増幅信号に基づくデジタル信号（図示する波形ＷＶ３）と比較して、ジッタが発生する。この場合、コンパレータ回路１２ｄが出力するデジタル信号は、モータＭＴの回転に伴い検出される磁気の極性が変化するタイミングを適切に示す信号ではない可能性がある。したがって、このデジタル信号に基づいてマイコン１１ａがゲートドライバ１２ｅを制御することに伴い、モータＭＴの回転は、適切に制御されない場合がある。
【００３３】
本実施形態の演算回路１０の演算増幅回路１２ｃによれば、第１演算増幅器ＯＰ１及び第２演算増幅器ＯＰ２のオフセット電圧を調整（補正）することができる。これにより、本実施形態の演算回路１０は、汎用ＩＣに搭載される第１演算増幅器ＯＰ１や第２演算増幅器ＯＰ２であっても、増幅信号にノイズが重畳することを抑制することができる。特に、オフセット電圧を補正することにより、低周波の１/ｆノイズを低減することができる。したがって、本実施形態の演算回路１０において、マイコン１１ａは、適切なデジタル信号に基づいてゲートドライバ１２ｅを制御し、モータＭＴを駆動するとこができる。
【００３４】
また、本実施形態の演算回路１０の演算増幅回路１２ｃにおいて、三極スイッチＳＷ１及び三極スイッチＳＷ２は、動作クロックによって開閉状態が切り替えられる。これにより、本実施形態の演算回路１０は、汎用ＩＣ内の簡便な構成によって、演算増幅回路１２ｃの状態を第１状態及び第２状態に切り換えることができる。
【００３５】
また、本実施形態の演算回路１０において、論理演算回路（この一例では、マイコン１１ａ）を駆動する電源の電源ラインは、正極のパターン（この一例では、配線ＬＮ１）と、負極のパターン（この一例では、配線ＬＮ２）とが、パッケージ内の半導体によってツイストペアパターンとして形成される。ここで、デジタル回路１１の電源が接地される端子と、アナログ回路１２の電源が接地される端子が共通（つまり、共通接地端子ｔＧＮＤ）であると、デジタル回路１１の動作が、共通接地端子ｔＧＮＤの電位に影響する場合がある。これにより、アナログ回路１２の動作に影響する可能性がある。本実施形態の演算回路１０によれば、配線ＬＮ１と、配線ＬＮ２とを撚り対線にすることにより、パターンのインダクタンス成分を低減し、ノイズの影響を受けにくくすることができる。
【００３６】
また、本実施形態の演算回路１０において、マイコン１１ａ（デジタル回路１１）の近傍には、バイパスコンデンサＣｂｐが配置される。本実施形態の演算回路１０によれば、デジタル電圧端子ｔＶＤと、共通接地端子ｔＧＮＤとの近接によるループ面積を小さくし、ノイズの影響を受けにくくすることができる。これにより、本実施形態の演算回路１０は、デジタル回路１１の動作が、共通接地端子ｔＧＮＤの電位に影響することを抑制することができる。
【００３７】
また、本実施形態の演算回路１０において、演算増幅回路１２ｃ（アナログ回路１２）の負極側電源ラインと、コンパレータ回路１２ｄ（デジタル回路１１）の負極側電源ラインとは、１つの端子（この一例では、共通接地端子ｔＧＮＤ）を介して接地される。これにより、演算回路１０は、新たに接地端子を設けることなく、デジタル回路１１及びアナログ回路１２を接地することができる。これにより、本実施形態の演算回路１０は、新たに端子を設ける場合と比較して、パッケージのサイズを小さくすることができる。
【００３８】
また、本実施形態の制御回路１は、演算回路１０と、差動信号を出力するホール素子２０と、コンパレータ回路１２ｄの出力に基づいて、三相交流信号を出力するスイッチング回路（この一例では、インバータ３０）と、を備え、インバータ３０の出力によってモータＭＴを駆動する。これにより、本実施形態の制御回路１は、デジタル回路と、アナログ回路とが、同一のパッケージ内に形成した演算回路１０によって、モータＭＴを制御することができる。したがって、本実施形態の制御回路１は、実装面積の小さい演算回路１０によってモータＭＴを制御することができる。
【００３９】
［第２実施形態］
以下、本発明の第２実施形態の表示装置姿勢検出システム（以下、表示装置姿勢検出システムＳ）、図面を参照しながら説明する。なお、上述した第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００４０】
＜２−１．表示装置姿勢検出システムの概要＞
図６は、第２実施形態の表示装置姿勢検出システムＳの概要を示す図である。
具体的には、図６は、表示装置姿勢検出システムＳが設置される空間を示す図である。
以降の説明において、表示装置姿勢検出システムＳが設置される空間を単に空間とも記載する。また、以降の説明において、空間の方向を説明する場合、ＸＹＺ直交座標系を用いて説明する。図６に示される一例において、ＸＹ平面は、空間の床面と平行な面である。また、Ｚ軸は、空間の高さ方向を示す軸である。以降の説明において、Ｘ軸の正の方向を右、又は右方向と記載し、Ｘ軸の負の方向を左、又は左方向と記載する。
【００４１】
表示装置姿勢検出システムＳは、制御回路１と、モータＭＴと、ミラーＭと、照射部ＩＰとを備える。モータＭＴは、制御回路１の制御によって駆動される。照射部ＩＰは、レーザ光（図示する、レーザ光Ｌ）を照射する。レーザ光Ｌは、ミラーＭによって反射される。ミラーＭと、モータＭＴとは、接続される。ミラーＭのレーザ光Ｌの入射角に対する角度は、モータＭＴの駆動に伴って変化される。これにより、表示装置姿勢検出システムＳは、所定の範囲（図示する範囲ＡＲ）にレーザ光Ｌを走査する。
【００４２】
範囲ＡＲには、頭部に装着されて用いられる表示装置（以下、表示装置ＶＲ）を装着した被体験者（以下、被体験者Ｐ）が存在する。表示装置ＶＲとは、例えば、ＶＲ（Ｖｉｒｔｕａｌ  Ｒｅａｌｉｔｙ）ゴーグルである。表示装置ＶＲには、複数の受光センサ（以下、受光センサＣＣ）が備えられる。受光センサＣＣは、表示装置姿勢検出システムＳ（照射部ＩＰ）が照射するレーザ光Ｌを受光するセンサである。
表示装置姿勢検出システムＳは、所定の時間間隔においてレーザ光Ｌを範囲ＡＲに対して走査する。表示装置ＶＲは、各受光センサＣＣのレーザ光Ｌの受光角度や、表示装置姿勢検出システムＳからレーザ光Ｌが発光されてから各受光センサＣＣがレーザ光Ｌを受光するまでの時間差等から、範囲ＡＲにおける表示装置ＶＲ（被体験者Ｐ）の位置及び向きを検出する。
【００４３】
図６に示される一例において、被体験者Ｐは、空間の右方向を向いている。各受光センサＣＣは、この状態において表示装置姿勢検出システムＳから走査されるレーザ光Ｌを受光し、表示装置ＶＲは、被体験者Ｐが右方向を向いていることを検出する。表示装置ＶＲは、検出した方向に基づいて、当該方向に応じた画像を表示する。これにより、被体験者Ｐは、ＶＲを体験することができる。
【００４４】
なお、表示装置ＶＲは、高さ方向に受光センサＣＣを配置し、ＸＹ平面における向きの他、Ｚ軸方向の向きを含む三次元方向の被体験者Ｐの向きを検出し、検出した方向に基づいて画像を表示してもよい。
【００４５】
＜２−２．第２実施形態のまとめ＞
以上説明したように、本実施形態の表示装置姿勢検出システムＳは、制御回路１と、
レーザ光Ｌを照射する照射部ＩＰと、照射部ＩＰを駆動し、レーザ光Ｌを、頭部装着型表示装置（この一例では、表示装置ＶＲ）が存在する所定の範囲（この一例では、範囲ＡＲ）に走査させるモータＭＴと、を備え、表示装置ＶＲは、レーザ光Ｌを受光した結果に基づいて、範囲ＡＲにおける位置を検出し、位置に応じた画像を表示する。
【００４６】
ここで、演算回路１０の演算増幅回路１２ｃが増幅する増幅信号にノイズ（例えば、１／ｆノイズ）が重畳する場合、表示装置姿勢検出システムＳは、範囲ＡＲに適切なタイミングにおいてレーザ光Ｌを照射することが困難である可能性がある。この場合、表示装置ＶＲは、適切に当該表示装置ＶＲ（被体験者Ｐ）の位置を検出することが困難である場合がある。具体的には、表示装置ＶＲは、増幅信号のノイズに応じたデジタル信号のジッタの時間だけ、画像を表示するタイミングがずれる場合がある。表示装置ＶＲが適切なタイミングで画像を表示しない場合、被体験者Ｐの動作と、画像の表示タイミングとにずれが生じ、被体験者Ｐは、不快感（ＶＲ酔い）を感じる場合がある。
【００４７】
本実施形態の表示装置姿勢検出システムＳによれば、モータＭＴは、増幅信号にノイズが重畳することが抑制された演算回路１０を備える制御回路１によって駆動される。これにより、本実施形態の表示装置姿勢検出システムＳは、範囲ＡＲに適切なタイミングにおいてレーザ光Ｌを照射することができる。したがって、表示装置ＶＲは、適切なタイミングにおいて画像を表示することができる。これにより、本実施形態の表示装置姿勢検出システムＳは、被体験者Ｐが表示装置ＶＲの画像によって不快感（ＶＲ酔い）を感じることを抑制することができる。
【００４８】
また、上記実施形態及び各変形例における構成は、相互に矛盾しない限り適宜組み合わせられてよい。
【００４９】
例えば、本発明の制御回路１は、シーリングファン等のインペラ（羽）を回転させるためのモータにおける制御回路に用いられても良い。本発明の構成を用いることで、回転速度のフレが低減されるため、上位システムとなるシーリングファンにおいて、騒音・振動を低減することができる。
【００５０】
例えば、本発明の制御回路１は、コピー機等のＯＡ機器の紙送り用のモータにおける制御回路に用いられても良い。本発明の構成を用いることで、回転速度のフレが低減されるため、より印字ミスを低減することができる。
【符号の説明】
【００５１】
１…制御回路、１０…演算回路、１１…デジタル回路、１１ａ…マイコン、１２…アナログ回路、１２ａ…コンバータ、１２ｂ…レギュレータ、１２ｃ…演算増幅回路、１２ｄ…コンパレータ回路、１２ｅ…ゲートドライバ、２０…ホール素子、３０…インバータ、ＡＲ…範囲、Ｃ１…コンデンサ、Ｃ２…コンデンサ、Ｃｂｐ…バイパスコンデンサ、ＣＣ…受光センサ、ＩＣ…汎用、ＩＰ…照射部、Ｌ…レーザ光、ＬＮ１…配線、ＬＮ２…配線、Ｍ…ミラー、ＭＴ…モータ、ＯＰ１…第１演算増幅器、ＯＰ２…第２演算増幅器、ＶＭ…電源電圧、ＶＲ…表示装置、Ｐ…被体験者、Ｓ…表示装置姿勢検出システム、ＳＣＴ…対線箇所、ＳＷ１…三極スイッチ、ＳＷ２…三極スイッチ、ｔ１…入力端子、ｔ２…出力端子、ｔＧＮＤ…共通接地端子、ｔＶＡ…アナログ電圧端子、ｔＶＤ…デジタル電圧端子
【図１】
2019062450.tif 000003
【図２】
2019062450.tif 000004
【図３】
2019062450.tif 000005
【図４】
2019062450.tif 000006
【図５】
2019062450.tif 000007
【図６】
2019062450.tif 000008