(57)【要約】      （修正有）【課題】電子装置または電子モジュールで、電子部品が傾いて実装され、実装不良または使用時において乖離してしまうことを低減させることが可能な電子素子実装用基板を提供する。【解決手段】電子モジュール３１において、電子素子実装用基板１は、基板２と、部品パッド５と、第１貫通導体と、第２貫通導体を有している。部品パッド５は基板２の上面に設けられている。部品パッド５は電子部品１１が実装される。基板２は、部品パッド５と電気的に接続され、基板２の内部に位置する第１貫通導体および第２貫通導体を有している。部品パッド５は、平面視において、部品パッド５の中心を通る仮想線を境界として２つの領域を有している。第１貫通導体の中心である第１の中心と第２貫通導体の中心である第２の中心とは、部品パッド５の中心を通る仮想線を境界とする異なる領域に位置している。【選択図】図２
2019062087.tif 000002
【特許請求の範囲】
【請求項１】
電子素子が実装される実装領域を有する基板と、
前記基板の上面に位置し、電子部品が実装される部品パッドと、
前記部品パッドと電気的に接続され、前記基板の内部に位置する第１貫通導体および第２貫通導体と、を備えており、
前記部品パッドは、平面視において、前記部品パッドの中心を通る仮想線を境界として２つの領域を有しており、前記第１貫通導体の第１の中心と前記第２貫通導体の第２の中心とは異なる領域に位置していることを特徴とする電子素子実装用基板。
【請求項２】
前記部品パッドは平面視で矩形状であり、前記仮想線は前記部品パッドの１辺と平行であることを特徴とする請求項１に記載の電子素子実装用基板。
【請求項３】
前記基板は平面視で矩形状であり、前記仮想線は前記基板の１辺と平行であることを特徴とする請求項１に記載の電子素子実装用基板。
【請求項４】
平面視において前記第１貫通導体と前記第２貫通導体とは前記仮想線と離れて位置していることを特徴とする請求項１〜３のいずれか１つに記載の電子素子実装用基板。
【請求項５】
前記第１貫通導体と前記第２貫通導体とは、対角線上に位置していることを特徴とする請求項１〜２または４のいずれか１つに記載の電子素子実装用基板。
【請求項６】
前記部品パッドと、前記第１貫通導体および前記第２貫通導体とは、一体化していることを特徴とする請求項１〜５のいずれか１つに記載の電子素子実装用基板。
【請求項７】
前記基板の上面に位置し、電子部品が実装される、平面視において矩形状の第２部品パッドと、
前記第２部品パッドと電気的に接続され、前記基板の内部に位置する第３貫通導体および第４貫通導体と、をさらに備えていることを特徴とする請求項１または請求項２、もしくは請求項４〜６のいずれか１つに記載の電子素子実装用基板。
【請求項８】
前記第２部品パッドは、平面視において、前記第２部品パッドの中心を通る第２仮想線を境界として２つの領域を有しており、前記第３貫通導体の第３の中心と前記第４貫通導体の第４の中心とは異なる領域に位置していることを特徴とする請求項７に記載の電子素子実装用基板。
【請求項９】
平面視において前記第３貫通導体と前記第４貫通導体は前記第２仮想線と離れて位置していることを特徴とする請求項８に記載の電子素子実装用基板。
【請求項１０】
前記第２部品パッドは、平面視で矩形状であり、前記第３貫通導体と前記第４貫通導体とは、対角線上に位置していることを特徴とする請求項７〜９のいずれか１つに記載の電子素子実装用基板。
【請求項１１】
前記第２部品パッドと、前記第３貫通導体および前記第４貫通導体とは、一体化していることを特徴とする請求項７〜１０のいずれか１つに記載の電子素子実装用基板。
【請求項１２】
平面視において、前記基板は、中央部に貫通孔を有することを特徴とする請求項１〜１１のいずれか１つに記載の電子素子実装用基板。
【請求項１３】
請求項１〜１２のいずれか１つに記載の電子素子実装用基板と、
前記電子素子実装用基板に実装された電子素子と、を備えたことを特徴とする電子装置。
【請求項１４】
請求項１３に記載の電子装置と、
前記部品パッドに実装された電子部品と
前記電子装置の上面に位置した筐体とを備えたことを特徴とする電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子または集積回路等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。
【背景技術】
【０００２】
従来より、絶縁層からなる配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板に電子素子および電子部品が実装された電子装置および電子モジュールが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開２０１４／０２０９７５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の電子素子実装用基板は、電子素子を実装する電極パッドと、電子部品を実装する部品パッドと、部品パッドと電気的に接続している貫通導体を有している。このような電子素子実装用基板は一部において部品パッドと、基板の内部に設けられたその他の配線との電気的な接続性をより高いものとし、かつ電子部品から基板の内部に設けられたその他の配線との電気抵抗値を下げるために、貫通導体は1つの部品パッドにおいて複数
設けられる場合がある。また、電子部品の小型化に伴い、部品パッドは小型化している場合もある。このような場合において、貫通導体が２つ以上あると、貫通導体間の距離が小さくなる場合がある。その結果、貫通導体間の基板（部品パッド）が凸形状となる場合があり、電子部品を実装する工程において傾く場合が懸念されていた。
【課題を解決するための手段】
【０００５】
電子素子実装用基板は基板と、部品パッドと、第１貫通導体と、第２貫通導体を有している。基板は、電子素子が実装される実装領域を有する。部品パッドは基板の上面に設けられている。部品パッドは電子部品が実装される。基板は、部品パッドと電気的に接続され、基板の内部に位置する第１貫通導体および第２貫通導体を有している。部品パッドは、平面視において、部品パッドの中心を通る仮想線を境界として２つの領域を有している。第１貫通導体の中心と前記第２貫通導体の中心とは部品パッドの仮想線を境界とする異なる領域に位置している。
【０００６】
本発明の１つの態様に係る電子装置は、前記電子素子実装用基板に実装された電子素子と、を備えている。
【０００７】
本発明の１つの態様に係る電子モジュールは、上記に記載の電子装置と、部品パッドに実装された電子部品と、電子装置の上面に位置した筐体とを備えている。
【発明の効果】
【０００８】
本発明の１つの態様に係る電子素子実装用基板は、上記のような構成により、基板（部品パッド）の凸形状を低減させることが可能となる。または基板（部品パッド）の凸部分がなめらかもしくは平坦部分の割合を基板（部品パッド）の面積に対して増やすことが可能となる。また、上述した電子素子実装用基板を備えていることによって、電子部品が傾
いて実装され、実装不良または使用時において乖離してしまうことを低減させることが可能な電子装置および電子モジュールを提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線に対応する縦断面図である。
【図２】図２（ａ）は第１の実施形態のその他の態様に係る電子モジュールの外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２−Ｘ２線に対応する縦断面図である。
【図３】図３（ａ）は第１の実施形態に係る電子素子実装用基板および電子装置の要部Ａの一例を示す拡大平面図であり、図３（ｂ）は第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ａの一例を示す拡大平面図である。
【図４】図４は第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ａの一例を示す拡大平面図である。
【図５】図５（ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図５（ｂ）は図５（ａ）のＸ５−Ｘ５線に対応する縦断面図である。
【図６】図６（ａ）は第２の実施形態に係る電子素子実装用基板および電子装置の内層の要部Ｂの一例を示す拡大平面図であり、図６（ｂ）は第２の実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ｂの一例を示す拡大平面図である。
【図７】図７（ａ）および図７（ｂ）は第２の実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ｂの一例を示す拡大平面図である。
【図８】図８（ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図８（ｂ）は図８（ａ）のＸ８−Ｘ８線に対応する縦断面図である。
【図９】図９（ａ）は第３の実施形態に係る電子素子実装用基板および電子装置の要部Ｃの一例を示す拡大平面図である。
【図１０】図１０（ａ）は本発明の第４の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１０（ｂ）は図１０（ａ）のＸ１０−Ｘ１０線に対応する縦断面図である。
【図１１】図１１は第４の実施形態に係る電子素子実装用基板および電子装置の要部Ｄの一例を示す拡大平面図である。
【発明を実施するための形態】
【００１０】
＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
【００１１】
（第１の実施形態）
図１および図２を参照して本発明の第１の実施形態における電子モジュール３１、電子装置２１、および電子素子実装用基板１について説明する。また、図３およぶ図４に要部Ａの説明をする。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。また、図１〜図４では第１貫通導体６ａおよび第２貫通導体６ｂを点線で、図３〜図４では第１の中心６ａｐと第２の中心６ｂｐを黒丸で示している。
【００１２】
電子素子実装用基板１は、基板２と、部品パッド５と、第１貫通導体６ａと、第２貫通
導体６ｂを有している。基板２は、電子素子１０が実装される実装領域４を有する。部品パッド５は基板２の上面に設けられている。部品パッド５は電子部品１１が実装される。基板２は、部品パッド５と電気的に接続され、基板２の内部に位置する第１貫通導体６ａおよび第２貫通導体６ｂを有している。部品パッド５は、平面視において、部品パッド５の中心を通る仮想線αを境界として２つの領域を有している。第１貫通導体６ａの中心である第１の中心６ａｐと第２貫通導体の中心である第２の中心６ｂｐとは部品パッド５の中心を通る仮想線αを境界とする異なる領域に位置している。
【００１３】
電子素子実装用基板１は、基板２を有している。ここで、図１に示す例では、基板２は複数の絶縁層からなっているが、例えばモールドのような構成またはその他の構成であってもよい。
【００１４】
基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が使用される。樹脂としては例えば、熱可塑性樹脂等が含まれる。
【００１５】
基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
【００１６】
基板２は、図１に示すように６層の絶縁層から形成されていてもよいし、５層以下または７層以上の絶縁層から形成されていてもよい。絶縁層が５層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が６層以上の場合には、電子素子実装用基板１の剛性を高めることができる。また、図１〜図２に示す例のように、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する電極パッド３が段差部に設けられていてもよい。
【００１７】
電子素子実装用基板１は例えば、最外周の１辺の大きさは０．３ｍｍ〜１０ｃｍであり、平面視において電子素子実装用基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板１の厚みは０．２ｍｍ以上である。
【００１８】
電子素子実装用基板１の基板２は、電子素子１０を実装する実装領域４を有する。ここで、実装領域４は少なくとも１つ以上の電子素子１０が実装される領域であり、例えば電極パッド３の最外周の内側、蓋体が実装される領域、またはそれ以上等、適宜定めることが可能である。なお、本実施形態においては蓋体１２が実装される領域と重なる領域を実装領域４と仮定している。実装領域４は電子素子１０以外の部品が実装されていても良い。また、実装領域４に実装される電子素子１０および／または部品の個数は特に指定されない。
【００１９】
電子素子実装用基板１の部品パッド５は、基板２の上面に設けられている。基板２は、部品パッド５と電気的に接続され、基板２の内部に位置する第１貫通導体６ａおよび第２貫通導体６ｂを有している。ここで、基板２の上面とは基板２の最上面ではなく、部品パッド５は基板２の表面のいずれかに露出していればよい。例えば、基板２が凹部を有しているとき、部品パッド５はその凹部の底面または側面に設けられている構造も基板２の上面に設けられた部品パッド５に含まれる。
【００２０】
電子素子実装用基板１の基板２は表面に例えば電子素子１０と接続される電極パッド３
を有していてもよい。さらに基板２の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続していてもよい。
【００２１】
部品パッド５は１つの部品パッド５に対して、少なくとも第１貫通導体６ａおよび第２貫通導体６ｂを有している。少なくとも第１貫通導体６ａおよび第２貫通導体６ｂを有していることによって、貫通導体が１つの場合と比較して、部品パッド５の平坦性を向上させることができる。第１貫通導体６ａおよび第２貫通導体６ｂは上面視で部品パッド５と重なっており、直接電気的に接続している。また、第１貫通導体６ａと第２貫通導体６ｂ以外にその他の貫通導体６ｅを有しており、その他の貫通導体６ｅも上面視で部品パッド５と重なっており、部品パッド５と電気的に接続していてもよい。
【００２２】
さらに基板２の上面または下面には、電極パッド３、部品パッド５、または／および外部回路接続用電極以外に、絶縁層間に形成される内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線導体または貫通導体は、基板２の表面に露出していてもよい。この内部配線導体または貫通導体によって、電極パッド３、部品パッド５または／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
【００２３】
電極パッド３、部品パッド５、第１貫通導体６ａ、第２貫通導体６ｂ、その他の貫通導体６ｅ、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、銅からなっていてもよい。また、電極パッド３、部品パッド５、第１貫通導体６ａ、第２貫通導体６ｂ、その他の貫通導体６ｅ、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
【００２４】
電極パッド３、部品パッド５、外部回路接続用電極、内部配線導体または／および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極パッド３と電子素子１０とをワイヤボンディング等の電子素子接続材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
【００２５】
部品パッド５は電子部品１１が実装される。ここで、電子部品１１が実装される領域は、実装領域４と重なっていてもよいしその周辺の領域に設けられていてもよい。また、部品パッド５に実装される電子部品は部品パッド５が複数あるとき、複数個／複数種類実装されていてもよい。
【００２６】
部品パッド５は、平面視において、部品パッド５の中心を通る仮想線αを境界として２つの領域を有している。第１貫通導体６ａの中心である第１の中心６ａｐと第２貫通導体の中心である第２の中心６ｂｐとは部品パッド５の中心を通る仮想線αを境界とする異なる領域に位置している。
【００２７】
仮想線αは部品パッド５の中心を通っている。部品パッド５の中心とは、部品パッド５が例えば図３に示す例のように円形状であればその中心であってもよいし、例えば矩形状
であるときは２つの対角線の交わる点であってもよい。また、例えば図４に示す例のように、部品パッド５が円形状に近い形状であるときは、部品パッド５の中心は円形状に近い形状を円と見立てたときの中心であってもよいし、Ｘ方向／Ｙ方向においてそれぞれ中点となる箇所が交わった点であってもよい。また、部品パッド５の中心は部品パッド５が多角形状であるときは、それぞれの対角線が交わった点、所定の中点を出す方式で算出した点、またはＸ方向／Ｙ方向においてそれぞれ中点となる箇所が交わった点であってもよい。仮想線αは部品パッド５の中心を通っているが、ある程度ずれていてもよい。例えば部品パッドの１辺の長さまたは直径の１０％程度の誤差があってもよい。
【００２８】
第１貫通導体６ａと第２貫通導体６ｂはそれぞれ第１の中心６ａｐと第２の中心６ｂｐを有している。第１の中心６ａｐと第２の中心６ｂｐは、第１貫通導体６ａと第２貫通導体６ｂが円形である場合には、その中点でありその他の形状であるときは上述した部品パッド５と同様にそれぞれの手法で中点を算出することが可能となる。中点６ａｐと第２の中心６ｂｐは第１貫通導体６ａと第２貫通導体６ｂの中心であるが、ある程度ずれていてもよい。例えば第１貫通導体６ａと第２貫通導体６ｂの１辺の長さまたは直径の３０％程度の誤差があってもよい。
【００２９】
電子素子実装用基板は一部において部品パッドと、基板の内部に設けられたその他の配線との電気的な接続性をより高いものとし、かつ電子部品から基板の内部に設けられたその他の配線との電気抵抗値を下げるために、貫通導体は1つの部品パッドにおいて複数設
けられる。また、電子部品の小型化に伴い、部品パッドは小型化している場合もある。このような場合において、貫通導体が２つ以上あると、貫通導体間の距離が小さくなる場合がある。貫通導体と基板を構成する材料は異なるため、貫通導体が基板の製造工程上または電子装置を使用している環境の変化により基板を上面側へ持ち上げる場合がある。これにより基板または貫通導体と接続している部品パッドが凸状に持ち上がる場合がある。これが複数の貫通導体を有することで、複数の貫通導体の間の距離が小さいことで、複数の貫通孔の間の基板（部品パッド）が凸形状となりやすい場合がある。よって、部品パッド５の表面の平坦度が悪化する場合があり電子部品を実装する工程において傾く場合が懸念されていた。
【００３０】
これに対し、本実施形態では、第１貫通導体６ａの中心である第１の中心６ａｐと第２の中心６ｂｐは部品パッド５の中点を通る仮想線αを境界とする異なる領域に位置している。このことで、第１貫通導体６ａと第２貫通導体６ｂとの間の距離を確保することが可能となり、部品パッド５に凸形状が現れるのを低減させることが可能となる。よって、部品パッド５の表面の平坦度が悪化し、電子部品１１を実装する工程において電子部品１１が傾いて実装されることを低減させることが可能となる。
【００３１】
また、本実施形態により、部品パッド５の一部分のみが凸形状になるような構造ではなく、部品パッド５全体で凸形状となるようにし易くすることができる。言い換えると、部品パッド５自体が上面側へ凸形状になっており、部品パッド５に平坦度の高低差が小さくすることが可能となる。よって、部品パッド５全体において表面の平坦度の高低差が比較的小さい箇所を広くすることが可能となり、電子部品１１を実装する工程において電子部品１１が傾いて実装されることを低減させることが可能となる。
【００３２】
図１〜図４に示す例では、基板２は平面視で矩形状であり、仮想線αは基板２の１辺と平行である。このような場合においても、第１実施形態の本実施形態の効果を奏することが可能となる。
【００３３】
第１貫通導体６ａと第２貫通導体６ｂは、第１の中心６ａｐと第２の中心６ｂｐがそれぞれ異なる領域に位置していればよく、例えば第１の中心６ａｐと第２の中心６ｂｐが異
なる領域にあり、それ以外の部分の位置は問わない。例えば、第１貫通導体６ａの一部が第２貫通導体６ｂの位置する領域にかかっていてもよい。言い換えると、平面視において第１貫通導体６ａと第２貫通導体６ｂは仮想線αと重なって位置していてもよい。このことで、部品パッド５の大きさをより小型化することが可能となり、電子部品１１の小型化への対応ができる。また、より多くの電子部品１１を高密度に実装することが可能となる。
【００３４】
また、平面視において第１貫通導体６ａと第２貫通導体６ｂは仮想線αと離れて位置していてもよい。このことから、第１貫通導体６ａと第２貫通導体６ｂとの距離を大きくすることができる。よって、部品パッド５全体において表面の平坦度の大小差が比較的小さい箇所をより広くすることが可能となる。これにより電子部品１１を実装する工程において、電子部品１１が傾いて実装されることを低減させることが可能となり、より本実施形態の効果を向上させることが可能となる。
【００３５】
図３（ａ）に示す例のように、第１貫通導体６ａと第２貫通導体６ｂを有する部品パッド５は複数あってもよい。なおこのとき、図３（ａ）の上側の２つの部品パッドで示すように２組の貫通導体は異なる配列であってもよいし、図３（ａ）の下側の２つの部品パッドで示すように２組の貫通導体は同じ配列であってもよい。どちらの場合においても本実施形態の効果を奏することが可能となる。
【００３６】
電子素子実装用基板１の部品パッド５と、第１貫通導体６ａおよび第２貫通導体６ｂとは、一体化していてもよい。これにより、第１貫通導体６ａおよび第２貫通導体６ｂと部品パッド５との接合強度を向上させることが可能となる。とくに、本実施形態では第１貫通導体６ａおよび第２貫通導体６ｂは、部品パッド５の中心を通る仮想線αから離れて位置している。言い換えると、第１貫通導体６ａと第２貫通導体６ｂは中心からそれぞれ部品パッド５の外周部分へずれて位置している。電子部品１１に外部からの応力がかかると、電子部品１１と接続した部品パッド５とともに基板２から乖離する場合があった。これに対し、第１貫通導体６ａと第２貫通導体６ｂとが部品パッド５と一体であることで、部品パッド５と電子部品１１が基板２から剥離を低減させることが可能となる。ここで、第１貫通導体６ａと第２貫通導体６ｂが部品パッド５と一体化しているとは、例えば第１貫通導体６ａと第２貫通導体６ｂと部品パッド５がガラス成分を有している時、そのガラス成分同士が溶融し、第１貫通導体６ａおよび第２貫通導体６ｂと部品パッド５とが一体に結合している場合を含む。また、例えば第１貫通導体６ａと第２貫通導体６ｂと部品パッド５が金属成分を有している時、その金属成分同士が溶融し、一体に結合している場合を含む。
【００３７】
図３（ｂ）に示す例のように電子素子実装用基板１は、第１貫通導体６ａと第２貫通導体６ｂのほかにその他の貫通導体６ｅが設けられていてもよい。なお、その他の貫通導体６ｅが複数個設けられている場合においては第１貫通導体６ａと第２貫通導体６ｂと同じ条件となる場所つまり本実施形態の条件を満たすことで、本実施形態の効果をより向上させることが可能となる。
【００３８】
＜電子装置の構成＞
図１に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０を有している。電子素子１０の一例としては、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＣＤ（Charge Coupled Device）等の撮像素子、またはＬＥＤ（Light Emitting Diode）などの発光素子、またはＬＳＩ（Large Scale Integrated Circuit）等の集積回路等である。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
【００３９】
電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。ここで、電子素子実装用基板１は基板２の枠状部分の上面に蓋体１２を接合してもよいし、蓋体１２を支え、基板２の上面であって電子素子１０を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板２とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
【００４０】
枠状体と基板２と、が同じ材料から成る場合、基板２は枠状体とは開口部を設けるなどして最上層の絶縁層と一体化するように作られていてもよい。また、別に設ける、ろう材等でそれぞれ接合してもよい。
【００４１】
また、基板２と枠状体とが別の材料から成る例として、枠状体が蓋体１２と基板２とを接合する蓋体接合材１４と同じ材料から成る場合がある。このとき、蓋体接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。このときの蓋体接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。
【００４２】
蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
【００４３】
蓋体１２は、蓋体接合材１４を介して電子素子実装用基板１と接合している。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。
【００４４】
＜電子モジュールの構成＞
図２に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と部品パッド５に実装された電子部品１１と、電子装置２１および／または電子部品１１の上面に位置している、または電子装置２１および／または電子部品１１を覆うように設けられた筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
【００４５】
電子モジュール３１は筐体３２（レンズホルダー）を有していてもよい。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１のその他のパッド等と半田などの接合材を介して電気的に接続されていてもよい。
【００４６】
筐体３２は電子装置２１の上面に位置していてもよいし、電子装置２１と電子部品１１を包括するようにそれらを覆っていてもよい。また、電子装置２１と電子部品１１とで異なる筐体３２がそれぞれ上面に位置していてもよい。
【００４７】
なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素
子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
【００４８】
電子モジュール３１は部品パッド５に実装された電子部品１１を有している。電子部品１１は例えばチップコンデンサ、インダクタ、抵抗等の受動部品、またはOIS（Optical Image Stabilization）、信号処理回路、ジャイロセンサー、LED（light emitting diode
）等の能動部品などである。
【００４９】
これら電子部品１１はワイヤボンディング、金バンプ、ハンダ、導電性樹脂等の電子部品接合材により、部品パッド５に接続されている。なお、これら電子部品１１は基板２に設けられた内部配線等を介して電子素子１０と接続していても構わない。また、電子部品１１がLEDであるとき、電子部品１１を筐体３２の外側に配置することで、フレア等の発
生を低減させることが可能となる。
【００５０】
電子モジュール３１が図１に示すような電子素子実装用基板１を有することで、部品パッド５と電子部品１１との接続性を向上させることが可能となる。よって電子部品１１が傾いて実装されることを低減させることが可能となる。また、電子部品１１が電子モジュール３１を使用している状態で衝撃が加わったとしても電子部品１１が部品パッド５から剥離することを低減させることができる。その結果、電子モジュール３１の誤作動が発生することを低減させることが可能となる。
【００５１】
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。
【００５２】
（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
【００５３】
なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。
【００５４】
（２）次に、スクリーン印刷法、金型による打ち抜きまたはレーザーによる打ち抜き等の工程を組み合わせることによって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、部品パッド５、外部回路接続用電極、第１貫通導体６ａ、第２貫通導体６ｂ、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または貫通孔を設けた部分に金属ペーストを充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。また、基板２が樹脂から成る場合には、電極パッド３、部品パッド５、外部回路接続用電極、第１貫通導体６ａ、第２貫通導体６ｂ、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
【００５５】
（３）次に、前述のグリーンシートを金型等によって加工する。ここで基板２が凹部またはノッチ等を有する場合、基板２となるグリーンシートの所定の箇所に、凹部（貫通孔）またはノッチ等を形成してもよい。また、この時、金型またはレーザー加工等によって、貫通孔を設け、前述した手法で第１貫通導体６ａと第２貫通導体６ｂを作製してもよい。
【００５６】
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。
【００５７】
（５）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、部品パッド５、外部回路接続用電極、第１貫通導体６ａ、第２貫通導体６ｂ、内部配線導体および貫通導体となる。
【００５８】
（６）次に、焼成して得られた多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分断する。この分断においては、基板２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、上述した多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド３、部品パッド５、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
【００５９】
（７）次に、電子素子実装用基板１に電子素子１０と電子部品１１を実装する。電子素子１０はワイヤボンディング等の電子素子接続材１３で電子素子実装用基板１と電気的に接続させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体１２を蓋体接合材１４で接合してもよい。電子部品１１はクリームはんだ等の電子部品接続材で電子素子実装用基板１と電気的に接合させる。
【００６０】
以上（１）〜（７）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）〜（７）の工程順番は指定されない。
【００６１】
（第２の実施形態）
次に、本発明の第２の実施形態による電子素子実装用基板１および電子装置２１について、図５〜図７を参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、第１の実施形態の電子素子実装用基板１および電子装置２１と異なる点は、部品パッド５が矩形状である点である。また、図６および図７においては、第２部品パッド５ｂをさらに有している。なお、図５では第１貫通導体６ａ、第２貫通導体６ｂ、第３貫通導体６ｃおよび第４貫通導体６ｄを点線で、図６〜図７では第１貫通導体
６ａ、第２貫通導体６ｂ、第３貫通導体６ｃおよび第４貫通導体６ｄを点線で、第１の中心６ａｐ、第２の中心６ｂｐ、第３の中心６ｃｐおよび第４の中心６ｄｐを黒丸で示している。また、図７おいて一点鎖線βは矩形状の部品パッド５（第１部品パッド５ａおよび第２部品パッド５ｂ）における対角線を示している。
【００６２】
図７に示す例では、第１貫通導体６ａと第２貫通導体６ｂとは、対角線上に位置している。このとき、対角線の両端部に位置しているのがよい。このことから、第１貫通導体６ａと第２貫通導体６ｂとの距離を最大限に大きくすることができる。よって、部品パッド５全体において表面の平坦度の高低差が比較的小さい箇所をより広くすることが可能となる。これにより電子部品１１を実装する工程において、電子部品１１が傾いて実装されることを低減させることが可能となり、より本実施形態の効果を向上させることが可能となる。なおこのとき、対角線β上に第１の中心６ａｐと第２の中心６ｂｐが位置することで、最も貫通導体同士の距離を大きくすることが可能となりより本効果を向上させることが可能となる。
【００６３】
図５〜図７に示す例では、基板２の上面に位置し、電子部品１１が実装される、平面視において矩形状の第２部品パッド５ｂと、第２部品パッド５ｂと電気的に接続され、基板２の内部に位置する第３貫通導体６ｃおよび第４貫通導体６ｄを有している。電子部品１１の中には、コンデンサ、インダクタ、または抵抗素子等の２端子のものがあり、端子のそれぞれが第１部品パッド５ａと第２部品パッド５ｂとの間にまたがって実装される。このような場合においても、第１実施形態と同様の効果を奏することが可能となる。これらの電子部品１１は実装時に第１部品パッド５ａと第２部品パッド５ｂとの間に傾きが生じると、電子部品１１の剥離が起きる場合または十分な特性を得られない場合があった。これに対し、本実施形態のように、第１部品パッド５ａと第２部品パッド５ｂがそれぞれ第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄを有していることで第１部品パッド５ａと第２部品パッド５ｂそれぞれにおいて表面の平坦度の大小高低差が比較的小さい箇所をより広くすることが可能となる。よって、第１部品パッド５ａと第２部品パッド５ｂとの間の高低差を低減させることが可能となり、電子部品１１の剥離が起きる場合または十分な特性を得られない場合を低減させることが可能となる。
【００６４】
また図５〜図７に示す例では、第２部品パッド５ｂは、平面視において、第２部品パッド５ｂの中心を通る第２仮想線γを境界として２つの領域を有しており、第３貫通導体６ｃの第３の中心６ｃｐと第４貫通導体６の第４の中心６ｄｐとは異なる領域に位置している。
【００６５】
本実施形態では、第２部品パッド５ｂの第３貫通導体６ｃと第４貫通導体６ｄは第１部品パッド５ａとがそれぞれ第１貫通導体６ａおよび第２貫通導体６ｂと同様に、第２部品パッド５ｂの中心を通る第２仮想線γを境界とした２つの領域にそれぞれ設けられている。これによって、第２部品パッド５ｂにおいても表面の平坦度の大小高低差が比較的小さい箇所をより広くすることが可能となる。よって、第１部品パッド５ａと第２部品パッド５ｂとの間の高低差を低減させることが可能となり、電子部品１１の剥離が起きる場合または十分な特性を得られない場合を低減させることが可能となる。
【００６６】
第２仮想線γは第２部品パッド５ｂの中心を通っている。第２部品パッド５ｂの中心とは、第２部品パッド５が例えば円形状であればその中心であってもよいし、例えば矩形状であるときは２つの対角線の交わる点であってもよい。また、第２部品パッド５ｂが円形状に近い形状であるときは、第２部品パッド５ｂの中心は円形状に近い形状を円と見立てたときの中心であってもよいし、Ｘ方向／Ｙ方向においてそれぞれ中点となる箇所が交わった点であってもよい。また、第２部品パッド５ｂの中心は第２部品パッド５ｂが多角形状であるときは、それぞれの対角線が交わった点、所定の中点を出す方式で算出した点、またはＸ方向／Ｙ方向においてそれぞれ中点となる箇所が交わった点であってもよい。第２仮想線γは部品パッド５の中心を通っているが、ある程度ずれていてもよい。例えば第２部品パッドγの１辺の長さまたは直径の１０％程度の誤差があってもよい。
【００６７】
図５に示す例では、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄは断面視において基板２の上面から下面まで設けられているが第１実施形態に記載のように断面視において基板２の途中まで設けられていてもよい。これらは、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄと接続される内部配線の位置により適宜決めることもできる。また、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄが断面視において上面から下面まで設けられていることで、基板２の部品パッド５（第１部品パッド５ａと第２部品パッド５ｂ）において表面の平坦度の高低差が発生することを低減させることが可能となる。また、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄは断面視において基板２の途中まで設けられていることで、基板２の下面（部品パッド５が設けられた面と反対側の面）において、凹形状または凸形状の変形が生じることを低減させることが可能となる。
【００６８】
図６（ａ）に示す例のように、平面視において第１貫通導体６ａの第１の中心６ａｐおよび第２貫通導体６ｂの第２の中心６ｂｐと、第３貫通導体６ｃの第３の中心６ｃｐと第４貫通導体６ｄの第４の中心６ｄｐは仮想線αまたは／および第２仮想線γと離れて位置していてもよい。このことから、第１貫通導体６ａと第２貫通導体６ｂとの間および第３貫通導体６ｃと第４貫通導体６ｄとの間の距離を大きくすることができる。よって、第１部品パッド５ａと第２部品パッド５ｂでそれぞれ表面の平坦度の高低差が比較的小さい箇所をより広くすることが可能となる。よって、第１部品パッド５ａと第２部品パッド５ｂとの間の高低差を低減させることが可能となり、電子部品１１の剥離が起きる場合または十分な特性を得られない場合を低減させることが可能となる。
【００６９】
図６（ｂ）に示す例のように、平面視において第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄは仮想線αまたは／および第２仮想線γと重なって位置していてもよい。このことで、第１部品パッド５ａと第２部品パッド５ｂの大きさをより小型化することが可能となり、電子部品１１の小型化への対応ができ、より多く実装することが可能となる。
【００７０】
第３貫通導体６ｃと第４貫通導体６ｄはそれぞれ第３の中心６ｃｐと第４の中心６ｄｐを有している。第３の中心６ｃｐと第４の中心６ｄｐは、第３貫通導体６ｃと第４貫通導体６ｄが円形である場合には、その中点でありその他の形状であるときは上述した部品パッド５と同様にそれぞれの手法で中点を算出することが可能となる。第３中心６ｃｐと第４の中心６ｄｐは第３貫通導体６ｃと第４貫通導体６ｄの中心であるが、ある程度ずれて判断してもよい。例えば第３貫通導体６ｃと第４貫通導体６ｄの１辺の長さまたは直径の３０％程度の誤差があってもよい。
【００７１】
図７に示す例では、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄとは、対角線β上に位置している。このことから、第１貫通導体６ａと第２貫通導体６ｂとの距離および第３貫通導体６ｃと第３貫通導体６ｄとの距離を最大限に大きくすることができる。よって、第１部品パッド５ａと第２部品パッド５ｂにおいて表面の平坦度の高低差が比較的小さい箇所をより広くすることが可能となる。これにより第１部品パッド５ａと第２部品パッド５ｂとの間の高低差を低減させ、電子部品１１を実装する工程において電子部品１１が傾いて実装されることを低減させることが可能となり、本実施形態の効果を向上させることが可能となる。なおこの時、対角線β上に第１の中心６ａｐ、第２の中心６ｂｐ、第３の中心６ｃｐおよび第４の中心６ｄｐが位置することで、それぞれの距離を大きくすることが可能となりより本効果を向上させることが可能となる。
【００７２】
図７（ａ）に示す例のように、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃおよび第４貫通導体６ｄとは同じ方向にずれていてもよいし、図７（ｂ）に示す例のように、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃおよび第４貫通導体６ｄとは異なる方向にずれていてもよい。図７（ａ）に示す例のように、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄは同じ方向にずれていることで、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄとの間の距離を大きくすることが可能となる。よって、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄの間のクラックの発生および傾きの発生を低減させることが可能となる。また、これにより、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄとの間を大きくすることができるため、貫通導体間に発生するキャパシタ等の電気的なノイズを低減させることが可能となる。図７（ｂ）に示す例のように、第１貫通導体６ａおよび第２貫通導体６ｂと、第３貫通導体６ｃと第４貫通導体６ｄは異なる方向にずれていることで、第１部品パッド５ａと第２部品パッド５ｂとにそれぞれに傾きが残った場合においてもマンハッタン現象の発生を低減させることが可能となる。
【００７３】
電子素子実装用基板１の第２部品パッド５ｂと第３貫通導体６ｃおよび第４貫通導体６ｄは、一体化していてもよい。またこの場合、第１実施形態に記載のように、部品パッド５（第１部品パッド５ａ）と第１貫通導体６と第２貫通導体６ｂも一体化していてよい。これにより、第３貫通導体６ｃおよび第４貫通導体６ｄと第２部品パッド５ｂとの接合強度を向上させることが可能となる。とくに、本実施形態において、第１貫通導体６ａ、第２貫通導体６ｂ、第３貫通導体６ｃおよび第４貫通導体６ｄは、第１部品パッド５ａおよび第２部品パッド５ｂの中心を通る仮想線αから離れて位置している。このとき電子部品１１に外部からの応力がかかると、電子部品１１と接続した第１部品パッド５ａまたは／および第２部品パッド５ｂとともに基板２から乖離する場合があった。これに対し、第１貫通導体６ａと第２貫通導体６ｂが第１部品パッド５ａと、第３貫通導体６ｃと第４貫通導体６ｄとが第２部品パッド５ｂと一体であることで、第１部品パッド５ａまたは／および第２部品パッド５ｂと電子部品１１とが基板２から剥離することを低減させることが可能となる。ここで、第３貫通導体６ｃと第４貫通導体６ｄが第２部品パッド５ｂと一体化しているとは、例えば第３貫通導体６ｃと第４貫通導体６ｄと第２部品パッド５ｂがガラス成分を有している時、そのガラス成分同士が溶融し、一体に結合している場合を含む。また、例えば第３貫通導体６ｃと第４貫通導体６ｄと第２部品パッド５ｂが金属成分を有している時、その金属成分同士が溶融し、一体に結合している場合を含む。
【００７４】
第３貫通導体６ｃと第４貫通導体６ｄは、第１実施形態に記載の第１貫通導体６ａと第２貫通導体６ｂと同様の材料からなる。なお、このとき、第１貫通導体６ａ、第２貫通導体６ｂ、第３貫通導体６ｃおよび第４貫通導体６ｄは同一の材料からなっていてもよいし、すべて異なるまたは一部異なる材料からなっていてもよい。
【００７５】
第２部品パッド５ｂは第１実施形態に記載の部品パッド５（第１部品パッド５ａ）と同様の材料からなる。なお、このとき、第１部品パッド５ａと第２部品パッド５ｂとは同一の材料からなっていてもよいし、すべて異なるまたは一部異なる材料からなっていてもよい。
【００７６】
第２部品パッド５ｂと第３貫通導体６ｃおよび第４貫通導体６ｄは第１実施形態に記載の部品パッド５（第１部品パッド５ａ）と第１貫通導体６ａと第２貫通導体６ｂと同様の
製造方法で設けることが可能となる。
【００７７】
（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１および電子装置２１について、図８〜図９を参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、第２の実施形態の電子素子実装用基板１および電子装置２１と異なる点は、傾いた第１部品パッド５ａと第２部品パッド５ｂを有している点である。なお、図８では第１貫通導体６ａ、第２貫通導体６ｂ、第３貫通導体６ｃおよび第４貫通導体６ｄを点線で、図９では第１貫通導体６ａ、第２貫通導体６ｂ、第３貫通導体６ｃおよび第４貫通導体６ｄを点線で、第１の中心６ａｐ、第２の中心６ｂｐ、第３の中心６ｃｐおよび第４の中心６ｄｐを黒丸で示している。
【００７８】
図８および図９に示す例では、部品パッド５は平面視で矩形状であり、仮想線αは部品パッド５の１辺と平行である。このような場合においても、第１実施形態の本実施形態の効果を奏することが可能となる。言い換えると、例えば図８および図９に示すように、第１部品パッド５ａおよび第２部品パッド５ｂが上面視において回転していた場合においても、第１部品パッド５ａまたは第２部品パッド５ｂの１辺と平行な仮想線αによって分けられた領域にそれぞれ第１の中心６ａｐと第２の中心６ｂｐまたは／および第３の中心６ｃｐと第４の中心６ｄｐが設けられている。このことで、第１貫通導体６ａと第２貫通導体６ｂとの間の距離または／および第３貫通導体６ｃと第４貫通導体６ｄとの間の距離を確保することが可能となり、第１部品パッド５ａまたは／および第２部品パッド５ｂに凸形状が現れるのを低減させることが可能となる。よって、第１部品パッド５ａまたは／および第２部品パッド５ｂの表面の平坦度が悪化し、電子部品１１を実装する工程において電子部品１１が傾いて実装されることを低減させることが可能となる。
【００７９】
なお、図８に示す例では基板２は矩形状であるが、本実施形態における基板２の形状は矩形状に限られず多角形状または略円形状であってもよい。
【００８０】
（第４の実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１および電子装置２１について、図１０〜図１１を参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、第１の実施形態の電子素子実装用基板１および電子装置２１と異なる点は、基板２に貫通孔２ａを有している点である。なお、図１１では第１貫通導体６ａ、第２貫通導体６ｂ、第３貫通導体６ｃおよび第４貫通導体６ｄを点線で、第１の中心６ａｐ、第２の中心６ｂｐ、第３の中心６ｃｐおよび第４の中心６ｄｐを黒丸で示している。
【００８１】
図１０に示す例では、電子素子実装用基板１の基板２は、平面視において中央部に貫通孔２ａを有している。また、電子装置２１に実装された電子素子１０は上面視において基板２に設けられた貫通孔２ａと重なる位置に位置するように設けられている。つまり、貫通孔２ａは、上面視において電子素子１０と同程度の大きさもしくは電子素子１０よりもわずかに小さくてよい。このような場合においても、本効果を奏することが可能となる。つまり、第１部品パッド５ａまたは／および第２部品パッド５ｂの中心を通る仮想線αによって分けられた領域にそれぞれ第１の中心６ａｐと第２の中心６ｂｐまたは／および第３の中心６ｃｐと第４の中心６ｄｐが設けられている。このことで、第１貫通導体６ａと第２貫通導体６ｂとの間の距離または／および第３貫通導体６ｃと第４貫通導体６ｄとの間の距離を確保することが可能となり、第１部品パッド５ａまたは／および第２部品パッド５ｂに凸形状が現れるのを低減させることが可能となる。よって、第１部品パッド５ａまたは／および第２部品パッド５ｂの表面の平坦度が保ちにくくなりおそれがあり、電子部品１１を実装する工程において電子部品１１が傾いて実装されることを低減させること
が可能となる。また、１部品パッド５ａと第２部品パッド５ｂとの間の高低差を低減させることが可能となり、電子部品１１の剥離が起きる場合または接合不良が発生するおそれがあり、十分な特性を得られない場合を低減させることが可能となる。
【００８２】
なお、この時仮想線αは基板２が矩形状のときは基板２の一辺と平行であってもよいし、または第１部品パッド５ａまたは／および第２部品パッド５ｂが矩形状のときは、第１部品パッド５ａまたは／および第２部品パッド５ｂの一辺と平行であってもよく、またはその両方とへいこうであってもよい。
【００８３】
また、図１０に示す例のような構成により、例えば電子素子１０が撮像素子である場合において、基板２の下に撮像素子が実装され、レンズと撮像素子との距離を確保することができるため、より電子モジュール３１の低背化が可能となる。また、図１０に示す構造においてはより多くの電子部品１１を実装することが可能となるため、電子装置の更なる小型化が可能となる。なお、貫通孔２ａは基板２の中央部に設けられていてもよいし、基板２の中央部から偏心して設けられていてもよい。
【００８４】
なお図１０に示す例の様な実装の場合、電子素子１０は金バンプまたは半田ボール等の電子素子接続材１３で電子素子実装用基板１に接続された後、封止材で接続を強化し、さらに封止されていてもよい。また、例えばＡＣＦ（Anisotropic Conductive Film）等の
電子素子接続材１３で電子素子が１０接続されていてもよい。
【００８５】
図１１に示す例では、第１貫通導体６ａまたは第２貫通導体６ｂと第３貫通導体６ｃまたは第４貫通導体６ｅと電子部品１１とは上面視において重なって位置しているが、重ならないように位置していてもよい。図１１に示す例では、第１貫通導体６ａまたは第２貫通導体６ｂと第３貫通導体６ｃまたは第４貫通導体６ｅと電子部品１１とが上面視で重なっていることで、第１部品パッド５ａと第２部品パッド５ｂとをより小さくすることが可能となる。よって、電子素子実装用基板１の小型化が可能となるとともに、電子部品１１の実装密度をより大きくすることができる。また、第１貫通導体６ａまたは第２貫通導体６ｂと第３貫通導体６ｃまたは第４貫通導体６ｅと電子部品１１とが、上面視で重ならないように位置していることで、もっとも凸形状が大きくなる貫通導体部分から避けるように電子部品１１を実装することが可能となる。よって、より平坦度が良い部分で電子部品１１を実装することが可能となるため、電子部品１１を実装する工程において電子部品１１が傾いて実装されることを低減させることが可能となる。また、第１部品パッド５ａと第２部品パッド５ｂとの間の高低差を低減させることが可能となり、電子部品１１の剥離が起きる場合または十分な特性を得られない場合を低減させることが可能となる。
【００８６】
図１０に示す例の様な電子素子実装用基板１の製造方法は、第１の実施形態に記載の工程に加えて、基板２となるセラミックグリーンシートの貫通孔２ａを設ける位置に金型またはレーザーを用いて貫通させることで作成することが可能となる。その後、第１の実施形態に記載した工程と同様に作成することで、図１０に示す例のような電子素子実装用基板１を作製することができる。
【００８７】
なお、本発明は上述の実施形態の例に限定されるものではなく、本発明に係る各実施形態、その内容に矛盾をきたさない限り、すべてにおいて組合せ可能である。数値などの種々の変形は可能である。また、例えば、図１〜図１１に示す例では、第１〜第４の貫通導体は上面視において円形状であるが、矩形状、楕円状等であっても構わない。また、複数の、第１〜第４の貫通導体のそれぞれの平面視における大きさが異なっていても同じでも構わない。また、例えば、図１〜図１１に示す例では、電極パッド３の形状は上面視において四角形状であるが、円形状やその他の多角形状であってもかまわない。また、例えば、図１〜図１１に示す例では、部品パッド５は円状または矩形状であるが、楕円形上もしくは多角形状であってもよく、それぞれが複数組み合わさって設置されていてもよい。また、本実施形態における電極パッド３、部品パッド５の配置、数、形状および電子素子の実装方法などは指定されない。
【符号の説明】
【００８８】
１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・貫通孔
３・・・・電極パッド
４・・・・実装領域
５・・・・部品パッド
５ａ・・・第１部品パッド
５ｂ・・・第２部品パッド
６ａ・・・第１貫通導体
６ａｐ・・第１の中心
６ｂ・・・第２貫通導体
６ｂｐ・・第２の中心
６ｃ・・・第３貫通導体
６ｃｐ・・第３の中心
６ｄ・・・第４貫通導体
６ｄｐ・・第４の中心
６ｅ・・・他の貫通導体
６ｅｐ・・他の中心
１０・・・電子素子
１１・・・電子部品
１２・・・蓋体
１３・・・電子素子接合材
１４・・・蓋体接合材
２１・・・電子装置
３１・・・電子モジュール
３２・・・筐体
α・・・・（中心点を通る）仮想線
β・・・・対角線
γ・・・・（中心点を通る）第２仮想線
【図１】
2019062087.tif 000003
【図２】
2019062087.tif 000004
【図３】
2019062087.tif 000005
【図４】
2019062087.tif 000006
【図５】
2019062087.tif 000007
【図６】
2019062087.tif 000008
【図７】
2019062087.tif 000009
【図８】
2019062087.tif 000010
【図９】
2019062087.tif 000011
【図１０】
2019062087.tif 000012
【図１１】
2019062087.tif 000013