(57)【要約】【課題】誤動作を起こすことなく、半導体スイッチおよび負荷を保護すること。【解決手段】負荷に供給する電源電力をオン／オフする半導体スイッチと、半導体スイッチを介して負荷に流れる電流を検出する電流検出手段と、検出された電流を所定の時定数回路に印加するか、時定数方程式に適用することで電圧に変換する電圧変換手段と、得られる電圧が所定の基準電圧を上回るか否かを判定する判定手段と、電圧が所定の基準電圧を上回ると判定された場合には、半導体スイッチをオフの状態に制御する制御手段と、電源供給装置に電源の供給が開始されてから、または、半導体スイッチを介して負荷に電流の供給が開始されてから、所定の条件が満たされるまでの間、電圧変換手段によって得られる電圧が所定の基準電圧を上回ると判定された場合であっても制御手段が半導体スイッチをオフにすることを保留する保留手段と、を有する。【選択図】図１
2019062657.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷の間に接続され、前記電源から前記負荷に電源電力を供給する電源供給装置において、
前記負荷に供給する電源電力をオン／オフする半導体スイッチと、
前記半導体スイッチを介して前記負荷に流れる電流を検出する電流検出手段と、
前記電流検出手段によって検出された電流を所定の時定数回路に印加するか、または、検出された電流の値を時定数方程式に適用することで電圧に変換する電圧変換手段と、
前記電圧変換手段によって得られる電圧が所定の基準電圧を上回るか否かを判定する判定手段と、
前記判定手段によって、前記電圧変換手段によって得られる電圧が所定の前記基準電圧を上回ると判定された場合には、前記半導体スイッチをオフの状態に制御する制御手段と、
前記電源供給装置に前記電源の供給が開始されてから、または、前記半導体スイッチを介して前記負荷に電流の供給が開始されてから、所定の条件が満たされるまでの間、前記電圧変換手段によって得られる電圧が所定の前記基準電圧を上回ると判定された場合であっても前記制御手段が前記半導体スイッチをオフにすることを保留する保留手段と、
を有することを特徴とする電源供給装置。
【請求項２】
前記時定数回路はＲＣはしご型時定数回路であり、前記時定数方程式は前記ＲＣはしご型時定数回路の特性を有する方程式であり、前記負荷に対して流れる電流の限界値を示す閾値であって時間の経過とともにその値が減少する電流遮断特性を示すことを特徴とする請求項１に記載の電源供給装置。
【請求項３】
前記保留手段は、前記電源供給装置に前記電源の供給が開始されてから、または、前記半導体スイッチを介して前記負荷に電流の供給が開始されてから、所定の時間が経過するまで前記電圧変換手段によって得られる電圧が所定の前記基準電圧を上回ると判定された場合であっても前記半導体スイッチをオフにすることを保留することを特徴とする請求項１または２に記載の電源供給装置。
【請求項４】
前記保留手段は、前記半導体スイッチを制御するための制御信号と、前記制御信号を遅延した信号とに基づいてマスク信号を生成し、前記マスク信号に基づいて、前記半導体スイッチをオフにすることを保留することを特徴とする請求項３に記載の電源供給装置。
【請求項５】
前記保留手段は、マイクロコンピュータを有し、前記半導体スイッチを制御するための制御信号の状態が変化した場合には、前記半導体スイッチをオフにすることを所定の期間保留することを特徴とする請求項３に記載の電源供給装置。
【請求項６】
前記保留手段は、前記電源供給装置に前記電源の供給が開始されてから、または、前記半導体スイッチを介して前記負荷に電流の供給が開始されてから、前記電流検出手段が有する差動増幅器の非反転入力端子と反転入力端子に印加される電圧の差分値が所定の閾値以上になっている場合は、前記電圧変換手段によって得られる電圧が所定の前記基準電圧を上回ると判定された場合であっても前記半導体スイッチをオフにすることを保留することを特徴とする請求項１または２に記載の電源供給装置。
【請求項７】
前記電源供給装置は、リレーボックス、ジャンクションボックス、または、接続コネクタに着脱可能に接続されることを特徴とする請求項１乃至６のいずれか１項に記載の電源供給装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給装置に関するものである。
【背景技術】
【０００２】
従来、自動車等の車両には、ヘッドライトスイッチ、オーディオスイッチ等のスイッチの操作に応じてヘッドライト等の電気部品（負荷）へのバッテリ電源の供給、遮断を行う電源供給装置が収容されたジャンクションボックス（電気接続箱）が搭載されている。このジャンクションボックスは、バッテリ、各種のスイッチおよび各種負荷にそれぞれ電線（ハーネス）を介して接続されている。
【０００３】
また、ジャンクションボックス内の電源供給回路には、スイッチの操作に応じて、バッテリから供給される電源を負荷に供給または遮断するための複数の半導体スイッチが設けられている。従来、負荷や半導体スイッチおよび電線を過電流から保護するために、ヒューズ等の過電流保護素子が設けられている。近年、過電流保護素子の電子化が進められており、従来のヒューズに代えて半導体スイッチの過電流保護や過熱保護機能を用いて電線を保護する電源供給装置が種々提案されている（例えば、特許文献１〜特許文献３参照）。
【０００４】
特許文献１には、負荷に電力を供給する負荷駆動用のパワー素子近傍の温度を検出し、検出温度が所定温度以上のとき、制御手段により、パワー素子への制御信号の入力を遮断し、その遮断状態を保持することで、パワー素子自身を保護する技術が開示されている。
【０００５】
また、特許文献２には、半導体素子からワイヤを介して負荷に流れる負荷電流を検出し、負荷電流が過電流制限閾値を超えると、電流制限回路により、半導体素子の駆動電流を低下させて負荷電流を過電流制限閾値以下に制限する技術が開示されている。この過電流制限閾値は、負荷電流によってワイヤが焼損する電流値以下の値に設定される。また、この過電流制限閾値は、起動時から所定時間の間は、突入電流で誤差動しないように第１の閾値に設定され、所定時間経過後は、第１の閾値より小さい第２の閾値に設定される。これにより、電線の保護を図っている。
【０００６】
さらに、特許文献３には、半導体スイッチを介して電源から負荷に流れる電流値を検出し、検出した電流値から２乗電流値を求め、熱等価回路によって半導体スイッチの温度相当値を演算によって求め、半導体スイッチの限界温度に基づいて設定された異常判定値を超えた場合に異常と判定し、異常と判定された場合に半導体スイッチをオフにする技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−１４５２０５号公報
【特許文献２】特開２００３−１１１２６４号公報
【特許文献３】特開２００９−１４２１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、特許文献１に開示された技術では、パワー素子の近傍の温度を検出し、その検出温度に基づき、半導体スイッチを遮断するため、半導体スイッチの保護を充分に図ることができない。すなわち、その検出温度は、センサ自身の検出精度やチップ内における温度分布によりばらつきが大きいため、これを基準にすると、実際の遮断温度もばらつくという問題がある。また、温度センサの精度が一般的に良くないため（±２５℃程度）、温度検出による半導体スイッチ遮断方法を用いると遮断電流値が安定せず、バラツキが大きくなるといった問題もある。このため、温度検出による保護機能では、パワー素子等を十分に保護することはできない。さらに、短絡時の突入電流に対し、素子の発熱を検出する方法では熱が伝導するまでに時間がかかるため、パワー素子の定格電流をオーバーして、パワー素子にダメージを与えてしまうといった問題がある。
【０００９】
また、特許文献２に開示された技術では、起動時から所定時間の間と所定時間経過後とで異なる閾値を設定した過電流検出方法を用いている。このような過電流検出方法を用いた保護機能では、遮断閾値数を多く設定して細かく制御しないと、電線の過渡許容電流値に対して、かなり狭い許容電流範囲となる。すなわち、時間によって異なる閾値を設定した過電流検出方法を用いるためには、時間に対し複数の閾値を設定し、これを所定のタイミングをトリガとして閾値を切り替える、といった複雑な処理が必要となる。
【００１０】
また、特許文献３に開示された技術では、電流値を２乗する回路が必要なることから、製造コストが増大するとともに、基板面積が拡大するという問題点がある。
【００１１】
さらに、特許文献１〜３に開示された技術では、負荷が正常に動作しているにも拘わらず、誤検出等によって負荷への電流の供給が停止されたり瞬断されたりするといった誤動作が生じるという問題点がある。
【００１２】
本発明は、以上のような状況に鑑みてなされたものであり、簡単な回路構成により、誤動作を生じることなく、半導体スイッチおよび負荷を保護することが可能な電源供給装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明は、電源と負荷の間に接続され、前記電源から前記負荷に電源電力を供給する電源供給装置において、前記負荷に供給する電源電力をオン／オフする半導体スイッチと、前記半導体スイッチを介して前記負荷に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流を所定の時定数回路に印加するか、または、検出された電流の値を時定数方程式に適用することで電圧に変換する電圧変換手段と、前記電圧変換手段によって得られる電圧が所定の基準電圧を上回るか否かを判定する判定手段と、前記判定手段によって、前記電圧変換手段によって得られる電圧が所定の前記基準電圧を上回ると判定された場合には、前記半導体スイッチをオフの状態に制御する制御手段と、前記電源供給装置に前記電源の供給が開始されてから、または、前記半導体スイッチを介して前記負荷に電流の供給が開始されてから、所定の条件が満たされるまでの間、前記電圧変換手段によって得られる電圧が所定の前記基準電圧を上回ると判定された場合であっても前記制御手段が前記半導体スイッチをオフにすることを保留する保留手段と、を有することを特徴とする。
また、簡単な回路構成により、誤動作を起こすことなく、半導体スイッチおよび負荷を保護することが可能となる。
【００１４】
また、本発明は、前記時定数回路はＲＣはしご型時定数回路であり、前記時定数方程式は前記ＲＣはしご型時定数回路の特性を有する方程式であり、前記負荷に対して流れる電流の限界値を示す閾値であって時間の経過とともにその値が減少する電流遮断特性を示すことを特徴とする。
このような構成によれば、簡単な回路構成により、半導体スイッチおよび負荷を保護することが可能となる。
【００１５】
また、本発明は、前記保留手段は、前記電源供給装置に前記電源の供給が開始されてから、または、前記半導体スイッチを介して前記負荷に電流の供給が開始されてから、所定の時間が経過するまで前記電圧変換手段によって得られる電圧が所定の前記基準電圧を上回ると判定された場合であっても前記半導体スイッチをオフにすることを保留することを特徴とする。
このような構成によれば、時間に基づいて、誤動作の発生を確実に防止することができる。
【００１６】
また、本発明は、前記保留手段は、前記半導体スイッチを制御するための制御信号と、前記制御信号を遅延した信号とに基づいてマスク信号を生成し、前記マスク信号に基づいて、前記半導体スイッチをオフにすることを保留することを特徴とする。
このような構成によれば、簡単な構成によってマスク信号を生成し、マスク信号に基づいて誤動作の発生を確実に防止することができる。
【００１７】
また、本発明は、前記保留手段は、マイクロコンピュータを有し、前記半導体スイッチを制御するための制御信号の状態が変化した場合には、前記半導体スイッチをオフにすることを所定の期間保留することを特徴とする。
このような構成によれば、マイクロコンピュータによって誤動作を確実に防止することができる。
【００１８】
また、本発明は、前記保留手段は、前記電源供給装置に前記電源の供給が開始されてから、または、前記半導体スイッチを介して前記負荷に電流の供給が開始されてから、前記電流検出手段が有する差動増幅器の非反転入力端子と反転入力端子に印加される電圧の差分値が所定の閾値以上になっている場合は、前記電圧変換手段によって得られる電圧が所定の前記基準電圧を上回ると判定された場合であっても前記半導体スイッチをオフにすることを保留することを特徴とする。
このような構成によれば、誤動作の原因となる差動増幅器の非反転入力端子と反転入力端子に印加される電圧の差分値に基づいて、確実に誤動作を防止できる。
【００１９】
また、本発明は、前記電源供給装置は、リレーボックス、ジャンクションボックス、または、接続コネクタに着脱可能に接続されることを特徴とする。
このような構成によれば、リレーボックス、ジャンクションボックス、または、接続コネクタを介して接続される負荷を確実に制御することができる。
【発明の効果】
【００２０】
本発明によれば、簡単な回路構成により、誤動作を生じることなく、半導体スイッチおよび負荷を保護することが可能な電源供給装置を提供することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る電源供給装置の構成例を示す斜視図である。
【図２】本発明の第１実施形態の構成例を示すブロック図である。
【図３】図２に示す第１実施形態の構成例を示す回路図である。
【図４】図３に示す第１実施形態から状態変化保留部を除外した構成例を示す図である。
【図５】図４に示す実施形態の動作を説明するための図である。
【図６】図４に示す実施形態の動作を説明するための図である。
【図７】図４に示す実施形態の動作を説明するための図である。
【図８】図４に示す実施形態の動作を説明するための図である。
【図９】図４に示す実施形態の動作を説明するための図である。
【図１０】図４に示す実施形態の動作を説明するための図である。
【図１１】図３に示す第１実施形態の動作を説明するための図である。
【図１２】本発明の第２実施形態の構成例を示すブロック図である。
【図１３】本発明の第３実施形態の構成例を示すブロック図である。
【図１４】本発明の第４実施形態の構成例を示すブロック図である。
【図１５】本発明の第５実施形態の構成例を示すブロック図である。
【発明を実施するための形態】
【００２２】
次に、本発明の実施形態について説明する。
【００２３】
（Ａ）本発明の第１実施形態の構成の説明
図１は、本発明の第１実施形態に係る電源供給装置１の構成例を示す斜視図である。この図に示すように、本発明の第１実施形態に係る電源供給装置１は、本体部１００および蓋部１２０を有している。ここで、本体部１００は、例えば、樹脂等によって構成され、面１００ａには後述する半導体スイッチ１２を含む素子群１０５が配置されている。また、面１００ｂには蓋部１２０の側面に設けられた孔１２１，１２２と係合する爪部１０１，１０２が形成されている。また、面１００ｃには、端子１１１〜１１５が設けられている。なお、図１の例では、端子１１１はグランド端子であり、端子１１２は駆動信号が入力される端子であり、端子１１３は半導体スイッチ１２がオフの状態にされていることを示すＤＩＡＧ信号を出力する端子であり、端子１１４はバッテリが接続される端子であり、端子１１５は負荷が接続される端子である。もちろん、これ以外の配置としてもよい。蓋部１２０は、樹脂等によって構成され、本体部１００がその内部に挿入され、爪部１０１，１０２が孔１２１，１２２に係合することで本体部１００を所定位置に固定する。
【００２４】
図１に示す電源供給装置１は、例えば、車両のリレーボックス、ジャンクションボックス、または、接続コネクタに着脱可能に接続され、これらに接続される負荷に対して電源電力を供給する。
【００２５】
図２は、電源供給装置１の電気的な構成例を示すブロック図である。図２に示す例では、電源供給装置１は、半導体スイッチ１２、電流検出部１３、時定数回路１４、異常判定部１５、半導体スイッチ駆動部１６、および、状態変化保留部１７を有している。
【００２６】
ここで、半導体スイッチ１２は、例えば、パワーＭＯＳ−ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）によって構成され、半導体スイッチ駆動部１６によってゲート端子の電圧が制御されることでオン／オフの状態が制御される。オンの状態になった場合には、バッテリ２に蓄積されている電力を電源電力として、電線１１を介して負荷１０に供給する。なお、半導体スイッチ１２としては、パワーＭＯＳ−ＦＥＴ以外の半導体素子、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）や、バイポーラトランジスタを用いることも可能である。
【００２７】
電流検出部１３は、バッテリ２から半導体スイッチ１２および電線１１を介して負荷１０に流れる電流を検出し、時定数回路１４に供給する。より詳細には、電線１１に流れる負荷電流をＩｌｏａｄとするとき、このＩｌｏａｄの値に比例し、Ｉｌｏａｄよりも小さい値（例えば、１０００分の１の値）の電流Ｉｓを時定数回路１４に供給する。
【００２８】
時定数回路１４は、図３を参照して後述するように、半導体スイッチ１２をオンの状態にした場合に、負荷１０に対して流れる電流の限界値を示す閾値であって時間の経過とともにその値が減少する電流遮断特性を生成するための時定数を有する。
【００２９】
異常判定部１５は、図３を参照して後述するように、時定数回路１４から出力される出力電圧Ｖｏを所定の基準電圧Ｖｒｅｆと比較し、出力電圧Ｖｏが基準電圧Ｖｒｅｆを上回る場合には、異常であると判定し、状態変化保留部１７を介して半導体スイッチ駆動部１６を制御して、半導体スイッチ１２をオフの状態にし、負荷１０への電力供給を遮断する。
【００３０】
状態変化保留部１７は、電源供給装置１への電源供給開始時／停止時および負荷１０への電源供給開始時／停止時において、半導体スイッチ１２の状態変化を一時的に保留し、半導体スイッチ１２の誤動作の発生を抑制する。
【００３１】
半導体スイッチ駆動部１６は、図３を参照して後述するように、論理素子およびトランジスタによって構成され、電源供給装置１に対して外部から入力される外部入力信号に基づいて半導体スイッチ１２のゲートを駆動する。
【００３２】
図３は、図２の詳細な構成例を示す図である。なお、以下では、状態変化保留部１７を除外した図４に示す基本構成例を参照して構成および動作の説明をし、その後に図３を参照して、状態変化保留部１７を含む動作について説明する。
【００３３】
図４に示すように、負荷１０に接続される電線１１に流れる負荷電流（Ｉｌｏａｄ）を検出する電流検出部１３は、差動増幅器２３と、抵抗Ｒｓと、Ｐチャネル形のＭＯＳ−ＦＥＴ２４とを備える。差動増幅器２３の非反転入力端子に電線１１が、その反転入力端子に抵抗Ｒｓを介してバッテリ２が、その出力端子にＭＯＳ−ＦＥＴ２４のゲート端子がそれぞれ接続されている。ＭＯＳ−ＦＥＴ２４のドレイン端子は差動増幅器２３の反転入力端子と抵抗Ｒｓの接続点に、そのソース端子は時定数回路１４のコンデンサ素子Ｃ１、抵抗素子Ｒ１、および、コンパレータ２７の入力端子の接続点に接続されている。なお、符号２４ａは、ＭＯＳ−ＦＥＴ２４の寄生のダイオードを示す。また、符号１２ａは、半導体スイッチ１２の寄生のダイオードを示す。
【００３４】
電流検出部１３は、半導体スイッチ１２のドレイン−ソース間電圧Ｖｄｓと抵抗Ｒｓの端子間電圧Ｖｓとが等しくなるように、差動増幅器２３の出力によってＭＯＳ−ＦＥＴ２４のゲート電位を制御することで、電線１１に流れる負荷電流（Ｉｌｏａｄ）に比例した電流（検出電流）Ｉｓが抵抗Ｒｓに流れるように構成されている。検出電流Ｉｓは、（負荷電流Ｉｌｏａｄ）×Ｋの値の電流である。ここで、Ｋは係数で、Ｋ＝（半導体スイッチ１２のオン抵抗Ｒｏｎ／Ｒｓ）である。この検出電流Ｉｓが、電線１１に流れる負荷電流Ｉｌｏａｄに相当する電流として、電流検出部１３から時定数回路１４へ出力される。なお、Ｉｓ＜＜Ｉｌｏａｄの関係を有しており、一例として、ＩｓはＩｌｏａｄの１０００分の１程度に設定される。
【００３５】
半導体スイッチ１２をオンの状態にすると、負荷１０に対して電流が流れるが、電流が限界値を超えると、半導体スイッチ１２や電線１１が過電流によって損傷する（例えば、ＡＳＯ（Area of Safe Operation）破壊が生じる）。ところで、このような限界値は、時間の経過とともに変化する。図５は、半導体スイッチ１２および電線１１の限界特性を示している。図５の横軸は半導体スイッチ１２がオンになってからの経過時間を示し、縦軸は負荷電流Ｉｌｏａｄを示している。図５において、半導体限界特性３０は、半導体スイッチ１２がオンにされた後に、半導体スイッチ１２に流すことができる限界電流の経時的変化を示し、電線限界特性３１は、同じく、電線１１に流すことができる限界電流の経時的変化を示している。この図５に示すように、半導体スイッチ１２がオンの状態になった当初は、電線１１および半導体スイッチ１２に対してある程度大きな電流を流すことができるが、時間の経過とともに（経時的に）電線１１や半導体スイッチ１２が流すことができる電流の値は減少する。また、半導体限界特性３０と電線限界特性３１とは特性が異なっている。なお、図５に示す遮断禁止領域は、負荷１０が通常通り動作している場合に流れる電流の範囲を示し、半導体スイッチ１２に流れる電流がこの領域内に収まる場合には、半導体スイッチ１２を遮断することが禁止される領域である。
【００３６】
そこで、本実施形態では、半導体限界特性３０と電線限界特性３１の双方を考慮した電流遮断特性３２を設定する。そして、負荷電流Ｉｌｏａｄが、時間的に変動する電流遮断特性３２を示す曲線（以下「電流遮断曲線」と称する。）を超えないように制御をすることで、電線１１および半導体スイッチ１２が過電流によって損傷しないようにする。より詳細には、本実施形態では、図５に示す電流遮断特性３２に対応する時定数を有する時定数回路１４に対して、検出電流Ｉｓを入力し、出力電圧Ｖｏが基準電圧Ｖｒｅｆを超えた場合には、半導体スイッチ１２をオフの状態にすることで、負荷電流Ｉｌｏａｄが電流遮断曲線を超えないようにする。
【００３７】
異常判定部１５は、コンパレータ２７を有し、時定数回路１４からの出力電圧Ｖｏと、基準電圧Ｖｒｅｆとを比較し、Ｖｏ＞Ｖｒｅｆの場合には、半導体スイッチ１２に流れる電流がその時点における電流遮断曲線を超えていると判定し、Ｈレベルの信号を出力し、Ｖｏ≦Ｖｒｅｆの場合には、Ｌレベルの信号を出力する。
【００３８】
コンパレータ２７からの出力信号は、ラッチ回路２８に入力される。このラッチ回路２８は、コンパレータ２７からＬレベルの信号が出力されている間は、Ｌレベルの信号を出力し、コンパレータ２７からＨレベルの信号が出力されると、その出力をＨレベルにラッチする。
【００３９】
半導体スイッチ駆動部１６は、ＮＡＮＤ回路２０と、ＰＮＰ形のトランジスタ２１と、ＮＰＮ形のトランジスタ２２と、インバータ２９とを備えている。ＮＡＮＤ回路２０の一方の入力端子には、半導体スイッチ１２をオン／オフさせる制御信号が端子１１２から入力される。例えば、負荷１０を動作させるための図示しないスイッチがオンに操作されるとＨレベル（例えば、５Ｖ）の制御信号が、また、スイッチがオフに操作されるとＬレベルの制御信号がＮＡＮＤ回路２０の一方の入力端子に入力される。ＮＡＮＤ回路２０の他方の入力端子には、ラッチ回路２８の出力信号がインバータ２９を介して入力される。
【００４０】
トランジスタ２１とトランジスタ２２は、コレクタ同士が接続されるとともに、ベース同士が接続されている。トランジスタ２１のエミッタには、チャージポンプ６から電源電圧を昇圧した電圧（駆動電圧）が供給され、トランジスタ２２のエミッタは接地されている。
【００４１】
以上のような構成を有する半導体スイッチ駆動部１６は、次のように動作する。
【００４２】
（１）負荷１０を動作させるための不図示のスイッチがオフの状態で、端子１１２からＬレベルの制御信号がＮＡＮＤ回路２０の一方の入力端子に入力され、かつ、ラッチ回路２８の出力信号がＬレベルで、その信号がインバータ２９で反転されてＨレベルの信号がＮＡＮＤ回路２０の他方の入力端子に入力されている場合、ＮＡＮＤ回路２０はＨレベルの信号を出力する。これにより、トランジスタ２１がオフになり、トランジスタ２２がオンになるので、チャージポンプ６からの駆動電圧が半導体スイッチ１２のゲート端子に印加されず、半導体スイッチ１２がオフ状態に維持される。
【００４３】
（２）負荷１０を動作させるための不図示のスイッチがオンに操作されると、ＮＡＮＤ回路２０の他方の入力端子にＨレベルの信号が入力されている状態で、ＮＡＮＤ回路２０の一方の入力端子にＨレベルの制御信号が入力されるので、ＮＡＮＤ回路２０はＬレベルの信号を出力する。これにより、トランジスタ２２がオフになり、トランジスタ２１がオンになるので、チャージポンプ６からの駆動電圧が半導体スイッチ１２のゲート端子に印加され、半導体スイッチ１２がオン状態にされる。この結果、負荷１０へ電線１１を介してバッテリ電源が供給され、負荷１０が駆動される。
【００４４】
（３）半導体スイッチ１２がオン状態にあるとき、ラッチ回路２８の出力信号がＬレベルからＨレベルに変化すると、ＮＡＮＤ回路２０の一方の入力端子にＨレベルの信号が入力されている状態で、他方の入力端子にＬレベルの信号が入力されるので、ＮＡＮＤ回路２０はＨレベルの信号を出力する。これにより、チャージポンプ６からの駆動電圧が半導体スイッチ１２のゲート端子に印加されなくなり、半導体スイッチ１２がオン状態からオフ状態になる。この結果、負荷１０へのバッテリ電源の供給が遮断され、負荷１０の駆動が停止する。
【００４５】
また、図４に示す電源供給装置１では、インバータ２９の入力側とラッチ回路２８の出力側は、ＤＩＡＧ端子１１３に接続されている。このＤＩＡＧ端子１１３は、ラッチ回路２８を、Ｈレベル信号を出力している状態からＬレベルの信号を出力する状態にリセットするためのリセット信号入力用の端子として用いられるとともに、ラッチ回路２８の出力信号から半導体スイッチ１２のオン／オフ状態を外部でモニタするために、ラッチ回路２８の出力信号を外部回路へ出力するための端子として用いられる。
【００４６】
（Ｂ）本発明の第１実施形態の動作の説明
つぎに、本発明の第１実施形態の動作について説明する。以下では、状態変化保留部１７を除外した図４に示す基本構成例を参照して動作の説明をし、その後に図３を参照して、状態変化保留部１７を含む動作について説明する。
【００４７】
図４に示すように、負荷（例えば、ヘッドライト）１０を駆動するためにスイッチ（例えば、ヘッドライトスイッチ）をオンに操作すると、ＮＡＮＤ回路２０の出力がＬレベルになり、トランジスタ２１がオンになってトランジスタ２２がオフになる。これにより、チャージポンプ６から駆動電圧がトランジスタ２１を介して半導体スイッチ１２のゲート端子に印加され、半導体スイッチ１２がオン状態になる。この結果、バッテリ２の電源電力が電線１１を介して負荷１０に供給され、負荷１０が起動される。
【００４８】
このようにして負荷１０が起動されると、電線１１に流れる負荷電流（Ｉｌｏａｄ）に比例した電流（検出電流Ｉｓ）が電流検出部１３により検出される。この検出電流Ｉｓは、電流検出部１３から時定数回路１４へ供給される。
【００４９】
時定数回路１４では、電流検出部１３から検出電流Ｉｓを入力し、抵抗素子Ｒ１〜Ｒ３およびコンデンサ素子Ｃ１〜Ｃ３によって構成されるＲＣはしご型時定数回路に供給する。
【００５０】
時定数回路１４は、前述した電流遮断特性３２に対応する時定数を有している。また、異常判定部１５は、時定数回路１４からの出力電圧Ｖｏと、基準電圧Ｖｒｅｆとを比較し、Ｖｏ＞Ｖｒｅｆの場合にはＨレベルの信号を出力し、それ以外の場合にはＬレベルの信号を出力する。
【００５１】
本実施形態では、時定数回路１４と異常判定部１５とが協働することによって、以下のような機能を実現する。すなわち、図６（Ａ）に示すように、一点鎖線で示す電流遮断特性３２よりも少しだけ小さい電流Ｉ１が半導体スイッチ１２に流れたとする。この場合、時定数回路１４からの出力電圧Ｖｏは、図６（Ｂ）に概略的に示すように、基準電圧Ｖｒｅｆよりも常に低い電圧Ｖｏ１となるため、異常判定部１５の出力は常にＬレベルとなる。一方、二点鎖線で示すように電流遮断特性３２よりも少しだけ大きい電流Ｉ２が半導体スイッチ１２に流れたとする。この場合、時定数回路１４からの出力電圧Ｖｏは図６（Ｂ）に概略的に示すように、基準電圧Ｖｒｅｆよりも常に高い電圧Ｖｏ２となるため、異常判定部１５の出力は常にＨレベルとなる。以上は説明を簡略化するために極端な例で説明したが、例えば、実際の動作時には、電流の値が一時的にでも電流遮断特性３２よりも大きくなると、時定数回路１４の出力電圧Ｖｏは、基準電圧Ｖｒｅｆよりも高くなるため、異常判定部１５の出力はＨレベルとなる。
【００５２】
コンパレータ２７による判定の結果、（１）出力電圧Ｖｏが基準電圧Ｖｒｅｆより低い間は、コンパレータ２７はＬレベルの信号を出力する。これにより、ＮＡＮＤ回路２０の出力信号がＬレベルに維持され、半導体スイッチ１２がオン状態に維持され、負荷１０の駆動が継続される。
【００５３】
一方、（２）負荷１０の起動後における過渡状態、あるいは、その後の定常状態において、過電流が半導体スイッチ１２に流れることで、半導体スイッチ１２に流れる電流が、図５に示す電流遮断特性３２を越えた場合には、コンパレータ２７はＨレベルの信号を出力し、ラッチ回路２８はコンパレータ２７の出力をＨレベルにラッチする。これにより、ＮＡＮＤ回路２０の出力信号がＬレベルからＨレベルになり、トランジスタ２１がオフになってトランジスタ２２がオンになるので、チャージポンプ６からの駆動電圧が半導体スイッチ１２のゲート端子に印加されなくなり、半導体スイッチ１２が強制的にオフ状態にされ、負荷１０へのバッテリ電源の供給が遮断され、負荷１０の駆動が停止する。
【００５４】
なお、過電流が半導体スイッチ１２に流れる場合としては、例えば、デッドショートにより非常に短い時間（例えば、数１００μｓ以下）に過電流が発生する場合や、パルス幅変調された制御信号が印加された場合や、断続ショート（レアショート）により断続的な過電流が発生する場合がある。このような過電流に対しても、本実施形態では、これを検出して、半導体スイッチ１２をオフの状態にすることができる。
【００５５】
本実施形態では、以下の作用効果を奏する。
【００５６】
本実施形態では、時定数回路１４の出力電圧Ｖｏは、半導体スイッチ１２をオン状態にした後（負荷１０の起動後）、半導体スイッチ１２に流れる電流Ｉｄｓに応じて変化する。例えば、半導体スイッチ１２に流れる電流が増えると、時定数回路１４では電流の増加に対応して出力電圧Ｖｏが増加する。このように変化する時定数回路１４の出力値を基準電圧Ｖｒｅｆと比較し、その出力電圧Ｖｏが基準電圧Ｖｒｅｆを超えた場合に、半導体スイッチ１２をオフ状態にすることで、図５に示す電流遮断特性３２に基づいて半導体スイッチ１２を制御することができる。このように、半導体限界特性３０および電線限界特性３１の双方を考慮した電流遮断特性３２に基づいて制御することで、半導体スイッチ１２を過電流および過熱から保護しながら効率良く使うことができる。このような領域での使用は、上記従来技術では出来ない。
【００５７】
また、デッドショート等の瞬時的に遮断が必要な場合にも容易に対応することができる。
【００５８】
上記特許文献１に記載された従来技術のように、負荷駆動用のパワー素子近傍の温度を検出し、検出温度が所定温度以上の時、パワー素子への制御信号の入力を遮断する方法では、検出温度とパワー素子の真の温度との間に差が生じたり、あるいは温度の検出に時間的な遅れが生じたりすることがある。これに対して、本実施形態によれば、電線１１に流れる電流の検出値を時定数回路１４に入力し、半導体限界特性３０および電線限界特性３１の双方を考慮した電流遮断特性３２に基づいて過電流を検出するようにしたので、半導体スイッチ１２に流れる電流を、時間遅れを生じることなく検出することができる。このため、半導体スイッチ１２の劣化および故障を抑制することができるとともに、デッドショートのように非常に短い時間（例えば、数１００μｓ以下）に発生する過電流に対しても、電線を保護することができる。
【００５９】
また、時定数回路１４は、ＲＣはしご型時定数回路により構成されているので、半導体スイッチ１２および電線１１の双方に対応した電流遮断特性３２を任意に設定できる。また、ＲＣはしご型時定数回路を用いることで、例えば、特開２０１３−１２８３４３に開示される技術に比較すると、過渡領域における電流遮断特性のばらつきを少なくすることができるとともに、温度や検出電流に対する設計を簡略化することができる。すなわち、特開２０１３−１２８３４３に開示された技術では、ダイオードやツェナーダイオードを用いていることから、過渡領域におけるばらつきが大きい（設計や部品選定にもよるが、例えば、プラスマイナス１０％以上の電流遮断特性のばらつきが想定される）。具体的には、ダイオードに流れる順方向電流によりアノード・カソード間の電圧が大きく変化することや、また、ツェナーダイオードは、ツェナー電圧が５〜６Ｖを境界として、これよりも電圧が高い場合には正の温度特性を有し、これよりも電圧が低い場合には負の温度特性を有することから、温度や検出電流を考慮した場合の設計が複雑となる。しかしながら、ＲＣはしご型時定数回路では、抵抗素子およびコンデンサ素子はダイオードとは異なり、電流による特性の変化がない。さらに、時定数回路において上記のダイオードに対応する素子が抵抗素子であり、抵抗素子は温度特性が小さいことから、設計を簡略化することができる。また、時定数回路１４では、線形の特性を有する受動素子だけを使用することから、スイッチング特性としての非線形特性を有するツェナーダイオードを用いる特開２０１３−１２８３４３に開示される技術に比較して、ノイズを低減することができる。
【００６０】
また、電流検出部１３から時定数回路１４への出力を電流出力としているため、半導体スイッチ１２の過渡的な変動に対して、電源変動の影響をほとんど受けずに対応することができる。
【００６１】
また、時定数回路１４は、ＲＣはしご型時定数回路の定数（ＲＣはしご型回路の各段のコンデンサの容量および抵抗の抵抗値）と、基準電圧Ｖｒｅｆとを調整することで、過渡電流領域および定常動作領域（定常状態）での電流遮断特性を任意に設定可能である。
【００６２】
一例として、図７は、定常動作領域における電流遮断特性３２を変化させた特性（破線で示す特性）を示している。この図７の例では、過渡電流領域はほとんど変化させずに、定常電流領域の遮断特性だけを変化させている。また、図８は、過渡電流領域における電流遮断特性３２を変化させた特性（破線で示す特性）を示している。この図８の例では、定常電流領域はほとんど変化させずに、過渡電流領域の遮断特性だけを変化させている。また、図９は、図７および図８と比較して、負荷１０の種類が異なる場合の特性を示している。この図９の例では、遮断禁止領域の冒頭部分が矩形形状となっており、図７および図８に示す三角形状とは異なっている。このような特性を有する負荷１０の場合には、時定数回路１４の時定数および基準電圧Ｖｒｅｆを調整することで、例えば、図９に示すような、図７および図８とは異なる曲線形状を有する電流遮断特性３２に設定することができる。
【００６３】
また、上記特許文献２に記載された従来技術では、過渡状態に対応する第１の閾値と、定常状態に対応する第２の閾値によって電線を保護するようにしている。一方、本実施形態では、時定数回路１４に基づく連続的な電流遮断特性（電流遮断曲線）に基づいて制御するようにしているので、特許文献２に比較すると、細かな制御を行うことができる。また、特許文献２の段落００５２には、第１閾値に対応する抵抗を可変抵抗とし、時間の経過とともに可変抵抗の抵抗値を変更することで、連続的に変化する第１の閾値を設定することが開示されているが、可変抵抗を時間的に制御することは容易ではない。一方、本実施形態では、時定数回路１４を用いることで、連続的に変化する電流遮断曲線を容易に設定することができる。
【００６４】
また、上記特許文献３に開示された従来技術では、半導体スイッチ１２の熱等価回路に基づいて過電流を遮断するようにしている。しかし、熱等価回路とするためには、電流の２乗値を計算する必要があることから、電流変換回路を設ける必要がある。このような２乗値を計算する回路は、複雑であり、回路の占有面積も大きいことから、製造コストが高くつくとともに、小型化が困難となるという問題点がある。しかしながら、本実施形態では、熱的な等価回路ではなく、電流そのものの遮断特性（電流遮断特性）を求めて、この電流遮断特性に基づいて半導体スイッチ１２を制御するようにしたので、２乗値を計算する回路を排除することができる。
【００６５】
つぎに、状態変化保留部１７の動作について説明する。図１０は、状態変化保留部１７を有しない場合（図４の構成）の動作を説明する図である。より詳細には、図１０は、電源供給装置１に対して電源電力の供給を開始し、負荷１０が有するスイッチ（不図示）をオンの状態にした後に、端子１１２から入力される制御信号がＨレベルの状態にされた後の信号の時間的な変化を示している。時刻０において、端子１１２から入力される制御信号がＨレベルの状態にされると、破線で示すように急激に電圧が上昇する。この結果、半導体スイッチ駆動部１６の出力がＨレベルの状態となり、半導体スイッチ１２がオンの状態となるので、バッテリ２から負荷１０に電流が通じる。このとき、差動増幅器２３の差動入力端子のバーチャルショートが安定しなかったり、あるいは、ＭＯＳ−ＦＥＴ２４の上流側に半導体スイッチ１２とカレントミラー回路を構成する半導体スイッチ（不図示）が配置されている場合には当該カレントミラー回路が安定しなかったりすることで、予期しない電圧が差動増幅器２３から出力される場合がある。
【００６６】
そのような場合には、想定される以上の電流が時定数回路１４に流れ、コンパレータ２７の出力がＨレベルの状態になることから、ラッチ回路２８の出力がＨレベルの状態となり、半導体スイッチ１２が強制的にオフの状態にされ、負荷１０への電源の供給が遮断され、負荷１０の駆動が停止する。図１０の例では、端子１１２から入力される制御信号がＨレベルの状態にされてから、０．００３５ｓ後に検出電流Ｉｓが急激に増加し、出力電圧Ｖｏが遮断閾値を上回る。この結果、半導体スイッチ１２が強制的にオフ状態にされ、負荷１０への電源の供給が遮断され、負荷１０の駆動が瞬断される誤動作が生じる。
【００６７】
そこで、図２に示す第１実施形態では、状態変化保留部１７によって、前述した誤動作が生じることを防止する。以下では、図３を参照して、状態変化保留部１７の詳細を説明した後、図１１を参照して動作を説明する。
【００６８】
図３に示す状態変化保留部１７は、遅延部４１、ＥＸ−ＯＲ回路４２、ＮＯＴ回路４３、ＡＮＤ回路４４を有している。遅延部４１は、端子１１２から入力される制御信号を所定の時間τ遅延して出力する。ＥＸ−ＯＲ回路４２は遅延部４１からの出力信号と、端子１１２から入力される制御信号との排他的論理和を演算して出力する。ＮＯＴ回路４３は、ＥＸ−ＯＲ回路４２から出力される信号の論理を反転して出力する。ＡＮＤ回路４４は、コンパレータ２７からの出力信号と、ＮＯＴ回路４３からの出力信号との論理積を演算してラッチ回路２８に出力する。
【００６９】
つぎに、図３および図１１を参照してより詳細に説明する。図１１（Ａ）に示すように、時刻Ｔ１において、端子１１２から入力される制御信号がＨレベルの状態にされると、この信号は遅延部４１によって時間τ遅延されて出力される（図１１（Ｂ）参照）。ＥＸ−ＯＲ回路４２は、制御信号と遅延部４１からの出力信号の排他的論理和を演算して出力する。この結果、ＥＸ−ＯＲ回路４２からの出力信号は、図１１（Ｃ）に示すようになる。より詳細には、ＥＸ−ＯＲ回路４２からの出力信号は、制御信号がＨレベルになってから遅延部４１からの出力信号がＨレベルになるまでの間はＨレベルの状態となり、それ以外はＬレベルの状態となる。ＮＯＴ回路４３は、ＥＸ−ＯＲ回路４２からの出力信号の論理を反転して出力する。この結果、ＮＯＴ回路４３からは図１１（Ｄ）に示すような信号が出力され、ＡＮＤ回路４４に供給される。ＡＮＤ回路４４は、コンパレータ２７からの出力信号とＮＯＴ回路４３からの出力信号の論理積を演算して出力する。このため、例えば、図１０に示すように、制御信号がＨレベルに変化してから、検出電流Ｉｓが急激に増加し、コンパレータ２７の出力がＨレベルに変化した場合であっても、当該出力信号はＮＯＴ回路４３からの出力信号によってマスクされるので、半導体スイッチ１２がオフになって瞬断が生じることを防止できる。
【００７０】
なお、遅延部４１の遅延時間τを調整することで、コンパレータ２７からの出力信号をマスクする時間を変更することができる。図１０の例では、０．００３５［ｓ］に現れるパルス電圧をマスクできるように、例えば、τ≧０．００４［ｓ］に設定することができる。コンパレータ２７からの出力信号をマスクする時間は、例えば、差動増幅器２３、負荷１０、ＭＯＳ−ＦＥＴ２４の特性等によっても異なることから、τとしてはマージンを含む十分な値を設定するか、あるいは、個々の装置毎に設定することが望ましい。また、τの値が大きすぎると、正常な遮断動作が阻害される場合がある。このため、負荷１０として、突入電流が大きい負荷（例えば、容量性負荷、または、正の温度特性を有する抵抗性負荷（例えば、温度が低い場合に大きな電流が流れるデフォガ等））が接続されている場合に、負荷１０に流れる負荷電流が電流遮断特性３２を超えたときは遮断動作が正常に行われる値に設定することが望ましい。
【００７１】
なお、図１１に示す例では、制御信号がＬレベルに変化する場合（時刻Ｔ３参照）もマスクを行っている。しかしながら、制御信号がＬレベルに変化する場合には、ＮＡＮＤ回路２０の一方の入力信号がＬレベルになるので、ラッチ回路２８からの出力信号の状態によらずＮＡＮＤ回路２０からの出力信号はＨレベルとなる。このため、電流検出部１３等が誤動作した場合であっても、当該誤動作が半導体スイッチ１２の状態変化に影響することはないことから、制御信号がＬレベルに変化する場合にはマスクすることは必須ではない。
【００７２】
（Ｃ）本発明の第２実施形態の説明
つぎに、本発明の第２実施形態について説明する。図１２は、本発明の第２実施形態の構成例を示す図である。なお、図１２において、図３と対応する部分には同一の符号を付してその説明を省略する。図１２の構成例では、図３と比較すると、電流検出部１３、時定数回路１４、異常判定部１５、および、ラッチ回路２８が除外され、電流検出部７０、Ａ／Ｄ（Analog to Digital）変換部７１、および、デジタル信号処理部７２が追加されている。これら以外の構成は、図３と同様である。
【００７３】
ここで、電流検出部７０は、例えば、抵抗値が小さい抵抗素子等（負荷１０の動作に影響を与えない程度の電圧降下を生じる素子値を有する抵抗素子）によって構成され、負荷１０に流れる電流Ｉｌｏａｄの値を検出してＡ／Ｄ変換部７１に供給する。Ａ／Ｄ変換部７１は、電流検出部７０によって検出された電流Ｉｌｏａｄの値をデジタル信号に変換してデジタル信号処理部７２に供給する。デジタル信号処理部７２は、例えば、ＤＳＰ（Digital Signal Processor）またはＣＰＵ（Central Processing Unit）等によって構成され、Ａ／Ｄ変換部７１から供給されるデジタル信号を処理するとともに、処理結果に基づいて半導体スイッチ駆動部１６を制御する。なお、状態変化保留部１７を構成する遅延部４１、ＥＸ−ＯＲ回路４２、ＮＯＴ回路４３、および、ＡＮＤ回路４４については、図３を参照して前述した場合と同様の機能を有する。
【００７４】
つぎに、第２実施形態の動作について説明する。以下では、状態変化保留部１７を除外した場合の動作について説明し、つぎに、状態変化保留部１７を付加した場合の動作について説明する。
【００７５】
第２実施形態では、電流検出部７０が負荷１０に流れる電流Ｉｌｏａｄの値を検出し、Ａ／Ｄ変換部７１に供給する。Ａ／Ｄ変換部７１は、電流検出部７０から供給される電流Ｉｌｏａｄの値を、対応するデジタルデータに変換してデジタル信号処理部７２に供給する。
【００７６】
デジタル信号処理部７２は、Ａ／Ｄ変換部７１から供給される電流Ｉｌｏａｄの値に対応するデジタルデータに対して、図３に示す、抵抗素子Ｒ１〜Ｒ３およびコンデンサ素子Ｃ１〜Ｃ３によって構成されるＲＣはしご型時定数回路と同様の特性を有する離散時間領域における時定数方程式を適用する。より詳細には、図３に示す、ＲＣはしご型時定数回路の連続時間領域における伝達関数Ｈ（ｓ）を、例えば、双一次変換等のＳ−Ｚ変換を用いて、離散時間領域における伝達関数Ｈ（ｚ）に変換することで、離散時間領域における時定数方程式を得ることができる。
【００７７】
デジタル信号処理部７２は、Ａ／Ｄ変換部７１から供給される電流Ｉｌｏａｄの値に対応するデジタルデータに対して時定数方程式（Ｈ（ｚ））をたたみ込み積分することで得られる結果と、図３に示す基準電圧Ｖｒｅｆに対応する値とを比較し、得られる結果が基準電圧Ｖｒｅｆを超えているか否かを判定し、超えている場合には異常であると判定して、半導体スイッチ駆動部１６を制御して半導体スイッチ１２をオフの状態にする。
【００７８】
以上の構成によれば、デジタル回路で構成することができるので、図４の実施形態に比較して、構成を簡略化することができるとともに、デジタル回路で構成することにより、ノイズ耐性を向上させ、経年劣化による特性変化を防ぐことができる。
【００７９】
つぎに、状態変化保留部１７を付加した場合の動作について説明する。図１１（Ａ）に示すように、時刻Ｔ１において、端子１１２から入力される制御信号がＨレベルの状態になると、この信号は遅延部４１によって時間τ遅延されて出力される（図１１（Ｂ）参照）。ＥＸ−ＯＲ回路４２は、制御信号と遅延部４１からの出力信号との排他的論理和を演算して出力する。この結果、ＥＸ−ＯＲ回路４２の出力は、図１１（Ｃ）に示すようになる。より詳細には、ＥＸ−ＯＲ回路４２からの出力信号は、制御信号がＨレベルになってから遅延部４１からの出力信号がＨレベルになるまでの間はＨレベルの状態となり、それ以外はＬレベルの状態となる。ＮＯＴ回路４３は、ＥＸ−ＯＲ回路４２からの出力信号の論理を反転して出力する。この結果、ＮＯＴ回路４３からは図１１（Ｄ）に示すような信号が出力され、ＡＮＤ回路４４に供給される。ＡＮＤ回路４４は、デジタル信号処理部７２からの出力信号と、ＮＯＴ回路４３からの出力信号の論理積を演算して出力する。このため、例えば、図１０に示すように、制御信号がＨレベルに変化してから、電流検出部７０によって検出される検出電流Ｉｓが急激に増加し、デジタル信号処理部７２からの出力信号がＨレベルに変化した場合であっても、当該出力はＮＯＴ回路４３からの出力信号によってマスクされるので、半導体スイッチ１２がオフになって瞬断が生じることを防止できる。
【００８０】
なお、図１２に示す実施形態では、電流検出部７０は、半導体スイッチ１２と負荷１０の間に配置するようにしたが、例えば、半導体スイッチ１２と並列に配置するようにしてもよい。この場合には、半導体スイッチ１２の電圧降下とオン抵抗とから電流を求めることができる。
【００８１】
また、図１２に示す実施形態では、時定数回路１４、異常判定部１５、および、ラッチ回路２８の機能をデジタル信号処理部７２によって実現するようにしたが、これらのうち、例えば、時定数回路１４の機能だけをデジタル信号処理部７２によって実現するようにしたり、時定数回路１４および異常判定部１５の２つの機能をデジタル信号処理部７２によって実現するようにしたりしてもよい。
【００８２】
また、図１２に示す実施形態では、デジタル信号処理部７２からの出力信号を所定の時間τマスクするようにしたが、例えば、電流検出部７０からの出力信号をマスクしたり、Ａ／Ｄ変換部７１からの出力信号をマスクしたりするようにしてもよい。
【００８３】
（Ｄ）本発明の第３実施形態の説明
つぎに、本発明の第３実施形態について説明する。図１３は、本発明の第３実施形態の構成例を示す図である。なお、図１３において、図３と対応する部分には同一の符号を付してその説明を省略する。図１３の構成例では、図３と比較すると、遅延部４１がＥＸ−ＯＲ回路４５に置換され、差分検出部４６が追加されている。これら以外の構成は、図３と同様である。
【００８４】
ここで、差分検出部４６は、差動増幅器２３の非反転入力端子と反転入力端子の入力信号の差分値を計算し、差分値が所定の閾値以上である場合には、ＥＸ−ＯＲ回路４５にＨレベルの信号を供給し、それ以外の場合はＬレベルの信号を供給する。ＥＸ−ＯＲ回路４５は、制御信号と、差分検出部４６からの出力信号との排他的論理和を演算し、演算結果をＥＸ−ＯＲ回路４２に出力する。
【００８５】
つぎに、第３実施形態の動作について説明する。なお、第３実施形態の状態変化保留部１７以外の動作は、図４の場合と同様であるので、その説明は省略し、状態変化保留部１７の動作について説明する。
【００８６】
差動増幅器２３が正常に動作している場合は、バーチャルショートにより入力信号の差分値（電位差）は略０Ｖとなるので、差分検出部４６の出力はＬレベルの状態となる。差分検出部４６からの出力信号がＬレベルの場合であって、制御信号がＬレベルのとき、ＥＸ−ＯＲ回路４５の２つの入力端子にはＬレベルがそれぞれ入力されるので、ＥＸ−ＯＲ回路４５からの出力信号はＬレベルとなる。また、差分検出部４６からの出力信号がＬレベルの場合であって、制御信号がＨレベルのとき、ＥＸ−ＯＲ回路４５の２つの入力端子にはＨレベルとＬレベルの信号がそれぞれ入力されるので、ＥＸ−ＯＲ回路４５からの出力信号はＨレベルとなる。
【００８７】
差分検出部４６からの出力信号がＬレベルの場合であって、制御信号がＬレベルのとき、ＥＸ−ＯＲ回路４２の２つの入力端子にはＬレベルの信号がそれぞれ入力されるので、ＥＸ−ＯＲ回路４２からの出力信号はＬレベルとなる。また、差分検出部４６からの出力信号がＬレベルの場合であって、制御信号がＨレベルのとき、ＥＸ−ＯＲ回路４２の２つの入力端子にはＨレベルの信号がそれぞれ入力されるので、ＥＸ−ＯＲ回路４２からの出力信号はＬレベルとなる。すなわち、差分検出部４６からの出力信号がＬレベルである場合（差動増幅器２３が正常に動作している場合）には、制御信号の状態によらず、ＥＸ−ＯＲ回路４２からの出力信号はＬレベルとなる。
【００８８】
ＥＸ−ＯＲ回路４２の出力がＬレベルである場合、ＮＯＴ回路４３の出力はＨレベルとなる。この結果、ＡＮＤ回路４４からの出力信号は、コンパレータ２７からの出力信号に応じて、ＨレベルまたはＬレベルとなる。以上をまとめると、差分検出部４６の出力がＬレベルである場合（差動増幅器２３が正常に動作している場合）には、制御信号の状態に拘わらず、ＡＮＤ回路４４からの出力信号は、コンパレータ２７からの出力信号に応じて、ＨレベルまたはＬレベルとなる。
【００８９】
つぎに、差動増幅器２３の動作異常が生じた場合の動作について説明する。例えば、ラッチ回路２８からの出力信号がＬレベルの場合に、制御信号がＨレベルにされ、負荷１０への電力の供給が開始されたとする。このとき、例えば、負荷１０に流れる電流が急激に増加した等の原因によって、差動増幅器２３の非反転入力端子と反転入力端子の入力電圧の差分値が所定の閾値以上になった場合を考える。
【００９０】
そのような場合、差分検出部４６は、差動増幅器２３の非反転入力端子と反転入力端子の入力電圧の差分値が所定の閾値以上になったと判定し、出力信号をＬレベルからＨレベルに変更する。
【００９１】
その場合、ＥＸ−ＯＲ回路４５の２つの入力端子には、Ｈレベルの信号がそれぞれ供給されるので、ＥＸ−ＯＲ回路４５からの出力信号はＬレベルとなる。その結果、ＥＸ−ＯＲ回路４２の２つの入力端子には、ＨレベルとＬレベルの信号がそれぞれ供給されるので、ＥＸ−ＯＲ回路４２の出力はＨレベルとなる。
【００９２】
ＥＸ−ＯＲ回路４２からの出力信号がＨレベルである場合、ＮＯＴ回路４３からの出力信号はＬレベルとなる。この結果、ＡＮＤ回路４４からの出力信号は、コンパレータ２７からの出力信号の状態によらず、Ｌレベルとなる。すなわち、コンパレータ２７からの出力信号がマスクされる。以上をまとめると、差分検出部４６の出力がＨレベルである場合（差動増幅器２３が正常に動作していない場合）には、ＡＮＤ回路４４からの出力信号は、コンパレータ２７からの出力信号の状態によらず、Ｌレベルとなり、コンパレータ２７からの出力信号がマスクされる。これにより、例えば、差動増幅器２３が誤動作した場合でも、誤動作をマスクすることができることから、負荷１０への電力が瞬断することを防止できる。
【００９３】
以上に説明したように、本発明の第３実施形態によれば、例えば、差動増幅器２３が正常に動作していない場合には、差分検出部４６がこれを検出し、ＥＸ−ＯＲ回路４５，４２、ＮＯＴ回路４３、および、ＡＮＤ回路４４によって、コンパレータ２７からの出力信号をマスクするようにしたので、誤動作によって負荷１０に流れる電流が瞬断されることを防止できる。
【００９４】
また、第３実施形態では、差分検出部４６の閾値を適宜設定することで、マスクを開始する条件を最適に設定することができる。例えば、半固定抵抗を使用し、閾値を調整可能とすれば、負荷１０の種類や、電源供給装置１の個体差に応じて、最適な閾値を選択することができる。
【００９５】
（Ｅ）本発明の第４実施形態の説明
つぎに、本発明の第４実施形態について説明する。図１４は、本発明の第４実施形態の構成例を示す図である。なお、図１４において、図３と対応する部分には同一の符号を付してその説明を省略する。図１４の構成例では、図３と比較すると、遅延部４１、ＥＸ−ＯＲ回路４２、ＮＯＴ回路４３が除外され、マイクロコンピュータ（以下、単に「マイコン」と称する）４７が新たに付加されている。これら以外の構成は、図３と同様である。
【００９６】
ここで、マイコン４７は、低スペックのマイコンであり、例えば、図１２に示すデジタル信号処理部７２よりも性能（計算速度および記憶容量等）が低いマイコンである。マイコン４７としては、例えば、上位の装置と、情報を授受するための通信処理用のマイコンを流用することができる。もちろん、通信以外の用途のマイコンを流用してもよい。マイコン４７は、制御信号が変化すると、変化をトリガとして、一定期間だけ出力信号をＬレベルとし、その後はＨレベルとする機能を有する。
【００９７】
つぎに、本発明の第４実施形態の動作について説明する。電源供給装置１に電力が供給された状態で、制御信号がＬレベルからＨレベルに変化すると、マイコン４７がこれを検出する。マイコン４７は、制御信号がＬレベルからＨレベルまたはＨレベルからＬレベルに変化すると、変化をトリガとして、一定期間（例えば、図１１の時間τに対応する期間）出力をＬレベルの状態とする。
【００９８】
マイコン４７からの出力信号がＬレベルになると、ＡＮＤ回路４４の一方の入力信号がＬレベルとなることから、コンパレータ２７からの出力信号がマスクされる。このため、例えば、図１０に示すように、制御信号がＨの状態になり、半導体スイッチ１２がオンの状態になった場合に、誤動作によってコンパレータ２７からの出力信号がＨレベルになったとしても、マイコン４７によって図１０に実線で示すパルス電圧がマスクされる。このため、負荷１０に流れる電流が瞬断されることを防止できる。
【００９９】
以上に説明したように、本発明の第４実施形態によれば、例えば、通信等に使用するマイコン４７を流用し、制御信号が変化するタイミングで、出力を一定期間にＬレベルにすることで、コンパレータ２７の出力をマスクすることができる。また、マイコン４７として、他の用途で使用されているものを流用することで、装置の製造コストを低減することができる。
【０１００】
（Ｆ）本発明の第５実施形態の説明
つぎに、本発明の第５実施形態について説明する。図１５は、本発明の第５実施形態の構成例を示す図である。なお、図１５において、図１２と対応する部分には同一の符号を付してその説明を省略する。図１５の構成例では、図１２と比較すると、遅延部４１、ＥＸ−ＯＲ回路４２、ＮＯＴ回路４３、および、ＡＮＤ回路４４が除外されている。これら以外の構成は、図１２と同様である。
【０１０１】
図１５の構成では、デジタル信号処理部７２の出力ポートが端子１１３に直接接続されている。同様にデジタル信号処理部７２の入力ポートが端子１１２に新たに接続されている。また、デジタル信号処理部７２は、図１２の実施形態と同様に、Ａ／Ｄ変換部７１から供給される電流Ｉｌｏａｄの値に対応するデジタルデータに対して、図３に示す、抵抗素子Ｒ１〜Ｒ３およびコンデンサ素子Ｃ１〜Ｃ３によって構成されるＲＣはしご型時定数回路と同様の特性を有する離散時間領域における時定数方程式を適用する。そして、Ａ／Ｄ変換部７１から出力される電流に対応する値（デジタルデータ）が電流遮断曲線を超える場合には、出力ポートから端子１１３に供給する信号をＨレベルにすることで、ＮＡＮＤ回路２０の出力をＨレベルとし、半導体スイッチ１２をオフの状態にすることで、負荷１０に流れる電流を遮断する。
【０１０２】
また、デジタル信号処理部７２は、制御信号の状態が変化した場合には、端子１１３に対して供給する出力信号を一定期間マスクする。すなわち、Ａ／Ｄ変換部７１から出力される電流に対応する値（デジタルデータ）が電流遮断曲線を超える場合には、出力ポートから端子１１３に供給する信号をＨレベルにするが、制御信号の状態が変化した後は、一定期間（例えば、図１１に示すτに対応する期間）、出力ポートから端子１１３に供給する信号をマスクする（内部処理によってＨレベルになったとしても、Ｈレベルの信号は出力しない）。このような構成により、誤動作によって、負荷１０に流れる電流が瞬断することを防止できる。
【０１０３】
以上に説明したように、本発明の第５実施形態によれば、図１２と比較して、回路構成を簡易化することができる。
【０１０４】
なお、以上では、デジタル信号処理部７２は、Ａ／Ｄ変換部７１から出力される電流に対応する値（デジタルデータ）が電流遮断曲線を超えるか否かを判定する処理を実行するようにしたが、他の装置との間で通信処理も併せて実行するようにしてもよい。なお、図１２の場合も同様である。
【０１０５】
（Ｇ）変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の各実施形態では、時定数回路としては、ＲＣはしご型時定数回路を用いるようにしたが、例えば、はしご型ＲＬ回路を用いることも可能である。また、小型化が容易なスイッチトキャパシタ回路を用いるようにしてもよい。
【０１０６】
また、時定数回路としては、図３に示すＲＣはしご型時定数回路を示したが、図３は一例に過ぎず、これ以外の形状の回路を用いるようにしてもよい。
【０１０７】
また、図３に示す実施形態では、電流検出部１３による検出電流Ｉｓを時定数回路１４に入力するようにしたが、検出された電流に対応する電圧を、時定数回路１４に供給するようにしてもよい。また、時定数回路１４の出力は電圧としたが、電流を出力するようにしてもよい。
【０１０８】
また、以上の各実施形態では、図３に示すアナログ回路によって電流の検出および制御を行うようにしたが、これらの機能をデジタル回路によって実現するようにしてもよい。
【０１０９】
また、以上の各実施形態では、状態変化保留部１７は、異常判定部１５の出力をマスクすることで半導体スイッチ１２の状態変化を保留するようにしたが、これ以外の方法で保留するようにしてもよい。例えば、ＭＯＳ−ＦＥＴ２４と時定数回路１４の間にスイッチを設け、当該スイッチを一定期間（図１１に示すτに対応する期間）オフにすることで、状態変化を保留するようにしてもよい。また、コンパレータ２７の基準電圧Ｖｒｅｆを前述した一定期間高い電圧に変更することで状態変化を保留するようにしてもよい。また、コンパレータ２７とラッチ回路２８の間にスイッチを設け、当該スイッチを前述した一定期間オフの状態にすることで状態変化を保留するようにしてもよい。すなわち、本明細書中において、半導体スイッチ１２の状態変化を保留するとは、前述した各実施形態の構成のみに限定されるものではなく、状態変化を保留できれば、これ以外の構成も含むものである。
【０１１０】
また、以上の各実施形態では、制御信号がＨレベルの変更された場合に誤動作を防止する方法を例に挙げて説明したが、例えば、電源供給装置１自体に電源の供給を開始する際にも、誤動作を防止するようにしてもよい。
【符号の説明】
【０１１１】
１  電源供給装置
２  バッテリ
１０  負荷
１１  電線
１２  半導体スイッチ
１３  電流検出部（電流検出手段）
１４  時定数回路（電圧変換手段）
１５  異常判定部（判定手段）
１６  半導体スイッチ駆動部（制御手段）
１７  状態変化保留部（保留手段）
２０  ＮＡＮＤ回路
２１，２２  トランジスタ
２３  差動増幅器
２４  ＭＯＳ−ＦＥＴ
２７  コンパレータ
２８  ラッチ回路
２９  インバータ
４１  遅延部
４２  ＥＸ−ＯＲ回路
４３  ＮＯＴ回路
４４  ＡＮＤ回路
４５  ＥＸ−ＯＲ回路
４６  差分検出部
４７  マイコン
７０  電流検出部（電流検出手段）
７１  Ａ／Ｄ変換部（電流検出手段）
７２  デジタル信号処理部（判定手段、制御手段）
【図１】
2019062657.tif 000003
【図２】
2019062657.tif 000004
【図３】
2019062657.tif 000005
【図４】
2019062657.tif 000006
【図５】
2019062657.tif 000007
【図６】
2019062657.tif 000008
【図７】
2019062657.tif 000009
【図８】
2019062657.tif 000010
【図９】
2019062657.tif 000011
【図１０】
2019062657.tif 000012
【図１１】
2019062657.tif 000013
【図１２】
2019062657.tif 000014
【図１３】
2019062657.tif 000015
【図１４】
2019062657.tif 000016
【図１５】
2019062657.tif 000017