(57)【要約】【課題】制御回路の基本的な制御回路分を変更することなく、簡便に多相化、電流均衡化機能を追加できるスイッチング電源装置を提供する。【解決手段】スイッチング素子（スイッチング素子Ｑｎ）を有する複数の電力変換部（コンバータ部ＣＨｎ）が互いに並列接続されてなる主回路と、主回路全体の出力に基づき基準パルス信号を出力する制御回路２と、主回路全体の出力電流を全体電流として検出する全体電流検出回路ＣＴ０と、複数の電力変換部に対応して設けられ、且つ、複数の電力変換部毎の出力電流を個別電流として検出する複数の個別電流検出回路ＣＴｎと、全体電流と個別電流と基準パルス信号とに基づき複数の電力変換部毎の個別パルス信号をそれぞれ生成し、且つ、複数の電力変換部毎の個別パルス信号をスイッチング素子の駆動信号として複数の電力変換部にそれぞれ出力するパルス補正器３とを備えている。【選択図】図１
2019176606.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を有する複数の電力変換部が互いに並列接続されてなる主回路と、
前記主回路全体の出力に基づき基準パルス信号を出力する制御回路と、
前記主回路全体の出力電流を全体電流として検出する全体電流検出回路と、
複数の前記電力変換部に対応して設けられ、且つ、複数の前記電力変換部毎の出力電流を個別電流として検出する複数の個別電流検出回路と、
前記全体電流と前記個別電流と前記基準パルス信号とに基づき複数の前記電力変換部毎の前記個別パルス信号をそれぞれ生成し、且つ、複数の前記電力変換部毎の前記個別パルス信号を前記スイッチング素子の駆動信号として複数の前記電力変換部にそれぞれ出力するパルス補正器と、を具備することを特徴とするスイッチング電源装置。
【請求項２】
前記パルス補正器は、複数の前記電力変換部毎の前記個別パルス信号を、複数の前記電力変換部毎の前記個別電流が均等になるように前記基準パルス信号のデューティ値を補正してそれぞれ生成することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記パルス補正器は、複数の前記電力変換部をマルチフェーズで動作させることを特徴とする請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記パルス補正器は、第１相の動作フェーズに対して、前記基準パルス信号を前記スイッチング素子の駆動信号としてそのまま出力し、第１相以外の動作フェーズに対して、それぞれ生成した前記個別パルス信号を前記基準パルス信号から移相角を均等にずらしてそれぞれ出力することを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
複数の前記電力変換部毎のそれぞれの異常動作をそれぞれ検出する異常動作検出部を具備し、
前記パルス補正器は、異常動作が検出された前記電力変換部を異常フェーズとし、前記個別パルス信号の出力を停止させると共に、異常動作が検出されていない前記電力変換部を正常フェーズとし、前記正常フェーズ毎の前記個別電流が均等になるように前記基準パルス信号のデューティ値を補正してそれぞれ生成することを特徴とする請求項３又は４記載のスイッチング電源装置。
【請求項６】
前記パルス補正器は、前記正常フェーズ数を前記制御回路に出力し、
前記制御回路は、前記正常フェーズ数に基づいて、主回路全体の制御ゲインと、過負荷検出のしきい値とのいずれか若しくは両方を変更させることを特徴とする請求項５記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された複数のコンバータ部を用いて入力電圧を出力電圧に変換するスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、出力負荷の増大に伴って大電流化や低リップル化を実現するために、動作フェーズ数を複数にし、位相をずらして各動作フェーズを駆動するマルチフェーズ型のスイッチング電源装置が知られている。このようなスイッチング電源装置では、負荷へ供給する電流も動作フェーズが均等に分担しながら運転をする必要がある。そこで、各動作フェーズの電流偏差を検出し、この偏差を零にする補正信号を通流率指令値に加算することで、装置を大形化・複雑化させることがなく、各動作フェーズが均等に電流を分担しながら運転する技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０９−２１５３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術は、通流率指令値に電流補正値を加算した値を基に多相化を行なっているため、制御回路自体を改変しなければならず、マイコンや専用のアナログ制御ＩＣを使ったスイッチング電源装置において、適用が難しいという問題点があった。例えば、マイコンを使用する場合、各相の電流補正の計算をマイコン内部で行なう必要があるため、既存の制御プログラムを大幅に変更しなければならない。また、多相化をする際にマイコン内部のＰＷＭカウンタを複数使う必要があるが、カウンタの本数には限りがある。従って、相数を増やすには高機能のマイコンが必要となりコスト増につながる。そして、専用のアナログ制御ＩＣを使用する場合、アプリケーション回路は概ね決められていることが多く、各相の電流補正を計算するための電流補正回路や移相変換回路を組み入れることは難しいという問題点があった。
【０００５】
本発明の目的は、従来技術の上記問題を解決し、制御回路の基本的な制御回路分を変更することなく、簡便に多相化、電流均衡化機能を追加できるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のスイッチング電源装置は、スイッチング素子を有する複数の電力変換部が互いに並列接続されてなる主回路と、前記主回路全体の出力に基づき基準パルス信号を出力する制御回路と、前記主回路全体の出力電流を全体電流として検出する全体電流検出回路と、複数の前記電力変換部に対応して設けられ、且つ、複数の前記電力変換部毎の出力電流を個別電流として検出する複数の個別電流検出回路と、前記全体電流と前記個別電流と前記基準パルス信号とに基づき複数の前記電力変換部毎の前記個別パルス信号をそれぞれ生成し、且つ、複数の前記電力変換部毎の前記個別パルス信号を前記スイッチング素子の駆動信号として複数の前記電力変換部にそれぞれ出力するパルス補正器と、を具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、パルス補正器によって、制御回路から出力されるゲートパルス信号を基に電流補正と多相化を行なうことができるため、制御回路は多相化（インターリーブ）の機能を有している必要がなく、パルス補正器を追加するだけで、容易にインターリーブ（マルチフェーズ）機能を持たせることができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明に係るスイッチング電源装置の第１の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示すパルス補正器の動作波形例を示す波形図である。
【図３】図１に示すパルス補正器の他の動作波形例を示す波形図である。
【図４】本発明に係るスイッチング電源装置の第２の実施の形態の回路構成を示す回路構成図である。
【図５】本発明に係るスイッチング電源装置の第３の実施の形態の回路構成を示す回路構成図である。
【発明を実施するための形態】
【０００９】
以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。
【００１０】
（第１の実施の形態）
第１の実施の形態のスイッチング電源装置１は、マルチフェーズ型のＤＣ／ＤＣコンバータである。スイッチング電源装置１は、図１を参照すると、制御回路２と、パルス補正器３と、全体電流検出回路ＣＴ０と、主回路であるＮ個のコンバータ部ＣＨ１〜ＣＨＮとを備えている。
【００１１】
スイッチング電源装置１は、入力側に電源Ｖｉｎが、出力側に負荷Ｌがそれぞれ接続されている。そして、電源Ｖｉｎと負荷Ｌとの間に、Ｎ個のコンバータ部ＣＨ１〜ＣＨＮが第１〜第Ｎ相の各動作フェーズとして互いに並列接続されて駆動される。
【００１２】
Ｎ個のコンバータ部ＣＨ１〜ＣＨＮは、パルス信号によってオンオフ制御されるスイッチング素子を有する電力変換部である。そして、Ｎ個のコンバータ部ＣＨ１〜ＣＨＮは、それぞれ同じ構成を有している。従って、ｎ＝１〜Ｎの整数とし、コンバータ部ＣＨｎについて詳細に説明する。コンバータ部ＣＨｎは、リアクトルＳｎと、ダイオードＤｎと、スイッチング素子Ｑｎと、コンデンサＣｎと、個別電流検出回路ＣＴｎとを備え、非絶縁型の昇圧チョッパ回路を構成している。なお、本実施の形態では、コンバータ部ＣＨｎとして昇圧チョッパ回路を例に挙げているが、昇圧チョッパ回路以外のＰＷＭ制御コンバータ（降圧チョッパ回路、昇降圧チョッパ回路等）や、絶縁型のＤＣ／ＤＣコンバータであっても良い。
【００１３】
リアクトルＳｎと、ダイオードＤｎとによって直列回路が形成されており、この直列回路におけるリアクトルＳｎの一方端が電源Ｖｉｎに、ダイオードＤｎのカソードが負荷Ｌに接続されている。コンデンサＣｎは、ダイオードＤｎのカソードと負荷Ｌとの接続点と接地端子との間に、出力側において負荷Ｌと並列に接続されている。
【００１４】
本実施の形態において、スイッチング素子Ｑｎは、ＭＯＳ−ＦＥＴで構成されている。スイッチング素子Ｑｎは、ドレインがリアクトルＳｎとダイオードＤｎとの接続点に接続され、ソースが接地端子に接続されている。これにより、ゲートに印加される駆動信号によってスイッチング素子Ｑｎのスイッチング動作が制御され、電源Ｖｉｎの電圧が昇圧されて負荷Ｌに供給される。
【００１５】
個別電流検出回路ＣＴｎは、リアクトルＳｎを流れる電流、すなわちコンバータ部ＣＨｎの出力電流（例えば、ゲートパルス信号の周期Ｔｓにおける平均値）を検出する。個別電流検出回路ＣＴｎは、例えば、カレントトランスや検出抵抗で構成される。
【００１６】
全体電流検出回路ＣＴ０は、電源Ｖｉｎから主回路（コンバータ部ＣＨ１〜ＣＨＮ）全体に入力される入力電流（例えば、ゲートパルス信号の周期Ｔｓにおける平均値）を検出する。全体電流検出回路ＣＴ０によって検出される入力電流は、コンバータ部ＣＨ１〜ＣＨＮをそれぞれ流れる出力電流を合計した主回路（コンバータ部ＣＨ１〜ＣＨＮ）全体の出力電流となる。全体電流検出回路ＣＴ０は、例えば、カレントトランスや検出抵抗で構成される。
【００１７】
制御回路２は、コンバータ部ＣＨｎのスイッチング素子Ｑｎをオンオフ制御するゲートパルス信号を生成する回路である。制御回路２は、主回路（コンバータ部ＣＨ１〜ＣＨＮ）全体の出力（入力電流、出力電流、出流電圧）が目標値となるように、デューティ比（パルス幅）を制御したゲートパルス信号をパルス補正器３に出力する。
【００１８】
そして、パルス補正器３は、制御回路２から入力されるゲートパルス信号に基づいて、Ｎ個のコンバータ部ＣＨ１〜ＣＨＮのスイッチング素子Ｑ１〜ＱＮをオンオフ動作させるそれぞれの駆動信号を生成する。すなわち、制御回路２は、単相のコンバータを制御する機能を有していれば良く、多相化に対応している必要はない。
【００１９】
パルス補正器３は、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ）で構成され、除算器４、駆動信号生成部５１〜５Ｎとして機能する。
【００２０】
除算器４は、全体電流検出回路ＣＴ０によって検出される入力電流を動作フェーズ数であるＮで除算して平均電流を算出し、算出した平均電流を駆動信号生成部５１〜５ｎにそれぞれ出力する。
【００２１】
駆動信号生成部５１〜５Ｎは、それぞれ同じ構成を有している。従って、ｎ＝１〜Ｎの整数とし、駆動信号生成部５ｎについて詳細に説明する。駆動信号生成部５ｎは、電流偏差演算器６ｎと、補償器７ｎと、デューティ加算器８ｎと、移相器９ｎとを備えている。
【００２２】
電流偏差演算器６ｎは、除算器４から入力される平均電流と、個別電流検出回路ＣＴｎによって検出されたコンバータ部ＣＨｎの出力電流との差分を電流偏差として演算する減算器である。
【００２３】
補償器７ｎは、電流偏差演算器６ｎによって演算された電流偏差を補償する補正用デューティ値ΔＤｎを決定する。なお、補償器７ｎとしては、比例制御器（Ｐ制御器）、比例積分制御器（ＰＩ制御器）、比例積分微分制御器（ＰＩＤ制御器）等を用いることができる。
【００２４】
デューティ加算器８ｎは、制御回路２から入力されたゲートパルス信号のデューティ値（パルス幅）Ｄに補償器７ｎによって決定された補正用デューティ値ΔＤｎを加算したＤ＋ΔＤｎをゲートパルス幅とする駆動信号を生成する。これにより、除算器４から入力される平均電流にコンバータ部ＣＨｎの出力電流が近づく方向に、ゲートパルス信号のデューティ値を補正した駆動信号を生成されることになる。
【００２５】
移相器９ｎは、制御回路２から出力されるゲートパルス信号の周期をＴｓとすると、デューティ加算器８ｎによって生成された駆動信号をＴｓ×（ｎ−１）／Ｎだけ遅れさせてコンバータ部ＣＨｎに出力させる。これにより、各動作フェーズの駆動信号はそれぞれ３６０°／Ｎずつ均等にずれた位相角で出力されることになる。
【００２６】
次に、パルス補正器３内部での電流補正と多相化の方法について図２を参照して詳細に説明する。
パルス補正器３において、駆動信号生成部５ｎのデューティ加算器８ｎは、時刻ｔ０に制御回路２から入力されたゲートパルス信号の立ち上がりから立ち下りまでの時間（パルス幅）をデューティ値Ｄｔ０として計測する。なお、制御回路２から出力されるゲートパルス信号の周期Ｔｓは、コンバータ部ＣＨｎのスイッチング周期となる。
【００２７】
また、デューティ値Ｄｔ０の計測と並行して、電流偏差演算器６ｎによる電流偏差の演算と、デューティ加算器８ｎによる補正用デューティ値ΔＤｎｔ０の決定とを実行する。
【００２８】
そして、デューティ加算器８ｎは、計測したデューティ値Ｄｔ０に補償器７ｎによって決定された補正用デューティ値ΔＤｎｔ０を加算したＤｔ０＋ΔＤｎｔ０をゲートパルス幅とする駆動信号を生成する。これにより、第１相〜第Ｎ相の各動作フェーズの駆動信号のゲートパルス幅Ｄｔ０＋ΔＤ１ｔ０、Ｄｔ０＋ΔＤ２ｔ０、…、Ｄｔ０＋ΔＤＮｔ０がそれぞれ決定される。
【００２９】
次に、移相器９ｎは、時刻ｔ１、すなわち制御回路２から次のゲートパルス信号が立ち上がるタイミングから、デューティ加算器８ｎによって生成された駆動信号をＴｓ×（ｎ−１）／Ｎだけ遅れさせてコンバータ部ＣＨｎに出力させる。これにより、コンバータ部ＣＨ１には、時刻ｔ１に立ち上がるゲートパルス幅Ｄｔ０＋ΔＤ１ｔ０のパルスが第１相の駆動信号として出力される。そして、コンバータ部ＣＨ２には、第１相の駆動信号よりも３６０°／Ｎの位相に相当する時間Ｔｓ／Ｎだけ遅れて立ち上がるゲートパルス幅Ｄｔ０＋ΔＤ２ｔ０のパルスが第２相の駆動信号が出力される。そして、コンバータ部ＣＨ２〜ＣＨＮにも同様に時間Ｔｓ／Ｎ間隔で位相をずらしてデューティ加算器８ｎによって生成された第３相〜第Ｎ相の駆動信号が出力される。
【００３０】
そして、時刻ｔ１以降にパルス補正器３に制御回路２から入力されるゲートパルス信号も同様の電流補正と多相化が行われて、時刻ｔ２以降の次のスイッチング周期に出力される。
【００３１】
以上のように、第１の実施の形態では、制御回路２から出力されたゲートパルス信号をパルス補正器３に入力し、パルス補正器３内で電流補正の計算と位相シフト操作を行ない、Ｎ個のコンバータ部ＣＨ１〜ＣＨＮのそれぞれの駆動信号が出力される。これによって、単相のスイッチング電源装置用のマイコンや専用のアナログ制御ＩＣを使用しても、パルス補正器３を追加するだけで容易に多相化と電流均衡化を実現できる。
【００３２】
なお、第１の実施の形態では、１スイッチング周期分の制御遅れで多相化と電流均衡化を実行するように構成したが、制御遅れを発生させることなく多相化と電流均衡化を実行することもできる。この場合には、図３に示すように、パルス補正器３において、第１相の駆動信号生成部５１では、補正用デューティ値ΔＤ１の計算を行うことなく、制御回路２から出力されるゲートパルス信号をそのままコンバータ部ＣＨ１の駆動信号として出力する。そして、第２相〜第Ｎ相の駆動信号生成部５２〜５Ｎでそれぞれ補正用デューティ値ΔＤ２〜ΔＤＮの計算を行って電流均衡化を実行する。
【００３３】
図３を参照すると、時刻ｔ０に制御回路２からゲートパルス信号が入力されると駆動信号生成部５１の移相器９１は、コンバータ部ＣＨ１に出力する第１相の駆動信号を立ち上げると共に、駆動信号生成部５２〜５Ｎにおいて、補正用デューティ値ΔＤｎｔ０を計算する。
【００３４】
次に、駆動信号生成部５２の移相器９２は、第１相の駆動信号の立ち上がりから時間Ｔｓ／Ｎの間隔を空けて第２相の駆動信号を立ち上げる。そして、駆動信号生成部５３〜５Ｎの移相器９３〜９Ｎも同様の間隔で第２相〜第Ｎ相の駆動信号を立ち上げる。
【００３５】
次に、駆動信号生成部５１の移相器９１は、時刻ｔ０＋ＤＴ０のゲートパルス信号の立ち下りと同時に第１相の駆動信号を立ち下げる。そして、駆動信号生成部５２〜５Ｎでは、制御回路２から出力されたゲートパルス信号のデューティ値ＤＴ０が確定次第、デューティ値Ｄｔ０と予め計算しておいた補正用デューティ値ΔＤｎｔ０を加算して第１相〜第Ｎ相の駆動信号にゲートパルス幅ＤＴ０＋ΔＤｎｔ０を決定し、決定したゲートパルス幅ＤＴ０＋ΔＤｎｔ０に応じて第２相〜第Ｎ相の駆動信号の立ち下げをそれぞれ行う。
【００３６】
そして、時刻ｔ１以降にパルス補正器３に制御回路２から入力されるゲートパルス信号も同様の電流補正と多相化が行われて、同一のスイッチング周期に出力される。
【００３７】
これによって、制御遅れが発生することなく多相化と電流均衡化を実現できる。第１相の動作フェーズでは電流均衡化の電流補正は行われなくなるが、他の相の動作フェーズで電流均衡化の電流補正が行われるため、第１相の動作フェーズも自動的に電流均衡するようになっている。
【００３８】
（第２の実施の形態）
第２の実施の形態のスイッチング電源装置１ａは、マルチフェーズ型のインバータである。スイッチング電源装置１ａは、図４を参照すると、制御回路２と、パルス補正器３と、全体電流検出回路ＣＴ０と、主回路であるＮ個のインバータ部ＩＮＶ１〜ＩＮＶＮとを備えている。以下、第１の実施の形態と同様の構成については、適宜説明を省略する。
【００３９】
スイッチング電源装置１ａは、入力側に電源Ｖｉｎが、出力側に負荷Ｌがそれぞれ接続されている。そして、電源Ｖｉｎと負荷Ｌとの間に、Ｎ個のインバータ部ＩＮＶ１〜ＩＮＶＮが第１〜第Ｎ相の各動作フェーズとして互いに並列接続されて駆動される。
【００４０】
Ｎ個のインバータ部ＩＮＶ１〜ＩＮＶＮは、パルス信号によってオンオフ制御されるスイッチング素子を有する電力変換部である。Ｎ個のインバータ部ＩＮＶ１〜ＩＮＶＮは、それぞれ同じ構成を有している。従って、ｎ＝１〜Ｎの整数とし、インバータ部ＩＮＶｎについて詳細に説明する。インバータ部ＩＮＶｎは、コンデンサＣｎと、反転バッファＮＯＴｎと、リアクトルＳｎと、４個のスイッチング素子Ｑｎ−１〜４と、個別電流検出回路ＣＴｎとを備え、フルブリッジの単相インバータを構成している。
【００４１】
コンデンサＣｎは、電源Ｖｉｎと並列に接続されている。
【００４２】
本実施の形態において、４個のスイッチング素子Ｑｎ−１〜４は、ＭＯＳ−ＦＥＴで構成されている。コンデンサＣｎの正極端子と負極端子との間には、スイッチング素子Ｑｎ−１とスイッチング素子Ｑｎ−２とからなる直列回路が接続されると共に、スイッチング素子Ｑｎ−３とスイッチング素子Ｑｎ−４とからなる直列回路が接続されている。
【００４３】
スイッチング素子Ｑｎ−１とスイッチング素子Ｑｎ−２との接続点はリアクトルＳｎを介して負荷Ｌの一方端に接続され、スイッチング素子Ｑｎ−３とスイッチング素子Ｑｎ−４との接続点は負荷Ｌの他方端に接続されている。なお、負荷Ｌの両端間には、インバータ部ＩＮＶｎのリアクトルＳｎと共に高周波成分を除去するフィルタ回路として機能するコンデンサＣ０が接続されている。
【００４４】
パルス補正器３からの駆動信号は、スイッチング素子Ｑｎ−１及びスイッチング素子Ｑｎ−４のゲートに直接入力され、スイッチング素子Ｑｎ−２及びスイッチング素子Ｑｎ−３のゲートに反転バッファＮＯＴｎを介して入力される。これにより、駆動信号によってスイッチング素子Ｑｎ−１〜４のオン／オフが切り替えられ、直流電圧を、所望の交流電圧に変換される。
【００４５】
第２の実施の形態において個別電流検出回路ＣＴｎは、リアクトルＳｎを流れる電流、すなわちインバータ部ＩＮＶｎの出力電流を検出する。個別電流検出回路ＣＴｎは、例えば、カレントトランスや検出抵抗で構成される。なお、第２の実施の形態において、パルス補正器３の電流偏差演算器６ｎでは、除算器４から入力される平均電流と、個別電流検出回路ＣＴｎによって検出されたインバータ部ＩＮＶｎの出力電流（例えば、ゲートパルス信号の周期Ｔｓにおける平均値）との差分を電流偏差として演算する。
【００４６】
第２の実施の形態において全体電流検出回路ＣＴ０は、主回路（インバータ部ＩＮＶ１〜ＩＮＶＮ）全体から出力される出力電流を検出する。全体電流検出回路ＣＴ０によって検出される出力電流は、インバータ部ＩＮＶ１〜ＩＮＶＮをそれぞれ流れる出力電流を合計した主回路（インバータ部ＩＮＶ１〜ＩＮＶＮ）全体の出力電流となる。全体電流検出回路ＣＴ０は、例えば、カレントトランスや検出抵抗で構成される。なお、第２の実施の形態において、パルス補正器３の除算器４では、全体電流検出回路ＣＴ０によって検出される出力電流（例えば、ゲートパルス信号の周期Ｔｓにおける平均値）を動作フェーズ数であるＮで除算して平均電流を算出し、算出した平均電流を駆動信号生成部５１〜５ｎにそれぞれ出力する。
【００４７】
以上のように、第２の実施の形態では、制御回路２から出力されたゲートパルス信号をパルス補正器３に入力し、パルス補正器３内で電流補正の計算と位相シフト操作を行ない、Ｎ個のインバータ部ＩＮＶ１〜ＩＮＶＮのそれぞれの駆動信号が出力される。これによって、単相のスイッチング電源装置用のマイコンや専用のアナログ制御ＩＣを使用しても、パルス補正器３を追加するだけで容易に多相化と電流均衡化を実現できる。
【００４８】
（第３の実施の形態）
第３の実施の形態のスイッチング電源装置１ｂは、図５を参照すると、第１の実施の形態の構成に加え、パルス補正器３ａは、コンバータ部ＣＨ１〜ＣＨＮから入力される異常動作信号に基づいて、駆動する動作フェーズの数を制御するフェーズ制御部１０を備えている。
【００４９】
コンバータ部ＣＨｎは、異常動作検出部１１ｎを備えている。異常動作検出部１１ｎは、コンバータ部ＣＨｎの過熱、短絡、故障等の動作異常を検出すると、動作異常信号をパルス補正器３ａのフェーズ制御部１０に出力する。
【００５０】
フェーズ制御部１０は、入力される異常動作信号に基づいて、動作異常が検出された
コンバータ部ＣＨｎを異常フェーズとすると共に、正常に動作しているコンバータ部ＣＨｎを正常フェーズとして正常フェーズ数Ｎ’（≦Ｎ）を算出する。そして、フェーズ制御部１０は、異常動作が検出された異常フェーズの移相器９ａｎには駆動信号の出力を停止させ、正常に動作している正常フェーズの移相器９ａｎには３６０°／Ｎ’ずつずれた位相角指令を出力する。これにより、一部のコンバータ部ＣＨｎが故障しても、正常に動作しているＮ’個のコンバータ部ＣＨｎは位相が３６０°／Ｎ’ずつずれた駆動信号によって均等な位相角で動作可能となり、全体電流のリプル成分を最小化できる。
【００５１】
また、フェーズ制御部１０は、算出した正常フェーズ数Ｎ’を除算器４ａに出力する。そして、除算器４ａは、全体電流検出回路ＣＴ０によって検出される入力電流を動作フェーズ数Ｎ’で除算して平均電流を算出し、算出した平均電流を駆動信号生成部５ａ１〜５ａｎにそれぞれ出力する。これにより、第２の実施の形態では、除算器４ａは、１／Ｎから１／Ｎ’に変更されている。全体の入力電流を動作フェーズ数Ｎ’で除算した平均電流が各相の目標電流値となるため、駆動する動作フェーズ数が変わった場合でも各相の電流均衡化機能が働く。
【００５２】
さらに、フェーズ制御部１０は、算出した正常フェーズ数Ｎ’を制御回路２ａに出力する。制御回路２ａは、正常フェーズ数Ｎ’に基づいて主回路（コンバータ部ＣＨ１〜ＣＨＮ）全体の制御ゲインを決める。すなわち、駆動する動作フェーズ数によって制御対象の伝達関数は異なるため、制御回路２ａは、正常フェーズ数Ｎ’に基づき、正常フェーズ数Ｎ’が小さくなるほど、制御ゲインを低下させる。これにより、駆動する動作フェーズ数に拘わらず、最適な制御ゲインでスイッチング電源装置１ａを制御することができる。
【００５３】
また、制御回路２ａは、正常フェーズ数Ｎ’に基づいて過負荷保護の設定値も決める。具体的には、過負荷保護のしきい値にＮ’／Ｎを乗ずる等の処理により、動作フェーズ数Ｎ’が小さくなるほど、過負荷保護のしきい値を低下させる。これにより、一部の動作フェーズに故障が起きた時にも負荷量を減らした状態で安全に動作することができる。
【００５４】
なお、第３の実施の形態では、第１の実施の形態の構成に適用する例について説明したが、第３の実施の形態を第２の実施の形態に適用するようにしても良い。
【００５５】
以上のように、第３の実施の形態では、１部のコンバータ部ＣＨｎが動作異常で使用できない場合でも、残った正常なコンバータ部ＣＨｎによって、位相角を均等に保ったまま、各相の電流均衡を保持した動作を行なうことができる。さらに、最適な制御ゲインでかつ安全に動作することができる。
【００５６】
以上説明したように、本実施の形態によれば、スイッチング素子（スイッチング素子Ｑｎ、スイッチング素子Ｑｎ−１〜４）を有する複数の電力変換部（コンバータ部ＣＨｎ、インバータ部ＩＮＶｎ）が互いに並列接続されてなる主回路と、主回路全体の出力に基づき基準パルス信号を出力する制御回路２と、主回路全体の出力電流を全体電流として検出する全体電流検出回路ＣＴ０と、複数の電力変換部に対応して設けられ、且つ、複数の電力変換部毎の出力電流を個別電流として検出する複数の個別電流検出回路ＣＴｎと、全体電流と個別電流と基準パルス信号とに基づき複数の電力変換部毎の個別パルス信号をそれぞれ生成し、且つ、複数の電力変換部毎の個別パルス信号をスイッチング素子の駆動信号として複数の電力変換部にそれぞれ出力するパルス補正器３とを備えている。
この構成により、パルス補正器３によって、制御回路２から出力されるゲートパルス信号を基に電流補正と多相化を行なうことができるため、制御回路２は多相化の機能を有している必要がなく、パルス補正器３を追加するだけで、主回路を多相化することができる。
【００５７】
さらに、本実施の形態によれば、パルス補正器３は、複数の電力変換部毎の個別パルス信号を、複数の電力変換部毎の個別電流が均等になるように基準パルス信号のデューティ値を補正してそれぞれ生成する。
この構成により、パルス補正器３を追加するだけで、主回路を構成する複数の電力変換器の電流均衡化を実現できる。
【００５８】
さらに、本実施の形態によれば、パルス補正器３は、複数の電力変換部をマルチフェーズで動作させる。
この構成により、パルス補正器３を追加するだけで、容易にインターリーブ（マルチフェイズ）機能を持たせることができる。
【００５９】
さらに、本実施の形態によれば、パルス補正器３は、第１相の動作フェーズに対して、基準パルス信号をスイッチング素子の駆動信号としてそのまま出力し、第１相以外の動作フェーズに対して、それぞれ生成した個別パルス信号を基準パルス信号から移相角を均等にずらしてそれぞれ出力する。
この構成により、第１相の駆動信号の出力時に確定したゲートパルス信号デューティ値Ｄを、第２相以降に反映させることができるため、制御遅れが発生することなく多相化と電流均衡化を実現できる。
【００６０】
さらに、本実施の形態によれば、複数の電力変換部毎のそれぞれの異常動作をそれぞれ検出する異常動作検出部１１ｎを具備し、パルス補正器３ａは、異常動作が検出された電力変換部を異常フェーズとし、個別パルス信号の出力を停止させると共に、異常動作が検出されていない電力変換部を正常フェーズとし、正常フェーズ毎の個別電流が均等になるように基準パルス信号のデューティ値を補正してそれぞれ生成する。
この構成により、主回路を構成する電力変換器の１部が動作異常で使用できない場合でも、残った正常な電力変換器によって、位相角を均等に保ったまま、各相の電流均衡を保持した動作を行なうことができる。また、異常な電力変換器は除いて駆動するので、冗長運転が可能になる。
【００６１】
さらに、本実施の形態によれば、パルス補正器は３ａ、正常フェーズ数を制御回路２ａに出力し、制御回路２ａは、正常フェーズ数に基づいて、主回路全体の制御ゲインと、過負荷検出のしきい値とのいずれか若しくは両方を変更させる。
この構成により、さらに、最適な制御ゲインでかつ安全に動作することがてきる。
【００６２】
さらに、本実施の形態によれば、パルス補正器３は、ＦＰＧＡ（Field Programmable Gate Array）によって構成されている。
この構成により、ＦＰＧＡを使用する事で容易にパルス補正器３を構成することが、単相用の制御回路を用いて、容易にインターリーブ（マルチフェイズ）機能を持たせたスイッチング電源回路を構築することができる。
【００６３】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００６４】
１、１ａ、１ｂ  スイッチング電源装置
Ｖｉｎ  電源
ＣＨ１〜ＣＨＮ  コンバータ部
Ｓ１〜ＳＮ  リアクトル
Ｄ１〜ＤＮ  ダイオード
Ｑ１〜ＱＮ、Ｑ１−１〜４〜ＱＮ−１〜４  スイッチング素子
Ｃ０、１〜ＣＮ  コンデンサ
ＣＴ０  全体電流検出回路
ＣＴ１〜ＣＴＮ  個別電流検出回路
ＩＮＶ１〜ＩＮＶＮ  インバータ部
ＮＯＴ１〜ＮＯＴＮ  反転バッファ
Ｌ  負荷
２、２ａ  制御回路
３、３ａ  パルス補正器
４、４ａ  除算器
５１〜５Ｎ、５ａ１〜５ａＮ  駆動信号生成部
６１〜６Ｎ  電流偏差演算器
７１〜７Ｎ  補償器
８１〜８Ｎ  デューティ加算器
９１〜９Ｎ、９ａ１〜９ａＮ  移相器
１０  フェーズ制御部
１１１〜１１Ｎ  異常動作検出部
【図１】
2019176606.tif 000003
【図２】
2019176606.tif 000004
【図３】
2019176606.tif 000005
【図４】
2019176606.tif 000006
【図５】
2019176606.tif 000007