(57)【要約】【課題】２−３プルダウンのシーケンスの乱れをできるだけ早く検出して正常なシーケンスに戻すことができるプルダウンシーケンス検出装置を提供する。【解決手段】２−３プルダウン判定部は、映像信号が２−３プルダウン変換された映像信号であると判定したときに、プルダウンのシーケンスを生成する。２−３プルダウン判定部は、位相３以下の現在フレームにおいて現在フレーム及びその直前の３フレームの合計４フレームにおける、１フレーム飛ばした２フレーム間の画素差分積算値の組み合わせが、過去フレームから順に第１の画素差分積算値、第２の画素差分積算値、第２の画素差分積算値、第１の画素差分積算値という組み合わせとなったとき、現在フレームの次のフレームにおける位相を現在フレームの位相と同一とする。【選択図】図５
2019062478.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号における１フレーム飛ばした２フレーム間の互いに同じ画素位置の差分値を算出する画素差分算出部と、
前記画素差分算出部で算出されたフレーム内の全ての画素位置における差分値を積算して、画素差分積算値を生成する差分値積算部と、
前記画素差分積算値に基づいて、前記映像信号が２−３プルダウン変換された映像信号であるか否かを判定し、２−３プルダウン変換された映像信号であると判定したときにはプルダウンのシーケンスを生成する２−３プルダウン判定部と、
を備え、
前記２−３プルダウン判定部は、
前記画素差分積算値が、４フレーム連続して第１の閾値より大きい第１の画素差分積算値と判定され、その直後のフレームで前記第１の閾値よりも小さい第２の閾値以下である第２の画素差分積算値が判定されたとき、前記映像信号は２−３プルダウン変換された映像信号であると判定し、
前記映像信号が２−３プルダウン変換された映像信号であると判定したときに、前記画素差分積算値が、前記第２の画素差分積算値から前記第１の画素差分積算値へと変化したフレームで位相を０とし、再び前記第２の画素差分積算値から前記第１の画素差分積算値へと変化するまで位相を１ずつインクリメントしていくシーケンスを生成し、
前記２−３プルダウン判定部は、位相３以下の現在フレームにおいて前記現在フレーム及びその直前の３フレームの合計４フレームにおける画素差分積算値の組み合わせが、過去フレームから順に前記第１の画素差分積算値、前記第２の画素差分積算値、前記第２の画素差分積算値、前記第１の画素差分積算値という組み合わせとなったとき、前記現在フレームの次のフレームにおける位相を前記現在フレームの位相と同一とするシーケンス補正部を有する
ことを特徴とするプルダウンシーケンス検出装置。
【請求項２】
入力された映像信号における１フレーム飛ばした２フレーム間の互いに同じ画素位置の差分値を算出する画素差分算出部と、
前記画素差分算出部で算出されたフレーム内の全ての画素位置における差分値を積算して、画素差分積算値を生成する差分値積算部と、
前記画素差分積算値に基づいて、前記映像信号が２−３プルダウン変換された映像信号であるか否かを判定し、２−３プルダウン変換された映像信号であると判定したときにはプルダウンのシーケンスを生成する２−３プルダウン判定部と、
を備え、
前記２−３プルダウン判定部は、
前記画素差分積算値が、４フレーム連絡して第１の閾値より大きい第１の画素差分積算値と判定され、その直後のフレームで前記第１の閾値よりも小さい第２の閾値以下である第２の画素差分積算値が判定されたとき、前記映像信号は２−３プルダウン変換された映像信号であると判定し、
前記映像信号が２−３プルダウン変換された映像信号であると判定したときに、前記画素差分積算値が、前記第２の画素差分積算値から前記第１の画素差分積算値へと変化したフレームで位相を０とし、再び前記第２の画素差分積算値から前記第１の画素差分積算値へと変化するまで位相を１ずつインクリメントしていくシーケンスを生成し、
前記２−３プルダウン判定部は、位相３以下の現在フレームにおいて前記現在フレーム及びその直前の４フレームの合計５フレームにおける画素差分積算値の組み合わせが、過去フレームから順に前記第２の画素差分積算値、前記第１の画素差分積算値、前記第１の画素差分積算値、前記第２の画素差分積算値、前記第１の画素差分積算値という組み合わせとなったとき、前記現在フレームの次のフレームにおける位相を前記現在フレームの位相を同一とするシーケンス補正部を有する
ことを特徴とするプルダウンシーケンス検出装置。
【請求項３】
入力された映像信号における１フレーム飛ばした２フレーム間の互いに同じ画素位置の差分値を算出する画素差分算出部と、
前記画素差分算出部で算出されたフレーム内の全ての画素位置における差分値を積算して、画素差分積算値を生成する差分値積算部と、
前記画素差分積算値に基づいて、前記映像信号が２−３プルダウン変換された映像信号であるか否かを判定し、２−３プルダウン変換された映像信号であると判定したときにはプルダウンのシーケンスを生成する２−３プルダウン判定部と、
を備え、
前記２−３プルダウン判定部は、
前記画素差分積算値が、４フレーム連続して第１の閾値より大きい第１の画素差分積算値と判定され、その直後のフレームで前記第１の閾値よりも小さい第２の閾値以下である第２の画素差分積算値が判定されたとき、前記映像信号は２−３プルダウン変換された映像信号であると判定し、
前記映像信号が２−３プルダウン変換された映像信号であると判定したときに、前記画素差分積算値が、前記第２の画素差分積算値から前記第１の画素差分積算値へと変化したフレームで位相を０とし、再び前記第２の画素差分積算値から第１の画素差分積算値へと変化するまで位相を１ずつインクリメントしていくシーケンスを生成し、
前記２−３プルダウン判定部は、位相３以下の現在フレームにおいて前記現在フレーム及びその直前の６フレームの合計７フレームにおける画素差分積算値の組み合わせが、前記第１の画素差分積算値からなる組み合わせとなったとき、前記現在フレームの次のフレームにおける位相を前記現在フレームの位相に２増加した位相とするシーケンス補正部を備える
ことを特徴とするプルダウンシーケンス検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２−３プルダウンのシーケンスを検出するプルダウンシーケンス検出装置に関する。
【背景技術】
【０００２】
映画フィルムで用いられている毎秒２４コマの映像を毎秒３０フレームの映像信号に変換するために、２−３プルダウンと称される変換方式が用いられている（特許文献１または２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１７９８８４号公報
【特許文献２】国際公開第２０１２／１３７３９４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
２−３プルダウンによって毎秒３０フレームに変換された映像信号においては、２フレーム同じ画像が連続し、続けて、３フレーム同じ画像が連続することを繰り返す。よって、フレーム間の画像を比較すれば、２−３プルダウン変換された映像信号であるか否かを判定し、プルダウンのシーケンスを検出することができる。
【０００５】
プルダウンのシーケンスが正しく検出されていれば、映像信号の動きベクトルを正しく検出することができ、フレーム周波数変換のための違和感の少ない補間フレームを生成することができる。
【０００６】
ところが、映像信号の編集等に起因して、プルダウンのシーケンスが乱れることがある。すると、プルダウンのシーケンスが乱れた状態で動きベクトルが検出されてしまうため違和感のある補間フレームが生成されてしまい、フレーム周波数変換された映像信号に劣化が生じてしまう。そこで、プルダウンのシーケンスの乱れが発生したことをできるだけ早く検出して、正常なシーケンスに戻すことが求められる。
【０００７】
本発明は、２−３プルダウンのシーケンスの乱れをできるだけ早く検出して正常なシーケンスに戻すことができるプルダウンシーケンス検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、入力された映像信号における１フレーム飛ばした２フレーム間の互いに同じ画素位置の差分値を算出する画素差分算出部と、前記画素差分算出部で算出されたフレーム内の全ての画素位置における差分値を積算して、画素差分積算値を生成する差分値積算部と、前記画素差分積算値に基づいて、前記映像信号が２−３プルダウン変換された映像信号であるか否かを判定し、２−３プルダウン変換された映像信号であると判定したときにはプルダウンのシーケンスを生成する２−３プルダウン判定部とを備え、前記２−３プルダウン判定部は、前記画素差分積算値が、４フレーム連続して第１の閾値より大きい第１の画素差分積算値と判定され、その直後のフレームで前記第１の閾値よりも小さい第２の閾値以下である第２の画素差分積算値が判定されたとき、前記映像信号は２−３プルダウン変換された映像信号であると判定し、前記映像信号が２−３プルダウン変換された映像信号であると判定したときに、前記画素差分積算値が、前記第２の画素差分積算値から前記第１の画素差分積算値へと変化したフレームで位相を０とし、再び前記第２の画素差分積算値から前記第１の画素差分積算値へと変化するまで位相を１ずつインクリメントしていくシーケンスを生成し、前記２−３プルダウン判定部は、位相３以下の現在フレームにおいて前記現在フレーム及びその直前の３フレームの合計４フレームにおける画素差分積算値の組み合わせが、過去フレームから順に前記第１の画素差分積算値、前記第２の画素差分積算値、前記第２の画素差分積算値、前記第１の画素差分積算値という組み合わせとなったとき、前記現在フレームの次のフレームにおける位相を前記現在フレームの位相と同一とするシーケンス補正部を有することを特徴とするプルダウンシーケンス検出装置を提供する。
【０００９】
本発明は、入力された映像信号における１フレーム飛ばした２フレーム間の互いに同じ画素位置の差分値を算出する画素差分算出部と、前記画素差分算出部で算出されたフレーム内の全ての画素位置における差分値を積算して、画素差分積算値を生成する差分値積算部と、前記画素差分積算値に基づいて、前記映像信号が２−３プルダウン変換された映像信号であるか否かを判定し、２−３プルダウン変換された映像信号であると判定したときにはプルダウンのシーケンスを生成する２−３プルダウン判定部とを備え、前記２−３プルダウン判定部は、前記画素差分積算値が、４フレーム連絡して第１の閾値より大きい第１の画素差分積算値と判定され、その直後のフレームで前記第１の閾値よりも小さい第２の閾値以下である第２の画素差分積算値が判定されたとき、前記映像信号は２−３プルダウン変換された映像信号であると判定し、前記映像信号が２−３プルダウン変換された映像信号であると判定したときに、前記画素差分積算値が、前記第２の画素差分積算値から前記第１の画素差分積算値へと変化したフレームで位相を０とし、再び前記第２の画素差分積算値から前記第１の画素差分積算値へと変化するまで位相を１ずつインクリメントしていくシーケンスを生成し、前記２−３プルダウン判定部は、位相３以下の現在フレームにおいて前記現在フレーム及びその直前の４フレームの合計５フレームにおける画素差分積算値の組み合わせが、過去フレームから順に前記第２の画素差分積算値、前記第１の画素差分積算値、前記第１の画素差分積算値、前記第２の画素差分積算値、前記第１の画素差分積算値という組み合わせとなったとき、前記現在フレームの次のフレームにおける位相を前記現在フレームの位相を同一とするシーケンス補正部を有することを特徴とするプルダウンシーケンス検出装置を提供する。
【００１０】
本発明は、入力された映像信号における１フレーム飛ばした２フレーム間の互いに同じ画素位置の差分値を算出する画素差分算出部と、前記画素差分算出部で算出されたフレーム内の全ての画素位置における差分値を積算して、画素差分積算値を生成する差分値積算部と、前記画素差分積算値に基づいて、前記映像信号が２−３プルダウン変換された映像信号であるか否かを判定し、２−３プルダウン変換された映像信号であると判定したときにはプルダウンのシーケンスを生成する２−３プルダウン判定部とを備え、前記２−３プルダウン判定部は、前記画素差分積算値が、４フレーム連続して第１の閾値より大きい第１の画素差分積算値と判定され、その直後のフレームで前記第１の閾値よりも小さい第２の閾値以下である第２の画素差分積算値が判定されたとき、前記映像信号は２−３プルダウン変換された映像信号であると判定し、前記映像信号が２−３プルダウン変換された映像信号であると判定したときに、前記画素差分積算値が、前記第２の画素差分積算値から前記第１の画素差分積算値へと変化したフレームで位相を０とし、再び前記第２の画素差分積算値から第１の画素差分積算値へと変化するまで位相を１ずつインクリメントしていくシーケンスを生成し、前記２−３プルダウン判定部は、位相３以下の現在フレームにおいて前記現在フレーム及びその直前の６フレームの合計７フレームにおける画素差分積算値の組み合わせが、前記第１の画素差分積算値からなる組み合わせとなったとき、前記現在フレームの次のフレームにおける位相を前記現在フレームの位相に２増加した位相とするシーケンス補正部を備えることを特徴とするプルダウンシーケンス検出装置を提供する。
【発明の効果】
【００１１】
本発明のプルダウンシーケンス検出装置によれば、２−３プルダウンのシーケンスの乱れをできるだけ早く検出して正常なシーケンスに戻すことができる。
【図面の簡単な説明】
【００１２】
【図１】一実施形態のプルダウンシーケンス検出装置を示すブロック図である。
【図２】一実施形態のプルダウンシーケンス検出装置が備える画素差分算出部の動作を説明するための図である。
【図３】２−３プルダウン変換された映像信号のシーケンスを示す図である。
【図４Ａ】一実施形態のプルダウンシーケンス検出装置が備える２−３プルダウン判定部による判定処理を示すフローチャートである。
【図４Ｂ】図４Ａに続く、２−３プルダウン判定部による判定処理を示すフローチャートである。
【図５】一実施形態のプルダウンシーケンス検出装置によって、２−３プルダウンのシーケンスの乱れの第１の例が解消されることを説明するための図である。
【図６】一実施形態のプルダウンシーケンス検出装置によって、２−３プルダウンのシーケンスの乱れの第２の例が解消されることを説明するための図である。
【図７】一実施形態のプルダウンシーケンス検出装置によって、２−３プルダウンのシーケンスの乱れの第３の例が解消されることを説明するための図である。
【図８】一実施形態のプルダウンシーケンス検出装置によって、２−３プルダウンのシーケンスの乱れの第４の例が解消されることを説明するための図である。
【発明を実施するための形態】
【００１３】
以下、一実施形態のプルダウンシーケンス検出装置について、添付図面を参照して説明する。図１において、映像信号Ｓｉｎは、フレームメモリ１１及びプルダウンシーケンス検出装置２０に入力される。プルダウンシーケンス検出装置２０は、画素差分算出部２１、差分値積算部２２、２−３プルダウン判定部２３を備える。
【００１４】
映像信号Ｓｉｎは、２−３プルダウン変換された映像信号であるか否かを判定し、２−３プルダウン変換された映像信号であると判定されたときプルダウンのシーケンスを検出する対象の映像信号である。入力された映像信号ＳｉｎのフレームをフレームＦ０とする。フレームＦ０は、画素差分算出部２１に入力される。フレームＦ０が、プルダウンであるか否かを判定し、シーケンスを検出するタイミングの現在フレームである。
【００１５】
フレームメモリ１１は、映像信号Ｓｉｎを１フレーム期間遅延して、フレームＦ１を出力する。フレームメモリ１２は、フレームＦ１を１フレーム期間遅延して、フレームＦ２を出力する。フレームＦ２は、画素差分算出部２１に入力される。図２に示すように、フレームＦ０、Ｆ１、Ｆ２は、映像信号Ｓｉｎにおける時間方向に並ぶ互いに隣接する３つのフレームである。
【００１６】
画素差分算出部２１は、１フレーム飛ばした２フレーム間である図２に示すフレームＦ０とフレームＦ２との互いに同じ画素位置の画素Ｐ（ｘ，ｙ）の差分値を算出する。画素差分算出部２１は、フレームＦ０及びＦ２の全ての画素位置における画素Ｐ（ｘ，ｙ）の差分値を算出する。差分値積算部２２は、画素差分算出部２１で算出された全ての画素位置における差分値を積算して画素差分積算値を生成し、２−３プルダウン判定部２３に供給する。
【００１７】
２−３プルダウン判定部２３は、画素差分積算値に基づいて、映像信号Ｓｉｎが２−３プルダウン変換された映像信号であるか否かを判定し、２−３プルダウン変換された映像信号であると判定したときにはプルダウンのシーケンスを検出する。２−３プルダウン判定部２３はシーケンス補正部２３１を備え、２−３プルダウン変換された映像信号であることが検出されている状態でシーケンスに乱れが生じたときには、シーケンスを補正するように構成されている。
【００１８】
図３において、映像信号Ｓｉｎは、フレームＦａを３フレーム繰り返し、次にフレームＦｂを２フレーム繰り返し、次にフレームＦｃを３フレーム繰り返し、次にフレームＦｄを２フレーム繰り返す２−３プルダウン変換された映像信号であるとする。
【００１９】
画素差分算出部２１及び差分値積算部２２が例えば２つのフレームＦａ間のように、同じフレーム間で画素差分積算値を算出すれば、画素差分積算値は小さな値（第２の画素差分積算値）となる。画素差分算出部２１及び差分値積算部２２が例えばフレームＦａ及びＦｂのように、異なるフレーム間で画素差分積算値を算出すれば、画素差分積算値は大きな値（第１の画素差分積算値）となる。よって、図３に示すように、差分値積算部２２より出力される画素差分積算値は、小（第２の画素差分積算値）、大（第１の画素差分積算値）、大、大、大、小、大、大…となる。
【００２０】
２−３プルダウン判定部２３は、概略的には次の３つの条件を満たすとき、映像信号Ｓｉｎは２−３プルダウン変換された映像信号であると判定する。映像信号Ｓｉｎは、４フレーム連続して画素差分積算値が大きいという第１の条件を満たす。その直後のフレームで画素差分積算値が小さいという第２の条件を満たす。映像信号Ｓｉｎは、第１及び第２の条件を所定の回数連続して満たすという第３の条件を満たす。所定の回数は例えば２回である。
【００２１】
２−３プルダウン判定部２３は、画素差分積算値が小から大へと変化したフレームで位相を０とし、再び小から大へと変化するまで位相を１ずつインクリメントしていくシーケンスを生成する。図３においては、３つ目のフレームＦａの時点では画素差分積算値は小であり、その次のフレームＦｂの時点で画素差分積算値が大となるので、２−３プルダウン判定部２３は位相を０とする。
【００２２】
２−３プルダウン判定部２３は位相１、２、３、４と位相を１ずつインクリメントしていき、最初のフレームＦｄの時点で画素差分積算値が小から大へと変化するので、位相を０として、同様の動作を繰り返す。このように、２−３プルダウン判定部２３は、０〜４を繰り返すシーケンスを生成する。
【００２３】
さらに、２−３プルダウン判定部２３は、概略的には次の２つの条件を満たすとき、一旦、２−３プルダウン変換された映像信号であると判定された映像信号Ｓｉｎが２−３プルダウン変換された映像信号ではなくなったと判定する。位相４で画素差分積算値が大きいという第４の条件を満たす。第４の条件を所定の回数連続して満たすという第５の条件を満たす。所定の回数は例えば２回である。
【００２４】
図４Ａ及び図４Ｂに示すフローチャートを用いて、２−３プルダウン判定部２３の具体的な処理を説明する。併せて、図４Ｂに示すフローチャートを用いて、シーケンスに乱れが生じたときのシーケンスの補正処理を説明する。
【００２５】
図４Ａにおいて、ステップＳ１にて、２−３プルダウン判定部２３に、画素差分積算値が入力される。２−３プルダウン判定部２３は、ステップＳ２にて、第１の条件の判定のため、２−３プルダウン非判定状態に設定し、カウント値をＭに設定し、位相０に設定する。カウント値Ｍとは第３の条件を満たすか否かの判定回数であり、ここではＭを２とする。
【００２６】
２−３プルダウン判定部２３は、ステップＳ３にて、入力された画素差分積算値が大きな値であるか否かを判定するため、第１の閾値より大きいか否かを判定する。入力された画素差分積算値が第１の閾値より大きくなければ（NO）、２−３プルダウン判定部２３は、ステップＳ２及びＳ３の処理を繰り返す。
【００２７】
入力された画素差分積算値が第１の閾値より大きければ（YES）、２−３プルダウン判定部２３は、ステップＳ４にて、位相が３以上であるか否かを判定する。位相が３以上でなければ（NO）、２−３プルダウン判定部２３は、ステップＳ５にて、位相を１インクリメントして処理をステップＳ３に戻す。
【００２８】
位相が３以上であれば（YES）、２−３プルダウン判定部２３は、ステップＳ６にて、第２の条件の判定のため、カウント値Ｍをそのまま維持し、位相を１インクリメントする。２−３プルダウン判定部２３は、ステップＳ７にて、入力された画素差分積算値が小さな値であるか否かを判定するため、第２の閾値以下であるか否かを判定する。第２の閾値は、第１の閾値よりも格段に小さな値である。
【００２９】
入力された画素差分積算値が第２の閾値以下でなければ（NO）、２−３プルダウン判定部２３は、ステップＳ２〜Ｓ７の処理を繰り返す。入力された画素差分積算値が第２の閾値以下であれば（YES）、２−３プルダウン判定部２３は、ステップＳ８にて、カウント値が０になったか否かを判定する。
【００３０】
カウント値が０でなければ（NO）、２−３プルダウン判定部２３は、ステップＳ９にて、第１の条件の判定のため、カウント値を１デクリメントし、位相０に設定して、処理をステップＳ３に戻す。カウント値が０であれば（YES）、第１〜第３の条件を満たし、映像信号Ｓｉｎは２−３プルダウン変換された映像信号であるということになる。
【００３１】
そこで、２−３プルダウン判定部２３は、図４ＢのステップＳ１０にて、２−３プルダウン判定状態に設定し、カウント値をＮに設定し、位相を０に設定する。カウント値Ｎとは第５の条件を満たすか否かの判定回数であり、ここではＮを２とする。
【００３２】
２−３プルダウン判定部２３は、ステップＳ１１にて、位相が３を超えるか否かを判定する。位相が３を超えれば（YES）、２−３プルダウン判定部２３は、ステップＳ１２にて、２−３プルダウン判定状態を維持し、カウント値をそのまま維持する。続けて、２−３プルダウン判定部２３は、ステップＳ１３にて、入力された画素差分積算値が大きな値であるか否かを判定するため、第３の閾値より大きいか否かを判定する。第３の閾値は、第２の閾値よりも格段に大きな値である。第３の閾値は第１の閾値と同じであってもよい。
【００３３】
入力された画素差分積算値が第３の閾値より大きければ（YES）、２−３プルダウン判定部２３は、ステップＳ１４にて、カウント値が０になったか否かを判定する。カウント値が０であれば（YES）、第４及び第５の条件を満たし、映像信号Ｓｉｎは２−３プルダウン変換された映像信号ではなくなったということになる。そこで、２−３プルダウン判定部２３は、処理を図４ＡのステップＳ２に戻す。
【００３４】
ステップＳ１１にて位相が３を超えなければ（NO）、２−３プルダウン判定部２３は、ステップＳ１５にて、現在フレームにおいて現在フレーム及びその直前の３フレームの合計４フレームで、過去のフレームから順に、画素差分積算値が大、小、小、大のパターンを検出したか否かを判定する。
【００３５】
図５において、（ａ）はシーケンスが乱れていない状態を示し、（ｂ）は本来３フレーム連続するフレームＦｃが４フレーム連続して、シーケンスが乱れた状態を示している。図５〜図８における画素差分積算値の１は画素差分積算値が大の状態であり、画素差分積算値の０は画素差分積算値が小の状態である。
【００３６】
２−３プルダウン判定部２３は、ステップＳ１５にて、大、小、小、大のパターン（画素差分値が“１００１”のパターン）を検出すれば（YES）、ステップＳ１６にて、現在フレームの次のフレームで現在フレームの位相をホールドして（同一として）、処理をステップＳ１１に戻す。ここでは、図５の（ｂ）に示すように、２−３プルダウン判定部２３は、位相１をホールドすることによって、シーケンスの乱れを解消する。
【００３７】
また、２−３プルダウン判定部２３は、ステップＳ１５にて、現在フレームにおいて現在フレーム及びその直前の４フレームの合計５フレームで、過去のフレームから順に、画素差分積算値が小、大、大、小、大のパターンを検出したか否かを判定する。
【００３８】
図６において、（ａ）はシーケンスが乱れていない状態を示し、（ｂ）は本来２フレーム連続するフレームＦｂが３フレーム連続して、シーケンスが乱れた状態を示している。
【００３９】
２−３プルダウン判定部２３は、ステップＳ１５にて、小、大、大、小、大のパターン（画素差分値が“０１１０１”のパターン）を検出すれば（YES）、ステップＳ１６にて、現在フレームの次のフレームで現在フレームの位相をホールドして、処理をステップＳ１１に戻す。ここでは、図６の（ｂ）に示すように、２−３プルダウン判定部２３は、位相３をホールドすることによって、シーケンスの乱れを解消する。
【００４０】
２−３プルダウン判定部２３は、ステップＳ１５にて、いずれのパターンも検出しなければ（NO）、ステップＳ１７にて、現在フレーム及びその直前の６フレームの合計７フレームで、画素差分積算値が大の状態が連続するターンを検出したか否かを判定する。
【００４１】
図７において、（ａ）はシーケンスが乱れていない状態を示し、（ｂ）は本来３フレーム連続するフレームＦｃが２フレームしか連続せず、シーケンスが乱れた状態を示している。
【００４２】
２−３プルダウン判定部２３は、ステップＳ１７にて、画素差分積算値が大の状態が７フレーム連続するパターン（画素差分値が“１１１１１１１”のパターン）を検出すれば（YES）、ステップＳ１８にて、現在フレームの次のフレームで現在フレームの位相を２インクリメントして、処理をステップＳ１１に戻す。ここでは、図７の（ｂ）に示すように、２−３プルダウン判定部２３は、位相１を２インクリメントして（位相を２増加させて）位相３とすることによって、シーケンスの乱れを解消する。
【００４３】
２−３プルダウン判定部２３は、ステップＳ１７にて、画素差分積算値が大の状態が７フレーム連続するパターンを検出しなければ（NO）、ステップＳ１９にて、位相を１インクリメントとして、処理をステップＳ１１に戻す。
【００４４】
２−３プルダウン判定部２３は、ステップＳ１４にて、カウント値が０でなければ（NO）、ステップＳ２０にて、現在フレーム及びその直前の４フレームの合計５フレームで、過去のフレームから順に、画素差分積算値が大、大、大、小、大のパターンを検出したか否かを判定する。
【００４５】
図８において、（ａ）はシーケンスが乱れていない状態を示し、（ｂ）は本来２フレーム連続するフレームＦｂが１フレームしか連続せず、シーケンスが乱れた状態を示している。
【００４６】
２−３プルダウン判定部２３は、ステップＳ２０にて、画素差分積算値が大、大、大、小、大のパターン（画素差分値が“１１１０１”のパターン）を検出すれば（YES）、ステップＳ２１にて、カウント値をそのまま維持し、現在フレームの次のフレームで現在フレームの位相を２インクリメントして、処理をステップＳ１１に戻す。ここでは、図８の（ｂ）に示すように、２−３プルダウン判定部２３は、位相４を２インクリメントして位相１とすることによって、シーケンスの乱れを解消する。
【００４７】
２−３プルダウン判定部２３は、ステップＳ２０にて、画素差分積算値が大、大、大、小、大のパターンを検出しなければ（NO）、ステップＳ２２にて、カウント値を１デクリメントし、位相を０に設定して、処理をステップＳ１１に戻す。
【００４８】
２−３プルダウン判定部２３は、ステップＳ２０にて、現在フレーム及びその直前の５フレームの合計６フレームで画素差分積算値が小、大、大、大、小、大のパターン（画素差分値が“０１１１０１”のパターン）を検出してもよい。
【００４９】
図４ＢにおけるステップＳ１５〜Ｓ１８とステップＳ２０及びＳ２１は、シーケンス補正部２３１による処理に相当する。図１において、２−３プルダウン判定部２３は、以上のようにシーケンスの乱れを補正したシーケンス検出信号Ｓｓｅｑを出力する。
【００５０】
以上のように、本実施形態のプルダウンシーケンス検出装置２０によれば、図５〜図８に示すそれぞれの２−３プルダウンのシーケンスの乱れをできるだけ早く検出して、正常なシーケンスに戻すことができる。
【００５１】
本発明は以上説明した本実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。図１に示すプルダウンシーケンス検出装置２０はハードウェアで構成してもよいし、ソフトウェア（コンピュータプログラム）で構成してもよい。ハードウェアとソフトウェアとを混在させてもよく、両者の使い分けは任意である。
【符号の説明】
【００５２】
２０  プルダウンシーケンス検出装置
２１  画素差分算出部
２２  差分値積算部
２３  ２−３プルダウン判定部
２３１  シーケンス補正部
【図１】
2019062478.tif 000003
【図２】
2019062478.tif 000004
【図３】
2019062478.tif 000005
【図４Ａ】
2019062478.tif 000006
【図４Ｂ】
2019062478.tif 000007
【図５】
2019062478.tif 000008
【図６】
2019062478.tif 000009
【図７】
2019062478.tif 000010
【図８】
2019062478.tif 000011
【手続補正書】
【提出日】平成29年10月2日(2017.10.2)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2019062478.tif 000012
【図２】
2019062478.tif 000013
【図３】
2019062478.tif 000014
【図４Ａ】
2019062478.tif 000015
【図４Ｂ】
2019062478.tif 000016
【図５】
2019062478.tif 000017
【図６】
2019062478.tif 000018
【図７】
2019062478.tif 000019
【図８】
2019062478.tif 000020