(57)【要約】【課題】  発光ダイオード素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えること。【解決手段】  発光装置は、電源部Ｖａ（ＶＤＤ：１４Ｖ）、接地部Ｖｃ（ＶＳＳ：０Ｖ）および駆動信号出力部（ＤＡＣ）と、接地部Ｖｃに接続された発光素子としての有機の発光ダイオード素子（ＯＬＥＤ）３３ａと、電源部Ｖａと発光ダイオード素子３３ａとを接続する接続線９０上に直列接続された、ｐチャネルＴＦＴ４４ａおよびスイッチ素子としてのｎチャネルＴＦＴ８６と、駆動信号出力部（ＤＡＣ）とｐチャネルＴＦＴ４４ａのゲート電極とスイッチ素子８６に接続された駆動制御部１００と、を有しており、駆動制御部１００は、ｎチャネルＴＦＴ８６のオン、オフを制御しており、ｎチャネルＴＦＴ８６をオフ状態としたときに、ｐチャネルＴＦＴ４４ａをリセットする。【選択図】  図１
2019025797.tif 000002
【特許請求の範囲】
【請求項１】
電源部、接地部および駆動信号出力部と、
前記接地部に接続された発光素子と、
前記電源部と前記発光素子とを接続する接続線上に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子と、
前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極と前記スイッチ素子に接続された駆動制御部と、を有しており、
前記駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態としたときに、前記ｐチャネル薄膜トランジスタをリセットする発光装置。
【請求項２】
前記接続線上に以下の順に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子を有している請求項１に記載の発光装置。
【請求項３】
前記駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記ｐチャネル薄膜トランジスタをリセットする請求項１または請求項２に記載の発光装置。
【請求項４】
前記駆動制御部は、前記ｐチャネル薄膜トランジスタをリセットするリセット動作を複数回行う請求項３に記載の発光装置。
【請求項５】
電源部、接地部および駆動信号出力部と、
前記電源部と前記接地部とを接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、スイッチ素子、ｐチャネル薄膜トランジスタおよび発光素子と、
前記スイッチ素子および前記駆動信号出力部に接続された第１の駆動制御部と、
前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第２の接続線上に接続された第２の駆動制御部と、を有しており、
前記第１の駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定し、
前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットする発光装置。
【請求項６】
前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定し、
前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットする請求項５に記載の発光装置。
【請求項７】
電源部、接地部および駆動信号出力部と、
前記電源部と前記接地部を接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、ｐチャネル薄膜トランジスタ、スイッチ素子および発光素子と、
前記ｐチャネル薄膜トランジスタと前記スイッチ素子との間の前記第１の接続線から分岐し前記接地部に接続される第２の接続線上に、前記スイッチ素子と並列に接続されたバイパス回路と、
前記スイッチ素子、前記バイパス回路および前記駆動信号出力部に接続された第１の駆動制御部と、
前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第３の接続線上に接続された第２の駆動制御部と、を有しており、
前記第１の駆動制御部は、前記スイッチ素子のオン、オフおよび前記バイパス回路の導通、非導通を制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定するとともに、前記バイパス回路を導通状態とし、
前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す発光装置。
【請求項８】
前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定するとともに、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記バイパス回路を導通状態とし、
前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す請求項７に記載の発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＬＥＤ（Organic  Light  Emitting  diode：ＯＬＥＤ)素子等の発光ダイオード素子を備えた発光装置に関するものである。
【背景技術】
【０００２】
従来の発光装置の１例を図５に示す。図５（ａ）は発光装置の全体の平面図、（ｂ）は（ａ）のＡ部及びＩＣ，ＬＳＩ等から成る駆動素子３４を拡大して示す回路図である。この発光装置は、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）に適用されるものであり、ガラス基板等から成る長板状の基板３１の一面に、複数の発光ダイオード素子３３の発光（点灯）をそれぞれ駆動する複数の駆動回路ブロック３２と、基板３１の長手方向に沿って２列（２行または２段）に並べられて配置された複数の発光ダイオード素子３３と、駆動回路ブロック３２を構成する配線及び駆動回路ブロック３２と発光ダイオード素子３３を接続する配線とが、ＣＶＤ（Chemical  Vapor  Deposition）法等の薄膜形成法によって形成されている。複数の駆動回路ブロック３２は、複数の発光ダイオード素子３３の列に沿って列状に並べられており、例えば１つの駆動回路ブロック３２が４００個の発光ダイオード素子３３を駆動するものであり、その駆動回路ブロック３２が２０個並べられている。従って、発光ダイオード素子３３は合計で８０００個ある。また、基板３１の一面の一端部には駆動回路ブロック３２及び発光ダイオード素子３３を駆動し発光ダイオード素子３３の発光を制御する駆動素子３４が、チップオングラス（Chip  On  Glass：ＣＯＧ）方式等の実装方法によって、設置されている。また、基板３１の一面における駆動素子３４設置部の近傍の縁部に、フレキシブル回路基板（Flexible  Printed  Circuit：ＦＰＣ）３５が設置されている。このＦＰＣ３５は、駆動素子３４との間で駆動信号、制御信号等を入出力する。なお、図５において、符号３７で示す部位は、駆動素子３４と駆動回路ブロック３２を接続するデータ配線等の配線である。
【０００３】
図５（ｂ）に示すように、２列を成す２個の発光ダイオード素子３３ａ，３３ｂに対して１組の駆動回路が形成されており、１組の駆動回路は、シフトレジスタ４０、論理和否定（ＮＯＲ）回路４１、インバータ４２、ＣＭＯＳトランスファゲート素子４３ａ，４３ｂ、薄膜トランジスタ（Thin  Film  Transistor：ＴＦＴ）４４ａ，４４ｂを有している。ＴＦＴ４４ａ，４４ｂの各ドレイン電極に有機ＬＥＤ素子等から成る発光ダイオード素子３３ａ，３３ｂがそれぞれ接続されている。また、ＴＦＴ４４ａ，４４ｂのそれぞれは、ゲート電極とソース電極との間の接続線上に容量素子４５ａ，４５ｂが接続されている。
【０００４】
１組の駆動回路は、以下のように順次動作する。シフトレジスタ４０は、クロック端子（ＣＬＫ）にハイ（「１」）のクロック信号（ＣＬＫ）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。次に、ＮＯＲ回路４１は、反転出力端子（ＸＱ）からローの信号が入力されるとともに反転イネーブル信号（ＸＥＮＢ）であるローの信号が入力されて、ハイの信号を出力する。次に、インバータ４２はローの信号を出力する。次に、ＣＭＯＳトランスファゲート素子４３ａは、ｎ型ＭＯＳトランジスタのゲート電極にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１１）を出力する。次に、データ信号（ＤＡＴＡ１１）がＴＦＴ４４ａのゲート電極に入力されてＴＦＴ４４ａがオン状態となり、データ信号（ＤＡＴＡ１１）に応じた電源電圧（ＶＤＤ）による電源電流が発光ダイオード素子３３ａに供給される。同時に、ＣＭＯＳトランスファゲート素子４３ｂは、ｎ型ＭＯＳトランジスタのゲート電極部にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極部にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１２）を出力する。次に、データ信号（ＤＡＴＡ１２）がＴＦＴ４４ｂのゲート電極に入力されてＴＦＴ４４ｂがオン状態となり、データ信号（ＤＡＴＡ１２）に応じた電源電圧（ＶＤＤ）による電源電流が発光ダイオード素子３３ｂに供給される。以上の一連の動作が、次段の駆動回路によって順次実行されていき、すべての発光ダイオード素子３３が順次発光していく。
【０００５】
また図６は、他の従来例を示す図であり、基板３１の長手方向に沿って４列（４行または４段）に並べられて配置された複数の発光ダイオード素子３３を有する構成を示す。この場合、上側２列の発光ダイオード素子３３群に電源電流を供給する上側の駆動回路ブロック３２群と、下側２列の発光ダイオード素子３３群に電源電流を供給する下側の駆動回路ブロック３２群と、を有している。
【０００６】
また、図５、図６に示すように、基板３１の発光ダイオード素子搭載面の周縁部と、封止基板３６の基板３１に対向する面の周縁部とが、シール部材３８によって接着され封止されている。そして、シール部材３８の内側の空間には、アクリル樹脂等から成る絶縁層（図８の絶縁層５９に相当する）が、駆動回路ブロック３２、発光ダイオード素子３３、配線３７等のほとんどを覆うように配置されている。
【０００７】
図７は、図６のＢ部を拡大して示す部分拡大平面図、図８は、図７のＣ１−Ｃ２線における断面図である。これらの図に示すように、発光装置は、ガラス基板等の透光性を有する基板５１上に形成されたＴＦＴ６２と、ＴＦＴ６２上にアクリル樹脂、窒化シリコン（ＳｉＮx）等から成る絶縁層５７を挟んで積層された有機発光体部７１、及び有機発光体部７１とＴＦＴ６２のドレイン電極５６ｂとを導電接続するコンタクトホール７２を含んでいる。有機発光体部７１は、ＴＦＴ６２の側からコンタクトホール７２に電気的に接続された第１電極層５８、有機発光層６０、第２電極層６１が積層されており、絶縁層５７及び第１電極層５８上に有機発光層６０を囲むようにアクリル樹脂等から成る他の絶縁層５９が形成されている。
【０００８】
また、図６、図７において、符号３３Ｌで示す部位は第１電極層５８及び第２電極層６１によって有機発光層６０に直接的に電界が印加されて発光する発光部である。発光ダイオード素子３３は、平面視で、発光部３３Ｌ、その周囲の第１電極層５８及び有機発光層６０を含む部位である。また、第１電極層５８が陽極であってインジウム錫酸化物（Indium  Tin  Oxide  ：ＩＴＯ）等の透明電極から成り、第２電極層６１が陰極であってＡｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る場合、有機発光層６０で発光した光は基板５１側から出射される。即ち、発光方向（図８の白抜き矢印で示す方向）が下方（底部方向）であるボトムエミッション型の発光装置となる。一方、第１電極層５８が陰極であって上記の遮光性、光反射性を有する金属またはそれらの合金から成り、第２電極層６１が陽極であって透明電極から成る場合、発光方向が上方（頂部方向）であるトップエミッション型の発光装置となる。
【０００９】
ＴＦＴ６２は、基板５１側から、ゲート電極５２、ゲート絶縁膜５３、チャネル部としてのポリシリコン膜５４及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域５４ａから成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ2）等から成る絶縁膜５５、ソース電極５６ａ及びドレイン電極５６ｂが、順次積層された構成を有している。なお、図６において、符号５６ａＬで示す部位はソース電極５６ａにソース信号（電源電流）を伝達するソース信号線（電源配線）であり、符号５２Ｌで示す部位はゲート電極５２にゲート信号を伝達するゲート信号線である。各ゲート信号線５２Ｌに入力するゲート信号の電圧を制御することにより、各有機発光層６０の発光強度を制御することができる。すなわち、ソース信号線５６ａＬは電源配線として機能する。
【００１０】
また、図９は図５（ｂ）のＤ部を拡大して示す回路図であり、発光ダイオード素子３３ａと、そのカソード側（正電圧側）に配置された駆動用のＴＦＴ４４ａと、を示す。図９（ａ）に示すように、ＴＦＴ４４ａは、ゲート電極に駆動素子３４からゲート電圧（ＤＡＴＡ１２）Ｖｇが入力されており、ゲート電圧Ｖｇの電圧値によって発光ダイオード素子３３ａに印加される駆動電圧Ｖｓおよび駆動電流Ｉｄが制御される。なお、ゲート電圧Ｖｇは、駆動素子３４に含まれるＤＡＣ（Digital  to  Analog  Convertor）回路部から供給される。
【００１１】
図９（ｂ）に示すように、発光ダイオード素子３３ａを発光させないオフ期間において、ゲート電圧Ｖｇはゲートオフ電圧Ｖｇｏｆｆであり、Ｖｇｏｆｆはアノード電圧Ｖａ（ＶＤＤ）に等しく一定であり、例えば１４Ｖである。発光ダイオード素子３３ａを発光させるオン期間において、ゲート電圧Ｖｇは、ゲート電圧オフゾーンＶｇｏｆｆｚ（１４Ｖ〜１２Ｖ）およびゲート電圧オンゾーンＶｇｏｎｚ（１２Ｖ〜８Ｖ）において電圧値が制御される。
【００１２】
図９（ｃ）に示すように、オフ期間において、駆動電圧Ｖｓは駆動オフ電圧Ｖｓｏｆｆであり、カソード電圧Ｖｃ（ＶＳＳ）に等しく一定であり、０Ｖである。オン期間において、駆動電圧Ｖｓは、駆動電圧オフゾーンＶｓｏｆｆｚ（０Ｖ〜２Ｖ）および駆動電圧オンゾーンＶｓｏｎｚ（２Ｖ〜６Ｖ）において電圧値が制御される。
【００１３】
また他の従来例として、１ラインに配列される複数の発光ダイオード素子と、電源側の給電点に接続される薄膜配線で形成した第１の電源線と、接地側の給電点に接続される薄膜配線で形成した第２の電源線とを備え、各発光ダイオード素子を第１の電源線および第２の電源線間に接続するラインヘッドであって、第１の電源線と第２の電源線間に、電源線の電圧変動抑制手段（コンデンサ）を接続したラインヘッドが提案されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００５−１５３３７２号公報
【特許文献２】再公表特許ＷＯ２０１３／０７６７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、図５〜図９に示す上記従来の発光装置においては、以下の問題点があった。図９（ｃ）に示すように、発光装置がオフ期間からオン期間に切り替わった直後に、駆動電圧Ｖｓが駆動電圧オンゾーンＶｓｏｎｚ（４Ｖ〜６Ｖ）を超えた電圧値となるオーバーシュートが、２００μｓｅｃ（マイクロ秒）程度の期間発生していた。このオーバーシュートの期間には、駆動電流Ｉｄの最大値よりも大きい過電流が発光ダイオード素子３３ａに流れるために、発光装置を用いて感光ドラム等の感光部材を露光し印刷して得られた画像、印字に周期的な印刷ムラ、印字ムラが発生するという問題点があった。特許文献１に開示された電圧変動抑制手段はコンデンサであり、経時的にオーバーシュートの絶対値が大きくなったり、期間が長くなるという変動に対して対応することが非常に難しいという問題点があった。
【００１６】
上記オーバーシュートが発生する原因としては、Ｐ型半導体（ＰＭＯＳ）に特有のスロートラップ現象等が考えられる。すなわち、駆動用のＴＦＴ４４ａのゲート電極に、オフ期間において高電圧（例えば、１４Ｖ）のゲート電圧Ｖｇが印加された状態が続くと、閾値電圧（１４Ｖ−（電流が流れ出す電圧：１２Ｖ〜１３Ｖ）＝１Ｖ〜２Ｖ）が電流が流れやすい側（１Ｖ〜２Ｖよりも低い電圧の側）に変動（シフト）する。そして、ＴＦＴ４４ａのゲート電極にオン電圧（例えば、８Ｖ〜１２Ｖ）が印加されると、オン電圧が印加された直後に上記のオーバーシュートが発生するものと考えられる。
【００１７】
そこで、駆動トランジスタの閾値電圧の経時的な変化を低減するために、電源回路が電源線に出力する電圧を調整して、発光素子の両端間の電圧を発光素子の閾値電圧以下にし、駆動トランジスタのゲート電極−ソース電極間電圧が、駆動トランジスタの閾値電圧よりも大きな電圧となるリセット電圧を、駆動トランジスタのゲート電極に印加する表示装置の駆動方法が提案されている（例えば、特許文献２を参照）。しかしながら、特許文献２に開示された構成においては、電源回路自体が電源線に出力する電圧を直接的に調整しているために、電源電圧をオン、オフし調整する負担が大きくなる。その結果、表示装置の駆動効率が低下しやすくなり、消費電力が大きくなりやすいという問題点があった。
【００１８】
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、発光ダイオード素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えること、また経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できるようにすること、さらには発光装置の駆動効率を高めて消費電力を小さくすることである。
【課題を解決するための手段】
【００１９】
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記接地部に接続された発光素子と、前記電源部と前記発光素子とを接続する接続線上に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極と前記スイッチ素子に接続された駆動制御部と、を有しており、前記駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態としたときに、前記ｐチャネル薄膜トランジスタをリセットする構成である。
【００２０】
本発明の発光装置は、好ましくは、前記接続線上に以下の順に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子を有している。
【００２１】
また本発明の発光装置は、好ましくは、前記駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記ｐチャネル薄膜トランジスタをリセットする。
【００２２】
また本発明の発光装置は、好ましくは、前記駆動制御部は、前記ｐチャネル薄膜トランジスタをリセットするリセット動作を複数回行う。
【００２３】
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記電源部と前記接地部とを接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、スイッチ素子、ｐチャネル薄膜トランジスタおよび発光素子と、前記スイッチ素子および前記駆動信号出力部に接続された第１の駆動制御部と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第２の接続線上に接続された第２の駆動制御部と、を有しており、前記第１の駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定し、前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットする構成である。
【００２４】
本発明の発光装置は、好ましくは、前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定し、前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットする。
【００２５】
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記電源部と前記接地部を接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、ｐチャネル薄膜トランジスタ、スイッチ素子および発光素子と、前記ｐチャネル薄膜トランジスタと前記スイッチ素子との間の前記第１の接続線から分岐し前記接地部に接続される第２の接続線上に、前記スイッチ素子と並列に接続されたバイパス回路と、前記スイッチ素子、前記バイパス回路および前記駆動信号出力部に接続された第１の駆動制御部と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第３の接続線上に接続された第２の駆動制御部と、を有しており、前記第１の駆動制御部は、前記スイッチ素子のオン、オフおよび前記バイパス回路の導通、非導通を制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定するとともに、前記バイパス回路を導通状態とし、前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す構成である。
【００２６】
本発明の発光装置は、好ましくは、前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定するとともに、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記バイパス回路を導通状態とし、前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す。
【発明の効果】
【００２７】
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記接地部に接続された発光素子と、前記電源部と前記発光素子とを接続する接続線上に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極と前記スイッチ素子に接続された駆動制御部と、を有しており、前記駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態としたときに、前記ｐチャネル薄膜トランジスタをリセットする構成であることから、以下の効果を奏する。駆動制御部は、スイッチ素子をオフ状態としたときに、ｐチャネル薄膜トランジスタをリセットするので、駆動用のｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑えることができる。その結果、発光素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、駆動制御部によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、電源部の電源電圧を直接制御する必要がないので、発光装置の駆動効率を高めて消費電力を小さくすることができる。
【００２８】
本発明の発光装置は、前記接続線上に以下の順に直列接続された、ｐチャネル薄膜トランジスタおよびスイッチ素子を有している場合、発光素子の直前にスイッチ素子が配置されており、スイッチ素子のオン、オフを制御するだけで発光素子のオン、オフを制御できる。その結果、回路構成が簡易化され、発光装置の駆動効率をより高めて消費電力をより小さくすることができる。
【００２９】
また本発明の発光装置は、前記駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記ｐチャネル薄膜トランジスタをリセットする場合、ｐチャネル薄膜トランジスタのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力時においてリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑える効果が向上する。
【００３０】
また本発明の発光装置は、前記駆動制御部は、前記ｐチャネル薄膜トランジスタをリセットするリセット動作を複数回行う場合、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑える効果がより向上する。
【００３１】
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記電源部と前記接地部とを接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、スイッチ素子、ｐチャネル薄膜トランジスタおよび発光素子と、前記スイッチ素子および前記駆動信号出力部に接続された第１の駆動制御部と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第２の接続線上に接続された第２の駆動制御部と、を有しており、前記第１の駆動制御部は、前記スイッチ素子のオン、オフを制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定し、前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットする構成であることから、以下の効果を奏する。第２の駆動制御部は、オフ期間において、ｐチャネル薄膜トランジスタをリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑えることができる。その結果、発光素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、第２の駆動制御部によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、第１の駆動制御部は、スイッチ素子のオン、オフを制御しており、スイッチ素子をオフ状態とすることによって発光素子のオフ期間を設定するので、電源部の電源電圧を直接制御する必要がなく、その結果、発光装置の駆動効率を高めて消費電力を小さくすることができる。
【００３２】
本発明の発光装置は、前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定し、前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットする場合、ある程度の電圧値（データ値）を有することが多い駆動信号の入力時においてもリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑える効果が向上する。
【００３３】
本発明の発光装置は、電源部、接地部および駆動信号出力部と、前記電源部と前記接地部を接続する第１の接続線上に前記電源部の側から以下の順に直列接続された、ｐチャネル薄膜トランジスタ、スイッチ素子および発光素子と、前記ｐチャネル薄膜トランジスタと前記スイッチ素子との間の前記第１の接続線から分岐し前記接地部に接続される第２の接続線上に、前記スイッチ素子と並列に接続されたバイパス回路と、前記スイッチ素子、前記バイパス回路および前記駆動信号出力部に接続された第１の駆動制御部と、前記駆動信号出力部と前記ｐチャネル薄膜トランジスタのゲート電極とを接続する第３の接続線上に接続された第２の駆動制御部と、を有しており、前記第１の駆動制御部は、前記スイッチ素子のオン、オフおよび前記バイパス回路の導通、非導通を制御しており、前記スイッチ素子をオフ状態とすることによって前記発光素子のオフ期間を設定するとともに、前記バイパス回路を導通状態とし、前記第２の駆動制御部は、前記オフ期間において、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す構成であることから、以下の効果を奏する。第２の駆動制御部は、オフ期間において、ｐチャネル薄膜トランジスタをリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑えることができる。その結果、発光素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、第２の駆動制御部は、オフ期間において、ｐチャネル薄膜トランジスタに電流を流すので、上記オーバーシュートによる過電流がｐチャネル薄膜トランジスタに流れることをより効果的に抑えることができる。また、第２の駆動制御部によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、第１の駆動制御部は、スイッチ素子のオン、オフを制御しており、スイッチ素子をオフ状態とすることによって発光素子のオフ期間を設定するので、電源部の電源電圧を直接制御する必要がなく、その結果、発光装置の駆動効率を高めて消費電力を小さくすることができる。
【００３４】
本発明の発光装置は、前記第１の駆動制御部は、前記駆動信号出力部から出力し前記ｐチャネル薄膜トランジスタのゲート電極に入力する駆動信号の入力、非入力を制御しており、前記駆動信号の非入力のときに前記スイッチ素子をオフ状態とする第１のオフ期間と、前記駆動信号の入力のときに前記スイッチ素子をオフ状態とする第２のオフ期間と、を設定するとともに、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記バイパス回路を導通状態とし、前記第２の駆動制御部は、前記第１のオフ期間および前記第２のオフ期間のそれぞれにおいて、前記ｐチャネル薄膜トランジスタをリセットするとともに、前記ｐチャネル薄膜トランジスタおよび前記バイパス回路に電流を流す場合、ある程度の電圧値（データ値）を有することが多い駆動信号の入力期間においてもリセットするので、ｐチャネル薄膜トランジスタの閾値電圧の経時的な変化を抑える効果が向上する。また、第２の駆動制御部は、第２のオフ期間においても、ｐチャネル薄膜トランジスタに電流を流すので、リセット動作の直後に上記オーバーシュートによる過電流がｐチャネル薄膜トランジスタに流れることをより効果的に抑えることができる。
【図面の簡単な説明】
【００３５】
【図１】図１（ａ），（ｂ）は、本発明の発光装置について実施の形態の１例を示す図であり、（ａ）はｐチャネル薄膜トランジスタ、スイッチ素子、発光素子および駆動制御部の回路図、（ｂ）は（ａ）の構成の回路のタイミングチャートである。
【図２】図２（ａ），（ｂ）は、本発明の発光装置について実施の形態の他例を示す図であり、（ａ）はｐチャネル薄膜トランジスタ、スイッチ素子、発光素子、第１および第２の駆動制御部の回路図、（ｂ）は（ａ）の構成の回路のタイミングチャートである。
【図３】図３（ａ），（ｂ）は、本発明の発光装置について実施の形態の他例を示す図であり、（ａ）はｐチャネル薄膜トランジスタ、スイッチ素子、発光素子、第１および第２の駆動制御部の回路図、（ｂ）は（ａ）の構成の回路のタイミングチャートである。
【図４】図４（ａ），（ｂ）は、本発明の発光装置について実施の形態の他例を示す図であり、（ａ）はｐチャネル薄膜トランジスタ、スイッチ素子、発光素子、第１および第２の駆動制御部の回路図、（ｂ）は（ａ）の構成の回路のタイミングチャートである。
【図５】図５（ａ），（ｂ）は、従来の発光装置の１例を示すものであり、（ａ）は発光装置の平面図、（ｂ）は発光装置の回路図である。
【図６】図６は、従来の発光装置の他例を示すものであり、発光装置の平面図である。
【図７】図７は、図６のＢ部を拡大して示す部分拡大平面図である。
【図８】図８は、図７のＣ１−Ｃ２線における断面図である。
【図９】図９（ａ），（ｂ），（ｃ）は、図５の発光装置を示すものであり、（ａ）は図５のＤ部を拡大して示す回路図、（ｂ）はオフ期間およびオン期間における駆動用のＴＦＴのゲート電圧Ｖｇを示すグラフ、（ｃ）はオフ期間およびオン期間における発光ダイオード素子の駆動電圧Ｖｓを示すグラフである。
【発明を実施するための形態】
【００３６】
以下、本発明の発光装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の発光装置の実施の形態における構成部材のうち、本発明の発光装置を説明するための主要な構成部材を示している。従って、本発明の発光装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の発光装置を示す図１〜図４において、従来例を示す図５〜図９と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。
【００３７】
本発明の発光装置は、図１に示すように、電源部Ｖａ（ＶＤＤ：１４Ｖ）、接地部Ｖｃ（ＶＳＳ：０Ｖ）および駆動信号出力部（ＤＡＣ）と、接地部Ｖｃに接続された発光素子としての有機の発光ダイオード素子（ＯＬＥＤ）３３ａと、電源部Ｖａと発光ダイオード素子３３ａとを接続する接続線９０上に以下の順と順不同に直列接続された、ｐチャネルＴＦＴ４４ａおよびスイッチ素子としてのｎチャネルＴＦＴ８６と、駆動信号出力部（ＤＡＣ）とｐチャネルＴＦＴ４４ａのゲート電極とスイッチ素子８６に接続された駆動制御部１００と、を有しており、駆動制御部１００は、ｎチャネルＴＦＴ８６のオン、オフを制御しており、ｎチャネルＴＦＴ８６をオフ状態としたときに、ｐチャネルＴＦＴ４４ａをリセットする構成である。なお、図１の構成は、接続線９０上に電源部Ｖａの側から以下の順に直列接続された、ｐチャネルＴＦＴ４４ａおよびｎチャネルＴＦＴ８６を有する構成を示している。そして、上記の構成により以下の効果を奏する。駆動制御部１００は、ｎチャネルＴＦＴ８６をオフ状態としたときに、ｐチャネルＴＦＴ４４ａをリセットするので、駆動用のｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑えることができる。その結果、発光ダイオード素子３３ａの駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、駆動制御部１００によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、電源部Ｖａの電源電圧を直接制御する必要がないので、発光装置の駆動効率を高めて消費電力を小さくすることができる。
【００３８】
本発明において、ｐチャネルＴＦＴ４４ａをリセットするとは、ｐチャネルＴＦＴ４４ａのゲート電極に、ｐチャネルＴＦＴ４４ａがオフされ始める電圧（１２Ｖ〜１３Ｖ程度）よりも低電圧、例えば０Ｖのリセットパルスを出力し印加することを意味する。リセットパルスとしては、図１に示すようなボトム電圧（０Ｖ等）を有する逆台形波、逆矩形波、逆三角波等の波形を有するものが採用し得る。
【００３９】
電源部Ｖａ、接地部Ｖｃおよび駆動信号出力部（ＤＡＣ）は、図５に示すＩＣ，ＬＳＩ等の駆動素子３４の端子、またはその端子から引き出された引き出し線の端部に配置された電極パッドなどに相当する。従って、電源部Ｖａは、電源端子部Ｖａ、電源電極パッド部Ｖａ等と換言することもできる。接地部Ｖｃ、駆動信号出力部（ＤＡＣ）についても同様である。また、図１〜図４には、パルス幅変調部（Pulse  Width  Modulation：ＰＷＭ）、反転パルス幅変調部（ＸＰＷＭ）、選択部（Select：ＳＥＬ）、反転選択部（ＸＳＥＬ）、リセット部（Reset：ＲＳＴ）、反転リセット部（Reset：ＸＲＳＴ）が示されているが、これらについても電源部Ｖａと同様である。
【００４０】
発光ダイオード素子３３ａは、アノード電極３３ａａ、カソード電極３３ａｃを有しており、アノード電極３３ａａは電源部Ｖａの側に接続され、カソード電極３３ａｃは接地部Ｖｃの側に接続される。また、スイッチ素子はｎチャネルＴＦＴ８６であるが、これに限らずｐチャネルＴＦＴ等のスイッチ機能を有するものであればよい。
【００４１】
本発明の発光装置は、図１に示すように、接続線９０上に以下の順に直列接続された、ｐチャネルＴＦＴ４４ａおよびｎチャネルＴＦＴ８６を有していることが好ましい。この場合、発光ダイオード素子３３ａの直前にｎチャネルＴＦＴ８６が配置されており、ｎチャネルＴＦＴ８６のオン、オフを制御するだけで発光ダイオード素子３３ａのオン、オフを制御できる。その結果、回路構成が簡易化され、発光装置の駆動効率をより高めて消費電力をより小さくすることができる。
【００４２】
また本発明の発光装置は、図１（ｂ）に示すように、駆動制御部１００は、駆動信号出力部から出力しｐチャネルＴＦＴ４４ａのゲート電極に入力する駆動信号の入力、非入力を制御しており、駆動信号の非入力のときにｐチャネルＴＦＴ４４ａをリセットすることが好ましい。この場合、ｐチャネルＴＦＴ４４ａのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力期間においてリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果が向上する。
【００４３】
また本発明の発光装置は、図１（ｂ）に示すように、駆動制御部１００は、ｐチャネルＴＦＴ４４ａをリセットするリセット動作を複数回行うことが好ましい。この場合、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果がより向上する。なお、図１（ｂ）のタイミングチャートにおける１回目のリセットは、黒表示電圧（非駆動信号）のサンプリング動作、すなわち選択部（ＳＥＬ）から選択パルスが出力されるとともに反転選択部（ＸＳＥＬ）から反転選択パルスが出力される動作、と同期しており、２回目のリセットは、白表示電圧（駆動信号）のサンプリング動作と同期している。このようなサンプリング動作と同期してリセット動作を行う回路は、回路構成が簡易化されるので低消費電力化に有利である。２回目のリセットは、白表示電圧（駆動信号）のサンプリング動作と同期しているので、駆動信号の入力期間の開始直前に行われており、このように駆動信号の入力期間の開始直前にリセットすることが好ましい。この場合、発光ダイオード素子３３ａの駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることをより効果的に抑えることができる。なお、リセット動作をサンプリング動作と同期させることは必ずしも必要ではない。
【００４４】
駆動制御部１００は、駆動信号出力部（ＤＡＣ）の側から以下の順で接続された、ＣＭＯＳトランスファゲート素子から成る４端子型スイッチ素子８２、容量素子８３、ＣＭＯＳトランスファゲート素子から成る４端子型スイッチ素子８４、ｎチャネルＴＦＴ８５を有している構成である。
【００４５】
４端子型スイッチ素子８２は、ｐチャネルＴＦＴとｎチャネルＴＦＴから成り、それらのソース電極同士、ドレイン電極同士がそれぞれ共通接続されており、ｐチャネルＴＦＴのゲート電極が反転選択部（ＸＳＥＬ）に接続され、ｎチャネルＴＦＴのゲート電極が選択部（ＳＥＬ）に接続されている。ｎチャネルＴＦＴのゲート電極に選択パルスが入力されるとともにｐチャネルＴＦＴのゲート電極に反転選択パルスが入力されたときに、４端子型スイッチ素子８２はオン状態となる。
【００４６】
容量素子は、一方の電極が、４端子型スイッチ素子８２と４端子型スイッチ素子８４との間の接続線上におけるノードｎ１に接続され、他方の電極が、ｐチャネルＴＦＴ８１とｐチャネルＴＦＴ４４ａとの間の接続線９０上におけるノードｎ３に接続されている。容量素子は、黒表示電圧（非駆動信号）が４端子型スイッチ素子８２を通過してきた場合、ノードｎ１の電圧ＶＧｆを黒表示電圧に保持し、白表示電圧（駆動信号）が４端子型スイッチ素子８２を通過してきた場合、ノードｎ１の電圧ＶＧｆを白表示電圧に保持する。なお、ゲート電極がパルス幅変調部（ＰＷＭ）に接続されたｐチャネルＴＦＴ８１は常時オン状態とされているが、ｐチャネルＴＦＴ８１から次段以降をオフしたい場合、ｐチャネルＴＦＴ８１をオフ状態とするようにパルス幅変調部（ＰＷＭ）からオフ信号を出力することもできる。
【００４７】
４端子型スイッチ素子８４は、ｐチャネルＴＦＴとｎチャネルＴＦＴから成り、それらのソース電極同士、ドレイン電極同士がそれぞれ共通接続されており、ｐチャネルＴＦＴのゲート電極が選択部（ＳＥＬ）に接続され、ｎチャネルＴＦＴのゲート電極が反転選択部（ＸＳＥＬ）に接続されている。ｎチャネルＴＦＴのゲート電極に反転選択パルスが入力されるとともにｐチャネルＴＦＴのゲート電極に選択パルスが入力されたときに、４端子型スイッチ素子８４はオン状態となる。すなわち、４端子型スイッチ素子８４は４端子型スイッチ素子８２と動作が逆である。従って、４端子型スイッチ素子８２がオフするとともに４端子型スイッチ素子８４がオンしたときに、ノードｎ１の電圧ＶＧｆがノードｎ２の電圧ＶＧ（ｐチャネルＴＦＴ４４ａのゲート電圧Ｖｇに等しい）に移行するように動作する。
【００４８】
ｎチャネルＴＦＴ８５は、ゲート電極が選択部（ＳＥＬ）に接続され、ソース電極がノードｎ２に接続され、ドレイン電極が接地部に接続されている。ｎチャネルＴＦＴ８５は、駆動信号の非入力期間において、ゲート電極に選択パルスが入力されたときにオンし、ノードｎ２の電圧ＶＧをリセット電圧（０Ｖ）に引き下げる。これにより、ｐチャネルＴＦＴ４４ａのゲート電極にリセットパルスが入力される。このような、ｐチャネルＴＦＴ４４ａのゲート電極にリセットパルスを入力するリセット動作は、駆動信号の入力期間において実施してもかまわない。なお、駆動制御部１００は、図２の構成における第２の駆動制御部１２２、図３の構成における第２の駆動制御部１３２、図４の構成における第２の駆動制御部１４２と共通する構成を有しているので、以下図２〜図４の構成の説明においてそれらの詳細な説明は省く。
【００４９】
本発明の発光装置は、図２に示すように、電源部Ｖａと接地部Ｖｃとを接続する第１の接続線９１上に電源部Ｖａの側から以下の順に直列接続された、スイッチ素子としてのｐチャネルＴＦＴ８１、ｐチャネルＴＦＴ４４ａおよび発光ダイオード素子３３ａと、ｐチャネルＴＦＴ８１および駆動信号出力部（ＤＡＣ）に接続された第１の駆動制御部１２１と、駆動信号出力部とｐチャネルＴＦＴ４４ａのゲート電極とを接続する第２の接続線９２上に接続された第２の駆動制御部１２２と、を有しており、第１の駆動制御部１２１は、ｐチャネルＴＦＴ８１のオン、オフを制御しており、ｐチャネルＴＦＴ８１をオフ状態とすることによって発光ダイオード素子３３ａのオフ期間（発光ダイオード素子３３ａに電流Ｉｄが流れない期間）を設定し、第２の駆動制御部１２２は、オフ期間において、ｐチャネルＴＦＴ４４ａをリセットする構成である。この構成により、以下の効果を奏する。第２の駆動制御部１２２は、オフ期間において、ｐチャネルＴＦＴ４４ａをリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑えることができる。その結果、発光ダイオード素子３３ａの駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、第２の駆動制御部１２２によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、第１の駆動制御部１２１は、ｐチャネルＴＦＴ８１のオン、オフを制御しており、ｐチャネルＴＦＴ８１をオフ状態とすることによって発光ダイオード素子３３ａのオフ期間を設定するので、電源部Ｖａの電源電圧を直接制御する必要がなく、その結果、発光装置の駆動効率を高めて消費電力を小さくすることができる。
【００５０】
図２（ｂ）に示すように、第１の駆動制御部１２１は、駆動信号出力部から出力しｐチャネルＴＦＴ４４ａのゲート電極に入力する駆動信号の入力、非入力を制御しており、駆動信号の非入力のときにｐチャネルＴＦＴ８１をオフ状態とする第１のオフ期間と、駆動信号の入力のときにｐチャネルＴＦＴ８１をオフ状態とする第２のオフ期間と、を設定し、第２の駆動制御部１２２は、第１のオフ期間および第２のオフ期間のそれぞれにおいて、ｐチャネルＴＦＴ４４ａをリセットすることが好ましい。この場合、ある程度の電圧値（データ値）を有することが多い駆動信号の入力期間においてもリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果が向上する。
【００５１】
第１のオフ期間におけるリセット期間と第２のオフ期間におけるリセット期間とを比較したとき、第１のオフ期間におけるリセット期間が第２のオフ期間におけるリセット期間よりも長いことがより好ましい。この場合、ｐチャネルＴＦＴ４４ａのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力期間にある第１のオフ期間におけるリセット期間が長くなるので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果がより向上する。
【００５２】
第１の駆動制御部１２１は、それに入力される、駆動信号（ＤＡＣ信号）、パルス幅変調信号（ＰＷＭ信号）および反転パルス幅変調信号（ＸＰＷＭ信号）のタイミングを制御し、出力する。パルス幅変調信号（ＰＷＭ信号）は、ｐチャネルＴＦＴ８１のオン、オフの制御および第２の駆動制御部１２２の制御に供され、反転パルス幅変調信号（ＸＰＷＭ信号）は第２の駆動制御部１２２の制御に供される。すなわち、パルス幅変調信号（ＰＷＭ信号）は、第２の駆動制御部１２２における４端子型スイッチ素子８４のｐチャネルＴＦＴのゲート電極に入力されるとともにｎチャネルＴＦＴ８５のゲート電極に入力され、反転パルス幅変調信号（ＸＰＷＭ信号）は、第２の駆動制御部１２２における４端子型スイッチ素子８４のｎチャネルＴＦＴのゲート電極に入力される。
【００５３】
また第１の駆動制御部１２１は、図５に示す駆動素子３４に含まれる回路部、駆動素子３４に含まれるＲＡＭ，ＲＯＭ等のプログラマブル領域、あるいは駆動素子３４と異なるＩＣ，ＬＳＩ等の他の駆動素子であってもよい。さらには基板上にＣＶＤ法等の薄膜形成法によって形成された、低温ポリシリコン（Low-Temperature  Poly  Silicon：ＬＴＰＳ）から構成された薄膜回路であってもよい。第１の駆動制御部１２１は、図３の構成における第１の駆動制御部１３１、図４の構成における第１の駆動制御部１４１と同様のものである。
【００５４】
図３に示す構成は、図２の構成において、第１のオフ期間におけるリセット期間を第１のオフ期間内で自在に調整できるとともに、第２のオフ期間におけるリセット期間を第２のオフ期間内で自在に調整できるようにした構成である。その目的のために、リセット部（ＲＳＴ）、反転リセット部（ＸＲＳＴ）を付加し、リセット信号（ＲＳＴ信号）は、第２の駆動制御部１２２における４端子型スイッチ素子８４のｐチャネルＴＦＴのゲート電極に入力されるとともにｎチャネルＴＦＴ８５のゲート電極に入力され、反転リセット信号（ＸＲＳＴ信号）は、第２の駆動制御部１２２における４端子型スイッチ素子８４のｎチャネルＴＦＴのゲート電極に入力される。従って、第１の駆動制御部１２１は、それに入力される、駆動信号（ＤＡＣ信号）、パルス幅変調信号（ＰＷＭ信号）、リセット部（ＲＳＴ）および反転リセット部（ＸＲＳＴ）のタイミングを制御し、出力する。
【００５５】
図３の構成においても、第１のオフ期間におけるリセット期間と第２のオフ期間におけるリセット期間とを比較したとき、第１のオフ期間におけるリセット期間が第２のオフ期間におけるリセット期間よりも長いことがより好ましい。この場合、ｐチャネルＴＦＴ４４ａのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力期間にある第１のオフ期間におけるリセット期間が長くなるので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果がより向上する。
【００５６】
本発明の発光装置は、図４に示すように、電源部Ｖａと接地部Ｖｃを接続する第１の接続線９３上に電源部Ｖａの側から以下の順に直列接続された、ｐチャネルＴＦＴ４４ａ、スイッチ素子としてのｐチャネルＴＦＴ９１および発光ダイオード素子３３ａと、ｐチャネルＴＦＴ４４ａとｐチャネルＴＦＴ９１との間の第１の接続線９３から分岐し接地部Ｖｃに接続される第２の接続線９４上に、ｐチャネルＴＦＴ９１と並列に接続されたバイパス回路としてのｎチャネルＴＦＴ８７と、ｐチャネルＴＦＴ９１、ｎチャネルＴＦＴ８７および駆動信号出力部に接続された第１の駆動制御部１４１と、駆動信号出力部とｐチャネルＴＦＴ４４ａのゲート電極とを接続する第３の接続線９５上に接続された第２の駆動制御部１４２と、を有しており、第１の駆動制御部１４１は、ｐチャネルＴＦＴ９１のオン、オフおよびｎチャネルＴＦＴ８７の導通、非導通を制御しており、ｐチャネルＴＦＴ９１をオフ状態とすることによって発光ダイオード素子３３ａのオフ期間を設定するとともに、ｎチャネルＴＦＴ８７を導通状態とし、第２の駆動制御部１４２は、オフ期間において、ｐチャネルＴＦＴ４４ａをリセットするとともに、ｐチャネルＴＦＴ４４ａおよびｎチャネルＴＦＴ８７に電流（Ｉｄｒｖ，Ｉｂｐ）を流す構成である。このとき、ｐチャネルＴＦＴ４４ａに電流Ｉｄｒｖが流れ、ｎチャネルＴＦＴ８７に電流Ｉｂｐが流れ、それらの電流値は等しい。
【００５７】
上記の構成により以下の効果を奏する。第２の駆動制御部１４２は、オフ期間において、ｐチャネルＴＦＴ４４ａをリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑えることができる。その結果、発光ダイオード素子３３ａの駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えることができる。また、第２の駆動制御部１４２は、オフ期間において、ｐチャネルＴＦＴ４４ａに電流を流すので、上記オーバーシュートによる過電流がｐチャネルＴＦＴ４４ａに流れることをより効果的に抑えることができる。また、第２の駆動制御部１４２によってリセットに用いるリセットパルスの時間幅、電圧を制御できるので、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できる。また、第１の駆動制御部１４１は、ｐチャネルＴＦＴ９１のオン、オフを制御しており、ｐチャネルＴＦＴ９１をオフ状態とすることによって発光ダイオード素子３３ａのオフ期間を設定するので、電源部Ｖａの電源電圧を直接制御する必要がなく、その結果、発光装置の駆動効率を高めて消費電力を小さくすることができる。
【００５８】
本発明の発光装置は、第１の駆動制御部１４１は、駆動信号出力部から出力しｐチャネルＴＦＴ４４ａのゲート電極に入力する駆動信号の入力、非入力を制御しており、駆動信号の非入力のときにｐチャネルＴＦＴ９１をオフ状態とする第１のオフ期間と、駆動信号の入力のときにｐチャネルＴＦＴ９１をオフ状態とする第２のオフ期間と、を設定するとともに、第１のオフ期間および第２のオフ期間のそれぞれにおいて、ｎチャネルＴＦＴ８７を導通状態とし、第２の駆動制御部１４２は、第１のオフ期間および第２のオフ期間のそれぞれにおいて、ｐチャネルＴＦＴ４４ａをリセットするとともに、ｐチャネルＴＦＴ４４ａおよびｎチャネルＴＦＴ８７に電流を流すことが好ましい。この場合、ある程度の電圧値（データ値）を有することが多い駆動信号の入力期間においてもリセットするので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果が向上する。また、第２の駆動制御部１４２は、第２のオフ期間においても、ｐチャネルＴＦＴ４４ａに電流を流すので、リセット動作の直後に上記オーバーシュートによる過電流がｐチャネルＴＦＴ４４ａに流れることをより効果的に抑えることができる。
【００５９】
図４の構成においても、第１のオフ期間におけるリセット期間と第２のオフ期間におけるリセット期間とを比較したとき、第１のオフ期間におけるリセット期間が第２のオフ期間におけるリセット期間よりも長いことがより好ましい。この場合、ｐチャネルＴＦＴ４４ａのゲート電極に高電圧のオフ電圧が印加されている駆動信号の非入力期間にある第１のオフ期間におけるリセット期間が長くなるので、ｐチャネルＴＦＴ４４ａの閾値電圧の経時的な変化を抑える効果がより向上する。
【００６０】
図４の構成において、第１の駆動制御部１４１は、それに入力される、駆動信号（ＤＡＣ信号）、パルス幅変調信号（ＰＷＭ信号）および反転パルス幅変調信号（ＸＰＷＭ信号）のタイミングを制御し、出力する。パルス幅変調信号（ＰＷＭ信号）は、第２の駆動制御部１４２における４端子型スイッチ素子８４のｐチャネルＴＦＴのゲート電極に入力されるとともにｎチャネルＴＦＴ８５のゲート電極に入力され、反転パルス幅変調信号（ＸＰＷＭ信号）は、第２の駆動制御部１４２における４端子型スイッチ素子８４のｎチャネルＴＦＴのゲート電極に入力される。
【００６１】
バイパス回路は、ｎチャネルＴＦＴ８７であるが、これに限らずｐチャネルＴＦＴ等であってもよく、パルス幅変調信号（ＰＷＭ信号）によって導通状態を制御できるものであればよい。
【００６２】
本発明の発光装置は、例えばその発光ダイオード素子３３ａの発光部が有機発光層を有するものであるが、発光部は、第１の電極層、有機発光層、第２の電極層が積層されて構成される。陽極である第１の電極層に用いられる透明電極は、インジウム錫酸化物（ＩＴＯ）、インイジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、リン，ボロンを含むシリコン（Ｓｉ）等の導電性材料であって透光性を有する材料から成る。陰極である第２の電極層は、Ａｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る。
【００６３】
有機発光層は、バックライトが不要な自発光型の有機電界発光性を有するものである。例えば有機発光層は数１００ｎｍ程度の厚みを有する積層構造体であり、陰極側から電子輸送層、発光層、正孔輸送層、正孔注入層、陽極を積層したものである。電極層間の各層の厚みは数ｎｍ〜数１００ｎｍ程度である。電極層を含む厚みは１μｍ程度である。有機発光層の発光層の発光材料としては、低分子蛍光色素材料、蛍光性の高分子材料、金属錯体材料等が採用し得る。
【００６４】
発光層に正孔を注入しやすくするためには発光層のイオン化エネルギーが６．０ｅＶ以下であることがよく、発光層に電子を注入しやすくするためには発光層の電子親和力が２．５ｅＶ以上であることがよい。発光層の発光材料としては、トリス（8-キノリノラト）アルミニウム錯体（Ａｌｑ）、ビス（ベンゾキノリノラト）ベリリウム錯体（ＢｅＢｑ）、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体（Ｅｕ（ＤＢＭ）3（Ｐｈｅｎ））、ジトルイルビニルビフェニル（ＤＴＶＢｉ）などがある。高分子材料としては、蛍光性のポリ（p−フェニレンビニレン）、ポリアルキルチオフェン等のπ共役高分子があり、これらの高分子材料は置換基の導入によってキャリア輸送性を制御することができる。電子輸送層の材料としては、アントラキノジメタン誘導体、ジフェニルキノン誘導体、オキサジアゾール誘導体、ペリレンテトラカルボン酸誘導体等が採用し得る。正孔輸送層の材料としては、1,1-ビス（4-ジ-p-アミノフェニル）シクロヘキサン、トリフェニルアミン誘導体、カルバゾール誘導体等が採用し得る。正孔輸送層に正孔を注入する正孔注入層の材料としては、銅フタロシアニン、無金属フタロシアニン、芳香族ジアミン等が採用し得る。
【００６５】
第１の電極層、有機発光層、第２の電極層は、蒸着法、スパッタリング法等の薄膜形成法等によって形成され得る。例えば、第１の電極層はスパッタリング法等によって形成でき、有機発光層は真空蒸着法、インクジェット法、スピンコート法、印刷法等によって形成でき、第２の電極層は電子ビーム（Electron  Beam：ＥＢ）蒸着法、スパッタリング法等によって形成できる。
【００６６】
発光ダイオード素子３３ａを駆動制御等する各ＴＦＴは、基板側から、ゲート電極、ゲート絶縁膜、チャネル部としてのポリシリコン膜及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域から成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ2）等から成る絶縁膜、ソース電極及びドレイン電極が、順次積層された構成を有している。ＴＦＴを構成する半導体は低温ポリシリコン（Low-Temperature  Poly  Silicon：ＬＴＰＳ）、アモルファスシリコン、インジウムガリウム亜鉛酸化物（Indium  Gallium  Zinc  Oxide：ＩＧＺＯ）等の酸化物半導体などから成っていてもよい。またＴＦＴは、ゲート電極がチャネル部の下方にあるボトムゲート型のＴＦＴであるか、またはゲート電極がチャネル部の上方にあるトップゲート型のＴＦＴであってもよく、さらにゲート電極がチャネル部の下方及び上方の双方にあるダブルゲート型のＴＦＴであってもよい。トップゲート型のＴＦＴ、ダブルゲート型のＴＦＴは、一般に遮光性を有する金属等から成るゲート電極がチャネル部の上方にあるので、チャネル部に光が入り込むことをより抑えることができ好適である。
【００６７】
なお、本発明の発光装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良が施されていてもよい。
【産業上の利用可能性】
【００６８】
本発明の発光装置は、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）、光通信装置等に好適に用いられる。本発明の発光装置は、例えばＯＬＥＤＰＨとして構成する場合、長板状の基板の長手方向に複数の発光ダイオード素子を列状に並ぶように形成する。また、基板上に複数の発光ダイオード素子を２次元的（平面的）に並ぶように配置することによって有機ＥＬ表示装置として構成し得る。さらに本発明の発光装置を用いた有機ＥＬ表示装置は、各種の電子機器に適用できる。その電子機器としては、照明装置、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療用表示装置、ヘッドマウントディスプレイ（ＨＭＤ）、デジタル表示式腕時計、スマートウォッチなどがある。
【符号の説明】
【００６９】
３３ａ  発光ダイオード素子
４４ａ  ｐチャネルＴＦＴ
８６  ｎチャネルＴＦＴ
１００  駆動制御部
１２１，１３１，１４１  第１の駆動制御部
１２２，１３２，１４２  第２の駆動制御部
ＤＡＣ  駆動信号出力部
ＰＷＭ  パルス幅変調部
Ｖａ  電源部
Ｖｃ  接地部
【図１】
2019025797.tif 000003
【図２】
2019025797.tif 000004
【図３】
2019025797.tif 000005
【図４】
2019025797.tif 000006
【図５】
2019025797.tif 000007
【図６】
2019025797.tif 000008
【図７】
2019025797.tif 000009
【図８】
2019025797.tif 000010
【図９】
2019025797.tif 000011