(57)【要約】【課題】内部電極及び誘電体層の厚さが薄い積層型キャパシタを提供する。【解決手段】本発明の一側面による積層型キャパシタは、誘電体層と交互に配置される内部電極を含む本体と、上記本体に配置され、上記内部電極と連結される外部電極と、を含み、上記内部電極は、第１内部電極及び上記第１内部電極より薄い第２内部電極を含み、上記第１内部電極に含まれたセラミックの面積分率は、上記第２内部電極に含まれたセラミックの面積分率より高い。【選択図】図３
2019176120.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と交互に配置される内部電極を含む本体と、
前記本体に配置され、前記内部電極と連結される外部電極と、を含み、
前記内部電極は、第１内部電極及び前記第１内部電極より薄い第２内部電極を含み、
前記第１内部電極に含まれたセラミックの面積分率は、前記第２内部電極に含まれたセラミックの面積分率より高い、積層型キャパシタ。
【請求項２】
前記第１内部電極に含まれたセラミックの面積分率は１〜５面積％であり、前記第２内部電極に含まれたセラミックの面積分率は０．５面積％以下である、請求項１に記載の積層型キャパシタ。
【請求項３】
前記第１内部電極の厚さをｔ１、前記第２内部電極の厚さをｔ２と定義するとき、１．０５≦ｔ１／ｔ２≦１．６を満たす、請求項１または２に記載の積層型キャパシタ。
【請求項４】
前記第１内部電極の厚さは０．２〜１．０μｍであり、前記第２内部電極の厚さは０．１４〜０．９５μｍである、請求項１から３のいずれか１項に記載の積層型キャパシタ。
【請求項５】
前記誘電体層の厚さは０．１４〜０．９５μｍである、請求項１から４のいずれか１項に記載の積層型キャパシタ。
【請求項６】
前記第１内部電極は、前記第２内部電極を形成する導電性ペーストより焼結温度が低い導電性ペーストを用いて形成される、請求項１から５のいずれか１項に記載の積層型キャパシタ。
【請求項７】
前記第１及び第２内部電極は、導電性金属粉末及びセラミック粉末を含む導電性ペーストによって形成され、
前記第１内部電極を形成するための導電性ペーストに含まれる導電性金属粉末の平均粒径は、前記第２内部電極を形成するための導電性ペーストに含まれる導電性金属粉末の平均粒径より小さい、請求項１から６のいずれか１項に記載の積層型キャパシタ。
【請求項８】
前記第１内部電極は、導電性金属粉末及びセラミック共材を含む導電性ペーストによって形成され、前記導電性金属粉末の平均粒径は１００ｎｍ以下である、請求項１から７のいずれか１項に記載の積層型キャパシタ。
【請求項９】
前記第１内部電極はＣｕ、Ｓｉ、及びＡｌの中から選択された１種以上と合金化したＮｉ合金を含む、請求項１から８のいずれか１項に記載の積層型キャパシタ。
【請求項１０】
前記第２内部電極はＷ、Ｃｒ、及びＣｏの中から選択された１種以上と合金化したＮｉ合金を含む、請求項１から９のいずれか１項に記載の積層型キャパシタ。
【請求項１１】
前記第２内部電極は、導電性金属粉末及びセラミック粉末を含む導電性ペーストによって形成され、前記導電性金属粉末はＳまたはＣでコーティングされたものである、請求項１から１０のいずれか１項に記載の積層型キャパシタ。
【請求項１２】
前記第２内部電極は、Ｎｉ結晶粒、前記Ｎｉ結晶粒の内部に分布されたセラミック、前記Ｎｉ結晶粒を取り囲む第１コーティング層、及び前記セラミックを取り囲む第２コーティング層を含む、請求項１から１１のいずれか１項に記載の積層型キャパシタ。
【請求項１３】
前記第１及び第２コーティング層は、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ、及びＴｅの中から選択された１種以上を含む、請求項１２に記載の積層型キャパシタ。
【請求項１４】
前記第１内部電極の個数は２個以上であり、
前記第２内部電極は、前記２個以上の第１内部電極の間に配置される、請求項１から１３のいずれか１項に記載の積層型キャパシタ。
【請求項１５】
前記第１及び第２内部電極は、前記誘電体層を挟んで交互に配置され、前記本体の両端面を介して交互に露出する、請求項１から１４のいずれか１項に記載の積層型キャパシタ。
【請求項１６】
誘電体層と交互に配置される内部電極を含む本体と、
前記本体に配置され、前記内部電極と連結される外部電極と、を含み、
前記内部電極は、第１内部電極及び前記第１内部電極より薄い第２内部電極を含み、
前記第２内部電極は、Ｎｉ結晶粒、前記Ｎｉ結晶粒の内部に分布されたセラミック、前記Ｎｉ結晶粒を取り囲む第１コーティング層、及び前記セラミックを取り囲む第２コーティング層を含む、積層型キャパシタ。
【請求項１７】
前記第１及び第２コーティング層は、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ、及びＴｅの中から選択された１種以上を含む、請求項１６に記載の積層型キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型キャパシタに関する。
【背景技術】
【０００２】
積層型キャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン、及び携帯電話などの様々な電子製品の印刷回路基板に装着され、電気を充電または放電させる役割を果たすチップ形態のコンデンサである。
【０００３】
かかる積層型キャパシタは、小型でありながら高容量が保証され、実装が容易であるという利点により、様々な電子機器の部品として使用されることができる。最近、電子機器の部品が小型化するにつれて、積層型キャパシタの小型化及び高容量化への要求が増加している。
【０００４】
積層型キャパシタの小型化及び高容量化のためには、内部電極及び誘電体層の厚さを薄く形成できる技術が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的の一つは、内部電極及び誘電体層の厚さが薄い積層型キャパシタを提供することである。
【課題を解決するための手段】
【０００６】
本発明の一側面による積層型キャパシタは、誘電体層と交互に配置される内部電極を含む本体と、上記本体に配置され、上記内部電極と連結される外部電極と、を含み、上記内部電極は、第１内部電極及び上記第１内部電極より薄い第２内部電極を含み、上記第１内部電極に含まれたセラミックの面積分率は、上記第２内部電極に含まれたセラミックの面積分率より高い。
【０００７】
一実施形態において、上記第１内部電極に含まれたセラミックの面積分率は１〜５面積％であり、上記第２内部電極に含まれたセラミックの面積分率は０．５面積％以下であることができる。
【０００８】
一実施形態において、上記第１内部電極の厚さをｔ１、上記第２内部電極の厚さをｔ２と定義するとき、１．０５≦ｔ１／ｔ２≦１．６を満たすことができる。
【０００９】
一実施形態において、上記第１内部電極の厚さは０．２〜１．０μｍであり、上記第２内部電極の厚さは０．１４〜０．９５μｍであることができる。
【００１０】
一実施形態において、上記誘電体層の厚さは０．１４〜０．９５μｍであることができる。
【００１１】
一実施形態において、上記第１内部電極は、上記第２内部電極を形成する導電性ペーストより焼結温度が低い導電性ペーストを用いて形成されることができる。
【００１２】
一実施形態において、上記第１及び第２内部電極は、導電性金属粉末及びセラミック粉末を含む導電性ペーストによって形成され、上記第１内部電極を形成するための導電性ペーストに含まれる導電性金属粉末の平均粒径は、上記第２内部電極を形成するための導電性ペーストに含まれる導電性金属粉末の平均粒径より小さくてもよい。
【００１３】
一実施形態において、上記第１内部電極は、導電性金属粉末及びセラミック共材を含む導電性ペーストによって形成され、上記導電性金属粉末の平均粒径は１００ｎｍ以下であることができる。
【００１４】
一実施形態において、上記第１内部電極はＣｕ、Ｓｉ、及びＡｌの中から選択された１種以上と合金化したＮｉ合金を含むことができる。
【００１５】
一実施形態において、上記第２内部電極はＷ、Ｃｒ、及びＣｏの中から選択された１種以上と合金化したＮｉ合金を含むことができる。
【００１６】
一実施形態において、上記第２内部電極は、導電性金属粉末及びセラミック粉末を含む導電性ペーストによって形成され、上記導電性金属粉末はＳまたはＣでコーティングされたものであることができる。
【００１７】
一実施形態において、上記第２内部電極は、Ｎｉ結晶粒、上記Ｎｉ結晶粒の内部に分布されたセラミック、上記Ｎｉ結晶粒を取り囲む第１コーティング層、及び上記セラミックを取り囲む第２コーティング層を含むことができる。
【００１８】
一実施形態において、上記第１及び第２コーティング層は、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ、及びＴｅの中から選択された１種以上を含むことができる。
【００１９】
一実施形態において、上記第１内部電極の個数は２個以上であり、上記第２内部電極は、上記２個以上の第１内部電極の間に配置されることができる。
【００２０】
一実施形態において、上記第１及び第２内部電極は、上記誘電体層を挟んで交互に配置され、上記本体の両端面を介して交互に露出することができる。
【００２１】
本発明の他の一側面による積層型キャパシタは、誘電体層と交互に配置される内部電極を含む本体と、上記本体に配置され、上記内部電極と連結される外部電極と、を含み、上記内部電極は、第１内部電極及び上記第１内部電極より薄い第２内部電極を含み、上記第２内部電極は、Ｎｉ結晶粒、上記Ｎｉ結晶粒の内部に分布されたセラミック、上記Ｎｉ結晶粒を取り囲む第１コーティング層、及び上記セラミックを取り囲む第２コーティング層を含む。
【００２２】
一実施形態において、上記第１及び第２コーティング層は、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ、及びＴｅの中から選択された１種以上を含むことができる。
【発明の効果】
【００２３】
本発明によると、焼成時の収縮挙動を制御することにより、内部電極及び誘電体層の厚さが薄い積層型キャパシタを提供することができる。これにより、積層型キャパシタの小型化及び高容量化を達成することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一側面による積層型キャパシタを概略的に示した斜視図である。
【図２】図１のＩ−Ｉ'線に沿った断面を示した図である。
【図３】図２のＡ部分を拡大して示した図である。
【図４】比較例である従来の一般的な積層型キャパシタの焼成過程を順に示した図である。
【図５】発明例である本発明の一実施形態による積層型キャパシタの焼成過程を順に示した図である。
【図６】本発明の他の一側面による積層型キャパシタのＩ−Ｉ'線に沿った断面を示した図である。
【図７】図６のＢ部分を拡大して示した図である。
【発明を実施するための形態】
【００２５】
以下、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上に同一符号で表示される要素は同一要素である。
【００２６】
そして、本発明を明確に説明するために、図面において説明と関係ない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一の構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。
【００２７】
図面において、Ｘ方向は第１方向または長さ方向、Ｙ方向は第２方向または幅方向、Ｚ方向は第３方向または厚さ方向に定義することができる。
【００２８】
積層型キャパシタ
図１は本発明の一側面による積層型キャパシタを概略的に示した斜視図である。図２は図１のＩ−Ｉ'線に沿った断面を示した図である。図３は図２のＡ部分を拡大して示した図である。
【００２９】
図１〜３を参照すると、本発明の一側面による積層型キャパシタ１００は、誘電体層１１１と交互に配置される内部電極１２１、１２２を含む本体１１０と、本体１１０に配置され、内部電極１２１、１２２と連結される外部電極１３１、１３２と、を含み、上記内部電極は第１及び第２内部電極１２１、１２２を含み、上記第１内部電極１２１に含まれたセラミックの面積分率は、上記第２内部電極１２２に含まれたセラミックの面積分率より高い。
【００３０】
本体１１０には、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。
【００３１】
本体１１０の具体的な形状には特に制限がないが、図示のように、本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程における本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。
【００３２】
本体１１０は、厚さ方向（Ｚ方向）に互いに対向する第１及び第２面１、２と、上記第１及び第２面１、２と連結され、長さ方向（Ｘ方向）に互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、幅方向（Ｙ方向）に互いに対向する第５及び第６面５、６と、を有することができる。
【００３３】
本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。
【００３４】
誘電体層１１１を形成する原料は、十分な静電容量が得られる限り、特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができる。誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて、様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【００３５】
本体１１０の上部及び下部はそれぞれ、内部電極が形成されない誘電体層を積層して形成されるカバー層１１２、１１３を含むことができる。カバー層１１２、１１３は、外部衝撃に対してキャパシタの信頼性を維持する役割を果たすことができる。
【００３６】
内部電極１２１、１２２は第１及び第２内部電極を含み、上記第１内部電極１２１に含まれたセラミック１２１ａの面積分率は、上記第２内部電極１２２に含まれたセラミック１２２ａの面積分率より高い。これは、第２内部電極１２２及び誘電体層１１１の厚さを薄く形成するための構成であって、下記に詳細に説明する。
【００３７】
誘電体層１１１及び内部電極１２１、１２２を薄層化するための従来の一般的な方法としては、セラミックシートを薄くキャストし、内部電極を形成するための導電性ペーストを薄く印刷して焼成する方法がある。しかし、このような方法では、焼成時に全方向において収縮が起こるため、電極の切れが発生する恐れがあり、薄いセラミックシートの欠陥によりショート不良率が増加する恐れがあった。
【００３８】
これに対し、本発明では、単に導電性ペーストを薄く印刷し、セラミックシートを薄くするのではなく、焼成時の収縮挙動を制御することにより、誘電体層及び内部電極の薄層化を達成することができる。
【００３９】
焼成時には一般的にＸ方向、Ｙ方向、Ｚ方向のすべてにおいて１５〜２５％の収縮が起こるが、本発明では、拘束焼結（ｃｏｎｓｔｒａｉｎｅｄ  ｓｉｎｔｅｒｉｎｇ）技術を応用して、殆どの収縮がＺ方向（厚さ方向）において起こるようにすることで、誘電体層及び内部電極の薄層化を達成することができる。拘束焼結（ｃｏｎｓｔｒａｉｎｅｄ  ｓｉｎｔｅｒｉｎｇ）とは、焼成時に焼結対象物の上下に収縮しない板を突き合わせて焼結を行うことで、焼結対象物の収縮が殆ど上下方向において起こるようにすることを意味する。
【００４０】
本発明では、第１内部電極１２１を形成するための導電性ペーストの焼結温度と第２内部電極１２２を形成するための焼結温度が異なるように制御する。したがって、第１内部電極１２１は低温で焼結されて物理的に硬くなり、第１内部電極１２１が焼結される温度より高い温度で焼結される第２内部電極１２２及び誘電体層１１１が焼結収縮するとき、厚さ方向に第２内部電極１２２及び誘電体層１１１の収縮が加速されるように誘導することができる。これにより、第２内部電極１２２及び誘電体層１１１を薄く形成することができる。
【００４１】
焼結温度は、内部電極内にトラップされるセラミックの面積％に影響を与える。例えば、導電性ペーストの焼結温度が低い場合、導電性ペーストに共材として含まれるセラミックが内部電極の外部に排出される前に焼成が完了し、内部電極内にトラップされたセラミックの面積分率が高くなり、導電性ペーストの焼結温度が高い場合、導電性ペーストに共材として含まれるセラミックが殆ど内部電極の外部に排出されるため、内部電極内にトラップされたセラミックの面積分率が低くなる。
【００４２】
このとき、第１内部電極１２１に含まれたセラミック１２１ａの面積分率は１〜５面積％であり、上記第２内部電極１２２に含まれたセラミック１２２ａの面積分率は０．５面積％以下であることができる。
【００４３】
第１及び第２内部電極１２１、１２２に含まれたセラミックの面積分率は、本体１１０の長さ−厚さ（Ｘ−Ｚ）方向の断面を観察して測定されたものであることができる。例えば、第１及び第２内部電極１２１、１２２に含まれたセラミックの面積分率は、本体１１０の幅Ｙ方向の中央における長さ−厚さ（Ｘ−Ｚ）方向の断面において、第１内部電極の全体面積のうちセラミックが占める面積と、第２内部電極の全体面積のうちセラミックが占める面積を測定した値であることができる。正確な比較のために、第１及び第２内部電極に含まれたセラミックの面積分率は、同一の断面上で観察することが好ましく、面積分率は、本体１１０の長さ−厚さ（Ｘ−Ｚ）方向の断面上で内部電極を２μｍの長さ単位で分割した後、観察及び測定した平均値であることができる。
【００４４】
第１内部電極１２１に含まれたセラミック１２１ａの面積分率が１面積％未満の場合には、第１内部電極１２１と第２内部電極１２２の焼結温度の差が大きくないことを意味するため、第１及び第２内部電極は同様の温度で焼結されて拘束焼結が十分に行われない可能性がある。
【００４５】
これに対し、第１内部電極１２１に含まれたセラミックの面積分率１２１ａが５面積％を超える場合には、内部電極内の非電極領域が増加することがあり、静電容量を確保することが困難になる。また、第１内部電極１２１の厚さが厚くなることによって、第２内部電極１２２の厚さを減少させた効果が相殺され、積層型キャパシタの小型化を達成することが困難になる。
【００４６】
したがって、第１内部電極に含まれたセラミックの面積分率は１〜５面積％であることが好ましく、１．５〜４面積％であることがより好ましい。
【００４７】
一方、第２内部電極１２２に含まれたセラミック１２２ａの面積分率が０．５面積％を超える場合には、第２内部電極１２２と第１内部電極１２１の焼結温度の差が大きくないことを意味するため、第１及び第２内部電極は同様の温度で焼結されて拘束焼結が十分に行われない可能性がある。
【００４８】
このとき、第１内部電極１２１の厚さｔ１は、第２内部電極１２２の厚さｔ２より厚くてもよい。これは上述のように、第２内部電極１２２が、最初に焼結されて硬くなった第１内部電極１２１による拘束焼結の効果を受けるためである。
【００４９】
また、上記第１内部電極１２１の厚さをｔ１、上記第２内部電極１２２の厚さをｔ２と定義するとき、１．０５≦ｔ１／ｔ２≦１．６を満たすことができる。
【００５０】
ｔ１／ｔ２が１．０５未満の場合には、第２内部電極１２２に対する薄層化効果が不十分となる可能性がある。これに対し、ｔ１／ｔ２が１．６を超える場合には、第１内部電極の厚さｔ１が厚すぎるため、キャパシタの小型化を達成することが困難になり、第２内部電極の厚さｔ２が薄くなりすぎて電極連結性が低くなり、静電容量が減少する恐れがある。
【００５１】
また、第１内部電極の厚さｔ１は０．２〜１．０μｍであり、第２内部電極１２２の厚さｔ２は０．１４〜０．９５μｍであることができる。第２内部電極１２２を薄く形成することによって、キャパシタ全体の小型化を達成することができる。
【００５２】
また、誘電体層の厚さｔｄは０．１４〜０．９５μｍであることができる。誘電体層１１１も、第２内部電極が拘束焼結されるのと同一の原理で厚さを薄く形成することができる。誘電体層１１１の厚さを薄く形成することによって、キャパシタ全体の小型化を達成することができる。また、誘電体層の成形フィルムを焼結前に厚く維持し、焼結段階で厚さ方向に収縮を誘導するため、成形フィルムが薄いために発生し得る成形フィルム内の欠陥及び積層不良を低減させるとともに誘電体層を薄層化することができる。誘電体層の厚さｔｄが０．９５μｍを超える場合には、薄層化効果が低下する恐れがあり、０．１４μｍ未満の場合は、耐電圧特性及び信頼性が低下する恐れがある。
【００５３】
上述のように、第２内部電極１２２及び誘電体層１１１を拘束焼結（ｃｏｎｓｔｒａｉｎｅｄ  ｓｉｎｔｅｒｉｎｇ）して厚さを薄くするために、第１内部電極１２１は、第２内部電極１２２を形成する導電性ペーストより焼結温度が低い導電性ペーストを用いて形成されることができる。
【００５４】
このとき、第１及び第２内部電極１２１、１２２は、導電性金属粉末及びセラミック共材を含む導電性ペーストによって形成され、第１内部電極１２１を形成するための導電性ペーストに含まれる導電性金属粉末の平均粒径は、第２内部電極１２２を形成するための導電性ペーストに含まれる導電性金属粉末の平均粒径より小さくてもよい。
【００５５】
また、第１内部電極１２１は、導電性金属粉末及びセラミック共材を含む導電性ペーストによって形成され、上記導電性金属粉末の平均粒径は１００ｎｍ以下であることができる。一般的に、内部電極を薄く形成するために使用される導電性粉末は、１００〜２００ｎｍサイズのＮｉ粉末を使用し、導電性金属粉末の平均粒径が小さくなるほど焼結温度が低くなる。したがって、第２内部電極より焼結温度を低くするために第１内部電極に使用される導電性金属粉末の平均サイズは１００ｎｍ以下であることが好ましい。
【００５６】
また、第１内部電極１２１はＣｕ、Ｓｉ、及びＡｌの中から選択された１種以上と合金化したＮｉ合金を含むことができる。これは、Ｃｕ、Ｓｉ、及びＡｌの中から選択された１種以上と合金化したＮｉ合金が、第１内部電極１２１の焼結温度を下げて早期収縮を可能にするためである。
【００５７】
一方、第２内部電極１２２はＷ、Ｃｒ、及びＣｏの中から選択された１種以上と合金化したＮｉ合金を含むことができる。Ｗ、Ｃｒ、及びＣｏの中から選択された１種以上と合金化したＮｉ合金は、第２内部電極１２２の焼結温度を上昇させて収縮を遅らせる役割を果たす。
【００５８】
また、第２内部電極１２２は、導電性金属粉末及びセラミック共材を含む導電性ペーストによって形成され、上記導電性金属粉末は硫黄（Ｓ）またはカーボンＣでコーティングされたものであることができる。これは、導電性金属粉末が硫黄（Ｓ）またはカーボンＣでコーティングされた場合、焼結温度を上昇させて収縮を遅らせることができるためである。
【００５９】
また、第２内部電極１２２は、Ｎｉ結晶粒、上記Ｎｉ結晶粒の内部に分布されたセラミック、上記Ｎｉ結晶粒を取り囲む第１コーティング層、及び上記セラミックを取り囲む第２コーティング層を含むことができる。
【００６０】
Ｎｉ結晶粒を取り囲む第１コーティング層は、Ｎｉ結晶粒が外部に成長することを抑制し、第２コーティング層が形成されたセラミックは、Ｎｉ粒子の動きを抑制することにより、内部電極の球状化及び内部電極の切れを抑制し、第２内部電極が薄く形成されるようにすることができる。
【００６１】
また、Ｎｉ結晶粒を取り囲む第１コーティング層は、第２内部電極の焼結温度を上昇させて収縮を遅らせることにより、第２内部電極が早期収縮された第１内部電極による拘束焼結の効果を受けて、第２内部電極が薄く形成されるようにすることができる。
【００６２】
このとき、第１及び第２コーティング層は、Ｎｉより融点が低く、Ｎｉに固溶（ｓｏｌｉｄ  ｓｏｌｕｔｉｏｎ）し難く、かつＮｉとの濡れ性が良い金属を含むことができる。このような金属を内部電極を形成するために導電性ペーストに追加することにより、焼成過程でＮｉ結晶粒の表面を均一にコーティングすることができ、セラミックの表面も均一にコーティングすることができる。
【００６３】
例えば、Ｎｉより融点が低く、Ｎｉに固溶せず、かつＮｉとの濡れ性が良い金属としては、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ、及びＴｅなどがある。
【００６４】
これにより、上記第１及び第２コーティング層は、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ、及びＴｅの中から選択された１種以上を含むことができる。
【００６５】
さらに、上述の第１内部電極の焼結温度を下げる方案及び第２内部電極の焼結温度を高める方案を組み合わせることにより、第２内部電極１２２及び誘電体層１１１の厚さをより薄く形成することができる。
【００６６】
一方、第１内部電極１２１の個数は２個以上であり、第２内部電極１２２は上記２個以上の第１内部電極１２１の間に配置されることができる。
【００６７】
これは、第１内部電極による拘束焼結（ｃｏｎｓｔｒａｉｎｅｄ  ｓｉｎｔｅｒｉｎｇ）の効果を得るためであり、第１内部電極の間に第２内部電極が配置されるようにするために、第１内部電極は少なくとも２個以上存在することができる。
【００６８】
例えば、誘電体層を挟んで第１内部電極、第２内部電極、第２内部電極、第２内部電極、第２内部電極、第１内部電極の順に配置されることができる。
【００６９】
他の例としては、誘電体層を挟んで第２内部電極、第２内部電極、第１内部電極、第２内部電極、第２内部電極、第２内部電極、第１内部電極、第２内部電極、第１内部電極、第２内部電極の順に配置されることもできる。
【００７０】
この場合、複数の第１内部電極１２１間の極性が異なることがあり、複数の第２内部電極１２２間の極性が異なることがある。
【００７１】
さらに、第１及び第２内部電極１２１、１２２は、誘電体層１１１を挟んで交互に配置され、上記本体の両端面を介して交互に露出することもできる。すなわち、第１及び第２内部電極１２１、１２２は、誘電体層１１１を挟んで上記第３及び第４面３、４を介して交互に露出するように配置されることができる。これにより、製造工程を単純化することができ、拘束焼結の効果をさらに向上させることができる。
【００７２】
この場合、複数の第１内部電極１２１間の極性は同一であることができ、複数の第２内部電極１２２間の極性は同一であることができる。
【００７３】
外部電極１３１、１３２は本体１１０に配置され、内部電極１２１、１２２と連結される。図２に示された形態のように、第１及び第２内部電極１２１、１２２とそれぞれ接続されるように本体の第３及び第４面３、４にそれぞれ配置される第１及び第２外部電極１３１、１３２を含むことができる。本実施形態では、積層型キャパシタ１００が２個の外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは、内部電極１２１、１２２の形態やその他の目的に応じて変更されることができる。
【００７４】
一方、外部電極１３１、１３２は、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。
【００７５】
例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａと、電極層１３１ａ、１３２ａ上に形成された第１めっき層１３１ｂ、１３２ｂと、第１めっき層１３１ｂ、１３２ｂ上に形成された第２めっき層１３１ｃ、１３２ｃと、を含むことができる。
【００７６】
より具体的には、電極層１３１ａ、１３２ａは導電性金属及びガラスを含む焼成電極であることができ、導電性金属はＣｕであることができる。また、電極層１３１ａ、１３２ａは複数の金属粒子及び導電性樹脂を含む樹脂系電極であることができる。
【００７７】
第１めっき層１３１ｂ、１３２ｂはＮｉめっき層であることができ、第２めっき層１３１ｃ、１３２ｃはＳｎめっき層であることができるが、これに限定されるものではない。
【００７８】
図４は比較例である従来の一般的な積層型キャパシタの焼成過程を順に示した図である。図５は発明例である本発明の一側面による積層型キャパシタの焼成過程を順に示した図である。
【００７９】
図４の（ａ）及び図５の（ａ）は内部電極が印刷されたセラミックシートを積層した状態を示し、図４の（ｂ）及び図５の（ｂ）は焼成が行われている状態を示し、図４の（ｃ）及び図５の（ｃ）は焼成が完了した状態を示している。
【００８０】
図４のように、セラミックシート３１１上に同一の導電性ペーストを用いて内部電極を印刷し積層した場合には、温度を上昇させながら内部電極の焼成を行うことにより、第１内部電極３２１'及び第２内部電極３２２'が同時に焼結され、全方向において第１内部電極３２１'、第２内部電極３２２'、誘電体層３１１'の収縮が起こる。これにより、焼成が完了した後、第１内部電極の厚さｔ１１及び第２内部電極の厚さｔ２１は同一である。
【００８１】
これに対し、図５のように、第２内部電極を形成する導電性ペースト４２２より焼結温度が低い導電性ペースト４２１を用いて第１内部電極を形成する場合には、温度を上昇させながら内部電極の焼成を行うことにより、第１内部電極４２１'が最初に焼結されて硬くなり、高い温度で焼結される第２内部電極４２２'及び誘電体層４１１'が焼結収縮するとき、厚さ方向に第２内部電極４２２'及び誘電体層４１１'の収縮が加速されるように誘導する。これにより、第２内部電極の厚さｔ２２が第１内部電極の厚さｔ１２より薄く形成される。
【００８２】
また、第１内部電極４２１''に含まれたセラミックの面積分率は、第２内部電極４２２''に含まれたセラミックの面積分率より高いことが確認できる。
【００８３】
また、図４の（ｃ）における第２内部電極の厚さｔ２１及び誘電体層の厚さｔｄ１より、図５の（ｃ）における第２内部電極の厚さｔ２２及び誘電体層ｔｄ２の厚さがそれぞれより薄く形成されることが確認できる。
【００８４】
図４及び図５の導電性ペースト３２２、４２２としては、平均粒径が１５０ｎｍであるＮｉ粉末及びＮｉ粉末に対して１０ｗｔ％のセラミック粉末を含む導電性ペーストを用いた。また、図５の導電性ペースト４２１としては、平均粒径が８０ｎｍであるＮｉ粉末及びＮｉ粉末に対して１０ｗｔ％のセラミック粉末を含む導電性ペーストを用いており、他の条件は同一に適用した。
【００８５】
図４及び図５によって製造されたキャパシタのサイズを測定した結果、図４によって製造された積層型キャパシタのサイズは、長さ：５４１μｍ、幅：３１８μｍ、厚さ：３０６μｍであり、図５によって製造された積層型キャパシタのサイズは、長さ：５７０μｍ、幅：３３７μｍ、厚さ：２７０μｍであった。したがって、本発明の一側面による場合、厚さ方向の収縮挙動が１０％以上大きいことが確認できた。
【００８６】
図４によって製造された積層型キャパシタ（比較例）及び図５によって製造された積層型キャパシタ（発明例）の長さ、幅、厚さ、第１及び第２内部電極の厚さ、第１及び第２内部電極に含まれたセラミックの面積分率、及び誘電体層の厚さを測定して下記表１に記載した。
【００８７】
【表１】
2019176120.tif 000003
【００８８】
以下、本発明の他の一側面による積層型キャパシタ２００について詳細に説明する。但し、本発明の一側面による積層型キャパシタと重なる部分は省略して説明する。
【００８９】
図６は本発明の変形された実施形態による積層型キャパシタ２００のＩ−Ｉ'線（図１のＩ−Ｉ'線と同一）に沿った断面を示した図である。図７は図６のＢ部分を拡大して示した図である。
【００９０】
図６及び図７を参照して、変形された実施形態による積層型キャパシタ２００について説明すると、第２内部電極２２２は、Ｎｉ結晶粒２２２ａ、上記Ｎｉ結晶粒の内部に分布されたセラミック２２２ｂ、上記Ｎｉ結晶粒を取り囲む第１コーティング層２２２ｄ、及び上記セラミックを取り囲む第２コーティング層２２２ｃを含む。
【００９１】
Ｎｉ結晶粒を取り囲む第１コーティング層２２２ｄは、Ｎｉ結晶粒２２２ａが外部に成長することを抑制し、第２コーティング層２２２ｃが形成されたセラミック２２２ｂは、Ｎｉ粒子の動きを抑制することにより、内部電極の球状化及び内部電極の切れを抑制し、第２内部電極２２２が薄く形成されるようにすることができる。
【００９２】
また、Ｎｉ結晶粒を取り囲む第１コーティング層２２２ｄは、第２内部電極の焼結温度を上昇させて収縮を遅らせることにより、第２内部電極が早期収縮された第１内部電極による拘束焼結の効果を受けて、第２内部電極が薄く形成されるようにすることができる。
【００９３】
Ｎｉ結晶粒２２２ａ（Ｎｉ  ｇｒａｉｎ）はＮｉ原子が規則的に配列されて作られた多面体である。
【００９４】
セラミック２２２ｂは、Ｎｉとの濡れ性が良くないため、Ｎｉ粒子の移動を抑制して内部電極の球状化を抑制する役割を果たす。セラミック２２２ｂは、内部電極を形成するための導電性ペーストに添加されるセラミック共材が焼成後に内部電極内にトラップされたものであることができる。
【００９５】
セラミック２２２ｂは、Ｎｉとの濡れ性が良くないセラミックであれば、その種類を特に限定する必要はない。例えば、セラミック２２２ｂは、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＢａＺｒＯ３、及びＣａＺｒＯ３の中から選択された１種以上を含むことができる。
【００９６】
第１コーティング層２２２ｄは、Ｎｉ結晶粒２２２ａを取り囲んでいる。すなわち、第１コーティング層はＮｉの結晶粒界（Ｇｒａｉｎ  Ｂｏｕｎｄａｒｙ）に存在する。第１コーティング層２２２ｄは、Ｎｉ結晶粒２２２ａが外部に成長することを抑制することにより、内部電極の切れを抑制し、かつ内部電極の球状化を抑制する役割を果たす。
【００９７】
第２コーティング層２２２ｃは、Ｎｉ結晶粒内に存在するセラミック２２２ｂの外部を取り囲んでいる。
【００９８】
第２コーティング層２２２ｃは、Ｎｉ結晶粒内に存在するセラミック２２２ｂ同士が接触してセラミック２２２ｂの大きさが大きくなることを抑制する役割を果たす。
【００９９】
このとき、第１及び第２コーティング層は、Ｎｉより融点が低く、Ｎｉに固溶（ｓｏｌｉｄ  ｓｏｌｕｔｉｏｎ）し難く、かつＮｉとの濡れ性が良い金属を含むことができる。このような金属を内部電極ペーストに追加することにより、焼成過程でＮｉ結晶粒の表面を均一にコーティングすることができ、セラミックの表面も均一にコーティングすることができる。
【０１００】
例えば、Ｎｉより融点が低く、Ｎｉに固溶せず、かつＮｉとの濡れ性が良い金属としては、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ、及びＴｅなどがある。
【０１０１】
これにより、上記第１及び第２コーティング層は、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ、及びＴｅの中から選択された１種以上を含むことができる。
【０１０２】
さらに、本発明の一側面による積層型キャパシタで説明した第１内部電極の焼結温度を下げる方案及び第２内部電極の焼結温度を高める方案を組み合わせることにより、第２内部電極２２２及び誘電体層の厚さをより薄く形成することができる。
【０１０３】
本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定する。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。
【符号の説明】
【０１０４】
１００  積層型キャパシタ
１１０  本体
１１１  誘電体層
１１２、１１３  カバー層
１２１、１２２  内部電極
１３１、１３２  外部電極
ｔ１  第１内部電極の厚さ
ｔｄ  誘電体層の厚さ
ｔ２  第２内部電極の厚さ
【図１】
2019176120.tif 000004
【図２】
2019176120.tif 000005
【図３】
2019176120.tif 000006
【図４】
2019176120.tif 000007
【図５】
2019176120.tif 000008
【図６】
2019176120.tif 000009
【図７】
2019176120.tif 000010