(57)【要約】      （修正有）【課題】専用ボードの排除を可能とし、パッケージ全体の面積を縮小することもでき、コストを削減することができる差動オンチップループアンテナを提供する。【解決手段】オンチップループアンテナ１０４は、半導体パッケージに保持されている。半導体パッケージは、集積回路チップと結合されるプリント回路基板を含む。集積回路チップは、半導体基板、集積回路及び集積回路を囲むループアンテナを含む。半導体パッケージは、集積回路チップを封入する金属シールドを含む。オンチップループアンテナは、集積回路のインピーダンスとインピーダンスマッチングする。集積回路は、アンテナを差動駆動するアンテナドライバを含む。【選択図】図１
2019062522.tif 000002
【特許請求の範囲】
【請求項１】
アンテナドライバ回路と、
前記アンテナドライバ回路を囲むループアンテナと、
前記アンテナドライバ回路を前記ループアンテナと電気的に接続するインターコネクトと、
を備える集積回路ダイ。
【請求項２】
プロセッサコア回路をさらに備え、
前記ループアンテナは、前記プロセッサコア回路を囲む、
請求項１に記載の集積回路ダイ。
【請求項３】
インダクタをさらに備え、
前記ループアンテナは、前記インダクタを囲む、
請求項１又は２に記載の集積回路ダイ。
【請求項４】
前記ループアンテナは、前記アンテナドライバ回路を囲む複数のループを含む、
請求項１に記載の集積回路ダイ。
【請求項５】
グランド面をさらに備え、前記グランド面は、１つ又は複数の金属ビアによって、前記アンテナドライバ回路及び前記ループアンテナと電気的に結合される、
請求項１に記載の集積回路ダイ。
【請求項６】
前記ループアンテナは、銅を含む、
請求項１に記載の集積回路ダイ。
【請求項７】
前記ループアンテナは、前記集積回路ダイの１つ又は複数の金属層を占める金属を含む、
請求項１に記載の集積回路ダイ。
【請求項８】
前記ループアンテナは、Ｍ７金属層に少なくとも１つのループを含む、
請求項７に記載の集積回路ダイ。
【請求項９】
前記アンテナドライバ回路は、前記ループアンテナを差動駆動する、
請求項１に記載の集積回路ダイ。
【請求項１０】
前記ループアンテナは、前記アンテナドライバ回路のインピーダンスと実質的に同様のインピーダンスを有する、
請求項１に記載の集積回路ダイ。
【請求項１１】
プリント回路基板と、
半導体基板、集積回路、及び前記集積回路を囲むループアンテナを含む集積回路チップと、
前記集積回路チップを封入する金属シールドと、
を備える半導体パッケージ。
【請求項１２】
前記集積回路チップは、前記プリント回路基板と結合されるフリップチップインタフェースを含む、
請求項１１に記載の半導体パッケージ。
【請求項１３】
前記ループアンテナは、前記半導体基板のＭ７金属層に位置し、前記プリント回路基板と近接して位置する、
請求項１１に記載の半導体パッケージ。
【請求項１４】
前記金属シールドは、前記金属シールドから電磁放射を発することを防止する、
請求項１１に記載の半導体パッケージ。
【請求項１５】
前記ループアンテナは、前記プリント回路基板を通して電磁エネルギーを放射する、
請求項１１に記載の半導体パッケージ。
【請求項１６】
前記集積回路は、アンテナドライバ回路を含む、
請求項１１に記載の半導体パッケージ。
【請求項１７】
前記アンテナドライバ回路は、前記ループアンテナを差動駆動する、
請求項１６に記載の半導体パッケージ。
【請求項１８】
前記半導体基板は、前記集積回路及び前記ループアンテナと電気的に結合されるグランド面を含む、
請求項１１に記載の半導体パッケージ。
【請求項１９】
前記半導体基板は、インダクタをさらに含む、
請求項１１に記載の半導体パッケージ。
【請求項２０】
前記集積回路チップは、第１の半導体基板、第１のループアンテナ、及び第１の集積回路を含む第１の集積回路チップであり、
前記半導体パッケージは、
第２の半導体基板と、
前記半導体基板に集積される第２の集積回路と、
前記半導体基板に集積され、前記第２の集積回路を囲む第２のループアンテナと、
を含む第２の集積回路チップをさらに備える、
請求項１１に記載の半導体パッケージ。
【請求項２１】
前記第１のループアンテナ及び前記第２のループアンテナと電気的に結合される共通グランド面をさらに備える、
請求項２０に記載の半導体パッケージ。
【請求項２２】
集積回路チップに集積されるループアンテナを製造するための方法であって、
前記集積回路チップにおいて予め定められた集積回路に対して、出力インピーダンス値を推定する段階と、
前記推定された出力インピーダンス値に基づいて、前記ループアンテナの１つ又は複数の物理的特性を決定する段階と、
半導体製造プロセスによって、前記集積回路チップを形成する段階と、
半導体プロセスによって、前記集積回路チップの金属層内に、前記ループアンテナを形成する段階と、
を備える方法。
【請求項２３】
前記ループアンテナは、集積回路チップ金属層内の金属層の一部として形成される、
請求項２２に記載の方法。
【請求項２４】
前記金属層は、Ｍ７金属層を含む、
請求項２３に記載の方法。
【請求項２５】
１つ又は複数の物理的特性を決定する前記段階は、前記集積回路チップの前記推定された出力インピーダンス値に基づいて、前記ループアンテナの厚さ、幅、組成、又はループの数を決定する段階を含む、
請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電磁スペクトルのミリメートル波領域は、通常、１ミリメートルから１０ミリメートルの波長範囲と考えられている。ミリメートル波の用途は、高帯域幅通信又はレーダ技術などにおける大量のデータ伝送を含む。
【０００２】
多入力多出力（ＭＩＭＯ）は、無線通信のアンテナ技術である。ここでは多重アンテナが、ソース（送信機）及び／又はデスティネーション（受信機）において用いられている。通信回路の各端部における多重アンテナがマルチパス伝搬技術の利用を容易にすることにより、エラーを最小化し、データ速度を最適化する。
【図面の簡単な説明】
【０００３】
【図１】本開示のいくつかの実施形態に係る例示的なオンチップループアンテナの模式図である。
【０００４】
【図２】本開示のいくつかの実施形態に係るオンチップループアンテナを含む例示的なボードの模式図である。
【０００５】
【図３Ａ】本開示のいくつかの実施形態に係る例示的なオンチップループアンテナの模式断面図である。
【０００６】
【図３Ｂ】本開示の実施形態に係る他の例示的なオンチップループアンテナの模式断面図である。
【０００７】
【図４】本開示のいくつかの実施形態に係る例示的なオンチップループアンテナの差動動作の模式図である。
【０００８】
【図５Ａ】本開示のいくつかの実施形態に係るオンチップループアンテナのアレイの模式図である。
【０００９】
【図５Ｂ】アンテナアレイ中のオンチップループアンテナの拡大図の模式図である。
【００１０】
【図６】本開示のいくつかの実施形態に係るオンチップループアンテナを製造するためのプロセスフロー図である。
【００１１】
【図７】本開示の一実施形態に係るコンピューティングデバイスを示す。
【００１２】
【図８】集積回路（ＩＣ）デバイスの側方断面図であり、これは、本明細書に開示される実施形態のいずれかに係る集積回路を囲むオンチップループアンテナを含んでよい。
【００１３】
図は、縮尺通りに示されていないことがある。
【発明を実施するための形態】
【００１４】
コア回路を囲むオンチップループアンテナが、本明細書において説明される。以下の説明において、例示的な実装の様々な態様が説明されるが、ここで、これらの動作の本質を他の当業者に伝えるべく、当業者によって一般に用いられる用語を用いる。しかしながら、本開示が、説明される態様のいくつかにより実施され得ることが、当業者には明らかであろう。説明目的のために、具体的な数、材料及び構成が、例示的な実装を十分に理解せしめるために示される。しかしながら、本開示は、具体的な詳細がなくとも実施可能であることが、当業者には明らかであろう。他の例において、例示的な実装を不明瞭にしないよう、周知の機能は省略又は簡略化されている。
【００１５】
様々な動作が、複数の別個の動作として、次に、本開示の理解にあたって最も有用な方式で説明される。しかしながら、説明の順序は、これらの動作が必ずその順序に従うことを示唆するものと解釈されるべきではない。具体的には、これらの動作は、提示される順序で実行される必要はない。
【００１６】
本明細書において用いられる「の上方」、「の下」、「の間」及び「の上」という用語は、１つの材料層又はコンポーネントの、他の層又はコンポーネントに対する相対的位置を指す。例えば、他の層の上方又は下に配置された１つの層は、当該他の層と直接接触してよい、又は、１つ又は複数の介在層を有してよい。さらに、２つの層の間に配置された１つの層は、当該２つの層と直接接触してよい、又は、１つ又は複数の介在層を有してよい。これに対し、第２の層「の上」にある第１の層は、当該第２の層と直接接触している。同様に、別段の明示的な記述がない限り、２つの機能の間に配置された１つの機能は、隣接する機能と直接接触してよい、又は、１つ又は複数の介在層を有してよい。
【００１７】
本開示は、オンチップループアンテナを説明する。これは、相補型金属酸化物半導体（ＣＭＯＳ）技術に集積されるアンテナである。オンチップループアンテナは、チップインタフェースからボードへの無線周波数（ＲＦ）移行を必要とするボードアンテナに置き換わることができる。オンチップループアンテナは、専用ボードの排除を可能とすることができ、パッケージ全体の面積を縮小することもでき、これによりコストを削減することができる。
【００１８】
本明細書において開示される様々なオンチップループアンテナが、従来型オンチップアンテナに対する１つ又は複数の利点を示す。例えば、いくつかの従来型オンチップアンテナは、ダイ内に配置されることにより、アンテナの下方又は上方に回路が配置不可能となる。本開示のオンチップループアンテナは、アンテナドライバを含むコア回路がアンテナ内に配置されるので、ボードアンテナの排除を助けるだけでなく、デジタル／アナログ／ＲＦ回路からシリコンエリアを一切とることもない。２）本開示のオンチップループアンテナは、シリコン内の駆動要素のインピーダンスを共役させるように設計されてよい。これにより、従来のボードへの移行において一般に必要とされる出力マッチング段を、排除又は削減することができる。
【００１９】
図１は、本開示の実施形態に係る例示的なオンチップループアンテナの模式図である。オンチップループアンテナ１０４は、コア回路１０２を他の集積回路パッケージングエリアとインターコネクトするために用いられるメタライゼーションスタックに集積される。例えば、オンチップループアンテナ１０４は、メタライゼーションスタック処理中に形成されてよい。オンチップループアンテナ１０４は、メタライゼーションスタックの１つ又は複数の金属層を用いて構築されてよい。１つ又は複数の金属層は、銅のような高伝導金属から形成されてよい。金属層は、コア回路１０２を囲み、これは、集積回路パッケージの異なる層に配置されてよい。
【００２０】
実施形態において、オンチップループアンテナ１０４は、複数の金属ループ１０６ａ−１０６ｃを含む。金属ループ１０６ａ−ｃの数及びこれらのそれぞれの幅は、コア回路のアンテナドライバのインピーダンス全体の推定又は決定に基づいて選択されてよい。実施形態において、金属ループ１０６ａ−ｃの数及びこれらのそれぞれの幅は、オンチップループアンテナ１０４をコア回路１０２と結合するインターコネクトのインピーダンスに基づいて選択されてよい。ループの数及びそれぞれの幅の選択は、オンチップループアンテナ１０４が、コア回路１０２及び／又はアンテナインターコネクトとインピーダンスマッチングすることを可能としてよい。実施形態において、コア回路１０２は、オンチップループアンテナ１０４を差動駆動するアンテナドライバ回路を含む。実施形態において、オンチップループアンテナは、アンテナドライバ回路のインピーダンスとインピーダンスマッチング（又は実質的にマッチング）する。
【００２１】
図２は、本開示の実施形態に係るオンチップループアンテナを含む例示的なボード２００の模式図である。ボード２００は、集積回路（例えばコア回路１０２）及び（オンチップループアンテナ１０４のような）オンチップループアンテナを含む集積回路チップ１００を含んでよい。ボード２００は、プリント回路基板（ＰＣＢ）２０２を含んでよい。集積回路チップ１００は、フリップチップスタイルの集積回路であってよい。集積回路チップ１００は、物理的かつ電気的にＰＣＢ２０２とインタフェース接続してよい。ボード２００は、シールド２０４を含んでよい。シールド２０４は、ニッケル銀（Ｃ７７０１）又は他の電磁シールド材料で生成されてよい。金属シールド２０４は、信号のリークを防止することができ、アンテナ利得の増加を助ける。電磁エネルギー２０６は、アンテナからＰＣＢ２０２を通って大気中に向かう。
【００２２】
図３Ａは、本開示の実施形態に係る例示的なオンチップループアンテナ１０４の模式断面図である。集積回路チップ１００は、１つ又は複数の金属層を含む。ここで、伝導性材料（例えば、金、プラチナ、パラジウム、チタン、銅、アルミニウム、銀、金属、他の伝導性材料、これらの組み合わせ等）がパターニングされ、オンチップループアンテナ１０４を形成してよい。オンチップループアンテナ１０４は、複数のループ１０６ａ−１０６ｃを含んでよい。ループ１０６ａ−１０６ｃは、誘電体によって分離されてよい。各ループ１０６ａ−１０６ｃは、コア回路１０２上のアンテナドライバによって、それぞれ、インターコネクト３０４ａ−３０４ｃ及びトレース３０２により励起されてよい。実施形態において、ループ１０６ａ−１０６ｃは、直列にインターコネクトされてよい。集積回路チップ１００は、オンチップループアンテナ１０４及びコア回路１０２に共通のグランド面３０６を含んでよい。オンチップループアンテナ１０４は、ビア３０８によってグランド面３０６と結合されてよい。コア回路１０２は、ビア３１０によってグランド面３０６と結合されてよい。
【００２３】
１つ又は複数のループ１０６ａ−１０６ｃは、集積回路チップ１００の１つ又は複数の金属層において、銅、金又は他の伝導性材料のパターニングによって形成されてよい。金属は、成膜、フォトリソグラフィ、電気めっき等によって形成されてよい。同様に、インターコネクト３０４ａ−３０４ｃは、マイクロチップ１３０の１つ又は複数の層において、伝導性材料の好適なパターンを成膜することによって形成されてよい。微細加工技術の組み合わせは、フォトレジスト、マスク、成膜技術の利用を限定なく含み、及び／又はめっき技術が、集積回路チップ１００の材料及び／又はトレースをパターニングするために用いられてよい。集積回路チップ１００は、集積回路１０２を含む半導体ダイを含んでよい。集積回路チップ１００は、電気的インターコネクトによってＰＣＢ２０２と結合されてよい。
【００２４】
オンチップループアンテナ１０４は、インターコネクトのインピーダンス（又は概してコア回路１０２のインピーダンス）とマッチするインピーダンスをオンチップループアンテナに有させる物理的パラメータを有するように、形成されてよい。
【００２５】
図３Ｂは、本開示の実施形態に係る他の例示的なオンチップループアンテナ１５４の模式断面図である。図３Ｂにおいて、ループは、異なる金属層を用いて形成されている。例えば、ループ１０６ｂおよび１０６ｃはＭ７層に形成され、ループ１０６ｄは異なる金属層（例えばＭ６又はＭ５等）から形成されている。ループ１０６ｄは、ビア３０４ｄによってインターコネクトトレース３０２と接続されてよい。ループ要素１０６ｄは、ビア３５８によってグランド面３０６と結合されてよい。
【００２６】
図４は、本開示の実施形態に係る例示的なオンチップループアンテナの差動動作の模式図４００である。オンチップループアンテナは、２つの分極において差動的に励起されてよい。集積回路チップ１００は、オンチップループアンテナ１０４によって囲まれるコア回路１０２を示す図１に示されるものと同様である。オンチップループアンテナ１０４は、差動的に励起される。鉛直軸４０２では、励起された電流は、互いに相殺される。水平軸４０４では、電流が合算され、放射してよい。
【００２７】
図５Ａは、本開示の実施形態に係るオンチップループアンテナのアレイ５００の模式図である。アレイ５００は、４つのオンチップループアンテナ５０４ａ−ｄを含む。この各々は、集積回路５０２ａ−ｄをそれぞれ囲む。オンチップループアンテナは、アンテナアレイの別個のボード及び関連コストを排除するだけでなく、システムオンチップ（ＳｏＣ）集積回路に同じシリコンエリアを維持もする。オンチップループアンテナアレイ５００は、特に、フェーズドアレイ用途に適している。アンテナアレイ５００は、ＷｉＧｉｇ及び５Ｇの用途のようなフェーズドアレイ用途に用いられてよい。
【００２８】
実施形態において、オンチップループアンテナアレイは、多入力多出力（ＭＩＭＯ）の適用に用いられてよい。２つの分極は、各ループアンテナ要素５０４ａ−ｃにおいて用いられてよく、アンテナアレイに二重偏波を与える。
【００２９】
図５Ｂは、アンテナアレイ５００中のオンチップループアンテナ５０４ｃの拡大図の模式図である。コア回路のグランド５５４は、アンテナ性能に影響をもたらすことがある。グランド面は、ループアンテナ要素５０４ａ−ｄの間の空間に位置してよく、集積回路５０２ａ−ｄの各々を囲んでよい。ループアンテナ５０４ａ−ｄの各々は、グランド面の他の部分を囲んでよい。実施形態において、グランド面は、ループアンテナ内の寄生パッチアンテナとみなされてよい。インダクタ５５２は、電磁干渉からの信号損失又は他の損失を補償するために用いられてよい。図５Ｂは、伝送ライン５５６および５５８をさらに示す。これらは、集積回路５０２ｃをループアンテナ５０４ｃと電気的に結合してよい。
【００３０】
図６は、本開示の実施形態に係るオンチップループアンテナを製造するためのプロセスフロー図６００である。実施形態において、集積回路において実装されるコア回路のようなコア回路のインピーダンスが、推定されてよい（６０２）。コア回路のインピーダンスは、集積回路の設計及びコンポーネントのシミュレーションに基づいて推定されてよい。オンチップループアンテナの１つ又は複数の物理的特性は、推定されたコア回路のインピーダンスに基づいて決定されてよい（６０４）。このような物理的特性は、アンテナに用いられる金属の厚さ、用いられるループの数、各ループの金属層、各ループの幅、アンテナに用いられる金属材料等を含んでよい。半導体基板が、提供されてよい（６０６）。集積回路は、半導体基板を用いて形成されてよい（６０８）。オンチップループアンテナは、集積回路パッケージのメタライゼーションスタック形成中に形成されてよい（６１０）。図６において、プロセスは、集積回路の形成（６０８）、及びオンチップループアンテナの形成（６１０）を示す。順序は、プロセスフロー図によって規定されることを意図するものではない。オンチップループアンテナ用の金属は、パターニング、成膜、フォトリソグラフィ、電気めっき、無電解めっき等によって形成されてよい。
【００３１】
図７は、本開示の一実施形態に係るコンピューティングデバイス７００を示す。コンピューティングデバイス７００は、多数のコンポーネントを含んでよい。一実施形態において、これらのコンポーネントは、１つ又は複数のマザーボードに取り付けられている。代替的な実施形態において、これらのコンポーネントのいくつか又は全ては、単一のＳｏＣダイの上に製造される。コンピューティングデバイス７００のコンポーネントは、限定されるものではないが、集積回路ダイ７０２と、少なくとも１つの通信ロジックユニット７０８とを含む。いくつかの実装において、通信ロジックユニット７０８は、集積回路ダイ７０２内に製造されるが、他の実装では、通信ロジックユニット７０８は、集積回路ダイ７０２と共有又は電気的に結合される基板又はマザーボードと接合可能な別個の集積回路チップに製造される。集積回路ダイ７０２は、アンテナドライバ７０６に加え、ＣＰＵ７０４を含んでよい。これは、埋め込みＤＲＡＭ（ｅＤＲＡＭ）又はスピン注入トルクメモリ（ＳＴＴＭ又はＳＴＴ−ＭＲＡＭ）のような技術によって設けられてよい。
【００３２】
集積回路ダイ７０２は、メタライゼーションスタックに（例えばＭ７層に）オンチップループアンテナ７２２を含んでよい。オンチップループアンテナ７２２は、ＣＰＵ７０４及びアンテナドライバ７０６を囲んでよい。いくつかの実施形態において、他のコンピューティングデバイス回路要素は、通信チップ７０８のような集積回路ダイ７０２上に位置してよい。このようなシナリオにおいて、オンチップループアンテナ７２２は、これらの他の回路要素（通信チップ７０８を含む）をさらに囲んでよい。
【００３３】
コンピューティングデバイス７００は、他のコンポーネントを含んでよい。これらは、マザーボードと物理的かつ電気的に結合されてもされなくてもよく、又はＳｏＣダイ内に製造されてもされなくてもよい。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ７１０（例えばＤＲＡＭ）、不揮発性メモリ７１２（例えばＲＯＭ又はフラッシュメモリ）、グラフィック処理ユニット７１４（ＧＰＵ）、デジタル信号プロセッサ７１６、暗号プロセッサ７４２（ハードウェア内で暗号アルゴリズムを実行する特殊なプロセッサ）、チップセット７２０、アンテナ７２２、ディスプレイ又はタッチスクリーンディスプレイ７２４、タッチスクリーンコントローラ７２６、バッテリ７３０又は他の電源、電力増幅器（不図示）、電圧レギュレータ（不図示）、グローバルポジショニングシステム（ＧＰＳ）デバイス７２８、コンパス、モーションコプロセッサ又はセンサ７３２（加速度計、ジャイロスコープ、及びコンパスを含んでよい）、スピーカ７３４、カメラ７３６、（キーボード、マウス、スタイラス、タッチパッドのような）ユーザ入力デバイス７３８、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等のような）大容量ストレージデバイス７４０を含む。
【００３４】
通信ロジックユニット７０８は、無線通信が、コンピューティングデバイス７００へ、かつここから、データを移動させることを可能にする。「無線」という用語及びその派生語は、非固体媒体を通して、変調された電磁放射を用いてデータ通信を実行可能な回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられてよい。いくつかの実施形態においては、関連デバイスが有線を含まないこともあり得るが、当該用語は、関連デバイスが全く有線を含まないことを示唆するものではない。通信ロジックユニット７０８は、多数の無線規格又はプロトコルのいずれかを実装してよい。これらは、限定されるものではないが、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生版、及び３Ｇ、４Ｇ、５Ｇ、それ以降のバージョンとして指定される任意の他の無線プロトコルを含む。コンピューティングデバイス７００は、複数の通信ロジックユニット７０８を含んでよい。例えば、第１の通信ロジックユニット７０８は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）のような短距離無線通信専用であってよく、第２の通信ロジックユニット７０８は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ等のような長距離無線通信専用であってよい。
【００３５】
様々な実施形態において、コンピューティングデバイス７００は、ラップトップコンピュータ、ネットブックコンピュータ、ノートブックコンピュータ、ウルトラブックコンピュータ、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテインメント制御ユニット、デジタルカメラ、ポータブルミュージックプレイヤ、又はデジタルビデオレコーダであってよい。さらなる実装において、コンピューティングデバイス７００は、データを処理する任意の他の電子デバイスであってよい。
【００３６】
図８は、ＩＣデバイス８００の側方断面図であり、これは、本明細書に開示される実施形態のいずれかに係る集積回路を囲むオンチップループアンテナを含んでよい。ＩＣデバイス８００の１つ又は複数は、１つ又は複数のダイに含まれてよい。ＩＣデバイス８００は、基板８０２上に形成されてよく、ダイに含まれてよい。基板８０２は、半導体材料系から構成される半導体基板であってよい。これは、例えば、ｎ型又はｐ型材料系（又は両方の組み合わせ）を含む。基板８０２は、例えば、バルクシリコンを用いて形成された結晶性基板、又はシリコン・オン・インシュレータ（ＳＯＩ）基礎構造を含んでよい。いくつかの実施形態において、基板８０２は、代替的な材料を用いて形成されてよい。これらは、シリコンと組み合わされてもされなくてもよく、限定されるものではないが、ゲルマニウム、アンチモン化インジウム、テルル化鉛、ヒ化インジウム、リン化インジウム、ヒ化ガリウム、又はアンチモン化ガリウムを含む。ＩＩ−ＶＩ族、ＩＩＩ−Ｖ族、又はＩＶ族として分類されるさらなる材料が、基板８０２を形成するために用いられてもよい。基板８０２が形成され得る材料の少数の例が説明されるが、ＩＣデバイス８００の基礎として機能し得る任意の材料が用いられてよい。
【００３７】
ＩＣデバイス８００は、基板８０２上に配置された１つ又は複数のデバイス層８０４を含んでよい。デバイス層８０４は、基板８０２上に形成された集積回路８４０（例えば、アンテナドライバを含むコア回路）の機能を含んでよい。デバイス層８０４は、例えば、集積回路８４０を構成する１つ又は複数のトランジスタ８４２を含んでよい。トランジスタ８４２は、１つ又は複数のソース及び／又はドレイン（Ｓ／Ｄ）領域８２０、Ｓ／Ｄ領域８２０間の電流の流れを制御するゲート８２２、及びＳ／Ｄ領域８２０間で電気信号を伝送する１つ又は複数のＳ／Ｄコンタクト８２４を含んでよい。集積回路８４０は、１つ又は複数のトランジスタ８４２を含んでよく、これは、デバイス分離領域、ゲートコンタクト等のような、明確性の目的で示されていない追加の機能を含んでよい。トランジスタ８４２は、図８に示されるタイプ及び構成に限定されるものではなく、例えば、プレーナ型トランジスタ、非プレーナ型トランジスタ、又は両方の組み合わせのような、多様な他のタイプ及び構成を含んでよい。非プレーナ型トランジスタは、ダブルゲートトランジスタ又はトライゲートトランジスタのようなＦｉｎＦＥＴトランジスタ、ならびにナノリボン及びナノワイヤトランジスタのようなラップアラウンド又はオールアラウンドゲートトランジスタを含んでよい。
【００３８】
各トランジスタ８４２は、少なくとも２つの層、ゲート誘電体及びゲート電極で形成されたゲート８２２を含んでよい。ゲート誘電体は、１つの層又は層のスタックを含んでよい。１つ又は複数の層は、酸化ケイ素、二酸化ケイ素、炭化ケイ素、及び／又は高ｋ誘電体材料を含んでよい。高ｋ誘電体材料は、ハフニウム、ケイ素、酸素、チタン、タンタル、ランタン、アルミニウム、ジルコニウム、バリウム、ストロンチウム、イットリウム、鉛、スカンジウム、ニオビウム、及び亜鉛のような元素を含んでよい。ゲート誘電体において利用可能な高ｋ材料の例は、限定されるものではないが、酸化ハフニウム、ハフニウムケイ素酸化物、酸化ランタン、ランタンアルミニウム酸化物、酸化ジルコニウム、ジルコニウムケイ素酸化物、酸化タンタル、酸化チタン、バリウムストロンチウムチタン酸化物、バリウムチタン酸化物、ストロンチウムチタン酸化物、酸化イットリウム、酸化アルミニウム、鉛スカンジウムタンタル酸化物、及び亜鉛ニオブ酸鉛を含む。いくつかの実施形態において、高ｋ材料が用いられる場合にその品質を向上させるために、アニール処理が、ゲート誘電体上で実行されてよい。
【００３９】
ゲート電極は、ゲート誘電体上に形成されてよく、トランジスタ８４２がｐ型金属酸化物半導体（ＰＭＯＳ）又はｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタのいずれとされるかに応じて、少なくとも１つのｐ型仕事関数金属又はｎ型仕事関数金属を含んでよい。いくつかの実装において、ゲート電極は、１つ又は複数の金属層が仕事関数金属層であり、少なくとも１つの金属層が充填金属層である場合、２つ又はそれより多くの金属層のスタックからなってよい。さらなる金属層が、バリア層のような他の目的のために含まれてよい。ＰＭＯＳトランジスタの場合、ゲート電極に利用可能な金属は、限定されるものではないが、ルテニウム、パラジウム、プラチナ、コバルト、ニッケル、伝導性金属酸化物（例えば酸化ルテニウム）、及び（例えば、仕事関数調整のために）ＮＭＯＳトランジスタに関して後述される金属のいずれかを含む。ＮＭＯＳトランジスタの場合、ゲート電極に利用可能な金属は、限定されるものではないが、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、これらの金属の炭化物（例えば、炭化ハフニウム、炭化ジルコニウム、炭化チタン、炭化タンタル、及び炭化アルミニウム）、及び（例えば、仕事関数調整のために）ＰＭＯＳトランジスタに関して上述された金属のいずれかを含む。
【００４０】
いくつかの実施形態において、ソース−チャネル−ドレイン方向に沿って、トランジスタ８４２の断面として見た場合、ゲート電極はＵ字形構造からなってよく、これは、基板の面と実質的に平行な底部分と、基板上面と実質的に垂直な２つの側壁部とを含む。他の実施形態において、ゲート電極を形成する金属層の少なくとも１つは、単に、基板上面と実質的に平行なプレーナ型層であってよく、基板上面と実質的に垂直な側壁部を含まない。他の実施形態において、ゲート電極は、Ｕ字形構造とプレーナ型の非Ｕ字形構造との組み合わせからなってよい。例えば、ゲート電極は、１つ又は複数のプレーナ型の非Ｕ字形層の上に形成される１つ又は複数のＵ字形金属層からなってよい。
【００４１】
いくつかの実施形態において、ゲートスタックを挟む側壁スペーサの対が、ゲートスタックの対向面上に形成されてよい。側壁スペーサは、窒化ケイ素、酸化ケイ素、炭化ケイ素、炭素でドープされた窒化ケイ素、及びケイ素酸窒化物のような材料から形成されてよい。側壁スペーサを形成するためのプロセスは当技術分野において周知であり、概して、成膜及びエッチングプロセス段階を含む。いくつかの実施形態において、複数のスペーサ対が用いられてよい。例えば、側壁スペーサの２つの対、３つの対、又は４つの対が、ゲートスタックの対向面上に形成されてよい。
【００４２】
Ｓ／Ｄ領域８２０は、各トランジスタ８４２のゲート８２２と隣接する基板８０２内に形成されてよい。Ｓ／Ｄ領域８２０は、例えば、注入／拡散プロセス又はエッチング／成膜プロセスを用いて形成されてよい。前者のプロセスでは、ホウ素、アルミニウム、アンチモン、リンのようなドーパント、又はヒ素が、基板８０２にイオン注入され、Ｓ／Ｄ領域８２０を形成してよい。ドーパントを活性化させ、これらを基板８０２においてより遠くに拡散させるアニール処理が、イオン注入プロセスに続いてよい。後者のプロセスでは、基板８０２は、最初にエッチングされ、Ｓ／Ｄ領域８２０の複数の位置にリセスを形成してよい。エピタキシャル成膜プロセスが次に実行され、Ｓ／Ｄ領域８２０を製造するために用いられる材料で、リセスを充填してよい。いくつかの実装において、Ｓ／Ｄ領域８２０は、シリコンゲルマニウム又は炭化ケイ素のようなシリコン合金を用いて製造されてよい。いくつかの実施形態において、エピタキシャル成膜されたシリコン合金は、ホウ素、ヒ素、又はリンのようなドーパントで、インサイチューでドープされてよい。いくつかの実施形態において、Ｓ／Ｄ領域８２０は、ゲルマニウムもしくはＩＩＩ−Ｖ族材料又は合金のような１つ又は複数の代替的な半導体材料を用いて形成されてよい。さらなる実施形態において、金属及び／又は金属合金の１つ又は複数の層が、Ｓ／Ｄ領域８２０を形成するために用いられてよい。
【００４３】
いくつかの実施形態において、デバイス層８０４は、トランジスタ８４２に加えて、又はこれに代えて、１つ又は複数の集積回路を含んでよい。
【００４４】
電力及び／又は入力／出力（Ｉ／Ｏ）信号のような電気信号が、デバイス層８０４上に配置された１つ又は複数のインターコネクト層（図８においてインターコネクト層８５１−８５７として示される）を通して、デバイス層８０４のデバイス（例えば、トランジスタ８４２及び／又は集積回路８４０）へ、及び／又はここから伝送されてよい。例えば、デバイス層８０４の導電機能（例えば、ゲート８２２及びＳ／Ｄコンタクト８２４）は、インターコネクト層８５１−８５７のインターコネクト構造８２８と電気的に結合されてよい。１つ又は複数のインターコネクト層８５１−８５７は、ＩＣデバイス８００のメタライゼーションスタック（「ＩＬＤスタック」とも称される）８１９を形成してよい。いくつかの実施形態において、１つ又は複数のループアンテナ１０４は、本明細書において開示される技術のいずれかに従って、インターコネクト層８５１−８５７の１つ又は複数に配置されてよい。
【００４５】
インターコネクト構造８２８は、インターコネクト層８５１−８５７内に配置され、多様な設計に従って、電気信号を伝送してよい。（具体的には、配置は、図８に示されるインターコネクト構造８２８の具体的な構成に限定されるものではない。）具体的な数のインターコネクト層８５１−８５７が図８に示されているが、本開示の実施形態は、示されるものより多くの又はこれより少ないインターコネクト層を有するＩＣデバイスを含む。
【００４６】
いくつかの実施形態において、インターコネクト構造８２８は、金属のような導電性材料で充填されたライン８２８ａ及び／又はビア８２８ｂを含んでよい。ライン８２８ａは、デバイス層８０４が形成される基板８０２の面と実質的に平行な面の方向に、電気信号を伝送するように配置されてよい。例えば、ライン８２８ａは、図８の観点から、ページの奥及び手前に向かう方向に、電気信号を伝送してよい。ビア８２８ｂは、デバイス層８０４が形成される基板８０２の面と実質的に垂直な面の方向に、電気信号を伝送するように配置されてよい。いくつかの実施形態において、ビア８２８ｂは、異なるインターコネクト層８５１−８５７のライン８２８ａを共に電気的に結合してよい。実施形態において、ライン８２８ａは、デバイス層８０４のアンテナドライバ回路から、デバイス層８０４のアンテナドライバをオンチップループアンテナ１０４と接続するビア８２８ｂへ、アンテナドライバ信号を伝送してよい。
【００４７】
メタライゼーションスタック８１９は、図８に示されるように、インターコネクト構造８２８間に配置される誘電体材料８２６を含んでよい。いくつかの実施形態において、インターコネクト層８５１−８５７の異なるものにおけるインターコネクト構造８２８の間に配置される誘電体材料８２６は、異なる組成を有してよい。他の実施形態において、異なるインターコネクト層８５１−８５７間の誘電体材料８２６の組成は、同じであってよい。
【００４８】
第１のインターコネクト層８５１（金属１又は「Ｍ１」と称される）は、デバイス層８０４上に直接形成されてよい。いくつかの実施形態において、第１のインターコネクト層８０６は、示されるように、ライン８２８ａ及び／又はビア８２８ｂを含んでよい。第１のインターコネクト層８０６のライン８２８ａは、デバイス層８０４のコンタクト（例えばＳ／Ｄコンタクト８２４）と結合されてよい。
【００４９】
第２のインターコネクト層８５２（金属２又は「Ｍ２」と称される）は、第１のインターコネクト層８０６上に直接形成されてよい。
【００５０】
第３のインターコネクト層８１０（金属３又は「Ｍ３」と称される）（及び要望に応じて、追加のインターコネクト層）は、第２のインターコネクト層８０８又は第１のインターコネクト層８０６に関して説明された同様の技術及び構成に従って、第２のインターコネクト層８０８上に連続的に形成されてよい。いくつかの実施形態において、ＩＣデバイス８００のメタライゼーションスタック８１９において「より高い」（すなわち、デバイス層８０４からより離れた）インターコネクト層は、より厚くてよい。
【００５１】
図８は、７つのインターコネクト層（例えばＭ１  ８５１からＭ７  ８５７）を示す。図８に示される実施形態において、第６のインターコネクト層Ｍ６  ８５６は、（他の「より低い」インターコネクト層のライン及びビアを通して）ライン８２８ａをデバイス層８０４と結合するビア８２８ｂを含んでよい。ライン８２８ａ及びビア８２８ｂは、明確性を目的として、各インターコネクト層内（例えば、第２のインターコネクト層８０８内）で構造的に線引きされているが、いくつかの実施形態において、ライン８２８ａ及びビア８２８ｂは、構造的に及び／又は物質的に連続してよい（例えば、デュアルダマシンプロセス中に同時に充填されてよい）。他の実施形態において、ライン及びインターコネクト層の任意の組み合わせのインターコネクトを用いて、デバイス層８０４は、オンチップループアンテナ１０４を集積回路８４０と電気的に結合してよい。オンチップループアンテナ１０４（２つのループを示す）は、第７のインターコネクト層（Ｍ７  ８５７）に配置される。オンチップループアンテナ１０４は、第６のインターコネクト層Ｍ６  ８５６のビア８２８ｃによって、第５のインターコネクト層Ｍ５  ８５５のグランド面８３０と結合されてよい。グランド面８３０の位置は、単なる例として、Ｍ６  ８５６インターコネクト層中に示されている。グランド面８３０は、ＩＣデバイスの他の層、複数の層、及び／又は他の部分に位置してよいことを理解されたい。
【００５２】
ＩＣデバイス８００は、半田レジスト材料８３４（例えば、ポリイミド又は同様の材料）及びインターコネクト層８５１−８５７上に形成された１つ又は複数の伝導性コンタクト８３６を含んでよい。図８において、伝導性コンタクト８３６は、接合パッドの形をとるものとして示されている。伝導性コンタクト８３６は、インターコネクト構造８２８と電気的に結合され、トランジスタ８４２の電気信号の他の外部デバイスへ伝送するように構成されてよい。例えば、半田接合は、１つ又は複数の伝導性コンタクト８３６上に形成され、ＩＣデバイス８００を含むチップを他のコンポーネント（例えば回路基板）と機械的及び／又は電気的に結合してよい。ＩＣデバイス８００は、インターコネクト層８５１−８５７から電気信号を伝送する追加的又は代替的な構造を含んでよい。例えば、伝導性コンタクト８３６は、外部コンポーネントに電気信号を伝送する他の類似機能（例えばポスト）を含んでよい。
【００５３】
本説明の主題は、必ずしも図１〜８に示される具体的な用途に限定されるものではないことを理解されたい。主題は、当業者であれば理解されるように、他の小型電子デバイス及びアセンブリの用途、ならびに適切な熱除去の用途に適用されてよい。
【００５４】
要約書で説明される事項を含む、示された本開示の実装の上述の説明は、包括的であること、又は開示された厳密な形式に開示を限定することを意図するものではない。本開示の具体的な実装及び例は、本明細書において、例示目的で説明されており、当業者であれば理解するように、様々な等価の変形が、本開示の範囲内で可能である。
【００５５】
図示される機能の相対的なサイズは、縮尺通りに示されていない。
【００５６】
以下の段落は、本明細書において開示される様々な実施形態の例を提供する。
【００５７】
例１は、アンテナドライバ回路と、アンテナドライバ回路を囲むループアンテナと、アンテナドライバ回路をループアンテナと電気的に接続するインターコネクトと、を含む集積回路チップである。
【００５８】
例２は、例１の主題を含んでよく、プロセッサコア回路をさらに含んでよい。ループアンテナは、プロセッサコア回路を囲む。
【００５９】
例３は、例１−２のいずれかの主題を含んでよく、インダクタをさらに含んでよい。ループアンテナは、インダクタを囲む。
【００６０】
例４は、例１−３のいずれかの主題を含んでよい。ループアンテナは、アンテナドライバ回路を囲む複数のループを含む。
【００６１】
例５は、例１−４のいずれかの主題を含んでよく、グランド面をさらに含み、グランド面は、１つ又は複数の金属ビアによって、アンテナドライバ回路及びループアンテナと電気的に結合される。
【００６２】
例６は、例１−５のいずれかの主題を含んでよい。ループアンテナは、銅を含む。
【００６３】
例７は、例１−６のいずれかの主題を含んでよい。ループアンテナは、１つ又は複数の金属層を占める金属を含む。
【００６４】
例８は、例７の主題を含んでよい。ループアンテナは、Ｍ７金属層に少なくとも１つのループを含む。
【００６５】
例９は、例１−８のいずれかの主題を含んでよい。アンテナドライバは、ループアンテナを差動駆動する。
【００６６】
例１０は、例１−９のいずれかの主題を含んでよい。ループアンテナは、アンテナドライバのインピーダンスと実質的に同様のインピーダンスを含む。
【００６７】
例１１は、プリント回路基板及び集積回路チップを含む半導体パッケージである。集積回路チップは、半導体基板と、集積回路と、集積回路を囲むループアンテナと、を含む。半導体パッケージは、集積回路チップを封入する金属シールドをさらに含む。
【００６８】
例１２は、例１１の主題を含んでよい。集積回路チップは、プリント回路基板と結合されるフリップチップインタフェースを含む。
【００６９】
例１３は、例１１−１２のいずれかの主題を含んでよい。ループアンテナは、半導体基板の金属７層に位置し、プリント回路基板に近接して位置する。
【００７０】
例１４は、例１１−１３のいずれかの主題を含んでよい。金属シールドは、電磁放射がシールドから発することを防止する。
【００７１】
例１５は、例１１−１４のいずれかの主題を含んでよい。ループアンテナは、プリント回路基板を通して電磁エネルギーを放射する。
【００７２】
例１６は、例１１−１５のいずれかの主題を含んでよい。集積回路は、アンテナドライバ回路を含む。
【００７３】
例１７は、例１６の主題を含んでよい。アンテナドライバ回路は、アンテナを差動駆動する。
【００７４】
例１８は、例１１−１７のいずれかの主題を含んでよい。半導体基板は、集積回路及びループアンテナと電気的に結合されるグランド面を含む。
【００７５】
例１９は、例１１−１８のいずれかの主題を含んでよい。半導体基板は、インダクタをさらに含む。
【００７６】
例２０は、例１１−１９のいずれかの主題を含んでよい。集積回路チップは、第１の半導体基板、第１のループアンテナ、及び第１の集積回路を含む第１の集積回路チップである。半導体パッケージは、第２の半導体基板、第２の集積回路、及び第２の集積回路を囲む第２のループアンテナを含む第２の集積回路チップをさらに含む。
【００７７】
例２１は、例２０の主題を含んでよく、第１のループアンテナ及び第２のループアンテナと電気的に結合される共通グランド面をさらに含む。
【００７８】
例２２は、シリコン基板に集積されるループアンテナを製造するための方法である。方法は、予め定められた集積回路の出力インピーダンス値を推定する段階と、推定された出力インピーダンス値に基づいて、ループアンテナの１つ又は複数の物理的特性を決定する段階と、半導体製造プロセスによって、集積回路を形成する段階と、半導体プロセスによって、集積回路と同じ半導体基板内にループアンテナを形成する段階と、を含む。
【００７９】
例２３は、例２２の主題を含んでよい。ループアンテナは、金属層の一部として形成される。
【００８０】
例２４は、例２３の主題を含んでよい。金属層は、Ｍ７金属層を含む。
【００８１】
例２５は、例２２−２４のいずれかの主題を含んでよい。１つ又は複数の物理的特性を決定する段階は、集積回路の推定された出力インピーダンスに基づいて、ループアンテナの厚さ、幅、組成、又はループの数を決定する段階を含む。
【図１】
2019062522.tif 000003
【図２】
2019062522.tif 000004
【図３Ａ】
2019062522.tif 000005
【図３Ｂ】
2019062522.tif 000006
【図４】
2019062522.tif 000007
【図５Ａ】
2019062522.tif 000008
【図５Ｂ】
2019062522.tif 000009
【図６】
2019062522.tif 000010
【図７】
2019062522.tif 000011
【図８】
2019062522.tif 000012
【外国語明細書】
2019062522000001.pdf