(57)【要約】【課題】スパッタリング装置に種々のパルスパターンでパルス電圧を出力できるパルス電源装置を提供する。【解決手段】スパッタリング用パルス電源装置１ａは、三相交流電源５から値の異なる直流電圧を生成し、相互に並列接続されて、ターゲット側接続端子５３−基板側接続端子５４間に接続される直流電源１０ａ〜１０ｃと、直流電源１０ａ〜１０ｃ−ターゲット側接続端子５３間に介在するパルス生成スイッチ２４ａ〜２４ｃと、ターゲット側接続端子５３−基板側接続端子５４間に介在する短絡スイッチ３６と、制御部４９とを備える。制御部４９は、制御サイクルについて設定されたオンオフパターンに従ってパルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のオンオフを制御する。【選択図】図１
2019143230.tif 000002
【特許請求の範囲】
【請求項１】
スパッタリング装置のターゲット電極に接続されるターゲット側接続端子と、
前記スパッタリング装置の基板電極に接続される基板側接続端子と、
共通の交流電源から値の異なる直流電圧を生成し、相互に並列接続されて、前記ターゲット側接続端子と前記基板側接続端子との間に接続される３以上の直流電源と、
各直流電源の各出力端子と前記ターゲット側接続端子との間に介在する複数のパルス生成スイッチと、
前記ターゲット側接続端子と前記基板側接続端子との間を短絡させる短絡スイッチと、
制御サイクルにおける前記パルス生成スイッチ及び前記短絡スイッチのオンオフパターンを、前記パルス生成スイッチ及び前記短絡スイッチが同時にオンになることを禁止しつつ、設定可能とし、設定されたオンオフパターンに従って前記パルス生成スイッチ及び前記短絡スイッチのオンオフを制御する制御部とを備えることを特徴とするスパッタリング用パルス電源装置。
【請求項２】
スパッタリング装置のターゲット電極に接続されるターゲット側接続端子と、
前記スパッタリング装置の基板電極に接続される基板側接続端子と、
共通の交流電源から値の異なる直流電圧を生成し、相互に直列に接続されて、前記ターゲット側接続端子と前記基板側接続端子との間の直列回路を構成する３以上の直流電源と、
各直流電源ごとに設けられ、前記直列回路への各直流電源の組み込み及び前記直列回路からの各直流電源の離脱を切り替える複数のパルス生成スイッチと、
前記ターゲット側接続端子と前記基板側接続端子との間を短絡させる短絡スイッチと、
制御サイクルにおける前記パルス生成スイッチ及び前記短絡スイッチのオンオフパターンを、前記パルス生成スイッチ及び前記短絡スイッチが同時にオンになることを許容しつつ、設定可能とし、設定されたオンオフパターンに従って前記パルス生成スイッチ及び前記短絡スイッチのオンオフを制御する制御部とを備えることを特徴とするスパッタリング用パルス電源装置。
【請求項３】
請求項１又は２に記載のスパッタリング用パルス電源装置において、
前記３以上の直流電源には、負の直流電圧を生成する２以上の直流電源と、正の直流電圧を生成する少なくとも１つの直流電源とが含まれていることを特徴とするスパッタリング用パルス電源装置。
【請求項４】
請求項３に記載のスパッタリング用パルス電源装置において、
前記制御部は、前記ターゲット側接続端子と前記基板側接続端子との間の極性を反転させるときは、反転に先立ち、前記短絡スイッチをオンにすることを特徴とするスパッタリング用パルス電源装置。
【請求項５】
請求項１〜４のいずれか１項に記載のスパッタリング用パルス電源装置において、
前記制御部は、前記制御サイクルにおける各パルス生成スイッチ及び前記短絡スイッチのオンオフの切替時刻を設定可能になっていることを特徴とするスパッタリング用パルス電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜を行うスパッタリング装置の電源として使用されるパルス電源装置に関する。
【背景技術】
【０００２】
スパッタリング装置における成膜生成方法として、ＨｉＰＩＭＳ（High Power Impulse Magnetron Sputtering）等の高電力パルススパッタによる成膜生成方法が知られている。
【０００３】
一方、成膜製品の製造に先立って、基板（「母材」ともいう。）とターゲットとの間にどのようなパルスを供給した時に、適切な成膜を形成できるかを試験する必要がある。
【０００４】
特許文献１は、スパッタリング用パルス電源装置が出力する各種のパルスパターンを開示している。しかしながら、特許文献１は、そのような各種のパルスパターンを出力するスパッタリング用パルス電源装置の具体的構成を開示していない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２６９６４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のスパッタリング用パルス電源装置は、所定の直流電圧を生成する直流電源からパルス電圧及びパルス幅が固定されているパルスしか出力できないものになっている。
【０００７】
本発明の目的は、種々のパルスパターンで高電力パルスを出力することができるスパッタリング用パルス電源装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明のスパッタリング用パルス電源装置は、
スパッタリング装置のターゲット電極に接続されるターゲット側接続端子と、
前記スパッタリング装置の基板電極に接続される基板側接続端子と、
共通の交流電源から値の異なる直流電圧を生成し、相互に並列接続されて、前記ターゲット側接続端子と前記基板側接続端子との間に接続される３以上の直流電源と、
各直流電源の各出力端子と前記ターゲット側接続端子との間に介在する複数のパルス生成スイッチと、
前記ターゲット側接続端子と前記基板側接続端子との間を短絡させる短絡スイッチと、
制御サイクルにおける前記パルス生成スイッチ及び前記短絡スイッチのオンオフパターンを、前記パルス生成スイッチ及び前記短絡スイッチが同時にオンになることを禁止しつつ、設定可能とし、設定されたオンオフパターンに従って前記パルス生成スイッチ及び前記短絡スイッチのオンオフを制御する制御部とを備えることを特徴とする。
【０００９】
本発明によれば、共通の交流電源から値の異なる直流電圧を生成する３以上の直流電源が、相互に並列接続されて、ターゲット側接続端子と基板側接続端子との間に接続される。また、パルス生成スイッチが各直流電源ごとに設けられるとともに、短絡スイッチが設けられる。そして、制御部は、パルス生成スイッチ及び短絡スイッチのオンオフパターンを、パルス生成スイッチ及び短絡スイッチが同時にオンになることを禁止しつつ、設定可能とし、設定されたオンオフパターンに従ってパルス生成スイッチ及び短絡スイッチのオンオフを制御する。これにより、本発明のスパッタリング用パルス電源装置は、種々のパルスパターンで高電力パルスを出力することができる。
【００１０】
本発明の別のスパッタリング用パルス電源装置は、
スパッタリング装置のターゲット電極に接続されるターゲット側接続端子と、
前記スパッタリング装置の基板電極に接続される基板側接続端子と、
共通の交流電源から値の異なる直流電圧を生成し、相互に直列に接続されて、前記ターゲット側接続端子と前記基板側接続端子との間の直列回路を構成する３以上の直流電源と、
各直流電源ごとに設けられ、前記直列回路への各直流電源の組み込み及び前記直列回路からの各直流電源の離脱を切り替える複数のパルス生成スイッチと、
前記ターゲット側接続端子と前記基板側接続端子との間を短絡させる短絡スイッチと、
制御サイクルにおける前記パルス生成スイッチ及び前記短絡スイッチのオンオフパターンを、前記パルス生成スイッチ及び前記短絡スイッチが同時にオンになることを許容しつつ、設定可能とし、設定されたオンオフパターンに従って前記パルス生成スイッチ及び前記短絡スイッチのオンオフを制御する制御部とを備えることを特徴とする。
【００１１】
本発明によれば、共通の交流電源から値の異なる直流電圧を生成する３以上の直流電源が、相互に直列に接続されて、ターゲット側接続端子と基板側接続端子との間で直列回路を構成する。また、各パルス生成スイッチが、直列回路への各直流電源の組み込み及び直列回路からの各直流電源の離脱を切り替える。そして、制御部は、パルス生成スイッチ及び短絡スイッチのオンオフパターンをパルス生成スイッチ及び短絡スイッチが同時にオンになることを許容しつつ、設定可能とし、設定されたオンオフパターンに従ってパルス生成スイッチ及び短絡スイッチのオンオフを制御する。これにより、本発明のスパッタリング用パルス電源装置は、種々のパルスパターンで高電力パルスを出力することができる。
【００１２】
本発明のスパッタリング用パルス電源装置において、前記３以上の直流電源には、負の直流電圧を生成する２以上の直流電源と、正の直流電圧を生成する少なくとも１つの直流電源とが含まれていることが好ましい。
【００１３】
この構成によれば、スパッタリング用パルス電源装置は、負の直流電圧を生成する２以上の直流電源と共に、正の直流電圧を生成する少なくとも１つの直流電源を備える。これにより、スパッタリング装置に出力する高電力パルスのパルスパターンを一層改善することができる。
【００１４】
本発明のスパッタリング用パルス電源装置において、前記制御部は、前記ターゲット側接続端子と前記基板側接続端子との間の極性を反転させるときは、反転に先立ち、前記短絡スイッチをオンにすることが好ましい。
【００１５】
この構成によれば、ターゲット側接続端子と基板側接続端子との間の極性を反転する場合、間に短絡スイッチによる短絡期間が挿入される。該短絡期間は、反転前の直流電源と反転後の直流電源との緩衝期間及びオンオフ切替期間として作用するので、切替を円滑化することができる。
【００１６】
本発明のスパッタリング用パルス電源装置において、前記制御部は、前記制御サイクルにおける各パルス生成スイッチ及び前記短絡スイッチのオンオフの切替時刻を設定可能になっていることが好ましい。
【００１７】
この構成によれば、制御サイクルにおける各パルス生成スイッチ及び短絡スイッチのオンオフの切替時刻が設定される。これにより、制御サイクルにおけるパルス生成スイッチ及び短絡スイッチのオンオフパターンを円滑に設定することができる。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態の構成図。
【図２】第１実施形態のスパッタリング用パルス電源装置が出力するパルスパターンの一例を示す図。
【図３】第２実施形態の構成図。
【図４】第２実施形態のスパッタリング用パルス電源装置が出力するパルスパターンの一例を示す図。
【発明を実施するための形態】
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態としてのスパッタリング用パルス電源装置１ａの構成図である。スパッタリング用パルス電源装置１ａ及び図３で後述するスパッタリング用パルス電源装置１ｂは、適切な成膜を生成するための高電圧のパルスパターンを試験するスパッタリング装置１００への電源として使用される。
【００２０】
スパッタリング用パルス電源装置１ａは、三相交流電源５と、３つの直流電源１０ａ〜１０ｃとを備える。直流電源１０ａ〜１０ｃは、相互に並列接続され、共通の三相交流電源５からそれぞれ異なる直流電圧Ｖａｏ〜直流電圧Ｖｃｏを生成する。
【００２１】
直流電源１０ａ〜１０ｃは、生成する直流電圧Ｖａｏ〜直流電圧Ｖｃｏが異なるものの、ハードウェアの構成は同一となっている。したがって、直流電源１０ａの構成のみを説明し、直流電源１０ｂ，１０ｃについては、構成の説明を省略する。なお、直流電源１０ｂ，１０ｃの構成要素において直流電源１０ａの構成要素と対応する構成要素は、直流電源１０ａの構成要素に付けた符号と同一の符号を付けている。
【００２２】
直流電源１０ａは、その構成自体は周知である。直流電源１０ａは、三相全波整流回路１３と、コンデンサ１４とを含む。三相全波整流回路１３は、三相交流電源５の三相交流電圧を直流電圧Ｖａｉに変換する。コンデンサ１４は、直流電圧Ｖａｉを安定化する。
【００２３】
ＤＣ−ＤＣコンバータ１７は、直流電圧Ｖａｉを直流電圧Ｖａｏに変換する。直流電源１０ａ〜１０ｃにおける値を例示すると、次のとおりである。直流電圧Ｖａｉ，Ｖｂｉ，Ｖｃｉは、共に２８０Ｖである。Ｖａｏは１０００Ｖ、直流電圧Ｖｂｏは５００Ｖ、直流電圧Ｖｃｏは１０００Ｖである。
【００２４】
直流電源１０ａは、正の直流電圧を生成する直流電源として、直流電圧Ｖａｏの負側がアース（０Ｖ）に接続されている。直流電源１０ｂ，１０ｃは、負の直流電圧を生成する直流電源として、直流電圧Ｖｂｏ，Ｖｃｏの正側がアースに接続されている。
【００２５】
直流電源１０ａ〜１０ｃは、正負一対の出力端子を有する。図１では、アースに接続されていない方の出力端子（電圧≠０Ｖ）を出力端子２０ａ〜２０ｃとして示している。
【００２６】
出力端子２０ａ〜２０ｃは、それぞれピーク電流検出器２７ａ〜２７ｃを経て共通の保護回路３０へ接続されている。保護回路３０は、相互に並列に接続された抵抗３１及びスイッチ３２を備える。短絡スイッチ３６は、保護回路３０の入力側の端子とアースとの間に介在して、オン時では、両者間を短絡させる。
【００２７】
バイアス電源３９は、その具体的な構成は直流電源１０ａと同一であり、バイアス電圧Ｖｕｏの値が直流電圧Ｖａｏ，Ｖｂｏ，Ｖｃｏの値と相違している。バイアス電源３９は、バイアス電圧Ｖｕｏをバイアスパルス生成スイッチ４０の一端に出力する。バイアスパルス生成スイッチ４０の他端は、後述のバイアス端子５５に接続されている。
【００２８】
保護器４５は、ピーク電流検出器２７ａ〜２７ｃからそれらが検出したピーク電圧を入力される。そして、いずれのピーク電圧も閾値未満であるときは、保護回路３０のスイッチ３２をオンに維持する。すなわち、抵抗３１の両端を短絡させる。一方、ピーク電流検出器２７ａ〜２７ｃの検出したピーク電流のいずれかが閾値以上であるときは、保護回路３０のスイッチ３２をオフにして、電流を抵抗３１に流す。これにより、スパッタリング用パルス電源装置１ａからスパッタリング装置１００に過大電流が供給されることが阻止される。
【００２９】
スパッタリング用パルス電源装置１ａのユーザは、スパッタリング用パルス電源装置１ａの作動開始に先立ち、制御部４９に予め所定の設定値を設定することができるようになっている。ユーザが設定した設定値は、制御部４９の制御プログラムが実行時に参照し、該制御プログラムは、設定値に対応するオンオフパターンでパルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のオンオフを切り替える。設定値の具体例は、図２のパルスパターンを参照して後述する。
【００３０】
スパッタリング装置１００は、説明の便宜上、図１においてスパッタリング用パルス電源装置１ａ内に組み込まれて図示されている。現実には、スパッタリング用パルス電源装置１ａは、スパッタリング装置１００に外部接続され、スパッタリング用パルス電源装置１ａとスパッタリング装置１００とは、配線で接続されているのみで、適宜分離できるようになっている。
【００３１】
スパッタリング装置１００は、スパッタリング装置として構成自体は周知である。なお、このスパッタリング装置１００は、成膜試験機として使用されるものであり、成膜製品の製造に使用するものとは別のものである。
【００３２】
スパッタリング装置１００は、真空室１０１内に、ターゲット電極１０２、基板電極１０３及びバイアス電極１０４を備える。ターゲット電極１０２は、真空室１０１内においてターゲットに接続される。基板電極１０３及びバイアス電極１０４は、成膜試験の実施時には、真空室１０１内において基板（図示せず）に接続される。
【００３３】
スパッタリング用パルス電源装置１ａは、全体の出力端子としてターゲット側接続端子５３、基板側接続端子５４及びバイアス端子５５を備えている。スパッタリング用パルス電源装置１ａのターゲット側接続端子５３、基板側接続端子５４及びバイアス端子５５は、それぞれターゲット電極１０２、基板電極１０３及びバイアス電極１０４に接続される。
【００３４】
図２は、スパッタリング用パルス電源装置１ａと接続されたスパッタリング装置１００のターゲット電極１０２の電圧波形を示している。スパッタリング装置１００の基板電極１０３は、スパッタリング用パルス電源装置１ａの基板側接続端子５４に接続されているとともに、アース電位としての０Ｖに維持されている。したがって、スパッタリング装置１００のターゲット電極１０２の電位としての電圧は、スパッタリング用パルス電源装置１ａのターゲット側接続端子５３の出力電圧Ｖｓに一致する。
【００３５】
スパッタリング用パルス電源装置１ａは、設定されたプログラムに従って各制御サイクル（制御周期）のパルス生成スイッチ２４ａ〜２４ｃ、短絡スイッチ３６及びバイアスパルス生成スイッチ４０のオンオフを切り替えて、出力電圧Ｖｓを制御する。
【００３６】
スパッタリング用パルス電源装置１ａは、バイアスパルス生成スイッチ４０のオンオフの切替も実施するが、説明の簡単化のために、スパッタリング用パルス電源装置１ａがスパッタリング装置１００にバイアス電圧を供給しない場合について説明する。なお、その場合、バイアスパルス生成スイッチ４０はオフに維持され、スパッタリング用パルス電源装置１ａは、各制御サイクルにおいてパルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のオンオフを制御プログラムに従って切り替える。
【００３７】
制御サイクルにおけるスパッタリング用パルス電源装置１ａによるパルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のオンオフの切替態様は、制御サイクルのオンオフパターンに対応し、かつスパッタリング用パルス電源装置１ａがスパッタリング装置１００に出力するパルスパターンに対応する。
【００３８】
スパッタリング用パルス電源装置１ａのユーザは、スパッタリング装置１００における成膜試験において、最適なパルスパターンを見出すために、所定の条件付きで制御サイクルにおけるパルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のオンオフパターンを任意に設定可能になっている。
【００３９】
本発明の第１実施形態としてのスパッタリング用パルス電源装置１ａにおける所定の条件とは、オンオフパターンは、制御サイクルの任意の時点で、パルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６が同時にオンになることを禁止するという条件である。換言すると、制御サイクルの任意の時点では、パルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のうちオンになるのは、１つだけである。
【００４０】
図２において、パルス生成スイッチ２４ａは、時刻ｔ２−時刻ｔ３の期間と、時刻ｔ６−時刻ｔ７の期間とでオンになり、パルスＰａを生成する。パルス生成スイッチ２４ｂは、時刻ｔ４−時刻ｔ５の期間と、時刻ｔ８−時刻ｔ９の期間とでオンになり、パルスＰｂを生成する。パルス生成スイッチ２４ｃは、時刻ｔ０−時刻ｔ１の期間にオンになり、パルスＰｃを生成する。その他の期間としての時刻ｔ０−時刻ｔ１の期間と、時刻ｔ３−時刻ｔ４の期間と、時刻ｔ５−時刻ｔ６の期間と、時刻ｔ７−時刻ｔ８の期間と、時刻ｔ９以降の期間とは、すなわち出力電圧Ｖｓが０Ｖである期間は、短絡スイッチ３６がオンにされている期間である。
【００４１】
なお、時刻ｔ０〜時刻ｔ９は、制御周期Ｔｃ内のオンオフの切替時刻として制御周期Ｔｃの開始時刻を時刻ｔ０として、該時刻ｔ０からの経過時間でも表すことができる。その場合、経過時間換算の時刻ｔ０は、０となる。
【００４２】
スパッタリング用パルス電源装置１ａでは、制御周期Ｔｃの長さと共に、制御周期Ｔｃ内の任意の時刻でのパルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のオン又はオフを設定することができる。これにより、制御サイクルにおけるパルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のオンオフ切替としてのオンオフパターンを任意に設定することができる。制御サイクルのオンオフパターンは、制御サイクルのパルスパターンを意味する。スパッタリング用パルス電源装置１ａの作動期間では、制御プログラムは、ユーザの設定値を参照して、パルス生成スイッチ２４ａ〜２４ｃ及び短絡スイッチ３６のオンオフの切替を実施する。
【００４３】
（第２実施形態）
図３は、本発明の第２実施形態としてのスパッタリング用パルス電源装置１ｂの構成図である。スパッタリング用パルス電源装置１ｂにおいて、スパッタリング用パルス電源装置１ａの要素と同一の要素は、スパッタリング用パルス電源装置１ａの要素に付けた符号と同一の符号を付けて、説明は省略する。
【００４４】
直流電源１０ａ〜１０ｃは、直流電圧Ｖａｏ〜直流電圧Ｖｃｏの正側及び負側の出力端子の対として出力端子６０ａ，６１ａの対、出力端子６０ｂ，６１ｂの対、及び出力端子６０ｃ，６１ｃの対を備える。
【００４５】
ピーク電流検出器６７は、スパッタリング用パルス電源装置１ａのピーク電流検出器２７ａ〜２７ｃに置き換わるものである。ピーク電流検出器６７は、保護回路３０とパルス生成スイッチ６４ａとの間に介在している。保護器４５は、ピーク電流検出器６７が検出したピーク電流に基づいて保護回路３０のスイッチ３２のオンオフを制御する。ピーク電流が閾値以上になったとき、スイッチ３２はオンからオフに切り替えられて、電流は抵抗３１を流れる。この結果、電流は低下し、スパッタリング用パルス電源装置１ｂからスパッタリング装置１００に過大電流が供給されることが防止される。
【００４６】
スパッタリング用パルス電源装置１ｂは、スパッタリング用パルス電源装置１ａのパルス生成スイッチ２４ａ〜２４ｃに代えてパルス生成スイッチ６４ａ〜６４ｃを備える。パルス生成スイッチ６４ａ〜６４ｃは、それぞれ直流電源１０ａ〜１０ｃに対応付けられている。
【００４７】
接続線６３ａは、出力端子６１ａとパルス生成スイッチ６４ｂとを接続する。接続線６３ｂは、出力端子６０ａとパルス生成スイッチ６４ｃとを接続する。接続線６３ｃは、出力端子６０ｃと基板側接続端子５４とを接続する。
【００４８】
パルス生成スイッチ６４ａは、ピーク電流検出器６７を出力端子６０ａ，６１ａのいずれかに接続する。パルス生成スイッチ６４ｂは、接続線６３ａを出力端子６０ｂ，６１ｂのいずれかに接続する。パルス生成スイッチ６４ｃは、接続線６３ｂを出力端子６０ｃ，６１ｃのいずれかに接続する。
【００４９】
直流電源１０ａ〜１０ｃは、接続線６３ａ〜接続線６３ｃにより相互に直列に接続されて、直列回路（以下、「主直列回路」という。）を構成する。パルス生成スイッチ６４ａ〜６４ｃは、それぞれ主直列回路への直流電源１０ａ〜１０ｃの組み込み及び主直列回路からの直流電源１０ａ〜１０ｃの離脱を切り替える。
【００５０】
パルス生成スイッチ６４ａ〜６４ｃは、直流電源１０ａ〜１０ｃを主直列回路から離脱させるときは、直流電源１０ａ〜１０ｃをバイパスする側の出力端子６１ａ，６０ｂ，６０ｃを選択する。パルス生成スイッチ６４ａ〜６４ｃは、直流電源１０ａ〜１０ｃを主直列回路に組み込むときは、直流電源１０ａ〜１０ｃを経由する側の出力端子６０ａ，６１ｂ，６１ｃを選択する。
【００５１】
スパッタリング用パルス電源装置１ｂの作用について説明する。パルス生成スイッチ６４ａ〜６４ｃは、電源１０ａ〜１０ｃにそれぞれ対応して設けられている。パルス生成つスイッチ６４ａ〜６４ｃは、電源１０ａ〜１０ｃ側の接点とバイパス側（接続線６３ａ〜６３ｃ側）の接点とを有している。電源１０ａ〜１０ｃ側の接点が接続されたときは、電源１０ａ〜１０ｃのうち接続された電源がターゲット側接続端子５３−基板側接続端子５４間の直列回路に組み込まれる。この結果、該接続された電源の直流電圧Ｖａｏ，−Ｖｂｏ，Ｖｃｏがターゲット側接続端子５３の出力電圧Ｖｓに重畳される。
【００５２】
これに対し、スイッチ６４ａ〜６４ｃにおいて接続線６３ａ〜６３ｃ側の接点が接続されたときは、電源１０ａ〜１０ｃは、該接続により直列回路から離脱し、電源１０ａ〜１０ｃのうち離脱した電源の直流電圧Ｖａｏ，−Ｖｂｏ，Ｖｃｏがターゲット側接続端子５３の出力電圧Ｖｓにおける重畳の成分から除外される。こうして、スイッチ６４ａ〜６４ｃのオンオフの組合わせにより電源１０ａ〜１０ｃの直流電圧Ｖａｏ，−Ｖｂｏ，Ｖｃｏを任意に重畳した出力電圧Ｖｓを出力することができる。
【００５３】
図４は、スパッタリング用パルス電源装置１ｂと接続されたスパッタリング装置１００のターゲット電極１０２の電圧波形を示している。図２との相違点についてのみ説明する。
【００５４】
スパッタリング用パルス電源装置１ｂのユーザは、スパッタリング装置１００における成膜製造試験において、最適なパルスパターンを見出すために、制御サイクルにおけるパルス生成スイッチ６４ａ〜６４ｃ及び短絡スイッチ３６のオンオフパターンを任意に設定可能になっている。
【００５５】
本発明の第１実施形態としてのスパッタリング用パルス電源装置１ａでは、制御サイクルにおけるパルス生成スイッチ６４ａ〜６４ｃ及び短絡スイッチ３６のオンオフパターンを任意に設定する場合において所定の条件があった。これに対して、本発明の第２実施形態としてのスパッタリング用パルス電源装置１ｂでは、条件が緩和されている。すなわち、ユーザは、制御部４９に対し、制御サイクルの任意の時点で、パルス生成スイッチ６４ａ〜６４ｃのうちの２以上がオンになることを許容して、オンオフパターンを設定することができる。
【００５６】
ただし、パルス生成スイッチ６４ａ〜６４ｃの少なくとも１つと短絡スイッチ３６とが同一時点で同時にオンになることは禁止される。同時にオンになると、直流電源１０ａ〜１０ｃのいずれかと短絡スイッチ３６とによりループ回路が形成されてしまうからである。
【００５７】
図４において、パルス生成スイッチ６４ａは、時刻ｔ３−時刻ｔ５の期間にオンになっている。パルス生成スイッチ６４ｂは、時刻ｔ０−時刻ｔ４の期間にオンになっている。パルス生成スイッチ６４ｃは、時刻ｔ１−時刻ｔ２の期間と、時刻ｔ６−時刻ｔ７の期間にオンになっている。時刻ｔ５−時刻ｔ６の期間と、時刻ｔ７以降の期間とは、すなわち、出力電圧Ｖｓが０Ｖになっている期間は、短絡スイッチ３６がオンにされる期間である。
【００５８】
この結果、時刻ｔ１−時刻ｔ２の期間の出力電圧Ｖｓは、パルスＰｂとパルスＰｃとを重畳したパルスとしてのパルスＰｂ＋パルスＰｃの電圧となる。時刻ｔ３−時刻ｔ４の期間の出力電圧Ｖｓは、パルスＰａとパルスＰｂとを重畳したパルスとしてのパルスＰａ＋パルスＰｂの電圧となる。
【００５９】
（変形例）
実施形態のスパッタリング用パルス電源装置１ａ，１ｂは、直流電源１０ａ〜１０ｃの３つの直流電源を備えている。これに対し、本発明では、直流電源の個数は４以上の複数であってもよい。
【００６０】
実施形態のスパッタリング用パルス電源装置１ａ，１ｂは、直流電源１０ａ〜１０ｃに共通の三相交流電源５を装備している。本発明が備える共通の交流電源は、単相交流電源であってもよい。
【００６１】
実施形態のスパッタリング用パルス電源装置１ａ，１ｂでは、負の直流電圧を生成する直流電源として直流電源１０ｂ，１０ｃの２つが、また、正の直流電圧を生成する直流電源として直流電源１０ａの１つが、それぞれ装備される。本発明では、負の直流電圧を生成する直流電源として２以上の直流電源が、また、正の直流電圧を生成する直流電源として少なくとも１つの直流電源が備えられれば、それぞれ２，１以外の別の個数にしてもよい。
【００６２】
実施形態のスパッタリング用パルス電源装置１ａ，１ｂでは、の極性が反転するときは、反転時に短絡スイッチ３６のオン期間を設けて、出力電圧Ｖｓ＝０Ｖにしている。本発明のスパッタリング用パルス電源装置は、極性の反転ごとの短絡スイッチのオン期間を省略することもできる。
【符号の説明】
【００６３】
１ａ，１ｂ・・・スパッタリング用パルス電源装置、５・・・三相交流電源（交流電源）、１０ａ〜１０ｃ・・・直流電源、２０ａ〜２０ｃ・・・出力端子、２４ａ〜２４ｃ，６４ａ〜６４ｃ・・・パルス生成スイッチ、３６・・・短絡スイッチ、３９・・・バイアス電源、４９・・・制御部、５３・・・ターゲット側接続端子、５４・・・基板側接続端子、５５・・・バイアス端子、１００・・・スパッタリング装置、１０２・・・ターゲット電極、１０３・・・基板電極、１０４・・・バイアス電極。
【図１】
2019143230.tif 000003
【図２】
2019143230.tif 000004
【図３】
2019143230.tif 000005
【図４】
2019143230.tif 000006