(57)【要約】【課題】画像処理を行うことができる表示装置を提供する。【解決手段】表示装置が有する各画素には記憶ノードが設けられ、当該記憶ノードに所望の補正信号が保持される。当該補正信号は外部機器にて算出され、各画素に書き込まれる。当該補正信号は容量結合によって画像信号に付加され、表示素子に供給される。したがって、表示素子では補正された画像を表示することができる。当該補正によって、画像のアップコンバートなどを行うことができる。【選択図】図１
2019211658.tif 000002
【特許請求の範囲】
【請求項１】
第１の画素と、第２の画素と、第３の画素と、光源と、を有する表示装置であって、
前記第１の画素は、第１の画素回路および第１の光変換層を有し、
前記第２の画素は、第２の画素回路および第２の光変換層を有し、
前記第３の画素は、第３の画素回路を有し、
前記光源は、第１乃至第３の画素に青色光を入射する機能を有し、
前記第１の画素は、前記青色光を赤色光に変換して外部に射出する機能を有し、
前記第２の画素は、前記青色光を緑色光に変換して外部に射出する機能を有し、
前記第３の画素は、前記青色光を透過して外部に射出する機能を有し、
前記第１乃至第３の画素回路は表示素子を有し、
前記第１乃至第３の画素回路は、第１の信号を格納する機能および前記第１の信号に第２の信号を付加させて第３の信号を生成する機能を有し、
前記表示素子は、前記第３の信号に基づいた動作を行う機能を有する表示装置。
【請求項２】
請求項１において、
前記青色光は４６０ｎｍ乃至５００ｎｍの範囲にピーク波長を有し、前記赤色光は６１０ｎｍ乃至７８０ｎｍの範囲にピーク波長を有し、前記緑色光は５００ｎｍ乃至５７０ｎｍの範囲にピーク波長を有する表示装置。
【請求項３】
請求項１または２において、
前記第１乃至第３の画素回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、前記表示素子と、を有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記第１の容量素子の一方の電極と電気的に接続され、
前記第１の容量素子の他方の電極は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソースまたはドレインの一方は、前記第２の容量素子の一方の電極と電気的に接続され、
前記第２の容量素子の一方の電極は、前記表示素子の一方の電極と電気的に接続されている表示装置。
【請求項４】
請求項３において、
少なくとも第２のトランジスタおよび前記第３のトランジスタは、チャネル形成領域に金属酸化物を有し、前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する表示装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記表示素子は、液晶素子である表示装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の表示装置と、カメラと、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
基板上に形成された金属酸化物を用いてトランジスタを構成する技術が注目されている。例えば、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２に開示されている。
【０００５】
また、オフ電流が極めて低いトランジスタをメモリセルに用いる構成の記憶装置が特許文献３に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１１−１１９６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
表示装置では高解像度化が進み、８Ｋ４Ｋ（画素数：７６８０×４３２０）解像度またはそれ以上の解像度で表示を行うことができるハードウェアが開発されている。一方で、高解像度の画像ソースは膨大となるため、一般に普及させるためには、撮像装置、記憶装置、通信装置などの周辺技術を整える必要もある。
【０００８】
高解像度の画像ソースを生成する別の技術として、アップコンバート等の画像補正がある。画像補正を行うことで、低解像度の画像を疑似的に高解像度の画像に変換することができる。画像補正は表示装置の周辺機器で行われるため、画像補正前の画像ソースを取り扱う機器には、従来の技術を利用することができる。
【０００９】
ただし、画像補正を行う機器では、膨大な画像データを解析して新たな画像データを生成するため、回路規模や消費電力が大きくなる問題がある。また、リアルタイムでの処理が追いつかず、表示の遅延が生じることもある。
【００１０】
画像補正は、このような問題を有するが、例えば、画像補正に関わる機能を複数の機器に分散させることで、消費電力や遅延などの問題を緩和できる可能性がある。また、画像補正に関する機能を表示装置に設けることで、周辺機器を削減することができる。
【００１１】
したがって、本発明の一態様では、画像処理を行うことができる表示装置を提供することを目的の一つとする。または、アップコンバート動作が行える表示装置を提供することを目的の一つとする。
【００１２】
または、低消費電力の表示装置を提供することを目的の一つとする。または、信頼性の高い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供することを目的の一つとする。または、上記表示装置の駆動方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】
本発明の一態様は、画像処理を行うことができる表示装置に関する。または、画像データを補正することのできる表示装置に関する。
【００１５】
本発明の一態様は、第１の画素と、第２の画素と、第３の画素と、光源と、を有する表示装置であって、第１の画素は、第１の画素回路および第１の光変換層を有し、第２の画素は、第２の画素回路および第２の光変換層を有し、第３の画素は、第３の画素回路を有し、光源は、第１乃至第３の画素に青色光を入射する機能を有し、第１の画素は、前記青色光を赤色光に変換して外部に射出する機能を有し、第２の画素は、前記青色光を緑色光に変換して外部に射出する機能を有し、第３の画素は、前記青色光を透過して外部に射出する機能を有し、第１乃至第３の画素回路は表示素子を有し、第１乃至第３の画素回路は、第１の信号を格納する機能および前記第１の信号に第２の信号を付加させて第３の信号を生成する機能を有し、表示素子は、前記第３の信号に基づいた動作を行う機能を有する表示装置である。
【００１６】
青色光は４６０ｎｍ乃至５００ｎｍの範囲にピーク波長を有し、前記赤色光は６１０ｎｍ乃至７８０ｎｍの範囲にピーク波長を有し、前記緑色光は５００ｎｍ乃至５７０ｎｍの範囲にピーク波長を有する。
【００１７】
第１乃至第３の画素回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、表示素子と、を有し、第１のトランジスタのソースまたはドレインの一方は、第１の容量素子の一方の電極と電気的に接続され、第１の容量素子の他方の電極は、第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第３のトランジスタのゲートと電気的に接続され、第３のトランジスタのソースまたはドレインの一方は、第２の容量素子の一方の電極と電気的に接続され、第２の容量素子の一方の電極は、表示素子の一方の電極と電気的に接続されている構成とすることができる。
【００１８】
少なくとも第２のトランジスタおよび前記第３のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
【００１９】
表示素子には液晶素子を用いることができる。
【発明の効果】
【００２０】
本発明の一態様を用いることで、画像処理を行うことができる表示装置を提供することができる。または、アップコンバート動作が行える表示装置を提供することができる。
【００２１】
または、低消費電力の表示装置を提供することができる。または、信頼性の高い表示装置を提供することができる。または、新規な表示装置などを提供することができる。または、上記表示装置の駆動方法を提供することができる。または、新規な半導体装置などを提供することができる。
【図面の簡単な説明】
【００２２】
【図１】画素回路を説明する図。
【図２】画素回路の動作を説明するタイミングチャート。
【図３】画素回路を説明する図およびタイミングチャート。
【図４】画素回路を説明する図。
【図５】表示装置を説明するブロック図。
【図６】画素アレイを説明する図。
【図７】画素のシミュレーション結果を説明する図。
【図８】画素のシミュレーション結果を説明する図。
【図９】画素のシミュレーション結果を説明する図。
【図１０】画素のシミュレーション結果を説明する図。
【図１１】表示装置を説明する図。
【図１２】タッチパネルを説明する図。
【図１３】表示装置を説明する図。
【図１４】表示装置を説明する図。
【図１５】トランジスタを説明する図。
【図１６】トランジスタを説明する図。
【図１７】電子機器を説明する図。
【発明を実施するための形態】
【００２３】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
【００２４】
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
【００２５】
本発明の一態様は、画像データに補正データを付加するための機能を有する表示装置である。各画素には記憶ノードが設けられ、当該記憶ノードに所望の補正データが保持される。当該補正データは外部機器にて生成され、各画素に書き込まれる。
【００２６】
当該補正データは容量結合によって画像データに付加され、表示素子に供給される。したがって、表示素子では補正された画像を表示することができる。当該補正によって、画像のアップコンバートなどを行うことができる。または、画像の輝度補正などを行うことができる。
【００２７】
また、本発明の一態様において、表示素子に供給することができるデータ電位は、補正データの電位または画像データの電位より大きい電位である。すなわち、データ電位を出力するロードライバの出力よりも大きい電位を表示素子に供給することができる。
【００２８】
したがって、ロードライバとして汎用のドライバＩＣを用いても高い電圧を生成することができる。例えば、階調制御に高い電圧を必要とする液晶素子などを駆動することができる。または、一般的な液晶素子を駆動するためにロードライバから供給する電圧を約１／２とすることができるため、表示装置を低消費電力化することができる。
【００２９】
図１は、本発明の一態様の表示装置に用いることができる画素１１ａを説明する図である。画素１１ａは、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、容量素子１０４と、容量素子１０５と、液晶素子１０６を有する。
【００３０】
トランジスタ１０１のソースまたはドレインの一方は、容量素子１０４の一方の電極と電気的に接続される。容量素子１０４の他方の電極は、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される。トランジスタ１０２のソースまたはドレインの一方は、トランジスタ１０３のソースまたはドレインの一方と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、容量素子１０５の一方の電極と電気的に接続される。容量素子１０５の一方の電極は、液晶素子１０６の一方の電極と電気的に接続される。
【００３１】
ここで、容量素子１０４の他方の電極、トランジスタ１０２のソースまたはドレインの一方、およびトランジスタ１０３のソースまたはドレインの一方が接続される配線をノードＮＭとする。また、トランジスタ１０３のソースまたはドレインの一方、容量素子１０５の一方の電極、および液晶素子１０６の一方の電極が接続される配線をノードＮＡとする。
【００３２】
トランジスタ１０１のゲートは、配線１２２と電気的に接続される。トランジスタ１０２のゲートは、配線１２１と電気的に接続される。トランジスタ１０３のゲートは、配線１２６に電気的に接続される。トランジスタ１０１のソースまたはドレインの他方は、配線１２５と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、配線１２４と電気的に接続される。
【００３３】
容量素子１０５の他方の電極は、共通配線１３２と電気的に接続される。液晶素子１０６の他方の電極は、共通配線１３３と電気的に接続される。なお、共通配線１３２、１３３には任意の電位を供給することができ、それらは電気的に接続されていてもよい。
【００３４】
配線１２１、１２２、１２６は、トランジスタの動作を制御するための信号線としての機能を有することができる。配線１２５は、画像データを供給する信号線としての機能を有することができる。配線１２４は、ノードＮＭにデータを書き込むための信号線としての機能を有することができる。
【００３５】
ノードＮＭは記憶ノードであり、トランジスタ１０２を導通とし、トランジスタ１０３を非導通とすることで、配線１２４に供給されたデータをノードＮＭに書き込むことができる。トランジスタ１０２およびトランジスタ１０３に極めてオフ電流の低いトランジスタを用いることで、ノードＮＭの電位を長時間保持することができる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。
【００３６】
なお、画素が有するその他のトランジスタにＯＳトランジスタを適用してもよい。また、画素が有するトランジスタにＳｉをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）を適用してもよい。または、ＯＳトランジスタと、Ｓｉトランジスタとの両方を用いてもよい。なお、上記Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン）を有するトランジスタ、単結晶シリコンを有するトランジスタなどが挙げられる。
【００３７】
表示素子に反射型の液晶素子を用いる場合はシリコン基板を用いることができ、ＳｉトランジスタとＯＳトランジスタとが重なる領域を有するように形成することができる。したがって、トランジスタ数が比較的多くても画素密度を向上させることができる。
【００３８】
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ−ＯＳまたはＣＡＣ−ＯＳなどを用いることができる。ＣＡＡＣ−ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ−ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
【００３９】
ＯＳトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
【００４０】
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。
【００４１】
半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【００４２】
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。
【００４３】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【００４４】
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００４５】
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【００４６】
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【００４７】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ａｎｄ  Ａ−Ｂ−ｐｌａｎｅ  Ａｎｃｈｏｒｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【００４８】
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【００４９】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【００５０】
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【００５１】
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【００５２】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【００５３】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【００５４】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【００５５】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【００５６】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【００５７】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【００５８】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【００５９】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【００６０】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【００６１】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【００６２】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【００６３】
また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【００６４】
また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【００６５】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【００６６】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【００６７】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【００６８】
したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【００６９】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、様々な半導体装置の構成材料として適している。
【００７０】
画素１１ａにおいて、ノードＮＭに書き込まれたデータは、配線１２５から供給される画像データと容量結合され、ノードＮＡに出力することができる。なお、トランジスタ１０１は、画素を選択し、画像データを供給する機能を有することができる。トランジスタ１０３は、液晶素子１０６の動作を制御するスイッチとしての機能を有することができる。
【００７１】
配線１２４からノードＮＭに書き込まれたデータが液晶素子１０６を動作させるしきい値より大きい場合、画像データが書き込まれる前に液晶素子１０６が動作してしまうことがある。したがって、トランジスタ１０３を設け、ノードＮＭの電位が確定したのちにトランジスタ１０３を導通させ、液晶素子１０６を動作させることが好ましい。
【００７２】
すなわち、ノードＮＭに所望の補正データを格納しておけば、供給した画像データに当該補正データを付加することができる。なお、補正データは伝送経路上の要素によって減衰することがあるため、当該減衰を考慮して生成することが好ましい。
【００７３】
図２（Ａ）、（Ｂ）に示すタイミングチャートを用いて、画素１１ａの動作の詳細を説明する。なお、配線１２４に供給される補正データ（Ｖｐ）には正負の任意のデータを用いることができるが、ここでは正のデータが供給される場合を説明する。また、以下の説明においては、高電位を“Ｈ”、低電位を“Ｌ”で表す。
【００７４】
なお、ここでは電位の分配、結合または損失において、回路の構成や動作タイミングなどに起因する詳細な変化は勘案しない。また、容量結合による電位の変化は供給側と被供給側の容量比に依存するが、説明を明瞭にするため、ノードＮＭおよびノードＮＡの容量値は十分に小さい値に仮定する。
【００７５】
まず、図２（Ａ）を用いて補正データ（Ｖｐ）をノードＮＭに書き込む動作を説明する。なお、アップコンバートなどの画像データの補正を目的とする場合は、当該動作をフレーム毎に行うことが好ましい。
【００７６】
時刻Ｔ１に配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｌ”、配線１２５の電位を“Ｌ”、配線１２６の電位を“Ｈ”とすると、トランジスタ１０２およびトランジスタ１０３が導通し、ノードＮＡの電位は配線１２４の電位となる。このとき、配線１２４の電位をリセット電位（例えば０Ｖなどの基準電位）とすることで、液晶素子１０６の動作をリセットすることができる。
【００７７】
なお、時刻Ｔ１より前は、前フレームにおける液晶素子１０６の表示動作が行われている状態である。
【００７８】
時刻Ｔ２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”、配線１２５の電位を“Ｌ”、配線１２６の電位を“Ｌ”とすると、トランジスタ１０１が導通し、容量素子１０４の他方の電極の電位は“Ｌ”となる。当該動作は、後の容量結合動作を行うためのリセット動作である。
【００７９】
時刻Ｔ３に配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｈ”、配線１２５の電位を“Ｌ”、配線１２６の電位を“Ｌ”とすると、トランジスタ１０２が導通し、配線１２４の電位（補正データ（Ｖｐ））がノードＮＭに書き込まれる。なお、配線１２４の電位は、時刻Ｔ２以降Ｔ３以前に所望の値（補正データ（Ｖｐ））に定まっていることが好ましい。
【００８０】
時刻Ｔ４に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”、配線１２５の電位を“Ｌ”、配線１２６の電位を“Ｌ”とすると、トランジスタ１０２が非導通となり、ノードＮＭに補正データ（Ｖｐ）が保持される。
【００８１】
時刻Ｔ５に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２５の電位を“Ｌ”、配線１２６の電位を“Ｌ”とすると、トランジスタ１０１が非導通となり、補正データ（Ｖｐ）の書き込み動作が終了する。
【００８２】
次に、図２（Ｂ）を用いて画像データ（Ｖｓ）の補正動作と、液晶素子１０６の表示動作を説明する。
【００８３】
時刻Ｔ１１に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２４の電位を“Ｌ”、配線１２６の電位を“Ｈ”とすると、トランジスタ１０３が導通し、ノードＮＡにノードＮＭの電位が分配される。なお、ノードＮＭに保持する補正データ（Ｖｐ）は、ノードＮＡへの分配を考慮して設定することが好ましい。
【００８４】
時刻Ｔ１２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”、配線１２４の電位を“Ｌ”、配線１２６の電位を“Ｈ”とすると、トランジスタ１０１が導通し、容量素子１０４の容量結合によりノードＮＡの電位に配線１２５の電位が付加される。すなわち、ノードＮＡは、画像データ（Ｖｓ）に補正データ（Ｖｐ）が分配された電位が付加された電位（Ｖｓ＋Ｖｐ）’となる。なお、電位（Ｖｓ＋Ｖｐ）’には、配線間容量の容量結合による電位の変動なども含まれる。
【００８５】
時刻Ｔ１３に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２４の電位を“Ｌ”、配線１２６の電位を“Ｌ”とすると、トランジスタ１０１が非導通となり、ノードＮＡに電位（Ｖｓ＋Ｖｐ）’が保持される。そして、当該電位に応じて液晶素子１０６で表示動作が行われる。
【００８６】
以上が画像データ（Ｖｓ）の補正動作と、液晶素子１０６の表示動作の説明である。なお、先に説明した補正データ（Ｖｐ）の書き込み動作と、画像データ（Ｖｓ）の入力動作は連続して行ってもよいが、全ての画素に補正データ（Ｖｐ）を書き込んだのちに画像データ（Ｖｓ）の入力動作を行ってもよい。詳細は後述するが、本発明の一態様では複数の画素に同じ画像データを同時に供給することができるため、先に全ての画素に補正データ（Ｖｐ）を書き込むことで動作速度を向上させることができる。
【００８７】
なお、画像補正等の動作を行わない場合は、画像データを配線１２４に供給し、トランジスタ１０２、１１１の導通、非導通を制御することで液晶素子１０６による表示動作を行ってもよい。このとき、トランジスタ１０１は常時非導通とすればよい。
【００８８】
また、本発明の一態様の画素は、図３（Ａ）に示す画素１１ｂの構成とすることもできる。画素１１ｂは、画素１１ａからトランジスタ１０３および配線１２６を省いた構成である。
【００８９】
画素１１ａにおけるトランジスタ１０３は、補正データ（Ｖｐ）の供給によって液晶素子１０６を不用意に動作させないためのスイッチであるが、液晶素子１０６が動作しても視認を防止することができれば、トランジスタ１０３を省くことができる。例えば、補正データ（Ｖｐ）の供給時にバックライトを消灯するなどの動作を併用すればよい。または、動作速度が遅い液晶素子を用いるときにも有効である。
【００９０】
また、図３（Ｂ）に示す画素１１ｂ’のように、容量素子１０５を省いた構成としてもよい。前述したように、ノードＮＭと接続するトランジスタにＯＳトランジスタを用いることができる。ＯＳトランジスタはリーク電流が極めて小さいため、保持容量として機能する容量素子１０５を省いても画像データを比較的長時間保持することができる。
【００９１】
また、当該構成は、フィールドシーケンシャル駆動など、フレーム周波数が高く、画像データの保持期間が比較的短い場合にも有効である。容量素子１０５を省くことで開口率を向上させることができる。または、画素の透過率を向上させることができる。なお、容量素子１０５を省いた構成は、本明細書に示すその他の画素回路の構成に適用してもよい。
【００９２】
図３（Ａ）、（Ｂ）に示す画素回路の画像データ（Ｖｓ）の補正動作と、液晶素子１０６の表示動作を図３（Ｃ）、（Ｄ）を用いて説明する。
【００９３】
時刻Ｔ１に配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｌ”、配線１２４の電位を“Ｌ”、配線１２５の電位を“Ｌ”とすると、トランジスタ１０２が導通し、ノードＮＡの電位は配線１２４の電位となる。このとき、配線１２４の電位をリセット電位（例えば“Ｌ”）とすることで、液晶素子１０６の動作をリセットすることができる。
【００９４】
なお、時刻Ｔ１より前は、前フレームにおける液晶素子１０６の表示動作が行われている状態である。
【００９５】
時刻Ｔ２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”、配線１２４の電位を“Ｖｐ”、配線１２５の電位を“Ｌ”とすると、トランジスタ１０１が導通し、容量素子１０４の他方の電極の電位は“Ｌ”となる。当該動作は、後の容量結合動作を行うためのリセット動作である。
【００９６】
時刻Ｔ３に配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｈ”、配線１２４の電位を“Ｖｐ”、配線１２５の電位を“Ｌ”とすると、ノードＮＡに配線１２４の電位（補正データ（Ｖｐ））が書き込まれる。
【００９７】
時刻Ｔ４に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”、配線１２４の電位を“Ｖｐ”、配線１２５の電位を“Ｌ”とすると、トランジスタ１０２が非導通となり、ノードＮＡに補正データ（Ｖｐ）が保持される。
【００９８】
時刻Ｔ５に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２５の電位を“Ｌ”、配線１２６の電位を“Ｌ”とすると、トランジスタ１０１が非導通となり、補正データ（Ｖｐ）の書き込み動作が終了する。
【００９９】
次に、画像データ（Ｖｓ）の補正動作と、液晶素子１０６の表示動作を説明する。なお、配線１２５には、適切なタイミングで所望の電位が供給されていることとする。
【０１００】
時刻Ｔ１１に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”、配線１２４の電位を“Ｌ”とすると、トランジスタ１０１が導通し、容量素子１０４の容量結合によりノードＮＡの電位に配線１２５の電位が付加される。すなわち、ノードＮＡは、画像データ（Ｖｓ）に補正データ（Ｖｐ）が付加された電位（Ｖｓ＋Ｖｐ）’となる。なお、電位（Ｖｓ＋Ｖｐ）’には、配線間容量の容量結合による電位の変動なども含まれる。
【０１０１】
時刻Ｔ１２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２４の電位を“Ｌ”とすると、トランジスタ１０１が非導通となり、ノードＮＭに電位（Ｖｓ＋Ｖｐ）’が保持される。そして、当該電位に応じて液晶素子１０６で表示動作が行われる。
【０１０２】
また、本発明の一態様の画素は、図４（Ａ）に示す画素１１ｃの構成とすることもできる。画素１１ｃは、画素１１ａにトランジスタ１０７および配線１３０を付加した構成である。
【０１０３】
画素１１ｃでは配線１３０にリセット電位を供給し、トランジスタ１０７を導通させることにより液晶素子１０６のリセット動作を行うことができる。当該構成とすることで、ノードＮＭとノードＮＡの電位の書き換え動作を独立に制御することができ、液晶素子１０６による表示動作期間を長くすることができる。
【０１０４】
また、画像補正等の動作を行わない場合は、配線１３０から画像データを供給し、トランジスタ１０７の導通、非導通を制御することで液晶素子１０６による表示動作を行ってもよい。このとき、トランジスタ１０３を常時非導通としておけばよい。
【０１０５】
また、本発明の一態様の画素は、図４（Ｂ）に示す画素１１ｄの構成とすることもできる。画素１１ｄは、それぞれのトランジスタにバックゲートを設けた構成を有する。当該バックゲートはフロントゲートと電気的に接続されており、オン電流を高める効果を有する。また、バックゲートにフロントゲートと異なる定電位を供給できる構成としてもよい。当該構成とすることで、トランジスタのしきい値電圧を制御することができる。なお、図４（Ｂ）においては、全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを有していてもよい。また、トランジスタがバックゲートを有する構成は、本実施の形態における他の画素回路にも有効である。
【０１０６】
また、本発明の一態様の表示装置に用いられる液晶素子１０６は、焼き付き防止のためにフレーム毎に極性を反転する交流駆動を行うことが好ましい。例えば、連続するフレームで同一の画像を表示する場合、表１または表２に示すような動作を行えばよい。なお、表中に示すａ、ｂは特定の電位を表しており、ノードＮＡにおける電位の損失分は省略している。
【０１０７】
表１は、第Ｎフレームで正極性のデータを用いた動作を行う場合の例である。第Ｎ＋１フレームでは、モードＡ、ＢまたはＣで示す負極性のデータを用いた動作を行い、第ＮフレームとノードＮＡの電位の絶対値が同等になるように補正データ（Ｖｐ）および／または画像データ（Ｖｓ）を調整して供給すればよい。表２は、第Ｎフレームで負極性のデータを用いた動作を行う場合の例であり、第Ｎ＋１フレームでは、第ＮフレームとノードＮＡの電位の絶対値が同等になるように動作させればよい。なお、当該動作において、コモン電位は変化させず一定とする。
【０１０８】
なお、モードＢで動作させる場合は、画像データ（Ｖｓ）を調整するため、静止画などではフレーム間で補正データ（Ｖｐ）の書き換えを行わすに表示させることができる。
【０１０９】
【表１】
2019211658.tif 000003
【０１１０】
【表２】
2019211658.tif 000004
【０１１１】
図５（Ａ）乃至（Ｃ）は、画素１１ａ、画素１１ｂまたは画素１１ｃを適用することができる表示装置のブロック図である。以下に各表示装置について説明する。なお、図面間で重複する要素の説明は省略する。
【０１１２】
図５（Ａ）は、画素１１がマトリクス状の設けられた画素アレイと、ロードライバ１２と、カラムドライバ１３と、回路１４と、回路１５を有する表示装置の例である。ロードライバ１２には、配線１２１、１２２、１２６などが電気的に接続される。カラムドライバ１３には、配線１２４、１２５などが電気的に接続される。画素１１としては、画素１１ａまたは画素１１ｂを適用することができる。
【０１１３】
ロードライバ１２およびカラムドライバ１３には、例えばシフトレジスタ回路を用いることができる。回路１４は、補正データを生成する機能を有する。なお、回路１４は、補正データを生成するための外部機器ということもできる。また、回路１５は、液晶素子１０６の動作をリセットするためのリセット電位Ｓｒをカラムドライバ１３に供給することができる。
【０１１４】
回路１４には、画像データＳ１が入力され、画像データＳ１および生成された補正データＷがカラムドライバ１３に出力される。なお、画像データＳ１は、回路１４を介さずにカラムドライバ１３に入力されてもよい。
【０１１５】
また、回路１４は、ニューラルネットワークを有していてもよい。例えば、膨大な画像を教師データとして学習したディープニューラルネットワークを用いることで、精度の高い補正データＷを生成することができる。
【０１１６】
また、図５（Ｂ）は、画素１１ｃがマトリクス状の設けられた画素アレイと、ロードライバ１２と、カラムドライバ１３と、回路１４と、回路１５を有する表示装置の例である。回路１５は、リセット電位Ｓｒを配線１３０に供給することができる。
【０１１７】
また、図５（Ｃ）は、画素１１ｃがマトリクス状の設けられた画素アレイと、ロードライバ１２と、カラムドライバ１３と、カラムドライバ１７と、回路１４と、回路１５を有する表示装置の例である。カラムドライバ１７には、配線１３０が電気的に接続される。
【０１１８】
カラムドライバ１７には、例えばシフトレジスタ回路を用いることができる。回路１５は、リセット電位Ｓｒをカラムドライバ１７に供給することができる。また、画像補正等の動作を行わない場合は、画像データＳｘをカラムドライバ１７に供給して、液晶素子１０６の表示動作を行うことができる。
【０１１９】
なお、図５（Ａ）乃至（Ｃ）では、回路１４および回路１５を有する構成を例示したが、一つの回路で両者の機能を有する構成であってもよい。
【０１２０】
本発明の一態様の表示装置は、画素において画像補正が可能な構成である。したがって、画素に供給する画像データは解像度の低い画像データであり、複数の画素に同じ画像データを供給することになる。水平垂直方向の４画素に同じ画像データを供給する場合、各画素に接続される信号線のそれぞれに同じ画像データを供給してもよいが、同じ画像データを供給する信号線同士を電気的に接続することで、画像データの書き込み動作を高速化することができる。
【０１２１】
図６は、カラー表示が行える表示装置の画素アレイの一部を示す図であり、同じ画像データを供給する信号線同士がスイッチを介して電気的に接続することができる構成を表している。一般的にカラー表示が行える表示装置の画素は、Ｒ（赤）、Ｇ（緑）Ｂ（青）のそれぞれの色を発する副画素の組み合わせを有する。図６では、水平方向に並ぶＲ、Ｇ、Ｂの３つの副画素が一つの画素を構成することになり、水平垂直方向の４画素を表している。
【０１２２】
ここで、水平垂直方向の４画素には同じ画像データが入力される。図６においては、副画素Ｒ１乃至Ｒ４に同じ画像データが入力されることになる。例えば、副画素Ｒ１乃至Ｒ４のそれぞれに接続され、信号線として機能する配線１２５［１］、１２５［４］に同じ画像データを供給し、走査線として機能する配線１２２［１］、１２２［２］に順次データを入力することで４つの副画素に同じ画像データを入力することができる。ただし、当該方法は、効率的とはいえない。
【０１２３】
本発明の一態様では、信号線間に設けられたスイッチによって二つの信号線を導通させること、および走査線間に設けられたスイッチによって二つの走査線を導通させることにより４副画素の同時書き込みを可能にする。
【０１２４】
図６に示すように、配線１２５［１］と１２５［４］との間に設けられたスイッチ１４１を導通させることで、配線１２５［１］または１２５［４］の一方に供給された画像データを副画素Ｒ１および副画素Ｒ２に同時に書き込むことができる。このとき、配線１２２［１］と配線１２２［２］との間に設けられたスイッチ１４４を導通させておくことで、副画素Ｒ３および副画素Ｒ４も同時に書き込むことができる。すなわち、４副画素の同時書き込みが可能となる。
【０１２５】
同様に配線１２５［２］と１２５［５］との間に設けられたスイッチ１４２、および配線１２５［３］と１２５［６］との間に設けられたスイッチ１４３を必要に応じて導通させることで、他の画素においても４副画素の同時書き込みが可能となる。スイッチ１４１乃至１４４としては、例えば、トランジスタを用いることができる。
【０１２６】
４副画素の同時書き込みが行えることで、書き込み時間を短縮することができ、フレーム周波数を高めることもできる。
【０１２７】
次に、図１に示す画素１１ａおよび図３に示す画素１１ｂのシミュレーション結果を説明する。共通のパラメータは以下の通りであり、トランジスタサイズは全てＬ／Ｗ＝４μｍ／４μｍ、容量素子１０４の容量値１００ｆＦ、容量素子１０５の容量値５０ｆＦ、液晶素子１０６の容量値２０ｆＦ、共通配線１３２、１３３の電位はともに０Ｖとした。なお、回路シミュレーションソフトウェアにはＳＰＩＣＥを用いた。
【０１２８】
図７（Ａ）乃至（Ｃ）は、画素１１ａのシミュレーションの動作パラメータを説明する図である。縦軸は各配線の電位、横軸は図２のタイミングチャートに準じた時刻を表している。
【０１２９】
図７（Ａ）は、トランジスタのゲートに接続される配線の電位を示す図であり、時刻Ｔ２乃至Ｔ５は、補正データ（Ｖｐ）の書き込み動作に相当する。時刻Ｔ１１乃至Ｔ１３は、補正データ（Ｖｐ）に画像データ（Ｖｓ）を付加する動作に相当する。
【０１３０】
図７（Ｂ）は、補正データ（Ｖｐ）を供給する配線１２４の電位を示す図であり、ここでは、Ｖｐ＝８Ｖとする。なお、配線１２４に供給される補正データ（Ｖｐ）は、Ｔ２乃至Ｔ５の間に行われていればよい。
【０１３１】
図７（Ｃ）は、画像データ（Ｖｓ）を供給する配線１２５の電位を示す図であり、ここでは、１Ｖ乃至８Ｖまで１Ｖ毎に変化させた条件を用いる。なお、補正データ（Ｖｐ）の書き込み時に配線１２５には電位“Ｌ”として１Ｖが供給される。
【０１３２】
図７（Ｄ）は、上記動作パラメータを適用したときのノードＮＡの電位の変化を示すシミュレーション結果である。時刻１３以降に示される電位がノードＮＡに印加される電位であり、画像データ（Ｖｓ）よりも高い電位となっていることがわかる。ただし、前述したように補正データ（Ｖｐ）がノードＮＭからノードＮＡに分配されるときの電位低下や、容量結合時の容量比の影響、配線間容量の影響などを受けるため、ノードＮＡの電位が所望の電位とならない場合がある。
【０１３３】
図８（Ａ）は、上述したパラメータにおける画像データ（Ｖｓ）とノードＮＡの電位との関係を示す図である。丸印（○）は、補正データ（Ｖｐ）として８Ｖを入力したときのシミュレーション結果である。なお、Ｖｒｅｆ（書き込み時の配線１２５の電位）は１Ｖであり、Ｖｐ−Ｖｒｅｆ＝７Ｖである。白丸で示すデータは、三角印（△）は、ノードＮＡに直接補正データ（Ｖｐ）が書き込まれた場合のシミュレーション結果である。このように、両者にはやや大きい乖離があり、設計や動作条件に制限がある場合は補正が十分にできない場合がある。
【０１３４】
図８（Ｂ）は、図８（Ａ）の結果を顧み、予め補正データ（Ｖｐ）に損失分の電位を上乗せすることで上記乖離を抑えることができるか否かを検証したシミュレーション結果である。上述したパラメータにおいては、＋５．６Ｖ分の電位を補正データ（Ｖｐ）に上乗せすることで、ノードＮＡの電位を所望の値とすることができる。
【０１３５】
図８（Ｃ）は、同様の目的で、容量素子１０４の容量値を１００ｆＦから３００ｆＦに変更した場合のシミュレーション結果である。画像データ（Ｖｓ）の電位が低いときにやや乖離があるが、ノードＮＡの電位をほぼ所望の値とすることができる。
【０１３６】
すなわち、補正データ（Ｖｐ）または容量素子１０４の容量値を適切な値とすることで、ノードＮＡの電位を所望の値とすることができることがわかる。
【０１３７】
図９（Ａ）乃至（Ｃ）は、画素１１ｂのシミュレーションの動作パラメータを説明する図である。縦軸は各配線の電位、横軸は図３（Ｂ）のタイミングチャートに準じた時刻を表している。画素１１ｂではトランジスタ１０３が省かれているため、図９（Ａ）に配線１２６のデータが示されていない。図９（Ｂ）、（Ｃ）は、図８（Ｂ）、（Ｃ）と同一である。
【０１３８】
図９（Ｄ）は、上記動作パラメータを適用したときのノードＮＡの電位の変化を示すシミュレーション結果である。また、図１０は、上述したパラメータにおける画像データ（Ｖｓ）とノードＮＡの電位との関係を示す図である。画素１１ｂでは、少なくとも補正データ（Ｖｐ）の分配による電位低下する影響を受けないため、前述した補正データ（Ｖｐ）の上乗せは不要である。また、容量素子１０４の容量値を小さくすることができるため、設計の自由度を向上させることができる。
【０１３９】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０１４０】
（実施の形態２）
本実施の形態では、液晶素子を用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した補正に関する動作および機能の説明は省略する。
【０１４１】
図１１（Ａ）乃至（Ｃ）は、本発明の一態様を用いることのできる表示装置の構成を示す図である。
【０１４２】
図１１（Ａ）において、第１の基板４００１上に設けられた表示部２１５を囲むようにして、シール材４００５が設けられ、表示部２１５がシール材４００５および第２の基板４００６によって封止されている。
【０１４３】
表示部２１５には、実施の形態１に示した画素を有する画素アレイが設けられる。
【０１４４】
図１１（Ａ）では、走査線駆動回路２２１ａ、信号線駆動回路２３１ａ、信号線駆動回路２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で形成されている。信号線駆動回路２３１ａおよび信号線駆動回路２３２ａは、実施の形態１に示したカラムドライバの機能を有する。走査線駆動回路２２１ａは、実施の形態に示したロードライバの機能を有する。共通線駆動回路２４１ａは、実施の形態１に示した共通配線１３２、１３３などに規定の電位を供給する機能を有する。
【０１４５】
走査線駆動回路２２１ａ、共通線駆動回路２４１ａ、信号線駆動回路２３１ａ、および信号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）４０１８を介して供給される。
【０１４６】
走査線駆動回路２２１ａおよび共通線駆動回路２４１ａが有する集積回路４０４２は、表示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線駆動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像データを供給する機能を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。
【０１４７】
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法などを用いることができる。
【０１４８】
図１１（Ｂ）は、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａに含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全体を表示部２１５と同じ基板上に一体形成して、システムオンパネルを形成することができる。
【０１４９】
図１１（Ｂ）では、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａを、表示部２１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
【０１５０】
また、図１１（Ｂ）では、第１の基板４００１上に設けられた表示部２１５と、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
【０１５１】
また、図１１（Ｂ）では、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部を別途形成して実装しても良い。また、図１１（Ｃ）に示すように、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを表示部２１５と同じ基板上に形成してもよい。
【０１５２】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
【０１５３】
また第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有している。
【０１５４】
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。
【０１５５】
また、第２の基板４００６上には入力装置４２００を設けることができる。図１１（Ａ）、（Ｂ）に示す表示装置に入力装置４２００を設けた構成はタッチパネルとして機能させることができる。
【０１５６】
本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い。指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを、検知素子として適用することができる。
【０１５７】
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。
【０１５８】
本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する。
【０１５９】
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
【０１６０】
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせる構成、表示素子を支持する基板および対向基板の一方または双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。
【０１６１】
図１２（Ａ）、（Ｂ）に、タッチパネルの一例を示す。図１２（Ａ）は、タッチパネル４２１０の斜視図である。図１２（Ｂ）は、入力装置４２００の斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。
【０１６２】
タッチパネル４２１０は、別々に作製された表示装置と検知素子とを貼り合わせた構成である。
【０１６３】
タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設けられている。
【０１６４】
入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３７、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配線４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は配線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３７および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２７３ｂを設けることができる。
【０１６５】
または、表示装置の第１の基板４００１と第２の基板４００６との間にタッチセンサを設けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
【０１６６】
図１３は、図１１（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面図である。図１３に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、図１３では、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
【０１６７】
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
【０１６８】
また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１ａは、トランジスタを複数有しており、図１３では、表示部２１５に含まれるトランジスタ４０１０、および走査線駆動回路２２１ａに含まれるトランジスタ４０１１を例示している。なお、図１３では、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。
【０１６９】
図１３では、トランジスタ４０１０およびトランジスタ４０１１上に絶縁層４１１２が設けられている。
【０１７０】
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。
【０１７１】
また、図１３に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０３を介して重なっている。
【０１７２】
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
【０１７３】
表示部２１５に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図１３は、表示素子として液晶素子を用いた液晶表示装置の一例である。図１３において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
【０１７４】
液晶素子４０１３として、様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＶＡ−ＩＰＳモード、ゲストホストモード等が適用された液晶素子を用いることができる。
【０１７５】
また、本実施の形態に示す液晶表示装置にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。
【０１７６】
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１７７】
図１３では、縦電界方式の液晶素子を有する液晶表示装置の例を示したが、本発明の一態様には、横電界方式の液晶素子を有する液晶表示装置を適用することができる。横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良または破損を軽減することができる。
【０１７８】
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていても良い。
【０１７９】
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。また、上記バックライト、およびサイドライトとして、マイクロＬＥＤなどを用いても良い。
【０１８０】
図１３に示す表示装置では、基板４００６と第２の電極層４０３１の間に、遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。
【０１８１】
遮光層４１３２として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層４１３２は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層４１３２に、着色層４１３１の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層４１３１に用いる材料を含む膜と、他の色の光を透過する着色層４１３１に用いる材料を含む膜との積層構造を用いることができる。着色層４１３１と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０１８２】
着色層４１３１に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。当該材料を適宜選択して用いることによって、Ｒ（赤）、Ｇ（緑）、Ｂ（青）などの光を生成することができ、フルカラーの表示を行うことができる。
【０１８３】
なお、着色層４１３１の代替えとして、半導体材料を含む色変換層を用いてもよい。例えば、ナノサイズの半導体を有する層に、ある波長の光を入射すると別の波長の光に変換することができる。
【０１８４】
ある種の半導体にエネルギーの高い光を照射すると励起状態になり、安定な状態に遷移するときに発光を伴う。このとき、半導体が発する光の波長は、半導体材料のエネルギーギャップによって決まるが、ナノサイズの半導体では、電子や正孔、励起子がその内部に閉じ込められてエネルギー状態が離散的となり、エネルギーシフトする。そのため、半導体が発する光の波長も変化する。
【０１８５】
このようなナノサイズの半導体は、量子ドットと呼ばれる。エネルギーシフト量は、量子ドットのサイズに依存するため、量子ドットのサイズを調整することによって容易に発光波長を調整することができる。また、量子ドットは、その離散性が位相緩和を制限するため発光スペクトルのピーク幅が狭く、色純度のよい発光を得ることができる。したがって、量子ドットを有する色変換層を着色層４１３１の代替えとして用いることができる。
【０１８６】
図１４は、量子ドットを有する色変換層を用いる場合の画素の断面模式図である。画素は、画素４３５０Ｒ（赤）、画素４３５０Ｇ（緑）、画素４３５０Ｂ（青）のサブ画素で構成され、光源４３００から入射する光は、色変換層４３０１、４３０２でピーク波長が変換されて外部に射出される。ここで、光源４３００には波長４６０ｎｍ乃至５００ｎｍにピーク波長を有する青色の光を発する要素を用いることが好ましい。例えば、青色ＬＥＤなどを用いることができる。
【０１８７】
なお、光源４３００の構成としては、表示部の直下にＬＥＤが配置されたバックライトのほか、サイドに配置されたＬＥＤと導光板が組み合わされたサイドライトであってもよい。
【０１８８】
画素４３５０Ｒ（赤）に入射した青色光は、液晶層４００８等を介して色変換層４３０１に到達する。色変換層４３０１は青色光を波長６１０ｎｍ乃至７８０ｎｍにピーク波長を有する赤色光に変換することができ、赤色光が外部に射出される。
【０１８９】
画素４３５０Ｇ（緑）に入射した青色光は、液晶層４００８等を介して色変換層４３０２に到達する。色変換層４３０２は青色光を波長５００ｎｍ乃至５７０ｎｍにピーク波長を有する緑色光に変換することができ、緑色光が外部に射出される。
【０１９０】
画素４３５０Ｂ（青）では、波長変換する必要がないため、色変換層を設けず、光源４３００が発する青色光を透過する構成とする。
【０１９１】
当該構成では、光源が発する光を有効に利用できる利点もある。一般的な白色光源＋着色層の構成では、着色層で不要な波長成分が吸収されるため光の利用効率が悪い。また、光源として多く用いられている白色ＬＥＤは、例えば青色ＬＥＤ＋蛍光体などで構成されるため、発光効率に課題がある。一方で、当該構成において、画素４３５０Ｂ（青）では青色ＬＥＤなどの光源の光をそのまま利用できる。また、色変換層４３０１、４３０２に利用できる量子ドットには、内部量子効率が１００％近いものもある。したがって、当該構成では光の利用効率が高く、光源の消費電力を抑えることもできる。
【０１９２】
量子ドットを構成する材料としては、第１４族元素、第１５族元素、第１６族元素、複数の第１４族元素からなる化合物、第４族から第１４族に属する元素と第１６族元素との化合物、第２族元素と第１６族元素との化合物、第１３族元素と第１５族元素との化合物、第１３族元素と第１７族元素との化合物、第１４族元素と第１５族元素との化合物、第１１族元素と第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、半導体クラスターなどを挙げることができる。
【０１９３】
具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、酸化鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、亜鉛とカドミウムとセレンの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物、およびこれらの組合せなどを挙げることができるが、これらに限定されるものではない。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いても良い。
【０１９４】
量子ドットの構造としては、コア型、コア−シェル型、コア−マルチシェル型などがあり、そのいずれを用いても良い。発光の量子効率を改善するには、ナノ結晶で形成されるコアをより広いエネルギーギャップを有する材料からなるシェルで覆うことが有効である。コアをシェルで覆うことで、ナノ結晶表面に存在する欠陥やダングリングボンドの影響を低減することができる。したがって、コア−シェル型やコア−マルチシェル型の量子ドットを用いることが好ましい。シェルの材料の例としては、硫化亜鉛や酸化亜鉛が挙げられる。
【０１９５】
量子ドットは数ｎｍサイズの半導体ナノ結晶であり、結晶サイズが小さくなるほどエネルギーギャップが大きくなるため、発光は低波長側（高エネルギー側）へシフトする。したがって、量子ドットのサイズを制御することにより、紫外から赤外にわたって、その発光波長を調整することができる。量子ドットのサイズ（直径）は、例えば０．５ｎｍ乃至２０ｎｍ、好ましくは１ｎｍ乃至１０ｎｍの範囲のものが用いられる。
【０１９６】
また、量子ドットは光変換層に複数設けられるが、そのサイズの分布幅が狭いほど発光スペクトルが狭線化し、色純度の良好な発光を得ることができる。量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。なお、棒状の量子ドットである量子ロッドは、指向性を有する光を呈する機能を有するため、量子ロッドを発光材料として用いることにより、より外部量子効率が良好な発光素子を得ることができる。
【０１９７】
量子ドットを有する光変換層は、インクジェット法などの既存技術で形成できるが、微細化の難度が高い。したがって、テレビやデジタルサイネージなどの大型ディスプレイに適用することが好ましい。本発明の一態様の画素回路は、ドライバＩＣが出力した電圧を高める機能を有する。そのため、出力電圧の低いドライバＩＣを用いることができ、大型ディスプレイでも低消費電力化が可能である。
【０１９８】
また、図１３に示す表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。
【０１９９】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２００】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０２０１】
（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
【０２０２】
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
【０２０３】
〔ボトムゲート型トランジスタ〕
図１５（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０の断面図である。図１５（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
【０２０４】
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。
【０２０５】
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０２０６】
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
【０２０７】
半導体層７４２に酸化物半導体を用いる場合、電極７２４ａおよび電極７２４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
【０２０８】
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７２４ａおよび電極７２４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
【０２０９】
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７２４ａの間、および半導体層７４２と電極７２４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
【０２１０】
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。
【０２１１】
図１５（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。
【０２１２】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０２１３】
電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２９、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。
【０２１４】
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【０２１５】
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
【０２１６】
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０２１７】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【０２１８】
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【０２１９】
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
【０２２０】
図１５（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７２９の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７２９の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７２９の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【０２２１】
図１５（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
【０２２２】
絶縁層７２９を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。
【０２２３】
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
【０２２４】
図１５（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７２９を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７２９を設けないため、トランジスタの生産性を高めることができる。
【０２２５】
図１５（Ｃ２）に示すトランジスタ８２５は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
【０２２６】
〔トップゲート型トランジスタ〕
図１６（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
【０２２７】
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。不純物７５５を半導体層７４２に導入する際に、半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導体層７４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。
【０２２８】
図１６（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有し、絶縁層７７２を介して半導体層７４２と重なる。電極７２３は、バックゲート電極として機能することができる。
【０２２９】
また、図１６（Ｂ１）に示すトランジスタ８４４および図１６（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図１６（Ｃ１）に示すトランジスタ８４６および図１６（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。
【０２３０】
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０２３１】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０２３２】
（実施の形態４）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１７に示す。
【０２３３】
図１７（Ａ）携帯電話機の一例であり、筐体９５１、表示部９５２、操作ボタン９５３、外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うことができる。また、筐体９０１および表示部９５２は可撓性を有し、図示するように折り曲げて使用することができる。表示部９５２に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
【０２３４】
図１７（Ｂ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。表示部９１２に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
【０２３５】
図１７（Ｃ）はテレビであり、筐体９７１、表示部９７３、操作キー９７４、スピーカ９７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセンサが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
【０２３６】
図１７（Ｄ）は情報処理端末であり、筐体９０１、表示部９０２、表示部９０３、センサ９０４等を有する。表示部９０２および表示部９０３は一つの表示パネルから成り、可撓性を有する。また、筐体９０１も可撓性を有し、図示するように折り曲げて使用することができるほか、タブレット端末のように平板状にして使用することもできる。センサ９０４は筐体９０１の形状を感知することができ、例えば、筐体が曲げられたときに表示部９０２および表示部９０３の表示を切り替えることができる。表示部９０２および表示部９０３に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
【０２３７】
図１７（Ｅ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
【０２３８】
図１７（Ｆ）はデジタルサイネージであり、柱９２１の側面に大型の表示部９２２が取り付けられた構成を有する。表示部９２２に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
【０２３９】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２４０】
１１    画素
１１ａ    画素
１１ｂ    画素
１１ｃ    画素
１１ｄ    画素
１２    ロードライバ
１３    カラムドライバ
１４    回路
１５    回路
１７    カラムドライバ
１０１    トランジスタ
１０２    トランジスタ
１０３    トランジスタ
１０４    容量素子
１０５    容量素子
１０６    液晶素子
１０７    トランジスタ
１１１    トランジスタ
１２１    配線
１２２    配線
１２４    配線
１２５    配線
１２６    配線
１３０    配線
１３２    共通配線
１３３    共通配線
１４１    スイッチ
１４２    スイッチ
１４３    スイッチ
１４４    スイッチ
２１５    表示部
２２１ａ    走査線駆動回路
２３１ａ    信号線駆動回路
２３２ａ    信号線駆動回路
２４１ａ    共通線駆動回路
７２３    電極
７２４ａ    電極
７２４ｂ    電極
７２６    絶縁層
７２８    絶縁層
７２９    絶縁層
７４１    絶縁層
７４２    半導体層
７４４ａ    電極
７４４ｂ    電極
７４６    電極
７５５    不純物
７７１    基板
７７２    絶縁層
８１０    トランジスタ
８１１    トランジスタ
８２０    トランジスタ
８２１    トランジスタ
８２５    トランジスタ
８３０    トランジスタ
８４０    トランジスタ
８４２    トランジスタ
８４３    トランジスタ
８４４    トランジスタ
８４５    トランジスタ
８４６    トランジスタ
８４７    トランジスタ
９０１    筐体
９０２    表示部
９０３    表示部
９０４    センサ
９１１    筐体
９１２    表示部
９１９    カメラ
９２１    柱
９２２    表示部
９５１    筐体
９５２    表示部
９５３    操作ボタン
９５４    外部接続ポート
９５５    スピーカ
９５６    マイク
９５７    カメラ
９６１    筐体
９６２    シャッターボタン
９６３    マイク
９６５    表示部
９６６    操作キー
９６７    スピーカ
９６８    ズームレバー
９６９    レンズ
９７１    筐体
９７３    表示部
９７４    操作キー
９７５    スピーカ
９７６    通信用接続端子
９７７    光センサ
４００１    基板
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１４    配線
４０１５    電極
４０１７    電極
４０１８    ＦＰＣ
４０１９    異方性導電層
４０２０    容量素子
４０２１    電極
４０３０    電極層
４０３１    電極層
４０３２    絶縁層
４０３３    絶縁層
４０３５    スペーサ
４０４１    プリント基板
４０４２    集積回路
４１０２    絶縁層
４１０３    絶縁層
４１０４    絶縁層
４１１０    絶縁層
４１１１    絶縁層
４１１２    絶縁層
４１３１    着色層
４１３２    遮光層
４１３３    絶縁層
４２００    入力装置
４２１０    タッチパネル
４２２７    電極
４２２８    電極
４２３７    配線
４２３８    配線
４２３９    配線
４２６３    基板
４２７２ｂ    ＦＰＣ
４２７３ｂ    ＩＣ
４３００    光源
４３０１    色変換層
４３０２    色変換層
４３５０Ｂ    画素
４３５０Ｇ    画素
４３５０Ｒ    画素
【図１】
2019211658.tif 000005
【図２】
2019211658.tif 000006
【図３】
2019211658.tif 000007
【図４】
2019211658.tif 000008
【図５】
2019211658.tif 000009
【図６】
2019211658.tif 000010
【図７】
2019211658.tif 000011
【図８】
2019211658.tif 000012
【図９】
2019211658.tif 000013
【図１０】
2019211658.tif 000014
【図１１】
2019211658.tif 000015
【図１２】
2019211658.tif 000016
【図１３】
2019211658.tif 000017
【図１４】
2019211658.tif 000018
【図１５】
2019211658.tif 000019
【図１６】
2019211658.tif 000020
【図１７】
2019211658.tif 000021