(57)【要約】【課題】同期位置を確保し、フレーム同期検出時間を短くして、フレーム同期検出の高速化を実現する。【解決手段】本発明の同期検出装置は、マルチフレームを構成するフレームの特定位置に、フレーム同期信号を分割した複数の同期パターンのそれぞれを含んで生成されたシリアル信号から、複数の同期パターンの検出により同期検出する同期検出装置において、シリアル信号を受信してビットデータに変換して出力する受信部と、受信部から前記マルチフレーム内の全てのビットデータが入力され、当該ビットデータに含まれる同期パターンを前記同期パターン毎に検出し、複数の同期パターンのうち、ある同期パターンの各検出位置と他の同期パターンの各検出位置との相対位置を比較して同期位置を確定し同期検出するフレーム同期検出部とを備える。【選択図】      図１
2019176326.tif 000002
【特許請求の範囲】
【請求項１】
マルチフレームを構成するフレームの特定位置に、フレーム同期信号を分割した複数の同期パターンのそれぞれを含んで生成されたシリアル信号から、前記複数の同期パターンの検出により前記マルチフレームを同期検出する同期検出装置において、
前記シリアル信号を受信し、受信した前記シリアル信号をビットデータに変換して出力する受信部と、
前記受信部から前記マルチフレーム内の前記ビットデータが入力され、当該ビットデータに含まれる前記同期パターンを前記同期パターン毎に検出し、検出した前記複数の同期パターンのうち、ある同期パターンの各検出位置と他の同期パターンの各検出位置との相対位置を比較して同期位置を確定し同期検出するフレーム同期検出部と
を備えることを特徴とする同期検出装置。
【請求項２】
前記受信部が、前記マルチフレーム内のビットデータをパラレル変換して出力するものであり、
前記フレーム同期検出部が、
前記受信部から入力された前記ビットデータに含まれる第１同期パターンを検出し、検出した前記第１同期パターンの検出位置から前記相対位置に相当する間隔後に第２同期パターンの有無を判断する、並列配置された複数の同期パターン比較部と、
前記各同期パターン比較部から取得した比較結果から同期位置を確定する同期位置確定部と
を有することを特徴とする請求項１に記載の同期検出装置。
【請求項３】
前記各同期パターン比較部が、
入力された前記ビットデータから前記第１同期パターンを検出する第１同期パターン検出部と、
前記第１同期パターン検出部で検出した前記第１同期パターンの検出位置から１フレーム周期をカウントするフレームカウント部と、
前記第１同期パターンの検出位置から１フレーム周期後に入力された前記ビットデータから前記第２同期パターンの有無を検出する第２同期パターン検出部と
を有することを特徴とする請求項２に記載の同期検出装置。
【請求項４】
前記複数の同期パターン比較部のうち、ある同期パターン比較部における前記第１同期パターンの検出により、当該ある同期パターン比較部から次段の同期パターン比較部に前記第１同期パターンの検出位置が通知されることを特徴とする請求項２又は３に記載の同期検出装置。
【請求項５】
前記フレーム同期検出部が、
同期検出開始時に１マルチフレームのビット数をカウントするカウンタ部と、
前記受信部から入力された前記ビットデータから第１同期パターンを検出する第１同期パターン検出部と、
前記カウンタ部のカウント値により、前記第１同期パターン検出部による前記第１同期パターンの検出位置を記憶する第１記憶部と、
前記受信部から入力された前記ビットデータから第２同期パターンを検出する第２同期パターン検出部と、
前記カウンタ部のカウント値により、前記第２同期パターン検出部による前記第２同期パターンの検出位置を記憶する第２記憶部と、
前記第１同期パターン検出部及び前記第２同期パターン検出部による前記第１同期パターン検出時及び前記第２同期パターン検出時に、前記第１記憶部及び前記第２記憶部に記憶されている、前記第１同期パターンの検出位置と前記第２同期パターンの検出位置との差分値と、前記相対位置に相当する間隔とにより、同期位置を確定して同期検出する同期位置確定部と
を有する
ことを特徴とする請求項１に記載の同期検出装置。
【請求項６】
前記同期位置確定部が、再検出を指示する検出位置を保持するビット列同期位置保存部を有することを特徴とする請求項２又は５に記載の同期検出装置。
【請求項７】
マルチフレームを構成するフレームの特定位置に、フレーム同期信号を分割した複数の同期パターンのそれぞれを含んで生成されたシリアル信号から、前記複数の同期パターンの検出により前記マルチフレームを同期検出する同期検出方法において、
受信部が、前記シリアル信号を受信し、受信した前記シリアル信号をビットデータに変換して出力し、
フレーム同期検出部が、前記受信部から前記マルチフレーム内の全ての前記ビットデータを取得し、当該ビットデータに含まれる前記同期パターンを前記同期パターン毎に検出し、前記複数の同期パターンのうち、ある同期パターンの各検出位置と他の同期パターンの各検出位置との相対位置を比較して同期位置を確定し同期検出する
ことを特徴とする同期検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期検出装置及び同期検出方法に関し、マルチフレームの同期を検出する同期検出回路に適用し得るものである。
【背景技術】
【０００２】
例えば、ＴＴＣ標準  ＪＴ−Ｇ７０３−ａ（専用線二次群速度  ユーザ・網インタフェースレイヤ１仕様）では、マルチフレームの構成が既定されている。マルチフレームは４フレームで構成されている。フレーム同期信号は、４フレームのうち、第１フレームの特定位置に同期パターン（Ｆ１）と、第２フレームの特定位置に同期パターン（Ｆ２）とで構成されている。
【０００３】
特許文献１には、フレーム間隔２回（２連一致相当）でフレームビット位置を確認することでフレーム同期を確立する、回路規模を小型化した同期検出装置が記載されている。
【０００４】
特許文献２には、フレーム同期はずれの場合、同期保護を解除してすぐに再ハンティングを実施し、同期確立時間を短くする同期検出方法が記載されている。なお、１フレームパターンを見つけるための動作をハンティングという。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１２４８８６号公報
【特許文献２】特願２００２−７７１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１及び２の記載技術はいずれも保護回路等を削減することによる時間短縮であり、フレーム同期検出そのものにかかる時間の短縮化（高速化）に関するものではない。
【０００７】
特許文献１の記載技術は、正常な間隔で受信した場合に保護をかけずに同期するという同期確立後の回路を省略するものであり、フレームパターン同期検出の高速化に関するものではない。特許文献２の記載技術は、保護を失くすことで次の同期確立までの時間を短くするものであり、フレームパターン同期検出そのものを高速化するものではない。
【０００８】
例えば、ＪＴ−Ｇ７０３−ａのようにＦ１、Ｆ２パターンで同期する場合、従来技術では、Ｆ１パターン検出後、１フレーム後にＦ２パターンがあれば同期検出する。データをフレームパターンと誤認識することを防ぐために、同期保護段数が有るのが通常であるが、特許文献１の記載技術は、その同期保護回数を削減している。特許文献２の記載技術は、同期はずれ時の保護回路を削除している。
【０００９】
同期検出時、データの中には、Ｆ１、Ｆ２の同期パターンと同じパターンが存在する場合があるため、同期検出までに検出処理を複数回繰り返す場合がある。
【００１０】
そのため、従来の方法であるＦ１の同期パターンの１フレーム後のＦ２の同期パターンの有無で同期か再ハンティングという動作だと、本来の同期位置にたどりつくのが遅くなる場合がある。
【００１１】
本発明は、上記課題に鑑み、同期位置を確保し、フレーム同期検出時間を短くして、フレーム同期検出の高速化を実現することができる同期検出装置及び同期検出方法を提供しようとするものである。
【課題を解決するための手段】
【００１２】
かかる課題を解決するために、第１の本発明の同期検出装置は、マルチフレームを構成するフレームの特定位置に、フレーム同期信号を分割した複数の同期パターンのそれぞれを含んで生成されたシリアル信号から、複数の同期パターンの検出によりマルチフレームを同期検出する同期検出装置において、（１）シリアル信号を受信し、受信したシリアル信号をビットデータに変換して出力する受信部と、（２）受信部からマルチフレーム内のビットデータが入力され、ビットデータに含まれる同期パターンを前記同期パターン毎に検出し、複数の同期パターンのうち、ある同期パターンの各検出位置と他の同期パターンの各検出位置との相対位置を比較して同期位置を確定し同期検出するフレーム同期検出部とを備えることを特徴とする。
【００１３】
第２の本発明の同期検出方法は、マルチフレームを構成するフレームの特定位置に、フレーム同期信号を分割した複数の同期パターンのそれぞれを含んで生成されたシリアル信号から、複数の同期パターンの検出によりマルチフレームを同期検出する同期検出方法において、（１）受信部が、シリアル信号を受信し、受信したシリアル信号をビットデータに変換して出力し、（２）フレーム同期検出部が、受信部からマルチフレーム内のビットデータを取得し、ビットデータに含まれる同期パターンを同期パターン毎に検出し、複数の同期パターンのうち、ある同期パターンの各検出位置と他の同期パターンの各検出位置との相対位置を比較して同期位置を確定し同期検出することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、同期位置を確保し、フレーム同期検出時間を短くして、フレーム同期検出の高速化を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係る同期検出装置の構成を示す構成図である。
【図２】第１の実施形態に係る同期パターン比較部の内部構成を示す内部構成図である。
【図３】第１の実施形態に係る同期位置確定部の内部構成を示す内部構成図である。
【図４】従来のフレーム同期検出処理を示すタイミングチャートである。
【図５】第１の実施形態に係るフレーム同期検出処理を示すタイミングチャートである。
【図６】第２の実施形態に係る同期検出装置の構成を示す構成図である。
【図７】第２の実施形態に係る同期位置確定部の内部構成を示す内部構成図である。
【図８】第２の実施形態に係るメモリの構成例を示す構成図（その１）である。
【図９】第２の実施形態に係るメモリ構成例を示す構成図（その２）である。
【図１０】第２の実施形態に係るフレーム同期検出処理を示すタイミングチャートである。
【発明を実施するための形態】
【００１６】
（Ａ）第１の実施形態
以下では、本発明に係る同期検出装置及び同期検出方法の第１の実施形態を、図面を参照しながら詳細に説明する。
【００１７】
（Ａ−１）第１の実施形態の構成
図１は、第１の実施形態に係る同期検出装置の構成を示す構成図である。
【００１８】
図１において、第１の実施形態に係る同期検出装置１０は、大別して、受信部１、フレーム同期検出部１００を有する。また、フレーム同期検出部１００は、複数の同期パターン比較部２（２−１〜２−Ｎ）、同期位置確定部３を有する。
【００１９】
同期検出装置１０は、例えば専用線２次群速度ユーザ・網インタフェース（伝送インタフェース）に規定されたマルチフレームを用いて生成されたシリアル信号を受信し、その受信したシリアル信号の中からマルチフレームの同期位置を検出するものである。同期検出装置１０は、伝送網からデータを受信する受信側の通信装置に搭載される。
【００２０】
第１の実施形態では、説明を容易にするため、ＴＴＣ標準規格であるＪＴ−Ｇ７０３−ａで規定されている６３１２ｋｂｉｔ／ｓ専用線２次群速度ユーザ・網インタフェースに適用する場合を例示する。しかし、本発明の同期検出装置を適用する伝送インタフェースは、マルチフレーム同期を実施するものであれば広く適用でき、ＪＴ−Ｇ７０３−ａに限定されるものではない。
【００２１】
フレーム構成は、１フレームのフレーム長が７８９ビット長であり、１〜９８までの番号が付与された連続する９８個のタイムスロットと、それに続く５ビットからなるＦビットから構成される。各タイムスロットは、連続する８ビットで構成されており、フレーム繰り返し速度は８０００フレーム/秒である。
【００２２】
また、マルチフレームは、４フレームで構成されている。４フレームのうち、第１フレームの第７８９ビット目を除くＦビットと第２フレームのＦビットとで形成される２進パターン「１１００１０１００」がマルチフレーム同期信号として定義される。
【００２３】
以下では、マルチフレーム同期信号のうち、第１フレームに含まれるフレーム同期パターン（この例の場合、「１１００」）を「Ｆ１」、「第１同期パターン」と呼び、第２フレームに含まれるフレーム同期パターン（この例の場合、「１０１００」）を「Ｆ２」、「第２同期パターン」と呼ぶ。Ｆ１の先頭ビットから１フレーム分のフレームビット長（１フレーム分のビット数）後に、Ｆ２の先頭ビットが位置する。
【００２４】
受信部１は、伝送網の接続回線からマルチフレームを用いて生成されたシリアル信号を受信し、受信信号をビットデータに変換して、ビットデータを各同期パターン比較部２−１〜２−Ｎに出力する。受信部１は、シリアルデータであるビットデータを、パラレルデータに変換するシリアル／パラレル変換機能を有しており、変換後の各パラレルデータを、同期パターン比較部２−１〜２−Ｎに順番に出力する。パラレルデータのデータ長は、マルチフレームを構成する第１フレーム内、第２フレーム内のフレーム同期パターンのビット長に相当する長さとすることが望ましく、例えば、Ｆ１（「１１００」）のビット長である４ビットとしてもよいし、Ｆ２（「１０１００」）のビット長である５ビットとしてもよい。さらに、受信部１は、シリアル／パラレル変換を行うために、一時的にビットデータを保持するメモリを備える。
【００２５】
フレーム同期検出部１００は、受信部１からマルチフレーム内の全てのビットデータを取得する。フレーム同期検出部１００は、取得したビットデータに含まれるＦ１の同期パターンのビット列、Ｆ２の同期パターンのビット列をＦ１毎、Ｆ２毎に検出する。また、フレーム同期検出部１００は、複数の同期パターンのうち、Ｆ１の検出位置から１フレームのフレーム長後にＦ２の検出位置が出現しているか否かにより同期位置を確定し同期検出を行なう。
【００２６】
複数の同期パターン比較部２（２−１〜２−Ｎ）は同じ回路構成である。同期パターン比較部２の数（Ｎ）は、１マルチフレーム内のビット数とフレーム同期パターンの検出ビット数とに基づいて決定することができる。
【００２７】
例えば、この実施形態の場合、１フレームが７８９ビットであり、１マルチフレームは４フレームで構成されるため、１マルチフレームのビット数は３１５６（＝７８９×４）ビットである。またＦ１（「１１００」）の場合、最低でも４ビット毎に検出するので、Ｎは７８９（＝３１５６÷４ビット）とすることができる。これにより、１マルチフレーム内の全ビットを、複数の同期パターン比較部２−１〜２−Ｎに確認させることができる。
【００２８】
各同期パターン比較部２は、受信部１から入力されたビットデータと、Ｆ１及びＦ２の各同期パターンとを比較して、Ｆ１及びＦ２の各同期パターンを検出するものであり、次段の同期パターン比較部２と同期位置確定部３と接続する。
【００２９】
各同期パターン比較部２は、最初の同期パターンであるＦ１を検出したことを示すＦ１検出信号を、次段の同期パターン比較部２に与える。Ｆ１検出信号には、検出したＦ１の先頭ビットの位置を示す情報が含まれる。これにより、上記次段の同期パターン比較部２は、前段の同期パターン比較部２で検出したＦ１の先頭ビットの位置より、次にＦ１検出を開始する位置を判断する。
【００３０】
なお、Ｎ個の同期パターン比較部２のうち、最終段の同期パターン比較部２−Ｎでは、前段の同期パターン比較部２−（Ｎ−１）からのＦ１検出信号の受信のみとなる。
【００３１】
また、各同期パターン比較部２は、Ｆ１及びＦ２の各同期パターンを検出すると、比較結果を同期位置確定部３に通知する。
【００３２】
図２は、第１の実施形態に係る同期パターン比較部２の内部構成を示す内部構成図である。
【００３３】
図２において、第１の実施形態に係る同期パターン比較部２は、Ｆ１検出部２１、１フレームカウンタ（フレームカウンタ部）２２、Ｆ２検出部２３を有する。
【００３４】
同期パターン比較部２に入力したビットデータは、Ｆ１検出部２１及びＦ２検出部２３のそれぞれに入力される。
【００３５】
Ｆ１検出部２１は、入力されたビットデータとＦ１とを比較して、Ｆ１を検出するものである。Ｆ１検出部２１には、予めＦ１を記憶するＦ１パターン記憶部２１１を有している。Ｆ１検出部２１は、Ｆ１を検出すると、Ｆ１の先頭ビット位置を示す検出情報を１フレームカウンタ２２に与える。
【００３６】
１フレームカウンタ２２は、Ｆ１検出部２１から検出情報が入力されると、Ｆ１の先頭ビット位置から１フレームのフレームビット長後までカウントして、Ｆ２の先頭ビット位置を示す検出位置情報を、Ｆ２検出部２３に通知する。
【００３７】
Ｆ２検出部２３は、入力されたビットデータと、１フレームカウンタ２２からのＦ２の検出位置情報とに基づいて、Ｆ２の有無を検出する。１フレームカウンタ２２からの検出位置情報がＦ２の先頭ビットの位置であるから、Ｆ２検出部２３は、検出位置情報の示す位置からＦ２であるかを判断する。そして、Ｆ２検出部２３は、同期検出のためのフレーム同期パターンの比較結果を同期位置確定部３に出力する。なおＦ２検出部２３には、予めＦ２を記憶するＦ２パターン記憶部２３１を有している。
【００３８】
同期位置確定部３は、複数の同期パターン比較部２−１〜２−Ｎのそれぞれから同期検出のためのフレーム同期パターンの比較結果を入力し、複数の比較結果に基づいて同期位置を確定し、同期信号を後段に出力する。
【００３９】
図３は、第１の実施形態に係る同期位置確定部３の内部構成を示す内部構成図である。
【００４０】
図３において、第１の実施形態に係る同期位置確定部３は、同期位置検出部３１、ビット列同期位置保存部３２を有する。
【００４１】
同期位置検出部３１は、複数の同期パターン比較部２−１〜２−Ｎのそれぞれから比較結果が入力され、複数の比較結果に基づいて、同期位置を検出するものである。
【００４２】
ここで、比較結果は、Ｆ２の有無情報を含む。比較結果は、各同期パターン比較部２において、Ｆ１が検出され、Ｆ１の先頭ビット位置から１フレーム分のフレームビット長後にＦ２があるか否かを示す情報である。従って、比較結果は、フレーム同期信号パターンの有無情報ともいえる。
【００４３】
そのため、同期位置検出部３１は、複数の比較結果のうち、いずれか１つの比較結果が「Ｆ２検出（ＯＫ：すなわちＦ２を検出したことを示す）」である場合には、同期位置が検出され、同期検出信号をビット列同期位置保存部３２に出力する。
【００４４】
一方、複数の比較結果が「Ｆ２検出」である場合には、同期パターン検出継続のため、同期位置検出部３１は、複数の同期パターン比較部２−１〜２−Ｎのそれぞれに、比較継続信号を出力する。
【００４５】
ビット列同期位置保存部３２は、同期位置検出部３１から同期検出信号が入力され、ビットデータのマルチフレーム開始位置を保存し、同期検出が確定したことを示す同期信号を後段に出力する。
【００４６】
（Ａ−２）第１の実施形態の動作
次に、第１の実施形態に係る同期検出装置１０によるフレーム同期検出処理の動作を、図面を参照しながら説明する。
【００４７】
図４は、従来のフレーム同期検出処理を示すタイミングチャートである。
【００４８】
図５は、第１の実施形態に係るフレーム同期検出処理を示すタイミングチャートである。
【００４９】
なお、図４及び図５において、「Ｆ１」は第１フレームの特定位置にあるフレーム同期パターンを示し、「Ｆ２」は第２フレームの特定位置にあるフレーム同期パターンを示す。「Ｆ３」及び「Ｆ４」は、第３フレーム及び第４フレームの各特定位置にあるフレームビットである。「Ｆ３」及び「Ｆ４」は、例えば警報などのフレーム同期以外の用途で使用されるフレームビットである。「（Ｆ１）」は、Ｆ１パターンのビット列と同じデータ（ビット列）を示す。
【００５０】
図５における「ＳＤ」が、各同期パターン比較部２で実施される同期パターンの検出処理をイメージしている。
【００５１】
受信部１において、受信信号がシリアルのビットデータに変換されて、シリアルのビットデータが所定ビット長のパラレルデータに変換され、ビットデータが各同期パターン比較部２−１〜２−Ｎに出力される。
【００５２】
同期検出開始後、複数の同期パターン比較部２−１〜２−Ｎのそれぞれにおいて、Ｆ１及びＦ２の検出が行なわれる。
【００５３】
各同期パターン比較部２−１〜２−Ｎでは、Ｆ１検出部２１が、入力されたビットデータと予め記憶されているＦ１の同期パターンとを比較して、Ｆ１を検出する。
【００５４】
Ｆ１検出部２１において、Ｆ１が検出されると、検出情報が１フレームカウンタ２２に通知される。１フレームカウンタ２２では、Ｆ１の先頭ビット位置から１フレーム分のフレームビット長だけカウントし、検出位置情報がＦ２検出部２３に通知される。
【００５５】
Ｆ２検出部２３では、入力されたビットデータのうち、検出位置情報が示す位置から予め記憶されているＦ２の同期パターンがあるか否かを確認する。その比較結果が同期位置確定部３に出力される。
【００５６】
同期位置確定部３では、複数の同期パターン比較部２−１〜２−Ｎのそれぞれから同期検出のためのフレーム同期パターンの比較結果に基づいて同期位置を確定し、同期信号を後段に出力する。
【００５７】
図４及び図５において、「５０」がＦ１の位置とし、「６１」〜「６４」がＦ１のビット列と同じビット列であるとする。
【００５８】
図４に示す従来の同期検出処理は、Ｆ１の検出後、Ｆ１の先頭ビット位置から１フレーム分のフレームビット長の位置を確認して、Ｆ２が検出されたか否かを確認する方法である。ある時点で、Ｆ１が検出されると、１フレームの待機期間中に、Ｆ１検出は実施されない。
【００５９】
図４に例示するように、Ｆ１が「５０」の位置よりも前（少なくともＦ１の先頭ビットから１フレームのフレームビット長以内）の「６１」の位置にＦ１と同じビット列である（Ｆ１）があるとき、「６１」の位置でＦ１が検出され、１フレームの待機後、Ｆ２が非検出となり、フレーム同期が検出されない。その結果、１マルチフレーム区間で同期が検出できず、その後の１マルチフレーム区間で同期が検出されることになる。
【００６０】
これに対して、第１の実施形態では、複数の同期パターン比較部２−１〜２−Ｎのそれぞれが、１マルチフレーム内の全ビットを並列に確認して、マルチフレームの同期パターンを検出することができる。
【００６１】
例えば、図５において、ある同期パターン比較部２−ｍ（１≦ｍ≦Ｎ−１）による「６１」の位置でのＦ１検出とは別に、他の同期パターン比較部２−ｎ（ｍ＜ｎ，２≦ｎ≦Ｎ）による「５０」の位置でのＦ１検出が可能となる。
【００６２】
したがって、ある同期パターン比較部２−ｍが「６１」の位置でＦ１を検出し、Ｆ２検出のために、１フレームの待機期間中であっても、他の同期パターン比較部２−ｎが「５０」の位置でＦ１を検出することができる。そのため、上記他の同期パターン比較部２−ｎが、Ｆ１検出後、１フレーム待機後に、Ｆ２を検出することができ、同期位置が相対的に確定する。
【００６３】
もし、複数個所で同期検出した場合、検出した位置で同様の再検出を実施し、最後に残った位置を同期検出位置として確定する。
【００６４】
（Ａ−３）第１の実施形態の効果
以上のように、第１の実施形態によれば、マルチフレーム内の全ビットを確認できるように、複数の同期パターン比較部を設けたので、１マルチフレーム内でかならず正しい同期検出位置を含んだ検出が可能となる。
【００６５】
データがＦ１、Ｆ２パターンと同じというだけでなく、その相対位置まで同じ場合以外は、連一致（同期位置が複数回同じ位置を示すことを確認すること）などの同期保護が不要となり、同期検出時間を短くすることが可能となる。
【００６６】
（Ｂ）第２の実施形態
次に、本発明に係る同期検出装置及び同期検出方法の第２の実施形態を、図面を参照しながら詳細に説明する。
【００６７】
（Ｂ−１）第２の実施形態の構成
図６は、第２の実施形態に係る同期検出装置の構成を示す構成図である。
【００６８】
図６において、第２の実施形態に係る同期検出装置１０Ａは、大別して、受信部１、フレーム同期検出部１００Ａを有する。また、フレーム同期検出部１００Ａは、Ｆ１パターン比較部４０、カウンタ４１、メモリ（第１記憶部）４２、Ｆ２パターン比較部４４、メモリ（第２記憶部）４５、同期位置確定部５を有する。
【００６９】
受信部１は、伝送網の接続回線から信号を受信し、受信信号をビットデータに変換して、ビットデータを、Ｆ１パターン比較部４０及びＦ２パターン比較部４４に出力する。なお、受信部１は、シリアル／パラレル変換機能、一時的にビットデータを保持するメモリを備えるようにしてもよい。
【００７０】
カウンタ４１は、同期検出開始時に、１マルチフレームのビット数をカウントしてカウント値を、Ｆ１パターン比較部４０及びＦ２パターン比較部４４に出力する。カウンタ４１が、Ｆ１パターン比較部４０及びＦ２パターン比較部４４に出力するカウント値は、同じカウンタの値である。
【００７１】
Ｆ１パターン比較部４０は、入力されたビットデータとＦ１の同期パターンとを比較して、Ｆ１を検出するものである。Ｆ１パターン比較部４０は、カウンタ４１からマルチフレームのビット数のカウント値が入力されており、Ｆ１を検出するたびに、Ｆ１の同期パターンの検出時カウント値をメモリ４２に保存する。Ｆ１パターン比較部４０には、予めＦ１の同期パターンを記憶するＦ１パターン記憶部４０１を有している。
【００７２】
これにより、同期検出開始後、Ｆ１パターン比較部４０は１マルチフレームの全ビットを確認することができ、Ｆ１パターン比較部４０は、１マルチフレーム区間に出現し得る、全てのＦ１の同期パターンを検出することができ、さらに検出した各Ｆ１の同期パターンの位置（検出時カウント値）も保存できる。
【００７３】
また、Ｆ１パターン比較部４０は、Ｆ１検出時に、Ｆ１検出情報を同期位置確定部５に出力する。
【００７４】
Ｆ２パターン比較部４４は、入力されたビットデータとＦ２の同期パターンとを比較して、Ｆ２を検出するものである。Ｆ２パターン比較部４４は、カウンタ４１からマルチフレームのビット数のカウント値が入力されており、Ｆ２を検出するたびに、Ｆ２の同期パターンの検出時カウント値をメモリ４５に保存する。Ｆ２パターン比較部４４には、予めＦ２の同期パターンを記憶するＦ２パターン記憶部４４１を有している。
【００７５】
これにより、同期検出開始後、Ｆ２パターン比較部４４は１マルチフレームの全ビットを確認することができ、Ｆ２パターン比較部４４は、１マルチフレーム区間に出現し得る、全てのＦ２の同期パターンを検出することができ、さらに検出した各Ｆ２の同期パターンの位置（検出時カウント値）も保存できる。
【００７６】
また、Ｆ２パターン比較部４４は、Ｆ２検出時に、Ｆ２検出情報を同期位置確定部５に出力する。
【００７７】
同期位置確定部５は、Ｆ１パターン比較部４０からＦ１検出情報と、Ｆ２パターン比較部４４からＦ２検出情報とを取得し、メモリ４２から各Ｆ１の検出位置と、メモリ４５から各Ｆ２の検出位置とを読み出して、各Ｆ１の検出位置と各Ｆ２の検出位置との比較結果に基づいて同期位置を確定し、同期信号を後段に出力する。
【００７８】
図７は、第２の実施形態に係る同期位置確定部５の内部構成を示す内部構成図である。
【００７９】
図７において、第２の実施形態に係る同期位置確定部５は、検出制御部５１、検出位置読出部５２、検出位置比較部５３、ビット列同期位置保存部５４を有する。
【００８０】
検出制御部５１は、Ｆ１パターン比較部４０から各Ｆ１検出情報と、Ｆ２パターン比較部４４から各Ｆ２検出情報とを受け取り、各Ｆ１及び各Ｆ２のそれぞれの検出位置を確認するため、検出位置読出部５２に読出指示をする。
【００８１】
検出位置読出部５２は、検出制御部５１から読出指示を受け取ると、メモリ４２及びメモリ４５から各Ｆ１及び各Ｆ２のそれぞれの検出位置（Ｆ１検出位置、Ｆ２検出位置）を読み出す。検出位置読出部５２は、メモリ４２及びメモリ４５から読み出した各Ｆ１検出位置及び各Ｆ２検出位置を、検出位置比較部５３に与える。
【００８２】
検出位置比較部５３は、検出位置読出部５２からの各Ｆ１検出位置及び各Ｆ２の検出位置を比較して同期位置を検出し、同期位置を検出すると、ビットデータのマルチフレーム開始位置をビット列同期位置保存部５４に保存するため、同期検出信号をビット列同期位置保存部５４に出力する。
【００８３】
また、複数の同期位置が検出された場合、同期パターンの検出を継続させるために、検出位置比較部５３は、Ｆ１パターン比較部４０及びＦ２パターン比較部４４に、Ｆ１比較継続信号及びＦ２比較継続信号を出力する。
【００８４】
ビット列同期位置保存部５４は、検出位置比較部５３からの同期検出信号が入力されて、ビットデータのマルチフレーム開始位置を保存し、同期信号を後段に出力する。
【００８５】
ここで、各Ｆ１検出位置と各Ｆ２検出位置とを比較するためのメモリ４２及びメモリ４５の構成例を、図面を用いて説明する。
【００８６】
第２の実施形態では、２種類のメモリ構成例を例示し、メモリ４２及びメモリ４５は、それぞれ同じ構成として説明する。なお、メモリ４２及びメモリ４５は、それぞれ物理的に別構成である場合を例示するが、ビットに識別子を付与することで、共通のメモリとしてもよい。
【００８７】
図８は、第２の実施形態に係るメモリ４２又はメモリ４５のメモリ構成を例示する構成図（その１）であり、図９は、第２の実施形態に係るメモリ４２又はメモリ４５のメモリ構成を例示する構成図（その２）である。
【００８８】
図８に例示するメモリ４２又はメモリ４５では、Ｆ１又はＦ２（図８では、「Ｆ１／Ｆ２」と表記している。）の検出時にカウンタ４１より検出した位置情報を検出順に保存する構成である。従って、メモリ４２又はメモリ４５において、「アドレス０」には１番目に検出されたＦ１又はＦ２の検出位置である「検出位置＃１のカウント値」が保存され、次の２番目のＦ１又はＦ２の検出位置である「検出位置＃２のカウント値」は「アドレス１」に保存される。その後検出順に保存する。これにより、１マルチフレーム区間で検出されたＦ１又はＦ２の検出順に、Ｆ１又はＦ２の検出時のカウント値を保存できる。
【００８９】
図９に例示するメモリ４２又はメモリ４５では、カウント値をアドレスとし、該当位置でＦ１又はＦ２を検出したアドレスに検出ビット“１”を保存する。メモリ４２又はメモリ４５のアドレスの数が１マルチフレームのビット数となっており、Ｆ１又はＦ２の検出時のカウント値に対するアドレスにフラグビット（“１”）が立つ。
【００９０】
図８及び図９のいずれのメモリ構成の場合でも、検出位置比較部５３は、１マルチフレームの後半１フレーム分以外は、Ｆ２検出時に１フレーム前にＦ１を検出しているかを確認する。
【００９１】
また、１マルチフレームの後半１フレームの場合、検出位置比較部５３は、Ｆ１検出時に巡回して１フレーム分進んだ位置、あるいは、３フレーム前にＦ２を検出しているかを確認する。
【００９２】
上記のように、メモリ４２又はメモリ４５に保存されている、マルチフレーム区間で検出した全Ｆ１及び全Ｆ２の検出位置に基づいて、検出位置比較部５３は同期位置を検出する。
【００９３】
（Ｂ−２）第２の実施形態の動作
次に、第２の実施形態に係る同期検出装置１０Ａにおける同期検出処理を、図１０を参照しながら説明する。
【００９４】
図１０は、第２の実施形態に係るフレーム同期検出処理を示すタイミングチャートである。
【００９５】
同期検出開始時に、カウンタ４１は１マルチフレームのビット数をカウントして、そのカウント値をＦ１パターン比較部４０及びＦ２パターン比較部４４に出力する。一方、受信部１において、受信信号がシリアルのビットデータに変換されて、Ｆ１パターン比較部４０及びＦ２パターン比較部４４に出力される。
【００９６】
Ｆ１パターン比較部４０では、入力されたビットデータとＦ１の同期パターンとを比較して、Ｆ１が検出され、Ｆ１の検出時カウント値がメモリ４２に保存され、Ｆ１検出情報が同期位置確定部５に出力される。
【００９７】
同様に、Ｆ２パターン比較部４４では、入力されたビットデータとＦ２の同期パターンとを比較して、Ｆ２が検出され、Ｆ２の検出時カウント値がメモリ４５に保存され、Ｆ２検出情報が同期位置確定部５に出力される。
【００９８】
同期位置確定部５では、Ｆ１検出情報又はＦ２検出情報が検出制御部５１に与えられると、読出指示が検出位置読出部５２に出力され、検出位置読出部５２が、メモリ４２及びメモリ４５のそれぞれからＦ１検出位置及びＦ２検出位置を読み出し、Ｆ１検出位置及びＦ２検出位置が検出位置比較部５３に出力される。
【００９９】
検出位置比較部５３では、Ｆ１検出位置とＦ２検出位置と相対的な位置関係を比較して、同期位置を検出する。
【０１００】
例えば、Ｆ１検出情報、あるいは、Ｆ２検出情報にてＦ１かＦ２の検出が発生した場合、メモリ４２、メモリ４５を呼び出し、Ｆ１とＦ２の相対位置を比較する。
【０１０１】
４フレームから構成される１マルチフレーム中の前半の３フレーム区間にＦ１がある場合、あるいは、１マルチフレームの後半最後の３フレーム区間にＦ２がある場合は、Ｆ２のカウント位置からＦ１のカウント位置を引いたものが１フレームであれば、同期検出となる。
【０１０２】
１マルチフレームの後半最後の１フレーム区間にＦ１がある場合、あるいは、前半の１フレーム区間にＦ２がある場合、カウンタ値は最大マルチフレーム数で巡回して“０”から再カウントするので、巡回を考慮して差分を確認した結果が１フレームであれば、同期検出になる。この場合の確認方法としては、巡回方向での確認でもいいが、Ｆ１のカウント位置からＦ２のカウント位置を引いたものが３フレームになることで確認してもよい。
【０１０３】
図１０の動作例では、Ｆ１検出位置＃２とF２検出位置＃２との差分が、１フレーム分である。従って、Ｆ１検出位置＃２の位置が正しいＦ１の位置となり、相対的にマルチフレームの位置が確定する。
【０１０４】
同期位置が検出されると、ビットデータのマルチフレーム開始位置がビット列同期位置保存部５４に保存され、ビット列同期位置保存部５４は同期信号を後段に出力する。
【０１０５】
もし、複数個所で同期検出した場合、同様の再検出を実施し、連続して検出した位置を同期検出位置として確定する。
【０１０６】
（Ｂ−３）第２の実施形態の効果
以上のように、第２の実施形態によれば、マルチフレーム内の全ビットを確認できるように、同期パターン比較結果を複数保存するので、１マルチフレーム内でかならず正しい同期検出位置を含んだ検出が可能となる。
【０１０７】
データがＦ１、Ｆ２パターンと同じというだけでなく、その相対位置まで同じ場合以外は、連一致などの同期保護が不要となり、同期検出時間を短くすることが可能となる。
【０１０８】
また、カウンタやメモリの共通化が可能で、第１の実施形態と比べ複数の比較回路が不要という回路縮小効果がある。
【０１０９】
（Ｃ）他の実施形態
上述した第１及び第２の実施形態においても種々の変形実施形態を言及したが、本発明は、以下の変形実施形態にも適用できる。
【０１１０】
第１の実施形態、第２の実施形態ともにＴＴＣ標準規格であるＪＴ−Ｇ７０３−ａの１マルチフレームが４フレームで構成され、４フレームのうち２フレーム（第１フレーム、第２フレーム）のフレームビットが同期パターンとなる同期検出回路に適用する例を説明したが、同期パターンがフレーム内の固定位置にあれば、比較回路をパターン毎に持つことで、２つ以上のパターンの場合にも適用可能である。
【０１１１】
１マルチフレームが４フレーム以外のフレーム数で構成される場合にも同様に適用可能である。
【符号の説明】
【０１１２】
１０及び１０Ａ…同期検出装置、１…受信部、１００及び１００Ａ…フレーム同期検出部、
２（２−１〜２−Ｎ）…同期パターン比較部、２１…Ｆ１検出部、２２…１フレームカウンタ、２３…Ｆ２検出部２３、
３及び５…同期位置確定部、３１…同期位置検出部、３２…ビット列同期位置保存部、５１…検出制御部、５２…検出位置読出部、５３…検出位置比較部、５４…ビット列同期位置保存部５４、
４０…Ｆ１パターン比較部、４１…カウンタ、４２…メモリ４５…Ｆ２パターン比較部４４…メモリ。
【図１】
2019176326.tif 000003
【図２】
2019176326.tif 000004
【図３】
2019176326.tif 000005
【図４】
2019176326.tif 000006
【図５】
2019176326.tif 000007
【図６】
2019176326.tif 000008
【図７】
2019176326.tif 000009
【図８】
2019176326.tif 000010
【図９】
2019176326.tif 000011
【図１０】
2019176326.tif 000012