(57)【要約】【課題】イオン注入によって半導体に与えられたダメージを回復させ、ホール濃度を高める。【解決手段】ｎ型不純物を含有する窒化ガリウム系の半導体に、１Ｅ１９ｃｍ−３以下のイオン注入濃度で、マグネシウム（Ｍｇ）及びカルシウム（Ｃａ）のうち少なくとも一方のｐ型不純物をイオン注入するイオン注入工程と、ｐ型不純物がイオン注入された半導体を熱処理する熱処理工程と、を行う。【選択図】図２
2019062139.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
ｎ型不純物を含有する窒化ガリウム系の半導体に、１Ｅ１９ｃｍ−３以下のイオン注入濃度で、マグネシウム（Ｍｇ）及びカルシウム（Ｃａ）のうち少なくとも一方のｐ型不純物をイオン注入するイオン注入工程と、
前記ｐ型不純物がイオン注入された前記半導体を熱処理する熱処理工程と、を備える、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記イオン注入工程と前記熱処理工程と、の組合せを、複数回行う、半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法であって、
前記イオン注入工程におけるイオン注入濃度は、５Ｅ１８ｃｍ−３以上である、半導体装置の製造方法。
【請求項４】
請求項２又は請求項２に従属する請求項３記載の半導体装置の製造方法であって、
ｍ回目の前記イオン注入工程におけるイオン注入濃度は、前記ｍ回目よりも後に行われる前記イオン注入工程におけるイオン注入濃度よりも低い、半導体装置の製造方法。
ただし、ｍは１以上の整数である。
【請求項５】
請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法であって、
前記熱処理は、熱アニールである、半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法であって、
前記熱アニールは、高周波誘導加熱方式を用いたＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）である、半導体装置の製造方法。
【請求項７】
請求項１から請求項６までのいずれか一項に記載の半導体装置の製造方法であって、
前記イオン注入工程では、２価のｐ型不純物を用いてイオン注入を行う、半導体装置の製造方法。
【請求項８】
請求項２又は請求項２に従属する請求項３から請求項７までのいずれか一項に記載の半導体装置の製造方法であって、
前記イオン注入工程の前に行われ、前記半導体上にイオン注入用マスクを形成するイオン注入用マスク形成工程と、
前記イオン注入工程の後、前記熱処理工程の前に行われ、前記イオン注入用マスクの上に保護膜を形成する保護膜形成工程と、
前記イオン注入工程と前記熱処理工程と、の組合せが複数回終了した後、前記イオン注入用マスクを除去するイオン注入用マスク除去工程と、を備える、半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法であって、
前記保護膜は、前記イオン注入用マスクから選択的に除去可能であり、
前記熱処理工程の後に、前記保護膜を除去する保護膜除去工程を備える、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、イオン注入法を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
イオン注入法を用いた半導体装置の製造方法では、イオン注入によって半導体にダメージが与えられることが知られている。特許文献１には、イオン注入された結晶材料に対して、結晶材料中の荷電子の励起が可能なエネルギーの波長を有するレーザ光を照射することで、結晶材料の結晶性を回復させ、所望の特性を出現させることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２７７４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１では、イオン注入によって半導体に与えられたダメージを回復させることが可能なイオン注入量については、検討されていなかった。
【課題を解決するための手段】
【０００５】
本開示は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００６】
（１）本開示の一形態によれば、半導体装置の製造方法が提供される。この製造方法は；ｎ型不純物を含有する窒化ガリウム系の半導体に、１Ｅ１９ｃｍ−３以下のイオン注入濃度で、マグネシウム（Ｍｇ）及びカルシウム（Ｃａ）のうち少なくとも一方のｐ型不純物をイオン注入するイオン注入工程と；前記ｐ型不純物がイオン注入された前記半導体を熱処理する熱処理工程と、を備える。
この形態によれば、１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入を行うので、半導体に与えられたダメージを熱処理により回復させることができ、イオン注入されたｐ型不純物の活性化率を高めることができる。その結果、半導体のホール濃度を高めることができる。
【０００７】
（２）上記形態において、前記イオン注入工程と前記熱処理工程と、の組合せを、複数回行ってもよい。
この形態によれば、１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入を行うので、半導体に与えられたダメージを熱処理により回復させることができ、イオン注入されたｐ型不純物の活性化率を高めることができるとともに、イオン注入工程と熱処理工程とを複数回行うことにより、半導体のホール濃度をより高めることができる。
【０００８】
（３）上記形態において、前記イオン注入工程におけるイオン注入濃度は、５Ｅ１８ｃｍ−３以上であってもよい。
この形態によれば活性化率のより高い濃度範囲でイオン注入を行うので、半導体のホール濃度をより高めることができる。
【０００９】
（４）上記形態において、ｍ回目の前記イオン注入工程におけるイオン注入濃度は、前記ｍ回目よりも後に行われる前記イオン注入工程におけるイオン注入濃度よりも低くてもよい。ただし、ｍは１以上の整数である。
この形態によれば、ｍ回目にイオン注入されたｐ型不純物を、ｍ回目よりも後のイオン注入によるノックオン効果によって、半導体内部へと拡散させることができる。そのため、イオン注入によって形成されたｐ型半導体領域におけるｐ型不純物濃度のばらつきを低減することができる。
【００１０】
（５）上記形態において、前記熱処理は、熱アニールであってもよい。
この形態によれば、熱アニールにより、半導体内部まで加熱することができるので、イオン注入によって半導体内部に与えられたダメージをより回復させることができ、半導体内部のｐ型不純物をより活性化させることができる。
【００１１】
（６）上記形態において、前記熱アニールは、高周波誘導加熱方式を用いたＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）であってもよい。
この形態によれば、イオン注入された半導体を急速昇温できるとともに、赤外線照射方式を用いたＲＴＡに比べて半導体内部まで加熱することができる。そのため、半導体装置の製造におけるスループットを高めることと、半導体内部のｐ型不純物をより活性化させることと、を達成できる。
【００１２】
（７）上記形態において、前記イオン注入工程では、２価のｐ型不純物を用いてイオン注入を行ってもよい。
この形態によれば、１価のｐ型不純物を用いる場合と比較して、イオン注入によって半導体に与えられるダメージを低減することができるので、ホール濃度をより高めることができる。
【００１３】
（８）上記形態において、前記イオン注入工程の前に行われ、前記半導体上にイオン注入用マスクを形成するイオン注入用マスク形成工程と；前記イオン注入工程の後、前記熱処理工程の前に行われ、前記イオン注入用マスクの上に保護膜を形成する保護膜形成工程と；前記イオン注入工程と前記熱処理工程と、の組合せが複数回終了した後、前記イオン注入用マスクを除去するイオン注入用マスク除去工程と、を備えてもよい。
この形態によれば、半導体上に形成されたイオン注入用マスクを複数回のイオン注入工程において使用することができるので、半導体装置の製造工程を簡易化することができる。
【００１４】
（９）上記形態において、前記保護膜は、前記イオン注入用マスクから選択的に除去可能であり；前記熱処理工程の後に、前記保護膜を除去する保護膜除去工程を備えていてもよい。
この形態によれば、前回の熱処理工程において用いられた保護膜のみを除去して、次回のイオン注入を行うことができる。
【発明の効果】
【００１５】
本開示によれば、ｎ型不純物を含有する窒化ガリウム系の半導体に、１Ｅ１９ｃｍ−３以下のイオン注入濃度で、マグネシウム（Ｍｇ）及びカルシウム（Ｃａ）のうち少なくとも一方のｐ型不純物をイオン注入するイオン注入工程と、ｐ型不純物がイオン注入された半導体を熱処理する熱処理工程と、を備えるので、半導体に与えられたダメージを熱処理により回復させることができ、イオン注入されたｐ型不純物の活性化率を高めることができる。その結果、半導体のホール濃度を高めることができる。
【図面の簡単な説明】
【００１６】
【図１】半導体装置の構成を模式的に示す図である。
【図２】半導体装置の製造方法について示す工程図である。
【図３】実験により求めらたイオン注入濃度とホール濃度との関係を示す図である。
【図４】図３に示すホール濃度を、半導体に由来する電子濃度であるバックグラウンド濃度で補正した結果を示す図である。
【図５】イオン注入濃度と活性化率との関係を示す図である。
【図６】第２実施形態の製造方法について示す工程図である。
【図７】第３実施形態の製造方法について示す工程図である。
【発明を実施するための形態】
【００１７】
・第１実施形態
図１は、半導体装置１００の断面の一部を示す模式図である。なお、図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各部の寸法を正確に示すものではない。図１には、説明を容易にするために、相互に略直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。なお、以降の説明では、＋Ｚ軸方向側を「上」又は「上側」とも呼ぶ。
【００１８】
半導体装置１００は、窒化ガリウム（ＧａＮ）系の半導体装置である。本実施形態では、半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ-Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。半導体装置１００は、例えば、電力制御に用いられ、パワーデバイスとも呼ばれる。
【００１９】
半導体装置１００は、基板１１０と、半導体層１１１と、半導体層１１３と、半導体層１１４と、を備える。半導体装置１００は、また、ｐ型不純物のイオン注入によって形成されたｐ型半導体領域１１２、１１５を備える。半導体装置１００は、これらの半導体層及び半導体領域に形成された構造として、トレンチ１２２と、リセス１２４と、段差部１２６と、終端部１２９とを有する。半導体装置１００は、更に、絶縁膜１３０と、ゲート電極１４２と、ソース電極１４４とドレイン電極１４８とを備える。本実施形態では、半導体装置１００は、更に、絶縁膜１５０と、配線電極１６０とを備える。図１には、これらの構造の他に、ソース電極１４４とドレイン電極１４８と、の間に流れる電流を制御するための制御領域Ｄが示されている。
【００２０】
半導体装置１００の基板１１０と、半導体層１１１と、半導体層１１３と、半導体層１１４と、はＸ軸及びＹ軸に沿って広がる板状の半導体である。本実施形態では、基板１１０と、半導体層１１１と、半導体層１１３と、半導体層１１４と、は窒化ガリウム（ＧａＮ）系の半導体から形成されている。窒化ガリウム（ＧａＮ）系の半導体としては、窒化ガリウム（ＧａＮ）のほか、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）などが例示できる。なお、電力制御用の半導体装置に用いる観点から、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）が好ましい。本実施形態では、窒化ガリウム（ＧａＮ）を用いる。なお、本実施形態の効果を奏する範囲において、窒化ガリウム（ＧａＮ）の一部をアルミニウム（Ａｌ）やインジウム（Ｉｎ）などの他のIII族元素に置換してもよく、他の不純物を含んでいてもよい。
【００２１】
基板１１０は、ｎ型の特性を有する半導体である。本実施形態では、基板１１０に含まれるシリコン（Ｓｉ）濃度は、１Ｅ１８ｃｍ−３以上である。本実施形態において、基板１１０の厚さ（Ｚ軸方向の長さ）は、３０μｍ以上５００μｍ以下である。なお、１Ｅ１８との記載は、１×１０１８を示す。
【００２２】
半導体層１１１は、ｎ型の特性を有する半導体である。本実施形態では、半導体層１１１は、基板１１０の＋Ｚ軸方向側に位置する。本実施形態では、半導体層１１１に含まれるシリコン（Ｓｉ）濃度は、１Ｅ１５ｃｍ−３以上８Ｅ１６ｃｍ−３以下である。本実施形態では、半導体層１１１の厚さは、５μｍ以上２０μｍ以下である。
【００２３】
ｐ型半導体領域１１２、１１５は、半導体層１１１の一部に対するｐ型不純物のイオン注入によって形成されたｐ型の特性を示す半導体領域である。本実施形態では、ｐ型半導体領域１１２は、半導体層１１１及び半導体層１１３に隣接する。ｐ型半導体領域１１２は、ソース電極１４４とドレイン電極１４８と、の間に流れる電流を制御するための制御領域Ｄから離れて位置している。ｐ型半導体領域１１２の一部と、ｐ型半導体領域１１５とは、後述の段差部１２６に位置している。ｐ型半導体領域１１２は、半導体層１１１と同様に、窒化ガリウム（ＧａＮ）系の半導体である。本実施形態では、ｐ型半導体領域１１２、１１５は、マグネシウム（Ｍｇ）をアクセプタ元素（ｐ型不純物）として含有する。ｐ型半導体領域１１２、１１５に含まれるマグネシウム（Ｍｇ）の平均濃度は、例えば、２Ｅ１９ｃｍ−３以上５Ｅ１９ｃｍ−３以下である。ｐ型半導体領域１１２、１１５の厚さは、約０．６μｍ（マイクロメートル）である。ｐ型半導体領域１１２、１１５を形成する方法については、詳細を後述する。
【００２４】
半導体層１１３は、ｐ型の特性を有する半導体である。本実施形態では、半導体層１１４は、半導体層１１１及びｐ型半導体領域１１２の＋Ｚ軸方向側に位置する。本実施形態では、半導体層１１３は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。本実施形態では、半導体層１１３に含まれるマグネシウム（Ｍｇ）濃度は、４Ｅ１８ｃｍ−３以下である。本実施形態では、半導体層１１３の厚さは、１μｍ以下である。
【００２５】
半導体層１１４は、ｎ型の特性を有する半導体である。本実施形態では、半導体層１１４は、半導体層１１３の＋Ｚ軸方向側に位置する。本実施形態では、半導体層１１４は、シリコン（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１４に含まれるシリコン（Ｓｉ）濃度は、１Ｅ１８ｃｍ−３以上であり、半導体層１１４の厚さ（Ｚ軸方向の長さ）は、０．４μｍ以下である。
【００２６】
トレンチ１２２は、半導体層１１４、半導体層１１３を貫通し半導体層１１１にまで落ち込んだ溝部である。トレンチ１２２の下面は、半導体層１１１内に位置する。本実施形態では、トレンチ１２２は、半導体層１１４、１１３、１１１に対するドライエッチングによって形成された構造である。
【００２７】
リセス１２４は、半導体層１１４を貫通し、半導体層１１３にまで落ち込んだ溝部である。本実施形態では、リセス１２４は、半導体層１１４、１１３に対するドライエッチングによって形成された構造である。
【００２８】
段差部１２６は、上面に半導体層１１４、下面に半導体層１１１が位置する部位である。本実施形態では、段差部１２６は、半導体層１１４、１１３、１１１に対するドライエッチングによって形成された構造である。半導体装置１００の終端部１２９は、段差部１２６に隣接し、半導体層１１４、１１３、１１１の終端を構成する部位である。本実施形態では、終端部１２９は、ダイシングによって形成された構造である。
【００２９】
半導体装置１００の絶縁膜１３０は、電気絶縁性を有する膜である。本実施形態では、絶縁膜１３０は、トレンチ１２２の内側から外側にわたって形成されている。本実施形態では、絶縁膜１３０は、酸化シリコン（ＳｉＯ２）からなる。
【００３０】
ゲート電極１４２は、トレンチ１２２上の絶縁膜１３０に接し、トレンチ１２２に形成された電極である。本実施形態では、ゲート電極１４２は、アルミニウム（Ａｌ）からなる。ゲート電極１４２に電圧が印加された場合、ｐ型の半導体層１１３に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極１４４とドレイン電極１４８との間に導通経路が形成される。
【００３１】
ソース電極１４４は、リセス１２４に形成され、半導体層１１４にオーミック接触する電極である。本実施形態では、ソース電極１４４は、チタン（Ｔｉ）からなる層にアルミニウム（Ａｌ）からなる層を積層した後に熱処理を加えた電極である。
【００３２】
ドレイン電極１４８は、基板１１０の−Ｚ軸方向側の表面にオーミック接触する電極である。本実施形態では、ドレイン電極１４８は、チタン（Ｔｉ）からなる層にアルミニウム（Ａｌ）からなる層を積層した後に熱処理を加えた電極である。
【００３３】
本実施形態では、半導体装置１００は、トレンチ１２２に絶縁膜１３０およびゲート電極１４２を形成した複数のトレンチ構造と、リセス１２４にソース電極１４４を形成した複数のリセス構造とを備える。本実施形態では、トレンチ構造およびリセス構造は、Ｘ軸方向に交互に配置されている。本実施形態では、トレンチ構造およびリセス構造は、Ｙ軸方向に延びている。本実施形態では、複数のゲート電極１４２は、半導体装置１００の面内において並列に接続されている。本実施形態では、複数のソース電極１４４は、配線電極１６０を通じて並列に接続されている。
【００３４】
絶縁膜１５０は、段差部１２６、絶縁膜１３０、ゲート電極１４２およびソース電極１４４を被覆する。本実施形態では、絶縁膜１５０は、酸化シリコン（ＳｉＯ２）からなる。
【００３５】
配線電極１６０は、絶縁膜１５０の上に形成された電極である。配線電極１６０は、絶縁膜１５０を貫通しソース電極１４４の各々に接続する接続部を有する。本実施形態では、配線電極１６０は、アルミニウム（Ａｌ）からなる。本実施形態では、配線電極１６０は、段差部１２６において配線電極１６０と共にフィールドプレート構造を形成する。
【００３６】
本実施形態の半導体装置１００によれば、トレンチ１２２の下面が存在する半導体層１１１内に、ｐ型半導体領域１１２が位置するため、ｐ型半導体領域１１２によって、トレンチ１２２の下面の角に発生する電界集中を緩和することができる。
【００３７】
また、段差部１２６の箇所におけるｐ型半導体領域１１２、１１５によって、段差部１２６における電界集中を緩和することができる。
【００３８】
また、配線電極１６０は、段差部１２６において配線電極１６０とともにフィールドプレート構造を形成するため、段差部１２６に現れるｐｎ接合界面の端部における電界集中を緩和できる。
【００３９】
図２は、半導体装置１００の製造方法について示す工程図である。図２には、半導体装置１００の製造方法のうち、特に、ｐ型半導体領域１１２、１１５の形成方法が示されている。ｐ型半導体領域１１２、１１５は、半導体層１１１に対するｐ型不純物のイオン注入によって形成される。本実施形態では、まず、基板１１０の上に形成された半導体層１１１の上にスルー膜が形成される、スルー膜形成工程が行われる（ステップＳ１０）。本工程では、基板１１０の上に、半導体層１１１及びスルー膜を、この順に、形成する。スルー膜は、後述するイオン注入工程において、半導体層１１１の表面が汚染されること、及び、イオン注入されたｐ型不純物が半導体層１１１の表面から抜けることを抑制するために用いられる。半導体層１１１及びスルー膜は、例えば、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成される。スルー膜は、シリコン（Ｓｉ）を含まないことが好ましい。後述するイオン注入工程において、スルー膜中のＳｉがノックオン効果によって半導体層１１１及び半導体層１１１に形成されるｐ型半導体領域１１２、１１５に注入されることを抑制するためである。また、スルー膜は、窒素（Ｎ）を含むことが好ましい。窒化ガリウム半導体からの窒素（Ｎ）抜けを抑制するためである。例えば、スルー膜として、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）、ダイヤモンドライクカーボン等が用いられてもよい。スルー膜の厚さは、ｐ型不純物を半導体層１１１に十分に注入するために、厚すぎないことが好ましく、例えば、１ｎｍ〜５０ｎｍの範囲であることが好ましい。本実施形態では、スルー膜は窒化アルミニウム（ＡｌＮ）により形成されており、スルー膜の厚さは３０ｎｍである。
【００４０】
次に、半導体層１１１上に、イオン注入領域が開口するイオン注入用マスクが形成される、イオン注入用マスク形成工程が行われる（ステップＳ２０）。本実施形態では、イオン注入用マスクは、スルー膜の上に形成される。イオン注入用マスクの材料として、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、フォトレジスト、窒化チタン（ＴｉＮ）等の金属が用いられてもよい。
【００４１】
イオン注入用マスクが形成された後、イオン注入によって半導体層１１１にｐ型不純物が注入される、イオン注入工程が行われる（ステップＳ３０）。イオン注入されるｐ型不純物の濃度（イオン注入濃度）は、１Ｅ１９ｃｍ−３以下の濃度である。イオン注入濃度は、５Ｅ１８ｃｍ−３以上であることが好ましい。本実施形態では、イオン注入されるｐ型不純物元素として、マグネシウム（Ｍｇ）が用いられる。マグネシウム（Ｍｇ）に代えてカルシウム（Ｃａ）が用いられてもよく、マグネシウム（Ｍｇ）とカルシウム（Ｃａ）とが用いられてもよい。
【００４２】
イオン注入工程において、基板１１０の温度は、室温以上であって８００℃以下であることが好ましい。８００℃以下とすることにより、半導体層１１１の表面から窒素（Ｎ）が抜けることを抑制することができる。基板１１０の温度は、４００℃以上６００℃以下の範囲とすることがより好ましい。イオン注入によって半導体層１１１に与えられるダメージを低減するためである。本実施形態では、基板１１０の温度は、５００℃である。また、本実施形態において、他のイオン注入条件は、以下のとおりである。
・イオン電流：１μＡ〜１０μＡ
・注入エネルギー：１５０ｋｅＶ〜２５０ｋｅＶ
・注入角度（オフ角）：基板表面の（０００１）面の法線方向に対し、７度
【００４３】
次に、イオン注入用マスクが除去される、イオン注入用マスク除去工程が行われる（ステップＳ４０）。本実施形態では、イオン注入用マスクは、ウエットエッチングによって除去される。例えば、イオン注入用マスクがフォトレジストで形成されている場合には、水酸化テトラメチルアンモニウム（ＴＭＡＨ）や水酸化カリウム（ＫＯＨ）水溶液を用いてもよいし、イオン注入用マスクが酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）で形成されている場合には、フッ酸（ＨＦ）又はバッファードフッ酸（ＢＨＦ、Ｂｕｆｆｅｒｅｄ ＨｙｄｒＯｇｅｎ ＦｌｕＯｒｉｄｅ）水溶液を用いてもよい。イオン注入用マスクが窒化アルミニウム（ＡｌＮ）で形成されている場合には、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いてもよい。なお、スルー膜形成工程（ステップＳ１０）において形成されたスルー膜は、本工程（ステップＳ４０）において、イオン注入用マスクとともに除去されてもよい。
【００４４】
次に、イオン注入された半導体層１１１上に保護膜が形成される、保護膜形成工程が行われる（ステップＳ５０）。保護膜は、後述する熱処理工程において、イオン注入された半導体層１１１の表面から窒素（Ｎ）が抜けることや、イオン注入された半導体層１１１の表面が荒れること等を抑制するために用いられる。なお、イオン注入用マスク除去工程（ステップＳ４０）においてスルー膜を除去せず、スルー膜の上に保護膜を形成する場合には、半導体層１１１の表面が大気に曝されない。そのため、ｐ型不純物がイオン注入された領域の表面に、大気中のシリコン（Ｓｉ）等の不純物が付着することが抑制される。その結果、ｐ型不純物がイオン注入された領域の表面に、ｎ型半導体領域が形成されることが抑制される。本実施形態では、保護膜として、窒化アルミニウム（ＡｌＮ）を用いる。本実施形態では、保護膜の厚さは、６００ｎｍである。
【００４５】
次に、保護膜が形成された半導体層１１１が熱処理（アニール）される、熱処理工程が行われる（ステップＳ６０）。熱処理工程は、半導体層１１１にイオン注入によって与えられたダメージを回復させ、イオン注入されたｐ型不純物を活性化させるために行われる。
【００４６】
熱処理工程における熱処理温度は、１０００℃以上、１４００℃以下であることが好ましく、１１５０℃以上、１３００℃以下であることがより好ましい。イオン注入されたｐ型不純物がマグネシウム（Ｍｇ）である場合には、マグネシウム（Ｍｇ）をより活性化させる観点から、熱処理温度は１２００℃以上１３００℃未満であることが好ましい。本実施形態では、熱処理温度は１２５０℃である。熱処理時間は、１０秒以上であることが好ましい。また、熱処理時間は、５分以下であることが好ましく、２分以下であることがより好ましい。本実施形態では、熱処理時間は３０秒である。熱処理雰囲気は、半導体層１１１から窒素（Ｎ）が抜けることを抑制する観点から、アンモニア（ＮＨ３）を含む雰囲気、窒素（Ｎ２）を含む雰囲気で行われることが好ましい。また、熱処理工程における圧力は、１気圧以上であってもよい。本実施形態では、熱処理雰囲気は窒素（Ｎ２）ガス雰囲気であり、圧力は１気圧である。
【００４７】
熱処理は、レーザアニール、フラッシュランプアニール（ＦＬＡ）、ハロゲンランプを用いたＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、高周波誘導加熱方式を用いたＲＴＡ、シーズヒータ等を用いた高温保管炉等を用いて行われてもよい。熱処理は、半導体層の表面状態が劣化することを抑制し、半導体装置の製造におけるスループットを向上させる観点から、レーザを用いた熱処理を除く熱処理（熱アニール）により行われることが好ましい。本実施形態では、高周波誘導加熱方式を用いたＲＴＡにより、熱処理を行う。
【００４８】
次に、半導体層１１１上に形成された保護膜が除去される、保護膜除去工程が行われる（ステップＳ７０）。本実施形態では、保護膜はウエットエッチングによって除去される。本実施形態では、窒化アルミニウム（ＡｌＮ）からなる保護膜が、６０℃以上の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いて除去される。なお、スルー膜形成工程（ステップＳ１０）において形成されたスルー膜が、マスク除去工程（ステップＳ４０）において除去されていない場合には、スルー膜は、本工程において保護膜とともに除去されてもよい。
【００４９】
なお、スルー膜がマスク除去工程（ステップＳ４０）において除去され、保護膜形成工程において窒化アルミニウム（ＡｌＮ）がイオン注入された半導体層１１１上に形成された場合には、熱処理工程（ステップＳ６０）において保護膜と、イオン注入された半導体層１１１との間に窒化アルミニウム（ＡｌＮ）と窒化ガリウム（ＧａＮ）の混合層が形成される場合がある。このような場合には、保護膜除去工程（ステップＳ７０）において、アッシング装置を用いて半導体層１１１上から酸素プラズマを照射した後、フッ酸（ＨＦ）水溶液によるウエットエッチングによって保護膜を除去してもよい。
【００５０】
保護膜が除去された後、イオン注入された半導体層１１１上への半導体層１１３、１１４の積層、トレンチ１２２、リセス１２４の形成、絶縁膜１３０、ゲート電極１４２、ソース電極１４４及びドレイン電極１４８の形成が行われ、半導体装置１００が製造される。以上のようにして、半導体装置１００が製造される。
【００５１】
第１実施形態によれば、１Ｅ１９ｃｍ−３以下の濃度でイオン注入を行うので、イオン注入によって半導体に与えられたダメージを回復させ、イオン注入されたｐ型不純物の活性化率を高めることができる。その結果、半導体のホール濃度を高めることができる。
【００５２】
また、５Ｅ１８ｃｍ−３以上、１Ｅ１９ｃｍ−３以下の濃度でイオン注入を行うことにより、イオン注入されたｐ型不純物の活性化率をより高めることができるので、半導体のホール濃度をより高めることができる。
【００５３】
また、熱処理工程において熱アニールを用いることにより、半導体表面のみならず半導体内部まで加熱することができるので、イオン注入によって半導体内部に与えられたダメージをより回復させることができ、半導体内部のｐ型不純物をより活性化させることができる。
【００５４】
また、熱アニールは、高周波誘導加熱方式を用いたＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）であるので、急速昇温を行うことができるとともに、赤外線照射方式を用いたＲＴＡに比べて半導体内部まで加熱することができる。そのため、半導体装置の製造におけるスループットを高めることと、半導体内部のｐ型不純物をより活性化させることと、を達成できる。
【００５５】
以下、イオン注入工程（ステップＳ３０）におけるイオン注入濃度を１Ｅ１９ｃｍ−３以下とすることで、ホール濃度を高めることができる根拠、及び、イオン注入工程（ステップＳ３０）におけるイオン注入濃度を５Ｅ１８ｃｍ−３以上かつ１Ｅ１９ｃｍ−３以下とすることで、ホール濃度をより高めることができる根拠について、実験結果に基づいて説明する。
【００５６】
発明者らは、窒化ガリウム（ＧａＮ）からなるｎ型半導体に、種々のイオン注入濃度でマグネシウム（Ｍｇ）をイオン注入した後に、熱処理を行い、熱処理後の半導体におけるホール濃度を測定した。実験において、イオン注入深さは０．２５μｍであり、注入エネルギーは２００ｋｅＶである。その結果、以下に述べる事項を見出した。
【００５７】
図３は、実験により求められたイオン注入濃度とホール濃度との関係を示す図である。イオン注入濃度は、１回のイオン注入工程（図２、ステップＳ３０）において半導体に注入されるマグネシウム（Ｍｇ）濃度であり、ホール濃度は、イオン注入工程（図２、ステップＳ３０）及び熱処理工程（図２、ステップＳ６０）を行った後に測定されたホール濃度である。
【００５８】
図４は、図３に示すホール濃度を、半導体に由来する電子濃度であるバックグラウンド濃度で補正した結果を示す図である。図４に示すホール濃度は、ｐ型不純物のイオン注入に由来するホール濃度でもある。図４に示す直線（ａ）は、活性化率が一定であると仮定した場合のイオン注入濃度とホール濃度との関係を示している。図５は、イオン注入濃度と活性化率との関係を示す図である。図５の活性化率は、イオン注入濃度と、図４に示す実質的なホール濃度と、を用いて算出した。なお、注入エネルギーを４００ｋｅＶとしても、図３から図５に示す結果と同様の結果が得られた。また、注入されるｐ型不純物をカルシウム（Ｃａ）としても、図３から図５に示す結果と同様の結果が得られた。
【００５９】
半導体にイオン注入されたマグネシウム（Ｍｇ）の活性化率は、イオン注入後の半導体におけるホール濃度を、マグネシウム（Ｍｇ）濃度で除算することによって算出される。活性化率が一定であると仮定すると、図４における直線（ａ）に示されるように、イオン注入濃度の増加とともにホール濃度は増加すると考えられる。図４、５に示す領域Ａでは、イオン注入濃度の増加とともにホール濃度（キャリア濃度）が増加している。しかし、イオン注入濃度が２Ｅ１９ｃｍ−３を超えた領域Ｂでは、イオン注入濃度を増加させてもホール濃度が増加せず、かえってホール濃度が低下し（図４）、活性化率が低下していた（図５）。このような現象が生じるのは、半導体における窒素（Ｎ）及びガリウム（Ｇａ）の空孔濃度が増加し、複合欠陥が発生することによって、ホール濃度が低下するためであると考えられる。すなわち、領域Ｂよりもイオン注入濃度が低い領域、少なくとも１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入を行うことで、１Ｅ１９ｃｍ−３よりも高いイオン注入濃度でイオン注入を行う場合に比べて、半導体に与えられたダメージを熱処理により回復させることができ、イオン注入されたｐ型不純物の活性化率を高めることができることが判明した。
【００６０】
さらに、図４及び図５に示すように、イオン注入濃度が５Ｅ１８ｃｍ−３から１Ｅ１９ｃｍ−３の領域Ｃでは、ホール濃度が特異的に増加し、活性化率が特異的に増加することが判明した。すなわち、５Ｅ１８ｃｍ−３以上かつ、１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入を行うことにより、イオン注入されたｐ型不純物の活性化率をより高めることができることが判明した。
【００６１】
以上の結果から、１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入を行えば、イオン注入によって半導体に与えられたダメージを回復させ、イオン注入されたｐ型不純物の活性化率を高めることができ、半導体のホール濃度を高めることができることが示された。
【００６２】
また、活性化率がより高いイオン注入濃度の範囲、すなわち、５Ｅ１８ｃｍ−３以上、１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入を行えば、半導体のホール濃度をより高めることができることが示された。
【００６３】
・第２実施形態
図６は、第２実施形態の製造方法について示す工程図である。第１実施形態と異なる点について主に説明する。第２実施形態では、イオン注入工程（ステップＳ３０ａ）と熱処理工程（ステップＳ６０ａ）との組合せが、複数回行われる。
【００６４】
ステップＳ５ａでは、図４及び図５で示したイオン注入濃度とホール濃度との関係を用いて、所望のホール濃度を達成するための、１Ｅ１９ｃｍ−３以下で行われるイオン注入工程の回数、及び、各回におけるイオン注入濃度が決定される。なお、ステップＳ５ａでは、半導体に注入されるｐ型不純物の合計濃度（積算イオン注入濃度）を定めておき、各回のイオン注入濃度が１Ｅ１９ｃｍ−３以下となるように、イオン注入工程の回数及び、各回におけるイオン注入濃度が決定されてもよい。例えば、積算イオン注入濃度を３．２Ｅ１９ｃｍ−３とする場合には、１回目のイオン注入工程では２Ｅ１８ｃｍ−３のイオン注入濃度、２回目から４回目のイオン注入工程では１Ｅ１９ｃｍ−３のイオン注入濃度でイオン注入を行うように、イオン注入工程の回数、及び、各回におけるイオン注入濃度が決定されてもよい。
【００６５】
なお、ホール濃度をより高める観点から、各イオン注入工程（ステップＳ３０ａ）において、活性化率のより高い領域である、５Ｅ１８ｃｍ−３以上かつ１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入が行われることが好ましい。そのため、例えば、積算イオン注入濃度を３．２Ｅ１９ｃｍ−３とする場合には、イオン注入工程の回数を４回とし、８Ｅ１８ｃｍ−３のイオン注入濃度でイオン注入を行うように、イオン注入工程の回数、及び、各回におけるイオン注入濃度が決定されてもよい。
【００６６】
また、半導体に与えられるダメージを低減する観点から、イオン注入工程（ステップＳ３０ａ）と熱処理工程（ステップＳ６０ａ）と、の組合せが実行される回数が少なくなるように、イオン注入工程の回数、及び各回におけるイオン注入濃度が決定されてもよい。
【００６７】
図６に示すステップＳ１０ａからステップＳ７０ａの各工程で行われる処理は、ステップＳ３０ａにおいて、現在のイオン注入工程回数に対応するイオン注入濃度でイオン注入が行われる点を除き、それぞれ、上述の第１実施形態のステップＳ１０からステップＳ７０と同様である。すなわち、図６に示すステップＳ１０ａ、Ｓ２０ａ、Ｓ４０ａ、Ｓ５０ａ、Ｓ６０ａ、Ｓ７０ａの各工程で行われる処理は、それぞれ、図２に示すステップＳ１０、Ｓ２０、Ｓ４０、Ｓ５０、Ｓ６０、Ｓ７０と同様である。
【００６８】
第２実施形態では、ステップＳ５ａにおいて決定したイオン注入工程の回数に達した場合に（ステップＳ８０ａ、ＹＥＳ）、一連の工程が終了される。ステップＳ５において決定したイオン注入工程の回数に達していない場合には（ステップＳ８０ａ、ＮＯ）、工程をスルー膜形成工程（ステップＳ１０ａ）に戻す。こうすることにより、ステップＳ５ａにおいて決定したイオン注入工程の回数、言い換えると、所望のホール濃度又は積算イオン注入濃度に達するまで、イオン注入工程（ステップＳ４０ａ）と熱処理工程（ステップＳ６０ａ）と、の組合せが、複数回行われる。本実施形態における半導体装置１００のその他の製造方法については、上述の第１実施形態と同様であるため説明を省略する。
【００６９】
第２実施形態によれば、１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入を行うので、半導体に与えられたダメージを熱処理により回復させることができ、イオン注入されたｐ型不純物の活性化率を高めることができるとともに、イオン注入工程と熱処理工程とを複数回行うことにより、半導体のホール濃度をより高めることができる。その結果、従来のイオン注入では達成されなかった高いホール濃度を達成することができる。
【００７０】
・第３実施形態
図７は、第３実施形態の製造方法について示す工程図である。第２実施形態と異なる点について主に説明する。第２実施形態では、イオン注入工程（図６、ステップＳ３０ａ）の後にイオン注入用マスクが除去された（図６、ステップＳ４０ａ）。これに対し、第３実施形態では、ステップＳ５ｂで決定したイオン注入回数に達していない場合には（図７、ステップＳ８０ｂ、ＮＯ）、イオン注入用マスクを残したままイオン注入工程から保護膜除去工程までが行われる（図７、ステップＳ３０ｂ〜ステップＳ７０ｂ）。第３実施形態では、ステップＳ５ｂで決定したイオン注入回数に達した場合に（ステップＳ８０ｂ）、イオン注入用マスク除去工程が行われる（ステップＳ９０ｂ）。
【００７１】
第３実施形態では、イオン注入用マスク形成工程（ステップＳ２０ｂ）において、熱処理工程（ステップＳ６０ｂ）の温度に耐え得る材料を用いてイオン注入用マスクが形成される。保護膜形成工程（ステップＳ５０ｂ）では、保護膜除去工程（ステップＳ７０ｂ）において、保護膜を選択的に除去可能な材料を用いて、保護膜が形成される。イオン注入用マスク形成工程で形成されるイオン注入用マスクと、熱処理工程で形成される保護膜と、の組合せを以下に例示する。
・イオン注入用マスク：酸化シリコン（ＳｉＯ２）、保護膜：窒化シリコン（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）
・イオン注入用マスク：窒化シリコン（ＳｉＮ）、保護膜：酸化シリコン（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）
【００７２】
なお、保護膜が窒化アルミニウム（ＡｌＮ）の場合には、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用い、保護膜が窒化シリコン（ＳｉＮ）の場合には熱リン酸水溶液を用い、保護膜が酸化シリコン（ＳｉＯ２）の場合にはフッ酸（ＨＦ）又はバッファードフッ酸（ＢＨＦ、Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）を用いて、保護膜除去工程（ステップＳ７０ｂ）において、保護膜を選択的に除去することができる。図７に示すステップＳ５ｂ、Ｓ１０ｂ、Ｓ３０ｂ、Ｓ６０ｂの各工程で行われる処理は、それぞれ、図６に示すステップＳ５ａ、Ｓ１０ａ、Ｓ３０ａ、Ｓ６０ａと同様である。
【００７３】
第３実施形態によれば、第２実施形態と同様の効果を奏するのに加え、イオン注入工程と熱処理工程と、の組合せが複数回終了した後、イオン注入用マスクを除去するイオン注入用マスク除去工程が行われるので、半導体上に形成されたイオン注入用マスクを複数回のイオン注入工程において使用することができ、半導体装置の製造工程を簡易化することができる。
【００７４】
また、保護膜は、イオン注入用マスクから選択的に除去可能であり、熱処理工程の後に、保護膜を除去する保護膜除去工程が行われるので、前回の熱処理工程において用いられた保護膜のみを除去して、次回のイオン注入を行うことができる。
【００７５】
・第４実施形態
第２実施形態及び第３実施形態では、イオン注入工程（ステップＳ３０ａ、ステップＳ３０ｂ）と熱処理工程（ステップＳ６０、ステップＳ６０ｂ）と、の組合せが複数回行われる。第４実施形態では、複数回のイオン注入工程のうち、ｍ回目のイオン注入工程におけるイオン注入濃度を、ｍ回目よりも後に行われるイオン注入工程におけるイオン注入濃度よりも低くする。ここで、ｍは１以上の整数である。例えば、１回目のイオン注入工程におけるイオン注入濃度を５Ｅ１８ｃｍ−３とし、２回目のイオン注入工程におけるイオン注入濃度を１Ｅ１９ｃｍ−３とし、３回目のイオン注入工程におけるイオン注入濃度を１Ｅ１９ｃ−３とする。なお、１回目と２回目のイオン注入濃度を入れ替えてもよい。その他の点に関しては、上述の第２実施形態又は第３実施形態における半導体装置の製造方法と同様である。
【００７６】
第４実施形態によれば、ｍ回目のイオン注入工程において半導体に注入されたｐ型不純物を、ｍ回目よりも後のイオン注入工程において、ノックオン効果によって半導体内部へ拡散させることができる。なお、ｍは１であることが好ましい。こうすることにより、イオン注入濃度が低濃度であっても、ノックオン効果によってｐ型不純物を半導体内部へより拡散させることができる。
【００７７】
・他の実施形態１
イオン注入工程において、２価のｐ型不純物を用いてイオン注入が行われてもよい。同じイオン注入濃度であっても、１価のｐ型不純物を用いる場合と比較して、注入エネルギーを低減することができ、イオン電流を低減することができる。そのため、イオン注入によって半導体に与えられるダメージをより低減することができ、ホール濃度をより高めることができる。
【００７８】
・他の実施形態２
イオン注入工程では、１回のイオン注入工程における合計のイオン注入濃度が１Ｅ１９ｃｍ−３以下となればよく、注入エネルギーを異ならせて複数回イオン注入を行う多重注入法によりイオン注入が行われてもよい。注入エネルギーは、２０ｋｅＶ、８０ｋｅＶ、２００ｋｅＶ・・・のように次第に大きくしてもよいし、各エネルギーにおけるイオン注入濃度を異ならせてもよい。多重注入を行うことにより、ｐ型半導体領域１１２、１１５のＺ方向における、ｐ型不純物の濃度分布を均一にすることができる。すなわち、イオン注入されたｐ型不純物の濃度分布を、ボックスプロファイルにすることができる。
【００７９】
・他の実施形態３
上記実施形態において、ウエットエッチングが用いられた工程では、ウエットエッチングに代えてドライエッチングが行われてもよい。
【００８０】
・他の実施形態４
上記実施形態では、半導体の一部にイオン注入を行い、ｐ型半導体領域１１２、１１５を形成する例を挙げて説明したが、本開示の製造方法を用いて、半導体の表面全体にイオン注入を行ってもよい。この場合には、イオン注入用マスク形成工程、イオン注入用マスク除去工程は行われなくともよい。
【００８１】
・他の実施形態５
上記種々の実施形態において、スルー膜を形成せずにイオン注入を行ってもよいし、保護膜を形成せずに熱処理を行ってもよい。また、第２実施形態において、１Ｅ１９ｃｍ−３以下のイオン注入濃度でイオン注入を行うイオン注入工程と熱処理工程と、の組合せが複数回行われれば、イオン注入の回数を決定する工程（図６、ステップＳ５ａ）及びイオン注入の回数に達したことを判定する工程（図６、ステップＳ８０ａ）は省略されてもよい。このようにしても、半導体のホール濃度を高めることができる。
【００８２】
・他の実施形態６
イオン注入工程では、イオンの入射方向を半導体（ＧａＮ）表面の結晶面に対し垂直にイオン注入する、チャネリング条件でイオン注入が行われてもよいし、非チャネリング条件でイオン注入が行われてもよい。チャネリング条件でイオン注入を行うことにより、イオン注入深さを増加させることができる。非チャネリング条件でイオン注入を行うことにより、イオン注入深さがばらつくことを抑制することができる。そのため、複数の半導体装置を製造する場合において、半導体装置間でのイオン注入深さがばらつくことを抑制することができる。
【００８３】
・他の実施形態７
イオン注入が行われる半導体は、上述の半導体層１１１に限られず、ｎ型不純物を含有する他の半導体であってもよい。また、本開示によって製造される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴに限られない。例えば、ショットキーバリアダイオード、接合型トランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ ＢｉｐＯｌａｒ ＴｒａｎｓｉｓｔＯｒ）、ＭＥＳＦＥＴ（ｍｅｔａｌ-ｓｅｍｉｃＯｎｄｕｃｔＯｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔＯｒ）及びサイリスタなどであってもよい。
【００８４】
本開示は、上述した実施形態に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替え及び組合せを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。
【符号の説明】
【００８５】
１００…半導体装置
１１０…基板
１１１…半導体層
１１２…ｐ型半導体領域
１１３…半導体層
１１４…半導体層
１１５…ｐ型半導体領域
１２２…トレンチ
１２４…リセス
１２６…段差部
１２９…終端部
１３０…絶縁膜
１４２…ゲート電極
１４４…ソース電極
１４８…ドレイン電極
１５０…絶縁膜
１６０…配線電極
Ａ…領域
Ｂ…領域
Ｃ…領域
Ｄ…制御領域
【図１】
2019062139.tif 000003
【図２】
2019062139.tif 000004
【図３】
2019062139.tif 000005
【図４】
2019062139.tif 000006
【図５】
2019062139.tif 000007
【図６】
2019062139.tif 000008
【図７】
2019062139.tif 000009