(57)【要約】【課題】画素への高速な書き込みとデータ電圧の安定性との両方を実現可能な表示ドライバー、電気光学装置及び電子機器等を提供すること。【解決手段】表示ドライバー１００は、データ電圧出力端子ＴＱと駆動回路１９０と抵抗制御回路１９４とを含む。駆動回路１９０は、増幅回路２０と、増幅回路２０の出力ノードＮＱとデータ電圧出力端子ＴＱとの間に設けられる可変抵抗回路１９２と、を有する。駆動回路１９０は、第１の駆動期間では、第１のデータ電圧をデータ電圧出力端子ＴＱに出力し、次の第２の駆動期間では、第２のデータ電圧をデータ電圧出力端子ＴＱに出力する。抵抗制御回路１９４は、第２の駆動期間において、第１のデータ電圧と第２のデータ電圧の差が大きいほど遅くなる切り替えタイミングで可変抵抗回路１９２の抵抗値を第１の抵抗値から第１の抵抗値よりも高い第２の抵抗値に切り替える。【選択図】      図３
2019101084.tif 000002
【特許請求の範囲】
【請求項１】
データ電圧出力端子と、
データ電圧を出力する増幅回路と、前記増幅回路の出力ノードと前記データ電圧出力端子との間に設けられる可変抵抗回路と、を有し、前記データ電圧出力端子から前記データ電圧を出力して電気光学パネルのデータ線を駆動する駆動回路と、
駆動期間の切り替えタイミングにおいて、前記可変抵抗回路の抵抗値を第１の抵抗値から前記第１の抵抗値より高い第２の抵抗値に切り替える制御を行う抵抗制御回路と、
を含み、
前記駆動回路は、
第１の駆動期間では、第１の表示データに対応する第１のデータ電圧を前記データ電圧出力端子に出力し、
前記第１の駆動期間の次の第２の駆動期間では、第２の表示データに対応する第２のデータ電圧を前記データ電圧出力端子に出力し、
前記抵抗制御回路は、
前記第２の駆動期間において、前記第１のデータ電圧と前記第２のデータ電圧の差が大きいほど遅くなる前記切り替えタイミングで前記可変抵抗回路の抵抗値を前記第１の抵抗値から前記第２の抵抗値に切り替えることを特徴とする表示ドライバー。
【請求項２】
請求項１において、
前記抵抗制御回路は、
前記第１の表示データと前記第２の表示データの差分値の大きさが大きいほど前記切り替えタイミングを遅くする制御を行うことを特徴とする表示ドライバー。
【請求項３】
請求項２において、
前記抵抗制御回路は、
前記差分値と前記切り替えタイミングを対応付けるテーブルデータに基づいて、前記差分値に対応する前記切り替えタイミングを設定することを特徴とする表示ドライバー。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記抵抗制御回路は、
前記データ電圧出力端子の電圧が、目標電圧である前記データ電圧に到達する前の前記切り替えタイミングで前記可変抵抗回路の抵抗値を前記第１の抵抗値から前記第２の抵抗値に切り替えることを特徴とする表示ドライバー。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記可変抵抗回路は、
前記増幅回路の出力ノードと前記データ電圧出力端子との間に設けられる第１〜第ｎの抵抗（ｎは２以上の整数）及び第１〜第ｎのスイッチを有し、
前記抵抗制御回路は、
前記第１〜第ｎのスイッチの各スイッチをオン又はオフに制御することで、前記可変抵抗回路の抵抗値を制御することを特徴とする表示ドライバー。
【請求項６】
請求項５において、
前記データ電圧出力端子に接続され、前記第１〜第ｎのスイッチの切り替えノイズを低減するノイズ補償動作を行うノイズ補償回路を含むことを特徴とする表示ドライバー。
【請求項７】
請求項６において、
前記ノイズ補償回路は、
一端が前記データ電圧出力端子に接続され、前記第１〜第ｎのスイッチのサイズに対応した容量値を有する第１〜第ｎのキャパシターを有し、
前記抵抗制御回路は、
前記第１〜第ｎのスイッチの各スイッチがオンであるかオフであるかに応じて、前記第１〜第ｎのキャパシターの各キャパシターの他端の電圧を制御することで、前記切り替えノイズを補償することを特徴とする表示ドライバー。
【請求項８】
請求項１乃至４のいずれかにおいて、
前記可変抵抗回路は、
制御電圧に応じて抵抗値が可変に制御される可変抵抗素子を有し、
前記抵抗制御回路は、
前記制御電圧を変化させることで、前記可変抵抗回路の抵抗値を制御することを特徴とする表示ドライバー。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記第１の抵抗値を設定するための第１の設定値と、前記第２の抵抗値を設定するための第２の設定値とを記憶するレジスターを含み、
前記抵抗制御回路は、
前記第１の設定値と前記第２の設定値に基づいて、前記可変抵抗回路の抵抗値を前記第１の抵抗値から前記第２の抵抗値に切り替えることを特徴とする表示ドライバー。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記第１の抵抗値に対する前記第２の抵抗値の比は２以上であることを特徴とする表示ドライバー。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
前記増幅回路は、
非反転入力端子に基準電圧が入力される演算増幅器と、
前記増幅回路の入力ノードと前記演算増幅器の反転入力端子との間に設けられる入力抵抗と、
前記演算増幅器の出力端子と前記反転入力端子との間に設けられるフィードバック抵抗と、
を有することを特徴とする表示ドライバー。
【請求項１２】
データ電圧出力端子と、
データ電圧を出力する増幅回路と、前記増幅回路の出力ノードと前記データ電圧出力端子との間に設けられる可変抵抗回路と、を有する駆動回路と、
駆動期間の切り替えタイミングにおいて、前記可変抵抗回路の抵抗値を第１の抵抗値から前記第１の抵抗値より高い第２の抵抗値に切り替える制御を行う抵抗制御回路と、
を含み、
前記抵抗制御回路は、
前記データ電圧出力端子の電圧が、目標電圧である前記データ電圧に到達する前の前記切り替えタイミングで前記可変抵抗回路の抵抗値を前記第１の抵抗値から前記第２の抵抗値に切り替えることを特徴とする表示ドライバー。
【請求項１３】
請求項１乃至１２のいずれかに記載の表示ドライバーと、
前記表示ドライバーにより駆動される電気光学パネルと、
を含むことを特徴とする電気光学装置。
【請求項１４】
請求項１乃至１２のいずれかに記載の表示ドライバーを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバー、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
電気光学パネルを駆動する表示ドライバーは、ラダー抵抗回路により生成された複数の電圧の中から表示データに対応する階調電圧を選択するＤ／Ａ変換回路と、その階調電圧を増幅又はバッファリング（インピーダンス変換）してデータ電圧を出力する増幅回路と、を含んでいる。増幅回路は、データ電圧で電気光学パネルのデータ線を駆動することで画素への書き込みを行う。このような表示ドライバーの従来技術は、例えば特許文献１〜３に開示されている。特許文献１では、増幅回路を正転増幅回路で構成している。また特許文献２、３では、増幅回路を反転増幅回路で構成している。
【０００３】
近年では電気光学パネルの高精細化や高フレームレート化等によって、表示ドライバーが画素を短い駆動時間内に高速に駆動することが求められている。このため、高速な応答性を有する（例えば高スルーレートや高感度の）演算増幅器を用いて増幅回路を構成し、増幅回路がデータ電圧を高速に変化させることができるように構成する。このような増幅回路の高速化によって画素への書き込み時間が短縮される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２９２８５６号公報
【特許文献２】特開２００１−６７０４７号公報
【特許文献３】特開平１０−２６０６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような増幅回路の高速化を行った場合、画素への高速な書き込み（高スルーレート）が可能になる一方で、増幅回路の高速な応答性によってデータ電圧の安定性が影響を受け、目標電圧への収束性が低下したり、或いは画素への書き込み電圧の正確性が低下したりする。例えば、表示ドライバーは複数の出力（複数のデータ電圧出力端子）を有しており、出力毎に増幅回路が設けられている。このとき、増幅回路の特性にはばらつきがあるため、安定性の低下によって生じる書き込み電圧の誤差が、出力毎に異なり、表示品質が低下する（例えば表示ムラが発生する）おそれがある。このため、画素への書き込み時間を短縮するためには、画素への高速な書き込み（高スルーレート）とデータ電圧の安定性との両方が求められる。
【０００６】
本発明の幾つかの態様によれば、画素への高速な書き込み（高スルーレート）とデータ電圧の安定性との両方を実現可能な表示ドライバー、電気光学装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、データ電圧出力端子と、データ電圧を出力する増幅回路と、前記増幅回路の出力ノードと前記データ電圧出力端子との間に設けられる可変抵抗回路と、を有し、前記データ電圧出力端子から前記データ電圧を出力して電気光学パネルのデータ線を駆動する駆動回路と、駆動期間の切り替えタイミングにおいて、前記可変抵抗回路の抵抗値を第１の抵抗値から前記第１の抵抗値より高い第２の抵抗値に切り替える制御を行う抵抗制御回路と、を含み、前記駆動回路は、第１の駆動期間では、第１の表示データに対応する第１のデータ電圧を前記データ電圧出力端子に出力し、前記第１の駆動期間の次の第２の駆動期間では、第２の表示データに対応する第２のデータ電圧を前記データ電圧出力端子に出力し、前記抵抗制御回路は、前記第２の駆動期間において、前記第１のデータ電圧と前記第２のデータ電圧の差が大きいほど遅くなる前記切り替えタイミングで前記可変抵抗回路の抵抗値を前記第１の抵抗値から前記第２の抵抗値に切り替える表示ドライバーに関係する。
【０００８】
本発明の一態様によれば、切り替えタイミングで可変抵抗回路の抵抗値を第１の抵抗値から、それより高い第２の抵抗値に切り替える。これにより、切り替えタイミングより前の期間では電気光学パネルのソース線（画素）に対して高速に電荷を供給でき、ソース線の電圧を急峻に変化させることができる。一方、切り替えタイミングより後の期間では電気光学パネルのデータ線及びソース線の容量と増幅回路の出力ノードとの間の抵抗値が高くなり、増幅回路が出力する電圧（データ電圧）の安定性を確保できる。また、第１のデータ電圧と第２のデータ電圧の差が大きいほど切り替えタイミングを遅くすることで、高速に画素を駆動する期間を最大限に確保しつつ、出来るだけ早いタイミングでデータ電圧を安定化できる。以上のようにして、画素への高速な書き込みとデータ電圧の安定性との両方を実現できる。
【０００９】
また本発明の一態様では、前記抵抗制御回路は、前記第１の表示データと前記第２の表示データの差分値の大きさが大きいほど前記切り替えタイミングを遅くする制御を行ってもよい。
【００１０】
第１の表示データと第２の表示データの差分値が大きいほど、第１のデータ電圧と第２のデータ電圧との差が大きくなる。即ち、第１の表示データと第２の表示データの差分値の大きさが大きいほど切り替えタイミングを遅くすることで、第１のデータ電圧と第２のデータ電圧の差が大きいほど遅くなる切り替えタイミングを実現できる。
【００１１】
また本発明の一態様では、前記抵抗制御回路は、前記差分値と前記切り替えタイミングを対応付けるテーブルデータに基づいて、前記差分値に対応する前記切り替えタイミングを設定してもよい。
【００１２】
駆動期間の開始から、データ電圧出力端子の電圧が目標電圧付近まで到達するまでの時間は、表示データの差分値（データ電圧の差）に対して線形とは限らない。テーブルデータを用いることで、表示データの差分値に対して非線形な特性の切り替えタイミングを設定できるので、高速に画素を駆動できる期間（可変抵抗回路の抵抗値が第１の抵抗値である期間）を最適化できる。
【００１３】
また本発明の一態様では、前記抵抗制御回路は、前記データ電圧出力端子の電圧が、目標電圧である前記データ電圧に到達する前の前記切り替えタイミングで前記可変抵抗回路の抵抗値を前記第１の抵抗値から前記第２の抵抗値に切り替えてもよい。
【００１４】
仮に、データ電圧出力端子の電圧が目標電圧をオーバーシュートすると、そのオーバーシュートした電圧を増幅回路が目標電圧に収束させるために余分な時間がかかる。本発明の一態様によれば、データ電圧出力端子の電圧が目標電圧をオーバーシュートすることを回避できるので、短時間で電圧を目標電圧へ収束させることができる。
【００１５】
また本発明の一態様では、前記可変抵抗回路は、前記増幅回路の出力ノードと前記データ電圧出力端子との間に設けられる第１〜第ｎの抵抗（ｎは２以上の整数）及び第１〜第ｎのスイッチを有し、前記抵抗制御回路は、前記第１〜第ｎのスイッチの各スイッチをオン又はオフに制御することで、前記可変抵抗回路の抵抗値を制御してもよい。
【００１６】
このように、抵抗制御回路が第１〜第ｎのスイッチの各スイッチをオン又はオフに制御することで、第１〜第ｎの抵抗のうち１又は複数の抵抗が、増幅回路の出力ノードとデータ電圧出力端子との間に接続される。これにより、駆動期間の切り替えタイミングにおいて、可変抵抗回路の抵抗値を第１の抵抗から第２の抵抗に切り替えられるようになる。
【００１７】
また本発明の一態様では、前記データ電圧出力端子に接続され、前記第１〜第ｎのスイッチの切り替えノイズを低減するノイズ補償動作を行うノイズ補償回路を含んでもよい。
【００１８】
第１〜第ｎのスイッチの切り替えノイズは、データ電圧出力端子の電圧のノイズになるので、画素への書き込み電圧の精度を低下させる可能性がある。本発明の一態様によれば、ノイズ補償回路が第１〜第ｎのスイッチの切り替えノイズを低減するので、データ電圧出力端子の電圧のノイズが低減され、画素への書き込み電圧を高精度にできる。
【００１９】
また本発明の一態様では、前記ノイズ補償回路は、一端が前記データ電圧出力端子に接続され、前記第１〜第ｎのスイッチのサイズに対応した容量値を有する第１〜第ｎのキャパシターを有し、前記抵抗制御回路は、前記第１〜第ｎのスイッチの各スイッチがオンであるかオフであるかに応じて、前記第１〜第ｎのキャパシターの各キャパシターの他端の電圧を制御することで、前記切り替えノイズを補償してもよい。
【００２０】
第１〜第ｎのスイッチのサイズが大きいほど、その切り替えで生じるノイズ（電荷）が大きくなる。本発明の一態様によれば、第１〜第ｎのスイッチのサイズに対応した容量値を有する第１〜第ｎのキャパシターの一端がデータ電圧出力端子に接続され、その第１〜第ｎのキャパシターの他端の電圧が制御される。これにより、第１〜第ｎのスイッチの切り替えで生じるノイズ（電荷）を、そのサイズに対応した容量値の第１〜第ｎのキャパシターによって吸収できる。
【００２１】
また本発明の一態様では、前記可変抵抗回路は、制御電圧に応じて抵抗値が可変に制御される可変抵抗素子を有し、前記抵抗制御回路は、前記制御電圧を変化させることで、前記可変抵抗回路の抵抗値を制御してもよい。
【００２２】
このようにすれば、抵抗制御回路が制御電圧を変化させることで、可変抵抗素子（可変抵抗回路）の抵抗値を切り替えタイミングで切り替えられるようになる。
【００２３】
また本発明の一態様では、前記第１の抵抗値を設定するための第１の設定値と、前記第２の抵抗値を設定するための第２の設定値とを記憶するレジスターを含み、前記抵抗制御回路は、前記第１の設定値と前記第２の設定値に基づいて、前記可変抵抗回路の抵抗値を前記第１の抵抗値から前記第２の抵抗値に切り替えてもよい。
【００２４】
このようにすれば、レジスターに設定された第１、第２の設定値に基づいて、切り替えタイミングで可変抵抗回路の抵抗値を第１の抵抗値から第２の抵抗値に切り替えられるようになる。また、レジスターに第１、第２の設定値を設定できることで、電気光学パネルの種類（例えば機種等）に応じて最適な第１、第２の抵抗値を設定できる。
【００２５】
また本発明の一態様では、前記第１の抵抗値に対する前記第２の抵抗値の比は２以上であってもよい。
【００２６】
増幅回路から見た負荷は、可変抵抗回路の抵抗と電気光学パネルのデータ線及びソース線の容量である。電気光学パネルの静電保護抵抗が第２の抵抗値より十分小さいと仮定すると、第１の抵抗値に対する第２の抵抗値の比が２以上のとき、負荷の周波数特性が切り替えタイミングを境に約２倍以上になる。この周波数特性の比が２〜４倍程度であれば、増幅回路のフィードバックループの安定性を確保できると考えられるので、第１の抵抗値に対する第２の抵抗値の比が２以上であることで安定性を確保できる。
【００２７】
また本発明の一態様では、前記増幅回路は、非反転入力端子に基準電圧が入力される演算増幅器と、前記増幅回路の入力ノードと前記演算増幅器の反転入力端子との間に設けられる第１の抵抗と、前記演算増幅器の出力端子と前記反転入力端子との間に設けられる第２の抵抗と、を有してもよい。
【００２８】
この増幅回路は反転増幅回路である。反転増幅回路を採用したことで、演算増幅器の差動対の動作点が基準電圧に限定されるので、演算増幅器を高感度化（高ゲイン化）できるようになる。また、反転増幅回路では入力に対して出力の位相が１８０度回っているので位相余裕を確保できる帯域が広がり、周波数応答特性を向上できる。このような高感度化や広帯域化によって高速な書き込みに対して有利になるが、例えば電気光学パネルからのノイズ等によってデータ電圧の安定性が低下するおそれがある。本発明の一態様によれば、切り替えタイミングで可変抵抗回路の抵抗値を高抵抗値（第２の抵抗値）に切り替えることで、データ電圧の安定性を向上できる。
【００２９】
また本発明の他の態様は、データ電圧出力端子と、データ電圧を出力する増幅回路と、前記増幅回路の出力ノードと前記データ電圧出力端子との間に設けられる可変抵抗回路と、を有する駆動回路と、駆動期間の切り替えタイミングにおいて、前記可変抵抗回路の抵抗値を第１の抵抗値から前記第１の抵抗値より高い第２の抵抗値に切り替える制御を行う抵抗制御回路と、を含み、前記抵抗制御回路は、前記データ電圧出力端子の電圧が、目標電圧である前記データ電圧に到達する前の前記切り替えタイミングで前記可変抵抗回路の抵抗値を前記第１の抵抗値から前記第２の抵抗値に切り替える表示ドライバーに関係する。
【００３０】
本発明の他の態様によれば、切り替えタイミングで可変抵抗回路の抵抗値を第１の抵抗値から、それより高い第２の抵抗値に切り替える。これにより、切り替えタイミングより前の期間では電気光学パネルのソース線（画素）に対して高速に電荷を供給でき、ソース線の電圧を急峻に変化させることができる。一方、切り替えタイミングより後の期間では電気光学パネルのデータ線及びソース線の容量と増幅回路の出力ノードとの間の抵抗値が高くなり、増幅回路が出力する電圧（データ電圧）の安定性を確保できる。また、仮にデータ電圧出力端子の電圧が目標電圧をオーバーシュートすると、そのオーバーシュートした電圧を増幅回路が目標電圧に収束させるために余分な時間がかかる。本発明の他の態様によれば、データ電圧出力端子の電圧が目標電圧をオーバーシュートすることを回避できるので、短時間で電圧を目標電圧へ収束させることができる。以上のようにして、画素への高速な書き込みとデータ電圧の安定性との両方を実現できる。
【００３１】
また本発明の更に他の態様は、上記のいずれかに記載の表示ドライバーと、前記表示ドライバーにより駆動される電気光学パネルと、を含む電気光学装置に関係する。
【００３２】
また本発明の更に他の態様は、上記のいずれかに記載の表示ドライバーを含む電子機器に関係する。
【図面の簡単な説明】
【００３３】
【図１】高スルーレートな増幅回路を用いると共に、増幅回路の出力から画素までの抵抗を低抵抗にした場合のデータ電圧出力端子の電圧の波形例。
【図２】電気光学パネルのソース線にデータ電圧をサンプリングする際の、イネーブル信号の波形とデータ電圧出力端子の電圧の波形例。
【図３】本実施形態の表示ドライバーの構成例。
【図４】本実施形態の表示ドライバーの動作を説明する図。
【図５】切り替えタイミングをデータ電圧出力端子の電圧が目標電圧に到達するよりも前に設定した場合の波形例。
【図６】切り替えタイミングをデータ電圧出力端子の電圧が目標電圧に到達した後に設定した場合の波形例。
【図７】可変抵抗回路及び抵抗制御回路の第１の詳細な構成例。
【図８】ノイズ補償回路を含む場合の表示ドライバーの構成例。
【図９】ノイズ補償回路を含む表示ドライバーの動作を説明するタイミングチャート。
【図１０】可変抵抗回路及び抵抗制御回路の第２の詳細な構成例。
【図１１】ＭＲ素子である場合の可変抵抗素子の構成例。
【図１２】ラダー抵抗回路、Ｄ／Ａ変換回路、増幅回路の詳細な構成例。
【図１３】電気光学装置の構成例。
【図１４】電子機器の構成例。
【発明を実施するための形態】
【００３４】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３５】
１．表示ドライバー
上述したように、画素への高速な書き込みを可能にするために増幅回路の高速化を行った場合、増幅回路の高速な応答性によってデータ電圧の安定性が影響を受ける。この点について、図１、図２を用いて説明する。
【００３６】
画素への高速な書き込みを可能にするためには、増幅回路の高速化と共に、増幅回路の出力から画素（ソース線）までの抵抗の抵抗値を出来るだけ小さくしておく必要がある。例えば、表示ドライバーにおいて増幅回路の出力ノードとデータ電圧出力端子との間に設けられる抵抗や、電気光学パネルのデータ線（データ電圧入力端子に接続される配線）に設けられる静電保護用の抵抗である。これらの抵抗の抵抗値を小さくしておくことで、増幅回路の出力から画素までの電荷移動が速くなり、画素への書き込みが高速化される。
【００３７】
図１は、高スルーレートな増幅回路を用いると共に、増幅回路の出力から画素までの抵抗を低抵抗にした場合のデータ電圧出力端子の電圧の波形例である。図１では、増幅回路が、駆動期間ＴＤＲにおいてデータ電圧出力端子の電圧を電圧ＶＴＡから電圧ＶＴＢ（目標電圧）に駆動している。駆動期間ＴＤＲは、増幅回路が１つの画素を駆動する期間である。
【００３８】
図１に示すように、高スルーレートな増幅回路を用いると共に、増幅回路の出力から画素までの抵抗を低抵抗値にしたことで、データ電圧出力端子の電圧がＶＴＡからＶＴＢに向かって急峻に変化する。しかし、目標電圧であるＶＴＢをオーバーシュートし、そのオーバーシュートした電圧にフィードバックがかかることで、データ電圧出力端子の電圧が振動しながら目標電圧ＶＴＢに漸近していく。このような振動が生じるのは、電気光学パネルのデータ線及びソース線（画素に接続される配線）の容量が、低抵抗値の抵抗を介して増幅回路の出力から見えることによって、増幅回路のフィードバックループの安定性が低下するためと考えられる。
【００３９】
図１のような振動が生じた場合、駆動期間ＴＤＲの終了時点でのデータ電圧出力端子の電圧と、目標電圧ＶＴＢとの間に誤差が生じる。振動の波形は増幅回路の特性に依存しているため、増幅回路の特性のばらつきによって振動の波形もばらつく。このため、表示ドライバーが有する複数の増幅回路の各々で、書き込み電圧の誤差が異なり、表示品質を低下させる。例えば、表示画像に縦縞のようなムラ（帯ムラ）が発生する。
【００４０】
図２は、電気光学パネルのソース線にデータ電圧をサンプリングする際の、イネーブル信号の波形とデータ電圧出力端子の電圧の波形例である。図１と同様に、高スルーレートな増幅回路を用いると共に、増幅回路の出力から画素までの抵抗を低抵抗にした場合の波形例を示す。
【００４１】
電気光学パネルには、データ電圧入力端子（データ線）とソース線との間に、ソース線にデータ電圧をサンプリングするためのスイッチが設けられている。イネーブル信号は、このスイッチをオン又はオフに制御するための信号である。スイッチがＮ型トランジスターであるとすると、イネーブル信号がハイレベルからローレベルに変化したときにスイッチがオフになり、ソース線の電圧が確定する。
【００４２】
スイッチのＮ型トランジスターのゲートとデータ線との間には寄生容量があるので、イネーブル信号がハイレベルからローレベルに変化し始めたとき、容量カップリングによってデータ線の電圧が低下する。そして、この電圧低下によって増幅回路の出力ノードの電圧が低下する。表示ドライバーの増幅回路は、一定のデータ電圧（目標電圧）を出力しようとするので、低下した出力ノードの電圧を上昇させようとする。このようなフィードバックによって、出力ノードの電圧に振動（ノイズ）が発生し、それがソース線に伝搬する。画素の駆動期間の一例としては３０〜４０ｎｓであり、それに対してイネーブル信号の信号レベルの遷移時間は１０ｎｓ程度である。３０〜４０ｎｓの駆動期間で画素に書き込みができるような高速な増幅回路を用いているので、イネーブル信号の電圧変化に対して増幅回路が応答してしまい、上記のような電圧の振動が発生する。
【００４３】
電気光学パネルのスイッチがオフになるのは、イネーブル信号の電圧がＮ型トランジスターの閾値電圧Ｖｔｈより低くなったときなので、その瞬間でのソース線の電圧が目標電圧からずれていると、ソース線にサンプリングされる電圧に誤差が発生する。この振動の波形は増幅回路の特性に依存しているため、増幅回路の特性のばらつきによって振動の波形もばらつく。このため、表示ドライバーが有する複数の増幅回路の各々で、書き込み電圧の誤差が異なり、表示品質を低下させる。例えば、表示画像に縦縞のようなムラ（帯ムラ）が発生する。
【００４４】
以上のように、画素の書き込みを高速化することによって、増幅回路が出力する電圧の安定性が低下し、表示品質を低下させる。これを抑制するためには、増幅回路の出力ノードとデータ電圧出力端子との間に設けられる抵抗の抵抗値を大きくする手法が考えられる。しかしながら、増幅回路の出力から画素までの電荷移動が遅くなるため、駆動時間内に画素への書き込みを完了できなくなる。
【００４５】
図３は、上記のような課題を解決できる本実施形態の表示ドライバー１００の構成例である。表示ドライバー１００は、駆動回路１９０と、抵抗制御回路１９４と、データ電圧出力端子ＴＱと、を含む。また表示ドライバー１００は、ラダー抵抗回路５０（広義には階調電圧生成回路）と、Ｄ／Ａ変換回路１０と、メモリー５５（記憶部）と、を含むことができる。表示ドライバー１００は、例えば集積回路装置（ＩＣ）により実現される。なお、本実施形態は図３の構成に限定されず、その構成要素の一部（例えばラダー抵抗回路）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【００４６】
ラダー抵抗回路５０は、２つの電圧（例えば高電位側電源電圧と低電位側電源電圧）の間をラダー抵抗により抵抗分割し、表示データＧＲＤ［６：０］の階調値に対応した１２８個の電圧（複数の電圧）を生成する。
【００４７】
Ｄ／Ａ変換回路１０は、表示データＧＲＤ［６：０］を階調電圧ＶＤＡに変換する。即ち、Ｄ／Ａ変換回路１０は、ラダー抵抗回路５０が生成した１２８個の電圧から表示データＧＲＤ［６：０］に対応した電圧を選択し、その選択した電圧を階調電圧ＶＤＡとして出力する。例えば、階調電圧ＶＤＡは階調値に対して線形な電圧である。或いは、階調電圧ＶＤＡは、階調値に対して所与のガンマ特性を有する電圧であってもよい。
【００４８】
駆動回路１９０は、データ電圧出力端子ＴＱからデータ電圧を出力して電気光学パネルのデータ線を駆動する。駆動回路１９０は、データ電圧を出力する増幅回路２０と、増幅回路２０の出力ノードＮＱとデータ電圧出力端子ＴＱとの間に設けられる可変抵抗回路１９２と、を有する。
【００４９】
具体的には、可変抵抗回路１９２は、その抵抗値が可変に制御される回路である。可変抵抗回路１９２の一端は増幅回路２０の出力ノードＮＱに接続され、他端は、データ電圧出力端子ＴＱに接続されるノードＮＴに接続される。可変抵抗回路１９２は、一端がノードＮＱに接続されるスイッチＳＡＡ１、ＳＡＡ２（例えばトランジスター）と、一端がノードＮＴに接続されるスイッチＳＡＢ１、ＳＡＢ２（例えばトランジスター）と、抵抗ＲＡ１、ＲＡ２とを含む。抵抗ＲＡ１、ＲＡ２の一端は、各々、スイッチＳＡＡ１、ＳＡＡ２の他端に接続され、抵抗ＲＡ１、ＲＡ２の他端は、各々、スイッチＳＡＡ１、ＳＡＡ２の他端に接続される。なお、可変抵抗回路１９２の構成はこれに限定されない。例えば、図３では抵抗値が離散的に制御されるが、可変抵抗回路１９２は抵抗値が連続的に制御されてもよい。
【００５０】
増幅回路２０は、階調電圧ＶＤＡを増幅（又はバッファリング）し、階調電圧ＶＤＡをゲイン倍した電圧をデータ電圧として出力する。増幅回路２０の出力電圧ＶＱとデータ電圧出力端子ＴＱの電圧ＶＴ（ノードＮＴの電圧）は、駆動期間において過渡的に変化する電圧であり、可変抵抗回路１９２を介した電荷移動が収束するとＶＱ、ＶＴが同じ電圧となり、ＶＱ、ＶＴが目標電圧になる。目標電圧は、表示データＧＲＤ［６：０］に対応したデータ電圧である。例えば増幅回路２０がゲイン−１の反転増幅回路である場合、表示データＧＲＤ［６：０］に対応して選択された階調電圧ＶＤＡに対して目標電圧は−１×ＶＤＡである。
【００５１】
抵抗制御回路１９４は、駆動期間の切り替えタイミングにおいて、可変抵抗回路１９２の抵抗値を第１の抵抗値から第１の抵抗値より高い第２の抵抗値に切り替える制御を行う。例えば、抵抗制御回路１９４には、表示ドライバー１００のタイミングコントローラー（例えば図１３の制御回路１８０）から、駆動期間を規定する信号やクロック信号が入力される。抵抗制御回路１９４は、それらの信号に基づいて抵抗値の切り替えタイミングを制御し、その切り替えタイミングで可変抵抗回路１９２のスイッチＳＡＡ１、ＳＡＢ１、ＳＡＡ２、ＳＡＢ２をオン又はオフに制御する。抵抗制御回路１９４は、ロジック回路により実現される。なお、抵抗制御回路１９４は、タイミングコントローラーと共に一体のロジック回路として構成されてもよい。
【００５２】
駆動期間とは、駆動回路１９０（増幅回路２０）が電気光学パネルの１つの画素を駆動する期間である。例えば、その画素に接続されるソース線にデータ電圧をサンプリングするスイッチがオンになっている期間である。或いは、駆動回路１９０が、表示データＧＲＤ［６：０］に対応するデータ電圧での駆動を開始してから、次の表示データＧＲＤ［６：０］に対応するデータ電圧での駆動を開始するまでの期間である。
【００５３】
図４は、本実施形態の表示ドライバー１００の動作を説明する図である。図４に示すように、駆動回路１９０は、駆動期間ＴＤＲ１（第１の駆動期間）では、表示データＧＲＤ１（第１の表示データ）に対応するデータ電圧ＶＴ１（第１のデータ電圧）をデータ電圧出力端子ＴＱに出力する。駆動期間ＴＤＲ１の次の駆動期間ＴＤＲ２（第２の駆動期間）では、表示データＧＲＤ２（第２の表示データ）に対応するデータ電圧ＶＴ２（第２のデータ電圧）をデータ電圧出力端子ＴＱに出力する。
【００５４】
具体的には、Ｄ／Ａ変換回路８０が表示データＧＲＤ［６：０］をラッチする。例えば、このラッチタイミングによって駆動期間が規定される。駆動期間ＴＤＲ１の開始時に表示データＧＲＤ１がラッチされ、駆動期間ＴＤＲ２の開始時に表示データＧＲＤ２がラッチされる。Ｄ／Ａ変換回路１０は、駆動期間ＴＤＲ１において表示データＧＲＤ１をＤ／Ａ変換して階調電圧ＶＤＡ１を出力し、増幅回路２０は、階調電圧ＶＤＡ１を増幅してデータ電圧ＶＴ１を出力する。またＤ／Ａ変換回路１０は、駆動期間ＴＤＲ２において表示データＧＲＤ２をＤ／Ａ変換して階調電圧ＶＤＡ２を出力し、増幅回路２０は、階調電圧ＶＤＡ２を増幅してデータ電圧ＶＴ２を出力する。
【００５５】
抵抗制御回路１９４は、駆動期間ＴＤＲ２において、データ電圧ＶＴ１とデータ電圧ＶＴ２の差ＤＦＢ＝｜ＶＴ１−ＶＴ２｜が大きいほど遅くなる切り替えタイミングｔａ２で可変抵抗回路１９２の抵抗値を第１の抵抗値から第２の抵抗値に切り替える。
【００５６】
例えば、駆動期間ＴＤＲ２の開始から切り替えタイミングｔａ２までの期間ＴＤＡ２（第１の期間）では、可変抵抗回路１９２のスイッチＳＡＡ１、ＳＡＢ１、ＳＡＡ２、ＳＡＢ２がオンであり、切り替えタイミングｔａ２から駆動期間ＴＤＲ２の終了までの期間ＴＤＢ２（第２の期間）では、スイッチＳＡＡ１、ＳＡＢ１がオフであり、スイッチＳＡＡ２、ＳＡＢ２がオフである。この場合、第１の抵抗値はＲＡ１×ＲＡ２／（ＲＡ１＋ＲＡ２）であり、第２の抵抗値はＲＡ２であり、第２の抵抗値は第１の抵抗値よりも高い。
【００５７】
駆動期間ＴＤＲ１の前の駆動期間においてデータ電圧がＶＴ０であり、ＤＦＡ＝｜ＶＴ０−ＶＴＡ１｜＜ＤＦＢだったとする。このとき、駆動期間ＴＤＲ２の期間ＴＤＡ２は、駆動期間ＴＤＲ１の開始から切り替えタイミングｔａ１までの期間ＴＤＡ１より長い。このように、駆動期間において駆動回路１９０が変化させるデータ電圧の電圧差（変化幅）が大きいほど、切り替えタイミングが遅くなる。なお、期間ＴＤＡ１ではスイッチＳＡＡ１、ＳＡＢ１、ＳＡＡ２、ＳＡＢ２がオンであり、切り替えタイミングｔａ１から駆動期間ＴＤＲ１の終了までの期間ＴＤＢ１では、スイッチＳＡＡ１、ＳＡＢ１がオフであり、スイッチＳＡＡ２、ＳＡＢ２がオフである。
【００５８】
以上の実施形態によれば、切り替えタイミングｔａ２で可変抵抗回路１９２の抵抗値を第１の抵抗値から、それより高い第２の抵抗値に切り替える。これにより、切り替えタイミングｔａ２より前の期間ＴＤＡ２では可変抵抗回路１９２が相対的に低い第１の抵抗値に設定されるので、電気光学パネルのソース線（画素）に対して高速に電荷を供給でき、ソース線の電圧を急峻に変化させることができる。一方、切り替えタイミングｔａ２より後の期間ＴＤＢ２では可変抵抗回路１９２が相対的に高い第２の抵抗値に設定される。これにより、電気光学パネルのデータ線及びソース線の容量と増幅回路２０の出力ノードＮＱとの間の抵抗値が高くなり、増幅回路２０のフィードバックループの安定性を確保できる。また、電気光学パネルのスイッチ（ソース線にデータ電圧をサンプリングするためのスイッチ）がオフになる際にデータ電圧出力端子ＴＱの電圧ＶＴが変化したとしても、増幅回路２０の出力ノードＮＱとデータ電圧出力端子ＴＱとの間の抵抗値が高いので、出力ノードＮＱの電圧ＶＱの変化が抑制される。これにより、高スルーレートの増幅回路２０であっても、電気光学パネルのスイッチがオフした際のノイズに応答しにくくなり、画素への書き込み電圧を高精度にできる。
【００５９】
また、駆動期間ＴＤＲ１でのデータ電圧ＶＴ１と駆動期間ＴＤＲ２でのデータ電圧ＶＴ２の差に応じて切り替えタイミングｔａ２を制御することで、最適な切り替えタイミングを実現できる。即ち、駆動期間の開始時では、増幅回路２０の出力電圧ＶＱと目標電圧（ＶＴ２）との差が大きいが、このときの電圧ＶＴの時間変化の傾き（時間変化率）は、増幅回路２０のスルーレートで決まっている。このため、データ電圧の差ＤＦＢが大きいほど、電圧ＶＴが目標電圧付近になるまでの時間は長くなる。本実施形態では、データ電圧の差ＤＦＢが大きいほど、可変抵抗回路１９２の抵抗値を切り替えるタイミングｔａ２が遅くなる。これにより、高速に画素を駆動する期間ＴＤＡ２を最大限に確保しつつ、出来るだけ早いタイミングで可変抵抗回路１９２を高抵抗値に切り替えてデータ電圧を安定化できる。
【００６０】
また本実施形態では、抵抗制御回路１９４は、表示データＧＲＤ１と表示データＧＲＤ２の差分値の大きさが大きいほど駆動期間ＴＤＲ２での切り替えタイミングｔａ２を遅くする制御を行う。
【００６１】
差分値は、表示データＧＲＤ１の階調値と表示データＧＲＤ２の階調値との差分値である。即ち、差分値が大きいとは、階調差が大きいということである。例えば、抵抗制御回路１９４は、表示データＧＲＤ１、ＧＲＤ２の差分値を演算する演算回路を有する。或いは、抵抗制御回路１９４の外部に設けられた演算回路（不図示）が、表示データＧＲＤ１、ＧＲＤ２の差分値を演算し、その差分値が抵抗制御回路１９４に入力されてもよい。
【００６２】
表示データＧＲＤ１と表示データＧＲＤ２の差分値が大きいほど、表示データＧＲＤ１に対応したデータ電圧ＶＴ１と表示データＧＲＤ２に対応したデータ電圧ＶＴ２との差が大きくなる。このため、表示データＧＲＤ１と表示データＧＲＤ２の差分値の大きさが大きいほど駆動期間ＴＤＲ２での切り替えタイミングｔａ２を遅くすることで、データ電圧ＶＴ１とデータ電圧ＶＴ２の差ＤＦＢが大きいほど遅くなる切り替えタイミングｔａ２を実現できる。上述のように、データ電圧の差ＤＦＢが大きいほど、電圧ＶＴが目標電圧付近になるまでの時間は長くなるが、本実施形態によれば、電圧ＶＴが目標電圧付近になるまでの時間が長くなるのに合わせて、切り替えタイミングｔａ２を遅くできる。
【００６３】
また本実施形態では、抵抗制御回路１９４は、上記の差分値と切り替えタイミングを対応付けるテーブルデータに基づいて、その差分値に対応する切り替えタイミングｔａ２を設定する。
【００６４】
図３に示すように、メモリー５５が、表示データの差分値と切り替えタイミングとを対応付けるテーブルデータ５６を記憶している。そして、抵抗制御回路１９４が、テーブルデータ５６を参照して、表示データＧＲＤ１、ＧＲＤ２の差分値に対応する切り替えタイミングを読み出し、切り替えタイミングｔａ２を設定する。テーブルデータ５６として記憶される切り替えタイミングは、表示データの差分値が大きいほど遅くなる（駆動期間の開始から切り替えタイミングまでの期間の長さが、差分値に対して単調増加する）。例えば、表示ドライバー１００の設計時に回路シミュレーション等によってテーブルデータを決定する。或いは、データ電圧出力端子ＴＱの電圧ＶＴの時間変化を測定し、その結果に基づいてテーブルデータを決定する。そして、表示ドライバー１００の製造時等に、そのテーブルデータをメモリー５５に書き込む。メモリー５５は、例えば不揮発性メモリーである。
【００６５】
このように、表示データの差分値と切り替えタイミングとを対応付けるテーブルデータ５６に基づいて切り替えタイミングｔａ２を設定することで、表示データの差分値の大きさが大きいほど切り替えタイミングｔａ２を遅くできると共に、差分値に対して最適な切り替えタイミングｔａ２を設定できるようになる。即ち、駆動期間の開始から、データ電圧出力端子ＴＱの電圧ＶＴが目標電圧付近まで到達するまでの時間は、表示データの差分値（データ電圧の差）に対して線形とは限らない。テーブルデータを用いることで、表示データの差分値に対して非線形な特性の切り替えタイミングを設定できるので、高速に画素を駆動できる期間（可変抵抗回路１９２が第１の抵抗値である期間）を最適化できる。
【００６６】
また、本実施形態では、抵抗制御回路１９４は、データ電圧出力端子ＴＱの電圧ＶＴが、目標電圧であるデータ電圧ＶＴ２に到達する前の切り替えタイミングｔａ２で可変抵抗回路１９２の抵抗値を第１の抵抗値から第２の抵抗値に切り替える。
【００６７】
電圧ＶＴが目標電圧に到達する前とは、電圧ＶＴが最初に目標電圧に到達するよりも前ということである。図４の駆動期間ＴＤＲ２を例にとると、電圧ＶＴがＶＴ１から、目標電圧であるＶＴ２に変化する。例えば、切り替えタイミングでの電圧ＶＴがＶＴ１＋（ＶＴ２−ＶＴ１）／２≦ＶＴ＜ＶＴ２となるように、切り替えタイミングを設定する。望ましくは、切り替えタイミングでの電圧ＶＴがＶＴ１＋（ＶＴ２−ＶＴ１）×３／４≦ＶＴ＜ＶＴ２となるように、切り替えタイミングを設定する。
【００６８】
仮に、データ電圧出力端子ＴＱの電圧ＶＴが目標電圧をオーバーシュートすると、そのオーバーシュートした電圧を増幅回路２０が目標電圧に収束させるために余分な時間がかかる。本実施形態によれば、データ電圧出力端子ＴＱの電圧ＶＴが目標電圧をオーバーシュートすることを回避できるので、短時間で電圧ＶＴを目標電圧へ収束させることができる。この点について図５、図６を用いて説明する。
【００６９】
図５は、駆動期間ＴＤＲにおいて電圧ＶＴをＶＴＡからＶＴＢに変化させ、切り替えタイミングｔａを電圧ＶＴが目標電圧（ＶＴＢ）に到達するよりも前に設定した場合の波形例である。図５に示すように、切り替えタイミングｔａまで電圧ＶＴが急峻に変化する。切り替えタイミングｔａで可変抵抗回路１９２が高抵抗値に切り替わるので、可変抵抗回路１９２と電気光学パネルの静電保護抵抗との間の分圧比が変化し、電圧ＶＴが一次的に低下する。しかし、増幅回路２０は切り替えタイミングｔａ前と同方向に電圧ＶＴを変化させようとしているため、切り替えタイミングｔａ後はスムーズに電圧ＶＴが目標電圧に漸近していく。
【００７０】
図６は、駆動期間ＴＤＲにおいて電圧ＶＴをＶＴＡからＶＴＢに変化させ、切り替えタイミングｔａ’を電圧ＶＴが目標電圧（ＶＴＢ）に到達した後に設定した場合の波形例である。この場合、切り替えタイミングｔａ’では電圧ＶＴが目標電圧（ＶＴＢ）をオーバーシュートしている。このため、可変抵抗回路１９２が高抵抗値に切り替わった切り替えタイミングｔａ’後、増幅回路２０がオーバーシュートを引き戻そうとするため再び電圧ＶＴが目標電圧を下回り、その電圧から目標電圧に漸近していくことになる。このため、図５の場合に比べて電圧ＶＴが目標電圧に漸近する時間が遅くなり、画素への書き込み電圧の誤差が大きくなるおそれがある。
【００７１】
以上のように、データ電圧出力端子ＴＱの電圧ＶＴが目標電圧をオーバーシュートする前に、切り替えタイミングを設定することで、短時間で電圧ＶＴを目標電圧へ収束させることができる。
【００７２】
また本実施形態では、第１の抵抗値に対する第２の抵抗値の比は２以上である。より望ましくは、第１の抵抗値に対する第２の抵抗値の比は４以上である。
【００７３】
増幅回路２０から見た負荷は、可変抵抗回路１９２の抵抗と電気光学パネルのデータ線及びソース線の容量である。電気光学パネルの静電保護抵抗が第２の抵抗値より十分小さいと仮定すると、第１の抵抗値に対する第２の抵抗値の比が２以上のとき、負荷の周波数特性が切り替えタイミングを境に約２倍以上になる。この周波数特性の比が２〜４倍程度であれば、増幅回路２０のフィードバックループの安定性を確保できると考えられるので、第１の抵抗値に対する第２の抵抗値の比が２〜４程度であればよいことになる。
【００７４】
２．可変抵抗回路、抵抗制御回路の第１の詳細な構成例
図７は、可変抵抗回路１９２及び抵抗制御回路１９４の第１の詳細な構成例である。可変抵抗回路１９２は、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４と、抵抗ＲＢ１〜ＲＢ４とを有する。抵抗制御回路１９４は、タイミング制御回路１９６と、レジスター１９８とを有する。図７では、既に説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素についての説明を適宜省略する。なお、図７の構成に限定されず、その構成要素の一部（例えば、スイッチＳＢＡ１〜ＳＢＡ４又はスイッチＳＢＢ１〜ＳＢＢ４）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【００７５】
抵抗ＲＢ１〜ＲＢ４及びスイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４は、増幅回路２０の出力ノードＮＱとデータ電圧出力端子ＴＱとの間に設けられる。具体的には、スイッチＳＢＡ１〜ＳＢＡ４の一端が出力ノードＮＱに接続され、スイッチＳＢＡ１〜ＳＢＡ４の他端が抵抗ＲＢ１〜ＲＢ４の一端に接続される。抵抗ＲＢ１〜ＲＢ４の他端は、スイッチＳＢＢ１〜ＳＢＢ４の一端に接続される。スイッチＳＢＢ１〜ＳＢＢ４の他端はデータ電圧出力端子ＴＱ（ノードＮＴ）に接続される。スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４は、例えばトランジスターである。
【００７６】
なお、可変抵抗回路１９２が含む抵抗及びスイッチの数は上記に限定されない。即ち、可変抵抗回路１９２は、第１〜第ｎの抵抗（ｎは２以上の整数）と、第１〜第ｎのスイッチとを有していればよい。上記はｎ＝４の例である。第１〜第ｎのスイッチは、スイッチＳＢＡ１〜ＳＢＡ４又はスイッチＳＢＢ１〜ＳＢＢ４に対応する。スイッチＳＢＡ１〜ＳＢＡ４及びスイッチＳＢＢ１〜ＳＢＢ４は、いずれか一方だけ設けてもよい。その場合、設けた一方のスイッチが第１〜第ｎのスイッチに対応する。
【００７７】
抵抗制御回路１９４は、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の各スイッチをオン又はオフに制御することで、可変抵抗回路１９２の抵抗値を制御する。具体的には、抵抗制御回路１９４は、スイッチＳＢＡ１、ＳＢＢ１をオン又はオフに制御するスイッチ制御信号ＳＳ１と、スイッチＳＢＡ２、ＳＢＢ２をオン又はオフに制御するスイッチ制御信号ＳＳ２と、スイッチＳＢＡ３、ＳＢＢ３をオン又はオフに制御するスイッチ制御信号ＳＳ３と、スイッチＳＢＡ４、ＳＢＢ４をオン又はオフに制御するスイッチ制御信号ＳＳ４と、を出力する。
【００７８】
このようにすれば、抵抗制御回路１９４がスイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の各スイッチをオン又はオフに制御することで、抵抗ＲＢ１〜ＲＢ４のうち１又は複数の抵抗が、増幅回路２０の出力ノードＮＱとデータ電圧出力端子ＴＱとの間に接続される。これにより、駆動期間の切り替えタイミングにおいて、可変抵抗回路１９２の抵抗値を第１の抵抗から第２の抵抗に切り替えられるようになる。
【００７９】
また本実施形態では、レジスター１９８は、第１の抵抗値を設定するための第１の設定値と、第２の抵抗値を設定するための第２の設定値とを記憶する。第１、第２の設定値は、抵抗ＲＢ１〜ＲＢ４のうち、どの抵抗を選択するか（出力ノードＮＱとデータ電圧出力端子ＴＱとの間に接続するか）を指定する設定値である。即ち、スイッチ制御信号ＳＳ１〜ＳＳ４の信号レベルを指定する設定値である。レジスター１９８には、インターフェース回路（例えば図１３のインターフェース回路１７０）を介して、表示ドライバー１００の外部から第１、第２の設定値が書き込まれる。或いは、メモリー５５に第１、第２の設定値が記憶されており、その第１、第２の設定値がレジスター１９８にロードされてもよい。
【００８０】
抵抗制御回路１９４は、第１の設定値と第２の設定値に基づいて、可変抵抗回路１９２の抵抗値を第１の抵抗値から第２の抵抗値に切り替える。具体的には、タイミング制御回路１９６が、表示データＧＲＤ［６：０］の差分（図４のＧＲＤ１、ＧＲＤ２の差分）に対応する切り替えタイミングを、メモリー５５（テーブルデータ）を参照して設定し、その切り替えタイミングを指示するタイミング制御信号を出力する。レジスター１９８は、タイミング制御信号に基づいて、切り替えタイミング前の第１の期間では第１の設定値に基づいてスイッチ制御信号ＳＳ１〜ＳＳ４を出力する。これにより、抵抗ＲＢ１〜ＲＢ４のうち第１の設定値が指定する抵抗が選択される。レジスター１９８は、タイミング制御信号に基づいて、切り替えタイミング後の第２の期間では第２の設定値に基づいてスイッチ制御信号ＳＳ１〜ＳＳ４を出力する。これにより、抵抗ＲＢ１〜ＲＢ４のうち第２の設定値が指定する抵抗が選択される。
【００８１】
このようにすれば、レジスター１９８に設定された第１、第２の設定値に基づいて、切り替えタイミングで可変抵抗回路１９２の抵抗値を第１の抵抗値から第２の抵抗値に切り替えられるようになる。また、電気光学パネルの種類（例えば機種等）によってデータ線やソース線の容量値が異なるため、画素の駆動速度及びデータ電圧の安定性にとって最適な可変抵抗回路１９２の抵抗値が電気光学パネルの種類に応じて異なる。本実施形態では、レジスター１９８に第１、第２の設定値を設定できるので、電気光学パネルの種類に応じて最適な第１、第２の抵抗値を設定できる。
【００８２】
３．ノイズ補償回路
図８は、ノイズ補償回路を含む場合の表示ドライバー１００の構成例である。表示ドライバー１００は、ノイズ補償回路１９５と、駆動回路（増幅回路２０、可変抵抗回路１９２）と、抵抗制御回路１９４と、メモリー５５とを含む。図８では、既に説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素についての説明を適宜省略する。なお図８ではラダー抵抗回路５０、Ｄ／Ａ変換回路１０の図示を省略する。
【００８３】
ノイズ補償回路１９５は、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の切り替えノイズを低減するノイズ補償動作を行う回路であり、データ電圧出力端子ＴＱに接続される。具体的には、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の各々は、Ｐ型トランジスターとＮ型トランジスターが組み合わされたトランスファーゲートである。Ｐ型トランジスターとＮ型トランジスターのオン抵抗をそろえた場合、Ｐ型トランジスターの方がゲートサイズが大きくなる。このため、ゲート−ソース間及びゲート−ドレイン間の容量カップリングにより、トランスファーゲートをオンからオフにした際にはソース及びドレインの電圧が上昇し、トランスファーゲートをオフからオンにした際にはソース及びドレインの電圧が低下する。この切り替え（スイッチング）による電圧変化はデータ電圧出力端子ＴＱの電圧ＶＴのノイズになる。ノイズ補償回路１９５は、トランスファーゲートの切り替えに合わせて電荷を出し入れすることで、トランスファーゲートの切り替えによるノイズを補償（低減）する。
【００８４】
上述のようにスイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の切り替えノイズは、データ電圧出力端子ＴＱの電圧ＶＴのノイズになるので、画素への書き込み電圧の精度を低下させる可能性がある。本実施形態によれば、ノイズ補償回路１９５がスイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の切り替えノイズを補償するので、ノイズが低減され、画素への書き込み電圧を高精度にできる。
【００８５】
より具体的には、ノイズ補償回路１９５は、キャパシターＣＮ１〜ＣＮ４と、バッファー回路ＢＦ１〜ＢＦ４と、を含む。キャパシターＣＮ１〜ＣＮ４の一端はデータ電圧出力端子ＴＱ（ノードＮＴ）に接続され、キャパシターＣＮ１〜ＣＮ４は、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４のサイズに対応した容量値を有する。スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４を構成するトランスファーゲートのトランジスターサイズは、抵抗ＲＢ１〜ＲＢ４の抵抗値に応じて異なっている。即ち、抵抗の抵抗値が大きいほど、その抵抗に接続されるトランスファーゲートのトランジスターサイズも大きい。キャパシターＣＮ１の容量値は、スイッチＳＢＡ１、ＳＢＢ１のトランジスターサイズに対応しており、スイッチＳＢＡ１、ＳＢＢ１の切り替えノイズ（電荷）を吸収できる容量値になっている。同様に、キャパシターＣＮ２、ＣＮ３、ＣＮ４の容量値は、各々、スイッチＳＢＡ２、ＳＢＢ２、スイッチＳＢＡ３、ＳＢＢ３、スイッチＳＢＡ４、ＳＢＢ４のトランジスターサイズに対応している。例えば、キャパシターＣＮ１〜ＣＮ４の容量値は、回路シミュレーション等により設定する。
【００８６】
抵抗制御回路１９４は、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の各スイッチがオンであるかオフであるかに応じて、キャパシターＣＮ１〜ＣＮ４の各キャパシターの他端の電圧を制御することで、切り替えノイズを補償する。具体的には、抵抗制御回路１９４のタイミング制御回路１９６が、切り替えタイミングにおいて制御信号ＳＮＣ１〜ＳＮＣ４の信号レベルを切り替える。バッファー回路ＢＦ１〜ＢＦ４は、制御信号ＳＮＣ１〜ＳＮＣ４をバッファリングして、キャパシターＣＮ１〜ＣＮ４の他端に出力する。制御信号ＳＮＣ１〜ＳＮＣ４の信号レベルが変化すると、キャパシターＣＮ１〜ＣＮ４の他端の電圧が変化するので、キャパシターＣＮ１〜ＣＮ４とノードＮＴとの間で電荷が移動する。この電荷移動により切り替えノイズを補償する。
【００８７】
図９は、図８の表示ドライバー１００の動作を説明するタイミングチャートである。図９では、スイッチ制御信号ＳＳ１〜ＳＳ４がハイレベル（アクティブ）、ローレベル（非アクティブ）のときに、各々、スイッチがオン、オフになる場合を図示する。
【００８８】
図９に示すように、駆動期間ＴＤＲの切り替えタイミングより前の期間ＴＤＡ（第１の期間）では、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の全てがオンになり、抵抗ＲＢ１〜ＲＢ４の全てが選択される。駆動期間ＴＤＲの切り替えタイミングより後の期間ＴＤＢ（第２の期間）では、スイッチＳＢＡ２、ＳＢＢ２がオンになり、他のスイッチがオフになり、抵抗ＲＢ２が選択される。なお、抵抗の選択手法はこれに限定されず、期間ＴＤＢにおける抵抗値が期間ＴＤＡにおける抵抗値より高ければよい。
【００８９】
図９に示すように、スイッチ制御信号ＳＳ１〜ＳＳ４がローレベルからハイレベルになるとき（対応するスイッチがオフからオンになるとき）、各々、制御信号ＳＮＣ１〜ＳＮＣ４がローレベルからハイレベルになる。スイッチがオフからオンになるとき、データ電圧出力端子ＴＱの電圧ＶＴが下がるので、キャパシターＣＮ１〜ＣＮ４の他端の電圧を上げることで電荷を供給し、電圧ＶＴのノイズをキャンセルする。一方、スイッチ制御信号ＳＳ１〜ＳＳ４がハイレベルからローレベルになるとき（対応するスイッチがオンからオフになるとき）、各々、制御信号ＳＮＣ１〜ＳＮＣ４がハイレベルからローレベルになる。スイッチがオンからオフになるとき、データ電圧出力端子ＴＱの電圧ＶＴが上がるので、キャパシターＣＮ１〜ＣＮ４の他端の電圧を下げることで電荷を吸収し、電圧ＶＴのノイズをキャンセルする。
【００９０】
本実施形態によれば、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４のサイズに対応した容量値を有するキャパシターＣＮ１〜ＣＮ４の一端がデータ電圧出力端子ＴＱに接続され、そのキャパシターＣＮ１〜ＣＮ４の他端の電圧が制御されることで、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４の切り替えノイズを補償（低減）できる。即ち、スイッチＳＢＡ１〜ＳＢＡ４、ＳＢＢ１〜ＳＢＢ４のサイズが大きいほど、その切り替えで生じるノイズ（電荷）が大きくなるが、そのサイズに対応した容量値のキャパシターＣＮ１〜ＣＮ４によってノイズ（電荷）を吸収できる。
【００９１】
なお、図８、図９では、ノイズ補償回路１９５が４つのキャパシターを含む場合を説明したが、キャパシターの数はこれに限定されない。即ち、可変抵抗回路１９２が含む抵抗に対応してキャパシターが設けられていればよい。例えば、可変抵抗回路１９２が含む第１〜第ｎの抵抗の各々に対して、１つずつのキャパシター（第１〜第ｎのキャパシター）が設けられる。なお、可変抵抗回路１９２が含む一部の抵抗にのみ、対応するキャパシターが設けられてもよい。例えば、スイッチのトランジスターサイズが小さい抵抗には、キャパシターを設けなくてもよい。
【００９２】
４．可変抵抗回路、抵抗制御回路の第２の詳細な構成例
図１０は、可変抵抗回路１９２及び抵抗制御回路１９４の第２の詳細な構成例である。可変抵抗回路１９２は、可変抵抗素子ＶＲＧ（可変抵抗回路素子、可変抵抗器）を含む。抵抗制御回路１９４は、電圧発生回路１９３と、レジスター１９１と、タイミング制御回路１９６とを含む。図１０では、既に説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素についての説明を適宜省略する。
【００９３】
可変抵抗素子ＶＲＧは、制御電圧ＶＣＮＴに応じて抵抗値が可変に制御される抵抗素子である。具体的には、可変抵抗素子ＶＲＧの第１の端子が増幅回路２０の出力ノードＮＱに接続され、第２の端子がデータ電圧出力端子ＴＱに接続される。そして、可変抵抗素子ＶＲＧの第３の端子に入力された制御電圧ＶＣＮＴによって、第１の端子と第２の端子の間の抵抗値が制御される。例えば、可変抵抗素子ＶＲＧは、磁場（磁界）によって抵抗値が可変に制御されるＭＲ素子（Magneto Resistive element）である。ＭＲ素子は図１１で後述する。
【００９４】
抵抗制御回路１９４は、制御電圧ＶＣＮＴを変化させることで、可変抵抗回路１９２の抵抗値を制御する。具体的には、タイミング制御回路１９６が、表示データＧＲＤ［６：０］の差分（図４のＧＲＤ１、ＧＲＤ２の差分）に対応する切り替えタイミングを、メモリー５５（テーブルデータ）を参照して設定し、その切り替えタイミングを指示するタイミング制御信号を出力する。レジスター１９１は、タイミング制御信号に基づいて、切り替えタイミング前の第１の期間では第１の抵抗値を指示する第１の設定値に基づいて第１の電圧設定値を出力する。電圧発生回路１９３は、第１の電圧設定値に対応した制御電圧ＶＣＮＴを出力し、可変抵抗素子ＶＲＧが第１の抵抗値に設定される。レジスター１９１は、タイミング制御信号に基づいて、切り替えタイミング後の期間（第２の期間）では第２の抵抗値を指示する第２の設定値に基づいて第２の電圧設定値を出力する。電圧発生回路１９３は、第２の電圧設定値に対応した制御電圧ＶＣＮＴを出力し、可変抵抗素子ＶＲＧが第２の抵抗値に設定される。例えば、電圧発生回路１９３はレギュレーターやＤ／Ａ変換回路で構成され、第１、第２の電圧設定値は、レギュレーターの出力電圧を設定する設定値、或いはＤ／Ａ変換回路の入力データである。
【００９５】
図１１は、ＭＲ素子である場合の可変抵抗素子ＶＲＧの構成例である。図１１においてｘ、ｙ、ｚは互いに直交する方向である。図１１に示すように、表示ドライバー１００の基板（半導体基板）に拡散層ＡＤＦが形成され、その拡散層ＡＤＦの一端に配線ＬＮ１（金属配線層の配線）が接続され、他端に配線ＬＮ２（金属配線層の配線）が接続される。例えば配線ＬＮ１は増幅回路２０の出力ノードＮＱに対応し、配線ＬＮ２は、データ電圧出力端子ＴＱに接続されるノードＮＴに対応する。拡散層ＡＤＦの上にはコイルＣＩが設けられる。コイルＣＩは例えば金属配線層の配線により形成される。コイルＣＩは抵抗を介して電圧発生回路１９３の出力に接続され、制御電圧ＶＣＮＴが抵抗により電圧電流変換され、制御電圧ＶＣＮＴに応じた電流がコイルＣＩに流れる。その電流によりコイルＣＩが磁場を生じさせる。例えば拡散層ＡＤＦを流れる電流の方向が図１１のｘ方向であり、コイルＣＩが発生する磁場の方向がｚ方向である場合、電流の正電荷がｙ方向に力を受ける。この力は磁場（制御電圧ＶＣＮＴ）が大きいほど大きくなる。電流の正電荷がｙ方向に力を受けると、電流が拡散層ＡＤＦを流れる経路の長さが長くなり、拡散層ＡＤＦの抵抗値が実質的に高くなって見える。このようにして、制御電圧ＶＣＮＴによってＭＲ素子の抵抗値が制御される。
【００９６】
以上の実施形態によれば、抵抗制御回路１９４が制御電圧ＶＣＮＴを変化させることで、可変抵抗素子ＶＲＧ（可変抵抗回路１９２）の抵抗値を制御できるようになる。制御電圧ＶＣＮＴを、第１、第２の抵抗値に対応した電圧に設定することで、切り替えタイミングで可変抵抗素子ＶＲＧの抵抗値を第１の抵抗値から第２の抵抗値に切り替えることができる。
【００９７】
５．ラダー抵抗回路、Ｄ／Ａ変換回路、増幅回路
図１２は、ラダー抵抗回路５０、Ｄ／Ａ変換回路１０、増幅回路２０の詳細な構成例である。なお、図１２では増幅回路２０が抵抗でフィードバックを行う反転増幅回路である場合を例に説明するが、増幅回路２０の構成はこれに限定されない。例えば、増幅回路２０はキャパシターでフィードバックを行う反転増幅回路であってもよいし、或いは、ボルテージフォロア回路や正転増幅回路であってもよい。
【００９８】
ラダー抵抗回路５０は、直列に接続された抵抗ＲＶ１〜ＲＶ１２９を含む。その直列に接続された抵抗ＲＶ１〜ＲＶ１２９の抵抗ＲＶ１側の一端に高電位側電源電圧ＶＲＨが入力され、抵抗ＲＶ１２９側の他端に低電位側電源電圧ＶＲＬが入力される。電圧ＶＰ１〜ＶＰ６４、ＶＭ１〜ＶＭ６４は、ラダー抵抗回路５０の抵抗と抵抗の間のノード（タップ）から出力される。例えば、抵抗ＲＶ２〜ＲＶ１２８は同じ抵抗値を有する。なお、これに限定されず、例えば抵抗ＲＶ２〜ＲＶ６５が負極性駆動のガンマ特性に対応した抵抗値を有し、抵抗ＲＶ６６〜ＲＶ１２８が正極性駆動のガンマ特性に対応した抵抗値を有してもよい。
【００９９】
Ｄ／Ａ変換回路１０は、表示データＧＲＤ［６：０］を階調電圧ＶＤＡに変換する。即ち、Ｄ／Ａ変換回路１０は、複数の電圧ＶＰ１〜ＶＰ６４、ＶＭ１〜ＶＭ６４から表示データＧＲＤ［６：０］に対応した電圧を選択し、その選択した電圧を階調電圧ＶＤＡとして出力する。具体的には、ＧＲＤ［６：０］＝０００００００、００００００１、・・・、０１１１１１１の場合、各々、負極性駆動用の電圧ＶＭ６４、ＶＭ６３、・・・、ＶＭ１を階調電圧ＶＤＡとして出力する。ＧＲＤ［６：０］＝１００００００、１０００００１、・・・、１１１１１１１の場合、各々、正極性駆動用の電圧ＶＰ１、ＶＰ２、・・・、ＶＰ６４を階調電圧ＶＤＡとして出力する。なお、ここではＧＲＤ［６：０］を２進数で表した。画素、ライン、又はフレーム毎に駆動極性を反転する極性反転駆動において、正極性駆動のとき正極性駆動用の電圧ＶＰ１〜ＶＰ６４が選択され、負極性駆動のとき負極性駆動用の電圧ＶＭ１〜ＶＭ６４が選択される。
【０１００】
増幅回路２０は、演算増幅器ＯＰＡ（オペアンプ）と、抵抗Ｒ１（入力抵抗、第１の抵抗）と、抵抗Ｒ２（フィードバック抵抗、第２の抵抗）と、を有する。演算増幅器ＯＰＡは、非反転入力端子（正極端子、非反転入力ノードＮＩＰ）に基準電圧ＶＣが入力される。抵抗Ｒ１は、階調電圧ＶＤＡが入力される入力ノードＮＩＡと演算増幅器ＯＰＡの反転入力端子（負極端子、反転入力ノードＮＩＭ）との間に設けられる。抵抗Ｒ２は、演算増幅器ＯＰＡの出力端子（増幅回路２０の出力ノードＮＱ）と演算増幅器ＯＰＡの反転入力端子との間に設けられる。抵抗Ｒ１、Ｒ２の抵抗値をｒ１、ｒ２とすると、増幅回路２０は階調電圧ＶＤＡをゲイン（−ｒ２／ｒ１）で反転増幅して出力電圧ＶＱ（データ電圧）を出力する。例えば、ＶＰ６４＜ＶＰ６３＜・・・＜ＶＰ１＝ＶＣ＜ＶＭ１＜ＶＭ２＜・・・＜ＶＭ６４である。負極性駆動用の電圧ＶＭ１〜ＶＭ６４は、反転増幅により基準電圧ＶＣより低い負極性のデータ電圧となり、正極性駆動用の電圧ＶＰ１〜ＶＰ６４は、反転増幅により基準電圧ＶＣより高い正極性のデータ電圧となる。
【０１０１】
以上の実施形態によれば、反転増幅回路を採用したことで、演算増幅器ＯＰＡの差動対の動作点が基準電圧ＶＣ（基準電圧ＶＣ付近の電圧）に限定される。これにより、広範囲な入力電圧において演算増幅器ＯＰＡの感度（ゲイン）を確保する必要がなくなり、演算増幅器ＯＰＡを高感度化（高ゲイン化）できるようになる。また、反転増幅回路では入力に対して出力の位相が１８０度回っているので位相余裕を確保できる帯域が広がり、データ電圧の出力にボルテージフォロア回路を用いた場合に比べて周波数応答特性を向上できる（帯域を広くできる）。このような高感度化や広帯域化によって高速な書き込みに対して有利になるが、例えば図２で説明したようなノイズに対する応答が問題となる。この点、図３等で説明した可変抵抗回路１９２の抵抗値を切り替える手法によれば、切り替えタイミングの後に可変抵抗回路１９２を高抵抗値（第２の抵抗値）に切り替えることで、ノイズに対する応答を抑制できる（画素への書き込み誤差を低減できる）。
【０１０２】
６．電気光学装置
図１３は、本実施形態の表示ドライバー１００を含む電気光学装置４００の構成例である。電気光学装置４００（表示装置）は、表示ドライバー１００、電気光学パネル２００（表示パネル）を含む。なお以下では表示ドライバー１００が相展開駆動を行う場合を例に説明するが、本発明の適用対象はこれに限定されず、例えばマルチプレクス駆動（デマルチプレクス駆動）等にも適用できる。
【０１０３】
電気光学パネル２００は、画素アレイ２１０、サンプルホールド回路２２０（スイッチ回路）を含む。電気光学パネル２００は、例えば液晶表示パネルや、ＥＬ（Electro Luminescence）表示パネル等である。
【０１０４】
画素アレイ２１０は、複数の画素がアレイ状（マトリックス状）に配置されたものである。相展開駆動では、画素アレイ２１０のソース線が８本（広義にはｋ本。ｋは２以上の整数）ずつ順次に駆動される。具体的には、サンプルホールド回路２２０は、表示ドライバー１００からのデータ電圧ＶＴ１〜ＶＴ８を画素アレイ２１０のソース線にサンプルホールドする回路である。具体的には、電気光学パネル２００の第１〜第８のデータ線にデータ電圧ＶＴ１〜ＶＴ８が入力される。画素アレイ２１０が例えば第１〜第６４０のソース線を有するとする。サンプルホールド回路２２０は、第１の期間において第１〜第８のデータ線と第１〜第８のソース線を接続し、次の第２の期間において第１〜第８のデータ線と第９〜第１６のソース線を接続し、以下同様にして、第８０の期間において第１〜第８のデータ線と第６３３〜第６４０のソース線を接続する。このような動作を各水平走査期間において行う。
【０１０５】
表示ドライバー１００は、ラダー抵抗回路５０、Ｄ／Ａ変換部１１０（Ｄ／Ａ変換回路）、駆動部１２０（駆動回路）、電圧生成回路１５０、記憶部１６０（メモリー）、インターフェース回路１７０、制御回路１８０（コントローラー）を含む。
【０１０６】
インターフェース回路１７０は、表示ドライバー１００と外部の処理装置（例えば図１４の処理部３１０）との間の通信を行う。例えば外部の処理装置からインターフェース回路１７０を介してクロック信号やタイミング制御信号、表示データが制御回路１８０に入力される。
【０１０７】
制御回路１８０はインターフェース回路１７０を介して入力されたクロック信号やタイミング制御信号、表示データに基づいて表示ドライバー１００の各部及び電気光学パネル２００の各部を制御する。例えば制御回路１８０は、画素アレイ２１０の水平走査線の選択や垂直同期制御、相展開駆動の制御（上述の第１〜第８０の期間）等の表示タイミングの制御を行い、その表示タイミングに従ってＤ／Ａ変換部１１０や駆動部１２０の制御を行う。
【０１０８】
電圧生成回路１５０は、各種電圧を生成して駆動部１２０やＤ／Ａ変換部１１０に出力する。例えば、電圧生成回路１５０は、Ｄ／Ａ変換部１１０や駆動部１２０の電源を生成する。電圧生成回路１５０は、例えばレギュレーター等で構成される。
【０１０９】
Ｄ／Ａ変換部１１０は、Ｄ／Ａ変換回路１１〜１８を含む。Ｄ／Ａ変換回路１１〜１８の各々は、図３等で説明したＤ／Ａ変換回路１０と同じ構成である。駆動部１２０は、駆動回路２１〜２８及び抵抗制御回路３１〜３８を含む。駆動回路２１〜２８の各々は、図３等で説明した駆動回路１９０と同じ構成である。抵抗制御回路３１〜３８の各々は、図３等で説明した抵抗制御回路１９４と同じ構成である。なお、抵抗制御回路３１〜３８は制御回路１８０に含まれてもよい。Ｄ／Ａ変換回路１１〜１８は、制御回路１８０からの表示データをＤ／Ａ変換し、そのＤ／Ａ変換された電圧を駆動回路２１〜２８に出力する。駆動回路２１〜２８は、Ｄ／Ａ変換回路１１〜１８からの電圧を増幅し、データ電圧ＶＴ１〜ＶＴ８を電気光学パネル２００に出力する。
【０１１０】
記憶部１６０は、表示ドライバー１００の制御に用いる種々のデータ（例えば設定データ）等を記憶する。なお図３等で説明したメモリー５５が記憶部１６０に含まれてもよい。例えば記憶部１６０は不揮発性メモリーやＲＡＭ（ＳＲＡＭ、ＤＲＡＭ等）で構成される。
【０１１１】
７．電子機器
図１４は、本実施形態の表示ドライバー１００を含む電子機器３００の構成例である。電子機器３００の具体例としては、例えばプロジェクターやヘッドマウントディスプレイ、携帯情報端末、車載装置（例えばメーターパネル、カーナビゲーションシステム等）、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。
【０１１２】
電子機器３００は、処理部３１０（例えばＣＰＵ等のプロセッサー、或いは表示コントローラー、或いはＡＳＩＣ等）、記憶部３２０（例えばメモリー、ハードディスク等）、操作部３３０（操作装置）、インターフェース部３４０（インターフェース回路、インターフェース装置）、表示ドライバー１００、電気光学パネル２００を含む。
【０１１３】
操作部３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウス、キーボード、電気光学パネル２００に装着されたタッチパネル等である。インターフェース部３４０は、画像データや制御データの入出力を行うデータインターフェースである。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、インターフェース部３４０から入力されたデータを記憶する。或は、記憶部３２０は、処理部３１０のワーキングメモリーとして機能する。処理部３１０は、インターフェース部３４０から入力された或いは記憶部３２０に記憶された表示データを処理して表示ドライバー１００に転送する。表示ドライバー１００は、処理部３１０から転送された表示データに基づいて電気光学パネル２００に画像を表示させる。
【０１１４】
例えば電子機器３００がプロジェクターである場合、電子機器３００は更に光源と光学装置（例えばレンズ、プリズム、ミラー等）とを含む。電気光学パネル２００が透過型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００を透過した光をスクリーン（表示部）に投影させる。電気光学パネル２００が反射型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００から反射された光をスクリーン（表示部）に投影させる。
【０１１５】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また表示ドライバー、電気光学パネル、電気光学装置、電子機器の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１１６】
１０…Ｄ／Ａ変換回路、１１〜１８…Ｄ／Ａ変換回路、２０…増幅回路、２１〜２８…駆動回路、３１〜３８…抵抗制御回路、５０…ラダー抵抗回路、５５…メモリー、５６…テーブルデータ、８０…Ｄ／Ａ変換回路、１００…表示ドライバー、１１０…Ｄ／Ａ変換部、１２０…駆動部、１５０…電圧生成回路、１６０…記憶部、１７０…インターフェース回路、１８０…制御回路、１９０…駆動回路、１９１…レジスター、１９２…可変抵抗回路、１９３…電圧発生回路、１９４…抵抗制御回路、１９５…ノイズ補償回路、１９６…タイミング制御回路、１９８…レジスター、２００…電気光学パネル、２１０…画素アレイ、２２０…サンプルホールド回路、３００…電子機器、３１０…処理部、３２０…記憶部、３３０…操作部、３４０…インターフェース部、４００…電気光学装置、ＢＦ１〜ＢＦ４…バッファー回路、ＣＮ１〜ＣＮ４…キャパシター、ＧＲＤ［６：０］…表示データ、ＧＲＤ１，ＧＲＤ２…表示データ、ＯＰＡ…演算増幅器、Ｒ１，Ｒ２…抵抗、ＲＡ１，ＲＡ２…抵抗、ＲＢ１〜ＲＢ４…抵抗、ＳＡＡ１，ＳＡＡ２，ＳＡＢ１，ＳＡＢ２…スイッチ、ＳＢＡ１〜ＳＢＡ４，ＳＢＢ１〜ＳＢＢ４…スイッチ、ＳＮＣ１〜ＳＮＣ４…制御信号、ＳＳ１〜ＳＳ４…スイッチ制御信号、ＴＤＡ，ＴＤＢ…期間、ＴＤＲ…駆動期間、ＴＱ…データ電圧出力端子、ＶＣ…基準電圧、ＶＣＮＴ…制御電圧、ＶＤＡ…階調電圧、ＶＲＧ…可変抵抗素子、ＶＴ…データ電圧出力端子の電圧、ＶＴＢ…電圧（目標電圧）、ｔａ…切り替えタイミング
【図１】
2019101084.tif 000003
【図２】
2019101084.tif 000004
【図３】
2019101084.tif 000005
【図４】
2019101084.tif 000006
【図５】
2019101084.tif 000007
【図６】
2019101084.tif 000008
【図７】
2019101084.tif 000009
【図８】
2019101084.tif 000010
【図９】
2019101084.tif 000011
【図１０】
2019101084.tif 000012
【図１１】
2019101084.tif 000013
【図１２】
2019101084.tif 000014
【図１３】
2019101084.tif 000015
【図１４】
2019101084.tif 000016