(57)【要約】【課題】画像センサは、柔軟で高コントラストな性能を達成するために、光に対して直線的にまたは対数的にのどちらかで応答することができる。【解決手段】これは、プログラム可能なルックアップテーブル、または画像センサの制御パラメータ値を表す数字のアレイを使用することで可能になる。ルックアップテーブル内の制御パラメータ値は、プログラム可能であり、かつ、連続するインデックスの間で、一定に保持され得るか、直線的に増大し得か、または非直線的に増大し得る。光ダイオード制御回路は、画像センサ内の光ダイオードの応答を、画像センサに当たる照明に応じて適応させるために使用される。【選択図】図１
2019176467.tif 000002
【特許請求の範囲】
【請求項１】
複数のインデックス位置を有し、中に複数の制御パラメータ値が記憶された、ルックアップテーブル（ＬＵＴ）と、
複数の光ダイオードと、
前記複数の光ダイオードの光に対する応答を、前記ＬＵＴに記憶された前記制御パラメータ値に依存して適応させるように準備された、光ダイオード制御回路と、を備え、
前記複数の制御パラメータ値は、プログラム可能であり、アクティブ画素画像センサの光に対する感度応答関数を定義する、アクティブ画素画像センサ。
【請求項２】
前記複数の制御パラメータ値が、複数のクロック入力フィールドであって、前記複数のクロック入力フィールドのそれぞれが前記ＬＵＴのインデックス位置に対応する、複数のクロック入力フィールドのそれぞれに記憶されたクロックサイクルの数を含む、請求項１に記載のアクティブ画素画像センサ。
【請求項３】
前記複数の制御パラメータ値が、複数の電圧基準フィールドであって、前記複数の電圧基準フィールドそれぞれが前記ＬＵＴのインデックス位置に対応する、複数の電圧基準フィールドのそれぞれに記憶された電圧基準値を含む、請求項１に記載のアクティブ画素画像センサ。
【請求項４】
前記ＬＵＴの前記インデックス位置に記憶された前記複数の制御パラメータ値の少なくともいくつかが、前記ＬＵＴの連続するインデックス位置の間でほぼ一定に保たれる、請求項１に記載のアクティブ画素画像センサ。
【請求項５】
前記ＬＵＴの前記インデックス位置に記憶された前記複数の制御パラメータ値の前記少なくともいくつかが、前記ＬＵＴの連続するインデックス位置の間で直線的に増大する、請求項１に記載のアクティブ画素画像センサ。
【請求項６】
前記ＬＵＴの前記インデックス位置に記憶された前記複数の制御パラメータ値の前記少なくともいくつかが、前記ＬＵＴの連続するインデックス位置の間で非直線的に増大する、請求項１に記載のアクティブ画素画像センサ。
【請求項７】
前記ＬＵＴの前記インデックス位置に記憶された前記複数の制御パラメータ値の前記少なくともいくつかが、前記ＬＵＴの連続するインデックス位置の間で対数的に増大する、請求項６に記載のアクティブ画素画像センサ。
【請求項８】
前記ＬＵＴの前記インデックス位置に記憶された前記複数の制御パラメータ値の前記少なくともいくつかが、前記ＬＵＴの連続するインデックス位置の間で減少しない方向に変化する、請求項１に記載のアクティブ画素画像センサ。
【請求項９】
前記光ダイオード制御回路が、複数の比較器であって、それぞれの比較器が、前記複数の光ダイオードのうちの１つの光ダイオードの出力と、前記ＬＵＴのインデックス位置からの制御パラメータ値とを受け取るように構成されている、複数の比較器を備える、請求項１に記載のアクティブ画素画像センサ。
【請求項１０】
前記光ダイオード制御回路が、複数の積分コンデンサであって、それぞれの積分コンデンサが、前記複数の光ダイオードのうちの１つの光ダイオードに結合される、複数の積分コンデンサを備える、請求項１に記載のアクティブ画素画像センサ。
【請求項１１】
前記光ダイオード制御回路が、前記ＬＵＴのインデックス位置を記憶するためのメモリを備える、請求項１に記載のアクティブ画素画像センサ。
【請求項１２】
前記アクティブ画素画像センサが、ＣＭＯＳセンサである、請求項１に記載のアクティブ画素画像センサ。
【請求項１３】
アクティブ画素画像センサの光に対する感度応答関数を定義することと、
前記感度応答関数に基づいてルックアップテーブル（ＬＵＴ）に複数の制御パラメータ値を記憶することと、
前記ＬＵＴ内にインデックス位置で記憶された制御パラメータ値を得ることと、
複数の光ダイオードのそれぞれの光ダイオードの出力を得ることと、
前記ＬＵＴに記憶された前記制御パラメータ値により制御される光ダイオード制御回路を使用して、前記複数の光ダイオードの光に対する応答を適応させることと、
を含む、アクティブ画素画像センサを制御する方法。
【請求項１４】
前記方法が、
前記ＬＵＴのそれぞれのインデックス位置で複数のクロック入力フィールドにクロックサイクルの数を記憶することを更に含む、請求項１３に記載の方法。
【請求項１５】
前記方法が、
前記ＬＵＴのそれぞれのインデックス位置で複数の電圧基準フィールドに電圧基準値を記憶することを更に含む、請求項１３に記載の方法。
【請求項１６】
前記方法が、
前記ＬＵＴの前記インデックス位置にほぼ一定の制御パラメータ値を記憶することを更に含む、請求項１３に記載の方法。
【請求項１７】
前記方法が、
前記複数の制御パラメータ値を、前記ＬＵＴの連続するインデックス位置の間で減少しない方向に変化させるように記憶することを更に含む、請求項１３に記載の方法。
【請求項１８】
前記方法が、
前記複数の制御パラメータ値を、前記ＬＵＴの連続するインデックス位置の間で対数的に増大させるように記憶することを更に含む、請求項１３に記載の方法。
【請求項１９】
前記方法が、
前記ＬＵＴの第１のインデックス位置をｎ＝０に設定することと、
クロック計数器でクロックサイクルの計数を開始することと、
前記光ダイオード制御回路で前記クロック計数器からクロック信号を受信することと、
前記クロックサイクルの計数が予め定められた数に到達したときに前記ＬＵＴの前記インデックス位置をインクリメントすることであって、前記予め定められた数が、前記ＬＵＴのクロック入力フィールドに記憶されている、インクリメントすることと、
を更に含む、請求項１３に記載の方法。
【請求項２０】
光ダイオードと、
前記光ダイオードに結合した積分コンデンサと、
比較器と、
メモリと、を備える、光ダイオード回路であって、
前記光ダイオード回路が、前記光ダイオード回路の光に対する応答をルックアップテーブル（ＬＵＴ）に記憶された複数の制御パラメータ値に依存して適合させるように準備され、前記複数の制御パラメータ値が、前記光ダイオード回路の光に対する感度応答関数を定義するようにプログラム可能である、光ダイオード回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示はアクティブ画素画像センサに関し、より具体的には、限定されるものではないが、光に対する感度応答が向上したアクティブ画素画像センサに関する。
【背景技術】
【０００２】
画像センサは、光を電気的信号に変換することにより画像情報を検出し伝達するセンサである。電荷結合素子（ＣＣＤ）はその高品質の出力および高いダイナミックレンジについて人気があったが、相補性金属酸化膜半導体（ＣＭＯＳ）技術は、その高い雑音排除性、低い静的消費電力および低価格のせいで多くの民生用途で他の画像センサ技術を追い越した。
【０００３】
典型的なＣＭＯＳ画像センサには、二次元の（２Ｄ）の画素アレイが存在し、また、各画素は、光検出器およびアクティブ増幅器を備える。各画素に当たる光は、電荷を画素上に蓄積させ、そして、蓄積した電荷が読み取られ、信号処理回路に転送される。その後、蓄積した電荷は、電圧信号として出力される前に各画素で個々の増幅器によって増幅することができる。
【０００４】
ＣＭＯＳ画像センサおよび他のアクティブ画素画像センサは、ビデオ解析用途（例えば、機械視覚を使用するシステム、あるいはスマート都市およびスマートビルディング）で広く使用され、背景の異なる対象の境界を検出する際の信頼度を改善するために、高品質の画像コントラストに依存する。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明は、複数のインデックス位置を有し、中に複数の制御パラメータ値が記憶された、ルックアップテーブル（ＬＵＴ）と、複数の光ダイオードと、前記複数の光ダイオードの光に対する応答を、前記ＬＵＴに記憶された前記制御パラメータ値に依存して適応させるように準備された、光ダイオード制御回路と、を備え、前記複数の制御パラメータ値は、プログラム可能であり、前記アクティブ画素画像センサの光に対する感度応答関数を定義する、アクティブ画素画像センサを提供する。
【図面の簡単な説明】
【０００６】
本開示、その特徴および利点についてのより完全な理解を提供するために、添付の図面とともに以下の説明に対する参照がなされ、その際、同様な参照番号は、同等な部分を表す。
【０００７】
【図１】本開示の第１の例によるアクティブ画素画像センサのルックアップテーブルおよび画素のアーキテクチャの構成要素を示す。
【図２】本開示の第１の例によるアクティブ画素画像センサの画素アーキテクチャの動作を示す。
【図３】本開示の第１の例によるアクティブ画素画像センサの動作による方法を示すフローチャートである。
【図４】本開示の第２の例によるアクティブ画素画像センサの画素のブロックダイヤグラムを示す。
【図５】本開示の第２の例によるアクティブ画素画像センサの対数コード生成器の動作を例示する。
【図６】本開示の第２の例によるアクティブ画素画像センサのフレーム取得シーケンスを示す。
【図７】照度が、本開示の第２の例によるアクティブ画素画像センサの画素の光電流にどのように影響するかを示す伝達関数のグラフである。
【発明を実施するための形態】
【０００８】
背景解析論に使用された理想的な画像システムでは、画像コントラストは、画像の背景に当たる周囲の照明または部屋の照明の変化に無関係であろう。この場合、境界検出の信頼性は、例えば、部屋の照明または都市の照明が点いたり消えたりする場合、あるいは、通過する対象物が対象物に移動する影を投げる場合に影響されないであろう。しかしながら、現在の画像システムはこれを達成することができない。したがって、アクティブ画素画像センサにおいて改善が必要である。
【０００９】
柔軟で高いコントラスト性能を実現するために、光に対して直線的または対数的のどちらかで応答することができる画像センサが提供される。これは、プログラム可能なルックアップテーブル、または画像センサの制御パラメータ値を表す数字のアレイを使用することで可能になる。ルックアップテーブルの制御パラメータ値は、一定に保たれ、連続するインデックス間で、直線的にまたは非直線的に増大するようにプログラムされ得る。光ダイオード制御回路が、画像センサ内の光ダイオードの応答を、画像センサに当たる照明に応じて、適応させるために使用される。
【００１０】
本開示の第１の態様によれば、複数のインデックス位置を有し、中に複数の制御パラメータ値が記憶されたルックアップテーブル（ＬＵＴ）と、複数の光ダイオードと、複数の光ダイオードの光に対する応答が、ＬＵＴに記憶された制御パラメータ値に依存して適応するように準備された光ダイオード制御回路と、を備えるアクティブ画素画像センサが提供され、複数の制御パラメータ値は、プログラム可能であり（例えば、ＬＵＴの連続するインデックス位置の間での制御パラメータ値の変化は、プログラム可能／構成可能であり）、複数の制御パラメータ値は、アクティブ画素画像センサの光に対する感度応答関数を定義することができる。
【００１１】
ＣＭＯＳセンサでよいアクティブ画素画像センサは、好ましくは、各画素が光ダイオードおよび増幅器を備える、画素のアレイを備えることができる。
【００１２】
制御パラメータ値のパターンでアクティブ画像画像センサを構成するためにＬＵＴを使用することによって、画像センサは、光に対して直線的にか、または対数的にかのどちらかで応答するようにされ、よって、高いコントラスト性能を実現することができる。好ましくは、制御パラメータ値のパターンは、ＬＵＴのインデックス位置に記憶された複数の制御パラメータ値のうちの少なくともいくつかが、ＬＵＴの連続するインデックス位置それぞれの間で減少しない方向に変化するようにプログラムすることができる。制御パラメータ値のパターンは、ＬＵＴのインデックス位置のいくつかまたはそれぞれに記憶された複数の制御パラメータ値の少なくともいくつかが、ほぼ一定に保たれるようにプログラムすることができる。制御パラメータ値のパターンは、ＬＵＴのインデックス位置に記憶された複数の制御パラメータ値の少なくともいくつかが、ＬＵＴの連続するインデックス位置のいくつかまたはそれぞれの間で直線的に増大するようにプログラムすることができる。制御パラメータ値のパターンは、ＬＵＴのインデックス位置に記憶された複数の制御パラメータ値の少なくともいくつかが、ＬＵＴのインデックス位置のいくつかまたはそれぞれの連続するインデックス位置の間で非直線的に（好ましくは、対数的に）増大するようにプログラムすることができる。
【００１３】
ＬＵＴは、本開示のアクティブ画素画像センサが、周囲の照明または部屋の照明の変化に無関係に高品質の画像を提供できるように、どのように光に応答するかについて高度な柔軟性を提供する。特に、本開示のアクティブ画素画像センサは、光に対して直線的な方法だけでなく、照度の変化が、直線的な応答のみを提供する従来の画像センサと同じ程度に、画像のコントラスト比に影響しない対数的な方法で応答するようにプログラムすることができる。
【００１４】
この複数の制御パラメータ値は、光に対するアクティブ画素画像センサの感度応答関数を定義することができる。これは、柔軟な形で、アクティブ画素画像センサを、様々な照明条件について最適化できるようにするという利点を提供する。
【００１５】
例えば、暗い部屋で使用されるアクティブ画素画像センサ用の最適化された感度応答関数は、直線的に応答するようにプログラムすることができる。別の例では、都市の夜景画などの明るい設定で使用されるアクティブ画素画像センサ用の最適化された感度応答関数は、飽和状態により影響されやすい可能性があり、したがって、対数的に応答するようにプログラムすることができる。更に別の例では、あるときは暗くあるときは明るい設定で使用するためのアクティブ画素画像センサ用の最適化された感度応答関数は、現在の条件に応じて直線的な応答と対数的な応答との間で切り替わるようにプログラムすることができる。
【００１６】
いずれの場合も、感度応答関数は、アクティブ画素画像センサの高コントラスト性能を犠牲にすることなく、画素ノイズを低減するために更に最適化することができる。
【００１７】
様々な制御パラメータ値は、アクティブ画素画像センサの応答に影響することができる。
【００１８】
複数の制御パラメータ値は、複数の電圧基準フィールドであって、そのそれぞれがＬＵＴのインデックス位置に対応する、複数の電圧基準フィールドに記憶された電圧基準値を含むことができる。
【００１９】
いくつかの例では、複数の電圧基準フィールドのそれぞれに記憶された電圧基準値は、ほぼ一定になることができる。
【００２０】
他の例では、複数の電圧基準フィールドのそれぞれに記憶された電圧基準値は、ＬＵＴの連続するインデックス位置間で、直線的に、または非直線的に（好ましくは、対数的に）変化することができる。
【００２１】
複数の電圧基準フィールドのそれぞれに記憶された電圧基準値を含む複数の制御パラメータ値に加えて、または代替して、複数の制御パラメータ値が、複数のクロック入力フィールドであって、そのそれぞれがＬＵＴのインデックス位置に対応する、複数のクロック入力フィールドのそれぞれに記憶されたクロックサイクルの数を含むことができる。
【００２２】
電圧基準値のように、いくつかの例では、複数のクロック入力フィールドのそれぞれに記憶されたクロックサイクルの数は、ほぼ一定になることができる。
【００２３】
電圧基準値のように、他の例では、複数のクロック入力フィールドのそれぞれに記憶されたクロックサイクルの数は、ＬＵＴの連続するインデックス位置間で、直線的に、または非直線的に（好ましくは、対数的に）変化することができる。
【００２４】
複数の制御パラメータ値が、複数の電圧基準フィールドであって、そのそれぞれがＬＵＴのインデックス位置に対応する、複数の電圧基準フィールドに記憶された電圧基準値と、複数のクロック入力フィールドであって、そのそれぞれがＬＵＴのインデックス位置に対応する、複数のクロック入力フィールドのそれぞれに記憶されたクロックサイクルの数との両方を含む場合、電圧基準値とクロックサイクルの数との組み合わせは、アクティブ画素画像センサの感度応答関数に影響することができる。
【００２５】
基準電圧およびクロック入力フィールドの両方がＬＵＴの連続するインデックス位置間で一定に保たれる場合は、その結果生じるアクティブ画素画像センサの出力感度応答は直線的になることができる。
【００２６】
基準電圧およびクロック入力フィールドのうちの一方が一定に保たれるが、基準電圧およびクロック入力フィールドのうちの他方は、ＬＵＴの連続するインデックス位置間で、直線的に、または非直線的に（好ましくは、対数的に）のいずれかで増大する場合は、その結果生じるアクティブ画素画像センサの出力感度応答は、非直線的に（好ましくは、対数的に）なることができる。
【００２７】
好ましくは、光ダイオード制御回路は、複数の比較器であって、それぞれの比較器が、複数の光ダイオードのうちの１つの光ダイオードの出力と、入力時のＬＵＴのインデックス位置からの制御パラメータ値とを受け取るように構成されている、複数の比較器を備える。したがって、電荷が蓄積した後の画素での電圧は、現在のＬＵＴインデックスが画素メモリに記憶されるかどうかを判断するように基準電圧と比較することができる。基準電圧は、上述のようにＬＵＴから導くことができる。
【００２８】
好ましくは、光ダイオード制御回路は、複数の積分コンデンサであって、それぞれの積分コンデンサが、複数の光ダイオードのうちの１つの光ダイオードに結合されている、複数の積分コンデンサを備える。
【００２９】
好ましくは、光ダイオード制御回路は、ＬＵＴのインデックス位置を記憶するためのメモリを備える。
【００３０】
本開示の第２の態様によれば、アクティブ画素画像センサを制御する方法であって、アクティブ画素画像センサの光に対する感度応答関数を定義することと、ＬＵＴに複数の制御パラメータ値を記憶することであって、複数の制御パラメータ値の少なくともいくつかがプログラム可能である（例えば、ＬＵＴの連続するインデックス位置の間での制御パラメータ値の変化は、プログラム可能／構成可能であり、感度応答関数に基づくことができる）、記憶することと、ＬＵＴにインデックス位置で記憶された制御パラメータ値を得ることと、複数の光ダイオードのそれぞれの光ダイオードの出力を得ることと、ＬＵＴに記憶された制御パラメータ値により制御されるかまたは依存する光ダイオード制御回路を使用して、複数の光ダイオードの光に対する応答を適応させることと、を含む、アクティブ画素画像センサを制御する方法が提供される。
【００３１】
アクティブ画像画像センサのＬＵＴに制御パラメータ値のパターンを記憶することで、画像センサは、光に対して直線的にまたは対数的にのいずれかで光に対して応答するようにされ、その結果、高コントラスト性能を実現することができる。好ましくは、該方法は、複数の制御パラメータ値の少なくともいくつかが、連続するＬＵＴのインデックス位置のそれぞれの間で、減少しない方向に変化するように、制御パラメータ値のパターンを記憶することを含む。該方法は、複数の制御パラメータ値の少なくともいくつかが、ＬＵＴのインデックス位置のいくつかまたはそれぞれで、ほぼ一定に保たれるように、制御パラメータ値のパターンを記憶することを含むことができる。該方法は、複数の制御パラメータ値の少なくともいくつかが、ＬＵＴの連続するインデックス位置のいくつかまたはそれぞれの間で、直線的に増大するように、制御パラメータ値のパターンを記憶することを含むことができる。該方法は、複数の制御パラメータ値の少なくともいくつかが、ＬＵＴの連続するインデックス位置のいくつかまたはそれぞれの間で、非直線的に（好ましくは、対数的に）増大するように、制御パラメータ値のパターンを記憶することを含むことができる。
【００３２】
ＬＵＴは、本開示のアクティブ画素画像センサが、周囲の照明または部屋の照明の変化に無関係に高品質の画像を提供できるように、どのように光に応答するかについて高度な柔軟性を提供する。特に、本開示のアクティブ画素画像センサは、光に対して直線的な方法だけでなく、照度の変化が、線形応答のみを提供する従来の画像センサと同じ程度に、画像のコントラスト比に影響しない対数的な方法で応答するようにプログラムすることができる。
【００３３】
本方法は、アクティブ画素画像センサの光に対する感度応答関数を定義することを更に含む。これは、柔軟な形で、アクティブ画素画像センサを、様々な照明条件について最適化できるようにするという利点を提供する。
【００３４】
一例では、暗い部屋で使用するためのアクティブ画素画像センサについての最適化された感度応答関数が、応答が直線的になるように定義されてよい。別の例では、都市の夜景画などの明るい設定で使用されるアクティブ画素画像センサ用の最適化された感度応答関数は、飽和状態により影響されやすい可能性があり、したがって、応答が対数的になるように定義することができる。更に別の例では、あるときは暗くあるときは明るい設定で使用するためのアクティブ画素画像センサ用の最適化された感度応答関数は、現在の条件に応じて直線的な応答と対数的な応答との間で切り替わるように定義することができる。
【００３５】
本方法は、ＬＵＴのそれぞれのインデックス位置で複数の電圧基準フィールドに電圧基準値を記憶することを更に含むことができる。
【００３６】
いくつかの例では、本方法は、ＬＵＴの各インデックス位置で複数の電圧基準フィールドにほぼ一定の電圧基準値を記憶することを更に含むことができる。
【００３７】
他の例では、本方法は、ＬＵＴの連続するインデックス位置間で、直線的に、または非直線的に（好ましくは、対数的に）変化する電圧基準値を複数の電圧基準フィールドのそれぞれに記憶することを更に含むことができる。
【００３８】
ＬＵＴの各インデックス位置で、電圧基準値を複数の電圧基準フィールドに記憶することを更に含む方法に加えて、または代替して、本方法は、ＬＵＴの各インデックス位置で、クロックサイクルの数を複数のクロック入力フィールド記憶することを更に含むことができる。
【００３９】
電圧基準値のように、本方法は、ＬＵＴの各インデックス位置で、ほぼ一定のクロックサイクルの数を複数のクロック入力フィールド記憶することを更に含むことができる。
【００４０】
電圧基準値のように、本方法は、ＬＵＴの連続するインデックス位置間で、直線的に、または非直線的に（好ましくは、対数的に）変化するクロックサイクルの数を複数のクロック入力フィールドのそれぞれに記憶することを更に含むことができる。
【００４１】
ある好ましい例では、本方法は、以下の、ＬＵＴの第１のインデックス位置をｎ＝０に設定することと、クロック計数器でクロックサイクルの計数を開始することと、光ダイオード制御回路でクロック計数器からクロック信号を受信することと、クロックサイクルの計数値が、予め定められた数に到達した場合にＬＵＴのインデックス位置をインクリメントすることと、のうちの１つ以上を更に含むことができ、好ましくは、予め定められた数がＬＵＴのクロック入力フィールドに記憶される。
【００４２】
本開示の第３の態様によれば、光ダイオードと、光ダイオードに結合した積分コンデンサと、比較器と、メモリと、を備える、光ダイオード制御回路であって、光ダイオード回路が、光ダイオード回路の光に対する応答をＬＵＴに記憶された複数の制御パラメータ値に依存して適合させるために準備され、複数の制御パラメータ値が、プログラム可能であり（例えば、ＬＵＴの連続するインデックス位置の間での制御パラメータ値の変化は、プログラム可能／構成可能であり）、複数の制御パラメータ値が、光ダイオード回路の光に対する感度応答関数を定義するようにプログラム可能である、光ダイオード制御回路が提供される。
【００４３】
本開示の第１の態様または本開示の第２の態様によるＬＵＴの使用に関する利点、あるいは第１および第２の態様の他の特徴は、本開示の第３の態様にも等しく適用することができる。
【００４４】
アクティブ画素画像センサが、周囲の照明または部屋の照明の変化に無関係に高品質の画像を提供できるように、どのように光に応答するかについてより高度な柔軟性が望まれることが認識されてきた。特に、光に対して直線的な方法だけでなく対数的に応答することができる画像センサ使用することは、照度の変化が従来の直線画像センサと同じ程度に、画像のコントラスト比に影響しないことを意味することが認識されてきた。
【００４５】
従来の直線画像センサで、照明が変わる場合は常に、背景の画像コントラストが変化する。下記の方程式は、標準的な直線画像センサで得られた画像で適用された画像コントラスト計算を記述する。下に示されるように、照度の強度（Ｉ）が変化する場合、コントラスト値も変化するであろう。
【数１】
2019176467.tif 000003
【００４６】
上記の線形画像コントラスト計算との比較のため、下記方程式は、光に対して対数的に応答する画像センサで得られる画像に適用される画像コントラスト計算を記述する。式中、対数データおよび動作の性質によりコントラスト比から照度強度（Ｉ）が相殺されることが示されている。画像コントラストを照明変化に対して不変に保つために照明に対して対数的に応答する画像センサを使用することは、高性能コントラストを必要とする画像解析において重要な利点である。
【数２】
2019176467.tif 000004
【００４７】
本開示では、ルックアップテーブルが、有利に高コントラスト性能を達成するために画像センサを光に対して直線的にかまたは対数的にのどちらかで応答させる、制御パラメータ値のパターンを有する、アクティブ画像画像センサを構成するために使用される。
【００４８】
以下の詳細な説明および図は、本開示をどのように実装することができるのかの例を提供し、限定的な例とみなすべきではなく、むしろ、以下の説明を図に照らして読めば、他の任意選択の組み合わせは明白であるが、本明細書で開示された、アクティブ画素画像センサの様々な特徴、アクティブ画素画像センサを制御する方法、および光ダイオード制御回路をどのように組み合わすことができるのかの例示とみなすべきである。
【００４９】
図１は、１０２４×３２ビットのＬＵＴの構成要素および本開示の第１の例によるアクティブ画素画像センサの画素アーキテクチャを示す。
【００５０】
画素アーキテクチャ１００では、画素の光ダイオード１０１は、光を受け取り、オペアンプ１０２の負の入力によって受け取られる光電流Ｉｐｄを生成する。積分コンデンサ１０３は、オペアンプ１０２の負の入力とその出力との間に位置する。オペアンプ１０２の出力は、比較器１０４の負の入力によって受信され、画素電圧を表わす。比較器１０４の正の入力は、ＬＵＴ２００から導かれるＶＲＥＦを受け取る。リセット回路（スイッチ）１０９は、オペアンプ１０２の負の入力と比較器１０４の出力との間に位置し、リセット回路（スイッチ）１０９は、時間Ｔ＝０で電圧Ｖｐｉｘｅｌをオフセットのオフセット電圧にリセットするために使用されている。
【００５１】
ＬＵＴ２００では、クロック計数器２０１からのクロック入力は、ＶＲＥＦデータの列２０３およびＣＬＫＩＮＣデータの列２０４を含むインデックス２０２に供給される。ＣＬＫＩＮＣデータの列２０４は、フィードバックループのクロック計数器２０１にフィードバックされるが、他方、ＶＲＥＦデータの列２０３は、比較器１０４の正の入力に入力される前にデータ取得ユニット１０６、１１ビットのデジタル−アナログ変換器１０７および増幅器１０８を経由して画素アーキテクチャ１００に供給される。列２０３のＶＲＥＦデータおよび列２０４のＣＬＫＩＮＣデータの各行は、インデックス２０５で示すようなインデックス位置に対応する。インデックスは、Ｖｐｉｘｅｌが予め定められたクロックサイクルの終わりにＶＲＥＦより大きい場合、電流インデックス位置を記憶する専用のランダムアクセスメモリ（画素メモリ）１０５にリンクされる。
【００５２】
クロックサイクルはＣＬＫＩＮＣデータの列２０４によって決定される。クロックサイクルの終了に到達する場合は、ＬＵＴ２００のインデックス２０５のインデックス位置は、次の位置へインクリメントされる。インデックス２０５がその最終のインデックス位置に到着するまで、このプロセスは繰り返す。
【００５３】
ＶＲＥＦデータの列２０３および／またはＣＬＫＩＮＣデータの列２０４は、ＬＵＴ２００が光ダイオード制御回路（画素アーキテクチャ）１００を介して出力を作成することを可能にするパターンで構成されて、画素アレイ内の各光ダイオード１０１の光に対する応答が、ＬＵＴ２００に記憶された制御パラメータ値（ＶＲＥＦおよびＣＬＫＩＮＣ）に依存して適応させることができる。特に、少なくともこれらの制御パラメータ値のうちのいくつかは、ＬＵＴ２００の連続するインデックス位置間で、一定に保たれ、直線的に増大され、または非直線的に（好ましくは、対数的に）増大されるようにプログラムされてよい。この結果、画素アレイ内の複数の光ダイオードの光に対する応答を、２０２のインデックスの特定の値によって直線的または対数的になるようにプログラムすることができる。したがって、アクティブ画素画像センサは、１つの応答に束縛されず、むしろ、特定の照明設定の必要性に応じた異なる応答を有することができる。
【００５４】
アクティブ画素画像センサの統合制御は、システム制御機のファームウェアによって構成されるオンチップに実装された完全なデジタルソリューションである。それは、プログラム可能な時間間隔クロック計数器および１０２４×３２ビットのＬＵＴに依存する。
【００５５】
ＬＵＴの各（３２ビットの）ワードは、１１ビットのＶＲＥＦフィールドおよび２１ビットのＣＬＫＩＮＣフィールドからなる。ＶＲＥＦフィールドは、画素比較器のＶＲＥＦ電圧を設定するために使用される。ＣＬＫＩＮＣフィールドは、ＬＵＴの次のインデックス（ワード）がアクセスされるまで無効になるクロックサイクルの数を定義するために使用される。例えば、ＣＬＫＩＮＣが１００に設定された場合、積分制御は、それが次のＬＵＴ位置に対してインデックスを付ける前に１００の４８ＭＨｚクロックサイクル（１００×２０．８３ｎｓ）を待つことになる。
【００５６】
アクティブ画素画像センサの画素アーキテクチャまたは画素回路は、アナログ／デジタル混合アーキテクチャに基づく。図１に例示されたこのアーキテクチャは、アクティブ画素画像センサのすべての画素（３２０×２４０）で複製される。このアーキテクチャは、積分コンデンサ、電圧比較器、および１０ビット（図１に示されるＲＡＭ画素メモリブロック）の単一のワードメモリに結合された光ダイオードを備える。
【００５７】
画像フレーム露光の開始時に、ＬＵＴはインデックス＝０に設定され、積分コンデンサ（Ｃｐ）電荷はリセットされ、そして、１１ビットのＶＲＥＦフィールドにより設定されたＶＲＥＦ電圧は画像比較器に印加される。ＣＬＫＩＮＣフィールド内のクロックサイクルの数に到達するまで、ＬＵＴはインデックス０に留まるであろう。この時間の間、積分コンデンサ電圧ＶｐｉｘｅｌがＶＲＥＦレベルに到達する場合、現在のＬＵＴインデックスは、画素メモリ（ＬＵＴインデックスは１０ビットである）に記憶されるだろう。ＣＬＫＩＮＣワード内のクロックサイクルの数に到達すると、積分制御は、自動的にＬＵＴインデックスを（１インデックスだけ）インクリメントするだろう。次いで、この方法は、繰り返されてすべてのＬＵＴインデックス（０〜１０２３）を通過する。インデックス１０２３に到達した後、積分は、アクティブ画素画像センサシステム制御器に対してその画像フレームについての全体の画素アレイメモリを復唱するだろう動作を解放するだろう。
【００５８】
図２は、本開示の一例による方法の図式的なリアルタイムの説明を提供する。
【００５９】
積分制御動作（積分時間）は、完全に決定論的であり、ＬＵＴのすべてのＣＬＫＩＮＣフィールドの和に等しく、アクティブ画素画像センサのクロック周期を測定する。したがって、最短の積分時間は、１０２４＊２０＊２０．８３ｎｓ、すなわち、２１．３３μｓとなり、一方、最長の積分ウインドウは、１０２３＊２２１＊２０．８３ｎｓ、すなわち、４４．７４ｓになるだろう。しかしながら、実際的で好ましい積分ウインドウの値は、１０ｍｓから５００ｍｓのスパンになるだろう。
【００６０】
アクティブ画素画像センサの光に対する応答を制御することは、１１ビットのＶＲＥＦ値またはＣＬＫＩＮＣ値のどちらかを制御することによって行うことができる。例えば、ＶＲＥＦは、一定に保たれてよく、直線的にインクリメントされてよく、または非直線的に（例えば、対数的パターンで）インクリメントされてよい。他方、ＣＬＫＩＮＣ値は、電位を構築するために積分コンデンサに与えられる時間に影響を及ぼすだろう。したがって、ＶＲＥＦと同様に、ＣＬＫＩＮＣは、一定に保たれることができ、直線的にインクリメントされることができ、または非直線的に（例えば、対数的パターンで）インクリメントされることができる。
【００６１】
その結果、本開示の第１の例によるアクティブ画素画像センサのＬＵＴは、露光フェーズの間、標準線形アクティブ画素画像センサ、または対数的アクティブ画素画像センサなどの非標準アクティブ画素画像センサ、またはこの２つの組み合わせとして動作するように構成することができる。このため、高度に柔軟性のある、アクティブ画素画像センサの光に対する応答が達成される。
【００６２】
図２の例では、ｔ＝ｔ０とｔ＝ｔ１との間でＶＲＥＦおよびＶｐｉｘｅｌが、オフセット電圧、ＶＯＦＦＳＥＴにリセットされるのを見ることができる。次いで、ＶＲＥＦの値は、ＬＵＴに記憶された値から決定され、そして、時間ｔ＝ｔ１で、画素ＡのＶｐｉｘｅｌがＶＲＥＦと比較されることが開始する。露光時間が増大するにつれて、Ｖｐｉｘｅｌは最終的にＶＲＥＦに到達し、この時点で、ＬＵＴインデックス位置が画素メモリに記憶される。Ｖｐｉｘｅｌが決してＶＲＥＦに到達しない場合、ＬＵＴインデックス位置は画素メモリに記憶されない。露光フェーズは、ｔ＝ｔ２で終了する。ｔ＝ｔ２とｔ＝ｔ３との間の傾斜フェーズは、図６を参照して以下に説明される。ｔ＝ｔ３とｔ＝ｔ０との間で、画素メモリが読みとられ、次いで、ＬＵＴの次のインデックス位置に対するリセットフェーズが再度開始する。
【００６３】
連続するＬＵＴインデックス位置の間で、本開示の第１の例によるＶＲＥＦの値は対数的に増大するだろう（しかし、ＣＬＫＩＮＣの値は一定に保たれる）。このため、図２に示したインデックス位置の直後のインデックス位置でのより高いＶＲＥＦの値については、Ｖｐｉｘｅｌは露光フェーズの間にＶＲＥＦに到達する可能性が依然として存在する。しかしながら、更に高いインデックス位置の更に高いＶＲＥＦ値については、Ｖｐｉｘｅｌは露光フェーズの間にＶＲＥＦに到達することができない。
【００６４】
アクティブ画素画像センサの特に好ましい動作では、高度に照射された画素は、最高のＶＲＥＦを有するＣＬＫＩＮＣ値を使用して対処され（この手法は、時間−ツー−Ｖｒｅｆと呼ばれる）、一方、より暗い領域に位置する画素はＶＲＥＦ値を最低のＶＲＥＦレベルまで下降させて対処される（図２の傾斜フェーズを参照）。ほとんどの実用的な用途では、これらのより暗い画素が最大のＶＲＥＦと同じ電圧を構築するのを複数秒間待つことは不可能なので、これは、利点がある。
【００６５】
図３は、本開示の一例による方法を説明するフローチャートを提供する。
【００６６】
新たな撮像器フレームの取得の開始、ステップＳ３０１で、ＬＵＴは、インデックス位置ｎ＝０に設定される。ステップＳ３０２で、画素電圧Ｖｐｉｘｅｌがリセットされる。ピクセル電圧Ｖｐｉｘｅｌは、オフセット電圧（または他の例ではＶ＝０）にリセットすることができる。ステップＳ３０３では、Ｖｐｉｘｅｌは、ＬＵＴから得られたＶＲＥＦと比較される。Ｖｐｉｘｅｌが少なくともＶＲＥＦと同じ高さの場合、現在のインデックス位置ｎがステップＳ３０４でＶｐｉｘｅｌメモリに記憶される。ＶｐｉｘｅｌがＶＲＥＦより低い場合で、かつ、ステップＳ３０５で、クロック計数器がＬＵＴから得られたＣＬＫＩＮＣ値にいまだ到達していない場合、ＶｐｉｘｅｌはＶＲＥＦと再度比較される。ステップＳ３０５で、クロック計数器がＬＵＴから得られたＣＬＫＩＮＣ値に到達した場合、ＬＵＴの現在のインデックス位置は、画素メモリに記憶されない。ステップＳ３０６で、ＬＵＴのインデックス位置がいまだその最終位置（この場合、ｎ＝１０２３）に到達していない場合、ＬＵＴのインデックス位置は、ステップＳ３０７で、次の位置にインクリメントされ、そして、ステップＳ３０２からステップＳ３０６までが繰り返される。ステップＳ３０６で、ルックアップテーブルのインデックス位置がその最終位置（この場合、ｎ＝１０２３）にある場合、ステップＳ３０８で、画像データが読みとられ、新たな撮像器フレーム取得が開始される。
【００６７】
ここで、図４を参照すると、本開示の第２の例による、３２０×２４０画素の行列を備えるアクティブ画素画像センサの画素のブロック図が示されている。
【００６８】
図４の画素で、光ダイオード４０１が、光を受信し、かつ、オペアンプ４０２の負の入力によって受信される光電流Ｉｐｈｄを生成する。積分コンデンサ４０３は、オペアンプ４０２の負の入力とその出力との間に位置する。オペアンプ４０２の出力は、比較器４０４の負の入力によって受信され、画素電圧を表わす。比較器４０４の正の入力は、ＬＵＴを内蔵する専用のＲＡＭ４０５から導かれたＶＲＥＦを受信する。リセット回路ＲＳＴは、オペアンプ４０２の負の入力と比較器４０４の出力との間に位置し、このリセットスイッチＲＳＴは、時間ｔ＝０で電圧Ｖｐｉｘｅｌをオフセットのオフセット電圧にリセットするために使用される。
【００６９】
アクティブ画素画像センサの機能は、画像を取得し、画素レベルにデジタル化することである。画素に記憶された図４の例のＡ／Ｄ変換の結果は、光電流の対数に比例する。
【００７０】
各画素は、光ダイオードと、光ダイオードによって送達された電流を積分するための積分器と、積分器の出力を基準電圧と比較するための比較器と、比較器が切り替わった場合に、コードが１０ビットのデータバスを介してサンプリングされる１０ビットのメモリワードと、を備える。
【００７１】
アクティブ画素画像センサの光学的フロントエンドは、アナログ圧縮に関連する大規模な固定パターンの雑音を避けるために、高いダイナミックレンジの画素アレイを対数圧縮でデジタルドメイン内に組み込む。図４は、画素および対数的な時刻生成器のブロック図を示す。各画素は、光ダイオードにより送達される光電流をコンデンサ上に積分する。得られる電圧（ＶＰ）は、連続的に基準電圧（ＶＲＥＦ）と比較される。ＶＲＥＦは、専用のＲＡＭでＬＵＴ内に記憶された値によって決定される。この例では、インデックス数がＬＵＴ内でインクリメントされる時、ＶＲＥＦの値は一定のままである。ＬＵＴ内に記憶された別の値の組は、クロック入力フィールドである。この例では、インデックス数がＬＵＴ内でインクリメントされる時、クロック入力フィールドの値は対数的に増大し、対数のコードは図５に示すように生成され、以下で説明される。
【００７２】
図４に戻って参照すると、一旦、ＶＲＥＦに到達すると、すべての画素に並列に分配された１０ビットのデジタルワード（ＢＬ９：０）の内容が、画素メモリ（Ｂ９：０）に記憶される。このデジタルワードは、ＬＵＴのインデックス位置がインクリメントされる時に積分の開始から経過した時間の対数を表すために時間とともに進化する。光電流の積分が終了すると、画素アレイに記憶された１０ビットのワードが読み取られる。
【００７３】
対数コードが、対数カウンタ５０２内のステートマシンによって生成される。ステートマシンの原理は図５に例示される。
【００７４】
システムクロックによって計時される第１の計数器である対数クロック生成器５０３は、指数的に増大する間隔でパルスを生成して、第２の計数器である２進計数器５０４を計時する。したがって、第２の計数器の出力は、積分時間の対数に比例する。所与の時間ｔでの次のパルスまでの間隔は、デフォルトパラメータで、ｔの１．５６％すなわち１／６４に等しい。２つの連続するパルス間の間隔は、クロック周期の倍数でなければならない。計数器が計数を開始する場合は、１クロック周期の１．５６％を加えることはできない。したがって、最初に、２つのパルス間の間隔は、１クロック周期に等しくなり、次いで、図５の曲線５０５に例示するように、この間隔は、次第に、積分時間に比例するようになる。計数器の出力コードと積分時間との間の関係は、曲線５０６で示される。最初は、計数器の出力と積分時間との間に、直線的な関係が存在する。次いで、数マイクロ秒内に、出力コードと積分時間との間の関係は、対数的になる。
【００７５】
典型的なフレーム取得シーケンスが、２つの画素ＡおよびＢについて図６に例示される。
【００７６】
第１のフェーズでは、各画素の積分器は、信号ＶＲＥＦに所望のブラックレベル（ＶＩＮＩＴ）を適用することによってブラックレベルでリセットされる。同時に、各画素の内部１０ビットメモリもリセットされる。
【００７７】
露光フェーズの間、ＶＲＥＦは所望のホワイトレベル（ＶＥＸＰ）に設定され、光電流はＣＰ上に積分される。同時に、露光フェーズの開始から経過した時間の対数に比例するコードが、ＢＬ９：０に適用される。図６に示した例では、画素Ａは、露光フェーズの終了の前にホワイトレベルに到達し、かつ、ＢＬ９：０の状態をその内部メモリに記憶する。画素Ｂの光電流は、露光フェーズの終了の前にホワイトレベルに到達するには低すぎ、その結果、そのメモリは、このフェーズの終了時に有効なデータを保持しない。
【００７８】
画素Ｂの電圧を変換するために、露光フェーズの後に、傾斜フェーズが続き、ここでは、信号ＶＲＥＦがホワイトレベルの１０％まで指数関数的に低下し、次いで、ブラックレベル（ＶＳＴＯＰ）まで直線的に低下する。このスキームでは、データの指数関数的な符号化は、固定されたＶＲＥＦで達成されたであろうものより１０年多い期間にわたって行われている。
【００７９】
画素の光電流とその内部メモリに記憶された対応するコードとの間の典型的な伝達関数が、図７に例示される。光電流は、信号の大きさがホワイトレベルの１０％未満である場合の非常に低い照明、および、計数器がまだ対数的になっていない場合の非常に高い照明でのものを除き、積分時間の対数に比例する。
【００８０】
上記の説明は、本開示の特に好ましい態様に関するが、他の実装形態が可能であることは理解されるであろう。変形および修正、例えば、既知であり、本明細書で説明された特徴に代わってまたは加えて使用され得る等価物および他の特徴は、当業者には明らかであろう。別個の態様または例の文脈で説明された特徴は、単一の態様または例における組み合わせで提供することができる。逆に、単一の態様または例の文脈で説明される特徴は、別個にまたは任意の適切な部分組み合わせで提供することもできる。
【００８１】
当業者なら、本開示が、本明細書で説明された方法のいずれか１つを実装／実施するための手段を備える装置を説明していることが理解できるであろう。
【００８２】
また、本明細書で概説された仕様、寸法および関係（例えば、プロセッサの数、論理演算など）のすべては、例示および教示のみを目的として提供されたにすぎないことに留意することが不可欠である。そのような情報は、本開示の趣旨あるいは添付の特許請求の範囲または本明細書で説明された例の範疇から逸脱することなく相当に変化され得る。仕様は、１つの非限定的な例に対してのみ当てはまり、したがって、そのようなものとして解釈されるべきである。先の説明では、例示的な実施形態が、特別のプロセッサおよび／または構成要素の配置に関して説明されてきた。様々な修正および変更が、このような実施形態に対して、添付の特許請求の範囲または本明細書で説明した例の範疇から逸脱することなくなされ得る。したがって、説明および図面は、限定する意味ではなく例示的な意味であるとみなされるべきである。
【００８３】
本明細書で提供される多くの例で、相互作用が、２つ、３つ、４つまたはそれ以上の電気的構成要素または部品に関して説明され得ることに留意されたい。しかしながら、これは、分かり易さおよび例示の目的のみでなされている。システムが任意の適切な方法で統合され得ることが理解されるべきである。図の任意の例示された構成要素、モジュール、ブロック、および素子は、類似の設計代替形態に沿って、明らかに本明細書の幅広い範疇内にある様々な可能な構成で組み合わせることができる。ある場合では、限られた数の電気素子を参照するだけで所与の組のフローの１つ以上の機能性を説明することがより容易になり得る。図およびその教示の電気回路は容易に拡張可能であり、より複雑で／精巧な配置および構成と同様に多数の構成要素を収容することができることは理解されるべきである。したがって、提供された例は、無数の他のアーキテクチャに潜在的に適用されるときに電気回路の範囲を限定し、またはその広い教示を禁止するべきではない。
【００８４】
本明細書では、「一実施形態」、「例示的実施形態」、「ある１つの実施形態」、「別の実施形態」、「いくつかの実施形態」、「様々な実施形態」、「他の実施形態」、「代替の実施形態」、などに含まれる様々な特徴（例えば、素子、構造、モジュール、構成要素、ステップ、動作、特性など）への言及は、このような特徴のいずれも、本開示の１つ以上の実施形態に含まれるが、同じ実施形態において組み合わされる場合も、必ずしも組み合わされない場合もあることを意味するように意図されることに留意されたい。本明細書で説明された機能は、図に例示されたシステム／回路によって、またはその内部で実行することができる可能な機能のいくつかのみを例示していることに留意することも重要である。これらの動作のいくつかは、適切な場合には、削除または除去されてよく、あるいは、これらの動作は、本開示の範疇から逸脱することなくかなり修正または変更されてよい。加えて、これらの動作のタイミングは、かなり変えられてよい。先の動作フローは、例示および議論の目的で提供されている。本明細書で説明された実施形態によって、任意の適切な配置、出来事の起こる順序、構成、およびタイミング機構を本開示の教示から逸脱することなく提供することができる点で、かなりの柔軟性が提供される。数多くの他の変更、置き換え、変形、代替形態、および修正は、当業者に確かめられることができ、本開示は、このような変更、置き換え、変形、代替形態、および修正のすべてを、添付の特許請求の範囲または本明細書で説明された例の範疇に該当するものとして包含することが意図されている。上記で説明した装置のすべての任意選択の特徴が、本明細書で説明された方法またはプロセスに対して実装されてもよく、例の詳細が１つ以上の例のどこにでも使用されてよいことに留意されたい。
【符号の説明】
【００８５】
１００  画素アーキテクチャ
１０１  画素の光ダイオード
１０２  オペアンプ
１０３  積分コンデンサ
１０４  比較器
１０５  画素メモリ
１０６  データ取得ユニット
１０７  デジタル−アナログ変換器
１０８  増幅器
１０９  リセット回路（スイッチ）
２００  ＬＵＴ
２０１  クロック計数器
２０２  インデックス
２０３  ＶＲＥＦデータの列
２０４  ＣＬＫＩＮＣデータの列
２０５  インデックス
【図１】
2019176467.tif 000005
【図２】
2019176467.tif 000006
【図３】
2019176467.tif 000007
【図４】
2019176467.tif 000008
【図５】
2019176467.tif 000009
【図６】
2019176467.tif 000010
【図７】
2019176467.tif 000011
【外国語明細書】
2019176467000001.pdf