(57)【要約】【課題】素子導体と接続用導体間の寄生容量を小さくすることができる半導体装置を提供する。【解決手段】半導体装置１０は、半導体素子１１を搭載する素子用導体３０と、半導体素子１１に接続されるボンディングワイヤ１２を有する接続用導体４０とを備え、対向する素子用導体３０と接続用導体４０の対向面３２ｂおよび４２ｂの少なくとも一方に寄生容量低減構造Ｒpcが設けられている。【選択図】図１
2019176066.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
上部に前記半導体素子を搭載する素子搭載面を有する素子用導体と、
前記素子用導体と離間して配置され、上部に接続面を有する接続用導体と、
前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、
前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂とを備え、
対向して配置された前記素子用導体と前記接続用導体の一方の対向側面に寄生容量低減構造が設けられている半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記寄生容量低減構造は、前記素子用導体と前記接続用導体の少なくとも一方の上部側に設けられている半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記寄生容量低減構造は、前記上部側から下面までコラム状に設けられている半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記寄生容量低減構造は、他方の導体側に最も近い最接近の第１位置で定まる対向面間距離が最小であり、第１位置とは異なる第２位置の対向面間距離はそれよりも大きな寸法とされる対向面である半導体装置。
【請求項５】
請求項４項に記載の半導体装置において、
前記寄生容量低減構造を有する対向面は、平面または曲面である半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記寄生容量低減構造は、前記素子用導体と前記接続用導体の少なくとも一方が平面視で多角形状である構造であり、
前記多角形状を有する導体は、他方の導体側に最も近い最接近の第１対向面とそれ以外の第２対向面を有し、前記第２対向面で定まる対向面間距離は、前記第１対向面で定まる対向面間距離よりも大きな寸法とされる半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記寄生容量低減構造は、前記素子用導体と前記接続用導体の少なくとも一方が平面視で円弧形状である構造であり、
前記円弧形状を有する導体は、他方の導体側に最も近く最小対向面間距離が定まる最接近の第１対向面と、前記第１対向面以外の第２対向面であって対向面間距離が前記最小対向面間距離よりも大きな寸法とされる半導体装置。
【請求項８】
請求項６または７に記載の半導体装置において、
前記寄生容量低減構造は、前記第１対向面と前記第２対向面には連続状に形成された凹凸を含む半導体装置。
【請求項９】
請求項１から請求項８までのいずれか一項に記載の半導体装置において、
前記素子用導体の前記素子搭載面の面積は、平面視で前記半導体素子の面積より小さく形成され、前記半導体素子の外周側面は、前記素子搭載面の外周側面の外方に配置されている半導体装置。
【請求項１０】
半導体素子と、
上部に前記半導体素子を搭載する素子搭載面を有する素子用導体と、
前記素子用導体と離間して配置され、上部に接続面を有する接続用導体と、
前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、
前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂と、
対向して配置された前記素子用導体と前記接続用導体の少なくとも一方の導体の、他方の導体の対向側面に設けられた寄生容量低減構造とを備え、
前記寄生容量低減構造は、前記一方の導体の対向側面と前記他方の導体の対向側面との対向面間距離が最も小さい第１位置における面積が、前記一方の導体の前記対向側面の面積全体よりも小さく形成されている半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記一方の導体の前記第１位置における面積は、前記第１位置と異なる第２位置における対向側面全体の面積よりも小さく形成されている半導体装置。
【請求項１２】
半導体素子と、
上部に前記半導体素子を搭載する素子搭載面を有する素子用導体と、
前記素子用導体と離間して配置され、上部に接続面を有する接続用導体と、
前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、
前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂と、
素子用導体と前記接続用導体とが対向する側面の間に介在する前記封止樹脂に形成された溝部とを備える、半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
請求項１から請求項９までのいずれか１項に記載の寄生容量低減構造を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体チップが搭載される第１の導体と、ボンディングワイヤにより半導体チップに接続される第２の導体とを離間して配置し、全体を封止樹脂により封止する半導体装置が知られている。第１の導体および第２の導体は、平面視で矩形形状を有し、相互に対向する一側面が、その対向する辺の全長に亘り、他方の導体から等距離の位置に配置されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２８７２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置では、第１の導体と第２の導体の相対向する側面が、その対向する面の全長に亘り、他方の導体に最接近する位置に配置されており、第１の導体と第２の導体間の寄生容量が大きくなる。このため、例えば、高速データ通信等の高周波回路に適用すると、インピーダンスのズレや応答速度の遅延など回路特性の劣化・損失が生じる。
【課題を解決するための手段】
【０００５】
本発明の第１の態様によると、半導体装置は、半導体素子と、上部に前記半導体素子を搭載する素子搭載面を有する素子用導体と、前記素子用導体と離間して配置され、上部に接続面を有する接続用導体と、前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂とを備え、対向して配置された前記素子用導体と前記接続用導体の少なくとも一方の対向面に寄生容量低減構造が設けられている。
本発明の第２の態様によると、半導体装置は、半導体素子と、上部に前記半導体素子を搭載する素子搭載面を有する素子用導体と、前記素子用導体と離間して配置され、上部に接続面を有する接続用導体と、前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂と、対向して配置された前記素子用導体と前記接続用導体の少なくとも一方の導体の、他方の導体の対向側面に設けられた寄生容量低減構造とを備え、前記寄生容量低減構造は、前記一方の導体の対向側面と前記他方の導体の対向側面との対向面間距離が最も小さい第１位置における面積が、前記一方の導体の前記対向側面の面積全体よりも小さく形成されている。
本発明の第３の態様によると、半導体装置は、半導体素子と、上部に前記半導体素子を搭載する素子搭載面を有する素子用導体と、前記素子用導体と離間して配置され、上部に接続面を有する接続用導体と、前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂と、素子用導体と前記接続用導体とが対向する側面の間に介在する前記封止樹脂に形成された溝部とを備える。
【発明の効果】
【０００６】
本発明によれば、素子用導体と接続用導体間の寄生容量を小さくすることができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の半導体装置の第１の実施形態を示し、図１（ａ）は、半導体装置の断面図であり、図１（ｂ）は、図１（ａ）を下方からみた下面図である。
【図２】図２は、図１に示された半導体装置の製造方法を説明するための図であり、図２（ａ）〜図２（ｅ）は、それぞれ、各工程における各部材の断面図である。
【図３】図３は、本発明の半導体装置の第２の実施形態を示し、図３（ａ）は、半導体装置の断面図であり、図３（ｂ）は、図３（ａ）を下方からみた下面図である。
【図４】図４は、図３に示された半導体装置の製造方法を説明するための図であり、図４（ａ）〜図４（ｃ）は、それぞれ、各工程における各部材の断面図であり、図４（ｄ）は、図４（ａ）の領域Ａの拡大図である。
【図５】図５は、本発明の半導体装置の第３の実施形態を示し、図５（ａ）は、半導体装置の断面図であり、図５（ｂ）は、図５（ａ）を下方からみた第１の下面図であり、図５（ｃ）は、図５（ａ）を下方からみた第２の下面図である。
【図６】図６は、本発明の半導体装置の第４の実施形態を示す断面図である。
【図７】図７は、本発明の半導体装置の第５の実施形態を示す断面図である。
【図８】図８は、本発明の半導体装置の第６の実施形態を示し、半導体装置を下面側からみた下面図である。
【図９】図９は、本発明の半導体装置の第７の実施形態を示し、半導体装置を下方からみた下面図である。
【図１０】図１０は、本発明の半導体装置の第８の実施形態を示し、半導体装置を下方からみた下面図である。
【図１１】図１１は、本発明の半導体装置の第９の実施形態を示し、半導体装置を、下方からみた下面図である。
【図１２】図１２は、本発明の半導体装置の第１０の実施形態を示し、図１２（ａ）は半導体装置の断面図であり、図１２（ｂ）は、図１２（ａ）を下方からみた下面図である。
【発明を実施するための形態】
【０００８】
−第１の実施形態−
図１〜図２を参照して、本発明の半導体装置１０の第１の実施形態を説明する。
図１は、本発明の半導体装置の第１の実施形態を示し、図１（ａ）では、半導体装置の断面図であり、図１（ｂ）は、図１（ａ）を下方からみた下面図である。
半導体装置１０は、半導体素子１１と、半導体素子１１を搭載する素子用導体３０と、接続用導体４０と、半導体素子１１の電極パッド１１ａと接続用導体４０を接続するボンディングワイヤ１２と、全体を封止する封止樹脂１４とを有する。
【０００９】
半導体素子１１は、上面に電極パッド１１ａを有し、ほぼ、直方体形状を有する。
素子用導体３０は、例えば、銅等の導電性金属で形成されており、コラム部３１と、素子用鍔部３２とを有する。素子用鍔部３２は、コラム部３１より一回り大きい形状を有しており、その外周側面は、コラム部３１の外周側面より突き出している。図１（ｂ）に示されるように、コラム部３１および素子用鍔部３２は、平面視で五角形の相似形を有している。
接続用導体４０は、素子用導体３０と同様に、例えば、銅等の導電性金属で形成されており、コラム部４１と、コラム部４１より一回り大きい接続用鍔部４２とを有する。また、接続用鍔部４２の外周側面は、コラム部４１の外周側面より突き出し、コラム部４１および接続用鍔部４２は、平面視で五角形の相似形を有している。
素子用導体３０および接続用導体４０は、電鋳めっき等により形成されるめっき層、またはリードフレームにより形成されている。
【００１０】
図１（ａ）に示されるように、素子用導体３０の素子用鍔部３２の、コラム部３１側と反対側の上面には、半導体素子１１が搭載される素子搭載面３２ａが設けられている。素子搭載面３２ａは素子用鍔部３２の上面の全領域である。図１（ａ）に示される縦断面において、素子用鍔部３２の周縁は、円弧状に形成されている。素子用鍔部３２の厚さ（高さ）は、コラム部３１の厚さ（高さ）より薄く形成されている。
接続用導体４０の接続用鍔部４２の、コラム部４１側と反対側の上面は、ボンディングワイヤ１２が接続されるボンディング面４２ａとなっている。ボンディング面４２ａは接続用鍔部４２の上面の全領域である。図１（ａ）に示される縦断面において、素子用鍔部３２の周縁は、円弧状に形成されている。接続用鍔部４２の厚さ（高さ）は、コラム部４１の厚さ（高さ）より薄く形成されている。
【００１１】
素子用導体３０のコラム部３１の厚さと接続用導体４０のコラム部４１の厚さは、ほぼ同一である。また、素子用導体３０の素子用鍔部３２の厚さと接続用導体４０の接続用鍔部４２の厚さは、ほぼ同一である。従って、素子用導体３０の全体の厚さと接続用導体４０の全体の厚さは、ほぼ同一である。素子用導体３０および接続用導体４０それぞれの全体の厚さは２０μｍ〜８０μｍ程度である。
半導体素子１１の電極パッド１１ａに、ボンディングワイヤ１２の一端がボンディングされ、接続用導体４０のボンディング面４２ａのほぼ中央部に、ボンディングワイヤ１２の他端がボンディングされる。
【００１２】
上述したように、素子用導体３０の素子用鍔部３２の素子搭載面３２ａ上に搭載される半導体素子１１の底面は、素子搭載面３２ａの面積より大きい面積を有する。半導体素子１１は、素子用鍔部３２の素子搭載面３２ａの外周から突出して配置されている。換言すれば、素子用導体３０の素子搭載面３２ａの面積は、半導体素子１１の底面の面積より小さく形成され、半導体素子１１の外周側面は、素子搭載面３２ａの外周側面の外方に配置されている。このように、素子用導体３０の素子搭載面３２ａのサイズを半導体素子１１の底面積よりも小さいサイズに設定することにより、半導体装置１０のサイズを小さくすることが可能となる。但し、素子用導体３０の素子搭載面３２ａのサイズを半導体素子１１の底面積と同一もしくは半導体素子１１の面積よりも大きい構造とすることもできる。つまり、半導体素子１１の外周側面は、素子用導体３０の素子搭載面３２ａの外周側面と面一であってもよい。また、半導体素子１１の外周側面は、素子用導体３０の素子搭載面３２ａの外周側面の内側に配置されてもよい。
【００１３】
封止樹脂１４は、素子用導体３０と、接続用導体４０と、半導体素子１１と、ボンディングワイヤ１２とを封止する。但し、素子用導体３０のコラム部３１の、素子用鍔部３２と反対側の面である下面３１ａ、および接続用導体４０のコラム部４１の、接続用鍔部４２と反対側の面である下面４１ａは、封止樹脂１４の下面１４ａとほぼ面一となっており、封止樹脂１４の下面１４ａから露出している。
封止樹脂１４は、例えば、エポキシ樹脂等を用いることができる。なお、封止樹脂として、例えば、周波数１〜１０ＧＨｚに対して比誘電率（Ｄｋ）３．５以下、周波数１〜１０ＧＨｚに対して誘電正接（Ｄｆ）０．０１以下のエポキシ樹脂等の低誘電率素材Ｌｏｗ ｋを用いることが好ましい。
【００１４】
図１（ｂ）に示すように、素子用導体３０の素子用鍔部３２は、上面視において、接続用導体４０に対向する側面が、先細形状の多角形状を有しており、先端面３２ｂと、先端面３２ｂの両隣に配置された傾斜面３２ｃとを有する。素子用鍔部３２の先端面３２ｂの両隣の傾斜面３２ｃは、それぞれ、先端面３２ｂから側面３２ｄに向けて、対向する接続用導体４０から離れる方向に傾斜している。同様に、接続用導体４０の接続用鍔部４２は、先端面４２ｂと、先端面４２ｂの両隣に配置された傾斜面４２ｃとを有する。接続用鍔部４２の先端面４２ｂの両隣の傾斜面４２ｃは、それぞれ、先端面４２ｂから側面４２ｄに向けて、先端面４２ｂから離れる距離に比例して、対向する素子用導体３０から離れる方向に傾斜している。
【００１５】
素子用導体３０の素子用鍔部３２の先端面３２ｂと接続用導体４０の接続用鍔部４２の先端面４２ｂとは、平行に配置されている。素子用導体３０の素子用鍔部３２の先端面３２ｂと接続用導体４０の接続用鍔部４２の先端面４２ｂとの端子間距離が、素子用導体３０と接続用導体４０との最小端子間距離Ｌminとなる。換言すれば、素子用導体３０の素子用鍔部３２の先端面３２ｂおよび接続用導体４０の接続用鍔部４２の先端面４２ｂは、相互に、相手方の導体に最も近い最接近面となっている。
素子用導体３０の素子用鍔部３２の傾斜面３２ｃと接続用導体４０の接続用鍔部４２の傾斜面４２ｃとの端子間距離は、最小端子間距離Ｌmin以上で、かつ、素子用導体３０の素子用鍔部３２の傾斜面３２ｃと接続用導体４０の接続用鍔部４２の傾斜面４２ｃとは、非平行に配置されている。また、素子用導体３０のコラム部３１と接続用導体４０のコラム部４１の端子間距離は、最小端子間距離Ｌminよりも大きい。
【００１６】
このように、素子用鍔部３２の先端面３２ｂおよび接続用鍔部４２の先端面４２ｂそれぞれの面積は、小さく、先端面３２ｂ先端面４２それぞれの両隣には傾斜面３２ｃ、４２ｃが形成されている。
従って、上記実施形態の半導体装置１０における素子用導体３０と接続用導体４０間の寄生容量は、素子用導体３０と接続用導体４０とが相対向する側面に傾斜面を設けない構造、すなわち素子用導体３０と接続用導体４０が対向する面間の距離が最小端子間距離Ｌminで一定の構造よりも小さくなる。以下では、この素子用導体３０と接続用導体４０が対向する面間の距離がどこでも最小端子間距離Ｌminである構造を比較例と呼ぶ。
第１の実施形態の半導体装置１０では、素子用導体３０の接続用導体４０に対向する対向側面である、素子用鍔部３２の先端面３２ｂおよび該先端面３２ｂの両隣に配置された傾斜面３２ｃが、寄生容量低減構造Ｒpcを構成している。同様に、接続用導体４０の素子用導体３０に対向する対向側面である、接続用鍔部４２の先端面４２ｂおよび該先端面４２ｂの両隣に配置された傾斜面４２ｃが、寄生容量低減構造Ｒpcを構成している。
【００１７】
最小端子間距離Ｌminに位置する素子用導体３０の先端面３２ｂの面積は、両隣の傾斜面３２ｃの合計の面積よりも小さいことが好ましい。但し、素子用導体３０の先端面３２ｂの面積は、接続用導体４０に対向する側面全体、すなわち、先端面３２ｂおよび両隣の傾斜面３２ｃ全体の面積よりも小さく形成されていればよい。同様に、最小端子間距離Ｌminに位置する接続用導体４０の先端面４２ｂの面積は、両隣の傾斜面４２ｃの合計の面積よりも小さいことが好ましい。但し、接続用導体４０の先端面４２ｂの面積は、素子用導体３０に対向する側面全体、すなわち、先端面４２ｂおよび両隣の傾斜面４２ｃ全体の面積よりも小さく形成されていればよい。
【００１８】
図１（ａ）に示されるように、素子用導体３０の素子用鍔部３２はコラム部３１に対して張り出している。また、接続用導体４０の接続用鍔部４２は、コラム部４１に対して張り出している。このため、素子用導体３０および接続用導体４０は、アンカー効果により封止樹脂１４から引き抜かれ難い構造となっている。また、素子用導体３０のコラム部３１と接続用導体４０のコラム部４１との相対向する側面間の距離である端子間距離は、素子用導体３０の素子用鍔部３２の先端面３２ｂと接続用導体４０の接続用鍔部４２の先端面４２ｂとの最小端子間距離Ｌminよりも大きい。このため、素子用導体３０のコラム部３１と接続用導体４０のコラム部４１との端子間に充填される封止樹脂１４の量が多くなり、この間における封止樹脂１４のクラックを抑制することができる。
なお、図示はしないが、素子用導体３０のコラム部３１の下面３１ａおよび接続用導体４０のコラム部４１の下面は、回路基板の接続パッドにはんだ付けされることにより実装される。
次に、図１に示す半導体装置１０を電鋳めっき法により製造する方法の一例を示す。
【００１９】
図２は、図１に示された半導体装置の製造方法を説明するための図であり、図２（ａ）〜図２（ｅ）は、それぞれ、各工程における各部材の断面図である。
図２（ａ）に示されるように、半導体装置１０を格子状に配列することができるサイズを有するステンレス板や銅板等の基板６１を用意する。以下の説明は、半導体装置１０を２個形成する場合について説明するが、以下に示す製造方法は、格子状に配列される多数の半導体装置１０を得る場合にも適用することが可能である。
基板６１の厚さは、例えば、０．１ｍｍ〜０．５ｍｍ程度である。基板６１の表裏両面にフォトレジスト膜６２ａ、６２ｂを形成する。フォトレジスト膜６２ａは、素子用導体３０のコラム部３１の厚さおよび接続用導体４０のコラム部４１の厚さに相当する厚さにする。フォトレジスト膜６２ｂの厚さは、特に制限は無く、フォトレジスト膜６２ａの厚さと同一であっても、フォトレジスト膜６２ａの厚さと異なる厚さであってもよい。フォトレジスト膜６２ａ、６２ｂは、ポジ型でもネガ型でもよい。
【００２０】
次に、図２（ｂ）に示すように、不図示のマスクを用いて基板６１の上面側のフォトレジスト膜６２ａを露光し、現像して、フォトレジスト膜６２ａをパターニングする。つまり、フォトレジスト膜６２ａの素子用導体３０が形成される領域に開口６３ａを、また接続用導体４０が形成される領域に開口６３ｂを形成する。この後、フォトレジスト膜６２ａから露出した基板６１の領域に、酸化膜除去等の表面処理を施す。
【００２１】
次に、図２（ｃ）に示すように、電鋳めっき法により、素子用導体３０および接続用導体４０を形成する。電鋳により形成するめっき層は、フォトレジスト膜６２ａの厚さを越えて、フォトレジスト膜６２ａの表面からの厚さが素子用導体３０の素子用鍔部３２および接続用導体４０の接続用鍔部４２の厚さと同一になるように形成する。フォトレジスト膜６２ａの表面上に形成されるめっき層の成長は等方性を有する。このため、フォトレジスト膜６２ａの上方に形成されるめっき層は、フォトレジスト膜６２ａの厚さの領域内に形成されるめっき層の外周側に張り出し、かつ、その上面側の外周縁は、断面円弧状に形成される。これにより、コラム部３１と素子用鍔部３２を有する素子用導体３０およびコラム部４１と接続用鍔部４２を有する接続用導体４０が形成される。
素子用導体３０および接続用導体４０を形成した後、フォトレジスト膜６２ａ、６２ｂを除去する。
【００２２】
次に、図２（ｄ）に示すように、素子用導体３０の素子用鍔部３２の素子搭載面３２ａに半導体素子１１をダイボンディングする。そして、ボンディングワイヤ１２を半導体素子１１の電極パッド１１ａおよび接続用導体４０の接続用鍔部４２のボンディング面４２ａにボンディングする。
【００２３】
次に、図２（ｅ）に示すように、基板６１の素子用導体３０および接続用導体４０側に封止樹脂１４をモールドし、全体を封止する。封止樹脂１４による封止は、半導体素子１１、ボンディングワイヤ１２、素子用導体３０および接続用導体４０を含み基板６１の一面側全面を覆うように行う。そして、半導体素子１１が搭載された素子用導体３０およびボンディングワイヤ１２がボンディングされた接続用導体４０から基板６１を剥離または除去する。この後、ダイシングラインＤclで、封止樹脂１４を切断し、図１に図示された個々の半導体装置１０を得る。
【００２４】
なお、上記では、素子用導体３０および接続用導体４０それぞれの他方の導体に対向する側面に寄生容量低減構造Ｒpcを形成した半導体装置１０として例示した。しかし、素子用導体３０と接続用導体４０との一方の導体にのみ寄生容量低減構造Ｒpcを形成した半導体装置１０としてもよい。
また、素子用鍔部３２の上面視形状とコラム部３１の横断面形状を五角形としたが、五角形以外の多角形としてもよい。接続用導体４０についても同様であり、接続用鍔部４２の上面視形状とコラム部４１の横断面形状を五角形としたが、五角形以外の多角形としてもよい。
さらに、素子用鍔部３２の上面視形状とコラム部３１の横断面形状は異なる多角形としてもよい。接続用導体４０についても同様であり、接続用鍔部４２の上面視形状とコラム部４１の横断面形状を異なる多角形としてもよい。
また、寄生容量低減構造Ｒpcを構成する傾斜面３２ｃ、４２ｃは、直線状に傾斜する構造として例示したが、湾曲状また段状にしてもよい。
【００２５】
本発明の第１の実施形態によれば下記の効果を奏する。
（１）半導体装置１０は、半導体素子１１を搭載する素子用導体３０と、半導体素子１１に接続されるボンディングワイヤ１２を有する接続用導体４０とを備え、対向する素子用導体３０と接続用導体４０の対向面３２ｂおよび４２ｂの少なくとも一方に寄生容量低減構造Ｒpcが設けられている。第１の実施形態では、寄生容量低減構造Ｒpcは、素子用導体３０の素子用鍔部３２の先端面３２ｂ、および該先端面３２ｂの両隣の傾斜面３２ｃにより形成される。また、寄生容量低減構造Ｒpcは、接続用導体４０の素子用鍔部４２の先端面４２ｂ、および該先端面４２ｂの両隣の傾斜面４２ｃにより形成される。素子用鍔部３２の先端面３２ｂおよび接続用鍔部４２の先端面４２ｂそれぞれの面積は、小さく、先端面３２ｂ、４２ｂそれぞれの両隣には傾斜面３２ｃ、４２ｃが形成されている。素子用導体３０のコラム部３１および接続用導体４０のコラム部４１との端子間距離は、素子用導体３０の素子用鍔部３２の先端面３２ｂと、接続用導体４０の接続用鍔部４２の先端面４２ｂとの最小端子間距離Ｌminよりも大きい。このため、素子用導体３０と接続用導体４０間の寄生容量を小さくすることができる。
【００２６】
（２）素子用導体３０および接続用導体４０それぞれの寄生容量低減構造Ｒpcは、コラム部３１、４１それぞれの上部から張り出す素子用鍔部３２、または接続用鍔部４２により構成される。この構造の寄生容量低減構造Ｒpcは、コラム部３１を含む素子用導体３０の厚さ全体またはコラム部４１を含む接続用導体４０の厚さ全体が寄生容量低減構造Ｒpcを構成する構造より厚さが薄い。このため、一層、寄生容量を低減することができる。また、素子用導体３０のコラム部３１および接続用導体４０のコラム部４１との端子間距離は、素子用導体３０の素子用鍔部３２の先端面３２ｂと、接続用導体４０の接続用鍔部４２の先端面４２ｂとの最小端子間距離Ｌminよりも大きい。このため、アンカー効果により、封止樹脂１４から引き抜かれ難い構造となっている。また、素子用導体３０のコラム部３１と接続用導体４０のコラム部４１との端子間に充填される封止樹脂１４の量が多くなり、この間における封止樹脂１４のクラックを抑制することができる。
【００２７】
（３）上面視において、素子用導体３０の素子搭載面３２ａの面積は、半導体素子１１の面積（底面積）より小さく形成され、半導体素子１１の外周側面は、素子搭載面３２ａの外周側面の外方に配置されている。このように、素子用導体３０の素子搭載面３２ａのサイズを半導体素子１１よりも小さいサイズに設定することにより、半導体装置１０のサイズを小さくすることが可能となる。
【００２８】
−第２の実施形態−
図３は、本発明の半導体装置の第２の実施形態を示し、図３（ａ）は、半導体装置の断面図であり、図３（ｂ）は、図３（ａ）を下方からみた下面図である。なお、図３（ｂ）では、半導体素子１１およびボンディングワイヤ１２の図示を省略している。
第２の実施形態は、第１の実施形態とは異なる寄生容量低減構造Ｒpcを有しているが、その他の構成は、第１の実施形態と同様である。従って、以下では、主として第２の実施形態の寄生容量低減構造Ｒpcについて説明する。
【００２９】
第２の実施形態においても、素子用導体１３０はコラム部１３１と、該コラム部１３１上から張り出す形状に設けられた素子用鍔部１３２を有し、接続用導体１４０は、コラム部１４１と、該コラム部１１４１上から張り出す形状に設けられた接続用鍔部１４２とを有する。また、第１の実施形態と同様に、素子用導体１３０の素子用鍔部１３２の素子搭載面１３２ａに半導体素子１１が搭載され、接続用導体１４０の接続用鍔部１４２のボンディング面１４２ａにボンディングワイヤ１２がボンディングされる。
【００３０】
素子用導体１３０のコラム部１３１の下面１３１ａおよび接続用導体１４０のコラム部１４１の下面１４１ａは、封止樹脂１４の下面１４ａとほぼ面一となっており、封止樹脂１４の下面１４ａから露出している。
図３（ａ）に示されるように、素子用導体１３０、１４０それぞれのコラム部１３１、１４１は、封止樹脂１４から露出する下面側の外周縁１３１ｂ、１４１ｂが断面円弧状に縁取りされている。
【００３１】
また、図３（ｂ）に示されるように、素子用導体１３０の素子用鍔部１３２の接続用導体１４０に対向する側面は、平面視で円弧状に湾曲する湾曲面１３２ｃに形成されている。湾曲面１３２ｃは、素子用導体１３０の一対の側面１３２ｄのほぼ中心部１３２ｃ１が、接続用導体１４０に最も近い位置に配置されている。同様に、接続用導体１４０の接続用鍔部１４２の素子用導体１３０に対向する側面は、平面視で円弧状に湾曲する湾曲面１４２ｃに形成されている。湾曲面１４２ｃは、接続用導体１４０の一対の側面１４２ｄのほぼ中心部１４２ｃ１が、接続用導体１４０に最も近い位置に配置されている。従って、湾曲面１３２ｃの中心部１３２ｃ１と湾曲面１４２ｃの中心部１４２ｃ１との端子間距離が、素子用導体１３０と接続用導体１４０との端子間距離のうち、最も小さい最小端子間距離Ｌminとなる。
なお、湾曲面１３２ｃ、１４２ｃを平面視で円弧状としたが、円弧状とは、真円の他、楕円、放物線、指数曲線等の円弧形状を含むものである。
【００３２】
図３（ｂ）に示されるように、素子用導体１３０と接続用導体１４０との端子間距離は、湾曲面１３２ｃの中心部１３２ｃ１および湾曲面１４２ｃの中心部１４２ｃ１から図３の上下方向に離れるにしたがって漸増する。従って、第２の実施形態の半導体装置１０における素子用導体１３０と接続用導体１４０間の寄生容量は、素子用導体１３０と接続用導体１４０が対向する側面の全幅に亘って同じ距離（最小端子間距離Ｌmin）で延在される上記比較例の構造よりも小さくなる。第２の実施形態では、素子用導体１３０の接続用導体４０に対向する側面である、素子用鍔部３２の湾曲面１３２ｃは、寄生容量低減構造Ｒpcを構成している。同様に、接続用導体１４０の素子用導体１３０に対向する側面である、湾曲面１４２ｃは、寄生容量低減構造Ｒpcを構成している。
【００３３】
第２の実施形態の半導体装置１０を製造する方法は、素子用導体１３０のコラム部１３１および接続用導体１４０のコラム部１４１の下端側が縁取りされた外周縁１３１ｂ，１４１ｂを形成する方法以外は、第１の実施形態の半導体装置１０を製造する方法と同様である。
従って、以下では、素子用導体１３０の外周縁１３１ｂおよび接続用導体１４０の外周縁１４１ｂを形成する方法について説明する。
【００３４】
図４は、図３に示された半導体装置の製造方法を説明するための図であり、図４（ａ）〜図４（ｃ）は、それぞれ、各工程における各部材の断面図である。図４（ｄ）は、図４（ａ）の領域Ａの拡大図である。
図４（ａ）に示すように、基板６１を準備し、該基板６１の表裏両面にフォトレジスト膜６２ａ、６２ｂを形成する。フォトレジスト膜６２ａ、６２ｂは、ポジ型でもネガ型でもよいが、以下では、ネガ型を用いた場合として説明する。
フォトレジスト膜６２ａ上に、マスクとなるガラス基板７１を配置する。ガラス基板７１には、素子用導体１３０のコラム部１３１と同形状の遮光領域７２および接続用導体４０のコラム部４１と同形状の遮光領域７３が形成されている。
素子用導体１３０および接続用導体１４０の形成方法は同一である。以下では、代表として、素子用導体１３０を形成する方法を説明する。
【００３５】
図４（ｄ）は、図４（ａ）の領域Ａの拡大図である。
ガラス基板７１の素子用導体１３０のコラム部１３１と同形状の遮光領域７２は、１００％遮光する領域である。ガラス基板７１における、素子用導体１３０の鍔部１３２と接続用導体１４０の接続用鍔部１４２の間は、透光率ほぼ１００％、換言すれば、遮光率ほぼ０％の透光領域７４である。遮光領域７２と透光領域７４との間には、中間遮光領域７５が設けられている。中間遮光領域７５は、遮光膜をドット状にして相互に離間させて配置したり、遮光膜の濃度や厚さを遮光領域７２より小さくしたりすることにより形成する。但し、中間遮光領域７５における遮光率の変化率は、遮光領域７２付近における遮光率の変化率よりも透光領域７４付近における遮光率の変化が大きくなるようにする。遮光領域７２と接する中間遮光領域７５の境界部の遮光率が最も大きい。
このようなガラス基板７１をマスクとして露光すると、中間遮光領域７５に対応するフォトレジスト膜６２ａは、遮光領域７２から透光領域７４との間では、硬化する部分が遮光領域７２から透光領域７４に向かうに伴って、漸次、増大する。
【００３６】
このため、フォトレジスト膜６２ａを現像すると、図４（ｂ）に示されるように、フォトレジスト膜６２ａに、素子用導体１３０のコラム部１３１の下面１３１ａ側（図４（ｃ）参照）および接続用導体１４０のコラム部１４１の下面１４１ａ側（図４（ｃ）参照）に、それぞれ、内方側に向けて、なだらかに降下する開口６３ａ、６３ｂが形成される。
【００３７】
従って、次に、電鋳めっき法等により、フォトレジスト膜６２ａの厚さよりも厚くめっき層を形成すると、図４（ｃ）に示すように、コラム部１３１、１４１の下面側に、それぞれ、縁取りを有する外周縁１３１ｂ、１４１ｂを有する素子用導体１３０、接続用導体１４０が形成される。
以降は、第１の実施形態の図２（ｄ）、図２（ｅ）に示す方法に準じることにより、図３に示す半導体装置１０を得ることができる。
【００３８】
第２の実施形態においても、素子用導体１３０および接続用導体１４０は、それぞれ、寄生容量低減構造Ｒpcを有する。また、素子用導体１３０および接続用導体１４０それぞれの寄生容量低減構造Ｒpcは、コラム部１３１、１４１の外周面よりも大きい外周面を有する素子用鍔部１３２、接続用鍔部１４２に設けられる。さらに、上面視において、素子用導体１３０の素子搭載面１３２ａの面積は、半導体素子１１の面積より小さく形成され、半導体素子１１の外周側面は、素子搭載面１３２ａの外周側面の外方に配置されている。なお、半導体素子１１の外周側面は、素子用導体１３０の素子搭載面１３２ａの外周側面と面一であってもよい。また、半導体素子１１の外周側面が、素子用導体１３０の素子搭載面１３２ａの外周側面の内側に配置されるようにしてもよい。
従って、第２の実施形態においても、第１の実施形態の効果（１）〜（３）と同様な効果を奏する。
【００３９】
−第３の実施形態−
図５は、本発明の半導体装置の第３の実施形態を示し、図５（ａ）は、半導体装置の断面図であり、図５（ｂ）は、図５（ａ）を下方からみた第１の下面図であり、図５（ｃ）は、図５（ａ）を下方からみた第２の下面図である。
第３の実施形態の半導体装置１０では、図５（ａ）に示すように、素子用導体２３０および接続用導体２４０は、それぞれ、鍔部を有しておらず、全体がコラム状の構造を有する。
素子用導体２３０および接続用導体２４０は、それぞれ、図５（ｂ）に示すように、それぞれの下面が、第１の実施形態と同様、先端面２３０ａ、２４０ａおよび一対の傾斜面２３０ｂ、２４０ｂを有する多角形状を有している。
素子用導体２３０における先端面２３０ａの両隣の傾斜面２３０ｂは、寄生容量低減構造Ｒpcを構成している。また、接続用導体２４０における先端面２４０ａの両隣の傾斜面２４０ｂは、寄生容量低減構造Ｒpcを構成している。
【００４０】
素子用導体２３０および接続用導体２４０は、図５（ｃ）に示すように、第２の実施形態の素子用鍔部１３２、接続用鍔部１４２と同様、互いに対向する側面が、それぞれ円弧状に湾曲する湾曲面２３０ｃ、２４０ｃを有する構造としてもよい。この構造では、素子用導体２３０の湾曲面２３０ｃおよび接続用導体２４０の湾曲面２４０ｃそれぞれが寄生容量低減構造Ｒpcを構成している。
第３の実施形態の他の構成は、第１の実施形態と同様であり、対応する部材に同一の符号を付して説明を省略する。
【００４１】
第３の実施形態においても、素子用導体２３０および接続用導体２４０は、それぞれ、寄生容量低減構造Ｒpcを有する。また、素子用導体２３０の面積は、上面視において、半導体素子１１の面積より小さく形成され、半導体素子１１の外周側面は、素子用導体２３０の外周側面の外方に配置されている。なお、半導体素子１１の外周側面は、素子用導体２３０の素子搭載面２３２ａの外周側面と面一であってもよい。また、半導体素子１１の外周側面が、素子用導体２３０の素子搭載面２３２ａの外周側面の内側に配置されるようにしてもよい。
従って、第３の実施形態は、第１の実施形態の効果（１）、（３）と同様な効果を奏する。
【００４２】
−第４の実施形態−
図６は、本発明の半導体装置の第４の実施形態を示す断面図である。
第４の実施形態の半導体装置１０は、第３の実施形態と同様、素子用導体３３０および接続用導体３４０は、それぞれ、鍔部を有しておらず、全体がコラム状の構造を有する。第４の実施形態の半導体装置１０が、第３の実施形態と異なる点は、素子用導体３３０および接続用導体３４０は、それぞれ、下面３３０ａ側、３４０ａ側に縁取りされた外周縁３３０ｂ、３４０ｂを有することである。
【００４３】
第４の実施形態の半導体装置１０においても、素子用導体３３０および接続用導体３４０は、それぞれ、寄生容量低減構造Ｒpcを有する。また、上面視において、素子用導体３３０の面積は、半導体素子１１の面積より小さく形成され、半導体素子１１の外周側面は、素素子用導体３３０の外周側面の外方に配置されている。なお、半導体素子１１の外周側面は、素子用導体３３０の素子搭載面３３２ａの外周側面と面一であってもよい。また、半導体素子１１の外周側面が、素子用導体３３０の素子搭載面３３２ａの外周側面の内側に配置されるようにしてもよい。
従って、第１の実施形態の効果（１）、（３）と同様な効果を奏する。
【００４４】
−第５の実施形態−
図７は、本発明の半導体装置の第５の実施形態を示す断面図である。
第５の実施形態の半導体装置１０は、第３、第４の実施形態と同様、素子用導体４３０および接続用導体４４０は、それぞれ、鍔部を有しておらず、素子用導体４３０および接続用導体４４０は、それぞれ、断面が逆台形形状に形成されている。
すなわち、素子用導体４３０は、下面４３０ａから接続用導体４４０側に向けて、徐々に上昇するテーパ面４３０ｂ、および下面４３０ａから接続用導体４４０側とは逆方向に向けて徐々に上昇するテーパ面４３０ｃを有する。換言すれば、素子用導体４３０は、半導体素子１１から離れる方向に向かって、接続用導体４４０側からの距離が大きくなるテーパ面４３０ｂを有する。同様に、接続用導体４４０は、下面４４０ａから素子用導体４３０側に向けて徐々に上昇するテーパ面４４０ｂ、および下面４３０ａから素子用導体４３０側とは逆方向に向けて徐々に上昇するテーパ面４４０ｃを有する。換言すれば、接続用導体４４０は、ボンディング面から離れる方向に向かって、素子用導体４３０側からの距離が大きくなるテーパ面４４０ｂを有する。
【００４５】
つまり、素子用導体４３０と接続用導体４４０とは、互いに対向する傾斜面４３０ｂ、４４０ｂを有する。傾斜面４３０ｂ、４４０ｂは、図７において、導体下面４３０ａ、４４０ａから図面上方の方向に、すなわち半導体搭載面やボンディング面に向かう方向に末広がりの斜面である。半導体搭載面およびボンディング面が互いに対向する一対の対向辺（図７の紙面奥方向に延びる辺）の間隔を比較構造の最小端子間距離Ｌminと同様の寸法とすると、傾斜面４３０ｂ、４４０ｂ間の距離が、半導体搭載面およびボンディング面からそれぞれの下面４３０ａ、４４０ａに向かう方向に沿って徐々に大きくなっている（漸増している）。そのため、素子用導体４３０と接続用導体４４０との間の寄生容量は、比較構造に比べて小さくなる。
【００４６】
第５の実施形態における寄生容量低減構造Ｒpcを構成する傾斜面４３０ｂ、４４０ｂを有する素子用導体４３０と接続用導体４４０は、上面視で図５（ｂ）に示す先細状の多角形状であってもよいし、図５（ｃ）に示す湾曲面であってもよい。
テーパ面４３０ｂ、４３０ｃのテーパ角θは、封止樹脂１４の下面１４ａに対して、３０°〜６０°程度とするのが好ましい。テーパ角θが６０°程度より大きくなると、封止樹脂１４からの引き抜き力が小さくなってしまう。テーパ角θが３０°程度より小さくなると、モールドにより封止樹脂１４を形成する際、封止樹脂材が、素子用導体４３０のテーパ面４３０ｂ、４３０ｃおよび接続用導体４４０のテーパ面４４０ｂ、４４０ｃの下面側に流入し難くなり、封止樹脂１４にクラックが生じ易い。
【００４７】
テーパ面４３０ｂ、４３０ｃを有する素子用導体４３０、およびテーパ面４４０ｂ、４４０ｃを有する接続用導体４４０の製造方法は、第２の施形態に準ずる方法を用いることができる。但し、直線的に傾斜するテーパ面４３０ｂ、４３０ｃを有する素子用導体４３０または直線的に傾斜するテーパ面４４０ｂ、４４０ｃを有する接続用導体４４０を形成するには、ガラス基板７１の中間遮光領域７５の遮光率の変化率が、中間遮光領域７５側から透光領域７４側まで均一となるように形成する。
【００４８】
なお、第５の実施形態において、素子用導体４３０のテーパ面４３０ｃおよび接続用導体４４０のテーパ面４４０ｃは、テーパ角θ＝９０°、換言すればテーパ面を有さない構造としてもよい。
また、素子用導体４３０および接続用導体４４０を、それぞれ、テーパ面４３０ｂ、４４０ｂを有する鍔部と、該鍔部の下方に設けられたコラム部とを有する構成としてもよい。すなわち、素子用導体４３０の上面４３２ａから厚さの中間位置までをテーパ面４３０ｂとし、該中間位置から下面４３０ａまでをテーパ角θ＝９０°の面とする。また、接続用導体４４０の上面から厚さの中間位置までをテーパ面４４０ｂとし、該中間位置から下面４４０ａまでをテーパ角θ＝９０°の面とする。
【００４９】
第５の実施形態の他の構成は、第１の実施形態と同様であり、対応する部材に同一の符号を付して説明を省略する。
第５の実施形態においても、素子用導体４３０および接続用導体４４０は、それぞれ寄生容量低減構造Ｒpcを有する。また、上面視において、素子用導体４３０の面積は、半導体素子１１の面積より小さく形成され、半導体素子１１の外周側面は、素子用導体４３０の外周面の外方に配置されている。
従って、第５の実施形態は、第１の実施形態の効果（１）、（３）と同様な効果を奏する。
また、第５の実施形態において、素子用導体４３０および接続用導体４４０を、それぞれ、鍔部と、該鍔部の下方に設けられたコラム部とから構成される構造にすれば、第１の実施形態の効果（２）と同様な効果を奏する。
なお、第５の実施形態において、半導体素子１１の外周側面は、素子用導体４３０の素子搭載面４３２ａの外周側面と面一であってもよい。また、半導体素子１１の外周側面が、素子用導体４３０の素子搭載面４３２ａの外周側面の内側に配置されるようにしてもよい。
【００５０】
−第６の実施形態−
図８は、本発明の半導体装置の第６の実施形態を示し、半導体装置を下面側からみた第下面図である。
図８に示された素子用導体５３０および接続用導体５４０は、それぞれ、外周側面５３１、５４１に連続状に形成された複数の微細な凹凸５３１ａ、５４１ａを有する。素子用導体５３０および接続用導体５４０は、それぞれ、図５（ｂ）または図５（ｃ）に示される、上面視で先細形状部の外周側面または湾曲面を含む外周側面に、微細な凹凸５３１ａ、５４１ａが連続状に形成された構造を有する。微細な凹凸５３１ａ、５４１ａが形成された素子用導体５３０の外周側面５３１と接続用導体５４０の外周側面５４１とが対向する領域は、それぞれ、寄生容量低減構造Ｒpcを構成する。
【００５１】
素子用導体５３０の外周側面５３１に微細な凹凸５３１ａを設け、また接続用導体５４０の外周側面５４１に微細な凹凸５４１ａを設けると、外周側面５３１、５４１の面積が大きくなる。これにより、封止樹脂１４と、素子用導体５３０および接続用導体５４０との密着力（接合強度）が増大する。
なお、図７では、各微細な凹凸５３１ａ、５４１ａを、形状を判り易くするために比較的大きめなサイズとして例示されているが、実際には、これよりも小さいサイズとすることが好ましい。また、微細な凹凸５３１ａ、５４１ａは、先端部が先鋭な形状として例示されているが、先端部に円みをつけて、先端部への電解集中を抑制するようにしてもよい。
【００５２】
素子用導体５３０および接続用導体５４０は、素子用導体５３０および接続用導体５４０のマスクパターンを、外周側面５３１、５４１のそれぞれに微細な凹凸５３１ａ、５４１ａが形成された形状とすることにより、第１の実施形態と同様な方法で作製することができる。
【００５３】
素子用導体５３０および接続用導体５４０は、それぞれ、全体をコラム状の構造としたり、微細な凹凸５３１ａ、５４１ａを有する鍔部と、該鍔部の下方に設けられたコラム部とから構成される構造にしたりすることができる。
第６の実施形態の他の構成は、第１の実施形態と同様である。
【００５４】
第６の実施形態においても、素子用導体５３０および接続用導体５４０は、それぞれ、寄生容量低減構造Ｒpcを有する。また、上面視において、素子用導体５３０の面積は、半導体素子１１の面積より小さく形成され、半導体素子１１の外周側面は、素子用導体５３０の外周側面５３１の外方に配置されている。
従って、第６の実施形態は、第１の実施形態の効果（１）、（３）と同様な効果を奏する。
また、第６の実施形態において、素子用導体５３０および接続用導体５４０を、それぞれ、微細な凹凸５３１ａ、５４１ａを有する鍔部と、該鍔部に下方に設けられたコラム部とから構成される構造にすれば、第１の実施形態の効果（２）と同様な効果を奏する。
なお、第６の実施形態において、上面視において、半導体素子１１の外周側面に対応する辺（線）は、素子用導体５３０の素子搭載面（不図示）の外周側面に形成されている凹凸５３１ａの突部先端を結ぶ線と一致してもよい。また、上面視において、半導体素子１１の外周側面に対応する辺（線）が、素子用導体５３０の素子搭載面（不図示）の外周側面に形成されている凹凸５３１ａの突部先端を結ぶ線の内側に配置されるようにしてもよい。
【００５５】
−第７の実施形態−
図９は、本発明の半導体装置の第７の実施形態を示し、半導体装置を下方からみた下面図である。
第７の実施形態における半導体装置１０では、素子用導体６３０と接続用導体６４０は、封止樹脂１４の一対の長側面１４ｂ、１４ｃ間の中心を通る中心線ｘ−ｘと、封止樹脂１４の一対の短側面１４ｄ、１４ｅ間の中心を通る中心線ｙ−ｙの交点Ｏに対して点対称に配置されている。
素子用導体６３０は、接続用導体６４０側に設けられた傾斜面６３０ａと、垂直な端部側面６３０ｂと、一対の側面６３０ｃ、６３０ｄとを有する。接続用導体６４０は、素子用導体６３０に対向する傾斜面６４０ａと、垂直な端部側面６４０ｂと一対の側面６４０ｃ、６４０ｄとを有する。
【００５６】
素子用導体６３０の傾斜面６３０ａと接続用導体６４０の傾斜面６４０ａとは平行である。従って、素子用導体６３０の傾斜面６３０ａと接続用導体６４０の傾斜面６４０ａとの端子間距離は、すべて面領域において最小端子間距離Ｌminである。
素子用導体６３０の傾斜面６３０ａと接続用導体６４０の傾斜面６４０ａとは、幅方向（図９の上下方向）のほぼ全長に亘って延在されている。しかし、素子用導体６３０の傾斜面６３０ａおよび接続用導体６４０の傾斜面６４０ａは、それぞれ、中心線ｙ−ｙに対して傾斜している。このため、素子用導体６３０と接続用導体６４０間の寄生容量は、中心線ｙ−ｙに平行であって最小端子間距離Ｌminで離間する導体（平行平板）間に形成される上記比較構造の寄生容量よりも小さくなる。つまり、素子用導体６３０の傾斜面６３０ａおよび接続用導体６４０の傾斜面６４０ａは、それぞれ、寄生容量低減構造Ｒpcを構成する。
【００５７】
なお、素子用導体６３０の端部側面６３０ｂおよび接続用導体６４０の端部側面６４０ｂは、電界集中を抑制するためのものである。すなわち、素子用導体６３０の傾斜面６３０ａと側面６３０ｄとの交点を先鋭にすると、この交点に電界集中が生じる。また、接続用導体６４０の傾斜面６４０ａと側面６４０ｄとの交点を先鋭にすると、この交点に電界集中が生じる。素子用導体６３０の端部側面６３０ｂおよび接続用導体６４０の端部側面６４０ｂは、このような電界集中を抑制する。
【００５８】
第７の実施形態において、素子用導体６３０および接続用導体６４０は、それぞれ、全体をコラム状の構造としたり、傾斜面６３０ａ、６４０ａを有する鍔部と、該鍔部の下方に設けられたコラム部とから構成される構造にしたりすることができる。
第７の実施形態の他の構成は、第１の実施形態と同様である。
【００５９】
第７の実施形態においても、素子用導体６３０および接続用導体６４０は、それぞれ、寄生容量低減構造Ｒpcを有する。図示はしないが、上面視において、半導体素子１１の外周側面は、素子用導体６３０の外周面の外方に配置されている。
従って、第７の実施形態は、第１の実施形態の効果（１）、（３）と同様な効果を奏する。
また、第７の実施形態において、素子用導体６３０および接続用導体６４０を、それぞれ、傾斜面６３０ａ、６４０ａを有する鍔部と、該鍔部に下方に設けられたコラム部とから構成される構造にすれば、第１の実施形態の効果（２）と同様な効果を奏する。
なお、第７の実施形態において、上面視において、半導体素子１１の外周側面が、素子用導体６３０の外周面の内側に配置されるようにしてもよい。
【００６０】
−第８の実施形態−
図１０は、本発明の半導体装置の第８の実施形態を示し、半導体装置を下方からみた下面図である。
第８の実施形態における半導体装置１０では、素子用導体７３０と接続用導体７４０は平面視で扇形状に形成されている。
素子用導体７３０は、封止樹脂１４の一方の長側面１４ｃと一方の短側面１４ｄとの交差部を中心とする円の一部である円弧状の外周側面７３１を有する。接続用導体７４０は、他方の長側面１４ｂと他方の短側面１４ｅとの交差部を中心とする円の一部である円弧状の外周側面７４１を有する。素子用導体７３０と接続用導体７４０は、封止樹脂１４の幅方向の一対の長側面１４ｂ、１４ｃ間の中心を通る中心線ｘ−ｘと、封止樹脂１４の一対の短側面１４ｄ、１４ｅ間の中心を通る中心線ｙ−ｙの交点Ｏに対して点対称に配置されている。
【００６１】
図１０において、素子用導体７３０の外周側面７３１の点７３１ａと、接続用導体７４０の外周側面７４１の点７４１ａ間の距離が、最小端子間距離Ｌminである。素子用導体７３０の外周側面７３１と接続用導体７４０の外周側面７４１との端子間距離は、点７３１ａまたは点７４１ａから離間する長さに応じて大きくなる。従って、素子用導体７３０の外周側面７３１および接続用導体７４０の外周側面７４１は、それぞれ、寄生容量低減構造Ｒpcを構成する。
【００６２】
第８の実施形態において、素子用導体７３０および接続用導体７４０は、それぞれ、全体をコラム状の構造としたり、円弧状の外周側面７３１、７４１を有する鍔部と、該鍔部の下方に設けられたコラム部とから構成される構造にしたりすることができる。
第８の実施形態における他の構成は、第１の実施形態と同様である。
【００６３】
第８の実施形態においても、素子用導体７３０および接続用導体７４０は、それぞれ、寄生容量低減構造Ｒpcを有する。図示はしないが、上面視において、半導体素子１１の外周側面は、素子用導体７３０の外周面の外方に配置されている。
従って、第８の実施形態は、第１の実施形態の効果（１）、（３）と同様な効果を奏する。
また、第８の実施形態において、素子用導体７３０および接続用導体７４０を、それぞれ、円弧状の外周側面７３１、７４１を有する鍔部と、該鍔部に下方に設けられたコラム部とから構成される構造にすれば、第１の実施形態の効果（２）と同様な効果を奏する。
なお、第８の実施形態において、上面視において、半導体素子１１の外周側面が、素子用導体７３０の外周面の内側に配置されるようにしてもよい。
【００６４】
−第９の実施形態−
図１１は、本発明の半導体装置の第９の実施形態を示し、半導体装置を、下方からみた下面図である。
第９の実施形態の半導体装置１０は、第１の実施形態に示す素子用導体３０と接続用導体４０とを複数組（図１１では２組として例示）有している。このように、複数組の素子用導体３０と接続用導体４０とを封止樹脂１４により封止したパッケージとすることができる。
【００６５】
複数組の素子用導体３０と接続用導体４０とを有する半導体装置１０を製造するには、第１の実施形態と同様な方法で図２（ａ）〜図２（ｄ）の各工程を行い、図２（ｅ）の封止樹脂１４を切断する工程で、複数組の素子用導体３０と接続用導体４０が１つのパッケージとなるように封止樹脂１４を切断すればよい。
【００６６】
図１１では、第１の実施形態に示す素子用導体３０と接続用導体４０とを有する半導体装置１０として例示した。しかし、第２〜第８の実施形態に示す素子用導体１３０〜７３０と接続用導体１４０〜７４０とを複数組有する半導体装置１０とすることもできる。
【００６７】
第９の実施形態の半導体装置１０は、第１〜第８の実施形態に示す素子用導体３０〜７３０と接続用導体４０〜７４０とを複数組有する構成であるから、当然、第１の実施形態の効果（１）〜（３）と同様な効果を奏する。
【００６８】
−第１０の実施形態−
図１２は、本発明の半導体装置の第１０の実施形態を示し、図１２（ａ）は半導体装置の断面図であり、図１２（ｂ）は、図１２（ａ）を下方からみた下面図である。
第１０の実施形態の半導体装置１０Ａでは、封止樹脂１４は、素子用導体３０と接続用導体４０との間に形成された溝部１４ｆを有する。溝部１４ｆは、封止樹脂１４の幅方向（図１２（ｂ）の上下方向）全長に亘り延在されている。換言すれば、溝部１４ｆは、封止樹脂１４の一方の長側面１４ｂから他方の長側面１４ｃまで封止樹脂１４を幅方向に貫通して形成されている。
溝部１４ｆの深さは、素子用導体３０および接続用導体４０の厚さとほぼ同程度である。封止樹脂１４の強度を確保することができれば、溝部１４ｆの深さを、素子用導体３０および接続用導体４０の厚さより大きくしてもよい。溝部１４ｆは、封止樹脂１４の強度を均一化するため、素子用導体３０と接続用導体４０との間の中心とすることが好ましい。しかし、溝部１４ｆの位置は、素子用導体３０と接続用導体４０との間の中心に特定されるものではなく、素子用導体３０と接続用導体４０との間の位置であれば、どこでもよい。
なお、図１２では、素子用導体３０上に搭載される半導体素子１１は、素子用導体３０より小さいサイズであり、素子用導体３０の外周側面の内側に配置される構造として例示されている。
【００６９】
封止樹脂１４の素子用導体３０と接続用導体４０との間に溝部１４ｆを形成することにより、素子用導体３０と接続用導体４０の寄生容量を低減することができる。
【００７０】
半導体装置１０Ａの他の構成は第１の実施形態と同様であり、対応する部材に同一の符号を付して説明を省略する。
なお、図１２では、第１の実施形態に示す素子用導体３０と接続用導体４０とを有する半導体装置１０Ａとして例示した。しかし、第２〜第８の実施形態に示す素子用導体１３０〜７３０のいずれかと、接続用導体１４０〜７４０のいずれかとを有する半導体装置１０Ａとすることもできる。
【００７１】
なお、上記各実施形態では、素子用導体３０の厚さと接続用導体４０との厚さを同一として例示した。しかし、素子用導体３０と接続用導体４０とを異なる厚さとしてもよい。
【００７２】
上記各実施形態では、半導体素子１１が１つの電極パッド１１ａを有し、１つの接続用導体４０〜７４０に１本のボンディングワイヤ１２により接続された構造として例示した。しかし、本発明は、半導体素子１１が複数の電極パッド１１ａを有し、該電極パッド１１ａと電極パッド１１ａの数に対応すする数の接続用導体４０〜７４０が、それぞれ、ボンディングワイヤ(接続線)１２により接続されている半導体装置に適用することができる。
【００７３】
上記各実施形態では、素子用導体３０〜７３０および接続用導体４０〜７４０を電鋳によるめっき層として説明した。めっき層により導体を形成すれば、リードフレームに比べて導体厚みを半分程度まで抑えることができ、断面積が小さくなることによる寄生容量低下に貢献できる為望ましい。しかし、素子用導体３０〜７３０および接続用導体４０〜７４０をリードフレームにより形成してもよい。リードフレームにより形成する場合は、板状フレームをエッチングしたり打抜き加工したりして形成することができる。打抜き加工により形成する場合、素子用鍔部３２、接続用鍔部４２や外周縁１３１ｂ、１４１ｂ、３３０ｂ、３４０ｂは、打抜き後、リードフレームを押し潰すことにより形成することができる。
【００７４】
上記第１〜第１０の実施形態に示された構造を、相互に、組み合わせてもよい。例えば、第１〜第１０の実施形態のいずれかの素子用導体３０〜７３０と、他の接続用導体４０〜７４０を組み合わせてもよい。第１〜第１０の実施形態における素子用導体３０〜７３０または接続用導体４０〜７４０の一方の導体のみに寄生容量低減構造を設け、他方の導体には、寄生容量低減構造を設けない半導体装置１０、１０Ａとしてもよい。
【００７５】
上記では、種々の実施の形態を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【００７６】
１０、１０Ａ      半導体装置
１１      半導体素子
１２      ボンディングワイヤ（接続線）
１４      封止樹脂
１４ｆ    溝部
３０、１３０、２３０、３３０、４３０、５３０、６３０、７３０    素子用導体
３１、１３１      コラム部
３２、１３２      素子用鍔部
３２ａ、１３２ａ    素子搭載面
３２ｂ    先端面(側面)
４０、１４０、２４０、３４０、４４０、５４０、６４０、７４０    接続用導体
４１、１４１      コラム部
４２、１４２      接続用鍔部
４２ａ，１４２ａ    ボンディング面（接続面）
４２ｂ    先端面（側面）
１３２ｃ、１４２ｃ    湾曲面（側面）
２３０ａ、２４０ａ    先端面(側面)
２３０ｃ、２４０ｃ    湾曲面(側面)
４３０ｂ、４４０ｂ    テーパ面
５３１、５４１      外周側面(側面)
５３１ａ、５４１ａ    凹凸
６３０ａ、６４０ａ    傾斜面（側面）
７３１、７４１      外周側面(側)
Ｌmin    最小端子間距離
Ｒpc    寄生容量低減構造
【図１】
2019176066.tif 000003
【図２】
2019176066.tif 000004
【図３】
2019176066.tif 000005
【図４】
2019176066.tif 000006
【図５】
2019176066.tif 000007
【図６】
2019176066.tif 000008
【図７】
2019176066.tif 000009
【図８】
2019176066.tif 000010
【図９】
2019176066.tif 000011
【図１０】
2019176066.tif 000012
【図１１】
2019176066.tif 000013
【図１２】
2019176066.tif 000014
【手続補正書】
【提出日】平成31年1月24日(2019.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子と、
上部に前記半導体素子を搭載する素子搭載面を有する素子用導体と、
前記素子用導体と離間して配置され、上部に接続面を有する接続用導体と、
前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、
前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂とを備え、
前記素子用導体の前記接続用導体に対向する半導体素子一側面と前記接続用導体の前記素子用導体に対向する接続用導体一側面とは寄生容量低減構造を構成し、
前記半導体素子一側面と前記接続用導体一側面は、それぞれ、前記半導体素子一側面と前記接続用導体一側面との対向面間距離が最接近の第１位置で定まる第１対向面と、前記第１位置よりも対向面間距離が大きな第２対向面とを有し、
前記半導体素子一側面の前記第１対向面と前記接続用導体一側面の前記第１対向面とは、平面視でほぼ同じ長さを有し、かつ、ほぼ同じ厚さを有する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記寄生容量低減構造は、前記素子用導体と前記接続用導体それぞれの上部側に設けられている半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記寄生容量低減構造は、前記上部側から下面までコラム状に設けられている半導体装置。
【請求項４】
請求項１項に記載の半導体装置において、
前記寄生容量低減構造を有する対向面は、平面または曲面である半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記寄生容量低減構造は、前記素子用導体と前記接続用導体それぞれが平面視で多角形状である構造である半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記寄生容量低減構造は、前記素子用導体の前記半導体素子一側面と前記接続用導体の前記接続用導体一側面は、それぞれ、平面視で円弧形状である構造である半導体装置。
【請求項７】
請求項５または６に記載の半導体装置において、
前記寄生容量低減構造は、前記第１対向面と前記第２対向面には連続状に形成された凹凸を含む半導体装置。
【請求項８】
請求項１から請求項７までのいずれか一項に記載の半導体装置において、
前記素子用導体の前記素子搭載面の面積は、平面視で前記半導体素子の面積より小さく形成され、前記半導体素子の外周側面は、前記素子搭載面の外周側面の外方に配置されている半導体装置。
【請求項９】
半導体素子と、
上部に前記半導体素子を搭載する素子搭載面を有する素子用鍔部と、前記素子用鍔部よりも小さい面積を有するコラム部とを有する素子用導体と、
前記素子用導体と離間して配置され、上部に接続面を有する接続用鍔部と、前記接続用鍔部よりも小さい面積を有する接続用導体と、
前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、
前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂と、を備え、
前記素子用導体の前記接続用導体に対向する半導体素子一側面と前記接続用導体の前記素子用導体に対向する接続用導体一側面とは寄生容量低減構造を構成し、
前記半導体素子一側面と前記接続用導体一側面は、それぞれ、前記半導体素子一側面と前記接続用導体一側面との対向面間距離が最接近の第１位置で定まる第１対向面と、前記第１対向面から対向面間距離が大きくなる方向に傾斜する第２対向面とを有し、
前記半導体素子一側面の前記第１対向面と、前記接続用導体一側面の前記第１対向面とは、平行に配置され、ほぼ同じ長さを有する半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記素子用導体は、前記半導体素子一側面を有する素子用鍔部と、前記素子用鍔部よりも面積が小さいコラム部とを有し、
前記接続用導体は、前記接続用導体一側面を有する接続用鍔部と、前記接続用鍔部よりも面積が小さいコラム部とを有する半導体装置。
【請求項１１】
請求項１から請求項１０までのいずれか一項に記載の半導体装置において、
前記素子用導体と前記接続用導体とが対向する側面の間に介在する前記封止樹脂に形成された溝部とを備える、半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明の第１の態様によると、半導体装置は、半導体素子と、上部に前記半導体素子を搭載する素子搭載面を有する素子用導体と、前記素子用導体と離間して配置され、上部に接続面を有する接続用導体と、前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂とを備え、前記素子用導体の前記接続用導体に対向する半導体素子一側面と前記接続用導体の前記素子用導体に対向する接続用導体一側面とは寄生容量低減構造を構成し、前記半導体素子一側面と前記接続用導体一側面は、それぞれ、前記半導体素子一側面と前記接続用導体一側面との対向面間距離が最接近の第１位置で定まる第１対向面と、前記第１位置よりも対向面間距離が大きな第２対向面とを有し、前記半導体素子一側面の前記第１対向面と前記接続用導体一側面の前記第１対向面とは、平面視でほぼ同じ長さを有し、かつ、ほぼ同じ厚さを有する。
本発明の第２の態様によると、半導体装置は、半導体素子と、上部に前記半導体素子を搭載する素子搭載面を有する素子用鍔部と、前記素子用鍔部よりも小さい面積を有するコラム部とを有する素子用導体と、前記素子用導体と離間して配置され、上部に接続面を有する接続用鍔部と、前記接続用鍔部よりも小さい面積を有する接続用導体と、前記半導体素子と前記接続用導体の前記接続面とを接続する接続線と、前記半導体素子と、前記素子用導体と、前記接続用導体と、前記接続線とを封止する封止樹脂と、を備え、前記素子用導体の前記接続用導体に対向する半導体素子一側面と前記接続用導体の前記素子用導体に対向する接続用導体一側面とは寄生容量低減構造を構成し、前記半導体素子一側面と前記接続用導体一側面は、それぞれ、前記半導体素子一側面と前記接続用導体一側面との対向面間距離が最接近の第１位置で定まる第１対向面と、前記第１対向面から対向面間距離が大きくなる方向に傾斜する第２対向面とを有し、前記半導体素子一側面の前記第１対向面と、前記接続用導体一側面の前記第１対向面とは、平行に配置され、ほぼ同じ長さを有する。