(57)【要約】【課題】内部電極の球状化及び内部電極の切れを抑制することにより、厚さが薄いながらも厚さのばらつきが少なく、かつ連結性に優れた内部電極を含む積層型キャパシタを提供する。【解決手段】本発明の一実施形態による積層型キャパシタは、誘電体層と交互に配置される内部電極を含む本体と、上記本体に配置され、上記内部電極と連結される外部電極と、を含み、上記内部電極は、Ｎｉ結晶粒と、上記Ｎｉ結晶粒の内部に分布されたセラミックと、上記Ｎｉ結晶粒を取り囲む第１コーティング層と、上記セラミックを取り囲む第２コーティング層と、を含む。【選択図】図３
2019176117.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と交互に配置される内部電極を含む本体と、
前記本体に配置され、前記内部電極と連結される外部電極と、を含み、
前記内部電極は、
Ｎｉ結晶粒と、前記Ｎｉ結晶粒の内部に分布されたセラミックと、前記Ｎｉ結晶粒を取り囲む第１コーティング層と、前記セラミックを取り囲む第２コーティング層と、を含む、積層型キャパシタ。
【請求項２】
前記セラミックはＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＢａＺｒＯ３及びＣａＺｒＯ３の中から選択された１種以上を含む、請求項１に記載の積層型キャパシタ。
【請求項３】
前記内部電極に含まれたセラミックの面積分率は０．２５〜３．０面積％である、請求項１または２に記載の積層型キャパシタ。
【請求項４】
前記セラミックの平均粒径は３０〜６０ｎｍである、請求項１から３いずれか一項に記載の積層型キャパシタ。
【請求項５】
前記内部電極は、
内部電極の全長に対する実際に内部電極が形成された部分の長さの比を内部電極の連結性（Ｃ）と定義すると、８５％≦Ｃを満たす、請求項１から４いずれか一項に記載の積層型キャパシタ。
【請求項６】
前記第１コーティング層の厚さは１〜１５ｎｍである、請求項１から５いずれか一項に記載の積層型キャパシタ。
【請求項７】
前記第１及び第２コーティング層は、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ及びＴｅの中から選択された１種以上を含む、請求項１から６いずれか一項に記載の積層型キャパシタ。
【請求項８】
前記内部電極の厚さは０．３〜０．８μｍである、請求項１から７いずれか一項に記載の積層型キャパシタ。
【請求項９】
前記内部電極は、導電性粉末及びセラミック共材を含む導電性ペーストによって形成され、
前記導電性ペーストは、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ及びＴｅの中から選択された１種以上を前記導電性粉末の含量に対して０．５〜４．０ｗｔ％さらに含む、請求項１から８いずれか一項に記載の積層型キャパシタ。
【請求項１０】
前記セラミック共材の含量は、前記導電性粉末の含量に対して２〜１５ｗｔ％である、請求項９に記載の積層型キャパシタ。
【請求項１１】
前記導電性粉末の平均粒径は１００ｎｍ以下である、請求項９または１０に記載の積層型キャパシタ。
【請求項１２】
前記導電性ペーストは、前記導電性粉末の含量に対して３００ｐｐｍ以下（０は除く）の硫黄（Ｓ）をさらに含む、請求項９から１１いずれか一項に記載の積層型キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型キャパシタに関する。
【背景技術】
【０００２】
積層型キャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品の印刷回路基板に装着され、電気を充電または放電させる役割をするチップ形態のコンデンサである。
【０００３】
かかる積層型キャパシタは、小型でありながら高容量が保証され、実装が容易であるという利点により、様々な電子機器の部品として使用されることができる。最近、電子機器の部品が小型化するにつれて、積層型キャパシタの小型化及び高容量化への要求が増加している。
【０００４】
積層型キャパシタの小型化及び高容量化のためには、内部電極及び誘電体層の厚さを薄く形成できる技術が必要である。
【０００５】
一般的に、内部電極を薄く製作するためには、従来よりも微粒の金属粉末を使用しなければならない。これは、薄く印刷された内部電極の厚さ方向に５〜６個の微粒金属粉末が存在しないと、内部電極の収縮進行時に切れる現象を抑制することができないためである。
【０００６】
しかし、従来よりも微粒の金属粉末を使用する場合、収縮開始温度が低温に移動するため、内部電極とセラミック層との収縮挙動の差が大きくなり、内部電極の収縮過程で内部電極の球状化及び内部電極の切れがむしろ著しくなるという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的の一つは、内部電極の球状化及び内部電極の切れを抑制することにより、厚さが薄いながらも厚さのばらつきが少なく、かつ連結性に優れた内部電極を含む積層型キャパシタを提供することである。
【課題を解決するための手段】
【０００８】
上述の課題を解決するための方法として、本発明は一実施形態を介して新規の積層型キャパシタを提案する。具体的には、誘電体層と交互に配置される内部電極を含む本体と、上記本体に配置され、上記内部電極と連結される外部電極と、を含み、上記内部電極は、Ｎｉ結晶粒と、上記Ｎｉ結晶粒の内部に分布されたセラミックと、上記Ｎｉ結晶粒を取り囲む第１コーティング層と、上記セラミックを取り囲む第２コーティング層と、を含む。
【０００９】
一実施形態において、上記セラミックはＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＢａＺｒＯ３及びＣａＺｒＯ３の中から選択された１種以上を含むことができる。
【００１０】
一実施形態において、上記内部電極に含まれたセラミックの面積分率は０．２５〜３．０面積％であることができる。
【００１１】
一実施形態において、上記セラミックの平均粒径は３０〜６０ｎｍであることができる。
【００１２】
一実施形態において、上記内部電極は、内部電極の全長に対する実際に内部電極が形成された部分の長さの比を内部電極の連結性（Ｃ）と定義すると、８５％≦Ｃを満足することができる。
【００１３】
一実施形態において、上記第１コーティング層の厚さは１〜１５ｎｍであることができる。
【００１４】
一実施形態において、上記第１及び第２コーティング層はＡｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ及びＴｅの中から選択された１種以上を含むことができる。
【００１５】
一実施形態において、上記内部電極の厚さは０．３〜０．８μｍであることができる。
【００１６】
一実施形態において、上記内部電極は、導電性粉末及びセラミック共材を含む導電性ペーストによって形成され、上記導電性ペーストはＡｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ及びＴｅの中から選択された１種以上を上記導電性粉末の含量に対して０．５〜４．０ｗｔ％さらに含むことができる。
【００１７】
一実施形態において、上記セラミック共材の含量は、上記導電性粉末の含量に対して２〜１５ｗｔ％であることができる。
【００１８】
一実施形態において、上記導電性粉末の平均粒径は１００ｎｍ以下であることができる。
【００１９】
一実施形態において、上記導電性ペーストは、上記導電性粉末の含量に対して３００ｐｐｍ以下（０は除く）の硫黄（Ｓ）をさらに含むことができる。
【発明の効果】
【００２０】
本発明によると、Ｎｉ結晶粒を取り囲むコーティング層を形成することで内部電極の外部成長を抑制し、Ｎｉ結晶粒の内部に存在するコーティングされたセラミックがＮｉの動きを抑制して内部電極の球状化及び内部電極の切れを抑制することにより、厚さが薄いながらも厚さのばらつきが少なく、かつ連結性に優れた内部電極を含む積層型キャパシタを提供できるという効果がある。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。
【図２】図１のＩ−Ｉ'線に沿った断面を示した図である。
【図３】図２のＡ部分を拡大して示した図である。
【図４】従来の一般的なキャパシタにおいてＡに該当する部分を拡大して示した図である。
【図５】本発明の一実施形態による積層型キャパシタの内部電極の微細組織を撮影した写真である。
【図６】図５におけるＳｎの分布を示した写真である。
【発明を実施するための形態】
【００２２】
以下、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は通常の技術者に本発明をさらに完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張することがあり、図面上に同一符号で表示される要素は同一要素である。
【００２３】
そして、図面において、本発明を明確に説明するために説明と関係ない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示しており、同一の思想の範囲内の機能が同一の構成要素は、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、これは特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。
【００２４】
図面において、Ｘ方向は第１方向または長さ方向、Ｙ方向は第２方向または幅方向、Ｚ方向は第３方向または厚さ方向に定義することができる。
【００２５】
（積層型キャパシタ）
図１は本発明の一側面による積層型キャパシタを概略的に示した斜視図である。図２は図１のＩ−Ｉ'線に沿った断面を示した図である。図３は図２のＡ部分を拡大して示した図である。
【００２６】
図１〜３を参照すると、本発明の一側面による積層型キャパシタ１００は、誘電体層１１１と交互に配置される内部電極１２１、１２２を含む本体１１０と、本体１１０に配置され、内部電極１２１、１２２と連結される外部電極１３１、１３２と、を含み、上記内部電極１２１、１２２は、Ｎｉ結晶粒と、上記Ｎｉ結晶粒の内部に分布されたセラミックと、上記Ｎｉ結晶粒を取り囲む第１コーティング層と、上記セラミックを取り囲む第２コーティング層と、を含む。
【００２７】
本体１１０には、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。
【００２８】
本体１１０の具体的な形状には特に制限がないが、図示のように、本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。
【００２９】
本体１１０は、厚さ方向（Ｚ方向）に互いに対向する第１及び第２面１、２と、上記第１及び第２面１、２と連結され、長さ方向（Ｘ方向）に互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、幅方向（Ｙ方向）に互いに対向する第５及び第６面５、６と、を有することができる。
【００３０】
本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。
【００３１】
誘電体層１１１を形成する原料としては、十分な静電容量が得られる限り、特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができる。誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて、様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【００３２】
本体１１０の上部及び下部にはそれぞれ、内部電極が形成されない誘電体層を積層して形成されるカバー層１１２、１１３を含むことができる。カバー層１１２、１１３は、外部衝撃に対してキャパシタの信頼性を維持する役割を行うことができる。
【００３３】
以下、第１内部電極１２１について図３に基づいて説明するが、第２内部電極１２２にも同様に適用されることができる。
【００３４】
内部電極１２１は、Ｎｉ結晶粒１２１ａと、上記Ｎｉ結晶粒の内部に分布されたセラミック１２１ｂと、上記Ｎｉ結晶粒を取り囲む第１コーティング層１２１ｄと、上記セラミックを取り囲む第２コーティング層１２１ｃと、を含む。
【００３５】
一般的に、内部電極を薄く製作するためには、従来よりも微粒の金属粉末を使用しなければならない。これは、薄く印刷された内部電極の厚さ方向に５〜６個の微粒金属粉末が存在しないと、内部電極の収縮進行時に切れる現象を抑制することができないためである。
【００３６】
しかし、従来よりも微粒の金属粉末を使用する場合、収縮開始温度が低温に移動するため、内部電極と誘電体層との収縮挙動の差が大きくなり、内部電極の収縮過程で内部電極の球状化及び内部電極の切れがむしろ著しくなるという問題点があった。
【００３７】
本発明では、Ｎｉ結晶粒の外部に第１コーティング層を形成することで内部電極の外部成長を抑制し、Ｎｉ結晶粒の内部に存在するコーティングされたセラミックがＮｉの動きを抑制して内部電極の球状化及び内部電極の切れを抑制することにより、厚さが薄いながらも厚さのばらつきが少なく、かつ連結性に優れた内部電極を含む積層型キャパシタを提供することができる。
【００３８】
Ｎｉ結晶粒１２１ａ（Ｎｉ  ｇｒａｉｎ）は、Ｎｉ原子が規則的に配列された多面体である。
【００３９】
セラミック１２１ｂは、Ｎｉとの濡れ性が良くないため、Ｎｉ粒子の移動を抑制して内部電極の球状化を抑制する役割をする。セラミック１２１ｂは、内部電極を形成するための導電性ペーストに添加されるセラミック共材が焼成後に内部電極内にトラップされたものであることができる。
【００４０】
セラミック１２１ｂは、Ｎｉとの濡れ性が良くないセラミックであれば、その種類を特に限定する必要はない。例えば、セラミック１２１ｂは、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＢａＺｒＯ３及びＣａＺｒＯ３の中から選択された１種以上を含むことができる。
【００４１】
このとき、内部電極に含まれたセラミック１２１ｂの面積分率は０．２５〜３．０面積％であることができる。
【００４２】
セラミック１２１ｂの面積分率が０．２５面積％未満の場合には、Ｎｉ粒子の移動を十分に抑制できず、内部電極の球状化が発生する可能性がある。これに対し、セラミック１２１ｂの面積分率が３．０面積％を超える場合には、内部電極内のセラミック共材の体積が増加して内部電極の厚さが厚くなり、内部電極の薄層化効果が低下する可能性がある。したがって、内部電極に含まれたセラミックの面積分率は０．２５〜３．０面積％であることが好ましく、０．５〜３．０面積％がより好ましい。
【００４３】
内部電極に含まれたセラミックの面積分率は、本体１１０の長さ−厚さ（Ｘ−Ｚ）方向の断面を観察して測定されたものであることができる。例えば、本体１１０の幅（Ｙ）方向の中央における長さ−厚さ（Ｘ−Ｚ）方向の断面を観察して測定されたものであることができる。
【００４４】
上記セラミック１２１ｂの平均粒径は３０〜６０ｎｍであることができる。
【００４５】
セラミック１２１ｂの平均粒径は、内部電極を形成するための導電性ペーストに添加されるセラミック共材の大きさ及び含量、導電性粉末の大きさ、収縮遅延添加剤の含量などの影響を受けることがある。
【００４６】
セラミック１２１ｂの平均粒径を３０ｎｍ未満に制御するためには、内部電極を形成するための導電性ペーストに添加されるセラミック共材の大きさを小さくし、かつ添加量を少なくしなければならないため、セラミック共材が内部電極の収縮抑制機能を十分に果たせない恐れがある。これにより、焼成割れ不良が発生する可能性がある。
【００４７】
これに対し、セラミック１２１ｂの平均粒径が６０ｎｍを超える場合には、内部電極内のセラミックの体積が増加して内部電極の厚さが厚くなり、平均粒径が大きい場合、内部電極の収縮挙動を効果的に抑制することが困難になる可能性がある。
【００４８】
第１コーティング層１２１ｄは、Ｎｉ結晶粒１２１ａを取り囲んでいる。すなわち、第１コーティング層はＮｉの結晶粒界（Ｇｒａｉｎ  Ｂｏｕｎｄａｒｙ）に存在する。第１コーティング層１２１ｄは、Ｎｉ結晶粒１２１ａが外部に成長することを抑制することにより、内部電極の切れを抑制し、かつ内部電極の球状化を抑制する役割をする。
【００４９】
図４は従来の一般的なキャパシタにおいてＡ該当する部分を拡大して示した図である。従来の一般的なキャパシタには第１コーティング層が存在しないため、Ｎｉ結晶粒が外部に成長することを抑制できず、図４の内部電極の場合は図３に比べて厚さのばらつきが大きいことが分かる。
【００５０】
内部電極の全長に対する実際に内部電極が形成された部分の長さの比を内部電極の連結性（Ｃ）と定義すると、第１コーティング層１２１ｄはＮｉ結晶粒１２１ａが外部に成長を抑制することにより、内部電極１２１が８５％≦Ｃを満たすことができる。
【００５１】
第１コーティング層１２１ｄの厚さは１〜１５ｎｍであることができる。
【００５２】
第１コーティング層１２１ｄの厚さが１ｎｍ未満の場合には、Ｎｉ結晶粒が外部に成長することを十分に抑制することができず、上記第１コーティング層１２１ｄの厚さが１５ｎｍを超える場合には、コーティング層の厚さが均一でなく、コーティング材料が球状化してＮｉ結晶粒が外部に成長することを抑制する効果が低下する可能性がある。
【００５３】
第２コーティング層１２１ｃは、Ｎｉ結晶粒内に存在するセラミック１２１ｂの外部を取り囲んでいる。
【００５４】
第２コーティング層１２１ｃは、Ｎｉ結晶粒内に存在するセラミック１２１ｂ同士が接触してセラミック１２１ｂの大きさが大きくなることを抑制する役割をする。
【００５５】
第１及び第２コーティング層１２１ｄ、１２１ｃはＮｉより融点が低く、Ｎｉに固溶（ｓｏｌｉｄ  ｓｏｌｕｔｉｏｎ）し難く、かつＮｉとの濡れ性が良い金属を含むことができる。このような金属を内部電極を形成するための導電性ペーストに追加することにより、焼成過程でＮｉ結晶粒の表面を均一にコーティングすることができ、セラミックの表面も均一にコーティングすることができる。
【００５６】
例えば、Ｎｉより融点が低く、Ｎｉに固溶せず、かつＮｉとの濡れ性が良い金属としてはＡｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ及びＴｅなどがある。
【００５７】
これにより、上記第１及び第２コーティング層はＡｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ及びＴｅの中から選択された１種以上を含むことができる。
【００５８】
内部電極の厚さは０．３〜０．８μｍであることができる。これにより、同一サイズのキャパシタに比べて積層数を増加させることができるため、高容量化が可能であり、同一容量のキャパシタに比べてキャパシタの小型化が可能である。
【００５９】
内部電極は、導電性粉末及びセラミック共材を含み、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ及びＴｅの中から選択された１種以上を含む導電性ペーストによって形成されることができる。
【００６０】
Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ａｌ、Ｂｉ、Ｓｂ、Ｇｅ及びＴｅの中から選択された１種以上の含量は、導電性粉末の含量に対して０．５〜４．０ｗｔ％であることができる。
【００６１】
その含量が０．５ｗｔ％未満の場合には、第１及び第２コーティング層が十分に形成されない可能性があり、４．０ｗｔ％を超える場合には、第１及び第２コーティング層が不均一に形成される恐れがある。
【００６２】
導電性粉末の平均粒径は１００ｎｍ以下であることができる。導電性粉末の平均粒径が１００ｎｍを超える場合には、内部電極の厚さが厚くなる恐れがある。
【００６３】
セラミック共材の含量は、導電性粉末の含量に対して２〜１５ｗｔ％であることができる。
【００６４】
セラミック共材の含量が導電性粉末の含量に対して２ｗｔ％未満の場合には、内部電極の球状化が発生する可能性がある。
【００６５】
これに対し、セラミック共材の含量が導電性粉末の含量に対して１５ｗｔ％を超える場合には、焼成後の内部電極に残存するセラミックが増加して内部電極の厚さが厚くなる可能性があり、セラミック共材が焼成過程で誘電体層に抜け出て誘電体層が厚くなる可能性もある。
【００６６】
また、焼成後の内部電極に含まれるセラミックの平均粒径を考慮すると、セラミック共材の平均粒径は５〜２０ｎｍであることができる。
【００６７】
一方、導電性ペーストは、導電性粉末の含量に対して３００ｐｐｍ以下（０は除く）の硫黄（Ｓ）をさらに含むことができる。
【００６８】
一般的に、内部電極を形成するための導電性ペーストには、収縮遅延剤である硫黄（Ｓ）を含むことができる。しかし、その含量が３００ｐｐｍを超える場合には、第１コーティング層と第２コーティング層の厚さの差が大きくなる恐れがあり、第１及び第２コーティング層が不均一に形成される恐れがある。
【００６９】
図５は本発明の一実施形態による積層型キャパシタの内部電極の微細組織を撮影した写真である。図６は図５におけるＳｎの分布を示した写真である。
【００７０】
図５及び図６から確認できるように、Ｓｎを含む第１及び第２コーティング層がそれぞれＮｉ結晶粒及び内部電極内に含まれたセラミックを取り囲む形態で存在する。
【００７１】
以下の表１は、内部電極を形成するための導電性ペーストに含まれるＳｎ及びセラミック共材の含量を変化させてキャパシタを製造した後、第１コーティング層に該当するＮｉ結晶粒を取り囲んでいるＳｎの厚さ、内部電極に含まれたセラミックの面積及び大きさを測定した後に平均値を記載したものである。
【００７２】
また、内部電極の全長に対する実際に内部電極が形成された部分の長さの比である内部電極の連結性を評価して記載した。
【００７３】
【表１】
2019176117.tif 000003
【００７４】
上記表１から確認できるように、Ｓｎを添加しない試験番号１〜４の場合、内部電極の外部成長を抑制できず、内部電極の厚さが厚いことが分かる。また、試験番号１〜３の場合、内部電極の連結性も８５％未満であり、劣っていることが分かる。
【００７５】
試験番号９及び１３はセラミック共材を添加しない場合であって、内部電極の連結性が劣った。
【００７６】
試験番号１７〜１９の場合、Ｓｎ添加量が多すぎてコーティング層が不均一に形成されることにより、内部電極の連結性が劣った。
【００７７】
これに対し、試験番号６〜８、１０〜１２及び１４〜１６の場合、０．８μｍ以下の薄い内部電極を形成することができ、内部電極の連結性も８５％以上を確保することができた。
【００７８】
一方、第１及び第２内部電極１２１、１２２は、誘電体層１１１を挟んで交互に配置され、上記本体の両端面を介して交互に露出することができる。すなわち、第１及び第２内部電極１２１、１２２は、誘電体層１１１を挟んで上記第３及び第４面３、４を介して交互に露出するように配置されることができる。
【００７９】
外部電極１３１、１３２は本体１１０に配置され、内部電極１２１、１２２と連結される。図２に示された形態のように、第１及び第２内部電極１２１、１２２とそれぞれ接続されるように本体の第３及び第４面３、４にそれぞれ配置される第１及び第２外部電極１３１、１３２を含むことができる。本実施形態では、積層型キャパシタ１００が２つの外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは、内部電極１２１、１２２の形態やその他の目的に応じて変更されることができる。
【００８０】
一方、外部電極１３１、１３２は金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。
【００８１】
例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ、電極層１３１ａ、１３２ａ上に形成された第１めっき層１３１ｂ、１３２ｂ及び第１めっき層１３１ｂ、１３２ｂ上に形成された第２めっき層１３１ｃ、１３２ｃを含むことができる。
【００８２】
より具体的な例としては、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成電極であることができ、導電性金属はＣｕであることができる。また、電極層１３１ａ、１３２ａは複数の金属粒子及び導電性樹脂を含む樹脂系電極であることができる。
【００８３】
第１めっき層１３１ｂ、１３２ｂはＮｉめっき層であることができ、第２めっき層１３１ｃ、１３２ｃはＳｎめっき層であることができるが、これに制限されるものではない。
【００８４】
本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定する。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。
【符号の説明】
【００８５】
１００  積層型キャパシタ
１１０  本体
１１１  誘電体層
１１２、１１３  カバー層
１２１、１２２  内部電極
１３１、１３２  外部電極
１２１ａ、２２１ａ  Ｎｉ結晶粒
１２１ｂ、２２１ｂ  セラミック
１２１ｄ  第１コーティング層
１２１ｃ  第２コーティング層
【図１】
2019176117.tif 000004
【図２】
2019176117.tif 000005
【図３】
2019176117.tif 000006
【図４】
2019176117.tif 000007
【図５】
2019176117.tif 000008
【図６】
2019176117.tif 000009