(57)【要約】【課題】所定時間を計測するタイマ回路を有する電子回路において、回路面積の増大を抑制しつつ、時間の計測精度を向上させる。【解決手段】電子回路２００は、電子回路２００は、発振器２１０と、カウンタ回路２４０と、トリミング回路２６０とを備える。発振器２１０は、所定の発振周波数のパルス信号を出力する。カウンタ回路２４０は、トリガ信号の受信からパルス信号をカウントし、カウント値が所定値になったことに応答して出力信号を出力する。トリミング回路２６０は、導電部が切断可能に構成された複数のトリミング素子Ｆ２０を含み、切断された導電部を有するトリミング素子Ｆ２０に対応した選択信号を出力する。トリミング回路２６０において、発振器２１０から出力されるパルス信号の発振周波数に対応したトリミング素子Ｆ２０が切断される。カウンタ回路２４０は、選択信号に応じて所定値を設定する。【選択図】図３
2019176376.tif 000002
【特許請求の範囲】
【請求項１】
受信したトリガ信号から所定時間経過後に出力信号を出力するように構成された電子回路であって、
所定の発振周波数のパルス信号を出力するように構成された発振器と、
前記発振器からの前記パルス信号を前記トリガ信号を受信したときからカウントし、カウント値が所定値になったことに応答して前記出力信号を出力するように構成されたカウンタ回路と、
導電部が切断可能に構成された複数のトリミング素子を含み、切断された導電部を有するトリミング素子に対応した選択信号を出力するように構成されたトリミング回路とを備え、
前記トリミング回路において、前記複数のトリミング素子のうち、前記発振器から出力される前記パルス信号の発振周波数に対応したトリミング素子が切断され、
前記カウンタ回路は、前記選択信号に応じて前記所定値を設定する、電子回路。
【請求項２】
前記発振器は、前記トリガ信号に対応して前記パルス信号の出力を開始するとともに、前記カウンタ回路からの前記出力信号が出力されたことに応じて前記パルス信号の出力を停止する、請求項１に記載の電子回路。
【請求項３】
前記トリミング回路は、前記発振器から前記パルス信号が出力されている間に限って前記選択信号を出力する、請求項１または請求項２に記載の電子回路。
【請求項４】
前記トリミング回路は、前記複数のトリミング素子にそれぞれ対応した複数の切換部を含み、
前記複数の切換部の各々は、
一方端が電源電圧に接続されるとともに、他方端が対応するトリミング素子を介して基準電位に接続された第１スイッチと、
当該トリミング素子に並列に接続された第２スイッチと、
前記第１スイッチと前記第２スイッチとの間に接続され、前記選択信号を出力するための出力端子とを含み、
前記第１スイッチは、前記発振器が発振している間に導通状態にされ、
前記第２スイッチは、前記トリガ信号が受信されたことに応答して非導通状態にされ、
前記複数の切換部のうち、導電部が切断されたトリミング素子を有する切換部から、前記選択信号が出力される、請求項３に記載の電子回路。
【請求項５】
前記カウンタ回路は、
直列接続され、前記発振器からの前記パルス信号をカウントするように構成された複数のフリップフロップ回路と、
前記選択信号に対応して前記所定値を設定し、前記複数のフリップフロップ回路の出力のうちから、前記所定値に対応する出力に応答して前記出力信号を出力するように構成された選択部とを含む、請求項１〜４のいずれか１項に記載の電子回路。
【請求項６】
前記カウンタ回路は、前記トリガ信号に対応して前記複数のフリップフロップ回路の動作を開始する、請求項５に記載の電子回路。
【請求項７】
対象機器へ供給される電源電圧を監視するための監視回路であって、
請求項１〜６のいずれか１項に記載の電子回路と、
前記電源電圧が所定の基準電圧を上回ったことに応答して前記トリガ信号を出力するように構成された比較部と、
前記電子回路からの前記出力信号に応答して、前記対象機器に対して起動許可信号を出力するように構成された信号出力部とを備える、監視回路。
【請求項８】
請求項１〜６のいずれか１項に記載の電子回路が集積された、半導体集積回路。
【請求項９】
前記半導体集積回路のパッケージ内において、
前記カウンタ回路は、前記発振器に隣接して配置され、
前記トリミング回路は、前記カウンタ回路に隣接して配置される、請求項８に記載の半導体集積回路。
【請求項１０】
請求項１〜６のいずれか１項に記載の電子回路が搭載された、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電子回路、半導体集積回路およびそれを搭載した監視回路，電子機器に関し、より特定的には、所定時間を計測するタイマ回路の精度を向上させる技術に関する。
【背景技術】
【０００２】
電子機器において、各機能の動作タイミングを制御するために、所定時間を計測するタイマ回路が用いられる場合がある。このようなタイマ回路は、たとえば電子機器の電源監視や異常検出などにも用いられるが、計測すべき時間にずれが生じると、異常等の誤検出の要因になり得る。そのため、このようなタイマ回路においては、高精度に時間を計測することが必要とされる。
【０００３】
一般的に、タイマ回路は、発振器で生成される基準クロック信号のクロック数（パルス数）をカウンタ回路でカウントすることによって所定時間を計測する。発振器において、基準クロック信号を生成するために、キャパシタおよび抵抗の時定数に従って発振動作を行なうＣＲ発振回路が用いられるが、発振回路に含まれる半導体素子などの温度特性、あるいは、製造時のばらつきによって発振周波数が変化し得る。発振器の発振周波数（すなわち、基準クロック信号）が変化すると、結果的にタイマ回路で計測された時間も変化することになる。
【０００４】
特開２０１７−１０２９７号公報（特許文献１）には、振動子を用いる発振回路（第１の発振回路）とＣＲ発振回路（第２の発振回路）とを備えるクロック信号生成回路において、温度センサの検出値を用いて温度補償された第１の発振回路の発振周波数を基準として、第２の発振回路のキャパシタおよび／または抵抗の値をトリミング回路で切換えることによって第２の発振回路の発振周波数を調整する構成が開示されている。特許文献１に記載の構成において、第２の発振回路の共振周波数の調整は、たとえば電源電圧が所定値よりも大きく変化した際に行なわれる。したがって、特許文献１に記載の構成によれば、温度および電源電圧が変化しても高精度な発振周波数を実現することができる。
【０００５】
また、特開２０１７−１０８１１４号公報（特許文献２）には、半導体装置の電気特性のずれを補正するためのトリミング装置が開示されている。特許文献２のトリミング装置においては、補正すべき電気特性のずれ量に応じたヒューズを切断することによって、トリミング対象の機器に対するビット値を設定し、このビット値に応じてトリミング対象において電気特性の補正が行なわれる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１７−１０２９７号公報
【特許文献２】特開２０１７−１０８１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来から、ヒューズのような導電部を切断するトリミング回路を用いて発振器の発振周波数を調整する技術が知られている。上述のように、発振器においては、温度や製造ばらつきのために、発振周波数が所望の値からずれてしまうことが生じ得る。
【０００８】
上記のようなトリミング回路を有する発振器において、発振周波数は発振器内部のキャパシタあるいは抵抗の値を調整することによって行なわれる場合がある。温度特性および製造ばらつきの影響をすべて発振器で調整する場合、所望の調整範囲に合わせて、調整に用いるキャパシタおよび抵抗を多数備えることが必要となる。
【０００９】
また、このような回路が集積回路（Integrated  Circuit：ＩＣ）で形成される場合、調整用のキャパシタおよび抵抗は他の論理回路に比べてサイズが大きいため、調整用のキャパシタおよび抵抗を多数備える場合には、ＩＣのチップ面積が大きくなってしまい、小型化を阻害する要因になり得る。
【００１０】
本開示は、このような課題を解決するためになされたものであり、その目的は、所定時間を計測するタイマ回路を有する電子回路において、回路面積の増大を抑制しつつ、時間の計測精度を向上させることである。
【課題を解決するための手段】
【００１１】
本開示のある局面に従う電子回路は、受信したトリガ信号から所定時間経過後に出力信号を出力するように構成された電子回路である。電子回路は、発振器と、カウンタ回路と、トリミング回路とを備える。発振器は、所定の発振周波数のパルス信号を出力するように構成される。カウンタ回路は、発振器からのパルス信号を、トリガ信号を受信したときからカウントし、カウント値が所定値になったことに応答して出力信号を出力するように構成される。トリミング回路は、導電部が切断可能に構成された複数のトリミング素子を含み、切断された導電部を有するトリミング素子に対応した選択信号を出力するように構成される。トリミング回路において、複数のトリミング素子のうち、発振器から出力されるパルス信号の発振周波数に対応したトリミング素子が切断される。カウンタ回路は、選択信号に応じて所定値を設定する。
【００１２】
好ましくは、発振器は、トリガ信号に対応してパルス信号の出力を開始するとともに、カウンタ回路から出力信号が出力されたことに応じてパルス信号の出力を停止する。
【００１３】
好ましくは、トリミング回路は、発振器からパルス信号が出力されている間に限って選択信号を出力する。
【００１４】
好ましくは、トリミング回路は、複数のトリミング素子にそれぞれ対応した複数の切換部を含む。複数の切換部の各々は、一方端が電源電圧に接続されるとともに他方端が対応するトリミング素子を介して基準電位に接続された第１スイッチと、当該トリミング素子に並列に接続された第２スイッチと、第１スイッチと第２スイッチとの間に接続され選択信号を出力するための出力端子とを含む。第１スイッチは、発振器が発振している間に導通状態にされる。第２スイッチは、トリガ信号が受信されたことに応答して非導通状態にされる。複数の切換部のうち、導電部が切断されたトリミング素子を有する切換部から、選択信号が出力される。
【００１５】
好ましくは、カウンタ回路は、複数のフリップフロップ回路と、選択部とを含む。複数のフリップフロップ回路は、直列接続され、発振器からのパルス信号をカウントするように構成される。選択部は、選択信号に対応したカウント値の所定値を設定し、複数のフリップフロップ回路の出力のうち当該所定値に対応する出力に応答して出力信号を出力するように構成される。
【００１６】
好ましくは、カウンタ回路は、トリガ信号に対応して複数のフリップフロップ回路の動作を開始する。
【００１７】
本開示の他の局面に従う監視回路は、対象機器へ供給される電源電圧を監視するための監視回路である。監視回路は、上記のいずれかに記載の電子回路と、比較部と、信号出力部とを備える。比較部は、電源電圧が所定の基準電圧を上回ったことに応答してトリガ信号を出力するように構成される。信号出力部は、電子回路からの出力信号に応答して、対象機器に対して起動許可信号を出力するように構成される。
【００１８】
本開示のさらに他の局面に従う半導体集積回路は、上記のいずれかの電子回路が集積された構成を有する。
【００１９】
好ましくは、半導体集積回路のパッケージ内において、カウンタ回路は発振器に隣接して配置され、トリミング回路はカウンタ回路に隣接して配置される。
【００２０】
本開示のさらに他の局面に従う電子機器は、上記のいずれかの電子回路が搭載された機器である。
【発明の効果】
【００２１】
本開示に従う電子回路によれば、トリミング回路において発振器から出力されるパルス信号の発振周波数に対応したトリミング素子の導電部が切断され、当該トリミング素子に対応して出力される選択信号に応じてカウンタ回路においてカウント値の所定値が設定される。これにより、温度あるいは製造ばらつきによって発振器からのパルス信号の発振周波数が設計値よりずれた場合であっても、トリミング回路を用いてカウンタ回路におけるカウント値の所定値を調整することによって、所望の時間を計測することができる。したがって、電子回路の計測精度を向上することができる。また、発振器側に、調整用のキャパシタおよび抵抗を多数設ける必要がないため、回路面積の増大を抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】実施の形態に従う電子回路（タイマ回路）が搭載された電子機器の概略ブロック図である。
【図２】図１の電源監視回路の機能を説明するための図である。
【図３】図１の電源監視回路の機能ブロック図である。
【図４】比較例におけるタイマ回路の機能ブロック図である。
【図５】発振器の詳細な回路を説明するための図である。
【図６】カウンタ回路の詳細を説明するための図である。
【図７】トリミング回路の詳細を説明するための図である。
【図８】トリミング回路の状態と出力される選択信号を説明するための図である。
【図９】電源監視回路の動作を説明するためのタイムチャートである。
【図１０】比較例のタイマ回路のＩＣパッケージ内の配置例である。
【図１１】実施の形態に従うタイマ回路のＩＣパッケージ内の配置例である。
【図１２】電源監視回路２０のＩＣパッケージ内の配置例である。
【図１３】実施の形態に従うタイマ回路について、温度変化に対する計測誤差のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００２３】
以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２４】
［電子機器の全体構成］
図１は、実施の形態に従う電子回路（タイマ回路）が搭載された電子機器１の概略ブロック図である。図１を参照して、電子機器１は、電源電圧ＶＤＤが供給される対象機器１０と、当該対象機器１０の電源を監視する電源監視回路２０とを備える。
【００２５】
対象機器１０は、たとえば電子機器１を統括的に制御するように構成された制御装置であったり、電子機器１内で独立して、あるいは他の機器と協働して動作する機器である。対象機器１０は、電源電圧ＶＤＤと基準電位ＧＮＤとに接続され、電源電圧ＶＤＤから供給される電力を用いて動作する。
【００２６】
電源監視回路２０は、電源電圧ＶＤＤと基準電位ＧＮＤとに接続され、電源電圧ＶＤＤが対象機器１０の動作可能電圧範囲内にあるか否かを監視する。電源監視回路２０の出力は、対象機器１０のリセット端子に接続されており、電源監視回路２０から送信されるリセット信号ＲＳＴの状態によって、対象機器１０の起動／停止が制御される。具体的には、電源電圧ＶＤＤが対象機器１０の動作可能電圧範囲内にある場合にはリセット信号ＲＳＴが「Ｈｉ（Ｈ）」に設定され、電源電圧ＶＤＤが動作可能電圧範囲外の場合にはリセット信号ＲＳＴが「Ｌｏ（Ｌ）」に設定される。
【００２７】
対象機器１０は、リセット信号ＲＳＴが「Ｈ」の場合に起動され、リセット信号ＲＳＴが「Ｌ」の場合に停止（システムリセット）される。すなわち、リセット信号ＲＳＴは、対象機器１０に対する起動許可信号として機能する。
【００２８】
図２は、電源電圧ＶＤＤとリセット信号ＲＳＴの状態との関係を説明するための図である。図２においては、横軸には時刻が示されており、縦軸には電源電圧ＶＤＤ（上段）およびリセット信号ＲＳＴ（下段）の状態が示されている。
【００２９】
対象機器１０においては、当該動作可能電圧範囲の下限電圧ＶＤＥＴ付近の電圧において起動と停止が頻繁に繰り返されないように、起動電圧と停止電圧にヒステリシスが設けられている。具体的には、対象機器１０は、電源電圧ＶＤＤが対象機器１０の動作可能電圧範囲の下限値である下限電圧ＶＤＥＴよりもヒステリシス電圧Ｖｈｙｓだけ高い電圧を上回ると起動され、電源電圧ＶＤＤが下限電圧ＶＤＥＴを下回ると停止される。
【００３０】
図２を参照して、電子機器の電源が投入される前においては、電源監視回路２０からの出力（リセット信号ＲＳＴ）は「Ｌ」の状態である。電子機器１の電源が投入されると、電源電圧ＶＤＤが時間とともに徐々に上昇するが、上記のようなヒステリシスのために、電源電圧ＶＤＤが下限電圧ＶＤＥＴに到達する時刻ｔ１においては起動条件が成立せず、リセット信号ＲＳＴは「Ｌ」のままである。
【００３１】
電源電圧ＶＤＤがさらに上昇し、下限電圧ＶＤＥＴ＋ヒステリシス電圧Ｖｈｙｓに到達すると（時刻ｔ２）、対象機器１０の起動条件が成立する。電源監視回路２０においては、安定した起動条件の成立状態を担保するために、起動条件が成立した時刻ｔ２から所定の遅延時間ＤＴ（たとえば５０〜１００ｍｓｅｃ）後の時刻ｔ３に、リセット信号ＲＳＴを「Ｈ」に切換える。これにより対象機器１０が起動する。
【００３２】
その後、対象機器１０の停止操作が行なわれると、それに伴って電源電圧ＶＤＤが低下し始める（時刻ｔ４）。そして、電源電圧ＶＤＤが下限電圧ＶＤＥＴまで低下すると（時刻ｔ５）、電源監視回路２０によりリセット信号ＲＳＴが「Ｌ」に切換えら、それによって対象機器１０が停止する。
【００３３】
このとき、電源監視回路２０における遅延時間ＤＴの計測値にばらつきがあると、電源電圧ＶＤＤが未だ不安定な状態であるにもかかわらず対象機器１０が早期に起動されてしまったり、逆に、対象機器１０の起動が不必要に遅れてしまったりする状態となり得る。そのため、電源監視回路２０における遅延時間ＤＴを精度良く計測することが必要となる。
【００３４】
［電源監視回路の説明］
図３は、電源監視回路２０の詳細を説明するための図である。電源監視回路２０は、比較部１００と、タイマ回路２００と、信号出力部３００とを含む。
【００３５】
（比較部）
比較部１００は、電源電圧ＶＤＤが所定の基準電圧を上回ったことを判定するための回路である。比較部１００は、基準電圧生成部１１０と、比較器ＣＯＭＰ１と、抵抗Ｒ１，Ｒ２，Ｒｈｙｓと、スイッチＭＮ２とを含む。
【００３６】
抵抗Ｒ１，Ｒ２，Ｒｈｙｓは、電源電圧ＶＤＤを受ける端子Ｔ１１と基準電位ＧＮＤを受ける端子Ｔ１２との間に直列に接続される。より詳細には、抵抗Ｒ１の一方端は端子Ｔ１１に接続され、他方端は抵抗Ｒ２の一方端に接続される。抵抗Ｒ２の他方端は抵抗Ｒｈｙｓの一方端に接続され、抵抗Ｒｈｙｓの他方端は端子Ｔ１２に接続される。
【００３７】
比較器ＣＯＭＰ１の反転入力は、抵抗Ｒ１と抵抗Ｒ２との接続ノードに接続される。比較器ＣＯＭＰ１の反転入力には、抵抗Ｒ１，Ｒ２，Ｒｈｙｓによって分圧された電圧が入力される。一方、比較器ＣＯＭＰ１の非反転入力には、基準電圧生成部１１０からの基準電圧ＶＲＥＦが入力される。基準電圧生成部１１０は、たとえば所定の基準電圧ＶＲＥＦを出力する電圧源である。
【００３８】
比較器ＣＯＭＰ１は、反転入力の電圧が基準電圧ＶＲＥＦより低い場合には「Ｈ」の出力信号ＣＯＵＴを出力し、反転入力の電圧が基準電圧ＶＲＥＦより高い場合には「Ｌ」の出力信号ＣＯＵＴを出力する。
【００３９】
スイッチＭＮ２は、代表的にはＮ型の金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor：ＭＯＳＦＥＴ）である。スイッチＭＮ２は抵抗Ｒｈｙｓと並列に接続され、その制御端子（ゲート）は比較器ＣＯＭＰ１の出力に接続される。
【００４０】
端子Ｔ１１に電源電圧ＶＤＤが供給されていない場合には、比較器ＣＯＭＰ１の反転入力に入力される電圧は基準電圧ＶＲＥＦよりも低くなり、比較器ＣＯＭＰ１の出力が「Ｈ」となってスイッチＭＮ２が導通状態（オン）となる。これにより、抵抗Ｒｈｙｓがバイパスされる。この状態で、電源電圧ＶＤＤが上昇すると、比較器ＣＯＭＰ１の反転入力には、抵抗Ｒ１と抵抗Ｒ２とで分圧された電圧が入力される。
【００４１】
抵抗Ｒ１と抵抗Ｒ２とで分圧された電圧が基準電圧ＶＲＥＦよりも高くなると、比較器ＣＯＭＰ１の出力が「Ｌ」となり、スイッチＭＮ２が非導通状態（オフ）となる。これにより、比較器ＣＯＭＰ１の反転入力には、抵抗Ｒ１と、抵抗Ｒ２，Ｒｈｙｓの合成抵抗とで分圧された電圧が入力される。抵抗Ｒｈｙｓが加わることで、比較器ＣＯＭＰ１の反転入力に入力される電圧は、スイッチＭＮ２がオンの場合よりも高くなる。したがって、比較器ＣＯＭＰ１の出力が「Ｌ」から「Ｈ」になるときの電源電圧ＶＤＤは、比較器ＣＯＭＰ１の出力が「Ｈ」から「Ｌ」になったときの電源電圧ＶＤＤよりも実質的に低くなる。
【００４２】
すなわち、抵抗Ｒ１，Ｒ２，Ｒｈｙｓの抵抗値を適切に設定することによって、図２で説明したような起動時と停止時のヒステリシスを実現することができる。
【００４３】
（タイマ回路）
タイマ回路２００は、比較部１００からの出力信号ＣＯＵＴを遅延させるための回路である。タイマ回路２００は、出力信号ＣＯＵＴが「Ｈ」から「Ｌ」に切換わった場合に、所定時間だけ遅延させて出力信号ＰＯＵＴを信号出力部３００へ出力する。
【００４４】
タイマ回路２００は、発振器（ＯＳＣ）２１０と、カウンタ回路２４０と、トリミング回路２６０とを含む。発振器２１０、カウンタ回路２４０、およびトリミング回路２６０の詳細については図５〜図７を用いて後述するが、概略的には、カウンタ回路２４０は、発振器２１０から出力されるパルス信号ＰＣＬＫのパルス数をカウントし、カウント値が所定値になったことを検出することによって所定時間を計測する。カウンタ回路２４０は、カウント値が所定値に達すると、出力信号ＰＯＵＴを出力する。このとき、カウンタ回路２４０は、トリミング回路２６０からの選択信号ＳＥＬによって、上記の所定値を設定する。
【００４５】
トリミング回路２６０は、たとえばヒューズのような切断可能な導電部を有する複数のトリミング素子を含む。各トリミング素子は、調整対象回路（ここでは、カウンタ回路２４０）における対応する調整要素に接続される。トリミング回路２６０は、複数のトリミング素子のうち、導電部が切断されたトリミング素子によって定められる選択信号ＳＥＬを「Ｈ」として出力する。調整対象回路においては、選択信号ＳＥＬに応じて対応する調整要素が選択される。
【００４６】
（信号出力部）
信号出力部３００は、端子Ｔ１１と端子Ｔ１２との間に直列に接続されたスイッチＭＰ１，ＭＮ１を含む。スイッチＭＰ１はＰ型ＭＯＳＦＥＴであり、スイッチＭＮ１はＮ型ＭＯＳＦＥＴである。スイッチＭＰ１のソースは端子Ｔ１１に接続され、ドレインはスイッチＭＮ１のドレインに接続される。スイッチＭＮ１のソースは端子Ｔ１２に接続される。
【００４７】
スイッチＭＰ１とスイッチＭＮ１の接続ノードは端子Ｔ１３に接続される。端子Ｔ１３は図１の対象機器１０に接続されており、端子Ｔ１３からリセット信号ＲＳＴが出力される。
【００４８】
スイッチＭＰ１のゲートおよびスイッチＭＮ１のゲートは、ともにタイマ回路２００の出力に接続される。タイマ回路２００の出力信号ＰＯＵＴが「Ｈ」の場合は、スイッチＭＰ１が非道通状態となり、スイッチＭＮ１が導通状態となることによって、リセット信号ＲＳＴが「Ｌ」となる。一方、タイマ回路２００の出力信号ＰＯＵＴが「Ｌ」の場合は、スイッチＭＰ１が導通状態となり、スイッチＭＮ１が非道通状態になることによって、リセット信号ＲＳＴが「Ｈ」となる。
【００４９】
すなわち、電源電圧ＶＤＤがヒステリシスを含んだ所定の電圧（ＶＤＥＴ＋Ｖｈｙｓ）まで上昇すると、比較部１００の出力信号ＣＯＵＴが「Ｌ」となり、所定時間経過後にタイマ回路２００の出力信号ＰＯＵＴが「Ｌ」となることにより、信号出力部３００のリセット信号ＲＳＴが「Ｈ」となる。これにより、対象機器１０が起動される。
【００５０】
また、電源電圧ＶＤＤが電圧ＶＤＥＴまで低下すると、比較部１００の出力信号ＣＯＵＴが「Ｈ」となり、これに伴ってタイマ回路２００の出力信号ＰＯＵＴが「Ｈ」となることによって、信号出力部３００のリセット信号ＲＳＴが「Ｌ」となる。これにより、対象機器１０が停止される。
【００５１】
（比較例の説明）
図４は、比較例におけるタイマ回路２００Ａの機能ブロック図である。図４を参照して、タイマ回路２００Ａは、図２におけるタイマ回路２００と同様に、発振器２１０Ａと、カウンタ回路２４０Ａと、トリミング回路２６０Ａとを含む。ただし、比較例のタイマ回路２００Ａにおいては、トリミング回路２６０Ａは発振器２１０Ａに接続されており、トリミング回路２６０Ａによって、発振器２１０Ａから出力されるパルス信号の発振周波数が調整される。カウンタ回路２４０Ａは、発振器２１０Ａから出力されるパルス信号をカウントし、カウント値が所定値になったことを検出することによって所定時間を計測する。比較例においては、カウンタ回路２４０Ａにおける所定値は固定値であるので、タイマ回路２００Ａの計測精度を向上させるためには、発振器２１０Ａから出力される発振周波数の精度を向上させることが必要となる。
【００５２】
一般的に、発振器においては、製造ばらつき、あるいは、発振器内部に設けられるＭＯＳＦＥＴのような半導体素子の温度特性によって、個々の発振器によって発振周波数が微妙に変化し得る。発振器における発振周波数の調整は、発振器内部のキャパシタあるいは抵抗の値を調整することによって行なわれる。そのため、比較例のように温度特性および製造ばらつきの影響をすべて発振器で調整する場合、調整に用いるキャパシタおよび抵抗を多数備えることが必要となる。
【００５３】
図３あるいは図４のタイマ回路がＩＣで形成される場合には、このような調整用のキャパシタおよび抵抗は、他の論理回路に比べてサイズが大きいため、多くのキャパシタおよび抵抗を設ける場合には、ＩＣのチップ面積が大きくなってしまい、回路全体の小型化を阻害する要因になり得る。
【００５４】
本実施の形態におけるタイマ回路２００においては、発振器２１０については固定のキャパシタおよび抵抗を用いて発振周波数を決定し、製造ばらつき等による発振周波数の設計値からのずれについては、カウンタ回路２４０におけるカウント値の所定値を変化させることによって調整する手法を採用する。より具体的には、たとえば１ｍｓｅｃの時間を計測する場合に、発振器２１０からの発振周波数が１００ｋＨｚの場合には、カウンタ回路２４０におけるカウント値の所定値が１００となるように設定し、発振周波数が２００ｋＨｚの場合には、カウント値の所定値が２００となるように設定する。
【００５５】
本実施の形態の構成の場合、発振周波数の調整用のキャパシタあるいは抵抗をＩＣチップ内に多数設ける必要がないため、ＩＣチップ内の回路面積の増大を抑制することができる。
【００５６】
［タイマ回路の構成］
（発振器）
図５は、図３のタイマ回路２００における発振器２１０の詳細な回路を説明するための図である。図５を参照して、発振器２１０は、基準電流生成部２１２と、起動回路部２１４と、発振信号生成部２１６とを含む。
【００５７】
基準電流生成部２１２は、スイッチＭＰ１０，ＭＰ１１，ＭＮ１０と、比較器ＣＯＭＰ２と、抵抗Ｒ１０とを含む。スイッチＭＰ１０，ＭＰ１１はＰ型ＭＯＳＦＥＴであり、スイッチＭＮ１０はＮ型ＭＯＳＦＥＴである。
【００５８】
スイッチＭＰ１０のソースは電源電圧ＶＤＤが供給される端子Ｔ２１に接続され、スイッチＭＰ１０のドレインはスイッチＭＮ１０のドレインに接続される。スイッチＭＮ１０のソースは、基準電位ＧＮＤに接続される端子Ｔ２２に接続される。スイッチＭＮ１０のゲートは、スイッチＭＮ１０のドレインに接続される。これにより、スイッチＭＮ１は、電源電圧ＶＤＤがスイッチＭＮ１０のしきい値電圧Ｖｔｈｎになると導通する。
【００５９】
スイッチＭＰ１１のソースは電源電圧ＶＤＤが供給される端子Ｔ２１に接続され、スイッチＭＰ１１のドレインは、抵抗Ｒ１０を介して端子Ｔ２２に接続される。スイッチＭＰ１１のゲートは、スイッチＭＰ１０のゲートに接続される。すなわち、スイッチＭＰ１０とスイッチＭＰ１１とはミラー回路を形成する。これにより、スイッチＭＰ１０とスイッチＭＰ１１には互いに同じ大きさの電流が流れる。
【００６０】
比較器ＣＯＭＰ２の反転入力は、スイッチＭＰ１０とスイッチＭＮ１０との間の接続ノードに接続される。また、比較器ＣＯＭＰ２の非反転入力は、スイッチＭＰ１１と抵抗Ｒ１０との間の接続ノードに接続される。比較器ＣＯＭＰ２の出力は、スイッチＭＰ１０およびスイッチＭＰ１１のゲートに接続される。
【００６１】
起動回路部２１４は、外部からのトリガ信号に応答して、発振器２１０を起動する回路である。起動回路部２１４は、Ｎ型ＭＯＳＦＥＴであるスイッチＭＮ１１〜ＭＮ１３を含む。
【００６２】
スイッチＭＮ１２およびスイッチＭＮ１３は、端子Ｔ２１と端子Ｔ２２との間に直列に接続される。スイッチＭＮ１２のドレインは端子Ｔ２１に接続され、スイッチＭＮ１２のソースはスイッチＭＮ１３のドレインに接続され、スイッチＭＮ１３のソースは端子Ｔ２２に接続される。スイッチＭＮ１２，ＭＮ１３のゲートは、ともに端子Ｔ２４に接続されるとともに、スイッチＭＮ１２とスイッチＭＮ１３との接続ノードを介してスイッチＭＮ１１のゲートに接続される。
【００６３】
スイッチＭＮ１１のソースは比較器ＣＯＭＰ２の非反転入力に接続され、スイッチＭＮ１１のドレインは比較器ＣＯＭＰ２の出力に接続される。また、スイッチＭＮ１１のベースは、端子Ｔ２２に接続される。
【００６４】
端子Ｔ２４には、図７で後述するカウンタ回路２４０で生成される発振器用のイネーブル信号ＰＯＳＣＥＮがトリガ信号として入力される。
【００６５】
発振信号生成部２１６は、Ｐ型ＭＯＳＦＥＴであるスイッチＭＰ１２〜ＭＰ１５と、Ｎ型ＭＯＳＦＥＴであるスイッチＭＮ１４〜ＭＮ１７と、ＮＡＮＤ回路ＮＤ１０，ＮＤ１１と、反転器ＩＮＶ１０〜ＩＮＶ１２と、キャパシタＣ１０，Ｃ１１とを含む。キャパシタＣ１０およびキャパシタＣ１１は、同じ静電容量のものが用いられる。
【００６６】
スイッチＭＰ１２のソースは端子Ｔ２１に接続され、スイッチＭＰ１２のドレインはキャパシタＣ１０を介して端子Ｔ２２に接続される。キャパシタＣ１０には、スイッチＭＮ１４が並列に接続される。スイッチＭＰ１３のソースは端子Ｔ２１に接続され、スイッチＭＰ１３のドレインはキャパシタＣ１１を介して端子Ｔ２２に接続される。キャパシタＣ１１には、スイッチＭＮ１５が並列に接続される。
【００６７】
スイッチＭＰ１４のソースは端子Ｔ２１に接続され、スイッチＭＰ１４のドレインはスイッチＭＮ１６のドレインに接続される。スイッチＭＮ１６のソースは端子Ｔ２２に接続され、スイッチＭＮ１６のゲートはスイッチＭＰ１２のドレインに接続される。スイッチＭＰ１５のソースは端子Ｔ２１に接続され、スイッチＭＰ１５のドレインはスイッチＭＮ１７のドレインに接続される。スイッチＭＮ１７のソースは端子Ｔ２２に接続され、スイッチＭＮ１７のゲートはスイッチＭＰ１３のドレインに接続される。
【００６８】
スイッチＭＰ１２〜ＭＰ１５のゲートは、ともにスイッチＭＰ１０、ＭＰ１１のゲートおよび端子Ｔ２３に接続される。すなわち、スイッチＭＰ１２〜ＭＰ１５は、スイッチＭＰ１０、ＭＰ１１とミラー回路を形成する。端子Ｔ２３からは、スイッチＭＰ１０〜ＭＰ１５のゲートに入力される信号が、信号ＰＧＡＴＥとして図６で後述するトリミング回路２６０へと出力される。
【００６９】
ＮＡＮＤ回路ＮＤ１０の一方の入力はスイッチＭＮ１４のドレインに接続され、他方の入力は反転器ＩＮＶ１１を介してスイッチＭＮ１４のゲートに接続される。ＮＡＮＤ回路ＮＤ１０の出力は、ＩＮＶ１０を介して端子Ｔ２５に接続される。
【００７０】
ＮＡＮＤ回路ＮＤ１１の一方の入力はスイッチＭＮ１５のドレインに接続され、他方の入力は反転器ＩＮＶ１２を介してスイッチＭＮ１５のゲートに接続されるとともに、ＮＡＮＤ回路ＮＤ１０の出力にも接続される。ＮＡＮＤ回路ＮＤ１１の出力は、ＮＡＮＤ回路ＮＤ１０の他方の入力に接続される。すなわち、ＮＡＮＤ回路ＮＤ１０，ＮＤ１１はフリップフロップ回路を形成する。
【００７１】
次に、上記の発振器２１０の動作について説明する。発振器２１０は、端子Ｔ２４に入力されるイネーブル信号ＰＯＳＣＥＮをトリガとして起動する。イネーブル信号ＰＯＳＣＥＮが「Ｌ」の初期状態の場合は、スイッチＭＮ１１〜ＭＮ１３は非導通であり、スイッチＭＰ１０〜ＭＰ１５のゲートが「Ｈ」となって、スイッチＭＰ１０〜ＭＰ１５は非導通となる。この状態では、発振器２１０は停止した状態であり、端子Ｔ２５から出力される信号ＰＣＬＫは「Ｌ」となる。
【００７２】
イネーブル信号ＰＯＳＣＥＮが「Ｈ」になると、スイッチＭＮ１２，ＭＮ１３が導通するとともにスイッチＭＮ１１が導通する。これにより、比較器ＣＯＭＰ２の出力と非反転入力とが短絡され、スイッチＭＰ１０〜ＭＰ１５のゲートの電位が低下することによって、スイッチＭＰ１０〜ＭＰ１５が導通する。
【００７３】
基準電流生成部２１２において、スイッチＭＰ１０が導通状態となると、スイッチＭＮ１０に電源電圧ＶＤＤが印加される。スイッチＭＮ１０のゲートがドレインに接続されており、かつ比較器ＣＯＭＰ２の出力が非反転入力とバーチャルショートしているため、結果的に比較器ＣＯＭＰ２の非反転入力側の電位がスイッチＭＮ１０のしきい値電圧Ｖｔｈｎに維持される。これにより、抵抗Ｒ１０の抵抗をＲとすると、抵抗Ｒ１０には式（１）のような電流Ｉｒｅｆが流れる。
【００７４】
Ｉｒｅｆ＝Ｖｔｈｎ／Ｒ    …（１）
これにより、ミラー回路となっているスイッチＭＰ１２〜ＭＰ１５にも同様の電流が流れることになる。また、このとき、スイッチＭＰ１０〜ＭＰ１５のゲートの電位（＝信号ＰＧＡＴＥ）もスイッチＭＮ１０のしきい値電圧Ｖｔｈｎとなる。
【００７５】
発振信号生成部２１６においては、イネーブル信号ＰＯＳＣＥＮが「Ｌ」の初期状態においては、ＮＡＮＤ回路ＮＤ１０，ＮＤ１１の出力は「Ｈ」であり、スイッチＭＮ１４，ＭＮ１５がともに非導通状態である。
【００７６】
イネーブル信号ＰＯＳＣＥＮが「Ｈ」になり、上述のようにスイッチＭＰ１０〜ＭＰ１５が導通状態となって電流Ｉｒｅｆが流れると、ＮＡＮＤ回路ＮＤ１０の出力が「Ｌ」となり、スイッチＭＮ１５が導通状態となってキャパシタＣ１１がバイパスされる。また、ＮＡＮＤ回路ＮＤ１１の出力は「Ｈ」のままである。スイッチＭＮ１４は非導通であり、電流ＩｒｅｆによってキャパシタＣ１０が充電される。このとき、端子Ｔ２５から出力される信号ＰＣＬＫは「Ｈ」となる。
【００７７】
キャパシタＣ１０が充電されて、スイッチＭＰ１２とキャパシタＣ１０との間の電位が「Ｈ」になると、スイッチＭＮ１６が導通状態となり、ＮＡＮＤ回路ＮＤ１０の出力が「Ｈ」となる。これによって、ＮＡＮＤ回路ＮＤ１１の出力が「Ｌ」となり、スイッチＭＮ１４が導通状態となって、キャパシタＣ１０が放電される。一方で、スイッチＭＮ１５が非導通とされることによって、キャパシタＣ１１の充電が開始される。このとき、端子Ｔ２５から出力される信号ＰＣＬＫは「Ｌ」となる。
【００７８】
キャパシタＣ１０が放電されてスイッチＭＰ１２とキャパシタＣ１０との間の電位が「Ｌ」となると、スイッチＭＮ１６が非導通となる。また、キャパシタＣ１１が充電されてスイッチＭＰ１３とキャパシタＣ１１との間の電位が「Ｈ」になると、スイッチＭＮ１７が導通状態となる。これにより、ＮＡＮＤ回路ＮＤ１０の出力が「Ｌ」となってスイッチＭＮ１４が導通し、再びキャパシタＣ１０の充電が開始される。一方、ＮＡＮＤ回路ＮＤ１１の出力が「Ｈ」となってスイッチＭＮ１５が非導通となることで、キャパシタＣ１１が放電される。このとき、端子Ｔ２５から出力される信号ＰＣＬＫは「Ｈ」となる。
【００７９】
このように、イネーブル信号ＰＯＳＣＥＮが「Ｈ」となって発振器２１０が起動されると、キャパシタＣ１０およびキャパシタＣ１１が交互に充電／放電を繰り返すことによって、端子Ｔ２５から、キャパシタＣ１０，Ｃ１１の充電時間によって定まる所定の発振周波数のパルス信号ＰＣＬＫが出力される。
【００８０】
このとき、ミラー回路によって、キャパシタＣ１０，Ｃ１１にかかる電圧はスイッチＭＮ１０のしきい値電圧Ｖｔｈｎに等しくなり、流れる電流はＩｒｅｆとなる。ここで、キャパシタＣ１０，Ｃ１１の静電容量をＣとし、電荷をＱ、充電時間をｔとすると、以下の式（２），式（３）の一般的な関係と、上述の式（１）とから、充電時間ｔは式（４）のようになる。
【００８１】
Ｑ＝Ｃ・Ｖｔｈｎ    …（２）
Ｑ＝Ｉｒｅｆ・ｔ    …（３）
ｔ＝Ｃ・Ｖｔｈｎ／Ｉｒｅｆ＝Ｃ・Ｒ    …（４）
すなわち、発振器２１０から出力されるパルス信号の発振周波数ｆは、式（５）のようになり、抵抗Ｒ１０の抵抗値とキャパシタＣ１０，Ｃ１１の静電容量のみで定められることになる。
【００８２】
ｆ＝１／２ＣＲ    …（５）
一般的に、ＭＯＳＦＥＴのような半導体素子は温度特性があるため、使用する周囲温度によってしきい値電圧が変化し得るが、図５のような回路を有する発振器２１０を用いることで、半導体素子の温度特性によらず、抵抗Ｒ１０の抵抗値とキャパシタＣ１０，Ｃ１１の静電容量のみで発振周波数を決定することができる。また、抵抗およびキャパシタについては、温度特性が比較的小さいものを使用することで、発振周波数への温度の影響を低減することができる。
【００８３】
一方で、抵抗およびキャパシタは、抵抗値および静電容量の絶対値の製造ばらつきが生じやすいため、出力されるパルス信号の発振周波数は、抵抗Ｒ１０およびキャパシタＣ１０，Ｃ１１の製造ばらつきによって影響され得る。上述のように、本実施の形態においては、発振周波数の設計値からのずれについては、カウンタ回路２４０のカウンタ値によって調整する。
【００８４】
（カウンタ回路）
図６は、カウンタ回路２４０の詳細を説明するための図である。図６を参照して、カウンタ回路２４０は、直列に接続されたフリップフロップ回路ＦＦ１〜ＦＦ１７と、マルチプレクサ２４１と、ＮＡＮＤ回路ＮＤ３０と、反転器ＩＮＶ３０〜ＩＮＶ３２と、ＯＲ回路ＯＲ３０と、ＮＯＲ回路ＮＲ３０とを含む。
【００８５】
ＮＡＮＤ回路ＮＤ３０の一方の入力は、発振器２１０からのパルス信号ＰＣＬＫを受ける端子Ｔ４１に接続される。ＮＡＮＤ回路ＮＤ３０の他方の入力には、反転器ＩＮＶ３０を介して端子Ｔ４２に接続される。ＮＡＮＤ回路ＮＤ３０の出力は反転器ＩＮＶ３１を介して、フリップフロップ回路ＦＦ１の入力に接続される。
【００８６】
端子Ｔ４２は、図３の比較器ＣＯＭＰ１からの出力信号ＣＯＵＴを受ける。端子Ｔ４２で受信され、反転器ＩＮＶ３０を通過した出力信号ＣＯＵＴは、ＮＡＮＤ回路ＮＤ３０に入力されるとともに、フリップフロップ回路ＦＦ１〜ＦＦ１７の各々のプリセット端子に接続される。
【００８７】
電源電圧ＶＤＤの電圧が基準電圧ＶＲＥＦよりも高くなり、信号ＣＯＵＴが「Ｌ」（すなわち、反転器ＩＮＶ３０の出力が「Ｈ」）になると、ＮＡＮＤ回路ＮＤ３０は、発振器２１０からのパルス信号ＰＣＬＫをフリップフロップ回路ＦＦ１へ伝達する。また、反転器ＩＮＶ３０の出力が「Ｈ」になると、フリップフロップ回路ＦＦ１〜ＦＦ１７が初期化され、発振器２１０からのパルス信号ＰＣＬＫのカウントが開始される。
【００８８】
フリップフロップ回路ＦＦ１〜ＦＦ１７の各々は、１つのパルス信号が入力されるたびに出力信号を反転する。図６のカウンタ回路２４０では、１７個のフリップフロップ回路ＦＦ１〜ＦＦ１７が直列接続されているため、全体として２１７個のパルス信号をカウントすることができる。
【００８９】
フリップフロップ回路ＦＦ１〜ＦＦ１７からの出力信号は、マルチプレクサ２４１に出力される。なお、図６においては、フリップフロップ回路ＦＦ１２〜ＦＦ１７からの出力のみがマルチプレクサ２４１に出力されている場合の例を示している。なお、フリップフロップの段数および、どの段数のフリップフロップの出力をマルチプレクサ２４１に出力するかについては、カウントすべきパルス数に応じて設定される。
【００９０】
マルチプレクサ２４１は、各フリップフロップ回路から出力される信号の立上りを検出するように構成された立上り選択部（ＵＰ＿ＳＥＬ）２４２と、立下りを検出するように構成された立下り選択部（ＤＮ＿ＳＥＬ）２４４とを含む。立上り選択部２４２および立下り選択部２４４は、端子Ｔ４５に接続されて、トリミング回路２６０から出力される選択信号ＳＥＬを受ける。立上り選択部２４２および立下り選択部２４４は、選択信号ＳＥＬに対応するフリップフロップ回路からの信号の変化を検出すると、ＯＲ回路ＯＲ３０へ信号を出力する。すなわち、マルチプレクサ２４１は、パルス信号ＰＣＬＫのカウント値が選択信号ＳＥＬに対応した所定値になるとＯＲ回路ＯＲ３０へ信号を出力する。
【００９１】
ＯＲ回路ＯＲ３０の出力は、反転器ＩＮＶ３２を介して端子Ｔ４３に接続される。端子Ｔ４３からは出力信号ＰＯＵＴが出力され、図３の信号出力部３００へと伝達される。発振器から出力されるパルス数が所定値に到達するまでは出力信号ＰＯＵＴは「Ｈ」に設定され、パルス数が所定値に到達すると出力信号ＰＯＵＴは「Ｌ」に設定される。すなわち、出力信号ＰＯＵＴは、カウンタ回路２４０でのカウント完了信号に対応する。
【００９２】
また、ＯＲ回路ＯＲ３０の出力は、ＮＯＲ回路ＮＲ３０の一方の入力に接続される。ＮＯＲ回路ＮＲ３０の他方の入力は端子Ｔ４２に接続され、比較器ＣＯＭＰ１からの出力信号ＣＯＵＴを受ける。ＮＯＲ回路ＮＲ３０の出力は端子Ｔ４４に接続され、イネーブル信号ＰＯＳＣＥＮとして、発振器２１０およびトリミング回路２６０へと出力される。
【００９３】
すなわち、イネーブル信号ＰＯＳＣＥＮは、電源電圧ＶＤＤが基準電圧ＶＲＥＦを上回り、かつ、カウンタ回路２４０におけるカウントが未完了である場合に「Ｈ」となり、それ以外の場合には「Ｌ」となる信号である。
【００９４】
（トリミング回路）
図７は、トリミング回路２６０の詳細を説明するための図である。図７を参照して、トリミング回路２６０は、複数の切換部（ＴＲＭ１，ＴＲＭ２，ＴＲＭ３等）を含む。なお、図７においては、説明を容易にするために、複数の切換部のうちの切換部ＴＲＭ１のみの回路の詳細が記載されている。他の切換部ＴＲＭ２，ＴＲＭ３等も同様の回路を有している。
【００９５】
切換部ＴＲＭ１は、Ｐ型ＭＯＳＦＥＴであるスイッチＭＰ２０、ＭＰ２１と、Ｎ型ＭＯＳＦＥＴであるＭＮ２０と、反転器ＩＮＶ２０〜ＩＮＶ２２と、抵抗Ｒ２０と、ヒューズＦ２０とを含む。
【００９６】
スイッチＭＰ２０，ＭＰ２１およびヒューズＦ２０は、電源電圧ＶＤＤを受ける端子Ｔ３１と、基準電位ＧＮＤを受ける端子Ｔ３４との間に直列に接続される。スイッチＭＰ２０のソースは端子Ｔ３１に接続され、スイッチＭＰ２０のドレインはスイッチＭＰ２１のソースに接続される。スイッチＭＰ２１のドレインは、ヒューズＦ２０を介して端子Ｔ３４に接続される。スイッチＭＮ２０は、ヒューズＦ２０に並列に接続される。
【００９７】
スイッチＭＰ２０のゲートは端子Ｔ３２に接続され、発振器２１０から出力される信号ＰＧＡＴＥを受ける。スイッチＭＰ２１およびスイッチＭＮ２０のゲートは、反転器ＩＮＶ２２を介して端子Ｔ３３に接続される。端子Ｔ３３は、カウンタ回路２４０から出力されるイネーブル信号ＰＯＳＣＥＮを受ける。
【００９８】
スイッチＭＰ２１のドレインは、抵抗Ｒ２０および反転器ＩＮＶ２０，ＩＮＶ２１を介して端子Ｔ３５へ接続される。端子Ｔ３５からは、選択信号ＳＥＬがカウンタ回路２４０へ出力される。
【００９９】
ヒューズＦ２０は、切断可能な導電部を有するトリミング素子である。導電部は、たとえばレーザカッタなどを用いて切断することができる。
【０１００】
イネーブル信号ＰＯＳＣＥＮが「Ｌ」の初期状態（すなわち、電源電圧ＶＤＤ＜基準電圧ＶＲＥＦ）のときは、スイッチＭＰ２１が非導通となり、かつ、スイッチＭＮ２０が導通となるため、選択信号ＳＥＬは「Ｌ」となる。
【０１０１】
電源電圧ＶＤＤ≧基準電圧ＶＲＥＦとなり、イネーブル信号ＰＯＳＣＥＮが「Ｈ」となると、スイッチＭＰ２１が導通し、スイッチＭＮ２０が非導通となる。また、図５で説明したように、イネーブル信号ＰＯＳＣＥＮが「Ｈ」になり発振器２１０が起動されると、発振器２１０における信号ＰＧＡＴＥの電位が低下し、これに応答してスイッチＭＰ２０が導通する。これによって、回路に電源電圧ＶＤＤが供給される。
【０１０２】
このとき、ヒューズＦ２０が切断されていない場合には、スイッチＭＰ２１のドレインは基準電位ＧＮＤに接続されるため、選択信号ＳＥＬは「Ｌ」のままとなる。一方で、ヒューズＦ２０が切断されている場合には、スイッチＭＰ２１のドレインには電源電圧ＶＤＤが印加されるため、選択信号ＳＥＬは「Ｈ」となる。このように、ヒューズＦ２０を切断することにより、所望の選択信号を「Ｈ」とすることができる。したがって、各切換部について、カウンタ回路２４０におけるマルチプレクサ２４１のカウント値の所定値を対応させておくことで、切断するヒューズＦ２０に応じて所望のカウント値を設定することができる。
【０１０３】
図８は、上記で説明した、切換部ＴＲＭにおける各素子の状態と出力される選択信号ＳＥＬの状態をまとめて記載した図である。図８からわかるように、ヒューズＦ２０を切断している場合に、イネーブル信号ＰＯＳＣＥＮが「Ｌ」となったときに選択信号ＳＥＬが「Ｈ」となり、その他の場合は選択信号ＳＥＬは「Ｌ」となる。
【０１０４】
なお、信号ＰＧＡＴＥが「Ａｃｔｉｖｅ」状態とは、「Ｌ」の状態（基準電位ＧＮＤ）までは低下していないが、Ｐ型ＭＯＳＦＥＴが導通する程度まで電位が低下した状態を表している。
【０１０５】
図７のトリミング回路２６０においては、イネーブル信号ＰＯＳＣＥＮが「Ｈ」となっている間（すなわち、カウンタ回路２４０でカウント処理が行なわれている間）に限って、電源電圧ＶＤＤが回路に印加される。そのため、対象機器１０の起動後において、トリミング回路２６０において、不必要な電力が消費されることを抑制できる。
【０１０６】
（電源監視回路の動作の説明）
図９は、本実施の形態の電源監視回路２０の動作を説明するためのタイムチャートである。図９においては、上段から（ａ）電源電圧ＶＤＤ、（ｂ）比較器ＣＯＭＰ１の出力信号ＣＯＵＴ、（ｃ）カウンタ回路２４０のイネーブル信号ＰＯＳＣＥＮ、（ｄ）発振器２１０のパルス信号ＰＣＬＫ、（ｅ）発振器２１０の信号ＰＧＡＴＥ、（ｆ）トリミング回路２６０のヒューズ切断時の選択信号ＳＥＬ、（ｇ）トリミング回路２６０のヒューズ未切断時の選択信号ＳＥＬ、（ｈ）タイマ回路２００の出力信号ＰＯＵＴ、および（ｉ）信号出力部３００のリセット信号ＲＳＴが示される。
【０１０７】
図９を参照して、電子機器１の電源が投入される前の初期状態においては、信号ＣＯＵＴ、信号ＰＧＡＴＥ、および信号ＰＯＵＴは「Ｈ」の状態であり、他の信号は「Ｌ」の状態である。電源が投入されて、対象機器１０の動作可能電圧範囲の下限電圧ＶＤＥＴ＋ヒステリシス電圧Ｖｈｙｓの電圧まで電源電圧ＶＤＤが上昇すると（時刻ｔ１０）、比較器ＣＯＭＰ１の出力信号ＣＯＵＴが「Ｌ」となる。この信号ＣＯＵＴをトリガとして、イネーブル信号ＰＯＳＣＥＮが「Ｈ」となり、これに応答して発振器２１０が起動してパルス信号ＰＣＬＫが発振を開始する。このとき、発振器２１０の信号ＰＧＡＴＥは、スイッチＭＰ１０〜ＭＰ１５を導通可能な程度の電位まで低下する。
【０１０８】
イネーブル信号ＰＯＳＣＥＮが「Ｈ」となり、かつ、信号ＰＧＡＴＥの電位が低下することによって、トリミング回路２６０に電源電圧ＶＤＤが供給される。トリミング回路２６０においては、ヒューズＦ２０が切断された切換部からの選択信号ＳＥＬのみが「Ｈ」となり、ヒューズＦ２０が切断されていない切換部からの選択信号ＳＥＬは「Ｌ」のままとなる。これにより、カウンタ回路２４０においては、選択信号ＳＥＬに応じてカウント値の所定値が設定される。
【０１０９】
そして、カウンタ回路２４０において、発振器２１０からのパルス信号ＰＣＬＫのカウント値が所定値に達すると（時刻ｔ１１）、出力信号ＰＯＵＴが「Ｌ」となり、対象機器１０へのリセット信号ＲＳＴが「Ｈ」となる。これによって、対象機器１０のシステムが起動される。
【０１１０】
なお、カウンタ回路２４０においてパルス信号ＰＣＬＫのカウント値が所定値に達すると、イネーブル信号ＰＯＳＣＥＮが「Ｌ」となり、これに応答して発振器２１０が停止されるとともに、トリミング回路２６０への電力供給も停止される。
【０１１１】
その後、電子機器１の電源が遮断され、電源電圧ＶＤＤが下限値ＶＤＥＴを下回ると（時刻ｔ１２）、比較器ＣＯＭＰ１の出力信号ＣＯＵＴが「Ｈ」となり、カウンタ回路２４０の出力信号ＰＯＵＴが「Ｈ」になる。これによって、対象機器１０へのリセット信号ＲＳＴが「Ｌ」となり、対象機器１０が停止される。
【０１１２】
電源監視回路２０におけるタイマ回路２００を、以上のような構成とすることによって、発振器２１０の発振周波数における半導体素子の温度特性の影響を排除することができる。また、カウンタ回路２４０のカウント値をトリミング回路２６０で調整することによって、製造ばらつきに起因する発振周波数のずれを補償することができる。したがって、広範囲の温度域に対して、タイマ回路２００の計測精度を向上させることができる。
【０１１３】
［ＩＣパッケージにおける配置例］
ここで、図４で示した比較例のタイマ回路２００Ａと、本実施の形態のタイマ回路２００において、各タイマ回路を集積化した場合のＩＣパッケージ内の配置例について、図１０および図１１を用いて比較する。図１０は比較例のタイマ回路２００ＡのＩＣパッケージ４００Ａ内の配置例であり、図１１は実施の形態に従うタイマ回路２００のＩＣパッケージ４００内の配置例である。
【０１１４】
比較例のタイマ回路２００Ａの場合、上述のように、半導体の温度特性および製造ばらつきに起因する発振周波数のずれを、発振器２１０Ａの抵抗およびキャパシタをトリミング回路２６０Ａによって選択することによって調整する構成となっている。そのため、ＩＣパッケージ４００Ａにおいては、調整用の抵抗およびキャパシタが複数配置されており、この抵抗およびキャパシタのために広い面積が使用されている（図１０）。
【０１１５】
一方、本実施の形態のタイマ回路２００の場合には、発振器２１０においては、発振周波数を決定するための抵抗およびキャパシタは１組しか配置されていないため、発振器２１０で必要とされる面積が低減されている。また、発振器２１０から出力される発振周波数の製造ばらつきに起因するずれについては、カウンタ回路２４０におけるカウンタ数をトリミング回路２６０で選択しているが、カウンタ数の設定はカウンタ回路２４０のロジック部分で実行されるため、比較例のような抵抗およびキャパシタなどの素子を新たに配置することは必要とされない。したがって、本実施の形態のタイマ回路２００を用いることで、ＩＣパッケージの面積を大幅に削減して小型化をすることが可能となる。
【０１１６】
また、図１２には、電源監視回路２０を集積化した場合のＩＣパッケージ４００Ｂ内の配置例を示す。図１２においては、比較部１００に隣接して信号出力部３００が配置されており、この比較部１００および信号出力部３００の双方に隣接するようにタイマ回路２００が配置されている。タイマ回路２００においては、発振器２１０とトリミング回路２６０との間にカウンタ回路２４０が配置されてる。言い換えれば、発振器２１０に隣接してカウンタ回路２４０が配置され、さらにカウンタ回路２４０に隣接してトリミング回路２６０が配置されている。
【０１１７】
［シミュレーション結果］
図１３は、本実施の形態に従うタイマ回路２００について、異なる使用温度に対する計測誤差をシミュレーションした結果を示す。図１３からわかるように、−６０℃から１６０℃の環境下においても、許容誤差範囲の±１０％以内の精度が実現できている。
【０１１８】
以上説明したように、本実施の形態に従うタイマ回路においては、回路面積の増大を抑制しつつ、素子の温度特性および製造ばらつきを補償して時間の計測精度を向上させることができる。
【０１１９】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１２０】
１  電子機器、１０  対象機器、２０  電源監視回路、１００  比較部、１１０  基準電圧生成部、２００，２００Ａ  タイマ回路、２１０，２１０Ａ  発振器、２１２  基準電流生成部、２１４  起動回路部、２１６  発振信号生成部、２４０，２４０Ａ  カウンタ回路、２４１  マルチプレクサ、２４２，２４４  選択部、２６０，２６０Ａ  トリミング回路、３００  信号出力部、４００，４００Ａ，４００Ｂ  ＩＣパッケージ、Ｃ１０，Ｃ１１  キャパシタ、ＣＯＭＰ１，ＣＯＭＰ２  比較器、Ｆ２０  ヒューズ、ＦＦ１〜ＦＦ１７  フリップフロップ回路、ＧＮＤ  基準電位、ＩＮＶ１０〜ＩＮＶ１２，ＩＮＶ２０〜ＩＮＶ２２，ＩＮＶ３０〜ＩＮＶ３２  反転器、ＭＮ１，ＭＮ２，ＭＮ１０〜ＭＮ１７，ＭＮ２０，ＭＰ１，ＭＰ１０〜ＭＰ１５，ＭＰ２０，ＭＰ２１  スイッチ、ＮＤ１０，ＮＤ１１，ＮＤ３０  ＮＡＮＤ回路、ＮＲ３０  ＮＯＲ回路，ＯＲ３０  ＯＲ回路、Ｒ１，Ｒ２，Ｒ１０，Ｒ２０，Ｒｈｙｓ  抵抗、Ｔ１１〜Ｔ１３，Ｔ２１〜Ｔ２５，Ｔ３１〜Ｔ３５，Ｔ４１〜Ｔ４５  端子、ＴＲＭ１〜ＴＲＭ３  切換部。
【図１】
2019176376.tif 000003
【図２】
2019176376.tif 000004
【図３】
2019176376.tif 000005
【図４】
2019176376.tif 000006
【図５】
2019176376.tif 000007
【図６】
2019176376.tif 000008
【図７】
2019176376.tif 000009
【図８】
2019176376.tif 000010
【図９】
2019176376.tif 000011
【図１０】
2019176376.tif 000012
【図１１】
2019176376.tif 000013
【図１２】
2019176376.tif 000014
【図１３】
2019176376.tif 000015