(57)【要約】      （修正有）【課題】従来の課題の少なくともひとつを解決可能な容量検出回路を提供する。【解決手段】制御信号発生器１１０は、制御信号を生成する。駆動回路１２０は、プッシュプル形式の出力段１２２を有し、制御信号発生器１１０が生成した制御信号に応じた駆動電圧を静電容量Ｃｓに印加する。電流検出回路１３０は、駆動回路１２０の出力段１２２に流れる電流のレプリカである検出電流を生成する。積分回路１４０は、検出電流を積分し、検出電圧を生成する。【選択図】図３
2019143998.tif 000002
【特許請求の範囲】
【請求項１】
静電容量を測定する容量検出回路であって、
制御信号を生成する制御信号発生器と、
プッシュプル形式の出力段を有し、前記制御信号に応じた駆動電圧を前記静電容量に印加する駆動回路と、
前記駆動回路の前記出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、
前記検出電流を積分し、検出電圧を生成する積分回路と、
を備えることを特徴とする容量検出回路。
【請求項２】
前記制御信号はパルス信号であり、
前記駆動回路は、前記パルス信号を受けるアンプを含むことを特徴とする請求項１に記載の容量検出回路。
【請求項３】
充電中に得られた前記検出電圧と、放電中に得られた前記検出電圧と、の差分を演算することにより、前記静電容量を取得することを特徴とする請求項１または２に記載の容量検出回路。
【請求項４】
前記積分回路は、充電中に得られた前記検出電流と、放電中に得られた前記検出電流と、を積分することを特徴とする請求項１または２に記載の容量検出回路。
【請求項５】
前記駆動回路は、
前記駆動回路の出力電圧に応じたフィードバック信号が、前記制御信号と一致するように、前記出力段のハイサイドトランジスタとローサイドトランジスタを制御する差動入力段をさらに含み、
前記電流検出回路は、
前記ハイサイドトランジスタと制御端子が共通に接続される第１トランジスタと、
前記ローサイドトランジスタと制御端子が共通に接続される第２トランジスタと、
を含み、
前記検出電流は、前記第１トランジスタに流れる電流と前記第２トランジスタに流れる電流の差分に応じていることを特徴とする請求項１から４のいずれかに記載の容量検出回路。
【請求項６】
一端が前記積分回路の入力に接続され、他端に前記制御信号に応じた補正信号が印加されるオフセット用キャパシタをさらに備えることを特徴とする請求項１から５のいずれかに記載の容量検出回路。
【請求項７】
ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項１から６のいずれかに記載の容量検出回路。
【請求項８】
複数の静電容量を測定可能な半導体装置であって、
前記複数の静電容量が接続される複数のセンス端子と、
前記複数のセンス端子に対応する複数の容量検出回路と、
を備え、
前記容量検出回路は、
制御信号を生成する制御信号発生器と、
プッシュプル形式の出力段を有し、前記制御信号に応じた駆動電圧を前記静電容量に印加する駆動回路と、
前記駆動回路の前記出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、
前記検出電流を積分し、検出電圧を生成する積分回路と、
を備えることを特徴とする半導体装置。
【請求項９】
前記複数の容量検出回路において得られる複数の前記検出電流の平均電流を生成する電流平均化回路をさらに備え、
各容量検出回路の前記積分回路は、対応する検出電流と前記平均電流の差分を積分することを特徴とする請求項８に記載の半導体装置。
【請求項１０】
複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するタッチパネルと、
前記複数のセンサ電極の容量を測定する請求項８または９に記載の半導体装置と、
を備えることを特徴とする入力装置。
【請求項１１】
請求項１０に記載の入力装置を備えることを特徴とする電子機器。
【請求項１２】
静電容量の検出方法であって、
制御信号を生成するステップと、
プッシュプル形式の出力段を有する駆動回路を利用して、前記制御信号に応じて前記静電容量を充電および放電するステップと、
前記出力段の電流のレプリカである検出電流を積分し、検出電圧を生成するステップと、
を備えることを特徴とする検出方法。
【請求項１３】
前記制御信号はパルス信号であり、
前記駆動回路は、前記パルス信号を受けるアンプを含むことを特徴とする請求項１２に記載の検出方法。
【請求項１４】
充電中に得られた前記検出電圧と、放電中に得られた前記検出電圧と、の差分を演算するステップをさらに備えることを特徴とする請求項１２または１３に記載の検出方法。
【請求項１５】
充電中に得られた前記検出電流と、放電中に得られた前記検出電流と、を積分することにより、前記検出電圧を生成することを特徴とする請求項１２または１３に記載の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量の検出技術に関する。
【背景技術】
【０００２】
近年のコンピュータやスマートホン、タブレット端末、ポータブルオーディオ機器などの電子機器には、ユーザインタフェースとして、タッチ式の入力装置が搭載される。タッチ式の入力装置としては、タッチパッド、ポインティングデバイスなどが知られており、指やスタイラスを接触あるいは近接することにより様々な入力が可能となっている。
【０００３】
タッチ式入力装置は大きく、抵抗膜方式と静電容量方式に分類される。静電容量方式は、ユーザ入力に応じて、センサ電極が形成する静電容量（以下、単に容量ともいう）の変化を電気信号に変換することにより、ユーザ入力の有無、座標を検出する。
【０００４】
静電容量測定には、自己容量（Self Capacitance）方式と、相互容量(Mutual Capacitance)方式がある。特許文献２には、自己容量方式の容量検出回路が開示される。図１は、従来の自己容量方式の容量検出回路１０の基本構成を示す回路図である。容量検出回路１０は、Ｃ／Ｖ（容量／電圧）変換回路であり、センス端子ＳＮＳに接続される検出対象の静電容量Ｃｓに応じた検出電圧ＶＯＵＴを生成する。
【０００５】
容量検出回路１０は主として、充電回路２０および積分回路３０を含む。充電回路２０は、静電容量Ｃｓを充電しながら、そのときの充電電流ＩＣＨＧに応じた検出電流ＩＳを出力する。積分回路３０は、検出電流ＩＳを積分し、検出電圧ＶＯＵＴを生成する。
【０００６】
充電回路２０は、第１トランジスタＭ１、第２トランジスタＭ２、リセットスイッチＳＷ１、センススイッチＳＷ２を含む。リセットスイッチＳＷ１は、静電容量Ｃｓの電荷を初期化する。第１トランジスタＭ１およびセンススイッチＳＷ２は、電源ラインＶＤＤと静電容量Ｃｓの間に直列に設けられる。第１トランジスタＭ１および第２トランジスタＭ２はカレントミラー回路を形成している。
【０００７】
積分回路３０は、第２トランジスタＭ２に流れる検出電流ＩＳを積分し、検出電圧ＶＯＵＴに変換する。たとえば積分回路３０は、検出電流ＩＳに応じて充放電される積分用キャパシタＣＩＮＴを含む。
【０００８】
静電容量測定の動作を説明する。図２は、図１の容量検出回路１０の動作波形図である。
１．  初期化フェーズφ１
はじめに、リセットスイッチＳＷ１がオンとなり、静電容量Ｃｓの電荷がゼロリセットされ、静電容量Ｃｓの電圧ＶＳＮＳがゼロとなる。リセットスイッチＳＷ１は、初期化が完了するとターンオフする。
【０００９】
２．  センスフェーズφ２
続いてセンススイッチＳＷ２がターンオンする。このとき第１トランジスタＭ１を介して静電容量Ｃｓに対して、充電電流ＩＣＨＧが流れ、静電容量Ｃｓの電圧ＶＳＮＳが上昇する。電圧ＶＳＮＳが、電源電圧近傍のある上限電圧ＶＵＰＰＥＲに達すると、充電が停止する。センスフェーズにおいて静電容量Ｃｓに供給される電荷量Ｑは、以下の式で表される。
Ｑ＝Ｃｓ×ＶＵＰＰＥＲ
【００１０】
充電中、第２トランジスタＭ２によって充電電流ＩＣＨＧがコピーされ、検出電流ＩＳが生成される。検出電流ＩＳの積分量である検出電圧ＶＳは静電容量Ｃｓの充電電荷量Ｑを表す。
ＶＳ＝Ｑ＝Ｃｓ×ＶＵＰＰＥＲ
上限電圧ＶＵＰＰＥＲは定数として扱うことができるから、検出電圧ＶＳは、静電容量Ｃｓの容量値を表す。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−３２５８５８号公報
【特許文献２】特開２０１２−１８２７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者は、図１の容量検出回路１０について検討した結果、以下の課題を認識するに至った。
【００１３】
・第１の課題
図１の容量検出回路１０では、第１トランジスタＭ１のゲートドレイン間が結線されており、したがって上限電圧ＶＵＰＰＥＲは、ＶＤＤ−ＶＨＲとなる。ＶＨＲはヘッドルーム電圧であり、図１の回路では、第１トランジスタＭ１のゲートドレイン電圧のしきい値（ダイオードの順方向電圧ＶＦ）によって規定され、たとえば０．６Ｖ程度となる。電源電圧ＶＤＤが十分に高い場合にはそれほど問題とならないが、電源電圧ＶＤＤが低くなると、ヘッドルーム電圧ＶＨＲの影響が大きくなる。
【００１４】
・第２の課題
図１の充電回路２０に流れる充電電流ＩＣＨＧは、図２に示すように非常に急峻であり、非常に高い周波数成分を含む。一方で、検出電流ＩＳが流れる電流には、図示しない寄生容量が存在し、寄生のローパスフィルタを形成している。このローパスフィルタによって、検出電流ＩＳの高周波成分が除去されると、図２の充電電流ＩＣＨＧのピーク部分の情報が失われるため、容量検出の精度が低下する。
【００１５】
・第３の課題
センスフェーズ中に、充電回路２０は充電動作のみ可能であり、非対称性を有する。この非対称性により、センス端子ＳＮＳに交流のノイズが入力されたとき、検出電流ＩＳは、ノイズのうち半波の影響を受けることとなり、ノイズ成分であるか、容量変化に起因する成分であるかの判定が難しくなる。
【００１６】
・第４の課題
図１の容量検出回路１０では、充電動作のみによって、静電容量Ｃｓが検出される。初期化フェーズφ１における放電は、センシングには寄与しないため、無駄な電力を消費することとなる。
【００１７】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、上述の課題の少なくともひとつを解決可能な容量検出回路の提供にある。
【課題を解決するための手段】
【００１８】
本発明のある態様は、静電容量を測定する容量検出回路に関する。容量測定装置は、制御信号を生成する制御信号発生器と、プッシュプル形式の出力段を有し、制御信号に応じた駆動電圧を静電容量に印加する駆動回路と、駆動回路の出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、検出電流を積分し、検出電圧を生成する積分回路と、を備える。
【００１９】
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明のある態様によれば、上述の課題の少なくとも一つを解決できる。
【図面の簡単な説明】
【００２１】
【図１】従来の自己容量方式の容量検出回路の基本構成を示す回路図である。
【図２】図１の容量検出回路の動作波形図である。
【図３】実施の形態に係る容量検出回路の回路図である。
【図４】図４（ａ）〜（ｃ）は、駆動回路の回路図である。
【図５】図３の容量検出回路の第１の動作例を示す波形図である。
【図６】図６（ａ）、（ｂ）は、電圧波形および電流波形の拡大図である。
【図７】図３の容量検出回路の第２の動作例を示す波形図である。
【図８】第２の動作例に対応する積分回路の回路図である。
【図９】変形例に係る容量検出回路の回路図である。
【図１０】容量検出回路を備える入力装置を示す図である。
【図１１】図１０の半導体装置の一部の回路図である。
【図１２】図１０の入力装置を備える電子機器のブロック図である。
【発明を実施するための形態】
【００２２】
（実施の形態の概要）
本明細書に開示される一実施の形態は、静電容量を測定する容量検出回路に関する。容量測定装置は、制御信号を生成する制御信号発生器と、プッシュプル形式の出力段を有し、制御信号に応じた駆動電圧を静電容量に印加する駆動回路と、駆動回路の出力段に流れる電流のレプリカである検出電流を生成する電流検出回路と、検出電流を積分し、検出電圧を生成する積分回路と、を備える。
【００２３】
この実施の形態によれば、以下の少なくともひとつの利点を享受できる。
・出力段のトランジスタを、ダイオード接続する必要がなくなるため、ヘッドルームを小さくでき、容量検出の精度を高めることができる。
・駆動回路の応答遅れにより、静電容量の電圧をわずかに鈍らせることが可能である。これにより、充電電流、放電電流の急峻な変化を抑制できるため、信号の伝搬経路上の寄生容量の影響を低減できる。
・駆動回路は、プッシュプル動作が可能であるから、交流ノイズが入力したときに、交流ノイズの影響がそのまま検出電流に現れる。このノイズは、フィルタにより除去しやすく、また、１周期分を積分すればゼロとなるため、ノイズの耐性を高めることができる。
・充電動作と放電動作の両方をセンシングに割り当てることができるため、無駄な電力消費を低減できる。またセンシングの精度を高め、あるいはセンシングの周波数を高めることが可能となる。
【００２４】
制御信号はパルス信号であり、駆動回路は、パルス信号を増幅するアンプを含んでもよい。アンプは、バッファ（ボルテージフォロア）、非反転アンプ、反転アンプのいずれであってもよい。
【００２５】
積分回路は、充電中に得られた検出電流と、放電中に得られた検出電流と、を積分してもよい。
【００２６】
充電中に得られた検出電圧と、放電中に得られた検出電圧と、の差分を演算することにより、静電容量を取得してもよい。
【００２７】
駆動回路は、駆動回路の出力電圧に応じたフィードバック信号が、制御信号と一致するように、出力段のハイサイドトランジスタとローサイドトランジスタを制御する差動入力段と、ハイサイドトランジスタと制御端子が共通に接続される第１トランジスタと、ローサイドトランジスタと制御端子が共通に接続される第２トランジスタと、を含んでもよい。検出電流は、第１トランジスタに流れる電流と第２トランジスタに流れる電流の差分に応じていてもよい。
【００２８】
容量検出回路は、一端が積分回路の入力に接続されるオフセット用のキャパシタをさらに備えてもよい。オフセット用のキャパシタの他端に制御信号に応じた補正信号が印加されてもよい。これにより、検出信号をオフセットすることができる。
【００２９】
容量検出回路は、ひとつの半導体集積回路上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００３０】
本明細書に開示される別の実施の形態は、複数の静電容量を測定可能な半導体装置に関する。半導体装置は、複数の静電容量が接続される複数のセンス端子と、複数のセンス端子に対応する、複数の容量検出回路と、を備えてもよい。
【００３１】
半導体装置は、複数の容量検出回路において得られる複数の検出電流の平均電流を生成する電流平均化回路をさらに備えてもよい。各容量検出回路の積分回路は、対応する検出電流と平均電流の差分を積分してもよい。これにより、各静電容量の相対的な変化量を検出できる。
【００３２】
本明細書に開示される別の実施の形態は、入力装置に関する。入力装置は、複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するタッチ式センサと、複数のセンサ電極の容量を測定する半導体装置と、を備えてもよい。
【００３３】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３５】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３６】
図３は、実施の形態に係る容量検出回路１００の回路図である。容量検出回路１００は自己容量（Self Capacitance）方式によって静電容量Ｃｓを測定し、静電容量Ｃｓを示す検出電圧ＶＯＵＴを生成する。容量検出回路１００は、ひとつの半導体基板に集積化され、センス端子（センスピン）ＳＮＳに静電容量Ｃｓが接続される。
【００３７】
制御信号発生器１１０は、制御信号ＳＣＴＲＬを生成する。制御信号ＳＣＴＲＬは、パルスを用いることができるがその限りでなく、台形波などを用いてもよい。
【００３８】
駆動回路１２０は、プッシュプル形式の出力段１２２を有する。駆動回路１２０は、制御信号ＳＣＴＲＬに応じた駆動電圧ＶＤＲＶを静電容量Ｃｓに印加する。出力段１２２には静電容量Ｃｓの電圧（センス端子の電圧）の変化に応じた駆動電流ＩＤＲＶが流れる。駆動電流ＩＤＲＶは、出力段１２２のハイサイドトランジスタ１２４に流れるソース電流ＩＳＲＣと、ローサイドトランジスタ１２６に流れるシンク電流ＩＳＩＮＫの差分である。
【００３９】
駆動回路１２０は、前段の差動入力段１２８と後段の出力段１２２を含むオペアンプで構成することができる。差動入力段１２８は、駆動電圧ＶＤＲＶに応じたフィードバック信号ＶＦＢが、制御信号ＳＣＴＲＬと一致するように、出力段１２２のハイサイドトランジスタ１２４とローサイドトランジスタ１２６それぞれを制御する。
【００４０】
図４（ａ）〜（ｃ）は、駆動回路１２０の回路図である。図４（ａ）の駆動回路１２０は、バッファアンプ（ボルテージフォロア）であり、オペアンプＯＰＡＭＰ１の出力と反転入力端子が接続され、非反転入力端子に制御信号ＳＣＴＲＬが入力される。
【００４１】
図４（ｂ）の駆動回路１２０は非反転アンプであり、オペアンプＯＰＡＭＰ１に加えて、フィードバック抵抗Ｒ１，Ｒ２を含む。図４（ｃ）の駆動回路１２０は反転アンプであり、オペアンプＯＰＡＭＰ１に加えて、抵抗Ｒ３，Ｒ４を含む。なお、駆動回路１２０の構成はここで例示したものに限定されない。
【００４２】
図３に戻る。電流検出回路１３０は、駆動回路１２０の出力段に流れる駆動電流ＩＤＲＶのレプリカである検出電流ＩＳを生成する。検出電流ＩＳは、駆動電流ＩＤＲＶと等しくてもよいし、スケーリングしてもよい。
【００４３】
電流検出回路１３０は、第１トランジスタ１３２、第２トランジスタ１３４を含む。第１トランジスタ１３２は、ハイサイドトランジスタ１２４と同型のＰチャンネルＭＯＳトランジスタであり、制御端子（ゲート）が共通に接続される。第１トランジスタ１３２には、ハイサイドトランジスタ１２４に流れるソース電流ＩＳＲＣに比例した電流ＩＳＲＣ’＝ｋ×ＩＳＲＣが流れる。第２トランジスタ１３４は、ローサイドトランジスタ１２６と同型であり、制御端子（ゲート）が共通に接続される。第２トランジスタ１３４には、ローサイドトランジスタ１２６に流れるシンク電流ＩＳＩＮＫに比例した電流ＩＳＩＮＫ’＝ｋ×ＩＳＩＮＫが流れる。
【００４４】
第１トランジスタ１３２のドレインと第２トランジスタ１３４のドレインは、電流検出回路１３０の出力ノードに接続される。電流検出回路１３０が生成する検出電流ＩＳは、以下の式で表される。
ＩＳ＝ＩＳＲＣ’−ＩＳＩＮＫ’
【００４５】
積分回路１４０は、検出電流ＩＳを積分し、検出電圧ＶＯＵＴを生成する。積分回路１４０の構成は特に限定されないが、たとえば積分回路１４０は、積分用キャパシタＣＩＮＴと、オペアンプ１４２を含む。積分用キャパシタＣＩＮＴは、オペアンプ１４２の出力と反転入力端子の間に設けられる。
【００４６】
以上が容量検出回路１００の構成である。続いてその動作を説明する。
【００４７】
（第１の動作例）
図５は、図３の容量検出回路１００の第１の動作例を示す波形図である。第１の動作例では、充電中（放電中）に得られた検出電圧ＶＯＵＴ［ｉ］と、放電中（充電中）に得られた検出電圧ＶＯＵＴ［ｉ＋１］と、の差分を演算することにより、静電容量Ｃｓ［ｉ］を取得する。以下、詳しく説明する。
【００４８】
制御信号ＳＣＴＲＬは、ハイとローを繰り返すパルス信号である。駆動回路１２０は、制御信号ＳＣＴＲＬに応じた駆動電圧ＶＤＲＶを、センス端子に発生させる。センス端子に生ずる駆動電圧ＶＤＲＶは、駆動回路１２０の応答遅れにより、制御信号ＳＣＴＲＬより鈍った波形となりうる。
【００４９】
駆動電圧ＶＤＲＶが上昇するとき、駆動回路１２０は、出力電流ＩＤＲＶをソースする（ＩＤＲＶ＞０）。駆動電圧ＶＤＲＶが低下するとき、駆動回路１２０は、出力電流ＩＤＲＶをシンクする（ＩＤＲＶ＜０）。
【００５０】
電流検出回路１３０によって、出力電流ＩＤＲＶのレプリカである検出電流ＩＳが生成される。検出電流ＩＳは、後段の積分回路１４０によって積分され、検出電圧ＶＯＵＴに変換される。制御信号ＳＣＴＲＬのエッジ毎に発生する検出電圧ＶＯＵＴの変化幅ΔＶＯＵＴは、１回の充電動作（あるいは放電動作）において、静電容量Ｃｓに供給される電荷量Ｑを表す。
【００５１】
一方で、１回の充電動作（あるいは放電動作）における駆動電圧ＶＤＲＶの変動幅ΔＶＤＲＶは、ΔＶＤＲＶ＝ＶＤＤ−ＶＨＲ−ＶＦＲで表され、定数とみなすことができる。ＶＨＲは主としてハイサイドトランジスタ１２４の飽和電圧で定まるヘッドルーム電圧であり、ＶＦＲは主としてローサイドトランジスタ１２６の飽和電圧で定まるフットルーム電圧である。
【００５２】
ｉ回目の充電（あるいは放電）時における静電容量をＣｓ［ｉ］とするとき、充電電荷量（あるいは放電電荷量）Ｑ［ｉ］は、Ｑ［ｉ］＝Ｃｓ［ｉ］×ΔＶＤＲＶである。ｉ回目の充電（あるいは放電）において得られる出力電圧ＶＯＵＴの変化幅ΔＶＯＵＴ［ｉ］は、充電電荷量（放電電荷量）を表すから、式（１）が成り立つ。
ΔＶＯＵＴ［ｉ］＝Ｃｓ［ｉ］×ΔＶＤＲＶ      …（１）
ΔＶＤＲＶは定数であるから、ΔＶＯＵＴ［ｉ］は、静電容量Ｃｓ［ｉ］を表す。
【００５３】
以上が容量検出回路１００の第１の動作例である。
【００５４】
続いて容量検出回路１００の利点を説明する。図６（ａ）、（ｂ）は、電圧波形および電流波形の拡大図である。
【００５５】
・第１の利点
図６（ａ）には、センス端子の駆動電圧ＶＤＲＶが示される。比較のために、図１の容量検出回路１０におけるセンス端子の電圧ＶＳＮＳを一点鎖線で示す。センス端子の電圧ＶＳＮＳのヘッドルーム電圧は、トランジスタＭ１のゲートソース間電圧で規定され０．６Ｖ程度であり、電源電圧ＶＤＤが１．５Ｖとすると、センス端子の電圧変化幅ΔＶＳＮＳはＶＤＤ−ＶＨＲ＝０．９Ｖである。
【００５６】
これに対して、図３の容量検出回路１００における駆動電圧ＶＤＲＶのヘッドルーム電圧ＶＨＲは０．１Ｖ程度まで小さくできる。同程度のフットルーム電圧ＶＦＲが導入されるが、それであっても駆動電圧ＶＤＲＶの変化幅ΔＶＤＲＶは、ＶＤＤ−ＶＨＲ−ＶＦＲ＝１．５Ｖ−０．１Ｖ−０．１Ｖ＝１．３Ｖとなり、図１に比べて拡大される。
【００５７】
式（１）から明らかなように、静電容量Ｃｓの検出感度は、ΔＶＤＲＶが大きいほど高くなる。したがって図３の容量検出回路１００によれば、検出感度を高めることができる。
【００５８】
・第２の利点
図６（ｂ）には、駆動電流ＩＤＲＶが示される。比較のために、図１の充電回路２０に流れる充電電流ＩＣＨＧを一点鎖線で示す。この充電電流ＩＣＨＧは非常に急峻であり、高い周波数成分を含む。高周波成分は、充電電流ＩＣＨＧを検出信号ＩＳに変換し、さらに検出信号ＶＯＵＴに変換する過程において寄生のローパスフィルタによりフィルタリングされ、検出精度の低下を招く。
【００５９】
一方、図３の容量検出回路１００では、駆動回路１２０の応答速度の影響で、駆動電圧ＶＤＲＶの変化速度（スルーレート）が制限されており、駆動電流ＩＤＲＶに含まれる周波数成分が、低周波数側にシフトしている。そのため、駆動電流ＩＤＲＶを検出信号ＩＳに変換し、さらに検出信号ＶＯＵＴに変換する過程において、フィルタリングにより失われる成分が少なくなり、検出精度の低下を抑制することができる。なお、制御信号ＳＣＴＲＬの傾きを制限することで、この効果をさらに高めてもよい。
【００６０】
・第３の効果
図１では、充電回路２０は充電動作のみ可能であり、非対称性を有する。この非対称性により、センス端子ＳＮＳに交流のノイズＮが入力されたとき、検出電流ＩＳは、ノイズのうち半波の影響を受けることとなり、したがって、検出電圧ＶＯＵＴにも、ノイズの半波分の影響が現れ、ノイズ成分のフィルタリングが難しくなる。
【００６１】
これに対して、図３では、駆動回路１２０は、プッシュプル動作が可能であるから、交流ノイズが入力したときに、交流ノイズの影響がそのまま検出電流ＩＳに現れる。検出電流ＩＳに含まれるノイズは、フィルタにより除去しやすく、また、１周期分を積分すればゼロとなる。したがって図３の容量検出回路１００によれば、ノイズの耐性を高めることができる。
【００６２】
・第４の効果
図１の容量検出回路１０では、放電はリセットに利用されており、無駄な電力を消費していた。これに対して、図３の容量検出回路１００によれば、図５のように動作させることにより、充電動作と、放電動作それぞれにおいて、静電容量Ｃｓを検出できる。したがって、無駄な電力消費を低減できる。
【００６３】
・第５の効果
また、充電と放電それぞれで静電容量Ｃｓを検出することにより、センシングの周波数を２倍に高めることが可能である。
【００６４】
・第６の効果
駆動回路１２０の出力インピーダンスは、図１の容量検出回路１０における充電回路の出力インピーダンスよりも低くなる。これにより、ノイズ耐性を高めることが可能である。
【００６５】
（第２の動作例）
図７は、図３の容量検出回路１００の第２の動作例を示す波形図である。第２の動作例では、充電と放電の１セットが、１回の検出サイクルとなる。積分回路１４０は、充電中の検出電流ＩＳと、放電中の検出電流ＩＳを、同じ極性で積分する。
【００６６】
１回の充電と１回の放電によって発生する検出電圧ＶＯＵＴの変動幅ΔＶＯＵＴは、静電容量Ｃｓを表す。この例では、１回の検出サイクルごとに、検出電圧ＶＯＵＴを変化させる方向を反転している。
【００６７】
図８は、第２の動作例に対応する積分回路１４０の回路図である。積分回路１４０には、複数のスイッチＳＷ１１〜ＳＷ１４が追加されている。スイッチＳＷ１１〜ＳＷ１４は、積分用キャパシタＣＩＮＴと、オペアンプ１４２の接続を切りかえることができる。
【００６８】
検出電圧ＶＯＵＴを増加させる検出サイクルでは、充電フェーズφ１において、スイッチＳＷ１１，ＳＷ１４がオンとなり、残りのスイッチＳＷ１２，ＳＷ１３がオフとなる。反対に放電フェーズφ２において、スイッチＳＷ１１，ＳＷ１４がオフとなり、残りのスイッチＳＷ１２，ＳＷ１３がオンとなる。
【００６９】
検出電圧ＶＯＵＴを低下させる検出サイクルでは、スイッチの状態を逆とすればよい。
【００７０】
図７では、１回の検出サイクルごとに、検出電圧ＶＯＵＴを変化させる方向を反転しているがその限りでない。１回の検出サイクルが完了するごとに、積分用キャパシタＣＩＮＴの電荷を初期化し、出力電圧ＶＯＵＴをゼロリセットすることで、検出電圧ＶＯＵＴを常に同じ方向に方向させることも可能である。
【００７１】
図９は、変形例に係る容量検出回路１００Ａの回路図である。容量検出回路１００Ａは、図３の容量検出回路１００に加えて、オフセット用のキャパシタＣＯＦＳをさらに備える。オフセット用キャパシタＣＯＦＳの一端は、積分回路１４０の入力に接続され、その他端には、制御信号ＳＣＴＲＬに応じた補正信号が印加される。
【００７２】
オフセット用キャパシタＣＯＦＳを設けることにより、検出信号ＶＯＵＴを、オフセット用キャパシタＣＯＦＳに応じた電圧幅、オフセットすることができる。
【００７３】
たとえば後述するタッチパネルのようなアプリケーションでは、静電容量Ｃｓの容量自体でなく、基準値からの変位量を取得したい場合がある。したがってオフセット用キャパシタＣＯＦＳの容量値を、基準値に対応して規定することにより、変位量を示す検出信号ＶＯＵＴを得ることができる。
【００７４】
あるいは、センス端子ＳＮＳには、静電容量Ｃｓのほか、寄生容量が接続され、その影響を除去したい場合がある。そこで寄生容量に応じてオフセット用キャパシタＣＯＦＳの容量を規定することにより、寄生容量の影響を低減できる。
【００７５】
図１０は、容量検出回路を備える入力装置２００を示す図である。入力装置２００は、タッチ式センサ２１０と、半導体装置３００を備える。たとえばタッチ式センサ２１０は、タッチパネルであり、半導体装置３００は、タッチパネルコントローラであってもよい。
【００７６】
タッチ式センサ２１０は、複数のセンサ電極２１２を含む。ユーザの接触した座標近傍のセンサ電極２１２の静電容量Ｃｓが変化する。半導体装置３００は、複数のセンサ電極２１２それぞれの静電容量Ｃｓを測定し、タッチされたセンサ電極２１２を特定する。
【００７７】
半導体装置３００は、複数のセンス端子ＳＮＳと、複数の容量検出回路１００Ｂと、Ａ／Ｄコンバータ３０２を備える。
【００７８】
容量検出回路１００Ｂ＿＃（＃＝１〜Ｎ）は、対応する静電容量Ｃｓ＃の容量を測定する。Ａ／Ｄコンバータ３０２は、容量検出回路１００Ｂの出力電圧ＶＯＵＴ＃をデジタル値に変換する。
【００７９】
半導体装置３００はさらに、電流平均化回路３１０を備える。電流平均化回路３１０は、複数の容量検出回路１００Ｂにおいて得られる複数の検出電流ＩＳの平均電流ＩＡＶＥを生成する。平均電流ＩＡＶＥは、複数の容量検出回路１００Ｂに戻される。
【００８０】
容量検出回路１００Ｂ＃の積分回路１４０は、対応する検出電流ＩＳ＃と平均電流ＩＡＶＥの差分を積分し、検出電圧ＶＯＵＴ＃を生成する。容量検出回路１００Ｂは、図３の容量検出回路１００を基本と構成することができる。
【００８１】
検出電圧ＶＯＵＴ１〜ＶＯＵＴＮは、Ａ／Ｄコンバータ３０２によってデジタル値ＤＯＵＴ１〜ＤＯＵＴＮに変換される。Ａ／Ｄコンバータ３０２の前段にマルチプレクサ３０４を配置し、時分割でチャンネルを切り替えることで、Ａ／Ｄコンバータ３０２の個数を減らすことができる。
【００８２】
以上が半導体装置３００の構成である。チャンネル数Ｎが大きいとき、タッチの有無にかかわらず、複数のセンサ電極２１２の容量Ｃｓ１〜ＣｓＮの平均値は一定と近似することができ、したがってタッチの有無にかかわらず、平均電流ＩＡＶＥも一定とみなすことができる。したがって検出電流ＩＳ＃と平均電流ＩＡＶＥの差分は、静電容量Ｃｓ＃の非タッチ状態における値（基準値）からの変動量に応じたものとなり、検出電圧ＶＯＵＴ＃は、静電容量Ｃｓ＃の基準値からの変動量を示す。
【００８３】
平均電流ＩＡＶＥを利用することにより、静電容量Ｃｓの変化量を、高精度に検出することができる。
【００８４】
図１１は、図１０の半導体装置３００の一部の回路図である。電流平均化回路３１０は、駆動回路１２０のソース電流ＩＳＲＣの平均電流ＩＳＲＣ（ＡＶＥ）を生成する第１回路３１２と、シンク電流ＩＳＩＮＫの平均電流ＩＳＩＮＫ（ＡＶＥ）を生成する第２回路３１４と、を含む。
【００８５】
第１回路３１２は、トランジスタＭ１１，Ｍ１２，Ｍ１３を含む。トランジスタＭ１１の制御端子は、ハイサイドトランジスタ１２４の制御端子と共通に接続され、ソース電流ＩＳＲＣに比例した検出電流ＩＳＲＣ”を生成する。検出電流ＩＳＲＣ”は、トランジスタＭ１２，Ｍ１３を含むカレントミラー回路３１３の入力側に供給される。カレントミラー回路３１３の制御端子（ゲート）は、他のチャンネルの対応する端子と共通に接続される。その結果、カレントミラー回路３１３の出力側のトランジスタＭ１３には、全チャンネルの検出電流ＩＳＲＣ”の平均電流（ソース平均電流）ＩＳＲＣ（ＡＶＥ）が流れる。ソース平均電流ＩＳＲＣ（ＡＶＥ）は、電流検出回路１３０の出力ノードからシンクされる。
【００８６】
第２回路３１４は、トランジスタＭ２１，Ｍ２２，Ｍ２３を含む。トランジスタＭ２１の制御端子は、ローサイドトランジスタ１２６の制御端子と共通に接続され、シンク電流ＩＳＩＮＫに比例した検出電流ＩＳＩＮＫ”を生成する。検出電流ＩＳＩＮＫ”は、トランジスタＭ２２，Ｍ２３を含むカレントミラー回路３１５の入力側に供給される。カレントミラー回路３１５の制御端子（ゲート）は、他のチャンネルの対応する端子と共通に接続される。その結果、カレントミラー回路３１５の出力側のトランジスタＭ２３には、全チャンネルの検出電流ＩＳＩＮＫ”の平均電流（シンク平均電流）ＩＳＩＮＫ（ＡＶＥ）が流れる。シンク平均電流ＩＳＩＮＫ（ＡＶＥ）は、電流検出回路１３０の出力ノードにソースされる。
【００８７】
電流検出回路１３０および電流平均化回路３１０により生成される差分電流ＩＳ（ＤＩＦＦ）は、以下の式で与えられる。
ＩＳ（ＤＩＦＦ）＝（ＩＳＲＣ’−ＩＳＩＮＫ’）−（ＩＳＲＣ（ＡＶＥ）−ＩＳＩＮＫ（ＡＶＥ））
ここで、右辺第１項は、駆動電流ＩＤＲＶの検出電流ＩＳ＝ＩＳＲＣ’−ＩＳＲＣ’である。また右辺第２項は、検出電流ＩＳの平均電流ＩＳ（ＡＶＥ）である。したがって、図１１の構成によれば、各チャンネルにおいて、検出電流ＩＳと、全チャンネルの検出電流ＩＳの平均値ＩＳ（ＡＶＥ）の差分電流ＩＳ（ＤＩＦＦ）にもとづく容量検出が可能となる。
【００８８】
図１２は、図１０の入力装置２００を備える電子機器９００のブロック図である。電子機器６００は、携帯電話端末、パーソナルコンピュータ、タブレット端末、デジタルスチルカメラ、ポータブル音楽プレイヤ−、リモコンなど、が例示される。
【００８９】
電子機器９００は、入力装置２００に加えて、ＤＳＰ（Digital Signal Processor）９０２およびＬＣＤ（Liquid Crystal Display）９０４を備える。入力装置２００は、タッチパネルであるタッチ式センサ２１０と、タッチパネルの制御ＩＣである半導体装置３００を備える。タッチ式センサ２１０は、規則的に配置された複数のセンサ電極（図１２には不図示）を含む。たとえばセンサ電極は、Ｙ方向に伸び、Ｘ方向に隣接する複数のＸ側電極と、Ｘ方向に伸び、Ｙ方向に隣接する複数のＹ側電極と、を含む。半導体装置３００は、複数のＸ側電極の容量変化にもとづいて、タッチされた点のＸ座標を判定し、複数のＹ側電極の容量変化にもとづいて、タッチされた点のＹ座標を判定する。タッチされた点の座標情報はＤＳＰ９０２に供給される。
【００９０】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００９１】
実施の形態においては、容量検出回路１００を静電容量の変化を利用した入力装置に適用した場合について説明したが、容量検出回路１００の用途はこれに限定されるものではない。たとえば、キャパシタ型マイクロフォンなど、ダイアフラム電極とバックプレート電極によってキャパシタが形成され、音圧によりキャパシタの静電容量が変化するようなマイクロフォンに適用することができる。
【符号の説明】
【００９２】
１００  容量検出回路
１１０  制御信号発生器
１２０  駆動回路
１２２  出力段
１２４  ハイサイドトランジスタ
１２６  ローサイドトランジスタ
１２８  差動入力段
１３０  電流検出回路
１３２  第１トランジスタ
１３４  第２トランジスタ
１４０  積分回路
１４２  オペアンプ
２００  入力装置
２１０  タッチ式センサ
２１２  センサ電極
３００  半導体装置
９００  電子機器
９０２  ＤＳＰ
９０４  ＬＣＤ
Ｃｓ  静電容量
ＣＩＮＴ  積分用キャパシタ
【図１】
2019143998.tif 000003
【図２】
2019143998.tif 000004
【図３】
2019143998.tif 000005
【図４】
2019143998.tif 000006
【図５】
2019143998.tif 000007
【図６】
2019143998.tif 000008
【図７】
2019143998.tif 000009
【図８】
2019143998.tif 000010
【図９】
2019143998.tif 000011
【図１０】
2019143998.tif 000012
【図１１】
2019143998.tif 000013
【図１２】
2019143998.tif 000014