(57)【要約】【課題】高い気密性を有する電子デバイスおよび電子デバイスの製造方法を提供する。【解決手段】電子デバイス１は、素子基板１０の第１の主面１０ａと、第１の主面１０ａに接合される蓋部２０と、によって構成される収容空間Ｓに、素子部１３が収容されている電子デバイス１であって、素子基板１０の第１の主面１０ａとは反対の第２の主面１０ｂ側に開口を備える凹部１７と、凹部１７の底部１７ａと第１の主面１０ａとで構成されるメンブレン部１５と、を有し、メンブレン部１５は、メンブレン部１５を貫通する封止孔１４を備え、メンブレン部１５の第１の主面１０ａ側である第１の面１５ａおよび封止孔１４は、多孔質の第１の封止部３０で覆われており、メンブレン部１５の第２の主面１０ｂ側である第２の面１５ｂ（凹部１７の底部１７ａ）および第１の封止部３０の第２の主面１０ｂ側の封止部面３０ａは、第２の封止部４０で覆われている。【選択図】図２
2019062418.tif 000002
【特許請求の範囲】
【請求項１】
素子基板の第１の主面と、前記第１の主面に接合される蓋部と、によって構成される収容空間に、素子部が収容されている電子デバイスであって、
前記素子基板の前記第１の主面とは反対の第２の主面側に開口を備える凹部と、前記凹部の底部と前記第１の主面とで構成されるメンブレン部と、を有し、
前記メンブレン部は、前記メンブレン部を貫通する封止孔を備え、
前記メンブレン部の前記第１の主面側である第１の面および前記封止孔は、多孔質の第１の封止部で覆われており、
前記メンブレン部の前記第２の主面側である第２の面（前記凹部の底部）および前記第１の封止部の前記第２の主面側の封止部面は、第２の封止部で覆われている、
ことを特徴とする電子デバイス。
【請求項２】
前記第１の封止部は、酸化アルミニウムのスパッタ膜であることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記第２の封止部は、金属膜又は金属酸化膜であることを特徴とする請求項１又は請求項２に記載の電子デバイス。
【請求項４】
前記金属膜が前記第２の主面に配設される導電膜から延設されていることを特徴とする請求項３に記載の電子デバイス。
【請求項５】
素子部が形成されたＳＯＩ基板を準備する基板準備工程と、
前記ＳＯＩ基板の前記素子部が形成されている側の第１の主面に、多孔質の第１の封止部を形成する第１の封止部形成工程と、
前記ＳＯＩ基板の前記第１の主面に、前記素子部の収容空間を構成する蓋部を接合する蓋部接合工程と、
平面視における前記ＳＯＩ基板の前記第１の封止部の形成領域内に、前記ＳＯＩ基板の前記第１の主面と反対の第２の主面側に開口し、前記ＳＯＩ基板によるメンブレン部を構成する凹部を形成する凹部形成工程と、
前記ＳＯＩ基板の前記第１の主面と反対の第２の主面側から前記凹部の底部の一部を除去し、前記メンブレン部に封止孔を形成する封止孔形成工程と、
前記収容空間を所定の空間環境とし、前記封止孔を金属の第２の封止部で気密封止する封止工程と、を含む、
ことを特徴とする電子デバイスの製造方法。
【請求項６】
前記封止工程は、前記第２の主面側に導電膜を形成する導電膜形成工程を含むことを特徴とする請求項５に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスおよび電子デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体基板を用いて形成する、例えばトランジスター等の素子を含む半導体装置や電子デバイスにおいて、素子の周囲の空洞を密閉する方法として、特許文献１では、素子とメッシュ構造のフィルターとを形成した半導体基板に、素子との間に空洞を形成しつつ、素子を覆うカバー膜を設け、半導体基板の裏面側からフィルターに達するバイアホールに、半導体基板の裏面側からバイアホールを介してフィルターを覆う薄膜を形成することで、素子周囲の空洞を密閉性良く短時間で密閉する半導体装置の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７０５８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の製造方法では、素子周囲の空洞を密閉するためにバイアホールを介してメッシュ構造のフィルターを覆う薄膜を形成する際に、封止用の薄膜がフィルターのメッシュ部から空洞内に入り込み、素子表面に付着し、特性が劣化してしまうという課題があった。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００６】
［適用例１］本適用例に係る電子デバイスは、素子基板の第１の主面と、前記第１の主面に接合される蓋部と、によって構成される収容空間に、素子部が収容されている電子デバイスであって、前記素子基板の前記第１の主面とは反対の第２の主面側に開口を備える凹部と、前記凹部の底部と前記第１の主面とで構成されるメンブレン部と、を有し、前記メンブレン部は、前記メンブレン部を貫通する封止孔を備え、前記メンブレン部の前記第１の主面側である第１の面および前記封止孔は、多孔質の第１の封止部で覆われており、前記メンブレン部の前記第２の主面側である第２の面（前記凹部の底部）および前記第１の封止部の前記第２の主面側の封止部面は、第２の封止部で覆われている、ことを特徴とする。
【０００７】
本適用例によれば、素子基板と蓋部とによって構成される収容空間を、素子基板に設けられた封止孔を収容空間側から多孔質の第１の封止部で覆い、第１の封止部の封止孔側の封止部面を金属の第２の封止部で覆うことにより、気密封止することができる。なお、封止孔を収容空間側から塞ぐ第１の封止部が多孔質であるため、第２の封止部の粒子が第１の封止部の内部を通り、収容空間まで達することができない。つまり、第１の封止部が複雑に繋がった多数の細孔により構成されている。そのため、第２の封止部を成膜中に、第２の封止部の粒子が第１の封止部を構成する多数の細孔に付着するので、収容空間に入り込むことがない。従って、収容空間を気密封止する際に、第２の封止部の粒子が素子部に付着し、素子部の特性が劣化することを低減することができ、安定な特性を有する電子デバイスを得ることができる。
【０００８】
［適用例２］上記適用例に記載の電子デバイスにおいて、前記第１の封止部は、酸化アルミニウムのスパッタ膜であることが好ましい。
【０００９】
本適用例によれば、第１の封止部が酸化アルミニウムであるため、酸化アルミニウムをスパッタリングすることで、容易に多孔質の酸化アルミニウムのスパッタ膜を形成することができる。
【００１０】
［適用例３］上記適用例に記載の電子デバイスにおいて、前記第２の封止部は、金属膜又は金属酸化膜であることが好ましい。
【００１１】
本適用例によれば、第２の封止部が、金属膜又は金属酸化膜であるため、緻密な膜を容易に形成することができ、収容空間を高い気密性で維持することができる。
【００１２】
［適用例４］上記適用例に記載の電子デバイスにおいて、前記金属膜が前記第２の主面に配設される導電膜から延設されていることが好ましい。
【００１３】
本適用例によれば、第２の主面に配設される導電膜の形成と同時に収容空間を気密封止する第２の封止部を形成することができ、高い生産性を得ることができる。
【００１４】
［適用例５］本適用例に係る電子デバイスの製造方法は、素子部が形成されたＳＯＩ基板を準備する基板準備工程と、前記ＳＯＩ基板の前記素子部が形成されている側の第１の主面に、多孔質の第１の封止部を形成する第１の封止部形成工程と、前記ＳＯＩ基板の前記第１の主面に、前記素子部の収容空間を構成する蓋部を接合する蓋部接合工程と、平面視における前記ＳＯＩ基板の前記第１の封止部の形成領域内に、前記ＳＯＩ基板の前記第１の主面と反対の第２の主面側に開口し、前記ＳＯＩ基板によるメンブレン部を構成する凹部を形成する凹部形成工程と、前記ＳＯＩ基板の前記第１の主面と反対の第２の主面側から前記凹部の底部の一部を除去し、前記メンブレン部に封止孔を形成する封止孔形成工程と、前記収容空間を所定の空間環境とし、前記封止孔を金属の第２の封止部で気密封止する封止工程と、を含む、ことを特徴とする。
【００１５】
本適用例によれば、素子部が形成されたＳＯＩ基板に多孔質の第１の封止部を形成し、蓋部を接合した後にＳＯＩ基板の第１の封止部と重なる位置に封止孔を形成し、封止孔を第２の封止部で覆うことで、ＳＯＩ基板と蓋部とによって構成され、素子部が収容される収容空間を気密封止することができる。なお、第１の封止部が多孔質であるため、封止孔を金属の第２の封止部で気密封止する際に、金属の第２の封止部が第１の封止部の内部を通り、収容空間まで達することができない。つまり、第１の封止部が複雑に繋がった多数の細孔により構成されている。そのため、第２の封止部を成膜中に、第２の封止部の粒子が第１の封止部を構成する多数の細孔に付着するので、収容空間に入り込むことがない。従って、収容空間を気密封止する際に、第２の封止部の粒子が素子部に付着し、素子部の特性が劣化することを低減することができ、安定な特性を有する電子デバイスを製造することができる。
【００１６】
［適用例６］上記適用例に記載の電子デバイスの製造方法において、前記封止工程は、前記第２の主面側に導電膜を形成する導電膜形成工程を含む、ことが好ましい。
【００１７】
本適用例によれば、第２の主面に形成される導電膜の形成と同時に収容空間を気密封止する第２の封止部を形成することができ、高い生産性を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態に係る電子デバイスの蓋部を省略した平面外観図。
【図２】図１中のＡ−Ａ線の断面を示す断面図。
【図３】図２中のＢ部の部分拡大図。
【図４】第１実施形態に係る電子デバイスの製造方法を示すフローチャート図。
【図５】第１実施形態に係る電子デバイスの製造工程を示す断面図。
【図６】第１実施形態に係る電子デバイスの製造工程を示す断面図。
【図７】第１実施形態に係る電子デバイスの製造工程を示す断面図。
【図８】第１実施形態に係る電子デバイスの製造工程を示す断面図。
【図９】第１実施形態に係る電子デバイスの製造工程を示す断面図。
【図１０】第１実施形態に係る電子デバイスの製造工程を示す断面図。
【図１１】第２実施形態に係る電子デバイスの構造を示す断面図。
【図１２】第２実施形態に係る電子デバイスの製造方法を示すフローチャート図。
【図１３】第３実施形態に係る電子デバイスの構造を示す断面図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際の構成要素とは適宜に異ならせて記載する場合がある。
【００２０】
＜第１実施形態＞
［電子デバイスの構造］
先ず、第１の実施形態に係る電子デバイス１について、図１、図２、および図３を参照して説明する。
図１は、第１の実施形態に係る電子デバイス１の蓋部２０を省略した平面外観図であり、図２は、図１中のＡ−Ａ線の断面を示す断面図であり、図３は、図２中のＢ部の部分拡大図である。なお、図１〜図３、および以下に示す図５〜図１１、図１３では、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、Ｚ軸を図示している。
【００２１】
図２および図３に示すように第１実施形態に係る電子デバイス１は、単結晶シリコンのシリコン基板層とシリコン層との間に、酸化シリコン層が挿入された、いわゆるＳＯＩ（Silicon on Insulator）基板、あるは単結晶シリコンを主材料とするシリコン基板などの半導体基板を基板材料Ｍ（図示しない）として形成される素子基板１０と、素子基板１０の第１の主面１０ａに接合される蓋部２０と、を備えている。
【００２２】
蓋部２０は、素子基板１０の第１の主面１０ａに対向する側に蓋部キャビティー２１を有し、素子基板１０の第１の主面１０ａと蓋部２０の接合面２０ａとが接合されることにより収容空間Ｓの一部を構成する。蓋部２０の材料は特に限定は無いが、ガラスが好適に用いられる。
【００２３】
素子基板１０は、ＳＯＩ基板の酸化シリコン（ＳｉＯ2）層と、シリコン（Ｓｉ）層と、が積層された素子形成層１１と、シリコン（Ｓｉ）層の基部１２と、により構成される。素子基板１０は、いわゆるＭＥＭＳ（Micro Electro Mechanical System）によって形成される、例えば振動子であるような素子部１３が形成され、素子部１３の形成領域の基部１２には基部キャビティー１６が形成され、基部キャビティー１６と、蓋部２０の蓋部キャビティー２１と、によって素子部１３を収容する収容空間Ｓが構成される。
【００２４】
素子基板１０の基部キャビティー１６の外郭部における第１の主面１０ａには、多孔質の第１の封止部３０が設けられている。また、素子基板１０と蓋部２０とが重なる方向からの平面視で（Ｚ軸方向から見て）、素子基板１０の第１の封止部３０と重なる領域には、第１の主面１０ａとは反対の第２の主面１０ｂ側に開口する凹部１７が設けられており、凹部１７の底部１７ａと第１の主面１０ａとで構成されるメンブレン部１５を有している。つまり、メンブレン部１５は、素子形成層１１に形成されており、中央部にメンブレン部１５を貫通する封止孔１４が設けられている。
【００２５】
メンブレン部１５の、第１の主面１０ａ側である第１の面１５ａおよび封止孔１４は、多孔質の第１の封止部３０で覆われており、メンブレン部１５の第２の主面１０ｂ側である第２の面１５ｂ（凹部１７の底部１７ａ）および第１の封止部３０の第２の主面１０ｂ側の封止部面３０ａは、金属の第２の封止部４０で覆われている。
【００２６】
第１の主面１０ａにおいて、平面視で（Ｚ軸方向から見て）、第１の封止部３０、封止孔１４、および凹部１７の平面形状は、図１に示すように、矩形である。なお、本実施形態に係る電子デバイス１では、第１の封止部３０、封止孔１４、および凹部１７の平面形状が矩形である形態を例示するが、これに限定されず、多角形や円形や楕円形でも構わない。また、それぞれが重なり合う第１の封止部３０、封止孔１４、および凹部１７が１か所、形成されている形態を例示するが、これに限定されず、複数形成されていても良い。
【００２７】
第１の封止部３０を構成する材料は、酸化アルミニウムが好ましく、第１の封止部３０は、酸化アルミニウムをスパッタリングすることで形成されている。そのため、多数の細孔を有する多孔質の酸化アルミニウムのスパッタ膜を容易に形成することができる。なお、第１の封止部３０が多数の細孔により構成されているため、収容空間Ｓの圧力と収容空間Ｓ外部と圧力とを同一とすることができ、例えば、電子デバイス１を減圧雰囲気中で第２の封止部４０を成膜することで、収容空間Ｓを減圧雰囲気で気密封止することができる。また、第１の封止部３０は、収容空間Ｓへ通じる細孔が複雑に繋がって形成されている。そのため、第２の封止部４０を成膜中に、第２の封止部の粒子が第１の封止部３０を構成する多数の細孔に付着するので、第２の封止部の粒子が収容空間に入り込むことを防止することができる。
【００２８】
第２の封止部４０を構成する材料は、金属膜又は金属酸化膜が好ましい。金属膜は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｐｔ等の金属であり、金属酸化膜は、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、Ｉｎ3Ｏ3、ＳｎＯ2、Ｓｂ含有ＳｎＯ2、Ａｌ含有ＺｎＯ等の酸化物系導電材料等であることが好適である。第２の封止部４０が金属膜又は金属酸化膜であるため、緻密な膜を容易に形成することができる。そのため、封止孔１４における第１の封止部３０の封止部面３０ａに点在する細孔に第２の封止部４０の緻密な膜が入り込み、第１の封止部３０の細孔を塞ぎ、その後、第２の封止部４０が封止部面３０ａの上に積層されて封止孔１４を塞ぐことで、収容空間Ｓを気密封止することができる。
【００２９】
上述したように、第１実施形態に係る電子デバイス１では、素子基板１０と蓋部２０とによって構成される収容空間Ｓを、素子基板１０に設けられた封止孔１４を収容空間Ｓ側から多孔質の第１の封止部３０で覆い、第１の封止部３０の封止孔１４側の封止部面３０ａを金属の第２の封止部４０で覆うことにより、気密封止することができる。なお、封止孔１４を収容空間Ｓ側から塞ぐ第１の封止部３０が多孔質であるため、金属の第２の封止部４０が第１の封止部３０の内部を通り、収容空間Ｓまで達することができない。つまり、第１の封止部３０が複雑に繋がった多数の細孔により構成されている。そのため、第２の封止部４０を成膜中に、第２の封止部の粒子が第１の封止部３０を構成する多数の細孔に付着するので、収容空間Ｓに入り込むことがない。従って、収容空間Ｓを気密封止する際に、第２の封止部４０の粒子が素子部１３に付着し、素子部１３の特性が劣化することを低減することができ、安定な特性を有する電子デバイス１を得ることができる。
【００３０】
また、第１の封止部３０が酸化アルミニウムであるため、酸化アルミニウムをスパッタリングすることで、容易に多孔質の酸化アルミニウムのスパッタ膜を形成することができる。また、スパッタリング以外の真空成膜方法を適宜用い、用いる材料も好適に選定しても良い。
【００３１】
また、第２の封止部４０が、金属膜又は金属酸化膜であるため、緻密な膜を容易に形成することができ、収容空間Ｓを高い気密性で維持することができる。
【００３２】
［電子デバイスの製造方法］
次に、第１実施形態に係る電子デバイス１の製造方法について、図４〜図１０を参照して説明する。
図４は、第１実施形態に係る電子デバイス１の製造方法を示すフローチャート図であり、図５〜図１０は、第１実施形態に係る電子デバイス１の製造工程を示す断面図である。
【００３３】
〔基板準備工程〕
先ず、基板準備工程（Ｓ１）として、ＳＯＩ基板を基板材料Ｍ（図示しない）として、図５に示すように素子部１３が形成された素子基板１０を準備する。素子基板１０には、素子形成層１１に素子部１３が形成され、素子部１３の形成領域の基部１２には基部キャビティー１６が形成されている。
【００３４】
〔第１の封止部形成工程〕
基板準備工程（Ｓ１）によって準備された素子基板１０に対して第１の封止部形成工程（Ｓ２）が実行される。第１の封止部形成工程（Ｓ２）は、図６に示すように、後述する封止孔形成工程（Ｓ５）において形成される封止孔を囲うように平面形状の多孔質の第１の封止部３０が形成される。第１の封止部３０は、多孔質を有する酸化アルミニウムなどが好適に用いられる。第１の封止部３０は、酸化アルミニウムを第１の主面１０ａの上にスパッタリング法により成膜された後に、フォトリソグラフィ法などによってパターニング形成されたレジストマスクを用いて所定の形状に形成される。
【００３５】
〔蓋部接合工程〕
蓋部接合工程（Ｓ３）では、素子基板１０の第１の主面１０ａに、蓋部２０の接合面２０ａを配置し、素子基板１０の第１の主面１０ａに蓋部２０を接合する。蓋部２０は、本例ではガラス製の蓋部を用いる場合を例示するが、これに限定されず、例えばセラミックス、金属などであっても良い。
【００３６】
図７に示すように、蓋部２０は一方の側に蓋部キャビティー２１を有し、蓋部キャビティー２１を素子基板１０に対向させるように蓋部２０を配置させて素子基板１０に接合させることにより、蓋部キャビティー２１と、基部１２の基部キャビティー１６と、によって素子部１３を収容する収容空間Ｓが構成される。
【００３７】
蓋部２０と、素子基板１０と、の接合は、蓋部２０の接合面２０ａと、素子基板１０の第１の主面１０ａと、を例えば蓋部２０にホウ珪酸ガラスを用い、シリコンを主成分とする素子基板１０とを陽極接合する方法、あるいは、蓋部２０の接合面２０ａと、素子基板１０の第１の主面１０ａと、の間に低融点ガラス紛体を介して、融着接合させる方法、などが好適に用いられる。
【００３８】
〔凹部形成工程〕
凹部形成工程（Ｓ４）は、図８に示すように、素子基板１０と蓋部２０とが重なる方向からの平面視（Ｚ軸方向から見て）における素子基板１０の第１の封止部３０の形成領域内に、基部１２を形成するシリコンを素子形成層１１に至るまでエッチングによって除去し、素子基板１０の第１の主面１０ａと反対の第２の主面１０ｂ側に開口し、素子基板によるメンブレン部１５を構成する凹部１７を形成する。凹部１７を形成することで、素子形成層１１によるメンブレン部１５が形成され、凹部１７の底部１７ａにメンブレン部１５の第２の面１５ｂが現れる。
【００３９】
〔封止孔形成工程〕
封止孔形成工程（Ｓ５）は、図９に示すように、平面視で（Ｚ軸方向から見て）、第１の封止部３０と凹部１７との重なる領域の素子形成層１１を形成する酸化シリコンおよびシリコンを第１の封止部３０に至るまでエッチングによって除去し、封止孔１４を形成する。つまり、メンブレン部１５の第２の面１５ｂ（凹部１７の底部１７ａ）の一部をエッチングして除去することで、メンブレン部１５に封止孔１４を形成する。
【００４０】
〔封止工程〕
次に、収容空間Ｓの空間環境を所定の環境に維持する封止工程（Ｓ６）が実行される。封止工程（Ｓ６）では、収容空間Ｓと、収容空間Ｓの外部と、の間に配設される多孔質の第１の封止部３０と封止孔１４とを介して、収容空間Ｓの内部空間の気体、例えば空気、を抜気し、収容空間Ｓを減圧状態に保持する。
【００４１】
その後、図１０に示すように、封止工程（Ｓ６）は、収容空間Ｓの所望の空間環境である減圧雰囲気状態を保持したまま、封止孔１４を覆うように第２の主面１０ｂ側から第２の封止部４０を形成し、収容空間Ｓが気密封止され、第１実施形態に係る電子デバイス１が得られる。具体的には、収容空間Ｓ内を減圧雰囲気状態として、メンブレン部１５の第２の主面１０ｂ側である第２の面１５ｂと、メンブレン部１５の上に形成されている第１の封止部３０の封止部面３０ａとを、スパッタリング法により形成した第２の封止部４０で覆うことにより、収容空間Ｓが気密封止される。
【００４２】
ここで、第２の封止部４０は、金属膜又は金属酸化膜が好ましい。金属膜は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｐｔ等の金属であり、金属酸化膜は、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、Ｉｎ3Ｏ3、ＳｎＯ2、Ｓｂ含有ＳｎＯ2、Ａｌ含有ＺｎＯ等の酸化物系導電材料等であることが好適である。
【００４３】
以上の工程により、高い気密性を有する電子デバイス１を製造することができる。
【００４４】
上述したように、第１実施形態に係る電子デバイス１において、素子部１３が形成された素子基板１０（ＳＯＩ基板）に多孔質の第１の封止部３０を形成し、蓋部２０を接合した後に素子基板１０の第１の封止部３０と重なる位置に封止孔１４を形成し、封止孔１４を第２の封止部４０で覆うことで、素子基板１０と蓋部２０とによって構成され、素子部１３が収容される収容空間Ｓを気密封止することができる。なお、第１の封止部３０が多孔質であるため、封止孔１４を金属の第２の封止部４０で気密封止する際に、金属の第２の封止部４０が第１の封止部３０の内部を通り、収容空間Ｓまで達することができない。つまり、第１の封止部３０が多数の細孔により構成されているため、収容空間Ｓへ直線的に連通する細孔が形成され難い。そのため、金属の第２の封止部４０が成膜中に第１の封止部３０を構成する多数の細孔に付着するので、収容空間Ｓに入り込むことがない。従って、収容空間Ｓを気密封止する際に、第２の封止部４０が素子部１３に付着し、素子部１３の特性が劣化することを低減することができ、安定な特性を有する電子デバイス１を製造することができる。
【００４５】
＜第２実施形態＞
［電子デバイスの構造］
次に、第２実施形態に係る電子デバイス１ａについて、図１１を参照して説明する。
図１１は、第２実施形態に係る電子デバイス１ａの構造を示す断面図である。なお、第２実施形態に係る電子デバイス１ａは、第１実施形態に係る電子デバイス１に備える第２の封止部４０の形態が異なり、その他の構成要素は同じである。従って、第２実施形態に係る電子デバイス１ａの説明には、第１実施形態に係る電子デバイス１と同じ構成要素には同じ符号を付し、説明は省略する。
【００４６】
第２実施形態に係る電子デバイス１ａは、図１１に示すように、メンブレン部１５に設けられた封止孔１４を気密封止する第２の封止部４０ａが形成されている。第２の封止部４０ａは、素子基板１０の第２の主面１０ｂ側に形成された導電膜５０が、基部１２の凹部１７まで延設されて形成されている。つまり、第２の封止部４０ａと導電膜５０とは電気的に接続されおり、同一の材料で構成することができる。
なお、第２の主面１０ｂ側に形成された導電膜５０は、素子基板１０の第２の主面１０ｂを実装基板に対向して実装した際に、実装基板からのノイズをシールドするためのものであり、収容空間Ｓに収容された素子部１３への外部ノイズの影響を低減することができる。
【００４７】
導電膜５０を構成する材料は、金属膜が好ましく、例えば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｐｔ等の金属がスパッタリング法によって成膜されるのが好適である。
【００４８】
上述したように、第２実施形態に係る電子デバイス１ａでは、封止孔１４を気密封止する第２の封止部４０ａが導電膜５０から延設されて形成されている。そのため、第２の主面１０ｂに配設される導電膜５０の形成と同時に収容空間Ｓを気密封止する第２の封止部４０ａを形成することができ、高い生産性を得ることができる。
【００４９】
［電子デバイスの製造方法］
次に、第２実施形態に係る電子デバイス１ａの製造方法について、図１２を参照して説明する。
図１２は、第２実施形態に係る電子デバイス１ａの製造方法を示すフローチャート図である。なお、第２実施形態に係る電子デバイス１ａの製造方法は、第１実施形態に係る電子デバイス１の製造方法における封止工程（Ｓ６）が異なる。従って、第１実施形態と同じ製造方法である基板準備工程（Ｓ１）〜封止孔形成工程（Ｓ５）の説明は省略する。
【００５０】
〔封止工程〕
第２実施形態としての電子デバイス１ａの製造方法における封止工程（Ｓ６０）は、図１２に示すように、導電膜形成工程（Ｓ６１）を含んでいる。
【００５１】
〔導電膜形成工程〕
導電膜形成工程（Ｓ６１）は、導電膜５０、例えば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｐｔ等の金属を、素子基板１０の第２の主面１０ｂ側からスパッタリングし、素子基板１０の第２の主面１０ｂ、メンブレン部１５の第２の面１５ｂ、および第１の封止部３０の封止部面３０ａの上に積層することで、メンブレン部１５に設けられた封止孔１４を気密封止する第２の封止部４０ａを形成することができる。
【００５２】
上述したように、第２実施形態に係る電子デバイス１ａの製造方法において、封止工程（Ｓ６０）の製造方法では，導電膜５０を形成する導電膜形成工程（Ｓ６１）によって、素子基板１０の第２の主面１０ｂに導電膜５０を形成する際に、メンブレン部１５に設けられた封止孔１４を覆う第２の封止部４０ａを同時に形成することができる。従って、高い気密性を有する電子デバイス１ａを高い生産性で製造することができる。
【００５３】
＜第３実施形態＞
［電子デバイスの構造］
次に、第３実施形態に係る電子デバイス１ｂについて、図１３を参照して説明する。
図１３は、第３実施形態に係る電子デバイス１ｂの構造を示す断面図である。なお、第３実施形態に係る電子デバイス１ｂは、第１実施形態に係る電子デバイス１に備える凹部１７の形態が異なり、その他の構成要素は同じである。従って、第３実施形態に係る電子デバイス１ｂの説明には、第１実施形態に係る電子デバイス１と同じ構成要素には同じ符号を付し、説明は省略する。
【００５４】
第３実施形態に係る電子デバイス１ｂは、図１３に示すように、素子基板１０に設けられた凹部１７ｂが、第１の主面１０ａ側から第２の主面１０ｂに向かって広がるテーパー部を有している。なお、本実施形態では、テーパー部が凹部１７ｂに設けられているが、凹部１７ｂの途中から設けられていても構わない。また、封止孔１４に設けられていても構わない。
【００５５】
上述したように、第３実施形態に係る電子デバイス１ｂでは、凹部１７ｂが第２の主面１０ｂに向かって広がるテーパー部を有しているので、第２の主面１０ｂ側から第２の封止部４０を成膜し、メンブレン部１５に設けられた封止孔１４を気密封止する際に、第２の封止部４０を封止孔１４へ到達させ易くなり、高い気密性を有する電子デバイス１ｂを得ることができる。
【符号の説明】
【００５６】
１，１ａ，１ｂ…電子デバイス、１０…素子基板、１０ａ…第１の主面、１０ｂ…第２の主面、１１…素子形成層、１２…基部、１３…素子部、１４…封止孔、１５…メンブレン部、１５ａ…第１の面、１５ｂ…第２の面、１６…基部キャビティー、１７，１７ｂ…凹部、１７ａ…底部、２０…蓋部、２０ａ…接合面、２１…蓋部キャビティー、３０…第１の封止部、３０ａ…封止部面、４０，４０ａ…第２の封止部、５０…導電膜、Ｓ…収容空間。
【図１】
2019062418.tif 000003
【図２】
2019062418.tif 000004
【図３】
2019062418.tif 000005
【図４】
2019062418.tif 000006
【図５】
2019062418.tif 000007
【図６】
2019062418.tif 000008
【図７】
2019062418.tif 000009
【図８】
2019062418.tif 000010
【図９】
2019062418.tif 000011
【図１０】
2019062418.tif 000012
【図１１】
2019062418.tif 000013
【図１２】
2019062418.tif 000014
【図１３】
2019062418.tif 000015