(57)【要約】【課題】低輝度設定条件下においても表示品質の低下を抑制する表示装置を提供する。【解決手段】表示装置は、複数の画素が第１方向及び第１方向とは異なる第２方向に並ぶ表示部と、制御部と、を有する。制御部は、駆動トランジスタに第２電位を供給し、駆動トランジスタのゲートに初期化電位Ｖｉｎｉを書き込んだ後、第２電位の供給を遮断し、駆動トランジスタのゲートに映像信号に基づく映像書き込み電位の書き込みを行う。映像信号の輝度に対する輝度設定値Ｌｓｅｔが小さいほど、駆動トランジスタのソースとゲートとの間の電位差が大きくなるように、初期化電位Ｖｉｎｉを設定する。【選択図】図７Ｃ
2019101098.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が第１方向及び前記第１方向とは異なる第２方向に並ぶ表示部と、制御部と、を有し、
前記画素は、電流を流すことにより発光する発光素子と、駆動トランジスタと、遮断トランジスタと、保持容量と、を有し、
前記発光素子の一方の端子は、前記駆動トランジスタのソースまたはドレインのいずれか一方に接続され、前記発光素子の他方の端子には、第１電位が供給され、
前記駆動トランジスタのソースまたはドレインのいずれか他方には、前記遮断トランジスタを介して、前記第１電位よりも高い第２電位が供給され、
前記遮断トランジスタは、前記駆動トランジスタへの前記第２電位の供給あるいは遮断を行い、
前記保持容量は、前記駆動トランジスタのソースとゲートとの間に接続され、
前記制御部は、
前記遮断トランジスタをオン制御することによって前記駆動トランジスタに前記第２電位を供給し、前記駆動トランジスタのゲートに初期化電位を書き込んだ後、前記遮断トランジスタをオフ制御することによって前記第２電位の供給を遮断し、前記駆動トランジスタのゲートに映像信号に基づく映像書き込み電位の書き込みを行い、前記映像信号の輝度に対する輝度設定値が小さいほど、前記駆動トランジスタのソースとゲートとの間の電位差が大きくなるように、前記初期化電位を設定する
表示装置。
【請求項２】
前記制御部は、
前記駆動トランジスタのゲートに前記映像書き込み電位を供給した後の前記発光素子の発光可能期間において、前記映像書き込み電位に応じた強度で前記発光素子を発光させる発光期間と、前記発光素子への電流の供給を強制的に停止する非発光期間とが設けられ、
前記発光期間において、前記遮断トランジスタをオン制御して前記第２電位を供給し、前記非発光期間において、前記遮断トランジスタをオフ制御して前記第２電位の供給を遮断し、前記輝度設定値が小さいほど、前記発光可能期間に対する前記非発光期間の比率を大きくする
請求項１に記載の表示装置。
【請求項３】
前記制御部は、
前記輝度設定値のしきい値が設定され、
前記輝度設定値が前記しきい値よりも大きい場合に前記駆動トランジスタのゲートに書き込む前記初期化電位によって生じる前記駆動トランジスタのソースとゲートとの間の電位差よりも、前記輝度設定値が前記しきい値以下である場合に前記駆動トランジスタのゲートに書き込む前記初期化電位によって生じる前記駆動トランジスタのソースとゲートとの間の電位差が大きくなるように、前記初期化電位を設定する
請求項１又は請求項２に記載の表示装置。
【請求項４】
前記制御部は、
前記輝度設定値が前記しきい値よりも大きい場合の前記発光可能期間に対する前記非発光期間の比率よりも、前記輝度設定値が前記しきい値以下である場合の前記発光可能期間に対する前記非発光期間の比率を大きくする
請求項３に記載の表示装置。
【請求項５】
前記制御部は、
複数の前記しきい値で区切られた前記輝度設定値の複数の設定範囲が設けられ、
前記複数の設定範囲において、それぞれ前記画素の駆動トランジスタのゲートに書き込む前記初期化電位を異なる値に設定する
請求項３又は請求項４に記載の表示装置。
【請求項６】
前記制御部は、
前記複数の設定範囲において、それぞれ前記発光可能期間に対する前記非発光期間の比率を異なる値に設定する
請求項５に記載の表示装置。
【請求項７】
前記制御部は、
前記複数の設定範囲内において、前記輝度設定値が小さくなるにつれ、前記輝度設定値を反映させる前の前記映像書き込み電位の振幅に対する前記輝度設定値を反映させた後の前記映像書き込み電位の振幅の比率を小さくする
請求項５又は請求項６に記載の表示装置。
【請求項８】
前記制御部は、
前記輝度設定値に対応する前記初期化電位の関係が定義された初期化電圧情報を記憶する記憶部を備える
請求項１から請求項７の何れか一項に記載の表示装置。
【請求項９】
前記記憶部は、
前記輝度設定値に対応する前記発光可能期間に対する前記非発光期間の比率の関係が定義された黒挿入比率情報を記憶する
請求項８に記載の表示装置。
【請求項１０】
前記記憶部は、
前記輝度設定値に対応する前記輝度設定値を反映させる前の前記映像書き込み電位の振幅に対する前記輝度設定値を反映させた後の前記映像書き込み電位の振幅の比率の関係が定義された映像振幅比情報を記憶する
請求項７から請求項９の何れか一項に記載の表示装置。
【請求項１１】
前記表示部は、
前記第２方向に並ぶ前記画素の駆動トランジスタのゲートに前記映像書き込み電位を供給する複数の第１信号線と、
前記第２方向に並ぶ前記画素の駆動トランジスタのゲートに前記初期化電位を供給する複数の第２信号線と、
を備える
請求項１から請求項１０の何れか一項に記載の表示装置。
【請求項１２】
前記表示部は、
前記第２方向に並ぶ前記画素の駆動トランジスタのゲートに前記映像書き込み電位及び前記初期化電位を１水平走査期間内で時分割して供給する複数の第１信号線を備える
請求項１から請求項１０の何れか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示パネルや有機エレクトロルミネッセンス発光を用いた有機ＥＬディスプレイパネル（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ  Ｄｉｓｐｌａｙ）を用いた表示装置の需要が高くなっている。例えば、ＯＬＥＤを用いた表示装置において、ダイナミックレンジ、コントラストが向上する技術が開示されている（例えば、特許文献１）。
【０００３】
ＯＬＥＤの画素を構成する有機ＥＬ素子は、自発光素子であるため、低輝度で表示を行う場合に、液晶表示装置のようにバックライトの輝度を下げて表示輝度を調整することができない。このため、ユーザーによる輝度設定において低輝度設定されるような場合に、本来の階調よりも低い階調数で表示を行うと、特に低輝度領域において階調つぶれが生じるため好ましくない。このため、１フレーム期間内において有機ＥＬ素子を発光させず黒画面を挿入する（黒挿入ともいう）非発光期間を設けて、表示輝度を調整することが行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−５５８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
１フレーム期間内に有機ＥＬ素子の発光期間と非発光期間とを設ける場合、発光期間と非発光期間との切り替わりによってフリッカと呼ばれる現象が生じる。また、発光期間と非発光期間との切り替わりが視認され易くなり、表示品質が低下する可能性がある。
【０００６】
本発明は、低輝度設定条件下においても表示品質の低下を抑制することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る表示装置は、複数の画素が第１方向及び前記第１方向とは異なる第２方向に並ぶ表示部と、制御部と、を有し、前記画素は、電流を流すことにより発光する発光素子と、駆動トランジスタと、遮断トランジスタと、保持容量と、を有し、前記発光素子の一方の端子は、前記駆動トランジスタのソースまたはドレインのいずれか一方に接続され、前記発光素子の他方の端子には、第１電位が供給され、前記駆動トランジスタのソースまたはドレインのいずれか他方には、前記遮断トランジスタを介して、前記第１電位よりも高い第２電位が供給され、前記遮断トランジスタは、前記駆動トランジスタへの前記第２電位の供給あるいは遮断を行い、前記保持容量は、前記駆動トランジスタのソースとゲートとの間に接続され、前記制御部は、前記遮断トランジスタをオン制御することによって前記駆動トランジスタに前記第２電位を供給し、前記駆動トランジスタのゲートに初期化電位を書き込んだ後、前記遮断トランジスタをオフ制御することによって前記第２電位の供給を遮断し、前記駆動トランジスタのゲートに映像信号に基づく映像書き込み電位の書き込みを行い、前記映像信号の輝度に対する輝度設定値が小さいほど、前記駆動トランジスタのソースとゲートとの間の電位差が大きくなるように、前記初期化電位を設定する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態１に係る表示装置の概略構成を示す模式図である。
【図２】図２は、実施形態１に係る表示装置の表示部及び制御部の概略構成を示す模式的な回路図である。
【図３】図３は、図２に示す表示部に配列される画素の概略の等価回路図の一例である。
【図４】図４は、実施形態１に係る表示装置の駆動方法を説明するための概略タイミングチャートである。
【図５】図５は、画素構成を駆動トランジスタ及び有機発光ダイオードに簡素化した等価回路を示す図である。
【図６】図６は、図５に示す駆動トランジスタ及び有機発光ダイオードの電圧−電流特性の関係を示す図である。
【図７Ａ】図７Ａは、実施形態１に係る表示装置の比較例における輝度設定値に応じた発光可能期間に対する非発光期間の比率の切り換え例を示す図である。
【図７Ｂ】図７Ｂは、輝度設定値に応じて発光可能期間に対する非発光期間の比率を切り換えた場合の映像電圧信号の電位（映像書き込み電位）の輝度設定の適用前後における振幅比の一例を示す図である。
【図７Ｃ】図７Ｃは、実施形態１に係る表示装置における輝度設定値に応じた初期化電圧信号の電位（初期化電位）の切り換え例を示す図である。
【図７Ｄ】図７Ｄは、実施形態１に係る表示装置における輝度設定値に応じた発光可能期間に対する非発光期間の比率の切り換え例を示す図である。
【図８】図８は、実施形態１に係る表示装置の制御部のブロック構成の一例を示す図である。
【図９】図９は、記憶部に記憶された初期化電圧情報の一例を示す図である。
【図１０】図１０は、記憶部に記憶された黒挿入比率情報の一例を示す図である。
【図１１】図１１は、記憶部に記憶された映像振幅比情報の一例を示す図である。
【図１２】図１２は、実施形態１の変形例に係る表示装置の表示部及び制御部の概略構成を示す模式的な回路図である。
【図１３】図１３は、図１２に示す表示部に配列される画素の概略の等価回路図の一例である。
【図１４】図１４は、実施形態１の変形例に係る表示装置の駆動方法を説明するための概略タイミングチャートである。
【図１５】図１５は、実施形態２に係る表示装置の表示部及び制御部の概略構成を示す模式的な回路図である。
【図１６】図１６は、図１５に示す表示部に配列される画素の概略の等価回路図の一例である。
【図１７】図１７は、実施形態２に係る表示装置の駆動方法を説明するための概略タイミングチャートである。
【図１８】図１８は、実施形態２の変形例に係る表示装置の表示部及び制御部の概略構成を示す模式的な回路図である。
【図１９】図１９は、図１８に示す表示部に配列される画素の概略の等価回路図の一例である。
【図２０】図２０は、実施形態２の変形例に係る表示装置の駆動方法を説明するための概略タイミングチャートである。
【発明を実施するための形態】
【０００９】
以下に、本発明の実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１０】
（実施形態１）
図１は、実施形態１に係る表示装置の概略構成を示す模式図である。表示装置３０は、回路基板３２、表示基板３４及び接続基板３６を有する。本実施形態において、表示装置３０は、例えば有機ＥＬ素子（有機発光ダイオード）を発光素子として備えたアクティブマトリクス方式のＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ  Ｄｉｓｐｌａｙ）である。
【００１１】
表示基板３４には、表示画像の画素に対応する有機ＥＬ素子及び画素回路が配列された表示部３８が設けられている。表示部３８の動作を制御する制御部として、画素回路に各種信号を供給する駆動回路、及び駆動回路に供給するタイミング信号等を生成するコントローラが設けられる。制御部は、例えば、回路基板３２又は表示基板３４上に配置される。
【００１２】
例えば、表示基板３４上には表示部３８の走査信号線や映像信号線に信号を供給する駆動回路４０を配置することができる。駆動回路４０は、その主要部を一又は複数の半導体チップに集積し、当該チップを表示基板３４上に搭載される。また、駆動回路４０として、低温ポリシリコンからなる半導体層や透明アモルファス酸化物半導体（ＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  ＳｅｍｉＣｏｎｄｕｃｔｏｒ））を用いたＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）素子等で構成された回路を表示基板３４上に設けることもできる。表示基板３４は、例えばガラス基板や、樹脂フィルムなどを用いたフレキシブルな材料で構成することができる。
【００１３】
回路基板３２には、制御部の他、例えば、各種の基準電位を発生する電源回路、映像信号を処理する信号処理回路及びフレームメモリなどを配置することができる。回路基板３２は、例えば、ガラスエポキシ基板等のリジッド基板によって構成される。
【００１４】
接続基板３６は、回路基板３２と表示基板３４とを接続する。接続基板３６は、フレキシブル配線基板で構成することができる。なお、駆動回路４０の一部又は全部を、接続基板３６上に配置することもできる。
【００１５】
図２は、実施形態１に係る表示装置の表示部及び制御部の概略構成を示す模式的な回路図である。表示部３８には、画素５０が図１に示すＸ方向（第１方向）及びＹ方向（第２方向）に並び、マトリクス状に配置される。また、図２では、制御部２０として、走査線駆動回路５２、映像線駆動回路５４、及びコントローラ５６を例示し、電源回路として、基準電位ＶＳＳ（第１電位）を出力する基準電源ＰＶＳＳである電源回路５８、駆動電位ＶＤＤ（第２電位）を出力する駆動電源ＰＶＤＤである電源回路６０、及びリセット電位ＶＲＳを出力するリセット電源ＰＶＲＳである電源回路６２を例示している。
【００１６】
コントローラ５６には、上位装置１００から実施形態１に係る表示装置３０で表示すべき映像信号の情報や、各種設定情報が入力される。本実施形態では、設定情報として、輝度設定情報を含む。ここで、輝度設定情報とは、例えば、実施形態に係る表示装置３０が搭載される機器側で設定した輝度の設定値や、ユーザーが使用状況に応じて設定した輝度の設定値を含む情報である。本実施形態に係る表示装置３０は、この輝度設定情報に含まれる輝度設定値に応じた制御を行う。
【００１７】
走査線駆動回路５２は、表示部３８の画素５０のＸ方向（第１方向）の並び（以下、「画素行」とも称する）ごとに制御信号を出力する。具体的に、本実施形態では、表示部３８は、各画素５０の画素回路に４つのスイッチ（点灯スイッチ（第１遮断トランジスタ）９４、書き込みスイッチ９６、発光制御スイッチ（第２遮断トランジスタ）９７、及び初期化スイッチ１１２）を備え、各画素行にリセットスイッチ６４を備える。これに対応して、各画素行にそれぞれ５本の制御信号線（点灯制御線６６、書き込み制御線６８、リセット制御線７０、発光制御線７９、及び初期化制御線１１４）が設けられ、走査線駆動回路５２は、各画素行の制御線６６，６８，７０，７９，１１４に上述した各スイッチのオン／オフを切り替える制御信号を供給する。
【００１８】
走査線駆動回路５２は、シフトレジスタ（不図示）を備え、表示部３８にて動作対象となる各画素行をＹ方向（第２方向）（例えば、図１に示す画面上側から下側への向き）に順番に選択し、当該選択した画素行に対する制御信号を生成し、各制御線６６，６８，７０，７９，１１４へ出力する。
【００１９】
映像線駆動回路５４は、選択された画素行の各画素５０の映像信号を表すデータ（画素値）が入力され、当該データをＤ／Ａ変換器でアナログ電圧に変換して画素値に応じた電圧信号を生成する。映像線駆動回路５４は、当該電圧信号を画素行ごとに生成する。表示部３８の画素５０のＹ方向（第２方向）の並び（以下、「画素列」とも称する）に対応して、それぞれ映像信号線（第１信号線）７２が設けられている。映像線駆動回路５４は、各画素５０へのデータの書き込み動作時に、選択された画素行の各画素５０の画素値を表す電圧信号（映像電圧信号）ＶＳＩＧを、各画素行ごとに順次出力する。
【００２０】
電源回路５８は、上述したように基準電位ＶＳＳを生成する。基準電位ＶＳＳは、電源線７４を介して各画素５０に供給される。
【００２１】
電源回路６０は、上述したように駆動電位ＶＤＤを生成する。駆動電位ＶＤＤは、電源線７６を介して各画素５０に供給される。
【００２２】
電源回路６２は、上述したようにリセット電位ＶＲＳを生成する。リセット電位ＶＲＳは、各画素行に設けられたリセットスイッチ６４及びリセット線７８を介して、各画素５０に供給される。
【００２３】
図３は、図２に示す表示部に配列される画素の概略の等価回路図の一例である。
【００２４】
各画素５０は、発光素子として、有機発光ダイオード（有機ＥＬ素子）９０を有する。本実施形態において、有機発光ダイオード９０は、アノード電極と、カソード電極と、それらの電極の間に発光層等の有機材料層を有する。カソード電極は、表示部３８の複数の画素に亘って一体形成された共通電極とすることができる。なお、有機発光ダイオード９０の発光色は、例えば赤、緑、青、白等であっても良い。また、表示装置３０は、これら赤、緑、青、白等の各発光色を持つ有機発光ダイオード９０を備える画素５０が、表示部３８においてＸ方向（第１方向）又はＹ方向（第２方向）に規則的に並び、カラー表示が可能な構成であっても良い。
【００２５】
有機発光ダイオード９０のカソード電極は、電源線７４に接続される。また、有機発光ダイオード９０のアノード電極は、駆動トランジスタ９２と点灯スイッチ９４とを介して電源線７６に接続される。
【００２６】
上述したように、電源線７６は、駆動電源ＰＶＤＤ（電源回路６０）から駆動電位ＶＤＤとして所定の高電位が印加され、電源線７４は、基準電源ＰＶＳＳ（電源回路５８）から基準電位ＶＳＳとして所定の低電位が印加される。
【００２７】
有機発光ダイオード９０は、これら駆動電位ＶＤＤと基準電位ＶＳＳとの電位差（ＶＤＤ−ＶＳＳ）により順方向電流（駆動電流）が供給され発光する。つまり、駆動電位ＶＤＤは、基準電位ＶＳＳに対し、有機発光ダイオード９０を発光させる電位差を有している。有機発光ダイオード９０は、等価回路として、アノード電極−カソード電極間に容量９１が並列接続されて構成される。また、有機発光ダイオード９０のアノード電極と駆動電位ＶＤＤを供給する電源線７６との間には、付加容量９９が設けられている。なお、容量９１はアノード電極とカソード電極以外の基準電位に接続されてもよい。
【００２８】
本実施形態において、駆動トランジスタ９２、点灯スイッチ９４、及び発光制御スイッチ９７は、それぞれｎ型ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）で構成される。駆動トランジスタ９２の２つの電流端子の一方（第１端子）であるソース電極は、有機発光ダイオード９０のアノード電極（画素電極）に接続され、他方（第２端子）であるドレイン電極は、発光制御スイッチ９７のソース電極に接続される。発光制御スイッチ９７のゲート電極は、発光制御線７９に接続される。発光制御スイッチ９７のドレイン電極は、点灯スイッチ９４のソース電極に接続される。点灯スイッチ９４のゲート電極は、点灯制御線６６に接続される。点灯スイッチ９４のドレイン電極は、電源線７６に接続される。
【００２９】
また、駆動トランジスタ９２のドレイン電極は、リセットスイッチ６４を介してリセット電源ＰＶＲＳ（電源回路６２）にも接続される。既に述べたように、本実施形態では、画素行ごとにリセット線７８とリセットスイッチ６４とが設けられる。各リセット線７８は画素行に沿って延在され、当該画素行の発光制御スイッチ９７を介して、当該画素行の駆動トランジスタ９２のドレイン電極に共通に接続される。すなわち、画素行を構成する複数の画素５０がリセット線７８とリセットスイッチ６４を共有する。リセットスイッチ６４は、例えば、画素行の端部に配置され、リセット線７８とリセット電源ＰＶＲＳとの間の継断、つまりそれらの間を接続するか遮断するかを切り替える。本実施形態において、リセットスイッチ６４は、駆動トランジスタ９２、点灯スイッチ９４、及び発光制御スイッチ９７と同じくｎ型ＴＦＴで構成される。
【００３０】
駆動トランジスタ９２の制御端子であるゲート電極は、書き込みスイッチ９６を介して映像信号線（第１信号線）７２に接続され、初期化スイッチ１１２を介して初期化信号線（第２信号線）１１０に接続されている。駆動トランジスタ９２のゲート電極とソース電極との間には、保持容量９８が接続される。本実施形態において、書き込みスイッチ９６及び初期化スイッチ１１２は、駆動トランジスタ９２、点灯スイッチ９４、及びリセットスイッチ６４と同じくｎ型ＴＦＴで構成される。
【００３１】
なお、本実施形態では、駆動トランジスタ９２、点灯スイッチ９４、リセットスイッチ６４、書き込みスイッチ９６、発光制御スイッチ９７、及び初期化スイッチ１１２がｎ型ＴＦＴで構成される回路例を示したが、これに限らない。例えば、駆動トランジスタ９２、点灯スイッチ９４、リセットスイッチ６４、書き込みスイッチ９６、発光制御スイッチ９７、及び初期化スイッチ１１２は、ｐ型ＴＦＴで構成された回路であっても良い。また、ｐ型ＴＦＴとｎ型ＴＦＴを組み合わせた回路構成としてもよい。以下では、駆動トランジスタ９２、点灯スイッチ９４、リセットスイッチ６４、書き込みスイッチ９６、発光制御スイッチ９７、及び初期化スイッチ１１２がｎ型ＴＦＴである場合について例示する。
【００３２】
上述したように、点灯スイッチ９４、書き込みスイッチ９６、リセットスイッチ６４、発光制御スイッチ９７、及び初期化スイッチ１１２は、画素行ごとに設けられた点灯制御線６６、書き込み制御線６８、リセット制御線７０、発光制御線７９、初期化制御線１１４を用いてオン／オフを制御される。ここで、点灯制御線６６、書き込み制御線６８、発光制御線７９、初期化制御線１１４は画素行に沿って延在され、それぞれ当該画素行の点灯スイッチ９４、書き込みスイッチ９６、発光制御スイッチ９７、及び初期化スイッチ１１２のゲート電極に共通に接続される。
【００３３】
図４は、実施形態１に係る表示装置の駆動方法を説明するための概略タイミングチャートである。図４では、表示部３８の１つの画素行における画素値の書き込み動作及び発光動作での各種信号の変化を示している。
【００３４】
図４において、横軸は時間軸を示し、図中右向きが時間の経過方向である。図４では、各種信号として、映像線駆動回路５４から映像信号線（第１信号線）７２に供給される映像電圧信号ＶＳＩＧの書き込みを制御する書き込みスイッチ９６に対する書き込み制御信号ＳＧ、点灯スイッチ９４に対する点灯制御信号ＢＧ、リセットスイッチ６４に対するリセット制御信号ＲＧ、発光制御スイッチ９７に対する発光制御信号ＣＧ、及び、映像線駆動回路５４から初期化信号線（第２信号線）１１０に供給される初期化電圧信号ＶＩＮＩの書き込みを制御する初期化スイッチ１１２に対する初期化制御信号ＩＧを示している。走査線駆動回路５２は各制御信号をＬレベルとＨレベルとのいずれかに設定する。本実施形態では、ｎ型ＴＦＴで構成される書き込みスイッチ９６、点灯スイッチ９４、リセットスイッチ６４、発光制御スイッチ９７、及び初期化スイッチ１１２は、それぞれＨレベルにてオンし、Ｌレベルにてオフする。
【００３５】
本実施形態では、表示部３８を構成する複数の画素行を、先頭行（例えば、図１中の表示部３８において、最上部に位置する画素行）から順番に選択し、選択した画素行の画素に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を書き込み、有機発光ダイオード９０を発光させる動作が１フレームの画像ごとに繰り返される。
【００３６】
本実施形態において、映像線駆動回路５４は、１水平走査期間ごとに、映像信号線（第１信号線）７２に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）が印加され、初期化信号線（第２信号線）１１０の初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）が印加される。
【００３７】
本実施形態における書き込み動作は、詳細には、リセット動作、オフセットキャンセル動作、映像信号セット動作に分けられる。図４に示す例では、リセット期間ＰＲＳがリセット動作に対応する期間であり、オフセットキャンセル期間ＰＯＣがオフセットキャンセル動作に対応する期間であり、映像信号セット期間ＰＷＴが映像信号セット動作に対応する期間である。
【００３８】
リセット動作は、容量９１、保持容量９８、及び付加容量９９に保持された電圧をリセットする動作である。これにより、前フレームにて映像信号に応じて画素５０に書き込まれたデータがリセットされる。
【００３９】
具体的には、リセット動作では、点灯制御信号ＢＧをＬレベルとして点灯スイッチ９４をオフとし、リセット制御信号ＲＧをＨレベルとしてリセットスイッチ６４をオンとし、さらに各初期化信号線（第２信号線）１１０に初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を印加した状態で、初期化制御信号ＩＧをＨレベルとして初期化スイッチ１１２をオンする。このとき、発光制御線７９をＨレベルとして発光制御スイッチ９７をオンとされている。
【００４０】
これにより、駆動トランジスタ９２のゲート電位は、初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）に対応する電位が印加され、有機発光ダイオード９０のアノード電極側には、リセット電位ＶＲＳに対応する電圧が印加される。これにより、駆動トランジスタ９２のソース電位は、リセット電位ＶＲＳに対応する電位にリセットされ、各画素５０の保持容量９８の端子間電圧は、（Ｖｉｎｉ−ＶＲＳ）に応じた電圧に設定される。有機発光ダイオード９０に印加される電圧は、（ＶＲＳ−ＶＳＳ）に応じた電圧となり、当該電圧が有機発光ダイオード９０の発光しきい値電圧（発光開始電圧）以下となるように、リセット電位ＶＲＳが設定される。ちなみに、発光しきい値電圧は、有機発光ダイオード９０に電流が流れ始める電圧、つまり順方向電圧降下ＶＦである。初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）は、例えば、１Ｖに設定することができる。また、例えば、基準電位ＶＳＳを−１Ｖとしたとき、リセット電位ＶＲＳは、例えば、−３Ｖに設定することができる。すなわち、リセット電位ＶＲＳは、リセット動作時において有機発光ダイオード９０に電流が流れないような電位に設定される。
【００４１】
オフセットキャンセル動作は、駆動トランジスタ９２のしきい値電圧Ｖｔｈのばらつきを補償する動作である。
【００４２】
具体的には、オフセットキャンセル動作では、リセット制御信号ＲＧをＬレベルとしてリセットスイッチ６４をオフとし、点灯制御信号ＢＧ及び初期化制御信号ＩＧをＨレベルとして初期化スイッチ１１２及び点灯スイッチ９４をオンとし、また各初期化信号線（第２信号線）１１０には初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を印加する。このとき、発光制御線７９をＨレベルに維持し発光制御スイッチ９７をオンとされている。
【００４３】
これにより、駆動トランジスタ９２のゲート電位は、初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）に対応する電位に固定される。また、点灯スイッチ９４及び発光制御スイッチ９７がオン状態であるので、駆動電源ＰＶＤＤから駆動トランジスタ９２に電流が流れ込み、駆動トランジスタ９２のソース電位は、リセット期間ＰＲＳに書き込まれたリセット電位ＶＲＳから上昇する。そして、ソース電位がゲート電位よりＶｔｈだけ低い電位（Ｖｉｎｉ−Ｖｔｈ）に達すると、駆動トランジスタ９２が非導通状態となり、駆動トランジスタ９２のソース電位は、（Ｖｉｎｉ−Ｖｔｈ）に固定され、保持容量９８の端子間電圧は、駆動トランジスタ９２のしきい値電圧Ｖｔｈに応じた電圧に設定される。この状態を基準として、映像信号セット動作にて発光制御信号ＣＧをＬレベルとして発光制御スイッチ９７をオフし、保持容量９８に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた電圧を書き込むことで、発光動作にて駆動トランジスタ９２に流れる電流から画素５０間における駆動トランジスタ９２のしきい値電圧Ｖｔｈのばらつきによる影響がキャンセルされる。
【００４４】
映像信号セット動作は、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を画素５０に書き込む動作である。
【００４５】
映像信号セット期間ＰＷＴでは、オフセットキャンセル期間ＰＯＣから引き続いて、リセット制御信号ＲＧがＬレベル、点灯制御信号ＢＧがＨレベルに維持されている。また、発光制御信号ＣＧをＬレベルとして発光制御スイッチ９７をオフし、駆動電源ＰＶＤＤ（電源回路６０）から駆動トランジスタ９２に流れ込む電流を阻止する。この状態で、各映像信号線（第１信号線）７２に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を供給し、書き込み制御信号ＳＧをＨレベルとして書き込みスイッチ９６をオンとすることで、容量９１、保持容量９８、及び付加容量９９が充電され、駆動トランジスタ９２のゲート電位が初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）に応じた電位から映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた電位に上昇する。
【００４６】
その後、書き込みスイッチ９６をオフして映像信号セット動作が終了すると、有機発光ダイオード９０の発光が可能な発光可能期間ＰＥＭ０に移行する。この発光可能期間ＰＥＭ０において、発光制御信号ＣＧをＨレベルとして発光制御スイッチ９７をオンすることで、有機発光ダイオード９０が映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた強度で発光する。すなわち、映像信号セット動作にて導通状態となった駆動トランジスタ９２は、書き込みスイッチ９６がオフしても保持容量９８に保持された電圧により導通状態に保たれ、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた駆動電流を有機発光ダイオード９０に供給する。これにより、有機発光ダイオード９０は、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた輝度で発光する。
【００４７】
上述した書き込み動作（リセット動作、オフセットキャンセル動作、映像信号セット動作）、及び発光動作は、表示部３８を構成する画素行ごとに順次行われる。画素行は、例えば、映像信号の１水平走査期間を周期として順次選択され、画素行ごとの書き込み動作及び発光動作は、１フレーム周期で繰り返される。
【００４８】
各画素行の発光可能期間ＰＥＭ０は、上述した映像信号セット動作の終了から次のフレームの画像の当該画素行の書き込み動作の開始までの期間内に設定される。表示装置３０は、発光可能期間ＰＥＭ０において、有機発光ダイオード９０を各画素５０に書き込まれた映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた強度で発光させる発光期間ＰＥＭと、有機発光ダイオード９０に供給される駆動電流を強制的に停止する非発光期間ＰＢＬとを設けている。具体的に、発光期間ＰＥＭでは、発光制御信号ＣＧをＨレベルとして発光制御スイッチ９７をオンとすることで、駆動電源ＰＶＤＤから有機発光ダイオード９０に順方向電流（駆動電流）を供給し、非発光期間ＰＢＬでは、発光制御信号ＣＧをＬレベルとして発光制御スイッチ９７をオフとすることで、駆動電源ＰＶＤＤと、導通状態に保持されている駆動トランジスタ９２との間を遮断し、有機発光ダイオード９０に供給される順方向電流（駆動電流）を強制的に停止させる。
【００４９】
本実施形態では、上位装置１００からの輝度設定情報に含まれる輝度設定値に応じて、発光可能期間ＰＥＭ０に対する非発光期間ＰＢＬの比率を切り換える。
【００５０】
さらに、本実施形態では、上位装置１００からの輝度設定情報に含まれる輝度設定値に応じて、上述したリセット動作及びオフセットキャンセル動作において画素５０に書き込む初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を切り換える。
【００５１】
以下、輝度設定値に応じた初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を切り換え概念について説明する。
【００５２】
図３に示した画素構成における各画素５０の保持容量９８の端子間電圧、すなわち、駆動トランジスタ９２のゲート−ソース間電圧Ｖｇｓは、保持容量９８の容量値をＣｓ、付加容量９９の容量値をＣａｄ、容量９１の容量値をＣｅｌとすると、下記の（１）式で表せる。
【００５３】
Ｖｇｓ＝Ｖｓｉｇ−（Ｖｉｎｉ−Ｖｔｈ＋（Ｖｓｉｇ−Ｖｉｎｉ）＊Ｃｓ／（Ｃｓ＋Ｃａｄ＋Ｃｅｌ））
＝（Ｖｓｉｇ−Ｖｉｎｉ）＊（（Ｃａｄ＋Ｃｅｌ）／（Ｃｓ＋Ｃａｄ＋Ｃｅｌ）)＋Ｖｔｈ
・・・・（１）
【００５４】
上記（１）式で示されるように、駆動トランジスタ９２のゲート−ソース間電圧Ｖｇｓは、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）と初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）との電位差（Ｖｓｉｇ−Ｖｉｎｉ）に比例した電圧となり、これに応じた順方向電流（駆動電流）が駆動トランジスタ９２を介して有機発光ダイオード９０に供給され、有機発光ダイオード９０が順方向電流（駆動電流）に応じて発光することにより、各画素５０における濃淡表示が実現される。すなわち、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に対し、初期化電圧信号の電位Ｖｉｎｉ（初期化電位）が高いほど、駆動トランジスタ９２のゲート−ソース間電圧Ｖｇｓが小さくなる。
【００５５】
図５は、画素構成を駆動トランジスタ及び有機発光ダイオードに簡素化した等価回路を示す図である。図６は、図５に示す駆動トランジスタ及び有機発光ダイオードの電圧−電流特性の関係を示す図である。図６において、横軸は駆動電位ＶＤＤ−基準電位ＶＳＳ間の電位を示し、縦軸は有機発光ダイオードに流れる順方向電流（駆動電流）Ｉｅｌを示している。図６では、有機発光ダイオードの電圧−電流特性Ａを例示し、駆動トランジスタの電圧−電流特性Ｂ１，Ｂ２，Ｂ３として、それぞれ駆動トランジスタのゲート−ソース間電圧Ｖｇｓが３Ｖ、２Ｖ、１Ｖの場合を例示している。
【００５６】
本実施形態では、駆動トランジスタの飽和領域で有機発光ダイオードを発光させる。有機発光ダイオードのアノード−カソード間電圧Ｖｅｌは、図６に示す有機発光ダイオードの電圧−電流特性Ａと基準電位ＶＳＳとの横軸方向の距離に相当する。駆動トランジスタのゲート−ソース間電圧Ｖｇｓが小さくなると、駆動トランジスタのドレイン−ソース間電圧Ｖｄｓが大きく、有機発光ダイオードのアノード−カソード間電圧Ｖｅｌが小さくなる。すなわち、図６に示すように、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが小さくなると、有機発光ダイオードのアノード電位（駆動トランジスタの電圧−電流特性と有機発光ダイオードの電圧−電流特性との交点）が低下し、これに伴い、有機発光ダイオードに流れる順方向電流（駆動電流）Ｉｅｌが小さくなる。このため、駆動トランジスタのゲート−ソース間電圧Ｖｇｓを小さくすることで、有機発光ダイオードの輝度を下げることができる。
【００５７】
図７Ａは、実施形態１に係る表示装置の比較例における輝度設定値に応じた黒挿入比率の切り換え例を示す図である。図７Ｂは、輝度設定値に応じた映像振幅比の一例を示す図である。図７Ｃは、実施形態１に係る表示装置における輝度設定値に応じた初期化電位の切り換え例を示す図である。図７Ｄは、実施形態１に係る表示装置における輝度設定値に応じた黒挿入比率の切り換え例を示す図である。
【００５８】
図７Ａ、図７Ｂ、図７Ｃ、図７Ｄにおいて、横軸は輝度設定値Ｌｓｅｔを示している。図７Ａ及び図７Ｄにおいて、縦軸は発光可能期間ＰＥＭ０に対する非発光期間ＰＢＬの比率（以下、「黒挿入比率」ともいう）ＥＭＲを示している。図７Ｂにおいて、縦軸は輝度設定値を反映させる前の映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）の振幅に対する輝度設定値を反映させた後の映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）の振幅の比率（以下「映像振幅比」ともいう）ＡＭＲを示している。図７Ｃにおいて、縦軸は初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を示している。なお、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄでは、輝度設定値Ｌｓｅｔのしきい値として、第１しきい値Ｌｔｈ１、第２しきい値Ｌｔｈ２、第３しきい値Ｌｔｈ３（Ｌｔｈ１＞Ｌｔｈ２＞Ｌｔｈ３）を設定した例を示している。
【００５９】
映像振幅比ＡＭＲは、映像線駆動回路５４内における映像電圧信号ＶＳＩＧの生成過程において、Ｄ／Ａ変換前の階調数によって決まる。すなわち、映像振幅比ＡＭＲが小さくなると、特に低輝度領域において階調つぶれが生じることとなり好ましくない。
【００６０】
図７Ｂに示す例では、輝度設定値Ｌｓｅｔの最大値（以下、「輝度設定最大値」と称する）Ｌｓｅｔｍａｘ以下であり、かつ第１しきい値Ｌｔｈ１よりも大きい第１範囲（Ｌｓｅｔｍａｘ≧Ｌｓｅｔ＞Ｌｔｈ１）、第１しきい値Ｌｔｈ１以下であり、かつ第２しきい値Ｌｔｈ２よりも大きい第２範囲（Ｌｔｈ１≧Ｌｓｅｔ＞Ｌｔｈ２）、第２しきい値Ｌｔｈ２以下であり、かつ第３しきい値Ｌｔｈ３よりも大きい第３範囲（Ｌｔｈ２≧Ｌｓｅｔ＞Ｌｔｈ３）、第３しきい値Ｌｔｈ３以下であり、かつ輝度設定値Ｌｓｅｔの最小値（以下、「輝度設定最小値」と称する）Ｌｓｅｔｍｉｎ以上の第４範囲（Ｌｔｈ３≧Ｌｓｅｔ≧Ｌｓｅｔｍｉｎ）の各設定範囲において、映像振幅比ＡＭＲが８０％以上となるようにしている。
【００６１】
具体的には、第１範囲において、輝度設定値Ｌｓｅｔが輝度設定最大値Ｌｓｅｔｍａｘでは映像振幅比ＡＭＲが１００％となり、第１しきい値Ｌｔｈ１に向かって映像振幅比ＡＭＲが小さくなる（ＡＭＲ≧８０％）。また、第２範囲において、輝度設定値Ｌｓｅｔが第１しきい値Ｌｔｈ１では映像振幅比ＡＭＲが１００％となり、第２しきい値Ｌｔｈ２に向かって映像振幅比ＡＭＲが小さくなる（ＡＭＲ≧８０％）。また、第３範囲において、輝度設定値Ｌｓｅｔが第２しきい値Ｌｔｈ２では映像振幅比ＡＭＲが１００％となり、第３しきい値Ｌｔｈ３に向かって映像振幅比ＡＭＲが小さくなる（ＡＭＲ≧８０％）。また、第４範囲において、輝度設定値Ｌｓｅｔが第３しきい値Ｌｔｈ３では映像振幅比ＡＭＲが１００％となり、輝度設定最小値Ｌｓｅｔｍｉｎに向かって映像振幅比ＡＭＲが小さくなり、輝度設定最小値Ｌｓｅｔｍｉｎでは映像振幅比ＡＭＲが８０％となる（ＡＭＲ≧８０％）。
【００６２】
なお、映像振幅比ＡＭＲの範囲は、上述した例に限らない。
【００６３】
図７Ａに示す比較例では、初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を一定（例えば、１．２Ｖ）としている。この場合、輝度設定値Ｌｓｅｔによって要求される輝度を得ようとすると、図７Ａに示すように、特に第３範囲や第４範囲において、黒挿入比率ＥＭＲが大きくなり、発光期間ＰＥＭと非発光期間ＰＢＬとの切り替わりや、発光期間ＰＥＭと非発光期間ＰＢＬとの切り替わりに起因するフリッカが視認され易くなる。
【００６４】
本実施形態では、図７Ｃに示すように、輝度設定値Ｌｓｅｔに応じて、初期化電位を切り換えるようにしている。
【００６５】
具体的には、第１範囲において、初期化電位を第１電位とし、第２範囲において、初期化電位を第１電位よりも大きい第２電位とし、第３範囲において、初期化電位を第２電位よりも大きい第３電位とし、第４範囲において、初期化電位を第３電位よりも大きい第４電位とする。
【００６６】
図７Ｃでは、第１電位を１．２Ｖとし、第２電位を１．５Ｖとし、第３電位を１．８Ｖとし、第４電位を２．１Ｖとした例を示している。
【００６７】
これにより、図７Ｄに示すように、第２範囲、第３範囲、第４範囲の各範囲における黒挿入比率ＥＭＲを、図７Ａに示す比較例よりも小さくすることができる。また、初期化電位を上げることで、図７Ｂに示すように、輝度設定値Ｌｓｅｔが小さい場合でも、映像振幅比ＡＭＲを１００％まで使用することができる。従って、本実施形態に係る表示装置３０では、輝度設定値Ｌｓｅｔが小さい場合でも、発光期間ＰＥＭと非発光期間ＰＢＬとの切り替わりや、発光期間ＰＥＭと非発光期間ＰＢＬとの切り替わりに起因するフリッカの視認性を低下させることができる。
【００６８】
図８は、実施形態１に係る表示装置の制御部のブロック構成の一例を示す図である。図８に示すように、制御部２０は、処理部２０１と、記憶部２０２とを備える。処理部２０１には、上位装置１００から輝度設定情報が入力される。輝度設定情報には、輝度設定値Ｌｓｅｔが含まれる。
【００６９】
処理部２０１は、初期化電圧設定部２０１１と、黒挿入比率設定部２０１２と、映像振幅比設定部２０１３とを備えている。
【００７０】
図９は、記憶部に記憶された初期化電圧情報の一例を示す図である。図１０は、記憶部に記憶された黒挿入比率情報の一例を示す図である。図１１は、記憶部に記憶された映像振幅比情報の一例を示す図である。
【００７１】
記憶部２０２には、予め、輝度設定値Ｌｓｅｔに応じた初期化電位の設定値（Ｖｉｎｉ設定値）が設定された初期化電圧情報２０２１が記憶されている。本実施形態では、輝度設定値Ｌｓｅｔが小さいほど、初期化電位の設定値（Ｖｉｎｉ設定値）が高くなるように、すなわち、駆動トランジスタ９２のソースとゲートとの間の電位差が大きくなるように設定される。また、記憶部２０２には、予め、輝度設定値Ｌｓｅｔに応じた黒挿入比率ＥＭＲの設定値（黒挿入比率設定値）が設定された黒挿入比率情報２０２２が記憶されている。本実施形態では、輝度設定値Ｌｓｅｔが小さいほど、黒挿入比率ＥＭＲの設定値（黒挿入比率設定値）が大きくなるように設定される。また、記憶部２０２には、予め、輝度設定値Ｌｓｅｔに応じた映像振幅比ＡＭＲの設定値（映像振幅比設定値）が設定された映像振幅比情報２０２３が記憶されている。なお、初期化電圧情報２０２１に含まれるＶｉｎｉ設定値、黒挿入比率情報２０２２に含まれる黒挿入比率設定値、及び映像振幅比情報２０２３に含まれる映像振幅比設定値は、数値データであっても良いし、デジタルデータ等の離散値であっても良い。
【００７２】
初期化電圧設定部２０１１は、上位装置１００から処理部２０１に入力された輝度設定情報に基づき、輝度設定値Ｌｓｅｔに応じた初期化電位設定値を初期化電圧情報２０２１から読み出す。
【００７３】
図９に示す例では、初期化電圧設定部２０１１は、輝度設定値Ｌｓｅｔが、Ｌｓｅｔｍａｘ≧Ｌｓｅｔ＞Ｌｔｈ１を満たす第１範囲であるか、Ｌｔｈ１≧Ｌｓｅｔ＞Ｌｔｈ２を満たす第２範囲であるか、Ｌｔｈ２≧Ｌｓｅｔ＞Ｌｔｈ３を満たす第３範囲であるか、Ｌｔｈ３≧Ｌｓｅｔ≧Ｌｓｅｔｍｉｎを満たす第４範囲であるかを判定し、輝度設定値Ｌｓｅｔが属する設定範囲に対応した初期化電位設定値を読み出す。
【００７４】
黒挿入比率設定部２０１２は、上位装置１００から処理部２０１に入力された輝度設定情報に基づき、輝度設定値Ｌｓｅｔに応じた黒挿入比率ＥＭＲを黒挿入比率情報２０２２から読み出す。
【００７５】
図１０に示す例では、黒挿入比率設定部２０１２は、輝度設定値Ｌｓｅｔが、Ｌｓｅｔｍａｘ≧Ｌｓｅｔ＞Ｌｔｈ１を満たす第１範囲であるか、Ｌｔｈ１≧Ｌｓｅｔ＞Ｌｔｈ２を満たす第２範囲であるか、Ｌｔｈ２≧Ｌｓｅｔ＞Ｌｔｈ３を満たす第３範囲であるか、Ｌｔｈ３≧Ｌｓｅｔ≧Ｌｓｅｔｍｉｎを満たす第４範囲であるかを判定し、輝度設定値Ｌｓｅｔが属する設定範囲に対応した黒挿入比率設定値を読み出す。
【００７６】
映像振幅比設定部２０１３は、上位装置１００から処理部２０１に入力された輝度設定情報に基づき、輝度設定値Ｌｓｅｔに応じた映像振幅比設定値を映像振幅比情報２０２３から読み出す。
【００７７】
図１１に示す例では、映像振幅比設定部２０１３は、輝度設定値Ｌｓｅｔが、Ｌｓｅｔｍａｘ≧Ｌｓｅｔ＞Ｌｔｈ１を満たす第１範囲において、輝度設定最大値Ｌｓｅｔｍａｘでは「ＡＭＲ＝１００［％］」となり、第１しきい値Ｌｔｈ１に向かって映像振幅比ＡＭＲが小さくなる（ＡＭＲ≧８０％）。また、Ｌｔｈ１≧Ｌｓｅｔ＞Ｌｔｈ２を満たす第２範囲において、第１しきい値Ｌｔｈ１では「ＡＭＲ＝１００［％］」となり、第２しきい値Ｌｔｈ２に向かって映像振幅比ＡＭＲが小さくなる（ＡＭＲ≧８０％）。また、Ｌｔｈ２≧Ｌｓｅｔ＞Ｌｔｈ３を満たす第３範囲において、第２しきい値Ｌｔｈ２では「ＡＭＲ＝１００［％］」となり、第３しきい値Ｌｔｈ３に向かって映像振幅比ＡＭＲが小さくなる（ＡＭＲ≧８０％）。また、Ｌｔｈ３≧Ｌｓｅｔ≧Ｌｓｅｔｍｉｎを満たす第４範囲において、第３しきい値Ｌｔｈ３では「ＡＭＲ＝１００［％］」となり、輝度設定最小値Ｌｓｅｔｍｉｎに向かって映像振幅比ＡＭＲが小さくなり、輝度設定最小値Ｌｓｅｔｍｉｎにおいて「ＡＭＲ＝８０［％］」となる。
【００７８】
処理部２０１は、読み出した初期化電位設定値、黒挿入比率設定値、映像振幅比設定値を、映像線駆動回路５４、走査線駆動回路５２に出力する。
【００７９】
映像線駆動回路５４は、処理部２０１から入力された初期化電位に基づき、初期化信号線（第２信号線）１１０に供給する初期化電圧信号ＶＩＮＩを生成する。
【００８０】
また、映像線駆動回路５４は、処理部２０１から入力された映像振幅比設定値に基づき、映像信号線（第１信号線）７２に供給する映像電圧信号ＶＳＩＧを生成する。
【００８１】
走査線駆動回路５２は、処理部２０１から入力された黒挿入比率設定値に基づき、発光制御線７９に供給する発光制御信号ＣＧを生成する。
【００８２】
そして、制御部２０は、上述した書き込み動作を行う。これにより、上位装置１００から入力される輝度設定値Ｌｓｅｔが小さい場合でも、発光期間ＰＥＭと非発光期間ＰＢＬとの切り替わりや、発光期間ＰＥＭと非発光期間ＰＢＬとの切り替わりに起因するフリッカの視認性を低下させることができる。
【００８３】
なお、処理部２０１及び記憶部２０２は、コントローラ５６に含まれる構成であっても良いし、映像線駆動回路５４に含まれる構成であっても良い。また、処理部２０１及び記憶部２０２は、コントローラ５６や映像線駆動回路５４以外の構成部に設けられていても良い。処理部２０１及び記憶部２０２が設けられる構成部により本開示が限定されるものではない。
【００８４】
（変形例）
図１２は、実施形態１の変形例に係る表示装置の表示部及び制御部の概略構成を示す模式的な回路図である。図１３は、図１２に示す表示部に配列される画素の概略の等価回路図の一例である。図１３では、図４と同様に、表示部３８ａの１つの画素行における画素値の書き込み動作及び発光動作での各種信号の変化を示している。図１４は、実施形態１の変形例に係る表示装置の駆動方法を説明するための概略タイミングチャートである。
【００８５】
実施形態１の変形例に係る表示装置３０ａは、制御部２０ａの走査線駆動回路５２ａから各画素列に延びる点灯制御線６６が図２及び図３に示す発光制御線７９を兼ね、画素５０ａは、点灯スイッチ（遮断トランジスタ）９４が図３に示す発光制御スイッチ９７を兼ねている点で、図２及び図３に示す構成とは異なっている。図１２及び図１３に示す構成における書き込み動作について、図１４を参照して説明する。ここでは、図４に示す概略タイミングチャートとの相違点を中心に説明する。
【００８６】
オフセットキャンセル動作の後、点灯制御信号ＢＧをＬレベルとして点灯スイッチ９４をオフし、駆動電源ＰＶＤＤから駆動トランジスタ９２に流れ込む電流を阻止する。この状態で、各映像信号線（第１信号線）７２に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を供給し、書き込み制御信号ＳＧをＨレベルとして書き込みスイッチ９６をオンとすることで、駆動トランジスタ９２のゲート電位が初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）に応じた電位から映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた電位に上昇する。
【００８７】
その後、書き込みスイッチ９６をオフして映像信号セット動作が終了すると、有機発光ダイオード９０の発光が可能な発光可能期間ＰＥＭ０に移行する。この発光可能期間ＰＥＭ０において、点灯制御信号ＢＧをＨレベルとして点灯スイッチ９４をオンすることで、有機発光ダイオード９０が映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた強度で発光する。
【００８８】
各画素行の発光可能期間ＰＥＭ０において、発光期間ＰＥＭでは、点灯制御信号ＢＧをＨレベルとして点灯スイッチ９４をオンとすることで、駆動電源ＰＶＤＤから有機発光ダイオード９０に順方向電流を供給し、非発光期間ＰＢＬでは、点灯制御信号ＢＧをＬレベルとして点灯スイッチ９４をオフとすることで、駆動電源ＰＶＤＤと、導通状態に保持されている駆動トランジスタ９２との間を遮断し、有機発光ダイオード９０に供給される順方向電流（駆動電流）を強制的に停止させる。
【００８９】
以上説明したように、実施形態１に係る表示装置３０，３０ａは、複数の画素５０，５０ａがＸ方向（第１方向）及びＹ方向（第２方向）に並ぶ表示部３８，３８ａと、表示部２０，２０ａと、を有している。画素５０，５０ａは、電流を流すことにより発光する発光素子（有機発光ダイオード９０）と、駆動トランジスタ９２と、遮断トランジスタ（点灯スイッチ９４、発光制御スイッチ９７）と、保持容量９８と、を有している。発光素子（有機発光ダイオード９０）の一方の端子（アノード）は、駆動トランジスタ９２のソースまたはドレインのいずれか一方に接続されている。発光素子（有機発光ダイオード９０）の他方の端子（カソード）には、第１電位（基準電位ＶＳＳ）が供給されている。駆動トランジスタ９２のソースまたはドレインのいずれか他方には、遮断トランジスタ（点灯スイッチ９４、発光制御スイッチ９７）を介して、第１電位（基準電位ＶＳＳ）よりも高い第２電位（駆動電位ＶＤＤ）が供給されている。遮断トランジスタ（点灯スイッチ９４、発光制御スイッチ９７）は、駆動トランジスタ９２への第２電位（駆動電位ＶＤＤ）の供給あるいは遮断を行う。保持容量９８は、駆動トランジスタ９２のソースとゲートとの間に接続されている。制御部２０，２０ａは、遮断トランジスタ（点灯スイッチ９４、発光制御スイッチ９７）をオン制御することによって駆動トランジスタ９２に第２電位（駆動電位ＶＤＤ）を供給し、駆動トランジスタ９２のゲートに初期化電位（初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ）を書き込んだ後、遮断トランジスタ（点灯スイッチ９４、発光制御スイッチ９７）をオフ制御することによって第２電位（駆動電位ＶＤＤ）の供給を遮断し、駆動トランジスタ９２のゲートに映像信号に基づく映像書き込み電位（映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ）の書き込みを行う。このような構成において、制御部２０は、映像信号の輝度に対する輝度設定値Ｌｓｅｔが小さいほど、駆動トランジスタ９２のソースとゲートとの間の電位差が大きくなるように、初期化電位（初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ）を設定する。
【００９０】
また、制御部２０，２０ａには、駆動トランジスタ９２のゲートに映像書き込み電位（映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ）を供給した後の発光素子（有機発光ダイオード９０）の発光可能期間ＰＥＭ０において、映像書き込み電位（映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ）に応じた強度で発光素子（有機発光ダイオード９０）を発光させる発光期間ＰＥＭと、発光素子（有機発光ダイオード９０）への電流の供給を強制的に停止する非発光期間ＰＢＬとが設けられている。制御部２０，２０ａは、発光期間ＰＥＭにおいて、遮断トランジスタ（点灯スイッチ９４、発光制御スイッチ９７）をオン制御して第２電位（駆動電位ＶＤＤ）を供給し、非発光期間ＰＢＬにおいて、遮断トランジスタ（点灯スイッチ９４、発光制御スイッチ９７）をオフ制御して第２電位（駆動電位ＶＤＤ）の供給を遮断する。このような構成において、輝度設定値Ｌｓｅｔが小さいほど、発光可能期間ＰＥＭ０に対する非発光期間ＰＢＬの比率を大きくする。
【００９１】
具体的に、制御部２０，２０ａには、輝度設定値Ｌｓｅｔのしきい値（第１しきい値Ｌｔｈ１、第２しきい値Ｌｔｈ２、又は第３しきい値Ｌｔｈ３）が設定されている。制御部２０，２０ａは、輝度設定値Ｌｓｅｔがしきい値（第１しきい値Ｌｔｈ１、第２しきい値Ｌｔｈ２、又は第３しきい値Ｌｔｈ３）よりも大きい場合に駆動トランジスタ９２のゲートに書き込む初期化電位（初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ）によって生じる駆動トランジスタ９２のソースとゲートとの間の電位差よりも、輝度設定値Ｌｓｅｔがしきい値（第１しきい値Ｌｔｈ１、第２しきい値Ｌｔｈ２、又は第３しきい値Ｌｔｈ３）以下である場合に駆動トランジスタ９２のゲートに書き込む初期化電位（初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ）によって生じる駆動トランジスタ９２のソースとゲートとの間の電位差が大きくなるように、初期化電位（初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ）を設定する。
【００９２】
また、制御部２０，２０ａは、輝度設定値Ｌｓｅｔがしきい値（第１しきい値Ｌｔｈ１、第２しきい値Ｌｔｈ２、又は第３しきい値Ｌｔｈ３）よりも大きい場合の発光可能期間ＰＥＭ０に対する非発光期間ＰＢＬの比率（黒挿入比率）よりも、輝度設定値Ｌｓｅｔがしきい値（第１しきい値Ｌｔｈ１、第２しきい値Ｌｔｈ２、又は第３しきい値Ｌｔｈ３）以下である場合の発光可能期間ＰＥＭ０に対する非発光期間ＰＢＬの比率（黒挿入比率）を大きくする。
【００９３】
具体的に、制御部２０，２０ａには、複数のしきい値（第１しきい値Ｌｔｈ１、第２しきい値Ｌｔｈ２、第３しきい値Ｌｔｈ３）で区切られた輝度設定値Ｌｓｅｔの複数の設定範囲（第１範囲、第２範囲、第３範囲、第４範囲）が設けられ、複数の設定範囲（第１範囲、第２範囲、第３範囲、第４範囲）において、それぞれ画素５０，５０ａの駆動トランジスタ９２のゲートに書き込む初期化電位（初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ）を異なる値に設定する。
【００９４】
また、具体的に、複数の設定範囲（第１範囲、第２範囲、第３範囲、第４範囲）において、それぞれ発光可能期間ＰＥＭ０に対する非発光期間ＰＢＬの比率（黒挿入比率）を異なる値に設定する。
【００９５】
また、制御部２０，２０ａは、複数の設定範囲（第１範囲、第２範囲、第３範囲、第４範囲）内において、輝度設定値Ｌｓｅｔが小さくなるにつれ、輝度設定値Ｌｓｅｔを反映させる前の映像書き込み電位（映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ）の振幅に対する輝度設定値Ｌｓｅｔを反映させた後の映像書き込み電位（映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ）の振幅の比率（映像振幅比）を小さくする。
【００９６】
これにより、実施形態１に係る表示装置３０，３０ａは、上位装置１００から入力される輝度設定値Ｌｓｅｔが小さい場合でも、発光期間ＰＥＭと非発光期間ＰＢＬとの切り替わりや、発光期間ＰＥＭと非発光期間ＰＢＬとの切り替わりに起因するフリッカの視認性を低下させることができ、低輝度設定条件下においても表示品質の低下を抑制することができる。
【００９７】
（実施形態２）
以下、上述した実施形態１と同一の機能を有する構成には同一の符号を付して説明を省略し、実施形態２の表示装置について実施形態１との相違点を中心に説明する。
【００９８】
図１５は、実施形態２に係る表示装置の表示部及び制御部の概略構成を示す模式的な回路図である。図１６は、図１５に示す表示部に配列される画素の概略の等価回路図の一例である。図１６では、図４と同様に、表示部３８ｂの１つの画素行における画素値の書き込み動作及び発光動作での各種信号の変化を示している。図１７は、実施形態２に係る表示装置の駆動方法を説明するための概略タイミングチャートである。
【００９９】
図１５に示す実施形態２に係る表示装置３０ｂは、制御部２０ｂの映像線駆動回路５４ａから各画素列に供給される映像電圧信号ＶＳＩＧと初期化電圧信号ＶＩＮＩとを同系統の映像信号線（第１信号線）７２で供給する点で、図２に示す実施形態１とは異なっている。具体的には、各画素５０ｂには、映像電圧信号ＶＳＩＧ及び初期化電圧信号ＶＩＮＩを供給する映像信号線（第１信号線）７２が配線されている。
【０１００】
実施形態２に係る表示装置３０ｂは、リセット動作において、点灯制御信号ＢＧをＬレベルとして点灯スイッチ（第１遮断トランジスタ）９４をオフとし、リセット制御信号ＲＧをＨレベルとしてリセットスイッチ６４をオンとし、さらに各映像信号線（第１信号線）７２に初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を印加した状態で、書き込み制御信号ＳＧをＨレベルとして書き込みスイッチ９６をオンする。
【０１０１】
これにより、駆動トランジスタ９２のゲート電位は、初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）に対応する電位にリセットされる。また、駆動トランジスタ９２が導通状態とされることにより、駆動トランジスタ９２のソース電位は、リセット電位ＶＲＳに対応する電位にリセットされ、各画素５０ｂの保持容量９８の端子間電圧は、（Ｖｉｎｉ−ＶＲＳ）に応じた電圧に設定される。
【０１０２】
実施形態２に係る表示装置３０ｂは、オフセットキャンセル動作において、リセット制御信号ＲＧをＬレベルとしてリセットスイッチ６４をオフとし、書き込み制御信号ＳＧ及び点灯制御信号ＢＧをＨレベルとして書き込みスイッチ９６及び点灯スイッチ９４をオンとし、また各映像信号線（第１信号線）７２には初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を印加する。このとき、発光制御線７９をＨレベルに維持し発光制御スイッチ（第２遮断トランジスタ）９７をオンとされている。
【０１０３】
これにより、駆動トランジスタ９２のゲート電位は、初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）に対応する電位に固定される。
【０１０４】
実施形態２に係る表示装置３０ｂは、映像信号セット動作において、映像信号セット期間ＰＷＴでは、オフセットキャンセル期間ＰＯＣから引き続いて、リセット制御信号ＲＧがＬレベルに維持され、点灯制御信号ＢＧがＨレベルに維持されている。オフセットキャンセル動作の終了後、発光制御信号ＣＧをＬレベルとして発光制御スイッチ９７をオフし、駆動電源ＰＶＤＤから駆動トランジスタ９２に流れ込む電流を阻止する。そして、書き込みスイッチ９６を一旦オフし、各映像信号線（第１信号線）７２に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を供給する。この状態にて、書き込み制御信号ＳＧをＨレベルとして書き込みスイッチ９６をオンとすることで、駆動トランジスタ９２のゲート電位が初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）に応じた電位から映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた電位に上昇する。
【０１０５】
書き込みスイッチ９６をオフして映像信号セット動作が終了すると、有機発光ダイオード９０の発光が可能な発光可能期間ＰＥＭ０に移行する。この発光可能期間ＰＥＭ０において、発光制御信号ＣＧをＨレベルとして発光制御スイッチ９７をオンすることで、有機発光ダイオード９０が映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた強度で発光する。すなわち、映像信号セット動作にて導通状態となった駆動トランジスタ９２は、書き込みスイッチ９６がオフしても保持容量９８に保持された電圧により導通状態に保たれ、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた駆動電流を有機発光ダイオード９０に供給する。これにより、有機発光ダイオード９０は、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた輝度で発光する。
【０１０６】
上述した書き込み動作（リセット動作、オフセットキャンセル動作、映像信号セット動作）、及び発光動作は、実施形態１と同様に、表示部３８ｂを構成する画素行ごとに順次行われる。画素行は、例えば、映像信号の１水平走査期間を周期として順次選択され、画素行ごとの書き込み動作及び発光動作は、１フレーム周期で繰り返される。図１５に示す例において、映像線駆動回路５４ａは、１水平走査期間ごとに映像信号線（第１信号線）７２に初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を印加する期間（ＶＩＮＩ期間）と、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を印加する期間（ＶＳＩＧ期間）とが設けられている。すなわち、映像信号線（第１信号線）７２には、初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を印加する期間（ＶＩＮＩ期間）と、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を印加する期間（ＶＳＩＧ期間）とが、１水平走査期間内で時分割して供給される。
【０１０７】
（変形例）
図１８は、実施形態２の変形例に係る表示装置の表示部及び制御部の概略構成を示す模式的な回路図である。図１９は、図１８に示す表示部に配列される画素の概略の等価回路図の一例である。図１９では、図４と同様に、表示部３８ｃの１つの画素行における画素値の書き込み動作及び発光動作での各種信号の変化を示している。図２０は、実施形態２の変形例に係る表示装置の駆動方法を説明するための概略タイミングチャートである。
【０１０８】
実施形態２の変形例に係る表示装置３０ｃは、制御部２０ｃの走査線駆動回路５２ａから各画素列に延びる点灯制御線６６が図１５及び図１６に示す発光制御線７９を兼ね、画素５０ｃは、点灯スイッチ（遮断トランジスタ）９４が図１６に示す発光制御スイッチ９７を兼ねている点で、図１５及び図１６に示す構成とは異なっている。図１８及び図１９に示す構成における書き込み動作について、図２０を参照して説明する。ここでは、図１７に示す概略タイミングチャートとの相違点を中心に説明する。
【０１０９】
オフセットキャンセル動作の後、点灯制御信号ＢＧをＬレベルとして点灯スイッチ９４をオフし、駆動電源ＰＶＤＤから駆動トランジスタ９２に流れ込む電流を阻止する。そして、書き込みスイッチ９６を一旦オフし、各映像信号線（第１信号線）７２に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を供給する。この状態にて、書き込み制御信号ＳＧをＨレベルとして書き込みスイッチ９６をオンとすることで、駆動トランジスタ９２のゲート電位が初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）に応じた電位から映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた電位に上昇する。
【０１１０】
その後、書き込みスイッチ９６をオフして映像信号セット動作が終了すると、有機発光ダイオード９０の発光が可能な発光可能期間ＰＥＭ０に移行する。この発光可能期間ＰＥＭ０において、点灯制御信号ＢＧをＨレベルとして点灯スイッチ９４をオンすることで、有機発光ダイオード９０が映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた強度で発光する。
【０１１１】
各画素行の発光可能期間ＰＥＭ０において、発光期間ＰＥＭでは、点灯制御信号ＢＧをＨレベルとして点灯スイッチ９４をオンとすることで、駆動電源ＰＶＤＤから有機発光ダイオード９０に順方向電流（駆動電流）を供給し、非発光期間ＰＢＬでは、点灯制御信号ＢＧをＬレベルとして点灯スイッチ９４をオフとすることで、駆動電源ＰＶＤＤと、導通状態に保持されている駆動トランジスタ９２との間を遮断し、有機発光ダイオード９０に供給される順方向電流（駆動電流）を強制的に停止させる。
【０１１２】
なお、上述した各実施形態では、輝度設定値Ｌｓｅｔに応じて初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を切り換える構成について説明したが、これに併せて、輝度設定値Ｌｓｅｔに応じて駆動電位ＶＤＤを切り換える態様であっても良い。
【０１１３】
また、上述した各実施形態では、輝度設定値に応じて、初期化電位及び黒挿入比率を切り換える例を示したが、黒挿入を行わずに初期化電位を切り換える構成にしても良い。
【０１１４】
また、上述した各実施形態では、画素行ごとにリセット線７８とリセットスイッチ６４とが設けられる構成を説明したが、リセットスイッチ６４が画素５０，５０ａ，５０ｂ，５０ｃごとに設けられる構成とすることも可能である。この場合には、画素行を構成する複数の画素５０，５０ａ，５０ｂ，５０ｃがリセット制御線７０を共有する構成としても良いし、リセット制御線７０が画素５０，５０ａ，５０ｂ，５０ｃごとに設けられる構成としても良い。
【０１１５】
上述したように、各実施形態では、画素行を構成する複数の画素５０，５０ａ，５０ｂ，５０ｃがリセット線７８とリセットスイッチ６４を共有する。ここで、各画素行を複数区間に区切り、区間ごとにリセット線７８とリセットスイッチ６４を共有する構成とすることもできる。
【０１１６】
また、複数の画素行でリセットスイッチ６４を共有する構成とすることもできる。当該構成では複数の画素行それぞれにリセット線７８が設けられ、それら複数本のリセット線７８とリセット電源ＰＶＲＳとの接続を共通のリセットスイッチ６４で切り替える。
【０１１７】
また、例えば、隣接する２つの画素行など、比較的少数の画素行であれば、１本のリセット線７８を共用するレイアウトも可能である。具体的には、リセット線７８を１本の行方向に延在する幹線部分と、当該幹線部分から各列位置にて列方向に延びる支線部分とで構成する。
【０１１８】
また、上述した各実施形態では、駆動トランジスタ９２をｎ型ＴＦＴとした構成について説明したが、駆動トランジスタ９２をｐ型ＴＦＴとした構成とすることもできる。また、点灯スイッチ９４、発光制御スイッチ９７、リセットスイッチ６４、書き込みスイッチ９６、初期化スイッチ１１２についても、同様に、上述した各実施形態において説明したｎ型ＴＦＴとした構成に代えて、ｐ型ＴＦＴとした構成とすることができる。すなわち、上述した各実施形態において説明した図３、図１３、図１６、及び図１９に示す回路構成は一例であり、ｐ型ＴＦＴのみで構成された回路あるいはｐ型ＴＦＴとｎ型ＴＦＴとを混載した回路等、各種の回路で構成しても良い。
【０１１９】
上述した実施形態により、低輝度設定条件下においても表示品質の低下を抑制することができる表示装置を提供することができる。
【０１２０】
上述した実施形態は、各構成要素を適宜組み合わせることが可能である。また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【０１２１】
２０，２０ａ，２０ｂ，２０ｃ  制御部
３０，３０ａ，３０ｂ，３０ｃ  表示装置
３２  回路基板
３４  表示基板
３６  接続基板
３８，３８ａ，３８ｂ，３８ｃ  表示部
４０  駆動回路
５０，５０ａ，５０ｂ，５０ｃ  画素
５２，５２ａ  走査線駆動回路
５４，５４ａ  映像線駆動回路
５６  コントローラ
５８，６０，６２  電源回路
６４  リセットスイッチ
６６  点灯制御線
６８  書き込み制御線
７０  リセット制御線
７２  映像信号線（第１信号線）
７４，７６  電源線
７８  リセット線
７９  発光制御線
９０  有機発光ダイオード（有機ＥＬ素子）
９１  容量
９２  駆動トランジスタ
９４  点灯スイッチ（（第１）遮断トランジスタ）
９６  書き込みスイッチ
９７  発光制御スイッチ（第２遮断トランジスタ）
９８  保持容量
９９  付加容量
１００  上位装置
１１０  初期化信号線（第２信号線）
１１２  初期化スイッチ
１１４  初期化制御線
２０１  処理部
２０２  記憶部
２０１１  初期化電圧設定部
２０１２  黒挿入比率設定部
２０１３  映像振幅比設定部
２０２１  初期化電圧情報
２０２２  黒挿入比率情報
２０２３  映像振幅比情報
【図１】
2019101098.tif 000003
【図２】
2019101098.tif 000004
【図３】
2019101098.tif 000005
【図４】
2019101098.tif 000006
【図５】
2019101098.tif 000007
【図６】
2019101098.tif 000008
【図７Ａ】
2019101098.tif 000009
【図７Ｂ】
2019101098.tif 000010
【図７Ｃ】
2019101098.tif 000011
【図７Ｄ】
2019101098.tif 000012
【図８】
2019101098.tif 000013
【図９】
2019101098.tif 000014
【図１０】
2019101098.tif 000015
【図１１】
2019101098.tif 000016
【図１２】
2019101098.tif 000017
【図１３】
2019101098.tif 000018
【図１４】
2019101098.tif 000019
【図１５】
2019101098.tif 000020
【図１６】
2019101098.tif 000021
【図１７】
2019101098.tif 000022
【図１８】
2019101098.tif 000023
【図１９】
2019101098.tif 000024
【図２０】
2019101098.tif 000025