(57)【要約】【課題】共通信号の遅延を抑制し、表示品位をより高くする。【解決手段】複数の画素電極３３と、複数の画素電極３３に対して重なる形で配される共通電極と３９、を備えるアレイ基板３０と、画像が表示される表示面５５を有すると共にアレイ基板３０と対向配置されるＣＦ基板２１であって、共通電極３９と重なる形で配される透明電極２８を備えるＣＦ基板２１と、アレイ基板３０とＣＦ基板２１の間に介在される液晶層２３と、画像が表示される表示領域Ａ１に配されると共にアレイ基板３０とＣＦ基板２１の間に介在され、共通電極３９と透明電極２８の双方に当接する導電性のスペーサ５６と、を備えることに特徴を有する。【選択図】図４
2019101095.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極と、前記複数の画素電極に対して重なる形で配される共通電極と、を備える第１基板と、
画像が表示される表示面を有すると共に前記第１基板と対向配置される第２基板であって、前記共通電極と重なる形で配される透明電極を備える第２基板と、
前記第１基板と前記第２基板の間に介在される液晶層と、
前記画像が表示される表示領域に配されると共に前記第１基板と前記第２基板の間に介在され、前記共通電極と前記透明電極の双方に当接する導電性のスペーサと、を備える液晶パネル。
【請求項２】
前記共通電極及び前記透明電極は、前記表示領域の全面をそれぞれ覆う形で配されている請求項１に記載の液晶パネル。
【請求項３】
前記共通電極は、前記複数の画素電極に対して前記液晶層に近い側に配されている請求項１又は請求項２に記載の液晶パネル。
【請求項４】
前記複数の画素電極は、前記共通電極に対して前記液晶層に近い側に配されている請求項１又は請求項２に記載の液晶パネル。
【請求項５】
前記スペーサは、前記共通電極から前記透明電極側に突出する第１突起部と、前記透明電極から前記共通電極側に突出し、前記第１突起部の突出端部に当接する突出端部を有する第２突起部と、を備え、
前記第１基板は、前記共通電極と前記液晶層の間に介在される第１配向膜を備え、
前記第２基板は、前記透明電極と前記液晶層の間に介在される第２配向膜を備える請求項１から請求項４のいずれか一項に記載の液晶パネル。
【請求項６】
前記透明電極は、前記表示領域から前記表示領域の周囲に配される非表示領域に亘って設けられ、
前記非表示領域に配されると共に前記第１基板と前記第２基板との間に介在される導電部材を備え、
前記導電部材は、前記透明電極における前記非表示領域に対応する箇所に当接する構成である請求項１から請求項５のいずれか一項に記載の液晶パネル。
【請求項７】
前記導電部材は、前記液晶層を封止するシール部材である請求項６に記載の液晶パネル。
【請求項８】
前記液晶層は、ネガ型液晶によって構成されている請求項１から請求項７のいずれか一項に記載の液晶パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルに関する。
【背景技術】
【０００２】
従来、液晶パネルとして複数の画素を覆う共通電極を備えるものが知られている（下記特許文献１）。下記特許文献１では、画素電極と共通電極によって電界が形成され、液晶の配向状態を制御することが可能となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２５８３０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記構成のように共通電極を備える構成では、共通電極の抵抗（面抵抗）に起因して共通信号の遅延（鈍り）が生じ、表示品位が低下する事態が懸念される。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、共通信号の遅延を抑制し、表示品位をより高くすることを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の液晶パネルは、複数の画素電極と、前記複数の画素電極に対して重なる形で配される共通電極と、を備える第１基板と、画像が表示される表示面を有すると共に前記第１基板と対向配置される第２基板であって、前記共通電極と重なる形で配される透明電極を備える第２基板と、前記第１基板と前記第２基板の間に介在される液晶層と、前記画像が表示される表示領域に配されると共に前記第１基板と前記第２基板の間に介在され、前記共通電極と前記透明電極の双方に当接する導電性のスペーサと、を備えることに特徴を有する。
【０００７】
共通電極及び透明電極を導電性のスペーサで接続することで、第２基板側の透明電極を共通電極として用いることができる。これにより、第１基板側の共通電極のみを備える構成と比べて、共通電極の低抵抗化を図ることができる。この結果、共通信号の遅延を抑制することができ、表示品位をより高くすることができる。また、第２基板に透明電極を設けることで、第２基板が静電気によって帯電する事態を抑制でき、液晶層の配向が乱れる事態を抑制することができる。
【発明の効果】
【０００８】
本発明によれば、共通信号の遅延を抑制し、表示品位をより高くすることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態１に係る液晶パネルを概略的に示す断面図
【図２】液晶パネルを構成するアレイ基板を概略的に示す平面図
【図３】アレイ基板の画素を示す平面図
【図４】液晶パネルを示す断面図（図３のＩＶ−ＩＶ線で切断した図に対応）
【図５】液晶パネルを示す断面図（図３のＶ−Ｖ線で切断した図に対応）
【図６】比較例の液晶パネルを示す断面図
【図７】実施形態２に係る液晶パネルを示す断面図
【図８】実施形態３に係るアレイ基板の画素を示す平面図
【図９】液晶パネルを示す断面図（図８のＩＸ−ＩＸ線で切断した図に対応）
【図１０】液晶パネルを示す断面図（図８のＸ−Ｘ線で切断した図に対応）
【図１１】実施形態４に係る液晶パネルを示す断面図
【図１２】実施形態５に係る液晶パネルを概略的に示す断面図
【図１３】図１２のアレイ基板を概略的に示す平面図
【図１４】実施形態６に係るアレイ基板を概略的に示す平面図
【図１５】実施形態６に係る液晶パネルを概略的に示す断面図
【発明を実施するための形態】
【００１０】
＜実施形態１＞
本発明の実施形態１を図１から図６によって説明する。液晶表示装置１０は、図１に示すように、液晶パネル１１（表示パネル）と、液晶パネル１１が備えるドライバ１７に対して各種入力信号を供給する制御回路基板１２（外部の信号供給源）と、液晶パネル１１と外部の制御回路基板１２とを電気的に接続するフレキシブル基板１３（外部接続部品）と、液晶パネル１１に光を供給する外部光源であるバックライト装置１４（照明装置）と、を備える。バックライト装置１４は、図１に示すように、表側（液晶パネル１１側）に向けて開口した略箱形をなすシャーシ１８と、シャーシ１８内に配された図示しない光源（例えば冷陰極管、ＬＥＤ、有機ＥＬなど）と、シャーシ１８の開口部を覆う形で配される図示しない光学部材と、を備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。液晶パネル１１は画像を表示することが可能な表示領域Ａ１と、表示領域Ａ１を取り囲む非表示領域Ａ２を有する。
【００１１】
また、液晶表示装置１０は、図１に示すように、液晶パネル１１及びバックライト装置１４を収容するための表裏一対の外装部材１５，１６を備えており、表側の外装部材１５には、液晶パネル１１の表示領域Ａ１に表示された画像を外部から視認させるための開口部１９が形成されている。本実施形態に係る液晶表示装置１０は、例えば、液晶テレビ、携帯電話（スマートフォンなどを含む）、ノートパソコン（タブレット型ノートパソコンなどを含む）、ウェアラブル端末（スマートウォッチなどを含む）、携帯型情報端末（電子ブックやＰＤＡなどを含む）、携帯型ゲーム機、デジタルフォトフレームなどの各種電子機器に用いられるものである。
【００１２】
液晶パネル１１は、図１に示すように、対向状に配される一対の基板２１，３０と、一対の基板２１，３０間に配され、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層２３（媒質層）と、一対の基板２１，３０の間に介在されると共に液晶層２３を囲むことで液晶層２３を封止するシール部材２４と、を備える。一対の基板２１，３０のうち表側（正面側、図１の上側）の基板がＣＦ基板２１（対向基板）とされ、裏側（背面側）の基板がアレイ基板３０（アクティブマトリクス基板、素子側基板）とされる。なお、液晶層２３は、例えばネガ型液晶によって構成されている。
【００１３】
アレイ基板３０（第１基板）は、図２に示すように、方形状をなすガラス基板３１を有しており、ガラス基板３１の一辺（非表示領域Ａ２の一部）には、液晶パネル１１を駆動するドライバ１７が設けられている。アレイ基板３０は、ガラス基板３１の内面側にフォトリソグラフィ法によって各種の膜が積層形成されてなるものとされる。また、ガラス基板３１の外面側には、偏光板４９が貼り付けられている。表示領域Ａ１においてガラス基板３１の内面側（液晶層２３側）には、スイッチング素子であるＴＦＴ３２（Thin Film Transistor：表示素子）及び画素電極３３が設けられている。画素電極３３は、図３に示すように、表示領域Ａ１において複数個マトリクス状（行列状）に並んでいる。
【００１４】
ＴＦＴ３２は、画素電極３３よりも下層に設けられ、表示領域Ａ１において複数個マトリクス状（行列状）に並んでおり、各ＴＦＴ３２が各画素電極３３にそれぞれ接続されている。ＴＦＴ３２は、図４に示すように、ゲート電極３４と、ソース電極３５と、ドレイン電極３６と、チャネル部３７と、を有する。チャネル部３７は、ゲート電極３４と重畳する形で配され、チャネル部３７とゲート電極３４の間にはゲート絶縁膜３８が介在されている。チャネル部３７は、ソース電極３５とドレイン電極３６とを繋ぐ形で配されている。チャネル部３７、ソース電極３５及びドレイン電極３６の上層には、絶縁膜４６と平坦化膜４７とが積層されており、画素電極３３は、平坦化膜４７上に形成されている。ドレイン電極３６は、平坦化膜４７に形成されたコンタクトホール４５及び絶縁膜４６に形成されたコンタクトホール４８を介して画素電極３３と電気的に接続されている。平坦化膜４７（有機絶縁膜）は、例えば、アクリル樹脂（例えばＰＭＭＡ）等の有機材料からなり、他の絶縁膜３８，４６，４０よりも大きい膜厚を有している。
【００１５】
ゲート電極３４、ソース電極３５及びドレイン電極３６は、例えば、チタン（Ti）及び銅（Cu）の積層膜によって構成されているが、これに限定されない。また、ＴＦＴ３２及び画素電極３３の周りには、図３に示すように、ゲート配線５０及びソース配線５１が格子状をなす形で配されている。ゲート電極３４はゲート配線５０と接続され、ソース電極３５はソース配線５１と接続されている。ゲート配線５０は、図２に示すゲートドライバ５２に接続されている。なお、本実施形態では、左右一対のゲートドライバ５２がガラス基板３１上にモノリシックに形成されており、複数のゲート配線５０の各々が一対のゲートドライバ５２のいずれか一方に接続されている。また、ソース配線５１は、ドライバ１７に接続されている。ＴＦＴ３２は、ドライバ１７からゲート配線５０及びソース配線５１にそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極３３への電位の供給が制御されるようになっている。
【００１６】
図２に示すように、アレイ基板３０において、画素電極３３の表側には、共通電極３９が設けられている。つまり、共通電極３９は、複数の画素電極３３に対して液晶層２３に近い側に配されている。画素電極３３と共通電極３９の間には絶縁膜４０が介在されている。なお、ゲート絶縁膜３８や絶縁膜４０，４６は、例えば、二酸化珪素（SiO２）及び窒化シリコン（SiNx）の積層膜によって構成されているが、これに限定されない。画素電極３３、共通電極３９は、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極膜によって構成されているが、これに限定されない。また、共通電極３９には、例えば複数本のスリット５３が形成されている（図３参照）。画素電極３３が充電されるのに伴って互いに重畳する画素電極３３と共通電極３９との間に電位差が生じると、共通電極３９のスリット開口縁と画素電極３３との間には、アレイ基板３０の板面に沿う成分に加えて、アレイ基板３０の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じるので、そのフリンジ電界を利用して液晶層２３に含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル１１は、動作モードがＦＦＳ（Fringe Field Switching）モードとされている。
【００１７】
また、共通電極３９を液晶層２３側から覆う形で配向膜５４が配されている。なお、図３では、共通電極３９を網掛けで示している。なお、共通電極３９の外周端部には、図示しない引出線が接続されており、この引出線を介して共通電極３９はドライバ１７と接続されている。これにより、共通信号供給部であるドライバ１７から共通電極３９に対して共通信号が供給される構成となっている。なお、共通信号供給部はドライバ１７に限定されず適宜変更可能である。また、共通電極３９に共通信号を供給するための引出線は、例えば、ゲート配線５０を構成するために成膜した導電膜（ゲートメタル）の一部やソース配線５１を構成するために成膜した導電膜（ソースメタル）の一部が用いられるが、これに限定されない。
【００１８】
ＣＦ基板２１（第２基板）は、アレイ基板３０と対向配置されている。ＣＦ基板２１は、図４及び図５に示すように、ガラス基板２５の内面側（液晶層２３側）に、カラーフィルタ２６、オーバーコート膜２７、透明電極２８、配向膜２９が積層されることで構成されている。カラーフィルタ２６は、マトリクス状に配列されるＲ（赤色），Ｇ（緑色），Ｂ（青色）の三色の着色部（図５では二色分の着色部を図示）を備えている。各着色部は、アレイ基板３０の各画素と対向配置されている。隣り合う着色部の間には、ブラックマトリクス２２が設けられている。また、ガラス基板２５の外面側には、偏光板２０が貼り付けられている。なお、ＣＦ基板２１の表面（偏光板２０の外面）は、画像が表示される表示面５５とされる。また、本実施形態では、透明電極２８がカラーフィルタ２６を液晶層２３側から覆う構成となっている。このため、透明電極２８のみでカラーフィルタ２６を十分に保護できる場合にはオーバーコート膜２７を備えていなくてもよい。
【００１９】
アレイ基板３０の共通電極３９（アレイ基板側の透明電極）は、図２に示すように、表示領域Ａ１の全面を覆う方形状をなしている。ＣＦ基板２１の透明電極２８は、共通電極３９と同じ形状をなし、共通電極３９と重なる形で配されている。つまり、共通電極３９は、表示領域Ａ１の全面を覆う形で配されている。ＣＦ基板２１とアレイ基板３０の間には、ＣＦ基板２１とアレイ基板３０の対向間隔を規定するためのスペーサ５６が介在されている。図４に示すように、スペーサ５６は柱状をなし、共通電極３９と透明電極２８の双方に当接すると共に導電性を有している。これにより、透明電極２８は、共通電極３９と電気的に接続され、ＣＦ基板２１側の共通電極として機能する。なお、スペーサ５６の形成箇所においては、配向膜２９，５４に貫通孔５７，５８がそれぞれ形成されており、透明電極２８及び共通電極３９が部分的に露出されている。なお、図２に示すように、スペーサ５６は、表示領域Ａ１の全面において、マトリクス状に複数個配列されている。つまり、透明電極２８と共通電極３９とは複数のスペーサ５６によって複数箇所において電気的に接続されている。なお、図２では、複数のスペーサ５６のうち、一部のみを図示している。スペーサ５６は、導電材料によって構成されることで導電性を有するものとされる。また、スペーサ５６の内部に金属粒子（金粒子、銀粒子、銅粒子等）などの導電性粒子を含有させることで導電性を付与させる構成としてもよい。なお、スペーサ５６は、図４に示すように、ブラックマトリクス２２と重なる箇所に配されており、液晶パネル１１の表示品位に影響を与える事態が抑制されている。
【００２０】
次に本実施形態の効果について説明する。本実施形態の効果を説明するための比較例として液晶パネル２を図６に示す。液晶パネル２では、スペーサ３が導電性を有しておらず、透明導電膜４がガラス基板２５の外面側に配されている。また、共通電極３９はアレイ基板５側のみに設けられている。また、透明導電膜４は、ＣＦ基板６の帯電を抑制する機能を担っている。本実施形態では、共通電極３９及び透明電極２８（ＣＦ基板２１側の透明導電膜）を導電性のスペーサ５６で接続することで、ＣＦ基板２１側の透明電極２８を共通電極として用いることができる。これにより、アレイ基板３０側の共通電極３９のみを備える構成と比べて、共通電極の低抵抗化を図ることができる。
【００２１】
一般的に共通電極においては、共通信号が入力される引出線から遠い箇所では、近い箇所に比して共通信号の遅延が生じ、共通電極の面内における電圧分布が不均一になることから表示品位が低下する事態が懸念される。特に共通電極の面抵抗が大きい程、共通信号の遅延は生じ易い。本実施形態では、上述のように比較例の構成と比べて、共通電極の低抵抗化を図ることができる。この結果、共通電極における共通信号の遅延を抑制することができ、表示品位をより高くすることができる。なお、一般的に液晶パネルのサイズが大きくなる程、共通電極の面積が大きくなり、共通電極の抵抗に起因した共通信号の遅延が生じ易くなる。このため、本実施形態の構成はサイズの大きい液晶パネルに適用するとより効果的である。
【００２２】
また、ＣＦ基板２１に透明電極２８を設けることで、ＣＦ基板２１が静電気によって帯電する事態を抑制でき、液晶層２３の配向が乱れる事態を抑制することができる。また、図６の比較例と本実施形態とは、透明導電膜（透明導電膜４又は透明電極２８）をＣＦ基板に形成する点においては同じであるため、本実施形態は、比較例に対して工数が増加することがない。また、スペーサ５６は、表示領域Ａ１の全域に適宜配置することができる。仮にシール部材２４に導電性を持たせて共通電極３９と透明電極２８とを接続する構成では、共通電極３９及び透明電極２８の外周端部しか接続することができないが、スペーサ５６であれば、共通電極３９及び透明電極２８をその全域において適宜接続することができる。
【００２３】
また、本実施形態では、共通電極３９及び透明電極２８は、表示領域Ａ１の全面をそれぞれ覆う形で配されている。ところで、液晶パネルとしては、表示領域Ａ１に配された複数の位置検出電極を共通電極として用いる構成（いわゆるインセルタイプ、後述する実施形態６参照）が知られている。インセルタイプでは、各位置検出電極にそれぞれ引出線が接続され、各引出線を介して共通信号（及び位置検出信号）が各位置検出電極に供給される。そして、インセルタイプでは、各位置検出電極の面積は、本実施形態の共通電極３９と比べて小さくなる。面積が小さいと位置検出電極において引出線から近い箇所と遠い箇所の距離は比較的小さくなり、引出線から遠い箇所における共通信号の遅延が起こり難い。これに対して、本実施形態のように、１枚の共通電極３９が表示領域Ａ１の全面を覆う構成では、インセルタイプと比べて、共通電極の面積がより大きくなり、共通信号を供給するための引出線から遠い箇所において共通信号の遅延がより起こり易い。このような事情から、共通電極及び透明電極をスペーサで接続する構成は、インセルタイプよりも、本実施形態のような１枚の共通電極３９が表示領域Ａ１の全面を覆う構成に適用すると、より効果的である。
【００２４】
共通電極３９は、複数の画素電極３３に対して液晶層２３に近い側に配されている。共通電極３９と透明電極２８の間に画素電極３３が配されることがなく、画素電極３３とスペーサ５６とが干渉することがないため、スペーサ５６の配置箇所に係る設計の自由度をより高くすることができる。また、画素電極３３と透明電極２８の間に共通電極３９が配されることから、仮に液晶層２３内に導電性の異物が侵入した場合において、画素電極３３と透明電極２８とがその異物によって電気的に接続される事態を抑制することができる。
【００２５】
また、液晶層２３は、ネガ型液晶によって構成されている。仮に液晶層２３としてポジ型液晶を用いた場合には、画素電極３３と透明電極２８の間に電位差が生じた場合において、液晶分子が垂直配向となり、光透過率が低減する。ネガ型液晶では、画素電極３３と透明電極２８の間に電位差が生じた場合において、液晶分子が水平配向であるから、液晶層２３の光透過率が低減する事態を抑制することができる。なお、本実施形態においてポジ型液晶を用いることも可能であるが、上述の理由によりネガ型液晶を用いることがより好ましい。
【００２６】
＜実施形態２＞
次に、本発明の実施形態２を図７によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル２１１では、スペーサの構成が上記実施形態と相違する。本実施形態のスペーサ２５６は、図７に示すように、共通電極３９から透明電極２８側に突出する第１突起部２５７と、透明電極２８から共通電極３９側に突出し、第１突起部２５７の突出端部に当接する突出端部を有する第２突起部２５８と、を備える。本実施形態では、アレイ基板３０を製造する過程では、共通電極３９上に第１突起部２５７を設けた後、配向膜５４（共通電極と液晶層の間に介在される第１配向膜）を形成する。ＣＦ基板２１を製造する過程では、透明電極２８上に第２突起部２５８を設けた後、配向膜２９（透明電極と液晶層の間に介在される第２配向膜）を形成する。
【００２７】
電極と液晶層の間に配向膜が介在されている構成において、仮に配向膜を形成した後、スペーサを配置する場合には、配向膜の一部をエッチング等によって除去し、電極を露出させた上で、スペーサと電極を接触させる必要がある。本実施形態では、電極（共通電極３９及び透明電極２８）に突起部（第１突起部２５７及び第２突起部２５８）を設けることで、その電極を配向膜で覆った際には、突起部の形成箇所において配向膜が形成される事態を抑制することができる。このため、スペーサ２５６を一対の突起部（第１突起部２５７及び第２突起部２５８）によって構成することで、配向膜２９及び配向膜５４を部分的に除去する作業（言い換えると配向膜２９，５４に貫通孔５７，５８を形成する作業）を廃止することができる。
【００２８】
＜実施形態３＞
次に、本発明の実施形態３を図８から図１０によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル３１１では、共通電極と画素電極の配置態様が上記実施形態と相違する。本実施形態のアレイ基板３３０においては、図８及び図９に示すように、複数の画素電極３３３は、共通電極３３９に対して液晶層２３に近い側に配されている。画素電極３３３は、絶縁膜４０，４６及び平坦化膜４７にそれぞれ形成されたコンタクトホール３４２，３４５，３４８を介してドレイン電極３６と接続されている。また、本実施形態では、図８に示すように画素電極３３３に複数のスリット３５３が形成されている。図１０に示すように、スペーサ３５６は、共通電極３３９及び透明電極２８の双方に当接されている。スペーサ３５６の形成箇所においては、配向膜２９，５４に貫通孔５７，５８が形成され、絶縁膜４０に貫通孔３４１が形成されている。これにより、透明電極２８及び共通電極３３９が部分的に露出されている。本実施形態によれば、画素電極３３３と共通電極３３９の間に電位差を生じさせると共に画素電極３３３と透明電極２８の間に電位差を生じさせることで、実施形態１、２の構成に比べて、より強い電界を生じさせることができ、液晶層２３の光透過率をより高くすることができる。
【００２９】
＜実施形態４＞
次に、本発明の実施形態４を図１１によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル４１１では、スペーサの構成が上記実施形態３と相違する。本実施形態のスペーサ４５６は、図１１に示すように、共通電極３３９から透明電極２８側に突出する第１突起部４５７と、透明電極２８から共通電極３３９側に突出し、第１突起部４５７の突出端部に当接する突出端部を有する第２突起部４５８と、を備える。本実施形態では実施形態２と同様に、スペーサ４５６を一対の突起部（第１突起部４５７及び第２突起部４５８）によって構成することで、配向膜２９及び配向膜５４を部分的に除去する作業を廃止することができる。
【００３０】
＜実施形態５＞
次に、本発明の実施形態５を図１２から図１３によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル５１１では、図１２及び図１３に示すように、透明電極５２８が表示領域Ａ１から表示領域Ａ１の周囲に配される非表示領域Ａ２に亘って設けられている。このため、透明電極５２８の外周端部は、非表示領域Ａ２と重なる形で配されている。本実施形態では、液晶層２３を封止するシール部材５２４が透明電極５２８の外周端部（透明電極における非表示領域に対応する箇所）に当接されている。シール部材５２４（導電部材）は、導電性を有しており、非表示領域Ａ２に配されると共にアレイ基板３０とＣＦ基板２１の間に介在されている。なお、シール部材５２４の内部に金属粒子（金粒子、銀粒子、銅粒子等）などの導電性粒子を含有させることでシール部材５２４に導電性を付与させることができる。
【００３１】
また、アレイ基板３０には、図１２に示すように、ドライバ１７とシール部材５２４とを接続する配線５２９が設けられている。これにより、例えばドライバ１７から配線５２９及びシール部材５２４を介して透明電極５２８に共通信号を供給することができる。また、図１３に示すように、アレイ基板３０のドライバ１７側の周端部には、フレキシブル基板１３が接続される端子部が形成された端子領域５３０が形成されている。ドライバ１７とシール部材５２４とを接続する代わりに、端子領域５３０とシール部材５２４とを接続し、フレキシブル基板１３及び端子領域５３０を介してシール部材５２４に共通信号を供給する構成としてもよい。また、透明電極５２８の外周端部は、一対のゲートドライバ５２を覆う構成となっている。
【００３２】
本実施形態によれば、アレイ基板３０側から導電部材であるシール部材５２４を介して透明電極５２８に共通信号を送ることが可能となる。これにより、スペーサ５６のみを用いて透明電極５２８に共通信号を送る構成と比べて共通信号の遅延をより一層抑制することができ、表示品位をより高くすることができる。なお、透明電極５２８に共通信号を供給するための導電部材は、シール部材５２４に限定されない。しかしながら、導電部材をシール部材５２４と兼用することで部品点数の増加を抑制することができる。
【００３３】
＜実施形態６＞
次に、本発明の実施形態６を図１４及び図１５によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態の液晶パネル６１１では、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出するタッチパネル機能（位置入力機能）と、を併有しており、このうちのタッチパネル機能を発揮するためのタッチパネルパターンを一体化（インセル化）している。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされる。タッチパネルパターンは、図１４に示すように、アレイ基板６３０を構成するガラス基板３１の板面内にマトリクス状に並んで配される複数の位置検出電極６６０から構成されている。位置検出電極６６０は、透明導電膜によって構成されており、表示領域Ａ１に配されている。そして、本実施形態ではアレイ基板６３０の共通電極６３９は、複数の位置検出電極６６０によって構成されている。
【００３４】
位置検出電極６６０には、位置検出配線６６１が接続されている。位置検出配線６６１は、例えばドライバ１７と接続されている。ドライバ１７は、表示機能に係る共通信号（基準電位信号）と、タッチ機能に係るタッチ信号（位置検出信号）と、を異なるタイミングで位置検出電極６６０に供給する。タッチ信号が供給されている状態において、液晶パネル６１１の使用者が、液晶パネル６１１の表面（表示面）に導電体である図示しない指（位置入力体）を近づけると、その指と位置検出電極６６０との間で静電容量が形成されることになる。これにより、指の近くにある位置検出電極６６０にて検出される静電容量には指が近づくのに伴って変化が生じ、指から遠くにある位置検出電極６６０とは静電容量が異なるものとなるので、それに基づいて指による入力位置を検出することが可能となる。また、共通信号は、同じタイミングで全ての位置検出電極６６０に伝送されることで、全ての位置検出電極６６０が基準電位となり、共通電極６３９として機能する。
【００３５】
また、ＣＦ基板６２１側の透明電極６２８は、図１５に示すように、複数の位置検出電極６６０の各々と重なる形でマトリクス状に複数設けられている。透明電極６２８は、スペーサ５６を介して対向配置される位置検出電極６６０と電気的に接続されている。つまり、複数の透明電極６２８の各々と、複数の位置検出電極６６０の各々とが各スペーサ５６によってそれぞれ接続されている。なお、スペーサ５６は１枚の位置検出電極６６０について少なくとも１つ以上配されている。また、図１４では複数のスペーサ５６のうち一部のみを図示している。
【００３６】
透明電極６２８と位置検出電極６６０とをスペーサ５６によって接続することで、透明電極６２８を位置検出電極として機能させることができる。このような構成とすれば、表示面５５側に配される位置入力体（指）に対して位置検出電極である透明電極６２８をより近づけることができ、位置検出精度をより高くすることができる。また、位置検出電極６６０及び透明電極６２８をスペーサ５６によって接続することで、いずれか一方の電極のみ備える構成と比べて位置検出電極の低抵抗化を図ることができ、位置検出精度をより高くすることができる。
【００３７】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態では、液晶パネルの動作モードがＦＦＳモードである構成を例示したが、これに限定されない。例えば、液晶パネルの動作モードとしてＴＮモードやＶＡモード等を用いてもよい。なお、ＴＮモードやＶＡモードを用いる場合には、実施形態３又は実施形態４の構成において、アレイ基板３３０側の透明電極である共通電極３３９を補助容量（蓄積容量）を構成するための補助容量電極として用い、補助容量電極の電位を共通電位とを同一にすればよい。
（２）スペーサの形状は柱状に限定されず適宜変更可能である。例えば、スペーサが半球状をなしていてもよい。
（３）上記実施形態において、共通信号がＣＦ基板側の透明電極に供給された後、スペーサを介してアレイ基板側の共通電極に供給される構成としてもよい。
【符号の説明】
【００３８】
１１，２１１，３１１，４１１…液晶パネル、２１…ＣＦ基板（第２基板）、２３…液晶層、２８，５２８…透明電極、２９…配向膜（第２配向膜）、３０，３３０…アレイ基板（第１基板）、３３，３３３…画素電極、３９，３３９…共通電極、５４…配向膜（第１配向膜）、５５…表示面、５６，２５６，３５６，４５６…スペーサ、２５７，４５７…第１突起部、２５８，４５８…第２突起部、５２４…シール部材（導電部材）、Ａ１…表示領域、Ａ２…非表示領域
【図１】
2019101095.tif 000003
【図２】
2019101095.tif 000004
【図３】
2019101095.tif 000005
【図４】
2019101095.tif 000006
【図５】
2019101095.tif 000007
【図６】
2019101095.tif 000008
【図７】
2019101095.tif 000009
【図８】
2019101095.tif 000010
【図９】
2019101095.tif 000011
【図１０】
2019101095.tif 000012
【図１１】
2019101095.tif 000013
【図１２】
2019101095.tif 000014
【図１３】
2019101095.tif 000015
【図１４】
2019101095.tif 000016
【図１５】
2019101095.tif 000017