(57)【要約】      （修正有）【課題】短絡検出時の短絡電流を抑制し、且つ、短絡耐量を確保することのできる駆動装置を提供する。【解決手段】駆動装置１００は、出力電流を制御する制御電極を有し、制御電極に電圧を印加することによって負荷の駆動を制御するパワースイッチング素子２００を駆動する。駆動装置１００は、制御電極への電圧印加のタイミングを制御する制御部１０を備える。制御電極は、第１電極２１１及び第２電極２１２を含む２つ以上の分割電極に分割され、制御部１０は、負荷の短絡を検出するための短絡検出期間において、第１電極２１１および第２電極２１２の一方に電圧を印加するセーフモードでスイッチング素子２００を駆動する。そして、負荷を通常駆動させるための通常駆動期間において、第１電極２１１及び第２電極２１２のうち、少なくともセーフモードにて電圧を印加していない分割電極に電圧を印加するノーマルモードでスイッチング素子２００を駆動する。【選択図】図１
2019062737.tif 000002
【特許請求の範囲】
【請求項１】
電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極（２１０）を有するパワースイッチング素子（２００）、を駆動する駆動装置であって、
前記制御電極への電圧印加のタイミングを制御する制御部（１０）を備え、
前記制御電極は、第１電極（２１１）および第２電極（２１２）を含む２つ以上の分割電極に分割され、
前記制御部は、
前記負荷の短絡を検出するための短絡検出期間において、前記第１電極および前記第２電極の一方に電圧を印加するセーフモードで前記パワースイッチング素子を駆動し、
前記負荷を通常駆動させるための通常駆動期間において、前記第１電極および前記第２電極の両方に電圧を印加するノーマルモードで前記パワースイッチング素子を駆動し、
前記分割電極は、前記パワースイッチング素子が形成された半導体基板（２９０）の深さ方向に直交する主面（２９０ａ）の少なくとも一部において、前記深さ方向に直交する所定の方向に延設され、
前記主面を正面視した場合に、前記主面は、前記第１電極に電圧が印加されることによって出力電流が流れる第１領域（２３１）と、前記第２電極に電圧が印加されることによって出力電流が流れる第２領域（２３２）と、を有し、
前記第１領域および前記第２領域は、前記分割電極の延設方向に沿ってストライプ状に形成され、
前記制御部は、前記セーフモードにおいて前記第１電極に電圧を印加して前記パワースイッチング素子を駆動し、
前記第１電極は、前記延設方向に直交する並び方向において、
前記半導体基板を構成する物質の比熱をｃ、密度をρ、熱伝導率をｋとし、シリコンの比熱をｃＳｉ、密度をρＳｉ、熱伝導率をｋＳｉとするとき、数式３により規定される伝熱距離Ｗと、前記第１領域の幅Ｌと、の間にＬ＜２Ｗの関係を満たすように形成されることを特徴とする駆動装置。
【数３】
2019062737.tif 000005
【請求項２】
前記第１電極は、前記第１領域の幅Ｌと、前記第１領域の離間距離Ｄと、前記伝熱距離Ｗとの間で、Ｄ≦Ｗ−Ｌ／２の関係を満たすように形成されることを特徴とする請求項１に記載の駆動装置。
【請求項３】
電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極（２１０）を有するパワースイッチング素子（２００）、を駆動する駆動装置であって、
前記制御電極への電圧印加のタイミングを制御する制御部（１０）を備え、
前記制御電極は、第１電極（２１１）および第２電極（２１２）を含む２つ以上の分割電極に分割され、
前記制御部は、
前記負荷の短絡を検出するための短絡検出期間において、前記第１電極および前記第２電極の一方に電圧を印加するセーフモードで前記パワースイッチング素子を駆動し、
前記負荷を通常駆動させるための通常駆動期間において、前記第１電極および前記第２電極の両方に電圧を印加するノーマルモードで前記パワースイッチング素子を駆動し、
さらに、前記第１電極に電圧を印加する第１ドライブ回路（２１）と、前記第２電極に電圧を印加する第２ドライブ回路（２２）と、
前記パワースイッチング素子の短絡を検出した場合に検出信号を前記制御部に出力する短絡検出回路（３０）と、を備え、
前記第１ドライブ回路は、前記第１電極への電圧の印加をオンするための第１オン側回路（Ｓ１）と、前記第１電極への電圧の印加をオフするための第１オフ側回路（Ｓ２，２５）と、を有し、
前記第２ドライブ回路は、前記第２電極への電圧の印加をオンするための第２オン側回路（Ｓ３）と、前記第２電極への電圧の印加をオフするための第２オフ側回路（Ｓ４，２３）と、を有し、
前記パワースイッチング素子をターンオンする場合において、
前記制御部は、前記第１電極への電圧の印加のみをオンして前記セーフモードで駆動し、
前記短絡検出期間内に前記検出信号が入力されないときには、前記第２電極への電圧の印加をオンして前記ノーマルモードに移行し、
前記短絡検出期間内に前記検出信号が入力されたときには、前記検出信号が前記短絡検出期間の間継続していれば前記第２電極への電圧の印加をオンすることなく前記第１電極への電圧の印加をオフするように制御することを特徴とする駆動装置。
【請求項４】
電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極（２１０）を有するパワースイッチング素子（２００）、を駆動する駆動装置であって、
前記制御電極への電圧印加のタイミングを制御する制御部（１０）を備え、
前記制御電極は、第１電極（２１１）および第２電極（２１２）を含む２つ以上の分割電極に分割され、
前記制御部は、
前記負荷の短絡を検出するための短絡検出期間において、前記第１電極および前記第２電極の一方に電圧を印加するセーフモードで前記パワースイッチング素子を駆動し、
前記負荷を通常駆動させるための通常駆動期間において、前記第１電極および前記第２電極の両方に電圧を印加するノーマルモードで前記パワースイッチング素子を駆動し、
さらに、前記第１電極に電圧を印加する第１ドライブ回路（２１）と、前記第２電極に電圧を印加する第２ドライブ回路（２２）と、
前記パワースイッチング素子の短絡を検出した場合に検出信号を前記制御部に出力する短絡検出回路（３０）と、を備え、
前記第１ドライブ回路は、前記第１電極への電圧の印加をオンするための第１オン側回路（Ｓ１）と、前記第１電極への電圧の印加をオフするための第１オフ側回路（Ｓ２，２５）と、を有し、
前記第２ドライブ回路は、前記第２電極への電圧の印加をオンするための第２オン側回路（Ｓ３）と、前記第２電極への電圧の印加をオフするための第２オフ側回路（Ｓ４，２３）と、を有し、
前記第１電極および前記第２電極に電流が供給されて前記パワースイッチング素子が駆動している通常駆動期間に、前記検出信号が前記制御部に入力された場合において、
前記制御部は、前記第２電極への電圧の印加をオフして前記セーフモードに移行し、
前記検出信号が前記短絡検出期間の間継続していれば前記第１電極への電圧の印加をオフし、
前記検出信号が前記短絡検出期間の間継続していなければ再び前記第２電極への電圧の印加をオンして前記ノーマルモードに移行するように制御することを特徴とする駆動装置。
【請求項５】
前記第２オフ側回路は、前記第２電極への電圧の印加がオフされる際の出力電流の時間変化を緩やかにする第２ソフト遮断回路（２４）を有することを特徴とする請求項３または請求項４に記載の駆動装置。
【請求項６】
前記第１オフ側回路は、前記第１電極への電圧の印加がオフされる際の出力電流の時間変化を緩やかにする第１ソフト遮断回路（２６）を有することを特徴とする請求項３〜５のいずれか１項に記載の駆動装置。
【請求項７】
前記第１ドライブ回路および前記第２ドライブ回路の少なくとも一方には、それぞれ前記第１電極および前記第２電極へ印加される電圧を調整するための電圧調整回路（２７）を有することを特徴とする請求項３〜６のいずれか１項に記載の駆動装置。
【請求項８】
電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極（２１０）を有するパワースイッチング素子（２００）、を駆動する駆動装置であって、
前記制御電極への電圧印加のタイミングを制御する制御部（１０）を備え、
前記制御電極は、第１電極（２１１）および第２電極（２１２）を含む２つ以上の分割電極に分割され、
前記制御部は、
前記負荷の短絡を検出するための短絡検出期間において、前記第１電極および前記第２電極の一方に電圧を印加するセーフモードで前記パワースイッチング素子を駆動し、
前記負荷を通常駆動させるための通常駆動期間において、前記第１電極および前記第２電極の両方に電圧を印加するノーマルモードで前記パワースイッチング素子を駆動し、
さらに、前記パワースイッチング素子の短絡を検出した場合に検出信号を前記制御部に出力する短絡検出回路（３０）を備え、
前記短絡検出回路は、入力される電流の電流値が所定の閾値電流以上である場合に前記検出信号を出力し、
前記閾値電流は、ノーマルモード時における第１閾値と、セーフモード時における第２閾値とを有し、
前記第２閾値は、前記第１閾値よりも小さい値に設定されることを特徴とする駆動装置。
【請求項９】
複数の前記制御電極は、前記パワースイッチング素子が形成された半導体基板（２９０）の深さ方向に直交する主面（２９０ａ）に形成され、
前記主面を正面視した場合に、前記主面は、前記第１電極に電圧が印加されることによって出力電流が流れる第１領域（２３１）と、前記第２電極に電圧が印加されることによって出力電流が流れる第２領域（２３２）と、を有し、
前記第１領域および前記第２領域の少なくとも一方は、前記主面に占める面積が、出力電流として、予め定められた定格電流以上の電流が流れるように設定されることを特徴とする請求項１〜８のいずれか１項に記載の駆動装置。
【請求項１０】
前記第１領域および前記第２領域は、それぞれの前記主面に占める面積が、出力電流として、予め定められた定格電流以上の電流が流れるように設定されることを特徴とする請求項９に記載の駆動装置。
【請求項１１】
前記パワースイッチング素子の短絡を検出した場合に検出信号を前記制御部に出力する短絡検出回路（３０）を備え、
前記パワースイッチング素子は、前記制御電極に電圧が印加されることにより前記出力電流を生じるメインセル（２００ａ）と、前記パワースイッチング素子の出力電流をモニタするためのセンスセル（２００ｂ）とを有し、
前記短絡検出回路に入力される電流は、前記センスセルの出力するセンス電流であることを特徴とする請求項１〜１０のいずれか１項に記載の駆動装置。
【請求項１２】
前記センスセルの制御電極は、前記メインセルにおける前記分割電極に対応して分割されたセンスセル側分割電極（２１１ｂ，２１２ｂ）を有し、前記センスセル側分割電極は、前記メインセルにおける前記分割電極に対応して駆動されることを特徴とする請求項１１に記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート電極やベース電極のような制御電極を駆動する駆動装置に関する。
【背景技術】
【０００２】
短絡によるスイッチング素子への過電流の供給は素子の熱破壊につながるため、短絡を検出した場合にスイッチング素子を停止させるなどのフェールセーフ制御が行われる。短絡の検出においては、短絡による過電流とパルスノイズとの切り分けが必要である。過電流であることを断定するために、例えば特許文献１に記載の駆動回路は、所定のフィルタ時間を設けている。すなわち、スイッチング素子を流れる出力電流が設定されたフィルタ時間の間、予め決められた閾値以上を維持している場合に、その電流は短絡によるものであると断定される。
【０００３】
逆に言えば、このフィルタ時間の間は、スイッチング素子に出力電流が流れる状態を維持することになる。短絡時の出力電流は通常駆動時に比べて大きく、フィルタ時間内において本来は要することのない電力が消費されることになり、スイッチング素子の過熱につながる虞がある。
【０００４】
短絡時においてスイッチング素子の発熱量を抑制する方法としては、出力電流の飽和電流を小さくすること、スイッチング素子の熱容量を大きくすること、短絡保護の応答速度を改善すること、が考えられる。そのなかで、出力電流を抑制する方法としては、例えば特許文献２および特許文献３に記載の技術がある。
【０００５】
特許文献２に記載の半導体装置は、出力電流が流れる有効領域の寸法を最適化することにより、低オン電圧を実現しつつ負荷短絡耐量を向上させるものである。
【０００６】
また、特許文献３に記載の負荷駆動装置は、ゲートドライブ回路とクランプ回路とを有している。短絡時には、短絡が発生していない通常駆動時におけるゲート電圧よりも小さいクランプ電圧を用いてＩＧＢＴのゲートを制御するようになっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−２３３４２号公報
【特許文献２】特開２０１３−８４９２２号公報
【特許文献３】特開２０１２−２０４９８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２に記載の半導体装置においては、出力電流を従来の構成に較べて小さくする構成であるため、スイッチング素子の電流能力を低下させることになる。電流能力とオン電圧はトレードオフの関係にあるので、電流能力を低下させた結果、通常駆動時のオン電圧は大きくなり、損失が増加してしまう。
【０００９】
また、特許文献３に記載の負荷駆動装置においては、２系統の電源回路を必要とするため回路規模が増大することに加えて、この技術だけでは近年要求される十分な負荷短絡耐量を確保することができない。
【００１０】
本発明は、上記問題点を鑑みてなされたものであり、通常駆動時の損失を抑制しつつ短絡耐量を確保することのできる駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【００１２】
上記目的を達成するために、本発明は、電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極（２１０）を有するパワースイッチング素子（２００）、を駆動する駆動装置であって、制御電極への電圧印加のタイミングを制御する制御部（１０）を備え、制御電極は、第１電極（２１１）および第２電極（２１２）を含む２つ以上の分割電極に分割され、制御部は、負荷の短絡を検出するための短絡検出期間において、第１電極および第２電極の一方に電圧を印加するセーフモードでパワースイッチング素子を駆動し、負荷を通常駆動させるための通常駆動期間において、第１電極および第２電極の両方に電圧を印加するノーマルモードでパワースイッチング素子を駆動する、ことを特徴としている。
【００１３】
これによれば、短絡を検出する期間であるセーフモード時においては、制御電極の一部を構成する第１電極あるいは第２電極のどちらか一方に電圧が印加された状態となる。このため、電圧が印加される制御電極の面積は、制御電極全体に較べて小さくなる。よって、スイッチング素子におけるチャネル形成領域は、制御電極全体に電圧が印加される場合に較べて小さくなり、出力電流能力を小さくすることができる。したがって、セーフモード時における短絡時の消費電力を抑制でき、スイッチング素子の発熱を抑制することによって短絡耐量を向上させることができる。
【００１４】
加えて、ノーマルモードにおいて、制御部は、第１電極および第２電極の両方に電圧を印加してパワースイッチング素子を駆動する。これによれば、ノーマルモード時において、第１電極に加えて第２電極への電圧の印加によってチャネルが形成される。このため、ノーマルモード時にはセーフモード時に較べて多くの出力電流を出力することができ、導通抵抗が小さい状態となり、通常駆動時の損失を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態における駆動装置およびＩＧＢＴの概略構成を示すブロック図である。
【図２】ドライブ回路および短絡検出回路の概略構成を示す回路図である。
【図３】ＩＧＢＴの電極構成を示す正面図である。
【図４】制御部による制御フローを示すフローチャートである。
【図５】制御部による制御フローを示すフローチャートである。
【図６】制御部による制御フローを示すフローチャートである。
【図７】制御部による制御フローを示すフローチャートである。
【図８】ＩＧＢＴにおける電圧電流特性を示す概略図である。
【図９】伝熱距離Ｗの概念を示す図である。
【図１０】熱源が一面に一様に存在する場合の温度変化を示す概念図である。
【図１１】Ｌ≧２Ｗの条件における温度変化を示す概念図である。
【図１２】Ｌ＜２Ｗの条件における温度変化を示す概念図である。
【図１３】図１２に示す状態からＤを小さくした条件における温度変化を示す概念図である。
【図１４】図１３に示す状態からＤを小さくした条件における温度変化を示す概念図である。
【図１５】図１４に示す状態からＬを小さくした条件における温度変化を示す概念図である。
【図１６】シミュレーション条件を纏めて示す図である。
【図１７】シリコンを主成分とする半導体基板において、ＩＧＢＴの温度上昇のストライプ幅依存性を示すシミュレーション結果である。
【図１８】シリコンカーバイドを主成分とする半導体基板において、ＩＧＢＴの温度上昇のストライプ幅依存性を示すシミュレーション結果である。
【図１９】変形例１におけるＩＧＢＴの領域構成を示す正面図である。
【図２０】変形例１におけるＩＧＢＴの領域構成を示す正面図である。
【図２１】変形例１におけるＩＧＢＴの領域構成を示す正面図である。
【図２２】第２実施形態におけるドライブ回路の概略構成を示す回路図である。
【図２３】制御部による制御フローを示すフローチャートである。
【図２４】第３実施形態におけるドライブ回路の概略構成を示す回路図である。
【図２５】制御部による制御フローを示すフローチャートである。
【図２６】その他の実施形態におけるドライブ回路およびＩＧＢＴの概略構成を示す回路図である。
【図２７】その他の実施形態におけるＩＧＢＴのセル構成を示す回路図である。
【図２８】その他の実施形態におけるＩＧＢＴのセル構成を示す回路図である。
【図２９】その他の実施形態におけるＩＧＢＴの領域構成を示す正面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
【００１７】
（第１実施形態）
最初に、図１〜図３を参照して、本実施形態に係る駆動装置および、駆動装置の駆動対象であるスイッチング素子の概略構成について説明する。なお、図３は概念を説明するための図であり、そのスケールは厳密ではない。
【００１８】
本実施形態における駆動装置は、例えば、モータなどの負荷のオンオフを制御する回路である。図１に示すように、負荷３００への電流の供給は、ＩＧＢＴやＭＯＳＦＥＴ、その他のトランジスタなどのスイッチング素子２００のオンオフによって制御される。駆動装置１００は、スイッチング素子２００のオンオフを制御して負荷３００への電流の供給を制御する装置である。
【００１９】
なお、本実施形態では、スイッチング素子２００としてＩＧＢＴを例に説明する。よって、スイッチング素子２００をＩＧＢＴ２００と表記する。また、特許請求の範囲に記載の出力電流とは、ＩＧＢＴ２００のコレクタ−エミッタ間を流れるコレクタ電流に相当する。さらに、特許請求の範囲に記載の制御電極とは、ＩＧＢＴ２００のゲート電極２１０に相当する。そして、分割されたゲート電極２１０としての第１電極は第１ゲート電極２１１と称し、第２電極は第２ゲート電極２１２と称する。すなわち、特許請求の範囲に記載の分割電極とは、本実施形態における第１ゲート電極２１１および第２ゲート電極２１２に相当する。
【００２０】
まず、駆動装置１００について説明する。図１に示すように、本実施形態における駆動装置１００は、制御部１０と、ドライブ回路２０と、短絡検出回路３０とを備えている。
【００２１】
制御部１０は、ドライブ回路２０に対して制御信号を出力し、ゲート電極２１０への電圧の印加を制御する。制御部１０は所定の条件において、ゲート電極２１０のうちどの電極に電圧を印加するかを決定するようになっている。すなわち、第１ゲート電極２１１および第２ゲート電極２１２への電圧の印加タイミングを制御している。制御部１０のする制御について詳しい説明は追って行う。
【００２２】
ドライブ回路２０は、制御部１０から入力される制御信号に基づいて、ゲート電極２１０へ電圧を印加するための回路である。ドライブ回路２０は、第１ドライブ回路２１と第２ドライブ回路２２とを有しており、ゲート電極２１０の分割された一部である第１ゲート電極２１１と、分割された別の一部である第２ゲート電極２１２とに、独立して電圧を印加できるようになっている。
【００２３】
具体的には、図２に示すように、ドライブ回路２０は、第１ドライブ回路２１と第２ドライブ回路２２とを有している。
【００２４】
第１ドライブ回路２１は、スイッチＳ１とスイッチＳ２、および、抵抗器Ｒ１と抵抗器Ｒ２とを有している。第１ゲート電極２１１は、抵抗器Ｒ１とスイッチＳ１とを介してゲート電位Ｖｇに接続されている。また、第１ゲート電極２１１は、抵抗器Ｒ２とスイッチＳ２とを介してドライブ回路２０の基準電位ＶＳＳに接続されている。なお、スイッチＳ１およびスイッチＳ２は、それぞれ、特許請求の範囲に記載の第１オン側回路および第１オフ側回路に相当する。図２において、スイッチＳ１およびＳ２をそれぞれ一つの開閉装置として表現しているが、各スイッチＳ１，Ｓ２は、ゲート電位Ｖｇの温度特性を緩和する温特調整回路等を含んでいてもよいし、定電流をゲート電極２１０に供給するような機能を持ったスイッチであってもよい。また、抵抗器Ｒ１，Ｒ２は後述の第２ドライブ回路２２の抵抗器Ｒ３のように、ドライブ回路２０とＩＧＢＴ２００のゲート電極２１０との間に介在される構成であってもよい。
【００２５】
第２ドライブ回路２２は、スイッチＳ３とスイッチＳ４、および、抵抗器Ｒ３とを有している。第２ゲート電極２１２は、抵抗器Ｒ３とスイッチＳ３とを介してゲート電位Ｖｇに接続されている。また、第２ゲート電極２１２は、抵抗器Ｒ３とスイッチＳ４とを介して基準電位ＶＳＳに接続されている。なお、スイッチＳ３およびスイッチＳ４は、それぞれ、特許請求の範囲に記載の第２オン側回路および第２オフ側回路に相当する。各スイッチＳ３，Ｓ４は、温特調整回路等を含んでいてもよいし、定電流をゲート電極２１０に供給するような機能を持ったスイッチであってもよい。また、抵抗器Ｒ３は、第１ドライブ回路２１の抵抗器Ｒ１，Ｒ２のように、オン側回路とオフ側回路とに分けて配置されてもよい。
【００２６】
なお、基準電位ＶＳＳはしばしばＩＧＢＴ２００のエミッタ電位と同電位とされるが、誤オンを防止する等の目的で、より低い電位を用いることもでき、ＩＧＢＴ２００の閾値電圧よりも低い電位であればとくに限定されない。
【００２７】
第１ゲート電極２１１に電圧を印加してＩＧＢＴ２００をオンする場合は、スイッチＳ２をオフした上でスイッチＳ１をオンしてゲート電位Ｖｇ側から第１ゲート電極２１１に電荷を供給する。一方、第１ゲート電極２１１をオフする場合は、スイッチＳ１をオフした上でスイッチＳ２をオンして第１ゲート電極２１１から基準電位ＶＳＳ側に電荷を引き抜く。
【００２８】
第２ゲート電極２１２に電圧を印加してＩＧＢＴ２００をオンする場合は、スイッチＳ４をオフした上でスイッチＳ３をオンしてゲート電位Ｖｇ側から第２ゲート電極２１２に電荷を供給する。一方、第２ゲート電極２１２をオフする場合は、スイッチＳ３をオフした上でスイッチＳ４をオンして第２ゲート電極２１２から基準電位ＶＳＳ側に電荷を引き抜く。
【００２９】
各スイッチＳ１〜Ｓ４のオンオフは、制御部１０から出力される制御信号に基づいて制御されている。すなわち、制御部１０は各スイッチＳ１〜Ｓ４のオンオフを制御して第１ゲート電極２１１および第２ゲート電極２１２への電圧の印加を制御している。
【００３０】
なお、ＩＧＢＴ２００をターンオンする場合のスイッチ速度は、抵抗器Ｒ１の抵抗値に依存する。また、ターンオフする場合のスイッチ速度は、抵抗器Ｒ２の抵抗値に依存する。抵抗器Ｒ３は、後に詳述するノーマルモードおよびセーフモードとの間の、互いの遷移時間に影響する。
【００３１】
短絡検出回路３０は、図２に示すように、ＩＧＢＴ２００のセンスエミッタ端子に接続されている。センスエミッタ端子とは、出力電流たるコレクタ電流と相関関係を有するセンス電流を検出するための端子である。短絡検出回路３０は、シャント抵抗器Ｒ４と、減算回路３１と、比較回路３２と、参照電位Ｖｒｅｆを生じさせる電源とを有している。
【００３２】
シャント抵抗器Ｒ４は、センスエミッタ端子と基準電位ＶＳＳとの間に接続されている。センス電流は、ＩＧＢＴ２００のセンスエミッタ端子からシャント抵抗器Ｒ４を経由して基準電位ＶＳＳ側に流れる。
【００３３】
減算回路３１は、シャント抵抗器Ｒ４の両端の電位をそれぞれ入力として、その差分を出力する回路である。つまり、減算回路３１は、シャント抵抗器Ｒ４による電圧降下量を出力するようになっている。この電圧降下量は、センス電流の電流値と比例するので、シャント抵抗器Ｒ４による電圧降下量を検出することによってセンス電流を検出することができる。そして、センス電流はコレクタ電流と相関関係にあるので、結果的に出力電流たるコレクタ電流の電流値を検出することができる。
【００３４】
比較回路３２は、減算回路３１から出力される電圧降下量と参照電位Ｖｒｅｆとを比較する回路である。比較回路３２は、電圧降下量が参照電位Ｖｒｅｆ以上である場合に、制御部１０に検出信号を出力する。参照電位Ｖｒｅｆは短絡を判断する場合の閾値電流に相当する電圧値が設定されている。すなわち、比較回路３２は、コレクタ電流が参照電位Ｖｒｅｆにより規定される閾値電流以上になった場合に、制御部１０に対して検出信号を出力するようになっている。
【００３５】
なお、参照電位Ｖｒｅｆは可変である。制御部１０は参照電位Ｖｒｅｆを制御することによって閾値電流を変更することができるようになっている。
【００３６】
次いで、スイッチング素子たるＩＧＢＴ２００について説明する。図３に示すように、本実施形態におけるＩＧＢＴ２００は、一般的に知られた縦型の絶縁ゲートバイポーラトランジスタであり、例えばシリコンを主成分とする半導体基板２９０に形成されている。ＩＧＢＴ２００は、半導体基板２９０の主面２９０ａの表層に制御電極としてのゲート電極２１０と、ゲート電極２１０に電気的に接続され電圧を印加するためのパッド２２０とを有している。また、図示しないが、半導体領域としてのエミッタ領域とコレクタ領域とを有している。そして、主面２９０ａ上にあってエミッタ領域に接触して形成されたエミッタ電極と、主面２９０ａの反対側の裏面上にあってコレクタ領域に接触して形成されたコレクタ電極と、を有している。エミッタ電極は基準電位ＶＳＳに接続され、コレクタ電極は負荷３００と還流ダイオード４００の並列回路を介して電源電圧であるＶＣＣに接続されている。
【００３７】
本実施形態におけるゲート電極２１０は、第１ゲート電極２１１と第２ゲート電極２１２とを有しており、主面２９０ａに沿う所定方向に延びて形成されている。第１ゲート電極２１１および第２ゲート電極２１２はそれぞれ交互に並んで形成されている。
【００３８】
パッド２２０は、第１ゲート電極２１１と配線を介して接続される第１パッド２２１と、第２ゲート電極２１２と配線を介して接続される第２パッド２２２と、を有している。すなわち、第１ゲート電極２１１に電位を与える場合には、制御部１０が第１ドライブ回路２１に対して第１パッド２２１に電圧を印加するように指示する。これにより、第１ドライブ回路２１は、所定の電圧を第１パッド２２１に印加し、これに伴って第１ゲート電極２１１に電位が与えられる。また、第２ゲート電極２１２に電位を与える場合には、制御部１０が第２ドライブ回路２２に対して第２パッド２２２に電圧を印加するように指示する。これにより、第２ドライブ回路２２は、所定の電圧を第２パッド２２２に印加し、これに伴って第２ゲート電極２１２に電位が与えられる。
【００３９】
なお、エミッタ領域は、ゲート電極２１０に絶縁膜を介して接触しており、ゲート電極２１０に電圧が印加されるとエミッタ領域とコレクタ領域との間でキャリアが移動するようになっている。そして、キャリアの移動によってエミッタ電極とコレクタ電極との間に、出力電流たるコレクタ電流が流れるようになっている。
【００４０】
本実施形態におけるＩＧＢＴ２００は、ゲート電極２１０として第１ゲート電極２１１と第２ゲート電極２１２とを有しているから、それぞれのゲート電極２１０に接するエミッタ領域は、ゲート電極２１０への電圧の印加に対して独立してキャリアの移動経路を生じる。すなわち、図３に示すように、第１ゲート電極２１１に電圧が印加された場合にキャリアの移動経路となる第１領域２３１と、第２ゲート電極２１２に電圧が印加された場合にキャリアの移動経路となる第２領域２３２と、が存在する。なお、図３は上面図であるが、領域の別を明確にするために領域ごとに異なるハッチングを施している。
【００４１】
上記したように、第１ゲート電極２１１および第２ゲート電極２１２は、それぞれ交互に並びつつ所定の方向に延設されている。このため、第１領域２３１および第２領域２３２は互いに隣接し、ゲート電極２１０の延設方向に沿ってストライプ状に形成される。なお、本実施形態では、図３に示すように、第１ゲート電極２１１と第２ゲート電極２１２とが互いに同一の間隔をもって離間して形成されており、第１領域２３１と第２領域２３２はその形成位置を除いて略等価である。第１領域２３１の、延設方向に直交する方向（ゲート電極２１０の並び方向）の幅をＬとし、並び方向における、隣り合う第１領域２３１の離間距離をＤとすると、本実施形態におけるＩＧＢＴ２００では、Ｌ＝Ｄとなっている。
【００４２】
なお、第１領域２３１および第２領域２３２の少なくとも一方は、その面積が、出力電流として、スイッチング素子に規定された定格電流以上を流せるような面積になるように形成されていることが好ましい。換言すれば、第１ゲート電極２１１、第２ゲート電極２１２およびエミッタ領域は、第１ゲート電極２１１または第２ゲート電極２１２に所定の電圧が印加された場合に、定格電流以上が流れるように、半導体基板２９０にレイアウトされていることが好ましい。
【００４３】
本実施形態では、第１領域２３１と第２領域２３２は互いに等価であるから、第１ゲート電極２１１および第２ゲート電極２１２のいずれに電圧を印加しても、スイッチング素子に規定される定格電流以上のコレクタ電流が流れるようになっている。
【００４４】
次に、図４〜図７を参照して、本実施形態に係る駆動装置１００の動作について説明する。
【００４５】
以下、ＩＧＢＴ２００のターンオン時における動作と、ＩＧＢＴ２００がオン状態での動作と、ターンオフ時における動作と、を分けて説明する。なお、図４〜図７の各図において、検出信号とは、短絡検出回路３０が短絡を検出した場合に制御部１０に出力する信号である。短絡検出回路３０は、短絡を検出した場合はＨ信号を、短絡を検出しない場合はＬ信号を、それぞれ制御部１０に出力する。また、動作モードとは、制御部１０がＩＧＢＴ２００を制御するモードであり、ゲート電極２１０に電圧が印加されずＩＧＢＴ２００の動作が停止状態である停止モードと、一部のゲート電極２１０に電圧を印加してＩＧＢＴ２００を駆動するセーフモードと、セーフモードよりも電流能力が高くなるように制御されるノーマルモードと、を有している。
【００４６】
＜ターンオン時＞
まず、図４を参照して、短絡が発生していない状態におけるＩＧＢＴ２００のターンオン動作について説明する。
【００４７】
図４に示す時刻ｔ１以前は、制御部１０は停止モードであり、ＩＧＢＴ２００はオフ状態である。第１ゲート電極２１１および第２ゲート電極２１２にはいずれも電圧が印加されていない。よって、コレクタ電流も流れていない状態である。
【００４８】
時刻ｔ１にて制御部１０は外部からＩＧＢＴ２００をオンするように制御信号を受けたと仮定する。制御部１０は、短絡の有無の確認を目的に、ＩＧＢＴ２００をセーフモードで駆動する。具体的には、制御部１０は、時刻ｔ１において、第１ドライブ回路２１に対して第１ゲート電極２１１に電圧を印加するように制御信号を出力する。これにより、第１ゲート電極２１１に電圧が印加される。これに伴って、コレクタ電流の電流値が上昇を始める。コレクタ電流はオーバーシュート発生の後に一定の値となる。なお、制御部１０は、セーフモード開始時からフィルタ時間のカウントを開始する。このフィルタ時間が、特許請求の範囲に記載の短絡検出期間に相当する。なお、フィルタ時間のカウントは所定の時間をカウント可能であればどのような回路によって実現されてもよく、アナログ回路、デジタル回路いずれの方法も採用することができる。また、フィルタ時間は、時刻ｔ１からの時間で決められる方式に限らず、例えば、第１ゲート電極２１１に印加される電圧をモニタしておき、その電圧がある一定値に到達するまでの期間をフィルタ時間としても良い。また、電圧がある一定値になってから、一定の時間経過後としても良い。
【００４９】
時刻ｔ１から所定のフィルタ時間が経過した後の時刻ｔ２において、制御部１０が短絡検出回路３０からの検出信号を検出しないことを条件に、制御部１０は、第２ドライブ回路２２に対して第２ゲート電極２１２に電圧を印加するように制御信号を出力する。本実施形態では、図４に示すように、セーフモードにおいて、コレクタ電流が閾値電流以上にならないため、制御部１０に検出信号は入力されない。よって、制御部１０は、ノーマルモードに移行し、第２ドライブ回路２２が、第２ゲート電極２１２に電圧を印加する。なお、第１ゲート電極２１１には引き続き電圧が印加された状態である。
【００５０】
時刻ｔ２において、第１ゲート電極２１１および第２ゲート電極２１２の両方に電圧が印加された状態となるため、ノーマルモードではセーフモードに較べて電流能力が向上された状態となっている。本実施形態の負荷３００は、上記したようにモータであって、比較的高インダクタンスな負荷であるため、セーフモードからノーマルモードに移行してもコレクタ電流の値はほとんど変化しない。ただし、半導体基板２９０に占めるチャネルとして作用する面積が増加するためオン抵抗は低下する。第１ゲート電極２１１および第２ゲート電極２１２の両方に電圧が印加され、ＩＧＢＴ２００が負荷３００を正常に駆動している期間が、特許請求の範囲に記載の通常駆動期間に相当する。
【００５１】
次いで、図５を参照して、負荷３００の短絡が発生した状態におけるＩＧＢＴ２００のターンオン動作について説明する。
【００５２】
図５に示す時刻ｔ３以前は、制御部１０は停止モードであり、ＩＧＢＴ２００はオフ状態である。第１ゲート電極２１１および第２ゲート電極２１２にはいずれも電圧が印加されていない。よって、コレクタ電流も流れていない状態である。
【００５３】
時刻ｔ３にて制御部１０は外部からＩＧＢＴ２００をオンするように制御信号を受けたと仮定する。制御部１０は、短絡の有無の確認を目的に、ＩＧＢＴ２００をセーフモードで駆動する。具体的な駆動は、短絡が発生していないターンオン動作にて説明した通りであるため、詳しい記載を省略する。時刻ｔ３において、第１ゲート電極２１１に電圧が印加され、コレクタ電流の電流値が上昇を始める。
【００５４】
ここでは、負荷３００の短絡を仮定しているので、コレクタ電流は閾値電流を超えて飽和電流を上限にして上昇する。コレクタ電流が閾値電流に到達した時刻ｔ４において、短絡検出回路３０は、制御部１０に対して検出信号を出力する。制御部１０は、この検出信号の入力が所定時間継続することを条件に、図５の時刻ｔ５において短絡状態にあると判定し、第１ゲート電極２１１への電圧の印加を停止させる。時刻ｔ５以降は、第１ゲート電極２１１および第２ゲート電極２１２ともにオフ状態であり、制御部１０は停止モードにある。
【００５５】
この例では、セーフモード中に短絡が検出されるため、第２ゲート電極２１２に電圧が印加されてＩＧＢＴ２００がフルオンする前に停止に至る。ＩＧＢＴ２００の飽和電流は、第１ゲート電極２１１およびゲート電極２１２ともに電圧が印加されている状態に較べて、第１ゲート電極２１１のみに印加されている状態のほうが小さくなる。このため、フィルタ時間内におけるＩＧＢＴ２００の消費電力を低減することができる。よって、ＩＧＢＴ２００による発熱量を低減することができ、熱破壊を防止することができる。
【００５６】
＜オン状態＞
まず、図６を参照して、ＩＧＢＴ２００がオン状態で動作中、短絡が発生しない状態について説明する。なお、短絡検出回路３０の検出信号にパルスノイズが重畳した場合を仮定する。ここで、オン状態とは、第１ゲート電極２１１および第２ゲート電極２１２ともに電圧が印加されている状態であり、本実施形態ではフルオンの状態である。
【００５７】
図６に示す時刻ｔ７以前において、ＩＧＢＴ２００は、第１ゲート電極２１１および第２ゲート電極２１２の両方に電圧が印加されて、フルオンの状態で駆動している。そして、時刻ｔ７において、検出信号にパルスノイズが重畳する。制御部１０に検出信号が入力されると、制御部１０はセーフモードに移行する。すなわち、制御部１０は、第２ゲート電極２１２への電圧の印加を停止させるとともに、フィルタ時間のカウントを開始する。なお、前述のように、フィルタ時間のカウントの実現はその方法を問わない。ノーマルモードからセーフモードへの移行についても、第１ゲート電極２１１への電圧の印加のみで、定格電流を確保しているため、コレクタ電流の値は変化しない。
【００５８】
パルスノイズの継続時間はフィルタ時間に較べて十分短時間であるからフィルタ時間として設定された時刻ｔ７から時刻ｔ８までの間、パルスノイズが継続することはない。したがって、制御部１０は、負荷３００が短絡状態にはないと判定し、時刻ｔ８において、再びノーマルモードに移行して第２ゲート電極２１２に電圧を印加する。なお、時刻ｔ７における検出信号にパルスノイズが重畳されてからセーフモードに移行する間に、別途上記のフィルタ時間より十分短いフィルタを設定してもよい。それにより、セーフモードとノーマルモードとの不要な切り替わりを防ぐことができる。
【００５９】
次いで、図７を参照して、オン状態において、負荷３００に短絡が発生した場合の動作について説明する。
【００６０】
ＩＧＢＴ２００がフルオンで動作中の時刻ｔ９において、負荷３００に短絡が発生したと仮定する。負荷３００による電圧降下がなくなるため、ＩＧＢＴ２００のコレクタ電極とエミッタ電極との間に電源電圧ＶＣＣが直接印加される。これにより、ＩＧＢＴ２００のコレクタ電流は上昇を開始する。
【００６１】
コレクタ電流は閾値電流を超えて飽和電流を上限にして上昇する。コレクタ電流が閾値電流に到達した時刻ｔ１０において、短絡検出回路３０は、制御部１０に対して検出信号を出力する。制御部１０は、検出信号の入力をトリガに、負荷３００の短絡のおそれを考慮して第２ゲート電極２１２への電圧の印加をオフにする。すなわちノーマルモードからセーフモードに移行する。この例では、時刻ｔ９での短絡発生を仮定しているので、コレクタ電流は閾値電流以上を維持するため、制御部１０には検出信号が入力し続ける。制御部１０は、この検出信号の入力が所定時間継続することを条件に、図７の時刻ｔ１１において短絡状態にあると判定し、第１ゲート電極２１１への電圧の印加を停止させる。時刻ｔ１１以降は、第１ゲート電極２１１および第２ゲート電極２１２ともにオフ状態であり、制御部１０は停止モードに移行している。
【００６２】
この例では、ノーマルモード中に短絡が検出されるため、検出直後には第１ゲート電極２１１および第２ゲート電極２１２の両方に電圧が印加されている。しかしながら、コレクタ電流が閾値電流以上となってセーフモードに移行することによって、第２ゲート電極２１２への電圧の印加が解除される。ＩＧＢＴ２００の飽和電流は、第１ゲート電極２１１およびゲート電極２１２ともに電圧が印加されている状態に較べて、第１ゲート電極２１１のみに印加されている状態のほうが小さくなる。このため、セーフモード時におけるＩＧＢＴ２００の消費電力を低減することができる。よって、ＩＧＢＴ２００による発熱量を低減することができ、熱破壊を防止することができる。そして、セーフモード移行後に短絡状態にあると判定された場合には、そのままＩＧＢＴ２００がオフされ、駆動装置１００による駆動は安全に停止される。
【００６３】
＜ターンオフ時＞
ＩＧＢＴ２００のターンオフについては、ノーマルモードの状態から、第１ゲート電極２１１および第２ゲート電極２１２への電圧の印加をオフする。電圧の印加のオフのタイミングとしては、第１ゲート電極２１１と第２ゲート電極２１２とを同期してオフしても良いし、互いにずらしてオフしてもよい。
【００６４】
次に、図８〜図１８を参照して、本実施形態に係る駆動装置１００の作用効果について説明する。図８に示すＡは本実施形態におけるノーマルモードの特性を示し、Ｂはセーフモードの特性を示している。また、Ｃは、例えば特許文献３に記載の電圧クランプ方式での特性を示している。なお、図８は概略図であって各軸のスケールは厳密ではない。
【００６５】
駆動装置１００における制御部１０は、ＩＧＢＴ２００の動作モードとして、ノーマルモードとセーフモードとを有している。上記したように、本実施形態では、第１ゲート電極２１１のみに電圧が印加された状態がセーフモードであり、第１ゲート電極２１１および第２ゲート電極２１２ともに電圧が印加された状態がノーマルモードである。
【００６６】
負荷３００の短絡発生時には、短絡が発生していない状態に比べてコレクタ−エミッタ間電圧が大きくなるため、図８に示すように、出力電流たるコレクタ電流は飽和した状態になる。この飽和電流は、セーフモードのほうがノーマルモードよりも小さくなるので、短絡発生時にＩＧＢＴ２００がセーフモードで駆動することによって、ＩＧＢＴ２００の飽和電流が抑制され、ＩＧＢＴ２００のコレクタ電流および発熱量を抑制することができる。そして、ノーマルモード時には、セーフモード時よりも大きな電流能力および低いオン電圧をもってＩＧＢＴ２００を駆動することができる。すなわち、ノーマルモード時には低オン電圧のため損失を抑制でき、セーフモード時には低い飽和電流によって短絡耐量を確保することができる。
【００６７】
なお、図８のＣに示す従来の構成のように、ゲート電極２１０に印加する電圧をフルオン時よりも小さい所定の電圧にクランプしても飽和電流を抑制できるが、２系統の電源回路を必要とするため回路規模が増大してしまう。一方、本実施形態のような構成では、電源回路を増設することなく、短絡時の飽和電流を抑制することができる。また、クランプ方式のみでは飽和電流の抑制が不十分である場合、例えば特許文献２の技術を組み合わせることで飽和電流の抑制を実現することができるが、その際にはオン電圧が犠牲になる。本実施形態における駆動装置１００を採用すればこのような背反はない。
【００６８】
ところで、一般的に、スイッチング素子を駆動するドライブ回路では、出力段（図３にてスイッチＳ１〜Ｓ４で示す部分）として、スイッチング損失の低減を目的とした高速スイッチングのため、電流能力の比較的大きい出力段を要する。さらに、損失低減を目的として、ゲート電位Ｖｇの温特調整回路やゲート電極２１０へ充放電する電流を定電流にする機能などをもたせている場合がある。これに対して、本実施形態のようにゲート電極２１０を複数に分割することにより、電流能力が比較的大きく、高機能な出力段を、先にターンオンするゲート電極２１０、すなわち第１ゲート電極２１１に関係する出力段のみにすることができる。また、前述にてターンオフ時において、第１ゲート電極２１１と第２ゲート電極２１２とをずらしてオフしても良い旨記載したが、このような構成においては、オフ側の出力段についても片方のみを、電流能力が比較的大きく高機能な出力段にすれば良くなる。
【００６９】
また、本実施形態のように、半導体基板２９０の主面２９０ａが第１領域２３１と第２領域２３２とに分けられ、これらが略同一の面積の場合には、第１ゲート電極２１１への電圧の印加を制御するスイッチＳ１およびＳ２は、ゲート電極２１０が分割されていない態様に較べて半分の電流能力にすることができる。これにより、例えば、ドライバＩＣの体格を小さくすることができる。
【００７０】
また、本実施形態におけるＩＧＢＴ２００は、コレクタ電流の電流経路となる領域として、第１領域２３１と第２領域２３２とを有している。第１領域２３１と第２領域２３２は互いに隣接してストライプ状に延設されているので、例えば第１領域２３１と第２領域２３２とが半導体基板２９０の主面２９０ａを二分している場合に較べて、ＩＧＢＴ２００の温度上昇を低減することができる。以下、図９〜図１６を参照して具体的に説明する。
【００７１】
発明者は、絶縁ゲートバイポーラトランジスタが半導体基板２９０に形成されて成るＩＧＢＴ２００について熱シミュレーションを実施した。シミュレーションは各領域２３１，２３２の並び方向への伝熱を計算する一次元シミュレーションである。
【００７２】
図９は、ある一点に熱源が存在する場合の、所定時間経過後における温度変化ΔＴの分布を示す図である。図９における破線は、主面２９０ａ上の位置に対するΔＴを示している。図９に示すように、熱源から温度変化が生じる場所までの距離をＷとする。この距離Ｗは熱源からの伝熱により温度上昇の影響を受ける距離であり、以降、伝熱距離Ｗという。なお、伝熱距離Ｗは半導体基板２９０を構成する物質の熱的な物性値に依存する。
【００７３】
図１０は、単位時間あたり所定の熱量を発する熱源が、半導体基板２９０の主面２９０ａに一様に分布している場合の所定時間経過後における温度変化ΔＴを、主面２９０ａ上の位置に対してプロットした図である。図１０に示す破線は図９における破線と同義であり、主面２９０ａ上に存在する熱源による温度変化の重ね合わせが、主面２９０ａ全体の温度変化ΔＴとなる。図１０における実線は全体の温度変化ΔＴを示している。本実施形態のように半導体基板２９０の主面２９０ａが第１領域２３１と第２領域２３２とに分けられていない構造、すなわち従来の構成では、図１０の実線に示す温度変化分布となる。
【００７４】
図１１は、ＩＧＢＴ２００が上記した第１領域２３１および第２領域２３２を有し、第１ゲート電極２１１にのみ電圧が印加されて第１領域２３１が発熱している場合であって、Ｌ≧２Ｗを満たす場合の所定時間経過後における温度変化ΔＴを示す図である。なお、すでに記載したように、第１領域２３１の延設方向に直交する方向（ゲート電極２１０の並び方向）の幅をＬとし、並び方向における隣り合う第１領域２３１の離間距離をＤとしている。また、本実施形態ではＤ＝Ｌであるが、以下、ＩＧＢＴ２００が第１領域２３１および第２領域２３２を有することによる作用効果を説明するために、Ｄ＝Ｌ以外の形態についても説明する。
【００７５】
図１１に示すように、Ｌ≧２Ｗの条件では、ΔＴのピークが図１０の条件と同等の値を示している。すなわち、ＩＧＢＴ２００が上記した第１領域２３１および第２領域２３２を有している場合であっても、温度上昇の観点では従来と同等である。なお、伝熱距離Ｗは半導体基板２９０の体格に対して十分小さいから、Ｌ≧２Ｗの条件とは、例えば、第１領域２３１と第２領域２３２とが半導体基板２９０の主面２９０ａを二分している状態である。
【００７６】
図１２は、図１１に対してＤ／Ｌ比を大きくし、Ｌ＜２Ｗを満たす場合の所定時間経過後における温度変化ΔＴを示す図である。この条件では、熱源となる第１領域２３１の幅Ｌが図１１の条件に対して小さくなっているため、熱源による温度変化の重ね合わせによるピークは図１１に示す条件よりも小さくなる。つまり、第１領域２３１と第２領域２３２とが半導体基板２９０の主面２９０ａを二分している場合に較べて、ＩＧＢＴ２００の温度上昇を低減することができる。なお、図１２の温度変化分布は、Ｄ＞Ｗ−Ｌ／２なる関係を満たす条件における分布である。
【００７７】
セーフモード時など、第１ゲート電極２１１のみに電圧が印加されている状態でも、十分なコレクタ電流を確保するためには、主面２９０ａに占める第１領域２３１の割合は、できる限り大きいことが好ましい。換言すれば、Ｌ＜２Ｗを満たしつつ、Ｄを小さくすることが好ましい。図１３は、Ｌ＜２Ｗ、且つ、Ｄ＞Ｗ−Ｌ／２を満たしたまま、図１２の条件からＤを小さくした場合の所定時間経過後における温度変化ΔＴを示す図である。Ｄ＞Ｗ−Ｌ／２を満たしているため、隣り合う第１領域２３１から伝熱することがなく、温度変化ΔＴのピークの値は図１２における条件と同等となっている。
【００７８】
図１４は、図１３の条件から更にＤを小さくし、Ｄ≦Ｗ−Ｌ／２を満たす条件の所定時間経過後における温度変化ΔＴを示す図である。図１３における寸法の条件であるＤ＞Ｗ−Ｌ／２を満たさないため、ある第１領域２３１には、隣り合う第１領域２３１からの伝熱が到達して熱干渉する。このため、温度変化ΔＴのピークの値は、図１３の条件に比べて大きくなる。しかしながら、Ｌ＜２Ｗを満たしているので、第１領域２３１と第２領域２３２とが半導体基板２９０の主面２９０ａを二分している場合に較べて、ＩＧＢＴ２００の温度上昇を低減できる状態にある。さらに、図１３の条件に較べて、Ｄ／Ｌを小さくできているので、第１ゲート電極２１１のみに電圧が印加されている状態でも、定格となるコレクタ電流をより小さなチップ面積でも確保することができる。なお、図１４の条件に較べて温度上昇を抑制する要求がある場合には、Ｌを小さく設計すればよい。図１５は、図１４の条件からＬを小さくした条件における温度変化ΔＴを示す図である。図１５に示すように、第１領域２３１の幅Ｌを小さくすることにより、温度変化ΔＴのピークの値を、図１４の条件に較べて小さくすることができる。
【００７９】
上記した、Ｌ、ＤおよびＷの寸法に関する各条件におけるシミュレーションの結果について、図１６を参照して総合して説明する。図１６は、横軸をＬ、縦軸をＤとし、図１１〜図１５に示したシミュレーション結果を得たＬおよびＤの寸法条件をプロットした図である。図１６に示すａ〜ｅの各点は、それぞれ図１１〜図１５に示したシミュレーション結果を得たＬおよびＤの寸法条件である。
【００８０】
Ｌ≧２Ｗで規定される領域Ｉでは、ΔＴは、ＬおよびＤに依存せず、一様に発熱する従来技術でのΔＴと同等になる。Ｌ＜２Ｗ、且つ、Ｄ＞Ｗ−Ｌ／２で規定される領域ＩＩでは、Ｌが小さくなるほどΔＴが低下するが、Ｄには依存しない。Ｄ≦Ｗ−Ｌ/２で規定される領域ＩＩＩでは、Ｌが小さくなるほどΔＴが低下するが、Ｄが小さくなるとΔＴは増加する。つまり、Ｌ、ＤおよびＷの寸法を、領域ＩＩおよび領域ＩＩＩに係る条件とすることにより、ＩＧＢＴ２００の温度上昇を低下させることができる。さらに言えば、Ｌ、ＤおよびＷの寸法を領域ＩＩＩに係る条件とすることにより、セーフモード時など、第１ゲート電極２１１のみに電圧が印加されている状態でも、十分なコレクタ電流をより小さなチップ面積で確保できるようにしつつ、ＩＧＢＴ２００の温度上昇を抑制することができる。
【００８１】
続いて、図１７および図１８を参照して、伝熱距離Ｗについて検討する。
【００８２】
図１７は、シリコンを主成分とする半導体基板２９０を用い、第１ゲート電極２１１にのみ電圧を印加した場合におけるシミュレーションの結果である。なお、横軸をストライプ幅ａ（＝Ｌ＝Ｄ）とし、縦軸を最も温度が上昇する箇所、つまり第１領域２３１の中心の箇所における温度変化ΔＴとしている。プロットの系列は第１ゲート電極２１１への電圧印加からの経過時間ｔである。また、短絡が発生してから保護機能が動作するまでに一般的に必要となるとされる５μｓにてプロットしている。なお、縦軸は、ａ＝１０００μｍ、ｔ＝５μｓのときの温度変化ΔＴの大きさを１として規格化されている。図１７によれば、ストライプ幅ａは、より小さいほうがＩＧＢＴ２００の温度上昇を抑制することができるが、ａ＝２００μｍを下回るまでは、温度変化ΔＴの変動はほぼ無い。図１０〜図１２に基づいて上記したように、Ｌが２Ｗを下回るまではΔＴに変化がないことを鑑みると、シリコンにおける伝熱距離Ｗは略１００μｍである。
【００８３】
図１８は、シリコンカーバイド（ＳｉＣ）を主成分とする半導体基板２９０を用い、第１ゲート電極２１１にのみ電圧を印加した場合におけるシミュレーションの結果である。縦軸と横軸の取り方は図１７に準ずる。図１８によれば、半導体基板２９０の主成分がシリコンの場合の結果と、主成分がＳｉＣの場合の結果とは、プロットの形状が互いに略相似形となっている。換言すれば、主成分がＳｉＣの場合の結果を示すプロットを横軸方向に拡大あるいは縮小すると、主成分がシリコンの場合の結果と略一致する。横軸方向への拡大率あるいは縮小率は、半導体基板２９０を構成する物質の熱的な物性値に依存する。具体的には、数式１により表される係数ｒが横軸方向への拡大率の因子となる。
【数１】
2019062737.tif 000003
【００８４】
ここで、ｃは比熱、ρは密度、ｋは熱伝導率を示している。図１７に示したように、半導体基板２９０を構成する主な物質がシリコンである場合は伝熱距離Ｗが略１００μｍであるから、シリコンにおける比熱、密度および熱伝導率をそれぞれｃＳｉ、ρＳｉ、ｋＳｉとすると、一般の物質における伝熱距離Ｗは、数式２により表すことができる。例えば、半導体基板２９０がＳｉＣを主成分として構成されている場合、数式２により求められる伝熱距離Ｗは略１５８μｍとなる。 
【数２】
2019062737.tif 000004
【００８５】
また、本実施形態のようにＬ＝Ｄの関係を満足するようにすると良い。本実施形態では、第１ゲート電極２１１と第２ゲート電極２１２が互いに略等価に形成されているため、第１領域２３１と第２領域２３２は互いに略等価であり、Ｌ＝Ｄを満たす。このような構成では、第１ゲート電極２１１と第２ゲート電極２１２が互いに略等価に形成されているため、その製造工程を簡素化することができる。
【００８６】
（変形例１）
上記した実施形態では、図３に示したように、第１領域２３１と第２領域２３２とがＬ＝Ｄを満たしつつ一方向に延びて形成される形態を例示した。しかしながら、上記形態に限定されない。
【００８７】
第1領域２３１の幅、および、第１領域２３１の離間距離Ｄは、すべての第１領域２３１について一定である必要はない。例えば図１９に示すように、主面２９０ａ上のうち、一部の区画では相対的にＤが大きく設定されていても良いし、また、別の区画では相対的にＬが小さく設定されていても良い。
【００８８】
また、図２０に示すように、第１領域２３１と第２領域２３２とが繰り返し形成される構造が複数形成されるようになっていても良い。
【００８９】
また、第１領域２３１および第２領域２３２が形成するストライプ形状は、すべての第１領域２３１および第２領域２３２について、唯一つの方向を向いている必要はない。例えば図２１に示すように、主面２９０ａ上のうち、一部の区画と、別の区画とで、ストライプの向く方向が直交するようになっていても良い。このような場合、両区画の境界において、ノーマルモードおよびセーフモードいずれでも通電され発熱量が相対的に大きい第１領域２３１が互いに隣り合わないようにすると良い。これにより、両区画の境界における温度上昇を抑制することができる。
【００９０】
なお、第１領域２３１および第２領域２３２がストライプ状に形成されるとは、領域２３１，２３２の長手方向において互いに繰り返し並んでいる場合も含む。
【００９１】
（第２実施形態）
第１実施形態における第２オフ側回路は、第２ドライブ回路２２のスイッチＳ４に相当していた。これに対して、本実施形態における第２ドライブ回路２２は、図２２に示すように、第２オフ側回路２３として、スイッチＳ４に加えて第２ソフト遮断回路２４を有している。この第２ソフト遮断回路２４は、第２ゲート電極２１２に対して抵抗器Ｒ３と並列に接続されている。第２ソフト遮断回路２４は、抵抗器Ｒ５とスイッチＳ５を有し、これらは第２ゲート電極２１２と基準電位ＶＳＳとの間で直列に接続されている。なお、スイッチＳ５は、短絡検出回路３０によって検出信号が入力された場合にオンされる。
【００９２】
第２ソフト遮断回路２４の動作について、ＩＧＢＴ２００がオン状態において短絡が検出された場合を例に、図２３を参照して以下説明する。
【００９３】
図２３に示すように、ＩＧＢＴ２００がフルオンで動作中の時刻ｔ１３において、負荷３００に短絡が発生したと仮定する。ＩＧＢＴ２００のコレクタ電極とエミッタ電極との間に電源電圧ＶＣＣが直接印加され、ＩＧＢＴ２００のコレクタ電流は上昇を開始する。
【００９４】
コレクタ電流は閾値電流を超えて飽和電流を上限に上昇する。コレクタ電流が閾値電流に到達した時刻ｔ１４において、短絡検出回路３０は、制御部１０に対して検出信号を出力する。制御部１０は、検出信号の入力をトリガに、負荷３００の短絡のおそれを考慮して第２ゲート電極２１２への電圧の印加をオフにする。すなわちノーマルモードからセーフモードに移行する。
【００９５】
ところで、ノーマルモードからセーフモードへの移行の際に、第２ソフト遮断回路２４が無い構成では、スイッチＳ３のオフと略同時にスイッチＳ４をオンすることによって、抵抗器Ｒ３を経由して第２ゲート電極２１２の電荷を引き抜く。一方、本実施形態のように、第２オフ側回路２３が第２ソフト遮断回路２４を有している形態では、図１３に示すように、制御部１０はスイッチＳ４をオフのまま維持する。そして、スイッチＳ４に替えて、スイッチＳ５が検出信号の入力によってオンされる。これにより、第２ゲート電極２１２に蓄積されていた電荷は、抵抗器Ｒ５を経由して基準電位ＶＳＳ側に抜ける。
【００９６】
この例では、時刻ｔ１３での短絡発生を仮定しているので、コレクタ電流は閾値電流以上を維持する。このため、制御部１０には検出信号が入力し続ける。制御部１０は、この検出信号の入力が所定時間継続することを条件に、時刻ｔ１５において負荷３００が短絡状態にあると判定し、第１ゲート電極２１１への電圧の印加を停止させる。時刻ｔ１５以降は、第１ゲート電極２１１および第２ゲート電極２１２ともにオフ状態であり、制御部１０は停止モードに移行している。
【００９７】
本実施形態における駆動装置１００による作用効果を以下説明する。
【００９８】
ノーマルモード時に短絡が発生し、且つ、コレクタ電流の上昇が速い場合には、セーフモードへの移行前に過電流が流れる。その後、セーフモードへの移行のために第２ゲート電極２１２への電圧の印加をオフにするが、そのオフスピードが速過ぎるとコレクタ電流が急激に減少して、負荷３００による誘導起電力に起因して過大なサージが発生してしまう虞がある。
【００９９】
本実施形態における駆動装置１００は、第２ドライブ回路２２が第２ソフト遮断回路２４を有しているから、抵抗器Ｒ５の抵抗値を適切に設定することにより、第２ゲート電極２１２に印加される電圧のスルーレートを大きくすることができ、過大なサージを抑制することができる。
【０１００】
なお、第２ソフト遮断回路２４を経由する電荷の引き抜きは、負荷３００の短絡時にのみ実施し、通常のターンオフ動作ではスイッチＳ４を介して電荷を引き抜くようにすると良い。これによれば、短絡時の電圧のスルーレートは抵抗器Ｒ５の抵抗値のみに依存し、抵抗器Ｒ３の抵抗値は独立で設定することができる。換言すれば、ノーマルモードとセーフモードとの相互の移行スピードと、短絡時におけるノーマルモードからセーフモードへの移行スピードとを独立に設定することができる。すなわち、ノーマルモードとセーフモードとの相互の移行スピードを犠牲にすることなく、大きな電流変化によるサージを抑制することができる。
【０１０１】
（第３実施形態）
第１実施形態および第２実施形態における第１オフ側回路は、第１ドライブ回路２１のスイッチＳ２に相当していた。これに対して、本実施形態における第１ドライブ回路２１は、図２４に示すように、第１オフ側回路２５として、スイッチＳ２に加えて第１ソフト遮断回路２６を有している。この第１ソフト遮断回路２６は、第１ゲート電極２１１に対して抵抗器Ｒ２と並列に接続されている。第１ソフト遮断回路２６は、抵抗器Ｒ６とスイッチＳ６を有し、これらは第１ゲート電極２１１と基準電位ＶＳＳとの間で直列に接続されている。なお、スイッチＳ６は、短絡検出回路３０によって検出信号が入力された場合にオンされる。
【０１０２】
第１ソフト遮断回路２６の動作について、ＩＧＢＴ２００がオン状態において短絡が検出された場合を例に、図２５を参照して以下説明する。
【０１０３】
図２５に示すように、ＩＧＢＴ２００がフルオンで動作中の時刻ｔ１７において、負荷３００に短絡が発生したと仮定する。ＩＧＢＴ２００のコレクタ電極とエミッタ電極との間に電源電圧ＶＣＣが直接印加され、ＩＧＢＴ２００のコレクタ電流は上昇を開始する。
【０１０４】
コレクタ電流は閾値電流を超えて飽和電流に到達する。コレクタ電流が閾値電流に到達した時刻ｔ１８において、短絡検出回路３０は、制御部１０に対して検出信号を出力する。制御部１０は、検出信号の入力をトリガに、負荷３００の短絡のおそれを考慮して第２ゲート電極２１２への電圧の印加をオフにする。すなわちノーマルモードからセーフモードに移行する。制御部１０はスイッチＳ３のオフと略同時にスイッチＳ４をオンする。これにより第２ゲート電極２１２の電荷を引き抜く。
【０１０５】
この例では、時刻ｔ１７での短絡発生を仮定しているので、コレクタ電流は飽和領域を維持する。このため、制御部１０には検出信号が入力し続ける。制御部１０は、この検出信号の入力が所定時間継続することを条件に、時刻ｔ１９において負荷３００が短絡状態にあると判定し、第１ゲート電極２１１への電圧の印加を停止させる。すなわち、停止モードに移行する。
【０１０６】
ところで、セーフモードから停止モードへの移行の際に、第１ソフト遮断回路２６が無い構成では、スイッチＳ１のオフと略同時にスイッチＳ２をオンすることによって、抵抗器Ｒ２を経由して第１ゲート電極２１１の電荷を引き抜く。一方、本実施形態のように、第１オフ側回路２５が第１ソフト遮断回路２６を有している形態では、図１５に示すように、制御部１０はスイッチＳ２をオフのまま維持する。そして、スイッチＳ２に替えて、スイッチＳ６が検出信号の入力によってオンされる。これにより、第１ゲート電極２１１に蓄積されていた電荷は、抵抗器Ｒ６を経由して基準電位ＶＳＳ側に抜ける。
【０１０７】
そして、時刻ｔ１９以降は、第１ゲート電極２１１および第２ゲート電極２１２ともにオフ状態であり、制御部１０は停止モードに移行した状態である。
【０１０８】
本実施形態における駆動装置１００による作用効果を以下説明する。
【０１０９】
本実施形態における駆動装置１００は、第１ドライブ回路２１が第１ソフト遮断回路２６を有しているから、抵抗器Ｒ６の抵抗値を適切に設定することにより、第１ゲート電極２１１に印加される電圧のスルーレートを大きくすることができ、過大なサージを抑制することができる。
【０１１０】
なお、第１ソフト遮断回路２６を経由する電荷の引き抜きは、負荷３００の短絡時にのみ実施し、通常のターンオフ動作ではスイッチＳ２を介して電荷を引き抜くようにすると良い。これによれば、短絡時の電圧のスルーレートは抵抗器Ｒ６の抵抗値のみに依存し、抵抗器Ｒ２の抵抗値は独立で設定することができる。換言すれば、短絡が発生していない通常駆動時のターンオフスピードと、短絡時におけるターンオフスピードとを独立に設定することができる。よって、短絡時には大きな電流変化によるサージを抑制することができる。
【０１１１】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【０１１２】
例えば、図２６に示すように、上記した各実施形態におけるドライブ回路２０に、クランプ回路などの電圧調整回路２７が構築されていても良い。電圧調整回路２７は、短絡発生時に、ゲート電極２１０への印加電圧を通常駆動時よりも低く抑制する。制御部１０によるセーフモードと、電圧調整回路２７によるゲート電圧の調整によって、上記した各実施形態に較べて、短絡時の飽和電流をさらに抑制できる。なお、図２６においては、電圧調整回路２７がセーフモードにおいても電圧が印加される第１ゲート電極２１１のみに接続された例を示したが、第１ゲート電極２１１および第２ゲート電極２１２の両方に接続される構成であっても良い。
【０１１３】
また、第１領域２３１および第２領域２３２における有効領域について、その面積が適切に設定されることが好ましい。ここで、有効領域とは、ゲート電極２１０に電圧が印加されることによってキャリアの注入源となる部分であり、エミッタ領域に相当する。
【０１１４】
半導体基板２９０の主面２９０ａを正面視したとき、第１領域２３１における有効領域の面積割合をα１、第２領域２３２における有効領域の面積割合をα２とし、主面２９０ａにおける絶縁ゲートバイポーラトランジスタとして機能する領域に占める第１領域２３１の面積割合をβとする。つまり、第１領域の有効領域の面積割合は、主面２９０ａにおける絶縁ゲートバイポーラトランジスタとして機能する領域に対してα１×βであり、第１領域の有効領域の面積割合はα２×（１−β）である。
【０１１５】
一般に、飽和電流は有効領域の面積に対して単調増加し、オン電圧は有効領域の面積に対して単調減少する。セーフモードにおいては定格電流以上の電流を流すことが必要であるとともに、短絡耐量の確保のために。所定の電流値よりも小さくする必要がある。すなわち、α１×βは、接続される負荷３００を含めたシステム全体の要件や規格などの仕様によって定まる。
【０１１６】
一方、ノーマルモードにおいてはオン電圧をできるだけ小さくすることが損失の低減につながるから、有効領域の占める面積割合であるα１×β＋α２×（１−β）は、できるだけ大きい値となることが好ましい。第１項のα１×βは前述のようにシステムの仕様により決定されるので、第２項を大きくすることが求められる。例えば、短絡耐量に関わらないα２については最大値であるα２＝１を採用し、定格電流および短絡耐量による制限を守りつつ、α１＞βを満たすようにすることにより、α１×β＋α２×（１−β）をできるだけ大きく設定することができる。その結果、低オン電圧を実現しつつ短絡耐量を確保することができる。
【０１１７】
また、上記した各実施形態および変形例では、抵抗器Ｒ１，Ｒ３を介するものの、共通のゲート電位Ｖｇが第１ゲート電極２１１と第２ゲート電極２１２とに印加される例について説明した。しかしながら、第１ゲート電極２１１と第２ゲート電極２１２とに、それぞれ別系統の電源が用意されても良い。
【０１１８】
例えば、ターンオフに供されるゲート電極２１０に負電圧を印加するように構成することにより、当該ゲート電極２１０の絶縁膜に隣接した領域に蓄積層が形成されるため、キャリアをエミッタ電極から排出しやすくすることができる。
【０１１９】
また、上記した各実施形態および変形例において説明した閾値電流について、ノーマルモード時における第１閾値と、セーフモード時における第２閾値とを用意し、第１閾値と第２閾値とに互いに異なる値が設定されることが好ましい。
【０１２０】
具体的には、ノーマルモード時における第１閾値を、セーフモード時における第２閾値よりも大きく設定する。ノーマルモード時は、セーフモード時に比べて電流能力が大きく、短絡時における飽和電流が大きくなる。第１閾値を第２閾値よりも大きく設定することにより、ノーマルモード時における短絡の検出とともに、ノイズマージンを確保することができる。
【０１２１】
さて、上記した各実施形態および変形例では、短絡検出回路３０が接続されるセンスエミッタ端子について簡易的に説明した。具体的には、ＩＧＢＴ２００は、図２７に示すように、出力電流を取り出すメインセル２００ａとセンスエミッタ端子を有してセンス電流を取り出すセンスセル２００ｂとを有している。
【０１２２】
メインセル２００ａはゲート電極２１０として第１ゲート電極２１１ａと第２ゲート電極２１２ａとを有し、センスセル２００ｂはゲート電極２１０として第１ゲート電極２１１ｂと第２ゲート電極２１２ｂとを有している。センスセル２００ｂ側で分割されたこれらゲート電極２１１ｂ，２１２ｂが、特許請求の範囲に記載のセンスセル側分割電極に相当する。そして、第１ゲート電極２１１ａ，２１１ｂは第１ドライブ回路２１に接続されている。第２ゲート電極２１２ａ，２１２ｂは第２ドライブ回路２２に接続されている。
【０１２３】
第１ドライブ回路２１あるいは第２ドライブ回路２２からゲート電極２１０に対して電圧が出力されると、メインセル２００ａを出力電流たるコレクタ電流が流れるとともに、センスセル２００ｂをセンス電流が流れる。センス電流は出力電流と相関関係を有している。短絡検出回路３０のうちシャント抵抗器Ｒ４はセンスセル２００ｂと基準電位ＶＳＳとの間に接続されている。短絡検出回路３０は、センスセル２００ｂから出力されるセンス電流をシャント抵抗器Ｒ４により電圧に変換して短絡を検出するようになっている。
【０１２４】
センスセル２００ｂは、ゲート電極２１０として、必ずしも第１ゲート電極２１１ｂと第２ゲート電極２１２ｂと、の２つを有している必要はない。図２８に示すように、センスセル２００ｂはひとつのゲート電極２１０、例えば、第１ゲート電極２１１ｂのみにより構成されていても良い。ただし、センスセル２００ｂのゲート電極２１０には、ノーマルモードおよびセーフモードの両方で電圧が印加されるようになっていなければならない。これによれば、ノーマルモードとセーフモードとの切り替え時においてセンス電流の変動が生じないので、安定したセンス電流の検出を行うことができる。なお、図２７および図２８に示す短絡検出回路３０では、減算回路３１よりも下流側の回路図を省略している。
【０１２５】
また、上記した各実施形態および変形例では、ＩＧＢＴ２００のゲート電極２１０が２つの分割電極に分割される例を示したが、分割数は３以上でもよい。図２９は、ゲート電極２１０が、分割電極として、第１ゲート電極２１１、第２ゲート電極２１２、第３ゲート電極（第３ゲート電極は図示していない）、の３つに分割され、それぞれに電圧が印加されることによって出力電流が流れる第１領域２３１，第２領域２３２，第３領域２３３が形成される例を示している。
【０１２６】
この例では、第１領域２３１，第２領域２３２，第３領域２３３がこの順で並んで繰り返し形成されており、ストライプ状を成している。この例においても、セーフモード時には第１ゲート電極２１１のみに電圧が印加されるとすれば、特許請求の範囲に記載の離間距離Ｄとは、第２領域２３２と第３領域２３３の幅の合計値に相当する。
【０１２７】
このような形態では、例えば、セーフモード時に第１ゲート電極２１１に電圧を印加し、ノーマルモード時に第１ゲート電極２１１に加えて第２ゲート電極２１２に電圧を印加するようにすることもできるし、ノーマルモード時に第１ゲート電極２１１に加えて第３ゲート電極に電圧を印加するようにすることもできる。さらには、ノーマルモード時に第１ゲート電極２１１に加えて第２ゲート電極２１２および第３ゲート電極に電圧を印加するようにすることもできる。また、セーフモード時において第１ゲート電極２１１に加えて、第２ゲート電極２１２および第３ゲート電極のいずれか一方に電圧を印加するように構成することもできる。各モードにおいて電圧を印加するゲート電極２１０の組み合わせは任意であり、負荷３００を駆動するための定格電流や短絡時の飽和電流の仕様に合わせた組み合わせを選択することができる。例えば、負荷３００に流す電流は、指令値以上の電流定格は不要なので、指令値に合わせて、セーフモードで駆動する領域を可変にする方式が有効となる。または、短絡時の電力は電源電圧ＶＣＣに依存するので、この電圧が高い場合には、セーフモード時に電流が流れる領域の面積を小さくするという方式も有効である。
【０１２８】
上記した各実施形態および変形例では、スイッチング素子としてＩＧＢＴ２００を例に記載したが、スイッチング素子は絶縁ゲートバイポーラトランジスタに限定されない。例えば、ＭＯＳＦＥＴやバイポーラトランジスタ、そのほか一般的に知られた素子を採用することもできる。なお、ＭＯＳＦＥＴを採用する場合、上記各実施形態および変形例の記載におけるコレクタをドレインに言い換え、エミッタをソースに言い換えればよいし、バイポーラトランジスタを採用する場合は、ゲートをベースに言い換えればよい。
【０１２９】
また、上記した各実施形態および変形例では、図１に示すように、一つのスイッチング素子で負荷３００を駆動する方式を例に記載したが、スイッチング素子複数で上下アームを構成する方式を採用することもできる。
【０１３０】
また、上記した各実施形態および変形例では、負荷３００の短絡を検出するための短絡検出回路３０がセンスエミッタ端子に接続される例を示したが、必ずしもセンスエミッタ端子、換言すればセンスセル２００ｂを介して検出する必要はない。例えば、メインセル２００ａの出力端子に短絡検出回路３０を構築しても良い。短絡検出回路３０の例としては、シャント抵抗器を挿入する方式や、電流センサを挿入する方式を採用することができる。その他、ＩＧＢＴ２００のコレクタ−エミッタ間電圧Ｖｃｅやその時間変化ｄＶｃｅ／ｄｔに基づいて短絡を検出しても良い。この場合、ＩＧＢＴ２００のオン時に、Ｖｃｅ＝ＶＣＣとなれば短絡と判定することができる。また、ゲート電極２１０の電位Ｖｇｅを検出し、ミラー期間の有無に基づいて短絡を検出するようにしても良い。
【０１３１】
なお、上記の説明では、短絡として、負荷３００の短絡について説明したが、本発明は、負荷短絡に限らず、ダイオード４００のショートによるアーム短絡など、スイッチング素子に流れる電流が著しく増加するすべての短絡モードに適用することができる。
【符号の説明】
【０１３２】
１００・・・駆動装置，１０・・・制御部，２０・・・ドライブ回路，３０短絡検出回路，２００・・・ＩＧＢＴ（スイッチング素子），２１０・・・ゲート電極，２１１・・・第１ゲート電極（第１電極），２１２・・・第２ゲート電極（第２電極）３００・・・負荷
【図１】
2019062737.tif 000006
【図２】
2019062737.tif 000007
【図３】
2019062737.tif 000008
【図４】
2019062737.tif 000009
【図５】
2019062737.tif 000010
【図６】
2019062737.tif 000011
【図７】
2019062737.tif 000012
【図８】
2019062737.tif 000013
【図９】
2019062737.tif 000014
【図１０】
2019062737.tif 000015
【図１１】
2019062737.tif 000016
【図１２】
2019062737.tif 000017
【図１３】
2019062737.tif 000018
【図１４】
2019062737.tif 000019
【図１５】
2019062737.tif 000020
【図１６】
2019062737.tif 000021
【図１７】
2019062737.tif 000022
【図１８】
2019062737.tif 000023
【図１９】
2019062737.tif 000024
【図２０】
2019062737.tif 000025
【図２１】
2019062737.tif 000026
【図２２】
2019062737.tif 000027
【図２３】
2019062737.tif 000028
【図２４】
2019062737.tif 000029
【図２５】
2019062737.tif 000030
【図２６】
2019062737.tif 000031
【図２７】
2019062737.tif 000032
【図２８】
2019062737.tif 000033
【図２９】
2019062737.tif 000034
【手続補正書】
【提出日】平成30年11月29日(2018.11.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極（２１０）を有するパワースイッチング素子（２００）、を駆動する駆動装置であって、
前記制御電極への電圧印加のタイミングを制御する制御部（１０）を備え、
前記制御電極は、第１電極（２１１）および第２電極（２１２）を含む２つ以上の分割電極に分割され、
前記制御部は、２つ以上の前記分割電極のうち、前記第１電極のみに電圧を印加するタイミングと、前記第１電極と前記第２電極との両方に電圧を印加するタイミングとを有し、
前記分割電極は、前記パワースイッチング素子が形成された半導体基板（２９０）の深さ方向に直交する主面（２９０ａ）の少なくとも一部において、前記深さ方向に直交する所定の方向に延設され、
前記主面を正面視した場合に、前記主面は、前記第１電極に電圧が印加されることによって出力電流が流れる第１領域（２３１）と、前記第２電極に電圧が印加されることによって出力電流が流れる第２領域（２３２）と、を有し、
前記第１領域および前記第２領域は、前記分割電極の延設方向に沿ってストライプ状に形成され、
前記第１電極は、前記延設方向に直交する並び方向において、
前記半導体基板を構成する物質の比熱をｃ、密度をρ、熱伝導率をｋとし、シリコンの比熱をｃＳｉ、密度をρＳｉ、熱伝導率をｋＳｉとするとき、数式３により規定される伝熱距離Ｗと、前記第１領域の幅Ｌと、の間にＬ＜２Ｗの関係を満たすように形成されることを特徴とする駆動装置。
【数３】
2019062737.tif 000035
【請求項２】
前記第１領域は、前記並び方向に沿って複数形成され、
前記第１電極は、前記第１領域の幅Ｌと、前記第１領域の離間距離Ｄと、前記伝熱距離Ｗとの間で、Ｄ≦Ｗ−Ｌ／２の関係を満たすように形成されることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記第１電極に電圧を印加する第１ドライブ回路（２１）と、
前記第２電極に電圧を印加する第２ドライブ回路（２２）と、を備え、
前記第１ドライブ回路は、前記第１電極への電圧の印加をオンするための第１オン側回路（Ｓ１）と、前記第１電極への電圧の印加をオフするための第１オフ側回路（Ｓ２，２５）と、を有し、
前記第２ドライブ回路は、前記第２電極への電圧の印加をオンするための第２オン側回路（Ｓ３）と、前記第２電極への電圧の印加をオフするための第２オフ側回路（Ｓ４，２３）と、を有することを特徴とする請求項１又は２に記載の駆動装置。
【請求項４】
前記第１オフ側回路は、前記第１電極への電圧の印加がオフされる際の出力電流の時間変化を緩やかにする第１ソフト遮断回路（２６）を有することを特徴とする請求項３に記載の駆動装置。
【請求項５】
前記第２オフ側回路は、前記第２電極への電圧の印加がオフされる際の出力電流の時間変化を緩やかにする第２ソフト遮断回路（２４）を有することを特徴とする請求項３または４に記載の駆動装置。
【請求項６】
前記第１ドライブ回路および前記第２ドライブ回路の少なくとも一方は、それぞれ前記第１電極および前記第２電極へ印加される電圧を調整するための電圧調整回路（２７）を有することを特徴とする請求項３〜５のいずれか１項に記載の駆動装置。
【請求項７】
前記第１領域および前記第２領域の少なくとも一方は、前記主面に占める面積が、出力電流として、予め定められた定格電流以上の電流が流れるように設定されることを特徴とする請求項１〜６のいずれか１項に記載の駆動装置。
【請求項８】
前記第１領域および前記第２領域は、それぞれの前記主面に占める面積が、出力電流として、予め定められた定格電流以上の電流が流れるように設定されることを特徴とする請求項７に記載の駆動装置。
【請求項９】
前記パワースイッチング素子の短絡を検出した場合に検出信号を前記制御部に出力する短絡検出回路（３０）を備え、
前記パワースイッチング素子は、前記制御電極に電圧が印加されることにより前記出力電流を生じるメインセル（２００ａ）と、前記パワースイッチング素子の出力電流をモニタするためのセンスセル（２００ｂ）とを有し、
前記短絡検出回路に入力される電流は、前記センスセルの出力するセンス電流であることを特徴とする請求項１〜８のいずれか１項に記載の駆動装置。
【請求項１０】
前記センスセルの制御電極は、前記メインセルにおける前記分割電極に対応して分割されたセンスセル側分割電極（２１１ｂ，２１２ｂ）を有し、前記センスセル側分割電極は、前記メインセルにおける前記分割電極に対応して駆動されることを特徴とする請求項９に記載の駆動装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明は、パワースイッチング素子の制御電極を分割した分割電極の１つのみに電圧を印加した際の、半導体基板の温度上昇を抑制することが可能な、パワースイッチング素子の駆動装置を提供することを目的とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
上記目的を達成するために、本発明は、電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極（２１０）を有するパワースイッチング素子（２００）、を駆動する駆動装置であって、
制御電極への電圧印加のタイミングを制御する制御部（１０）を備え、
制御電極は、第１電極（２１１）および第２電極（２１２）を含む２つ以上の分割電極に分割され、
制御部は、２つ以上の前記分割電極のうち、第１電極のみに電圧を印加するタイミングと、第１電極と第２電極との両方に電圧を印加するタイミングとを有し、
分割電極は、パワースイッチング素子が形成された半導体基板（２９０）の深さ方向に直交する主面（２９０ａ）の少なくとも一部において、深さ方向に直交する所定の方向に延設され、
主面を正面視した場合に、主面は、前記第１電極に電圧が印加されることによって出力電流が流れる第１領域（２３１）と、前記第２電極に電圧が印加されることによって出力電流が流れる第２領域（２３２）と、を有し、
第１領域および第２領域は、分割電極の延設方向に沿ってストライプ状に形成され、
第１電極は、延設方向に直交する並び方向において、
半導体基板を構成する物質の比熱をｃ、密度をρ、熱伝導率をｋとし、シリコンの比熱をｃＳｉ、密度をρＳｉ、熱伝導率をｋＳｉとするとき、数式３により規定される伝熱距離Ｗと、第１領域の幅Ｌと、の間にＬ＜２Ｗの関係を満たすように形成されることを特徴とする。
【数３】
2019062737.tif 000036
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
上記のように、第１電極のみに電圧が印加されたときに熱源となる第１領域（２３１）の幅Ｌが、Ｌ＜２Ｗの関係を満たすことで、半導体基板の温度上昇を抑制することが可能になる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】