(57)【要約】【課題】個々の被検査体の検査を行う際のテスタの待機時間を短縮することができる検査システムおよび検査方法を提供する。【解決手段】プローバと、テスタと、プローバを制御するプローバ制御部４０と、テスタを制御するテスタ制御部６０とを備えた検査システムであって、テスタ制御部６０は、テスタに被検査体に形成された被検査デバイスに対し、複数のパートから構成される検査を実行させるとともに、検査が所定の段階に達した際に、検査終了予定時刻を取得し、該検査終了予定時刻にまでに、被検査体がテスタを収容する検査室へ搬送されるように、プローバ制御部４０へ制御信号を送信する。【選択図】図６
2019062138.tif 000002
【特許請求の範囲】
【請求項１】
検査室内で複数の被検査デバイスが形成された被検査体を保持するステージと、複数の被検査体を収納する収納容器を載置する搬入出部と、前記被検査体を前記収納容器から前記ステージに搬送する搬送手段と、複数のプローブを前記被検査体に形成された前記複数の被検査デバイスに接触させるプローブカードとを有するプローバと、
前記検査室内で前記プローブカードを介して前記被検査体に形成された前記複数の被検査デバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタと、
前記プローバを制御するプローバ制御部と、
前記テスタを制御するテスタ制御部と
を備えた検査システムであって、
前記テスタ制御部は、前記テスタに前記被検査デバイスに対し、複数のパートから構成される検査を実行させるとともに、前記検査が所定の段階に達した際に、検査終了予定時刻を取得し、該検査終了予定時刻にまでに、次の被検査体が前記テスタを収容する前記検査室へ搬入可能となるように、前記プローバ制御部へ制御信号を送信することを特徴とする検査システム。
【請求項２】
前記プローバ制御部は、前記テスタからの制御信号に基づいて、前記搬送手段を制御することを特徴とする請求項１に記載の検査システム。
【請求項３】
前記テスタを複数有し、前記プローバは、前記複数のテスタに対応して、前記検査室、前記ステージ、および前記プローブカードを複数有し、
前記搬送手段は、前記収納容器と前記複数の検査室との間で被検査体を搬送することを特徴とする請求項１または請求項２に記載の検査システム。
【請求項４】
前記プローバ制御部は、前記複数のテスタから前記制御信号を受信した場合に、優先度の比較を行い、優先度が高いと判断した方の信号を優先して前記搬送手段を制御することを特徴とする請求項３に記載の検査システム。
【請求項５】
前記プローバ制御部は、前記優先度を、検査終了予定時刻および搬送手段の移動時間に基づいて、より効率的に前記被検査体の搬送が行えるように決定することを特徴とする請求項４に記載の検査システム。
【請求項６】
前記プローバ制御部は、前記優先度を比較する制御信号の数を予め設定することを特徴とする請求項４または請求項５に記載の検査システム。
【請求項７】
前記検査終了予定時刻の取得は、前記検査が進行し、検査終了の時刻が予測可能となる所定の段階で行うことを特徴とする請求項１から請求項６のいずれか１項に記載の検査システム。
【請求項８】
検査室内で複数の被検査デバイスが形成された被検査体を保持するステージと、複数の被検査体を収納する収納容器を載置する搬入出部と、被検査体を前記収納容器から前記ステージに搬送する搬送手段と、複数のプローブを前記被検査体に形成された前記複数の被検査デバイスに接触させるプローブカードとを有するプローバと、
前記プローブカードを介して前記被検査体に形成された前記複数の被検査デバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタとを有する検査システムにおける検査方法であって、
前記テスタにより、前記被検査デバイスに対し、複数のパートから構成される検査を実行し、
前記テスタを制御するテスタ制御部により、前記検査が所定の段階に達した際に、検査終了予定時刻を取得し、該検査終了予定時刻までに、次の被検査体が前記テスタを収容する前記検査室へ搬入可能になるように、前記プローバを制御するプローバ制御部に制御信号を送信することを特徴とする検査方法。
【請求項９】
前記プローバ制御部は、前記テスタからの制御信号に基づいて、前記搬送手段を制御することを特徴とする請求項８に記載の検査方法。
【請求項１０】
前記検査システムは、前記テスタを複数有し、前記プローバは、前記複数のテスタに対応して、前記検査室、前記ステージ、および前記プローブカードを複数有し、
前記搬送手段は、前記収納容器と前記複数の検査室との間で被検査体を搬送することを特徴とする請求項８または請求項９に記載の検査方法。
【請求項１１】
前記プローバ制御部は、前記複数のテスタから前記制御信号を受信した場合に、優先度の比較を行い、優先度が高いと判断した方の信号を優先して前記搬送手段を制御することを特徴とする請求項１０に記載の検査方法。
【請求項１２】
前記プローバ制御部は、前記優先度を、検査終了予定時刻および搬送手段の移動時間に基づいて、より効率的に前記被検査体の搬送が行えるように決定することを特徴とする請求項１１に記載の検査方法。
【請求項１３】
前記プローバ制御部は、前記優先度を比較する制御信号の数を予め設定することを特徴とする請求項１１または請求項１２に記載の検査方法。
【請求項１４】
前記検査終了予定時刻の取得は、前記検査が進行し、検査終了の時刻が予測可能となる所定の段階で行うことを特徴とする請求項８から請求項１３のいずれか１項に記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被検査体の検査を行う検査システムおよび検査方法に関する。
【背景技術】
【０００２】
半導体デバイスの製造プロセスにおいては、半導体ウエハ（以下単にウエハと記す）における全てのプロセスが終了した段階で、ウエハに形成されている複数のデバイス（ＩＣチップ）の電気的検査が行われる。このような電気的検査を行う検査システムは、一般的に、ウエハステージ、ウエハの位置合わせを行うアライナー、およびウエハ搬送系を有するとともに、ウエハに形成されたデバイスに接触するプローブを有するプローブカードが装着されるプローバと、プローブカードを介してデバイスに電気的信号を与え、デバイスの種々の電気特性を検査するためのテスタとを有している。
【０００３】
このような電気的検査を多数のウエハに対して効率的に行うため、ウエハステージ、プローブカード、およびテスタを備えた検査ユニットを、高さ方向に複数段積層し、各段において検査部を横方向に複数並べ、横方向の複数の検査ユニットに対して共通のアライナーを各段に設けてウエハの位置合わせを行うようする技術が知られている（例えば特許文献１）。
【０００４】
検査システムにおいては、複数のウエハを収容する収容容器であるＦＯＵＰを搬出入領域の複数のポートにセットすることにより、複数のウエハに対して連続的に検査を行うことが可能となる。
【０００５】
ＦＯＵＰのセットは、複数のポートにセットされた従前の一または全てのＦＯＵＰのウエハの検査が終了した時点でテスタから出力された終了信号に基づいて行う。この場合、ウエハに形成されたデバイスによってはテスト終了予定時刻がわかり難いものもあるので、タイムリーにＦＯＵＰをセットしておくことが難しい。したがって、従前のＦＯＵＰのウエハのテストが終了した時点で、ＦＯＵＰの回収および次のＦＯＵＰのセットが終了していない場合には、検査システムの待機時間が長くなり、稼働率が低くなってしまう。
【０００６】
このため、特許文献２には、ＦＯＵＰ内のウエハに対する処理の終了前に、ウエハに対して予め指定されたレシピの内容に基づいて、ＦＯＵＰに対する処理の終了予定時刻を求め、当該予定時刻を上位ＨＯＳＴに出力する技術が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１６−４６２８５号公報
【特許文献２】特開２０１６−１９２４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、テスタとプローバは別個の制御系により制御されるのが一般的であり、特に、特許文献１のような複数の検査ユニットを有する検査システムにおいては、一つの検査ユニットのテスタにおけるウエハの検査が終了した時点で信号を発し、その信号に基づいてプローバのアライナーがその検査ユニットにウエハを取りに行くため、テスト終了後のウエハを必ずしも最適なタイミングで取りに行くことができない。また、検査の終了時間はウエハによってまちまちであるため、検査の終了予想も難しい。このため、ウエハを連続的に搬送して検査を行う際の個々のテスタの待機時間が長くなってしまい、上記特許文献２の技術を用いても待機時間が長くなる問題は解消しない。
【０００９】
したがって、本発明は、個々の被検査体の検査を行う際のテスタの待機時間を短縮することができる検査システムおよび検査方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の第１の観点は、検査室内で複数の被検査デバイスが形成された被検査体を保持するステージと、複数の被検査体を収納する収納容器を載置する搬入出部と、前記被検査体を前記収納容器から前記ステージに搬送する搬送手段と、複数のプローブを前記被検査体に形成された前記複数の被検査デバイスに接触させるプローブカードとを有するプローバと、前記検査室内で前記プローブカードを介して前記被検査体に形成された前記複数の被検査デバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタと、前記プローバを制御するプローバ制御部と、前記テスタを制御するテスタ制御部とを備えた検査システムであって、前記テスタ制御部は、前記テスタに前記被検査デバイスに対し、複数のパートから構成される検査を実行させるとともに、前記検査が所定の段階に達した際に、検査終了予定時刻を取得し、該検査終了予定時刻にまでに、次の被検査体が前記テスタを収容する前記検査室へ搬入可能になるように、前記プローバ制御部へ制御信号を送信することを特徴とする検査システムを提供する。
【００１１】
本発明の第２の観点は、検査室内で複数の被検査デバイスが形成された被検査体を保持するステージと、複数の被検査体を収納する収納容器を載置する搬入出部と、被検査体を前記収納容器から前記ステージに搬送する搬送手段と、複数のプローブを前記被検査体に形成された前記複数の被検査デバイスに接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記被検査体に形成された前記複数の被検査デバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタとを有する検査システムにおける検査方法であって、前記テスタにより、前記被検査デバイスに対し、複数のパートから構成される検査を実行し、前記テスタを制御するテスタ制御部により、前記検査が所定の段階に達した際に、検査終了予定時刻を取得し、該検査終了予定時刻までに、次の被検査体が前記テスタを収容する前記検査室へ搬入可能になるように、前記プローバを制御するプローバ制御部に制御信号を送信することを特徴とする検査方法を提供する。
【００１２】
上記第１および第２の観点において、前記プローバ制御部は、前記テスタからの制御信号に基づいて、前記搬送手段を制御するものとすることができる。
【００１３】
前記テスタを複数有し、前記プローバは、前記複数のテスタに対応して、前記検査室、前記ステージ、および前記プローブカードを複数有し、前記搬送手段は、前記収納容器と前記複数の検査室との間で被検査体を搬送する構成とすることができる。
【００１４】
前記プローバ制御部は、前記複数のテスタから前記制御信号を受信した場合に、優先度の比較を行い、優先度が高いと判断した方の信号を優先して前記搬送手段を制御するようにしてもよい。この場合に、前記プローバ制御部は、前記優先度を、検査終了予定時刻および搬送手段の移動時間に基づいて、より効率的に前記被検査体の搬送が行えるように決定することができる。また、前記プローバ制御部は、前記優先度を比較する制御信号の数を予め設定してもよい。
【００１５】
前記検査終了予定時刻の取得は、前記検査が進行し、検査終了の時刻が予測可能となる所定の段階で行うことができる。
【発明の効果】
【００１６】
本発明によれば、テスタでの検査が終了する前に、テスタ制御部が検査終了予定時刻を取得して、その検査終了予定時刻に基づく制御信号をプローバ制御部に送信し、プローバ制御部により、検査終了予定時刻までに、搬送手段を制御して検査室内に次の被検査体が搬入可能なように準備することができるので、テスタでの検査終了後、テスタでの検査開始までの時間を短縮することができる。このため、検査リードタイムを削減することができ、検査システム全体の検査効率を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る検査システムの全体構成を概略的に示す水平断面図である。
【図２】図１の検査システムのII−II′線による断面図である。
【図３】検査装置における検査ユニットの概略構成を示す図である。テスタの検査回路ボードからウエハまでの構成を説明するための図である。
【図４】プローバ制御部のハードウェア構成の一例を示すブロック図である。
【図５】テスタ制御部のハードウェア構成の一例を示すブロック図である。
【図６】プローバ制御部とテスタ制御部の本発明の一実施形態の主要な制御を説明するための機能ブロック図である。
【図７】本発明の一実施形態に係る検査システムにおける検査方法についてのテスタ側を中心とした概略のフローを示すフローチャートである。
【図８】テスタ制御部６０から制御信号を受けた際のプローバ制御部４０を中心とした制御フローを示すフローチャートである。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【００１９】
＜検査システムの全体構成＞
まず、本発明の一実施形態に係る検査システム全体の構成について説明する。
図１は、本発明の一実施形態に係る検査システムの全体構成を概略的に示す水平断面図であり、図２は図１の検査システムのII−II′線による断面図である。本実施形態の検査装置１０は、被検査体であるウエハに形成された複数のデバイスの電気的特性の検査するものである。
【００２０】
本実施形態の検査システムは、複数のテスタと、プローバとを有する。プローバ部は、複数のテスタにウエハを搬送する機構と、各テスタに対応してウエハを吸着保持するウエハステージ（チャックトップ）と、ウエハに形成された被検査デバイス（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ（以下「ＤＵＴ」と記す）と各テスタとの間の電気的接続をとるためのプローブカード等のインターフェイスとを有する。
【００２１】
図１において、検査システム１０は、筐体１１を有し、筐体１１内には、ウエハＷに形成されたＤＵＴの電気的特性の検査を行う検査領域１２と、検査領域１２に対するウエハＷやプローブカードの搬入・搬出を行い、かつ制御系を有する搬入出領域１３と、検査領域１２および搬入出領域１３の間に設けられた搬送領域１４とを有する。
【００２２】
検査領域１２は、図２に示すように、Ｘ方向に沿って６つの検査室（セル）２０が配列され、このような検査室列がＺ方向（上下方向）に３段配置されている。各検査室２０には、ウエハＷに形成されたＤＵＴの検査を行うテスタ５０が配置されている。これらテスタ５０は、テスタ制御部６０により制御される。
【００２３】
そして、各段ごとに、Ｘ方向に配列された検査室２０に対して、Ｘ方向に移動可能なウエハの搬送ステージとして機能する１台のアライナー２２がテスタ５０の下方に設けられている。また、検査領域１２の各段ごとに、テスタ５０よりも搬送領域１４よりの部分をＸ方向に沿って移動可能に１台のアライメント用の上カメラ２４が設けられている。
【００２４】
搬入出領域１３は複数のポートに区画され、複数のウエハＷを収容する容器であるＦＯＵＰ１７を収容する複数のウエハ搬入出ポート１６ａ、搬送するウエハの位置合わせを行うプリアライメント部１６ｂ、プローブカードが搬入されかつ搬出されるプローブカードローダ１６ｃ、検査システム１０のプローバの動作を制御するプローバ制御部４０が収納された制御ポート１６ｄを有する。
【００２５】
搬送領域１４には複数の搬送アームを有する搬送機構１９が配置される。搬送機構１９の本体はＺ方向およびθ方向に移動可能であり、搬送アームは前後方向に移動可能であることから、搬送機構１９は、ウエハＷをＸ方向、Ｙ方向、Ｚ方向、θ方向に移動自在となっている。搬送機構１９は、全ての段の検査室２０にアクセス可能となっており、搬入出領域１３のウエハ搬入出ポート１６ａからウエハＷを受け取って、検査ユニット３０内のチャックトップ（ウエハステージ）へ搬送し、デバイスの電気的特性の検査が終了したウエハＷを対応する検査ユニット３０のチャックトップから検査終了後のウエハＷを受け取ってウエハ搬入出ポート１６ａへ搬送する。このときのチャックトップに対するウエハＷの授受は、後述するようにアライナー２２を用いて行われ、アライナー２２と搬送機構１９がウエハ搬送手段を構成する。
【００２６】
また、搬送機構１９は各検査室２０からメンテナンスを必要とするプローブカードをプローブカードローダ１６ｃへ搬送し、また、新規やメンテナンス済みのプローブカードを各検査室２０へ搬送する。
【００２７】
各検査室２０内には、テスタ５０と、検査のために必要な他の要素とを有する検査ユニット３０が構成されている。
【００２８】
図３は、検査ユニット３０の概略構成を示す図である。検査ユニット３０は、テスタ５０の他、ウエハＷに形成された複数のデバイスの電極に接触する複数のプローブ３２ａを有するプローブカード３２と、テスタ５０の下に設けられ、プローブカード３２を支持する支持プレート３３と、テスタ５０とプローブカード３２とを接続するコンタクトブロック３４と、支持プレート３３から垂下し、プローブカード３２を囲繞するように設けられたベローズ３５と、ウエハＷを真空吸着により吸着支持し、ウエハＷを温調するチャックトップ（ステージ）３６とを有する。コンタクトブロック３４の上下面には、プローブカード３２とテスタ５０を電気的に接続する多数のポゴピン３４ａが設けられている。これらのうち、プローブカード３２と、支持プレート３３と、コンタクトブロック３４とで検査用のインターフェイスを構成する。
【００２９】
ベローズ３５は、チャックトップ３６上のウエハＷをプローブカード３２の複数のプローブ３２ａをウエハＷに接触した状態で、プローブカード３２とウエハＷを含む密閉空間を形成するためのものであり、その密閉空間をバキュームラインを介して真空引きすることにより、チャックトップ３６が支持プレート３３に吸着される。また、プローブカード３２も同様に真空引きすることにより支持プレート３３に吸着される。
【００３０】
アライナー２２は、その段のベース板の上に設けられたガイドレール４１上をＸ方向に移動するＸブロック４２と、Ｘブロック４２上にＹ方向に沿って設けられたガイドレール４３上をＹ方向に移動するＹブロック４４と、Ｙブロック４４に対してＺ方向に移動するＺブロック４５とを有し、Ｚブロック４５上には、チャックトップ３６が所定の位置関係を保った状態で係合される。なお、Ｙブロック４４の周壁には、プローブカード３２の下面を撮影するための下カメラ４６が設けられている。
【００３１】
アライナー２２は、Ｘ方向に移動して各検査ユニット３０の真下にアクセス可能であり、搬送機構１９から各検査ユニット３０のチャックトップ３６に対してウエハＷを授受する際にチャックトップ３６を支持するウエハ授受機能、各検査ユニット３０に対して被検査体であるウエハＷの位置合わせ機能、チャックトップ３６上のウエハＷのプローブカード３２へコンタクトさせる機能、およびプローブカード３２からのチャックトップ３６を取り外す際にチャックトップ３６を受け取る機能を有しており、ウエハを載置するチャックトップをＸ，Ｙ，Ｚ方向に移動させる移動機構を有している。
【００３２】
そして、チャックトップ３６にウエハＷを搬送してウエハＷをプローブカード３２に装着するときは、搬送機構１９からチャックトップ３６にウエハを受け取り、次いで、ウエハＷのプローブカード３２に対する位置合わせを行い、次いで、アライナー２２によりチャックトップ３６を上昇させて、ウエハＷをプローブカード３２のプローブ３２ａに接触させた後、さらにチャックトップ３６を上昇させ、ウエハＷをプローブ３２ａに押し付ける。その状態でベローズ３５に囲まれた空間を真空引きしてチャックトップ３６を支持プレート３３に吸着させるとともに、ウエハがプローブ３２ａに押し付けられた状態を維持する。この状態で、テスタ５０による電気的検査が開始される。このとき、アライナー２２のＺブロック４５は下方に退避され、アライナー２２は検査終了後の他の検査ユニット３０に移動され、上記と逆動作により、検査後のチャックトップ３６を下降させて、チャックトップ３６の検査後のウエハＷを搬送機構１９によりＦＯＵＰ１７に戻す。
【００３３】
テスタ５０は、デバイス電源（ＤＰＳ）とパラメトリック測定ユニット（ＰＭＵ）とを有する電源部と、パターンジェネレータと、タイミングジェネレータと、ウエハ上のＤＵＴに対する電力供給、波形入力（ドライバ）、波形測定（コンパレータ）、電圧、電流出力および測定を行う回路等を有する回路部とを有している。
【００３４】
なお、検査システム１０において、複数のテスタ５０以外の構成要素がプローバを構成し、プローバ制御部４０がプローバを制御し、テスタ制御部６０がテスタを制御する。
【００３５】
プローバ制御部４０は、コンピュータからなり、検査システム１０のうちプローバの各構成部、例えば、アライナー２２、搬送機構１９、真空吸着のためのバキューム機構等を制御する。図４は、プローバ制御部４０のハードウェア構成の一例を示している。制御部４０は、主制御部１０１と、キーボード、マウス等の入力装置１０２と、プリンタ等の出力装置１０３と、表示装置１０４と、記憶装置１０５と、外部インターフェイス１０６と、これらを互いに接続するバス１０７とを備えている。主制御部１０１は、ＣＰＵ（中央処理装置）１１１、ＲＡＭ（ランダムアクセスメモリ）１１２およびＲＯＭ（リードオンリメモリ）１１３を有している。記憶装置１０５は、コンピュータ読み取り可能な記憶媒体に対する情報の記録および読み取りを行うようになっている。記憶媒体としては、例えばハードディスク、光ディスク、フラッシュメモリのような半導体メモリ等を挙げることができる。記憶媒体には、プローバにおける処理レシピ等が記憶されている。
【００３６】
プローバ制御部４０では、ＣＰＵ１１１が、ＲＡＭ１１２を作業領域として用いて、ＲＯＭ１１３または記憶装置１０５の記憶媒体に格納されたプログラムを実行することにより、検査システム１０の搬送系の駆動およびバキューム機構等の動作の制御を行う。
【００３７】
テスタ制御部６０もプローバ制御部４０と同様、コンピュータからなり、検査システム１０の各テスタ５０を制御する。図５は、テスタ制御部６０のハードウェア構成の一例を示している。テスタ制御部６０は、主制御部２０１と、キーボード、マウス等の入力装置２０２と、プリンタ等の出力装置２０３と、表示装置２０４と、記憶装置２０５と、外部インターフェイス２０６と、これらを互いに接続するバス２０７とを備えている。主制御部２０１は、ＣＰＵ２１１、ＲＡＭ２１２およびＲＯＭ２１３を有している。記憶装置２０５は、コンピュータ読み取り可能な記憶媒体に対する情報の記録および読み取りを行うようになっている。記憶媒体としては、例えばハードディスク、光ディスク、フラッシュメモリのような半導体メモリ等を挙げることができる。記憶媒体には、プローバにおける処理レシピ等が記憶されている。
【００３８】
テスタ制御部６０では、ＣＰＵ２１１が、ＲＡＭ２１２を作業領域として用いて、ＲＯＭ２１３または記憶装置２０５の記憶媒体に格納されたプログラムを実行することにより、各テスタの制御を行う。
【００３９】
図６は、プローバ制御部４０とテスタ制御部６０の本実施形態の主要な制御を説明するための機能ブロック図である。図６に示すように、テスタ制御部６０は、検査を実行する検査実行部１２１と、検査終了予定時刻を取得する検査終了予定時刻取得部１２２と、アライナー２２および搬送機構１９に制御信号（指令）を出力する搬送制御信号出力部１２３とを有する。一方、プローバ制御部４０は、アライナー２２および搬送機構１９を制御する搬送制御部２２１と、優先度比較部２２２とを有する。なお、プローバ制御部４０およびテスタ制御部６０は、他の制御機能も有するが、図６では本実施形態の主要な機能のみを記載している。
【００４０】
テスタ５０で実行される検査（テスト）は、複数のパートからなり、一つのパートが終了した後、テスタ５０からＤＵＴにコマンド（信号）を送信して応答を確認してから、次のパートを実行するが、応答時間はＤＵＴによって異なり、所定時間経っても応答のないＤＵＴがある場合は、さらにコマンドの送信を繰り返し、所定回数繰り返しても応答のないＤＵＴは不合格として省いて、合格になったＤＵＴのみ応答が確立されたとして次のパートに進むため、応答が確立する時間がウエハ間でまちまちである。また、一つのパートであるストレステストにおいてもＤＵＴにより時間にバラツキがある。また、ウエハＷによってテスト・パート内容やメモリサイズが異なり、そのことによっても検査時間が異なる。このため、検査前にその検査が終了する時刻を予測することはできない。
【００４１】
しかし、テスタ制御部６０の検査実行部１２１により検査を実行させ、検査が所定の段階まで進行したときには、検査終了の時刻を予測することができる。このため、検査終了の時刻が予測可能となる所定の段階で、検査終了予定時刻取得部１２２により検査終了予定時刻を取得する。検査終了予定時刻取得部１２２は取得した検査終了予定時刻を搬送制御信号出力部１２３に出力する。そして、搬送制御信号出力部１２３は、検査終了予定時刻までに当該テスタ５０に次のウエハＷが準備されるように（検査室２０に搬入可能になるように）、プローバ制御部４０の搬送制御部２２１に制御信号（指令）を出力する。搬送制御部２２１は、検査終了予定時刻までに、当該テスタ５０に対応する検査室２０内にウエハＷが搬送されるように搬送手段である搬送機構１９およびアライナー２２を制御する。
【００４２】
一方、テスタ５０は複数あるため、複数のテスタに５０により同時並行してウエハにおけるＤＵＴの検査を行い、複数のテスタ５０に対応して搬送制御信号出力部１２３から搬送制御部２２１に制御信号が出力される。このため、搬送制御部２２１が、一つのテスタ５０に対応する制御信号を受け取ってから、ウエハＷの搬送動作が終了前に他のテスタ５０に対応する制御信号（指令）を受けたときには、優先度比較部２２２により優先度を比較して優先度が高いと判断した方の信号を優先して搬送手段を構成する搬送機構１９およびアライナー２２に搬送動作を行わせる。
【００４３】
＜検査方法＞
次に、このように構成された検査システム１０における検査方法について説明する。図７は、検査システム１０における検査方法についてのテスタ５０側を中心とした概略のフローを示すフローチャートであり、図８は、テスタ制御部６０から制御信号を受けた際のプローバ制御部４０を中心とした制御フローを示すフローチャートである。
【００４４】
図７に示すように、テスタ側においては、オペレータがウエハ搬入出ポート１６ａにＦＯＵＰ１７をセットし（ステップ１）、所定のテスタ５０をテスト開始待ちの状態とする（ステップ２（システム動作））。
【００４５】
次いで、搬送機構１９およびアライナー２２により所定のテスタ５０に対応する検査室２０にウエハＷを搬入する（ステップ３（システム動作））。ウエハを搬入する際には、アライナー２２を対応する検査室２０に移動させ、その検査室２０における検査ユニット３０のチャックトップ３６をアライナー２２の上に載せた状態で、搬送機構１９からチャックトップ３６上にウエハＷを受け渡す。
【００４６】
次いで、プローバ３２のプローブ３２ａにウエハＷ（ウエハＷに形成されたＤＵＴ）をコンタクトさせる（ステップ４（システム動作））。このとき、アライナー２２によりチャックトップ３６上のウエハＷとプローバ３２とのＸ−Ｙ方向の位置合わせを行った後、アライナー２２のＺブロック４５を上昇させ、ウエハＷのＤＵＴとプローブカード３２のプローブとをコンタクトさせる。このときの位置合わせは、上カメラ２４および下カメラ４６を用いて行われる。そして、ベローズ３５により、プローブカード３２とウエハＷを含む密閉空間を形成し、その密閉空間をバキュームラインを介して真空引きして、チャックトップ３６を支持プレート３３に吸着させる。この状態でアライナー２２がフリーとなり、他の検査室２０への移動が可能となる。
【００４７】
次いで、テスタ５０による検査を開始する（ステップ５）。このとき、テスタ制御部６０の検査実行部１２１により図７に示すような検査内容を実行させる。このときの検査内容は複数のパートからなり、検査スタート後、初期設定（パート１）、コンタクト確認（パート２）、実際の検査（テスト詳細１〜ｎ（パート３〜ｎ＋２））が行われる。
【００４８】
テスタ５０による検査の途中で、検査終了の時刻を予測することができる所定の段階に達した時点で、プローバ制御部４０に搬送制御信号（指令）を送信する（ステップ６）。具体的には、検査が所定の段階に達すると、その後はどのウエハＷに対しても同じ動作となるため、その段階に達した時点で、検査終了予定時刻取得部１２２により検査終了予定時刻を取得し、搬送制御信号出力部１２３は、検査終了予定時刻までにアライナー２２およびウエハＷを搭載した搬送機構１９がそのテスタ５０に対応する検査室２０に移動するように、プローバ制御部４０の搬送制御部２２１に制御信号（指令）を出力する。
【００４９】
テスト詳細ｎまで行われるとテストエンドとなり、検査終了信号が出力される（ステップ７）。次いで、そのウエハＷをその検査室２０から搬出する（ステップ８（システム動作））。このとき、その検査室２０にアライナー２２を移動させ、アライナー２２のＸ−Ｙ方向の位置合わせを行った後、Ｚブロック４５を上昇させてチャックトップ３６をアライナー２２により支持するとともに、ベローズ３５により形成された空間の真空を解除することによりウエハＷをプローブカード３２から取り外し、Ｚブロック４５を下降させる。この状態で、アライナー２２上のチャックトップ３６のウエハＷを搬送機構１９により受け取り、ＦＯＵＰ１７に搬送する。
【００５０】
以上の動作を複数のウエハＷに対して複数のテスタ５０を用いて行い、ＦＯＵＰ１７内の全てのウエハが終了したことを検出したら（ステップ９（システム動作））、テスタ制御部６０からプローバ制御部４０へテスト終了通知を出力し（ステップ１０（システム動作））、プローバ制御部４０がアラーム装置（図示せず）にアラーム音発生およびパトライト（登録商標）点滅をさせるとともに、上位のサーバ（客先サーバ）へ終了を通知する（ステップ１１（システム動作））。その後、オペレータがＦＯＵＰ１７を取り出す（ステップ１２）。
【００５１】
一方、図８に示すように、テスタ制御部６０からの所定のテスタ５０の検査終了予定時刻に基づく制御信号（指令）をプローバ制御部４０が受信する（ステップ２１）。詳細には、テスタ制御部６０の搬送制御信号出力部１２３からの所定のテスタ５０の検査終了予定時刻に基づく制御信号をプローバ制御部４０の搬送制御部２２１が受信する。
【００５２】
次に、制御指令が実行可能か否かを判断し（ステップ２２）、実行可能の場合には、他のテスタからの制御信号（指令）を受信していれば、優先度を比較する（ステップ２３）。そして、最初の制御指令の優先度が高ければ、その制御指令に基づくテスタ５０に対応する検査室２０にウエハＷを搬送する準備を行う（ステップ２４）。次いで、次に測定予定のウエハＷを搬送機構１９に搭載し（ステップ２５）、当該テスタ５０の検査終了予定時刻までに、当該テスタ５０に対応する検査室２０に搬送機構１９によりウエハＷを搬送し待機させるとともに、アライナー２２を待機させる（ステップ２６）。
【００５３】
当該テスタ５０での検査終了を確認し（ステップ２７）、次いで、アライナー２２により検査後のウエハＷを吸着したチャックトップ３６を保持し（ステップ２８）、搬送機構１９により検査済みのウエハＷと次に検査予定のウエハＷを交換する（ステップ２９）。そして、検査予定のウエハＷを当該テスタ５０に装着し検査を開始する（ステップ３０）。
【００５４】
このとき、最初の制御指令の優先度が低ければ他の制御指令を優先する。優先度は、検査終了予定時刻、ならびに搬送手段である搬送機構１９およびアライナー２２の移動時間（移動距離）に基づいて、より効率的にウエハＷの搬送が行えるように決定する。例えば、最初に受けた制御指令に対してウエハＷを搭載した搬送機構１９およびアライナー２２が当該テスタ５０に対応する検査室２０に到達する時刻よりも、次に受けた他のテスタ５０の制御指令に対してウエハＷを搭載した搬送機構１９およびアライナー２２がそのテスタ５０に対応する検査室２０に到達する時刻のほうが早く、かつその時刻が他のテスタ５０の検査終了予定時刻よりも早い場合は、他のテスタ５０に対するウエハＷの搬送を優先する。また、検査を優先したいウエハやＦＯＵＰの優先度を高く設定してもよい。
【００５５】
なお、優先度を比較する制御信号は３つ以上であってもよい。ただし、優先度を比較する制御信号が多すぎると制御が複雑になることから、優先度を比較する制御信号の数を例えば２つ（または３つ）に限定することが好ましい。もちろん、優先度の比較を行わず、受信した制御信号順に対応するテスタ５０へ次のウエハの搬送・待機を行ってもよい。
【００５６】
以上のように、本実施形態によれば、所定のテスタ５０での検査が終了する前に、テスタ制御部６０が検査終了予定時刻を取得して、その検査終了予定時刻に基づく制御信号（指令）をプローバ制御部４０に送信し、プローバ制御部４０により、検査終了予定時刻までに、次の測定を行うウエハＷを搭載した搬送機構１９およびアライナー２２を制御して検査室２０内に次のウエハが搬入可能なように準備しておくことができるので、各テスタ５０でのウエハＷの検査終了後、そのテスタ５０における次のウエハＷの検査開始までの時間を短縮することができる。このため、検査リードタイムを削減することができ、検査システム全体の検査効率を高めることができる。
【００５７】
また、プローバ制御部４０が、テスタ制御部６０からの複数の制御信号（指令）を受けた場合に、優先度を比較し、優先度が高いほうのテスタ５０へのウエハＷの搬送を優先するので、より効率的にウエハＷの搬送を行える制御信号を優先することにより検査効率を一層高めることができる。また、検査を優先したいウエハやＦＯＵＰの優先度を高く設定することにより、特定の種類のウエハまたは特定のＦＯＵＰに収容されているウエハを優先的に検査することができる。
【００５８】
＜他の適用＞
なお、本発明は上記実施の形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、上記実施の形態においては、複数のテスタを有する検査システムに本発明を適用した場合について示したが、これに限らず一つのテスタを有する検査システムであってもよい。
【００５９】
また、上記実施の形態では、テスタ制御部からプローバ制御部への制御指令が、テスタに対する次のウエハの準備であったが、これに限らず他の制御指令であってもよい。例えば、検査実行中に針先汚れ（プローブ先端部汚れ）等による測定精度不良等の兆候を検出した際に、テスタ制御部から針研（プローブ研磨）、針先確認（プローブ先端部確認）等の制御指令をプローバ制御部に送信することを挙げることができる。これにより、最適な時期にこれらを確認することができる。
【符号の説明】
【００６０】
１０；検査装置
１７；ＦＯＵＰ
１９；搬送機構（搬送手段）
２０；検査室
２２；アライナー（搬送手段）
３０；検査ユニット
３６；チャックトップ
４０；プローバ制御部
５０；テスタ
６０；テスタ制御部
１２１；検査実行部
１２２；検査終了予定時刻取得部
１２３；搬送制御信号出力部
２２１；搬送制御部
２２２；優先度比較部
Ｗ；ウエハ（被検査体）
【図１】
2019062138.tif 000003
【図２】
2019062138.tif 000004
【図３】
2019062138.tif 000005
【図４】
2019062138.tif 000006
【図５】
2019062138.tif 000007
【図６】
2019062138.tif 000008
【図７】
2019062138.tif 000009
【図８】
2019062138.tif 000010