(57)【要約】【課題】電力付加効率が向上した電力増幅回路を提供する。【解決手段】電力増幅回路１は、増幅トランジスタ２０と、可変電圧Ｖｃｃ２を増幅トランジスタ２０のコレクタに供給する可変電圧電源１１と、増幅トランジスタ２０のベースへ直流バイアス電流を出力する定電流増幅トランジスタ２２０を有するバイアス回路２２と、直流バイアス電流を制限する電流制限回路２３とを備え、電流制限回路２３は、電流制限トランジスタ２３０と、電流制限トランジスタ２３０のコレクタおよび可変電圧電源１１に接続された抵抗素子２３２と、電流制限トランジスタ２３０のベースおよび定電流増幅トランジスタ２２０のベースに接続された抵抗素子２３１とを有し、基準電圧と可変電圧との電位差が大きいほど、定電流増幅トランジスタ２２０のベースから電流制限トランジスタ２３０のコレクタへ流れる直流制限電流を大きくする。【選択図】図１
2019176454.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を電力増幅する電力増幅回路であって、
第１端子、第２端子、および第１制御端子を有し、前記第１制御端子から入力された高周波信号を電力増幅し、前記電力増幅された高周波信号を前記第１端子から出力する第１増幅トランジスタと、
可変電圧を前記第１端子に供給する可変電圧電源と、
直流バイアス電流を出力するバイアス回路と、
前記直流バイアス電流を制限する電流制限回路と、を備え、
前記バイアス回路は、
第３端子、第４端子、および第２制御端子を有し、前記第４端子から前記第１制御端子へ向けて前記直流バイアス電流を出力する定電流増幅トランジスタを有し、
前記電流制限回路は、
第５端子、第６端子、および第３制御端子を有し、前記第６端子が前記第４端子に接続された電流制限トランジスタと、
一方端が前記第５端子に接続され、他方端が前記可変電圧電源に接続された第１抵抗素子と、
一方端が前記第３制御端子に接続され、他方端が前記第２制御端子に接続された第２抵抗素子と、を有し、
前記電流制限回路は、前記可変電圧が基準電圧よりも小さくなった場合、前記基準電圧と前記可変電圧との電位差が大きいほど、前記第２制御端子から前記第３制御端子を経由して前記第５端子へ流れる直流制限電流を大きくする、
電力増幅回路。
【請求項２】
前記第１抵抗素子は、直列接続された第１分割抵抗および第２分割抵抗からなり、
前記電流制限回路は、さらに、
前記第１分割抵抗に並列接続された第１容量素子と、
前記第３制御端子と前記第５端子との間に接続された第２容量素子と、を有する、
請求項１に記載の電力増幅回路。
【請求項３】
前記第１抵抗素子は、直列接続された第１分割抵抗および第２分割抵抗からなり、
前記電流制限回路は、さらに、
前記第１分割抵抗および前記第２分割抵抗の接続点と前記第６端子との間に接続された第１容量素子と、
前記第３制御端子と前記第５端子との間に接続された第２容量素子と、を有する、
請求項１に記載の電力増幅回路。
【請求項４】
前記電力増幅回路は、前記第１増幅トランジスタを含む、縦続接続された複数の増幅トランジスタを有する、
請求項１〜３のいずれか１項に記載の電力増幅回路。
【請求項５】
前記複数の増幅トランジスタのうち、前記電力増幅回路の出力端子に最も近い最後段に配置された増幅トランジスタは、前記第１増幅トランジスタであり、
前記最後段には、前記可変電圧電源、前記バイアス回路、および前記電流制限回路が配置されている、
請求項４に記載の電力増幅回路。
【請求項６】
前記複数の増幅トランジスタのうち、前記電力増幅回路の出力端子に最も近い最後段よりも前段の少なくとも一段に配置された増幅トランジスタは、前記第１増幅トランジスタであり、
前記前段の少なくとも一段には、前記可変電圧電源、前記バイアス回路、および前記電流制限回路が配置されている、
請求項４または５に記載の電力増幅回路。
【請求項７】
さらに、
前記電力増幅回路に入力される高周波入力信号の高周波電力振幅に応じて前記可変電圧を制御する電源制御回路を備える、
請求項１〜６のいずれか１項に記載の電力増幅回路。
【請求項８】
電源制御回路は、前記可変電圧が前記高周波電力振幅の一次関数となるよう前記可変電圧を制御する、
請求項７に記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
移動体通信機器の小型化および軽量化に応じて、搭載されるバッテリーの小型化および長寿命化とともに、電力増幅器の小型化および低消費電力化が要求されている。電力増幅器の低消費電力化の対策として、高周波信号の電力振幅（エンベロープ）を追跡し（エンベロープトラッキング方式）、当該エンベロープに応じて電力増幅器への電圧供給レベルを可変する方式が提案されている（例えば、特許文献１）。具体的には、高周波信号のエンベロープの上昇に応じて電力増幅器への電圧供給レベルを上昇させ、当該エンベロープの減少に応じて電力増幅器への電圧供給レベルを減少させる。これにより、電力増幅器の消費電力（消費電流）を低減できるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−３２３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、エミッタ接地型のバイポーラトランジスタを用いた従来の電力増幅器において、高周波信号の電力振幅に応じて電源電圧（コレクタ電圧）を可変しても、当該トランジスタのベース端子に供給される直流バイアス電流は略一定である。
【０００５】
電力付加効率に強く影響するコレクタ−エミッタ間電流（駆動電流）は、ベース−エミッタ間電流（直流バイアス電流）と相関関係にあるため、ベース−エミッタ間電流が略一定であればコレクタ−エミッタ間電流も略一定となる。このため、上記電力振幅に応じて電源電圧（コレクタ電圧）を可変しても電力付加効率はさほど改善されず、有効な低消費電力化は実現されない。
【０００６】
そこで、本発明は、上記課題を解決するためになされたものであって、電力付加効率が向上した電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係る電力増幅回路は、高周波信号を電力増幅する電力増幅回路であって、第１端子、第２端子、および第１制御端子を有し、前記第１制御端子から入力された高周波信号を電力増幅し、前記電力増幅された高周波信号を前記第１端子から出力する第１増幅トランジスタと、可変電圧を前記第１端子に供給する可変電圧電源と、直流バイアス電流を出力するバイアス回路と、前記直流バイアス電流を制限する電流制限回路と、を備え、前記バイアス回路は、第３端子、第４端子、および第２制御端子を有し、前記第４端子から前記第１制御端子へ向けて前記直流バイアス電流を出力する定電流増幅トランジスタを有し、前記電流制限回路は、第５端子、第６端子、および第３制御端子を有し、前記第６端子が前記第４端子に接続された電流制限トランジスタと、一方端が前記第５端子に接続され、他方端が前記可変電圧電源に接続された第１抵抗素子と、一方端が前記第３制御端子に接続され、他方端が前記第２制御端子に接続された第２抵抗素子と、を有し、前記電流制限回路は、前記可変電圧が基準電圧よりも小さくなった場合、前記基準電圧と前記可変電圧との電位差が大きいほど、前記第２制御端子から前記第３制御端子を経由して前記第５端子へ流れる直流制限電流を大きくする。
【発明の効果】
【０００８】
本発明によれば、電力付加効率が向上した電力増幅回路を提供できる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る電力増幅回路およびその周辺回路の構成図である。
【図２】実施の形態１の変形例１に係る電力増幅回路およびその周辺回路の構成図である。
【図３】増幅トランジスタとその周辺回路との接続を表す概略回路図である。
【図４Ａ】比較例に係る電力増幅回路の電源電圧とコレクタ電流との関係を表すグラフである。
【図４Ｂ】実施の形態１に係る電力増幅回路の電源電圧とコレクタ電流との関係を表すグラフである。
【図５Ａ】比較例に係る電力増幅回路の高周波出力電力と電力付加効率との関係を表すグラフである。
【図５Ｂ】実施の形態１に係る電力増幅回路の高周波出力電力と電力付加効率との関係を表すグラフである。
【図６】実施の形態１に係る電流制限回路の動作を説明するグラフである。
【図７Ａ】実施の形態１の変形例２に係る電力増幅回路およびその周辺回路の構成図である。
【図７Ｂ】実施の形態１の変形例３に係る電力増幅回路およびその周辺回路の構成図である。
【図８Ａ】実施の形態１に係る電力増幅回路および変形例２に係る電力増幅回路のＡＭ−ＡＭ特性を比較したグラフである。
【図８Ｂ】実施の形態１に係る電力増幅回路および変形例２に係る電力増幅回路のＡＭ−ＰＭ特性を比較したグラフである。
【図９】実施の形態２に係る電力増幅回路およびその周辺回路の構成図である。
【図１０】携帯端末の送信電力とその頻度との関係を示すグラフである。
【図１１Ａ】ＡＰＴモードを説明する模式波形図である。
【図１１Ｂ】ＥＴモードを説明する模式波形図である。
【図１２】（ａ）は、比較例に係る電力増幅回路の高周波出力電力と利得およびＡＰＴ可変電圧などとの関係を表すグラフである。（ｂ）は、実施の形態２に係る電力増幅回路の高周波出力電力と利得およびＡＰＴ可変電圧などとの関係を表すグラフである。
【図１３】（ａ）は、比較例に係る電力増幅回路の高周波出力電力と利得およびコレクタ電流などとの関係を表すグラフである。（ｂ）は、実施の形態２に係る電力増幅回路の高周波出力電力と利得およびコレクタ電流などとの関係を表すグラフである。
【図１４】実施の形態２の変形例に係る電力増幅回路およびその周辺回路の構成図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、実施の形態およびその図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
【００１１】
（実施の形態１）
［１．  電力増幅回路の構成］
図１は、実施の形態１に係る電力増幅回路１およびその周辺回路の構成図である。同図には、本実施の形態に係る電力増幅回路１と、定電流源１４および２４とが示されている。同図に示すように、電力増幅回路１は、高周波入力端子１００と、高周波出力端子２００と、増幅トランジスタ１０および２０と、可変電圧電源１１および２１と、バイアス回路１２および２２と、電流制限回路２３と、抵抗素子１５１および２５１と、キャパシタ１５２、１５３および２５２と、インピーダンス整合回路２５４と、を備える。
【００１２】
上記構成により、電力増幅回路１は、高周波入力端子１００から入力された高周波信号を、増幅トランジスタ１０および２０で増幅して、当該増幅された高周波信号を高周波出力端子２００から出力する。
【００１３】
増幅トランジスタ１０は、ベース端子、コレクタ端子およびエミッタ端子を有し、ベース端子から入力された高周波信号を電力増幅して、当該電力増幅された高周波信号をコレクタ端子から出力する前段の増幅トランジスタである。
【００１４】
増幅トランジスタ２０は、ベース端子（第１制御端子）、コレクタ端子（第１端子）およびエミッタ端子（第２端子）を有し、ベース端子（第１制御端子）から入力された高周波信号を電力増幅して、当該電力増幅された高周波信号をコレクタ端子（第１端子）から出力する後段の第１増幅トランジスタである。
【００１５】
増幅トランジスタ１０および２０は、例えば、ベース端子、エミッタ端子およびコレクタ端子を有するバイポーラトランジスタである。なお、増幅トランジスタ１０および２０は、バイポーラトランジスタに限定されず、例えば、ＭＯＳ電界効果型トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）などであってもよい。
【００１６】
可変電圧電源１１は、可変電圧Ｖｃｃ１を増幅トランジスタ１０のコレクタ端子に供給する。可変電圧電源２１は、可変電圧Ｖｃｃ２を増幅トランジスタ２０のコレクタ端子に供給する。なお、可変電圧Ｖｃｃ１およびＶｃｃ２は、同期して可変する。つまり、可変電圧Ｖｃｃ１が増加する場合には可変電圧Ｖｃｃ２も増加し、可変電圧Ｖｃｃ１が減少する場合には可変電圧Ｖｃｃ２も減少する。
【００１７】
バイアス回路１２は、直流バイアス電流を増幅トランジスタ１０のベース端子へ向けて出力する。より具体的には、バイアス回路１２は、定電流増幅トランジスタ１２０と、ダイオード接続されたトランジスタ１２１および１２２と、キャパシタ１２３と、抵抗素子１２４とを有する。
【００１８】
定電流増幅トランジスタ１２０は、コレクタ端子、エミッタ端子、およびベース端子を有し、エミッタ端子から直流バイアス電流を増幅トランジスタ１０のベース端子へ向けて出力する。この構成により、定電流源１４から出力された定電流が定電流増幅トランジスタ１２０のベース端子に入力され、当該定電流が増幅されて直流バイアス電流となり、定電流増幅トランジスタ１２０のエミッタ端子から抵抗素子１５１を経由して増幅トランジスタ１０のベース端子へ印加される。
【００１９】
バイアス回路２２は、実効的な直流バイアス電流Ｉｅｆを増幅トランジスタ２０のベース端子へ向けて出力する。より具体的には、バイアス回路２２は、定電流増幅トランジスタ２２０と、ダイオード接続されたトランジスタ２２１および２２２と、キャパシタ２２３と、抵抗素子２２４とを有する。
【００２０】
定電流増幅トランジスタ２２０は、コレクタ端子（第３端子）、エミッタ端子（第４端子）、およびベース端子（第２制御端子）を有し、エミッタ端子（第４端子）から直流バイアス電流Ｉｅｆを増幅トランジスタ２０のベース端子（第１制御端子）へ向けて出力する定電流増幅トランジスタである。この構成により、定電流源２４から出力された定電流が定電流増幅トランジスタ２２０のベース端子に入力され、当該定電流が増幅されて直流バイアス電流Ｉｅｆとなり、定電流増幅トランジスタ２２０のエミッタ端子（第４端子）から抵抗素子２５１を経由して増幅トランジスタ２０のベース端子へ印加される。
【００２１】
電流制限回路２３は、バイアス回路２２から出力される直流バイアス電流を制限する回路である。より具体的には、電流制限回路２３は、電流制限トランジスタ２３０と、抵抗素子２３１および２３２とを有する。
【００２２】
電流制限トランジスタ２３０は、コレクタ端子（第５端子）、エミッタ端子（第６端子）、およびベース端子（第３制御端子）を有し、エミッタ端子（第６端子）が定電流増幅トランジスタ２２０のエミッタ端子（第４端子）に接続されている。
【００２３】
抵抗素子２３２は、一方端が電流制限トランジスタ２３０のコレクタ端子（第５端子）に接続され、他方端が可変電圧電源１１に接続された第１抵抗素子である。なお、抵抗素子２３２の上記他方端は、可変電圧電源２１に接続されていてもよい。
【００２４】
抵抗素子２３１は、一方端が電流制限トランジスタ２３０のベース端子（第３制御端子）に接続され、他方端が定電流増幅トランジスタ２２０のベース端子（第２制御端子）に接続された第２抵抗素子である。
【００２５】
電流制限回路２３は、上記接続構成により、可変電圧Ｖｃｃ１（Ｖｃｃ２）が基準電圧よりも小さくなった場合、可変電圧Ｖｃｃ１（Ｖｃｃ２）と当該基準電圧との電位差が大きいほど、定電流増幅トランジスタ２２０のベース端子（第２制御端子）から電流制限トランジスタ２３０のベース端子（第３制御端子）を経由して電流制限トランジスタ２３０のコレクタ端子（第５端子）へ流れる直流電流である直流制限電流を大きくする。なお、基準電圧とは、例えば、電力増幅回路１に入力される高周波入力信号が最大の電力振幅を有する場合に設定される最大可変電圧である。
【００２６】
キャパシタ１５２、１５３および２５２は、高周波信号の直流成分を除去するＤＣカット用の容量素子である。
【００２７】
インピーダンス整合回路２５４は、増幅トランジスタ１０の出力インピーダンスと増幅トランジスタ２０の入力インピーダンスとを整合させる回路である。
【００２８】
なお、本発明に係る電力増幅回路において、抵抗素子１５１および２５１、キャパシタ１５２、１５３および２５２、ならびにインピーダンス整合回路２５４は、電力増幅回路の要求仕様などに応じて適宜、削除または他の回路素子に代替されるものであり、必須の構成要素ではない。
【００２９】
本実施の形態に係る電力増幅回路１は、増幅トランジスタ２０と、可変電圧Ｖｃｃ２（およびＶｃｃ１）を増幅トランジスタ２０のコレクタ端子に供給する可変電圧電源１１と、増幅トランジスタ２０のベース端子へ直流バイアス電流を出力する定電流増幅トランジスタ２２０を有するバイアス回路２２と、直流バイアス電流を制限する電流制限回路２３とを備える。電流制限回路２３は、電流制限トランジスタ２３０と、電流制限トランジスタ２３０のコレクタ端子および可変電圧電源１１に接続された抵抗素子２３２と、電流制限トランジスタ２３０のベース端子および定電流増幅トランジスタ２２０のベース端子に接続された抵抗素子２３１とを有し、基準電圧と可変電圧Ｖｃｃ２（およびＶｃｃ１）との電位差が大きいほど、定電流増幅トランジスタ２２０のベース端子から電流制限トランジスタ２３０のコレクタ端子へ流れる直流制限電流を大きくする。
【００３０】
この構成により、可変電圧Ｖｃｃ２（およびＶｃｃ１）の減少とともに増幅トランジスタ２０のベース電流（ベース−エミッタ間電流）が制限されるので、増幅トランジスタ２０のコレクタ電流（コレクタ−エミッタ間電流）を低減できる。つまり、可変電圧Ｖｃｃ２（およびＶｃｃ１）の大きさに応じた最適な直流バイアス電流Ｉｅｆを流すことができるので、電力増幅回路１の電力付加効率（ＰＡＥ：Ｐｏｗｅｒ−Ａｄｄｅｄ  Ｅｆｆｉｃｉｅｎｃｙ）を向上させることが可能となる。なお、電流制限回路２３の回路動作については、図６を用いて後述する。
【００３１】
また、増幅トランジスタ２０を駆動する可変電圧Ｖｃｃ２（およびＶｃｃ１）の減少とともに、増幅トランジスタ２０の動作点を最適化する直流バイアス電流Ｉｅｆが、１つのトランジスタ（電流制限トランジスタ２３０）と２つの抵抗素子２３１および２３２とで構成された電流制限回路２３により制限される。これにより、電流制限回路２３を、簡素化された回路構成により実現でき、電力増幅回路１の小型化に貢献できる。
【００３２】
なお、本実施の形態では、増幅トランジスタ１０および２０が縦続接続された２段の電力増幅回路１を示したが、増幅トランジスタの段数は３以上であってもよい。これにより、増幅トランジスタの段数により電力増幅回路の利得（ゲイン）を調整でき、また当該段数を大きくするほど利得（ゲイン）を高めることが可能となる。
【００３３】
また、複数の増幅トランジスタが縦続接続された構成を有する電力増幅回路の場合には、本実施の形態に係る電力増幅回路１のように、電流制限回路２３が接続される増幅トランジスタは、複数の増幅トランジスタのうちの電力増幅回路の出力端子に最も近い最後段に配置されていることが望ましい。
【００３４】
つまり、本実施の形態に係る電力増幅回路１は、第１増幅トランジスタである増幅トランジスタ２０を含む、縦続接続された複数の増幅トランジスタを有している。さらに、上記複数の増幅トランジスタのうち、電力増幅回路１の出力端子に最も近い最後段に配置された増幅トランジスタ２０は、上記第１増幅トランジスタである。上記最後段には、可変電圧電源２１、バイアス回路２２、および電流制限回路２３が配置されている。
【００３５】
これにより、高周波信号の電力レベルが最も高くなった最後段において、可変電圧の大きさに応じた最適な直流バイアス電流Ｉｅｆを流すことができるので、電力増幅回路の電力付加効率を、効果的に向上させることが可能となる。
【００３６】
［２．  変形例１に係る電力増幅回路の構成］
図２は、実施の形態１の変形例１に係る電力増幅回路１Ａおよびその周辺回路の構成図である。同図には、本変形例に係る電力増幅回路１Ａと、定電流源１４および２４と、エンベロープ検出回路３と、ＲＦ信号処理回路（ＲＦＩＣ）４と、ベースバンド信号処理回路（ＢＢＩＣ）５とが示されている。
【００３７】
電力増幅回路１Ａは、実施の形態１に係る電力増幅回路１に対して、さらに電源制御回路２が付加されている点のみが異なる。以下、本変形例に係る電力増幅回路１Ａについて、実施の形態１に係る電力増幅回路１と同じ点は説明を省略し、異なる点を中心に説明する。
【００３８】
電源制御回路２は、エンベロープ検出回路３から出力される高周波入力信号（または高周波出力信号）の電力振幅（√（ｉ２＋Ｑ２））に応じて可変電圧Ｖｃｃ１およびＶｃｃ２を制御する。電源制御回路２は、例えば、ＤＣ−ＤＣコンバータが挙げられる。なお、電源制御回路２がＤＣ−ＤＣコンバータで構成される場合には、可変電圧電源１１および２１もＤＣ−ＤＣコンバータに含まれてもよい。
【００３９】
なお、上記ｉおよびＱは、高周波信号（電圧）をＡｃｏｓ（２πｆｃｔ＋φ）（Ａ：電圧振幅、ｆｃ：周波数、φ：位相）とした場合、ｉ（ｔ）＝Ａ（ｔ）ｃｏｓφ（ｔ）、および、Ｑ（ｔ）＝Ａ（ｔ）ｓｉｎφ（ｔ）で表記されるパラメータである。
【００４０】
エンベロープ検出回路３は、ＢＢＩＣ５のｉ／Ｑデータを抽出して、高周波入力信号（または高周波出力信号）の高周波電力振幅（√（ｉ２＋Ｑ２））を検出し、電源制御回路２へ出力する。
【００４１】
ＢＢＩＣ５は、電力増幅回路１Ａへ入力される高周波入力信号よりも低周波の中間周波数帯域を用いて信号処理する回路である。また、ＢＢＩＣ５は、上記高周波入力信号のｉ／Ｑデータを所持している。
【００４２】
ＲＦＩＣ４は、ＢＢＩＣ５から出力されたｉ／Ｑデータなどに基づいて、電力増幅回路１Ａへ入力される高周波入力信号を生成する。
【００４３】
上記構成によれば、電源制御回路２が、高周波入力信号（または高周波出力信号）の高周波電力振幅（√（ｉ２＋Ｑ２））の情報を受けて、可変電圧Ｖｃｃ２（およびＶｃｃ１）を制御する。つまり、電力増幅回路１Ａは、高周波入力信号の電力振幅を追跡するエンベロープトラッキング（ＥＴ）方式に基づいて、可変電圧Ｖｃｃ２（およびＶｃｃ１）を可変する。よって、本変形例に係る電力増幅回路１Ａによれば、ＥＴ方式に基づいた電力増幅回路１Ａの電力付加効率を、実施の形態１に係る電力増幅回路１と同様に、簡素化された電流制限回路２３の構成により向上させることが可能となる。
【００４４】
ここで、ＥＴ方式における、電力増幅回路１Ａの高周波出力電力と可変電圧Ｖｃｃ２（およびＶｃｃ１）との関係を示す。
【００４５】
図３は、増幅トランジスタとその周辺回路との接続を表す概略回路図である。同図には、エミッタ接地型のバイポーラトランジスタと、電源電圧Ｖｃｃと、負荷インピーダンス（５０Ω）と、インピーダンス整合用のインダクタとが示されている。
【００４６】
図３に示された回路において、ベース端子から高周波入力信号が入力され、コレクタ端子から高周波出力信号が出力される場合、高周波出力信号の出力電力Ｐｏｕｔと電源電圧Ｖｃｃとは、以下の式１の関係式を満たす。
【００４７】
【数１】
2019176454.tif 000003
【００４８】
上記式１において、Ｖｓａｔは、コレクタ−エミッタ間電圧を表し、ＲＬは、負荷インピーダンスを表し、例えば５０（Ω）である。
【００４９】
本変形例のようにＥＴ方式を採用する場合、増幅トランジスタは飽和領域での動作となるため、Ｖｓａｔは略０となる。よって、式１にＶｓａｔ＝０を代入すると、出力電力Ｐｏｕｔ（Ｗ）は式２のように表され、さらには、出力電力の電圧成分Ｐｏｕｔ（Ｖ）は式３のように表される。
【００５０】
【数２】
2019176454.tif 000004
【００５１】
【数３】
2019176454.tif 000005
【００５２】
ここで、ｋ１およびｋ２は、定数である。
【００５３】
式３に示すように、ＥＴ方式の場合、高周波出力信号の出力電力の電圧成分Ｐｏｕｔ（Ｖ）は、電源電圧Ｖｃｃの一次関数として表される。これにより、本変形例に係る電力増幅回路１Ａでは、電流制限回路２３を動作させるにあたり、高周波信号の電力レベルをモニタするのではなく、当該電力レベルと線形（一次関数）の関係がある電源電圧Ｖｃｃをモニタする。
【００５４】
より具体的には、電流制限回路２３は、ＥＴ方式により可変電圧Ｖｃｃ２（およびＶｃｃ１）をモニタし、高い可変電圧Ｖｃｃ２（およびＶｃｃ１）（≒高い高周波信号電力）では十分な直流バイアス電流をバイアス回路２２に流させ、低い可変電圧Ｖｃｃ２（およびＶｃｃ１）（≒低い高周波信号電力）では不必要に直流バイアス電流をバイアス回路２２に流させない。これにより、ＥＴ方式に適合したコレクタ電流（駆動電流）Ｉｃｃ２を流すことができるので、ＥＴ方式に基づいた電力増幅回路１Ａの電力付加効率を、効果的に向上させることが可能となる。
【００５５】
［３．  電力増幅回路の増幅特性］
図４Ａは、比較例に係る電力増幅回路の可変電圧Ｖｃｃとコレクタ電流Ｉｃとの関係を表すグラフである。また、図４Ｂは、実施の形態１に係る電力増幅回路１の可変電圧Ｖｃｃ２とコレクタ電流Ｉｃｃ２との関係を表すグラフである。なお、比較例に係る電力増幅回路は、実施の形態１に係る電力増幅回路１における電流制限回路２３が無く、バイアス回路２２が増幅トランジスタ２０のベース端子に直接接続された回路構成を有している。
【００５６】
図４Ａおよび図４Ｂには、増幅トランジスタ２０のベース−エミッタ間電圧（ＶＢＥ）を変化させた場合の、可変電圧−コレクタ電流の静特性（直流特性）が示されている。
【００５７】
比較例に係る電力増幅回路では、図４Ａに示すように、可変電圧Ｖｃｃ（０．５Ｖ〜４．０Ｖ）の変化に対して、コレクタ電流Ｉｃは略一定となっている。比較例に係る電力増幅回路では、例えばＥＴ方式により高周波信号の電力振幅に対応させて可変電圧Ｖｃｃを減少させたとしても、バイアス回路２２から増幅トランジスタ２０のベース端子に直接供給される直流バイアス電流（ベース−エミッタ間電流）は、定電流源２４から出力される定電流により略一定となる。よって、直流バイアス電流に依存して流れるコレクタ電流Ｉｃも、可変電圧Ｖｃｃの減少に対応せず略一定となる。
【００５８】
これに対して、本実施の形態に係る電力増幅回路１では、図４Ｂに示すように、可変電圧Ｖｃｃ２（０．５Ｖ〜４．０Ｖ）の減少に対応してコレクタ電流Ｉｃｃ２は減少する。これは、本実施の形態に係る電力増幅回路１では、電流制限回路２３が可変電圧Ｖｃｃ２の減少に対応して、バイアス回路２２から出力される直流バイアス電流Ｉｅｆを制限（低減）していることに起因する。つまり、本実施の形態に係る電力増幅回路１では、例えばＥＴ方式により高周波信号の電力振幅に対応させて可変電圧Ｖｃｃ２を減少させると、バイアス回路２２から増幅トランジスタ２０のベース端子に供給される直流バイアス電流Ｉｅｆ（ベース−エミッタ間電流）は、電流制限回路２３により制限されて減少する。よって、直流バイアス電流Ｉｅｆに依存して流れるコレクタ電流Ｉｃｃ２も、可変電圧Ｖｃｃ２の減少に対応して減少する。
【００５９】
図５Ａは、比較例に係る電力増幅回路の高周波出力電力と電力付加効率との関係を表すグラフである。また、図５Ｂは、実施の形態１に係る電力増幅回路１の高周波出力電力と電力付加効率との関係を表すグラフである。より具体的には、図５Ａには、比較例に係る電力増幅回路において、ＥＴ方式により可変電圧Ｖｃｃを変化させた場合の、高周波出力電力Ｐｏｕｔ−電力付加効率の特性が示されている。また、図５Ｂには、実施の形態１に係る電力増幅回路１において、ＥＴ方式により可変電圧Ｖｃｃ２を変化させた場合の、高周波出力電力Ｐｏｕｔ−電力付加効率の特性が示されている。
【００６０】
図５Ａおよび図５Ｂに示すように、所定の高周波出力電力Ｐｏｕｔにおいて、可変電圧Ｖｃｃ２（またはＶｃｃ）を減少させるほど、電力付加効率は上昇する。しかしながら、図５Ａおよび図５Ｂを比較すると、例えば、高周波出力電力Ｐｏｕｔが２０ｄＢｍの場合、比較例に係る電力増幅回路（図５Ａ）では電力付加効率は４９％であるのに対して、実施の形態１に係る電力増幅回路１（図５Ｂ）では、電力付加効率は５２％へ改善される。また、高周波出力電力Ｐｏｕｔが１５ｄＢｍの場合、比較例に係る電力増幅回路（図５Ａ）では電力付加効率は３７％であるのに対して、実施の形態１に係る電力増幅回路１（図５Ｂ）では、電力付加効率は４３％へ改善される。
【００６１】
ＥＴ方式により高周波信号の電力振幅に対応させて可変電圧Ｖｃｃ２（またはＶｃｃ）を減少させると、当該可変電圧の減少に伴い、電力付加効率は上昇する。しかしながら、比較例に係る電力増幅回路では、可変電圧Ｖｃｃは減少するが、コレクタ電流Ｉｃは略一定である。これに対して、実施の形態１に係る電力増幅回路１では、可変電圧Ｖｃｃ２の減少とともに、コレクタ電流Ｉｃｃ２も減少する。よって、実施の形態１に係る電力増幅回路１では、可変電圧Ｖｃｃ２（およびＶｃｃ１）とコレクタ電流Ｉｃｃ２との積で規定される電力付加効率を、効果的に改善できる。
【００６２】
次に、本実施の形態に係る電流制限回路２３の動作について説明する。
【００６３】
図６は、実施の形態１に係る電流制限回路２３の動作を説明するグラフである。同図の（ａ）には、電流制限トランジスタ２３０のコレクタ−エミッタ間電圧Ｖｃｅ（図１参照）と可変電圧Ｖｃｃ２との関係を表すグラフが示されている。同図の（ｂ）には、バイアス回路２２から増幅トランジスタ２０のベース端子へ出力される直流バイアス電流Ｉｅｆ（図１参照）と可変電圧Ｖｃｃ２との関係を表すグラフが示されている。同図の（ｃ）には、増幅トランジスタ２０のコレクタ電流Ｉｃｃ２（図１参照）と可変電圧Ｖｃｃ２との関係を表すグラフが示されている。同図の（ｄ）には、抵抗素子２３２を可変電圧電源１１（または２１）から電流制限トランジスタ２３０のコレクタ端子に向けて流れる電流Ｉｓｕｂ＿ｃ（図１参照）と可変電圧Ｖｃｃ２との関係を表すグラフが示されている。同図の（ｅ）には、抵抗素子２３１をバイアス回路２２から電流制限トランジスタ２３０のベース端子に向けて流れる電流Ｉｓｕｂ＿ｂ（図１参照）と可変電圧Ｖｃｃ２との関係を表すグラフが示されている。同図の（ｆ）には、電流制限トランジスタ２３０のエミッタ端子から電流制限回路２３とバイアス回路２２との接続点に向けて流れる電流Ｉｓｕｂ（図１参照）と可変電圧Ｖｃｃ２との関係を表すグラフが示されている。ここで、Ｉｓｕｂ＝Ｉｓｕｂ＿ｂ＋Ｉｓｕｂ＿ｃが成立している。
【００６４】
可変電圧Ｖｃｃ２（およびＶｃｃ１）が減少し、Ｖｃｃ２が１．５Ｖよりも低くなると、電流制限トランジスタ２３０のベース電位よりもコレクタ電位が低くなり、電流制限トランジスタ２３０のベース端子からコレクタ端子へ向けて電流が流れ出す（図６の（ｄ）において、Ｉｓｕｂ＿ｃが負の電流となる）。このとき、バイアス回路２２の定電流増幅トランジスタ２２０のベース端子に供給される定電流が、一部、抵抗素子２３１に向けて分岐され、Ｉｓｕｂ＿ｂが流れる（図６の（ｅ）において、Ｉｓｕｂ＿ｂが正の電流となる）。これにより、定電流増幅トランジスタ２２０のエミッタ端子から出力される直流バイアス電流Ｉｅｆは、上記定電流が抵抗素子２３１に向けて分岐された分に対応して減少する（図６の（ｂ）において、Ｉｅｆが減少する）。この直流バイアス電流Ｉｅｆの減少に伴い、コレクタ電流Ｉｃｃ２も減少する（図６の（ｃ））。つまり、電流制限回路２３は、直流バイアス電流Ｉｅｆへと電流増幅される前の定電流を、可変電圧Ｖｃｃ２の減少に応じて取り込むことで、直流バイアス電流Ｉｅｆを減少させている。なお、定電流が抵抗素子２３１に向けて分岐されたＩｓｕｂ＿ｂは、直流バイアス電流Ｉｅｆへと電流増幅される前の電流レベルであるため、電流制限回路２３とバイアス回路２２との接続点に向けて流れる電流Ｉｓｕｂも、直流バイアス電流Ｉｅｆと比較して十分小さい（図６の（ｆ））。このため、電流Ｉｓｕｂは、可変電圧Ｖｃｃ２の増減に対して、直流バイアス電流Ｉｅｆの増減には影響しない。
【００６５】
すなわち、電流制限回路２３は、可変電圧Ｖｃｃ２（およびＶｃｃ１）が基準電圧よりも小さくなった場合、基準電圧と可変電圧Ｖｃｃ２（およびＶｃｃ１）との電位差が大きいほど、定電流増幅トランジスタ２２０のベース端子から電流制限トランジスタ２３０のベース端子を経由して電流制限トランジスタ２３０のコレクタ端子へ流れる直流電流である直流制限電流（−Ｉｓｕｂ＿ｃ）を大きくする。
【００６６】
電流制限回路２３の上記動作により、１つの電流制限トランジスタ２３０と２つの抵抗素子２３１および２３２とで構成された簡素化された回路により、可変電圧Ｖｃｃ２の減少とともに増幅トランジスタ２０のコレクタ電流Ｉｃｃ２を低減できる。
【００６７】
なお、図６の（ａ）〜（ｆ）で説明したように、本実施の形態に係る電流制限回路２３によれば、特に、中間電力（≒２０Ｂｍ）および低電力（＜１５ｄＢｍ）における電力付加効率を効果的に改善できる。
【００６８】
なお、電流制限回路２３において、電流制限トランジスタ２３０のエミッタ端子に、抵抗素子が直列挿入されていてもよい。これにより、可変電圧Ｖｃｃ２（およびＶｃｃ１）の変化に対する直流バイアス電流Ｉｅｆの変化率を調整することが可能となる。
【００６９】
［４．  変形例２に係る電力増幅回路の構成］
図７Ａは、実施の形態１の変形例２に係る電力増幅回路１Ｂおよびその周辺回路の構成図である。同図には、本変形例に係る電力増幅回路１Ｂと、定電流源１４および２４とが示されている。同図に示すように、電力増幅回路１Ｂは、高周波入力端子１００と、高周波出力端子２００と、増幅トランジスタ１０および２０と、可変電圧電源１１および２１と、バイアス回路１２および２２と、電流制限回路２３Ａと、を備える。電力増幅回路１Ｂは、さらに、実施の形態１に係る電力増幅回路１と同様に、抵抗素子、キャパシタ、およびインピーダンス整合回路を備える。同図に示された電力増幅回路１Ｂは、実施の形態１に係る電力増幅回路１と比較して、電流制限回路２３Ａの構成が異なる。以下、本変形例に係る電力増幅回路１Ｂについて、実施の形態１に係る電力増幅回路１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【００７０】
電流制限回路２３Ａは、バイアス回路２２から出力される直流バイアス電流を制限する回路である。より具体的には、電流制限回路２３Ａは、電流制限トランジスタ２３０と、抵抗素子２３１、２３２Ａ、および２３２Ｂと、キャパシタ２３３および２３４と、を有する。
【００７１】
電流制限トランジスタ２３０は、コレクタ端子（第５端子）、エミッタ端子（第６端子）、およびベース端子（第３制御端子）を有し、エミッタ端子（第６端子）が定電流増幅トランジスタ２２０のエミッタ端子（第４端子）に接続されている。
【００７２】
抵抗素子２３１は、一方端が電流制限トランジスタ２３０のベース端子（第３制御端子）に接続され、他方端が定電流増幅トランジスタ２２０のベース端子（第２制御端子）に接続された第２抵抗素子である。
【００７３】
抵抗素子２３２Ａは、一方端が電流制限トランジスタ２３０のコレクタ端子（第５端子）に接続され、他方端が抵抗素子２３２Ｂの一方端に接続された第１分割抵抗である。抵抗素子２３２Ｂは、他方端が可変電圧電源１１に接続された第２分割抵抗である。なお、抵抗素子２３２Ｂの上記他方端は、可変電圧電源２１に接続されていてもよい。
【００７４】
キャパシタ２３３は、抵抗素子２３２Ａに並列接続された第１容量素子である。キャパシタ２３４は、電流制限トランジスタ２３０のベース端子（第３制御端子）とコレクタ端子（第５端子）との間に接続された第２容量素子である。
【００７５】
なお、電流制限トランジスタ２３０のエミッタ端子と定電流増幅トランジスタ２２０のエミッタ端子との間に、抵抗素子が直列挿入されていてもよい。これにより、可変電圧Ｖｃｃ２（およびＶｃｃ１）の変化に対する直流バイアス電流Ｉｅｆの変化率を調整することが可能となる。
【００７６】
［５．  変形例３に係る電力増幅回路の構成］
図７Ｂは、実施の形態１の変形例３に係る電力増幅回路１Ｃおよびその周辺回路の構成図である。同図には、本変形例に係る電力増幅回路１Ｃと、定電流源１４および２４とが示されている。同図に示すように、電力増幅回路１Ｃは、高周波入力端子１００と、高周波出力端子２００と、増幅トランジスタ１０および２０と、可変電圧電源１１および２１と、バイアス回路１２および２２と、電流制限回路２３Ｂと、を備える。電力増幅回路１Ｃは、実施の形態１に係る電力増幅回路１と同様に、さらに、抵抗素子、キャパシタ、およびインピーダンス整合回路を備える。同図に示された電力増幅回路１Ｃは、実施の形態１に係る電力増幅回路１と比較して、電流制限回路２３Ｂの構成が異なる。以下、本変形例に係る電力増幅回路１Ｃについて、実施の形態１に係る電力増幅回路１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【００７７】
電流制限回路２３Ｂは、バイアス回路２２から出力される直流バイアス電流を制限する回路である。より具体的には、電流制限回路２３Ｂは、電流制限トランジスタ２３０と、抵抗素子２３１、２３２Ａ、および２３２Ｂと、キャパシタ２３４および２３６と、を有する。
【００７８】
電流制限トランジスタ２３０は、コレクタ端子（第５端子）、エミッタ端子（第６端子）、およびベース端子（第３制御端子）を有し、エミッタ端子（第６端子）が抵抗素子２３５を介して定電流増幅トランジスタ２２０のエミッタ端子（第４端子）に接続されている。
【００７９】
抵抗素子２３１は、一方端が電流制限トランジスタ２３０のベース端子（第３制御端子）に接続され、他方端が定電流増幅トランジスタ２２０のベース端子（第２制御端子）に接続された第２抵抗素子である。
【００８０】
抵抗素子２３２Ａは、一方端が電流制限トランジスタ２３０のコレクタ端子（第５端子）に接続され、他方端が抵抗素子２３２Ｂの一方端に接続された第１分割抵抗である。抵抗素子２３２Ｂは、他方端が可変電圧電源１１に接続された第２分割抵抗である。なお、抵抗素子２３２Ｂの上記他方端は、可変電圧電源２１に接続されていてもよい。
【００８１】
キャパシタ２３６は、抵抗素子２３２Ａおよび２３２Ｂの接続点と電流制限トランジスタ２３０のエミッタ端子（第６端子）との間に接続された第１容量素子である。キャパシタ２３４は、電流制限トランジスタ２３０のベース端子（第３制御端子）とコレクタ端子（第５端子）との間に接続された第２容量素子である。
【００８２】
なお、電流制限トランジスタ２３０のエミッタ端子と定電流増幅トランジスタ２２０のエミッタ端子との間に、抵抗素子が直列挿入されていてもよい。これにより、可変電圧Ｖｃｃ２（およびＶｃｃ１）の変化に対する直流バイアス電流Ｉｅｆの変化率を調整することが可能となる。
【００８３】
［６．  変形例２および変形例３に係る電力増幅回路の歪特性］
図８Ａは、実施の形態１に係る電力増幅回路１および変形例２に係る電力増幅回路１ＢのＡＭ（振幅変調）−ＡＭ（振幅変調）特性を比較したグラフである。また、図８Ｂは、実施の形態１に係る電力増幅回路１および変形例２に係る電力増幅回路１ＢのＡＭ（振幅変調）−ＰＭ（位相変調）特性を比較したグラフである。ここで、ＡＭ−ＡＭ特性とは、電力増幅回路の入力信号振幅と出力信号振幅との比を表す特性である。また、ＡＭ−ＰＭ特性とは、電力増幅回路の入力信号振幅と出力信号位相との比を表す特性である。図８Ａには、高周波出力電力とＡＭ−ＡＭ特性との関係が示され、図８Ｂには、高周波出力電力とＡＭ−ＰＭ特性との関係が示されている。
【００８４】
変形例２に係る電力増幅回路１Ｂは、実施の形態１に係る電力増幅回路１と比較して、ＡＭ−ＡＭ特性（Ｇｒａｄｉｅｎｔ  ｏｆ  Ｖｏｌｔａｇｅ  Ｇａｉｎ）およびＡＭ−ＰＭ特性（Ｇｒａｄｉｅｎｔ  ｏｆ  Ｖｏｌｔａｇｅ  Ｐｈａｓｅ）の双方において、０に近づいている。つまり、変形例２に係る電力増幅回路１Ｂでは、電流制限回路２３Ａにおいてキャパシタ２３３および２３４が付加されたことにより、非線形性が改善され、歪特性を向上させることが可能となる。
【００８５】
なお、変形例３に係る電力増幅回路１Ｃについても、変形例２に係る電力増幅回路１Ｂと同様のことが言え、電流制限回路２３Ｂにおいてキャパシタ２３４および２３６が付加されたことにより、非線形性が改善され、歪特性を向上させることが可能となる。
【００８６】
（実施の形態２）
実施の形態１では、増幅トランジスタ１０および２０が縦続接続された２段の電力増幅回路１において、後段（パワー段）の増幅トランジスタ２０に電流制限回路２３を接続した構成を例示した。これに対して、本実施の形態では、前段（ドライブ段）の増幅トランジスタ１０に電流制限回路を接続した構成を例示する。
【００８７】
図９は、実施の形態２に係る電力増幅回路１Ｄおよびその周辺回路の構成図である。同図には、本実施の形態に係る電力増幅回路１Ｄと、定電流源１４および２４とが示されている。同図に示すように、電力増幅回路１Ｄは、高周波入力端子１００と、高周波出力端子２００と、増幅トランジスタ１０および２０と、可変電圧電源１１および２１と、バイアス回路１２および２２と、電流制限回路１３および２３と、抵抗素子１５１および２５１と、キャパシタ１５２、１５３および２５２と、インピーダンス整合回路２５４と、を備える。
【００８８】
上記構成により、電力増幅回路１Ｄは、高周波入力端子１００から入力された高周波信号を、増幅トランジスタ１０および２０で増幅して、当該増幅された高周波信号を高周波出力端子２００から出力する。
【００８９】
実施の形態２に係る電力増幅回路１Ｄは、実施の形態１に係る電力増幅回路１と比較して、電流制限回路１３が付加されている点が構成として異なる。以下、本実施の形態に係る電力増幅回路１Ｄについて、実施の形態１に係る電力増幅回路１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【００９０】
増幅トランジスタ１０は、ベース端子（第１制御端子）、コレクタ端子（第１端子）およびエミッタ端子（第２端子）を有し、ベース端子（第１制御端子）から入力された高周波信号を電力増幅して、当該電力増幅された高周波信号をコレクタ端子（第１端子）から出力する前段（ドライブ段）の第１増幅トランジスタである。
【００９１】
増幅トランジスタ２０は、ベース端子（第１制御端子）、コレクタ端子（第１端子）およびエミッタ端子（第２端子）を有し、ベース端子（第１制御端子）から入力された高周波信号を電力増幅して、当該電力増幅された高周波信号をコレクタ端子（第１端子）から出力する後段（パワー段）の第１増幅トランジスタである。
【００９２】
バイアス回路１２は、実効的な直流バイアス電流Ｉｅｆ１を増幅トランジスタ１０のベース端子へ向けて出力する。より具体的には、バイアス回路１２は、定電流増幅トランジスタ１２０と、ダイオード接続されたトランジスタ１２１および１２２と、キャパシタ１２３と、抵抗素子１２４とを有する。
【００９３】
定電流増幅トランジスタ１２０は、コレクタ端子（第３端子）、エミッタ端子（第４端子）、およびベース端子（第２制御端子）を有し、エミッタ端子（第４端子）から直流バイアス電流Ｉｅｆ１を増幅トランジスタ１０のベース端子（第１制御端子）へ向けて出力する定電流増幅トランジスタである。この構成により、定電流源１４から出力された定電流が定電流増幅トランジスタ１２０のベース端子に入力され、当該定電流が増幅されて直流バイアス電流Ｉｅｆ１となり、定電流増幅トランジスタ１２０のエミッタ端子（第４端子）から抵抗素子１５１を経由して増幅トランジスタ１０のベース端子へ印加される。
【００９４】
バイアス回路２２は、実効的な直流バイアス電流Ｉｅｆ２を増幅トランジスタ２０のベース端子へ向けて出力する。より具体的には、バイアス回路２２は、定電流増幅トランジスタ２２０と、ダイオード接続されたトランジスタ２２１および２２２と、キャパシタ２２３と、抵抗素子２２４とを有する。
【００９５】
定電流増幅トランジスタ２２０は、コレクタ端子（第３端子）、エミッタ端子（第４端子）、およびベース端子（第２制御端子）を有し、エミッタ端子（第４端子）から直流バイアス電流Ｉｅｆを増幅トランジスタ２０のベース端子（第１制御端子）へ向けて出力する定電流増幅トランジスタである。この構成により、定電流源２４から出力された定電流が定電流増幅トランジスタ２２０のベース端子に入力され、当該定電流が増幅されて直流バイアス電流Ｉｅｆ２となり、定電流増幅トランジスタ２２０のエミッタ端子（第４端子）から抵抗素子２５１を経由して増幅トランジスタ２０のベース端子へ印加される。
【００９６】
電流制限回路１３は、バイアス回路１２から出力される直流バイアス電流を制限する回路である。より具体的には、電流制限回路１３は、電流制限トランジスタ１３０と、抵抗素子１３１および１３２とを有する。
【００９７】
電流制限トランジスタ１３０は、コレクタ端子（第５端子）、エミッタ端子（第６端子）、およびベース端子（第３制御端子）を有し、エミッタ端子（第６端子）が定電流増幅トランジスタ１２０のエミッタ端子（第４端子）に接続されている。
【００９８】
抵抗素子１３２は、一方端が電流制限トランジスタ１３０のコレクタ端子（第５端子）に接続され、他方端が可変電圧電源１１に接続された第１抵抗素子である。なお、抵抗素子１３２の上記他方端は、可変電圧電源２１に接続されていてもよい。
【００９９】
抵抗素子１３１は、一方端が電流制限トランジスタ１３０のベース端子（第３制御端子）に接続され、他方端が定電流増幅トランジスタ１２０のベース端子（第２制御端子）に接続された第２抵抗素子である。
【０１００】
電流制限回路１３は、上記接続構成により、可変電圧Ｖｃｃ１（Ｖｃｃ２）が基準電圧よりも小さくなった場合、可変電圧Ｖｃｃ１（Ｖｃｃ２）と当該基準電圧との電位差が大きいほど、定電流増幅トランジスタ１２０のベース端子（第２制御端子）から電流制限トランジスタ１３０のベース端子（第３制御端子）を経由して電流制限トランジスタ１３０のコレクタ端子（第５端子）へ流れる直流電流である直流制限電流を大きくする。なお、基準電圧とは、例えば、電力増幅回路１Ｄに入力される高周波入力信号が最大の電力振幅を有する場合に設定される最大可変電圧である。
【０１０１】
電流制限回路２３は、バイアス回路２２から出力される直流バイアス電流を制限する回路である。より具体的には、電流制限回路２３は、電流制限トランジスタ２３０と、抵抗素子２３１および２３２とを有する。
【０１０２】
電流制限トランジスタ２３０は、コレクタ端子（第５端子）、エミッタ端子（第６端子）、およびベース端子（第３制御端子）を有し、エミッタ端子（第６端子）が定電流増幅トランジスタ２２０のエミッタ端子（第４端子）に接続されている。
【０１０３】
抵抗素子２３２は、一方端が電流制限トランジスタ２３０のコレクタ端子（第５端子）に接続され、他方端が可変電圧電源１１に接続された第１抵抗素子である。なお、抵抗素子２３２の上記他方端は、可変電圧電源２１に接続されていてもよい。
【０１０４】
抵抗素子２３１は、一方端が電流制限トランジスタ２３０のベース端子（第３制御端子）に接続され、他方端が定電流増幅トランジスタ２２０のベース端子（第２制御端子）に接続された第２抵抗素子である。
【０１０５】
電流制限回路２３は、上記接続構成により、可変電圧Ｖｃｃ１（Ｖｃｃ２）が基準電圧よりも小さくなった場合、可変電圧Ｖｃｃ１（Ｖｃｃ２）と当該基準電圧との電位差が大きいほど、定電流増幅トランジスタ２２０のベース端子（第２制御端子）から電流制限トランジスタ２３０のベース端子（第３制御端子）を経由して電流制限トランジスタ２３０のコレクタ端子（第５端子）へ流れる直流電流である直流制限電流を大きくする。
【０１０６】
つまり、本実施の形態に係る電力増幅回路１Ｄは、第１増幅トランジスタである増幅トランジスタ１０および２０を含む、縦続接続された複数の増幅トランジスタを有している。さらに、上記複数の増幅トランジスタのうち、電力増幅回路１Ｄの出力端子に最も近い最後段に配置された増幅トランジスタ２０は、上記第１増幅トランジスタである。上記最後段には、可変電圧電源２１、バイアス回路２２、および電流制限回路２３が配置されている。さらに、上記複数の増幅トランジスタのうち、電力増幅回路１Ｄの出力端子に最も近い最後段よりも前段の少なくとも一段に配置された増幅トランジスタ１０は、上記第１増幅トランジスタである。上記前段には、可変電圧電源１１、バイアス回路１２、および電流制限回路１３が配置されている。
【０１０７】
この構成により、可変電圧Ｖｃｃ２（およびＶｃｃ１）の減少とともに増幅トランジスタ１０および２０のベース電流（ベース−エミッタ間電流）が制限されるので、増幅トランジスタ１０および２０のコレクタ電流（コレクタ−エミッタ間電流）を低減できる。つまり、可変電圧Ｖｃｃ２（およびＶｃｃ１）の大きさに応じた最適な直流バイアス電流Ｉｅｆ１およびＩｅｆ２を流すことができるので、電力増幅回路１Ｄの電力付加効率（ＰＡＥ）を向上させることが可能となる。なお、電流制限回路１３および２３の回路動作については、実施の形態１における電流制限回路２３の回路動作（図６）と同様であるので、本実施の形態では説明を省略する。
【０１０８】
また、増幅トランジスタ１０および２０を駆動する可変電圧Ｖｃｃ２（およびＶｃｃ１）の減少とともに、増幅トランジスタ１０および２０の動作点を最適化する直流バイアス電流Ｉｅｆ１およびＩｅｆ２が、それぞれ１つのトランジスタ（電流制限トランジスタ１３０または２３０）と２つの抵抗素子２３１および２３２（または抵抗素子１３１および１３２）とで構成された電流制限回路１３または２３により制限される。これにより、電流制限回路１３および２３を、簡素化された回路構成により実現でき、電力増幅回路１Ｄの小型化に貢献できる。
【０１０９】
図１０は、携帯端末の送信電力とその頻度との関係を示すグラフである。同図は、ＷＣＤＭＡ（登録商標）（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）における送信電力の分布を示しており、具体的には、ＷＣＤＭＡ（登録商標）における送信電力ごとの使用頻度を示している。同図より、送信電力が０ｄＢｍ以下である頻度が５０％以上を占めていることが解る。これより、０ｄＢｍ以下の低送信電力使用時の電力増幅回路の消費電流を削減することが、携帯端末の低消費電力化およびバッテリーの長時間動作に大きく貢献することが解る。
【０１１０】
図１１Ａは、ＡＰＴ（アベレージパワートラッキング）モードを説明する模式波形図である。また、図１１Ｂは、ＥＴ（エンベロープトラッキング）モードを説明する模式波形図である。実施の形態１にて説明したように、ＥＴモードは、高周波信号の電力振幅（エンベロープ）を追跡し、当該エンベロープに応じて電力増幅回路への電圧供給レベルを可変するモードである。これに対して、ＡＰＴモードは、所定の期間ごとに算出される高周波信号の平均電力振幅を追跡し、当該平均電力振幅に応じて電力増幅回路への電圧供給レベルを可変するモードである。
【０１１１】
ＥＴモードの場合には、実施の形態１に係る電力増幅回路１のように、後段（パワー段）に電流制限回路２３を配置することで、電力付加効率（ＰＡＥ）を向上させることができる。これに対して、ＡＰＴモードの場合には、本実施の形態に係る電力増幅回路１Ｄのように、前段（ドライブ段）に電流制限回路１３を配置することで、例えば、高周波出力電力（ＲＦ出力電力Ｐｏｕｔ）が０ｄＢｍ以下のような低出力レベルにおいて、図４Ｂに示す特性と同様に、可変電圧に従ってコレクタ電流Ｉｃｃ１を削減することが可能となる。このため、低出力電力に順ずる低コレクタ電流Ｉｃｃ１を実現でき、電力付加効率（ＰＡＥ）を効果的に向上させることができる。
【０１１２】
図１２の（ａ）は、比較例に係る電力増幅回路の高周波出力電力（ＲＦ出力電力Ｐｏｕｔ）と、利得（Ｇａｉｎ）、ＡＰＴ可変電圧（ＡＰＴ＿Ｖｃｃ）、およびＥ−ＵＴＲＡにおける雑音レベル（Ｅ−ＵＴＲＡ）との関係を表すグラフである。また、図１２の（ｂ）は、実施の形態２に係る電力増幅回路の高周波出力電力（ＲＦ出力電力Ｐｏｕｔ）と、利得（Ｇａｉｎ）、ＡＰＴ可変電圧（ＡＰＴ＿Ｖｃｃ）、およびＥ−ＵＴＲＡにおける雑音レベル（Ｅ−ＵＴＲＡ）との関係を表すグラフである。
【０１１３】
なお、比較例に係る電力増幅回路は、実施の形態２に係る電力増幅回路１Ｄにおける電流制限回路１３および２３が無く、バイアス回路１２が増幅トランジスタ１０のベース端子に直接接続され、バイアス回路２２が増幅トランジスタ２０のベース端子に直接接続された回路構成を有している。
【０１１４】
比較例に係る電力増幅回路および実施の形態２に係る電力増幅回路１Ｄの双方において、ＡＰＴモードの採用により、高周波出力電力の大きさに対応して可変電圧Ｖｃｃ１（Ｖｃｃ２）が調整されている（図１２におけるＡＰＴ＿Ｖｃｃ（Ｖ））。ただし、高周波出力電力が低い領域において、実施の形態２に係る電力増幅回路１Ｄのほうが、利得が低くなっている。実施の形態２に係る電力増幅回路１Ｄによれば、可変電圧Ｖｃｃ１（Ｖｃｃ２）の増減に対応させて、増幅トランジスタ１０および２０のベース電流（ベース−エミッタ間電流）が増減するので、利得の抑制が可能となる。
【０１１５】
図１３の（ａ）は、比較例に係る電力増幅回路の高周波出力電力（ＲＦ出力電力Ｐｏｕｔ）と、利得（Ｇａｉｎ）、コレクタ電流Ｉｃｃ（コレクタ電流Ｉｃｃ１およびＩｃｃ２の合算値）、およびＥ−ＵＴＲＡにおける雑音レベル（Ｅ−ＵＴＲＡ）との関係を表すグラフである。また、図１３の（ｂ）は、実施の形態２に係る電力増幅回路の高周波出力電力（ＲＦ出力電力Ｐｏｕｔ）と、利得（Ｇａｉｎ）、コレクタ電流Ｉｃｃ（コレクタ電流Ｉｃｃ１およびＩｃｃ２の合算値）、およびＥ−ＵＴＲＡにおける雑音レベル（Ｅ−ＵＴＲＡ）との関係を表すグラフである。高周波出力電力が低い領域において、実施の形態２に係る電力増幅回路１Ｄのほうが、コレクタ電流Ｉｃｃが低い。実施の形態２に係る電力増幅回路１Ｄによれば、可変電圧Ｖｃｃ１（Ｖｃｃ２）の減少に対応させて増幅トランジスタ１０および２０のベース電流（ベース−エミッタ間電流）を極小まで可変させることにより、コレクタ電流の削減が可能となる。
【０１１６】
本実施の形態に係る電力増幅回路１Ｄによれば、前段（ドライブ段）の増幅トランジスタ１０に電流制限回路１３が接続されていることにより、ＡＰＴモードの場合における電力付加効率（ＰＡＥ）を効果的に向上させることができる。また、後段（パワー段）の増幅トランジスタ２０に電流制限回路２３が接続されていることにより、高周波信号の電力レベルが最も高くなった最後段において、可変電圧の大きさに応じた最適な直流バイアス電流Ｉｅｆを流すことができるので、ＥＴモードの場合における電力付加効率（ＰＡＥ）を、効果的に向上させることが可能となる。
【０１１７】
図１４は、実施の形態２の変形例に係る電力増幅回路１Ｅおよびその周辺回路の構成図である。同図には、本変形例に係る電力増幅回路１Ｅと、定電流源１４および２４とが示されている。同図に示すように、電力増幅回路１Ｅは、高周波入力端子１００と、高周波出力端子２００と、増幅トランジスタ１０および２０と、可変電圧電源１１および２１と、バイアス回路１２および２２と、電流制限回路１３と、抵抗素子１５１および２５１と、キャパシタ１５２、１５３および２５２と、インピーダンス整合回路２５４と、を備える。
【０１１８】
上記構成により、電力増幅回路１Ｅは、高周波入力端子１００から入力された高周波信号を、増幅トランジスタ１０および２０で増幅して、当該増幅された高周波信号を高周波出力端子２００から出力する。
【０１１９】
本変形例に係る電力増幅回路１Ｅは、実施の形態２に係る電力増幅回路１Ｄと比較して、電流制限回路２３が付加されていない点が構成として異なる。以下、本変形例に係る電力増幅回路１Ｅについて、実施の形態２に係る電力増幅回路１Ｄと同じ構成については説明を省略し、異なる構成を中心に説明する。
【０１２０】
増幅トランジスタ２０は、ベース端子、コレクタ端子およびエミッタ端子を有し、ベース端子から入力された高周波信号を電力増幅して、当該電力増幅された高周波信号をコレクタ端子から出力する後段の増幅トランジスタである。
【０１２１】
バイアス回路２２は、直流バイアス電流を増幅トランジスタ２０のベース端子へ向けて出力する。より具体的には、バイアス回路２２は、定電流増幅トランジスタ２２０と、ダイオード接続されたトランジスタ２２１および２２２と、キャパシタ２２３と、抵抗素子２２４とを有する。
【０１２２】
定電流増幅トランジスタ２２０は、コレクタ端子、エミッタ端子、およびベース端子を有し、エミッタ端子から直流バイアス電流を増幅トランジスタ２０のベース端子へ向けて出力する。この構成により、定電流源２４から出力された定電流が定電流増幅トランジスタ２２０のベース端子に入力され、当該定電流が増幅されて直流バイアス電流となり、定電流増幅トランジスタ２２０のエミッタ端子から抵抗素子２５１を経由して増幅トランジスタ２０のベース端子へ印加される。
【０１２３】
つまり、本変形例に係る電力増幅回路１Ｅは、第１増幅トランジスタである増幅トランジスタ１０を含む、縦続接続された複数の増幅トランジスタを有している。さらに、上記複数の増幅トランジスタのうち、電力増幅回路１Ｅの出力端子に最も近い最後段よりも前段の少なくとも一段に配置された増幅トランジスタ１０は、上記第１増幅トランジスタである。上記前段には、可変電圧電源１１、バイアス回路１２、および電流制限回路１３が配置されている。
【０１２４】
本変形例に係る電力増幅回路１Ｅによれば、前段（ドライブ段）の増幅トランジスタ１０に電流制限回路１３が接続されていることにより、ＡＰＴモードの場合における電力付加効率（ＰＡＥ）を効果的に向上させることができる。
【０１２５】
（その他の実施の形態など）
以上、本発明の実施の形態に係る電力増幅回路について、実施の形態およびその変形例を挙げて説明したが、本発明の電力増幅回路は、上記実施の形態およびその変形例に限定されるものではない。上記実施の形態およびその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態およびその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る電力増幅回路を内蔵した各種機器も本発明に含まれる。
【０１２６】
例えば、実施の形態に係る電力増幅回路１および変形例に係る電力増幅回路１Ａ〜１Ｃは、上述したようにＥＴ方式に適用されるだけでなく、所定の期間ごとに算出される高周波信号の平均電力振幅を追跡するＡＰＴ（アベレージパワートラッキング）方式に適用することが可能である。
【０１２７】
また、上記実施の形態およびその変形例に係る電力増幅回路において、図面に開示された各回路素子および信号経路を接続する経路の間に別の高周波回路素子および配線などが挿入されていてもよい。
【産業上の利用可能性】
【０１２８】
本発明は、高周波信号を増幅する電力増幅回路として、通信機器に広く利用できる。
【符号の説明】
【０１２９】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ    電力増幅回路
２    電源制御回路
３    エンベロープ検出回路
４    ＲＦ信号処理回路（ＲＦＩＣ）
５    ベースバンド信号処理回路（ＢＢＩＣ）
１０、２０    増幅トランジスタ
１１、２１    可変電圧電源
１２、２２    バイアス回路
１３、２３、２３Ａ、２３Ｂ    電流制限回路
１４、２４    定電流源
１００    高周波入力端子
１２０、２２０    定電流増幅トランジスタ
１２１、１２２、２２１、２２２    トランジスタ
１２３、１５２、１５３、２２３、２３３、２３４、２３６、２５２    キャパシタ
１２４、１３１、１３２、１５１、２２４、２３１、２３２、２３２Ａ、２３２Ｂ、２３５、２５１    抵抗素子
１３０、２３０    電流制限トランジスタ
２００    高周波出力端子
２５４    インピーダンス整合回路
【図１】
2019176454.tif 000006
【図２】
2019176454.tif 000007
【図３】
2019176454.tif 000008
【図４Ａ】
2019176454.tif 000009
【図４Ｂ】
2019176454.tif 000010
【図５Ａ】
2019176454.tif 000011
【図５Ｂ】
2019176454.tif 000012
【図６】
2019176454.tif 000013
【図７Ａ】
2019176454.tif 000014
【図７Ｂ】
2019176454.tif 000015
【図８Ａ】
2019176454.tif 000016
【図８Ｂ】
2019176454.tif 000017
【図９】
2019176454.tif 000018
【図１０】
2019176454.tif 000019
【図１１Ａ】
2019176454.tif 000020
【図１１Ｂ】
2019176454.tif 000021
【図１２】
2019176454.tif 000022
【図１３】
2019176454.tif 000023
【図１４】
2019176454.tif 000024