(57)【要約】【課題】  機械的な強度を高くすることのできるセンサ及びセンサ付き装置を提供する。又は、検出精度に優れたセンサ及びセンサ付き装置を提供する。【解決手段】  センサＳＥは、検出面ＳＤと非検出面ＳＮＤとを含むセルＣＥと、樹脂で形成され上記セルの上記非検出面に接着された支持基板ＳＳと、を有するパネルＰＮＬを備える。セルＣＥは、樹脂で形成され第１面Ｓ１Ｍと第２面Ｓ２Ｍとを含む絶縁基板ＩＮと、上記第２面に対向配置された第１保護層ＰＲ１と、上記絶縁基板と上記第１保護層との間に設けられたセンサ電極と、を有する。支持基板ＳＳの厚みＴＳは、絶縁基板ＩＮの厚みＴＩ、及び第１保護層ＰＲ１の厚みＴＰ１の何れよりも大きい。【選択図】図１
2019211906.tif 000002
【特許請求の範囲】
【請求項１】
検出面と前記検出面とは反対側の非検出面とを含むセルと、樹脂で形成され前記セルの前記非検出面に接着された支持基板と、を有するパネルを備え、
前記セルは、樹脂で形成され第１面と前記第１面とは反対側の第２面とを含む絶縁基板と、前記絶縁基板の前記第２面に対向配置された第１保護層と、前記絶縁基板と前記第１保護層との間に設けられたセンサ電極と、を有し、
前記支持基板の厚みは、前記絶縁基板の厚み、及び前記第１保護層の厚みの何れよりも大きい、
センサ。
【請求項２】
前記支持基板は、前記セルと対向する第３面と、前記第３面とは反対側の第４面と、を有し、
前記センサ電極から前記検出面までの第１距離は、前記センサ電極から前記第４面までの第２距離より短い、
請求項１に記載のセンサ。
【請求項３】
第１配線基板をさらに備え、
前記セルは、実装領域と、非実装領域と、前記実装領域と前記非実装領域との間の直線状の境界と、を有し、
前記第１保護層は、前記非実装領域に配置され、前記実装領域に配置されておらず、
前記第１配線基板は、前記第１保護層と対向した第１端面を有し、前記セルの前記実装領域に実装されている、
請求項１に記載のセンサ。
【請求項４】
前記第１配線基板は、コア層と、前記コア層に配置された接続配線と、を有し、前記第１端面から第２端面まで延在し、
前記接続配線は、前記第２端面に露出している、
請求項３に記載のセンサ。
【請求項５】
前記セルにおいて、
前記絶縁基板は、前記センサ電極より前記非検出面側に位置し、
前記第１保護層は、前記センサ電極より前記検出面側に位置している、
請求項１に記載のセンサ。
【請求項６】
前記セルにおいて、
前記第１保護層は、前記センサ電極より前記非検出面側に位置し、
前記絶縁基板は、前記センサ電極より前記検出面側に位置している、
請求項１に記載のセンサ。
【請求項７】
前記セルは、前記絶縁基板より前記検出面側に位置している第２保護層をさらに有する、
請求項６に記載のセンサ。
【請求項８】
第１配線基板をさらに備え、
前記セルは、実装領域と、非実装領域と、前記実装領域と前記非実装領域との間の直線状の境界と、を有し、
前記第１保護層は、前記非実装領域に配置され、前記実装領域に配置されておらず、
前記第１配線基板は、前記第１保護層と対向した第１端面を有し、前記セルの前記実装領域に実装され、
前記支持基板及び前記セルの前記実装領域は、前記第１配線基板を挟み、前記第１配線基板を物理的に固定している、
請求項６に記載のセンサ。
【請求項９】
第１配線基板をさらに備え、
前記セルは、前記第１配線基板が実装される実装領域と、非実装領域と、前記センサ電極に電気的に接続されたスイッチング素子を含む回路と、前記絶縁基板と前記第１保護層との間に位置したシールド電極と、を有し、
前記非実装領域は、検出領域と、前記検出領域の外側の非検出領域と、を含み、
前記センサ電極は、前記検出領域に位置し、
前記回路及び前記シールド電極は、前記非検出領域に位置し、
前記回路は、前記絶縁基板と前記シールド電極との間に位置し、前記シールド電極により電気的にシールドされている、
請求項１に記載のセンサ。
【請求項１０】
前記センサ電極は、透明な導電材料で形成されている、
請求項１に記載のセンサ。
【請求項１１】
前記支持基板は、ポリエチレンテレフタレート又はポリエチレンナフタレートで形成され、
前記絶縁基板は、ポリイミドで形成されている、
請求項１に記載のセンサ。
【請求項１２】
前記絶縁基板の厚みは、５μｍ以上３０μｍ以下であり、
前記第１保護層の厚みは、５μｍ以上２００μｍ以下であり、
前記支持基板の厚みは、３００μｍ以下である、
請求項１に記載のセンサ。
【請求項１３】
検出面と前記検出面とは反対側の非検出面とを含むセルと、樹脂で形成され前記セルの前記非検出面に接着された支持基板と、を有するパネルと、前記セルに連結された第１配線基板と、を備えるセンサと、
前記第１配線基板に連結された第２配線基板と、
前記第２配線基板に連結された制御部と、を備え、
前記セルは、樹脂で形成され第１面と前記第１面とは反対側の第２面とを含む絶縁基板と、前記絶縁基板の前記第２面に対向配置された第１保護層と、前記絶縁基板と前記第１保護層との間に設けられたセンサ電極と、を有し、
前記第１配線基板は、コア層と、前記コア層に配置された接続配線と、を有し、前記セル側の第１端面から前記第２配線基板側の第２端面まで延在し、
前記支持基板の厚みは、前記絶縁基板の厚み、及び前記第１保護層の厚みの何れよりも大きく、
前記接続配線は、前記第２端面に露出している、
センサ付き装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、センサ及びセンサ付き装置に関する。
【背景技術】
【０００２】
近年、各種のセンサが開発されている。センサとしては、例えば、指の表面の凹凸パターン（指紋）を検出するセンサが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２０１１６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、機械的な強度を高くすることのできるセンサ及びセンサ付き装置を提供する。又は、検出精度に優れたセンサ及びセンサ付き装置を提供する。
【課題を解決するための手段】
【０００５】
一実施形態に係るセンサは、
検出面と前記検出面とは反対側の非検出面とを含むセルと、樹脂で形成され前記セルの前記非検出面に接着された支持基板と、を有するパネルを備え、前記セルは、樹脂で形成され第１面と前記第１面とは反対側の第２面とを含む絶縁基板と、前記絶縁基板の前記第２面に対向配置された第１保護層と、前記絶縁基板と前記第１保護層との間に設けられたセンサ電極と、を有し、前記支持基板の厚みは、前記絶縁基板の厚み、及び前記第１保護層の厚みの何れよりも大きい。
【０００６】
また、一実施形態に係るセンサ付き装置は、
検出面と前記検出面とは反対側の非検出面とを含むセルと、樹脂で形成され前記セルの前記非検出面に接着された支持基板と、を有するパネルと、前記セルに連結された第１配線基板と、を備えるセンサと、前記第１配線基板に連結された第２配線基板と、前記第２配線基板に連結された制御部と、を備え、前記セルは、樹脂で形成され第１面と前記第１面とは反対側の第２面とを含む絶縁基板と、前記絶縁基板の前記第２面に対向配置された第１保護層と、前記絶縁基板と前記第１保護層との間に設けられたセンサ電極と、を有し、前記第１配線基板は、コア層と、前記コア層に配置された接続配線と、を有し、前記セル側の第１端面から前記第２配線基板側の第２端面まで延在し、前記支持基板の厚みは、前記絶縁基板の厚み、及び前記第１保護層の厚みの何れよりも大きく、前記接続配線は、前記第２端面に露出している。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態に係るセンサを示す断面図である。
【図２】図２は、上記センサのパネルを示す平面図である。
【図３】図３は、上記パネルを図２の線ＩＩＩ−ＩＩＩに沿って示す断面図である。
【図４】図４は、上記パネルの一部を示す拡大平面図である。
【図５】図５は、上記第１の実施形態に係るセンサの製造方法を説明するための図であり、基板上にセル（絶縁基板、素子層、及び第１保護層）を形成する工程を説明するための断面図である。
【図６】図６は、図５に続き、上記製造方法を説明するための図であり、上記セルに支持層を接着する工程を説明するための断面図である。
【図７】図７は、図６に続き、上記製造方法を説明するための図であり、上記セルから上記基板を剥離した状態を説明するための断面図である。
【図８】図８は、図７に続き、上記製造方法を説明するための図であり、上記セルに支持基板を接着する工程を説明するための断面図である。
【図９】図９は、図８に続き、上記製造方法を説明するための図であり、上記セルから上記支持層を剥離する工程を説明するための断面図である。
【図１０】図１０は、第２の実施形態に係るセンサを示す断面図である。
【図１１】図１１は、上記第２の実施形態に係るセンサの製造方法を説明するための図であり、基板上にセル（絶縁基板、素子層、及び第１保護層）を形成する工程を説明するための断面図である。
【図１２】図１２は、図１１に続き、上記製造方法を説明するための図であり、第１配線基板を上記セルに圧着する工程を説明するための断面図である。
【図１３】図１３は、図１２に続き、上記製造方法を説明するための図であり、上記セル及び上記第１配線基板に支持基板を接着する工程を説明するための断面図である。
【図１４】図１４は、図１３に続き、上記製造方法を説明するための図であり、上記セルから上記基板が剥離した状態を説明するための断面図である。
【図１５】図１５は、第３の実施形態に係るＩＣカードを示す平面図である。
【図１６】図１６は、上記ＩＣカードを図１５の線ＸＶＩ−ＸＶＩに沿って示す断面図である。
【図１７】図１７は、上記第３の実施形態に係るＩＣカードの製造方法を説明するための図であり、センサのパネルに第１配線基板を固定する工程を説明するための平面図である。
【図１８】図１８は、図１７の上記第１配線基板と上記パネルの一部とを示す断面図である。
【図１９】図１９は、図１７及び図１８に続き、上記製造方法を説明するための図であり、上記第１配線基板を切断する工程を説明するための平面図である。
【図２０】図２０は、図１９の上記第１配線基板と上記パネルの一部とを示す断面図である。
【図２１】図２１は、図１９及び図２０に続き、上記製造方法を説明するための図であり、上記第１配線基板を第２配線基板に圧着する工程を説明するための平面図である。
【図２２】図２２は、第４の実施形態に係るＩＣカードを示す断面図である。
【図２３】図２３は、変形例に係るセンサのパネルを示す平面図であり、第１保護層などを示す図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
（第１の実施形態）
まず、第１の実施形態に係るセンサＳＥについて説明する。図１は、第１の実施形態に係るセンサＳＥを示す断面図である。  
図１に示すように、第１方向Ｘ及び第２方向Ｙは互いに直交している。第３方向Ｚは、第１方向Ｘ及び第２方向Ｙにそれぞれ直交している。なお、本実施形態と異なり、第１方向Ｘ及び第２方向Ｙは、９０°以外の角度で交差していてもよい。  
本実施形態においては、第３方向Ｚの矢印の先端に向かう方向を上と定義し、第３方向Ｚの矢印の先端に向かう方向とは反対側の方向を下と定義する。また、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。
【００１０】
センサＳＥは、パネルＰＮＬと、第１配線基板１と、を備えている。パネルＰＮＬは、セルＣＥと、支持基板ＳＳと、接着層ＡＤ１と、を有している。セルＣＥは、検出面ＳＤと、上記検出面とは反対側の非検出面ＳＮＤと、を含んでいる。セルＣＥは、実装領域ＭＡと、非実装領域ＮＭＡと、実装領域ＭＡと非実装領域ＮＭＡとの間の直線状の境界Ｂと、を有している。境界Ｂは、例えば第１方向Ｘに延在している。セルＣＥは、絶縁基板ＩＮと、素子層ＥＬと、第１保護層ＰＲ１と、を有している。
【００１１】
絶縁基板ＩＮは、実装領域ＭＡと非実装領域ＮＭＡとに位置している。絶縁基板ＩＮは、樹脂などの有機絶縁材料を用いて形成されている。絶縁基板ＩＮは、例えば、ポリイミドを用いて形成されている。このため、絶縁基板ＩＮを、有機絶縁基板、又は樹脂基板と称した方が適当な場合があり得る。又は、絶縁基板ＩＮを、絶縁層、有機絶縁層、又は樹脂層と称した方が適当な場合があり得る。絶縁基板ＩＮは、第１面Ｓ１Ｍと、上記第１面とは反対側の第２面Ｓ２Ｍとを含んでいる。
【００１２】
素子層ＥＬは、絶縁基板ＩＮの第２面Ｓ２Ｍの上に設けられている。素子層ＥＬは、実装領域ＭＡと非実装領域ＮＭＡとに位置している。素子層ＥＬは、実装領域ＭＡに位置するパッドＰＤなどを含んでいる。  
第１保護層ＰＲ１は、絶縁基板ＩＮの第２面Ｓ２Ｍに対向配置されている。そのため、素子層ＥＬは、絶縁基板ＩＮと第１保護層ＰＲ１との間に設けられている。本実施形態において、第１保護層ＰＲ１は、非実装領域ＮＭＡに配置され、実装領域ＭＡに配置されていない。第１保護層ＰＲ１は、非実装領域ＮＭＡにて、素子層ＥＬを覆い、素子層ＥＬに接している。なお、第１保護層ＰＲ１は、パッドＰＤを露出させるように設けられていればよい。そのため、第１保護層ＰＲ１は、実装領域ＭＡのうちパッドＰＤが位置していない領域に設けられていてもよい。  
本実施形態において、セルＣＥの検出面ＳＤは、第１保護層ＰＲ１のうち素子層ＥＬと対向する面とは反対側の面である。セルＣＥの非検出面ＳＮＤは、第１面Ｓ１Ｍである。
【００１３】
支持基板ＳＳは、樹脂などの有機絶縁材料を用いて形成されている。支持基板ＳＳは、例えば、ポリエチレンテレフタレート（ＰＥＴ）を用いて形成されている。但し、支持基板ＳＳは、ポリエチレンナフタレート（ＰＥＮ）などの他の樹脂を用いて形成されていてもよい。なお、支持基板ＳＳを、支持層、絶縁層、有機絶縁層、又は樹脂層と称した方が適当な場合があり得る。
【００１４】
接着層ＡＤ１は、セルＣＥの非検出面ＳＮＤと支持基板ＳＳとの間に位置している。支持基板ＳＳは、接着層ＡＤ１によりセルＣＥの非検出面ＳＮＤに接着されている。なお、接着層ＡＤ１の替わりに粘着層を利用し、支持基板ＳＳがセルＣＥの非検出面ＳＮＤに粘着されていてもよい。支持基板ＳＳは、セルＣＥと対向する第３面Ｓ３Ｍと、上記第３面とは反対側の第４面Ｓ４Ｍと、を有している。
【００１５】
支持基板ＳＳの厚みＴＳは、絶縁基板ＩＮの厚みＴＩ、及び第１保護層ＰＲ１の厚みＴＰ１の何れよりも大きい。厚みＴＩは、例えば５μｍ以上３０μｍ以下であると望ましい。厚みＴＰ１は、例えば５μｍ以上２００μｍ以下であると望ましい。厚みＴＳは、例えば５０μｍ以上３００μｍ以下であると望ましい。但し、本明細書に記載した厚みの数値は例示である。よって、厚みの数値が本明細書に記載した範囲外となることを否定するものではない。
【００１６】
支持基板ＳＳ及び第１保護層ＰＲ１を利用することにより、パネルＰＮＬを厚く形成することができ、曲げなどの応力に対するパネルＰＮＬの機械的強度を高めることができる。例えば、支持基板ＳＳにより、パネルＰＮＬの実装領域ＭＡの機械的強度を高めることができる。
【００１７】
第１配線基板１は、セルＣＥに連結されている。第１配線基板１は、セルＣＥの実装領域ＭＡに実装されている。第１配線基板１は、導電材料である異方性導電膜（ＡＣＦ）５を介してパッドＰＤに電気的に接続され、セルＣＥに物理的に固定されている。
【００１８】
第１配線基板１は、コア層１１と、接続配線１２と、パッド１３と、絶縁層１４と、を有し、これらが一体となって形成されている。接続配線１２は、コア層１１に配置されている。接続配線１２は、セルＣＥのパッドＰＤと対向し、異方性導電膜５を介してパッドＰＤに接続されている。パッド１３は、コア層１１に対して接続配線１２とは反対側に位置している。パッド１３は、コア層１１に形成されたスルーホールを通り接続配線１２に電気的に接続されている。絶縁層１４は、接続配線１２を覆っている。そのため、接続配線１２は、コア層１１と絶縁層１４との間に設けられている。なお、絶縁層１４は、接続配線１２のうち少なくともパッドＰＤに接続される部分を露出させている。なお、本実施形態と異なり、パッド１３は、絶縁層１４に対して接続配線１２とは反対側に位置していてもよい。
【００１９】
第１配線基板１は、第１端面Ｓ１Ｅと第２端面Ｓ２Ｅとを有し、上記第１端面から上記第２端面まで延在している。本実施形態において、第１配線基板１は第２方向Ｙに延在している。第１端面Ｓ１Ｅは、セルＣＥの第１保護層ＰＲ１と第２方向Ｙに対向している。第２端面Ｓ２Ｅにて、接続配線１２は露出している。言い換えると、第１配線基板１の第２端面Ｓ２Ｅは、コア層１１の端面と、接続配線１２の端面と、絶縁層１４の端面と、を含んでいる。  
なお、第１配線基板１は、少なくとも、コア層１１及び接続配線１２を有していればよい。その場合、接続配線１２は、パッドＰＤに接続される部分と、上記パッド１３の代替部分と、を含んでいればよい。
【００２０】
本実施形態の第１配線基板１において、コア層１１及び絶縁層１４は、ポリイミドなどの樹脂で形成されている。第１配線基板１は、プリント基板としてフレキシブル基板である。
【００２１】
図２は、上記センサＳＥのパネルＰＮＬを示す平面図である。  
図２に示すように、絶縁基板ＩＮ及び支持基板ＳＳは、四角形の形状を有している。セルＣＥの非実装領域ＮＭＡは、検出領域ＤＡと、上記検出領域の外側の非検出領域ＮＤＡと、を含んでいる。上述した素子層ＥＬは、複数のパッドＰＤ、センサ電極ＥＳ、第１回路Ｃ１、第２回路Ｃ２、第３回路Ｃ３、複数の配線Ｌ１，Ｌ２、及びシールド電極ＳＨを有している。
【００２２】
複数のパッドＰＤは、実装領域ＭＡにて、第１方向Ｘに間隔を置いて並べられている。センサ電極ＥＳは、少なくとも検出領域ＤＡに位置し、複数の第１電極Ｅ１と、複数の第２電極Ｅ２と、を有している。各々の第１配線Ｗ１は、第１方向Ｘに並んだ複数の第１電極Ｅ１を含んでいる。各々の第２配線Ｗ２は、第２方向Ｙに並んだ複数の第２電極Ｅ２を含んでいる。第１回路Ｃ１、第２回路Ｃ２、第３回路Ｃ３、及びシールド電極ＳＨは、非検出領域ＮＤＡに位置している。図２の平面視にて、シールド電極ＳＨは、第１回路Ｃ１、第２回路Ｃ２、及び第３回路Ｃ３を覆っている。図中、第２電極Ｅ２及びシールド電極ＳＨには、ドットパターンを付している。
【００２３】
各々の配線Ｌ１は、複数の第１電極Ｅ１のうち第１回路Ｃ１側の端の第１電極Ｅ１と、第１回路Ｃ１と、を接続している。各々の配線Ｌ２は、複数の第２電極Ｅ２のうち第２回路Ｃ２側の端の第２電極Ｅ２と、第２回路Ｃ２と、を接続している。なお、第１回路Ｃ１、第２回路Ｃ２、及び第３回路Ｃ３は、図示しない配線を介して複数のパッドＰＤに接続されている。第３回路Ｃ３は、タイミングジェネレータ、各種論理回路などを含んでいる。
【００２４】
セルＣＥは、検出面ＳＤへの被検出物の接触或いは接近を検出するためのセンシングを行うものである。被検出物は、特に限定されるものではないが、例えば指紋（指の表面の凹凸パターン）を挙げることができる。本実施形態のセルＣＥのセンシング方式は、相互容量方式である。セルＣＥは、第１配線Ｗ１と第２配線Ｗ２との間の静電容量の変化に基づいて、被検出物の接触或いは接近を検出することができる。
【００２５】
例えば、第１配線Ｗ１がセンサ駆動電極として機能し、第２配線Ｗ２が検出電極として機能している。第１回路Ｃ１は、駆動回路として機能し、配線Ｌ１を介して第１配線Ｗ１にセンサ駆動信号を供給する。第２配線Ｗ２は、第１配線Ｗ１へのセンサ駆動信号の供給にともなって、センシングに必要なセンサ信号、つまり、第１配線Ｗ１と第２配線Ｗ２との間の容量の変化に基づいた信号を出力する。第２回路Ｃ２は、例えばマルチプレクサのような制御回路として機能する。
【００２６】
図３は、上記パネルＰＮＬを図２の線ＩＩＩ−ＩＩＩに沿って示す断面図である。ここでは、パネルＰＮＬのうち、特に素子層ＥＬについて説明する。  
図３に示すように、絶縁基板ＩＮの第２面Ｓ２Ｍの上に、絶縁層ＩＬ１が設けられている。絶縁層ＩＬ１の上に、半導体層ＳＭＣが配置されている。半導体層ＳＭＣは、第１領域Ｒ１と、第２領域Ｒ２と、第１領域Ｒ１と第２領域Ｒ２との間のチャネル領域ＲＣと、を含んでいる。第１領域Ｒ１及び第２領域Ｒ２のうち、一方がソース領域として機能し、他方がドレイン領域として機能している。本実施形態において、低温ポリシリコンを利用して半導体層ＳＭＣが形成されている。但し、半導体層ＳＭＣは、アモルファスシリコン、酸化物半導体など、ポリシリコン以外の半導体で形成されていてもよい。
【００２７】
絶縁層ＩＬ１及び半導体層ＳＭＣの上に、絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に、ゲート電極ＧＥが配置されている。ゲート電極ＧＥは、少なくとも半導体層ＳＭＣのチャネル領域ＲＣと対向している。ゲート電極ＧＥは、金属材料として、例えばＭｏＷ（モリブデン・タングステン）で形成されている。
【００２８】
絶縁層ＩＬ２及びゲート電極ＧＥの上に、絶縁層ＩＬ３が設けられている。絶縁層ＩＬ３の上に、電極ＥＡ及び電極ＥＢが配置されている。電極ＥＡは、絶縁層ＩＬ２及び絶縁層ＩＬ３に形成されたコンタクトホールを通り第１領域Ｒ１にコンタクトしている。一方、電極ＥＢは、絶縁層ＩＬ２及び絶縁層ＩＬ３に形成された他のコンタクトホールを通り第２領域Ｒ２にコンタクトしている。電極ＥＢの一部は、図２に示した配線Ｌ１として機能している。
【００２９】
電極ＥＡ及び電極ＥＢは、金属材料で形成されている。例えば、電極ＥＡ及び電極ＥＢは、それぞれ３層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金などＡｌを主成分とする金属材料からなる中間層と、Ｔｉ、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる上層と、を有している。  
なお、半導体層ＳＭＣ、ゲート電極ＧＥ、電極ＥＡ、電極ＥＢなどは、スイッチング素子ＳＷを構成している。スイッチング素子ＳＷは、薄膜トランジスタ（ＴＦＴ）で形成され、図２に示した第１回路Ｃ１に含まれている。
【００３０】
絶縁層ＩＬ３、電極ＥＡ、及び電極ＥＢの上に、絶縁層ＩＬ４が設けられている。絶縁層ＩＬ４の上に、第１電極Ｅ１などの第１配線Ｗ１が配置されている。第１配線Ｗ１は、絶縁層ＩＬ４に形成されたコンタクトホールを通り、電極ＥＢにコンタクトしている。そのため、第１配線Ｗ１は、スイッチング素子ＳＷ（第１回路Ｃ１）に電気的に接続されている。
【００３１】
絶縁層ＩＬ４及び第１配線Ｗ１の上に、絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５の上に、上記第２電極Ｅ２を含む第２配線Ｗ２、及びシールド電極ＳＨが配置されている。図示しないが、第２配線Ｗ２は、図２に示した第２回路Ｃ２のスイッチング素子（例えば、ＴＦＴ）に電気的に接続されている。配線Ｌ２は、例えば、配線Ｌ１と同一レベルの層に形成されている。
【００３２】
第１配線Ｗ１、第２配線Ｗ２、及びシールド電極ＳＨは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）等の透明な導電材料によって形成されている。本実施形態において、第１配線Ｗ１、第２配線Ｗ２、及びシールド電極ＳＨは、ＩＴＯで形成されている。
【００３３】
なお、本実施形態において、図２に示したパッドＰＤは、３層積層構造が採用され、電極ＥＡ及び電極ＥＢと同一材料で形成された下層と、第１配線Ｗ１と同一材料で形成された中間層と、第２配線Ｗ２と同一材料で形成された上層と、を含んでいる。但し、パッドＰＤの構造は、本実施形態の構造に限定されるものではなく、種々変形可能である。
【００３４】
絶縁層ＩＬ１乃至ＩＬ５は、無機絶縁層又は有機絶縁層である。本実施形態において、絶縁層ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ５は無機絶縁層であり、絶縁層ＩＬ４は有機絶縁層である。  
上記のことから、素子層ＥＬは、絶縁層ＩＬ１から第２配線Ｗ２及びシールド電極ＳＨまでの積層構造を有している。セルＣＥにおいて、絶縁基板ＩＮはセンサ電極ＥＳより非検出面ＳＮＤ側に位置し、第１保護層ＰＲ１は、センサ電極ＥＳより検出面ＳＤ側に位置している。
【００３５】
第１保護層ＰＲ１は、絶縁層ＩＬ５、第２配線Ｗ２、及びシールド電極ＳＨの上に設けられている。そのため、シールド電極ＳＨは、絶縁基板ＩＮと第１保護層ＰＲ１との間に位置している。スイッチング素子ＳＷ（第１回路Ｃ１）は、絶縁基板ＩＮとシールド電極ＳＨとの間に位置し、シールド電極ＳＨにより電気的にシールドされている。なお、図２に示した第２回路Ｃ２、及び第３回路Ｃ３に関しても同様であり、第２回路Ｃ２、及び第３回路Ｃ３は、シールド電極ＳＨにより電気的にシールドされている。
【００３６】
また、シールド電極ＳＨは、スイッチング素子ＳＷ（第１回路Ｃ１）や第２回路Ｃ２からセンサ電極ＥＳへの電界の漏れを抑制することができる。言い換えると、シールド電極ＳＨは、スイッチング素子ＳＷ（第１回路Ｃ１）や第２回路Ｃ２から発生するノイズを効果的に遮蔽することができる。シールド電極ＳＨと電極ＥＡ，ＥＢとの間には、有機絶縁層である絶縁層ＩＬ４が介在している。スイッチング素子ＳＷに距離を置いてシールド電極ＳＨを配置することができる。そのため、シールド電極ＳＨによりスイッチング素子ＳＷに結合され得る容量の負荷を抑制しつつ、シールド電極ＳＨによるシールド効果を得ることができる。なお、絶縁層ＩＬ４の厚みは、例えば１μｍ以上５μｍ以下であると望ましい。
【００３７】
ここで、センサ電極ＥＳから検出面ＳＤまでの距離を第１距離Ｄ１とする。センサ電極ＥＳから第４面Ｓ４Ｍまでの距離を第２距離Ｄ２とする。本実施形態において、第１距離Ｄ１は第２配線Ｗ２から検出面ＳＤまでの距離であり、第２距離Ｄ２は第１配線Ｗ１から第４面Ｓ４Ｍまでの距離である。第１距離Ｄ１は、第２距離Ｄ２より短い。センサ電極ＥＳから被検出物までの距離と比較して、第２距離Ｄ２を長くすることができるため、被検出物に関する容量変化以外の容量変化の影響を受け難くすることができる。
【００３８】
本実施形態において、検出領域ＤＡにスイッチング素子ＳＷなどのスイッチング素子を配置する必要が無い。第１配線Ｗ１、及び第２配線Ｗ２をＩＴＯで形成することが可能である。検出領域ＤＡにスイッチング素子を配置する場合や、第１配線Ｗ１、及び第２配線Ｗ２を金属で形成する場合と比較して、検出領域ＤＡの光透過率を高めることができる。これにより、表示装置などの各種デバイスの上にセンサＳＥを形成することが可能となる。
【００３９】
図４は、パネルＰＮＬの一部を示す拡大平面図である。  
図４、並びに図２及び図３に示すように、第１配線Ｗ１は、複数の第１電極Ｅ１だけではなく複数の接続配線ＣＬ１も含んでいる。第２配線Ｗ２は、複数の第２電極Ｅ２だけではなく複数の接続配線ＣＬ２も含んでいる。
【００４０】
複数の第１電極Ｅ１は、第１方向Ｘ及び第２方向Ｙに並べられている。第１電極Ｅ１は、それぞれ第１方向Ｘ及び第２方向Ｙに沿った対角線を持つ正方形である。第１電極Ｅ１は、第１方向Ｘに沿って対向し合う第１角部を有している。この実施形態において、第１電極Ｅ１の正方形の第１角部は潰れ第１短辺Ｅ１Ｓを有している。このため、第１電極Ｅ１は、第１短辺Ｅ１Ｓを有した六角形である。第１方向Ｘにおいて、接続配線ＣＬ１は、隣合う第１角部同士（隣合う第１短辺Ｅ１Ｓ同士）を接続している。
【００４１】
接続配線ＣＬ１は、絶縁層ＩＬ４と絶縁層ＩＬ５との間に介在し、第１電極Ｅ１の材料と同一の材料を利用し、第１電極Ｅ１と一体に形成されている。互いに接続された複数の第１電極Ｅ１及び複数の接続配線ＣＬ１は、第１方向Ｘに延在した第１配線Ｗ１を形成している。複数の第１配線Ｗ１は、第２方向Ｙに並べられている。
【００４２】
平面視にて、複数の第２電極Ｅ２は、第１電極Ｅ１に隙間を置いて第１方向Ｘ及び第２方向Ｙに並べられている。第２電極Ｅ２は、それぞれ第１方向Ｘ及び第２方向Ｙに沿った対角線を持つ正方形である。第２電極Ｅ２は、第２方向Ｙに沿って対向し合う第２角部を有している。この実施形態において、第２電極Ｅ２の正方形の第２角部は潰れ第２短辺Ｅ２Ｓを有している。このため、第２電極Ｅ２は、第２短辺Ｅ２Ｓを有した六角形である。第２方向Ｙにおいて、接続配線ＣＬ２は、隣合う第２角部同士（隣合う第２短辺Ｅ２Ｓ同士）を接続している。
【００４３】
接続配線ＣＬ２は、絶縁層ＩＬ５と第１保護層ＰＲ１との間に介在し、第２電極Ｅ２の材料と同一の材料を利用し、第２電極Ｅ２と一体に形成されている。平面視にて、接続配線ＣＬ２は、接続配線ＣＬ１と交差している。絶縁層ＩＬ５は、接続配線ＣＬ１と接続配線ＣＬ２との間に介在している。互いに接続された複数の第２電極Ｅ２及び複数の接続配線ＣＬ２は、第２方向Ｙに延在した第２配線Ｗ２を形成している。複数の第２配線Ｗ２は、第１方向Ｘに並べられている。
【００４４】
平面視にて、第１電極Ｅ１及び第２電極Ｅ２間に、格子状のスリットＳＴが形成されている。  
センサＳＥは上述したように構成されている。
【００４５】
次に、上記センサＳＥの製造方法について説明する。  
図５に示すように、センサＳＥの製造が開始されると、まず、基板ＳＵＢを用意する。本実施形態において、基板ＳＵＢとしてガラス基板を利用している。続いて、基板ＳＵＢの上に、耐熱性の高いポリイミドを塗布する。これにより、基板ＳＵＢの上に絶縁基板ＩＮが形成される。次いで、成膜及びパターニングを繰り返し、絶縁基板ＩＮの上に素子層ＥＬを形成する。そのため、耐熱性の高い絶縁基板ＩＮの上に、上記スイッチング素子ＳＷなどを形成することができる。その後、絶縁基板ＩＮ及び素子層ＥＬの上に、第１保護層ＰＲ１を形成する。これにより、基板ＳＵＢの上に、セルＣＥが形成される。
【００４６】
図６に示すように、続いて、接着層ＡＤ２を介して支持層ＳＬを第１保護層ＰＲ１に張り付ける。次いで、レーザを用い、基板ＳＵＢ側から絶縁基板ＩＮにレーザ光を照射する。レーザ光が絶縁基板ＩＮに到達すると、絶縁基板ＩＮと基板ＳＵＢとの間の界面で、レーザ光を吸収して分解するアブレーションを生じる。  
図７に示すように、これにより、基板ＳＵＢ及び絶縁基板ＩＮの界面に空間が生じ、絶縁基板ＩＮから基板ＳＵＢが剥離される。
【００４７】
図８に示すように、その後、接着層ＡＤ１を介して支持基板ＳＳを絶縁基板ＩＮに張り付ける。これにより、セルＣＥの非検出面ＳＮＤにフレキシブルな厚い支持基板ＳＳを設けることが可能である。なお、支持基板ＳＳは、絶縁基板ＩＮほどの耐熱性を要求されるものではないため、ＰＥＴなどを用いて形成可能である。続いて、支持層ＳＬ及び接着層ＡＤ２を、第１保護層ＰＲ１から除去する。ここで、上記支持層ＳＬは間接材料であり、上記の製造工程にて破棄されるため、最終製品の一部としては使用されない。  
図９に示すように、これにより、パネルＰＮＬが形成される。次いで、第１保護層ＰＲ１のうち実装領域ＭＡに位置する部分を除去し、パッドＰＤを露出させる。  
図１に示しように、その後、第１配線基板１をセルＣＥの実装領域ＭＡに実装する。これにより、センサＳＥの製造が終了する。
【００４８】
なお、第１配線基板１をセルＣＥの実装領域ＭＡに実装するタイミングは、上記の例に限定されるものではない。例えば、図５において、基板ＳＵＢの上にセルＣＥを形成した後、第１保護層ＰＲ１のうち実装領域ＭＡに位置する部分を除去し、パッドＰＤを露出させてもよい。そして、第１配線基板１をセルＣＥの実装領域ＭＡに実装した後、接着層ＡＤ２を介して支持層ＳＬを第１保護層ＰＲ１に張り付けてもよい。その際、第１配線基板１にも、接着層ＡＤ２を介して支持層ＳＬを張り付けてもよい。
【００４９】
上記のように構成された第１の実施形態によれば、センサＳＥは、セルＣＥ以外に、支持基板ＳＳ及び第１保護層ＰＲ１を備えている。そのため、機械的な強度を高くすることのできるセンサＳＥを得ることができる。  
支持基板ＳＳの厚みＴＳは、絶縁基板ＩＮの厚みＴＩ、及び第１保護層ＰＲ１の厚みＴＰ１の何れよりも大きい。そして、第１距離Ｄ１は、第２距離Ｄ２より短い。被検出物に関する容量変化以外の容量変化の影響を受け難くすることができる。そのため、検出精度に優れたセンサＳＥを得ることができる。
【００５０】
（第２の実施形態）
次に、第２の実施形態に係るセンサＳＥについて説明する。第２の実施形態に係るセンサＳＥは、後述する点以外、上記第１の実施形態と同様に構成されている。図１０は、第２の実施形態に係るセンサＳＥを示す断面図である。  
図１０に示すように、セルＣＥは、絶縁基板ＩＮより検出面ＳＤ側に位置している第２保護層ＰＲ２をさらに有している。セルＣＥにおいて、第１保護層ＰＲ１は上記センサ電極ＥＳ（素子層ＥＬ）より非検出面ＳＮＤ側に位置し、絶縁基板ＩＮは上記センサ電極ＥＳより検出面ＳＤ側に位置している。本実施形態において、第２保護層ＰＲ２は検出面ＳＤを有し、第１保護層ＰＲ１は非検出面ＳＮＤを有している。
【００５１】
第１配線基板１は、コア層１１と、接続配線１２と、パッド１３と、絶縁層１４と、パッド１５と、を有し、これらが一体となって形成されている。接続配線１２は、コア層１１に配置されている。パッド１３は、コア層１１に対して接続配線１２とは反対側に位置している。パッド１３は、コア層１１に形成されたスルーホールを通り接続配線１２に電気的に接続されている。絶縁層１４は、接続配線１２を覆っている。そのため、接続配線１２は、コア層１１と絶縁層１４との間に設けられている。
【００５２】
パッド１５は、コア層１１に対して接続配線１２とは反対側に位置している。パッド１５は、コア層１１に形成されたスルーホールを通り接続配線１２に電気的に接続されている。パッド１５は、セルＣＥのパッドＰＤと対向し、異方性導電膜５を介してパッドＰＤに接続されている。なお、本実施形態と異なり、パッド１３は、絶縁層１４に対して接続配線１２とは反対側に位置していてもよい。
【００５３】
第１配線基板１は、第１端面Ｓ１Ｅと第２端面Ｓ２Ｅとを有し、上記第１端面から上記第２端面まで延在している。本実施形態において、第１配線基板１は第２方向Ｙに延在している。第１端面Ｓ１Ｅは、セルＣＥの第１保護層ＰＲ１と第２方向Ｙに対向している。第２端面Ｓ２Ｅにて、接続配線１２は露出している。言い換えると、第１配線基板１の第２端面Ｓ２Ｅは、コア層１１の端面と、接続配線１２の端面と、絶縁層１４の端面と、を含んでいる。  
なお、第１配線基板１は、少なくとも、コア層１１、接続配線１２、パッド１３、及びパッド１５を有していればよい。
【００５４】
支持基板ＳＳ及びセルＣＥの実装領域ＭＡは、第１配線基板１を挟み、第１配線基板１を物理的に固定している。接着層ＡＤ１は、支持基板ＳＳと第１配線基板１との間にも介在し、第１配線基板１の第１端面Ｓ１Ｅなどに接している。これにより、支持基板ＳＳ及びセルＣＥの実装領域ＭＡが第１配線基板１を挟んでいない場合と比較し、第１配線基板１のうちセルＣＥの実装領域ＭＡに実装される部分の機械的な強度を高めることができる。
【００５５】
支持基板ＳＳの厚みＴＳは、絶縁基板ＩＮの厚みＴＩ、第１保護層ＰＲ１の厚みＴＰ１、及び第２保護層ＰＲ２の厚みＴＰ２の何れよりも大きい。厚みＴＩは、例えば５μｍ以上３０μｍ以下であると望ましい。厚みＴＰ１は、例えば５μｍ以上２００μｍ以下であると望ましい。厚みＴＰ２は、例えば１０μｍ以上２０μｍ以下であると望ましい。厚みＴＳは、例えば５０μｍ以上３００μｍ以下であると望ましい。
【００５６】
支持基板ＳＳ、第１保護層ＰＲ１、及び第２保護層ＰＲ２を利用することにより、パネルＰＮＬを厚く形成することができ、曲げなどの応力に対するパネルＰＮＬの機械的強度を高めることができる。例えば、支持基板ＳＳにより、パネルＰＮＬの実装領域ＭＡの機械的強度を高めることができる。
【００５７】
ここで、センサ電極ＥＳ（素子層ＥＬ）から検出面ＳＤまでの距離を第１距離Ｄ１とする。センサ電極ＥＳ（素子層ＥＬ）から第４面Ｓ４Ｍまでの距離を第２距離Ｄ２とする。本実施形態においても、第１距離Ｄ１は、第２距離Ｄ２より短いため、被検出物に関する容量変化以外の容量変化の影響を受け難くすることができる。
【００５８】
第２保護層ＰＲ２は、セルＣＥのうち機械的強度の高い絶縁基板ＩＮ側に形成され、第２保護層ＰＲ２に検出面ＳＤを持たせている。これにより、検出面ＳＤの機械的強度を高めることができる。  
第１配線基板１が実装されるパネルＰＮＬの実装面は、検出面ＳＤの反対側に位置している。そのため、第１配線基板１が検出面ＳＤに出っ張る事態を回避することができる。また、第１の実施形態に係るセンサＳＥと比較し、センサＳＥの厚みを小さくすることができる。
【００５９】
センサＳＥは上述したように構成されている。
次に、上記センサＳＥの製造方法について説明する。  
図１１に示すように、センサＳＥの製造が開始されると、まず、基板ＳＵＢを用意する。本実施形態において、基板ＳＵＢとしてガラス基板を利用している。続いて、基板ＳＵＢの上に耐熱性の高いポリイミドを塗布し、基板ＳＵＢの上に絶縁基板ＩＮを形成する。次いで、成膜及びパターニングを繰り返し、絶縁基板ＩＮの上に素子層ＥＬを形成する。その後、絶縁基板ＩＮ及び素子層ＥＬの上に、第１保護層ＰＲ１を形成する。なお、その際、第１保護層ＰＲ１のうち実装領域ＭＡに位置する部分を除去し、パッドＰＤを露出させている。これにより、基板ＳＵＢの上に、セルＣＥが形成される。
【００６０】
図１２に示すように、続いて、第１配線基板１を、セルＣＥの実装領域ＭＡに実装する。  
図１３に示すように、次いで、接着層ＡＤ１を介して支持基板ＳＳを第１保護層ＰＲ１及び第１配線基板１に張り付ける。これにより、第１配線基板１を、支持基板ＳＳとセルＣＥの実装領域ＭＡとで挟むことができる。  
その後、レーザを用い、基板ＳＵＢ側から絶縁基板ＩＮにレーザ光を照射する。
【００６１】
図１４に示すように、これにより、絶縁基板ＩＮから基板ＳＵＢが剥離される。  
図１０に示すように、その後、支持基板ＳＳより絶縁基板ＩＮが上側となるように製造途中のセンサＳＥを反転し、絶縁基板ＩＮの上に、第２保護層ＰＲ２を形成する。これにより、センサＳＥの製造が終了する。  
上記のように構成された第２の実施形態においても、上記第１の実施形態と同様の効果を得ることができる。第２の実施形態では、支持基板ＳＳ及びセルＣＥの実装領域ＭＡは、第１配線基板１を挟んでいるため、センサＳＥの機械的な強度を高めることができる。また、センサＳＥの薄型化を図ることができる。
【００６２】
（第３の実施形態）
次に、第３の実施形態に係るセンサ付き装置について説明する。ここでは、センサ付き装置としてＩＣカードＣＡを例に説明する。但し、本実施形態と異なり、センサ付き装置はＩＣカード以外のデバイスに適用可能である。図１５は、第３の実施形態に係るＩＣカードＣＡを示す平面図である。
【００６３】
図１５に示すように、ＩＣカードＣＡは、インレットＬＥと、２枚のオーバレイシートＯＶ１，ＯＶ２と、を備えている。インレットＬＥは、パネルＰＮＬ及び第１配線基板１を備えるセンサＳＥと、第２配線基板２と、制御部３と、を具備している。第１配線基板１は、第２配線基板２から独立して設けられている。第２配線基板２は、第１配線基板１に連結されている。制御部３は、第２配線基板２に連結されている。本実施形態において、制御部３は、第２配線基板２に実装されている。制御部３は、例えば、中央演算処理装置（ＣＰＵ）である。オーバレイシートＯＶ１，ＯＶ２は、インレットＬＥの両面を覆い、インレットＬＥを封止している。
【００６４】
図１６は、ＩＣカードＣＡを図１５の線ＸＶＩ−ＸＶＩに沿って示す断面図である。  
図１６及び図１５に示すように、インレットＬＥは、充填材ＦＩをさらに含んでいる。インレットＬＥ及びオーバレイシートＯＶ１，ＯＶ２は、例えば、熱プレスなどにより溶着されている。センサＳＥは、上記第１の実施形態のセンサを用いている。
【００６５】
検出面ＳＤと対向する側のオーバレイシートＯＶ１は、開口ＯＰを有している。開口ＯＰは、検出面ＳＤのうち、少なくとも検出領域ＤＡを露出させている。なお、開口ＯＰと対向する領域において、検出面ＳＤの上方に充填材ＦＩは存在していない。そのため、検出面ＳＤに被検出物を接触或いは接近させることができる。第１配線基板１のパッド１３は、導電材料である異方性導電膜７を介して第２配線基板２に電気的に接続され、第１配線基板１は、第２配線基板２に物理的に固定されている。  
ＩＣカードＣＡは、上記のように構成されている。
【００６６】
次に、ＩＣカードＣＡの製造方法について説明する。特に、センサＳＥの検査方法について説明する。  
図１７及び図１８に示すように、ＩＣカードＣＡの製造が開始されると、まず、パネルＰＮＬと第１配線基板１とを用意し、パネルＰＮＬに第１配線基板１を実装する。この時点で、第１配線基板１は、図１５に示した最終製品の第１配線基板１より第２方向Ｙに、一層、延出している。第１配線基板１は、分断予定線ＤＬを越えて第２方向Ｙに延出している。
【００６７】
第１配線基板１の第１端面Ｓ１Ｅとは反対側にて、絶縁層１４は接続配線１２を部分的に露出させている。上記のように、第１配線基板１を延出させ、かつ、接続配線１２を上記のように部分的に露出させることで、第１配線基板１（接続配線１２の露出部分）を、図示しない検査ボードのコネクタに接続させることができる。これにより、第１配線基板１を第２配線基板２に連結する前に、パネルＰＮＬなどのセンサＳＥを検査することができる。
【００６８】
センサＳＥの動作が異常であった場合、センサＳＥを廃棄する。  
センサＳＥの動作が正常であった場合、第１配線基板１を分断予定線ＤＬに沿って切断する。  
図１９及び図２０に示すように、これにより、小型の第１配線基板１を得ることができる。そして、第１配線基板１を分断予定線ＤＬに沿って切断することで、第１配線基板１の第２端面Ｓ２Ｅにて、接続配線１２は露出している。
【００６９】
図２１及び図１６に示すように、その後、第１配線基板１を第２配線基板２に連結する。上記のように、本実施形態では、第１配線基板１を第２配線基板２に連結する前に、第１配線基板１をパネルＰＮＬに実装することができる。そのため、第１配線基板１を第２配線基板２に連結した後に、第１配線基板１をパネルＰＮＬに実装する場合と比較して、第１配線基板１をパネルＰＮＬに容易に実装することができる。  
以降、ＩＣカードＣＡを完成させることで、ＩＣカードＣＡの製造が終了する。
【００７０】
上記のように構成された第３の実施形態においても、上記第１の実施形態と同様の効果を得ることができる。第３の実施形態では、パネルＰＮＬへの第１配線基板１の実装が容易である。また、ＩＣカードＣＡを完成させる前に、センサＳＥを検査することができる。
【００７１】
（第４の実施形態）
次に、第４の実施形態に係るセンサ付き装置について説明する。ここでも、センサ付き装置としてＩＣカードＣＡを例に説明する。図２２は、第４の実施形態に係るＩＣカードＣＡを示す断面図である。  
図２２に示すように、本実施形態のＩＣカードＣＡは、センサＳＥとして上記第２の実施形態のセンサを用いている以外、上記第３の実施形態のＩＣカードと同様に構成されている。
【００７２】
上記のように構成された第４の実施形態においても、上記第３の実施形態と同様の効果を得ることができる。第４の実施形態では、検出面ＳＤ側への第１配線基板１の出っ張りが無い分、オーバレイシートＯＶ１と検出面ＳＤとの間の隙間を小さくすることができ、オーバレイシートＯＶ１の外面側における開口ＯＰの端から検出面ＳＤまでの距離Ｄ３を、一層、短くすることができる。これにより、ＩＣカードＣＡの薄型化を図ることができる。
【００７３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。必要に応じて、複数の実施形態を組合せることも可能である。
【００７４】
例えば、図２３に示すように、第１保護層ＰＲ１は、非実装領域ＮＭＡに配置され、実装領域ＭＡに配置されていなくともよい。図中、第１保護層ＰＲ１には斜線を付している。これにより、第１配線基板１をセルＣＥに実装する際、第１配線基板１が第１保護層ＰＲ１に干渉する事態を回避することができる。
【符号の説明】
【００７５】
ＳＥ…センサ、ＰＮＬ…パネル、ＣＥ…セル、ＳＳ…支持基板、ＩＮ…絶縁基板、
ＥＬ…素子層、ＰＤ…パッド、ＥＳ…センサ電極、Ｅ１…第１電極、Ｅ２…第２電極、
Ｃ１，Ｃ２，Ｃ３…回路、Ｌ１，Ｌ２…配線、ＳＷ…スイッチング素子、
ＳＨ…シールド電極、ＰＲ１…第１保護層、ＡＤ１…接着層、ＰＲ２…第２保護層、
１…第１配線基板、１１…コア層、１２…接続配線、１３，１５…パッド、
１４…絶縁層、Ｓ１Ｅ…第１端面、Ｓ２Ｅ…第２端面、２…第２配線基板、
５，７…異方性導電膜、ＣＡ…ＩＣカード、ＯＰ…開口、ＤＬ…分断予定線、
ＭＡ…実装領域、Ｂ…境界、ＮＭＡ…非実装領域、ＤＡ…検出領域、
ＮＤＡ…非検出領域、ＳＤ…検出面、ＳＮＤ…非検出面、Ｓ１Ｍ…第１面、
Ｓ２Ｍ…第２面、Ｓ３Ｍ…第３面、Ｓ４Ｍ…第４面、Ｄ１…第１距離、Ｄ２…第２距離、
ＴＳ，ＴＩ，ＴＰ１，ＴＰ２…厚み。
【図１】
2019211906.tif 000003
【図２】
2019211906.tif 000004
【図３】
2019211906.tif 000005
【図４】
2019211906.tif 000006
【図５】
2019211906.tif 000007
【図６】
2019211906.tif 000008
【図７】
2019211906.tif 000009
【図８】
2019211906.tif 000010
【図９】
2019211906.tif 000011
【図１０】
2019211906.tif 000012
【図１１】
2019211906.tif 000013
【図１２】
2019211906.tif 000014
【図１３】
2019211906.tif 000015
【図１４】
2019211906.tif 000016
【図１５】
2019211906.tif 000017
【図１６】
2019211906.tif 000018
【図１７】
2019211906.tif 000019
【図１８】
2019211906.tif 000020
【図１９】
2019211906.tif 000021
【図２０】
2019211906.tif 000022
【図２１】
2019211906.tif 000023
【図２２】
2019211906.tif 000024
【図２３】
2019211906.tif 000025