(57)【要約】【課題】並列接続された複数のＤＣ／ＤＣコンバータの異常を検知する際、異常の原因となっている素子を特定する。【解決手段】ＤＣ／ＤＣ変換システム（１０）において、制御部３０は、二次側のプラス端子とマイナス端子間に電圧が印加された状態で、第ｉ（１≦ｉ≦ｎ）ＤＣ／ＤＣコンバータ（１ｉ）の第１スイッチング素子（Ｓ１ｉ）と、第ｊ（１≦ｊ≦ｎ，ｊ≠ｉ）ＤＣ／ＤＣコンバータ（１ｊ）の第２スイッチング素子（Ｓ２ｊ）をターンオンし、第ｉＤＣ／ＤＣコンバータ（１ｉ）の電流検出部（３ｉ）により検出される電流をもとに前記第ｉＤＣ／ＤＣコンバータ（１ｉ）の第１スイッチング素子（Ｓ１ｉ）の開放異常の有無を検知し、第ｊＤＣ／ＤＣコンバータ（１ｊ）の電流検出部（３ｊ）により検出される電流をもとに第ｊＤＣ／ＤＣコンバータ（３ｊ）の第２スイッチング素子（Ｓ２ｊ）の開放異常の有無を検知する。【選択図】図２
2019176604.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続されたｎ（ｎは２以上の整数）個のＤＣ／ＤＣコンバータと、
前記ｎ個のＤＣ／ＤＣコンバータを制御する制御部と、を備え、
各ＤＣ／ＤＣコンバータは、
一次側のプラス端子と二次側のプラス端子間に接続されるハイサイドラインと、
一次側のマイナス端子と二次側のマイナス端子間に接続されるローサイドラインと、
前記ハイサイドラインに挿入されるリアクトルと、
前記ハイサイドラインに、前記リアクトルより後段の位置に挿入される第１スイッチング素子と、
前記リアクトルと前記第１スイッチング素子の接続点と、前記ローサイドラインの間に接続される第２スイッチング素子と、
前記リアクトルに流れる電流を検出するための電流検出部と、を有し、
前記制御部は、二次側のプラス端子とマイナス端子間に電圧が印加された状態で、第ｉ（１≦ｉ≦ｎ）ＤＣ／ＤＣコンバータの第１スイッチング素子と、第ｊ（１≦ｊ≦ｎ，ｊ≠ｉ）ＤＣ／ＤＣコンバータの第２スイッチング素子をターンオンし、前記第ｉＤＣ／ＤＣコンバータの電流検出部により検出される電流をもとに前記第ｉＤＣ／ＤＣコンバータの第１スイッチング素子の開放異常の有無を検知し、前記第ｊＤＣ／ＤＣコンバータの電流検出部により検出される電流をもとに前記第ｊＤＣ／ＤＣコンバータの第２スイッチング素子の開放異常の有無を検知することを特徴とするＤＣ／ＤＣ変換システム。
【請求項２】
前記制御部は、前記第ｉＤＣ／ＤＣコンバータ及び前記第ｊＤＣ／ＤＣコンバータ以外のＤＣ／ＤＣコンバータの電流検出部により電流が検出された場合、検出された電流の向きに応じて、当該ＤＣ／ＤＣコンバータの第１スイッチング素子または第２スイッチング素子に短絡異常が発生していると判定することを特徴とする請求項１に記載のＤＣ／ＤＣ変換システム。
【請求項３】
前記制御部は、ターンオンした前記第ｉＤＣ／ＤＣコンバータの第１スイッチング素子と前記第ｊＤＣ／ＤＣコンバータの第２スイッチング素子をターンオフし、前記第ｉＤＣ／ＤＣコンバータの電流検出部により検出される電流をもとに前記第ｉＤＣ／ＤＣコンバータの第１スイッチング素子に逆並列に接続／形成されたダイオードの開放異常の有無を検知し、前記第ｊＤＣ／ＤＣコンバータの電流検出部により検出される電流をもとに前記第ｊＤＣ／ＤＣコンバータの第２スイッチング素子に逆並列に接続／形成されたダイオードの開放異常の有無を検知することを特徴とする請求項１または２に記載のＤＣ／ＤＣ変換システム。
【請求項４】
前記制御部は、二次側のプラス端子とマイナス端子間に電圧を印加する前に、前記ｎ個のＤＣ／ＤＣコンバータの第１スイッチング素子と第２スイッチング素子の全てがオフの状態で、一次側のプラス端子とマイナス端子間に電圧を印加し、各ＤＣ／ＤＣコンバータの電流検出部により検出される電流をもとに各ＤＣ／ＤＣコンバータの第２スイッチング素子及び当該第２スイッチング素子に逆並列に接続／形成されたダイオードの短絡異常の有無を検知することを特徴とする請求項１から３のいずれか１項に記載のＤＣ／ＤＣ変換システム。
【請求項５】
直流電源から供給される直流電力の電圧を変換する請求項１から４のいずれか１項に記載のＤＣ／ＤＣ変換システムと、
前記ＤＣ／ＤＣ変換システムにより電圧が変換された直流電力を、交流電力に変換するインバータと、
を備えることを特徴とする電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された複数のＤＣ／ＤＣコンバータを備えるＤＣ／ＤＣ変換システム、電力変換システムに関する。
【背景技術】
【０００２】
蓄電池等の直流電源の電圧を変換するＤＣ／ＤＣコンバータの回路構成として、低コストで高効率を実現できる非絶縁方式のチョッパ回路がある。チョッパ回路においても、スイッチング素子及びダイオードの短絡／開放故障の有無を事前に検査することが望ましい（例えば、特許文献１参照）。
【０００３】
近年、ＤＣ／ＤＣコンバータのさらなる効率向上のため、チョッパ回路を並列接続される回路構成が検討されている。並列化することにより、各チョッパ回路に流れる電流が減少し、全体として損失を低減することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−９３２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
チョッパ回路の従来の一般的な検査モードでは、検出された電圧をもとに故障の有無を判断していた。並列接続された複数のチョッパ回路の場合、検出された電圧が異常を示した場合に、どのチョッパ回路のスイッチング素子／ダイオードが故障しているかを特定することが難しい。そのため故障を検知すると、並列接続された全てのチョッパ回路を使用停止とする運用が原則となる。
【０００６】
本発明はこうした状況に鑑みなされたものであり、その目的は、並列接続された複数のＤＣ／ＤＣコンバータの異常を検知する際、異常の原因となっている素子を特定することができるＤＣ／ＤＣ変換システム、電力変換システムを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様のＤＣ／ＤＣ変換システムは、並列に接続されたｎ（ｎは２以上の整数）個のＤＣ／ＤＣコンバータと、前記ｎ個のＤＣ／ＤＣコンバータを制御する制御部と、を備える。各ＤＣ／ＤＣコンバータは、一次側のプラス端子と二次側のプラス端子間に接続されるハイサイドラインと、一次側のマイナス端子と二次側のマイナス端子間に接続されるローサイドラインと、前記ハイサイドラインに挿入されるリアクトルと、前記ハイサイドラインに、前記リアクトルより後段の位置に挿入される第１スイッチング素子と、前記リアクトルと前記第１スイッチング素子の接続点と、前記ローサイドラインの間に接続される第２スイッチング素子と、前記リアクトルに流れる電流を検出するための電流検出部と、を有する。前記制御部は、二次側のプラス端子とマイナス端子間に電圧が印加された状態で、第ｉ（１≦ｉ≦ｎ）ＤＣ／ＤＣコンバータの第１スイッチング素子と、第ｊ（１≦ｊ≦ｎ，ｊ≠ｉ）ＤＣ／ＤＣコンバータの第２スイッチング素子をターンオンし、前記第ｉＤＣ／ＤＣコンバータの電流検出部により検出される電流をもとに前記第ｉＤＣ／ＤＣコンバータの第１スイッチング素子の開放異常の有無を検知し、前記第ｊＤＣ／ＤＣコンバータの電流検出部により検出される電流をもとに前記第ｊＤＣ／ＤＣコンバータの第２スイッチング素子の開放異常の有無を検知する。
【発明の効果】
【０００８】
本発明によれば、並列接続された複数のＤＣ／ＤＣコンバータの異常を検知する際、異常の原因となっている素子を特定することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係る電力変換システムの構成を説明するための図である。
【図２】本発明の実施の形態に係るＤＣ／ＤＣコンバータシステムの構成例を示す図である。
【図３】本発明の実施の形態に係る故障検知モードの処理の流れを示すフローチャートである。
【図４】第１ローサイドスイッチング素子／第１ローサイドダイオードが短絡故障している場合に流れる電流の経路を示す図である。
【図５】ｉ（ｉ＝１）列のハイサイドスイッチング素子と、ｊ（ｊ＝ｎ）列のローサイドスイッチング素子がオン状態のときに流れる電流の経路を示す図である。
【図６】ｉ（ｉ＝１）列のハイサイドスイッチング素子と、ｊ（ｊ＝ｎ）列のローサイドスイッチング素子がターンオフした後に流れる電流の経路を示す図である。
【図７】ｉ列とｊ列の必要最低限の組み合わせの一例を示す図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の実施の形態に係る電力変換システム１の構成を説明するための図である。電力変換システム１は、直流電源から供給される直流電力を交流電力に変換し、変換した交流電力を商用電力系統（以下、単に系統３という）又は交流負荷に出力する。直流電源には例えば、蓄電部２を使用することができる。蓄電部２は、電力を充放電可能であり、リチウムイオン蓄電池、ニッケル水素蓄電池、鉛蓄電池、電気二重層キャパシタ、リチウムイオンキャパシタ等を含む。以下、本実施の形態では直流電源に、リチウムイオン蓄電池を含む蓄電部２を使用する例を想定する。なお直流電源に、蓄電部２以外の分散型電源（例えば、太陽電池、燃料電池など）を使用することも可能である。
【００１１】
電力変換システム１は、並列接続された複数のＤＣ／ＤＣコンバータ１１−１ｎ、インバータ２０及び制御部（不図示）を備える。複数のＤＣ／ＤＣコンバータ１１−１ｎとインバータ間は、直流バスＢ１で接続される。直流バスＢ１には、直流バスＢ１の電圧を平滑化するためのコンデンサＣ１が接続される。一般的に、直流バスＢ１に接続されるコンデンサＣ１には電解コンデンサが使用される。
【００１２】
複数のＤＣ／ＤＣコンバータ１１−１ｎは、蓄電部２と直流バスＢ１の間に接続され、蓄電部２を充放電する双方向コンバータである。複数のＤＣ／ＤＣコンバータ１１−１ｎは、蓄電部２から放電される直流電力の電圧を昇圧して、昇圧した直流電力を直流バスＢ１に出力する。また複数のＤＣ／ＤＣコンバータ１１−１ｎは、直流バスＢ１の直流電力の電圧を降圧して、降圧した直流電力を蓄電部２に充電する。
【００１３】
インバータ２０は双方向インバータであり、直流バスＢ１から入力される直流電力を交流電力に変換し、変換した交流電力を系統３に出力する。またインバータ２０は、系統３から供給される交流電力を直流電力に変換し、変換した直流電力を直流バスＢ１に出力する。
【００１４】
図２は、本発明の実施の形態に係るＤＣ／ＤＣコンバータシステム１０の構成例を示す図である。ＤＣ／ＤＣコンバータシステム１０は、並列接続されたｎ（ｎは２以上の整数）個のＤＣ／ＤＣコンバータ１１−１ｎ、及び制御部３０を備える。以下、並列接続されたｎ個のＤＣ／ＤＣコンバータ１１−１ｎの蓄電部２側を一次電源側、インバータ２０側を二次電源側とする。
【００１５】
制御部３０は、複数のＤＣ／ＤＣコンバータ１１−１ｎを制御する。なお複数のＤＣ／ＤＣコンバータ１１−１ｎと、インバータ２０の制御は、それぞれ独立した制御部により実行されてもよいし、同一の制御部により実行されてもよい。後者の場合、図２の制御部３０はインバータ２０の制御も兼ねる。
【００１６】
制御部３０は、ハードウェア資源とソフトウェア資源の協働、またはハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
【００１７】
第１ＤＣ／ＤＣコンバータ１１は昇降圧チョッパ回路であり、第１リアクトルＬ１、第１ハイサイドスイッチング素子Ｓ１１、第１ローサイドスイッチング素子Ｓ２１及び第１電流検出部３１を含む。第１リアクトルＬ１は、一次電源側のプラス端子と二次電源側のプラス端子間を結ぶハイサイドラインに挿入される。第１ハイサイドスイッチング素子Ｓ１１はハイサイドラインに、第１リアクトルＬ１より後段の位置に挿入される。第１ローサイドスイッチング素子Ｓ２１は、第１リアクトルＬ１と第１ハイサイドスイッチング素子Ｓ１１の接続点と、一次電源側のマイナス端子と二次電源側のマイナス端子間を結ぶローサイドラインとの間に接続される。即ち、第１ハイサイドスイッチング素子Ｓ１１と第２ハイサイドスイッチング素子Ｓ１２は、ハイサイドラインとローサイドライン間に直列に接続される。
【００１８】
第１ハイサイドスイッチング素子Ｓ１１には、第１ハイサイドダイオードＤ１１が逆並列に接続／形成される。第１ローサイドスイッチング素子Ｓ２１には、第１ローサイドダイオードＤ２１が逆並列に接続／形成される。図２に示す例では、第１ハイサイドスイッチング素子Ｓ１１及び第１ローサイドスイッチング素子Ｓ２１に、ＮＰＮトランジスタを使用する例を示している。
【００１９】
より具体的には、第１ハイサイドスイッチング素子Ｓ１１のコレクタがハイサイドラインに接続され、第１ハイサイドスイッチング素子Ｓ１１のエミッタと第１ローサイドスイッチング素子Ｓ２１のコレクタが接続され、第１ローサイドスイッチング素子Ｓ２１のエミッタがローサイドラインに接続される。第１ハイサイドスイッチング素子Ｓ１１及び第２ハイサイドスイッチング素子Ｓ１２のベースは、制御部３０からの駆動信号（ベース電流）によりオン／オフ制御される。第１ハイサイドスイッチング素子Ｓ１１及び第１ローサイドスイッチング素子Ｓ２１に、エミッタ側をアノード、コレクタ側をカソードとする第１ハイサイドダイオードＤ１１及び第１ローサイドダイオードＤ２１がそれぞれ、並列に接続される。
【００２０】
なお第１ハイサイドスイッチング素子Ｓ１１及び第１ローサイドスイッチング素子Ｓ２１に、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用してもよい。その場合、第１ハイサイドスイッチング素子Ｓ１１のドレインがハイサイドラインに接続され、第１ハイサイドスイッチング素子Ｓ１１のソースと第１ローサイドスイッチング素子Ｓ２１のドレインが接続され、第１ローサイドスイッチング素子Ｓ２１のソースがローサイドラインに接続される。第１ハイサイドスイッチング素子Ｓ１１及び第２ハイサイドスイッチング素子Ｓ１２のゲートは、制御部３０からの駆動信号（ゲート電圧）によりオン／オフ制御される。ＮチャネルＭＯＳＦＥＴを使用する場合、第１ハイサイドダイオードＤ１１及び第１ローサイドダイオードＤ２１として、ソースからドレイン方向に形成される寄生ダイオードを利用することができる。
【００２１】
なお第１ハイサイドスイッチング素子Ｓ１１及び第１ローサイドスイッチング素子Ｓ２１に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用してもよい。この場合、バイポーラトランジスタを使用する場合と同様に、第１ハイサイドスイッチング素子Ｓ１１及び第１ローサイドスイッチング素子Ｓ２１に、エミッタ側をアノード、コレクタ側をカソードとする第１ハイサイドダイオードＤ１１及び第１ローサイドダイオードＤ２１がそれぞれ、並列に接続される。
【００２２】
第１電流検出部３１は、第１リアクトルＬ１に流れる電流を検出して、検出した電流値を制御部３０に出力する。第１電流検出部３１には例えば、ＣＴセンサを使用することができる。ＣＴセンサは、ハイサイドライン上の、第１リアクトルＬ１と同じ電流が流れる位置に設置される。具体的には、一次電源側のプラス端子に接続されたハイサイドライン上において、他のＤＣ／ＤＣコンバータ１２−１ｎとの分岐点と、第１ハイサイドスイッチング素子Ｓ１１と第１ローサイドスイッチング素子Ｓ２１との接続点との間の範囲に設置される。
【００２３】
制御部３０は、一次電源側から入力される電圧を昇圧して二次電源側に出力する場合、第１ハイサイドスイッチング素子Ｓ１１をオフ状態に固定して、第１ローサイドスイッチング素子Ｓ２１を、昇圧率に応じたデューティ比でＰＷＭ駆動する。昇圧中は、第１ハイサイドダイオードＤ１１が、第１ローサイドスイッチング素子Ｓ２１がオンの期間に第１リアクトルＬ１に蓄えられたエネルギを、第１ローサイドスイッチング素子Ｓ２１がオフの期間に二次電源側に伝達する転流ダイオードとして機能する。
【００２４】
制御部３０は、二次電源側から入力される電圧を降圧して一次電源側に出力する場合、第１ローサイドスイッチング素子Ｓ２１をオフ状態に固定して、第１ハイサイドスイッチング素子Ｓ１１を、降圧率に応じたデューティ比でＰＷＭ駆動する。降圧中は、第１ローサイドダイオードＤ２１が、第１ハイサイドスイッチング素子Ｓ１１がオンの期間に第１リアクトルＬ１に蓄えられたエネルギを第１ハイサイドスイッチング素子Ｓ１１がオフの期間に、一次電源側に伝達する転流ダイオードとして機能する。
【００２５】
第２ＤＣ／ＤＣコンバータ１２−第ｎＤＣ／ＤＣコンバータ１ｎの構成は、第１ＤＣ／ＤＣコンバータ１１の構成と同様であるため説明を省略する。一次電源側のプラス端子と、複数のＤＣ／ＤＣコンバータ１１−１２の分岐点間のハイサイドラインに、ＤＣリレーＲＹ１が挿入される。なおＤＣリレーＲＹ１は、スイッチの一例であり、リレーの代わりに半導体スイッチを使用してもよい。
【００２６】
図３は、本発明の実施の形態に係る故障検知モードの処理の流れを示すフローチャートである。本故障検知モードによる検知対象は、第１ハイサイドスイッチング素子Ｓ１１−第ｎハイサイドスイッチング素子Ｓ１ｎ、第１ローサイドスイッチング素子Ｓ２１−第ｎローサイドスイッチング素子Ｓ２ｎ、第１ハイサイドダイオードＤ１１−第ｎハイサイドダイオードＤ１ｎ、及び第１ローサイドダイオードＤ２１−第ｎローサイドダイオードＤ２ｎである。本故障検知モードは例えば、電力変換システム１の起動時に実行される。
【００２７】
制御部３０は、第１ＤＣ／ＤＣコンバータ１１−第ｎＤＣ／ＤＣコンバータ１ｎに含まれる第１ハイサイドスイッチング素子Ｓ１１−第ｎハイサイドスイッチング素子Ｓ１ｎ、及び第１ローサイドスイッチング素子Ｓ２１−第ｎローサイドスイッチング素子Ｓ２ｎの全てがオフの状態で、ＤＣリレーＲＹ１をターンオンする（Ｓ３０）。これにより、第１ＤＣ／ＤＣコンバータ１１−第ｎＤＣ／ＤＣコンバータ１ｎに、一次側電源から電圧が印加される。
【００２８】
二次側は絶縁状態であってもよいし、導通状態であってもよい。二次側電源の電圧は一次側電源の電圧より高いため基本的に、一次側電源から第１ハイサイドダイオードＤ１１−第ｎハイサイドダイオードＤ１ｎを介して二次側電源に電流が流れることはない。第１ローサイドスイッチング素子Ｓ２１−第ｎローサイドスイッチング素子Ｓ２ｎ及び第１ローサイドダイオードＤ２１−第ｎローサイドダイオードＤ２ｎのいずれかが導通している場合、導通しているローサイドスイッチング素子／ローサイドダイオードを介して一次側電源のプラス端子からマイナス端子に電流が流れる。
【００２９】
制御部３０は、第１電流検出部３１−第ｎ電流検出部３ｎから検出電流をそれぞれ取得する。上述のように第１ローサイドスイッチング素子Ｓ２１−第ｎローサイドスイッチング素子Ｓ２ｎがオフに制御されているため、第１ローサイドスイッチング素子Ｓ２１−第ｎローサイドスイッチング素子Ｓ２ｎ及び第１ローサイドダイオードＤ２１−第ｎローサイドダイオードＤ２ｎが短絡故障が発生していなければ、第１リアクトルＬ１−第ｎリアクトルＬｎのいずれにも電流は流れず、第１電流検出部３１−第ｎ電流検出部３ｎの検出電流は全て実質的に０［Ａ］になる筈である。
【００３０】
これに対して、第１ローサイドスイッチング素子Ｓ２１−第ｎローサイドスイッチング素子Ｓ２ｎ及び第１ローサイドダイオードＤ２１−第ｎローサイドダイオードＤ２ｎのいずれかに短絡故障が発生している場合、短絡故障しているローサイドスイッチング素子／ローサイドダイオードを介して電流が流れる。従って、短絡故障しているローサイドスイッチング素子／ローサイドダイオードを含む列の電流検出部の検出電流は、実質的に０［Ａ］以外の値になる。
【００３１】
図４は、第１ローサイドスイッチング素子Ｓ２１／第１ローサイドダイオードＤ２１が短絡故障している場合に流れる電流の経路を示す図である。この場合、第１電流検出部３１により正方向の電流が検出される。
【００３２】
図３に戻る。全ての列の第１電流検出部３１−第ｎ電流検出部３ｎの検出電流が実質的に０［Ａ］でない場合（Ｓ３１のＮ）、制御部３０は電流が流れた列の検出電流が正の値であるか否か判定する（Ｓ３２）。正の値である場合（Ｓ３２のＹ）、制御部３０は電流が流れた列のローサイドスイッチング素子／ローサイドダイオードに短絡故障ありと判定する（Ｓ３３）。電流が流れた列の検出電流が負の値である場合（Ｓ３２のＮ）、制御部３０は、スイッチング素子及びダイオード以外の要因による異常発生と判定する（Ｓ３４）。例えば、サージ電圧により逆方向の電流が流れた等の要因が考えられる。
【００３３】
ステップＳ３１において、全ての列の第１電流検出部３１−第ｎ電流検出部３ｎの検出電流が実質的に０［Ａ］である場合（Ｓ３１のＹ）、制御部３０はＤＣリレーＲＹ１をターンオフする（Ｓ３５）。なお一次側電源のオン／オフを、手動スイッチで切り替える構成でもよい。
【００３４】
次に制御部３０は、二次側電源が導通した状態で、ｉ（１≦ｉ≦ｎ）列のハイサイドスイッチング素子と、ｊ（１≦ｊ≦ｎ，ｊ≠ｉ）列のローサイドスイッチング素子をターンオンする（Ｓ３６）。これにより、二次側電源のプラス端子→ｉ列のハイサイドスイッチング素子→ｉ列のリアクトル→ｊ列のリアクトル→ｊ列のローサイドスイッチング素子→二次側電源のマイナス端子の経路で電流が流れる。
【００３５】
図５は、ｉ（ｉ＝１）列のハイサイドスイッチング素子Ｓ２１と、ｊ（ｊ＝ｎ）列のローサイドスイッチング素子Ｓ２ｎがオン状態のときに流れる電流の経路を示す図である。この状態では、第１電流検出部３１により負方向の電流が検出され、第ｎ電流検出部３ｎにより正方向の電流が検出される。
【００３６】
図３に戻る。ｉ列及びｊ列の電流検出部の検出電流が実質的に０［Ａ］である場合（Ｓ３７のＮ）、制御部３０は、ｉ列のハイサイドスイッチング素子／ｊ列のローサイドスイッチング素子に開放故障ありと判定する（Ｓ３８）。ｉ列及びｊ列の電流検出部の検出電流が実質的に０［Ａ］でない場合（Ｓ３７のＹ）、制御部３０は、別の列の検出電流に、実質的に０［Ａ］でない検出電流が含まれるか否か判定する（Ｓ３９）。
【００３７】
別の列に実質的に０［Ａ］でない検出電流が存在する場合（Ｓ３９のＹ）、電流が流れた列の検出電流が正の値であるか否か判定する（Ｓ３１０）。正の値である場合（Ｓ３１０のＹ）、制御部３０は電流が流れた列のローサイドスイッチング素子／ローサイドダイオードに短絡故障ありと判定する（Ｓ３１１）。負の値である場合（Ｓ３１０のＮ）、制御部３０は電流が流れた列のハイサイドスイッチング素子／ハイサイドダイオードに短絡故障ありと判定する（Ｓ３１２）。
【００３８】
別の列に実質的に０［Ａ］でない検出電流が存在しない場合（Ｓ３９のＮ）、制御部３０は、ｉ列のハイサイドスイッチング素子と、ｊ列のローサイドスイッチング素子をターンオフする（Ｓ３１３）。ｉ列のハイサイドスイッチング素子とｊ列のローサイドスイッチング素子がターンオフされた状態において、ｉ列のリアクトルとｊ列のリアクトルは、これまでに蓄えたエネルギを、これまでと同じ方向の電流として流すように動作する。従って、二次側電源のマイナス端子→ｉ列のローサイドダイオード→ｉ列のリアクトル→ｊ列のリアクトル→ｊ列のハイサイドダイオード→二次側電源のプラス端子の経路で電流が流れる。
【００３９】
図６は、ｉ（ｉ＝１）列のハイサイドスイッチング素子Ｓ２１と、ｊ（ｊ＝ｎ）列のローサイドスイッチング素子Ｓ２ｎがターンオフした後に流れる電流の経路を示す図である。この状態でも、第１電流検出部３１により負方向の電流が検出され、第ｎ電流検出部３ｎにより正方向の電流が検出される。
【００４０】
図３に戻る。ｉ列及びｊ列の電流検出部の検出電流が実質的に０［Ａ］である場合（Ｓ３１４のＮ）、制御部３０は、ｉ列のハイサイドダイオード／ｊ列のローサイドダイオードに開放故障ありと判定する（Ｓ３１５）。ｉ列及びｊ列の電流検出部の検出電流が実質的に０［Ａ］でない場合（Ｓ３１４のＹ）、制御部３０は、ｉ列とｊ列の組み合わせを変更する（Ｓ３１６）。予め準備された全通りの組み合わせの故障検知が終了すると（Ｓ３１７のＹ）、故障検知モードが終了となる。予め準備された全通りの組み合わせの故障検知が終了していない場合（Ｓ３１７のＮ）、ステップＳ３６に遷移し、新たな組み合わせで故障検知を継続する。
【００４１】
上述した、ハイサイドスイッチング素子をオンするｉ列と、ローサイドスイッチング素子をオフするｊ列の組み合わせは、総当たりの組み合わせが準備されてもよいし、必要最低限の組み合わせが準備されてもよい。
【００４２】
図７は、ｉ列とｊ列の必要最低限の組み合わせの一例を示す図である。第１列のハイサイドスイッチング素子がオン及び第２列のローサイドスイッチング素子がオフの組み合わせ、第１列のハイサイドスイッチング素子がオン及び第３列のローサイドスイッチング素子がオフの組み合わせ、・・・、第１列のハイサイドスイッチング素子がオン及び第ｎ列のローサイドスイッチング素子がオフの組み合わせで故障検知を実行する。これにより、第１列のハイサイドスイッチング素子とハイサイドダイオード、第２列−第ｎ列のローサイドスイッチング素子と第２列−第ｎ列のローサイドダイオードの故障の有無を判定することができる。
【００４３】
上記組み合わせの故障検知の結果が全て正常な場合、以下の故障検知に進む。第２列のハイサイドスイッチング素子がオン及び第３列のローサイドスイッチング素子がオフの組み合わせで故障検知を実行する。この故障検知の結果が正常な場合、前段階で第３列のローサイドスイッチング素子が正常と判定されているため、第２列のハイサイドスイッチング素子を正常と判定することができる。以下、第２列のハイサイドスイッチング素子がオン及び第１列のローサイドスイッチング素子がオフの組み合わせ、第３列のハイサイドスイッチング素子がオン及び第１列のローサイドスイッチング素子がオフの組み合わせ、・・・、第ｎ列のハイサイドスイッチング素子がオン及び第１列のローサイドスイッチング素子がオフの組み合わせで故障検知を実行する。これにより、第２列−第ｎ列のハイサイドスイッチング素子と第２列−第ｎ列のハイサイドダイオードの故障の有無を判定することができる。
【００４４】
以上説明したように本実施の形態によれば、並列接続された複数のＤＣ／ＤＣコンバータ１１−１ｎにおいて、複数のスイッチパターンで電流を流し、検出された電流をもとにスイッチング素子／ダイオードの故障の有無を判定する。これにより、どのＤＣ／ＤＣコンバータのどのスイッチング素子／ダイオードが開放／短絡故障しているかを特定することができる。
【００４５】
また、一次側電源を導通させることにより、ローサイドスイッチング素子及びローサイドダイオードの短絡故障の有無を先に検知する。これにより、二次側電源を導通させる際に、ｉ列のハイサイドスイッチング素子／ハイサイドダイオードに過電圧が発生することを防止することができる。ｉ列のローサイドスイッチング素子／ローサイドダイオードが短絡故障している状態で、ｉ列のハイサイドスイッチング素子をターンオンすると、ｉ列の第１スイッチング素子と第２スイッチング素子間に貫通電流が流れる。二次側電源の電圧は一次側電源の電圧より高いため、ｉ列のハイサイドスイッチング素子／ハイサイドダイオードに耐圧オーバが発生しやすくなる。この点、ローサイドスイッチング素子及びローサイドダイオードの短絡故障が発生していないことを先に確認することにより、当該耐圧オーバを防止することができる。
【００４６】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４７】
上記図２に示した回路構成では、並列接続された複数のＤＣ／ＤＣコンバータ１１−１ｎの一次側を共通にオン／オフするＤＣリレーＲＹ１を用いる例を説明した。この点、ＤＣリレーを各ＤＣ／ＤＣコンバータ１１−１ｎの入力と出力にそれぞれ設置してもよい。この場合、ローサイドスイッチング素子及びローサイドダイオードの短絡故障の有無を、列ごとに行うことができる。また制御部３０は、複数のＤＣ／ＤＣコンバータ１１−１ｎの通常動作時において、複数のＤＣ／ＤＣコンバータ１１−１ｎの位相をずらした運転が可能となる。
【００４８】
上記図３のステップＳ３８において、ｉ列のハイサイドスイッチング素子／ｊ列のローサイドスイッチング素子に開放故障ありと判定した場合、制御部３０は、ｉ列のハイサイドスイッチング素子のオンを、別の列のハイサイドスイッチング素子のオンに変更することにより、ｉ列のハイサイドスイッチング素子及びｊ列のローサイドスイッチング素子のどちらに開放故障が発生しているかを特定することができる。この状態で電流が流れなくなれば、ｉ列のハイサイドスイッチング素子に開放故障が発生していると特定することができる。反対に、電流が流れれば、ｊ列のローサイドスイッチング素子に開放故障が発生していると特定することができる。また、ｉ列のハイサイドスイッチング素子のオンを、別の列のハイサイドスイッチング素子のオンに変更する代わりに、ｊ列のローサイドスイッチング素子のオンを、別の列のローサイドスイッチング素子のオンに変更しても同様に、ｉ列のハイサイドスイッチング素子及びｊ列のローサイドスイッチング素子のどちらに開放故障が発生しているかを特定することができる。
【００４９】
上記図３のステップＳ３１５において、ｉ列のハイサイドダイオード／ｊ列のローサイドダイオードに開放故障ありと判定した場合、制御部３０は、ｉ列のハイサイドスイッチング素子を再度、ターンオンすることにより、ｉ列のハイサイドダイオード及びｊ列のローサイドダイオードのどちらに開放故障が発生しているかを特定することができる。この状態で電流が流れ出せば、ｉ列のハイサイドダイオードに開放故障が発生していると特定することができる。反対に、電流が流れなければ、ｊ列のローサイドダイオードに開放故障が発生していると特定することができる。また、ｉ列のハイサイドスイッチング素子を再度、ターンオンする代わりに、ｊ列のローサイドスイッチング素子を再度、ターンオンしても同様に、ｉ列のハイサイドダイオード及びｊ列のローサイドダイオードのどちらに開放故障が発生しているかを特定することができる。
【００５０】
なお、実施の形態は、以下の項目によって特定されてもよい。
【００５１】
［項目１］
並列に接続されたｎ（ｎは２以上の整数）個のＤＣ／ＤＣコンバータ（１１−１ｎ）と、
前記ｎ個のＤＣ／ＤＣコンバータ（１１−１ｎ）を制御する制御部（３０）と、を備え、
各ＤＣ／ＤＣコンバータ（１１−１ｎ）は、
一次側のプラス端子と二次側のプラス端子間に接続されるハイサイドラインと、
一次側のマイナス端子と二次側のマイナス端子間に接続されるローサイドラインと、
前記ハイサイドラインに挿入されるリアクトル（Ｌ１−Ｌｎ）と、
前記ハイサイドラインに、前記リアクトル（Ｌ１−Ｌｎ）より後段の位置に挿入される第１スイッチング素子（Ｓ１１−Ｓ１ｎ）と、
前記リアクトル（Ｌ１−Ｌｎ）と前記第１スイッチング素子（Ｓ１１−Ｓ１ｎ）の接続点と、前記ローサイドラインの間に接続される第２スイッチング素子（Ｓ２１−Ｓ２ｎ）と、
前記リアクトル（Ｌ１−Ｌｎ）に流れる電流を検出するための電流検出部（３１−３ｎ）と、を有し、
前記制御部（３０）は、二次側のプラス端子とマイナス端子間に電圧が印加された状態で、第ｉ（１≦ｉ≦ｎ）ＤＣ／ＤＣコンバータ（１ｉ）の第１スイッチング素子（Ｓ１ｉ）と、第ｊ（１≦ｊ≦ｎ，ｊ≠ｉ）ＤＣ／ＤＣコンバータ（１ｊ）の第２スイッチング素子（Ｓ２ｊ）をターンオンし、前記第ｉＤＣ／ＤＣコンバータ（１ｉ）の電流検出部（３ｉ）により検出される電流をもとに前記第ｉＤＣ／ＤＣコンバータ（１ｉ）の第１スイッチング素子（Ｓ１ｉ）の開放異常の有無を検知し、前記第ｊＤＣ／ＤＣコンバータ（１ｊ）の電流検出部（３ｊ）により検出される電流をもとに前記第ｊＤＣ／ＤＣコンバータ（１ｊ）の第２スイッチング素子（Ｓ２ｊ）の開放異常の有無を検知することを特徴とするＤＣ／ＤＣ変換システム（１０）。
これによれば、第ｉＤＣ／ＤＣコンバータ（１ｉ）の第１スイッチング素子（Ｓ１ｉ）の開放異常の有無、及び第ｊＤＣ／ＤＣコンバータ（１ｊ）の第２スイッチング素子（Ｓ２ｊ）の開放異常の有無を検知することができる。
［項目２］
前記制御部（３０）は、前記第ｉＤＣ／ＤＣコンバータ（１ｉ）及び前記第ｊＤＣ／ＤＣコンバータ（１ｊ）以外のＤＣ／ＤＣコンバータの電流検出部により電流が検出された場合、検出された電流の向きに応じて、当該ＤＣ／ＤＣコンバータの第１スイッチング素子または第２スイッチング素子に短絡異常が発生していると判定することを特徴とする項目１に記載のＤＣ／ＤＣ変換システム（１０）。
これによれば、第ｉＤＣ／ＤＣコンバータ（１ｉ）及び第ｊＤＣ／ＤＣコンバータ（１ｊ）以外のＤＣ／ＤＣコンバータのスイッチング素子の短絡異常の有無を検知することができる。
［項目３］
前記制御部（３０）は、ターンオンした前記第ｉＤＣ／ＤＣコンバータ（１ｉ）の第１スイッチング素子（Ｓ１ｉ）と前記第ｊＤＣ／ＤＣコンバータ（１ｊ）の第２スイッチング素子（Ｓ２ｊ）をターンオフし、前記第ｉＤＣ／ＤＣコンバータ（１ｉ）の電流検出部（３ｉ）により検出される電流をもとに前記第ｉＤＣ／ＤＣコンバータ（１ｉ）の第１スイッチング素子（Ｓ１ｉ）に逆並列に接続／形成されたダイオード（Ｄ１ｉ）の開放異常の有無を検知し、前記第ｊＤＣ／ＤＣコンバータ（１ｊ）の電流検出部（３ｊ）により検出される電流をもとに前記第ｊＤＣ／ＤＣコンバータ（１ｊ）の第２スイッチング素子（Ｓ２ｊ）に逆並列に接続／形成されたダイオード（Ｄ２ｊ）の開放異常の有無を検知することを特徴とする項目１または２に記載のＤＣ／ＤＣ変換システム（１０）。
これによれば、第ｉＤＣ／ＤＣコンバータ（１ｉ）の第１スイッチング素子（Ｓ１ｉ）に逆並列に接続／形成されたダイオード（Ｄ１ｉ）、及び第ｊＤＣ／ＤＣコンバータ（１ｊ）の第２スイッチング素子（Ｓ２ｊ）に逆並列に接続／形成されたダイオード（Ｄ２ｊ）の開放異常の有無を検知することができる。
［項目４］
前記制御部（３０）は、二次側のプラス端子とマイナス端子間に電圧を印加する前に、前記ｎ個のＤＣ／ＤＣコンバータ（１１−１ｎ）の第１スイッチング素子（Ｓ１１−Ｓ１ｎ）と第２スイッチング素子（Ｓ２１−Ｓ２ｎ）の全てがオフの状態で、一次側のプラス端子とマイナス端子間に電圧を印加し、各ＤＣ／ＤＣコンバータ（１１−１ｎ）の電流検出部（３１−３ｎ）により検出される電流をもとに各ＤＣ／ＤＣコンバータ（１１−１ｎ）の第２スイッチング素子（Ｓ２１−Ｓ２ｎ）及び当該第２スイッチング素子（Ｓ２１−Ｓ２ｎ）に逆並列に接続／形成されたダイオード（Ｄ２１−Ｄ２ｎ）の短絡異常の有無を検知することを特徴とする項目１から３のいずれか１項に記載のＤＣ／ＤＣ変換システム（１０）。
これによれば、第２スイッチング素子（Ｓ２１−Ｓ２ｎ）及び当該第２スイッチング素子（Ｓ２１−Ｓ２ｎ）に逆並列に接続／形成されたダイオード（Ｄ２１−Ｄ２ｎ）の短絡異常の有無を検知することができる。
［項目５］
直流電源（２）から供給される直流電力の電圧を変換する項目１から４のいずれか１項に記載のＤＣ／ＤＣ変換システム（１０）と、
前記ＤＣ／ＤＣ変換システム（１０）により電圧が変換された直流電力を、交流電力に変換するインバータ（２０）と、
を備えることを特徴とする電力変換システム（１）。
これによれば、並列接続された複数のＤＣ／ＤＣコンバータ（１１−１ｎ）の異常を検知する際、異常の原因となっている素子を特定することができる電力変換システム（１）を構築することができる。
【符号の説明】
【００５２】
１  電力変換システム、  ２  蓄電部、  ３  系統、  １０  ＤＣ／ＤＣコンバータシステム、  １１−１ｎ  ＤＣ／ＤＣコンバータ、  ２０  インバータ、  ３０  制御部、  ３１−３ｎ  電流検出部、  Ｌ１−Ｌｎ  リアクトル、  Ｓ１１−Ｓ１ｎ  第ｎハイサイドスイッチング素子、  Ｓ２１−Ｓ２ｎ  第ｎローサイドスイッチング素子、  Ｄ１１−Ｄ１ｎ  ハイサイドダイオード、  Ｄ２１−Ｄ２ｎ  ローサイドダイオード、  Ｂ１  直流バス、  Ｃ１  コンデンサ、  ＲＹ１  ＤＣリレー。
【図１】
2019176604.tif 000003
【図２】
2019176604.tif 000004
【図３】
2019176604.tif 000005
【図４】
2019176604.tif 000006
【図５】
2019176604.tif 000007
【図６】
2019176604.tif 000008
【図７】
2019176604.tif 000009