(57)【要約】【課題】既存の試験シナリオを流用して、類似機種の試験を行えるようにする。【解決手段】試験シナリオ生成装置３０は、試験手順と出力値の期待値とが定義された試験シナリオ５１が複数の試験装置２０を対象として実施され出力された複数の出力結果５２において差分がある差分箇所を特定する。試験シナリオ生成装置３０は、差分箇所に対応する試験シナリオ５１における対応箇所を可変部として特定する。試験シナリオ生成装置３０は、試験シナリオにおける可変部を変数に変換して可変シナリオ５３を生成する。【選択図】図１
2019101723.tif 000002
【特許請求の範囲】
【請求項１】
試験手順と出力値の期待値とが定義された試験シナリオが複数の試験装置を対象として実施され出力された複数の出力結果において差分がある差分箇所を特定する差分特定部と、
前記差分特定部によって特定された前記差分箇所に対応する前記試験シナリオにおける対応箇所を可変部として特定する可変箇所特定部と、
前記可変箇所特定部によって特定された前記試験シナリオにおける前記可変部を変数に変換して可変シナリオを生成するシナリオ生成部と
を備える試験シナリオ生成装置。
【請求項２】
前記試験シナリオ生成装置は、さらに、
前記複数の試験装置それぞれを対象の試験装置として、前記複数の出力結果のうち前記対象の試験装置を対象とした場合に出力された出力結果における前記差分箇所の値を、前記対象の試験装置の識別子と対応付けて記憶した対応情報データベースを生成するデータベース生成部
を備える請求項１に記載の試験シナリオ生成装置。
【請求項３】
前記シナリオ生成部は、前記複数の試験装置のうちのある試験装置を生成対象装置として、前記対応情報データベースにおいて前記生成対象装置の識別子と対応付けて記憶された値を、前記可変シナリオにおける変数に設定した適合シナリオを生成する
請求項２に記載の試験シナリオ生成装置。
【請求項４】
前記試験シナリオ生成装置は、さらに、
前記複数の試験装置とは異なる他の試験装置についての設計データから、前記可変部についての値を抽出して、前記他の試験装置の識別子と抽出された値とを対応付けて前記対応情報データベースに格納する情報格納部と
を備える請求項２又は３に記載の試験シナリオ生成装置。
【請求項５】
複数の試験装置と、試験シナリオ生成装置とを備える試験システムであり、
前記試験シナリオ生成装置は、
試験手順と出力値の期待値とが定義された試験シナリオが前記複数の試験装置で実行され出力された複数の出力結果において差分がある差分箇所を特定する差分特定部と、
前記差分特定部によって特定された前記差分箇所に対応する前記試験シナリオにおける対応箇所を可変部として特定する可変箇所特定部と、
前記可変箇所特定部によって特定された前記試験シナリオにおける前記可変部を変数に変換して可変シナリオを生成するシナリオ生成部と
を備え、
前記複数の試験装置それぞれは、前記シナリオ生成部によって生成された可変シナリオにおける前記変数に値が設定された試験シナリオを実行する試験システム。
【請求項６】
差分特定部が、試験手順と出力値の期待値とが定義された試験シナリオが複数の試験装置を対象として実施され出力された複数の出力結果において差分がある差分箇所を特定し、
可変箇所特定部が、前記差分箇所に対応する前記試験シナリオにおける対応箇所を可変部として特定し、
シナリオ生成部が、前記試験シナリオにおける前記可変部を変数に変換して可変シナリオを生成する試験シナリオ生成方法。
【請求項７】
試験手順と出力値の期待値とが定義された試験シナリオが複数の試験装置を対象として実施され出力された複数の出力結果において差分がある差分箇所を特定する差分特定処理と、
前記差分特定処理によって特定された前記差分箇所に対応する前記試験シナリオにおける対応箇所を可変部として特定する可変箇所特定処理と、
前記可変箇所特定処理によって特定された前記試験シナリオにおける前記可変部を変数に変換して可変シナリオを生成するシナリオ生成処理と
をコンピュータに実行させる試験シナリオ生成プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、製品開発工程における試験を支援する技術に関する。
【背景技術】
【０００２】
製品開発工程における試験は、製品が決められた仕様通りに動作するかどうかを検証する作業である。試験は、試験仕様書で定義された試験手順と出力値の期待値とに基づき実施される。
試験を機械的に行うための従来技術として、試験手順と出力値の期待値とを形式的に記述した試験シナリオを作成することにより、自動で試験を行う方法が存在する。自動で試験を行う方法には、試験手順と試験に使う値とを分けて試験するデータ駆動試験がある。
【０００３】
特許文献１には、既存の試験シナリオを流用して装置の再試験を実施することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−６００５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
データ駆動試験は、類似機種の開発工程における試験といった、試験手順は同じだが出力結果が異なる場合に適用することにより効果的に試験を行うことができるようになる。しかし、試験手順における機種によって異なる部分の特定及びその部分に対する入力値の作成は、試験担当者が人手で行っていたため、作業性が悪く、ヒューマンエラー混入の可能性があった。
【０００６】
特許文献１では、過去の試験結果を正解データとしており、以前に試験を行った機種に類似する類似機種の試験を行うことはできなかった。
【０００７】
この発明は、既存の試験シナリオを流用して、類似機種の試験を行えるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る試験シナリオ生成装置は、
試験手順と出力値の期待値とが定義された試験シナリオが複数の試験装置を対象として実施され出力された複数の出力結果において差分がある差分箇所を特定する差分特定部と、
前記差分特定部によって特定された前記差分箇所に対応する前記試験シナリオにおける対応箇所を可変部として特定する可変箇所特定部と、
前記可変箇所特定部によって特定された前記試験シナリオにおける前記可変部を変数に変換して可変シナリオを生成するシナリオ生成部と
を備える。
【発明の効果】
【０００９】
この発明では、複数の出力結果から差分箇所を特定し、試験シナリオにおける差分箇所に対応する対応箇所を変数に変換して可変シナリオを生成する。可変シナリオにおける変数に適切な値を設定することにより、類似機種における試験を適切に行うことが可能である。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る試験システム１０の構成図。
【図２】実施の形態１に係る試験シナリオ生成装置３０の構成図。
【図３】実施の形態１に係る試験シナリオ生成装置３０の動作を示すフローチャート。
【図４】実施の形態１に係る試験シナリオ５１の例を示す図。
【図５】実施の形態１に係る試験シナリオ５１の他の例を示す図。
【図６】実施の形態１に係る出力結果５２の例を示す図。
【図７】実施の形態１に係る差分箇所の例を示す図。
【図８】実施の形態１に係る可変部の例を示す図。
【図９】実施の形態１に係る可変シナリオ５３の例を示す図。
【図１０】実施の形態１に係る対応情報データベース３３１の例を示す図。
【図１１】実施の形態１に係る適合シナリオ５４の例を示す図。
【図１２】実施の形態１に係る対応情報データベース３３１への情報追加の説明図。
【図１３】実施の形態１に係る類似機種データベース３３２から対応情報データベース３３１への情報移動の説明図。
【図１４】変形例２に係る追加で生成された出力結果５２の比較方法の説明図。
【図１５】変形例４に係る試験シナリオ生成装置３０の構成図。
【発明を実施するための形態】
【００１１】
実施の形態１．
＊＊＊構成の説明＊＊＊
図１を参照して、実施の形態１に係る試験システム１０の構成を説明する。
試験システム１０は、複数の試験装置２０と、試験シナリオ生成装置３０とを備える。各試験装置２０と、試験シナリオ生成装置３０とは、伝送路５０を介して接続されている。伝送路５０は、具体例としては、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）である。
【００１２】
各試験装置２０は、試験される対象の要素がまとめられた装置である。試験される対象の要素とは、実行ファイル及び設定ファイルと、試験実施に必要な設備と等である。図１では、試験装置２０Ａと試験装置２０Ｂとが示されている。図１において、試験装置２０Ａは機種１であり、試験装置２０Ｂは機種２である。つまり、試験装置２０Ａと試験装置２０Ｂとは異なる機種である。
各試験装置２０は、試験シナリオ５１に従い試験を行い、出力結果５２を生成する。図１では、試験装置２０Ａは、機種１による試験を行った結果である出力結果５２Ａを生成し、試験装置２０Ｂは、機種２による試験を行った結果である出力結果５２Ｂを生成する。
なお、試験装置２０は３台以上であり、３つ以上の出力結果５２が生成されてもよい。
【００１３】
試験シナリオ生成装置３０は、コンピュータである。試験シナリオ生成装置３０は、試験シナリオ５１と、各試験装置２０によって生成された出力結果５２とに基づき、異なる機種でも実行可能なシナリオである可変シナリオ５３を生成する装置である。
【００１４】
図２を参照して、実施の形態１に係る試験シナリオ生成装置３０の構成を説明する。
試験シナリオ生成装置３０は、プロセッサ３１と、メモリ３２と、ストレージ３３と、通信インタフェース３４とのハードウェアを備える。プロセッサ３１は、信号線を介して他のハードウェアと接続され、これら他のハードウェアを制御する。
【００１５】
プロセッサ３１は、プロセッシングを行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。プロセッサ３１は、具体例としては、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）である。
【００１６】
メモリ３２は、データを一時的に記憶する記憶装置である。メモリ３２は、具体例としては、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）である。
【００１７】
ストレージ３３は、データを保管する記憶装置である。ストレージ３３は、具体例としては、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）である。また、ストレージ３３は、ＳＤ（登録商標，Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）メモリカード、ＣＦ（ＣｏｍｐａｃｔＦｌａｓｈ，登録商標）、ＮＡＮＤフラッシュ、フレキシブルディスク、光ディスク、コンパクトディスク、ブルーレイ（登録商標）ディスク、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）といった可搬記録媒体であってもよい。
【００１８】
通信インタフェース３４は、外部の装置と通信するためのインタフェースである。通信インタフェース３４は、具体例としては、Ｅｔｈｅｒｎｅｔ（登録商標）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＨＤＭＩ（登録商標，Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）のポートである。
【００１９】
試験シナリオ生成装置３０は、機能構成要素として、受付部４１と、差分特定部４２と、可変箇所特定部４３と、シナリオ生成部４４と、データベース生成部４５と、出力部４６と、情報格納部４７とを備える。試験シナリオ生成装置３０の各機能構成要素の機能はソフトウェアにより実現される。
ストレージ３３には、試験シナリオ生成装置３０の各機能構成要素の機能を実現するプログラムが格納されている。このプログラムは、プロセッサ３１によりメモリ３２に読み込まれ、プロセッサ３１によって実行される。これにより、試験シナリオ生成装置３０の各機能構成要素の機能が実現される。
【００２０】
また、ストレージ３３は、対応情報データベース３３１と、類似機種データベース３３２との機能を実現する。
【００２１】
図２では、プロセッサ３１は、１つだけ示されていた。しかし、プロセッサ３１は、複数であってもよく、複数のプロセッサ３１が、各機能を実現するプログラムを連携して実行してもよい。
【００２２】
図３から図１３を参照して、実施の形態１に係る試験シナリオ生成装置３０の動作を説明する。
実施の形態１に係る試験シナリオ生成装置３０の動作は、実施の形態１に係る試験シナリオ生成方法に相当する。また、実施の形態１に係る試験シナリオ生成装置３０の動作は、実施の形態１に係る試験シナリオ生成プログラムの処理に相当する。
【００２３】
（図３のステップＳ１：受付処理）
受付部４１は、通信インタフェース３４を介して、試験シナリオ５１と、各試験装置２０によって生成された出力結果５２との入力を受け付ける。受付部４１は、受け付けられた試験シナリオ５１及び各出力結果５２をメモリ３２に書き込む。
ここでは、図１に示すように、受付部４１は、試験シナリオ５１と、試験シナリオ５１を入力として試験装置２０Ａ及び試験装置２０Ｂによって生成された出力結果５２Ａ及び出力結果５２Ｂとの入力を受け付けるとする。
【００２４】
試験シナリオ５１は、試験手順と、出力値の期待値とが定義された情報である。試験シナリオ５１の記述形式は任意であるが、機械的に処理できるようにするため、形式的に記述されていることが必要である。したがって、試験シナリオ５１が自然言語で記述されている場合には、形式的な記述に変換する必要がある。試験手順は、入力値と演算内容等を示す情報である。
ここでは、図４に示すように、試験シナリオ５１は、試験手順として３と７との入力値が定められ、出力値の期待値として１０が定められているとする。なお、図５に示すように、試験手順は、３と７とを入力として演算１が実行され、演算１の出力値と３とを入力として演算２が実行されるというように、複数回の演算又は処理が順に実行されることが規定されていてもよい。
【００２５】
出力結果５２は、出力値と判定結果とを含む。出力値は、試験シナリオ５１を実行して最終的に出力される値だけでなく、試験シナリオ５１の実行中に計算される中間的な値も含んでもよい。また、出力値は、試験シナリオ５１の実行中に得られるログデータを含んでもよい。判定結果は、出力値と期待値との比較結果である。出力結果５２の記述形式は、試験シナリオ５１の記述形式と同様に、任意であるが、機械的に処理できるようにするため、形式的に記述されていることが必要である。
ここでは、図６に示すように、出力結果５２Ａは、出力値が１０かつ判定結果がＯＫであり、出力結果５２Ｂは、出力値が２０かつ判定結果がＮＧであるとする。
【００２６】
（図３のステップＳ２：差分特定処理）
差分特定部４２は、ステップＳ１で受け付けられた出力結果５２間で差分がある差分箇所を特定する。つまり、差分特定部４２は、試験手順と出力値の期待値とが定義された試験シナリオ５１が複数の試験装置２０で実行され出力された複数の出力結果５２において差分がある差分箇所を特定する。
具体的には、差分特定部４２は、ステップＳ１で受け付けられた各出力結果５２をメモリ３２から読み出す。差分特定部４２は、読み出された各出力結果５２を比較する。差分特定部４２は、比較の結果、差分がある箇所を差分箇所として特定する。図７に示すように、図５に示す出力結果５２Ａ及び出力結果５２Ｂを比較した場合には、出力結果５２は、出力値と判定結果とを差分箇所として特定する。差分特定部４２は、特定された差分箇所をメモリ３２に書き込む。
【００２７】
（図３のステップＳ３：可変箇所特定処理）
可変箇所特定部４３は、ステップＳ２で特定された差分箇所に対応する試験シナリオ５１における対応箇所を可変部として特定する。
具体的には、可変箇所特定部４３は、ステップＳ１で受け付けられた試験シナリオ５１と、ステップＳ２で特定された差分箇所とをメモリ３２から読み出す。可変箇所特定部４３は、試験シナリオ５１において差分箇所を表す部分を、差分箇所に対応する対応箇所であるとする。図８に示すように、図７に示す差分箇所の場合には、可変箇所特定部４３は、差分箇所である出力値に対応する対応箇所は、試験シナリオ５１における期待値であると特定する。ここで、差分箇所である判定結果に対応する対応箇所は、試験シナリオ５１には存在しないため、特定されない。つまり、図７に示す差分箇所の場合には、可変箇所特定部４３は、期待値を可変部として特定する。可変箇所特定部４３は、特定された可変部をメモリ３２に書き込む。
なお、図５に示すように、３と７とを入力として演算１が実行され、演算１の出力値を入力として演算２が実行されるという試験手順であり、差分箇所が演算１の出力値である場合には、対応箇所は入力値３になる。つまり、この場合には、可変箇所特定部４３は、入力値３を可変部として特定する。
【００２８】
（図３のステップＳ４：シナリオ生成処理）
シナリオ生成部４４は、ステップＳ３で特定された試験シナリオ５１における可変部を変数に変換して可変シナリオ５３を生成する。
具体的には、シナリオ生成部４４は、ステップＳ１で受け付けられた試験シナリオ５１と、ステップＳ３で特定された可変部とをメモリ３２から読み出す。シナリオ生成部４４は、試験シナリオ５１における可変部を変数に変換して、可変シナリオ５３を生成する。図９に示すように、図８に示す可変部の場合には、シナリオ生成部４４は、試験シナリオ５１の期待値である１０を、変数である＜ＶａｌｉａｂｌｅＤａｔａ＞に変換して、可変シナリオ５３を生成する。シナリオ生成部４４は、生成された可変シナリオ５３をメモリ３２に書き込む。
【００２９】
（図３のステップＳ５：データベース生成処理）
データベース生成部４５は、複数の試験装置２０それぞれを対象の試験装置２０として、複数の出力結果５２のうち対象の試験装置２０で出力された出力結果５２における差分箇所の値を、対象の試験装置２０の識別子と対応付けて記憶した対応情報データベース３３１を生成する。なお、試験装置２０の識別子は、試験装置２０の機種を示す情報である。
具体的には、データベース生成部４５は、ステップＳ３で特定された可変部をメモリ３２から読み出す。データベース生成部４５は、複数の試験装置２０それぞれを対象の試験装置２０として、対象の試験装置２０によって生成された出力結果５２をメモリ３２から読み出す。データベース生成部４５は、読み出された出力結果５２から、可変部に対応する差分箇所の値を取得する。データベース生成部４５は、対象の試験装置２０の識別子と、取得された値とを対応付けて対応情報データベース３３１に書き込む。図１０に示すように、図８に示す可変部の場合には、データベース生成部４５は、試験装置２０Ａの識別子である機種１と、出力結果５２Ａの出力値である１０とを対応付ける。また、データベース生成部４５は、試験装置２０Ｂの識別子である機種２と、出力結果５２Ｂの出力値である２０とを対応付ける。
対応情報データベース３３１の形式は、制限はなく、図１０に示すような表形式に限らず、テキスト形式であっても、ＣＳＶ（Ｃｏｍｍａ  Ｓｅｐａｒａｔｅｄ  Ｖａｌｕｅ）形式であってもよい。
【００３０】
（図３のステップＳ６：出力処理）
出力部４６は、各試験装置２０を生成対象装置として、対応情報データベース３３１において生成対象装置の識別子と対応付けて記憶された値を、可変シナリオ５３における変数に設定して、生成対象装置に適合した適合シナリオ５４を生成する。例えば、図１１に示すように、試験装置２０Ｂを生成対象装置とする場合には、可変シナリオ５３における変数＜ＶａｌｉａｂｌｅＤａｔａ＞に、試験装置２０Ｂの識別子である機種２と対応付けて記憶された２０を設定して、適合シナリオ５４を生成する。そして、出力部４６は、通信インタフェース３４を介して、適合シナリオ５４を対応する試験装置２０に送信する。
各試験装置２０は、適合シナリオ５４に従い試験を行うことにより、適切な試験を実施することができる。
【００３１】
なお、出力部４６は、適合シナリオ５４を送信することに代え、あるいは、適合シナリオ５４とともに、可変シナリオ５３及び対応情報データベース３３１を通信インタフェース３４を介して各試験装置２０に送信してもよい。これにより、各試験装置２０で、適合シナリオ５４を生成することが可能である。
【００３２】
各試験装置２０で適合シナリオ５４に従い試験を実施し、新たな出力結果５２を生成して、新たな出力結果５２を入力として図３の処理を行うことを繰り返し行ってもよい。これにより、各試験装置２０における試験が徐々に適切になることも考えられる。
【００３３】
図３に示す処理が実行された後に、対応情報データベース３３１に情報を追加することも可能である。具体的には、情報格納部４７は、試験装置２０と類似する他の試験装置についての仕様書と設計データといった情報から、可変部についての値を抽出して、他の試験装置の識別子と抽出された値とを対応付けて対応情報データベース３３１に格納する。
図１２では、可変部が圧縮機出力の出力値である場合を示している。この場合には、情報格納部４７は、機種Ａの仕様書から、圧縮機出力の出力値に相当する値を抽出して、他の試験装置の識別子である機種Ａと、抽出された値とを対応付けて対応情報データベース３３１に格納する。情報格納部４７は、圧縮機出力といった用語で仕様書を検索することにより、圧縮機出力の出力値が記載された箇所を特定することができる。つまり、情報格納部４７は、可変部に紐づくキーワードにより仕様書等の情報を検索し、検索された位置で定義されている値を可変部に対応する値として抽出すればよい。
試験シナリオ生成装置３０の利用者が入力装置を操作することにより、他の試験装置の識別子と、可変部に設定される値とを入力して、対応情報データベース３３１に情報を格納してもよい。また、試験シナリオ生成装置３０の利用者が入力装置を操作することにより、対応情報データベース３３１の情報を編集してもよい。これにより、誤って登録された情報を修正することができる。
【００３４】
また、情報格納部４７は、試験装置２０の識別子毎のデータを類似機種データベース３３２に格納しておき、類似機種データベース３３２に格納されたデータのうち必要なデータだけを対応情報データベース３３１に格納するようにしてもよい。
具体的には、情報格納部４７は、試験装置２０と類似する機種の一覧に基づき、対象の機種を特定し、試験シナリオ５１における出力値の一覧に基づき、取得する必要がある値を特定する。そして、情報格納部４７は、対象の機種の仕様書等から、取得する必要がある値を特定するキーワードを検索して、キーワードに対応する値を取得する。情報格納部４７は、対象の機種の識別子と、取得した値とを対応付けて、類似機種データベース３３２に格納する。その後、情報格納部４７は、対応情報データベース３３１に格納する必要がある機種及び値の指定を受けると、必要なデータを類似機種データベース３３２から読み出して、対応情報データベース３３１に格納する。
例えば、情報格納部４７は、図１３に示すように、仕様書等に基づき、機種１，２，３それぞれについて出力値１，２，３を類似機種データベース３３２に格納しておく。そして、機種１，２ついての情報が必要であり、可変部に対応する差分箇所が出力値１，２である場合には、情報格納部４７は、類似機種データベース３３２に格納された機種１，２についての出力値１，２を対応情報データベース３３１に格納する。
【００３５】
＊＊＊実施の形態１の効果＊＊＊
以上のように、実施の形態１に係る試験システム１０は、複数の出力結果５２から差分箇所を特定し、試験シナリオにおける差分箇所に対応する対応箇所を変数に変換して可変シナリオ５３を生成する。可変シナリオ５３における変数に適切な値を設定することにより、類似機種における試験を適切に行うことが可能である。また、試験シナリオ５１の作成に係る工数を減らすことができる。また、人手で試験シナリオ５１を作成する必要がなくなり、ヒューマンエラー混入を防止することができる。
なお、対応情報データベース３３１から読み出した値を設定することにより、適切な値を変数に設定することが可能である。
【００３６】
＊＊＊他の構成＊＊＊
＜変形例１＞
実施の形態１では、試験装置２０が試験を実施して、出力結果５２を生成した。しかし、特定の機種については人手で試験が実施され、出力結果５２が生成されてもよい。つまり、試験シナリオ生成装置３０は、人手で作成された出力結果５２を入力としてもよい。
【００３７】
＜変形例２＞
実施の形態１では、図３のステップＳ１で受け付けられた出力結果５２について、図３のステップＳ２で一度に比較して差分箇所が特定された。しかし、一部の出力結果５２についての差分箇所が特定された後に、他の試験装置２０によって追加で出力結果５２が生成される場合もある。このように、追加で出力結果５２が生成された場合に差分箇所を特定する方法としては、以下の２つの方法がある。
１つ目の方法は、追加で生成された出力結果５２と、既に処理が終わっている出力結果５２とを全て入力として、改めて差分箇所を特定する方法である。２つ目の方法は、出力結果５２を比較するマスタを決め、マスタと追加で生成された出力結果５２とを比較する方法である。１つ目の方法は、単に比較を行うだけであるため、ここでは、２つ目の方法について説明する。
図１４に示すように、差分特定部４２は、基準とする出力結果５２と、他の出力結果５２とを比較して差分箇所を特定する。そして、差分特定部４２は、差分箇所の値をマスタに記憶しておく。追加で出力結果５２が生成された場合には、差分特定部４２は、追加で生成された出力結果５２と基準とする出力結果５２とを比較するとともに、追加で生成された出力結果５２とマスタに記憶された情報とを比較する。そして、差分特定部４２は、追加で生成された出力結果５２における、基準とする出力結果５２とマスタに記憶された情報との少なくともいずれかと差分があった箇所を差分箇所としてマスタに追加する。
１つ目の方法は、全ての出力結果５２について比較をする必要があるものの、マスタを用意する必要はない。一方、２つ目の方法は、全ての出力結果５２について比較をする必要はないものの、マスタを用意する必要がある。
【００３８】
＜変形例３＞
実施の形態１では、試験装置２０と試験シナリオ生成装置３０とを別の装置とした。しかし、試験装置２０と試験シナリオ生成装置３０とを一体化してもよい。
【００３９】
＜変形例４＞
実施の形態１では、各機能構成要素がソフトウェアで実現された。しかし、変形例４として、各機能構成要素はハードウェアで実現されてもよい。この変形例４について、実施の形態１と異なる点を説明する。
【００４０】
図１５を参照して、変形例４に係る試験シナリオ生成装置３０の構成を説明する。
各機能構成要素がハードウェアで実現される場合には、試験シナリオ生成装置３０は、プロセッサ３１とメモリ３２とストレージ３３とに代えて、電子回路３５を備える。電子回路３５は、各機能構成要素と、メモリ３２と、ストレージ３３との機能とを実現する専用の回路である。
【００４１】
電子回路３５としては、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ロジックＩＣ、ＧＡ（Ｇａｔｅ  Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）が想定される。
各機能構成要素を１つの電子回路３５で実現してもよいし、各機能構成要素を複数の電子回路３５に分散させて実現してもよい。
【００４２】
＜変形例５＞
変形例５として、一部の各機能構成要素がハードウェアで実現され、他の各機能構成要素がソフトウェアで実現されてもよい。
【００４３】
プロセッサ３１とメモリ３２とストレージ３３と電子回路３５とを処理回路という。つまり、各機能構成要素の機能は、処理回路により実現される。
【符号の説明】
【００４４】
１０  試験システム、２０  試験装置、３０  試験シナリオ生成装置、３１  プロセッサ、３２  メモリ、３３  ストレージ、３３１  対応情報データベース、３３２  類似機種データベース、３４  通信インタフェース、３５  電子回路、４１  受付部、４２  差分特定部、４３  可変箇所特定部、４４  シナリオ生成部、４５  データベース生成部、４６  出力部、４７  情報格納部、５０  伝送路、５１  試験シナリオ、５２  出力結果、５３  可変シナリオ、５４  適合シナリオ。
【図１】
2019101723.tif 000003
【図２】
2019101723.tif 000004
【図３】
2019101723.tif 000005
【図４】
2019101723.tif 000006
【図５】
2019101723.tif 000007
【図６】
2019101723.tif 000008
【図７】
2019101723.tif 000009
【図８】
2019101723.tif 000010
【図９】
2019101723.tif 000011
【図１０】
2019101723.tif 000012
【図１１】
2019101723.tif 000013
【図１２】
2019101723.tif 000014
【図１３】
2019101723.tif 000015
【図１４】
2019101723.tif 000016
【図１５】
2019101723.tif 000017