(57)【要約】【課題】データ伝送の系切替を短時間で行えること。【解決手段】共通カード１０１と、運用系カード１１１および予備系カード１１２との間でデータ伝送を冗長化し、系切替を行うＣＢＢＵ１００において、共通カード１０１は、系切替時に、送信するデータＤＡＴＡにクロック成分を多く含む同期用データＤＳを所定期間だけ重畳して、切り替えた系の予備系カード１１２に送信し、系切替時にデータＤＡＴＡを受信した予備系カード１１２は、受信したデータＤＡＴＡに含まれる同期用データＤＳに基づき、データＤＡＴＡの同期処理を行う。【選択図】図１
2019062401.tif 000002
【特許請求の範囲】
【請求項１】
送信側装置と、受信側装置との間でデータ伝送を冗長化し、系切替を行う系切替装置において、
前記送信側装置は、前記系切替時に、送信する前記データにクロック成分を多く含む同期用データを所定期間だけ重畳して、切り替えた系の前記受信側装置に送信し、
前記系切替時に前記データを受信した前記受信側装置は、受信した前記データに含まれる前記同期用データに基づき、前記データの同期処理を行う、
ことを特徴とする系切替装置。
【請求項２】
前記受信側装置は、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）を有し、当該ＣＤＲは、前記同期用データの受信に基づき、前記データのロックを行うことを特徴とする請求項１に記載の系切替装置。
【請求項３】
前記送信側装置の前記データを伝送する通信インタフェースのうち、前記系切替により前記データが未入力側の系の通信インタフェースは、省電力状態となることを特徴とする請求項２に記載の系切替装置。
【請求項４】
前記送信側装置は、運用系の前記データの送信部と、予備系の送信部と、をそれぞれ冗長化して設け、
前記受信側装置は、前記運用系の受信部と、前記予備系の受信部とを有することを特徴とする請求項１〜３のいずれか一つに記載の系切替装置。
【請求項５】
送信側装置と、受信側装置との間でデータ伝送を冗長化し、系切替を行う系切替システムにおいて、
前記送信側装置は、前記系切替時に、送信する前記データにクロック成分を多く含む同期用データを所定期間だけ重畳して、切り替えた系の前記受信側装置に送信し、
前記系切替時に前記データを受信した前記受信側装置は、受信した前記データに含まれる前記同期用データに基づき、前記データの同期処理を行い、
前記受信側装置は、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）を有し、当該ＣＤＲは、前記同期用データの受信に基づき、前記データのロックを行うことを特徴とする系切替システム。
【請求項６】
送信側装置と、受信側装置との間でデータ伝送を冗長化し、系切替を行う系切替方法において、
前記送信側装置は、前記系切替時に、送信する前記データにクロック成分を多く含む同期用データを所定期間だけ重畳して、切り替えた系の前記受信側装置に送信し、
前記系切替時に前記データを受信した前記受信側装置は、受信した前記データに含まれる前記同期用データに基づき、前記データの同期処理を行い、
前記受信側装置は、前記同期用データの受信に基づき、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）による前記データのロックを行うことを特徴とする系切替方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、運用系と予備系を有する二重化したデータの伝送系の系切替装置、系切替システムおよび系切替方法に関する。
【背景技術】
【０００２】
運用系および予備系でデータの伝送路を二重化した装置として、無線通信システムにおけるＢＤＥ内に設けられるＣＢＢＵがある。ＢＤＥはＢａｓｅ  ｓｔａｔｉｏｎ  Ｄｉｇｉｔａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｅｑｕｉｐｍｅｎｔ、ＣＢＢＵはＣｅｎｔｒａｌ  Ｂａｓｅ  Ｂａｎｄ  Ｕｎｉｔの略である。
【０００３】
ＣＢＢＵは、ＲＥ（Ｒａｄｉｏ  Ｅｑｕｉｐｍｅｎｔ）を介してユーザの端末（ＵＥ：Ｕｓｅｒ  Ｅｑｕｉｐｍｅｎｔ）と通信接続され、また、ＣＮ（Ｃｏｒｅ  Ｎｅｔｗｏｒｋ）を介してクラウドサービスに通信接続を行う。ＣＢＢＵ内には、共通カードに運用系と予備系のカードが接続され、装置制御部の制御により、共通カードが運用系あるいは予備系のカードに切替接続される。
【０００４】
共通カードと運用系、予備系のカードにはそれぞれ送受信デバイスとしてＳＥＲＤＥＳ（ＳＥＲｉａｌｉｚｅｒ／ＤＥＳｅｒｉａｌｉｚｅｒ）が設けられる。共通カードは、運用系のカードを用いたデータ伝送時、予備側のＳＥＲＤＥＳ（送信ドライバ）を出力停止することで、省電力化を図ることができる。
【０００５】
従来、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）回路を有するトランシーバにおいて、クロック信号の位相情報を保持し、再同期を高速に行う技術がある（例えば、下記特許文献１参照）。また、送信器からデータが送られてこないアイドル時に受信器をオフにし、送信器からのデータ送信時にオン状態に復帰して省電力化を図った技術がある（例えば、下記特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２０５２０４号公報
【特許文献２】特開２０１４−１５０３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術では、系切替に時間がかかった。共通カード上の予備系の送信側のＳＥＲＤＥＳからのデータを出力停止した場合、予備系のカードの受信側ＳＥＲＤＥＳに設けられたＣＤＲは入力信号がないため、アンロック状態となる。この後、運用系から予備系に系を切り替えた場合、共通カード上の予備系の送信側のＳＥＲＤＥＳからデータの出力を開始しただけでは、予備系のカードの受信側ＳＥＲＤＥＳのＣＤＲのロックに時間がかかり、系切替に時間がかかった。
【０００８】
ＣＢＢＵでは運用系から予備系への系切替時の瞬断時間は、例えば、２００ｍｓｅｃと設定されている。ここで、共通カードが運用系から予備系に系を切り替えてから共通カード上の送信側のＳＥＲＤＥＳがデータ出力を開始した後、予備系のカードのＣＤＲがロックするまでに時間がかかると、瞬断時間の要求を満たせなくなる。ここで、予備系のカードのＣＤＲは、入力データの値の変化が少ない程ＣＤＲのロックに時間がかかった。
【０００９】
一つの側面では、本発明は、データ伝送の系切替を短時間で行えることを目的とする。
【課題を解決するための手段】
【００１０】
一つの案では、送信側装置と、受信側装置との間でデータ伝送を冗長化し、系切替を行う系切替装置において、前記送信側装置は、前記系切替時に、送信する前記データにクロック成分を多く含む同期用データを所定期間だけ重畳して、切り替えた系の前記受信側装置に送信し、前記系切替時に前記データを受信した前記受信側装置は、受信した前記データに含まれる前記同期用データに基づき、前記データの同期処理を行う、ことを要件とする。
【発明の効果】
【００１１】
一つの実施形態によれば、データ伝送の系切替を短時間で行えるようになる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態１にかかる系切替装置の内部構成例を示す図である。
【図２】図２は、実施の形態１の系切替装置の共通カードの系切替制御にかかるハードウェア構成例を示す図である。
【図３】図３は、実施の形態１にかかる系切替装置の系切替制御を説明する図である。
【図４】図４は、実施の形態１にかかる系切替装置の系切替制御を説明するタイミングチャートである。
【図５】図５は、実施の形態１にかかる系切替装置の系切替制御例を示すフローチャートである。
【図６】図６は、実施の形態２にかかる系切替装置の系切替制御を説明する図である。
【図７】図７は、実施の形態２にかかる系切替装置の系切替制御を説明するタイミングチャートである。
【図８】図８は、実施の形態２にかかる系切替装置の系切替制御例を示すフローチャートである。
【図９】図９は、本発明の系切替装置を含むシステム構成例を示す図である。
【図１０】図１０は、既存の系切替装置で生じる問題を説明する図である。
【発明を実施するための形態】
【００１３】
（実施の形態１）
図１は、実施の形態１にかかる系切替装置の内部構成例を示す図である。図１に示す系切替装置は、ＣＢＢＵ１００への適用例であり、系切替に関する構成を主に記載してある。実施の形態１では、無線通信システムのＵＥが送信する上り（Ｕｐｌｉｎｋ）のデータ（ＤＡＴＡ）に対する系切替の制御を説明する。
【００１４】
ＣＢＢＵ１００は、共通カード１０１、運用系カード１１１、予備系カード１１２、装置制御部１２１、カード制御バス１３１、を含む。
【００１５】
ＣＢＢＵ１００は、共通カード１０１がＲＥを介してユーザの端末（ＵＥ）と通信接続される。また、運用系カード１１１あるいは予備系カード１１２がＣＮを介してクラウドサービスに通信接続される。
【００１６】
共通カード１０１は、主に、ＲＥとの間の通信インタフェースにかかる機能を有する（図示略）。運用系カード１１１，予備系カード１１２は、主にＩＱデータ生成に関する機能を有する（図示略）。このように、ＣＢＢＵ１００は、機能別の複数のカードを有している。実施の形態１では、共通カード１０１がデータの送信側、冗長化された運用系カード１１１および予備系カード１１２がデータの受信側である。
【００１７】
共通カード１０１と、運用系カード１１１、予備系カード１１２にはそれぞれ送受信デバイスとしてＳＥＲＤＥＳドライバ１０４（１０４ａ，１０４ｂ），１１３（１１３ａ，１１３ｂ）が設けられる。共通カード１０１は、運用系に切替時、運用系カード１１１を用いてデータ伝送し、この際、予備側のＳＥＲＤＥＳドライバ１０４ｂを出力停止することで、共通カード１０１の省電力化を図っている。
【００１８】
共通カード１０１は、ＣＰＲＩ（Ｃｏｍｍｏｎ  Ｐｕｂｌｉｃ  Ｒａｄｉｏ  Ｉｎｔｅｒｆａｃｅ）フレーマ１０２、セレクタ１０３、ＳＥＲＤＥＳドライバ１０４、系切替制御部１０５、データ挿入タイミング生成部１０６、データ生成器１０７、を含む。
【００１９】
ＣＰＲＩフレーマ１０２は、ＣＢＢＵ１００に接続されたＲＥとの間の通信インタフェースとして使用されるＣＰＲＩリンクのフレーム処理を行う。実施の形態では、無線通信システムの例としてＣＰＲＩを例に説明したが、これに限らず、イーサネット（登録商標）など他の通信インタフェースであってもよい。
【００２０】
セレクタ１０３は、系切替制御部１０５が出力するセレクト信号Ｓ２に基づき、上りのデータの伝送系を運用系Ａ、あるいは予備系Ｂに切り替える。
【００２１】
ＳＥＲＤＥＳドライバ１０４は、送信ドライバであり、運用系ＡのＳＥＲＤＥＳドライバ１０４ａと、予備系ＢのＳＥＲＤＥＳドライバ１０４ｂとしてそれぞれ設けられる。運用系ＡのＳＥＲＤＥＳドライバ１０４ａ、あるいは予備系ＢのＳＥＲＤＥＳドライバ１０４ｂのいずれかには、セレクタ１０３で系切替された上りのデータが入力される。そして、入力されたデータ（パラレルデータ）をシリアル変換して運用系カード１１１、あるいは予備系カード１１２に送信する。
【００２２】
系切替制御部１０５は、装置制御部１２１が運用系カード１１１あるいは予備系カード１１２を介して出力する系切替信号Ｓ１に基づき、セレクタ１０３と、データ挿入タイミング生成部１０６にセレクト信号Ｓ２を出力する。
【００２３】
セレクタ１０３は、セレクト信号Ｓ２に基づき、入力された上りのデータの出力先を運用系のＳＥＲＤＥＳドライバ１０４ａ、あるいは予備系のＳＥＲＤＥＳドライバ１０４ｂに切り替える。データ挿入タイミング生成部１０６は、セレクト信号Ｓ２に基づき、ＣＰＲＩフレーマ１０２とデータ生成器１０７に同期用データ挿入タイミング信号Ｓ３を出力する。
【００２４】
データ生成器１０７は、同期用データ挿入タイミング信号Ｓ３により、ＣＰＲＩフレームのデータ領域に挿入する同期用データＤＳの生成を開始する。同期用データＤＳは、予め定めた期間Ｔの間生成され、クロック成分を多く含む高レートのダミーデータである。例えば、周期的に値が変化するものや、「０１０１１０１０…」等のようにランダムに値が変化するものであってもよい。ここで、「０１０１０１…」と、ビット単位の最短周期で値が変化するほど、クロック成分（エッジ）が多いことになる。
【００２５】
ＣＰＲＩフレーマ１０２は、同期用データ挿入タイミング信号Ｓ３の入力により、ＲＥから入力されたデータ（ＤＡＴＡ）のみ、あるいはこのデータ（ＤＡＴＡ）にデータ生成器１０７が生成した同期用データＤＳを重畳（挿入）してセレクタ１０３に出力する。
【００２６】
運用系カード１１１および予備系カード１１２は、それぞれＳＥＲＤＥＳドライバ１１３（１１３ａ，１１３ｂ）を有する。ＳＥＲＤＥＳドライバ１１３は、共通カード１０１の運用系ＡのＳＥＲＤＥＳドライバ１０４ａ、あるいは予備系ＢのＳＥＲＤＥＳドライバ１０４ｂから送信されたシリアルの上りデータ（ＤＡＴＡ）をパラレルデータに変換する。
【００２７】
これらＳＥＲＤＥＳドライバ１１３ａ，１１３ｂは、それぞれＣＤＲ１１４ａ，１１４ｂを有する。ＣＤＲ１１４ａ，１１４ｂは、受信した上りのデータに含まれるクロックを再生し、データを分離する。例えば、クロック再生は、位相同期回路（ＰＬＬ）を用い、受信したデータの値の変化点（エッジ）のタイミングを用いてＶＣＯの発振周波数および位相を調整することで、受信したデータをロック（ＬＯＣＫ）してクロックに対応したデータ同期を行う。なお、データ入力がないカード（図示の予備系カード１１２）のＣＤＲ１１４ｂはアンロック（ＵＮＬＯＣＫ）状態のままである。ＰＬＬは、Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ、ＶＣＯはＶｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒの略である。
【００２８】
装置制御部１２１は、ＣＢＢＵ１００全体を制御する。装置制御部１２１は、カード制御バス１３１を介して運用系カード１１１および予備系カード１１２にバス接続されている。実施の形態では、装置制御部１２１のカード制御部１２２は、運用系カード１１１と予備系カード１１２の系切替を制御する。カード制御部１２２は、運用系カード１１１と予備系カード１１２の系切替時に、系切替信号Ｓ１を運用系カード１１１、予備系カード１１２に出力する。
【００２９】
図１に示した共通カード１０１において、ＣＰＲＩフレーマ１０２、セレクタ１０３、ＳＥＲＤＥＳドライバ１０４ａ，１０４ｂは、それぞれ既存の回路部品を用いて構成できる。そして、実施の形態１では、共通カード１０１上で系切替を行うための構成として、系切替制御部１０５と、データ挿入タイミング生成部１０６と、データ生成器１０７とを、例えばＦＰＧＡや、プロセッサ等により新たに追加して設ける。ＦＰＧＡはＦｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙの略である。
【００３０】
図２は、実施の形態１の系切替装置の共通カードの系切替制御にかかるハードウェア構成例を示す図である。図２には、系切替制御部１０５と、データ挿入タイミング生成部１０６と、データ生成器１０７の各機能をＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２０１等のプロセッサを用いた構成例を示す。
【００３１】
図２に示すＣＰＵ２０１は、系切替に関する制御の機能を制御する。この系切替の機能は、ＣＰＵ２０１がＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２０２に格納されたプログラムを読み出し実行し、その際、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２０３を作業領域に使用することで実現可能である。これらＲＯＭ２０２，ＲＡＭ２０３のほかにフラッシュＲＯＭ等を用いてもよい。インタフェース（Ｉ／Ｆ）２０４は、上述した系切替信号Ｓ１、セレクト信号Ｓ２、同期用データ挿入タイミング信号Ｓ３を送受信するための入出力インタフェースである。これらの各構成部は、バス２００によりバス接続されている。
【００３２】
図３は、実施の形態１にかかる系切替装置の系切替制御を説明する図、図４は、実施の形態１にかかる系切替装置の系切替制御を説明するタイミングチャートである。図３および図４を用いて上りデータ（ＤＡＴＡ）について、運用系Ａから予備系Ｂに系切替を行う例について説明する。
【００３３】
はじめに、図３（ａ）は系切替前の状態を示している。この状態で、データ（ＤＡＴＡ）は、運用系Ａで伝送され、運用系カード１１１のＣＤＲ１１４ａがロック状態、予備系カード１１２のＣＤＲ１１４ｂはデータを受信せずアンロック状態である。この際、共通カード１０１は、ＣＤＲ１０４ｂの出力停止によって省電力状態となっている。
【００３４】
そして、装置制御部１２１は、カード制御部１２２が運用系Ａから予備系Ｂへの系切替信号Ｓ１を出力したとする（図４の時期ｔ１）。カード制御部１２２は、例えば、運用系カード１１１の機能に障害が発生したり、保守交換の際に、ユーザ操作等に基づき系切替を行う。この系切替は、ＣＮ側、より上位装置からリモート操作で指示してもよい。この際、カード制御部１２２は、運用系カード１１１に系切替信号Ｓ１−１（Ｈ→Ｌ）を出力するとともに、予備系カード１１２に系切替信号Ｓ１−２（Ｌ→Ｈ）を出力する。
【００３５】
そして、運用系カード１１１は、共通カード１０１に系切替信号Ｓ１−３（Ｈ→Ｌ）を出力する。また、予備系カード１１２は、共通カード１０１に系切替信号Ｓ１−４（Ｌ→Ｈ）を出力する（図４の時期ｔ２）。
【００３６】
そして、図３（ｂ）に示すように、時期ｔ２のタイミングで系が運用系Ａから予備系Ｂに切り替えられる。この際、運用系カード１１１および予備系カード１１２が出力する系切替信号Ｓ１−３，Ｓ１−４は、共通カード１０１の系切替制御部１０５に入力される。
【００３７】
そして、共通カード１０１の系切替制御部１０５は、セレクト信号Ｓ２をセレクタ１０３と、データ挿入タイミング生成部１０６に出力する。これにより、セレクタ１０３は、運用系Ａから予備系Ｂへデータ（ＤＡＴＡ）の系を切り替える。また、データ挿入タイミング生成部１０６は、データ生成器１０７と、ＣＰＲＩフレーマ１０２に対し、同期用データ挿入タイミング信号Ｓ３を出力する。
【００３８】
そして、データ生成器１０７は、時期ｔ２以後、同期用データ挿入タイミング信号Ｓ３（図４の期間Ｔ）の間、ダミーの同期用データＤＳ「０１０１０１…」を生成する。例えば、期間Ｔは、３０ｍｓｅｃである。なお、ＣＢＢＵ１００に対し、データ（ＤＡＴＡ）は、系の切替前から切替後において継続して入力される（図４のＤＡＴＡ）。
【００３９】
また、ＣＰＲＩフレーマ１０２は、ＣＰＲＩフレームのデータ領域に、入力されたデータ（ＤＡＴＡ）を挿入して出力する。そして、時期ｔ２以降の期間Ｔの間は、データ（ＤＡＴＡ）に同期用データＤＳを重畳して出力する（図４のセレクト前データ）。データ（ＤＡＴＡ）に対する同期用データＤＳの重畳は、例えば上書きであり、この場合、期間Ｔの間のデータ（ＤＡＴＡ）は、同期用データＤＳが占める。また、ＣＰＲＩフレーマ１０２は、期間Ｔの間のみデータ（ＤＡＴＡ）側の入力を停止し、同期用データＤＳのみを出力することとしてもよい。
【００４０】
共通カード１０１は、時期ｔ２までの間、セレクタ１０３が出力するデータ（ＤＡＴＡ）を運用系ＡのＳＥＲＤＥＳドライバ１０４ａから運用系カード１１１に送信出力する。そして、時期ｔ２以降は、同期用データＤＳが重畳されたデータ（ＤＡＴＡ）を予備系のＳＥＲＤＥＳドライバ１０４ｂから予備系カード１１２に送信出力する。
【００４１】
時期ｔ２以降、データ（ＤＡＴＡ）は、予備系Ｂで伝送され、予備系カード１１２のＣＤＲ１１４ｂがアンロック状態からロック状態へ状態遷移しはじめる。一方、運用系カード１１１のＣＤＲ１１４ａはデータを受信せずロック状態からアンロック状態に変わる。なお、予備系カード１１２のＣＤＲ１１４ｂは、期間Ｔの間受信するデータ（ＤＡＴＡ）には同期用データＤＳ、すなわちダミーデータに含まれる無効データである。例えば、ＣＤＲ１１４ｂは、この期間Ｔの間のデータ内容は後段に出力せずに破棄する。
【００４２】
この後、図３（ｃ）に示すように、予備系カード１１２のＣＤＲ１１４ｂは、時期ｔ２以降、受信したデータ（ＤＡＴＡ）に含まれる同期用データＤＳによりロック開始し、時期ｔ３でロック状態となる。予備系カード１１２のＣＤＲ１１４ｂは、ロック状態となると、同期結果信号Ｓ４を共通カード１０１の系切替制御部１０５に通知する。なお、期間Ｔ（３０ｍｓｅｃ）は、ＣＤＲ１１４ｂがロック開始してからロック完了するまでの想定期間（ｔ２−ｔ３）よりも長く設定しておけばよい。
【００４３】
期間Ｔ経過後の時期ｔ４以降は、セレクタ１０３が出力するデータ（ＤＡＴＡ）は、同期用データＤＳを含まない有効なデータであり、このデータが予備系ＢのＳＥＲＤＥＳドライバ１０４ｂから予備系カード１１２に送信出力されることになる。また、系切替制御部１０５は、同期結果信号Ｓ４により予備系カード１１２のＣＤＲ１１４ｂがロックした通知によってデータ生成器１０７が生成する同期用データＤＳの重畳を停止制御してもよい。この場合、時期ｔ３以降のデータ（ＤＡＴＡ）が同期用データＤＳを含まない有効なデータとなる。
【００４４】
図５は、実施の形態１にかかる系切替装置の系切替制御例を示すフローチャートである。共通カード１０１の系切替にかかる機能部（例えば、図２のＣＰＵ２０１）が行う制御例を示す。
【００４５】
はじめに、ＣＰＵ２０１は、現在の系切替状態（系切替信号Ｓ１）の状態を確認する（ステップＳ５０１）。例えば、図３（ａ）に示す状態であれば、運用系Ａで運用系カード１１１に対しデータ伝送中であることを確認する。
【００４６】
つぎに、ＣＰＵ２０１は、系切替が発生したか判断する（ステップＳ５０２）。例えば、装置制御部１２１のカード制御部１２２から現在の系を切り替える新たな指示の系切替信号Ｓ１を受信すれば（ステップＳ５０２：Ｙｅｓ）、系切替発生と判断する。一方、新たな系切替信号Ｓ１を受信しなければ（ステップＳ５０２：Ｎｏ）、ステップＳ５０１の処理に戻る。
【００４７】
ＣＰＵ２０１は、系切替発生と判断すると、新たに運用系となるＳＥＲＤＥＳドライバ１０４をＯＮ（起動）させる（ステップＳ５０３）。図３の例では予備系ＢのＳＥＲＤＥＳドライバ１０４ｂをＯＮにする。
【００４８】
つぎに、ＣＰＵ２０１は、データ生成器１０７により同期用データＤＳの生成を開始させる（ステップＳ５０４）。そして、ＣＰＵ２０１は、ＣＰＲＩフレーマ１０２のＣＰＲＩフレームのデータ領域に同期用データＤＳを挿入する（ステップＳ５０５）。
【００４９】
この後、ＣＰＵ２０１は、セレクタ１０３を新たな運用系（予備系Ｂ）に切り替え（ステップＳ５０６）、これにより、旧運用系のＳＥＲＤＥＳドライバ１０４をＯＦＦ（停止）させる（ステップＳ５０７）。図３の例では運用系ＡのＳＥＲＤＥＳドライバ１０４ａをＯＦＦにする。
【００５０】
この後、ＣＰＵ２０１は、同期用データＤＳを送信する期間Ｔ（図４参照）を計時するタイマー（３０ｍｓｅｃ）を始動させる（ステップＳ５０８）。
【００５１】
この後、ＣＰＵ２０１は、受信ＣＤＲのロックを確認する（ステップＳ５０９）。図３の例の場合、新たに運用系となった予備系Ｂの予備系カード１１２のＣＤＲ１１４ｂがロックしたか判断する（ステップＳ５１０）。そして、ＣＰＵ２０１が予備系カード１１２のＣＤＲ１１４ｂから同期結果信号Ｓ４を受信すると、ＣＤＲ１１４ｂがロックしたと判断する（ステップＳ５１０：Ｙｅｓ）。
【００５２】
この後、ＣＰＵ２０１は、ＣＰＲＩフレーマ１０２が出力するデータ（ＤＡＴＡ）を通常データ、すなわち、同期用データＤＳを含まない有効なデータ（ＤＡＴＡ）に切り替え（ステップＳ５１１）、以上の処理を終了する。
【００５３】
一方、ＣＰＵ２０１が予備系カード１１２のＣＤＲ１１４ｂから同期結果信号Ｓ４を受信しない間は（ステップＳ５１０：Ｎｏ）、ＣＤＲ１１４ｂがロックしていないと判断し、タイマー値のタイムアップ（３０ｍｓｅｃ経過）を判断する（ステップＳ５１２）。
【００５４】
ＣＰＵ２０１は、タイマー値がタイムアップしていなければ（ステップＳ５１２：Ｎｏ）、ステップＳ５０９の処理に戻る。また、タイマー値がタイムアップすれば（ステップＳ５１２：Ｙｅｓ）、予備系カード１１２のＣＤＲ１１４ｂのロック異常と判断し（ステップＳ５１３）、外部に所定の通知を行って以上の処理を終了する。
【００５５】
以上説明した実施の形態１によれば、上りデータ伝送の系を切り替える際、切り替えた系に対して送信するデータに、クロック成分が多い同期用データを含ませて送信する。これにより、切り替えられた系のＣＤＲは、同期用データによってクロック成分が多いデータの受信により、速やかにロックでき、対応して以後の同期処理も短時間で行えるようになる。同期用データとして用いるクロック成分を多く含むデータは、例えば、「１０１０１０…」と短周期で変化する値とすることにより、ＣＤＲはデータ変化点（エッジ）で検出によりロックまでの時間を早めることができる。
【００５６】
これにより、運用系での故障や保守により、系を運用系から予備系に切り替えた場合に、送信するデータの瞬断時間を短くすることができるようになる。また、予備系から運用系へ系を戻す切り替えの際にも同様にデータの瞬断時間を短くすることができるようになる。
【００５７】
（実施の形態２）
図６は、実施の形態２にかかる系切替装置の系切替制御を説明する図である。実施の形態２では、無線通信システムのＣＮから受信した下り（Ｄｏｗｎｌｉｎｋ）のデータ（ＤＡＴＡ）をＵＥに送信する処理系を示している。実施の形態２では、冗長化された運用系カード１１１および予備系カード１１２がデータの送信側、共通カード１０１がデータの受信側である。
【００５８】
図６に示すように、下りデータにおいても、ＣＢＢＵ１００は、実施の形態１同様に共通カード１０１、運用系カード１１１、予備系カード１１２、装置制御部１２１、カード制御バス１３１、を含む。
【００５９】
実施の形態２では、運用系カード１１１および予備系カード１１２は、それぞれ、実施の形態１で説明したデータの送信側（共通カード１０１）に設けられた系切替制御の構成を有する。すなわち、運用系カード１１１および予備系カード１１２は、それぞれ、ＣＰＲＩフレーマ６０２、送信用のＳＥＲＤＥＳドライバ６０４（６０４ａ，６０４ｂ）、系切替制御部６０５、データ挿入タイミング生成部６０６、データ生成器６０７を備える。
【００６０】
このため、実施の形態２では、図２に示したＣＰＵ２０１等の系切替の制御にかかる構成は、共通カード１０１、運用系カード１１１および予備系カード１１２にそれぞれ備える。
【００６１】
また、データの受信側の共通カード１０１には、運用系Ａに受信用のＳＥＲＤＥＳドライバ６１３ａおよびＣＤＲ６１４ａを備え、予備系Ｂの受信用のＳＥＲＤＥＳドライバ６１３ｂおよびＣＤＲ６１４ｂを備える。また、系切替制御部６０５と、セレクタ６０３を備える。
【００６２】
図７は、実施の形態２にかかる系切替装置の系切替制御を説明するタイミングチャートである。図６および図７を用いて下りデータ（ＤＡＴＡ）について、運用系Ａから予備系Ｂに系切替を行う例について説明する。
【００６３】
はじめに、図６（ａ）は系切替前の状態を示している。この状態で、ＣＮ側からＣＢＢＵ１００に入力されるデータ（ＤＡＴＡ）は、運用系Ａ側からデータ（ＤＡＴＡ  Ａ）として共通カード１０１に伝送される。共通カード１０１の運用系ＡのＣＤＲ６１４ａはロック状態、予備系ＢのＣＤＲ６１４ｂはデータを受信せずアンロック状態である。この際、予備系カード１１２は、ＣＤＲ６０４ｂの出力停止によって省電力状態となっている。
【００６４】
そして、装置制御部１２１は、カード制御部１２２が運用系Ａから予備系Ｂへの系切替信号Ｓ１を出力したとする（図７の時期ｔ１）。この際、カード制御部１２２は、運用系カード１１１に系切替信号Ｓ１−１（Ｈ→Ｌ）を出力するとともに、予備系カード１１２に系切替信号Ｓ１−２（Ｌ→Ｈ）を出力する。
【００６５】
そして、運用系カード１１１は、共通カード１０１に系切替信号Ｓ１−３（Ｈ→Ｌ）を出力する。また、予備系カード１１２は、共通カード１０１に系切替信号Ｓ１−４（Ｌ→Ｈ）を出力する（図４の時期ｔ２）。
【００６６】
そして、図６（ｂ）に示すように、時期ｔ２のタイミングで系が運用系Ａから予備系Ｂに切り替えられる。この際、運用系カード１１１および予備系カード１１２が出力する系切替信号Ｓ１−３，Ｓ１−４は、共通カード１０１の系切替制御部６０５に入力される。
【００６７】
この時期ｔ２のタイミングで、予備系カード１１２の系切替制御部６０５は、セレクト信号Ｓ２をデータ挿入タイミング生成部６０６に出力する。これにより、予備系カード１１２のデータ挿入タイミング生成部６０６は、データ生成器６０７と、ＣＰＲＩフレーマ６０２に対し、同期用データ挿入タイミング信号Ｓ３を出力する。
【００６８】
そして、予備系カード１１２のデータ生成器６０７は、時期ｔ２以後、同期用データ挿入タイミング信号Ｓ３（図７の期間Ｔ）の間、ダミーの同期用データＤＳ「０１０１０１…」を生成する。例えば、期間Ｔは、３０ｍｓｅｃである。なお、ＣＢＢＵ１００に対し、データ（ＤＡＴＡ）は、系の切替前から切替後において継続して入力される。
【００６９】
また、予備系カード１１２のＣＰＲＩフレーマ６０２は、ＣＰＲＩフレームのデータ領域に、入力されたデータ（ＤＡＴＡ）を挿入して出力する。そして、時期ｔ２以降の期間Ｔの間は、データ（ＤＡＴＡ）に同期用データＤＳを重畳して出力する（図７の予備系下りデータＤＡＴＡ  Ｂ）。データ（ＤＡＴＡ）に対する同期用データＤＳの重畳は、例えば上書きであり、この場合、期間Ｔの間のデータ（ＤＡＴＡ  Ｂ）は、同期用データＤＳが占める。
【００７０】
共通カード１０１のセレクタ６０３は、時期ｔ２までの間、運用系ＡのＳＥＲＤＥＳドライバ６１３ａが出力するデータ（ＤＡＴＡ  Ａ）を出力する。そして、時期ｔ２以降は、予備系のＳＥＲＤＥＳドライバ６１３ｂが出力する同期用データＤＳが重畳されたデータ（ＤＡＴＡ  Ｂ）を出力する。
【００７１】
時期ｔ２以降、予備系Ｂからデータ（ＤＡＴＡ  Ｂ）が伝送され、共通カード１０１の予備系ＢのＣＤＲ６１４ｂがアンロック状態からロック状態へ状態遷移しはじめる。一方、運用系ＡのＣＤＲ６１４ａはデータを受信せずロック状態からアンロック状態に変わる。なお、予備系ＢのＣＤＲ６１４ｂは、期間Ｔの間受信するデータ（ＤＡＴＡ  Ｂ）には同期用データＤＳ、すなわちダミーデータが含まれる無効データである。例えば、ＣＤＲ６１４ｂは、この期間Ｔの間のデータ内容は後段に出力せずに破棄する。
【００７２】
この後、図６（ｃ）に示すように、予備系ＢのＣＤＲ６１４ｂは、時期ｔ２以降、受信したデータ（ＤＡＴＡ  Ｂ）に含まれる同期用データＤＳによりロック開始し、時期ｔ３でロック状態となる。予備系ＢのＣＤＲ６１４ｂは、ロック状態となると、同期結果信号Ｓ４を予備系カード１１２に通知する。
【００７３】
そして、共通カード１０１の系切替制御部６０５は、期間Ｔ経過後にセレクト信号Ｓ２「Ｈ→Ｌ」をセレクタ６０３に出力する。これにより、共通カード１０１のセレクタ６０３は、運用系Ａで伝送されたデータ（ＤＡＴＡ  Ａ）を、予備系Ｂで伝送されたデータ（ＤＡＴＡ  Ｂ）に、系を切り替える。
【００７４】
期間Ｔ経過後の時期ｔ４以降は、セレクタ６０３が出力するデータ（ＤＡＴＡ  Ｂ）は、同期用データＤＳを含まない有効なデータ（ＤＡＴＡ  Ｂ）が出力されることになる。また、予備系カード１１２の系切替制御部６０５は、同期結果信号Ｓ４により、共通カード１０１のＣＤＲ６１４ｂがロックした通知によってデータ生成器６０７が生成する同期用データＤＳの重畳を停止制御してもよい。この場合、時期ｔ３以降のデータ（ＤＡＴＡ）が同期用データＤＳを含まない有効なデータとなる。
【００７５】
図８は、実施の形態２にかかる系切替装置の系切替制御例を示すフローチャートである。共通カード１０１、運用系カード１１１および予備系カード１１２がそれぞれ備えた系切替にかかる機能部（例えば、図２のＣＰＵ２０１）が協働して制御する。
【００７６】
例えば、共通カード１０１（ＣＰＵ２０１）は、ステップＳ８０１，ステップＳ８０２，ステップＳ８０４，ステップＳ８１２，ステップＳ８１４の処理を実行する。運用系カード１１１（ＣＰＵ２０１）は、ステップＳ８０５の処理を実行する。予備系カード１１２（ＣＰＵ２０１）は、ステップＳ８０３，ステップＳ８０６〜ステップＳ８１１，ステップＳ８１３の処理を実行する。
【００７７】
はじめに、共通カード１０１のＣＰＵ２０１は、現在の系切替状態（系切替信号Ｓ１）の状態を確認する（ステップＳ８０１）。例えば、図６（ａ）に示す状態であれば、運用系Ａで運用系カード１１１からデータ（ＤＡＴＡ  Ａ）が伝送中であることを確認する。
【００７８】
つぎに、共通カード１０１のＣＰＵ２０１は、系切替が発生したか判断する（ステップＳ８０２）。例えば、装置制御部１２１のカード制御部１２２が出力する、新たな指示の系切替信号Ｓ１−３，Ｓ１−４を受信すれば（ステップＳ８０２：Ｙｅｓ）、系切替発生と判断する。一方、新たな系切替信号Ｓ１−３、ステップＳ１−４を受信しなければ（ステップＳ８０２：Ｎｏ）、ステップＳ８０１の処理に戻る。
【００７９】
また、予備系カード１１２のＣＰＵ２０１は、系切替信号Ｓ１−２の受信により系切替発生と判断すると、新たに運用系となるＳＥＲＤＥＳドライバ６０４をＯＮ（起動）させる（ステップＳ８０３）。図６の例では予備系カード１１２のＳＥＲＤＥＳドライバ６０４ｂをＯＮにする。
【００８０】
つぎに、共通カード１０１のＣＰＵ２０１は、予備系Ｂの受信用のＳＥＲＤＥＳドライバ６１３ｂをＯＮ（起動）させる（ステップＳ８０４）。また、旧運用系である運用系カード１１１のＣＰＵ２０１は、系切替信号Ｓ１−１の受信によりＳＥＲＤＥＳドライバ６０４ａをＯＦＦ（停止）させる（ステップＳ８０５）。
【００８１】
この後、予備系カード１１２のＣＰＵ２０１は、データ生成器６０７により同期用データＤＳの生成を開始させる（ステップＳ８０６）。そして、予備系カード１１２のＣＰＵ２０１は、ＣＰＲＩフレーマ６０２のＣＰＲＩフレームのデータ領域に同期用データＤＳを挿入する（ステップＳ８０７）。
【００８２】
この後、予備系カード１１２のＣＰＵ２０１は、同期用データＤＳを送信する期間Ｔ（図７参照）を計時するタイマー（３０ｍｓｅｃ）を始動させる（ステップＳ８０８）。
【００８３】
この後、予備系カード１１２のＣＰＵ２０１は、受信ＣＤＲのロックを確認する（ステップＳ８０９）。図６の例の場合、共通カード１０１で新たに運用系となった予備系ＢのＣＤＲ６１４ｂがロックしたか判断する（ステップＳ８１０）。そして、予備系カード１１２のＣＰＵ２０１が共通カード１０１の予備系ＢのＣＤＲ６１４ｂから同期結果信号Ｓ４を受信すると、ＣＤＲ６１４ｂがロックしたと判断する（ステップＳ８１０：Ｙｅｓ）。
【００８４】
この後、予備系カード１１２のＣＰＵ２０１は、ＣＰＲＩフレーマ１０２が出力するデータを通常データ、すなわち、同期用データＤＳを含まない有効なデータ（ＤＡＴＡ  Ｂ）に切り替える（ステップＳ８１１）。そして、共通カード１０１のＣＰＵ２０１は、セレクタ６０３を新たな運用系（予備系Ｂ）に切り替え（ステップＳ８１２）、以上の処理を終了する。
【００８５】
一方、予備系カード１１２のＣＰＵ２０１が共通カード１０１の予備系ＢのＣＤＲ６１４ｂから同期結果信号Ｓ４を受信しない間は（ステップＳ８１０：Ｎｏ）、ＣＤＲ６１４ｂがロックしていないと判断する。そして、予備系カード１１２のＣＰＵ２０１は、タイマー値のタイムアップ（３０ｍｓｅｃ経過）を判断する（ステップＳ８１３）。
【００８６】
予備系カード１１２のＣＰＵ２０１は、タイマー値がタイムアップしていなければ（ステップＳ８１３：Ｎｏ）、ステップＳ８０９の処理に戻る。また、タイマー値がタイムアップすれば（ステップＳ８１３：Ｙｅｓ）、共通カード１０１の予備系ＢのＣＤＲ６１４ｂのロック異常と判断し（ステップＳ８１４）、外部に所定の通知を行って以上の処理を終了する。
【００８７】
以上説明した実施の形態２によれば、下りデータ伝送の系の切り替えについて、実施の形態１同様の作用効果を得ることができる。実施の形態２においても、切り替えた系が送信するデータに、クロック成分が多い同期用データを含ませて送信する。これにより、切り替えられた系のＣＤＲは、受信したデータに含まれる同期用データにクロック成分を多く含むため、速やかにロックできるようになる。同期用データとして用いるクロック成分が多いデータは、例えば、「１０１０１０…」と短周期で変化する値とすることにより、ＣＤＲはデータ変化点（エッジ）で検出によりロックにかかる時間を早めることができる。
【００８８】
これにより、運用系での故障や保守により、系を運用系から予備系に切り替えた場合に、送信するデータの瞬断時間を短くすることができるようになる。また、予備系から運用系へ系を戻す切り替えの際にも同様にデータの瞬断時間を短くすることができるようになる。
【００８９】
なお、実施の形態１で説明した上りデータの系の切替制御にかかる機能部は、共通カード上にまとめて配置でき、実施の形態２で説明した下りデータの系の切替制御にかかる機能部は、共通カード、運用カードおよび予備カードのそれぞれに配置することになる。
【００９０】
例えば、実施の形態１で説明した下りデータの系の切替制御にかかる構成と、実施の形態２で説明した上りデータの系の切替制御にかかる構成を、いずれも共通カード、運用カードおよび予備カードに設けてもよい。これにより、下りおよび上りのデータのそれぞれについてデータの瞬断時間を短くして系切り替えを行えるようになる。
【００９１】
（系切替装置を含むシステム構成例）
図９は、本発明の系切替装置を含むシステム構成例を示す図である。上述した実施の形態で説明したＣＢＢＵ１００は、例えば、ＬＴＥ−Ａの通信方式におけるＲＥ９０１と、ＣＮ９２１との間に配置される。ＬＴＥ−ＡはＬｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ−Ａｄｖａｎｃｅｄの略である。また、ＣＢＢＵ１００には、スモールセル−ＲＲＥ（Ｒｅｍｏｔｅ  Ｒａｄｉｏ  Ｅｑｕｉｐｍｅｎｔ）９０２が接続される。
【００９２】
ＬＴＥ−Ａのセル領域９００Ａは、複数のＲＥ９０１、スモールセル−ＲＲＥ９０２、会社や店舗等に設置されるエンタープライズのフェムト（Ｆｅｍｔｏ）９０３ａや、家庭等に設置されるＦｅｍｔｏ９０３ｂによって形成される。Ｆｅｍｔｏ９０３ａ，９０３ｂは、Ｆｅｍｔｏ−ゲートウェイ（ＧＷ）９０４を介してＣＮ９２１に接続される。Ｆｅｍｔｏ−ゲートウェイ（ＧＷ）９０４はＩＳＰ（Ｉｎｔｅｒｎｅｔ  Ｓｅｒｖｉｃｅｓ  Ｐｒｏｖｉｄｅｒ）９３１にオフロード接続可能である。
【００９３】
９００Ｂは、ＬＴＥの通信方式のセル領域である。ＬＴＥのセル領域９００Ｂは、ＬＴＥ−Ａのセル領域９００Ａを含む。ＬＴＥのセル領域９００Ｂは、ＢＤＥ９０５、３Ｇ／ＬＴＥの通信方式の小型ルーラル９０６、ＲＥ９０７、３Ｇ／ＬＴＥの小型基地局９０８、ブースタ９０９等によって形成され、これらがＣＮ９１１に接続される。
【００９４】
９００Ｃは、３Ｇの通信方式のセル領域であり、ＬＴＥ−Ａのセル領域９００Ａ、ＬＴＥのセル領域９００Ｂを含む。３Ｇのセル領域９００Ｃは、３Ｇ−ＢＴＳ９１０によって形成され、ＩＰ−ＲＮＣ９１１を介してＣＮ９２１に接続される。ＢＴＳはＢａｓｅ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｓｔａｔｉｏｎ、ＩＰ−ＲＮＣはＩｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ−Ｒａｄｉｏ  Ｎｅｔｗｏｒｋ  Ｃｏｎｔｒｏｌｌｅｒの略である。
【００９５】
これら各セル領域９００Ａ〜９００Ｃに配置された各通信機器により、セル領域内の端末（ＵＥ）と無線通信するアクセスネットワークを形成し、ＵＥから送信する上りのデータをＣＮ９２１に送信し、ＣＮから送信する下りのデータをＵＥに送信する。
【００９６】
ＣＮ９２１は、ＳＩＮ９２２、ｘＧＳＮ９２３、ＥＰＣ９２４を含み、インターネット回線を介してクラウドサービス９３０に接続され、ＩＭＳ等のサービスを提供する。ＳＩＮはＳｉｇｎａｌｉｎｇ  Ｉｎｔｅｒ−ｗｏｒｋｉｎｇ  Ｎｏｄｅ（ｆｏｒ  ３Ｇ  ａｃｃｅｓｓ）の略である。ｘＧＳＮはｓｅｒｖｉｎｇ／ｇａｔｅｗａｙ  Ｇｅｎｅｒａｌ  ｐａｃｋｅｔ  ｒａｄｉｏ  ｓｅｒｖｉｃｅ  Ｓｕｐｐｏｒｔ  Ｎｏｄｅの略である。ＥＰＣはＥｖｏｌｖｅｄ  Ｐａｃｋｅｔ  Ｃｏｒｅの略である。ＩＭＳはＩＰ  Ｍｕｌｔｉｍｅｄｉａ  Ｓｕｂｓｙｓｅｍの略である。
【００９７】
（従来技術との対比）
図１０は、既存の系切替装置で生じる問題を説明する図である。ＣＢＢＵ１０００は、主に上りデータ（ＤＡＴＡ）の伝送系の切り替えにかかる構成として、共通カード１００１と、運用系カード１０１１と、予備系カード１０１２と、を有する。
【００９８】
共通カード１００１は、ＣＰＲＩフレーマ１００２と、セレクタ１００３と、ＳＥＲＤＥＳドライバ１００４（１００４ａ，１００４ｂ）と、を有し、セレクタ１００３により、データ（ＤＡＴＡ）の伝送を運用系Ａあるいは予備系Ｂに切り替える。
【００９９】
運用系カード１０１１は、ＳＥＲＤＥＳドライバ１０１３ａおよびＣＤＲ１０１４ａを有する。予備系カード１０１２は、ＳＥＲＤＥＳドライバ１０１３ｂおよびＣＤＲ１０１４ｂを有する。
【０１００】
図１０（ａ）に示すように、運用系Ａによるデータ伝送時には、共通カード１００１は、セレクタ１００３を運用系Ａに切り替え、データ（ＤＡＴＡ）をＳＥＲＤＥＳドライバ１００４ａを介して運用系カード１０１１に伝送する。この際、予備系カード１０１２のＣＤＲ１０１４ｂは、データを受信していないためアンロック状態である。
【０１０１】
そして、運用系カード１０１１の故障や保守交換等により、図１０（ｂ）に示すように、伝送の系を運用系Ａから予備系Ｂに切り替えたとする。この場合、共通カード１００１は、セレクタ１００３を予備系Ｂに切り替え、データ（ＤＡＴＡ）をＳＥＲＤＥＳドライバ１００４ｂを介して予備系カード１０１２に伝送する。
【０１０２】
しかし、予備系カード１０１２では、データ（ＤＡＴＡ）を受信するＳＥＲＤＥＳドライバ１０１３ｂデータを入力して、ＣＤＲ１０１４ｂがロックするまでの時間は、入力されるデータ（ＤＡＴＡ）のデータパターン（値の変化状態）によって変動する。例えば、受信したデータ（ＤＡＴＡ）の値が全て「０」の場合、ＣＤＲ１０１４ｂのロックにかかる時間は１００ｍｓ程度必要となり、ロック後のデータ同期を含めると系切替時の瞬断許容時間２００ｍｓｅｃを超える。
【０１０３】
ＢＢＵ１０００は、運用系Ａから予備系Ｂに切替える時の瞬断時間を２００ｍｓｅｃ以内に納める仕様とされている。瞬断時間が２００ｍｓｅｃを超えると、系切り替えにエラーが発生してしまう。この場合、図９に示したシステムに配置されるＣＢＢＵ１０００での系切り替え時のエラー発生は、通信中のデータ伝送に影響を与える。例えば、通信プロトコル上で通信接続にかかる時間が増大してしまう。
【０１０４】
これに対し、上述した実施の形態のＣＢＢＵ１００によれば、系切替時に、データの送信側では、データ（ＤＡＴＡ）にクロック成分が多い同期用データＤＳを重畳して送信する。これにより、系切替後にデータを受信するＣＤＲは、同期用データにクロック成分が多く含まれるため、速やかにロックでき、対応して以後のデータ同期も短時間で行えるようになる。これにより、系切替時に速やかにＣＤＲをロックでき、系切り替え時の瞬断時間を短くすることができる。
【０１０５】
上述した実施の形態によれば、例えば、同期用データＤＳを「１０１０１０…」と短周期で変化する値とすることにより、ＣＤＲは、データ変化点（エッジ）を検出するタイミングが増大する。この場合、ＣＤＲは１０〜３０ｍｓｅｃでロックすることができる。実施の形態で説明したように、ＣＤＲのロックが３０ｍｓｅｃで想定した場合でも、既存の技術でのロック時間（１００ｍｓｅｃ）に対し、７０ｍｓｅｃ分だけ、ロック時間を短縮できる。これにより、実施の形態によれば、仕様上の瞬断時間（２００ｍｓｅｃ）内での系切替を安定して実現できるようになる。
【０１０６】
以上説明した実施の形態によれば、系切替装置は、運用系と予備系でデータの伝送系を切り替える構成において、一方の系（運用系）でデータ伝送中は、他の系（予備系）のデータ出力を停止させ、省電力化を図ることができる。実施の形態１では、共通カードが省電力状態となり、実施の形態２では、予備系カードが省電力状態となる。
【０１０７】
そして、実施の形態では、このような構成において、運用系から予備系の系を切り替えた場合、データ出力が停止している予備系でデータを受信するＣＤＲを短時間でロックすることができる。送信側では、データにクロック成分が多い同期用データを重畳して送信する。これにより、予備系のＣＤＲは、受信したデータに含まれるクロック成分が多い同期用データによって速やかにロックすることができ、その後のデータ同期を短時間で完了できる。したがって、系切替時のデータ伝送の瞬断時間を短縮できるようになる。この作用効果は、下りおよび上りのデータ伝送のいずれにおいても同様に得ることができる。
【０１０８】
したがって、実施の形態によれば、省電力化を図った装置構成において、さらに、系切替時に新たに伝送開始する系を短時間で使用できるようになり、装置の系切替時の瞬断時間を短縮できるようになる。
【０１０９】
実施の形態では、伝送系にＳＥＲＤＥＳを用いＣＤＲのロック時間を短縮する構成例を説明したが、ＳＥＲＤＥＳに限らず各種伝送系、例えばイーサネット等に適用しても同様の作用効果を得ることができる。また、実施の形態では、共通カードと運用系カードおよび予備系カードが同一の装置（ＣＢＢＵ）内に収容された構成例を説明した。これに限らず、共通カードの機能を有する装置と、運用系カードおよび予備系カードの機能を有する装置とが所定距離離れた別装置であっても、同様の作用効果を得ることができる。
【０１１０】
なお、本実施の形態で説明した系切替にかかる方法は、あらかじめ用意された制御プログラムを対象機器（上記の系切替装置）等のコンピュータ（ＣＰＵ等）が実行することにより実現することができる。本制御プログラムは、磁気ディスク、光ディスク、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）フラッシュメモリなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、制御プログラムは、インターネット等のネットワークを介して配布してもよい。
【０１１１】
上述した実施の形態に関し、さらに以下の付記を開示する。
【０１１２】
（付記１）送信側装置と、受信側装置との間でデータ伝送を冗長化し、系切替を行う系切替装置において、
前記送信側装置は、前記系切替時に、送信する前記データにクロック成分を多く含む同期用データを所定期間だけ重畳して、切り替えた系の前記受信側装置に送信し、
前記系切替時に前記データを受信した前記受信側装置は、受信した前記データに含まれる前記同期用データに基づき、前記データの同期処理を行う、
ことを特徴とする系切替装置。
【０１１３】
（付記２）前記受信側装置は、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）を有し、当該ＣＤＲは、前記同期用データの受信に基づき、前記データのロックを行うことを特徴とする付記１に記載の系切替装置。
【０１１４】
（付記３）前記送信側装置の前記データを伝送する通信インタフェースのうち、前記系切替により前記データが未入力側の系の通信インタフェースは、省電力状態となることを特徴とする付記２に記載の系切替装置。
【０１１５】
（付記４）前記送信側装置は、運用系と予備系の前記データの送信部を有し、
前記受信側装置は、前記運用系の前記データの受信部と、前記予備系の前記データの受信部と、を冗長化して設けたことを特徴とする付記１〜３のいずれか一つに記載の系切替装置。
【０１１６】
（付記５）前記送信側装置は、前記系切替の指示入力に基づき、前記系切替を制御する系切替制御部と、
前記系切替制御部の系切替制御のタイミングで、前記同期用データを生成するデータ生成器と、
前記系切替制御部の系切替制御のタイミングで、前記同期用データが重畳された前記データを前記切替後の系に送信するセレクタと、
を有することを特徴とする付記４に記載の系切替装置。
【０１１７】
（付記６）前記送信側装置は、運用系の前記データの送信部と、予備系の送信部と、をそれぞれ冗長化して設け、
前記受信側装置は、前記運用系の受信部と、前記予備系の受信部とを有することを特徴とする付記１〜３のいずれか一つに記載の系切替装置。
【０１１８】
（付記７）前記送信側装置は、前記系切替を制御する系切替制御部と、
前記系切替制御部の系切替制御のタイミングで、前記同期用データを生成するデータ生成器と、を有し、
前記系切替の指示入力に基づき、前記データを送信する系の送信側装置が前記同期用データの生成、および前記データの重畳によるデータ送信を行い、
前記受信側装置は、前記送信側装置の前記系切替制御部の系切替制御のタイミングで、前記系が切り替えられた側の送信側装置から前記同期用データが重畳された前記データを選択するセレクタを有することを特徴とする付記６に記載の系切替装置。
【０１１９】
（付記８）前記受信側装置は、前記所定期間の前記同期用データを除き、受信した前記データを外部出力することを特徴とする付記１〜７のいずれか一つに記載の系切替装置。
【０１２０】
（付記９）前記受信側装置は、前記系切替後、前記ＣＤＲのロック状態の通知に基づき、受信した前記データを外部出力することを特徴とする付記１〜７のいずれか一つに記載の系切替装置。
【０１２１】
（付記１０）前記送信側装置と前記受信側装置の間で前記データを伝送する通信インタフェースは、ＳＥＲＤＥＳ（ＳＥＲｉａｌｉｚｅｒ／ＤＥＳｅｒｉａｌｉｚｅｒ）であることを特徴とする付記１〜９のいずれか一つに記載の系切替装置。
【０１２２】
（付記１１）前記送信側装置および前記受信側装置は、無線通信システムのＣＢＢＵ（Ｃｅｎｔｒａｌ  Ｂａｓｅ  Ｂａｎｄ  Ｕｎｉｔ）に収容されることを特徴とする付記１〜１０のいずれか一つに記載の系切替装置。
【０１２３】
（付記１２）前記送信側装置および前記受信側装置は、機能別に異なるカード上に配置され、前記データ伝送の系が前記カード間で冗長化されたことを特徴とする付記１〜１１のいずれか一つに記載の系切替装置。
【０１２４】
（付記１３）送信側装置と、受信側装置との間でデータ伝送を冗長化し、系切替を行う系切替システムにおいて、
前記送信側装置は、前記系切替時に、送信する前記データにクロック成分を多く含む同期用データを所定期間だけ重畳して、切り替えた系の前記受信側装置に送信し、
前記系切替時に前記データを受信した前記受信側装置は、受信した前記データに含まれる前記同期用データに基づき、前記データの同期処理を行い、
前記受信側装置は、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）を有し、当該ＣＤＲは、前記同期用データの受信に基づき、前記データのロックを行うことを特徴とする系切替システム。
【０１２５】
（付記１４）送信側装置と、受信側装置との間でデータ伝送を冗長化し、系切替を行う系切替方法において、
前記送信側装置は、前記系切替時に、送信する前記データにクロック成分を多く含む同期用データを所定期間だけ重畳して、切り替えた系の前記受信側装置に送信し、
前記系切替時に前記データを受信した前記受信側装置は、受信した前記データに含まれる前記同期用データに基づき、前記データの同期処理を行い、
前記受信側装置は、前記同期用データの受信に基づき、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）による前記データのロックを行うことを特徴とする系切替方法。
【符号の説明】
【０１２６】
１００  ＣＢＢＵ
１０１  共通カード
１０２，６０２  ＣＰＲＩフレーマ
１０３，６０３  セレクタ
１０４，１１３，６０４，６１３  ＳＥＲＤＥＳドライバ
１０５，６０５  系切替制御部
１０６，６０６  データ挿入タイミング生成部
１０７，６０７  データ生成器
１１１  運用系カード
１１２  予備系カード
１１４，６１４  ＣＤＲ
１２１  装置制御部
１２２  カード制御部
１３１  カード制御バス
２０１  ＣＰＵ
２０２  ＲＯＭ
２０３  ＲＡＭ
２０４  Ｉ／Ｆ
Ａ  運用系
Ｂ  予備系
ＤＳ  同期用データ
Ｓ１  系切替信号
Ｓ２  セレクト信号
Ｓ３  同期用データ挿入タイミング信号
Ｓ４  同期結果信号
【図１】
2019062401.tif 000003
【図２】
2019062401.tif 000004
【図３】
2019062401.tif 000005
【図４】
2019062401.tif 000006
【図５】
2019062401.tif 000007
【図６】
2019062401.tif 000008
【図７】
2019062401.tif 000009
【図８】
2019062401.tif 000010
【図９】
2019062401.tif 000011
【図１０】
2019062401.tif 000012