(57)【要約】【課題】実装面積の増加を抑制しつつ、所望の特性を持つ第１の半導体装置及び所望の特性を持つ第２の半導体素子を備えた半導体装置を提供する。【解決手段】半導体装置１は、第１の半導体素子１０と第２の半導体素子２０と、第１の半導体素子１０と第２の半導体素子２０との間に配置される中間層３０と、基材４０とを有し、第１の半導体素子１０は、第１の導電型の第１の半導体層１１と、第２の導電型の第２の半導体層１２と、第１の導電型の第３の半導体層１３と、第２の導電型の第４の半導体層１４とを有し、第２の半導体素子２０は、第１の導電型の第５の半導体層２１と、第２の導電型の第６の半導体層２２と、第１の導電型の第７の半導体層２３と、第２の導電型の第８の半導体層２４とを有する。【選択図】図２
2019145666.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体素子と、
第２の半導体素子と、
前記第１の半導体素子と前記第２の半導体素子との間に配置される中間層と、
前記第２の半導体素子が配置される基材と、
を有する半導体装置であって、
前記第１の半導体素子は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、第１の導電型の第３の半導体層と、第２の導電型の第４の半導体層とが、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層の順に配置された多層構造を有し、
前記第２の半導体素子は、第１の導電型の第５の半導体層と、第２の導電型の第６の半導体層と、第１の導電型の第７の半導体層と、第２の導電型の第８の半導体層とが、前記第５の半導体層、前記第６の半導体層、前記第７の半導体層、前記第８の半導体層の順に配置された多層構造を有する
ことを特徴とする半導体装置。
【請求項２】
前記第１から第８の半導体層及び前記中間層は、前記第１の半導体層から前記基材に向かう方向に、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層、前記中間層、前記第５の半導体層、前記第６の半導体層、前記第７の半導体層、前記第８の半導体層の順に配置され、
前記中間層は、前記第４の半導体層及び前記第５の半導体層より大きい電気抵抗率を持つ材料で形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記中間層は、絶縁材料で形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の半導体層上に備えられた第１の電極と、
前記第２の半導体層上に備えられた第２の電極と、
前記第４の半導体層上に備えられた第３の電極と、
前記第５の半導体層上に備えられた第４の電極と、
前記第６の半導体層上に備えられた第５の電極と、
前記第８の半導体層上に備えられた第６の電極と、
をさらに有することを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記第１から第８の半導体層及び前記中間層は、前記第１の半導体層から前記基材に向かう方向に、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層、前記中間層、前記第８の半導体層、前記第７の半導体層、前記第６の半導体層、前記第５の半導体層の順に配置され、
前記中間層は、前記第４の半導体層と前記第８の半導体層を電気的に接続する導電性材料で形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記中間層は、金属で形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１の半導体層上に備えられた第１の電極と、
前記第２の半導体層上に備えられた第２の電極と、
前記第４の半導体層上に備えられた第３の電極と、
前記第５の半導体層上に備えられた第４の電極と、
前記第６の半導体層上に備えられた第５の電極と、
をさらに有することを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
前記第１の半導体素子は、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、及び前記第４の半導体層のうちの、隣り合う２つの半導体層の間に配置された１層以上の第９の半導体層をさらに有することを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記第２の半導体素子は、前記第５の半導体層、前記第６の半導体層、前記第７の半導体層、及び前記第８の半導体層のうちの、隣り合う２つの半導体層の間に配置された１層以上の第１０の半導体層をさらに有することを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１の導電型はＮ型であり前記第２の導電型はＰ型である、又は、前記第１の導電型はＰ型であり前記第２の導電型はＮ型である
ことを特徴とする請求項１から９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第１の半導体素子は、発光サイリスタであり、
前記第２の半導体素子は、走査サイリスタである
ことを特徴とする請求項１から１０のいずれか１項に記載の半導体装置。
【請求項１２】
請求項１１に記載の半導体装置を有することを特徴とする光プリントヘッド。
【請求項１３】
請求項１２に記載の光プリントヘッドを有することを特徴とする画像形成装置。
【請求項１４】
製造用基材上に形成された、第１の導電型の第５の半導体層と、第２の導電型の第６の半導体層と、第１の導電型の第７の半導体層と、第２の導電型の第８の半導体層とが、前記第５の半導体層、前記第６の半導体層、前記第７の半導体層、前記第８の半導体層の順に配置された多層構造を有する第２の半導体素子を、基材上に移動して設置するステップと、
前記基材上に設定された前記第２の半導体素子上に中間層を形成するステップと、
製造用基材上に形成された、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、第１の導電型の第３の半導体層と、第２の導電型の第４の半導体層とが、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層の順に配置された多層構造を有する第１の半導体素子を、前記中間層上に移動して設置するステップと
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、前記半導体装置を有する光プリントヘッド、前記光プリントヘッドを有する画像形成装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
同一の半導体ウェハに、同一のＰＮＰＮ構造を持つ発光サイリスタと走査サイリスタとが形成された発光素子アレイが提案されている（例えば、特許文献１参照）。同一のＰＮＰＮ構造を持つ発光サイリスタと走査サイリスタは、半導体ウェハにＰＮＰＮ構造を持つ半導体積層膜（エピタキシャル膜）を成長させ、この半導体積層膜をエッチングにより分離することで形成されることが一般的である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２−２６３６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＰＮＰＮ構造を持つ共通の半導体積層膜から発光サイリスタと走査サイリスタとを形成した場合には、以下の問題が生じる。
【０００５】
発光サイリスタに要求される電気的特性（例えば、発光特性）と走査サイリスタに要求される電気的特性（例えば、スイッチング特性）とは互いに異なる。このため、ＰＮＰＮ構造を持つ半導体積層膜の構成パラメータが発光サイリスタに適したものである場合には、走査サイリスタの性能が低下する。逆に、ＰＮＰＮ構造を持つ半導体積層膜の構成パラメータが走査サイリスタに適したものである場合には、発光サイリスタの性能が低下する。
【０００６】
また、発光サイリスタと走査サイリスタとを共通の半導体積層膜から形成した場合には、実装面積が増加する。
【０００７】
そこで、本発明は、実装面積の増加を抑制しつつ、所望の特性を持つ第１の半導体装置及び所望の特性を持つ第２の半導体素子を備えた半導体装置、前記半導体装置を有する光プリントヘッド、前記光プリントヘッドを有する画像形成装置、及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置は、第１の半導体素子と、第２の半導体素子と、前記第１の半導体素子と前記第２の半導体素子との間に配置される中間層と、前記第２の半導体素子が配置される基材と、を有する半導体装置であって、前記第１の半導体素子は、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、第１の導電型の第３の半導体層と、第２の導電型の第４の半導体層とが、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層の順に配置された多層構造を有し、前記第２の半導体素子は、第１の導電型の第５の半導体層と、第２の導電型の第６の半導体層と、第１の導電型の第７の半導体層と、第２の導電型の第８の半導体層とが、前記第５の半導体層、前記第６の半導体層、前記第７の半導体層、前記第８の半導体層の順に配置された多層構造を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、半導体装置を構成する第１の半導体素子と第２の半導体素子とは、それぞれ所望の特性を持つことができる。
【００１０】
また、第２の半導体素子と第１の半導体素子とが中間層を挟んで積層されるので、実装面積の増加を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る発光素子アレイ部の要部である複数の発光素子アレイチップを示す概略平面図である。
【図２】第１の実施形態に係る半導体装置を示す概略断面図である。
【図３】第１の実施形態に係る半導体装置の入力信号を示す図である。
【図４】第１の実施形態に係る半導体装置の等価回路を示す図である。
【図５】図２及び図３に示される回路を含む自己走査型発光素子アレイを示す回路図である。
【図６】（ａ）から（ｃ）は、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図７】第１の実施形態の変形例に係る半導体装置の構造を示す図である。
【図８】本発明の第２の実施形態に係る半導体装置を示す概略断面図である。
【図９】第２の実施形態に係る半導体装置の入力信号を示す図である。
【図１０】第２の実施形態に係る半導体装置の等価回路を示す図である。
【図１１】本発明の第３の実施形態に係る光プリントヘッドを示す概略断面図である。
【図１２】本発明の第４の実施形態に係る画像形成装置を示す概略断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施の形態に係る半導体装置、光プリントヘッド、画像形成装置、及び半導体装置の製造方法を、添付図面を参照しながら説明する。以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。
【００１３】
第１及び第２の実施形態においては、半導体装置及びその製造方法を説明する。第３の実施形態においては、第１又は第２の実施形態に係る半導体装置を有する光プリントヘッドを説明する。第４の実施形態においては、第３の実施形態に係る光プリントヘッドを有する画像形成装置を説明する。
【００１４】
また、図には、必要に応じて、ＸＹＺ直交座標系の座標軸を示す。Ｘ軸方向は、発光素子アレイの発光サイリスタの配列方向である主走査方向を示す。Ｙ軸方向は、主走査方向に直交する副走査方向を示す。Ｚ軸方向は、半導体装置の厚み方向を示す。
【００１５】
《１》第１の実施形態
《１−１》構成
図１は、第１の実施形態の発光素子アレイ部１００の要部である複数の発光素子アレイチップ１０１を示す概略平面図である。図１に示されるように、発光素子アレイチップ１０１は、基材４０、基材４０上に形成された走査サイリスタアレイ１０３、発光サイリスタアレイ１０２、複数のワイヤパッド１０４、及び電極配線（図示せず）を有する。発光サイリスタアレイ１０２は、主走査方向であるＸ軸方向に配列された複数の発光サイリスタを有する。走査サイリスタアレイ１０３は、Ｘ軸方向に配列された複数の走査サイリスタを有する。
【００１６】
図２は、第１の実施形態の半導体装置１を示す概略断面図である。図２は、図１をＩＩ−ＩＩ線で切る断面構造を示す。図２に示されるように、半導体装置１は、第１の半導体素子としての３端子半導体発光素子である発光サイリスタ１０と、第２の半導体素子としての３端子半導体素子である走査サイリスタ２０と、発光サイリスタ１０と走査サイリスタ２０との間に配置される中間層３０と、走査サイリスタ２０が配置される基材４０とを有する。
【００１７】
発光サイリスタ１０は、第１の導電型としてのＮ型の第１の半導体層であるＮ型カソード層１１と、第２の導電型としてのＰ型の第２の半導体層であるＰ型ゲート層１２と、第１の導電型としてのＮ型の第３の半導体層であるＮ型ゲート層１３と、第２の導電型としてのＰ型の第４の半導体層であるＰ型アノード層１４とが、Ｎ型カソード層１１、Ｐ型ゲート層１２、Ｎ型ゲート層１３、Ｐ型アノード層１４の順に配置された多層構造を有する。図２では、Ｎ型カソード層１１とＰ型ゲート層１２、Ｐ型ゲート層１２とＮ型ゲート層１３、及びＮ型ゲート層１３とＰ型アノード層１４は、それぞれ互いに隣接して配置されている。ただし、発光サイリスタ１０は、Ｎ型カソード層１１、Ｐ型ゲート層１２、Ｎ型ゲート層１３、及びＰ型アノード層１４のうちの、隣り合う２つの半導体層の間に配置された１層以上の他の半導体層（第９の半導体層）をさらに有してもよい。第９の半導体層は、例えば、Ｐ型又はＮ型のクラッド層である。発光サイリスタ１０は、例えば、ＡｌＧａＡｓ（アルミニウム・ガリウム・砒素）系半導体材料から構成される。
【００１８】
走査サイリスタ２０は、第１の導電型としてのＮ型の第５の半導体層であるＮ型カソード層２１と、第２の導電型としてのＰ型の第６の半導体層であるＰ型ゲート層２２と、第１の導電型としてのＮ型の第７の半導体層であるＮ型ゲート層２３と、第２の導電型としてのＰ型の第８の半導体層であるＰ型アノード層２４とが、Ｎ型カソード層２１、Ｐ型ゲート層２２、Ｎ型ゲート層２３、Ｐ型アノード層２４の順に配置された多層構造を有する。図２では、Ｎ型カソード層２１とＰ型ゲート層２２、Ｐ型ゲート層２２とＮ型ゲート層２３、及びＮ型ゲート層２３とＰ型アノード層２４は、それぞれ互いに隣接して配置されている。ただし、走査サイリスタ２０は、Ｎ型カソード層２１、Ｐ型ゲート層２２、Ｎ型ゲート層２３、及びＰ型アノード層２４のうちの、隣り合う２つの半導体層の間に配置された１層以上の他の半導体層（第１０の半導体層）をさらに有してもよい。第１０の半導体層は、例えば、Ｐ型又はＮ型のクラッド層である。走査サイリスタ２０は、例えば、ＡｌＧａＡｓ系半導体材料から構成される。
【００１９】
中間層３０は、隣接する半導体層である第４の半導体層１４及び第５の半導体層２１のいずれよりも高い抵抗率を持つ材料で構成される。中間層３０は、例えば、絶縁材料で構成された絶縁層であってもよい。中間層３０は、例えば、ＡｌＧａＡｓ系半導体材料から構成されることができる。
【００２０】
基材４０は、例えば、ＧａＡｓ（ガリウム・砒素）系半導体で形成される。
【００２１】
各半導体層及び中間層３０は、Ｎ型カソード層１１から基材４０に向かう方向に、Ｎ型カソード層１１、Ｐ型ゲート層１２、Ｎ型ゲート層１３、Ｐ型アノード層１４、中間層３０、Ｎ型カソード層２１、Ｐ型ゲート層２２、Ｎ型ゲート層２３、Ｐ型アノード層２４の順に配置されている。
【００２２】
発光サイリスタ１０及び走査サイリスタ２０は、絶縁膜７０で覆われている。絶縁膜７０は、例えば、ＳｉＮ膜（窒化シリコン膜）又はポリイミド膜などである。絶縁膜７０は、開口部７１〜７３及び７４〜７６を有する。
【００２３】
発光サイリスタ１０のＮ型カソード層１１上には、絶縁膜７０の開口部７１内に、カソード電極１５が備えられる。発光サイリスタ１０のＰ型ゲート層１２上には、絶縁膜７０の開口部７２内に、ゲート電極１６が備えられる。発光サイリスタ１０のＰ型アノード層１４上には、絶縁膜７０の開口部７３内に、アノード電極１７が備えられる。
【００２４】
走査サイリスタ２０のＮ型カソード層２１上には、絶縁膜７０の開口部７４内に、カソード電極２５が備えられる。走査サイリスタ２０のＰ型ゲート層２２上には、絶縁膜７０の開口部７５内に、ゲート電極２６が備えられる。走査サイリスタ２０のＰ型アノード層２４上には、絶縁膜７０の開口部７６内に、アノード電極２７が備えられる。
【００２５】
《１−２》動作
図３は、第１の実施形態に係る半導体装置１の入力信号を示す図である。図４は、図３の半導体装置の等価回路を示す図である。図５は、図２及び図３に示される回路を含む自己走査型（ｓｅｌｆ−ｓｃａｎｉｎｇ）発光素子アレイを示す回路図である。図５の発光素子アレイは、発光サイリスタ部２１０とシフト回路部２２０とを有する。
【００２６】
シフト回路部２２０は、複数の走査サイリスタ２０（すなわち、２０＿１，２０＿２，…）と、走査サイリスタ２０のゲートを互いに結合する結合ダイオードＤ（すなわち、Ｄ１，Ｄ２，…）と、ゲート負荷抵抗Ｒｇ（すなわち、Ｒｇ１，Ｒｇ２，…）とを有する。１番目の走査サイリスタ２０＿１のゲートには、結合ダイオードＤ１のアノードと、ダイオードＤ０のカソードとが接続されている。また、発光サイリスタ部２１０は、複数の発光サイリスタ１０（すなわち、１０＿１，１０＿２，…）を有する。
【００２７】
第１の電源部から第１の電位Ｖ０が、ゲート負荷抵抗Ｒｇの一端に印加される。ゲート負荷抵抗Ｒｇの他端は、対応する走査サイリスタ２０のゲート及び対応する発光サイリスタ１０のゲートに接続される。奇数番目の走査サイリスタ２０＿１，２０＿３，…のカソードには、クロックＣＬＫ１が、電流制限用抵抗Ｒ１を介して供給され、偶数番目の走査サイリスタ２０＿２，２０＿４，…のカソードには、クロック信号ＣＬＫ２が電流制限用抵抗Ｒ２を介して供給される。また、発光サイリスタ１０＿１，１０＿２，…のカソードは、信号ラインＩＮに接続されている。なお、走査サイリスタ２０のアノード及び発光サイリスタ１０のアノードは、第２の電源部から第２の電位ＶＤＤが印加される。また、走査サイリスタ２０のゲートは、結合ダイオードＤを介して次の段の走査サイリスタ２０のゲートに順次接続される。
【００２８】
クロック信号ＣＬＫ１，ＣＬＫ２は、Ｈ（ハイ）レベルとＬ（ロー）レベルとを繰り返す、互いに相補的なパルス信号である。例えば、ＣＬＫ２及びＶ０がＬレベル（−５Ｖ）であり、ＣＬＫ１がＨレベル（０Ｖ）であり、走査サイリスタ２０＿２がオンしているとする。このとき、走査サイリスタ２０＿２のゲートは、ほぼＨレベル（約０Ｖ）となる。このとき、走査サイリスタ２０＿３のゲートは、結合ダイオードＤ２のオン電圧だけ電圧降下するため約−１．５Ｖ、走査サイリスタ２０＿４のゲートの電圧は、走査サイリスタ２０＿３のゲートの電圧よりもさらに結合ダイオードＤ３のオン電圧分低い−３Ｖ程度になる。
【００２９】
次に、ＣＬＫ２がＨレベル、ＣＬＫ１がＬレベルになると、走査サイリスタ２０＿２がオフとなり、走査サイリスタ２０＿３がオンとなる。これによって、走査サイリスタ２０＿３のゲートは、ほぼ０Ｖとなり、走査サイリスタ２０＿４のゲートは、結合ダイオードＤ２のオン電圧だけ電圧降下するため約−１．５Ｖとなる。また、オフとなった走査サイリスタ２０＿２のゲートはゲート負荷抵抗Ｒｇにより電位Ｖ０と同じＬレベルになる。このように、クロック信号ＣＬＫ１、ＣＬＫ２が交互にＬレベルになることによって、走査サイリスタ２０＿１，２０＿２，…が順番にオンになる。
【００３０】
なお、最初の段階では、ＣＬＫ１をＬレベル、ＣＬＫ２をＨレベルに設定することで、走査サイリスタ２０＿１がオンし、その後ＣＬＫ１、ＣＬＫ２のＬレベル、Ｈレベルを交互に変更することで、上述のような走査サイリスタ２０の自己走査が行われる。
【００３１】
ここで、発光サイリスタ１０は、そのカソードに信号（画像データ）ＩＮが供給されており、この信号ＩＮがＬレベルであった場合には、対応する走査サイリスタ２０がオンしている発光サイリスタ１０がオンする。すなわち、対応する走査サイリスタ２０がオンしていると共通ゲートがＨレベルになっているため、発光サイリスタ１０もオンすることになる。一方、信号ＩＮがＨレベルであった場合には、対応する走査サイリスタ２０がオンしていても、発光サイリスタ１０はそのカソードがＨレベルであり、オフのままになる。
【００３２】
このようにして、走査サイリスタ２０が順次オンしていく際に、信号ＩＮをＨレベル又はＬレベルにセットすることで、発光サイリスタ１０の発光が制御される。図５の回路は、例えば、特許第５１２８６２５号公報などに記載されている。
【００３３】
《１−３》製造方法
図６（ａ）から（ｃ）は、第１の実施形態に係る半導体装置の製造方法を示す図である。先ず、図示しない製造用基材上に、第２の半導体素子としての走査サイリスタ２０用のＡｌＧａＡｓ層からなる半導体積層フィルムを、エピタキシャル成長、エッチング（例えば、深堀ドライエッチング）、ダイシングなどを用いて形成する。走査サイリスタ２０用の半導体積層フィルムは、図２の走査サイリスタ２０に対応する構造を持つ。
【００３４】
次に、製造用基材から走査サイリスタ２０用の半導体積層フィルムを剥がし、図６（ａ）に示されるように、走査サイリスタ２０用の半導体積層フィルムを基材４０上に移動して基材４０上に設置（すなわち、ボンディング）する。走査サイリスタ２０用の半導体積層フィルムは、基材４０に、例えば、分子間力によって固定される。
【００３５】
次に、図６（ｂ）に示されるように、走査サイリスタ２０用の半導体積層フィルム上に中間層３０を形成する。中間層３０は、例えば、エピタキシャル成長により形成できる。また、走査サイリスタ２０用の半導体積層フィルムの一部として中間層３０を形成してもよい。その場合には、走査サイリスタ２０用の半導体積層フィルムを基材４０上に移動して基材４０上に設置（すなわち、ボンディング）した状態が、図６（ａ）の状態である。
【００３６】
次に、図示しない製造用基材上に、第２の半導体素子としての発光サイリスタ１０用のＡｌＧａＡｓ層からなる半導体積層フィルムを、エピタキシャル成長、エッチング（例えば、深堀ドライエッチング）、ダイシングなどを用いて形成する。発光サイリスタ１０用の半導体積層フィルムは、図２の発光サイリスタ１０に対応する構造を持つ。
【００３７】
次に、製造用基材から発光サイリスタ１０用の半導体積層フィルムを剥がし、図６（ｃ）に示されるように、発光サイリスタ１０用の半導体積層フィルムを中間層３０上に移動して中間層３０上に設置（すなわち、ボンディング）する。発光サイリスタ１０用の半導体積層フィルムは、中間層３０に、例えば、分子間力によって固定される。
【００３８】
図７は、第１の実施形態の変形例に係る半導体装置の構造を示す図である。図２及び図６（ａ）から（ｃ）の例では、１つの走査サイリスタ２０上に１つの中間層３０及び１つの発光サイリスタ１０を配置した例を説明した。しかし、図７に示されるように、１つの走査サイリスタ２０上に複数の中間層３０及び複数の発光サイリスタ１０を配置してもよい。
【００３９】
《１−４》効果
第１の実施形態では、発光サイリスタ１０を構成するＮＰＮＰ構造（すなわち、半導体積層フィルム）と走査サイリスタ２０を構成するＮＰＮＰ構造（すなわち、半導体積層フィルム）とは、それぞれに好適な構成パラメータを用いた別個の製造プロセスで形成されることが可能である。このため、発光サイリスタ１０からの光取出し効率を向上させるとともに、走査サイリスタ２０におけるスイッチング特性（例えば、安定した回路動作）を向上させることができる。
【００４０】
また、走査サイリスタ２０と発光サイリスタ１０とが中間層３０を挟んで積層されるので、実装面積の増加を抑制することができる。
【００４１】
また、半導体積層フィルム（例えば、エピタキシャルフィルム）を基材４０にボンディングする技術を用いた場合には、１枚の半導体ウェハからの発光素子の取れ数を増やすことができる。
【００４２】
《２》第２の実施形態
《２−１》構成
第２の実施形態に係る半導体装置は、走査サイリスタの構造及び中間層の材料の点で、第１の実施形態に係る半導体装置１と相違する。この点を除いて、第２の実施形態に係る半導体装置は、第１の実施形態に係る半導体装置と同じである。したがって、第２の実施形態の説明においては、図１をも参照する。
【００４３】
図８は、第２の実施形態に係る半導体装置２を示す概略断面図である。図８は、図１をＩＩ−ＩＩ線で切る断面構造に対応する。図８に示されるように、半導体装置２は、第１の半導体素子としての３端子半導体発光素子である発光サイリスタ１０と、第２の半導体素子としての３端子半導体素子である走査サイリスタ５０と、発光サイリスタ１０と走査サイリスタ５０との間に配置される中間層６０と、走査サイリスタ５０が配置される基材４０とを有する。発光サイリスタ１０は、図２に示されるものと同じ構造を持つ。
【００４４】
走査サイリスタ５０は、第１の導電型としてのＮ型の第５の半導体層であるＮ型カソード層５１と、第２の導電型としてのＰ型の第６の半導体層であるＰ型ゲート層５２と、第１の導電型としてのＮ型の第７の半導体層であるＮ型ゲート層５３と、第２の導電型としてのＰ型の第８の半導体層であるＰ型アノード層５４とが、Ｎ型カソード層５１、Ｐ型ゲート層５２、Ｎ型ゲート層５３、Ｐ型アノード層５４の順に配置された多層構造を有する。図８では、Ｎ型カソード層５１とＰ型ゲート層５２、Ｐ型ゲート層５２とＮ型ゲート層５３、及びＮ型ゲート層５３とＰ型アノード層５４は、それぞれ互いに隣接して配置されている。ただし、走査サイリスタ５０は、Ｎ型カソード層５１、Ｐ型ゲート層５２、Ｎ型ゲート層５３、及びＰ型アノード層５４のうちの、隣り合う２つの半導体層の間に配置された１層以上の他の半導体層（第１０の半導体層）をさらに有してもよい。第１０の半導体層は、例えば、Ｐ型又はＮ型のクラッド層である。走査サイリスタ５０は、例えば、ＡｌＧａＡｓ系半導体材料から構成される。
【００４５】
各半導体層及び中間層６０は、Ｎ型カソード層１１から基材４０に向かう方向に、Ｎ型カソード層１１、Ｐ型ゲート層１２、Ｎ型ゲート層１３、Ｐ型アノード層１４、中間層６０、Ｐ型アノード層５４、Ｎ型ゲート層５３、Ｐ型ゲート層５２、Ｎ型カソード層５１の順に配置されている。また、中間層６０は、Ｐ型アノード層１４とＰ型アノード層５４とを電気的に接続する導電性材料で形成されている。中間層６０は、例えば、金、ニッケル、アルミニウムなどの金属の蒸着膜で形成することができる。
【００４６】
発光サイリスタ１０及び走査サイリスタ５０は、絶縁膜７０で覆われている。絶縁膜７０は、例えば、ＳｉＮ膜（窒化シリコン膜）又はポリイミド膜などである。絶縁膜７０は、開口部７１〜７３及び７５，７６を有する。
【００４７】
発光サイリスタ１０のＮ型カソード層１１上には、絶縁膜７０の開口部７１内に、カソード電極１５が備えられる。発光サイリスタ１０のＰ型ゲート層１２上には、絶縁膜７０の開口部７２内に、ゲート電極１６が備えられる。発光サイリスタ１０のＰ型アノード層１４上には、絶縁膜７０の開口部７３内に、アノード電極１７が備えられる。
【００４８】
走査サイリスタ５０のＮ型カソード層５１上には、絶縁膜７０の開口部７６内に、カソード電極５５が備えられる。走査サイリスタ５０のＰ型ゲート層５２上には、絶縁膜７０の開口部７５内に、ゲート電極５６が備えられる。走査サイリスタ２０のアノード層は、発光サイリスタ１０のアノード電極１７と共通である。
【００４９】
第２の実施形態の回路図は、図２の回路図と同様であり、前記デバイスの構成のみが異なる。
【００５０】
《２−２》動作
第２の実施形態に係る半導体装置２を用いた回路図は、図５のものと同様であり、半導体装置２の動作は第１の実施形態のものと同様である。
【００５１】
《２−３》効果
第２の実施形態では、発光サイリスタ１０を構成するＮＰＮＰ構造と走査サイリスタ５０を構成するＰＮＰＮ構造とは、それぞれに好適な構成パラメータを用いた別個の製造プロセスで形成されることが可能である。このため、発光サイリスタ１０からの光取出し効率を向上させるとともに、走査サイリスタ５０におけるスイッチング特性（例えば、安定した回路動作）を向上させることができる。
【００５２】
また、走査サイリスタ５０と発光サイリスタ１０とが中間層６０を挟んで積層されるので、実装面積の増加を抑制することができる。
【００５３】
さらに、走査サイリスタ５０と発光サイリスタ１０との間の中間層６０を金属層とした場合には、走査サイリスタ５０から発せられる光の遮光率を高めること（例えば、１００％に近づけること）ができ、その結果、発光サイリスタ１０から発せられる光のみを出射することができる。
【００５４】
また、走査サイリスタ５０のアノード電極を発光サイリスタのアノード電極と共用できるので、構成の簡素化が可能である。
【００５５】
また、図５の回路図及び図１０からわかるように、発光サイリスタ１０のアノードと走査サイリスタ２０のアノードは、共通の電源供給用（電位ＶＤＤ供給用）のアノード配線に接続されている。したがって、アノード配線は、発光素子アレイチップのＸ方向に延びる配線であり、比較的大きい駆動電流が流れるためＹ方向に太い配線である。第２の実施形態では、発光サイリスタ１０のアノード層と走査サイリスタ２０のアノード層の間の中間層６０を構成する金属により（電位ＶＤＤ供給用）アノード配線を構成することができる。このため、発光素子アレイチップのサイズの縮小が可能である。
【００５６】
《３》第３の実施形態
図１１は、第３の実施形態に係る光プリントヘッド３００を示す概略断面図である。光プリントヘッド３００は、例えば、画像形成装置としての電子写真プリンタの露光装置として用いられる。図１１に示されるように、光プリントヘッド３００は、ベース部材３０１と、発光素子アレイ部１００が載置されたＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）基板としてのプリント配線板３０２と、複数の正立等倍結像レンズを含むレンズアレイ３０４と、レンズホルダ３０５と、バネ部材であるクランパ３０６とを備えている。発光素子アレイ部１００は、第１又は第２の実施形態に係る半導体装置１又は２を有している。
【００５７】
ベース部材３０１は、プリント配線板３０２を固定するための部材であり、その側面には、クランパ３０６を用いて、プリント配線板３０２及びレンズホルダ３０５をベース部材３０１に固定するための開口部３０３が設けられている。レンズホルダ３０５は、例えば、有機高分子材料などを射出成形することによって形成される。レンズアレイ３０４は、発光素子アレイ部１００から出射された光を像担持体としての感光体ドラム上に結像させる光学レンズ群である。レンズホルダ３０５は、レンズアレイ３０４をベース部材３０１の所定の位置に保持する。クランパ３０６は、ベース部材３０１の開口部３０３及びレンズホルダ３０５の開口部を介して、各構成部分を挟み付けて保持する。
【００５８】
光プリントヘッド３００では、印刷データに応じて、発光素子アレイ部１００の発光サイリスタのいずれかが発光し、光がレンズアレイ３０４により一様帯電している感光体ドラム上で結像される。これにより、感光体ドラム上に静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、印刷媒体（用紙）上に現像剤からなる画像が形成（印刷）される。
【００５９】
以上に説明したように、第３の実施形態に係る光プリントヘッド３００は、第１又は第２の実施形態に係る半導体装置１又は２を有し、半導体装置１又は２は、望ましい発光特性を持つ発光サイリスタ１０と、望ましい動作特性を持つ走査サイリスタ２０又は５０とを有する。このため、光プリントヘッド３００により、感光体ドラムに照射される光の強度を適切に調整することができ、印字品質の向上が可能になる。
【００６０】
また、走査サイリスタ２０又は５０と発光サイリスタ１０とが中間層３０又は６０を挟んで積層されており、実装面積が小さいので、光プリントヘッド３００の小型化が可能になる。
【００６１】
《４》第４の実施形態
《４−１》構成
図１２は、本発明の第４の実施形態に係る画像形成装置４００の構造を示す概略断面図である。画像形成装置４００は、例えば、電子写真カラープリンタである。画像形成装置４００は、第３の実施形態で説明した光プリントヘッド３００を、露光装置である光プリントヘッド４１１Ｙ，４１１Ｍ，４１１Ｃ，４１１Ｋとして備えている。
【００６２】
図１２に示されるように、画像形成装置４００は、電子写真方式により用紙などの印刷媒体Ｐ上に現像剤像（トナー像）を形成する画像形成部４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｋと、画像形成部４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｋに印刷媒体４２６を供給する媒体供給部４２０とを有する。また、画像形成装置４００は、印刷媒体４２６を搬送する搬送部４３０と、画像形成部４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｋの各々に対応するように配置された転写部としての転写ローラ４４０と、印刷媒体４２６上に転写されたトナー像を定着させる定着器４５０と、定着器４５０を通過した印刷媒体４２６を外部に排出する媒体排出部としての排紙ローラ対４２５とを有する。なお、画像形成装置４００が有する画像形成部の数は、３以下又は５以上であってもよい。また、画像形成装置４００は、電子写真プロセスによって印刷媒体４２６上に画像を形成する装置であれば、画像形成部の数が１つであるモノクロプリンタであってもよい。
【００６３】
図１２に示されるように、媒体供給部４２０は、用紙カセット４２１と、用紙カセット４２１内に積載された印刷媒体４２６を１枚ずつ繰り出すホッピングローラ４２２と、用紙カセット４２１から繰り出された印刷媒体４２６を搬送するレジストローラ４２３と、印刷媒体４２６を搬送するローラ対４２４とを有する。
【００６４】
画像形成部４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｋは、印刷媒体４２６上にイエロー（Ｙ）のトナー像、マゼンタ（Ｍ）のトナー像、シアン（Ｃ）のトナー像、及びブラック（Ｋ）のトナー像をそれぞれ形成する。画像形成部４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｋは、媒体搬送路に沿って媒体搬送方向（図１２における左右方向）の上流側から下流側に（すなわち、右から左に）並んで配置される。画像形成部４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｋは、着脱自在に形成された各色用の画像形成ユニット４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋをそれぞれ有する。直列に配列された画像形成ユニット４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋは、画像形成部４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｋの各色に対応して備えられる。画像形成ユニット４１２Ｙはイエローのトナーにより画像を形成し、画像形成ユニット４１２Ｍはマゼンタのトナーにより画像を形成し、画像形成ユニット４１２Ｃはシアンのトナーにより画像を形成し、画像形成ユニット４１２Ｋはブラックのトナーにより画像を形成する。画像形成ユニット４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋは、トナーの色が異なる点以外は、互いに同じ構造を有する。
【００６５】
画像形成部４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｋは、各色用の露光装置としての光プリントヘッド４１１Ｙ，４１１Ｍ，４１１Ｃ，４１１Ｋをそれぞれ有する。
【００６６】
画像形成ユニット４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋの各々は、回転可能に支持された像担持体としての感光体ドラム４１３と、感光体ドラム４１３の表面を一様に帯電させる帯電部材としての帯電ローラ４１４と、光プリントヘッド４１１Ｙ，４１１Ｍ，４１１Ｃ，４１１Ｋによる露光によって感光体ドラム４１３の表面に静電潜像を形成した後に、感光体ドラム４１３の表面にトナーを供給して静電潜像に対応するトナー像を形成する現像装置４１５とを有する。
【００６７】
現像装置４１５は、トナーを収容する現像剤収容部としてのトナー収容部と、感光体ドラム４１３の表面にトナーを供給する現像剤担持体としての現像ローラ４１６と、トナー収容部内に収容されたトナーを現像ローラ４１６に供給する供給ローラ４１７と、現像ローラ４１６の表面のトナー層の厚さを規制するトナー規制部材としての現像ブレード４１８とを有する。
【００６８】
光プリントヘッド４１１Ｙ，４１１Ｍ，４１１Ｃ，４１１Ｋの各々による露光は、一様帯電した感光体ドラム４１３の表面に印刷用の画像データに基づいて実行される。光プリントヘッド４１１Ｙ，４１１Ｍ，４１１Ｃ，４１１Ｋの各々は、感光体ドラム４１３の軸線方向に複数の発光素子として発光サイリスタが配列された発光素子アレイを含む。
【００６９】
図１２に示されるように、搬送部４３０は、印刷媒体４２６を静電吸着して搬送する搬送ベルト（転写ベルト）４３３と、駆動部により回転されて搬送ベルト４３３を駆動する駆動ローラ４３１と、駆動ローラ４３１と対を成して搬送ベルト４３３を張架するテンションローラ（従動ローラ）４３２とを有する。
【００７０】
図１２に示されるように、転写ローラ４４０は、搬送ベルト４３３を挟んで画像形成ユニット４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋの各々の感光体ドラム４１３に対向して配置されている。転写ローラ４４０によって、画像形成ユニット４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋの各々の感光体ドラム４１３の表面に形成された現像剤像（トナー像）は、媒体搬送路に沿って矢印方向に搬送される印刷媒体４２６の上面に順に転写されて、複数のトナー像が重ねられたカラー画像が形成される。感光体ドラム４１３上に現像された画像（トナー像）を印刷媒体４２６に転写した後に感光体ドラム４１３に残留したトナーを除去するクリーニング装置４１９を有する。
【００７１】
定着器４５０は、互いに圧接し合う１対のローラ４５１，４５２を有する。ローラ４５１は、加熱ヒータを内蔵するヒートローラであり、ローラ４５２はローラ４５１に向けて押し付けられる加圧ローラである。未定着のトナー像を有する印刷媒体４２６は、定着器４５０の一対のローラ４５１，４５２間を通過する。このとき、未定着のトナー像は、加熱及び加圧されて印刷媒体４２６上に定着される。
【００７２】
《４−２》動作
先ず、用紙カセット４２１内の印刷媒体４２６は、ホッピングローラ４２２によって繰り出され、レジストローラ４２３へ送られる。続いて、印刷媒体４２６はレジストローラ４２３からローラ対４２４を介して搬送ベルト４３３に送られ、この搬送ベルト４３３の走行に伴って、画像形成ユニット４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋへと搬送される。画像形成ユニット４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋにおいて、感光体ドラム４１３の表面は、帯電ローラ４１４によって帯電され、光プリントヘッド４１１Ｙ，４１１Ｍ，４１１Ｃ，４１１Ｋによって露光され、静電潜像が形成される。静電潜像には、現像ローラ４１６上で薄層化されたトナーが静電的に付着されて各色のトナー像が形成される。各色のトナー像は、転写ローラ４４０によって印刷媒体４２６に転写され、印刷媒体４２６上にカラーのトナー像が形成される。転写後に、感光体ドラム４１３上に残留したトナーは、クリーニング装置４１９によって除去される。カラーのトナー像が形成された印刷媒体４２６は、定着器４５０に送られる。この定着器４５０において、カラーのトナー像が印刷媒体４２６に定着され、カラー画像が形成される。カラー画像が形成された印刷媒体４２６は、排紙ローラ対４２５によって用紙スタッカへ排出される。
【００７３】
《４−３》効果
以上に説明したように、第４の実施形態に係る画像形成装置４００においては、第３の実施形態に係る光プリントヘッド５００を、露光装置である光プリントヘッド４１１Ｙ，４１１Ｍ，４１１Ｃ，４１１Ｋとして備えている。このため、画像形成装置４００によれば、印刷画像の品質の向上を図ることができる。
【００７４】
また、光プリントヘッド３００の小型化が可能になるので、画像形成装置４００の小型化が可能になる。
【００７５】
《５》変形例
第１及び第２の実施形態では、発光サイリスタ１０として、Ｐゲートサイリスタを用いた場合を説明したが、発光サイリスタとしてＮゲートサイリスタを用いてもよい。また、走査サイリスタ２０として、Ｐゲートサイリスタを用いた場合を説明したが、走査サイリスタとしてＮゲートサイリスタを用いてもよい。
【符号の説明】
【００７６】
１，２  半導体装置、  １０，１０＿１，１０＿２，…  発光サイリスタ（第１の半導体素子）、  １１  Ｎ型カソード層（第１の半導体層）、  １２  Ｐ型ゲート層（第２の半導体層）、  １３  Ｎ型ゲート層（第３の半導体層）、  １４  Ｐ型アノード層（第４の半導体層）、  １５  カソード電極、  １６  ゲート電極、  １７  アノード電極、  ２０，２０＿１，２０＿２，…  走査サイリスタ（第２の半導体素子）、  ２１  Ｎ型カソード層（第５の半導体層）、  ２２  Ｐ型ゲート層（第６の半導体層）、  ２３  Ｎ型ゲート層（第７の半導体層）、  ２４  Ｐ型アノード層（第８の半導体層）、  ２５  カソード電極、  ２６  ゲート電極、  ２７  アノード電極、  ３０  中間層、  ４０  基材、  ５０  走査サイリスタ（第２の半導体素子）、  ５１  Ｐ型カソード層（第８の半導体層）、  ５２  Ｎ型ゲート層（第７の半導体層）、  ５３  Ｐ型ゲート層（第６の半導体層）、  ５４  Ｎ型アノード層（第５の半導体層）、  ５５  カソード電極、  ５６  ゲート電極、  ５７  アノード電極、  ６０  中間層、  ７０  絶縁膜、  ７１〜７６  開口部、  １００  発光素子アレイ部、  １０１  発光素子アレイチップ、  １０２  発光サイリスタアレイ（発光素子アレイ）、  ２１０  発光サイリスタ部、  ２２０  シフト回路部、  ３００  光プリントヘッド、  ４００  画像形成装置、  ４１１Ｙ，４１１Ｍ，４１１Ｃ，４１１Ｋ  光プリントヘッド。
【図１】
2019145666.tif 000003
【図２】
2019145666.tif 000004
【図３】
2019145666.tif 000005
【図４】
2019145666.tif 000006
【図５】
2019145666.tif 000007
【図６】
2019145666.tif 000008
【図７】
2019145666.tif 000009
【図８】
2019145666.tif 000010
【図９】
2019145666.tif 000011
【図１０】
2019145666.tif 000012
【図１１】
2019145666.tif 000013
【図１２】
2019145666.tif 000014