(57)【要約】【課題】負荷の電源立上げ時にスイッチが誤動作することを抑制することができるスイッチ装置を提供する。【解決手段】スイッチと、前記スイッチのドレインと接続される第１端子と、前記スイッチのソースと接続される第２端子と、前記スイッチのゲートと接続される入力端子と、キャパシタと、第１トランジスタと、を有し、前記キャパシタの一端は、前記第１端子に接続され、前記第１トランジスタのゲートは、前記キャパシタの他端に接続され、前記第１トランジスタのドレインは、前記スイッチのゲートに接続され、前記第１トランジスタのソースは、前記第２端子に接続されるスイッチ装置としている。【選択図】図４
2019145945.tif 000002
【特許請求の範囲】
【請求項１】
スイッチと、
前記スイッチのドレインと接続される第１端子と、
前記スイッチのソースと接続される第２端子と、
前記スイッチのゲートと接続される入力端子と、
キャパシタと、
第１トランジスタと、
を有し、
前記キャパシタの一端は、前記第１端子に接続され、
前記第１トランジスタのゲートは、前記キャパシタの他端に接続され、
前記第１トランジスタのドレインは、前記スイッチのゲートに接続され、
前記第１トランジスタのソースは、前記第２端子に接続される、スイッチ装置。
【請求項２】
前記キャパシタを寄生容量として含む第２トランジスタをさらに有する、請求項１に記載のスイッチ装置。
【請求項３】
前記スイッチは、トレンチ構造のｎチャネルＭＯＳＦＥＴで構成され、前記第２トランジスタは、プレーナー構造のｎチャネルＭＯＳＦＥＴで構成される、請求項２に記載のスイッチ装置。
【請求項４】
第３トランジスタをさらに有し、
前記第３トランジスタのゲートは、前記入力端子に接続され、
前記第３トランジスタのドレインは、前記第１トランジスタのゲートに接続され、
前記第３トランジスタのソースは、前記第２端子に接続される、請求項１から請求項３のいずれか１項に記載のスイッチ装置。
【請求項５】
ツェナーダイオードをさらに有し、
前記ツェナーダイオードのカソードは、前記第３トランジスタのドレインに接続され、
前記ツェナーダイオードのアノードは、前記第３トランジスタのソースに接続される、請求項４に記載のスイッチ装置。
【請求項６】
前記第１トランジスタの耐圧は、前記スイッチの耐圧よりも低い、請求項１から請求項５のいずれか１項に記載のスイッチ装置。
【請求項７】
前記キャパシタを寄生容量として含む第２トランジスタと、
第３トランジスタと、をさらに有し、
前記第３トランジスタのゲートは、前記入力端子に接続され、
前記第３トランジスタのドレインは、前記第１トランジスタのゲートに接続され、
前記第３トランジスタのソースは、前記第２端子に接続され、
前記第３トランジスタの耐圧は、前記第２トランジスタの耐圧よりも低い、請求項１に記載のスイッチ装置。  
【請求項８】
請求項１から請求項７のいずれか１項に記載のスイッチ装置と、
前記スイッチ装置の第１端子に接続される負荷と、
を有する、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ装置に関する。
【背景技術】
【０００２】
従来、ローサイドスイッチやハイサイドスイッチなどを駆動するスイッチ装置が種々に開発されている（例えば、特許文献１を参照）。
【０００３】
ここで、本願発明者は、従来のスイッチ装置について後述するような課題があることを、以下のようなテストを行うことで見出した。
【０００４】
図１は、本願発明者がテストを行うために用いたローサイドスイッチＩＣ１００の構成を示す回路図である。ローサイドスイッチＩＣ１００は、従来構造部分に対してテスト用の構成を付加したものである。具体的に、ローサイドスイッチＩＣ１００において、従来構造部分は、ローサイドスイッチＭ１、抵抗Ｒ１、出力端子ＯＵＴ、入力端子ＩＮ、およびグランド端子ＧＮＤであり、テスト用に追加した構成は、抵抗Ｒｔと、テスト用端子ＧＴである。
【０００５】
ローサイドスイッチＭ１は、ｎチャネルＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）で構成される。ローサイドスイッチＭ１のドレインは、出力端子（ドレイン端子）ＯＵＴに接続される。ローサイドスイッチＭ１のソースは、グランド端子ＧＮＤに接続される。ローサイドスイッチＭ１のゲートは、抵抗Ｒ１の一端に接続される。抵抗Ｒ１の他端は、入力端子ＩＮに接続される。
【０００６】
出力端子ＯＵＴには、本来は、負荷の低電位側が接続される。入力端子ＩＮにＬｏｗ（０Ｖ）が印加されることでローサイドスイッチＭ１はオフとなり、入力端子ＩＮにＨｉｇｈが印加されることでローサイドスイッチＭ１はオンとなる。すなわち、入力端子ＩＮに印加される電圧に応じて出力端子ＯＵＴとグランド端子ＧＮＤとの間の経路の導通／遮断が切替えられる。
【０００７】
また、テスト用の構成として、抵抗Ｒｔの一端は、抵抗Ｒ１の一端とローサイドスイッチＭ１のゲートとの接続ノードに接続される。抵抗Ｒｔの他端は、テスト用端子ＧＴに接続される。
【０００８】
本願発明者は、テストとして、出力端子ＯＵＴにバイポーラアンプ１５０を介してパルス源２００を接続し、入力端子ＩＮにグランド（０Ｖ）を印加した状態で、出力端子ＯＵＴに急峻な電圧立上げを与えたときのローサイドスイッチＭ１のゲート電圧の挙動をテスト用端子ＧＴに生成されるゲートテスト電圧Ｖｇｔにより調査した。出力端子ＯＵＴに電圧立上げが生じる状況は、実際のＩＣ使用時では負荷に接続される電源の立ち上げ時に相当する。
【０００９】
まず、図１に示すようなテスト用端子ＧＴとグランドとの間に接続される外部抵抗Ｒを用いない状態でテストを行った。その結果を図２に示す。
【００１０】
図２に示すように、出力端子ＯＵＴに印加される電圧Ｖｏｕｔを０Ｖから急峻に所定電圧まで立ち上げた場合、ゲートテスト電圧Ｖｇｔが０Ｖより持ち上がった。すなわち、入力端子ＩＮにＬｏｗが印加されているにも関わらず、ローサイドスイッチＭ１のゲート電圧が持ち上がることとなり、ローサイドスイッチＭ１がオンしてしまう。これは、ローサイドスイッチＭ１に含まれるゲート・ドレイン間の寄生容量Ｃ１によるものである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−３４５６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
そこで、本願発明者は、図１に示すようにテスト用端子ＧＴとグランドとの間に外部抵抗Ｒを接続し、テストを行った。その結果を図３に示す。
【００１３】
図３に示すように、出力端子ＯＵＴに印加される電圧Ｖｏｕｔを０Ｖから急峻に所定電圧まで立ち上げた場合、ゲートテスト電圧Ｖｇｔは期間は限定されるが、やはり持ち上がってしまうことが分かった。従って、この場合でもローサイドスイッチＭ１がオンとなってしまう不具合が生じる。
【００１４】
上記状況に鑑み、本発明は、負荷の電源立上げ時にスイッチが誤動作することを抑制することができるスイッチ装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のスイッチ装置は、
スイッチと、
前記スイッチのドレインと接続される第１端子と、
前記スイッチのソースと接続される第２端子と、
前記スイッチのゲートと接続される入力端子と、
キャパシタと、
第１トランジスタと、
を有し、
前記キャパシタの一端は、前記第１端子に接続され、
前記第１トランジスタのゲートは、前記キャパシタの他端に接続され、
前記第１トランジスタのドレインは、前記スイッチのゲートに接続され、
前記第１トランジスタのソースは、前記第２端子に接続される構成としている（第１の構成）。
【００１６】
また、上記第１の構成において、前記キャパシタを寄生容量として含む第２トランジスタをさらに有することとしてもよい（第２の構成）。
【００１７】
また、上記第２の構成において、前記スイッチは、トレンチ構造のｎチャネルＭＯＳＦＥＴで構成され、前記第２トランジスタは、プレーナー構造のｎチャネルＭＯＳＦＥＴで構成されることとしてもよい（第３の構成）。
【００１８】
また、上記第１から第３のいずれかの構成において、
第３トランジスタをさらに有し、
前記第３トランジスタのゲートは、前記入力端子に接続され、
前記第３トランジスタのドレインは、前記第１トランジスタのゲートに接続され、
前記第３トランジスタのソースは、前記第２端子に接続されることとしてもよい（第４の構成）。
【００１９】
また、上記第４の構成において、ツェナーダイオードをさらに有し、
前記ツェナーダイオードのカソードは、前記第３トランジスタのドレインに接続され、
前記ツェナーダイオードのアノードは、前記第３トランジスタのソースに接続されることとしてもよい（第５の構成）。
【００２０】
また、上記第１から第５のいずれかの構成において、前記第１トランジスタの耐圧は、前記スイッチの耐圧よりも低いこととしてもよい（第６の構成）。
【００２１】
また、上記第１の構成において、
前記キャパシタを寄生容量として含む第２トランジスタと、
第３トランジスタと、をさらに有し、
前記第３トランジスタのゲートは、前記入力端子に接続され、
前記第３トランジスタのドレインは、前記第１トランジスタのゲートに接続され、
前記第３トランジスタのソースは、前記第２端子に接続され、
前記第３トランジスタの耐圧は、前記第２トランジスタの耐圧よりも低いこととしてもよい（第７の構成）。
【００２２】
また、本発明の電子機器は、上記いずれかの構成のスイッチ装置と、前記スイッチ装置の第１端子に接続される負荷と、を有する。
【発明の効果】
【００２３】
本発明のスイッチ装置によれば、入力端子の信号がＬｏｗであり、負荷の電源が立ち上げられた場合、第１端子の電圧が急峻に立ち上がるが、キャパシタにより第１トランジスタのゲートがＨｉｇｈとなり、第１トランジスタのオンによってスイッチのゲートにはＬｏｗが印加される。従って、スイッチのゲート・ドレイン間の寄生容量が存在しても、スイッチのゲートはＬｏｗに抑えられるので、入力端子の信号がＬｏｗであるにも関わらずスイッチが誤ってオンとなることを抑制できる。すなわち、負荷の電源立上げ時にスイッチが誤動作することを抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】テスト用のローサイドスイッチＩＣの構成を示す回路図である。
【図２】テスト用のローサイドスイッチＩＣのテスト結果の一例を示すタイミングチャートである。
【図３】テスト用のローサイドスイッチＩＣのテスト結果の一例を示すタイミングチャートである。
【図４】本発明の一実施形態に係るローサイドスイッチＩＣの構成例を示す回路図である。
【図５】本発明の一実施形態に係るローサイドスイッチＩＣの動作を示すタイミングチャートである。
【図６】ローサイドスイッチＭ１の縦構造の一例を示す図である。
【図７】寄生容量を利用するために設けられるトランジスタＭ２の縦構造の一例を示す図である。
【図８】トランジスタＭ３，Ｍ４の縦構造の一例を示す図である。
【図９】車両の一構成例を示す外観図である。
【発明を実施するための形態】
【００２５】
以下に本発明の一実施形態について図面を参照して説明する。
【００２６】
＜１．ローサイドスイッチＩＣの構成＞
図４は、本発明の一実施形態に係るローサイドスイッチＩＣ１の構成を示す回路図である。ローサイドスイッチＩＣ１は、負荷２の低電位側とグランドとの間を導通／遮断するスイッチ装置である。ローサイドスイッチＩＣ１は、車載や産業機器などに用いることができ、例えば、ローサイドスイッチＩＣ１が車載用である場合は、ローサイドスイッチＩＣ１は車載用ＩＰＤ（インテリジェントパワーデバイス）の一種となる。
【００２７】
ローサイドスイッチＩＣ１は、ローサイドスイッチＭ１、トランジスタＭ２（第２トランジスタ）、トランジスタＭ３（第１トランジスタ）、トランジスタＭ４（第３トランジスタ）、抵抗Ｒ１，Ｒ２、およびツェナーダイオードＤ１を備え、これらの各構成要素を集積化して構成される半導体集積回路装置である。また、ローサイドスイッチＩＣ１は、外部との電気的接続を確立するために、出力端子（第１端子）ＯＵＴ、入力端子ＩＮ、およびグランド端子（第２端子）ＧＮＤを有する。
【００２８】
出力端子ＯＵＴは、電源電圧Ｖｃｃを印加される負荷２の低電位側を接続するための端子である。負荷２は、例えば、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータなどを挙げることができる。
【００２９】
入力端子ＩＮは、外部入力信号を受け付けるための端子である。外部入力信号は、ＬｏｗまたはＨｉｇｈの各レベルとして入力端子ＩＮに印加される。グランド端子ＧＮＤは、グランドを印加するための端子である。
【００３０】
ローサイドスイッチＭ１は、ｎチャネルＭＯＳＦＥＴで構成される。ローサイドスイッチＭ１のドレインは、出力端子（ドレイン端子）ＯＵＴに接続される。ローサイドスイッチＭ１のソースは、グランド端子ＧＮＤに接続される。ローサイドスイッチＭ１のゲートは、抵抗Ｒ１の一端に接続される。抵抗Ｒ１の他端は、入力端子ＩＮに接続される。
【００３１】
トランジスタＭ２は、ｎチャネルＭＯＳＦＥＴで構成される。トランジスタＭ２のドレインは、出力端子ＯＵＴに接続される。トランジスタＭ２のゲートとソースは、短絡される。これにより、トランジスタＭ２は、常にオフである。なお、トランジスタＭ２とトランジスタＭ１とが同じゲート・ソース間電圧を印加されたときに、トランジスタＭ２に流れる電流はトランジスタＭ１の例えば1/100である。
【００３２】
トランジスタＭ２は、ゲート・ドレイン間に寄生容量Ｃ２（キャパシタの一例）を含む。寄生容量Ｃ２の一端は、出力端子ＯＵＴに接続される。
【００３３】
トランジスタＭ３は、ｎチャネルＭＯＳＦＥＴで構成される。トランジスタＭ３のドレインは、ローサイドスイッチＭ１のゲートと抵抗Ｒ１の一端との接続ノードに接続される。トランジスタＭ３のゲートは、トランジスタＭ２のゲートおよびソースが短絡される接続ノードおよび寄生容量Ｃ２の他端に接続される。トランジスタＭ３のソースは、グランド端子ＧＮＤに接続される。
【００３４】
トランジスタＭ４は、ｎチャネルＭＯＳＦＥＴで構成される。トランジスタＭ４のドレインは、トランジスタＭ３のゲートに接続される。トランジスタＭ４のソースは、グランド端子ＧＮＤに接続される。トランジスタＭ４のゲートは、抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は、入力端子ＩＮに接続される。なお、トランジスタＭ３の耐圧は、トランジスタＭ１の耐圧よりも低く、トランジスタＭ４の耐圧は、トランジスタＭ２の耐圧よりも低い。これは、トランジスタＭ３，Ｍ４は、トランジスタＭ１，Ｍ２のゲート・ソース間の耐圧に応じた耐圧であればよいからである。
【００３５】
ツェナーダイオードＤ１のカソードは、トランジスタＭ４のドレインに接続される。ツェナーダイオードＤ１のアノードは、トランジスタＭ４のソースに接続される。ツェナーダイオードＤ１は、トランジスタＭ４のドレイン・ソース間の電圧をクランプし、トランジスタＭ４を保護する。
【００３６】
＜２．ローサイドスイッチＩＣの動作＞
このような構成のローサイドスイッチＩＣ１において、入力端子ＩＮにＬｏｗ（０Ｖ）が印加された状態で、電源電圧Ｖｃｃが０Ｖから急峻に立ち上がった場合、次のような動作となる。なお、このとき、トランジスタＭ４はオフとなる。
【００３７】
出力端子ＯＵＴに印加される電圧Ｖｏｕｔは、０Ｖより急峻に立ち上がる。すると、トランジスタＭ２に含まれるゲート・ドレイン間の寄生容量Ｃ２により、トランジスタＭ３のゲート電圧が立ち上がってＨｉｇｈとなる。これにより、トランジスタＭ３がオンとなり、ローサイドスイッチＭ１のゲート電圧ＶＧは、グランドとされる。すなわち、ローサイドスイッチＭ１にゲート・ドレイン間の寄生容量Ｃ１が含まれても、ゲート電圧ＶＧが立ち上がることを回避でき、ローサイドスイッチＭ１が誤ってオンとなることを抑制できる。上記動作を図５に示す。図５に示すように、電圧Ｖｏｕｔが立ち上がっても、ゲート電圧ＶＧは０Ｖで維持される。
【００３８】
また、上述のように電源電圧Ｖｃｃが立ち上がった後、入力端子ＩＮをＨｉｇｈへ切替えると、トランジスタＭ４のゲート電圧が立ち上がり、トランジスタＭ４がオンとされる。これにより、トランジスタＭ３のゲート電圧はＬｏｗとなり、トランジスタＭ３はオフとなる。従って、ローサイドスイッチＭ１のゲート電圧ＶＧはＨｉｇｈとなり、ローサイドスイッチＭ１はオンとされる。
【００３９】
ここで、トランジスタＭ２を設けることでそれに含まれる寄生容量Ｃ２を用いるのではなく、トランジスタＭ２の代わりにキャパシタとして単体の容量を設けてもよい。但し、その場合、当該容量には高耐圧が要求されるので、当該容量を設けるためのスペースが大きくなってしまう。この点で、高耐圧のトランジスタＭ２を設けることでそれに含まれる寄生容量Ｃ２を利用したほうが、配置スペースを縮小して高耐圧の容量を設けることができる。
【００４０】
＜３．ＭＯＳＦＥＴの縦構造＞
次に、ローサイドスイッチＩＣ１におけるローサイドスイッチＭ１およびトランジスタＭ２の縦構造について説明する。
【００４１】
図６は、ローサイドスイッチＭ１（ｎチャネルＭＯＳＦＥＴ）の縦構造の一例を示す図である。図６に示すように、シリコン基板上にｎ−型エピタキシャル層５１が形成され、これがドレイン領域を構成する。ｎ−型エピタキシャル層５１の表層には、ｎドリフト層５２が形成される。ｎドリフト層５２の表層には、ｐボディ層５３が形成される。
【００４２】
ローサイドスイッチＭ１は、トレンチゲート構造で構成された単位が横方向に並べられて構成される。トレンチゲート構造の単位について説明すると、縦方向に延びるゲート電極５４は、ｐボディ層５３、ｎドリフト層５２、およびｎ−型エピタキシャル層５１を縦方向に貫通する。ゲート電極５４の周囲には、ゲート絶縁膜５５が形成される。ｐボディ層５３の表層においてゲート電極５４側には、ｎ＋型ソース領域５６が形成される。ｐボディ層５３の表層において、ｎ＋型領域５６に対してゲート電極５４側と反対側には、ｐ＋型領域５７が形成される。ｎ＋型領域５６とｐ＋型領域５７の表面側には、ソースメタル５８が形成される。ローサイドスイッチＭ１の横方向両端には、縦方向に延びるポリシリコン部５９が形成される。
【００４３】
また、図７は、トランジスタＭ２（ｎチャネルＭＯＳＦＥＴ）の縦構造の一例を示す図である。図７に示すトランジスタＭ２は、プレーナー構造である。図７に示すように、ドレイン領域となるシリコン基板６１上にｎ−型エピタキシャル層６２が形成される。ｎ−型エピタキシャル層６２に囲まれるように高耐圧ｐウェル層６３が形成される。高耐圧ｐウェル層６３上に低耐圧ｐウェル層６４が形成される。低耐圧ｐウェル層６４に囲まれるようにｎ＋領域６５が形成される。ｎ＋領域６５には、ソースメタル６６が接続される。低耐圧ｐウェル層６４の表面には、ゲート６７が接続される。
【００４４】
このような高耐圧のトランジスタＭ２を構成することにより、高耐圧のゲート・ドレイン間の寄生容量を構成してキャパシタとして利用することができる。
【００４５】
また、図８は、トランジスタＭ３，Ｍ４（ｎチャネルＭＯＳＦＥＴ）の縦構造の一例を示す図である。図８に示すトランジスタＭ３，Ｍ４は、プレーナー構造である。図８に示すように、ドレイン領域となるシリコン基板７１上にｎ−型エピタキシャル層７２が形成される。ｎ−型エピタキシャル層７２上に高耐圧ｐウェル層７３が形成される。高耐圧ｐウェル層７３上に低耐圧ｐウェル層７４が形成される。低耐圧ｐウェル層７４に囲まれるようにｎ＋領域７５が形成される。ｎ＋領域７５には、ソースメタル７６が接続される。低耐圧ｐウェル層７４の表面には、ゲート７７が接続される。
【００４６】
＜４．車両への適用＞
図９は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電力供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８とを搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。
【００４７】
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【００４８】
電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【００４９】
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【００５０】
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
【００５１】
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【００５２】
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【００５３】
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
【００５４】
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【００５５】
なお、先に説明したローサイドスイッチＩＣ１、および負荷２は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。
【００５６】
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００５７】
例えば、上記実施形態では、ローサイドスイッチを適用対象としたが、これに限らず、本発明をハイサイドスイッチに適用してもよい。この場合、ハイサイドスイッチＩＣにおいては、電源電圧が印加される電源端子と、負荷の高電位側が接続される出力端子とが備えられ、当該電源端子と当該出力端子の間にハイサイドスイッチが接続される。
【産業上の利用可能性】
【００５８】
本発明は、車載用ＩＰＤなどに利用することが可能である。
【符号の説明】
【００５９】
１  ローサイドスイッチＩＣ
２  負荷
Ｍ１  ローサイドスイッチ
Ｍ２〜Ｍ４  トランジスタ
Ｃ１，Ｃ２  寄生容量
Ｄ１  ツェナーダイオード
Ｒ１，Ｒ２  抵抗
ＯＵＴ  出力端子
ＩＮ  入力端子
ＧＮＤ  グランド端子
１００  ローサイドスイッチＩＣ
１５０  バイポーラアンプ
２００  パルス源
Ｒｔ  抵抗
ＧＴ  テスト用端子
Ｒ  外部抵抗
Ｘ  車両
Ｘ１１〜Ｘ１８  電子機器
【図１】
2019145945.tif 000003
【図２】
2019145945.tif 000004
【図３】
2019145945.tif 000005
【図４】
2019145945.tif 000006
【図５】
2019145945.tif 000007
【図６】
2019145945.tif 000008
【図７】
2019145945.tif 000009
【図８】
2019145945.tif 000010
【図９】
2019145945.tif 000011