(57)【要約】      （修正有）【課題】透過率と開口率を極大化した液晶表示装置を提供する。【解決手段】超大型モデルにおいてカラーフィルタをアレイ基板に形成したＣＯＴ（Ｃｏｌｏｒ  ｆｉｌｔｅｒ  Ｏｎ  ＴＦＴ）構造を適用し、左右に隣り合うサブ−画素Ｐ１１，Ｐ１２のいずれか一つのサブ−画素の回路部内に左右サブ−画素の２つの薄膜トランジスタＳＴ,ＳＴ’を共に配置してサブ−画素Ｐ１１,Ｐ１２を非対称に設計する。【選択図】図１
2019113843.tif 000002
【特許請求の範囲】
【請求項１】
基板上に交差して複数のサブ−画素（ｓｕｂ  ｐｉｘｅｌ）を定義する複数のゲートラインおよびデータラインと、
左右に隣り合う前記サブ−画素のいずれか一つのサブ−画素の回路部内に共に備えられる２つの薄膜トランジスタと、
前記サブ−画素に交互に配置される複数の共通電極および画素電極とを含み、
前記２つの薄膜トランジスタのいずれか一つの薄膜トランジスタは、前記いずれか一つのサブ−画素に電気的に接続され、他の一つの薄膜トランジスタは、他の一つのサブ−画素に電気的に接続される、液晶表示装置。
【請求項２】
前記サブ−画素に備えられるカラーフィルタと、
前記複数のサブ−画素のうち上下に隣り合う前記サブ−画素の間の境界に備えられ、少なくとも一つのカラーフィルタで構成された遮光層とをさらに含む、請求項１に記載の液晶表示装置。
【請求項３】
前記遮光層は、赤色カラーフィルタ上に青色カラーフィルタが積層されて構成された、請求項２に記載の液晶表示装置。
【請求項４】
前記ゲートラインに対して並んだ方向に、前記サブ−画素の下側と前記ゲートラインとの間に配置される共通ラインをさらに含む、請求項１に記載の液晶表示装置。
【請求項５】
前記データラインの少なくとも一側に配置されて前記共通ラインに連結される第１遮蔽ラインと、
前記データラインの上部に配置される第２遮蔽ラインとをさらに含む、請求項４に記載の液晶表示装置。
【請求項６】
前記いずれか一つのサブ−画素の回路部内に配置され、第１コンタクトホールを通して前記いずれか一つのサブ−画素の画素電極と電気的に接続される第１画素電極接続部と、第２コンタクトホールを通して前記他の一つのサブ−画素の画素電極と電気的に接続される第２画素電極接続部とをさらに含む、請求項１に記載の液晶表示装置。
【請求項７】
前記第２画素電極接続部は、前記左右に隣り合うサブ−画素の間に配置されるデータラインを経て前記他の一つのサブ−画素の画素電極と電気的に接続される、請求項６に記載の液晶表示装置。
【請求項８】
前記複数のサブ−画素は、赤色サブ−画素と緑色サブ−画素および青色サブ−画素を含み、
それぞれの行の（ｒｏｗ）サブ−画素は、前記赤色サブ−画素と前記緑色サブ−画素および前記青色サブ−画素が順に繰り返し配列され、
同じ列の（ｃｏｌｕｍｎ）サブ−画素は、同じカラーの前記赤色サブ−画素、前記緑色サブ−画素、または前記青色サブ−画素が繰り返し配列される、請求項１に記載の液晶表示装置。
【請求項９】
前記複数のサブ−画素は、赤色サブ−画素、緑色サブ−画素、青色サブ−画素および白色サブ−画素を含み、
それぞれの行のサブ−画素は、前記赤色サブ−画素、前記緑色サブ−画素、前記青色サブ−画素および前記白色サブ−画素を順に繰り返し配列し、
同じ列のサブ−画素は、異なる２つのカラーのサブ−画素を繰り返し配列する、請求項１に記載の液晶表示装置。
【請求項１０】
前記同じ列のサブ−画素は、前記赤色サブ−画素と前記青色サブ−画素を繰り返し配列するか、または前記緑色サブ−画素と前記白色サブ−画素を繰り返し配列する、請求項９に記載の液晶表示装置。
【請求項１１】
基板上に交差して複数のサブ−画素（ｓｕｂ  ｐｉｘｅｌ）を定義する複数のゲートラインおよびデータラインと、
左右に隣り合う前記サブ−画素のいずれか一つのサブ−画素の回路部内に共に備えられる２つの薄膜トランジスタと、
前記サブ−画素に交互に配置される複数の共通電極および画素電極とを含み、
前記いずれか一つのサブ−画素の回路部は、前記２つの薄膜トランジスタをどちらも備えず、他のサブ−画素の回路部は、薄膜トランジスタを備える、液晶表示装置。
【請求項１２】
前記サブ−画素に備えられるカラーフィルタと、
前記複数のサブ−画素のうち上下に隣り合う前記サブ−画素の間の境界に備えられ、少なくとも一つのカラーフィルタで構成された遮光層とをさらに含む、請求項１１に記載の液晶表示装置。
【請求項１３】
前記ゲートラインに対して並んだ方向に、前記サブ−画素の下側と前記ゲートラインとの間に配置される共通ラインをさらに含む、請求項１２に記載の液晶表示装置。
【請求項１４】
前記２つの薄膜トランジスタのいずれか一つの薄膜トランジスタは、前記いずれか一つのサブ−画素に電気的に接続され、他の一つの薄膜トランジスタは、前記他の一つのサブ−画素に電気的に接続される、請求項１１に記載の液晶表示装置。
【請求項１５】
前記いずれか一つのサブ−画素の回路部内に配置され、第１コンタクトホールを通して前記いずれか一つのサブ−画素の画素電極と電気的に接続される第１画素電極接続部と、第２コンタクトホールを通して前記他の一つのサブ−画素の画素電極と電気的に接続される第２画素電極接続部とをさらに含む、請求項１１に記載の液晶表示装置。
【請求項１６】
前記第２画素電極接続部は、前記左右に隣り合うサブ−画素の間に配置されるデータラインを経て前記他の一つのサブ−画素の画素電極と電気的に接続される、請求項１５に記載の液晶表示装置。
【請求項１７】
前記２つのサブ−画素は、互いに非対称的な、請求項１１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、より詳細には、超大型モデルにおいて、カラーフィルタをアレイ基板の薄膜トランジスタ上に形成したＣＯＴ（Ｃｏｌｏｒ  ｆｉｌｔｅｒ  Ｏｎ  ＴＦＴ）構造の液晶表示装置に関する。
【背景技術】
【０００２】
一般に、液晶表示装置は、液晶の光学的異方性と分極性質を利用して駆動する。液晶は、構造が細長いため、分子の配列に方向性を有しており、人為的に液晶に電場を印加して分子配列の方向を制御することができる。
【０００３】
従って、液晶の分子配列方向を任意に調節すれば、液晶の分子配列が変わるようになり、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表現することができる。
【０００４】
この中で薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）と薄膜トランジスタに連結された画素電極が行列方式で配列された能動行列液晶表示装置（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＬＣＤ；ＡＭＬＣＤ）が解像度および動画具現能力に優れて注目を浴びている。
【０００５】
液晶表示装置は、一般に、カラーフィルタ、共通電極等が形成された上部基板とスイッチング素子、画素電極等が形成された下部基板および両基板の間に介在する液晶からなる。このような液晶表示装置では、共通電極と画素電極との間に印加される電場によって液晶が配向し、透過率、開口率等の特性が優れている。
【０００６】
一方、上部基板および下部基板それぞれに形成されたカラーフィルタとスイッチング素子を同一の基板に形成する技術が提案されている。いわゆるＣＯＴ（Ｃｏｌｏｒ  ｆｉｌｔｅｒ  Ｏｎ  ＴＦＴ）構造であって、カラーフィルタをスイッチング素子が形成する下部基板に形成する構造である。これは、上部基板および下部基板を合着する工程で考慮される合着マージンを減らして開口率等の向上を目的とするものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１８−０７２８３８
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＣＯＴ構造の液晶表示装置は、基板の合着時のマージンを減らして開口率等を向上させられるという利点がある。
【０００９】
一方、カラーフィルタを積層することによりサブ−画素境界の回路部にＢＳ（Ｂｌａｃｋ  Ｓｔｒｉｐ）領域を形成して光の漏れを防止する。ＢＳ領域は、画像が表示されない非表示領域であるため、ＢＳ領域が大きくなるにつれて開口率が低下するという問題があった。
【００１０】
この問題のため、特に、超大型モデルにおいて、顧客の要求（ｎｅｅｄｓ）を満たす高解像度と高開口率が達成されなかった。
【００１１】
本発明の発明者らは、超大型モデルは、ＢＳ領域が相対的に広くて回路設計が容易であり、他の構成の追加、配置が可能であるという点、およびこれを利用して左右に隣り合うサブ−画素を非対称構造に設計する場合、いずれか一つのサブ−画素のＢＳ領域を縮小させることができる点に着眼し、超大型モデルにおいてＢＳ領域を縮小させられる構造を発明した。
【００１２】
一例として、左右に隣り合うサブ−画素のうちのいずれか一つのサブ−画素の回路部内に左右サブ−画素の２つの薄膜トランジスタを共に配置してサブ−画素を非対称設計することにより、他の一つのサブ−画素の開口領域を拡張でき、透過率と開口率を極大化することができる。
【００１３】
そこで、本発明が解決しようとする課題は、カラーフィルタをアレイ基板のＴＦＴ上に形成したＣＯＴ構造を適用し、超大型モデルで透過率と開口率を極大化することができる液晶表示装置を提供することである。
【００１４】
本発明の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。
【課題を解決するための手段】
【００１５】
前述したような課題を解決するために、本発明の一実施例に係る液晶表示装置は、基板上に交差して複数のサブ−画素（ｓｕｂ  ｐｉｘｅｌ）を定義する複数のゲートラインおよびデータライン、一例として、左右に隣り合うサブ−画素のいずれか一つのサブ−画素の回路部内に共に備えられる２つの薄膜トランジスタおよびサブ−画素に交互に配置される複数の共通電極と画素電極を含み、２つの薄膜トランジスタのいずれか一つの薄膜トランジスタは、いずれか一つのサブ−画素に電気的に接続され、他の一つの薄膜トランジスタは、他の一つのサブ−画素に電気的に接続され得る。
【００１６】
前述したような課題を解決するために、本発明の他の一実施例に係る液晶表示装置は、基板上に交差して複数のサブ−画素（ｓｕｂ  ｐｉｘｅｌ）を定義する複数のゲートラインおよびデータライン、一例として、左右に隣り合うサブ−画素のいずれか一つのサブ−画素の回路部内に共に備えられる２つの薄膜トランジスタおよびサブ−画素に交互に配置される複数の共通電極と画素電極を含み、いずれか一つのサブ−画素の回路部は、２つの薄膜トランジスタが共に備えられるのに対し、他のサブ−画素の回路部は、薄膜トランジスタが備えられず、非対称サブ−画素構造を有し得る。
【００１７】
その他の実施例の具体的な事項は、詳細な説明および図面に含まれている。
【発明の効果】
【００１８】
本発明は、左右サブ−画素を一例として、水平方向に非対称設計することにより、いずれか一つのサブ−画素の開口領域を拡張でき、透過率（〜約９％以上）と開口率を極大化することができる。従って、超大型モデルで表示品位が向上する効果を提供する。
【００１９】
本発明に係る効果は、以上において例示された内容により制限されず、さらに様々な効果が本明細書内に含まれている。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施例に係る液晶表示装置を概略的に示す平面図である。
【図２】図１に示された本発明の一実施例に係る液晶表示装置において、回路部を拡大して示す図である。
【図３】図２に示された本発明の一実施例に係る液晶表示装置において、Ｉ−Ｉ’線に沿って切断した断面を概略的に示す図である。
【図４】本発明の一実施例に係る液晶表示装置において、画素構造を例で示す平面図である。
【図５】比較例に係る液晶表示装置において、画素構造を例で示す平面図である。
【図６】本発明の一実施例に係る液晶表示装置において、ブラックマトリクス構造を例で示す平面図である。
【図７】比較例に係る液晶表示装置において、ブラックマトリクス構造を例で示す平面図である。
【図８】本発明の他の一実施例に係る液晶表示装置において、画素構造を例で示す平面図である。
【図９】比較例に係る液晶表示装置において、画素構造を例で示す平面図である。
【図１０】本発明の他の一実施例に係る液晶表示装置において、ブラックマトリクス構造を例で示す平面図である。
【図１１】比較例に係る液晶表示装置において、ブラックマトリクス構造を例で示す平面図である。
【発明を実施するための形態】
【００２１】
本発明の利点および特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すれば、明確になるだろう。しかし、本発明は、以下において開示される実施例に限定されるものではなく、互いに異なる様々な形態で具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇により定義されるだけである。
【００２２】
本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は、例示的なものであり、本発明は、図示された事項に限定されるものではない。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本明細書上において言及された「含む」、「有する」、「なされる」等が使用される場合、「〜だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
【００２３】
構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。
【００２４】
位置関係についての説明である場合、例えば、「〜上に」、「〜上部に」、「〜下部に」、「〜隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。
【００２５】
素子または層が異なる素子または層の上（ｏｎ）と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。
【００２６】
第１、第２等が様々な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。
【００２７】
明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。図面で示された各構成の大きさおよび厚さは、説明の便宜のために示されたものであり、本発明は、示された構成の大きさおよび厚さに必ずしも限定されるものではない。本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、当業者が十分に理解できるように技術的に多様な連動および駆動が可能であり、各実施例が互いに対して独立して実施可能であっても、関連関係で共に実施可能であってもよい。以下、添付の図面を参照して、本発明の様々な実施例を詳細に説明する。
【００２８】
図１は、本発明の一実施例に係る液晶表示装置を概略的に示す平面図である。図２は、図１に示された本発明の一実施例に係る液晶表示装置において、回路部を拡大して示す図である。図３は、図２に示された本発明の一実施例に係る液晶表示装置において、Ｉ−Ｉ’線に沿って切断した断面を概略的に示す図である。
【００２９】
このとき、図１は、本発明の一実施例に係る液晶表示装置１００において、２×１の２つのサブ−画素Ｐ１１、Ｐ１２の平面構造を例で示している。ただし、本発明は、これに限定されるものではない。
【００３０】
図１乃至図３を参照すると、本発明は、カラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂを下部基板１１０に形成したＣＯＴ（Ｃｏｌｏｒ  ｆｉｌｔｅｒ  Ｏｎ  ＴＦＴ）構造の液晶表示装置１００を提供する。
【００３１】
ＣＯＴ構造の液晶表示装置１００は、カラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂをスイッチング素子が形成される下部基板１１０に形成するため、上部基板および下部基板１１０を合着する過程で考慮される合着マージンを減らすことができ、開口率の向上をもたらし得る。
【００３２】
本発明の一実施例に係る液晶表示装置１００は、複数のサブ−画素Ｐ１１、Ｐ１２を含むことができる。以下においては、説明の便宜上、図１に示された２×１の２つのサブ−画素Ｐ１１、Ｐ１２について説明するが、本発明は、これに限定されるものではない。
【００３３】
複数のサブ−画素Ｐ１１、Ｐ１２は、下部基板１１０上にゲートライン１１６ｎとデータライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２とを互いに交差させてマトリクス（ｍａｔｒｉｘ）形態に配置され得る。複数のサブ−画素Ｐ１１、Ｐ１２は、ロー（ｒｏｗ）方向およびカラム（ｃｏｌｕｍｎ）方向に配列されてマトリクス形態に配置され得る。例えば、図１は、複数のサブ−画素Ｐ１１、Ｐ１２が１つのローと２つのカラムで配列された場合を例に挙げて示している。即ち、図１においては、その中で任意の２×１の２つのサブ−画素Ｐ１１、Ｐ１２が例で示されているが、本発明は、これに限定されるものではない。以下、説明の便宜上、複数のサブ−画素Ｐ１１、Ｐ１２のうちロー方向に配列されたサブ−画素Ｐ１１、Ｐ１２のグループをローサブ−画素と定義し、カラム方向に配列されたサブ−画素Ｐ１１、Ｐ１２のグループをカラムサブ−画素と定義する。
【００３４】
複数のサブ−画素Ｐ１１、Ｐ１２は、それぞれ特定カラーの光を生じさせる。一例として、複数のサブ−画素Ｐ１１、Ｐ１２それぞれは、赤色を生じさせる赤色サブ−画素、緑色を生じさせる緑色サブ−画素または青色を生じさせる青色サブ−画素で構成され得る。この場合、赤色サブ−画素、緑色サブ−画素および青色サブ−画素のグループが一つの画素と称され得る。ただし、本発明は、これに限定されるものではなく、複数のサブ−画素は、赤色サブ−画素、緑色サブ−画素、青色サブ−画素および白色サブ−画素で構成されてもよい。
【００３５】
複数のサブ−画素Ｐ１１、Ｐ１２それぞれは、ゲートライン１１６ｎおよびデータライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２と電気的に接続できる。即ち、第１行のサブ−画素は、第１ゲートラインに電気的に接続でき、第１列のサブ−画素は、第１データラインと第２データラインに交互に電気的に接続できる。また、第２行〜第ｎ行のサブ−画素は、第２〜第ｎゲートラインとそれぞれ電気的に接続できる。そして、第２列〜第ｍ列のサブ−画素は、第２データラインと第３データライン〜第ｍデータラインと第ｍ＋１データラインとそれぞれ交互に電気的に接続できる。このとき、例えば図１を参照すると、第ｎ行のサブ−画素Ｐ１１、Ｐ１２は、第ｎゲートライン１１６ｎに電気的に接続できる。第ｍ列のサブ−画素Ｐ１１は、第ｍデータライン１１７ｍと第ｍ＋１データライン１１７ｍ＋１に交互に電気的に接続でき、第ｍ＋１列のサブ−画素Ｐ２２は、第ｍ＋１データライン１１７ｍ＋１と第ｍ＋２データライン１１７ｍ＋２に交互に電気的に接続できる。ただし、本発明は、これに限定されるものではない。
【００３６】
複数のサブ−画素Ｐ１１、Ｐ１２は、ゲートライン１１６ｎから伝達されるゲート電圧と、データライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２から伝達されるデータ電圧に基づいて動作するように構成できる。
【００３７】
ゲートライン１１６ｎは、下部基板１１０上に第１方向に配置できる。データライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２は、第１方向と交差する第２方向に配置されてゲートライン１１６ｎと共に複数のサブ−画素Ｐ１１、Ｐ１２を区画できる。
【００３８】
図１には、ｎ番目のゲートライン１１６ｎがｍ番目のデータライン１１７ｍとｍ＋１番目のデータライン１１７ｍ＋１と共に２×１の２つのサブ−画素Ｐ１１、Ｐ１２を区画する場合を例で示しているが、本発明は、これに限定されるものではない。
【００３９】
複数のサブ−画素Ｐ１１、Ｐ１２は、薄膜トランジスタＳＴ、ＳＴ’を備えることができる。即ち、ゲートライン１１６ｎとデータライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２が交差する領域にスイッチング素子として薄膜トランジスタＳＴ、ＳＴ’が備えられ得る。特に、本発明の一実施例に係る液晶表示装置１００は、左右に隣り合うサブ−画素Ｐ１１、Ｐ１２のいずれか一つのサブ−画素Ｐ１１の回路部内に左右サブ−画素Ｐ１１、Ｐ１２の２つの薄膜トランジスタＳＴ、ＳＴ’を共に配置してサブ−画素Ｐ１１、Ｐ１２を非対称に設計する。例えば、図１において、サブ−画素Ｐ１１は、第１のサイズを有し、サブ−画素Ｐ１２は、第１のサイズよりも大きい第２のサイズを有する。
【００４０】
以下においては、説明の便宜上、左右に隣り合うサブ−画素Ｐ１１、Ｐ１２のうち図１および図２の左側に位置するサブ−画素Ｐ１１を第１サブ−画素と称し、図１および図２の右側に位置するサブ−画素Ｐ１２を第２サブ−画素と称する。また、第１サブ−画素Ｐ１１の薄膜トランジスタＳＴを第１薄膜トランジスタと称し、第２サブ−画素Ｐ１２の薄膜トランジスタＳＴ’を第２薄膜トランジスタと称する。また、以下においては、説明の便宜上、第１サブ−画素Ｐ１１の回路部に第１薄膜トランジスタＳＴと第２薄膜トランジスタＳＴ’が共に配置される場合を例に挙げて説明する。
【００４１】
一例として、第１薄膜トランジスタＳＴは、ｎ番目のゲートライン１１６ｎに電気的に接続された第１ゲート電極１２１、ｍ番目のデータライン１１７ｍに電気的に接続された第１ソース電極１２２、第１画素電極１１８に電気的に接続された第１ドレイン電極１２３および第１アクティブ層１２４を含んで構成され得る。そして、第２薄膜トランジスタＳＴ’は、ｎ番目のゲートライン１１６ｎに電気的に接続された第２ゲート電極１２１’、ｍ＋１番目のデータライン１１７ｍ＋１に電気的に接続された第２ソース電極１２２’、第２画素電極１１８’に電気的に接続された第２ドレイン電極１２３’および第２アクティブ層を含んで構成されてもよい。
【００４２】
そして、それぞれのサブ−画素Ｐ１１、Ｐ１２には、複数の共通電極１０８、１０８’と画素電極１１８、１１８’が交互に配置され、液晶層内に横電界（水平電界）を発生させることができる。
【００４３】
このように、ゲート信号を供給するゲートライン１１６ｎとデータ信号（画素信号）を供給するデータライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２は、交差構造に形成され、サブ−画素Ｐ１１、Ｐ１２を定義する。
【００４４】
第１、第２薄膜トランジスタＳＴ、ＳＴ’は、左右に隣り合うサブ−画素Ｐ１１、Ｐ１２のいずれか一つのサブ−画素、一例として、第１サブ−画素Ｐ１１の回路部に共に配置できる。即ち、上述したように、本発明は、左右に隣り合うサブ−画素Ｐ１１、Ｐ１２のうち第１サブ−画素Ｐ１１の回路部内に左右サブ−画素Ｐ１１、Ｐ１２の第１、第２薄膜トランジスタＳＴ、ＳＴ’を共に配置してサブ−画素Ｐ１１、Ｐ１２を非対称に設計する。
【００４５】
また、図３を参照すると、第１、第２薄膜トランジスタＳＴ、ＳＴ’が共に配置される第１サブ−画素Ｐ１１の回路部内には、キャパシタＣも共に配置できる。即ち、本発明の一実施例の場合は、第１サブ−画素Ｐ１１と第２サブ−画素Ｐ１２がキャパシタＣを構成する下部電極として下部ストレージ電極１０８ｃを共有できる。一例として、第１サブ−画素Ｐ１１のキャパシタＣは、ゲート絶縁層１１５ａを挟んで配置される下部ストレージ電極１０８ｃと上部ストレージ電極１２５で構成できる。下部ストレージ電極１０８ｃは、共通ライン１０８Ｌから突出、または延伸して構成でき、上部ストレージ電極１２５は、ドレイン電極１２３から延伸して構成できる。
【００４６】
従って、第２サブ−画素Ｐ１２の回路部には、第２薄膜トランジスタＳＴ’のような回路素子（ｃｉｒｃｕｉｔ  ｅｌｅｍｅｎｔ）およびキャパシタを除くゲートライン１１６ｎが配置でき、回路素子およびキャパシタを除いただけ開口領域が増加（図２のＡ参照）できる。それによって、一例として、超大型モデルで透過率が約９％以上改善可能となる。
【００４７】
第１、第２薄膜トランジスタＳＴ、ＳＴ’は、ゲートライン１１６ｎのゲート信号に応答してデータライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２の画素信号を画素電極１１８、１１８’に充電して維持できるようにする。このために、第１薄膜トランジスタＳＴは、ｎ番目のゲートライン１１６ｎに電気的に接続された第１ゲート電極１２１と、ｍ番目のデータライン１１７ｍに電気的に接続された第１ソース電極１２２と、第１ソース電極１２２と対向して配置される第１ドレイン電極１２３とを含んで構成できる。また、第２薄膜トランジスタＳＴ’は、ｎ番目のゲートライン１１６ｎに電気的に接続された第２ゲート電極１２１’と、ｍ＋１番目のデータライン１１７ｍ＋１に電気的に接続された第２ソース電極１２２’と、第２ソース電極１２２’と対向して配置される第２ドレイン電極１２３’とを含んで構成できる。
【００４８】
また、第１薄膜トランジスタＳＴは、ゲート絶縁層１１５ａを挟んで第１ゲート電極１２１と重畳されて第１ソース電極１２２と第１ドレイン電極１２３との間にチャンネル（ｃｈａｎｎｅｌ）を形成する第１アクティブ層１２４を含むことができる。このとき、第１ソース電極１２２と第１ドレイン電極１２３との間のオーミック接触（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）のために、チャンネルを除く第１アクティブ層１２４上に形成されたオーミック接触層をさらに備えてもよい。また、第２薄膜トランジスタＳＴ’は、ゲート絶縁層１１５ａを挟んで第２ゲート電極１２１’と重畳されて第２ソース電極１２２’と第２ドレイン電極１２３’との間にチャンネル（ｃｈａｎｎｅｌ）を形成する第２アクティブ層を含むことができる。このとき、第２ソース電極１２２’と第２ドレイン電極１２３’との間のオーミック接触（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）のために、チャンネルを除く第２アクティブ層上に形成されたオーミック接触層をさらに備えてもよい。
【００４９】
第１、第２薄膜トランジスタＳＴ、ＳＴ’の上部には、保護層１１５ｂを形成でき、保護層１１５ｂ上にサブ−画素Ｐ１１、Ｐ１２別に赤色、青色および緑色カラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂが順に配列された構造のカラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂを形成できる。
【００５０】
一例として、上下に隣り合うサブ−画素の間の回路部、即ち、ＢＳ領域には、少なくとも一つのカラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂで構成された遮光層１６０をさらに含むことができる。一例として、図３を参照すると、遮光層１６０は、赤色カラーフィルタ１０７Ｒ上に青色カラーフィルタ１０７Ｂを積層して構成できるが、本発明は、これに限定されるものではない。図１および図２は、便宜上、カラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂと遮光層１６０を示していない。
【００５１】
このとき、カラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂと遮光層１６０が形成された下部基板１１０の上部には、遮光層１６０を覆うように平坦化層１１５ｃが形成され得る。
【００５２】
図３に示すように、平坦化層１１５ｃは、カラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂを保護して平坦化するための樹脂組成物を利用して形成したオーバーコート層で構成できる。
【００５３】
本発明の一実施例の場合、第１、第２薄膜トランジスタＳＴ、ＳＴ’が配置される第１サブ−画素Ｐ１１の回路部の平坦化層１１５ｃ、保護層１１５ｂおよび遮光層１６０のそれぞれの一部の領域を選択的に除去し、第１ドレイン電極１２３と第２ドレイン電極１２３’の一部をそれぞれ露出させる第１コンタクトホール１４０および第２コンタクトホール１４０’を形成できる。
【００５４】
本発明の一実施例に係る液晶表示装置１００は、第１コンタクトホール１４０を通して第１画素電極接続部１１８ａを第１ドレイン電極１２３と連結でき、それによって第１画素電極１１８と第１ドレイン電極１２３とを互いに電気的に接続できる。また、本発明の一実施例に係る液晶表示装置１００は、第２コンタクトホール１４０’を通して第２画素電極接続部１１８ａ’を第２ドレイン電極１２３’と連結でき、それによって第２画素電極１１８’と第２ドレイン電極１２３’とを互いに電気的に接続できる。
【００５５】
第１画素電極接続部１１８ａは、第１画素電極１１８の一端と連結される第１画素電極ライン１１８Ｌから回路部方向に突出、または延伸して第１ドレイン電極１２３と重畳されるように構成できる。これに対し、第２画素電極接続部１１８ａ’は、第２画素電極１１８’の一端と連結される第２画素電極ライン１１８Ｌ’から第１サブ−画素Ｐ１１方向に延伸して第２ドレイン電極１２３’と重畳されるように構成できる。
【００５６】
従って、第２サブ−画素Ｐ１２の第２画素電極接続部１１８ａ’は、ｍ＋１番目のデータライン１１７ｍ＋１を経て隣り合う第１サブ−画素Ｐ１１方向に延伸することができる。即ち、左右に隣り合うサブ−画素Ｐ１１、Ｐ１２のうち第１サブ−画素Ｐ１１の回路部に第１、第２薄膜トランジスタＳＴ、ＳＴ’が配置される場合、第１画素電極接続部１１８ａは、第１画素電極ライン１１８Ｌから回路部方向に突出して第１ドレイン電極１２３と電気的に接続するのに対し、第２画素電極接続部１１８ａ’は、第２画素電極ライン１１８Ｌ’から第１サブ−画素Ｐ１１方向に延伸して第２ドレイン電極１２３’と電気的に接続できる。
【００５７】
このように、第１画素電極接続部１１８ａと第１ドレイン電極１２３との間の接続および第２画素電極接続部１１８ａ’と第２ドレイン電極１２３’との間の接続のための本発明の一実施例に係る第１コンタクトホール１４０および第２コンタクトホール１４０’は、左右に隣り合うサブ−画素Ｐ１１、Ｐ１２のいずれか一つの回路部内に２つを共に配置できる。
【００５８】
画素電極１１８、１１８’は、サブ−画素Ｐ１１、Ｐ１２内で共通電極１０８、１０８’と交互に配置されて横電界を形成することができる。このとき、第２サブ−画素Ｐ１２の第２画素電極１１８’と第２共通電極１０８’は、第１サブ−画素Ｐ１１の第１画素電極１１８と第１共通電極１０８より相対的に長くできるが、これは、第２サブ−画素Ｐ１２にゲートライン１１６ｎを除く回路部構成を配置しないためである。
【００５９】
共通ライン１０８Ｌおよび共通電極１０８、１０８’は、液晶駆動のための基準電圧を供給できる。
【００６０】
共通ライン１０８Ｌは、サブ−画素Ｐ１１、Ｐ１２の上側や下側に配置でき、ゲートライン１１６ｎに対して並んだ方向に配置できる。共通ライン１０８Ｌは、一例として、サブ−画素Ｐ１１、Ｐ１２の下側とゲートライン１１６ｎとの間に配置できるが、本発明は、これに限定されるものではない。
【００６１】
データライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２の一側には、第１遮蔽ライン１０８ａを配置でき、第１遮蔽ライン１０８ａは、共通ライン１０８Ｌに連結できる。第１遮蔽ライン１０８ａは横電界に対するデータ信号の干渉を遮蔽できる。
【００６２】
データライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２の上部には、第２遮蔽ライン１０８ｂを配置できる。
【００６３】
このとき、複数の共通電極１０８、１０８’は、複数の画素電極１１８、１１８’と共にフィンガー（ｆｉｎｇｅｒ）、またはヘリンボーン（ｈｅｒｒｉｎｇｂｏｎｅ）形状にサブ−画素Ｐ１１、Ｐ１２内に配置できるが、本発明は、これに限定されるものではなく、共通電極１０８、１０８’を、垂直方向や水平方向の直線状に配置してもよい。
【００６４】
この結果、薄膜トランジスタを通して画素信号が供給された画素電極１１８、１１８’と共通ライン１０８Ｌを通して基準電圧が供給された共通電極１０８、１０８’との間には、横電界を形成できる。このような横電界により画素電極１１８、１１８’と共通電極１０８、１０８’との間に水平方向に配列された液晶分子が誘電異方性によって回転できる。
【００６５】
ゲートライン１１６ｎは、ゲートパッドを通してゲートドライバと電気的に接続でき、データライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２は、データパッドを通してデータドライバと電気的に接続できる。
【００６６】
本発明の一実施例に係るＣＯＴ構造の液晶表示装置１００は、合着マージンを減らして開口率等を向上する利点がある。
【００６７】
また、カラーフィルタ１０７Ｒ、１０７Ｇ、１０７Ｂを積層して上下に隣り合うサブ−画素の間の境界、即ち、ＢＳ領域に遮光層１６０を形成して光の漏れを防止している。このとき、ＢＳ領域は、画像を表示できない非表示領域であり、このＢＳ領域が増加することにより開口率が減る問題があった。
【００６８】
この問題のため、特に、超大型モデルにおいて、顧客の要求（ｎｅｅｄｓ）を満たす高解像度と高開口率とを達成できなかった。
【００６９】
本発明の一実施例は、超大型モデルは、ＢＳ領域が相対的に広くて回路設計が容易であり、他の構成の追加、配置が可能であるという点、およびこれを利用して左右に隣り合うサブ−画素Ｐ１１、Ｐ１２を非対称構造に設計する場合、一部のサブ−画素のＢＳ領域を縮小させることができる点に着眼して、超大型モデルでＢＳ領域を縮小することができる構造を開示している。
【００７０】
即ち、左右に隣り合うサブ−画素Ｐ１１、Ｐ１２のいずれか一つのサブ−画素、一例として、第１サブ−画素Ｐ１１の回路部内に左右サブ−画素Ｐ１１、Ｐ１２の２つの薄膜トランジスタＳＴ、ＳＴ’を共に配置してサブ−画素を非対称に設計することにより、他の一つのサブ−画素、一例として、第２サブ−画素Ｐ１２の開口領域を拡張（図２のＡ参照）でき、透過率と開口率を極大化できる。一例として、超大型モデルで透過率が約９％以上改善できる。
【００７１】
図４は、本発明の一実施例に係る液晶表示装置において、画素構造を例で示す平面図である。そして、図５は、比較例に係る液晶表示装置において、画素構造を例で示す平面図である。
【００７２】
図６は、本発明の一実施例に係る液晶表示装置において、ブラックマトリクス構造を例で示す平面図である。そして、図７は、図５に示された比較例に係る液晶表示装置において、ブラックマトリクス構造を例で示す平面図である。
【００７３】
このとき、図４は、本発明の一実施例に係る液晶表示装置１００において、１１×４の４４個のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…の平面構造を例で示している。ただし、本発明は、これに限定されるものではない。また、図５は、比較例に係る液晶表示装置１０において、１１×４の４４個のサブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、…、Ｐ３１’、Ｐ３２’、Ｐ３３’、Ｐ３４’、Ｐ３５’、Ｐ３６’、…、Ｐ４１’、Ｐ４２’、Ｐ４３’、Ｐ４４’、Ｐ４５’、Ｐ４６’、…の平面構造を例で示している。
【００７４】
このとき、同じハッチング（ｈａｔｃｈｉｎｇ）で表示されたサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…は、同じカラーの光を生じる場合を示している。一方、図４は、複数のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…が赤色サブ−画素と、緑色サブ−画素および青色サブ−画素で構成された場合を例に挙げている。
【００７５】
また、図６は、１１×４の４４個のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…からなる本発明の一実施例に係る液晶表示装置１００において、ブラックマトリクスＢＭ構造を例で示している。ただし、本発明は、これに限定されるものではない。また、図７は、図５に示された１１×４の４４個のサブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、…、Ｐ３１’、Ｐ３２’、Ｐ３３’、Ｐ３４’、Ｐ３５’、Ｐ３６’、…、Ｐ４１’、Ｐ４２’、Ｐ４３’、Ｐ４４’、Ｐ４５’、Ｐ４６’、…からなる比較例に係る液晶表示装置１０において、ブラックマトリクスＢＭ’構造を例で示している。
【００７６】
図４を参照すると、本発明の一実施例に係る液晶表示装置１００は、複数のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…を含むことができる。以下においては、説明の便宜上、１１×４の４４個のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…について説明するが、ただし、本発明は、これに限定されるものではない。
【００７７】
複数のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…は、下部基板上にゲートライン１１６ｎ、１１６ｎ＋１、１１６ｎ＋２、１１６ｎ＋３とデータライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２、１１７ｍ＋３、１１７ｍ＋４、１１７ｍ＋５、１１７ｍ＋６、１１７ｍ＋７、１１７ｍ＋８、１１７ｍ＋９、１１７ｍ＋１０、１１７ｍ＋１１とを互いに交差してマトリクス（ｍａｔｒｉｘ）形態に配置できる。
【００７８】
ゲートライン１１６ｎ、１１６ｎ＋１、１１６ｎ＋２、１１６ｎ＋３は、下部基板上に第１方向に配置できる。データライン１１７ｍ、１１７ｍ＋１、１１７ｍ＋２、１１７ｍ＋３、１１７ｍ＋４、１１７ｍ＋５、１１７ｍ＋６、１１７ｍ＋７、１１７ｍ＋８、１１７ｍ＋９、１１７ｍ＋１０、１１７ｍ＋１１は、第１方向と交差する第２方向に配置でき、ゲートライン１１６ｎ、１１６ｎ＋１、１１６ｎ＋２、１１６ｎ＋３と共に複数のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…を区画できる。
【００７９】
本発明の一実施例に係る液晶表示装置１００の場合、それぞれの行のサブ−画素は、赤色サブ−画素と緑色サブ−画素および青色サブ−画素が順に繰り返し配列され得る。一例として、第ｎ行のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…は、赤色サブ−画素Ｐ１１、Ｐ１４、…と緑色サブ−画素Ｐ１２、Ｐ１５、…および青色サブ−画素Ｐ１３、Ｐ１６、…を順に繰り返して配列できる。ただし、本発明は、これに限定されるものではない。
【００８０】
そして、同じ列のサブ−画素は、同じカラーのサブ−画素、一例として、赤色サブ−画素、緑色サブ−画素、または青色サブ−画素を繰り返して配列できる。一例として、ｍカラムサブ−画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１は、赤色サブ−画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１を繰り返して配列できる場合を例に挙げている。ただし、本発明は、これに限定されるものではない。
【００８１】
このように構成される本発明の一実施例に係る液晶表示装置１００は、一例として左右に隣り合うサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…のいずれか一つのサブ−画素Ｐ１１、Ｐ１３、Ｐ１５、…、Ｐ２２、Ｐ２４、Ｐ２６、…、Ｐ３１、Ｐ３３、Ｐ３５、…、Ｐ４２、Ｐ４４、Ｐ４６、…の回路部ＣＡ内に左右サブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…の２つの薄膜トランジスタを共に配置してサブ−画素を非対称に設計する。この場合、薄膜トランジスタが配置されない他の一つのサブ−画素Ｐ１２、Ｐ１４、Ｐ１６、…、Ｐ２１、Ｐ２３、Ｐ２５、…、Ｐ３２、Ｐ３４、Ｐ３６、…、Ｐ４１、Ｐ４３、Ｐ４５、…は、一例として図６および図７と比較して、回路部ＣＡだけの開口領域が増加し、従って、隣接する２つのサブ−画素の２つの薄膜トランジスタが隣接する２つのサブ−画素のいずれか一方の回路部ＣＡに一緒に配置されている場合には、ブラックマトリクスＢＭの幅、または面積が減少することが分かる。
【００８２】
このようなサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、…、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５、Ｐ３６、…、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、…の非対称構造は、同じ行のサブ−画素内で繰り返されると同時に、同じ列のサブ−画素内でも繰り返され得る。従って、開口領域の増加の効果が特定のカラーサブ−画素に限定されることを防止できる。即ち、一例として、図４に示すようにｍカラムサブ−画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１の場合、回路部を共有する赤色サブ−画素Ｐ１１、Ｐ３１と、回路部が縮小されて開口領域が増加した赤色サブ−画素Ｐ２１、Ｐ４１とを交互に繰り返し配列できる。
【００８３】
比較例に係る液晶表示装置１０の場合、図５を参照すると、複数のサブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、…、Ｐ３１’、Ｐ３２’、Ｐ３３’、Ｐ３４’、Ｐ３５’、Ｐ３６’、…、Ｐ４１’、Ｐ４２’、Ｐ４３’、Ｐ４４’、Ｐ４５’、Ｐ４６’、…は、下部基板上にゲートライン１６ｎ、１６ｎ＋１、１６ｎ＋２、１６ｎ＋３とデータライン１７ｍ、１７ｍ＋１、１７ｍ＋２、１７ｍ＋３、１７ｍ＋４、１７ｍ＋５、１７ｍ＋６、１７ｍ＋７、１７ｍ＋８、１７ｍ＋９、１７ｍ＋１０、１７ｍ＋１１が互いに交差してマトリクス（ｍａｔｒｉｘ）形態に配置され得る。
【００８４】
図５の比較例に係る液晶表示装置１０は、サブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、…、Ｐ３１’、Ｐ３２’、Ｐ３３’、Ｐ３４’、Ｐ３５’、Ｐ３６’、…、Ｐ４１’、Ｐ４２’、Ｐ４３’、Ｐ４４’、Ｐ４５’、Ｐ４６’、…毎に薄膜トランジスタを備えることで、回路部ＣＡ’が全て配置される対称構造を有することが分かる。または、サブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、…、Ｐ３１’、Ｐ３２’、Ｐ３３’、Ｐ３４’、Ｐ３５’、Ｐ３６’、…、Ｐ４１’、Ｐ４２’、Ｐ４３’、Ｐ４４’、Ｐ４５’、Ｐ４６’、は、実質的に同じ大きさを持つ。この場合、図７に例として示されているように回路部ＣＡ’だけの開口領域が減り、従って、ブラックマトリクスＢＭ’の幅、または面積が増加することが分かる。これによって、開口率と透過率が減少する。
【００８５】
一つの画素は、赤色サブ−画素と、緑色サブ−画素および青色サブ−画素のほかに、輝度を向上させるための白色サブ−画素をさらに含むことができ、これについては、本発明の他の一実施例を通して詳細に説明する。
【００８６】
図８は、本発明の他の一実施例に係る液晶表示装置において、画素構造を例で示す平面図である。そして、図９は、比較例に係る液晶表示装置において、画素構造を例で示す平面図である。
【００８７】
図１０は、本発明の他の一実施例に係る液晶表示装置において、ブラックマトリクス構造を例で示す平面図である。そして、図１１は、図９の比較例に係る液晶表示装置において、ブラックマトリクス構造を例で示す平面図である。
【００８８】
図８は、本発明の他の一実施例に係る液晶表示装置２００において、１１×４の４４個のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…の平面構造を例で示している。ただし、本発明は、これに限定されるものではない。また、図９は、比較例に係る液晶表示装置２０において、１１×４の４４個のサブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、Ｐ１７’、Ｐ１８’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、Ｐ２７’、Ｐ２８’、…の平面構造を例で示している。
【００８９】
同じハッチング（ｈａｔｃｈｉｎｇ）で表示されたサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…は、同じ色の光を生じる場合を示している。一方、図８は、複数のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…が赤色サブ−画素、緑色サブ−画素、青色サブ−画素および白色サブ−画素で構成された場合を例に挙げている。
【００９０】
また、図１０は、１１×４の４４個のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…からなる本発明の他の一実施例に係る液晶表示装置２００において、ブラックマトリクスＢＭ構造を例に挙げている。ただし、本発明は、これに限定されるものではない。また、図１１は、図９に示された１１×４の４４個のサブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、Ｐ１７’、Ｐ１８’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、Ｐ２７’、Ｐ２８’、…からなる比較例に係る液晶表示装置２０において、ブラックマトリクスＢＭ’構造を例に挙げている。
【００９１】
図８を参照すると、本発明の他の一実施例に係る液晶表示装置２００は、複数のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…を含められる。以下においては、説明の便宜上、１１×４の４４個のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…について説明するが、ただし、本発明は、これに限定されるものではない。
【００９２】
複数のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…は、下部基板上にゲートライン２１６ｎ、２１６ｎ＋１、２１６ｎ＋２、２１６ｎ＋３とデータライン２１７ｍ、２１７ｍ＋１、２１７ｍ＋２、２１７ｍ＋３、２１７ｍ＋４、２１７ｍ＋５、２１７ｍ＋６、２１７ｍ＋７、２１７ｍ＋８、２１７ｍ＋９、２１７ｍ＋１０、２１７ｍ＋１１が互いに交差してマトリクス（ｍａｔｒｉｘ）形態に配置できる。
【００９３】
ゲートライン２１６ｎ、２１６ｎ＋１、２１６ｎ＋２、２１６ｎ＋３は、下部基板上に第１方向に配置され得る。データライン２１７ｍ、２１７ｍ＋１、２１７ｍ＋２、２１７ｍ＋３、２１７ｍ＋４、２１７ｍ＋５、２１７ｍ＋６、２１７ｍ＋７、２１７ｍ＋８、２１７ｍ＋９、２１７ｍ＋１０、２１７ｍ＋１１は、第１方向と交差する第２方向に配置され、ゲートライン２１６ｎ、２１６ｎ＋１、２１６ｎ＋２、２１６ｎ＋３と共に複数のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…を区画できる。
【００９４】
本発明の他の一実施例に係る液晶表示装置２００の場合、それぞれの行のサブ−画素は、赤色サブ−画素、緑色サブ−画素、青色サブ−画素および白色サブ−画素が順に繰り返し配列され得る。一例として、第ｎ行のサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…は、赤色サブ−画素Ｐ１１、Ｐ１５、…、緑色サブ−画素Ｐ１２、Ｐ１６、…、青色サブ−画素Ｐ１３、Ｐ１７、…、および白色サブ−画素Ｐ１４、Ｐ１８、…を順に繰り返して配列できる。ただし、本発明は、これに限定されるものではない。
【００９５】
そして、同じ列のサブ−画素は、異なる２つのカラーのサブ−画素、一例として、赤色サブ−画素と青色サブ−画素および緑色サブ−画素と白色サブ−画素を繰り返して配列できる。一例として、第ｍ列のサブ−画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１は、赤色サブ−画素Ｐ１１、Ｐ３１と青色サブ−画素Ｐ２１、Ｐ４１を繰り返して配列し、第ｍ＋１列のサブ−画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１は、緑色サブ−画素Ｐ１２、Ｐ３２と白色サブ−画素Ｐ２２、Ｐ４２を繰り返し配列する場合を例に挙げている。ただし、本発明は、これに限定されるものではない。
【００９６】
上述した本発明の他の一実施例に係る液晶表示装置１００は、左右に隣り合うサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…のいずれか一つのサブ−画素Ｐ１１、Ｐ１３、Ｐ１５、Ｐ１７、…、Ｐ２２、Ｐ２４、Ｐ２６、Ｐ２８、…の回路部ＣＡ内に左右サブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…の２つの薄膜トランジスタを共に配置してサブ−画素を非対称に設計する。この場合、薄膜トランジスタが配置されない他の一つのサブ−画素Ｐ１２、Ｐ１４、Ｐ１６、Ｐ１８、…、Ｐ２１、Ｐ２３、Ｐ２５、Ｐ２７、…は、回路部ＣＡだけの開口領域が増加し、従って、図１０に示すようにブラックマトリクスＢＭの幅、または面積が減少することが分かる。
【００９７】
このようなサブ−画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７、Ｐ１８、…、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８、…の非対称構造は、同じ行のサブ−画素内で繰り返されると同時に、同じ列のサブ−画素内でも繰り返され得る。
【００９８】
次に、比較例に係る液晶表示装置２０の場合、図９を参照すると、複数のサブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、Ｐ１７’、Ｐ１８’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、Ｐ２７’、Ｐ２８’…は、下部基板上にゲートライン２６ｎ、２６ｎ＋１、２６ｎ＋２、２６ｎ＋３とデータライン２７ｍ、２７ｍ＋１、２７ｍ＋２、２７ｍ＋３、２７ｍ＋４、２７ｍ＋５、２７ｍ＋６、２７ｍ＋７、２７ｍ＋８、２７ｍ＋９、２７ｍ＋１０、２７ｍ＋１１を互いに交差してマトリクス（ｍａｔｒｉｘ）形態に配置できる。
【００９９】
上述したように、図９の比較例に係る液晶表示装置２０は、サブ−画素Ｐ１１’、Ｐ１２’、Ｐ１３’、Ｐ１４’、Ｐ１５’、Ｐ１６’、Ｐ１７’、Ｐ１８’、…、Ｐ２１’、Ｐ２２’、Ｐ２３’、Ｐ２４’、Ｐ２５’、Ｐ２６’、Ｐ２７’、Ｐ２８’…毎に薄膜トランジスタを備えることで、回路部ＣＡ’が全て配置される対称構造を有することが分かる。この場合、回路部ＣＡ’だけの開口領域が減り、従って、図１１に示すようにブラックマトリクスＢＭ’の幅、または面積が増加することが分かる。これによって、開口率と透過率が縮小される。
【０１００】
本発明の例示的な実施例は、下記のように説明できる。本発明の一実施例に係る液晶表示装置は、基板上に交差して複数のサブ−画素（ｓｕｂ  ｐｉｘｅｌ）を定義する複数のゲートラインおよびデータラインと、左右に隣り合うサブ−画素のいずれか一つのサブ−画素の回路部内に共に備えられる２つの薄膜トランジスタと、サブ−画素に交互に配置される複数の共通電極および画素電極とを含み、２つの薄膜トランジスタのいずれか一つの薄膜トランジスタは、いずれか一つのサブ−画素に電気的に接続され、他の一つの薄膜トランジスタは、他の一つのサブ−画素に電気的に接続され得る。
【０１０１】
本発明の他の特徴によれば、液晶表示装置は、サブ−画素に備えられるカラーフィルタと、上下に隣り合うサブ−画素の間の境界に備えられ、少なくとも一つのカラーフィルタで構成された遮光層とをさらに含むことができる。
【０１０２】
本発明のまた他の特徴によれば、遮光層は、赤色カラーフィルタ上に青色カラーフィルタが積層されて構成できる。
【０１０３】
本発明のまた他の特徴によれば、液晶表示装置は、ゲートラインに対して並んだ方向に、サブ−画素の下側とゲートラインとの間に配置される共通ラインをさらに含むことができる。
【０１０４】
本発明のまた他の特徴によれば、液晶表示装置は、データラインの少なくとも一側に配置されて共通ラインに連結される第１遮蔽ラインと、データラインを隠すようにデータラインの上部に配置される第２遮蔽ラインとをさらに含むことができる。
【０１０５】
本発明のまた他の特徴によれば、液晶表示装置は、いずれか一つのサブ−画素の回路部内に配置され、第１コンタクトホールを通していずれか一つのサブ−画素の画素電極と電気的に接続される第１画素電極接続部、および第２コンタクトホールを通して他の一つのサブ−画素の画素電極と電気的に接続される第２画素電極接続部をさらに含むことができる。
【０１０６】
本発明のまた他の特徴によれば、第２画素電極接続部は、左右に隣り合うサブ−画素の間に配置されるデータラインを経て他の一つのサブ−画素の画素電極と電気的に接続できる。
【０１０７】
本発明のまた他の特徴によれば、複数のサブ−画素は、赤色サブ−画素と緑色サブ−画素および青色サブ−画素で構成され、それぞれの行の（ｒｏｗ）サブ−画素は、赤色サブ−画素と緑色サブ−画素および青色サブ−画素を順に繰り返し配列し、同じ列の（ｃｏｌｕｍｎ）サブ−画素は、同じカラーの赤色サブ−画素、緑色サブ−画素、または青色サブ−画素を繰り返し配列する。
【０１０８】
本発明のまた他の特徴によれば、複数のサブ−画素は、赤色サブ−画素、緑色サブ−画素、青色サブ−画素および白色サブ−画素で構成され、それぞれの行のサブ−画素は、赤色サブ−画素、緑色サブ−画素、青色サブ−画素および白色サブ−画素を順に繰り返し配列し、同じ列のサブ−画素は、異なる２つのカラーのサブ−画素を繰り返して配列できる。
【０１０９】
本発明のまた他の特徴によれば、同じ列のサブ−画素は、赤色サブ−画素と青色サブ−画素を繰り返して配列するか、または緑色サブ−画素と白色サブ−画素を繰り返して配列できる。
【０１１０】
そして、本発明の他の一実施例に係る液晶表示装置は、基板上に交差して複数のサブ−画素（ｓｕｂ  ｐｉｘｅｌ）を定義する複数のゲートラインおよびデータラインと、左右に隣り合うサブ−画素のいずれか一つのサブ−画素の回路部内に共に備えられる２つの薄膜トランジスタと、サブ−画素に交互に配置される複数の共通電極および画素電極とを含み、いずれか一つのサブ−画素の回路部は、２つの薄膜トランジスタを共に備えるのに対し、他のサブ−画素の回路部は、薄膜トランジスタを備えず、非対称サブ−画素構造を有し得る。
【０１１１】
本発明の他の特徴によれば、液晶表示装置は、サブ−画素に備えられるカラーフィルタと上下に隣り合うサブ−画素との間の境界に備えられ、少なくとも一つのカラーフィルタで構成された遮光層をさらに含むことができる。
【０１１２】
本発明のまた他の特徴によれば、液晶表示装置は、ゲートラインに対して並んだ方向に、サブ−画素の下側とゲートラインとの間に配置される共通ラインをさらに含むことができる。
【０１１３】
本発明のまた他の特徴によれば、２つの薄膜トランジスタのいずれか一つの薄膜トランジスタは、いずれか一つのサブ−画素に電気的に接続され、他の一つの薄膜トランジスタは、他の一つのサブ−画素に電気的に接続され得る。
【０１１４】
本発明のまた他の特徴によれば、液晶表示装置は、いずれか一つのサブ−画素の回路部内に配置され、第１コンタクトホールを通していずれか一つのサブ−画素の画素電極と電気的に接続される第１画素電極接続部、および第２コンタクトホールを通して他の一つのサブ−画素の画素電極と電気的に接続される第２画素電極接続部をさらに含むことができる。
【０１１５】
本発明のまた他の特徴によれば、第２画素電極接続部は、左右に隣り合うサブ−画素の間に配置されるデータラインを経て他の一つのサブ−画素の画素電極と電気的に接続され得る。
【０１１６】
以上、添付の図面を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、限定的ではないものと理解すべきである。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。
【図１】
2019113843.tif 000003
【図２】
2019113843.tif 000004
【図３】
2019113843.tif 000005
【図４】
2019113843.tif 000006
【図５】
2019113843.tif 000007
【図６】
2019113843.tif 000008
【図７】
2019113843.tif 000009
【図８】
2019113843.tif 000010
【図９】
2019113843.tif 000011
【図１０】
2019113843.tif 000012
【図１１】
2019113843.tif 000013