(57)【要約】【課題】電子部品が破壊されることを抑制する。【解決手段】本体部５１が電極部５２より脆性が低くされた電子部品５０と、電子部品５０を搭載する搭載部材２０、３０と、搭載部材２０、３０と電極部５２との間に配置され、搭載部材２０、３０と電極部５２とを電気的、機械的に接続するはんだ６０と、を備える。また、搭載部材２０、３０と当該搭載部材２０、３０と対向する電極部５２との間に、搭載部材２０、３０を構成する材料および電極部５２を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜７０を配置する。そして、電子部品５０のうちの搭載部材２０、３０側の部分における本体部５１と電極部５２との境界部５３がはんだ６０から露出するようにする。【選択図】図２
2019145644.tif 000002
【特許請求の範囲】
【請求項１】
電子部品（５０）を搭載部材（２０、３０）にはんだ（６０）を介して搭載した電子装置であって、
本体部（５１）と、前記本体部に備えられた電極部（５２）とを有し、前記本体部が前記電極部より脆性が低くされた前記電子部品と、
前記電極部の少なくとも一部と対向して配置され、前記電子部品を搭載する前記搭載部材と、
前記搭載部材と前記電極部との間に配置され、前記搭載部材と前記電極部とを電気的、機械的に接続する前記はんだと、を備え、
前記搭載部材と当該搭載部材と対向する前記電極部との間には、前記搭載部材を構成する材料および前記電極部を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜（７０）が配置されており、
前記電子部品のうちの前記搭載部材側の部分における前記本体部と前記電極部との境界部（５３）は、前記はんだから露出している電子装置。
【請求項２】
前記搭載部材は、前記電極部と対向する部分に前記電子部品側に突出した凸部（１１）が形成されており、
前記阻害膜は、前記凸部における突出方向の先端部に形成されている請求項１に記載の電子装置。
【請求項３】
前記阻害膜は、酸化膜である請求項１または２に記載の電子装置。
【請求項４】
前記本体部は、一面（５１ａ）、前記一面と反対側の他面（５１ｂ）、前記一面と前記他面との間を繋ぐ側面（５１ｃ）を有し、前記他面が前記搭載部材側に向けられて配置されており、
前記電極部は、前記他面に形成された他面電極部（５２ｂ）と、前記側面に形成され、前記他面電極部と繋がっている側面電極部（５２ｃ）とを有し、前記側面電極部に前記電極部よりもはんだ濡れ性が低い材料で構成された調整膜（７１）が形成されている請求項１ないし３のいずれか１つに記載の電子装置。
【請求項５】
電子部品（５０）を搭載部材（２０、３０）にはんだ（６０）を介して搭載した電子装置の製造方法であって、
本体部（５１）と、前記本体部に備えられた電極部（５２）とを有し、前記本体部が前記電極部より脆性が低くされた前記電子部品を用意することと、
前記電子部品を搭載する前記搭載部材を用意することと、
前記搭載部材と前記電極部とを前記はんだを介して電気的、機械的に接続することと、を行い、
前記電子部品を用意することおよび前記搭載部材を用意することのいずれか一方では、前記接続することの際、前記搭載部材と当該搭載部材と対向する前記電極部との間に、前記搭載部材を構成する材料および前記電極部を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜（７０）が配置されるように、前記電子部品および前記搭載部材のいずれか一方に前記阻害膜を形成し、
前記接続することでは、前記電子部品のうちの前記搭載部材側の部分における前記本体部と前記電極部との境界部（５３）が露出するように、前記搭載部材と前記電極部とを前記はんだを介して電気的、機械的に接続する電子装置の製造方法。
【請求項６】
前記搭載部材を用意することでは、金属板をプレス成形することで成形面にダレで構成される凸部（１１）が形成されるようにすることと、前記凸部における突出方向の先端部にレーザを照射することにより、酸化膜で構成される前記阻害膜を形成することと、を行う請求項５に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を搭載部材上にはんだを介して搭載した電子装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、搭載部材上に電子部品をはんだを介して搭載した電子装置が提案されている（例えば、特許文献１参照）。具体的には、電子部品は、多層電極部を有する本体部と、本体部に備えられた一対の電極部を有するセラミックチップコンデンサ等が用いられる。なお、本体部は、複数の誘電体セラミック層と電極層とが交互に積層されて構成されており、電極部は金属材料で構成されている。このため、本体部は、電極部よりも脆性が低くなっている。つまり、本体部は、電極部よりも割れ易い構成となっている。そして、電子装置は、搭載部材と電極部との間にはんだが配置され、搭載部材と電極部とがはんだを介して電気的、機械的に接続されることで構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２３８９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記電子装置では、本体部と電極部との境界部まではんだが配置されると、はんだに起因する応力が本体部と電極部との境界部から本体部にも印加される。この場合、本体部は、脆性が低いため、クラックが導入されて破壊される可能性がある。つまり、電子部品が破壊される可能性がある。
【０００５】
本発明は上記点に鑑み、電子部品が破壊されることを抑制できる電子装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための請求項１では、電子部品（５０）を搭載部材（２０、３０）にはんだ（６０）を介して搭載した電子装置であって、本体部（５１）と、本体部に備えられた電極部（５２）とを有し、本体部が電極部より脆性が低くされた電子部品と、電極部の少なくとも一部と対向して配置され、電子部品を搭載する搭載部材と、搭載部材と電極部との間に配置され、搭載部材と電極部とを電気的、機械的に接続するはんだと、を備え、搭載部材と当該搭載部材と対向する電極部との間には、搭載部材を構成する材料および電極部を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜（７０）が配置されており、電子部品のうちの搭載部材側の部分における本体部と電極部との境界部（５３）は、はんだから露出するようにしている。
【０００７】
これによれば、境界部がはんだから露出しているため、境界部にはんだから応力が印加されることを抑制でき、本体部にクラックが発生することを抑制できる。このため、電子部品が破壊されることを抑制できる。
【０００８】
この場合、請求項２のように、搭載部材は、電極部と対向する部分に電子部品側に突出した凸部（１１）が形成されており、阻害膜は、凸部における突出方向の先端部に形成されるようにしてもよい。
【０００９】
これによれば、凸部が形成されていない場合と比較して、搭載部材と電極部との間隔を確保でき、はんだの高さを確保できる。このため、搭載部材と電子部品との線膨張係数の差に起因する応力をはんだで緩和し易くなると共に、はんだ自体にクラックが発生することを抑制できる。
【００１０】
また、請求項５は、請求項１に記載の電子装置の製造方法に関するものであり、本体部（５１）と、本体部に備えられた電極部（５２）とを有し、本体部が電極部より脆性が低くされた電子部品を用意することと、電子部品を搭載する搭載部材を用意することと、搭載部材と電極部とをはんだを介して電気的、機械的に接続することと、を行い、電子部品を用意することおよび搭載部材を用意することのいずれか一方では、接続することの際、搭載部材と当該搭載部材と対向する電極部との間に、搭載部材を構成する材料および電極部を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜（７０）が配置されるように、電子部品および搭載部材のいずれか一方に阻害膜を形成し、接続することでは、電子部品のうちの搭載部材側の部分における本体部と電極部との境界部（５３）が露出するように、搭載部材と電極部とをはんだを介して電気的、機械的に接続するようにする。
【００１１】
これによれば、境界部がはんだから露出するため、境界部にはんだから応力が印加されることを抑制した電子装置を製造できる。つまり、電子部品が破壊されることを抑制した電子装置を製造できる。
【００１２】
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態における電子装置の平面模式図である。
【図２】図１中のII−II線に沿った断面図である。
【図３】図２に示す電子装置の製造工程を示す断面図である。
【図４】第２実施形態における電子装置の断面図である。
【図５】第３実施形態における電子装置の製造工程を示す断面図である。
【図６】第４実施形態における電子装置の断面図である。
【図７】第５実施形態における電子部品が搭載される領域の斜視図である。
【図８】図７中のVIII−VIII線に沿った断面図である。
【図９】他の実施形態における電子装置の平面模式図である。
【図１０】図９中のX−X線に沿った断面図である。
【図１１】他の実施形態における電子装置の断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１５】
（第１実施形態）
第１実施形態について、図１および図２を参照しつつ説明する。電子装置は、リードフレーム１０上に半導体チップ４０や電子部品５０が搭載され、これらがモールド樹脂８０で封止されることで構成されている。
【００１６】
本実施形態では、リードフレーム１０は、銅（Ｃｕ）、鉄（Ｆｅ）、または４２アロイ等の金属板がプレス成形等されることで構成されている。そして、リードフレーム１０は、一面２０ａおよび一面２０ａと反対側の他面２０ｂを有し、平面矩形状とされた板状のアイランド２０と、端子部３０とを有している。本実施形態では、アイランド２０は、２つ備えられ、並べて配置されている。また、端子部３０は、アイランド２０の周囲に放射状に複数配置されている。なお、本実施形態では、アイランド２０が搭載部に相当している。
【００１７】
半導体チップ４０は、シリコン基板等の半導体基板にトランジスタ等の半導体素子が形成されることで構成されており、２つ備えられている。そして、各半導体チップ４０は、図示しない接合部材を介してアイランド２０に搭載され、それぞれ端子部３０における一端部側とボンディングワイヤ４１を介して電気的に接続されている。
【００１８】
電子部品５０は、本実施形態では、多層電極部を有する本体部５１に一対の外部電極部５２が配置されたセラミックチップコンデンサで構成されている。一対の外部電極部５２は、それぞれ本体部５１の一面５１ａ側に形成される一面電極部５２ａ、本体部５１の他面５１ｂ側に形成される他面電極部５２ｂ、本体部５１の側面５１ｃ側に形成される側面電極部５２ｃが一体化されて構成されている。
【００１９】
なお、本体部５１は、図２中では簡易的に示しているが、実際には、複数の誘電体セラミック層と電極層とが交互に積層されて構成されている。また、一対の外部電極部５２は、はんだ濡れ性が高い金属材料で構成され、例えば、銅上にニッケル（Ｎｉ）メッキ膜やスズ（Ｓｎ）メッキ膜等が積層されて構成されている。このため、電子部品５０は、セラミックを用いて構成される本体部５１が金属を用いて構成される外部電極部５２よりも脆性が低くなっている。
【００２０】
そして、上記のように構成された電子部品５０は、他面電極部５２ｂがアイランド２０に向けられた状態で各アイランド２０を繋ぐように、はんだ６０を介して配置されている。つまり、電子部品５０は、他面電極部５２ｂがアイランド２０と対向して配置されている。
【００２１】
はんだ６０は、電子部品５０とアイランド２０との間に配置されてこれら電子部品５０とアイランド２０とを電気的、機械的に接続するものであり、例えば、スズ（Ｓｎ）系のものが用いられる。具体的には、はんだ６０は、Ｓｎ−Ａｇ（銀）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系合金等であって、Ｐｂフリーで構成されるものが用いられる。
【００２２】
ここで、本実施形態のリードフレーム１０には、各アイランド２０のうちの他面電極部５２ｂと対向する部分に、電子部品５０側に突出した凸部１１が形成されている。本実施形態では、各アイランド２０には、他方のアイランド２０側の端部の全体に凸部１１が形成されている。
【００２３】
そして、凸部１１における突出方向の先端部（以下では、単に凸部１１の先端部という）には、アイランド２０および外部電極部５２よりはんだ濡れ性が低い阻害膜７０が形成されている。つまり、電子部品５０における他面電極部５２ｂとアイランド２０との間には、アイランド２０および外部電極部５２よりはんだ濡れ性が低い阻害膜７０が形成されている。
【００２４】
なお、本実施形態では、阻害膜７０は、酸化膜で形成されている。また、本実施形態では、図１に示されるように、阻害膜７０は、他面電極部５２ｂと対向する部分であって、各アイランド２０における他方のアイランド２０側の端部の一部に形成されている。但し、阻害膜７０は、例えば、各アイランド２０における他方側の端部の全体に形成されていてもよい。つまり、阻害膜７０は、他面電極部５２ｂと対向する部分に形成されていれば、他面電極部５２ｂと対向する部分と異なる部分の形成範囲は適宜変更可能である。
【００２５】
そして、はんだ６０は、電子部品５０とアイランド２０との間に配置されているが、阻害膜７０上には配置されておらず、電子部品５０の他面電極部５２ｂと本体部５１との境界部（以下では、単に境界部という）５３にも配置されていない。つまり、電子部品５０は、はんだ６０が阻害膜７０を挟んで境界部５３側と反対側に配置されることにより、はんだ６０から露出した状態となっている。
【００２６】
モールド樹脂８０は、エポキシ樹脂等のモールド材料がトランスファーモールド法やコンプレッションモールド法等により成形されて構成されている。なお、モールド樹脂８０には、アルミやシリカ等の伝熱性に優れたフィラーが含有されていてもよい。そして、モールド樹脂８０は、アイランド２０の他面２０ｂ側、および端子部３０における一端部側と反対側の他端部が露出するように、リードフレーム１０、半導体チップ４０および電子部品５０等を封止している。
【００２７】
以上が本実施形態における電子装置の構成である。次に、このような電子装置の製造方法について、図３を参照しつつ説明する。なお、図３は、図２に相当する断面図である。
【００２８】
まず、図示しない金属板を用意し、当該金属板をプレス成形することにより、図３（ａ）に示されるように、アイランド２０および端子部３０を有するリードフレーム１０を用意する。なお、リードフレーム１０は、図３（ａ）とは別断面において、アイランド２０と端子部３０とが図示しないタイバー等で一体化された状態とされている。
【００２９】
ここで、アイランド２０等の端部は、プレス成形によって形成される成形面に構成されるが、プレス成形では成形面にダレが発生する。このため、本実施形態では、ダレを利用して凸部１１としている。したがって、本実施形態では、各アイランド２０には、それぞれ端部の全体に凸部１１が形成されている。
【００３０】
なお、本実施形態では、凸部１１における先端部を平坦面にする平坦化プレスを行って凸部１１の先端部を平坦化する。但し、凸部１１は、平坦化プレスが行われず、ダレがそのまま利用されて構成されていてもよい。また、平坦化プレスは、電子部品５０を搭載した際に他面電極部５２ｂと対向する部分のみに対して行うようにしても良いし、端部の全体に対して行うようにしてもよい。そして、リードフレーム１０における電子部品５０が搭載される部分と異なる部分（例えば、端子部３０の端部）にもダレが発生するが、当該部分のダレは、除去されてもよいし、そのままにされていてもよい。
【００３１】
また、リードフレーム１０を用意する際には、アイランド２０同士の間隔が搭載する電子部品５０の大きさに応じて調整される。つまり、アイランド２０同士の間隔は、各アイランド２０に形成される凸部１１が搭載する電子部品５０の他面電極部５２ｂと対向するように調整される。
【００３２】
次に、図３（ｂ）に示されるように、電子部品５０を搭載した際、凸部１１のうちの他面電極部５２ｂと対向する部分を含む先端部にレーザを照射し、酸化膜を形成することで阻害膜７０を形成する。
【００３３】
続いて、図３（ｃ）に示されるように、アイランド２０を繋ぐようにはんだ６０を介して電子部品５０を配置する。具体的には、はんだ６０を介して電子部品５０を配置し、リフロー処理を行うことにより、電子部品５０における外部電極部５２をアイランド２０と電気的、機械的に接続する。この際、本実施形態では、他面電極部５２ｂと対向する部分に阻害膜７０が形成されているため、境界部５３にはんだ６０が到達し難くなっている。したがって、境界部５３にはんだ６０が配置されることを抑制できる。つまり、境界部５３がはんだ６０から露出した状態とできる。
【００３４】
また、特に図示しないが、図３（ｃ）とは別工程において、アイランド２０に半導体チップ４０を配置し、半導体チップ４０と端子部３０とをボンディングワイヤ４１を介して電気的に接続する。その後、アイランド２０の他面２０ｂ側、および端子部３０における一端部側と反対側の他端部が露出するようにモールド樹脂８０を成形し、アイランド２０と端子部３０とを繋ぐタイバーを切断することにより、上記電子装置が製造される。
【００３５】
以上説明したように、本実施形態では、境界部５３がはんだ６０から露出しているため、境界部５３にはんだ６０から応力が印加されることを抑制でき、本体部５１にクラックが発生することを抑制できる。このため、電子部品５０が破壊されることを抑制できる。
【００３６】
また、アイランド２０には、凸部１１が形成されている。このため、凸部１１が形成されていない場合と比較して、アイランド２０と外部電極部５２との間隔を確保でき、はんだ６０の高さを確保できる。したがって、アイランド２０と電子部品５０との線膨張係数の差に起因する応力をはんだ６０で緩和し易くなると共に、はんだ６０自体にクラックが発生することを抑制できる。
【００３７】
さらに、凸部１１は、リードフレーム１０を形成する際のダレを利用して構成している。このため、単に凸部１１を形成する工程を行う必要がなく、製造工程の簡略化を図ることができる。
【００３８】
また、阻害膜７０は、凸部１１にレーザを照射することで形成される酸化膜で構成されている。このため、阻害膜７０を局所的に形成することができる。
【００３９】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、側面電極部５２ｃに調整膜を形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
【００４０】
本実施形態の電子部品５０には、図４に示されるように、側面電極部５２ｃに、側面電極部５２ｃ（すなわち、外部電極部５２）よりはんだ濡れ性が低い調整膜７１が形成されている。本実施形態では、調整膜７１は、側面電極部５２ｃにおける一面電極部５２ａとの連結部および他面電極部５２ｂとの連結部との間の中間部に形成されている。なお、調整膜７１は、本実施形態では、阻害膜７０と同様に酸化膜で構成されている。
【００４１】
そして、はんだ６０は、他面電極部５２ｂから側面電極部５２ｃに渡って配置されているものの、調整膜７１には濡れ広がっていない。つまり、調整膜７１および側面電極部５２ｃのうちの調整膜７１より一面電極部５２ａ側の部分は、はんだ６０から露出した状態となっている。
【００４２】
以上説明したように、本実施形態では、側面電極部５２ｃに、側面電極部５２ｃよりはんだ濡れ性が低い調整膜７１が配置されている。このため、はんだ６０が側面電極部５２ｃのうちの調整膜７１より一面電極部５２ａ側の部分に濡れ広がり難くなり、はんだ６０の高さを制御し易くできる。
【００４３】
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、凸部１１の形成方法を変更したものであり、その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。
【００４４】
本実施形態では、凸部１１が形成されたアイランド２０を有するリードフレーム１０を用意する際、まず、図５（ａ）に示されるように、金属板をプレス成形する。なお、金属板をプレス成形する際には上記のようにダレが発生するが、当該ダレについては図示を省略している。
【００４５】
そして、図５（ｂ）に示されるように、アイランド２０のうちの凸部１１となる部分と異なる部分をプレスする。これにより、プレスした部分が凹むと共に、プレスしていない部分が盛り上がって凸部１１が形成される。次に、本実施形態では、凸部１１の先端部が平坦面となるように平坦化プレスを実行する。
【００４６】
その後は、上記図３（ｂ）以降の工程を行うことにより、上記図１に示す電子装置が製造される。
【００４７】
以上説明したように、アイランド２０のうちの凸部１１となる部分と異なる部分をプレスして凸部１１を形成するようにしても、凸部１１の先端部に阻害膜７０を形成することにより、上記第１実施形態と同様の効果を得ることができる。また、このようにアイランド２０に凸部１１を形成する場合には、ダレをそのまま利用する場合よりも凸部１１の高さを調整し易くなるため、はんだ６０の高さを調整し易くできる。
【００４８】
（第３実施形態の変形例）
第３実施形態の変形例について説明する。第３実施形態において、図５（ｂ）の工程では、凸部１１となる部分と異なる部分をエッチング等によって凹ませることにより、凸部１１を形成するようにしてもよい。
【００４９】
（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、アイランド２０に凸部１１を形成しないものであり、その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。
【００５０】
本実施形態では、図６に示されるように、リードフレーム１０のうちのアイランド２０には、凸部１１が形成されていない。そして、阻害膜７０は、アイランド２０のうちの他面電極部５２ｂと対向する部分に形成されている。なお、本実施形態では、金属板をプレス成形することによって発生するダレを除去することにより、アイランド２０に凸部１１が形成されていない構成としている。
【００５１】
そして、電子部品５０は、境界部５３が露出するように、はんだ６０を介してアイランド２０と電気的、機械的に接続されている。
【００５２】
このように、凸部１１が形成されていない電子装置としても、阻害膜７０が形成されていることによって境界部５３がはんだ６０から露出した状態とできる。したがって、電子部品５０が破壊されることを抑制できる。
【００５３】
（第５実施形態）
第５実施形態について説明する。第５実施形態は、第１実施形態に対し、アイランド２０に凹部を形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
【００５４】
本実施形態では、図７および図８に示されるように、リードフレーム１０のうちの各アイランド２０には、他面電極部５２ｂと対向する部分に、凹部１２が形成されている。本実施形態では、各アイランド２０における他方のアイランド２０側の端部に凹部１２が形成されている。そして、凹部１２の底面のうちの他面電極部５２ｂと対向する部分に、阻害膜７０が形成されている。本実施形態では、阻害膜７０は、凹部１２の底面のうちの他方のアイランド２０側の端部に形成されている。
【００５５】
電子部品５０は、外部電極部５２が凹部１２内に配置されたはんだ６０を介して各アイランド２０と電気的、機械的に接続されている。そして、電子部品５０は、境界部５３がはんだ６０から露出した状態となっている。
【００５６】
このように、アイランド２０に凹部１２を形成し、凹部１２内に電子部品５０を配置する電子装置としても、境界部５３がはんだ６０から露出した状態となるようにすることにより、電子部品５０が破壊されることを抑制できる。また、凹部１２内に電子部品５０を配置することにより、電子部品５０の位置ずれが発生することも抑制できる。
【００５７】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００５８】
上記各実施形態において、図９および図１０に示されるように、電子部品５０は、隣合う端子部３０を電気的に接続するように配置されていてもよい。この場合は、リードフレーム１０における端子部３０のうちの他面電極部５２ｂと対向する部分に阻害膜７０を形成し、境界部５３がはんだ６０から露出するようにすることにより、上記各実施形態と同様の効果を得ることができる。なお、このような構成とする場合には、端子部３０も搭載部材に相当する。つまり、搭載部材は、モールド樹脂８０から他面２０ｂが露出するアイランド２０であってもよいし、モールド樹脂８０に電子部品５０側と反対側の面も封止される端子部３０であってもよい。
【００５９】
また、上記第１実施形態では、図１１に示されるように、電子部品５０の他面電極部５２ｂに阻害膜７０を形成することによって境界部５３がはんだ６０から露出するようにしてもよい。つまり、阻害膜７０は、他面電極部５２ｂとアイランド２０との間に配置されて境界部５３がはんだ６０から露出するのであれば、アイランド２０および電子部品５０のどちらに配置されていてもよい。なお、電子部品５０に阻害膜７０を配置する場合には、境界部５３にも阻害膜７０を形成することにより、はんだ６０が境界部５３に配置されることをさらに抑制できる。また、特に図示しないが、上記第２〜第５実施形態においても、阻害膜７０を電子部品５０の他面電極部５２ｂに配置するようにしてもよい。
【００６０】
さらに、上記各実施形態において、阻害膜７０は、アイランド２０および外部電極部５２よりはんだ濡れ性が低い膜で構成されていればよく、例えば、ポリアミド等で構成されていてもよい。この場合は、例えば、ポリアミドをアイランド２０上に配置した後、エッチング等でポリアミドをパターニングすればよい。
【００６１】
そして、上記各実施形態を適宜組み合わせるようにしてもよい。例えば、上記第２実施形態を上記第３〜第５実施形態に組み合わせ、側面電極部５２ｃに調整膜７１を形成するようにしてもよい。
【符号の説明】
【００６２】
２０  アイランド（搭載部材）
３０  端子部（搭載部材）
５０  電子部品
５１  本体部
５２  電極部
５３  境界部
６０  はんだ
【図１】
2019145644.tif 000003
【図２】
2019145644.tif 000004
【図３】
2019145644.tif 000005
【図４】
2019145644.tif 000006
【図５】
2019145644.tif 000007
【図６】
2019145644.tif 000008
【図７】
2019145644.tif 000009
【図８】
2019145644.tif 000010
【図９】
2019145644.tif 000011
【図１０】
2019145644.tif 000012
【図１１】
2019145644.tif 000013