(57)【要約】  【課題】  フローティングガードリング（ＦＧＲ）構造を有するパワー半導体素子において、局所的な電界の集中を抑制可能な、高耐圧で信頼性の高いパワー半導体素子を提供する。  【解決手段】  複数のフローティングガードリングの各々は、固定ガードリング側に配置され、かつ、第１の不純物濃度を有する第１のリング領域と、前記第１のリング領域よりも前記固定ガードリングから離間して配置され、かつ、第２の不純物濃度を有する第２のリング領域と、前記第１のリング領域と前記第２のリング領域との間に配置され、かつ、前記第１の不純物濃度と前記第２の不純物濃度との和である第３の不純物濃度を有する第３のリング領域と、からなり、アバランシェ降伏となる電圧が印加された状態において、少なくとも前記第３のリング領域に非空乏化領域である中性領域が形成されていることを特徴とする。【選択図】  図１
2019102747.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板の主面側に配置されたアクティブ領域と、
前記アクティブ領域の周囲に配置されたターミネーション領域と、
前記ＳｉＣ基板の主面上に配置された酸化膜と、
を有する半導体装置であって、
前記ターミネーション領域は、前記アクティブ領域に隣接して配置された固定ガードリングと、
前記固定ガードリングを挟んで前記アクティブ領域の反対側に配置された複数のフローティングガードリングと、を備え、
前記複数のフローティングガードリングの各々は、前記固定ガードリング側に配置され、かつ、第１の不純物濃度を有する第１のリング領域と、
前記第１のリング領域よりも前記固定ガードリングから離間して配置され、かつ、第２の不純物濃度を有する第２のリング領域と、
前記第１のリング領域と前記第２のリング領域との間に配置され、かつ、前記第１の不純物濃度と前記第２の不純物濃度との和である第３の不純物濃度を有する第３のリング領域と、からなり、
前記半導体装置にアバランシェ降伏となる電圧が印加された状態において、少なくとも前記第３のリング領域に非空乏化領域である中性領域が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１のリング領域の幅が、前記第２のリング領域の幅より狭いことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記複数のフローティングガードリングの各々の幅が、前記固定ガードリングから離れるのに従い狭くなることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記複数のフローティングガードリングの各々における前記第３のリング領域の幅が、前記固定ガードリングから離れるのに従い狭くなることを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記第１のリング領域の幅および前記第２のリング領域の幅が、前記複数のフローティングガードリングの全てにおいて、それぞれ等しいことを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、
前記第１の不純物濃度は、アルミニウム濃度が1×1018cm-3以上、2×1018cm-3以下であり、
前記第２の不純物濃度は、アルミニウム濃度が5×1017cm-3以上、1×1018cm-3以下であり、
前記第３の不純物濃度は、アルミニウム濃度が前記第１の不純物濃度と前記第２の不純物濃度との和であることを特徴とする半導体装置。
【請求項７】
（ａ）ＳｉＣ基板の主面側にイオン注入によりターミネーション領域を形成する工程、
（ｂ）前記（ａ）工程の後、前記ＳｉＣ基板の主面側にイオン注入によりアクティブ領域を形成する工程、
（ｃ）前記（ｂ）工程の後、前記ＳｉＣ基板に熱処理を施す工程、
（ｄ）前記（ｃ）工程の後、前記ＳｉＣ基板の主面上に電極および配線を形成する工程、
（ｅ）前記（ｄ）工程の後、前記ＳｉＣ基板の主面上にパシベーション膜を形成する工程、
を有する半導体装置の製造方法であって、
前記（ａ）工程は、（ａ−１）前記ＳｉＣ基板の主面上に第１のマスクパターンを形成し、当該第１のマスクパターンを介してイオン注入により前記ＳｉＣ基板に第１の不純物濃度領域を形成する工程、
（ａ−２）前記（ａ−１）工程の後、前記ＳｉＣ基板の主面上に第２のマスクパターンを形成し、当該第２のマスクパターンを介してイオン注入により前記ＳｉＣ基板に第２の不純物濃度領域を形成する工程、を含み、
前記第１の不純物濃度領域と前記第２の不純物濃度領域は重複する領域を有し、
当該重複する領域の不純物濃度は、前記第１の不純物濃度領域の不純物濃度と前記第２の不純物濃度領域の不純物濃度の和であり、かつ、前記半導体装置にアバランシェ降伏となる電圧が印加された状態において、少なくとも前記重複する領域に非空乏化領域である中性領域が形成されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記第１の不純物濃度領域の不純物濃度は、前記第２の不純物濃度領域の不純物濃度よりも低いことを特徴とする半導体装置の製造方法。
【請求項９】
請求項７に記載の半導体装置の製造方法であって、
前記（ａ−１）工程および前記（ａ−２）工程におけるイオン注入は、アルミニウムのイオン注入であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７に記載の半導体装置の製造方法であって、
前記第１の不純物濃度領域は、アルミニウム濃度が5×1017cm-3以上、1×1018cm-3以下であり、
前記第２の不純物濃度領域は、アルミニウム濃度が1×1018cm-3以上、2×1018cm-3以下であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の構造とその製造方法に係り、特に、フローティングガードリング（ＦＧＲ）構造を有するパワー半導体素子に適用して有効な技術に関する。
【背景技術】
【０００２】
高性能なパワー半導体素子を実現する方法として、アバランシェ降伏電界が大きいシリコンカーバイド（以下、炭化珪素またはＳｉＣとも呼ぶ)を用いることにより、ドリフト層をＳｉより高濃度かつ厚みを薄くすることで電気抵抗を小さくし、導通状態並びにスイッチング時に発生する電力損失を小さくする試みがなされている。
【０００３】
非導通状態における等電位線を端面ではなく表面から半導体外部に放出するプレーナ型の半導体素子では、ターミネーション領域はｎ−層表面に形成される。等電位線の間隔を拡げることで高耐圧を実現する構造として、多数のｐ型の島状リングを配置したフローティングガードリング（ＦＧＲ）構造がある。このＦＧＲ構造の特長は、リング間の間隔を調整することで、等電位線をＦＧＲ全体に分布させることである。
【０００４】
このリング間の間隔を十分に狭めることで、電界強度を緩和し、ＳｉＣ表面に形成される酸化膜の劣化を防止することができるため、リングの配置間隔がＦＧＲ構造のパワー半導体素子の信頼性を向上するうえで重要な課題となっている。
【０００５】
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「半導体層中に選択的に埋め込まれ、高電圧が印加されると空乏化する埋め込みガードリング層を備える半導体装置」が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−４６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、ＦＧＲ構造において、島状リングを構成するｐ型領域を選択的に形成する手段としては、レジストをマスク材としたイオン注入が用いられる。ＳｉＣの場合、イオン注入には数100keVのエネルギーが用いられるため、注入イオンを遮蔽するためにはレジストの厚さを数μmとする必要があるが、マスク幅を0.7μm以下にするとレジストが倒れてしまう可能性が高くなる。その結果として製造歩留まりが著しく低下する懸念がある。
【０００８】
上記特許文献１では、レジスト倒壊の懸念がなく、マスク幅0.7μm以下のリング間隔を実現する手段として、島状の固定ＧＲの外側のコーナー部に接して覆うように埋め込み固定ＧＲを配置する構造が提案されている。埋め込み固定ＧＲの濃度を高電圧が印加されたときに完全空乏化するように設定することで、島状固定ＧＲの外側コーナー部における電界集中を抑制していることが特徴である。
【０００９】
特許文献１では、島状固定ＧＲと埋め込み固定ＧＲは別マスクで作製できるため、レジスト倒壊を懸念することなく、リング間隔を狭めることが可能である。
【００１０】
一方、ＳｉＣとその表面に形成される酸化膜との界面に高い界面電荷密度が存在すると、等電位線の外側への拡がりは抑制されるため、ｐ型領域内に拡がりやすくなる。界面電荷なしの状態において、耐圧に等しい電圧で完全空乏化する場合、界面電荷が存在すると耐圧より低い電圧で完全空乏化することとなる。電圧をより高くすると、等電位線は固定ＧＲのコーナー部に密集し、埋め込み固定ＧＲがない場合と同様となる。これは埋め込み固定ＧＲの目的が、固定ＧＲのコーナー部における電界集中の抑制を目的としていることから、自明である。
【００１１】
このことから、特許文献１が開示している構造では、ＳｉＣにおいて特徴的である大きな界面電荷が存在する場合は耐圧低下を生じると判断される。また、特許文献１では、界面電荷密度に関する記載がなく、その影響に関する検討がなされていない。
【００１２】
そこで、本発明の目的は、フローティングガードリング（ＦＧＲ）構造を有するパワー半導体素子において、局所的な電界の集中を抑制可能な、高耐圧で信頼性の高いパワー半導体素子を提供することにある。
【００１３】
また、本発明の別の目的は、フローティングガードリング（ＦＧＲ）構造を有するパワー半導体素子において、リング形成時のイオン注入用レジストマスクの倒壊による製造歩留の低下を防止しつつ、リング間隔を十分に狭めることが可能なパワー半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明は、ＳｉＣ基板の主面側に配置されたアクティブ領域と、前記アクティブ領域の周囲に配置されたターミネーション領域と、前記ＳｉＣ基板の主面上に配置された酸化膜と、を有する半導体装置であって、前記ターミネーション領域は、前記アクティブ領域に隣接して配置された固定ガードリングと、前記固定ガードリングを挟んで前記アクティブ領域の反対側に配置された複数のフローティングガードリングと、を備え、前記複数のフローティングガードリングの各々は、前記固定ガードリング側に配置され、かつ、第１の不純物濃度を有する第１のリング領域と、前記第１のリング領域よりも前記固定ガードリングから離間して配置され、かつ、第２の不純物濃度を有する第２のリング領域と、前記第１のリング領域と前記第２のリング領域との間に配置され、かつ、前記第１の不純物濃度と前記第２の不純物濃度との和である第３の不純物濃度を有する第３のリング領域と、からなり、前記半導体装置にアバランシェ降伏となる電圧が印加された状態において、少なくとも前記第３のリング領域に非空乏化領域である中性領域が形成されていることを特徴とする。
【００１５】
また、本発明は、（ａ）ＳｉＣ基板の主面側にイオン注入によりターミネーション領域を形成する工程、（ｂ）前記（ａ）工程の後、前記ＳｉＣ基板の主面側にイオン注入によりアクティブ領域を形成する工程、（ｃ）前記（ｂ）工程の後、前記ＳｉＣ基板に熱処理を施す工程、（ｄ）前記（ｃ）工程の後、前記ＳｉＣ基板の主面上に電極および配線を形成する工程、（ｅ）前記（ｄ）工程の後、前記ＳｉＣ基板の主面上にパシベーション膜を形成する工程、を有する半導体装置の製造方法であって、前記（ａ）工程は、（ａ−１）前記ＳｉＣ基板の主面上に第１のマスクパターンを形成し、当該第１のマスクパターンを介してイオン注入により前記ＳｉＣ基板に第１の不純物濃度領域を形成する工程、（ａ−２）前記（ａ−１）工程の後、前記ＳｉＣ基板の主面上に第２のマスクパターンを形成し、当該第２のマスクパターンを介してイオン注入により前記ＳｉＣ基板に第２の不純物濃度領域を形成する工程、を含み、前記第１の不純物濃度領域と前記第２の不純物濃度領域は重複する領域を有し、当該重複する領域の不純物濃度は、前記第１の不純物濃度領域の不純物濃度と前記第２の不純物濃度領域の不純物濃度の和であり、かつ、前記半導体装置にアバランシェ降伏となる電圧が印加された状態において、少なくとも前記重複する領域に非空乏化領域である中性領域が形成されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、フローティングガードリング（ＦＧＲ）構造を有するパワー半導体素子において、局所的な電界の集中を抑制可能な、高耐圧で信頼性の高いパワー半導体素子を実現することができる。
【００１７】
また、本発明によれば、フローティングガードリング（ＦＧＲ）構造を有するパワー半導体素子において、リング形成時のイオン注入用レジストマスクの倒壊による製造歩留の低下を防止しつつ、リング間隔を十分に狭めることが可能なパワー半導体素子の製造方法を実現することができる。
【００１８】
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る半導体素子の断面構造を示す概略断面図である。（実施例１）
【図２】本発明の一実施形態に係る半導体素子の製造工程の要部を示すフローチャートである。
【図３】図１の各島状リング領域における不純物濃度を示す概略濃度分布図である。
【図４Ａ】図２のターミネーションイオン注入工程（ステップＳ１）を示す概略断面図である。
【図４Ｂ】図２のターミネーションイオン注入工程（ステップＳ１）を示す概略断面図である。
【図５】本発明の一実施形態に係る半導体素子の電界強度分布図である。
【図６】本発明の一実施形態に係る半導体素子の初期状態における空乏化領域を模式的に示す断面図である。
【図７】図６における電位分布を模式的に示す断面図である。
【図８】図６における酸化膜３１とＳｉＣ１０の界面の電界強度分布を模式的に示す図である。
【図９】本発明の一実施形態に係る半導体素子の電圧ストレス後における空乏化領域を模式的に示す断面図である。
【図１０】図９における電位分布を模式的に示す断面図である。
【図１１】図９における酸化膜３１とＳｉＣ１０の界面の電界強度分布を模式的に示す図である。
【図１２】本発明の一実施形態に係る半導体素子の断面構造を示す概略断面図である。（実施例２）
【図１３】本発明の一実施形態に係る半導体素子の断面構造を示す概略断面図である。（実施例３）
【図１４】従来例の半導体素子の初期状態における空乏化領域を模式的に示す断面図である。
【図１５】図１４における電位分布を模式的に示す断面図である。
【図１６】図１４における酸化膜３１とＳｉＣ１０の界面の電界強度分布を模式的に示す図である。
【図１７】従来例の半導体素子の電圧ストレス後における空乏化領域を模式的に示す断面図である。
【図１８】図１７における電位分布を模式的に示す断面図である。
【図１９】図１７における酸化膜３１とＳｉＣ１０の界面の電界強度分布を模式的に示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を用いて本発明の実施例を説明する。なお、各図面において、同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
【実施例１】
【００２１】
先ず、図１４から図１９を参照して、従来のＦＧＲ構造（フローティングガードリング構造）の半導体素子について詳しく説明する。図１４は従来のＦＧＲ構造を示す概略断面図であり、初期状態における空乏化領域を示している。なお、図１４では、説明を分かり易くするために島状リングが５本の例に簡略化している。耐圧クラスでは600V系に相当する。
【００２２】
加えて、図１４では、ｐ型の固定ガードリング（ＧＲ）２０側をグランド電位とし、高抵抗のｎ−層１０の下部に高電圧を印加し、アバランシェ降伏状態となった場合の空乏化領域４０の拡がりも模式的に示している。図中の符号２１１から２１５がｐ型の島状リングである。なお、図中の中性領域とは、キャリアが空乏化していない領域を示す。空乏化領域は電圧が印加されている領域であり、電位勾配が生じている。
【００２３】
図１５は図１４に対応した電位分布を模式的に示した図である。等電位線５０は電位が等しいところを結んだ線であり、等電位線の間隔が狭く密集している領域は、電位勾配が急であり、電界強度が高く、アバランシェ降伏を生じやすくなる。耐圧を高くするには局所的に高電界になることを防ぐ必要がある。リング間隔が広いとリング間の電位差が大きくなり、分配される等電位線の本数が増える。そのためＦＧＲ構造では、固定ＧＲ２０側のリング間隔を狭めてリング間の電位差を少なくし、リング間の等電位線の数を減らすようにしているのが一般的である。その結果、酸化膜３１とｎ−ＳｉＣ１０の界面では、図１６に示すような電界強度分布となる。ピークがＦＧＲ領域の中央部になるようにすることで高耐圧が実現できるようにしている。
【００２４】
但し、固定ＧＲ２０を含め、符号２１１から２１５の各島状リングの下側は空乏化する必要がある。空乏化しない場合は固定ＧＲ２０および各島状リング２１１〜２１５の外周端下のコーナー部に等電位線が密集することとなり、局所的に極めて高い電界強度となり、耐圧が低下するためである。これは固定ＧＲ２０と各島状リング２１１〜２１５の濃度には上限値があることを意味する。本願発明者が検討したところ、濃度が2×1018cm-3を超えると空乏化が不十分となるため等電位線が密集し、耐圧が低下するという結果が得られた。
【００２５】
加えて、固定ＧＲ２０と各島状リング２１１〜２１５は、アバランシェ降伏を生じるような高電圧が印加された場合であっても完全には空乏化せず、中性領域２１が内部に存在している必要がある。中性領域２１が存在することにより、固定ＧＲ２０から外側に離れた領域まで等電位線が分布する。完全に空乏化した場合、等電位線の分布を拡げる効果がなくなる。等電位線は密集することとなり、所定の耐圧確保が困難になる。これは固定ＧＲ２０と各島状リング２１１〜２１５の濃度には下限値があることを意味する。本願発明者が検討したところ、濃度が5×1017cm-3を下回ると、中性領域２１が縮小し、耐圧が低下するという結果が得られた。
【００２６】
このように固定ＧＲ２０と各島状リング２１１〜２１５の濃度には上・下限値が存在するが、最適な値を選択することにより、所定の耐圧を実現することが可能である。濃度を決定するには、ｎ−ＳｉＣ１０と酸化膜３１との間の界面電荷密度を仮定する必要がある。C-V法で得られた特性から、製造工程を終えた直後である初期状態の界面電荷は正電荷であり、密度が1〜2×1012cm-2と推定される。初期状態では所定の耐圧が得られることから、これらの値の場合、固定ＧＲ２０および各島状リング２１１〜２１５のキャリア分布に対する界面電荷の影響は殆どない。
【００２７】
これに対し、175℃の高温環境化で直流電圧を長時間印加する直流電圧ストレス試験を実施すると、耐圧が低下する。原因は、電圧ストレスにより、1×1013cm-2に達する大きな正の界面電荷が誘起されたことであり、ＳｉＣの場合に特徴的な現象である。このような大きな界面電荷密度が存在すると、固定ＧＲ２０および各島状リング２１１〜２１５のキャリア分布に大きな影響を与える。大きな正の界面電荷により固定ＧＲ２０および各島状リング２１１〜２１５では表面付近の正孔濃度が減少し、かつリング間の表面では電子濃度が増大する。
【００２８】
その結果、図１７における空乏層分布の模式的拡がりのように、固定ＧＲ２０および各島状リング２１１〜２１５の表面側が空乏化し、対応する中性領域２１が縮小する。固定ＧＲ２０から延びた空乏化領域は最外周部に配置された島状リング領域２１５まで到達することはなくなり、最小リング間隔である固定ＧＲ２０と島状リング２１１の間隔をマスク幅1.0μmで作製した場合、空乏層領域４０の延びは島状リング２１２までで停止する。島状リング２１２より外側に配置された島状リング２１３〜２１５も空乏化するが互いに接することはなく、孤立した拡がり（孤立空乏化領域４１）となる。
【００２９】
図１８は図１７に対応した電位分布の拡がりを模式的に示した図である。固定ＧＲ２０および各島状リング２１１〜２１５の表面側が空乏化した結果、等電位線は固定ＧＲ２０側に湾曲した形状となる。ポワソンの法則から、各島状リング間表面では電位差は濃度に反比例することが知られているが、各島状リング間の表面では電子濃度が増大したため、電位差が大きくなり、等電位線の間隔が狭くなる。等電位線の連続性を保持するため、中性領域２１間に分布する等電位線の数が増大することとなる。これは島状リング間隔が広い場合と等価である。島状リング間隔が広いと、等電位線は隣接する島状リングへ延びにくくなり、図１８に示したように固定ＧＲ２０の外周端や島状リング２１１の外周端に密集することとなり、初期状態（図１５）と比べて電界強度が高くなる。
【００３０】
図１９は、高い界面電荷密度が存在する場合の、酸化膜３１とｎ−ＳｉＣ１０の界面における電界強度分布を模式的に示した図である。等電位線が密集したことにより、固定ＧＲ２０端における電界強度が著しく高くなり、低い電圧でアバランシェ降伏を生じるようになる。これが、電圧ストレスにより耐圧が低下したメカニズムである。
【００３１】
電界強度の値としては、3MV/cmを上回る場合もあるが、そのような高い電界強度は、酸化膜３１の信頼性に悪影響を及ぼし、酸化膜３１が劣化する懸念も有する。上記のような問題を生じる原因は、各島状リング間の幅（各島状リングの配置間隔（配置ピッチ））が十分狭くないことである。従来例では最小リング間隔形成のためのマスク幅を1.0μmとしたが、これを0.7μm以下とすれば耐圧低下は抑制され、さらに0.5μm以下であれば耐圧低下を防止することが可能となる。
【００３２】
次に、図１から図１１を参照して、本発明の実施例１のＦＧＲ構造の半導体素子とその製造方法について詳しく説明する。図１は本実施例の半導体素子の構造を説明するためのターミネーション部の概略断面図である。図１において符号１０はｎ−型のＳｉＣ層（ｎ−ＳｉＣ）であり、例えば不純物濃度が2.0×1016cm-3、厚さが6μmである。
【００３３】
符号１１はアクティブ領域の一部であり、例えば不純物濃度が1.0×1019cm-3のｐ+層（ｐ+領域）である。符号２０はｐ型の固定ＧＲ、符号２１１から２１６はＦＧＲ（フローティングガードリング）を構成する島状リングである。各島状リングは、各々３つの領域から構成される。固定ＧＲ２０に隣接する島状リング２１１を例に説明すると、固定ＧＲ２０側に配置され、かつ第１の不純物濃度を有する第一のリング領域２１１ａと、固定ＧＲ２０から第一のリング領域２１１ａよりも遠方側に離間して配置されかつ、第２の不純物濃度を有する第二のリング領域２１１ｂと、第一のリング領域２１１ａと第二のリング領域２１１ｂに挟まれた領域（中央部）に配置され、かつ不純物濃度が第１の不純物濃度と第２の不純物濃度の和（第３の不純物濃度）となっている第三のリング領域２１１ｃである。符号３１は酸化膜である。
【００３４】
図２から図４Ｂを用いて、図１のターミネーション構造（ＦＧＲ構造）の製造方法を説明する。図２は本実施例のターミネーション構造（ＦＧＲ構造）を製造するための製造工程の要部を示すフローチャートである。図３は図１のターミネーション構造（ＦＧＲ構造）の横方向における各リング領域の不純物濃度の概略プロファイルである。図４Ａおよび図４Ｂは図２のターミネーションイオン注入工程（図２のステップＳ１）を示す概略断面図である。
【００３５】
先ず、酸化膜３１を介してＳｉＣ基板１０へのターミネーションイオン注入により各島状リング２１１〜２１６の各々を構成する３つの領域を形成する。（ステップＳ１）本実施例では第一のリング領域２１１ａの不純物濃度（第１の不純物濃度）を1.4×1018cm-3とし、第二のリング領域２１１ｂの不純物濃度（第２の不純物濃度）を7×1017cm-3とした。図３に示すように、第三のリング領域２１１ｃの不純物濃度（第３の不純物濃度）は両者の和であり、2.1×1018cm-3となる。
【００３６】
なお、固定ＧＲ２０の不純物濃度は第２の不純物濃度（7×1017cm-3）と同じである。また、本実施例では、固定ＧＲ２０および各島状リング２１１〜２１６を、アルミニウム（Al）を用いたイオン注入で形成した。
【００３７】
次に、イオン注入によりアクティブ領域を形成する。（図２のステップＳ２）なお、図示していないが、MOSFETの場合は、ｐ+層１１にコンタクト領域を形成するための高濃度ｐ領域、ｎ型ソース領域の形成が対応する。
【００３８】
続いて、イオン注入によりＳｉＣ基板１０に生成した結晶欠陥を消失（回復）させ、なおかつ不純物として活性化させるための熱処理を施す。（図２のステップＳ３）ここでは、アルゴンガス（Ar）雰囲気中において、1700℃×10minの熱処理を施した。この場合、ｐ型不純物として作用するアルミニウム（Al）の割合は約90％であるため、イオン注入における原子量は1.1倍としている。
【００３９】
続いて、PVD法（Physical Vapor Deposition）やCVD法（Chemical Vapor Deposition）により酸化膜３１上に電極および配線を形成する。（図２のステップＳ４）なお、MOSFETの場合は、ＳｉＣ基板１０の表面側でのゲート酸化膜形成、ゲート電極形成、ゲートパターン形成、CVD−SiO2などによる相関絶縁膜形成、ｎ型ソース及び高濃度ｐ型領域へのコンタクト開口、ソース電極形成、裏面側でのドレイン電極形成、合金化熱処理、などが対応する。
【００４０】
最後に、ターミネーション領域上部を保護するためのパシベーション膜を有機絶縁膜などで形成する。（図２のステップＳ５）以上の工程により、パワー半導体素子が製造される。
【００４１】
図４Ａ，図４Ｂを用いて、ターミネーションイオン注入工程（ステップＳ１）をより詳しく説明する。図４Ａは各島状リング２１１〜２１６における第二のリング領域２１１ｂ〜２１６ｂを形成する概略工程を示している。レジスト６０にホトリソ工程（ホトリソグラフィー）により第一のマスクパターンを形成後、アルミニウム（Al）をイオン注入し、ＳｉＣ基板１０に６つの第二のリング領域２１１ｂ〜２１６ｂを形成する。（ステップＳ１−１）
図４Ｂは各島状リング２１１〜２１６における第一のリング領域２１１ａ〜２１６ａを形成する概略工程を示している。図４Ａと同様にレジスト６０にホトリソ工程（ホトリソグラフィー）により第二のマスクパターンを形成後、アルミニウム（Al）をイオン注入し、ＳｉＣ基板１０に６つの第一のリング領域２１１ａ〜２１６ａを形成する。（ステップＳ１−２）
第一のリング領域２１１ａ〜２１６ａと第二のリング領域２１１ｂ〜２１６ｂのそれぞれのイオン打ち込み領域の重複している部分が第三のリング領域２１１ｃ〜２１６ｃとなる。図４Ａおよび図４Ｂに示すように、二層のマスクプロセスで各島状リング２１１〜２１６を形成しているため、レジスト寸法に対する製造上の制限を受けることなく、リング間隔（各島状リング間の幅）を短縮することができる。本実施例において、固定ＧＲ２０と島状リング２１１の間が最小リング間隔であり、上記のステップＳ１−１およびステップＳ１−２により、0.3μmを実現できた。
【００４２】
なお、本実施例では、リング間隔（各島状リング間の幅）とそれに隣接する島状リングの幅の和である配置ピッチ（固定ＧＲ２０と島状リング２１１の間隔＋島状リング２１１の幅）は、すべて同じとし、リング間隔は固定ＧＲ２０から遠ざかるに従って一定量ずつ拡がるようにし、リング幅は一定量ずつ狭まるようにした。具体的には、一定の増減量を0.3μmとし、固定ＧＲ２０と島状リング２１１の間隔0.3μmを最小幅として、島状リング２１１と島状リング２１２の間隔を0.6μm、島状リング２１２と島状リング２１３の間隔を0.9μm、島状リング２１３と島状リング２１４の間隔を1.2μm、島状リング２１４と島状リング２１５の間隔を1.5μm、島状リング２１５と島状リング２１６の間隔を1.8μmとした。一方、島状リングの幅は固定ＧＲ２０から遠ざかるに従い0.3μmずつ狭まるようになっている。
【００４３】
図５は第一のリング領域（２１１ａ〜２１６ａ）の幅と第二のリング領域（２１１ｂ〜２１６ｂ）の幅を明らかにするために示す、島状リング領域２１１〜２１６が第２の不純物濃度のみで形成された場合の、ＳｉＣ１０内部における電界強度の横方向分布である。島状リング２１１に着目すると、電界強度は固定ＧＲ２０から遠方側端部近辺で最大となる。遠方側端部から3μm内側であれば電界強度はほぼフラットな値まで減少している。このことから、第二のリング領域の幅として3μmであれば充分であるが、遠方側端部から1.2μm内側に入れば、電界強度は10％低下し、フラットな部分との差異は半減することがわかる。このため本実施例では、第一のリング領域の幅を1.2μmとし、すべての島状リングで同一とした。
【００４４】
一方、固定ＧＲ２０側端においても電界強度が高くなっているが、島状リング２１１内のフラットな電界強度に対する差は500kV/cm程度であり、遠方側端部ほど電界強度が高くはなっていない。このことが、図３に示すように、第１の不純物濃度と第３の不純物濃度を第２の不純物濃度より高く設定できる理由である。固定ＧＲ２０側端の電界強度は、1μm内側に入ればフラットな部分となるため、本実施例では、第一のリング領域の幅を1μmとし、すべての島状リングで同一とした。
【００４５】
また、各島状リング２１１〜２１６の幅は、固定ＧＲ２０から遠ざかるに従い狭まるようにしているが、本実施例では、第三のリング領域２１１ｃ〜２１６ｃの幅を狭めることで調整した。
【００４６】
以上のような構造とすることにより、初期状態（界面電荷密度≦2×1012cm-2）において、アバランシェ降伏となる電圧として、860Ｖが得られた。
【００４７】
なお、本実施例では、第二のリング領域２１１ｂ〜２１６ｂを形成後、第一のリング領域２１１ａ〜２１６ａを形成するフロー（図４Ａ→図４Ｂ）としたが、順番は逆（図４Ｂ→図４Ａ）であってもよい。
【００４８】
次に、図６から図８を用いて、本実施例の効果を説明する。図６は初期状態のアバランシェ降伏状態における空乏化領域４０の拡がりを模式的に示す概略断面図である。空乏化領域４０は最外部に配置された島状リング２１６まで一体となって拡がっており、また、固定ＧＲ２０と各島状リング２１１〜２１６の上側の内部は空乏化しておらず、中性領域２１となっている。
【００４９】
図７は図６に対応する電位分布を模式的に示す概略断面図であり、等電位線のピッチが70Vの場合を示す。最も外側の等電位線は電位が70Vであることを示し、最も内側の等電位線は電位が840Vであることを示す。本実施例では、最小リング間隔である、固定ＧＲ２０と島状リング２１１の間隔を0.3μmまで狭めることができたため、固定ＧＲ２０と島状リング２１１の間の間隙部における電位差は小さく、70V/ピッチの場合、該間隙部には等電位線は描画されず、電界強度も低くなる。等電位線の本数が多いのは島状リング２１３と２１４の間隙部および２１４と２１５の間隙部であり、これら２つの間隙部における電界強度が最も高くなる。
【００５０】
図８は本実施例の初期状態におけるＳｉＣ１０／酸化膜３１界面の電界強度分布を模式的に示した図であり、従来例の図１８に対応する。最小リング間隔を0.3μmとしたことにより、固定ＧＲ２０と島状リング２１１の間の間隙部における電界強度は、従来例の図１８と比較して低い値となっている。電界強度の最大部分はＦＧＲ領域全体のほぼ中央部に分布する形状である。
【００５１】
但し、従来例の図１８から図１８では島状リングの数が５本であったのに対し、本実施例では図６から図８に示すように６本としている。これはＦＧＲ領域の固定ＧＲ２０側におけるリング間隔を狭めたことにより、等電位線の分布がＦＧＲ領域の外側に拡がるようになったためである。島状リング２１６がない場合、等電位線は島状リング２１５の外周端側に密集することになり、電界強度が大きくなってしまう。これを防ぐために、本実施例では、従来例の場合より島状リングの数を増やしている。
【００５２】
図９は、電圧ストレス試験後のアバランシェ降伏状態における空乏化領域４０の拡がりを模式的に示す概略断面図である。界面電荷の存在により、初期状態（電圧ストレス試験前）と比べて空乏化領域４０の拡がりは縮小し、島状リング２１５と島状リング２１６にそれぞれ形成される空乏化領域は分離し、孤立空乏化領域４１となる。空乏化領域４０の拡がりが縮小することにより、等電位線の分布も図７とは違ったものとなる。
【００５３】
図１０は図９に対応する電位分布を模式的に示す概略断面図である。電圧ストレスにより誘起された界面電荷の影響で、固定ＧＲ２０および島状リング２１１〜２１６の表面が反転する。その結果、固定ＧＲ２０と島状リング２１１の間隙部、および各島状リング間の間隙部における電位差が大きくなり、固定ＧＲ２０側の間隙部の等電位線の数は、初期状態に比べて多くなる。しかしながら、上述した本実施例により、リング間隔を従来例より大幅に縮小することがでたため、従来例の図１８で示したような、固定ＧＲ２０と島状リング２１１の間隙における等電位線の密集を防止することができている。
【００５４】
これにより、図１１に示す電界強度分布のように、固定ＧＲ２０に近い方の電界強度が、初期状態（図８）と比較して高くなるが、固定ＧＲ２０と島状リング２１１の間隙に著しい電界集中を防止することができる。電界強度は、ＦＧＲ全体に対し内側の場所でピークとなる分布である。電界強度は最大でも3MV/cmを超えることはなく、酸化膜３１の絶縁信頼性に対する悪影響も防止できている。
【００５５】
なお、図１０において重要なことは、等電位線が固定ＧＲ２０および島状リング２１１〜２１４の内部にも分布していることである。これにより、島状リング外側コーナー部における等電位線の密集を防止でき、電界集中を抑制できる。このためには、島状リングの不純物濃度はできるだけ低い方が望ましい。
【００５６】
さらに、等電位線は固定ＧＲ２０および各島状リングの外縁部分で密になりやすく、図５に示したようにピークとなる。一方、各島状リング内縁部分では等電位線は疎である。これらのことから、島状リングの不純物濃度としては、外縁部分が最も低く、内縁が高い方が望ましい。しかしながら、不純物濃度が低くなりすぎると、島状リングが完全に空乏化し、等電位線を固定ＧＲ２０から遠方に拡げる作用をなさなくなる。界面電荷が存在する場合であっても、完全には空乏化せず、少なくとも第３のリング領域に中性領域２１が存在する必要がある。
【００５７】
以上が、本実施例において、外縁部分である第１の不純物濃度を1.4×1018cm-3とし、第２の不純物濃度を7×1017cm-3とした理由である。
【００５８】
なお、第１の不純物濃度（アルミニウム濃度）は1×1018cm-3以上、2×1018cm-3以下とし、第２の不純物濃度（アルミニウム濃度）は5×1017cm-3以上、1×1018cm-3以下とし、第３の不純物濃度（アルミニウム濃度）は第１の不純物濃度と第２の不純物濃度の和、すなわち、1.5×1018cm-3以上、3×1018cm-3以下とするのがより好適である。これにより、電圧ストレス後もアバランシェ降伏電圧として860Ｖが得られ、耐圧変動を抑制することができる。
【００５９】
以上説明したように、本実施例によれば、フローティングガードリング（ＦＧＲ）構造を有するパワー半導体素子において、ＦＧＲの各リングを、外側領域（第二のリング領域）と内側領域（第一のリング領域）およびそれらの重複領域（第三のリング領域）としたことにより、２層マスクプロセスで各リングを形成できるので、安定的に作製できるマスク寸法に限られることなく、リング間隔を狭めることができ、狭いリング間隔であっても製造歩留まりの低下を招くことがなくなり、コスト低減を図れるという効果を有する。
【００６０】
さらに、外側領域（第二のリング領域）を最も低濃度にし、各領域が高い界面電荷密度であっても完全に空乏化することのない濃度としたことで、等電位線が局所的に密集することを防止でき、電圧ストレス耐性に優れた特性となるため耐圧信頼性を確保できるという効果を有する。
【実施例２】
【００６１】
図１２を参照して、本発明の実施例２のＦＧＲ構造の半導体素子について説明する。図１２は本実施例の半導体素子の構造を説明するためのターミネーション部の概略断面図である。
【００６２】
実施例１において、最小リング間隔である固定ＧＲ２０と島状リング２１１の間隙部の幅が0.3μmであるのに対し、本実施例では0.5μmとしている点において、実施例１とは異なっている。各島状リング間隔は固定ＧＲ２０から遠ざかるに従って一定量（0.3μm）ずつ拡がるようにし、各島状リング幅は一定量ずつ狭まるようにしている点や不純物濃度分布など、その他の構成は実施例１と同様である。
【００６３】
本実施例においては、初期状態のアバランシェ降伏電圧として、実施例１と同様に860Ｖが得られたが、電圧ストレス後のアバランシェ降伏電圧は830Ｖとなり、30Ｖ低下した。電圧ストレスの印加時間を長くしてもそれ以上の耐圧低下は見られなかったこと、および耐圧低下量が30Ｖと小さいことから、信頼性上、実施例１と同様の効果を得ることができる。
【実施例３】
【００６４】
図１３を参照して、本発明の実施例３のＦＧＲ構造の半導体素子について説明する。図１３は本実施例の半導体素子の構造を説明するためのターミネーション部の概略断面図である。本実施例においては、耐圧クラスが3.3kVの場合に適用したものである。この場合、ｎ−層（ｎ−ＳｉＣ）１０の不純物濃度は3×1015cm-3、厚さは30μmである。
【００６５】
耐圧クラスが高くなったことは、実施例１と比較して、分担すべき等電位線の本数が増加していることを示す。そのため本実施例においては、島状リングの数を５０本（符号２１１〜２１５０）としている。最小リング間隔である固定ＧＲ２０と島状リング２１１の間隙部の幅は、実施例１と同様に0.3μmとしたが、等電位線が固定ＧＲ２０から遠くまで分布するように、各島状リング間隔は固定ＧＲ２０から遠ざかるに従って一定量（0.03μm）ずつ拡がるようにした。固定ＧＲ２０および島状リングの各不純物濃度に関しては、実施例１と同様である。
【００６６】
このようにすることで、本実施例では、初期状態、電圧ストレス後のいずれにおいても、アバランシェ降伏電圧として4100Vとなり、3.3kVの場合においても、耐圧低下を防止することができる。
【００６７】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００６８】
１０…ｎ−層（ｎ−ＳｉＣ）
１１…ｐ+層（ｐ+領域）
２０…固定ガードリング領域（ＧＲ）
２１…中性領域
３１…酸化膜
４０…空乏化領域
４１…孤立空乏化領域
５０…等電位線
６０…レジスト（マスクパターン）
２１１，２１２，２１３，２１４，２１５，２１６，２１４９，２１５０…島状リング（領域）
２１１ａ，２１２ａ，２１３ａ，２１４ａ，２１５ａ，２１６ａ…第一のリング領域
２１１ｂ，２１２ｂ，２１３ｂ，２１４ｂ，２１５ｂ，２１６ｂ…第二のリング領域
２１１ｃ，２１２ｃ，２１３ｃ，２１４ｃ，２１５ｃ，２１６ｃ…第三のリング領域
【図１】
2019102747.tif 000003
【図２】
2019102747.tif 000004
【図３】
2019102747.tif 000005
【図４Ａ】
2019102747.tif 000006
【図４Ｂ】
2019102747.tif 000007
【図５】
2019102747.tif 000008
【図６】
2019102747.tif 000009
【図７】
2019102747.tif 000010
【図８】
2019102747.tif 000011
【図９】
2019102747.tif 000012
【図１０】
2019102747.tif 000013
【図１１】
2019102747.tif 000014
【図１２】
2019102747.tif 000015
【図１３】
2019102747.tif 000016
【図１４】
2019102747.tif 000017
【図１５】
2019102747.tif 000018
【図１６】
2019102747.tif 000019
【図１７】
2019102747.tif 000020
【図１８】
2019102747.tif 000021
【図１９】
2019102747.tif 000022