(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置に搭載された半導体チップに電気的に接続された外部端子に、テスト回路に接続された２個のプローブピンＰＡ１のコンタクト部ＰＡｃ１を接触させることで、ケルビンコンタクト法による電気特性試験を行う工程を含んでいる。コンタクト部ＰＡｃ１の最も先端には突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが形成されている。そして、突起Ｔ１ａ，Ｔ１ｂは三角錐状に形成されている一方で、突起Ｔ１ｃは、長方形状に形成されている。また、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの高さｈ１は同一である。【選択図】図９
2019113418.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体チップと、前記半導体チップに形成された半導体集積回路に電気的に接続された複数の外部端子とを有する半導体装置を準備する工程と、
（ｂ）前記（ａ）工程の後、前記半導体集積回路の電気特性試験を行う工程と、
を有し、
前記（ｂ）工程は、前記複数の外部端子に含まれる１個の外部端子に対して２個のプローブピンを接触させるケルビンコンタクト法を用いた電気特性試験を含み、
前記２個のプローブピンのそれぞれは、本体部と、前記外部端子への接触領域を含むコンタクト部とからなるプランジャ部を含み、
前記コンタクト部は、並んで配置された第１突起、第２突起および第３突起を有し、
前記第１突起、前記第２突起および前記第３突起のそれぞれの先端は、前記コンタクト部の延在方向における高さ位置が同じであり、
前記第１突起は、前記第２突起と前記第３突起との間に位置し、
前記外部端子に対する前記第１突起の接触面積は、前記外部端子に対する前記第２突起および前記第３突起のそれぞれの接触面積よりも大きい、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第１突起は、平面視において、線状に形成されている、半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第１突起は、平面視において、長方形状に形成されている、半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記第２突起および前記第３突起は、角錐状に形成されている、半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記第２突起および前記第３突起は、平面視において、線状に形成されている、半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記第２突起および前記第３突起は、平面視において、長方形状に形成されている、半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、円柱状に形成され、
平面視において、前記第２突起および前記第３突起を結ぶ直線は、前記コンタクト部の軸中心を通らない、半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記第１突起は、平面視において、前記第２突起および前記第３突起を結ぶ線分の垂直二等分線上に位置している、半導体装置の製造方法。
【請求項９】
請求項７記載の半導体装置の製造方法において、
前記第１突起は、平面視において、前記第２突起および前記第３突起を通る直線上に位置している、半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、
前記第１突起と前記第２突起との間には、第１溝が形成され、
前記第１突起と前記第３突起との間には、第２溝が形成され、
前記第１突起および前記第２突起の前記第１溝の底部からの高さは、前記第１突起および前記第３突起の前記第２溝の底部からの高さと同じである、半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記第１突起および前記第２突起の前記第１溝の底部からの高さは、
前記半導体装置から露出する前記外部端子の厚さよりも大きい、半導体装置の製造方法。
【請求項１２】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部には、側面視において、前記延在方向に対して傾斜した傾斜面が形成され、
前記第１突起、前記第２突起および前記第３突起は、前記傾斜面の最も先端に形成されている、半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記２個のプローブピンは、前記外部端子に対して、前記２個のプローブピンのそれぞれの前記第１突起が互いに隣接するように配置されている、半導体装置の製造方法。
【請求項１４】
請求項１記載の半導体装置の製造方法において、
前記複数の外部端子は、第１端子を含み、
前記第１端子は、平面視において矩形状に形成され、
平面視において、前記第１端子に接触させる２個のプローブピンの隣接方向は、前記第１端子の第１辺方向に対して第１の角度で回転している、半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記複数の外部端子は、第２端子をさらに含み、
平面視において、前記第１端子および前記第２端子は、それぞれ、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第１端子と前記第２端子とは、前記第１端子および前記第２端子の短辺方向において互いに隣接しており、
平面視において、前記第１端子に接触させる２個のプローブピンの隣接方向は、前記第１端子の長辺方向に対して前記第１の角度で回転しており、
平面視において、前記第２端子に接触させる２個のプローブピンの隣接方向は、前記第２端子の長辺方向に対して第２の角度で回転しており、
前記第１の角度の回転方向と前記第２の角度の回転方向とは逆である、半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記複数の外部端子は、第３端子をさらに含み、
平面視において、前記第３端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第１端子と前記第３端子とは、前記第１端子および前記第３端子の長辺方向において互いに隣接しており、
平面視において、前記第３端子に接触させる２個のプローブピンの隣接方向は、前記第１端子に接触させる２個のプローブピンの隣接方向と平行である、半導体装置の製造方法。
【請求項１７】
請求項１４記載の半導体装置の製造方法において、
前記複数の外部端子は、第４端子をさらに含み、
平面視において、前記第４端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
平面視において、前記第４端子に接触させる２個のプローブピンの隣接方向は、前記第４端子の長辺方向に対して平行であり、
前記第１端子と前記第４端子とは、前記第１端子および前記第４端子の短辺方向において互いに隣接していない、半導体装置の製造方法。
【請求項１８】
請求項１４記載の半導体装置の製造方法において、
前記複数の外部端子は、第５端子および第６端子をさらに含み、
平面視において、前記第５端子および前記第６端子は、それぞれ、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
平面視において、前記第５端子に接触させる２個のプローブピンの隣接方向は、前記第５端子の長辺方向に対して平行であり、
平面視において、前記第６端子に接触させる２個のプローブピンの隣接方向は、前記第６端子の長辺方向に対して平行であり、
前記第５端子と前記第６端子とは、前記第５端子および前記第６端子の長辺方向において互いに隣接し、前記第５端子および前記第６端子の短辺方向において互いに隣接していない、半導体装置の製造方法。
【請求項１９】
請求項１４記載の半導体装置の製造方法において、
前記複数の外部端子は、第７端子をさらに含み、
平面視において、前記第７端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第７端子は、長辺方向に対して第３の角度で面取りされた角部を有し、
前記第７端子に接触させる２個のプローブピンの隣接方向は、前記角部と平行である、半導体装置の製造方法。
【請求項２０】
請求項１記載の半導体装置の製造方法において、
前記半導体装置は、
チップ搭載部と、
前記チップ搭載部上に搭載された前記半導体チップと、
を有し、
前記複数の外部端子は、複数のリードからなり、
前記複数のリードのそれぞれは、前記チップ搭載部の周囲を囲むように配置されたインナーリード部と、前記インナーリード部に接続され、かつ、前記インナーリード部から外方に向かって延在するアウターリード部とからなり、
前記プローブピンは、前記アウターリード部に接触させる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体装置の外部端子にテスト用の端子を押し当てて電気特性試験を行う工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２０１２−１１２７０９号公報（特許文献１）には、半導体装置に設けられた１つの外部端子に２本のコンタクトプローブを配置するケルビンコンタクト法に適用するプローブピンが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１１２７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者は、ケルビンコンタクト法により電気特性試験を行う工程を含む半導体装置の製造方法において、半導体装置の外部端子に対するプローブピンの接触安定性および長寿命化を検討している。
【０００５】
上記半導体装置の製造方法において、半導体装置の信頼性の向上が望まれる。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態による半導体装置の製造方法は、半導体装置に含まれる半導体チップに電気的に接続された外部端子に、テスト回路に接続された２個のプローブピンの接触領域を接触させることで、ケルビンコンタクト法による電気特性試験を行う工程を含んでいる。前記２個のプローブピンのそれぞれは、前記外部端子への接触領域を含むコンタクト部と、前記コンタクト部を先端に有するプランジャ部とを含み、前記コンタクト部は、並んで配置された第１突起、第２突起および第３突起を有している。前記第１突起、前記第２突起および前記第３突起のそれぞれの先端は、前記コンタクト部の延在方向における高さ位置は同じである。前記第１突起は、前記第２突起と前記第３突起との間に位置し、前記外部端子に対する前記第１突起の接触面は、前記外部端子に対する前記第２突起および前記第３突起のそれぞれの接触面よりも大きい。
【発明の効果】
【０００８】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】一実施の形態の半導体装置の内部構造の概要を示す透視平面図である。
【図２】図１に示す半導体装置の裏面側を示す平面図である。
【図３】（ａ）は図１のＡ−Ａ線に沿った断面図、（ｂ）は図１のＢ−Ｂ線に沿った断面図である。
【図４】図１〜図３に示す半導体装置の製造工程を示すプロセスフロー図である。
【図５】（ａ）は、ケルビンコンタクト法の原理を説明するテスタの等価回路図、（ｂ）は、２端子測定法の原理を説明するテスタの等価回路図である。
【図６】一実施の形態の試験装置の一部を拡大して示す要部断面図である。
【図７】一実施の形態の半導体装置の電気特性試験において、半導体装置に備わる外部端子に対するプローブピンの配置を示す平面図である。
【図８】（ａ）は、図７のＤ１部を拡大して示す部分拡大平面図、（ｂ）は、図７のＥ１部を拡大して示す部分拡大平面図、（ｃ）は、図７のＦ２部を拡大して示す部分拡大平面図、（ｄ）は、図７のＦ２部において、検討例１のプローブピンのコンタクト部を外部端子に接触させた状態を示す部分拡大平面図である。
【図９】（ａ）は、一実施の形態のプローブピンのコンタクト部を拡大して示す斜視図、（ｂ）は、図９（ａ）に示すプローブピンのコンタクト部を拡大して示す平面図、（ｃ）は、図９（ａ）に示すプローブピンのコンタクト部を拡大して示す正面図、（ｄ）は、図９（ａ）に示すプローブピンのコンタクト部を拡大して示す側面図である。
【図１０】（ａ）は、図９（ａ）に示すプローブピンの製造工程を示す斜視図、（ｂ）は、図９（ａ）に示すプローブピンの製造工程を示す側面図である。
【図１１】（ａ）は、図７のＦ２部において、一実施の形態のプローブピンのコンタクト部を外部端子に接触させた状態を示す部分拡大平面図、（ｂ）は、図１１（ａ）に示すプローブ痕の電子顕微鏡像である。
【図１２】（ａ）は、第１の検討例のプローブピンのコンタクト部を拡大して示す斜視図、（ｂ）は、第１の検討例のプローブピンを半導体装置に備わる外部端子に接触させた場合において、外部端子の長辺方向からみた側面図、（ｃ）は、第１の検討例のプローブピンを外部端子に接触させた場合において、外部端子の短辺方向からみた側面図である。
【図１３】（ａ）は、第２の検討例のプローブピンのコンタクト部を拡大して示す斜視図、（ｂ）は、第２の検討例のプローブピンのコンタクト部を拡大して示す側面図、（ｃ）は、第２の検討例のプローブピンを外部端子に接触させた場合において、外部端子の短辺方向からみた側面図である。
【図１４】（ａ）は、第３の検討例の半導体装置の電気特性試験において、半導体装置に備わる外部端子に対するプローブピンの配置を示す平面図、（ｂ）は、図１４（ａ）のＤ１部を拡大して示す部分拡大平面図、（ｃ）は、図１４（ａ）のＦ２部を拡大して示す部分拡大平面図である。
【図１５】一実施の形態のプローブピン、第２の検討例のプローブピンおよび第１の検討例のプローブピンを、それぞれ、外部端子に接触させた場合において、外部端子の短辺方向からみた側面図である。
【図１６】（ａ）は、第１の変形例のプローブピンのコンタクト部を拡大して示す平面図、（ｂ）は、図１６（ａ）に示すプローブピンのコンタクト部を拡大して示す正面図、（ｃ）は、図１６（ａ）に示すプローブピンのコンタクト部を拡大して示す側面図、（ｄ）は、図７のＦ２部において、図１６（ａ）に示すプローブピンのコンタクト部を外部端子に接触させた状態を示す部分拡大平面図である。
【図１７】（ａ）は、第２の変形例のプローブピンのコンタクト部を拡大して示す平面図、（ｂ）は、図１７（ａ）に示すプローブピンのコンタクト部を拡大して示す正面図、（ｃ）は、図１７（ａ）に示すプローブピンのコンタクト部を拡大して示す側面図、（ｄ）は、図７のＦ２部において、図１７（ａ）に示すプローブピンのコンタクト部を外部端子に接触させた状態を示す部分拡大平面図である。
【図１８】第２の実施の形態の半導体装置の内部構造の概要を示す透視平面図である。
【図１９】図１８に示す半導体装置を図１８のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図２０】（ａ）は、第２の実施の形態の半導体装置に試験装置のプローブピンを接触させる領域を拡大して示す要部断面図、（ｂ）は、図２０（ａ）に示す半導体装置のアウターリード部に、第１の実施の形態のプローブピンのコンタクト部を接触させた状態を示す部分拡大平面図である。
【発明を実施するための形態】
【００１０】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１１】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１２】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１３】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１４】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００１５】
（実施の形態１）
［半導体装置の構造について］
図１は、本実施の形態の半導体装置ＳＤ１の平面図であり、図２は、図１に示す半導体装置ＳＤ１の裏面図であり、図３（ａ）は、図１に示す半導体装置ＳＤ１を図１のＡ−Ａ線に沿って切断した構造を示す断面図、図３（ｂ）は、図１に示す半導体装置ＳＤ１を図１のＢ−Ｂ線に沿って切断した構造を示す断面図である。
【００１６】
図１〜図３に示される本実施の形態の半導体装置（半導体パッケージ）ＳＤ１は、樹脂封止型で面実装型の半導体パッケージ形態の半導体装置であり、ここではＱＦＮ（Quad Flat Non-leaded package）形態の半導体装置である。以下、図１〜図３を参照しながら、半導体装置ＳＤ１の構成について説明する。
【００１７】
図１〜図３に示される本実施の形態の半導体装置ＳＤ１は、半導体チップＣＰと、半導体チップＣＰを搭載するダイパッド（チップ搭載部、タブ）ＤＰと、導電体によって形成された複数の外部端子ＬＤと、半導体チップＣＰの複数のパッド電極ＰＤと複数の外部端子ＬＤとを電気的に接続する複数のワイヤＢＷと、これらを封止する封止部（樹脂封止部、封止体）ＭＲと、を有している。
【００１８】
樹脂封止部（樹脂封止体）としての封止部ＭＲは、４つの辺を有する矩形の平面形状を有している。封止部ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部ＭＲの材料として用いても良い。
【００１９】
複数の外部端子ＬＤは、導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。複数の外部端子ＬＤは、封止部ＭＲ内に封止されている。但し、各外部端子ＬＤは、少なくとも一部が封止部ＭＲの下面から露出されている。各外部端子ＬＤにおける封止部ＭＲの下面からの露出面（露出部）は、半導体装置ＳＤ１の外部接続用端子部（外部端子）として機能する。なお、後述の図６に示すように、外部端子ＬＤの封止部ＭＲから露出する部分の厚さｔ１は、例えば０〜５０μｍである。
【００２０】
ダイパッドＤＰは、半導体チップＣＰを搭載するチップ搭載部である。ダイパッドＤＰの平面形状は、例えば矩形状に形成されている。ダイパッドＤＰは封止部ＭＲ内に封止されているが、封止部ＭＲの下面からダイパッドＤＰの下面が露出されている。なお、図２には、封止部ＭＲの下面からダイパッドＤＰの下面が露出されている場合が示されているが、他の形態として、封止部ＭＲの下面からダイパッドＤＰが露出しないようにすることもでき、その場合は、ダイパッドＤＰの下面は封止部ＭＲで覆われた状態になる。
【００２１】
ダイパッドＤＰは導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。半導体装置ＳＤ１を構成するダイパッドＤＰおよび複数の外部端子ＬＤが同じ材料で形成されていれば、より好ましい。これにより、ダイパッドＤＰおよび複数の外部端子ＬＤが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置ＳＤ１の製造が容易になる。
【００２２】
半導体装置ＳＤ１が有する複数の外部端子ＬＤは、平面視においてダイパッドＤＰの周囲に配置されている。このため、半導体装置ＳＤ１が有する複数の外部端子ＬＤは、封止部ＭＲの各側面に沿って、ダイパッドＤＰと封止部ＭＲの各側面との間に配置（配列）されている。具体的には、本実施の形態の半導体装置ＳＤ１が有する複数の外部端子ＬＤは、平面視においてダイパッドＤＰの周囲に沿って２列に配置されている。複数の外部端子ＬＤは、内周側の外部端子ＬＤ１と外周側の外部端子ＬＤ２とからなる。外部端子ＬＤ１は、平面視においてダイパッドＤＰの周囲に沿って配置され、外部端子ＬＤ２は、半導体装置ＳＤ１の外周に沿って配置されている。外部端子ＬＤ１，ＬＤ２は、平面視において、長方形状である。吊りリードＴＬ１に最も近接する外部端子ＬＤ１ａ，ＬＤ１ｂ，ＬＤ２ａ，ＬＤ２ｂは、吊りリードＴＬ１に近接するコーナーがＣ面取りされている。なお、半導体装置ＳＤ１の隅部（コーナー部）に配置される外部端子ＬＤ２ｃは、正方形状であり、Ｃ面取りされていない。
【００２３】
外部端子ＬＤ１は、ダイパッドＤＰの１辺の長さ内にそれぞれ間隔ｄ１を空けて１０個配置されている。間隔ｄ１は、平面視において、外部端子ＬＤ１の長辺方向（長手方向、長さ方向）において互いに隣接する外部端子ＬＤ１の中央同士の距離である。また、外部端子ＬＤ２は、半導体装置ＳＤ１の１辺の長さ内にそれぞれ間隔ｄ２を空けて１３個配置されている。間隔ｄ２は、平面視において、外部端子ＬＤ２の長辺方向において互いに隣接する外部端子ＬＤ２の中央同士の距離である。互いに隣接する外部端子ＬＤ２の間隔ｄ２は、ダイパッドＤＰの１辺の長さ内に９個外部端子ＬＤ２が配置される間隔である。そのため、互いに隣接する外部端子ＬＤ１の間隔ｄ１と、互いに隣接する外部端子ＬＤ２の間隔ｄ２とは、異なっており、間隔ｄ１よりも間隔ｄ２の方が大きい。従って、外部端子ＬＤ１と外部端子ＬＤ２とはそれぞれの短辺方向（短手方向、幅方向）において、完全には向かい合っていない。説明の便宜上、互いに最も近接する外部端子ＬＤ１と外部端子ＬＤ２とを、外部端子ＬＤ１および外部端子ＬＤ２の短辺方向において互いに隣接する外部端子ＬＤ１および外部端子ＬＤ２と称する。すなわち、短辺方向において互いに隣接する外部端子ＬＤ１および外部端子ＬＤ２といった場合には、互いに最も近接している外部端子ＬＤ１および外部端子ＬＤ２を指す。
【００２４】
互いに隣接する外部端子ＬＤ１の間隔ｄ１は、例えば０．５ｍｍであり、互いに隣接する外部端子ＬＤ２の間隔ｄ２は、例えば０．５５ｍｍである。また、外部端子ＬＤ２ｃの１辺の長さｄ３は、例えば、０．２５ｍｍである。外部端子ＬＤ１，ＬＤ２の幅ｄ４は、例えば０．２〜０．２５ｍｍであり、外部端子ＬＤ１，ＬＤ２の長さｄ５は、例えば０．３ｍｍである。
【００２５】
また、ダイパッドＤＰの上面上には、半導体チップＣＰが、その表面（上面）を上に向け、かつ、その裏面（下面）をダイパッドＤＰに向けた状態で搭載されている。図２の場合は、ダイパッドＤＰの平面寸法（平面積）は、半導体チップＣＰの平面寸法（平面積）よりも大きく、平面視において、半導体チップＣＰは、ダイパッドＤＰの上面に内包されている。他の形態として、ダイパッドＤＰの平面寸法が半導体チップＣＰの平面寸法よりも小さい場合もあり得、その場合は、平面視において、半導体チップＣＰの外周部は、ダイパッドＤＰからはみ出している。
【００２６】
ここで、半導体チップＣＰにおいて、互いに反対側に位置する２つの主面のうち、複数のパッド電極ＰＤが形成されている側の主面を半導体チップＣＰの表面と呼び、この表面とは反対側でかつダイパッドＤＰに対向する側の主面を半導体チップＣＰの裏面と呼ぶものとする。
【００２７】
半導体チップＣＰは、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップＣＰは、その厚さと交差する平面形状が矩形である。
【００２８】
半導体チップＣＰの裏面は、接合材（接合材層、接着層）ＢＤを介してダイパッドＤＰの上面に接合されて固定されている。半導体チップＣＰは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。接合材ＢＤは、導電性の接合材の場合と、絶縁性の接合材の場合とがあり得る。
【００２９】
半導体チップＣＰの表面には、複数のパッド電極（パッド、ボンディングパッド）ＰＤが形成されている。半導体チップＣＰの複数のパッド電極ＰＤと、複数の外部端子ＬＤとは、複数のワイヤ（ボンディングワイヤ）ＢＷを介してそれぞれ電気的に接続されている。すなわち、各ワイヤＢＷの一端が半導体チップＣＰのパッド電極ＰＤに接続され、各ワイヤＢＷの他端が外部端子ＬＤに接続されており、それによって、半導体チップＣＰのパッド電極ＰＤと外部端子ＬＤとがワイヤＢＷを介して電気的に接続される。
【００３０】
ワイヤ（ボンディングワイヤ）ＢＷは、導電性の接続部材であり、より特定的には導電性のワイヤである。ワイヤＢＷは、金属からなるため、金属線（金属細線）とみなすこともできる。ワイヤＢＷとしては、金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、あるいはアルミニウム（Ａｌ）ワイヤなどを好適に用いることができる。ワイヤＢＷは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。
【００３１】
半導体チップＣＰの表面において各側面に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの各側面に沿って配置された複数の外部端子ＬＤに、複数のワイヤＢＷを介して電気的に接続されている。
【００３２】
［半導体装置の製造工程について］
次に、本実施の形態の半導体装置ＳＤ１の製造工程について、図４を参照して説明する。図４は、本実施の形態の半導体装置ＳＤ１の製造工程を示すプロセスフロー図である。
【００３３】
１．基材準備工程（Ｓ１１）
まず、図４に示す基材準備工程（Ｓ１１）では、図示しないが、半導体チップＣＰを搭載する基材としてのリードフレームを準備する。このリードフレームの製品形成領域には、半導体チップＣＰを搭載するためのダイパッドＤＰを有する複数の吊りリードＴＬと、複数の外部端子ＬＤとが設けられている。図示しないが、製品形成領域は、図１に示す半導体装置ＳＤ１の１個分に相当し、この製品形成領域の周囲には図４に示す個片化工程（Ｓ１７）にてリードフレームを切断するための切断領域が設けられている。そして、リードフレームの各製品形成領域には、半導体装置ＳＤ１を製造するためのダイパッドＤＰおよび複数の外部端子ＬＤ（ＬＤ１，ＬＤ２）が配置されている。
【００３４】
リードフレームの各製品形成領域は、チップ搭載部としてのダイパッドＤＰと、ダイパッドＤＰを支持する複数の吊りリードＴＬと、複数の外部端子ＬＤとを有している。
【００３５】
平面視において、各製品形成領域において、ほぼ中央にダイパッドＤＰが配置され、そのダイパッドＤＰの周囲に複数の外部端子ＬＤ（ＬＤ１，ＬＤ２）が配置されている。
【００３６】
２．半導体チップ搭載工程（Ｓ１２）
次に、半導体チップ搭載工程（ダイボンディング工程）（Ｓ１２）を行って、リードフレームの各製品形成領域のダイパッドＤＰの上面上に、接合材ＢＤを介して、半導体チップＣＰを搭載して接合（固定）する。
【００３７】
この半導体チップ搭載工程（Ｓ１２）は、例えば、ダイパッドＤＰの上面上に接合材ＢＤを塗布する工程と、その後、ダイパッドＤＰの上面上に半導体チップＣＰを搭載する工程と、その後、接合材ＢＤを固化する工程と、を有している。
【００３８】
３．電気的接続工程（Ｓ１３）
次に、電気的接続工程（ワイヤボンディング工程）（Ｓ１３）を行って、各製品形成領域の半導体チップＣＰの複数のパッド電極ＰＤと、その製品形成領域の複数の外部端子ＬＤ（ＬＤ１，ＬＤ２）とを、複数のワイヤＢＷを介してそれぞれ電気的に接続する。
【００３９】
４．封止工程（Ｓ１４）
次に、封止工程（モールド工程）（Ｓ１４）による樹脂封止を行って、樹脂封止部（樹脂封止体）としての封止部（一括封止部）ＭＲを形成し、複数の製品形成領域におけるダイパッドＤＰ、半導体チップＣＰ、ワイヤＢＷ、外部端子ＬＤ（ＬＤ１，ＬＤ２）および吊りリードＴＬを封止部ＭＲによって封止する。モールド工程としては、例えばトランスファモールド工程が挙げられる。
【００４０】
封止部ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲを形成することができる。例えば、リードフレームの複数の製品形成領域が金型のキャビティ内に位置するように、金型にリードフレームを配置してから、その金型のキャビティ内に封止樹脂材料を注入し、この封止樹脂材料を加熱により硬化して封止部ＭＲを形成することができる。
【００４１】
封止部ＭＲを形成すると、各製品形成領域における各外部端子ＬＤは、少なくとも一部が封止部ＭＲの下面から露出される。
【００４２】
５．めっき工程（Ｓ１５）
次に、封止部ＭＲの下面から露出する外部端子ＬＤ１，ＬＤ２の下部露出面上と、封止部ＭＲの下面から露出するダイパッドＤＰの下面上とに、めっき層を形成する。めっき層は、金属層であるが、例えば半田めっき層からなり、電解めっき法などを用いて形成することができる。
【００４３】
６．リードカット工程（Ｓ１６）
次に、リードフレームおよび封止部ＭＲを各製品形成領域に切断（ダイシング）して分離（分割）する。
【００４４】
このリードカット工程（ダイシング工程）（Ｓ１６）においては、回転する切断刃（回転刃）としてのダイシングブレード（ダイシングソー）で、封止部ＭＲとリードフレームとを切断する。
【００４５】
７．個片化工程（Ｓ１７）
次に、図４に示す個片化工程（Ｓ１７）では、吊りリードＴＬを切断し、半導体チップＣＰを搭載した半導体装置ＳＤ１を個片化する。個片化方法は、例えば、切断金型を用いてプレス加工により切断する方法を適用することができる。
【００４６】
８．電気特性試験工程（Ｓ１８）
次に、図４に示す電気特性試験工程（Ｓ１８）では、半導体装置に電流を流して、回路中に断線がない事や所定の（許容範囲内の）電気的特性を備えている事を確認する試験を行う。また本工程では電気特性試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。本工程の後、外観試験工程を行い、合格したものが、図１〜図３に示す完成品の半導体装置ＳＤ１となる。
【００４７】
以下、電気特性試験工程（Ｓ１８）と、電気特性試験工程（Ｓ１８）で用いる電気特性試験装置とについて、詳細に説明する。
【００４８】
＜電気特性試験工程について＞
図５（ａ）は、ケルビンコンタクト法の原理を説明するテスタの等価回路図、図５（ｂ）は、２端子測定法の原理を説明するテスタの等価回路図である。
【００４９】
本実施の形態の電気特性試験工程（Ｓ１８）は、ケルビンコンタクト法を含んでいる。一般に、例えば回路の抵抗値（インピーダンス）を測定するには、被測定回路の両側の端子にそれぞれプローブピン（テスト端子、コンタクトピン、コンタクトプローブ、プローブ、プローブ針、探針）を接触させ、被測定回路に電流を流したときの電圧降下を測定する２端子測定法が用いられる。しかし、２端子測定法では、被測定回路のインピーダンスが低い場合、端子とプローブピンとの接触抵抗や測定器（テスタ）のライン抵抗に起因する誤差が生じ得る。そこで、被測定回路のインピーダンスが低い場合には、２端子測定法に代えてケルビンコンタクト法（または４端子測定法）と呼ばれる測定法が用いられる。
【００５０】
図５（ｂ）に示すように、被測定回路に電流（Ｉ）を流したときの電圧降下（Ｖｚ）によって被測定回路のインピーダンス（Ｚ）を測定する場合、２端子測定法では被測定回路の両側の端子にそれぞれプローブピンを接触させて電圧降下（ＶＭ）を測定する。しかし、２端子測定法では、被測定回路のインピーダンス（Ｚ）による電圧降下（Ｖｚ）以外に、端子とプローブピンとの接触抵抗や、テスタのライン抵抗に起因する電圧降下（Ｖｒｃ１、Ｖｒｃ２）が加算される（ＶＭ＝Ｖｚ＋Ｖｒｃ１＋Ｖｒｃ２）。従って、被測定回路のインピーダンス（Ｚ）が低い場合には、接触抵抗や配線抵抗による測定誤差が大きくなり、高精度な測定値が得られない。
【００５１】
これに対し、ケルビンコンタクト法では、被測定回路に電流（Ｉ）を流すライン（フォースライン）と被測定回路の電圧降下（Ｖｚ）を測定するライン（センスライン）とを分離し、被測定回路の両側の端子にそれぞれ２本のプローブピン（フォースラインに接続されたプローブピン、および、センスラインに接続されたプローブピン）を接触させて電圧降下（ＶＭ）を測定する。この測定法では、電圧計に接続されたセンスラインには電流が流れない（ｉ＝０）ため、前述の接触抵抗およびライン抵抗に起因する電圧降下分が打ち消され、被測定回路のインピーダンス（Ｚ）による電圧降下（Ｖｚ）のみを測定することができる（ＶＭ＝Ｖｚ）。
【００５２】
以上の理由から、ケルビンコンタクト法は、例えばモータドライバ製品、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）製品、および、レギュレータ製品といった電流値が大きい製品を低抵抗で測定するために、有効かつ必須の測定法である。
【００５３】
本実施の形態においては、まず、前述の図１〜図３に示す半導体装置ＳＤ１、および、後述の図６に示す試験装置ＴＳを準備する。その後、試験装置ＴＳに備わる複数のプローブピンＰＡ（ＰＡａ，ＰＡｂ）を半導体装置ＳＤ１に備わる複数の外部端子ＬＤにそれぞれ接触させる。特に、ケルビンコンタクト法においては、１つの外部端子ＬＤに対して、一対のプローブピンＰＡａ，ＰＡｂを接触させることによって試験を行う。例えば、プローブピンＰＡａが半導体装置ＳＤ１内の被測定回路に電流（Ｉ）を流すライン（フォースライン）に接続され、プローブピンＰＡｂが前記被測定回路の電圧降下（Ｖｚ）を測定するライン（センスライン）に接続されている。
【００５４】
＜電気特性試験装置について＞
図６は、本実施の形態の試験装置の一部を拡大して示す要部断面図である。図６に示すように、半導体装置ＳＤ１に対して電気特性試験を行う試験装置ＴＳは、半導体装置ＳＤ１を配置する台座（図示せず）と、複数のプローブピンＰＡ（ＰＡａ，ＰＡｂ）を備えるプローブガイド（ソケットベース）ＴＧと、テスト基板（パフォーマンスボード）ＴＢとを備えている。テスト基板ＴＢには、複数の電極（ランド）Ｍａ，Ｍｂが形成されている。電極Ｍａ，Ｍｂには、テスト基板ＴＢに形成されたテスト回路である電流供給回路や電圧測定回路からの配線（図示省略）が接続されている。なお、以下では、本実施の形態のプローブピンＰＡをプローブピンＰＡ１と称する。
【００５５】
複数のプローブピンＰＡ１のうち、プローブピンＰＡａの構成と、プローブピンＰＡｂの構成とは同一であるが、便宜上、異なる符号を付している。一対のプローブピンＰＡａ，ＰＡｂは、ケルビンコンタクトプローブを構成する。プローブピンＰＡ１は、半導体装置ＳＤ１の外部端子ＬＤ側のプランジャ部ＰＡｐ１と、テスト基板ＴＢの電極Ｍａ，Ｍｂ側のプランジャ部ＰＡｐ２と、プランジャ部ＰＡｐ１，ＰＡｐ２間に設けられた金属製のばねＰＡｓとを有している。半導体装置ＳＤ１の外部端子ＬＤ側のプランジャ部ＰＡｐ１は、本体部ＰＡｔ１と、外部端子ＬＤに接触するコンタクト部ＰＡｃ１とからなる。テスト基板ＴＢの電極Ｍａ，Ｍｂ側のプランジャ部ＰＡｐ２は、プランジャ部ＰＡｐ１と同様に、本体部と、電極Ｍａ，Ｍｂに接触するコンタクト部とからなる。コンタクト部ＰＡｃ１の先端には、後述するように、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが形成されている。本体部ＰＡｔ１は円柱状に形成されている。
【００５６】
本実施の形態の試験装置ＴＳにおいては、プローブガイドＴＧを半導体装置ＳＤ１およびテスト基板ＴＢに押圧することによって、プローブガイドＴＧから、複数のプローブピンＰＡａ，ＰＡｂのプランジャ部ＰＡｐ１，ＰＡｐ２がそれぞれ突出する。これにより、半導体装置ＳＤ１に備わる外部端子ＬＤとプローブピンＰＡａ，ＰＡｂのプランジャ部ＰＡｐ１のコンタクト部ＰＡｃ１とが接触する。そして、テスト基板ＴＢの電極Ｍａ，ＭｂとプローブピンＰＡａ，ＰＡｂのプランジャ部ＰＡｐ２のコンタクト部とが接触する。その結果、半導体装置ＳＤ１とテスト基板ＴＢとが電気的に接続され、テスト基板ＴＢ内に形成されたテスト回路によって、半導体装置ＳＤ１が検査される。
【００５７】
この際、プローブピンＰＡａ，ＰＡｂのコンタクト部ＰＡｃ１と半導体装置ＳＤ１の外部端子ＬＤとの接触荷重は、例えば、２０ｇｆ（約０．２Ｎ）〜５０ｇｆ（約０．５Ｎ）であり、３０ｇｆ（約０．３Ｎ）〜４０ｇｆ（約０．４Ｎ）が好ましい。ここで、接触荷重とは、プローブピンＰＡａ，ＰＡｂのコンタクト部ＰＡｃ１と半導体装置ＳＤ１の外部端子ＬＤとの接触時に、外部端子ＬＤがプローブピンＰＡａ，ＰＡｂから受ける荷重のことである。
【００５８】
なお、前述のように、プローブピンＰＡａ，ＰＡｂのコンタクト部ＰＡｃ１が、外部端子ＬＤに対するプローブピンＰＡａ，ＰＡｂの接触領域となる。
【００５９】
＜プローブピンの配置について＞
次に、プローブガイドＴＧにおけるプローブピンＰＡａ，ＰＡｂの配置について説明する。図７は、本実施の形態の半導体装置ＳＤ１の電気特性試験において、外部端子ＬＤに対するプローブピンＰＡａ，ＰＡｂの配置を示す平面図である。図８（ａ）は、図７のＤ１部を拡大して示す部分拡大平面図である。図８（ｂ）は、図７のＥ１部を拡大して示す部分拡大平面図である。図８（ｃ）は、図７のＦ２部を拡大して示す部分拡大平面図である。図８（ｄ）は、図７のＦ２部において、後述の検討例１のプローブピンのコンタクト部ＰＡｃ１０１を外部端子ＬＤに接触させた状態を示す部分拡大平面図である。
【００６０】
本実施の形態において、ケルビンコンタクト法による電気特性試験を行うために２個のプローブピンＰＡａ，ＰＡｂを接触させる外部端子ＬＤは、図７中のＤ１部、Ｄ２部、Ｅ１部〜Ｅ６部およびＦ１部〜Ｆ３部にそれぞれ含まれている。Ｄ１部およびＤ２部に含まれるプローブピンＰＡａ，ＰＡｂの接触対象の外部端子ＬＤを外部端子ＬＤ１ｄ，ＬＤ２ｄとする。Ｅ１部〜Ｅ６部に含まれるプローブピンＰＡａ，ＰＡｂの接触対象の外部端子ＬＤを外部端子ＬＤ１ｅ，ＬＤ２ｅとする。Ｆ１部〜Ｆ３部に含まれるプローブピンＰＡａ，ＰＡｂの接触対象の外部端子ＬＤを外部端子ＬＤ１ａｆ，ＬＤ１ｂｆ，ＬＤ２ａｆ，ＬＤ２ｂｆ，ＬＤ２ｆとする。
【００６１】
図７および図８（ａ）に示すように、Ｄ１部において、外部端子（第１端子）ＬＤ１ｄと外部端子（第２端子）ＬＤ２ｄとは、外部端子ＬＤ１ｄおよび外部端子ＬＤ２ｄの短辺方向において互いに隣接している。Ｄ１部において、互いに隣接する外部端子（第１端子）ＬＤ１ｄと外部端子（第３端子）ＬＤ１ｄは、外部端子ＬＤ１ｄの長辺方向において互いに隣接している。
【００６２】
そして、外部端子ＬＤ１ｄに接触させる２個のプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ１ｄの長辺方向に対して回転して配置されている。すなわち、外部端子ＬＤ１ｄに接触させる２個のプローブピンＰＡａ，ＰＡｂの隣接方向は、外部端子ＬＤ１ｄの長辺および短辺のいずれの辺に対しても平行ではない。また、外部端子ＬＤ２ｄに接触させる２個のプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ｄの長辺方向に対して回転して配置されている。すなわち、外部端子ＬＤ２ｄに接触させる２個のプローブピンＰＡａ，ＰＡｂの隣接方向は、外部端子ＬＤ２ｄの長辺および短辺のいずれの辺に対しても平行ではない。
【００６３】
Ｄ１部において、各外部端子ＬＤ１ｄに対する２個のプローブピンＰＡａ，ＰＡｂの隣接方向は互いに平行である。また、各外部端子ＬＤ２ｄに対する２個のプローブピンＰＡａ，ＰＡｂの隣接方向は互いに平行である。そこで、Ｄ１部において、外部端子ＬＤ１ｄに対するプローブピンＰＡａ，ＰＡｂの配置をＰ１とし、外部端子ＬＤ２ｄに対するプローブピンＰＡａ，ＰＡｂの配置をＰ２とすると、配置Ｐ１と配置Ｐ２とは、互いに異なる方向に回転している。
【００６４】
具体的には、配置Ｐ１において、プローブピンＰＡａ，ＰＡｂは外部端子ＬＤ１ｄの長辺方向に対して左回りに回転している。また、配置Ｐ２において、プローブピンＰＡａ，ＰＡｂは外部端子ＬＤ２ｄの長辺方向に対して右回りに回転している。配置Ｐ１および配置Ｐ２の回転角度は、それぞれ４５°が好ましい。この場合は、配置Ｐ１と配置Ｐ２とは直交している。
【００６５】
また、図７に示すように、Ｄ２部において、外部端子（第１端子）ＬＤ２ｄに接触させる２個のプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ｄの長辺方向に対して回転して配置されている。すなわち、外部端子ＬＤ２ｄに接触させる２個のプローブピンＰＡａ，ＰＡｂの隣接方向は、外部端子ＬＤ２ｄの長辺および短辺のいずれの辺に対しても平行ではない。Ｄ２部の外部端子ＬＤ２ｄに対するプローブピンＰＡａ，ＰＡｂの配置は、Ｄ１部の外部端子ＬＤ２ｄに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ２と同じである。
【００６６】
また、図７および図８（ｂ）に示すように、Ｅ１部において、外部端子（第４端子）ＬＤ１ｅと外部端子（第５端子）ＬＤ２ｅとは、外部端子ＬＤ１ｅおよび外部端子ＬＤ２ｅの短辺方向において互いに隣接していない。
【００６７】
そして、外部端子ＬＤ１ｅに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ１ｅの長辺方向に沿って配置されている。Ｅ１部において、外部端子ＬＤ２ｅに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ｅの長辺方向に沿って配置されている。Ｅ１部において、外部端子ＬＤ１ｅに対するプローブピンＰＡａ，ＰＡｂの配置、および、外部端子ＬＤ２ｅに対するプローブピンＰＡａ，ＰＡｂの配置をＰ３とする。なお、図８（ｂ）には、後述するように、外部端子ＬＤ１ｅに接触させるプローブピンＰＡａ，ＰＡｂを、外部端子ＬＤ１ｅの長辺方向に対して回転して配置させた配置Ｐ１０２も示している。
【００６８】
また、図７に示すように、Ｅ３部において、外部端子ＬＤ２ｅに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ｅの長辺方向に沿って配置されている。Ｅ３部の外部端子ＬＤ２ｅに対するプローブピンＰＡａ，ＰＡｂの配置は、Ｅ１部の外部端子ＬＤ１ｅ，ＬＤ２ｅに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ３と同じである。
【００６９】
また、図７に示すように、Ｅ２部およびＥ５部において、外部端子（第６端子）ＬＤ２ｅに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ｅの長辺方向に沿って配置されている。Ｅ２部、Ｅ３部およびＥ５部の外部端子ＬＤ２ｅに対するプローブピンＰＡａ，ＰＡｂの配置は、Ｅ１部の外部端子ＬＤ１ｅ，ＬＤ２ｅに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ３と同じである。
【００７０】
また、Ｅ４部およびＥ６部において、外部端子（第６端子）ＬＤ１ｅに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ１ｅの長辺方向に沿って配置されている。Ｅ４部およびＥ６部の外部端子ＬＤ１ｅに対するプローブピンＰＡａ，ＰＡｂの配置は、Ｅ１部の外部端子ＬＤ１ｅ，ＬＤ２ｅに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ３と同じである。
【００７１】
Ｆ１部において、外部端子（第７端子）ＬＤ１ａｆに接触させる２個のプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ１ａｆの長辺方向に対して回転して配置されている。すなわち、外部端子ＬＤ１ａｆに接触させる２個のプローブピンＰＡａ，ＰＡｂの隣接方向は、外部端子ＬＤ１ａｆの長辺および短辺のいずれの辺に対しても平行ではない。
【００７２】
そして、Ｆ１部において、外部端子（第８端子）ＬＤ２ａｆに接触させる２個のプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ａｆの長辺方向に対して回転して配置されている。すなわち、外部端子ＬＤ２ａｆに接触させる２個のプローブピンＰＡａ，ＰＡｂの隣接方向は、外部端子ＬＤ２ａｆの長辺および短辺のいずれの辺に対しても平行ではない。
【００７３】
さらに、Ｆ１部において、外部端子ＬＤ２ｆに接触させる２個のプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ｆの長辺方向に対して回転して配置されている。すなわち、外部端子ＬＤ２ｆに接触させる２個のプローブピンＰＡａ，ＰＡｂの隣接方向は、外部端子ＬＤ２ｆの長辺および短辺のいずれの辺に対しても平行ではない。
【００７４】
Ｆ１部において、外部端子ＬＤ１ａｆに対するプローブピンＰＡａ，ＰＡｂの配置をＰ４とすると、配置Ｐ４は、外部端子ＬＤ１ａｆのＣ面取りがされている方向と平行になるように回転している。Ｆ１部において、外部端子ＬＤ２ａｆに対するプローブピンＰＡａ，ＰＡｂの配置は、外部端子ＬＤ１ａｆに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ４と同じである。また、Ｆ１部において、外部端子ＬＤ２ｆに対するプローブピンＰＡａ，ＰＡｂの配置は、Ｄ１部の外部端子ＬＤ２ｄに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ２と同じである。
【００７５】
また、図７および図８（ｃ）に示すように、Ｆ２部において、外部端子ＬＤ２ａｆに対するプローブピンＰＡａ，ＰＡｂの配置をＰ５とすると、配置Ｐ５は、外部端子ＬＤ２ａｆのＣ面取りがされている方向と平行になるように回転している。また、図７に示すように、Ｆ２部において、外部端子ＬＤ２ｂｆに対するプローブピンＰＡａ，ＰＡｂの配置は、外部端子ＬＤ２ｂｆのＣ面取りがされている方向と平行になるように回転している。そのため、外部端子ＬＤ２ｂｆに対するプローブピンＰＡａ，ＰＡｂの配置は、Ｆ１部の外部端子ＬＤ２ａｆに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ４と同じである。
【００７６】
また、Ｆ３部において、外部端子ＬＤ１ｂｆおよび外部端子ＬＤ２ｂｆに対するプローブピンＰＡａ，ＰＡｂの配置は、Ｆ２部の外部端子ＬＤ２ａｆに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ５と同じである。また、Ｆ３部においては、外部端子ＬＤ２ｆに対するプローブピンＰＡａ，ＰＡｂの配置は、Ｆ１部の外部端子ＬＤ２ｆに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ２と同じである。
【００７７】
なお、図８（ｄ）には、後述する図１２（ａ）に示す検討例１のプローブピンのコンタクト部ＰＡｃ１０１を、配置Ｐ５でもって、Ｆ２部に含まれる外部端子ＬＤ２ａｆに接触させた場合のプローブ痕Ｍ１０１を示している。一対のプローブ痕Ｍ１０１は、それぞれ三日月状に形成され、凸側が相対して、外部端子ＬＤ２ａｆのＣ面取りがされている方向と平行になるように配置される。
【００７８】
＜プローブピンのコンタクト部の構造について＞
次に、本実施の形態のプローブピンＰＡ１について図９〜図１１を用いて説明する。図９（ａ）は、本実施の形態のプローブピンＰＡ１のコンタクト部を拡大して示す斜視図、図９（ｂ）は、図９（ａ）に示すプローブピンＰＡ１のコンタクト部を拡大して示す平面図、図９（ｃ）は、図９（ａ）に示すプローブピンＰＡ１のコンタクト部を拡大して示す正面図、図９（ｄ）は、図９（ａ）に示すプローブピンＰＡ１のコンタクト部を拡大して示す側面図である。図１０（ａ）は、図９（ａ）に示すプローブピンＰＡ１の製造工程を示す斜視図、図１０（ｂ）は、図９（ａ）に示すプローブピンＰＡ１の製造工程を示す側面図である。
【００７９】
図９（ａ）に示すように、本実施の形態のプローブピンＰＡ１のプランジャ部ＰＡｐ１は、直径Ｄ０の円柱状に形成され、プランジャ部ＰＡｐ１のコンタクト部ＰＡｃ１は、楕円形状の傾斜面Ｔｆ１を有している。そして、コンタクト部ＰＡｃ１の最も先端には突起（第２突起）Ｔ１ａ、突起（第３突起）Ｔ１ｂおよび突起（第１突起）Ｔ１ｃが形成されている。図９（ｄ）に示すように、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２に対する、コンタクト部ＰＡｃ１の傾斜面Ｔｆ１の角度をαとする。
【００８０】
図９（ｂ）に示すように、平面視において、突起Ｔ１ｃはプローブピンＰＡ１のプランジャ部ＰＡｐ１の直径（中心Ｏを通る直線Ｘ）上に形成されている。そして、突起Ｔ１ａ，Ｔ１ｂは、突起Ｔ１ｃからそれぞれ距離Ｌ１を置いて形成されている。突起Ｔ１ａと突起Ｔ１ｃとの間には溝（第１溝）Ｔｄａが形成され、突起Ｔ１ｂと突起Ｔ１ｃとの間には溝（第２溝）Ｔｄｂが形成されている。溝Ｔｄａ，Ｔｄｂは、側面視において、Ｖ字状に形成されている。突起Ｔ１ａ，Ｔ１ｂは三角錐状に形成されている一方で、突起Ｔ１ｃは、截頭四角錐状に形成されている。具体的には、突起Ｔ１ｃは、平面視において、幅ｗ１および長さＬ２を有する長方形状に形成されている。すなわち、突起Ｔ１ｃは面取りされており、その面取り部が長方形状に形成されている。従って、外部端子ＬＤに対する突起Ｔ１ｃの接触面積は、外部端子ＬＤに対する突起Ｔ１ａ，Ｔ１ｂの接触面積よりも大きい。なお、突起Ｔ１ｃの幅ｗ１は０でもよく、この場合、突起Ｔ１ｃは、平面視において、長さＬ２を有する線状に形成される。すなわち、この際、突起Ｔ１ｃの先端は尖っており、角部を有している。
【００８１】
平面視において、突起Ｔ１ｃの、コンタクト部ＰＡｃ１の中心Ｏ側は、突起Ｔ１ａと突起Ｔ１ｂとを結ぶ直線上に位置している。また、平面視において、突起Ｔ１ｃの、コンタクト部ＰＡｃ１の外周側は、突起Ｔ１ａ，Ｔ１ｂとともにコンタクト部ＰＡｃ１の外周縁上に位置している。
【００８２】
また、図９（ｃ）および図９（ｄ）に示すように、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃのコンタクト部ＰＡｃ１の延在方向における高さ位置は同じである。すなわち、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの高さｈ１は同一である。すなわち、図６において、プローブピンＰＡ１のコンタクト部ＰＡｃ１が外部端子ＬＤに接する際に、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃは同時に接触する。また、図９（ｃ）および図９（ｄ）に示すように、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、溝Ｔｄａ，Ｔｄｂの底部からの高さｈ２も同一である。
【００８３】
プローブピンＰＡ１のプランジャ部ＰＡｐ１は、パラジウム（Ｐｄ）合金からなる。詳しくは、パラジウム−銀−銅（Ｐｄ−Ａｇ−Ｃｕ）系合金であり、各元素の含有割合は、例えば、重量比で４：３：３である。パラジウムは、はんだ膜の主成分であるスズ（Ｓｎ）との親和性が低いことから、電気特性試験においてコンタクト部ＰＡｃ１の表面へのはんだ膜の付着を低減することができる。
【００８４】
プローブピンＰＡ１のプランジャ部ＰＡｐ１の軸方向に対するプランジャ部ＰＡｐ１のコンタクト部ＰＡｃ１の傾斜面Ｔｆ１の角度αは例えば４５°である。突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、溝Ｔｄａ，Ｔｄｂの底部からの高さｈ２は、外部端子ＬＤの封止部ＭＲから露出する部分の厚さｔ１以上であることが好ましく、具体的には５０μｍ以上が好ましい。溝Ｔｄａ，Ｔｄｂの切り込み（Ｖ字）の角度βは、例えば５０°である。また、突起Ｔ１ａ（突起Ｔ１ｂ）と突起Ｔ１ｃとの距離Ｌ１は、例えば５０μｍである。突起Ｔ１ｃの長さＬ２は、例えば１０〜３０μｍである。
【００８５】
ここで、本実施の形態のプローブピンＰＡ１の製造方法について説明する。図１０（ａ）および図１０（ｂ）に示すように、まず円柱状のプランジャ部ＰＡｐ１を準備する。その後、傾斜面Ｔｆ１に沿って、プランジャ部ＰＡｐ１を切断する。プランジャ部ＰＡｐ１の軸方向において、傾斜面Ｔｆ１が形成されている領域がコンタクト部ＰＡｃとなり、それ以外の領域が本体部ＰＡｔ１となる。すなわち、コンタクト部ＰＡｃと本体部ＰＡｔ１とは一体に形成されており、コンタクト部ＰＡｃと本体部ＰＡｔ１との境界面が接続面Ｔｆ２である。
【００８６】
次に、水平面Ｔｆ３に沿って、コンタクト部ＰＡｃを切断する。水平面Ｔｆ３の、本体部ＰＡｔ１とコンタクト部ＰＡｃとの接続面Ｔｆ２からの高さがｈ１である。
【００８７】
次に、水平面Ｔｆ３に溝Ｔｄａ，Ｔｄｂを形成する。これにより、コンタクト部ＰＡｃに突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが形成され、コンタクト部ＰＡｃ１が完成する。溝Ｔｄａ，Ｔｄｂの水平面Ｔｆ３からの深さはｈ２である。そのため、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、溝Ｔｄａ，Ｔｄｂの底部からの高さがｈ２となる。
【００８８】
本実施の形態のプローブピンＰＡ１は、水平面Ｔｆ３を形成した後に、溝Ｔｄａ，Ｔｄｂを形成している。こうすることで、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの距離（高さ）を同一にすることができる。そして、突起Ｔ１ｃは、平面視において、長方形状（または線状）に形成することができる。
【００８９】
＜プローブ痕について＞
図１１（ａ）は、図７のＦ２部において、本実施の形態のプローブピンＰＡ１のコンタクト部ＰＡｃ１を外部端子ＬＤに接触させた状態を示す部分拡大平面図である。図１１（ｂ）は、図１１（ａ）に示すプローブ痕の電子顕微鏡像である。
【００９０】
図１１（ａ）に示すように、本実施の形態のプローブピンＰＡ１（ＰＡａ，ＰＡｂ）を、配置Ｐ５でもって、Ｆ２部に含まれる外部端子ＬＤ２ｂｆに接触させると、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが外部端子ＬＤ２ｂｆに食い込んで、プローブ痕Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃが形成される。実際に形成されたプローブ痕Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃは、ＳＥＭ（Scanning Electron Microscope：走査電子顕微鏡）により測定した外部端子ＬＤの反射電子像により評価した。図１１（ｂ）は、加速電圧１５．０ｋＶおよび測定倍率３５０倍の条件で、外部端子ＬＤの反射電子像を測定した電子顕微鏡像である。
【００９１】
図１１（ａ）および図１１（ｂ）に示すように、突起Ｔ１ａ，Ｔ１ｂは三角錐状に形成されている一方で、突起Ｔ１ｃは、平面視において、長方形状（または線状）に形成されている。そのため、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの形状に対応したプローブ痕Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃがそれぞれ形成される。特に、外部端子ＬＤに対する突起Ｔ１ｃの接触面積は、外部端子ＬＤに対する突起Ｔ１ａ，Ｔ１ｂの接触面積よりも大きい。
【００９２】
そして、平面視において、突起Ｔ１ｃの、コンタクト部ＰＡｃ１の中心Ｏ側は、突起Ｔ１ａと突起Ｔ１ｂとを結ぶ直線上に位置している。そのため、プローブ痕Ｍ１ｃの、コンタクト部ＰＡｃ１の中心Ｏ側端部は、プローブ痕Ｍ１ａ，Ｍ１ｂの、コンタクト部ＰＡｃ１の中心Ｏ側端部と同一直線上に形成される。
【００９３】
また、平面視において、突起Ｔ１ｃの、コンタクト部ＰＡｃ１の外周側は、突起Ｔ１ａ，Ｔ１ｂとともにコンタクト部ＰＡｃ１の外周縁上に位置している。そのため、プローブ痕Ｍ１ｃの、コンタクト部ＰＡｃ１の外周側端部は、プローブ痕Ｍ１ａ，Ｍ１ｂの、コンタクト部ＰＡｃ１の外周側端部とともに、コンタクト部ＰＡｃ１の外周縁が描く円弧上に形成される。
【００９４】
また、一対のプローブピンＰＡａ，ＰＡｂの配置Ｐ５は、外部端子ＬＤ２ｂｆのＣ面取りがされている方向と平行になるように回転している。そのため、プローブピンＰＡａの突起Ｔ１ｃの長辺方向、および、プローブピンＰＡｂの突起Ｔ１ｃの長辺方向がそれぞれ外部端子ＬＤ２ｂｆのＣ面取りがされている方向と平行である。
【００９５】
また、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、コンタクト部ＰＡｃ１の延在方向における高さ位置は同一である。そのため、プローブ痕Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃの底部の、外部端子ＬＤ２ｂｆの表面からの深さは、同一である。
【００９６】
［検討の経緯について］
本発明者が検討した検討例について、図を参照して説明する。
【００９７】
＜検討例１＞
図１２（ａ）は、検討例１のプローブピンＰＡのコンタクト部を拡大して示す斜視図、図１２（ｂ）は、検討例１のプローブピンＰＡを外部端子ＬＤに接触させた場合において、外部端子ＬＤの長辺方向からみた側面図、図１２（ｃ）は、検討例１のプローブピンＰＡを外部端子ＬＤに接触させた場合において、外部端子ＬＤの短辺方向からみた側面図である。以下、検討例１のプローブピンＰＡをプローブピンＰＡ１０１と称する。
【００９８】
図１２（ａ）に示す検討例１のプローブピンＰＡ１０１は、コンタクト部ＰＡｃ１０１に突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃおよび溝Ｔｄａ，Ｔｄｂが形成されていない点が、図６に示す本実施の形態のプローブピンＰＡ１のコンタクト部ＰＡｃ１との相違点である。検討例１のプローブピンＰＡ１０１のそれ以外の構成は、本実施の形態のプローブピンＰＡ１の構成と同一であるため、繰り返しの説明を省略する。
【００９９】
ここで、図１２（ｂ）および図１２（ｃ）に基づいて、検討例１について本発明者が見出した課題について説明する。
【０１００】
図１２（ｂ）に示すように、検討例１のプローブピンＰＡ１０１を半導体装置ＳＤ１の外部端子ＬＤに接触させる場合を考える。ここで、前述のように、ケルビンコンタクト法においては、１つの外部端子ＬＤに対して、一対のプローブピンＰＡａ，ＰＡｂを接触させることによって試験を行う。そのため、プローブピンＰＡａとプローブピンＰＡｂの両方が外部端子ＬＤに対して確実に接触するように、外部端子ＬＤの長辺方向に一対のプローブピンＰＡａ，ＰＡｂが並ぶように配置する。また、図１２（ｂ）および図１２（ｃ）に示すように、プローブピンＰＡ１０１のコンタクト部ＰＡｃ１０１が外部端子ＬＤに確実に接触するように、コンタクト部ＰＡｃ１０１は、外部端子ＬＤの長辺方向中央および短辺方向（短手方向、幅方向）中央に接触することが望まれる。
【０１０１】
ここで、外部端子ＬＤの短辺方向中央を位置ＬＤｏとして、短辺方向中央ＬＤｏに接触しているコンタクト部ＰＡｃ１０１を破線で表している。この際、検討例１のプローブピンＰＡ１０１のコンタクト部ＰＡｃ１０１は、楕円形状の傾斜面Ｔｆ１を有しているが、突起は形成されていないため、図１２（ｂ）および図１２（ｃ）に示すように、外部端子ＬＤへの接点は１つのプローブピンＰＡにつき、１点である。
【０１０２】
ここで、外部端子ＬＤの寸法公差、プローブピンＰＡ１０１のガタツキ、または、半導体装置ＳＤ１を試験装置にセットする際の位置決めのクリアランスによって、コンタクト部ＰＡｃ１０１の接触位置には誤差が生じる可能性がある。そのため、例えば、プローブピンＰＡ１０１のコンタクト部ＰＡｃ１０１が、外部端子ＬＤの短辺方向中央ＬＤｏからズレΔＸだけ移動した位置ＬＤｘに接触する可能性がある。ズレΔＸが外部端子ＬＤの幅ｄ４の半分の長さよりも大きくなると、位置ＬＤｘは外部端子ＬＤの端部ＬＤｔよりも外側になる。
【０１０３】
この際、検討例１のプローブピンＰＡ１０１のコンタクト部ＰＡｃ１０１の接点は１点であるため、例えば、外部端子ＬＤが封止部ＭＲから露出している部分の厚さｔ１が０μｍ、すなわち、外部端子ＬＤと封止部ＭＲとが面一である場合、コンタクト部ＰＡｃ１０１の直径Ｄ０の大きさにかかわらず、コンタクト部ＰＡｃ１０１が外部端子ＬＤに接触することができなくなってしまう。
【０１０４】
また、外部端子ＬＤの封止部ＭＲから露出した部分の厚さｔ１が０μｍよりも大きければ、コンタクト部ＰＡｃ１０１の傾斜面Ｔｆ１の一部が接触する可能性はあるが、安定した接触を維持することは難しい。また、外部端子ＬＤの端部よりも外側の位置ＬＤｘには封止部ＭＲが形成されている。そのため、プローブピンＰＡ１０１のコンタクト部ＰＡｃ１０１が封止部ＭＲに接触すると、封止部ＭＲにダメージを与え、半導体装置ＳＤ１の外観異常を引き起こす。
【０１０５】
以上より、検討例１のプローブピンＰＡ１０１では、コンタクト部ＰＡｃ１０１の外部端子ＬＤに対する接触位置に誤差が生じた場合に、コンタクト部ＰＡｃ１０１を外部端子ＬＤに接触させることができない。そのため、コンタクト部ＰＡｃ１０１の外部端子ＬＤに対する接触位置に誤差が生じた場合であっても、外部端子ＬＤに確実に接触することができるプローブピンが望まれる。
【０１０６】
＜検討例２＞
図１３（ａ）は、検討例２のプローブピンＰＡのコンタクト部を拡大して示す斜視図、図１３（ｂ）は、検討例２のプローブピンＰＡのコンタクト部を拡大して示す側面図、図１３（ｃ）は、検討例２のプローブピンＰＡを外部端子ＬＤに接触させた場合において、外部端子ＬＤの短辺方向からみた側面図である。以下、検討例２のプローブピンＰＡをプローブピンＰＡ１０２と称する。
【０１０７】
図１３（ａ）に示す検討例２のプローブピンＰＡ１０２では、コンタクト部ＰＡｃ１０２に突起Ｔ１０２ａ，Ｔ１０２ｂ，Ｔ１０２ｃおよび溝Ｔｄ１０２ａ，Ｔｄ１０２ｂが形成されている。ただし、突起Ｔ１０２ａ，Ｔ１０２ｂ，Ｔ１０２ｃのコンタクト部ＰＡｃ１０２の延在方向における高さ位置が異なっている。すなわち、突起Ｔ１０２ａ，Ｔ１０２ｂの、溝Ｔｄ１０２ａ，Ｔｄ１０２ｂの底部からの高さｈ３と、突起Ｔ１０２ｃの、溝Ｔｄ１０２ａ，Ｔｄ１０２ｂの底部からの高さｈ４とが異なっている。この点が、図６に示す本実施の形態のプローブピンＰＡ１のコンタクト部ＰＡｃ１との相違点である。検討例２のプローブピンＰＡ１０２のそれ以外の構成は、本実施の形態のプローブピンＰＡ１の構成と同一であるため、繰り返しの説明を省略する。
【０１０８】
ここで、検討例２のプローブピンＰＡ１０２の製造方法について説明する。前述したように、図１０（ａ）および図１０（ｂ）に示す本実施の形態のプローブピンＰＡ１の製造方法においては、水平面Ｔｆ３を形成した後に、溝Ｔｄａ，Ｔｄｂを形成している。それに対して、図１３（ｂ）に示すように、検討例２のプローブピンＰＡ１０２の製造方法においては、水平面Ｔｆ３を形成することなく、コンタクト部ＰＡｃ１０２に溝Ｔｄ１０２ａ，Ｔｄ１０２ｂを形成する点が、本実施の形態との相違点である。
【０１０９】
その結果、検討例２では、突起Ｔ１０２ａ，Ｔ１０２ｂの、溝Ｔｄ１０２ａ，Ｔｄ１０２ｂの底部からの高さｈ３と、突起Ｔ１０２ｃの、溝Ｔｄ１０２ａ，Ｔｄ１０２ｂの底部からの高さｈ４とが異なっている（高低差をΔｈとする）。すなわち、検討例２のプローブピンＰＡ１０２は、突起Ｔ１０２ａ，Ｔ１０２ｂの、本体部ＰＡｔ１とコンタクト部ＰＡｃ１０２との接続面Ｔｆ２からの距離（高さ）と、突起Ｔ１０２ｃの、本体部ＰＡｔ１とコンタクト部ＰＡｃ１０２との接続面Ｔｆ２からの距離（高さ）とが異なっている。そして、検討例２の突起Ｔ１０２ｃは、突起Ｔ１０２ａ，Ｔ１０２ｂと同様に、三角錐状に形成されている。
【０１１０】
ここで、図１３（ｂ）および図１３（ｃ）に基づいて、検討例２について本発明者が見出した課題について説明する。
【０１１１】
図１３（ｃ）に示すように、検討例２のプローブピンＰＡ１０２を半導体装置ＳＤ１の外部端子ＬＤに接触させる場合を考える。ここで、前述のように、外部端子ＬＤの長辺方向に一対のプローブピンＰＡａ，ＰＡｂが並ぶように配置した場合に、外部端子ＬＤの短辺方向中央ＬＤｏに接触しているコンタクト部ＰＡｃ１０２を破線で表している。
【０１１２】
検討例２のプローブピンＰＡ１０２では、コンタクト部ＰＡｃ１０２に突起Ｔ１０２ａ，Ｔ１０２ｂ，Ｔ１０２ｃが形成されている。そのため、外部端子ＬＤへの接点は１つのプローブピンＰＡにつき、３点である。従って、検討例２では、外部端子ＬＤに対して多点接触することができるため、外部端子ＬＤに対する安定した接触を確保できる点で、検討例１よりも有利である。
【０１１３】
また、前述したように、コンタクト部ＰＡｃ１０２の接触位置には誤差が生じる可能性がある。そのため、例えば、プローブピンＰＡ１０２のコンタクト部ＰＡｃ１０２が、外部端子ＬＤの短辺方向中央ＬＤｏからズレΔＸだけ移動した位置ＬＤｘに接触する可能性がある。前述したように、ズレΔＸが外部端子ＬＤの幅ｄ４の半分の長さよりも大きくなると、位置ＬＤｘは外部端子ＬＤの端部ＬＤｔよりも外側になる。ただし、検討例２のプローブピンＰＡ１０２のコンタクト部ＰＡｃ１０２に形成された突起Ｔ１０２ｂと突起Ｔ１０２ｃとの間隔が、外部端子ＬＤの短辺方向端部ＬＤｔと位置ＬＤｘとの間隔よりも大きければ、外部端子ＬＤに突起Ｔ１０２ｂを接触させることができる。そのため、検討例２では、プローブピンＰＡの外部端子ＬＤに対する接触位置に誤差が生じた場合であっても、プローブピンＰＡを外部端子ＬＤに確実に接触することができる点で検討例１よりも有利である。
【０１１４】
仮に、コンタクト部ＰＡｃ１０２に突起Ｔ１０２ａ，Ｔ１０２ｂのみが形成され、外部端子ＬＤへの接点が１つのプローブピンＰＡにつき、２点しかない場合を考える。この場合、突起Ｔ１０２ａと突起Ｔ１０２ｂとの間隔は、外部端子ＬＤに対する安定した接触を得るため、突起Ｔ１０２ａ，Ｔ１０２ｂ，Ｔ１０２ｃの３点ある場合の間隔に比べて小さくせざるを得ない。その結果、プローブピンＰＡが外部端子ＬＤの短辺方向中央ＬＤｏからのズレΔＸの許容値が小さくなってしまう。また、プローブピンＰＡが外部端子ＬＤの短辺方向中央ＬＤｏからのズレた場合は、突起Ｔ１０２ａ，Ｔ１０２ｂのいずれか１つしか外部端子ＬＤに接触できず、１点接触となる可能性が高い。そのため、検討例２のプローブピンＰＡ１０２のように、コンタクト部ＰＡｃ１０２に突起Ｔ１０２ａ，Ｔ１０２ｂ，Ｔ１０２ｃが形成され、外部端子ＬＤへの接点が１つのプローブピンＰＡにつき３点であることが好ましい。
【０１１５】
しかし、検討例２のプローブピンＰＡ１０２では別の問題が生じている。検討例２において、突起Ｔ１０２ｃは、突起Ｔ１０２ａ，Ｔ１０２ｂに比べて、溝Ｔｄ１０２ａ，Ｔｄ１０２ｂの底部からの高さがΔｈだけ高い。すなわち、検討例２のプローブピンＰＡ１０２は、突起Ｔ１０２ａ，Ｔ１０２ｂの、本体部ＰＡｔ１とコンタクト部ＰＡｃ１０２との接続面Ｔｆ２からの距離（高さ）と、突起Ｔ１０２ｃの、本体部ＰＡｔ１とコンタクト部ＰＡｃ１０２との接続面Ｔｆ２からの距離（高さ）とが異なっている。そのため、外部端子ＬＤの封止部ＭＲから露出した部分の厚さｔ１が、高低差Δｈよりも小さい場合には、突起Ｔ１０２ｂが外部端子ＬＤに接触する前に、突起Ｔ１０２ｃが位置ＬＤｘにおいて封止部ＭＲに接触してしまい、突起Ｔ１０２ｂを外部端子ＬＤに接触させることができない。そして、この状態から突起Ｔ１０２ｂを外部端子ＬＤに接触させようとすると、突起Ｔ１０２ｃが封止部ＭＲに食い込んでしまい、封止部ＭＲにダメージを与えることになる。
【０１１６】
また、突起Ｔ１０２ｃは、突起Ｔ１０２ａ，Ｔ１０２ｂ，Ｔ１０２ｃのうち、コンタクト部ＰＡｃ１０２の最も中央に近いため、外部端子ＬＤに接触する確率が最も高い。さらに、突起Ｔ１０２ｃは、突起Ｔ１０２ａ，Ｔ１０２ｂに比べて、溝Ｔｄ１０２ａ，Ｔｄ１０２ｂの底部からの高さがΔｈだけ高いため、接触荷重によっては、突起Ｔ１０２ｃだけが外部端子ＬＤに刺さり込んで、突起Ｔ１０２ａ，Ｔ１０２ｂが外部端子ＬＤに接触しないという可能性もある。そして、突起Ｔ１０２ｃは、突起Ｔ１０２ａ，Ｔ１０２ｂと同じ三角錐状に形成されている。そのため、突起Ｔ１０２ａ，Ｔ１０２ｂ，Ｔ１０２ｃのうち、最も摩耗しやすいのは突起Ｔ１０２ｃである。その結果、突起Ｔ１０２ａ，Ｔ１０２ｂが外部端子ＬＤに接触せず、摩耗した突起Ｔ１０２ｃのみが外部端子ＬＤに接触するという可能性がある。この場合には、外部端子ＬＤに対して安定した接触が得られないという問題が生じる。
【０１１７】
以上より、検討例２のプローブピンＰＡ１０２では、検討例１のプローブピンＰＡ１０１の課題を解決できていないばかりか、新たな課題が発生している。
【０１１８】
＜検討例３＞
図１４（ａ）は、検討例３の半導体装置ＳＤ１の電気特性試験において、外部端子ＬＤに対するプローブピンＰＡａ，ＰＡｂの配置を示す平面図である。図１４（ｂ）は、図１４（ａ）のＤ１部を拡大して示す部分拡大平面図である。図１４（ｃ）は、図１４（ａ）のＦ２部を拡大して示す部分拡大平面図である。
【０１１９】
前述のように、ケルビンコンタクト法を適用して電気特性試験を行う被測定回路に接続するための外部端子ＬＤは、図１４（ａ）中のＤ１部、Ｄ２部、Ｅ１部〜Ｅ６部およびＦ１部〜Ｆ３部にそれぞれ含まれている。ここで、検討例３のプローブピンＰＡａ，ＰＡｂは、Ｄ１部、Ｄ２部、Ｅ１部〜Ｅ６部およびＦ１部〜Ｆ３部にそれぞれ含まれている外部端子ＬＤの長辺方向に沿って配置されている。外部端子ＬＤに対するプローブピンＰＡａ，ＰＡｂの配置をＰ１０１とする。すなわち、外部端子ＬＤの長辺方向に対して回転して配置されていない点が、図７に示す本実施の形態のプローブピンＰＡａ，ＰＡｂの配置との相違点である。検討例３のプローブピンＰＡａ，ＰＡｂの配置以外の構成は、本実施の形態のプローブピンＰＡ１の構成と同一であるため、繰り返しの説明を省略する。
【０１２０】
ここで、図１４（ａ）〜図１４（ｃ）に基づいて、検討例３について本発明者が見出した課題について説明する。
【０１２１】
図１４（ａ）に示すように、本実施の形態の半導体装置ＳＤ１が有する複数の外部端子ＬＤは、平面視においてダイパッドＤＰの周囲に沿って２列に配置されている。図１４（ａ）および図１４（ｂ）に示すように、Ｄ１部において、半導体装置ＳＤ１（ダイパッドＤＰ）の辺部の中央に位置する外部端子ＬＤ２を基準ＬＤ２ｄ０とすると、この外部端子ＬＤ２ｄ０は、外部端子ＬＤ２同士が隣接する方向において、互いに隣接する外部端子ＬＤ１の間に配置されている。そして、前述したように、半導体装置ＳＤ１の互いに隣接する外部端子ＬＤ１の間隔ｄ１よりも互いに隣接する外部端子ＬＤ２の間隔ｄ２の方が大きい。そのため、外部端子ＬＤ１同士（外部端子ＬＤ２同士）が隣接する方向における外部端子ＬＤ１と外部端子ＬＤ２との間隔は、半導体装置ＳＤ１（ダイパッドＤＰ）の辺部の中央から端部に向かうに従って狭くなっていく。外部端子ＬＤ１同士（外部端子ＬＤ２同士）が隣接する方向における外部端子ＬＤ１と外部端子ＬＤ２との間隔のうち、最も狭い間隔をΔｄと表している。
【０１２２】
仮にプローブピンＰＡａとプローブピンＰＡｂとの間隔ｄ７とプローブピンＰＡのプランジャ部ＰＡｐ１の直径Ｄ０との合計が、外部端子ＬＤ１と外部端子ＬＤ２とが隣接する方向における外部端子ＬＤ１の中央と外部端子ＬＤ２の中央との間隔ｄ６よりも小さいとする。この場合、外部端子ＬＤ１と外部端子ＬＤ２とが隣接する方向において、外部端子ＬＤ１の中央と外部端子ＬＤ２の中央とが同一直線上にある場合でも外部端子ＬＤ１に接触させるプローブピンＰＡａ，ＰＡｂと外部端子ＬＤ２に接触させるプローブピンＰＡａ，ＰＡｂとは干渉しない。しかし、本実施の形態においては、プローブピンＰＡａとプローブピンＰＡｂとの間隔ｄ７とプローブピンＰＡのプランジャ部ＰＡｐ１の直径Ｄ０との合計が、外部端子ＬＤ１と外部端子ＬＤ２とが隣接する方向における外部端子ＬＤ１の中央と外部端子ＬＤ２の中央との間隔ｄ６よりも大きい。そのため、外部端子ＬＤ１に接触させるプローブピンＰＡａ，ＰＡｂと外部端子ＬＤ２に接触させるプローブピンＰＡａ，ＰＡｂとが干渉する可能性がある。特に、前述したように、外部端子ＬＤ１同士（外部端子ＬＤ２同士）が隣接する方向における外部端子ＬＤ１と外部端子ＬＤ２との間隔は、半導体装置ＳＤ１（ダイパッドＤＰ）の辺部の中央から端部に向かうに従って狭くなっていく。そのため、半導体装置ＳＤ１（ダイパッドＤＰ）の辺部の中央から端部に向かうに従って外部端子ＬＤ１に接触させるプローブピンＰＡａ，ＰＡｂと外部端子ＬＤ２に接触させるプローブピンＰＡａ，ＰＡｂとが干渉する可能性が高くなっていく。
【０１２３】
本実施の形態において、例えば、プローブピンＰＡのプランジャ部ＰＡｐ１の直径Ｄ０が０．１９ｍｍ、平面視において、外部端子ＬＤ１と外部端子ＬＤ２とが隣接する方向における外部端子ＬＤ１の中央と外部端子ＬＤ２の中央との間隔ｄ６が０．５５ｍｍ、平面視において、プローブピンＰＡａの軸中心とプローブピンＰＡｂの軸中心との間隔ｄ７が０．３５ｍｍである場合を考える。この際、図１４（ｂ）に示すように、半導体装置ＳＤ１（ダイパッドＤＰ）の辺部の中央に位置する外部端子ＬＤ２ｄ０を基準とすると、この外部端子ＬＤ２ｄ０に隣接する外部端子ＬＤ２ｄ１に接触させるプローブピンＰＡａと、外部端子ＬＤ２ｄ１に最も近接する外部端子ＬＤ１ｄ２に接触させるプローブピンＰＡｂとが干渉してしまう。
【０１２４】
ここで、ケルビンコンタクト法において、プローブピンＰＡのプランジャ部ＰＡｐ１の直径Ｄ０を小さくすれば、外部端子ＬＤに接触させるプローブピンＰＡａとプローブピンＰＡｂとの間隔ｄ７が小さくなり、プローブピンＰＡａ，ＰＡｂが他のプローブピンＰＡａ，ＰＡｂと干渉する可能性を小さくすることができる。一方、プローブピンＰＡのプランジャ部ＰＡｐ１の直径Ｄ０を小さくすると、プローブピンＰＡに備わるばねＰＡｓの径も小さくなる。そのため、プローブピンＰＡの外部端子ＬＤに対する接触荷重を大きくすることができなくなる。接触荷重が小さすぎると、プローブピンＰＡａ，ＰＡｂのコンタクト部ＰＡｃ１が外部端子ＬＤに食い込まず、接触性が低下する虞がある。
【０１２５】
具体的には、プローブピンＰＡａとプローブピンＰＡｂとの間隔ｄ７が０．３５ｍｍである場合、プランジャ部ＰＡｐ１の直径Ｄ０は０．１９ｍｍであり、外部端子ＬＤに対するプローブピンＰＡの接触荷重は３５ｇｆである。一方、プローブピンＰＡａとプローブピンＰＡｂとの間隔ｄ７が０．３０ｍｍである場合、プランジャ部ＰＡｐ１の直径Ｄ０は０．１４ｍｍであり、外部端子ＬＤに対するプローブピンＰＡの接触荷重は２５ｇｆである。なお、発明者の検討により、プランジャ部ＰＡｐ１の直径Ｄ０は０．１４ｍｍである場合、外部端子ＬＤに対する接触荷重をこれ以上大きくしようとすると、プローブピンＰＡの寿命が極端に短くなることがわかっている。
【０１２６】
以上より、検討例３では、外部端子ＬＤに対する接触荷重を小さくすることなく、外部端子ＬＤ１，ＬＤ２に接触させるプローブピンＰＡａ，ＰＡｂ同士が干渉する可能性を低減することが望まれる。
【０１２７】
また、図１４（ｃ）に示すように、Ｆ２部において、外部端子ＬＤ２ａｆに対して、プローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ａｆの長辺方向に沿って配置されている。ここで、外部端子ＬＤ２ａｆはＣ面取りがされているため、プローブピンＰＡａ，ＰＡｂの接触位置が外部端子ＬＤ２ａｆの短辺方向中央からズレた場合（図１２（ｃ）に示す検討例１参照）には、プローブピンＰＡｂが外部端子ＬＤ２ａｆのＣ面取り部分に位置する可能性がある。この場合には、プローブピンＰＡｂが外部端子ＬＤ２ａｆに対して安定して接触できない可能性、またはプローブピンＰＡｂが外部端子ＬＤ２ａｆにそもそも接触できない可能性がある。
【０１２８】
［本実施の形態の主要な特徴および効果について］
以下、本実施の形態の主要な特徴および効果について説明する。図１５は、本実施の形態のプローブピンＰＡ１、検討例２のプローブピンＰＡ１０２および検討例１のプローブピンＰＡ１０１を、それぞれ、外部端子ＬＤに接触させた場合において、外部端子ＬＤの短辺方向からみた側面図である。
【０１２９】
本実施の形態の主要な特徴の一つは、図９（ａ）〜図９（ｄ）に示すように、プローブピンＰＡ１のプランジャ部ＰＡｐ１は、直径Ｄ０の円柱状に形成され、プランジャ部ＰＡｐ１のコンタクト部ＰＡｃ１は、楕円形状の傾斜面Ｔｆ１を有していることである。そして、コンタクト部ＰＡｃ１の最も先端には突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが形成されている。そして、突起Ｔ１ａ，Ｔ１ｂは三角錐状に形成されている一方で、突起Ｔ１ｃは、平面視において、長方形状（または線状）に形成されている。また、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃのコンタクト部ＰＡｃ１の延在方向における高さ位置は同じである。すなわち、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの高さｈ１は同一である。
【０１３０】
本実施の形態では、このような構成を採用したことにより、半導体装置の信頼性を向上させることができる。以下、その理由について具体的に説明する。
【０１３１】
図１５に示すように、本実施の形態のプローブピンＰＡ１を半導体装置ＳＤ１の外部端子ＬＤに接触させる場合を考える。ここで、前述のように、外部端子ＬＤの長辺方向に一対のプローブピンＰＡａ，ＰＡｂが並ぶように配置した場合に、外部端子ＬＤの短辺方向中央ＬＤｏに接触しているコンタクト部ＰＡｃ１を破線で表している。
【０１３２】
ここで、前述したように、コンタクト部ＰＡｃ１の接触位置に誤差が生じ、プローブピンＰＡ１のコンタクト部ＰＡｃ１が、外部端子ＬＤの短辺方向中央ＬＤｏからズレΔＸだけ移動した位置ＬＤｘに接触した場合を考える。ズレΔＸが外部端子ＬＤの幅ｄ４の半分の長さよりも大きくなると、位置ＬＤｘは外部端子ＬＤの端部ＬＤｔよりも外側になる。ただし、本実施の形態のプローブピンＰＡ１のコンタクト部ＰＡｃ１に形成された突起Ｔ１ｂと突起Ｔ１ｃとの間隔が、外部端子ＬＤの短辺方向端部ＬＤｔと位置ＬＤｘとの間隔よりも大きければ、外部端子ＬＤに突起Ｔ１ｂを接触させることができる。
【０１３３】
そして、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの高さｈ１は同一であるため、外部端子ＬＤの封止部ＭＲから露出した部分の厚さｔ１にかかわらず、突起Ｔ１ｃが位置ＬＤｘにおいて封止部ＭＲに接触することなく、突起Ｔ１ｂを外部端子ＬＤに接触させることができる。そして、突起Ｔ１ｃが封止部ＭＲに食い込んで、封止部ＭＲにダメージを与えるということを防止できる。
【０１３４】
また、前述したように、突起Ｔ１ｃは、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃのうちの中央に位置するため、外部端子ＬＤに接触する確率が最も高い。この点、本実施の形態の突起Ｔ１ｃは長方形状（または線状）に形成されているため、突起Ｔ１ｃの摩耗を防止することができる。また、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの高さｈ１は同一であるため、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃのうちいずれかの突起のみが過度に摩耗するということを防止できる。
【０１３５】
そして、突起Ｔ１ａ，Ｔ１ｂは、三角錐状に形成されているため、外部端子ＬＤへの刺さり込みやすさを確保し、プローブピンＰＡａ，ＰＡｂと外部端子ＬＤとの接触抵抗を低減させ、安定的に電気特性試験を行うことができる。
【０１３６】
なお、本実施の形態のプローブピンＰＡ１のコンタクト部ＰＡｃ１には、３点の突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが形成されている。ここで、突起の数を多くすると外部端子ＬＤに接触する可能性は高くなる。しかし、接点が増加すると、１つの接点あたりの荷重は低下する。そのため、プローブピンＰＡ１のコンタクト部ＰＡｃ１が外部端子ＬＤに確実に食い込む可能性が低下してしまう。従って、接点数を確保するという観点と、１つの突起あたりの荷重を確保するという観点とから、突起の数は３点が好ましい。
【０１３７】
なお、外部端子ＬＤに対して安定した接触を得るという観点からは、突起Ｔ１ｃは、平面視において線状に形成されている方が、外部端子ＬＤに刺さりやすく好ましい。一方、突起Ｔ１ｃの耐摩耗性を確保するという観点からは、突起Ｔ１ｃは、平面視において長方形状に形成されている方が、外部端子ＬＤに面で接触できるため好ましい。
【０１３８】
また、プローブピンのコンタクト部の形状として一般に用いられている４山（９山）クラウンでは、プローブピンの径方向中央がコンタクト部の最も先端になるように突起が形成されている。このようなプローブピンを用いて、ケルビンコンタクト法を適用すると、一対のプローブピンの突起間の距離がプローブピンの直径とほぼ等しくなる。そのため、プローブピンの径を細くしない限り、一対のプローブピンの突起（外部端子ＬＤへの接触箇所）間の距離を小さくすることができない。
【０１３９】
一方、図９（ａ）に示すように、本実施の形態のプローブピンＰＡ１のプランジャ部ＰＡｐ１は、直径Ｄ０の円柱状に形成され、プランジャ部ＰＡｐ１のコンタクト部ＰＡｃ１は、楕円形状の傾斜面Ｔｆ１を有している。そして、傾斜面Ｔｆ１の最も先端に突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが形成されている。そのため、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃがプローブピンＰＡ１の径方向端部に形成される。こうすることで、一対のプローブピンＰＡａ，ＰＡｂの突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが互いに接近するように配置し、一対のプローブピンＰＡａ，ＰＡｂの突起（外部端子ＬＤへの接触箇所）間の距離を小さくすることができる。
【０１４０】
また、本実施の形態の主要な特徴として、以下の点が挙げられる。図７に示すように、本実施の形態の半導体装置ＳＤ１が有する複数の外部端子ＬＤは、平面視においてダイパッドＤＰの周囲に沿って、外部端子ＬＤ１と外部端子ＬＤ２との２列に配置されている。その中で、図７および図８（ａ）に示すように、ケルビンコンタクト法を適用する外部端子ＬＤ１および外部端子ＬＤ２が隣接して配置されたＤ１部において、外部端子ＬＤ１ｄに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ１ｄの長辺方向に対して回転して配置されている。そして、Ｄ１部において、外部端子ＬＤ２ｄに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ｄの長辺方向に対して回転して配置されている。Ｄ１部において、外部端子ＬＤ１ｄに対するプローブピンＰＡａ，ＰＡｂの配置をＰ１とし、外部端子ＬＤ２ｄに対するプローブピンＰＡａ，ＰＡｂの配置をＰ２とすると、配置Ｐ１と配置Ｐ２とは、互いに異なる方向に回転している。
【０１４１】
また、図７に示すように、外部端子ＬＤ２ｄに最も隣接する外部端子ＬＤ１との距離が、他の外部端子ＬＤ２と外部端子ＬＤ１との距離に比べて、最も小さい外部端子ＬＤ２ｄが含まれるＤ２部において、外部端子ＬＤ２ｄに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤ２ｄの長辺方向に対して回転して配置されている。
【０１４２】
また、図７および図８（ｃ）に示すように、Ｃ面取りがされた外部端子ＬＤが含まれるＦ１部〜Ｆ３部において、外部端子ＬＤに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤのＣ面取りがされている方向と平行になるように回転している。
【０１４３】
また、図７および図８（ｂ）に示すように、ケルビンコンタクト法を適用する外部端子ＬＤ１と、ケルビンコンタクト法を適用する外部端子ＬＤ２とが隣接していないＥ１部〜Ｅ６部において、外部端子ＬＤに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤの長辺方向に沿って配置されている。
【０１４４】
本実施の形態では、このような構成を採用したことにより、半導体装置の信頼性を向上させることができる。以下、その理由について具体的に説明する。
【０１４５】
ケルビンコンタクト法を適用する外部端子ＬＤ１および外部端子ＬＤ２が隣接して配置されたＤ１部において、外部端子ＬＤ１ｄに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ１と、外部端子ＬＤ２ｄに対するプローブピンＰＡａ，ＰＡｂの配置Ｐ２とを、互いに異なる方向に回転させる。こうすることで、互いに隣接する外部端子ＬＤ１に接触させるプローブピンＰＡ間および互いに隣接する外部端子ＬＤ２に接触させるプローブピンＰＡ間の間隔を維持しつつ、外部端子ＬＤ１に接触させるプローブピンＰＡと外部端子ＬＤ２に接触させるプローブピンＰＡとの間隔を空けることができる。
【０１４６】
また、外部端子ＬＤ２ｄに最も隣接する外部端子ＬＤ１との距離が、他の外部端子ＬＤ２と外部端子ＬＤ１との距離に比べて、最も小さい外部端子ＬＤ２ｄが含まれるＤ２部においても、外部端子ＬＤ２ｄに接触させるプローブピンＰＡａ，ＰＡｂを、外部端子ＬＤ２ｄの長辺方向に対して回転させる。こうすることで、外部端子ＬＤ２ｄに接触させるプローブピンＰＡと、外部端子ＬＤ２ｄに隣接する外部端子ＬＤ１に接触させるプローブピンＰＡとの間隔を空けることができる。
【０１４７】
また、Ｃ面取りがされた外部端子ＬＤが含まれるＦ１部〜Ｆ３部において、外部端子ＬＤに接触させるプローブピンＰＡａ，ＰＡｂを、外部端子ＬＤのＣ面取りがされている方向と平行になるように回転させる。こうすることで、プローブピンＰＡａ，ＰＡｂの接触位置が外部端子ＬＤ１ａｆの短辺方向中央からズレた場合であっても、プローブピンＰＡｂが外部端子ＬＤ１ａｆのＣ面取り部分にかかることなく、外部端子ＬＤ１ａｆに対して安定した接触を得ることができる。
【０１４８】
また、ケルビンコンタクト法を適用する外部端子ＬＤ１と、ケルビンコンタクト法を適用する外部端子ＬＤ２とが隣接していないＥ１部〜Ｅ６部において、外部端子ＬＤに接触させるプローブピンＰＡａ，ＰＡｂは、外部端子ＬＤの長辺方向に沿って配置する。外部端子ＬＤは平面視において長方形状であり、また角が丸く形成されている。そのため、例えば、図８（ｂ）に示すように、プローブピンＰＡａ，ＰＡｂを外部端子ＬＤ１ｅの長辺方向に対して回転させた配置Ｐ１０２にした場合は、プローブピンＰＡａ，ＰＡｂを外部端子ＬＤ１ｅの長辺方向に沿って配置した場合に比べて、外部端子ＬＤ１ｅにプローブピンＰＡａ，ＰＡｂが接触する可能性が低下する。そのため、隣接する他の外部端子ＬＤにプローブピンＰＡを接触させないＥ１部〜Ｅ６部においては、プローブピンＰＡａ，ＰＡｂを外部端子ＬＤ１ｅの長辺方向に沿って配置することで、外部端子ＬＤにプローブピンＰＡが接触する確率を高めることができる。
【０１４９】
以上より、本実施の形態では、ケルビンコンタクト法を適用する電気特性試験において、プローブピンＰＡの配置を外部端子ＬＤごとに変更することによって、プローブピンＰＡ同士の干渉を防止している。こうすることで、プローブピンＰＡ同士の干渉を防止するために、プローブピンＰＡの径を小さくする必要がない。そのため、外部端子ＬＤに対する接触荷重を確保することができ、外部端子ＬＤに対するプローブピンＰＡの安定した接触を得ることができる。その結果、半導体装置の信頼性を向上することができる。
【０１５０】
［変形例］
＜変形例１＞
変形例１のプローブピンＰＡ２について、図１６（ａ）〜図１６（ｄ）を用いて説明する。図１６（ａ）は、変形例１のプローブピンＰＡ２のコンタクト部を拡大して示す平面図、図１６（ｂ）は、図１６（ａ）に示すプローブピンＰＡ２のコンタクト部を拡大して示す正面図、図１６（ｃ）は、図１６（ａ）に示すプローブピンＰＡ２のコンタクト部を拡大して示す側面図である。図１６（ｄ）は、図７のＦ２部において、図１６（ａ）に示すプローブピンＰＡ２のコンタクト部ＰＡｃ２を外部端子ＬＤに接触させた状態を示す部分拡大平面図である。
【０１５１】
図１６（ａ）に示すように、変形例１のプローブピンＰＡ２のコンタクト部ＰＡｃ２には、突起（第２突起）Ｔ２ａ、突起（第３突起）Ｔ２ｂおよび突起（第１突起）Ｔ２ｃが形成されている。突起Ｔ２ａ，Ｔ２ｂは三角錐状に形成され、突起Ｔ２ｃは平面視において長方形状（または線状）に形成されている点は、上記実施の形態のプローブピンＰＡ１と同じである。
【０１５２】
一方、平面視において、突起Ｔ２ｃは、突起Ｔ２ａ，Ｔ２ｂを結ぶ直線上に位置している点が、変形例１と上記実施の形態との相違点である。変形例１のプローブピンＰＡ２のそれ以外の構成は、上記実施の形態のプローブピンＰＡ１の構成と同一であるため、繰り返しの説明を省略する。
【０１５３】
変形例１では上記実施の形態と同様に、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃのコンタクト部ＰＡｃ２の延在方向における高さ位置は同じである。すなわち、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ２との接続面Ｔｆ２からの高さｈ１は同一である。そのため、プローブピンＰＡ２のコンタクト部ＰＡｃ２が、外部端子ＬＤの短辺方向中央ＬＤｏからズレΔＸだけ移動した位置ＬＤｘに接触した場合においても、突起Ｔ２ｃが位置ＬＤｘにおいて封止部ＭＲに接触することなく、突起Ｔ２ｂを外部端子ＬＤに接触させることができる。そして、突起Ｔ２ｃが封止部ＭＲに食い込んで、封止部ＭＲにダメージを与えるということを防止できる。
【０１５４】
また、前述したように、突起Ｔ２ｃは、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃのうち、最も中央に位置するため、外部端子ＬＤに接触する確率が最も高い。この点、変形例１の突起Ｔ２ｃは平面視において長方形状（または線状）に形成されているため、突起Ｔ２ｃの摩耗を防止することができる。また、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ２との接続面Ｔｆ２からの高さｈ１は同一であるため、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃのうちいずれかの突起のみが過度に摩耗するということを防止できる。
【０１５５】
そして、突起Ｔ２ａ，Ｔ２ｂは、三角錐状に形成されているため、外部端子ＬＤへの刺さり込みやすさを確保し、プローブピンＰＡａ，ＰＡｂと外部端子ＬＤとの接触抵抗を低減させ、安定的に電気特性試験を行うことができる。
【０１５６】
変形例１は、突起Ｔ２ｃは、いずれも突起Ｔ２ａ，Ｔ２ｂを結ぶ直線上に位置している。ここで、前述のように、外部端子ＬＤの長辺方向に一対のプローブピンＰＡａ，ＰＡｂが並ぶように配置した場合には、外部端子ＬＤの短辺方向と突起Ｔ２ｃの長さ方向とが平行になる。そのため、プローブピンＰＡ２のコンタクト部ＰＡｃ２が、外部端子ＬＤの短辺方向中央ＬＤｏからズレた場合であっても、突起Ｔ２ｃが外部端子ＬＤに接触する確率が高くなる。この点で、変形例１のプローブピンＰＡ２は、上記実施の形態のプローブピンＰＡ１よりも有利である。
【０１５７】
なお、変形例１の突起Ｔ２ａ，Ｔ２ｂは、突起Ｔ２ｃからそれぞれ距離Ｌ４を置いて形成されている。突起Ｔ２ａと突起Ｔ２ｃとの間には溝Ｔｄ２ａが形成され、突起Ｔ２ｂと突起Ｔ２ｃとの間にはＶ字状の溝Ｔｄ２ｂが形成されている。突起Ｔ２ｃは、平面視において、幅Ｌ３および長さｗ２を有する長方形状に形成されている。すなわち、突起Ｔ２ｃは面取りされており、その面取り部が長方形状に形成されている。なお、突起Ｔ２ｃの幅Ｌ３は０でもよく、この場合、突起Ｔ２ｃは、平面視において、長さｗ２を有する線状に形成される。すなわち、この際、突起Ｔ２ｃの先端は尖っている。また、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃの、溝Ｔｄ２ａ，Ｔｄ２ｂの底部からの高さｈ２は同一である。また、突起Ｔ２ａ（突起Ｔ２ｂ）と突起Ｔ２ｃとの距離Ｌ４は、例えば４０〜４５μｍである。突起Ｔ２ｃの長さｗ２は、例えば１０〜２０μｍ程度であり、突起Ｔ２ｃの幅Ｌ３は、例えば０〜１０μｍである。
【０１５８】
次に、図１６（ｄ）に示すように、変形例１のプローブピンＰＡ２（ＰＡａ，ＰＡｂ）を、配置Ｐ５でもって、Ｆ２部に含まれる外部端子ＬＤ２ｂｆに接触させると、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃが外部端子ＬＤ２ｂｆに食い込んで、プローブ痕Ｍ２ａ，Ｍ２ｂ，Ｍ２ｃが形成される。
【０１５９】
突起Ｔ２ａ，Ｔ２ｂは三角錐状に形成されている一方で、突起Ｔ２ｃは、平面視において、長方形状（または線状）に形成されている。そのため、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃの形状に対応したプローブ痕Ｍ２ａ，Ｍ２ｂ，Ｍ２ｃがそれぞれ形成される。特に、外部端子ＬＤに対する突起Ｔ２ｃの接触面積は、外部端子ＬＤに対する突起Ｔ２ａ，Ｔ２ｂの接触面積よりも大きい。
【０１６０】
そして、平面視において、突起Ｔ２ｃは、突起Ｔ２ａと突起Ｔ２ｂとを結ぶ直線上に位置している。そのため、プローブ痕Ｍ２ｃは、プローブ痕Ｍ２ａ，Ｍ２ｂを結ぶ直線上に形成される。
【０１６１】
また、平面視において、突起Ｔ２ａ，Ｔ２ｂは、コンタクト部ＰＡｃ２の外周縁上に位置している。そのため、プローブ痕Ｍ２ａ，Ｍ２ｂは、コンタクト部ＰＡｃ２の外周縁が描く円弧上に形成される。
【０１６２】
また、一対のプローブピンＰＡａ，ＰＡｂの配置Ｐ５は、外部端子ＬＤ２ｂｆのＣ面取りがされている方向と平行になるように回転している。そのため、プローブピンＰＡａの突起Ｔ２ｃの長辺方向、および、プローブピンＰＡｂの突起Ｔ２ｃの長辺方向がそれぞれ外部端子ＬＤ２ｂｆのＣ面取りがされている方向と直交している。
【０１６３】
また、突起Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ２との接続面Ｔｆ２からの距離（高さ）は同一である。そのため、プローブ痕Ｍ２ａ，Ｍ２ｂ，Ｍ２ｃの底部の、外部端子ＬＤ２ｂｆの表面からの深さは、同一である。
【０１６４】
＜変形例２＞
変形例２のプローブピンＰＡ３について、図１７（ａ）〜図１７（ｄ）を用いて説明する。図１７（ａ）は、変形例２のプローブピンＰＡ３のコンタクト部を拡大して示す平面図、図１７（ｂ）は、図１７（ａ）に示すプローブピンＰＡ３のコンタクト部を拡大して示す正面図、図１７（ｃ）は、図１７（ａ）に示すプローブピンＰＡ３のコンタクト部を拡大して示す側面図である。図１７（ｄ）は、図７のＦ２部において、図１７（ａ）に示すプローブピンＰＡ３のコンタクト部ＰＡｃ３を外部端子ＬＤに接触させた状態を示す部分拡大平面図である。
【０１６５】
図１７（ａ）に示すように、変形例２のプローブピンＰＡ３のコンタクト部ＰＡｃ３には、突起（第２突起）Ｔ３ａ、突起（第３突起）Ｔ３ｂおよび突起（第１突起）Ｔ３ｃが形成されている。突起Ｔ３ａ，Ｔ３ｂが、平面視において長方形状（または線状）に形成されている点が、上記実施の形態のプローブピンＰＡ１との相違点である。そして、突起Ｔ３ａ，Ｔ３ｂの長さは、突起Ｔ３ｃの長さよりも短い。すなわち、外部端子ＬＤに対する突起Ｔ３ｃの接触面積は、外部端子ＬＤに対する突起Ｔ３ａ，Ｔ３ｂの接触面積よりも大きい。変形例２のプローブピンＰＡ３のそれ以外の構成は、上記実施の形態のプローブピンＰＡ１の構成と同一であるため、繰り返しの説明を省略する。
【０１６６】
変形例２では上記実施の形態と同様に、突起Ｔ３ａ，Ｔ３ｂ，Ｔ３ｃのコンタクト部ＰＡｃ３の延在方向における高さ位置は同じである。すなわち、突起Ｔ３ａ，Ｔ３ｂ，Ｔ３ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ３との接続面Ｔｆ２からの高さｈ１は同一である。そのため、プローブピンＰＡ３のコンタクト部ＰＡｃ３が、外部端子ＬＤの短辺方向中央ＬＤｏからズレΔＸだけ移動した位置ＬＤｘに接触した場合においても、突起Ｔ３ｃが位置ＬＤｘにおいて封止部ＭＲに接触することなく、突起Ｔ３ｂを外部端子ＬＤに接触させることができる。そして、突起Ｔ３ｃが封止部ＭＲに食い込んで、封止部ＭＲにダメージを与えるということを防止できる。
【０１６７】
また、前述したように、突起Ｔ３ｃは、突起Ｔ３ａ，Ｔ３ｂ，Ｔ３ｃのうち、最も中央に位置しているため、外部端子ＬＤに接触する確率が最も高い。この点、変形例２の突起Ｔ３ｃは長方形状（線状）に形成されているため、突起Ｔ３ｃの摩耗を防止することができる。また、突起Ｔ３ａ，Ｔ３ｂ，Ｔ３ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ３との接続面Ｔｆ２からの高さｈ１は同一であるため、突起Ｔ３ａ，Ｔ３ｂ，Ｔ３ｃのうちいずれかの突起のみが過度に摩耗するということを防止できる。
【０１６８】
そして、変形例２の突起Ｔ３ａ，Ｔ３ｂは、長方形状（または線状）に形成され、突起Ｔ３ａ，Ｔ３ｂの長さは、突起Ｔ３ｃの長さよりも短い。そのため、突起Ｔ３ａ，Ｔ３ｂは突起Ｔ３ｃよりも外部端子ＬＤに刺さり込みやすく、外部端子ＬＤへの刺さり込みやすさを確保し、プローブピンＰＡａ，ＰＡｂと外部端子ＬＤとの接触抵抗を低減させ、安定的に電気特性試験を行うことができる。さらに、突起Ｔ３ａ，Ｔ３ｂは、長方形状（または線状）に形成されているため、突起Ｔ３ａ，Ｔ３ｂの摩耗を防止することができる。この点で、変形例２のプローブピンＰＡ３は、上記実施の形態のプローブピンＰＡ１よりも有利である。
【０１６９】
一方、突起Ｔ３ａ，Ｔ３ｂが三角錐状に形成されている上記実施の形態の方が、変形例２よりも外部端子ＬＤへの刺さり込みやすさの点で有利である。
【０１７０】
また、外部端子ＬＤに対して安定した接触を得るという観点からは、突起Ｔ３ａ，Ｔ３ｂは、平面視において線状に形成されている方が、外部端子ＬＤに刺さりやすく好ましい。一方、突起Ｔ３ａ，Ｔ３ｂの耐摩耗性を確保するという観点からは、突起Ｔ３ａ，Ｔ３ｂは、平面視において長方形状に形成されている方が、外部端子ＬＤに面で接触できるため好ましい。
【０１７１】
なお、変形例２の突起Ｔ３ａと突起Ｔ３ｃとの間には溝Ｔｄ３ａが形成され、突起Ｔ３ｂと突起Ｔ３ｃとの間にはＶ字状の溝Ｔｄ３ｂが形成されている。また、突起Ｔ３ａ，Ｔ３ｂ，Ｔ３ｃの、溝Ｔｄ３ａ，Ｔｄ３ｂの底部からの高さｈ２は同一である。また、突起Ｔ３ａ，Ｔ３ｂは、幅ｗ３および長さＬ５を有する長方形状に形成されるが、突起Ｔ３ａ，Ｔ３ｂの幅ｗ３が０のときは、突起Ｔ３ａ，Ｔ３ｂは、平面視において、長さＬ５を有する線状に形成される。また、突起Ｔ３ａ，Ｔ３ｂの長さＬ５は、例えば０〜５μｍ程度である。突起Ｔ３ａ，Ｔ３ｂの長さＬ５が０のときは、上記実施の形態１の突起Ｔ１ａ，Ｔ１ｂに一致する。
【０１７２】
（実施の形態２）
［実施の形態２の半導体装置の構成について］
上記実施の形態１では、試験対象となる半導体装置の例として、ＱＦＮ型の半導体装置ＳＤ１を取り上げて説明したが、試験対象となる半導体装置のパッケージ態様はこれに限定されない。そこで、実施の形態２として、図１８〜図１９に示すように、ＱＦＰ（Quad Flat Package）型の半導体装置ＳＤ２に適用した場合を例に説明する。
【０１７３】
図１８は、実施の形態２の半導体装置ＳＤ２の内部構造の概要を示す透視平面図、図１９は図１８に示す半導体装置ＳＤ２を図１８のＡ−Ａ線に沿って切断した構造を示す断面図である。なお、図１８では、半導体装置ＳＤ２の内部の平面的配置を示すため、封止部ＭＲの外縁の輪郭を二点鎖線で示し、封止部ＭＲを透視した状態で示している。
【０１７４】
図１８および図１９に示す実施の形態２の半導体装置ＳＤ２は、半導体チップＣＰが封止部（封止樹脂）ＭＲの内部に埋め込まれた半導体パッケージである。半導体装置ＳＤ２は、半導体チップＣＰと、複数のワイヤ（導電性部材）ＢＷと、複数のリード（外部端子）ＬＤと、封止部ＭＲと、を有している。
【０１７５】
封止部ＭＲは、４つの辺を有する略四角形の平面形状を有し、各辺において、辺に直交する方向に延在するように複数本のリードＬＤが封止部ＭＲから突出している。封止部ＭＲの中央部分には、半導体チップＣＰが配置されている。
【０１７６】
半導体チップＣＰは、表面（主面）ＣＰａと、表面ＣＰａの反対側に位置する裏面（主面）ＣＰｂと、表面ＣＰａ上に形成された複数のパッド電極（チップ電極、端子）ＰＤと、を有している。図示しないが、半導体チップＣＰの表面ＣＰａ側には、例えばトランジスタやダイオードなどの複数の半導体素子が形成され、この半導体素子は表面ＣＰａに形成された複数のパッド電極ＰＤと電気的に接続されている。
【０１７７】
図１８に示すように、半導体チップＣＰは、複数の吊りリードＴＬにより支持されるダイパッド（チップ搭載部）ＤＰ上に接合材ＢＤ（図１９参照）を介して搭載（固着）され、半導体チップＣＰの複数のパッド電極ＰＤは、ワイヤＢＷを介して外部端子である複数のリードＬＤとそれぞれ電気的に接続されている。リードＬＤは、例えば銅からなる。ワイヤＢＷは、例えば金または銅からなる。
【０１７８】
また、半導体チップＣＰおよび複数のワイヤＢＷは、封止部ＭＲにより樹脂封止される。封止部ＭＲは、図１９に示すように上面（面）ＭＲａ、上面ＭＲａの反対側に位置する下面（面）ＭＲｂ、および上面ＭＲａと下面ＭＲｂの間に位置する側面ＭＲｃを有している。封止部ＭＲは、例えば熱硬化性樹脂に、シリカなどのフィラー材を添加した絶縁物である。
【０１７９】
また、複数のリードＬＤは、それぞれ一部が封止部ＭＲの内部に封止され、それ以外が露出している。封止部ＭＲの内部に位置する部分をインナーリード部ＩＬ、封止部ＭＲの外部に位置する部分をアウターリード部ＯＬとして区別する。このアウターリード部ＯＬは、半導体装置ＳＤ２の外部端子となる。図１９に示すように、アウターリード部ＯＬは、ガルウイング形状を有している。アウターリード部ＯＬの表面には、はんだ膜ＳＦ２が形成されている。
【０１８０】
このはんだ膜ＳＦ２は外装めっき膜と呼ばれ、はんだ膜ＳＦ２をアウターリード部（外部端子）ＯＬの表面に形成しておくことで、半導体装置ＳＤ２を実装基板に実装する際に、導電性接合材であるはんだに対する外部端子の濡れ性を向上させることができる。はんだ膜ＳＦ２は、前述の鉛フリーはんだからなり、例えばスズ（Ｓｎ）のみ、スズ−ビスマス（Ｓｎ−Ｂｉ）、スズ−銅（Ｓｎ−Ｃｕ）、またはスズ−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。
【０１８１】
［実施の形態２の半導体装置の製造工程について］
次に、実施の形態２の半導体装置ＳＤ２の製造工程について、説明する。以下では、上記実施の形態１の半導体装置ＳＤ１の製造工程との相違点のみ説明し、繰り返しの説明は省略する。
【０１８２】
実施の形態２の半導体装置ＳＤ２の製造工程は、１．基材準備工程（Ｓ２１）、２．半導体チップ搭載工程（Ｓ２２）、３．電気的接続工程（Ｓ２３）、４．封止工程（Ｓ２４）、５．めっき工程（Ｓ２５）、６．リードカット工程（Ｓ２６）、７．個片化工程（Ｓ２７）、８．電気特性試験工程（Ｓ２８）を含む。このうち、基材準備工程（Ｓ２１）、半導体チップ搭載工程（Ｓ２２）、電気的接続工程（Ｓ２３）、封止工程（Ｓ２４）、個片化工程（Ｓ２７）は、図４に示した上記実施の形態１の半導体装置ＳＤ１の製造工程の、基材準備工程（Ｓ１１）、半導体チップ搭載工程（Ｓ１２）、電気的接続工程（Ｓ１３）、封止工程（Ｓ１４）、個片化工程（Ｓ１７）とほぼ同じであるため、説明は省略する。
【０１８３】
めっき工程（Ｓ２５）では、図１９に示すリードＬＤの表面にはんだからなる金属膜（めっき膜）を形成する。実施の形態２では、例えば、リードＬＤをめっき溶液に浸し、封止部ＭＲから露出したリードＬＤ（アウターリード部ＯＬに相当）の表面に、図１９に示す金属膜（はんだめっき膜）ＳＦ２を形成する。
【０１８４】
はんだ膜ＳＦ２は前述のように実装基板に実装する際に、導電性接合材であるはんだに対する外部端子の濡れ性を向上させる観点から形成するが、リードＬＤを構成する金属で形成された基材部（下地部）の表面がはんだ膜ＳＦ２に覆われていれば、はんだ膜ＳＦ２の厚さは薄くても良い。実施の形態２では、はんだ膜ＳＦ２の厚さはアウターリード部ＯＬよりも薄く、例えば１０μｍ〜２０μｍ程度である。以上がめっき工程（Ｓ２５）である。
【０１８５】
リードカット工程（リード成形工程）（Ｓ２６）では、半導体チップＣＰを搭載する基材であるリードフレームの、アウターリード部ＯＬの端部を切断する。本工程の切断方法は特に限定されないが、例えば、リードフレームの下面側にパンチ（切断刃）を、上面側にはダイ（支持治具）をそれぞれ配置してプレス加工することで切断する。
【０１８６】
また、図１９に示すように、実施の形態２のリードＬＤは、アウターリード部ＯＬのそれぞれをガルウイング状に成形する。リードＬＤのアウターリード部ＯＬを成形する方法は特に限定されないが、例えば成形用のパンチとダイを用いてプレス加工することで成形することができる。以上がリードカット工程（Ｓ２６）である。
【０１８７】
以下、電気特性試験工程（Ｓ２８）について、詳細に説明する。
【０１８８】
＜実施の形態２の電気特性試験工程＞
図２０（ａ）は、実施の形態２の半導体装置ＳＤ２に試験装置のプローブピンを接触させる領域を拡大して示す要部断面図である。
【０１８９】
図２０（ａ）に示すように、実施の形態２では、試験装置のソケット上に半導体装置ＳＤ２を配置した後、プローブピンＰＡを封止部ＭＲから外方へ突出するアウターリード部ＯＬに向かって押し付ける。実施の形態２においてもケルビンコンタクト法を適用するため、２個のプローブピンＰＡａ，ＰＡｂをアウターリード部ＯＬの長さ方向に沿って配置している。
【０１９０】
これにより、プローブピンＰＡのコンタクト部ＰＡｃがアウターリード部ＯＬに接触する。特に、実施の形態２の半導体装置ＳＤ２は、アウターリード部ＯＬの表面にはんだ膜ＳＦ２が形成されているので、プローブピンＰＡのコンタクト部ＰＡｃは、はんだ膜ＳＦ２に接触する。
【０１９１】
この際、プローブピンＰＡとアウターリード部ＯＬとの接触抵抗を低減させ、安定的に電気特性試験を行うため、プローブピンＰＡとアウターリード部ＯＬとの接触荷重は、例えば、実施の形態２では、２０ｇｆ（約０．２Ｎ）〜５０ｇｆ（約０．５Ｎ）程度とし、プローブピンＰＡのコンタクト部ＰＡｃがはんだ膜ＳＦ２またはアウターリード部ＯＬに食い込んだ状態とするのが好適である。
【０１９２】
そして、外部のテスト回路（図示せず）から所定の電気信号が半導体装置ＳＤ２に対して送信されて電気特性試験が行われる。試験中は、プローブピンＰＡを介して半導体装置ＳＤ２に通電し、かつ、半導体装置ＳＤ２から流れる信号電流などを計測することで、回路中に断線がない事や所定の（許容範囲内の）電気的特性を備えている事を確認する。また電気特性試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。良品、不良品の仕分けは、例えば、ソケットから取り出す際に良品と不良品を異なる搬送先に搬送することで行う。
【０１９３】
ここで、実施の形態２におけるプローブ痕について説明する。図２０（ｂ）は、図２０（ａ）に示す実施の形態２の半導体装置ＳＤ２のアウターリード部ＯＬに、上記実施の形態１のプローブピンＰＡ１のコンタクト部ＰＡｃ１を接触させた状態を示す部分拡大平面図である。
【０１９４】
図２０（ｂ）に示すように、上記実施の形態１のプローブピンＰＡ１（ＰＡａ，ＰＡｂ）を、実施の形態２の半導体装置ＳＤ２のアウターリード部ＯＬに接触させると、図９（ａ）〜図９（ｄ）に示す突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃがアウターリード部ＯＬに食い込んで、プローブ痕Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃが形成される。前述の図９（ａ）および図９（ｂ）に示すように、突起Ｔ１ａ，Ｔ１ｂは三角錐状に形成されている一方で、突起Ｔ１ｃは、長方形状（または線状）に形成されている。そのため、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの形状に対応したプローブ痕Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃがそれぞれ形成される（図２０（ｂ）参照）。特に、アウターリード部ＯＬに対する突起Ｔ１ｃの接触面積は、アウターリード部ＯＬに対する突起Ｔ１ａ，Ｔ１ｂの接触面積よりも大きい。
【０１９５】
そして、平面視において、突起Ｔ１ｃの、コンタクト部ＰＡｃ１の中心Ｏ側は、突起Ｔ１ａと突起Ｔ１ｂとを結ぶ直線上に位置している。そのため、プローブ痕Ｍ１ｃの、コンタクト部ＰＡｃ１の中心Ｏ側端部は、プローブ痕Ｍ１ａ，Ｍ１ｂの、コンタクト部ＰＡｃ１の中心Ｏ側端部と同一直線上に形成される。
【０１９６】
また、平面視において、突起Ｔ１ｃの、コンタクト部ＰＡｃ１の外周側は、突起Ｔ１ａ，Ｔ１ｂとともにコンタクト部ＰＡｃ１の外周縁上に位置している。そのため、プローブ痕Ｍ１ｃの、コンタクト部ＰＡｃ１の外周側端部は、プローブ痕Ｍ１ａ，Ｍ１ｂの、コンタクト部ＰＡｃ１の外周側端部とともに、コンタクト部ＰＡｃ１の外周縁が描く円弧上に形成される。
【０１９７】
また、一対のプローブピンＰＡａ，ＰＡｂは、アウターリード部ＯＬの長さ方向と平行である。そのため、プローブピンＰＡａの突起Ｔ１ｃの長辺方向、および、プローブピンＰＡｂの突起Ｔ１ｃの長辺方向がそれぞれアウターリード部ＯＬの長さ方向と平行である。
【０１９８】
また、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの距離（高さ）は同一である。そのため、プローブ痕Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃの底部の、アウターリード部ＯＬの表面からの深さは、ほぼ同一である。
【０１９９】
実施の形態２では、上記実施の形態１と同様に、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃのコンタクト部ＰＡｃ１の延在方向における高さ位置は同じである。すなわち、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの高さｈ１は同一である。そのため、プローブピンＰＡ１のコンタクト部ＰＡｃ１が、アウターリード部ＯＬの短辺方向中央からズレた位置に接触した場合においても、安定した接触を得ることができる。
【０２００】
また、前述したように、突起Ｔ１ｃは、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃのうち、最も中央に位置するため、アウターリード部ＯＬに接触する確率が最も高い。この点、突起Ｔ１ｃは平面視において長方形状（または線状）に形成されているため、突起Ｔ１ｃの摩耗を防止することができる。また、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの、プランジャ部ＰＡｐ１の本体部ＰＡｔ１とコンタクト部ＰＡｃ１との接続面Ｔｆ２からの高さｈ１は同一であるため、突起Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃのうちいずれかの突起のみが過度に摩耗するということを防止できる。
【０２０１】
そして、突起Ｔ１ａ，Ｔ１ｂは、三角錐状に形成されているため、アウターリード部ＯＬへの刺さり込みやすさを確保し、プローブピンＰＡａ，ＰＡｂとアウターリード部ＯＬとの接触抵抗を低減させ、安定的に電気特性試験を行うことができる。
【０２０２】
なお、ここでは、電気特性試験工程（Ｓ２８）に上記実施の形態１のプローブピンＰＡ１を用いる場合を例に説明したが、変形例１のプローブピンＰＡ２または変形例２のプローブピンＰＡ３を採用することもできる。
【０２０３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２０４】
その他、実施の形態に記載された内容に対応するもの或いはその一部を以下に記載する。
【０２０５】
［付記１］
（ａ）半導体チップを備え、かつ前記半導体チップに形成された半導体集積回路に電気的に接続された複数の外部端子が設けられた半導体装置を準備する工程と、
（ｂ）前記（ａ）工程の後、前記半導体集積回路の電気特性試験を行う工程と、
を有し、
前記（ｂ）工程は、前記複数の外部端子に含まれる１個の外部端子に対して２個のプローブピンを接触させるケルビンコンタクト法を用いた電気特性試験を含み、
前記複数の外部端子は、第１端子を含み、
前記第１端子は、平面視において矩形状に形成され、
平面視において、前記第１端子に接触させる２個のプローブピンの隣接方向は、前記第１端子の第１辺方向に対して第１の角度で回転している、半導体装置の製造方法。
【０２０６】
［付記２］
付記１記載の半導体装置の製造方法において、
前記複数の外部端子は、第２端子をさらに含み、
平面視において、前記第１端子および前記第２端子は、それぞれ、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第１端子と前記第２端子とは、前記第１端子および前記第２端子の短辺方向において互いに隣接しており、
平面視において、前記第１端子に接触させる２個のプローブピンの隣接方向は、前記第１端子の長辺方向に対して前記第１の角度で回転しており、
平面視において、前記第２端子に接触させる２個のプローブピンの隣接方向は、前記第２端子の長辺方向に対して第２の角度で回転しており、
前記第１の角度の回転方向と前記第２の角度の回転方向とは逆である、半導体装置の製造方法。
【０２０７】
［付記３］
付記２記載の半導体装置の製造方法において、
前記複数の外部端子は、第３端子をさらに含み、
平面視において、前記第３端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第１端子と前記第３端子とは、前記第１端子および前記第３端子の長辺方向において互いに隣接しており、
平面視において、前記第３端子に接触させる２個のプローブピンの隣接方向は、前記第１端子に接触させる２個のプローブピンの隣接方向と平行である、半導体装置の製造方法。
【０２０８】
［付記４］
付記１記載の半導体装置の製造方法において、
前記複数の外部端子は、第４端子をさらに含み、
平面視において、前記第４端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
平面視において、前記第４端子に接触させる２個のプローブピンの隣接方向は、前記第４端子の長辺方向に対して平行であり、
前記第１端子と前記第４端子とは、前記第１端子および前記第４端子の短辺方向において互いに隣接していない、半導体装置の製造方法。
【０２０９】
［付記５］
付記１記載の半導体装置の製造方法において、
前記複数の外部端子は、第５端子および第６端子をさらに含み、
平面視において、前記第５端子および前記第６端子は、それぞれ、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
平面視において、前記第５端子に接触させる２個のプローブピンの隣接方向は、前記第５端子の長辺方向に対して平行であり、
平面視において、前記第６端子に接触させる２個のプローブピンの隣接方向は、前記第６端子の長辺方向に対して平行であり、
前記第５端子と前記第６端子とは、前記第５端子および前記第６端子の長辺方向において互いに隣接し、前記第５端子および前記第６端子の短辺方向において互いに隣接していない、半導体装置の製造方法。
【０２１０】
［付記６］
付記１記載の半導体装置の製造方法において、
前記複数の外部端子は、第７端子をさらに含み、
平面視において、前記第７端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第７端子は、長辺方向に対して第３の角度で面取りされた角部を有し、
前記第７端子に接触させる２個のプローブピンの隣接方向は、前記角部と平行である、半導体装置の製造方法。
【符号の説明】
【０２１１】
ＢＤ  接合材
ＢＷ  ワイヤ
ＣＰ  半導体チップ
ＣＰａ  表面（主面）
ＣＰｂ  裏面（主面）
ＤＰ  ダイパッド
ＩＬ  インナーリード部
ＬＤ，ＬＤ１，ＬＤ１ａ，ＬＤ１ａｆ，ＬＤ１ｂ，ＬＤ１ｂｆ，ＬＤ１ｃ，ＬＤ１ｄ，ＬＤ１ｄ２，ＬＤ１ｅ，ＬＤ２，ＬＤ２ａ，ＬＤ２ａｆ，ＬＤ２ｂ，ＬＤ２ｂｆ，ＬＤ２ｃ，ＬＤ２ｄ，ＬＤ２ｄ０，ＬＤ２ｄ１，ＬＤ２ｅ，ＬＤ２ｆ  外部端子
ＬＦ  リードフレーム
Ｍ１０１  プローブ痕
Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃ  プローブ痕
Ｍ２ａ，Ｍ２ｂ，Ｍ２ｃ  プローブ痕
Ｍａ，Ｍｂ  電極
ＭＲ  封止部
ＯＬ  アウターリード部
ＰＡ，ＰＡ１，ＰＡ１０１，ＰＡ１０２，ＰＡ２，ＰＡ３，ＰＡａ，ＰＡｂ  プローブピン
ＰＡｃ，ＰＡｃ１，ＰＡｃ１０１，ＰＡｃ１０２，ＰＡｃ２，ＰＡｃ３  コンタクト部
ＰＡｐ１，ＰＡｐ２  プランジャ部
ＰＡｓ  ばね
ＰＡｔ１  本体部
ＰＤ  パッド電極
ＳＤ１，ＳＤ２  半導体装置
ＳＦ２  はんだ膜
Ｔ１０２ａ，Ｔ１０２ｂ，Ｔ１０２ｃ  突起
Ｔ１ａ，Ｔ２ａ，Ｔ３ａ  突起（第２突起）
Ｔ１ｂ，Ｔ２ｂ，Ｔ３ｂ  突起（第３突起）
Ｔ１ｃ，Ｔ２ｃ，Ｔ３ｃ  突起（第１突起）
ＴＢ  テスト基板
Ｔｄ１０２ａ，Ｔｄ１０２ｂ  溝
Ｔｄａ，Ｔｄ２ａ，Ｔｄ３ａ  溝（第１溝）
Ｔｄｂ，Ｔｄ２ｂ，Ｔｄ３ｂ  溝（第２溝）
Ｔｆ１  傾斜面
Ｔｆ２  接続面
Ｔｆ３  水平面
ＴＧ  プローブガイド
ＴＬ，ＴＬ１  吊りリード
ＴＳ  試験装置
【図１】
2019113418.tif 000003
【図２】
2019113418.tif 000004
【図３】
2019113418.tif 000005
【図４】
2019113418.tif 000006
【図５】
2019113418.tif 000007
【図６】
2019113418.tif 000008
【図７】
2019113418.tif 000009
【図８】
2019113418.tif 000010
【図９】
2019113418.tif 000011
【図１０】
2019113418.tif 000012
【図１１】
2019113418.tif 000013
【図１２】
2019113418.tif 000014
【図１３】
2019113418.tif 000015
【図１４】
2019113418.tif 000016
【図１５】
2019113418.tif 000017
【図１６】
2019113418.tif 000018
【図１７】
2019113418.tif 000019
【図１８】
2019113418.tif 000020
【図１９】
2019113418.tif 000021
【図２０】
2019113418.tif 000022