(57)【要約】【課題】高温環境下でも接合強度が安定で信頼性の高い半導体基板構造体及びこの半導体基板構造体を備えるパワー半導体装置を提供する。【解決手段】半導体基板構造体１は、基板１０ＳＢと、基板１０ＳＢ上に配置された表面粗さ改善層１６Ｒと、基板１０ＳＢと表面粗さ改善層１６Ｒを介して常温接合若しくは拡散接合される単結晶体１２とを備える。表面粗さ改善層１６Ｒは、基板１０ＳＢと同種の材料を備えていても良く、単結晶体１２は、表面粗さ改善層１６Ｒと同種の材料を備えていても良い。【選択図】図５
2019210162.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された表面粗さ改善層と、
前記基板と前記表面粗さ改善層を介して常温接合される単結晶体と
を備える、半導体基板構造体。
【請求項２】
基板と、
前記基板上に配置された表面粗さ改善層と、
前記基板と前記表面粗さ改善層を介して拡散接合される単結晶体と
を備える、半導体基板構造体。
【請求項３】
前記単結晶体は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類を含む、請求項１または２に記載の半導体基板構造体。
【請求項４】
前記単結晶体は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類を含む、請求項１または２に記載の半導体基板構造体。
【請求項５】
前記基板は、焼結体、ＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、及びグラファイトの群から選ばれる少なくとも１種類もしくは複数種類を含む、請求項１〜４のいずれか１項に記載の半導体基板構造体。
【請求項６】
前記焼結体は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類の焼結体を含む、請求項５に記載の半導体基板構造体。
【請求項７】
前記焼結体は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類の焼結体を含む、請求項５に記載の半導体基板構造体。
【請求項８】
前記表面粗さ改善層は、化学的気相成長法で形成した膜を備える、請求項１〜７のいずれか１項に記載の半導体基板構造体。
【請求項９】
前記表面粗さ改善層は、ゾルゲル法若しくはディップ法で形成した膜を備える、請求項１〜７のいずれか１項に記載の半導体基板構造体。
【請求項１０】
前記表面粗さ改善層は、前記基板と同種の材料を備える、請求項１〜９のいずれか１項に記載の半導体基板構造体。
【請求項１１】
前記単結晶体は、前記表面粗さ改善層と同種の材料を備える、請求項１〜１０のいずれか１項に記載の半導体基板構造体。
【請求項１２】
前記表面粗さ改善層は、金属層を備える、請求項１〜７のいずれか１項に記載の半導体基板構造体。
【請求項１３】
前記金属層は、Ａｌ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、及びＡｕの群から選ばれる少なくとも１種類もしくは複数種類を含む、請求項１２に記載の半導体基板構造体。
【請求項１４】
前記表面粗さ改善層は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類のアモルファスを含む、請求項１〜７のいずれか１項に記載の半導体基板構造体。
【請求項１５】
前記表面粗さ改善層は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類のアモルファスを含む、請求項１〜７のいずれか１項に記載の半導体基板構造体。
【請求項１６】
前記表面粗さ改善層の厚さは、１ｎｍ以上を備える、請求項１〜１５のいずれか１項に記載の半導体基板構造体。
【請求項１７】
請求項１〜１６のいずれか１項に記載の半導体基板構造体を備える、パワー半導体装置。
【請求項１８】
前記パワー半導体装置は、ＳｉＣショットキーバリアダイオード、ＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣバイポーラトランジスタ、ＳｉＣダイオード、ＳｉＣサイリスタ、及びＳｉＣ絶縁ゲートバイポーラトランジスタの群から選ばれる少なくとも１種類もしくは複数種類を備える、請求項１７に記載のパワー半導体装置。
【請求項１９】
基板と、
前記基板上に配置された表面粗さ改善層と、
前記基板と前記表面粗さ改善層を介して常温接合若しくは拡散接合される単結晶体と、
前記基板と前記単結晶体との接合面に対向する前記基板表面に配置される第１金属電極と
を備える、パワー半導体装置。
【請求項２０】
前記基板と前記単結晶体との接合面に対向する前記単結晶体表面に配置される第２金属電極を更に備える、請求項１９に記載のパワー半導体装置。
【請求項２１】
基板と、
前記基板上に配置された表面粗さ改善層と、
前記基板と前記表面粗さ改善層を介して常温接合若しくは拡散接合される単結晶体と、
前記基板と前記単結晶体との接合面に対向する前記単結晶体表面に配置される第２金属電極と
を備える、パワー半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施の形態は、半導体基板構造体及びパワー半導体装置に関する。
【背景技術】
【０００２】
近年、Ｓｉ半導体やＧａＡｓ半導体に比べてバンドギャップエネルギーが広く、高電界耐圧性能を有するため、高耐圧化、大電流化、低オン抵抗化、高効率化、低消費電力化、高速スイッチング等を実現できるシリコンカーバイド（ＳｉＣ：Silicon Carbide:炭化ケイ素）半導体が注目されている。ＳｉＣは、その低消費電力性能のために炭酸ガス（ＣＯ2）の発生を削減可能であることから、環境保護の点でも注目されている。
【０００３】
最近では、ＳｉＣデバイスは、例えば、空気調節装置（エアコン）、太陽光発電システム、自動車システムや列車・車両システム等数多くの応用分野に適用されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５６２８５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
単結晶ウェハと多孔質な支持基板の貼付けでは、支持基板の表面の凹部や内部の空洞の影響で支持基板の表面の平坦性を得ることが難しいため、十分な接合強度を得ることができない。そこで、単結晶ウェハと多孔質な支持基板の界面に接着剤や溶融材料を冷却固定化して研磨する方法が考案されている。しかし、接着剤が分解するような高温雰囲気下での接合は難しい。また、溶融材料として、安定な液相を形成することが難しい材料を採用することも難しい。
【０００６】
本実施の形態は、高温環境下でも接合強度が安定で信頼性の高い半導体基板構造体及びこの半導体基板構造体を備えるパワー半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本実施の形態の一態様によれば、基板と、前記基板上に配置された表面粗さ改善層と、前記基板と前記表面粗さ改善層を介して常温接合される単結晶体とを備える、半導体基板構造体。
【０００８】
本実施の形態の他の態様によれば、基板と、前記基板上に配置された表面粗さ改善層と、前記基板と前記表面粗さ改善層を介して拡散接合される単結晶体とを備える、半導体基板構造体が提供される。
【０００９】
本実施の形態の他の態様によれば、上記の半導体基板構造体を備える、パワー半導体装置が提供される。
【発明の効果】
【００１０】
本実施の形態によれば、高温環境下でも接合強度が安定で信頼性の高い半導体基板構造体及びこの半導体基板構造体を備えるパワー半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】基本技術に係る半導体基板構造体の説明であって、（ａ）単結晶体上に多結晶体を配置した構成の模式的断面構造図、（ｂ）単結晶体と多結晶体を接合した理想的な構成の模式的断面構造図。
【図２】本技術を適用した一実施の形態に係る半導体基板構造体の製造方法の説明図であって、ＳｉＣ多結晶体の模式的断面構造図。
【図３】本技術を適用した一実施の形態に係る半導体基板構造体の製造方法の説明図であって、ＳｉＣ多結晶体上に表面粗さ改善層を形成する一工程の模式的断面構造図。
【図４】本技術を適用した一実施の形態に係る半導体基板構造体の製造方法の説明図であって、ＳｉＣ多結晶体上に表面粗さ改善層を介してＳｉＣエピタキシャル成長層を接合する一工程の模式的断面構造図。
【図５】本技術を適用した一実施の形態に係る半導体基板構造体の模式的断面構造図。
【図６】（ａ）本技術を適用した一実施の形態に係る半導体基板構造体の別の模式的断面構造図、（ｂ）本技術を適用した一実施の形態に係る半導体基板構造体の更に別の模式的断面構造図。
【図７】（ａ）本技術を適用した一実施の形態に係る半導体基板構造体の更に別の模式的断面構造図、（ｂ）本技術を適用した一実施の形態に係る半導体基板構造体の更に別の模式的断面構造図。
【図８】本技術を適用した一実施の形態に係る半導体基板構造体の製造方法に適用可能な常温接合の説明であって、（ａ）汚染物で覆われている第１基板の模式図、（ｂ）汚染物で覆われている第２基板の模式図、（ｃ）汚染物で覆われている第１基板表面のエッチング工程の模式図、（ｄ）汚染物で覆われている第２基板表面のエッチング工程の模式図、（ｅ）清浄化された第１基板活性表面と清浄化された第２基板活性表面間に結合手が形成される工程の模式図、（ｆ）第１基板活性表面と第２基板活性表面が常温接合される工程の模式図。
【図９】本技術を適用した一実施の形態に係る半導体基板構造体の製造方法に適用可能な拡散接合法の説明図。
【図１０】本技術を適用した一実施の形態に係る半導体基板構造体の製造方法に適用可能な拡散接合法の説明であって、（ａ）基板上に接合材を配置した状態の模式図、（ｂ）図１０（ａ）の状態で、加圧・加熱工程を実施し、ボイドを有する拡散接合を形成した状態の模式図、（ｃ）更に加圧・加熱工程を実施し、ボイドフリーの拡散接合を形成した状態の模式図。
【図１１】本技術を適用した一実施の形態に係る半導体基板構造体の製造方法に適用可能な固相拡散接合法の説明であって、（ａ）基板上にインサート金属層を介して接合材を配置した状態の模式図、（ｂ）図１１（ａ）の状態で、加圧・加熱工程を実施し、固相拡散接合を形成した状態の模式図、（ｃ）更に加圧・加熱工程を実施し、固相拡散接合を形成した状態の模式図。
【図１２】セラミックスの結晶状態の説明図であって、（ａ）多結晶体の模式図、（ｂ）アモルファス非晶質固体の模式図。
【図１３】本技術を適用した一実施の形態に係る半導体基板構造体の多結晶体（ＳｉＣ焼結体）の製造装置の模式図。
【図１４】本技術を適用した一実施の形態に係る半導体基板構造体の模式的断面構造図。
【図１５】本技術を適用した一実施の形態に係る半導体基板構造体に適用可能なグラファイト基板の模式的鳥瞰構成図。
【図１６】本技術を適用した一実施の形態に係る半導体基板構造体に適用可能なグラファイト基板の一例であって、（ａ）ＸＹ配向のグラファイト基板の模式的鳥瞰構成図、（ｂ）ＸＺ配向のグラファイト基板の模式的鳥瞰構成図。
【図１７】本技術を適用した一実施の形態に係る半導体基板構造体を用いて作製したショットキーバリアダイオードの模式的断面構造図。
【図１８】本技術を適用した一実施の形態に係る半導体基板構造体を用いて作製したトレンチゲート型ＭＯＳＦＥＴの模式的断面構造図。
【図１９】本技術を適用した一実施の形態に係る半導体基板構造体を用いて作製したプレーナゲート型ＭＯＳＦＥＴの模式的断面構造図。
【図２０】（ａ）比較例に係る半導体基板構造体（ウェハ）の模式的鳥瞰構成図、（ｂ）本技術を適用した一実施の形態に係る半導体基板構造体（ウェハ）の模式的鳥瞰構成図。
【図２１】（ａ）本技術を適用した一実施の形態に係る半導体基板構造体のＳｉＣエピタキシャル基板に適用可能な４Ｈ−ＳｉＣ結晶のユニットセルの模式的鳥瞰構成図、（ｂ）４Ｈ−ＳｉＣ結晶の２層部分の模式的構成図、（ｃ）４Ｈ−ＳｉＣ結晶の４層部分の模式的構成図。
【図２２】図２１（ａ）に示す４Ｈ−ＳｉＣ結晶のユニットセルを（０００１）面の真上から見た模式的構成図。
【発明を実施するための形態】
【００１２】
次に、図面を参照して、本実施の形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置等を特定するものではない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１４】
基本技術に係る半導体基板構造体であって、単結晶体上に多結晶体を配置した構成の模式的断面構造は、図１（ａ）に示すように表される。また、単結晶体と多結晶体を接合した理想的な構成の模式的断面構造は、図１（ｂ）に示すように表される。
【００１５】
図１では、単結晶体は、ＳｉＣエピタキシャル成長層（ＳｉＣ−ｅｐｉ）１２、多結晶体は、ＳｉＣ焼結体（ＳｉＣＳＢ）１０ＳＢの例が示されている。ＳｉＣ多結晶体１０ＳＢは、複数のボイド１３と、複数のＳｉＣ多結晶グレイン１５を備える。ボイドの形状は、図１では、略円形を有する例が示されているが、この形状に限るものではなく、楕円形状他様々な形状を取り得る。
【００１６】
ＳｉＣ多結晶体１０ＳＢでは、図１（ａ）に示すように、表面の凹部や内部の空孔があるため、単結晶体と多結晶体を直接接合しても、表面粗さの低減が難しい。従って、図１（ｂ）に示すような理想的な半導体基板構造体を得ることが難しく、接合強度も低い。
【００１７】
本技術を適用した一実施の形態に係る半導体基板構造体の製造方法であって、ＳｉＣ多結晶体１０ＳＢの模式的断面構造は、図２に示すように表される。
【００１８】
ＳｉＣ多結晶体１０ＳＢ上に表面粗さ改善層１６Ｒを形成する一工程の模式的断面構造は、図３に示すように表される。
【００１９】
ＳｉＣ多結晶体１０ＳＢ上に表面粗さ改善層１６Ｒを介してＳｉＣエピタキシャル成長層１２を接合する一工程の模式的断面構造は、図４に示すように表される。
【００２０】
本技術を適用した一実施の形態に係る半導体基板構造体１の模式的断面構造は、図５に示すように表される。
【００２１】
本技術を適用した一実施の形態に係る半導体基板構造体の製造方法においては、ＳｉＣ焼結体１０ＳＢ表面を、例えば、化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）法で形成したＣＶＤ膜からなる表面粗さ改善層１６Ｒでキャップし、接合する面の表面粗さＲａを、例えば、１ｎｍ以下とする。表面粗さＲａを１ｎｍ以下とする技術としては、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）技術や機械的研磨（ＭＰ：Mechanical Polishing）技術を適用可能である。
【００２２】
図３に示すように、ＳｉＣ焼結体１０ＳＢ表面の凹部を表面粗さ改善層１６Ｒで埋め込み、更に、表面粗さ改善層１６Ｒの表面の研磨することによって、表面粗さ改善層１６Ｒ内部のボイド（空孔）１３が露出しない表面を形成可能である。
【００２３】
本技術を適用した一実施の形態に係る半導体基板構造体１は、図５に示すように、基板１０ＳＢと、基板１０ＳＢ上に配置された表面粗さ改善層１６Ｒと、表面粗さ改善層１６Ｒを介して基板１０ＳＢと常温接合される単結晶体１２とを備える。ここで、常温接合には、表面活性化接合、プラズマ活性化接合、及び原子拡散接合から選ばれる少なくとも１種類もしくは複数種類が含まれる。
【００２４】
また、基板１０ＳＢと単結晶体１２は、拡散接合されていても良い。
【００２５】
常温接合を利用する場合は、基板表面の表面粗さＲａを約１ｎｍ以下にする。その結果、組成が異なる表面粗さ改善層１６Ｒの厚さは、約１ｎｍ〜１０μｍ程度とする。
【００２６】
拡散接合を利用する際は、材料や接合温度により、基板表面の表面粗さは粗くても良い。原子拡散を利用するために原子拡散して組成勾配が異なる表面粗さ改善層１６Ｒの厚さは、約１ｎｍ〜１０μｍ程度である。
【００２７】
単結晶体１２は、単結晶ウェハ、エピタキシャル成長層であっても良い。
【００２８】
また、単結晶体１２は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【００２９】
また、単結晶体１２は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【００３０】
また、基板１０ＳＢは、焼結体、ＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、及びグラファイトの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。ここで、焼結体は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。また、焼結体は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。
【００３１】
表面粗さ改善層１６Ｒは、ＣＶＤ法で形成したＣＶＤ膜を備えていても良い。
【００３２】
また、表面粗さ改善層１６Ｒは、ゾルゲル(ＳＯＬ−ＧＥＬ)法若しくはディップ（ＤＩＰ）法で形成した膜を備えていても良い。
【００３３】
また、表面粗さ改善層１６Ｒは、基板１０ＳＢと同種の材料を備えていても良い。
【００３４】
また、単結晶体１２は、表面粗さ改善層１６Ｒと同種の材料を備えていても良い。
【００３５】
また、表面粗さ改善層１６Ｒは、金属層を備えていても良い。
【００３６】
ここで、金属層は、Ａｌ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、及びＡｕの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【００３７】
また、表面粗さ改善層１６Ｒは、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類のアモルファスを備えていても良い。
【００３８】
また、表面粗さ改善層１６Ｒは、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類のアモルファスを備えていても良い。
【００３９】
また、表面粗さ改善層１６Ｒの厚さは、１ｎｍ以上を備えていても良い。
【００４０】
本技術を適用した一実施の形態に係る半導体基板構造体では、接着剤や溶融材料を利用せずに、化学反応で表面粗さ改善層を形成するので、表面粗さ改善層を基板材料と同種の材料で形成することが可能となる。
【００４１】
本技術を適用した一実施の形態に係る半導体基板構造体では、高温安定な材料を利用することができる。例えばＳｉＣでは高温の半導体プロセスでも溶けたり、分解したりしないので、利用することが可能となる。
【００４２】
本技術を適用した一実施の形態に係る半導体基板構造体では、被接合材料と同じ材料を利用することが可能となるので、熱膨張率や電気伝導率や熱伝導率や機械的特性の差や調整の必要が無くなり、特性向上、開発時間短縮、信頼性の向上を図ることができる。
【００４３】
本技術を適用した一実施の形態に係る半導体基板構造体の模式的断面構造は、図６（ａ）に示すように表され、半導体基板構造体の別の模式的断面構造は、図６（ｂ）に示すように表される。
【００４４】
図６（ａ）及び図６（ｂ）の例では、エピタキシャル成長層１２がＳｉＣエピタキシャル成長層、基板１０ＳＢがＳｉＣ焼結体１０ＳＢの例が示されている。更に、図６（ａ）の例では、ＳｉＣ焼結体１０ＳＢは、支持基板１０ＳＵ上に配置されている。
【００４５】
支持基板１０ＳＵは、焼結体、ＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、及びグラファイトの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。ここで、支持基板１０ＳＵを構成する焼結体は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。また、焼結体は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。
【００４６】
また、図６（ａ）及び図６（ｂ）に示すように、基板１０ＳＢとエピタキシャル成長層１２は、表面粗さ改善層（ＳＲＩ）１６Ｒを介して常温接合若しくは拡散接合されている。
【００４７】
本技術を適用した一実施の形態に係る半導体基板構造体では、表面粗さ改善層を介してＳｉＣ多結晶体とＳｉＣエピタキシャル成長層を接合可能であり、接着剤が分解するような高温環境下でも安定な接合を形成可能である。
【００４８】
本技術を適用した一実施の形態に係る半導体基板構造体の更に別の模式的断面構造は、図７（ａ）に示すように表され、半導体基板構造体の更に別の模式的断面構造は、図７（ｂ）に示すように表される。
【００４９】
図７（ａ）の例では、ＳｉＣ焼結体１０ＳＢとＳｉＣエピタキシャル成長層（ＳｉＣ−ｅｐｉ）１２は、表面粗さ改善層としてアモルファスＳｉＣ１６ＲＳを介して、常温接合若しくは拡散接合されている。図７（ｂ）の例では、ＳｉＣ焼結体１０ＳＢとＳｉＣエピタキシャル成長層１２は、表面粗さ改善層として金属層１６ＲＭを介して、常温接合若しくは拡散接合されている。
【００５０】
ここで、金属層は、Ａｌ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、及びＡｕの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【００５１】
（常温接合技術）
常温接合技術には、表面活性化接合技術、プラズマ活性化接合技術、原子拡散接合技術等が含まれる。常温接合技術は、真空中で高速原子ビーム等を用いて固体表面の酸化物や吸着分子をスパッタリング効果により除去して表面を活性化した後、活性な表面同士を接触させ、常温で原子間結合を形成する技術である。常温接合技術では、接合面を真空中で表面処理することにより、表面の原子を化学結合を形成しやすい活性な状態とする。常温接合技術は、接合の妨げになる表面層を除去することにより、表面の原子の結合手同士を直接結合させ強固な接合を形成する。常温接合技術を用いることにより多くの材料を常温で接合可能である。
【００５２】
半導体材料としては、例えば、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＩｎＡｓ等の同種接合及びこれら相互の異種材料接合に適用可能である。単結晶酸化物としては、Ｓｉ／ＬｉＮｂＯ3、Ｓｉ／ＬｉＴａＯ3、Ｓｉ／Ｇｄ3Ｇａ5Ｏ12、Ｓｉ／Ａｌ2Ｏ3（サファイア）等に適用可能である。金属としては、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ａｌ、Ｓｎ、Ｐｂ、Ｚｎ、半田のバルク材、箔、バンプ等に適用可能である。他に、Ａｕ、Ｐｔ、Ｃｕ、Ａｌを基板上に作製した膜材等に適用可能である。また、金属／セラミクス構造としては、Ａｌ／Ａｌ2Ｏ3、Ａｌ／窒化ケイ素、Ａｌ／ＳｉＣ、Ａｌ／ＡｌＮ等のＡｌの異種材料接合等に適用可能である。
【００５３】
常温接合技術では、接合する面が清浄で、原子レベルで平滑であることが必要である。従って、接合する面の表面粗さＲａは、例えば、１ｎｍ以下であることが望ましい。表面粗さＲａを１ｎｍ以下とする技術としては、ＣＭＰ技術やＭＰ技術を適用可能である。また、イオンビームを中性化したアルゴンの高速原子ビーム照射技術等を適用しても良い。
【００５４】
表面層の除去には、例えば、イオンビームやプラズマ等によるスパッタエッチングを適用可能である。スパッタエッチング後の表面は周囲の気体分子とも反応しやすい状態にある。イオンビームにはアルゴン等の不活性ガスが用いられ、またプロセスは高真空に排気した真空チャンバー中で行う。スパッタエッチング後の結合手を持った原子が露出している表面は、他の原子との結合力が大きい活性な状態にあり、これらを接合することで常温で強固な接合を得ることができる。
【００５５】
本技術を適用した一実施の形態に係る半導体基板構造体の製造方法に適用可能な常温接合の説明であって、汚染物層２００Ｃで覆われている第１基板２００は、模式的に図８（ａ）に示すように表され、汚染物層３００Ｃわれている第２基板３００は、模式的に図８（ｂ）に示すように表される。
【００５６】
汚染物層２００Ｃで覆われている第１基板表面のエッチング工程は、模式的に図８（ｃ）に示すように表され、汚染物層３００Ｃで覆われている第２基板表面のエッチング工程は、模式的に図８（ｄ）に示すように表される。ここで、エッチング工程は、アルゴンの高速イオンビーム発生装置４００から高速原子ビーム照射して、実施している。
【００５７】
更に、清浄化された第１基板活性表面と清浄化された第２基板活性表面間に結合手ＢＤが形成される様子は、模式的に図８（ｅ）に示すように表され、第１基板活性表面と第２基板活性表面が常温接合される工程は、模式的に図８（ｆ）に示すように表される。ここで、図８（ｃ）〜図８（ｆ）までの工程は、すべて高真空状態で実施される。
【００５８】
ここで、第１基板は、例えば、本技術を適用した一実施の形態に係る半導体基板構造体１のエピタキシャル成長層１２であり、第２基板は、例えば、本技術を適用した一実施の形態に係る半導体基板構造体１の基板１０であっても良い。
【００５９】
尚、常温接合技術において、清浄化された第１基板活性表面と清浄化された第２基板活性表面間に表面粗さ改善層を配置し、表面粗さ改善層を介して、第１基板活性表面と第２基板活性表面を常温接合することも可能である。表面粗さ改善層は、ＣＶＤ法で形成したＣＶＤ膜を備えていても良い。また、表面粗さ改善層は、基板と同種の材料を備えていても良い。被接合層は、表面粗さ改善層と同種の材料を備えていても良い。また、表面粗さ改善層としては、アモルファスＳｉＣを適用しても良く、金属層を適用しても良い。
【００６０】
本技術を適用した一実施の形態に係る半導体基板構造体の製造方法によれば、接合界面のダメージが少ないため、高い歩留りによる生産性を得ることができる。
【００６１】
（拡散接合技術）
拡散接合技術とは、母材を密着させ、母材の融点以下の温度条件で塑性変形をできるだけ生じない程度に加圧して、接合面に生じる原子の拡散を利用して接合する技術である。
【００６２】
本技術を適用した一実施の形態に係る半導体基板構造体の製造方法に適用可能な拡散接合法の説明図は、図９に示すように表される。
【００６３】
拡散接合する際は、接合する材料同士を密着させ、真空や不活性ガス中等の制御された雰囲気中で、加熱・加圧する。加熱温度ＴＨは、例えば、約２００℃〜３５０℃程度であり、加圧圧力Ｐは、例えば、約１０ＭＰａ〜８０ＭＰａ程度である。
【００６４】
図９に示す例では、ＳｉＣ多結晶体１０ＳＢと、ＳｉＣエピタキシャル成長層１２とを加熱・加圧することで、拡散接合する例が示されている。図９に示す例では、接合界面にボイドＶＤを有する例が示されている。
【００６５】
本技術を適用した一実施の形態に係る半導体基板構造体の製造方法に適用可能な拡散接合法の説明であって、基板としてＳｉＣ多結晶体１０ＳＢを適用し、ＳｉＣ多結晶体１０ＳＢ上に接合材としてＳｉＣエピタキシャル成長層１２を配置した構成は、模式的に図１０（ａ）に示すように表される。ＳｉＣ多結晶体１０ＳＢは、複数のＳｉＣ多結晶グレイン１５を備える。
【００６６】
図１０（ａ）の構成で、加圧・加熱工程を実施した構成は、模式的に図１０（ｂ）に示すように表され、図１０（ｂ）の構成で、更に加圧・加熱工程を実施し、拡散接合を進行した構成は、模式的に図１０（ｃ）に示すように表される。図１０（ｂ）は、拡散接合界面にボイドＶＤする例であり、図１０（ｃ）は、ボイドフリーの拡散接合を形成した例である。図１０（ａ）〜図１０（ｃ）に示すように、拡散接合では、接合の進行と共に、接合部のボイドが消滅する。
【００６７】
尚、拡散接合において、表面粗さ改善層１６Ｒを介して、基板と接合材を接合することも可能である。表面粗さ改善層１６Ｒとしては、図７（ａ）に示したように、接合の促進のために接合面間にアモルファスＳｉＣ１６ＲＳを適用しても良く、図７（ｂ）に示したように、金属層１６ＲＭを適用しても良い。この金属層１６ＲＭは、インサート金属層と呼ばれる。
【００６８】
本技術を適用した一実施の形態に係る半導体基板構造体の製造方法に適用可能な固相拡散接合法の説明であって、基板上にインサート金属層１６ＲＭを介して接合材を配置した構成は、模式的に図１１（ａ）に示すように表される。基板としてＳｉＣ多結晶体１０ＳＢを適用し、接合材としてＳｉＣエピタキシャル成長層１２を適用している。
【００６９】
図１１（ａ）の構成で、加圧・加熱工程を実施し、固相拡散接合を形成した構成は、模式的に図１１（ｂ）に示すように表され、図１１（ｂ）の構成で、更に加圧・加熱工程を実施し、固相拡散接合を進行した構成は、模式的に図１１（ｃ）に示すように表される。固相拡散接合ではインサート金属層１６ＲＭが、固相状態で接合する。
【００７０】
拡散接合や固相拡散接合では、接合工程中に接合面での清浄化と密着化が促進され、清浄化と密着化が同時に進行している。拡散接合における清浄化過程及び密着化過程は共に、拡散現象に起因している。
【００７１】
表面粗さ改善層としてアモルファスＳｉＣ１６ＲＳを適用する場合には、アモルファスＳｉＣは、溶融して接合を形成することから、液相拡散接合或いはＴＬＰ（Transient Liquid Phase Diffusion Bon ding）接合が形成される。
【００７２】
（セラミックスの結晶状態）
セラミックスの結晶状態の説明図であって、多結晶体の例は、模式的に図１２（ａ）に示すように表され、アモルファス非晶質固体の例は、模式的に図１２（ｂ）に示すように表される。ここで、ＳｉＣ多結晶体の結晶状態は、結晶質固体であり、模式的に図１２（ａ）と同様に表され、一方アモルファスＳｉＣの結晶状態は、非晶質固体であり、模式的に図１２（ｂ）と同様に表される。
【００７３】
（ＳｉＣ焼結体の製造装置）
本技術を適用した一実施の形態に係る半導体基板構造体の多結晶体（ＳｉＣ焼結体）製造装置５００は、模式的に図１３に示すように表される。多結晶体（ＳｉＣ焼結体）製造装置５００の内部５００Ａは、数Ｐａ程度の真空雰囲気若しくはＡｒ／Ｎ2ガス置換されている。
【００７４】
多結晶体（ＳｉＣ焼結体）製造装置５００は、ホットプレス焼結(ＨＰ:Hot Press))による固体圧縮焼結法を採用している。粉体若しくは固体のＳｉＣ多結晶体材料９４０を充填したグラファイト(黒鉛)製焼結型（グラファイトダイ）９００を、加圧しながら加熱する。グラファイトダイ９００には、熱電対若しくは放射温度計９２０が収納されている。
【００７５】
グラファイトダイ９００は、グラファイトバンチ８００Ａ・８００Ｂ及びグラファイトスペーサ７００Ａ・７００Ｂを介して加圧軸６００Ａ・６００Ｂに接続されている。加圧軸６００Ａ・６００Ｂ間に加圧することにより、ＳｉＣ多結晶体材料９４０を加圧・加熱する。加熱温度は、例えば、約２００℃〜３５０℃程度であり、加圧圧力Ｐは、例えば、最大約５０ＭＰａ程度である。尚、ホットプレス焼結(ＨＰ)以外には、放電プラズマ焼結（ＳＰＳ：Spark Plasma Sintering）を適用して良い。
【００７６】
本技術を適用した一実施の形態に係る半導体基板構造体の多結晶体（ＳｉＣ焼結体）製造装置５００によれば、加熱範囲が限定されるため、電気炉等の雰囲気加熱よりも急速昇温・冷却が可能である(数分〜数時間)。加圧ならびに急速昇温により、粒成長を抑制した緻密なＳｉＣ焼結体の作製が可能である。また、焼結だけでなく、焼結接合・多孔質体燒結等にも適用可能である。
【００７７】
（グラファイト基板）
本技術を適用した一実施の形態に係る半導体基板構造体１は、図１４に示すように、グラファイト基板１０ＧＦと、上に配置された表面粗さ改善層１６Ｒと、表面粗さ改善層１６Ｒを介して、グラファイト基板１０ＧＦと常温接合される単結晶体１２とを備える。ここで、常温接合には、表面活性化接合、プラズマ活性化接合、及び原子拡散接合から選ばれる少なくとも１種類もしくは複数種類が含まれる。
【００７８】
また、グラファイト基板１０ＧＦと単結晶体１２は、拡散接合されていても良い。
【００７９】
常温接合を利用する場合は、グラファイト基板１０ＧＦ表面の表面粗さＲａを約１ｎｍ以下にする。その結果、組成が異なる表面粗さ改善層１６Ｒの厚さは、約１ｎｍ〜１０μｍ程度とする。
【００８０】
拡散接合を利用する際は、材料や接合温度により、表面粗さは粗くても良い。原子拡散を利用するために原子拡散して組成勾配が異なる表面粗さ改善層１６Ｒの厚さは、約１ｎｍ〜１０μｍ程度である。
【００８１】
単結晶体１２は、単結晶ウェハ、エピタキシャル成長層であっても良い。
【００８２】
また、単結晶体１２は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【００８３】
また、単結晶体１２は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【００８４】
また、基板１０ＳＢは、焼結体、ＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、及びグラファイトの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。ここで、焼結体は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。また、焼結体は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。
【００８５】
表面粗さ改善層１６Ｒは、ＣＶＤ法で形成したＣＶＤ膜を備えていても良い。
【００８６】
また、表面粗さ改善層１６Ｒは、ゾルゲル(ＳＯＬ−ＧＥＬ)法若しくはディップ（ＤＩＰ）法で形成した膜を備えていても良い。
【００８７】
また、表面粗さ改善層１６Ｒは、グラファイト基板１０ＧＦと同種の材料を備えていても良い。
【００８８】
単結晶体１２は、表面粗さ改善層１６Ｒと同種の材料を備えていても良い。
【００８９】
ここで、表面粗さ改善層１６Ｒは、金属層を備えていても良い。
【００９０】
金属層は、Ａｌ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、及びＡｕの群から選ばれる少なくとも１種類もしくは複数種類層を備えていても良い。
【００９１】
また、表面粗さ改善層１６Ｒは、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類のアモルファスを備えていても良い。
【００９２】
また、表面粗さ改善層１６Ｒは、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類のアモルファスを備えていても良い。
【００９３】
本技術を適用した一実施の形態に係る半導体基板構造体１に適用可能なグラファイト基板１０ＧＦは、図１５に示すように、グラファイトシートＧＳ１・ＧＳ２・ＧＳ３・…・ＧＳｎの積層構造を備える。ｎ層からなる各面のグラファイトシートＧＳ１・ＧＳ２・ＧＳ３・…・ＧＳｎは、１つの積層結晶構造の中に多数の六方晶系の共有結合を有し、各面のグラファイトシートＧＳ１・ＧＳ２・ＧＳ３・…・ＧＳｎ間がファンデルワールス力によって結合される。
【００９４】
炭素系異方伝熱材料であるグラファイト基板１０ＧＦは、炭素原子の六角形網目構造の層状結晶体であって、熱伝導も異方性を持っており、図１５に示すグラファイトシートＧＳ１・ＧＳ２・ＧＳ３・…・ＧＳｎは、結晶面方向（ＸＹ面上）に対して、Ｚ軸の厚さ方向よりも大きな熱伝導度（高い熱伝導率）を有する。
【００９５】
本技術を適用した一実施の形態に係る半導体基板構造体１に適用可能なグラファイト基板１０ＧＦの一例であって、ＸＹ配向のグラファイト基板１０ＧＦ（ＸＹ）の模式的鳥瞰構成は、図１６（ａ）に示すように表され、ＸＺ配向のグラファイト基板１０ＧＦ（ＸＺ）の模式的鳥瞰構成は、図１６（ｂ）に示すように表される。
【００９６】
グラファイト基板１０ＧＦにおいては、配向の異なる２種類のグラファイト基板１０ＧＦ（ＸＹ）・１０ＧＦ（ＸＺ）の使用が可能である。
【００９７】
グラファイト基板１０ＧＦには、厚み方向よりも面方向に熱伝導率が高いＸＹ配向（第１の配向）を有するグラファイト基板１０ＧＦ（ＸＹ）と、面方向よりも厚み方向に熱伝導率が高いＸＺ配向（第２の配向）を有するグラファイト基板１０ＧＦ（ＸＺ）とがある。図１６（ａ）に示すように、ＸＹ配向を有するグラファイト基板１０ＧＦ（ＸＹ）は、例えば、Ｘ＝１５００（Ｗ／ｍＫ）、Ｙ＝１５００（Ｗ／ｍＫ）、Ｚ＝５（Ｗ／ｍＫ）の熱伝導率を備える。一方、図１６（ｂ）に示すように、ＸＺ配向を有するグラファイト基板１０ＧＦ（ＸＺ）は、例えば、Ｘ＝１５００（Ｗ／ｍＫ）、Ｙ＝５（Ｗ／ｍＫ）、Ｚ＝１５００（Ｗ／ｍＫ）の熱伝導率を備える。
【００９８】
以上の本技術を適用した一実施の形態に係る半導体基板構造体１は、例えば、各種ＳｉＣ半導体素子の製造に利用することができる。以下では、それらの一例として、ＳｉＣショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）、ＳｉＣトレンチゲート（Ｔ：Trench）型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ:Metal Oxide Semiconductor Field Effect Transistor）、及びＳｉＣプレーナゲート型ＭＯＳＦＥＴの例を示す。
【００９９】
（ＳｉＣ−ＳＢＤ）
本技術を適用した一実施の形態に係る半導体基板構造体を用いて作製したＳｉＣ−ＳＢＤ２１は、図１７に示すように、ＳｉＣ焼結体１０ＳＢとＳｉＣエピタキシャル成長層１２とからなる半導体基板構造体１を備える。ＳｉＣ焼結体１０ＳＢとＳｉＣエピタキシャル成長層１２との間には、表面粗さ改善層１６Ｒを備える。
【０１００】
ＳｉＣ焼結体１０ＳＢは、ｎ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）にドーピングされ、ＳｉＣエピタキシャル成長層１２は、ｎ-型（不純物密度が、例えば、約５×１０14ｃｍ-3〜約５×１０16ｃｍ-3）にドーピングされている。
【０１０１】
また、ＳｉＣエピタキシャル成長層１２は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
【０１０２】
また、ＳｉＣ焼結体１０ＳＢの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
【０１０３】
ｎ型ドーピング不純物としては、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。
【０１０４】
ｐ型ドーピング不純物としては、例えば、ＴＭＡ等を適用可能である。
【０１０５】
ＳｉＣ焼結体１０ＳＢの裏面は、その全域を覆うようにカソード電極２２を備え、カソード電極２２はカソード端子Ｋに接続される。
【０１０６】
また、ＳｉＣエピタキシャル成長層１２の表面１００（例えば、（０００１）Ｓｉ面）は、ＳｉＣエピタキシャル成長層１２の一部を活性領域２３として露出させるコンタクトホール２４を備え、活性領域２３を取り囲むフィールド領域２５には、フィールド絶縁膜２６が形成されている。
【０１０７】
フィールド絶縁膜２６は、ＳｉＯ2（酸化シリコン）からなるが、窒化シリコン（ＳｉＮ）等、他の絶縁物からなっていてもよい。このフィールド絶縁膜２６上には、アノード電極２７が形成され、アノード電極２７はアノード端子Ａに接続される。
【０１０８】
ＳｉＣエピタキシャル成長層１２の表面１００近傍（表層部）には、アノード電極２７に接するようにｐ型のＪＴＥ（Junction Termination Extension）構造２８が形成されている。ＪＴＥ構造２８は、フィールド絶縁膜２６のコンタクトホール２４の内外に跨るように、コンタクトホール２４の輪郭に沿って形成されている。
【０１０９】
（ＳｉＣ−ＴＭＯＳＦＥＴ）
本技術を適用した一実施の形態に係る半導体基板構造体を用いて作製したトレンチゲート型ＭＯＳＦＥＴ３１は、図１８に示すように、ＳｉＣ焼結体１０ＳＢとＳｉＣエピタキシャル成長層１２とからなる半導体基板構造体１を備える。ＳｉＣ焼結体１０ＳＢとＳｉＣエピタキシャル成長層１２との間には、表面粗さ改善層１６Ｒを備える。
【０１１０】
ＳｉＣ焼結体１０ＳＢは、ｎ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）にドーピングされ、ＳｉＣエピタキシャル成長層１２は、ｎ-型（不純物密度が、例えば、約５×１０14ｃｍ-3〜約５×１０16ｃｍ-3）にドーピングされている。
【０１１１】
また、ＳｉＣエピタキシャル成長層１２は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
【０１１２】
また、ＳｉＣ焼結体１０ＳＢの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
【０１１３】
ｎ型ドーピング不純物としては、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。
【０１１４】
ｐ型ドーピング不純物としては、例えば、ＴＭＡ等を適用可能である。
【０１１５】
ＳｉＣ焼結体１０ＳＢの裏面（（０００−１）Ｃ面）は、その全域を覆うようにドレイン電極３２を備え、ドレイン電極３２はドレイン端子Ｄに接続される。
【０１１６】
ＳｉＣエピタキシャル成長層１２の表面１００（（０００１）Ｓｉ面）近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０16ｃｍ-3〜約１×１０19ｃｍ-3）のボディ領域３３が形成されている。ＳｉＣエピタキシャル成長層１２において、ボディ領域３３に対してＳｉＣ焼結体１０ＳＢ側の部分は、ＳｉＣエピタキシャル成長層のままの状態が維持された、ｎ-型のドレイン領域３４（１２）である。
【０１１７】
ＳｉＣエピタキシャル成長層１２には、ゲートトレンチ３５が形成されている。ゲートトレンチ３５は、ＳｉＣエピタキシャル成長層１２の表面１００からボディ領域３３を貫通し、その最深部がドレイン領域３４に達している。
【０１１８】
ゲートトレンチ３５の内面及びＳｉＣエピタキシャル成長層１２の表面１００には、ゲートトレンチ３５の内面全域を覆うようにゲート絶縁膜３６が形成されている。そして、ゲート絶縁膜３６の内側を、たとえばポリシリコンで充填することによって、ゲートトレンチ３５内にゲート電極３７が埋設されている。ゲート電極３７には、ゲート端子Ｇが接続されている。
【０１１９】
ボディ領域３３の表層部には、ゲートトレンチ３５の側面の一部を形成するｎ+型のソース領域３８が形成されている。
【０１２０】
また、ＳｉＣエピタキシャル成長層１２には、その表面１００からソース領域３８を貫通し、ボディ領域３３に接続されるｐ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）のボディコンタクト領域３９が形成されている。
【０１２１】
ＳｉＣエピタキシャル成長層１２上には、ＳｉＯ2からなる層間絶縁膜４０が形成されている。層間絶縁膜４０に形成されたコンタクトホール４１を介して、ソース電極４２がソース領域３８及びボディコンタクト領域３９に接続されている。ソース電極４２には、ソース端子Ｓが接続されている。
【０１２２】
ソース電極４２とドレイン電極３２との間（ソース−ドレイン間）に所定の電位差を発生させた状態で、ゲート電極３７に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極３７からの電界によりボディ領域３３におけるゲート絶縁膜３６との界面近傍にチャネルを形成することができる。これにより、ソース電極４２とドレイン電極３２との間に電流を流すことができ、ＳｉＣ−ＴＭＯＳＦＥＴ３１をオン状態にさせることができる。
【０１２３】
（ＳｉＣプレーナゲート型ＭＯＳＦＥＴ）
本技術を適用した一実施の形態に係る半導体基板構造体１を用いて作製したプレーナゲート型ＭＯＳＦＥＴ５１は、図１９に示すように、ＳｉＣ焼結体１０ＳＢとＳｉＣエピタキシャル成長層１２とからなる半導体基板構造体１を備える。ＳｉＣ焼結体１０ＳＢとＳｉＣエピタキシャル成長層１２との間には、表面粗さ改善層１６Ｒを備える。
【０１２４】
ＳｉＣ焼結体１０ＳＢは、ｎ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）にドーピングされ、ＳｉＣエピタキシャル成長層１２は、ｎ-型（不純物密度が、例えば、約５×１０14ｃｍ-3〜約５×１０16ｃｍ-3）にドーピングされている。
【０１２５】
また、ＳｉＣエピタキシャル成長層１２は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
また、ＳｉＣ焼結体１０ＳＢの代わりにＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、若しくはグラファイトのいずれかを備えていても良い。
【０１２６】
ｎ型ドーピング不純物としては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を適用可能である。
【０１２７】
ｐ型ドーピング不純物としては、たとえば、ＴＭＡ等を適用可能である。
【０１２８】
ＳｉＣ焼結体１０ＳＢの裏面（（０００−１）Ｃ面）には、全域を覆うようにドレイン電極５２が形成され、ドレイン電極５２には、ドレイン端子Ｄが接続されている。
【０１２９】
ＳｉＣエピタキシャル成長層１２の表面１００（（０００１）Ｓｉ面）近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０16ｃｍ-3〜約１×１０19ｃｍ-3）のボディ領域５３がウェル状に形成されている。ＳｉＣエピタキシャル成長層１２において、ボディ領域５３に対してＳｉＣ基板２側の部分は、エピタキシャル成長後のままの状態が維持された、ｎ-型のドレイン領域５４（１２）である。
【０１３０】
ボディ領域５３の表層部には、ｎ+型のソース領域５５がボディ領域５３の周縁と間隔を空けて形成されている。
【０１３１】
ソース領域５５の内側には、ｐ+型（不純物密度が、例えば、約１×１０18ｃｍ-3〜約１×１０21ｃｍ-3）のボディコンタクト領域５６が形成されている。ボディコンタクト領域５６は、ソース領域５５を深さ方向に貫通し、ボディ領域５３に接続されている。
【０１３２】
ＳｉＣエピタキシャル成長層１２の表面１００には、ゲート絶縁膜５７が形成されている。ゲート絶縁膜５７は、ボディ領域５３におけるソース領域５５を取り囲む部分（ボディ領域５３の周縁部）及びソース領域５５の外周縁を覆っている。
【０１３３】
ゲート絶縁膜５７上には、たとえばポリシリコンからなるゲート電極５８が形成されている。ゲート電極５８は、ゲート絶縁膜５７を挟んでボディ領域５３の周縁部に対向している。ゲート電極５８には、ゲート端子Ｇが接続される。
【０１３４】
ＳｉＣエピタキシャル成長層１２上には、ＳｉＯ2からなる層間絶縁膜５９が形成されている。層間絶縁膜５９に形成されたコンタクトホール６０を介して、ソース電極６１がソース領域５５及びボディコンタクト領域５６に接続されている。ソース電極６１には、ソース端子Ｓが接続されている。
【０１３５】
ソース電極６１とドレイン電極５２との間（ソース−ドレイン間）に所定の電位差を発生させた状態で、ゲート電極５８に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極５８からの電界によりボディ領域５３におけるゲート絶縁膜５７との界面近傍にチャネルを形成することができる。これにより、ソース電極６１とドレイン電極５２との間に電流を流すことができ、プレーナゲート型ＭＯＳＦＥＴ５１をオン状態にさせることができる。
【０１３６】
以上、本実施形態を説明したが、他の形態で実施することもできる。
【０１３７】
例えば、図示は省略するが、本技術を適用した一実施の形態に係る半導体基板構造体１を用いて縦型デバイス構造を製造することもできる。即ち、基板と、基板上に配置された表面粗さ改善層と、基板と前記表面粗さ改善層を介して常温接合若しくは拡散接合される単結晶体と、基板と単結晶体との接合面に対向する基板表面に配置される第１金属電極とを備える。縦型パワー半導体装置を形成しても良い。
【０１３８】
また、基板と単結晶体との接合面に対向する単結晶体表面に配置される第２金属電極を更に備える縦型パワー半導体装置を形成しても良い。
【０１３９】
また、例えば、本技術を適用した一実施の形態に係る半導体基板構造体１を用いて横型デバイス構造を製造することもできる。即ち、基板と、基板上に配置された表面粗さ改善層と、基板と前記表面粗さ改善層を介して常温接合若しくは拡散接合される単結晶体と、基板と単結晶体との接合面に対向する単結晶体表面に配置される第２金属電極とを備える横型パワー半導体装置を形成しても良い。
【０１４０】
上記の縦型若しくは横型パワー半導体装置においても、単結晶体は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。また、単結晶体は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【０１４１】
上記の縦型若しくは横型パワー半導体装置においても、基板は、焼結体、ＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、及びグラファイトの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。また、焼結体は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。また、焼結体は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。
【０１４２】
例えば、図示は省略するが、本技術を適用した一実施の形態に係る半導体基板構造体１を用いてＭＯＳキャパシタを製造することもできる。ＭＯＳキャパシタでは、歩留まり及び信頼性を向上させることができる。
【０１４３】
また、図示は省略するが、本技術を適用した一実施の形態に係る半導体基板構造体１を用いてバイポーラトランジスタを製造することもできる。その他、実施形態に係る半導体基板構造体１は、ＳｉＣ−ｐｎダイオード、ＳｉＣ絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＳｉＣ相補型ＭＯＳＦＥＴ等の製造に用いることもできる。
【０１４４】
比較例に係る半導体基板構造体（ウェハ）の模式的鳥瞰構成は、図２０（ａ）に示すように、基板１０と、基板１０と接合されるエピタキシャル成長層１２とを備える。
【０１４５】
本技術を適用した一実施の形態に係る半導体基板構造体（ウェハ）の模式的鳥瞰構成は、図２０（ｂ）に示すように、基板１０と、基板１０上に配置された表面粗さ改善層１６Ｒと、表面粗さ改善層１６Ｒを介して基板１０と常温接合されるエピタキシャル成長層１２とを備える。ここで、常温接合には、表面活性化接合、プラズマ活性化接合、及び原子拡散接合から選ばれる少なくとも１種類もしくは複数種類が含まれる。
【０１４６】
また、基板１０とエピタキシャル成長層１２は、拡散接合されても良い。
【０１４７】
常温接合を利用する場合は、基板表面の表面粗さＲａを約１ｎｍ以下にする。その結果、組成が異なる表面粗さ改善層１６Ｒの厚さは、約１ｎｍ〜１０μｍ程度とする。
【０１４８】
拡散接合を利用する際は、材料や接合温度により、表面粗さは粗くても良い。表面粗さ改善層１６Ｒの厚さは、約１ｎｍ〜１０μｍ程度である。
【０１４９】
エピタキシャル成長層１２は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【０１５０】
エピタキシャル成長層１２は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【０１５１】
また、ＳｉＣエピタキシャル成長層としては、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、若しくは３Ｃ−ＳｉＣのいずれかの材料で構成されていても良い。
【０１５２】
基板１０は、焼結体、ＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ダイヤモンド、カーボン、及びグラファイトの群から選ばれる少なくとも１種類もしくは複数種類を備えていても良い。
【０１５３】
ここで、焼結体は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。
【０１５４】
また、焼結体は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類の焼結体を備えていても良い。
【０１５５】
表面粗さ改善層１６Ｒは、ＣＶＤ法で形成したＣＶＤ膜を備えていても良い。
【０１５６】
表面粗さ改善層１６Ｒは、ゾルゲル法若しくはディップ法で形成した膜を備えていても良い。
【０１５７】
また、表面粗さ改善層１６Ｒは、基板１０ＳＢと同種の材料を備えていても良い。
【０１５８】
ＳｉＣエピタキシャル成長層１２は、表面粗さ改善層１６Ｒと同種の材料を備えていても良い。
【０１５９】
ここで、表面粗さ改善層１６Ｒは、金属層を備えていても良い。
【０１６０】
金属層は、Ａｌ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、及びＡｕの群から選ばれる少なくとも１種類もしくは複数種類層を備えていても良い。
【０１６１】
また、表面粗さ改善層１６Ｒは、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体の群から選ばれる少なくとも１種類もしくは複数種類のアモルファスを備えていても良い。
【０１６２】
また、表面粗さ改善層１６Ｒは、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、及び酸化ガリウムの群から選ばれる少なくとも１種類もしくは複数種類のアモルファスを備えていても良い。
【０１６３】
ＳｉＣエピタキシャル成長層１２は、例えば、４Ｈ−ＳｉＣからなり、４度未満のオフ角を備えていても良い。
【０１６４】
基板（ＳｉＣ焼結体）１０の厚さは、例えば、約２００μｍ〜約５００μｍであり、ＳｉＣエピタキシャル成長層１２の厚さは、例えば、約４μｍ〜約１００μｍである。
【０１６５】
（結晶構造例）
ＳｉＣエピタキシャル成長層１２に適用可能な４Ｈ−ＳｉＣ結晶のユニットセルの模式的鳥瞰構成は、図２１（ａ）に示すように表され、４Ｈ−ＳｉＣ結晶の２層部分の模式的構成は、図２１（ｂ）に示すように表され、４Ｈ−ＳｉＣ結晶の４層部分の模式的構成は、図２１（ｃ）に示すように表される。
【０１６６】
また、図２１（ａ）に示す４Ｈ−ＳｉＣの結晶構造のユニットセルを（０００１）面の真上から見た模式的構成は、図２２に示すように表される。
【０１６７】
図２１（ａ）〜図２１（ｃ）に示すように、４Ｈ−ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのＳｉ原子に対して４つのＣ原子が結合している。４つのＣ原子は、Ｓｉ原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つのＣ原子は、１つのＳｉ原子がＣ原子に対して［０００１］軸方向に位置し、他の３つのＣ原子がＳｉ原子に対して［０００−１］軸側に位置している。図２１（ａ）において、オフ角θは例えば、約４度以下である。
【０１６８】
［０００１］軸及び［０００−１］軸は六角柱の軸方向に沿い、この［０００１］軸を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、［０００−１］軸を法線とする面（六角柱の下面）が（０００−１）面（Ｃ面）である。
【０１６９】
また、［０００１］軸に垂直であり、かつ（０００１）面の真上から見た場合において六角柱の互いに隣り合わない頂点を通る方向がそれぞれ、ａ１軸［２−１−１０］、ａ２軸［−１２−１０］及びａ３軸［−１−１２０］である。
【０１７０】
図２２に示すように、ａ１軸とａ２軸との間の頂点を通る方向が［１１−２０］軸であり、ａ２軸とａ３軸との間の頂点を通る方向が［−２１１０］軸であり、ａ３軸とａ１軸との間の頂点を通る方向が［１−２１０］軸である。
【０１７１】
六角柱の各頂点を通る上記６本の軸の各間において、その両側の各軸に対して３０°の角度で傾斜していて、六角柱の各側面の法線となる軸がそれぞれ、ａ１軸と［１１−２０］軸との間から時計回りに順に、［１０−１０］軸、［１−１００］軸、［０−１１０］軸、［−１０１０］軸、［−１１００］軸及び［０１−１０］軸である。これらの軸を法線とする各面（六角柱の側面）は、（０００１）面及び（０００−１）面に対して直角な結晶面である。
【０１７２】
本実施の形態に係る半導体基板構造体を備えるパワー半導体装置は、ＳｉＣ系、Ｓｉ系、ＧａＮ系、ＡｌＮ系、酸化ガリウム系のＩＧＢＴ、ダイオード、ＭＯＳＦＥＴ、サイリスタのいずれかを備えていても良い。
【０１７３】
本実施の形態に係る半導体基板構造体を備えるパワー半導体装置は、ワンインワンモジュール、ツーインワンモジュール、フォーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイトインワンモジュール、トゥエルブインワンモジュール、又はフォーティーンインワンモジュールのいずれかの構成を備えていても良い。
【０１７４】
本実施の形態によれば、高温下でも安定な界面構造を有する半導体基板構造体及びこの半導体基板構造体を備えるパワー半導体装置を提供することができる。
【０１７５】
[その他の実施の形態]
上記のように、いくつかの実施の形態について記載したが、開示の一部をなす論述及び図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１７６】
このように、本実施の形態は、ここでは記載していない様々な実施の形態等を含む。
【産業上の利用可能性】
【０１７７】
本実施の形態の半導体基板構造体及びこの半導体基板構造体を備えるパワー半導体装置は、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ、ＡｌＮ、酸化ガリウム）等の各種の半導体モジュール技術に利用することができ、電気自動車（ハイブリッド車を含む）・電車・産業用ロボット等の動力源として利用される電動モータを駆動するインバータ回路用パワーモジュール、また、太陽電池・風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力に変換するインバータ回路用パワーモジュール等幅広い応用分野に適用可能である。
【符号の説明】
【０１７８】
１…半導体基板構造体、１０…基板、１０ＧＦ…グラファイト基板、１０ＳＢ…ＳｉＣ焼結体（ＳｉＣ多結晶体）、１２…単結晶体（単結晶ウェハ、ＳｉＣエピタキシャル成長層）、１３、１６Ｒ…表面粗さ改善層、１６ＲＳ…表面粗さ改善層（アモルファスＳｉＣ）、１６ＲＭ…表面粗さ改善層（金属層）、２１…パワー半導体装置（ＳｉＣ−ＳＢＤ）、３１…パワー半導体装置（ＳｉＣ−ＴＭＯＳＦＥＴ）、５１…パワー半導体装置（ＳｉＣ−ＭＯＳＦＥＴ）、５００…多結晶体（ＳｉＣ焼結体）製造装置、９４０…ＳｉＣ多結晶体材料、ＧＳ（ＧＳ１・ＧＳ２・ＧＳ３・…・ＧＳｎ）…グラファイトシート、Ｓ…ソース端子、Ｄ…ドレイン端子、Ｇ…ゲート端子、Ａ…アノード端子、Ｋ…カソード端子
【図１】
2019210162.tif 000003
【図２】
2019210162.tif 000004
【図３】
2019210162.tif 000005
【図４】
2019210162.tif 000006
【図５】
2019210162.tif 000007
【図６】
2019210162.tif 000008
【図７】
2019210162.tif 000009
【図８】
2019210162.tif 000010
【図９】
2019210162.tif 000011
【図１０】
2019210162.tif 000012
【図１１】
2019210162.tif 000013
【図１２】
2019210162.tif 000014
【図１３】
2019210162.tif 000015
【図１４】
2019210162.tif 000016
【図１５】
2019210162.tif 000017
【図１６】
2019210162.tif 000018
【図１７】
2019210162.tif 000019
【図１８】
2019210162.tif 000020
【図１９】
2019210162.tif 000021
【図２０】
2019210162.tif 000022
【図２１】
2019210162.tif 000023
【図２２】
2019210162.tif 000024