(57)【要約】【課題】基板の研削量によって露出する電極の面積にバラツキが生じることを抑制できる半導体装置およびその製造方法を提供する。【解決手段】半導体装置Ａ１０において、厚さ方向Ｚにおいて互いに反対側を向く主面１１および実装面１２と、厚さ方向Ｚに貫通する貫通孔１４とを有する基板１と、主面１１に搭載された半導体素子３１と、主面１１に形成され、半導体素子３１に導通する主面配線２０１と、貫通孔１４の内部に形成され、主面配線２０１に導通する柱状体２０２と、実装面１２側に形成され、柱状体２０２に導通する電極パッド２６と、貫通孔１４の内部に形成された樹脂層貫通部２２１と、半導体素子３１を覆う封止樹脂４とを備えた。樹脂層貫通部２２１は、柱状体２０２に接し、かつ、実装面１２に直交する直交面２２１ａを備えている。【選択図】図４
2019102813.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向において互いに反対側を向く主面および実装面と、厚さ方向に貫通する貫通孔とを有する基板と、
前記主面に搭載された半導体素子と、
前記主面に形成され、前記半導体素子に導通する主面配線と、
前記貫通孔の内部に形成され、前記主面配線に導通する柱状体と、
前記実装面側に形成され、前記柱状体に導通する電極部と、
前記半導体素子を覆う封止樹脂と、
を備えていることを特徴とする半導体装置。
【請求項２】
前記柱状体と前記貫通孔の内壁との間に介在する樹脂層貫通部をさらに備え、
前記樹脂層貫通部は、前記柱状体に接し、かつ、前記実装面に直交する直交面を備えている、
請求項１に記載の半導体装置。
【請求項３】
前記貫通孔の、前記実装面に平行な断面の面積は、前記実装面側ほど小さくなる、
請求項２に記載の半導体装置。
【請求項４】
前記樹脂層貫通部は、ポリイミド樹脂から構成される、
請求項２または３に記載の半導体装置。
【請求項５】
前記基板は、単結晶の真性半導体材料を主成分とし、
前記主面は結晶方位が（１００）の面である、
請求項２ないし４のいずれかに記載の半導体装置。
【請求項６】
前記半導体素子は、ホール素子である、
請求項２ないし５のいずれかに記載の半導体装置。
【請求項７】
前記主面配線は、互いに積層された下地層およびめっき層から構成され、
前記めっき層は、前記下地層より厚い、
請求項２ないし６のいずれかに記載の半導体装置。
【請求項８】
前記下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、
前記めっき層は、Ｃｕから構成される、
請求項７に記載の半導体装置。
【請求項９】
前記基板は、前記主面と前記実装面とに接続する側面を備えており、
前記側面は、前記封止樹脂で覆われている、
請求項２ないし８のいずれかに記載の半導体装置。
【請求項１０】
前記半導体素子は、前記基板側を向く素子裏面と、前記素子裏面に形成された複数の電極バンプとを備えており、
前記基板は、前記各電極バンプにそれぞれ導通する前記各主面配線が形成される領域ごとに、前記封止樹脂で区切られている、
請求項２ないし９のいずれかに記載の半導体装置。
【請求項１１】
前記基板の前記主面には、凹部が形成されており、
前記半導体素子は、前記凹部に配置されている、
請求項２ないし９のいずれかに記載の半導体装置。
【請求項１２】
前記基板の前記主面には、複数の凹部が形成されており、
前記半導体素子は、
前記基板側を向く素子裏面と、前記素子裏面に形成された複数の電極バンプとを備えており、
前記電極バンプがそれぞれ前記凹部のいずれかに位置するようにして、配置されている、
請求項２ないし９のいずれかに記載の半導体装置。
【請求項１３】
前記凹部は、前記実装面まで貫通している、
請求項１１または１２に記載の半導体装置。
【請求項１４】
前記半導体素子は、前記基板とは反対側を向く素子主面を備えており、
前記素子主面は、前記封止樹脂から露出している、
請求項２ないし１３のいずれかに記載の半導体装置。
【請求項１５】
前記主面配線から起立して形成され、前記主面配線に導通する柱状部と、
前記柱状部の先端側に配置され、前記柱状部に導通するインダクタと、
をさらに備えている、
請求項２ないし１４のいずれかに記載の半導体装置。
【請求項１６】
前記基板は、基材と、前記基材のうち前記実装面とは反対側から臨む部分を覆っている絶縁層とを備えている、
請求項２ないし１５のいずれかに記載の半導体装置。
【請求項１７】
前記柱状体の内部に配置され、前記柱状体の前記実装面側の部分を複数の部分に分割する分割部をさらに備えている、
請求項１に記載の半導体装置。
【請求項１８】
前記分割部は、前記基板と同じ材料からなる、
請求項１７に記載の半導体装置。
【請求項１９】
厚さ方向において互いに反対側を向く主面および裏面を有する基板材料の主面に凹部を形成する工程と、
前記凹部の内側に位置し、かつ、前記裏面に直交する直交面を有する樹脂層貫通部を含む樹脂層を形成する工程と、
前記直交面に囲まれた部分に充填される柱状体を含む配線部を形成する工程と、
前記配線部に導通する半導体素子を搭載する工程と、
前記半導体素子を覆う封止樹脂を形成する工程と、
前記裏面側に位置する前記基板材料の一部を除去し、前記基板材料から前記柱状体の一部を露出させる工程と、を備える、
ことを特徴とする、半導体装置の製造方法。
【請求項２０】
前記樹脂層を形成する工程は、
前記基板材料の前記主面側の全面に、前記樹脂層となる感光性樹脂材料を塗布する工程と、
露光および現像により、前記直交面に囲まれた部分を除去する工程と、を含む、
請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記配線部を形成する工程は、
スパッタリング法により、前記基板材料の前記主面側に下地層を形成する工程と、
めっき層を形成するためのマスク層を、フォトリソグラフィにより、前記下地層に対して形成する工程と、
電解めっきにより前記下地層に接する前記めっき層を形成する工程と、を含む、
請求項１９または２０に記載の半導体装置の製造方法。
【請求項２２】
前記柱状体の一部を露出させる工程の後に、
前記主面とは反対側を向く実装面を覆い、かつ、前記柱状体の露出面を囲む開口部を有する絶縁膜を、フォトリソグラフィにより形成する工程と、
前記開口部に、前記柱状体の前記露出面に接する電極パッドを無電解めっきにより形成する工程と、をさらに備える、
請求項１９ないし２１のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に半導体素子を搭載した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩ製造技術を応用することで、微細加工したＳｉ基板（シリコンウエハ）に様々な半導体素子を搭載した、いわゆるマイクロマシン（ＭＥＭＳ：Micro Electro Mechanical Systems）が普及しつつある。このようなマイクロマシンの製造にあたって、Ｓｉ基板を貫通する電極を設ける場合がある。たとえば特許文献１には、シリコンウエハ基板に有底ビアホールを形成し、当該有底ビアホール内にＣｕめっきを充填し、有底ビアホールの開口とは反対側の面から研削を行ってＣｕめっきを露出させることで、基板を貫通する電極を設ける方法が記載されている。
【０００３】
Ｓｉ基板に有底ビアホールのような凹部を形成する方法として、プラズマを用いた枚葉エッチングを行う場合、装置コストと加工時間から加工コストが高くなる。薬液を用いたバッチ式のエッチングを行えば、加工コストを抑制することができる。しかし、この場合、Ｓｉ基板に直交する側面を有する凹部を形成することができない。例えば、単結晶基板において、結晶方位が（１００）である（１００）面から異方性エッチングで凹部を形成した場合、凹部の側面は（１１１）面になり、（１００）面に対してなす角度が約５５°になる。このような凹部にＣｕめっきを充填して電極とし、基板の反対側から研削を行った場合、研削量によって、露出する電極の面積にバラツキが生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３２８１８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記事情に鑑み、基板の研削量によって露出する電極の面積にバラツキが生じることを抑制できる半導体装置およびその製造方法を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く主面および実装面と、厚さ方向に貫通する貫通孔とを有する基板と、前記主面に搭載された半導体素子と、前記主面に形成され、前記半導体素子に導通する主面配線と、前記貫通孔の内部に形成され、前記主面配線に導通する柱状体と、前記実装面側に形成され、前記柱状体に導通する電極部と、前記半導体素子を覆う封止樹脂とを備えていることを特徴とする。
【０００７】
本発明の実施において好ましくは、前記柱状体と前記貫通孔の内壁との間に介在する樹脂層貫通部をさらに備え、前記樹脂層貫通部は、前記柱状体に接し、かつ、前記実装面に直交する直交面を備えている。
【０００８】
本発明の実施において好ましくは、前記貫通孔の、前記実装面に平行な断面の面積は、前記実装面側ほど小さくなる。
【０００９】
本発明の実施において好ましくは、前記樹脂層貫通部は、ポリイミド樹脂から構成される。
【００１０】
本発明の実施において好ましくは、前記基板は、単結晶の真性半導体材料を主成分とし、前記主面は結晶方位が（１００）の面である。
【００１１】
本発明の実施において好ましくは、前記半導体素子は、ホール素子である。
【００１２】
本発明の実施において好ましくは、前記主面配線は、互いに積層された下地層およびめっき層から構成され、前記めっき層は、前記下地層より厚い。
【００１３】
本発明の実施において好ましくは、前記下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、前記めっき層は、Ｃｕから構成される。
【００１４】
本発明の実施において好ましくは、前記基板は、前記主面と前記実装面とに接続する側面を備えており、前記側面は、前記封止樹脂で覆われている。
【００１５】
本発明の実施において好ましくは、前記半導体素子は、前記基板側を向く素子裏面と、前記素子裏面に形成された複数の電極バンプとを備えており、前記基板は、前記各電極バンプにそれぞれ導通する前記各主面配線が形成される領域ごとに、前記封止樹脂で区切られている。
【００１６】
本発明の実施において好ましくは、前記基板の前記主面には、凹部が形成されており、前記半導体素子は、前記凹部に配置されている。
【００１７】
本発明の実施において好ましくは、前記基板の前記主面には、複数の凹部が形成されており、前記半導体素子は、前記基板側を向く素子裏面と、前記素子裏面に形成された複数の電極バンプとを備えており、前記電極バンプがそれぞれ前記凹部のいずれかに位置するようにして、配置されている。
【００１８】
本発明の実施において好ましくは、前記凹部は、前記実装面まで貫通している。
【００１９】
本発明の実施において好ましくは、前記半導体素子は、前記基板とは反対側を向く素子主面を備えており、前記素子主面は、前記封止樹脂から露出している。
【００２０】
本発明の実施において好ましくは、前記主面配線から起立して形成され、前記主面配線に導通する柱状部と、前記柱状部の先端側に配置され、前記柱状部に導通するインダクタとをさらに備えている。
【００２１】
本発明の実施において好ましくは、前記基板は、基材と、前記基材のうち前記実装面とは反対側から臨む部分を覆っている絶縁層とを備えている。
【００２２】
本発明の実施において好ましくは、前記柱状体の内部に配置され、前記柱状体の前記実装面側の部分を複数の部分に分割する分割部をさらに備えている。
【００２３】
本発明の実施において好ましくは、前記分割部は、前記基板と同じ材料からなる。
【００２４】
本発明の第３の側面によって提供される半導体装置の製造方法は、厚さ方向において互いに反対側を向く主面および裏面を有する基板材料の主面に凹部を形成する工程と、前記凹部の内側に位置し、かつ、前記裏面に直交する直交面を有する樹脂層貫通部を含む樹脂層を形成する工程と、前記直交面に囲まれた部分に充填される柱状体を含む配線部を形成する工程と、前記配線部に導通する半導体素子を搭載する工程と、前記半導体素子を覆う封止樹脂を形成する工程と、前記裏面側に位置する前記基板材料の一部を除去し、前記基板材料から前記柱状体の一部を露出させる工程とを備えることを特徴とする。
【００２５】
本発明の実施において好ましくは、前記樹脂層を形成する工程は、前記基板材料の前記主面側の全面に、前記樹脂層となる感光性樹脂材料を塗布する工程と、露光および現像により、前記直交面に囲まれた部分を除去する工程とを含む。
【００２６】
本発明の実施において好ましくは、前記配線部を形成する工程は、スパッタリング法により、前記基板材料の前記主面側に下地層を形成する工程と、めっき層を形成するためのマスク層を、フォトリソグラフィにより、前記下地層に対して形成する工程と、電解めっきにより前記下地層に接する前記めっき層を形成する工程とを含む。
【００２７】
本発明の実施において好ましくは、前記柱状体の一部を露出させる工程の後に、前記主面とは反対側を向く実装面を覆い、かつ、前記柱状体の露出面を囲む開口部を有する絶縁膜を、フォトリソグラフィにより形成する工程と、前記開口部に、前記柱状体の前記露出面に接する電極パッドを無電解めっきにより形成する工程とをさらに備える。
【発明の効果】
【００２８】
本発明にかかる半導体装置は、主面に搭載された半導体素子と実装面に形成された電極部との導通経路として、貫通孔の内部に形成された柱状体を備えている。そして、柱状体と貫通孔の内壁との間には樹脂層貫通部が介在しており、樹脂層貫通部の柱状体と接する直交面は、実装面に直交している。したがって、樹脂層の直交面に接する柱状体の面も、実装面に直交する面になっている。よって、柱状体の、実装面に平行な断面は、貫通孔の内壁の傾斜に関係なく、同じ形状になる。したがって、製造工程における、基板の実装面側の研削工程において研削量が異なった場合でも、研削により露出する柱状体の露出面の形状は変わらず、露出面の面積にバラツキが生じない。
【００２９】
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。
【図２】図１に示す半導体装置の底面図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
【図４】図１に示す半導体装置の要部拡大断面図である。
【図５】図１に示す半導体装置の製造工程を説明する断面図である。
【図６】図１に示す半導体装置の製造工程を説明する断面図である。
【図７】図１に示す半導体装置の製造工程を説明する断面図である。
【図８】図１に示す半導体装置の製造工程を説明する断面図である。
【図９】図１に示す半導体装置の製造工程を説明する断面図である。
【図１０】図１に示す半導体装置の製造工程を説明する断面図である。
【図１１】図１に示す半導体装置の製造工程を説明する断面図である。
【図１２】図１に示す半導体装置の製造工程を説明する断面図である。
【図１３】図１に示す半導体装置の製造工程を説明する断面図である。
【図１４】図１に示す半導体装置の製造工程を説明する断面図である。
【図１５】図１に示す半導体装置の製造工程を説明する断面図である。
【図１６】図１に示す半導体装置の製造工程を説明する断面図である。
【図１７】図１に示す半導体装置の製造工程を説明する断面図である。
【図１８】図１に示す半導体装置の製造工程を説明する断面図である。
【図１９】図１に示す半導体装置の製造工程を説明する断面図である。
【図２０】図１に示す半導体装置の製造工程を説明する断面図である。
【図２１】図１に示す半導体装置の製造工程を説明する断面図である。
【図２２】本発明の第２実施形態にかかる半導体装置の要部拡大断面図である。
【図２３】本発明の第３実施形態にかかる半導体装置の平面図である。
【図２４】図２３のＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。
【図２５】図２３に示す半導体装置の製造工程を説明する断面図である。
【図２６】図２３に示す半導体装置の製造工程を説明する断面図である。
【図２７】図２３に示す半導体装置の製造工程を説明する断面図である。
【図２８】図２３に示す半導体装置の製造工程を説明する断面図である。
【図２９】本発明の第４実施形態にかかる半導体装置の平面図である。
【図３０】図２９のＸＸＸ−ＸＸＸ線に沿う断面図である。
【図３１】本発明の第５実施形態にかかる半導体装置の平面図である。
【図３２】図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面図である。
【図３３】図３１に示す半導体装置の製造工程を説明する断面図である。
【図３４】図３１に示す半導体装置の製造工程を説明する断面図である。
【図３５】図３１に示す半導体装置の製造工程を説明する断面図である。
【図３６】図３１に示す半導体装置の製造工程を説明する断面図である。
【図３７】図３１に示す半導体装置の製造工程を説明する断面図である。
【図３８】図３１に示す半導体装置の製造工程を説明する断面図である。
【図３９】図３１に示す半導体装置の製造工程を説明する断面図である。
【図４０】本発明の第６実施形態にかかる半導体装置の平面図である。
【図４１】図４０のＸＬＩ−ＸＬＩ線に沿う断面図である。
【図４２】本発明の第７実施形態にかかる半導体装置の断面図である。
【図４３】本発明の第８実施形態にかかる半導体装置の断面図である。
【図４４】本発明の第９実施形態にかかる半導体装置の平面図である。
【図４５】図４４のＸＬＶ−ＸＬＶ線に沿う断面図である。
【図４６】本発明の第１０実施形態にかかる半導体装置の底面図である。
【図４７】図４６に示す半導体装置の要部拡大断面図である。
【図４８】図４６に示す半導体装置の製造工程を説明する断面図である。
【図４９】図４６に示す半導体装置の製造工程を説明する平面図である。
【図５０】図４６に示す半導体装置の製造工程を説明する断面図である。
【図５１】図４６に示す半導体装置の製造工程を説明する断面図である。
【図５２】図４６に示す半導体装置の製造工程を説明する断面図である。
【図５３】図４６に示す半導体装置の製造工程を説明する断面図である。
【図５４】図４６に示す半導体装置の変形例の要部拡大底面図である。
【図５５】図４６に示す半導体装置の変形例の要部拡大底面図である。
【発明を実施するための形態】
【００３１】
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
【００３２】
〔第１実施形態〕
図１〜図４に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、基板１、配線部２０、樹脂層２２、絶縁膜２４、電極パッド２６、半導体素子３１、接合層３２、および封止樹脂４を備える。
【００３３】
図１は、半導体装置Ａ１０の平面図であり、理解の便宜上、封止樹脂４を透過している。図２は、半導体装置Ａ１０の底面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。図４は、半導体装置Ａ１０の要部拡大断面図である。
【００３４】
これらの図に示す半導体装置Ａ１０は、様々な機器の回路基板に表面実装される装置である。本実施形態では、半導体装置Ａ１０は、ホール素子である半導体素子３１を搭載した磁気センサである。図１に示すように、半導体装置Ａ１０の基板１の厚さ方向Ｚ視（以下「平面視」という。）の形状は矩形状である。ここで、説明の便宜上、基板１の厚さ方向Ｚに対して直角である半導体装置Ａ１０の長辺方向（平面図の左右方向）を第１方向Ｘと定義する。また、基板１の厚さ方向Ｚおよび第１方向Ｘに対していずれも直角である半導体装置Ａ１０の短辺方向（平面図の上下方向）を第２方向Ｙと定義する。本実施形態においては、半導体装置Ａ１０の厚さ方向Ｚの寸法は１４０〜２００μｍ程度であり、第１方向Ｘの寸法は７００〜１２００μｍ程度であり、第２方向Ｙの寸法は３５０〜６００μｍ程度である。なお、各寸法は限定されない。
【００３５】
基板１は、図１〜図４に示すように、半導体素子３１を搭載し、かつ半導体装置Ａ１０を回路基板に実装するための部材である。基板１の平面視の形状は、長辺が第１方向Ｘに沿った矩形状である。基板１の厚さ方向Ｚの寸法は、３０〜５０μｍ程度である。なお、基板１の形状および寸法は限定されない。基板１は、主面１１、実装面１２および貫通孔１４を有する。
【００３６】
図１〜図３に示すように、主面１１および実装面１２は、基板１の厚さ方向Ｚにおいて互いに反対側を向く面である。また、主面１１および実装面１２は、ともに基板１の厚さ方向Ｚに対して直交する平坦面である。主面１１は、図３の上方を向く面である。主面１１の形状は矩形状である。実装面１２は、図３の下方を向く面である。実装面１２の形状は矩形状である。
【００３７】
貫通孔１４は、図３および図４に示すように、基板１の主面１１から実装面１２まで、厚さ方向Ｚに貫通する孔である。本実施形態では、貫通孔１４は、基板１の４つの角の近辺にそれぞれ１つずつ、合計４つ設けられている。本実施形態では、貫通孔１４の平面視の形状は矩形状である。貫通孔１４の内壁１４１は厚さ方向Ｚに対して傾斜しており、実装面１２と内壁１４１とがなす角度は約５５°である。したがって、貫通孔１４の、実装面１２に平行な断面の各寸法は、実装面１２に向かうほど小さくなる。よって、貫通孔１４の、実装面１２に平行な断面の面積も、実装面１２に向かうほど小さくなる。貫通孔１４の主面１１側の開口の各寸法は、１２０〜１８０μｍ程度である。なお、貫通孔１４の個数、配置、形状および寸法は限定されない。
【００３８】
また、基板１は、基材１０１および絶縁層１０２を備えている。基材１０１は、単結晶の真性半導体材料を主成分とし、本実施形態においては、Ｓｉを主成分としている。なお、基材１０１の材質は限定されない。本実施形態においては、主面１１として、基材１０１の結晶方位が（１００）である（１００）面を採用している。貫通孔１４は、基材１０１の（１００）面に、ＫＯＨを用いた異方性エッチングで形成されている。したがって、内壁１４１は、厚さ方向Ｚに対して傾斜している。
【００３９】
絶縁層１０２は、基材１０１上に形成されており、基材１０１のうち実装面１２とは反対側から臨む部分を覆っている。本実施形態では、絶縁層１０２は、ＳｉＯ2からなり、基材１０１を熱酸化することによって形成されている。絶縁層１０２は、基材１０１と配線部２０とを電気的に絶縁する。本実施形態において、絶縁層１０２の厚さ（厚さ方向Ｚの寸法）は、たとえば０．７〜１．０μｍ程度である。なお、樹脂層２２が絶縁層１０２としての機能を果たすので、基板１は絶縁層１０２を備えなくてもよい。
【００４０】
樹脂層２２は、基板１と配線部２０との間に介在している。樹脂層２２は、たとえばポリイミド樹脂からなる。樹脂層２２は、外面２２ａを有し、樹脂層主面部２２２および樹脂層貫通部２２１を備えている。
【００４１】
外面２２ａは、厚さ方向Ｚに対して直交する面であり、図４の上方を向く面である。外面２２ａは、樹脂層２２の全体にわたって面一状になっている。樹脂層主面部２２２は、樹脂層２２のうち主面１１に形成された部分であり、均一な厚さになっている。本実施形態において、樹脂層主面部２２２の厚さ（厚さ方向Ｚの寸法）は、たとえば５〜１０μｍ程度である。
【００４２】
樹脂層貫通部２２１は、樹脂層２２のうち貫通孔１４の内部に形成された部分である。樹脂層貫通部２２１は、貫通孔１４の内壁１４１と、後述する配線部２０の柱状体２０２との間に介在している。樹脂層貫通部２２１は、直交面２２１ａおよび露出面２２１ｂを有している。露出面２２１ｂは、厚さ方向Ｚに対して直交する面であり、図４の下方を向く面である。露出面２２１ｂは、基板１の実装面１２から露出した、実装面１２側から見た場合に矩形環状の面である。露出面２２１ｂは、実装面１２と面一状である。
【００４３】
直交面２２１ａは、貫通孔１４の内壁１４１とは反対側を向く面であり、実装面１２に直交する平坦面である。各貫通孔１４に形成された樹脂層貫通部２２１は、それぞれ、４つの矩形状の直交面２２１ａを有している。樹脂層貫通部２２１は、厚さ方向Ｚに対して傾斜した内壁１４１を有する貫通孔１４の内部に形成されて、厚さ方向Ｚに平行な直交面２２１ａによって構成される孔を形成する。なお、樹脂層２２は、ポリイミド樹脂に限定されない。樹脂層２２は、後述する製造方法で説明するように、フォトリソグラフィにより形成される。したがって、樹脂層２２は、感光性樹脂である必要があり、例えばエポキシ樹脂やソルダーレジストなどであってもよい。
【００４４】
配線部２０は、図１〜図４に示すように、基板１に形成され、かつ半導体素子３１に導通する導電体である。配線部２０は、互いに積層された下地層およびめっき層から構成される。下地層は、基板１に形成され、絶縁層１０２および樹脂層２２によって、基材１０１に対して電気的に絶縁されている。下地層は互いに積層されたＴｉ層およびＣｕ層から構成され、その厚さは２００〜８００ｎｍ程度である。めっき層は、下地層の外側（基板１とは反対側）に下地層に接するように形成されている。めっき層はＣｕから構成され、その厚さは、下地層より厚く設定されており、３〜１０μｍ程度である。下地層とめっき層とは一体となっているので、図３および図４では、区別せずに配線部２０として示している。なお、配線部２０の材質や膜厚は限定されない。本実施形態にかかる配線部２０は、主面配線２０１および柱状体２０２を含む。
【００４５】
図１〜図４に示すように、主面配線２０１は、基板１の主面１１側に形成された配線部２０の一部である。半導体素子３１は、主面配線２０１に接続されている。また、図３および図４に示すように、柱状体２０２は、基板１を貫通するように形成された導電体である。柱状体２０２は、貫通孔１４の内部において、樹脂層貫通部２２１の直交面２２１ａに囲まれた部分に充填されるようにして形成されている。柱状体２０２は、基板１の主面１１および実装面１２からそれぞれ露出している。主面１１から露出する柱状体２０２の一端は、主面配線２０１に接続している。また、実装面１２から露出する柱状体２０２の他端は、電極パッド２６に接続している。本実施形態では、柱状体２０２は、角柱状であり、側面２０２ａおよび露出面２０２ｂを有している。露出面２０２ｂは、実装面１２から露出する柱状体２０２の他端側の面であり、実装面１２と面一状である。側面２０２ａは、露出面２０２ｂにつながる面である。側面２０２ａは、樹脂層貫通部２２１の直交面２２１ａに接しており、実装面１２に直交する平坦面になっている。なお、柱状体２０２の形状は限定されず、たとえば円柱形状などであってもよい。本実施形態では、主面配線２０１と柱状体２０２とは、同じ材料により一体として形成されている。なお、主面配線２０１と柱状体２０２とは、異なる材料で別々に形成されていてもよい。
【００４６】
図３および図４に示すように、電極パッド２６は、柱状体２０２の露出面２０２ｂに接する導電体である。図４に示すように、電極パッド２６は、互いに積層されたＮｉ層２６１、Ｐｄ層２６２およびＡｕ層２６３から構成される。本実施形態では、電極パッド２６は、実装面１２から露出する柱状体２０２の露出面２０２ｂを覆っている。また、本実施形態では、電極パッド２６の形状は、矩形状である。本実施形態において、電極パッド２６の厚さ（厚さ方向Ｚの寸法）は、たとえば３〜１５μｍ程度である。なお、電極パッド２６の厚さ、材質および形状は限定されない。電極パッド２６は、半導体装置Ａ１０をたとえば図示しない電子機器の回路基板に面実装するために用いられる。電極パッド２６が、本開示の「電極部」に相当する。なお、電極パッド２６上にはんだボールを形成してもよい。また、電極パッド２６を設けず、柱状体２０２の露出面２０２ｂに直接接するはんだボールを形成してもよい。この場合、はんだボールが、本開示の「電極部」に相当する。
【００４７】
配線部２０および電極パッド２６は、半導体素子３１と半導体装置Ａ１０が実装される回路基板との導電経路を構成する。なお、図１〜図４に示す配線部２０および電極パッド２６の配置形態は一例であり、実際の半導体装置Ａ１０における配線部２０および電極パッド２６の配置形態はこれに限定されない。
【００４８】
絶縁膜２４は、基板１の実装面１２に形成されており、各電極パッド２６を互いに電気的に絶縁するために設けられている。絶縁膜２４は、実装面１２の全面を覆っており、半導体装置Ａ１０における、実装面１２側の面のうち、電極パッド２６が形成された部分以外の全面を覆っている。絶縁膜２４は、実装面１２の全面を覆っていればよく、実装面１２から露出する柱状体２０２の露出面２０２ｂの一部を覆っていてもよい。絶縁膜２４は、後述する製造工程において、電極パッド２６を無電解めっきにより形成する際に、実装面１２に電極パッド２６の材料が析出することを防止する役割も果たす。絶縁膜２４は、たとえばポリイミド樹脂などの絶縁材料によって、たとえばフォトリソグラフィにより形成されている。本実施形態において、絶縁膜２４の厚さ（厚さ方向Ｚの寸法）は、たとえば３〜１０μｍ程度である。なお、絶縁膜２４の厚さ、材質および形成方法は限定されない。
【００４９】
半導体素子３１は、図１〜図３に示すように、主面配線２０１に接合層３２を介して接続されることによって、基板１の主面１１に搭載されている。半導体素子３１は、平面視矩形状の板状であり、素子主面３１２および素子裏面３１３を有する。図３に示すように、素子主面３１２および素子裏面３１３は、厚さ方向Ｚにおいて互いに反対側を向く面である。素子主面３１２は、図３の上方を向く面である。素子裏面３１３は、図３の下方を向く面であり、半導体素子３１を基板１に搭載する際に利用される面である。素子裏面３１３には、電極バンプ３１１が形成されている。電極バンプ３１１は、たとえばＳｎを含む合金はんだまたはＮｉ／Ｐｄ／Ａｕから構成される。電極バンプ３１１は、主面配線２０１に接する接合層３２に接している。つまり、本実施形態にかかる半導体素子３１は、いわゆるフリップチップ型の素子である。半導体素子３１の厚さ（厚さ方向Ｚの寸法）は、たとえば６０〜８０μｍ程度である。本実施形態にかかる半導体素子３１は、たとえばホール素子である。なお、半導体素子３１は、これに限定されず、その他の半導体素子であってもよい。
【００５０】
接合層３２は、図３に示すように、半導体素子３１の電極バンプ３１１と主面配線２０１との間に介在する導電体である。接合層３２によって、半導体素子３１は主面配線２０１に固着により接続され、かつ半導体素子３１と主面配線２０１との導通が確保される。本実施形態にかかる接合層３２は、互いに積層されたＮｉ層およびＳｎを含む合金層から構成される。当該合金層は、たとえばＳｎ−Ａｇ系合金またはＳｎ−Ｓｂ系合金などの鉛フリーはんだである。なお、接合層３２の材質は限定されない。
【００５１】
封止樹脂４は、図３に示すように、基板１の主面１１側に形成され、半導体素子３１を覆う部材である。本実施形態にかかる封止樹脂４は、半導体素子３１に加え、配線部２０も覆っている。封止樹脂４は、電気絶縁性を有する、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。本実施形態においては、封止樹脂４は、半導体素子３１、配線部２０、および基板１の主面１１を露出させることなく覆っている。本実施形態では、封止樹脂４は平面視において基板１と重なっているので、平面視の形状は矩形状である。なお、封止樹脂４の材質および形状は限定されない。
【００５２】
次に、図５〜図２１に基づき、半導体装置Ａ１０の製造方法の一例について説明する。なお、これらの図においては、図１のＩＩＩ−ＩＩＩ線に沿うｙｚ平面における断面を示している。また、これらの図において示される後述する基板材料１００の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙは、図１〜図４に示される基板１の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙが示す方向と同一である。
【００５３】
まず、基板材料１００を用意する。基板材料１００は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。基板材料１００の厚さは、たとえば７００〜８００μｍ程度である。基板材料１００は、上述した半導体装置Ａ１０の基板１が複数個取りできるサイズである。すなわち、以降の製造工程においては、複数の半導体装置Ａ１０を一括して製造する手法を前提としている。基板材料１００は、厚さ方向Ｚにおいて互いに反対側を向く主面１１０および裏面１２０を有している。本実施形態においては、主面１１０として結晶方位が（１００）である（１００）面を採用する。主面１１０は、後に主面１１となる部分である。
【００５４】
次いで、図５に示すように、主面１１０をたとえば熱酸化させることによりＳｉＯ2からなるマスク層８０１を形成する。マスク層８０１の厚さは、たとえば０．７〜１．０μｍ程度である。
【００５５】
次いで、図６に示すように、マスク層８０１に対してエッチングによるパターニングを行う。具体的には、マスク層８０１にフォトリソグラフィによりレジストを形成して、マスク層８０１をエッチングし、その後、レジストを剥離する。これにより、マスク層８０１に開口が形成される。この開口の形状および大きさは、最終的に得ようとする貫通孔１４の形状および大きさに応じて設定する。本実施形態では、開口は矩形状である。
【００５６】
次いで、図７に示すように、凹部１４０を形成する。凹部１４０の形成は、たとえばＫＯＨを用いた異方性エッチングによって行う。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。この異方性エッチングを行うことにより、内壁１４１を有する凹部１４０が形成される。凹部１４０は、後に貫通孔１４となる部分である。内壁１４１が裏面１２０（ｘｙ平面）に対してなす角度は、約５５°程度となる。本実施形態では、凹部１４０の深さ（厚さ方向Ｚの寸法）は、５０〜８０μｍ程度である。なお、エッチング溶液はＫＯＨに限定されず、ＴＭＡＨ（水酸化テトラメチルアンモニウム）やＥＤＰ（エチレンジアミンピロカテール）などのアルカリ溶液であってもよい。また、フッ硝酸（ＨＦとＨＮＯ3の混酸）溶液をエッチング溶液として、等方性エッチングを行うようにしてもよい。次いで、マスク層８０１を除去する。マスク層８０１の除去は、たとえばＨＦを用いたエッチングによって行う。
【００５７】
次いで、図８に示すように、たとえばＳｉＯ2からなる絶縁層１０２を形成する。絶縁層１０２の形成は、基板材料１００のうち裏面１２０とは反対側部分全体（主面１１０および凹部１４０の内面）を熱酸化させることにより行う。これにより、厚さがたとえば０．７〜１．０μｍ程度の絶縁層１０２が得られる。
【００５８】
次いで、図９〜図１１に示すように、フォトリソグラフィにより、樹脂層２２を形成する。
【００５９】
まず、図９に示すように、基板材料１００の主面１１０側の全面に樹脂層２２０を形成する。樹脂層２２０は、たとえばスピンコータ（回転式塗布装置）を用いて、感光性ポリイミド樹脂を基板材料１００に塗布することにより形成される。樹脂層２２０は、凹部１４０の内部にも充填されるようにして形成されている。なお、フィルム状の感光性ポリイミド樹脂を貼り付けることで、樹脂層２２０を形成するようにしてもよい。
【００６０】
次いで、図１０に示すように、樹脂層２２０に対して露光を行う。樹脂層２２０は、フォトマスク８１１を介して、所定のパターンで選択的に露光される。フォトマスク８１１には、平面視において凹部１４０の内側に凹部１４０より小さい矩形状の透光部分８１１ａが設けられている。
【００６１】
次いで、図１１に示すように、現像を行うことで、樹脂層２２が形成される。樹脂層２２０はポジ型であるため、露光された部分が現像液により除去される。樹脂層２２０の、平面視においてフォトマスク８１１の透光部分８１１ａに重なる部分は、露光されるので、現像によって除去されて、絶縁層１０２が露出している。一方、樹脂層２２０の、平面視において透光部分８１１ａに重ならない部分は、露光されないので、樹脂層２２として残っている。これにより、凹部１４０の内部には、裏面１２０（ｘｙ平面）に直交する直交面２２１ａを有する樹脂層貫通部２２１が形成される。以上の工程により、樹脂層２２が形成される。
【００６２】
次いで、図１２〜図１６に示すように、配線部２０および接合層３２を形成する。
【００６３】
まず、図１２に示すように、基板材料１００の主面１１０側に、下地層２０ａを形成する。下地層２０ａは、樹脂層２２および凹部１４０の底面に露出している絶縁層１０２を覆っている。下地層２０ａはスパッタリング法により形成される。本実施形態にかかる下地層２０ａは、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚さは２００〜８００ｎｍ程度である。下地層２０ａの形成にあたっては、樹脂層２２および絶縁層１０２に接するＴｉ層を形成した後に当該Ｔｉ層に接するＣｕ層を形成する。
【００６４】
次いで、図１３に示すように、めっき層２０ｂを形成するためのマスク層８０２を、下地層２０ａに対してフォトリソグラフィにより形成する。下地層２０ａの全面を覆うようにマスク層８０２を基板材料１００に形成した後、マスク層８０２に対して露光・現像を行うことによって、パターニングを行う。マスク層８０２は、たとえばスピンコータ（回転式塗布装置）を用いて感光性レジストを基板材料１００に塗布することにより形成される。本実施形態にかかるマスク層８０２は、ポジ型であるため、露光された部分が現像液により除去される。露光により除去されたマスク層８０２の部分から下地層２０ａが露出する。マスク層８０２は、最終的に配線部２０として残す部分が除去される。
【００６５】
次いで、図１４に示すように、マスク層８０２から露出した下地層２０ａに接するめっき層２０ｂを形成する。めっき層２０ｂは、Ｃｕから構成され、下地層２０ａを導電経路とした電解めっきにより形成される。このとき、めっき液には抑制剤および促進剤が添加されているので、下地層２０ａのうち主面１１０に位置する部分より凹部１４０に位置する部分に、優先的にめっきが析出して成長する。これにより、主面１１０に位置する部分には薄く、凹部１４０に位置する部分には厚く、めっき層２０ｂが形成される。本実施形態では、めっき層２０ｂの厚さは、主面１１０に位置する部分で３〜１０μｍ程度である。凹部１４０に位置する部分で厚く形成されためっき層２０ｂが、柱状体２０２の主要部分になる。次いで、マスク層８０２を除去する。
【００６６】
次いで、図１５に示すように、接合層３２を形成する。まず、接合層３２を形成するためのマスク層８０３を、下地層２０ａおよびめっき層２０ｂに対してフォトリソグラフィにより形成する。下地層２０ａおよびめっき層２０ｂの全面を覆うようにマスク層８０３を基板材料１００に形成した後、マスク層８０３に対して露光・現像を行うことによって、パターニングを行う。マスク層８０３の構成および形成方法は、マスク層８０２と同一である。このとき、露光によりマスク層８０３に開口部８０３ａが形成される。本実施形態にかかる開口部８０３ａはめっき層２０ｂにおいて形成される。また、本実施形態にかかる開口部８０３ａの形状は直方体状（図示略）である。次いで、めっき層２０ｂに接する接合層３２を形成する。本実施形態にかかる接合層３２は、マスク層８０３の開口部８０３ａが形成されためっき層２０ｂに接して形成される。接合層３２は、下地層２０ａおよびめっき層２０ｂを導電経路とした電解めっきによって、マスク層８０３の開口部８０３ａを埋めるように形成される。また、本実施形態にかかる接合層３２は、互いに積層されたＮｉ層およびＳｎを含む合金層から構成される。当該合金層は、たとえばＳｎ−Ａｇ系合金またはＳｎ−Ｓｂ系合金などの鉛フリーはんだである。次いで、マスク層８０３を除去する。
【００６７】
次いで、図１６に示すように、基板材料１００においてめっき層２０ｂに覆われていない不要な下地層２０ａを全て除去する。不要な下地層２０ａは、たとえばウェットエッチングにより除去される。当該ウェットエッチングでは、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液が用いられる。下地層２０ａが除去された部分から、樹脂層２２が露出する。互いに積層された下地層２０ａおよびめっき層２０ｂは一体となっており、以下では区別せずに配線部２０として示す。以上の工程により、配線部２０および接合層３２が形成される。
【００６８】
次いで、図１７に示すように、主面１１０に半導体素子３１を搭載する。半導体素子３１の搭載は、ＦＣＢ（Flip Chip Bonding）により行う。半導体素子３１の電極バンプ３１１にフラックスを塗布した後、フリップチップボンダを用いて、半導体素子３１を主面１１０に形成された配線部２０に接する接合層３２に仮付けする。このとき、接合層３２は、配線部２０と半導体素子３１との双方に挟まれた状態となる。次いで、リフローにより接合層３２を溶融させた後、冷却により接合層３２を固化させることによって、半導体素子３１の搭載が完了する。
【００６９】
次いで、図１８に示すように、半導体素子３１を覆う封止樹脂４を形成する。本実施形態においては、配線部２０も封止樹脂４により覆われる。本実施形態にかかる封止樹脂４は、電気絶縁性を有する、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂４は、半導体素子３１、配線部２０、および基板１の主面１１を露出させることなく覆うように形成される。
【００７０】
次いで、図１９に示すように、基板材料１００の裏面１２０側を、たとえば機械研削により研削する。研削後の基板材料１００の主面１１０とは反対側の面が実装面１２になる。本実施形態では、全体の厚さ方向Ｚの寸法（実装面１２から封止樹脂４の上面までの寸法）が所望の寸法（たとえば１３０〜１９０μｍ程度）になるまで研削を行う。本実施形態では、厚さが７００〜８００μｍ程度の基板材料１００が、３０〜５０μｍ程度の厚さになるまで研削される。研削により、柱状体２０２は、基板材料１００の実装面１２から露出する露出面２０２ｂを有するようになる。また、凹部１４０は、底面部分が研削されることにより貫通して、貫通孔１４になる。本実施形態では、５０〜８０μｍ程度の深さの凹部１４０が研削により、基板材料１００の厚さ（３０〜５０μｍ程度）の貫通孔１４になる。つまり、柱状体２０２も２０〜３０μｍ程度研削される。また、露出面２０２ｂは、実装面１２と面一状になる。また、貫通孔１４と柱状体２０２の間に配置されている樹脂層貫通部２２１は、一部を研削されて、矩形環状に露出する露出面２２１ｂを有するようになる。当該露出面２２１ｂも、柱状体２０２の露出面２０２ｂおよび実装面１２と面一状になる。露出面２２１ｂにおける、貫通孔１４と柱状体２０２との間隔（露出面２２１ｂの環状部分の幅）は、研削の程度により変化するが、本実施形態では、５μｍ程度になっている。なお、機械研削以外の方法で、基板材料１００の裏面１２０側の一部を除去するようにしてもよい。
【００７１】
次いで、図２０に示すように、基板材料１００の実装面１２を覆うように、絶縁膜２４を形成する。本実施形態にかかる絶縁膜２４は、フォトリソグラフィにより形成される。まず、基板材料１００の実装面１２、樹脂層貫通部２２１の露出面２２１ｂ、および柱状体２０２の露出面２０２ｂの全体を覆うように、絶縁膜２４を形成する。絶縁膜２４は、たとえばスピンコータ（回転式塗布装置）を用いて、感光性ポリイミド樹脂を塗布することにより形成される。次いで、絶縁膜２４に対して露光・現像を行うことによって、パターニングを行う。露光・現像により、絶縁膜２４には、柱状体２０２の露出面２０２ｂを囲む開口部２４１が形成される。
【００７２】
次いで、図２１に示すように、絶縁膜２４の開口部２４１に、柱状体２０２の露出面２０２ｂに接する電極パッド２６を形成する。本実施形態にかかる電極パッド２６は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。電極パッド２６は、無電解めっきによりＮｉ層、Ｐｄ層、Ａｕ層の順に各々を析出させることにより形成される。
【００７３】
次いで、第１方向Ｘに沿って基板材料１００および封止樹脂４を切断し、第２方向Ｙに沿って基板材料１００および封止樹脂４を切断することによって、半導体装置Ａ１０の基板１に対応する範囲ごとの個片に分割する。切断にあたっては、たとえばプラズマダイシングにより切断線に沿って基板材料１００および封止樹脂４を切断する。当該工程において分割された個片が半導体装置Ａ１０となる。以上の工程を経ることによって、半導体装置Ａ１０が製造される。
【００７４】
次に、半導体装置Ａ１０およびその製造方法の作用効果について説明する。
【００７５】
半導体装置Ａ１０において、基板１の貫通孔１４の内側には、柱状体２０２が形成されている。貫通孔１４の内壁１４１と柱状体２０２の側面２０２ａとの間には、樹脂層貫通部２２１が形成されている。樹脂層貫通部２２１の直交面２２１ａが実装面１２に直交する平坦面になっているので、当該直交面２２１ａに接する柱状体２０２の側面２０２ａも、実装面１２に直交する平坦面になっている。よって、柱状体２０２の、実装面１２に平行な断面は、貫通孔１４の内壁１４１の傾斜に関係なく、同じ形状になる。したがって、製造工程の研削工程において研削量が異なった場合でも、研削により露出する柱状体２０２の露出面２０２ｂの形状は変わらず、露出面２０２ｂの面積にバラツキが生じない。また、研削量によって露出する柱状体２０２の露出面２０２ｂの面積にバラツキが生じないので、研削量を多くして、半導体装置Ａ１０の厚さ方向Ｚの寸法をより小さくして、半導体装置Ａ１０を薄型のものにすることができる。
【００７６】
樹脂層２２は、感光性ポリイミド樹脂を用いて、フォトリソグラフィにより形成される。すなわち、感光性ポリイミド樹脂を基板材料１００の主面１１０側の全面に塗布して樹脂層２２０を形成し、当該樹脂層２２０を所定のパターンで露光し、現像により露光部分を除去することで、樹脂層２２は形成される。したがって、樹脂層貫通部２２１の直交面２２１ａを、実装面１２に直交する平坦面として、容易に形成することができる。また、絶縁体である樹脂層２２が絶縁層１０２と配線部２０との間に介在することにより、基材１０１と配線部２０との絶縁をより確実にすることができる。
【００７７】
半導体素子３１は、いわゆるフリップチップ型の素子であり、ＦＣＢにより基板１に搭載される。したがって、ワイヤボンディングにより搭載する場合と比較して、半導体装置Ａ１０の厚さ方向Ｚの寸法を小さくすることができる。このことは、半導体装置Ａ１０の薄型化に寄与する。
【００７８】
絶縁膜２４は、実装面１２の全面を覆っており、半導体装置Ａ１０における、実装面１２側の面のうち、電極パッド２６が形成された部分以外の全面を覆っている。したがって、基板１と各電極パッド２６とを電気的に絶縁することができる。また、各電極パッド２６を互いに電気的に絶縁することができる。さらに、製造工程において、電極パッド２６を無電解めっきにより形成する際に、実装面１２に電極パッド２６の材料が析出することを防止することができる。
【００７９】
配線部２０は、互いに積層された下地層およびめっき層から構成され、下地層は、互いに積層されたＴｉ層およびＣｕ層から構成される。そして、Ｔｉ層が樹脂層２２に接する。Ｔｉ層は、合成樹脂から構成される樹脂層２２との付着が良好であるため、樹脂層２２に対するＣｕ層の剥離防止の効果がある。また、下地層によって、半導体装置Ａ１０の製造工程にかかる配線部２０の形成において、めっき層を電解めっきにより効率よく形成することができる。
【００８０】
〔第２実施形態〕
図２２に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【００８１】
図２２は、半導体装置Ａ２０の要部拡大断面図である。
【００８２】
本実施形態にかかる半導体装置Ａ２０は、基板１の貫通孔１４の内壁１４１の形状が半導体装置Ａ１０と異なる。本実施形態にかかる貫通孔１４は、フッ硝酸（ＨＦとＨＮＯ3の混酸）溶液をエッチング溶液として、等方性エッチングを行って形成されている。したがって、貫通孔１４の内壁１４１は、凹面状であり、厚さ方向Ｚに対する傾斜が一定ではない。実装面１２と内壁１４１とがなす角度は、主面１１の近くでは９０°であるが、実装面１２の近くでは小さな角度になっている。しかし、樹脂層貫通部２２１の直交面２２１ａは、内壁１４１の形状に関係なく、実装面１２に直交する平坦面になっている。したがって、柱状体２０２の側面２０２ａも、実装面１２に直交する平坦面になっている。よって、柱状体２０２の、実装面１２に平行な断面は、貫通孔１４の内壁１４１の傾斜に関係なく、同じ形状になる。したがって、製造工程の研削工程において研削量が異なった場合でも、研削により露出する柱状体２０２の露出面２０２ｂの形状は変わらず、露出面２０２ｂの面積にバラツキが生じない。つまり、本実施形態においても、第１実施形態と同様の効果を奏することができる。
【００８３】
〔第３実施形態〕
図２３〜図２８に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【００８４】
図２３は、半導体装置Ａ３０の平面図であり、理解の便宜上、封止樹脂４を透過している。図２４は、図２３のＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。
【００８５】
本実施形態にかかる半導体装置Ａ３０は、基板１の主面１１に、実装面１２まで貫通する溝１５が形成されている点と、絶縁膜２４が形成されていない点とで、半導体装置Ａ１０と異なる。
【００８６】
図２３および図２４に示すように、本実施形態にかかる基板１の主面１１には、溝１５が形成されている。溝１５は、溝１５１および溝１５２からなる。溝１５１は、主面１１の中央を通り第１方向Ｘに平行であり、主面１１の第１方向Ｘの両端部まで達する。溝１５２は、主面１１の中央を通り第２方向Ｙに平行であり、主面１１の第２方向Ｙの両端部まで達する。つまり、溝１５は、主面１１を４分割している。また、溝１５は実装面１２まで貫通しており、溝１５の内部には、封止樹脂４が充填されている。溝１５によって区切られた基板１の各領域には、それぞれ、配線部２０が形成されている。各配線部２０は、同じ領域内の電極パッド２６に接続し、接合層３２を介して、半導体素子３１の電極バンプ３１１の１つに接続している。基板１の各領域は、溝１５に充填された封止樹脂４によって、他の領域に対して電気的に絶縁されている。なお、溝１５の配置および形状は限定されず、半導体素子３１の電極バンプ３１１の配置および数と、電極パッド２６の配置に応じて、適宜設計される。
【００８７】
次に、図２５〜図２８に基づき、半導体装置Ａ３０の製造方法の一例について説明する。なお、第１実施形態にかかる半導体装置Ａ１０の製造方法と共通する部分は説明を省略する。図２５〜図２８は、半導体装置Ａ３０の製造工程を説明する断面図である。
【００８８】
まず、基板材料１００を用意し、主面１１０にマスク層８０１を形成する。ここまでは、第１実施形態にかかる半導体装置Ａ１０の製造方法（図５参照）と共通する。
【００８９】
次いで、図２５に示すように、マスク層８０１に対してエッチングによるパターニングを行う。これにより、マスク層８０１に開口が形成される。このとき形成される開口には、貫通孔１４を形成するための開口の他に、溝１５を形成するための開口が含まれる。
【００９０】
次いで、図２６に示すように、凹部１４０および溝１５を形成する。凹部１４０および溝１５の形成は、たとえばＫＯＨを用いた異方性エッチングによって行う。次いで、マスク層８０１を除去する。
【００９１】
次いで、図２７に示すように、絶縁層１０２を形成し、樹脂層２２を形成する。絶縁層１０２は、熱酸化により形成される。樹脂層２２は、フォトリソグラフィにより形成される。本実施形態にかかる樹脂層２２は、凹部１４０の内部の他に、溝１５の内部も除去される。
【００９２】
次いで、図２８に示すように、配線部２０および接合層３２を形成し、主面１１０に半導体素子３１を搭載する。次いで、半導体素子３１を覆う封止樹脂４を形成する。このとき、溝１５に封止樹脂４が充填される。次いで、基板材料１００の裏面１２０側を、たとえば機械研削により研削する。研削により、実装面１２が形成され、実装面１２から柱状体２０２の露出面２０２ｂが露出する。また、溝１５に充填された封止樹脂４の一部も、実装面１２から露出する。これにより、溝１５が実装面１２まで貫通し、溝１５に充填された封止樹脂４によって、基板材料１００が区切られる。次いで、基板材料１００から外部に露出した柱状体２０２の露出面２０２ｂに接する電極パッド２６を形成する。次いで、基板材料１００および封止樹脂４を第１方向Ｘおよび第２方向Ｙに沿って切断することによって、半導体装置Ａ４０の基板１に対応する範囲ごとの個片に分割する。以上の工程を経ることによって、半導体装置Ａ３０が製造される。
【００９３】
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、基板１が、溝１５によって、互いに絶縁された領域に分割されているので、各領域間で基板１を介した電流経路が発生しない。したがって、半導体素子３１の端子間でのショートを防止することができ、また、リーク電流に対するロバスト性を高めることができる。
【００９４】
なお、本実施形態においては、溝１５に充填された封止樹脂４によって、半導体素子３１の端子間でのショートを防止できるので、絶縁膜２４を形成しない場合について説明したが、これに限られない。第１実施形態と同様に、実装面１２に絶縁膜２４を形成してもよい。また、本実施形態においては、溝１５の側面も樹脂層２２で覆う場合について説明したが、これに限られない。溝１５に充填された封止樹脂４によって、半導体素子３１の端子間でのショートを防止できるので、樹脂層２２が溝１５の側面を覆わないようにしてもよい。
【００９５】
〔第４実施形態〕
図２９〜図３０に基づき、本発明の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ３０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【００９６】
図２９は、半導体装置Ａ４０の平面図であり、理解の便宜上、封止樹脂４を透過して、破線で示している。図３０は、図２９のＸＸＸ−ＸＸＸ線に沿う断面図である。
【００９７】
本実施形態にかかる半導体装置Ａ４０は、基板１の第１方向Ｘの両端面および第２方向Ｙの両端面（以下では、「側面１６」とする）が封止樹脂４で覆われている点で、半導体装置Ａ３０と異なる。
【００９８】
図２９および図３０に示すように、本実施形態にかかる基板１の側面１６は、封止樹脂４で覆われている。側面１６は、基板１の第１方向Ｘの両端面および第２方向Ｙの両端面であり、製造工程において、個片に切断するときの切断線の位置に溝として形成した部分である。半導体装置Ａ４０の製造工程では、溝１５と同様にして、切断線の位置に溝が形成される。当該溝には絶縁層１０２が形成され、封止樹脂４が充填される。次いで、基板材料１００の裏面１２０側の研削により、当該溝に充填された封止樹脂４の一部も、実装面１２から露出する。これにより、当該溝が実装面１２まで貫通し、当該溝に充填された封止樹脂４によって、基板材料１００が区切られる。そして、当該溝の位置で個片に切断することで、当該溝の側面が、封止樹脂４に覆われた側面１６になる。基板１の各側面１６が封止樹脂４に覆われることで、基板１は実装面１２以外が封止樹脂４に覆われる。
【００９９】
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、基板１は実装面１２以外が封止樹脂４に覆われるので、リーク電流に対するロバスト性を高めることができる。
【０１００】
なお、本実施形態においては、絶縁膜２４を形成しない場合について説明したが、これに限られない。第１実施形態と同様に、実装面１２に絶縁膜２４を形成してもよい。また、本実施形態においては、側面１６は樹脂層２２で覆われていないが、側面１６も樹脂層２２で覆われていてもよい。また、本実施形態においては、基板１は溝１５も備えているが、溝１５を備えなくてもよい。
【０１０１】
〔第５実施形態〕
図３１〜図３９に基づき、本発明の第５実施形態にかかる半導体装置Ａ５０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１０２】
図３１は、半導体装置Ａ５０の平面図であり、理解の便宜上、封止樹脂４を透過している。図３２は、図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面図である。
【０１０３】
本実施形態にかかる半導体装置Ａ５０は、基板１の主面１１の中央に貫通孔１７が形成され、当該貫通孔１７に半導体素子３１が配置されている点で、半導体装置Ａ１０と異なる。
【０１０４】
図３１および図３２に示すように、本実施形態にかかる基板１の中央には、主面１１から実装面１２まで貫通する貫通孔１７が形成されている。本実施形態では、貫通孔１７の平面視の形状は、半導体素子３１の平面視の形状に合わせて、矩形状である。また、貫通孔１７の主面１１側および実装面１２側の開口の各寸法は、半導体素子３１が配置できる寸法である。なお、貫通孔１７の形状および寸法は、半導体素子３１が配置できる限りにおいて限定されない。貫通孔１７は、貫通孔１４と同様に形成されるので、貫通孔１７の内壁１７１は厚さ方向Ｚに対して傾斜しており、実装面１２と内壁１７１とがなす角度は約５５°である。したがって、貫通孔１７の、実装面１２に平行な断面の各寸法は、実装面１２に向かうほど小さくなる。貫通孔１７には、主面配線２０１に接続する貫通孔配線２０３が形成される。半導体素子３１は、貫通孔１７に配置され、接合層３２を介して貫通孔配線２０３に接続している。
【０１０５】
次に、図３３〜図３９に基づき、半導体装置Ａ５０の製造方法の一例について説明する。なお、第１実施形態にかかる半導体装置Ａ１０の製造方法と共通する部分は説明を省略する。図３３〜図３９は、半導体装置Ａ５０の製造工程を説明する断面図である。
【０１０６】
まず、基板材料１００を用意し、主面１１０にマスク層８０１を形成する。ここまでは、第１実施形態にかかる半導体装置Ａ１０の製造方法（図５参照）と共通する。
【０１０７】
次いで、図３３に示すように、マスク層８０１に対してエッチングによるパターニングを行う。これにより、マスク層８０１に開口が形成される。この時形成される開口には、貫通孔１４を形成するための開口の他に、貫通孔１７を形成するための開口が含まれる。
【０１０８】
次いで、図３４に示すように、凹部１４０および凹部１７０を形成する。凹部１７０は、後に貫通孔１７となる部分である。凹部１４０および凹部１７０の形成は、たとえばＫＯＨを用いた異方性エッチングによって行う。次いで、マスク層８０１を除去する。
【０１０９】
次いで、図３５に示すように、絶縁層１０２を形成し、樹脂層２２を形成する。絶縁層１０２は、熱酸化により形成される。樹脂層２２は、フォトリソグラフィにより形成される。本実施形態にかかる樹脂層２２は、凹部１４０の内部の他に、凹部１７０の内部も除去される。
【０１１０】
次いで、図３６〜図３８に示すように、配線部２０を形成する。まず、図３６に示すように、下地層２０ａを形成する。次いで、図３７に示すように、めっき層２０ｂを形成するためのマスク層８０２を形成し、マスク層８０２から露出した下地層２０ａに接するめっき層２０ｂを形成する。このとき、めっき層２０ｂは、薄く均一になるように形成される。次いで、マスク層８０２を除去する。次いで、図３８に示すように、めっき層２０ｃを形成するためのマスク層８０２’を形成し、マスク層８０２’から露出しためっき層２０ｂに接するめっき層２０ｃを形成する。めっき層２０ｃは、柱状体２０２になる部分に形成される。第１実施形態とは異なり、めっき層（２０ｂ、２０ｃ）の形成を２回に分けているのは、貫通孔配線２０３の厚さ（厚さ方向Ｚの寸法）が厚くなりすぎないようにするためである。次いで、マスク層８０２’を除去し、接合層３２を形成して、めっき層２０ｂに覆われていない不要な下地層２０ａを全て除去する。残った下地層２０ａ、めっき層２０ｂおよびめっき層２０ｃは一体となって、配線部２０になる。
【０１１１】
次いで、図３９に示すように、主面１１０に半導体素子３１を搭載する。次いで、半導体素子３１を覆う封止樹脂４を形成する。このとき、凹部１７０にも封止樹脂４が充填される。次いで、基板材料１００の裏面１２０側を、たとえば機械研削により研削する。研削により、実装面１２が形成され、実装面１２から柱状体２０２の露出面２０２ｂが露出する。また、凹部１７０に充填された封止樹脂４の一部も、実装面１２から露出する。また、凹部１７０は、底面部分が研削されることにより貫通して、貫通孔１７になる。次いで、基板材料１００の実装面１２を覆うように、絶縁膜２４を形成する。本実施形態では、実装面１２から露出する貫通孔配線２０３および封止樹脂４も絶縁膜２４で覆われる。次いで、絶縁膜２４の開口部２４１に、柱状体２０２の露出面２０２ｂに接する電極パッド２６を形成する。次いで、基板材料１００および封止樹脂４を第１方向Ｘおよび第２方向Ｙに沿って切断することによって、半導体装置Ａ５０の基板１に対応する範囲ごとの個片に分割する。以上の工程を経ることによって、半導体装置Ａ５０が製造される。
【０１１２】
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、半導体素子３１が貫通孔１７に配置されているので、半導体素子３１が基板１の主面１１上に配置される場合と比較して、半導体装置Ａ５０の厚さ（厚さ方向Ｚの寸法）を薄くすることができる。したがって、半導体装置の薄型化に寄与する。
【０１１３】
なお、本実施形態においては、貫通孔１７が基板１を貫通する場合について説明したが、これに限られない。製造工程において、凹部１７０の深さを凹部１４０より浅く形成することで、研削により凹部１４０が貫通孔１４になっても凹部１７０が貫通しないようにして、凹部１７０の底面に基板１が残るようにしてもよい。なお、凹部１７０の深さを凹部１４０より浅く形成するには、例えば２回に分けてエッチングを行えばよい。
【０１１４】
〔第６実施形態〕
図４０〜図４１に基づき、本発明の第６実施形態にかかる半導体装置Ａ６０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１１５】
図４０は、半導体装置Ａ６０の平面図であり、理解の便宜上、封止樹脂４を透過している。図４１は、図４０のＸＬＩ−ＸＬＩ線に沿う断面図である。
【０１１６】
本実施形態にかかる半導体装置Ａ６０は、基板１の主面１１に４つの貫通孔１８が形成され、各貫通孔１８にそれぞれ接合層３２が形成されて、半導体素子３１の各電極バンプ３１１がそれぞれ接合層３２に接続されている。半導体装置Ａ６０は、第５実施形態にかかる半導体装置Ａ５０のように１つの貫通孔１７が形成されて当該貫通孔１７に半導体素子３１全体が配置される代わりに、４つの貫通孔１８が形成されて、各貫通孔１８に接合層３２および電極バンプ３１１が配置されている。
【０１１７】
図４０および図４１に示すように、本実施形態にかかる基板１には、主面１１から実装面１２まで貫通する４つの貫通孔１８が形成されている。本実施形態では、半導体素子３１の４つの電極バンプ３１１の配置に合わせて、矩形状の貫通孔１８が４つ形成されている。貫通孔１８の数、配置、形状および寸法は、半導体素子３１の電極バンプ３１１の数、配置、形状および寸法に応じて、適宜設計される。各貫通孔１８は、第５実施形態にかかる貫通孔１７と同様にして形成されるので、各貫通孔１８の内壁１８１は厚さ方向Ｚに対して傾斜しており、実装面１２と内壁１８１とがなす角度は約５５°である。したがって、各貫通孔１８の、実装面１２に平行な断面の各寸法は、実装面１２に向かうほど小さくなる。各貫通孔１８には、主面配線２０１に接続する貫通孔配線２０３が形成される。半導体素子３１は、各電極バンプ３１１がそれぞれ貫通孔１８に位置するように配置され、接合層３２を介して貫通孔配線２０３に接続している。
【０１１８】
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、接合層３２および電極バンプ３１１が各貫通孔１８に位置するので、半導体素子３１が基板１の主面１１上に配置される場合と比較して、半導体装置Ａ６０の厚さ（厚さ方向Ｚの寸法）を薄くすることができる。したがって、半導体装置の薄型化に寄与する。また、各貫通孔１８の間には基板１が残るので、第５実施形態のように１つの貫通孔１７に半導体素子３１全体が配置される場合と比較して、半導体装置Ａ６０の強度を強くすることができる。
【０１１９】
なお、本実施形態においては、貫通孔１８が基板１を貫通する場合について説明したが、貫通しないように形成して、基板１が残るようにしてもよい。
【０１２０】
〔第７実施形態〕
図４２に基づき、本発明の第７実施形態にかかる半導体装置Ａ７０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１２１】
図４２は、半導体装置Ａ７０の断面図であり、第１実施形態における図３に対応する図である。
【０１２２】
本実施形態にかかる半導体装置Ａ７０は、半導体素子３１の素子主面３１２が封止樹脂４の上面から露出している点で、半導体装置Ａ１０と異なる。
【０１２３】
図４２に示すように、本実施形態にかかる半導体素子３１の素子主面３１２は、封止樹脂４の上面から露出している。本実施形態にかかる製造工程では、封止樹脂４を形成する工程（第１実施形態の図１８に示す工程に相当する）において、半導体素子３１の上面を覆わないように、封止樹脂４を形成する。あるいは、第１実施形態と同様に封止樹脂４を形成し（図１８参照）、その後、基板材料１００の裏面１２０とは反対側（封止樹脂４の上面側）を、たとえば機械研削により研削して、封止樹脂４の上面から半導体素子３１の素子主面３１２を露出させてもよい。また、この場合、半導体素子３１の素子主面３１２の封止樹脂の一部が研削されてもよい。
【０１２４】
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、半導体素子３１の素子主面３１２も封止樹脂４で覆う場合と比較して、半導体装置Ａ７０の厚さ（厚さ方向Ｚの寸法）を薄くすることができる。したがって、半導体装置の薄型化に寄与する。
【０１２５】
〔第８実施形態〕
図４３に基づき、本発明の第８実施形態にかかる半導体装置Ａ８０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１２６】
図４３は、半導体装置Ａ８０の断面図であり、第１実施形態における図３に対応する図である。
【０１２７】
本実施形態にかかる半導体装置Ａ８０は、半導体素子３１がいわゆるワイヤボンディング型の素子である点で、半導体装置Ａ１０と異なる。半導体素子３１は、基板１の主面１１に搭載され、半導体素子３１の素子主面３１２に形成された各電極は、ワイヤ３３によって主面配線２０１に導通している。
【０１２８】
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、半導体素子３１と基板１との間に主面配線２０１、接合層３２および電極バンプ３１１が介在しないので、厚さ方向Ｚにおいて、半導体素子３１を基板１に近い位置に（半導体装置Ａ８０の実装面に近づけて）配置することができる。
【０１２９】
〔第９実施形態〕
図４４〜図４５に基づき、本発明の第９実施形態にかかる半導体装置Ａ９０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１３０】
図４４は、半導体装置Ａ９０の平面図であり、理解の便宜上、封止樹脂４を透過して、破線で示している。図４５は、図４４のＸＬＶ−ＸＬＶ線に沿う断面図である。
【０１３１】
本実施形態にかかる半導体装置Ａ９０は、基板１の主面１１に、インダクタおよびコンデンサをさらに搭載したものである。また、半導体装置Ａ９０は、第４実施形態のように、基板１の側面１６が封止樹脂４で覆われている。
【０１３２】
図４４および図４５に示すように、本実施形態にかかる基板１の主面１１には、半導体素子３１、インダクタ３１ａ、および２つのコンデンサ３１ｂが搭載されている。また、配線部２０は、柱状部２０４を含んでいる。
【０１３３】
柱状部２０４は、主面配線２０１から厚さ方向Ｚに沿って起立して形成されている。柱状部２０４は、直方体状であり、Ｃｕから構成されている。本実施形態では、半導体素子３１の上方（基板１とは反対側）にインダクタ３１ａを配置するために、２つの柱状部２０４が、それぞれ半導体素子３１から離間して、半導体素子３１を第１方向Ｘに挟むようにして形成されている。柱状部２０４は、製造工程において、めっき層２０ｂを形成する工程（図１４参照）の後の工程で形成される。具体的には、柱状部２０４を形成するためのマスク層をフォトリソグラフィにより形成し、下地層２０ａおよびめっき層２０ｂを導電経路とした電解めっきによって、マスク層の開口部を埋めるようにして、めっき層２０ｂに接する柱状部２０４を形成する。柱状部２０４の上面（基板１とは反対側を向く面）には、接合層３２が形成されている。
【０１３４】
インダクタ３１ａは、図４５に示すように、半導体素子３１の上方で、２つの柱状部２０４の上面にまたがって配置されている。本実施形態にかかるインダクタ３１ａは、フリップチップ型のチョークコイルである。図４５に示すインダクタ３１ａの下端には、電極バンプ３１１が形成されている。電極バンプ３１１は、たとえばＡｌから構成される。電極バンプ３１１は、柱状部２０４の上面に形成された接合層３２に接している。インダクタ３１ａは、半導体素子３１を搭載する工程（図１７参照）において、半導体素子３１を搭載した後、半導体素子３１と同様にして搭載される。
【０１３５】
２つのコンデンサ３１ｂは、図４４に示すように、半導体素子３１の第１方向Ｘ側（図４４において左側）に、第２方向Ｙに並ぶように配置されている。本実施形態にかかるコンデンサ３１ｂは、フリップチップ型の素子である。図４５に示すコンデンサ３１ｂの下端には、電極バンプ３１１が形成されている。電極バンプ３１１は、たとえばＡｌから構成される。電極バンプ３１１は、主面配線２０１に形成された接合層３２に接している。コンデンサ３１ｂは、半導体素子３１を搭載する工程（図１７参照）において、半導体素子３１と同様にして搭載される。
【０１３６】
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、インダクタ３１ａおよびコンデンサ３１ｂも搭載されているので、半導体装置Ａ９０を実装した回路基板に、半導体素子３１に接続するためのインダクタおよびコンデンサを別途実装する必要がない。
【０１３７】
〔第１０実施形態〕
図４６〜図５５に基づき、本発明の第１０実施形態にかかる半導体装置Ａ１００について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１３８】
図４６は、半導体装置Ａ１００の底面図であり、第１実施形態における図２に対応する図である。図４６においては、理解の便宜上、絶縁膜２４および電極パッド２６を透過している。図４７は、半導体装置Ａ１００の要部拡大断面図であり、第１実施形態における図４に対応する図である。
【０１３９】
本実施形態にかかる半導体装置Ａ１００は、柱状体２０２が分割部１９によって露出面２０２ｂ側で分割されている点で、半導体装置Ａ１０と異なる。本実施形態では、貫通孔１４の内壁１４１は厚さ方向Ｚに対して傾斜していない。また、本実施形態では、半導体装置Ａ１００は、樹脂層２２を備えていない。
【０１４０】
分割部１９は、貫通孔１４の内部で、柱状体２０２の露出面２０２ｂ側の部分を複数の部分に分割する。図４７に示すように、分割部１９は、基材１９１および絶縁層１９２を備えている。基材１９１は、基板１の基材１０１と同じ材質であり、たとえばＳｉを主成分としている。絶縁層１９２は、基材１９１上に形成されており、基材１９１のうち基板１の実装面１２とは反対側から臨む部分を覆っている。本実施形態では、絶縁層１９２は、ＳｉＯ2からなり、基材１９１を熱酸化することによって形成されている。なお、分割部１９は、絶縁層１９２を備えなくてもよい。
【０１４１】
図４７に示すように、分割部１９の厚さ方向Ｚの寸法は、基板１の厚さ方向Ｚの寸法と同じである。分割部１９は、主面１９ａおよび裏面１９ｂを有する。主面１９ａおよび裏面１９ｂは、厚さ方向Ｚにおいて互いに反対側を向く面である。主面１９ａは、図４７の上方を向く面であり、基板１の主面１１と面一である。裏面１９ｂは、図４７の下方を向く面であり、基板１の実装面１２と面一である。また、裏面１９ｂは、柱状体２０２の露出面２０２ｂと面一であり、柱状体２０２から露出している。一方、主面１９ａは、柱状体２０２から露出してない。
【０１４２】
また、図４６に示すように、分割部１９は、平面視において格子形状であり、外周隔壁部１９ｃ、第１内部隔壁部１９ｄ、および第２内部隔壁部１９ｅを備えている。外周隔壁部１９ｃは、平面視矩形枠状である。柱状体２０２の露出面２０２ｂ側の部分は、外周隔壁部１９ｃの内側の部分と外側の部分とに分割されている。第１内部隔壁部１９ｄは、外周隔壁部１９ｃの内側で第１方向Ｘに延びる隔壁であり、第１方向Ｘの両端部が外周隔壁部１９ｃの内面まで延びている。第２内部隔壁部１９ｅは、外周隔壁部１９ｃの内側で第２方向Ｙに延びる隔壁であり、第２方向Ｙの両端部が外周隔壁部１９ｃの内面まで延びている。これにより、外周隔壁部１９ｃの内側の柱状体２０２の露出面２０２ｂ側の部分は、４個に分割されている。つまり、柱状体２０２の露出面２０２ｂ側の部分は、全部で５個に分割されている。分割部１９の裏面１９ｂは柱状体２０２の露出面２０２ｂと面一なので、柱状体２０２の露出面２０２ｂは５個の領域に分割されている。なお、分割部１９の平面視における形状は限定されない。
【０１４３】
柱状体２０２は、露出面２０２ｂとは反対側を向く主面２０２ｃを備えている。本実施形態では、主面２０２ｃには、露出面２０２ｂ側に凹む複数の凹部２０２ｄが形成されている。各凹部２０２ｄは、平面視において、分割部１９によって分割された部分に重なる位置に形成される。各凹部２０２ｄの平面視における面積は比較的小さいので、各凹部２０２ｄの深さ（厚さ方向Ｚの寸法）は、比較的小さい。一方、分割部１９が形成されていない場合は、主面２０２ｃには１つの凹部のみが形成され、この場合の凹部の面積は比較的大きいので、その深さも比較的大きくなる（図４参照）。
【０１４４】
次に、図４８〜図５３に基づき、半導体装置Ａ１００の製造方法の一例について説明する。なお、第１実施形態にかかる半導体装置Ａ１０の製造方法と共通する部分は説明を省略する。図４８、図５０〜５３は、半導体装置Ａ１００の製造工程を説明する断面図である。図４９は、半導体装置Ａ１００の製造工程を説明する平面図である。
【０１４５】
まず、図４８および図４９に示すように、用意した基板材料１００の主面１１０をたとえば熱酸化させることによりＳｉＯ2からなるマスク層８０１を形成して、エッチングによるパターニングを行う。このとき、貫通孔１４を形成するための開口部８０１ａの内部に、平面視格子状にマスク層８０１を残す。マスク層８０１の図４９に示す残存部分８０１ｃ，８０１ｄ，８０１ｅに覆われた部分が、それぞれ残存して、外周隔壁部１９ｃ、第１内部隔壁部１９ｄ、および第２内部隔壁部１９ｅとなる。
【０１４６】
次いで、図５０に示すように、凹部１４０を形成する。凹部１４０の形成は、たとえばボッシュプロセスによるドライエッチングによって行う。このとき、凹部１４０の内部には、基板材料１００の平面視格子状の部分（以下では、「残存部分１５０」とする）が残される。この残存部分１５０の一部が分割部１９になる。
【０１４７】
次いで、図５１に示すように、マスク層８０１を除去し、たとえばＳｉＯ2からなる絶縁層１０２を形成する。このとき、凹部１４０の内部の残存部分１５０には絶縁層１９２が形成される。次いで、図５２に示すように、配線部２０および接合層３２を形成する。本実施形態では、絶縁層１０２と配線部２０との間に、樹脂層２２を形成しない。配線部２０および接合層３２の形成工程は、第１実施形態の場合（図１２〜図１６参照）と同様である。めっき層２０ｂの形成工程では、残存部分１５０によって、凹部１４０が複数の部分に分割されているので、分割された各部分にめっき層２０ｂが形成される。分割された各部分にめっき層２０ｂが形成された後は、残存部分１５０を跨ぐように、さらにめっき層２０ｂが形成され、分割された部分に形成されためっき層２０ｂは接続される。
【０１４８】
続く半導体素子３１の搭載工程、および、封止樹脂４の形成工程も、第１実施形態の場合（図１７〜図１８参照）と同様である。次いで、図５３に示すように、基板材料１００の裏面１２０側を、たとえば機械研削により研削する。研削工程も第１実施形態と同様である。研削工程では、図５３に示すように、研削により、柱状体２０２の露出面２０２ｂが形成され、露出面２０２ｂと面一な分割部１９の裏面１９ｂが形成される。続く絶縁膜２４の形成工程、電極パッド２６の形成工程、および切断工程も、第１実施形態の場合（図２０〜図２１参照）と同様である。
【０１４９】
本実施形態によると、製造工程におけるめっき層２０ｂの形成工程では、残存部分１５０によって凹部１４０が複数の部分に分割されているので、分割された各部分にめっき層２０ｂが形成される。そして、分割された各部分にめっき層２０ｂが形成された後に、残存部分１５０を跨ぐように、さらにめっき層２０ｂが形成される。これにより、残存部分１５０がない場合と比較して、凹部１４０へのめっき層２０ｂの形成が容易になる。また、柱状体２０２の主面２０２ｃは、分割部１９が形成されていない場合と比較すると、平坦な面になる。したがって、柱状体２０２の形成時のめっき量を削減することができ、基板１の主面１１に形成される配線部２０の厚さを薄くすることができる。
【０１５０】
なお、本実施形態においては、貫通孔１４の内壁１４１が厚さ方向Ｚに対して傾斜しておらず、樹脂層２２が設けられない場合について説明したが、これに限られない。本実施形態においても、貫通孔１４の内壁１４１が厚さ方向Ｚに対して傾斜する場合には、第１実施形態と同様に、樹脂層２２が形成されてもよい。
【０１５１】
なお、分割部１９の平面視における形状は、上述したものに限定されず、適宜、設計すればよい。例えば図５４に示す変形例の要部拡大底面図のように、柱状体２０２の平面視形状が円形状であって、分割部１９が、平面視において円形の環形状の隔壁部１９ｆを複数（図５４では２個）、中心を一致させるように配置したものであってもよい。また、例えば図５５に示す変形例の要部拡大底面図のように、柱状体２０２の平面視形状が六角形状であって、分割部１９が、平面視において隔壁をハニカム構造に形成したものであってもよい。なお、図５４および図５５においては、理解の便宜上、絶縁膜２４および電極パッド２６を透過している。
【０１５２】
なお、本実施形態では、基板１および分割部１９が、同じ基板材料１００を加工することで、それぞれ形成される場合について説明したが、これに限定されない。分割部１９は、基板材料１００とは異なる部材で形成されてもよい。
【０１５３】
本発明にかかる半導体装置およびその製造方法は、先述した実施形態に限定されるものではない。本発明にかかる半導体装置およびその製造方法の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【０１５４】
Ａ１０〜Ａ１００：半導体装置
１：基板
１０１：基材
１０２：絶縁層
１１：主面
１２：実装面
１４：貫通孔
１４１：内壁
１５：溝
１６：側面
１７，１８：貫通孔
１７１，１８１：内壁
１９：分割部
１９１：基材
１９２：絶縁層
１９ａ：主面
１９ｂ：裏面
１９ｃ：外周隔壁部
１９ｄ：第１内部隔壁部
１９ｅ：第２内部隔壁部
１９ｆ：隔壁部
２０：配線部
２０１：主面配線
２０２：柱状体
２０２ａ：側面
２０２ｂ：露出面
２０２ｃ：主面
２０２ｄ：凹部
２０３：貫通孔配線
２０４：柱状部
２２：樹脂層
２２ａ：外面
２２１：樹脂層貫通部
２２１ａ：直交面
２２１ｂ：露出面
２２２：樹脂層主面部
２４：絶縁膜
２６：電極パッド
２６１：Ｎｉ層
２６２：Ｐｄ層
２６３：Ａｕ層
３１：半導体素子
３１１：電極バンプ
３１２：素子主面
３１３：素子裏面
３１ａ：インダクタ
３１ｂ：コンデンサ
３２：接合層
３３：ワイヤ
４：封止樹脂
１００：基板材料
１１０：主面
１２０：裏面
１４０：凹部
１５０：残存部分
１７０：凹部
２０ａ：下地層
２０ｂ，２０ｃ：めっき層
２２０：樹脂層
２４１：開口部
８０１，８０２，８０２’，８０３：マスク層
８０１ａ，８０３ａ：開口部
８０１ｃ，８０１ｄ，８０１ｅ：残存部分
８１１：フォトマスク
８１１ａ：透光部分
【図１】
2019102813.tif 000003
【図２】
2019102813.tif 000004
【図３】
2019102813.tif 000005
【図４】
2019102813.tif 000006
【図５】
2019102813.tif 000007
【図６】
2019102813.tif 000008
【図７】
2019102813.tif 000009
【図８】
2019102813.tif 000010
【図９】
2019102813.tif 000011
【図１０】
2019102813.tif 000012
【図１１】
2019102813.tif 000013
【図１２】
2019102813.tif 000014
【図１３】
2019102813.tif 000015
【図１４】
2019102813.tif 000016
【図１５】
2019102813.tif 000017
【図１６】
2019102813.tif 000018
【図１７】
2019102813.tif 000019
【図１８】
2019102813.tif 000020
【図１９】
2019102813.tif 000021
【図２０】
2019102813.tif 000022
【図２１】
2019102813.tif 000023
【図２２】
2019102813.tif 000024
【図２３】
2019102813.tif 000025
【図２４】
2019102813.tif 000026
【図２５】
2019102813.tif 000027
【図２６】
2019102813.tif 000028
【図２７】
2019102813.tif 000029
【図２８】
2019102813.tif 000030
【図２９】
2019102813.tif 000031
【図３０】
2019102813.tif 000032
【図３１】
2019102813.tif 000033
【図３２】
2019102813.tif 000034
【図３３】
2019102813.tif 000035
【図３４】
2019102813.tif 000036
【図３５】
2019102813.tif 000037
【図３６】
2019102813.tif 000038
【図３７】
2019102813.tif 000039
【図３８】
2019102813.tif 000040
【図３９】
2019102813.tif 000041
【図４０】
2019102813.tif 000042
【図４１】
2019102813.tif 000043
【図４２】
2019102813.tif 000044
【図４３】
2019102813.tif 000045
【図４４】
2019102813.tif 000046
【図４５】
2019102813.tif 000047
【図４６】
2019102813.tif 000048
【図４７】
2019102813.tif 000049
【図４８】
2019102813.tif 000050
【図４９】
2019102813.tif 000051
【図５０】
2019102813.tif 000052
【図５１】
2019102813.tif 000053
【図５２】
2019102813.tif 000054
【図５３】
2019102813.tif 000055
【図５４】
2019102813.tif 000056
【図５５】
2019102813.tif 000057