(57)【要約】      （修正有）【課題】好適なシリコン酸窒化膜を実現することが可能な半導体装置およびその製造方法を提供する。【解決手段】半導体装置の製造方法は、基板上に複数の第１膜および複数の第２膜を交互に形成し、前記第１膜および前記第２膜に開口部を形成することを含む。さらに、方法は、前記開口部内の前記第１膜および前記第２膜の表面に、第１絶縁膜、電荷蓄積層、第２絶縁膜および半導体層を順番に形成することを含む。さらに、前記第２絶縁膜は、シリコン酸窒化膜を含む。前記シリコン酸窒化膜は、シリコンと第１元素とを含む第１ガスと、酸素と窒素とを含む第２ガスと、前記第１元素と反応する第２元素を含む第３ガスとを用いて形成される。【選択図】図４
2019102530.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数の第１膜および複数の第２膜を交互に形成し、
前記第１膜および前記第２膜に開口部を形成し、
前記開口部内の前記第１膜および前記第２膜の表面に、第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を順番に形成する、
ことを含む半導体装置の製造方法であって、
前記第２絶縁膜は、シリコン酸窒化膜を含み、
前記シリコン酸窒化膜は、シリコンと第１元素とを含む第１ガスと、酸素と窒素とを含む第２ガスと、前記第１元素と反応する第２元素を含む第３ガスとを用いて形成される、
半導体装置の製造方法。
【請求項２】
前記シリコン酸窒化膜中のシリコン、酸素、および窒素に対する窒素の濃度は、１５ａｔ％以上かつ３０ａｔ％以下である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコン酸窒化膜は水素を含有し、前記シリコン酸窒化膜中の水素の濃度は、２×１０２１［ａｔｏｍｓ／ｃｍ３］以下である、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記シリコン酸窒化膜中のＮ−Ｈ結合量は２×１０２１［個／ｃｍ３］以下であり、前記シリコン酸窒化膜中のＳｉ−Ｈ結合量は５×１０２０［個／ｃｍ３］以下であり、ただし、Ｎ、Ｈ、Ｓｉはそれぞれ窒素、水素、シリコンを表す、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１元素は塩素であり、前記第２元素は水素である、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２絶縁膜はさらに、酸素と窒素とを含む第４ガスを用いて形成される、請求項１から５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第２絶縁膜はさらに、酸素を含む第５ガスを用いて形成される、請求項１から５のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
第１絶縁膜を形成し、
前記第１絶縁膜の表面に電荷蓄積層を形成し、
前記電荷蓄積層の表面に第２絶縁膜を形成する、
ことを含む半導体装置の製造方法であって、
前記第１または第２絶縁膜は、シリコン酸窒化膜を含み、
前記シリコン酸窒化膜は、シリコンと第１元素とを含む第１ガスと、酸素と窒素とを含む第２ガスと、前記第１元素と反応する第２元素を含む第３ガスとを用いて形成される、
半導体装置の製造方法。
【請求項９】
基板上に交互に設けられた複数の導電層および複数の絶縁層と、
前記導電層および前記絶縁層内に設けられた第１絶縁膜と、
前記第１絶縁膜の表面に設けられた電荷蓄積層と、
前記電荷蓄積層の表面に設けられた第２絶縁膜と、
前記第２絶縁膜の表面に設けられた半導体層とを備え、
前記第２絶縁膜は、水素を含有するシリコン酸窒化膜を含み、
前記シリコン酸窒化膜中のシリコン、酸素、および窒素に対する窒素の濃度は、１５ａｔ％以上かつ３０ａｔ％以下であり、
前記シリコン酸窒化膜中の水素の濃度は、２×１０２１［ａｔｏｍｓ／ｃｍ３］以下である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
三次元半導体メモリなどの半導体装置を製造する際に、トンネル絶縁膜などの絶縁膜としてシリコン酸窒化膜（ＳｉＯＮ）を形成する場合がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＵＳ２００７／００６６０８３号公報
【特許文献２】ＷＯ２０１２／０６０３７９号公報
【特許文献３】特開２０００−９１３３７号公報
【特許文献４】特開２０１０−５０４２５号公報
【非特許文献】
【０００４】
【非特許文献１】Hei Wong and V. A. Gritsenko, “Defects in silicon oxynitride gate dielectric films”, Microelectronics Reliability 42 (2002) 597-605
【非特許文献２】H. Yu et al., “Investigation of Hole-Tunneling Current Through Ultrathin Oxynitride/Oxide Stack Gate Dielectrics in p-MOSFETs”, IEEE Trans. Electron Devices, 49(7), p1158 (2002)
【非特許文献３】T. Hori et al., “Electrical and Physical Properties of Ultrathin Reoxidized Nitrided Oxides Prepared by Rapid Thermal Processing”, IEEE Trans. Electron Devices, 36(2), p340 (1989)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
好適なシリコン酸窒化膜を実現することが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
一の実施形態によれば、半導体装置の製造方法は、基板上に複数の第１膜および複数の第２膜を交互に形成し、前記第１膜および前記第２膜に開口部を形成することを含む。さらに、前記方法は、前記開口部内の前記第１膜および前記第２膜の表面に、第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を順番に形成することを含む。さらに、前記第２絶縁膜は、シリコン酸窒化膜を含み、前記シリコン酸窒化膜は、シリコンと第１元素とを含む第１ガスと、酸素と窒素とを含む第２ガスと、前記第１元素と反応する第２元素を含む第３ガスとを用いて形成される。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の半導体装置の構造を示す斜視図である。
【図２】第１実施形態の半導体装置の製造方法を示す断面図である。
【図３】第１比較例の半導体装置の製造方法を示すフローチャートである。
【図４】第１実施形態の半導体装置の製造方法を示すフローチャートである。
【図５】第１実施形態と第１比較例とを比較するためのグラフである。
【図６】第１実施形態と第１比較例とを比較するための別のグラフである。
【図７】第２比較例の半導体装置の製造方法を示すフローチャートである。
【図８】第２実施形態の半導体装置の製造方法を示すフローチャートである。
【図９】第３実施形態の半導体装置の製造方法を示すフローチャートである。
【図１０】第４実施形態の半導体装置の製造方法を示すフローチャートである。
【図１１】第５実施形態の半導体装置の製造方法を示すフローチャートである。
【図１２】第６実施形態の半導体装置の製造方法を示すフローチャートである。
【図１３】第７実施形態の半導体装置の製造方法を示すフローチャートである。
【図１４】第８実施形態の半導体装置の製造方法を示すフローチャートである。
【図１５】第９実施形態の半導体装置の製造方法を示すフローチャートである。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態を、図面を参照して説明する。
【０００９】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す斜視図である。図１の半導体装置は、三次元フラッシュメモリである。
【００１０】
図１の半導体装置は、コア絶縁膜１と、半導体チャネル層２と、トンネル絶縁膜３と、電荷蓄積層４と、ブロック絶縁膜５と、配線材層６と、第１メタル層７と、第２メタル層８とを備えている。配線材層６、ブロック絶縁膜５、トンネル絶縁膜３、および半導体チャネル層２はそれぞれ、導電層、第１絶縁膜、第２絶縁膜、および半導体層の例である。
【００１１】
図１では、基板上に複数の配線層および複数の絶縁層が交互に積層されており、これらの配線層および絶縁層にメモリホールＨが設けられている。図１は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。図１に示すように、各配線層は、配線材層６、第１メタル層７、および第２メタル層８により構成されている。各配線層は、ゲート電極（ワード配線）として機能し、各絶縁層は、素子分離絶縁膜として機能する。
【００１２】
コア絶縁膜１、半導体チャネル層２、トンネル絶縁膜３、電荷蓄積層４、およびブロック絶縁膜５は、メモリホールＨ内に形成されており、メモリセルを構成している。具体的には、ブロック絶縁膜５は、メモリホールＨ内の配線層および絶縁層の表面に形成され、電荷蓄積層４は、ブロック絶縁膜５の表面に形成されている。トンネル絶縁膜３は、電荷蓄積層４の表面に形成され、半導体チャネル層２は、トンネル絶縁膜３の表面に形成されている。コア絶縁膜１は、半導体チャネル層２内に形成されている。
【００１３】
ブロック絶縁膜５の例は、アルミニウム酸化膜（Ａｌ２Ｏ３）と、シリコン酸化膜（ＳｉＯ２）とを含む積層膜である。電荷蓄積層４の例は、シリコン窒化膜（ＳｉＮ）である。トンネル絶縁膜３の例は、第１のシリコン酸化膜、シリコン酸窒化膜（ＳｉＯＮ）、および第２のシリコン酸化膜を含む積層膜である。半導体チャネル層２の例は、シリコン層である。コア絶縁膜１の例は、シリコン酸化膜である。配線材層６、第１メタル層７、および第２メタル層８の例はそれぞれ、タングステン層（Ｗ）、チタン窒化膜（ＴｉＮ）、およびアルミニウム酸化膜である。この場合には、第１メタル層７は、バリアメタル層として機能し、第２メタル層８は、ブロック絶縁膜５と共にブロック絶縁膜として機能する。
【００１４】
ここで、本実施形態のトンネル絶縁膜３内のシリコン酸窒化膜について説明する。
【００１５】
シリコン酸窒化膜中のシリコン、酸素、および窒素に対する窒素の濃度は、１５ａｔ％以上かつ３０ａｔ％以下となっている。また、シリコン酸窒化膜は、水素（Ｈ）を含有しており、シリコン酸窒化膜中の水素の濃度は、２×１０２１［ａｔｏｍｓ／ｃｍ３］以下となっている。さらに、シリコン酸窒化膜中のＮ−Ｈ結合量は２×１０２１［個／ｃｍ３］以下となっており、シリコン酸窒化膜中のＳｉ−Ｈ結合量は５×１０２０［個／ｃｍ３］以下となっている。シリコン酸窒化膜の膜厚は、例えば５ｎｍ以下に設定されている。これらの条件の詳細については、後述する。
【００１６】
本実施形態の半導体装置は、電子をチャネル半導体層２からトンネル絶縁膜３を介して電荷蓄積層４に注入することで書き込み動作を行い、正孔をチャネル半導体層２からトンネル絶縁膜３を介して電荷蓄積層４に注入して電子を中和することで消去動作を行う。書き込みや消去を低電圧で行うためには、トンネル絶縁膜３を形成する材料をバンドギャップの小さい材料に変えるか、トンネル絶縁膜３内のシリコン酸窒化膜のバンドギャップを狭くすることが有効である。ここで、シリコン酸窒化膜中の窒素濃度を高めると、シリコンに対する正孔側のバリアハイトが大きく低減されるため、消去動作電圧を大幅に低減することができる。
【００１７】
しかしながら、シリコン酸窒化膜中の窒素濃度が高くなると、シリコン酸窒化膜の構造が電子および正孔がトラップされやすい構造に変化していく。この場合、電荷蓄積層４内の電荷がトンネル絶縁膜３に抜けて電荷保持特性が劣化することや、トンネル絶縁膜３自体の絶縁性能が劣化して信頼性が損なわれることが問題となる。例えば、書き込み時や読み込み時に所望のセルの隣接セルに誤書き込みしてしまうなど、セル動作の信頼性が損なわれて行くことが問題となる。そこで、本実施形態のシリコン酸窒化膜中の窒素濃度は、上述のように、１５〜３０ａｔ％に設定されている。これにより、シリコン酸窒化膜のバンドギャップを狭くしつつ、シリコン酸窒化膜への電荷のトラップを抑制することが可能となる。
【００１８】
シリコン酸窒化膜中のＮ−Ｈ結合量は、窒素濃度の増大によって増大することが知られている。Ｎ−Ｈ結合は、結合エネルギーが低く、後工程による熱負荷等によって解離し、解離によって形成された−Ｎ*が電荷を捕獲するトラップサイトになることが考えられる。三次元フラッシュメモリを製造する際には、高アスペクト比を有するメモリホールＨ内に良質なトンネル絶縁膜３を形成する必要があるため、ＡＬＤ（Atomic Layer Deposition）法によりシリコン酸窒化膜を形成することが望ましい。しかしながら、ＡＬＤ法にてシリコン酸窒化膜を形成する場合、Ｓｉソースガス、酸化剤、窒化剤の順、またはＳｉソースガス、窒化剤、酸化剤の順にサイクリックフローを行っていくことが多いため、シリコン酸窒化膜中に結合エネルギーが低いＯ−Ｏ結合やＮ−Ｎ結合がほとんど存在しないと考えられる。また、窒化剤としてアンモニア（ＮＨ３）を用いる場合、−Ｓｉ*、−Ｎ*などが水素終端され、Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が形成される。前述の通り、これらは、水素が解離した際に電子と正孔の両方を捕獲するトラップサイトになることが考えられる。つまり、換言すると、シリコン酸窒化膜への電荷のトラップ量は、シリコン酸窒化膜中の水素濃度が高くなると増大すると考えられる。
【００１９】
よって、本実施形態のシリコン酸窒化膜は、例えばＡＬＤ法により形成され、シリコン酸窒化膜中の水素濃度を低減することが可能な方法を採用する。これにより、本実施形態のシリコン酸窒化膜は、水素を含有するものの、シリコン酸窒化膜中の水素の濃度を、２×１０２１［ａｔｏｍｓ／ｃｍ３］以下に低減することができる。また、シリコン酸窒化膜中のＮ−Ｈ結合量を２×１０２１［個／ｃｍ３］以下とし、シリコン酸窒化膜中のＳｉ−Ｈ結合量は５×１０２０［個／ｃｍ３］以下とすることができる。
【００２０】
本実施形態のトンネル絶縁膜３は、第１のシリコン酸化膜、シリコン酸窒化膜、および第２のシリコン酸化膜を含む積層膜であり、シリコン酸窒化膜の膜厚は例えば５ｎｍ以下に設定されている。このような膜厚により、この積層膜をトンネル絶縁膜３として機能させることが可能となる。
【００２１】
図２は、第１実施形態の半導体装置の製造方法を示す断面図である。
【００２２】
まず、基板１１上に下地層１２を形成し、下地層１２上に複数の第１膜１３および複数の第２膜１４を交互に形成する（図２(ａ)）。次に、下地層１２、第１膜１３、および第２膜１４を貫通するメモリホールＨを形成する（図２(ａ)）。メモリホールＨは、開口部の例である。
【００２３】
基板１１の例は、シリコン基板などの半導体基板である。下地層１２の例は、基板１１上の層間絶縁膜１２ａと、層間絶縁膜１２ａ上の半導体層１２ｂとを含む積層膜である。層間絶縁膜１２ａの例は、シリコン酸化膜やシリコン窒化膜である。半導体層１２ｂの例は、ポリシリコン層である。本実施形態のメモリホールＨは、層間絶縁膜１２ａと半導体層１２ｂとを貫通するように形成される。第１膜１３の例は、シリコン窒化膜である。第２膜１４の例は、シリコン酸化膜である。
【００２４】
第２膜１４は、図１を参照して説明した絶縁層である。第１膜１３は、図１を参照して説明した配線層を形成するための犠牲層である。本実施形態では、後述するように、第１膜１３を除去することで第２膜１４間に複数の空洞を形成し、これらの空洞内に第２メタル層８、第１メタル層７、および配線材層６を順番に形成する。その結果、これらの空洞内に複数の配線層が形成される。これをリプレイス工程と呼ぶ。なお、リプレイス工程を採用しない場合には、図２(ａ)の工程にて第１膜１３としてタングステン層などの配線層を形成してもよい。
【００２５】
次に、メモリホールＨ内の下地層１２、第１膜１３、および第２膜１４の表面に、ブロック絶縁膜５、電荷蓄積層４、トンネル絶縁膜３、および半導体チャネル層２を順番に形成し、残りのメモリホールＨをコア絶縁膜１で埋め込む（図２(ｂ)）。次に、第１膜１３および第２膜１４内に不図示の溝を形成し、この溝を利用してリン酸などの薬液により第１膜１３を除去する。その結果、第２膜１４間に複数の空洞Ｃが形成される（図２(ｂ)）。
【００２６】
具体的には、ブロック絶縁膜５、電荷蓄積層４、トンネル絶縁膜３、半導体チャネル層２、およびコア絶縁膜１は、以下のように形成される。まず、メモリホールＨ内の下地層１２、第１膜１３、および第２膜１４の表面に、ブロック絶縁膜５、電荷蓄積層４、およびトンネル絶縁膜３を順番に形成する。次に、メモリホールＨの底部からブロック絶縁膜５、電荷蓄積層４、およびトンネル絶縁膜３をエッチングにより除去する。これにより、メモリホールＨ内に基板１１が露出する。次に、メモリホールＨ内に半導体チャネル層２とコア絶縁膜１とを順番に形成する。
【００２７】
半導体チャネル層２は、例えばポリシリコン層である。半導体チャネル層２の表面ラフネスを低減するために、半導体チャネル層２を形成するためのアモルファスシリコン層を５００℃程度の低温にて形成し、アモルファスシリコン層に８００℃以上の熱処理を施してもよい。これにより、アモルファスシリコン層が結晶化され、表面ラフネスの小さいポリシリコン層が形成される。
【００２８】
その後、空洞Ｃ内に第２メタル層８、第１メタル層７、および配線材層６を順番に形成する（図１を参照）。その結果、空洞Ｃ内に複数の配線層が形成される。配線材層６は、例えばＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ法により形成される。こうして、図１の半導体装置が製造される。
【００２９】
なお、本実施形態の第１膜１３および第２膜１４は、下地層１２上に最初に第２膜１４が形成される形で積層されているが、別のタイプの三次元フラッシュメモリを採用する場合などには、下地層１２上に最初に第１膜１３が形成される形で積層されてもよい。この場合には、下地層１２の構成は本方法とは異なる構成としてもよい。また、基板１１上に第１膜１３および第２膜１４を直接形成する場合には、下地層１２は不要である。
【００３０】
図３は、第１実施形態の比較例である第１比較例の半導体装置の製造方法を示すフローチャートである。図４は、第１実施形態の半導体装置の製造方法を示すフローチャートである。
【００３１】
図４は、本実施形態のトンネル絶縁膜３内のシリコン酸窒化膜を形成する方法を示している。一方、図３は、本実施形態とは異なるやり方でシリコン酸窒化膜を形成する方法を示している。以下、これらのシリコン酸窒化膜をＳｉＯＮ膜と表記する。
【００３２】
第１比較例では、１サイクルの処理として、ステップＳ１、Ｓ２、Ｓ３、Ｓ４、およびＳ５を順番に行う。そして、この処理を複数サイクル繰り返すことで、ＳｉＯＮ膜を形成する。
【００３３】
具体的には、ＡＬＤ装置内に基板１１を収容し、まず基板１１にＳｉソースガスを供給する（ステップＳ１）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後、基板１１にＯソースガス（酸化剤）を供給する（ステップＳ２、Ｓ３）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後、基板１１にＮソースガス（窒化剤）を供給する（ステップＳ４、Ｓ５）。第１比較例では、この処理を複数サイクル繰り返すことで、基板１１にＳｉＯＮ膜を形成する。
【００３４】
一方、本実施形態では、１サイクルの処理として、ステップＳ１、Ｓ２、Ｓ６、Ｓ４、およびＳ７を順番に行う。そして、この処理を複数サイクル繰り返すことで、ＳｉＯＮ膜を形成する。
【００３５】
具体的には、ＡＬＤ装置内に基板１１を収容し、まず基板１１にＳｉソースガスを供給する（ステップＳ１）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後、基板１１にＯＮソースガス（酸窒化剤）を供給する（ステップＳ２、Ｓ６）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後、基板１１にＳｉソースガス用の脱離剤を供給する（ステップＳ４、Ｓ７）。脱離剤は、Ｓｉソースガスの不純物と反応させ、不純物を脱離させるために使用される。本実施形態では、この処理を複数サイクル繰り返すことで、基板１１にＳｉＯＮ膜を形成する。Ｓｉソースガス、ＯＮソースガス、および脱離剤はそれぞれ、第１ガス、第２ガス、および第３ガスの例である。
【００３６】
以下、第１実施形態の方法の詳細を説明する。
【００３７】
Ｓｉソースガスは、シリコンと、少なくとも１種類の第１元素とを含むガスである。Ｓｉソースガスの例は、ＨＣＤ（ヘキサクロロジシラン：Ｓｉ２Ｃｌ６）、ＤＣＳ（ジクロロシラン：ＳｉＨ２Ｃｌ２）、ＴＣＳ（テトラクロロシラン：ＳｉＣｌ４）、ＴｒｉｓＣＳ（トリクロロシラン：ＳｉＨＣｌ３）、ＯＣＴＳ（オクタクロロトリシラン：Ｓｉ３Ｃｌ８）などである。本実施形態のＳｉソースガスはＨＣＤであり、この場合の第１元素は塩素（Ｃｌ）である。
【００３８】
ＯＮソースガスは、酸素と窒素とを含むガスである。ＯＮソースガスの例は、ＮＯ（一酸化窒素）、ＮＯ２（二酸化窒素）、Ｎ２Ｏ（亜酸化窒素）などのＮＯＸ（窒素酸化物）である。本実施形態のＯＮソースガスは、Ｎ２Ｏである。
【００３９】
脱離剤は、第１元素と反応する第２元素を含むガスである。第１元素が塩素である場合において、脱離剤の例はＨ２（水素）やＮＨ３（アンモニア）である。この場合の第２元素は、水素（Ｈ）である。この水素は、軽水素「１Ｈ」でもよいし、重水素「２Ｈ（＝Ｄ）」でもよい。以下、１Ｈを「Ｈ」と表記し、２Ｈを「Ｄ」と表記する。脱離剤の例としては、Ｈ２、Ｄ２、ＮＨ３、ＮＤ３などが挙げられる。本実施形態の脱離剤はＮＨ３であり、脱離剤のＨがＳｉソースガスのＣｌと反応する（酸化還元反応）。
【００４０】
ＡＬＤ装置の例は、低圧バッチ縦型成膜炉である。本実施形態では、ＳｉＯＮ膜が所望の膜厚になるように、上記の処理のサイクル数を調整する。なお、図４のループ処理は、ステップＳ１から開始されているが、ＳｉＯＮ膜を形成可能であればその他のステップから開始してもよい。本実施形態の方法によれば、窒素濃度が１５〜３０ａｔ％のＳｉＯＮ膜を形成することができる。
【００４１】
本実施形態のＳｉＯＮ膜は例えば、６００〜８００℃の温度、かつ、引き切り条件の圧力の下で形成される。各ガスのフロー時間は、どのように設定してもよいが、均一な膜厚のＳｉＯＮ膜を形成可能な時間に設定することが望ましい。例えば、Ｎ２Ｏの流量およびガス分圧は０．５〜９．５ｓｌｍと５〜４０Ｐａに調整され、ＮＨ３の流量およびガス分圧は０．２５〜１．５ｓｌｍと１〜１０Ｐａに調整される。これらのガス流量は、マスフローコントローラにより制御することが可能である。
【００４２】
以下、第１実施形態と第１比較例とを比較する。
【００４３】
図５は、第１実施形態と第１比較例とを比較するためのグラフである。
【００４４】
図５は、本実施形態のＳｉＯＮ膜中の窒素濃度および水素濃度と、本比較例のＳｉＯＮ膜中の窒素濃度および水素濃度の測定結果を示している。本実施形態によれば、ＳｉＯＮ膜中の窒素濃度が本比較例に比べて増加し、ＳｉＯＮ膜中の水素濃度が本比較例に比べて減少することが分かる。
【００４５】
本比較例のＳｉソースガス、Ｏソースガス、およびＮソースガスの例はそれぞれ、ＨＣＤ（Ｓｉ２Ｃｌ６）、Ｏ２、およびＮＨ３である。この場合、ＮＨ３の流量を大きくすると、ＳｉＯＮ膜中に水素が混入しやすくなる。しかしながら、ＮＨ３の流量を小さくすると、ＳｉＯＮ膜中の窒素濃度が高くなりにくくなる。
【００４６】
一方、本実施形態のＳｉソースガス、ＯＮソースガス、および脱離剤はそれぞれ、ＨＣＤ（Ｓｉ２Ｃｌ６）、Ｎ２Ｏ、およびＮＨ３である。この場合、Ｎ２ＯによりＳｉＯＮ膜中の窒素濃度を高くすることができる。また、ＳｉＯＮ膜中の窒素はＮ２Ｏから供給できるため、ＮＨ３の流量を大きくせずにＳｉＯＮ膜中の窒素濃度を高くすることができる。よって、ＮＨ３の流量を小さく抑えることができ、ＳｉＯＮ膜中の水素濃度を低く抑えることが可能となる。本実施形態のＮＨ３の流量は、塩素を脱離するのに十分な値まで小さくことができる。
【００４７】
本実施形態によれば、図５に示すように、窒素濃度の増加と窒素濃度の低減とを両立することが可能となる。
【００４８】
図６は、第１実施形態と第１比較例とを比較するための別のグラフである。
【００４９】
図６は、２つの窒素濃度に関し、本実施形態における水素濃度と、本比較例における水素濃度の測定結果を示している。このように、本実施形態によれば、水素濃度を低減しつう、窒素濃度を増加させることが可能となる。
【００５０】
以上のように、本実施形態のＳｉＯＮ膜は、シリコンと第１元素とを含むＳｉソースガスと、酸素と窒素とを含むＯＮソースガスと、第１元素と反応する第２元素を含む脱離剤とを用いて形成される。よって、本実施形態によれば、窒素濃度が高い、水素濃度が低いなど、好適なシリコン酸窒化膜を実現することが可能となる。
【００５１】
なお、本実施形態の方法は、二次元フラッシュメモリにも適用可能である。この場合、メモリセルを構成する層は、基板１上にトンネル絶縁膜３、電荷蓄積層４、ブロック絶縁膜５の順番で形成される。この場合、トンネル絶縁膜３が第１絶縁膜の例、ブロック絶縁膜５が第２絶縁膜の例となり、第１絶縁膜がＳｉＯＮ膜を含むこととなる。
【００５２】
以下、図１および図２を参照して、第２から第９実施形態の半導体装置およびその製造方法について説明する。これらの実施形態では、図４と異なるフローによりＳｉＯＮ膜を形成する。これらの実施形態の説明において、第１実施形態と共通の事項については適宜説明を省略する。
【００５３】
（第２実施形態）
図７は、第２実施形態の比較例である第２比較例の半導体装置の製造方法を示すフローチャートである。図８は、第２実施形態の半導体装置の製造方法を示すフローチャートである。
【００５４】
図７では、ステップＳ３とステップＳ５の順番が図３とは逆になっており、Ｎソースガスの供給後にＯソースガスが供給される。同様に、図８では、ステップＳ６とステップＳ７の順番が図４とは逆になっており、脱離剤の供給後にＯＮソースガスが供給される。
【００５５】
以下、第２実施形態の方法の詳細を説明する。
【００５６】
本実施形態のＳｉソースガス、脱離剤、およびＯＮソースガスはそれぞれ、ＨＣＤ、ＮＨ３、およびＮ２Ｏである。本実施形態では、ＮＨ３の供給後にＮ２Ｏを供給するため、第１実施形態に比べてＳｉＯＮ膜中の水素濃度をより低くすることができる。一方、第１実施形態では、Ｎ２Ｏの供給後にＮＨ３を供給するため、ＳｉＯＮ膜の表面平坦性を向上させることができる。なお、図８のループ処理は、ステップＳ１から開始されているが、ＳｉＯＮ膜を形成可能であればその他のステップから開始してもよい。これは、後述する第３から第９実施形態でも同様である。
【００５７】
（第３実施形態）
図９は、第３実施形態の半導体装置の製造方法を示すフローチャートである。
【００５８】
図９では、図４のステップＳ６が、各サイクル内で脱離剤の前にＯＮソースガスを供給するステップＳ６ａと、各サイクル内で脱離剤の後にＯＮソースガスを供給するステップＳ６ｂとに置き換えられている。前者のＯＮソースガスと後者のＯＮソースガスは、同じ種類のガスでもよいし、異なる種類のガスでもよい。本実施形態では、前者のＯＮソースガスも後者のＯＮソースガスも、Ｎ２Ｏである。これらのＯＮソースガスは、第２ガスと第４ガスの例である。
【００５９】
図９ではさらに、図４のステップＳ４が、ステップＳ４ａおよびステップＳ４ｂに置き換えられている。ステップＳ４ａでは、前者のＯＮソースガスのフローと脱離剤のフローとの間に、ＡＬＤ装置の真空引きとＮ２パージとを行う。ステップＳ４ｂでは、脱離剤のフローと後者のＯＮソースガスのフローとの間に、ＡＬＤ装置の真空引きとＮ２パージとを行う。
【００６０】
本実施形態では、１サイクルの処理として、ステップＳ１、Ｓ２、Ｓ６ａ、Ｓ４ａ、Ｓ７、Ｓ４ｂ、およびＳ６ｂを順番に行う。そして、この処理を複数サイクル繰り返すことで、ＳｉＯＮ膜を形成する。
【００６１】
本実施形態では、ステップＳ６ａのＯＮソースガスの流量を５ｓｌｍに調整し、ステップＳ６ｂのＯＮソースガスの流量を０．２５ｓｌｍに調整する。すなわち、ステップＳ６ａの流量を、ステップＳ６ｂの流量よりも大きく調整する。これにより例えば、ステップＳ６ａによりＳｉＯＮ膜中の窒素濃度を増加させ、ステップＳ６ｂによりＳｉＯＮ膜中の窒素濃度を微調整することが可能となる。なお、逆にステップＳ６ａの流量を、ステップＳ６ｂの流量よりも小さく調整するようにしてもよい。これらのガス流量は、マスフローコントローラにより制御することが可能である。
【００６２】
以上のように、本実施形態のＳｉＯＮ膜は、脱離剤の前にＯＮソースガスを供給するステップＳ６ａと、脱離剤の後にＯＮソースガスを供給するステップＳ６ｂとを用いて形成される。よって、本実施形態によれば、例えば窒素濃度を高濃度かつ高精度に調整することにより、好適なシリコン酸窒化膜を実現することが可能となる。
【００６３】
（第４から第９実施形態）
図１０は、第４実施形態の半導体装置の製造方法を示すフローチャートである。
【００６４】
図１０では、図９のステップＳ６ｂが、Ｏソースガスを供給するステップＳ６ｃに置き換えられている。このように、本実施形態では、各サイクル内でＯＮソースガスを２回供給する代わりに、各サイクル内でＯＮソースガスとＯソースガスとを供給する。Ｏソースガスの例は、Ｏ２（酸素）である。Ｏソースガスは、第５ガスの例である。
【００６５】
本実施形態では、１サイクルの処理として、ステップＳ１、Ｓ２、Ｓ６ａ、Ｓ４ａ、Ｓ６ｃ、Ｓ４ｃ、およびＳ７を順番に行う。そして、この処理を複数サイクル繰り返すことで、ＳｉＯＮ膜を形成する。
【００６６】
本実施形態のＳｉソースガス、ＯＮソースガス、Ｏガスソース、および脱離剤はそれぞれ、ＨＣＤ、Ｎ２Ｏ、Ｏ２、およびＮＨ３である。例えば、Ｎ２Ｏの流量およびガス分圧は０．５〜９．５ｓｌｍと５〜４０Ｐａに調整され、Ｏ２の流量およびガス分圧は、０．２５〜１０ｓｌｍと５〜５０Ｐａに調整され、ＮＨ３の流量およびガス分圧は０．２５〜１．５ｓｌｍと１〜１０Ｐａに調整される。これらのガス流量は、マスフローコントローラにより制御することが可能である。
【００６７】
本実施形態によれば、例えばＯＮソースガスによりＳｉＯＮ膜中の窒素濃度と酸素濃度をおおまかに調整することが可能となる。また、本実施形態によれば、例えばＯソースガスによりＳｉＯＮ膜中の酸素濃度を微調整することが可能となり、これを通じてＳｉＯＮ膜中の窒素濃度を微調整することが可能となる。理由は、本実施形態の窒素濃度は、ＳｉＯＮ膜中のシリコン、酸素、および窒素に対する窒素の濃度であるため、酸素濃度が変化すれば窒素濃度も変化するからである。
【００６８】
図１１は、第５実施形態の半導体装置の製造方法を示すフローチャートである。
【００６９】
図１１では、ステップＳ６ａとステップＳ６ｃの順番が図１０とは逆になっており、Ｏソースガスの供給後にＯＮソースガスが供給される。これにより、図１０のフローと同様にＳｉＯＮ膜を形成することが可能となる。
【００７０】
図１２は、第６実施形態の半導体装置の製造方法を示すフローチャートである。本実施形態では、１サイクルの処理として、ステップＳ１、Ｓ２、Ｓ６ｃ、Ｓ４ａ、Ｓ７、Ｓ４ｂ、およびＳ６ｂを順番に行う。
【００７１】
図１３は、第７実施形態の半導体装置の製造方法を示すフローチャートである。図１３では、ステップＳ６ａとステップＳ６ｃの順番が図１２とは逆になっている。
【００７２】
図１４は、第８実施形態の半導体装置の製造方法を示すフローチャートである。本実施形態では、１サイクルの処理として、ステップＳ１、Ｓ２、Ｓ７、Ｓ４ａ、Ｓ６ａ、Ｓ４ｂ、およびＳ６ｂを順番に行う。
【００７３】
図１５は、第９実施形態の半導体装置の製造方法を示すフローチャートである。図１５では、ステップＳ６ａとステップＳ６ｃの順番が図１４とは逆になっている。
【００７４】
以上のように、これらの実施形態のＳｉＯＮ膜は、ＯＮソースガスを供給するステップＳ６ａと、Ｏソースガスを供給するステップＳ６ｃとを用いて形成される。よって、本実施形態によれば、例えば窒素濃度を高濃度かつ高精度に調整することにより、好適なシリコン酸窒化膜を実現することが可能となる。
【００７５】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【符号の説明】
【００７６】
１：コア絶縁膜、２：半導体チャネル層、３：トンネル絶縁膜、４：電荷蓄積層、
５：ブロック絶縁膜、６：配線材層、７：第１メタル層、８：第２メタル層、
１１：基板、１２：下地層、１２ａ：層間絶縁膜、１２ｂ：半導体層、
１３：第１膜、１４：第２膜
【図１】
2019102530.tif 000003
【図２】
2019102530.tif 000004
【図３】
2019102530.tif 000005
【図４】
2019102530.tif 000006
【図５】
2019102530.tif 000007
【図６】
2019102530.tif 000008
【図７】
2019102530.tif 000009
【図８】
2019102530.tif 000010
【図９】
2019102530.tif 000011
【図１０】
2019102530.tif 000012
【図１１】
2019102530.tif 000013
【図１２】
2019102530.tif 000014
【図１３】
2019102530.tif 000015
【図１４】
2019102530.tif 000016
【図１５】
2019102530.tif 000017