(57)【要約】【課題】基板厚の薄いガラス基板等をコア基板として使用した場合でも、製造工程中にガラス割れ等が生じることなく、且つ、キャパシタの電気特性が安定した配線基板を提供する。【解決手段】ガラス配線基板１００は、インダクタ５とキャパシタ１１とを含むアナログ分波器を含み、無機密着層２を介してガラス基板１０に設けた貫通電極３と配線パタン４とを含むコイル構造のインダクタ５及び、外層と接続するランドパタン４ａを有するコア配線基板１１０と、絶縁樹脂層６で被覆したコア配線基板１１０の、絶縁樹脂層６の上に、誘電体層８を上下電極パタン７、９で挟んだ構造からなるキャパシタ１１と外部基板等外部部品と接続するための配線パタン１４とを有する。【選択図】図１
2019102733.tif 000002
【特許請求の範囲】
【請求項１】
インダクタとキャパシタとを含む回路を備えた配線基板であって、
貫通電極と配線パタンとを含み、無機密着層を介してコア基板に設けられたコイル構造を有するインダクタ及び、前記コア基板に設けられ外層と接続されるランドパタンと、を有するコア配線基板と、
前記コア配線基板の両面を被覆する絶縁樹脂層と、
前記コア配線基板の一方の面の前記絶縁樹脂層の上に形成され、前記インダクタの配線パタンと導通する下電極パタンと上電極パタンとで誘電体層を挟んだ構造を有するキャパシタと、
前記ランドパタンと導通して前記絶縁樹脂層の上に形成された、外部基板との接続用の配線パタンと、
を備えることを特徴とする配線基板。
【請求項２】
前記キャパシタの前記下電極パタン表面の算術表面粗さＲａは５０ｎｍ以上１５０ｎｍ以下であることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記インダクタとキャパシタとを含む回路は、高周波用フィルタであることを特徴とする請求項１又は請求項２に記載の配線基板。
【請求項４】
前記コア基板は、厚みが５０μｍ以上１０００μｍ以下のガラス基板であることを特徴とする請求項１から請求項３のいずれか一項に記載の配線基板。
【請求項５】
前記貫通電極が形成された貫通孔の最大径が、１５μｍ以上１５０μｍ以下であることを特徴とする請求項１から請求項４のいずれか一項に記載の配線基板。
【請求項６】
前記インダクタの前記配線パタンの厚みが２５μｍ以下であることを特徴とする請求項１から請求項５のいずれか一項に記載の配線基板。
【請求項７】
前記無機密着層は、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅のうち、単体の材料の単層の膜、または、２種類以上の材料を複合させた２層以上の単層または積層の膜であることを特徴とする請求項１から請求項６のいずれか一項に記載の配線基板。
【請求項８】
前記インダクタに含まれる前記貫通電極及び前記配線パタンは、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、または二つ以上の化合物、のいずれかであることを特徴とする請求項１から請求項７のいずれか一項に記載の配線基板。
【請求項９】
前記絶縁樹脂層は、エポキシ系樹脂、フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂、アクリル系樹脂のうちいずれか一つの材料、または、少なくとも二つの材料を組み合わせた複合材料で形成されていることを特徴とする請求項１から請求項８のいずれか一項に記載の配線基板。
【請求項１０】
請求項１から請求項９のいずれか一項に記載の配線基板と、
当該配線基板に実装された半導体チップと、を備えることを特徴とする半導体装置。
【請求項１１】
請求項１から請求項９のいずれか一項に記載の配線基板を含むアナログ分波器が、他の配線基板に実装されてなることを特徴とする半導体装置。
【請求項１２】
コア基板に貫通孔を形成する工程と、
前記貫通孔の内側を含む前記コア基板の表面に無機密着層を形成し、当該無機密着層の上にインダクタ及び外層と接続するランドパタンを形成した後、前記インダクタ及び前記ランドパタンが積層されていない領域の前記無機密着層を除去する工程と、
前記無機密着層を除去する工程の後に、前記インダクタ及び前記ランドパタンが形成された前記コア基板の両面を絶縁樹脂で被覆し、当該絶縁樹脂に、前記インダクタ及び前記ランドパタンと導通をとるための開口部を形成する工程と、
前記絶縁樹脂の上に、前記開口部を介して前記インダクタと導通される下電極パタンと誘電体層と上電極パタンとがこの順に積層された構造を有するキャパシタと、前記開口部を介して前記ランドパタンと導通し、外部基板と接続する外部接続配線パタンとを形成する工程と、
前記キャパシタと前記外部接続配線パタンとを覆うように絶縁樹脂を積層し、当該絶縁樹脂に、前記キャパシタの前記上電極パタン及び前記外部接続配線パタンと導通をとるための開口部を形成する工程と、
を備えることを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、半導体装置、及び配線基板の製造方法に関する。
【背景技術】
【０００２】
移動体通信（セルラー）では、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）やキャリアアグリゲーション等の技術革新により、インダクタ部品とキャパシタ部品とから形成されたアナログ分波器（ダイプレクサ）の搭載個数の増加及び高精度化の要求が強まっている。
ダイプレクサは、従来、セラミックス材料を用いた基板が使用されてきた。しかし、近年のスマートフォンに代表される急速な電子機器の発展により、ダイプレクサにおいてもフィルタ周波数の高周波化が求められている。しかしながら、従来のセラミックス基板ではキャパシタ表面の凹凸による特性のシフト、また導電性材料により形成するインダクタ配線の表面凹凸に起因した表皮部の電気抵抗が高くなる等の理由により、ダイプレクサの小型化や特性向上が難しいという課題があった。
【０００３】
そこで、近年基板にシリコン基板やガラス基板を用いる配線形成技術を展開した高周波用フィルタ基板の開発に注目が集まっている。これらのシリコンやガラス材料からなる基板は、基材の平滑性に追従しキャパシタ電極の表面平滑化と、インダクタ配線を電解めっきで形成する事で配線表面の凹凸が低減し表皮部の電気抵抗が低くなるため、ダイプレクサの特性向上を期待することができる。
また、高周波用フィルタ基板は、基板内部に微細な貫通孔をあけて導電性物質を充填させる、ＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ  Ｖｉａ）と呼ばれる貫通電極を形成することができ、この貫通電極と、貫通電極間を電気的に接続する配線とを使用することでコイル構造を形成することができ、且つ基板材料を芯材とした３Ｄ構造のインダクタ配線を形成することができる。
【０００４】
また、キャパシタは、高周波用フィルタ基板に、半導体技術やフラットパネル技術で使用されている真空成膜で最適な誘電体材料を成膜し、誘電体材料を挟む構造で上下電極を形成することで、特性の制御が可能である。
シリコン配線基板及びガラス配線基板の両者を比較すると、シリコン配線基板はガラス配線基板よりもさらに微細加工性に優れ、配線形成プロセスやＴＳＶ形成プロセスも既に確立されている。一方で、シリコン配線基板は、円形のシリコンウエハでしか扱えないためウエハ周辺部が使用できないことや、大型サイズで一括生産ができないため、コストが高くなるという欠点を有する。
【０００５】
一方、ガラス配線基板は、大型パネルでの一括処理が可能であり、またロール・ツー・ロール方式での生産方法も考えられるため、大幅なコストダウンが可能となる。また、貫通孔の形成は、ガラス配線基板が放電やレーザ加工及びフッ酸処理等で貫通孔を形成するのに対し、シリコン配線基板はガスエッチングにより貫通孔を掘っていくため、加工時間が長くなることや、ウエハ薄化工程を含むこと等も、コスト高の要因となっている。
さらに電気特性の面では、シリコン基板は半導体材料であり、配線を形成する上で絶縁性を有するＳｉＯ２等の絶縁膜を成膜する必要がある。そのため、自体が絶縁材料であるガラス基板を使用したダイプレクサの形成に注目が集まっている。
【０００６】
以上のように、ガラス基板を用いると安価にガラス配線基板を作ることが可能になる。しかしながら、インダクタのコイルの寸法設計の中で要求されるガラス基板の厚みが薄くなっていく中で、製造途中のハンドリングにおいてガラス基板が割れ易くなることが、課題として上げられる。
ガラス配線基板に使用されるガラス基板の厚みは、５０μｍ以上１０００μｍ以下の範囲である。このうち、４００μｍ以上１０００μｍ以下の範囲はフラットパネルディスプレイで一般に使用されている領域であり、この厚みのガラス配線基板は、ガラス基板の片面に配線パタンを積層形成する構造が取られ、ガラス基板の裏面吸着、端部保持等の方法で安定してハンドリングすることが可能である。
【０００７】
ガラス配線基板では半導体パッケージの小型化、また薄型化が要求されることから、ガラス配線基板の厚みを５０μｍ以上４００μｍ以下の範囲とする要求が高くなっており、配線パタンはガラス基板の両面に積層形成する必要がある。
ガラス基板を薄型化すると、自重による撓りが大きくなる、また、ガラス基板を薄型化すると、歪が生じた後クラック等の起点があった場合にはガラス基板が破壊する等、ハンドリングが難しくなる。ガラス配線基板では、５０μｍ以上４００μｍ以下の厚みのガラス基板に１０μｍ以上２００から数百μｍ以下の穴径の貫通孔を形成し、貫通孔内に形成した導電性を有する貫通電極とガラス基板の表裏面に形成した配線パタンとが導通されてなる配線回路基板を形成している。
【０００８】
配線パタンとして、スパッタ等の導電性の金属薄膜を使用することもできるが、配線抵抗を下げるために電解銅めっきで配線厚を増やすことも可能である。
また、ガラス基板上に配線パタンを形成する場合、ガラス基板と密着力の得られる無機密着層を形成し、その上に配線パタンを形成している（例えば、特許文献１参照。）。無機密着層としてはガラス基板との密着層性が良好な、チタン、クロム、クロム−銅の合金等が使用できる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−６０１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、ガラス基板上にインダクタの配線とキャパシタの下電極を同一レイヤーで形成する場合、貫通電極とインダクタの配線パタンとキャパシタの下電極の形成までが第１レイヤーになる。キャパシタはこの下電極上に誘電体層を成膜した後、上電極を形成までが第２レイヤーになる。
そして、インダクタ・パタンとキャパシタ・パタンとを完成させるために不要な導通エリアをエッチング除去する、工法が知られている。
この工法では、ガラス直上に、配線パタン２層と、誘電体層パタンとを積層形成するため、配線パタンの応力が累積されることによる、各工程におけるガラス基板と配線パタン界面への応力の集中によるガラス基板のクラックや、ガラス基板表面に外部の物が接触することで割れの起点となるクラックが入るなど、ガラス基板が割れ易い状態で取り扱うことになる。
【００１１】
また、上電極パタン形成のためのシード層をエッチング除去する際と、下電極パタン形成のためのシード層をエッチング除去する際に、上電極パタンが２回エッチングされる為、キャパシタの有効な電極面積が変動し、そのためキャパシタとしての電気特性が変動することが問題である。
また、有機樹脂からなる絶縁樹脂層の上に、電解めっきを下電極としてキャパシタを形成する場合、絶縁樹脂層の表面凹凸の上に電解めっき膜を形成することで、下電極の表面が電解めっき膜の粒塊と絶縁樹脂層の表面凹凸とが重なり、キャパシタ電極表面の面積が設計値と異なったり、下電極と上電極間のショートの原因になったりするという問題がある。
【００１２】
本発明の目的は、基板厚の薄いガラス基板等をコア基板として使用した場合でも、製造工程中にガラス割れ等が生じることなく、且つ、キャパシタの電気特性が安定した、インダクタ及びキャパシタを含む回路を有する配線基板、半導体装置及び配線基板の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一態様によれば、インダクタとキャパシタとを含む回路を備えた配線基板であって、貫通電極と配線パタンとを含み、無機密着層を介してコア基板に設けられたコイル構造を有するインダクタ及び、前記コア基板に設けられ外層と接続されるランドパタンと、を有するコア配線基板と、前記コア配線基板の両面を被覆する絶縁樹脂層と、前記コア配線基板の一方の面の前記絶縁樹脂層の上に形成され、前記インダクタの配線パタンと導通する下電極パタンと上電極パタンとで誘電体層を挟んだ構造を有するキャパシタと、前記ランドパタンと導通して前記絶縁樹脂層の上に形成された、外部基板との接続用の配線パタンと、を備える配線基板、が提供される。
【００１４】
また、本発明の他の態様によれば、コア基板に貫通孔を形成する工程と、前記貫通孔の内側を含む前記コア基板の表面に無機密着層を形成し、当該無機密着層の上にインダクタ及び外層と接続するランドパタンを形成した後、前記インダクタ及び前記ランドパタンが積層されていない領域の前記無機密着層を除去する工程と、前記無機密着層を除去する工程の後に、前記インダクタ及び前記ランドパタンが形成された前記コア基板の両面を絶縁樹脂で被覆し、当該絶縁樹脂に、前記インダクタ及び前記ランドパタンと導通をとるための開口部を形成する工程と、前記絶縁樹脂の上に、前記開口部を介して前記インダクタと導通される下電極パタンと誘電体層と上電極パタンとがこの順に積層された構造を有するキャパシタと、前記開口部を介して前記ランドパタンと導通し、外部基板と接続する外部接続配線パタンとを形成する工程と、前記キャパシタと前記外部接続配線パタンとを覆うように絶縁樹脂を積層し、当該絶縁樹脂に、前記キャパシタの前記上電極パタン及び前記外部接続配線パタンと導通をとるための開口部を形成する工程と、を備える配線基板の製造方法が提供される。
【発明の効果】
【００１５】
本発明の一態様によれば、基板厚の薄いガラス基板等をコア基板として使用した場合でも、製造工程中にガラス割れ等が生じることなく、且つキャパシタの電気特性が安定した回路を有する配線基板を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係るガラス配線基板の一例を示す概略断面図である。
【図２】インダクタの一例を示す模式的な斜視図である。
【図３】第２の実施形態に係る半導体装置の一例を示す概略断面図である。
【図４】第３の実施形態に係る半導体装置の一例を示す概略構成図である。
【図５】第１の実施形態に係るガラス配線基板の製造工程の一例を説明するための工程図である。
【発明を実施するための形態】
【００１７】
以下に、本発明の一実施形態を、図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
さらに、本発明の実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、形状、構造、配置、寸法等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００１８】
（第１の実施形態）
図１は、第１の実施形態に係る配線基板を適用したガラス配線基板１００の一例を示す概略断面図である。
第１の実施形態に係るガラス配線基板１００は、図１に示すように、複数の貫通孔１を持つガラス基板１０と、ガラス基板１０の表面に形成された無機密着層２と、貫通電極３及び配線パタン４とからなるインダクタ５と、を備える。貫通電極３は筒状に形成され、無機密着層２を介して貫通孔１の内周に密接して形成される。配線パタン４は無機密着層２を介してガラス基板１０の両面に形成され、ガラス基板１０の両面において貫通電極３と電気的に接続される。
【００１９】
また、ガラス配線基板１００は、ガラス基板１０の両面の配線パタン４を覆うように積層した絶縁樹脂層６と、ガラス配線基板１００の一方の面に形成された絶縁樹脂層６の上に形成された下電極パタン７と誘電体層８と上電極パタン９とがこの順に積層されたキャパシタ１１と、を備える。配線パタン４と下電極パタン７とは、絶縁樹脂層６に形成された導通ビア１２ａを介して電気的に接続される。また、ガラス基板１０の、キャパシタ１１が形成された側の面には配線パタン４と電気的に接続されるランドパタン４ａが形成され、ランドパタン４ａは、絶縁樹脂層６に形成された導通ビア１２ｂを介して、絶縁樹脂層６の上に形成された配線パタン１８と電気的に接続される。
【００２０】
また、ガラス基板１０の両面の絶縁樹脂層６の上には、キャパシタ１１を覆う厚さに積層された絶縁樹脂層１３が形成され、キャパシタ１１が形成された側の面の絶縁樹脂層１３の上には外部部品に接続するための配線パタン１４が形成されている。絶縁樹脂層１３には導通ビア１５ａ、１５ｂが形成され、上電極パタン９と配線パタン１４とは導通ビア１５ａを介して電気的に接続される。また、配線パタン１８と配線パタン１４とは導通ビア１５ｂを介して電気的に接続される。
ガラス基板１０の両面の絶縁樹脂層１３の上には、配線パタン１４の表面の一部を残して覆う厚さのソルダーレジスト層１６が形成され、配線パタン１４の露出した部分が、外部部品との接続電極部１７となる。
【００２１】
図２は、インダクタ５の構造例を示す模式的な斜視図である。インダクタ５は、ガラス基板１０にレーザ加工法、放電加工法、ガラスのエッチング加工法のうちの１つの工法又は２つの工法により形成した貫通孔１の内壁及びガラス基板１０の両面に、スパッタ成膜法や無電解めっき法により形成した、導電性及びガラスとの密着性を有する無機密着層２を備え、無機密着層２の上に電解めっき法や無電解めっき法、又はスクリーン印刷法で形成した貫通電極３と、ガラス基板１０を挟んで両面に形成した配線パタン４とを、貫通電極３を介して電気的に接続して形成されるソレノイド形のインダクタ構造を有する。
【００２２】
またガラス基板１０の上には、配線パタン４と接続され、外層と接続するための導通ビア１２ｂと電気的に接続されるランドパタン４ａも形成されている。
無機密着層２は、貫通電極３とガラス基板１０との界面、また、配線パタン４及びランドパタン４ａとガラス基板１０との界面のみに存在し、他の部分の無機密着層２は、配線パタン間で導通ショートしない様にドライエッチング法又はウェットエッチング法により除去する。
キャパシタ１１は、図１に示すように、絶縁樹脂層６の上にスパッタ法や無電解めっき法や電解めっき法により形成した下電極パタン７と、この下電極パタン７の上にＣＶＤ成膜法やスパッタ成膜法又はスクリーン印刷法により形成した誘電体層８と、誘電体層８の上に無電解めっき法や電解めっき法により形成した上電極パタン９と、を備え、誘電体層８を、下電極パタン７と上電極パタン９とで挟んだ構造とする。
【００２３】
下電極パタン７と上電極パタン９の形成方法として、前記工法のうちセミアディティブ法からなる電解めっき法が下電極パタン７及び上電極パタン９の断面形状や寸法制御の上で望ましい。シード層としては無電解めっきやスパッタ膜を使用することが可能である。
絶縁樹脂層６に無電解めっき法でシード層を形成する場合、絶縁樹脂層６表面をＵＶ処理やアルカリ性の処理液で、算術表面粗さＲａが５０ｎｍ以上３００ｎｍ以下程度となるまで粗化してシード層の密着性を向上させる。また下電極パタン７及び上電極パタン９を電解めっきで形成する場合には、金属粒塊が並ぶため、下電極パタン７のめっき表面の算術表面粗さＲａは５０ｎｍ以上１５０ｎｍ以下とする。
【００２４】
一方、シード層をスパッタ膜で形成する場合、スパッタ前のプラズマ処理で絶縁樹脂層６との密着性が得られるため、算術表面粗さＲａが５０ｎｍ以下であるシード層を形成することができる。
また、電解めっきで形成した下電極パタン７及び上電極パタン９の表面を、研磨粒子を使用したポリッシュ研磨法や化学溶解液による化学研磨法又はグラインダによる切削で平滑にすることも可能である。
上記記載の工法により、絶縁樹脂層６及び下電極パタン７の何れか、又は両方の表面凹凸の低減策を実施することで、下電極パタン７の算術表面粗さＲａが１５０ｎｍ以下となるように形成すれば上下電極パタン間でショートを低減することができる。
【００２５】
下電極パタン７の算術表面粗さＲａが１５０ｎｍを越えるとキャパシタ１１の電気特性のバラツキと、下電極パタン７と上電極パタン９との間の電気的なショートの発生が顕著になる。さらに下電極パタン７の算術表面粗さＲａが２００ｎｍを越えると、形成される誘電体層８の膜厚バラツキが増加し、キャパシタ１１の電気特性のバラツキの増加と、下電極パタン７と上電極パタン９との間の電気的なショートの発生数が増加する。なお、下電極パタン７の算術表面粗さＲａは、レーザ干渉計により測定した。
誘電体層８の下電極パタン７と重なる部分を除く部分は、上電極パタン９をマスク材としてドライエッチング法やウェットエッチング法で除去する、又は上電極パタン９を覆う様に形成した感光性材料等からなるマスキング材の上よりドライエッチング法やウェットエッチング法で除去して形成すればよい。
【００２６】
（ガラス配線基板の構造）
本実施形態に係るガラス配線基板１００は、図１に示すように、インダクタ５とキャパシタ１１とからなる高周波用フィルタを形成した配線回路基板であって、無機密着層２を介してガラス基板１０に設けた貫通電極３と配線パタン４とからなるコイル構造のインダクタ５と、外層と接続するランドパタン４ａとを有するコア配線基板１１０と、絶縁樹脂層６で被覆したコア配線基板１１０の、絶縁樹脂層６の上に、誘電体層８を上下電極パタン７、９で挟んだ構造からなるキャパシタ１１と、外部基板等外部部品と接続するための配線パタン１４と、を有するものである。
【００２７】
（コア配線基板の基板厚）
コア配線基板１１０は、厚みが５０μｍ以上１０００μｍ以下のガラス基板１０を含み、ガラス基板１０の厚みがインダクタ５の貫通電極３の配線長になる。また、上下電極パタン７、９と電気的に接続させる貫通電極３の数でインダクタ５の巻き数を設定することができる。インダクタ５の配線長及び巻き数は、特に規定するものでは無く、必要とするインダクタ５の特性に応じて設定すれば良い。
【００２８】
（貫通孔および貫通電極の構造）
貫通孔１の開口径は上下端部が最大径になり、最大径は、ガラス基板１０の厚みと貫通孔１の形成方法と、インダクタ５の配線パタン４の配線巾とにより決定される。貫通孔１の形成方法としては特に規定するものではないが、ＣＯ２レーザ（炭酸ガスレーザ）や短パルスレーザ及び放電加工による方法が上げられ、フッ酸系の水溶液でエッチング処理したもの等を使用することができる。
貫通孔１は、真円度の高い加工形状を得るために、ＣＯ２レーザや放電加工等の方法を用い、レーザエネルギーを集光してガラス基板１０に形成することが望ましい。この際、貫通孔１の径は、ガラス基板１０を透過したレーザエネルギーにより決定され、ガラス基板１０の厚みが増加するに伴い小さくなる。
【００２９】
また、レーザにより、ガラス基板１０の改質層をフッ酸系の水溶液を用いてエッチングする事で貫通孔を形成することができ、エッチング時間で貫通孔の径を調整することができる。
同様に、レーザ及び放電加工により形成した貫通孔をフッ酸系の水溶液でエッチングする事で貫通孔を形成することができ、エッチング時間で貫通孔の径は調整することができる。
【００３０】
インダクタ５の配線パタン４は、図２に示すように、貫通電極３と電気的に接続されるランドパタン４αと貫通電極３同士の間を電気的に接続する直線パタン４βとで形成する。インダクタ５の配線パタン４の不必要な抵抗増加を避けるためにランドパタン４αと直線パタン４βの寸法は同等か寸法差を抑えた方が望ましい。貫通孔１の最大径は１５μｍ以上１５０μｍ以下のものが使用可能である。ＣＯ２レーザや放電加工等の方法を用いてガラス基板１０に貫通孔を形成する場合には、ＣＯ２レーザや放電加工等の方法によって加工可能な貫通孔の径の観点から、望ましくは１００μｍ以下がよい。貫通孔１の径が１５０μｍより大きいとインダクタ５の寸法が大きくなりダイプレクサの大型化に繋がるため、望ましくない。
【００３１】
（インダクタの構造）
インダクタ５の配線パタン４の厚みは、無機密着層２を、導電性を有する金属薄膜にて形成することによって、無機密着層２と配線パタン４との間で密着効果を得ることのできる１μｍ以下とすることができる。
また、配線パタン４の配線抵抗を低下させるために電気めっきで配線パタン４を厚膜化することも可能である。ただし、ガラス基板１０表面に配線パタン４を形成する際、配線パタン４を厚膜化するに伴い膜応力が増加し、配線パタン４とガラス基板１０との界面でガラスクラックが発生する可能性がある。ガラスクラックは電解めっき膜厚３０μｍ、且つ膜応力２６００Ｎ／ｍで発生し、電解めっき膜厚２５μｍ、且つ膜応力２０００Ｎ／ｍ以下で回避することができる。
インダクタ５は、貫通電極３と配線パタン４とを電気的に接続し、ソレノイド型のコイルとするものとする。
【００３２】
（無機密着層の材質）
無機密着層２は、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅のうち、単体の材料の単層の膜、又は、２種類以上の材料を複合させた２層以上の単層若しくは積層の膜が使用できる。形成方法は特に規定しないが、ガラス基板１０と密着が得られ、貫通孔１を閉塞せずに内壁に形成できる、ウェットコーティング、スパッタ成膜、ＣＶＤ成膜、無電解めっき等が使用可能である。
【００３３】
（貫通電極と配線パタンの材質）
貫通電極３、配線パタン４及びランドパタン４ａは、アルミ、銅、クロム、チタン、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、又は二つ以上の合金、若しくは積層膜、のいずれかが使用できる。
貫通電極３の成膜方法は特に規定しないが、配線抵抗を低減するため、また、外部基板の配線と電気的接合性を得るため、電解めっきや無電解めっきやスクリーン印刷が望ましい。
【００３４】
配線パタン４の形成方法は電解めっきによるセミアディティブ法や、電解めっき製膜後のサブトラクティブ法が使用可能である。
配線パタン４の外部基板の配線と電気的に接合する部分、及びランドパタン４ａは、配線パタン４の所定の領域に、無電解めっき法、やスクリーン印刷法で導通面を形成することで作成することができる。
誘電体層８の材料は、アルミ、銅、クロム、チタン、銀、金、ニッケル、白金、パラジウム、ルテニウム、タンタルのいずれか１種の金属、とこれらの金属の酸化物、窒化物、合金及びポリシリコンの任意の組み合わせからなる材料を適用することができる。
誘電体層８の材料を、下電極パタン７と上電極パタン９とで挟むことでキャパシタ構造を形成することができる。
【００３５】
（絶縁樹脂層の材質）
コア配線基板１１０を被覆する絶縁樹脂層６の材料は、エポキシ系樹脂、フェノール系樹脂、ポリイミド系樹脂、シクロオレフィン、ＰＢＯ樹脂、アクリル系樹脂のうちいずれか一つの材料、又は、少なくとも二つの材料を組み合わせた複合材料を使用することができ、熱硬化性樹脂、光硬化性樹脂を使用することができる。
絶縁樹脂層６は、ヤング率が２ＧＰａ以上１５ＧＰａ以下の範囲のものを使用し、コア配線基板１１０の両面を被覆することで、配線パタン４の応力が、配線パタン４と接触する絶縁樹脂層６に分散する。これにより、配線パタン４の応力が、ガラス基板１０と下電極パタン７との界面に集中し、ガラス基板１０にクラックが発生することを抑制することができる。また、基板厚が薄いガラス基板１０を、ガラス配線基板１００の作成工程の早い段階で絶縁樹脂層６にて被覆することで、ガラスコア基板（ガラス基板１０）への外部からの応力や歪によるガラス破壊につながる外力の集中を分散し、ハンドリング時のガラス割れを回避することができる。
【００３６】
ここで、ヤング率は、ガラス基板は８０ＧＰａ程度、金属材料のうち銅は１３０ＧＰａ程度、チタンは１０７ＧＰａ程度、ニッケルは２００ＧＰａ程度である。ガラス基板に対し配線パタンのヤング率が高いと、配線パタンを形成した部分と形成していない部分とでコア配線基板１１０の反り易さや撓り易さに差異が発生する。このため、コア配線基板１１０を被覆する絶縁樹脂層６のヤング率はガラス基板と同等か、ガラス基板より小さいものが望ましい。特にヤング率が１５ＧＰａより小さい絶縁樹脂層６を使用することで、配線パタン４の応力を分散しガラス基板に反り易さや撓り易さを付与することが可能になる。ヤング率の下限値は特に規定はしないが２ＧＰａより大きければ絶縁樹脂層６による応力低減効果を得ることができる。なお、絶縁樹脂層６のヤング率はＪＩＳ  Ｋ７１２７に従い測定した。
【００３７】
（キャパシタの構造）
下電極パタン７及び上電極パタン９として、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、または二つ以上の化合物、のいずれかを使用することができる。
下電極パタン７及び上電極パタン９の成膜方法は特に規定しないが、配線抵抗を低下させるため電解めっきや無電解めっきが望ましい。
配線パタン形成方法として、電解めっきによるセミアディティブ法や、電解めっき製膜後のサブトラクティブ法を使用することができる。上電極パタン９の外部基板の配線との電気的接合部は上電極パタン９の必要な部分に、無電解めっき法、やスクリーン印刷法で導通面を形成することができる。
【００３８】
誘電体層８は、酸化シリコン、窒化シリコン、チタン酸バリウム、ストロンチウム、五酸化タンタル、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、酸化アルミニウム、ベンゾシクロブタン樹脂、カルド樹脂、ポリイミド樹脂等の、酸化物、窒化物、合金及びポリシリコンの窒化物等、任意の組み合わせ群から選ぶことができる。
誘電体層８の形成方法として、ＣＶＤ、スパッタ成膜、スクリーン印刷等を使用することができる。
誘電体材料を、下電極パタン７と上電極パタン９とで挟んだ構造とすることによりキャパシタ構造を得ることができる。
【００３９】
（ガラス配線基板の製造方法）
本実施形態に係るガラス配線基板の製造方法は、ガラス基板１０に貫通孔１を形成する貫通孔形成工程と、ガラス基板１０の表面に無機密着層２を形成し、その上にインダクタ５及び、外層と接続するためのランドパタン４ａを形成する、コア配線基板１１０形成工程と、コア配線基板１１０の両面を絶縁樹脂層６で被覆し、コア配線基板１１０の表面の配線パタン４及びランドパタン４ａと導通をとるための導通ビア１２ａ、１２ｂとなる開口部を形成する工程と、コア配線基板１１０の一方の面の絶縁樹脂層６の上に、下電極パタン７と誘電体層８と上電極パタン９とからなるキャパシタと、外部基板と接続するための配線パタン１８とを形成する工程と、キャパシタ１１と配線パタン１８上に絶縁樹脂層１３を積層し必要な部分を開口する工程とを備える。
【００４０】
絶縁樹脂層１３は、コア配線基板１１０を被覆した絶縁樹脂層６と同じ材質を使用することが可能である。絶縁樹脂層１３は、ソルダーレジストなど外層材として使用される絶縁樹脂層であってもよい。また、絶縁樹脂層の積層数と、その上に形成する配線パタンの総数は特に規定するものではなく、製品設計により必要な層数を選択すればよい。
このように、本発明の一実施形態に係るガラス配線基板１００は、ガラス基板１０上に貫通電極３と配線パタン４とからなるインダクタ５を形成すると共に、ガラス基板１０の上に外部基板と接続するためのランドパタン４ａを形成してコア配線基板１１０を作成している。このとき、ガラス基板１０上に無機密着層２を形成し、無機密着層２に積層して貫通電極３とインダクタ５の配線パタン４と、ランドパタン４ａとを形成し、無機密着層２をエッチングで除去することで、コア配線基板１１０を形成し、このコア配線基板１１０を絶縁樹脂層６で被覆した後、キャパシタ１１を形成している。つまり、ガラス基板１０に貫通電極３を使用してインダクタ５を形成し、このインダクタ５を形成したコア配線基板１１０を絶縁樹脂で被覆し、この絶縁樹脂層６上にキャパシタ１１を形成することで、インダクタ５とキャパシタ１１とを異なるレイヤーに形成する。
【００４１】
このように、コア配線基板１１０を絶縁樹脂層６で被覆することにより、ガラス基板１０にガラス破壊につながる外力の集中が生じることを回避することができ、ガラス配線基板１００の形成工程において、キャパシタ１１の形成工程以降の工程でガラス基板１０に割れが生じるリスクを軽減することができる。
また、インダクタ５はガラス基板１０のみに形成し、キャパシタ１１は絶縁樹脂層６上のみに形成することで、インダクタ５とキャパシタ１１とを異なるレイヤーに配置し、インダクタ５とキャパシタ１１とを異なる工程で形成することで、キャパシタ１１の誘電体層８界面のシード層としての無機密着層２と誘電体層８とのサイドエッチ量を最小に抑えることができ、エッチング工程により、上電極パタン９等が必要以上にエッチングされることを回避することができ、必要以上にエッチングされることに起因してキャパシタ１１の電気特性が所望の電気特性とならないことを回避することができ、電気特性を安定制御することができる。
【００４２】
また、キャパシタ１１が形成される絶縁樹脂層６の表面凹凸や、下電極パタン７の表面の凹凸を低減し、下電極パタン７の算術表面粗さＲａが１５０ｎｍ以下となるようにしたため、下電極パタン７の表面に凹凸が生じることに起因して下電極パタン７や上電極パタン９の表面の面積が設計通りの値とならないことに起因して、キャパシタ１１の電気特性が所望の電気特性とならないことを回避することができ、キャパシタ１１の電気特性の安定制御や、下電極パタン７と上電極パタン９との間の電気的なショートの発生を回避することができる。
【００４３】
なお、上記第１の実施形態では、コア基板としてガラス基板を用い、ガラス配線基板を作製する場合について説明したが、ガラス基板に限るものではなく、石英、シリコンウエハ等の基板をコア基板として用いることも可能である。
また、上記第１の実施形態では、キャパシタ１１とインダクタ５とを含む高周波用フィルタを備えたダイプレクサを有するガラス配線基板に適用した場合について説明したが、ダイプレクサに限るものではなく、例えば、バンドパスフィルタ、発信機等、キャパシタ１１及びインダクタ５を含む回路を備えたガラス配線基板に適用することも可能である。
【００４４】
（第２の実施形態）
（半導体装置の構造）
図１に示すガラス配線基板１００に半導体チップやキャパシタやインダクタなどの部品を実装することも可能である。また、ガラス配線基板１００が他の配線基板に実装された構造の半導体装置であってもよい。
以下の説明では、ガラス基板をコア基板に使用したダイプレクサを形成したガラス配線基板１００について説明をする。
図３は、ガラス配線基板１００に半導体チップやチップ部品３０３を実装した半導体装置３００の構造を示す概略断面図である。図３に示すように、ガラス配線基板１００に、例えば接続パッド３０２を介して半導体チップやチップ部品３０３を実装することで半導体装置３００を構成することができる。
【００４５】
（第３の実施形態）
図４は、図１に示すガラス配線基板１００を他の配線基板４０１に実装した構造を示す概略断面図である。図４に示すように、ガラス配線基板１００を、接続パッド４０２を介して配線基板４０１に実装することで半導体装置４００が形成される。
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【実施例１】
【００４６】
以下、実施例を説明する。本実施例では、図５に示す第１の実施形態に係る製造方法を用いて、ガラス配線基板１００を作成した。
まず、低膨張ガラス基板１０（厚さ３００μｍ、ＣＴＥ（熱膨張率）：３．５）に開口径８０μｍの貫通孔１を第１処理として短パルスレーザにて加工を行い、第２処理としてフッ酸水溶液によるエッチングを行い形成した（図５の（ａ）参照）。
次に、無機密着層２としてガラス基板表面にＴｉ膜とＣｕ膜とをスパッタ法で積層形成し、貫通孔１内のスパッタ膜の薄い部分を補うために、無電解ニッケルめっき膜を形成した（図５の（ｂ）参照）。
【００４７】
次に、無機密着層２をインダクタ５と外層と接続するランドパタンとからなる配線パタン４をセミアディティブ法で形成するためのシード層として使用し、前記ガラス基板の両面に日立化成株式会社製ドライフィルムレジスト  ＲＹ−３５２５（厚さ２５μｍ）をラミネートした後、フォトリソグラフィによって、開口部を形成した（図５の（c）参照）。
次に、電解銅めっきによって貫通電極３とインダクタ５の配線パタン４を配線厚１５μｍで形成し、不要な部分のシード層をエッチング除去しコア配線基板１１０を形成した（図５の（ｄ）参照）。
【００４８】
次に、コア配線基板１１０の両面を味の素ファイテクノ社製の厚み２５μｍの絶縁樹脂層６ＡＢＦで被覆し、コア配線基板１１０の表面の配線パタン４と導通をとる導通ビア１２を形成するための開口部を形成した（図５の（ｅ）参照）。
絶縁樹脂層６の表面をアルカリ系の表面粗化液で算術表面粗さＲａ６０ｎｍで処理し、キャパシタ１１の下電極パタン７形成のためのシード層として無電解銅めっきを形成し、セミアディティブ法で配線厚１５μｍにて下電極パタン７を形成した。得られた下電極パタン７の算術表面粗さＲａは１５０ｎｍであった。
【００４９】
次に下電極パタン７の上に誘電体層８としてＳｉＮ膜をＣＶＤ成膜法で厚み４００ｎｍ形成し、上電極パタン９形成のためのシード層としてＴｉ膜とＣｕ膜をスパッタ成膜で形成した。
そして、セミアディティブ法で上電極パタン９を配線厚１０μｍにて形成した後、上電極パタン部とキャパシタ・パタン部の誘電体層８と下電極パタン７部以外の不要な部分のシード層と誘電体層８をウェットエッチングとドライエッチングにより除去し、下電極パタン７と誘電体層８と上電極パタン９とからなるキャパシタ１１と、外部基板と接続するための配線パタン１８を形成した（図５の（ｆ）参照）。
【００５０】
次に、キャパシタ１１と配線パタン１８上に厚み３５μｍの絶縁樹脂層１３を積層し外部と導通をとる導通ビア１５ａ、１５ｂを形成し、絶縁樹脂層１３上に配線パタン１４を配線厚１５μｍで形成し、ソルダーレジストパタンを形成しガラス配線基板１００を形成した（図５の（ｇ）参照）。
本実施例では、絶縁樹脂層１３上の配線パタン１４上にソルダーレジスト層１６を積層したが、積層する配線レイヤー数とソルダーレジストの形成、絶縁樹脂層の開口部へのＮｉめっき、Ａｕめっき、ハンダ形成などは、いずれの方法も選択可能であり、特に規定するものではない。
【００５１】
上記工程で作製したガラス配線基板１００は、工程途中でのガラス割れも無く配線基板を作製することができた。また得られた電気特性も、設計値どうりのキャパシタの電気特性値が得られ、キャパシタ部でのショートの発生数が低く抑えられ、高周波で使用可能なダイプレクサを得ることができた。
【産業上の利用可能性】
【００５２】
本発明に係るガラス配線基板、及びその製造方法は、インダクタやキャパシタからなる機能性材料を有する半導体部品に利用できる。
【符号の説明】
【００５３】
１      貫通孔
２      無機密着層
３      貫通電極
４      配線パタン
５      インダクタ
６      絶縁樹脂層
７      下電極パタン
８      誘電体層
９      上電極パタン
１０    ガラス基板
１１    キャパシタ
１２ａ、１２ｂ    導通ビア
１３    絶縁樹脂層
１４    配線パタン
１５ａ、１５ｂ    導通ビア
１６    ソルダーレジスト層
１７    接続電極部
１８    配線パタン
１００  ガラス配線基板
１１０  コア配線基板
３０２、４０２  接続パッド
３０３  チップ部品
４０１  他の配線基板
４０３  半導体装置
【図１】
2019102733.tif 000003
【図２】
2019102733.tif 000004
【図３】
2019102733.tif 000005
【図４】
2019102733.tif 000006
【図５】
2019102733.tif 000007