(57)【要約】【課題】半導体装置の性能を向上させる。【解決手段】半導体装置は、絶縁層ＣＬと、絶縁層ＣＬ上に形成され、内部にｐ型半導体領域ＰＲおよびｎ型半導体領域ＮＲが形成された光導波部と、光導波部を覆うように絶縁層ＣＬ上に形成された層間絶縁膜ＩＬ３と、を備えている。光導波部の第１部分では、光導波部の延在方向に垂直な断面視において、光導波部の中心部にｎ型半導体領域ＮＲが配置され、ｎ型半導体領域ＮＲを全周にわたって囲むようにｐ型半導体領域ＰＲが配置されている。【選択図】図９
2019113660.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁膜と、
前記第１絶縁膜上に形成された第１光導波部と、
前記第１光導波部を覆うように、前記第１絶縁膜上に形成された第２絶縁膜と、
を備え、
前記第１光導波部内には、第１導電型の第１半導体領域と、前記第１導電型とは異なる第２導電型の第２半導体領域とが形成されており、
前記第１光導波部の第１部分では、前記第１光導波部の延在方向に垂直な断面視において、前記第１光導波部の中心部に前記第１半導体領域が配置され、前記第１半導体領域を全周にわたって囲むように前記第２半導体領域が配置されている、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１光導波部は、前記延在方向において前記第１部分と隣接する第２部分を有し、
前記第１光導波部の前記第２部分では、前記第１光導波部の前記延在方向に垂直な断面視において、前記第１光導波部の中心部に前記第１半導体領域が配置され、前記第１半導体領域を全周にわたって囲まないように前記第２半導体領域が配置されている、
半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１光導波部の前記第２部分では、前記延在方向に垂直な断面視において、前記第１半導体領域と前記第２半導体領域とが互いに隣接しており、
前記第１光導波部の前記第１部分における前記第１半導体領域は、前記第１光導波部の前記第２部分における前記第１半導体領域とつながっており、
前記第１光導波部の前記第１部分における前記第２半導体領域は、前記第１光導波部の前記第２部分における前記第２半導体領域とつながっている、半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第１光導波部は、光導波路となるリブ部と、前記リブ部の両側のうちの一方の側に隣接するように配置された第１スラブ部と、他方の側に隣接するように配置された第２スラブ部と、を有し、
前記第１スラブ部および前記第２スラブ部のそれぞれの厚さは、前記リブ部の厚さよりも薄く、
前記第１光導波部の前記第１部分では、前記延在方向に垂直な断面視において、前記リブ部の中心部に前記第１半導体領域が配置され、前記リブ部内において前記第１半導体領域を全周にわたって囲むように前記第２半導体領域が配置されている、半導体装置。
【請求項５】
請求項２記載の半導体装置において、
前記第１光導波部は、光導波路となるリブ部と、前記リブ部の両側のうちの一方の側に隣接するように配置された第１スラブ部と、他方の側に隣接するように配置された第２スラブ部と、を有し、
前記第１スラブ部および前記第２スラブ部のそれぞれの厚さは、前記リブ部の厚さよりも薄く、
前記第１光導波部の前記第２部分では、前記延在方向に垂直な断面視において、前記リブ部の中心部に前記第１半導体領域が配置され、前記リブ部内において前記第１半導体領域を全周にわたって囲まないように前記第２半導体領域が配置されている、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記第１光導波部の前記第１部分では、前記第１半導体領域の第１上面と第１下面と第１側面と前記第１側面とは反対側の第２側面とが、前記第２半導体領域と接している、半導体装置。
【請求項７】
請求項２記載の半導体装置において、
前記第１光導波部の前記第２部分の前記第１半導体領域は、前記第１部分の前記第１上面に前記延在方向に連続する第１面と、前記第１部分の前記第１下面に前記延在方向に連続する第２面と、前記第１部分の前記第１側面に前記延在方向に連続する第３面と、を有し、
前記第１光導波部の前記第２部分では、前記第１半導体領域の前記第１面と前記第２面と前記第３面とは、前記第２半導体領域と接しており、
前記第１光導波部の前記第２部分の前記第１半導体領域は、前記第１部分の前記第２側面に前記延在方向に連続するｐｎ接合面は有しておらず、
前記第１光導波部の前記第２部分では、前記第１部分の前記第２側面を前記延在方向に延長させた位置は、前記第１半導体領域内にある、半導体装置。
【請求項８】
請求項２記載の半導体装置において、
前記第１光導波部の前記第２部分の前記第１半導体領域は、前記第１部分の前記第１上面に前記延在方向に連続する第１面と、前記第１部分の前記第１下面に前記延在方向に連続する第２面と、を有し、
前記第１光導波部の前記第２部分では、前記第１半導体領域の前記第１面と前記第２面とは、前記第２半導体領域と接しており、
前記第１光導波部の前記第２部分の前記第１半導体領域は、前記第１部分の前記第１側面に前記延在方向に連続するｐｎ接合面と、前記第１部分の前記第２側面に前記延在方向に連続するｐｎ接合面と、は有しておらず、
前記第１光導波部の前記第２部分では、前記第１部分の前記第１側面を前記延在方向に延長させた位置と、前記第１部分の前記第２側面を前記延在方向に延長させた位置とは、前記第１半導体領域内にある、半導体装置。
【請求項９】
請求項４記載の半導体装置において、
前記第１光導波部の前記第１部分では、前記第１スラブ部および前記第２スラブ部内にも前記第２半導体領域が形成されており、前記リブ部内の前記第２半導体領域と前記第１スラブ部内の前記第２半導体領域と前記第２スラブ部内の前記第２半導体領域とは互いにつながっている、半導体装置。
【請求項１０】
請求項４記載の半導体装置において、
前記第２絶縁膜に埋め込まれた第１導電性プラグおよび第２導電性プラグを更に有し、
前記第１導電性プラグは、前記第１光導波部の前記第１部分における前記第１スラブ部上に配置されて、前記第２半導体領域と電気的に接続され、
前記第２導電性プラグは、前記第１光導波部の前記第１部分における前記第２スラブ部上に配置されて、前記第２半導体領域と電気的に接続されている、半導体装置。
【請求項１１】
請求項５記載の半導体装置において、
前記第１光導波部の前記第２部分では、前記延在方向に垂直な断面視において、前記リブ部内に前記第１半導体領域と前記第２半導体領域とが互いに隣接して配置されており、
前記第１光導波部の前記第１部分における前記リブ部内の前記第１半導体領域は、前記第１光導波部の前記第２部分における前記リブ部内の前記第１半導体領域とつながっており、
前記第１光導波部の前記第１部分における前記リブ部内の前記第２半導体領域は、前記第１光導波部の前記第２部分における前記リブ部内の前記第２半導体領域とつながっている、半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記第１光導波部の前記第２部分では、前記第１スラブ部内にも前記第１半導体領域が形成されており、前記リブ部内の前記第１半導体領域と前記第１スラブ部内の前記第１半導体領域とは互いにつながっている、半導体装置。
【請求項１３】
請求項５記載の半導体装置において、
前記第２絶縁膜に埋め込まれた第１導電性プラグ、第２導電性プラグおよび第３導電性プラグを更に有し、
前記第１導電性プラグは、前記第１光導波部の前記第１部分における前記第１スラブ部上に配置されて、前記第２半導体領域と電気的に接続され、
前記第２導電性プラグは、前記第１光導波部の前記第１部分における前記第２スラブ部上に配置されて、前記第２半導体領域と電気的に接続され、
前記第３導電性プラグは、前記第１光導波部の前記第２部分における前記第１スラブ部上に配置されて、前記第１半導体領域と電気的に接続されている、半導体装置。
【請求項１４】
請求項１２記載の半導体装置において、
前記第２絶縁膜に埋め込まれた第４導電性プラグを更に有し、
前記第１光導波部の前記第２部分では、前記第２スラブ部内に前記第２半導体領域が形成されており、前記リブ部内の前記第２半導体領域と前記第２スラブ部内の前記第２半導体領域とは互いにつながっており、
前記第４導電性プラグは、前記第１光導波部の前記第２部分における前記第２スラブ部上に配置されて、前記第２半導体領域と電気的に接続されている、半導体装置。
【請求項１５】
請求項１３記載の半導体装置において、
前記第２絶縁膜に埋め込まれた第４導電性プラグを更に有し、
前記第１光導波部の前記第２部分では、前記第２スラブ部内にも前記第１半導体領域が形成されており、前記リブ部内の前記第１半導体領域と前記第１スラブ部内の前記第１半導体領域と前記第２スラブ部内の前記第１半導体領域とは互いにつながっており、
前記第４導電性プラグは、前記第１光導波部の前記第２部分における前記第２スラブ部上に配置されて、前記第１半導体領域と電気的に接続されている、半導体装置。
【請求項１６】
請求項１記載の半導体装置において、
前記第１導電型はｐ型であり、前記第２導電型はｎ型である、半導体装置。
【請求項１７】
請求項１記載の半導体装置において、
前記第１半導体領域に印加する第１電圧と前記第２半導体領域に印加する第２電圧とを制御することにより、前記第１光導波部を伝搬する光の位相を制御する、半導体装置。
【請求項１８】
請求項２記載の半導体装置において、
前記第１光導波部は、前記延在方向において交互に配置された複数の前記第１部分および複数の前記第２部分を有している、半導体装置。
【請求項１９】
請求項１８記載の半導体装置において、
前記延在方向において前記複数の第２部分は等ピッチで配置されてはいない、半導体装置。
【請求項２０】
請求項１８記載の半導体装置において、
前記延在方向において前記複数の第２部分は等ピッチで配置されており、
前記延在方向における前記複数の第２部分の配列ピッチをｄとし、前記第１光導波部内を伝搬する光の波長をλとし、前記第１光導波部の屈折率をｎとし、１以上の整数をｍとしたときに、次の式、
ｄ≠ｍλ／２ｎ          ・・・（式１）
が成り立つ、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、シリコンフォトニクスデバイスを内蔵した半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
近年、シリコンフォトニクス技術が開発されている。このシリコンフォトニクス技術は、光デバイスと電子デバイスとの間をシリコンを材料とした光導波路を用いた光回路により接続する技術である。このように光デバイスと電子デバイスとを光回路を用いて接続し、これらを実装した半導体装置は、光通信用モジュールと呼ばれる。
【０００３】
このような半導体装置の中には、光信号用の伝送線路として、基体上に絶縁層を介して形成された半導体層からなる光導波路と、光導波路を覆うように形成された絶縁膜と、を有するものがある。このとき、光導波路は、コア層として機能し、絶縁層および絶縁膜は、クラッド層として機能する。
【０００４】
特許文献１（特開２０１７−７２８０８号公報）、特許文献２（特表２０１６−５２４７２２号公報）、特許文献３（特表２０１７−５０９０２２号公報）および特許文献４（国際公開２０１０／０９８２４８号）には、ｐ型半導体領域とｎ型半導体領域とが形成された光導波路を用いた光変調器が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１７−７２８０８号公報
【特許文献２】特表２０１６−５２４７２２号公報
【特許文献３】特表２０１７−５０９０２２号公報
【特許文献４】国際公開２０１０／０９８２４８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者は、シリコンフォトニクス技術を適用した半導体装置において、ｐｎ接合を用いた光変調器について検討している。そのような光変調器を備えた半導体装置においても、性能を向上させることが望まれる。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、半導体装置は、第１導電型の第１半導体領域と前記第１導電型とは異なる第２導電型の第２半導体領域とが形成された光導波路を備えている。前記光導波路の第１部分では、前記光導波路の延在方向に垂直な断面視において、前記光導波路の中心部に前記第１半導体領域が配置され、前記第１半導体領域を全周にわたって囲むように前記第２半導体領域が配置されている。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態による光通信用モジュールの構成例を示す模式図である。
【図２】一実施の形態の半導体装置を示す要部断面図である。
【図３】一実施の形態の半導体装置の要部平面図である。
【図４】一実施の形態の半導体装置の要部平面図である。
【図５】一実施の形態の半導体装置の要部平面図である。
【図６】一実施の形態の半導体装置の要部平面図である。
【図７】一実施の形態の半導体装置の要部平面図である。
【図８】一実施の形態の半導体装置の要部平面図である。
【図９】一実施の形態の半導体装置を示す要部断面図である。
【図１０】一実施の形態の半導体装置を示す要部断面図である。
【図１１】一実施の形態の半導体装置を示す要部断面図である。
【図１２】一実施の形態の半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４と同じ半導体装置の製造工程中の要部断面図である。
【図１６】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６と同じ半導体装置の製造工程中の要部断面図である。
【図１８】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１９】図１８と同じ半導体装置の製造工程中の要部断面図である。
【図２０】図１８に続く半導体装置の製造工程中の要部断面図である。
【図２１】図２０と同じ半導体装置の製造工程中の要部断面図である。
【図２２】図２０に続く半導体装置の製造工程中の要部断面図である。
【図２３】図２２と同じ半導体装置の製造工程中の要部断面図である。
【図２４】図２２に続く半導体装置の製造工程中の要部断面図である。
【図２５】図２４と同じ半導体装置の製造工程中の要部断面図である。
【図２６】図２４に続く半導体装置の製造工程中の要部断面図である。
【図２７】図２４と同じ半導体装置の製造工程中の要部断面図である。
【図２８】図２６に続く半導体装置の製造工程中の要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中の要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中の要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中の要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中の要部断面図である。
【図３３】検討例の半導体装置の要部断面図である。
【図３４】検討例の半導体装置の要部断面図である。
【図３５】一実施の形態の半導体装置を示す要部断面図である。
【図３６】他の実施の形態の半導体装置の要部平面図である。
【図３７】他の実施の形態の半導体装置の要部平面図である。
【図３８】図１６に続く半導体装置の製造工程中の要部断面図である。
【図３９】図３８と同じ半導体装置の製造工程中の要部断面図である。
【図４０】図３８に続く半導体装置の製造工程中の要部断面図である。
【図４１】図４０と同じ半導体装置の製造工程中の要部断面図である。
【図４２】図４０に続く半導体装置の製造工程中の要部断面図である。
【図４３】図４２と同じ半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００１１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１２】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１３】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１４】
（実施の形態１）
［光通信用モジュールの構成例］
本実施の形態による光通信用モジュールの構成例について、図１を用いて説明する。図１は、本実施の形態による光通信用モジュールの構成例を示す模式図である。図１では、理解を簡単にするために、ドットのハッチング付した矢印で電気信号の流れを、ドットのハッチングを付していない矢印で光信号の流れを示してある。
【００１５】
図１に示されるように、例えば制御回路またはメモリ回路などが形成されたシリコン電子回路Ｃ１から出力されたデータは電気信号として、シリコン電子回路（トランシーバＩＣ）Ｃ２を介して光変調器ＯＴ１へ送られる。光変調器ＯＴ１は、電気信号として送られてきたデータを光信号に変換する光デバイスである。光変調器ＯＴ１へは光源ＬＳから、例えば連続波レーザ（Continuous Wave Lazer）光が入射される。光変調器ＯＴ１において光の位相を操作して、光信号の状態を変えることにより、電気信号として送られてきたデータを光の位相状態に対応づけることができる。光変調器ＯＴ１において変調された光信号は、例えばグレーティングカプラまたはスポットサイズ変換器などのＩ／Ｏ素子ＯＴ２を介して、光通信用モジュール（半導体装置）ＳＤから外部へ出力される。
【００１６】
一方、光通信用モジュール（半導体装置）ＳＤに入力された光信号は、例えばグレーティングカプラまたはスポットサイズ変換器などのＩ／Ｏ素子ＯＴ３を介して、受光器ＯＴ４へ送られる。受光器ＯＴ４は、光信号として送られてきたデータを電気信号に変換する光デバイスである。そして、受光器ＯＴ４において電気信号に変換されたデータは、シリコン電子回路（レシーバＩＣ）Ｃ３を介してシリコン電子回路Ｃ１へ送られる。
【００１７】
シリコン電子回路Ｃ１からシリコン電子回路Ｃ２を介して光変調器ＯＴ１へ送られる電気信号および受光器ＯＴ４からシリコン電子回路Ｃ３を介してシリコン電子回路Ｃ１へ送られる電気信号の伝送には、主としてアルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）などの導電性材料からなる電気配線が用いられる。一方、光信号の伝送には、例えばシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）などからなる光信号用の伝送線路（以下、光信号線と言う）が用いられる。後述の光導波路は、この光信号線に対応している。
【００１８】
また、シリコン電子回路Ｃ１は半導体チップＳＣ１内に形成され、シリコン電子回路Ｃ２は半導体チップＳＣ２内に形成され、シリコン電子回路Ｃ３は半導体チップＳＣ３内に形成され、光変調器ＯＴ１、Ｉ／Ｏ素子ＯＴ２，ＯＴ３および受光器ＯＴ４は、一つの半導体チップＳＣ４内に形成されている。これらの半導体チップＳＣ１，ＳＣ２，ＳＣ３，ＳＣ４および光源ＬＳが、例えば一つのインターポーザＩＰ上に搭載されて、光通信用モジュール（半導体装置）ＳＤが形成されている。
【００１９】
なお、ここでは、電子デバイスと光デバイスとをそれぞれ異なる半導体チップに形成しているが、これに限定されるものではなく、例えば、一つの半導体チップに電子デバイスと光デバイスとを形成することもできる。
【００２０】
［半導体装置の構造について］
図２は、本実施の形態の半導体装置を示す要部断面図である。図２に示される半導体装置は、上記図１の半導体チップＳＣ４に対応している。図３〜図８は、本実施の形態の半導体装置の要部平面図であり、図９〜図１１は、本実施の形態の半導体装置の要部断面図である。図３には領域ＡＲ１（図２参照）の平面透視図が示され、図４には、領域ＡＲ２（図２参照）の平面透視図が示されている。図３のＡ１−Ａ１線の位置での断面図が、図２の領域ＡＲ１の断面に対応し、図４のＡ２−Ａ２線の位置での断面図が、図２の領域ＡＲ２の断面に対応している。図５〜図８は、図４において点線で囲まれた領域ＲＧ１を拡大した部分拡大平面図に対応している。
【００２１】
なお、図５〜図８は、同じ領域（図２の領域ＲＧ１）の平面図が示されている。図５では、位相変調部ＰＭの主区間Ｓ１と位相変調部ＰＭの副区間Ｓ２との位置関係が分かるように、主区間Ｓ１と副区間Ｓ２との境界を破線で示してある。また、図６は、平面図であるが、理解を簡単にするために、位相変調部ＰＭに形成されているｎ型半導体領域ＮＲとｐ型半導体領域ＰＲとを、それぞれハッチングを付して示しており、そのハッチングの向きは、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲとで逆にしてある。なお、図６において示されているｐ型半導体領域ＰＲは、副区間Ｓ２における後述のｐ型半導体領域ＰＲｂであり、主区間Ｓ１におけるｐ型半導体領域ＰＲと、副区間Ｓ２における後述のｐ型半導体領域ＰＲａとは、ｎ型半導体領域ＮＲの下に位置しているため、図６では示されない。また、図７は、図５に、位相変調部ＰＭに接続するプラグＰＧ（ＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４）を更に追加して示してある。図８は、図７から、主区間Ｓ１と副区間Ｓ２との境界を示す点線を省略するとともに、プラグＰＧを介して位相変調部ＰＭに接続する配線Ｍ１（Ｍ１ａ，Ｍ１ｂ）を追加して示してあるが、その配線Ｍ１（Ｍ１ａ，Ｍ１ｂ）は二点鎖線で示してある。また、図９は、図５および図６のＡ３−Ａ３線の位置での断面図に対応し、図１０は、図５および図６のＡ４−Ａ４線の位置での断面図に対応し、図１１は、図５および図６のＡ５−Ａ５線の位置での断面図に対応している。但し、図９〜図１１では、図２に示される基体ＷＦ１と、層間絶縁膜ＩＬ４およびそれよりも上の構造とについては、図示を省略し、また、層間絶縁膜ＩＬ３は、絶縁膜ＩＬ１と絶縁膜ＩＬ２とに分けずに図示してある。
【００２２】
図２に示されるように、本実施の形態の半導体装置は、基体（支持基板）ＷＦ１と、基体ＷＦ１上に形成された絶縁層ＣＬと、絶縁層ＣＬ上に形成された半導体層ＳＬと、を有している。基体ＷＦ１と絶縁層ＣＬと半導体層ＳＬとにより、ＳＯＩ（Silicon on Insulator）基板ＷＦが形成されている。
【００２３】
基体ＷＦ１は、絶縁層ＣＬと絶縁層ＣＬよりも上の構造とを支持する支持基板であるが、半導体基板でもある。基体ＷＦ１は、好ましくは単結晶シリコン基板からなり、例えば、面方位が（１００）、抵抗率が５〜５０Ωｃｍ程度のｐ型の単結晶シリコン基板からなる。絶縁層ＣＬは、好ましくは酸化シリコン膜からなる。絶縁層ＣＬは、ＢＯＸ（Buried Oxide）層とみなすこともできる。半導体層ＳＬは、好ましくはシリコン層（より特定的には単結晶シリコン層）からなり、ＳＯＩ層とみなすこともできる。
【００２４】
ＳＯＩ基板ＷＦは、領域ＡＲ１と領域ＡＲ２とを有している。領域ＡＲ１と領域ＡＲ２とは、同一のＳＯＩ基板ＷＦの主面の互いに異なる平面領域に対応している。領域ＡＲ１には、光信号用伝送線路（光導波路ＷＯ１）が形成され、領域ＡＲ２には、光変調器ＰＣ１が形成されている。なお、領域ＡＲ１と領域ＡＲ２とは、互いに隣り合っていても、隣り合っていなくてもよいが、理解を簡単にするために、図２においては、領域ＡＲ１とＡＲ２とが互いに隣り合うように図示している。
【００２５】
＜光信号線＞
図２および図３に示されるように、領域ＡＲ１には、種々の光信号用の伝送線路（すなわち光信号線）としての光導波路ＷＯ１が形成されている。
【００２６】
光導波路ＷＯ１は、半導体層ＳＬ（シリコン層）からなり、絶縁層ＣＬ上に形成されており、光導波路ＷＯ１の下面は、絶縁層ＣＬの上面に接している。光導波路ＷＯ１には、不純物イオンは注入されていない。言い換えれば、光導波路ＷＯ１は、真性半導体、すなわちｉ（intrinsic）型の半導体からなる。図３の場合は、光導波路ＷＯ１は、Ｘ方向に延在するライン状のパターンを有しているが、光導波路ＷＯ１の延在方向は、Ｘ方向に限定されない。光導波路ＷＯ１内に導入された光信号は、光導波路ＷＯ１内を、光導波路ＷＯ１の延在方向に沿って進行するが、これは、後述の光導波路ＷＯ２も同様である。
【００２７】
なお、図３〜図８に示されるＸ方向およびＹ方向は、互いに直交する方向であるが、ＳＯＩ基板ＷＦの主面（あるいは基体ＷＦ１の主面）に略平行な方向でもある。図２、図９および図１０の断面図においては、紙面に垂直な方向がＸ方向に対応している。
【００２８】
また、図２には、断面形状が四角形状（矩形状）の光導波路ＷＯ１を例示しているが、断面形状が凸型（リブ型）の光導波路を絶縁層ＣＬ上に設けることもできる。また、領域ＡＲ１，ＡＲ２以外の領域において、絶縁層ＣＬ上に、上記Ｉ／Ｏ素子ＯＴ２，ＯＴ３に相当するグレーティングカプラや、上記受光器ＯＴ４に相当するゲルマニウム受光器（光電変換素子）なども形成され、このグレーティングカプラおよびゲルマニウム受光器も層間絶縁膜ＩＬ３によって覆われているが、ここではその図示および説明は省略する。なお、このグレーティングカプラは、絶縁層ＣＬ上に形成された半導体層ＳＬからなり、また、ゲルマニウム受光器の一部も、絶縁層ＣＬ上に形成された半導体層ＳＬからなる。
【００２９】
＜光変調器＞
図２、図４〜図１１を参照して、領域ＡＲ２に形成された光変調器ＰＣ１について説明する。領域ＡＲ２には、光変調器ＰＣ１が形成されている。光変調器ＰＣ１は、上記図１の上記光変調器ＯＴ１に対応するものである。
【００３０】
図２、図４〜図１１に示されるように、領域ＡＲ２において、Ｘ方向に延在する光導波路ＷＯ２は、分波部で２つの光導波路ＷＯ２（すなわち光導波路ＷＯ２ａと光導波路ＷＯ２ｂ）に分かれ、その２つの光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）は、Ｙ方向に互いに離間した状態でＸ方向に延在してから、再び合流して１つの光導波路ＷＯ２となってＸ方向に延在している。光導波路ＷＯ２内に導入された光信号は、光導波路ＷＯ２内を、光導波路ＷＯ２の延在方向（ここではＸ方向）に沿って進行する。
【００３１】
２つの光導波路ＷＯ２ａ，ＷＯ２ｂのそれぞれには、位相変調部ＰＭが設けられている。位相変調部ＰＭは、光の位相を変化させる素子である。ここで、光導波路ＷＯ２ａに設けられた位相変調部ＰＭを、符号ＰＭ１を付して位相変調部ＰＭ１と称し、光導波路ＷＯ２ｂに設けられた位相変調部ＰＭを、符号ＰＭ２を付して位相変調部ＰＭ２と称することとする。位相変調部ＰＭ１の構造と位相変調部ＰＭ２の構造とは、基本的には同じである。
【００３２】
位相変調部ＰＭは、リブ型（凸型）構造を有しており、位相変調部ＰＭの光導波方向と直交する断面は、凸型形状である。なお、位相変調部ＰＭの光導波方向は、位相変調部ＰＭの延在方向に対応しており、図４〜図８の場合は、位相変調部ＰＭの光導波方向は、Ｘ方向である。位相変調部ＰＭ内を光が伝搬（伝送）するため、位相変調部ＰＭ自体を、光導波部とみなすことができる。
【００３３】
位相変調部ＰＭは、リブ部ＲＢと、リブ部ＲＢの両側に配置された一対のスラブ部ＳＢとにより構成されている。リブ部ＲＢと、そのリブ部ＲＢの両側に配置された一対のスラブ部ＳＢとは、一体的に形成されている。リブ部ＲＢの上面の高さ位置は、スラブ部ＳＢの上面の高さ位置よりも高い。これは、スラブ部ＳＢの厚さを、リブ部ＲＢの厚さよりも薄くしているからである。
【００３４】
リブ部ＲＢの両側に配置された一対のスラブ部ＳＢのうち、一方をスラブ部ＳＢ１と称し、他方をスラブ部ＳＢ２と称することとする。すなわち、リブ部ＲＢの両側のうち、一方の側にスラブ部ＳＢ１が設けられ、他方の側にスラブ部ＳＢ２が設けられており、スラブ部ＳＢ１とスラブ部ＳＢ２との間に、リブ部ＲＢが配置されている。つまり、位相変調部ＰＭは、光導波路となるリブ部ＲＢと、リブ部ＲＢの両側のうちの一方の側に隣接するように配置されたスラブ部ＳＢ１と、他方の側に隣接するように配置されたスラブ部ＳＢ２と、を有しており、スラブ部ＳＢ１，ＳＢ２のそれぞれの厚さはリブ部ＲＢの厚さよりも薄い。リブ部ＲＢとスラブ部ＳＢ１とスラブ部ＳＢ２とは、一体的に形成されている。
【００３５】
リブ部ＲＢとスラブ部ＳＢ１とスラブ部ＳＢ２とは、半導体層ＳＬ（シリコン層）からなり、絶縁層ＣＬ上に形成されており、それらの下面は絶縁層ＣＬの上面に接している。つまり、位相変調部ＰＭは、リブ型に加工された半導体層ＳＬからなるが、リブ型に加工された半導体層ＳＬのうち、厚さが厚くなっている部分がリブ部ＲＢであり、リブ部ＲＢの両側の厚さが薄くなっている部分が、スラブ部ＳＢ１，ＳＢ２である。絶縁層ＣＬの上面はほぼ平坦であるため、リブ部ＲＢの下面の高さ位置と、スラブ部ＳＢ１，ＳＢ２の下面の高さ位置とは、ほぼ同じである。位相変調部ＰＭ１の場合は、光導波路ＷＯ２ａがリブ部ＲＢとなっており、位相変調部ＰＭ２の場合は、光導波路ＷＯ２ｂがリブ部ＲＢとなっている。
【００３６】
図４〜図１１の場合は、リブ部ＲＢとスラブ部ＳＢ１とスラブ部ＳＢ２とは、いずれもＸ方向に延在しており、リブ部ＲＢとスラブ部ＳＢ１とがＹ方向に隣接し、リブ部ＲＢとスラブ部ＳＢ２とがＹ方向に隣接し、Ｙ方向においてスラブ部ＳＢ１とスラブ部ＳＢ２との間にリブ部ＲＢが位置している。光導波路ＷＯ２ａのうち、位相変調部ＰＭ１を構成するスラブ部ＳＢ１とスラブ部ＳＢ２とに挟まれた部分が、位相変調部ＰＭ１のリブ部ＲＢであり、光導波路ＷＯ２ｂのうち、位相変調部ＰＭ２を構成するスラブ部ＳＢ１とスラブ部ＳＢ２とに挟まれた部分が、位相変調部ＰＭ２のリブ部ＲＢである。
【００３７】
光導波路ＷＯ２ｂとなるリブ部ＲＢの大きさは、その内部を光が伝搬することができる大きさであればよく、光導波路ＷＯ２ｂの全体を空乏化可能な大きさであることが好ましい。絶縁層ＣＬの上面を基準としたリブ部ＲＢの上面の高さ（すなわちリブ部ＲＢの厚さ）は、例えば２００ｎｍ程度であり、リブ部ＲＢの幅は、例えば、４００ｎｍ程度であり、絶縁層ＣＬの上面を基準としたスラブ部ＳＢの上面の高さ（すなわちスラブ部ＳＢの厚さ）は、例えば１００ｎｍ程度である。
【００３８】
位相変調部ＰＭは、断面構造が互いに異なる主区間（主部、第１部分）Ｓ１と副区間（副部、第２部分、引出区間、引出部）Ｓ２とを有しており、位相変調部ＰＭの延在方向（ここではＸ方向）に見ると、位相変調部ＰＭの主区間Ｓ１と位相変調部ＰＭの副区間Ｓ２とが、交互に繰り返されている。主区間Ｓ１と副区間Ｓ２とは、位相変調部ＰＭの延在方向（ここではＸ方向）に隣接している。つまり、位相変調部ＰＭの延在方向（ここではＸ方向）に見ると、位相変調部ＰＭは、複数の主区間Ｓ１と、複数の主区間Ｓ１の相互間に設けられた副区間Ｓ２とを、一体的に有している。なお、図５の場合は、主区間Ｓ１の数が５つで、副区間Ｓ２の数が４つの場合が例示されているが、これに限定されない。
【００３９】
なお、位相変調部ＰＭの延在方向とは、リブ部ＲＢやスラブ部ＳＢの延在方向であり、図４〜図８の場合はＸ方向である。また、位相変調部ＰＭ、リブ部ＲＢあるいはスラブ部ＳＢにおいて、断面視について言及する場合は、その位相変調部ＰＭ、リブ部ＲＢあるいはスラブ部ＳＢの延在方向に略垂直な断面で見た場合を言うものとする。例えば、図４〜図８のように、位相変調部ＰＭ、リブ部ＲＢおよびスラブ部ＳＢがＸ方向に延在している場合は、断面視は、Ｘ方向に略垂直な断面で見た場合に対応しており、図９および図１０が、ここで言う断面視に対応している。図１１は、位相変調部ＰＭの延在方向に略平行であり、かつリブ部ＲＢの上面および下面を通る断面である。
【００４０】
位相変調部ＰＭの主区間Ｓ１と位相変調部ＰＭの副区間Ｓ２とは、いずれも、リブ部ＲＢおよびその両側のスラブ部ＳＢ１，ＳＢ２とで構成されている。このため、位相変調部ＰＭの主区間Ｓ１と位相変調部ＰＭの副区間Ｓ２とで、外形形状は基本的に同じである。位相変調部ＰＭの主区間Ｓ１と位相変調部ＰＭの副区間Ｓ２とで相違しているのは、ｐ型半導体領域およびｎ型半導体領域が、どこに形成されているかである。
【００４１】
まず、位相変調部ＰＭの主区間Ｓ１について説明する。主区間Ｓ１のいずれの位置においても、位相変調部ＰＭの延在方向に略垂直な断面は、図９と同様になる。
【００４２】
位相変調部ＰＭの主区間Ｓ１においては、リブ部ＲＢ内にｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとが形成されている。ｐ型半導体領域ＰＲは、主としてｐ型不純物が導入されており、ｐ型の導電型を示し、ｎ型半導体領域ＮＲは、主としてｎ型不純物が導入されており、ｎ型の導電型を示す。
【００４３】
位相変調部ＰＭの主区間Ｓ１においては、断面視において、リブ部ＲＢの中心部（中心領域、中央部、中央領域）にｐ型半導体領域ＰＲが形成され、そのｐ型半導体領域ＰＲを囲むようにリブ部ＲＢの外周部（外周領域）にｎ型半導体領域ＮＲが形成されている（図９参照）。つまり、位相変調部ＰＭの主区間Ｓ１のリブ部ＲＢでは、中心部にｐ型半導体領域ＰＲが形成され、ｎ型半導体領域ＮＲが、断面視でｐ型半導体領域ＰＲを全周にわたって囲んでおり（覆っており）、ｐ型半導体領域ＰＲ以外の領域はｎ型半導体領域ＮＲとなっている。
【００４４】
ｎ型半導体領域ＮＲは、ｐ型半導体領域ＰＲと接するように、断面視においてｐ型半導体領域ＰＲを囲んでいる。このため、ｐ型半導体領域ＰＲの上面（第１上面）Ｆ１、下面（第１下面）Ｆ２および両側面（第１側面および第２側面）Ｆ３，Ｆ４は、ｎ型半導体領域ＮＲに接しており、従って、ｎ型半導体領域ＮＲで覆われている。このため、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲとの間（界面）には、ｐｎ接合（ｐｎ接合面）が形成され、ｐ型半導体領域ＰＲの上面Ｆ１と下面Ｆ２と側面Ｆ３と側面Ｆ４とは、ｐｎ接合面となっている。
【００４５】
なお、図９の場合は、ｐ型半導体領域ＰＲの断面形状（位相変調部ＰＭの延在方向に略垂直な断面形状）は、矩形状である。ｐ型半導体領域ＰＲの上面Ｆ１とｐ型半導体領域ＰＲの下面Ｆ２とは、ｐ型半導体領域ＰＲの互いに反対側（厚さ方向に反対側）に位置する面であり、ｐ型半導体領域ＰＲの側面Ｆ３とｐ型半導体領域ＰＲの側面Ｆ４とは、ｐ型半導体領域ＰＲの互いに反対側（Ｙ方向に反対側）に位置する面である。側面Ｆ３，Ｆ４は、上面Ｆ１および下面Ｆ２と交差する面でもある。ｐ型半導体領域ＰＲの側面Ｆ３，Ｆ４のうち、側面Ｆ３がスラブ部ＳＢ１に近い側に位置し、側面Ｆ４がスラブ部ＳＢ２に近い側に位置している。ｐ型半導体領域ＰＲの上面Ｆ１および下面Ｆ２のそれぞれは、絶縁層ＣＬの上面（または基体ＷＦ１の上面）に略平行であり、従って、Ｘ方向およびＹ方向に略平行である。また、ｐ型半導体領域ＰＲの側面Ｆ３，Ｆ４のそれぞれは、絶縁層ＣＬの上面（または基体ＷＦ１の上面）に略垂直であり、従って、Ｘ方向に略平行でかつＹ方向に略垂直である。
【００４６】
また、位相変調部ＰＭの主区間Ｓ１においては、リブ部ＲＢの両側のスラブ部ＳＢ１，ＳＢ２のほぼ全体にわたって、ｎ型半導体領域ＮＲが形成されている。すなわち、ｎ型半導体領域ＮＲは、リブ部ＲＢおよびスラブ部ＳＢ１，ＳＢ２に形成されており、リブ部ＲＢにおいては、ｐ型半導体領域ＰＲを囲むように形成され、スラブ部ＳＢ１，ＳＢ２においては、ほぼ全体に形成されている。リブ部ＲＢのｎ型半導体領域ＮＲと、スラブ部ＳＢ１，ＳＢ２のｎ型半導体領域ＮＲとは、一体的につながっている（連続している）。
【００４７】
このように、位相変調部ＰＭの主区間Ｓ１においては、リブ部ＲＢの中心部にｐ型半導体領域ＰＲが形成され、リブ部ＲＢの外周部とスラブ部ＳＢ１全体とスラブ部ＳＢ２全体とに、ｎ型半導体領域ＮＲが形成されており、ｐ型半導体領域ＰＲ以外の領域は、ｎ型半導体領域ＮＲとなっている。リブ部ＲＢおよびスラブ部ＳＢ１，ＳＢ２はＸ方向に延在しているため、ｐ型半導体領域ＰＲは、断面視でリブ部ＲＢの中心部に形成されかつｎ型半導体領域ＮＲで囲まれた状態を維持しながら、リブ部ＲＢ内をＸ方向に延在している。また、ｎ型半導体領域ＮＲは、断面視でｐ型半導体領域ＰＲを囲んだ状態を維持しながら、リブ部ＲＢおよびスラブ部ＳＢ１，ＳＢ２内をＸ方向に延在している。
【００４８】
次に、位相変調部ＰＭの副区間Ｓ２について説明する。副区間Ｓ２のいずれの位置においても、位相変調部ＰＭの延在方向に略垂直な断面は、図１０と同様になる。
【００４９】
位相変調部ＰＭの副区間Ｓ２においては、リブ部ＲＢ内に、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとが形成されており、断面視において、リブ部ＲＢの中心部にｐ型半導体領域ＰＲが形成されているが、ｐ型半導体領域ＰＲは、リブ部ＲＢの中心部にだけ形成されているわけではなく、従って、ｎ型半導体領域ＮＲは、ｐ型半導体領域ＰＲを全周にわたって囲んでいるわけではない。つまり、位相変調部ＰＭの副区間Ｓ２では、断面視において、リブ部ＲＢの中心部にｐ型半導体領域ＰＲが配置され、リブ部ＲＢ内においてｐ型半導体領域ＰＲを全周にわたって囲まないようにｎ型半導体領域ＮＲが配置されている。
【００５０】
すなわち、位相変調部ＰＭの副区間Ｓ２のリブ部ＲＢにおいては、位相変調部ＰＭの主区間Ｓ１のリブ部ＲＢに形成されているｐ型半導体領域ＰＲをＸ方向に延長させた領域は、ｐ型半導体領域となっており、このｐ型半導体領域をｐ型半導体領域ＰＲａと称することとする。副区間Ｓ２のｐ型半導体領域ＰＲａと主区間Ｓ１のｐ型半導体領域ＰＲとは、Ｘ方向につながっている（連続している）。そして、そのｐ型半導体領域ＰＲａの上面Ｆ１ａ上の領域は、ｎ型半導体領域ＮＲとなり、ｐ型半導体領域ＰＲａの下面Ｆ２ａの下の領域も、ｎ型半導体領域ＮＲとなり、ｐ型半導体領域ＰＲａの側面Ｆ４ａに隣接する領域も、ｎ型半導体領域ＮＲとなっている。このため、ｐ型半導体領域ＰＲａの上面Ｆ１ａと下面Ｆ２ａと側面Ｆ４ａとは、ｎ型半導体領域ＮＲに接しており、従って、ｎ型半導体領域ＮＲで覆われている。このため、ｐ型半導体領域ＰＲａの上面Ｆ１ａと下面Ｆ２ａと側面Ｆ４ａとは、ｐｎ接合面となっている。副区間Ｓ２のｎ型半導体領域ＮＲは、主区間Ｓ１のｎ型半導体領域ＮＲとＸ方向につながっている（連続している）。
【００５１】
なお、主区間Ｓ１のｐ型半導体領域ＰＲの延長領域が副区間Ｓ２のｐ型半導体領域ＰＲａであるため、副区間Ｓ２のｐ型半導体領域ＰＲａの上面Ｆ１ａは、主区間Ｓ１のｐ型半導体領域ＰＲの上面Ｆ１の延長上にあり、副区間Ｓ２のｐ型半導体領域ＰＲａの上面Ｆ１ａと主区間Ｓ１のｐ型半導体領域ＰＲの上面Ｆ１とは連続している。また、副区間Ｓ２のｐ型半導体領域ＰＲａの下面Ｆ２ａは、主区間Ｓ１のｐ型半導体領域ＰＲの下面Ｆ２の延長上にあり、副区間Ｓ２のｐ型半導体領域ＰＲａの下面Ｆ２ａと主区間Ｓ１のｐ型半導体領域ＰＲの下面Ｆ２とは連続している。また、副区間Ｓ２のｐ型半導体領域ＰＲａの側面Ｆ４ａは、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ４の延長上にあり、副区間Ｓ２のｐ型半導体領域ＰＲａの側面Ｆ４ａと主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ４とは連続している。
【００５２】
しかしながら、ｐ型半導体領域ＰＲａの側面Ｆ３ａに隣接する領域は、ｎ型半導体領域ＮＲではなく、ｐ型半導体領域となっており、このｐ型半導体領域をｐ型半導体領域ＰＲｂと称することとする。このため、ｐ型半導体領域ＰＲａの側面Ｆ３ａは、ｎ型半導体領域ＮＲではなくｐ型半導体領域ＰＲｂと接しており、従って、ｐ型半導体領域ＰＲａの側面Ｆ３ａは、ｐｎ接合面ではない。
【００５３】
なお、副区間Ｓ２のｐ型半導体領域ＰＲａの側面Ｆ３ａは、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ３の仮想的な延長面である。位相変調部ＰＭの副区間Ｓ２においては、ｐ型半導体領域ＰＲをｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとに仮想的に分けて説明しているが、副区間Ｓ２においてｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとは一体的につながっており、ｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとの間に明確な境界（境界面）がある訳ではない。このため、図１０では、仮想的な上記側面Ｆ３ａを、点線で示してある。副区間Ｓ２において、ｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとを合わせたもの全体を、ｐ型半導体領域ＰＲ（副区間Ｓ２のｐ型半導体領域ＰＲ）とみなすことができる。
【００５４】
また、副区間Ｓ２のｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとは一体的につながっており、かつ、副区間Ｓ２のｐ型半導体領域ＰＲａと主区間Ｓ１のｐ型半導体領域ＰＲとはＸ方向に一体的につながっているため、主区間Ｓ１のｐ型半導体領域ＰＲと副区間Ｓ２のｐ型半導体領域ＰＲａと副区間Ｓ２のｐ型半導体領域ＰＲｂとは、一体的につながっている。このため、主区間Ｓ１のｐ型半導体領域ＰＲと副区間Ｓ２のｐ型半導体領域ＰＲとを合わせたもの全体を、すなわち、主区間Ｓ１のｐ型半導体領域ＰＲと副区間Ｓ２のｐ型半導体領域ＰＲａと副区間Ｓ２のｐ型半導体領域ＰＲｂとを合わせたもの全体を、ｐ型半導体領域ＰＲ（位相変調部ＰＭに形成されているｐ型半導体領域ＰＲ）とみなすことができる。
【００５５】
従って、位相変調部ＰＭの副区間Ｓ２のｐ型半導体領域ＰＲは、主区間Ｓ１のｐ型半導体領域ＰＲの上面Ｆ１にＸ方向に連続する上面Ｆ１ａと、主区間Ｓ１のｐ型半導体領域ＰＲの下面Ｆ２にＸ方向に連続する下面Ｆ２ａと、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ４にＸ方向に連続する側面Ｆ４ａと、を有しており、それらはｎ型半導体領域ＮＲと接してｐｎ接合面となっている。しかしながら、位相変調部ＰＭの副区間Ｓ２のｐ型半導体領域ＰＲは、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ３にＸ方向に連続するｐｎ接合面は有しておらず、位相変調部ＰＭの副区間Ｓ２では、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ３をＸ方向に延長させた位置（仮想的な側面Ｆ３ａの位置）は、副区間Ｓ２のｐ型半導体領域ＰＲ内にある。図１０の場合は、副区間Ｓ２のリブ部ＲＢにおいて、主区間Ｓ１のｐ型半導体領域ＰＲの延長領域（すなわちｐ型半導体領域ＰＲａ）に加えて、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ３の延長面（ｐ型半導体領域ＰＲａの側面Ｆ３ａに対応）よりも左側（すなわち外側またはスラブ部ＳＢ１に近い側）の領域も、ｐ型半導体領域ＰＲとなっている。
【００５６】
また、位相変調部ＰＭの副区間Ｓ２においては、リブ部ＲＢの両側のスラブ部ＳＢ１，ＳＢ２のうち、スラブ部ＳＢ２のほぼ全体にわたってｎ型半導体領域ＮＲが形成され、スラブ部ＳＢ１のほぼ全体にわたってｐ型半導体領域ＰＲｂが形成されている。図１０の場合は、副区間Ｓ２において、ｎ型半導体領域ＮＲは、リブ部ＲＢの一部とスラブ部ＳＢ２全体とに形成されているが、スラブ部ＳＢ１にはｎ型半導体領域ＮＲは形成されておらず、また、ｐ型半導体領域ＰＲは、リブ部ＲＢの一部とスラブ部ＳＢ１全体とに形成されているが、スラブ部ＳＢ２にはｐ型半導体領域ＰＲは形成されていない。
【００５７】
副区間Ｓ２のｎ型半導体領域ＮＲは、主区間Ｓ１のｎ型半導体領域ＮＲとＸ方向につながっており、また、副区間Ｓ２のｐ型半導体領域ＰＲａは、主区間Ｓ１のｐ型半導体領域ＰＲとＸ方向につながっている。しかしながら、副区間Ｓ２のｐ型半導体領域ＰＲｂは、主区間Ｓ１のｎ型半導体領域ＮＲとＸ方向に隣接している。すなわち、副区間Ｓ２と主区間Ｓ１との境界において、副区間Ｓ２のｐ型半導体領域ＰＲｂと主区間Ｓ１のｎ型半導体領域ＮＲとがＸ方向に隣接しており、副区間Ｓ２のｐ型半導体領域ＰＲｂと主区間Ｓ１のｎ型半導体領域ＮＲとの間のｐｎ接合面が、副区間Ｓ２と主区間Ｓ１との境界に存在している（図６参照）。副区間Ｓ２のｐ型半導体領域ＰＲｂと主区間Ｓ１のｎ型半導体領域ＮＲとの間のｐｎ接合面は、位相変調部ＰＭの延在方向であるＸ方向に略垂直である。
【００５８】
このように、位相変調部ＰＭの主区間Ｓ１では、断面視において、断面視ｎ型半導体領域（ＮＲ）がｐ型半導体領域（ＰＲ）を全周にわたって囲んでいたが、位相変調部ＰＭの副区間Ｓ２においては、ｎ型半導体領域（ＮＲ）がｐ型半導体領域（ＰＲ）を全周にわたって囲んでいる訳ではない。そして、主区間Ｓ１のｐ型半導体領域（ＰＲ）と一体的につながっているｐ型半導体領域（ＰＲｂ）が、副区間Ｓ２のスラブ部ＳＢ１に形成されている。これにより、後述のプラグＰＧ３を介して副区間Ｓ２のｐ型半導体領域（ＰＲｂ）に所望の電圧を印加することで、副区間Ｓ２のｐ型半導体領域（ＰＲｂ，ＰＲａ）を介して、主区間Ｓ１のｐ型半導体領域（ＰＲ）にその電圧を印加することができる。
【００５９】
位相変調部ＰＭを構成する光導波路ＷＯ２（すなわちリブ部ＲＢ）には、ｐ型半導体領域とｎ型半導体領域とが形成されているが、位相変調部ＰＭ以外の光導波路ＷＯ２は、不純物イオンは注入（導入）されておらず、真性半導体（すなわちｉ型の領域）からなる。
【００６０】
位相変調部ＰＭにおいては、ｎ型半導体領域（ＮＲ）とｐ型半導体領域（ＰＲ，ＰＲａ，ＰＲｂ）とにより、ｐｎ構造の素子（ｐｎダイオード）が形成される。このｐｎ構造の素子（ｐｎダイオード）を用いて、光の位相を変化させることができる。
【００６１】
また、位相変調部ＰＭの断面構造として、図９および図１０を左右反転させた断面構造を適用することもできる。
【００６２】
次に、領域ＡＲ１，ＡＲ２において、層間絶縁膜ＩＬ３およびそれよりも上の構造について説明する。
【００６３】
図２、図９〜図１１に示されるように、絶縁層ＣＬ上には、光導波路ＷＯ１、光導波路ＷＯ２および位相変調部ＰＭ（ＰＭ１，ＰＭ２）を覆うように、層間絶縁膜ＩＬ３が形成されている。層間絶縁膜ＩＬ３は、好ましくは酸化シリコンからなる。層間絶縁膜ＩＬ３としては、単層膜（好ましくは単層の酸化シリコン膜）、または、複数の絶縁膜（好ましくは複数の酸化シリコン膜）を積層した積層膜を用いることができる。ここでは、層間絶縁膜ＩＬ３が、絶縁膜ＩＬ１と絶縁膜ＩＬ１上の絶縁膜ＩＬ２との積層膜からなる場合が示されており、絶縁膜ＩＬ１と絶縁膜ＩＬ２とは、好ましくは、それぞれ酸化シリコン膜からなる。絶縁膜ＩＬ１と絶縁膜ＩＬ２とのうち、光導波路ＷＯ１、光導波路ＷＯ２および位相変調部ＰＭに接しているのは、絶縁膜ＩＬ１である。
【００６４】
光導波路ＷＯ１、光導波路ＷＯ２および位相変調部ＰＭは、絶縁層ＣＬと層間絶縁膜ＩＬ３（より特定的には絶縁膜ＩＬ１）とで周囲（上下左右）を囲まれており、光導波路ＷＯ１、光導波路ＷＯ２および位相変調部ＰＭはコア層として機能し、絶縁層ＣＬおよび層間絶縁膜ＩＬ３は、クラッド層として機能する。クラッド層としての絶縁層ＣＬおよび層間絶縁膜ＩＬ３のそれぞれの屈折率は、光導波路ＷＯ１、光導波路ＷＯ２および位相変調部ＰＭのそれぞれの屈折率よりも低い。
【００６５】
位相変調部ＰＭのスラブ部ＳＢ（ＳＢ１，ＳＢ２）上には、層間絶縁膜ＩＬ３を貫通する複数のコンタクトホール（開口部、貫通孔）ＣＴが形成され、各コンタクトホールＣＴ内には、それぞれ導電性のプラグ（コンタクト部、接続電極、電極）ＰＧが形成されている（埋め込まれている）。
【００６６】
なお、主区間Ｓ１のスラブ部ＳＢ１上に形成されたコンタクトホールＣＴおよびプラグＰＧを、それぞれコンタクトホールＣＴ１およびプラグＰＧ１と称することとする。また、主区間Ｓ１のスラブ部ＳＢ２上に形成されたコンタクトホールＣＴおよびプラグＰＧを、それぞれコンタクトホールＣＴ２およびプラグＰＧ２と称することとする。また、副区間Ｓ２のスラブ部ＳＢ１上に形成されたコンタクトホールＣＴおよびプラグＰＧを、それぞれコンタクトホールＣＴ３およびプラグＰＧ３と称することとする。また、副区間Ｓ２のスラブ部ＳＢ２上に形成されたコンタクトホールＣＴおよびプラグＰＧを、それぞれコンタクトホールＣＴ４およびプラグＰＧ４と称することとする。
【００６７】
コンタクトホールＣＴ１の底部では、主区間Ｓ１のスラブ部ＳＢ１（ｎ型半導体領域ＮＲ）の上面の一部が露出され、また、コンタクトホールＣＴ２の底部では、主区間Ｓ１のスラブ部ＳＢ２（ｎ型半導体領域ＮＲ）の上面の一部が露出されている。また、コンタクトホールＣＴ３の底部では、副区間Ｓ２のスラブ部ＳＢ１（ｐ型半導体領域ＰＲｂ）の上面の一部が露出され、また、コンタクトホールＣＴ４の底部では、副区間Ｓ２のスラブ部ＳＢ２（ｎ型半導体領域ＮＲ）の上面の一部が露出されている。
【００６８】
プラグＰＧ１は、主区間Ｓ１のスラブ部ＳＢ１に形成されているｎ型半導体領域ＮＲに接して、そのｎ型半導体領域ＮＲと電気的に接続されている。また、プラグＰＧ２は、主区間Ｓ１のスラブ部ＳＢ２に形成されているｎ型半導体領域ＮＲに接して、そのｎ型半導体領域ＮＲと電気的に接続されている。また、プラグＰＧ３は、副区間Ｓ２のスラブ部ＳＢ１に形成されているｐ型半導体領域ＰＲｂに接して、そのｐ型半導体領域ＰＲｂと電気的に接続されている。また、プラグＰＧ４は、副区間Ｓ２のスラブ部ＳＢ２に形成されているｎ型半導体領域ＮＲに接して、そのｎ型半導体領域ＮＲと電気的に接続されている。
【００６９】
なお、図7〜図１０では、各主区間Ｓ１のスラブ部ＳＢ１に対して設けるプラグＰＧ１の数が１つの場合が示されているが、２つ以上であってもよい。プラグＰＧ２，ＰＧ３，ＰＧ４についても同様である。
【００７０】
プラグＰＧが埋め込まれた層間絶縁膜ＩＬ３上には、配線Ｍ１が形成されている。配線Ｍ１は、第１層目の配線であり、配線Ｍ１ａ，Ｍ１ｂを含んでいる。プラグＰＧは、そのプラグＰＧ上を延在する配線Ｍ１に接して、その配線Ｍ１と電気的に接続されている。
【００７１】
プラグＰＧ１，ＰＧ２，ＰＧ４上には配線Ｍ１ａが延在しており、プラグＰＧ１，ＰＧ２，ＰＧ４は、共通の配線Ｍ１ａと接して、その配線Ｍ１ａと電気的に接続されている。また、プラグＰＧ３は、そのプラグＰＧ３上に位置する配線Ｍ１ｂと接して、その配線Ｍ１ｂと電気的に接続されている。
【００７２】
このため、配線Ｍ１ａから、プラグＰＧ１，ＰＧ２，ＰＧ４を介して、主区間Ｓ１のスラブ部ＳＢ１のｎ型半導体領域ＮＲと、主区間Ｓ１のスラブ部ＳＢ２のｎ型半導体領域ＮＲと、副区間Ｓ２のスラブ部ＳＢ２のｎ型半導体領域ＮＲとに、所望の共通の電圧を印加することができる。また、配線Ｍ１ｂから、プラグＰＧ３を介して、副区間Ｓ２のスラブ部ＳＢ１のｐ型半導体領域ＰＲｂに所望の電圧を印加することができる。
【００７３】
層間絶縁膜ＩＬ３上には、配線Ｍ１を覆うように層間絶縁膜ＩＬ４が形成されている。層間絶縁膜ＩＬ４には、スルーホールが形成され、スルーホール内に導電性のプラグＰＬＧが埋め込まれている。プラグＰＬＧが埋め込まれた層間絶縁膜ＩＬ４上には、配線Ｍ２が形成されている。配線Ｍ２は、第２層目の配線である。プラグＰＬＧは、配線Ｍ１と配線Ｍ２との間に配置されて、配線Ｍ１と配線Ｍ２とを電気的に接続している。
【００７４】
層間絶縁膜ＩＬ４上には、配線Ｍ２を覆うように、保護膜ＴＣが形成されている。なお、層間絶縁膜ＩＬ４は、例えば、酸化シリコンからなる。酸化シリコンは、クラッド層の材料として好適である。また、保護膜ＴＣは、例えば、酸窒化シリコンからなる。酸化シリコンの屈折率ｎは、１．４５程度であり、酸窒化シリコンの屈折率ｎは、１．８２程度である。保護膜ＴＣには、配線Ｍ２の一部を露出する開口部ＴＣ１が形成されており、開口部ＴＣ１から露出する部分の配線Ｍ２が、パッド部（ボンディングパッド、外部接続部）となる。
【００７５】
次に、光変調器ＰＣ１の動作について説明する。
【００７６】
上述のように、位相変調部ＰＭにおいて、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲとを設けてｐｎ接合を形成しており、ｎ型半導体領域ＮＲに印加する電圧とｐ型半導体領域ＰＲに印加する電圧とを制御することにより、光の位相を変化させることができる。すなわち、位相変調部ＰＭを通過する光の位相を制御することができる。
【００７７】
例えば、位相変調部ＰＭにおいて、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲとにそれぞれ電圧を印加する。具体的には、ｐ型半導体領域ＰＲに第１電圧（例えばグランド電位）を印加し、ｎ型半導体領域ＮＲに、第１電圧よりも高い第２電圧を印加する。すなわち、位相変調部ＰＭに形成されているｐｎ構造ダイオード（ｐｎ接合）に逆方向バイアスを印加する。これにより、位相変調部ＰＭにおいて、ｐｎ接合近傍に生じている空乏層の幅が大きくなり、それによって、位相変調部ＰＭのリブ部ＲＢにおけるキャリア密度が変化する。つまり、ｐ型半導体領域ＰＲに印加する第１電圧と、ｎ型半導体領域ＮＲに印加する第２電圧との差を大きくすると、位相変調部ＰＭにおいて、ｐｎ接合近傍に生じている空乏層の幅が大きくなり、それによって、位相変調部ＰＭのリブ部ＲＢにおける実効的なキャリア密度が低くなる。位相変調部ＰＭのリブ部ＲＢのキャリア密度が変化すると、その位相変調部ＰＭのリブ部ＲＢにおける光の屈折率が変化する。位相変調部ＰＭのリブ部ＲＢにおける光の屈折率が変化すると、その位相変調部ＰＭのリブ部ＲＢを進行する光の波長が変化するので、位相変調部ＰＭを進行（通過）する過程で光の位相を変化させることができる。
【００７８】
なお、本実施の形態では、位相変調部ＰＭにおいて、ｎ型半導体領域ＮＲへの電圧（第２電圧）の印加は、プラグＰＧ１，ＰＧ２，ＰＧ４から行い、ｐ型半導体領域ＰＲへの電圧（第１電圧）の印加は、プラグＰＧ３から行う。一方、後述の実施の形態２では、位相変調部ＰＭにおいて、ｎ型半導体領域ＮＲへの電圧（第２電圧）の印加は、プラグＰＧ１，ＰＧ２から行い、ｐ型半導体領域ＰＲへの電圧（第１電圧）の印加は、プラグＰＧ３，ＰＧ４から行う。
【００７９】
入力部から入射された光は、光導波路ＷＯ２内を進行し、分波部で２つの光導波路ＷＯ２ａ，ＷＯ２ｂに分かれ、光導波路ＷＯ２ａ，ＷＯ２ｂのそれぞれに設けられた位相変調部ＰＭにおいて位相が操作された後、１つの光導波路ＷＯ２に合流する。光導波路ＷＯ２ａに対して設けられた位相変調部ＰＭ１に印加する上記第１電圧および第２電圧と、光導波路ＷＯ２ｂに対して設けられた位相変調部ＰＭ２に印加する上記第１電圧および第２電圧とを制御することによって、位相変調部ＰＭ１を通過した光と位相変調部ＰＭ２を通過した光との位相差を調整し、それによって、光変調器ＰＣ１から出力される光の位相や強度を制御することができる。
【００８０】
なお、図４には、２つの光導波路ＷＯ２ａ，ＷＯ２ｂにそれぞれ位相変調部ＰＭを設けた場合が示されている。他の形態として、２つの光導波路ＷＯ２ａ，ＷＯ２ｂのうちの一方のみに位相変調部ＰＭを設ける場合もあり得る。その場合は、図４において、位相変調部ＰＭ１，ＰＭ２のうちの一方が省略されることになる。
【００８１】
また、位相変調部ＰＭのリブ部ＲＢにおいて、ｐ型半導体領域ＰＲの不純物濃度（ｐ型不純物濃度）とｎ型半導体領域ＮＲの不純物濃度（ｎ型不純物濃度）とが大きすぎると、リブ部ＲＢを伝送する光の散乱の原因となる虞があるが、それら不純物濃度が小さすぎると、逆バイアスで調整できるキャリア密度の変化量が小さくなってしまう。このため、位相変調部ＰＭのリブ部ＲＢにおけるｐ型半導体領域ＰＲの不純物濃度（ｐ型不純物濃度）とｎ型半導体領域ＮＲの不純物濃度（ｎ型不純物濃度）とは、位相変調部ＰＭに望まれる特性に応じて適切な濃度に設定することが望ましく、一例を挙げると、１×１０１７／ｃｍ３〜１×１０１８／ｃｍ３程度に設定することができる。
【００８２】
一方、プラグＰＧを接続するスラブ部ＳＢ１，ＳＢ２においては、抵抗低減のためには、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲの不純物濃度は、ある程度高くすることが望ましい。このため、スラブ部ＳＢ１，ＳＢ２におけるｐ型半導体領域ＰＲの不純物濃度（ｐ型不純物濃度）とｎ型半導体領域ＮＲの不純物濃度（ｎ型不純物濃度）とは、リブ部ＲＢにおけるｐ型半導体領域ＰＲの不純物濃度（ｐ型不純物濃度）とｎ型半導体領域ＮＲの不純物濃度（ｎ型不純物濃度）よりも高くすることもでき、一例を挙げると、１×１０２０／ｃｍ３程度に設定することができる。
【００８３】
［半導体装置の製造工程について］
次に、本実施の形態の半導体装置の製造工程の一例を、図１２〜図３２を参照して説明する。図１２〜図３２は、本実施の形態の半導体装置の製造工程中の要部断面図である。但し、図１２、図１３および図２８〜図３２は、上記図２に相当する断面が示され、図１４、図１６、図１８、図２０、図２２、図２４および図２６は、上記図９に相当する断面が示され、図１５、図１７、図１９、図２１、図２３、図２５および図２７は、上記図１０に相当する断面が示されている。
【００８４】
まず、図１２に示されるように、基体（支持基板）ＷＦ１と、基体ＷＦ１上に形成された絶縁層ＣＬと、絶縁層ＣＬ上に形成された半導体層ＳＬと、を有するＳＯＩ基板ＷＦを用意する。基体ＷＦ１は、好ましくは単結晶シリコン基板からなる。絶縁層ＣＬは、好ましくは酸化シリコン膜からなり、例えば２〜３μｍ程度の厚さを有している。半導体層ＳＬは、好ましくはシリコン層（より特定的には単結晶シリコン層）からなり、例えば１８０〜２５０ｎｍ程度の厚さを有している。ＳＯＩ基板ＷＦの製造方法に制限はないが、例えば、ＳＩＭＯＸ（Silicon Implanted Oxide）法、貼り合わせ法、あるいはスマートカットプロセスなどを用いて、ＳＯＩ基板ＷＦを製造することができる。
【００８５】
その後、半導体層ＳＬに対する種々のイオン注入工程や、半導体層ＳＬの加工工程を行うことにより、図１３に示されるように、絶縁層ＣＬ上に、光導波路ＷＯ１、光導波路ＷＯ２および位相変調部ＰＭ（ＰＭ１，ＰＭ２）を形成する。位相変調部ＰＭの具体的な形成法について、図１４〜図２７を参照して説明する。なお、理解を簡単にするために、図１４〜図１７および図１９では、半導体層ＳＬのうち、不純物が導入されていない領域を、ハッチング無しで示してある。
【００８６】
まず、上記図１２のようなＳＯＩ基板ＷＦを用意し、図１４および図１５に示されるように、半導体層ＳＬ上に、必要に応じて絶縁膜ＺＭ１を形成する。絶縁膜ＺＭ１は、例えば酸化シリコン膜などからなる。
【００８７】
次に、図１６および図１７に示されるように、フォトリソグラフィ技術を用いて、絶縁膜ＺＭ１上にフォトレジストパターンＲＰ１を形成する。フォトレジストパターンＲＰ１は、後述のｎ型半導体領域Ｎ１、ｐ型半導体領域Ｐ１およびｎ型半導体領域Ｎ２を形成すべき領域に、開口部ＯＰ１を有している。
【００８８】
次に、フォトレジストパターンＲＰ１をマスク（イオン注入阻止マスク）として用いてイオン注入を行うことにより、フォトレジストパターンＲＰ１で覆われない部分（すなわち平面視で開口部ＯＰ１に重なる部分）の半導体層ＳＬに、ｎ型半導体領域Ｎ１、ｐ型半導体領域Ｐ１およびｎ型半導体領域Ｎ２を形成する。
【００８９】
ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２とは、平面視において重なっており、同じ平面領域に形成されるが、深さ位置が互いに相違している。すなわち、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２とは、上下方向に重なっており、ｎ型半導体領域Ｎ１が最も下に位置し、ｎ型半導体領域Ｎ１上にｐ型半導体領域Ｐ１が位置し（配置され）、ｐ型半導体領域Ｐ１上にｎ型半導体領域Ｎ２が位置している（配置されている）。なお、上下方向とは、絶縁層ＣＬの上面または基体ＷＦ１の上面に略垂直な方向であり、高さ方向または厚さ方向とみなすこともできる。ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造は、半導体層ＳＬのうち、後で位相変調部ＰＭのリブ部ＲＢとなる領域内に、形成される。このため、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造は、Ｘ方向（位相変調部ＰＭのリブ部ＲＢの延在方向）に延在している。
【００９０】
ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造は、例えば、次のようにして形成することができる。すなわち、まず、フォトレジストパターンＲＰ１をマスクとして用いて、ｎ型不純物をイオン注入することにより、半導体層ＳＬに、ｎ型半導体領域Ｎ１を形成する。この際、イオン注入エネルギーを調整して、半導体層ＳＬの厚さの下部付近にｎ型不純物が注入されるようにする。それから、フォトレジストパターンＲＰ１をマスクとして用いて、ｐ型不純物をイオン注入することにより、半導体層ＳＬに、ｐ型半導体領域Ｐ１を形成する。この際、イオン注入エネルギーを制御して、半導体層ＳＬの厚さの中央部付近にｐ不純物が注入されるようにする。それから、フォトレジストパターンＲＰ１をマスクとして用いて、ｎ型不純物をイオン注入することにより、半導体層ＳＬに、ｎ型半導体領域Ｎ２を形成する。この際、イオン注入エネルギーを制御して、半導体層ＳＬの厚さの上部付近にｎ型不純物が注入されるようにする。このため、ｎ型半導体領域Ｎ２形成時に注入エネルギーは、ｎ型半導体領域Ｎ１形成時に注入エネルギーよりも小さくする。このようにして、ｎ型半導体領域Ｎ１とｎ型半導体領域Ｎ１上のｐ型半導体領域Ｐ１とｐ型半導体領域Ｐ１上のｎ型半導体領域Ｎ２との積層構造を、半導体層ＳＬに形成することができる。なお、上述したイオン注入は、行う順番を入れ替えることもできる。また、各イオン注入のドーズ量は、例えば、ｎ型半導体領域Ｎ１，Ｎ２およびｐ型半導体領域Ｐ１の各不純物濃度が１×１０１７／ｃｍ３〜１×１０１８／ｃｍ３程度となるように、設定することができる。
【００９１】
次に、フォトレジストパターンＲＰ１をアッシングなどにより除去してから、フォトリソグラフィ技術を用いて、図１８および図１９に示されるように、絶縁膜ＺＭ１上にフォトレジストパターンＲＰ２を形成する。フォトレジストパターンＲＰ２は、後述のｎ型半導体領域Ｎ３を形成すべき領域に、開口部ＯＰ２を有している。
【００９２】
次に、フォトレジストパターンＲＰ２をマスクとして用いて、ｎ型不純物のイオン注入を行うことにより、フォトレジストパターンＲＰ２で覆われない部分（すなわち平面視で開口部ＯＰ２に重なる部分）の半導体層ＳＬに、ｎ型半導体領域Ｎ３を形成する。ｎ型半導体領域Ｎ３は、半導体層ＳＬにおいて、後で位相変調部ＰＭとなる領域に形成される。
【００９３】
具体的には、後で位相変調部ＰＭの主区間Ｓ１となる領域の半導体層ＳＬにおいて、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造の両側（Ｙ方向における両側）に、その積層構造の両側面に隣接するように、ｎ型半導体領域Ｎ３が形成される。また、後で位相変調部ＰＭの副区間Ｓ２となる領域の半導体層ＳＬにおいて、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造の両側（Ｙ方向における両側）のうちの一方の側に、その積層構造の一方の側面に隣接するように、ｎ型半導体領域Ｎ３が形成されるが、その積層構造の両側のうちの他方の側には、ｎ型半導体領域Ｎ３は形成されない。
【００９４】
次に、フォトレジストパターンＲＰ２を除去してから、フォトリソグラフィ技術を用いて、図２０および図２１に示されるように、絶縁膜ＺＭ１上にフォトレジストパターンＲＰ３を形成する。フォトレジストパターンＲＰ３は、後述のｐ型半導体領域Ｐ２を形成すべき領域に、開口部ＯＰ３を有している。
【００９５】
次に、フォトレジストパターンＲＰ３をマスクとして用いて、ｐ型不純物のイオン注入を行うことにより、フォトレジストパターンＲＰ３で覆われない部分（すなわち平面視で開口部ＯＰ３に重なる部分）の半導体層ＳＬに、ｐ型半導体領域Ｐ２を形成する。ｐ型半導体領域Ｐ２は、半導体層ＳＬにおいて、後で位相変調部ＰＭの副区間Ｓ２となる領域に形成される。
【００９６】
具体的には、後で位相変調部ＰＭの副区間Ｓ２となる領域の半導体層ＳＬにおいて、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造の両側（Ｙ方向における両側）のうち、一方の側（ｎ型半導体領域Ｎ３が形成されていない側）に、その積層構造の側面に隣接するように、ｐ型半導体領域Ｐ２が形成される。後で位相変調部ＰＭの主区間Ｓ１となる領域の半導体層ＳＬには、ｐ型半導体領域Ｐ２は形成されない。その後、フォトレジストパターンＲＰ３を除去する。
【００９７】
この段階では、後で位相変調部ＰＭのリブ部ＲＢとなる領域の半導体層ＳＬに、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造が形成された状態になっている。そして、後で位相変調部ＰＭの主区間Ｓ１となる領域の半導体層ＳＬでは、その積層構造の両側にｎ型半導体領域Ｎ３が形成され、後で位相変調部ＰＭの副区間Ｓ２となる領域の半導体層ＳＬでは、その積層構造の両側のうちの一方の側にｎ型半導体領域Ｎ３が形成され、他方の側にｐ型半導体領域Ｐ２が形成された状態になっている。その後の何れかのタイミングで、これまでのイオン注入で導入された不純物を活性化させるための熱処理（活性化アニール）を行うこともできる。
【００９８】
次に、絶縁膜ＺＭ１をウェットエッチングなどにより除去してから、フォトリソグラフィ技術を用いて、図２２および図２３に示されるように、半導体層ＳＬ上にフォトレジストパターンＲＰ４を形成する。フォトレジストパターンＲＰ４は、後で位相変調部ＰＭとなる領域と、後で光導波路ＷＯ１となる領域と、後で光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）となる領域とを覆い、それ以外の領域を露出するようなパターンを有している。
【００９９】
次に、フォトレジストパターンＲＰ４をエッチングマスクとして用いて半導体層ＳＬをエッチングする。図２２および図２３には、このエッチングを行った段階が示されている。この際、フォトレジストパターンＲＰ４で覆われない部分の半導体層ＳＬがエッチングされて除去され、フォトレジストパターンＲＰ４の下に位置する部分の半導体層ＳＬがエッチングされずに残存する。これにより、半導体層ＳＬをパターニングされ、パターニングされた半導体層ＳＬにより、光導波路ＷＯ１、光導波路ＷＯ２および位相変調部ＰＭが形成されるが、この段階では、位相変調部ＰＭは、まだリブ構造を有しておらず、全体が同じ厚さを有している。また、この際のエッチングでは、半導体層ＳＬの厚さの全部をエッチングする、いわゆるフルエッチングを行うため、半導体層ＳＬが除去された領域では、絶縁層ＣＬの上面が露出される。
【０１００】
次に、フォトレジストパターンＲＰ４を除去してから、フォトリソグラフィ技術を用いて、図２４および図２５に示されるように、絶縁層ＣＬ上に、光導波路ＷＯ１、光導波路ＷＯ２および位相変調部ＰＭを覆うように、フォトレジストパターンＲＰ５を形成する。光導波路ＷＯ１および光導波路ＷＯ２は、全体がフォトレジストパターンＲＰ５で覆われる。一方、位相変調部ＰＭについては、位相変調部ＰＭのうちのリブ部ＲＢとなるべき領域は、フォトレジストパターンＲＰ５で覆われるが、位相変調部ＰＭのうちのスラブ部ＳＢとなるべき領域は、フォトレジストパターンＲＰ５で覆われずに露出される。
【０１０１】
次に、フォトレジストパターンＲＰ５をエッチングマスクとして用いて、位相変調部ＰＭ（位相変調部ＰＭを形成している半導体層ＳＬ）をエッチングする。図２４および図２５には、このエッチングを行った段階が示されている。この際、位相変調部ＰＭを形成している半導体層ＳＬの厚さの全部をエッチングするのではなく、位相変調部ＰＭを形成している半導体層ＳＬの厚さの一部をエッチングする。つまり、いわゆるハーフエッチングを行う。これにより、位相変調部ＰＭを形成している半導体層ＳＬのうち、フォトレジストパターンＲＰ５で覆われずに露出されていた部分は、厚さの一部がエッチングされて薄くなり、位相変調部ＰＭのスラブ部ＳＢ１，ＳＢ２となる。一方、位相変調部ＰＭを形成している半導体層ＳＬのうち、フォトレジストパターンＲＰ５で覆われていた部分は、エッチングされずに厚さが維持され、位相変調部ＰＭのリブ部ＲＢとなる。その後、図２６および図２７に示されるように、フォトレジストパターンＲＰ５を除去する。
【０１０２】
図２４に示されるように、位相変調部ＰＭの主区間Ｓ１では、断面視において、リブ部ＲＢ内にｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造が存在し、リブ部ＲＢにおける前記積層構造の両側とスラブ部ＳＢ１，ＳＢ２内とにｎ型半導体領域Ｎ３が存在している。図２５に示されるように、位相変調部ＰＭの副区間Ｓ２では、断面視において、リブ部ＲＢ内にｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造が存在し、リブ部ＲＢにおける前記積層構造の両側のうちの一方とスラブ部ＳＢ１内とにｐ型半導体領域Ｐ２が存在し、リブ部ＲＢにおける前記積層構造の両側のうちの他方とスラブ部ＳＢ２内とにｎ型半導体領域Ｎ２が存在している。位相変調部ＰＭの主区間Ｓ１では、リブ部ＲＢおよびスラブ部ＳＢ１，ＳＢ２内にｐ型半導体領域Ｐ２は形成されていない。図２４に示されるように、位相変調部ＰＭの主区間Ｓ１では、断面視において、リブ部ＲＢの中心部にｐ型半導体領域Ｐ１が配置されており、リブ部ＲＢ内においてｐ型半導体領域Ｐ１を全周にわたって囲むように、ｎ型半導体領域Ｎ１，Ｎ２，Ｎ３からなるｎ型の半導体領域が存在し、そのｎ型の半導体領域は、スラブ部ＳＢ１，ＳＢ２内にも存在している。
【０１０３】
位相変調部ＰＭの主区間Ｓ１の上記ｐ型半導体領域ＰＲと副区間Ｓ２の上記ｐ型半導体領域ＰＲａとが、ｐ型半導体領域Ｐ１により形成され、位相変調部ＰＭの副区間Ｓ２の上記ｐ型半導体領域ＰＲｂが、ｐ型半導体領域Ｐ２により形成される。また、位相変調部ＰＭの主区間Ｓ１および副区間Ｓ２の上記ｎ型半導体領域ＮＲが、ｎ型半導体領域Ｎ１，Ｎ２，Ｎ３により形成される。すなわち、ｎ型半導体領域Ｎ１とｎ型半導体領域Ｎ２とｎ型半導体領域Ｎ３とを合わせたもの全体が、上記ｎ型半導体領域ＮＲとなる。
【０１０４】
このようにして、半導体層ＳＬを加工することにより、リブ型構造を有する位相変調部ＰＭが形成される。
【０１０５】
次に、図２８に示されるように、絶縁層ＣＬ上に、光導波路ＷＯ１、光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）および位相変調部ＰＭ（ＰＭ１，ＰＭ２）を覆うように、層間絶縁膜ＩＬ３を形成する。層間絶縁膜ＩＬ３が、絶縁膜ＩＬ１と絶縁膜ＩＬ２との積層膜からなる場合は、まず、絶縁層ＣＬ上に、光導波路ＷＯ１，ＷＯ２および位相変調部ＰＭを覆うように、絶縁膜ＩＬ１をＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法などを用いて形成する。それから、絶縁膜ＩＬ１の上面をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法などにより研磨して平坦化し、その後、絶縁膜ＩＬ１上に絶縁膜ＩＬ２をＣＶＤ法などを用いて形成する。絶縁膜ＩＬ２の形成後、絶縁膜ＩＬ２をＣＭＰ法により研磨するなどして、絶縁膜ＩＬ２の上面を平坦化することもできる。
【０１０６】
また、図示はしないけれども、パターニングした半導体層ＳＬにより、ゲルマニウム受光器用のｐ型半導体部を形成していた場合は、絶縁膜ＩＬ１の平坦化後に、ゲルマニウム受光器用のｐ型半導体部の一部を露出する開口部を絶縁膜ＩＬ１に形成してから、その開口部内にゲルマニウム（Ｇｅ）からなるｎ型半導体部を形成する。これにより、ｐ型半導体部（Ｓｉ層）とその上のｎ型半導体部（Ｇｅ層）とからなるゲルマニウム受光器（上記受光器ＯＴ４に相当）を形成することができる。その後、絶縁膜ＩＬ１上に、ゲルマニウム受光器を覆うように、絶縁膜ＩＬ２を形成すればよい。
【０１０７】
次に、図２９に示されるように、層間絶縁膜ＩＬ３にコンタクトホールＣＴを形成する。コンタクトホールＣＴは、上記コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を含んでおり、層間絶縁膜ＩＬ３を貫通するように形成される。例えば、層間絶縁膜ＩＬ３上にフォトレジストパターン（図示せず）を形成してから、そのフォトレジストパターンをエッチングマスクとして用いて層間絶縁膜ＩＬ３をエッチングすることにより、コンタクトホールＣＴを形成することができる。
【０１０８】
次に、層間絶縁膜ＩＬ３のコンタクトホールＣＴ内に導電性のプラグＰＧを形成する。プラグＰＧは、上記プラグＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４を含んでいる。
【０１０９】
プラグＰＧは、例えば次のようにして形成することができる。まず、コンタクトホールＣＴの底面および側壁上を含む層間絶縁膜ＩＬ３上に、バリア導体膜を形成してから、そのバリア導体膜上に主導体膜をコンタクトホールＣＴ内を埋めるように形成する。バリア導体膜は、例えば、チタン膜または窒化チタン膜あるいはそれらの積層膜からなり、主導体膜は、例えばタングステン膜からなる。その後、コンタクトホールＣＴの外部の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。プラグＰＧは、コンタクトホールＣＴ内に残存する主導体膜およびバリア導体膜からなる。
【０１１０】
次に、図３０に示されるように、プラグＰＧが埋め込まれた層間絶縁膜ＩＬ３上に、配線Ｍ１を形成する。
【０１１１】
配線Ｍ１は、例えば次のようにして形成することができる。まず、プラグＰＧが埋め込まれた層間絶縁膜ＩＬ３上に、配線Ｍ１形成用の導電膜を形成する。この導電膜は、例えば、バリア導体膜とその上の主導体膜とその上のバリア導体膜との積層膜からなる。バリア導体膜は、チタン膜または窒化チタン膜あるいはそれらの積層膜からなり、主導体膜は、アルミニウム膜またはアルミニウム合金膜からなる。それから、この導電膜を、フォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、配線Ｍ１を形成することができる。配線Ｍ１は、上記配線Ｍ１ａ，Ｍ１ｂを含んでいる。
【０１１２】
次に、図３１に示されるように、層間絶縁膜ＩＬ３上に、配線Ｍ１を覆うように、層間絶縁膜ＩＬ４をＣＶＤ法などを用いて形成する。層間絶縁膜ＩＬ４の形成後、ＣＭＰ法により層間絶縁膜ＩＬ４の上面を平坦化することもできる。
【０１１３】
次に、フォトリソグラフィ技術およびエッチング技術を用いて層間絶縁膜ＩＬ５にスルーホールを形成してから、そのスルーホール内に導電性のプラグＰＬＧを形成する。プラグＰＬＧは、上記プラグＰＧとほぼ同様の手法により形成することができる。
【０１１４】
次に、図３２に示されるように、プラグＰＬＧが埋め込まれた層間絶縁膜ＩＬ４上に、配線Ｍ２を形成する。配線Ｍ２は、配線Ｍ１とほぼ同様の手法により形成することができる。
【０１１５】
次に、層間絶縁膜ＩＬ５上に、配線Ｍ２を覆うように、保護膜ＴＣをＣＶＤ法などを用いて形成する。
【０１１６】
次に、フォトリソグラフィ技術およびエッチング技術を用いて保護膜ＴＣに開口部ＴＣ１を形成する。保護膜ＴＣの開口部ＴＣ１からは、配線Ｍ２の一部が露出する。開口部ＯＰ２から露出する部分の配線Ｍ２が、パッド部となる。その後、ＳＯＩ基板ＷＦを、その上の構造とともにダイシング（切断）して個片化することにより、半導体チップ（半導体装置）が取得される。
【０１１７】
このようにして、本実施の形態の半導体装置を製造することができる。
【０１１８】
［検討の経緯について］
本発明者が検討した検討例の半導体装置について、図３３を参照して説明する。図３３は、本発明者が検討した検討例の半導体装置の要部断面図であり、上記図９に相当するものである。
【０１１９】
図３３に示される検討例の半導体装置が、上記図２〜図１１の本実施の形態の半導体装置と相違しているのは、主として位相変調部ＰＭ１０１であるので、ここでは、位相変調部ＰＭ１０１の構成について説明する。
【０１２０】
図３３に示される検討例において、位相変調部ＰＭ１０１は、リブ型構造を有しており、リブ部ＲＢ１０１と、リブ部ＲＢ１０１の両側に配置された一対のスラブ部ＳＢ１０１，ＳＢ１０２とにより構成されている。位相変調部ＰＭ１０１のリブ部ＲＢ１０１内には、ｐ型半導体領域ＰＲ１０１とｎ型半導体領域ＮＲ１０１とが形成されており、ｐ型半導体領域ＰＲ１０１とｎ型半導体領域ＮＲ１０１とのｐｎ接合面が、リブ部ＲＢ１０１内に存在している。
【０１２１】
図３３に示されるように、断面視において、リブ部ＲＢ１０１の右半分（スラブ部ＳＢ１０２側の半分）と、それに連結するスラブ部ＳＢ１０２全体とが、ｎ型半導体領域ＮＲ１０１となっており、リブ部ＲＢ１０１の左半分（スラブ部ＳＢ１０１側の半分）と、それに連結するスラブ部ＳＢ１０１全体とが、ｐ型半導体領域ＰＲ１０１となっている。このため、ｐ型半導体領域ＰＲ１０１とｎ型半導体領域ＮＲ１０１との間のｐｎ接合面は、絶縁層ＣＬの上面に略垂直であり、リブ部ＲＢ１０１の幅方向（上記Ｙ方向）の中央に沿って上記Ｘ方向（図３３の紙面に垂直な方向）に延在している。そして、プラグＰＧ１０１が、スラブ部ＳＢ１０１上に配置されて、ｐ型半導体領域ＰＲ１０１に電気的に接続され、また、他のプラグＰＧ１０２が、スラブ部ＳＢ１０２上に配置されて、ｎ型半導体領域ＮＲ１０１に電気的に接続されている。
【０１２２】
次に、位相変調部ＰＭ１０１を用いた光変調器の動作について説明する。
【０１２３】
位相変調部ＰＭ１０１において、プラグＰＧ１０１からｐ型半導体領域ＰＲ１０１に電圧を印加し、それよりも高い電圧を、プラグＰＧ１０１からｎ型半導体領域ＮＲ１０１に印加する。すなわち、位相変調部ＰＭ１０１に形成されているｐ型半導体領域ＰＲ１０１およびｎ型半導体領域ＮＲ１０１に逆方向バイアスを印加する。これにより、位相変調部ＰＭ１０１において、リブ部ＲＢ１０１内のｐｎ接合近傍に生じている空乏層の幅が大きくなり、それによって、リブ部ＲＢ１０１におけるキャリア密度が変化する。位相変調部ＰＭ１０１のリブ部ＲＢ１０１のキャリア密度が変化すると屈折率が変化し、それによって、そこを通る光の波長が変化するので、光の位相を変化させることができる。
【０１２４】
位相変調部ＰＭ１０１において、ｐｎ接合近傍に生じている空乏層の幅は、ｐ型半導体領域ＰＲ１０１およびｎ型半導体領域ＮＲ１０１に印加する逆バイアスを大きくすることで、大きくすることができる。しかしながら、図３３に示される検討例の場合の位相変調部ＰＭ１０１においては、位相変調部ＰＭ１０１のリブ部ＲＢ１０１全体を空乏化させることは困難である。その理由は、以下のようなものである。ここで、図３４は、上記図３３と同様の検討例の半導体装置の要部断面図であるが、逆バイアス印加によって空乏化された領域（空乏層）ＫＢ１０１をドットのハッチングを付して示してある。
【０１２５】
すなわち、図３３および図３４に示される位相変調部ＰＭ１０１のリブ部ＲＢ１０１では、逆バイアスを大きくしてｐｎ接合面から空乏層が拡がったとしても、空乏層の拡がり方向は、リブ部ＲＢ１０１の幅方向（Ｙ方向）のみであり、リブ部ＲＢ１０１の幅方向の中央付近しか空乏化できず、リブ部ＲＢ１０１の幅方向の端部側領域まで空乏化するのは困難である。このため、リブ部ＲＢ１０１全体の体積に占める空乏層（ＫＢ１０１）の体積の比率をあまり大きくすることはできず、位相変調部ＰＭ１０１のリブ部ＲＢ１０１全体を空乏化させることは困難である。また、無理に位相変調部ＰＭ１０１のリブ部ＲＢ１０１全体を空乏化させようとすると、逆バイアスをかなり大きくする必要があるが、その場合、位相変調部ＰＭ１０１を制御する回路が複雑となり、また、高速動作が難しくなるなどの不利益が生じてしまう。
【０１２６】
このため、図３３および図３４に示される位相変調部ＰＭ１０１の場合は、逆バイアス印加に伴うリブ部ＲＢ１０１のキャリア密度の変化量をあまり大きくすることはできず、それゆえ、逆バイアス印加に伴う屈折率の変化量が制限されてしまう。このため、位相変調部ＰＭ１０１を通過する過程で光の位相を十分に変化させるためには、位相変調部ＰＭ１０１の長さ（Ｘ方向の寸法）を大きくしておく必要がある。位相変調部ＰＭ１０１の長さを大きくすれば、位相変調部ＰＭ１０１のリブ部ＲＢ１０１全体を空乏化できなくとも、位相変調部ＰＭ１０１を通過する過程で光の位相を十分に変化させることができる。しかしながら、位相変調部ＰＭ１０１の長さを大きくすることは、位相変調部ＰＭ１０１を備える光変調器の寸法の増大を招き、ひいては、半導体装置の平面寸法（面積）の増大を招いてしまう。
【０１２７】
［主要な特徴と効果について］
本実施の形態の半導体装置は、絶縁層ＣＬ（第１絶縁膜）と、絶縁層ＣＬ上に形成された（延在する）位相変調部ＰＭ（第１光導波部）と、位相変調部ＰＭを覆うように絶縁層ＣＬ上に形成された層間絶縁膜ＩＬ３（第２絶縁膜）と、を備えている。位相変調部ＰＭ内には、ｐ型半導体領域ＰＲ（第１半導体領域）とｎ型半導体領域ＮＲ（第２半導体領域）とが形成されている。位相変調部ＰＭの主区間Ｓ１（第１部分）では、位相変調部ＰＭの延在方向（Ｘ方向）に垂直な断面視において、位相変調部ＰＭの中心部（より特定的にはリブ部ＲＢの中心部）にｐ型半導体領域ＰＲが配置され、ｐ型半導体領域ＰＲを全周にわたって囲むようにｎ型半導体領域ＮＲが配置されている。
【０１２８】
本実施の形態の主要な特徴のうちの一つは、位相変調部ＰＭの主区間Ｓ１では、断面視において、位相変調部ＰＭの中心部にｐ型半導体領域ＰＲが配置され、ｐ型半導体領域ＰＲを全周にわたって囲むようにｎ型半導体領域ＮＲが配置されていることである。より特定的には、位相変調部ＰＭの主区間Ｓ１では、断面視において、リブ部ＲＢの中心部にｐ型半導体領域ＰＲが配置され、リブ部ＲＢ内においてｐ型半導体領域ＰＲを全周にわたって囲むようにｎ型半導体領域ＮＲが配置されている。これにより、位相変調部ＰＭ（より特定的にはリブ部ＲＢ）において、空乏化できる体積を大きくすることができ、リブ部ＲＢ全体を空乏化することも可能になる。以下、具体的に説明する。
【０１２９】
位相変調部ＰＭの主区間Ｓ１では、断面視において、位相変調部ＰＭのリブ部ＲＢの中心部にｐ型半導体領域ＰＲが配置され、ｐ型半導体領域ＰＲを全周にわたって囲むようにｎ型半導体領域ＮＲが配置されている。このため、位相変調部ＰＭの主区間Ｓ１では、図９に示されるように、位相変調部ＰＭのリブ部ＲＢにおいて、ｐ型半導体領域ＰＲの上面Ｆ１、下面Ｆ２および両側面Ｆ３，Ｆ４は、ｎ型半導体領域ＮＲに接しており、ｐ型半導体領域ＰＲの上面Ｆ１、下面Ｆ２および両側面Ｆ３，Ｆ４は、ｐｎ接合面となっている。
【０１３０】
このため、ｐ型半導体領域ＰＲおよびｎ型半導体領域ＮＲに逆バイアスを印加すると、ｐ型半導体領域ＰＲの上面Ｆ１、下面Ｆ２および両側面Ｆ３，Ｆ４から空乏層が拡がる。すなわち、ｐ型半導体領域ＰＲの上面Ｆ１からリブ部ＲＢの厚み方向（上下方向）に空乏層が拡がり、また、ｐ型半導体領域ＰＲの下面Ｆ２からリブ部ＲＢの厚み方向に空乏層が拡がり、また、ｐ型半導体領域ＰＲの側面Ｆ３からリブ部ＲＢの幅方向（Ｙ方向）に空乏層が拡がり、また、ｐ型半導体領域ＰＲの側面Ｆ４からリブ部ＲＢの幅方向に空乏層が拡がる。ここで、図３５は、上記図９と同様の本実施の形態の半導体装置の要部断面図であるが、逆バイアス印加によって空乏化された領域（空乏層）ＫＢをドットのハッチングを付して示してある。このように、ｐ型半導体領域ＰＲの上面Ｆ１、下面Ｆ２および側面Ｆ３，Ｆ４から、リブ部ＲＢの厚み方向と幅方向とに空乏層が拡がるため、位相変調部ＰＭのリブ部ＲＢにおいて、空乏化される体積（空乏層の体積）を大きくすることができ、リブ部ＲＢ全体を空乏化することも可能になる。
【０１３１】
本実施の形態では、位相変調部ＰＭの主区間Ｓ１のリブ部ＲＢにおいて、空乏化される体積を大きくすることができるため、逆バイアス印加に伴うリブ部ＲＢのキャリア密度の変化量を大きくすることができる。すなわち、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとに逆バイアスを印加しないときのリブ部ＲＢのキャリア密度と、逆バイアスを印加したときのリブ部ＲＢのキャリア密度との差を、大きくすることができる。これにより、逆バイアス印加に伴うリブ部ＲＢを通る光の屈折率の変化量を大きくすることができる。すなわち、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとに逆バイアスを印加しないときにリブ部ＲＢを通る光の屈折率と、逆バイアスを印加したときにリブ部ＲＢを通る光の屈折率との差を、大きくすることができる。このため、位相変調部ＰＭを通過する過程で光の位相を効率的に変化させることができるようになり、位相変調部ＰＭあるいは位相変調部ＰＭを備えた光変調器の変調効率を向上させることができる。従って、半導体装置の性能を向上させることができる。また、位相変調部ＰＭの長さ（Ｘ方向の寸法）を大きくしなくとも、位相変調部ＰＭを通過する過程で光の位相を効率的に変化させることができるため、位相変調部ＰＭの長さを小さくすることができる。このため、位相変調部ＰＭを備える光変調器の寸法を抑制することができ、ひいては、半導体装置の小型化を図ることができる。また、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとに印加する逆バイアスを大きくしなくとも、位相変調部ＰＭのリブ部ＲＢにおいて、空乏層の体積を効率的に確保できるため、位相変調部ＰＭを制御する回路を作りやすくなり、また、高速動作も可能になる。
【０１３２】
本実施の形態の主要な特徴のうちの他の一つは、位相変調部ＰＭに、主区間Ｓ１だけでなく副区間Ｓ２も設けたことである。すなわち、位相変調部ＰＭは、主区間Ｓ１を有するだけではなく、位相変調部ＰＭの延在方向（ここではＸ方向）において主区間Ｓ１（第１部分）と隣接する副区間Ｓ２（第２部分）も有している。位相変調部ＰＭの延在方向（ここではＸ方向）において主区間Ｓ１と副区間Ｓ２とは隣接している。
【０１３３】
位相変調部ＰＭに主区間Ｓ１だけでなく副区間Ｓ２も設けた理由は、次のようなものである。すなわち、位相変調部ＰＭの主区間Ｓ１では、断面視において、ｐ型半導体領域ＰＲを全周にわたって囲むようにｎ型半導体領域ＮＲが配置されているため、位相変調部ＰＭが主区間Ｓ１のみで構成されている場合は、ｎ型半導体領域ＮＲに所望の電圧を印加するのは容易であるが、ｐ型半導体領域ＰＲには、所望の電圧を印加するのが困難である。なぜなら、ｐ型半導体領域ＰＲを全周にわたって囲むようにｎ型半導体領域ＮＲが配置されていると、そのｐ型半導体領域ＰＲをそのｐ型半導体領域ＰＲを囲むｎ型半導体領域ＮＲの外側に引き出すことが難しくなり、それゆえそのｐ型半導体領域ＰＲにプラグＰＧを接続することが難しくなるからである。
【０１３４】
そこで、位相変調部ＰＭに形成されているｐ型半導体領域およびｎ型半導体領域のうち、ｎ型半導体領域だけでなくｐ型半導体領域にも所望の電圧を印加できるように、位相変調部ＰＭに副区間Ｓ２を設けている。位相変調部ＰＭにおいて、副区間Ｓ２は、位相変調部ＰＭに形成されているｐ型半導体領域に所望の電圧を印加できるようにするために設けた領域である。
【０１３５】
位相変調部ＰＭの副区間Ｓ２（第２部分）では、位相変調部ＰＭの延在方向（ここではＸ方向）に垂直な断面視において、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとが互いに隣接しており、ｐ型半導体領域ＰＲは、全周にわたってｎ型半導体領域ＮＲで囲まれてはない。より特定的には、位相変調部ＰＭの副区間Ｓ２では、断面視において、リブ部ＲＢ内にｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとが互いに隣接して配置されており、ｐ型半導体領域ＰＲは、全周にわたってｎ型半導体領域ＮＲで囲まれてはいない。つまり、主区間Ｓ１とは異なり、副区間Ｓ２では、リブ部ＲＢにおいてｐ型半導体領域ＰＲが全周にわたってｎ型半導体領域ＮＲで囲まれる構造は採用していない。位相変調部ＰＭの副区間Ｓ２では、断面視において、位相変調部ＰＭ（より特定的にはリブ部ＲＢ）の中心部にｐ型半導体領域ＰＲが配置され、ｐ型半導体領域ＰＲを全周にわたって囲まないようにｎ型半導体領域ＮＲが配置されている。
【０１３６】
このため、位相変調部ＰＭの副区間Ｓ２のｐ型半導体領域ＰＲには、所望の電圧を印加するのが容易である。すなわち、主区間Ｓ１のように、断面視においてｐ型半導体領域の全周がｎ型半導体領域で囲まれていた場合には、ｐ型半導体領域ＰＲには、ｎ型半導体領域ＮＲが邪魔になって上記プラグＰＧを接続しにくく、それゆえ、ｐ型半導体領域ＰＲに所望の電圧を印加するのは困難である。それに対して、副区間Ｓ２のように、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとが隣接していても、ｐ型半導体領域ＰＲの全周がｎ型半導体領域ＮＲで囲まれている構造でなければ、ｐ型半導体領域ＰＲに上記プラグＰＧを接続しやすくなり、ｐ型半導体領域ＰＲに所望の電圧を容易に印加できるようになる。
【０１３７】
そして、位相変調部ＰＭの主区間Ｓ１におけるｐ型半導体領域ＰＲは、位相変調部ＰＭの副区間Ｓ２におけるｐ型半導体領域ＰＲとつながっており、また、位相変調部ＰＭの主区間Ｓ１におけるｎ型半導体領域ＮＲは、位相変調部ＰＭの副区間Ｓ２におけるｎ型半導体領域ＮＲとつながっている。より特定的には、位相変調部ＰＭの主区間Ｓ１におけるリブ部ＲＢ内のｐ型半導体領域ＰＲは、位相変調部ＰＭの副区間Ｓ２におけるリブ部ＲＢ内のｐ型半導体領域ＰＲとＸ方向につながっており、また、位相変調部ＰＭの主区間Ｓ１におけるリブ部ＲＢ内のｎ型半導体領域ＮＲは、位相変調部ＰＭの副区間Ｓ２におけるリブ部ＲＢ内のｎ型半導体領域ＮＲとＸ方向につながっている。これにより、位相変調部ＰＭの副区間Ｓ２のｐ型半導体領域ＰＲに供給した電圧を、位相変調部ＰＭの主区間Ｓ１のｐ型半導体領域ＰＲに供給することができるようになる。
【０１３８】
つまり、主区間Ｓ１においては、断面視においてｐ型半導体領域ＰＲの全周がｎ型半導体領域ＮＲで囲まれているため、ｐ型半導体領域ＰＲに所望の電圧を印加するのは困難であるが、副区間Ｓ２において、ｐ型半導体領域ＰＲに上記プラグＰＧなどから所望の電圧を印加し、その電圧を主区間Ｓ１のｐ型半導体領域ＰＲに伝達させるのである。これにより、副区間Ｓ２のｐ型半導体領域ＰＲを経由して、主区間Ｓ１のｐ型半導体領域ＰＲに所望の電圧を供給することができる。
【０１３９】
このように、位相変調部ＰＭに主区間Ｓ１と副区間Ｓ２とを設け、主区間Ｓ１では、逆バイアス印加時に空乏化される体積を大きくして変調効率を向上させ、副区間Ｓ２では、ｐ型半導体領域ＰＲに所望の電圧を印加できるようにする。これにより、位相変調部ＰＭの変調効率を向上させることができるとともに、位相変調部ＰＭの制御を的確に行うことができる。
【０１４０】
本実施の形態の更に他の特徴について説明する。
【０１４１】
位相変調部ＰＭに主区間Ｓ１では、スラブ部ＳＢ１（第１スラブ部）およびスラブ部ＳＢ１（第２スラブ部）内にもｎ型半導体領域ＮＲが形成されており、リブ部ＲＢ内のｎ型半導体領域ＮＲとスラブ部ＳＢ１内のｎ型半導体領域ＮＲとスラブ部ＳＢ２内のｎ型半導体領域ＮＲとはつながっている。これにより、スラブ部ＳＢ１，ＳＢ２内のｎ型半導体領域ＮＲを経由して、リブ部ＲＢ内のｎ型半導体領域ＮＲに所望の電圧を供給できるため、位相変調部ＰＭの制御を行いやすくなる。
【０１４２】
具体的には、位相変調部ＰＭに主区間Ｓ１において、スラブ部ＳＢ１上にプラグＰＧ１を配置して、そのプラグＰＧ１をスラブ部ＳＢ１内のｎ型半導体領域ＮＲに電気的に接続することができる。また、位相変調部ＰＭに主区間Ｓ１において、スラブ部ＳＢ２上にプラグＰＧ２を配置して、そのプラグＰＧ２をスラブ部ＳＢ２内のｎ型半導体領域ＮＲに電気的に接続することができる。これにより、プラグＰＧ１は、スラブ部ＳＢ１内のｎ型半導体領域ＮＲを介してリブ部ＲＢ内のｎ型半導体領域ＮＲに電気的に接続され、また、プラグＰＧ２は、スラブ部ＳＢ２内のｎ型半導体領域ＮＲを介してリブ部ＲＢ内のｎ型半導体領域ＮＲに電気的に接続される。このため、プラグＰＧ１，ＰＧ２から、スラブ部ＳＢ１，ＳＢ２内のｎ型半導体領域ＮＲを介してリブ部ＲＢ内のｎ型半導体領域ＮＲに所望の電圧を供給することができる。
【０１４３】
また、位相変調部ＰＭに主区間Ｓ１では、スラブ部ＳＢ１，ＳＢ２内にｐ型半導体領域は形成されていない。これは、位相変調部ＰＭに主区間Ｓ１のリブ部ＲＢでは、ｐ型半導体領域ＰＲの全周がｎ型半導体領域ＮＲで囲まれているため、主区間Ｓ１のスラブ部ＳＢ１，ＳＢ２内にｐ型半導体領域を形成したとしても、そのｐ型半導体領域を主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲとつなぐことは困難だからである。このため、位相変調部ＰＭに主区間Ｓ１のスラブ部ＳＢ１，ＳＢ２には、ｐ型半導体領域を形成しないことで、主区間Ｓ１のスラブ部ＳＢ１，ＳＢ２にｎ型半導体領域ＮＲを配置しやすくなり、そのｎ型半導体領域ＮＲにプラグＰＧ１，ＰＧ２を接続しやすくなる。
【０１４４】
また、位相変調部ＰＭの副区間Ｓ２では、スラブ部ＳＢ１内にもｐ型半導体領域ＰＲが形成されており、リブ部ＲＢ内のｐ型半導体領域ＰＲとスラブ部ＳＢ１内のｐ型半導体領域ＰＲとはつながっている。これにより、副区間Ｓ２のスラブ部ＳＢ１内のｐ型半導体領域ＰＲを経由して、副区間Ｓ２のリブ部ＲＢ内のｐ型半導体領域ＰＲに所望の電圧を供給でき、更にその電圧を主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲに伝達することができるため、位相変調部ＰＭの制御を行いやすくなる。
【０１４５】
具体的には、位相変調部ＰＭに副区間Ｓ２において、スラブ部ＳＢ１上にプラグＰＧ３を配置して、そのプラグＰＧ３をスラブ部ＳＢ１内のｐ型半導体領域ＰＲに電気的に接続することができる。これにより、プラグＰＧ３は、副区間Ｓ２のスラブ部ＳＢ１内のｐ型半導体領域ＰＲを介して副区間Ｓ２のリブ部ＲＢ内のｐ型半導体領域ＰＲに電気的に接続され、更に主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲに電気的に接続される。このため、プラグＰＧ３から、副区間Ｓ２のスラブ部ＳＢ１内のｐ型半導体領域ＰＲを経由して、副区間Ｓ２のリブ部ＲＢ内のｐ型半導体領域ＰＲに所望の電圧を供給でき、更にその電圧を主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲに供給することができる。
【０１４６】
また、本実施の形態においては、位相変調部ＰＭに副区間Ｓ２では、スラブ部ＳＢ２内にｎ型半導体領域ＮＲが形成されており、リブ部ＲＢ内のｎ型半導体領域ＮＲとスラブ部ＳＢ２内のｎ型半導体領域ＮＲとがつながっている。そして、位相変調部ＰＭに副区間Ｓ２において、スラブ部ＳＢ２上にプラグＰＧ４を配置して、そのプラグＰＧ４をスラブ部ＳＢ２内のｎ型半導体領域ＮＲに電気的に接続している。
【０１４７】
これにより、プラグＰＧ４は、副区間Ｓ２のスラブ部ＳＢ１内のｎ型半導体領域ＮＲを介して副区間Ｓ２のリブ部ＲＢ内のｎ型半導体領域ＮＲに電気的に接続され、更に主区間Ｓ１のリブ部ＲＢ内のｎ型半導体領域ＮＲに電気的に接続される。プラグＰＧ１，ＰＧ２，ＰＧ４には、上記配線Ｍ１ａから共通の電圧が供給される。主区間Ｓ１に対して設けた上記プラグＰＧ１，ＰＧ２に加えて、副区間Ｓ２に対して設けたプラグＰＧ４からも、主区間Ｓ１および副区間Ｓ２のｎ型半導体領域ＮＲに共通の電圧を供給することができる。
【０１４８】
また、本実施の形態の変形例として、位相変調部ＰＭに設けたｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとの導電型を逆にすることもできる。その場合、図６および図９〜図１１において、ｐ型半導体領域ＰＲがｎ型半導体領域となり、ｎ型半導体領域ＮＲがｐ型半導体領域となる。しかしながら、ｐ型半導体領域ＰＲおよびｎ型半導体領域ＮＲの導電型を逆にした変形例の場合よりも、本実施の形態の方が好ましい。その理由は、次のようなものである。
【０１４９】
すなわち、位相変調部ＰＭを光が通過する場合、位相変調部ＰＭのリブ部ＲＢの中心（断面視の中心）が、光密度が最も大きい領域となる。また、キャリア１個当たりの位相変化量を比較すると、ホール（正孔）の位相変化量が、電子の位相変化量よりも大きくなる。ここで、キャリア１個当たりの位相変化量とは、キャリア１個の増減で光の位相がどのくらい変化するかに対応している。このため、主キャリアがホールであるｐ型半導体領域が、光密度が大きくなるリブ部ＲＢの中心部に配置されている本実施の形態の方が、主キャリアが電子であるｎ型半導体領域が、光密度が大きくなるリブ部ＲＢの中心部に配置される上記変形例の場合よりも、位相変化量を大きくすることができ、位相変調部ＰＭの変調効率を向上させることができる。このため、上記変形例よりも、本実施の形態の方が好ましい。これは、後述する実施の形態２についても同様である。
【０１５０】
また、位相変調部ＰＭは、主区間Ｓ１および副区間Ｓ２をそれぞれ複数有していることが好ましい。この場合は、位相変調部ＰＭの延在方向（ここではＸ方向）において、主区間Ｓ１と副区間Ｓ２とが交互に配置され、例えば、主区間Ｓ１、副区間Ｓ２、主区間Ｓ１、副区間Ｓ２・・・と並んでいる。すなわち、位相変調部ＰＭは、位相変調部ＰＭの延在方向において交互に配置された複数の主区間Ｓ１および複数の副区間Ｓ２を有していることが好ましい。その理由は以下のようなものである。
【０１５１】
上述のように、主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲには、副区間Ｓ２に対して設けたプラグＰＧ３から、副区間Ｓ２のｐ型半導体領域ＰＲを経由して、電圧を供給している。このため、Ｘ方向の長さが長い主区間Ｓ１を１つ設けてその隣に１つの副区間Ｓ２を設ける場合よりも、その長い主区間Ｓ１を複数に分割して間に副区間Ｓ２を設ける場合の方が、リブ部ＲＢ内のｐ型半導体領域ＰＲに印加されている電圧値を均一化できる。なぜなら、副区間Ｓ２に対して設けたプラグＰＧ３から、主区間Ｓ１のＸ方向の中央の位置でのｐ型半導体領域ＰＲまでの抵抗を低減できるからである。このため、位相変調部ＰＭは、交互に配置された複数の主区間Ｓ１および複数の副区間Ｓ２を有していることが好ましい。
【０１５２】
また、位相変調部ＰＭが、交互に配置された複数の主区間Ｓ１および複数の副区間Ｓ２を有している場合には、複数の副区間Ｓ２の配列ピッチを、以下の第１の条件または第２の条件を満たすように設定することが好ましい。
【０１５３】
すなわち、第１の条件は、位相変調部ＰＭの延在方向（ここではＸ方向）において、複数の副区間Ｓ２が等ピッチで配置されていないことである。
【０１５４】
第２の条件は、位相変調部ＰＭの延在方向（ここではＸ方向）において、複数の副区間Ｓ２が等ピッチで配置されている場合に、次の式１、
ｄ≠ｍλ／２ｎ          ・・・（式１）
が成り立つことである。
【０１５５】
ここで、前記式１中のｄは、位相変調部ＰＭの延在方向（ここではＸ方向）における複数の副区間Ｓ２の配列ピッチであり、前記式１中のλは、位相変調部ＰＭ（リブ部ＲＢ）内を伝搬する光の波長であり、前記式１中のｎは、位相変調部ＰＭ（リブ部ＲＢ）の屈折率であり、前記式１中のｍは、１以上の整数である。
【０１５６】
第１の条件または第２の条件を満たすようにすることが好ましい理由について、以下に説明する。
【０１５７】
副区間Ｓ２の配列ピッチによっては、主区間Ｓ１と副区間Ｓ２との境界に存在するｐｎ接合面によりブラッグ（Bragg）反射が発生し、光の伝送損失（伝搬損失）が発生する虞がある。
【０１５８】
すなわち、主区間Ｓ１と副区間Ｓ２との境界には、副区間Ｓ２のｐ型半導体領域ＰＲｂと主区間Ｓ１のｎ型半導体領域ＮＲとの間に形成されるｐｎ接合面が存在する。このｐｎ接合面は、位相変調部ＰＭの延在方向（ここではＸ方向）に対して略垂直な面であり、位相変調部ＰＭ内を伝搬する光は、このｐｎ接合面に対して、略垂直な方向に入射して通過する。この際、このｐｎ接合面に対して入射した光の反射波が発生する可能性があり、副区間Ｓ２の配列ピッチによっては、反射波同士が重畳してブラッグ反射が生じる可能性がある。ブラッグ反射が発生すると、位相変調部ＰＭ内を伝搬する光が、ブラッグ反射によって減衰し、光の伝送損失が発生する虞がある。このため、ブラッグ反射が発生しないように、副区間Ｓ２の配列ピッチを設定することが望ましい。
【０１５９】
すなわち、第１の条件として、位相変調部ＰＭの延在方向（ここではＸ方向）において、複数の副区間Ｓ２を等ピッチで配置しないようにする。主区間Ｓ１と副区間Ｓ２との境界に存在するｐｎ接合面に起因したブラッグ反射は、主区間Ｓ１と副区間Ｓ２との境界に存在するｐｎ接合面が、位相変調部ＰＭの延在方向において等間隔で配列していた場合に発生する可能性がある。このため、位相変調部ＰＭの延在方向において、複数の副区間Ｓ２を等ピッチで配置しなければ、主区間Ｓ１と副区間Ｓ２との境界に存在するｐｎ接合面に起因したブラッグ反射は発生せず、位相変調部ＰＭ内を伝搬する光について、ブラッグ反射に起因した伝送損失を防止することができる。
【０１６０】
また、位相変調部ＰＭの延在方向（ここではＸ方向）において、複数の副区間Ｓ２が等ピッチで配置されている場合で、かつ、次の式２、
ｄ＝ｍλ／２ｎ          ・・・（式２）
が満たされる場合には、ブラッグ反射が発生する。ここで、前記式２中のｄ，λ，ｎ，ｍがそれぞれ何に対応しているかは、上記式１に関連して説明した通りである。
【０１６１】
位相変調部ＰＭの延在方向において、複数の副区間Ｓ２が等ピッチで配置されている場合には、副区間Ｓ２の配列ピッチｄが上記式２を満たしていると、複数の主区間Ｓ１と複数の副区間Ｓ２との各境界に存在するｐｎ接合面での反射波同士の位相が一致して、反射波が重畳してしまい、ブラッグ反射が発生する。この場合は、上述のように、位相変調部ＰＭ内を伝搬する光が、ブラッグ反射によって減衰してしまい、光の伝送損失が発生する虞がある。
【０１６２】
そこで、位相変調部ＰＭの延在方向において、複数の副区間Ｓ２が等ピッチで配置されている場合には、上記式２を満たさないように、副区間Ｓ２の配列ピッチｄを設定すれば、ブラッグ反射が発生しないですむ。なお、上記式２を満たさないことと、上記式１を満たすこととは、実質的に等価である。
【０１６３】
このため、位相変調部ＰＭの延在方向において、複数の副区間Ｓ２が等ピッチで配置されている場合には、上記式１が成り立つように副区間Ｓ２の配列ピッチｄを設定すれば、主区間Ｓ１と副区間Ｓ２との境界に存在するｐｎ接合面に起因したブラッグ反射は発生せず、ブラッグ反射に起因した伝送損失を防止することができる。なお、副区間Ｓ２の配列ピッチｄは、上記図５および図６に示されており、主区間Ｓ１のＸ方向の長さ（寸法）と副区間Ｓ２のＸ方向の長さ（寸法）との合計に対応している。複数の副区間Ｓ２が等ピッチで配置されていることは、配列ピッチｄ同士が等しいことに対応しており、また、複数の主区間Ｓ１のＸ方向の長さ同士が等しくかつ複数の副区間Ｓ２のＸ方向の長さ同士が等しいことにも対応している。
【０１６４】
このように、位相変調部ＰＭが、交互に配置された複数の主区間Ｓ１および複数の副区間Ｓ２を有している場合には、複数の副区間Ｓ２の配列ピッチｄを、上記第１の条件または第２の条件を満たすように設定することが好ましく、そうすることで、ブラッグ反射に起因した光の伝送損失を防止することができる。
【０１６５】
また、複数の副区間Ｓ２の配列ピッチが大きいと、言い換えると、複数の副区間Ｓ２の間隔が大きいと、プラグＰＧ３から副区間Ｓ２のｐ型半導体領域ＰＲを経由して主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲに電圧を印加したときの電圧降下が大きくなってしまう。このため、複数の副区間Ｓ２の配列ピッチは、ある程度小さくすることが望ましく、言い換えると、複数の副区間Ｓ２の間隔は、ある程度小さくすることが望ましい。このため、副区間Ｓ２の配列ピッチｄを、ｄ＜λ／２ｎが成り立つように設定すれば、ブラッグ反射の発生を防止しながら、副区間Ｓ２の配列ピッチｄを小さくして、プラグＰＧ３から副区間Ｓ２のｐ型半導体領域ＰＲを経由して主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲに電圧を印加したときの電圧降下を抑制することができる。
【０１６６】
（実施の形態２）
本実施の形態２の半導体装置について、図３６および図３７を参照して説明する。図３６および図３７は、本実施の形態２の半導体装置の要部平面図および要部断面図であり、上記実施の形態１の図６および図１０にそれぞれ相当するものである。図３７は、図３６のＡ４−Ａ４線の位置での断面図に対応している。図３６のＡ３−Ａ３線の位置での断面図は、本実施の形態２も上記実施の形態１の上記図９と同様であり、図３６のＡ５−Ａ５線の位置での断面図は、本実施の形態２も上記実施の形態１の上記図１１と同様であるので、ここでは繰り返しの図示は省略する。上記図２〜図５、図７、図９および図１１は、本実施の形態２でも参照され得る。
【０１６７】
本実施の形態２は、上記実施の形態１の変形例に対応している。本実施の形態２が上記実施の形態１と相違しているのは、位相変調部ＰＭの副区間Ｓ２の構造（図３７）であり、位相変調部ＰＭの主区間Ｓ１の構造は、本実施の形態２も上記実施の形態１と同様である。このため、ここでは、主として上記実施の形態２との相違点について説明し、上記実施の形態１と同様の事項については、その繰り返しの説明を省略する。
【０１６８】
本実施の形態２においては、位相変調部ＰＭの副区間Ｓ２では、リブ部ＲＢおよびスラブ部ＳＢ１内だけではなく、スラブ部ＳＢ２内にもｐ型半導体領域ＰＲが形成されている。位相変調部ＰＭの副区間Ｓ２において、リブ部ＲＢ内のｐ型半導体領域ＰＲとスラブ部ＳＢ１内のｐ型半導体領域ＰＲとスラブ部ＳＢ２内のｐ型半導体領域ＰＲとは、互いにつながっている。そして、位相変調部ＰＭの副区間Ｓ２において、スラブ部ＳＢ１上にプラグＰＧ３を配置して、そのプラグＰＧ３をスラブ部ＳＢ１内のｐ型半導体領域ＰＲに電気的に接続し、また、スラブ部ＳＢ２上にプラグＰＧ４を配置して、そのプラグＰＧ４をスラブ部ＳＢ２内のｐ型半導体領域ＰＲに電気的に接続している。これにより、位相変調部ＰＭにおいて、ｎ型半導体領域ＮＲへの電圧の印加を、プラグＰＧ１，ＰＧ２から行い、ｐ型半導体領域ＰＲへの電圧の印加を、プラグＰＧ３，ＰＧ４から行うことができる。
【０１６９】
以下、本実施の形態２における位相変調部ＰＭの副区間Ｓ２の具体的な構成について、更に説明する。
【０１７０】
本実施の形態２でも、位相変調部ＰＭの副区間Ｓ２においては、リブ部ＲＢ内に、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲとが形成されているが、ｐ型半導体領域ＰＲは、リブ部ＲＢの中心部にだけ形成されているわけではなく、従って、ｎ型半導体領域ＮＲは、ｐ型半導体領域ＰＲを全周にわたって囲んでいるわけではない。
【０１７１】
すなわち、位相変調部ＰＭの副区間Ｓ２のリブ部ＲＢにおいては、位相変調部ＰＭの主区間Ｓ１のリブ部ＲＢに形成されているｐ型半導体領域ＰＲを延長（具体的にはＸ方向に延長）させた領域は、ｐ型半導体領域ＰＲａとなっている。副区間Ｓ２のｐ型半導体領域ＰＲａと主区間Ｓ１のｐ型半導体領域ＰＲとは、Ｘ方向において一体的につながっている。そして、そのｐ型半導体領域ＰＲａの上面Ｆ１ａ上の領域は、ｎ型半導体領域ＮＲとなり、ｐ型半導体領域ＰＲａの下面Ｆ２ａの下の領域も、ｎ型半導体領域ＮＲとなっている。このため、ｐ型半導体領域ＰＲａの上面Ｆ１ａと下面Ｆ２ａとは、ｎ型半導体領域ＮＲに接しており、従って、ｎ型半導体領域ＮＲで覆われている。このため、ｐ型半導体領域ＰＲａの上面Ｆ１ａと下面Ｆ２ａとは、ｐｎ接合面となっている。副区間Ｓ２のｎ型半導体領域ＮＲは、主区間Ｓ１のｎ型半導体領域ＮＲと、Ｘ方向において一体的につながっている。
【０１７２】
しかしながら、ｐ型半導体領域ＰＲａの側面Ｆ３ａに隣接する領域は、ｎ型半導体領域ＮＲではなく、ｐ型半導体領域ＰＲｂとなっており、また、ｐ型半導体領域ＰＲａの側面Ｆ４ａに隣接する領域も、ｎ型半導体領域ＮＲではなく、ｐ型半導体領域ＰＲｂとなっている。このため、ｐ型半導体領域ＰＲａの側面Ｆ３ａと側面Ｆ４ａとは、ｎ型半導体領域ＮＲではなくｐ型半導体領域ＰＲｂと接しており、従って、ｐ型半導体領域ＰＲａの側面Ｆ３ａ，Ｆ４ａは、ｐｎ接合面ではない。
【０１７３】
なお、副区間Ｓ２のｐ型半導体領域ＰＲａの側面Ｆ３ａは、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ３の仮想的な延長面であり、また、副区間Ｓ２のｐ型半導体領域ＰＲａの側面Ｆ４ａは、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ４の仮想的な延長面である。副区間Ｓ２においてｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとは一体的につながっているため、ｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとの間に明確な境界（境界面）がある訳ではない。このため、図３７では、仮想的な側面Ｆ３ａ，Ｆ４ａを、点線で示してある。副区間Ｓ２において、ｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとを合わせたもの全体を、ｐ型半導体領域ＰＲとみなすことができる。
【０１７４】
また、副区間Ｓ２のｐ型半導体領域ＰＲａとｐ型半導体領域ＰＲｂとは一体的につながっており、かつ、副区間Ｓ２のｐ型半導体領域ＰＲａと主区間Ｓ１のｐ型半導体領域ＰＲとはＸ方向に一体的につながっているため、主区間Ｓ１のｐ型半導体領域ＰＲと副区間Ｓ２のｐ型半導体領域ＰＲａと副区間Ｓ２のｐ型半導体領域ＰＲｂとは、一体的につながっている。このため、主区間Ｓ１のｐ型半導体領域ＰＲと副区間Ｓ２のｐ型半導体領域ＰＲとを合わせたもの全体を、すなわち、主区間Ｓ１のｐ型半導体領域ＰＲと副区間Ｓ２のｐ型半導体領域ＰＲａと副区間Ｓ２のｐ型半導体領域ＰＲｂとを合わせたもの全体を、ｐ型半導体領域ＰＲ（位相変調部ＰＭに形成されているｐ型半導体領域ＰＲ）とみなすことができる。
【０１７５】
従って、本実施の形態２では、位相変調部ＰＭの副区間Ｓ２のｐ型半導体領域ＰＲは、主区間Ｓ１のｐ型半導体領域ＰＲの上面Ｆ１にＸ方向に連続する上面Ｆ１ａと、主区間Ｓ１のｐ型半導体領域ＰＲの下面Ｆ２にＸ方向に連続する下面Ｆ２ａとを有しており、それら上面Ｆ１ａおよび下面Ｆ２ａは、ｎ型半導体領域ＮＲと接してｐｎ接合面となっている。しかしながら、位相変調部ＰＭの副区間Ｓ２のｐ型半導体領域ＰＲは、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ３にＸ方向に連続するｐｎ接合面と、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ４にＸ方向に連続するｐｎ接合面と、は有していない。位相変調部ＰＭの副区間Ｓ２では、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ３をＸ方向に延長させた位置（仮想的な側面Ｆ３ａの位置）と、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ４をＸ方向に延長させた位置（仮想的な側面Ｆ４ａの位置）とは、副区間Ｓ２のｐ型半導体領域ＰＲ内にある。副区間Ｓ２のリブ部ＲＢにおいては、主区間Ｓ１のｐ型半導体領域ＰＲの延長領域（ｐ型半導体領域ＰＲａ）に加えて、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ３の延長面（側面Ｆ３ａ）よりも左側（スラブ部ＳＢ１に近い側）の領域と、主区間Ｓ１のｐ型半導体領域ＰＲの側面Ｆ４の延長面（側面Ｆ４ａ）よりも右側（スラブ部ＳＢ２に近い側）の領域も、ｐ型半導体領域ＰＲとなっている。
【０１７６】
そして、位相変調部ＰＭの副区間Ｓ２においては、リブ部ＲＢの両側のスラブ部ＳＢ１，ＳＢ２のほぼ全体にわたってｐ型半導体領域ＰＲｂが形成されている。図３７の場合は、ｎ型半導体領域ＮＲは、副区間Ｓ２のリブ部ＲＢの一部に形成されているが、副区間Ｓ２のスラブ部ＳＢ１，ＳＢ２にはｎ型半導体領域ＮＲは形成されていない。
【０１７７】
副区間Ｓ２のリブ部ＲＢ内のｎ型半導体領域ＮＲは、主区間Ｓ１のリブ部ＲＢ内のｎ型半導体領域ＮＲとＸ方向につながっており、また、副区間Ｓ２のリブ部ＲＢ内のｐ型半導体領域ＰＲａは、主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲとＸ方向につながっている。しかしながら、副区間Ｓ２のｐ型半導体領域ＰＲｂは、主区間Ｓ１のｎ型半導体領域ＮＲとＸ方向に隣接している。すなわち、副区間Ｓ２と主区間Ｓ１との境界において、副区間Ｓ２のｐ型半導体領域ＰＲｂと主区間Ｓ１のｎ型半導体領域ＮＲとがＸ方向に隣接しており、副区間Ｓ２のｐ型半導体領域ＰＲｂと主区間Ｓ１のｎ型半導体領域ＮＲとの間のｐｎ接合面が、副区間Ｓ２と主区間Ｓ１との境界に存在している。副区間Ｓ２のｐ型半導体領域ＰＲｂと主区間Ｓ１のｎ型半導体領域ＮＲとの間のｐｎ接合面は、位相変調部ＰＭの延在方向であるＸ方向に略垂直である。
【０１７８】
このように、位相変調部ＰＭの主区間Ｓ１においては、ｎ型半導体領域ＮＲがｐ型半導体領域ＰＲを全周にわたって囲んでいたが、位相変調部ＰＭの副区間Ｓ２においては、ｎ型半導体領域ＮＲがｐ型半導体領域ＰＲを全周にわたって囲んでいる訳ではない。そして、主区間Ｓ１のｐ型半導体領域ＰＲと一体的につながっているｐ型半導体領域ＰＲが、副区間Ｓ２のスラブ部ＳＢ１，ＳＢ２に形成されている。スラブ部ＳＢ１上に配置されたプラグＰＧ３は、副区間Ｓ２のスラブ部ＳＢ１に形成されているｐ型半導体領域ＰＲに接して、そのｐ型半導体領域ＰＲと電気的に接続され、また、スラブ部ＳＢ２上に配置されたプラグＰＧ４は、副区間Ｓ２のスラブ部ＳＢ２に形成されているｐ型半導体領域ＰＲに接して、そのｐ型半導体領域ＰＲと電気的に接続されている。これにより、プラグＰＧ３，ＰＧ４は、副区間Ｓ２のｐ型半導体領域ＰＲに電気的に接続され、更に主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲに電気的に接続される。このため、プラグＰＧ３，ＰＧ４から、副区間Ｓ２のスラブ部ＳＢ１，ＳＢ２内のｐ型半導体領域ＰＲを経由して、副区間Ｓ２のリブ部ＲＢ内のｐ型半導体領域ＰＲに所望の電圧を供給でき、更にその電圧を主区間Ｓ１のリブ部ＲＢ内のｐ型半導体領域ＰＲに供給することができる。
【０１７９】
なお、本実施の形態２では、プラグＰＧ４は、配線Ｍ１ａではなく配線Ｍ１ｂに接続され、従って、プラグＰＧ３，ＰＧ４は共通の配線Ｍ１ｂに接続され、その共通の配線Ｍ１ｂからプラグＰＧ３，ＰＧ４に共通の電圧が供給される。
【０１８０】
次に、本実施の形態２の半導体装置の製造工程について説明する。図３８〜図４３は、本実施の形態２の半導体装置の製造工程中の要部断面図である。
【０１８１】
上記図１６および図１７の構造を得るまでは、本実施の形態２の製造工程も、上記実施の形態１と同様であるので、ここでは、その繰り返しの説明は省略し、上記図１６および図１７に続く工程について説明する。
【０１８２】
上記実施の形態１と同様にして上記図１６および図１７の構造を得た後、上記フォトレジストパターンＲＰ１を除去してから、図３８および図３９に示されるように、絶縁膜ＺＭ１上にフォトレジストパターンＲＰ２ａを形成する。フォトレジストパターンＲＰ２ａは、上記実施の形態１の上記フォトレジストパターンＲＰ２に相当するものであり、後述のｎ型半導体領域Ｎ３ａを形成すべき領域に、開口部ＯＰ２ａを有している。
【０１８３】
次に、フォトレジストパターンＲＰ２ａをマスクとして用いて、ｎ型不純物のイオン注入を行うことにより、フォトレジストパターンＲＰ２ａで覆われない部分（すなわち平面視で開口部ＯＰ２ａに重なる部分）の半導体層ＳＬに、ｎ型半導体領域Ｎ３ａを形成する。
【０１８４】
具体的には、後で位相変調部ＰＭの主区間Ｓ１となる領域の半導体層ＳＬにおいて、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造の両側（Ｙ方向における両側）に、その積層構造の両側面に隣接するように、ｎ型半導体領域Ｎ３ａが形成される。ｎ型半導体領域Ｎ３ａは、上記実施の形態１の上記ｎ型半導体領域Ｎ３に相当するものであるが、後で位相変調部ＰＭの副区間Ｓ２となる領域の半導体層ＳＬには、ｎ型半導体領域Ｎ３ａは形成されない点が、上記実施の形態１の上記ｎ型半導体領域Ｎ３と相違している。
【０１８５】
次に、フォトレジストパターンＲＰ２ａを除去してから、フォトリソグラフィ技術を用いて、図４０および図４１に示されるように、絶縁膜ＺＭ１上にフォトレジストパターンＲＰ３ａを形成する。フォトレジストパターンＲＰ３ａは、上記実施の形態１の上記フォトレジストパターンＲＰ３に相当するものであり、後述のｐ型半導体領域Ｐ２ａを形成すべき領域に、開口部ＯＰ３ａを有している。
【０１８６】
次に、フォトレジストパターンＲＰ３ａをマスクとして用いて、ｐ型不純物のイオン注入を行うことにより、フォトレジストパターンＲＰ３ａで覆われない部分（すなわち平面視で開口部ＯＰ３ａに重なる部分）の半導体層ＳＬに、ｐ型半導体領域Ｐ２ａを形成する。
【０１８７】
具体的には、後で位相変調部ＰＭの副区間Ｓ２となる領域の半導体層ＳＬにおいて、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造の両側（Ｙ方向における両側）に、その積層構造の両側面に隣接するように、ｐ型半導体領域Ｐ２ａが形成される。後で位相変調部ＰＭの主区間Ｓ１となる領域の半導体層ＳＬには、ｐ型半導体領域Ｐ２ａは形成されない。その後、フォトレジストパターンＲＰ３ａを除去する。
【０１８８】
この段階では、後で位相変調部ＰＭのリブ部ＲＢとなる領域の半導体層ＳＬに、ｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造が形成された状態になっている。そして、後で位相変調部ＰＭの主区間Ｓ１となる領域の半導体層ＳＬでは、その積層構造の両側にｎ型半導体領域Ｎ３が形成され、後で位相変調部ＰＭの副区間Ｓ２となる領域の半導体層ＳＬでは、その積層構造の両側にｐ型半導体領域Ｐ２ａが形成された状態になっている。その後の何れかのタイミングで、これまでのイオン注入で導入された不純物を活性化させるための熱処理（活性化アニール）を行うこともできる。
【０１８９】
以降の工程は、本実施の形態２も、上記実施の形態１と基本的には同じである。
【０１９０】
すなわち、絶縁膜ＺＭ１を除去してから、上記フォトレジストパターンＲＰ４を用いたエッチングにより半導体層ＳＬをパターニングして、光導波路ＷＯ１，ＷＯ２および位相変調部ＰＭを形成するが、この段階では、位相変調部ＰＭは、まだ全体が同じ厚さを有している。それから、上記フォトレジストパターンＲＰ５を用いたエッチング（ハーフエッチング）により、位相変調部ＰＭを形成している半導体層ＳＬの一部の厚さを薄くする。これにより、図４２および図４３に示されるように、リブ部ＲＢとスラブ部ＳＢ１，ＳＢ２とを有するリブ型構造の位相変調部ＰＭが形成される。
【０１９１】
位相変調部ＰＭの主区間Ｓ１では、断面視において、リブ部ＲＢ内にｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造が存在し、リブ部ＲＢにおける前記積層構造の両側とスラブ部ＳＢ１，ＳＢ２内とにｎ型半導体領域Ｎ３が存在している。位相変調部ＰＭの副区間Ｓ２では、断面視において、リブ部ＲＢ内にｎ型半導体領域Ｎ１とｐ型半導体領域Ｐ１とｎ型半導体領域Ｎ２との積層構造が存在し、リブ部ＲＢにおける前記積層構造の両側とスラブ部ＳＢ１，ＳＢ２内とにｐ型半導体領域Ｐ２が存在している。位相変調部ＰＭの主区間Ｓ１では、リブ部ＲＢおよびスラブ部ＳＢ１，ＳＢ２内にｐ型半導体領域Ｐ２は形成されておらず、また、位相変調部ＰＭの副区間Ｓ２では、リブ部ＲＢおよびスラブ部ＳＢ１，ＳＢ２内にｎ型半導体領域Ｎ３は形成されていない。位相変調部ＰＭの主区間Ｓ１では、断面視において、リブ部ＲＢの中心部にｐ型半導体領域Ｐ１が配置されており、リブ部ＲＢ内においてｐ型半導体領域Ｐ１を全周にわたって囲むように、ｎ型半導体領域Ｎ１，Ｎ２，Ｎ３からなるｎ型の半導体領域が存在し、そのｎ型の半導体領域は、スラブ部ＳＢ１，ＳＢ２内にも存在している。
【０１９２】
位相変調部ＰＭの主区間Ｓ１の上記ｐ型半導体領域ＰＲと副区間Ｓ２の上記ｐ型半導体領域ＰＲａとが、ｐ型半導体領域Ｐ１により形成され、位相変調部ＰＭの副区間Ｓ２の上記ｐ型半導体領域ＰＲｂが、ｐ型半導体領域Ｐ２ａにより形成される。また、位相変調部ＰＭの主区間Ｓ１および副区間Ｓ２の上記ｎ型半導体領域ＮＲが、ｎ型半導体領域Ｎ１，Ｎ２，Ｎ３により形成される。すなわち、ｎ型半導体領域Ｎ１とｎ型半導体領域Ｎ２とｎ型半導体領域Ｎ３とを合わせたもの全体が、上記ｎ型半導体領域ＮＲとなる。
【０１９３】
その後、上記層間絶縁膜ＩＬ３を形成するが、ここではその図示および説明は省略する。このようにして、本実施の形態２の半導体装置が製造される。
【０１９４】
本実施の形態２では、位相変調部ＰＭの副区間Ｓ２において、リブ部ＲＢの両側のスラブ部ＳＢ１，ＳＢ２にｐ型半導体領域ＰＲを設けているため、スラブ部ＳＢ１のｐ型半導体領域ＰＲとスラブ部ＳＢ２のｐ型半導体領域ＰＲとにプラグＰＧを介して共通の電圧を印加することができる。このため、位相変調部ＰＭのｐ型半導体領域ＰＲの電位をより安定させることができ、位相変調部ＰＭのｐ型半導体領域ＰＲの電位を所望の電位に固定しやすくなる。
【０１９５】
一方、上記実施の形態１では、位相変調部ＰＭの副区間Ｓ２において、リブ部ＲＢの両側のスラブＳＢ１，ＳＢ２うちの一方のスラブ部ＳＢ１にはｐ型半導体領域ＰＲを設けているが、他方のスラブ部ＳＢ２にはｐ型半導体領域ＰＲを設けずにｎ型半導体領域ＮＲを設けている。これに付随して、上記実施の形態１は、本実施の形態２よりも、位相変調部ＰＭの副区間Ｓ２のリブ部ＲＢに形成されているｐｎ接合面の面積を大きくすることができる。このため、逆バイアス印加時に主区間Ｓ１のリブ部ＲＢに形成される空乏層の体積は、上記実施の形態１と本実施の形態２とで同じになるが、逆バイアス印加時に副区間Ｓ２のリブ部ＲＢに形成される空乏層の体積は、本実施の形態２よりも上記実施の形態１の方が大きくなる。これにより、上記実施の形態１は、本実施の形態２よりも、位相変調部ＰＭの変調効率をより向上させることができる。
【０１９６】
このため、位相変調部ＰＭの主区間Ｓ１だけでなく位相変調部ＰＭの副区間Ｓ２でもｐｎ接合の面積をできるだけ大きくするという観点では、上記実施の形態１がより好ましい。一方、位相変調部ＰＭのｐ型半導体領域ＰＲの電位を所望の電位に固定しやすくするという観点では、本実施の形態２がより好ましい。
【０１９７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１９８】
その他、上記実施の形態に記載された内容の一部を以下に記載する。
【０１９９】
［付記１］
（ａ）絶縁層と、前記絶縁層上に形成された半導体層と、を有する基板を用意する工程、
（ｂ）前記半導体層内に、第１導電型の第１半導体領域と、前記第１半導体領域上に配置された前記第１導電型とは異なる第２導電型の第２半導体領域と、前記第１半導体領域上に配置された前記第１導電型の第３半導体領域と、を形成する工程、
（ｃ）前記半導体層内において、前記第１導電型の第４半導体領域を形成する工程、
（ｄ）前記半導体層を加工して、光導波路となるリブ部と、前記リブ部の両側のうちの一方の側に隣接して配置された第１スラブ部および他方の側に隣接して配置された第２スラブ部と、を有する光導波部を形成する工程、
を有し、
前記光導波部の第１部分では、前記リブ部の延在方向に垂直な断面視において、前記第１半導体領域、前記第２半導体領域および前記第３半導体領域の積層構造が存在し、前記リブ部における前記積層構造の両側、前記第１スラブ部および前記第２スラブ部内に、前記第４半導体領域が存在している、半導体装置の製造方法。
【０２００】
［付記２］
付記１記載の半導体装置の製造方法において、
前記光導波部の前記第１部分では、前記延在方向に垂直な断面視において、前記リブ部の中心部に前記第２半導体領域が配置されており、前記リブ部内において前記第２半導体領域を全周にわたって囲むように、前記第１、第３および第４半導体領域が存在している、半導体装置の製造方法。
【０２０１】
［付記３］
付記１記載の半導体装置の製造方法において、
（ｄ１）前記半導体層内において、前記第２導電型の第５半導体領域を形成する工程、
を更に有し、
前記光導波部は、前記延在方向において前記第１部分と隣接する第２部分を有し、
前記光導波部の前記第１部分では、前記リブ部、前記第１スラブ部および前記第２スラブ部内に、前記第５半導体領域は形成されておらず、
前記光導波部の前記第２部分では、前記延在方向に垂直な断面視において、前記リブ部内に前記積層構造が存在し、前記リブ部における前記積層構造の両側の一方および前記第１スラブ部内に前記第５半導体領域が存在し、前記リブ部における前記積層構造の両側の他方および前記第２スラブ部内に前記第４半導体領域が存在している、半導体装置の製造方法。
【０２０２】
［付記４］
付記１記載の半導体装置の製造方法において、
（ｄ２）前記半導体層内において、前記第２導電型の第５半導体領域を形成する工程、
を更に有し、
前記光導波部は、前記延在方向において前記第１部分と隣接する第２部分を有し、
前記光導波部の前記第１部分では、前記リブ部、前記第１スラブ部および前記第２スラブ部内に、前記第５半導体領域は形成されておらず、
前記光導波部の前記第２部分では、前記延在方向に垂直な断面視において、前記リブ部内に前記積層構造が存在し、前記リブ部における前記積層構造の両側、ならびに前記第１スラブ部および前記第２スラブ部内に前記第５半導体領域が存在している、半導体装置の製造方法。
【符号の説明】
【０２０３】
ＣＬ  絶縁層
ＩＬ１，ＩＬ２  絶縁膜
ＩＬ３，ＩＬ４  層間絶縁膜
Ｍ１，Ｍ１ａ，Ｍ１ｂ，Ｍ２  配線
Ｎ１，Ｎ２，Ｎ３，Ｎ３ａ，ＮＲ  ｎ型半導体領域
Ｐ１，Ｐ２，Ｐ２ａ，ＰＲ，ＰＲａ，ＰＲｂ，  ｐ型半導体領域
ＰＣ１，ＯＴ１  光変調器
ＰＧ，ＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４，ＰＧ１０１，ＰＧ１０２，ＰＬＧ  プラグ
ＰＭ，ＰＭ１，ＰＭ２  位相変調部（光導波部）
ＲＢ、ＲＢ１０１  リブ部
Ｓ１  主区間
Ｓ２  副区間
ＳＢ，ＳＢ１，ＳＢ２，ＳＢ１０１，ＳＢ１０２  スラブ部
ＳＬ  半導体層
ＴＣ  保護膜
ＷＯ１，ＷＯ２，ＷＯ２ａ，ＷＯ２ｂ  光導波路
ＷＦ  ＳＯＩ基板
ＷＦ１  基体
【図１】
2019113660.tif 000003
【図２】
2019113660.tif 000004
【図３】
2019113660.tif 000005
【図４】
2019113660.tif 000006
【図５】
2019113660.tif 000007
【図６】
2019113660.tif 000008
【図７】
2019113660.tif 000009
【図８】
2019113660.tif 000010
【図９】
2019113660.tif 000011
【図１０】
2019113660.tif 000012
【図１１】
2019113660.tif 000013
【図１２】
2019113660.tif 000014
【図１３】
2019113660.tif 000015
【図１４】
2019113660.tif 000016
【図１５】
2019113660.tif 000017
【図１６】
2019113660.tif 000018
【図１７】
2019113660.tif 000019
【図１８】
2019113660.tif 000020
【図１９】
2019113660.tif 000021
【図２０】
2019113660.tif 000022
【図２１】
2019113660.tif 000023
【図２２】
2019113660.tif 000024
【図２３】
2019113660.tif 000025
【図２４】
2019113660.tif 000026
【図２５】
2019113660.tif 000027
【図２６】
2019113660.tif 000028
【図２７】
2019113660.tif 000029
【図２８】
2019113660.tif 000030
【図２９】
2019113660.tif 000031
【図３０】
2019113660.tif 000032
【図３１】
2019113660.tif 000033
【図３２】
2019113660.tif 000034
【図３３】
2019113660.tif 000035
【図３４】
2019113660.tif 000036
【図３５】
2019113660.tif 000037
【図３６】
2019113660.tif 000038
【図３７】
2019113660.tif 000039
【図３８】
2019113660.tif 000040
【図３９】
2019113660.tif 000041
【図４０】
2019113660.tif 000042
【図４１】
2019113660.tif 000043
【図４２】
2019113660.tif 000044
【図４３】
2019113660.tif 000045