(57)【要約】【課題】簡易な方式で安定的なデータ通信が可能な半導体装置を提供する。【解決手段】半導体装置は、複数の信号配線と、複数の信号配線に対応して設けられ、複数の信号配線をそれぞれ駆動して複数のデータを並列的に伝送するドライバ回路と、複数の信号配線にそれぞれ対応して設けられ、信号配線に伝送されるデータの遅延量を可変に設定可能な複数の遅延回路と、複数の信号配線のうち隣接する信号配線のデータに基づいて、対応する信号配線の遅延量を設定するタイミング調整回路とを備える。【選択図】図１
2019113939.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号配線と、
前記複数の信号配線に対応して設けられ、前記複数の信号配線をそれぞれ駆動して複数のデータを並列的に伝送するドライバ回路と、
前記複数の信号配線にそれぞれ対応して設けられ、前記信号配線に伝送されるデータの遅延量を可変に設定可能な複数の遅延回路と、
前記複数の信号配線のうち隣接する信号配線のデータに基づいて、対応する信号配線の遅延量を設定するタイミング調整回路とを備える、半導体装置。
【請求項２】
前記タイミング調整回路は、前記隣接する信号配線の信号変化の有無を示すデータと、隣接する信号配線のデータと、前記対応する信号配線のデータとの入力に基づいて前記対応する信号配線の遅延量を設定する、請求項１記載の半導体装置。
【請求項３】
前記タイミング調整回路は、前記隣接する信号配線の信号変化の有無を示すデータの入力に従って前記隣接する信号配線のデータを取得し、取得した前記隣接する信号配線のデータと、前記対応する信号配線のデータとの入力の組み合わせに基づいて前記対応する信号配線の遅延量を設定する、請求項２記載の半導体装置。
【請求項４】
前記タイミング調整回路は、前記複数の信号配線のうち２本の隣接する信号配線のデータに基づいて、対応する信号配線の遅延量を設定する、請求項１記載の半導体装置。
【請求項５】
前記タイミング調整回路は、前記複数の信号配線のうち２本の隣接する信号配線の信号変化が同じデータに変化した場合には、１本の信号配線の信号変化の場合と比較して、遅延量の調整値を大きくする、請求項４記載の半導体装置。
【請求項６】
前記タイミング調整回路は、
前記隣接する信号配線の信号変化が前記対応する信号配線の信号変化と同じデータである場合には、遅延量を長くし、
前記隣接する信号配線の信号変化が前記対応する信号配線の信号変化と反対のデータである場合には、遅延量を短くする、請求項１記載の半導体装置。
【請求項７】
前記タイミング調整回路は、前記複数の信号配線のうち４本の隣接する信号配線のデータに基づいて、対応する信号配線の遅延量を設定する、請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置、例えばパラレルインタフェースを搭載する回路に適用して有効な技術に関する。
【背景技術】
【０００２】
情報処理技術の進歩に伴って、高速化、低消費電力化を可能にした半導体装置が普及している。
【０００３】
そのような半導体装置において、高速データ通信を実現するために、例えば、データストローブ信号（ＤＱＳ）を採用した半導体記憶装置に関する技術が知られている。
【０００４】
データストローブ信号（ＤＱＳ）を採用した半導体記憶装置としては、例えば、ＤＤＲ４ＳＤＲＡＭ（Double Data Rate 4 Synchronous DRAM）など、データ転送レートがＧｂｐｓ帯の半導体記憶装置が例示される。
【０００５】
一般的に、そのような高速の半導体記憶装置と演算処理装置（ＣＰＵ）との間には、メモリインターフェースが備えられている。
【０００６】
この点でデータの揺らぎに起因する同期タイミングのキャリブレーションを行う技術が開示されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−８６２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一方で、パラレルインタフェースの場合には、隣接する信号配線のクロストークの影響により信号遅延が発生する可能性がある。当該信号遅延は、同期タイミングがずれるために高速化する点では重要な課題である。
【０００９】
本開示は、上記の課題を解決するためになされたものであって、簡易な方式で安定的なデータ通信が可能な半導体装置を提供する。
【００１０】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本開示のある局面に従う半導体装置は、複数の信号配線と、複数の信号配線に対応して設けられ、複数の信号配線をそれぞれ駆動して複数のデータを並列的に伝送するドライバ回路とを備える。また、半導体装置は、複数の信号配線にそれぞれ対応して設けられ、信号配線に伝送されるデータの遅延量を可変に設定可能な複数の遅延回路と、複数の信号配線のうち隣接する信号配線のデータに基づいて、対応する信号配線の遅延量を設定するタイミング調整回路とをさらに備える。
【発明の効果】
【００１２】
一実施例によれば、半導体装置は、簡易な方式で安定的なデータ通信が可能である。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に基づく半導体装置１の構成を説明する図である。
【図２】実施形態１に基づくインタフェース回路のタイミングチャート図である。
【図３】実施形態１に基づくデータＤ１に対するタイミング調整回路２００の調整テーブルの一例を説明する図である。
【図４】実施形態１に基づく調整値の関係を説明する図である。
【図５】実施形態２に基づく半導体装置１＃の構成を説明する図である。
【図６】実施形態２に基づくインタフェース回路のタイミングチャート図である。
【発明を実施するための形態】
【００１４】
実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
【００１５】
（実施形態１）
図１は、実施形態１に基づく半導体装置１の構成を説明する図である。
【００１６】
図１に示されるように、半導体装置１は、インタフェース回路を含む。
具体的には、パラレルインタフェース回路について説明する。
【００１７】
半導体装置１は、複数の信号配線ＤＳ０〜ＤＳ２（以下、総称して信号配線ＤＳとも称する）と、複数の信号配線に対応して設けられ、複数の信号配線ＤＳ０〜ＤＳ２をそれぞれ駆動して複数のデータＤ０〜Ｄ２を並列的に伝送するドライバ回路１００とを含む。半導体装置１は、複数の信号配線ＤＳ０〜ＤＳ２にそれぞれ対応して設けられ、信号配線に伝送されるデータの遅延量を可変に設定可能な複数の遅延回路ＤＬ０〜ＤＬ２（以下、総称して遅延回路ＤＬとも称する）と、複数の遅延回路ＤＬ０〜ＤＬ２のデータをそれぞれサンプリングするサンプリング回路Ｓ０〜Ｓ２とを含む。また、半導体装置１は、隣接する信号配線のデータに基づいて、対応する信号配線の遅延量を設定するタイミング調整回路２００と、信号配線ＤＳ０，ＤＳ２にそれぞれ対応して設けられた信号変化検出回路ＤＴ０，ＤＴ２とを含む。
【００１８】
本例においては、一例として信号配線ＤＳ１の遅延回路ＤＬ１の遅延量を設定する方式について説明する。
【００１９】
ドライバ回路１００は、一例として複数のコンパレータを含み、各コンパレータは、基準電圧と、入力電圧との比較に基づいてデータＤを対応する信号配線ＤＳに対して出力する。本例においては、ドライバ回路１００は、一例として読み出したデータＤ０〜Ｄ２をそれぞれ信号配線ＤＳ０〜ＤＳ２に出力する。
【００２０】
図２は、実施形態１に基づくインタフェース回路のタイミングチャート図である。
図２を参照して、時刻Ｔ０において、信号配線ＤＳ０のデータＤ０は、「Ｌ」レベルから「Ｈ」レベルに信号が変化する。信号配線ＤＳ２のデータＤ２は、「Ｌ」レベルから「Ｈ」レベルに変化する。
【００２１】
時刻Ｔ２において、信号配線ＤＳ１のデータＤ１は、「Ｈ」レベルから「Ｌ」レベルに変化する。信号配線ＤＳ１は、時刻Ｔ０において「Ｈ」レベルから「Ｌ」レベルに変化することが理想的ではあるが、信号配線ＤＳ０，ＤＳ２の信号変化のクロストークの影響を受けて立ち下がりの期間が所定期間分、遅くなっている場合が示されている。
【００２２】
したがって、遅延回路ＤＬ０〜ＤＬ２において、固定値の遅延量が付加される場合には、信号配線ＤＳ１のデータＤ１が他のデータよりも遅れることになる。
【００２３】
時刻Ｔ３において、遅延回路ＤＬ０，ＤＬ２を介するデータＤ０＿ｄ，Ｄ２＿ｄが出力される。
【００２４】
時刻Ｔ４においてクロストークの影響を受けて遅延回路ＤＬ１を介する遅れたデータＤ１＿ｄが出力される可能性がある。
【００２５】
本例においては、信号配線ＤＳ１について、遅延量を調整する。具体的には、信号配線ＤＳ０，ＤＳ２の信号変化のクロストークの影響による遅延分をキャンセルする遅延量に調整する。本例においては、調整値Ｌ２＃分遅延量が調整される場合が示されている。
【００２６】
これにより、クロストークの影響をキャンセルすることによりサンプリング回路Ｓの同期タイミングを揃えることが可能となる。
【００２７】
本例においては、時刻Ｔ１に、データＤ０，Ｄ２が変化する。
信号変化検出回路ＤＴ０，ＤＴ２は、当該変化を検出して「Ｌ」レベルから「Ｈ」レベルに遷移する。
【００２８】
タイミング調整回路２００は、信号変化検出回路ＤＴ０，ＤＴ２から入力されるデータＤ０＿ｔｒ，Ｄ２＿ｔｒに基づいて信号配線ＤＳ０，ＤＳ２のデータを取得する。
【００２９】
タイミング調整回路２００は、データＤ０＿ｔｒ，Ｄ２＿ｔｒが「Ｈ」レベルの場合に、信号配線ＤＳ０，ＤＳ２に伝送されるデータＤ０，Ｄ２を取得する。タイミング調整回路２００は、当該取得したデータＤ０，Ｄ２と、信号配線ＤＳ１に伝送されるデータＤ１との組み合わせに基づいて遅延量を調整する。
【００３０】
図３は、実施形態１に基づくデータＤ１に対するタイミング調整回路２００の調整テーブルの一例を説明する図である。
【００３１】
図３を参照して、データＤ１と、データＤ０，Ｄ２の状態に基づいて調整値ΔＬを調整するテーブルが示されている。「ｘ」の記号は信号変化が無い場合を指し示す。
【００３２】
データＤ１について、信号変化が無い場合「ｘ」には、調整値は０（ｎｏｎｅ）である。
【００３３】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ２が「Ｌ」レベルから「Ｈ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ１に設定する。データＤ０は信号変化が無い状態である。
【００３４】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ０が「Ｌ」レベルから「Ｈ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ１に設定する。データＤ１は信号変化が無い状態である。
【００３５】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ０が「Ｌ」レベルから「Ｈ」レベル、データＤ２が「Ｌ」レベルから「Ｈ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ２に設定する。
【００３６】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ２が「Ｈ」レベルから「Ｌ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ３に設定する。データＤ０は信号変化が無い状態である。
【００３７】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ０が「Ｈ」レベルから「Ｌ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ３に設定する。データＤ１は信号変化が無い状態である。
【００３８】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ０が「Ｈ」レベルから「Ｌ」レベル、データＤ２が「Ｈ」レベルから「Ｌ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ４に設定する。
【００３９】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ２が「Ｌ」レベルから「Ｈ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ１＃に設定する。データＤ０は信号変化が無い状態である。
【００４０】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ０が「Ｌ」レベルから「Ｈ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ１＃に設定する。データＤ１は信号変化が無い状態である。
【００４１】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ０が「Ｌ」レベルから「Ｈ」レベル、データＤ２が「Ｌ」レベルから「Ｈ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ２＃に設定する。
【００４２】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ２が「Ｈ」レベルから「Ｌ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ３＃に設定する。データＤ０は信号変化が無い状態である。
【００４３】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ０が「Ｈ」レベルから「Ｌ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ３＃に設定する。データＤ１は信号変化が無い状態である。
【００４４】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ０が「Ｈ」レベルから「Ｌ」レベル、データＤ２が「Ｈ」レベルから「Ｌ」レベルに遷移する場合にはクロストークの影響を受ける。その場合には、調整値Ｌ４＃に設定する。
【００４５】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ０が「Ｌ」レベルから「Ｈ」レベル、データＤ２が「Ｈ」レベルから「Ｌ」レベルに遷移する場合、データＤ０が「Ｈ」レベルから「Ｌ」レベル、データＤ２が「Ｌ」レベルから「Ｈ」レベルの場合には隣接する信号配線ＤＳのデータの論理レベルは互いに反転しているためクロストークは生じない。したがって、その場合には、調整値は０（ｎｏｎｅ）である。
【００４６】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ０が「Ｌ」レベルから「Ｈ」レベル、データＤ２が「Ｈ」レベルから「Ｌ」レベルに遷移する場合、データＤ０が「Ｈ」レベルから「Ｌ」レベル、データＤ２が「Ｌ」レベルから「Ｈ」レベルの場合には隣接する信号配線ＤＳのデータの論理レベルは互いに反転しているためクロストークは生じない。したがって、その場合には、調整値は０（ｎｏｎｅ）である。
【００４７】
図４は、実施形態１に基づく調整値の関係を説明する図である。
図４（Ａ）を参照して、調整値Ｌ１〜Ｌ４の関係が示されている。
【００４８】
調整値ΔＬとして設定される調整値Ｌ１，Ｌ２は負である。一方、調整値Ｌ３，Ｌ４は正である。｜Ｌ２｜＞｜Ｌ１｜の関係を満たす。Ｌ４＞Ｌ３の関係を満たす。
【００４９】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ０が「Ｌ」レベルから「Ｈ」レベル、データＤ２が「Ｌ」レベルから「Ｈ」レベルに遷移する場合には一方のデータのみが遷移する場合よりもクロストークの影響を大きく受ける。したがって、遅延量の調整値を大きくする必要がある。
【００５０】
データＤ１が「Ｌ」レベルから「Ｈ」レベルに遷移する場合であって、データＤ０が「Ｈ」レベルから「Ｌ」レベル、データＤ２が「Ｈ」レベルから「Ｌ」レベルに遷移する場合には一方のデータのみが遷移する場合よりもクロストークの影響を大きく受ける。したがって、遅延量の調整値を大きくする必要がある。
【００５１】
図４（Ｂ）を参照して調整値Ｌ１＃〜Ｌ４＃の関係が示されている。
調整値ΔＬとして設定される調整値Ｌ１＃，Ｌ２＃は負である。一方、調整値Ｌ３＃，Ｌ４＃は正である。｜Ｌ２＃｜＞｜Ｌ１＃｜の関係を満たす。Ｌ４＃＞Ｌ３＃の関係を満たす。
【００５２】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ０が「Ｌ」レベルから「Ｈ」レベル、データＤ２が「Ｌ」レベルから「Ｈ」レベルに遷移する場合には一方のデータのみが遷移する場合よりもクロストークの影響を大きく受ける。したがって、遅延量の調整値を大きくする必要がある。
【００５３】
データＤ１が「Ｈ」レベルから「Ｌ」レベルに遷移する場合であって、データＤ０が「Ｈ」レベルから「Ｌ」レベル、データＤ２が「Ｈ」レベルから「Ｌ」レベルに遷移する場合には一方のデータのみが遷移する場合よりもクロストークの影響を大きく受ける。したがって、遅延量の調整値を大きくする必要がある。
【００５４】
当該方式により信号配線ＤＳ１の遅延回路ＤＬ１の遅延量について、隣接する信号配線ＤＳのクロストークの影響をキャンセルする値に調整することが可能である。
【００５５】
なお、本例においては、信号配線ＤＳ１に対してタイミング調整回路２００を設けた構成について説明したが、それぞれの信号配線ＤＳに対応して同様の方式に従ってタイミング調整回路２００を設けるようにしても良い。これにより、それぞれの信号配線ＤＳについてクロストークの影響をキャンセルすることが可能となる。したがって、複数のデータを複数のサンプリング回路Ｓでサンプリングする際の有効ウィンドウ幅を広くとることが可能となり、高速化を図ることが可能である。すなわち、簡易な方式で安定的なデータ通信が可能である。
【００５６】
また、信号変化検出回路ＤＴ０，ＤＴ２は、信号配線ＤＳ０，ＤＳ２の信号レベルの遷移を検出した検出信号Ｄ０＿ｔｒ，Ｄ２＿ｔｒ（「Ｈ」レベル）を出力する。
【００５７】
タイミング調整回路２００は、当該検出信号Ｄ０＿ｔｒ，Ｄ２＿ｔｒに従って信号配線ＤＳ０，ＤＳ２の信号レベルを取得する。したがって、タイミング調整回路２００は、検出信号Ｄ０＿ｔｒ，Ｄ２＿ｔｒをトリガとして信号配線ＤＳ０，ＤＳ２の遷移したデータを確実に取得することが可能である。
【００５８】
これにより、図３の調整テーブルに従って調整値ΔＬを確実に設定することが可能である。
【００５９】
図３の調整テーブルは、テストにより設定することが可能である。
例えば、テストは、半導体装置に搭載されたメモリから出力されたデータを使用することが可能である。当該データを用いて所定のデータパターンを用いてドライバ回路１００は、信号配線ＤＳを駆動する。
【００６０】
例えば、「１０１０１０」等の交互のデータパターンに従ってドライバ回路１００は、信号配線ＤＳを駆動する。当該駆動に従う遅延回路ＤＬによる遅延差を検出して、調整テーブルを設定することも可能である。種々のデータパターンを設定することが可能である。
【００６１】
（実施形態２）
図５は、実施形態２に基づく半導体装置１＃の構成を説明する図である。
【００６２】
図５に示されるように、半導体装置１＃は、インタフェース回路を含む。
具体的には、パラレルインタフェース回路について説明する。
【００６３】
半導体装置１＃は、複数の信号配線ＤＳ０〜ＤＳ５と、複数の信号配線に対応して設けられ、複数の信号配線ＤＳ０〜ＤＳ５をそれぞれ駆動して複数のデータＤ０〜Ｄ５を並列的に伝送するドライバ回路１１０とを含む。半導体装置１＃は、複数の信号配線ＤＳ０〜ＤＳ５にそれぞれ対応して設けられ、信号配線に伝送されるデータの遅延量を可変に設定可能な複数の遅延回路ＤＬ０〜ＤＬ５と、複数の遅延回路ＤＬ０〜ＤＬ５のデータをそれぞれサンプリングするサンプリング回路Ｓ０〜Ｓ５とを含む。
【００６４】
また、半導体装置１は、隣接する信号配線のデータに基づいて、対応する信号配線の遅延量を設定するタイミング調整回路２１０と、信号配線ＤＳ０，ＤＳ１，ＤＳ３，ＤＳ４にそれぞれ対応して設けられた信号変化検出回路ＤＴ０，ＤＴ１，ＤＴ３，ＤＴ４とを含む。
【００６５】
本例においては、一例として信号配線ＤＳ２の遅延回路ＤＬ２の遅延量を設定する方式について説明する。
【００６６】
ドライバ回路１１０は、一例として複数のコンパレータを含み、各コンパレータは、基準電圧と、入力電圧との比較に基づいてデータＤを対応する信号配線ＤＳに対して出力する。本例においては、ドライバ回路１１０は、一例として読み出したデータＤ０〜Ｄ５をそれぞれ信号配線ＤＳ０〜ＤＳ５に出力する。
【００６７】
図６は、実施形態２に基づくインタフェース回路のタイミングチャート図である。
図６を参照して、時刻Ｔ１０において、信号配線ＤＳ０のデータＤ０は、「Ｈ」レベルから「Ｌ」レベルに変化する。信号配線ＤＳ１のデータＤ１は、「Ｌ」レベルから「Ｈ」レベルに変化する。信号配線ＤＳ３のデータＤ３は、「Ｌ」レベルから「Ｈ」レベルに変化する。信号配線ＤＳ４のデータＤ４は、「Ｌ」レベルを維持した状態である。
【００６８】
時刻Ｔ１１において、信号配線ＤＳ２のデータＤ２が「Ｈ」レベルから「Ｌ」レベルに変化する。信号配線ＤＳ２は、時刻Ｔ１０において「Ｈ」レベルから「Ｌ」レベルに変化することが理想的ではあるが、信号配線ＤＳ０，ＤＳ１，ＤＳ３の信号変化のクロストークの影響を受けて立ち下がりの期間が所定期間分、遅くなっている場合が示されている。
【００６９】
したがって、遅延回路ＤＬ０〜ＤＬ４において、固定値の遅延量が付加される場合には、信号配線ＤＳ２のデータＤ２が他のデータよりも遅れることになる。
【００７０】
時刻Ｔ１３において、遅延回路ＤＬ０，ＤＬ１，ＤＬ３を介するデータＤ０＿ｄ，Ｄ１＿ｄ，Ｄ３＿ｄが出力される。
【００７１】
時刻Ｔ１４においてクロストークの影響を受けて遅延回路ＤＬ２を介する遅れたデータＤ２＿ｄが出力される可能性がある。
【００７２】
本例においては、信号配線ＤＳ２のデータＤ２について、遅延量を調整する。具体的には、信号配線ＤＳ０，ＤＳ１，ＤＳ３，ＤＳ４の信号変化のクロストークの影響による遅延分をキャンセルする遅延量に調整する。本例においては、調整値Ｌｘ＃分遅延量が調整される場合が示されている。
【００７３】
これにより、クロストークの影響をキャンセルすることによりサンプリング回路Ｓの同期タイミングを揃えることが可能となる。
【００７４】
本例においては、時刻Ｔ１０に、データＤ０，Ｄ１，Ｄ２が変化する。
信号変化検出回路ＤＴ０，ＤＴ１，ＤＴ３は、当該変化を検出して「Ｌ」レベルから「Ｈ」レベルに遷移する。
【００７５】
タイミング調整回路２１０は、信号変化検出回路ＤＴ０，ＤＴ１，ＤＴ３から入力されるデータＤ０＿ｔｒ，Ｄ１＿ｔｒ，Ｄ３＿ｔｒに基づいて信号配線ＤＳ０，ＤＳ１，ＤＳ３のデータを取得する。
【００７６】
タイミング調整回路２１０は、データＤ０＿ｔｒ，Ｄ１＿ｔｒ，Ｄ３＿ｔｒが「Ｈ」レベルの場合に、信号配線ＤＳ０，ＤＳ１，ＤＳ３に伝送されるデータＤ０，Ｄ１，Ｄ３を取得する。タイミング調整回路２１０は、当該取得したデータＤ０，Ｄ１，Ｄ３と、信号配線ＤＳ２に伝送されるデータＤ２との組み合わせに基づいて遅延量を調整する。
【００７７】
具体的には、実施形態１で説明したのと同様の調整テーブルに基づいてデータＤ０，Ｄ１，Ｄ３の状態に基づいて調整値ΔＬを調整する。
【００７８】
なお、本例においては、信号配線ＤＳ４に伝送されるデータの変化はないためデータＤ４の状態を用いない場合について説明したが、データＤ４についてもデータの変化が有る場合には上記で説明したのと同様の方式に従って調整値ΔＬを調整する。
【００７９】
当該方式により信号配線ＤＳ２の遅延回路ＤＬ２の遅延量について、隣接する信号配線ＤＳのクロストークの影響をキャンセルする値に調整することが可能である。
【００８０】
本実施形態２においては、隣接する４本の信号配線ＤＳのクロストークの影響をキャンセルする。すなわち、精度の高い調整値ΔＬに調整することが可能である。したがって、複数のデータを複数のサンプリング回路Ｓでサンプリングする際の有効ウィンドウ幅をより広くとることが可能となり、さらに高速化を図ることが可能である。すなわち、簡易な方式で安定的なデータ通信が可能である。
【００８１】
なお、本例においては、信号配線ＤＳ２に対してタイミング調整回路２１０を設けた構成について説明したが、それぞれの信号配線ＤＳに対応して同様の方式に従ってタイミング調整回路２１０を設けるようにしても良い。これにより、それぞれの信号配線ＤＳについてクロストークの影響をキャンセルすることが可能となる。
【００８２】
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００８３】
１  半導体装置、１００，１１０  ドライバ回路、２００，２１０  タイミング調整回路、ＤＬ０〜ＤＬ５  遅延回路、ＤＳ０〜ＤＳ５  信号配線、ＤＴ０〜ＤＴ４  信号変化検出回路、Ｓ０〜Ｓ５  サンプリング回路。
【図１】
2019113939.tif 000003
【図２】
2019113939.tif 000004
【図３】
2019113939.tif 000005
【図４】
2019113939.tif 000006
【図５】
2019113939.tif 000007
【図６】
2019113939.tif 000008