(57)【要約】【課題】接合を安定させることが可能な半導体装置の製造方法を提供すること。【解決手段】表面と当該表面と反対側の裏面とを有し、当該裏面から当該表面に貫通するビアホールを有する基板に当該裏面および該ビアホールを形成する面にニッケル（Ｎｉ）を含む第１金属層を形成する工程と、当該第１金属層上に該第１金属層を種金属として第２金属層を電解メッキする工程と、当該第２金属層上にニッケル（Ｎｉ）またはチタン（Ｔｉ）を含む第３金属層を形成する工程と、該ビアホールを除く領域の該第３金属層を除去する工程と、該基板を実装する実装基板と該裏面との間にロウ材を介在させて当該基板を該実装基板上に搭載する工程と、を有する半導体装置の製造方法である。【選択図】図１
2019145546.tif 000002
【特許請求の範囲】
【請求項１】
表面と当該表面と反対側の裏面とを有し、当該裏面から当該表面に貫通するビアホールを有する基板に当該裏面および該ビアホールを形成する面にニッケル（Ｎｉ）を含む第１金属層を形成する工程と、
当該第１金属層上に該第１金属層を種金属として第２金属層を電解メッキする工程と、
当該第２金属層上にニッケル（Ｎｉ）またはチタン（Ｔｉ）を含む第３金属層を形成する工程と、
該ビアホールを除く領域の該第３金属層を除去する工程と、
該基板を実装する実装基板と該裏面との間にロウ材を介在させて当該基板を該実装基板上に搭載する工程と、を有する半導体装置の製造方法。
【請求項２】
該第３金属層を除去する工程は、該ビアホール内および該ビアホールの周囲の幅１０μｍの領域を残して該第３金属層を除去する、請求項１に記載の半導体装置の製造方法。
【請求項３】
該第１金属層はニクロム（Ｎｉ−Ｃｒ）と金（Ａｕ）の積層構造を有し、
当該第１金属層を形成する工程は、当該Ｎｉ−Ｃｒと該Ａｕの厚さをそれぞれ５０〜２００ｎｍとして形成する請求項１に記載の半導体装置の製造方法。
【請求項４】
該第３金属層はＮｉ−Ｃｒであり、
該第３金属層を形成する工程は該Ｎｉ−Ｃｒを２０〜２００ｎｍの厚さで形成する請求項１の半導体装置の製造方法。
【請求項５】
さらに該ビアホールを形成する工程を備え、
該ビアホールを形成する工程は、該基板裏面の全面に種金属を形成し、
該種金属による選択電解メッキにより該ビアホールに対応する領域に開口を備える金属製エッチングマスクを形成し、
該基板を該金属のエッチングマスクにより該基板をエッチングする、請求項１に記載の半導体装置の製造方法。
【請求項６】
該開口の径と該基板の厚さは０．５〜１０の比に設定される、請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は半導体装置の製造方法に関する。
【０００２】
ロウ材を用いて半導体装置を実装基板に実装する技術が知られている（例えば特許文献１）。また、高周波半導体装置において、トランジスタに対するグランド電位を安定化する目的で、基板上に形成された電界効果トランスタ（ＦＥＴ）のソース電極、あるいは、ソース電極から引き出された配線に形成されたソースパッドに対して、基板にビアを形成してこのビアを介してソース電位を基板裏面に施されたグランド電位に直接接続する技術も一般的である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−３５４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、基板ビアを形成された半導体装置を、ロウ材を介して搭載基板に実装する際に、ロウ材がビア内に侵入した状態で実装される。半導体装置の使用環境下で周囲温度、半導体装置の動作温度の変化により、侵入したロウ材が収縮を繰り返すことで、例えば搭載基板から半導体装置が剥がれる等、半導体装置の実装状態に不具合が発生することがあった。本願発明は、上記課題に鑑み、接合を安定させることが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一形態は、表面と当該表面と反対側の裏面とを有し、当該裏面から当該表面に貫通するビアホールを有する基板に当該裏面および該ビアホールを形成する面にニッケル（Ｎｉ）を含む第１金属層を形成する工程と、当該第１金属層上に該第１金属層を種金属として第２金属層を電解メッキする工程と、当該第２金属層上にニッケル（Ｎｉ）またはチタン（Ｔｉ）を含む第３金属層を形成する工程と、該ビアホールを除く領域の該第３金属層を除去する工程と、該基板を実装する実装基板と該裏面との間にロウ材を介在させて当該基板を該実装基板上に搭載する工程と、を有する半導体装置の製造方法である。
【発明の効果】
【０００６】
上記発明によれば、接合を安定させることが可能な半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）は実施例１に係る半導体装置を例示する平面図である。図１（ｂ）は図１（ａ）の線Ａ−Ａに沿った断面図である。
【図２】図２（ａ）から図２（ｃ）は半導体装置の製造方法を例示する断面図である。
【図３】図３（ａ）から図３（ｃ）は半導体装置の製造方法を例示する断面図である。
【図４】図４（ａ）から図４（ｃ）は半導体装置の製造方法を例示する断面図である。
【図５】図５（ａ）から図５（ｃ）は半導体装置の製造方法を例示する断面図である。
【図６】図６（ａ）から図６（ｃ）は半導体装置の製造方法を例示する断面図である。
【図７】図７（ａ）から図７（ｃ）は半導体装置の製造方法を例示する断面図である。
【図８】図８は半導体装置の製造方法を例示する断面図である。
【発明を実施するための形態】
【０００８】
本発明の一形態は、（１）表面と当該表面と反対側の裏面とを有し、当該裏面から当該表面に貫通するビアホールを有する基板に当該裏面および該ビアホールを形成する面にニッケル（Ｎｉ）を含む第１金属層を形成する工程と、当該第１金属層上に該第１金属層を種金属として第２金属層を電解メッキする工程と、当該第２金属層上にニッケル（Ｎｉ）またはチタン（Ｔｉ）を含む第３金属層を形成する工程と、該ビアホールを除く領域の該第３金属層を除去する工程と、該基板を実装する実装基板と該裏面との間にロウ材を介在させて当該基板を該実装基板上に搭載する工程と、を有する半導体装置の製造方法である。これにより接合を安定させることができる。
（２）該第３金属層を除去する工程は、該ビアホール内および該ビアホールの周囲の幅１０μｍの領域を残して該第３金属層を除去することが好ましい。第３金属層によりビアホール内へのロウ材の侵入を抑制し、クラックなどを抑制することができる。
（３）該第１金属層はニクロム（Ｎｉ−Ｃｒ）と金（Ａｕ）の積層構造を有し、当該第１金属層を形成する工程は、当該Ｎｉ−Ｃｒと該Ａｕの厚さをそれぞれ５０〜２００ｎｍとして形成することが好ましい。これにより第１金属層が残存し、接合強度を高めることができる。
（４）該第３金属層はＮｉ−Ｃｒであり、該第３金属層を形成する工程は該Ｎｉ−Ｃｒを２０〜２００ｎｍの厚さで形成することが好ましい。これにより第１金属層が残存し、接合強度を高めることができる。
（５）さらに該ビアホールを形成する工程を備え、該ビアホールを形成する工程は、該基板裏面の全面に種金属を形成し、該種金属による選択電解メッキにより該ビアホールに対応する領域に開口を備える金属製エッチングマスクを形成し、該基板を該金属のエッチングマスクにより該基板をエッチングすることが好ましい。第３金属層によりビアホール内へのロウ材の侵入を抑制し、クラックなどを抑制することができる。
（６）該開口の径と該基板の厚さは０．５〜１０の比に設定されることが好ましい。
【０００９】
本発明の実施例について説明する。
【実施例１】
【００１０】
（半導体装置）
図１（ａ）は実施例１に係る半導体装置１００を例示する平面図である。図１（ａ）に示すように、半導体装置１００は、基板１０、ゲートパッド１２、ゲートフィンガー１３、ソースパッド１４、ソースフィンガー１５、ドレインパッド１６およびドレインフィンガー１７を有する電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である。基板１０は、炭化珪素（ＳｉＣ）などの絶縁基板あるいはサファイア等の絶縁材料とすることができる。基板１０には窒化ガリウム（ＧａＮ）のチャネル層、および窒化アルミニウムガリウム（ＡｌＧａＮ）の電子供給層などが形成されている。
【００１１】
各パッドおよび各フィンガーは基板１０の表面１０ｃ側に設けられている。ゲートフィンガー１３はゲートパッド１２から延伸する。ソースフィンガー１５はソースパッド１４から延伸する。ドレインフィンガー１７はドレインパッド１６から延伸する。ソースフィンガー１５、ドレインフィンガー１７およびゲートフィンガー１３は順に並んでいる。ソースパッド１４、ソースフィンガー１５、ドレインパッド１６およびドレインフィンガー１７は、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層とを積層した後、これらを合金化したオーミック電極、およびその上のＡｕの配線層などで形成されている。ゲートパッド１２およびゲートフィンガー１３は、例えばニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、およびＡｕ層などを積層したものである。
【００１２】
図１（ｂ）は図１（ａ）の線Ａ−Ａに沿った断面図であり、実装基板３０に実装された半導体装置を示している。図１（ａ）および図１（ｂ）に示すように、基板１０には、基板１０を上面から下面にかけて貫通するビアホール１０ａが設けられている。ソースパッド１４はビアホール１０ａと重なっており、ビア受けパッドとして機能する。
【００１３】
図１（ｂ）に示すように、基板１０の下面には金属層２０（第１金属層）およびメッキ層２２（第２金属層）が設けられている。金属層２０は基板１０の表面（図１（ｂ）では下面）からビアホール１０ａの内壁にわたり連続して設けられ、ソースパッド１４の下面に接触している。メッキ層２２には基準電位（例えばグランド電位）が供給される。メッキ層２２は後述のように金属層２０を種電極として用いた電解メッキ処理により形成され、ビアホール１０ａの内側から外側にわたって、金属層２０の表面に設けられている。金属層２４（第３金属層）は、ビアホール１０ａの内側からビアホール１０ａ周囲のメッキ層２２の表面に設けられ、ビアホール１０ａの内部には侵入せず、ビアホール１０ａ内に空乏５０が残存する。
【００１４】
金属層２０は、例えば基板１０に近い方から厚さ５０〜２００ｎｍのニッケル−クロム合金（Ｎｉ−Ｃｒ、ニクロム）層と厚さ５０〜２００ｎｍの金（Ａｕ）層とを積層したものである（Ｎｉ−Ｃｒ／Ａｕ）、またはチタン（Ｔｉ）などの金属でもよい。メッキ層２２は例えばＡｕなどの金属で形成されている。金属層２４は例えばＮｉ−Ｃｒなどの金属で形成されている。金属層２０およびメッキ層２２の表面は、金属層２４に比べロウ材に対する濡れ性が高い。メッキ層２２の厚さは例えば５〜１０μｍ、金属層２４の厚さは例えば２０〜２００ｎｍである。
【００１５】
図１（ｂ）に示すように、半導体装置１００は、ロウ材３２を用いて、実装基板３０に搭載される。ロウ材３２は、例えば金錫などの共晶合金（Ａｕ−Ｓｎ）または銀（Ａｇ）などの金属を含む樹脂により形成されている。ロウ材３２は金属層２０、金属層２４およびメッキ層２２に接触するが、金属層２４にはじかれる。ロウ材３２は金属層２４に対する濡れ性が悪いため、ビアホール１０ａの内部には侵入しにくく、内部に充填されず、またビアホール１０ａの周囲の金属層２４の上ではじかれる。ビアホール１０ａの内部には空乏５０が残存する。
【００１６】
（半導体装置の製造方法）
図２（ａ）から図７（ｃ）は半導体装置１００の製造方法を例示する断面図である。図２（ａ）に示すように、例えば蒸着法およびリフトオフ法などにより、基板１０の極表面１０ｃにソースパッド１４を形成し、さらに図２（ａ）には示されていないゲートパッド、ドレインパッドおよびフィンガーなどを形成する。ワックス４２を用いて、基板１０の表面１０ｃ側をガラスの支持基板４０に貼り付ける。図２（ｂ）に示すように、基板１０の裏面１０ｄを研削し、厚さを例えば１００μｍとする。図２（ｃ）に示すように、例えばスパッタリング法により、基板１０の裏面１０ｄから支持基板４０の表面にかけて、例えばＮｉ−Ｃｒ／Ａｕの金属層４４を形成する。
【００１７】
図３（ａ）に示すように、レジストパターニングにより、金属層４４の表面であって、ソースパッド１４と重なる位置にフォトレジスト４６を形成する。図３（ｂ）に示すように、金属層４４を給電線（種金属）に用いた選択メッキ処理により、Ａｕのメタルマスク４８を形成する。図３（ｃ）に示すように、フォトレジスト４６を除去する。これによりソースパッド１４に対応する位置の金属層４４が露出し、その他の領域を覆うＡｕのメタルマスク４８が裏面１０ｄ上に残される。
【００１８】
図４（ａ）に示すように、メタルマスク４８をマスクとするエッチング処理により、金属層４４および基板１０のうち、ソースパッド１４と重なる部分を除去する。これにより、基板１０に、ソースパッド１４まで達するビアホール１０ａが形成される。ビアホール１０ａの径は、研削後の基板の厚さに対して０．５〜１０のアスペクト比を有する。本実施例の場合、裏面研削により基板厚を１００μｍ前後（１００±１０μｍ）に薄くする。その場合、ビアホール１０ａの径は５０μｍ程度まで狭めることができる。図４（ｂ）に示すように、エッチング処理により金属層４４およびメタルマスク４８を除去する。図４（ｃ）に示すように、例えばスパッタリング法により、基板１０の表面の全面に再度Ｎｉ−Ｃｒ／Ａｕの金属層２０を形成する。金属層２０中のＮｉ−Ｃｒ層およびＡｕ層それぞれの厚さは例えば２００ｎｍである。金属層２０は、支持基板４０の表面、基板１０の裏面１０ｄ、ビアホール１０ａの内壁およびソースパッド１４の表面にかけて連続的に形成される。
【００１９】
図５（ａ）に示すように、レジストパターニングを行い、フォトレジスト５１を形成する。フォトレジスト５１は基板１０の周縁部およびスクライブラインに対応する領域１０ｂに設けられる。図５（ｂ）に示すように、金属層２０をシードメタルとして用いたメッキ処理により、Ａｕのメッキ層２２を形成する。メッキ層２２は金属層２０上のフォトレジスト５１のある領域には形成されず、フォトレジスト５１のない領域に形成される。図５（ｃ）に示すようにフォトレジスト５１を除去する。基板１０のうち領域１０ｂにメッキ層２２は形成されず、金属層２０が露出する。
【００２０】
図６（ａ）に示すように、例えばスパッタリング法により、金属層２０およびメッキ層２２の表面に例えば厚さ４０ｎｍのＮｉ−Ｃｒの金属層２４を形成する。金属層２４は支持基板４０の表面、基板１０の表面、およびビアホール１０ａの内壁とソースパッド１４の表面のメッキ層２２の上にかけて連続的に形成される。スクライブラインに対応する領域１０ｂにおいて、金属層２４は金属層２０を覆う。図６（ｂ）に示すように、ビアホール１０ａおよびその周辺部を覆うフォトレジスト５２を形成する。図６（ｃ）に示すように、例えばヨウ素系エッチング液を用いてエッチング処理を行うことにより、金属層２０が残存するように、フォトレジスト５２から露出する金属層２４を除去する。金属層２０と金属層２４とは、ヨウ素系エッチング液（ヨウ化カリウム水溶液にヨウ素を溶解させた液を指す）を用いているため、メッキ層２２上の金属層２４はエッチングされ、除去される。領域１０ｂは後工程でダイシングされるため、本来であれば金属層２０を残存させる必要がない。しかし、実施例１においては、金属層２０の最表面にＡｕを設けているため、その下地のＮｉ−Ｃｒはエッチング液にさらされることなく残存する。すなわち、本例ではスクライブラインに対応する領域１０ｂには、金属層２０が残ることになる。金属層２０を領域１０ｂに残存させることで、本半導体装置を実装基板に実装する際の、基板１０とロウ材３２との接合強度を高めることができる。さらにビアホール１０ａ内およびビアホール１０ａを囲む幅１０μｍの領域において、金属層２４は残存する。
【００２１】
スクライブライン上に金属層、特にその最上層のＡｕを残すことが好ましくない応用においては、ヨウ素系のエッチング液によりメッキ層２２上のＮｉ−Ｃｒをまず除去した後、Ａｕに対するエッチング液でスクライブラインに対応する領域１０ｂ上のＡｕを除去することも可能である。Ａｕの除去の際にメッキ層２２のＡｕもエッチングされるが、メッキ層２２のＡｕが圧倒的に厚いので金属層２０のＡｕのみを除去することが可能である。さらに、領域１０ｂに一切の金属を残したくない場合には、Ａｕをエッチングした後、再度ヨウ素系のエッチング液で領域１０ｂに残存する金属（Ｎｉ−Ｃｒ、ニクロム）を除去することができる。
【００２２】
本例では、金属層２０と金属層２４についてそれぞれＮｉ−Ｃｒの例を挙げているが、それぞれ上記以外の材料として、次の材料、およびエッチング液（またはエッチングガス）を用いることもできる。例えば、Ｎｉ−Ｃｒのエッチング液として塩酸（ＨＣｌ）を用いることができる。Ａｕは塩酸に対してほぼ不溶であり、金属層２４の除去に際して何らの影響も受けない。金属層２０がＮｉ−Ｃｒ／Ｃｕ、金属層２４がＮｉ−Ｃｒの場合には、塩化第２鉄（ＦｅＣｌ３）のエッチング液を用いることができる。この場合、塩化第２鉄は金属層２４のＮｉ−Ｃｒおよび金属層２０のＮｉ−ＣｒおよびＣｕのいずれもエッチングする。メッキ層２２のＡｕのみがエッチング耐性を示す。また金属層２４にＴｉを採用することもできる。金属層２０がＮｉ−Ｃｒ／Ｃｕで金属層２４がＴｉの場合、および金属層２０がＮｉ−Ｃｒ／Ａｕで金属層２４がＴｉの場合には、アルゴンガスによるミリングやフッ素系ガスを用いることにより、金属層２４のＴｉを選択的に除去することもできる。また、金属層２０は、スパッタリング法以外にも蒸着・リフトオフ法により形成することもできる。
【００２３】
図７（ａ）に示すようにフォトレジスト５２を除去する。図７（ｂ）に示すように、例えば１００〜２００℃の高温熱処理によりワックス４２を溶かし、基板１０を支持基板４０から剥離する。剥離の後、有機溶剤などでワックス４２を除去する。図７（ｃ）に示すように、裏面１０ｄ側をテープ５４に貼り付ける。その後、表面１０ｃ側からダイシング処理を行い、図７（ｃ）に矢印で示すように領域１０ｂにおいて基板１０を切断する。これにより半導体装置１００が形成される。領域１０ｂの幅Ｗ１は、ダイシングで切断される幅Ｗ２より大きいため、金属層２０は基板１０をチップ化した後もそれぞれのチップの周縁部に残存する。すなわち基板１０の裏面１０ｄには、周辺部から中央部にかけて、金属層２０、メッキ層２２および金属層２４がそれぞれ露出する。例えば図１（ｂ）に示したように、半導体装置１００の下面を溶融したロウ材３２に接触させると、Ａｕ−Ｓｎのロウ材３２は金属層２０およびメッキ層２２に濡れ拡がる。だが、ビアホール１０ａ内部およびその周辺の幅１０μｍの領域は金属層２４で覆われているため、ロウ材３２が拡がることはない。ロウ材３２を固化することで、ビアホール１０ａ内にロウ材３２が侵入することなく、チップを実装基板３０に実装することができる。これによりチップの剥離などが抑制され、接合が安定する。
【００２４】
図８は従来の半導体装置２００の断面図であり、実装基板３０に実装した状態を示している。従来の半導体装置では、上記実施の形態について図６（ａ）〜図６（ｃ）で説明した、金属層２４の形成、一部除去工程を経ていない。すなわち、ビアホール１０ａおよびその周辺部に金属層２４を設けていないので、ロウ材３２はロウ材３２に対する濡れ性の高いメッキ層２２上に拡がり、ビアホール１０ａを埋めるまでになる。これは基板１０を実装基板３０にダイマウントする際の、基板１０に対して所謂スクラブ工程を施すことにより、ロウ材３２の拡がりおよびビアホール１０ａ内への浸出を促進するからである。ビアホール１０ａ内に侵入したロウ材は環境温度の変化により収縮、膨張を繰り返し、メッキ層２２にクラック等を生じさせる場合がある。本実施の形態の如く、ビアホール１０ａおよびその周囲の幅１０μｍの領域に金属層２４を形成することにより、ロウ材３２に対して濡れ性の劣る金属層２４が、ロウ材３２のビアホール１０ａ内への浸出を効率的に防止することができ、半導体装置１００と実装基板３０との間の接合強度の劣化を防ぐことができる。
【００２５】
エッチング処理において、領域１０ｂから金属層２４を除去し、かつ金属層２０を残存させるため、金属層２０は金属層２４に対してエッチング選択性を有することが好ましい。例えば金属層２０の表面はＡｕ、金属層２４はＮｉ−Ｃｒ、エッチャントは例えば塩酸とすることで、金属層２０と金属層２４とのエッチング選択比が大きくなり、金属層２０を残存させることができる。
【００２６】
図１（ｂ）に示すように、基板１０にはビアホール１０ａが形成され、ビアホールの内側から基板１０の表面にかけて金属層２０、メッキ層２２および金属層２４が形成される。金属層２４のロウ材３２への濡れ性は、金属層２０およびメッキ層２２に比べて低いため、溶融したロウ材３２がビアホール１０ａの内側に入りにくい。例えばビアホール１０ａ内にロウ材３２が入り込み固化すると、熱膨張係数の違いに起因して、メッキ層２２などにクラックが発生する恐れがある。実施例１によれば、金属層２４によりロウ材３２のビアホール１０ａ内への侵入を抑制することができる。このためロウ材３２が固化してもクラックは抑制される。
【００２７】
金属層２０、メッキ層２２および金属層２４はソースパッド１４、ビアホール１０ａの内壁および基板１０の下面に連続的に形成される。このため金属層２４によりロウ材３２の侵入を抑制し、かつ金属層２０およびメッキ層２２によりロウ材３２との強固な接合をすることができる。また、金属層２４はビアホール１０ａ内へのロウ材３２の侵入抑制以外の目的を有してもよい。
【００２８】
ダイシング処理後、基板１０の周縁部には金属層２０が残存する。これによりロウ材３２は基板１０の周縁部において金属層２０と接合する。したがって接合強度が向上する。
【００２９】
金属層２０はＮｉを含み、金属層２４はＮｉまたはＴｉを含むものとすることができる。材料が互いに異なり、かつエッチング選択性を有するため、金属層２４を除去し、金属層２０を残存させることができる。
【００３０】
金属層２０の表面およびメッキ層２２は同じ材料を含むことが好ましく、例えばＡｕなど濡れ性の高い材料とすることで接合がより安定する。また、例えば金属層２０はＡｕを含み、金属層２４はＮｉ−Ｃｒで形成することができる。金属層２０およびメッキ層２２はＡｕ以外に例えばＣｕで形成してもよい。金属層２４は例えばＴｉで形成してもよい。
【００３１】
基板１０の半導体層１９には、例えば窒化物半導体を含むＦＥＴなどが形成されている。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。基板１０は、窒化物半導体以外に、例えば砒素系半導体などの化合物半導体を含んでもよい。砒素系半導体とはガリウム砒素（ＧａＡｓ）など砒素（Ａｓ）を含む半導体である。またＦＥＴ以外のトランジスタなどが形成されていてもよい。基板１０の絶縁基板１１はＳｉＣ、シリコン（Ｓｉ）またはサファイアなどで形成される。半導体装置１００は例えば増幅器として機能するが、他の機能を有してもよい。
【００３２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３３】
１０                基板
１０ａ              ビアホール
１０ｂ              領域
１１                絶縁基板
１２                ゲートパッド
１３                ゲートフィンガー
１４                ソースパッド
１５                ソースフィンガー
１６                ドレインパッド
１７                ドレインフィンガー
１９                半導体層
２０、２４、４４    金属層
２２                メッキ層
３０                実装基板
３２                ロウ材
４０                支持基板
４２                ワックス
４６、５１、５２    フォトレジスト
４８                メタルマスク
５０                空乏
５４                テープ
１００              半導体装置
【図１】
2019145546.tif 000003
【図２】
2019145546.tif 000004
【図３】
2019145546.tif 000005
【図４】
2019145546.tif 000006
【図５】
2019145546.tif 000007
【図６】
2019145546.tif 000008
【図７】
2019145546.tif 000009
【図８】
2019145546.tif 000010