(57)【要約】【課題】ＬＤＰＣパリティを付与するＬＤＰＣ符号化処理とパリティインターリーブの処理とを並列処理するＬＤＰＣ符号化器による符号化データに対し、ＬＤＰＣ符号の符号率に応じた符号化構造によらずに伝送性能を改善する地上デジタル放送用のビットインターリーバ、ビットデインターリーバ、送信装置、受信装置、及びこれらのプログラムを提供する。【解決手段】本発明のビットインターリーバ１１５は、送信装置１に設けることができ、ＬＤＰＣ符号化処理とパリティインターリーブの処理とを並列処理するＬＤＰＣ符号化器１１４から出力されるＬＤＰＣパリティのデータに対し、該パリティインターリーブの処理とは逆処理を施すパリティデインターリーバ１１５２を備え、送信装置１に設けることができる。本発明のビットデインターリーバ２２３はビットインターリーバ１１５の逆処理を行う機能部であり、受信装置２に設けることができる。【選択図】図３
2019102870.tif 000002
【特許請求の範囲】
【請求項１】
ＬＤＰＣパリティを付与するＬＤＰＣ符号化処理とパリティインターリーブの処理とを並列処理するＬＤＰＣ符号化器による符号化データに対し、ビットインターリーブ処理を施すビットインターリーバであって、
前記ＬＤＰＣ符号化器におけるパリティインターリーブの処理は、前記ＬＤＰＣ符号化処理によって検査行列に基づいてＬＤＰＣ符号化の対象データに対してＭビットのビットグループ単位で生成し付与されるＬＤＰＣパリティのデータについて、前記ＬＤＰＣ符号の符号長、ＬＤＰＣ符号化率、及び当該Ｍビットに対応する並列処理数Ｍにより決定されるインターリーブ定数に基づき規則的に並べ替えるように構成され、
前記ＬＤＰＣ符号化器から出力されるＬＤＰＣパリティのデータに対し、前記ＬＤＰＣ符号化器におけるパリティインターリーブの処理とは逆処理を施すパリティデインターリーバを備えることを特徴とするビットインターリーバ。
【請求項２】
前記符号長は、２７６４８０ビット、又は６９１２０ビット、或いは１７２８０ビットとすることを特徴とする、請求項１に記載のビットインターリーバ。
【請求項３】
前記ＬＤＰＣ符号化器の符号構造は、ＬＤＰＣ−ＩＲＡ符号とすることを特徴とする、請求項１又は２に記載のビットインターリーバ。
【請求項４】
請求項１から３のいずれか一項に記載のビットインターリーバの逆処理を行うビットデインターリーバであって、当該ＬＤＰＣ符号化器におけるパリティインターリーブの処理と同一処理を含むことを特徴とするビットデインターリーバ。
【請求項５】
請求項１から３のいずれか一項に記載のビットインターリーバと、
該ビットインターリーバに前置される当該ＬＤＰＣ符号化器と、
を備えることを特徴とする送信装置。
【請求項６】
請求項４に記載のビットデインターリーバと、
該ビットデインターリーバにおけるパリティインターリーブの処理の逆処理を行うパリティデインターリーブの処理と、当該検査行列を用いたＬＤＰＣ復号処理とを並列処理するＬＤＰＣ復号器と、
を備えることを特徴とする受信装置。
【請求項７】
コンピューターに、請求項５に記載の送信装置における当該ビットインターリーバ、及び当該ＬＤＰＣ符号化器のうち１以上の機能を実現させるためのプログラム。
【請求項８】
コンピューターに、請求項６に記載の受信装置における当該ビットデインターリーバ、及び当該ＬＤＰＣ復号器のうち１以上の機能を実現させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地上デジタル放送の技術分野に関するものであり、特に、地上デジタル放送用のビットインターリーバ、ビットデインターリーバ、送信装置、受信装置、及びこれらのプログラムに関する。
【背景技術】
【０００２】
デジタル伝送方式では、各サービスで利用可能な周波数帯域幅において、より多くの情報が伝送可能なよう、多値変調方式がよく用いられる。周波数利用効率を高めるには、変調信号１シンボル当たりに割り当てるビット数（変調次数）を高めるのが有効であるが、周波数１Ｈｚあたりに伝送可能な情報速度の上限値と信号対雑音比の関係は、変調信号が達成可能な通信容量で制限される。
【０００３】
現在利用されている地上デジタル放送では、誤り訂正符号を用いた受信装置における情報訂正が行われている。パリティビットと呼ばれる冗長信号を送るべき情報に付加することで信号の冗長度（符号化率）を制御し、雑音に対する耐性を上げることが可能である。誤り訂正符号と変調方式は密接に関わっており、信号対雑音比に対する周波数利用効率の理論的な上限値はシャノン限界と呼ばれる。本稿では、変調信号が達成可能な通信容量を便宜的にシャノン限界とする。
【０００４】
そして、そのシャノン限界に迫る伝送性能を得るために、現在、現行の地上デジタル放送方式に代わる新たな次世代の地上デジタル放送方式の検討が進められている（例えば、特許文献１参照）。
【０００５】
特許文献１の技法に係る送信装置及び受信装置では、符号長１６２００ビットのＬＤＰＣ符号を採用し、ＬＤＰＣ符号化率５／１５，６／１５，７／１５，８／１５，９／１５，１０／１５，１１／１５，１２／１５，１３／１５のうちの検査行列初期値テーブルから求められる検査行列を用いて誤り訂正を行うよう構成される。そして、特許文献１の技法に係る送信装置及び受信装置では、これらの各符号化率と各変調方式の組み合わせをＭＯＤＣＯＤで定義付け、マッパにおけるコンスタレーションとして信号点の配置が一様になっているＵＣ（Uniform Constellation）、一様になっていないＮＵＣ（Non Uniform Constellation）のそれぞれに対応させるだけでなく、ビットインターリーバの一部に用いるグループワイズインターリーバにおける並び替えパターンについても各符号化率と各変調方式の組み合わせに応じて個々に用意する。尚、ＮＵＣとして、１Ｄ  ＮＵＣ(1-dimensional M2-QAM non-uniform Constellation）や、２Ｄ  ＮＵＣ(2-dimensional QQAM non-uniform Constellation）などがある。
【０００６】
ＬＤＰＣ符号は、非常に疎な検査行列（検査行列の要素が０と１からなり、且つ１の数が非常に少ない）により定義される線形符号であり、符号長を大きくするほど、適切な設計条件の下でシャノン限界に迫る伝送特性が得られる傾向にある。尚、非特許文献１に記載されているように、ＬＤＰＣ符号の検査行列は並列処理数に基づく周期的構造を有しており（例えば、非特許文献１参照）、特に非特許文献１に開示されるような検査行列を用いるＬＤＰＣ符号はＬＤＰＣ−ＩＲＡ（Irregular Repeat Accumulate）符号とも称される。
【０００７】
昨今、現行の衛星・地上放送による２Ｋサービスや、衛星放送による４Ｋ・８Ｋスーパーハイビジョンに加え、新たに地上放送による４Ｋ・８Ｋスーパーハイビジョン（以下、次世代地上放送）の提供が期待されている。しかしながら、４Ｋ・８Ｋスーパーハイビジョン（以下、４Ｋ・８Ｋ）は情報量が膨大であり、十分に高いサービス時間率を維持して次世代地上放送網を構築するには、劣悪な伝搬環境による雑音に埋もれない、十分高い送信電力が求められる。また、衛星放送の場合、衛星中継器における非線形歪や、降雨減衰による電力低下が主な信号劣化要因であるが、地上放送においては、マルチパスフェージングや都市雑音など、地上伝搬特有の信号劣化が発生する。よって、次世代地上放送における誤り訂正符号の基本性能としては、符号長が長いＬＤＰＣ符号を適用することで、なるべくシャノン限界に迫る非常に誤り訂正能力が高いことが求められる。さらに、放送事業者によって、放送品質とサービス時間率のバランスのとり方は異なることから、複数の符号化率を適時切り替えることで、情報ビットレートの選択が柔軟に変更でき、少なくとも、上述の高度衛星方式と同等以上の選択肢を用意することが望ましい。
【０００８】
そこで、次世代の地上デジタル放送方式として、現在では、ＬＤＰＣ符号の符号長を２７６４８０ビット、又は６９１２０ビット、或いは１７２８０ビットとし、そのＬＤＰＣ符号の符号化率ｒを、ｒ＝２／１６，３／１６，４／１６，５／１６，６／１６，７／１６，８／１６，９／１６，１０／１６，１１／１６，１２／１６，１３／１６，１４／１６のＬＤＰＣ符号の１３種類に分類することが検討されている。
【０００９】
ところで、ＬＤＰＣ符号のＬＤＰＣパリティの領域について、米国地上デジタルテレビ規格であるＡＴＳＣ３．０のように、パリティインターリーブの処理を施す技法も知られている（例えば、非特許文献２参照）。この場合、ＬＤＰＣ符号化器としてハードウェアを構成するとき、ＬＤＰＣ符号の符号化処理にあたってＬＤＰＣ符号化率を満たす情報ビット及びＬＤＰＣパリティから構成された伝送フレームを用いるため、ＬＤＰＣパリティを付与するＬＤＰＣ符号化処理と、パリティインターリーブの処理とを並列処理するようになっている（例えば、非特許文献３参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開第２０１５／１７８２１５号明細書
【非特許文献】
【００１１】
【非特許文献１】鈴木他、“高度ＢＳデジタル放送用ＬＤＰＣ符号の設計”、映像情報メディア学会誌、一般社団法人映像情報メディア学会、映像情報メディア vol.62、No.12、2008年12月1日、pp.1997-2004
【非特許文献２】“ATSC standard: Physical Layer Protocol”, 6.2.1，http://www.atsc.org/wp-content/uploads/2016/10/A322-2017-Physical-Layer-Protocol.pdf
【非特許文献３】M. Gomes, et al, “High Throughput Encoder Architecture for DVB-S2 LDPC-IRA Codes,” IEEE ICM (Dec. 2007)
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述したように、次世代の地上デジタル放送方式として、現在では、ＬＤＰＣ符号の符号長を２７６４８０、又は６９１２０、或いは１７２８０ビットとし、そのＬＤＰＣ符号の符号化率ｒを、ｒ＝２／１６，３／１６，４／１６，５／１６，６／１６，７／１６，８／１６，９／１６，１０／１６，１１／１６，１２／１６，１３／１６，１４／１６のＬＤＰＣ符号の１３種類に分類することが検討されている。この符号化率数は、高度衛星放送方式で採用された１１種類よりも十分に広範囲な選択肢となり、符号化率毎に、シャノン限界に近い性能を有するＬＤＰＣ符号検査行列が最適化設計される。
【００１３】
また、上述したように、ＬＤＰＣ符号のＬＤＰＣパリティの領域についてパリティインターリーブの処理を施すように構成されたＬＤＰＣ符号化器では、ＬＤＰＣパリティを付与するＬＤＰＣ符号化処理と、パリティインターリーブの処理とを並列処理するようになっている。
【００１４】
元より、パリティインターリーブの処理は、グループワイズインターリーバの処理（更にはブロックインターリーバの処理）と並んでビットインターリーバの一つとして用いることもできるものであり、フェージングやバースト状の干渉波によるバースト誤りをランダム誤りに分散させることや、直列処理する論理ブロック回路上のＬＤＰＣ符号化器と、後述するように並列処理するＬＤＰＣ符号化器との出力結果を合わせることを目的としたものである。
【００１５】
しかしながら、バースト誤りが生じうる伝送環境下において、１３種類の符号化率ｒのＬＤＰＣ符号のうち冗長度が低い（即ち、符号化率が高い）ときに用いるＬＤＰＣ符号の符号率に応じた符号化構造に関係して、パリティインターリーブの処理を施すと、かえってビット誤り率に関する伝送性能が劣化する場合があることが分かった。
【００１６】
このように、パリティインターリーブの処理を施すことに起因する伝送性能の劣化傾向は、ＬＤＰＣ符号の符号率に応じた符号化構造に関係することが分かったが、ＬＤＰＣパリティを付与するＬＤＰＣ符号化処理と、パリティインターリーブの処理とを並列処理するＬＤＰＣ符号化器を用いる際には、ＬＤＰＣ符号の符号率に応じた符号化構造によらずに伝送性能を改善する技法が望まれる。
【００１７】
そこで、本発明の目的は、上述の問題に鑑みて、ＬＤＰＣパリティを付与するＬＤＰＣ符号化処理とパリティインターリーブの処理とを並列処理するＬＤＰＣ符号化器による符号化データに対し、ＬＤＰＣ符号の符号率に応じた符号化構造によらずに伝送性能を改善する地上デジタル放送用のビットインターリーバ、ビットデインターリーバ、送信装置、受信装置、及びこれらのプログラムを提供することにある。
【課題を解決するための手段】
【００１８】
本発明のビットインターリーバは、ＬＤＰＣパリティを付与するＬＤＰＣ符号化処理とパリティインターリーブの処理とを並列処理するＬＤＰＣ符号化器による符号化データに対し、ビットインターリーブ処理を施すビットインターリーバであって、前記ＬＤＰＣ符号化器におけるパリティインターリーブの処理は、前記ＬＤＰＣ符号化処理によって検査行列に基づいてＬＤＰＣ符号化の対象データに対してＭビットのビットグループ単位で生成し付与されるＬＤＰＣパリティのデータについて、前記ＬＤＰＣ符号の符号長、ＬＤＰＣ符号化率、及び当該Ｍビットに対応する並列処理数Ｍにより決定されるインターリーブ定数に基づき規則的に並べ替えるように構成され、前記ＬＤＰＣ符号化器から出力されるＬＤＰＣパリティのデータに対し、前記ＬＤＰＣ符号化器におけるパリティインターリーブの処理とは逆処理を施すパリティデインターリーバを備えることを特徴とする。
【００１９】
また、本発明のビットインターリーバにおいて、前記符号長は、２７６４８０ビット、又は６９１２０ビット、或いは１７２８０ビットとすることを特徴とする。
【００２０】
また、本発明のビットインターリーバにおいて、前記ＬＤＰＣ符号化器の符号構造は、ＬＤＰＣ−ＩＲＡ符号とすることを特徴とする。
【００２１】
更に、本発明のビットデインターリーバは、本発明のビットインターリーバの逆処理を行うビットデインターリーバであって、当該ＬＤＰＣ符号化器におけるパリティインターリーブの処理と同一処理を含むことを特徴とする。
【００２２】
更に、本発明の送信装置は、本発明のビットインターリーバと、該ビットインターリーバに前置される当該ＬＤＰＣ符号化器と、を備えることを特徴とする。
【００２３】
更に、本発明の受信装置は、本発明のビットデインターリーバと、該ビットデインターリーバにおけるパリティインターリーブの処理の逆処理を行うパリティデインターリーブの処理と、当該検査行列を用いたＬＤＰＣ復号処理とを並列処理するＬＤＰＣ復号器と、を備えることを特徴とする。
【００２４】
更に、本発明のプログラムは、コンピューターに、本発明の送信装置における当該ビットインターリーバ、及び当該ＬＤＰＣ符号化器のうち１以上の機能を実現させるためのプログラムとして構成する。
【００２５】
更に、本発明のプログラムは、コンピューターに、本発明の受信装置における当該ビットデインターリーバ、及び当該ＬＤＰＣ復号器のうち１以上の機能を実現させるためのプログラムとして構成する。
【発明の効果】
【００２６】
本発明によれば、地上放送における非常に劣悪な雑音環境においても、ＬＤＰＣパリティを付与するＬＤＰＣ符号化処理と、パリティインターリーブの処理とを並列処理するＬＤＰＣ符号化器による符号化データに対し、ＬＤＰＣ符号の符号率に応じた符号化構造によらずに伝送性能を改善することが可能となる。
【図面の簡単な説明】
【００２７】
【図１】本発明による一実施例の伝送システムにおける送信装置の主要な構成要素のみを概略的に示すブロック図である。
【図２】本発明による一実施例の伝送システムにおける受信装置の主要な構成要素のみを概略的に示すブロック図である。
【図３】（ａ）は本発明による一実施例のビットインターリーバの概略構成と、該ビットインターリーバに前置されるＬＤＰＣ符号化器の概略構成を示すブロック図であり、 （ｂ）は従来技法に基づく比較例のビットインターリーバの概略構成と、該ビットインターリーバに前置されるＬＤＰＣ符号化器の概略構成を示すブロック図である。
【図４】（ａ）は本発明による一実施例のビットデインターリーバの概略構成と、該ビットデインターリーバに後置されるＬＤＰＣ復号器の概略構成を示すブロック図であり、 （ｂ）は従来技法に基づく比較例のビットデインターリーバの概略構成と、該ビットデインターリーバに後置されるＬＤＰＣ復号器の概略構成を示すブロック図である。
【図５】本発明による一実施例のビットインターリーバにおけるパリティデインターリーバ、並びに本発明による一実施例のビットデインターリーバにおけるパリティインターリーバにて用いるＬＤＰＣ符号化率毎に定められるインターリーブ定数を示す図である。
【図６】本発明による一実施例のグループワイズインターリーバの処理を説明するための図である。
【図７】本発明による一実施例のグループワイズインターリーバの処理を示す図である。
【図８】本発明による一実施例のブロックインターリーバの処理を説明するための図である。
【図９】本発明による一実施例のブロックインターリーバの処理を説明するための図である。
【図１０】本発明による一実施例のブロックインターリーバの処理（例１）を示す図である。
【図１１】本発明による一実施例のブロックインターリーバの処理（例２）を示す図である。
【図１２】本発明に係る一実施例の伝送システムと、従来技法に基づく比較例の伝送システムとを対比するＬＤＰＣ符号化率７／１６のＱＰＳＫ変調適用時のＣ／Ｎ対ＢＥＲ特性を示す図である。
【発明を実施するための形態】
【００２８】
以下、図面を参照して、本発明による一実施例の伝送システムにおける送信装置１及び受信装置２を説明する。本発明による一実施例の伝送システムは、次世代地上放送伝送方式を想定した図１に示す送信装置１、及び図２に示す受信装置２から構成される。
【００２９】
本発明による一実施例の伝送システムでは、ＬＤＰＣ符号の符号長を２７６４８０、又は６９１２０、或いは１７２８０ビットとし、そのＬＤＰＣ符号の符号化率ｒを、ｒ＝２／１６，３／１６，４／１６，５／１６，６／１６，７／１６，８／１６，９／１６，１０／１６，１１／１６，１２／１６，１３／１６，１４／１６のＬＤＰＣ符号の１３種類としている。
【００３０】
まず、図１を参照して、本発明による一実施例の送信装置１について説明する。
【００３１】
〔送信装置〕
図１は、本発明による一実施例の送信装置１の主要な構成要素のみを概略的に示すブロック図である。この送信装置１は、制御部１１と、制御部１１の処理を経て主信号の入力ビット列を送信するよう生成された変調信号を送信する変調信号送信部１２とを備える。制御部１１は、主信号の信号処理を行う伝送フレーム生成部１１１、エネルギー拡散部１１２、ＢＣＨ符号化部１１３、ＬＤＰＣ符号化器１１４、ビットインターリーバ１１５、及びマッパ・変調部１１６と、ＴＭＣＣ生成部１１７とを備える。
【００３２】
制御部１１は、中央演算処理ユニット（ＣＰＵ）を備えるコンピューターとして構成することができ、当該コンピューターが備える記憶部（図示せず）には、当該ＣＰＵにより読み出し制御部１１における各機能を実現するためのプログラムが格納される。
【００３３】
ＴＭＣＣ生成部１１７は、変調方式及び符号化率といった伝送に関するパラメータを含むＴＭＣＣ信号を生成し主信号より前に伝送する手段として構成される。即ち、ＴＭＣＣ生成部１１７は、伝送フレーム生成部１１１から発生される主信号に対して、ＴＭＣＣ信号を時分割多重により伝送することで、主信号とは独立して、後述する図２に示す受信装置２に対し伝送に関するパラメータを伝送することが可能である。また、ＴＭＣＣ生成部１１７は、ＬＤＰＣ符号化器１１４、ビットインターリーバ１１５、及びマッパ・変調部１１６に対して、ＴＭＣＣ信号が指定するＬＤＰＣ符号化率（以下、単に「符号化率」とも称する）、及び変調方式を指定する機能を有する。
【００３４】
伝送フレーム生成部１１１は、ＬＤＰＣ符号化率に応じた伝送フレーム構成に基づき、主信号の入力ビット列を、所定の長さに区切り、ＬＤＰＣ符号化を可能とする伝送フレームを生成する。即ち、伝送フレーム生成部１１１では、主信号の入力ビット列が、情報ビット長として（符号長）×（符号化率）ビット毎に区切られ、都度、後続する機能ブロックに出力される。
【００３５】
伝送フレーム生成部１１１によって生成する伝送フレームは、ＬＤＰＣ符号化率を満たす情報ビット及びＬＤＰＣパリティから構成され、送信装置１は、この伝送フレーム構成を用いることにより、符号化、インターリーブ及び変調を行う。そして、後述する図２に示す受信装置２は、この伝送フレーム構成に基づいて、復調、デインターリーブ及び誤り訂正符号の復号を行う。
【００３６】
エネルギー拡散部１１２は、伝送フレーム生成部１１１の出力ビット列に対し、エネルギー拡散（ビットランダム化）を行う。これは、擬似ランダムな「１」及び「０」のパターンを、Ｍ系列を使って発生させ、これとスロット内のデータとでＭＯＤ２により加算することにより実現する。これにより、「１」又は「０」が連続することがなくなることから、後述する受信装置２において、同期再生の安定化を図ることができる。
【００３７】
ＢＣＨ符号化部１１３は、外符号として、必要に応じて設けられる誤り訂正符号化処理であり、所定のデータに対してＢＣＨ符号化を施す。外符号の一例として、高度衛星放送方式で利用可能な１９２ビットのＢＣＨ符号を適用することも可能であるが、その他にも、１６８ビットのＢＣＨ符号を適用できる。
【００３８】
尚、ＢＣＨパリティは基本的に情報ビットの一部として扱われ、ＬＤＰＣ符号で訂正しきれない軽微なビット誤りを保護する役割を有する。しかしながら、誤り訂正の大部分の能力はＬＤＰＣ符号に依存する。即ち、ＢＣＨ符号化部１１３は無くともよい場合もあり、例えばＬＤＰＣ符号の符号長２７６４８０ビット、又は６９１２０ビット、或いは１７２８０ビットに対しＬＤＰＣパリティ長が等しい場合、ＬＤＰＣ符号の訂正能力は同等である。従って、以後、ＢＣＨ符号化部１１３を用いるとき、情報ビットには、ＢＣＨ符号のパリティが含まれるものとして説明する。
【００３９】
そして、いずれのＬＤＰＣ符号化率の場合も、次世代地上放送伝送方式を想定した伝送フレーム長は、ＬＤＰＣ符号長である２７６４８０ビット、又は６９１２０ビット、或いは１７２８０ビットに相当する。２７６４８０ビットは３６０の整数倍で構成され、３６０×７６８で分割することが可能である。６９１２０ビットは３６０の整数倍で構成され、３６０×１９２で分割することが可能である。１７２８０ビットは３６０の整数倍で構成され、３６０×４８で分割することが可能である。
【００４０】
ＬＤＰＣ符号化器１１４は、図３（ａ）に示すように、ＬＤＰＣ符号化部１１４１ａによりＬＤＰＣパリティを付与するＬＤＰＣ符号化処理と、パリティインターリーブ部１１４１ｂによるパリティインターリーブの処理とを並列処理する並列処理部１１４１により構成される。
【００４１】
ＬＤＰＣ符号化部１１４１ａは、ＬＤＰＣ符号の検査行列を用いたＬＤＰＣ符号化処理を行う処理部である。より具体的に、ＬＤＰＣ符号化部１１４１ａは、検査行列Ｈを生成し、この検査行列Ｈを用いてＬＤＰＣ符号パリティの生成を行う。検査行列Ｈの行方向の長さがＬＤＰＣ符号長Ｎに相当する。また、検査行列Ｈの列方向の長さがＬＤＰＣ符号化率に応じたパリティ長Ｐとなる。また、非特許文献１に記載されているように、検査行列Ｈは並列処理数Ｍに基づく周期的構造を有する。
【００４２】
パリティインターリーブ部１１４１ｂは、ＬＤＰＣ符号化部１１４１ａからの符号化データのパリティビットを、他のパリティビットの位置にインターリーブ（ビット並び替え）するパリティインターリーブを行う処理部である。パリティインターリーブ部１１４１ｂにて行うパリティインターリーブの処理については、米国地上デジタルテレビ規格であるＡＴＳＣ３．０と同様とすることができる（例えば、非特許文献２参照）。
【００４３】
このように、ＬＤＰＣ符号化器１１４は、ＬＤＰＣ符号化部１１４１ａによりＬＤＰＣパリティを付与するＬＤＰＣ符号化処理と、パリティインターリーブ部１１４１ｂによるパリティインターリーブの処理とを並列処理するよう構成され、ＴＭＣＣ生成部１１７で生成するＴＭＣＣ信号が指定する所定の符号化率に基づき、エネルギー拡散部１１２を経て（又はＢＣＨ符号化部１１３を経て）入力される対象データに対して、ＬＤＰＣ符号化を施すとともにパリティインターリーブの処理を施すよう並列処理し、その処理後のデータをビットインターリーバ１１５に出力する。
【００４４】
ビットインターリーバ１１５は、ＴＭＣＣ生成部１１７で生成するＴＭＣＣ信号が指定するＬＤＰＣ符号化率及び所定の変調方式に基づき、ＬＤＰＣ符号化器１１４から入力されるデータに対しインターリーブ（ビット並び替え）を施し、マッパ・変調部１１６に出力する。ビットインターリーバ１１５の詳細は後述する。
【００４５】
マッパ・変調部１１６は、ＴＭＣＣ生成部１１７で生成するＴＭＣＣ信号が指定する所定の変調方式に基づきｍビットのシンボルを、２ｍ個の信号点のうちのいずれかにマッピングし、ＩＱ信号（同相成分Ｉと直交位相成分Ｑの直交信号）とした直交変調を施して変調信号を生成する。変調方式は、例えば、ＢＰＳＫ（π／２シフトＢＰＳＫ（Binary Phase Shift Keying））、ＱＰＳＫ、８ＰＳＫ、１６ＡＰＳＫ或いは１６ＱＡＭ、３２ＡＰＳＫ或いは３２ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ、１０２４ＱＡＭ、４０９６ＱＡＭ等が含まれるが、典型的にはＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ、１０２４ＱＡＭ、又は４０９６ＱＡＭを用いる。
【００４６】
次に、図２を参照して、本発明による一実施例の受信装置２について説明する。
【００４７】
〔受信装置〕
図２は、本発明による一実施例の受信装置２の主要な構成要素のみを概略的に示すブロック図である。この受信装置２は、送信装置１から伝送された変調信号を受信する変調信号受信部２１と、変調信号受信部２１によって受信した変調信号を信号処理するよう制御する制御部２２とを備える。制御部２２は、主信号の信号処理を行う復調部・デマッパ２２１、ビットデインターリーバ２２３、ＬＤＰＣ復号器２２４、ＢＣＨ復号部２２５、及びエネルギー逆拡散部２２６と、ＴＭＣＣ復調・復号部２２２とを備えている。
【００４８】
復調部・デマッパ２２１は、変調信号受信部２１から入力された変調信号を直交復調し、ビットデインターリーバ２２３に対し復調してデマッピングしたＩＱ信号（同相成分Ｉと直交位相成分Ｑの直交信号）のシンボルをビットデインターリーバ２２３に出力する。尚、ＴＭＣＣ復調・復号部２２２は、復調部・デマッパ２２１に先立ちＴＭＣＣ信号の復調・復号を行い、復調部・デマッパ２２１に対して、主信号の変調に適用した変調方式を指定する。また、ＴＭＣＣ復調・復号部２２２は、ビットデインターリーバ２２３に対しては主信号のＬＤＰＣ符号化に適用した符号化率及び変調方式を指定し、ＬＤＰＣ復号器２２４に対しては主信号のＬＤＰＣ符号化に適用した符号化率及び変調方式を指定する。
【００４９】
ビットデインターリーバ２２３は、図１に示す送信装置１側のビットインターリーバ１１５の逆処理に対応しており、ＴＭＣＣ復調・復号部２２２で復調・復号したＴＭＣＣ信号が指定するＬＤＰＣ符号化率及び所定の変調方式に基づき、復調部・デマッパ２２１から入力されるシンボルに対し送信装置１側のビットインターリーバ１１５に対応するデインターリーブ（ビット並び替え）を施し、ＬＤＰＣ復号器２２４に出力する。ビットデインターリーバ２２３の詳細は後述する。
【００５０】
ＬＤＰＣ復号器２２４は、図４（ａ）に示すように、パリティデインターリーブ部２２４１ａによるパリティデインターリーブの処理と、ＬＤＰＣ復号部２２４１ｂにより検査行列を用いたＬＤＰＣ復号処理とを並列処理する並列処理部２２４１により構成される。
【００５１】
パリティデインターリーブ部２２４１ａは、ビットデインターリーバ２２３から得られるシンボルのデータに対し、送信装置１側のＬＤＰＣ符号化器１１４における図３（ａ）に示すパリティインターリーブ部１１４１ｂによるパリティインターリーブの処理に対する逆処理を行う処理部である。従って、パリティデインターリーブ部２２４１ａにて行うパリティデインターリーブの処理については、米国地上デジタルテレビ規格であるＡＴＳＣ３．０と同様とすることができる（例えば、非特許文献２参照）。
【００５２】
ＬＤＰＣ復号部２２４１ｂは、パリティデインターリーブ部２２４１ａによる処理後のシンボルのデータに対し対数尤度比を算出し、ＴＭＣＣ復調・復号部２２２で復調・復号したＴＭＣＣ信号が指定するＬＤＰＣ符号化率に相当する検査行列Ｈを用いて、sum−product復号法等によるＬＤＰＣ復号法を用いて誤り訂正の復号処理を行う処理部である。
【００５３】
このように、ＬＤＰＣ復号器２２４は、パリティデインターリーブ部２２４１ａによるパリティデインターリーブの処理と、ＬＤＰＣ復号部２２４１ｂにより検査行列を用いたＬＤＰＣ復号処理とを並列処理するよう構成され、ビットデインターリーバ２２３から得られるシンボルのデータに対し、パリティデインターリーブ部２２４１ａによるデインターリーブ処理を行った後、ＬＤＰＣ符号化率に応じた検査行列Ｈを用いて、sum−product復号法等によるＬＤＰＣ復号法を用いて誤り訂正の復号処理を行うよう並列処理し、その処理後のデータをＢＣＨ復号部２２に出力する。
【００５４】
ＢＣＨ復号部２２５は、ＬＤＰＣ復号器２２４により復号したデータに対し、送信装置１のＢＣＨ符号化部１１３に対応する復号処理を行い、エネルギー逆拡散部２２６に出力する。尚、送信装置１側でＢＣＨ復号部１１３の処理が不要とされているときは、ＢＣＨ復号部２２５の処理も不要である。ＢＣＨ符号の利用の有無は送受間で予め定めておくことや、ＴＭＣＣ信号に含める構成とすることもできる。
【００５５】
エネルギー逆拡散部２２６は、ＢＣＨ復号部２２５から得られるデータに対し、送信装置１側のエネルギー拡散部１１２において擬似ランダム符号がＭＯＤ２により加算された処理を元に戻すため、再度同じ擬似ランダム符号をＭＯＤ２により加算し、エネルギー逆拡散処理を行う。これにより、受信装置２は、送信装置１から送信された主信号の入力ビット列に対応する出力ビット列を復元して外部に出力する。
【００５６】
以上のように、本発明による一実施例の送信装置１及び受信装置２は、長い符号長を持つＬＤＰＣ符号による誤り訂正符号に対応した伝送フレームを用いて、各符号化率と各変調方式の組み合わせをＭＯＤＣＯＤで定義付けて伝送することができる。従って、主信号として伝送するＭＰＥＧ−２  ＴＳ又はその他のデジタルデータストリームを効率良く伝送することが可能である。
【００５７】
そして、本発明による一実施例の送信装置１及び受信装置２は、符号長２７６４８０ビット、又は６９１２０ビット、或いは１７２８０ビットのＬＤＰＣ符号を採用し、ＬＤＰＣ符号化率に関して検査行列初期値テーブルから求められる検査行列を用いて誤り訂正を行うよう構成される。そして、本発明による一実施例の送信装置１及び受信装置２は、ＭＯＤＣＯＤで定義付けた各符号化率と各変調方式の組み合わせで、ビットインターリーバ１１５（及びビットデインターリーバ２２３）におけるグループワイズインターリーバ（及び対応するグループワイズデインターリーバ）における並び替えパターンについて、並びに、マッパ・変調部１１６（及び復調部・デマッパ２２１）におけるコンスタレーションとして信号点の配置が一様になっているＵＣ（Uniform Constellation）、一様になっていないＮＵＣ（Non Uniform Constellation）のそれぞれについて最適化した組み合わせと設計値が施されている。
【００５８】
以下、図３（ａ）に示す本発明に係る一実施例のビットインターリーバ１１５、及び図４（ａ）に示す本発明に係る一実施例のビットデインターリーバ２２３について、順に説明する。
【００５９】
（ビットインターリーバ）
図３（ａ）は、本発明による一実施例のビットインターリーバ１１５の概略構成と、該ビットインターリーバに前置されるＬＤＰＣ符号化器１１４の概略構成を示すブロック図である。また、図３（ｂ）には、従来技法に基づく比較例のビットインターリーバ１１５の概略構成と、該ビットインターリーバ１１５に前置されるＬＤＰＣ符号化器１１４の概略構成を示すブロック図を示しており、説明の便宜上、同様な構成要素には同一の参照番号を付している。
【００６０】
図３（ａ）に示す本発明による一実施例のビットインターリーバ１１５、及びＬＤＰＣ符号化器１１４の構成と、図３（ｂ）に示す従来技法に基づく比較例のビットインターリーバ１１５、及びＬＤＰＣ符号化器１１４の構成とを対比して理解されるように、本発明による一実施例のビットインターリーバ１１５では、グループワイズインターリーバ１１５２及びブロックインターリーバ１１５３に前置して、パリティデインターリーバ１１５１が設けられている点で相違しており、他の構成要素は同様である。
【００６１】
尚、図３（ａ），（ｂ）に示すＬＤＰＣ符号化器１１４は、上述したように、ＬＤＰＣ符号化部１１４１ａによりＬＤＰＣパリティを付与するＬＤＰＣ符号化処理と、パリティインターリーブ部１１４１ｂによるパリティインターリーブの処理とを並列処理する並列処理部１１４１により構成される。
【００６２】
ＬＤＰＣ符号化器１１４におけるパリティインターリーブ部１１４１ｂは、ＬＤＰＣ符号化部１１４１ａのＬＤＰＣ符号化処理によって検査行列に基づいてＬＤＰＣ符号化の対象データに対してＭビットのビットグループ単位で生成し付与されるＬＤＰＣパリティのデータ（パリティビット）について、ＬＤＰＣ符号の符号長、ＬＤＰＣ符号化率、及び当該Ｍビットに対応する並列処理数Ｍにより決定されるインターリーブ定数Ｑｌｄｐｃに基づき規則的に並べ替える処理部（情報ビットのインターリーブは行わない）である。即ち、パリティインターリーブ部１１４１ｂは、米国地上デジタルテレビ規格であるＡＴＳＣ３．０と同様に、ＬＤＰＣ符号のパリティビット長Ｐのビット列に対し並列処理数Ｍで分けた各ブロックについて、各ブロックのビット順に従って読み出し／書き込みの並び替えを行うブロックインターリーブの一種である。
【００６３】
パリティインターリーバを行うために必要となる定数（本願明細書中、「インターリーブ定数」と称する）であるＱｌｄｐｃは、ＬＤＰＣ符号のパリティビット長Ｐと、ＬＤＰＣ符号の検査行列が持つ並列処理数ＭとしてＱ＝Ｐ／Ｍで与えられる。より具体的には、図５に示すように、並列処理数Ｍ＝３６０としたインターリーブ定数Ｑｌｄｐｃは、符号長２７６４８０ビット時と、符号長６９１２０ビット時と、符号長１７２８０ビット時とで異なる値を持ち、更に、各ＬＤＰＣ符号の符号化率ｒ＝２／１６，３／１６，４／１６，５／１６，６／１６，７／１６，８／１６，９／１６，１０／１６，１１／１６，１２／１６，１３／１６，１４／１６に応じて異なる値を持つ。
【００６４】
ここで、図３（ｂ）に示す従来技法に基づく比較例のビットインターリーバ１１５では、バースト誤りが生じうる伝送環境下においてＬＤＰＣ−ＩＲＡ符号では、１３種類の符号化率ｒのＬＤＰＣ符号のうち冗長度が低い（即ち、符号化率が高い）ときに、パリティインターリーブの処理を施すと、かえってビット誤り率に関する伝送性能が劣化する場合があることが分かった。
【００６５】
より具体的には、バースト誤りが生じうる伝送環境下において、符号長２７６４８０ビット、又は符号長６９１２０ビットの場合では符号化率ｒ＝８／１６，９／１６，１０／１６，１１／１６，１２／１６，１３／１６，１４／１６のとき、符号長１７２８０ビットの場合では符号化率ｒ＝７／１６，８／１６，９／１６，１０／１６，１１／１６，１２／１６，１３／１６，１４／１６のときに、パリティインターリーブの処理を施すと、かえってビット誤り率に関する伝送性能が劣化する傾向にあることが分かった。
【００６６】
一方で、バースト誤りが生じうる伝送環境下において、符号長２７６４８０ビット、又は符号長６９１２０ビットの場合では符号化率ｒ＝２／１６，３／１６，４／１６，５／１６，６／１６，７／１６のとき、符号長１７２８０ビットの場合では符号化率ｒ＝２／１６，３／１６，４／１６，５／１６，６／１６のときに、パリティインターリーブの処理の有無による伝送性能の差はほとんど見られないことも分かった。
【００６７】
そこで、本発明による一実施例のビットインターリーバ１１５は、図３（ａ）に示すように、ＬＤＰＣ符号化器１１４から入力されるデータに対しインターリーブ（ビット並び替え）する機能を有し、パリティデインターリーバ１１５１、グループワイズインターリーバ１１５２、及びブロックインターリーバ１１５３から構成される。
【００６８】
パリティデインターリーバ１１５１は、ＬＤＰＣ符号化器１１４（パリティインターリーブ部１１４１ｂ）から得られる符号化データのパリティビットについて、パリティインターリーブ部１１４１ｂに対応するパリティデインターリーブ（パリティインターリーブの逆処理）、即ち、パリティインターリーブ部１１４１ｂによって並び替えられたパリティビットの位置を元の位置に戻すパリティデインターリーブを行い、そのパリティデインターリーブ後の符号化データを、グループワイズインターリーバ１１５２に出力する。
【００６９】
パリティインターリーブ部１１４１ｂとパリティデインターリーバ１１５１の各処理は正反対の処理であるため、ＬＤＰＣ符号化部１１４１ａの出力と、パリティデインターリーバ１１５１の出力は同一である。そのため、パリティインターリーブ部１１４１ｂ及びパリティインターリーバ１１５１は、本来、信号処理ブロック上は省略可能であるが、ＬＤＰＣ符号化器１１４が、ＬＤＰＣパリティを付与するＬＤＰＣ符号化部１１４１ａの処理と、パリティインターリーブ部１１４１ｂの処理とを並列処理するハードウェアで構成する場合では、本発明に係る作用・効果を生じさせるのに、パリティデインターリーバ１１５１の処理が必要になる。
【００７０】
グループワイズインターリーバ１１５２は、パリティデインターリーバ１１５１による処理後の符号化データについてグループワイズインターリーブを行い、そのグループワイズインターリーブ後の符号化データを、ブロックインターリーバ１１５３に出力する。
【００７１】
ここで、グループワイズインターリーバ１１５２は、１符号分の符号化データを、その先頭から３６０ビット単位に区分し、その１区分の３６０ビットをビットグループとして、パリティインターリーバ１１５１からの符号化データをビットグループ単位でインターリーブする。
【００７２】
グループワイズインターリーブを行うことで、グループワイズインターリーブを行わない場合に比較して、エラーレートを改善させることができ、その結果、データ伝送において、良好な通信品質を確保することができる。
【００７３】
ブロックインターリーバ１１５３は、グループワイズインターリーバ１１５２からの符号化データをブロック単位で並び替えるブロックインターリーブを行うことで、例えば、１符号分の符号化データを、マッピングの単位であるｍビットのシンボルにシンボル化し、マッパ・変調部１１６に出力する。
【００７４】
ここで、ブロックインターリーバ１１５３は、例えば、カラム(column)方向に所定のビット数を記憶する記憶領域としてのカラムが、ロウ(row)方向に、シンボルのビット数ｍに等しい数だけ並んだ記憶領域に対して、グループワイズインターリーバ１１５２からの符号化データをカラム方向に書き込み、ロウ方方向に読み出すことで、例えば、１符号分の符号ビットを、ｍビットのシンボルにして出力する。
【００７５】
尚、マッパ・変調部１１６における変調方式がＢＰＳＫ又はＱＰＳＫである場合、グループワイズインターリーバ１１５２とブロックインターリーバ１１５３による改善効果は低いため、送信装置１側におけるビットインターリーバ１１５にて、グループワイズインターリーバ１１５２とブロックインターリーバ１１５３による各処理を省略してもよい。
【００７６】
（ビットデインターリーバ）
図４（ａ）は、本発明による一実施例のビットデインターリーバ２２３の概略構成と、該ビットデインターリーバ２２３に後置されるＬＤＰＣ復号器２２４の概略構成を示すブロック図である。また、図４（ｂ）には、従来技法に基づく比較例のビットデインターリーバ２２３の概略構成と、該ビットデインターリーバ２２３に後置されるＬＤＰＣ復号器２２４の概略構成を示すブロック図を示しており、説明の便宜上、同様な構成要素には同一の参照番号を付している。
【００７７】
図４（ａ）に示す本発明による一実施例のビットデインターリーバ２２３、及びＬＤＰＣ復号器２２４の構成と、図４（ｂ）に示す従来技法に基づく比較例のビットデインターリーバ２２３、及びＬＤＰＣ復号器２２４の構成とを対比して理解されるように、本発明による一実施例のビットデインターリーバ２２３では、ブロックデインターリーバ２２３１及びグループワイズデインターリーバ２２３２に後置して、パリティインターリーバ２２３３が設けられている点で相違しており、他の構成要素は同様である。
【００７８】
尚、図４（ａ），（ｂ）に示すＬＤＰＣ復号器２２４は、上述したように、パリティデインターリーブ部２２４１ａによるパリティデインターリーブの処理と、ＬＤＰＣ復号部２２４１ｂにより検査行列を用いたＬＤＰＣ復号処理とを並列処理する並列処理部２２４１により構成される。
【００７９】
ＬＤＰＣ復号器２２４におけるパリティデインターリーブ部２２４１ａは、ビットデインターリーバ２２３から得られるシンボルのデータに対し、図３（ａ）に示す送信側のＬＤＰＣ符号化器１１４におけるパリティインターリーブ部１１４１ｂによるパリティインターリーブの処理に対する逆処理を行う処理部である。即ち、パリティデインターリーブ部２２４１ａは、米国地上デジタルテレビ規格であるＡＴＳＣ３．０と同様に、ＬＤＰＣ符号のパリティビット長Ｐのビット列に対し並列処理数Ｍで分けた各ブロックについて、各ブロックのビット順に従って読み出し／書き込みの並び替えを行うブロックデインターリーブの一種である。
【００８０】
そして、図４（ａ）に示す本発明による一実施例のビットデインターリーバ２２３は、図３（ａ）に示すビットインターリーバ１１５の逆処理に対応しており、送信装置１側のビットインターリーバ１１５の処理を復元するために、復調部・デマッパ２２１からのデータである各ビットの尤度のビットデインターリーブを行う機能を有し、ブロックデインターリーバ２２３１、グループワイズデインターリーバ２２３２、及びパリティインターリーバ２２３３から構成される。
【００８１】
ブロックデインターリーバ２２３１は、復調部・デマッパ２２１からのシンボルの各ビットに対応する尤度を対象として、送信装置１側のブロックインターリーバ１１５３に対応するブロックデインターリーブ（ブロックインターリーブの逆処理）、即ち、ブロックインターリーバ１１５３によって並び替えられた符号化データの符号ビットの位置を元の位置に戻すブロックデインターリーブを行い、その結果得られる符号化データをグループワイズデインターリーバ２２３２に出力する。
【００８２】
グループワイズデインターリーバ２２３２は、ブロックデインターリーバ２２３１から出力された各ビット尤度を対象として、送信装置１側のグループワイズインターリーバ１１５２に対応するグループワイズデインターリーブ（グループワイズインターリーブの逆処理）、即ち、グループワイズインターリーバ１１５２によってビットグループ単位で並びが変更された符号化データの符号ビットをビットグループ単位で並び替えることにより、元の並びに戻すグループワイズデインターリーブを行い、その結果得られる符号化データをパリティインターリーバ２２３３に出力する。
【００８３】
パリティインターリーバ２２３３は、グループワイズデインターリーバ２２３２から出力された各ビット尤度を対象として、パリティインターリーブ（送信装置１側のパリティインターリーブ部１１４１ｂと同処理）を行い、その結果得られる各ビットの尤度を、ＬＤＰＣ復号器２２４におけるパリティデインターリーブ部２２４１ａに出力する。
【００８４】
パリティデインターリーブ部２２４１ａとパリティインターリーバ２２３３の各処理は正反対の処理であるため、グループワイズデインターリーバ２２３２の出力と、パリティデインターリーブ部２２４１ａの出力は同一である。そのため、パリティデインターリーブ部２２４１ａ及びパリティインターリーバ２２３３は、本来、信号処理ブロック上は省略可能であるが、ＬＤＰＣ復号器２２４が、パリティデインターリーブの処理と、検査行列を用いたＬＤＰＣ復号処理とを並列処理するハードウェアで構成する場合では、本発明に係る作用・効果を生じさせるのに、パリティインターリーバ２２３３の処理が必要になる。
【００８５】
尚、マッパ・変調部１１６における変調方式がＢＰＳＫ又はＱＰＳＫである場合に、グループワイズインターリーバ１１５２とブロックインターリーバ１１５３による改善効果は低いとする理由から送信装置１側におけるビットインターリーバ１１５にてグループワイズインターリーバ１１５２とブロックインターリーバ１１５３による各処理が省略されているときは、ビットデインターリーバ２２３にてグループワイズデインターリーバ２２３２とブロックデインターリーバ２２３１の各処理を省略する。
【００８６】
以下、本発明に係るビットインターリーバ１１５の理解を高めるために、グループワイズインターリーバ１１５２とブロックインターリーバ１１５３による各処理についても説明する。尚、ビットデインターリーバ２２３は、ビットインターリーバ１１５の逆処理に対応しており、主としてグループワイズインターリーバ１１５２とブロックインターリーバ１１５３について説明する。
【００８７】
（グループワイズインターリーブ）
図６及び図７を参照して、グループワイズインターリーバ１１５２にて行うグループワイズインターリーブの処理の詳細について説明する。図６は本発明による一実施例のグループワイズインターリーバ１１５２の処理を説明するための図であり、図７にはグループワイズインターリーバ１１５２の処理を示している。
【００８８】
グループワイズインターリーバ１１５２は、図６に示すように、１符号分の符号化データを、その先頭から３６０ビット単位に区分し、その１区分の３６０ビットをビットグループとして、所定のパターン（以下、「ＧＷパターン」ともいう）に従ってパリティインターリーバ１１５１からの符号化データをビットグループ単位でインターリーブする。このＧＷパターンは、変調方式とＬＤＰＣ符号化率との組み合わせに応じて定められ、所定の記憶部（図示せず）にＧＷテーブルとして記憶保持される。従って、グループワイズインターリーバ１１５２は、図７に示すように、グループワイズインターリーブの処理を行う際に、当該所定の記憶部から変調方式とＬＤＰＣ符号化率の組み合わせに対応するＧＷテーブルからＧＷパターンを読み出して処理を行う。
【００８９】
図６及び図７には、符号長Ｎは６９１２０ビットの例を示しており、ＢＣＨ符号を用いているときはＢＣＨパリティを含む情報ビット（Ｋビット）に対し、ＬＤＰＣ符号化率に応じたＬＤＰＣパリティビット（Ｍビット）が付与されている。
【００９０】
そして、グループワイズインターリーバ１１５２によりそのユニットサイズとして３６０ビットで区分すると、符号長Ｎ＝６９１２０ビットの符号化データは、ビットグループ０,１, …，１９１,１９２（＝６９１２０／３６０）個のビットグループに区分される。
【００９１】
また、以下では、ＧＷパターンを、ビットグループを表す数字の並びで表すこととする。例えば、符号長Ｎが６９１２０ビットの符号化データについてＧＷパターン４，２，０，３，１は、ビットグループ０，１，２，３，４の並びを、ビットグループ４，２，０，３，１の並びにインターリーブする（並び替える）ことを表す。
【００９２】
グループワイズインターリーバ１１５２は、図７に示すように、符号長Ｎ＝６９１２０ビットの符号化データのビットグループ０乃至１９１の並びを、ＧＷテーブルに示される所定のＧＷパターンの並びにインターリーブする。
【００９３】
（ブロックインターリーブ）
次に、図８乃至図１１を参照して、ブロックインターリーバ１１５３にて行うブロックインターリーブの処理の詳細について説明する。図８及び図９は、本発明による一実施例のブロックインターリーバ１１５３の処理を説明するための図であり、図１０にはそのブロックインターリーバ１１５３の処理（例１）を、図１１にはブロックインターリーバ１１５３の処理（例２）を示している。尚、図８乃至図１１には、符号長Ｎは６９１２０ビットの例を示している。
【００９４】
まず、図８に例示するブロックインターリーバ１１５３は、パート１(Part 1)と呼ばれる記憶領域と、パート２(Part 2)と呼ばれる記憶領域とを有する。そして、ブロックインターリーバ１１５３は、パート１に対して、符号化データを書き込んで読み出すことにより、ブロックインターリーブを行う。
【００９５】
パート１及び２は、いずれも、ロウ（Row）方向に１ビットを記憶しカラム（Column）方向に所定のビット数を記憶するよう、記憶領域としてのカラム(column)が、ロウ方向に、シンボルを構成するビット数ｍに等しい数Ｃだけ並んで構成される。
【００９６】
パート１の各カラムがカラム方向に記憶する行数（ビット数）をパートカラム長Ｒ１とし、パート２の各カラムがカラム方向に記憶する行数（ビット数）をパートカラム長Ｒ２とすると、（Ｒ１＋Ｒ２）×Ｃは、ブロックインターリーブの対象の符号化データの符号長Ｎ（本実施形態では、６９１２０ビット）に等しい。
【００９７】
また、パートカラム長Ｒ１は、ユニットサイズとした３６０ビットの倍数に等しく、パートカラム長Ｒ２は、パート１のパートカラム長Ｒ１とパート２のパートカラム長Ｒ２との和（以下、カラム長ともいう）Ｒ１＋Ｒ２を、ユニットサイズとした３６０ビットで除算したときの剰余に等しい。
【００９８】
ここで、カラム長Ｒ１＋Ｒ２は、ブロックインターリーブの対象の符号化データの符号長Ｎを、シンボルを構成するビット数ｍで除算した値に等しい。
【００９９】
例えば、符号長Ｎが６９１２０ビットの符号化データについて、変調方式として、１６ＱＡＭを採用する場合には、シンボルのビット数ｍは４ビットであるから、カラム長Ｒ１＋Ｒ２は、１７２８０（＝６９１２０／４）ビットになる。
【０１００】
更に、カラム長Ｒ１＋Ｒ２＝１７２８０を、ユニットサイズとした３６０ビットで除算したときの剰余は０であるから、パート２のパートカラム長Ｒ２は０ビットとなる。
【０１０１】
そして、パート１のパートカラム長Ｒ１は、Ｒ１＋Ｒ２−Ｒ２＝１７２８０ビットとなる。
【０１０２】
ところで、パート２のパートカラム長Ｒ２は常に０ビットとすることや、パート１及びパート２のうち一方のみブロックインターリーブを行う構成とすることも可能である。例えば変調方式がＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ、１０２４ＱＡＭ及び、４０９６ＱＡＭのうちいずれの場合も、パート１のみブロックインターリーブを行うとしてもよい。
【０１０３】
ただし、本例では、符号長Ｎと変調方式との組み合わせとして、パート１及び２のカラム数ｍ、並びに、パートカラム長（行数）Ｒ１及びＲ２を、図９に示すように構成している。図９を参照するに、１０２４ＱＡＭのみＲ２＞０として設定し、変調方式が１０２４ＱＡＭの場合のみブロックインターリーブを行わないパート２の領域を設定している。そして、ブロックインターリーバ１１５３は、パート１に対して、符号化データを書き込んで読み出すことにより、ブロックインターリーブを行う。
【０１０４】
例えば、図１０に示すように、変調方式がＱＰＳＫ，１６ＱＡＭ，６４ＱＡＭ，２５６ＱＡＭ、及び４０９６ＱＡＭのうちいずれかの場合、ブロックインターリーバ１１５３は、符号長Ｎ及び多値数ｍ（シンボルのビット数ｍに等しい）で表される符号化データのブロックの全体について、ロウ(row)方向にグループワイズインターリーバ１１５２からの符号化データをカラム方向に書き込み、ロウ方方向に読み出すことで、例えば、１符号分の符号ビットを、ｍビットのシンボルにして出力する。変調方式がＱＰＳＫ，１６ＱＡＭ，６４ＱＡＭ，２５６ＱＡＭ、及び４０９６ＱＡＭであるいずれの場合、Ｒ２＝０であり、符号化データのブロックの全体についてブロックインターリーブを行う。
【０１０５】
また、図１１に示すように、変調方式が１０２４ＱＡＭである場合、ブロックインターリーバ１１５３は、符号長Ｎ及び多値数ｍ（シンボルのビット数ｍに等しい）で表される符号化データのブロックから切り取ったパート１の部分について、ロウ(row)方向にグループワイズインターリーバ１１５２からの符号化データをカラム方向に書き込み、ロウ方方向に読み出すことで、例えば、１符号分の符号ビットを、ｍビットのシンボルにして出力する。Ｒ２＝７２０であり、パート２はブロックインターリーブを行わない。
【０１０６】
このように、ブロックインターリーバ１１５３では、１符号語の符号化データの符号ビットを、パート１のカラムの上から下方向（カラム方向）に書き込むことが、左から右方向のカラムに向かって行われる。そして、符号ビットの書き込みが、パート１のカラムの最も右のカラム（ｍ番目のカラム）の一番下まで終了すると、残りの符号ビットをパート２のカラムの上から下方向（カラム方向）に書き込むことが、左から右方向のカラムに向かって行われる。その後、符号ビットの書き込みが、パート２のカラムの最も右のカラム（ｍ番目のカラム）の一番下まで終了すると、パート１のｍ個全てのカラムの１行目から、ロウ方向に、ｍビット単位で、符号ビットが読み出される。パート１のｍ個すべてのカラムからの符号ビットの読み出しが最後の行であるＲ１行目まで終了すると、パート２のｍ個全てのカラムの１行目から、ロウ方向に、ｍビット単位で、符号ビットが読み出され最後の行であるＲ２行目まで行われる。
【０１０７】
以上のようにして、ブロックインターリーバ１１５３は、パート１及び２からｍビット単位で読み出される符号ビットは、ｍビットのシンボルにしてマッパ・変調部１１６に出力する。
【０１０８】
（本発明に係る一実施例の伝送システムのエラーレート性能）
上述したように、変調方式がＢＰＳＫ又はＱＰＳＫである場合にはビットインターリーバ１１５においてグループワイズインターリーバ１１５２及びブロックインターリーバ１１５３の各処理を省略することも可能である。そこで、上述した本発明に係る作用・効果を確認するために、パリティデインターリーバ１１５１のみからなるビットインターリーバ１１５を備える送信装置１と、パリティインターリーバ２２３３のみからなるビットデインターリーバ２２３を備える受信装置２からなる伝送システムのエラーレート性能について、そのビットインターリーバ１１５及びビットデインターリーバ２２３が無い形態を想定した従来技法と比較評価した。図１２は、本発明に係る一実施例の伝送システムと、その従来技法に基づく比較例の伝送システムとを対比するＬＤＰＣ符号化率７／１６のＱＰＳＫ変調適用時のＣ／Ｎ対ＢＥＲ特性を示す図である。
【０１０９】
ここでは、ＬＤＰＣ符号には符号長１７２８０ビットのＬＤＰＣ−ＩＲＡ符号の検査行列を用いている。符号化率は７／１６、インターリーブ定数Ｑｌｄｐｃ＝２７（＝17280*(1-7/16)/360）、及び変調方式はＱＰＳＫである。また、バースト誤りが生じうるレイリーフェージング（Rayleigh Fading）の伝送路の環境下とし、復号アルゴリズムはsum−product復号法とし繰り返し復号回数は５０回、エラーレート性能の評価はＢＣＨ復号前のデータ（即ち、ＢＣＨ符号なしと同等）により行っている。
【０１１０】
図１２から理解されるように、本発明に係る伝送システムによれば、例えばビット誤り率（ＢＥＲ）＝１０−７にて、Ｃ／Ｎが約０．１５「ｄＢ」改善していることが分かる。
【０１１１】
尚、本発明に係るビットインターリーバ１１５及びパリティインターリーバ２２３３において、それぞれ図３（ａ）及び図４（ａ）に示すように、グループワイズインターリーバ１１５２及びブロックインターリーバ１１５３とブロックデインターリーバ２２３１及びグループワイズデインターリーバ２２３２を設けている場合、エラーレート性能が変わることが想定されるが、その場合でも、図１２に例示するような本発明の有効性が確認される。
【０１１２】
また、図１２では一例のみを示しているが、バースト誤りが生じうるレイリーフェージングの伝送路の環境下においてＬＤＰＣ−ＩＲＡ符号の検査行列を用いるときに、符号長２７６４８０ビット、又は符号長６９１２０ビットの場合では符号化率ｒ＝８／１６，９／１６，１０／１６，１１／１６，１２／１６，１３／１６，１４／１６のとき、符号長１７２８０ビットの場合では符号化率ｒ＝７／１６，８／１６，９／１６，１０／１６，１１／１６，１２／１６，１３／１６，１４／１６のときに、パリティインターリーブの処理を施すと、かえってビット誤り率に関する伝送性能が劣化する傾向にあることも分かっており、上述した技法に基づいた伝送システムを構成することで、その効果を確認できる。
【０１１３】
一方で、バースト誤りが生じうるレイリーフェージングの伝送路の環境下において、符号長２７６４８０ビット、又は符号長６９１２０ビットの場合では符号化率ｒ＝２／１６，３／１６，４／１６，５／１６，６／１６，７／１６のとき、符号長１７２８０ビットの場合では符号化率ｒ＝２／１６，３／１６，４／１６，５／１６，６／１６のときに、パリティインターリーブの処理の有無による伝送性能の差はほとんど見られないことも、上述した技法に基づいた伝送システムを構成することで、その作用を確認できる。
【０１１４】
上述した実施例に関して、送信装置１及び受信装置２の各制御部１１，２２として機能するコンピューターを構成し、ビットインターリーバ及びビットデインターリーバ、並びに送信装置１及び受信装置２の各手段を機能させるためのプログラムを好適に用いることができる。具体的には、各手段を制御するための制御部１１，２２をコンピューター内の中央演算処理装置（ＣＰＵ）で構成でき、且つ、各手段を動作させるのに必要となるプログラムを適宜記憶する記憶部を少なくとも１つのメモリで構成させることができる。即ち、そのようなコンピューターに、ＣＰＵによって該プログラムを実行させることにより、上述した各手段の有する機能を実現させることができる。更に、各手段の有する機能を実現させるためのプログラムを、前述の記憶部（メモリ）の所定の領域に格納させることができる。そのような記憶部は、装置内部のＲＡＭ又はＲＯＭなどで構成させることができ、或いは又、外部記憶装置（例えば、ハードディスク）で構成させることもできる。また、そのようなプログラムは、コンピューターで利用されるＯＳ上のソフトウェア（ＲＯＭ又は外部記憶装置に格納される）の一部で構成させることができる。更に、そのようなコンピューターに、各手段として機能させるためのプログラムは、コンピューター読取り可能な記録媒体に記録することができる。また、上述した各手段をハードウェア又はソフトウェアの一部として構成させ、各々を組み合わせて実現させることもできる。
【０１１５】
上述の実施例については代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換することができることは当業者に明らかである。例えば、ＬＤＰＣ符号化と組み合わされる場合の他の誤り訂正符号化として、ＢＣＨ符号化以外に、リードソロモン符号化などのブロック符号化のみならず、畳込み符号化であってもよく、又は他のＬＤＰＣ符号化を組み合わせても良い。従って、本発明は、上述の実施例によって制限するものと解するべきではなく、特許請求の範囲によってのみ制限される。
【産業上の利用可能性】
【０１１６】
本発明によるビットインターリーバ及びビットデインターリーバ、並びに送信装置及び受信装置は、各種伝送方式においてＬＤＰＣ符号の符号長が異なる場合において、複数種類のデジタル変調方式を時分割多重する伝送システムにおいて有用である。
【符号の説明】
【０１１７】
１  送信装置
１１  制御部
１２  変調信号送信部
１１１  伝送フレーム生成部
１１２  エネルギー拡散部
１１３  ＢＣＨ符号化部
１１４  ＬＤＰＣ符号化器
１１５  ビットインターリーバ
１１６  マッパ・変調部
１１７  ＴＭＣＣ生成部
２  受信装置
２１  変調信号受信部
２２  制御部
２２１  復調部・デマッパ
２２２  ＴＭＣＣ復調・復号部
２２３  ビットデインターリーバ
２２４  ＬＤＰＣ復号器
２２５  ＢＣＨ復号部
２２６  エネルギー逆拡散部
１１４１  ＬＤＰＣ符号化器の並列処理部
１１４１ａ  ＬＤＰＣ符号化部
１１４１ｂ  ＬＤＰＣ符号化器のパリティインターリーブ部
１１５１  パリティデインターリーバ
１１５２  グループワイズインターリーバ  
１１５３  ブロックインターリーバ
２２３１  ブロックデインターリーバ
２２３２  グループワイズデインターリーバ
２２３３  パリティインターリーバ
２２４１  ＬＤＰＣ復号器の並列処理部
２２４１ａ  ＬＤＰＣ復号器のパリティデインターリーブ部
２２４１ｂ  ＬＤＰＣ復号部
【図１】
2019102870.tif 000003
【図２】
2019102870.tif 000004
【図３】
2019102870.tif 000005
【図４】
2019102870.tif 000006
【図５】
2019102870.tif 000007
【図６】
2019102870.tif 000008
【図７】
2019102870.tif 000009
【図８】
2019102870.tif 000010
【図９】
2019102870.tif 000011
【図１０】
2019102870.tif 000012
【図１１】
2019102870.tif 000013
【図１２】
2019102870.tif 000014