(57)【要約】【課題】高い特性および信頼性を有し高い歩留まりおよび生産性で製造することができる薄膜トランジスタ基板を提供する。【解決手段】第１ゲート絶縁層６および保護絶縁層１５は窒化シリコンからなる。第２ゲート絶縁層７Ａはゲート電極２上に第１ゲート絶縁層６を介して設けられる。第１交差層７Ｂはゲート配線３上に第１ゲート絶縁層６を介して設けられる。チャネル層８Ａは第２ゲート絶縁層７Ａと同一形状を有する。第２交差層８Ｂは、第１交差層７Ｂ上に設けられ、第１交差層７Ｂと同一形状を有する。ソース配線１１は第２交差層８Ｂ上でゲート配線３と交差する。第１ゲート絶縁層６および保護絶縁層１５にはゲートコンタクトホール１８が設けられる。保護絶縁層１５にはソースコンタクトホール１９が設けられる。第２ゲート絶縁層７Ａ、チャネル層８Ａ、第１交差層７Ｂおよび第２交差層８Ｂは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有する。【選択図】図１
2019102652.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられた薄膜トランジスタ基板であって、
支持基板と、
前記支持基板上に設けられ、前記複数の画素領域の各々に配置されたゲート電極を含むゲート配線と、
前記支持基板上に設けられ、前記ゲート配線につながるゲート端子と、
前記ゲート配線および前記ゲート端子を覆い、窒化シリコンからなる第１ゲート絶縁層と、
前記複数の画素領域の各々において前記ゲート電極上に前記第１ゲート絶縁層を介して設けられた第２ゲート絶縁層と、
前記ゲート配線上に前記第１ゲート絶縁層を介して設けられ、前記ゲート配線と交差する第１交差層と、
前記第２ゲート絶縁層上に設けられ、前記第２ゲート絶縁層と同一形状を有するチャネル層と、
前記第１交差層上に設けられ、前記第１交差層と同一形状を有する第２交差層と、
前記チャネル層上において間隔を空けて対向するソース電極およびドレイン電極と、
前記ソース電極につながり、前記第２交差層上で前記ゲート配線と交差するソース配線と、
前記ソース配線につながるソース端子と、
前記チャネル層と、前記ゲート配線と、前記ゲート端子と、前記ソース配線と、前記ソース端子とを覆い、窒化シリコンからなる保護絶縁層と、
を備え、
前記第１ゲート絶縁層および前記保護絶縁層には前記ゲート端子へ達するゲートコンタクトホールが設けられており、前記保護絶縁層には前記ソース端子へ達するソースコンタクトホールが設けられており、
前記第２ゲート絶縁層、前記チャネル層、前記第１交差層、および前記第２交差層は、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している、
薄膜トランジスタ基板。
【請求項２】
前記チャネル層と前記保護絶縁層との間に設けられ、前記チャネル層を直接覆い、酸化物からなる局所絶縁層をさらに備える、請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記第１交差層および前記第２交差層のうち平面視において前記ゲート配線から外れた部分は導電性を有している、請求項１または２に記載の薄膜トランジスタ基板。
【請求項４】
マトリックス状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられた薄膜トランジスタ基板であって、
支持基板と、
前記支持基板上に設けられ、前記複数の画素領域の各々に配置されたゲート電極を含むゲート配線と、
前記支持基板上に設けられ、前記ゲート配線につながるゲート端子と、
前記ゲート配線および前記ゲート端子を覆い、窒化シリコンからなる第１ゲート絶縁層と、
前記複数の画素領域の各々において前記ゲート電極上に前記第１ゲート絶縁層を介して設けられた第２ゲート絶縁層と、
前記ゲート配線上に前記第１ゲート絶縁層を介して設けられ、前記ゲート配線と交差する第１交差層と、
前記第２ゲート絶縁層上に設けられ、前記第２ゲート絶縁層と同一形状を有するチャネル層と、
前記第１交差層上に設けられ、前記第１交差層と同一形状を有する第２交差層と、
前記チャネル層上に設けられ、前記チャネル層と同一形状を有する局所絶縁層と、
前記第２交差層上に設けられ、前記第２交差層と同一形状を有する第３交差層と、
前記チャネル層の一方端および他方端のそれぞれに接し、前記局所絶縁層上で間隔を空けて対向するソース電極およびドレイン電極と、
前記ソース電極につながり、前記第３交差層上で前記ゲート配線と交差するソース配線と、
前記ソース配線につながるソース端子と、
前記局所絶縁層と前記ゲート配線と前記ゲート端子と前記ソース配線と前記ソース端子とを覆い、窒化シリコンからなる保護絶縁層と、
を備え、
前記第１ゲート絶縁層および前記保護絶縁層には前記ゲート端子へ達するゲートコンタクトホールが設けられており、前記保護絶縁層には前記ソース端子へ達するソースコンタクトホールが設けられており、
前記第２ゲート絶縁層、前記チャネル層、前記局所絶縁層、前記第１交差層、前記第２交差層、および前記第３交差層は、酸化物からなりかつ共通の元素種と共通の結晶構造とを有しており、
前記第１交差層、前記第２交差層および前記第３交差層のうち、平面視において前記ゲート配線から外れた部分は導電性を有している、
薄膜トランジスタ基板。
【請求項５】
マトリックス状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられた薄膜トランジスタ基板であって、
支持基板と、
前記支持基板上に設けられ、前記複数の画素領域の各々に配置されたゲート電極を含むゲート配線と、
前記支持基板上に設けられ、前記ゲート配線につながるゲート端子と、
前記支持基板上に前記ゲート配線から離れて設けられた共通電極と、
前記ゲート配線および前記ゲート端子を覆い、窒化シリコンからなる第１ゲート絶縁層と、
前記複数の画素領域の各々において前記ゲート電極上に前記第１ゲート絶縁層を介して設けられた第２ゲート絶縁層と、
前記ゲート配線上に前記第１ゲート絶縁層を介して設けられ、前記ゲート配線と交差する第１交差層と、
前記第２ゲート絶縁層上に設けられ、前記第２ゲート絶縁層と同一形状を有するチャネル層と、
前記第１交差層上に設けられ、前記第１交差層と同一形状を有する第２交差層と、
前記チャネル層上において間隔を空けて対向するソース電極およびドレイン電極と、
前記ソース電極につながり、前記第２交差層上で前記ゲート配線と交差するソース配線と、
前記ソース配線につながるソース端子と、
前記複数の画素領域の各々において前記第１ゲート絶縁層上に設けられ、前記ドレイン電極に接する画素電極と、
前記チャネル層と前記ゲート配線と前記ゲート端子と前記ソース配線と前記ソース端子と前記画素電極とを覆い、窒化シリコンからなる層間絶縁層と、
前記層間絶縁層上に設けられ、前記層間絶縁層を介して前記画素電極と対向する対向電極と、
前記チャネル層と前記層間絶縁層との間に設けられ、前記チャネル層を直接覆う局所絶縁層と、
を備え、
前記層間絶縁層には前記ソース端子へ達するソースコンタクトホールが設けられており、前記第１ゲート絶縁層および前記層間絶縁層には前記ゲート端子へ達するゲートコンタクトホールと前記共通電極へ達する共通電極コンタクトホールとが設けられており、前記対向電極は前記共通電極コンタクトホールを通って前記共通電極と接続されており、
前記第２ゲート絶縁層、前記チャネル層、前記第１交差層、前記第２交差層、および前記局所絶縁層は、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している、
薄膜トランジスタ基板。
【請求項６】
前記第１交差層および前記第２交差層のうち平面視において前記ゲート配線から外れた部分は導電性を有している、請求項５に記載の薄膜トランジスタ基板。
【請求項７】
前記画素電極は、前記第１ゲート絶縁層上に設けられた第１画素電極層と、前記第１画素電極層上に設けられ前記第１画素電極層と同一形状を有する第２画素電極層とを有しており、前記第１画素電極層および前記第２画素電極層は、酸化物からなりかつ前記共通の元素種と前記共通の結晶構造とを有している、請求項５または６に記載の薄膜トランジスタ基板。
【請求項８】
マトリックス状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられた薄膜トランジスタ基板であって、
支持基板と、
前記支持基板上に設けられ、前記複数の画素領域の各々に配置されたゲート電極を含むゲート配線と、
前記支持基板上に設けられ、前記ゲート配線につながるゲート端子と、
前記支持基板上に前記ゲート配線から離れて設けられた共通電極と、
前記ゲート配線および前記ゲート端子を覆い、窒化シリコンからなる第１ゲート絶縁層と、
前記複数の画素領域の各々において前記ゲート電極上に前記第１ゲート絶縁層を介して設けられた第２ゲート絶縁層と、
前記ゲート配線上に前記第１ゲート絶縁層を介して設けられ、前記ゲート配線と交差する第１交差層と、
前記第２ゲート絶縁層上に設けられ、前記第２ゲート絶縁層と同一形状を有するチャネル層と、
前記第１交差層上に設けられ、前記第１交差層と同一形状を有する第２交差層と、
前記チャネル層上に設けられ、前記チャネル層と同一形状を有する局所絶縁層と、
前記第２交差層上に設けられ、前記第２交差層と同一形状を有する第３交差層と、
前記チャネル層の一方端および他方端のそれぞれに接し、前記局所絶縁層上で間隔を空けて対向するソース電極およびドレイン電極と、
前記ソース電極につながり、前記第３交差層上で前記ゲート配線と交差するソース配線と、
前記ソース配線につながるソース端子と、
前記複数の画素領域の各々において前記第１ゲート絶縁層上に設けられ、前記ドレイン電極に接する画素電極と、
前記チャネル層と前記ゲート配線と前記ゲート端子と前記ソース配線と前記ソース端子と前記画素電極とを覆い、窒化シリコンからなる層間絶縁層と、
前記層間絶縁層上に設けられ、前記層間絶縁層を介して前記画素電極と対向する対向電極と、
を備え、
前記画素電極は、前記第１ゲート絶縁層上に設けられた第１画素電極層と、前記第１画素電極層上に設けられ前記第１画素電極層と同一形状を有する第２画素電極層と、前記第２画素電極層上に設けられ前記第２画素電極層と同一形状を有する第３画素電極層と、を有しており、
前記層間絶縁層には前記ソース端子へ達するソースコンタクトホールが設けられており、前記第１ゲート絶縁層および前記層間絶縁層には前記ゲート端子へ達するゲートコンタクトホールと前記共通電極へ達する共通電極コンタクトホールとが設けられており、前記対向電極は前記共通電極コンタクトホールを通って前記共通電極と接続されており、
前記第２ゲート絶縁層、前記チャネル層、前記局所絶縁層、前記第１交差層、前記第２交差層、前記第３交差層、第１画素電極層、第２画素電極層、および第３画素電極層は、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している、
薄膜トランジスタ基板。
【請求項９】
マトリックス状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられた薄膜トランジスタ基板の製造方法であって、
支持基板上に、前記複数の画素領域の各々に配置されたゲート電極を含むゲート配線と、前記ゲート配線につながるゲート端子とを形成する工程と、
前記ゲート配線および前記ゲート端子を覆い、窒化シリコンからなる第１ゲート絶縁層を形成する工程と、
前記第１ゲート絶縁層上に積層膜を形成する工程と、を備え、前記積層膜を形成する工程は、前記第１ゲート絶縁層上にスパッタリング法によって第１酸化物絶縁層を成膜する工程と、前記第１酸化物絶縁層上にスパッタリング法によって酸化物半導体層を成膜する工程とを含み、前記第１酸化物絶縁層を成膜する工程において用いられるスパッタリング材料と前記酸化物半導体層を成膜する工程において用いられるスパッタリング材料とは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有しており、前記製造方法はさらに
前記積層膜をパターニングすることによって、前記複数の画素領域の各々において前記ゲート電極上に前記第１ゲート絶縁層を介して設けられた第２ゲート絶縁層と、前記ゲート配線上に前記第１ゲート絶縁層を介して設けられ前記ゲート配線と交差する第１交差層とを、前記第１酸化物絶縁層から形成し、かつ、前記第２ゲート絶縁層上に設けられ前記第２ゲート絶縁層と同一形状を有するチャネル層と、前記第１交差層上に設けられ前記第１交差層と同一形状を有する第２交差層とを、前記酸化物半導体層から形成する工程と、
前記チャネル層上において間隔を空けて対向するソース電極およびドレイン電極と、前記ソース電極につながり前記第２交差層上で前記ゲート配線と交差するソース配線と、前記ソース配線につながるソース端子とを形成する工程と、
前記チャネル層と前記ゲート配線と前記ゲート端子と前記ソース配線と前記ソース端子とを覆い、窒化シリコンからなる保護絶縁層を形成する工程と、
前記第１ゲート絶縁層および前記保護絶縁層に前記ゲート端子へ達するゲートコンタクトホールを形成し、かつ、前記保護絶縁層に前記ソース端子へ達するソースコンタクトホールを形成する工程と、
を備える、
薄膜トランジスタ基板の製造方法。
【請求項１０】
前記積層膜を形成する工程は、前記第１酸化物絶縁層を成膜する工程の後かつ前記酸化物半導体層を成膜する工程の前に、前記第１酸化物絶縁層の酸化を促進させる工程を含む、請求項９に記載の薄膜トランジスタ基板の製造方法。
【請求項１１】
前記保護絶縁層を形成する工程の前に、酸化物からなりかつ前記共通の元素種と前記共通の結晶構造とを有するスパッタリング材料を用いたスパッタリング法によって前記チャネル層上に直接に第２酸化物絶縁層を成膜する工程と、
前記保護絶縁層を形成する工程の前に、前記第２酸化物絶縁層をパターニングすることによって、前記チャネル層を直接覆う局所絶縁層を形成する工程と、
をさらに備える、請求項９または１０に記載の薄膜トランジスタ基板の製造方法。
【請求項１２】
前記積層膜へ向かって前記ゲート配線を介して紫外光を照射することによって、前記積層膜のうち平面視において前記ゲート配線から外れた部分へ導電性を付与する、請求項９から１１のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項１３】
マトリックス状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられた薄膜トランジスタ基板の製造方法であって、
支持基板上に、前記複数の画素領域の各々に配置されたゲート電極を含むゲート配線と、前記ゲート配線につながるゲート端子とを形成する工程と、
前記ゲート配線および前記ゲート端子を覆い、窒化シリコンからなる第１ゲート絶縁層を形成する工程と、
前記第１ゲート絶縁層上に積層膜を形成する工程と、を備え、前記積層膜を形成する工程は、前記第１ゲート絶縁層上にスパッタリング法によって第１酸化物絶縁層を成膜する工程と、前記第１酸化物絶縁層上にスパッタリング法によって酸化物半導体層を成膜する工程と、前記酸化物半導体層上にスパッタリング法によって第２酸化物絶縁層を成膜する工程とを含み、前記第１酸化物絶縁層を成膜する工程において用いられるスパッタリング材料と前記酸化物半導体層を成膜する工程において用いられるスパッタリング材料と前記第２酸化物絶縁層を成膜する工程において用いられるスパッタリング材料とは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有しており、前記製造方法はさらに
前記積層膜をパターニングすることによって、前記複数の画素領域の各々において前記ゲート電極上に前記第１ゲート絶縁層を介して設けられた第２ゲート絶縁層と、前記ゲート配線上に前記第１ゲート絶縁層を介して設けられ前記ゲート配線と交差する第１交差層とを、前記第１酸化物絶縁層から形成し、かつ、前記第２ゲート絶縁層上に設けられ前記第２ゲート絶縁層と同一形状を有するチャネル層と、前記第１交差層上に設けられ前記第１交差層と同一形状を有する第２交差層とを、前記酸化物半導体層から形成し、かつ、前記チャネル層上に設けられ前記チャネル層と同一形状を有する局所絶縁層と、前記第２交差層上に設けられ前記第２交差層と同一形状を有する第３交差層とを、前記第２酸化物絶縁層から形成する工程と、
前記積層膜へ向かって前記ゲート配線を介して紫外光を照射することによって、前記積層膜のうち平面視において前記ゲート配線から外れた部分へ導電性を付与する工程と、
前記チャネル層の一方端および他方端のそれぞれに接し、前記局所絶縁層上で間隔を空けて対向するソース電極およびドレイン電極と、前記ソース電極につながり前記第３交差層上で前記ゲート配線と交差するソース配線と、前記ソース配線につながるソース端子とを形成する工程と、
前記局所絶縁層と前記ゲート配線と前記ゲート端子と前記ソース配線と前記ソース端子とを覆い、窒化シリコンからなる保護絶縁層を形成する工程と、
前記第１ゲート絶縁層および前記保護絶縁層に前記ゲート端子へ達するゲートコンタクトホールを形成し、かつ、前記保護絶縁層に前記ソース端子へ達するソースコンタクトホールを形成する工程と、
を備える、
薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法に関し、特に、酸化物半導体を用いた薄膜トランジスタ基板およびその製造方法に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））をスイッチング素子として用いたＴＦＴアクティブマトリクス基板（以下、「薄膜トランジスタ基板」または「ＴＦＴ基板」と称する）は、例えば液晶または有機エレクトロルミネッセンス（有機ＥＬ）を利用した表示装置等の電気光学装置に利用される。ＴＦＴ等の半導体装置は、低消費電力で薄型という特徴があり、フラットパネルディスプレイへの応用が盛んになされている。液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ（ＬＣＤ））用の電気光学素子には、単純マトリックス型ＬＣＤと、ＴＦＴをスイッチング素子として用いるＴＦＴ−ＬＣＤとがある。このうち、ＴＦＴ−ＬＣＤは表示品位の点で単純マトリクス型ＬＣＤより優れており、モバイルコンピューター、ノート型パソコン、またはテレビジョンなどのディスプレイ製品に広く用いられている。一般に、ＴＦＴ−ＬＣＤは、アレイ状に配設された複数のＴＦＴを備えたＴＦＴ基板と、カラーフィルタ等を備えた対向基板との間に、液晶層が挟持された構造の液晶表示パネルを有している。液晶表示パネルの前面側と背面側とのそれぞれには偏光板が設けられ、さらにそのうちの一方側にはバックライトが設けられる。この構造によって良好なカラー表示が得られる。
【０００３】
ＬＣＤにおける液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードなどの縦電界方式と、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード（「ＩＰＳ」は（株）ジャパンディスプレイの登録商標）、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界方式とがある。一般に、横電界方式のＬＣＤは、縦電界方式のものに比べて、広視野角化に有利であり、パソコンおよび車載用表示機器などのディスプレイ製品では主流になりつつある。
【０００４】
ＴＮモードに代表される縦電界方式のＬＣＤでは、画像信号に応じた電圧が印加される画素電極がＴＦＴ基板に配設され、一定の電位（共通電位）に固定される共通電極が対向基板に配設される。従って、液晶層の液晶は、液晶表示パネルの表面に対してほぼ垂直な電界によって駆動される。一方、横電界方式の液晶表示パネルでは、画素電極および共通電極の両方がＴＦＴ基板に配設され、液晶層の液晶は、液晶表示パネルの表面に対してほぼ水平な電界によって駆動される。特に、ＦＦＳモードのＴＦＴ基板では、画素電極と共通電極とが絶縁膜を介して上下に対向するように配設される。画素電極および共通電極のどちらが下側に配置されてもよいが、下側に配置される方は平板状に形成され、上側（液晶層に近い側）に配置される方は、スリットを有する格子状、または櫛歯状に形成される。
【０００５】
従来、ＬＣＤ用のＴＦＴ基板のスイッチング素子には、ＴＦＴの活性層（チャネル層）を構成する半導体膜として、主にアモルファスシリコン（ａ−Ｓｉ）が用いられてきた。
【０００６】
例えば特許文献１の図１および図２に示されているように、ａ−Ｓｉ半導体膜をチャネル層とするＴＦＴ（以下、「ａ−Ｓｉ−ＴＦＴ」と称する）を備える典型的なＴＮモードのＴＦＴ基板は、一般的に、（１）ゲート電極の形成工程、（２）ゲート絶縁層およびチャネル層の形成工程、（３）ソース電極およびドレイン電極の形成工程、（４）保護絶縁膜へのコンタクトホール形成工程、（５）画素電極の形成工程、という計５回の写真製版工程を経て製造することができる。
【０００７】
さらに、例えば特許文献２に示されているように、ａ−Ｓｉ−ＴＦＴを備える一般的な構成のＦＦＳモードのＴＦＴ基板は、（１）ゲート電極の形成工程、（２）ゲート絶縁層およびチャネル層の形成工程、（３）ソース電極およびドレイン電極の形成工程、（４）保護絶縁膜へのコンタクトホール形成工程、（５）画素電極の形成工程、（６）層間絶縁層へのコンタクトホール形成工程、（７）共通電極の形成工程、という計７回の写真製版工程を経て製造することができる。
【０００８】
特許文献１および特許文献２に開示されたＴＦＴのゲート絶縁層および保護絶縁膜としては、窒化シリコン（ＳｉＮ）膜または酸化シリコン（ＳｉＯ）膜を用いることができる。特にａ−Ｓｉ−ＴＦＴでは、基板または外的環境に由来してチャネル層の特性および信頼性に影響を与え得る不純物元素に対するバリア能力（遮断能力）に優れること、および、加工プロセス（コンタクトホール形成）が容易であること等を考慮して、一般的にＳｉＮ膜が好適に用いられている。またＳｉＮ膜の成膜方法は、成膜速度が速いことによって高い生産性を有するプラズマ化学的気相成膜（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ    Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）法が一般的となっている。ＰＥＣＶＤ法で成膜されたＳｉＮ膜は多量の水素（Ｈ）原子を含む。よってこのＳｉＮ絶縁膜と、Ｓｉ原子間の未結合手（ダングリングボンド）の欠陥を有するａ−Ｓｉ膜とを組み合わせると、ＳｉＮ膜中の水素原子がダングリングボンドを修復することによってａ−Ｓｉ膜の特性を回復させる効果が得られる。
【０００９】
ところで、近年になって、チャネル層に酸化物半導体膜を用いたＴＦＴ（以下、「酸化物ＴＦＴ」と称する）が新たに開発された。酸化物半導体は、ａ−Ｓｉよりも高い移動度を有しており、高性能なＴＦＴを実現することができる。このため酸化物半導体は、パネルの高精細化および低消費電力化に有利であり、スマートフォンおよびモバイルコンピューター等の携帯機器ならびにパソコン等への適用が進んでいる。酸化物半導体としては、酸化亜鉛（ＺｎＯ）系材料、ならびに、酸化亜鉛に酸化ガリウム（Ｇａ２Ｏ３）および酸化インジウム（Ｉｎ２Ｏ３）を添加した非晶質のＩｎＧａＺｎＯ系材料が主に用いられている。これらの酸化物ＴＦＴの技術は、例えば、特許文献３および４、ならびに非特許文献１に開示されている。
【００１０】
しかしながら、酸化物半導体膜をチャネル層に用いる酸化物ＴＦＴにおいて、例えばゲート絶縁層として、ａ−Ｓｉ−ＴＦＴで広く用いられているＳｉＮ膜を用いると、ＴＦＴ特性および信頼性が劣化する問題が知られている。これは、酸化物半導体膜のチャネル層が還元されることによって、界面層で低抵抗化および構造欠陥が生じるためである。また上述したＳｉＮ膜中の水素原子による還元作用は、ａ−Ｓｉ膜に対しては、欠陥を修復する好影響を与えるものの、酸化物半導体膜に対しては、特性を劣化させる悪影響を与えることがわかっている。
【００１１】
これらの回避策として、バリア能力に優れるＳｉＮ膜と、膜中の水素濃度が低く、かつ酸素（Ｏ）を含む酸化物絶縁膜であるＳｉＯ膜とを組み合わせた２層構成を用い、ＳｉＯ膜に接するように酸化物半導体膜を配置する技術が、例えば特許文献５および６に開示されている。ＳｉＯ膜は、ＳｉＮ膜と同様にＰＥＣＶＤ法で成膜することができ、原料ガスを変えるだけでいずれの膜も成膜することができる。よってこの技術は、成膜工程のコストを大きく増加させることなく適用することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１０−２６８３５３号公報
【特許文献２】特開２００９−１５１２８５号公報
【特許文献３】特開２０００−１５０９００号公報
【特許文献４】特開２００７−２８１４０９号公報
【特許文献５】特開２００３−８６８０８号公報
【特許文献６】特開２００９−１４１００２号公報
【非特許文献】
【００１３】
【非特許文献１】Ｋｅｎｊｉ  Ｎｏｍｕｒａ等著、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ｔｒａｎｓｐａｒｅｎｔ  ｆｌｅｘｉｂｌｅ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ｕｓｉｎｇ  ａｍｏｒｐｈｏｕｓ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、Ｎａｔｕｒｅ  ２００４年、第４３２巻、第４８８頁〜第４９２頁
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、ＳｉＯ膜は、ＴＦＴ基板の製造においての加工プロセスが困難であるという問題がある。例えば、絶縁層にコンタクトホールを形成するプロセスにおいて、ａ−Ｓｉ−ＴＦＴに用いられている絶縁層であるＳｉＮ膜の場合は、フッ素（Ｆ）系ガスのドライエッチング法によって効率的な加工が可能である。しかしこのエッチング方法では、ＳｉＯ膜のエッチング速度が非常に遅い（ＳｉＮ膜の１／２以下）。このため、ＳｉＯ膜およびＳｉＮ膜の２層構成を用いると、コンタクトホールを形成するためのプロセス時間が長くなることによって生産性が低下するという問題があった。また、２層構成に占めるＳｉＯ膜の膜厚比率を減らしてプロセス時間を短縮する回避策をとったとしても、コンタクトホール側面のＳｉＮ膜とＳｉＯ膜との界面に、凹状のくぼみ、ノッチ（ｎｏｔｃｈ）形状、または庇形状のような不連続面が生じ得る。その結果、後の工程でコンタクトホール上に設けられる電極膜等のカバレッジ不良（断線）が引き起こされるという、別の問題があった。
【００１５】
また、ＳｉＯ膜に代えて、例えば酸化タンタル（ＴａＯ）、酸化アルミニウム（ＡｌＯ）、酸化チタン（ＴｉＯ）等の金属酸化物絶縁膜を用いる場合は、コンタクトホール側面に不連続面が形成される問題に加えて、絶縁物材料、スパッタリング成膜装置、およびエッチングプロセス（ドライエッチングのガス、またはウエットエッチングの薬液）等を新たに導入する必要があることから製造コストの増大を招くという問題があった。
【００１６】
さらに、上述したカバレッジ不良（断線）の問題は、コンタクトホールにおいてのみならず、電極または配線パターンに起因しての段差上においても生じ得る。このような、段差に起因してのカバレッジ不良（断線）を防ぐことも、不良率を下げることによって製品コストを低減するためには重要である。
【００１７】
本発明は以上のような課題を解決するためになされたものであり、その目的は、高い特性および高い信頼性を確保しつつ高い歩留まりおよび高い生産性で製造することができる薄膜トランジスタ基板を提供すること、および、高い歩留まりおよび高い生産性での、高い特性および高い信頼性を有する薄膜トランジスタ基板の製造方法を提供することである。
【課題を解決するための手段】
【００１８】
本発明の一の局面に従う薄膜トランジスタ基板は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられたものである。薄膜トランジスタ基板は、支持基板と、ゲート配線と、ゲート端子と、第１ゲート絶縁層と、第２ゲート絶縁層と、第１交差層と、チャネル層と、第２交差層と、ソース電極と、ドレイン電極と、ソース配線と、ソース端子と、保護絶縁層とを有している。ゲート配線は、支持基板上に設けられており、複数の画素領域の各々に配置されたゲート電極を含む。ゲート端子は、支持基板上に設けられており、ゲート配線につながっている。第１ゲート絶縁層は、ゲート配線およびゲート端子を覆っており、窒化シリコンからなる。第２ゲート絶縁層は、複数の画素領域の各々においてゲート電極上に第１ゲート絶縁層を介して設けられている。第１交差層は、ゲート配線上に第１ゲート絶縁層を介して設けられており、ゲート配線と交差している。チャネル層は、第２ゲート絶縁層上に設けられており、第２ゲート絶縁層と同一形状を有している。第２交差層は、第１交差層上に設けられており、第１交差層と同一形状を有している。ソース電極およびドレイン電極は、チャネル層上において間隔を空けて対向している。ソース配線は、ソース電極につながっており、第２交差層上でゲート配線と交差している。ソース端子は、ソース配線につながっている。保護絶縁層は、チャネル層とゲート配線とゲート端子とソース配線とソース端子とを覆っており、窒化シリコンからなる。第１ゲート絶縁層および保護絶縁層にはゲート端子へ達するゲートコンタクトホールが設けられている。保護絶縁層にはソース端子へ達するソースコンタクトホールが設けられている。第２ゲート絶縁層、チャネル層、第１交差層、および第２交差層は、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。
【００１９】
本発明の他の局面に従う薄膜トランジスタ基板は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられたものである。薄膜トランジスタ基板は、支持基板と、ゲート配線と、ゲート端子と、第１ゲート絶縁層と、第２ゲート絶縁層と、第１交差層と、チャネル層と、第２交差層と、局所絶縁層と、第３交差層と、ソース電極と、ドレイン電極と、ソース配線と、ソース端子と、保護絶縁層とを有している。ゲート配線は、支持基板上に設けられており、複数の画素領域の各々に配置されたゲート電極を含む。ゲート端子は、支持基板上に設けられており、ゲート配線につながっている。第１ゲート絶縁層は、ゲート配線およびゲート端子を覆っており、窒化シリコンからなる。第２ゲート絶縁層は、複数の画素領域の各々においてゲート電極上に第１ゲート絶縁層を介して設けられている。第１交差層は、ゲート配線上に第１ゲート絶縁層を介して設けられており、ゲート配線と交差している。チャネル層は、第２ゲート絶縁層上に設けられており、第２ゲート絶縁層と同一形状を有している。第２交差層は、第１交差層上に設けられており、第１交差層と同一形状を有している。局所絶縁層は、チャネル層上に設けられており、チャネル層と同一形状を有している。第３交差層は、第２交差層上に設けられており、第２交差層と同一形状を有している。ソース電極およびドレイン電極は、チャネル層の一方端および他方端のそれぞれに接しており、局所絶縁層上で間隔を空けて対向している。ソース配線は、ソース電極につながっており、第３交差層上でゲート配線と交差している。ソース端子は、ソース配線につながっている。保護絶縁層は、局所絶縁層とゲート配線とゲート端子とソース配線とソース端子とを覆っており、窒化シリコンからなる。第１ゲート絶縁層および保護絶縁層にはゲート端子へ達するゲートコンタクトホールが設けられている。保護絶縁層にはソース端子へ達するソースコンタクトホールが設けられている。第２ゲート絶縁層、チャネル層、局所絶縁層、第１交差層、第２交差層、および第３交差層は、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。第１交差層、第２交差層および第３交差層のうち、平面視においてゲート配線から外れた部分は導電性を有している。
【００２０】
本発明のさらに他の局面に従う薄膜トランジスタ基板は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられたものである。薄膜トランジスタ基板は、支持基板と、ゲート配線と、ゲート端子と、共通電極と、第１ゲート絶縁層と、第２ゲート絶縁層と、第１交差層と、チャネル層と、第２交差層と、ソース電極と、ドレイン電極と、ソース配線と、ソース端子と、画素電極と、層間絶縁層と、対向電極と、局所絶縁層とを有している。ゲート配線は、支持基板上に設けられており、複数の画素領域の各々に配置されたゲート電極を含む。ゲート端子は、支持基板上に設けられており、ゲート配線につながっている。共通電極は、支持基板上にゲート配線から離れて設けられている。第１ゲート絶縁層は、ゲート配線およびゲート端子を覆っており、窒化シリコンからなる。第２ゲート絶縁層は、複数の画素領域の各々においてゲート電極上に第１ゲート絶縁層を介して設けられている。第１交差層は、ゲート配線上に第１ゲート絶縁層を介して設けられており、ゲート配線と交差している。チャネル層は、第２ゲート絶縁層上に設けられており、第２ゲート絶縁層と同一形状を有している。第２交差層は、第１交差層上に設けられており、第１交差層と同一形状を有している。ソース電極およびドレイン電極は、チャネル層上において間隔を空けて対向している。ソース配線は、ソース電極につながっており、第２交差層上でゲート配線と交差している。ソース端子は、ソース配線につながっている。画素電極は、複数の画素領域の各々において第１ゲート絶縁層上に設けられており、ドレイン電極に接している。層間絶縁層は、チャネル層とゲート配線とゲート端子とソース配線とソース端子と画素電極とを覆っており、窒化シリコンからなる。対向電極は、層間絶縁層上に設けられており、層間絶縁層を介して画素電極と対向している。局所絶縁層は、チャネル層と層間絶縁層との間に設けられており、チャネル層を直接覆っている。層間絶縁層にはソース端子へ達するソースコンタクトホールが設けられている。第１ゲート絶縁層および層間絶縁層にはゲート端子へ達するゲートコンタクトホールと共通電極へ達する共通電極コンタクトホールとが設けられている。対向電極は共通電極コンタクトホールを通って共通電極と接続されている。第２ゲート絶縁層、チャネル層、第１交差層、第２交差層、および局所絶縁層は、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。
【００２１】
本発明のさらに他の局面に従う薄膜トランジスタ基板は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられたものである。薄膜トランジスタ基板は、支持基板と、ゲート配線と、ゲート端子と、共通電極と、第１ゲート絶縁層と、第２ゲート絶縁層と、第１交差層と、チャネル層と、第２交差層と、局所絶縁層と、第３交差層と、ソース電極と、ドレイン電極と、ソース配線と、ソース端子と、画素電極と、層間絶縁層と、対向電極とを有している。ゲート配線は、支持基板上に設けられており、複数の画素領域の各々に配置されたゲート電極を含む。ゲート端子は、支持基板上に設けられており、ゲート配線につながっている。共通電極は、支持基板上にゲート配線から離れて設けられている。第１ゲート絶縁層は、ゲート配線およびゲート端子を覆っており、窒化シリコンからなる。第２ゲート絶縁層は、複数の画素領域の各々においてゲート電極上に第１ゲート絶縁層を介して設けられている。第１交差層は、ゲート配線上に第１ゲート絶縁層を介して設けられており、ゲート配線と交差している。チャネル層は、第２ゲート絶縁層上に設けられており、第２ゲート絶縁層と同一形状を有している。第２交差層は、第１交差層上に設けられており、第１交差層と同一形状を有している。局所絶縁層は、チャネル層上に設けられており、チャネル層と同一形状を有している。第３交差層は、第２交差層上に設けられており、第２交差層と同一形状を有している。ソース電極およびドレイン電極は、チャネル層の一方端および他方端のそれぞれに接しており、局所絶縁層上で間隔を空けて対向している。ソース配線は、ソース電極につながっており、第３交差層上でゲート配線と交差している。ソース端子は、ソース配線につながっている。画素電極は、複数の画素領域の各々において第１ゲート絶縁層上に設けられており、ドレイン電極に接している。層間絶縁層は、チャネル層とゲート配線とゲート端子とソース配線とソース端子と画素電極とを覆っており、窒化シリコンからなる。対向電極は、層間絶縁層上に設けられており、層間絶縁層を介して画素電極と対向している。画素電極は、第１ゲート絶縁層上に設けられた第１画素電極層と、第１画素電極層上に設けられ第１画素電極層と同一形状を有する第２画素電極層と、第２画素電極層上に設けられ第２画素電極層と同一形状を有する第３画素電極層と、を有している。層間絶縁層にはソース端子へ達するソースコンタクトホールが設けられている。第１ゲート絶縁層および層間絶縁層にはゲート端子へ達するゲートコンタクトホールと共通電極へ達する共通電極コンタクトホールとが設けられている。対向電極は共通電極コンタクトホールを通って共通電極と接続されている。第２ゲート絶縁層、チャネル層、局所絶縁層、第１交差層、第２交差層、第３交差層、第１画素電極層、第２画素電極層、および第３画素電極層は、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。
【００２２】
本発明の一の局面に従う薄膜トランジスタの製造方法は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられた薄膜トランジスタ基板の製造方法であって、以下の工程を有している。支持基板上に、複数の画素領域の各々に配置されたゲート電極を含むゲート配線と、ゲート配線につながるゲート端子とが形成される。ゲート配線およびゲート端子を覆い、窒化シリコンからなる第１ゲート絶縁層が形成される。第１ゲート絶縁層上に積層膜が形成される。積層膜を形成する工程は、第１ゲート絶縁層上にスパッタリング法によって第１酸化物絶縁層を成膜する工程と、第１酸化物絶縁層上にスパッタリング法によって酸化物半導体層を成膜する工程とを含む。第１酸化物絶縁層を成膜する工程において用いられるスパッタリング材料と酸化物半導体層を成膜する工程において用いられるスパッタリング材料とは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。積層膜をパターニングすることによって、複数の画素領域の各々においてゲート電極上に第１ゲート絶縁層を介して設けられた第２ゲート絶縁層と、ゲート配線上に第１ゲート絶縁層を介して設けられゲート配線と交差する第１交差層とが、第１酸化物絶縁層から形成され、かつ、第２ゲート絶縁層上に設けられ第２ゲート絶縁層と同一形状を有するチャネル層と、第１交差層上に設けられ第１交差層と同一形状を有する第２交差層とが、酸化物半導体層から形成される。チャネル層上において間隔を空けて対向するソース電極およびドレイン電極と、ソース電極につながり第２交差層上でゲート配線と交差するソース配線と、ソース配線につながるソース端子とが形成される。チャネル層とゲート配線とゲート端子とソース配線とソース端子とを覆い、窒化シリコンからなる保護絶縁層が形成される。第１ゲート絶縁層および保護絶縁層にゲート端子へ達するゲートコンタクトホールが形成され、かつ、保護絶縁層にソース端子へ達するソースコンタクトホールが形成される。
【００２３】
本発明の他の局面に従う薄膜トランジスタの製造方法は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられた薄膜トランジスタ基板の製造方法であって、以下の工程を有している。支持基板上に、複数の画素領域の各々に配置されたゲート電極を含むゲート配線と、ゲート配線につながるゲート端子とが形成される。ゲート配線およびゲート端子を覆い、窒化シリコンからなる第１ゲート絶縁層が形成される。第１ゲート絶縁層上に積層膜が形成される。積層膜を形成する工程は、第１ゲート絶縁層上にスパッタリング法によって第１酸化物絶縁層を成膜する工程と、第１酸化物絶縁層上にスパッタリング法によって酸化物半導体層を成膜する工程と、酸化物半導体層上にスパッタリング法によって第２酸化物絶縁層を成膜する工程とを含む。第１酸化物絶縁層を成膜する工程において用いられるスパッタリング材料と酸化物半導体層を成膜する工程において用いられるスパッタリング材料と第２酸化物絶縁層を成膜する工程において用いられるスパッタリング材料とは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。積層膜をパターニングすることによって、複数の画素領域の各々においてゲート電極上に第１ゲート絶縁層を介して設けられた第２ゲート絶縁層と、ゲート配線上に第１ゲート絶縁層を介して設けられゲート配線と交差する第１交差層とが、第１酸化物絶縁層から形成され、かつ、第２ゲート絶縁層上に設けられ第２ゲート絶縁層と同一形状を有するチャネル層と、第１交差層上に設けられ第１交差層と同一形状を有する第２交差層とが、酸化物半導体層から形成され、かつ、チャネル層上に設けられチャネル層と同一形状を有する局所絶縁層と、第２交差層上に設けられ第２交差層と同一形状を有する第３交差層とが、第２酸化物絶縁層から形成される。積層膜へ向かってゲート配線を介して紫外光を照射することによって、積層膜のうち平面視においてゲート配線から外れた部分へ導電性が付与される。チャネル層の一方端および他方端のそれぞれに接し、局所絶縁層上で間隔を空けて対向するソース電極およびドレイン電極と、ソース電極につながり第３交差層上でゲート配線と交差するソース配線と、ソース配線につながるソース端子とが形成される。局所絶縁層とゲート配線とゲート端子とソース配線とソース端子とを覆い、窒化シリコンからなる保護絶縁層が形成される。第１ゲート絶縁層および保護絶縁層にゲート端子へ達するゲートコンタクトホールが形成される。保護絶縁層にソース端子へ達するソースコンタクトホールが形成される。
【発明の効果】
【００２４】
本発明によれば、高い特性および高い信頼性を有する薄膜トランジスタ基板を高い歩留まりおよび高い生産性で製造することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１におけるＴＦＴ基板の構成を概略的に示すものであり、図２における線Ｇ１−Ｇ２と線Ｓ１−Ｓ２と線Ｐ１−Ｐ２とに沿う部分断面図である。
【図２】本発明の実施の形態１におけるＴＦＴ基板の構成を概略的に示す部分平面図である。
【図３】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図４】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図５】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図６】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図７】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図８】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図９】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図１０】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図１１】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図１２】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図１３】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図１４】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図１５】本発明の実施の形態１におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図１６】本発明の実施の形態２におけるＴＦＴ基板の構成を概略的に示すものであり、図１７における線Ｇ１−Ｇ２と線Ｓ１−Ｓ２と線Ｐ１−Ｐ２とに沿う部分断面図である。
【図１７】本発明の実施の形態２におけるＴＦＴ基板の構成を概略的に示す部分平面図である。
【図１８】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図１９】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図２０】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図２１】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図２２】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図２３】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図２４】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図２５】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図２６】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図２７】本発明の実施の形態２におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図２８】本発明の実施の形態３におけるＴＦＴ基板の構成を概略的に示すものであり、図２９における線Ｇ１−Ｇ２と線Ｓ１−Ｓ２と線Ｐ１−Ｐ２とに沿う部分断面図である。
【図２９】本発明の実施の形態３におけるＴＦＴ基板の構成を概略的に示す部分平面図である。
【図３０】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図３１】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図３２】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図３３】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図３４】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図３５】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図３６】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図３７】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図３８】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図３９】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図４０】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図４１】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図４２】本発明の実施の形態３におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図４３】本発明の実施の形態４におけるＴＦＴ基板の構成を概略的に示すものであり、図４４における線Ｇ１−Ｇ２と線Ｓ１−Ｓ２と線Ｐ１−Ｐ２とに沿う部分断面図である。
【図４４】本発明の実施の形態４におけるＴＦＴ基板の構成を概略的に示す部分平面図である。
【図４５】本発明の実施の形態４におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図４６】本発明の実施の形態４におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図４７】本発明の実施の形態５におけるＴＦＴ基板の構成を概略的に示すものであり、図４８における線Ｇ１−Ｇ２と線Ｓ１−Ｓ２と線Ｐ１−Ｐ２とに沿う部分断面図である。
【図４８】本発明の実施の形態５におけるＴＦＴ基板の構成を概略的に示す部分平面図である。
【図４９】本発明の実施の形態５におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図５０】本発明の実施の形態５におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図５１】本発明の実施の形態５におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図５２】本発明の実施の形態５におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図５３】本発明の実施の形態５におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図５４】本発明の実施の形態５におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図５５】本発明の実施の形態６におけるＴＦＴ基板の構成を概略的に示すものであり、図５６における線Ｇ１−Ｇ２と線Ｓ１−Ｓ２と線Ｐ１−Ｐ２とに沿う部分断面図である。
【図５６】本発明の実施の形態６におけるＴＦＴ基板の構成を概略的に示す部分平面図である。
【図５７】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図５８】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図５９】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図６０】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図６１】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図６２】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図６３】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図６４】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図６５】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図６６】本発明の実施の形態６におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図６７】本発明の実施の形態７におけるＴＦＴ基板の構成を概略的に示すものであり、図６８における線Ｇ１−Ｇ２と線Ｓ１−Ｓ２と線Ｐ１−Ｐ２とに沿う部分断面図である。
【図６８】本発明の実施の形態７におけるＴＦＴ基板の構成を概略的に示す部分平面図である。
【図６９】本発明の実施の形態７におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図７０】本発明の実施の形態７におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図７１】本発明の実施の形態７におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図７２】本発明の実施の形態７におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図７３】本発明の実施の形態７におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図７４】本発明の実施の形態７におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【図７５】本発明の実施の形態７におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分断面図である。
【図７６】本発明の実施の形態７におけるＴＦＴ基板の製造方法の一工程を概略的に示す部分平面図である。
【発明を実施するための形態】
【００２６】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また平面図においては、対応する明細書の内容に関連した構成を見やすくするために、一部の構成の図示が省略されていることがある。また、実施の形態について説明すると同時に、好適例についても説明している。
【００２７】
なお、本明細書において、層のパターンに関連しての「同一形状」との記載は、共通の写真製版工程を用いて実現され得る程度の、形状の同一性を意味するものである。よって、同一の写真製版工程中におけるパターンのサイドエッチングまたはエッチングマスク外縁の後退などに起因しての若干の形状変動は、無視されるものとする。
【００２８】
「共通の結晶構造」とは、同じ種類（例えば同じ結晶系）に分類される構造を有することを意味する。ここで非晶質構造は結晶構造の一種と見なす。格子欠陥（典型的には酸素欠陥）の程度、および、格子定数の若干の差異は、結晶構造の区別において考慮されない。
【００２９】
複数の構成が「共通の元素種」を有するということは、各構成の材料に含まれる元素の組み合わせが同一であることを意味する。例えば、複数の層のいずれもが、Ｉｎ元素とＴｉ元素とＯ元素との組み合わせによって構成されている場合（すなわち、いわゆるＩＴＯ層である場合）、これらの層は「共通の元素種」を有する。組成比の差異は元素種の区別において考慮されない。層を成膜するのに用いられるスパッタリング材料に関しても同様である。
【００３０】
「導電性」とは、導体に対応する比抵抗値を有する特性のこと、言い換えれば、半導体の比抵抗値よりも低い比抵抗値を有する特性のことである。よって「導電性」を有する構成は、チャネル層の半導体材料が有する非抵抗値よりも低い比抵抗値を有している。
【００３１】
ある構成を「覆う」とは、当該構成を部分的に覆うことを意味し得る。また、ある構成を「覆う」とは、当該構成を他の構成を介して覆うことを意味し得る。
【００３２】
（実施の形態１）
＜構造の概要＞
図１および図２のそれぞれは、本実施の形態１におけるＴＦＴ基板７０１（薄膜トランジスタ基板）の構成を概略的に示す部分断面図および部分平面図である。図１に示された断面は、図２において、ゲート端子部ＲＧにおける線Ｇ１−Ｇ２と、ソース端子部ＲＳにおける線Ｓ１−Ｓ２と、画素部ＲＰにおける線Ｐ１−Ｐ２とに沿っている。なお図２においては、ＴＦＴ基板７０１の内部構成を見やすくするために、構成の一部の図示を省略している。
【００３３】
ＴＦＴ基板７０１は画素部ＲＰを有している。画素部ＲＰには、複数の画素領域がマトリックス状に配列されており、また、複数の画素領域のそれぞれに対応する複数のＴＦＴが設けられている。なお図１および図２においては、複数の画素領域のうちの１つが描かれている。複数の画素領域の各々は、配線交差部ＰＣと、ＴＦＴ部ＰＴと、画素電極部ＰＥとを有している。詳しくは後述するが、配線交差部ＰＣは、ゲート配線３とソース配線１１とが平面視（図２）において互いに交差する箇所である。またＴＦＴ部ＰＴは、上述したＴＦＴが設けられる箇所である。また画素電極部ＰＥは、画素電極２１が配置される箇所である。
【００３４】
ＴＦＴ基板７０１は、ＴＮモードの光透過型ＬＣＤに適用され得るものである。ＴＦＴ基板７０１は、支持基板１と、ゲート配線３と、ゲート端子４と、第１ゲート絶縁層６と、第２ゲート絶縁層７Ａと、第１交差層７Ｂと、チャネル層８Ａと、第２交差層８Ｂと、ソース電極９と、ドレイン電極１０と、ソース配線１１と、ソース端子１２と、保護絶縁層１５とを有している。
【００３５】
ゲート配線３は、支持基板１上に設けられており、複数の画素領域の各々に配置されたゲート電極２を含む。ゲート端子４は、支持基板１上に設けられており、ゲート配線３につながっている。第１ゲート絶縁層６は、ゲート配線３およびゲート端子４を覆っており、窒化シリコンからなる。
【００３６】
第２ゲート絶縁層７Ａは、複数の画素領域の各々においてゲート電極２上に第１ゲート絶縁層６を介して設けられている。第１交差層７Ｂは、ゲート配線３上に第１ゲート絶縁層６を介して設けられており、ゲート配線３と交差している。
【００３７】
チャネル層８Ａは、第２ゲート絶縁層７Ａ上に設けられており、第２ゲート絶縁層７Ａと同一形状を有している。第２交差層８Ｂは、第１交差層７Ｂ上に設けられており、第１交差層７Ｂと同一形状を有している。
【００３８】
ソース電極９およびドレイン電極１０は、チャネル層８Ａ上において間隔を空けて対向している。ソース配線１１は、ソース電極９につながっており、第２交差層８Ｂ上でゲート配線３と交差している。ソース端子１２は、ソース配線１１につながっている。
【００３９】
保護絶縁層１５は、チャネル層８Ａとゲート配線３とゲート端子４とソース配線１１とソース端子１２とを覆っており、窒化シリコンからなる。第１ゲート絶縁層６および保護絶縁層１５にはゲート端子４へ達するゲートコンタクトホール１８が設けられている。保護絶縁層１５にはソース端子１２へ達するソースコンタクトホール１９が設けられている。第２ゲート絶縁層７Ａ、チャネル層８Ａ、第１交差層７Ｂ、および第２交差層８Ｂは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。
【００４０】
ＴＦＴ基板７０１はさらに、局所絶縁層１４Ｊを有していてよい。局所絶縁層１４Ｊは、チャネル層８Ａと保護絶縁層１５との間に設けられており、チャネル層８Ａを直接覆っている。局所絶縁層１４Ｊは酸化物からなる。
【００４１】
＜構造の詳細＞
支持基板１は、例えば、ガラス基板等の透明性絶縁基板である。支持基板１上には、第１の導電膜からなるゲート電極２、ゲート配線３、ゲート端子４、および共通電極５の各パターンが配設されている。ゲート端子４およびソース端子１２のそれぞれは、ＴＦＴ基板７０１の外部から走査信号および表示信号を印加するためのものである。
【００４２】
図２に示すように、ゲート配線３および共通電極５は横方向に延在しており、互いに概略平行である。ゲート電極２は、ＴＦＴのチャネルに印加される電界を制御するためのものであり、ゲート配線３の一部分である。すなわち、ゲート配線３のうちＴＦＴ部ＰＴに含まれる部分が、ゲート電極２である。ゲート端子４は、ゲート配線３の一方端（図２における左端）に配設されている。共通電極５は、図２において「Π（パイ）」形状となるように配設されており、横方向に延在する部分と、そこから縦方向に分岐して延在する部分とを有している。後者の部分は、画素電極２１が配設されている各画素領域の両側において、ソース配線１１と平行に延存している。
【００４３】
本実施の形態１では、第１の導電膜の材料として、例えば、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）およびアルミニウム（Ａｌ）等の金属、ならびに、これらの金属に他の元素を微量に添加してなる合金を用いることができる。好適例としては、第１の導電膜の材料としてＭｏが用いられる。
【００４４】
図１に示すように、ゲート電極２、ゲート配線３、ゲート端子４、および共通電極５の各パターンを覆うように、支持基板１の上主面に、第１の絶縁膜からなる第１ゲート絶縁層６が配設されている。本実施の形態１では、第１ゲート絶縁層６として、従来のａ−Ｓｉ−ＴＦＴにおいて一般的に用いられているＳｉＮ膜を用いる。
【００４５】
ＴＦＴ部ＰＴにおいては、第１ゲート絶縁層６上に、第２の絶縁膜（第１酸化物絶縁層）からなるパターンである第２ゲート絶縁層７Ａが配設されている。また第２ゲート絶縁層７Ａの上層に、酸化物半導体膜（酸化物半導体層）からなるパターンであるチャネル層８Ａが積層されている。
【００４６】
平面視（図２）で、ゲート電極２と重なる領域において、第２ゲート絶縁層７Ａおよびチャネル層８Ａは概略同一形状の島化パターンで構成されている。
【００４７】
図１に示すように、配線交差部ＰＣにおいては、第１ゲート絶縁層６の上には、下層のゲート配線３その一部が重なるように、第２の絶縁膜からなる第１交差層７Ｂと、その上層に積層され酸化物半導体膜からなる第２交差層８Ｂとが配設されている。
【００４８】
平面視（図２）で、第１交差層７Ｂおよび第２交差層８Ｂからなる積層膜パターンは、後述する絶縁層１４Ｋのパターンとほぼ同一のパターンを有している。具体的には、この積層膜パターンは、ゲート配線３と重なるような、かつ縦方向（ソース配線１１の延在方向）においてゲート配線３のパターンからはみ出すような、島化パターンを有している。このように縦方向にはみ出す部分は、断面視（図１）において、下方のゲート配線３の縁を覆っている。これにより、ゲート配線３の縁による段差形状が緩和される。よって、上層に設けられる膜のカバレッジ性を良好なものとすることができる。
【００４９】
さらに、後述する絶縁層１４Ｌのパターンとほぼ同一のパターンを有する、第２交差層８Ｃおよび第１交差層７Ｃ（図８参照）からなる積層パターンが設けられていてよい。具体的には、この積層膜パターンは、共通電極５と重なるような、かつ縦方向（ソース配線１１の延在方向）において共通電極５のパターンからはみ出すような、島化パターンを有する。このように縦方向にはみ出す部分は、断面視（図１）において、下方の共通電極５の縁を覆っている。これにより、共通電極５の縁による段差形状が緩和される。よって、上層に設けられる膜のカバレッジ性を良好なものとすることができる。
【００５０】
本実施の形態１では、酸化物半導体膜の材料として、例えば、酸化亜鉛（ＺｎＯ）系の酸化物半導体、酸化亜鉛に酸化インジウム（Ｉｎ２Ｏ３）および酸化すず（ＳｎＯ２）が添加されたＩｎＺｎＳｎＯ系の酸化物半導体、ならびに、酸化亜鉛に酸化ガリウム（Ｇａ２Ｏ３）および酸化インジウム（Ｉｎ２Ｏ３）が添加されたＩｎＧａＺｎＯ系の酸化物半導体を用いることができる。チャネル層８Ａが酸化物半導体からなることにより、チャネル層８Ａがアモルファスシリコンからなる場合に比して、移動度を高めることができる。好適例としては、酸化物半導体としてＩｎＧａＺｎＯが用いられる。
【００５１】
また好適例としては、第２の絶縁膜の材料として、上記酸化物半導体膜の材料と同じ材料であるＩｎＧａＺｎＯが、絶縁性が付与されて用いられる。すなわち、ＩｎＧａＺｎＯからなる酸化物絶縁膜が用いられる。このような酸化物絶縁膜は、例えば、ＩｎＧａＺｎＯターゲットを用いたスパッタリング成膜を、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガスまたはクリプトン（Ｋｒ）ガス等の１８族不活性ガス（スパッタリングガス）に酸素（Ｏ２）ガスが添加された混合ガスをプロセスガスとして用いて行うことで得られる。さらに、成膜後の膜を、酸素プラズマ処理（酸素を含むプラズマを照射する処理）によって酸化処理することで、より高い絶縁性を有する絶縁膜を得ることができる。絶縁膜として用いるためには、その電気的比抵抗値を１×１０６Ωｃｍ以上とすることが好ましく、１×１０７Ωｃｍ以上とすることがより好ましい。
【００５２】
一方、ＴＦＴのチャネル層として機能する酸化物半導体膜の電気的比抵抗値は、０．１Ωｃｍ以上１×１０６Ωｃｍ未満であることが好ましく、１Ωｃｍ以上１×１０５Ωｃｍ未満であることがより好ましい。ＩｎＧａＺｎＯのような金属酸化物の比抵抗値は、スパッタリング成膜において１８族不活性ガスに混合される酸素ガスの比率（例えば圧力比率）を変化させることによって、幅広く変化させることができる。
【００５３】
以上のように、好適例においては、平面視でゲート電極２と重なる、ＩｎＧａＺｎＯ半導体からなるチャネル層８Ａが、ＳｉＮからなる第１ゲート絶縁層６と、ＩｎＧａＺｎＯ絶縁体からなる第２ゲート絶縁層７Ａとを介して、下方のゲート電極２パターンと対向している。チャネル層８Ａは、下層に配置された第２ゲート絶縁層７Ａ（酸化物絶縁層）に直接接しており、第２ゲート絶縁層７Ａによって第１ゲート絶縁層６（窒化シリコン層）からは分離されている。
【００５４】
図１に示すように、第２の導電膜からなるパターンとして、ソース電極９、ドレイン電極１０、ソース配線１１およびソース端子１２が配設されている。これらのパターンは、チャネル層８Ａ上、第２交差層８Ｂ上、および、チャネル層８Ａと第２交差層８Ｂとの間の第１ゲート絶縁層６上に配置されている。
【００５５】
平面視（図２）において、チャネル層８Ａは、局所絶縁層１４Ｊのパターンにおおよそ対応するパターンを有していてよい。ソース電極９の端面とドレイン電極１０の端面とは、チャネル層８Ａのパターンと重なる領域において、一定の距離を隔てて対向している。チャネル層８Ａのうち、この一定の距離を有する部分が、ＴＦＴのチャネル部として機能する。ソース配線１１は、横方向に延在するゲート配線３および共通電極５と交差するように、縦方向に延在している。ソース配線１１とソース電極９とは、連続したパターンで構成されており、ソース配線１１のパターンからソース電極９のパターンが分岐している。ソース端子１２は、ソース配線１１の一方端（図２における上端）に配設されている。ドレイン電極１０は、ゲート電極２から画素電極部ＰＥへはみ出すように配設されている。
【００５６】
好適例としては、第２の導電膜の材料として、前述した第１の導電膜の材料と同じＭｏが用いられる。平面視においてソース配線１１がゲート配線３および共通電極５のそれぞれと交差する領域には、第１交差層７Ｂおよび第２交差層８Ｂの積層体（図１）と、第１交差層７Ｃおよび第２交差層８Ｃ（図８）の積層体とが設けられている。これにより交差部でのカバレッジ性が改善される。よって、段切れ（段差部における、膜切れ、または断裂）によるソース配線１１の断線を防止することができる。
【００５７】
なお本実施の形態１では、平面視において、第２ゲート絶縁層７Ａおよびチャネル層８Ａの積層体がゲート電極２の内側に包含されているが、第１交差層７Ｂおよび第２交差層８Ｂの積層体と同様に、図２における縦方向においてゲート電極２よりも外側にはみ出していてもよい。この場合、ゲート電極２に起因した段差の影響によるソース電極９およびドレイン電極１０の断線を防止することができる。
【００５８】
図１に示すように、ソース電極９の上と、ドレイン電極１０の上と、チャネル層８Ａのうちこれらの間の部分の上とに、第３の絶縁膜（第２酸化物絶縁層）からなる局所絶縁層１４Ｊが配設されている。
【００５９】
局所絶縁層１４Ｊは、平面視（図２）で、第２ゲート絶縁層７Ａ（図２において図示せず）およびチャネル層８Ａの積層膜パターンと概略同一形状の島化パターンであってよい。
【００６０】
図１に示すように、配線交差部ＰＣにおいては、ソース配線１１の下方に第１交差層７Ｂおよび第２交差層８Ｂが配設されており、ソース配線１１の上方には、第３の絶縁膜からなる絶縁層１４Ｋが配設されている。
【００６１】
絶縁層１４Ｋは、平面視（図２）で、第１交差層７Ｂ（図２において図示せず）および第２交差層８Ｂの積層膜パターンと概略同一形状の島化パターンであってよい。絶縁層１４Ｌは、平面視（図２）で、第１交差層７Ｃ（図２において図示せず）および第２交差層８Ｃの積層膜パターンと概略同一形状の島化パターンであってよい。
【００６２】
好適例としては、第３の絶縁膜の材料として、第２の絶縁膜の場合と同様に、酸化物半導体膜の材料と同じ材料であるＩｎＧａＺｎＯが、絶縁性が付与されて用いられる。局所絶縁層１４Ｊは、ＩｎＧａＺｎＯ半導体からなるチャネル層８Ａの上面を直接覆うことによって、チャネル層８Ａを保護する。
【００６３】
図１に示すように、支持基板１の上主面には、第４の絶縁膜からなる保護絶縁層１５が配設されている。好適例としては、第４の絶縁膜の材料として、第１の絶縁膜の材料と同じ材料である窒化シリコンが用いられる。
【００６４】
ＴＦＴ部ＰＴ（図１）では、平面視（図２）でドレイン電極１０に重なる領域に、ドレイン電極１０の表面の一部が露出するように画素ドレインコンタクトホール１７が設けられている。ゲート端子部ＲＧ（図１）では、平面視（図２）でゲート端子４に重なる領域に、ゲート端子４の表面の一部が露出するようにゲートコンタクトホール１８が設けられている。ソース端子部ＲＳ（図１）では、平面視（図２）でソース端子１２に重なる領域に、ソース端子１２の表面の一部が露出するようにソースコンタクトホール１９が設けられている。
【００６５】
本実施の形態１では、図１に示すように、ゲート端子４上方には、２層のＳｉＮ膜である第１の絶縁膜および第４の絶縁膜が配設されており、ドレイン電極１０およびソース端子１２の上方には第４の絶縁膜のみが配設されており、その他の絶縁層は配設されていない。従って、画素ドレインコンタクトホール１７、ゲートコンタクトホール１８およびソースコンタクトホール１９は、ＳｉＮのエッチングだけで形成することができる。よってこれらのコンタクトホールは、高い生産性で形成することができる。
【００６６】
ＴＦＴ部ＰＴおよび画素電極部ＰＥ（図１）では、保護絶縁層１５の上に、第３の導電膜からなる画素電極２１が配設されている。画素電極２１は透光性を有している。平面視（図２）において、画素電極２１は、ゲート電極２と、共通電極５と、２つのソース配線１１とで囲まれた領域に配設されている。画素電極２１は、共通電極５の一部と重なっている。また画素電極２１は、平面視でドレイン電極１０の一部と重なっており、画素ドレインコンタクトホール１７を通してドレイン電極１０と電気的に接続されている。
【００６７】
ゲート端子部ＲＧ（図１）では、ゲートコンタクトホール１８が設けられた保護絶縁層１５の上に、第３の導電膜からなるゲートパッド２２が配設されている。ゲートパッド２２は、平面視（図２）でゲートコンタクトホール１８と重なっており、ゲートコンタクトホール１８を通してゲート端子４と電気的に接続されている。
【００６８】
ソース端子部ＲＳ（図１）では、ソースコンタクトホール１９が設けられた保護絶縁層１５の上に、第３の導電膜からなるソースパッド２３が配設されている。ソースパッド２３は、平面視（図２）でソースコンタクトホール１９と重なっており、ソースコンタクトホール１９を通してソース端子１２と電気的に接続されている。
【００６９】
本実施の形態１では、第３の導電膜として透明導電膜（透光性導電膜）が用いられている。透明導電膜としては、酸化インジウム（Ｉｎ２Ｏ３）と酸化すず（ＳｎＯ２）とが混合されたＩＴＯ、または、酸化インジウムと酸化亜鉛（ＺｎＯ）とが混合されたＩＺＯ等を用いることができる。好適例としてはＩＴＯが用いられる。これにより、画素電極部ＰＥにおいては、画素電極２１を、光透過性を有する透過型の画素電極とすることができる。また、ゲート端子部ＲＧまたはソース端子部ＲＳでは、信号入力のための駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の端子と、ゲート端子またはソース端子との間で、剥がれが発生しにくい良好な接続が可能となる。よって信頼性の高いＩＣ実装が可能となる。
【００７０】
ＴＦＴ基板７０１は、以上のように構成されている。この構成によれば、ゲート絶縁層が第１ゲート絶縁層６と第２ゲート絶縁層７Ａとの２層構造を有している。チャネル層８Ａと直接接する領域には、チャネル層８Ａの材料と同一材料（同じ元素種および結晶構造を有するもの）であって絶縁性が付与されたものからなる第２ゲート絶縁層７Ａが配置されている。これにより、チャネル層８Ａとゲート絶縁層との界面欠陥（異種元素の相互拡散または結晶構造の不整合に由来する格子欠陥等）の発生を減らすことができる。よって、ＴＦＴの特性および信頼性を向上させることができる。
【００７１】
さらに、酸化物絶縁体からなる第２ゲート絶縁層７Ａは、上述したコンタクトホールから離れて配置されている。よってコンタクトホールは、第１ゲート絶縁層６および第２ゲート絶縁層７Ａのうち、ＳｉＮからなる第１ゲート絶縁層６だけに設けられている。これにより、コンタクトホール端面を一様で滑らかな形状とすることができる。よって、コンタクトホール上に設けられる膜のカバレッジ性を良好にすることができる。
【００７２】
また、ａ−Ｓｉ−ＴＦＴにおいて保護絶縁層として広く用いられているＳｉＮ膜を保護絶縁層１５として設けつつ、チャネル層８Ａと直接接する領域には、チャネル層８Ａと同一材料であって絶縁性が付与されたものである酸化物絶縁体からなる局所絶縁層１４Ｊが設けられていてよい。これにより、保護絶縁層１５がチャネル層８Ａに直接接する場合に比して、チャネル層８Ａ上の界面欠陥の発生を減らすことができる。これにより、ＴＦＴの特性および信頼性をさらに向上させることができる。
【００７３】
また局所絶縁層１４Ｊは、コンタクトホールから離れて配置されている。よってコンタクトホールは、チャネル層８Ａを覆う局所絶縁層１４Ｊおよび保護絶縁層１５の積層膜のうち、ＳｉＮからなる保護絶縁層１５だけに設けられている。これにより、コンタクトホール端面を一様で滑らかな形状とすることができる。よって、コンタクトホール上に設けられる膜のカバレッジ性を良好にすることができる。
【００７４】
また、ゲート配線３とソース配線１１との交差部において、第１ゲート絶縁層６の上に、第１交差層７Ｂと第２交差層８Ｂとの積層膜パターンが設けられている。これにより、ゲート配線３の段差部におけるソース配線１１のカバレッジ性が良好となる。よって、段切れによるソース配線１１の断線不良を防止することができる。また、ゲート配線３とソース配線１１との間の絶縁耐圧を向上させることができる。
【００７５】
＜製造方法＞
次に、本実施の形態によるＴＦＴ基板７０１の製造方法について、さらに図３〜図１５を参照しつつ、以下に説明する。これらの図のうち、部分断面図に相当する図の視野は図１の視野と同様であり、部分平面図に相当する図の視野は図２の視野と同様である。
【００７６】
・１回目の写真製版工程（図３および図４）：
まず、支持基板１が洗浄液または純水を用いて洗浄される。好適例としては、支持基板１として、厚み０．５ｍｍのガラス基板が用いられる。そして、洗浄された支持基板１の上主面上に、ゲート電極２、ゲート配線３および共通電極５へとパターニングされることになる第１の導電膜が成膜される。
【００７７】
第１の導電膜の材料としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などの金属、または、これらの金属元素を主成分として他の元素が１種類以上添加された合金を用いることができる。ここで、主成分の元素とは、合金を構成する元素のうち含有量が最も多い元素のこととする。また、これらの金属または合金からなる層を２以上含む積層構造が用いられてもよい。これらの金属または合金を用いることによって、５０μΩｃｍ以下の低い比抵抗値を有する導電膜を得ることができる。好適例としては、第１の導電膜として、アルゴン（Ａｒ）ガスを用いたスパッタリング法で厚み２００ｎｍのモリブデン（Ｍｏ）膜が成膜される。
【００７８】
その後、１回目の写真製版工程が行われる。具体的には、第１の導電膜上にフォトレジスト材が塗布される。そしてフォトレジスト材のパターン露光および現像プロセスが行われる。これによりフォトレジストパターンが形成される。フォトレジスト材の現像には、例えば、水酸化テトラメチルアンモニウム（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ：ＴＭＡＨ）を２．３８ｗｔ％含有する有機アルカリ現像液が用いられる。そして、当該フォトレジストパターンをマスクとして用いたエッチングによって第１の導電膜がパターニングされる。好適例としては、リン酸、酢酸および硝酸を含む溶液（Ｐｈｏｓｐｈｏｒｉｃ−Ａｃｅｔｉｃ−Ｎｉｔｒｉｃ  ａｃｉｄ：ＰＡＮ）によるウエットエッチングが用いられる。その後、フォトレジストパターンが除去される。これにより、図３および図４に示すように、支持基板１上に、ゲート電極２、ゲート配線３、ゲート端子４および共通電極５のパターンが形成される。
【００７９】
・２回目の写真製版工程  図５〜図８）：
図５を参照して、次に、第１ゲート絶縁層６となる第１の絶縁膜が成膜される。好適例としては、シラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスを原料ガスとしたＰＥＣＶＤ法を用いて、厚み４００ｎｍのＳｉＮ膜が成膜される。ＰＥＣＶＤ法によるＳｉＮ膜の成膜には、多量の水素（Ｈ）を含む原料ガスが用いられることから、当該成膜によるＳｉＮ膜中には２０〜２５ａｔ％の水素が含まれる。ＳｉＮ膜は、水分（Ｈ２Ｏ）、ナトリウム（Ｎａ）、カリウム（Ｋ）等の、ＴＦＴ特性に悪影響を及ぼす不純物元素に対して、高いバリア能力（遮断能力）を有しているので、支持基板１、ゲート電極２等に含まれる不純物がチャネル層８Ａ（図１）に拡散するのを防止することができる。
【００８０】
続けて、上記第１の絶縁膜上に第２の絶縁膜１０７（第１酸化物絶縁層）が成膜される。好適例としては、成膜方法として、ＩｎとＧａとＺｎとを含む酸化物（例えばＩｎＧａＺｎＯ）からなるターゲットを用いたスパッタリング法が用いられる。具体的にはＩｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎ−Ｇａ−Ｚｎ−Ｏ［Ｉｎ２Ｏ３・Ｇａ２Ｏ３・２（ＺｎＯ）］ターゲットと、ＡｒガスにＯ２ガスが添加された混合ガスとを用いたスパッタリング法で、厚み１００ｎｍのＩｎＧａＺｎＯ膜が成膜される。また好適例としては、ＡｒガスとＯ２ガスとの分圧比が１：１（Ｏ２／Ａｒ分圧比が５０％）とされ、これにより、比抵抗値が５×１０６Ωｃｍ以上の絶縁性を有するＩｎＧａＺｎＯからなる酸化物絶縁膜を成膜することができる。このスパッタリング成膜においてはＨ２ガスが使われないので、得られた膜が多量のＨ原子を含むことはない。
【００８１】
なお、第２の絶縁膜１０７のスパッタリング成膜のためのガスとしては、Ａｒガスの代わりに、１８族不活性ガスであるＮｅガスまたはＫｒガスが用いられてもよい。特に、Ａｒの原子量よりも大きな原子量を有するＫｒを用いた場合は、膜密度の高いＩｎＧａＺｎＯ絶縁膜を得ることができる。膜密度を高めることにより、絶縁耐圧（絶縁破壊耐性）を高めることができる。なお上記好適例においてはＯ２／Ａｒ分圧比が５０％とされているが、分圧比はこれに限られず、使用するスパッタリング装置に合わせて、１×１０６Ωｃｍ以上の比抵抗値が得られるよう適宜調整されてよい。
【００８２】
さらに、好適例としては、支持基板１の上主面に第２の絶縁膜１０７としてのＩｎＧａＺｎＯ絶縁膜が成膜された後に、矢印ＰＮ（図５）で示すように、支持基板１の上主面に、一酸化二窒素（Ｎ２Ｏ）ガスを用いたプラズマが照射される。すなわちＩｎＧａＺｎＯ絶縁膜にＮ２Ｏプラズマ処理が行われる。これにより、ＩｎＧａＺｎＯ絶縁膜の酸化を促進（Ｏ濃度を増大）させることで、その比抵抗値を１×１０７Ωｃｍ以上とすることができる。よって絶縁電気性能をより強化することができる。
【００８３】
なお、Ｎ２Ｏプラズマ処理に代わり、例えば、硝酸第２セリウムアンモニウム（Ｃｅｒｉｕｍ  Ａｍｍｏｎｉｕｍ  Ｎｉｔｒａｔｅ：ＣＡＮ）を含む薬液、例えば５〜５０ｗｔ％（重量％）のＣＡＮと水（Ｈ２Ｏ）とからなる薬液、に支持基板１を浸漬させるウエット処理が行われてもよい。ＣＡＮ薬液に２〜１０ｗｔ％の過塩素酸（Ｐｅｒｃｈｌｏｒｉｃ  ａｃｉｄ）または５〜４０ｗｔ％の硝酸（Ｎｉｔｒｉｃ  ａｃｉｄ）が添加された薬液が用いられてもよい。また、Ｎ２Ｏプラズマ処理およびＣＡＮ薬液処理の両方が行われてもよい。これにより、ＩｎＧａＺｎＯ絶縁膜の酸化を促進（Ｏ濃度を増大）することができる。これにより比抵抗値を１×１０７Ωｃｍ以上とすることができる。よって絶縁電気性能をより強化することができる。
【００８４】
図６を参照して、次に、第２の絶縁膜１０７上に、チャネル層８Ａ（図１）となる酸化物半導体膜１０８が成膜される。これにより、第２の絶縁膜１０７と酸化物半導体膜１０８との積層膜２０１が形成される。好適例としては、第２の絶縁膜１０７と同様、成膜方法として、ＩｎとＧａとＺｎとを含む酸化物（例えばＩｎＧａＺｎＯ）からなるターゲットを用いたスパッタリング法が用いられる。具体的にはＩｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎ−Ｇａ−Ｚｎ−Ｏ［Ｉｎ２Ｏ３・Ｇａ２Ｏ３・２（ＺｎＯ）］ターゲットと、ＡｒガスにＯ２ガスが添加された混合ガスとを用いたスパッタリング法で、厚み５０ｎｍのＩｎＧａＺｎＯ膜が成膜される。好適例としては、このとき、Ｏ２／Ａｒのガス分圧比が１０％とされる。これにより、比抵抗値が１×１０４ΩｃｍのＩｎＧａＺｎＯからなる酸化物半導体膜を成膜することができる。
【００８５】
なお、酸化物半導体膜１０８のスパッタリング成膜のためのガスとしては、Ａｒガスの代わりに、１８族不活性ガスであるＮｅガスまたはＫｒガスが用いられてもよい。特に、Ａｒの原子量よりも大きな原子量を有するＫｒを用いた場合は、膜密度の高いＩｎＧａＺｎＯ半導体膜を得ることができる。膜密度を高めることにより、酸化物半導体膜１０８の特性をより安定化させ、かつその信頼性を高めることができる。なお上記好適例においてはＯ２／Ａｒ分圧比が１０％とされているが、分圧比はこれに限られず、使用するスパッタリング装置に合わせて、比抵抗値が０．１Ωｃｍ以上１×１０６Ωｃｍ未満、より好ましくは１Ωｃｍ以上１×１０５Ωｃｍ未満となるよう、適宜調整されてよい。一般的に、ＩｎＧａＺｎＯ系に代表される金属酸化膜の比抵抗値は、スパッタリング時のＯ２／Ａｒ（またはＮｅ、Ｋｒ）ガス分圧比を変えることによって、容易に変えることができる。分圧比を下げることによって比抵抗値は下がり、分圧比を上げることによって比抵抗値は上がる。
【００８６】
その後、２回目の写真製版工程が行われる。具体的には、積層膜２０１上にフォトレジスト材が塗布された後、フォトレジストパターンが形成される。当該フォトレジストパターンをマスクとして用いたエッチングによって、積層膜２０１がパターニングされる。好適例としては、５ｗｔ％のシュウ酸と水とを含むシュウ酸系薬液を用いたウエットエッチングが行われる。酸化物半導体膜１０８と第２の絶縁膜１０７とが共にＩｎＧａＺｎＯからなることによって、両者を一括してエッチングすることができる。その後、フォトレジストパターンが除去される。
【００８７】
図７および図８を参照して、これにより、積層膜パターン２０１Ａ〜２０１Ｃが形成される。積層膜パターン２０１Ａは、平面視でゲート電極２と重なる領域に島化パターンとして形成される。積層膜パターン２０１Ｂは、平面視で、ゲート配線３と重なり、かつソース配線１１（図２）の延在方向（図８における縦方向）においてゲート配線３からはみ出す領域に、島化パターンとして形成される。積層膜パターン２０１Ｃは、平面視で、共通電極５と重なり、かつソース配線１１（図２）の延在方向（図８における縦方向）において共通電極５からはみ出す領域に、島化パターンとして形成される。積層膜パターン２０１Ａは、概略同一形状を有する第２ゲート絶縁層７Ａとチャネル層８Ａとを有している。また積層膜パターン２０１Ｂは、概略同一形状を有する第１交差層７Ｂと第２交差層８Ｂとを有している。また積層膜パターン２０１Ｃは、概略同一形状を有する第１交差層７Ｃと第２交差層８Ｃとを有している。
【００８８】
・３回目の写真製版工程（図９および図１０）：
図９および図１０を参照して、次に、ソース電極９、ドレイン電極１０およびソース配線１１等へパターニングされることになる第２の導電膜が成膜される。好適例としては、第第１の導電膜と同様に、アルゴン（Ａｒ）ガスを用いたスパッタリング法で厚み２００ｎｍのモリブデン（Ｍｏ）膜が成膜される。
【００８９】
その後、３回目の写真製版工程が行われる。具体的には、第２の導電膜上にフォトレジストパターンが形成される。これをマスクとして用いたエッチングによって、第２の導電膜がパターニングされる。好適例としては、第１の導電膜のパターニングと同様に、ＰＡＮ薬液を用いてのウエットエッチングが行われる。
【００９０】
その後、フォトレジストパターンが除去される。これにより、図９および図１０に示すように、ＴＦＴ部ＰＴにおいてチャネル層８Ａと第１ゲート絶縁層６との上にソース電極９およびドレイン電極１０が形成され、配線交差部ＰＣにおいて第２交差層８Ｂと第１ゲート絶縁層６との上にソース配線１１が形成され、ソース端子部ＲＳにおいて第１ゲート絶縁層６の上にソース端子１２が形成される。
【００９１】
平面視（図１０）でソース配線１１がゲート配線３および共通電極５のそれぞれと交差する領域には、第１交差層７Ｂおよび第２交差層８Ｂの積層体（図８）と、第１交差層７Ｃおよび第２交差層８Ｃ（図８）の積層体とが設けられている。これにより交差部でのカバレッジ性が改善される。よって、段切れ（段差部における、膜切れ、または断裂）によるソース配線１１の断線を防止することができる。
【００９２】
・４回目の写真製版工程（図１１〜図１３）：
図１１を参照して、次に、第３の絶縁膜１１４（第２酸化物絶縁層）が成膜される。成膜方法としては、第２の絶縁膜１０７のものと同様のものが用いられてよい。好適例としては、上述の第２の絶縁膜１０７と同様の方法で、絶縁性を有するＩｎＧａＺｎＯ膜が１００ｎｍの厚みで成膜される。
【００９３】
その後、４回目の写真製版工程が行われる。具体的には、第３の絶縁膜１１４上にフォトレジスト材が塗布され、それを用いてフォトレジストパターンが形成される。本実施の形態１においては、上述の２回目の写真製版工程のときのフォトレジストパターンと同じフォトレジストパターンが用いられる。その後、当該フォトレジストパターンをマスクとして用いてのエッチングによって、第３の絶縁膜１１４がパターニングされる。好適例においては、第２の絶縁膜のエッチング時と同様に、５ｗｔ％のシュウ酸と水とを含むシュウ酸系薬液を用いたウエットエッチングが行われる。その後、フォトレジストパターンが除去される。
【００９４】
上記パターニングにより、図１２および図１３に示すように、ＴＦＴ部ＰＴにおいて、ソース電極９の端部と、ドレイン電極１０の端部と、これらの間に露出されたチャネル層８Ａとの上に、局所絶縁層１４Ｊが形成される。また、配線交差部ＰＣにおいては、ソース配線１１上に絶縁層１４Ｋが形成されてよい。また、ソース配線１１が共通電極５と交差する箇所において、絶縁層１４Ｌ（図１３）が形成されてよい。
【００９５】
本実施の形態１においては、第３の絶縁膜１１４のパターニングにおいて、上述の２回目の写真製版工程のフォトレジストパターンが用いられている。これにより、平面視（図１３）で、第３の絶縁膜１１４から形成された局所絶縁層１４Ｊのパターンは、第２ゲート絶縁層７Ａおよびチャネル層８Ａの積層膜パターンと概略同一となる。また絶縁層１４Ｋのパターンは、第１交差層７Ｂおよび第２交差層８Ｂの積層膜パターンと概略同一となる。さらに、絶縁層１４Ｌのパターンは、第１交差層７Ｃおよび第２交差層８Ｃの積層膜パターンと概略同一形状となる。
【００９６】
上記のように２回目および４回目の写真製版工程においてフォトレジストパターンが共用されることによって、写真製版工程用のフォトマスクの数を減らすことができる。これにより製造コストを抑えることができる。なおその必要がなければ、４回目のためのフォトマスクが別途準備されてもよい。その場合、局所絶縁層１４Ｊを形成しつつ、絶縁層１４Ｋおよび絶縁層１４Ｌを省略することができる。
【００９７】
・５回目の写真製版工程（図１４および図１５）：
次に、保護絶縁層１５としての第４の絶縁膜が成膜される。好適例においては、第１ゲート絶縁層６としての第１の絶縁膜の場合と同様の成膜方法、すなわち、シラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガスおよび窒素（Ｎ２）ガスを原料ガスとしたＰＥＣＶＤ法、を用いて、厚み２００ｎｍのＳｉＮ膜が成膜される。ＰＥＣＶＤ法で成膜されたＳｉＮ膜は、多量の水素（Ｈ）を含む原料ガスを用いることから膜中に２０〜２５ａｔ％の水素を含むが、一方で、水分（Ｈ２Ｏ）、ナトリウム（Ｎａ）、カリウム（Ｋ）等の、ＴＦＴ特性に悪影響を及ぼす不純物元素に対して高いバリア能力（遮断能力）を有している。従って、外部環境から不純物がチャネル層８Ａに拡散するのを防止することができる。
【００９８】
その後、５回目の写真製版工程が行われる。具体的には、フォトレジストパターンが形成され、これをマスクとして用いたエッチングが行われる。これにより、ＳｉＮからなる第４の絶縁膜および第１の絶縁膜、すなわち保護絶縁層１５および第１ゲート絶縁層６、がパターニングされる。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。好適例としては、六フッ化硫黄（ＳＦ６）に酸素（Ｏ２）が加えられたガスを用いたドライエッチング法が用いられる。その後、フォトレジストパターンが除去される。
【００９９】
このパターニングにより、図１４および図１５に示すように、保護絶縁層１５を貫通する画素ドレインコンタクトホール１７と、保護絶縁層１５を貫通するソースコンタクトホール１９と、保護絶縁層１５および第１ゲート絶縁層６を貫通するゲートコンタクトホール１８とが、同時に形成される。これにより、画素ドレインコンタクトホール１７ではドレイン電極１０の表面の一部が露出され、ゲートコンタクトホール１８ではゲート端子４の表面の一部が露出され、ソースコンタクトホール１９ではソース端子１２の表面の一部が露出される。
【０１００】
・６回目の写真製版工程：
再び図１および図２を参照して、次に、画素電極２１、ゲートパッド２２およびソースパッド２３へパターニングされることになる第３の導電膜が成膜される。本実施の形態１では、第３の導電膜として透明導電膜（透光性導電膜）が用いられる。好適例としては、透明導電膜の材料としてＩＴＯ（酸化インジウム（Ｉｎ２Ｏ３）と酸化すず（ＳｎＯ２）との混合体）が用いられ、その混合比は、例えば９０：１０（重量％）である。また好適例としては、Ｈ原子が混合されたＡｒガスを用いたスパッタリング法で、厚み１００ｎｍのＩＴＯ膜が非晶質状態で成膜される。Ｈ原子を混合するためには、例えば、Ｈ２ガスまたは水蒸気（Ｈ２Ｏ）が用いられる。
【０１０１】
そして、６回目の写真製版工程が行われる。具体的には、フォトレジストパターンが形成され、これをマスクとして用いたエッチングによって第３の導電膜がパターニングされる。好適例としては、非晶質ＩＴＯ膜が、５ｗｔ％シュウ酸と水とを含むシュウ酸系薬液を用いたウエットエッチング法によってパターニングされる。その後、フォトレジストパターンが除去される。
【０１０２】
上記のように非晶質ＩＴＯ膜が用いられていた場合は、次に、支持基板１全体が２００℃で加熱される。この加熱により、非晶質ＩＴＯ膜が多結晶ＩＴＯ膜へと結晶化する。なお加熱温度は２００℃に限られない。酸化インジウム（Ｉｎ２Ｏ３）が８５ｗｔ％以上９５ｗｔ％以下、酸化すず（ＳｎＯ２）が５ｗｔ％以上１５ｗｔ％以下の混合比（両者合計で１００重量％）を有する一般的な非晶質ＩＴＯ膜の場合、加熱温度が１４０℃以上であれば結晶化が可能である。一方、加熱温度の上限は、ＴＦＴ基板７０１に形成されている層の材料の耐熱温度を考慮して決められてよい。
【０１０３】
上記パターニングにより、図１および図２に示すように、透明導電膜（多結晶ＩＴＯ膜）から、ＴＦＴ部ＰＴおよび画素電極部ＰＥにおいて画素電極２１が形成され、ゲート端子部ＲＧにおいてゲートパッド２２が形成され、ソース端子部ＲＳにおいてソースパッド２３が形成される。
【０１０４】
画素電極２１の一部は、画素ドレインコンタクトホール１７を通して下層のドレイン電極１０と直接接続される。また画素電極２１の端部の一部は、第１ゲート絶縁層６および保護絶縁層１５を介して下方の共通電極５と平面視で重なるように配設され、これにより、画素電位を保持するための保持容量の一部が形成される。ゲートパッド２２は、ゲートコンタクトホール１８を通してゲート端子４と直接接続される。ソースパッド２３は、ソースコンタクトホール１９を通してソース端子１２と直接接続される。
【０１０５】
以上により、本実施の形態１のＴＦＴ基板７０１が完成される。なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板７０１の表面に配向膜が形成される。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製したカラーフィルタ、対向電極および配向膜等を備えた対向基板が、ＴＦＴ基板７０１と貼り合わされる。このときＴＦＴ基板７０１または対向基板の表面に形成されたスペーサによってＴＦＴ基板７０１と対向基板との間に隙間が形成される。この隙間に液晶層が封止される。これにより、縦電界方式のＴＮモードの液晶表示パネルが得られる。最後に、液晶表示パネルの外側に偏光板、位相差板、駆動回路およびバックライトユニット等を配設することによって、液晶表示装置が完成する。
【０１０６】
＜製造方法のまとめ＞
支持基板１上に、複数の画素領域の各々に配置されたゲート電極２を含むゲート配線３と、ゲート配線３につながるゲート端子４とが形成される。ゲート配線３およびゲート端子４を覆い、窒化シリコンからなる第１ゲート絶縁層６が形成される。
【０１０７】
第１ゲート絶縁層６上に積層膜２０１が形成される。積層膜２０１を形成する工程は、第１ゲート絶縁層６上にスパッタリング法によって第２の絶縁膜１０７（第１酸化物絶縁層）を成膜する工程と、第２の絶縁膜１０７上にスパッタリング法によって酸化物半導体膜１０８（酸化物半導体層）を成膜する工程とを含む。第２の絶縁膜１０７を成膜する工程において用いられるスパッタリング材料と酸化物半導体膜１０８を成膜する工程において用いられるスパッタリング材料とは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。
【０１０８】
積層膜２０１をパターニングすることによって、複数の画素領域の各々においてゲート電極２上に第１ゲート絶縁層６を介して設けられた第２ゲート絶縁層７Ａと、ゲート配線３上に第１ゲート絶縁層６を介して設けられゲート配線３と交差する第１交差層７Ｂとが、第２の絶縁膜１０７から形成され、かつ、第２ゲート絶縁層７Ａ上に設けられ第２ゲート絶縁層７Ａと同一形状を有するチャネル層８Ａと、第１交差層７Ｂ上に設けられ第１交差層７Ｂと同一形状を有する第２交差層８Ｂとが、酸化物半導体膜１０８から形成される。
【０１０９】
チャネル層８Ａ上において間隔を空けて対向するソース電極９およびドレイン電極１０と、ソース電極９につながり第２交差層８Ｂ上でゲート配線３と交差するソース配線１１と、ソース配線１１につながるソース端子１２とが形成される。チャネル層８Ａとゲート配線３とゲート端子４とソース配線１１とソース端子１２とを覆い、窒化シリコンからなる保護絶縁層１５が形成される。第１ゲート絶縁層６および保護絶縁層１５にゲート端子４へ達するゲートコンタクトホール１８が形成され、かつ、保護絶縁層１５にソース端子１２へ達するソースコンタクトホール１９が形成される。
【０１１０】
積層膜２０１を形成する工程は、第２の絶縁膜１０７を成膜する工程の後かつ酸化物半導体膜１０８を成膜する工程の前に、第２の絶縁膜１０７の酸化を促進させる工程を含んでよい。
【０１１１】
保護絶縁層１５が形成される前に、酸化物からなりかつ共通の元素種と共通の結晶構造とを有するスパッタリング材料を用いたスパッタリング法によってチャネル層８Ａ上に直接に第３の絶縁膜１１４（第２酸化物絶縁層）が成膜されてよい。また保護絶縁層１５を形成する工程の前に、第３の絶縁膜１１４をパターニングすることによって、チャネル層８Ａを直接覆う局所絶縁層１４Ｊが形成されてよい。
【０１１２】
＜効果＞
本実施の形態によれば、チャネル層８Ａおよびそれに接する第２ゲート絶縁層７Ａは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。これにより、チャネル層８Ａとゲート絶縁層との間の界面での構造欠陥が生じにくくなる。よってＴＦＴ基板７０１の特性が向上する。
【０１１３】
また第１交差層７Ｂおよび第２交差層８Ｂがゲート配線３と交差しており、ソース配線１１はゲート配線３と、これら第１交差層７Ｂおよび第２交差層８Ｂを介して交差する。これにより、ゲート配線３に起因しての段差の影響によってソース配線１１が意図せず断線する可能性が抑えられる。よって薄膜トランジスタの信頼性および製造歩留まりが高められる。
【０１１４】
また、ゲートコンタクトホール１８およびゲートコンタクトホール１８が貫通するいずれの層も、酸化物ではなく窒化シリコンからなる。この構成はａ−Ｓｉを用いたＴＦＴ基板ものと類似しており、半導体材料としてａ−Ｓｉを用いたＴＦＴ基板の場合と同様に、酸化物半導体を用いたＴＦＴ基板７０１においても、コンタクトホールを容易に形成することができる。よってＴＦＴ基板７０１を、高い歩留まりおよび高い生産性で製造することができる。
【０１１５】
さらに、ゲートコンタクトホール１８では、コンタクトホールが形成される第１ゲート絶縁層６および保護絶縁層１５が共に窒化シリコンからなる。これにより、コンタクトホール端面を一様で滑らかな形状とすることができる。よって、ゲートパッド２２を形成するためにゲートコンタクトホール１８上に形成される第３の導電膜のカバレッジ性を良好にすることができる。よって、ゲートパッド２２と、下方のゲート端子４との間を電気的に良好に接続することができる。
【０１１６】
チャネル層８Ａおよびそれに接する局所絶縁層１４Ｊは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。これにより、チャネル層８Ａと局所絶縁層１４Ｊとの間の界面での構造欠陥が生じにくくなる。よってＴＦＴ基板７０１の特性が向上する。
【０１１７】
積層膜２０１を形成する工程は、第２の絶縁膜１０７を成膜する工程の後かつ酸化物半導体膜１０８を成膜する工程の前に、第２の絶縁膜１０７の酸化を促進させる工程を含む。これにより、第１ゲート絶縁層６となる第２の絶縁膜１０７の電気的絶縁特性を安定化させることができる。
【０１１８】
チャネル層８Ａと第２ゲート絶縁層７Ａとは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有しており、かつ同一形状を有している。これにより両者のパターニングは、同時かつ容易に行うことができる。
【０１１９】
（実施の形態２）
＜概要＞
図１６および図１７のそれぞれは、本実施の形態２におけるＴＦＴ基板７０２（薄膜トランジスタ基板）の構成を概略的に示す部分断面図および部分平面図である。図１６に示された断面は、図１７において、ゲート端子部ＲＧにおける線Ｇ１−Ｇ２と、ソース端子部ＲＳにおける線Ｓ１−Ｓ２と、画素部ＲＰにおける線Ｐ１−Ｐ２とに沿っている。なお図１７においては、ＴＦＴ基板７０２の内部構成を見やすくするために、構成の一部の図示を省略している。
【０１２０】
ＴＦＴ基板７０２においては、ＴＦＴ基板７０１（図１および図２：実施の形態１）と異なり、第１交差層７Ｂおよび第２交差層８Ｂのうち平面視（図１７）においてゲート配線３および共通電極５から外れた部分が導電性を有している。この導電性は、ゲート配線３および共通電極５をマスクとしての、酸化物からなる領域への紫外光の照射によって、容易に得られる。導電性が付与される場合、電気的比抵抗値は０．１Ωｃｍ未満とされていることが好ましく、１×１０−２Ωｃｍ未満とされることがより好ましい。
【０１２１】
本実施の形態２においては、第１交差層７Ｂおよび第２交差層８Ｂの積層膜パターンが、ソース配線１１のほぼ全体に渡って延びている。よって第１交差層７Ｂおよび第２交差層８Ｂの積層膜パターンは、平面視（図１７）において、ゲート配線３に加えて共通電極５とも交差している。さらに、ソース配線１１の各々に対応して配置される当該積層膜パターンの各々は、ＴＦＴ基板７０１が有するすべてのゲート配線３と交差してよい。積層膜パターンのうち導電性を有する部分は、ソース配線１１の冗長配線としての機能を有する。これにより、仮にソース配線１１がパターン不良等に起因して断線したとしても、断線箇所がゲート配線３および共通電極５と重なっていない限り、ＴＦＴ基板７０２の故障が避けられる。よってＴＦＴ基板の信頼性を高めることができる。その他、実施の形態１で説明した効果とほぼ同様の効果も得られる。
【０１２２】
なお、上記以外の構成については、上述した実施の形態１の構成と類似しているため、同一または対応する要素について同一の符号を付し、その説明を詳しくは繰り返さない。
【０１２３】
＜構造の詳細＞
上述したように、本実施の形態２では、実施の形態１と異なり、平面視（図１７）において、第１交差層７Ｂ（図１７において図示せず）および第２交差層８Ｂの積層膜パターンが、ソース配線１１と概略同一形状を有している。よってこの積層膜パターンは、平面視で、ゲート配線３だけでなく、共通電極５とも交差している。この積層体は、ソースコンタクトホール１９近傍まで延びていてよいが、ソースコンタクトホール１９からは離れていることが好ましい。
【０１２４】
第１交差層７Ｂは、絶縁体部７Ｂｉと、導体部７Ｂｃとを有している。絶縁体部７Ｂｉは、第１交差層７Ｂのうち、平面視（図１７）においてゲート配線３および共通電極５のいずれかと重なる部分である。導体部７Ｂｃは、第１交差層７Ｂのうち、平面視（図１７）においてゲート配線３および共通電極５のいずれかにも重ならない部分である。絶縁体部７Ｂｉは絶縁性を有しており、導体部７Ｂｃは導電性を有している。同様に、第２交差層８Ｂは、半導体部８Ｂｓと、導体部８Ｂｃとを有している。半導体部８Ｂｓは、第２交差層８Ｂのうち、平面視（図１７）においてゲート配線３および共通電極５のいずれかと重なる部分である。導体部８Ｂｃは、第２交差層８Ｂのうち、平面視（図１７）においてゲート配線３および共通電極５のいずれかにも重ならない部分である。半導体部８Ｂｓは半導体特性を有しており、導体部８Ｂｃは導電性を有している。この導電性は、０．１Ωｃｍ未満の電気的比抵抗値に対応するものであることが好ましく、１×１０−２Ωｃｍ未満の電気的比抵抗値に対応するものであることがより好ましい。第１交差層７Ｂおよび第２交差層８ＢがＩｎＧａＺｎＯからなる場合、このような範囲で電気的比抵抗値を調整することは容易である。詳しくは後述するが、導体部７Ｂｃおよび導体部８Ｂｃは、紫外光の照射によって導電性が付与された部分である。
【０１２５】
＜製造方法＞
次に、本実施の形態によるＴＦＴ基板７０２の製造方法について、さらに図１８〜図２７を参照しつつ、以下に説明する。これらの図のうち、部分断面図に相当する図の視野は図１６の視野と同様であり、部分平面図に相当する図の視野は図１７の視野と同様である。
【０１２６】
・１回目および２回目の写真製版工程：
図１８および図１９を参照して、図７および図８（実施の形態１）までの工程とほぼ同様の、１回目および２回目の写真製版工程を含む工程が行われる。ただし島化パターンとして、積層膜パターン２０１Ｂおよび２０１Ｃ（図８：実施の形態１）に代わって、積層膜パターン２０１ＢＳが形成される。積層膜パターン２０１ＢＳは、平面視（図１９）において複数のゲート配線３と交差している。また積層膜パターン２０１ＢＳは、共通電極５とも交差している。なお、積層膜パターン２０１ＢＳを構成する第１交差層７Ｂおよび第２交差層８Ｂは、おおよそ同一形状を有している。
【０１２７】
・紫外光の照射工程（図２０および図２１）：
さらに図２０および図２１を参照して、次に、支持基板１の上主面と反対側の面（支持基板１の裏面）のほぼ全体へ、紫外線（波長が１０ｎｍ〜４００ｎｍの光）を含む光である紫外光ＵＶが照射される。これにより、積層膜パターン２０１ＢＳ（積層膜２０１（図１８））へ向かってゲート配線３および共通電極５を介して紫外光ＵＶが照射される。これによって、積層膜２０１のうち平面視においてゲート配線３および共通電極５から外れた部分へ導電性が付与される。すなわち、積層膜パターン２０１ＢＳのうち紫外光ＵＶが照射された部分は、導電性が付与されることによって導体部７Ｂｃおよび導体部８Ｂｃとなる。積層膜パターン２０１ＢＳのうち紫外光ＵＶが照射されなかった部分は、比抵抗の変化を受けず、絶縁体部７Ｂｉおよび半導体部８Ｂｓとして残存する。
【０１２８】
一方、積層膜パターン２０１Ａ（図１８および図１９）へ向かう紫外光ＵＶ（図２０）はゲート電極２によって遮られる。このため積層膜パターン２０１Ａに含まれる第２ゲート絶縁層７Ａおよびチャネル層８Ａは、紫外光ＵＶの影響を受けない。
【０１２９】
好ましくは、紫外光ＵＶは、３６０ｎｍ以下の波長領域に強度ピークを有する。これにより酸化物絶縁体および酸化物半導体を効率よく導電化することができる。好適例においては、紫外光ＵＶは、低圧水銀灯によって生成される。代わりに、紫外線レーザーが用いられてもよい。紫外光ＵＶの照射条件（照射パワー、時間等）は、所望の導電特性（低比抵抗値）が得られるように適宜決められてよい。
【０１３０】
本実施の形態２では、導電性が付与されることになる部分を含む第１交差層７Ｂは、第１ゲート絶縁層６上に直接配設されている。これにより、紫外光ＵＶの照射による導電性の付与を効率よく行うことができる。特に、第１ゲート絶縁層６が、ＰＥＣＶＤ法で形成されたＳｉＮ膜である場合、それに含まれる多量のＨ原子が紫外光ＵＶの照射時に還元作用を奏することによって、導電性の付与効率が高められると考えられる。
【０１３１】
好適例においては、上記の紫外光ＵＶの照射後に、支持基板１をアルカリ性薬液に浸漬させるウエット処理が行われる。このウエット処理には、例えば、フォトレジスト材の現像に用いられる有機アルカリ現像液（２．３８ｗｔ％ＴＭＡＨ）を用いることができる。これにより、紫外光ＵＶによって導電性が付与された部分の導電特性を安定的かつ強固なものとすることができる。よって、紫外光ＵＶの照射後に熱処理が行われる場合に、それに起因して比抵抗値が大きく増大してしまうことが避けられる。この効果は、導電性が付与されていた部分に対して、アルカリ性薬液により、さらなる還元作業が働いたためと考えられる。
【０１３２】
なお上記の紫外光ＵＶの照射は、パターニング前の積層膜２０１へ行われてもよい。
【０１３３】
・３回目の写真製版工程（図２２および図１２）：
図２２および図２３を参照して、次に、３回目の写真製版工程を含む工程として、実施の形態１における図９および図１０の工程とほぼ同様の工程が行われる。すなわち、第２の導電膜の成膜と、そのパターニングとが行われる。これにより、ソース電極９、ドレイン電極１０、ソース配線１１およびソース端子１２が形成される。
【０１３４】
・４回目の写真製版工程（図２４および図２５）：
図２４および図２５を参照して、次に、４回目の写真製版工程を含む工程として、実施の形態１における図１１〜図１３の工程とほぼ同様の工程が行われる。これにより、局所絶縁層１４Ｊおよび絶縁層１４Ｋが形成される。本実施の形態２においても、実施の形態１と同様に、３回目の写真製版工程において、２回目の写真製版工程のフォトレジストパターンが用いられている。これにより本実施の形態においては、平面視（図２５）で、絶縁層１４Ｋのパターンは、積層膜パターン２０１ＢＳ（図１９）と概略同一形状のものとなる。
【０１３５】
・５回目の写真製版工程（図２６および図２７）：
図２６および図２７を参照して、次に、５回目の写真製版工程を含む工程として、実施の形態１における図１４および図１５の工程とほぼ同様の工程が行われる。これにより、保護絶縁層１５が形成される。
【０１３６】
・６回目の写真製版工程：
再び図１６および図１７を参照して、次に、実施の形態１と同様に、６回目の写真製版工程が行われる。すなわち、第３の導電膜の成膜と、そのパターニングとが行われる。これにより、画素電極２１と、ゲートパッド２２と、ソースパッド２３とが形成される。好適例においては、実施の形態１で説明したように、第３の導電膜として非晶質ＩＴＯ膜が用いられ、そのパターニング後に、非晶質ＩＴＯ膜が熱処理によって多結晶化される。
【０１３７】
以上により、本実施の形態２のＴＦＴ基板７０２が完成される。ＴＦＴ基板７０２は、ＴＦＴ基板７０１（実施の形態１）と同様に、ＴＮモードの液晶表示パネルに適用され得る。また当該液晶表示パネルを用いて液晶表示装置を製造することができる。
【０１３８】
（実施の形態３）
＜概要＞
図２８および図２９のそれぞれは、本実施の形態３におけるＴＦＴ基板７０３（薄膜トランジスタ基板）の構成を概略的に示す部分断面図および部分平面図である。図２８に示された断面は、図２９において、ゲート端子部ＲＧにおける線Ｇ１−Ｇ２と、ソース端子部ＲＳにおける線Ｓ１−Ｓ２と、画素部ＲＰにおける線Ｐ１−Ｐ２とに沿っている。なお図２９においては、ＴＦＴ基板７０３の内部構成を見やすくするために、構成の一部の図示を省略している。
【０１３９】
ＴＦＴ基板７０３は、ＴＮモードの光透過型ＬＣＤに適用され得るものである。ＴＦＴ基板７０３は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられたものである。ＴＦＴ基板７０３は、支持基板１と、ゲート配線３と、ゲート端子４と、第１ゲート絶縁層６と、第２ゲート絶縁層７Ａと、第１交差層７Ｂと、チャネル層８Ａと、第２交差層８Ｂと、局所絶縁層１４Ａと、第３交差層１４Ｂと、ソース電極９と、ドレイン電極１０と、ソース配線１１と、ソース端子１２と、保護絶縁層１５とを有している。
【０１４０】
ゲート配線３は、支持基板１上に設けられており、複数の画素領域の各々に配置されたゲート電極２を含む。ゲート端子４は、支持基板１上に設けられており、ゲート配線３につながっている。第１ゲート絶縁層６は、ゲート配線３およびゲート端子４を覆っており、窒化シリコンからなる。
【０１４１】
第２ゲート絶縁層７Ａは、複数の画素領域の各々においてゲート電極２上に第１ゲート絶縁層６を介して設けられている。第１交差層７Ｂは、ゲート配線３上に第１ゲート絶縁層６を介して設けられており、ゲート配線３と交差している。
【０１４２】
チャネル層８Ａは、第２ゲート絶縁層７Ａ上に設けられており、第２ゲート絶縁層７Ａと同一形状を有している。第２交差層８Ｂは、第１交差層７Ｂ上に設けられており、第１交差層７Ｂと同一形状を有している。
【０１４３】
局所絶縁層１４Ａは、チャネル層８Ａ上に設けられており、チャネル層８Ａと同一形状を有している。第３交差層１４Ｂは、第２交差層８Ｂ上に設けられており、第２交差層８Ｂと同一形状を有している。
【０１４４】
ソース電極９およびドレイン電極１０は、チャネル層８Ａの一方端および他方端のそれぞれに接しており、局所絶縁層１４Ａ上で間隔を空けて対向している。ソース配線１１は、ソース電極９につながっており、第３交差層１４Ｂ上でゲート配線３と交差している。ソース端子１２は、ソース配線１１につながっている。
【０１４５】
保護絶縁層１５は、局所絶縁層１４Ａとゲート配線３とゲート端子４とソース配線１１とソース端子１２とを覆っており、窒化シリコンからなる。第１ゲート絶縁層６および保護絶縁層１５にはゲート端子４へ達するゲートコンタクトホール１８が設けられている。保護絶縁層１５にはソース端子１２へ達するソースコンタクトホール１９が設けられている。
【０１４６】
第２ゲート絶縁層７Ａ、チャネル層８Ａ、局所絶縁層１４Ａ、第１交差層７Ｂ、第２交差層８Ｂ、および第３交差層１４Ｂは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。第１交差層７Ｂ、第２交差層８Ｂおよび第３交差層１４Ｂのうち、平面視においてゲート配線３から外れた部分は導電性を有している。
【０１４７】
本実施の形態３によれば、上記実施の形態２における４回目の写真製版工程を省略しつつも、局所絶縁層１４Ｊ（図１６および図１７）とほぼ同様の機能を有する局所絶縁層１４Ａを形成することができる。これにより、実施の形態２とほぼ同様の効果を得つつ、写真製版工程の回数を１回減らすことができる。以下、主にこの相違点について詳しく説明する。それ以外の構成については、上述した実施の形態２の構成と類似しているため、同一または対応する要素について同一の符号を付し、その説明を詳しくは繰り返さない。
【０１４８】
＜構造の詳細＞
本実施の形態においては、ＴＦＴ部ＰＴにおいて、チャネル層８Ａ上に局所絶縁層１４Ａが配設されている。局所絶縁層１４Ａは、チャネル層８Ａとほぼ同一形状を有している。よって、第２ゲート絶縁層７Ａと、チャネル層８Ａと、局所絶縁層１４Ａとが、積層膜パターンを構成している。ソース電極９の端部およびドレイン電極１０の端部は、チャネル層８Ａ上に局所絶縁層１４Ａを介して配置されている。具体的には、図２８に示すように、ＴＦＴ部ＰＴにおいて、上記積層膜パターンとしての島化パターン上と、その一方側面上と、第１ゲート絶縁層６上とにかけて、ソース電極９が延びている。またこの島化パターン上と、その他方側面上と、第１ゲート絶縁層６上とにかけて、ドレイン電極１０が延びている。平面視（図２９）で、局所絶縁層１４Ａの外縁は、チャネル層８Ａの外縁に比して、内側へ若干後退していることが好ましい。これにより、チャネル層８Ａの側面だけでなく、チャネル層８Ａの上面の縁部が、ソース電極９およびドレイン電極１０と接触することができる。これにより、チャネル層８Ａと、ソース電極９およびドレイン電極１０の各々との電気的接続が安定化される。よって、より良好なＴＦＴ特性を得ることができる。
【０１４９】
第２交差層８Ｂ（図２８における半導体部８Ｂｓおよび導体部８Ｂｃ）上には第３交差層１４Ｂが配設されている。第３交差層１４Ｂは、第２交差層８Ｂとほぼ同一形状を有している。よって、第１交差層７Ｂと、第２交差層８Ｂと、第３交差層１４Ｂとが、積層パターンを構成している。厳密には、平面視（図２９）で、第３交差層１４Ｂの外縁は、第２交差層８Ｂの外縁に比して、内側へ若干後退している。第３交差層１４Ｂは、絶縁体部１４Ｂｉと、導体部１４Ｂｃとを有している。絶縁体部１４Ｂｉは絶縁性を有しており、導体部１４Ｂｃは導電性を有している。絶縁体部１４Ｂｉは、第３交差層１４Ｂのうち、平面視（図２９）においてゲート配線３および共通電極５のいずれかと重なる部分である。導体部１４Ｂｃは、第３交差層１４Ｂのうち、平面視（図２９）においてゲート配線３および共通電極５のいずれかにも重ならない部分である。第３交差層１４Ｂは、厚み方向（図２８における縦方向）において、第２交差層８Ｂ（図２８における半導体部８Ｂｓおよび導体部８Ｂｃ）とソース配線１１との間に配置されている。よってソース配線１１は、第１交差層７Ｂ、第２交差層８Ｂおよび第３交差層１４Ｂを介して、ゲート配線３と交差している。
【０１５０】
またソース端子部ＲＳにおいて、導体部７Ｅｃと、導体部８Ｅｃと、導体部１４Ｅｃとが設けられていてよく、これらは第１ゲート絶縁層６上に順に積層されている。これらはほぼ同一形状を有している。よって、導体部７Ｅｃと、導体部８Ｅｃと、導体部１４Ｅｃとが、積層パターンを構成している。厳密には、平面視（図２９）で、導体部１４Ｅｃの外縁は、導体部８Ｅｃの外縁に比して、内側へ若干後退している。これらを介して、ソース端子１２が第１ゲート絶縁層６上に配置されている。なお、図示されているように、ソース端子１２は、第２交差層８Ｂの縁に接していてもよい。導体部７Ｅｃと、導体部８Ｅｃと、導体部１４Ｅｃとのそれぞれは、導体部７Ｂｃと、導体部８Ｂｃと、導体部１４Ｂｃとにつながっている。導体部７Ｅｃと、導体部８Ｅｃと、導体部１４Ｅｃとは、導電性を有している。
【０１５１】
なお導電性が付与されている層（または層の一部）の電気的比抵抗値は、実施の形態２と同様に、０．１Ωｃｍ未満であることが好ましく、１×１０−２Ωｃｍ未満であることがより好ましい。
【０１５２】
好適例としては、第２ゲート絶縁層７Ａ、チャネル層８Ａ、局所絶縁層１４Ａ、第１交差層７Ｂ、第２交差層８Ｂ、および第３交差層１４Ｂの各々は、共通の結晶構造を有するＩｎＧａＺｎＯからなる。
【０１５３】
＜製造方法＞
次に、本実施の形態によるＴＦＴ基板７０３の製造方法について、さらに図３０〜図４２を参照しつつ、以下に説明する。これらの図のうち、部分断面図に相当する図の視野は図２８の視野と同様であり、部分平面図に相当する図の視野は図２９の視野と同様である。
【０１５４】
図３０を参照して、まず、実施の形態１における図６までの工程（１回目の写真製版工程を含む）の後、パターニングされていない積層膜２０１上に、前述の第３の絶縁膜１１４が成膜される。これにより、積層膜２０１と第３の絶縁膜１１４とによって構成される積層膜２０３が形成される。
【０１５５】
・２回目の写真製版工程（図３１〜図３６）：
図３１を参照して、２回目の写真製版工程で、積層膜２０３上にフォトレジスト材が塗布される。それを用いて、フォトレジストパターンＰＲ１〜ＰＲ６が形成される。フォトレジストパターンＰＲ１およびＰＲ２は、ＴＦＴ部ＰＴにおいて一体に形成される。フォトレジストパターンＰＲ３およびＰＲ４は、配線交差部ＰＣにおいて一体に形成される。フォトレジストパターンＰＲ５およびＰＲ６は、ソース端子部ＲＳにおいて一体に形成される。フォトレジストパターンＰＲ１およびＰＲ２は、チャネル層８Ａ（図２８）が形成されることになる領域に形成される。フォトレジストパターンＰＲ３およびＰＲ４は、ソース配線１１（図２８）が形成されることになる領域に形成される。フォトレジストパターンＰＲ５およびＰＲ６は、ソース端子１２が形成されることになる領域に形成される。なお、図３１が示す断面内においては、フォトレジストパターンＰＲ３およびＰＲ４の組と、フォトレジストパターンＰＲ５およびＰＲ６の組とは互いに離れているが、平面視では、両者はつながっている。
【０１５６】
フォトレジストパターンＰＲ１〜ＰＲ６のそれぞれは、厚みｈ１〜ｈ６を有している。厚みｈ１、ｈ３およびｈ５は、厚みｈ２、ｈ４およびｈ６よりも大きい。好適例としては、厚みｈ１、ｈ３およびｈ５が約２．５μｍとされ、厚みｈ２、ｈ４およびｈ６が約１．０μｍとされる。なお、厚みｈ１、ｈ３およびｈ５の間、および厚みｈ２、ｈ４およびｈ６の間に、若干の差異があってもよい。また厚みｈ１〜ｈ６の各々が、若干の不均一性を有していてもよい。このような差異および不均一性の大きさは、フォトレジスト材が塗布される表面の形状に起因して生じ得るものであり、例えば、ゲート配線３等を構成する第１の導電膜の厚み程度である。
【０１５７】
以下、フォトレジストパターンＰＲ１〜ＰＲ６を形成する方法について説明する。まず第３の絶縁膜１１４の上に、例えばノボラック系樹脂で構成されるポジ型フォトレジスト材が塗布される。塗布厚みは、厚みｈ１〜ｈ６のうち最大のもの（上記の例では２．５μｍ）に対応する。次に、塗布されたフォトレジスト材が露光される。この露光は、フォトレジスト材の複数の領域へ、異なる露光量を用いて行われる。具体的には、フォトレジスト材のうち、フォトレジストパターンＰＲ１、ＰＲ３およびＰＲ５となる領域には露光光が照射されず、フォトレジストパターンＰＲ２、ＰＲ４およびＰＲ６となる領域には、減衰された露光光が照射され、他の領域には露光光が直接照射される。このように露光量を他段階に制御する方法は、グレイトーンまたはハーフトーンのフォトマスクを用いたフォトリソグラフィー技術として知られている。その後、フォトレジスト材が現像される。これにより、露光光が直接照射された領域ではフォトレジスト材が完全に除去され、露光光が照射されなかった領域（露光光が遮光された領域）ではフォトレジスト材が完全に残存することによってフォトレジストパターンＰＲ１、ＰＲ３およびＰＲ５が形成され、減衰された露光光が照射された領域ではフォトレジストパターンＰＲ２、ＰＲ４およびＰＲ６が形成される。
【０１５８】
次に、フォトレジストパターンＰＲ１〜ＰＲ６をマスクとして用いて、積層膜２０３がエッチングされる。好適例としては、５ｗｔ％のシュウ酸と水とを含むシュウ酸系薬液を用いたウエットエッチングが行われる。
【０１５９】
図３２を参照して、上記エッチングによって、第３の絶縁膜１１４、酸化物半導体膜１０８および第２の絶縁膜１０７がエッチングされる。これらの膜の材料は、共通の元素種と共通の結晶構造とを有しており、好適例においてはいずれもＩｎＧａＺｎＯ膜である。よってそのエッチングされやすさもほぼ共通しているので、これらの膜は、一括エッチングによって、概略同一形状でパターニングされる。
【０１６０】
さらに図３３を参照して、上記パターニング後に、支持基板１の上主面全体へＯ２プラズマＰＯが照射される。これにより、フォトレジストパターンＰＲ１〜ＰＲ６が全体的にアッシング処理される。それにより生じる全体的な薄膜化において、相対的に小さな厚みを有するフォトレジストパターンＰＲ２、ＰＲ４およびＰＲ６（図３２）が完全に除去される。一方、相対的に大きな厚みを有するフォトレジストパターンＰＲ１、ＰＲ３およびＰＲ５は、その厚みが減少しつつ残存する。
【０１６１】
図３４を参照して、上記アッシング処理後に残存したフォトレジストパターンＰＲ１、ＰＲ３およびＰＲ５をマスクとして用いたエッチングによって、第３の絶縁膜１１４のみがパターニングされる。好適例としては、５ｗｔ％のシュウ酸と水とを含むシュウ酸系薬液を用いたウエットエッチングが、エッチング時間を制御することによって第３の絶縁膜１１４のパターニングが完了するまで行われる。なお、このとき、下層の酸化物半導体膜１０８への若干のオーバーエッチングが行われてもよい。
【０１６２】
さらに図３５および図３６を参照して、その後、フォトレジストパターンＰＲ１、ＰＲ３およびＰＲ５（図３４）が除去される。これにより、ＴＦＴ部ＰＴにおいて、第１の絶縁膜からなる第１ゲート絶縁層６を介してゲート電極２上に、第２の絶縁膜１０７からなる第２ゲート絶縁層７Ａと、酸化物半導体膜１０８からなるチャネル層８Ａと、第３の絶縁膜１１４からなる局所絶縁層１４Ａとを有する積層膜パターン２０３Ａが形成される。局所絶縁層１４Ａには、平面視で、下層のチャネル層８Ａの外縁よりも内側に後退した外縁が付与されており、これによりチャネル層８Ａの上面のうち外周部が露出される。また配線交差部ＰＣにおいて、第１の絶縁膜からなる第１ゲート絶縁層６を介してゲート配線３と一部が重なるように、第２の絶縁膜１０７からなる第１交差層７Ｂと、酸化物半導体膜１０８からなる第２交差層８Ｂと、第３の絶縁膜１１４からなる第３交差層１４Ｂとを有する積層膜パターン２０３ＢＳが形成される。またソース端子部ＲＳにおいて、第１ゲート絶縁層６の上に、第２の絶縁膜１０７からなる絶縁層７Ｅと、酸化物半導体膜１０８からなる半導体層８Ｅと、第３の絶縁膜１１４からなる絶縁層１４Ｅとを有する積層膜パターン２０３Ｅが形成される。平面視（図３６）で、第１交差層７Ｂと第２交差層８Ｂと第３交差層１４Ｂとを有する積層体は、ゲート配線３および共通電極５と交差し、かつソース端子部ＲＳに達するように配置される。
【０１６３】
・紫外光の照射工程（図３７および図３８）：
図３７および図３８を参照して、次に、支持基板１の上主面と反対側の面（支持基板１の裏面）のほぼ全体へ、紫外線を含む光である紫外光ＵＶが照射される。これによって、積層膜２０３（図３０）から形成された積層膜パターン２０３Ａ、２０３ＢＳおよび２０３Ｅのうち、平面視（図３８）においてゲート配線３および共通電極５から外れた部分へ、導電性が付与される。紫外光ＵＶの照射工程は実施の形態２のもの（図２０）と類似しているが、相違点として本実施の形態３においてはさらに、第３交差層１４Ｂと、ソース端子部ＲＳの積層膜パターンとにも紫外光ＵＶが照射される。第３交差層１４Ｂのうち、紫外光ＵＶが照射された部分は、導電性が付与されることによって導体部１４Ｂｃとなり、紫外光ＵＶが照射されなかった部分は絶縁体部１４Ｂｉとして残存する。またソース端子部ＲＳの積層膜パターンを構成する絶縁層７Ｅと半導体層８Ｅと絶縁層１４Ｅとのそれぞれは、導体部７Ｅｃと導体部８Ｅｃと導体部１４Ｅｃとへ変化する。なお局所絶縁層１４Ａは、ゲート電極２によって紫外光ＵＶが遮られるので、絶縁層として維持される。なお紫外光ＵＶの照射後、実施の形態２と同様に、絶縁電気性能をより強化するための処理が行われてもよい。
【０１６４】
・３回目の写真製版工程（図３９および図４０）：
図３９および図４０を参照して、次に、ソース電極９、ドレイン電極１０およびソース配線１１等へパターニングされることになる第２の導電膜が成膜される。第２の導電膜の成膜方法は、実施の形態１または２と同様である。
【０１６５】
その後、３回目の写真製版工程が行われる。具体的には、第２の導電膜上にフォトレジストパターンが形成される。これをマスクとして用いたエッチングによって、第２の導電膜がパターニングされる。第２の導電膜のエッチング方法は、実施の形態１または２と同様である。その後、フォトレジストパターンが除去される。
【０１６６】
上記パターニングにより、図３９および図４０に示すように、ソース電極９、ドレイン電極１０、ソース配線１１およびソース端子１２が形成される。ソース電極９およびドレイン電極１０の配置は、前述したとおりである。ソース配線１１は第３交差層１４Ｂ上に配置される。ソース端子１２は導体部１４Ｅｃ上に配置される。
【０１６７】
・４回目の写真製版工程（図４１および図４２）：
図４１および図４２を参照して、次に、実施の形態２とほぼ同様の方法により、第４の絶縁膜が成膜される。次に、４回目の写真製版工程として、第４の絶縁膜および第１の絶縁膜、すなわち保護絶縁層１５および第１ゲート絶縁層６、がパターニングされる。これにより、保護絶縁層１５を貫通する画素ドレインコンタクトホール１７と、保護絶縁層１５を貫通するソースコンタクトホール１９と、保護絶縁層１５および第１ゲート絶縁層６を貫通するゲートコンタクトホール１８とが同時に形成される。
【０１６８】
・５回目の写真製版工程：
再び図２８および図２９を参照して、次に、実施の形態２の６回目の写真製版工程とほぼ同様に、６回目の写真製版工程が行われる。すなわち、第３の導電膜の成膜と、そのパターニングとが行われる。これにより、画素電極２１と、ゲートパッド２２と、ソースパッド２３とが形成される。好適例においては、実施の形態１で説明したように、第３の導電膜として非晶質ＩＴＯ膜が用いられ、そのパターニング後に、非晶質ＩＴＯ膜が熱処理によって多結晶化される。
【０１６９】
以上により、本実施の形態３のＴＦＴ基板７０３が完成される。ＴＦＴ基板７０３は、ＴＦＴ基板７０１（実施の形態１）と同様に、ＴＮモードの液晶表示パネルに適用され得る。また当該液晶表示パネルを用いて液晶表示装置を製造することができる。
【０１７０】
＜製造方法のまとめ＞
支持基板１上に、複数の画素領域の各々に配置されたゲート電極２を含むゲート配線３と、ゲート配線３につながるゲート端子４とが形成される。ゲート配線３およびゲート端子４を覆い、窒化シリコンからなる第１ゲート絶縁層６が形成される。
【０１７１】
第１ゲート絶縁層６上に積層膜２０３が形成される。積層膜２０３を形成する工程は、第１ゲート絶縁層６上にスパッタリング法によって第２の絶縁膜１０７（第１酸化物絶縁層）を成膜する工程と、第２の絶縁膜１０７上にスパッタリング法によって酸化物半導体膜１０８（酸化物半導体層）を成膜する工程と、酸化物半導体膜１０８上にスパッタリング法によって第２酸化物絶縁層を成膜する工程とを含む。第２の絶縁膜１０７を成膜する工程において用いられるスパッタリング材料と酸化物半導体膜１０８を成膜する工程において用いられるスパッタリング材料と第２酸化物絶縁層を成膜する工程において用いられるスパッタリング材料とは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。
【０１７２】
積層膜２０３をパターニングすることによって、複数の画素領域の各々においてゲート電極２上に第１ゲート絶縁層６を介して設けられた第２ゲート絶縁層７Ａと、ゲート配線３上に第１ゲート絶縁層６を介して設けられゲート配線３と交差する第１交差層７Ｂとが、第２の絶縁膜１０７から形成され、かつ、第２ゲート絶縁層７Ａ上に設けられ第２ゲート絶縁層７Ａと同一形状を有するチャネル層８Ａと、第１交差層７Ｂ上に設けられ第１交差層７Ｂと同一形状を有する第２交差層８Ｂとが、酸化物半導体膜１０８から形成され、かつ、チャネル層８Ａ上に設けられチャネル層８Ａと同一形状を有する局所絶縁層１４Ａと、第２交差層８Ｂ上に設けられ第２交差層８Ｂと同一形状を有する第３交差層１４Ｂとが、第２酸化物絶縁層から形成される。
【０１７３】
積層膜２０３へ向かってゲート配線３を介して紫外光が照射されることによって、積層膜２０３のうち平面視においてゲート配線３から外れた部分へ導電性が付与される。
【０１７４】
チャネル層８Ａの一方端および他方端のそれぞれに接し、局所絶縁層１４Ａ上で間隔を空けて対向するソース電極９およびドレイン電極１０と、ソース電極９につながり第３交差層１４Ｂ上でゲート配線３と交差するソース配線１１と、ソース配線１１につながるソース端子１２とが形成される。局所絶縁層１４Ａとゲート配線３とゲート端子４とソース配線１１とソース端子１２とを覆い、窒化シリコンからなる保護絶縁層１５が形成される。第１ゲート絶縁層６および保護絶縁層１５にゲート端子４へ達するゲートコンタクトホール１８が形成される。保護絶縁層１５にソース端子１２へ達するソースコンタクトホール１９が形成される。
【０１７５】
＜効果のまとめ＞
本実施の形態３によっても、実施の形態２とほぼ同様の効果が得られる。なお本実施の形態においては、第１交差層７Ｂおよび第２交差層８Ｂだけでなく第３交差層１４Ｂも、ゲート配線３に起因しての段差の影響を抑える。また第１交差層７Ｂの導体部７Ｂｃおよび第２交差層８Ｂの導体部８Ｂｃだけでなく、第３交差層１４Ｂの導体部１４Ｂｃも、ソース配線１１の冗長配線として働く。
【０１７６】
さらに、本実施の形態によれば、チャネル層８Ａ上に、チャネル層８Ａと同一形状を有する局所絶縁層１４Ａが設けられる。これにより、チャネル層８Ａのパターニング工程を、チャネル層８Ａと局所絶縁層１４Ａとを含む積層体のパターニング工程として実施することができる。よってパターニング時に加わり得る悪影響からチャネル層８Ａが局所絶縁層１４Ａによって保護される。
【０１７７】
またソース電極９およびドレイン電極１０が対向する領域が、チャネル層８Ａ上に直接ではなく局所絶縁膜上に設けられる。これにより、導電膜のパターニングによってソース電極９およびドレイン電極１０が形成される際のプロセスダメージがチャネル層８Ａに直接加わることが避けられる。
【０１７８】
以上から、ＴＦＴ基板７０３の特性および信頼性をより高めることができる。
【０１７９】
さらに本実施の形態３によれば、製造方法に含まれる写真製版工程の数が、実施の形態２に比して、１回少ない５回である。よって生産性を高めることができる。
【０１８０】
（実施の形態４）
＜構造＞
上記実施の形態１〜３においてはＴＮモードのＬＣＤ用のＴＦＴ基板７０１〜７０３について説明した。本実施の形態４においては、ＦＦＳモードのＬＣＤ用のＴＦＴ基板について説明する。
【０１８１】
図４３および図４４のそれぞれは、本実施の形態４におけるＴＦＴ基板７０４（薄膜トランジスタ基板）の構成を概略的に示す部分断面図および部分平面図である。図４３に示された断面は、図４４において、ゲート端子部ＲＧにおける線Ｇ１−Ｇ２と、ソース端子部ＲＳにおける線Ｓ１−Ｓ２と、画素部ＲＰにおける線Ｐ１−Ｐ２とに沿っている。なお図４４においては、ＴＦＴ基板７０４の内部構成を見やすくするために、構成の一部の図示を省略している。
【０１８２】
はじめに、構造の概略について説明する。ＴＦＴ基板７０４は、ＴＦＴ基板７０１（図１および図２）の構成に加えてさらに、層間絶縁層１６と、対向電極２４と、追加パッド２２２および２２３とを有している。層間絶縁層１６は、チャネル層８Ａとゲート配線３とゲート端子４とソース配線１１とソース端子１２と画素電極２１とを覆っている。よって本実施の形態４においては、局所絶縁層１４Ｊはチャネル層８Ａと層間絶縁層１６との間に設けられている。層間絶縁層１６は窒化シリコンからなる。対向電極２４は、層間絶縁層１６上に設けられており、層間絶縁層１６を介して画素電極２１と対向している。本実施の形態４においては、第１ゲート絶縁層６と保護絶縁層１５と層間絶縁層１６とには、共通電極５へ達する共通電極コンタクトホール２２０が設けられている。対向電極２４は共通電極コンタクトホール２２０を通って共通電極５と接続されている。層間絶縁層１６は、ゲートパッド２２上の開口部２１８と、ソースパッド２３上の開口部２１９とを有している。開口部２１８および２１９のそれぞれは、ゲートパッド２２およびソースパッド２３を部分的に露出している。追加パッド２２２は開口部２１８を介してゲートパッド２２に接続されている。追加パッド２２３は開口部２１９を介してソースパッド２３に接続されている。追加パッド２２２および２２３は導電性を有している。
【０１８３】
次に、対向電極２４について、以下に詳述する。
【０１８４】
対向電極２４は、上述したように、共通電極コンタクトホール２２０を通して、下方の共通電極５と電気的に接続されている。これにより、共通電極５から対向電極２４へ一定の電位（共通電位）が供給される。
【０１８５】
対向電極２４は、平面視（図４４）で、画素電極２１の大部分と重なるように配設されている。また本実施の形態４では、対向電極２４は、複数の画素領域に対応して、ゲート配線３およびソース配線１１に囲まれた複数の部分を有しており、かつこれら複数の部分が互いに接続されている。よって対向電極２４は、ＴＦＴ基板７０４において、連続した１つのパターンを有している。これにより、例えば一の画素領域において共通電極コンタクトホール２２０による電気的接続に不良が生じたとしても、対向電極２４のうち当該画素領域に含まれる部分へ、隣接する画素領域における共通電極コンタクトホール２２０から共通電位が供給される。よって、共通電極コンタクトホール２２０による電気的接続の不良に起因しての画素単位の表示不良（点欠陥）を防止することができる。
【０１８６】
対向電極２４には複数のスリット開口部ＳＬが設けられている。この構造により、画素電極２１と対向電極２４との間に信号電圧が印加されると、対向電極２４の上方に基板面に対して概略水平方向の電界が発生する。これによりＴＦＴ基板７０４は、横電界駆動仕様であるＦＦＳモードのＬＣＤに適用可能となる。なお、スリット開口部ＳＬの代わりに、櫛歯状の開口部が設けられてもよい。
【０１８７】
＜製造方法＞
・１回目〜６回目の写真製版工程：
本実施の形態４によるＴＦＴ基板７０４の製造方法においては、まず、実施の形態１で説明したＴＦＴ基板７０１（図１および図２）が、仕掛かり品として準備される。この準備には、実施の形態１で説明したように、６回の写真製版工程を要する。
【０１８８】
上記仕掛かり品を用いてＴＦＴ基板７０４が製造される。以下、それについて、さらに図４５〜図４６を参照しつつ具体的に説明する。図４５の視野は図４３の視野と同様であり、図４６の視野は図４４の視野と同様である。
【０１８９】
・７回目の写真製版工程（図４５および図４６）：
図４５および図４６を参照して、仕掛かり品としてのＴＦＴ基板７０１（図１および図２）の支持基板１の上主面に、層間絶縁層１６としての第５の絶縁膜が成膜される。好適例としては、実施の形態１において説明した第１の絶縁膜および第３の絶縁膜と同様に、ＰＥＣＶＤ法を用いて厚み１５０ｎｍのＳｉＮ膜が成膜される。
【０１９０】
そして７回目の写真製版工程が行われる。具体的には、フォトレジストパターンの形成と、これをマスクとして用いてのエッチングとが行われる。このエッチングによって、第１ゲート絶縁層６と保護絶縁層１５と層間絶縁層１６とに共通電極コンタクトホール２２０を設け、かつ層間絶縁層１６に開口部２１８および２１９を設けるパターニングが行われる。好適例としては、ＳＦ６にＯ２が加えられたガスを用いてドライエッチングが行われる。その後、フォトレジストパターンが除去される。
【０１９１】
平面視（図４６）で、共通電極コンタクトホール２２０は、共通電極５と重なるとともに画素電極２１とは重ならない領域に形成される。共通電極コンタクトホール２２０の数は任意であり、図４６に示す例においては、各画素領域において２つの共通電極コンタクトホール２２０が形成される。複数の共通電極コンタクトホール２２０を設けることにより、パターン不良等に起因してひとつが不良であっても、他のものによって補うことができる。
【０１９２】
開口部２１８および２１９のそれぞれは、下方に形成されているゲートコンタクトホール１８およびソースコンタクトホール１９と概略同一形状になるように形成されてよい。
【０１９３】
・８回目の写真製版工程：
再び図４３および図４４を参照して、次に、対向電極２４、追加パッド２２２および２２３へパターニングされることになる第４の導電膜が成膜される。本実施の形態４では、第４の導電膜として透明導電膜（透光性導電膜）が用いられる。好適例としては、実施の形態１において説明した第３の導電膜と同様に、厚み１００ｎｍのＩＴＯ膜が非晶質状態で成膜される。
【０１９４】
そして、８回目の写真製版工程が行われる。具体的には、フォトレジストパターンが形成され、これをマスクとして用いたエッチングによって、第４の導電膜がパターニングされる。好適例としては、５ｗｔ％のシュウ酸と水とを含むシュウ酸系薬液を用いたウエットエッチングが行われる。上記のように非晶質ＩＴＯ膜が用いられていた場合は、実施の形態１で説明したように、非晶質ＩＴＯ膜を多結晶化するための熱処理が行われる。これにより、対向電極２４と、追加パッド２２２および２２３とが形成される。
【０１９５】
以上により、本実施の形態４のＴＦＴ基板７０４が完成される。液晶表示パネルの組み立ての際は、完成したＴＦＴ基板７０４の表面に配向膜が形成される。これにより、横電界方式のＦＦＳモードの液晶表示パネルが得られる。また、別途作製したカラーフィルタおよび配向膜等を備えた対向基板が、ＴＦＴ基板７０４と貼り合わされる。このときＴＦＴ基板７０４または対向基板の表面に形成されたスペーサによってＴＦＴ基板７０４と対向基板との間に隙間が形成される。この隙間に液晶層が封止される。最後に、液晶表示パネルの外側に偏光板、位相差板、駆動回路およびバックライトユニット等を配設することによって、液晶表示装置が完成する。
【０１９６】
＜効果＞
本実施の形態４によれば、実施の形態１と類似の効果が、ＦＦＳモードが用いられる場合において得られる。特に、本実施の形態４においては、ゲートコンタクトホール１８およびゲートコンタクトホール１８だけでなく共通電極コンタクトホール２２０が貫通するいずれの層も、酸化物ではなく窒化シリコンからなる。よって共通電極コンタクトホール２２０も容易に形成することができる。よってＴＦＴ基板７０４を、高い歩留まりおよび高い生産性で製造することができる。
【０１９７】
なお本実施の形態４においては、ＦＦＳモードＬＣＤ用のＴＦＴ基板がＴＦＴ基板７０１（実施の形態１）をベースとして構成される場合について詳述したが、ＦＦＳモードＬＣＤ用のＴＦＴ基板は、ＴＦＴ基板７０２または７０３（実施の形態２または実施の形態３）をベースとして構成されてもよい。これにより、ＦＦＳモードが用いられる場合において、実施の形態２または実施の形態３の効果が得られる。
【０１９８】
（実施の形態５）
＜概要＞
本実施の形態５によれば、保護絶縁層１５（図４３：実施の形態４）が省略されることによって、ＦＦＳモードのＬＣＤ用のＴＦＴ基板を、より高い生産性で製造することができる。
【０１９９】
図４７および図４８のそれぞれは、本実施の形態５におけるＴＦＴ基板７０５（薄膜トランジスタ基板）の構成を概略的に示す部分断面図および部分平面図である。図４７に示された断面は、図４８において、ゲート端子部ＲＧにおける線Ｇ１−Ｇ２と、ソース端子部ＲＳにおける線Ｓ１−Ｓ２と、画素部ＲＰにおける線Ｐ１−Ｐ２とに沿っている。なお図４８においては、ＴＦＴ基板７０５の内部構成を見やすくするために、構成の一部の図示を省略している。
【０２００】
ＴＦＴ基板７０５は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられたものである。ＴＦＴ基板７０５は、支持基板１と、ゲート配線３と、ゲート端子４と、共通電極５と、第１ゲート絶縁層６と、第２ゲート絶縁層７Ａと、第１交差層７Ｂと、チャネル層８Ａと、第２交差層８Ｂと、ソース電極９と、ドレイン電極１０と、ソース配線１１と、ソース端子１２と、画素電極２１と、層間絶縁層１６と、対向電極２４と、局所絶縁層１４Ｊとを有している。
【０２０１】
ゲート配線３は、支持基板１上に設けられており、複数の画素領域の各々に配置されたゲート電極２を含む。ゲート端子４は、支持基板１上に設けられており、ゲート配線３につながっている。共通電極５は、支持基板１上にゲート配線３から離れて設けられている。第１ゲート絶縁層６は、ゲート配線３およびゲート端子４を覆っており、窒化シリコンからなる。
【０２０２】
第２ゲート絶縁層７Ａは、複数の画素領域の各々においてゲート電極２上に第１ゲート絶縁層６を介して設けられている。第１交差層７Ｂは、ゲート配線３上に第１ゲート絶縁層６を介して設けられており、ゲート配線３と交差している。チャネル層８Ａは、第２ゲート絶縁層７Ａ上に設けられており、第２ゲート絶縁層７Ａと同一形状を有している。第２交差層８Ｂは、第１交差層７Ｂ上に設けられており、第１交差層７Ｂと同一形状を有している。第１交差層７Ｂおよび第２交差層８Ｂのうち平面視においてゲート配線３から外れた部分は導電性を有していてもよい。
【０２０３】
ソース電極９およびドレイン電極１０は、チャネル層８Ａ上において間隔を空けて対向している。ソース配線１１は、ソース電極９につながっており、第２交差層８Ｂ上でゲート配線３と交差している。ソース端子１２は、ソース配線１１につながっている。画素電極２１は、複数の画素領域の各々において第１ゲート絶縁層６上に設けられており、ドレイン電極１０に接している。層間絶縁層１６は、チャネル層８Ａとゲート配線３とゲート端子４とソース配線１１とソース端子１２と画素電極２１とを覆っており、窒化シリコンからなる。対向電極２４は、層間絶縁層１６上に設けられており、層間絶縁層１６を介して画素電極２１と対向している。局所絶縁層１４Ｊは、チャネル層８Ａと層間絶縁層１６との間に設けられており、チャネル層８Ａを直接覆っている。
【０２０４】
層間絶縁層１６にはソース端子１２へ達するソースコンタクトホール１１９が設けられている。第１ゲート絶縁層６および層間絶縁層１６にはゲート端子４へ達するゲートコンタクトホール１１８と共通電極５へ達する共通電極コンタクトホール２０とが設けられている。対向電極２４は共通電極コンタクトホール２０を通って共通電極５と接続されている。第２ゲート絶縁層７Ａ、チャネル層８Ａ、第１交差層７Ｂ、第２交差層８Ｂ、および局所絶縁層１４Ｊは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。
【０２０５】
本実施の形態５によれば、実施の形態４とほぼ同様の効果が得られる。
【０２０６】
さらに、ゲートコンタクトホール１１８、ゲートコンタクトホール１１８および共通電極コンタクトホール２０が貫通するいずれの層も、酸化物ではなく窒化シリコンからなる。よって実施の形態１と同様、本実施の形態５においても、コンタクトホールを容易に形成することができる。よってＴＦＴ基板７０５を、高い歩留まりおよび高い生産性で製造することができる。さらに、本実施の形態によれば、保護絶縁層１５（図４３：実施の形態４）が省略されることによって、実施の形態４と比して、写真製版工程の数を１回減らすことができる。よって生産性をより高めることができる。
【０２０７】
第１交差層７Ｂおよび第２交差層８Ｂのうち平面視においてゲート配線３から外れた部分は導電性を有していてもよい。この場合、実施の形態２と同様に、ソース配線１１の断線に起因しての薄膜トランジスタの動作不良を抑制することができる。
【０２０８】
＜構造の詳細＞
以下、主に、実施の形態４との相違点について詳しく説明する。それ以外の構成については、上述した実施の形態４とほぼ同様であるため、同一または対応する要素について同一の符号を付し、その説明を詳しくは繰り返さない。
【０２０９】
上述したように、本実施の形態５のＴＦＴ基板７０５（図４７）においては保護絶縁層１５（図４３：実施の形態４）が省略されている。これにより、画素電極２１とドレイン電極１０とが、保護絶縁層１５の画素ドレインコンタクトホール１７を介することなく、互いに直接的に接続されている。これにともなって、画素電極２１を覆うように支持基板１の上主面に配設されている層間絶縁層１６が、ＴＦＴ部ＰＴにおいては、局所絶縁層１４Ｊを直接覆っている。
【０２１０】
画素電極部ＰＥでは、共通電極コンタクトホール２２０（図４３および図４４：実施の形態４）に代わって、共通電極コンタクトホール２０が設けられている。平面視において、共通電極コンタクトホール２０の位置は、共通電極コンタクトホール２２０の位置と同様である。対向電極２４は、共通電極コンタクトホール２０において層間絶縁層１６および第１ゲート絶縁層６の２層のみを通って共通電極５に達している。これにより、対向電極２４は共通電極コンタクトホール２０を通って共通電極５へ接続されている。
【０２１１】
また、図４７に示すように、ゲートコンタクトホール１８およびソースコンタクトホール１９（図４３：実施の形態４）に代わって、ゲートコンタクトホール１１８およびソースコンタクトホール１１９が設けられている。ゲートコンタクトホール１１８およびソースコンタクトホール１１９のそれぞれは、層間絶縁層１６および第１ゲート絶縁層６の２層のみを通って、ゲート端子４およびソース端子１２に達している。また、ゲートパッド２２およびソースパッド２３（図４３：実施の形態４）に代わって、ゲートパッド１２２およびソースパッド１２３が設けられている。ゲートパッド１２２およびソースパッド１２３のそれぞれは、ゲートコンタクトホール１１８およびソースコンタクトホール１１９に配置されている。これにより、ゲートパッド１２２およびソースパッド１２３のそれぞれは、ゲート端子４およびソース端子１２に接続されている。ゲートパッド１２２およびソースパッド１２３の材料は、対向電極２４の材料と同じであってよい。なお本実施の形態においては、追加パッド２２２および２２３（図４３：実施の形態４）は設けられていない。
【０２１２】
＜製造方法＞
次に、本実施の形態によるＴＦＴ基板７０５の製造方法について、さらに図４９〜図５４を参照しつつ、以下に説明する。これらの図のうち、部分断面図に相当する図の視野は図４７の視野と同様であり、部分平面図に相当する図の視野は図４８の視野と同様である。
【０２１３】
・４回目の写真製版工程（図４９および図５０）：
図４９および図５０を参照して、図９および図１０（実施の形態１）までの工程とほぼ同様の、１回目〜３回目の写真製版工程を含む工程が行われた後に、画素電極２１へパターニングされることになる第３の導電膜が成膜される。第３の導電膜の成膜方法は、実施の形態１と同様のものであってよい。好適例としては、実施の形態１と同様に、透明導電膜であるＩＴＯ膜が非晶質状態で１００ｎｍの厚みで成膜される。
【０２１４】
そして、４回目の写真製版工程が行われる。具体的には、フォトレジストパターンが形成され、これをマスクとして用いたエッチングによって、第３の導電膜がパターニングされる。好適例としては、実施の形態１と同様に、シュウ酸系薬液を用いたウエットエッチング法が用いられる。その後、フォトレジストパターンが除去される。上記のように非晶質ＩＴＯ膜が用いられていた場合は、実施の形態１と同様に、多結晶化のための熱処理が行われる。
【０２１５】
これにより、第３の導電膜から画素電極２１が形成される。画素電極２１の端部の一部は、第１ゲート絶縁層６を介して下方の共通電極５と重ねられる。これにより、画素電位を保持するための保持容量の一部が形成される。
【０２１６】
・５回目の写真製版工程（図５１および図５２）：
図５１および図５２を参照して、次に、局所絶縁層１４Ｊ等にパターニングされることになる第３の絶縁膜が成膜される。好適例としては、実施の形態１と同様に、絶縁性を有するＩｎＧａＺｎＯ膜が１００ｎｍの厚みでスパッタリング法を用いて成膜される。
【０２１７】
その後、４回目の写真製版工程が行われる。具体的には、第３の絶縁膜上にフォトレジスト材が塗布され、それを用いてフォトレジストパターンが形成される。好適例として、上述の４回目の写真製版工程のときのフォトレジストパターンと同じフォトレジストパターンが用いられる。その後、当該フォトレジストパターンをマスクとして用いてのエッチングによって、第３の絶縁膜がパターニングされる。好適例においては、実施の形態１と同様に、シュウ酸系薬液を用いたウエットエッチングが行われる。その後、フォトレジストパターンが除去される。これにより第３の絶縁膜から局所絶縁層１４Ｊが形成される。同時に絶縁層１４Ｋが形成されてもよい。
【０２１８】
平面視（図５２）で、局所絶縁層１４Ｊは、第２ゲート絶縁層７Ａおよびチャネル層８Ａと概略同一形状で形成されてよい。また絶縁層１４Ｋは、第１交差層７Ｂおよび第２交差層８Ｂと概略同一形状で形成されてよい。
【０２１９】
・６回目の写真製版工程（図５３および図５４）：
次に、層間絶縁層１６としての第５の絶縁膜が成膜される。なお本実施の形態においては、保護絶縁層１５（実施の形態１〜３）に対応する第４の絶縁膜は省略される。好適例としては、第５の絶縁膜として、厚み１５０ｎｍのＳｉＮ膜がＰＥＣＶＤ法を用いて成膜される。なお第５の絶縁膜の成膜方法としては、第４の絶縁膜の成膜方法と同様のものを用い得る。
【０２２０】
その後、６回目の写真製版工程が行われる。具体的には、フォトレジストパターンが形成され、それをマスクとして用いたエッチングが行われる。これにより、ＳｉＮからなる第５の絶縁膜および第１の絶縁膜、すなわち層間絶縁層１６および第１ゲート絶縁層６、がパターニングされる。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。好適例としては、ＳＦ６にＯ２が加えられたガスを用いてドライエッチングが行われる。その後、フォトレジストパターンが除去される。
【０２２１】
このパターニングにより、図５３および図５４に示すように、層間絶縁層１６および第１ゲート絶縁層６を貫通する共通電極コンタクトホール２０と、層間絶縁層１６を貫通するソースコンタクトホール１１９と、層間絶縁層１６および第１ゲート絶縁層６を貫通するゲートコンタクトホール１１８とが、同時に形成される。これにより、共通電極コンタクトホール２０では共通電極５の表面の一部が露出され、ゲートコンタクトホール１１８ではゲート端子４の表面の一部が露出され、ソースコンタクトホール１１９ではソース端子１２の表面の一部が露出される。
【０２２２】
平面視（図５４）で、共通電極コンタクトホール２０は、共通電極５と重なるとともに画素電極２１とは重ならない領域に形成される。共通電極コンタクトホール２０の数は任意であり、図５４に示す例においては、各画素領域において２つの共通電極コンタクトホール２０が形成される。複数の共通電極コンタクトホール２０を設けることにより、パターン不良等に起因してひとつが不良であっても、他のものによって補うことができる。
【０２２３】
・７回目の写真製版工程：
再び図４７および図４８を参照して、次に、対向電極２４、ゲートパッド１２２およびソースパッド１２３へパターニングされることになる第４の導電膜が成膜される。本実施の形態５でも、実施の形態４と同様に、第４の導電膜として透明導電膜（透光性導電膜）が用いられる。好適例としては、実施の形態４と同様に、厚み１００ｎｍのＩＴＯ膜が非晶質状態で成膜される。
【０２２４】
そして、７回目の写真製版工程が行われる。具体的には、フォトレジストパターンが形成され、これをマスクとして用いたエッチングによって、第４の導電膜がパターニングされる。好適例としては、実施の形態４と同様に、シュウ酸系薬液を用いたウエットエッチングが行われる。上記のように非晶質ＩＴＯ膜が用いられていた場合は、実施の形態４と同様に、非晶質ＩＴＯ膜を多結晶化するための熱処理が行われる。これにより、対向電極２４と、ゲートパッド１２２と、ソースパッド１２３とが形成される。
【０２２５】
以上により、本実施の形態５のＴＦＴ基板７０５が完成される。ＴＦＴ基板７０５は、ＴＦＴ基板７０４（実施の形態４）と同様に、ＦＦＳモードの液晶表示パネルに適用され得る。また当該液晶表示パネルを用いて液晶表示装置を製造することができる。
【０２２６】
（実施の形態６）
＜概要＞
図５５および図５６のそれぞれは、本実施の形態６におけるＴＦＴ基板７０６（薄膜トランジスタ基板）の構成を概略的に示す部分断面図および部分平面図である。図５５に示された断面は、図５６において、ゲート端子部ＲＧにおける線Ｇ１−Ｇ２と、ソース端子部ＲＳにおける線Ｓ１−Ｓ２と、画素部ＲＰにおける線Ｐ１−Ｐ２とに沿っている。なお図５６においては、ＴＦＴ基板７０６の内部構成を見やすくするために、構成の一部の図示を省略している。
【０２２７】
本実施の形態におけるＴＦＴ基板７０６は、ＴＦＴ基板７０５の画素電極２１（図４７および図４８）に代わって、画素電極１２１を有している。画素電極１２１は、第１ゲート絶縁層６上に設けられた第１画素電極層７Ｆｃと、第１画素電極層７Ｆｃ上に設けられ第１画素電極層７Ｆｃと同一形状を有する第２画素電極層８Ｆｃとを有している。第１画素電極層７Ｆｃおよび第２画素電極層８Ｆｃは、酸化物からなる。また第１画素電極層７Ｆｃおよび第２画素電極層８Ｆｃは、第２ゲート絶縁層７Ａ、チャネル層８Ａ、第１交差層７Ｂ、第２交差層８Ｂおよび局所絶縁層１４Ｊと共通の元素種と共通の結晶構造とを有している。
【０２２８】
本実施の形態６によれば、実施の形態５とほぼ同様の効果が得られる。さらに、本実施の形態６によれば、画素電極１２１を構成する第１画素電極層７Ｆｃおよび第２画素電極層８Ｆｃと、第２ゲート絶縁層７Ａと、チャネル層８Ａとは、共通の元素種と共通の結晶構造とを有している。これにより、これらの構成の成膜およびパターニングを同時に行うことによって、写真製版工程の数を減らすことができる。よってＴＦＴ基板７０６の生産性をより高めることができる。
【０２２９】
具体的には、本実施の形態６によれば、写真製版工程の数を、上記実施の形態５に比して１回少ない合計６回とすることができる。そのために、画素電極として、画素電極２１（図４３：実施の形態４）の代わりに、第２ゲート絶縁層７Ａおよびチャネル層８Ａの積層膜パターンと同時に形成される積層膜パターンが利用される。これにより、ＦＦＳモードのＬＣＤ用のＴＦＴ基板を、より高い生産性で製造することができる。以下、主にこの相違点について詳しく説明する。それ以外の構成については、上述した実施の形態２または実施の形態５の構成と類似しているため、同一または対応する要素について同一の符号を付し、その説明を詳しくは繰り返さない。
【０２３０】
＜構造の詳細＞
図５５を参照して、上述したように、ＴＦＴ部ＰＴから画素電極部ＰＥにわたって第１ゲート絶縁層６の上に、導電性が付与された酸化物からなる第１画素電極層７Ｆｃおよび第２画素電極層８Ｆｃの積層膜パターンが、画素電極１２１を構成している。画素電極１２１は透光性を有している。第１画素電極層７Ｆｃおよび第２画素電極層８Ｆｃは、前述した他の酸化物導電層と同様に、０．１Ωｃｍ未満の電気的比抵抗値を有することが好ましく、さらに１×１０−２Ωｃｍ未満の電気的比抵抗値を有することがより好ましい。好適例としては、第１画素電極層７Ｆｃおよび第２画素電極層８Ｆｃの材料はＩｎＧａＺｎＯである。ＩｎＧａＺｎＯは、それが導体、半導体および絶縁体のいずれであるかによらず、４００ｎｍから８００ｎｍの可視光に対して７０％以上の透過率を有している。従って、導電性が付与されたＩｎＧａＺｎＯは、画素電極の材料として好適に用いられる。
【０２３１】
画素電極１２１は、画素電極２１（図４７：実施の形態５）とおおよそ同様の配置を有している。具体的には、平面視（図５６）において、画素電極１２１は、ゲート電極２と、共通電極５と、２つのソース配線１１とで囲まれた領域に配設されている。図５５に示すように、ドレイン電極１０は、ゲート電極２から画素電極部ＰＥへはみ出すように配設され、その一部が画素電極１２１の第２画素電極層８Ｆｃの上面に接している。
【０２３２】
図５５および図５６に示すように、第１ゲート絶縁層６の上に、第１交差層７Ｂおよび第２交差層８Ｂが設けられている。よって、実施の形態２と同様に、交差部でのカバレッジ性が改善される。よって、段切れ（段差部における、膜切れ、または断裂）によるソース配線１１の断線を防止することができる。
【０２３３】
本実施の形態６における第１交差層７Ｂおよび第２交差層８Ｂの構成は、実施の形態２（図１６および図１７）におけるものと同様であり、第１交差層７Ｂおよび第２交差層８Ｂには部分的に導電性が付与されている。具体的には、第１交差層７Ｂは絶縁体部７Ｂｉと導体部７Ｂｃとを有しており、第２交差層８Ｂは半導体部８Ｂｓと導体部８Ｂｃとを有している。第１交差層７Ｂの導体部７Ｂｃと、第２交差層８Ｂの導体部８Ｂｃとが、ソース配線１１の冗長配線として働く。よって、仮にソース配線１１がパターン不良等に起因して断線したとしても、断線箇所がゲート配線３および共通電極５と重なっていない限り、ＴＦＴ基板７０６の故障が避けられる。
【０２３４】
＜製造方法＞
次に、本実施の形態によるＴＦＴ基板７０６の製造方法について、以下に説明する。
【０２３５】
・１回目の写真製版工程：
まず、実施の形態１における図６までと同様の工程が行われることによって、積層膜２０１が形成される。この工程は、１回目の写真製版工程を含む。
【０２３６】
さらに図５７〜図６６を参照しつつ、続く工程について説明する。これらの図のうち、部分断面図に相当する図の視野は図５５の視野と同様であり、部分平面図に相当する図の視野は図５６の視野と同様である。
【０２３７】
・２回目の写真製版工程（図５７および図５８））：
図５７および図５８を参照して、次に、２回目の写真製版工程によって、積層膜２０１がパターニングされる。これにより、実施の形態２（図１８）と同様に積層膜パターン２０１Ａおよび２０１ＢＳが形成されると同時に、積層膜パターン２０１Ｆが形成される。積層膜パターン２０１Ｆは、第２の絶縁膜から形成された絶縁層７Ｆと、酸化物半導体膜から形成された半導体層８Ｆとを含む。半導体層８Ｆは、絶縁層７Ｆ上に配置されており、これらは概略同一形状を有している。積層膜パターン２０１Ｆのうち、平面視において共通電極５と重複しない部分が、後の工程によって画素電極１２１となる。積層膜パターン２０１Ｆは、平面視で、共通電極５と部分的に重なってよい。なお積層膜２０１のパターニング方法は実施の形態２と同様である。
【０２３８】
・紫外光の照射工程（図５９および図６０）：
図５９および図６０を参照して、次に、図２０および図２１（実施の形態２）と同様の方法によって、紫外光ＵＶが照射される。これにより、実施の形態２と同様に導体部７Ｂｃおよび８Ｂｃが形成される。同時に、積層膜パターン２０１Ｆ（図５７）のうち、平面視においてゲート配線３および共通電極５から外れた部分へ導電性が付与される。すなわち、積層膜パターン２０１Ｆのうち紫外光ＵＶが照射された部分は、導電性が付与されることによって、画素電極１２１を構成する第１画素電極層７Ｆｃおよび第２画素電極層８Ｆｃとなる。積層膜パターン２０１Ｆのうち紫外光ＵＶが照射されなかった部分は、比抵抗の変化を受けず、絶縁体部７Ｆｉおよび半導体部８Ｆｓとして残存する。
【０２３９】
・３回目の写真製版工程（図６１および図６２）：
図６１および図６２を参照して、次に、図２２および図２３（実施の形態２）と同様に、３回目の写真製版工程を用いた工程によって、ソース電極９、ドレイン電極１０、ソース配線１１およびソース端子１２が形成される。ドレイン電極１０の一部は、画素電極１２１の第２画素電極層８Ｆｃ上に形成される。
【０２４０】
・４回目の写真製版工程（図６３および図６４）：
図６３および図６４を参照して、次に、４回目の写真製版工程を用いた工程によって、局所絶縁層１４Ｊと、絶縁層１４Ｋと、絶縁層１４Ｆとが形成される。この工程は、図２４および図２５（実施の形態２）の工程と同様の方法で行われるが、本実施の形態６においては、形成されるパターンとして絶縁層１４Ｆが含まれている。本実施の形態６においても、実施の形態２と同様に、３回目の写真製版工程において、２回目の写真製版工程のフォトレジストパターンが用いられている。これにより、平面視（図６４）で、絶縁層１４Ｆのパターンは、積層膜パターン２０１Ｆ（図Ｆ１２および図５８）と概略同一形状のものとなる。
【０２４１】
・５回目の写真製版工程（図６５および図６６）：
図６５および図６６を参照して、次に、５回目の写真製版工程を用いた工程によって、共通電極コンタクトホール２０と、ゲートコンタクトホール１１８と、ソースコンタクトホール１１９とが設けられた層間絶縁層１６が形成される。この工程は、図５３および図５４（実施の形態２）の工程と同様の方法で行われる。
【０２４２】
・６回目の写真製版工程：
再び図５５および図５６を参照して、６回目の写真製版工程を用いた工程によって、対向電極２４と、ゲートパッド１２２と、ソースパッド１２３とが形成される。この工程は、実施の形態５と同様である。なお本実施の形態６においては、実施の形態５と異なり、画素電極２１（図５１：実施の形態５）となる第３の導電膜が形成されることなく、上記工程において第４の導電膜の成膜とそのパターニングとが行われる。
【０２４３】
以上により、本実施の形態６のＴＦＴ基板７０６が完成される。ＴＦＴ基板７０６は、ＴＦＴ基板７０４（実施の形態４）と同様に、ＦＦＳモードの液晶表示パネルに適用され得る。また当該液晶表示パネルを用いて液晶表示装置を製造することができる。
【０２４４】
（実施の形態７）
＜概要＞
図６７および図６８のそれぞれは、本実施の形態７におけるＴＦＴ基板７０７（薄膜トランジスタ基板）の構成を概略的に示す部分断面図および部分平面図である。図６７に示された断面は、図６８において、ゲート端子部ＲＧにおける線Ｇ１−Ｇ２と、ソース端子部ＲＳにおける線Ｓ１−Ｓ２と、画素部ＲＰにおける線Ｐ１−Ｐ２とに沿っている。なお図６８においては、ＴＦＴ基板７０７の内部構成を見やすくするために、構成の一部の図示を省略している。
【０２４５】
本実施の形態７においては、実施の形態６との相違点として、局所絶縁層１４Ｊ（図５５：実施の形態６）に代わり、実施の形態３において詳述した局所絶縁層１４Ａ（図２８）が設けられている。また、絶縁層１４Ｆ（図５５：実施の形態６）に対応する構成に導電性が付与されることによって形成された第３画素電極層１４Ｆｃが設けられている。第３画素電極層１４Ｆｃは、第１画素電極層７Ｆｃおよび第２画素電極層８Ｆｃと共に、画素電極２２１としての積層膜パターンを構成している。平面視（図６８）での画素電極２２１の配置は、画素電極１２１（図５６：実施の形態６）と同様である。ドレイン電極１０の一方端は局所絶縁層１４Ａ上に配置されており、ドレイン電極１０の他方端は、画素電極２２１上、すなわち第３画素電極層１４Ｆｃ上、に配置されている。また実施の形態３と同様に、ソース端子部ＲＳにおいて、導体部７Ｅｃと、導体部８Ｅｃと、導体部１４Ｅｃとが設けられていてよい。
【０２４６】
本実施の形態７によれば、実施の形態６とほぼ同様の効果が得られる。さらに、局所絶縁層１４Ａがチャネル層８Ａと同一形状を有しているので、局所絶縁層１４Ａの写真製版工程とチャネル層８Ａの写真製版工程とを共通化することができる。これにより写真製版工程の数を減らすことができる。よってＴＦＴ基板７０７の生産性をより高めることができる。具体的には、本実施の形態７によれば、写真製版工程の数を、上記実施の形態６に比して１回少ない合計５回とすることができる。そのために、局所絶縁層１４Ｊ（図５５：実施の形態６）の代わりに、第２ゲート絶縁層７Ａおよびチャネル層８Ａと共に共通の積層膜パターンを構成する局所絶縁層１４Ａが設けられる。これにより、ＦＦＳモードのＬＣＤ用のＴＦＴ基板を、より高い生産性で製造することができる。以下、主にこの相違点について詳しく説明する。それ以外の構成については、上述した実施の形態６の構成と類似しているため、同一または対応する要素について同一の符号を付し、その説明を詳しくは繰り返さない。
【０２４７】
＜製造方法＞
次に、本実施の形態によるＴＦＴ基板７０７の製造方法について説明する。
【０２４８】
・１回目の写真製版工程：
まず、実施の形態３における図３０までと同様の工程が行われることによって、積層膜２０３が形成される。この工程は、１回目の写真製版工程を含む。
【０２４９】
さらに図６９〜図７６を参照しつつ、続く工程について説明する。これらの図のうち、部分断面図に相当する図の視野は図６７の視野と同様であり、部分平面図に相当する図の視野は図６８の視野と同様である。
【０２５０】
・２回目の写真製版工程（図６９および図７０）：
図６９および図７０を参照して、次に、２回目の写真製版工程によって、積層膜２０３がパターニングされる。これにより、実施の形態３（図３５）と同様に積層膜パターン２０３Ａ、２０３ＢＳおよび２０３Ｅが形成されると同時に、積層膜パターン２０３Ｆが形成される。積層膜パターン２０３Ｆは、第２の絶縁膜から形成された絶縁層７Ｆと、酸化物半導体膜から形成された半導体層８Ｆと、第３の絶縁膜から形成された絶縁層１４Ｆとを含む。絶縁層１４Ｆは、半導体層８Ｆ上に配置されており、これらは概略同一形状を有している。厳密には、平面視（図７０）で、絶縁層１４Ｆの外縁は、半導体層８Ｆの外縁に比して、内側へ若干後退している。積層膜パターン２０３Ｆのうち、平面視において共通電極５と重複しない部分が、後の工程によって画素電極２２１となる。積層膜パターン２０３Ｆは、平面視で、共通電極５と部分的に重なってよい。なお積層膜２０３のパターニング方法は実施の形態３と同様である。
【０２５１】
・紫外光の照射工程（図７１および図７２）：
図７１および図７２を参照して、次に、図３７および図３８（実施の形態３）と同様の方法によって、紫外光ＵＶが照射される。これにより、実施の形態３と同様に導体部７Ｂｃ、８Ｂｃ、７Ｅｃ、８Ｅｃおよび１４Ｅｃが形成される。同時に、積層膜パターン２０３Ｆ（図６９）のうち、平面視においてゲート配線３および共通電極５から外れた部分へ導電性が付与される。すなわち、積層膜パターン２０３Ｆのうち紫外光ＵＶが照射された部分は、導電性が付与されることによって、画素電極１２１を構成する第１画素電極層７Ｆｃと第２画素電極層８Ｆｃと第３画素電極層１４Ｆｃとになる。積層膜パターン２０３Ｆのうち紫外光ＵＶが照射されなかった部分は、比抵抗の変化を受けず、絶縁体部７Ｆｉおよび半導体部８Ｆｓとして残存する。導電性が付与された部分の比抵抗値は、０．１Ωｃｍ未満とされることが好ましく、さらに１×１０−２Ω・ｃｍ未満とされることが好ましい。
【０２５２】
・３回目の写真製版工程（図７３および図７４）：
図７１および図７２を参照して、次に、図３９および図４０（実施の形態２）とおおよそ同様に、３回目の写真製版工程を用いた工程によって、ソース電極９、ドレイン電極１０、ソース配線１１およびソース端子１２が形成される。本実施の形態においては、ドレイン電極１０の一部は、画素電極２２１の第３画素電極層１４Ｆｃ上に形成される。
【０２５３】
・４回目の写真製版工程（図７５および図７６）：
図７５および図７６を参照して、次に、４回目の写真製版工程を用いた工程によって、共通電極コンタクトホール２０と、ゲートコンタクトホール１１８と、ソースコンタクトホール１１９とが設けられた層間絶縁層１６が形成される。この工程は、図６５および図６６（実施の形態６）と同様の方法で行われる。
【０２５４】
・５回目の写真製版工程（図６７および図６８）：
再び図６７および図６８を参照して、５回目の写真製版工程を用いた工程によって、対向電極２４と、ゲートパッド１２２と、ソースパッド１２３とが形成される。この工程は、実施の形態６と同様である。
【０２５５】
以上により、本実施の形態７のＴＦＴ基板７０７が完成される。ＴＦＴ基板７０７は、ＴＦＴ基板７０４（実施の形態４）と同様に、ＦＦＳモードの液晶表示パネルに適用され得る。また当該液晶表示パネルを用いて液晶表示装置を製造することができる。
【０２５６】
＜構造のまとめ＞
本実施の形態７のＴＦＴ基板７０７は、マトリックス状に配列された複数の画素領域を有し、複数の画素領域のそれぞれに対応する複数の薄膜トランジスタが設けられたものである。ＴＦＴ基板７０７は、支持基板１と、ゲート配線３と、ゲート端子４と、共通電極５と、第１ゲート絶縁層６と、第２ゲート絶縁層７Ａと、第１交差層７Ｂと、チャネル層８Ａと、第２交差層８Ｂと、局所絶縁層１４Ａと、第３交差層１４Ｂと、ソース電極９と、ドレイン電極１０と、ソース配線１１と、ソース端子１２と、画素電極２１と、層間絶縁層１６と、対向電極２４とを有している。
【０２５７】
ゲート配線３は、支持基板１上に設けられており、複数の画素領域の各々に配置されたゲート電極２を含む。ゲート端子４は、支持基板１上に設けられており、ゲート配線３につながっている。共通電極５は、支持基板１上にゲート配線３から離れて設けられている。第１ゲート絶縁層６は、ゲート配線３およびゲート端子４を覆っており、窒化シリコンからなる。
【０２５８】
第２ゲート絶縁層７Ａは、複数の画素領域の各々においてゲート電極２上に第１ゲート絶縁層６を介して設けられている。第１交差層７Ｂは、ゲート配線３上に第１ゲート絶縁層６を介して設けられており、ゲート配線３と交差している。チャネル層８Ａは、第２ゲート絶縁層７Ａ上に設けられており、第２ゲート絶縁層７Ａと同一形状を有している。第２交差層８Ｂは、第１交差層７Ｂ上に設けられており、第１交差層７Ｂと同一形状を有している。局所絶縁層１４Ａは、チャネル層８Ａ上に設けられており、チャネル層８Ａと同一形状を有している。第３交差層１４Ｂは、第２交差層８Ｂ上に設けられており、第２交差層８Ｂと同一形状を有している。
【０２５９】
ソース電極９およびドレイン電極１０は、チャネル層８Ａの一方端および他方端のそれぞれに接しており、局所絶縁層１４Ａ上で間隔を空けて対向している。ソース配線１１は、ソース電極９につながっており、第３交差層１４Ｂ上でゲート配線３と交差している。ソース端子１２は、ソース配線１１につながっている。画素電極２１は、複数の画素領域の各々において第１ゲート絶縁層６上に設けられており、ドレイン電極１０に接している。層間絶縁層１６は、チャネル層８Ａとゲート配線３とゲート端子４とソース配線１１とソース端子１２と画素電極２１とを覆っており、窒化シリコンからなる。対向電極２４は、層間絶縁層１６上に設けられており、層間絶縁層１６を介して画素電極２１と対向している。画素電極２１は、第１ゲート絶縁層６上に設けられた第１画素電極層７Ｆｃと、第１画素電極層７Ｆｃ上に設けられ第１画素電極層７Ｆｃと同一形状を有する第２画素電極層８Ｆｃと、第２画素電極層８Ｆｃ上に設けられ第２画素電極層８Ｆｃと同一形状を有する第３画素電極層１４Ｆｃと、を有している。
【０２６０】
層間絶縁層１６にはソース端子１２へ達するソースコンタクトホール１９が設けられている。第１ゲート絶縁層６および層間絶縁層１６にはゲート端子４へ達するゲートコンタクトホール１８と共通電極５へ達する共通電極コンタクトホール２０とが設けられている。対向電極２４は共通電極コンタクトホール２０を通って共通電極５と接続されている。第２ゲート絶縁層７Ａ、チャネル層８Ａ、局所絶縁層１４Ａ、第１交差層７Ｂ、第２交差層８Ｂ、第３交差層１４Ｂ、第１画素電極層７Ｆｃ、第２画素電極層８Ｆｃ、および第３画素電極層１４Ｆｃは、酸化物からなりかつ共通の元素種と共通の結晶構造とを有している。
【０２６１】
（付記）
上記の実施の形態１〜７では、第２ゲート絶縁層７Ａとチャネル層８Ａと局所絶縁層１４Ａまたは１４Ｊとのそれぞれを形成するために用いられる、第２の絶縁膜と酸化物半導体膜と第３の絶縁膜との材料として、主に、ＩｎとＧａとＺｎとを含む酸化物材料（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）について説明したが、ＩｎとＧａとＺｎとの少なくともいずれかの酸化物材料を用いることができる。例えば、Ｉｎ−Ｏ、Ｇａ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、またはＧａ−Ｚｎ−Ｏを用いることができる。またこれらの金属酸化物以外にも、例えば、ハフニウム（Ｈｆ）、すず（Ｓｎ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）等の酸化物を適宜組み合わせた酸化物材料を用いることができる。これらの他の酸化物材料を用いる場合であっても、成膜条件、プラズマ照射条件、またはウエット処理条件を適宜選択することによって、絶縁性、半導体特性および導電性のいずれの電気特性も得ることができる。よってこれらの材料は、本発明の各実施の形態へ好適に適用することができる。
【０２６２】
また本発明は、これらの例示に限ることなく、その発明の範囲内において、各実施の形態の構成要素を組み合わせたり、適宜、変形、省略したりすることが可能である。例えば、実施の形態１〜３に係るＴＦＴ構成を用い、かつ画素領域に有機ＥＬ材料等の自発光表示構造を配設することにより、自発光型の表示装置である有機ＥＬ表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ（ＯＬＥＤ））が構成されてもよい。その場合も本発明の効果を得ることができる。
【符号の説明】
【０２６３】
ＰＣ  配線交差部、ＰＥ  画素電極部、ＰＲ１〜ＰＲ６  フォトレジストパターン、ＰＴ  ＴＦＴ部、ＲＧ  ゲート端子部、ＲＰ  画素部、ＲＳ  ソース端子部、ＳＬ  スリット開口部、１  支持基板、２  ゲート電極、３  ゲート配線、４  ゲート端子、５  共通電極、６  第１ゲート絶縁層、７Ａ  第２ゲート絶縁層、７Ｂ，７Ｃ  第１交差層、７Ｅ，７Ｆ，１４Ｅ，１４Ｆ，１４Ｋ，１４Ｌ  絶縁層、７Ｂｃ，７Ｅｃ，８Ｂｃ，８Ｅｃ，１４Ｂｃ，１４Ｅｃ  導体部、７Ｆｃ  第１画素電極層、７Ｂｉ，７Ｆｉ，１４Ｂｉ  絶縁体部、８Ａ  チャネル層、８Ｂ，８Ｃ  第２交差層、８Ｅ，８Ｆ  半導体層、８Ｆｃ  第２画素電極層、８Ｂｓ，８Ｆｓ  半導体部、９  ソース電極、１０  ドレイン電極、１１  ソース配線、１２  ソース端子、１４Ａ，１４Ｊ  局所絶縁層、１４Ｂ  第３交差層、１４Ｆｃ  第３画素電極層、１５  保護絶縁層、１６  層間絶縁層、１７  画素ドレインコンタクトホール、１８，１１８  ゲートコンタクトホール、１９，１１９  ソースコンタクトホール、２０，２２０  共通電極コンタクトホール、２１，１２１，２２１  画素電極、２２，１２２  ゲートパッド、２３，１２３  ソースパッド、２４  対向電極、１０７  第２の絶縁膜（第１酸化物絶縁層）、１０８  酸化物半導体膜（酸化物半導体層）、１１４  第３の絶縁膜（第２酸化物絶縁層）、２０１，２０３  積層膜、２０１Ａ〜２０１Ｃ，２０１ＢＳ，２０１Ｆ，２０３Ａ，２０３ＢＳ，２０３Ｅ，２０３Ｆ  積層膜パターン、２１８，２１９  開口部、２２２，２２３  追加パッド、７０１〜７０７  ＴＦＴ基板（薄膜トランジスタ基板）。
【図１】
2019102652.tif 000003
【図２】
2019102652.tif 000004
【図３】
2019102652.tif 000005
【図４】
2019102652.tif 000006
【図５】
2019102652.tif 000007
【図６】
2019102652.tif 000008
【図７】
2019102652.tif 000009
【図８】
2019102652.tif 000010
【図９】
2019102652.tif 000011
【図１０】
2019102652.tif 000012
【図１１】
2019102652.tif 000013
【図１２】
2019102652.tif 000014
【図１３】
2019102652.tif 000015
【図１４】
2019102652.tif 000016
【図１５】
2019102652.tif 000017
【図１６】
2019102652.tif 000018
【図１７】
2019102652.tif 000019
【図１８】
2019102652.tif 000020
【図１９】
2019102652.tif 000021
【図２０】
2019102652.tif 000022
【図２１】
2019102652.tif 000023
【図２２】
2019102652.tif 000024
【図２３】
2019102652.tif 000025
【図２４】
2019102652.tif 000026
【図２５】
2019102652.tif 000027
【図２６】
2019102652.tif 000028
【図２７】
2019102652.tif 000029
【図２８】
2019102652.tif 000030
【図２９】
2019102652.tif 000031
【図３０】
2019102652.tif 000032
【図３１】
2019102652.tif 000033
【図３２】
2019102652.tif 000034
【図３３】
2019102652.tif 000035
【図３４】
2019102652.tif 000036
【図３５】
2019102652.tif 000037
【図３６】
2019102652.tif 000038
【図３７】
2019102652.tif 000039
【図３８】
2019102652.tif 000040
【図３９】
2019102652.tif 000041
【図４０】
2019102652.tif 000042
【図４１】
2019102652.tif 000043
【図４２】
2019102652.tif 000044
【図４３】
2019102652.tif 000045
【図４４】
2019102652.tif 000046
【図４５】
2019102652.tif 000047
【図４６】
2019102652.tif 000048
【図４７】
2019102652.tif 000049
【図４８】
2019102652.tif 000050
【図４９】
2019102652.tif 000051
【図５０】
2019102652.tif 000052
【図５１】
2019102652.tif 000053
【図５２】
2019102652.tif 000054
【図５３】
2019102652.tif 000055
【図５４】
2019102652.tif 000056
【図５５】
2019102652.tif 000057
【図５６】
2019102652.tif 000058
【図５７】
2019102652.tif 000059
【図５８】
2019102652.tif 000060
【図５９】
2019102652.tif 000061
【図６０】
2019102652.tif 000062
【図６１】
2019102652.tif 000063
【図６２】
2019102652.tif 000064
【図６３】
2019102652.tif 000065
【図６４】
2019102652.tif 000066
【図６５】
2019102652.tif 000067
【図６６】
2019102652.tif 000068
【図６７】
2019102652.tif 000069
【図６８】
2019102652.tif 000070
【図６９】
2019102652.tif 000071
【図７０】
2019102652.tif 000072
【図７１】
2019102652.tif 000073
【図７２】
2019102652.tif 000074
【図７３】
2019102652.tif 000075
【図７４】
2019102652.tif 000076
【図７５】
2019102652.tif 000077
【図７６】
2019102652.tif 000078