(57)【要約】【課題】同じ基材部上に配列された複数の発光サイリスタの光量バラツキを小さくする。【解決手段】半導体装置１０の端部に最も近い発光サイリスタ１００＿ｎにおいて、端部に近い側における第１の半導体層１０９の端面を含む第１の面１２１と第３の半導体層１０４の端面を含む第２の面１２２との間の距離Ｘ１は、端部から遠い側における第１の半導体層１０９の端面を含む第３の面１２３と第３の半導体層１０４の端面を含む第４の面１２４との間の距離Ｘ２より小さく、半導体装置１０の他の発光サイリスタ１００＿ｎ−１において、一方の側における第５の半導体層１１９の端面を含む第５の面１３１と第７の半導体層１１４の端面を含む第６の面１３２との間の距離Ｘ３は、他方の側における第５の半導体層１１９の端面を含む第７の面１３３と第７の半導体層１１４の端面を含む第８の面１３４との間の距離Ｘ４に等しく、距離Ｘ２は距離Ｘ３に等しい。【選択図】図６
2019202504.tif 000002
【特許請求の範囲】
【請求項１】
基材部と、
前記基材部上に備えられ、前記基材部の長手方向に間隔を開けて配列された複数の発光サイリスタと、
を有し、
前記複数の発光サイリスタのうちの前記基材部の前記長手方向の端部に最も近い発光サイリスタである第１の素子は、第１導電型の第１の半導体層と、前記第１導電型と異なる第２導電型の第２の半導体層と、第１導電型の第３の半導体層と、第２導電型の第４の半導体層とが、前記基材部側から前記第４の半導体層、前記第３の半導体層、前記第２の半導体層、及び前記第１の半導体層の順に積層された第１の半導体多層構造を有し、
前記複数の発光サイリスタのうちの前記第１の素子以外の発光サイリスタである第２の素子は、第１導電型の第５の半導体層と、第２導電型の第６の半導体層と、第１導電型の第７の半導体層と、第２導電型の第８の半導体層とが、前記基材部側から前記第８の半導体層、前記第７の半導体層、前記第６の半導体層、及び第５の半導体層の順に積層された第２の半導体多層構造を有し、
前記端部に近い側における前記第１の半導体層の端面を含む第１の面と前記端部に近い側における前記第３の半導体層の端面を含む第２の面との間の第１の距離は、前記端部から遠い側における前記第１の半導体層の端面を含む第３の面と前記端部から遠い側における前記第３の半導体層の端面を含む第４の面との間の第２の距離より小さく、
前記長手方向における一方の側における前記第５の半導体層の端面を含む第５の面と前記一方の側における前記第７の半導体層の端面を含む第６の面との間の第３の距離は、前記一方の側の反対の他方の側における前記第５の半導体層の端面を含む第７の面と前記他方の側における前記第７の半導体層の端面を含む第８の面との間の第４の距離に等しく、
前記第２の距離は、前記第３の距離に等しい
ことを特徴とする半導体装置。
【請求項２】
前記第２の面は、前記端部に近い側における前記第２の半導体層の端面をさらに含み、
前記第４の面は、前記端部から遠い側における前記第２の半導体層の端面をさらに含み、
前記第６の面は、前記一方の側における前記第６の半導体層の端面をさらに含み、
前記第８の面は、前記他方の側における前記第６の半導体層の端面をさらに含む
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１導電型は、Ｐ型であり、
前記第２導電型は、Ｎ型であり、
前記第１の半導体層及び前記第５の半導体層の各々は、Ｐ型のアノード層を含み、
前記第２の半導体層及び前記第６の半導体層の各々は、Ｎ型のゲート層を含み、
前記第３の半導体層及び前記第７の半導体層の各々は、Ｐ型のクラッド層を含み、
前記第４の半導体層及び前記第８の半導体層の各々は、Ｎ型のカソード層を含む
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第４の半導体層及び前記第８の半導体層の各々は、
前記Ｎ型のカソード層上に配置されたＮ型のクラッド層と、
前記Ｎ型のクラッド層と前記Ｐ型のクラッド層との間に配置されたＮ型の活性層と、
をさらに含むことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１導電型は、Ｎ型であり、
前記第２導電型は、Ｐ型であり、
前記第１の半導体層及び前記第５の半導体層の各々は、Ｎ型のカソード層を含み、
前記第２の半導体層及び前記第６の半導体層の各々は、Ｐ型のゲート層を含み、
前記第３の半導体層及び前記第７の半導体層の各々は、Ｎ型のクラッド層を含み、
前記第４の半導体層及び前記第８の半導体層の各々は、Ｐ型のアノード層を含む
ことを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記第４の半導体層及び前記第８の半導体層の各々は、
前記Ｐ型のアノード層上に配置されたＰ型のクラッド層と、
前記Ｐ型のクラッド層と前記Ｎ型のクラッド層との間に配置されたＰ型の活性層と、
をさらに含むことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１の面は、前記端部に近い側における前記第２の半導体層の端面をさらに含み、
前記第３の面は、前記端部から遠い側における前記第２の半導体層の端面をさらに含み、
前記第５の面は、前記一方の側における前記第６の半導体層の端面をさらに含み、
前記第７の面は、前記他方の側における前記第６の半導体層の端面をさらに含む
ことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第１導電型は、Ｐ型であり、
前記第２導電型は、Ｎ型であり、
前記第１の半導体層及び前記第５の半導体層の各々は、Ｐ型のアノード層を含み、
前記第２の半導体層及び前記第６の半導体層の各々は、Ｎ型のゲート層を含み、
前記第３の半導体層及び前記第７の半導体層の各々は、Ｐ型のゲート層を含み、
前記第４の半導体層及び前記第８の半導体層の各々は、Ｎ型のカソード層を含む
ことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１導電型は、Ｎ型であり、
前記第２導電型は、Ｐ型であり、
前記第１の半導体層及び前記第５の半導体層の各々は、Ｎ型のカソード層を含み、
前記第２の半導体層及び前記第６の半導体層の各々は、Ｐ型のゲート層を含み、
前記第３の半導体層及び前記第７の半導体層の各々は、Ｎ型のゲート層を含み、
前記第４の半導体層及び前記第８の半導体層の各々は、Ｐ型のアノード層を含む
ことを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記端部に近い側における前記第４の半導体層の端面を含む第９の面と前記端部に近い側における前記第２の面との間の第５の距離は、
前記端部に近い側における前記基材部の端面を含む第１０の面と前記端部に近い側における前記第２の面との間の第６の距離より小さい
ことを特徴とする請求項１から９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第１の半導体層の前記長手方向の長さは、前記第５の半導体層の前記長手方向の長さに等しいことを特徴とする請求項１から１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記第１の半導体層の平面形状は、前記第５の半導体層の平面形状と同じであることを特徴とする請求項１から１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記基材部は、前記複数の発光サイリスタを駆動する回路を有することを特徴とする請求項１から１２のいずれか１項に記載の半導体装置。
【請求項１４】
請求項１から１３のいずれか１項に記載の半導体装置を有することを特徴とする光プリントヘッド。
【請求項１５】
請求項１４に記載の光プリントヘッドを有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発光サイリスタを有する半導体装置、半導体装置を有する光プリントヘッド、及び光プリントヘッドを有する画像形成装置に関する。
【背景技術】
【０００２】
従来、電子写真方式の画像形成装置における露光装置として、複数の発光素子アレイチップを有する光プリントヘッドが使用されている。各発光素子アレイチップは、例えば、基材上において、基材の長手方向に配列された複数の３端子発光素子すなわち複数の発光サイリスタを有する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２３９０８４号公報（例えば、図９参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、同じ発光素子アレイチップにおいて、基材上に配列された複数の発光サイリスタのうちの基材の長手方向の両端に最も近い発光サイリスタから出射される光の光量（すなわち、発光強度）は、両端に最も近い発光サイリスタ以外の発光サイリスタから出射される光の光量より大きくなる。この対策として、両端に最も近い発光サイリスタに供給される駆動電流を小さくすることで、光量を抑制することが考えられる。しかし、発光素子アレイチップを連続的に駆動した場合には、発光サイリスタから出射される光の光量は駆動時間と共に変動し、変動量は駆動電流の電流値に依存する。このため、発光サイリスタごとに駆動電流の電流値を異なる値に設定した場合には、複数の発光サイリスタから出射される光の光量にバラツキが発生する。
【０００５】
本発明は、上記課題を解決するためになされたものであり、複数の発光サイリスタから出射される光の光量のバラツキを小さくすることができる半導体装置、この半導体装置を有する光プリントヘッド、及びこの光プリントヘッドを有する画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、基材部と、前記基材部上に備えられ、前記基材部の長手方向に間隔を開けて配列された複数の発光サイリスタと、を有し、前記複数の発光サイリスタのうちの前記基材部の前記長手方向の端部に最も近い発光サイリスタである第１の素子は、第１導電型の第１の半導体層と、前記第１導電型と異なる第２導電型の第２の半導体層と、第１導電型の第３の半導体層と、第２導電型の第４の半導体層とが、前記基材部側から前記第４の半導体層、前記第３の半導体層、前記第２の半導体層、及び前記第１の半導体層の順に積層された第１の半導体多層構造を有し、前記複数の発光サイリスタのうちの前記第１の素子以外の発光サイリスタである第２の素子は、第１導電型の第５の半導体層と、第２導電型の第６の半導体層と、第１導電型の第７の半導体層と、第２導電型の第８の半導体層とが、前記基材部側から前記第８の半導体層、前記第７の半導体層、前記第６の半導体層、及び第５の半導体層の順に積層された第２の半導体多層構造を有し、前記端部に近い側における前記第１の半導体層の端面を含む第１の面と前記端部に近い側における前記第３の半導体層の端面を含む第２の面との間の第１の距離は、前記端部から遠い側における前記第１の半導体層の端面を含む第３の面と前記端部から遠い側における前記第３の半導体層の端面を含む第４の面との間の第２の距離より小さく、前記長手方向における一方の側における前記第５の半導体層の端面を含む第５の面と前記一方の側における前記第７の半導体層の端面を含む第６の面との間の第３の距離は、前記一方の側の反対の他方の側における前記第５の半導体層の端面を含む第７の面と前記他方の側における前記第７の半導体層の端面を含む第８の面との間の第４の距離に等しく、前記第２の距離は、前記第３の距離に等しいことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、同じ半導体装置における複数の発光サイリスタから出射される光の光量のバラツキを小さくすることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る半導体装置としての発光素子アレイチップを示す概略平面図である。
【図２】図１の発光素子アレイチップを２Ａ−２Ａ線及び２Ｂ−２Ｂ線で切る断面構造を示す概略断面図である。
【図３】第１の実施形態に係る発光サイリスタが形成される多層の半導体層の製造方法を示す概略断面図（その１）である。
【図４】第１の実施形態に係る発光サイリスタが形成される多層の半導体層の製造方法を示す概略断面図（その２）である。
【図５】第１の実施形態に係る発光サイリスタが形成される多層の半導体層の製造方法を示す概略断面図（その３）である。
【図６】図１の発光素子アレイチップを２Ｂ−２Ｂ線で切る断面構造を示す概略断面図である。
【図７】比較例の発光素子アレイチップを示す概略平面図である。
【図８】図７の発光素子アレイチップを８Ａ−８Ａ線及び８Ｂ−８Ｂ線で切る断面構造を示す概略断面図である。
【図９】比較例の発光素子アレイチップの発光サイリスタから出射される光の光量を概略的に示す説明図である。
【図１０】比較例の発光素子アレイチップの発光サイリスタから出射される光の光量及び光強度分布を概略的に示す説明図である。
【図１１】第１の実施形態に係る発光素子アレイチップの発光サイリスタから出射される光の光量を概略的に示す説明図である。
【図１２】比較例（図７）及び第１の実施形態（図６）の発光素子アレイチップの発光サイリスタから出射される光の光量及び光強度分布を概略的に示す説明図である。
【図１３】本発明の第２の実施形態に係る半導体装置としての発光素子アレイチップを示す概略断面図である。
【図１４】本発明の第３の実施形態に係る半導体装置としての発光素子アレイチップを示す概略断面図である。
【図１５】本発明の第４の実施形態に係る半導体装置としての発光素子アレイチップを示す概略断面図である。
【図１６】本発明の第５の実施形態に係る半導体装置としての発光素子アレイチップを示す概略平面図である。
【図１７】図１６の発光素子アレイチップを１７Ａ−１７Ａ線及び１７Ｂ−１７Ｂ線で切る断面構造を示す概略断面図である。
【図１８】図１６の発光素子アレイチップを１７Ｂ−１７Ｂ線で切る断面構造を示す概略断面図である。
【図１９】第５の実施形態の発光素子アレイチップの発光サイリスタから出射される光の光量を概略的に示す説明図である。
【図２０】比較例（図７）及び第５の実施形態（図１８）の発光素子アレイチップの発光サイリスタから出射される光の光量及び光強度分布を概略的に示す説明図である。
【図２１】第１の実施形態（図６）及び第５の実施形態（図１８）の発光素子アレイチップの発光サイリスタから出射される光の光量及び光強度分布を概略的に示す説明図である。
【図２２】本発明の第６の実施形態に係る光プリントヘッドの要部を示す概略斜視図である。
【図２３】第６の実施形態に係る光プリントヘッドの構造を示す概略断面図である。
【図２４】本発明の第７の実施形態に係る画像形成装置の構成を示す概略断面図である。
【発明を実施するための形態】
【０００９】
以下に、本発明の実施の形態に係る半導体装置である発光素子アレイチップ、光プリントヘッド、及び画像形成装置を、添付図面を参照しながら説明する。以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。
【００１０】
《１》第１の実施形態
《１−１》発光素子アレイチップ
図１は、第１の実施形態に係る半導体装置としての発光素子アレイチップ１０を示す概略平面図である。図２は、図１に示される発光素子アレイチップ１０を２Ａ−２Ａ線及び２Ｂ−２Ｂ線で切る断面構造を示す概略断面図である。
【００１１】
図１又は図２に示されるように、発光素子アレイチップ１０は、基材１５１と、基材１５１上に形成され平坦化層１５２と、複数の３端子発光素子すなわち複数の発光サイリスタ１００＿１，…，１００＿ｎとを有する。ｎは２以上の整数である。また、基材１５１と平坦化層１５２とは、その上に複数の発光サイリスタ１００＿１，…，１００＿ｎ、すなわち、半導体多層構造１１０が形成される基材部１５０を構成する。
【００１２】
発光サイリスタ１００＿１，…，１００＿ｎは、基材部１５０の平坦化層１５２上に配置される。発光サイリスタ１００＿１，…，１００＿ｎは、基材部１５０の長手方向すなわち基材１５１の長手方向（図１又は図２における横方向）に間隔を開けて規則的に（例えば、等間隔で）配列される。基材１５１の内部であって、平坦化層１５２の下部には、発光サイリスタ１００＿１，…，１００＿ｎを駆動する集積回路である駆動ＩＣが備えられてもよい。基材１５１上には、複数の電極パッド１５３、及び電極配線（図示せず）が備えられる。基材１５１は、例えば、Ｓｉ（シリコン）から形成され、例えば、２５０μｍの厚さを有する。
【００１３】
平坦化層１５２は、その表面が平坦化されている。平坦化層１５２は、例えば、有機膜、無機膜、又は金属などから形成され、例えば、２．００μｍの厚さを有する。平坦化層１５２の表面の凹凸（すなわち、表面粗さ）は、１０ｎｍ以下であることが望ましい。平坦化層１５２の表面上には、半導体多層構造１１０が接合される。半導体多層構造１１０は、発光サイリスタ１００＿１，…，１００＿ｎを有する。半導体多層構造１１０は、例えば、多層の半導体層（後述の図３〜図５に示される１１０ａ）である半導体薄膜（例えば、エピタキシャル成長膜）から形成される。なお、基材１５１の表面の凹凸（すなわち、表面粗さ）が１０ｎｍ以下である場合には、平坦化層１５２を備えず、基材１５１の表面上に半導体多層構造１１０が直接接合されてもよい。なお、基材部１５０の基材１５１は、ガラス、セラミック、プラスチック、又は金属などのようなＳｉ以外の材料から形成されてもよい。
【００１４】
《１−２》半導体多層構造の製造方法
図３から図５は、図１の発光サイリスタ１００＿１，…，１００＿ｎが形成される多層の半導体層１１０ａの製造方法を示す概略断面図（その１〜３）である。図３は、多層の半導体層１１０ａの形成プロセスを示し、図４は、多層の半導体層１１０ａの剥離プロセスを示し、図５は、多層の半導体層１１０ａを基材部１５０の平坦化層１５２上に接合するプロセスを示す。多層の半導体層１１０ａは、図２に示される半導体多層構造１１０の元になる半導体薄膜である。
【００１５】
図３に示されるように、先ず、成長基板７０１上に、多層の半導体層（例えば、エピタキシャル成長膜）１１０ａを成長させるためのバッファー層７０２を形成する。次に、多層の半導体層１１０ａを成長基板７０１から剥離するためのエッチング層となる剥離層７０３を形成する。成長基板７０１は、例えば、ＳｉをドーパントとしたＮ型ＧａＡｓ（ガリウム・ヒ素）層であり、例えば、５５０μｍの厚さを有する。バッファー層７０２は、例えば、ＳｉをドーパントとしたＮ型ＧａＡｓ層であり、例えば、０．２０μｍの厚さを有する。剥離層７０３は、例えば、ＳｉをドーパントとしたＮ型ＡｌＡｓ（アルミニウム・ヒ素）層であり、例えば、０．０５μｍの厚さを有する。
【００１６】
図３に示されるように、多層の半導体層１１０ａは、例えば、成長基板７０１側から順に積層された、Ｎ型ＧａＡｓ層１０１ａと、Ｎ型Ａｌ０．４Ｇａ０．６Ａｓ層１０２ａと、Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層１０３ａと、Ｐ型Ａｌ０．３Ｇａ０．７Ａｓ層１０４ａと、Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層１０５ａと、Ｐ型Ａｌ０．４Ｇａ０．６Ａｓ層１０６ａと、Ｐ型ＧａＡｓ層１０７ａとを有する。Ｎ型ＧａＡｓ層１０１ａは、例えば、Ｓｉをドーパントとして形成され、例えば、１．００μｍの厚さを有する。Ｎ型Ａｌ０．４Ｇａ０．６Ａｓ層１０２ａは、例えば、Ｓｉをドーパントとして形成され、例えば、０．５０μｍの厚さを有する。Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層１０３ａは、例えば、Ｓｉをドーパントとして形成され、例えば、０．５０μｍの厚さを有する。Ｐ型Ａｌ０．３Ｇａ０．７Ａｓ層１０４ａは、例えば、Ｃ（炭素）をドーパントとして形成され、例えば、０．４０μｍの厚さを有する。Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層１０５ａは、例えば、Ｓｉをドーパントとして形成され、例えば、０．２０μｍの厚さを有する。Ｐ型Ａｌ０．４Ｇａ０．６Ａｓ層１０６ａは、例えば、Ｃ（炭素）をドーパントとして形成され、例えば、０．５０μｍの厚さを有する。Ｐ型ＧａＡｓ層１０７ａは、例えば、Ｃ（炭素）をドーパントとして形成され、例えば、０．０５μｍの厚さを有する。上記構成は、例に過ぎず、変更が可能である。例えば、多層の半導体層１１０ａは、導電型を示すＮ型とＰ型を逆にした構成とすることも可能である。また、各半導体層の厚さは、上記の値以外の値とすることも可能である。
【００１７】
次に、図４に示されるように、剥離層７０３を選択的にエッチングすることで、多層の半導体層１１０ａを成長基板７０１から分離（剥離）可能な状態にし、保持装置（図示せず）で多層の半導体層１１０ａを保持した状態で、多層の半導体層１１０ａを成長基板７０１から分離する。
【００１８】
次に、図５に示されるように、成長基板７０１及びバッファー層７０２から分離された多層の半導体層１１０ａを、成長基板７０１とは異なる基材部１５０の平坦化層１５２上に置く。多層の半導体層１１０ａは、例えば、分子間力により基材部１５０の平坦化層１５２に接合される。
【００１９】
多層の半導体層１１０ａを平坦化層１５２上に接合した後、公知のフォトリソグラフィ工程及びエッチング工程を実施することにより、図５に示される多層の半導体層１１０ａから、図２に示されるような個別の素子構造すなわち発光サイリスタ１００＿１，…，１００＿ｎを含む半導体多層構造１１０が形成される。言い換えれば、図５に示される多層の半導体層１１０ａを構成する層１０１ａ〜１０７ａから、図２及び図６に示される発光サイリスタ１００＿１，…，１００＿ｎを構成するＮ型のカソード層１０１、Ｎ型のクラッド層１０２，１１２、Ｎ型の活性層１０３，１１３、Ｐ型のクラッド層１０４，１１４、Ｎ型のゲート層１０５，１１５、Ｐ型のアノード層１０６，１１６、Ｐ型のアノードコンタクト層１０７，１１７が形成される。なお、エッチング工程には、例えば、リン酸、過酸化水素水、及び水の混合液などを用いることができる。
【００２０】
その後、Ｐ型のアノードコンタクト層１０７，１１７に対してオーミックコンタクトを形成することができるＴｉ（チタン）、Ｐｔ（白金）、Ａｕ（金）などの金属、又はそれら金属の合金、又はそれら金属及び合金の積層構造などからなるアノード電極１４１と、Ｎ型のゲート層１０５，１１５及びＮ型のカソード層１０１の各々とオーミックコンタクトを形成することができるＡｕ、Ｇｅ（ゲルマニウム）、Ｎｉ（ニッケル）、Ｐｔなどの金属、又はそれらの金属の合金、又はそれらの金属及び合金の積層構造などからなるゲート電極１４３（図１）及びカソード電極１４２（図１及び図２）を形成する。その際、アノード電極１４１、ゲート電極１４３、カソード電極１４２はそれぞれ、基材部１５０の基材１５１内の駆動ＩＣ形成領域の上に設けられたアノード接続パッド１３１（図１）、ゲート接続パッド１３２（図１）、カソード接続パッド１３３（図１）に接続される。
【００２１】
また、第１の実施形態では、アノード電極１４１、ゲート電極１４３、カソード電極１４２は、駆動ＩＣとの接続配線を兼ねているが、アノード電極１４１、ゲート電極１４３、カソード電極１４２と半導体層とを電気的に接続するための別の配線が、発光素子アレイチップ１０に備えられてもよい。
【００２２】
なお、図において、半導体多層構造１１０及び基材部１５０の表面に形成されるポリイミドなどの有機膜又はＳｉＮ（窒化シリコン）などの無機膜からなる絶縁膜は、半導体多層構造１１０の形状を理解し易くするために、図示されていない。
【００２３】
また、第１の実施形態では、発光素子アレイチップ１０の各発光サイリスタにおいて、カソード層１０１が互いに繋がった構造であるが、複数の発光サイリスタのカソード層１０１は、互いに分離された構造であってもよい。
【００２４】
また、第１の実施形態では、カソード電極１４２を隣り合う２つの発光サイリスタで共有する構造を有するが、発光サイリスタ毎にカソード電極を形成してもよいし、又は、３つ以上の発光サイリスタで１つのカソード電極１４２を共有してもよい。
【００２５】
《１−３》発光サイリスタ
図６は、図１の発光素子アレイチップ１０を２Ｂ−２Ｂ線で切る断面構造を示す概略断面図である。図６は、図２の一部を拡大して示している。図１、図２又は図６に示されるように、発光素子アレイチップ１０は、基材部１５０上に備えられ、基材部１５０の長手方向に間隔を開けて配列された複数の発光サイリスタ１００＿１，…，１００＿ｎとを有する。
【００２６】
複数の発光サイリスタ１００＿１，…，１００＿ｎのうちの基材部１５０の長手方向の端部１５０ｂに最も近い発光サイリスタ（第１の素子）１００＿ｎは、第１導電型の第１の半導体層１０９と、第１導電型と異なる第２導電型の第２の半導体層（Ｎ型のゲート層）１０５と、第１導電型の第３の半導体層（Ｐ型のクラッド層）１０４と、第２導電型の第４の半導体層１０８とが、基材部１５０側から第４の半導体層１０８、第３の半導体層（Ｐ型のクラッド層）１０４、第２の半導体層（Ｎ型のゲート層）１０５、及び第１の半導体層１０９の順に積層された第１の半導体多層構造（すなわち、半導体多層構造１１０の一部）を有する。第１の実施形態において、第１導電型はＰ型であり、第２導電型はＮ型である。第１の半導体層１０９は、基材部１５０側から順に積層されたＰ型のアノード層１０６とＰ型のアノードコンタクト層１０７とを含む。第４の半導体層１０８は、基材部１５０側から順に積層されたＮ型のカソード層１０１とＮ型のクラッド層１０２とＮ型の活性層１０３とを含む。発光サイリスタ（第１の素子）１００＿ｎを構成する半導体多層構造１１０の半導体層１０１〜１０７は、図３から図５に示される多層の半導体層１０１ａ〜１０７ａからそれぞれ形成される。基材部１５０の長手方向の端部１５０ａに最も近い発光サイリスタ（第１の素子）１００＿１は、発光サイリスタ１００＿ｎの左右を逆にした構造を有する。
【００２７】
複数の発光サイリスタ１００＿１，…，１００＿ｎのうちの長手方向の端部１５０ａ，１５０ｂに最も近い発光サイリスタ（第１の素子）１００＿１，１００＿ｎ以外の発光サイリスタ（第２の素子）１００＿２，…，１００＿ｎ−１は、第１導電型の第５の半導体層１１９と、第２導電型の第６の半導体層（Ｎ型のゲート層）１１５と、第１導電型の第７の半導体層（Ｐ型のクラッド層）１１４と、第２導電型の第８の半導体層（１１８）とが、基材部１５０側から第８の半導体層１１８、第７の半導体層（Ｐ型のクラッド層）１１４、第６の半導体層（Ｎ型のゲート層）１１５、及び第５の半導体層１１９の順に積層された第２の半導体多層構造（すなわち、半導体多層構造１１０の一部）を有する。第５の半導体層１１９は、基材部１５０側から順に積層されたＰ型のアノード層１１６とＰ型のアノードコンタクト層１１７とを含む。第８の半導体層１１８は、基材部１５０側から順に積層されたＮ型のカソード層１０１とＮ型のクラッド層１１２とＮ型の活性層１１３とを含む。発光サイリスタ（第２の素子）１００＿２，…，１００＿ｎ−１を構成する半導体多層構造１１０の半導体層１０１，１１２〜１１７は、図３から図５に示される多層の半導体層１０１ａ〜１０７ａからそれぞれ形成される。
【００２８】
発光サイリスタ（第１の素子）１００＿ｎにおいては、基材部１５０の端部（図６における右端）１５０ｂに近い側における第１の半導体層１０９の端面を含む第１の面１２１と端部１５０ｂに近い側における第２の半導体層（Ｎ型のゲート層）１０５の端面と第３の半導体層（Ｐ型のクラッド層）１０４の端面とを含む第２の面１２２との間の第１の距離Ｘ１は、端部１５０ｂから遠い側における第１の半導体層１０９の端面を含む第３の面１２３と端部１５０ｂから遠い側における第２の半導体層（Ｎ型のゲート層）１０５の端面と第３の半導体層（Ｐ型のクラッド層）１０４の端面とを含む第４の面１２４との間の第２の距離Ｘ２より小さい。すなわち、図６において、Ｘ１＜Ｘ２が成立する。発光サイリスタ（第１の素子）１００＿１は、発光サイリスタ１００＿ｎと同様の構造を有する。
【００２９】
発光サイリスタ（第２の素子）１００＿２，…，１００＿ｎ−１においては、基材部１５０の長手方向における一方の側（例えば、端部１５０ｂ側）における第５の半導体層１１９の端面を含む第５の面１３１と一方の側（端部１５０ｂ側）における第６の半導体層（Ｎ型のゲート層）１１５と第７の半導体層（Ｐ型のクラッド層）１１４の端面とを含む第６の面１３２との間の第３の距離Ｘ３は、一方の側（端部１５０ｂ側）の反対の他方の側における第５の半導体層１１９の端面を含む第７の面１３３と他方の側における第６の半導体層（Ｎ型のゲート層）１１５と第７の半導体層（Ｐ型のクラッド層）１１４の端面とを含む第８の面１３４との間の第４の距離Ｘ４に等しい。すなわち、図６において、Ｘ３＝Ｘ４が成立する。
【００３０】
また、発光素子アレイチップ１０においては、第２の距離Ｘ２は、第３の距離Ｘ３に等しい。すなわち、図６において、Ｘ２＝Ｘ３が成立する。
【００３１】
また、発光サイリスタ（第１の素子）１００＿１，１００＿ｎの第１の半導体層１０９の基材部１５０の長手方向の長さＷ１は、発光サイリスタ（第２の素子）１００＿２，…，１００＿ｎ−１の第５の半導体層１１９の長手方向の長さＷ２に等しい。すなわち、図６において、Ｗ１＝Ｗ２が成立する。言い換えれば、発光サイリスタ（第１の素子）１００＿１，１００＿ｎの第１の半導体層１０９の平面形状は、発光サイリスタ（第２の素子）１００＿２，…，１００＿ｎ−１の第５の半導体層１１９の平面形状と同じである。
【００３２】
《１−４》比較例
図７は、比較例の発光素子アレイチップ７０を示す概略平面図である。図８は、図７の発光素子アレイチップ７０を８Ａ−８Ａ線及び８Ｂ−８Ｂ線で切る断面構造を示す概略断面図である。図７及び図８において、図１及び図２に示される構成要素と同一又は対応する構成要素には、図１及び図２に示される符号と同じ符号が付される。比較例では、基材部１５０の長手方向（図７における横方向）の端部に最も近い２つの発光サイリスタ７００＿１，７００＿ｎの構造が、第１の実施形態に係る発光素子アレイチップ１０の発光サイリスタ１００＿１，１００＿ｎの構造と異なる。比較例では、基材部１５０の長手方向の端部に最も近い２つの発光サイリスタ７００＿１，７００＿ｎの構造が、他の発光サイリスタ７００＿２，…，７００＿ｎ−１の構造と同じである。
【００３３】
比較例では、基材部１５０の長手方向の端部に最も近い発光サイリスタ７００＿１，７００＿ｎは、Ｐ型の第１の半導体層１０９ｂと、Ｎ型の第２の半導体層（Ｎ型のゲート層）１０５ｂと、Ｐ型の第３の半導体層（Ｐ型のクラッド層）１０４ｂと、Ｎ型の第４の半導体層１０８ｂとが、基材部１５０側から第４の半導体層１０８ｂ、第３の半導体層（Ｐ型のクラッド層）１０４ｂ、第２の半導体層（Ｎ型のゲート層）１０５ｂ、及び第１の半導体層１０９ｂの順に積層された構造（すなわち、半導体多層構造７１０の一部）を有する。比較例では、第１の半導体層１０９ｂは、基材部１５０側から順に積層されたＰ型のアノード層１０６ｂとＰ型のアノードコンタクト層１０７ｂとを含む。第４の半導体層１０８ｂは、基材部１５０側から順に積層されたＮ型のカソード層１０１ｂとＮ型のクラッド層１０２ｂとＮ型の活性層１０３ｂとを含む。
【００３４】
比較例では、基材部１５０の端部１５０ｂに近い側における第１の半導体層１０９ｂの端面を含む第１の面と端部１５０ｂに近い側における第２の半導体層（Ｎ型のゲート層）１０５ｂの端面と第３の半導体層（Ｐ型のクラッド層）１０４ｂの端面とを含む第２の面との間の第１の距離Ｘ１ｂは、端部１５０ｂから遠い側における第１の半導体層１０９ｂの端面を含む第３の面と端部１５０ｂから遠い側における第２の半導体層（Ｎ型のゲート層）１０５ｂの端面と第３の半導体層（Ｐ型のクラッド層）１０４ｂの端面とを含む第４の面との間の第２の距離Ｘ２と等しい。すなわち、図８において、Ｘ１ｂ＝Ｘ２が成立する。また、図８において、Ｘ３＝Ｘ４であるから、Ｘ１ｂ＝Ｘ２＝Ｘ３＝Ｘ４が成立する。
【００３５】
図９は、比較例の発光素子アレイチップ７０の発光サイリスタ７００＿１，…，７００＿ｎから出射される光の光量を概略的に示す説明図である。図９では、発光サイリスタ７００＿１，…，７００＿ｎから上に出射される光を、その出射面（上向きの面）ごとに矢印で表している。端部１５０ａに最も近い発光サイリスタ７００＿１からは、光量Ｌ（Ｃ１），Ｌ（Ｌ１），Ｌ（Ｒ１）の光に加えて光量Ｌ（Ｌ１ｓ）の光が出射される。同様に、端部１５０ｂに最も近い発光サイリスタ７００＿ｎからは、光量Ｌ（Ｃｎ），Ｌ（Ｌｎ），Ｌ（Ｒｎ）の光に加えて光量Ｌ（Ｒｎｓ）の光が出射される。したがって、発光サイリスタ７００＿１から出射される光の光量がＬ０（１）であり、発光サイリスタ７００＿ｎから出射される光の光量がＬ０（ｎ）である場合、以下の式
Ｌ０（１）＝Ｌ（Ｃ１）＋Ｌ（Ｌ１）＋Ｌ（Ｒ１）＋Ｌ（Ｌ１ｓ）
Ｌ０（ｎ）＝Ｌ（Ｃｎ）＋Ｌ（Ｌｎ）＋Ｌ（Ｒｎ）＋Ｌ（Ｒｎｓ）
が成立する。
【００３６】
これに対し、発光サイリスタ７００＿２からは、光量Ｌ（Ｃ２），Ｌ（Ｌ２），Ｌ（Ｒ２）の光が出射される。同様に、発光サイリスタ７００＿３からは、光量Ｌ（Ｃ３），Ｌ（Ｌ３），Ｌ（Ｒ３）の光が出射される。同様に、発光サイリスタ７００＿ｎ−１からは、光量Ｌ（Ｃｎ−１），Ｌ（Ｌｎ−１），Ｌ（Ｒｎ−１）の光が出射される。したがって、発光サイリスタ７００＿２から出射される光の光量がＬ０（２）であり、発光サイリスタ７００＿３から出射される光の光量がＬ０（３）であり、発光サイリスタ７００＿ｎ−１から出射される光の光量がＬ０（ｎ−１）である場合、以下の式
Ｌ０（２）＝Ｌ（Ｃ２）＋Ｌ（Ｌ２）＋Ｌ（Ｒ２）
Ｌ０（３）＝Ｌ（Ｃ３）＋Ｌ（Ｌ３）＋Ｌ（Ｒ３）
Ｌ０（ｎ−１）＝Ｌ（Ｃｎ−１）＋Ｌ（Ｌｎ−１）＋Ｌ（Ｒｎ−１）
が成立する。
【００３７】
以上のように、比較例では、端部１５０ａ，１５０ｂに最も近い発光サイリスタ７００＿１，７００＿ｎからは、発光素子アレイチップ７０の端部に起因する光量Ｌ（Ｌ１ｓ）の光と光量Ｌ（Ｒｎｓ）の光により、他の発光サイリスタ７００＿２，…，７００＿ｎ−１よりも出射される光の光量が大きくなる。つまり、以下の式で示される状態が発生する。
Ｌ０（２）＝Ｌ０（３）＝Ｌ０（ｎ−１）＜Ｌ０（１）＝Ｌ０（ｎ）
【００３８】
図１０は、比較例の発光素子アレイチップ７０の発光サイリスタ７００＿ｎ−１，７００＿ｎから出射される光の光量及び光強度分布を概略的に示す説明図である。図１０の中段の左側には、発光サイリスタ７００＿ｎ−１から出射される光の光強度分布が破線で示されている。図１０の中段の右側には、発光サイリスタ７００＿ｎから出射される光の光強度分布が実線で示されている。図１０の上段には、発光サイリスタ７００＿ｎ−１から出射される光の光強度分布と発光サイリスタ７００＿ｎから出射される光の光強度分布とを対比し易いように、２つの強度分布が重ねて示されている。図１０の中段と上段において、光強度分布を示す座標系の横軸の位置は、発光素子アレイチップの長手方向の位置に対応する。図１０から理解できるように、比較例では、発光サイリスタ７００＿ｎから出射される光の光量Ｌ０（ｎ）及び発光サイリスタ７００＿１から出射される光の光量Ｌ０（１）は、発光サイリスタ７００＿ｎ−１から出射される光の光量Ｌ０（ｎ−１）より大きい。つまり、比較例では、以下の式を満たす状態が発生する。
Ｌ０（ｎ−１）＜Ｌ０（ｎ）＝Ｌ０（１）
【００３９】
《１−５》第１の実施形態の動作
図１１は、第１の実施形態に係る発光素子アレイチップ１０の発光サイリスタ１００＿１，…，１００＿ｎから出射される光の光量を概略的に示す説明図である。図１１では、発光サイリスタ１００＿１，…，１００＿ｎから出射される光を、その出射面ごとに矢印で表している。端部１５０ａに最も近い発光サイリスタ１００＿１からは、光量Ｌ（Ｃ１），Ｌ（Ｌ１ａ），Ｌ（Ｒ１），Ｌ（Ｌ１ｓ）の光が出射される。同様に、端部１５０ｂに最も近い発光サイリスタ１００＿ｎからは、光量Ｌ（Ｃｎ），Ｌ（Ｌｎ），Ｌ（Ｒｎａ），Ｌ（Ｒｎｓ）の光が出射される。したがって、発光サイリスタ１００＿１から出射される光の光量がＬ１（１）であり、発光サイリスタ１００＿ｎから出射される光の光量がＬ１（ｎ）である場合、
Ｌ１（１）＝Ｌ（Ｃ１）＋Ｌ（Ｌ１ａ）＋Ｌ（Ｒ１）＋Ｌ（Ｌ１ｓ）
Ｌ１（ｎ）＝Ｌ（Ｃｎ）＋Ｌ（Ｌｎ）＋Ｌ（Ｒｎａ）＋Ｌ（Ｒｎｓ）
が成立する。
【００４０】
これに対し、発光サイリスタ１００＿２からは、光量Ｌ（Ｃ２），Ｌ（Ｌ２），Ｌ（Ｒ２）の光が出射される。同様に、発光サイリスタ１００＿３からは、光量Ｌ（Ｃ３），Ｌ（Ｌ３），Ｌ（Ｒ３）の光が出射される。同様に、発光サイリスタ１００＿ｎ−１からは、光量Ｌ（Ｃｎ−１），Ｌ（Ｌｎ−１），Ｌ（Ｒｎ−１）の光が出射される。したがって、発光サイリスタ１００＿２から出射される光の光量がＬ１（２）であり、発光サイリスタ１００＿３から出射される光の光量がＬ１（３）であり、発光サイリスタ１００＿ｎ−１から出射される光の光量がＬ１（ｎ−１）である場合、
Ｌ１（２）＝Ｌ（Ｃ２）＋Ｌ（Ｌ２）＋Ｌ（Ｒ２）
Ｌ１（３）＝Ｌ（Ｃ３）＋Ｌ（Ｌ３）＋Ｌ（Ｒ３）
Ｌ１（ｎ−１）＝Ｌ（Ｃｎ−１）＋Ｌ（Ｌｎ−１）＋Ｌ（Ｒｎ−１）
が成立する。
【００４１】
第１の実施形態では、発光サイリスタ１００＿ｎから出射される光量Ｌ（Ｒｎａ）の光の出射面の長さ（図６における横方向の長さ）は、第１の距離Ｘ１であり、第２の距離Ｘ２、第３の距離Ｘ３、第４の距離Ｘ４よりも小さい。つまり、発光サイリスタ１００＿ｎから出射される光量Ｌ（Ｒｎａ）の光の出射面の面積は狭い。このため、発光サイリスタ１００＿ｎの第２の半導体層（Ｎ型ゲート層）１０５の端部１０５ｂ側から出射される光の光量Ｌ（Ｒｎａ）は、発光サイリスタ１００＿ｎの第２の半導体層（Ｎ型ゲート層）１０５の端部１０５ｂの反対側から出射される光の光量Ｌ（Ｌｎ）、発光サイリスタ１００＿ｎ−１の第２の半導体層（Ｎ型ゲート層）１１５から出射される光の光量Ｌ（Ｒｎ−１）、及び発光サイリスタ１００＿ｎ−１の第２の半導体層（Ｎ型ゲート層）１１５から出射される光の光量Ｌ（Ｌｎ−１）のいずれよりも小さい。
【００４２】
図１２は、第１の実施形態に係る発光素子アレイチップ１０の発光サイリスタ１００＿ｎ−１，１００＿ｎから出射される光の光量及び光強度分布を概略的に示す説明図である。図１２の中段の左側には、比較例の発光サイリスタ７００＿ｎから出射される光の光強度分布が破線で示されている。図１２の中段の右側には、第１の実施形態の発光サイリスタ１００＿ｎから出射される光の光強度分布が実線で示されている。図１２の上段には、発光サイリスタ７００＿ｎから出射される光の光強度分布と発光サイリスタ１００＿ｎから出射される光の光強度分布とを対比し易いように、２つの強度分布が重ねて示されている。図１２の中段と上段において、光強度分布を示す座標系の横軸の位置は、発光素子アレイチップの長手方向の位置に対応する。図１２から理解できるように、第１の実施形態では、発光サイリスタ１００＿ｎから出射される光の光量Ｌ１（ｎ）は、発光サイリスタ７００＿ｎから出射される光の光量Ｌ０（ｎ−１）より小さい。これは、発光サイリスタ１００＿ｎの光出射面の幅（第１の距離Ｘ１）を狭くすることによって、光量Ｌ（Ｒｎａ）が減少しているからである。
【００４３】
図１１及び図１２から理解できるように、第１の実施形態では、発光サイリスタ１００＿１，１００＿ｎから出射される光の光量Ｌ１（１）、Ｌ１（ｎ）と、発光サイリスタ１００＿２，…，１００＿ｎ−１から出射される光の光量Ｌ１（２），…，Ｌ１（ｎ−１）との差は減少している。つまり、第１の距離Ｘ１を適切に設定することで、
Ｌ１（２）＝Ｌ１（３）＝Ｌ１（ｎ−１）≒Ｌ１（１）＝Ｌ１（ｎ）
を達成することができる。
【００４４】
《１−６》効果
以上に説明したように、第１の実施形態に係る発光素子アレイチップ１０は、発光サイリスタ１００＿１，１００＿ｎの端部側のゲート層付近から出射される光の光量Ｌ（Ｌ１ａ），Ｌ（Ｒｎａ）を低減できる構造を有するので、光量Ｌ（Ｌ１ａ），Ｌ（Ｒｎａ）の低減によって、発光素子アレイチップ１０のカソード層１０１の角部付近から出射される光の光量Ｌ（Ｌ１ｓ），Ｌ（Ｒｎｓ）を相殺している。このように発光サイリスタ１００＿１，１００＿ｎの光量を発光サイリスタ１００＿２，…，１００＿ｎ−１の光量に近づけることができるので、発光サイリスタ１００＿１，…，１００＿ｎにおける光量バラツキを抑制することができる。
【００４５】
また、第１の実施形態に係る発光素子アレイチップ１０では、発光サイリスタの駆動電流を均一にすることができ、連続動作による発光量の経時変化が同一になるので、光量バラツキは増加しない。
【００４６】
《２》第２の実施形態
図１３は、第２の実施形態に係る半導体装置としての発光素子アレイチップ２０を示す概略断面図である。図１３において、図６（第１の実施形態）と同一又は対応する構成要素には、図６に示される符号と同じ符号が付される。第１の実施形態では、第１導電型がＰ型であり第２導電型がＮ型である場合を説明したが、第２の実施形態では、第１導電型がＮ型であり第２導電型がＰ型である場合を説明する。図１３に示されるように、発光素子アレイチップ２０は、基材部１５０と、基材部１５０上に備えられ、基材部１５０の長手方向に間隔を開けて配列された複数の発光サイリスタ２００＿１，…，２００＿ｎ（図１３には、２００＿ｎ−１と２００＿ｎのみが示される）とを有する。
【００４７】
基材部１５０の長手方向の端部（すなわち、図１及び図２における端部１５０ａ，１５０ｂに対応する部分）に最も近い発光サイリスタ（第１の素子）２００＿１，２００＿ｎは、Ｎ型の第１の半導体層２０９と、Ｐ型の第２の半導体層（Ｐ型のゲート層）２０５と、Ｎ型の第３の半導体層（Ｎ型のクラッド層）２０４と、Ｐ型の第４の半導体層２０８とが、基材部１５０側から第４の半導体層２０８、第３の半導体層（Ｎ型のクラッド層）２０４、第２の半導体層（Ｐ型のゲート層）２０５、及び第１の半導体層２０９の順に積層された第１の半導体多層構造（すなわち、半導体多層構造２１０の一部）を有する。第１の半導体層２０９は、基材部１５０側から順に積層されたＮ型のカソード層２０６とカソード電極２４１が接合されるＮ型のカソードコンタクト層２０７とを含む。第４の半導体層２０８は、基材部１５０側から順に積層されたＰ型のアノード層２０１とＰ型のクラッド層２０２とＰ型の活性層２０３とを含む。Ｐ型のアノード層２０１上には、アノード電極２４２が接合される。発光サイリスタ（第１の素子）２００＿１，２００＿ｎを構成する半導体多層構造２１０の半導体層２０１〜２０７は、図３から図５に示される多層の半導体層１０１ａ〜１０７ａからそれぞれ形成される。
【００４８】
基材部１５０の長手方向の端部に最も近い発光サイリスタ（第１の素子）２００＿１，２００＿ｎ以外の発光サイリスタ（第２の素子）２００＿２，…，２００＿ｎ−１は、Ｎ型の第５の半導体層２１９と、Ｐ型の第６の半導体層（Ｐ型のゲート層）２１５と、Ｎ型の第７の半導体層（Ｎ型のクラッド層）２１４と、Ｐ型の第８の半導体層２１８とが、基材部１５０側から第８の半導体層２１８、第７の半導体層（Ｎ型のクラッド層）２１４、第６の半導体層（Ｐ型のゲート層）２１５、及び第５の半導体層２１９の順に積層された第２の半導体多層構造（すなわち、半導体多層構造２１０の一部）を有する。第５の半導体層２１９は、基材部１５０側から順に積層されたＮ型のカソード層２１６とカソード電極２４１が接合されるＮ型のカソードコンタクト層２１７とを含む。第８の半導体層２１８は、基材部１５０側から順に積層されたＰ型のアノード層２０１とＰ型のクラッド層２１２とＰ型の活性層２１３とを含む。発光サイリスタ（第２の素子）２００＿２，…，２００＿ｎ−１を構成する半導体多層構造２１０の半導体層２０１，２１２〜２１７は、図３から図５に示される多層の半導体層１０１ａ〜１０７ａからそれぞれ形成される。
【００４９】
発光サイリスタ（第１の素子）２００＿ｎにおいては、基材部１５０の端部１５０ｂに近い側における第１の半導体層２０９の端面を含む第１の面２２１と端部１５０ｂに近い側における第２の半導体層（Ｐ型のゲート層）２０５の端面と第３の半導体層（Ｎ型のクラッド層）２０４の端面とを含む第２の面２２２との間の第１の距離Ｘ１は、端部１５０ｂから遠い側における第１の半導体層２０９の端面を含む第３の面２２３と端部１５０ｂから遠い側における第２の半導体層（Ｐ型のゲート層）２０５の端面と第３の半導体層（Ｎ型のクラッド層）２０４の端面とを含む第４の面２２４との間の第２の距離Ｘ２より小さい。すなわち、図１３において、Ｘ１＜Ｘ２が成立する。発光サイリスタ（第１の素子）２００＿１は、発光サイリスタ２００＿ｎと左右を反転させた構造を有する。
【００５０】
発光サイリスタ（第２の素子）２００＿ｎ−１においては、基材部１５０の長手方向の一方の側における第５の半導体層２１９の端面を含む第５の面２３１と一方の側における第６の半導体層（Ｐ型のゲート層）２１５と第７の半導体層（Ｎ型のクラッド層）２１４の端面とを含む第６の面２３２との間の第３の距離Ｘ３は、他方の側における第５の半導体層２１９の端面を含む第７の面２３３と他方の側における第６の半導体層（Ｐ型のゲート層）２１５と第７の半導体層（Ｎ型のクラッド層）２１４の端面とを含む第８の面２３４との間の第４の距離Ｘ４に等しい。すなわち、図１３において、Ｘ３＝Ｘ４が成立する。発光サイリスタ（第２の素子）２００＿２，…，２００＿ｎ−２は、発光サイリスタ２００＿ｎ−１と同様の構造を有する。
【００５１】
また、発光素子アレイチップ２０においては、第２の距離Ｘ２は、第３の距離Ｘ３に等しい。すなわち、図１３において、Ｘ２＝Ｘ３が成立する。
【００５２】
また、第１の半導体層２０９の基材部１５０の長手方向の長さＷ１は、第５の半導体層２１９の基材部１５０の長手方向の長さＷ２に等しい。すなわち、図１３において、Ｗ１＝Ｗ２が成立する。言い換えれば、第１の半導体層２０９の平面形状は、第５の半導体層２１９の平面形状と同じである。
【００５３】
以上に説明した構造を有する第２の実施形態に係る発光素子アレイチップ２０によれば、第１の実施形態に係る発光素子アレイチップ１０による効果と同様の効果を得ることができる。つまり、発光サイリスタ２００＿１，２００＿ｎの端部側のゲート層付近から出射される光の光量の低減によって、発光素子アレイチップ２０のアノード層２０１の角部付近から出射される光による光量の増加を相殺している。このため、発光サイリスタ２００＿１，２００＿ｎの光量を発光サイリスタ２００＿２，…，２００＿ｎ−１の光量に近づけることができるので、発光サイリスタ２００＿１，…，２００＿ｎにおける光量バラツキを抑制することができる。
【００５４】
《３》第３の実施形態
図１４は、第３の実施形態に係る半導体装置としての発光素子アレイチップ３０を示す概略断面図である。図１４において、図６（第１の実施形態）と同一又は対応する構成要素には、図６に示される符号と同じ符号が付される。第１の実施形態では、第２の半導体層（Ｎ型のゲート層）１０５上にゲート電極（図１の１４３）が設けられる場合を説明したが、第３の実施形態では、第３の半導体層（Ｐ型のゲート層）３０４上にゲート電極（すなわち、図１の１４３に対応する電極）が設けられる場合を説明する。図１４に示されるように、発光素子アレイチップ３０は、基材部１５０と、基材部１５０上に備えられ、基材部１５０の長手方向に間隔を開けて配列された複数の発光サイリスタ３００＿１，…，３００＿ｎ（図１４には、３００＿ｎ−１と３００＿ｎのみが示される）とを有する。
【００５５】
基材部１５０の長手方向の端部（すなわち、図１及び図２における端部１５０ａ，１５０ｂに対応する部分）に最も近い発光サイリスタ（第１の素子）３００＿１，３００＿ｎは、Ｐ型の第１の半導体層３０９と、Ｎ型の第２の半導体層（Ｎ型のゲート層）３０５と、Ｐ型の第３の半導体層（Ｐ型のゲート層）３０４と、Ｎ型の第４の半導体層３０８とが、基材部１５０側から第４の半導体層３０８、第３の半導体層（Ｐ型のゲート層）３０４、第２の半導体層（Ｎ型のゲート層）３０５、及び第１の半導体層３０９の順に積層された第１の半導体多層構造（すなわち、半導体多層構造３１０の一部）を有する。第１の半導体層３０９は、基材部１５０側から順に積層されたＰ型のアノード層３０６とアノード電極３４１が接合されるＰ型のアノードコンタクト層３０７とを含む。第４の半導体層３０８は、基材部１５０側から順に積層されたＮ型のカソード層３０１とＮ型のクラッド層３０２とＮ型の活性層３０３とを含む。Ｎ型のカソード層３０１上には、カソード電極３４２が接合される。発光サイリスタ（第１の素子）３００＿１，３００＿ｎを構成する半導体多層構造３１０の半導体層３０１〜３０７は、図３から図５に示される多層の半導体層１０１ａ〜１０７ａからそれぞれ形成される。
【００５６】
基材部１５０の長手方向の端部に最も近い発光サイリスタ（第１の素子）３００＿１，３００＿ｎ以外の発光サイリスタ（第２の素子）３００＿２，…，３００＿ｎ−１は、Ｐ型の第５の半導体層３１９と、Ｎ型の第６の半導体層（Ｎ型のゲート層）３１５と、Ｐ型の第７の半導体層（Ｐ型のゲート層）３１４と、Ｎ型の第８の半導体層３１８とが、基材部１５０側から第８の半導体層３１８、第７の半導体層（Ｐ型のゲート層）３１４、第６の半導体層（Ｎ型のゲート層）３１５、及び第５の半導体層３１９の順に積層された第２の半導体多層構造（すなわち、半導体多層構造３１０の一部）を有する。第５の半導体層３１９は、基材部１５０側から順に積層されたＰ型のアノード層３１６とＰ型のアノードコンタクト層３１７とを含む。第８の半導体層３１８は、基材部１５０側から順に積層されたＮ型のカソード層３０１とＮ型のクラッド層３１２とＮ型の活性層３１３とを含む。発光サイリスタ（第２の素子）３００＿２，…，３００＿ｎ−１を構成する半導体多層構造３１０の半導体層３０１，３１２〜３１７は、図３から図５に示される多層の半導体層１０１ａ〜１０７ａからそれぞれ形成される。
【００５７】
発光サイリスタ（第１の素子）３００＿ｎにおいては、基材部１５０の端部１５０ｂに近い側における第１の半導体層３０９の端面と第２の半導体層（Ｎ型のゲート層）３０５の端面とを含む第１の面３２１と端部１５０ｂに近い側における第３の半導体層（Ｎ型のゲート層）３０４の端面を含む第２の面３２２との間の第１の距離Ｘ１は、端部１５０ｂから遠い側における第１の半導体層３０９の端面と第２の半導体層（Ｐ型のゲート層）３０５の端面とを含む第３の面３２３と端部１５０ｂから遠い側における第３の半導体層（Ｎ型のクラッド層）２０４の端面を含む第４の面３２４との間の第２の距離Ｘ２より小さい。すなわち、図１４において、Ｘ１＜Ｘ２が成立する。発光サイリスタ（第１の素子）３００＿１は、発光サイリスタ３００＿ｎと左右を反転させた構造を有する。
【００５８】
発光サイリスタ（第２の素子）３００＿ｎ−１においては、基材部１５０の長手方向の一方の側における第５の半導体層３１９の端面と一方の側における第６の半導体層（Ｎ型のゲート層）３１５の端面とを含む第５の面３３１と一方の側における第７の半導体層（Ｐ型のゲート層）３１４の端面を含む第６の面３３２との間の第３の距離Ｘ３は、基材部１５０の長手方向の他方の側における第５の半導体層３１９の端面と他方の側における第６の半導体層（Ｎ型のゲート層）３１５の端面とを含む第７の面３３３と他方の側における第７の半導体層（Ｐ型のゲート層）３１４の端面を含む第８の面３３４との間の第４の距離Ｘ４に等しい。すなわち、図１４において、Ｘ３＝Ｘ４が成立する。発光サイリスタ（第２の素子）３００＿２，…，３００＿ｎ−２は、発光サイリスタ３００＿ｎ−１と同様の構造を有する。
【００５９】
また、発光素子アレイチップ３０においては、第２の距離Ｘ２は、第３の距離Ｘ３に等しい。すなわち、図１４において、Ｘ２＝Ｘ３が成立する。
【００６０】
また、第１の半導体層３０９の基材部１５０の長手方向の長さＷ１は、第５の半導体層３１９の基材部１５０の長手方向の長さＷ２に等しい。すなわち、図１４において、Ｗ１＝Ｗ２が成立する。言い換えれば、第１の半導体層３０９及び第２の半導体層３０５の平面形状は、第５の半導体層３１９及び第６の半導体層３１５の平面形状と同じである。
【００６１】
以上に説明した構造を有する第３の実施形態に係る発光素子アレイチップ３０によれば、第１の実施形態に係る発光素子アレイチップ１０による効果と同様の効果を得ることができる。つまり、発光サイリスタ３００＿１，３００＿ｎの端部側のゲート層付近から出射される光の光量の低減によって、発光素子アレイチップ３０のカソード層３０１の角部付近から出射される光による光量の増加を相殺している。このため、発光サイリスタ３００＿１，３００＿ｎの光量を発光サイリスタ３００＿２，…，３００＿ｎ−１の光量に近づけることができるので、発光サイリスタ３００＿１，…，３００＿ｎにおける光量バラツキを抑制することができる。
【００６２】
《４》第４の実施形態
図１５は、第４の実施形態に係る半導体装置としての発光素子アレイチップ４０を示す概略断面図である。図１５において、図１３（第２の実施形態）と同一又は対応する構成要素には、図１３に示される符号と同じ符号が付される。第２の実施形態では、第２の半導体層（Ｐ型のゲート層）２０５上にゲート電極（図１の１４３に対応する電極）が設けられる場合を説明したが、第４の実施形態では、第３の半導体層（Ｎ型のゲート層）４０４上にゲート電極が設けられる場合を説明する。図１５に示されるように、発光素子アレイチップ４０は、基材部１５０と、基材部１５０上に備えられ、基材部１５０の長手方向に間隔を開けて配列された複数の発光サイリスタ４００＿１，…，４００＿ｎ（図には、４００＿ｎ−１と４００＿ｎのみが示される）とを有する。
【００６３】
基材部１５０の長手方向の端部（すなわち、図１及び図２における端部１５０ａ，１５０ｂに対応する部分）に最も近い発光サイリスタ（第１の素子）４００＿１，４００＿ｎは、Ｎ型の第１の半導体層４０９と、Ｐ型の第２の半導体層（Ｐ型のゲート層）４０５と、Ｎ型の第３の半導体層（Ｎ型のゲート層）４０４と、Ｐ型の第４の半導体層４０８とが、基材部１５０側から第４の半導体層４０８、第３の半導体層（Ｎ型のゲート層）４０４、第２の半導体層（Ｐ型のゲート層）４０５、及び第１の半導体層４０９の順に積層された第１の半導体多層構造（すなわち、半導体多層構造４１０の一部）を有する。第１の半導体層４０９は、基材部１５０側から順に積層されたＮ型のカソード層４０６とカソード電極４４１が接合されるＮ型のカソードコンタクト層４０７とを含む。第４の半導体層４０８は、基材部１５０側から順に積層されたＰ型のアノード層４０１とＰ型のクラッド層４０２とＰ型の活性層４０３とを含む。アノード層４０１上には、アノード電極４４２が接合される。発光サイリスタ（第１の素子）４００＿１，４００＿ｎを構成する半導体多層構造４１０の半導体層４０１〜４０７は、図３から図５に示される多層の半導体層１０１ａ〜１０７ａからそれぞれ形成される。
【００６４】
基材部１５０の長手方向の端部に最も近い発光サイリスタ（第１の素子）４００＿１，４００＿ｎ以外の発光サイリスタ（第２の素子）４００＿２，…，４００＿ｎ−１は、Ｎ型の第５の半導体層４１９と、Ｐ型の第６の半導体層（Ｐ型のゲート層）４１５と、Ｎ型の第７の半導体層（Ｎ型のゲート層）４１４と、Ｐ型の第８の半導体層４１８とが、基材部１５０側から第８の半導体層４１８、第７の半導体層（Ｎ型のゲート層）４１４、第６の半導体層（Ｐ型のゲート層）４１５、及び第５の半導体層４１９の順に積層された第２の半導体多層構造（すなわち、半導体多層構造４１０の一部）を有する。第５の半導体層４１９は、基材部１５０側から順に積層されたＮ型のカソード層４１６とＮ型のカソードコンタクト層４１７とを含む。第８の半導体層４１８は、基材部１５０側から順に積層されたＰ型のアノード層４０１とＰ型のクラッド層４１２とＰ型の活性層４１３とを含む。発光サイリスタ（第２の素子）４００＿２，…，４００＿ｎ−１を構成する半導体多層構造４１０の半導体層４０１，４１２〜４１７は、図３から図５に示される多層の半導体層１０１ａ〜１０７ａからそれぞれ形成される。
【００６５】
発光サイリスタ（第１の素子）４００＿ｎにおいては、基材部１５０の端部１５０ｂに近い側における第１の半導体層４０９の端面と第２の半導体層（Ｐ型のゲート層）４０５の端面とを含む第１の面４２１と端部１５０ｂに近い側における第３の半導体層（Ｐ型のゲート層）４０４の端面を含む第２の面４２２との間の第１の距離Ｘ１は、端部から遠い側における第１の半導体層４０９の端面と第２の半導体層（Ｎ型のゲート層）４０５の端面とを含む第３の面４２３と端部１５０ｂから遠い側における第３の半導体層（Ｎ型のゲート層）４０４の端面を含む第４の面４２４との間の第２の距離Ｘ２より小さい。すなわち、図１５において、Ｘ１＜Ｘ２が成立する。発光サイリスタ（第１の素子）４００＿１は、発光サイリスタ４００＿ｎと左右を反転させた構造を有する。
【００６６】
発光サイリスタ（第２の素子）４００＿ｎ−１においては、基材部１５０の長手方向の一方の側における第５の半導体層４１９の端面と第６の半導体層（Ｐ型のゲート層）４１５の端面とを含む第５の面４３１と一方の側における第７の半導体層（Ｎ型のゲート層）４１４の端面を含む第６の面４３２との間の第３の距離Ｘ３は、基材部１５０の長手方向の他方の側における第５の半導体層４１９の端面と第６の半導体層（Ｐ型のゲート層）４１５の端面とを含む第７の面４３３と他方の側における第７の半導体層（Ｎ型のゲート層）４１４の端面を含む第８の面３３４との間の第４の距離Ｘ４に等しい。すなわち、図１４において、Ｘ３＝Ｘ４が成立する。発光サイリスタ（第２の素子）４００＿２，…，４００＿ｎ−２は、発光サイリスタ４００＿ｎ−１と同様の構造を有する。
【００６７】
また、発光素子アレイチップ４０においては、第２の距離Ｘ２は、第３の距離Ｘ３に等しい。すなわち、図１５において、Ｘ２＝Ｘ３が成立する。
【００６８】
また、第１の半導体層４０９の基材部１５０の長手方向の長さＷ１は、第５の半導体層３１９の基材部１５０の長手方向の長さＷ２に等しい。すなわち、図１５において、Ｗ１＝Ｗ２が成立する。言い換えれば、第１の半導体層４０９及び第２の半導体層４０５の平面形状は、第５の半導体層４１９及び第６の半導体層４１５の平面形状と同じである。
【００６９】
以上に説明した構造を有する第４の実施形態に係る発光素子アレイチップ４０によれば、第１の実施形態に係る発光素子アレイチップ１０による効果と同様の効果を得ることができる。つまり、発光サイリスタ４００＿１，４００＿ｎの端部側のゲート層付近から出射される光の光量の低減によって、発光素子アレイチップ４０のアノード層４０１の角部付近から出射される光による光量の増加を相殺している。このため、発光サイリスタ４００＿１，４００＿ｎの光量を発光サイリスタ４００＿２，…，４００＿ｎ−１の光量に近づけることができるので、発光サイリスタ４００＿１，…，４００＿ｎにおける光量バラツキを抑制することができる。
【００７０】
《５》第５の実施形態
《５−１》構成
図１６は、第５の実施形態に係る半導体装置としての発光素子アレイチップ５０を示す概略平面図である。図１６において図１（第１の実施形態）に示される構成要素と同一又は対応する構成要素には、図１に示される符号と同じ符号が付される。図１７は、図１６の発光素子アレイチップを１７Ａ−１７Ａ線及び１７Ｂ−１７Ｂ線で切る断面構造を示す概略断面図である。図１７において図２（第１の実施形態）に示される構成要素と同一又は対応する構成要素には、図２に示される符号と同じ符号が付される。図１８は、図１６の発光素子アレイチップを１７Ｂ−１７Ｂ線で切る断面構造を示す概略断面図である。図１８において図６（第１の実施形態）に示される構成要素と同一又は対応する構成要素には、図２に示される符号と同じ符号が付される。
【００７１】
図１６から図１８に示されるように、発光素子アレイチップ５０は、基材部１５０と、基材部１５０上に備えられ、基材部１５０の長手方向に間隔を開けて配列された複数の発光サイリスタ５００＿１，…，５００＿ｎとを有する。図１６から図１８に示されるように、第５の実施形態に係る発光素子アレイチップ５０は、Ｎ型のカソード層５０１の端部である第９の面５２１と第２の面１２２との間の第５の距離ＷＥｂが、基材部１５０の端面を含む第１０の面５２２と端部に近い側における第２の面１２２との間の第６の距離ＷＥより小さい。この点以外に関しては、発光素子アレイチップ５０は、第１の実施形態に係る発光素子アレイチップ１０と同じである。
【００７２】
《５−２》動作
図１９は、第５の実施形態の発光素子アレイチップ５０の発光サイリスタ５００＿１，…，５００＿ｎから出射される光の光量を概略的に示す説明図である。図１９では、発光サイリスタ５００＿１，…，５００＿ｎから出射される光を、その出射面ごとに矢印で表している。端部１５０ａに最も近い発光サイリスタ５００＿１からは、光量Ｌ（Ｃ１），Ｌ（Ｌ１ａ），Ｌ（Ｒ１），Ｌ（Ｌ１ｓａ）の光が出射される。同様に、端部１５０ｂに最も近い発光サイリスタ５００＿ｎからは、光量Ｌ（Ｃｎ），Ｌ（Ｌｎ），Ｌ（Ｒｎａ），Ｌ（Ｒｎｓａ）の光が出射される。したがって、発光サイリスタ５００＿１から出射される光の光量がＬ５（１）であり、発光サイリスタ５００＿ｎから出射される光の光量がＬ５（ｎ）である場合、
Ｌ５（１）＝Ｌ（Ｃ１）＋Ｌ（Ｌ１ａ）＋Ｌ（Ｒ１）＋Ｌ（Ｌ１ｓａ）
Ｌ５（ｎ）＝Ｌ（Ｃｎ）＋Ｌ（Ｌｎ）＋Ｌ（Ｒｎａ）＋Ｌ（Ｒｎｓａ）
である。
【００７３】
これに対し、発光サイリスタ５００＿２からは、光量Ｌ（Ｃ２），Ｌ（Ｌ２），Ｌ（Ｒ２）の光が出射される。同様に、発光サイリスタ５００＿３からは、光量Ｌ（Ｃ３），Ｌ（Ｌ３），Ｌ（Ｒ３）の光が出射される。同様に、発光サイリスタ５００＿ｎ−１からは、光量Ｌ（Ｃｎ−１），Ｌ（Ｌｎ−１），Ｌ（Ｒｎ−１）の光が出射される。したがって、発光サイリスタ５００＿２から出射される光の光量がＬ５（２）であり、発光サイリスタ５００＿３から出射される光の光量がＬ５（３）であり、発光サイリスタ５００＿ｎ−１から出射される光の光量がＬ５（ｎ−１）である場合、
Ｌ５（２）＝Ｌ（Ｃ２）＋Ｌ（Ｌ２）＋Ｌ（Ｒ２）
Ｌ５（３）＝Ｌ（Ｃ３）＋Ｌ（Ｌ３）＋Ｌ（Ｒ３）
Ｌ５（ｎ−１）＝Ｌ（Ｃｎ−１）＋Ｌ（Ｌｎ−１）＋Ｌ（Ｒｎ−１）
である。
【００７４】
第５の実施形態では、発光サイリスタ５００＿ｎから出射される光量Ｌ（Ｒｎａ）の光の出射面の長さは、第１の距離Ｘ１であり、第２の距離Ｘ２、第３の距離Ｘ３、第４の距離Ｘ４よりも小さい。つまり、発光サイリスタ５００＿ｎから出射される光量Ｌ（Ｒｎａ）の光の出射面の面積は狭い。このため、光量Ｌ（Ｒｎａ）は、光量Ｌ（Ｌｎ）、Ｌ（Ｒｎ−１）、Ｌ（Ｌｎ−１）より小さい。
【００７５】
また、第５の実施形態では、発光サイリスタ５００＿ｎから出射される光量Ｌ（Ｒｎｓａ）の光の出射面の長さは、第５の距離ＷＥｂであり、第６の距離ＷＥ（図６及び図１８に示される）よりも小さい。つまり、発光サイリスタ５００＿ｎから出射される光量Ｌ（Ｒｎｓａ）の光の出射面の面積は、第１の実施形態のものより狭い。このため、光量Ｌ（Ｒｎｓａ）は、比較例における光量Ｌ（Ｒｎｓ）（図９に示される）及び第１の実施形態における光量Ｌ（Ｒｎｓ）（図１１に示される）より小さい。
【００７６】
図２０は、比較例（図５）及び第５の実施形態（図１８）の発光素子アレイチップの発光サイリスタから出射される光の光量及び光強度分布を概略的に示す説明図である。図２０の中段の左側には、比較例の発光サイリスタ７００＿ｎから出射される光の光強度分布が破線で示されている。図２０の中段の右側には、第５の実施形態の発光サイリスタ５００＿ｎから出射される光の光強度分布が実線で示されている。図２０の上段には、発光サイリスタ７００＿ｎから出射される光の光強度分布と発光サイリスタ５００＿ｎから出射される光の光強度分布とを対比し易いように、２つの強度分布が重ねて示されている。図２０の中段と上段において、光強度分布を示す座標系の横軸の位置は、発光素子アレイチップの長手方向の位置に対応する。図２０から理解できるように、第５の実施形態では、発光サイリスタ５００＿ｎから出射される光の光量Ｌ５（ｎ）は、発光サイリスタ７００＿ｎから出射される光の光量Ｌ０（ｎ）より小さい。これは、発光サイリスタ５００＿ｎの光出射面の幅（第１の距離Ｘ１と第５の距離ＷＥｂ）を狭くすることによって、光量Ｌ（Ｒｎａ）とＬ（Ｒｎｓａ）が減少しているからである。
【００７７】
図２１は、第１の実施形態（図３）及び第５の実施形態（図１８）の発光素子アレイチップの発光サイリスタから出射される光の光量及び光強度分布を概略的に示す説明図である。図２１の中段の左側には、第１の実施形態（図３）の発光サイリスタ１００＿ｎから出射される光の光強度分布が破線で示されている。図２１の中段の右側には、第５の実施形態の発光サイリスタ５００＿ｎから出射される光の光強度分布が実線で示されている。図２１の上段には、発光サイリスタ１００＿ｎから出射される光の光強度分布と発光サイリスタ５００＿ｎから出射される光の光強度分布とを対比し易いように、２つの強度分布が重ねて示されている。図２１の中段と上段において、光強度分布を示す座標系の横軸の位置は、発光素子アレイチップの長手方向の位置に対応する。図２１から理解できるように、第５の実施形態では、発光サイリスタ５００＿ｎから出射される光の光量Ｌ５（ｎ）は、発光サイリスタ１００＿ｎから出射される光の光量Ｌ１（ｎ）より小さい。これは、発光サイリスタ５００＿ｎの光出射面の幅（第５の距離ＷＥｂ）を狭くすることによって、光量Ｌ（Ｒｎｓａ）が減少しているからである。
【００７８】
図１９、図２０、及び図２１から理解できるように、第５の実施形態では、発光サイリスタ５００＿１，５００＿ｎから出射される光の光量Ｌ５（１），Ｌ５（ｎ）と、発光サイリスタ５００＿２，…，５００＿ｎ−１から出射される光の光量Ｌ５（２），…，Ｌ５（ｎ−１）との差は減少している。つまり、第１の距離Ｘ１と第５の距離ＷＥｂを適切に設定することで、
Ｌ５（２）＝Ｌ５（３）＝Ｌ５（ｎ−１）≒Ｌ５（１）＝Ｌ５（ｎ）
を達成することができる。
【００７９】
《５−３》効果
以上に説明したように、第５の実施形態に係る発光素子アレイチップ５０は、発光サイリスタ５００＿１，５００＿ｎの端部側のゲート層付近から出射される光の光量Ｌ（Ｌ１ａ），Ｌ（Ｒｎａ）と端部側のカソード層付近から出射される光の光量Ｌ（Ｌ１ｓａ），Ｌ（Ｒｎｓａ）とを低減できる構造を有するので、発光サイリスタ５００＿１，…，５００＿ｎにおける光量バラツキを抑制することができる。
【００８０】
また、第５の実施形態に係る発光素子アレイチップ５０では、発光サイリスタの駆動電流を均一にすることができ、連続動作による発光量の経時変化が同一になるので、光量バラツキは増加しない。
【００８１】
なお、第５の実施形態における基材部１５０側の半導体層の端面までの第５の距離ＷＥｂの条件を、第２から第４の実施形態の発光素子アレイチップのいずれかに適用してもよい。
【００８２】
《６》第６の実施形態
図２２は、第６の実施形態に係る光プリントヘッドの要部の構造を示す略斜視図である。図２２に示されるように、要部としての基板ユニットは、実装基板であるプリント配線板８０１と、アレイ状に配置された複数の発光素子アレイチップ１０とを有する。発光素子アレイチップ１０は、プリント配線板８０１上に熱硬化樹脂などにより固定される。発光素子アレイチップ１０の外部接続用の電極パッド１５３とプリント配線板８０１の接続パッド８０２とは、ボンディングワイヤ８０３により電気的に接続される。また、プリント配線板８０１には、各種配線パターン、電子部品、コネクタ等が搭載されてもよい。また、発光素子アレイチップ１０の代わりに、第２から第５の実施形態で説明された発光素子アレイチップ２０，３０，４０，５０のいずれかが用いられてもよい。
【００８３】
図２３は、第６の実施形態に係る光プリントヘッド８００の構造を示す概略断面図である。光プリントヘッド８００は、電子写真方式の画像形成装置としての電子写真プリンタの露光装置である。図２３に示されるように、光プリントヘッド８００は、ベース部材８１１と、プリント配線板８０１と、発光素子アレイチップ１０（又は２０，３０，４０，５０）と、複数の正立等倍結像レンズを含むレンズアレイ８１３と、レンズホルダ８１４と、バネ部材であるクランパ８１５とを備えている。ベース部材８１１は、プリント配線板８０１を固定するための部材である。ベース部材８１１の側面には、クランパ８１５を用いて、プリント配線板８０１、及び、レンズホルダ８１４をベース部材８１１に固定するための開口部８１２が設けられている。レンズホルダ８１４は、例えば、有機高分子材料などを射出成形することによって形成される。レンズアレイ８１３は、発光素子アレイチップ１０（又は２０，３０，４０，５０）から出射された光を像担持体としての感光体ドラム上に結像させる光学レンズ群である。レンズホルダ８１４は、レンズアレイ８１３をベース部材８１１の所定の位置に保持する。クランパ８１５は、ベース部材８１１の開口部８１２及びレンズホルダ８１４の開口部を介して、各構成部分を挟み付けて保持する。
【００８４】
光プリントヘッド８００では、印刷データに応じて、発光素子アレイチップ１０の発光サイリスタが選択的に発光し、発光サイリスタから出射された光はレンズアレイ８１３により一様帯電している感光体ドラム上で結像される。これにより、感光体ドラムに静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、印刷媒体（用紙）上に現像剤からなる画像が形成（印刷）される。
【００８５】
以上に説明したように、第６の実施形態に係る光プリントヘッド８００は、発光強度のバラツキの小さい発光素子アレイチップ１０（又は２０，３０，４０，５０）を備えているので、これを画像形成装置に搭載することで、印字品質を向上させることができる。
【００８６】
《７》第７の実施形態
図２４は、第７の実施形態に係る画像形成装置９００の構造を示す概略断面図である。画像形成装置９００は、例えば、電子写真プロセスを用いるカラープリンタである。
【００８７】
図２４に示されるように、画像形成装置９００は、主要な構成として、電子写真プロセスにより用紙などの記録媒体Ｐ上にトナー画像（すなわち、現像剤画像）を形成する画像形成部（すなわち、プロセスユニット）９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃと、画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃに記録媒体Ｐを供給する媒体供給部９２０と、記録媒体Ｐを搬送する搬送部９３０と、画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃの各々に対応するように配置された転写部としての転写ローラ９４０Ｋ，９４０Ｙ，９４０Ｍ，９４０Ｃと、記録媒体Ｐ上に転写されたトナー画像を定着させる定着器９５０と、定着器９５０を通過した記録媒体Ｐを画像形成装置９００の筐体の外部に排出する媒体排出部としてのガイド９２６及び排紙ローラ対９２５とを有する。画像形成装置９００が有する画像形成部の数は、３以下又は５以上であってもよい。また、画像形成装置９００は、電子写真プロセスによって記録媒体Ｐ上に画像を形成する装置であれば、画像形成部の数が１つであるモノクロプリンタであってもよい。
【００８８】
図２４に示されるように、媒体供給部９２０は、媒体カセット９２１と、媒体カセット９２１内に積載された記録媒体Ｐを１枚ずつ繰り出すホッピングローラ９２２と、媒体カセット９２１から繰り出された記録媒体Ｐを搬送するローラ対９２３と、記録媒体Ｐを案内するガイド９７０と、記録媒体Ｐのスキューを修正するレジストローラ・ピンチローラ９２４とを有する。
【００８９】
画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、記録媒体Ｐ上にブラック（Ｋ）のトナー画像、イエロー（Ｙ）のトナー画像、マゼンタ（Ｍ）のトナー画像、及びシアン（Ｃ）のトナー画像をそれぞれ形成する。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、媒体搬送路に沿って媒体搬送方向の上流側から下流側に（すなわち、図１における右から左に）並んで配置される。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃの各々は、着脱自在なユニットであってもよい。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、収容するトナーの色が異なる点以外は、基本的に互いに同じ構造を有する。
【００９０】
画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、各色用の露光装置としての光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃをそれぞれ有する。光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃの各々は、第６の実施形態に係る光プリントヘッド８００である。
【００９１】
画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、回転可能に支持された像担持体としての感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃと、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面を一様に帯電させる帯電部材としての帯電ローラ９１４Ｋ，９１４Ｙ，９１４Ｍ，９１４Ｃと、光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃによる露光によって感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面に静電潜像を形成した後に、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面にトナーを供給して静電潜像に対応するトナー画像を形成する現像部９１５Ｋ，９１５Ｙ，９１５Ｍ，９１５Ｃとを有する。
【００９２】
現像部９１５Ｋ，９１５Ｙ，９１５Ｍ，９１５Ｃは、トナーを収容する現像剤収容スペースを形成する現像剤収容部としてのトナー収容部と、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面にトナーを供給する現像剤担持体としての現像ローラ９１６Ｋ，９１６Ｙ，９１６Ｍ，９１６Ｃと、トナー収容部内に収容されたトナーを現像ローラ９１６Ｋ，９１６Ｙ，９１６Ｍ，９１６Ｃに供給する供給ローラ９１７Ｋ，９１７Ｙ，９１７Ｍ，９１７Ｃと、現像ローラ９１６Ｋ，９１６Ｙ，９１６Ｍ，９１６Ｃの表面のトナー層の厚さを規制するトナー規制部材としての現像ブレード９１８Ｋ，９１８Ｙ，９１８Ｍ，９１８Ｃとを有する。
【００９３】
光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃによる露光は、一様帯電した感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面に印刷用の画像データに基づいて実行される。光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃは、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの軸線方向に複数の発光素子として発光サイリスタが配列された発光素子アレイを含む。
【００９４】
図２４に示されるように、搬送部９３０は、記録媒体Ｐを静電吸着して搬送する搬送ベルト（転写ベルト）９３３と、駆動部により回転されて搬送ベルト９３３を駆動する駆動ローラ９３１と、駆動ローラ９３１と対を成して搬送ベルト９３３を張架するテンションローラ（従動ローラ）９３２とを有する。
【００９５】
図２４に示されるように、転写ローラ９４０Ｋ，９４０Ｙ，９４０Ｍ，９４０Ｃは、搬送ベルト９３３を挟んで画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃの感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃに対向して配置されている。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃの各々の感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面に形成されたトナー画像は、転写ローラ９４０Ｋ，９４０Ｙ，９４０Ｍ，９４０Ｃによって、媒体搬送路に沿って矢印方向に搬送される記録媒体Ｐの上面に順に転写される。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃ上に現像されたトナー画像を記録媒体Ｐに転写した後に感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃに残留したトナーを除去するクリーニング装置９１９Ｋ，９１９Ｙ，９１９Ｍ，９１９Ｃを有する。
【００９６】
定着器９５０は、互いに圧接し合う１対のローラ９５１，９５２を有する。ローラ９５１は、加熱ヒータを内蔵するローラ９５１（ヒートローラ）であり、ローラ９５２はローラ９５１に向けて押し付けられる加圧ローラである。未定着のトナー画像を有する記録媒体Ｐは、定着器９５０の１対のローラ９５１，９５２間を通過する。このとき、未定着のトナー画像は、加熱及び加圧されて記録媒体Ｐ上に定着される。
【００９７】
また、搬送ベルト９３３の下面部には、クリーニングブレード９３４及び廃棄トナー収容部（図示せず）などからなるクリーニング機構が備えられている。
【００９８】
印刷時には、媒体カセット９２１内の記録媒体Ｐが、ホッピングローラ９２２によって繰り出され、ローラ対９２３へ送られる。続いて、記録媒体Ｐはローラ対９２３からレジストローラ・ピンチローラ９２４を介して搬送ベルト９３３に送られ、この搬送ベルト９３３の走行に伴って、画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃへと搬送される。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃにおいて、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面は、帯電ローラ９１４Ｋ，９１４Ｙ，９１４Ｍ，９１４Ｃによって帯電され、光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃによって露光され、静電潜像が形成される。静電潜像には、現像ローラ９１６Ｋ，９１６Ｙ，９１６Ｍ，９１６Ｃ上で薄層化されたトナーが静電的に付着されて各色のトナー画像が形成される。各色のトナー画像は、転写ローラ９４０Ｋ，９４０Ｙ，９４０Ｍ，９４０Ｃによって記録媒体Ｐに転写され、記録媒体Ｐ上にカラーのトナー画像が形成される。転写後に、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃ上に残留したトナーは、クリーニング装置９１９Ｋ，９１９Ｙ，９１９Ｍ，９１９Ｃによって除去される。カラーのトナー画像が形成された記録媒体Ｐは、定着器９５０に送られる。定着器９５０において、カラーのトナー画像が記録媒体Ｐに定着され、カラー画像が形成される。カラー画像が形成された記録媒体Ｐは、ガイド９２６に沿って搬送され、排紙ローラ対９２５によってスタッカへ排出される。
【００９９】
以上に説明したように、第７の実施形態に係る画像形成装置９００は、光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃとして第６の実施形態に係る光プリントヘッド８００を用いているので、画像形成装置９００による印字品質を向上させることができる。
【符号の説明】
【０１００】
１０，２０，３０，４０，５０  発光素子アレイチップ（半導体装置）、  １００＿１，１００＿ｎ，２００＿１，２００＿ｎ，３００＿１，３００＿ｎ，４００＿１，４００＿ｎ，５００＿１，５００＿ｎ  端部に最も近い発光サイリスタ（第１の素子）、  １００＿２，…，１００＿ｎ−１，２００＿２，…，２００＿ｎ−１，３００＿２，…，３００＿ｎ−１，４００＿２，…，４００＿ｎ−１，５００＿２，…，５００＿ｎ−１  発光サイリスタ（第２の素子）、  １０１，３０１，５０１  Ｎ型のカソード層、  １０２，３０２  Ｎ型のクラッド層、  １０３，３０３  Ｎ型の活性層、  １０４，３０４  第３の半導体層（Ｐ型のクラッド層、Ｐ型のゲート層）、  １０５，３０５  第２の半導体層（Ｎ型のゲート層）、  １０６，３０６  Ｐ型のアノード層、  １０７，３０７  Ｐ型のアノードコンタクト層、  １０８，３０８，５０８  第４の半導体層、  １０９，３０９  第１の半導体層、  １１０，３１０，５１０  半導体多層構造、  １１０ａ  多層の半導体層、  １１２，３１２  Ｎ型のクラッド層、  １１３，３１３  Ｎ型の活性層、  １１４，３１４  第７の半導体層（Ｐ型のクラッド層）、  １１５，３１５  第６の半導体層（Ｎ型のゲート層）、  １１６，３１６  Ｐ型のアノード層、  １１７，３１７  Ｐ型のアノードコンタクト層、  １１８，３１８  第８の半導体層、  １１９，３１９  第５の半導体層、  ２０１，４０１  Ｐ型のアノード層、  ２０２，４０２  Ｐ型のクラッド層、  ２０３，４０３  Ｐ型の活性層、  ２０４，４０４  第３の半導体層（Ｎ型のクラッド層、Ｎ型のゲート層）、  ２０５，４０５  第２の半導体層（Ｐ型のゲート層）、  ２０６，４０６  Ｎ型のカソード層、  ２０７，４０７  Ｎ型のカソードコンタクト層、  ２０８，４０８  第４の半導体層、  ２０９，４０９  第１の半導体層、  ２１０，４１０  半導体多層構造、  ２１２，４１２  Ｐ型のクラッド層、  ２１３，４１３  Ｐ型の活性層、  ２１４，４１４  第７の半導体層（Ｎ型のクラッド層）、  ２１５，４１５  第６の半導体層（Ｐ型のゲート層）、  ２１６，４１６  Ｎ型のカソード層、  ２１７，４１７  Ｎ型のカソードコンタクト層、  ２１８，４１８  第８の半導体層、  ２１９，４１９  第５の半導体層、  １２１，２２１，３２１，４２１  第１の面、  １２２，２２２，３２２，４２２  第２の面、  １２３，２２３，３２３，４２３  第３の面、  １２４，２２４，３２４，４２４  第４の面、  １３１，２３１，３３１，４３１  第５の面、  １３２，２３２，３３２，４３２  第６の面、  １３３，２３３，３３３，４３３  第７の面、  １３４，２３４，３３４，４３４  第８の面、  １５０  基材部、  １５０ａ，１５０ｂ  端部、  １５１  基材、  １５２  平坦化層、  １５３  電極パッド、  ７０１  成長基板、  ７０２  バッファー層、  ７０３  剥離層、  ８００  光プリントヘッド、  ９００  画像形成装置、  Ｘ１  第１の距離、  Ｘ２  第２の距離、  Ｘ３  第３の距離、  Ｘ４  第４の距離、  ＷＥｂ  第５の距離、  ＷＥ  第６の距離。
【図１】
2019202504.tif 000003
【図２】
2019202504.tif 000004
【図３】
2019202504.tif 000005
【図４】
2019202504.tif 000006
【図５】
2019202504.tif 000007
【図６】
2019202504.tif 000008
【図７】
2019202504.tif 000009
【図８】
2019202504.tif 000010
【図９】
2019202504.tif 000011
【図１０】
2019202504.tif 000012
【図１１】
2019202504.tif 000013
【図１２】
2019202504.tif 000014
【図１３】
2019202504.tif 000015
【図１４】
2019202504.tif 000016
【図１５】
2019202504.tif 000017
【図１６】
2019202504.tif 000018
【図１７】
2019202504.tif 000019
【図１８】
2019202504.tif 000020
【図１９】
2019202504.tif 000021
【図２０】
2019202504.tif 000022
【図２１】
2019202504.tif 000023
【図２２】
2019202504.tif 000024
【図２３】
2019202504.tif 000025
【図２４】
2019202504.tif 000026