(57)【要約】【課題】中性閾値の調節が容易な三次元型の半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第１方向に沿って相互に離隔して配列された複数の電極膜と、前記第１方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられたトンネル絶縁膜と、前記トンネル絶縁膜と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられたブロック絶縁膜と、を備える。前記ブロック絶縁膜は、前記電荷蓄積膜に接し、炭素含有シリコン酸化物を含む第１膜と、前記電極膜に接し、ハフニウム酸化物、又は、アルミニウム酸化物を含む第２膜と、を有する。【選択図】図３
2019145614.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に沿って相互に離隔して配列された複数の電極膜と、
前記第１方向に延びる半導体部材と、
前記半導体部材と前記電極膜との間に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜と前記電極膜との間に設けられた電荷蓄積部材と、
前記電荷蓄積部材と前記電極膜との間に設けられたブロック絶縁膜と、
を備え、
前記ブロック絶縁膜は、
前記電荷蓄積膜に接し、炭素含有シリコン酸化物を含む第１膜と、
前記電極膜に接し、ハフニウム酸化物、又は、アルミニウム酸化物を含む第２膜と、
を有した半導体記憶装置。
【請求項２】
第１方向に沿って相互に離隔して配列された複数の電極膜と、
前記第１方向に延びる半導体部材と、
前記半導体部材と前記電極膜との間に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜と前記電極膜との間に設けられた電荷蓄積部材と、
前記電荷蓄積部材と前記電極膜との間に設けられたブロック絶縁膜と、
を備え、
前記ブロック絶縁膜は、
前記電荷蓄積膜に接し、シリコン酸化物を含む第１膜と、
前記電極膜に接し、ハフニウム酸化物、又は、アルミニウム酸化物を含む第２膜と、
前記第１膜中に設けられ、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の材料を含む第３膜と、
を有した半導体記憶装置。
【請求項３】
第１方向に沿って相互に離隔して配列された複数の電極膜と、
前記第１方向に延び、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の材料を含む絶縁部材と、
前記絶縁部材と前記電極膜との間に設けられた半導体部材と、
前記半導体部材と前記電極膜との間に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜と前記電極膜との間に設けられた電荷蓄積部材と、
前記電荷蓄積部材と前記電極膜との間に設けられたブロック絶縁膜と、
を備えた半導体記憶装置。
【請求項４】
前記半導体部材は、前記複数の電極膜を貫く請求項１〜３のいずれか１つに記載の半導体記憶装置。
【請求項５】
前記第１方向に沿って相互に離隔して配列された複数の他の電極膜をさらに備え、
前記半導体部材は、前記複数の電極膜と前記複数の他の電極膜との間に配置されている請求項１〜３のいずれか１つに記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体記憶装置に関する。
【背景技術】
【０００２】
従来より、二次元型の半導体記憶装置において、回路を微細化することにより大容量化を図ってきた。しかしながら、微細化技術は限界を迎えつつあるため、より一層の大容量化を図るために、三次元型の半導体記憶装置が開発されている。三次元型の半導体記憶装置においては、基板上に複数の電極膜が積層された積層体が設けられ、積層体を貫く複数の半導体部材が設けられており、電極膜と半導体部材との交差部分にメモリセルトランジスタが形成される。
【０００３】
二次元型の半導体記憶装置においては、チャネルとなる半導体基板に対してイオン注入を行うことにより、メモリセルトランジスタの中性閾値を制御していた。しかしながら、三次元型の半導体記憶装置においては、チャネルとなる半導体部材に対して低濃度且つ高精度に不純物を導入することが困難である。このため、三次元型の半導体記憶装置においては、メモリセルトランジスタの中性閾値の制御が困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２６６１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態の目的は、中性閾値の調節が容易な三次元型の半導体記憶装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体記憶装置は、第１方向に沿って相互に離隔して配列された複数の電極膜と、前記第１方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられたトンネル絶縁膜と、前記トンネル絶縁膜と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられたブロック絶縁膜と、を備える。前記ブロック絶縁膜は、前記電荷蓄積膜に接し、炭素含有シリコン酸化物を含む第１膜と、前記電極膜に接し、ハフニウム酸化物、又は、アルミニウム酸化物を含む第２膜と、を有する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体記憶装置を示す平面図である。
【図２】図１に示すＡ−Ａ’線による断面図である。
【図３】図１の領域Ｂに相当する断面図である。
【図４】図２の領域Ｃに相当する断面図である。
【図５】第２の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図６】第３の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図７】第４の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図８】第５の実施形態に係る半導体記憶装置を示す断面図である。
【図９】図８に示すＤ−Ｄ’線による断面図である。
【図１０】図８の領域Ｅを示す断面図である。
【図１１】第６の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図１２】第７の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図１３】第８の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図１４】第９の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図１５】第１０の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図１６】第１１の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図１７】第１２の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図１８】第１３の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図１９】第１４の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図２０】第１５の実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
【図２１】第１６の実施形態に係る半導体記憶装置を示す断面図である。
【図２２】第１７の実施形態に係る半導体記憶装置を示す断面図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
以下、第１の実施形態について説明する。
図１は、本実施形態に係る半導体記憶装置を示す平面図である。
図２は、図１に示すＡ−Ａ’線による断面図である。
図３は、図１の領域Ｂに相当する断面図である。
図４は、図２の領域Ｃに相当する断面図である。
【０００９】
なお、各図は模式的なものであり、適宜誇張及び省略して描かれている。例えば、各構成要素は実際よりも少なく且つ大きく描かれている。また、図間において、構成要素の数及び寸法比等は、必ずしも一致していない。後述する図についても同様である。
本実施形態に係る半導体記憶装置は、三次元型のＮＡＮＤフラッシュメモリである。
【００１０】
図１及び図２に示すように、本実施形態に係る半導体記憶装置１（以下、単に「装置１」ともいう）においては、シリコン基板２０が設けられている。シリコン基板２０は、例えば、シリコン（Ｓｉ）の単結晶により形成されている。シリコン基板２０上には、積層体２１が設けられている。
【００１１】
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。シリコン基板２０と積層体２１の配列方向を「Ｚ方向」とする。Ｚ方向のうち、シリコン基板２０から積層体２１に向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現は便宜的なものであり、重力の方向とは無関係である。また、Ｚ方向に対して直交し、且つ、相互に直交する２方向を「Ｘ方向」及び「Ｙ方向」とする。
【００１２】
積層体２１においては、絶縁膜２２及び電極膜２３がＺ方向に沿って交互に積層されている。絶縁膜２２は絶縁性材料からなり、例えばシリコン酸化物（ＳｉＯ）からなる。電極膜２３は導電性材料からなり、例えばタングステン（Ｗ）を含む。電極膜２３の表面の一部には、例えば、チタン層及びチタン窒化層が積層されたバリアメタル層（図示せず）が設けられていてもよい。積層体２１のＸ方向両端部（図示せず）の形状は、電極膜２３毎にテラスが形成された階段状である。
【００１３】
積層体２１内には、ＸＺ平面に沿って拡がる板状の導電板２５が設けられている。導電板２５はＸ方向及びＺ方向において積層体２１を貫き、その下端はシリコン基板２０に接続されている。導電板２５は導電性材料により形成されており、例えば、タングステン及び／又はシリコンにより形成されている。導電板２５はＹ方向に沿って例えば等間隔で配列されている。
【００１４】
各導電板２５のＹ方向両側には絶縁板２６が設けられている。絶縁板２６は例えばシリコン酸化物等の絶縁性材料により形成されている。導電板２５は絶縁板２６によって電極膜２３から絶縁されている。１枚の導電板２５及びその両側の２枚の絶縁板２６からなる構造体により、各電極膜２３はＹ方向において複数の部分に分断されている。分断された電極膜２３の各部分は、Ｘ方向に延びる配線となっている。なお、ある部材が「Ｘ方向に延びる」とは、その部材のＸ方向における長さが、Ｙ方向における長さ及びＺ方向における長さよりも長いことを意味する。Ｙ方向に延びる場合及びＺ方向に延びる場合も同様である。絶縁膜２２及び電極膜２３からなる積層体は、１枚の導電板２５及びその両側の２枚の絶縁板２６からなる構造体の間毎に配置されている。すなわち、ある積層体には、Ｚ方向に沿って相互に離隔して配列された複数の電極膜２３が設けられている。また、ある積層体から見て、隣の積層体はＹ方向側に配置されている。
【００１５】
積層体２１における導電板２５によって挟まれた部分には、Ｚ方向に延びる柱状部材３０が複数本設けられている。柱状部材３０はＺ方向において積層体２１を貫通している。柱状部材３０の形状は、中心軸がＺ方向に延びる略柱状であり、例えば、略円柱状、略楕円柱状又は略四角柱状である。以後の説明及び図では、柱状部材３０の形状が円柱状である場合を例示する。Ｚ方向から見て、柱状部材３０は例えば千鳥状に配列されている。
【００１６】
積層体２１上には、絶縁膜２７が設けられており、絶縁膜２７上には、Ｙ方向に延びるビット線２８が設けられている。絶縁膜２７内にはプラグ２９が設けられている。絶縁膜２７は、積層体２１の階段状の端部（図示せず）も覆っており、積層体２１の側方、すなわち、Ｘ方向側及びＹ方向側にも配置されている。
【００１７】
図３及び図４に示すように、柱状部材３０においては、コア部材３１が設けられている。コア部材３１は絶縁性材料により形成されており、例えば、シリコン酸化物により形成されている。コア部材３１の形状は、中心軸がＺ方向に延びる略円柱形である。コア部材３１の周囲には、シリコンピラー３２が設けられている。シリコンピラー３２は半導体材料であるシリコンにより形成されている。シリコンピラー３２の形状は、中心軸がＺ方向に延びる略円筒形である。シリコンピラー３２の下端はシリコン基板２０に接続されており、上端はプラグ２９（図２参照）を介してビット線２８（図２参照）に接続されている。
【００１８】
シリコンピラー３２の周囲には、シリコンピラー３２側から柱状部材３０の外側に向かって、トンネル絶縁膜３３、電荷蓄積膜３４、及び、固定電荷保持膜４１がこの順に積層されている。固定電荷保持膜４１は電荷蓄積膜３４に接している。トンネル絶縁膜３３、電荷蓄積膜３４、及び、固定電荷保持膜４１の形状は、中心軸がＺ方向に延びる略円筒形である。
【００１９】
トンネル絶縁膜３３は、通常は絶縁性であるが、装置１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜であり、例えば、シリコン酸化層、シリコン窒化層及びシリコン酸化層がこの順に積層されたＯＮＯ膜である。電荷蓄積膜３４は電荷を蓄積する能力がある膜であり、例えば電子のトラップサイトを含む絶縁性材料によって形成されており、例えば、シリコン窒化物（ＳｉＮ）からなる。
【００２０】
固定電荷保持膜４１は、固定電荷保持材料を含んでいる。本明細書において、「固定電荷保持材料」とは、正又は負の電荷を安定して保持できる材料をいう。固定電荷保持材料には複数の種類があり、組成が同じでも成膜条件等のプロセス要因によって保持できる電荷の極性が異なる。下記表１に、固定電荷保持材料の一例を示す。
【００２１】
【表１】
2019145614.tif 000003
【００２２】
表１に示すように、正の固定電荷を保持できる材料として、例えば、５００℃以下の温度で熱処理された炭素含有シリコン酸化物、シリコンの窒化処理によって形成されたシリコン窒化物、及び、ハフニウム酸化物がある。一方、負の固定電荷を保持できる材料として、例えば、シリコン酸化物の窒化処理によって形成されたシリコン酸窒化物、堆積法によって形成されたシリコン窒化物、アルミニウム酸化物、ハフニウム酸化物、及び、７００℃以上の温度で熱処理された炭素含有シリコン酸化物がある。なお、ハフニウム酸化物は、正負いずれの固定電荷も保持可能であるが、保持される固定電荷の極性は複数の要因に依存する。固定電荷保持膜４１は、表１に示す固定電荷保持材料のうち、一種以上の材料を含んでいればよい。例えば、固定電荷保持膜４１全体が表１に示す固定電荷保持材料によって形成されていてもよく、シリコン酸化物等からなる母材中に表１に示す固定電荷保持材料が拡散又は分散されていてもよい。後述する他の実施形態における固定電荷保持膜及び固定電荷保持部材についても、同様である。
【００２３】
上述の如く、固定電荷保持膜４１は、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の材料を含む。本実施形態においては、例えば、固定電荷保持膜４１を炭素含有シリコン酸化物により形成し、負の固定電荷を保持させる。
【００２４】
柱状部材３０の周囲には、高誘電率膜３６が設けられている。高誘電率膜３６は、誘電率がシリコン酸化物の誘電率よりも高い高誘電率材料によって形成されており、例えば、アルミニウム酸化物又はハフニウム酸化物により形成されている。高誘電率膜３６は、電極膜２３の上面上、下面上、及び、柱状部材３０に向いた側面上に設けられており、絶縁板２６に向いた側面上には設けられていない。高誘電率膜３６は、固定電荷保持膜４１、電極膜２３及び絶縁膜２２に接している。固定電荷保持膜４１及び高誘電率膜３６により、ブロック絶縁膜３７が形成されている。ブロック絶縁膜３７は、装置１の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない膜である。
【００２５】
積層体２１において、上から１又は複数枚の電極膜２３は、上部選択ゲート線として機能し、上部選択ゲート線とシリコンピラー３２との交差部分毎に、上部選択ゲートトランジスタが構成される。また、下から１又は複数枚の電極膜２３は、下部選択ゲート線として機能し、下部選択ゲート線とシリコンピラー３２との交差部分毎に、下部選択ゲートトランジスタが構成される。上部選択ゲート線及び下部選択ゲート線以外の電極膜２３はワード線として機能し、ワード線とシリコンピラー３２との交差部分毎に、メモリセルトランジスタが構成される。メモリセルトランジスタにおいては、シリコンピラー３２がチャネルとして機能し、電極膜２３がゲートとして機能する。これにより、各シリコンピラー３２に沿って複数のメモリセルトランジスタが直列に接続され、その両端には上部選択ゲートトランジスタ及び下部選択ゲートトランジスタが接続されて、ＮＡＮＤストリングが形成される。
【００２６】
次に、本実施形態の作用効果について説明する。
本実施形態に係る半導体記憶装置１においては、シリコンピラー３２と電極膜２３との間に、固定電荷保持膜４１が設けられている。これにより、メモリセルトランジスタの中性閾値を調節することができる。
【００２７】
例えば、固定電荷保持膜４１に負の固定電荷が保持されている場合は、この固定電荷を打ち消すような高い正電位を電極膜２３に印加しないと、メモリセルトランジスタがオン状態にならない。このため、負の固定電荷が無い場合と比較して、電極膜２３から見たメモリセルトランジスタの中性閾値が高くなる。一方、固定電荷保持膜４１に正の固定電荷が保持されている場合は、この固定電荷によって生じる電界が電極膜２３の正電位によって生じる電界に重畳される。このため、正の固定電荷が無い場合と比較して、電極膜２３から見たメモリセルトランジスタの中性閾値が低くなる。
【００２８】
このようにして、メモリセルトランジスタの中性閾値を調節することにより、中性閾値が低すぎることにより、電極膜２３（ワード線）に印加する読出電位の制御が困難になったり、中性閾値が高すぎることにより、読出電位を高くせざるを得なくなり、読出動作に伴って誤書込が生じてしまったりする不具合を回避できる。
【００２９】
（第２の実施形態）
次に、第２の実施形態について説明する。
図５は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図５は、図３に相当する断面を示す。
【００３０】
図５に示すように、本実施形態に係る半導体記憶装置２は、前述の第１の実施形態に係る半導体記憶装置１（図１〜図４参照）と比較して、固定電荷保持膜４１の替わりに、シリコン酸化膜３５及び固定電荷保持膜４２が設けられている点が異なっている。すなわち、ブロック絶縁膜３７は、シリコン酸化膜３５、固定電荷保持膜４２、及び、高誘電率膜３６により構成されている。また、柱状部材３０は、コア部材３１、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、シリコン酸化膜３５、及び、固定電荷保持膜４２により構成されている。
【００３１】
シリコン酸化膜３５はシリコン酸化物により形成されており、電荷蓄積膜３４及び高誘電率膜３６に接している。固定電荷保持膜４２は、シリコン酸化膜３５内に配置されている。固定電荷保持膜４２の形状は、中心軸がＺ方向に延びる略円筒形である。固定電荷保持膜４２の材料は、表１に示す材料から選択することができる。例えば、固定電荷保持膜４２は、シリコン窒化物又はアルミニウム酸化物によって形成されており、負の固定電荷を保持している。
【００３２】
半導体記憶装置２における上記以外の構成は、前述の第１の実施形態と同様である。すなわち、半導体記憶装置２の全体構成は、図１及び図２に示すとおりである。
【００３３】
本実施形態においても、前述の第１の実施形態と同様に、固定電荷保持膜４２を設けることにより、メモリセルトランジスタの中性閾値を調節することができる。また、本実施形態においては、固定電荷保持膜４２がシリコン酸化膜３５内に配置されており、電荷蓄積膜３４及び高誘電率膜３６に接していないため、固定電荷保持膜４２が電荷蓄積膜３４と電極膜２３との間のリークパスを形成することを抑制できる。なお、固定電荷保持膜４２はシリコン酸化膜３５の表面に配置されていてもよい。この場合も、固定電荷保持膜４２によって形成される電荷蓄積膜３４と電極膜２３との間のリークパスを、シリコン酸化膜３５によって遮り、リーク電流を抑制することができる。本実施形態における上記以外の作用効果は、前述の第１の実施形態と同様である。
【００３４】
（第３の実施形態）
次に、第３の実施形態について説明する。
図６は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図６は、図３に相当する断面を示す。
【００３５】
図６に示すように、本実施形態に係る半導体記憶装置３は、前述の第１の実施形態に係る半導体記憶装置１（図１〜図４参照）と比較して、コア部材３１内に固定電荷保持部材４３が設けられている点、及び、固定電荷保持膜４１の替わりにシリコン酸化膜３５が設けられている点が異なっている。すなわち、柱状部材３０は、固定電荷保持部材４３、コア部材３１、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、及び、シリコン酸化膜３５により構成されている。また、ブロック絶縁膜３７は、シリコン酸化膜３５及び高誘電率膜３６により構成されている。固定電荷保持部材４３の形状は、例えば、中心軸がＺ方向に延びる略円柱形である。また、本実施形態において、コア部材３１の形状は、中心軸がＺ方向に延びる略円筒形である。
【００３６】
固定電荷保持部材４３は、表１に示す固定電荷保持材料を含む。具体的には、固定電荷保持部材４３は表１に示す材料により形成されていてもよく、シリコン酸化物からなる母材中に表１に示す材料が含まれていてもよい。例えば、固定電荷保持部材４３は、表１に示す材料を堆積させることにより、形成することができる。又は、シリコン酸化物からなる母材中に炭素を拡散させることにより炭素含有シリコン酸化物を形成するか、シリコン酸化物からなる母材中に窒素を拡散させることによりシリコン酸窒化物若しくはシリコン窒化物を形成するか、シリコン酸化物からなる母材中にアルミニウムを拡散させることにより、母材中にアルミニウム酸化物を形成するか、シリコン酸化物からなる母材中にハフニウムを拡散させることにより、母材中にハフニウム酸化物を形成することにより、固定電荷保持部材４３を形成することができる。
【００３７】
本実施形態においては、電極膜２３から見て、チャネルとなるシリコンピラー３２の背後に固定電荷保持部材４３を設け、固定電荷を保持させることにより、メモリセルトランジスタの閾値を調節することができる。例えば、固定電荷保持部材４３が負の固定電荷を保持することにより、固定電荷が無い場合と比較して、メモリセルトランジスタの中性閾値を高くすることができる。また、固定電荷保持部材４３が正の固定電荷を保持することにより、固定電荷が無い場合と比較して、メモリセルトランジスタの中性閾値を低くすることができる。
【００３８】
また、コア部材３１によって固定電荷保持部材４３をシリコンピラー３２から離隔させているため、固定電荷保持部材４３内にオフリーク電流が流れることを抑制できる。
本実施形態における上記以外の構成及び作用効果は、前述の第１の実施形態と同様である。
【００３９】
（第４の実施形態）
次に、第４の実施形態について説明する。
図７は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図７は、図３に相当する断面を示す。
【００４０】
図７に示すように、本実施形態に係る半導体記憶装置４は、前述の第３の実施形態に係る半導体記憶装置３（図６参照）と比較して、固定電荷保持部材４３の形状が略円筒形である点が異なっている。本実施形態においては、コア部材３１の形状は略円柱形である。すなわち、コア部材３１は、固定電荷保持部材４３の内側及び外側の双方に配置されている。
【００４１】
本実施形態によれば、固定電荷保持部材４３の形状を略円筒形とすることにより、固定電荷保持部材４３とシリコンピラー３２との距離を精度よく制御することができる。この結果、固定電荷保持部材４３とシリコンピラー３２との距離を制御することにより、メモリセルトランジスタの中性閾値を調節することができる。
本実施形態における上記以外の構成及び作用効果は、前述の第３の実施形態と同様である。
【００４２】
（第５の実施形態）
次に、第５の実施形態について説明する。
図８は、本実施形態に係る半導体記憶装置を示す断面図である。
図９は、図８に示すＤ−Ｄ’線による断面図である。
図１０は、図８の領域Ｅを示す断面図である。
【００４３】
図８及び図９に示すように、本実施形態に係る半導体記憶装置５においては、シリコン基板２０上に積層体２１が設けられている。積層体２１においては、絶縁膜２２及び電極膜２３がＺ方向に沿って交互に積層されている。
【００４４】
積層体２１内においては、構造体５１がＹ方向に沿って相互に離隔して配列されている。構造体５１の形状は、ＸＺ平面に沿って広がる略板状である。従って、隣り合う構造体５１間には、絶縁膜２２及び電極膜２３が配置されている。絶縁膜２２及び電極膜２３からなる積層体は、構造体５１間の領域毎に配置されている。すなわち、ある積層体には、Ｚ方向に沿って相互に離隔して配列された複数の電極膜２３が設けられている。また、ある積層体から見て、隣の積層体はＹ方向側に配置されている。
【００４５】
構造体５１においては、柱状部材６０及び絶縁部材５３がＸ方向に沿って交互に且つ相互に接して配列されている。Ｚ方向から見て、柱状部材６０は千鳥状に配置されている。すなわち、隣り合う構造体５１の間で、柱状部材６０のＸ方向における位置はずれており、１つおきに配置された構造体５１の間で、柱状部材６０のＸ方向における位置は同じである。柱状部材６０の形状は、例えば、略楕円柱形である。柱状部材６０の中心軸はＺ方向に延び、楕円の長軸はＹ方向に延び、短軸はＸ方向に延びている。絶縁部材５３の形状は、中心軸がＺ方向に延びる略四角柱形である。柱状部材６０の長径、すなわち、Ｙ方向における長さは、絶縁部材５３のＹ方向における長さよりも長い。
【００４６】
図１０に示すように、柱状部材６０の膜構成は、第１の実施形態における柱状部材３０（図３及び図４参照）の膜構成と同様である。すなわち、柱状部材６０においては、略楕円柱形のコア部材３１が設けられており、コア部材３１の周囲には、コア部材３１側から外側に向かって、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、及び、固定電荷保持膜４１がこの順に設けられている。コア部材３１、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、及び、固定電荷保持膜４１の組成は、第１の実施形態と同様である。すなわち、固定電荷保持膜４１の材料は、表１に示す材料から選択されている。固定電荷保持膜４１は、例えば、表１に示す材料を堆積させるか、シリコン酸化物等からなる母材中に所定の元素を拡散させることにより、形成されている。
【００４７】
絶縁部材５３においては、絶縁部材５４が設けられており、絶縁部材５４のＹ方向両側に向いた側面上に絶縁膜５５が設けられている。絶縁部材５４は絶縁性材料からなり、例えば、シリコン酸化物からなる。絶縁膜５５は絶縁性材料からなり、例えば、堆積法により形成されたシリコン酸化物からなる。
【００４８】
柱状部材６０及び絶縁部材５３からなる構造体のＹ方向両側に向いた側面上には、高誘電率膜３６が設けられている。高誘電率膜３６の組成及び配置位置は、第１の実施形態と同様である。固定電荷保持膜４１及び高誘電率膜３６により、ブロック絶縁膜３７が構成されている。ブロック絶縁膜３７は、少なくとも、電荷蓄積膜３４と電極膜２３との間に設けられている。
【００４９】
本実施形態においても、シリコンピラー３２と電極膜２３との交差部分毎に、シリコンピラー３２をチャネルとし、電極膜２３をゲートとするメモリセルトランジスタが形成される。シリコンピラー３２から見て、電極膜２３はＹ方向両側に設けられており、相互に独立した電位を印加できるため、電極膜２３毎にメモリセルトランジスタが形成される。例えば、図１０に示す断面においては、Ｙ方向に配列された２つのメモリセルトランジスタが形成されている。
【００５０】
本実施形態によれば、前述の第１の実施形態と比較して、メモリセルトランジスタの配置密度を向上させることができる。
また、本実施形態においても、前述の第１の実施形態と同様に、固定電荷保持膜４１に固定電荷を保持させることにより、メモリセルトランジスタの中性閾値を調節することができる。
本実施形態における上記以外の構成及び作用効果は、前述の第１の実施形態と同様である。
【００５１】
（第６の実施形態）
次に、第６の実施形態について説明する。
図１１は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１１は、図１０に相当する断面を示す。
本実施形態は、前述の第２の実施形態（図５参照）と第５の実施形態（図８〜図１０参照）とを組み合わせた実施形態である。
【００５２】
図１１に示すように、本実施形態に係る半導体記憶装置６は、前述の第５の実施形態に係る半導体記憶装置５と比較して、固定電荷保持膜４１の替わりに、シリコン酸化膜３５及び固定電荷保持膜４２が設けられている点が異なっている。固定電荷保持膜４２は、シリコン酸化膜３５内に配置されている。固定電荷保持膜４２の形状は、中心軸がＺ方向に延びる略円筒形である。固定電荷保持膜４２の材料は、表１に示す材料から選択することができる。
【００５３】
従って、ブロック絶縁膜３７は、シリコン酸化膜３５、固定電荷保持膜４２、及び、高誘電率膜３６により構成されている。また、柱状部材３０は、コア部材３１、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、シリコン酸化膜３５、及び、固定電荷保持膜４２により構成されている。
【００５４】
本実施形態においては、固定電荷保持膜４２がシリコン酸化膜３５によって電荷蓄積膜３４及び高誘電率膜３６から離隔されているため、固定電荷保持膜４２が電荷蓄積膜３４と電極膜２３との間のリークパスを形成することを抑制できる。
本実施形態における上記以外の構成及び作用効果は、前述の第２の実施形態及び第５の実施形態と同様である。
【００５５】
（第７の実施形態）
次に、第７の実施形態について説明する。
図１２は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１２は、図１０に相当する断面を示す。
本実施形態は、前述の第３の実施形態（図６参照）と第５の実施形態（図８〜図１０参照）とを組み合わせた実施形態である。
【００５６】
図１２に示すように、本実施形態に係る半導体記憶装置７は、前述の第５の実施形態に係る半導体記憶装置５と比較して、コア部材３１内に固定電荷保持部材４３が設けられている点、及び、固定電荷保持膜４１の替わりにシリコン酸化膜３５が設けられている点が異なっている。固定電荷保持部材４３の形状は、例えば、中心軸がＺ方向に延びる略楕円柱形である。本実施形態において、コア部材３１の形状は、中心軸がＺ方向に延びる略楕円筒形である。固定電荷保持部材４３の組成及び形成方法は、第３の実施形態の固定電荷保持部材４３と同様である。
本実施形態における上記以外の構成及び作用効果は、前述の第３の実施形態及び第５の実施形態と同様である。
【００５７】
（第８の実施形態）
次に、第８の実施形態について説明する。
図１３は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１３は、図１０に相当する断面を示す。
本実施形態は、前述の第４の実施形態（図７参照）と第５の実施形態（図８〜図１０参照）とを組み合わせた実施形態である。
【００５８】
図１３に示すように、本実施形態に係る半導体記憶装置８は、前述の第７の実施形態に係る半導体記憶装置７（図１２参照）と比較して、固定電荷保持部材４３の形状が略円筒形である点が異なっている。本実施形態においては、コア部材３１の形状は略円柱形である。
【００５９】
本実施形態によれば、固定電荷保持部材４３の形状を略円筒形とすることにより、固定電荷保持部材４３とシリコンピラー３２との距離を精度よく制御し、この距離によりメモリセルトランジスタの中性閾値を調節することができる。
本実施形態における上記以外の構成及び作用効果は、前述の第７の実施形態と同様である。
【００６０】
（第９の実施形態）
次に、第９の実施形態について説明する。
図１４は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１４は、図１０に相当する断面を示す。
【００６１】
図１４に示すように、本実施形態に係る半導体記憶装置９は、前述の第８の実施形態に係る半導体記憶装置８（図１３参照）と比較して、コア部材３１内に固定電荷保持部材４３が設けられていない点と、絶縁膜５５の替わりに固定電荷保持膜４４が設けられている点が異なっている。
【００６２】
すなわち、本実施形態において、柱状部材６０においては、中心から外側に向かって、コア部材３１、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、及び、シリコン酸化膜３５がこの順に積層されている。また、ブロック絶縁膜３７は、シリコン酸化膜３５及び高誘電率膜３６を含む。更に、絶縁部材５３においては、シリコン酸化物からなる絶縁部材５４が設けられており、絶縁部材５４のＹ方向両側に向いた側面上に固定電荷保持膜４４が設けられている。
【００６３】
固定電荷保持膜４４の材料は、表１に示すとおりである。すなわち、固定電荷保持膜４４は、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の材料を含む。固定電荷保持膜４４は、表１に示す材料単体により形成されていてもよく、例えばシリコン酸化物からなる母材中に、表１に示す材料が拡散されていてもよい。
【００６４】
本実施形態においても、チャネルであるシリコンピラー３２とゲートである電極膜２３の間に固定電荷保持膜４４が介在しているため、固定電荷保持膜４４が保持する固定電荷の極性及び密度により、メモリセルトランジスタの中性閾値を調節することができる。
本実施形態における上記以外の構成及び作用効果は、前述の第８の実施形態と同様である。
【００６５】
（第１０の実施形態）
次に、第１０の実施形態について説明する。
図１５は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１５は、図１０に相当する断面を示す。
【００６６】
図１５に示すように、本実施形態に係る半導体記憶装置１０は、前述の第９の実施形態に係る半導体記憶装置９（図１４参照）と比較して、絶縁部材５３に絶縁膜５５が設けられており、固定電荷保持膜４４が絶縁膜５５内に１枚ずつ設けられている点が異なっている。
【００６７】
固定電荷保持膜４４はＸＺ平面に沿って拡がり、固定電荷保持膜４４のＹ方向両側には絶縁膜５５が配置されている。従って、各絶縁部材５３は、シリコン酸化物からなる絶縁部材５４と、絶縁部材５４のＹ方向両側に設けられシリコン酸化物からなる絶縁膜５５と、各絶縁膜５５内に１枚ずつ設けられた固定電荷保持膜４４と、を含む。固定電荷保持膜４４の材料は、第９の実施形態において説明したとおりである。
【００６８】
本実施形態においても、第９の実施形態と同様に、メモリセルトランジスタの中性閾値を調節することができる。
本実施形態における上記以外の構成及び作用効果は、第９の実施形態と同様である。
なお、固定電荷保持膜４４は必ずしも連続膜である必要はなく、絶縁膜５５内に断続的に設けられていてもよい。
【００６９】
（第１１の実施形態）
次に、第１１の実施形態について説明する。
図１６は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１６は、図１０に相当する断面を示す。
【００７０】
図１６に示すように、本実施形態に係る半導体記憶装置１１は、前述の第１０の実施形態に係る半導体記憶装置１０（図１５参照）と比較して、各絶縁膜５５内に固定電荷保持膜４４が２枚ずつ相互に離隔して設けられている点が異なっている。
【００７１】
本実施形態によれば、各固定電荷保持膜４４を薄く形成できるため、固定電荷保持膜４４の材料によっては、形成が容易になる場合がある。
本実施形態における上記以外の構成及び作用効果は、第１０の実施形態と同様である。
なお、各絶縁膜５５内には、３枚以上の固定電荷保持膜４４を設けてもよい。また、各固定電荷保持膜４４は断続的に設けられていてもよい。更に、各絶縁膜５５内に、表１に示す材料からなる固定電荷保持粒子がドット状に分散されていてもよい。
【００７２】
（第１２の実施形態）
次に、第１２の実施形態について説明する。
図１７は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１７は、図１０に相当する断面を示す。
【００７３】
図１７に示すように、本実施形態に係る半導体記憶装置１２は、前述の第５の実施形態に係る半導体記憶装置５（図８〜図１０参照）と比較して、固定電荷保持膜４１の一部がシリコン酸化膜３５に置換されている点が異なっている。具体的には、柱状部材６０の最外層のうち、絶縁部材５３に接する部分には固定電荷保持膜４１が設けられており、高誘電率膜３６に接する部分にはシリコン酸化膜３５が設けられている。固定電荷保持膜４１及び絶縁膜５５は、共に電荷蓄積膜３４に接している。
【００７４】
本実施形態によれば、固定電荷保持膜４１に固定電荷を保持させることにより、メモリセルトランジスタの中性閾値を調節することができると共に、電荷蓄積膜３４と電極膜２３との間にシリコン酸化膜３５を介在させることにより、この部分のブロック絶縁膜３７の特性を高めて、電荷蓄積膜３４と電極膜２３との間のリーク電流をより確実に抑制することができる。
本実施形態における上記以外の構成及び作用効果は、前述の第５の実施形態と同様である。
【００７５】
（第１３の実施形態）
次に、第１３の実施形態について説明する。
図１８は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１８は、図１０に相当する断面を示す。
【００７６】
図１８に示すように、本実施形態に係る半導体記憶装置１３は、前述の第１２の実施形態に係る半導体記憶装置１２（図１７参照）と比較して、シリコン酸化膜３５が柱状部材６０の外周面全体に設けられており、固定電荷保持膜４１がシリコン酸化膜３５内における絶縁部材５３の近傍のみに設けられている点が異なっている。すなわち、固定電荷保持膜４１はシリコン酸化膜３５のみに接しており、電荷蓄積膜３４及び絶縁部材５３には接していない。
【００７７】
本実施形態によれば、固定電荷保持膜４１が電荷蓄積膜３４から離隔しているため、固定電荷保持膜４１を介したリーク電流の発生をより確実に抑制することができる。
本実施形態における上記以外の構成及び作用効果は、前述の第１２の実施形態と同様である。
【００７８】
（第１４の実施形態）
次に、第１４の実施形態について説明する。
図１９は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図１９は、図１０に相当する断面を示す。
【００７９】
図１９に示すように、本実施形態に係る半導体記憶装置１４は、前述の第９の実施形態に係る半導体記憶装置９（図１４参照）と比較して、絶縁性の電荷蓄積膜３４の替わりに、導電性の浮遊電極５７が設けられている点が異なっている。浮遊電極５７は、例えばポリシリコン等の導電性材料からなり、電荷蓄積部材として機能する。
【００８０】
各柱状部材６０において、浮遊電極５７及びシリコン酸化膜３５は絶縁部材５３によってＹ方向に沿って２つに分離されている。絶縁部材５３はトンネル絶縁膜３３に接している。また、浮遊電極５７は、Ｚ方向に沿って電極膜２３毎に分断されている。これにより、浮遊電極５７は、メモリセルトランジスタ毎に設けられると共に、周囲を絶縁材料によって囲まれて電気的に浮遊状態となっている。
【００８１】
本実施形態によれば、電荷蓄積部材を導電性の浮遊電極５７とすることにより、より多くの電荷を蓄積することができ、メモリセルトランジスタの閾値の変化幅が大きくなる。また、絶縁部材５３に固定電荷保持膜４４が設けられているため、メモリセルトランジスタの中性閾値を調節することができる。
本実施形態における上記以外の構成及び作用効果は、前述の第９の実施形態と同様である。
【００８２】
（第１５の実施形態）
次に、第１５の実施形態について説明する。
図２０は、本実施形態に係る半導体記憶装置の柱状部材を示す断面図である。
図２０は、図１０に相当する断面を示す。
本実施形態は、前述の第１４の実施形態（図１９参照）と第１０の実施形態（図１５参照）を組み合わせた実施形態である。
【００８３】
図２０に示すように、本実施形態に係る半導体記憶装置１５は、前述の第１４の実施形態に係る半導体記憶装置１４（図１９参照）と比較して、絶縁部材５３に絶縁膜５５が設けられており、固定電荷保持膜４４が絶縁膜５５内に１枚ずつ設けられている点が異なっている。固定電荷保持膜４４の位置、形状および材料は、第１０の実施形態において説明したとおりである。
【００８４】
本実施形態においては、固定電荷保持膜４４が浮遊電極５７から離隔されているため、固定電荷保持膜４４を介したリークをより確実に抑制することができる。
本実施形態における上記以外の構成及び作用効果は、第１４の実施形態及び第１０の実施形態と同様である。
【００８５】
（第１６の実施形態）
次に、第１６の実施形態について説明する。
図２１は、本実施形態に係る半導体記憶装置を示す断面図である。
【００８６】
前述の第５の実施形態（図８及び図９参照）と同様に、本実施形態に係る半導体記憶装置１６においては、シリコン基板２０上に積層体２１が設けられており、積層体２１においては、絶縁膜２２及び電極膜２３がＺ方向に沿って交互に積層されている。
【００８７】
図２１に示すように、積層体２１内には、複数の構造体７０が設けられている。構造体７０はＹ方向に沿って相互に離隔して配列されている。各構造体７０の形状は、ＸＺ平面に沿って広がる略板状である。構造体７０は、Ｚ方向において積層体２１を貫いている。
【００８８】
構造体７０においては、Ｙ方向中央部にコア部材７１が設けられている。コア部材７１のＹ方向両側には、コア部材７１から離れる向きに、シリコン膜７２、トンネル絶縁膜７３、電荷蓄積膜７４、シリコン酸化膜７５、及び、高誘電率膜７６がこの順に積層されている。コア部材７１、シリコン膜７２、トンネル絶縁膜７３、電荷蓄積膜７４、シリコン酸化膜７５、高誘電率膜７６の組成は、それぞれ、第５の実施形態におけるコア部材３１、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、シリコン酸化膜３５、高誘電率膜３６と同様である。シリコン酸化膜７５及び高誘電率膜７６により、ブロック絶縁膜７７が構成されている。シリコン膜７２はシリコン基板２０（図９参照）に接続されている。
【００８９】
また、構造体７０内には柱状部材８０が設けられている。柱状部材８０の形状は、例えば楕円柱形であり、その中心軸はＺ方向に延び、長軸はＹ方向に延び、短軸はＸ方向に延びている。柱状部材８０はＺ方向において構造体７０を貫いている。柱状部材８０においては、柱状部材８０の中心軸を含む位置に固定電荷保持部材８１が設けられている。固定電荷保持部材８１の形状は、柱状部材８０よりもひと回り細い楕円柱形である。固定電荷保持部材８１は表１に示す材料を含む。Ｚ方向から見て固定電荷保持部材８１の周囲には、絶縁膜８２が設けられている。絶縁膜８２は例えばシリコン酸化物等の絶縁性材料からなり、その形状は固定電荷保持部材８１を囲む楕円筒形である。
【００９０】
構造体７０のうち、コア部材７１、シリコン膜７２、トンネル絶縁膜７３、電荷蓄積膜７４は、柱状部材８０によってＸ方向に沿って分断されている。一方、シリコン酸化膜７５及び高誘電率膜７６は、柱状部材８０によって分断されていない。
【００９１】
半導体記憶装置１６においては、シリコン膜７２と電極膜２３との交差部分毎に、メモリセルトランジスタが形成される。そして、固定電荷保持部材８１に正又は負の固定電荷を保持させることにより、メモリセルトランジスタの中性閾値を調節することができる。
本実施形態における上記以外の構成及び作用効果は、前述の第５の実施形態と同様である。
【００９２】
（第１７の実施形態）
次に、第１７の実施形態について説明する。
図２２は、本実施形態に係る半導体記憶装置を示す断面図である。
【００９３】
図２２に示すように、本実施形態に係る半導体記憶装置１７は、前述の第１６の実施形態に係る半導体記憶装置１６（図２１参照）と比較して、固定電荷保持部材８１の替わりにコア部材８３が設けられている点と、絶縁膜８２内に固定電荷保持膜８４が設けられている点が異なっている。コア部材８３は、例えばシリコン酸化物等の絶縁性材料からなる。固定電荷保持膜８４は、表１に示す材料を含む。固定電荷保持膜８４の形状は、中心軸がＺ方向に延びる略楕円筒形である。固定電荷保持膜８４の内面及び外面は、絶縁膜８２に接している。
【００９４】
本実施形態によれば、固定電荷保持膜８４の形状を筒状とすることにより、電極膜２３との距離を精度よく制御することができ、この距離によって、メモリセルトランジスタの中性閾値を調節できる。
本実施形態における上記以外の構成及び作用効果は、前述の第１６の実施形態と同様である。
【００９５】
以上説明した実施形態によれば、中性閾値の調節が容易な三次元型の半導体記憶装置を実現することができる。
【００９６】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
【符号の説明】
【００９７】
１〜１７：半導体記憶装置
２０：シリコン基板
２１：積層体
２２：絶縁膜
２３：電極膜
２５：導電板
２６：絶縁板
２７：絶縁膜
２８：ビット線
２９：プラグ
３０：柱状部材
３１：コア部材
３２：シリコンピラー
３３：トンネル絶縁膜
３４：電荷蓄積膜
３５：シリコン酸化膜
３６：高誘電率膜
３７：ブロック絶縁膜
４１：固定電荷保持膜
４２：固定電荷保持膜
４３：固定電荷保持部材
４４：固定電荷保持膜
５１：構造体
５３：絶縁部材
５４：絶縁部材
５５：絶縁膜
５７：浮遊電極
６０：柱状部材
７０：構造体
７１：コア部材
７２：シリコン膜
７３：トンネル絶縁膜
７４：電荷蓄積膜
７５：シリコン酸化膜
７６：高誘電率膜
７７：ブロック絶縁膜
８０：柱状部材
８１：固定電荷保持部材
８２：絶縁膜
８３：コア部材
８４：固定電荷保持膜
【図１】
2019145614.tif 000004
【図２】
2019145614.tif 000005
【図３】
2019145614.tif 000006
【図４】
2019145614.tif 000007
【図５】
2019145614.tif 000008
【図６】
2019145614.tif 000009
【図７】
2019145614.tif 000010
【図８】
2019145614.tif 000011
【図９】
2019145614.tif 000012
【図１０】
2019145614.tif 000013
【図１１】
2019145614.tif 000014
【図１２】
2019145614.tif 000015
【図１３】
2019145614.tif 000016
【図１４】
2019145614.tif 000017
【図１５】
2019145614.tif 000018
【図１６】
2019145614.tif 000019
【図１７】
2019145614.tif 000020
【図１８】
2019145614.tif 000021
【図１９】
2019145614.tif 000022
【図２０】
2019145614.tif 000023
【図２１】
2019145614.tif 000024
【図２２】
2019145614.tif 000025