(57)【要約】【課題】高い電界効果移動度を備えた絶縁ゲート型半導体装置を提供する。【解決手段】絶縁ゲート型半導体装置は、ワイドバンドギャップ半導体からなるチャネル形成層と、チャネル形成層に接して設けられたゲート絶縁膜とで構成される絶縁ゲート構造を備え、ゲート絶縁膜に接するチャネル形成層の表面が、原子間力顕微鏡の位相モードで測定された表面での位相量ｐのデータが連続して正である測定区間領域Ａ２，Ａ４，Ａ６と、位相量ｐのデータが連続して負である測定区間領域Ａ１，Ａ３，Ａ５とにデータを分けて設定し、設定したｉ個（ｉは２以上の正の整数）の測定区間領域Ａｉのそれぞれの幅をΔＤｉ、それぞれの測定区間領域Ａｉ内の位相量ｐの平均をｐｉ(ave)とし、ΔＤｉ及びｐｉ(ave)の値を用いて、ｉ個の測定区間領域毎に要素ΔＤｉｎ×ｐｉ(ave)を割り当て、要素ΔＤｉｎ×ｐｉ(ave)によって得られる表面の第１の評価指標の値が零以下である。【選択図】図４
2019102778.tif 000002
【特許請求の範囲】
【請求項１】
ワイドバンドギャップ半導体からなるチャネル形成層と、前記チャネル形成層に接して設けられたゲート絶縁膜とで構成される絶縁ゲート構造を備え、
前記ゲート絶縁膜に接する前記チャネル形成層の表面が、原子間力顕微鏡の位相モードで測定された前記表面での位相量ｐのデータが連続して正である測定区間領域と、前記位相量ｐのデータが連続して負である測定区間領域とに前記データを分けて設定し、設定したｉ個（ｉは２以上の正の整数）の測定区間領域のそれぞれの幅をΔＤｉ、それぞれの前記測定区間領域内の前記位相量ｐの平均をｐｉ(ave)とし、前記ΔＤｉ及び前記ｐｉ(ave)の値を用いて、ｉ個の前記測定区間領域毎に要素ΔＤｉｎ×ｐｉ(ave)を割り当て、前記要素ΔＤｉｎ×ｐｉ(ave)によって得られる前記表面の第１の評価指標の値が零以下である
ことを特徴とする絶縁ゲート型半導体装置。
【請求項２】
前記第１の評価指標の値は、
前記位相量ｐが負側のすべての前記測定区間領域における前記要素ΔＤｉｎ×ｐｉ(ave)について算出された平均μ(p<0)の絶対値から、前記位相量ｐが正側のすべての前記測定区間領域における前記要素ΔＤｉｎ×ｐｉ(ave)について算出された平均μ(p>0)を減じた値、
として設定されることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
【請求項３】
前記第１の評価指標の値は、
前記位相量ｐが負側のすべての前記測定区間領域における前記要素ΔＤｉｎ×ｐｉ(ave)について算出された標準偏差σ(p<0)から、前記位相量ｐが正側のすべての前記測定区間領域における前記要素ΔＤｉｎ×ｐｉ(ave)について算出された標準偏差σ(p>0)を減じた値、
として設定されることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
【請求項４】
前記要素ΔＤｉｎ×ｐｉ(ave)の冪指数ｎは１であることを特徴とする請求項２又は３に記載の絶縁ゲート型半導体装置。
【請求項５】
前記要素ΔＤｉｎ×ｐｉ(ave)の冪指数ｎは２であることを特徴とする請求項２又は３に記載の絶縁ゲート型半導体装置。
【請求項６】
前記要素ΔＤｉｎ×ｐｉ(ave)の冪指数ｎは３であることを特徴とする請求項２又は３に記載の絶縁ゲート型半導体装置。
【請求項７】
前記表面の算術平均粗さは０．０５ｎｍ以下であることを特徴とする請求項１〜６のいずれか一項に記載の絶縁ゲート型半導体装置。
【請求項８】
前記絶縁ゲート型半導体装置はトレンチゲート型であることを特徴とする請求項１〜７のいずれか一項に記載の絶縁ゲート型半導体装置。
【請求項９】
絶縁ゲート構造を構成するゲート絶縁膜を除去し、前記ゲート絶縁膜に接していたワイドバンドギャップ半導体からなるチャネル形成層の表面を露出させるステップと、
原子間力顕微鏡の位相モードを用いて、前記表面上での位相量ｐのデータを測定するステップと、
前記位相量ｐのデータが連続して正である測定区間領域と、前記位相量ｐのデータが連続して負である測定区間領域とに前記データを分けて設定し、設定したｉ個（ｉは２以上の正の整数）の測定区間領域のそれぞれの幅をΔＤｉ、それぞれの前記測定区間領域内の前記位相量ｐの平均をｐｉ(ave)とし、前記ΔＤｉ及び前記ｐｉ(ave)の値を用いてｉ個の前記測定区間領域毎に要素ΔＤｉｎ×ｐｉ(ave)を割り当てる手順によって前記表面の第１の評価指標を得るステップと、
を含むことを特徴とする絶縁ゲート型半導体装置の評価方法。
【請求項１０】
ワイドバンドギャップ半導体からなるチャネル形成層と、前記チャネル形成層に接して設けられたゲート絶縁膜とで構成される絶縁ゲート構造を備え、
前記ゲート絶縁膜に接する前記チャネル形成層の表面上で原子間力顕微鏡の位相モードで測定された複数の位相量ｐのデータについて算出された第２の評価指標が、電界効果移動度との関係を考慮して設定された一定値以上又は一定値以下であるように、
前記表面上の電荷分布が制御されている
ことを特徴とする絶縁ゲート型半導体装置。
【請求項１１】
前記第２の評価指標は、測定された複数の位相量ｐのデータについてのサミット密度が７６（１／μｍ）以上であることを特徴とする請求項１０に記載の絶縁ゲート型半導体装置。
【請求項１２】
前記第２の評価指標は、測定された複数の位相量ｐのデータについての表面ベアリングインデックスが０．３９以下であることを特徴とする請求項１０に記載の絶縁ゲート型半導体装置。
【請求項１３】
前記第２の評価指標は、測定された複数の位相量ｐのデータについてのコア溶液保持インデックスが２．５２以上であることを特徴とする請求項１０に記載の絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の評価方法に関する。
【背景技術】
【０００２】
ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置では、反転層が形成されるチャネル形成層（ボディ）とゲート絶縁膜との間の界面における電界効果移動度を向上させることが重要である。例えば特許文献１には、炭化珪素（ＳｉＣ）の表面に化学的機械研磨（ＣＭＰ）を実施することで表面の算術平均粗さＲａを０．１ｎｍ以下に平坦化することにより、電界効果移動度を向上できることが開示されている。
【０００３】
また特許文献２には、１７００℃のアルゴン（Ａｒ）アニール及び１５００℃の水素（Ｈ２）アニールによって、界面をなすトレンチ表面の形状を平坦化し、凹凸を低減する技術が開示されている。また特許文献３にはゲート絶縁膜の形成技術として、犠牲酸化処理後にＳｉＣの半導体層の表面上に化学的気相成長（ＣＶＤ）法によりゲート絶縁膜を成膜した後、一酸化窒素（ＮＯ）雰囲気下で熱処理する工程が開示されている。また特許文献４には、ＳｉＣ−ＭＯＳＦＥＴのゲートトレンチの側壁の表面粗さが二乗平均平方粗さＲＭＳで１．０ｎｍ以下であることにより、チャネル抵抗を抑制できるとの記載が開示されている。しかし特許文献１〜４の技術を用いても達成される電界効果移動度は未だ十分ではなく、更なる向上を実現できる技術が求められていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００７／１３９１４６号
【特許文献２】特許第５５０９５２０号公報
【特許文献３】特許第５８８０４２９号公報
【特許文献４】特許第５８７０６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
また本発明者らが検討した結果、一般的な表面粗さを表す指標である算術平均粗さＲａのみを用いて評価する場合、算術平均粗さＲａと電界効果移動度との相関関係が小さく、電界効果移動度の特性分析において十分でないことが分かった。本発明は上記した問題に着目して為されたものであって、高い電界効果移動度を備えた絶縁ゲート型半導体装置及びその評価方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る絶縁ゲート型半導体装置のある態様は、ワイドバンドギャップ半導体からなるチャネル形成層と、チャネル形成層に接して設けられたゲート絶縁膜とで構成される絶縁ゲート構造を備え、ゲート絶縁膜に接するチャネル形成層の表面が、原子間力顕微鏡の位相モードで測定された表面での位相量ｐのデータが連続して正である測定区間領域と、位相量ｐのデータが連続して負である測定区間領域とにデータを分けて設定し、設定したｉ個（ｉは２以上の正の整数）の測定区間領域のそれぞれの幅をΔＤｉ、それぞれの測定区間領域内の位相量ｐの平均をｐｉ(ave)とし、ΔＤｉ及びｐｉ(ave)の値を用いて、ｉ個の測定区間領域毎に要素ΔＤｉｎ×ｐｉ(ave)を割り当て、要素ΔＤｉｎ×ｐｉ(ave)によって得られる表面の第１の評価指標の値が零以下であることを要旨とする。
【０００７】
また本発明に係る絶縁ゲート型半導体装置の他の態様は、ワイドバンドギャップ半導体からなるチャネル形成層と、チャネル形成層に接して設けられたゲート絶縁膜とで構成される絶縁ゲート構造を備え、ゲート絶縁膜に接するチャネル形成層の表面上で原子間力顕微鏡の位相モードで測定された複数の位相量ｐのデータについて算出された第２の評価指標が、電界効果移動度との関係を考慮して設定された一定値以上又は一定値以下であるように、表面上の電荷分布が制御されていることを要旨とする。
【０００８】
また本発明に係る絶縁ゲート型半導体装置の評価方法のある態様は、絶縁ゲート構造を構成するゲート絶縁膜を除去し、ゲート絶縁膜に接していたワイドバンドギャップ半導体からなるチャネル形成層の表面を露出させるステップと、原子間力顕微鏡の位相モードを用いて、表面上での位相量ｐのデータを測定するステップと、位相量ｐのデータが連続して連続して正である測定区間領域と、位相量ｐのデータが連続して負である測定区間領域とにデータを分けて設定し、設定したｉ個（ｉは２以上の正の整数）の測定区間領域のそれぞれの幅をΔＤｉ、それぞれのｉ個の測定区間領域内の位相量ｐの平均をｐｉ(ave)とし、ΔＤｉ及びｐｉ(ave)の値を用いてｉ個の測定区間領域毎に要素ΔＤｉｎ×ｐｉ(ave)を割り当てる手順によって表面の第１の評価指標を得るステップと、を含むことを要旨とする。
【発明の効果】
【０００９】
本発明によれば、高い電界効果移動度を備えた絶縁ゲート型半導体装置及びその評価方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係るプレーナーゲート型の絶縁ゲート型半導体装置を模式的に説明する断面図である。
【図２】第１比較例に係る絶縁ゲート型半導体装置においてゲート絶縁膜との界面を形成するチャネル形成層の表面を原子間力顕微鏡で測定して得られた位相像である。
【図３】図２中の測定区間における位相量分布及び凹凸分布を示すグラフ図である。
【図４】第１の実施形態に係る絶縁ゲート型半導体装置の評価方法における測定区間領域の設定手順を模式的に説明するグラフ図である。
【図５】図５（ａ）は、絶縁ゲート型半導体装置の評価方法で用いられる要素ΔＤｉｎ×ｐｉ(ave)においてｎ＝１の場合の修正平均差Δμと電界効果移動度の最大値との対応関係が示されているグラフ図である。図５（ｂ）は、ｎ＝１の場合の標準偏差差Δσと電界効果移動度の最大値との対応関係が示されているグラフ図である。
【図６】図６（ａ）は、絶縁ゲート型半導体装置の評価方法で用いられる要素ΔＤｉｎ×ｐｉ(ave)においてｎ＝２の場合の修正平均差Δμと電界効果移動度の最大値との対応関係が示されているグラフ図である。図６（ｂ）は、ｎ＝２の場合の標準偏差差Δσと電界効果移動度の最大値との対応関係が示されているグラフ図である。
【図７】図７（ａ）は、絶縁ゲート型半導体装置の評価方法で用いられる要素ΔＤｉｎ×ｐｉ(ave)においてｎ＝３の場合の修正平均差Δμと電界効果移動度の最大値との対応関係が示されているグラフ図である。図７（ｂ）は、ｎ＝３の場合の標準偏差差Δσと電界効果移動度の最大値との対応関係が示されているグラフ図である。
【図８】本発明の第２の実施形態に係るトレンチゲート型の絶縁ゲート型半導体装置を模式的に説明する断面図である。
【図９】本発明の第３の実施形態に係る絶縁ゲート型半導体装置の評価方法において、表面ベアリングインデックスＲｂｉ及びコア溶液保持インデックスＲｃｉの定義に用いられる表面ベアリング面積比曲線を説明する図である。
【図１０】第２実施例に係る絶縁ゲート型半導体装置においてゲート絶縁膜との界面を形成するチャネル形成層の表面を原子間力顕微鏡で測定して得られた位相像である。
【図１１】図１０中の測定区間における位相量分布を示すグラフ図である。
【図１２】第１比較例に係る絶縁ゲート型半導体装置においてゲート絶縁膜との界面を形成するチャネル形成層の表面を原子間力顕微鏡で測定して得られた位相像である。
【図１３】図１２中の測定区間における位相量分布を示すグラフ図である。
【図１４】第３の実施形態に係る絶縁ゲート型半導体装置の評価方法で用いられるサミット密度Ｒｄｓと電界効果移動度の最大値との対応関係を示すグラフ図である。
【図１５】第３の実施形態に係る絶縁ゲート型半導体装置の評価方法で用いられる表面ベアリングインデックスＲｂｉと電界効果移動度の最大値との対応関係を示すグラフ図である。
【図１６】第３の実施形態に係る絶縁ゲート型半導体装置の評価方法で用いられるコア溶液保持インデックスＲｃｉと電界効果移動度の最大値との対応関係を示すグラフ図である。
【発明を実施するための形態】
【００１１】
以下に本発明の第１〜第３の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１２】
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。また以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。またｎやｐに付す＋や−の上付き文字の表記は、＋及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。
【００１３】
―第１の実施形態―
＜絶縁ゲート型半導体装置の構造＞
図１に示すように、本発明の第１の実施形態に係る絶縁ゲート型半導体装置は、ｎ型のＳｉＣの半導体基板１と、半導体基板１の上に設けられたｐ型のＳｉＣのチャネル形成層２を備えるＭＯＳＦＥＴである。チャネル形成層２の上部には高不純物濃度のｎ型（ｎ＋型）のソース領域３と、ソース領域３から離間して高不純物濃度のｎ型（ｎ＋型）のドレイン領域４が、それぞれ選択的に設けられている。図１の構造は例示であり、チャネル形成層２は半導体基板１の上部に埋め込まれたウェル領域等であってもよく、ｐ型の半導体基板そのものをチャネル形成層２としても構わない。更に、図１の構造において、チャネル形成層２とドレイン領域４との間に低不純物濃度のｎ型のドリフト領域が挟まれる構造であっても構わない。
【００１４】
ソース領域３及びドレイン領域４に挟まれたチャネル形成層２の上面にはゲート絶縁膜５が設けられ、ゲート絶縁膜５の上にはゲート電極６が設けられている。またソース領域３の上にはソース電極７が、ドレイン領域４の上にはドレイン電極８がそれぞれオーミック接触するように設けられている。層間絶縁膜やフィールド絶縁膜等の図示は省略する。ゲート絶縁膜５及びゲート絶縁膜５に接するチャネル形成層２によって絶縁ゲート構造が構成されている。
【００１５】
＜絶縁ゲート型半導体装置の製造方法＞
（ａ）第１の実施形態に係る絶縁ゲート型半導体装置の製造方法としては、まず例えばｎ型で４ＨのＳｉＣの単結晶（４Ｈ−ＳｉＣ）の半導体基板１を用意する。そして例えば半導体基板１の（１−１００）面上に、図１に示したｐ型のチャネル形成層２をなすように、ＳｉＣの半導体層をエピタキシャル成長法等により積層する。
【００１６】
（ｂ）次にチャネル形成層２の上部に、例えばＳｉＯ２のマスク絶縁膜をＣＶＤ法等により堆積する。そしてマスク絶縁膜の上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜のエッチングマスクとなるパターンを形成する。そしてエッチングマスクを利用してマスク絶縁膜を選択エッチングしてパターニングを行う。そしてフォトレジスト膜とパターニングされたマスク絶縁膜の２層構造をイオン注入用マスクとして用いて窒素（Ｎ）等のｎ型不純物のイオンを注入する。このイオン注入により、チャネル形成層２の上部にソース領域３となるｎ型のイオン注入層及びドレイン領域４となるｎ型のイオン注入層がそれぞれ形成される。次にフォトレジスト膜とマスク絶縁膜の２層構造のイオン注入用マスクを除去し、その後、１６００℃程度の高温の活性化アニールにより、ｎ型のイオン注入層が活性化され、図１に示したソース領域３及びドレイン領域４が形成される。
【００１７】
（ｃ）次に、ソース領域３及びドレイン領域４が上部に埋め込まれたチャネル形成層２に対し、エッチングやアニールを施すことにより、チャネルが形成されるチャネル形成層２の上面を、電荷分布のバラツキが抑えられるように改善する。
【００１８】
（ｄ）次に、チャネル形成層２に対し、高温シリコン酸化（ＨＴＯ）膜を成膜し、その後、例えば一酸化窒素（ＮＯ）雰囲気下でアニール処理を施すことにより、チャネル形成層２の上にシリコン酸化膜を形成する。そしてフォトリソグラフィ技術及びエッチング技術を用いてシリコン酸化膜を所定の形状にパターニングすることにより、図１に示したようにゲート絶縁膜５を形成する。
【００１９】
（ｅ）次にゲート絶縁膜５が設けられたチャネル形成層２の上面に、ＣＶＤ法等により不純物を添加した多結晶シリコン膜（ドープドポリシリコン膜）を堆積させる。そしてフォトリソグラフィ技術及びエッチング技術を用いてドープドポリシリコン膜を所定の形状にパターニングすることにより、図１に示したようにゲート電極６を形成する。
【００２０】
次にゲート電極６を被覆するように、ＣＶＤ法等によりＳｉＯ２膜等の層間絶縁膜（図示省略）を全面に堆積させる。そしてフォトリソグラフィ技術及びエッチング技術を用いて層間絶縁膜をパターニングして、ソース領域３及びドレイン領域４のそれぞれの上面の一部が露出するように、コンタクトホールを開口する。そしてコンタクトホールを被覆するように、スパッタリング法等により、チタン（Ｔｉ）やアルミニウム（Ａｌ）等を含む金属膜を全面に堆積する。堆積した金属膜をフォトリソグラフィ技術及びエッチング技術等を用いて所望の形状にパターニングすることにより、図１に示したソース電極７及びドレイン電極８をそれぞれ形成すれば、第１の実施形態に係る絶縁ゲート型半導体装置が完成する。更に、図示を省略するが、ソース電極７及びドレイン電極８を被覆するように、パッシベーション膜を全面に堆積し、パッシベーション膜の一部を開口して、この開口部に電極パッドをパターニングしてもよい。
【００２１】
＜界面の電荷分布の評価方法＞
次に、図１に模式構造を例示した絶縁ゲート型半導体装置のゲート絶縁膜５とＳｉＣのチャネル形成層２との界面の電荷分布の状態を、原子間力顕微鏡（ＡＦＭ）を用いて以下の工程（ｆ１）〜（ｆ８）の手順で評価する。ここでは、ＡＦＭ測定で評価した位相分布を電荷分布と設定している。まず図１に示した絶縁ゲート型半導体装置のゲート絶縁膜５を、例えばＨＦ水溶液を用いたウェット処理により除去してチャネル形成層２の上面を露出させる。
【００２２】
（ｆ１）位相像の取得
次にＡＦＭのカンチレバーの先端の探針をチャネル形成層２の上面に近接させながら、一定寸法の領域上を移動させて、ＡＦＭのカンチレバーの振動移動に対する位相の変化量を測定する。即ち、ＡＦＭの位相モードの測定を用いて、移動させた領域内の位相像のデータを得る。図２中には１．０μｍ×１．０μｍの正方形状の位相像が例示され、位相の遅れが大きい位置ほど黒色が濃く、位相の進みが大きい位置ほど白色に近づくように位相像の領域内が色分け表示されている。以下、位相の遅れや進みの変化量を、単に「位相量」と定義して用いる。尚、図２中に例示した位相像は、後述する第１比較例に係る絶縁ゲート型半導体装置のチャネル形成層の上面で得られたデータである。
【００２３】
（ｆ２）測定区間の設定
次に、得られた位相像のデータ中で一定の長さの線状の測定区間を設定する。測定区間の長さは、経験則に基づき、位相像の領域の正方形の一辺の長さの６０％以上で設定されることが評価精度を高める観点から好ましい。図２中には約０．６μｍの長さの測定ラインが測定区間として例示されている。
【００２４】
（ｆ３）位相量の抽出
次に測定区間内の位相量を抽出する。図３中の下側の実線の軌跡は、図２中に例示した測定区間上の位相量ｐの分布を示す。以下、位相の遅れを「位相量が負（ｐ＜０）」と、位相の進みを「位相量が正（ｐ＞０）」と定義する。尚、図３中の上側の破線の軌跡は、同じ測定区間上における表面形状の凹凸分布を示す。位相量分布及び凹凸分布を比較して分かるように、周囲より高い凸部分であっても、位相量ｐが負の位置もあれば位相量ｐが正の位置も存在する。すなわち同じ測定区間中であっても位相量分布及び凹凸分布間には相関が認められないことが分かる。
【００２５】
（ｆ４）測定区間領域Ａｉの設定
次に測定区間を、位相量ｐのデータが連続した負（ｐ＜０）と連続した正（ｐ＞０）の領域の領域とに分けてｉ個の測定区間領域Ａｉをそれぞれ設定する。ｉは２以上の正の整数である。図４では、測定区間領域Ａｉの設定手順を説明するために、３個の負（ｐ＜０）の測定区間領域Ａ１，Ａ３，Ａ５と、３個の正（ｐ＞０）の測定区間領域Ａ２，Ａ４，Ａ６が例示されている。説明の便宜のため、図４は図３に示した位相量分布データのうち、位置が０〜０．２２μｍ近傍までの間で選択的に抽出された部分が示されている。
【００２６】
（ｆ５）要素ΔＤｉｎ×ｐｉ(ave)の設定
次に設定されたそれぞれの測定区間領域Ａｉの幅ΔＤｉを求める。例えば図４中の左端で位相量ｐが負（ｐ＜０）の測定区間領域Ａ１の幅ΔＤ１は約０．１１μｍである。次にそれぞれの測定区間領域Ａｉにおける平均位相量ｐｉ(ave)を求める。平均位相量ｐｉ(ave)は、測定区間領域Ａｉに含まれる１個以上の位相量ｐの値の相加平均や相乗平均を使用できる。そしてそれぞれの測定区間領域Ａｉについて、要素ΔＤｉｎ×ｐｉ(ave)の値を算出する。
【００２７】
（ｆ６）平均μ及び標準偏差σの算出
次に要素ΔＤｉｎ×ｐｉ(ave)を、ｐ＜０の測定区間領域のグループ及びｐ＞０の測定区間領域のグループのそれぞれにおいて算出し、それぞれのグループ内で平均μ及び標準偏差σを算出する。例えば図４中のｐ＜０の測定区間領域のグループでは、３個の測定区間領域Ａ１，Ａ３，Ａ５のそれぞれから、位相量ｐが負側（ｐ＜０）の要素ΔＤ１ｎ×ｐ１(ave)、ΔＤ３ｎ×ｐ３(ave)及びΔＤ５ｎ×ｐ５(ave)を算出する。そして３個の要素ΔＤ１ｎ×ｐ１(ave)、ΔＤ３ｎ×ｐ３(ave)及びΔＤ５ｎ×ｐ５(ave)から負側の平均μ(p<0)及び標準偏差σ(p<0)を算出する。
【００２８】
例えば相加平均を用いる場合、位相量ｐが負側（ｐ＜０）で３個の要素ΔＤ１ｎ×ｐ１(ave)、ΔＤ３ｎ×ｐ３(ave)及びΔＤ５ｎ×ｐ５(ave)についての平均μ(p<0)及び標準偏差σ(p<0)は、
平均μ(p<0)＝{ΔＤ１ｎ×ｐ１(ave)＋ΔＤ３ｎ×ｐ３(ave)＋ΔＤ５ｎ×ｐ５(ave)}／３
標準偏差σ(p<0)＝√(［{ΔＤ１ｎ×ｐ１(ave)−μ(p<0)}２＋{ΔＤ３ｎ×ｐ１(ave)−μ(p<0)}２＋{ΔＤ１ｎ×ｐ５(ave)−μ(p<0)}２］／３)  
と、それぞれ算出される。同様に３個の測定区間領域Ａ２，Ａ４，Ａ６のそれぞれから、位相量ｐが正側（ｐ＞０）の要素ΔＤ２ｎ×ｐ２(ave)、ΔＤ４ｎ×ｐ４(ave)及びΔＤ６ｎ×ｐ６(ave)を算出し、３個の要素ΔＤ２ｎ×ｐ２(ave)、ΔＤ４ｎ×ｐ４(ave)及びΔＤ６ｎ×ｐ６(ave)から正側の平均μ(p>0)及び標準偏差σ(p>0)を算出する。
【００２９】
（ｆ７）評価指標の算出
ここで位相量ｐが負側の平均μ(p<0)及び標準偏差σ(p<0)、並びに位相量ｐが正側の平均μ(p>0)及び標準偏差σ(p>0)の値をそのまま電界効果移動度の評価のための指標として使用することも可能である。しかし本発明者らが検討した結果、位相量ｐが負側では平均μ(p<0)及びσ(p<0)が小さい程電界効果移動度は高くなるが、位相量ｐが正側では逆に平均μ(p>0)及び標準偏差σ(p>0)が大きい程、電界効果移動度が高くなることが分かった。すなわち位相量の正負で、電界効果移動度の増減の傾向が異なる。
【００３０】
そのため本発明者らは、評価指標としての利便性を高めるため、位相量ｐが負側の平均μ(p<0)の絶対値｜μ(p<0)｜から、位相量ｐが正側の平均μ(p>0)の値を減じた値を「修正平均差Δμ」として設定した。
修正平均差Δμ＝｜平均μ(p<0)｜−「平均μ(p>0)」          ・・・（１）
式（１）の修正平均差Δμの評価指標を用いれば、位相量が正の領域のグループにおける要素ΔＤｉｎ×ｐｉ(ave)間の平均μ(p>0)が大きい程、修正平均差Δμが小さくなる。
【００３１】
また本発明者らは同様に、標準偏差σについても評価指標としての利便性を高めるため、位相量ｐが負側のσ(p<0)の値から、位相量ｐが正側の標準偏差σ(p>0)の値を減じた値を「標準偏差差Δσ」として設定した。
標準偏差差Δσ＝「標準偏差σ(p<0)」−「標準偏差σ(p>0)」  ・・・（２）
式（２）の標準偏差差Δσの評価指標を用いれば、位相量が正の領域のグループにおける要素ΔＤｉｎ×ｐｉ(ave)間の標準偏差σ(p>0)が大きい程、標準偏差差Δσが小さくなる。そして式（１）及び式（２）を用いて、測定区間における修正平均差Δμ及び標準偏差差Δσを算出する。
【００３２】
図５は、要素ΔＤｉｎ×ｐｉ(ave)の冪指数ｎにおいてｎ＝１として要素ΔＤｉ×ｐｉ(ave)が設定される場合の対応テーブルとしての直線を示す。図５（ａ）中には、第１実施例、第２実施例及び第１比較例のそれぞれの絶縁ゲート型半導体装置において算出された修正平均差Δμと電界効果移動度の最大値との対応関係が示されている。また図５（ｂ）中には、第１実施例、第２実施例及び第１比較例のそれぞれの絶縁ゲート型半導体装置において算出された標準偏差差Δσと電界効果移動度の最大値との対応関係が示されている。まず第１実施例、第２実施例及び第１比較例に係る絶縁ゲート型半導体装置の製造方法をそれぞれ説明する。
【００３３】
（第１実施例）
第１実施例では、（１−１００）面を主面とする４Ｈ−ＳｉＣ基板が用いられる。また以降の説明における他の実施例の場合でも主面は同様に設定される。第１の実施形態の第１実施例に係る絶縁ゲート型半導体装置の製造では、上記した電荷分布のバラツキを抑える工程（ｃ）において、誘導結合型プラズマ（ＩＣＰ）エッチングを用いてＳｉＣ面の改善を行った。ＩＣＰエッチングのガス種は、Ａｒ、ＳＦ６、Ｏ２、ＳｉＦ４であった。またゲート絶縁膜５を形成する工程（ｄ）において、ＨＴＯ膜を成膜し、その後１２５０℃程度、約６０分の条件で、一酸化窒素（ＮＯ）雰囲気下でのアニール処理を施すことにより、図１に示したゲート絶縁膜５となるシリコン酸化膜を１００ｎｍ程度の膜厚で形成した。工程（ｃ）と工程（ｄ）との間で、図１に示した半導体基板１は大気に接触させた。
【００３４】
そして工程（ｅ）以降の処理を施すことにより複数の絶縁ゲート型半導体装置を製造し、製造した絶縁ゲート型半導体装置の中から第１実施例に係る絶縁ゲート型半導体装置としてのサンプルを抽出した。このサンプルの電界効果移動度を測定すると、その最大値は約８３［ｃｍ２／Ｖｓ］であった。そして濃度５０％のＨＦ水溶液を室温下で５〜１０分間用いたウェット処理を施して、ゲート絶縁膜５をなすシリコン酸化膜を除去した。そして半導体基板１の（１−１００）面の界面のＳｉＣのチャネル形成層２の上面を露出させ、露出した上面に対してＡＦＭのカンチレバーの探針を接近させて振動させた。使用したＡＦＭのカンチレバーはシリコン（Ｓｉ）製であり、製品仕様値の振動周波数は３００ｋＨｚ、ばね定数は２６Ｎ／ｍであった。またＡＦＭに関する他の設定事項については、以下のように設定した。
・測定モード：斥力モード
・ターゲット振幅（Target Amplitude）：１Ｖ
・ターゲットパーセント（Target％）：−１０％
・測定走査範囲：１μｍ×１μｍ
・走査周波数：１Ｈｚ
・測定点数：２５６×２５６点
・探針の走査角度（Scan Angle）：０°
【００３５】
そして１．０μｍ×１．０μｍの正方形状の位相像のデータを得て、得られた位相像のデータ中で、図２中に例示した場合と同様の約０．６μｍの線状の測定区間を設定した。図５（ａ）及び図５（ｂ）に示すように、第１実施例の場合の測定区間における修正平均差Δμは−０．００３５であり、標準偏差差Δσは−０．００３７であった。
【００３６】
（第２実施例）
第１の実施形態の第２実施例に係る絶縁ゲート型半導体装置の製造方法では、工程（ｃ）において、約９０Ｔｏｒｒ（約１．２×１０４Ｐａ）、１５００℃程度、約１８分の高温水素アニール処理によりＳｉＣ面の改善を行った。Ｈ２濃度は１００％であった。また工程（ｄ）において、第１実施例の場合と同様に、ＨＴＯ膜を成膜し、その後１２５０℃程度、約６０分の条件で一酸化窒素（ＮＯ）雰囲気下でのアニール処理を施すことにより、図１に示したゲート絶縁膜５となるシリコン酸化膜を１００ｎｍ程度の膜厚で形成した。工程（ｃ）と工程（ｄ）との間で、図１に示した半導体基板１は大気に接触させた。
【００３７】
そして工程（ｅ）以降の処理を施すことにより絶縁ゲート型半導体装置を製造し、製造した絶縁ゲート型半導体装置の中から第２実施例に係る絶縁ゲート型半導体装置としてのサンプルを抽出した。このサンプルの電界効果移動度を測定すると、その最大値は約８２［ｃｍ２／Ｖｓ］であった。また第１実施例の場合と同様に工程（ｆ１）〜（ｆ８）の電荷分布評価を実施して修正平均差Δμ又は標準偏差差Δσを算出した。ゲート絶縁膜５であるシリコン酸化膜の除去条件、ＡＦＭのカンチレバーの仕様及び測定区間の設定方法等は、第１実施例の場合と同様である。図５（ａ）及び図５（ｂ）に示すように、第２実施例の場合の測定区間における修正平均差Δμは０．０００２であり、標準偏差差Δσは−０．０００１であった。
【００３８】
（第１比較例）
第１比較例に係る絶縁ゲート型半導体装置の製造方法では、工程（ｃ）において、１気圧、１１００℃程度、約１０分の条件で酸素（Ｏ２）雰囲気下での熱による犠牲酸化処理を行って熱酸化膜を形成することによりＳｉＣ面の改善を行った。その後、熱酸化膜をＨＦ水溶液で除去した。また工程（ｄ）において、第１実施例の場合と同様に、ＨＴＯ膜を成膜後、１２５０℃程度、約６０分の条件で、ＮＯ雰囲気下でのアニール処理を施すことにより、図１に示したゲート絶縁膜５となるシリコン酸化膜を１００ｎｍ程度の膜厚で形成した。工程（ｃ）と工程（ｄ）との間で、図１に示した半導体基板１は大気に接触させた。そして工程（ｅ）以降の処理を施すことにより絶縁ゲート型半導体装置を製造した。
【００３９】
そして製造した絶縁ゲート型半導体装置の中から第１比較例に係る絶縁ゲート型半導体装置としてのサンプルを抽出し、このサンプルの電界効果移動度を評価すると、その最大値は約７８［ｃｍ２／Ｖｓ］であった。また工程（ｆ１）〜（ｆ８）の電荷分布評価を実施して修正平均差Δμ又は標準偏差差Δσを算出した。ゲート絶縁膜５であるシリコン酸化膜の除去条件、ＡＦＭのカンチレバーの仕様及び測定区間の設定方法等は、第１実施例の場合と同様である。図５（ａ）及び図５（ｂ）に示すように、第１比較例の場合の測定区間における修正平均差Δμは０．００７１であり、標準偏差差Δσは０．０１０４であった。
【００４０】
第１実施例、第２実施例、第１比較例の結果を図５（ａ）及び図５（ｂ）に示す。図５（ａ）に示した第１実施例及び第２実施例のように、修正平均差Δμが零以下（Δμ≦０）に制御される場合、８１．７以上の電界効果移動度が実現できることが分かる。また図５（ｂ）に示した第１実施例及び第２実施例のように、標準偏差差Δσが零以下（Δμ≦０）に制御される場合、８２以上の電界効果移動度が実現できることが分かる。一方、第１比較例の場合、熱酸化膜を形成する犠牲酸化処理によって電荷分布の偏りが生じ、第１実施例及び第２実施例の場合より電界効果移動度が低下したと考えられる。これは犠牲酸化処理により、チャネル形成層２の上面に処理雰囲気中の酸素が多く接触し、ＳｉＣ中のＳｉとＯとの反応が促進された結果、界面にＳｉＣのＣが析出し、カーボン結合が多く形成されることにより、電界効果移動度を低下させるトラップが増えたためと考えられる。
【００４１】
図６は、要素ΔＤｉｎ×ｐｉ(ave)の冪指数ｎにおいてｎ＝２として要素ΔＤｉ２×ｐｉ(ave)が設定される場合の対応テーブルとしての直線を示す。図６（ａ）は、第１実施例、第２実施例及び第１比較例のそれぞれの絶縁ゲート型半導体装置において算出された修正平均差Δμと電界効果移動度の最大値との対応関係が示されている。また図６（ｂ）は、第１実施例、第２実施例及び第１比較例のそれぞれの絶縁ゲート型半導体装置において算出された標準偏差差Δσと電界効果移動度の最大値との対応関係が示されている。
【００４２】
図６（ａ）より、要素ΔＤｉｎ×ｐｉ(ave)においてｎ＝２の場合であっても、修正平均差Δμが零以下（Δμ≦０）であれば、８１．８以上の電界効果移動度が実現できることが分かる。また図６（ｂ）より、標準偏差差Δσが零以下（Δμ≦０）の場合、８２以上の電界効果移動度が実現できることが分かる。
【００４３】
図７は、要素ΔＤｉｎ×ｐｉ(ave)の冪指数ｎにおいてｎ＝３として要素ΔＤｉ３×ｐｉ(ave)が設定される場合の対応テーブルとしての直線を示す。図７（ａ）は、第１実施例、第２実施例及び第１比較例のそれぞれの絶縁ゲート型半導体装置において算出された修正平均差Δμと電界効果移動度の最大値との対応関係が示されている。また図７（ｂ）は、第１実施例、第２実施例及び第１比較例のそれぞれの絶縁ゲート型半導体装置において算出された標準偏差差Δσと電界効果移動度の最大値との対応関係が示されている。
【００４４】
図７（ａ）より、要素ΔＤｉｎ×ｐｉ(ave)においてｎ＝３の場合であっても、修正平均差Δμが零以下（Δμ≦０）であれば、８１．７以上の電界効果移動度が実現できることが分かる。また図７（ｂ）より、標準偏差差Δσが零以下（Δμ≦０）の場合、８２以上の電界効果移動度が実現できることが分かる。
【００４５】
図５〜図７に示したように、要素ΔＤｉｎ×ｐｉ(ave)においてｎの値を変化させても、修正平均差Δμが小さい程、電界効果移動度が高くなる。特に修正平均差Δμが零以下（Δμ≦０）の場合、電界効果移動度が８１以上と高く実現され、界面の電荷分布のバラツキが大きく抑えられたと評価することができる。また標準偏差差Δσが小さい程、電界効果移動度が高くなり、特に零以下（Δσ≦０）の場合、電界効果移動度が８２以上と高く実現され、界面の電荷分布のバラツキが大きく抑えられたと評価することができる。尚、図５〜図７では要素ΔＤｉｎ×ｐｉ(ave)のｎの値が１〜３の場合を説明したが、４以上であっても修正平均差Δμ又は標準偏差差Δσと、電界効果移動度との関係は同様に説明できる。以上の工程（ａ）〜工程（ｆ）を含む一連の工程により、図１に示した絶縁ゲート型半導体装置を製造できる。
【００４６】
本発明の第１の実施形態に係る絶縁ゲート型半導体装置の評価方法では、ＡＦＭで得られた位相像から評価指標を算出し、算出された評価指標を用いて界面の電荷分布のバラツキを評価する。すなわちチャネルの表面形状にのみ着目するのではなく、表面の電荷分布をＡＦＭで得られた位相像で把握し、位相像を介して、電界効果移動度を評価する。このように電界効果移動度との相関関係がより大きな評価指標として修正平均差Δμ及び標準偏差差Δσが設定され、評価指標に絞った改善が製造プロセスで行われることにより、電界効果移動度が効果的に向上された絶縁ゲート型半導体装置を実現できる。また第１の実施形態に係る絶縁ゲート型半導体装置の評価方法によれば、算出された独自の評価指標を用いた画一的な手法によって絶縁ゲート型半導体装置の界面の電荷分布のバラツキを評価できるので、評価を客観的に、かつ負担を軽減して効率的に行うことができる。
【００４７】
＜変形例＞
本発明の第１の実施形態の変形例に係る絶縁ゲート型半導体装置では、界面の電荷分布の評価に加えて、更に、界面の表面形状をＡＦＭで測定して、算術平均粗さＲａが０．０５ｎｍ以下に制御されている。
【００４８】
算術平均粗さＲａが０．０５ｎｍ以下であるかどうかは、第１の実施形態に係る絶縁ゲート型半導体装置の評価方法の場合と同様に、ＡＦＭを用いて評価できる。例えば図２に示した位相像中の測定区間の凹凸プロファイルをＡＦＭにより抽出し、抽出した凹凸プロファイルを用いて、測定区間中の算術平均粗さＲａ又は二乗平均平方粗さＲｑを算出すればよい。変形例に係る絶縁ゲート型半導体装置の他の構成については、図１を用いて説明した絶縁ゲート型半導体装置におけるそれぞれ同名の部材と等価であるため、重複説明を省略する。
【００４９】
第１の実施形態の変形例に係る絶縁ゲート型半導体装置の製造方法によれば、凹凸分布が抑制されるように界面の算術平均粗さＲａが０．０５ｎｍ以下に制御されることでキャリアのラフネス散乱を低減できるので、電界効果移動度の向上を一層図れる。変形例に係る絶縁ゲート型半導体装置の他の効果については、図１を用いて説明した絶縁ゲート型半導体装置の場合と同様である。
【００５０】
―第２の実施形態―
＜絶縁ゲート型半導体装置の構造＞
図１に示した絶縁ゲート型半導体装置はプレーナーゲート型の横型ＭＯＳＦＥＴであったが、これに限定されず、図８に示すようにトレンチゲート型の縦型ＭＯＳＦＥＴであってもよい。第２の実施形態に係る絶縁ゲート型半導体装置は、ｎ＋型のＳｉＣの半導体基板であるドレイン領域１４と、ドレイン領域１４の上に設けられたｎ型のドリフト領域９と、ドリフト領域９の上部に埋め込まれたｐ型のベース領域（チャネル形成層）１２ａ，１２ｂとを備える。ドリフト領域９は例えばエピタキシャル成長法により、またチャネル形成層１２ａ，１２ｂはイオン注入法及び活性化アニール等により形成できる。チャネル形成層１２ａ，１２ｂの上部にはｎ＋型のソース領域１３ａ，１３ｂが選択的に設けられている。
【００５１】
ドリフト領域９の上部には、絶縁ゲート型半導体装置の主面を正面から見た平面パターンで、ストライプ状に延びるトレンチ１０が、チャネル形成層１２ａ，１２ｂを貫通してドリフト領域９まで掘られている。トレンチ１０の側壁面及び底面の上にはゲート絶縁膜１５がチャネル形成層１２ａ，１２ｂに接して設けられ、ゲート絶縁膜１５を介してトレンチ１０の内側にゲート電極１６が設けられている。ソース領域１３ａ，１３ｂ及びチャネル形成層１２ａ，１２ｂの上面上にはソース電極１７ａ，１７ｂが設けられ、ドレイン領域１４の下面上にはドレイン電極１８が設けられている。層間絶縁膜やフィールド絶縁膜等の図示は省略する。ゲート絶縁膜１５及びチャネル形成層１２ａ，１２ｂによって絶縁ゲート構造が構成されている。
【００５２】
図８に示した第２の実施形態に係る絶縁ゲート型半導体装置では、トレンチ１０は図８中のＳｉＣの上面である（０００１）ｃ面から、（０００１）ｃ面に垂直な下向きの方向に掘られている。すなわちＭＯＳＦＥＴのゲート絶縁膜１５との間で界面をなすＳｉＣのチャネル形成層１２ａ，１２ｂの結晶面は、図１に示したプレーナーゲート型のＭＯＳＦＥＴの場合と同様に（１−１００）ｍ面又は（１１−２０）ａ面である。第２の実施形態に係る絶縁ゲート型半導体装置においても、第１の実施形態に係る絶縁ゲート型半導体装置の場合と同様の評価方法によって界面の電荷分布を評価でき、高い電界効果移動度を備えたトレンチゲート型の絶縁ゲート型半導体装置を実現できる。
【００５３】
―第３の実施形態―
＜絶縁ゲート型半導体装置の構造＞
第３の実施形態に係る絶縁ゲート型半導体装置は、図１に示した第１の実施形態に係る半導体装置の場合と同じ構成を備えるＭＯＳＦＥＴである。すなわち第３の実施形態に係る絶縁ゲート型半導体装置は、ｎ型のＳｉＣの半導体基板１と、半導体基板１の上に設けられたｐ型のＳｉＣのチャネル形成層２とを備える。チャネル形成層２の上部には、ｎ＋型のソース領域３と、ソース領域３から離間したｎ＋型のドレイン領域４とがそれぞれ選択的に設けられている。
【００５４】
ソース領域３及びドレイン領域４に挟まれたチャネル形成層２の上面にはゲート絶縁膜５が設けられ、ゲート絶縁膜５の上にはゲート電極６が設けられている。またソース領域３の上にはソース電極７が、ドレイン領域４の上にはドレイン電極８がそれぞれオーミック接触するように設けられている。ゲート絶縁膜５及びゲート絶縁膜５に接するチャネル形成層２によって絶縁ゲート構造が構成されている。
【００５５】
＜絶縁ゲート型半導体装置の製造方法＞
第３の実施形態に係る絶縁ゲート型半導体装置の製造方法においては、上記した第１の実施形態で説明した工程（ａ）〜工程（ｅ）、及び工程（ｅ）以降の一連の膜形成プロセスが同様に実施されるため、重複説明を省略する。
【００５６】
＜界面の電荷分布の評価方法＞
第３の実施形態に係る絶縁ゲート型半導体装置の評価方法で用いられる評価指標（第２の評価指標）は、第１の実施形態の場合と同様に、電界効果移動度との相関関係がより大きな評価指標として電界効果移動度との関係を考慮して設定される。第３の実施形態では、第１の実施形態で説明した工程（ｆ１）〜工程（ｆ８）の手順を含む界面の電荷分布の評価方法のうち、工程（ｆ１）〜工程（ｆ３）までのプロセスは実施されるが、工程（ｆ４）以降のプロセスは実施されない。すなわち（ｆ１）位相像の取得（ｆ２）測定区間の設定（ｆ３）位相量の抽出までのプロセスが実施された後、第１の実施形態で用いた評価指標（第１の評価指標）とは異なる、電界効果移動度の評価指標（第２の評価指標）が、測定区間の位相像から抽出された位相量について算出される。
【００５７】
第３の実施形態で用いられる評価指標は、表面粗さ（ラフネス）解析で使用される、サミット密度、表面ベアリングインデックス及びコア溶液保持インデックスのラフネスパラメータの定義方法のそれぞれを位相像の位相量ｐに対して適用することにより定義される。以下、第３の実施形態で用いられる評価指標を、本明細書中で単に「ラフネスパラメータ」と称して説明する。
【００５８】
（ラフネスパラメータの定義）
（i）サミット密度Ｒｄｓ
第３の実施形態で用いられるサミット密度Ｒｄｓは、一定の長さｘを有する測定区間中に含まれる位相量ｐのデータ点のうち、高さが極大となるサミット（頂点）の数Ｎについての単位長さあたりの個数を示し、以下の式（１）で定義される。
Ｒｄｓ＝Ｎ／ｘ                                              ・・・（１）
【００５９】
測定区間中で位相が進んでいる領域（ｐ＞０）が多くなると、サミット数Ｎが増える傾向があるため、式（１）より、位相が進んでいる領域（ｐ＞０）が多くなるほどサミット密度Ｒｄｓの値が大きくなる傾向がある。尚、測定区間が１次元の線状の場合でなく、２次元の面積を有する場合には、式（１）中のそれぞれの項の値を、２次元の値に置換することによって、２次元の測定区間におけるサミット密度Ｓｄｓを求めることも可能である。例えば測定対象の表面に、製造中の各種プロセスに起因するスジ状の段差が形成され、この段差を横断するように２次元の測定区間が設定される場合には、段差部分から得られた数値を補正する等、段差を考慮して２次元のサミット密度Ｓｄｓを求めることもできる。段差部分の考慮によって、評価精度をより高めることができる。
【００６０】
（ii）表面ベアリングインデックスＲｂｉ
まず一定の長さｘを有する測定区間中に含まれる位相量ｐのデータ点について、二乗平均平方粗さＲｑ（ＲＭＳ）を算出する。二乗平均平方粗さＲｑは、位相量ｐのデータ点の個数をｋ個、ｋ個のデータ点のそれぞれの位相量ｐをｐｎ（ｎ＝１〜ｋ、ｋは自然数）、ｋ個のデータ点の位相量ｐｎの相加平均をμｋとしたとき、以下の式（２）によって定義される。
Ｒｑ＝√［｛Σ(ｐｎ−μｋ)２｝／ｘ］，（ｎ＝１〜ｋ）          ・・・（２）
【００６１】
次に、図９に示すように、表面ベアリング面積比曲線におけるＺ０．０５の値を求める。ここで表面ベアリング面積比曲線は、高さ分布のヒストグラムを積分したものである。図９中のＺ０．０５の位置から延びる水平線ｈ０．０５はベアリング面積比が５％の値の位置を通過し、Ｚ０．８の位置から延びる水平線ｈ０．８はベアリング面積比が８０％の値の位置を通過する。２本の水平線ｈ０．０５，ｈ０．８により分けられた領域（ゾーン）はそれぞれ、ピークゾーン、コアゾーン及びバレーゾーンと呼ばれる。Ｚ０．０５は表面の最上の点からベアリング面積５％の高さまでの距離を、またＺ０．８は表面の最上の点からベアリング面積８０％の高さまでの距離をそれぞれ示す。
【００６２】
そして第３の実施形態で用いられる表面ベアリングインデックスＲｂｉは、二乗平均平方粗さＲｑ及び表面ベアリング面積比曲線におけるＺ０．０５を用いて、以下の式（３）で定義される。
Ｒｂｉ＝Ｒｑ／Ｚ０．０５                                        ・・・（３）
【００６３】
測定区間中で位相が進んでいる領域（ｐ＞０）が多くなると、分母のＺ０．０５の値が大きくなるため、式（３）より、進んでいる領域（ｐ＞０）が多くなるほど、表面ベアリングインデックスＲｂｉが小さくなる傾向がある。尚、サミット密度Ｒｄｓの場合と同様に、測定区間が２次元の面積を有する場合には、式（３）中のそれぞれの項の値を２次元の値に置換することによって、２次元の測定区間における表面ベアリングインデックスＳｂｉを求めることも可能である。
【００６４】
（iii）コア溶液保持インデックスＲｃｉ
第３の実施形態で用いられるコア溶液保持インデックスＲｃｉは、二乗平均平方粗さＲｑを用いて、以下の式（４）で定義される。
Ｒｃｉ＝［｛ＶＶ（ｈ０．０５）−ＶＶ（ｈ０．８）｝／ｘ］／Ｒｑ    ・・・（４）

【００６５】
ここでＶＶ（ｈ０．０５）は、図９に示したベアリング面積比曲線より上で、水平線ｈ０．０５より下の無効な領域の面積を、またＶＶ（ｈ０．８）はベアリング面積比曲線より上で、水平線ｈ０．８より下の無効な領域の面積をそれぞれ示す。すなわち「ＶＶ（ｈ０．０５）−ＶＶ（ｈ０．８）」は、図９中のコアゾーン中で斜線を付した領域の面積を意味する。
【００６６】
測定区間中で位相が進んでいる領域（ｐ＞０）が多くなると、ＶＶ（ｈ０．０５）が大きくかつＶＶ（ｈ０．８）が小さくなる。そのためコアゾーン中の無効領域の面積が大きくなることから、式（４）より、位相が進んでいる領域（ｐ＞０）が多くなるほど、コア溶液保持インデックスＲｃｉが大きくなる傾向がある。尚、サミット密度Ｒｄｓの場合と同様に、測定区間が２次元の面積を有する場合には、式（３）中のそれぞれの項の値を、２次元の値に置換することによって、２次元の測定区間におけるコア溶液保持インデックスＳｃｉを求めることも可能である。
【００６７】
尚、第３の実施形態で用いられるラフネスパラメータの定義に関しては、例えば「THE DEVELOPMENT OF METHODS FOR THE CHARACTERISATION OF ROUGHNESS IN THREE DIMENSIONS」（３次元におけるラフネスの特徴付けのための方法の開発）（欧州委員会、２００８年３月２７日）等の参考文献を参照できる。
【００６８】
次に、第３の実施形態において位相量ｐが測定される第１実施例、第２実施例、第１比較例及び第２比較例のそれぞれに係る絶縁ゲート型半導体装置を説明する。第１実施例、第２実施例及び第１比較例に係る絶縁ゲート型半導体装置の構成は、第１の実施形態で説明した同名の例に係る構成とそれぞれ同じであるため、重複説明を省略する。また第１実施例、第２実施例及び第１比較例のそれぞれのサンプルから得られる電界効果移動度の最大値も、第１の実施形態で説明した電界効果移動度の最大値と同じであり、それぞれの値を参考に以下に記載する。
第１実施例：約８３［ｃｍ２／Ｖｓ］
第２実施例：約８２［ｃｍ２／Ｖｓ］
第１比較例：約７８［ｃｍ２／Ｖｓ］
【００６９】
一方、第２比較例では上記の電荷分布のバラツキを抑える工程（ｃ）において、第１比較例の場合と等価な、熱による犠牲酸化処理の前に高温水素アニール処理が追加実施される。具体的には、工程（ｃ）において、まず約９０Ｔｏｒｒ（約１．２×１０４Ｐａ）、１５００℃程度、約１８分の条件で、Ｈ２濃度が１００％の雰囲気下での高温水素アニール処理をＳｉＣ面に施した。次に１気圧、１１００℃程度、約１０分の条件でＯ２雰囲気下での熱による犠牲酸化処理を行って熱酸化膜を形成することによりＳｉＣ面の改善を行った。その後、熱酸化膜をＨＦ水溶液で除去した。
【００７０】
次に工程（ｄ）において、第１実施例の場合と同様に、ＨＴＯ膜を成膜後、１２５０℃程度、約６０分の条件で、ＮＯ雰囲気下でのアニール処理を施すことにより、図１に示したゲート絶縁膜５となるシリコン酸化膜を１００ｎｍ程度の膜厚で形成した。工程（ｃ）と工程（ｄ）との間で、図１に示した半導体基板１を大気に接触させた。そして工程（ｅ）以降の処理を施すことにより絶縁ゲート型半導体装置を製造し、製造した絶縁ゲート型半導体装置の中からサンプルを抽出した。第２比較例のサンプルの電界効果移動度を評価すると、電界効果移動度の最大値は約７６［ｃｍ２／Ｖｓ］であった。
【００７１】
（ＡＦＭによる測定）
次に第１実施例、第２実施例、第１比較例及び第２比較例のそれぞれのサンプルに対して、第１の実施形態の場合と同様にゲート絶縁膜５を、ＨＦ水溶液を用いたウェット処理により除去してチャネル形成層２の上面を露出させた。そして上記した工程（ｆ１）を実施して位相像を取得した後、工程（ｆ２）を実施して測定区間を設定し、その後、工程（ｆ３）を実施して測定区間中の位相量ｐを抽出した。ゲート絶縁膜５であるシリコン酸化膜の除去条件、ＡＦＭのカンチレバーの仕様及びその他の測定条件等については、第１の実施形態の場合と同様である。また本測定では測定区間として５ラインを設定し、それぞれを評価して算出された５個の値の平均値を測定対象の表面を評価するための代表値として設定した。
【００７２】
図１０中には第２実施例において取得された約１．０μｍ×約１．０μｍの正方形状の位相像と、この位相像の中に設定された５本の測定区間のうちの１つが、約１．０μｍの長さの白色の測定ラインとして例示されている。また図１１中には、図１０中に示した測定ラインの中に含まれる複数の位相量ｐのデータ点が丸印で示されると共に、複数のデータ点が線分で結ばれた凹凸状の軌跡が示されている。
【００７３】
また図１２中には第１比較例において取得された約１．０μｍ×約１．０μｍの正方形状の位相像と、この位相像の中に設定された測定区間が、約１．０μｍの長さの白色の測定ラインとして示されている。尚、図１２中の位相像は、図２中に示した位相像と同じ画像データであるが、設定された測定ラインの長さが異なる。また図１２中の位相像の右側の位置には、基準位置（零点）からの高さを示す目盛が、図２中で対応する位置に設けられた移動度を示す目盛に換えて配置されている。また図１３中には、図１２中に示した測定ラインの中に含まれる複数の位相量ｐのデータ点が丸印で示されると共に、複数のデータ点が線分で結ばれた凹凸状の軌跡が示されている。
【００７４】
図１１及び図１３に例示したように、第１実施例、第２実施例、第１比較例及び第２比較例のすべてについて、測定区間中の位相量ｐを抽出した。尚、図１１及び図１３を比較して分かるように、第２実施例の測定区間の方が第１比較例の測定区間より、位相が進んでいる正の領域（ｐ＞０）で測定されるデータ点の数が多いと共に、位相が遅れている負の領域（ｐ＜０）で測定されるデータ点の数が少ない。
【００７５】
（サミット密度Ｒｄｓ）
次にそれぞれの測定区間に含まれる位相量ｐについてサミット密度Ｒｄｓを算出した。上記のとおり、本測定では５本の測定区間から導出されたラフネスパラメータの平均値をそれぞれの実施例又は比較例の値として算出している。このように複数の測定区間で得られたそれぞれの値を用いて算出した平均値を、対象となる界面の評価指標として設定することによって、評価精度をより高めることができる。算出されたサミット密度Ｒｄｓの値を以下に記載する。
第１実施例：約７８（１／μｍ）
第２実施例：約７６（１／μｍ）
第１比較例：約６２（１／μｍ）
第２比較例：約６７（１／μｍ）
【００７６】
図１４に示すように、サミット密度Ｒｄｓが大きくなるに従って、換言すると位相が進んでいる領域（ｐ＞０）が多くなるほど、電界効果移動度の最大値が大きくなる傾向が存在する。例えばサミット密度Ｒｄｓが約７６（１／μｍ）である第２実施例の電界効果移動度は約８２である一方、サミット密度Ｒｄｓが約６２（１／μｍ）である第１比較例の電界効果移動度は約７８である。両者のサミット密度Ｒｄｓを対比すると、第２実施例は第１比較例より２５％以上高い一方で、両者の電界効果移動度を対比すると、第２実施例は第１比較例より５％以上向上している。位相量ｐについての評価指標としてサミット密度Ｒｄｓが設定された場合、サミット密度Ｒｄｓが７６（１／μｍ）以上であるように、製造プロセスでチャネル形成層２とゲート絶縁膜５の界面の電荷分布が制御されることにより、電界効果移動度をより効果的に向上できる。
【００７７】
（表面ベアリングインデックスＲｂｉ）
次に第１実施例、第２実施例、第１比較例及び第２比較例のそれぞれの測定区間に含まれる位相量ｐについて表面ベアリングインデックスＲｂｉを算出した。算出された表面ベアリングインデックスＲｂｉの値を以下に記載する。
第１実施例：約０．３９
第２実施例：約０．３８３
第１比較例：約０．４３２
第２比較例：約０．４３７
【００７８】
図１５に示すように、表面ベアリングインデックスＲｂｉが小さくなるに従って、換言すると位相が進んでいる領域（ｐ＞０）が多くなるほど、電界効果移動度の最大値が大きくなる傾向が存在する。例えば表面ベアリングインデックスＲｂｉが約０．３９である第１実施例の電界効果移動度は約８３である一方、表面ベアリングインデックスＲｂｉが約０．４３２である第１比較例の電界効果移動度は約７８である。両者の表面ベアリングインデックスＲｂｉを対比すると、第１実施例は第１比較例より約１０％低い一方で、両者の電界効果移動度を対比すると、第１実施例は第１比較例より５％以上向上している。位相量ｐについての評価指標として表面ベアリングインデックスＲｂｉが設定された場合、表面ベアリングインデックスＲｂｉが０．３９以下であるように、製造プロセスでチャネル形成層２とゲート絶縁膜５の界面の電荷分布が制御されることにより、電界効果移動度をより効果的に向上できる。
【００７９】
（コア溶液保持インデックスＲｃｉ）
次に第１実施例、第２実施例、第１比較例及び第２比較例のそれぞれの測定区間に含まれる位相量ｐについてコア溶液保持インデックスＲｃｉを算出した。算出されたコア溶液保持インデックスＲｃｉの値を以下に記載する。
第１実施例：約２．６１
第２実施例：約２．５２
第１比較例：約２．２４
第２比較例：約２．２２
【００８０】
図１６に示すように、コア溶液保持インデックスＲｃｉが大きくなるに従って、換言すると位相が進んでいる領域（ｐ＞０）が多くなるほど、電界効果移動度の最大値が大きくなる傾向が存在する。例えばコア溶液保持インデックスＲｃｉが約２．５２である第２実施例の電界効果移動度は約８２である一方、コア溶液保持インデックスＲｃｉが約２．２４である第１比較例の電界効果移動度は約７８である。両者のコア溶液保持インデックスＲｃｉを対比すると、第２実施例は第１比較例より１２％以上高い一方で、両者の電界効果移動度を対比すると、第２実施例は第１比較例より５％以上向上している。位相量ｐについての評価指標としてコア溶液保持インデックスＲｃｉが設定された場合、コア溶液保持インデックスＲｃｉが２．５２以上であるように、製造プロセスでチャネル形成層２とゲート絶縁膜５の界面の電荷分布が制御されることにより、電界効果移動度をより効果的に向上できる。
【００８１】
以上のとおり、第３の実施形態に係る絶縁ゲート型半導体装置の評価方法では、電界効果移動度との相関関係がより大きな評価指標として、サミット密度Ｒｄｓ、表面ベアリングインデックスＲｂｉ及びコア溶液保持インデックスＲｃｉが設定される。そして設定された評価指標に絞った改善が製造プロセスで行われることにより、電界効果移動度が効果的に向上された絶縁ゲート型半導体装置を実現できる。また第３の実施形態に係る絶縁ゲート型半導体装置の評価方法によれば、第１の実施形態の場合と同様に、絶縁ゲート型半導体装置の評価を客観的に、かつ負担を軽減して効率的に行うことができる。また上記のとおり、位相量ｐについてのサミット密度Ｒｄｓ、表面ベアリングインデックスＲｂｉ及びコア溶液保持インデックスＲｃｉが用いられる場合、いずれも位相が進んでいる領域（ｐ＞０）が多くなるほど、電界効果移動度が大きいと評価できる。第３の実施形態における他の効果については、第１及び第２の実施形態の場合と同様である。
【００８２】
―その他の実施形態―
本発明は上記の開示した第１〜第３の実施形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかになると考えられるべきである。例えばワイドバンドギャップ半導体としてはＳｉＣに限定されず、窒化ガリウム（ＧａＮ）やダイヤモンド（Ｃ）等も採用できる。
【００８３】
また絶縁ゲート型トランジスタは、より包括的には「ＭＩＳトランジスタ」と称することも可能である。ＭＩＳトランジスタにはＭＩＳＦＥＴやＭＩＳＳＩＴが含まれる。また本発明はＭＯＳＦＥＴに限定されず、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の他の絶縁ゲート型半導体装置にも適用可能である。
【００８４】
また第１及び第２の実施形態に係る絶縁ゲート型半導体装置の評価方法では修正平均差Δμ及び標準偏差差Δσの併用は必須ではなく、いずれか一方であっても界面の電荷分布を評価できる。また、第３の実施形態に係る絶縁ゲート型半導体装置の評価方法では、サミット密度Ｒｄｓ、表面ベアリングインデックスＲｂｉ及びコア溶液保持インデックスＲｃｉのラフネスパラメータの３個すべてを同時に使用する必要はない。３個のラフネスパラメータのうち少なくとも一つを用いて評価すれば、電界効果移動度が効果的に向上された絶縁ゲート型半導体装置を実現できる。
【００８５】
また例えば第２の実施形態で説明したトレンチゲート型の縦型ＭＯＳＦＥＴに対して第３の実施形態で説明した評価方法を使用する場合のように、第１〜第３の実施形態に含まれる構成を部分的に組み合わせて本発明を実現することもできる。以上のとおり本発明は、上記に記載していない様々な実施形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００８６】
１…半導体基板
２，１２ａ，１２ｂ…チャネル形成層
３，１３ａ，１３ｂ…ソース領域
４，１４…ドレイン領域
５，１５…ゲート絶縁膜
６，１６…ゲート電極
７，１７ａ，１７ｂ…ソース電極
８，１８…ドレイン電極
９…ドリフト領域
１０…トレンチ
【図１】
2019102778.tif 000003
【図２】
2019102778.tif 000004
【図３】
2019102778.tif 000005
【図４】
2019102778.tif 000006
【図５】
2019102778.tif 000007
【図６】
2019102778.tif 000008
【図７】
2019102778.tif 000009
【図８】
2019102778.tif 000010
【図９】
2019102778.tif 000011
【図１０】
2019102778.tif 000012
【図１１】
2019102778.tif 000013
【図１２】
2019102778.tif 000014
【図１３】
2019102778.tif 000015
【図１４】
2019102778.tif 000016
【図１５】
2019102778.tif 000017
【図１６】
2019102778.tif 000018