(57)【要約】【課題】窒化物半導体上にＳｉＮパッシベーション膜を成膜する際に、窒化物半導体とＳｉＮパッシベーション膜との界面に生じるシリコン凝集物を低減できる成膜方法及び半導体装置の製造方法を提供する。【解決手段】このＳｉＮパッシベーション膜の成膜方法は、窒化物半導体に接する窒化珪素パッシベーション膜を成膜する方法であって、窒化物半導体を収容した反応炉内の温度を７５０℃以上９００℃以下の温度にする温度設定工程と、反応炉内の雰囲気をアンモニア（ＮＨ3）に置換する置換工程と、反応炉内の圧力を第１の圧力に維持しつつジクロロシラン（ＳｉＨ2Ｃｌ2）を反応炉内に供給して窒化珪素パッシベーション膜の成膜を開始する工程と、反応炉内の圧力を第１の圧力よりも高い第２の圧力に変更して窒化珪素パッシベーション膜の成膜を継続する工程と、を含み、第１の圧力が第２の圧力の０．６倍以上である。【選択図】図２
2019102722.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体に接する窒化珪素パッシベーション膜を成膜する方法であって、
前記窒化物半導体を収容した反応炉内の温度を７５０℃以上９００℃以下の温度にする温度設定工程と、
前記反応炉内の雰囲気をアンモニア（ＮＨ3）に置換する置換工程と、
前記反応炉内の圧力を第１の圧力に維持しつつジクロロシラン（ＳｉＨ2Ｃｌ2）を前記反応炉内に供給して前記窒化珪素パッシベーション膜の成膜を開始する工程と、
前記反応炉内の圧力を前記第１の圧力と等しいかそれよりも高い第２の圧力に変更して前記窒化珪素パッシベーション膜の成膜を継続する工程と、を含み、
前記第１の圧力が前記第２の圧力の０．６倍以上である、窒化珪素パッシベーション膜の成膜方法。
【請求項２】
前記第１の圧力が前記第２の圧力の１倍以下である、請求項１に記載の窒化珪素パッシベーション膜の成膜方法。
【請求項３】
前記第１の圧力が前記第２の圧力とほぼ等しい、請求項１に記載の窒化珪素パッシベーション膜の成膜方法。
【請求項４】
前記第１の圧力下において窒化珪素パッシベーション膜を厚さ２ｎｍ以上成膜する、請求項１〜３のいずれか１項に記載の窒化珪素パッシベーション膜の成膜方法。
【請求項５】
前記温度設定工程の間、前記反応炉内を窒素（Ｎ2）雰囲気とする、請求項１〜４のいずれか１項に記載の窒化珪素パッシベーション膜の成膜方法。
【請求項６】
前記置換工程は、前記反応炉内の圧力を１Ｐａ以下に減圧した後、アンモニアを前記反応炉内に導入する工程を含む、請求項１〜５のいずれか１項に記載の窒化珪素パッシベーション膜の成膜方法。
【請求項７】
前記窒化珪素パッシベーション膜の成膜を開始する工程では、ジクロロシランの供給量を増加させると同時にアンモニアの供給量を減少させることにより前記反応炉内の圧力を前記第１の圧力に維持する、請求項１〜６のいずれか１項に記載の窒化珪素パッシベーション膜の成膜方法。
【請求項８】
前記第２の圧力への変更を開始する直前の前記第１の圧力下におけるアンモニア及びジクロロシランの供給量と、前記第２の圧力下におけるアンモニア及びジクロロシランの供給量とをほぼ一致させる、請求項１〜７のいずれか１項に記載の窒化珪素パッシベーション膜の成膜方法。
【請求項９】
成膜後の前記窒化珪素パッシベーション膜におけるシリコンと窒素の比が３／４以上である、請求項１〜８のいずれか１項に記載の窒化珪素パッシベーション膜の成膜方法。
【請求項１０】
窒化物半導体を主構成材料とする半導体装置の製造方法であって、
複数の窒化物半導体層を含む積層構造を基板上に成長する工程と、
請求項１〜９のいずれか一項に記載の方法を用いて、前記積層構造に接する窒化珪素パッシベーション膜を成膜する工程と、
前記窒化珪素パッシベーション膜に開口を形成し、該開口を介して前記積層構造に接触する電極を形成する工程と、
を含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、窒化物半導体を用いた高移動度トランジスタ（ＨＥＭＴ）に関する技術が開示されている。このＨＥＭＴを作製する際には、まず、単結晶基板をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置に装填し、室温から１０００℃まで２０分かけて昇温する。そのまま１０分間の表面クリーニング工程を行ない、単結晶基板を１１００℃まで３分間かけて昇温しＡｌＮ格子緩和層を形成する。次に、単結晶基板の温度を１１００℃から１０７０℃まで５分かけて降下させ、ＧａＮチャネル層とＡｌＧａＮキャリア注入層とを形成する。続いて、単結晶基板の温度を１０７０℃から７００℃まで降下させ、表面保護膜であるＳｉＮ膜を熱ＣＶＤ法により形成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２２７４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、例えばＧａＮ系半導体などの窒化物半導体を用いた半導体装置が開発されている。半導体装置では、半導体の最表面を保護（パッシベーション）するために絶縁性のシリコン化合物膜が設けられるが、窒化物半導体を用いた半導体装置の場合、窒化珪素（ＳｉＮ）膜が用いられることが多い。窒化物半導体上にＳｉＮ膜を成膜する場合には、比較的低温で成膜する為に、プラズマを用いた成膜方法（プラズマＣＶＤ、電子サイクロトロン共鳴（Electron Cyclotron Resonance；ＥＣＲ）ＣＶＤ等）が用いられる。従って、窒化物半導体の表面には、プラズマによるダメージが形成される。
【０００５】
一方、シリコン基板上にＳｉＮ膜を成膜する場合には、減圧（Low Pressure；ＬＰ）ＣＶＤ法を用いることができる。減圧ＣＶＤ法は、成膜圧力を下げる代わりに成膜温度を高くすることにより、良質の膜を形成する方法である。シリコン基板は温度に対する耐性が高いため、このような高温成膜法である減圧ＣＶＤ法による成膜を用いることができる。窒化物半導体上のＳｉＮ膜にも減圧ＣＶＤ法を用いることができれば、従来の化合物半導体プロセスにおいて一般的であった、低温成膜が可能なプラズマＣＶＤ法におけるプラズマによるダメージを窒化物半導体の表面に与えることなく、ＳｉＮ膜を形成することができる。
【０００６】
ＬＰＣＶＤ法による成膜技術は、従来から主にシリコン基板に用いられてきたので、シリコン基板に好適なように成膜条件が決められている。具体的には、シリコン基板上にＳｉＮ膜を成膜する際、反応炉内に収容された多数のウェハ間での膜厚のバラツキを低減するため、成膜初期に原料ガス（アンモニア及びジクロロシラン等）の流速を速め、原料ガスを成長炉内に均一に行き渡らせることが望ましい。そのために、成膜初期における炉内圧力を、所定の成膜圧力よりも低くする。このとき、ＳｉとＮとの比により決定されるＳｉＮ膜の屈折率が所定の屈折率に近づくように、原料ガスの供給比を調整する。そして、原料ガスが成長炉内に均一に行き渡ったのち、所定の成膜圧力まで炉内圧力を上げて成膜を継続する。
【０００７】
しかしながら、窒素についてはアンモニアの供給律速で、一方、シリコンについては反応律速で成膜が進行することが知られている。従って、上述したような、成膜初期に炉内圧力を所定の成膜圧力よりも低くする方法を窒化物半導体上の成膜にそのまま採用すると、成膜初期においてアンモニアの供給量が不足し、シリコン原料が過剰となり、窒化物半導体上にシリコンの凝集物が生じる。このシリコン凝集物は、その後成膜されるＳｉＮ膜と窒化物半導体との密着を妨げ、また窒化物半導体の内部に侵入してドーパントとして作用するので、半導体装置の信頼性の低下、及び動作特性の劣化を引き起こす。なお、シリコン基板上にＳｉＮ膜を成膜する場合には、下地基板がシリコンであるのでシリコン凝集物が発生しにくく、また発生しても半導体装置の動作特性に与える影響は小さい。これに対し、窒化物半導体上にＳｉＮ膜を成膜する場合には、下地基板が異種半導体であるのでシリコン凝集物が発生し易く、また半導体装置の動作特性に大きく影響する。
【０００８】
本発明は、このような問題点に鑑みてなされたものであり、窒化物半導体上にＳｉＮパッシベーション膜を成膜する際に、窒化物半導体とＳｉＮパッシベーション膜との界面に生じるシリコン凝集物を低減できるＳｉＮパッシベーション膜の成膜方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、一実施形態に係る窒化珪素パッシベーション膜の成膜方法は、窒化物半導体に接する窒化珪素パッシベーション膜を成膜する方法であって、窒化物半導体を収容した反応炉内の温度を７５０℃以上９００℃以下の温度にする温度設定工程と、反応炉内の雰囲気をアンモニア（ＮＨ3）に置換する置換工程と、反応炉内の圧力を第１の圧力に維持しつつジクロロシラン（ＳｉＨ2Ｃｌ2）を反応炉内に供給して窒化珪素パッシベーション膜の成膜を開始する工程と、反応炉内の圧力を第１の圧力と等しいかそれよりも高い第２の圧力に変更して窒化珪素パッシベーション膜の成膜を継続する工程と、を含む。第１の圧力は、第２の圧力の０．６倍以上である。
【発明の効果】
【００１０】
本発明による窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法によれば、窒化物半導体上にＳｉＮパッシベーション膜を成膜する際に、窒化物半導体とＳｉＮパッシベーション膜との界面に生じるシリコン凝集物を低減できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１実施形態に係る成膜方法によって形成されるＳｉＮパッシベーション膜を示す断面図である。
【図２】図２は、本実施形態によるＳｉＮパッシベーション膜３の成膜方法を示すフローチャートである。
【図３】図３は、減圧ＣＶＤ装置の反応炉内の温度および供給ガスの変化を示す図である。
【図４】図４は、図３の期間Ａにおける反応炉内の圧力および供給ガスの変化を詳細に示す図である。
【図５】図５は、シリコン基板上における成膜条件を窒化物半導体上の成膜に適用した場合の炉内圧力および供給ガスの変化を示す図である。
【図６】図６の（ａ）は、ＳｉＮパッシベーション膜３と窒化物半導体層５との界面にシリコンの凝集物６が生じる様子を示す断面図である。図６の（ｂ）は、シリコン基板４とＳｉＮパッシベーション膜３との界面においてシリコン生成物１１が分散する様子を示す断面図である。
【図７】図７の（ａ）及び（ｂ）は、成膜初期における圧力Ｐ３と、成膜圧力Ｐ４とを種々に変化させたときのＳｉＮパッシベーション膜３の表面荒さ（ＲＭＳ値）を示す図表である。
【図８】図８は、図７の（ａ）の条件１により作製されたＳｉＮパッシベーション膜３の表面のＡＦＭ像を示す。
【図９】図９は、図７の（ａ）の条件２により作製されたＳｉＮパッシベーション膜３の表面のＡＦＭ像を示す。
【図１０】図１０は、図７の（ａ）の条件３により作製されたＳｉＮパッシベーション膜３の表面のＡＦＭ像を示す。
【図１１】図１１は、図７の（ａ）の条件４により作製されたＳｉＮパッシベーション膜３の表面のＡＦＭ像を示す。
【図１２】図１２は、図７の（ａ）の条件５により作製されたＳｉＮパッシベーション膜３の表面のＡＦＭ像を示す。
【図１３】図１３は、図７の（ａ）の条件６により作製されたＳｉＮパッシベーション膜３の表面のＡＦＭ像を示す。
【図１４】図１４は、図７に示された圧力Ｐ３と成膜圧力Ｐ４との比（Ｐ３／Ｐ４）と、ＲＭＳ値との関係を示すグラフである。
【図１５】図１５は、第２実施形態による半導体装置の製造方法の各工程を示す図である。
【図１６】図１６は、第２実施形態による半導体装置の製造方法の各工程を示す図である。
【図１７】図１７は、第２実施形態による半導体装置の製造方法の各工程を示す図である。
【図１８】図１８は、ＳｉＮパッシベーション膜２６の成膜初期における圧力Ｐ３と成膜圧力Ｐ４とを種々に変化させて各々１００個のＨＥＭＴ１Ａを作製し、ＨＥＭＴ１Ａの４０Ｖ印加時のＩｇｓｏ特性試験を行い、不良個数を調べた結果を示す図表である。
【図１９】図１９は、図１８に示された圧力Ｐ３と成膜圧力Ｐ４との比（Ｐ３／Ｐ４）と、不良個数との関係を示すグラフである。
【発明を実施するための形態】
【００１２】
本発明の実施形態に係る窒化珪素（ＳｉＮ）パッシベーション膜の成膜方法及び半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
（第１実施形態）
図１は、本発明の第１実施形態に係る成膜方法によって形成される窒化珪素（ＳｉＮ）パッシベーション膜を示す断面図である。このＳｉＮパッシベーション膜３は、窒化物半導体層５の表面と接しており、窒化物半導体層５の表面上に減圧ＣＶＤ法によって成膜されたものである。窒化物半導体層５は、炭化シリコン（ＳｉＣ）などの基板７上に成長した層であって、例えばＧａＮ層である。窒化物半導体層５及び基板７は、エピタキシャルウェハ９を構成する。
【００１４】
図２は、本実施形態によるＳｉＮパッシベーション膜３の成膜方法を示すフローチャートである。まず、ＭＯＣＶＤ法を用いて、窒化物半導体層５を基板７上に成長し、エピタキシャルウェハ９を作製する（工程Ｓ１）。次に、減圧ＣＶＤ法を用いて、ＳｉＮパッシベーション膜３を窒化物半導体層５上に成長する（工程Ｓ２）。この工程Ｓ２の詳細について、図３及び図４を参照しながら説明する。図３は、減圧ＣＶＤ装置の反応炉内の温度（以下、炉内温度という）および供給ガスの変化を示す図である。図４は、図３の期間Ａにおける反応炉内の圧力（以下、炉内圧力という）および供給ガスの変化を詳細に示す図である。
【００１５】
まず、図３に示されるように、炉内温度を、エピタキシャルウェハ９を反応炉内に導入するための第１の温度Ｔ１に設定する（工程Ｓ２１、温度設定工程）。第１の温度Ｔ１は成膜温度よりも低く、例えば６５０℃以下である。一実施例では、第１の温度は６５０℃である。炉内温度が第１の温度Ｔ１で安定した後、窒化物半導体層５を含むエピタキシャルウェハ９を大気雰囲気にて反応炉内にセットする（工程Ｓ２２）。次に、反応炉内の真空引きと窒素（Ｎ2）の導入とを繰り返し行うことにより（サイクルパージ）、反応炉内の雰囲気を窒素雰囲気に置換する（工程Ｓ２３）。
【００１６】
上記のサイクルパージが終了した後、図４に示されるように、炉内圧力を３ｋＰａ以上の圧力Ｐ１に変更する（工程Ｓ２４）。この圧力Ｐ１は、３０ｋＰａ以上であってもよい。また、この圧力Ｐ１は、大気圧（１００ｋＰａ）以下であってもよい。一実施例では、圧力Ｐ１は６０ｋＰａである。そして、窒素雰囲気にて、炉内圧力を圧力Ｐ１に維持しつつ、図３に示されるように炉内温度を成膜温度Ｔ２（第２の温度）に変更する（工程Ｓ２５）。成膜温度Ｔ２は７５０℃以上９００℃以下の温度である。成膜温度Ｔ２は好ましくは８００℃以上８５０℃以下である。一実施例では、成膜温度Ｔ２は８３０℃である。この時の昇温速度（レート）は１０℃／分以下であってもよい。一例では、６５０℃から８００℃まで、３０分を要して昇温する。昇温後、反応炉のリーク検査を行う。リーク検査は、反応炉を真空引きした後、反応炉につながる配管を全て閉じ、反応炉を封止した状態で、炉内圧力の変化を確認する作業である。
【００１７】
続いて、炉内温度が安定したのち、反応炉内の雰囲気を窒素からアンモニア（ＮＨ3）に置換する（工程Ｓ２６、置換工程）。具体的には、まず、図４に示されるように反応炉内を例えば１Ｐａ以下（一実施例では０．５Ｐａ）である圧力Ｐ２まで真空引きを行う。その後、アンモニアガスを導入することにより、炉内圧力を成膜圧力Ｐ４と等しいかそれよりも低い圧力Ｐ３（第１の圧力）まで高める。このように、パージの際に反応炉内を１Ｐａ以下にまで減圧すれば、一回のパージでも反応炉内の雰囲気の置換を十分に行うことができ、複数回のパージを行う場合と比較して、エピタキシャルウェハ９の表面を高温低圧下にさらす時間を減じることができる。なお、上記のパージ及びアンモニアの導入を複数回繰り返し行ってもよく、その場合、反応炉内の雰囲気をより確実に置換することができる。
【００１８】
本実施形態では、成膜圧力Ｐ４を１０Ｐａ〜１００Ｐａの範囲内とする。一実施例では、成膜圧力Ｐ４を５０Ｐａとする。圧力Ｐ３は例えば６Ｐａ以上Ｐ４以下の圧力である。あるいは、圧力Ｐ３は成膜圧力Ｐ４の０．６倍以上であり、また１倍以下である。さらに好ましくは、圧力Ｐ３は成膜圧力Ｐ４の０．８倍以上であり１倍より小さい。
【００１９】
炉内圧力が圧力Ｐ３まで高まった後、図４に示されるように、反応炉内にアンモニアガスとともにジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを供給して、ＳｉＮパッシベーション膜３の成膜を開始する（工程Ｓ２７）。このとき、ＳｉＮパッシベーション膜３の所望の組成に応じてジクロロシランガスとアンモニアガスとの流量比を調整するとよい。ＳｉＮパッシベーション膜３の組成をＳｉＸＮＹとすると、シリコンと窒素の比（Ｘ／Ｙ）は、例えば３／４以上である。すなわち、通常のＳｉＮの組成と比較して、シリコンの割合が同等かそれより大きい。また、ジクロロシランガスとアンモニアガスの流量比は、例えば１：１０である。一実施例では、ジクロロシランガスの流量は５０ｓｃｃｍであり、アンモニアガスの流量は５００ｓｃｃｍである。１ｓｃｃｍは、１ａｔｍ、０℃における１ｃｍ３／分の流量を表す。この工程Ｓ２７では、炉内圧力を圧力Ｐ３に維持しながら成膜を開始するために、ジクロロシランガスの流量の増加に伴ってアンモニアガスの流量を減じ、最終的に上記の流量比とする。具体的には、工程Ｓ２６において反応炉内をアンモニアガスに置換した後、まず、アンモニアガスの流量を５５０ｓｃｃｍとし、その後、ジクロロシランガスを５０ｓｃｃｍ導入するのと同時にアンモニアガスの流量を５００ｓｃｃｍに変更する。その間、反応ガス排出側の弁の開口度を随時調整することで、炉内圧力を一定に維持する。次の工程Ｓ２８に移行するまでの間に、圧力Ｐ３下においてＳｉＮパッシベーション膜３を厚さ２ｎｍ以上成膜する。
【００２０】
そして、ＳｉＮパッシベーション膜３の成膜を継続しながら、反応炉内の圧力を圧力Ｐ３と等しいかそれよりも高い成膜圧力（第２の圧力）Ｐ４に変更する（工程Ｓ２８）。成膜圧力Ｐ４が圧力Ｐ３と等しい場合、何らの圧力制御も必要としない。成膜圧力Ｐ４が圧力Ｐ３よりも高い場合、炉内圧力を圧力Ｐ３から成膜圧力Ｐ４まで昇圧する。このとき、圧力の変更を開始する直前の圧力Ｐ３下におけるアンモニアガス及びジクロロシランガスの供給量と、圧力変更後の成膜圧力Ｐ４下におけるアンモニアガス及びジクロロシランガスの供給量とをほぼ一致させてもよい。以降、ＳｉＮパッシベーション膜３の膜厚が所望の厚さになるまで、成膜温度Ｔ２、成膜圧力Ｐ４、及び原料ガスの流量を維持する。
【００２１】
ＳｉＮパッシベーション膜３の成膜が完了した後、ジクロロシランの供給を遮断して反応炉内の雰囲気をアンモニア雰囲気とする。そして、反応炉内を窒素雰囲気に置換するため、反応炉内を例えば１Ｐａ以下まで真空引きしたのち、窒素ガスを導入する。続いて、炉内温度を成膜温度Ｔ２よりも低い温度（例えば温度Ｔ１）まで降温する。そして、反応炉内のジクロロシランが分解して生成された塩素ガスを検出限界まで希釈する（工程Ｓ２９）。その後、反応炉からエピタキシャルウェハ９を取り出す（工程Ｓ３０）。以上の工程により、窒化物半導体層５上にＳｉＮパッシベーション膜３が成膜される。なお、この例では成膜後、反応炉内を降温させた後に窒素雰囲気への置換を行っているが、成膜後、炉内温度を成膜温度Ｔ２に維持した状態で、反応炉内を窒素雰囲気に置換してもよい。この場合、反応炉内を窒素雰囲気に維持した状態で、炉内温度を低下させる。
【００２２】
以上に説明した、本実施形態によるＳｉＮパッシベーション膜３の成膜方法によって得られる効果について説明する。図５は、シリコン基板上における成膜条件を窒化物半導体上の成膜に適用した場合の炉内圧力および供給ガスの変化を示す図である。図５に示されるように、シリコン基板上にＳｉＮパッシベーション膜を成膜する場合、成膜初期における炉内圧力Ｐ５を、成膜圧力Ｐ４よりも十分に（例えば成膜圧力Ｐ４の１／５以下にまで）低くする。これにより、成膜初期に原料ガスの流速を速め、原料ガスを成長炉内に均一に行き渡らせて、反応炉内に収容された多数のウェハ間での膜厚のバラツキを低減することができる。そして、原料ガスが成長炉内に均一に行き渡ったのち、所定の成膜圧力Ｐ４まで炉内圧力を上げて成膜を継続する。
【００２３】
しかしながら、ＳｉＮの成膜においては、窒素については供給律速で、シリコンについては反応律速で、成膜が進む。従って、図５に示された方法では、成膜初期において窒素の供給量が減少し、相対的にシリコンが過剰となり、図６の（ａ）に示されるように、窒化物半導体層５の表面上にシリコンの凝集物６が生じる。このシリコン凝集物６は、ＳｉＮパッシベーション膜３と窒化物半導体層５との密着を妨げ、また窒化物半導体層５の内部に侵入してｎ型の不純物として作用するので、半導体装置の信頼性の低下、及び動作特性の劣化を引き起こす。なお、シリコン基板上にＳｉＮパッシベーション膜３を成膜する場合には、下地基板がシリコンであるので、図６の（ｂ）に示されるようにシリコン生成物１１がシリコン基板４上に均一に分散し、図６の（ｂ）に示されたシリコン凝集物６が発生しにくい。また、たとえ、シリコン凝集物６が発生したとしてもシリコン基板４と同種であるため半導体装置の動作特性に与える影響は小さい。これに対し、窒化物半導体層５上にＳｉＮパッシベーション膜３を成膜する場合には、下地基板が異種材料で構成されているのでシリコン凝集物６が発生し易く、また半導体装置の動作特性に大きく影響する。
【００２４】
このような課題に対し、本実施形態の方法では、成膜初期における圧力Ｐ３を、成膜圧力Ｐ４の０．６倍以上としている。ここで、図７の（ａ）及び（ｂ）は、成膜初期における圧力Ｐ３と、成膜圧力Ｐ４とを種々に変化させたときのＳｉＮパッシベーション膜３の表面荒さ（Root Mean Square：ＲＭＳ値）を示す図表である。図７の（ａ）及び（ｂ）に示される条件１〜１２によるＳｉＮパッシベーション膜３の成膜は、置換工程Ｓ２６の後のアンモニア流量を５５０ｓｃｃｍに設定し、炉内圧力を表に示される各圧力に設定した後、ジクロロシラン流量を５００ｓｃｃｍ、アンモニア流量を５０ｓｃｃｍとしてＳｉＮパッシベーション膜３をおよそ２ｎｍ成長し、その後、炉内圧力を成膜圧力（５０Ｐａもしくは２５Ｐａ）に変更することにより行った。なお、ここで設定した原料ガスの流量比は、屈折率２．４のＳｉＮパッシベーション膜３を得る時のものであり、またその膜厚を１００ｎｍとした。
【００２５】
図８〜図１３は、図７の（ａ）の条件１〜６により作製されたＳｉＮパッシベーション膜３の表面のＡＦＭ像（撮像範囲３μｍ×３μｍ）を示す。図８〜図１３では、ＳｉＮパッシベーション膜３の表面高さが色の濃淡で示されており、色が濃いほど０ｎｍに近く、色が淡いほど１０ｎｍに近い。図１４は、図７に示された圧力Ｐ３と成膜圧力Ｐ４との比（Ｐ３／Ｐ４）と、根二乗平均（ＲＭＳ）値との関係を示すグラフである。図１４において、横軸は圧力比（Ｐ３／Ｐ４）を示し、縦軸はＲＭＳ値を示す。図中のグラフＧ１１は図７の（ａ）に示された条件１〜６によるＲＭＳ値をプロットしており、グラフＧ１２は図７の（ｂ）に示された条件７〜１２によるＲＭＳ値をプロットしている。
【００２６】
図７〜図１４を参照すると、成膜初期における圧力Ｐ３が成膜圧力Ｐ４に近いほど、ＳｉＮパッシベーション膜３の表面荒さが小さくなることがわかる。そして、圧力Ｐ３が成膜圧力Ｐ４に等しい場合（すなわち圧力比（Ｐ３／Ｐ４）＝１）に、ＳｉＮパッシベーション膜３の表面荒さが最も小さくなる。また、図１４を参照すると、圧力比（Ｐ３／Ｐ４）が０．６以上であれば、圧力比（Ｐ３／Ｐ４）が０．６未満（例えば０．２若しくは０．１）である場合と比較して、ＲＭＳ値が顕著に低下し、圧力Ｐ３と成膜圧力Ｐ４とが等しい場合と比べて遜色ない結果が得られることがわかる。なお、シリコンプロセスにおいて一般的である、圧力比（Ｐ３／Ｐ４）が０．２以下の場合には、ＳｉＮパッシベーション膜３の表面荒れが顕著となる。これらのＲＭＳ値の変化は、窒化物半導体層５とＳｉＮパッシベーション膜３との界面、すなわち、窒化物半導体層５上におけるシリコン凝集物６の発生度合いによるものと推測される。従って、圧力比（Ｐ３／Ｐ４）を０．６以上とする本実施形態の製造方法によれば、窒化物半導体層５上にＳｉＮパッシベーション膜３を成膜する際に、窒化物半導体層５とＳｉＮパッシベーション膜３との界面に生じるシリコン凝集物６を低減できる。
【００２７】
本実施形態のように、圧力Ｐ３は成膜圧力Ｐ４とほぼ等しくてもよい。これにより、図１４に示されたように、ＳｉＮパッシベーション膜３の表面のＲＭＳ値を顕著に低下させ、シリコン凝集物６をより効果的に低減できる。
【００２８】
本実施形態のように、圧力Ｐ３下においてＳｉＮパッシベーション膜３を厚さ２ｎｍ以上成膜してもよい。これにより、成膜初期におけるシリコン凝集物６の生成を十分に抑制したのちに所定の成膜圧力Ｐ４での成膜を開始することができる。
【００２９】
本実施形態のように、温度設定工程Ｓ２１の間、反応炉内を窒素（Ｎ2）雰囲気としてもよい。このように、リークしても害がない窒素雰囲気で温度設定工程Ｓ２１を行うことにより、炉内温度の昇温を安全に行うことができる。
【００３０】
本実施形態のように、ＳｉＮパッシベーション膜３の成膜を開始する工程Ｓ２７では、ジクロロシランの供給量を増加させると同時にアンモニアの供給量を減少させることにより炉内圧力を圧力Ｐ３に維持してもよい。これにより、炉内圧力を安定させながらＳｉＮパッシベーション膜３の成膜を行うことができ、ＳｉＮパッシベーション膜３の膜質を向上できる。
【００３１】
本実施形態のように、成膜圧力Ｐ４への変更を開始する直前の圧力Ｐ３下におけるアンモニア及びジクロロシランの供給量と、成膜圧力Ｐ４下におけるアンモニア及びジクロロシランの供給量とをほぼ一致させてもよい。これにより、原料ガスの供給量を安定させながら工程Ｓ２７から工程Ｓ２８へ移行できるので、ＳｉＮパッシベーション膜３の膜質の変化を抑えることができる。
【００３２】
本実施形態のように、成膜後のＳｉＮパッシベーション膜３における組成をＳｉＸＮＹとすると、両者の比（Ｘ／Ｙ）が３／４以上であってもよい。このように、シリコンの割合が大きい（シリコンリッチな）ＳｉＮパッシベーション膜３を成膜する際にはシリコン凝集物６が発生しやすいので、本実施形態の製造方法が特に有効となる。
【００３３】
なお、本実施形態のように圧力比（Ｐ３／Ｐ４）を高くすると、成膜初期に原料ガスの流速が遅くなり、原料ガスを成長炉内に均一に行き渡らせることが難しくなるので、反応炉内に収容された複数のウェハ間において膜厚のバラツキが生じるおそれがある。しかしながら、このような課題は、例えば反応炉内に収容するウェハの枚数を調整する等の方法により、容易に解決できる。
【００３４】
（第２実施形態）
次に、第２実施形態として、上記第１実施形態によるＳｉＮパッシベーション膜３の成膜方法を含む、窒化物半導体を主構成材料とする半導体装置の製造方法を説明する。図１５〜図１７は、本実施形態による製造方法の各工程を示す図である。本実施形態は、半導体装置としてＧａＮ−ＨＥＭＴを例示する。
【００３５】
まず、図１５の（ａ）に示すように、基板１０上に、ＭＯＣＶＤ法を用いて、複数の窒化物半導体層を含む積層構造２０を成長する。基板１０は、例えば（０００１）面を有するＳｉＣ基板であり、積層構造２０の積層方向は例えば［０００１］方向である。積層構造２０は、基板１０側から順に形成される核形成層１２、電子走行層１４、電子供給層１６、およびキャップ層１８を含む。核形成層１２は、例えば厚さ数十ｎｍのＡｌＮ層である。電子走行層１４は、例えば厚さが１０００ｎｍのアンドープＧａＮ層である。電子供給層１６は、例えば厚さ２０ｎｍのｎ型ＡｌＧａＮ層である。キャップ層１８は、例えば厚さ５ｎｍのｎ型ＧａＮ層である。
【００３６】
次に、図１５の（ｂ）に示すように、積層構造２０の上面に接するＳｉＮパッシベーション膜２６を、減圧ＣＶＤ法を用いて成膜する。このとき、第１実施形態によるＳｉＮパッシベーション膜３の成膜方法を適用する。成膜温度は、例えば８００℃である。また、原料ガスとして、アンモニアガス及びジクロロシラン（ＳｉＨ２Ｃｌ２）を用いる。ＳｉＮ膜２６の厚さを、例えば１００ｎｍとする。このうち、第１実施形態の成膜開始工程Ｓ２７にて成膜されるＳｉＮパッシベーション膜２６の厚さを２ｎｍ程度とする。
【００３７】
続いて、図１５の（ｃ）に示すように、ＳｉＮ膜２６上に、フォトレジスト５０を塗布する。フォトリソグラフィにより、フォトレジスト５０に開口５０ａを形成する。フォトレジスト５０をマスクとしてフッ素（Ｆ）原子を含む反応性ガスを用いた反応性イオンエッチング（ＲＩＥ）によりＳｉＮ膜２６に開口を形成する。その後、フォトレジスト５０を除去する。
【００３８】
続いて、図１６の（ａ）に示すように、ＳｉＮ膜２６上に、別のフォトレジスト５１を塗布する。フォトリソグラフィにより、フォトレジスト５１の開口５１ａをＳｉＮ膜２６の開口上に形成する。フォトレジスト５１に形成する開口５１ａは、先のフォトレジスト５０に形成する開口５０ａよりも広い。開口５１ａ内では、ＳｉＮパシベーション膜２６に形成した開口内にキャップ層１８が露出する。塩素（Ｃｌ）を含む反応性ガスを用いたＲＩＥにより、露出しているキャップ層１８、及び直下の電子供給層１６の一部を除去する。
【００３９】
次いで、ＳｉＮ膜２６の開口を介して電子供給層１６に接触するソース電極２２およびドレイン電極２４を、蒸着法を用いて形成する。ソース電極２２およびドレイン電極２４は、共にＴｉ膜およびＡｌ膜を有する。Ｔｉ膜の膜厚は例えば３０ｎｍ、Ａｌ膜の膜厚は例えば３００ｎｍである。Ｔｉ膜はＴａ膜でもよい。フォトレジスト５１上には金属２３が堆積する。その後、フォトレジスト５１を除去することにより、フォトレジスト５１上の金属２３を除去する。これにより、電子供給層１６に接するソース電極２２およびドレイン電極２４が形成される。例えば５００℃の熱処理によってＴｉ膜（若しくはＴａ膜）とＡｌ膜とを合金化（アロイ）することにより、電子供給層１６に接触するソース電極２２およびドレイン電極２４を形成する。アロイ温度が５５０℃以上であれば、コンタクト抵抗の低抵抗化に更に寄与する。
【００４０】
続いて、図１６の（ｂ）に示すように、積層構造２０上に、更に別のフォトレジスト５２を塗布する。フォトリソグラフィにより、フォトレジスト５２に開口５２ａを形成する。フォトレジスト５２をマスクとしてＲＩＥによりＳｉＮ膜２６に開口を形成する。その後、フォトレジスト５２を除去する。
【００４１】
続いて、積層構造２０上に、フォトレジストを塗布する。ゲート電極パターンとなる開口をフォトリソグラフィによりフォトレジストに形成する。蒸着法を用い、図１７の（ａ）に示すように、キャップ層１８に接触するゲート電極２８を形成する。ゲート電極２８は、積層構造２０側からＮｉ膜およびＡｕ膜を有する。Ｎｉ膜の膜厚は例えば５０ｎｍ、Ａｕ膜の膜厚は例えば４００ｎｍである。蒸着法としては、ＥＢ蒸着法、スパッタ蒸着法、抵抗加熱蒸着法など種々の方法を用いることができる。フォトレジスト上に堆積した金属は、フォトレジストとともに除去される。
【００４２】
続いて、図１７の（ｂ）に示すように、ＳｉＮ膜２６上に例えばプラズマＣＶＤ法により絶縁膜３０を形成し、この絶縁膜３０によりゲート電極２８を覆う。絶縁膜３０は、例えば膜厚が５００ｎｍのＳｉＮ膜である。フッ素系ガスを用いた反応性イオンエッチングにより絶縁膜３０に開口３０ａを形成し、ソース電極２２およびドレイン電極２４を露出させる。以上の工程を経て、ＨＥＭＴ１Ａが作製される。
【００４３】
以上に説明した半導体装置の製造方法によれば、第１実施形態に記載の方法を用いてＳｉＮパッシベーション膜２６を成膜することによって、ＳｉＮパッシベーション膜２６とキャップ層１８との界面に生じるシリコン凝集物を低減できる。従って、ＨＥＭＴ１Ａの信頼性の低下、及び動作特性の劣化を抑制することができる。
【００４４】
図１８は、ＳｉＮパッシベーション膜２６の成膜初期における圧力Ｐ３と成膜圧力Ｐ４とを種々に変化させて各々１００個のＨＥＭＴ１Ａを作製し、ＨＥＭＴ１Ａの４０Ｖ印加時のＩｇｓｏ特性試験を行い、不良個数を調べた結果を示す図表である。この試験では、ドレインをオープンとし、ゲート−ソース間に０〜４０Ｖの逆方向電圧を与え、リーク電流が規定値以上流れて破壊に至ったとみなされるデバイスを不良と判定した。なお、ＳｉＮパッシベーション膜２６の成膜は、置換工程Ｓ２６の後のアンモニア流量を５５０ｓｃｃｍに設定し、炉内圧力を表に示される各圧力に設定した後、ジクロロシラン流量を５００ｓｃｃｍ、アンモニア流量を５０ｓｃｃｍとしてＳｉＮパッシベーション膜３をおよそ２ｎｍ成長し、その後、炉内圧力を成膜圧力（５０Ｐａ）に変更することにより行った。また、ソース・ドレイン間隔Ｌｓｄを７．２μｍとし、ソース・ゲート間隔Ｌｓｇを１．４μｍとし、ゲート・ドレイン間隔Ｌｇｄを５．２μｍとし、ゲート長Ｌｇを０．６μｍとし、ゲート幅Ｗｇを２５ｍｍとした。図１９は、図１８に示された圧力Ｐ３と成膜圧力Ｐ４との比（Ｐ３／Ｐ４）と、不良個数との関係を示すグラフである。図１９において、横軸は圧力比（Ｐ３／Ｐ４）を示し、縦軸は不良個数を示す。
【００４５】
図１８及び図１９を参照すると、成膜初期における圧力Ｐ３が成膜圧力Ｐ４に近いほど、不良個数が少ないことがわかる。特に、圧力比（Ｐ３／Ｐ４）が０．６以上であれば、不良個数は０個と格段に低減される。なお、シリコンプロセスにおいて一般的である、圧力比（Ｐ３／Ｐ４）が０．２以下の場合には、不良個数が顕著に増大する。これらの不良個数の変化は、ＳｉＮパッシベーション膜２６とキャップ層１８との界面におけるシリコン凝集物の発生度合いによるものと推測される。
【００４６】
本発明によるＳｉＮパッシベーション膜の成膜方法及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した各実施形態を、必要な目的及び効果に応じて互いに組み合わせてもよい。また、第２実施形態では半導体装置の例としてＨＥＭＴを示したが、本発明による半導体装置の製造方法はＨＥＭＴ以外にも様々な窒化物半導体装置に適用できる。
【符号の説明】
【００４７】
１Ａ…ＨＥＭＴ、３…ＳｉＮパッシベーション膜、４…シリコン基板、５…窒化物半導体層、６…シリコン凝集物、７…基板、９…エピタキシャルウェハ、１０…基板、１１…シリコン生成物、１２…核形成層、１４…電子走行層、１６…電子供給層、１８…キャップ層、２０…積層構造、２２…ソース電極、２３…金属、２４…ドレイン電極、２６…ＳｉＮパッシベーション膜、２８…ゲート電極、３０…絶縁膜、５０，５１，５２…フォトレジスト。
【図１】
2019102722.tif 000003
【図２】
2019102722.tif 000004
【図３】
2019102722.tif 000005
【図４】
2019102722.tif 000006
【図５】
2019102722.tif 000007
【図６】
2019102722.tif 000008
【図７】
2019102722.tif 000009
【図８】
2019102722.tif 000010
【図９】
2019102722.tif 000011
【図１０】
2019102722.tif 000012
【図１１】
2019102722.tif 000013
【図１２】
2019102722.tif 000014
【図１３】
2019102722.tif 000015
【図１４】
2019102722.tif 000016
【図１５】
2019102722.tif 000017
【図１６】
2019102722.tif 000018
【図１７】
2019102722.tif 000019
【図１８】
2019102722.tif 000020
【図１９】
2019102722.tif 000021