(57)【要約】【課題】より良好なオーミック特性を得ることができる炭化珪素半導体装置を提供する。【解決手段】金属薄膜１１０としてシリサイドを形成するＮｉに対して不純物となるＰを含ませた材料を用い、それをレーザアニールすることでドレイン電極などのオーミック電極を形成する。これにより、より良好なオーミック特性を得ることが可能となり、ＳｉＣと電極との間を高い密着強度とすることができる。また、レーザアニールの場合、短時間での局所的なアニールが可能となるため、デバイスへの熱的ダメージを抑制することが可能となる。【選択図】図２
2019145784.tif 000002
【特許請求の範囲】
【請求項１】
表面（１ａ）および裏面（１ｂ）を有する炭化珪素半導体基板（１）と、該炭化珪素半導体基板の前記表面側と前記裏面側の少なくとも一方において、炭化珪素とオーミック接合させられたオーミック電極（１１）とを有する炭化珪素半導体装置であって、
前記オーミック電極は、０．１ｗｔ％以上かつ１５ｗｔ％以下の不純物となるＰが含まれたＮｉが電極材料として用いられ、ＮｉＳｉにて構成されるＮｉシリサイドを含んでいると共に、該Ｎｉシリサイド中にＮｉ５Ｐ２が含まれている炭化珪素半導体装置。
【請求項２】
前記オーミック電極には、未反応の金属Ｎｉが含まれている請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記オーミック電極には、Ｍｏが含まれている請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記オーミック電極には、Ｍｏカーバイドが含まれている請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記オーミック電極は、Ｘ線回折装置にて測定した結晶子径Ｘｓが３０ｎｍ以上となっている請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置。
【請求項６】
前記オーミック電極には、Ｔｉが含まれている請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置。
【請求項７】
表面（１ａ）および裏面（１ｂ）を有する炭化珪素半導体基板（１）と、該炭化珪素半導体基板の前記表面側と前記裏面側の少なくとも一方において、炭化珪素にオーミック接合させられるオーミック電極（１１）を形成する炭化珪素半導体装置の製造方法であって、
前記オーミック接合させられる前記炭化珪素上に、０．１ｗｔ％以上かつ１５ｗｔ％以下の不純物となるＰが含まれたＮｉが電極材料として用いられた金属薄膜（１１０）を形成することと、
前記金属薄膜に対してレーザ光（５０）を照射し、前記Ｎｉを前記炭化珪素中のＳｉと反応させてＮｉシリサイドを生成するレーザアニールを行って前記オーミック電極を形成することと、を含んでいる炭化珪素半導体装置の製造方法。
【請求項８】
前記オーミック電極を形成することでは、前記レーザアニールによって、前記Ｐと前記Ｎｉとの反応生成物としてＮｉ５Ｐ２を生成すると共にＮｉシリサイドとしてＮｉＳｉを生成する請求項７に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記金属薄膜を形成することでは、前記裏面側に、前記金属薄膜としてＰが含まれたＮｉをめっきにより形成する請求項７または８に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記金属薄膜を形成することでは、前記レーザアニールにおけるレーザエネルギーを８Ｗ以上として前記Ｐの濃度を５．５ｗｔ％以下とする請求項７ないし９のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記金属薄膜を形成することでは、前記レーザアニールにおけるレーザエネルギーを７Ｗ以上として前記Ｐの濃度を６．５ｗｔ％以下とする請求項７ないし９のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記金属薄膜を形成することでは、前記Ｐの濃度を３ｗｔ％以下とする請求項７ないし１１のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（以下、ＳｉＣという）で構成される半導体素子のオーミック電極のコンタクト抵抗の低減を実現できるＳｉＣ半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＳｉＣ基板を用いて縦型パワーデバイス等の半導体素子を形成する場合、デバイスを電気回路等と接続するための電極、特に基板裏面側のドレイン電極を形成するに際し、接触抵抗を低減させたオーミック電極を形成することが望まれている。
【０００３】
また、デバイスのオン抵抗を低減するために、ＳｉＣ基板の表面側にデバイスを構成する各種不純物層や電極などを形成したのち、ＳｉＣ基板の裏面側を研削して薄板化することで、基板抵抗を低減することが検討されている。この場合、ＳｉＣ基板の裏面側を研削したのち、裏面側にオーミック電極を形成することが必要となる。ただし、オーミック電極を形成する際に、既に、ＳｉＣ基板の表面側に、デバイスを構成する各種不純物層や電極が形成されていることから、これらに熱的ダメージを与えないようにすることが必要となる。例えば、熱的ダメージを与えないようにする技術として、局所的な加熱を行うことができるレーザアニール技術が使用されている。
【０００４】
ここで、レーザアニールなどを用いてオーミック電極を形成する方法として、例えばイオン注入した不純物をレーザアニールで活性化する方法がある。しかしながら、イオン注入装置が高額であることに加えて、イオン注入工程自体、高額な費用がなる。このため、イオン注入工程を行うことなくオーミック電極が得られるようにすることが望ましい。
【０００５】
そこで、特許文献１において、ＳｉＣ上に電極材料としてＮｉ（ニッケル）などを成膜し、レーザアニールを行うことでＳｉＣに含まれるＳｉとの結合でシリサイド化させたシリサイド層を形成し、オーミック接合が得られるようにする方法が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−２１４６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、シリサイド層の形成だけでは良好なオーミック特性を得ることができない場合があったり、ＳｉＣと電極との間の密着強度が弱くなるなどの課題が生じた。
【０００８】
本発明は上記点に鑑みて、より良好なオーミック特性を得ることができ、ＳｉＣと電極との間の密着強度も強くできるＳｉＣ半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、表面（１ａ）および裏面（１ｂ）を有する炭化珪素半導体基板（１）と、該炭化珪素半導体基板の表面側と裏面側の少なくとも一方において、炭化珪素とオーミック接合させられたオーミック電極（１１）とを有するＳｉＣ半導体装置であって、オーミック電極は、０．１ｗｔ％以上かつ１５ｗｔ％以下の不純物となるＰが含まれたＮｉが電極材料として用いられ、ＮｉＳｉにて構成されるＮｉシリサイドを含んでいると共に、該Ｎｉシリサイド中にＮｉ５Ｐ２が含まれるようにしている。
【００１０】
このように、ＮｉシリサイドとしてＮｉ５Ｐ２が含まれるようにすることでＮｉＳｉが形成されるようにしたオーミック電極は、コンタクト抵抗が低く、ＳｉＣとの密着強度が高いものとなる。これにより、より良好なオーミック特性を得ることができ、ＳｉＣと電極との間の密着強度も強くできるＳｉＣ半導体装置とすることが可能となる。
【００１１】
請求項５に記載のＳｉＣ半導体装置の製造方法では、オーミック接合させられる炭化珪素上に、０．１ｗｔ％以上かつ１５ｗｔ％以下の不純物となるＰが含まれたＮｉが電極材料として用いられた金属薄膜（１１０）を形成することと、金属薄膜に対してレーザ光（５０）を照射し、Ｎｉを炭化珪素中のＳｉと反応させてＮｉシリサイドを生成するレーザアニールを行ってオーミック電極を形成することと、を含んでいる。
【００１２】
このように、金属薄膜としてシリサイドを形成するＮｉに対して不純物となるＰを含ませた材料を用い、それをレーザアニールすることでオーミック電極を形成する。これにより、より良好なオーミック特性を得ることが可能となり、ＳｉＣと電極との間を高い密着強度とすることができる。また、レーザアニールの場合、短時間での局所的なアニールが可能となるため、デバイスへの熱的ダメージを抑制することが可能となる。
【００１３】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態にかかるＳｉＣ半導体装置の断面図である。
【図２】図１に示すＳｉＣ半導体装置におけるドレイン電極の形成工程を示した断面図である。
【図３】Ｎｉ層を形成したのちレーザアニールした場合とＮｉ−Ｐ層を形成したのちレーザアニールした場合のコンタクト抵抗を調べた結果を示す図である。
【図４】Ｎｉ層を形成したのちレーザアニールした場合とＮｉ−Ｐ層を形成したのちレーザアニールした場合の密着強度を調べた結果を示す図である。
【図５】Ｎｉ−Ｐ層におけるＰ濃度を０．６ｗｔ％とした場合の二次イオン質量分析（以下、ＳＩＭＳという）結果を示す図である。
【図６】Ｎｉ−Ｐ層におけるＰ濃度を３ｗｔ％とした場合のＳＩＭＳ結果を示す図である。
【図７】シリサイド層の構造をオージェ電子分光法（以下、ＡＥＳという）にて調べた結果を示す図である。
【図８】電極材料としてＰ濃度を３ｗｔ％Ｎｉ層をスパッタしてからレーザアニールを行った後の電極構造をＸ回折装置（以下、ＸＲＤという）で調べた結果を示す図である。
【図９Ａ】電極材料としてＰ濃度を３ｗｔ％としたＮｉ−Ｐ層を無電解めっきしてからレーザアニールを行った後の電極構造をＸＲＤで調べた結果を示す図である。
【図９Ｂ】電極材料としてＰ濃度を１１ｗｔ％としたＮｉ−Ｐ層を無電解めっきしてからレーザアニールを行った後の電極構造をＸＲＤで調べた結果を示す図である。
【図１０】リン濃度を変化させた場合のコンタクト抵抗およびＮｉ５Ｐ２およびＮｉＳｉの存在割合を調べた結果を示す図である。
【図１１】密着強度の測定結果を示す図である。
【図１２】主成分の結晶性を示す結晶子径Ｘｓと密着強度［Ｎ］との関係を示した図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１６】
（第１実施形態）
以下、本発明を図に示す実施形態について説明する。まず、図１を参照して、本実施形態にかかるＳｉＣ半導体装置について説明する。本実施形態では、ＳｉＣ半導体素子としてのプレーナ型の縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置について説明する。本ＳｉＣ半導体装置は、例えばインバータに適用すると好適なものである。
【００１７】
縦型パワーＭＯＳＦＥＴは、ｎ＋型ＳｉＣ基板１を用いて形成されている。ｎ＋型ＳｉＣ基板１は、上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしており、単結晶ＳｉＣからなるものである。例えば、ｎ＋型ＳｉＣ基板１として、不純物濃度が１×１０１８ｃｍ−３のものを用いている。
【００１８】
ｎ＋型ＳｉＣ基板１の主表面１ａ上には、ｎ＋型ＳｉＣ基板１よりも低いドーパント濃度を有するＳｉＣにて構成されたｎ−型エピタキシャル層（以下、ｎ−型エピ層という）２が積層されている。
【００１９】
ｎ−型エピ層２の表層部における所定領域には、所定深さを有するｐ−型ベース領域３ａ、３ｂが互いに離れて形成されている。また、ｐ−型ベース領域３ａ、３ｂには、一部厚さが厚くなったディープベース層３０ａ、３０ｂが備えられている。このディープベース層３０ａ、３０ｂは、後述するｎ＋型ソース領域４ａ、４ｂに重ならない部分に形成されている。そして、ｐ−型ベース領域３ａ、３ｂのうちディープベース層３０ａ、３０ｂが形成された厚みの厚くなった部分が、ディープベース層３０ａ、３０ｂが形成されていない厚みの薄い部分よりも不純物濃度が濃くなっている。このようなディープベース層３０ａ、３０ｂを形成することによって、ｎ＋型ＳｉＣ基板１とディープベース層３０ａ、３０ｂとの間の電界強度を高くすることができ、この位置でアバランシェブレークダウンさせ易くすることができる。
【００２０】
ｐ−型ベース領域３ａの表層部における所定領域には、当該ｐ−型ベース領域３ａよりも浅いｎ＋型ソース領域４ａが形成されている。また、ｐ−型ベース領域３ｂの表層部における所定領域には、当該ｐ−型ベース領域３ｂよりも浅いｎ＋型ソース領域４ｂが形成されている。
【００２１】
さらに、ｎ＋型ソース領域４ａとｎ＋型ソース領域４ｂとの間におけるｎ−型エピ層２およびｐ−型ベース領域３ａ、３ｂの表面部にはｎ−型層５ａおよびｎ＋型層５ｂからなるｎ型ＳｉＣ層５が延設されている。つまり、ｐ−型ベース領域３ａ、３ｂの表面部においてソース領域４ａ、４ｂとｎ−型エピ層２とを繋ぐようにｎ型ＳｉＣ層５が配置されている。このｎ型ＳｉＣ層５は、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。以下、ｎ型ＳｉＣ層５を表面チャネル層という。
【００２２】
表面チャネル層５は、例えばｎ−型エピ層２およびｐ−型ベース領域３ａ、３ｂの表面部にｎ型不純物をイオン注入することで形成されている。表面チャネル層５のうちｐ−型ベース領域３ａ、３ｂの上部に配置されたｎ−型層５ａのドーパント濃度は、ｎ−型エピ層２およびｐ−型ベース領域３ａ、３ｂのドーパント濃度以下となっている。また、ｎ−型エピ層２の表面部に形成されたｎ＋型層５ｂのドーパント濃度は、ｎ−型エピ層２よりも高濃度とされている。これにより、低オン抵抗化が図られている。
【００２３】
また、ｐ−型ベース領域３ａ、３ｂ、ｎ＋型ソース領域４ａ、４ｂの表面部には凹部６ａ、６ｂが形成されており、凹部６ａ、６ｂの底部からｐ型不純物濃度が濃いディープベース層３０ａ、３０ｂが露出させられている。
【００２４】
表面チャネル層５の上面およびｎ＋型ソース領域４ａ、４ｂの上面にはシリコン酸化膜などで構成されるゲート絶縁膜７が形成されている。さらに、ゲート絶縁膜７の上にはゲート電極８が形成されており、ゲート電極８はシリコン酸化膜などで構成される絶縁膜９にて覆われている。このように、ｎ＋型ＳｉＣ基板１に対してＳｉＣ半導体素子となる縦型パワーＭＯＳＦＥＴが形成されている。
【００２５】
そして、ｎ＋型ＳｉＣ基板１の表面１ａ側において、絶縁膜９の上を覆うようにソース電極１０が形成されており、ｎ＋型ソース領域４ａ、４ｂおよびｐ−型ベース領域３ａ、３ｂに接続されている。
【００２６】
また、ｎ＋型ＳｉＣ基板１の裏面１ｂ側において、ドレイン電極１１が形成されている。ドレイン電極１１は、ｎ＋型ＳｉＣ基板１の裏面１ｂに対してオーミック接合されたオーミック電極となっている。ドレイン電極１１は、ＳｉＣと反応することでシリサイドとカーバイドの少なくとも一方の金属反応物を構成する材料で、かつ、少なくとも一部が不純物を含む金属で構成されている。ドレイン電極１１は、不純物としてｎ型不純物となるＰ（リン）を導入したＮｉ層（以下、Ｎｉ−Ｐ層という）をレーザアニールしたもので構成されている。Ｎｉ層中のＰ濃度は、０．１〜１５ｗｔ％と比較的低い濃度範囲とされている。そして、ドレイン電極１１は、金属Ｎｉ、Ｎｉ５Ｐ２、ＮｉＳｉ２およびＮｉＳｉを含んでおり、少なくともＮｉ５Ｐ２およびＮｉＳｉを含んでいて、結晶性が良好になっている。
【００２７】
金属Ｎｉは、シリサイド化などが行われていない未反応のＮｉのことである。ＮｉＳｉ２は、Ｎｉシリサイドとして一般的に形成されるものであり、従来のＮｉを電極材料として用いてレーザアニールを行う場合にも生成されている材料である。Ｎｉ５Ｐ２は、不純物としてｎ型不純物となるＰを導入したことにより生成されたものである。このＮｉ５Ｐ２の機能については明確になっていないが、ＮｉＳｉの生成のための触媒として機能していると推測される。ＮｉＳｉは、ＮｉＳｉ２よりもＳｉＣとの間のコンタクト抵抗が小さいシリサイドである。このＮｉＳｉは、電極材料に不純物を導入し、かつ、レーザアニールしたことにより生成される。
【００２８】
なお、ここでは電極材料としてＮｉを用いているが、Ｎｉに他の電極材料を加えても良い。その場合、Ｎｉを含む複数の電極材料を積層した構造もしくは混合した構造とすることができる。また、複数の電極材料を用いる場合、そのうちの少なくともＮｉにＰが含まれていれば良く、すべての電極材料にＰが含まれている必要はない。例えば、Ｎｉ−Ｐ層を用いる場合でも、ＳｉＣ上にＭｏ（モリブデン）層を成膜し、その上にＮｉ−Ｐ層を成膜したような積層構造とすることができる。また、Ｍｏの他の電極材料としては、Ｔｉ（チタン）、Ｎｂ（ニオブ）、Ｔａ（タンタル）、Ｗ（タングステン）など、ＳｉＣと反応してカーバイドを生成する材料を適用できる。
【００２９】
以上のような構造によって、本実施形態にかかる縦型の半導体素子を備えたＳｉＣ半導体装置が構成されている。
【００３０】
次に、図１に示す縦型パワーＭＯＳＦＥＴの製造方法について説明する。ただし、本実施形態にかかる縦型パワーＭＯＳＦＥＴの基本的な製造方法に関しては従来と同様であるため、従来と異なるドレイン電極１１の形成方法について主に説明する。
【００３１】
本実施形態にかかる縦型パワーＭＯＳＦＥＴは、図２に示す各製造工程を経て製造される。
【００３２】
まず、図２（ａ）に示すように、例えば３５０μｍの厚みで構成されたｎ＋型ＳｉＣ基板１を用意する。ｎ＋型ＳｉＣ基板１は、例えばｎ型不純物をドープしたＳｉＣインゴットをスライスしたのち研磨することによって製造される。そして、図示しないが、ｎ＋型ＳｉＣ基板１の表面側に半導体素子の構成要素の少なくとも一部を形成するデバイス形成工程を行う。すなわち、ｎ−型エピ層２をエピタキシャル成長させたのち、図示しないマスクを用いたイオン注入により、ｐ−型ベース領域３ａ、３ｂやディープベース層３０ａ、３０ｂの形成工程、ｎ＋型ソース領域４ａ、４ｂの形成工程、表面チャネル層５の形成工程を行う。さらに、ゲート絶縁膜７の形成工程、ゲート電極８の形成工程、絶縁膜９の形成工程およびソース電極１０の形成工程等を行うことで、デバイスとして縦型パワーＭＯＳＦＥＴの各構成要素を形成する。
【００３３】
その後、図示しないが、研削研磨によってｎ＋型ＳｉＣ基板１の裏面１ｂ側の一部を除去し、ｎ＋型ＳｉＣ基板１を薄膜化する。例えば、ｎ＋型ＳｉＣ基板１の裏面１ｂ側を表に向け、その反対側の一面をガラス基板に貼り付けた後、ＣＭＰ（Chemical  Mechanical Polishing）などを行うことでｎ＋型ＳｉＣ基板１の裏面１ｂ側の一部を除去する。そして、図２（ｂ）〜（ｄ）に示す工程を行うことで、薄膜化後のｎ＋型ＳｉＣ基板１の裏面１ｂ上にドレイン電極１１を形成する工程を行う。
【００３４】
具体的には、図２（ｂ）に示す工程として、薄膜化後のｎ＋型ＳｉＣ基板１の裏面１ｂに対して、不純物が含まれた金属薄膜１１０を形成する。金属薄膜１１０としてはＮｉ−Ｐ層を用いており、ｎ＋型ＳｉＣ基板１の裏面１ｂを表面処理して活性化させたのち、無電解めっきを行うことによってＮｉ−Ｐ層を形成している。Ｎｉ−Ｐ層中のＰ濃度については、０．１〜１５ｗｔ％と比較的低い濃度範囲としてあり、厚みについては、例えば５０〜３００ｎｍとしている。
【００３５】
また、ＳｉＣとの間にカーバイドを形成するために、裏面１ｂ上にＭｏ層を形成してからＮｉ−Ｐ層を形成するようにしても良い。Ｍｏ層を形成する場合、ＮｉとＭｏとのモル比が例えば１〜２：１のように、ＮｉがＭｏ以上のモル比となるようにすると良い。また、Ｍｏ層とＮｉ−Ｐ層との積層構造に限らず、ＮｉとＭｏの混合金属に対してＰが含まれたものとされていても良い。
【００３６】
次に、図２（ｃ）に示す工程として、金属薄膜１１０にレーザ光５０を照射することによりレーザアニールを行う。例えば、ＬＤ励起固体レーザなどの固体レーザを用いて、スキャニングしながらＸ−Ｙ平面上において金属薄膜１１０が形成されたｎ＋型ＳｉＣ基板１を走査し、レーザ光５０をｎ＋型ＳｉＣ基板１の裏面１ｂ側に照射する。このように、レーザアニールのような局所的なアニールとすることで、レーザ照射されていない領域の高温化を抑制できる低温プロセスによってドレイン電極１１をオーミック接合させることが可能となる。このため、ｎ＋型ＳｉＣ基板１の表面１ａ側に形成されたデバイスへの影響を抑制することが可能となる。なお、ここでいう低温プロセスとは、デバイスへの熱的ダメージを抑制できる温度、具体的には一般的にデバイスの配線材料としているＡｌ（アルミニウム）がプロセス中で溶融しない温度であり、例えば４００℃以下の温度でのプロセスを意味している。
【００３７】
このとき、例えば基本波長が１０６４ｎｍの固体レーザを用い、波長変換アダプタにて３倍波となる３５５ｎｍもしくは４倍波となる２６６ｎｍの波長に変換したものをレーザ光５０として用いている。これらの波長とすることで、レーザ光５０がＳｉＣを透過しないようにできる。また、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ２以上、例えば１．４〜３．０Ｊ／ｃｍ２としている。
【００３８】
これにより、金属薄膜１１０を構成する金属元素、ここではＮｉとｎ＋型ＳｉＣ基板１に含まれるＳｉとがシリサイド化反応し、金属シリサイドが生成される。また、金属薄膜１１０にＭｏ等のカーバイド化される金属元素が含まれている場合には、その金属元素とｎ＋型ＳｉＣ基板１に含まれるＣとが反応し、金属カーバイドが生成される。Ｍｏの場合には、Ｍｏカーバイドが形成されることになる。
【００３９】
このようにして、図２（ｄ）に示すようなドレイン電極１１が形成される。なお、この後は図示しないが、必要に応じてバリアメタルとなるＴｉ、はんだ付け時の共晶材料Ｎｉ、酸化保護剤となるＡｕ（金）などを順に積層することもできる。そして、ドレイン電極１１側にダイシングテープを貼り付けてガラス基板から剥離したのち、ダイシングを行ってチップ単位に分割することで、ＳｉＣ半導体装置が完成する。
【００４０】
ここで、ドレイン電極１１の形成の際に、上記したように、金属薄膜１１０をシリサイドとカーバイドの少なくとも一方の金属に不純物を含ませ、それをレーザアニールすることでドレイン電極１１を形成している。このため、より良好なオーミック特性を得ることが可能となり、ＳｉＣと電極との間を高い密着強度とすることができていた。これについて、実験結果を参照して説明する。
【００４１】
まず、電極材料としてＮｉ−Ｐ層を無電解めっきで形成したのちレーザアニールした場合と、従来電極材料として用いられていたＮｉ層をスパッタで形成したのちレーザアニールした場合とで、ＳｉＣと電極材料のコンタクト抵抗を調べた。Ｎｉ−Ｐ層については、Ｐ濃度を０．６ｗｔ％とした場合と３ｗｔ％とした場合、それぞれについて調べた。レーザアニールについては、レーザエネルギーが８Ｗとなるようにレーザ光のデューティ比を調整した。図３は、その結果を示した図である。
【００４２】
この図に示されるように、Ｎｉ層を用いた場合、コンタクト抵抗が低くなった場合も有ったが、複数回の実験結果を平均すると０．４１ｍΩ・ｃｍ２となっており、バラツキは±０．１０ｍΩ・ｃｍ２であった。これに対して、Ｎｉ−Ｐ層を用い、Ｐ濃度を０．６ｗｔ％とした場合には、複数回の実験結果を平均すると０．３３ｍΩ・ｃｍ２となっており、バラツキは±０．０３ｍΩ・ｃｍ２であった。また、Ｎｉ−Ｐ層を用い、Ｐ濃度を３ｗｔ％とした場合には、複数回の実験結果を平均すると０．３０ｍΩ・ｃｍ２となっており、バラツキは±０．０２ｍΩ・ｃｍ２であった。
【００４３】
この実験結果から、Ｎｉ−Ｐ層を用いてレーザアニールした場合には、コンタクト抵抗が平均的に小さく、かつ、そのバラツキが小さくなっていることが確認できる。このことから、Ｎｉ−Ｐ層を用いてレーザアニールを行うことで、安定して低いコンタクト抵抗を得ることができると分かる。
【００４４】
また、図３と同じ条件の実験を行った場合において、電極材料とＳｉＣとの間の密着強度について調べた。密着強度については、電極材料とＳｉＣとを互いに反対方向に引っ張ってこれらの間の剥離状態を調べる引っ張り強度試験により調べた。図４は、その結果を示した図である。
【００４５】
この図に示されるように、密着強度［Ｎ］は、Ｎｉ層を用いた場合、複数回の実験結果を平均すると３３２［Ｎ］となっており、バラツキは±１７［Ｎ］であった。これに対して、Ｎｉ−Ｐ層を用い、Ｐ濃度を０．６ｗｔ％とした場合には、複数回の実験結果を平均すると１１７１［Ｎ］となっており、バラツキは±１４５［Ｎ］であった。Ｎｉ−Ｐ層を用い、Ｐ濃度を３ｗｔ％とした場合には、複数回の実験結果を平均すると６３０［Ｎ］となっており、バラツキは±１６７［Ｎ］であった。
【００４６】
この実験結果から、Ｎｉ−Ｐ層を用いてレーザアニールした場合には、バラツキは大きかったものの、全体的に高い密着強度になっており、概ねＮｉ層を用いる場合の倍以上の密着強度が得られていることが確認できる。このことから、Ｎｉ−Ｐ層を用いてレーザアニールを行うことで、安定して高い密着強度を得ることができると分かる。
【００４７】
また、このような結果が得られるメカニズムについても調べた。具体的には、ＳｉＣ表面にＮｉ−Ｐ層を無電解めっきしたのちレーザアニールを行い、生成したシリサイド層の表面からＳｉＣ側への深さ方向での元素濃度について、ＳＩＭＳによって調べた。ここでも、Ｎｉ−Ｐ層におけるＰ濃度を０．６ｗｔ％とした場合と３ｗｔ％とした場合、それぞれについて調べた。また、Ｐ濃度の変化が確認し易くなるように、ＳｉＣ中のＰ濃度を３．０×１０１６ｃｍ−３とした。図５および図６は、それらの結果を示している。
【００４８】
図５および図６から分かるように、いずれの場合においても、シリサイド層中におけるＮｉ濃度とＰ濃度のデプスプロファイルはほぼ同じになっていた。このことは、シリサイド層中においてＰが偏析しているのではなく、Ｎｉと同様に拡散して存在していることを示している。また、ＡＥＳによる分析も行った。図７は、その結果を示している。この結果からも、ＰおよびＮｉが共に拡散していて、これらが偏析していないことが分かる。加えて、透過型電子顕微鏡（ＴＥＭ）やエネルギー分散型Ｘ線（ＥＤＸ）による分析も行ったが、いずれの場合においても、ＰおよびＮｉが共に拡散していて、これらの偏析は見られなかった。
【００４９】
さらに、電極構造を明確にするために、電極材料としてＮｉ層をスパッタして形成した場合とＮｉ−Ｐ層を無電解めっきで形成した場合それぞれについて、レーザアニール後の電極構造をＸＲＤで調べた。図８、図９Ａおよび図９Ｂは、その結果を示した図である。
【００５０】
図８に示すように、Ｎｉ層を用いた場合には、ＮｉＳｉ２が主に生成している。ＮｉＳｉ２は、ＳｉＣとのコンタクト抵抗が比較的高いシリサイドである。これに対して、図９Ａおよび図９Ｂに示すように、Ｎｉ−Ｐ層を用いた場合には、ＮｉＳｉ２の他に、金属Ｎｉ、Ｎｉ５Ｐ２およびＮｉＳｉが生成している。金属Ｎｉは、結晶性が高い金属である。また、ＮｉＳｉは、ＮｉＳｉ２と比較してＳｉＣとのコンタクト抵抗が低いシリサイドである。
【００５１】
この結果から、Ｎｉに対してＰを含めることにより、結晶性の高い金属Ｎｉが生成し、Ｎｉ５Ｐ２が生成されると共にＮｉＳｉ２の代わりにＮｉＳｉが生成されていることが分かる。また、ＸＲＤによりシリサイド層の結晶子径Ｘｓについて調べたが、結晶子径Ｘｓとして大きな値が得られ、結晶性も良好になっていることが確認された。具体的には、図９Ｂに示すように、Ｐ濃度を１１ｗｔ％とした場合でも結晶子径Ｘｓが１８ｎｍと大きな値となったが、図９Ａに示すように、Ｐ濃度を３ｗｔ％とした場合には結晶子径Ｘｓが３８ｎｍと３０ｎｍを超える大きな値となっていた。このことから、Ｎｉに対してＰを含めることにより高い結晶子径Ｘｓが得られ、さらにＰ濃度を３ｗｔ％以下とすることで、より高い結晶子径Ｘｓが得られると言える。
【００５２】
また、Ｐ濃度を変化させて、コンタクト抵抗やＮｉ５Ｐ２およびＮｉＳｉの存在割合を調べたところ、図１０に示す結果となった。Ｎｉ５Ｐ２およびＮｉＳｉの存在割合については、ＮｉＳｉ２に対するＸＲＤピーク面積比から求めた。図１０に示すように、Ｐ濃度が増えるとコンタクト抵抗が減少している反面、金属Ｎｉが減少し、Ｎｉ５Ｐ２およびＮｉＳｉが増えるという結果であった。
【００５３】
このように、図５〜図７に示されるようにＰおよびＮｉが共に拡散しているという結果や、図１０に示されるようにＰ濃度が高くなるほどＮｉ５Ｐ２およびＮｉＳｉが共に増加しているという結果となっている。この結果から、Ｎｉ５Ｐ２が生成されることで、Ｎｉ５Ｐ２が触媒のような役割をしてＮｉＳｉが生成され、また、Ｎｉ５Ｐ２が結晶成長の核のような役割をして、結晶性を良好にしているというメカニズムになっていると推定される。
【００５４】
また、図１０の結果からも分かるように、コンタクト抵抗ついてはＰ濃度が高い方がより低下させられるが、Ｐ濃度が高くなるほど金属Ｎｉが減少する。ＮｉＳｉの結晶性は良いものの、金属Ｎｉの減少による結晶性の低下は免れない。このため、Ｐ濃度をある程度の大きさに制限しておくことが好ましい。
【００５５】
ただし、Ｐ濃度とＮｉとＰとが反応してできる反応生成物の状態とは相関があり、Ｐ濃度が高ければ一般的な加熱炉やランプアニールのようなウェハ全体を加熱するファーネスアニールを行ってもＮｉ５Ｐ２が生成される。しかしながら、Ｐ濃度が１５ｗｔ％以下という比較的低濃度になっていると、レーザアニールを行わないとＮｉ５Ｐ２が生成されないことが確認された。
【００５６】
すなわち、Ｐ濃度が１５ｗｔ％以下の場合、ファーネスアニールを行うと、ＮｉとＰとの反応生成物はＮｉ３Ｐとなり、Ｎｉ５Ｐ２にはならない。これに対して、レーザアニールを行った場合、ＮｉとＰとの反応生成物はＮｉ５Ｐ２となった。このメカニズムについては定かではないが、レーザアニールを行う場合、短時間で局所的に１０００℃以上となる高温度でのアニールが行われることになるためと推測される。実際に、レーザアニールと加熱炉を用いたファーネスアニールの両方を行って電極構造の解析を行ったが、ファーネスアニールに関しては、金属ＮｉとＮｉ３Ｐが生成されたものの、Ｎｉ５Ｐ２およびＮｉＳｉについては生成されていなかった。
【００５７】
さらに、電極構造とＰ濃度および密着強度との関係について、より詳細に調べた。ここでも図３と同じ条件の実験とし、図４と同じ条件で密着強度を測定しているが、Ｎｉ−Ｐ層については、Ｐ濃度を３ｗｔ％、７ｗｔ％、９ｗｔ％、１１ｗｔ％に変化させて密着強度の測定を行った。また、レーザエネルギーに対する密着強度の変化の傾向についても調べられるように、Ｐ濃度を３ｗｔ％、７ｗｔ％とした場合については、レーザエネルギーを７Ｗにした場合と８Ｗにした場合それぞれについて、密着強度の測定を行った。図１１は、その結果を示している。
【００５８】
この図に示されるように、Ｐ濃度を３ｗｔ％、７ｗｔ％、９ｗｔ％、１１ｗｔ％に変化させた場合、Ｐ濃度が低いほど密着強度が高くなるという結果が得られた。レーザエネルギーを８Ｗとした場合について、それぞれのＰ濃度における密着強度を通る近似曲線を描くと、Ｐ濃度が低下するほど指数関数的に密着強度が高くなることが確認された。この近似曲線より、レーザエネルギーが８Ｗの場合に密着強度が５００［Ｎ］以上になるＰ濃度は５．５ｗｔ％以下であった。また、レーザエネルギーが７Ｗの場合も８Ｗの場合と同様の傾向となったため、それぞれのＰ濃度における密着強度の中央値を通る近似曲線を描くと、その近似曲線より、密着強度が５００［Ｎ］以上になるＰ濃度は６．５ｗｔ％以下となった。なお、ここでは、使用したレーザエネルギーを７Ｗまたは８Ｗとしたが、使用したレーザエネルギー以下とした場合、同じＰ濃度としたときに、レーザエネルギーを７Ｗまたは８Ｗとした場合よりも高密着強度を得ることができる。このため、レーザエネルギーを７Ｗ以下とすればＰ濃度が６．５ｗｔ％以下で、レーザエネルギーを８Ｗ以下とすればＰ濃度が５．５ｗｔ％以下で、５００［Ｎ］以上の密着強度を得ることができる。なお、７Ｗ以下ではエネルギー密度が１．４Ｊ／ｃｍ２以下となりシリサイド化反応が十分に起こらないため、レーザエネルギーを７Ｗ以上とするのが好ましい。
【００５９】
したがって、Ｐ濃度を比較的低濃度とした場合に高密着強度を得ることができ、特に、レーザエネルギーを８Ｗとした場合にはＰ濃度が５．５ｗｔ％以下、レーザエネルギーを７Ｗとした場合にはＰ濃度が６．５ｗｔ％以下とすると、５００［Ｎ］以上の高密着強度となる。
【００６０】
また、ＳｉＣとＮｉシリサイド層との界面について、断面ＴＥＭ画像を撮影して調べたところ、これらの界面にグラファイトが形成されていることが確認された。グラファイトについては、Ｐ濃度を変化させた場合のそれぞれについて確認された。
【００６１】
ＳｉＣ基板上にＮｉを成膜したのち加熱によってＮｉシリサイドを形成すると、シリサイド化によってＳｉが使用されたことによって余ったカーボンがグラファイトとして生成する。このグラファイトによって電極の密着強度が低下し、剥離を起すという問題が知られている。このため、グラファイトをエッチングによって除去する方法が提案されているが、この方法では電極表面に形成されたグラファイトしか除去できず、電極とＳｉＣとの間のグラファイトは除去できないため所望の密着強度を得ることができない。
【００６２】
しかしながら、本実施形態の構造の場合、グラファイトが生成されていても、上記したように低抵抗かつ高密着強度が得られている。このため、グラファイトを除去しなくても、低抵抗かつ高密着強度のＳｉＣ半導体装置を得ることが可能となる。
【００６３】
また、上記測定結果およびＮｉ層をスパッタした場合について、主成分の結晶性を示す結晶子径Ｘｓと密着強度［Ｎ］との関係について纏めたところ、図１２に示す結果となった。その結果より、Ｎｉ−Ｐ層のＰ濃度を３ｗｔ％にした場合には、結晶子径Ｘｓが３０ｎｍを超えており、かつ、５００［Ｎ］以上という高密着強度が得られていた。
【００６４】
したがって、本実施形態のように、電極材料としてＮｉ−Ｐ層を用いつつレーザアニールによってドレイン電極１１を形成することで、より良好なオーミック特性を得ることが可能となり、ＳｉＣと電極との間を高い密着強度とすることができる。
【００６５】
以上説明したように、金属薄膜１１０としてシリサイドを形成するＮｉに対して不純物となるＰを含ませた材料を用い、それをレーザアニールすることでドレイン電極１１を形成している。これにより、より良好なオーミック特性を得ることが可能となり、ＳｉＣと電極との間を高い密着強度とすることができる。また、レーザアニールの場合、短時間での局所的なアニールが可能となるため、デバイスへの熱的ダメージを抑制することが可能となる。
【００６６】
さらに、イオン注入を行いつつレーザアニールによってシリサイドを形成した場合、０．２ｍΩｃｍ２程度のコンタクト抵抗が得られるが、本実施形態のようにしてドレイン電極１１を形成した場合でも０．３ｍΩｃｍ２程度のコンタクト抵抗が得られる。したがって、不純物のイオン注入工程を行わなくても所望のコンタクト特性が得られるため、イオン注入工程を行うことによるコストについても削減できる。
【００６７】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００６８】
（１）例えば、第１実施形態では、ＳｉＣ基板の表面側に各構成要素が形成されるデバイスの裏面側のオーミック電極を例に挙げて説明した。しかしながら、上記第１実施形態で説明した構造についてはＳｉＣ基板の表面側に各構成要素が形成されるデバイスの裏面側にのみ適用できるのではなく、ＳｉＣに対してオーミック電極を形成する構造であれば、どのような部位についても適用できる。例えば、ＳｉＣ基板の表面側にオーミック電極を形成する場合についても適用可能である。その場合においても、デバイスの各構成要素を形成してからオーミック電極を形成する構成とする場合には、レーザアニールを用いるようにすることで、局所的な加熱が可能となって、デバイスへの影響を抑制することが可能となる。また、上記実施形態では、電極金属としてＮｉを用いる場合やＮｉに加えてＭｏを用いる場合について説明したが、これらに対してさらにＴｉなどを加えることもできる。例えばＳｉＣ表面にＴｉなどを成膜したのち、Ｎｉ−Ｐ層を成膜したり、Ｍｏ層とＮｉ−Ｐ層を順に成膜し、レーザアニールを行うようにすれば良い。
【００６９】
（２）また、第１実施形態では、レーザアニールの一例として固体レーザを用いることについて説明したが、固体レーザに限ることはなく、例えばエキシマレーザなどを用いることもできる。エキシマレーザを用いる場合には、例えば２４８ｎｍ、３０８ｎｍの波長のものを用いつつ、エネルギー密度を１．４Ｊ／ｃｍ２以上に設定すると好ましい。
【００７０】
（３）また、上記実施形態では、無電解めっきによってＮｉ−Ｐ層を形成する場合について説明したが、めっきによってＮｉ−Ｐ層を形成する場合、ＳｉＣ基板の裏面側だけでなく表面側にも同時に形成することができる。このため、例えば、上記実施形態のようにＳｉＣ半導体素子として縦型パワーＭＯＳＦＥＴを形成する場合、ドレイン電極１１を形成するための金属薄膜１１０としてＮｉ−Ｐ層を形成する際に、ソース電極１０を形成するためのＮｉ−Ｐ層も同時できる。このようにすれば、電極形成工程の簡略化を図ることが可能となる。
【００７１】
（４）また、上記第１実施形態では、半導体素子として縦型パワーＭＯＳＦＥＴを備えたＳｉＣ半導体装置を例に挙げて説明したが、これも単なる一例であり、ダイオードやＩＧＢＴなどの他の半導体素子を備えるようにしても良い。すなわち、ＳｉＣ半導体基板に形成される半導体素子に対してオーミック電極が備えられるようなＳｉＣ半導体装置であれば、どのようなものであっても良い。
【符号の説明】
【００７２】
１        ｎ＋型ＳｉＣ基板
１ｂ      裏面
１０      ソース電極
１１      ドレイン電極
５０      レーザ光
１１０    金属薄膜
【図１】
2019145784.tif 000003
【図２】
2019145784.tif 000004
【図３】
2019145784.tif 000005
【図４】
2019145784.tif 000006
【図５】
2019145784.tif 000007
【図６】
2019145784.tif 000008
【図７】
2019145784.tif 000009
【図８】
2019145784.tif 000010
【図９Ａ】
2019145784.tif 000011
【図９Ｂ】
2019145784.tif 000012
【図１０】
2019145784.tif 000013
【図１１】
2019145784.tif 000014
【図１２】
2019145784.tif 000015