(57)【要約】【課題】  電気光学装置において、その実使用時に表示部の駆動タイミングにて走査信号やその駆動回路出力の欠陥の検出方法を提供する。【解決手段】  ゲート線とデータ線とが行列状に配置され、これら信号線の交差位置にそれぞれＴＦＴ１０２と画素電極が形成された表示領域１００を備えたＴＦＴ基板と、そのＴＦＴ基板上の周辺部にゲート線を駆動するゲート線駆動回路２００とゲート信号異常検出回路４００とを形成し、そのゲート信号異常検出回路は、ゲート線駆動回路に対して表示領域を挟んで反対側に配置され、さらに前記ゲート信号異常検出回路は、前記ゲート線駆動回路からゲート線に出力するゲート信号ＧＬにより駆動され、そのゲート信号がゲート線を経由して前記ゲート信号異常検出回路に入力するよう構成されている。【選択図】  図１
2019113710.tif 000002
【特許請求の範囲】
【請求項１】
走査信号線と画像信号線とが行列状に配置され、これら信号線の交差位置にそれぞれ薄膜トランジスタと画素電極が形成された表示領域を備えたＴＦＴ基板と、前記表示領域に対応した電気光学層を有する電気光学装置において、
前記ＴＦＴ基板上の前記表示領域の周辺部に前記走査信号線を駆動する走査信号線駆動回路と、走査信号異常検出回路とを形成し、
前記走査信号異常検出回路は、前記走査信号線駆動回路に対して前記表示領域を挟んで反対側に配置され、
前記走査信号異常検出回路は、前記走査信号線駆動回路から前記走査信号線に出力する走査信号により駆動され、
前記走査信号は、前記走査信号線を経由して前記走査信号異常検出回路に入力することを特徴とする電気光学装置。
【請求項２】
前記走査信号異常検出回路の出力を入力し、前記走査信号線の異常を検出する異常判定回路を具備し、
前記異常判定回路はコンパレータ回路とラッチ回路より構成されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記走査信号異常検出回路は、縦続接続された複数段の単位シフトレジスタで構成され、
前記単位シフトレジスタは、その段に対応する前記走査信号線の前記走査信号を入力して次段の前記単位シフトレジスタに出力し、
前段の前記単位シフトレジスタの出力でセットされ、
次段の前記単位シフトレジスタの出力を入力してリセットされることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記走査信号異常検出回路は、縦続接続された複数段の単位シフトレジスタで構成され、
前記単位シフトレジスタは、その段に対応する前記走査信号線の前記走査信号を入力して次段に出力する第1のトランジスタと、
前段の前記単位シフトレジスタの出力信号を第1のトランジスタの制御電極が接続する第1ノードに供給する第２のトランジスタと、
次段の前記単位シフトレジスタの出力信号を制御電極に入力して第1ノードを放電する第３のトランジスタを備えたことを特徴とする請求項１または２に記載の電気光学装置。
【請求項５】
前記走査信号線駆動回路は、縦続接続され、複数のトランジスタで形成された複数の単位シフトレジスタから構成され、
前記複数のトランジスタは、前記第1から第3のトランジスタと同一の製造工程で製造されたことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記第1から第3のトランジスタのチャンネルが酸化物半導体により形成されていることを特徴とする請求項４または５に記載の電気光学装置。
【請求項７】
前記走査信号線駆動回路と前記走査信号異常検出回路の少なくとも一方は、結晶シリコントランジスタを採用した集積回路であることを特徴とする請求項１または２に記載の電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電気光学装置に関するものであり、表示動作中における異常検知機能を有する電気光学装置に好適に使用することができる。
【背景技術】
【０００２】
昨今では、従来のナビゲーション装置に加えて、ダッシュボードに組み付けられるスピードメーターやウォーニングランプ等の計器板であるインストルメントパネル、および車両後方の画像を表示するバックモニタなどのアプリケーションに、車載用の表示装置の用途が広がっている。従って、ドライバが車両を運転する上での表示動作に関する情報が重要性を増している。
【０００３】
特に自動車の電気／電子に関する機能安全についての国際規格であるＩＳＯ２６２６２なども策定されており、表示動作の異常を検知する機能が重要となっている。
【０００４】
また、近年、アモルファスシリコンに比べ容易に高い電界効果移動度を実現できる酸化物半導体がパネル上に駆動回路内蔵させるトランジスタとして開発が進められている。
【０００５】
表示装置における駆動回路出力部、および走査線の欠陥検出方法は、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献２】特開平１０−９７２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
これは製造工程においての不良を検出することにおいて使用するものであり、実使用時の表示駆動タイミングでは１水平駆動期間内に検出端子の電圧を充放電させる必要があるため、特に大型パネルや高解像度パネルにおいて適用することができなかった。本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、表示装置の実使用時において、その表示部の駆動タイミングにて走査信号線やその駆動回路出力の欠陥の検出が可能な電気光学装置を提供するものである。
【課題を解決するための手段】
【０００８】
この発明に係る電気光学装置の態様は、走査信号線と画像信号線とが行列状に配置され、これら信号線の交差位置にそれぞれ薄膜トランジスタと画素電極が形成された表示領域を備えたＴＦＴ基板と、前記表示領域に対応した電気光学層を有する電気光学装置において、前記ＴＦＴ基板上の前記表示領域の周辺部に前記走査信号線を駆動する走査信号線駆動回路と、走査信号異常検出回路とを形成し、その走査信号異常検出回路は、前記走査信号線駆動回路に対して前記表示領域を挟んで反対側に配置され、前記走査信号異常検出回路は、前記走査信号線駆動回路から前記走査信号線に出力する走査信号により駆動され、その走査信号は、前記走査信号線を経由して前記走査信号異常検出回路に入力することを特徴とする。
【発明の効果】
【０００９】
この発明に係る電気光学装置は、実使用時においてその表示部の駆動タイミングにて走査信号やその駆動回路出力の欠陥の検出が可能となる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る液晶表示装置の構成を示す概略ブロック図である。
【図２】図１に示したゲート線駆動回路の構成を示す図である。
【図３】実施の形態１に係るゲート線駆動回路および走査信号異常検出回路のタイミングを示す図である。
【図４】図１に示した走査信号異常検出回路の構成を示す図である。
【図５】図１に示した走査信号異常検出回路内の単位シフトレジスタ回路ＳＦＤの具体的回路構成を示す図である。
【図６】図１に示した走査信号異常検出回路を構成する単位シフトレジス回路ＳＦＤの具体的回路構成を示す変形例である。
【図７】図１に示した走査信号異常検出回路を構成する単位シフトレジス回路ＳＦＤの具体的回路構成を示す他の実施例である。
【図８】図１に示した異常判定回路の具体的な回路例である。
【図９】実施の形態２に係る液晶表示装置の構成を示す概略ブロック図である。
【図１０】図９に示したゲート線駆動回路の構成を示す図である。
【図１１】図９に示した走査信号異常検出回路の構成を示す図である。
【図１２】実施の形態２に係るゲート線駆動回路および走査信号異常検出回路のタイミングを示す図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
本発明の実施の形態ついて以下に図面を参照して説明する。
【００１２】
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
【００１３】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
【００１４】
図１は、本発明に係る表示装置の構成を示す概略ブロック図であり、表示装置の代表例として液晶表示装置１０の構成を示している。図１に示したように本実施の形態による表示装置は、表示パネル５００、タイミングコントローラ６００、電圧生成回路７００、異常判定回路８００を備え、図１中に一点鎖線で示した表示パネル５００は、液晶表示部１００、ゲート線駆動回路２００（走査信号線駆動回路）、ソースドライバ３００、走査信号異常検出回路４００（ゲート線信号異常検出回路）を備える。
【００１５】
図１中に破線で示した液晶表示部１００は、行列状に配設された複数の画素１０１を含む。画素の行（以下「画素ライン」とも称する）の各々にはそれぞれゲート線ＧＬ１，ＧＬ２・・・ＧＬｎが配設され、また画素の列の各々にはそれぞれデータ線ＤＬ１，ＤＬ２・・・ＤＬｍがそれぞれ設けられる。つまり、液晶表示部１００中に破線で示した画素１０１は、ゲート線ＧＬとそれに直交するデータ線ＤＬとの各交点の近傍に形成される。ここで、以下「画素列」とも称する。また、以降番号「ｎ」は総画素ライン数、すなわちゲート線数であり、番号「ｍ」は総データ線数とする。なお、本実施の形態では、説明の便宜上、ゲート線ＧＬ１，ＧＬ２・・・ＧＬｎのそれぞれを「ゲート線ＧＬ」、またデータ線ＤＬ１，ＤＬ２・・・ＤＬｍのそれぞれを「データ線ＤＬ」と総称する。例えば、表示パネル５００がＸＧＡの解像度：縦７６８×横１０２４のＲ、Ｇ、Ｂの画素構成とすれば、ゲート線数ｎは７６８、データ線数ｍは３０７２となる。
【００１６】
各画素１０１は、対応するデータ線ＤＬと画素ノードＮｐとの間に設けられる画素スイッチ素子１０２と、画素ノードＮｐおよび共通電極ノードＮｃの間に並列に接続されるキャパシタ１０３（補助容量）および液晶表示素子１０４とを有している。画素ノードＮｐと共通電極ノードＮｃとの間の電圧差に応じて、液晶表示素子１０４中の配向性が変化し、これに応答して液晶表示素子１０４の表示輝度が変化する。これにより、データ線ＤＬおよび画素スイッチ素子１０２を介して画素ノードＮｐへ伝達される表示電圧のよって、各画素の輝度をコントロールすることが可能となる。即ち、最大輝度に対応する電圧差と最小輝度に対応する電圧差との中間的な電圧差を、画素ノードＮｐと共通電極Ｎｃとの間に印加することによって、中間的な輝度を得ることができる。従って、上記表示電圧を段階的に設定することにより、段階的な輝度を得ることができる。
【００１７】
液晶表示部１００が設けられた下部基板（図示せず）上には、ブラックマトリックスとカラーフィルタ（及び液晶表示モードによっては共通電極）が設けられた上部基板（図示せず）とを備え、上部基板と下部基板とのには液晶（図示せず）が挟時されている。
【００１８】
上述のような構造を持つ液晶表示部１００の外側には、液晶表示部１００の駆動のための信号を供給する駆動回路が設けられる。前記駆動回路は、ゲート線駆動回路２００、ソースドライバ３００より構成される。さらに走査信号であるゲート信号の異常を検出する異常検出回路部を備え、この異常検出回路部は、走査信号異常検出回路４００、異常判定回路８００により構成される。さらに、前記ゲート線駆動回路２００、ソースドライバ３００、及び異常検出回路部を制御するタイミングコントローラ６００、前記ゲート線駆動回路２００、ソースドライバ３００、及び異常検出回路部に電位を供給する電圧生成回路７００を備える。
【００１９】
先ず、タイミングコントローラ６００は、外部のグラフィック制御器（図示せず）からの映像信号、フレーム区別信号である垂直同期信号、水平同期信号、及び外部クロック信号を含む外部制御信号を受け取って、ゲート線駆動回路２００及びソースドライバ３００の動作を制御する制御信号を生成及び出力する。なお、この制御信号は必要に応じてレベルシフト回路を経由しレベルシフトされる。
【００２０】
電圧生成回路７００は、表示装置の駆動に要される種々の駆動電圧を生成する。電圧生成回路７００内の電圧生成部（非表示）は、ソースドライバ電源と、ゲートハイ電圧及びゲートロウ電圧、並びに共通電圧を生成、さらに走査信号異常検出に必要な電圧を生成する。電圧生成回路７００は、前記ゲートハイ電圧及びゲートロウ電圧をゲート線駆動回路２００に印加し、データ線出力回路電源をソースドライバ３００に供給する。ここで、データ線出力回路電源は、液晶を駆動させる階調電圧（階調信号）の生成のための基本電圧として用いられる。
【００２１】
ソースドライバ３００は、タイミングコントローラ６００の制御信号と画素データ信号、そして電圧生成回路７００のデータ線出力回路電源を用いて階調信号を生成して、その階調信号を各データ線ＤＬ１〜ＤＬｍに印加する。すなわち、ソースドライバ３００は、表示装置に入力されるデジタル画素データ信号を、データ線出力回路電源を用いてアナログの階調信号に変換する。そして、ソースドライバ３００は、変換された階調信号を複数のデータ線ＤＬ１〜ＤＬｍに供給する。ソースドライバ３００は一般にはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）と呼ばれる実装方式に対応したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が用いられる。
【００２２】
タイミングコントローラ６００は、垂直同期開始信号（以下、「スタート信号」と称す）ＳＴＶと駆動クロック信号を生成してゲート線駆動回路２００に供給する。このとき、前記駆動クロック信号は、ゲートクロック信号ＣＫＶ及び／または反転されたゲートクロック信号ＣＫＶＢを含む。以下、駆動クロック信号としてゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢの両方を用いる場合を基準として説明する。
【００２３】
ゲート線駆動回路２００は、スタート信号ＳＴＶとゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢに基づいて、複数のゲート線ＧＬ１〜ＧＬｎにゲートハイ信号ＶＧＨ及びゲートロウ信号ＶＧＬを印加する。ゲートハイ信号ＶＧＨは、複数のゲート線ＧＬ１〜ＧＬｎに順次に供給される。ゲートハイ信号ＶＧＨは、単一パルス状の信号である。ゲートハイ信号ＶＧＨは１水平クロック周期（１Ｈ）中にゲート線ＧL１〜ＧLｎに供給される。このとき、ゲートハイ信号ＶＧＨは、ゲートクロック信号ＣＫＶまたは反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間中にゲート線ＧＬ１〜ＧＬｎに供給される。これにより、各ゲート線ＧＬ１〜ＧＬｎに接続された画素スイッチ素子１０２をターンオンさせて画像を表示する。
【００２４】
走査信号異常検出回路４００は、順次に供給されるゲート信号ＧＬｓ１〜ＧＬｓｎが、複数のゲート線ＧＬ１〜ＧＬｎを介して入力することにより、初段に入力されるスタート信号ＳＴＶをシフトさせる。ゲート信号ＧＬｓ１〜ＧＬｓｎが順次供給されると、シフトされたパルスは異常判定回路８００に送られる。また以降、説明の便宜上、ゲート信号ＧＬｓ１，ＧＬｓ２・・・ＧＬｓｎのそれぞれを「ゲート信号ＧＬｓ」と総称する。
【００２５】
異常判定回路８００はタイミングコントローラ６００から所定のタイミングで出力されるデータラッチ信号ＬＡＴに基づき、走査信号異常検出回路から出力されるシフトパルスをラッチする。このラッチデータ出力に基づき、これを入力した外部機器（非図示）が、異常が有るか無いかの判定を行う。
【００２６】
図２は、実施の形態１に係るゲート線駆動回路２００の構成を示す図である。図３の（ａ）は、実施の形態１に係るゲート線駆動回路２００のタイミングを示す図である。図２において、ゲート線駆動回路２００は、縦続接続（カスケード接続）した複数の単位シフトレジスタ回路ＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４・・・ＳＲｎで構成されるシフトレジスタ回路を含んでいる（説明の便宜上、シフトレジスタ回路ＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４・・・ＳＲｎのそれぞれを「単位シフトレジスタ回路ＳＲ」と総称する）。単位シフトレジスタ回路ＳＲは、１つの画素ラインすなわち１つのゲート線ＧＬごとに設けられる。
【００２７】
また図２および図３の（ａ）で示した位相が互いに異なる（活性期間が重ならない）２相のクロック信号ＣＫＶ、ＣＫＶＢがゲート線駆動回路２００の単位シフトレジスタ回路ＳＲに入力される。クロック信号ＣＫＶ，ＣＫＶＢは、表示装置の走査周期に同期したタイミングで、交互に活性化するようタイミングコントローラ６００で制御されている。
【００２８】
図２に示したように、各単位シフトレジスタ回路ＳＲは、入力端子ＩＮ、出力端子ＯＵＴ、クロック端子ＣＫおよびリセット端子ＲＳＴを有している。各単位シフトレジスタ回路ＳＲのクロック端子ＣＫには、クロック信号ＣＫＶ，ＣＫＶＢのいずれかが供給される。具体的には、クロック信号ＣＫＶは奇数段の単位シフトレジスタ回路ＳＲ１，ＳＲ３，ＳＲ５・・・ＳＲｎ−１に供給され、クロック信号ＣＫＶＢは偶数段の単位シフトレジスタ回路ＳＲ２，ＳＲ４，ＳＲ６・・・ＳＲｎに供給される。図２の例では最後段である第ｎ段目（以降、段目をステージとも称する）の単位シフトレジスタ回路ＳＲｎは偶数段であり、当該単位シフトレジスタ回路ＳＲｎには、クロック信号ＣＫＶＢが供給されている。また、最終段の単位シフトレジスタ回路ＳＲｎのさらに次段には、画素を駆動しないダミーのゲート線ＧＬｄに接続されたダミーのシフトレジスタ回路であるダミー段ＳＲＤが接続される。ダミー段ＳＲＤを除くゲート線を駆動するための単位シフトレジスタ回路ＳＲ１〜ＳＲｎを、「ゲート線駆動段」と称することもある。
【００２９】
ゲート線駆動回路２００に信号のシフト動作を開始させるためのスタート信号ＳＴＶが縦続接続した単位シフトレジスタ回路ＳＲの初段シフトレジスタ回路ＳＲ１に入力される。図３の（ａ）で図示したように本実施の形態において、スタート信号ＳＴＶは画像信号の各フレーム期間の先頭に対応するタイミングで活性化される（Ｈレベルになる）信号である。
【００３０】
スタート信号ＳＴＶは、第１段目（第１ステージ）である単位シフトレジスタ回路ＳＲ１の入力端子ＩＮに入力される。第２段目以降の各単位シフトレジスタ回路ＳＲにおいては、入力端子ＩＮはその前段の単位シフトレジスタ回路ＳＲの出力端子ＯＵＴに接続される。
【００３１】
各単位シフトレジスタ回路ＳＲのリセット端子ＲＳＴは、その次段の単位シフトレジスタ回路ＳＲの出力端子ＯＵＴに接続される。但し、最後段の単位シフトレジスタ回路ＳＲｎのリセット端子ＲＳＴには、ダミー段ＳＲＤの出力端子に接続される。ダミー段ＳＲＤのＲＳＴ端子には、スタート信号ＳＴＶが入力される。
【００３２】
つまり各単位シフトレジスタ回路ＳＲの出力端子ＯＵＴから出力される出力信号Ｇは、垂直（又は水平）走査パルスとしてそれぞれ対応するゲート線ＧＬへと供給されると共に、自己の次段の入力端子ＩＮおよび自己の前段のリセット端子ＲＳＴへと供給される。
【００３３】
図２のゲート線駆動回路２００において、単位シフトレジスタ回路ＳＲの各々は、クロック信号ＣＫＶ，ＣＫＶＢに同期して、入力端子ＩＮに入力される信号（スタート信号ＳＴＶあるいは自己の前段の出力信号）を時間的にシフトさせながら、対応するゲート線ＧＬ並びに自己の後段の単位シフトレジスタ回路ＳＲへと伝達する。その結果、一連の単位シフトレジスタ回路ＳＲは、所定の走査周期に基づいたタイミングでゲート線ＧＬを順に活性化させる、いわゆるゲート線駆動ユニットとして機能する。ゲート線駆動回路２００の各段の出力タイミングを、ゲート信号ＧＬｓ１〜ＧＬｓｎとして、図３の（ａ）に示した。
【００３４】
本実施の形態に係るゲート線駆動回路２００の具体的な回路は種々の回路が適用できる。
【００３５】
図４は、実施の形態１に係る走査信号異常検出回路４００の構成を示す図である。図３の（ｂ）は、実施の形態１に係る走査信号異常検出回路４００のタイミングを示す図である。走査信号異常検出回路４００は、縦続接続（カスケード接続）した複数の単位シフトレジスタ回路ＳＦＤ１，ＳＦＤ２，ＳＦＤ３，ＳＦＤ４・・・ＳＦＤｎで構成されるシフトレジスタ回路を含んでいる（説明の便宜上、シフトレジスタ回路ＳＦＤ１，ＳＦＤ２・・・ＳＦＤｎのそれぞれを「単位シフトレジスタ回路ＳＦＤ」と総称する）。単位シフトレジスタ回路ＳＦＤは、１つの画素ラインすなわち１つのゲート線ＧＬごとに設けられる。
【００３６】
また、図２に示すゲート線ＧＬを介してゲート信号ＧＬｓ（ゲートハイ信号ＶＧＨまたはゲートロウ信号ＶＧＬ）が、走査信号異常検出回路４００の単位シフトレジスタ回路ＳＦＤに入力される。
【００３７】
各単位シフトレジスタ回路ＳＦＤは、入力端子ＩＮ、出力端子ＯＵＴ、ゲート信号入力端子ＧＰ、およびリセット端子ＲＳＴを有している。図４に示したように、各単位シフトレジスタ回路ＳＦＤのゲート信号入力端子ＧＰ、およびリセット端子ＲＳＴには、ゲート信号ＧＬｓ１〜ＧＬｓｎ（ゲートハイ信号ＶＧＨまたはゲートロウ信号ＶＧＬ）が順次供給される。具体的には、図４の第１ステージＳＦＤ１では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ１が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ２が供給される。第２ステージＳＦＤ２では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ２が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ３が供給される。第３ステージＳＦＤ３では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ３が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ４が供給される。図４の例では、最後段である第ｎ段目（第ｎステージ）の単位シフトレジスタ回路ＳＦＤｎのゲート信号入力端子ＧＰにゲート信号ＧＬｓｎが供給され、リセット端子ＲＳＴにダミーのゲート信号ＧＬｓｄが供給される。
【００３８】
走査信号異常検出回路４００に信号のシフト動作を開始させるためのスタート信号ＳＴＶが縦続接続した単位シフトレジスタ回路ＳＦＤの初段に入力される。本実施の形態において、スタート信号ＳＴＶは画像信号の各フレーム期間の先頭に対応するタイミングで活性化される（Ｈレベルになる）信号である。
【００３９】
スタート信号ＳＴＶは、第１段目（第１ステージ）である単位シフトレジスタ回路ＳＦＤ１の入力端子ＩＮに入力される。第２段目以降の各単位シフトレジスタ回路ＳＦＤにおいては、入力端子ＩＮはその前段の単位シフトレジスタ回路ＳＦＤの出力端子ＯＵＴに接続される。
【００４０】
図４の走査信号異常検出回路４００において、単位シフトレジスタ回路ＳＦＤの各々は、ゲート信号ＧＬｓに同期して、入力端子ＩＮに入力される信号（スタート信号ＳＴＶあるいは自己の前段の出力信号ＦＤ１〜ＦＤｎ−１）を時間的にシフトさせながら、自己の後段の単位シフトレジスタ回路ＳＦＤへと伝達する。
【００４１】
図５は、本実施の形態に係る走査信号異常検出回路４００の単位シフトレジスタ回路ＳＦＤの具体的回路構成を示す図である。
【００４２】
走査信号異常検出回路４００においては、縦続接続された各単位シフトレジスタ回路ＳＦＤの構成は実質的にどれも同じであるので、以下では１つの単位シフトレジスタ回路ＳＦＤの構成についてのみ代表的に説明する。また、この単位シフトレジスタ回路ＳＦＤを構成するトランジスタは、全て同一導電型の酸化物半導体で構成された電界効果トランジスタであり、本実施の形態では全てＮ型ＴＦＴ（薄膜トランジスタ）であるものとする。
【００４３】
図５の如く、単位シフトレジスタ回路ＳＦＤは、図４で示した入力端子ＩＮ、出力端子ＯＵＴ、ゲート信号入力端子ＧＰ、リセット端子ＲＳＴの他に、低電位側電源電位Ｖｓｓが供給される第１電源端子Ｓ１を有している。以下の説明では、低電位側電源電位Ｖｓｓが回路の基準電位となるが、実使用ではゲートロウ電圧ＶＧＬを基準にして基準電位が設定され、例えば、低電位側電源電位はゲートロウ電圧ＶＧＬと同じ−６Ｖなどと設定される。
【００４４】
単位シフトレジスタ回路ＳＦＤの出力段は、出力端子ＯＵＴとゲート信号入力端子ＧＰとの間に接続するトランジスタＱ１（第１トランジスタ）により構成されている。以下、単位シフトレジスタ回路ＳＦＤの出力段を構成するトランジスタＱ１のゲートノードＮ１（第１ノード）、トランジスタＱ３のゲートノードＮ２（第2ノード）と定義する。
【００４５】
ノードＮ１と入力端子ＩＮとの間にはトランジスタＱ２が接続しており、そのゲート電極は入力端子ＩＮに接続され、トランジスタＱ２はダイオード接続されている。ノードＮ１と第１電源端子Ｓ１との間には、トランジスタＱ３が接続する。トランジスタＱ３のゲート電極はリセット端子ＲＳＴに接続する。
【００４６】
図５の単位シフトレジスタ回路ＳＦＤの具体的な動作を説明する。走査信号異常検出回路４００を構成する各単位シフトレジスタ回路ＳＦＤの動作は実質的にどれも同じであるので、図４で示したｎ個の単位シフトレジスタ回路ＳＦＤ１〜ＳＦＤｎの中で、一つの単位シフトレジスタ回路ＳＦＤの動作を代表して説明する。簡単のため、図５で示した単位シフトレジスタ回路ＳＦＤｎ−１のゲート信号入力端子ＧＰにゲート信号ＧＬｓｎ−１が入力され、リセット端子ＲＳＴにゲート信号ＧＬｓｎが入力されるものとして説明を行う。図４における、単位シフトレジスタ回路ＳＦＤｎ−１がこれに相当する。また図５で示したように、当該単位シフトレジスタ回路ＳＦＤｎ−１が出力端子OUTに出力する出力信号ＦＤｎ−１、その前段の単シフトレジスタ回路ＳＦＤｎ−２の出力信号ＦＤｎ−２と定義する。
【００４７】
まず、図５で示した単位シフトレジスタ回路ＳＦＤｎ−１のノードＮ１がＬ(Ｌｏｗ)レベル（Ｖｓｓ）、ノードＮ２がＬ（Ｌｏｗ）レベル（Ｖｓｓ）であると仮定する（以下、この状態を「リセット状態」と称す）。またゲート信号入力端子ＧＰ（ゲート信号ＧＬｓｎ−１）、リセット端子ＲＳＴ（ゲート信号ＧＬｓｎ）、入力端子ＩＮ（前段の出力信号ＦＤｎ−２）は何れもＬレベルであるとする。リセット状態では、トランジスタQ１がオフ（遮断状態）であるので、ゲート信号入力端子ＧＰ（ゲート信号ＧＬｓｎ−１）のレベルに関係なく、出力端子ＯＵＴ（出力信号ＦＤｎ−１）はその前フレームの状態であるＬレベルに保たれている。
【００４８】
その状態から、前段の単位シフトレジスタ回路ＳＦＤｎ−２の出力信号ＦＤｎ−２がHレベル（ゲートハイ信号ＶＧＨ）になると、それが当該単位シフトレジスタ回路ＳＦＤｎ−１も入力端子ＩＮに入力されトランジスタＱ２がオンになる。このときノードＮ２はＬレベルなのでトランジスタＱ３はオフしており、ノードＮ１のレベルは上昇する。トランジスタＱ２はダイオード接続されているため、ノード１のレベルはＶＧＨ−Ｖｔｈ（Ｖｔｈ：トランジスタのしきい値電圧）になる。
【００４９】
このようにノードＮ１がHレベル、ノードN２がLレベルの状態（以下、この状態を「セット状態」と称す）では、トランジスタＱ１がオンになる。なお、前段の出力信号ＦＤｎ−２がLレベルに戻ってトランジスタＱ２がオフしても、ノードＮ１はフローティング状態になるのでこのセット状態はその後も維持される。
【００５０】
セット状態では、トランジスタＱ１がオンであるので、ゲート信号入力端子ＧＰのゲート信号ＧＬｓｎ−１がHレベル（ゲートハイ信号ＶＧＨ）になると、出力端子ＯＵＴのレベルが上昇する。このとき、トランジスタＱ１のゲート・チャネル間容量（ゲート容量）による容量結合により、ノードＮ１のレベルは特定の電圧（以下「昇圧量ΔＶ」）だけ昇圧される。そのため出力端子ＯＵＴのレベルが上昇してもトランジスタＱ１のゲート・ソース間電圧はしきい値電圧（Ｖｔｈ）よりも大きく保たれ、当該トランジスタＱ１は低インピーダンスを維持する。従って、出力信号ＦＤｎのレベルはゲート信号入力端子ＧＰのレベルに追随して変化する。特に、トランジスタＱ１のゲート・ソース間電圧が十分大きい場合トランジスタＱ１は非飽和動作するので、しきい値電圧分の損失はなく出力端子ＯＵＴはゲート信号ＧＬｓｎ−１と同レベルになる。よって、ゲート信号入力端子ＧＰに入力されるゲート信号ＧＬｓｎ−１がＨレベルの間は、出力信号ＦＤｎ−１もＨレベルになる。その後、ゲート信号ＧＬｓｎ−１がＬレベルに戻ると出力信号ＦＤｎ−１もＬレベルになる。
【００５１】
その後、リセット端子ＲＳＴのゲート信号ＧＬｓｎがＨレベルになると、トランジスタＱ３がオンになるためノードＮ１がＬレベルになり、それに伴ってトランジスタＱ１がオフになる。即ち、トランジスタＱ１がオフのリセット状態に戻る。その後、出力信号ＦＤｎ−１は寄生容量によりＬレベルを維持する。
【００５２】
以上の動作をまとめると、単位シフトレジス回路ＳＦＤにおいては、入力端子ＩＮに信号（スタートパルス）が入力されない間はリセット状態にあり、出力端子ＯＵＴは前フレームからのＬレベル（Ｖｓｓ）に維持される。そして入力端子ＩＮに信号が入力されると、ノードＮ１がＨレベル（ＶＧＨ−Ｖｔｈ）に充電されてセット状態になる。セット状態では、ゲート信号入力端子ＧＰがＨレベルになるとノードＮ１の電位が昇圧量ΔＶだけ高くなり、ゲート信号入力端子ＧＰがＨレベルにある間、出力端子ＯＵＴがＨレベルになる（このためノードＮ１は「昇圧ノード」と称されることもある）。その後、リセット端子ＲＳＴに信号（次段のゲート信号）が入力されると、ノードＮ１がＬレベル（Ｖｓs）、ノードＮ２がＬレベル（Ｖｓs）に戻って、元のリセット状態になる（このためノードＮ２は「リセットノード」と称されることもある）。
【００５３】
このように動作する複数の単位シフトレジスタ回路ＳＦＤを図４のように縦続接続し、走査信号異常検出回路４００を構成すると、第１段目の単位シフトレジスタ回路ＳＦＤ１の入力端子ＩＮに入力された入力信号（スタート信号ＳＴＶ）は、図３に示すタイミング図のように、ゲート信号ＧＬｓ１，ＧＬｓ２，ＧＬｓ３に同期したタイミングで単位シフトレジスタ回路ＳＦＤの出力信号ＦＤ１〜ＦＤｎが順次シフトされながら、単位シフトレジスタ回路ＳＦＤ２，ＳＦＤ３・・・・と順番に伝達される。それによって、走査信号異常検出回路４００は、伝達されたパルスを異常判定回路８００へ伝える。
【００５４】
次に、あるゲート線に異常が発生した場合の動作について説明する。ゲート線の一部が断線し、オープンとなった場合には、異常が発生したゲート線のゲート信号ＧＬｓは常にＬレベルとなる。従って、セット状態で、単位シフトレジスタ回路ＳＦＤのゲート信号入力端子ＧＰにゲート信号ＧＬｓがＨになるタイミングで、出力端子ＯＵＴがＨレベルにならずＬレベルとなったままとなる。このため、単位シフトレジスタ回路ＳＦＤはＨレベルを伝達できず、異常判定回路８００へはＬレベルが出力される。
【００５５】
また、あるゲート線がゲートハイ電位ＶＧＨとショートした場合にはゲート信号ＧＬｓ（図５で例示した単位シフトレジスタ回路ＳＦＤｎ−１ではＧＬｓｎ）は常にＨレベルとなる。この場合、入力端子ＲＳＴがＨレベルなので、トランジスタＱ３がＯＮ状態であり、入力端子ＩＮに前段の単位シフトレジスタ回路ＳＦＤの出力信号（図５で例示した単位シフトレジスタ回路ＳＦＤｎ−１ではＦＤｎ−２）のHレベル（ゲートハイ信号ＶＧＨ）が入力されてもノードＮ１のレベルがＨにならない。この結果、トランジスタＱ１がＯＮせず、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ（図５で例示した単位シフトレジスタ回路ＳＦＤｎ−１はＧＬｓｎ−１）がＨになるタイミングで、出力端子ＯＵＴがＨレベルにならずＬレベルとなったままとなる。このため、単位シフトレジスタ回路ＳＦＤはＨレベルを伝達できず、異常判定回路８００へはLレベルが出力される。
【００５６】
上記ゲート線の異常発生例は、図４中の単位シフトレジスタ回路ＳＦＤｎ-1を一例として説明したが、単位シフトレジスタ回路ＳＦＤ１〜ＳＦＤｎのどれで有っても同様の動作となり、ゲート線ＧＬ１〜ＧＬｄおいて、少なくとも１本に異常が発生してゲート信号ＧＬｓが常時ＬレベルまたはＨレベルとなった場合は、接続された単位シフトレジスタ回路ＳＦＤの出力端子ＯＵＴがＨレベルにならず、最終的に異常判定回路８００へＨレベルのパルスを伝達することができない。
【００５７】
走査信号異常検出回路４００を電界効果移動度が高い酸化物半導体を用いることで、額縁サイズを増やすことなく本機能が実現できる。また、表示パネル５００上に表示素子およびゲート線駆動回路と同じ製造プロセスを用いることで、製造コストの増大を抑制して本機能が実現できる。
【００５８】
本実施の形態では、第１電源端子Ｓ１の電位はゲートロウ電圧ＶＧＬと同じ−６Ｖと設定したが、ゲートロウ電圧ＶＧＬよりも高い電圧（例えば−４Ｖ）に設定しても良い。酸化物半導体のしきい電圧Ｖｔｈは一般に低く、第１電源端子Ｓ１の電位はゲートロウ電圧ＶＧＬと同じ−６Ｖの場合、トランジスタＱ３のＶｇｓ（ゲート・ソース間電位）＝０Ｖとなり、この条件でＩｄｓ（ドレイン・ソース間電流）が多く流れ、ノードＮ１がＨレベルのとき（セット状態）、とランジスタＱ３を介してリーク電流が流れ、ノードＮ１が十分にハイレベルにならないためである。第１電源端子Ｓ１電位をゲートロウ電圧ＶＧＬ（−６Ｖ）よりも高い-４Vにすれば、トランジスタＱ３のＶｇｓ（ゲート・ソース間電位）＝−２Ｖとなり、トランジスタＱ３を十分にオフ状態にすることができる。
【００５９】
＜変形例＞
図６は、本実施の形態に係る走査信号異常検出回路４００を構成する単位シフトレジス回路ＳＦＤの具体的回路構成を示す変形例である。
【００６０】
図６の如く、単位シフトレジスタ回路ＳＦＤは、図４で示した入力端子ＩＮ、出力端子OUT、ゲート信号入力端子ＧＰ、リセット端子ＲＳＴの他に、低電位側電源電位Ｖｓｓが供給される第１電源端子Ｓ１、および第２電源端子Ｓ２を有している。以下の説明では、低電位側電源電位Ｖｓｓが回路の基準電位となるが、実使用では画素に書き込まれるデータの電圧を基準にして基準電位が設定され、例えば、低電位側電源電位は−６Ｖなどと設定される。
【００６１】
単位シフトレジスタ回路ＳＦＤの出力段は、出力端子ＯＵＴとゲート信号入力端子ＧＰとの間に接続するトランジスタＱ１（第１トランジスタ）と、出力端子ＯＵＴと第２電源端子Ｓ２との間に接続するトランジスタＱ４（第４トランジスタ）とにより構成されている。以下、単位シフトレジスタ回路ＳＦＤの出力段を構成するトランジスタＱ１のゲートノードＮ１（第１ノード）、トランジスタＱ３及びトランジスタＱ４のゲートノードをノードＮ２（第２ノード）と定義する。
【００６２】
ノードＮ１と入力端子ＩＮとの間にはトランジスタＱ２が接続しており、そのゲート電極は入力端子ＩＮに接続されており、トランジスタＱ２はダイオード接続されている。ノードＮ１と第１源端子Ｓ１との間には、トランジスタＱ３が接続する。トランジスタＱ３のゲート電極はリセット端子ＲＳＴに接続する。ノードＮ２はリセット端子ＲＳＴに接続する。
【００６３】
図６の単位シフトレジスタ回路ＳＦＤの具体的な動作を説明する。走査信号異常検出回路４００を構成する各単位シフトレジスタ回路ＳＦＤの動作は実質的にどれも同じであるので、１つの単位シフトレジスタ回路ＳＦＤｎ−１の動作を代表的に説明する。簡単のため、当該シフトレジスタ回路ＳＦＤｎ−１のゲート信号入力端子ＧＰにゲート信号ＧＬｓｎ−１が入力され、リセット端子ＲＳＴにゲート信号ＧＬｓｎが入力されるものとして説明を行う。図３における、単位シフトレジスタ回路ＳＦＤｎ−１がこれに相当する。また、当該単位シフトレジスタ回路ＳＦＤｎ−１が出力端子ＯＵＴに出力する出力信号をＦＤｎ−１、その前段の単シフトレジスタ回路ＳＦＤｎ−２の出力信号をＦＤｎ−２と定義する。
【００６４】
まずノードＮ１がＬ（Ｌｏｗ）レベル（Ｖｓｓ）、ノードＮ２がＬ（Ｌｏｗ）レベル（Ｖｓｓ）であると仮定する（以下、この状態を「リセット状態」と称す）。またゲート信号入力端子ＧＰ（ゲート信号ＧＬｓｎ−１）、リセット端子ＲＳＴ（ゲート信号ＧＬｓｎ）、入力端子IN（前段の出力信号ＦＤｎ−１）は何れもＬレベルであるとする。リセット状態では、トランジスタＱ１がオフ（遮断状態）、トランジスタＱ４がオフ（遮断状態）であるので、ゲート信号入力端子ＧＰ（ゲート信号ＧＬｓｎ−１）のレベルに関係なく、出力端子ＯＵＴ（出力信号ＦＤｎ−１）はその前フレームの状態であるＬレベルに保たれている。
【００６５】
その状態から、前段の単位シフトレジスタ回路ＳＦＤｎ−２の出力信号ＦＤｎ−２がＨレベルになると、それが当該単位シフトレジスタ回路ＳＦＤｎ−２も入力端子ＩＮに入力されトランジスタＱ２がオンになる。このときノードＮ２はＬレベルなのでトランジスタＱ３はオフしており、ノードＮ１のレベルは上昇する。
【００６６】
このようにノードＮ１がHレベル、ノードN２がＬレベルの状態（以下、この状態を「セット状態」と称す）では、トランジスタＱ１がオン、トランジスタＱ４がオフになる。なお、前段の出力信号ＦＤｎ−２がＬレベルに戻ってトランジスタＱ２がオフしても、ノードＮ１はフローティング状態になるのでこのセット状態はその後も維持される。
【００６７】
セット状態では、トランジスタＱ１がオン、トランジスタＱ４がオフであるので、ゲート信号入力端子ＧＰのゲート信号ＧＬｓｎ−１がHレベルになると、出力端子ＯＵＴのレベルが上昇する。このとき、トランジスタＱ１のゲート・チャネル間容量（ゲート容量）による容量結合により、ノードＮ１のレベルは特定の電圧（以下「昇圧量ΔＶ」）だけ昇圧される。そのため出力端子ＯＵＴのレベルが上昇してもトランジスタＱ１のゲート・ソース間電圧はしきい値電圧（Ｖｔｈ）よりも大きく保たれ、当該トランジスタＱ１は低インピーダンスを維持する。従って、出力信号ＦＤｎ−１のレベルはゲート信号入力端子ＧＰのレベルに追随して変化する。特に、トランジスタＱ１のゲート・ソース間電圧が十分大きい場合トランジスタＱ１は非飽和動作するので、しきい値電圧分の損失はなく出力端子ＯＵＴはゲート信号ＧＬｓｎ−１と同レベルになる。よって、ゲート信号入力端子ＧＰに入力されるゲート信号ＧＬｓｎ−１がＨレベルの間は、出力信号ＦＤｎ−１もＨレベルになる。その後、ゲート信号ＧＬｓｎ−１がＬレベルに戻ると出力信号ＦＤｎ−１もＬレベルになる。
【００６８】
その後、リセット端子ＲＳＴのゲート信号ＧＬｓｎがＨレベルになると、トランジスタＱ４がＯＮになる。これに伴い、出力信号ＦＤｎ−１が十分にＬレベルになる。同時に、トランジスタＱ３がオンになるためノードＮ１がＬレベルになり、それに伴ってトランジスタＱ１がオフになる。即ち、トランジスタＱ１がオフ、トランジスタＱ４オンのリセット状態に戻る。出力信号ＦＤｎ−１は寄生容量によりＬレベルを維持する。
【００６９】
以上の動作をまとめると、単位シフトレジス回路ＳＦＤにおいては、入力端子ＩＮに信号（スタート信号）が入力されない間はリセット状態にあり、出力端子ＯＵＴは前フレームからＬレベル（Ｖｓｓ）に維持される。そして入力端子ＩＮに信号が入力されると、ノードＮ１がＨレベル（ＶＤＤ１−Ｖｔｈ）に充電されてセット状態になる。セット状態では、ゲート信号入力端子ＧＰがＨレベルになるとノードＮ１の電位が昇圧量ΔＶだけ高くなり、ゲート信号入力端子ＧＰがＨレベルにある間、出力端子ＯＵＴがＨレベルになる。その後、リセット端子ＲＳＴに信号（次段のゲート信号）が入力されると、ノードＮ１がＬレベル（Ｖｓs）、ノードＮ２がＬレベル（Ｖｓｓ）に戻って、元のリセット状態になる。
【００７０】
このように動作する複数の単位シフトレジスタ回路ＳＦＤを図３のように縦続接続し、走査信号異常検出回路４００を構成すると、第１段目の単位シフトレジスタ回路ＳＦＤ１の入力端子ＩＮに入力された入力信号（スタート信号ＳＴＶ）は、図５に示すタイミング図のように、ゲート信号ＧＬｓ１，ＧＬｓ２，ＧＬｓ３に同期したタイミングでシフトされながら、単位シフトレジスタ回路ＳＦＤ２，ＳＦＤ３・・・・と順番に伝達される。それによって、走査信号異常検出回路４００は、伝達されたパルスを異常判定回路８００へ伝える。
【００７１】
本実施の形態では、第１電源端子Ｓ１および第２電源端子Ｓ２の電位はゲートロウ電圧ＶＧＬと同じ−６Ｖと設定したが、ゲートロウ電圧ＶＧＬよりも高い電圧（例えば−４Ｖ）に設定しても良い。酸化物半導体のしきい値電圧Ｖｔｈは一般に低く、第１電源端子Ｓ１および第２電源端子Ｓ２の電位はゲートロウ電圧ＶＧＬと同じ−６Ｖの場合、トランジスタＱ３のＶｇｓ（ゲート・ソース間電位）＝０Ｖとなり、この条件でＩｄｓ（ドレイン・ソース間電流）が多く流れ、ノードＮ１がＨレベルのとき（セット状態）、トランジスタＱ３を介してリーク電流が流れ、ノードＮ１が十分にハイレベルにならないためである。同様に、トランジスタＱ１が十分にオン時状態であっても、ゲート信号入力端子ＧＰのゲート信号ＧＬｓ２がHレベル（ゲートハイ信号ＶＧＨ）になると、出力端子ＯＵＴのレベルがトランジスタＱ４のリーク電流によりＨレベルにならなくなる。第１電源端子Ｓ１電位をゲートロウ電圧ＶＧＬ（−６Ｖ）よりも高い−４Ｖにすれば、トランジスタＱ３およびトランジスタＱ４のＶｇｓ（ゲート・ソース間電位）＝−２Ｖとなり、トランジスタＱ３およびトランジスタＱ４を十分にオフ状態にすることができる。この場合、トランジスタＱ４がオンの期間、第２電源端子Ｓ２とゲート信号ＶＧＬの間で若干の貫通電流が流れるが動作上は特に問題とならない。
【００７２】
単位シフトレジスタ回路ＳＦＤの具体的な回路例は上述の実施の形態に限らず、例えば、出力端子ＯＵＴとノードＮ１間に昇圧容量があってよい。また、出力回路と並列に出力バッファ回路を設け、出力負荷に応じて出力バッファ回路から信号出力しても良い（図７）。
【００７３】
また、トランジスタＱ２はダイオード接続ではなく、入力端子ＩＮに接続されるのはゲートのみで、トランジスタＱ２でドレインは高電位側電源であっても良い。
【００７４】
なお、最終段のリセット端子ＲＳＴへの入力はスタート信号ＳＴＶであってもよい。この場合、ダミーのゲート線ＧＬｄとなる。
【００７５】
本実施の形態における異常判定回路８００の具体的な回路例を図８に示す。異常判定回路８００は、コンパレータ８１０、トランスファーゲート８０１，８０２，インバータ８０３，８０４，８０５，８０６より構成される。トランスファーゲート８０１および８０２は、一方のトランスファーゲートがＯＮ状態であるとき、他方のトランスファーゲートはＯＦＦ状態となっており、トランスファーゲート８０１，８０２，インバータ８０３，８０４はラッチ回路を形成する（図８中に一点鎖線で囲った回路部）。インバータ８０５は、そのラッチ回路の出力を反転出力させるものである。コンパレータ８１０は、走査信号異常検出回路の出力値と、予め定めた基準電圧値Ｖｒｅｆとを比較し、大小関係に応じた論理値に変換して出力する機能を果たす。例えば、走査信号異常検出回路の出力値が基準電圧値Ｖｒｅｆ以上のときには、コンパレータは論理「１」を出力し、走査信号異常検出回路の出力値が基準電圧値Ｖｒｅｆ未満のときには、コンパレータは論理「０」を出力する。ラッチ信号ＬＡＴはタイミングコントローラ６００から出力され、トランスファーゲート８０１のＮチャネルトランジスタ及び、トランスファーゲート８０２のＰチャネルトランジスタに接続される。
【００７６】
また、ラッチ信号ＬＡＴはインバータ８０６により論理反転され、インバータ８０６の出力はトランスファーゲート８０１のＰチャネルトランジスタ及びトランスファーゲート８０２のＮチャネルトランジスタに接続される。
【００７７】
基準電圧Ｖｒｅｆの設定については、ゲート線電位が完全に出力されていない状態のみを検出する場合には例えばゲート線電位が僅かに低下しているような状況を、基準電圧ＶｒｅｆをほぼＬｏｗレベルに設定すればよい。ゲート線電位が僅かに低下しているような状態を検出する場合には基準電圧ＶｒｅｆをＨｉｇｈに近いレベルに設定すれば良い。また、ゲート線の立ち上り／立ち下がり時間が遅くなるような異常を検出する場合もラッチ信号ＬＡＴによるラッチタイミングを適切に設定することで検出可能となり、正常時にＨレベル、異常時にＬレベルを異常判定回路８００から出力するよう構成できる。
【００７８】
なお、異常判定回路８００を並列に２個設け、それぞれ異なるタイミングでデータラッチをすることで、例えば、走査信号異常検出回路４００が常時Ｈレベルを出力するような異常が発生した場合にも異常であることの検出が可能となる。
【００７９】
また、走査信号異常検出回路４００にダミー段を設けてもよい。単位シフトレジスタ回路ＳＦＤはしシフトするパルスのレベルが低下すると、次段、次々段とシフトするうちに、さらにシフトするパルスのレベルが低下していく。従って、単位シフトレジスタ回路ＳＦＤｎの次段にダミー段を設けることで、より確実にゲート線の異常を検出することが可能となる。なお、走査信号異常検出回路にダミー段を設ける場合には、それに伴い、ゲート線駆動回路のダミー段も増やす必要がある。
【００８０】
上述したように、異常判定回路８００の出力レベルを外部機器（非図示）が常時監視することにより、電気光学装置の表示動作時において、走査信号やその駆動回路出力の欠陥の検出が容易に可能となる。
【００８１】
実施の形態２．
図９は、本発明に係る表示装置の構成を示す概略ブロック図であり、表示装置の代表例として液晶表示装置１０の全体構成を示している。図１２の（ａ）は、実施の形態２に係るゲート線駆動回路２００のタイミングを示す図である。ゲート線駆動回路２００ａ、２００ｂの各段の出力タイミングを、ゲート信号ＧＬｓ１〜ＧＬｓｎとして示した。
【００８２】
ゲート線駆動回路２００は、奇数行のゲート線ＧＬ１，ＧＬ３，ＧＬ５，・・・ＧＬｎ−１を駆動する奇数ゲート線駆動回路２００ａと、偶数行のゲート線ＧＬ２，ＧＬ４，ＧＬ６，・・・ＧＬｎを駆動する偶数ゲート線駆動回路２００ｂとから構成されており、所定の走査周期に基づきゲート線ＧＬを順に選択して活性化させる。
【００８３】
走査信号異常検出回路４００は、奇数行のゲート線ＧＬ１，ＧＬ３，ＧＬ５，・・・ＧＬｎ−１により駆動する奇数走査信号異常検出回路４００ａと、偶数行のゲート線ＧＬ２，ＧＬ４，ＧＬ６，・・・ＧＬｎにより駆動する偶数走査信号異常検出回路４００ｂとから構成されており、所定の走査周期に基づきスタートパルスをシフトさせる。
【００８４】
図１０は、本発明に係るゲート線駆動回路の構成を示す図である。上述したようにゲート線駆動回路は、奇数ゲート線駆動回路２００ａと偶数ゲート線駆動回路２００ｂとから構成されている。奇数ゲート線駆動回路２００ａは、奇数行のゲート線ＧＬ１，ＧＬ３，ＧＬ５，・・・ＧＬｎ−１をそれぞれ駆動する単位シフトレジスタ回路ＳＲ１，ＳＲ３，ＳＲ５，・・・ＳＲｎ−１が縦続接続（カスケード接続）して成っている。偶数ゲート線駆動回路２００ｂは、偶数行のゲート線ＧＬ２，ＧＬ４，ＧＬ６，・・・ＧＬｎをそれぞれ駆動する単位シフトレジスタ回路ＳＲ２，ＳＲ４，ＳＲ６，・・・ＳＲｎが縦続接続（カスケード接続）して成っている。つまり、奇数ゲート線駆動回路２００ａおよび偶数ゲート線駆動回路２００ｂのそれぞれにおいては、第ｋ段目の単位シフトレジスタ回路ＳＲｋから見て、「前段」は２行前の単位シフトレジスタ回路ＳＲｋ−２であり、「次段」は２行後の単位シフトレジスタ回路ＳＲｋ＋２である（ｋは１〜ｎの自然数）。
【００８５】
本実施の形態の奇数ゲート線駆動回路２００ａは、その最後段である単位シフトレジスタ回路ＳＲｎ−１のさらに次段に、画素を駆動しないダミーのゲート線ＧＬｄ１に接続されたダミーの単位シフトレジスタ回路ＳＲＤ１（以下「第１ダミー段」）が設けられる。一方、偶数ゲート線駆動回路２００ｂでは、その最後段である単位シフトレジスタ回路ＳＲＤ２（以下「第２ダミー段」）が設けられ、同様に画素を駆動しないダミーのゲート線ＧＬｄ2に接続されている。基本的に第１および第２ダミー段ＳＲＤ１，ＳＲＤ２も他の単位シフトレジスタ回路ＳＲと同様の回路構成を有している。
【００８６】
図９に示すタイミングコントローラ６００は、各々位相が異なる２相のクロック信号ＣＫＶＯ，ＣＫＶＯＢを奇数ゲート線駆動回路２００ａの単位シフトレジスタ回路ＳＲに、各々位相が異なる２相のクロック信号ＣＫＶＥ，ＣＫＶＥＢを偶数ゲート線駆動回路２００ｂの単位シフトレジスタ回路ＳＲに供給するものである。クロック信号ＣＫＶＯ，ＣＫＶＯＢ，およびクロック信号ＣＫＶＥ，ＣＫＶＥＢは互いにその活性期間が重ならず、表示装置の走査周期に同期したタイミングで、ＣＫＶＯ，ＣＫＶＯＢ，ＣＫＶＯ，ＣＫＶＯＢ・・・，ＣＫＶＥ，ＣＫＶＥＢ，ＣＫＶＥ，ＣＫＶＥＢ・・・の順番で繰り返し活性化するよう制御される。
【００８７】
各単位シフトレジスタ回路ＳＲの構成は上述した実施の形態１と同様である。奇数ゲート線駆動回路２００ａの単位シフトレジスタ回路ＳＲのクロック端子ＣＫには、タイミングコントローラ６００が出力するクロック信号ＣＫＶＯ，ＣＫＶＯＢの１つが供給される。偶数ゲート線駆動回路２００ｂの単位シフトレジスタ回路ＳＲのクロック端子ＣＫには、タイミングコントローラ６００が出力するクロック信号ＣＫＶＥ，ＣＫＶＥＢの１つが供給される。
【００８８】
具体的には、クロック信号ＣＫＶＯは、第［４ｘ−３］行目（ｘは自然数、以下同じ）のゲート線ＧＬ４ｘ−３を駆動する単位シフトレジスタ回路ＳＲ１，ＳＲ５，ＳＲ９・・・に供給される。クロック信号ＣＫＶＯＢは、第［４ｘ−１］行目（ｘは自然数、以下同じ）のゲート線ＧＬ４ｘ−１を駆動する単位シフトレジスタ回路ＳＲ３，ＳＲ７，ＳＲ１１・・・に供給される。クロック信号ＣＫＶＥは、第［４ｘ−２］行目（ｘは自然数、以下同じ）のゲート線ＧＬ４ｘ−２を駆動する単位シフトレジスタ回路ＳＲ２，ＳＲ６，ＳＲ１０・・・に供給される。クロック信号ＣＫＶＥＢは、第［４ｘ］行目（ｘは自然数、以下同じ）のゲート線ＧＬ４ｘ−１を駆動する単位シフトレジスタ回路ＳＲ４，ＳＲ８，ＳＲ１２・・・に供給される。また、ｘ＝４／ｎである。
【００８９】
クロック信号ＣＫＶＯ，ＣＫＶＯＢ，およびクロック信号ＣＫＶＥ，ＣＫＶＥＢはこの順番で繰り返し活性化するので、シフトレジスタ回路ＳＲ１，ＳＲ２，ＳＲ３、ＳＲ４・・・のクロック端子はその順番で活性化されることとなる。
【００９０】
なお、一般的な表示装置の走査線数は４の倍数なので、２組の２相のクロック信号ＣＫＶＯ，ＣＫＶＯＢ，ＣＫＶＥ，ＣＫＶＥＢにより制御されるシフトレジスタ回路では、終わりから２行目である第ｎ−１行目の単位シフトレジスタ回路ＳＲｎ−１（奇数ゲート線駆動回路２００ａの最終段）のクロック端子ＣＫに供給されるクロック信号はＣＫＶＯＢが供給され、最終行である第ｎ行目の単位シフトレジスタ回路ＳＲｎ（偶数ゲート線駆動回路２００ｂの最終段）のクロック端子ＣＫに供給されるクロック信号はＣＫＶＥＢが供給される。
【００９１】
第１行目の単位シフトレジスタ回路ＳＲ１（奇数ゲート線駆動回路２００ａの第１段目）の入力端子ＩＮには奇数段用スタート信号ＳＴＶOが入力され、第２行目の単位シフトレジスタ回路ＳＲ２（偶数ゲート線駆動回路２００ｂの第１段目）の入力端子ＩＮには偶数段用スタート信号ＳＴＶＥが入力される。本実施の形態において、スタート信号ＳＴＶO，ＳＴＶＥは共に画像信号の各フレーム期間の先頭に対応するタイミングで活性化する（Ｈレベルになる）信号であるが、偶数段用スタート信号ＳＴＶＥは奇数段用スタート信号ＳＴＶOよりも１水平期間（１Ｈ）、即ち１画素ライン分の走査期間だけ位相が遅れている。
【００９２】
第３行目以降の単位シフトレジスタ回路ＳＲｋにおいては、入力端子ＩＮはその２行前（奇数ゲート線駆動回路２００ａ内あるいは偶数ゲート線駆動回路２００ｂ内では１段前）の単位シフトレジスタ回路ＳＲｋ−２の出力端子ＯＵＴに接続される。
【００９３】
第１および第２ダミー段ＳＲＤ１，ＳＲＤ２においても同様であり、第１ダミー段ＳＲＤ１の入力端子ＩＮには、その２行前に相当する単位シフトレジスタ回路ＳＲｎ−１の出力信号ＧＬｎ−１が入力される。また第２ダミー段ＳＲＤ２の入力端子ＩＮには、その２行前に相当する単位シフトレジスタ回路ＳＲｎの出力信号ＧＬｓｎが入力される。
【００９４】
各単位シフトレジスタ回路ＳＲｋのリセット端子ＲＳＴは、その２行後（奇数ゲート線駆動回路２００ａ内あるいは偶数ゲート線駆動回路２００ｂ内では１段後）の単位シフトレジスタ回路ＳＲｋ＋２の出力端子ＯＵＴに接続される。
【００９５】
終わりから２行目の単位シフトレジスタ回路ＳＲｎ−１（奇数ゲート線駆動回路２００ａの最後段）のリセット端子ＲＳＴは、その２行後に相当する第１ダミー段ＳＲＤ１の出力端子ＯＵＴに接続される。また最終行単位シフトレジスタ回路ＳＲｎ（偶数ゲート線駆動回路２００ｂの最終段）のリセット端子ＲＳＴは、第２ダミー段ＳＲＤ２の出力端子ＯＵＴに接続される。
【００９６】
なお、第１ダミー段ＳＲＤ１のリセット端子ＲＳＴには、奇数段用スタートパルスＳＴＶOが入力される。第２ダミー段ＳＲＤ２のリセット端子ＲＳＴには、偶数段用スタートパルスＳＴＶEが入力される。
【００９７】
以上のように、各単位シフトレジスタ回路ＳＲｋの出力端子ＯＵＴから出力される出力信号ＧＬｓｋは、選択信号（垂直走査パルス）としてそれぞれの対応するゲート線ＧＬｋへと供給されると共に、２行後の単位シフトレジスタ回路ＳＲｋ＋２の入力端子ＩＮ並びに２行前の単位シフトレジスタ回路ＳＲｋ−２のリセット端子ＲＳＴへも供給される。
【００９８】
図１１は、本発明に係る走査信号異常検出回路４００の構成を示す図である。図１２の（ｂ）は、実施の形態２に係る走査信号異常検出回路４００のタイミングを示す図である。上述したように走査信号異常検出回路４００は、奇数走査信号異常検出回路４００ａと偶数走査信号異常検出回路４００ｂとから構成されている。奇数走査信号異常検出回路４００ａは、奇数行のゲート線ＧＬ１，ＧＬ３，ＧＬ５，・・・から駆動する単位シフトレジスタ回路ＳＤ１，ＳＦＤ３，ＳＦＤ５，・・・が縦続接続（カスケード接続）して成っている。偶数走査信号異常検出回路４００ｂは、偶数行のゲート線ＧＬ２，ＧＬ４，ＧＬ６，・・・から駆動する単位シフトレジスタ回路ＳＦＤ２，ＳＦＤ４，ＳＦＤ６，・・・が縦続接続（カスケード接続）して成っている。つまり、奇数走査信号異常検出回路４００ａおよび偶数走査信号異常検出回路４００ｂのそれぞれにおいては、第ｋ段目の単位シフトレジスタ回路ＳＦＤｋから見て、「前段」は２行前の単位シフトレジスタ回路ＳＦＤｋ−２であり、「次段」は２行後の単位シフトレジスタ回路ＳＦＤｋ＋２である（ｋは１〜ｎの自然数）。
【００９９】
各単位シフトレジスタ回路ＳＦＤは、入力端子ＩＮ、出力端子ＯＵＴ、ゲート信号入力端子ＧＰ、およびリセット端子ＲＳＴを有している。図９のように、奇数走査信号異常検出回路４００ａ内の各単位シフトレジスタ回路ＳＦＤのゲート信号入力端子ＧＰ、およびリセット端子ＲＳＴには、ゲート信号ＧＬｓ２ｙ−１が順次供給される（ｙは１〜ｎ/２の自然数である。また信号レベルはゲ−トハイ信号ＶＧＨまたはゲートロウ信号ＶＧＬ。）。具体的には、奇数走査信号異常検出回路４００ａの第１ステージＳＦＤ１では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ１が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ３が供給される。奇数走査信号異常検出回路４００ａの第２ステージＳＦＤ３では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ３が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ５が供給される。奇数走査信号異常検出回路４００ａの第３ステージＳＦＤ５では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ５が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ７が供給される。図９の例では、最後段である第ｎ−１段目（奇数走査信号異常検出回路４００ａの第ｎ／２ステージ）の単位シフトレジスタ回路ＳＦＤｎ−１のゲート信号入力端子ＧＰにゲート線ＧＬｓｎ−１信号が供給され、リセット端子ＲＳＴにダミーゲート信号ＧＬｓｄ１が供給される。
【０１００】
偶数走査信号異常検出回路４００ｂ内の各単位シフトレジスタ回路ＳＦＤのゲート信号入力端子ＧＰ、およびリセット端子ＲＳＴには、ゲート信号ＧＬｓ２ｙが順次供給される（ｙは１〜ｎ/２の自然数である。また信号レベルはゲートハイ信号ＶＧＨまたはゲートロウ信号ＶＧＬ。）。また信号レベルはゲートハイ信号ＶＧＨまたはゲートロウ信号ＶＧＬ）。具体的には、偶数走査信号異常検出回路４００ｂの第１ステージＳＦＤ２では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ２が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ４が供給される。偶数走査信号異常検出回路４００ｂの第２ステージＳＦＤ４では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ４が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ６が供給される。偶数走査信号異常検出回路４００ｂの第３ステージＳＦＤ６では、ゲート信号入力端子ＧＰにゲート信号ＧＬｓ６が供給され、リセット端子ＲＳＴにゲート信号ＧＬｓ８が供給される。図９の例では、最後段である第ｎ段目（偶数走査信号異常検出回路４００ｂの第ｎ／２ステージ目）の単位シフトレジスタ回路ＳＦＤｎのゲート信号入力端子ＧＰにゲート線ＧＬｓｎ信号が供給され、リセット端子ＲＳＴにダミーゲート信号ＧＬｓｄ２が供給される。
【０１０１】
走査信号異常検出回路４００に信号のシフト動作を開始させるためのスタートパルスＳＴＶが縦続接続した単位シフトレジスタ回路ＳＦＤの初段に入力される。本実施の形態において、スタート信号ＳＴＶは画像信号の各フレーム期間の先頭に対応するタイミングで活性化される（Ｈレベルになる）信号である。
【０１０２】
奇数段用スタート信号ＳＴＶOは、奇数走査信号異常検出回路４００ａの第１段目（第１ステージ）である単位シフトレジスタ回路ＳＦＤ１の入力端子ＩＮに入力される。第２段目以降の各単位シフトレジスタ回路ＳＦＤにおいては、入力端子ＩＮはその前段の単位シフトレジスタ回路ＳＦＤの出力端子ＯＵＴに接続される。
【０１０３】
偶数段用スタート信号ＳＴＶＥは、偶数走査信号異常検出回路４００ｂの第１段目（第１ステージ）である単位シフトレジスタ回路ＳＦＤ２の入力端子ＩＮに入力される。第２段目以降の各単位シフトレジスタ回路ＳＦＤにおいては、入力端子ＩＮはその前段の単位シフトレジスタ回路ＳＦＤの出力端子ＯＵＴに接続される。
【０１０４】
図９の走査信号異常検出回路４００において、単位シフトレジスタ回路ＳＦＤの各々は、ゲート線ＧＬ信号に同期して、入力端子ＩＮに入力される信号（スタート信号ＳＴＶあるいは自己の前段の出力信号）を時間的にシフトさせながら、自己の後段の単位シフトレジスタ回路ＳＦＤへと伝達する。
【０１０５】
そのように動作する複数の単位シフトレジスタ回路ＳＦＤを図９のように縦続接続し、走査信号異常検出回路４００を構成すると、第１段目の単位シフトレジスタ回路ＳＦＤ１及びＳＦＤ２の入力端子ＩＮに入力された入力信号（スタート信号ＳＴＶＯ及びＳＴＶＥ）は、図１０に示すタイミング図のように、ゲート信号ＧＬｓに同期したタイミングでシフトされながら、単位シフトレジスタ回路ＳＦＤを順番に伝達される。それによって、奇数走査信号異常検出回路４００ａは、伝達されたパルスを奇数異常判定回路８００ａへ、偶数走査信号異常検出回路４００ｂは、伝達されたパルスを偶数異常判定回路８００ｂへ伝える。
【０１０６】
上述したように、奇数異常判定回路８００ａと偶数異常判定回路８００ｂの出力レベルを常時監視することにより、電気光学装置の表示動作時において、走査信号やその駆動回路出力の欠陥の検出が容易に可能となる。また、ゲート線駆動回路と走査信号異常検出回路を表示部の左右に分離して配置することにより、狭額縁の表示装置であっても、表示部の中央配置が容易になる。
【０１０７】
なお、最終段のリセット端子ＲＳＴへの入力はスタート信号ＳＴＶＯおよびＳＴＶＥであってもよい。この場合、ダミーのゲート線ＧＬｄ１，ＧＬｄ２は不要となる。
【０１０８】
また、走査信号異常検出回路４００にダミー段を設けてもよい。単位シフトレジスタ回路ＳＦＤは、シフトするパルスのレベルが低下すると、次段、次々段とシフトするうちに、さらにシフトするパルスのレベルが低下していく。従って、ダミー段を設けることで、より確実にゲート線の異常を検出することが可能となる。なお、走査信号異常検出回路４００にダミー段を設ける場合には、それに伴い、ゲート線駆動回路のダミー段も増やす必要があることは言うまでもない。
【０１０９】
また、本実施の形態での駆動タイミング（図１２）では、隣接するゲート線がオーバラップさせているが、図３のようにオーバラップさせなくても良い。
【０１１０】
ゲート線駆動回路２００は結晶シリコントランジスタを採用した集積回路（ゲートドライバＩＣ）でも適用可能である。この場合、一般のゲートドライバＩＣはダミー信号を生成しないため、異常検出回路４００の最終段のＲＳＴ端子にはスタート信号ＳＴＶが入力される。なお、通常、ゲートドライバＩＣは出力電圧レベルが低いため、レベルシフタを設けスタート信号のＨレベルをアップさせる。
【０１１１】
異常検出回路４００は額縁サイズが特に問題にならないならば、アモルファスシリコンＴＦＴを適用することが可能。また、結晶シリコントランジスタを採用した集積回路（ＩＣ）で同等の回路を形成することも可能である。ＩＣを用いる場合は必要に応じてレベルシフト回路を適用する。
【０１１２】
なお、上述の実施の形態１および２では、表示装置の例として、電気光学層に液晶層を採用した液晶表示装置に本発明を適用してその内容を説明したが、本発明は電気信号を光の輝度に変換する電気光学層としてエレクトロルミネッセンス（ＥＬ）、有機ＥＬ、プラズマディスプレイ、電子ペーパなどを採用した表示装置においても適用可能である。さらには光の強度を電気信号に変換する撮像装置（画像センサ）などの電気光学装置に広く適用可能である。
【符号の説明】
【０１１３】
１０  液晶表示装置
１００  液晶表示部
１０１  画素
１０２  画素スイッチ素子
１０３  キャパシタ
１０４  液晶表示素子
２００、２００ａ、２００ｂ  ゲート線駆動回路
３００  ソースドライバ
４００、４００ａ、４００ｂ  走査信号異常検出回路
５００  表示パネル
６００  タイミングコントローラ
７００  電圧生成回路
８００、８００ａ、８００ｂ  異常判定回路
【図１】
2019113710.tif 000003
【図２】
2019113710.tif 000004
【図３】
2019113710.tif 000005
【図４】
2019113710.tif 000006
【図５】
2019113710.tif 000007
【図６】
2019113710.tif 000008
【図７】
2019113710.tif 000009
【図８】
2019113710.tif 000010
【図９】
2019113710.tif 000011
【図１０】
2019113710.tif 000012
【図１１】
2019113710.tif 000013
【図１２】
2019113710.tif 000014