(57)【要約】【課題】暗電流あるいは白傷の発生を抑えるために有利な技術を提供する。【解決手段】光電変換装置は、シリコンで構成された半導体基板の中に配置された光電変換部と、前記半導体基板の表面に配置されたトランジスタとを備える。前記光電変換部は、電荷を蓄積する第１導電型の第１領域と、前記第１導電型とは異なる第２導電型の第２領域とを含み、前記第１領域は、前記表面と前記第２領域との間に配置され、前記半導体基板は、前記トランジスタのソースおよび／またはドレインとして機能する第３領域を含み、前記半導体基板は、前記第３領域の下方かつ前記第３領域から離隔した位置に、シリコン以外の第１４族元素を含有する不純物領域を含み、前記不純物領域における前記第１４族元素の濃度分布のピーク位置は、前記表面からの深さが、前記第２領域における多数キャリアの濃度分布のピーク位置よりも浅い。【選択図】図３
2019102494.tif 000002
【特許請求の範囲】
【請求項１】
シリコンで構成された半導体基板の中に配置された光電変換部と、前記半導体基板の表面に配置されたトランジスタと、を備える光電変換装置であって、
前記光電変換部は、電荷を蓄積する第１導電型の第１領域と、前記第１導電型とは異なる第２導電型の第２領域とを含み、前記第１領域は、前記表面と前記第２領域との間に配置され、
前記半導体基板は、前記トランジスタのソースおよび／またはドレインとして機能する第３領域を含み、
前記半導体基板は、前記第３領域の下方かつ前記第３領域から離隔した位置に、シリコン以外の第１４族元素を含有する不純物領域を含み、
前記不純物領域における前記第１４族元素の濃度分布のピーク位置は、前記表面からの深さが、前記第２領域における多数キャリアの濃度分布のピーク位置よりも浅い、
ことを特徴とする光電変換装置。
【請求項２】
前記トランジスタはゲート電極を有し、
前記不純物領域は、前記表面に直交する方向における前記ゲート電極の下方に配置される部分を含む、
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記半導体基板の中には、前記光電変換部を含む複数の光電変換部が配置され、
前記第２領域は、前記複数の光電変換部に対して共通に設けられ、
前記不純物領域は、前記表面に直交する方向における前記第３領域と前記第２領域との間に配置されている、
ことを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記半導体基板における前記第３領域の下方に前記第２導電型の半導体領域が配置され、
前記不純物領域は、前記半導体領域の中に配置されている、
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記トランジスタは、前記表面に直交する断面において２つの絶縁体領域によって挟まれるように配置され、
前記半導体基板は、前記断面において前記２つの絶縁体領域のそれぞれの下方に配置された前記第２導電型の２つの分離領域を有し、
前記不純物領域は、前記断面において前記２つの分離領域の間に配置されている、
ことを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記２つの分離領域における多数キャリアの最大濃度は、前記半導体領域における多数キャリアの最大濃度より高い、
ことを特徴とする請求項５に記載の光電変換装置。
【請求項７】
前記半導体領域における前記第２導電型の多数キャリアの濃度は、１×１０１５［ａｔｏｍｓ／ｃｍ３］以上である、
ことを特徴とする請求項４乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記半導体基板の中には、前記第１導電型の第４領域が配置され、前記半導体基板の上には、前記第１領域の電荷を前記第４領域に転送するための転送電極が配置され、
前記不純物領域は、前記表面に直交する方向における前記転送電極および前記第４領域の下方には配置されていない、
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記トランジスタは、増幅トランジスタ、リセットトランジスタ、選択トランジスタおよび付加容量トランジスタのいずれか１つである、
ことを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記半導体基板は、前記光電変換部が配置された画素部と、前記画素部から信号を読み出すための周辺回路部とを有し、
前記トランジスタが前記周辺回路部に配置されている、
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記半導体基板は、前記光電変換部および前記トランジスタが配置された画素部と、前記画素部の周辺の周辺部とを有し、
前記周辺部は、半導体素子を含み、
前記半導体基板は、前記半導体素子の下方に、シリコン以外の第１４族元素を含有するゲッタリング領域を含む、
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１２】
前記ゲッタリング領域は、前記半導体素子のウェルの下方に配置されている、
ことを特徴とする請求項１１に記載の光電変換装置。
【請求項１３】
前記表面からの前記不純物領域の深さと前記表面からの前記ゲッタリング領域の深さとが同じである、
ことを特徴とする請求項１１又は１２に記載の光電変換装置。
【請求項１４】
前記表面からの前記不純物領域の深さと前記表面からの前記ゲッタリング領域の深さとが異なる、
ことを特徴とする請求項１１又は１２に記載の光電変換装置。
【請求項１５】
前記トランジスタはシリサイドを含み、前記半導体素子は前記トランジスタとは金属種が異なるシリサイドを含む、
ことを特徴とする請求項１１乃至１４のいずれか１項に記載の光電変換装置。
【請求項１６】
前記トランジスタは、シリサイドを含み、前記不純物領域における前記第１４族元素の濃度は、１×１０１７［ａｔｏｍｓ／ｃｍ３］以上である、
ことを特徴とする請求項１乃至１５のいずれか１項に記載の光電変換装置。
【請求項１７】
前記不純物領域における前記第１４族元素の濃度のピーク位置の前記表面からの深さは、０．１μｍ〜５μｍの範囲内にある、
ことを特徴とする請求項１乃至１６のいずれか１項に記載の光電変換装置。
【請求項１８】
半導体基板の中に配置された光電変換部と、前記半導体基板の表面に配置されたトランジスタと、を備える光電変換装置であって、
前記光電変換部は、電荷を蓄積する第１導電型の第１領域と、前記第１導電型とは異なる第２導電型の第２領域とを含み、前記第１領域は、前記表面と前記第２領域との間に配置され、
前記半導体基板は、前記トランジスタのソースおよび／またはドレインとして機能する第３領域を含み、
前記半導体基板は、前記第３領域の下方かつ前記第３領域から離隔した位置に、炭素を含有する不純物領域を含み、
前記不純物領域における炭素の濃度のピーク位置の前記表面からの深さは、０．１μｍ〜５μｍの範囲内にあり、前記第２領域における多数キャリアの濃度のピーク位置よりも浅い、
ことを特徴とする光電変換装置。
【請求項１９】
請求項１乃至１８のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力された信号を処理する処理装置と、
を備えることを特徴とする機器。
【請求項２０】
駆動装置を具備する機器であって、請求項１乃至１８のいずれか１項に記載の光電変換装置を搭載し、前記光電変換装置で得られた情報に基づいて前記駆動装置を制御する制御装置を備えることを特徴とする機器。
【請求項２１】
光電変換部およびトランジスタを含む光電変換装置の製造方法であって、
前記光電変換部は、電荷を蓄積する第１導電型の第１領域と、前記第１導電型とは異なる第２導電型の第２領域とを含み、前記第１領域は、半導体基板の表面と前記第２領域との間に配置され、
前記製造方法は、
前記半導体基板にシリコン以外の第１４族元素を注入して、前記半導体基板の中に、前記第１４族元素を含有する不純物領域を形成する工程と、
前記半導体基板に前記トランジスタのソースまたはドレインとして機能する第３領域を形成する工程と、を含み、
前記不純物領域は、前記第３領域の下方かつ前記第３領域から離隔した位置に配置され、
前記不純物領域における前記第１４族元素の濃度のピーク位置は、前記表面からの深さが、前記第２領域における多数キャリアの濃度のピーク位置よりも浅い、
ことを特徴とする光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置およびその製造方法、機器に関する。
【背景技術】
【０００２】
固体撮像装置の多画素、高感度化および多機能化が進んでいる。それらを実現する上での阻害要因の一つとして、固体撮像装置の白傷という課題がある。白傷は、固体撮像装置の製造工程において、金属不純物が画素の光電変換部に混入することで発生しうる。光電変換部への金属不純物の混入を防止するために、半導体基板の中に高密度の欠陥層を形成し、製造プロセス中の熱処理において金属不純物を欠陥層によってゲッタリングする技術がある。
【０００３】
特許文献１には、半導体基板の上に配置されたＮ型の第１エピタキシャル層と、第１エピタキシャル層の上に配置された第２エピタキシャル層とを有するＣＭＯＳイメージセンサが記載されている。第２エピタキシャル層には、Ｐ型のウェルが形成され、該Ｐ型のウェルの内部に設けられたＮ型の半導体領域と該Ｐ型のウェルとによって光電変換素子が形成される。第１エピタキシャル層には、ゲッタリング層を設けられている。特許文献１には、画素を構成する光電変換素子およびトランジスタのうち光電変換素子とゲッタリング層との位置関係のみしか記載されていない。しかし、トランジスタは、通常、ゲッタリング層が設けられた第１エピタキシャル層の上に配置された第２エピタキシャル層に形成されるものと考えられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１７１１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
光電変換部に金属不純物が侵入する要因としては、画素領域を形成するためのイオン注入、ドライエッチングなどのイオン加速プロセスにおいて、基板に金属不純物が侵入することが考えられる。また、光電変換部に金属不純物が侵入する要因としては、周辺回路領域から画素の光電変換部にシリサイド形成用の金属が熱拡散することも考えられる。特許文献１に記載されたＣＭＯＳイメージセンサでは、画素を構成するトランジスタ（のソース領域およびドレイン領域）とその下方に位置するゲッタリング層との距離が長いと考えられる。したがって、トランジスタを経由して金属不純物が侵入した場合において、光電変換素子への金属不純物の混入を効果的に抑制することが難しい。
【０００６】
本発明は、上記の課題認識を契機としてなされたものであり、暗電流あるいは白傷の発生を抑えるために有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の１つの側面は、シリコンで構成された半導体基板の中に配置された光電変換部と、前記半導体基板の表面に配置されたトランジスタと、を備える光電変換装置に係り、前記光電変換部は、電荷を蓄積する第１導電型の第１領域と、前記第１導電型とは異なる第２導電型の第２領域とを含み、前記第１領域は、前記表面と前記第２領域との間に配置され、前記半導体基板は、前記トランジスタのソースおよび／またはドレインとして機能する第３領域を含み、前記半導体基板は、前記第３領域の下方かつ前記第３領域から離隔した位置に、シリコン以外の第１４族元素を含有する不純物領域を含み、前記不純物領域における前記第１４族元素の濃度分布のピーク位置は、前記表面からの深さが、前記第２領域における多数キャリアの濃度分布のピーク位置よりも浅い。
【発明の効果】
【０００８】
本発明によれば、暗電流あるいは白傷の発生を抑えるために有利な技術が提供される。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態の光電変換装置の構成を示す模式図。
【図２】本発明の一実施形態の光電変換装置の画素部の一部分の構成を
【図３】本発明の一実施形態の光電変換装置の断面図。
【図４】第１ゲッタリング領域におけるシリコン以外の第１４族元素の濃度および第２導電型（ｐ型）の不純物濃度（多数キャリア濃度）を例示する図。
【図５】第１変形例を示す図。
【図６】第２変形例を示す図。
【図７】第３変形例を示す図。
【図８】第４変形例を示す図。
【図９】第５変形例を示す図。
【図１０】第６変形例を示す図。
【図１１】第７変形例を示す図。
【図１２】本発明の一実施形態の光電変換装置の製造方法を例示する図。
【図１３】本発明の一実施形態の光電変換装置の製造方法を例示する図。
【図１４】本発明の一実施形態の光電変換装置の製造方法を例示する図。
【図１５】本発明の一実施形態の機器の構成を示す図。
【図１６】本発明の一実施形態の輸送機器の構成を示す図。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照しながら本発明をその例示的な実施形態に基づいて説明する。
【００１１】
本明細書では、半導体領域の導電型を区別するために第１導電型および第２導電型という用語が用いられる。第１導電型と第２導電型とは、互いに異なる導電型（互いに反対の導電型）である。例えば、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。
【００１２】
図１は、本発明の一つの実施形態の光電変換装置１００の構成を示す模式図である。光電変換装置１００は、画素部１０１と、画素部１０１から信号を読み出すための周辺回路部１０２とを含む。周辺回路部１０２は、画素部１０１の周辺にあることから、周辺部と称することもできる。周辺回路部１０２は、例えば、トランジスタ、ダイオード、キャパシタなどの半導体素子を含む。画素部１０１は、複数の単位画素１０８を含みうる。各単位画素は、少なくとも１つの画素（光電変換部）を含みうる。したがって、画素部１０１は、複数の画素を含む。該複数の画素は、複数の行および複数の列を構成するように配置されうる。周辺回路部１０２は、垂直走査回路（行選択回路）１０３、読出部１０４、水平走査回路（列選択回路）１０５、タイミング制御部１０６、複数の列信号線１０７および信号処理部１０９を含みうる。垂直走査回路１０３は、画素部１０１における行を選択する。読出部１０４は、画素部１０１における垂直走査回路１０３によって選択された行の画素の信号を複数の列信号線１０７を介して読み出す。読出部１０４は、例えば、列毎に設けられた複数の列回路を含み、各列回路は、例えば、アンプおよびＡＤ変換器を含みうる。水平走査回路１０５は、読出部１０４によって読み出された１行分の信号（例えば、画素部１０１の複数の列に相当する数の信号）を設定された順に選択する。タイミング制御部１０６は、垂直走査回路１０３、読出部１０４および水平走査回路１０５を制御する。信号処理部１０９は、読出部１０４によって読み出され水平走査回路１０５によって選択された信号を処理して出力する。
【００１３】
図２には、光電変換装置１００の画素部１０１の一部分の構成を模式的に示す平面図である。図２において、コンタクトプラグ、配線層、カラーフィルタおよびマイクロレンズ等の構成要素は、説明の簡単化のために省略されている。画素部１０１は、第１エリア２０１および第２エリア２０２を含みうる。第１エリア２０１は、電荷蓄積領域３０１、浮遊拡散領域３０５、および、電荷蓄積領域３０１と浮遊拡散領域３０５との間にチャネルを形成する転送電極３０４を含みうる。画素部１０１の各単位画素１０８は、少なくとも１つの画素を含み、各画素は、少なくとも１つの光電変換部を含みうる。各光電変換部は、電荷蓄積領域３０１を含みうる。
【００１４】
第１エリア２０１および第２エリア２０２は、活性領域２１１に配置される。活性領域２１１と活性領域２１１との間には、素子分離領域３０６が配置される。図２の例では、２つの第１エリア２０１に対して１つの浮遊拡散領域３０５が配置されているが、これは一例に過ぎない。例えば、１つの第１エリア２０１に対して１つの浮遊拡散領域３０５が配置されうる。あるいは、各第１エリア２０１が互いに分離された活性領域２１１にそれぞれ配置され、各第１エリア２０１に対して１つの浮遊拡散領域３０５が配置されうる。また、図２の例では、１つの第１エリア２０１に対して２つの電荷蓄積領域３０１が配置されているが、１つの第１エリア２０１に対して単一の電荷蓄積領域３０１が配置されてもよい。
【００１５】
第２エリア２０２には、例えば、図２において上から順番に、第１選択トランジスタ２０６、第２選択トランジスタ２０７、増幅トランジスタ２０８、リセットトランジスタ２０９、付加容量トランジスタ２１０およびウェルコンタクト（不図示）が配置されうる。図２の例では、２つの第１エリア２０１に対して１つの第２エリア２０２が割り当てられ、４つの電荷蓄積領域３０１（光電変換部）に対して１つの第２エリア２０２が割り当てられているが、これは一例に過ぎない。例えば、１つの第１エリア２０１に対して１つの第２エリア２０２が割り当てられてもよい。また、第２エリア２０２の構成は、図２の例に限定されず、例えば、第２エリア２０２に増幅トランジスタ２０８のみが配置されてもよい。
【００１６】
図２の例では、活性領域２１１の第２エリア２０２に第１選択トランジスタ２０６、第２選択トランジスタ２０７、増幅トランジスタ２０８、リセットトランジスタ２０９および付加容量トランジスタ２１０が配置されている。また、図２の例では、活性領域２１１の第２エリア２０２に第１ゲッタリング領域３１７が配置されている。図２の例では、第１ゲッタリング領域３１７が第１選択トランジスタ２０６、第２選択トランジスタ２０７、増幅トランジスタ２０８、リセットトランジスタ２０９、付加容量トランジスタ２１０に対して設けられているが、これは一例に過ぎない。第１ゲッタリング領域３１７は、第１選択トランジスタ２０６、第２選択トランジスタ２０７、増幅トランジスタ２０８、リセットトランジスタ２０９、付加容量トランジスタ２１０の少なくとも１つに対して設けられうる。第１ゲッタリング領域３１７は、例えば、付加容量トランジスタ２１０のみに対して設けられてもよいし、第１選択トランジスタ２０６のみに対して設けられてもよい。あるいは、第１ゲッタリング領域３１７は、コンタクト領域（不図示）のみに対して設けられてもよい。
【００１７】
図３には、図２に示された画素部１０１のＡ−Ｂ間の断面図とともに、周辺回路部１０２の一部分の断面図が示されている。光電変換装置１００は、シリコンで構成された半導体基板３００を含む。なお、この明細書において、断面図は、半導体基板３００の表面Ｓに直交する断面図を意味する。図３において、コンタクト、配線層、カラーフィルタおよびマイクロレンズ等の構成要素は、説明の簡単化のために省略されている。また、図３では、第１エリア２０１と、第２エリアの一部（第１選択トランジスタ２０６）とが示されている。以下の例では、第１導電型がｎ型であり、第２導電型がｐ型であるものとして説明するが、第１導電型をｐ型、第２導電型をｎ型とすることもできる。半導体基板３００の表面Ｓは、半導体と絶縁体との界面あるいは半導体と導電体との界面である。トランジスタは、半導体基板３００の表面Ｓに配置されている。詳細には、表面Ｓは、トランジスタのゲート絶縁膜と半導体基板３００との界面であり、トランジスタは、表面Ｓの上のゲート電極、表面Ｓの下（半導体基板３００の中）のソース・ドレイン領域およびチャネル領域を含む。本実施形態は、表面Ｓとは反対側の裏面が受光面となる裏面照射型の光電変換装置にも適用可能である。
【００１８】
画素部１０１は、半導体基板３００の中に配置された光電変換部ＰＥＣを含む。光電変換部ＰＥＣは、例えば、ｎ型（第１導電型）の光電変換領域（第１領域）を構成する電荷蓄積領域３０１と、ｐ型（第２導電型）の光電変換領域（第２領域）を構成するウェル３０２と、ｐ型（第２導電型）の表面領域３０３とを含みうる。ｎ型の電荷蓄積領域３０１、ｐ型のウェル３０２およびｐ型の表面領域３０３によってｐｎｐフォトダイオードが構成されうる。電荷蓄積領域３０１は、光電変換部ＰＥＣに入射した光によって発生する負の電荷（電子）および正の電荷（正孔）のうち多数キャリアである電荷（この例は、第１導電型がｎ型であるので電子であるが、第１導電型がｐ型である場合は正孔）を蓄積しうる。ウェル３０２は、電荷蓄積領域３０１の深さ（下端）を規定しうる。表面領域３０３は、半導体基板３００の表面欠陥のピニングのために、電荷蓄積領域３０１の全部または一部を覆うように配置されうる。
【００１９】
画素部１０１は、半導体基板３００の表面Ｓの上にゲート絶縁膜を介して配置された転送電極３０４を含みうる。転送電極３０４は、アクティブレベルの電位が与えられることによって、電荷蓄積領域３０１と浮遊拡散領域（フローティングディフュージョン）領域；第４領域）３０５との間にチャネルを形成する。このチャネルを通して、電荷蓄積領域３０１に蓄積された電荷が浮遊拡散領域３０５に転送される。浮遊拡散領域３０５の電位は、電荷蓄積領域３０１からチャネルを通して電荷が転送されることによって変化する。増幅トランジスタ２０８は、浮遊拡散領域３０５の電位に応じた信号を列信号線１０７に出力し、この信号が読出部１０４によって読み出される。このようにして、光電変換部ＰＥＣに入射した光に対応する電荷が電荷蓄積領域３０１に蓄積され、その電荷に対応する信号が列信号線１０７を介して読出部１０４によって読み出される。第１選択トランジスタ２０６および第２選択トランジスタ２０７は、それらを含む光電変換部ＰＥＣが選択された際に導通する。リセットトランジスタ２０９は、浮遊拡散領域３０５の電位をリセットする際に導通する。付加容量トランジスタ２１０は、リセットトランジスタ２０９を介して、浮遊拡散領域３０５に接続され、浮遊拡散領域３０５の容量を変更する。
【００２０】
画素部１０１は、互いに隣接する第１エリア２０１と第２エリア２０２（第１選択トランジスタ２０６）とを相互に分離する素子分離領域３０６を有する。素子分離領域３０６には、半導体基板３００の表面Ｓに配置された溝型の素子分離部であるＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を含みうる。ＳＴＩは、例えば、溝に充填された絶縁体領域３０７と、溝の内壁に沿って形成された絶縁膜３０８とを含みうる。また、素子分離領域３０６には、ＳＴＩの側面および下面を取り囲むように半導体基板３００の中に配置されたｐ型のチャネルストップ領域３０９と、半導体基板３００におけるチャネルストップ領域３０９の下に配置されたｐ型の分離領域３１０とを含みうる。
【００２１】
第１選択トランジスタ２０６は、例えば、１つのゲート電極３１１と、２つのソース・ドレイン領域（第３領域）３１２と、２つのソース・ドレイン領域３１２の間に配置されたチャネル領域ＣＨとを含みうる。２つのソース・ドレイン領域３１２は、それぞれソースおよび／またはドレインとして機能しうる半導体領域である。１つのソース・ドレイン領域３１２は、供給される電位に応じてソースとなる状態とドレインとなる状態の両方を含む場合があるし、常にソースおよびドレインの一方となる場合もある。チャネル領域ＣＨは、半導体基板３００に配置されたｐ型の第１ウェル３１３の一部分であり、ゲート電極３１１の下に位置する。ゲート電極３１１にアクティブレベルの電位が印加されることによって、２つのソース・ドレイン領域３１２を電気的に接続するようにチャネル領域ＣＨにチャネルが形成される。第１選択トランジスタ２０６は、２つのソース・ドレイン領域３１２のそれぞれに接するように２つのシリサイド３１４を有しうる。
【００２２】
第１選択トランジスタ２０６の下方には、上から順に、ｐ型の第２ウェル３１５、ｐ型の第３ウェル３１６、ｐ型の第４ウェル３０２が配置されうる。即ち、半導体基板３００は、第１選択トランジスタ２０６の下方に、上から順に、ｐ型の第２ウェル３１５、ｐ型の第３ウェル３１６、ｐ型の第４ウェル３０２を含みうる。第４ウェル３０２は、最も深い位置に配置されたウェルである。第４ウェル３０２は、画素部１０１の複数の画素（複数の光電変換部ＰＥＣ）に対して共通に設けられうる。なお、本明細書において、「ウェル」は、半導体領域を意味する。また、本明細書において、「下方」は、半導体基板３００の表面Ｓに直交する方向における下方を意味する。
【００２３】
半導体基板３００は、ｐ型の第３ウェル３１６（半導体領域）の中に第１ゲッタリング領域３１７を含みうる。第１ゲッタリング領域３１７は、ゲッタリングサイトを含む。第１ゲッタリング領域３１７は、第１導電型の一例としてのｎ型のソース・ドレイン領域３１２の下方かつソース・ドレイン領域３１２から離隔した位置に配置されうる。第１導電型の一例としてのｎ型のソース・ドレイン領域３１２と第１ゲッタリング領域３１７との間には、第２導電型の一例としてのｐ型の半導体領域（この例では、ｐ型の第２ウェル３１５、ｐ型の第３ウェル３１６）が配置されうる。第１ゲッタリング領域３１７は、シリコン以外の第１４族元素を含有する領域でありうる。半導体基板３００を構成するシリコンにとってシリコン以外の第１４族元素は不純物であるから、第１ゲッタリング領域３１７を不純物領域と称することができる。ここで、シリコン以外の第１４族元素は、炭素およびゲルマニウムの少なくとも１つでありうる。第１ゲッタリング領域３１７における、シリコン以外の第１４族元素の濃度は、例えば、１×１０１７［ａｔｏｍｓ／ｃｍ３］以上でありうる。ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度分布のピーク位置の表面Ｓからの深さは、０．１μｍ〜５μｍの範囲内、好ましくは、０．３μｍ〜４μｍの範囲内である。ｐ型の第３ウェル３１６（半導体領域）における多数キャリア濃度（ｐ型不純物濃度）は、１×１０１５［ａｔｏｍｓ／ｃｍ３］以上でありうる。
【００２４】
一例において、第１ゲッタリング領域３１７における第１４族元素の濃度分布のピーク位置は、表面Ｓからの深さが、ｐ型のウェル３０２における多数キャリアの濃度分布のピーク位置よりも浅い。ここで、ｐ型のウェル３０２の多数キャリアの濃度分布のピーク位置の表面Ｓからの深さは、例えば、ｐ型のウェル３０２におけるｐ型不純物（例えば、ボロン濃度）の濃度分布のピーク位置の表面Ｓからの深さと一致しうる。一例において、ｐ型の第２ウェル３１５における多数キャリア（ｐ型不純物）の最大濃度は、ｐ型の第３ウェル３１６における多数キャリア（ｐ型不純物）の最大濃度よりも高い。このような構成によれば、トランジスタ２０６のチャネル領域ＣＨと、第１ゲッタリング領域３１７を有する第３ウェル３１６との間にポテンシャル障壁が形成されうる。
【００２５】
第１選択トランジスタ２０６は、半導体基板３００の表面Ｓに直交する１つの断面において、２つの素子分離領域３０６の絶縁体領域３０７（ＳＴＩ）によって挟まれるように配置されうる。半導体基板３００は、前記断面において、２つの素子分離領域３０６の絶縁体領域３０７（ＳＴＩ）のそれぞれの下方に配置されたｐ型の２つの分離領域３１０を有し、第１ゲッタリング領域３１７は、２つの分離領域３１０の間に配置されうる。一例において、２つの分離領域３１０における多数キャリア（ｐ型不純物）の最大濃度は、ｐ型の第３ウェル３１６（半導体領域）における多数キャリア（ｐ型不純物）の最大濃度より高い。このような構成によれば、分離領域３１０によって、第１ゲッタリング領域３１７を有する第３ウェル３１６と光電変換部ＰＥＣとの間にポテンシャル障壁が形成されうる。
【００２６】
第１ゲッタリング領域３１７は、第２エリア２０２に配置された複数のトランジスタ（２０６、２０７、２０８、２０９、トランジスタ２１０）の全部または一部に対して設けられうる。また、第１ゲッタリング領域３１７は、第２エリアに配置された少なくとも１つのトランジスタのソース・ドレイン領域３１２（ソース、ドレイン）の少なくとも一部分の下方にのみ設けられてもよい。あるいは、第１ゲッタリング領域３１７は、ソース・ドレイン領域３１２のうちコンタクト領域の少なくとも一部分の下方にのみ形成されてもよい。ここで、コンタクト領域は、ソース・ドレイン領域３１２のうちコンタクトプラグが接続される領域である。第１ゲッタリング領域３１７は、チャネル領域ＣＨの下方に配置される部分を含みうる。
【００２７】
第２エリア２０２に配置されうるウェルコンタクト（不図示）には、一定の電位が供給されうる。当該電位は、該ウェルコンタクトを介して、ｐ型の半導体領域（ウェル３０２、表面領域３０３、チャネルストップ領域３０９、分離領域３１０、ウェル３１３、ウェル３１５、ウェル３１６）に与えられうる。
【００２８】
周辺回路部１０２は、複数のトランジスタ（半導体素子）を含みうる。複数のトランジスタは、ｎ型のトランジスタ（ＮＭＯＳ）およびｐ型のトランジスタ（ＰＭＯＳ）を含みうる。また、複数のトランジスタは、供給される電源電圧が互いに異なる複数のトランジスタを含みうる。図３には、周辺回路部１０２の複数のトランジスタの一例として、１つのｎ型のトランジスタ３１８が示されている。トランジスタ３１８は、１つのゲート電極３１９と、２つのソース・ドレイン領域（半導体領域）３２０と、２つのソース・ドレイン領域３２０の間に配置されたチャネル領域ＣＨ２とを含みうる。２つのソース・ドレイン領域３２０は、それぞれソースおよびドレインとして機能しうる領域である。チャネル領域ＣＨ２は、半導体基板３００に配置されたｐ型ウェル３２１の一部分である。ゲート電極３１９にアクティブレベルの電位が印加されることによって、２つのソース・ドレイン領域３２０を電気的に接続するようにチャネル領域ＣＨ２にチャネルが形成される。トランジスタ３１８は、２つのソース・ドレイン領域３２０のそれぞれに接するように２つのシリサイド３２２を有しうる。ｐ型ウェル３２１の下には、半導体基板３００におけるｎ型の半導体領域が配置されうる。半導体基板３００は、周辺回路部１０２におけるトランジスタ３１８（のソース・ドレイン３２０）の下方のｎ型の半導体領域の中に、第２ゲッタリング領域３２３を含みうる。第２ゲッタリング領域３２３も不純物領域と称することができる。第２ゲッタリング領域３２３は、ゲッタリングサイトを含む。第２ゲッタリング領域３２３は、第１導電型の一例としてのｎ型のソース・ドレイン領域３２０の下方かつソース・ドレイン領域３２０から離隔した位置に配置されうる。
【００２９】
第１導電型の一例としてのｎ型のソース・ドレイン領域３２０と第２ゲッタリング領域３２３との間には、第２導電型の一例としてのｐ型の半導体領域（この例では、ｐ型ウェル３２１）が配置されうる。第２ゲッタリング領域３２３は、シリコン以外の第１４族元素を含有する領域でありうる。一例において、第２ゲッタリング領域３２３における第１４族元素の濃度分布のピーク位置は、表面Ｓからの深さが、ｐ型のウェル３０２における多数キャリアの濃度分布のピーク位置の表面Ｓからの深さよりも浅い。第２ゲッタリング領域３２３は、第１ゲッタリング領域３１７と同じ深さに形成されうるが、第１ゲッタリング領域３１７と異なる深さに形成されてもよい。
【００３０】
第２ゲッタリング領域３２３は、周辺回路部１０２に配置された少なくとも１つのトランジスタのソース・ドレイン領域３２０（ソース、ドレイン）の少なくとも一部分の下方にのみ設けられてもよい。あるいは、第２ゲッタリング領域３２３は、ソース・ドレイン領域３２０のうちコンタクト領域の少なくとも一部分の下方にのみ形成されてもよい。ここで、コンタクト領域は、ソース・ドレイン領域３２０のうちコンタクトプラグが接続される領域である。第２ゲッタリング領域３２３は、チャネル領域ＣＨ２の下方に配置される部分を含みうる。単位画素１０８のトランジスタ２０６のシリサイド３１４を構成する金属と周辺回路部１０２のトランジスタ３１８のシリサイド３２２を構成する金属とは種類（金属種）が異なってもよいし、同じであってもよい。
【００３１】
電荷蓄積領域３０１に金属不純物が侵入する主な要因として、二つの要因を挙げることができる。第１の要因は、画素部を形成するためのウエハプロセスである。具体的には、画素部１０１を形成するイオン注入、ドライエッチングなどのイオン加速プロセスにおいて、金属不純物が半導体基板３００に侵入したり、画素部のトランジスタを構成するシリサイド用金属が半導体基板３００に熱拡散したりする。画素部の形成に伴う金属汚染のうち白傷に大きな影響を与えるものとしては、タングステン、モリブデン、チタンなどの重金属による汚染が代表的である。これらの重金属は、画素部内を拡散する程度の拡散長を有する。
【００３２】
第２の要因は、周辺回路部から画素の光電変換部へのシリサイド用の金属の熱拡散である。周辺回路部１０２のトランジスタに用いられるシリサイド用金属として、白傷に大きな影響を与えるものは、拡散長が長い、ニッケル、コバルトなどの金属である。ニッケル、コバルト等の金属は、半導体基板中の拡散係数が他の金属原子、例えばタングステンやチタンなどの画素部の金属原子に対して大きく、低温の熱処理プロセスでも容易に光電変換部へ拡散する。
【００３３】
上記の２つの要因の少なくとも一方に対応するために、画素部１０１のトランジスタ領域に第１ゲッタリング領域３１７が配置され、および／または、周辺回路部１０２のトランジスタ領域に第２ゲッタリング領域３２３が配置されうる。第１の要因、即ち画素部１０１を形成するウエハプロセスにおける金属汚染に対しては、画素部１０１のトランジスタ領域の浅い位置、換言すると、光電変換部の側方の位置に、第１ゲッタリング領域３１７を設けることが有効である。これにより、微細化された低温熱処理プロセスにおいても、効果的に重金属をゲッタリングすることができる。一方、電荷蓄積領域３０１の側方にゲッタリング領域３１７を配置することの懸念点として、ゲッタリング領域自体が高密度の欠陥領域であることから、光電変換部ＰＥＣのＰＮ接合の界面等を欠陥やダメージが侵食することで暗電流を増加させてしまうことがある。このような副作用を抑制するため、第１ゲッタリング領域３１７と光電変換部ＰＥＣとの間、および、第１ゲッタリング領域３１７と画素部１０１のトランジスタのチャネル領域ＣＨとの間にポテンシャル障壁を設けることが好ましい。これにより、画素の特性に影響を与えず、金属のゲッタリング効果を高めることが可能となる。
【００３４】
第２の要因、即ち、周辺回路部１０２から画素部１０１の光電変換部へのシリサイド用の金属の熱拡散に対しては、周辺回路部１０２のトランジスタの下方に第２ゲッタリング領域３２３を設けることが有効である。第２ゲッタリング領域３２３により、周辺回路部１０２から画素部１０１に対する金属の拡散を抑制することができる。
【００３５】
図４（ａ）には、図３のＸ１−Ｘ２間における、第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度および第２導電型（ｐ型）の不純物濃度（多数キャリア濃度）が例示されている。第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度が破線で示され、第２導電型の不純物濃度が実線で示されている。横軸は半導体基板３００の表面Ｓに平行な方向（横方向）における位置を示し、縦軸は濃度を示す。第１ゲッタリング領域３１７は、例えば、半導体基板３００に対して電気的に不活性な第１４族元素をイオン注入し、欠陥を生成することによって形成される。
【００３６】
図４（ａ）において、第２導電型の不純物の濃度分布のピークの位置をｘ１、ｘ２、ピークの半値幅を△ｘ１、△ｘ２とする。また、第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度分布のピークの位置をＧｘ、ピークの半値幅を△Ｇｘとする。第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度分布のピークの半値幅（ΔＧｘ）の範囲Ｇｘ±１／２・ΔＧｘは、第２導電型の不純物の濃度分布の２つのピークｘ１＋１／２・Δｘ１、ｘ２−１／２・Δｘ２の間に位置しうる。第２導電型の不純物は、第１ゲッタリング領域３１７と電荷蓄積領域３０１との間にポテンシャル障壁を形成しうる。これによって、第１ゲッタリング領域３１７によってゲッタリングされた不純物の準位に起因する電荷の流入が抑制され、白傷や暗電流をより効果的に低減することができる。また、第２導電型の不純物は、電荷蓄積領域３０１と分離領域３１０との間に形成される空乏層の拡がりを抑制する効果も奏する。
【００３７】
図４（ｂ）には、図３のＹ１−Ｙ２間における、第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度および第２導電型（ｐ型）の不純物濃度（多数キャリア濃度）が例示されている。第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度が破線で示され、第２導電型の不純物濃度が実線で示されている。横軸は半導体基板３００の表面Ｓからの深さを示し、縦軸は濃度を示す。図４（ｂ）において、第２導電型の不純物の濃度分布のピークの位置をｙ１、ｙ２、ピークの半値幅を△ｙ１、△ｙ２とする。また、第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度分布のピークの位置をＧｙ、ピークの半値幅を△Ｇｙとする。第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度分布のピークの半値幅（ΔＧｙ）の範囲Ｇｙ±１／２・ΔＧｙは、第２導電型の不純物の濃度分布の２つのピークｙ１＋１／２・Δｙ１、ｙ２−１／２・Δｙ２の間に位置しうる。第２導電型の不純物は、第１ゲッタリング領域３１７と画素部１０１のトランジスタとの間にポテンシャル障壁を形成しうる。これによって、第１ゲッタリング領域３１７によってゲッタリングされた不純物の準位に起因するキャリアの流入によるトランジスタの特性の変動を抑制することができる。また、第２導電型の不純物は、画素部１０１のトランジスタのソース・ドレイン領域３１２（ソースおよびドレイン）とウェル３１５との間に形成される空乏層の広がりを抑制する効果も奏する。
【００３８】
図４（ｃ）には、図４（ｂ）変形例が示されている。この例でも、第１ゲッタリング領域３１７におけるシリコン以外の第１４族元素の濃度分布のピークの半値幅（ΔＧｙ）の範囲Ｇｙ±１／２・ΔＧｙは、第２導電型の不純物の濃度分布の２つのピークｙ１＋１／２・Δｙ１、ｙ２−１／２・Δｙ２の間に位置する。一方、深い側のピーク位置ｙ２における不純物濃度が、ピーク位置ｙ１における不純物濃度より低い。このような構成は、画素部１０１のトランジスタ側に対しては電位障壁を維持しつつキャリアの拡散を抑制する一方で、半導体基板３００側にキャリアを逃がすために有効である。図４（ａ）、（ｂ）、（ｃ）の濃度分布は、例示的に提供されるものであり、本発明を制限するものではない。
【００３９】
図５には、図３に示された実施形態の第１変形例が示されている。第１変形例では、第１ゲッタリング領域３１７と光電変換部ＰＥＣとの間の分離領域３１０の幅（半導体基板３００の表面Ｓに平行な方向の幅）が拡張されている。分離領域３１０は、例えば、浮遊拡散領域３０５の下方に配置される部分を含むように拡張されうる。あるいは、分離領域３１０は、転送電極３０４の下方のチャネル領域の下方に配置される部分を含むように拡張されうる。このような構成は、第１ゲッタリング領域３１７に起因する暗電流の発生等をより確実に抑制するために効果的である。
【００４０】
図６には、図３に示された実施形態の第２変形例が示されている。第２変形例では、浮遊拡散領域３０５の少なくとも一部分の下方に追加のゲッタリング領域３２４が配置されている。ゲッタリング領域３２４は、浮遊拡散領域３０５の下方に配置されたｐ型の半導体領域３３０の中に配置されうる。半導体領域３３０と光電変換部ＰＥＣとの間には、分離領域３１０が配置されうる。分離領域３１０における多数キャリア（ｐ型不純物）の最大濃度は、ｐ型の半導体領域３３０における多数キャリア（ｐ型不純物）の最大濃度より高くされうる。このような構成によれば、分離領域３１０によって、ゲッタリング領域３２４を有する半導体領域３３０と光電変換部ＰＥＣとの間にポテンシャル障壁が形成されうる。
【００４１】
図７には、図３に示された実施形態の第３変形例が示されている。第３変形例は、図３に示された実施形態から第２ゲッタリング領域３２３を取り除いた構成を有する。第３変形例は、周辺回路部１０２に配置されるシリサイド３２２を形成するための金属による光電変換部ＰＥＣの汚染が許容可能な場合や、周辺回路部１０２にシリサイド３２２を配置しない場合に有用である。
【００４２】
図８には、図３に示された実施形態の第４変形例が示されている。第４変形例は、図３に示された実施形態から第１ゲッタリング領域３１７を取り除いた構成を有する。第４変形例は、前述の第１の要因、即ち画素部を形成するウエハプロセスにおける金属汚染が許容可能な場合に有用である。
【００４３】
図９には、図３に示された実施形態の第５変形例が示されている。第５変形例では、第２ゲッタリング領域３２３が、第１ゲッタリング領域３１７によりも浅い位置（半導体基板３００の表面Ｓに近い位置）に配置されている。このような構成は、周辺回路部１０２における汚染源のより近くで重金属をゲッタリングしようとするものである。図９に示された構成とは逆に、第２ゲッタリング領域３２３が、第１ゲッタリング領域３１７によりも深い位置（半導体基板３００の表面Ｓから遠い位置）に配置されてもよい。
【００４４】
図１０には、図３に示された実施形態の第６変形例が示されている。第６変形例では、画素部１０１の第１ゲッタリング領域３１７および周辺回路部１０２の第２ゲッタリング領域３２３をより深い位置に第３ゲッタリング領域３２５が設けられている。第３ゲッタリング領域３２５も不純物領域と称することができる。第３ゲッタリング領域３２５は、画素部１０１および周辺回路部１０２のいずれか一方、または、双方に設けられうる。第３ゲッタリング領域３２５は、ｐ型の第４ウェル３０２の下端よりも深い位置、例えば、第４ウェル３０２の下端よりも１〜５ｕｍ程度深い位置に配置されうる。一例において、第３ゲッタリング領域３２５は、シリコン以外の第１４族元素の濃度が第１ゲッタリング領域３１７および第２ゲッタリング領域３２３よりも高い。第６変形例は、例えば、デバイスを形成するためのエピタキシャル領域の下に炭素、または、炭素の複合体からなるクラスターイオンによってゲッタリング領域を形成した半導体基板３００を用いることで実現されうる。
【００４５】
第６変形例は、半導体基板３００自体が金属不純物を含有し、半導体基板３００の内部からデバイス形成領域に金属不純物が拡散することが懸念される場合に有用である。また、第６変形例の第３のゲッタリング領域３２５は、デバイス形成領域に混入した金属不純物のゲッタリングにも寄与しうる。同様に、半導体基板３００の裏面側にポリシリコン等による裏面ゲッタリングサイトを形成しても、同様の効果を期待することができる。これらは、本発明の趣旨を逸脱しない範囲で組み合わせが可能である。
【００４６】
図１１には、図３に示された実施形態の第７変形例が示されている。第７変形例では、画素部１０１の第１ゲッタリング領域３１７の上方、および／または、周辺回路部１０２の第２ゲッタリング領域３２３の上方に遮光層３４０が配置されている。遮光層３４０は、コンタクトプラグＣＰを通す開口を有し、遮光層３４０とコンタクトプラグＣＰとは不図示の絶縁膜によって絶縁されうる。第１ゲッタリング領域３１７に光が入射すると、欠陥準位等を介して、例えば、ｐ型の第３ウェル３１６内で光キャリア等が蓄積され、電荷蓄積領域３０１等にキャリアが流入しうる。同様に、第２ゲッタリング領域３２３に光が入射した場合に、周辺回路部１０２のトランジスタの動作に影響を与えうる。そこで、上記のような遮光層３４０が設けられうる。
【００４７】
以下、図１２、図１３および図１４を参照しながら光電変換装置１００の製造方法を例示的に説明する。まず、工程Ｓ１１０では、画素部１０１および周辺回路部１０２に素子分離領域３０６を形成する。具体的には、半導体基板３００の上に、素子分離領域３０６を形成すべき領域に開口を有するマスクを形成し、該開口を介して半導体基板３００をエッチングすることによって溝を形成する。マスクは、例えば、ポリシリコン膜およびシリコン窒化膜によって構成されうる。溝の深さは、例えば１５０〜３００ｎｍ程度でありうる。更に、溝の側面および底面を覆うように溝の内面に沿って絶縁膜３０８を形成する。例えば、酸化性ガス雰囲気中での溝を熱酸化することによって絶縁膜３０８を形成することができる。
【００４８】
次いで、ｐ型のチャネルストップ領域３０９として、例えば、マスクの開口を通して半導体基板３００にボロンをイオン注入することによってｐ型のチャネルストップ領域３０９を形成する。次いで、絶縁膜３０８を覆うように溝に充填された絶縁体領域３０７を形成するための絶縁膜を形成する。絶縁膜は、例えば、高密度プラズマＣＶＤ法により形成されるシリコン酸化膜である。次いで、絶縁膜をエッチングとＣＭＰとの組み合わせにより平坦化して絶縁体領域３０７を形成する。次いで、半導体基板３００の表面に熱酸化膜を形成する。この熱酸化膜は、イオン注入のチャネリング抑制等の目的で設けられる。
【００４９】
次いで、工程Ｓ１１２では、画素部１０１のｐ型の第４ウェル３０２および分離領域３１０を形成する。まず、レジストにより周辺回路部１０２を覆った状態で、画素部１０１に高エネルギーでｐ型不純物を注入することによってｐ型の第４ウェル３０２を形成する。次いで、分離領域３１０を形成すべき領域に開口を有するマスクを形成し、開口を通して半導体基板３００にｐ型不純物を注入することによって分離領域３１０を形成する。高加速のイオン注入を行う工程Ｓ１１２を以降の工程より先に実施することで、デバイスの表面に非晶質層が形成されにくく、イオン注入の制御性が上がる。
【００５０】
工程Ｓ１１４では、画素部１０１の電荷蓄積領域３０１およびｐ型の第３ウェル３１６を形成する。ここで、電荷蓄積領域３０１は、電荷蓄積領域３０１を形成すべき領域に開口を有するマスクを形成し、該開口を通して半導体基板３００にｎ型不純物を注入することによって形成されうる。ｐ型の第３ウェル３１６は、ｐ型の第３ウェル３１６を形成すべき領域に開口を有するマスクを形成し、該開口を通して半導体基板３００にｐ型不純物を注入することによって形成されうる。
【００５１】
次いで、工程Ｓ１１６では、画素部１０１に第１ゲッタリング領域３１７を形成し、周辺回路部１０２に第２ゲッタリング領域３２３を形成する。第１ゲッタリング領域３１７および第２ゲッタリング領域３２３は、同時に形成されてもよいし、個別に形成されてもよい。一例において、第１ゲッタリング領域３１７および第２ゲッタリング領域３２３は、開口を有するマスク３１０を形成し、開口を通して半導体基板３００に対してシリコン以外の第１４族元素を注入することによって形成される。ここで、第１ゲッタリング領域３１７を形成するための開口は、半導体基板３００の表面Ｓに対する正射影（あるいは平面視）において、第３ウェル３１６の領域に収まるように形成されうる。また、第２ゲッタリング領域３２３を形成するための開口は、半導体基板３００の表面Ｓに対する正射影（あるいは平面視）において、素子分離領域３０６によって囲まれた領域に収まるように形成されうる。マスク３１０は、フォトレジストで構成されてもよいし、酸化膜または窒化膜等のハードマスクで構成されてもよい。
【００５２】
マスク３１０を形成した後、マスク３１０の開口を通してシリコン以外の第１４族元素を半導体基板３００に注入する。一例において、炭素を加速エネルギー２００〜３０００ｋｅＶの範囲、ドーズ量１ｅ１２〜１×１０１６ａｔｏｍｓ／ｃｍ２の範囲でイオン注入することで、第１ゲッタリング領域３１７および第２ゲッタリング領域３２３を形成する。第１ゲッタリング領域３１７および第２ゲッタリング領域３２３の各々は、各々のゲッタリングサイトは、一度のイオン注入で形成されてもよいし、加速エネルギーおよび／またはドーズ量が互いに異なる複数回のイオン注入で形成されてもよい。また、ゲッタリング効果を向上させるために、半導体基板３００の温度を−１００〜＋４００℃の範囲内で変更しながらイオン注入を実施してもよい。
【００５３】
次いで、工程Ｓ１１８では、画素部１０１のｐ型の第２ウェル３１５およびｐ型の第１ウェル３１３、ならびに、周辺回路部１０２のｐ型の第４ウェル３２１を形成する。これらのウェルは、開口を有するフォトレジストパターン等のマスクを形成し、開口を通して半導体基板３００にイオンを注入することによって形成されうる。なお、図示されていないが、他のウェルを形成する工程やチャネル領域を形成する工程も実施されうる。また、半導体基板３００の表面の熱酸化膜（犠牲酸化膜）を剥離した後、半導体基板３００を熱酸化することにより、画素部１０１および周辺回路部１０２のトランジスタのためのゲート絶縁膜を形成する。ここで、互いに駆動電圧等が異なる複数のトランジスタが形成される場合には、互いに膜厚が異なるゲート絶縁膜が形成されうる。
この熱酸化において、画素部１０１および周辺回路部１０２の金属不純物がゲッタリング領域３１７、３２３によってゲッタリングされうる。
【００５４】
次いで、工程Ｓ１２０では、画素部１０１および周辺回路部１０２のトランジスタのゲート電極、ソース、ドレイン、ＬＤＤ、ＨＡＬＯや、電荷蓄積領域３０１のｐ型の表面領域３０３や、注入したドーパントの活性化熱処理等を順次実施する。
【００５５】
以下、図面に示されないが、光電変換部ＰＥＣ上の反射防止構造、および、画素部１０１および周辺回路部１０２のトランジスタのサイドウォールが形成されうる。次いで、周辺回路部１０２のトランジスタのメタルシリサイドが形成されうる。次いで、画素部１０１のメタルシリサイド部とコンタクトプラグが形成され、多層の配線層等が形成されうる。上述した画素部１０１と周辺回路部１０２にメタルシリサイドを形成する際や、配線用の層間膜形成、配線の合金化熱処理等の工程で、シリサイド用の金属原子が拡散しうる。しかし、第１ゲッタリング領域３１７および第２ゲッタリング領域３２３等により、金属原子がゲッタリングされうる。
【００５６】
以上のように、画素部を形成するためのウエハプロセスに伴う金属汚染および周辺回路部を形成するためのウエハプロセスに伴う金属汚染による白傷および暗電流の問題は、第１、第２、第3ゲッタリング領域の形成によって低減されうる。第１ゲッタリング領域３１７および第２ゲッタリング領域３２３については、必ずしも上記の方法で形成される必要はなく、様々な変更が可能である。例えば、トランジスタのゲート電極を形成する工程で、そのゲート電極の形成のためのマスク越しにイオン注入することで、ソースおよびドレインの直下にのみゲッタリングサイトを形成してもよい。あるいは、トランジスタのソースおよびドレインを形成するための工程において、ソースおよびドレインのためのイオン注入の直前にゲッタリング領域の形成のためのイオン注入を実行してもよい。その場合は、ゲート電極のポリシリコンを通して半導体基板にイオンを注入することによって、ゲート電極の下にもゲッタリング領域を形成してもよい。また、画素部１０１および周辺回路部１０２のメタルシリサイドとコンタクトプラグを形成する前に、コンタクトプラグの直下にのみイオンを注入することによってゲッタリング領域を形成してもよい。
【００５７】
以下、上述の実施形態に係る光電変換装置１００の応用例として、光電変換装置１００が撮像装置として組み込まれたカメラやスマートフォンなどの電子機器、自動車などの輸送機器について例示的に説明する。ここで、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータやタブレットのような携帯端末など）も含まれる。
【００５８】
図１５は、光電変換装置１００を搭載した機器ＥＱＰの模式図である。機器ＥＱＰの一例は、カメラやスマートフォンなどの電子機器（情報機器）、自動車や飛行機などの輸送機器である。光電変換装置１００は、画素部１０１および周辺回路部１０２が配置された半導体基板（半導体チップ）を含む半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学系ＯＰＴは光電変換装置１００に光学像を形成するものであり、例えばレンズやシャッタ、ミラーである。制御装置ＣＴＲＬは光電変換装置１００の動作を制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは光電変換装置１００から出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体デバイスである。表示装置ＤＳＰＬは光電変換装置１００で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置１００で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッタ動作のために光学系ＯＰＴの部品を駆動することができる。機器ＥＱＰでは、光電変換装置１００から出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置１００が組み込まれうる制御／信号処理回路などに含まれる記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えていてもよい。
【００５９】
上述したように、本実施形態の光電変換装置１００は、ブルーミングの発生が抑制された、またダイナミックレンジの広い画像を取得することができる。このため、光電変換装置１００の組み込まれたカメラは、監視カメラや、自動車や鉄道車両などの輸送機器に搭載される車載カメラなどにも適用されうる。ここでは、光電変換装置１００が組み込まれたカメラを輸送機器に適用した例を説明する。輸送機器２１００は、例えば、図１６（ａ）、（ｂ）に示す車載カメラ２１０１を備えた自動車である。図１６（ａ）は、輸送機器２１００の外観と主な内部構造を模式的に示している。輸送機器２１００は、光電変換装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、制御装置２１１３を備える。
【００６０】
光電変換装置２１０２には、上述の光電変換装置１００が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。制御装置２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、輸送機器２１００が制御装置２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。
【００６１】
図１６（ｂ）は、輸送機器２１００のシステム構成を示すブロック図である。輸送機器２１００は、第１の光電変換装置２１０２と第２の光電変換装置２１０２とを含む。つまり、本実施形態の車載カメラはステレオカメラである。光電変換装置２１０２には、光学部２１１４により被写体像が結像される。光電変換装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ−Ｎ演算や、同期信号付加などの処理を行う。上述の信号処理部９０２は、画像前処理部２１１５および撮像システム用集積回路２１０３の少なくとも一部に相当する。
【００６２】
撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、光電変換装置２１０２のそれぞれの画素から出力される信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、既知の光電変換装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、輸送機器、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、光電変換装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、制御装置２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、制御装置２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。
【００６３】
輸送機器２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。
【００６４】
運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。
【００６５】
運転支援部２１１１が他の物体と衝突しないように輸送機器２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。
【００６６】
輸送機器２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション、エンジン、モーター、車輪、プロペラ等の、移動あるいはその補助に用いられる駆動装置を具備する。また、輸送機器２１００は、それらの制御ユニットを含む。制御ユニットは、制御装置２１１３の制御信号に基づいて、対応する駆動装置を制御する。
【００６７】
本実施形態に用いられた撮像システムは、自動車や鉄道車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの輸送機器にも適用することができる。加えて、輸送機器に限らず、高度道路交通システム（ＩＴＳ）など、広く物体認識を利用する機器に適用することができる。
【００６８】
上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
【符号の説明】
【００６９】
１００：光電変換装置、１０１：画素部、１０２：周辺回路部、３０１：電荷蓄積領域、３０２：ウェル、３１７：第１ゲッタリング領域、３２３：第２ゲッタリングサイト
【図１】
2019102494.tif 000003
【図２】
2019102494.tif 000004
【図３】
2019102494.tif 000005
【図４】
2019102494.tif 000006
【図５】
2019102494.tif 000007
【図６】
2019102494.tif 000008
【図７】
2019102494.tif 000009
【図８】
2019102494.tif 000010
【図９】
2019102494.tif 000011
【図１０】
2019102494.tif 000012
【図１１】
2019102494.tif 000013
【図１２】
2019102494.tif 000014
【図１３】
2019102494.tif 000015
【図１４】
2019102494.tif 000016
【図１５】
2019102494.tif 000017
【図１６】
2019102494.tif 000018