(57)【要約】【課題】コンパクトな表示装置を実現すること。【解決手段】表示装置は、第１面に端子を有するＩＣチップと、前記ＩＣチップの前記第１面とは反対側の第２面及び前記第１面及び前記第２面の間の側面を覆う樹脂層と、前記ＩＣチップ及び前記樹脂層の上に設けられ、前記端子に接続される配線を含む配線層と、前記配線層の上に設けられ、前記配線に接続されるトランジスタを含むトランジスタ層と、前記トランジスタ層の上に設けられ、前記トランジスタに接続された画素電極を含む電気光学層と、を有する。【選択図】図２
2019113786.tif 000002
【特許請求の範囲】
【請求項１】
第１面に端子を有するＩＣチップと、
前記ＩＣチップの前記第１面とは反対側の第２面及び前記第１面及び前記第２面の間の側面を覆う樹脂層と、
前記ＩＣチップ及び前記樹脂層の上に設けられ、前記端子に接続される配線を含む配線層と、
前記配線層の上に設けられ、前記配線に接続されるトランジスタを含むトランジスタ層と、
前記トランジスタ層の上に設けられ、前記トランジスタに接続された画素電極を含む電気光学層と、
を有する表示装置。
【請求項２】
前記ＩＣチップの前記第１面及び前記樹脂層の前記配線層側の面は、同一平面上にある、請求項１に記載の表示装置。
【請求項３】
前記配線層は第１絶縁層を含み、
前記トランジスタ層は第２絶縁層を含み、
前記配線と前記トランジスタとは、前記第１絶縁層及び前記第２絶縁層を貫通する貫通電極を介して接続される、請求項１又は２に記載の表示装置。
【請求項４】
前記ＩＣチップと前記トランジスタとは、平面視において重畳する、請求項１乃至３のいずれか一に記載の表示装置。
【請求項５】
前記ＩＣチップと前記画素電極とは、平面視において重畳する、請求項１乃至４のいずれか一に記載の表示装置。
【請求項６】
前記ＩＣチップは、電源を供給する電源ＩＣチップ及び前記画素に階調データを供給する駆動回路を制御する画素駆動ＩＣチップを含み、
前記電源ＩＣチップ及び前記画素駆動ＩＣチップは分離して配置される、請求項１乃至５のいずれか一に記載の表示装置。
【請求項７】
前記画素駆動ＩＣチップは、前記トランジスタのオン又はオフを制御するゲートドライバ駆動ＩＣチップ、及び前記トランジスタに供給される階調データを制御するソースドライバ駆動ＩＣチップを含み、
前記ゲートドライバ駆動ＩＣチップ及び前記ソースドライバ駆動ＩＣチップは分離して配置される、請求項６に記載の表示装置。
【請求項８】
前記トランジスタ層は、前記ゲートドライバ駆動ＩＣチップによって制御されるゲートドライバ、及び前記ソースドライバ駆動ＩＣチップによって制御されるソースドライバを含み、
前記ゲートドライバ駆動ＩＣチップは、前記ソースドライバよりも前記ゲートドライバの近くに配置され、
前記ソースドライバ駆動ＩＣチップは、前記ゲートドライバよりも前記ソースドライバの近くに配置される、請求項７に記載の表示装置。
【請求項９】
前記画素電極によって画像を表示する表示領域に配置されたタッチセンサ電極をさらに有し、
前記ＩＣチップは、前記タッチセンサ配線に接続されたタッチセンサＩＣを含み、
前記タッチセンサＩＣは、前記電源ＩＣチップ及び前記画素駆動ＩＣチップとは分離して配置される、請求項６乃至８のいずれか一に記載の表示装置。
【請求項１０】
前記タッチセンサＩＣは、前記表示領域の周囲の周辺領域に配置される、請求項９に記載の表示装置。
【請求項１１】
第１面に端子を有するＩＣチップを、前記端子が支持基板側を向くように配置し、
前記支持基板の上に、前記ＩＣチップの前記第１面とは反対側の第２面及び前記第１面及び前記第２面の間の側面を覆う樹脂層を形成し、
前記ＩＣチップ及び前記樹脂層を前記支持基板から剥離し、
前記端子に接続される配線を含む配線層を形成し、
前記配線に接続されるトランジスタを含むトランジスタ層を形成し、
前記トランジスタに接続される画素電極を含む電気光学層を形成する表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態の一つは、表示装置及び表示装置の製造方法に関する。特に、アレイ基板の裏面側にＩＣチップが設けられた表示装置及びアレイ基板の裏面側にＩＣチップを設ける表示装置の製造方法に関する。
【背景技術】
【０００２】
タッチセンサ付き表示装置では、基板の上に画素回路及び駆動回路を構成するトランジスタ層を形成し、画素回路の上に電気光学層を形成し、電気光学層の上にタッチセンサを形成した後に、画素回路及び駆動回路を駆動するドライバＩＣチップ及びタッチセンサを駆動するタッチセンサＩＣチップを実装する。これらのＩＣチップの実装は、通常、フレキシブル印刷回路基板（ＦＰＣ）を介して、又はＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式で行われる（例えば、特許文献１）。
【０００３】
上記のＩＣチップとして、例えば、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源、並びに、抵抗素子及び容量素子などの受動部品が設けられるが、これらの部品は、例えば、ハーメチックシールされることで保護されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−０１００６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スマートフォンなど、コンパクト化が要求される表示装置において、上記のようにＩＣチップ等の部品をハーメチックシールすると、表示装置の設計の自由度が制限されてしまう、という問題があった。そして、それに伴い表示装置の製造コストが増加してしまう問題があった。
【０００６】
本発明の実施形態の一つは、コンパクトな表示装置を実現することを課題の一つとする。又は、表示装置の製造コストを低減することを課題の一つとする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る表示装置は、第１面に端子を有するＩＣチップと、前記ＩＣチップの前記第１面とは反対側の第２面及び前記第１面及び前記第２面の間の側面を覆う樹脂層と、前記ＩＣチップ及び前記樹脂層の上に設けられ、前記端子に接続される配線を含む配線層と、前記配線層の上に設けられ、前記配線に接続されるトランジスタを含むトランジスタ層と、前記トランジスタ層の上に設けられ、前記トランジスタに接続された画素電極を含む電気光学層と、を有する。
【０００８】
本発明の一実施形態に係る表示装置の製造方法は、第１面に端子を有するＩＣチップを、前記端子が支持基板側を向くように配置し、前記支持基板の上に、前記ＩＣチップの前記第１面とは反対側の第２面及び前記第１面及び前記第２面の間の側面を覆う樹脂層を形成し、前記ＩＣチップ及び前記樹脂層を前記支持基板から剥離し、前記端子に接続される配線を含む配線層を形成し、前記配線に接続されるトランジスタを含むトランジスタ層を形成し、前記トランジスタに接続される画素電極を含む電気光学層を形成する。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る表示装置の概要を示す上面図である。
【図２】本発明の一実施形態に係る表示装置の概要を示す断面図である。
【図３】本発明の一実施形態に係る表示装置のトランジスタ層及び電気光学層の詳細な構造を示す断面図である。
【図４】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図５】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図６】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図７】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図８】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図９】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図１０】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図１１】本発明の一実施形態に係る表示装置の概要を示す上面図である。
【図１２】本発明の一実施形態に係る表示装置の概要を示す上面図である。
【図１３】本発明の一実施形態に係る表示装置の概要を示す上面図である。
【図１４】本発明の一実施形態に係る表示装置の概要を示す断面図である。
【図１５】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図１６】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者が、発明の主旨を保ちつつ適宜変更することによって容易に想到し得るものについても、当然に本発明の範囲に含有される。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
【００１１】
本発明の各実施の形態において、ＩＣチップからトランジスタ層に向かう方向を上または上方という。逆に、トランジスタ層からＩＣチップに向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、ＩＣチップとトランジスタ層との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で、例えばＩＣチップ上のトランジスタ層という表現は、上記のようにＩＣチップとトランジスタ層との上下関係を説明しているに過ぎず、ＩＣチップとトランジスタ層の間に他の部材が配置されていてもよい。
【００１２】
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、又は表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、有機ＥＬ層を含む有機ＥＬ表示装置を例示して説明するが、上述した他の電気光学層を含む表示装置への適用を排除するものではない。
【００１３】
本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ，ＢおよびＣのいずれかを含む」、「αはＡ，ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ〜Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
【００１４】
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
【００１５】
〈第１実施形態〉
図１〜図１０を用いて、本発明の一実施形態に係る表示装置及び表示装置の製造方法について説明する。なお、以下に示す実施形態の表示装置は可撓性を有する。
【００１６】
［表示装置１０の構成］
図１〜図３を用いて、本発明の一実施形態に係る表示装置１０の構成について説明する。本実施形態では、表示装置１０として上方に光を放出するトップエミッション型の有機ＥＬ表示装置を用いて説明する。ただし、表示装置１０は、上記のようにトップエミッション型の有機ＥＬ表示装置に限定されない。例えば、表示装置１０として、反射型の液晶表示装置やＬＥＤディスプレイを用いることができる。又は、電気光学層から放出された光がＩＣチップによって遮蔽されないようにＩＣチップを配置すれば、表示装置１０として、ボトムエミッション型の有機ＥＬ表示装置、又は透過型の液晶表示装置を用いることができる。
【００１７】
図１は、本発明の一実施形態に係る表示装置の概要を示す上面図である。図１に示すように、表示装置１０は表示領域２０と周辺領域３０とに区分される。表示領域２０は画像を表示する領域である。周辺領域３０は表示領域２０の周辺に位置する領域である。表示領域２０には、画素２１がマトリクス状に配置されている。詳細は後述するが、各画素２１には画素電極２３が設けられている。なお、図１に示すように、各画素２１は、表示色に応じて画素２１Ｒ、２１Ｇ、２１Ｂと表現されているが、これらを特に区別しない場合、単に画素２１という。同様に、画素電極２３も表示色に応じて画素電極２３Ｒ、２３Ｇ、２３Ｂと表現される場合があるが、これらを特に区別しない場合、単に画素電極２３という。周辺領域３０には、ゲートドライバ３１及びソースドライバ３３が設けられている。
【００１８】
表示領域２０には、ＩＣチップ１１０が設けられている。詳細は後述するが、画素電極２３はトランジスタが設けられたトランジスタ層の上方に設けられ、ＩＣチップ１１０はトランジスタ層の下方に設けられる。つまり、平面視において、ＩＣチップ１１０はトランジスタ層に設けられたトランジスタと重畳する。同様に、平面視において、ＩＣチップ１１０は画素電極２３と重畳する。なお、図１では、ＩＣチップ１１０が表示領域２０に設けられた構成を例示したが、ＩＣチップ１１０は周辺領域３０に設けられてもよい。
【００１９】
各画素２１は単色を表示し、例えば、赤色を表示する画素２１Ｒ、緑色を表示する画素２１Ｇ、及び青色を表示する画素２１Ｂを含む。これらの画素２１Ｒ、２１Ｇ、２１Ｂをサブ画素という。これらのサブ画素によってフルカラーを表示するメイン画素が構成される。以下の実施形態において、特にことわりがない場合は、画素２１はサブ画素を指す。
【００２０】
本実施形態では、画素２１がマトリクス状に配置された構成を例示したが、この構成に限定されない。画素２１は、図１に示すような矩形状の表示領域２０にマトリクス状の配置に限定されず、任意の表示領域の形状に合わせて配置することができる。
【００２１】
ゲートドライバ３１は、表示領域２０の横方向に隣接する位置（行方向に隣接する位置）に設けられている。ゲートドライバ３１は、表示領域２０の両側に設けられている。図示しないが、図１では、表示領域２０の両側に設けられたゲートドライバ３１から表示領域２０に向かって行方向にゲート線が伸びている。ソースドライバ３３は、表示領域２０の縦方向に隣接する位置（列方向に隣接する位置）に設けられている。ただし、ゲートドライバ３１は、表示領域２０の片側だけに設けられていてもよい。
【００２２】
ソースドライバ３３は、表示領域２０の片側に設けられている。図示しないが、図１では、表示領域２０の片側に設けられたソースドライバ３３から表示領域２０に向かって列方向にソース線が伸びている。ただし、ソースドライバ３３は、表示領域２０の列方向の両側に設けられていてもよい。なお、ゲートドライバ３１が、表示領域２０の上下に設けられる場合、ソースドライバ３３は、表示領域２０の左右の一方又は両方に設けられる。
【００２３】
図２は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図２に示すように、表示装置１０は、ＩＣチップ回路１００及び表示パネル回路３００を有する。表示パネル回路３００はＩＣチップ回路１００の上に設けられている。表示パネル回路３００とＩＣチップ回路１００とは、両者に含まれる絶縁層を貫通する貫通電極３１９によって電気的に接続されている。ＩＣチップ回路１００に含まれるＩＣチップ１１０によって、例えばゲートドライバ３１及びソースドライバ３３を構成するトランジスタが制御される。
【００２４】
ＩＣチップ回路１００は、ＩＣチップ１１０、樹脂層１２０、配線層１３０を有する。ＩＣチップ１１０はチップ第１面１１５、チップ第１面１１５とは反対側のチップ第２面１１１、及びチップ第１面１１５及びチップ第２面１１１の間のチップ側面１１３を有する。樹脂層１２０は、チップ第２面１１１及びチップ側面１１３を覆う。なお、図２では、チップ第２面１１１及びチップ側面１１３は樹脂層１２０によって隙間なく覆われている。換言すると、チップ第２面１１１の全面が樹脂層１２０によって覆われている。また、チップ側面１１３の全面が樹脂層１２０によって覆われている。ただし、チップ第２面１１１及びチップ側面１１３と樹脂層１２０との間に隙間が形成されていてもよい。
【００２５】
ＩＣチップ１１０のチップ第１面１１５は樹脂層１２０から露出される。樹脂層１２０の樹脂第１面１２１とチップ第１面１１５とは揃っている。換言すると。チップ第１面１１５及び樹脂第１面１２１は同一平面上にある。ただし、チップ第１面１１５及び樹脂第１面１２１が完全に同一平面上にある必要はなく、両者は概略同一平面上にあればよい。ＩＣチップ１１０はチップ第１面１１５にチップ端子１１７を備える。
【００２６】
配線層１３０は、ＩＣチップ１１０及び樹脂層１２０の上に設けられる。図２に示す配線層１３０は、複数の配線層が積層されている。配線層１３０は、第１層間絶縁層１３１、第１配線層１３３、第２層間絶縁層１３５、第２配線層１３７、及び第３層間絶縁層１３９を有する。第１層間絶縁層１３１はＩＣチップ１１０及び樹脂層１２０の上に設けられている。第１層間絶縁層１３１には、チップ端子１１７に達する開口が設けられている。第１配線層１３３は、第１層間絶縁層１３１の開口及び上面に設けられている。第２層間絶縁層１３５は第１層間絶縁層１３１及び第１配線層１３３の上に設けられている。第２層間絶縁層１３５には、第１配線層１３３に達する開口が設けられている。第２配線層１３７は、第２層間絶縁層１３５の開口及び上面に設けられている。第３層間絶縁層１３９は第２層間絶縁層１３５及び第２配線層１３７の上に設けられている。第１層間絶縁層１３１、第２層間絶縁層１３５、及び第３層間絶縁層１３９は、有機絶縁層であってもよく、無機絶縁層であってもよく、有機絶縁層及び無機絶縁層の積層であってもよい。第１配線層１３３及び第２配線層１３７として、一般的な導電層を用いることができる。
【００２７】
上記のように、第１配線層１３３及び第２配線層１３７によって構成される配線は、チップ端子１１７に接続されている。そして、後述するように、当該配線はトランジスタ層３１０に含まれるトランジスタに接続される。つまり、ＩＣチップ１１０は配線層１３０を介してトランジスタ層３１０に接続されている。
【００２８】
図２では、配線層１３０が２層の配線層からなる多層配線構造である構成を例示したが、この構成に限定されない。配線層１３０は１層であってもよく、３層以上の多層配線構造であってもよい。
【００２９】
表示パネル回路３００は、トランジスタ層３１０及び電気光学層３３０を有する。トランジスタ層３１０は、配線層１３０の上に設けられている。後述するように、トランジスタ層３１０に含まれるトランジスタは、配線層１３０に電気的に接続されている。電気光学層３３０はトランジスタ層３１０の上に設けられており、トランジスタ層３１０と電気的に接続されている。電気光学層３３０は各画素２１に応じて異なる色を表示する表示素子を有する。本実施形態では、表示装置１０が有機ＥＬ表示装置なので、電気光学層３３０に含まれる表示素子として有機ＥＬ層が設けられている。当該有機ＥＬ層は、その材料及び構造によって表示色が異なる。
【００３０】
トランジスタ層３１０は、画素回路トランジスタ３０１及び周辺回路トランジスタ３０３を有する。画素回路トランジスタ３０１は表示領域２０に配置され、各画素２１の表示を制御するトランジスタである。周辺回路トランジスタ３０３は周辺領域３０に配置され、ゲートドライバ３１又はソースドライバ３３に含まれるトランジスタである。画素回路トランジスタ３０１及び周辺回路トランジスタ３０３として、多様なトランジスタを用いることができる。これらのトランジスタとして、例えば、チャネルが形成される半導体層の上にゲート絶縁層を介してゲート電極が設けられたトップゲート型のトランジスタ、半導体層の下にゲート絶縁層を介してゲート電極が設けられたボトムゲート型のトランジスタ、又は絶縁層の側壁に半導体層、ゲート絶縁層、及びゲート電極が設けられたトランジスタを用いることができる。
【００３１】
トランジスタ層３１０は、上記のトランジスタ以外に、第４層間絶縁層３１１、ソース配線層３１３、ドレイン配線層３１５、第３配線層３１７、及び第５層間絶縁層３２１を有する。第４層間絶縁層３１１には、画素回路トランジスタ３０１及び周辺回路トランジスタ３０３の各々のソース領域及びドレイン領域に到達する開口が設けられている。ソース配線層３１３、ドレイン配線層３１５、及び第３配線層３１７は、第４層間絶縁層３１１に設けられた開口を介して各々に対応するトランジスタに接続される。
【００３２】
第３層間絶縁層１３９及び第４層間絶縁層３１１には、第２配線層１３７の一部に到達する開口が設けられている。この開口には第３層間絶縁層１３９及び第４層間絶縁層３１１を貫通する貫通電極３１９が設けられる。貫通電極３１９は上記の第３配線層３１７と同じ層に設けられた導電層で形成される。この貫通電極３１９によって、第２配線層１３７と第３配線層３１７とが接続される。つまり、周辺回路トランジスタ３０３は貫通電極３１９を介して配線層１３０に接続されている。なお、上記のトランジスタがボトムゲート型のトランジスタの場合、第４層間絶縁層３１１が省略されてもよい。第５層間絶縁層３２１には、ドレイン配線層３１５の一部に到達する開口が設けられている。第４層間絶縁層３１１及び第５層間絶縁層３２１は、有機絶縁層であってもよく、無機絶縁層であってもよく、有機絶縁層及び無機絶縁層の積層であってもよい。ソース配線層３１３、ドレイン配線層３１５、第３配線層３１７、及び貫通電極３１９として、一般的な導電層を用いることができる。
【００３３】
電気光学層３３０は、画素電極２３、隔壁３３１、有機ＥＬ層３３３、及びコモン電極３３５を有する。画素電極２３は第５層間絶縁層３２１に設けられた開口を介してドレイン配線層３１５に接続されている。隔壁３３１は、第５層間絶縁層３２１及び画素電極２３の上に設けられている。隔壁３３１には、画素電極２３の一部を露出する開口が設けられている。隔壁３３１に設けら得れた開口は、平面視において、画素電極２３の内側の領域を露出する。換言すると、隔壁３３１は画素電極２３のパターン端部を覆う。隔壁３３１は、有機絶縁層であってもよく、無機絶縁層であってもよく、有機絶縁層及び無機絶縁層の積層であってもよい。
【００３４】
有機ＥＬ層３３３は、各画素電極２３の上に設けられている。有機ＥＬ層３３３の材料及び構造は、各画素２１の表示色に応じて異なる。有機ＥＬ層３３３Ｒは、有機ＥＬ層３３３Ｒに通電することで赤色光を放出する。有機ＥＬ層３３３Ｇは、有機ＥＬ層３３３Ｇに通電することで緑色光を放出する。有機ＥＬ層３３３Ｂは、有機ＥＬ層３３３Ｂに通電することで青色光を放出する。なお、これらの有機ＥＬ層を特に区別しない場合、単に有機ＥＬ層３３３という。コモン電極３３５は、有機ＥＬ層３３３及び隔壁３３１の上に設けられている。コモン電極３３５は複数の有機ＥＬ層３３３に共通に設けられている。換言すると、コモン電極３３５は、連続して有機ＥＬ層３３３Ｒ、３３３Ｇ、３３３Ｂを覆っている。表示装置１０がトップエミッション型の有機ＥＬ表示装置の場合、画素電極２３として反射性金属を用いることができ、コモン電極３３５として透光性金属を用いることができる。
【００３５】
以上のように、本実施形態に係る表示装置１０によると、第３層間絶縁層１３９及び第４層間絶縁層３１１を貫通する貫通電極３１９及びトランジスタ層３１０の下に設けられた配線層１３０を用いて、トランジスタ層３１０とＩＣチップ１１０とが接続されることで、ＩＣチップ１１０と、ＩＣチップ１１０及びトランジスタ層３１０を接続するための配線と、を基板上に別途設ける必要がなくなる。その結果、従来よりもコンパクトな表示装置を実現することができる。
【００３６】
また、ＩＣチップ１１０は、チップ側面１１３及びチップ第２面１１１が樹脂層１２０によって覆われた構造を有している。つまり、ＩＣチップ１１０は、外力に対して機械的に保護されている。したがって、信頼性が高いＩＣチップ１１０付き表示装置１０を実現することができる。
【００３７】
［表示パネル回路３００の構成］
図３を用いて、表示パネル回路３００の構成について、詳細に説明する。なお、図３に示す表示パネル回路３００の構成は一例に過ぎず、表示パネル回路３００は図３に示した構成に限定されない。
【００３８】
図３は、本発明の一実施形態に係る表示装置のトランジスタ層及び電気光学層の詳細な構造を示す断面図である。図３は、隣接する二つの画素２１（２１Ｒ及び２１Ｇ）にわたる断面模式図である。各画素２１には画素回路が形成される。図３に示す画素回路は、駆動トランジスタ２１０、保持容量２３０、付加容量２５０、及び発光素子２６０を有している。なお、発光素子２６０は、図２の画素電極２３、有機ＥＬ層３３３、及びコモン電極３３５を含む。
【００３９】
画素回路に含まれる各素子はアンダーコート２０８を介してＩＣチップ回路１００の上に設けられる。駆動トランジスタ２１０は、半導体膜２１２、ゲート絶縁膜２１４、ゲート電極２１６、ソース電極２２０、及びドレイン電極２２２を含む。ゲート電極２１６は、ゲート絶縁膜２１４を介して半導体膜２１２の少なくとも一部と交差するように配置される。半導体膜２１２は、ソース領域２１２ａ、ドレイン領域２１２ｂ、及びチャネル２１２ｃを有する。チャネル２１２ｃは、半導体膜２１２とゲート電極２１６とが重なる領域である。チャネル２１２ｃはソース領域２１２ａとドレイン領域２１２ｂとの間に設けられる。
【００４０】
容量電極２３２はゲート電極２１６と同一の層に存在し、ゲート絶縁膜２１４を介してドレイン領域２１２ｂと重なる。ゲート電極２１６及び容量電極２３２の上には層間絶縁膜２１８が設けられる。層間絶縁膜２１８及びゲート絶縁膜２１４には、ソース領域２１２ａ及びドレイン領域２１２ｂに達する開口がそれぞれ形成され、これらの開口の内部にソース電極２２０及びドレイン電極２２２が配置される。ドレイン電極２２２は、層間絶縁膜２１８を介して容量電極２３２と重なる。ドレイン領域２１２ｂ、容量電極２３２、及びそれらの間のゲート絶縁膜２１４、並びに容量電極２３２、ドレイン電極２２２、及びそれらの間の層間絶縁膜２１８によって保持容量２３０が形成される。なお、上記の駆動トランジスタ２１０及び保持容量２３０は、図２のトランジスタ層３１０に対応する。ソース電極２２０及びドレイン電極２２２は、図２のソース配線層３１３及びドレイン配線層３１５に対応する。
【００４１】
駆動トランジスタ２１０や保持容量２３０の上には平坦化膜２４０が設けられている。平坦化膜２４０には、ドレイン電極２２２に到達する開口が設けられている。この開口と平坦化膜２４０の上面の一部を覆う接続電極２４２がドレイン電極２２２と接するように設けられる。平坦化膜２４０上には付加容量電極２５２が設けられ、接続電極２４２と付加容量電極２５２を覆うように容量絶縁膜２５４が形成される。容量絶縁膜２５４は、平坦化膜２４０の開口において接続電極２４２の一部を露出する。これにより、発光素子２６０の画素電極２６２とドレイン電極２２２とが接続電極２４２を介して電気的に接続される。容量絶縁膜２５４には開口２５６が設けられている。開口２５６を介して、容量絶縁膜２５４の上に設けられる隔壁２５８と平坦化膜２４０とが接する。開口２５６が設けられていることで、開口２５６を通して平坦化膜２４０中の不純物を除去することができ、これによって画素回路や発光素子２６０の信頼性を向上させることができる。なお、接続電極２４２や開口２５６の形成は任意である。なお、画素電極２６２は、図２の画素電極２３に対応する。
【００４２】
容量絶縁膜２５４の上には、接続電極２４２と付加容量電極２５２を覆うように、画素電極２６２が設けられる。容量絶縁膜２５４は付加容量電極２５２と画素電極２６２との間に配置され、この構造によって付加容量２５０が構成される。画素電極２６２は、付加容量２５０及び発光素子２６０によって共有される。画素電極２６２の上には、画素電極２６２の端部を覆う隔壁２５８が設けられる。アンダーコート２０８から隔壁２５８までの構造をアレイ基板ということがある。アレイ基板の製造は、公知の材料や方法を適用することで行うことができるため、その説明は省略する。なお、隔壁２５８は、図２の隔壁３３１に対応する。
【００４３】
［発光素子２６０の構成］
図３に示すように、発光素子２６０は、画素電極２６２、有機ＥＬ層２６４、及びコモン電極２７２を含む。有機ＥＬ層２６４及びコモン電極２７２は、画素電極２６２及び隔壁２５８を覆うように設けられている。図３に示す例では、有機ＥＬ層２６４は、ホール注入・輸送層２６６、発光層２６８（発光層２６８ａ、２６８ｂ）、及び電子注入・輸送層２７０を有している。ホール注入・輸送層２６６及び電子注入・輸送層２７０は全ての画素２１に共通に設けられ、全ての画素２１に共有される。同様に、コモン電極２７２は複数の画素２１を覆い、複数の画素２１によって共有される。一方、発光層２６８は各画素２１に対して個別に設けられている。有機ＥＬ層２６４及びコモン電極２７２は、図２の有機ＥＬ層３３３及びコモン電極３３５に対応する。
【００４４】
画素電極２６２及びコモン電極２７２、並びに有機ＥＬ層２６４の各々の構造及び材料としては、公知のものを適用することができる。例えば有機ＥＬ層２６４は、上記の構成以外にホールブロック層、電子ブロック層、及び励起子ブロック層など、種々の機能層を有していてもよい。
【００４５】
有機ＥＬ層２６４の構造は、すべての画素２１間で同一でもよく、隣接する画素２１間で一部の構造が異なっていてもよい。例えば隣接する画素２１間で発光層２６８の構造又は材料が異なり、他の層は同一の構造であってもよい。
【００４６】
［表示装置１０の製造方法］
図４〜図１０を用いて、本実施形態の表示装置１０の製造方法について説明する。図４〜図１０は、それぞれ本発明の一実施形態に係る表示装置の製造方法を示す断面図である。なお、図４〜図６のＩＣチップ１１０の上下方向の向きは、図２のＩＣチップ１１０の上下方向の向きと反対である。つまり、図２における上方は、図４〜図６における下方である。
【００４７】
図４に示すように、支持基板４００の上に接着層４１０を介してＩＣチップ１１０を配置する。なお、ＩＣチップ１１０の表面に設けられたチップ端子１１７が接着層４１０側に配置されるようにＩＣチップ１１０を配置する。換言すると、チップ第１面１１５にチップ端子１１７を有するＩＣチップ１１０を、チップ端子１１７が支持基板４００側を向くように、支持基板４００に配置する。後の工程で、チップ第２面１１１側に樹脂層１２０が形成され、チップ第１面１１５側に配線層１３０が形成される。
【００４８】
ＩＣチップ１１０を支持基板４００の上に配置する前に、支持基板４００の表面にアライメントマーカ４０１を形成し、このアライメントマーカ４０１を目印としてＩＣチップ１１０の配置位置を決定する。ただし、アライメントマーカ４０１は接着層４１０に形成されていてもよい。ここで、接着層４１０として、刺激が供給されることで接着力（又は粘着力）が低下する部材を用いることができる。例えば、接着層４１０として、加熱することで着力が低下する部材を用いることができる。
【００４９】
ＩＣチップ１１０を接着層４１０の上に配置した後に、図５に示すように、ＩＣチップ１１０のチップ第２面１１１及びチップ側面１１３を覆う樹脂層１２０を形成する。樹脂層１２０は樹脂第１面１２１が支持基板４００を向くように形成される。樹脂層１２０は、液状の樹脂材料を塗布することで形成される。樹脂層１２０として、エポキシ樹脂、アクリル樹脂などの材料を用いることができる。又は、樹脂層１２０として、フィルム状樹脂を用いることができる。フィルム状樹脂は、数十μｍから数百μｍの厚さのフィルムであり、接着層４１０に貼り付ける前からフィルム状である。このようなフィルム状樹脂を接着層４１０及びＩＣチップ１１０に貼り付け、加圧熱処理を行う。
【００５０】
フィルム状樹脂を接着層４１０及びＩＣチップ１１０に貼り付けただけの状態では、接着層４１０とＩＣチップ１１０との段差部分に空隙が形成されることがある。特に、ＩＣチップ１１０のチップ側面１１３に樹脂層１２０を形成することは難しい。しかし、フィルム状樹脂を貼り付けた後に加圧熱処理を行うことで、熱によって流動性を有したフィルム状樹脂が上記の空隙に流れ込み、その空隙を埋める。このようにして、樹脂層１２０をチップ側面１１３にも形成することができる。上記の工程によって、チップ第１面１１５及び樹脂第１面１２１が同一平面上に位置するように、ＩＣチップ１１０及び樹脂層１２０が形成される。
【００５１】
上記の製造方法では、フィルム状樹脂を用いて樹脂層１２０を形成する方法について説明したが、この製造方法に限定されない。例えば、印刷法又は塗布法を用いて接着層４１０及びＩＣチップ１１０の上に樹脂材料を形成することで、樹脂層１２０を形成してもよい。
【００５２】
図６に示すように、接着層４１０の接着力が低下する温度で熱処理を行うことで、ＩＣチップ１１０及び樹脂層１２０を接着層４１０から剥離する。この剥離によって、ＩＣチップ１１０のチップ端子１１７を含むチップ第１面１１５及び樹脂第１面１２１は表面に露出される。なお、本実施形態では、熱処理によってＩＣチップ１１０及び樹脂層１２０を接着層４１０から剥離する製造方法を説明したが、この製造方法に限定されない。例えば、接着層４１０として紫外線照射によって接着力が低下するような部材を用いた場合、熱処理に代えて紫外線照射処理を行うことで、上記の剥離を行ってもよい。このように、支持基板４００が剥離され、以下に説明するように、樹脂層１２０を基板として、その上に配線層１３０、トランジスタ層３１０、及び電気光学層３３０が形成されるため、表示装置１０は可撓性を有する。
【００５３】
図７に示すように、図６に示すＩＣチップ１１０及び樹脂層１２０を上下反転し、ＩＣチップ１１０及び樹脂層１２０の上に配線層１３０を形成する。具体的には、ＩＣチップ１１０及び樹脂層１２０の上に第１層間絶縁層１３１を形成し、第１層間絶縁層１３１にチップ端子１１７を露出する開口を形成する。第１層間絶縁層１３１の上及び第１層間絶縁層１３１に形成された開口に導電層を形成する。そして、この導電層に対してフォトリソグラフィ及びエッチングを行うことによって第１配線層１３３を形成する。上記と同様の方法で、第２層間絶縁層１３５、第２配線層１３７、及び第３層間絶縁層１３９を形成することで、配線層１３０を形成する。第１層間絶縁層１３１、第２層間絶縁層１３５、及び第３層間絶縁層１３９は、無機絶縁層であってもよく、有機絶縁層であってもよい。このようにして、チップ端子１１７に接続される配線を有する配線層１３０を形成する。
【００５４】
図８に示すように、配線層１３０の上にトランジスタ層３１０の一部を形成する。具体的には、第３層間絶縁層１３９の上に画素回路トランジスタ３０１及び周辺回路トランジスタ３０３を形成し、これらのトランジスタの上に第４層間絶縁層３１１を形成する。なお、画素回路トランジスタ３０１及び周辺回路トランジスタ３０３は、この段階では配線層１３０に接続されていないが、後の工程で貫通電極３１９を介して配線層１３０に接続される。
【００５５】
図９に示すように、第４層間絶縁層３１１に開口３０５を形成し、第３層間絶縁層１３９及び第４層間絶縁層３１１に開口３０７を形成する。開口３０５は、画素回路トランジスタ３０１及び周辺回路トランジスタ３０３のソース電極及びドレイン電極に対応する位置に形成される。開口３０７は、配線層１３０（第２配線層１３７）との接続位置に形成される。
【００５６】
図１０に示すように、第４層間絶縁層３１１及び開口３０５、３０７に導電層を形成し、この導電層に対してフォトリソグラフィ及びエッチングを行うことで、ソース配線層３１３、ドレイン配線層３１５、第３配線層３１７、及び貫通電極３１９を形成する。これらの配線層の上に第５層間絶縁層３２１を形成し、第５層間絶縁層３２１にドレイン配線層３１５に達する開口を形成し、画素電極２３を形成する。続いて、画素電極２３の端部を覆う隔壁３３１を形成する。そして、画素電極２３の上に有機ＥＬ層３３３及びコモン電極３３５を形成することで、電気光学層３３０を形成し、図２に示す表示装置１０が完成する。
【００５７】
以上のように、本実施形態に係る表示装置１０の製造方法によると、ＩＣチップ１１０及び樹脂層１２０を支持基板４００及び接着層４１０の上に形成した後に、これらを支持基板４００及び接着層４１０から剥離することで、ＩＣチップ１１０のチップ第２面１１１及びチップ側面１１３が樹脂で覆われた構成を実現することができる。これによって、ＩＣチップ１１０の機体的強度を向上させることができる。さらに、配線層１３０を形成する前に平坦な表面を提供することができる。また、画素回路トランジスタ３０１及び周辺回路トランジスタ３０３に到達する開口の形成と共に、配線層１３０に到達する開口を形成することで、簡易的な工程でＩＣチップ１１０と周辺回路トランジスタ３０３とを接続することができる。
【００５８】
〈第２実施形態〉
図１１を用いて、本発明の一実施形態に係る表示装置について説明する。第２実施形態の表示装置１０Ａでは、ＩＣチップが機能に応じて分離されている。表示装置１０Ａにおいて、機能毎に分離されたＩＣチップは、各々に適した位置に配置されている。
【００５９】
図１１は、本発明の一実施形態に係る表示装置の概要を示す上面図である。図１１に示すように、表示装置１０Ａでは、ＩＣチップとして、電源ＩＣチップ５００Ａ、メモリＩＣチップ５１０Ａ、及びＧＰＵ５２０Ａがぞれぞれ分離して配置されている。電源ＩＣチップ５００Ａは各種回路の駆動電源を供給する。メモリＩＣチップ５１０Ａは表示装置の動作に必要な各種情報を保存する。例えば、メモリＩＣチップ５１０Ａはフレームメモリとして機能してもよい。メモリＩＣチップ５１０Ａがフレームメモリとして機能する場合、メモリＩＣチップ５１０Ａは電源ＩＣチップ５００ＡよりもＧＰＵ５２０Ａに近い位置に配置されてもよい。ＧＰＵ５２０Ａは、表示領域２０Ａに配置された画素に階調データを供給する駆動回路を制御する。ＧＰＵ５２０Ａを画素駆動ＩＣチップということもできる。
【００６０】
図１１では、電源ＩＣチップ５００Ａ及びメモリＩＣチップ５１０Ａは表示領域２０Ａに配置されており、ＧＰＵ５２０は表示領域２０Ａ及び周辺領域３０Ａに亘って配置されている。ただし、ＧＰＵ５２０は周辺領域３０Ａだけに配置されていてもよい。電源ＩＣチップ５００Ａ及びメモリＩＣチップ５１０Ａが周辺領域３０Ａに配置されてもよい。電源ＩＣチップ５００Ａ及びメモリＩＣチップ５１０Ａは、配線層１３０Ａを介して、表示領域２０Ａ又は周辺領域３０Ａでトランジスタ層３１０Ａのトランジスタに接続される。
【００６１】
以上のように、本実施形態に係る表示装置１０Ａによると、ＩＣチップが機能毎に分離して配置されることで、設計の自由度が向上する。例えば、周辺領域３０Ａに配置された周辺回路（例えば、ゲートドライバ３１Ａ）に信号を供給するＧＰＵ５２０Ａを周辺領域３０Ａに配置することで、ＧＰＵ５２０Ａから周辺回路までの配線抵抗を小さくすることができ、信号遅延を抑制することができる。また、ＩＣチップを細分化することができるため、表示装置１０Ａが可撓性を有する場合に、ＩＣチップによる折り曲げに対する阻害の影響を抑制することができる。
【００６２】
〈第３実施形態〉
図１２を用いて、本発明の一実施形態に係る表示装置について説明する。第３実施形態の表示装置１０Ｂでは、第２実施形態の表示装置１０Ａと同様にＩＣチップが機能に応じて分離されている。表示装置１０Ｂは表示装置１０Ａとは異なり、ＧＰＵがゲートドライバＩＣチップ５２１Ｂ及びソースドライバＩＣチップ５２３Ｂに分離して配置されている。
【００６３】
図１２は、本発明の一実施形態に係る表示装置の概要を示す上面図である。図１２に示すように、表示装置１０Ｂでは、ＧＰＵとしてゲートドライバＩＣチップ５２１Ｂ及びソースドライバＩＣチップ５２３Ｂがそれぞれ分離して配置されている。ゲートドライバＩＣチップ５２１Ｂは、周辺領域３０Ｂのゲートドライバ３１Ｂに重畳する位置に設けられている。ソースドライバＩＣチップ５２３Ｂは、周辺領域３０Ｂのソースドライバ３３Ｂに重畳する位置に設けられている。ゲートドライバＩＣチップ５２１Ｂは、ゲートドライバ３１Ｂに設けられたトランジスタのオン又はオフを制御する。ソースドライバＩＣチップ５２３Ｂは、ソースドライバ３３Ｂに設けられたトランジスタに供給される階調データを制御する。
【００６４】
上記の構成を換言すると、ゲートドライバＩＣチップ５２１Ｂは、ソースドライバ３３Ｂよりもゲートドライバ３１Ｂの近くに配置されている。ソースドライバＩＣチップ５２３Ｂは、ゲートドライバ３１Ｂよりもソースドライバ３３Ｂの近くに配置されている。
【００６５】
以上のように、本実施形態に係る表示装置１０Ｂによると、ＧＰＵが機能毎に分離して配置されることで、設計の自由度が向上する。例えば、ゲートドライバＩＣチップ５２１Ｂをゲートドライバ３１Ｂの近くに配置し、ソースドライバＩＣチップ５２３Ｂをソースドライバ３３Ｂの近くに配置することで、各ＩＣチップとそれぞれのＩＣチップ１１０チップによって制御されるドライバ回路との間の配線抵抗を小さくすることができ、信号遅延を抑制することができる。また、ＩＣチップをさらに細分化することができるため、表示装置１０Ｂが可撓性を有する場合に、ＩＣチップによる折り曲げに対する阻害の影響を抑制することができる。
【００６６】
〈第４実施形態〉
図１３〜図１６を用いて、本発明の一実施形態に係る表示装置について説明する。第４実施形態の表示装置１０Ｃでは、第２実施形態の表示装置１０Ａと同様にＩＣチップが機能に応じて分離されている。表示装置１０Ｃは表示装置１０Ａとは異なり、表示装置１０Ｃの上部にタッチセンサが設けられており、ＩＣチップとして当該タッチセンサを駆動するタッチセンサＩＣチップ６０１Ｃを有している。タッチセンサＩＣチップ６０１Ｃは他のＩＣチップと同様に表示装置１０Ｃの下部に設けられている。
【００６７】
図１３は、本発明の一実施形態に係る表示装置の概要を示す上面図である。図１３に示すように、表示装置１０Ｃは、タッチセンサ駆動回路６１Ｃ、タッチセンサ検出回路６２Ｃ、タッチセンサ駆動電極６１０Ｃ、及びタッチセンサ検出電極６２０Ｃを有する。また、表示装置１０Ｃは、ＩＣチップとしてタッチセンサＩＣチップ６０１Ｃを有する。タッチセンサＩＣチップ６０１Ｃは、電源ＩＣチップ５００Ｃ、メモリＩＣチップ５１０Ｃ、及びＧＰＵ５２０Ｃとは分離して配置されている。タッチセンサ駆動回路６１Ｃ、タッチセンサ検出回路６２Ｃ、及びタッチセンサＩＣチップ６０１Ｃは周辺領域３０Ｃに設けられている。タッチセンサ駆動電極６１０Ｃ及びタッチセンサ検出電極６２０Ｃは表示領域２０Ｃに設けられている。なお、図１３では、ＧＰＵ５２０Ｃ及びタッチセンサＩＣチップ６０１Ｃが周辺領域３０Ｃに設けられた構成を例示したが、例えば、タッチセンサＩＣチップ６０１Ｃだけが周辺領域３０Ｃに設けられ、その他のＩＣチップが表示領域２０Ｃに設けられていてもよい。
【００６８】
タッチセンサ駆動電極６１０Ｃ及びタッチセンサ検出電極６２０Ｃは、それぞれ複数設けられている。タッチセンサ駆動電極６１０Ｃは、タッチセンサ駆動回路６１Ｃから列方向に延びている。タッチセンサ検出電極６２０Ｃは、タッチセンサ検出回路６２Ｃから行方向に延びている。複数のタッチセンサ駆動電極６１０Ｃは複数のタッチセンサ検出電極６２０Ｃと交差している。換言すると、複数のタッチセンサ駆動電極６１０Ｃ及び複数のタッチセンサ検出電極６２０Ｃは格子状に設けられている。なお、以下に説明するように、タッチセンサ駆動電極６１０Ｃ及びタッチセンサ検出電極６２０Ｃは、同じ層に設けられており、両方の電極が交差する箇所だけが異なる層に設けられている。ただし、上記の両方の電極が異なる層に設けられていてもよい。
【００６９】
タッチセンサ駆動回路６１ＣはタッチセンサＩＣチップ６０１Ｃによって制御される。タッチセンサ検出回路６２Ｃは被検出物のタッチに基づく信号（例えば、タッチセンサ駆動電極６１０Ｃとタッチセンサ検出電極６２０Ｃとの間の容量の変化に基づく信号）を受信する。タッチセンサ検出回路６２Ｃによって受信された信号はタッチセンサＩＣチップ６０１Ｃに送信される。タッチセンサＩＣチップ６０１Ｃは、タッチセンサ駆動回路６１Ｃによって供給された制御信号と、タッチセンサ検出回路６２Ｃによって受信された信号とに基づいて、被検出物のタッチ有無を判断する。被検出物のタッチが検出された場合、タッチセンサＩＣチップ６０１Ｃは、タッチが検出された座標を算出する。被検出物は、表示装置を使用するユーザの手指等の誘電体だけでなく、スタイラス等の誘電体であってもよい。
【００７０】
図１４は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図１４の断面図は、図１３の表示領域２０ＣのＢ−Ｂ’線、表示領域２０Ｃに対して行方向に隣接する周辺領域３０ＣのＣ−Ｃ’線、及び表示領域２０Ｃに対して列方向に隣接する周辺領域３０ＣのＤ−Ｄ’線の断面図である。図１４に示すように、表示装置１０Ｃでは、電源ＩＣチップ５００Ｃが画素回路トランジスタ３０１Ｃに接続されている。また、ＧＰＵ５２０Ｃが周辺回路トランジスタ３０３Ｃに接続されている。また、タッチセンサＩＣチップ６０１Ｃが貫通電極６３０Ｃを介してタッチセンサ検出電極６２０Ｃに接続されている。
【００７１】
図１４に示すように、表示パネル回路３００Ｃの上に平坦化膜６４０Ｃ及び保護膜６５０Ｃが設けられている。保護膜６５０Ｃの上にタッチセンサ層６００Ｃが設けられている。タッチセンサ層６００Ｃは、タッチセンサ駆動電極６１０Ｃ、タッチセンサ検出電極６２０Ｃ、第６層間絶縁層６６０Ｃ、及び貫通電極６３０Ｃを有する。タッチセンサ層６００Ｃの上に樹脂層６７０Ｃが設けられている。上記のように、タッチセンサ駆動電極６１０Ｃ及びタッチセンサ検出電極６２０Ｃは同じ層に設けられている。両方の電極が交差する箇所では、貫通電極６３０Ｃが設けられた導電層を介して交差する。
【００７２】
タッチセンサＩＣチップ６０１Ｃが設けられた領域において、第３層間絶縁層１３９Ｃから第６層間絶縁層６６０Ｃまでの絶縁層には、開口６３１Ｃが設けられている。開口６３１Ｃは配線層１３０Ｃの第２配線層１３７Ｃを露出する。ＧＰＵ５２０Ｃが設けられた領域において、第６層間絶縁層６６０Ｃには開口６３３Ｃが設けられている。開口６３３Ｃはタッチセンサ検出電極６２０Ｃを露出する。貫通電極６３０Ｃは第６層間絶縁層６６０Ｃの上、開口６３１Ｃ、及び開口６３３Ｃに設けられる。つまり、貫通電極６３０Ｃは、開口６３１Ｃによって露出された第２配線層１３７Ｃと、開口６３３Ｃによって露出されたタッチセンサ検出電極６２０Ｃとを接続する。貫通電極６３０Ｃは、開口６３１Ｃの側壁部分に設けられている。開口６３１Ｃにおいて、貫通電極６３０Ｃの内側には樹脂層６７０Ｃが充填されている。
【００７３】
平坦化膜６４０Ｃ及び樹脂層６７０Ｃとして、有機絶縁層が用いられる。これらの有機絶縁層は下層の段差を緩和し、平坦な表面を提供する。保護膜６５０Ｃとして、無機絶縁層が用いられる。この無機絶縁層は、外部からの水分や酸素などが、例えば有機ＥＬ層３３３Ｃに到達することを抑制する。この無機絶縁層として、例えば窒化シリコンを含む絶縁層が用いられる。第６層間絶縁層６６０Ｃは、タッチセンサ駆動電極６１０Ｃ及びタッチセンサ検出電極６２０Ｃと貫通電極６３０Ｃが設けられた導電層とを離隔すればよい。したがって、第６層間絶縁層６６０Ｃとして、有機絶縁層が用いられてもよく、無機絶縁層が用いられてもよい。
【００７４】
以上のように、本実施形態に係る表示装置１０Ｃによると、他の実施形態と同様の効果に加え、第３層間絶縁層１３９Ｃから第６層間絶縁層６６０Ｃまでの絶縁層を貫通する開口６３１Ｃに貫通電極６３０Ｃ及び樹脂層６７０Ｃが充填されていることで、貫通電極６３０Ｃにかかる応力を緩和することができる。さらに、開口６３１Ｃに貫通電極６３０Ｃ及び樹脂層６７０Ｃが充填されていることで、タッチセンサ層６００Ｃの表示パネル回路３００Ｃに対する密着性を向上させることができる。
【００７５】
［表示装置１０Ｃの製造方法］
図１５及び図１６を用いて、本実施形態の表示装置１０Ｃの製造方法について説明する。図１５及び図１６は、本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【００７６】
ＩＣチップ回路１００Ｃ及び表示パネル回路３００Ｃを形成する方法は、図４〜図１０に示す方法と同じ方法で形成することができるので、ここでは説明を省略する。図１５に示すように、表示パネル回路３００Ｃの上に平坦化膜６４０Ｃ及び保護膜６５０Ｃを形成する。保護膜６５０Ｃの上にタッチセンサ駆動電極６１０Ｃ及びタッチセンサ検出電極６２０Ｃを形成し、それらの電極を覆う第６層間絶縁層６６０Ｃを形成する。
【００７７】
図１６に示すように、第３層間絶縁層１３９Ｃから第６層間絶縁層６６０Ｃまでの絶縁層に開口６３１Ｃを形成して第２配線層１３７Ｃを露出し、第６層間絶縁層６６０Ｃに開口６３３Ｃを形成してタッチセンサ検出電極６２０Ｃを露出する。開口６３１Ｃ、６３３Ｃは、開口を形成する対象の絶縁層にレーザ光を照射することで形成することができる。なお、開口６３１Ｃと開口６３３Ｃとは、開口を形成する対象の絶縁層の層の数及び層の厚さが異なるため、異なる条件のレーザ光が照射されてもよい。なお、第６層間絶縁層６６０Ｃを感光性樹脂で形成する場合、開口６３３Ｃ及び開口６３１Ｃが形成される領域の第６層間絶縁層６６０Ｃに開口を予め形成しておいてもよい。
【００７８】
第６層間絶縁層６６０Ｃの上、及び開口６３１Ｃ、６３３Ｃに貫通電極６３０Ｃを形成し、樹脂層６７０Ｃを形成することで、図１４に示す表示装置１０Ｃを形成することができる。
【００７９】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００８０】
本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。
【００８１】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００８２】
１０：表示装置、  ２０：表示領域、  ２１：画素、  ２３：画素電極、  ３０：周辺領域、  ３１：ゲートドライバ、  ３３：ソースドライバ、  ６１Ｃ：タッチセンサ駆動回路、  ６２Ｃ：タッチセンサ検出回路、  １００：ＩＣチップ回路、  １１０：ＩＣチップ、  １１１：チップ第２面、  １１３：チップ側面、  １１５：チップ第１面、  １１７：チップ端子、  １２０：樹脂層、  １２１：樹脂第１面、  １３０：配線層、  １３１：第１層間絶縁層、  １３３：第１配線層、  １３５：第２層間絶縁層、  １３７：第２配線層、  １３９：第３層間絶縁層、  ２０８：アンダーコート、  ２１０：駆動トランジスタ、  ２１２：半導体膜、  ２１２ａ：ソース領域、  ２１２ｂ：ドレイン領域、  ２１２ｃ：チャネル、  ２１４：ゲート絶縁膜、  ２１６：ゲート電極、  ２１８：層間絶縁膜、  ２２０：ソース電極、  ２２２：ドレイン電極、  ２３０：保持容量、  ２３２：容量電極、  ２４０：平坦化膜、  ２４２：接続電極、  ２５０：付加容量、  ２５２：付加容量電極、  ２５４：容量絶縁膜、  ２５６：開口、  ２５８：隔壁、  ２６０：発光素子、  ２６２：画素電極、  ２６４：有機ＥＬ層、  ２６６：ホール注入・輸送層、  ２６８：発光層、  ２７０：電子注入・輸送層、  ２７２：コモン電極、  ３００：表示パネル回路、  ３０１：画素回路トランジスタ、  ３０３：周辺回路トランジスタ、  ３０５、３０７：開口、  ３１０：トランジスタ層、  ３１１：第４層間絶縁層、  ３１３：ソース配線層、  ３１５：ドレイン配線層、  ３１７：第３配線層、  ３１９：貫通電極、  ３２１：第５層間絶縁層、  ３３０：電気光学層、  ３３１：隔壁、  ３３３：有機ＥＬ層、  ３３５：コモン電極、  ４００：支持基板、  ４０１：アライメントマーカ、  ４１０：接着層、  ５００Ａ：電源ＩＣチップ、  ５１０Ａ：メモリＩＣチップ、  ５２１Ｂ：ゲートドライバＩＣチップ、  ５２３Ｂ：ソースドライバＩＣチップ、  ６００Ｃ：タッチセンサ層、  ６０１Ｃ：タッチセンサＩＣチップ、  ６１０Ｃ：タッチセンサ駆動電極、  ６２０Ｃ：タッチセンサ検出電極、  ６３０Ｃ：貫通電極、  ６３１Ｃ、６３３Ｃ：開口、  ６４０Ｃ：平坦化膜、  ６５０Ｃ：保護膜、  ６６０Ｃ：第６層間絶縁層、  ６７０Ｃ：樹脂層
【図１】
2019113786.tif 000003
【図２】
2019113786.tif 000004
【図３】
2019113786.tif 000005
【図４】
2019113786.tif 000006
【図５】
2019113786.tif 000007
【図６】
2019113786.tif 000008
【図７】
2019113786.tif 000009
【図８】
2019113786.tif 000010
【図９】
2019113786.tif 000011
【図１０】
2019113786.tif 000012
【図１１】
2019113786.tif 000013
【図１２】
2019113786.tif 000014
【図１３】
2019113786.tif 000015
【図１４】
2019113786.tif 000016
【図１５】
2019113786.tif 000017
【図１６】
2019113786.tif 000018