(57)【要約】【課題】  容量低下を抑制しつつ耐電圧性を向上させることができるセラミックコンデンサおよびその製造方法を提供する。【解決手段】  セラミックコンデンサは、セラミック粒子を主成分とする誘電体層を備え、誘電体層の断面において、セラミック粒子の断面積に対する面積比率で０．０３％〜０．２０％のポアがセラミック粒子内部に形成されていることを特徴とする。【選択図】  図１
2019102655.tif 000002
【特許請求の範囲】
【請求項１】
セラミック粒子を主成分とする誘電体層を備え、
前記誘電体層の断面において、前記セラミック粒子の断面積に対する面積比率で０．０３％〜０．２０％のポアが前記セラミック粒子内部に形成されていることを特徴とするセラミックコンデンサ。
【請求項２】
前記誘電体層は、内部にポアを有する第１セラミック粒子と、内部にポアを有していない第２セラミック粒子とを含むことを特徴とする請求項１記載のセラミックコンデンサ。
【請求項３】
前記誘電体層における前記第１セラミック粒子および前記第２セラミック粒子を１００ｖｏｌ％とした場合に、前記第１セラミック粒子の比率は、１０ｖｏｌ％〜８０ｖｏｌ％であることを特徴とする請求項２記載のセラミックコンデンサ。
【請求項４】
前記主成分は、チタン酸バリウムであることを特徴とする請求項１〜３のいずれか一項に記載のセラミックコンデンサ。
【請求項５】
水熱合成法で合成された第１セラミック粉末と、水熱合成法以外の方法で合成された第２セラミック粉末とを含むセラミックスラリを用いてグリーンシートを作製する作製工程と、
前記グリーンシートを焼成する工程と、を含むことを特徴とするセラミックコンデンサの製造方法。
【請求項６】
前記作製工程において、前記第１セラミック粉末および前記第２セラミック粉末の合計を１００ｖｏｌ％とした場合に、１０ｖｏｌ％〜８０ｖｏｌ％の前記第１セラミック粉末と、２０ｖｏｌ％〜９０ｖｏｌ％の前記第２セラミック粉末とを混合した前記セラミックスラリを用いることを特徴とする請求項５記載のセラミックコンデンサの製造方法。
【請求項７】
前記作製工程において、固相合成法により前記第２セラミック粉末を合成することを特徴とする請求項５または６に記載のセラミックコンデンサの製造方法。
【請求項８】
前記第１セラミック粉末および前記第２セラミック粉末は、チタン酸バリウムであることを特徴とする請求項５〜７のいずれか一項に記載のセラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックコンデンサおよびその製造方法に関する。
【背景技術】
【０００２】
セラミックコンデンサの耐電圧特性を向上させるために、内部電極の構成を直列化する技術が開示されている（例えば、特許文献１，２参照）。また、直列化された内部電極のパターンを４つ以上とすることで、破壊電圧を向上させる技術が開示されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭６０−７６０２８
【特許文献２】特開平１−２２０４２２号公報
【特許文献３】特開平８−３７１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
内部電極の直列パターンは、コンデンサ間にかかる電圧を低下させることができるため、破壊電圧を上げることに対しては有効である。しかしながら、直列構造を用いると、取得できる容量が低下してしまう。また、直列数を増やすことは耐電圧を上げることに有効であるが、有効交差面積のロスが多くなり、取得容量はさらにロスしてしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、容量低下を抑制しつつ耐電圧性を向上させることができるセラミックコンデンサおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るセラミックコンデンサは、セラミック粒子を主成分とする誘電体層を備え、前記誘電体層の断面において、前記セラミック粒子の断面積に対する面積比率で０．０３％〜０．２０％のポアが前記セラミック粒子内部に形成されていることを特徴とする。
【０００７】
上記セラミックコンデンサにおいて、前記誘電体層は、内部にポアを有する第１セラミック粒子と、内部にポアを有していない第２セラミック粒子とを含んでいてもよい。
【０００８】
上記セラミックコンデンサにおいて、前記誘電体層における前記第１セラミック粒子および前記第２セラミック粒子を１００ｖｏｌ％とした場合に、前記第１セラミック粒子の比率は、１０ｖｏｌ％〜８０ｖｏｌ％としてもよい。
【０００９】
上記セラミックコンデンサにおいて、前記主成分は、チタン酸バリウムとしてもよい。
【００１０】
本発明に係るセラミックコンデンサの製造方法は、水熱合成法で合成された第１セラミック粉末と、水熱合成法以外の方法で合成された第２セラミック粉末とを含むセラミックスラリを用いてグリーンシートを作製する作製工程と、前記グリーンシートを焼成する工程と、を含むことを特徴とする。
【００１１】
上記セラミックコンデンサの製造方法における作製工程において、前記第１セラミック粉末および前記第２セラミック粉末の合計を１００ｖｏｌ％とした場合に、１０ｖｏｌ％〜８０ｖｏｌ％の前記第１セラミック粉末と、２０ｖｏｌ％〜９０ｖｏｌ％の前記第２セラミック粉末とを混合した前記セラミックスラリを用いてもよい。
【００１２】
上記セラミックコンデンサの製造方法の作製工程において、固相合成法により前記第２セラミック粉末を合成してもよい。
【００１３】
上記セラミックコンデンサの製造方法において、前記第１セラミック粉末および前記第２セラミック粉末は、チタン酸バリウムとしてもよい。
【発明の効果】
【００１４】
本発明によれば、容量低下を抑制しつつ耐電圧性を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】積層セラミックコンデンサの部分断面斜視図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図１のＢ−Ｂ線断面図である。
【図４】誘電体層におけるセラミック粒子を例示する図である。
【図５】積層セラミックコンデンサの製造方法のフローを例示する図である。
【図６】測定結果を示す図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しつつ、実施形態について説明する。
【００１７】
（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ−Ａ線断面図である。図３は、図１のＢ−Ｂ線断面図である。図１〜図３で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。
【００１８】
積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層構造において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。
【００１９】
積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。
【００２０】
内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３−αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ１-ｘ−ｙＣａｘＳｒｙＴｉ１−ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。
【００２１】
図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域１４と称する。すなわち、容量領域１４は、異なる外部電極に接続された隣接する内部電極層１２同士が対向する領域である。
【００２２】
外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン領域１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン領域１５である。すなわち、エンドマージン領域１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン領域１５は、容量を生じない領域である。
【００２３】
図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン領域１６と称する。すなわち、サイドマージン領域１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。サイドマージン領域１６も、容量を生じない領域である。以下の説明において、容量を生じないカバー層１３、エンドマージン領域１５およびサイドマージン領域１６のことを、非容量領域と総称することもある。
【００２４】
ここで、積層セラミックコンデンサ１００の小型大容量化について説明する。一般的に、コンデンサ容量Ｃは、下記式（１）で表される。なお、ε０は、真空誘電率である。εｒは、誘電体層１１の材料比誘電率である。Ｓは、内部電極層１２の有効交差面積である。有効交差面積とは、容量領域１４において隣接する内部電極層１２同士が対向する面積の合計値である。ｎは、誘電体層１１の積層数である。ｔは、誘電体層１１の厚みである。
Ｃ＝ε０×εｒ×Ｓ×ｎ／ｔ      （１）
【００２５】
上記式（１）によれば、容量Ｃを増大させるには、（手法１）誘電体層１１に比誘電率の大きな材料を用いる、（手法２）内部電極層１２の有効交差面積を広げる、（手法３）誘電体層１１を薄くして積層数を増やす、といった手法により小型大容量化を図ることができる。
【００２６】
ところで、積層セラミックコンデンサ１００の品質を示す評価のひとつに、耐電圧性が挙げられる。耐電圧性とは、積層セラミックコンデンサ１００に電圧を徐々にかけていき、絶縁性が破壊される電圧が高いか低いかを示す指標である。耐電圧性は、一般的には誘電体層１１の状態で決まるものであるが、近年の高容量化に伴い、材料自体の影響より積層セラミックコンデンサ１００の構成要因の影響が大きくなってきた。
【００２７】
積層セラミックコンデンサ１００を高容量化するために、誘電体層１１の材料として誘電率の高い強誘電体を用いることが好ましい。しかしながら、強誘電体は、圧電体でもあることから、直流電圧を加えることで伸びるという性質を有している。この誘電体層１１の伸びに起因して、容量領域１４と非容量領域との間に変位差が生じる。変位差によりクラックが発生すると、積層セラミックコンデンサ１００自体の耐電圧性も低下してしまう。この場合、材料本来の耐電圧よりも低い電圧で故障が生じてしまう。
【００２８】
上記手法１〜手法３について再度検討してみる。手法１について、圧電変位を示す圧電定数ｄは誘電率の関数であるため、誘電体層１１の材料の誘電率を上げると圧電定数が大きくなる。したがって、手法１を用いると、圧電性クラックが発生しやすくなる。次に、手法２について、内部電極層１２の有効交差面積を広くすると、非容量領域の体積が減ることになる。この場合、非容量領域に加わる引っ張り応力が増大し、圧電性クラックが発生しやすくなる。次に、手法３を用いて誘電体層１１の積層数を増大させると、積層セラミックコンデンサ１００の伸びを増大させることになる。その結果、圧電性クラックが発生しやすくする。
【００２９】
このように、積層セラミックコンデンサ１００の容量を増大させるための手法１〜手法３は、圧電性変位を増大させ、破壊電圧値が低下する要因となる。このことは、下記式（２）および下記式（３）からも導かれる。なお、ΔＬは、圧電性変位量を表す。Ｖは、誘電体層１１に印加される電圧である。ｄ３３は、圧電定数である。ｋ３３は、電気機械結合係数である。ε３３は、線形誘電率である。
ΔＬ＝ｄ３３×Ｖ×ｎ      （２）
ｄ３３＝ｋ３３×√（ε３３×ｓ３３）      （３）
【００３０】
特許文献１〜３の技術では、内部電極層を直列化する構造を用いるため、取得可能な容量が低下してしまう。また、直列数を増やすと、有効交差面積のロスが多くなり、取得容量にさらにロスが生じてしまう。そこで、本実施形態に係る積層セラミックコンデンサ１００は、容量低下を抑制しつつ耐電圧性を向上させることができる構成を有している。
【００３１】
本発明者の鋭意研究の結果、容量領域１４における誘電体層１１の主成分セラミックの粒子内ポアの比率を調整することで、誘電体層１１の誘電率の低下を抑制しつつ、圧電性伸長起因のクラックが抑制されることがわかった。詳細なメカニズムについては不明な部分も残されているが、セラミック粒子内に存在するポアによって、圧電性歪が緩和されることが、クラック抑制効果につながるものと考えられる。
【００３２】
図４は、誘電体層１１におけるセラミック粒子３０を例示する図である。図４で例示するように、誘電体層１１は、１以上のセラミック粒子３０を主成分として含んでいる。また、セラミック粒子３０は、内部に粒子内ポア４０を含んでいる。
【００３３】
まず、誘電体層１１のセラミック粒子３０の粒子内ポア４０の比率が小さすぎると、誘電体層１１に圧電性伸長起因のクラックが生じやすくなり、積層セラミックコンデンサ１００の破壊電圧が十分に大きくならないことがわかった。そこで、本実施形態においては、誘電体層１１のセラミック粒子３０の粒子内ポア４０の比率に下限を設ける。具体的には、誘電体層１１の断面（例えば、積層方向の断面）において、各セラミック粒子３０の合計の断面積に対する面積比率で粒子内ポア４０の合計の断面積を０．０３％以上とする。耐電圧性向上の観点から、当該比率は、０．０８％以上であることが好ましく、０．１０％以上であることがより好ましい。なお、面積比率は、誘電体層１１の断面のＴＥＭ画像から算出することができる。
【００３４】
次に、誘電体層１１のセラミック粒子３０の粒子内ポア４０の比率が大きすぎると、誘電体層１１の誘電率が低下し、積層セラミックコンデンサ１００の静電容量が十分に大きくならないことがわかった。そこで、本実施形態においては、誘電体層１１のセラミック粒子３０の粒子内ポア４０の比率に上限を設ける。具体的には、誘電体層１１の断面（例えば、積層方向の断面）において、各セラミック粒子３０の合計の断面積に対する面積比率で粒子内ポア４０の合計の断面積を０．２０％以下とする。静電容量の低下を十分に抑制する観点から、当該比率は、０．１５％以下であることが好ましい。
【００３５】
なお、セラミック粒子３０は、粒子内ポア４０を含む第１セラミック粒子と、粒子内ポア４０を含まない第２セラミック粒子とを含んでいてもよい。この場合、第１セラミック粒子の比率が低すぎると、耐電圧性向上の効果を十分に得られないおそれがある。一方、第１セラミック粒子の比率が高すぎると、容量低下といった問題が生じるおそれがある。そこで、誘電体層１１において、第１セラミック粒子および第２セラミック粒子の合計を１００ｖｏｌ％とした場合に、第１セラミック粒子の比率が１０ｖｏｌ％以上８０ｖｏｌ％以下であることが好ましく、第２セラミック粒子の比率が２０ｖｏｌ％以上９０ｖｏｌ％以下であることが好ましく、第１セラミック粒子のｖｏｌ％／第２セラミック粒子のｖｏｌ％の比率を５０／５０〜８０／２０とすることがより好ましい。なお、「粒子内ポア４０を含まない」とは、粒子内ポア４０の比率が０．０１％以下であることを意味する。
【００３６】
続いて、積層セラミックコンデンサ１００の製造方法について説明する。図５は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
【００３７】
（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、チタン酸バリウムは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相合成法、ゾル−ゲル合成法、水熱合成法等が知られている。
【００３８】
本実施形態においては、水熱合成法によって第１セラミック粉末を合成する。さらに、水熱合成法以外の合成法（固相合成法、ゾル−ゲル合成法等）によって第２セラミック粉末を合成する。これらの第１セラミック粉末および第２セラミック粉末を混合することで、所望のセラミック粉末を得る。なお、水熱合成法では、例えば、水酸化バリウムとメタチタン酸（ＴｉＯ（ＯＨ）２）の含水塩とを常圧下で加熱することで、チタン酸バリウムを作製する。水熱合成法では、ＯＨが抜けた箇所にポアが生じる。したがって、第１セラミック粉末のセラミック粒子には、粒子内ポアが存在する。固相合成法では、例えば、二酸化チタンと炭酸バリウムとを固相反応させることによってチタン酸バリウムを作製する。ゾルーゲル法では、例えば、バリウムの水酸化物のゲルとチタンのゾルとを混合し、乾燥し、仮焼することでチタン酸バリウムを作製する。水熱合成法以外の合成法では、粒子内ポアが生成されにくい。したがって、第２セラミック粉末のセラミック粒子には、ポアが存在しない。ここでの「ポアが存在しない」とは、粒子内ポアの比率が０．０１％以下であることを意味する。
【００３９】
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが挙げられる。
【００４０】
本実施形態においては、好ましくは、まず誘電体層１１を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０〜１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層１１の薄層化の観点から、好ましくは５０〜３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
【００４１】
（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み３μｍ〜１０μｍの帯状の誘電体グリーンシートを塗工して乾燥させる。
【００４２】
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が５０ｎｍ以下のＢａＴｉＯ３を均一に分散させてもよい。
【００４３】
その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、所定層数（例えば１００〜５００層）だけ積層する。積層した誘電体グリーンシートの上下に、カバー層１３を形成するためのカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。
【００４４】
（焼成工程）
このようにして得られた成型体を、２５０〜５００℃のＮ２雰囲気中で脱バインダ処理した後に、酸素分圧１０−５〜１０−８ａｔｍの還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ１００が得られる。
【００４５】
（再酸化処理工程）
その後、Ｎ２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。
【００４６】
（外部電極形成工程）
次に、得られた焼結体の内部電極層パターンが露出する２端面に、外部電極２０ａ，２０ｂの形成用の導電ペーストを塗布する。当該導電ペーストには、Ｃｕなどを用いることができる。窒素雰囲気中で、上記焼結体を得るための焼成温度よりも低い温度（例えば、８００℃〜９００℃程度の温度）で焼成する。それにより、外部電極２０ａ，２０ｂが焼き付けられる。その後、めっき処理により、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。
【００４７】
本実施形態に係る製造方法によれば、水熱合成法で合成された第１セラミック粉末と、水熱合成法以外の合成法で合成された第２セラミック粉末とを含むグリーンシートを焼成することになる。水熱合成法で合成された第１セラミック粉末を用いることで、誘電体層１１のセラミック粒子３０に粒子内ポア４０が生じるようになる。また、水熱合成法以外の合成法で合成された第２セラミック粉末を用いることで、セラミック粒子３０における粒子内ポア４０の比率を調整することができる。それにより、積層セラミックコンデンサ１００の容量低下を抑制しつつ、積層セラミックコンデンサ１００の耐電圧性を向上させることができる。
【００４８】
なお、誘電体層１１の断面（例えば、積層方向の断面）において、各セラミック粒子３０の合計の断面積に対する面積比率で粒子内ポア４０の合計の断面積を０．０３％以上０．２０％以下となるように、原料粉末作製工程および焼成工程を行うことが好ましい。誘電体層１１の断面（例えば、積層方向の断面）において、各セラミック粒子３０の合計の断面積に対する面積比率で粒子内ポア４０の合計の断面積を０．０８％以上０．１５％以下となるように、原料粉末作製工程および焼成工程を行うことが好ましい。誘電体層１１の断面において、各セラミック粒子３０の合計の断面積に対する面積比率で粒子内ポア４０の合計の断面積を０．１０％以上０．１５％以下となるように、原料粉末作製工程および焼成工程を行うことがより好ましい。
【００４９】
また、原料粉末作製工程において、第１セラミック粉末および第２セラミック粉末の合計を１００ｖｏｌ％とした場合に、１０ｖｏｌ％〜８０ｖｏｌ％の第１セラミック粉末と、２０ｖｏｌ％〜９０ｖｏｌ％の第２セラミック粉末とを混合することが好ましく、第１セラミック粉末のｖｏｌ％／第２セラミック粉末のｖｏｌ％の比率を５０／５０〜８０／２０とすることがより好ましい。
【００５０】
なお、上記実施形態は、積層セラミックコンデンサに着目して説明したが、上記実施形態は、誘電体層が１層のセラミックコンデンサにも適用可能である。
【実施例】
【００５１】
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
【００５２】
（実施例１〜８および比較例１〜３）
チタン酸バリウムを水熱合成法で合成した第１セラミック粉末（水熱合成粉）と、チタン酸バリウムを固相合成法で合成した第２セラミック粉末（固相合成粉）とを混合した。水熱合成粉および固相合成粉の平均粒子径は、２００ｎｍとした。実施例１では、水熱合成粉を１０ｖｏｌ％とし、固相合成粉を９０ｖｏｌ％とした。実施例２では、水熱合成粉を２０ｖｏｌ％とし、固相合成粉を８０ｖｏｌ％とした。実施例３では、水熱合成粉を３０ｖｏｌ％とし、固相合成粉を７０ｖｏｌ％とした。実施例４では、水熱合成粉を４０ｖｏｌ％とし、固相合成粉を６０ｖｏｌ％とした。実施例５では、水熱合成粉を５０ｖｏｌ％とし、固相合成粉を５０ｖｏｌ％とした。実施例６では、水熱合成粉を６０ｖｏｌ％とし、固相合成粉を４０ｖｏｌ％とした。実施例７では、水熱合成粉を７０ｖｏｌ％とし、固相合成粉を３０ｖｏｌ％とした。実施例８では、水熱合成粉を８０ｖｏｌ％とし、固相合成粉を２０ｖｏｌ％とした。比較例１では、水熱合成粉を用いず、固相合成粉を１００ｖｏｌ％とした。比較例２では、水熱合成粉を９０ｖｏｌ％とし、固相合成粉を１０ｖｏｌ％とした。比較例３では、水熱合成粉を１００ｖｏｌ％とし、固相合成粉を用いなかった。
【００５３】
得られたチタン酸バリウム粉末に対して、Ｈｏ２Ｏ３、ＭｇＯ、ＭｎＣＯ３、Ｖ２Ｏ５、およびＳｉＯ２を秤量し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて誘電体層１１の厚みが７μｍになるようにグリーンシートを作製した。得られたシートに内部電極形成用ペーストをスクリーン印刷した。印刷したシートを１００枚重ね、その上下にカバーシートをそれぞれ２００μｍずつ積層した。その後、熱圧着により積層体を得て、所定の形状に切断した。Ｎ２雰囲気で脱バインダ処理の後、還元雰囲気下（Ｏ２分圧：１０−５〜１０−８ａｔｍ)、１２５０℃で焼成して焼結体を得た。形状寸法は、長さ３．１ｍｍ、幅１．６ｍｍ、高さ０．８５ｍｍであった。焼結体をＮ２雰囲気下８００℃の条件で再酸化処理を行った後、Ｃｕの外部電極２０ａ，２０ｂを焼き付け、積層セラミックコンデンサを得た。なお、焼成後において、誘電体層１１の厚みは５μｍであり、内部電極層１２の厚みは０．８μｍであった。
【００５４】
（分析）
実施例１〜８および比較例１〜３の積層セラミックコンデンサの静電容量は、ＬＣＲメータにて、１ｋＨｚ−１Ｖｒｍｓで測定を行った。誘電体層１１のセラミック粒子３０の粒子内ポア４０の比率を確認するため、ＴＥＭ観察を行い、撮影したＴＥＭ像写真を用いて、粒子内ポア４０の面積比率を算出した。また、各積層セラミックコンデンサに対して、室温において、コンデンサ両端子間に１００Ｖ／ｓの昇圧速度で電圧を印加し、短絡破壊したときの電圧を破壊電圧とした。耐電圧測定器にて破壊電圧の測定を行った。静電容量が１１００ｎＦを上回り、加えて破壊電圧平均値が８００Ｖを上回ったものを合格「〇または△」と判定し、破壊電圧平均値が９５０Ｖを上回ったものを特に良好「〇」と判定した。なお、「１１００ｎＦ」は、比較例１の静電容量に対して約９０％以上の容量を維持できることを判定基準として定めたものである。また、破壊電圧平均値は、３０個のサンプルの平均値である。
【００５５】
図６は、測定結果を示す図である。図６に示すように、比較例１では、十分な破壊電圧平均値が得られなかった。これは、セラミック粒子３０の粒子内ポア４０の比率が０．０１％と低かったからであると考えられる。比較例２および比較例３では、十分な静電容量が得られなかった。これは、セラミック粒子３０の粒子内ポア４０の比率が０．３０％、０．４２％と高かったからであると考えられる。これらに対して、実施例１〜８では、十分な破壊電圧平均値が得られるとともに、十分な静電容量が得られた。これは、セラミック粒子３０の粒子内ポア４０の比率が０．０３％〜０．２０％の範囲内となったからであると考えられる。また、実施例５〜８では、９５０Ｖ以上の破壊電圧平均値が得られた。これは、水熱合成粉／固相合成粉のｖｏｌ％比率を５０／５０〜８０／２０としたからであると考えられる。
【００５６】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５７】
１０  積層チップ
１１  誘電体層
１２  内部電極層
１３  カバー層
１４  容量領域
１５  エンドマージン領域
１６  サイドマージン領域
２０ａ，２０ｂ  外部電極
３０  セラミック粒子
４０  粒子内ポア
１００  積層セラミックコンデンサ
【図１】
2019102655.tif 000003
【図２】
2019102655.tif 000004
【図３】
2019102655.tif 000005
【図４】
2019102655.tif 000006
【図５】
2019102655.tif 000007
【図６】
2019102655.tif 000008