(57)【要約】【課題】素子の配置の自由度を増す。【解決手段】光電変換を行う光電変換部と、半導体基板を深さ方向に貫通し、光電変換部を含む画素の間に形成された貫通トレンチと、トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域とを備え、貫通トレンチは、一部開口部分を有し、開口部分には、Ｐ型領域が形成されている。光電変換を行う光電変換部と、光電変換部から転送されてきた電荷を保持する保持部と、半導体基板を深さ方向に貫通し、光電変換部と保持部との間に形成された貫通トレンチと、貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域とを備え、貫通トレンチは、一部開口部分を有し、開口部分には、光電変換部から電荷を読み出す読み出しゲートが形成されている。本技術は、例えば撮像素子に適用できる。【選択図】図６
2019145544.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う光電変換部と、
半導体基板を深さ方向に貫通し、前記光電変換部を含む画素の間に形成された貫通トレンチと、
前記貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域と
を備え、
前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記Ｐ型領域が形成されている
撮像素子。
【請求項２】
前記開口部分は、前記画素の四隅のうちの少なくとも１つの隅に形成されている
請求項１に記載の撮像素子。
【請求項３】
前記開口部分により電気的に導通している複数の画素のうちの少なくとも１つの画素に、電位を固定するためのコンタクト領域が形成されている
請求項１に記載の撮像素子。
【請求項４】
前記電気的に導通している画素は、カラーフィルタが緑色とされている画素である
請求項３に記載の撮像素子。
【請求項５】
前記開口部分の光入射面側には、前記開口部分を覆う遮光膜が形成されている
請求項１に記載の撮像素子。
【請求項６】
前記開口部分には、非貫通なトレンチが形成されている
請求項１に記載の撮像素子。
【請求項７】
前記開口部分の前記Ｐ型領域は、非貫通なトレンチに挟まれた領域に形成されている
請求項１に記載の撮像素子。
【請求項８】
前記貫通トレンチは、素子分離領域に形成されている
請求項１に記載の撮像素子。
【請求項９】
前記開口部分には、前記Ｐ型領域とアクティブ領域が形成されている
請求項１に記載の撮像素子。
【請求項１０】
前記開口部分には、電位を固定するためのコンタクト領域が形成されている
請求項９に記載の撮像素子。
【請求項１１】
前記開口部分は、前記画素の辺に形成されている
請求項１に記載の撮像素子。
【請求項１２】
前記開口部分に形成されている前記貫通トレンチは、Ｔ字形状に形成されている
請求項１１に記載の撮像素子。
【請求項１３】
前記開口部分に形成されている前記Ｐ型領域は、前記開口部分以外のところに形成されている前記Ｐ型領域よりも大きく形成されている
請求項１１に記載の撮像素子。
【請求項１４】
前記開口部分に、ＦＤ(フローティングディフュージョン)領域が形成されている
請求項１１に記載の撮像素子。
【請求項１５】
光電変換を行う光電変換部と、
前記光電変換部から転送されてきた電荷を保持する保持部と、
半導体基板を深さ方向に貫通し、前記光電変換部と前記保持部との間に形成された貫通トレンチと、
前記貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域と
を備え、
前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記光電変換部から電荷を読み出す読み出しゲートが形成されている
撮像素子。
【請求項１６】
前記読み出しゲートは、前記光電変換部に対して垂直方向と水平方向に形成されている
請求項１５に記載の撮像素子。
【請求項１７】
前記開口部分には、前記Ｐ型領域が形成されている
請求項１５に記載の撮像素子。
【請求項１８】
前記開口部分にも貫通トレンチが形成されている
請求項１５に記載の撮像素子。
【請求項１９】
前記開口部分に形成されている前記Ｐ型領域は、前記開口部分以外のところに形成されている前記Ｐ型領域よりも大きく形成されている
請求項１５に記載の撮像素子。
【請求項２０】
前記開口部分により電気的に導通している複数の画素のうちの少なくとも１つの画素に、電位を固定するためのコンタクト領域が形成されている
請求項１５に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像素子に関し、特に、各画素間に形成した画素間遮光壁の側壁にＰ型固相拡散層とＮ型固相拡散層を形成して強電界領域を成し、電荷を保持させることにより各画素の飽和電荷量Qsを向上させ、コンタクト数を少なくすることで、素子の配置の自由度が増すようにした撮像素子に関する。
【背景技術】
【０００２】
従来、固体撮像装置の各画素の飽和電荷量Qsを向上させることを目的として、各画素間に形成したトレンチの側壁にＰ型拡散層とＮ型拡散層を形成して強電界領域を成し、電荷を保持させる技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１６２６０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１が開示する構造ではＳｉ（シリコン）基板の光入射側のピニングが弱体化し、発生した電荷がフォトダイオードに流れ込んでDark特性が悪化し、例えば、白点が生じたり、暗電流が発生したりする可能性があった。
【０００５】
また各画素がトレンチにより完全に分離されてしまうと、各画素にグランド電位を供給するウェルコンタクトを形成する必要があった。また、画素間にトレンチを形成すると、画素間にまたがって画素トランジスタ等の素子を置くことができず、素子の配置に制約があった。
【０００６】
本技術は、このような状況に鑑みてなされたものであり、Dark特性の悪化を抑止し、素子の配置の自由度を増すことができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の一側面の第１の撮像素子は、光電変換を行う光電変換部と、半導体基板を深さ方向に貫通し、前記光電変換部を含む画素の間に形成された貫通トレンチと、前記貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域とを備え、前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記Ｐ型領域が形成されている。
【０００８】
本技術の一側面の第２の撮像素子は、光電変換を行う光電変換部と、前記光電変換部から転送されてきた電荷を保持する保持部と、導体基板を深さ方向に貫通し、前記光電変換部と前記保持部との間に形成された貫通トレンチと、前記貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域とを備え、前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記光電変換部から電荷を読み出す読み出しゲートが形成されている。
【０００９】
本技術の一側面の第１の撮像素子においては、光電変換を行う光電変換部と、半導体基板を深さ方向に貫通し、光電変換部を含む画素の間に形成された貫通トレンチと、貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域とが備えられている。貫通トレンチは、一部開口部分を有し、開口部分には、Ｐ型領域が形成されている。
【００１０】
本技術の一側面の第２の撮像素子においては、光電変換を行う光電変換部と、光電変換部から転送されてきた電荷を保持する保持部と、導体基板を深さ方向に貫通し、光電変換部と保持部との間に形成された貫通トレンチと、貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域とが備えられている。貫通トレンチは、一部開口部分を有し、開口部分には、光電変換部から電荷を読み出す読み出しゲートが形成されている。
【発明の効果】
【００１１】
本技術の一側面によれば、Dark特性の悪化を抑止し、素子の配置の自由度を増すことができる。
【００１２】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１３】
【図１】撮像装置の構成例を示す図である。
【図２】撮像素子の構成例を示す図である。
【図３】本技術が適用された画素の第１の実施の形態の垂直方向断面図である。
【図４】本技術が適用された画素の第１の実施の形態の表面側の平面図である。
【図５】画素の回路図である。
【図６】第１の実施の形態の画素の構成の垂直方向断面図である。
【図７】コンタクト領域の共有について説明するための図である。
【図８】ブルーミングの抑制について説明するための図である。
【図９】第１の実施の形態の画素の他の構成の垂直方向断面図である。
【図１０】第１の実施の形態の画素の他の構成の平面図である。
【図１１】固相拡散層の形成について説明するための図である。
【図１２】第２の実施の形態の画素の構成の平面図である。
【図１３】第２の実施の形態の画素の構成の垂直方向断面図である。
【図１４】コンタクト領域の共有について説明するための図である。
【図１５】コンタクト領域の共有について説明するための図である。
【図１６】コンタクト領域の共有について説明するための図である。
【図１７】第２の実施の形態の画素の他の構成の垂直方向断面図である。
【図１８】第３の実施の形態の画素の構成の垂直方向断面図である。
【図１９】第４の実施の形態の画素の構成の平面図である。
【図２０】第４の実施の形態の画素の構成の垂直方向断面図である。
【図２１】第５の実施の形態の画素の構成の平面図である。
【図２２】第５の実施の形態の画素の構成の垂直方向断面図である。
【図２３】第６の実施の形態の画素の構成の平面図である。
【図２４】第６の実施の形態の画素の構成の垂直方向断面図である。
【図２５】第７の実施の形態の画素の構成の平面図である。
【図２６】第８の実施の形態の画素の構成の平面図である。
【図２７】Ｐ型固相拡散層の形成について説明するための図である。
【図２８】Ｐ型固相拡散層の形成について説明するための図である。
【図２９】第９の実施の形態の画素の構成の平面図である。
【図３０】第９の実施の形態の画素の構成の垂直方向断面図である。
【図３１】第１０の実施の形態の画素の構成の平面図である。
【図３２】第１０の実施の形態の画素の構成の垂直方向断面図である。
【図３３】第１１の実施の形態の画素の構成の平面図である。
【図３４】第１１の実施の形態の画素の構成の垂直方向断面図である。
【図３５】第１２の実施の形態の画素の構成の平面図である。
【図３６】Ｐ型固相拡散層の形成について説明するための図である。
【図３７】Ｐ型固相拡散層の形成について説明するための図である。
【図３８】トランジスタの共有について説明するための図である。
【図３９】内視鏡手術システムの概略的な構成の一例を示す図である。
【図４０】カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
【図４１】車両制御システムの概略的な構成の一例を示すブロック図である。
【図４２】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１４】
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
【００１５】
本技術は、撮像装置に適用できるため、ここでは、撮像装置に本技術を適用した場合を例に挙げて説明を行う。なおここでは、撮像装置を例に挙げて説明を続けるが、本技術は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置、携帯電話機などの撮像機能を有する携帯端末装置、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００１６】
図１は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図１に示すように、撮像装置１０は、レンズ群１１等を含む光学系、撮像素子１２、カメラ信号処理部であるＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８等を有している。
【００１７】
そして、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８がバスライン１９を介して相互に接続された構成となっている。ＣＰＵ２０は、撮像装置１０内の各部を制御する。
【００１８】
レンズ群１１は、被写体からの入射光（像光）を取り込んで撮像素子１２の撮像面上に結像する。撮像素子１２は、レンズ群１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１２として、以下に説明する画素を含む撮像素子（イメージセンサ）を用いることができる。
【００１９】
表示部１５は、液晶表示部や有機ＥＬ(electro luminescence)表示部等のパネル型表示部からなり、撮像素子１２で撮像された動画または静止画を表示する。記録部１６は、撮像素子１２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００２０】
操作系１７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１８は、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、及び、操作系１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００２１】
＜撮像素子の構成＞
図２は、撮像素子１２の構成例を示すブロック図である。撮像素子１２は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとすることができる。
【００２２】
撮像素子１２は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
【００２３】
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（例えば、図３の画素５０）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
【００２４】
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
【００２５】
撮像素子１２はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、撮像素子１２とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも良いし、撮像素子１２と同じ基板上に搭載しても良い。
【００２６】
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
【００２７】
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
【００２８】
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００２９】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
【００３０】
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００３１】
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【００３２】
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
【００３３】
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
【００３４】
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００３５】
＜単位画素の構造＞
次に、画素アレイ部４１に行列状に配置されている単位画素５０の具体的な構造について説明する。以下に説明する画素５０によると、Ｓｉ（シリコン）基板（図３においては、Ｓｉ基板７０）の光入射側のピニングが弱体化し、発生した電荷がフォトダイオード（図３においては、ＰＤ７１）に流れ込んでDark特性が悪化し、例えば、白点が生じたり、暗電流が発生したりする可能性を低減させることができる。また、ウェルコンタクトの数を少なくすることができ、その分、トランジスタ等の素子を配置する面積を広くすることができ、この点でも、Dark特性などの悪化を防ぐことができる。
【００３６】
＜第１の実施の形態における画素の構成例＞
図３は、本技術が適用された画素５０の第１の実施の形態における画素５０ａの垂直方向の断面図であり、図４は、画素５０ａの表面側の平面図である。なお、図３は、図４中の線分Ａ−Ａ’の位置に対応するものである。
【００３７】
以下に説明する画素５０は、裏面照射型である場合を例に挙げて説明を行うが、表面照射型に対しても本技術を適用することはできる。
【００３８】
図３に示した画素５０ａは、Ｓｉ基板７０の内部に形成された各画素の光電変換素子であるＰＤ（フォトダイオード）７１を有する。ＰＤ７１の光入射側（図中、下側であり、裏面側となる）には、Ｐ型領域７２が形成され、そのＰ型領域７２のさらに下層には、平坦化膜７３が形成されている。このＰ型領域７２と平坦化膜７３の境界を、裏面Ｓｉ界面７５とする。
【００３９】
平坦化膜７３には、遮光膜７４が形成されている。遮光膜７４は、隣接する画素への光の漏れ込みを防止するために設けられ、隣接するＰＤ７１の間に形成されている。遮光膜７４は、例えば、Ｗ（タングステン）等の金属材から成る。
【００４０】
平坦化膜７３上であり、Ｓｉ基板７０の裏面側には、入射光をＰＤ７１に集光させるＯＣＬ（オンチップレンズ）７６が形成されている。ＯＣＬ７６は、無機材料で形成することができ、例えば、ＳｉＮ、ＳｉＯ、ＳｉＯｘＮｙ（ただし、０＜ｘ≦１、０＜ｙ≦１である）を用いることができる。
【００４１】
図３では図示していないが、ＯＣＬ７６上にカバーガラスや、樹脂などの透明板が接着されている構成とすることもできる。また、図３では図示していないが、ＯＣＬ７６と平坦化膜７３との間にカラーフィルタ層を形成した構成としても良い。またそのカラーフィルタ層は、複数のカラーフィルタが画素毎に設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられているように構成することができる。
【００４２】
ＰＤ７１の光入射側の逆側（図中、上側であり、表面側となる）には、アクティブ領域（Pwell）７７が形成されている。アクティブ領域７７には、画素トランジスタ等を分離する素子分離領域（以下、ＳＴＩ(Shallow Trench Isolation)と称する）が形成されている領域もある。Ｓｉ基板７０の表面側（図面上側）であり、アクティブ領域７７上には、配線層７９が形成されており、この配線層７９には、複数のトランジスタが形成されている。
【００４３】
画素５０a間には、トレンチが形成されている。このトレンチを、ＤＴＩ(Deep Trench Isolation)と記述する。このＤＴＩ８２は、隣接する画素５０ａ間に、Ｓｉ基板７０を深さ方向（図中縦方向であり、表面から裏面への方向）に貫く形状で形成される。画素５０ａ間のトレンチは、貫通されているが、後述するように、画素５０ａ間に、非貫通で形成されるトレンチもあるため、ここでは、貫通されて形成されているトレンチを貫通ＤＴＩと記述し、非貫通で形成されているトレンチを非貫通ＤＴＩと記述する。また、貫通ＤＴＩまたは非貫通ＤＴＩを区別しない場合、単にＤＴＩと記述する。
【００４４】
貫通ＤＴＩ８２は、隣接する画素５０ａに不要な光が漏れないように、画素間の遮光壁としても機能する。
【００４５】
ＰＤ７１と貫通ＤＴＩ８２との間には、貫通ＤＴＩ８２側からＰＤ７１に向かって順にＰ型固相拡散層８３とＮ型固相拡散層８４が形成されている。Ｐ型固相拡散層８３は、貫通ＤＴＩ８２に沿ってＳｉ基板７０の裏面Ｓｉ界面７５に接するまで形成されている。Ｎ型固相拡散層８４は、貫通ＤＴＩ８２に沿ってＳｉ基板７０のＰ型領域７２に接するまで形成されている。
【００４６】
なお、固相拡散層とは、不純物ドーピングによるＰ型層とＮ型層の形成を、後述する製法によって形成した層を指すが、本技術では固相拡散による製法に限られず、イオン注入などの別の製法によって生成されたＰ型層とＮ型層を貫通ＤＴＩ８２とＰＤ７１との間にそれぞれ設けてもよい。また、実施の形態におけるＰＤ７１はＮ型領域で構成されている。光電変換は、これらＮ型領域の一部、または全てにおいて行われる。
【００４７】
Ｐ型固相拡散層８３は裏面Ｓｉ界面７５に接するまで形成されているが、Ｎ型固相拡散層８４は裏面Ｓｉ界面７５に接しておらず、Ｎ型固相拡散層８４と裏面Ｓｉ界面７５の間に間隔が設けられている。
【００４８】
このような構成により、Ｐ型固相拡散層８３とＮ型固相拡散層８４のＰＮ接合領域は強電界領域を成し、ＰＤ７１にて発生された電荷を保持するようにされている。このような構成によれば、貫通ＤＴＩ８２に沿って形成したＰ型固相拡散層８３とＮ型固相拡散層８４が強電界領域を成し、ＰＤ７１にて発生された電荷を保持することができる。
【００４９】
仮に、Ｎ型固相拡散層８４が、貫通ＤＴＩ８２に沿ってＳｉ基板７０の裏面Ｓｉ界面７５に接するまで形成されていた場合、光の入射面側であるＳｉ基板７０の裏面Ｓｉ界面７５とＮ型固相拡散層８４が接する部分で、電荷のピニングが弱体化してしまうため、発生した電荷がＰＤ７１に流れ込んでDark特性が悪化してしまい、例えば、白点が生じたり、暗電流が発生したりしてしまう可能性がある。
【００５０】
しかしながら、図３に示した画素５０ａにおいては、Ｎ型固相拡散層８４が、Ｓｉ基板７０の裏面Ｓｉ界面７５とは接しない構成とされ、貫通ＤＴＩ８２に沿ってＳｉ基板７０のＰ型領域７２に接する形成とされている。このような構成とすることで、電荷のピニングが弱体化してしまうことを防ぐことができ、電荷がＰＤ７１に流れ込んでDark特性が悪化してしまうようなことを防ぐことが可能となる。
【００５１】
また、図３に示した画素５０ａは、貫通ＤＴＩ８２の内壁に、ＳｉＯ２から成る側壁膜が形成され、その内側にはポリシリコンから成る充填材８６が埋め込まれている。
【００５２】
第１の実施の形態における画素５０ａは、裏面側にＰ型領域７２が設けられており、ＰＤ７１およびＮ型固相拡散層８４が裏面Ｓｉ界面７５付近に存在しないような構成とされている。これにより、裏面Ｓｉ界面７５付近におけるピニングの弱体化が生じないので、発生した電荷がＰＤ７１に流れ込んでDark特性が悪化してしまうようなことを抑止することができる。
【００５３】
なお、貫通ＤＴＩ８２については、側壁膜８５に採用したＳｉＯ２の代わりＳｉＮを採用してもよい。また、充填材８６に採用したポリシリコンの代わりにドーピングポリシリコンを用いてもよい。ドーピングポリシリコンを充填した場合、または、ポリシリコンを充填した後にＮ型不純物またはＰ型不純物をドーピングした場合には、そこに負バイアスを印加すれば、貫通ＤＴＩ８２の側壁のピニングを強化することができるので、Dark特性をさらに改善することができる。
【００５４】
図４を参照し、画素５０ａに形成されているトランジスタの配置について説明する。図４は、画素アレイ部４１（図２）に配置されている画素のうち、縦方向に配置されている２画素５０ａを表面側（図３において、図中上側）から見たときの平面図である。図５は、図４に示した各トランジスタの接続関係を説明するための回路図である。
【００５５】
図４中、１つの四角形は、１画素５０ａを表す。図４に示したように、Ｎ型固相拡散層８４は、画素５０a（画素５０ａに含まれるＰＤ７１）を取り囲むように形成されている。また、Ｎ型固相拡散層８４の外側には、Ｐ型固相拡散層８３が形成され、画素５０ａは、Ｐ型固相拡散層８３でも、取り囲まれるように形成されている。
【００５６】
さらに、Ｐ型固相拡散層８３の外側には、貫通ＤＴＩ８２が形成され、画素５０ａは、貫通ＤＴＩ８２でも、取り囲まれるように形成されている。なお、図４に示したような平面図においては、貫通ＤＴＩ８２は、黒い太線で図示する。
【００５７】
貫通ＤＴＩ８２は、完全に画素５０ａを取り囲むのではなく、一部開口部分を有して形成されている。図４に示した画素５０ａ−１に注目した場合、画素５０ａ−１の左上隅と右下隅に、貫通ＤＴＩ８２の開口部分が設けられている。開口部分には、Ｐ型固相拡散層８３が形成されている。この開口部分を含む画素５０ａの垂直断面図を図６に示し、開口部分に関する説明は後述する。
【００５８】
画素５０ａ−１の表面側には、転送トランジスタ９０、ＦＤ(フローティングディフュージョン)９１、増幅トランジスタ９３、選択トランジスタ９４、変換効率切替トランジスタ９５が形成されている。画素５０ａ−２の表面側には、転送トランジスタ９０、ＦＤ９１、リセットトランジスタ９２、変換効率切替トランジスタ９５、ＧＮＤコンタクト領域９６が形成されている。
【００５９】
リセットトランジスタ９２と増幅トランジスタ９３は、画素５０ａ−１と画素５０ｂ−１で共有される構成とされている。また、画素５０ａ−１のＦＤ９１と画素５０ａ−２のＦＤ９１は、ＦＤコンタクトを通して配線層７９により電気的に接続されている。
【００６０】
また、ＧＮＤコンタクト領域９６は、画素５０ａ−１には形成されてなく、画素５０ａ−２にだけ形成されている。図７を参照して後述するが、貫通ＤＴＩ８２に開口部分を設けることで、斜め方向で隣接する画素５０ａ同士は、その開口部分で接続された状態となる。ＧＮＤコンタクト領域９６は、斜め方向で隣接する画素５０ａのうちの少なくとも１つの画素５０ａに形成されていれば、斜め方向で隣接する画素５０ａのグランド電圧を一定に揃えることができる。
【００６１】
ＰＤ７１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。ＰＤ７１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ９０を介して、ＦＤ９１に接続されている。
【００６２】
転送トランジスタ９０は、転送信号TRによりオンされたとき、ＰＤ７１で生成された電荷を読み出し、ＦＤ９１に転送する。
【００６３】
ＦＤ９１は、ＰＤ７１から読み出された電荷を保持する。リセットトランジスタ９２は、リセット信号RSTによりオンされたとき、ＦＤ９１に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、ＦＤ９１の電位をリセットする。変換効率切替トランジスタ９５はオンにされると、ＦＤ９１とが電気的に結合され、ＦＤ９１の浮遊拡散領域が拡大し、ＦＤ９１の容量が増え、変換効率が下げられるように構成されている。
【００６４】
増幅トランジスタ９３は、ＦＤ９１の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ９３は、垂直信号線３３を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、ＦＤ９１に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ９３から選択トランジスタ９４と垂直信号線４７を介してカラム処理部４３（図２）に出力される。
【００６５】
選択トランジスタ９４は、選択信号SELにより画素３１が選択されたときオンされ、画素３１の画素信号を、垂直信号線３３を介してカラム処理部４３に出力する。転送信号TR、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図２の画素駆動線４６に対応する。
【００６６】
画素５０ａは、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
【００６７】
図６は、画素５０ａの垂直方向の断面図であり、図４中の線分Ｂ−Ｂ’の位置に対応するものである。図３に示した画素５０ａと同一の箇所については、適宜説明を省略する。
【００６８】
図６に示した画素５０ａのＰＤ７１の光入射側の逆側（図中、上側であり、表面側となる）には、アクティブ領域（Pwell）７７が形成されている。アクティブ領域７７には、画素トランジスタ等を分離する素子分離領域（以下、ＳＴＩ(Shallow Trench Isolation)と称する）７８が形成されている。ＳＴＩ７８は、図中左側と右側にそれぞれ形成されている。
【００６９】
Ｓｉ基板７０の表面側（図面上側）であり、アクティブ領域７７上には、配線層７９が形成されており、この配線層７９には、複数のトランジスタが形成されている。図３では、転送トランジスタ９０が形成されている例を示した。転送トランジスタ（ゲート）９０は、縦型トランジスタで形成されている。すなわち、転送トランジスタ（ゲート）９０は、縦型トランジスタトレンチ８１が開口され、そこにＰＤ７１から電荷を読み出すための転送ゲート（TG）９０が形成されている。
【００７０】
なお、転送トランジスタ９０などのトランジスタには、配線層７９内の配線と接続されるコンタクトが形成されているが、図６では不図示としてある。他の断面図においても、コンタクトは不図示で説明を行う。
【００７１】
図４におけるＢ点側は、図６においては、図中左側となり、図４におけるＢ’点側は、図６においては、図中右側となる。Ｂ点から順に、Ｂ’点側に移動しながら説明を行う。図４,図６を参照するに、Ｂ点から順に、Ｂ’点側に移動した場合、貫通ＤＴＩ８２ａ、Ｐ型固相拡散層８３ａ、貫通ＤＴＩ８２ｂ、Ｐ型固相拡散層８３ｂの順で、配置されている。
【００７２】
この領域においては、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂの間に、Ｐ型固相拡散層８３ａが形成されている。また、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂの間は、上記した貫通ＤＴＩ８２の開口部分に該当する。このように、貫通ＤＴＩ８２の開口部分には、Ｐ型固相拡散層８３が形成されている。
【００７３】
一方、Ｂ’点側は、図４を参照するに、貫通ＤＴＩ８２の開口部分に形成されたＰ型固相拡散層８３に沿っているため、図６に示すように、ＳＴＩ７８の下側には、Ｐ型固相拡散層８３ｃが形成されている。
【００７４】
このように、貫通ＤＴＩ８２の開口部分には、Ｐ型固相拡散層８３が形成され、隣接する画素５０ａとＰ型固相拡散層８３を介して接続されているため、隣接する画素５０ａが、電気的に導通している状態とすることができる。隣接する画素５０ａが電気的に導通していることにより、ＧＮＤコンタクト領域９６を、各画素に配置しない構成とすることができることについて、図７を参照して説明する。
【００７５】
図７は、画素アレイ部４１に配置されている４×４の１６個の画素５０ａを示している。図７中、１行１列目に配置されている画素５０ａを画素５０ａ−１１とし、２行２列目に配置されている画素５０ａを画素５０ａ−２２とし、３行３列目に配置されている画素５０ａを画素５０ａ−３３とし、４行４列目に配置されている画素５０ａを画素５０ａ−４４とする。
【００７６】
これらの画素５０ａ−１１、画素５０ａ−２２、画素５０ａ−３３、画素５０ａ−４４は、図７に示したように、斜め方向に１列に配列されている画素５０ａである。このような、斜め方向に１列に配列されている画素５０ａは、貫通ＤＴＩ８２の開口部分で電気的に導通している。例えば、画素５０ａ−１１と画素５０ａ−２２は、画素５０ａ−１１においては右下、画素５０ａ−２２においては左上に形成されている貫通ＤＴＩ８２の開口部分で電気的に導通している。
【００７７】
同様に、画素５０ａ−２２と画素５０ａ−３３は、画素５０ａ−２２においては右下、画素５０ａ−３３においては左上に形成されている貫通ＤＴＩ８２の開口部分で電気的に導通している。さらに同様に、画素５０ａ−３３と画素５０ａ−４４は、画素５０ａ−３３においては右下、画素５０ａ−４４においては左上に形成されている貫通ＤＴＩ８２の開口部分で電気的に導通している。
【００７８】
このように、斜め方向で隣接する画素５０ａは、画素５０ａの四隅のうちの２つの隅に設けられた開口部分により電気的に導通しているため、Ｐｗｅｌｌ領域７７の電位を固定するＧＮＤコンタクト領域９６は、各画素５０ａに設ける必要は無くなる。
【００７９】
なお、ここでは、画素５０ａの四隅のうちの２つの隅に開口部分が設けられている場合を例に挙げて説明を続けるが、四隅のうちの１つの隅に開口部分が設けられていても良い。１つの隅に開口部分が設けられている場合、その開口部分を挟む画素同士は電気的に導通した状態とすることができる。
【００８０】
図７では、電気的に導通している画素５０ａ−１１と画素５０ａ−２２のうち、画素５０ａ−２２には、ＧＮＤコンタクト領域９６−２２が形成されているが、画素５０ａ−１１には、ＧＮＤコンタクト領域９６は形成されていない。この場合、画素５０ａ−１１と画素５０ａ−２２は、ＧＮＤコンタクト領域９６−２２を共有した構成とされ、画素５０ａ−１１のＰｗｅｌｌ電位は、画素５０ａ−２２にあるＧＮＤコンタクト領域９６−２２により固定される。
【００８１】
また同様に図７では、電気的に導通している画素５０ａ−３３と画素５０ａ−４４のうち、画素５０ａ−４４には、ＧＮＤコンタクト領域９６−４４が形成されているが、画素５０ａ−３３には、ＧＮＤコンタクト領域９６は形成されていない。この場合、画素５０ａ−３３と画素５０ａ−４４は、ＧＮＤコンタクト領域９６−４４を共有した構成とされ、画素５０ａ−３３のＰｗｅｌｌ電位は、画素５０ａ−４４にあるＧＮＤコンタクト領域９６−２２により固定される。
【００８２】
図７に示した例では、２画素でＧＮＤコンタクト領域９６を共有する構成とされているが、４画素５０ａでＧＮＤコンタクト領域９６を共有する構成や、８画素５０ａでＧＮＤコンタクト領域９６を共有する構成とすることもできる。
【００８３】
さらに斜め方向に配置されている画素５０ａのうちの１つの画素５０ａ、換言すれば、電気的に導通している画素５０ａのうちの１つの画素５０ａに、ＧＮＤコンタクト領域９６が形成されているような構成とすることもできる。このようにした場合、画素アレイ部４１の画素ラインのうち、最上位の１ライン、最下位の１ラインなどの所定の１ラインに配置されている画素５０ａに、それぞれＧＮＤコンタクト領域９６を形成する構成とすることができる。
【００８４】
このように、第１の実施の形態における画素５０ａでは、図４を参照して説明したように、縦方向に配列されている画素５０ａで、リセットトランジスタ９２、増幅トランジスタ９３、選択トランジスタ９４を共有する構成とされ、図７を参照して説明したように、斜め方向に配列されている画素５０ａで、ＧＮＤコンタクト領域９６を共有する構成とされている。
【００８５】
このように貫通ＤＴＩ８２の開口部分を設けた構成とすると、ブルーミング抑制の能力が落ちる可能性がある。しかしながら、貫通ＤＴＩ８２の開口部分は、Ｐ型固相拡散層８３でＰ型領域が確保されているため、隣接画素間の分離の弱体化は最小限に抑えられている。
【００８６】
また、図８に示すように、ベイヤ配列の場合、ブルーミングを起こしやすいＧ画素同士が導通し、Ｇ画素とＲ画素、Ｇ画素とＢ画素は、導通していない。図８を参照するに、図中左上に配置されている画素５０ａ−１１は、カラーフィルタが緑色とされたＧ画素とされている。図中右上に配置されている画素５０ａ−１２は、カラーフィルタが赤色とされたＲ画素とされている。
【００８７】
図中左下に配置されている画素５０ａ−２１は、カラーフィルタが青色とされたＢ画素とされている。図中右下に配置されている画素５０ａ−２２は、カラーフィルタが緑色とされたＧ画素とされている。
【００８８】
画素５０ａ−１１と画素５０ａ−２２は、貫通ＤＴＩ８２の開口部分により、電気的に導通している。すなわち、Ｇ画素同士は、電気的に導通している。これに対して、画素５０ａ−１１と画素５０ａ−１２は、貫通ＤＴＩ８２により分離されている。すなわち、Ｇ画素とＲ画素は、電気的にも導通していない。
【００８９】
また、画素５０ａ−１１と画素５０ａ−２１は、貫通ＤＴＩ８２により分離されている。すなわち、Ｇ画素とＢ画素は、電気的にも導通していない。画素５０ａ−２２（Ｇ画素）においても同様に、Ｒ画素やＢ画素とは貫通ＤＴＩ８２により分離されているため、電気的にも導通していない。
【００９０】
よって、Ｇ画素からＲ画素やＢ画素に電荷が漏れ、ブルーミングが発生するようなことは防がれる構成とされているため、貫通ＤＴＩ８２の開口部分を設けた構成としても、ブルーミングに対する抑制能力が低下するようなことを防ぐ、仮に抑制能力が低下したとしても、その低下を小さく抑えることができる。
【００９１】
画素５０ａは、貫通ＤＴＩ８２の開口部分で、貫通ＤＴＩ８２で分離されていない領域があるため、この領域に向かって入射した光は混色の原因となる可能性がある。このような混色が発生することを抑制するために、図９、図１０に示すような画素５０ａの構成とすることもできる。
【００９２】
図９、図１０は、画素５０ａの他の構成例を示す図であり、図９は、画素５０ａの垂直方向の断面図であり、図１０は、画素５０ａの表面側の平面図である。図１０は、図９中の線分Ｂ−Ｂ’の位置に対応するものである。
【００９３】
図９に示した画素５０ａ’（図６に示した画素５０ａと区別を付けるためにダッシュを付して記述する）は、図６に示した画素５０ａの遮光膜７４が、大きく形成されている点が異なり、その他の構成は同様である。
【００９４】
画素５０ａ’においては、遮光膜７４’が大きく形成されている。図９に示すように、遮光膜７４’は、Ｎ型固相拡散層８４の下部まで延長して形成されている。平面図で見ると、図１０のように、貫通ＤＴＩ８２の開口部分の遮光膜７４’は、貫通ＤＴＩ８２の開口部分ではない部分と比べて、大きく形成されている。
【００９５】
図１０に示したように、遮光膜７４’は、貫通ＤＴＩ８２の開口部分以外のところは、貫通ＤＴＩ８２に沿って、また、Ｎ型固相拡散層８４に掛からない位置まで形成され、貫通ＤＴＩ８２の開口部分（画素５０ａ’の四隅の部分）のところは、開口部分を完全に覆い、Ｎ型固相拡散層８４も覆い、ＰＤ７１の一部まで掛かるような位置まで形成されている。
【００９６】
このように、貫通ＤＴＩ８２の開口部分に形成されている遮光膜７４を、貫通ＤＴＩ８２の開口部分を覆うように形成することで、貫通ＤＴＩ８２の開口部分に光が入射されることを防ぐことができ、貫通ＤＴＩ８２の開口部分からの光による混色を抑制することができる。
【００９７】
＜ＤＴＩ８２周辺の製造方法＞
図１１は、貫通ＤＴＩ８２周辺の製造方法を説明するための図である。
【００９８】
Ｓｉ基板７０に貫通ＤＴＩ８２を開口するに際しては、図１１のＡに示されるように、Ｓｉ基板７０上の貫通ＤＴＩ８２を形成する位置以外をＳｉNとＳｉＯ２を用いたハードマスクで覆い、ハードマスクによって覆われていない部分をドライエッチングによりＳｉ基板７０の所定の深さまで垂直方向に溝が開口される。
【００９９】
次に、開口された溝の内側にＮ型の不純物であるＰ（リン）を含むＳｉＯ２膜を成膜してから熱処理を行い、ＳｉＯ２膜からＳｉ基板７０側にＰ（リン）をドーピング(以下、固相拡散と称する)させる。
【０１００】
次に、図１１のＢに示されるように、開口した溝の内側に成膜したＰを含むＳｉＯ２膜を除去してから、再び熱処理を行い、Ｐ（リン）をＳｉ基板７０の内部にまで拡散させることによって、現状の溝の形状にセルフアラインされたＮ型固相拡散層８４が形成される。この後、ドライエッチングにより溝の底部がエッチングされることにより、深さ方向に延長される。
【０１０１】
次に、図１１のＣに示されるように、延長した溝の内側にＰ型の不純物であるＢ（ボロン）を含むＳｉＯ２膜が成膜されてから熱処理が行われ、ＳｉＯ２膜からＳｉ基板７０側にＢ（ボロン）が固相拡散されることにより、延長された溝の形状にセルフアラインされたＰ型固相拡散層８３が形成される。
【０１０２】
この後、溝の内壁に成膜されているＢ（ボロン）を含むＳｉＯ２膜が除去される。
【０１０３】
次に図１１のＤに示されるように、開口されている溝の内壁にＳｉＯ２から成る側壁膜８５を成膜し、ポリシリコンを充填して貫通ＤＴＩ８２を形成する。その後、画素トランジスタや配線が形成される。その後、裏面側からＳｉ基板７０が薄膜化される。この薄膜化されるとき、貫通ＤＴＩ８２の底部はＰ型固相拡散層８３を含めて同時に薄膜化される。この薄膜化は、Ｎ型固相拡散層８４に達しない深さまで行うものとする。
【０１０４】
以上の工程を経ることにより、裏面Ｓｉ界面７５に接していないＮ型固相拡散層８４と、裏面Ｓｉ界面７５に接しているＰ型固相拡散層８３とから成る強電界領域をＰＤ７１に隣接して形成することができる。
【０１０５】
また、貫通ＤＴＩ８２の開口部分に形成されているＰ型固相拡散層８３も、このような工程にて形成される。すなわち、図１１のＣに示した工程にて、貫通ＤＴＩ８２の開口部分にも、Ｐ型固相拡散層８３が形成される。
【０１０６】
図４を再度参照するに、貫通ＤＴＩ８２ａのところに、固相拡散にてＰ型固相拡散層８３ａが形成されるとともに、貫通ＤＴＩ８２ｂのところにも、固相拡散にてＰ型固相拡散層８３ａが形成される。よって、貫通ＤＴＩ８２ａに形成されたＰ型固相拡散層８３aと貫通ＤＴＩ８２ｂに形成されたＰ型固相拡散層８３aにより、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂとの間に形成されたＰ型固相拡散層８３ａが形成される。
【０１０７】
このように、貫通ＤＴＩ８２の開口部分に設けられているＰ型固相拡散層８３は、貫通ＤＴＩ８２のところで固相拡散を行う工程で形成されるため、貫通ＤＴＩ８２の開口部分に設けられているＰ型固相拡散層８３を形成するための新たな処理を追加することなく、すなわち工程数を増やすこと無く、貫通ＤＴＩ８２の開口部分に設けられているＰ型固相拡散層８３を形成することができる。
【０１０８】
＜第２の実施の形態における画素の構成例＞
図１２は、本技術が適用された画素５０の第２の実施の形態における画素５０ｂの表面側の平面図であり、図１３は、画素５０bの垂直方向の断面図である。図１３は、図１２中の線分Ｂ−Ｂ’の位置に対応するものである。
【０１０９】
第２の実施の形態では、貫通ＤＴＩ８２の開口部分に、非貫通のＤＴＩ（以下、非貫通ＤＴＩと記述する）が形成されている点が、第１の実施の形態と異なり、その他の構成は第１の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。この後の画素５０の説明においても、第１の実施の形態における画素５０ａと同一の部分には、同一の符号を付し、その説明は適宜説明を省略する。
【０１１０】
図１２に示した画素５０ｂも、図４に示した画素５０ａと同じく、縦方向に配置されている画素５０ｂ−１と画素５０ｂ−２で、リセットトランジスタ９２、増幅トランジスタ９３、および選択トランジスタ９４を共有する２画素共有の構成である場合を例示している。
【０１１１】
貫通ＤＴＩ８２の開口部分に、非貫通ＤＴＩを形成することで、第１の実施の形態における画素５０ａよりも、ブルーミングの抑制能力を高めることができる。
【０１１２】
図１２に示した画素５０ｂの表面側の平面図を参照するに、貫通ＤＴＩ８２の開口部分には、非貫通ＤＴＩ１２１が形成されている。この非貫通ＤＴＩ１２１は、貫通ＤＴＩ８２の開口部分において、画素５０ｂ間を分離するように形成されている。よって、画素５０ｂの構成においてＰＤ７１は、貫通ＤＴＩ８２と非貫通ＤＴＩ１２１で囲まれた構造とされている。
【０１１３】
図１３に示した画素５０ｂの垂直断面図において、線分Ｃ−Ｃ’の位置に該当する平面図は、図４に示したようになる。画素５０ｂの配線層７９に近い側であり、Ｃ点側には、貫通ＤＴＩ６３ａ、Ｐ型固相拡散層８３ａ、貫通ＤＴＩ８２ｂが配置されている。
【０１１４】
すなわち、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂの間は、貫通ＤＴＩ８２の開口部分とされ、その開口部分には、Ｐ型固相拡散層８３ａが形成されている。また、線分Ｃ−Ｃ’の位置に該当する平面図において、画素５０ｂの配線層７９に近い側であり、Ｃ’点側には、Ｐ型固相拡散層８３ｃが配置されている。
【０１１５】
図１３に示した画素５０ｂの垂直断面図において、線分Ｄ−Ｄ’の位置に該当する平面図は、図１２に示したようになる。画素５０ｂの配線層７９から遠い側であり、Ｄ点側には、貫通ＤＴＩ６３ａ、非貫通トレンチ１２１ａ、貫通ＤＴＩ８２ｂが配置されている。
【０１１６】
すなわち、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂの間は、貫通ＤＴＩ８２の開口部分とされ、その開口部分には、非貫通ＤＴＩ１２１ａが形成されている。また、線分Ｄ−Ｄ’の位置に該当する平面図において、画素５０ｂの配線層７９から遠い側であり、Ｄ’点側には、Ｐ型固相拡散層８３ｃに囲まれた非貫通ＤＴＩ１２１ｂが配置されている。
【０１１７】
このように、貫通ＤＴＩ８２の開口部分には、非貫通ＤＴＩ１２１が形成されている。よって、貫通ＤＴＩ８２の開口部分において、配線層７９に近い側では、隣接する画素５０ｂと、Ｐ型固相拡散層８３により、電気的に導通した状態とされるが、配線層７９に遠い側、換言すれば、ＰＤ７１の側面の位置では、非貫通ＤＴＩ１２１により、隣接する画素５０ｂと分離された状態とされている。
【０１１８】
よって、貫通ＤＴＩ８２の開口部分を形成し、隣接する画素５０ｂと電気的に導通する部分を設けたとしても、ブルーミングによる影響を低減することができる。
【０１１９】
このように、貫通ＤＴＩ８２の開口部分には、Ｐ型固相拡散層８３と非貫通ＤＴＩ１２１が形成され、隣接する画素５０ｂとＰ型固相拡散層８３を介して接続されているため、隣接する画素５０ｂが、電気的に導通している状態とすることができる。隣接する画素５０ｂが電気的に導通していることにより、第１の実施の形態と同じく、第２の実施の形態においても、ＧＮＤコンタクト領域９６を、各画素に配置しなくても良い。このことについて、図１４を参照して説明する。
【０１２０】
図１４は、画素アレイ部４１に配置されている４×８の３２個の画素５０ｂを示している。図１４中、１行１列目に配置されている画素５０ｂを画素５０ｂ−１１とし、２行２列目に配置されている画素５０ｂを画素５０ｂ−２２とし、３行３列目に配置されている画素５０ｂを画素５０ｂ−３３とし、４行４列目に配置されている画素５０ｂを画素５０ｂ−４４とする。
【０１２１】
これらの画素５０ｂ−１１、画素５０ｂ−２２、画素５０ｂ−３３、画素５０ｂ−４４は、図１４に示したように、斜め方向に１列に配列されている画素５０ｂである。また、斜め方向に１列に配列されている画素５０ｂは、貫通ＤＴＩ８２の開口部分に形成されているＰ型固相拡散層８３により、電気的に導通しているが、非貫通ＤＴＩ１２１により、画素間分離はされている。
【０１２２】
例えば、画素５０ｂ−１１と画素５０ｂ−２２は、画素５０ｂ−１１においては右下、画素５０ｂ−２２においては左上に形成されている貫通ＤＴＩ８２の開口部分に形成されているＰ型固相拡散層８３により、電気的に導通しているが、非貫通ＤＴＩ１２１により、画素間分離はされている。
【０１２３】
同様に、画素５０ｂ−２２と画素５０ｂ−３３は、画素５０ｂ−２２においては右下、画素５０ｂ−３３においては左上に形成されている貫通ＤＴＩ８２の開口部分に形成されているＰ型固相拡散層８３により、電気的に導通しているが、非貫通ＤＴＩ１２１により、画素間分離はされている。
【０１２４】
さらに同様に、画素５０ｂ−３３と画素５０ｂ−４４は、画素５０ｂ−３３においては右下、画素５０ｂ−４４においては左上に形成されている貫通ＤＴＩ８２の開口部分に形成されているＰ型固相拡散層８３により、電気的に導通しているが、非貫通ＤＴＩ１２１により、画素間分離はされている。
【０１２５】
このように、斜め方向で隣接する画素５０ｂが、電気的に導通しているため、Ｐｗｅｌｌ領域７７の電位を固定するＧＮＤコンタクト領域９６は、各画素５０ｂに設ける必要は無くなる。図１４では、電気的に導通している画素５０ｂ−１１と画素５０ｂ−２２のうち、画素５０ｂ−２２には、ＧＮＤコンタクト領域９６−２２が形成されているが、画素５０ｂ−１１には、ＧＮＤコンタクト領域９６は形成されていない。この場合、画素５０ｂ−１１と画素５０ｂ−２２は、ＧＮＤコンタクト領域９６−２２を共有した構成とされ、画素５０ｂ−１１のＰｗｅｌｌ電位は、画素５０ｂ−２２にあるＧＮＤコンタクト領域９６−２２により固定される。
【０１２６】
また同様に図１４では、電気的に導通している画素５０ｂ−３３と画素５０ｂ−４４のうち、画素５０ｂ−４４には、ＧＮＤコンタクト領域９６−４４が形成されているが、画素５０ｂ−３３には、ＧＮＤコンタクト領域９６は形成されていない。この場合、画素５０ｂ−３３と画素５０ｂ−４４は、ＧＮＤコンタクト領域９６−４４を共有した構成とされ、画素５０ｂ−３３のＰｗｅｌｌ電位は、画素５０ｂ−４４にあるＧＮＤコンタクト領域９６−２２により固定される。
【０１２７】
図１４に示した例では、２画素でＧＮＤコンタクト領域９６を共有する構成とされているが、図１５に示すように、８画素５０ｂでＧＮＤコンタクト領域９６を共有する構成としても良い。図１５に示した構成は、８個の画素５０ｂで１つのＧＮＤコンタクト領域９６を共有する構成例である。
【０１２８】
図１５を参照するに、斜め方向に１列に配列されている画素５０ｂ−１１、画素５０ｂ−２２、画素５０ｂ−３３、画素５０ｂ−４４のうち、画素５０ｂ−２２にだけ、ＧＮＤコンタクト領域９６−２２が形成されている。図示はしていないが、画素５０ｂ−４４の斜め下方向にも、画素５０ｂ−５５、画素５０ｂ−６６、画素５０ｂ−７７、画素５０ｂ−８８が形成されており、これら８画素５０ｂのうち、画素５０ｂ−２２にだけ、ＧＮＤコンタクト領域９６−２２が形成されている。
【０１２９】
ここで、図１５において、縦方向に配列されている画素５０ｂ−１１、画素５０ｂ−２１、画素５０ｂ−３１、画素５０ｂ−４１、画素５０ｂ−５１、画素５０ｂ−６１、画素５０ｂ−７１、および画素５０ｂ−８１に注目する。画素５０ｂ−１１乃至画素５０ｂ−８１の８画素５０ｂのうち、ＧＮＤコンタクト領域９６が形成されているのは、画素５０ｂ−２１だけである。
【０１３０】
このことを換言すると、画素５０ｂ−１１が配置されている１行目、画素５０ｂ−３１が配置されている３行目、画素５０ｂ−４１が配置されている４行目、画素５０ｂ−５１が配置されている５行目、画素５０ｂ−６１が配置されている６行目、画素５０ｂ−７１が配置されている７行目、および画素５０ｂ−８１が配置されている８行目にそれぞれ配置されている画素５０ｂには、ＧＮＤコンタクト領域９６は形成されていないが、画素５０ｂ−２１が配置されている２行目に配置されている画素５０ｂにだけ、ＧＮＤコンタクト領域９６が形成されている。このことをさらに換言すると、８行毎に、ＧＮＤコンタクト領域９６が形成されていることになる。
【０１３１】
よって、上記したように、斜め方向に１列に配置されている画素５０ｂをみたとき、斜め方向に配置されている８画素５０ｂのうちの１画素５０ｂに、ＧＮＤコンタクト領域９６が形成され、そのＧＮＤコンタクト領域９６は、８画素５０ｂで共有される構成とされている。
【０１３２】
第１の実施の形態と同じく、第２の実施の形態においても、ＧＮＤコンタクト領域９６を、４画素５０ｂで共有する構成としたり、８画素５０ｂ以上の画素数で共有する構成としたりすることもできる。また、斜め方向に配置されている画素５０ｂのうちの１つの画素５０ｂ、換言すれば、電気的に導通している画素５０ｂのうちの１つの画素５０ｂに、ＧＮＤコンタクト領域９６が形成されているような構成とすることもできる。
【０１３３】
このようにした場合、画素アレイ部４１の画素ラインのうち、最上位の１ライン、最下位の１ラインなどの所定の１ラインに配置されている画素５０ｂに、それぞれＧＮＤコンタクト領域９６を形成する構成とすることができる。
【０１３４】
このように、第２の実施の形態における画素５０ｂでは、図１２を参照して説明したように、縦方向に配列されている２画素５０ｂで、リセットトランジスタ９２、増幅トランジスタ９３、選択トランジスタ９４は、共有する構成とされ、図１４、図１５を参照して説明したように、斜め方向に配列されている画素５０ｂで、ＧＮＤコンタクト領域９６を共有する構成とされている。
【０１３５】
図１４や図１５を参照して説明した画素５０ｂは、縦方向に配置されている画素５０ｂの２画素で、トランジスタを共有する例を挙げて説明したが、トランジスタを共有する画素数は、２画素に限らず、４画素や８画素であっても良い。
【０１３６】
図１６に、２×４の８画素で、リセットトランジスタ９２、増幅トランジスタ９３、選択トランジスタ９４を共有する場合の構成を示す。図１６も、図１４と同じく、画素アレイ部４１に配置されている４×８の３２個の画素５０ｂを示している。
【０１３７】
図１６に示した画素は、８画素共有の場合を示しているが、例えば、縦方向に配置されている画素５０ｂ−２２、画素５０ｂ−２３、画素５０ｂ−２４、画素５０ｂ−２５の４画素と、その右横側に配置されている画素５０ｂ−３２、画素５０ｂ−３３、画素５０ｂ−３４、画素５０ｂ−３５の４画素の合わせた８画素が１共有単位とされている。
【０１３８】
画素５０ｂ−２２には、リセットトランジスタ９２−２２が配置され、画素５０ｂ−３２には、選択トランジスタ９４―３２が配置されている。このリセットトランジスタ９２−２２と選択トランジスタ９４−３２は、８画素で共有するトランジスタとされている。増幅トランジスタ９３は、画素５０ｂ毎に配置されている。
【０１３９】
画素５０ｂ−２２には、増幅トランジスタ９３−２２が配置され、画素５０ｂ−２３には、増幅トランジスタ９３−２３が配置され、画素５０ｂ−２４には、増幅トランジスタ９３−２４が配置され、画素５０ｂ−２５には、増幅トランジスタ９３−２５が配置されている。同様に画素５０ｂ−３２には、増幅トランジスタ９３−３２が配置され、画素５０ｂ−３３には、増幅トランジスタ９３−３３が配置され、画素５０ｂ−３４には、増幅トランジスタ９３−３４が配置され、画素５０ｂ−３５には、増幅トランジスタ９３−３５が配置されている。
【０１４０】
これらの８個の増幅トランジスタ９３−２２乃至９３−３５は、配線により接続され、１つの増幅トランジスタ９３として機能する。よって増幅トランジスタ９３を大きく形成できるようになり、ゲート面積が大きくなり、ランダムノイズを低減させることができる。
【０１４１】
また、増幅トランジスタ９３と同様に、１共有単位内の各画素５０ｂには、ＦＤ９１が配置されており、１共有単位内のＦＤ９１は配線により接続されている。また、転送トランジスタ９０も、１共有単位内の各画素５０ｂに配置されている。
【０１４２】
また、ＧＮＤコンタクト領域９６は、斜め方向に配置されている画素５０ｂと共有されている。この点は、図１４や図１５を参照して説明した場合と同様であり、貫通ＤＴＩ８２の開口部分により、斜め方向に配置されている画素５０ｂ同士は、電気的に導通している状態とされているため、ＧＮＤコンタクト領域９６を共有する構成とすることができる。
【０１４３】
このように、トランジスタを複数の画素で共有する構成とした場合にも、本技術を適用することができる。また、トランジスタやＧＮＤコンタクト領域９６を共有する構成とすることで、素子を配置する領域を大きくすることができ、ランダムノイズを抑制できる等の効果を得ることができる。
【０１４４】
再度図１３に示した画素５０ｂを参照するに、図１３に示した画素５０ｂは、非貫通ＤＴＩ１２１の配線層７９側にＰ型固相拡散層８３が形成されている例を示したが、図１７に示すように、画素５０ｂ’の図中上下方向で中間付近に、Ｐ型固相拡散層８３が形成されている構成としても良い。
【０１４５】
図１７を参照するに、図中左側の貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂの間（貫通ＤＴＩ８２の開口部分）に形成されている非貫通ＤＴＩ１２１ａ’は、画素５０ｂ’の高さ方向で、中間位置よりも低い位置まで形成され、その上にＰ型固相拡散層８３ａ’が形成されている。よって、Ｐ型固相拡散層８３ａ’は、Ｓｉ基板７０の略中央部分に形成されている。
【０１４６】
図１７中の右側には、非貫通ＤＴＩ１２ｂ’−１と非貫通ＤＴＩ１２ｂ’−２が形成されている。この非貫通ＤＴＩ１２ｂ’−１と非貫通ＤＴＩ１２ｂ’−２との間に、Ｐ型固相拡散層８３ｃ’が形成されている。このＰ型固相拡散層８３ｃ’は、Ｓｉ基板７０の略中央部分に形成されている。換言すれば、Ｐ型固相拡散層８３ｃ’は、非貫通ＤＴＩ１２ｂ’−１と非貫通ＤＴＩ１２ｂ’−２の２つのＤＴＩに挟まれた領域に形成されている。非貫通ＤＴＩ１２ｂ’−１と非貫通ＤＴＩ１２ｂ’−２は、Ｓｉ基板７０の裏面側と表面側からそれぞれ掘り込まれることにより形成される。
【０１４７】
図１７に示したように、貫通ＤＴＩ８２の開口部分のＳｉ基板７０の中央部分にＰ型固相拡散層８３が形成されるようにした場合、Ｓｉ基板７０の中央付近の断面（図中線分Ｃ−Ｃ’の位置での平面）で見た場合、画素５０ｂ’の配線層７９に近い側であり、Ｃ点側には、貫通ＤＴＩ８２ａ、Ｐ型固相拡散層８３ａ’、貫通ＤＴＩ８２ｂが配置されている。すなわち、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂの間は、貫通ＤＴＩ８２の開口部分とされ、その開口部分には、Ｐ型固相拡散層８３ａ’が形成されている。
【０１４８】
図１７に示した画素５０ｂ’の垂直断面図において、線分Ｄ−Ｄ’の位置に該当する位置を平面で見た場合、画素５０ｂ’の配線層７９から遠い側であり、Ｄ点側には、貫通ＤＴＩ８２ａ、非貫通トレンチ１２１ａ’、貫通ＤＴＩ８２ｂが配置されている。すなわち、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂの間は、貫通ＤＴＩ８２の開口部分とされ、その開口部分には、非貫通ＤＴＩ１２１ａ’が形成されている。また、線分Ｄ−Ｄ’の位置に該当する平面において、画素５０ｂ’の配線層７９から遠い側であり、Ｄ’点側には、Ｐ型固相拡散層８３ｃ’に囲まれた非貫通ＤＴＩ１２１ｂ’−１が配置されている。
【０１４９】
このように、図１７に示した画素５０ｂ’の場合も、図１３に示した画素５０ｂと同じく、貫通ＤＴＩ８２の開口部分には、非貫通ＤＴＩ１２１’が形成されている。よって、貫通ＤＴＩ８２の開口部分において、配線層７９に近い側では、隣接する画素５０ｂ’と、Ｐ型固相拡散層８３’により、電気的に導通した状態とされるが、配線層７９に遠い側、換言すれば、ＰＤ７１の側面の位置では、非貫通ＤＴＩ１２１’により、隣接する画素５０ｂ’は分離された状態とされている。
【０１５０】
よって、貫通ＤＴＩ８２の開口部分を形成し、隣接する画素５０ｂと電気的に導通する部分を設けたとしても、ブルーミングによる影響を低減することができる。
【０１５１】
＜第３の実施の形態における画素の構成例＞
図１８は、本技術が適用された画素５０の第３の実施の形態における画素５０ｃの垂直方向の断面図である。
【０１５２】
第３の実施の形態では、Ｐ型固相拡散層８３を、Ｓｉ基板７０の浅い側（配線層７９側）には形成しない点が、第２の実施の形態と異なり、その他の構成は第２の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【０１５３】
図１８の左側を参照するに、非貫通ＤＴＩ１２１ａの図中上部（配線層７９側）には、Ｐ型固相拡散層８３ａが形成され、そのＰ型固相拡散層８３ａの上部には、アクティブ領域７７ａが形成されている。換言すれば、非貫通ＤＴＩ１２１ａ上に形成されているＰ型固相拡散層８３ａは薄く形成され、ＳＴＩ７８側には形成されていない。
【０１５４】
同様に、図１８の右側を参照するに、非貫通ＤＴＩ１２１ｂの図中上部（配線層７９側）には、Ｐ型固相拡散層８３ｃが形成され、そのＰ型固相拡散層８３ｃの上部には、アクティブ領域７７ｂが形成されている。換言すれば、非貫通ＤＴＩ１２１ｂ上に形成されているＰ型固相拡散層８３ｂは薄く形成され、ＳＴＩ７８側には形成されていない。
【０１５５】
このように、非貫通ＤＴＩ１２１上に形成されるＰ型固相拡散層８３を、アクティブ領域７７と配線層７９の界面から離れた位置になるように形成することで、Ｐ型固相拡散層８３が、画素トランジスタ（転送トランジスタ９０や増幅トランジスタ９３など）の電圧Ｖｔｈや拡散層リークに影響しにくくなり、画素トランジスタのレイアウトの自由度を向上させることができる。
【０１５６】
＜第４の実施の形態における画素の構成例＞
図１９は、本技術が適用された画素５０の第４の実施の形態における画素５０ｄの表面側の平面図であり、図２０は、画素５０ｄの垂直方向の断面図である。図２０は、図１９中の線分Ｂ−Ｂ’の位置に対応するものである。
【０１５７】
第４の実施の形態では、アクティブ領域７７下に非貫通ＤＴＩ１２１が形成されている点、換言すれば、ＳＴＩ７８の下ではない位置に非貫通ＤＴＩ１２１が形成されている点が、第２または第３の実施の形態と異なり、その他の構成は第２または第３の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【０１５８】
図１９を参照するに、画素５０ｄ−１においては、増幅トランジスタ９３と選択トランジスタ９４が上部に備えられ、変換効率切替トランジスタ９５と転送トランジスタ９０が下部に備えられ、その間にＳＴＩ７８が形成されている。画素５０ｄ−２においては、リセットトランジスタ９２とＧＮＤコンタクト領域９６の間にＳＴＩ７８が形成されている。
【０１５９】
図２０の断面図の左側（図１９のＢ点側）を参照するに、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂは、配線層７９の下部まで形成され、貫通ＤＴＩ８２ａと貫通ＤＴＩ８２ｂとの間に形成された非貫通ＤＴＩ１２１ａの上部には、アクティブ領域７７ａが形成されている。換言すれば、非貫通ＤＴＩ１２１ａと配線層７９の間はＰ型固相拡散層８３ａとアクティブ領域７７ａで形成されている。
【０１６０】
同様に図２０の断面図の右側（図１９のＢ’点側）を参照するに、非貫通ＤＴＩ１２１ｂの上部には、Ｐ型固相拡散層８３ｃとアクティブ領域７７ｂが形成されている。換言すれば、非貫通ＤＴＩ１２１ａと配線層７９の間はＰ型固相拡散層８３ｃとアクティブ領域７７ｂで形成されている。
【０１６１】
このように、非貫通ＤＴＩ１２１上に形成されるＰ型固相拡散層８３を、アクティブ領域７７と配線層７９の界面から離れた位置になるように形成することで、Ｐ型固相拡散層８３が、画素トランジスタ（転送トランジスタ９０や増幅トランジスタ９３など）の電圧Ｖｔｈや拡散層リークに影響しにくくなり、画素トランジスタのレイアウトの自由度を向上させることができる。
【０１６２】
＜第５の実施の形態における画素の構成例＞
図２１は、本技術が適用された画素５０の第５の実施の形態における画素５０ｅの表面側の平面図であり、図２２は、画素５０ｅの垂直方向の断面図である。図２２は、図２１中の線分Ｂ−Ｂ’の位置に対応するものである。
【０１６３】
第５の実施の形態では、非貫通ＤＴＩ１２１上にＧＮＤコンタクト領域９６が形成されている点が、第４の実施の形態と異なり、その他の構成は第４の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【０１６４】
図２２に示した画素５０ｅの断面図において、図２１に示した画素５０ｅの平面図におけるＢ’点側に該当する部分を参照するに、第４の実施の形態における画素５０ｄと同じく、非貫通ＤＴＩ１２１ｂの上部には、Ｐ型固相拡散層８３ｃとアクティブ領域７７ｂが形成されている。さらに、第５の実施の形態における画素５０ｅにおいては、アクティブ領域７７ｂの配線層７９との界面付近に、Ｐ＋拡散層９６’が形成されている。
【０１６５】
このＰ＋拡散層９６’は、ＧＮＤコンタクト領域９６として用いられる。すなわち、非貫通ＤＴＩ１２１ｂのところに、ＧＮＤコンタクト領域９６を形成する。このように、非貫通ＤＴＩ１２１ｂのところに、ＧＮＤコンタクト領域９６を形成した場合、平面図においては、図２１に示すように、非貫通ＤＴＩ１２１とＧＮＤコンタクト領域９６が上部（下部）から見た場合、重なっているような位置に形成されている。
【０１６６】
また、非貫通ＤＴＩ１２１ｂのところに、ＧＮＤコンタクト領域９６を形成することで、ＰＤ７１が形成されている領域内に、ＧＮＤコンタクト領域９６を形成しなくても良くなるため、その領域に、例えば、選択トランジスタ９４を配置するようにすることができる。図２１に示した画素５０ｅでは、画素５０ｅ−１に選択トランジスタ９４−１が配置され、画素５０ｅ−２に選択トランジスタ９４−２が配置されている。
【０１６７】
画素５０ｅ−２の選択トランジスタ９４−２が配置されている領域は、例えば、第４の実施の形態における画素５０ｄにおいては、図１９を再度参照するに、ＧＮＤコンタクト領域９６が配置されていた領域である。ここでは、選択トランジスタ９４−２が配置される例を示したが、他のトランジスタが配置されるようにすることも可能である。
【０１６８】
このように、非貫通ＤＴＩ１２１ｂのところに、ＧＮＤコンタクト領域９６を形成したことで、より多くの画素トランジスタを配置することが可能となる。また、図示はしないが、画素トランジスタをより大きく構成することも可能となる。画素トランジスタを大きく構成することで、ノイズを低減させることができる。
【０１６９】
＜第６の実施の形態における画素の構成例＞
図２３は、本技術が適用された画素５０の第６の実施の形態における画素５０ｆの表面側の平面図であり、図２４は、画素５０ｆの垂直方向の断面図である。図２４は、図２３中の線分Ａ−Ａ’の位置に対応するものである。
【０１７０】
第６の実施の形態における画素５０ｆは、非貫通ＤＴＩ１２１が、画素５０ｆの１辺に形成されている点が、第１乃至５の実施の形態と異なり、その他の構成は第１乃至５の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【０１７１】
なおここでは、非貫通ＤＴＩ１２１は、画素５０ｆの１辺に形成されている貫通ＤＴＩ８２の略中央部分に形成されている場合を例に挙げて説明を続けるが、中央から外れた位置に、非貫通ＤＴＩ１２１が形成されていても良い。
【０１７２】
図２３に示した画素５０ｆの平面図を参照するに、貫通ＤＴＩ８２は、画素５０ｆ−１と画素５０ｆ−２を囲むように形成されている。この画素５０ｆ−１と画素５０ｆ−２の外枠は、貫通ＤＴＩ８２により完全に囲まれている。画素５０ｆ−１と画素５０ｆ−２の間に形成された貫通ＤＴＩ８２の一部には、開口部分が形成され、その開口部分は、非貫通ＤＴＩ１２１で形成されている。
【０１７３】
なお、ここでは、貫通ＤＴＩ８２の開口部分に、非貫通ＤＴＩ１２１が形成されている場合を例に挙げて説明を続けるが、貫通ＤＴＩ８２の開口部分に、非貫通ＤＴＩ１２１が形成されていない構成としても良い。
【０１７４】
換言すれば、第２の実施の形態における画素５０ｂと同じく、貫通ＤＴＩ８２の開口部分に、非貫通ＤＴＩ１２１が形成されている場合を例に挙げて説明を続けるが、第１の実施の形態における画素５０ａと同じく、貫通ＤＴＩ８２の開口部分に、非貫通ＤＴＩ１２１が形成されていない構成とし、Ｐ型固相拡散層８３のみが形成されている構成とすることもできる。
【０１７５】
図２４に示した画素５０ｆの垂直断面図において、配線層７９との界面付近のアクティブ領域７７内には、Ｎ＋拡散層２０１ａ、Ｎ＋拡散層２０１ｂ、Ｎ＋拡散層２０１ｃが、それぞれ形成され、コンタクトが接続されている。
【０１７６】
また図２４に示した画素５０ｆの垂直断面図において、Ａ点側は、順に、Ｐ型固相拡散層８３ａ、貫通ＤＴＩ８２ａ、Ｐ型固相拡散層８３ｂ、Ｎ型固相拡散層８４ａが配置されている。Ａ点側は、貫通ＤＴＩ８２により、隣接する画素５０ｆと完全に分離された状態とされている。
【０１７７】
図２４に示した画素５０ｂの垂直断面図において、Ａ’点側は、画素５０ｆ−２に含まれるＰＤ７１−２から順に、Ｎ型固相拡散層８４ｂ、Ｐ型固相拡散層８３ｃ、非貫通ＤＴＩ１２１、Ｐ型固相拡散層８３ｄ、Ｎ型固相拡散層８４ｃ、画素５０ｆ−１に含まれるＰＤ７１−１が配置されている。
【０１７８】
非貫通ＤＴＩ１２１が形成されている部分は、アクティブ領域７７が形成され、このアクティブ領域７７で、画素５０ｆ−１と画素５０ｆ−２は電気的に導通した状態とされている。
【０１７９】
第６の実施の形態における画素５０ｆは、隣接する２画素５０ｆで、ＧＮＤコンタクト領域９６を共有する構成とされている。すなわち、図２３に示した画素５０ｆ−１と画素５０ｆ−２は、図２４を参照して説明したように、非貫通ＤＴＩ１２１が形成されている部分のアクティブ領域７７で、電気的に導通した状態とされているため、画素５０ｆ−２に設けられているＧＮＤコンタクト領域９６により、画素５０ｆ−１と画素５０ｆ−２のアクティブ領域７７のＰｗｅｌｌ電位は固定される。
【０１８０】
このように、貫通ＤＴＩ８２の一部が、非貫通ＤＴＩ１２１とされることにより、この非貫通ＤＴＩ１２１の部分で、隣接する画素５０ｆと、アクティブ領域７７により、電気的に導通した状態とされるが、ＰＤ７１の側面の位置では、非貫通ＤＴＩ１２１により、隣接する画素５０ｆと分離された状態とされている。
【０１８１】
よって、貫通ＤＴＩ８２に開口部分を形成し、隣接する画素５０ｂと電気的に導通する部分を設けたとしても、ブルーミングによる影響を低減することができる。
【０１８２】
＜第７の実施の形態における画素の構成例＞
図２５は、本技術が適用された画素５０の第７の実施の形態における画素５０ｇの表面側の平面図である。
【０１８３】
第７の実施の形態における画素５０ｇは、貫通ＤＴＩ８２の開口部分の貫通ＤＴＩ８２の形状が第６の実施の形態と異なり、その他の構成は第６の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【０１８４】
図２５に示した画素５０ｇの開口部分における貫通ＤＴＩ８２は、Ｔ字形状で形成されている。貫通ＤＴＩ８２の開口部分の貫通ＤＴＩ８２は、横方向に直線状に形成された貫通ＤＴＩ８２Ｌと、その貫通ＤＴＩ８２Ｌと垂直に交わる縦方向に直線状に形成された貫通ＤＴＩ８２Ｓとから構成される形状とされている。
【０１８５】
第５の実施の形態における画素５０ｆ（図２３）の貫通ＤＴＩ８２の開口部分の貫通ＤＴＩ８２は、貫通ＤＴＩ８２Ｌに該当する部分のみから形成された形状とされていたのに対して、第６の実施の形態における画素５０ｇの貫通ＤＴＩ８２の開口部分の貫通ＤＴＩ８２は、貫通ＤＴＩ８２Ｌと貫通ＤＴＩ８２Ｓとから形成された形状とされている。
【０１８６】
この貫通ＤＴＩ８２Ｓを形成することで、Ｐ型の固相拡散を行うとき、この貫通ＤＴＩ８２Ｓのところでも固相拡散が行われるため、図２５に示したように、貫通ＤＴＩ８２Ｓを囲む領域にも、Ｐ型固相拡散層８３が形成される。換言すれば、貫通ＤＴＩ８２の開口部分のＰ型固相拡散層８３を大きく形成することができる。
【０１８７】
また、貫通ＤＴＩ８２Ｓは、図２５に示すように、貫通ＤＴＩ８２Ｓと貫通ＤＴＩ８２Ｓが、対向するように形成されているため、開口部分を大きく（長く）形成したとしても、Ｐ型固相拡散層８３の領域が途切れることなく、Ｐ型固相拡散層８３を形成することができる。
【０１８８】
このように、第７の実施の形態における画素５０ｇにおいては、貫通ＤＴＩ８２の開口部分を長く形成した場合であっても、Ｐ型固相拡散層８３で開口部分を囲むことができ、Ｐ型層の濃度を確保しやすい形状とすることができる。貫通ＤＴＩ８２の開口部分を長く形成できることで、素子の配置の自由度を増すことができる。
【０１８９】
＜第８の実施の形態における画素の構成例＞
図２６は、本技術が適用された画素５０の第８の実施の形態における画素５０ｈの表面側の平面図である。
【０１９０】
第８の実施の形態における画素５０ｈは、第６の実施の形態における画素５０ｆ（図２３）と同じく貫通ＤＴＩ８２の中央部分に開口部分を有した形状とされ、第７の実施の形態における画素５０ｇ（図２５）と同じく開口部分のＰ型固相拡散層８３が大きく形成されている。
【０１９１】
図８の実施の形態における画素５０ｈは、Ｐ型固相拡散層８３を形成するときの工程を工夫することで、貫通ＤＴＩ８２Ｓ（図２５）を形成しなくても、開口部分を長く形成でき、Ｐ型固相拡散層８３を大きく形成することができる。
【０１９２】
図２６に示した画素５０ｈの平面図を参照するに、画素５０ｈ−１と画素５０ｈ−２の外枠は、貫通ＤＴＩ８２により完全に囲まれた形状とされている。画素５０ｈ−１と画素５０ｈ−２の間に形成された貫通ＤＴＩ８２の一部には、開口部分が形成され、その開口部分は、非貫通ＤＴＩ１２１で形成されている。この開口部分は、画素５０ｆ（図２３）の開口部分と比べると、長さは長く形成（広い開口で形成）形成されている。
【０１９３】
画素５０ｈの貫通ＤＴＩ８２の開口部分付近のＰ型固相拡散層８３は、開口部分ではない貫通ＤＴＩ８２付近のＰ型固相拡散層８３よりも大きく形成されている。
【０１９４】
このような貫通ＤＴＩ８２の開口部分付近のＰ型固相拡散層８３を大きく形成するときの製造工程について、図２７、図２８を参照して説明する。図２７、図２８には、各工程の開口部分の平面図、線分Ｂ−Ｂ’における断面図、および線分Ｃ−Ｃ’における断面図をそれぞれ示す。
【０１９５】
貫通ＤＴＩ８２の開口部分付近のＰ型固相拡散層８３の製造工程は、基本的に、図１１を参照して説明したＰ型固相拡散層８３を形成する工程と同様に行われるが、Ｐ型固相拡散層８３を形成する工程が２度繰り返される点が異なる。
【０１９６】
工程Ｓ１１において、Ｓｉ基板７０がエッチングされることで、貫通ＤＴＩ８２が形成される位置に、トレンチ８２が形成される。
【０１９７】
工程Ｓ１２において、ＡＬＤ（Atomic Layer Deposition）方が用いられ、Ｂ（ボロン）を含んだシリコン酸化膜（ＢＳＧ）２５１−１が堆積される。工程Ｓ１２における処理では、Ｂ（ボロン）が用いられているため、ＢＳＧ膜２５１−１は、Ｐ型の膜として成膜される。
【０１９８】
ＢＳＧ２５１−１は、一旦トレンチ８２内の側壁の全面に形成され、その後、トレンチ８２の先端部分（固相拡散を行いたい部分）のＢＳＧ２５１−１のみを残すようなエッチングが行われることで、トレンチ８２の先端部分にのみＢＳＧ２５１−１が成膜される。
【０１９９】
なお、工程Ｓ１１と工程Ｓ１２の間に、Ｎ型固相拡散層８４を形成する処理が実行され、Ｎ型固相拡散層８４は形成されているが、その製造工程と図示は省略している。
【０２００】
工程Ｓ１２においては、ＢＳＧ膜２５１−１が成膜された後、さらに熱拡散処理が実行される。ウエハがアニールされることで、ＢＳＧ膜２５１−１とＳｉ基板７０が接触している領域では、ＢＳＧ膜２５１−１からＳｉ基板７０へ、Ｂ（ボロン）が固相拡散される。その結果、図２７の工程Ｓ１２に示したように、Ｐ型の不純物領域が形成される。このＰ型の不純物領域は、Ｐ型固相拡散層８３（工程Ｓ１２では、Ｐ型固相拡散層８３−１の部分）となる領域である。
【０２０１】
熱拡散処理が終了された後、ＢＳＧ膜２５１−１が除去される。ＢＳＧ膜２５１−１の除去は、例えば、フッ酸を用いたウェットエッチングにより行うことができる。
【０２０２】
工程Ｓ１３において、工程Ｓ１２と同様の処理が実行される。工程Ｓ１３において、ＢＳＧ膜２５１−２が、トレンチ８２内に形成される。工程Ｓ１３において成膜されるＢＳＧ膜２５１−２は、トレンチ８２内の側壁の全面に成膜される。その後、工程Ｓ１２と同じく、熱拡散処理が実行されることで、Ｐ型の不純物領域が形成される。このＰ型の不純物領域は、Ｐ型固相拡散層８３（工程Ｓ１３では、Ｐ型固相拡散層８３−２の部分）となる領域である。
【０２０３】
このように、貫通ＤＴＩ８２の開口部分においては、Ｐ型固相拡散層８３を形成するための固相拡散処理を２回実行することで、開口部分においてＰ型固相拡散層８３を大きく形成し、開口部分以外のところにおけるＰ型固相拡散層８３は、上記した実施の形態と同じぐらいの大きさで形成することができる。
【０２０４】
ＢＳＧ膜２５１−１の除去後、工程Ｓ１４（図２８）において、トレンチ８２内に、ポリシリコン２６１とシリコン酸化膜２６２が埋め込まれる。なお、遮光性能を持たせるために金属、例えばタングステンなどの金属が、トレンチ８２内に充填されても良い。
【０２０５】
工程Ｓ１５において、ウエハ上面に堆積された不要なポリシリコンが除去されたり、画素トランジスタや配線などが形成されたりする。また裏面側からＳｉ基板７０が薄膜化され、薄膜化後、遮光膜７４などが形成されることで、画素５０ｈが製造される。
【０２０６】
このように、第８の実施の形態における画素５０ｈにおいては、貫通ＤＴＩ８２の開口部分を長く形成した場合であっても、Ｐ型固相拡散層８３で開口部分を囲むことができ、Ｐ型層の濃度を確保しやすい形状とすることができる。貫通ＤＴＩ８２の開口部分を長く形成できることで、素子の配置の自由度を増すことができる。
【０２０７】
＜第９の実施の形態における画素の構成例＞
図２９は、本技術が適用された画素５０の第９の実施の形態における画素５０ｉの表面側の平面図であり、図３０は、画素５０ｉの垂直方向の断面図である。図３０は、図２９中の線分Ａ−Ａ’の位置に対応するものである。
【０２０８】
第９の実施の形態における画素５０ｉは、第８の実施の形態における画素５０ｈ（図２６）と同じく貫通ＤＴＩ８２の中央部分に開口部分を有し、その開口部分が長めに形成された形状とされている。その開口部分に、ＦＤ９１が配置されている点が、第８の実施の形態における画素５０ｈと異なり、他の構成は、第８の実施の形態における画素５０ｈと同一である。
【０２０９】
図２９の画素５０ｉの平面図を参照するに、画素５０ｉ−１と画素５０ｉ−２の間に形成されている貫通ＤＴＩ８２は、中央部分に開口部分を有し、この開口部分には、非貫通ＤＴＩ１２１が形成されている。この非貫通ＤＴＩ１２１には、ＦＤ拡散層９１が形成されている。ＦＤ拡散層９１は、フローティングディフュージョン（ＦＤ）として機能する。
【０２１０】
図２９に示した画素５０ｉは、２画素共有の場合の構成を示し、ＦＤ拡散層９１は、画素５０ｉ−１と画素５０ｉ−２で共有される構成とされている。ＦＤ拡散層９１の両端には、転送トランジスタ９０が配置されている。画素５０ｉ−１には、転送トランジスタ９０−１が配置され、画素５０ｉ−２には、転送トランジスタ９０−２が配置されている。
【０２１１】
図２９中の線分Ａ−Ａ’の位置における断面図である図３０を参照するに、画素５０ｉ−２のＰＤ７１−２には、縦型トランジスタトレンチを備える転送トランジスタ９０−２が配置されている。また、画素５０ｉ−１のＰＤ７１−１には、縦型トランジスタトレンチを備える転送トランジスタ９０−１が配置されている。
【０２１２】
この転送トランジスタ９０−１と転送トランジスタ９０−２の間には、ＦＤ拡散層９１が形成されている。またＦＤ拡散層９１は、非貫通ＤＴＩ１２１の上部（配線層７９側）に形成されている。
【０２１３】
このように、非貫通ＤＴＩ１２１の部分にＦＤ拡散層９１を形成することで、第１乃至第８の実施の形態のように、ＦＤ９１を配線で接続する構成としなくても良くなる。ＦＤ９１を配線で接続する構成の場合、ＦＤ容量が大きくなる傾向にあるが、第９の実施の形態のように、非貫通ＤＴＩ１２１の部分にＦＤ拡散層９１を形成し、配線を用いない構成とすることで、配線が不要となる分、ＦＤ容量を下げ、変換効率を高くすることができる。変化効率が高くなると、Ｓ／Ｎ比が改善されることも期待することができる。
【０２１４】
＜第１０の実施の形態における画素の構成例＞
図３１は、本技術が適用された画素５０の第１０の実施の形態における画素５０ｊの表面側の平面図であり、図３２は、画素５０ｊの垂直方向の断面図である。図３２は、図３０中の線分Ａ−Ａ’の位置に対応するものである。
【０２１５】
第１０の実施の形態における画素５０ｊは、２×２の４画素共有とされている点が、第１乃至第９の実施の形態と異なる。
【０２１６】
図３０を参照するに、４画素共有とされている画素５０ｊ−１には、増幅トランジスタ９３が配置され、画素５０ｊ−２には、選択トランジスタ９４が配置され、画素５０ｊ−３には、リセットトランジスタ９２が配置され、画素５０ｊ−４には、ＧＮＤコンタクト領域９６が配置されている。また、画素５０ｊ−１乃至５０ｊ−４には、それぞれ転送トランジスタ９０−１乃至９０−４が、４画素５０ｉの中央付近にそれぞれ配置されている。
【０２１７】
４画素共有されている４画素５０ｊの周りは、貫通ＤＴＩ８２で完全分離されている。４画素共有されている画素５０ｊの間に形成されている貫通ＤＴＩ８２には、開口部分が形成され、その開口部分には、上記した実施の形態と同じく、非貫通ＤＴＩ１２１が形成されている。図３１に示したように、４画素共有されている画素５０ｊの中央部分が、貫通ＤＴＩ８２の開口部分とされ、その部分に、非貫通ＤＴＩ１２１が形成されている。
【０２１８】
さらに、非貫通ＤＴＩ１２１が形成されている部分は、図２７、図２８を参照して説明した製造工程にて、Ｐ型固相拡散層８３が形成されることで、大きめのＰ型固相拡散層８３が形成されている。そして第９の実施の形態と同じく、転送トランジスタ９０は、転送トランジスタ９０間に形成されたＦＤ拡散層９１で接続されている。
【０２１９】
このような４画素共有の画素５０ｊにおいて、図３１中の線分Ａ−Ａ’位置の断面は、図３２に示すようになる。図３２に示した画素５０ｊの構成は、図３０に示した画素５０ｉの構成と同様である。ただし、転送トランジスタ９０−１と転送トランジスタ９０−４間の距離が長くなるため、ＦＤ拡散層９１の大きさも長く形成され、このＦＤ拡散層９１の下側に形成されているＰ型固相拡散層８３の幅も広く形成されている。
【０２２０】
このように、４画素共有の構成とした場合の画素５０ｊにおいても、非貫通ＤＴＩ１２１の部分にＦＤ拡散層９１を形成することで、第９の実施の形態の画素５０ｉと同じく、ＦＤ容量を下げ、変換効率を高くすることができ、Ｓ／Ｎ比を改善することができる。
【０２２１】
＜第１１の実施の形態における画素の構成例＞
図３３は、本技術が適用された画素５０の第１１の実施の形態における画素５０ｋの表面側の平面図であり、図３４は、画素５０ｋの垂直方向の断面図である。図３４は、図３３中の線分Ａ−Ａ’の位置に対応するものである。
【０２２２】
第１１の実施の形態における画素５０ｋは、上述した画素５０を備えるとともに、電荷保持領域（以下に示すメモリ３１１に該当）を備える。電荷保持領域を設けることで、グローバルシャッタを実現することができる。
【０２２３】
第１乃至第１０の実施の形態における画素５０ａ乃至５０ｊは、裏面照射方式のセンサである。一般的に、CMOSイメージセンサは、各画素を順次読み出すローリングシャッタ方式のため、露光タイミングの違いにより画像の歪みが生じる可能性がある。
【０２２４】
この歪みが生じることに対する対策として、画素内に電荷保持部を設けることによる、全画素同時読み出しグローバルシャッタ方式が提案されている。グローバルシャッタ方式によれば、電荷保持部に全画素同時読み出しを行った後、順次読み出しが可能となるため、露光タイミングを各画素共通にすることができ、画像の歪みを抑制することができる。
【０２２５】
画素５０ｋは、Ｓｉ基板７０内にＰＤ７１とメモリ３１１が形成されている。メモリ３１１は、ＰＤ７１と同じくＮ型の不純物濃度が高い領域とされている。メモリ３１１は、ＰＤ７１で光電変換された電荷を一時的に保持する電荷保持部として設けられている。
【０２２６】
画素５０ｋは、他の実施の形態、例えば、図３に示した画素５０ａと同じく、Ｓｉ基板７０の深さ方向に貫くように形成されている貫通ＤＴＩ８２で囲まれている。図３３に示した画素５０ｋにおいては、左側に貫通ＤＴＩ８２−１が形成され、右側に貫通ＤＴＩ８２−２が形成されているが、図３３の平面図に示したように、貫通ＤＴＩ８２は、画素５０ａ（ＰＤ７１とメモリ３１１を含む領域）を囲むように形成されている。
【０２２７】
この画素５０ａを囲むように形成されている貫通ＤＴＩ８２には、他の実施の形態と同じく、Ｐ型固相拡散層８３とＮ型固相拡散層８４が形成され、Ｐ型固相拡散層８３とＮ型固相拡散層８４が形成されていることで、強電界領域が形成されている。よって、上記した実施の形態と同じく、Dark特性が悪化することを防ぐことができるという効果を得ることができる。
【０２２８】
ＰＤ７１とメモリ３１１の間には、貫通ＤＴＩ８２と、その貫通ＤＴＩ８２の一部を開口部分とし、その開口部分には、Ｓｉ基板７０を深さ方向に非貫通に形成されている非貫通ＤＴＩ１２１が設けられている。この非貫通ＤＴＩ１２１は、画素５０ｋを囲むように形成されている貫通ＤＴＩ８２と異なり、非貫通に形成されている。換言すれば、ＰＤ７１とメモリ３１１の間に形成されている非貫通ＤＴＩ１２１は、その上部（図中上部）にＰｗｅｌｌ領域７７が残る状態で掘り込みが行われたトレンチとされている。
【０２２９】
この非貫通に形成されている非貫通ＤＴＩ１２１上には、読み出しゲート３１３が形成されている。読み出しゲート３１３は、縦型トランジスタトレンチ３１４を備える構成とされ、この縦型トランジスタトレンチ３１４は、ＰＤ７１の内部に達する位置まで形成されている。すなわち、ＰＤ７１から電荷を読み出す読み出しゲート３１３は、ＰＤ７１に対して垂直方向と水平方向に形成され、垂直方向に形成されている読み出しゲート３１３（縦型トランジスタトレンチ３１４）は、ＰＤ７１に接するように形成されている。
【０２３０】
なお、ここでは、縦型トランジスタトレンチ３１４は、ＰＤ７１の内部まで達するトレンチとして説明を続けるが、縦型トランジスタトレンチ３１４と、ＰＤ７１は、接する程度で形成されていても良いし、接しない（距離が少しある）状態で形成されていても良い。このことは他の縦型トランジスタトレンチも同様である。
【０２３１】
読み出しゲート３１３に隣接する領域に、転送ゲート３１５が形成され、さらにその転送ゲート３１５に隣接する領域には、書き込みゲート３１６が形成されている。図３４に示したように、メモリ３１１の一部を、配線層９７に近い位置まで形成することで、書き込みゲート３１６は、縦型トランジスタトレンチを有さない形状とされている。メモリ３１１を、ＰＤ７１と同じく、Ｓｉ基板７０の表面付近に形成しない構成とすることもでき、そのような構成とした場合、書き込みゲート３１６は、縦型トランジスタトレンチを有する構成とされる。
【０２３２】
読み出しゲート３１３により、ＰＤ７１に蓄積された電荷が読み出され、書き込みゲート３１６により、読み出された電荷が、メモリ３１１に書き込まれる構成とされている。このような処理を可能とするために、換言すれば、読み出しゲート３１３や書き込みゲート３１６を形成する領域を設けるために、非貫通ＤＴＩ１２１は、Ｓｉ基板７０を貫通しない形状とされている。また、非貫通ＤＴＩ１２１にもＰ型固相拡散層８３が形成されている。
【０２３３】
書き込みゲート３１６に隣接する領域に、転送ゲート３１５が形成されている。転送ゲート３１５により、メモリ３１１に書き込まれた（蓄積された）電荷が読み出され、ＦＤ拡散層３１８に転送される。
【０２３４】
このようにＰＤ７１とメモリ３１１の間に、非貫通ＤＴＩ１２１を設けることで、ＰＤ７１からメモリ３１１に電荷が流れ込むことを防ぐことができる。また非貫通ＤＴＩ１２１の部分に、読み出しゲート３１３を形成することができ、ＰＤ７１からメモリ３１１に電荷を転送することができる。
【０２３５】
また、貫通ＤＴＩ８２と非貫通ＤＴＩ１２１には、それぞれＰ型固相拡散層８３とＮ型固相拡散層８４が形成され、このＰ型固相拡散層８３とＮ型固相拡散層８４のＰＮ接合による強電界領域が形成されているため、電界を確保して飽和信号量Ｑｓを向上させることができる。非貫通ＤＴＩ１２１が形成されているところは、貫通ＤＴＩ８２からのＰ型固相拡散層８３があるため、非貫通ＤＴＩ１２１の側壁界面でピングが外れることがないようにすることもでき、界面で発生した電子による暗電流、白点の悪化を抑制することもできる。
【０２３６】
よって、第１１の実施の形態における画素５０ｋによれば、飽和信号量Ｑｓを向上させ、暗電流、白点が悪化しないグローバルシャッタを実現できる。
【０２３７】
＜第１２の実施の形態における画素の構成例＞
図３５は、本技術が適用された画素５０の第１２の実施の形態における画素５０ｍの垂直方向の断面図である。
【０２３８】
第１２の実施の形態における画素５０ｍは、第１１の実施の形態における画素５０ｋと同様の構成を有しているが、貫通ＤＴＩ８２の開口部分が広く形成され、そのような広い開口部分を覆うＰ型固相拡散層８３が形成され、そのような大きなＰ型固相拡散層８３を形成するために貫通ＤＴＩが追加された構成とされている点が異なる。
【０２３９】
図３５に示した画素５０ｍを参照するに、貫通ＤＴＩ８２の開口部分には、貫通ＤＴＩ３８２−１と貫通ＤＴＩ３８２−２形成されている。この貫通ＤＴＩ３８２−１と貫通ＤＴＩ３８２−２は、四角形状の貫通ＤＴＩとされている。なおここでは、四角形状の貫通ＤＴＩ３８２を図示し、説明を続けるが、貫通ＤＴ３８２Ｉの形状は、四角形状以外の、例えば、円形状などの形状であっても良い。
【０２４０】
貫通ＤＴＩ３８２−１と貫通ＤＴＩ３８２−２の間や、貫通ＤＴＩ３８２−１と貫通ＤＴＩ３８２−２と接する部分に、第２の実施の形態のように非貫通ＤＴＩ１２１を形成しても良いし、第１の実施の形態のように非貫通ＤＴＩ１２１を形成しない構成としても良い。
【０２４１】
貫通ＤＴＩ３８２のところでも固相拡散を行うことで、図３５に示したように、開口部分のＰ型固相拡散層８３を大きく形成することができる。このことについて、図３６、図３７を参照して説明する。
【０２４２】
図３６、図３７には、各工程の開口部分の平面図、線分Ｂ−Ｂ’における断面図、および線分Ｃ−Ｃ’における断面図をそれぞれ示す。貫通ＤＴＩ３８２の開口部分付近のＰ型固相拡散層８３の製造工程は、基本的に、図１１を参照して説明したＰ型固相拡散層８３を形成する工程と同様に行われる。
【０２４３】
工程Ｓ１０１において、Ｓｉ基板７０がエッチングされることで、貫通ＤＴＩ３８２−１と貫通ＤＴＩ３８２−２が形成される位置に、トレンチ３８２−１とトレンチ３８２−２が形成される。
【０２４４】
工程Ｓ１０２において、ＡＬＤ（Atomic Layer Deposition）方が用いられ、Ｂ（ボロン）を含んだシリコン酸化膜（ＢＳＧ）２５１−１が、トレンチ３８２−１とトレンチ３８２−２内の側壁に、それぞれ堆積される。工程Ｓ１０２における処理では、Ｂ（ボロン）が用いられているため、ＢＳＧ膜２５１−１は、Ｐ型の膜として成膜される。
【０２４５】
ＢＳＧ膜２５１−１が成膜された後、熱拡散処理が実行されことで、ＢＳＧ膜２５１−１とＳｉ基板７０が接触している領域では、ＢＳＧ膜２５１−１からＳｉ基板７０へ、Ｂ（ボロン）が固相拡散される。その結果、図３６の工程Ｓ１０２に示したように、Ｐ型の不純物領域が形成される。このＰ型の不純物領域は、Ｐ型固相拡散層８３（工程Ｓ１０２では、Ｐ型固相拡散層８３−１の部分）となる領域である。
【０２４６】
ここまでの工程で、貫通ＤＴＩ３８１−１と貫通ＤＴＩ３８２−２に該当するトレンチを囲む領域に、Ｐ型固相拡散層８３が形成される。
【０２４７】
熱拡散処理が終了された後、ＢＳＧ膜２５１−１が除去される。ＢＳＧ膜２５１−１の除去は、例えば、フッ酸を用いたウェットエッチングにより行うことができる。
【０２４８】
ＢＳＧ膜２５１−１の除去後、工程Ｓ１０３において、トレンチ３８２内に、ポリシリコン２６１とシリコン酸化膜２６２が埋め込まれる。なお、遮光性能を持たせるために金属、例えばタングステンなどの金属が、トレンチ３８２内に充填されても良い。
【０２４９】
また、工程Ｓ１０３において、貫通ＤＴＩ８２に該当するトレンチ８２が形成される。工程Ｓ１０３において、Ｓｉ基板７０がエッチングされることで、貫通ＤＴＩ８２が形成される位置に、トレンチ８２が形成される。
【０２５０】
工程Ｓ１０３において、工程Ｓ１０２と同様の処理が実行されることで、ＢＳＧ２５１−２が、トレンチ８２内の側壁に堆積され、熱拡散処理が実行され、ＢＳＧ膜２５１−２とＳｉ基板７０が接触している領域に、Ｐ型の不純物領域が形成される。このＰ型の不純物領域は、Ｐ型固相拡散層８３（工程Ｓ１０３では、Ｐ型固相拡散層８３−２の部分）となる領域である。
【０２５１】
工程Ｓ１０３で、貫通ＤＴＩ８２に該当するトレンチを囲む領域に、Ｐ型固相拡散層８３が形成される。
【０２５２】
なお、トレンチ８２（貫通ＤＴＩ８２）を、貫通ＤＴＩ３８２−１または貫通ＤＴＩ３８２−２と接した状態で形成しようとした場合、Ｓｉ基板７０のシリコンが、トレンチ８２（貫通ＤＴＩ８２）と、貫通ＤＴＩ３８２−１または貫通ＤＴＩ３８２−２の間で、制御性が悪い状態で残ってしまう可能性がある。よってここでは、トレンチ８２（貫通ＤＴＩ８２）と、貫通ＤＴＩ３８２−１または貫通ＤＴＩ３８２−２の間を離し、非貫通ＤＴＩ１２１を設ける場合を例に挙げて説明した。
【０２５３】
なお、図３５に示した画素５０ｍの構成において、図３３に示した画素５０ｋのように、画素５０ｍ間には、非貫通ＤＴＩ１２１を設けない構成とし、画素５０ｍは、貫通ＤＴＩ８２で囲まれている構成としても良い。
【０２５４】
このように、貫通ＤＴＩ８２の開口部分におけるＰ型固相拡散層８３の形成と、貫通ＤＴＩ８２の開口部分ではない部分におけるＰ型固相拡散層８３の形成を、それぞれ別の工程で行うことで、Ｐ型固相拡散層８３が形成される。
【０２５５】
ＢＳＧ膜２５１−２の除去後、工程Ｓ１０４において、トレンチ８２内に、ポリシリコン２６１とシリコン酸化膜２６２が埋め込まれる。なお、遮光性能を持たせるために金属、例えばタングステンなどの金属が、トレンチ８２内に充填されても良い。
【０２５６】
工程Ｓ１０５において、ウエハ上面に堆積された不要なポリシリコンが除去されたり、画素トランジスタや配線などが形成されたりする。また裏面側からＳｉ基板７０が薄膜化され、薄膜化後、遮光膜７４などが形成されることで、画素５０ｍが製造される。
【０２５７】
このように、第１２の実施の形態における画素５０ｍにおいては、貫通ＤＴＩ８２の開口部分を長く形成した場合であっても、Ｐ型固相拡散層８３で開口部分を囲むことができ、Ｐ型層の濃度を確保しやすい形状とすることができる。貫通ＤＴＩ８２の開口部分を長く形成できることで、素子の配置の自由度を増すことができる。
【０２５８】
第１２の実施の形態における画素５０ｍを縦方向に配置し、その縦方向に配置された２画素５０ｍでトランジスタを共有する２画素共有の構成とすることもできる。図３８は、２画素共有とした画素５０ｍの構成例を示す図である。
【０２５９】
図３８に示した画素５０ｍ−１のＰＤ７１側には、リセットトランジスタ９２、選択トランジスタ９４、変換効率切替トランジスタ９５が配置され、これらのトランジスタは、画素５０ｍ−２と共有する構成とされている。
【０２６０】
また画素５０ｍ−１には、増幅トランジスタ９３−１が配置され、この増幅トランジスタ９３−１は、画素５０−２に配置されている増幅トランジスタ９３−２乃至９３−５と配線で接続され、１つの増幅トランジスタ９３として機能するように構成されている。このように増幅トランジスタ９３を大きく形成できるため、ゲート面積が大きくなり、ランダムノイズを低減させることができる。
【０２６１】
また、画素５０ｍ−１には、ＦＤ拡散層３１８−１とＦＤ拡散層３１８−２が配置され、画素５０ｍ−２には、ＦＤ拡散層３１８−３が配置されている。これらのＦＤ拡散層３１８−１乃至３１８−３も配線で接続され、１つのＦＤ拡散層３１８（ＦＤ９１）として機能するように構成されている。
【０２６２】
また、ＧＮＤコンタクト領域９６は、画素５０ｍ−１に配置され、画素５０ｍ−２には配置されていない構成とされている。また画素５０ｍ−１と画素５０ｍ−２の間に形成されている貫通ＤＴＩ８２の一部に、開口部分が形成され、その開口部分には、非貫通ＤＴＩ１２１が形成されている。このように、貫通ＤＴＩ８２の開口部分を形成することで、上記した実施の形態と同じく、画素５０ｍ−１と画素５０ｍ−２は、電気的に導通した状態とすることができる。
【０２６３】
よって、画素５０ｍ−１と画素５０ｍ−２は、ＧＮＤコンタクト領域９６を共有した構成とされ、画素５０ｍ−２のＰｗｅｌｌ電位は、画素５０ｍ−２にあるＧＮＤコンタクト領域９６により固定される構成とすることができる。
【０２６４】
なおここでは、画素５０ｍ−１と画素５０ｍ−２の２画素が、電気的に導通した状態である場合を例に挙げて説明しているが、２画素以上の画素が、電気的に導通した状態とし、その複数の画素のうちの１つの画素に、ＧＮＤコンタクト領域９６が形成されているようにすることも可能である。
【０２６５】
なお、図３８に示した構成例では、画素５０ｍ−１と画素５０ｍ−２の２画素の間に、非貫通ＤＴＩ１２１を形成し、画素５０ｍ−１と画素５０ｍ−２が、電気的に導通した状態とする場合を示したが、この非貫通ＤＴＩ１２１を形成しない構成とすることも可能である。
【０２６６】
例えば、図３８に示した構成において、例えば、画素５０ｍ−１と、その画素５０ｍ−１の上側に位置する画素５０ｍ−０（不図示）を考える。画素５０ｍ−１には、図中情報の中央部分に、開口部分が形成され、非貫通ＤＴＩ１２１が形成されている。
【０２６７】
この開口部分で、画素５０ｍ−１と画素５０ｍ−０を、電気的に導通した状態とすることができる。この開口部分で電気的に導通した状態とする構成の場合、画素５０ｍ−１と画素５０ｍ−２の２画素の間に形成されている非貫通ＤＴＩ１２１を形成しない構成とすることも可能である。
【０２６８】
画素共有の構成とした場合も、飽和信号量Ｑｓを向上させ、暗電流、白点が悪化しないグローバルシャッタを実現できる。
【０２６９】
本技術によれば、画素間を貫通ＤＴＩで分離することで、各画素を分離することができる。また、貫通ＤＴＩを一部設けない領域を形成することで、各画素間のウェルを共有することができ、ＧＮＤコンタクトを各画素に配置しなくても良い構造とすることができる。
【０２７０】
また、貫通ＤＴＩを一部設けない領域を形成することで、その領域に、素子を配置することが可能となり、素子の配置に関する自由度を増すことができる。
【０２７１】
ＧＮＤコンタクトを各画素に配置しなくても良い構造となることで、ＧＮＤコンタクトを配置する領域に、他の素子を配置することができ、素子の配置に関する自由度を増すことができる。
【０２７２】
また、本技術によれば、貫通ＤＴＩを置かない領域が、貫通ＤＴＩからのＰ型ドーピング層（Ｐ型固相拡散層）で満たされることで隣接画素間が分離され、隣接画素に対する影響、例えば混色などの影響が発生することを防ぐことができる。
【０２７３】
さらに、本技術によれば、この領域に非貫通ＤＴＩを置くことで、Ｐ型ドーピング層によりピニングが確保されるため、隣接画素間のブルーミングや混色を抑えることができる。
【０２７４】
なお、上記した各実施の形態は、個々に実施することはもちろん可能であるが、複数の実施の形態を組み合わせて実施することも可能である。
【０２７５】
＜内視鏡手術システムへの応用例＞
また、例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
【０２７６】
図３９は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
【０２７７】
図３９では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
【０２７８】
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
【０２７９】
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
【０２８０】
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
【０２８１】
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
【０２８２】
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
【０２８３】
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
【０２８４】
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
【０２８５】
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
【０２８６】
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
【０２８７】
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
【０２８８】
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
【０２８９】
図４０は、図３９に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
【０２９０】
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
【０２９１】
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
【０２９２】
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
【０２９３】
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
【０２９４】
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
【０２９５】
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
【０２９６】
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
【０２９７】
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
【０２９８】
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
【０２９９】
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
【０３００】
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
【０３０１】
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
【０３０２】
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
【０３０３】
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
【０３０４】
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
【０３０５】
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
【０３０６】
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２や、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、例えば、図１の撮像素子１２を、撮像部１１４０２に適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、より詳細かつ高精度な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
【０３０７】
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
【０３０８】
＜移動体への応用例＞
また、例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０３０９】
図４１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０３１０】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
【０３１１】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０３１２】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０３１３】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０３１４】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０３１５】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０３１６】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【０３１７】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０３１８】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０３１９】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０３２０】
図４２は、撮像部１２０３１の設置位置の例を示す図である。
【０３２１】
図４２では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【０３２２】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０３２３】
なお、図４２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０３２４】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０３２５】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０３２６】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０３２７】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０３２８】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、図１の撮像装置１０を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、例えば、車外の情報をより詳細かつ高精度に取得することができ、自動運転の安全性の向上等を実現することができる。
【０３２９】
本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【０３３０】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０３３１】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０３３２】
なお、本技術は以下のような構成も取ることができる。
（１）
光電変換を行う光電変換部と、
半導体基板を深さ方向に貫通し、前記光電変換部を含む画素の間に形成された貫通トレンチと、
前記貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域と
を備え、
前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記Ｐ型領域が形成されている
撮像素子。
（２）
前記開口部分は、前記画素の四隅のうちの少なくとも１つの隅に形成されている
前記（１）に記載の撮像素子。
（３）
前記開口部分により電気的に導通している複数の画素のうちの少なくとも１つの画素に、電位を固定するためのコンタクト領域が形成されている
前記（１）または（２）に記載の撮像素子。
（４）
前記電気的に導通している画素は、カラーフィルタが緑色とされている画素である
前記（３）に記載の撮像素子。
（５）
前記開口部分の光入射面側には、前記開口部分を覆う遮光膜が形成されている
前記（１）乃至（４）のいずれかに記載の撮像素子。
（６）
前記開口部分には、非貫通なトレンチが形成されている
前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
前記開口部分の前記Ｐ型領域は、非貫通なトレンチに挟まれた領域に形成されている
前記（１）乃至（６）のいずれかに記載の撮像素子。
（８）
前記貫通トレンチは、素子分離領域に形成されている
前記（１）乃至（７）のいずれかに記載の撮像素子。
（９）
前記開口部分には、前記Ｐ型領域とアクティブ領域が形成されている
前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
前記開口部分には、電位を固定するためのコンタクト領域が形成されている
前記（９）に記載の撮像素子。
（１１）
前記開口部分は、前記画素の辺に形成されている
前記（１）に記載の撮像素子。
（１２）
前記開口部分に形成されている前記貫通トレンチは、Ｔ字形状に形成されている
前記（１１）に記載の撮像素子。
（１３）
前記開口部分に形成されている前記Ｐ型領域は、前記開口部分以外のところに形成されている前記Ｐ型領域よりも大きく形成されている
前記（１１）または（１２）に記載の撮像素子。
（１４）
前記開口部分に、ＦＤ(フローティングディフュージョン)領域が形成されている
前記（１１）乃至（１３）のいずれかに記載の撮像素子。
（１５）
光電変換を行う光電変換部と、
前記光電変換部から転送されてきた電荷を保持する保持部と、
半導体基板を深さ方向に貫通し、前記光電変換部と前記保持部との間に形成された貫通トレンチと、
前記貫通トレンチの側壁に、Ｐ型領域とＮ型領域から構成されるＰＮ接合領域と
を備え、
前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記光電変換部から電荷を読み出す読み出しゲートが形成されている
撮像素子。
（１６）
前記読み出しゲートは、前記光電変換部に対して垂直方向と水平方向に形成されている
前記（１５）に記載の撮像素子。
（１７）
前記開口部分には、前記Ｐ型領域が形成されている
前記（１５）または（１６）に記載の撮像素子。
（１８）
前記開口部分にも貫通トレンチが形成されている
前記（１５）乃至（１７）のいずれかに記載の撮像素子。
（１９）
前記開口部分に形成されている前記Ｐ型領域は、前記開口部分以外のところに形成されている前記Ｐ型領域よりも大きく形成されている
前記（１５）乃至（１８）のいずれかに記載の撮像素子。
（２０）
前記開口部分により電気的に導通している複数の画素のうちの少なくとも１つの画素に、電位を固定するためのコンタクト領域が形成されている
前記（１５）乃至（１９）のいずれかに記載の撮像素子。
【符号の説明】
【０３３３】
１０  撮像装置，  １１  レンズ群，  １２  撮像素子，  １３  ＤＳＰ回路，  １４  フレームメモリ，  １５  表示部，  １６  記録部，  １７  操作系，  １８  電源系，  １９  バスライン，  ２０  ＣＰＵ，  ３１  画素，  ３３  垂直信号線，  ４１  画素アレイ部，  ４２  垂直駆動部，  ４３  カラム処理部，  ４４  水平駆動部，  ４５  システム制御部，  ４６  画素駆動線，  ４７  垂直信号線，  ４８  信号処理部，  ４９  データ格納部，  ５０  画素，  ７０  Ｓｉ基板，  ７２  Ｐ型領域，  ７３  平坦化膜，  ７４  遮光膜，  ７４’遮光膜，  ７５  裏面Ｓｉ界面，  ７７  アクティブ領域，  ７９  配線層，  ８１  縦型トランジスタトレンチ，  ８２  貫通ＤＴＩ，  ８３  Ｐ型固相拡散層，  ８４  Ｎ型固相拡散層，  ８５  側壁膜，  ８６  充填材，  ９０  転送トランジスタ，  ９１  ＦＤ拡散層，  ９２  リセットトランジスタ，  ９３  増幅トランジスタ，  ９４  選択トランジスタ，  ９５  変換効率切替トランジスタ，  ９６  ＧＮＤコンタクト領域，  １２１  非貫通ＤＴＩ，  ３１１  メモリ，  ３１３  読み出しゲート，  ３１４  縦型トランジスタトレンチ，  ３１５  転送ゲート，  ３１６  書き込みゲート，  ３１８  ＦＤ拡散層，  ３８２  トレンチ
【図１】
2019145544.tif 000003
【図２】
2019145544.tif 000004
【図３】
2019145544.tif 000005
【図４】
2019145544.tif 000006
【図５】
2019145544.tif 000007
【図６】
2019145544.tif 000008
【図７】
2019145544.tif 000009
【図８】
2019145544.tif 000010
【図９】
2019145544.tif 000011
【図１０】
2019145544.tif 000012
【図１１】
2019145544.tif 000013
【図１２】
2019145544.tif 000014
【図１３】
2019145544.tif 000015
【図１４】
2019145544.tif 000016
【図１５】
2019145544.tif 000017
【図１６】
2019145544.tif 000018
【図１７】
2019145544.tif 000019
【図１８】
2019145544.tif 000020
【図１９】
2019145544.tif 000021
【図２０】
2019145544.tif 000022
【図２１】
2019145544.tif 000023
【図２２】
2019145544.tif 000024
【図２３】
2019145544.tif 000025
【図２４】
2019145544.tif 000026
【図２５】
2019145544.tif 000027
【図２６】
2019145544.tif 000028
【図２７】
2019145544.tif 000029
【図２８】
2019145544.tif 000030
【図２９】
2019145544.tif 000031
【図３０】
2019145544.tif 000032
【図３１】
2019145544.tif 000033
【図３２】
2019145544.tif 000034
【図３３】
2019145544.tif 000035
【図３４】
2019145544.tif 000036
【図３５】
2019145544.tif 000037
【図３６】
2019145544.tif 000038
【図３７】
2019145544.tif 000039
【図３８】
2019145544.tif 000040
【図３９】
2019145544.tif 000041
【図４０】
2019145544.tif 000042
【図４１】
2019145544.tif 000043
【図４２】
2019145544.tif 000044