(57)【要約】【課題】レーザ素子と変調器素子とをモノリシックに集積した光半導体集積装置（ＥＭＬ）の特性を向上させる。【解決手段】レーザ素子と変調器素子とは、それぞれ、基板の上方において繋がるように設けられたメサ部Ｍ１、Ｍ２を有する。このメサ部Ｍ１、Ｍ２を個別のマスク膜（誘電体マスク）で形成する。そして、メサ部Ｍ１の最上層のＡｌを含有しないｐ型第１クラッド層１０９で、積層体（ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、p型半導体層１０８）の上面および全側面を覆う構成とする。このような形態によれば、メサ部Ｍ１において、Ａｌを含有する半導体層よりなる積層体が、Ａｌを含有しないｐ型第１クラッド層１０９で覆われているため、不所望な酸化アルミニウムの生成を防止することができ、メサ部Ｍ２の構成層の結晶性を向上させることができる。また、メサ部Ｍ１、Ｍ２間の光接続を良好に維持することができる。【選択図】図１
2019102581.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１領域に設けられ、レーザ素子を構成する第１メサ部と、第２領域に設けられ、レーザ以外の素子を構成する第２メサ部と、を有し、
前記第１メサ部は、
前記基板の前記第１領域の上方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第１半導体層と、
前記第１半導体層の上方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第２半導体層と、
前記第１半導体層の下方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第３半導体層と、
前記第１半導体層、前記第２半導体層および前記第３半導体層を有する第１積層体の上面および全側面を覆うＩＩＩ−Ｖ族化合物半導体よりなる第４半導体層と、を含み、
前記第２メサ部は、
前記基板の前記第２領域の上方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第５半導体層と、
前記第５半導体層の上方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第６半導体層と、
前記第６半導体層の下方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第７半導体層と、を含み、
前記第１半導体層は、前記第２半導体層および前記第３半導体層より屈折率が大きく、
前記第１〜第３半導体層の少なくともいずれか１つはＡｌ元素を構成元素として含み、
前記第１半導体層と、前記第５半導体層とは光接続され、前記第１積層体と、前記第５半導体層、前記第６半導体層および前記第７半導体層を有する第２積層体との間に、前記第４半導体層を有する、光半導体集積装置。
【請求項２】
請求項１記載の光半導体集積装置において、
前記第５半導体層、前記第６半導体層および前記第７半導体層を有する前記第２積層体の上面および全側面を覆うＩＩＩ−Ｖ族化合物半導体よりなる第８半導体層を含む、光半導体集積装置。
【請求項３】
請求項２記載の光半導体集積装置において、
前記第１メサ部および第２メサ部は、ストライプ状に繋がっている、光半導体集積装置。
【請求項４】
請求項３記載の光半導体集積装置において、
前記第１半導体層は、前記レーザ素子の活性層であり、
前記第５半導体層は、変調器素子の吸収層である、光半導体集積装置。
【請求項５】
請求項３記載の光半導体集積装置において、
前記第１半導体層は、前記レーザ素子の活性層であり、
前記第２メサ部は、光増幅素子を構成する、光半導体集積装置。
【請求項６】
請求項３記載の光半導体集積装置において、
前記第１半導体層は、前記レーザ素子の活性層であり、
前記第２メサ部は、フォトダイオードを構成する、光半導体集積装置。
【請求項７】
請求項１記載の光半導体集積装置において、
前記第１メサ部と前記第２メサ部との間に設けられた第３メサ部を有し、
前記第３メサ部は、
前記基板の第３領域の上方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第９半導体層と、
前記第１半導体層の上方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第１０半導体層と、
前記第１半導体層の下方に形成されたＩＩＩ−Ｖ族化合物半導体よりなる第１１半導体層と、
前記第９半導体層、前記第１０半導体層および前記第１１半導体層を有する第３積層体を覆うＩＩＩ−Ｖ族化合物半導体よりなる第１２半導体層と、を含む、光半導体集積装置。
【請求項８】
請求項４記載の光半導体集積装置において、
前記第１〜第３半導体層は、Ａｌ元素とＡｓ元素を構成元素として含み、
前記第４半導体層は、Ｉｎ元素とＰ元素を構成元素として含む、光半導体集積装置。
【請求項９】
（ａ）基板の第１領域において、第１マスク膜の第１開口部に、ＩＩＩ−Ｖ族化合物半導体よりなる第１半導体層、第２半導体層および第３半導体層を下から順次成長させ、第１積層体を形成する工程、
（ｂ）前記第１積層体の上面と全側面とを覆う第４半導体層を成長させる工程、
（ｃ）前記第１マスク膜を除去する工程、
（ｄ）前記基板の第２領域において、第２マスク膜の第２開口部に、ＩＩＩ−Ｖ族化合物半導体よりなる第５半導体層、第６半導体層および第７半導体層を下から順次成長させ、第２積層体を形成する工程、
を有し、
前記第２半導体層は、前記第１半導体層および前記第３半導体層より屈折率が大きく、
前記第１〜第３半導体層の少なくともいずれか１つはＡｌ元素を構成元素として含み、
前記（ｄ）工程において、前記第１積層体と前記第２積層体は、前記第４半導体層を介して接続されるように形成される、光半導体集積装置の製造方法。
【請求項１０】
請求項９記載の光半導体集積装置の製造方法において、
前記（ｄ）工程の後、
（ｅ）前記第２マスク膜を除去する工程、
（ｆ）前記第２積層体の上面と全側面とを覆う第８半導体層を成長させる工程、を有する、光半導体集積装置の製造方法。
【請求項１１】
請求項１０記載の光半導体集積装置の製造方法において、
前記（ｄ）工程において、前記第１積層体と前記第４半導体層よりなる第１メサ部と、前記第２積層体と前記第８半導体層よりなる第２メサ部とは、ストライプ状に繋がっている、光半導体集積装置の製造方法。
【請求項１２】
請求項１１記載の光半導体集積装置の製造方法において、
前記第２半導体層は、レーザ素子の活性層であり、
前記第５半導体層は、変調器素子の吸収層である、光半導体集積装置の製造方法。
【請求項１３】
請求項１１記載の光半導体集積装置の製造方法において、
前記第２半導体層は、レーザ素子の活性層であり、
前記第２メサ部は、光増幅素子を構成する、光半導体集積装置の製造方法。
【請求項１４】
請求項１１記載の光半導体集積装置の製造方法において、
前記第２半導体層は、レーザ素子の活性層であり、
前記第２メサ部は、フォトダイオードを構成する、光半導体集積装置の製造方法。
【請求項１５】
請求項１２記載の光半導体集積装置の製造方法において、
前記第１〜第３半導体層は、Ａｌ元素とＡｓ元素を構成元素として含み、
前記第４半導体層は、Ｉｎ元素とＰ元素を構成元素として含む、光半導体集積装置の製造方法。
【請求項１６】
（ａ）基板の第１領域において、第１マスク膜の第１開口部に、ＩＩＩ−Ｖ族化合物半導体よりなる第１半導体層、第２半導体層および第３半導体層を下から順次成長させ、第１積層体を形成する工程、
（ｂ）前記第１積層体の上面と全側面とを覆う第４半導体層を成長させる工程、
（ｃ）前記第１マスク膜を除去する工程、
（ｄ）前記基板の第２領域において、第２マスク膜の第２開口部に、ＩＩＩ−Ｖ族化合物半導体よりなる第５半導体層、第６半導体層および第７半導体層を下から順次成長させ、第２積層体を形成する工程、
（ｅ）前記第２積層体の上面と全側面とを覆う第８半導体層を成長させる工程、
（ｆ）前記第２マスク膜を除去する工程、
（ｇ）前記基板の前記第１領域と前記第２領域との間に位置する第３領域において、第３マスク膜の第３開口部に、ＩＩＩ−Ｖ族化合物半導体よりなる第９半導体層、第１０半導体層および第１１半導体層を下から順次成長させ、第３積層体を形成する工程、
を有し、
前記第２半導体層は、前記第１半導体層および前記第３半導体層より屈折率が大きく、
前記第１〜第３半導体層の少なくともいずれか１つはＡｌ元素を構成元素として含み、
前記（ｄ）工程において、前記第１積層体と前記第３積層体は、前記第４半導体層を介して接続されるように形成される、光半導体集積装置の製造方法。
【請求項１７】
請求項１６記載の光半導体集積装置の製造方法において、
前記（ｇ）工程において、前記第２積層体と前記第３積層体は、前記第８半導体層を介して接続されるように形成される、光半導体集積装置の製造方法。
【請求項１８】
請求項１７記載の光半導体集積装置の製造方法において、
前記（ｇ）工程の後、
（ｈ）前記第３マスク膜を除去する工程、
（ｉ）前記第３積層体を覆う第１２半導体層を成長させる工程、を有する、光半導体集積装置の製造方法。
【請求項１９】
請求項１８記載の光半導体集積装置の製造方法において、
前記（ｉ）工程において、前記第１積層体と前記第４半導体層よりなる第１メサ部と、前記第２積層体と前記第８半導体層よりなる第２メサ部と、前記第３積層体と前記第１２半導体層よりなる第３メサ部とは、ストライプ状に繋がっている、光半導体集積装置の製造方法。
【請求項２０】
請求項１６記載の光半導体集積装置の製造方法において、
前記第２半導体層は、前記レーザ素子の活性層であり、
前記第６半導体層は、変調器素子の吸収層である、光半導体集積装置の製造方法。
【請求項２１】
請求項１乃至請求項８のいずれか１項記載の光半導体集積装置を用いた光通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体集積装置に関し、特に、半導体レーザと変調器素子等とをモノリシックに集積した光半導体集積装置に好適に利用できるものである。
【背景技術】
【０００２】
２５Ｇｂｐｓ以上の次世代データセンター向け光通信用の半導体レーザ（ＬＤ＝Laser Diode）として、変調器集積型半導体レーザ（ＥＭＬ＝Electro-absorption-Modulator integrated Laser）が有望視されている。このＥＭＬは、レーザ素子と変調器素子とをモノリシックに集積したものであり、電気信号を光デジタル信号に変換するモジュールである。
【０００３】
例えば、特許文献１〜３（特開平５−２５１８１２号公報、特許第５１６９５３４号公報、特許第５３１４４３５号公報）には、ＩｎＡｌＧａＡｓ系の材料を用いた半導体レーザが開示されている。
【０００４】
また、特許文献４（特許第４００２４２２号公報）および特許文献５（特許第３１４６８２１号公報）には、光変調器付きの半導体レーザが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２５１８１２号公報
【特許文献２】特許第５１６９５３４号公報
【特許文献３】特許第５３１４４３５号公報
【特許文献４】特許第４００２４２２号公報
【特許文献５】特許第３１４６８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者は、上記のような半導体レーザと変調器素子とをモノリシックに集積した光半導体集積装置（ＥＭＬ）の研究開発に従事しており、その性能の向上について、鋭意検討している。このＥＭＬは、複数の半導体層の積層体よりなるレーザ素子と複数の半導体層の積層体よりなる変調器素子とを有し、このレーザ素子と変調器素子とを同一基板上に作り込むことにより形成される。
【０００７】
そして、これらの素子は、光接続されるものの、各素子は個別に設計され異なる半導体層の積層体よりなる。このため、レーザ素子と変調器素子とを同一基板上に形成する際には、追って詳細に説明するように、半導体層の積層体端面における半導体層の露出による酸化が問題となる。特に、半導体層としてＡｌ（アルミニウム）を含有する半導体層を用いる場合、Ａｌの酸化により、不所望な酸化物が形成され、素子特性や信頼性を低下させてしまう。
【０００８】
このため、半導体層の積層体端面の露出を避けることが可能な光半導体集積装置の構成やその製造方法を見出すことが望ましい。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本願において開示される一実施の形態に示される光半導体集積装置は、基板の第１領域に設けられ、レーザ素子を構成する第１メサ部と、基板の第２領域に設けられ、レーザ以外の素子を構成する第２メサ部と、を有する。そして、第１メサ部は、第１〜第３半導体層を有する第１積層体と、その上面および全側面を覆うＩＩＩ−Ｖ族化合物半導体よりなる第４半導体層と、を有する。この第１〜第３半導体層は、Ａｌ元素を構成元素として含む。
【００１２】
本願において開示される一実施の形態に示される光半導体集積装置の製造方法は、基板の第１領域に設けられ、レーザ素子を構成する第１メサ部と、基板の第２領域に設けられ、レーザ以外の素子を構成する第２メサ部と、を有する光半導体集積装置の製造方法である。この第１メサ部、第２メサ部を個別のマスク膜で形成する。そして、第１メサ部の形成の際、第１〜第３半導体層を有する第１積層体を形成し、その上面および全側面を、ＩＩＩ−Ｖ族化合物半導体よりなる第４半導体層で覆う。この第１〜第３半導体層は、Ａｌ元素を構成元素として含む。
【発明の効果】
【００１３】
本願において開示される以下に示す代表的な実施の形態に示される光半導体集積装置によれば、集積された素子の特性を向上させることができ、光半導体集積装置の特性を向上させることができる。
【００１４】
本願において開示される以下に示す代表的な実施の形態に示される光半導体集積装置の製造方法によれば、特性の良好な光半導体集積装置を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１の光半導体集積装置のメサ部の構成を示す斜視図および断面図である。
【図２】実施の形態２の光半導体集積装置のメサ部の製造工程の特徴を示す図である。
【図３】実施の形態２の光半導体集積装置のメサ部の製造工程の特徴を示す図である。
【図４】比較例の光半導体集積装置の製造工程を示す断面図である。
【図５】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図６】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図７】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図８】実施の形態１の光半導体集積装置の製造工程を示す平面図である。
【図９】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図１０】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図１１】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図１２】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図１３】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図１４】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図１５】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図１６】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図１７】実施の形態１の光半導体集積装置の製造工程を示す平面図である。
【図１８】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図１９】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図２０】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図２１】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図２２】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図２３】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図２４】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図２５】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図２６】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図２７】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図２８】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図２９】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図３０】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図３１】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図３２】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図３３】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図３４】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図３５】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図３６】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図３７】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図３８】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図３９】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図４０】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図４１】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図４２】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図４３】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図４４】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図４５】実施の形態１の光半導体集積装置の製造工程を示す斜視図である。
【図４６】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図４７】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図４８】実施の形態１の光半導体集積装置の製造工程を示す断面図である。
【図４９】ＩｎＰの成長温度と成長速度の関係を示すグラフである。
【図５０】実施の形態２の光半導体集積装置のメサ部の構成を示す斜視図である。
【図５１】実施の形態２の光半導体集積装置のメサ部の構成を示す断面図である。
【図５２】実施の形態２の光半導体集積装置のメサ部の製造工程の特徴を示す平面図である。
【図５３】実施の形態２の光半導体集積装置のメサ部の製造工程の特徴を示す平面図である。
【図５４】実施の形態２の光半導体集積装置のメサ部の製造工程の特徴を示す平面図である。
【図５５】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図５６】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図５７】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図５８】実施の形態２の光半導体集積装置の製造工程を示す平面図である。
【図５９】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図６０】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図６１】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図６２】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図６３】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図６４】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図６５】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図６６】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図６７】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図６８】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図６９】実施の形態２の光半導体集積装置の製造工程を示す平面図である。
【図７０】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図７１】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図７２】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図７３】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図７４】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図７５】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図７６】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図７７】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図７８】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図７９】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図８０】実施の形態２の光半導体集積装置の製造工程を示す平面図である。
【図８１】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図８２】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図８３】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図８４】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図８５】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図８６】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図８７】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図８８】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図８９】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図９０】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図９１】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図９２】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図９３】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図９４】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図９５】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図９６】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図９７】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図９８】実施の形態２の光半導体集積装置の製造工程を示す斜視図である。
【図９９】実施の形態２の光半導体集積装置の製造工程を示す断面図である。
【図１００】実施の形態３の光半導体集積装置を用いた光通信システムの一例を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１７】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１８】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、
特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１９】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。
【００２０】
また、各図（断面図、平面図、斜視図）において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。さらに、各図（断面図、平面図、斜視図）において、対応する部位の大きさを変えて表示する場合がある。
【００２１】
（実施の形態１）
以下、図面を参照しながら本実施の形態の光半導体集積装置について詳細に説明する。本実施の形態の光半導体集積装置は、レーザ素子と変調器素子とをモノリシックに集積したＥＭＬである。そして、レーザ素子と変調器素子とは、それぞれ、基板の上方において繋がるように設けられたメサ部Ｍ１、Ｍ２を有する。
【００２２】
ここでは、まず、光半導体集積装置の一部であるメサ部の構成およびその製造工程について説明した後、光半導体集積装置の全体の構成およびその製造工程について説明する。
【００２３】
［メサ部の構成および製造工程］
図１は、本実施の形態の光半導体集積装置のメサ部の構成を示す斜視図（断面斜視図）および断面図である。図１（ａ）は斜視図であり、図１（ｂ）は、図１（ａ）に示すメサ部（Ｍ１、Ｍ２）のＹ方向に沿った断面図である。
【００２４】
図１に示すように、レーザ素子（半導体レーザ素子）は、基板１０１の第１領域１Ａに配置され、変調器素子（変調器）は、基板１０１の第２領域２Ａに配置される。そして、前述したように、レーザ素子と変調器素子とは、それぞれ、基板１０１の上方に設けられたメサ部Ｍ１、Ｍ２を有する。メサ部Ｍ１は、ＩＩＩ−Ｖ族化合物半導体層によりなる活性層１０６が、上層および下層に配置された逆導電型のＩＩＩ−Ｖ族化合物半導体層により挟まれた構造を有している。
【００２５】
また、メサ部Ｍ２は、ＩＩＩ−Ｖ族化合物半導体層によりなる吸収層１１１が、上層および下層に配置された逆導電型のＩＩＩ−Ｖ族化合物半導体層により挟まれた構造を有している。
【００２６】
具体的には、レーザ素子を構成するメサ部Ｍ１は、Ｙ方向に延在し、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７およびｐ型半導体層１０８が下から順に積層された積層体と、この積層体の上面および全側面を覆う、ｐ型第１クラッド層（保護層）１０９と、を有する。
【００２７】
そして、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７およびｐ型半導体層１０８のいずれかは、Ａｌを含有する半導体層よりなるが、ｐ型第１クラッド層１０９は、Ａｌを含有しない半導体層よりなる。例えば、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８およびｐ型第１クラッド層１０９は、それぞれ、ｎ型ＡｌＧａＩｎＡｓ層（１０５）、ＡｌＧａＩｎＡｓ層（１０６）、ｐ型ＡｌＧａＩｎＡｓ層（１０７）、ｐ型ＡｌＩｎＡｓ層（１０８）、ｐ型ＩｎＰ層（１０９）よりなる。
【００２８】
変調器素子を構成するメサ部Ｍ２は、Ｙ方向に延在し、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、および変調器用ｐ型半導体層１１３が下から順に積層された積層体と、この積層体の上面および全側面を覆う、変調器用ｐ型第１クラッド層１１４と、を有する。
【００２９】
そして、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、および変調器用ｐ型半導体層１１３のいずれかは、Ａｌを含有する半導体層よりなるが、変調器用ｐ型第１クラッド層１１４は、Ａｌを含有しない半導体層よりなる。例えば、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、変調器用ｐ型半導体層１１３、および変調器用ｐ型第１クラッド層１１４は、それぞれ、ｎ型ＡｌＧａＩｎＡｓ層（１１０）、ＡｌＧａＩｎＡｓ層（１１１）、ｐ型ＡｌＧａＩｎＡｓ層（１１２）、ｐ型ＡｌＩｎＡｓ層（１１３）、ｐ型ＩｎＰ層（１１４）よりなる。
【００３０】
ここで、メサ部Ｍ１、Ｍ２は、繋がっており、少なくとも、メサ部Ｍ１の活性層１０６と、メサ部Ｍ２の吸収層１１１が連続するように形成されている。別の言い方をすれば、メサ部Ｍ１、Ｍ２は、光接続されている。これにより、例えば、光信号がレーザ素子から変調器素子に伝わる。なお、メサ部Ｍ１の積層体とメサ部Ｍ２の積層体の間には、ｐ型第１クラッド層１０９が配置される（図１（ｂ））。
【００３１】
また、メサ部Ｍ１、Ｍ２は、類似の構成層よりなるが、メサ部を構成する各層の元素組成比や膜厚が異なる場合がある。例えば、吸収層１１１について、格子歪量や、活性層１０６の光吸収端波長のＬＤ発振波長からの離調量を適宜設定することが好ましい。このように、各素子の特性を満たすため、各素子を構成する半導体層を個別に調整し、設計する。
【００３２】
よって、メサ部Ｍ１、Ｍ２は、別構成で形成することが好ましい。しかしながら、後述する比較例のように、メサ部Ｍ１を形成し、エッチングした後、メサ部Ｍ２を形成する場合には、メサ部Ｍ１を構成するＡｌを含有する半導体層が露出し、不所望な酸化アルミニウムが形成されてしまう。これにより、メサ部Ｍ１、Ｍ２間の光接続の特性が劣化し、また、レーザ素子・変調器素子の特性・信頼性が劣化する（図４参照）。
【００３３】
これに対し、本実施の形態のように、メサ部Ｍ１、Ｍ２を個別のマスク膜（誘電体マスク）で形成しつつ、メサ部Ｍ１の最上層のＡｌを含有しないｐ型第１クラッド層１０９で上記積層体の上面および全側面を覆う構成とすることで、上記不所望な酸化アルミニウムの生成を防止することができる。
【００３４】
以下に図面を参照しながらメサ部の製造工程について説明する。
【００３５】
図２および図３は、本実施の形態の光半導体集積装置のメサ部の製造工程の特徴を示す図である。図２（ａ）、図３（ａ）は、平面図を、図２（ｂ）、図３（ｂ）は、断面図を示す。各断面図は、平面図のＣ−Ｃ断面に対応する。図４（ａ）〜図４（ｃ）は、比較例の光半導体集積装置の製造工程を示す断面図である。
【００３６】
まず、図２（ａ）に示すように、基板１０１の上方のｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、酸化シリコン膜よりなるマスク膜３０１を形成し、このマスク膜３０１をパターニングすることにより、第１領域１Ａのメサ部Ｍ１の形成領域に開口部を有するマスク膜３０１を形成する。パターニングとは、所望の形状の膜をマスクとして、下層の膜をエッチングして、所望の形状に加工することを言う。
【００３７】
次いで、マスク膜３０１の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ１を形成する（図２（ｂ））。即ち、マスク膜３０１の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８を順次成長させ、積層体を形成する。続けて、上記積層体の上面および全側面にｐ型第１クラッド層１０９を成長する。これらの各層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy、有機金属気相成長）法により形成することができる。ＭＯＶＰＥ法によれば、原料ガスを切り替えることにより、連続してメサ部を構成する各層を結晶成長させることができる。次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０１をエッチングにより除去する。
【００３８】
例えば、基板１０１をＭＯＶＰＥ装置から取り出した際に、基板１０１は、大気に晒され得る。また、マスク膜（酸化シリコン膜）３０１のエッチング後に行われる、洗浄工程や乾燥工程において、基板１０１は洗浄液に触れ、また、酸素を含有する気体に触れる恐れがある。さらに２回目の成長時の昇温工程でも酸化の恐れがある。このような工程において、Ａｌを含有する半導体層よりなる積層体が露出している場合、Ａｌが酸化し、不所望な酸化アルミニウムが生成し得るが、本実施の形態においては、上記積層体の上面および全側面はｐ型第１クラッド層１０９で覆われているため、不所望な酸化アルミニウムの生成を防止することができる。
【００３９】
次いで、図３（ａ）に示すように、基板１０１上のメサ部Ｍ１およびｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に酸化シリコン膜よりなるマスク膜３０２を形成し、このマスク膜３０２をパターニングすることにより、第２領域２Ａのメサ部Ｍ２の形成領域に開口部を有するマスク膜３０２を形成する。
【００４０】
次いで、マスク膜３０２の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ２を形成する（図３（ｂ））。即ち、マスク膜３０２の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、変調器用ｐ型半導体層１１３を順次成長させ、積層体を形成する。続けて、上記積層体の上面および全側面に変調器用ｐ型第１クラッド層１１４を形成する。これらの各層は、ＭＯＶＰＥ法により形成することができる。次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０２をエッチングにより除去する。
【００４１】
これにより、第１領域１Ａのメサ部Ｍ１と第２領域２Ａのメサ部Ｍ２とを形成することができる。
【００４２】
これに対し、比較例（図４）の場合は、例えば、第１領域１Ａおよび第２領域２Ａのメサ部（Ｍ１、Ｍ２）の形成領域に開口部を有するマスク膜を形成し、マスク膜の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部を形成する。即ち、マスク膜の開口部から露出したｎ型バッファ層１０４上に、図４（ａ）に示すようにｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８、ｐ型第１クラッド層１０９を順次成長させ、メサ部を形成した後、第２領域２Ａのメサ部をエッチングにより除去する（図４（ｂ））。
【００４３】
次いで、図４（ｃ）に示すように、第２領域２Ａのメサ部の形成領域に開口部を有するマスク膜３０２ａを形成し、このマスク膜３０２ａから露出した、ｎ型バッファ層１０４上に、メサ部Ｍ２を形成する。即ち、マスク膜３０２ａの開口部から露出したｎ型バッファ層１０４上に、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、変調器用ｐ型半導体層１１３、変調器用ｐ型第１クラッド層１１４を順次成長させる。次いで、基板１０１上のマスク膜（酸化シリコン膜）３０２ａをエッチングにより除去する。
【００４４】
ここで、上記比較例の場合、メサ部Ｍ１のエッチングの際にその端面（図４（ｂ）の丸で囲んだ部分）に、Ａｌを含有する半導体層（１０５〜１０８）が露出しており、前述した基板１０１のＭＯＶＰＥ装置からの取り出しの際等に、基板１０１が大気に晒されることで、不所望な酸化アルミニウムが形成されてしまう。そして、この酸化アルミニウムにより、メサ部Ｍ２の構成層（１１０〜１１４）の結晶成長を阻害し、レーザ素子や変調器素子の特性・信頼性を劣化させる。また、レーザ素子と変調器素子の光接続を阻害してしまう。
【００４５】
これに対し、本実施の形態によれば、前述したように、メサ部Ｍ１、Ｍ２をマスク（３０１、３０２）を用いて形成しつつ、メサ部Ｍ１の積層体をＡｌを含有しないｐ型第１クラッド層１０９で覆う構成としたので、上記不所望な酸化アルミニウムの生成を防止することができる。
【００４６】
これにより、光半導体集積装置に集積された素子（レーザ素子、変調器素子など）の特性を向上させることができ、光半導体集積装置の特性を向上させることができる。
【００４７】
次いで、図面を参照しながら、本実施の形態の光半導体集積装置の構造および製造工程について説明する。図５〜図４８は、本実施の形態の光半導体集積装置の製造工程を示す図（斜視図、断面図、平面図）である。断面図は、平面図のＡ−Ａ、Ｂ−Ｂ、またはＣ−Ｃ断面部に対応する。
【００４８】
［構造説明］
以下、本実施の形態の光半導体集積装置の構造について、最終工程図である図４５〜図４８を参照しながら説明する。
【００４９】
図４５〜図４８に示す本実施の形態の光半導体集積装置は、基板１０１と、基板１０１の表面部に配置された回折格子１０２と、ｎ型ガイド層１０３と、ｎ型バッファ層１０４とを有する。これらは、下から順に配置されている。
【００５０】
基板１０１は、例えば、ｎ型ＩｎＰ層よりなる。この基板１０１は、ｎ型クラッド層としても機能する。回折格子１０２は、第１領域１Ａに設けられ、基板１０１の表面部の凹凸よりなる。ｎ型ガイド層１０３は、基板１０１の第２領域２Ａ上に設けられ、かつ、回折格子１０２を構成する基板１０１の表面部の凹部を埋めるように設けられている。このｎ型ガイド層１０３は、例えば、ｎ型ＩｎＧａＡｓＰ層よりなる。ｎ型バッファ層１０４は、例えば、ｎ型ＩｎＰ層よりなる。
【００５１】
そして、基板１０１の第１領域１Ａにレーザ素子が設けられ（図４６参照）、基板１０１の第２領域２Ａに変調器素子が設けられている（図４７参照）。
【００５２】
＜レーザ素子＞
基板１０１の第１領域１Ａにおいて、上記ｎ型バッファ層１０４の略中央部には、Ｙ方向に延在するメサ部Ｍ１が設けられている（図４５）。図４６等に示すように、メサ部Ｍ１は、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、およびｐ型半導体層１０８が下から順に積層された積層体と、この積層体の上面および全側面を覆う、ｐ型第１クラッド層１０９と、を有する。
【００５３】
そして、メサ部Ｍ１の両側を埋め込むように、電流ブロック層１１５、１１６が設けられている。さらに、メサ部Ｍ１および電流ブロック層１１５、１１６上には、ｐ型第２クラッド層１１７およびｐ型コンタクト層１１８が下から順に配置されている。
【００５４】
そして、最上層のｐ型コンタクト層１１８上には、ｐ側電極１２２が配置され、ｎ型基板１０１の裏面には、ｎ側電極１２１が配置されている。なお、ｐ型コンタクト層１１８とｐ側電極１２２との間には、絶縁膜１１９が設けられ、メサ部Ｍ１の上方においてｐ型コンタクト層１１８とｐ側電極１２２とが接続している。
【００５５】
このように、レーザ素子のメサ部Ｍ１は、活性層１０６が上層および下層に配置された逆導電型のＩＩＩ−Ｖ族化合物半導体層により挟まれた構造を有している。そして、メサ部Ｍ１の上方にはｐ側電極１２２が配置され、下方にはｎ側電極１２１が配置されている（ダブルへテロ構造）。
【００５６】
レーザ素子の活性層は、その上層や下層の層（１０５や１０７、１０８等）より屈折率が大きく、上部および下部の電極（１２２、１２１）から電圧をかけると電子やホールが活性層に流入し、活性層内で再結合して発光する。そして、上層や下層の層の屈折率が活性層より低いため光は活性層に閉じこめられ、また、活性層の回折格子１０２の反射により、光は活性層内を増幅しながら往復して誘導放出を生じてレーザ発振が起こる。
【００５７】
＜変調器素子＞
基板１０１の第２領域２Ａにおいて、上記ｎ型バッファ層１０４の略中央部には、Ｙ方向に延在するメサ部Ｍ２が設けられている（図１、図４５）。メサ部Ｍ２は、図４７等に示すように、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、および変調器用ｐ型半導体層１１３が下から順に積層された積層体と、この積層体の上面および全側面を覆う、変調器用ｐ型第１クラッド層１１４と、を有する。
【００５８】
そして、メサ部Ｍ２の両側を埋め込むように、電流ブロック層１１５が設けられている。さらに、メサ部Ｍ２上には、ｐ型第２クラッド層１１７ｄおよびｐ型コンタクト層１１８ｄが下から順に配置され、これらの積層体（１１７ｄ、１１８ｄ）の両側には、変調器用絶縁膜１２０が設けられている（図４７）。ここで、第２領域２Ａのｐ型第２クラッド層１１７ｄは、第１領域１Ａのｐ型第２クラッド層１１７と同層であり、この層と接続されている。第２領域２Ａのｐ型コンタクト層１１８ｄは、第１領域１Ａのｐ型コンタクト層１１８と同層であり、この層と接続されていない（分離されている）。
【００５９】
そして、ｐ型コンタクト層１１８ｄ上には、変調器用ｐ型電極１２３が配置され、前述したようにｎ型基板１０１の裏面には、ｎ側電極１２１が配置されている。なお、ｐ型コンタクト層１１８ｄと変調器用ｐ型電極１２３とは、変調器用絶縁膜１２０に設けられたコンタクトホールを介して接続されている。
【００６０】
このように、変調器素子のメサ部Ｍ２は、吸収層１１１が上層および下層に配置された逆導電型のＩＩＩ−Ｖ族化合物半導体層により挟まれた構造を有している。そして、メサ部Ｍ２の上方には変調器用ｐ型電極１２３が配置され、下方にはｎ側電極１２１が配置されている。
【００６１】
変調器素子のメサ部Ｍ２において入力された光（光信号）は、上部および下部の電極（１２３、１２２）に印加される電圧（外部信号）により、その振幅が変化する。
【００６２】
前述したように、メサ部Ｍ１、Ｍ２は、各素子の特性をよりよくするため、メサ部を構成する各層の元素組成比や膜厚が異なる場合がある。例えば、活性層１０６と吸収層１１１を構成するＡｌＧａＩｎＡｓ層の元素組成比や膜厚が異なっていてもよい。例えば、Ａｌｘ１ＧａＹ１Ｉｎ１−Ｘ１−Ｙ１Ａｓ層とＡｌＸ２ＧａＹ２Ｉｎ１−Ｘ２−Ｙ２Ａｓ層のＸ１とＸ２が異なっていてもよい。また、活性層１０６と吸収層１１１を構成するＡｌＧａＩｎＡｓ層の膜厚が異なっていてもよい。活性層１０６の他、活性層１０６の上下の層と、これに対応するメサ部Ｍ２の構成層についても、元素組成比や膜厚が異なっていてもよい。
【００６３】
このように、本実施の形態によれば、レーザ素子と変調器素子のそれぞれを独立して最適構造設計でき、また、最適結晶条件（成長温度など）を設定できる。これにより、それぞれの素子特性（レーザ素子の最大光出力特性や変調器素子の消光比特性等）を、独立して最適化することができる。具体的には、本実施の形態の光半導体集積装置によれば、例えば２５Ｇｂｐｓ以上の高速光通信において良好な伝送特性を実現することができる。
【００６４】
また、本実施の形態によれば、メサ部Ｍ１において、Ａｌを含有する半導体層よりなる上記積層体が、Ａｌを含有しないｐ型第１クラッド層１０９で覆われているため（図４８参照）、上記比較例のような不所望な酸化アルミニウムの生成を防止することができ、メサ部Ｍ２の構成層の結晶性を向上させることができる。また、メサ部Ｍ１、Ｍ２間の光接続を良好に維持することができる。
【００６５】
また、本実施の形態によれば、メサ部Ｍ２において、Ａｌを含有する半導体層よりなる上記積層体が、Ａｌを含有しないｐ型第１クラッド層１０９で覆われているため、不所望な酸化アルミニウムの生成を防止することができ、メサ部Ｍ２の両側に形成される電流ブロック層１１５の結晶性を向上させることができる。
【００６６】
このように、本実施の形態光半導体集積装置によれば、レーザ素子や変調器素子を構成する層の結晶性を向上させることができるため、例えば８５℃の高温、長期動作中にＡｌ系装置に特有の突発的な素子劣化を大幅に抑制でき、高信頼性・長寿命の装置を実現することが可能となる。
【００６７】
［製法説明］
次いで、図５〜図４８を参照しながら、本実施の形態の光半導体集積装置の製造方法を説明するとともに、当該光半導体集積装置の構成をより明確にする。
【００６８】
本実施の形態の光半導体集積装置は、前述したとおり、基板１０１の第１領域１Ａに形成されたレーザ素子と、基板１０１の第２領域２Ａに形成された変調器素子とを有する。即ち、以降の工程において、基板１０１の第１領域１Ａにレーザ素子を、基板１０１の第２領域に変調器素子を形成する。
【００６９】
図５に示すように、基板１０１として、例えばｎ型不純物が導入されたインジウムリン（ＩｎＰ）からなる基板を準備する。この基板の表面（成長面）は、（１００）面である。なお、炭化珪素基板やサファイア基板などの支持基板上にｎ型ＩｎＰを成長させた基板を用いてもよい。この基板１０１は、第１領域１Ａと第２領域２Ａとを有する。第１領域１Ａは、レーザ素子の形成領域であり、第２領域２Ａは、変調器素子の形成領域である。
【００７０】
次いで、基板１０１の第１領域１Ａの表面部に、回折格子１０２を形成する。例えば、基板１０１上に、ストライプ状のフォトレジスト膜（図示せず）を電子ビーム露光法または干渉露光法などを用いて形成し、このフォトレジスト膜をマスクとして、基板１０１の表面部をウエットエッチングすることにより、凹部を形成する。この後、フォトレジスト膜を除去する。これにより、ライン状の凸部および凹部が、交互に配置された回折格子１０２を形成することができる。凹部の幅およびピッチ（凸部の幅）は、例えば、２００ｎｍ程度である
次いで、図６に示すように、回折格子１０２の凹部および第２領域２Ａを埋め込むようにｎ型ガイド層１０３を形成し、さらに、その上に、ｎ型バッファ層１０４を形成する。例えば、上記回折格子１０２上に、ｎ型ガイド層１０３として、ｎ型ＩｎＧａＡｓＰ層を形成する。例えば、ＭＯＶＰＥ装置を用い、キャリアガスと原料ガスを、装置内に導入しながら、ｎ型ガイド層（ｎ型ＩｎＧａＡｓＰ層）１０３を結晶成長させる。キャリアガスには、水素、または窒素、または水素と窒素の混合ガスを用いる。
【００７１】
原料ガスには、ＩＩＩ−Ｖ族化合物半導体層の構成元素を含むガスを用いる。例えば、ｎ型ガイド層（ｎ型ＩｎＧａＡｓＰ層）１０３の成膜の際には、Ｉｎ、Ｇａ、Ａｓ、Ｐ原料として、トリメチルインジウム（ＴＭＩｎ）、トリエチルガリウム（ＴＥＧａ）、ＡｓＨ３、ＰＨ３を、をそれぞれ用い、ｎ型不純物の原料として、ジシラン（Ｓｉ２Ｈ６）を用いる。ｎ型ガイド層（ｎ型ＩｎＧａＡｓＰ層）１０３の厚さは、例えば、３０ｎｍ程度であり、ｎ型不純物の濃度（キャリア濃度）は、１×１０１８ｃｍ−３程度である。続いて、ｎ型ガイド層（ｎ型ＩｎＧａＡｓＰ層）１０３上に、ｎ型バッファ層１０４として、ｎ型ＩｎＰ層を形成する。例えば、上記トリエチルガリウム（ＴＥＧａ）およびＡｓＨ３の供給を停止し、ｎ型ＩｎＰ層を形成する。ｎ型バッファ層（ｎ型ＩｎＰ層）１０４の厚さは、例えば、３０ｎｍ程度であり、ｎ型不純物の濃度（キャリア濃度）は、１×１０１８ｃｍ−３程度である。また、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４のバンドギャップ相当の組成波長は、１１３０ｎｍ〜１１７０ｎｍ程度である。
【００７２】
次いで、図７〜図１１に示すように、基板１０１をＭＯＶＰＥ装置から取り出し、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、マスク膜３０１を形成する。例えば、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、マスク膜３０１として、酸化シリコン膜を熱ＣＶＤ法などを用いて１００ｎｍ程度の膜厚で堆積する。次いで、マスク膜（酸化シリコン膜）３０１上に、第１領域１Ａのメサ部（Ｍ１）の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、マスク膜（酸化シリコン膜）３０１をエッチングする。これにより、第１領域１Ａのメサ部の形成領域を開口するマスク膜３０１が形成され、第１領域１Ａのメサ部Ｍ１の形成領域において、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４が露出する。図８に示すように、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４の露出領域、即ち、メサ部Ｍ１の形成領域は、平面視において略矩形状であり、その幅（Ｗ１）は、例えば、１〜２μｍ程度である。また、第１領域１Ａのマスク膜３０１は、平面視において略矩形状であり、その幅（Ｗ２）は、３〜２０μｍ程度である。第１領域１Ａのマスク膜３０１の延在方向は、［０１１］方向である。なお、ここでは、マスク膜３０１の外側において、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４が露出している領域ａが存在する。
【００７３】
次いで、図１２〜図１５に示すように、マスク膜３０１の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ１を形成する。
【００７４】
具体的には、マスク膜３０１の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８およびｐ型第１クラッド層１０９を順次成長させる。この成長工程においては、マスク膜３０１上に層は成長しないため、マスク膜３０１の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ１が形成される。
【００７５】
例えば、基板１０１をＭＯＶＰＥ装置に設置し、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、ｎ型光ガイド層１０５として、ｎ型ＡｌＧａＩｎＡｓ層を形成する。例えば、キャリアガスと原料ガスを、装置内に導入しながら、ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１０５を結晶成長させる。キャリアガスには、水素、または窒素、または水素と窒素の混合ガスを用いる。原料ガスにはＩＩＩ−Ｖ族化合物半導体層の構成元素を含むガスである、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３を、をそれぞれ用い、ｎ型不純物の原料として、ジシラン（Ｓｉ２Ｈ６）を用いる。ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１０５の厚さは、例えば、５０ｎｍ程度であり、ｎ型不純物の濃度（キャリア濃度）は、１×１０１７ｃｍ−３程度である。
【００７６】
続いて、ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１０５上に、活性層１０６として、ＩＩＩ族元素の組成の異なるＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層を交互に積層した多重量子井戸構造体を結晶成長させる。活性層（ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層）１０６の成膜の際には、Ａｌ、Ｇａ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ＩＩＩ族元素（Ａｌ、Ｇａ、Ｉｎ）の原料の流量を切り替える。これにより、ＩＩＩ族元素の組成の異なるＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層を交互に積層することができる。ＡｌＧａＩｎＡｓ井戸層は、ノンドープであり、５ｎｍ程度の膜厚であり、ＡｌＧａＩｎＡｓ障壁層は、ノンドープであり、１０ｎｍ程度の膜厚である。ＡｌＧａＩｎＡｓ井戸層は圧縮歪を有し、ＡｌＧａＩｎＡｓ障壁層は、引っ張り歪を有し、活性層１０６は、歪補償構造となっている。活性層１０６の総膜厚は、例えば、１００から２００ｎｍ程度である。これらの活性層の層構成は用途に応じて適宜設計されたものでよい。
【００７７】
続いて、活性層（ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層）１０６上に、ｐ型光ガイド層１０７として、ｐ型ＡｌＧａＩｎＡｓ層を形成する。ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１０７の成膜の際には、Ａｌ、Ｇａ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１０７の厚さは、例えば、５０ｎｍ程度であり、ｐ型不純物の濃度（キャリア濃度）は、５×１０１７ｃｍ−３程度である。
【００７８】
続いて、ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１０７上に、ｐ型半導体層１０８として、ｐ型ＡｌＩｎＡｓ層を形成する。ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１０８の成膜の際には、Ａｌ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１０８の厚さは、例えば、２０ｎｍ程度であり、ｐ型不純物の濃度（キャリア濃度）は、１×１０１８ｃｍ−３程度である。これまでの工程により、マスク膜３０１の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８が下から順に積層された積層体が形成される。
【００７９】
続いて、上記積層体の上面および全側面を覆うように、ｐ型第１クラッド層１０９として、ｐ型ＩｎＰ層を形成する。例えば、ｐ型第１クラッド層（ｐ型ＩｎＰ層）１０９の成膜の際には、例えば、Ｉｎ、Ｐ原料として、トリメチルインジウム（ＴＭＩｎ）、ＰＨ３を、をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型第１クラッド層（ｐ型ＩｎＰ層）１０９の厚さは、例えば、５０ｎｍ〜２００ｎｍ程度であり、ｐ型不純物の濃度（キャリア濃度）は、１×１０１８ｃｍ−３程度である。
【００８０】
これにより、上記積層体（ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８）およびこれを覆うｐ型第１クラッド層（ｐ型ＩｎＰ層）１０９よりなるメサ部Ｍ１を形成することができる。このように、ＭＯＶＰＥ法によれば、原料ガスを切り替えることにより、連続してメサ部を構成する各層を形成することができる。なお、本実施の形態においては、マスク膜３０１の外側の開口部（図８の領域ａ）において露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上にもメサ部と同様の構造体が成長するが、レーザとして機能するものではない（図１２の両端部参照）。
【００８１】
ここで、上記積層体（ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８）およびこれを含むメサ部Ｍ１の形状について説明する。図１５に示すように、上記積層膜およびメサ部Ｍ１のＸ方向（即ち、ストライプ状のメサ部に垂直な方向）の断面形状は、順メサ形状である。別の言い方をすれば、上記積層膜およびメサ部Ｍ１のＸ方向に延在する側壁は順テーパー状である。また、図１５に示すように、上記積層膜およびメサ部Ｍ１のＹ方向（即ち、ストライプ状のメサ部に平行な方向）の断面形状は、逆メサ形状、もしくはそれに近い形状である。別の言い方をすれば、上記積層膜およびメサ部Ｍ１のＹ方向に延在する側壁は逆テーパー状、もしくはそれに近い形状である。さらに、別の言い方をすれば、上記積層膜およびメサ部Ｍ１において、メサ部Ｍ２との境界側の側壁は逆テーパー状、もしくはそれに近い形状である。なお、上記積層膜およびメサ部Ｍ１において、メサ部Ｍ２との境界側と逆側の側面（端面）は、後述する劈開面であってもよい。
【００８２】
このように、本実施の形態によれば、上記積層体（ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８）の全側面を覆うようにｐ型第１クラッド層（ｐ型ＩｎＰ層）１０９が成長するため、上記積層体にＡｌを含有する半導体層（ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１０５、活性層（ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層）１０６、ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１０７、ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１０８）が含まれていても、これらの層が大気に晒されることなく、これらの層の酸化を防止することができる。
【００８３】
次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０１をエッチングにより除去する。
【００８４】
次いで、図１６〜図２０に示すように、基板１０１の第１領域１Ａ上のメサ部Ｍ１およびｎ型バッファ層（ｎ型ＩｎＰ層）１０４上にマスク膜３０２を形成する。例えば、第１領域１Ａのメサ部Ｍ１およびｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、マスク膜３０２として、酸化シリコン膜を熱ＣＶＤ法などを用いて１００ｎｍ程度の膜厚で堆積する。次いで、マスク膜（酸化シリコン膜）３０２上に、第２領域２Ａのメサ部Ｍ２の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、マスク膜（酸化シリコン膜）３０２をエッチングする。これにより、第２領域２Ａのメサ部Ｍ２の形成領域を開口するマスク膜３０２が形成され、第２領域２Ａのメサ部Ｍ２の形成領域において、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４が露出する。図１７に示すように、第２領域２Ａにおけるｎ型バッファ層（ｎ型ＩｎＰ層）１０４が露出領域、即ち、メサ部Ｍ２の形成領域は、平面視において略矩形状であり、その幅（Ｗ１）は、例えば、１〜２μｍ程度である。また、第２領域２Ａのマスク膜３０２は、平面視において略矩形状であり、その幅（Ｗ２）は、３〜２０μｍ程度である。第２領域２Ａのマスク膜３０２の延在方向は、［０１１］方向である。なお、ここでは、マスク膜３０２の外側において、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４が露出している領域ａが存在する。
【００８５】
次いで、図２１〜図２４に示すように、マスク膜３０２の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ２を形成する。
【００８６】
具体的には、例えば、図２３、図２４に示すように、マスク膜３０２の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、変調器用ｐ型半導体層１１３および変調器用ｐ型第１クラッド層１１４を順次成長させる。この成長工程においては、マスク膜３０２上に層は成長しないため、第２領域２Ａにおいて、マスク膜３０２の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ２が形成される。
【００８７】
例えば、基板１０１をＭＯＶＰＥ装置に設置し、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、変調器用ｎ型光ガイド層１１０として、ｎ型ＡｌＧａＩｎＡｓ層を形成する。例えば、キャリアガスと原料ガスを、装置内に導入しながら、変調器用ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１１０を結晶成長させる。キャリアガスには、水素、または窒素、または水素と窒素の混合ガスを用いる。原料ガスにはＩＩＩ−Ｖ族化合物半導体層の構成元素を含むガスである、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３を、をそれぞれ用い、ｎ型不純物の原料として、ジシラン（Ｓｉ２Ｈ６）を用いる。ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１０５の厚さは、例えば、５０ｎｍ程度であり、ｎ型不純物の濃度（キャリア濃度）は、１×１０１７ｃｍ−３程度である。
【００８８】
続いて、変調器用ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１１０上に、吸収層１１１として、ＩＩＩ族元素の組成の異なるＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層を交互に積層した多重量子井戸構造体を結晶成長させる。吸収層（ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層）１１１の成膜の際には、Ａｌ、Ｇａ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ＩＩＩ族元素（Ａｌ、Ｇａ、Ｉｎ）の原料の流量を切り替える。これにより、ＩＩＩ族元素の組成の異なるＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層を交互に積層することができる。ＡｌＧａＩｎＡｓ井戸層は、ノンドープであり、４．５ｎｍ程度の膜厚であり、ＡｌＧａＩｎＡｓ障壁層は、ノンドープであり、１０ｎｍ程度の膜厚である。ＡｌＧａＩｎＡｓ井戸層は圧縮歪を有し、ＡｌＧａＩｎＡｓ障壁層は、引っ張り歪を有し、吸収層１１１は、歪補償構造となっている。活性層１０６の総膜厚は、例えば、１００から２００ｎｍ程度である。吸収層１１１について、格子歪の有無・格子歪みの方向の組合せや歪量、活性層１０６の光吸収端波長のＬＤ発振波長からの離調量は、井戸層と障壁層の組成、膜厚、積層数などを適宜調整することにより設定する。
【００８９】
続いて、吸収層（ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層）１１１上に、変調器用ｐ型光ガイド層１１２として、ｐ型ＡｌＧａＩｎＡｓ層を形成する。変調器用ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１１２の成膜の際には、Ａｌ、Ｇａ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１０７の厚さは、例えば、５０ｎｍ程度であり、ｐ型不純物の濃度（キャリア濃度）は、５×１０１７ｃｍ−３程度である。
【００９０】
続いて、変調器用ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１１２上に、変調器用ｐ型半導体層１１３として、ｐ型ＡｌＩｎＡｓ層を形成する。変調器用ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１１３の成膜の際には、Ａｌ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。変調器用ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１１３の厚さは、例えば、２０ｎｍ程度であり、ｐ型不純物の濃度（キャリア濃度）は、１×１０１８ｃｍ−３程度である。これまでの工程により、マスク膜３０２の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、変調器用ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１１０、吸収層１１１、変調器用ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１１２、変調器用ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１１３が下から順に積層された積層体が形成される。
【００９１】
続いて、上記積層体の上面および全側面を覆うように、変調器用ｐ型第１クラッド層１１４として、ｐ型ＩｎＰ層を形成する。例えば、ｐ型第１クラッド層（ｐ型ＩｎＰ層）１１４の成膜の際には、例えば、Ｉｎ、Ｐ原料として、トリメチルインジウム（ＴＭＩｎ）、ＰＨ３を、をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型第１クラッド層（ｐ型ＩｎＰ層）１０９の厚さは、例えば、５０ｎｍ〜２００ｎｍ程度であり、ｐ型不純物の濃度（キャリア濃度）は、１×１０１８ｃｍ−３程度である。
【００９２】
これにより、上記積層体（変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、変調器用ｐ型半導体層１１３）およびこれを覆う変調器用ｐ型第１クラッド層（ｐ型ＩｎＰ層）１１４よりなるメサ部Ｍ２を形成することができる。このように、ＭＯＶＰＥ法によれば、原料ガスを切り替えることにより、連続してメサ部を構成する各層を形成することができる。なお、本実施の形態においては、マスク膜３０２の外側の開口部（図１７の領域ａ）において露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上にもメサ部と同様の構造体が成長するが、変調器素子として機能するものではない（図２１の第２領域２Ａの両端部参照）。
【００９３】
ここで、上記積層体（変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、変調器用ｐ型半導体層１１３）およびこれを含むメサ部Ｍ２の形状について説明する。図２３に示すように、上記積層膜およびメサ部Ｍ２のＸ方向（即ち、ストライプ状のメサ部に垂直な方向）の断面形状は、順メサ形状である。別の言い方をすれば、上記積層膜およびメサ部Ｍ２のＸ方向に延在する側壁は順テーパー状である。また、図２４に示すように、上記積層膜およびメサ部Ｍ２のＹ方向（即ち、ストライプ状のメサ部に平行な方向）の断面形状は、順メサ形状である。別の言い方をすれば、上記積層膜およびメサ部Ｍ２のＹ方向に延在する側壁は順テーパー状である。さらに、別の言い方をすれば、上記積層膜およびメサ部Ｍ２において、メサ部Ｍ１との境界側の側壁は順テーパー状である。なお、上記積層膜およびメサ部Ｍ２において、メサ部Ｍ１との境界側と逆側の側面（端面）は、後述する劈開面であってもよい。
【００９４】
このように、本実施の形態によれば、上記積層体（変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、変調器用ｐ型半導体層１１３）の全側面を覆うように変調器用ｐ型第１クラッド層（ｐ型ＩｎＰ層）１１４が成長するため、上記積層体にＡｌを含有する半導体層（変調器用ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１１０、吸収層１１１、変調器用ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１１２、変調器用ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１１３）が含まれていても、これらの層が大気に晒されることなく、これらの層の酸化を防止することができる。
【００９５】
次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０２をエッチングにより除去する。
【００９６】
以上の工程により、「メサ部の構成および製造工程」の欄において説明した、基板１０１の第１領域１Ａ上のメサ部Ｍ１および第２領域２Ａのメサ部Ｍ２が形成される（図２５〜図２８）。
【００９７】
次いで、図２９〜図３２に示すように、メサ部（Ｍ１、Ｍ２）の上面上に、マスク膜４０２を形成する。例えば、基板１０１の全面に熱ＣＶＤ法などを用いて酸化シリコン膜を堆積し、メサ部の上面のみにフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜をマスクとして酸化シリコン膜を除去し、その後、フォトレジスト膜を除去する。これにより、メサ部の上面上にのみ、酸化シリコン膜よりなるマスク膜４０２を形成する。
【００９８】
次いで、図３３〜図３６に示すように、メサ部の両側を埋め込むように、電流ブロック層１１５、１１６を形成する。例えば、基板１０１をＭＯＶＰＥ装置に設置し、マスク膜４０２以外の領域、即ち、メサ部Ｍ１、Ｍ２の全側面およびメサ部Ｍ１、Ｍ２の両側のｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、電流ブロック層１１５として、ＦｅをドープしたＩｎＰ層（ＦｅドープＩｎＰ層）を形成する。この層は、導入したＦｅにより、電子がトラップされるため、高抵抗層となる。
【００９９】
例えば、キャリアガスと原料ガスを、装置内に導入しながら、電流ブロック層（ＦｅドープＩｎＰ層）１１５を結晶成長させる。例えば、電流ブロック層（ＦｅドープＩｎＰ層）１１５の成膜の際には、Ｉｎ、Ｐ原料として、トリメチルインジウム（ＴＭＩｎ）、ＰＨ３を、をそれぞれ用い、Ｆｅを導入するためフェロセンを用いる。電流ブロック層（ＦｅドープＩｎＰ層）１１５の厚さは、例えば、６００ｎｍ程度であり、不純物（Ｆｅ）の濃度（電子トラップ濃度）は、１×１０１７ｃｍ−３程度である。
【０１００】
続いて、電流ブロック層（ＦｅドープＩｎＰ層）１１５上に、電流ブロック層１１６として、ｎ型ＩｎＰ層を形成する。
【０１０１】
例えば、電流ブロック層（ｎ型ＩｎＰ層）１１６の成膜の際には、Ｉｎ、Ｐ原料として、トリメチルインジウム（ＴＭＩｎ）、ＰＨ３をそれぞれ用い、ｎ型不純物の原料として、ジシラン（Ｓｉ２Ｈ６）を用いる。電流ブロック層（ｎ型ＩｎＰ層）１１６の厚さは、例えば、２００ｎｍ程度であり、ｎ型不純物の濃度（キャリア濃度）は、１×１０１８ｃｍ−３程度である。
【０１０２】
次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）４０２をエッチングにより除去する。
【０１０３】
次いで、図３７〜図４０に示すように、メサ部Ｍ１、Ｍ２の上面および電流ブロック層（ｎ型ＩｎＰ層）１１６上に、ｐ型第２クラッド層１１７を形成する。例えば、基板１０１をＭＯＶＰＥ装置に設置し、メサ部Ｍ１、Ｍ２の上面および電流ブロック層（ｎ型ＩｎＰ層）１１６上に、ｐ型第２クラッド層１１７として、ｐ型ＩｎＰ層を形成する。例えば、ｐ型第２クラッド層（ｐ型ＩｎＰ層）１１７の成膜の際には、Ｉｎ、Ｐ原料として、トリメチルインジウム（ＴＭＩｎ）、ＰＨ３をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型第２クラッド層（ｐ型ＩｎＰ層）１１７の厚さは、例えば、１５００ｎｍ程度であり、ｐ型不純物の濃度（キャリア濃度）は、１×１０１８ｃｍ−３程度である。続いて、ｐ型第２クラッド層（ｐ型ＩｎＰ層）１１７上に、ｐ型コンタクト層１１８として、ｐ型ＩｎＧａＡｓ層を形成する。
【０１０４】
例えば、ｐ型コンタクト層（ｐ型ＩｎＧａＡｓ層）１１８の成膜の際には、Ｉｎ、Ｇａ、Ａｓ原料として、トリメチルインジウム（ＴＭＩｎ）、トリエチルガリウム（ＴＥＧａ）、ＡｓＨ３をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型コンタクト層（ｐ型ＩｎＧａＡｓ層）１１８の厚さは、例えば、３００ｎｍ程度であり、ｐ型不純物の濃度（キャリア濃度）は、１×１０１９ｃｍ−３程度である。
【０１０５】
次いで、図４１〜図４４に示すように、第２領域２Ａにおいて、ｐ型第２クラッド層１１７およびｐ型コンタクト層１１８の積層体をパターニングする。例えば、第１領域１Ａおよび第２領域２Ａのメサ部Ｍ２の上方にのみ、フォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、電流ブロック層１１６、ｐ型第２クラッド層１１７およびｐ型コンタクト層１１８の積層体をエッチングする。これにより、第２領域２Ａにおいて、直方体状のｐ型第２クラッド層１１７ｄとｐ型コンタクト層１１８ｄとの積層体が、第２領域２Ａのメサ部Ｍ２上に配置される。次いで、第１領域１Ａと第２領域との境界部において、ｐ型コンタクト層１１８ｄをエッチングにより除去する。なお、この積層体と第１領域１Ａとの間は、ｐ型第２クラッド層１１７で接続されているが、第１領域１Ａのｐ型コンタクト層１１８と第２領域２Ａのｐ型コンタクト層１１８ｄとは個別のパターンである。これらのパターン間隔は、例えば、数十μｍ〜数百μｍ程度である（図４４）。このように、第１領域１Ａと第２領域２Ａとは、素子分離されている。なお、ｐ型コンタクト層１１８と第２領域２Ａのｐ型コンタクト層１１８ｄとの間のｐ型第２クラッド層１１７にプロトンイオンを注入し、この間の分離抵抗を上げてもよい。
【０１０６】
次いで、図４５〜図４８に示すように、第１領域１Ａにおいて、ＬＤ絶縁膜１１９を形成し、第２領域２Ａにおいて、変調器用絶縁膜１２０を形成する。例えば、基板１０１の上方に、酸化シリコン膜を熱ＣＶＤ法などを用いて堆積し、パターニングすることにより、メサ部Ｍ１および第２領域２Ａ上の酸化シリコン膜を除去する。なお、第２領域２Ａの酸化シリコン膜を残存させてもよい。次いで、基板１０１の上方に、変調器用絶縁膜１２０として有機絶縁膜を形成する。例えば、基板１０１の全面上にポリイミドを塗布し、加熱することでポリイミド膜を形成する。この後、ポリイミド膜をエッチバックすることにより、第２領域２Ａに変調器用絶縁膜１２０を残存させる。
【０１０７】
次いで、ｐ型コンタクト層１１８ｄ上の変調器用絶縁膜１２０をエッチングにより除去することにより、コンタクトホールを形成する（図４７、図４８参照）。次いで、基板１０１の全面上に、パラジウム（Ｐｄ）膜およびプラチナ（Ｐｔ）膜を、蒸着法などにより順次形成する。次いで、パラジウム（Ｐｄ）膜およびプラチナ（Ｐｔ）膜の積層膜（図示せず）をパターニングすることにより、第１領域１Ａのｐ型コンタクト層１１８上にＬＤ用ｐ側電極１２２を、第２領域２Ａのｐ型コンタクト層１１８ｄの上部に、変調器用ｐ型電極１２３を形成する。次いで、加熱処理を施すことによりこれらの各電極を構成する金属を合金化し、半導体層とのオーミック接触を図る。
【０１０８】
次いで、基板１０１の裏面側を上面とし、基板１０１の裏面を研磨することにより、基板１０１を薄膜化する。次いで、基板１０１の裏面に、例えば、チタン（Ｔｉ）膜および金（Ａｕ）膜を、蒸着法などにより順次形成する。次いで、加熱処理を施し、これらの金属を合金化することにより、ｎ側電極１２１を形成する。
【０１０９】
この後、複数のチップ領域を有する基板（ウエハ）１０１をチップ領域ごとに切り出す。まず、チップ領域間を劈開する。即ち、あるチップ領域とその隣のチップ領域との間において、劈開線に沿って劈開する。これにより、劈開面（Ｘ方向に延在する面）が形成される。次いで、一方の劈開面に反射防止膜を形成し、他方の劈開面に高反射膜を形成する。反射防止膜は、第２領域２Ａ側の劈開面に形成される。反射防止膜としては、例えば、反射率が０．１％となるような、誘電体膜構造を使用する。この構造は、例えば、スパッタ法などにより形成する。また、高反射膜は、第１領域１Ａ側の劈開面（即ち、図４５の手前の面）に形成される。高反射膜としては、例えば、反射率が７５％以上となるような、誘電体多層体を使用する。各層は、例えば、スパッタ法などにより形成する。さらに、基板１０１を、チップ領域のＹ方向に延在する辺に沿って切断する。これにより、チップ片が切り出される。この光半導体集積装置のレーザ素子の共振器長（メサ部のＹ方向の長さ）は、例えば、１５０μｍ〜２００μｍであり、変調器素子の共振器長（メサ部のＹ方向の長さ）は、例えば、５０μｍ〜２００μｍである。
【０１１０】
以上の工程により、本実施の形態の光半導体集積装置（レーザ素子と変調器素子とをモノリシックに集積したＥＭＬ）を形成することができる。
【０１１１】
［メサ部を構成する半導体層の成膜条件］
メサ部Ｍ１を構成する積層体（ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８）は、下層の層上に、上層の層が順次成長し、下層の層の側面に上層の層が成長していない。このような成長条件を選択することが好ましい。特に、Ａｓ（ヒ素）を含有する半導体層は、上記のような成長性を示すことが多く、積層体の構成層として用いて好適である。これに対し、ｐ型第１クラッド層１０９は、積層体の上面のみならず全側面を覆う必要がある。このｐ型第１クラッド層１０９として、Ｐ（リン）を含有する半導体層を用いた場合は、上記のように側壁上にも成長するような成長性を示すことが多く、積層体のカバー層として用いて好適である。さらに、ｐ型第１クラッド層（ｐ型ＩｎＰ層）１０９の成長条件として、図４９に示すグラフの実線で囲んだ領域内となるように、成長温度および成長速度を調整することで、積層体のカバー性をより良くすることができる。図４９は、ＩｎＰの成長温度と成長速度の関係を示すグラフである。縦軸は、選択成長領域でのＩｎＰの成長速度（μｍ／ｈ）であり、横軸は成長温度（℃）である。
【０１１２】
例えば、成長条件を、成長温度Ｔｇ（℃）と成長速度Ｒｇ（μｍ／ｈ）とした場合、（Ｔｇ、Ｒｇ）＝（５６０、０．２７）（６６０、０．２７）（６６０、０．０７）（５６０、０．０７）の４点を結んで囲まれた領域（図４９の実線の範囲内）内で定まる成長温度と成長条件の組み合わせとすることが好ましい。この成長条件を用いることで、ｐ型ＩｎＰ第１クラッド層１０９が、メサ部Ｍ１、Ｍ２を構成する積層体の全周囲をより確実にカバーすることができ、保護効果が高まる。なお、図４９の破線の範囲は、前述した特許文献４におけるＩｎＰの成膜条件範囲である。
【０１１３】
（実施の形態２）
実施の形態１においては、メサ部Ｍ１、Ｍ２間をｐ型第１クラッド層１０９を介して直接接続したが、メサ部Ｍ１、Ｍ２間に光導波路を設けてもよい。なお、実施の形態１の場合と同様の箇所には同一の符号を付し、その詳細な説明を省略する。
【０１１４】
以下、図面を参照しながら本実施の形態の光半導体集積装置について詳細に説明する。本実施の形態の光半導体集積装置は、レーザ素子と変調器素子とをモノリシックに集積したＥＭＬである。そして、レーザ素子と変調器素子とは、光導波路を介して光接続されており、レーザ素子と変調器素子と光導波路とは、それぞれ、基板の上方において繋がるように設けられたメサ部Ｍ１、Ｍ２、Ｍ３を有する。
【０１１５】
このように、レーザ素子と変調器素子との間に光導波路を設けることにより、レーザ素子と変調器素子との間の分離精度が高まり、相互の素子間の干渉が低減され、例えば、高速変調時の光波形をより良好に維持することができる。具体的には、波長変動やアイ開口を改善することができる。
【０１１６】
ここでは、まず、光半導体集積装置の一部であるメサ部の構成およびその製造工程について説明した後、光半導体集積装置の全体の構成およびその製造工程について説明する。
【０１１７】
［メサ部の構成および製造工程］
図５０は、本実施の形態の光半導体集積装置のメサ部の構成を示す斜視図であり、図５１は、断面図である。
【０１１８】
図５０に示すレーザ素子および変調器素子を構成するメサ部Ｍ１、Ｍ２は実施の形態１の場合と同様の構成であるため、その説明を省略する。
【０１１９】
光導波路は、図５０および図５１に示すように、基板１０１の第３領域３Ａに配置され、光導波路は、メサ部Ｍ３を有し、このメサ部Ｍ３は、メサ部Ｍ１とＭ２を繋ぐようにＹ方向に延在している。メサ部Ｍ３は、導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７および導波路用ノンドープ第１クラッド層（保護層）２１８と、を有する。なお、メサ部Ｍ３中に、メサ部Ｍ１のｐ型半導体層１０８に対応する層を設けてもよい。
【０１２０】
そして、導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７のいずれかは、Ａｌを含有する半導体層よりなるが、導波路用ノンドープ第１クラッド層２１８は、Ａｌを含有しない半導体層よりなる。例えば、導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７および導波路用ノンドープ第１クラッド層２１８は、それぞれ、ノンドープＡｌＧａＩｎＡｓ層（２１５）、ＡｌＧａＩｎＡｓ層（２１６）、ノンドープＡｌＧａＩｎＡｓ層（２１７）、ノンドープＩｎＰ層（２１８）よりなる。このように、光導波路を構成するメサ部Ｍ３の各層をノンドープ層とすることで、光導波路における光吸収損失や、レーザ素子から光導波路への漏れ電流を低減することができる。また、光導波路により、レーザ素子で発生する熱の放散が促進され、装置の高温度動作における光出力や変調速度の熱飽和の影響が緩和され、高温動作時の特性が向上する。また、導波路領域はＡｌを含まないＩｎＧａＡｓＰ系の層で構成してもよい。
【０１２１】
以下に図面を参照しながらメサ部の製造工程について説明する。
【０１２２】
図５２〜図５４は、本実施の形態の光半導体集積装置のメサ部の製造工程の特徴を示す平面図である。
【０１２３】
まず、実施の形態１の場合と同様にして、第１領域１Ａのメサ部の形成領域に開口部を有するマスク膜３０１を形成する（図５２）。次いで、マスク膜３０１の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ１を形成する。即ち、マスク膜３０１の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、ｐ型半導体層１０８を順次成長させ、積層体を形成する。続けて、上記積層体の上面および全側面にｐ型第１クラッド層１０９を成長する。次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０１をエッチングにより除去する。
【０１２４】
次いで、実施の形態１の場合と同様にして、第２領域２Ａのメサ部の形成領域に開口部を有するマスク膜３０２を形成する（図５３）。次いで、マスク膜３０２の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ２を形成する。即ち、マスク膜３０２の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、変調器用ｐ型半導体層１１３を順次成長させ、積層体を形成する。続けて、上記積層体の上面および全側面に変調器用ｐ型第１クラッド層１１４を形成する。これらの各層は、ＭＯＶＰＥ法により形成することができる。次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０２をエッチングにより除去する。
【０１２５】
次いで、第３領域３Ａのメサ部の形成領域に開口部を有するマスク膜４０３を形成する（図５４）。次いで、マスク膜４０３の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ３を形成する。即ち、マスク膜４０３の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７を順次成長させ、積層体を形成する。続けて、上記積層体の上面に導波路用ノンドープ第１クラッド層２１８を形成する。これらの各層は、ＭＯＶＰＥ法により形成することができる。次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）４０３をエッチングにより除去する。
【０１２６】
これにより、第１領域１Ａのメサ部Ｍ１と第２領域２Ａのメサ部Ｍ２と第３領域３Ａのメサ部Ｍ３を形成することができる。
【０１２７】
本実施の形態の場合も、実施の形態１において詳細に説明したように、不所望な酸化アルミニウムの生成を防止することができる。
【０１２８】
即ち、本実施の形態によれば、前述したように、メサ部Ｍ１、Ｍ２、Ｍ３をマスク（３０１、３０２、４０３）を用いて形成しつつ、メサ部Ｍ１、Ｍ２、Ｍ３の積層体をＡｌを含有しない第１クラッド層（１０９、１１４、２１８）で覆う構成としたので、実施の形態１において説明した不所望な酸化アルミニウムの生成を防止することができる。
【０１２９】
これにより、光半導体集積装置に集積された素子（レーザ素子、変調器素子など）の特性を向上させることができ、光半導体集積装置の特性を向上させることができる。
【０１３０】
次いで、図面を参照しながら、本実施の形態の光半導体集積装置の構造および製造工程について説明する。図５５〜図９９は、本実施の形態の光半導体集積装置の製造工程を示す図（斜視図、断面図、平面図）である。断面図は、平面図のＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ、またはＤ−Ｄ断面部に対応する。
【０１３１】
［構造説明］
以下、本実施の形態の光半導体集積装置の構造について、最終工程図である図９８、図９９を参照しながら説明する。図９９は、図９８の第３領域３ＡのＸ方向に沿った断面図である。
【０１３２】
図９８に示す本実施の形態の光半導体集積装置は、基板１０１と、基板１０１の表面部に配置された回折格子１０２と、ｎ型ガイド層１０３と、ｎ型バッファ層１０４とを有する。これらは、下から順に配置されている。
【０１３３】
基板１０１は、例えば、ｎ型ＩｎＰ層よりなる。この基板１０１は、ｎ型クラッド層としても機能する。回折格子１０２は、基板１０１の表面部の凹凸よりなる。ｎ型ガイド層１０３は、基板１０１の第２領域２Ａ上、第３領域３Ａ上および回折格子１０２を構成する基板１０１の表面部の凹部を埋めるように設けられている。このｎ型ガイド層１０３は、例えば、ｎ型ＩｎＧａＡｓＰ層よりなる。ｎ型バッファ層１０４は、例えば、ｎ型ＩｎＰ層よりなる。
【０１３４】
そして、基板１０１の第１領域１Ａにレーザ素子が設けられ、基板１０１の第２領域２Ａに変調器素子が設けられ、基板１０１の第３領域３Ａに光導波路が設けられている。第３領域３Ａは、第１領域１Ａと第２領域２Ａとの間に位置し、光導波路はレーザ素子と変調器素子との間を光接続するために設けられている。
【０１３５】
＜レーザ素子＞
レーザ素子の構成は実施の形態１の場合と同様である（図４６参照）。基板１０１の第１領域１Ａにおいて、上記ｎ型バッファ層１０４の略中央部には、Ｙ方向に延在するメサ部Ｍ１が設けられている。メサ部Ｍ１は、ｎ型光ガイド層１０５、活性層１０６、ｐ型光ガイド層１０７、およびｐ型半導体層１０８が下から順に積層された積層体と、この積層体の上面および全側面を覆う、ｐ型第１クラッド層１０９と、を有する。
【０１３６】
そして、メサ部Ｍ１の両側を埋め込むように、電流ブロック層１１５、１１６が設けられている。さらに、メサ部Ｍ１および電流ブロック層１１５、１１６上には、ｐ型第２クラッド層１１７およびｐ型コンタクト層１１８が下から順に配置されている。
【０１３７】
このように、レーザ素子は、活性層１０６が上層および下層に配置された逆導電型のＩＩＩ−Ｖ族化合物半導体層により挟まれた構造を有している。
【０１３８】
そして、最上層のｐ型コンタクト層１１８上には、ｐ側電極１２２が配置され、ｎ型基板１０１の裏面には、ｎ側電極１２１が配置されている。なお、ｐ型コンタクト層１１８とｐ側電極１２２との間には、ＬＤ絶縁膜１１９が設けられ、メサ部Ｍ１の上方においてｐ型コンタクト層１１８とｐ側電極１２２とが接続している。
【０１３９】
＜変調器素子＞
変調器素子の構成は実施の形態１の場合と同様である（図４７参照）。基板１０１の第２領域２Ａにおいて、上記ｎ型バッファ層１０４の略中央部には、Ｙ方向に延在するメサ部Ｍ２が設けられている。メサ部Ｍ２は、変調器用ｎ型光ガイド層１１０、吸収層１１１、変調器用ｐ型光ガイド層１１２、および変調器用ｐ型半導体層１１３が下から順に積層された積層体と、この積層体の上面および全側面を覆う、変調器用ｐ型光ガイド層１１２と、を有する。
【０１４０】
そして、メサ部Ｍ２の両側を埋め込むように、電流ブロック層１１５が設けられている。さらに、メサ部Ｍ２上には、ｐ型第２クラッド層１１７ｄおよびｐ型コンタクト層１１８ｄが下から順に配置され、これらの積層体（１１７ｄ、１１８ｄ）の両側には、変調器用絶縁膜１２０が設けられている（図４７）。ここで、第２領域２Ａのｐ型第２クラッド層１１７ｄは、第１領域１Ａのｐ型第２クラッド層１１７と同層であり、この層と接続されている。第２領域２Ａのｐ型コンタクト層１１８ｄは、第１領域１Ａのｐ型コンタクト層１１８と同層であり、この層と接続されていない（分離されている）。
【０１４１】
このように、変調器素子は、吸収層１１１が上層および下層に配置された逆導電型のＩＩＩ−Ｖ族化合物半導体層により挟まれた構造を有している。
【０１４２】
そして、ｐ型コンタクト層１１８ｄ上には、変調器用ｐ型電極１２３が配置され、前述したようにｎ型基板１０１の裏面には、ｎ側電極１２１が配置されている。なお、ｐ型コンタクト層１１８ｄと変調器用ｐ型電極１２３とは、変調器用絶縁膜１２０に設けられたコンタクトホールを介して接続されている。
【０１４３】
＜光導波路＞
基板１０１の第３領域３Ａにおいて、上記ｎ型バッファ層１０４の略中央部には、Ｙ方向に延在するメサ部Ｍ３が設けられている（図５０）。図９９に示すように、メサ部Ｍ３は、導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６および導波路用ノンドープ光ガイド層２１７が下から順に積層された積層体と、この積層体を覆う、導波路用ノンドープ第１クラッド層２１８と、を有する。
【０１４４】
そして、メサ部Ｍ３の両側を埋め込むように、電流ブロック層１１５が設けられている。さらに、メサ部Ｍ３上には、ｐ型第２クラッド層１１７ｄが配置され、ｐ型第２クラッド層１１７ｄの両側には、変調器用絶縁膜１２０が設けられている（図９９）。ここで、第３領域３Ａのｐ型第２クラッド層１１７ｄは、第１領域１Ａのｐ型第２クラッド層１１７と同層であり、接続されている。
【０１４５】
前述したように、メサ部Ｍ１、Ｍ２は、各素子の特性をよりよくするため、メサ部を構成する各層の元素組成比や膜厚が異なる場合がある。また、ここでは、メサ部Ｍ３においては、メサ部Ｍ１のｐ型半導体層１０８に対応する層が設けられておらず、４層の半導体層で構成されている。このように、メサ部Ｍ１〜Ｍ３において、構成層数、構成層の元素組成比や膜厚が異なっていてもよい。
【０１４６】
このように、本実施の形態によれば、レーザ素子と変調器素子と光導波路のそれぞれを独立して構造設計でき、また、最適結晶条件（成長温度など）を設定できる。これにより、それぞれの素子特性（レーザ素子の最大光出力特性や変調器素子の消光比特性等）を、独立して最適化することができる。
【０１４７】
また、本実施の形態によれば、メサ部Ｍ１〜Ｍ３において、Ａｌを含有する半導体層よりなる上記積層体が、Ａｌを含有しない第１クラッド層（１０９、１１４、２１８）で覆われているため、不所望な酸化アルミニウムの生成を防止することができ、装置の構成層の結晶性を向上させることができる。また、メサ部Ｍ１、Ｍ３間、メサ部Ｍ２、Ｍ３間の光接続を良好に維持することができる。
【０１４８】
［製法説明］
次いで、図５５〜図９９を参照しながら、本実施の形態の光半導体集積装置の製造方法を説明するとともに、当該光半導体集積装置の構成をより明確にする。本実施の形態の第１領域および第２領域の構成は実施の形態１の第１領域と第２領域の構成と同様であるため、これらの構成の製造工程についても共通する工程が多い。このため、実施の形態１と同様の工程については、その詳細な説明を省略する。
【０１４９】
本実施の形態の光半導体集積装置は、前述したとおり、基板１０１の第１領域１Ａに形成されたレーザ素子と、基板１０１の第２領域２Ａに形成された変調器素子と、基板１０１の第３領域３Ａに形成された光導波路と、を有する。第３領域３Ａは、第１領域１Ａと第２領域２Ａの間に配置され、光導波路は、レーザ素子と変調器素子との間を光接続する役割を有する。
【０１５０】
図５５に示すように、基板１０１として、実施の形態１と同様に、例えばｎ型不純物が導入されたインジウムリン（ＩｎＰ）からなる基板を準備し、回折格子１０２を形成する。
【０１５１】
次いで、図５６に示すように、実施の形態１と同様に、ＭＯＶＰＥ法を用いて、基板１０１の第２領域２Ａおよび第３領域３Ａ上および回折格子１０２の凹部を埋め込むようにｎ型ガイド層１０３を形成し、さらに、その上に、ｎ型バッファ層１０４を形成する。
【０１５２】
次いで、基板１０１をＭＯＶＰＥ装置から取り出し、図５７〜図６２に示すように、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、第１領域１Ａのメサ部Ｍ１の形成領域に開口部を有するマスク膜３０１を形成する。このマスク膜３０１は、実施の形態１の場合と同様にして形成することができる。
【０１５３】
次いで、図６３〜図６７に示すように、マスク膜３０１の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ１を形成する。実施の形態１の場合と同様に、ＭＯＶＰＥ法を用いて、積層体（ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１０５、活性層（ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層）１０６、ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１０７、ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１０８）を形成し、この積層体の上面および全側面を覆うようにｐ型第１クラッド層（ｐ型ＩｎＰ層）１０９を形成する。
【０１５４】
次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０１をエッチングにより除去する。
【０１５５】
次いで、図６８〜図７３に示すように、基板１０１をＭＯＶＰＥ装置から取り出し、メサ部Ｍ１上を含むｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、第２領域２Ａのメサ部の形成領域に開口部を有するマスク膜３０２を形成する。このマスク膜３０２は、実施の形態１の場合と同様にして形成することができる。
【０１５６】
次いで、図７４〜図７８に示すように、マスク膜３０２の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ２を形成する。実施の形態１の場合と同様にして、ＭＯＶＰＥ法を用いて、積層体（変調器用ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１１０、吸収層（ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層）１１１、変調器用ｐ型光ガイド層（ｐ型ＡｌＧａＩｎＡｓ層）１１２、変調器用ｐ型半導体層（ｐ型ＡｌＩｎＡｓ層）１１３）を形成し、この積層体の上面および全側面を覆うように変調器用ｐ型第１クラッド層（ｐ型ＩｎＰ層）１１４を形成する。
【０１５７】
次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０２をエッチングにより除去する。
【０１５８】
次いで、図７９〜図８４に示すように、基板１０１をＭＯＶＰＥ装置から取り出し、メサ部Ｍ１、Ｍ２上を含むｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、第３領域３Ａのメサ部Ｍ３の形成領域に開口部を有するマスク膜３０３を形成する。このマスク膜３０３は、マスク膜３０１、３０２と開口部の位置が異なるだけであり、マスク膜３０１、３０２と同様に形成することができる。ここで、メサ部Ｍ３の形成領域は、平面視において略矩形状であり、その幅（Ｗ１）は、例えば、１〜２μｍ程度である（図８０）。また、第３領域３Ａのマスク膜３０３は、平面視において略矩形状であり、その幅（Ｗ２）は、３〜２０μｍ程度である。第３領域３Ａのマスク膜３０３の延在方向は、［０１１］方向である。なお、ここでは、マスク膜３０３の外側において、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４が露出している領域ａが存在する。
【０１５９】
次いで、図８５〜図８９に示すように、マスク膜３０３の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ３を形成する。その後、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）３０３をエッチングにより除去する。
【０１６０】
例えば、マスク膜３０３の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７、および導波路用ノンドープ第１クラッド層２１８を順次成長させる（図８８参照）。この成長工程においては、マスク膜３０３上に層は成長しないため、マスク膜３０３の開口部から露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、メサ部Ｍ３が形成される。
【０１６１】
具体的には、例えば、基板１０１をＭＯＶＰＥ装置に設置し、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、導波路用ノンドープ光ガイド層２１５として、ノンドープＡｌＧａＩｎＡｓ層を形成する。例えば、キャリアガスと原料ガスを、装置内に導入しながら、導波路用ノンドープ光ガイド層（ノンドープＡｌＧａＩｎＡｓ層）２１５を結晶成長させる。キャリアガスには、水素、または窒素、または水素と窒素の混合ガスを用いる。原料ガスにはＩＩＩ−Ｖ族化合物半導体層の構成元素を含むガスである、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３を、をそれぞれ用いる。導波路用ノンドープ光ガイド層（ノンドープＡｌＧａＩｎＡｓ層）２１５の厚さは、例えば、５０ｎｍ程度である。
【０１６２】
続いて、導波路用ノンドープ光ガイド層２１５上に、導波路用コア層２１６として、ＡｌＩｎＧａＡｓ系バルク半導体層、もしくは、ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層を交互に積層した多重量子井戸構造体を結晶成長させる。導波路用コア層（バルクＡｌＧａＩｎＡｓ層、もしくは、ＡｌＧａＩｎＡｓ井戸層／ＡｌＧａＩｎＡｓ障壁層の多重量子井戸層）２１６の成膜の際には、Ａｌ、Ｇａ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ＩＩＩ族元素（Ａｌ、Ｇａ、Ｉｎ）の原料の流量を切り替える。これにより、ＩＩＩ族元素の組成の異なるＡｌＧａＩｎＡｓ層を所望の層厚に積層することができる。多重量子井戸の場合、ＡｌＧａＩｎＡｓ井戸層はノンドープで５ｎｍ程度の膜厚であり、ＡｌＧａＩｎＡｓ障壁層は、ノンドープで１０ｎｍ程度の膜厚であり、総層厚は０．１μｍ〜１μｍ程度である。また、バルクＡｌＧａＩｎＡｓ層の場合は、層厚は０．１μｍ〜１μｍ程度である。
【０１６３】
続いて、導波路用コア層（ＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層）２１６上に、導波路用ノンドープ光ガイド層２１７として、ノンドープＡｌＧａＩｎＡｓ層を形成する。導波路用ノンドープ光ガイド層（ノンドープＡｌＧａＩｎＡｓ層）２１７の成膜の際には、Ａｌ、Ｇａ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用いる。導波路用ノンドープ光ガイド層（ノンドープＡｌＧａＩｎＡｓ層）２１７の厚さは、例えば、５０ｎｍ程度である。
【０１６４】
これまでの工程により、マスク膜３０３の開口部から露出した、ｎ型バッファ層（ｎ型ＩｎＰ層）１０４上に、導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７が下から順に積層された積層体が形成される。
【０１６５】
続いて、上記積層体の上面を覆うように、導波路用ノンドープ第１クラッド層２１８として、ノンドープＩｎＰ層を形成する。例えば、導波路用ノンドープ第１クラッド層（ノンドープＩｎＰ層）２１８の成膜の際には、例えば、Ｉｎ、Ｐ原料として、トリメチルインジウム（ＴＭＩｎ）、ＰＨ３を、をそれぞれ用いる。導波路用ノンドープ第１クラッド層（ノンドープＩｎＰ層）２１８の厚さは、例えば、５０ｎｍ〜２００ｎｍ程度である。
【０１６６】
これにより、上記積層体（導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７）およびこれを覆う導波路用ノンドープ第１クラッド層２１８よりなるメサ部Ｍ３を形成することができる。このように、ＭＯＶＰＥ法によれば、原料ガスを切り替えることにより、連続してメサ部を構成する各層を形成することができる。なお、本実施の形態においては、マスク膜３０１の外側の開口部（図８０の領域ａ）において露出したｎ型バッファ層（ｎ型ＩｎＰ層）１０４上にもメサ部Ｍ３と同様の構造体が成長するが、光導波路として機能するものではない（図８５の両端部参照）。
【０１６７】
ここで、上記積層体（導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７）およびこれを含むメサ部Ｍ３の形状について説明する。図８８に示すように、上記積層膜およびメサ部Ｍ３のＸ方向（即ち、ストライプ状のメサ部に垂直な方向）の断面形状は、順メサ形状である。別の言い方をすれば、上記積層膜およびメサ部Ｍ３のＸ方向に延在する側壁は順テーパー状である。また、図８９に示すように、上記積層膜およびメサ部Ｍ３のＹ方向（即ち、ストライプ状のメサ部に平行な方向）の断面形状は、順メサ形状である。別の言い方をすれば、上記積層膜およびメサ部Ｍ１のＹ方向に延在する側壁は順テーパー状である。さらに、別の言い方をすれば、上記積層膜およびメサ部Ｍ３において、メサ部Ｍ１またはメサ部Ｍ２との境界側の側壁は順テーパー状である。なお、メサ部Ｍ１、Ｍ２において、メサ部Ｍ３との境界側の側壁は逆テーパー状、もしくはそれに近い形状である。メサ部Ｍ１、Ｍ２において、メサ部Ｍ３との境界側と逆側の側面（端面）は、後述する劈開面であってもよい。
【０１６８】
このように、本実施の形態によれば、メサ部Ｍ１、Ｍ２のみならず、メサ部Ｍ３においても、上記積層体（導波路用ノンドープ光ガイド層２１５、導波路用コア層２１６、導波路用ノンドープ光ガイド層２１７）を覆うように導波路用ノンドープ第１クラッド層２１８が成長するため、上記積層体にＡｌを含有する半導体層が含まれていても、これらの層が大気に晒されることなく、これらの層の酸化を防止することができる。
【０１６９】
次いで、図９０に示すように、メサ部Ｍ１、Ｍ２、Ｍ３の上面上に、マスク膜４０２を形成する。例えば、実施の形態１の場合と同様にして、全面に熱ＣＶＤ法などを用いて酸化シリコン膜を堆積し、パターニングすることにより、メサ部Ｍ１、Ｍ２、Ｍ３の上面上にのみ、酸化シリコン膜よりなるマスク膜４０２を形成する。
【０１７０】
次いで、図９１に示すように、メサ部Ｍ１、Ｍ２、Ｍ３の両側を埋め込むように、電流ブロック層１１５、１１６を形成する。例えば、実施の形態１の場合と同様にして、電流ブロック層１１５として、ＦｅをドープしたＩｎＰ層（ＦｅドープＩｎＰ層）を形成し、続いて、電流ブロック層（ＦｅドープＩｎＰ層）１１５上に、電流ブロック層１１６として、ｎ型ＩｎＰ層を形成する。
【０１７１】
次いで、基板１０１をＭＯＶＰＥ装置から取り出し、基板１０１上のマスク膜（酸化シリコン膜）４０２をエッチングにより除去する。
【０１７２】
次いで、図９２〜図９６に示すように、実施の形態１の場合と同様にして、メサ部Ｍ１、Ｍ２、Ｍ３の上面および電流ブロック層（ｎ型ＩｎＰ層）１１６上に、ｐ型第２クラッド層（ｐ型ＩｎＰ層）１１７を形成し、続いて、その上に、ｐ型コンタクト層（ｐ型ＩｎＧａＡｓ層）１１８を形成する。
【０１７３】
次いで、図９７に示すように、第２領域２Ａおよび第３領域３Ａにおいて、ｐ型第２クラッド層１１７およびｐ型コンタクト層１１８の積層体をパターニングする。例えば、実施の形態１の場合と同様にして、第２領域２Ａおよび第３領域３Ａにおいて、メサ部Ｍ２、Ｍ３の上方以外の電流ブロック層１１６、ｐ型第２クラッド層１１７およびｐ型コンタクト層１１８の積層体をエッチングする。そして、さらに、第３領域３Ａにおいて、メサ部Ｍ３の上方のｐ型コンタクト層１１８をエッチングする。
【０１７４】
これにより、第２領域２Ａにおいて、直方体状のｐ型第２クラッド層１１７ｄとｐ型コンタクト層１１８ｄとの積層体が形成される。この積層体と第１領域１Ａとの間は、ｐ型第２クラッド層１１７で接続されているが、第１領域１Ａのｐ型コンタクト層１１８と第２領域２Ａのｐ型コンタクト層１１８ｄとは個別のパターンである。
【０１７５】
次いで、図９８、図９９に示すように、第１領域１Ａにおいて、ＬＤ絶縁膜１１９を形成し、第２領域２Ａおよび第３領域３Ａにおいて、変調器用絶縁膜１２０を形成する。例えば、基板１０１の上方に、ＬＤ絶縁膜１１９として、酸化シリコン膜をＣＶＤ法などを用いて堆積し、パターニングすることにより、メサ部Ｍ１上の酸化シリコン膜を除去する。なお、第２領域２Ａおよび第３領域３Ａに、酸化シリコン膜が残存していてもよい。次いで、基板１０１の上方に、変調器用絶縁膜１２０として、ポリイミド膜を塗布し、第１領域１Ａのポリイミド膜をエッチバックすることにより、第２領域２Ａおよび第３領域３Ａに変調器用絶縁膜（ポリイミド膜）１２０を残存させる。
【０１７６】
次いで、ｐ型コンタクト層１１８ｄ上の変調器用絶縁膜１２０をエッチングにより除去することにより、コンタクトホールを形成する（図４７参照）。次いで、基板１０１上に、例えば、パラジウム（Ｐｄ）膜およびプラチナ（Ｐｔ）膜を、蒸着法などにより順次形成する。次いで、パラジウム（Ｐｄ）膜およびプラチナ（Ｐｔ）膜の積層膜（図示せず）をパターニングすることにより、第１領域１Ａのｐ型コンタクト層１１８上にＬＤ用ｐ側電極１２２を、第２領域２Ａのｐ型コンタクト層１１８ｄの上部に、変調器用ｐ型電極１２３を形成する。次いで、加熱処理を施すことによりこれらの各電極を構成する金属を合金化し、半導体層とのオーミック接触を図る。
【０１７７】
次いで、基板１０１の裏面側を上面とし、基板１０１の裏面を研磨することにより、基板１０１を薄膜化する。次いで、基板１０１の裏面に、例えば、チタン（Ｔｉ）膜および金（Ａｕ）膜を、蒸着法などにより順次形成する。次いで、加熱処理を施し、これらの金属を合金化することにより、ｎ側電極１２１を形成する。
【０１７８】
この後、複数のチップ領域を有する基板１０１をチップ領域ごとに切り出す。まず、チップ領域間を劈開する。即ち、あるチップ領域とその隣のチップ領域との間において、劈開線に沿って劈開する。これにより、劈開面（Ｘ方向に延在する面）が形成される。次いで、一方の劈開面に反射防止膜を形成し、他方の劈開面に高反射膜を形成する。反射防止膜としては、例えば、反射率が０．１％となるような、誘電体膜を使用する。その膜は、例えば、スパッタ法などにより形成する。また、高反射膜としては、例えば、反射率が７５％以上となるような、誘電体多層体などを使用する。各層は、例えば、スパッタ法などにより形成する。さらに、基板１０１を、チップ領域のＹ方向に延在する辺に沿って切断する。これにより、チップ片が切り出される。この光半導体集積装置のレーザ素子の共振器長（メサ部のＹ方向の長さ）は、例えば、１５０μｍ〜２００μｍであり、変調器素子の共振器長（メサ部のＹ方向の長さ）は、例えば、５０μｍ〜２００μｍである。光導波路の共振器長（メサ部のＹ方向の長さ）は、例えば、５０μｍ〜２００μｍである。
【０１７９】
以上の工程により、本実施の形態の光半導体集積装置（レーザ素子と変調器素子とをモノリシックに集積したＥＭＬ）を形成することができる。
【０１８０】
なお、本実施の形態においても、メサ部Ｍ１、Ｍ２、Ｍ３の積層体上に、Ｐ（リン）を含有する半導体層である第１クラッド層（１０９、１１４、２１８）を成長させることにより、被覆性良く、積層体を覆うことができる。さらに、図４９を参照しながら説明したように、第１クラッド層（ＩｎＰ）の形成に際し、成長条件を、成長温度Ｔｇ（℃）と成長速度Ｒｇ（μｍ／ｈ）とした場合、（Ｔｇ、Ｒｇ）＝（５６０、０．２７）（６６０、０．２７）（６６０、０．０７）（５６０、０．０７）の４点を結んで囲まれた領域（図４９の実線の範囲内）内で定まる成長温度と成長条件の組み合わせとすることが好ましい。
【０１８１】
（実施の形態３）
上記実施の形態１、２で説明した光半導体集積装置（例えばＥＭＬ）の適用箇所に制限はないが、例えば、光通信システムにＥＭＬを用いることができる。
【０１８２】
この光通信システムは、例えば、データセンター間通信などに用いられる光通信システムに適用可能である。図１００は、本実施の形態の光半導体集積装置を用いた光通信システムの一例を示すブロック図である。
【０１８３】
図１００に示すように、本実施の形態の光通信システムは、送信機５０６と、受信機５１３と、これらの間を接続する光ファイバ５０７とを有する。
【０１８４】
送信機５０６は、発振波長の異なる複数のＥＭＬ５０１〜５０４を有する。ＥＭＬ５０１〜５０４から出力された光信号は、光合波器５０５にて合流され、光ファイバ５０７に伝わる。
【０１８５】
受信機５１３は、受信波長の異なる複数の受光素子５０９〜５１２を有する。送信機５０６から送信され、光ファイバ５０７にて伝送された光信号は、光分波器５０８にて波長毎に分波されて、各受光素子５０９〜５１２にて情報として取り出される。
【０１８６】
このような光通信システムのＥＭＬ５０１〜５０４として、実施の形態１、２で説明したレーザ素子を適用することができる。
【０１８７】
このように、光通信システムに光半導体集積装置（例えばＥＭＬ）を適用することで、高信頼性を有し、高速・高温特性に優れる光通信システムを実現することができる。例えば、１００ＧｂＥから４００ＧｂＥのデータ通信用の光通信システム（例えばトランシーバ）を実現することができる。
【０１８８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１８９】
例えば、上記実施の形態においては、レーザ素子と変調器素子とを同一基板上に作り込んだＥＭＬを例に説明したが、変調器素子の他、光増幅素子、フォトデテクタ（受光素子）のようなフォトダイオードなどを同一基板上に作り込んでもよい。光増幅素子は、レーザ素子（図４７）と同様の構成（ただし、回折格子はない構造）とすることができる。また、フォトデテクタ（受光素子）は、変調器素子（図４７）と同様の構成（ただし、吸収層はバルク半導体層でもよい）とすることができる。
【０１９０】
また、上記実施の形態においては、レーザ以外の素子においても、半導体層としてＡｌ（アルミニウム）を含有する半導体層を用いる場合について説明したが、少なくともレーザ素子にＡｌ（アルミニウム）を含有する半導体層が用いられていれば、上記実施の形態の効果を奏する。このため、レーザ以外の素子については、必ずしもＡｌ（アルミニウム）を含有する半導体層を有していなくてもよい。
【符号の説明】
【０１９１】
１Ａ  第１領域
２Ａ  第２領域
３Ａ  第３領域
１０１  基板
１０２  回折格子
１０３  ｎ型ガイド層
１０４  ｎ型バッファ層
１０５  ｎ型光ガイド層
１０６  活性層
１０７  ｐ型光ガイド層
１０８  ｐ型半導体層
１０９  ｐ型第１クラッド層
１１０  変調器用ｎ型光ガイド層
１１１  吸収層
１１２  変調器用ｐ型光ガイド層
１１３  変調器用ｐ型半導体層
１１４  変調器用ｐ型第１クラッド層
１１５  電流ブロック層
１１６  電流ブロック層
１１７  ｐ型第２クラッド層
１１７ｄ  ｐ型第２クラッド層
１１８  ｐ型コンタクト層
１１８ｄ  ｐ型コンタクト層
１１９  絶縁膜
１２０  変調器用絶縁膜
１２１  ｎ側電極
１２２  ｐ側電極
１２３  変調器用ｐ型電極
２０２  電流ブロック層
２１５  導波路用ノンドープ光ガイド層
２１６  導波路用コア層
２１７  導波路用ノンドープ光ガイド層
２１８  導波路用ノンドープ第１クラッド層
３０１  マスク膜
３０２  マスク膜
３０２ａ  マスク膜
３０３  マスク膜
４０２  マスク膜
４０３  マスク膜
５０１  ＥＭＬ
５０２  ＥＭＬ
５０３  ＥＭＬ
５０４  ＥＭＬ
５０５  光合波器
５０６  送信機
５０７  光ファイバ
５０８  光分波器
５０９  受光素子
５１０  受光素子
５１１  受光素子
５１２  受光素子
５１３  受信機
ａ  領域
Ｍ１  メサ部
Ｍ２  メサ部
Ｍ３  メサ部
【図１】
2019102581.tif 000003
【図２】
2019102581.tif 000004
【図３】
2019102581.tif 000005
【図４】
2019102581.tif 000006
【図５】
2019102581.tif 000007
【図６】
2019102581.tif 000008
【図７】
2019102581.tif 000009
【図８】
2019102581.tif 000010
【図９】
2019102581.tif 000011
【図１０】
2019102581.tif 000012
【図１１】
2019102581.tif 000013
【図１２】
2019102581.tif 000014
【図１３】
2019102581.tif 000015
【図１４】
2019102581.tif 000016
【図１５】
2019102581.tif 000017
【図１６】
2019102581.tif 000018
【図１７】
2019102581.tif 000019
【図１８】
2019102581.tif 000020
【図１９】
2019102581.tif 000021
【図２０】
2019102581.tif 000022
【図２１】
2019102581.tif 000023
【図２２】
2019102581.tif 000024
【図２３】
2019102581.tif 000025
【図２４】
2019102581.tif 000026
【図２５】
2019102581.tif 000027
【図２６】
2019102581.tif 000028
【図２７】
2019102581.tif 000029
【図２８】
2019102581.tif 000030
【図２９】
2019102581.tif 000031
【図３０】
2019102581.tif 000032
【図３１】
2019102581.tif 000033
【図３２】
2019102581.tif 000034
【図３３】
2019102581.tif 000035
【図３４】
2019102581.tif 000036
【図３５】
2019102581.tif 000037
【図３６】
2019102581.tif 000038
【図３７】
2019102581.tif 000039
【図３８】
2019102581.tif 000040
【図３９】
2019102581.tif 000041
【図４０】
2019102581.tif 000042
【図４１】
2019102581.tif 000043
【図４２】
2019102581.tif 000044
【図４３】
2019102581.tif 000045
【図４４】
2019102581.tif 000046
【図４５】
2019102581.tif 000047
【図４６】
2019102581.tif 000048
【図４７】
2019102581.tif 000049
【図４８】
2019102581.tif 000050
【図４９】
2019102581.tif 000051
【図５０】
2019102581.tif 000052
【図５１】
2019102581.tif 000053
【図５２】
2019102581.tif 000054
【図５３】
2019102581.tif 000055
【図５４】
2019102581.tif 000056
【図５５】
2019102581.tif 000057
【図５６】
2019102581.tif 000058
【図５７】
2019102581.tif 000059
【図５８】
2019102581.tif 000060
【図５９】
2019102581.tif 000061
【図６０】
2019102581.tif 000062
【図６１】
2019102581.tif 000063
【図６２】
2019102581.tif 000064
【図６３】
2019102581.tif 000065
【図６４】
2019102581.tif 000066
【図６５】
2019102581.tif 000067
【図６６】
2019102581.tif 000068
【図６７】
2019102581.tif 000069
【図６８】
2019102581.tif 000070
【図６９】
2019102581.tif 000071
【図７０】
2019102581.tif 000072
【図７１】
2019102581.tif 000073
【図７２】
2019102581.tif 000074
【図７３】
2019102581.tif 000075
【図７４】
2019102581.tif 000076
【図７５】
2019102581.tif 000077
【図７６】
2019102581.tif 000078
【図７７】
2019102581.tif 000079
【図７８】
2019102581.tif 000080
【図７９】
2019102581.tif 000081
【図８０】
2019102581.tif 000082
【図８１】
2019102581.tif 000083
【図８２】
2019102581.tif 000084
【図８３】
2019102581.tif 000085
【図８４】
2019102581.tif 000086
【図８５】
2019102581.tif 000087
【図８６】
2019102581.tif 000088
【図８７】
2019102581.tif 000089
【図８８】
2019102581.tif 000090
【図８９】
2019102581.tif 000091
【図９０】
2019102581.tif 000092
【図９１】
2019102581.tif 000093
【図９２】
2019102581.tif 000094
【図９３】
2019102581.tif 000095
【図９４】
2019102581.tif 000096
【図９５】
2019102581.tif 000097
【図９６】
2019102581.tif 000098
【図９７】
2019102581.tif 000099
【図９８】
2019102581.tif 000100
【図９９】
2019102581.tif 000101
【図１００】
2019102581.tif 000102