(57)【要約】【課題】貫通電流の発生を防止する。【解決手段】Ｈ型に配置したトランジスターＱ１，Ｑ２，Ｑ３，Ｑ４において、対角位置関係のトランジスターＱ１，Ｑ４をオン状態からオフ状態へ切り替える際、接地端子ＧＮＤ側のトランジスターＱ４をオフ状態に切り替えたことに伴う当該トランジスターＱ４側の出力端子２２の電圧上昇を利用して、コンデンサーＣ２を通して対角位置のトランジスターＱ１のベース端子側に電流を流し、トランジスターＱ１を迅速にオフ状態へ切り替える。同様に、対角位置関係のトランジスターＱ２，Ｑ３をオン状態からオフ状態へ切り替える際、接地端子ＧＮＤ側のトランジスターＱ３をオフ状態に切り替えたことに伴う当該トランジスターＱ３側の出力端子２１の電圧上昇を利用して、コンデンサーＣ３を通して対角位置のトランジスターＱ２のベース端子側に電流を流し、トランジスターＱ２を迅速にオフ状態へ切り替える。【選択図】図２
2019102854.tif 000002
【特許請求の範囲】
【請求項１】
エミッター端子を第１電源端子に接続し、ベース端子を前記第１電源端子にカソード側を接続させた第１ダイオードのアノード側に接続し、コレクター端子を第１出力端子に接続したＰＮＰ型の第１トランジスターと、
エミッター端子を前記第１電源端子に接続し、ベース端子を前記第１電源端子にカソード側を接続させた第２ダイオードのアノード側に接続し、コレクター端子を第２出力端子に接続したＰＮＰ型の第２トランジスターと、
コレクター端子を前記第１出力端子に接続し、ベース端子を前記第２出力端子に接続し、エミッター端子を接地端子に接続したＮＰＮ型の第３トランジスターと、
コレクター端子を前記第２出力端子に接続し、ベース端子を前記第１出力端子に接続し、エミッター端子を接地端子に接続したＮＰＮ型の第４トランジスターと、
第１コンデンサーとＲＣＬ直列回路とが並列接続された回路の一端を前記第１出力端子に接続し、他端を前記第２出力端子に接続した制御対象回路と、
前記第１トランジスターのベース端子にカソード側を接続した第３ダイオードと、
前記第３ダイオードのアノード側にカソード側を接続し、アノード側を前記第１電源端子に接続した第４ダイオードと、
前記第３ダイオードのアノード側と前記第４ダイオードのカソード側との節点と、前記第２出力端子との間に接続した第２コンデンサーと、
前記第２トランジスターのベース端子にカソード側を接続した第５ダイオードと、
前記第５ダイオードのアノード側にカソード側を接続し、アノード側を前記第１電源端子に接続した第６ダイオードと、
前記第５ダイオードのアノード側と前記第６ダイオードのカソード側との節点と、前記第１出力端子との間に接続した第３コンデンサーと、
を含むことを特徴とする電子回路。
【請求項２】
前記第４トランジスターのベース端子に接続する第２電源端子と、
前記第１トランジスターのベース端子と接地端子との間に接続し、前記第２電源端子から供給される所定のハイレベル信号によりオフ状態からオン状態へ切り替わる第１スイッチと、
前記第３トランジスターのベース端子に接続する第３電源端子と、
前記第２トランジスターのベース端子と接地端子との間に接続し、前記第３電源端子から供給される所定のハイレベル信号によりオフ状態からオン状態へ切り替わる第２スイッチと、を更に備え、
前記第２電源端子と前記第３電源端子とはそれぞれ、前記ハイレベル信号を供給する期間が重ならないタイミングで前記ハイレベル信号を交互に供給することを特徴とする請求項１に記載の電子回路。
【請求項３】
前記第１トランジスターがオン状態からオフ状態へ切り替わるために必要な前記第１トランジスターのベース端子の電圧変動量をΔＶＱ１、
前記第３ダイオードにおけるスルーレートをＤｓｒ、
前記第２電源端子または前記第３電源端子から供給される前記ハイレベル信号の信号周期をＴ０、
前記第２電源端子からの前記ハイレベル信号を非出力としてから前記第３電源端子から前記ハイレベル信号を出力するまでの期間に対応する前記第２出力端子におけるスルーレートをＯｓｒ、
前記第５ダイオードのカソードから前記第１電源端子までの寄生容量をＣｙ、としたとき、
前記第２コンデンサーの容量Ｃｘは、
ΔＶＱ１／Ｄｓｒ＜Ｔ０／１０、および
Ｄｓｒ＝Ｏｓｒ×｛Ｃｘ／（Ｃｘ＋Ｃｙ）｝、を満足させる値であることを特徴とする請求項２に記載の電子回路。
【請求項４】
前記第１電源端子による印加電圧をＶｓ、
前記制御対象回路における総合容量をＦｓ、
前記第１トランジスターのコレクター電流をＩｃ、
前記第２電源端子または前記第３電源端子から供給される前記ハイレベル信号の信号周期をＴ０、としたとき、
前記第２コンデンサーの容量Ｃｘは、
Ｖｓ×（Ｆｓ＋Ｃｘ）／Ｉｃ＜Ｔ０／１０、を満足させる値であることを特徴とする請求項２または請求項３に記載の電子回路。
【請求項５】
請求項１〜請求項４のいずれかに記載の電子回路と、前記第１電源端子を備えた電源回路と、を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路および電子回路を備えた電子機器に関する。
【背景技術】
【０００２】
ドレインが電源端子に接続されソースが第１の出力端子に接続されゲートが第１のゲート制御信号を入力する第１のＭＯＳトランジスターと、ドレインが前記第１の出力端子に接続されソースが接地端子に接続されゲートが第２のゲート制御信号を入力する第２のＭＯＳトランジスターと、ドレインが前記電源端子に接続されソースが第２の出力端子に接続されゲートが前記第２のゲート制御信号を入力する第３のＭＯＳトランジスターと、ドレインが前記第２の出力端子に接続されソースが前記接地端子に接続されゲートが前記第１のゲート制御信号を入力する第４のＭＯＳトランジスターと、を有する出力バッファＨブリッジ回路を含み、前記第１及び第２の出力端子間に流れる負荷電流の正、逆および停止を制御するＭＯＳ型半導体集積回路において、前記出力バッファＨブリッジ回路が、ドレインが前記第１のゲート制御信号を入力する第１の内部入力節点に接続されソースが前記接地端子に接続されゲートが前記第２の出力端子に接続される正帰還用の第１のＭＯＳトランジスターと、ドレインが前記第２のゲート制御信号を入力する第２の内部入力節点に接続されソースが前記接地端子に接続されゲートが前記第１の出力端子に接続される正帰還用の第２のＭＯＳトランジスターと、を付加した回路が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５‐２６８０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
文献１に記載されているＨブリッジ回路においては、電源端子側のＭＯＳトランジスターと接地端子側のＭＯＳトランジスターとが同時に導通状態となったときにこれらトランジスターに流れる貫通電流を抑制することが課題とされてきた。文献１においては、前記第３のＭＯＳトランジスターが導通状態となって、前記正帰還用の第１のＭＯＳトランジスターのゲート電位がしきい値よりも高くなって導通するため、この正帰還用の第１のＭＯＳトランジスターが導通するまでは前記第１のＭＯＳトランジスターは遮断されず、貫通電流が発生してしまう。同様に、前記第１のＭＯＳトランジスターが導通状態となって、前記正帰還用の第２のＭＯＳトランジスターのゲート電位がしきい値よりも高くなって導通するため、この正帰還用の第２のＭＯＳトランジスターが導通するまでは前記第３のＭＯＳトランジスターは遮断されず、貫通電流が発生してしまう。
【０００５】
本発明は上述の課題に鑑みてなされたものであり、貫通電流の発生をより的確に抑制する電子回路および電子回路を備えた電子機器を提供する。
【課題を解決するための手段】
【０００６】
本発明の態様の１つは、電子回路は、エミッター端子を第１電源端子に接続し、ベース端子を前記第１電源端子にカソード側を接続させた第１ダイオードのアノード側に接続し、コレクター端子を第１出力端子に接続したＰＮＰ型の第１トランジスターと、エミッター端子を前記第１電源端子に接続し、ベース端子を前記第１電源端子にカソード側を接続させた第２ダイオードのアノード側に接続し、コレクター端子を第２出力端子に接続したＰＮＰ型の第２トランジスターと、コレクター端子を前記第１出力端子に接続し、ベース端子を前記第２出力端子に接続し、エミッター端子を接地端子に接続したＮＰＮ型の第３トランジスターと、コレクター端子を前記第２出力端子に接続し、ベース端子を前記第１出力端子に接続し、エミッター端子を接地端子に接続したＮＰＮ型の第４トランジスターと、第１コンデンサーとＲＣＬ直列回路とが並列接続された回路の一端を前記第１出力端子に接続し、他端を前記第２出力端子に接続した制御対象回路と、前記第１トランジスターのベース端子にカソード側を接続した第３ダイオードと、前記第３ダイオードのアノード側にカソード側を接続し、アノード側を前記第１電源端子に接続した第４ダイオードと、前記第３ダイオードのアノード側と前記第４ダイオードのカソード側との節点と、前記第２出力端子との間に接続した第２コンデンサーと、前記第２トランジスターのベース端子にカソード側を接続した第５ダイオードと、前記第５ダイオードのアノード側にカソード側を接続し、アノード側を前記第１電源端子に接続した第６ダイオードと、前記第５ダイオードのアノード側と前記第６ダイオードのカソード側との節点と、前記第１出力端子との間に接続した第３コンデンサーと、を含む構成としている。
【０００７】
当該構成によれば、第１トランジスターがオン（導通）状態になると第１出力端子の電圧が上昇し、第４トランジスターがオン状態になる。また、第４トランジスターがオフ（非導通）状態になると、制御対象回路を流れる電流により第２出力端子の電圧が上昇し、第２コンデンサー、第３ダイオード、第１ダイオードを流れる電流により第１トランジスターのベース電位が変動し、第１トランジスターがオフ状態になる。つまり、第１トランジスターを迅速にオフ状態に切替えることで、第１トランジスターと第３トランジスターとに貫通電流が流れることを防止する。同様に、第２トランジスターがオン状態になると、第２出力端子の電圧が上昇し、第３トランジスターがオン状態になる。また、第３トランジスターがオフ状態になると、制御対象回路を流れる電流により第１出力端子の電圧が上昇し、第３コンデンサー、第５ダイオード、第２ダイオードを流れる電流により第２トランジスターのベース電位が変動し、第２トランジスターがオフ状態になる。つまり、第２トランジスターを迅速にオフ状態に切替えることで、第２トランジスターと第４トランジスターとに貫通電流が流れることを防止する。  
【０００８】
本発明の態様の１つは、電子回路は、前記第４トランジスターのベース端子に接続する第２電源端子と、前記第１トランジスターのベース端子と接地端子との間に接続し、前記第２電源端子から供給される所定のハイレベル信号によりオフ状態からオン状態へ切り替わる第１スイッチと、前記第３トランジスターのベース端子に接続する第３電源端子と、前記第２トランジスターのベース端子と接地端子との間に接続し、前記第３電源端子から供給される所定のハイレベル信号によりオフ状態からオン状態へ切り替わる第２スイッチと、を更に備え、前記第２電源端子と前記第３電源端子とはそれぞれ、前記ハイレベル信号を供給する期間が重ならないタイミングで前記ハイレベル信号を交互に供給する。
【０００９】
当該構成によれば、第１トランジスターおよび第４トランジスターがオン状態である期間と、第２トランジスターおよび第３トランジスターがオン状態である期間とが重複することを確実に回避し、前記貫通電流を防止することができる。
【００１０】
本発明の態様の１つは、前記第１トランジスターがオン状態からオフ状態へ切り替わるために必要な前記第１トランジスターのベース端子の電圧変動量をΔＶＱ１、前記第３ダイオードにおけるスルーレートをＤｓｒ、前記第２電源端子または前記第３電源端子から供給される前記ハイレベル信号の信号周期をＴ０、前記第２電源端子からの前記ハイレベル信号を非出力としてから前記第３電源端子から前記ハイレベル信号を出力するまでの期間に対応する前記第２出力端子におけるスルーレートをＯｓｒ、前記第５ダイオードのカソードから前記第１電源端子までの寄生容量をＣｙ、としたとき、前記第２コンデンサーの容量Ｃｘは、ΔＶＱ１／Ｄｓｒ＜Ｔ０／１０、およびＤｓｒ＝Ｏｓｒ×｛Ｃｘ／（Ｃｘ＋Ｃｙ）｝、を満足させる値であるとしてもよい。
また、前記第１電源端子による印加電圧をＶｓ、前記制御対象回路における総合容量をＦｓ、前記第１トランジスターのコレクター電流をＩｃ、前記第２電源端子または前記第３電源端子から供給される前記ハイレベル信号の信号周期をＴ０、としたとき、前記第２コンデンサーの容量Ｃｘは、Ｖｓ×（Ｆｓ＋Ｃｘ）／Ｉｃ＜Ｔ０／１０、を満足させる値であるとしてもよい。
これら構成によれば、第２コンデンサーの容量Ｃｘの下限や上限を適正化することができる。
【００１１】
本発明の技術的思想は、電子回路というカテゴリー以外によっても実現される。例えば、これまで説明した電子回路と、前記第１電源端子を備えた電源回路と、を含んだ電子機器も発明として成立する。電子回路が実現する工程を含んだ方法の発明を把握することも可能である。
【図面の簡単な説明】
【００１２】
【図１】電子機器の構成を簡易的に示す図。
【図２】Ｈブリッジ回路の回路図を示す図。
【図３】Ｈブリッジ回路における電圧や電流の波形を例示する図。
【発明を実施するための形態】
【００１３】
以下、各図を参照しながら本発明の実施形態を説明する。なお各図は、本実施形態を説明するための例示に過ぎない。
【００１４】
１．装置構成の概略的説明：
図１は、本実施形態にかかる電子機器１０の構成を簡易的に示している。電子機器１０は、例えば、制御部１１、電源部１２、Ｈブリッジ回路１３、動作部１４を含んでいる。電子機器１０の具体例は多岐に渡る。電子機器１０は、例えば、プリンター、スキャナー、ファクシミリ、プロジェクター、ネットワーク通信機器、あるいはその他の電化製品である。電子機器１０は、複数の製品の機能を併せ持った（例えば、プリンター、スキャナー、ファクシミリ等を兼ねた）複合機であってもよい。
【００１５】
制御部１１は、プロセッサー（例えば、ＣＰＵ。ＡＳＩＣやＡＳＩＣとＣＰＵ等の協働であってもよい）、ＲＯＭ、ＲＡＭ等を有する１つ又は複数のＩＣや、その他のメモリー等を適宜含んで構成される。制御部１１では、プロセッサーが、ＲＯＭ等に保存されたプログラムに従った演算処理を、ＲＡＭ等をワークエリアとして用いて実行することにより、電子機器１０の挙動を制御する。制御部１１は、ＳｏＣ（System on Chip）化された構成であってもよい。
【００１６】
電源部１２は、外部から入力した商用交流電圧について、ＡＣ／ＤＣ変換や変圧処理等を実行し、電子機器１０内の各部（制御部１１、Ｈブリッジ回路１３、動作部１４等）に必要な駆動用電圧を供給する回路（電源回路）である。Ｈブリッジ回路１３は、本発明における電子回路の具体例に該当する。Ｈブリッジ回路１３の詳細については後述する。
【００１７】
動作部１４は、電子機能１０が有する主たる機能を実現するための手段である。例えば、電子機器１０がプリンターであれば、動作部１４は、印刷媒体への印刷を実行するプリンターエンジン等を含んでいる。また、電子機器１０がスキャナーであれば、動作部１４は、原稿を光学的に読み取って読取結果としての電子データを生成する読取部等を含んでいる。また、動作部１４は、印刷媒体や原稿を所定の搬送経路に沿って搬送する搬送部を含んでいるとしてもよい。
【００１８】
図示は省略しているが、言うまでもなく電子機器１０は、視覚的情報を表示するための表示部や、ユーザーからの操作を受け付けるためのタッチパネルや物理ボタン等の操作部や、外部と有線あるいは無線で通信するための各種インターフェイスや通信ポートといった、公知の構成を適宜備える。
【００１９】
２．Ｈブリッジ回路の説明：
図２は、Ｈブリッジ回路１３の回路図を示している。Ｈブリッジ回路１３は、駆動用電源Ｖｃｃ側の２つのバイポーラトランジスターＱ１，Ｑ２と、接地端子ＧＮＤ側の２つのバイポーラトランジスターＱ３，Ｑ４とを含んでいる。なお、図２に記載した構成の全てを含む回路をＨブリッジ回路１３と呼ぶ必要は必ずしもなく、図２に記載した構成の一部を含む回路をＨブリッジ回路１３と呼んでもよい。また、Ｈブリッジ回路１３は、図２に示すように複数の電子部品を実際に組み合わせて実現されるものであってもよいし、ＩＣ内の一機能として以下に説明する機能を実現するものであってもよい。
【００２０】
トランジスターＱ１（第１トランジスター）は、ＰＮＰ型のトランジスターであり、エミッター端子が駆動用電源Ｖｃｃの出力端子である電源端子２０（第１電源端子）に接続している。駆動用電源Ｖｃｃおよび電源端子２０は電源部１２の一部と捉えてもよい。駆動用電源Ｖｃｃは、所定の可変範囲の電圧（例えば、６〜２４Ｖ程度）を出力している。電源端子２０に対しては、ダイオードＤ１（第１ダイオード）がカソード側を向けて接続しており、トランジスターＱ１は、ベース端子がダイオードＤ１のアノード側に接続している。また、トランジスターＱ１は、コレクター端子が出力端子２１（第１出力端子）に接続している。
【００２１】
トランジスターＱ２（第２トランジスター）は、ＰＮＰ型のトランジスターであり、エミッター端子が電源端子２０に接続している。電源端子２０に対しては、ダイオードＤ２（第２ダイオード）がカソード側を向けて接続しており、トランジスターＱ２は、ベース端子がダイオードＤ２のアノード側に接続している。また、トランジスターＱ２は、コレクター端子が出力端子２２（第２出力端子）に接続している。
【００２２】
トランジスターＱ３（第３トランジスター）は、ＮＰＮ型のトランジスターであり、コレクター端子が出力端子２１に接続し、ベース端子が出力端子２２に接続している。図２の例では、トランジスターＱ３のベースと出力端子２２との間には、抵抗Ｒ２が介在している。また、トランジスターＱ３は、エミッター端子が接地端子ＧＮＤに接続している。接地端子ＧＮＤは接地されている。ここで言う接地は、実際の接地（大地への接続、アース）であってもよいし、例えば、電子機器１０内の不図示の金属製フレームへの接続（フレームグラウンド）であってもよい。
【００２３】
トランジスターＱ４（第４トランジスター）は、ＮＰＮ型のトランジスターであり、コレクター端子が出力端子２２に接続し、ベース端子が出力端子２１に接続している。図２の例では、トランジスターＱ４のベースと出力端子２１との間には、抵抗Ｒ３が介在している。また、トランジスターＱ４は、エミッター端子が接地端子ＧＮＤに接続している。
【００２４】
図２の例において、コンデンサーＣ１（第１コンデンサー）と、抵抗Ｒ５、コンデンサーＣ４およびインダクターＬ１の直列回路（ＲＣＬ直列回路）と、が並列接続された回路を、Ｈブリッジ回路１３における制御対象回路と呼ぶ。この制御対象回路は、一端が出力端子２１に接続され、他端が出力端子２２に接続されている。また、出力端子２１と接地端子ＧＮＤとの間には、コンデンサーＣ５とダイオードＤ１１とが並列に接続されている。同様に、出力端子２２と接地端子ＧＮＤとの間には、コンデンサーＣ６とダイオードＤ１２とが並列に接続されている。なお、図２の例では、ダイオードＤ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４については、ショットキーバリアダイオードを用いている。
【００２５】
制御対象回路は、例えば、電子機器１０に搭載された超音波センサーの送信機（スピーカー）に含まれる回路である。つまり、Ｈブリッジ回路１３は、制御対象回路を駆動させることにより超音波センサーのスピーカーから超音波を送信させる。超音波センサーは、例えば、電子機器１０において、搬送部により搬送される印刷媒体や原稿の重送（２枚以上の媒体が重なった状態で搬送されること）を検知するために用いられる。なお、制御対象回路の具体例は、電子機器１０が搭載する各種センサーやモーター等、多岐に渡る。
【００２６】
さらに、Ｈブリッジ回路１３は、トランジスターＱ１のベース端子にカソード側を接続したダイオードＤ３（第３ダイオード）と、ダイオードＤ３のアノード側にカソード側を接続し、アノード側を電源端子２０に接続したダイオードＤ４（第４ダイオード）とを備えている。また、ダイオードＤ３のアノード側とダイオードＤ４のカソード側との節点と、出力端子２２との間には、コンデンサーＣ２（第２コンデンサー）が接続されている。図２の例では、コンデンサーＣ２と出力端子２２との間の節点と、電源端子２０との間には、ダイオードＤ１４が介在している。
【００２７】
同様に、Ｈブリッジ回路１３は、トランジスターＱ２のベース端子にカソード側を接続したダイオードＤ５（第５ダイオード）と、ダイオードＤ５のアノード側にカソード側を接続し、アノード側を電源端子２０に接続したダイオードＤ６（第６ダイオード）とを備えている。そして、ダイオードＤ５のアノード側とダイオードＤ６のカソード側との節点と、出力端子２１との間には、コンデンサーＣ３（第３コンデンサー）が接続されている。図２の例では、コンデンサーＣ３と出力端子２１との間の節点と、電源端子２０との間には、ダイオードＤ１３が介在している。
【００２８】
電源Ｖ２（第２電源）および電源Ｖ３（第３電源）はそれぞれ、所定レベルの電圧（例えば、３．３Ｖ程度）の出力（以下、ハイレベル信号の出力）と、当該ハイレベル信号の非出力（ローレベル出力）とを、制御信号ＣＳ１，ＣＳ２に応じて切り替え可能である。電源Ｖ２，Ｖ３は電源部１２の一部と捉えてもよい。制御信号ＣＳ１，ＣＳ２は、制御部１１から出力される。つまり、制御部１１は、制御信号ＣＳ１により電源Ｖ２からのハイレベル信号の出力と非出力とを切り替えさせ、制御信号ＣＳ２により電源Ｖ３からのハイレベル信号の出力と非出力とを切り替えさせる。
【００２９】
電源Ｖ２の出力端子である電源端子２３（第２電源端子）は、トランジスターＱ４のベース端子に接続している。図２の例では、トランジスターＱ４のベースと電源端子２３との間には、ダイオードＤ１０が介在している。また、電源端子２３は、ＮＰＮ型のトランジスターＱ５のベース端子にも接続している。トランジスターＱ５は、トランジスターＱ１のベース端子と接地端子ＧＮＤとの間に接続し、電源端子２３（第２電源端子）から供給されるハイレベル信号によりオフ状態からオン状態へ切り替わる第１スイッチ、の具体例である。図２の例では、トランジスターＱ１のベース端子側（ダイオードＤ３のカソードとダイオードＤ１のアノードとの節点）とトランジスターＱ５のコレクター端子との間には抵抗Ｒ１が介在している。また、図２の例では、電源端子２３とトランジスターＱ５のベース端子との間には、抵抗Ｒ６とダイオードＤ７とが並列に接続されている。
【００３０】
同様に、電源Ｖ３の出力端子である電源端子２４（第３電源端子）は、トランジスターＱ３のベース端子に接続している。図２の例では、トランジスターＱ３のベースと電源端子２４との間には、ダイオードＤ９が介在している。また、電源端子２４は、ＮＰＮ型のトランジスターＱ６のベース端子にも接続している。トランジスターＱ６は、トランジスターＱ２のベース端子と接地端子ＧＮＤとの間に接続し、電源端子２４（第３電源端子）から供給されるハイレベル信号によりオフ状態からオン状態へ切り替わる第２スイッチ、の具体例である。図２の例では、トランジスターＱ２のベース端子側（ダイオードＤ５のカソードとダイオードＤ２のアノードとの節点）とトランジスターＱ６のコレクター端子との間には抵抗Ｒ４が介在している。また、図２の例では、電源端子２４とトランジスターＱ６のベース端子との間には、抵抗Ｒ７とダイオードＤ８とが並列に接続されている。
【００３１】
制御部１１は、制御信号ＣＳ１，ＣＳ２により、電源Ｖ２からのハイレベル信号の出力と電源Ｖ３からのハイレベル信号の出力とを交互に実行させる。また、制御部１１は、電源Ｖ２からハイレベル信号を出力する期間と、電源Ｖ３からハイレベル信号を出力する期間とを重複させない。すなわち、電源端子２３（第２電源端子）と電源端子２４（第３電源端子）とはそれぞれ、ハイレベル信号を供給する期間が重ならないタイミングでハイレベル信号を交互に供給する。
【００３２】
次に、Ｈブリッジ回路１３の動作を、図２および図３を参照しながら説明する。
図３は、Ｈブリッジ回路１３において計測される電圧や電流の波形の具体例を示している。図３では、横軸を時間［μｓ］とし、縦軸を電圧［Ｖ］および電流［ｍＡ］としている。図３において、太い実線で示した電圧Ｈ２は、電源Ｖ２（電源端子２３）が出力するハイレベル信号の波形を示し、同様に太い実線で示した電圧Ｈ３は、電源Ｖ３（電源端子２４）が出力するハイレベル信号の波形を示している。図３から判るように、電圧Ｈ２，Ｈ３の各波形は交互に発生し、かつ、互いの発生期間が重複していない。
【００３３】
［１］電源Ｖ２：ハイレベル信号出力
電源Ｖ２がハイレベル信号を出力した時点からのＨブリッジ回路１３の動作を説明をする。制御信号ＣＳ１に応じて電源Ｖ２がハイレベル信号を出力する（電圧Ｈ２の波形が立ち上がる）と、トランジスターＱ５がオフ状態からオン状態へ切り替わる。トランジスターＱ５がオン状態になることで、トランジスターＱ１のベース端子の電圧ＶＱ１が低下して、トランジスターＱ１がオフ状態からオン状態へ切り替わる。トランジスターＱ１がオン状態へ切り替わることで、トランジスターＱ１のエミッターからコレクターへ電流ＩＱ１が流れる。図３では、１点鎖線により電圧ＶＱ１の波形を示している。図３に示すように、電圧ＶＱ１は、電圧Ｈ２の立ち上がりに対応して低下している（符号Ａで示す箇所参照）。また、図３では、電圧Ｈ２の立ち上がり直後から発生する電流ＩＱ１の波形を、太い２点鎖線で示している。
【００３４】
電流ＩＱ１の増加に伴い、出力端子２１の電圧が上昇し、これにより出力端子２１に接続しているトランジスターＱ４のベース端子の電圧が上昇して、トランジスターＱ４がオフ状態からオン状態へ切り替わる。図３では、出力端子２１に発生する電圧Ｖｃｈ１の波形を、細い実線で示している。電圧Ｖｃｈ１は、電圧Ｈ２の立ち上がり後に一時的に低下している（理由は後述する）が、その後は電流ＩＱ１の増加に追随して上昇し、電圧Ｈ２の発生期間は概ね安定して高い電位を保っている。このように、電源Ｖ２がハイレベル信号を出力することで、トランジスターＱ１およびトランジスターＱ４がオン状態となり、トランジスターＱ１からトランジスターＱ４へ向かう電流が制御対象回路内を流れる。
【００３５】
［２］電源Ｖ２：ハイレベル信号非出力
次に、制御信号ＣＳ１に応じて電源Ｖ２がハイレベル信号を非出力に切り替える（電圧Ｈ２の波形が立ち下がる）と、トランジスターＱ４のベース端子の電圧が低下してトランジスターＱ４がオン状態からオフ状態へ切り替わる。トランジスターＱ４がオフ状態になると、制御対象回路では、コンデンサーＣ１→抵抗Ｒ５→コンデンサーＣ４→インダクターＬ１→コンデンサーＣ６という流れの電流（以下、共振電流と呼ぶ。）が発生し、この共振電流に応じて出力端子２２の電圧が上昇する。図３では、出力端子２２に発生する電圧Ｖｃｈ２の波形を、破線で示している。図３に示すように、電圧Ｖｃｈ２は、電圧Ｈ２の立ち下がり後に上昇している。
【００３６】
出力端子２２の電圧Ｖｃｈ２の上昇に伴い、出力端子２２側からコンデンサーＣ２→ダイオードＤ３→ダイオードＤ１→ダイオードＤ４という流れの電流が発生し、これに伴い、トランジスターＱ１のベースの電圧が変動する。トランジスターＱ１は、オン状態においてはベースの電位が電源端子２０の電位よりも所定程度（例えば、０．７Ｖ程度）低い状態であるが、前記電圧Ｖｃｈ２の上昇に伴い発生する電流により、ベースの電位が電源端子２０の電位よりも所定程度（例えば、０．７Ｖ程度）高い状態にまで変動し、その結果、トランジスターＱ１はオフ状態へ切り替わる。図３において符号Ｂで示す箇所で、電圧ＶＱ１は（例えば、０．７Ｖ×２＝１．４Ｖ程度）上昇している。すなわち、出力端子２２の電圧Ｖｃｈ２の上昇に伴い、トランジスターＱ１のベースの電圧ＶＱ１が符号Ｂで示すように上昇することで、トランジスターＱ１が迅速にオフ状態へ切り替わる。このように電源Ｖ２がハイレベル信号を非出力とすることで、トランジスターＱ４およびトランジスターＱ１がオフ状態となる。
【００３７】
［３］電源Ｖ３：ハイレベル信号出力
電源Ｖ２がハイレベル信号を非出力に切り替えた（電圧Ｈ２の波形が立ち下がった）後、所定時間を空けて、制御信号ＣＳ２に応じて電源Ｖ３がハイレベル信号を出力する（電圧Ｈ３の波形が立ち上がる）。すると、トランジスターＱ６がオフ状態からオン状態へ切り替わる。トランジスターＱ６がオン状態になることで、トランジスターＱ２のベース端子の電圧が低下して、トランジスターＱ２がオフ状態からオン状態へ切り替わる。
【００３８】
なお、電源Ｖ３がハイレベル信号を出力すると、Ｈブリッジ回路１３では、電源端子２４に接続するダイオード９の寄生容量を充電するためにトランジスターＱ３が一時的にオフ状態からオン状態に切り替わり、電源端子２０側からダイオードＤ４→コンデンサーＣ２→コンデンサーＣ１→トランジスターＱ３のコレクター端子という流れの電流が発生する。つまり、トランジスターＱ３に電流が流れる。図３では、電圧Ｈ３の立ち上がり直後からトランジスターＱ３に流れる電流ＩＱ３の波形を、細い２点鎖線により示している。このような電圧Ｈ３の立ち上がり直後のトランジスターＱ３の一時的な導通に伴い発生する電流により、出力端子２２の電圧Ｖｃｈ２は、電圧Ｈ３の立ち上がり後、一時的に低下する。また、このような出力端子２２の電圧Ｖｃｈ２の一時的な低下に伴い、トランジスターＱ１のベース端子の電圧ＶＱ１が一時的に若干低下するが（図３において符号Ｅで示す箇所参照）、トランジスターＱ１をオン状態に切り替える程の低下（前記１．４Ｖ程度の低下）には至らず、トランジスターＱ１はオフ状態を維持する。従って、トランジスターＱ１がトランジスターＱ３と同時期にオン状態となることはない。
【００３９】
上述したようにトランジスターＱ２がオン状態へ切り替わることで、トランジスターＱ２のエミッターからコレクターへ電流が流れる。トランジスターＱ２に流れる電流の増加に伴い、出力端子２２の電圧Ｖｃｈ２が上昇し、これにより、上述したトランジスターＱ１のオフ状態が確実に維持され、さらに出力端子２２に接続しているトランジスターＱ３のベース端子の電圧が上昇してトランジスターＱ３がオン状態となる。上述したように電圧Ｖｃｈ２は、電圧Ｈ３の立ち上がり後に一時的に低下しているが、その後は上昇し、電圧Ｈ３の発生期間は概ね安定して高い電位を保つ。このように、電源Ｖ３がハイレベル信号を出力することで、トランジスターＱ２およびトランジスターＱ３がオン状態となり、トランジスターＱ２からトランジスターＱ３へ向かう電流が制御対象回路内を流れる。
【００４０】
［４］電源Ｖ３：ハイレベル信号非出力
次に、制御信号ＣＳ２に応じて電源Ｖ３がハイレベル信号を非出力に切り替える（電圧Ｈ３の波形が立ち下がる）と、トランジスターＱ３のベース端子の電圧が低下してトランジスターＱ３がオン状態からオフ状態へ切り替わる。トランジスターＱ３がオフ状態になると、制御対象回路では、前記［２］で説明したトランジスターＱ４がオフ状態になったときと逆向きの共振電流がコンデンサーＣ５に流れ込み、この共振電流に応じて出力端子２１の電圧Ｖｃｈ１が上昇する。すなわち図３に示すように、電圧Ｖｃｈ１は、電圧Ｈ３の立ち下がり後に上昇している。
【００４１】
出力端子２１の電圧Ｖｃｈ１の上昇に伴い、出力端子２１側からコンデンサーＣ３→ダイオードＤ５→ダイオードＤ２→ダイオードＤ６という流れの電流が発生し、これに伴い、トランジスターＱ２のベースの電圧が変動する。つまり、前記［２］で説明したトランジスターＱ１のベース電圧ＶＱ１の変動（符号Ｂ参照）と同様に、トランジスターＱ２のベースの電圧が変動（上昇）し、トランジスターＱ２はオフ状態へ切り替わる。このように電源Ｖ３がハイレベル信号を非出力とすることで、トランジスターＱ３およびトランジスターＱ２がオフ状態となる。
【００４２】
以降は、前記［１］〜［４］で説明した動作が繰り返される。つまり、電源Ｖ３がハイレベル信号を非出力に切り替えた（電圧Ｈ３の波形が立ち下がった）後、所定時間を空けて、制御信号ＣＳ１に応じて電源Ｖ２がハイレベル信号を出力する（電圧Ｈ２の波形が立ち上がる）。前記［１］では簡単に説明したが、電源Ｖ２がハイレベル信号を出力すると、Ｈブリッジ回路１３では、前記［３］で説明した現象と同様の事が、トランジスターＱ４，Ｑ２側で起こる。つまり、電源Ｖ２がハイレベル信号を出力すると、電源端子２３に接続するダイオード１０の寄生容量を充電するためにトランジスターＱ４が一時的にオフ状態からオン状態に切り替わり、電源端子２０側からダイオードＤ６→コンデンサーＣ３→コンデンサーＣ１→トランジスターＱ４のコレクター端子という流れの電流が発生する。
【００４３】
このような電圧Ｈ２の立ち上がり直後のトランジスターＱ４の一時的な導通に伴い発生する電流により、出力端子２１の電圧Ｖｃｈ１は、電圧Ｈ２の立ち上がり後、一時的に低下する。また、このような出力端子２１の電圧Ｖｃｈ１の一時的な低下に伴い、トランジスターＱ２のベース端子の電圧が一時的に若干低下するが、トランジスターＱ２をオン状態に切り替える程の低下（前記１．４Ｖ程度の低下）には至らず、トランジスターＱ２はオフ状態を維持する。従って、トランジスターＱ２がトランジスターＱ４と同時期にオン状態となることはない。そして、出力端子２１の電圧Ｖｃｈ１のその後の上昇により、上述したトランジスターＱ２のオフ状態が確実に維持され、さらに出力端子２１に接続しているトランジスターＱ４のベース端子の電圧が上昇してトランジスターＱ４がオン状態となる。
【００４４】
なお、出力端子２１に発生する電圧Ｖｃｈ１と出力端子２２に発生する電圧Ｖｃｈ２との差分が、制御対象回路を駆動させるための駆動信号に該当すると言える。制御部１１は、このような駆動信号が、例えば、前記超音波センサーのスピーカーから超音波を送信させるための適切な信号となるように、制御信号ＣＳ１，ＣＳ２により電源Ｖ２，Ｖ３それぞれの出力（ハイレベル／ローレベル）を切り替える。
【００４５】
このように本実施形態では、Ｈブリッジ回路１３は、制御対象回路を挟んで対向する位置、かつ駆動用電源Ｖｃｃ側、接地端子ＧＮＤ側それぞれに配置した、４つのトランジスターＱ１，Ｑ２，Ｑ３，Ｑ４を備える。そして、対角位置に配置されたトランジスターの組のうち一方の組（例えば、トランジスターＱ１，Ｑ４）をオン状態からオフ状態へ切り替える際、接地端子ＧＮＤ側のトランジスター（Ｑ４）をオフ状態に切り替えたことに伴う当該トランジスター（Ｑ４）側の出力端子（２２）の電圧上昇を利用して、コンデンサー（Ｃ２）を通して対角位置のトランジスター（Ｑ１）のベース端子側に電流を流し、これにより当該対角位置のトランジスター（Ｑ１）を迅速にオフ状態へ切り替える。同様に、対角位置に配置されたトランジスターの組のうち他方の組（例えば、トランジスターＱ２，Ｑ３）をオン状態からオフ状態へ切り替える際、接地端子ＧＮＤ側のトランジスター（Ｑ３）をオフ状態に切り替えたことに伴う当該トランジスター（Ｑ３）側の出力端子（２１）の電圧上昇を利用して、コンデンサー（Ｃ３）を通して対角位置のトランジスター（Ｑ２）のベース端子側に電流を流し、これにより当該対角位置のトランジスター（Ｑ２）を迅速にオフ状態へ切り替える。従って、制御対象回路を挟んで対向する夫々の側で、直列に接続された２つのトランジスターが同時にオン状態となることを防ぎ、貫通電流による回路破壊を回避することができる。
【００４６】
また本実施形態では、図３から判るように、電源Ｖ２からのハイレベル信号の出力（電圧Ｈ２の発生）と、電源Ｖ３からのハイレベル信号の出力（電圧Ｈ３の発生）とを交互に実行し、かつ、一方の発生期間の終了後、所定期間を挟んで他方の発生期間とする。これにより、図３に示すように、電圧Ｈ２の発生終了後かつ電圧Ｈ３の発生開始前に、出力端子２２の電圧Ｖｃｈ２の上昇に応じてトランジスターＱ１のベースの電圧ＶＱ１を上昇させて（図３の符号Ｂ参照）、トランジスターＱ１をオフ状態とすることができる。同様に、電圧Ｈ３の発生終了後かつ電圧Ｈ２の発生開始前に、出力端子２１の電圧Ｖｃｈ１の上昇に応じてトランジスターＱ２のベースの電圧を上昇させて、トランジスターＱ２をオフ状態とすることができる。そのため、トランジスターＱ１がオフ状態となってからトランジスターＱ３がオン状態となり、またトランジスターＱ２がオフ状態となってからトランジスターＱ４がオン状態となり、確実に貫通電流の発生を防ぐことができる。なお、図３においては、電流ＩＱ１と電流ＩＱ３とが同時に発生していないことが、トランジスターＱ１とトランジスターＱ３とに貫通電流が流れないことを示していると言える。
また本実施形態では、素子価格が高価なＭＯＳ型電界効果トランジスター（ＭＯＳＦＥＴ）を複数使用する前記文献１と比較してコストを抑えた上で、より高い貫通電流の抑制効果を発揮すると言える。
【００４７】
３．コンデンサー容量の説明：
Ｈブリッジ回路１３において使用するコンデンサーＣ２の容量Ｃｘについて、具体例を用いて説明する。なお、コンデンサーＣ３もコンデンサーＣ２と同じ容量とすればよいため、容量Ｃｘの説明は、コンデンサーＣ３の容量の説明でもある。
【００４８】
これまでの説明から判るように、出力端子２２の電圧上昇に伴うトランジスターＱ１のベースの電圧ＶＱ１の変動に要する時間は、トランジスターＱ１のオン状態からオフ状態への切り替わりに要する時間であるため、より短い方が良いと言える。本実施形態では、電圧ＶＱ１の前記１．４Ｖの変動（上昇）に要する時間を、ベース電圧変動時間Ｔ１と呼ぶ。一つの条件として、ベース電圧変動時間Ｔ１は、電源Ｖ２，Ｖ３の信号周期Ｔ０の１／１０未満が望ましい。つまり、以下の式（１）が得られる。
Ｔ１＝ΔＶＱ１／Ｄｓｒ＜Ｔ０／１０  …（１）
【００４９】
信号周期Ｔ０とは、電源Ｖ２，Ｖ３が出力するハイレベル信号それぞれの周期であり、図３を参照すると電圧Ｈ２の立ち上がり開始の時点から次の電圧Ｈ２の立ち上がり開始の時点までの期間（電圧Ｈ３の立ち上がり開始の時点から次の電圧Ｈ３の立ち上がり開始の時点までの期間）である。信号周期Ｔ０は、例えば、３．３３μｓである。なお、信号周期Ｔ０の１／１０である０．３３μｓは、電源Ｖ２，Ｖ３のいずれもがハイレベル信号を非出力とする期間、つまり電圧Ｈ２が消えてから電圧Ｈ３が立ち上がり開始するまでの期間（電圧Ｈ３が消えてから電圧Ｈ２が立ち上がり開始するまでの期間）にほぼ相当する。ΔＶＱ１は、トランジスターＱ１がオン状態からオフ状態へ切り替わるために必要な電圧ＶＱ１の変動量であり、上述したように１．４Ｖである。Ｄｓｒは、トランジスターＱ１のベース端子に対してカソードを接続させたダイオードＤ３におけるスルーレート（単位時間当たりの出力電圧の変化割合）である。
【００５０】
このような具体的値および前記式（１）によれば、
Ｄｓｒ＞４．２［Ｖ／μｍ］  …（２）が成り立つ。
また、本実施形態では、以下の式（３）および式（４）を用いる。
Ｄｓｒ＝Ｏｓｒ×｛Ｃｘ／（Ｃｘ＋Ｃｙ）｝  …（３）
Ｏｓｒ＝Ｖｆ／Ｔ２  …（４）
【００５１】
Ｏｓｒは、電源Ｖ２からのハイレベル信号の非出力（電圧Ｈ２の立ち下がり）によるトランジスターＱ４のオフ状態への移行を契機として上述のように制御対象回路に流れる共振電流による、出力端子２２における電圧Ｖｃｈ２のスルーレートである。図３を参照すると、スルーレートＯｓｒは、電圧Ｈ２が立ち下がってから電圧Ｈ３が立ち上がるまでの期間（つまり電源端子２３からのハイレベル信号を非出力としてから電源端子２４からハイレベル信号を出力するまでの期間）内における電圧Ｖｃｈ２の傾きを表しているとも言える。Ｃｙは、Ｈブリッジ回路１３においてダイオードＤ５のカソードから駆動用電源Ｖｃｃ（電源端子２０）までの間に存在する寄生容量に相当し、例えば、５ｐＦとする。
【００５２】
Ｖｆは、共振電流による電圧Ｖｃｈ２の上昇量であり、共振電流が時間Ｔ２の間に、制御対象回路の総合容量Ｆｓに充電する電圧と言い換えることができる。総合容量Ｆｓとは、コンデンサーＣ１の容量を始めとした制御対象回路を構成する各素子の容量（寄生容量含む。）や、いわゆるＥＭＣ対策のための容量を含めた制御対象回路全体の容量を意味する。時間Ｔ２は、信号周期Ｔ０の１／１０である０．３３μｓよりも短い期間であり、ここでは制限時間と呼ぶ。制限時間Ｔ２は、電源Ｖ２からのハイレベル信号が非出力となってから（電圧Ｈ２が０になってから）、トランジスターＱ１のベースの電圧ＶＱ１が変動を開始する（図３の符号Ｂが示す電圧ＶＱ１の上昇が始まる）までの時間に対する上限である。言い換えると、電源Ｖ２からのハイレベル信号が非出力となってから制限時間Ｔ２以内にトランジスターＱ１のベースの電圧ＶＱ１が変動を開始するように、コンデンサーＣ２の容量Ｃｘを設定する。制限時間Ｔ２は、例えば、０．２μｓとする。
【００５３】
一例として、共振電流＝３０ｍＡ、総合容量Ｆｓ＝９８０ｐＦである場合、Ｖｆは、共振電流（３０ｍＡ）×制限時間（Ｔ２＝０．２μｓ）／総合容量（Ｆｓ＝９８０ｐＦ）の計算から、約６Ｖと算出することができる。このようなＶｆおよびＴ２に基づいて、前記式（４）によりスルーレートＯｓｒを算出することができる。ここでは一例として、Ｏｓｒ＝２８［Ｖ／μｓ］とする。この２８［Ｖ／μｓ］という値は、上述した共振電流、総合容量Ｆｓおよび制限時間Ｔ２の具体的値に基づく厳密な値ではないが、図３から判るように、電圧Ｈ２が立ち下がってから電圧Ｈ３が立ち上がるまでの期間内における電圧Ｖｃｈ２の傾きは一定ではないため、スルーレートＯｓｒをこの程度の値とする。
【００５４】
上述のようにＯｓｒ＝２８［Ｖ／μｓ］としたとき、前記式（２）および式（３）によれば、容量Ｃｘとして、約０．９ｐＦという値が算出される。すなわち、ベース電圧変動時間Ｔ１を電源Ｖ２，Ｖ３の信号周期Ｔ０の１／１０未満とするという条件に基づいたとき、上述の具体例によれば、コンデンサーＣ２の容量Ｃｘは、０．９ｐＦ以上とすべき（容量Ｃｘの下限は０．９ｐＦ）と言える。
【００５５】
ここで、コンデンサーＣ２の容量Ｃｘは、その値が大きいほどベース電圧変動時間Ｔ１が短くなると言える。ただし、容量Ｃｘが大きすぎると、出力端子２１，２２それぞれの電圧Ｖｃｈ１，Ｖｃｈ２が、接地端子ＧＮＤのレベルまで下がりきらない恐れがあるため、その値についての上限を定めるとより好適である。
【００５６】
本実施形態では、容量Ｃｘの上限を定めるために、出力端子２１の電圧Ｖｃｈ１と出力端子２２の電圧Ｖｃｈ２との切り替えに要する時間としての切替時間Ｔ３を、以下の式（５）のように定義する。
Ｔ３＝Ｖｓ×（Ｆｓ＋Ｃｘ）／Ｉｃ  …（５）
【００５７】
Ｖｓは、駆動用電源Ｖｃｃによる印加電圧であり、ここでは一例として２４Ｖとする。Ｆｓは、上述したように制御対象回路の総合容量である。Ｉｃは、トランジスターＱ１のコレクター電流であり、例えば、トランジスターＱ１のベース電流＝１．６ｍＡ、直流電流増幅率＝１００とした場合、Ｉｃ＝１６０ｍＡとなる。
【００５８】
図３を参照すると、切替時間Ｔ３は、電圧Ｈ２が立ち上がりを開始した時点から出力端子２１の電圧Ｖｃｈ１が上昇を終える（Ｖｓ（約２４Ｖ）で安定する）までの期間と捉えることができる。電圧Ｈ２が立ち上がりを開始することで、出力端子２２の電圧Ｖｃｈ２の低下の度合いが急激に増すとともに、出力端子２１の電圧Ｖｃｈ１が（一時的には低下しつつも）上昇を開始することから、このような期間を切替時間Ｔ３とする。同様に、電圧Ｈ３が立ち上がりを開始した時点から出力端子２２の電圧Ｖｃｈ２が上昇を終える（Ｖｓ（約２４Ｖ）で安定する）までの期間を切替時間Ｔ３と捉えることができる。本実施形態では、切替時間Ｔ３についても迅速性を求めることとし、そのため切替時間Ｔ３は、電源Ｖ２，Ｖ３の信号周期Ｔ０の１／１０未満とする。つまり、以下の式（６）が成立する必要がある。
Ｔ３＜Ｔ０／１０  …（６）
【００５９】
Ｖｓ、Ｆｓ、Ｉｃ、Ｔ０について上述の値を用いたとき、前記式（５）および式（６）によれば、容量Ｃｘとして、約１２００ｐＦという値が算出される。すなわち、切替時間Ｔ３を電源Ｖ２，Ｖ３の信号周期Ｔ０の１／１０未満とするという条件に基づいたとき、上述の具体例によれば、コンデンサーＣ２の容量Ｃｘは、１２００ｐＦ以下とすべき（容量Ｃｘの上限は１２００ｐＦ）と言える。
【００６０】
このように本実施形態では、前記式（１）および式（３）を満足させる容量Ｃｘを、コンデンサーＣ２，Ｃ３それぞれの容量の下限とする。これにより、ベース電圧変動時間Ｔ１を電源Ｖ２，Ｖ３の信号周期Ｔ０の１／１０未満とすることができ、トランジスターＱ１，Ｑ２をそれぞれ迅速に遮断することができる。また本実施形態では、前記式（５）および式（６）を満足させる容量Ｃｘを、コンデンサーＣ２，Ｃ３それぞれの容量の上限とする。これにより、切替時間Ｔ３を電源Ｖ２，Ｖ３の信号周期Ｔ０の１／１０未満とすることができ、制御対象回路を適切に駆動させることができる。
【００６１】
なお、容量Ｃｘの下限や上限を求めるにあたり前記説明で採用した各パラメーターの具体的値は、あくまで一例であり、それら数値によって本発明の思想が狭められるものではない。
【００６２】
本発明にかかる電子回路の概念には、図２に示したＨブリッジ回路１３の構成だけでなく、Ｈブリッジ回路１３の構成の一部を変更したとしても結果的にＨブリッジ回路１３と同等の作用、効果を発揮する回路も含まれる。
【符号の説明】
【００６３】
１０…電子機器、１１…制御部、１２…電源部、１３…Ｈブリッジ回路、１４…動作部、２０…（第１）電源端子、２１…（第１）出力端子、２２…（第２）出力端子、２３…（第２）電源端子、２４…（第３）電源端子、Ｑ１…（第１）トランジスター、Ｑ２…（第２）トランジスター、Ｑ３…（第３）トランジスター、Ｑ４…（第４）トランジスター
【図１】
2019102854.tif 000003
【図２】
2019102854.tif 000004
【図３】
2019102854.tif 000005