(57)【要約】【課題】メモリ装置に格納されたデータのエラーを管理するためのシステム及び方法を提供すること。【解決手段】データ処理システムは、複数のメモリ装置を備える複数のメモリボード、及び前記メモリ装置の各々から受信した複数の第１のエラー情報に基づいて第２のエラー情報を生成するエラー管理コントローラを備えるメモリシステムと、前記メモリボードから受信された前記第２のエラー情報を分析するメモリエラー分析装置とを備える。【選択図】図６Ａ
2019125360.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリ装置を備える複数のメモリボード、及び前記メモリ装置の各々から受信した複数の第１のエラー情報に基づいて第２のエラー情報を生成するエラー管理コントローラを備えるメモリシステムと、
前記メモリボードから受信された前記第２のエラー情報を分析するメモリエラー分析装置と、
を備えるデータ処理システム。
【請求項２】
前記エラー管理コントローラは、少なくとも１つのエラー分類基準にしたがって、前記第１のエラー情報から少なくとも１つのエラー細部事項を抽出し、前記エラー細部事項を含む第２のエラー情報を生成する請求項１に記載のデータ処理システム。
【請求項３】
前記エラー分類基準は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーが発生したメモリの住所、エラーが発生したメモリの温度、及び前記エラーが訂正可能なエラーであるか否かのうち、少なくともいずれか１つである請求項２に記載のデータ処理システム。
【請求項４】
前記エラー管理コントローラは、
前記エラー分類基準にしたがって前記エラー細部事項を分類し、前記分類されたエラー細部事項をメモリエラーテーブルに格納する請求項２に記載のデータ処理システム。
【請求項５】
前記メモリボードを制御する複数の演算ボードをさらに備え、
前記複数のメモリボードのうちの１つは、前記第１のエラー情報が訂正不可能なエラーであるか否かによって前記複数の演算ボードのうちの１つに信号を提供し、
前記演算ボードは、前記信号に応じて前記メモリボードを終了する請求項１に記載のデータ処理システム。
【請求項６】
前記メモリボードは、前記格納されたエラー細部事項を表すことができるディスプレイ装置を備える請求項４に記載のデータ処理システム。
【請求項７】
前記エラー管理コントローラは、
前記複数のメモリ装置の各々のエラー回数をカウントし、前記エラー回数が所定閾値を越えるか否かによって信号を表すように前記ディスプレイ装置を制御する請求項６に記載のデータ処理システム。
【請求項８】
前記メモリエラー分析装置は、前記エラー分類基準にしたがって、前記第２のエラー情報から少なくとも１つのエラー細部事項を抽出し、前記エラー分類基準にしたがって前記エラー細部事項を分類し、内部メモリエラーデータベースに前記分類されたエラー情報を格納する請求項１に記載のデータ処理システム。
【請求項９】
前記メモリエラー分析装置は、前記エラー細部事項をフィルタリングし、前記フィルタリングされたエラー細部事項を整列し、前記整列されたエラー細部事項を統合することにより、前記第２のエラー情報を分析する請求項８に記載のデータ処理システム。
【請求項１０】
前記エラー分類基準は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーが発生したメモリの住所、エラーが発生したメモリの温度、及び前記エラーが訂正可能なエラーであるか否かのうち、少なくともいずれか１つである請求項８に記載のデータ処理システム。
【請求項１１】
データ処理システムの動作方法において、
複数のメモリボードの各々が内部に含まれた複数のメモリ装置の各々から受信した複数の第１のエラー情報に基づいて第２のエラー情報を生成するステップと、
メモリエラー分析装置が前記複数のメモリボードから受信された前記第２のエラー情報を分析するステップと、
を含む動作方法。
【請求項１２】
前記第２のエラー情報を生成するステップは、
少なくとも１つのエラー分類基準にしたがって、前記第１のエラー情報から少なくとも１つのエラー細部事項を抽出するステップと、
前記エラー細部事項を含む第２のエラー情報を生成するステップと、
を含む請求項１１に記載の動作方法。
【請求項１３】
前記エラー分類基準は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーが発生したメモリの住所、エラーが発生したメモリの温度、及び前記エラーが訂正可能なエラーであるか否かのうち、少なくともいずれか１つである請求項１２に記載の動作方法。
【請求項１４】
前記複数のメモリボードの各々が前記エラー分類基準にしたがって前記エラー細部事項を分類するステップと、
前記複数のメモリボードの各々が前記分類されたエラー細部事項をメモリエラーテーブルに格納するステップと、
をさらに含む請求項１２に記載の動作方法。
【請求項１５】
前記複数のメモリボードのうち、前記第１のエラー情報が訂正不可能なエラー情報であるか否かによって、前記データ処理システムに含まれた複数の演算ボードのうち、いずれか１つに信号を提供するステップと、
前記演算ボードが前記信号に応じて前記信号を提供したメモリボードを終了するステップと、
をさらに含む請求項１１に記載の動作方法。
【請求項１６】
前記複数のメモリボードの各々が前記格納されたエラー細部事項に基づいて、前記複数のメモリ装置の各々のエラー回数をカウントするステップと、
前記複数のメモリボードの各々が前記エラー回数が所定閾値を越えるか否かによって信号を表すように内部ディスプレイ装置を制御するステップと、
をさらに含む請求項１５に記載の動作方法。
【請求項１７】
前記メモリエラー分析装置が少なくても１つのエラー分類基準にしたがって、前記第２のエラー情報から少なくとも１つのエラー細部事項を抽出するステップと、
前記メモリエラー分析装置が前記エラー分類基準にしたがって前記エラー細部事項を分類するステップと、
前記メモリエラー分析装置が前記分類されたエラー情報を内部メモリエラーデータベースに格納するステップと、
を含む請求項１１に記載の動作方法。
【請求項１８】
前記第２のエラー情報を分析するステップは、
前記エラー細部事項をフィルタリングするステップと、
前記フィルタリングされたエラー細部事項を分類し、前記分類されたエラー細部事項を統合するステップと、
を含む請求項１７に記載の動作方法。
【請求項１９】
前記エラー分類基準は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーが発生したメモリの住所、エラーが発生したメモリの温度、及び前記エラーが訂正可能なエラーであるか否かのうち、少なくともいずれか１つである請求項１８に記載の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の様々な実施形態等は、データ処理システムに関するものである。特に、上記実施形態等は、メモリ装置に格納されたデータのエラーを管理するためのシステム及び方法に関するものである。
【背景技術】
【０００２】
近年、コンピュータ環境に対するパラダイム（ｐａｒａｄｉｇｍ）がいつでも、どこでもコンピュータシステムを使用できるようにするユビキタスコンピューティング（ｕｂｉｑｕｉｔｏｕｓ  ｃｏｍｐｕｔｉｎｇ）に切り替えられている。これにより、携帯電話、デジタルカメラ、ノートブックコンピュータなどのような携帯用電子装置の使用が急増している。このような携帯用電子装置は、一般に、メモリ装置を利用するメモリシステム、言い換えれば、データ格納装置を使用する。データ格納装置は、携帯用電子装置の主記憶装置または補助記憶装置として使用される。
【０００３】
このようなデータ格納装置の容量が増加するほど、データ格納装置に格納されたデータのエラー発生も頻繁になっている。これにより、データ格納装置に格納されたデータのエラーの情報を収集及び管理する方法の必要性が次第に増加されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態等は、メモリ装置に格納されたデータのエラーを収集及び分析するためのシステム及び方法を提供し、さらに、メモリ装置においてエラー情報を収集及び分析する方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、少なくとも１つ以上のメモリボードと、前記少なくとも１つ以上のメモリボードから受信した第２のエラー情報を分析するメモリエラー分析装置を備え、前記少なくとも１つ以上のメモリボードは、データを格納し、少なくとも１つの第１のエラー情報を出力するために、内部のオンダイＥＣＣ回路を使用して、前記格納されたデータのエラーを訂正するメモリ装置と、前記第１のエラー情報を管理するエラー管理コントローラを備えるメモリシステムとが提示される。
【０００６】
前記第２のエラー情報は、前記第１のエラー情報で構成されたエラー情報でありうる。
【０００７】
前記少なくとも１つ以上のメモリボードは、前記第１のエラー情報を前記メモリエラー分析装置に出力するネットワークデバイスをさらに備えることができる。
【０００８】
前記エラー管理コントローラは、エラー分類基準にしたがって、前記第１のエラー情報を構成するエラー細部事項のうち、所定のエラー情報をパーシング及び分類するメモリエラー分類器を備えることができる。
【０００９】
前記エラー分類基準は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーカウント、エラーが発生したメモリの住所、エラーが発生したときのメモリボードの温度、及びエラーが訂正可能なエラーであるか否かのうち、少なくともいずれか１つを含むことができる。
【００１０】
前記エラー管理コントローラは、前記所定のエラー情報を格納するメモリエラーテーブルをさらに備えることができる。
【００１１】
前記メモリエラー分析装置は、エラー分類基準にしたがって、前記複数のプールメモリボードの各々のエラー管理コントローラから受信した第２のエラー情報を構成する所定の第１の細部エラー情報をパーシング及び分類するメモリエラー分類器を備えることができる。
【００１２】
前記エラー分類基準は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーカウント、エラーが発生したメモリの住所、エラーが発生したときのメモリボードの温度、及びエラーが訂正可能なエラーであるか否かのうち、少なくともいずれか１つを含むことができる。
【００１３】
前記メモリエラー分析装置は、前記所定のエラー情報を格納し、管理するメモリエラーデータベースをさらに備えることができる。
【００１４】
前記メモリ装置は、複数の揮発性メモリ、複数の不揮発性メモリ、高容量格納装置、または互いに異なる種類のメモリが搭載されたメモリ製品を備えることができる。
【００１５】
前記メモリ装置は、前記オンダイＥＣＣ回路から第１のエラー情報を受信し、前記第１のエラー情報をエラー管理コントローラに送信するエラー情報送受信機をさらに備えることができる。
【００１６】
前記エラー管理コントローラは、前記メモリエラーテーブルに格納された前記所定のエラー情報を見せるディスプレイ装置をさらに備えることができる。
【００１７】
本発明の実施形態によれば、少なくとも１つ以上のメモリボードに含まれたメモリ装置のオンダイＥＣＣ回路から受信された第２のエラー情報を管理するメモリエラー管理ステップと、前記少なくとも１つ以上のメモリボードから受信した第１のエラー情報を分析するメモリエラー分析ステップとを含むメモリシステムの動作方法が提示される。
【００１８】
前記第２のエラー情報は、少なくとも１つ以上の第２のエラー情報で構成されたエラー情報でありうる。
【００１９】
前記第１のエラー情報をネットワークデバイスを介して前記メモリエラー分析装置に出力するステップをさらに含むことができる。
【００２０】
前記メモリエラー管理ステップは、前記第１のエラー情報を構成する第１の細部エラー情報のうち、エラー分類基準にしたがって、所定の第１の細部エラー情報をパーシング及び分類するステップを含むことができる。
【００２１】
前記エラー分類基準は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーカウント、エラーが発生したメモリの住所、エラーが発生したときのメモリボードの温度、及びエラーが訂正可能なエラーであるか否かを含むことができる。
【００２２】
前記メモリエラー管理ステップは、前記所定の第１の細部エラー情報をメモリエラーテーブルに格納するステップをさらに含むことができる。
【００２３】
前記メモリエラー分析ステップは、前記複数のプールメモリボードの各々のエラー管理コントローラから受信した第２のエラー情報を構成する第２の細部エラー情報のうち、エラー分類基準にしたがって、所定の第２の細部エラー情報をパーシング及び分類するステップを含むことができる。
【００２４】
前記エラー分類基準は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーカウント、エラーが発生したメモリの住所、エラーが発生したときのメモリボードの温度、及びエラーが訂正可能なエラーであるか否かを含むことができる。
【００２５】
前記メモリエラー分析ステップは、前記所定の第２の細部エラー情報を格納して管理するステップをさらに含むことができる。
【００２６】
前記メモリ装置は、複数の揮発性メモリ、複数の不揮発性メモリ、高容量格納装置、または互いに異なる種類のメモリが搭載されたメモリ製品を備えることができる。
【００２７】
本発明の一実施形態に係るデータ処理システムは、複数のメモリ装置を備える複数のメモリボード、及び前記メモリ装置の各々から受信した複数の第１のエラー情報に基づいて第２のエラー情報を生成するエラー管理コントローラを備えるメモリシステムと、前記メモリボードから受信された前記第２のエラー情報を分析するメモリエラー分析装置とを備える。
【００２８】
本発明の一実施形態に係るデータ処理システムは、複数のメモリボードの各々が内部に含まれた複数のメモリ装置の各々から受信した複数の第１のエラー情報に基づいて第２のエラー情報を生成するステップと、メモリエラー分析装置が前記複数のメモリボードから受信された前記第２のエラー情報を分析するステップとを含む。
【発明の効果】
【００２９】
本発明の実施形態等によれば、メモリボードに含まれた複数のメモリ装置で発生するエラー情報を収集及び分類して、メモリボードを管理するのに活用することにより、メモリボードの信頼性を向上させることができる。
【００３０】
本発明の実施形態等によれば、複数のメモリボードで発生するエラー情報を収集及び分析して、向上したエラー管理システムのための情報として活用することができる。
【００３１】
本発明の実施形態等によって、多量のエラー情報を効率的に分析することにより、これをメモリシステムの開発に活用することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係るメモリシステムを備えるデータ処理システムの一例を概略的に示した図。
【図２】本発明の実施形態に係るコンピュータラックの構造を概略的に示した図。
【図３】本発明の実施形態に係るコンピュータラックのブロック構成を示した図。
【図４】本発明の実施形態に係る演算ボードの構成を示した図。
【図５】本発明の実施形態に係るメモリボードの構成を示した図。
【図６Ａ】本発明の一実施形態に係るデータ処理システムを例示する図。
【図６Ｂ】本発明の一実施形態に係るエラー管理コントローラを例示する図。
【図６Ｃ】本発明の一実施形態に係るエラー分析装置を例示する図。
【図７Ａ】本発明の実施形態に係るメモリエラー管理装置の動作を概略的に示したフローチャート。
【図７Ｂ】本発明の実施形態に係るメモリエラー管理装置の動作を概略的に示したフローチャート。
【図８】本発明の実施形態に係るメモリエラー分析装置の動作を概略的に示したフローチャート。
【発明を実施するための形態】
【００３３】
以下、本発明の様々な実施形態に係る好ましい実施形態を添付した図面を参照して詳細に説明する。下記の説明では、本発明に係る動作を理解するのに必要な部分のみが説明され、それ以外の部分の説明は、本発明の要旨を濁さないように省略されるであろうということに留意すべきである。「実施形態」についての参照は、必ずしも１つの実施形態を意味するものではなく、「実施形態」についての他の参照は、必ずしも同じ実施形態に該当するものではないという点に留意すべきである。
【００３４】
本明細書に使用された用語は、単に、特定実施形態を説明するためのものであり、本発明を制限しようとするものではない。
【００３５】
本明細書において使用された単数形態は、文脈上異なるように指示しない限り、複数形態を含むことができ、その反対の場合もある。
【００３６】
また、一部の例において、関連技術分野の通常の技術者に明らかなように、１つの実施形態と関連して記述された構成要素は、他に具体的に表示されない限り、単独でまたは他の構成要素と組み合わせて使用されることができる。
【００３７】
本明細書において使用される「備える」という用語は、明示された構成要素の存在を表し、１つ以上の構成要素の存在または追加を排除しない。
【００３８】
本明細書において使用された「及び／又は」という用語は、列挙された１つ以上の項目の任意の全ての組み合わせを含む。
【００３９】
以下、図面を参照して、本発明の実施形態等についてより具体的に説明する。
【００４０】
図１は、データ処理システム１０を示した図である。図１に示すように、データ処理システム１０は、複数のコンピュータラック（ｃｏｍｐｕｔｉｎｇ  ｒａｃｋｓ、２０）と管理インターフェース（ｍａｎａｇｅｍｅｎｔ  ｉｎｔｅｒｆａｃｅ、３０）、そして、これらの間の通信が可能なようにするネットワーク（ｎｅｔｗｏｒｋ、４０）を備えることができる。このようなラックスケール構造（ｒａｃｋ−ｓｃａｌｅ  ａｒｃｈｉｔｅｃｔｕｒｅ）を有するデータ処理システム１０は、大容量データ処理のためのデータセンタなどに使用されることができる。
【００４１】
複数のコンピュータラック２０の各々は、他のコンピュータラック２０との組み合わせで１つのコンピュータシステムを実現できる。このようなコンピュータラック２０の具体的な構成及び動作についての説明は後述する。
【００４２】
管理インターフェース３０は、ユーザがデータ処理システム１０を調整、運営、または管理できるようにするインタラクティブインターフェース（ｉｎｔｅｒａｃｔｉｖｅ  ｉｎｔｅｒｆａｃｅ）を提供できる。管理インターフェース３０は、コンピュータ、マルチプロセッサシステム、サーバ、ラックマウント（ｒａｃｋ−ｍｏｕｎｔ）サーバ、ボード（ｂｏａｒｄ）サーバ、ラップトップ（ｌａｐ−ｔｏｐ）コンピュータ、ノートブックコンピュータ、タブレットコンピュータ、ウェアラブルコンピュータシステム、ネットワーク機器、ウェブ機器、分散コンピュータシステム、プロセッサ基盤システム、及び／又は消費者電子機器を備える、任意類型の演算デバイスとして実現されることができる。
【００４３】
一部の実施形態等において、管理インターフェース３０は、コンピュータラック２０により行われることができる演算機能であるが、管理インターフェース３０により行われることができるユーザインターフェース機能を有する分散システムにより実現されることができる。他の一部の実施形態等において、管理インターフェース３０は、ネットワーク４０を介して分散された多重コンピュータシステムにより構成され、クラウド（ｃｌｏｕｄ）として動作する仮想サーバ（ｖｉｒｔｕａｌ  ｓｅｒｖｅｒ）により実現されることができる。管理インターフェース３０は、プロセッサ、入力／出力サブシステム、メモリ、データストレージデバイス、及び通信回路を備えることができる。
【００４４】
ネットワーク４０は、コンピュータラック２０と管理インターフェース３０間及び／又はコンピュータラック２０間でのデータを送受信できる。ネットワーク４０は、適切な数の様々な有線及び／又は有線ネットワークにより実現されることができる。例えば、ネットワーク４０は、有線または無線ＬＡＮ（ｌｏｃａｌ  ａｒｅａ  ｎｅｔｗｏｒｋ）、ＷＡＮ（ｗｉｄｅ  ａｒｅａ  ｎｅｔｗｏｒｋ）セルラネットワーク、及び／又はインターネットのように公開的にアクセス可能なグローバルネットワーク（ｐｕｂｌｉｃｌｙ−ａｃｃｅｓｓｉｂｌｅ、ｇｌｏｂａｌ  ｎｅｔｗｏｒｋ）により実現されるか、これを含むことができる。さらに、ネットワーク４０は、補助的なコンピュータ、ルータ（ｒｏｕｔｅｒ）、及びスイッチ等のような適切な数の補助的なネットワークデバイスを含むことができる。また、ネットワーク４０は、ＣＣＩＸ（Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  ｆｏｒ  ａｃｃｅｌｅｒａｔｏｒｓ）及びＧＥＮ−Ｚのようなインターフェース規格にしたがって連結されることができる。
【００４５】
図２は、本発明の実施形態に係るコンピュータラック構造を概略的に示した図である。一例として、図２は、コンピュータラック２０の３つの例示であるコンピュータラック２０Ａ、コンピュータラック２０Ｂ、コンピュータラック２０Ｃを図示する。
【００４６】
図２に示すように、コンピュータラック２０は、構成要素等の構造、形態、及び呼称などに制限されるものではないが、実現によって様々な形態の構成要素を備えることができる。例えば、コンピュータラック２０は、複数のドロワー（ｄｒａｗｅｒ）２１〜２９を備えることができる。複数のドロワー２１〜２９の各々は、複数のボード（ｂｏａｒｄ）を備えることができる。
【００４７】
様々な実施形態等において、コンピュータラック２０は、適切な数の演算ボード（ｃｏｍｐｕｔｅ  ｂｏａｒｄ）、メモリボード（ｍｅｍｏｒｙ  ｂｏａｒｄ）、及び／又は相互接続ボード（ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｏａｒｄ）の組み合わせにより実現されることができる。ここでは、コンピュータラック２０が複数のボードの組み合わせにより実現されることと定義されているが、これに代えて、ドロワー、モジュール、トレイ、ボード、シャシ、またはユニットなどの様々な名前で実現されることと定義され得ることに留意すべきである。このようなコンピュータラック２０の構成要素等は、実現の都合上、機能別に分類及び区別される構造を有することができる。制限されるものではないが、コンピュータラック２０は、上端から相互接続ボード、演算ボード、メモリボードの順序に分類された構造を有することができる。このようなコンピュータラック２０及びこれにより実現されるコンピュータシステムは、「ラック−スケールシステム（ｒａｃｋ−ｓｃａｌｅ  ｓｙｓｔｅｍ）」または「分類システム（ｄｉｓａｇｇｒｅｇａｔｅｄ  ｓｙｓｔｅｍ）」として命名されることができる。
【００４８】
様々な実施形態等において、コンピュータシステムは、１つのコンピュータラック２０により実現されることができる。しかし、本発明は、これに制限されない。例えば、これに代えて、コンピュータシステムは、２個以上のコンピュータラックに含まれる全ての構成要素等により実現されるか、２個以上のコンピュータラックに含まれる一部構成要素等の組み合わせにより実現されるか、１つのコンピュータラック２０に含まれる一部構成要素等により実現されることができる。
【００４９】
様々な実施形態等において、コンピュータシステムは、コンピュータラック２０に含まれる適切な数の演算ボード、メモリボード、及び相互接続ボード（ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｏａｒｄ）の組み合わせにより実現されることができる。コンピュータラック２０に含まれた演算ボード、メモリボード、及び相互接続ボードの所定の数は、コンピュータシステムの実現によって変わることができる。例えば、コンピュータシステム２０Ａは、２個の演算ボード、３個のメモリボード、及び１個の相互接続ボードにより実現されることができる。他の例として、コンピュータシステム２０Ｂは、３個の演算ボード、２個のメモリボード、及び１個の相互接続ボードにより実現されることができる。さらに他の例として、コンピュータシステム２０Ｃは、１個の演算ボード、４個のメモリボード、及び１個の相互接続ボードにより実現されることができる。
【００５０】
例え、図２では、コンピュータラック２０が適切な数の演算ボード、メモリボード、及び／又は相互接続ボードの組み合わせにより実現される場合を示しているが、本発明はこれに限定されない。例えば、コンピュータラック２０は、通常のサーバなどで確認されることができる、パワーシステム、冷却システム、入力／出力デバイス等のような追加的な構成要素を備えることができる。
【００５１】
図３は、本発明の実施形態に係るコンピュータラック２０を示した図である。
【００５２】
図３に示すように、コンピュータラック２０は、複数の演算ボード（ｃｏｍｐｕｔｅ  ｂｏａｒｄｓ、２００）、複数のメモリボード（ｍｅｍｏｒｙ  ｂｏａｒｄｓ、４００）、及び相互接続ボード（ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｏａｒｄ、３００）を備えることができる。複数の演算ボード２００は、プール演算ボード（ｐｏｏｌｅｄ  ｃｏｍｐｕｔｅ  ｂｏａｒｄｓ）、プール演算システムなどと呼ばれることができる。同様に、複数のメモリボード４００は、プールメモリボード（ｐｏｏｌｅｄ  ｍｅｍｏｒｙ  ｂｏａｒｄ）、プールメモリシステムなどと呼ばれることができる。ここでは、コンピュータラック２０が複数のボードの組み合わせにより実現されることと定義されているが、これに代えて、コンピュータラック２０は、ドロワー、モジュール、トレイ、ボード、シャシ、またはユニットなどの様々な名前で実現されることと定義され得ることに留意すべきである。
【００５３】
複数の演算ボード２００の各々は、１つまたはそれ以上のプロセッサ、プロセシング／コントロール回路、または中央処理処置（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ、ＣＰＵ）のようなプロセシング要素を備えることができる。
【００５４】
複数のメモリボード４００の各々は、複数の揮発性メモリ（ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ）及び／又は不揮発性メモリ（ｎｏｎｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ）などのような様々な形態のメモリを備えることができる。例えば、複数のメモリボード４００の各々は、複数のＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、フラッシュメモリ（ｆｌａｓｈ  ｍｅｍｏｒｙ）、メモリカード、ハードディスクドライブ（ｈａｒｄ  ｄｉｓｋ  ｄｒｉｖｅ、ＨＤＤ）、ソリッドステートドライブ（ｓｏｌｉｄ  ｓｔａｔｅ  ｄｒｉｖｅ、ＳＳＤ）、及び／又はこれらの組み合わせを含むことができる。
【００５５】
複数のメモリボード４００の各々は、使用目的に応じて演算ボード２００の各々に含まれる１つ以上のプロセシング要素により分割されるか、割り当てられるか、または、指定されることができる。また、複数のメモリボード４００の各々は、演算ボード２００により初期化及び／又は行われることができる１つ以上のオペレーティングシステム（ｏｐｅｒａｔｉｎｇ  ｓｙｓｔｅｍ、ＯＳ）などを格納することができる。
【００５６】
相互接続ボード３００は、演算ボード２００の各々に含まれる１つ以上のプロセシング要素により分割、割当、または指定されて使用されることができる、任意の通信回路、デバイス、または、これらの組み合わせにより実現されることができる。例えば、相互接続ボード３００は、任意個数のネットワークインターフェースポート、カード、またはスイッチとして実現されることができる。相互接続ボード３００は、通信を実行させるための、１つ以上の有線または有線通信技術等と関連したプロトコルを使用することができる。例えば、相互接続ボード３００は、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）、ＱＰＩ（ＱｕｉｃｋＰａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）、イーサネット（Ｅｔｈｅｒｎｅｔ、登録商標）などのようなプロトコルによって演算ボード２００とメモリボード４００との間の通信を支援できる。さらに、相互接続ボード３００は、ＣＣＩＸ（Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  ｆｏｒ  ａｃｃｅｌｅｒａｔｏｒｓ）及びＧＥＮ−Ｚのようなインターフェース規格にしたがって演算ボード２００と連結されることができる。
【００５７】
図４は、本発明の実施形態に係る演算ボード２００を示した図である。
【００５８】
図４に示すように、演算ボード２００は、１つ以上の中央処理処置（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ、ＣＰＵ、２１０）、１つ以上のローカルメモリ（ｌｏｃａｌ  ｍｅｍｏｒｙ、２２０）、及び入出力（ｉｎｐｕｔ／ｏｕｔｐｕｔ、Ｉ／Ｏ）インターフェース（ｉｎｔｅｒｆａｃｅ、２３０）を備えることができる。
【００５９】
ＣＰＵ（２１０）は、図３に示された複数のメモリボード４００の中で使用するための少なくとも１つのメモリボードを分割、割当、または指定することができる。また、ＣＰＵ（２１０）は、分割、割当、または指定された少なくとも１つのメモリボードを初期化し、これらを介してデータの読み出し動作、書き込み（または、プログラム）動作などを行うことができる。
【００６０】
ローカルメモリ２２０は、ＣＰＵ（２１０）の動作実行中に必要なデータを格納することができる。様々な実施形態等において、１つのローカルメモリ２２０は、１つのＣＰＵ（２１０）に一対一に対応する構造を有することができる。
【００６１】
Ｉ／Ｏインターフェース２３０は、図３の相互接続ボード３００を介してのＣＰＵ（２１０）とメモリボード４００との間でのインターフェーシングを支援できる。Ｉ／Ｏインターフェース２３０は、１つ以上の有線または有線通信技術等と関連したプロトコルを使用して、ＣＰＵ（２１０）から相互接続ボード３００への送信データを出力し、相互接続ボード３００からＣＰＵ（２１０）への受信データを受信することができる。例えば、Ｉ／Ｏインターフェース２３０は、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）、ＱＰＩ（ＱｕｉｃｋＰａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）、イーサネット（Ｅｔｈｅｒｎｅｔ、登録商標）などのようなプロトコルにしたがってＣＰＵ（２１０）と相互接続ボード３００との間の通信を支援できる。さらに、Ｉ／Ｏインターフェース２３０は、ＣＣＩＸ（Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  ｆｏｒ  ａｃｃｅｌｅｒａｔｏｒｓ）及びＧＥＮ−Ｚのようなインターフェース規格にしたがってＣＰＵ（２１０）と相互接続ボード３００との間の通信を支援できる。
【００６２】
図５は、本発明の実施形態に係るメモリボード４００を示した図である。
【００６３】
図５に示すように、メモリボード４００は、コントローラ４１０と複数のメモリ４２０とを備えることができる。複数のメモリ４２０は、コントローラ４１０の制御によってデータを格納（または、書き込み）し、格納されたデータを出力（または、読み出し）することができる。複数のメモリ４２０は、第１のグループのメモリ４２０Ａ、第２のグループのメモリ４２０Ｂ、及び第３のグループのメモリ４２０Ｃを備えることができる。第１のグループのメモリ４２０Ａ、第２のグループのメモリ４２０Ｂ、及び第３のグループのメモリ４２０Ｃは、互いに同じ特性を有することができ、互いに異なる特性を有することもできる。様々な実施形態等において、第１のグループのメモリ４２０Ａ、第２のグループのメモリ４２０Ｂ、及び第３のグループのメモリ４２０Ｃは、格納容量（ｃａｐａｃｉｔｙ）またはレイテンシ（ｌａｔｅｎｃｙ）の側面で互いに異なる特性を有するメモリでありうる。
【００６４】
コントローラ４１０は、データコントローラ（ｄａｔａ  ｃｏｎｔｒｏｌｌｅｒ、５１０）、メモリコントローラ（ｍｅｍｏｒｙ  ｃｏｎｔｒｏｌｌｅｒ、ＭＣ、５２０）、及び入出力（Ｉ／Ｏ）インターフェース５３０を備えることができる。
【００６５】
データコントローラ５１０は、図３の演算ボード２００と複数のメモリ４２０との間で送受信されるデータを制御できる。例えば、書き込み要請またはコマンドに応答して、データコントローラ５１０は、演算ボード２００からの書き込みのためのデータを受信し、このデータを複数のメモリ４２０のうち、該当するメモリに書き込む書き込み動作を制御できる。他の例として、読み出し要請またはコマンドに応答して、データコントローラ５１０は、演算ボード２００から複数のメモリ４２０のうち、特定メモリに格納されたデータを読み出し、読み出しデータを演算ボード２００のうち、該当する演算ボードに出力する読み出し動作を制御できる。
【００６６】
メモリコントローラ５２０は、データコントローラ５１０と複数のメモリ４２０との間に位置し、これらの間でのインターフェーシングを支援できる。メモリコントローラ５２０は、複数のメモリ４２０に含まれる第１のグループのメモリ４２０Ａ、第２のグループのメモリ４２０Ｂ、及び第３のグループのメモリ４２０Ｃを各々に対応する第１のメモリコントローラ（ｉＭＣ０、５２０Ａ）、第２のメモリコントローラ（ｉＭＣ１、５２０Ｂ）、第３のメモリコントローラ（ｉＭＣ２、５２０Ｃ）を備えることができる。メモリコントローラ（ｉＭＣ０、５２０Ａ）は、データコントローラ５１０と第の１グループのメモリ４２０Ａとの間に位置し、これらの間でのデータ送受信を支援できる。メモリコントローラ（ｉＭＣ１、５２０Ｂ）は、データコントローラ５１０と第２のグループのメモリ４２０Ｂとの間に位置し、これらの間でのデータ送受信を支援できる。メモリコントローラ（ｉＭＣ２、５２０Ｃ）は、データコントローラ５１０と第３のグループのメモリ４２０Ｃとの間に位置し、これらの間でのデータ送受信を支援できる。例えば、第３のグループのメモリ４２０Ｃがフラッシュメモリである場合、メモリコントローラ（ｉＭＣ２、５２０Ｃ）は、フラッシュコントローラ（ｆｌａｓｈ  ｃｏｎｔｒｏｌｌｅｒ）でありうる。第１のグループないし第３のグループのメモリ４２０Ａ〜４２０Ｃは、説明の都合のための例示であり、これに制限されるものではない。
【００６７】
Ｉ／Ｏインターフェース５３０は、図３の相互接続ボード３００を介してのデータコントローラ５１０と演算ボード２００との間でのインターフェーシングを支援できる。Ｉ／Ｏインターフェース５３０は、１つ以上の有線または有線通信技術等と関連したプロトコルを使用して、データコントローラ５１０から相互接続ボード３００への送信データを出力し、相互接続ボード３００からデータコントローラ５１０への受信データを入力できる。例えば、Ｉ／Ｏインターフェース５３０は、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）、ＱＰＩ（ＱｕｉｃｋＰａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）、イーサネット（Ｅｔｈｅｒｎｅｔ、登録商標）などのようなプロトコルによってデータコントローラ５１０と相互接続ボード３００との間の通信を支援できる。さらに、Ｉ／Ｏインターフェース５３０は、ＣＣＩＸ（Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  ｆｏｒ  ａｃｃｅｌｅｒａｔｏｒｓ）及びＧＥＮ−Ｚのようなインターフェース規格にしたがってデータコントローラ５１０と相互接続ボード３００との間の通信を支援できる。
【００６８】
前述したように、未来のデータセンタのようなサーバシステムまたはデータ処理システムは、演算ボード、メモリ、またはストレージボードのような複数のボードが単位ラック内で区別されて装着される構造を有することができる。このとき、１つのメモリボードには、様々なユーザワークロード（ｕｓｅｒ  ｗｏｒｋｌｏａｄ）を充足させるために、互いに異なる特性を有する複数のメモリが含まれ得る。すなわち、１つのメモリボードは、ＤＲＡＭ、ＰＣＲＡＭ、ＭＲＡＭ、ＳＴＴ−ＲＡＭ、フラッシュメモリのような複数のメモリが統合された形態を有する統合メモリデバイス（ｃｏｎｖｅｒｇｅｎｃｅ  ｍｅｍｏｒｙ  ｄｅｖｉｃｅ）でありうる。このような統合メモリデバイスは、各メモリが互いに異なる特性を有するので、様々な使用モデル（ｕｓａｇｅ  ｍｏｄｅｌ）に活用されることができる。
【００６９】
次に、以下では、図６Ａ〜図８を参照して、メモリ装置に格納されたデータに対するエラー情報を収集及び分析できるデータ処理システム及びその動作方法がより具体的に説明される。
【００７０】
図６Ａは、本発明の一実施形態に係る、メモリエラーの分析のためのデータ処理システム６００を示したものである。図６Ａに示すように、データ処理システム６００は、メモリボード集合６１０及びメモリエラー分析装置６９０を備えることができる。
【００７１】
メモリボード集合６１０は、複数のメモリボード６２０で構成されることができる。図６Ａは、メモリボード集合６１０に含まれた単一のメモリボード６２０を示しているが、メモリボード集合６１０は、複数のメモリボード６２０を備えることができる。前記メモリボード集合６１０は、図３を参照して説明された複数のメモリボード４００に対応することができる。
【００７２】
メモリボード６２０は、複数のメモリ装置（Ｍｅｍｏｒｙ  Ｄｅｖｉｃｅ、６３０）、ローカルストレージ（Ｌｏｃａｌ  Ｓｔｏｒａｇｅ、６６０）、ローカル動的ランダムアクセスメモリ（Ｌｏｃａｌ  ＤＲＡＭ、６７０）、センサ装置（Ｓｅｎｓｏｒ  Ｄｅｖｉｃｅ、６８０）、ネットワーク装置（Ｎｅｔｗｏｒｋ  Ｄｅｖｉｃｅ、６４０）、及びエラー管理コントローラ（Ｍｅｍｏｒｙ  Ｂｏａｒｄ  ａｎｄ  Ｅｒｒｏｒ  Ｍａｎａｇｅｍｅｎｔ  Ｃｏｎｔｒｏｌｌｅｒ、６５０）を備えることができる。
【００７３】
メモリ装置６３０は、データを格納する格納装置として定義されることができる。図６Ａは、メモリボード６２０に含まれた単一のメモリ装置６３０を示しているが、メモリボード６２０は、２つ以上のメモリ装置６３０を備えることができる。
【００７４】
例えば、メモリボード６２０は、複数のＮＡＮＤフラッシュメモリ装置を備えることができる。また、メモリボード６２０は、ＮＡＮＤフラッシュメモリのような複数の不揮発性メモリ、ＤＲＡＭのような複数の揮発性メモリ、または、高容量格納装置（Ｈｉｇｈ  Ｃａｐａｃｉｔｙ  Ｓｔｏｒａｇｅ）をはじめとする、互いに異なるメモリ装置及び互いに異なる種類のメモリが搭載され得る。すなわち、メモリボード６２０を構成するメモリ装置６３０の種類及び個数とは関係なく、本発明の権利範囲が解釈されなければならない。
【００７５】
メモリ装置６３０の各々は、オンダイエラー訂正コード（ＥＣＣ）回路６３１及びエラー情報送受信部（Ｅｒｒｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｔｒａｎｓｃｅｉｖｅｒ、６３３）を備えることができる。
【００７６】
オンダイＥＣＣ回路６３１は、メモリ装置６３０に格納されたデータのエラーを訂正できる。オンダイＥＣＣ回路６３１がメモリ装置６３０に格納されたデータのエラーを訂正する方法は、ハミングコード（Ｈａｍｍｉｎｇ  Ｃｏｄｅ）等を含む様々なＥＣＣアルゴリズムにより行われることができる。本発明の一実施形態によれば、メモリ装置６３０の各々に含まれたオンダイＥＣＣ回路６３１は、エラー細部事項を含む第１のエラー情報を生成できる。
【００７７】
一実施形態において、オンダイＥＣＣ回路６３１は、所定の形式（ｆｏｒｍａｔ）で前記第１のエラー情報を生成できる。
【００７８】
本発明の一実施形態によれば、メモリボード６２０は、各メモリ装置６３０から受信された前記第１のエラー情報を収集し、分類するエラー管理コントローラ６５０を備えることができる。したがって、前記エラー管理コントローラ６５０は、前記第１のエラー情報を使用してメモリボード６２０の信頼性を向上させることができる。
【００７９】
エラー情報送受信部６３３は、前記エラー情報をオンダイＥＣＣ回路６３１から受信して、エラー管理コントローラ６５０に送信することができる。
【００８０】
エラー管理コントローラ６５０は、メモリ装置６３０に含まれたオンダイＥＣＣ回路６３１を介して前記エラー情報を収集し、分類することができる。また、前記エラー管理コントローラ６５０は、ローカルストレージ６６０、ローカルＤＲＡＭ（６７０）、センサ装置６８０、及びディスプレイ装置（図示せず）を制御できる。
【００８１】
ローカルストレージ６６０は、エラー管理コントローラ６５０から出力されたエラーに関する情報を格納することができる。
【００８２】
ローカルＤＲＡＭ（６７０）は、メモリボード６２０と関連したデータを一時的に格納することができる。
【００８３】
実現によって、ローカルストレージ６６０及びローカルＤＲＡＭ（６７０）のような、メモリボード６２０に含まれたデータを格納できる装置は、メモリ装置６３０と同様に、オンダイＥＣＣ回路６３１及びエラー情報送受信部６３３を備えることができる。
【００８４】
すなわち、ローカルストレージ６６０及びローカルＤＲＡＭ（６７０）に含まれたオンダイＥＣＣ回路６３１は、ローカルストレージ６６０及び前記ローカルＤＲＡＭ（６７０）のエラーを訂正できる。また、エラー情報送受信部６３３は、ローカルストレージ６６０及びローカルＤＲＡＭ（６７０）に格納されたデータのエラー情報をエラー管理コントローラ６５０に送信することができる。
【００８５】
センサ装置６８０は、メモリボード６２０の状態を感知できる少なくとも１つの感知装置を備えることができる。本発明の一実施形態として、センサ装置６８０は、メモリボード６２０の温度を感知し、前記温度に応じて冷却システム（図示せず）を動作させることができる。
【００８６】
オンダイＥＣＣ回路６３１は、メモリ装置６３０に格納されたデータのエラーを訂正でき、メモリボード及びエラー管理コントローラ６５０は、オンダイＥＣＣ回路６３１により生成された前記第１のエラー情報を前記エラー情報送受信部６３３を介して受信することができる。
【００８７】
オンダイＥＣＣ回路６３１により生成されたエラー情報は、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーカウント、エラーが発生したメモリの住所、エラーが発生したときのメモリボードの温度、または訂正可能なエラーであるか否かなど、細部エラー情報を含むことができる。一実施形態において、前記メモリの住所は、メモリボード６２０の物理住所でありうる。一実施形態において、前記メモリの住所は、演算ボード６２０のシステム住所でありうる。
【００８８】
エラー管理コントローラ６５０は、エラー分類基準にしたがって、前記オンダイＥＣＣ回路６３１により生成された第１のエラー情報から前記エラー細部事項を抽出し、前記抽出されたエラー細部事項を分類することができる。例えば、エラー管理コントローラ６５０は、前記第１のエラー情報からエラー発生位置及びエラーが発生したときのメモリボードの温度などのようなエラー分類基準別にエラー細部事項を抽出し、前記エラー分類基準にしたがって、前記エラー細部事項を分類することができる。
【００８９】
エラー管理コントローラ６５０は、前記分類されたエラー細部事項に基づいてメモリボード６２０の動作を制御できる。また、エラー管理コントローラ６５０は、前記分類されたエラー細部事項を統合して第２のエラー情報を生成できる。エラー管理コントローラ６５０は、前記第２のエラー情報を外部のメモリエラー分析装置６９０に送信することができる。
【００９０】
ネットワーク装置６４０は、第２のエラー情報をメモリエラー分析装置（Ｍｅｍｏｒｙ  Ｅｒｒｏｒ  Ａｎａｌｙｓｉｓ  Ｄｅｖｉｃｅ、６９０）に送信することができる。ネットワーク装置６４０は、有無線通信装置を介してメモリエラー分析装置６９０と通信することができる。このような有無線通信装置は、データを送信する全ての通信装置を備えることができる。
【００９１】
ネットワーク装置６４０は、上記図５を参照して説明されたＩ／Ｏインターフェース５３０の機能と同様に動作することができる。
【００９２】
具体的に、ネットワーク装置６４０は、１つ以上の有線または有線通信技術等と関連したプロトコルを使用して、エラー管理コントローラ６５０からメモリエラー分析装置６９０への送信データを出力し、メモリエラー分析装置６９０からエラー管理コントローラ６５０への受信データを入力できる。
【００９３】
例えば、ネットワーク装置６４０は、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）、ＱＰＩ（ＱｕｉｃｋＰａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）、イーサネット（Ｅｔｈｅｒｎｅｔ、登録商標）などのようなプロトコルによってエラー管理コントローラ６５０とメモリエラー分析装置６９０との間の通信を支援できる。
【００９４】
さらに、ネットワーク装置６４０は、ＣＣＩＸ（Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  ｆｏｒ  ａｃｃｅｌｅｒａｔｏｒｓ）及びＧＥＮ−Ｚのようなインターフェース規格にしたがってエラー管理コントローラ６５０とメモリエラー分析装置６９０との間の通信を支援できる。
【００９５】
メモリエラー分析装置６９０は、メモリボード集合６１０に含まれた少なくとも１つ以上のメモリボード６２０の各々の第２のエラー情報をエラー管理コントローラ６５０から受信し、前記受信された第２のエラー情報を分析することができる。
【００９６】
エラー管理コントローラ６５０は、メモリボード６２０の動作を制御できる。例えば、エラー管理コントローラ６５０は、メモリ装置６３０で発生するエラーのエラー細部事項を分類し、前記分類されたエラー細部事項に基づいてメモリボード６２０の動作を制御できる。実現によって、エラー管理コントローラ６５０は、メモリボード６２０の基本動作を制御することもできる。例えば、メモリボード６２０は、前記メモリボード６２０の温度を調節できる冷却システム（図示せず）を含むことができ、エラー管理コントローラ６５０は、前記冷却システムを利用してメモリボード６２０の温度を調節できる。
【００９７】
また、メモリボード６２０は、図６Ｂにおいて後述されるように、エラー管理コントローラ６５０に含まれたディスプレイ装置６５５と、同じ役割を果たすことができるディスプレイ装置（図示せず）を備えることができる。
【００９８】
エラー管理コントローラ６５０は、ディスプレイ装置６５５を介してユーザにメモリボード６２０のエラーに関する情報を表示することができる。
【００９９】
図６Ｂは、本発明の一実施形態に係るエラー管理コントローラ６５０の構成を示したものである。図６Ｂに示すように、エラー管理コントローラ６５０は、メモリエラー分類器（Ｍｅｍｏｒｙ  Ｅｒｒｏｒ  Ｃａｔｅｇｏｒｉｚｅｒ、６５１）、メモリエラーテーブル（Ｍｅｍｏｒｙ  Ｅｒｒｏｒ  Ｔａｂｌｅ、６５３）、及びディスプレイ装置６５５で構成されることができる。
【０１００】
メモリエラー分類器６５１は、複数のメモリ装置６３０からエラー情報を受信して、前記第１のエラー情報を構成するエラー細部事項を抽出し、分類することができる。様々な実施形態において、メモリエラー分類器６５１は、少なくとも１つのエラー分類基準にしたがって、前記エラー情報を構成する複数のエラー細部事項のうち、ユーザが必要なエラー細部事項のみを抽出し、少なくとも１つのエラー分類基準にしたがって、前記抽出されたエラー細部事項を分類することができる。
【０１０１】
また、前記第１のエラー情報は、メモリ装置６３０に格納されたデータに対する第１のエラー情報だけでなく、メモリボード６２０に含まれたデータ格納装置で発生した第１のエラー情報を含むことができる。例えば、前記第１のエラー情報は、ローカルストレージ６６０及びローカルＤＲＡＭ（６７０）など、メモリボード６２０を構成できる全てのサブ格納装置で発生するエラー情報を意味できる。
【０１０２】
前記エラー分類基準は、例えば、エラーが発生したメモリの種類、１つのメモリで発生したエラーカウント、エラーが発生したメモリの製造会社、エラーが発生したメモリの住所、エラーが発生したときのメモリボードの温度、エラーが訂正可能なエラーであるか否かでありうる。このようなエラー分類基準は、上述した例示に限定されず、エラー情報を構成するエラー細部事項によって任意の様々なエラー分類基準を含むことができる。
【０１０３】
本発明の一実施形態によれば、メモリエラー分類器６５１は、少なくとも１つのエラー分類基準にしたがって動作することができる。例えば、メモリエラー分類器６５１は、前記エラー分類基準にしたがって、前記第１のエラー情報から少なくとも１つのエラー細部事項を抽出できる。
【０１０４】
メモリエラー分類器６５１が、エラーが発生したメモリの種類を基準に動作する場合、前記エラー情報を構成する複数のエラー細部事項のうち、メモリの種類情報を、パーシング動作を介して抽出してメモリエラーテーブル６５３に格納することができる。ディスプレイ装置６５５は、メモリエラーテーブル６５３に格納されたエラー情報を表すことができる。
【０１０５】
メモリエラー分類器６５１が、エラーが発生したメモリの住所を基準に動作する場合、前記エラー情報を構成する複数のエラー細部事項のうち、メモリの住所情報を、パーシング動作を介して抽出してメモリエラーテーブル６５３に格納することができる。ディスプレイ装置６５５は、メモリエラーテーブル６５３に格納されたエラー情報を表すことができる。
【０１０６】
メモリエラー分類器６５１が、エラーが発生したときのメモリボードの温度を基準に動作する場合、前記エラー情報を構成する複数のエラー細部事項のうち、メモリボードの温度情報を、パーシング動作を介して抽出してメモリエラーテーブル６５３に格納することができる。ディスプレイ装置６５５は、メモリエラーテーブル６５３に格納されたエラー情報を表すことができる。
【０１０７】
メモリエラー分類器６５１が、訂正可能なエラーであるか否かを基準に動作する場合、前記エラー情報を構成する複数のエラー細部事項のうち、訂正可能なエラーであるか否かを表す情報を、パーシング動作を介して抽出してメモリエラーテーブル６５３に格納することができる。ディスプレイ装置６５５は、メモリエラーテーブル６５３に格納されたエラー情報を表すことができる。
【０１０８】
上述した例示の他にも、メモリエラー分類器６５１は、ユーザが設定した基準にしたがって、前記エラー情報を構成する複数のエラー細部事項のうち、前記ユーザが設定した基準に相応する情報を、パーシング動作を介して抽出してメモリエラーテーブル６５３に格納することができる。ディスプレイ装置６５５は、メモリエラーテーブル６５３に格納されたエラー情報を表すことができる。
【０１０９】
また、メモリエラー分類器６５１は、ユーザが設定した複数のエラー分類基準にしたがって前記エラー細部事項を分類することもできる。例えば、メモリエラー分類器６５１は、「訂正可能なエラーであるか否か」及び「エラーが発生したときのメモリボードの温度」をエラー分類基準に設定することができる。メモリエラー分類器６５１は、メモリ装置６３０から受信した第１のエラー情報をパーシングして、複数のエラー細部事項のうち、訂正可能なエラーであるか否か及び温度情報を抽出できる。そして、メモリエラー分類器６５１は、前記抽出されたエラー細部事項を前記エラー分類基準にしたがって分類することができる。
【０１１０】
図６Ｃは、本発明の一実施形態に係るメモリエラー分析装置６９０を示したものである。
【０１１１】
図６Ｃに示すように、メモリエラー分析装置６９０は、メモリエラー分類器（Ｍｅｍｏｒｙ  Ｅｒｒｏｒ  Ｃａｔｅｇｏｒｉｚｅｒ、６９１）、メモリエラーデータベース（Ｍｅｍｏｒｙ  Ｅｒｒｏｒ  Ｄａｔａｂａｓｅ、６９３）、及びネットワーク装置（Ｎｅｔｗｏｒｋ  Ｄｅｖｉｃｅ、６９５）を備えることができる。
【０１１２】
メモリエラー分析装置６９０は、大量の資料を処理できる大規模コンピュータクラスタで動作する分散アプリケーションを支援するジャバ基盤のソフトウェアフレームワークであるハドゥープ（Ｈａｄｏｏｐ（登録商標））に基づいて動作することができる。ただし、前記ハドゥープ（Ｈａｄｏｏｐ（登録商標））は、メモリエラー分析装置６９０を実現できる１つの例示である。ハドゥープ（Ｈａｄｏｏｐ（登録商標））をはじめとして、メモリエラー分析装置６９０を実現できる全てのプラットホームが本発明に適用され得る。すなわち、本発明の権利範囲がハドゥープ（Ｈａｄｏｏｐ（登録商標））に基づいたメモリエラー分析装置に限定されるものではないことに留意すべきである。
【０１１３】
メモリエラー分析装置６９０は、ネットワーク装置６９５を介して、複数のメモリボード６２０を備えるメモリボード集合６１０から第２のエラー情報を受信して、エラー情報を分析することができる。メモリエラー分類器６９１は、上記図６Ｂを参照して説明されたメモリエラー分類器６５１の動作と同様に、メモリボード６２０から前記第２のエラー情報を受信して、エラー情報を構成するエラー細部事項を、エラー分類基準にしたがって抽出し、分類することができる。そして、メモリエラー分類器６９１は、前記分類されたエラー細部事項を分析することができる。
【０１１４】
実現によって、前記第２のエラー情報は、メモリ装置６３０に格納されたデータに対するエラー情報だけでなく、ローカルストレージ６６０及びローカルＤＲＡＭ（６７０）など、メモリボード６２０を構成できる全てのサブ格納装置で発生するエラー情報を含むことができる。
【０１１５】
様々な実施形態において、メモリエラー分類器６９１は、少なくとも１つのエラー分類基準にしたがってエラー細部事項を分類することができる。例えば、メモリエラー分類器６９１は、少なくとも１つのエラー分類基準にしたがって、前記エラー情報を構成する複数のエラー細部事項のうち、メモリシステム６００のユーザに必要なエラー細部事項のみを抽出し、前記抽出されたエラー細部事項を前記少なくとも１つのエラー分類基準にしたがって分類することができる。
【０１１６】
一実施形態において、メモリエラー分類器６９１は、少なくとも１つのエラー分類基準にしたがって動作することができる。例えば、メモリエラー分類器６９１は、少なくとも１つのメモリボード６２０から受信した前記第２のエラー情報から、前記エラー分類基準に対応する少なくとも１つのエラー細部事項を抽出できる。
【０１１７】
前記エラー分類基準は、例えば、エラーが発生したメモリの種類、エラーが発生したメモリの製造会社、エラーが発生したメモリの住所、エラーが発生したときのメモリボードの温度、またはエラーが訂正可能なエラーであるか否かでありうる。このようなエラー分類基準は、上述した例示に限定されず、エラー情報を構成するエラー細部事項によって任意の全てのエラー分類基準を含むことができる。
【０１１８】
メモリエラー分類器６９１が、エラーが発生したメモリの種類を基準に動作する場合、前記エラー情報を構成する複数のエラー細部事項のうち、メモリの種類情報を、パーシング動作を介して抽出してメモリエラーデータベース６９３に格納することができる。
【０１１９】
メモリエラー分類器６９１が、エラーが発生したメモリの住所を基準に動作する場合、前記エラー情報を構成する複数のエラー細部事項のうち、メモリの住所情報を、パーシング動作を介して抽出してメモリエラーデータベース６９３に格納することができる。
【０１２０】
メモリエラー分類器６９１が、エラーが発生したときのメモリボードの温度を基準に動作する場合、前記エラー情報を構成する複数のエラー細部事項のうち、メモリボードの温度情報を、パーシング動作を介して抽出してメモリエラーデータベース６９３に格納することができる。
【０１２１】
上述した例示の他にも、メモリエラー分類器６９１は、パーシング動作を介して前記第２のエラー情報からユーザが設定した少なくとも１つのエラー分類基準に対応するエラー細部事項を抽出できる。そして、メモリエラー分類器６９１は、前記エラー細部事項をメモリエラーデータベース６９３に格納することができる。
【０１２２】
ネットワーク装置６９５は、前記第２のエラー情報を各々のメモリボード６２０のネットワーク装置６４０を介して受信することができる。
【０１２３】
ネットワーク装置６９５は、有無線通信装置を介して各々のメモリボード６２０のネットワーク装置６４０と通信することができる。このような有無線通信装置は、データを送信する全ての通信装置を備えることができる。
【０１２４】
ネットワーク装置６９５は、上記図５を参照して説明されたＩ／Ｏインターフェース５３０の機能と同様に動作することができる。
【０１２５】
具体的に、ネットワーク装置６９５は、メモリエラー分析装置６９０からエラー管理コントローラ６５０への送信データを出力できる。また、ネットワーク装置６９５は、エラー管理コントローラ６５０からメモリエラー分析装置６９０への受信データを受信することができる。
【０１２６】
ネットワーク装置６９５は、１つ以上の有線または無線通信技術と関連したプロトコルを使用して送信データを出力し、受信データを受信できる。例えば、ネットワーク装置６９５は、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）、ＱＰＩ（ＱｕｉｃｋＰａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）、イーサネット（Ｅｔｈｅｒｎｅｔ、登録商標）などのようなプロトコルによってエラー管理コントローラ６５０とメモリエラー分析装置６９０との間の通信を支援できる。
【０１２７】
さらに、ネットワーク装置６９５は、ＣＣＩＸ（Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  ｆｏｒ  ａｃｃｅｌｅｒａｔｏｒｓ）及びＧＥＮ−Ｚのようなインターフェース規格にしたがってエラー管理コントローラ６５０とメモリエラー分析装置６９０との間の通信を支援できる。
【０１２８】
図７Ａは、図６Ａ〜図６Ｃを参照して説明されたように、エラー管理コントローラ６５０の動作過程を示した順序図である。
【０１２９】
ステップＳ７１１において、少なくとも１つのエラー分類基準が設定され得る。具体的に、前記エラー分類基準は、ユーザにより設定されることができる。その代わりに、前記エラー分類基準は、所定の基準及び動作環境に対応してエラー管理コントローラ６５０により設定されることができる。エラー管理コントローラ６５０に含まれたメモリエラー分類器６５１は、前記エラー分類基準にしたがって動作することができる。
【０１３０】
ステップＳ７１３において、オンダイＥＣＣ回路６３１は、メモリ装置６３０に格納されたエラーを訂正できる。そして、オンダイＥＣＣ回路６３１は、エラー細部事項が含まれた前記第１のエラー情報を生成できる。前記エラー管理コントローラ６５０は、前記第１のエラー情報を受信できる。
【０１３１】
ステップＳ７１５において、メモリエラー分類器６５１は、前記第１のエラー情報を前記エラー分類基準にパーシングすることができる。具体的に、メモリエラー分類器６５１は、前記第１のエラー情報をパーシングできる。そして、メモリエラー分類器６５１は、前記パーシングされたエラー情報から前記エラー分類基準に対応する少なくとも１つのエラー細部事項を抽出することができる。
【０１３２】
ステップＳ７１７において、メモリエラー分類器６５１は、前記エラー細部事項を前記メモリエラーテーブル６５３に格納して管理することができる。
【０１３３】
一実施形態において、メモリエラー分類器６５１は、前記エラー細部事項を前記エラー分類基準にしたがって分類し、メモリエラーテーブル６５３に前記エラー細部事項を格納することができる。
【０１３４】
一実施形態において、メモリエラー分類器６５１は、前記エラー細部事項を組み合わせて第２のエラー情報を生成できる。そして、メモリエラー分類器６５１は、前記第２のエラー情報をメモリエラー分析装置６９０に送信することができる。
【０１３５】
ステップＳ７１９において、ディスプレイ装置６５５は、メモリエラーテーブル６５３に格納された前記細部エラー情報を表すことができる。
【０１３６】
一実施形態において、メモリエラー分類器６５１は、エラーが発生したメモリの住所に対するエラー細部事項に基づいて複数のメモリ装置６３０の各々のエラー回数をカウントできる。メモリエラー分類器６５１は、前記エラー回数が所定閾値を越えるメモリ装置６３０がある場合、当該メモリ装置６３０を交替させる信号を表示するように、前記ディスプレイ装置６５５を制御できる。
【０１３７】
一方、メモリ装置６３０に格納されたデータのエラーが訂正不可能なエラーである場合、前記訂正不可能なエラーは、メモリ装置６３０のフェイルを引き起こす恐れがある。したがって、仮に、メモリ装置６３０に訂正不可能なエラーが発生すれば、メモリボード６２０を終了し、当該メモリ装置６３０を交替することができる。
【０１３８】
図７Ｂは、図６Ａ〜図６Ｃを参照して説明されたエラー管理コントローラ６５０の動作を示したフローチャートである。
【０１３９】
ステップＳ７３１において、少なくとも１つのエラー分類基準が設定され得る。具体的に、前記エラー分類基準は、ユーザにより設定されることができる。その代わりに、前記エラー分類基準は、所定の基準及び動作環境に対応してエラー管理コントローラ６５０により設定されることができる。エラー管理コントローラ６５０に含まれたメモリエラー分類器６５１は、前記エラー分類基準にしたがって動作することができる。
【０１４０】
ステップＳ７３３において、オンダイＥＣＣ回路６３１は、メモリ装置６３０に格納されたデータのエラーを訂正できる。そして、オンダイＥＣＣ回路６３１は、前記エラーが訂正可能なエラーであるか否かによって他のタイプの第１のエラー情報を生成できる。エラー管理コントローラ６５０は、前記エラーが発生したデータに対する前記第１のエラー情報を受信できる。
【０１４１】
ステップＳ７３５において、メモリエラー分類器６５１は、前記第１のエラー情報のタイプを判断できる。
【０１４２】
仮に、前記第１のエラー情報が訂正可能なエラー情報である場合（ステップＳ７３５において、「Ｙ」）、メモリエラー分類器６５１は、ステップＳ７３７において前記エラー分類基準に前記第１のエラー情報をパーシングできる。具体的に、メモリエラー分類器６５１は、前記エラー分類基準に対応する少なくとも１つのエラー細部事項を前記パーシングされたエラー情報から抽出することができる。
【０１４３】
ステップＳ７３９において、メモリエラー分類器６５１は、前記エラー細部事項をメモリエラーテーブル６５３に格納することができる。
【０１４４】
仮に、前記第１のエラー情報が訂正不可能なエラー情報である場合（ステップＳ７３５において、「Ｎ」）、メモリエラー分類器６５１は、ステップＳ７４１において前記第１のエラー情報をローカルストレージ６６０に格納することができる。
【０１４５】
一実施形態において、データ処理システム６００は、図４を参照して説明された演算ボード２００を備えることができる。
【０１４６】
ステップＳ７４３において、メモリエラー分類器６５１は、演算ボード２００に致命的なエラー信号を送信することができる。前記致命的なエラー信号に応じて、演算ボード２００は、メモリボード６２０を終了させることができる。
【０１４７】
一実施形態において、メモリエラー分類器６５１は、メモリボード６２０がブーティングされた後、前記第１のエラー情報をパーシングしてエラー細部事項を抽出できる。
【０１４８】
図８は、図６Ａ〜図６Ｃを参照して説明されたように、メモリエラー分析装置６９０の動作過程を示した順序図である。
【０１４９】
メモリエラー分析装置６９０は、大量の資料を処理できる大規模コンピュータクラスタで動作する分散アプリケーションを支援するジャバ基盤のソフトウェアフレームワークであるハドゥープ（Ｈａｄｏｏｐ（登録商標））に基づいて動作することができる。ただし、前記ハドゥープ（Ｈａｄｏｏｐ（登録商標））は、メモリエラー分析装置６９０を実現できる１つの例示であり、ハドゥープ（Ｈａｄｏｏｐ（登録商標））をはじめとして、メモリエラー分析装置６９０を実現できる全てのプラットホームが本発明に適用され得る。すなわち、本発明の権利範囲がハドゥープ（Ｈａｄｏｏｐ（登録商標））に基づいたメモリエラー分析装置に限定されるものではないことに留意すべきである。
【０１５０】
ステップＳ８１１において、少なくとも１つのエラー分類基準が設定され得る。メモリエラー分析装置６９０に含まれたメモリエラー分類器６９１は、前記エラー分類基準にしたがって動作することができる。具体的に、前記エラー分類基準は、メモリエラー分析装置６９０のユーザにより設定されることができる。その代わりに、前記エラー分類基準は、所定の基準及び動作環境に対応してデータ処理システム６００により設定されることができる。
【０１５１】
ステップＳ８１３において、メモリエラー分析装置６９０は、前記メモリボード集合６１０から前記第２のエラー情報を受信することができる。具体的に、メモリエラー分析装置６９０のネットワーク装置６９５は、前記第２のエラー情報を各々のメモリボード６２０のネットワーク装置６４０を介して受信することができる。
【０１５２】
ステップＳ８１５において、メモリエラー分類器６９１は、前記第２のエラー情報を前記エラー分類基準にパーシングすることができる。具体的に、メモリエラー分類器６９１は、前記第２のエラー情報をパーシングできる。そして、メモリエラー分類器６９１は、前記パーシングされたエラー情報から前記設定されたエラー分類基準に対応する少なくとも１つのエラー細部事項を抽出することができる。そして、メモリエラー分類器６９１は、前記エラー分類基準にしたがって前記エラー細部事項を分類することができる。
【０１５３】
ステップＳ８１７において、メモリエラー分類器６９１は、前記分類されたエラー細部事項を、前記メモリエラーデータベース６９３に格納することができる。
【０１５４】
一実施形態において、メモリエラー分類器６９１は、メモリエラーデータベース６９３に格納された前記エラー細部事項をマップリデュースフレームワークを使用して分析することができる。具体的に、メモリエラー分類器６９１は、前記エラー細部事項をフィルタリングし、整列することができる。そして、メモリエラー分類器６９１は、前記整列されたエラー細部事項を統合できる。メモリエラー分類器６９１は、前記分析されたエラー細部事項をデータ処理システム６００の信頼性を向上させるために使用することができる。
【０１５５】
上記図６Ａ〜図８を介して説明された本発明の一実施形態によれば、データ処理システム６００に含まれた各メモリボード６２０は、複数のメモリ装置６３０に格納されたデータのエラーに対する第１のエラー情報を収集でき、前記第１のエラー情報を構成する情報のうち、エラー細部事項を抽出し、前記抽出されたエラー情報を所定のエラー分類基準にしたがって分類することができる。各メモリボード６２０は、前記分類されたエラー情報をメモリボード６２０を制御するために使用することができる。したがって、メモリボード６２０の信頼性が向上し得る。
【０１５６】
また、本発明の一実施形態によれば、データ処理システム６００に含まれたメモリエラー分析装置６９０は、メモリボード集合６１０から第２のエラー情報を収集でき、前記第２のエラー情報を構成する情報のうち、細部エラー情報を抽出し、分類し、分析することができる。メモリエラー分類器６９１は、前記分析されたエラー細部事項をデータ処理システム６００の信頼性を向上させるために使用することができる。
【０１５７】
一方、本発明の詳細な説明では、具体的な実施形態に関して説明したが、本発明の範囲から逸脱しない限度内で様々な変形が可能であることはもちろんである。したがって、本発明の範囲は、説明された実施形態に限定されて決められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどにより決められるべきである。
【符号の説明】
【０１５８】
１０  データ処理システム
２０  コンピュータラック
２００  演算ボード
４００  メモリボード
６００  メモリシステム
【図１】
2019125360.tif 000003
【図２】
2019125360.tif 000004
【図３】
2019125360.tif 000005
【図４】
2019125360.tif 000006
【図５】
2019125360.tif 000007
【図６Ａ】
2019125360.tif 000008
【図６Ｂ】
2019125360.tif 000009
【図６Ｃ】
2019125360.tif 000010
【図７Ａ】
2019125360.tif 000011
【図７Ｂ】
2019125360.tif 000012
【図８】
2019125360.tif 000013