(57)【要約】      （修正有）【課題】効率と負荷過渡応答性能を向上させることができる、インダクタと並列なバイパススイッチから成るスリークォーターブリッジ（ＴＱＢ）を有するバック導出スイッチモード電源を提供する。【解決手段】バイパススイッチＱ３、Ｑ４は、ハイサイドスイッチＱ１とローサイドスイッチＱ２がオフである間、平均負荷需要の減少に応答して、バイパススイッチをオンにして、バイパススイッチを介してインダクタ電流ＩＬを選択的に循環させる第１のモードで動作する。第２のモードでは、バイパススイッチをオフにして、出力コンデンサＣ１及びローサイドスイッチを介してインダクタ電流を循環させる。バイパススイッチは、平均負荷需要の減少に応答して、インダクタＬ１に貯蔵された制御量のエネルギーを出力コンデンサに選択的に移送する。【選択図】図３Ａ
2019162025.tif 000002
【特許請求の範囲】
【請求項１】
スリークォーターブリッジ（ＴＱＢ）構造を有するバック導出スイッチモード電源であって、
入力電圧源の第１の端子を中間スイッチノードに選択的に接続するように動作可能な主スイッチと、
前記中間スイッチノードに結合される第１の端子と、エネルギーを負荷に伝送するように構成された出力ノードに結合される第２の端子とを有するインダクタと、
前記入力電圧源の第２の端子から前記中間スイッチノードに電流を伝導するように結合されるフリーホイーリング整流器と、
前記インダクタと並列に配置され、逆直列に接続された第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチから成り、バイパススイッチ制御信号に応答して前記中間スイッチノードと前記出力ノードとの伝導性を調整するように構成されるバイパススイッチと、
を備える装置。
【請求項２】
前記第１の制御可能な半導体スイッチのみがオンになると、電流が第１の方向のみに前記バイパススイッチを通過することができ、前記第２の制御可能な半導体スイッチのみがオンになると、電流が第２の方向のみに前記バイパススイッチを通過することができ、前記第１及び第２の制御可能な半導体スイッチの両方がオンになると、電流が前記第１の方向又は前記第２の方向のいずれかに前記バイパススイッチを通過することができるように、前記バイパススイッチがさらに構成される、請求項１に記載の装置。
【請求項３】
前記第１及び第２の制御可能な半導体スイッチが、共通のドレイン構造において直列接続される、請求項１に記載の装置。
【請求項４】
前記第１及び第２の制御可能な半導体スイッチが、共通のソース構造において直列接続される、請求項１に記載の装置。
【請求項５】
単体として形成される集積回路パッケージをさらに備え、少なくとも前記バイパススイッチ、前記主スイッチ、及び前記フリーホイーリング整流器が前記集積回路パッケージ内に配置される、請求項１に記載の装置。
【請求項６】
単体として形成される集積回路パッケージをさらに備え、少なくとも前記バイパススイッチ及び前記インダクタが前記集積回路パッケージ内に配置される、請求項１に記載の装置。
【請求項７】
前記バイパススイッチに接続するための３つのみの端子を有する単体として形成された集積回路パッケージをさらに備え、少なくとも前記バイパススイッチとゲートドライバ回路が前記集積回路パッケージ内に配置され、前記３つの端子が、前記中間スイッチノードに動作可能に接続される入力端子と、前記出力ノードに動作可能に接続される出力端子と、前記ゲートドライバ回路に動作可能に接続され、前記バイパススイッチ制御信号を受信する制御入力端子とを含む、請求項１に記載の装置。
【請求項８】
前記バイパススイッチが少なくとも１つのＰチャネルＭＯＳＦＥＴを備える、請求項１に記載の装置。
【請求項９】
前記バイパススイッチが少なくとも１つのＮチャネルＭＯＳＦＥＴを備える、請求項１に記載の装置。
【請求項１０】
前記バイパススイッチに動作可能に結合され、前記バイパススイッチ制御信号を生成して、負荷状況に応答して前記バイパススイッチを複数の異なるモードで動作させるように構成される多モードドライバ回路をさらに備える、請求項１に記載の装置。
【請求項１１】
前記複数の異なるモードのうちの１つが、前記第１の制御可能な半導体スイッチと前記第２の制御可能な半導体スイッチの少なくとも一方を、略最小チャネル抵抗状態を特徴とするフルオンモードで動作させるバイパススイッチ制御を生成することを含む、請求項１０に記載の装置。
【請求項１２】
前記複数の異なるモードのうちの１つが、前記第１の制御可能な半導体スイッチと前記第２の制御可能な半導体スイッチの少なくとも一方を、前記少なくとも１つのスイッチの両端間の電圧と前記少なくとも１つのスイッチを通る電流との所定比の調節を特徴とする制御抵抗モードで動作させるバイパススイッチ制御を生成することを含む、請求項１０に記載の装置。
【請求項１３】
前記複数の異なるモードのうちの１つが、前記第１の制御可能な半導体スイッチと前記第２の制御可能な半導体スイッチの少なくとも一方を、前記少なくとも１つのスイッチを通る所定電流の調節を特徴とする制御電流モードで動作させるバイパススイッチ制御を生成することを含む、請求項１０に記載の装置。
【請求項１４】
前記複数の異なるモードのうちの１つが、前記第１の制御可能な半導体スイッチと前記第２の制御可能な半導体スイッチの少なくとも一方を、前記バイパススイッチの所定ノードと所定基準ノード間の所定電圧の調節を特徴とする制御電圧モードで動作させるバイパススイッチ制御を生成することを含む、請求項１０に記載の装置。
【請求項１５】
前記バイパススイッチの前記所定ノードが前記出力ノードを備え、前記所定基準ノードが前記負荷用の回路接地基準を備える、請求項１４に記載の装置。
【請求項１６】
前記バイパススイッチ制御信号に関連付けられた第１の制御信号と前記第１の制御可能な半導体スイッチの第１の制御端子、及び前記バイパススイッチ制御信号に関連付けられた第２の制御信号と前記第２の制御可能な半導体スイッチの第２の制御端子のインタフェースをとるゲート駆動回路をさらに備える、請求項１に記載の装置。
【請求項１７】
前記セットのバイパススイッチ制御信号を生成して前記バイパススイッチを動作させ、動作の実行によって前記インダクタに貯蔵された制御量のエネルギーを前記出力端子に選択的に移送するように動作可能なバイパススイッチコントローラをさらに備え、前記動作が、
第１のモードでは、前記インダクタ電流を前記バイパススイッチを介して選択的に循環させるように前記バイパススイッチを動作させることと、
第２のモードでは、前記インダクタ電流を前記出力端子を介して前記負荷に循環させ、前記フリーホイーリング整流器を通じて帰還させるように前記バイパススイッチを動作させることと、
を含む、請求項１に記載の装置。
【請求項１８】
前記バイパススイッチコントローラが、
前記出力端子での電圧が所定下側閾値に達したことに応答して前記第２のモードに入る、
前記出力端子での電圧が所定上側閾値に達したことに応答して前記第１のモードに入る、
動作を反復的に実行するように構成される、請求項１７に記載の装置。
【請求項１９】
前記バイパススイッチコントローラが、
前記第１のモードでは、前記出力端子での電圧が所定下側閾値を下回ると、前記第２のモードに入る、
前記第２のモードにおいて所定期間に到達すると、第１のモードに入る、
別の動作を反復的に実行するように構成される、請求項１７に記載の装置。
【請求項２０】
前記バイパススイッチコントローラが、
前記出力端子での電圧が所定上側閾値に到達したことに応答して前記第１のモードに入り、
前記インダクタの電流が所定第１の電力閾値を超える場合、前記出力端子の電圧が所定下側閾値に到達すると、
ａ）前記インダクタ電流が所定第２の電力閾値を下回るまでオフ状態を維持するように主スイッチを制御する、
ｂ）前記出力端子の電圧が所定下側閾値に到達したことに応答して前記第２のモードに入る、
ｃ）前記出力端子の電圧が所定上側閾値に到達したことに応答して前記第１のモードに入る、
動作を反復的に実行するように構成される、請求項１７に記載の装置。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本願は、Ｃｈｒｉｓ  Ｍ．Ｙｏｕｎｇによって２０１８年３月１４日に提出された米国仮出願第６２／６４２，７１７号の「バック導出スイッチ電源技術」に権利を主張する。
【０００２】
本願は、引用により上記出願の内容をすべて組み込む。
【技術分野】
【０００３】
各種実施形態は概して、スイッチモード電源のコンポーネント及び方法に関する。
【背景技術】
【０００４】
電子装置は様々な形で電力を受け取る。たとえば、家電装置は壁付きコンセント（たとえば、コンセント）又は各種携帯電源（たとえば、電池、再生可能エネルギー源、発電機）から電力を受け取ることができる。電池式装置は電池容量と消費される平均電流とに依存する動作時間を有する。電池式装置の製造業者は、電池交換又は充電動作の間により長く装置を使用するため、製品の平均電池電流を低減するよう努力することができる。いくつかの例では、商用電源式装置については、熱負荷を最小限にするため、及び／又は消費電流ワット毎のパフォーマンスを最大限に高めるため、製品の電力効率を高めるように努めることができる。
【０００５】
いくつかの電子装置では、入力電圧源（たとえば、電池入力、整流主電源、中間ＤＣ電源）は、各種電圧変換回路によって異なる電圧に変換することができる。スイッチモード電源は、効率が高いために電圧変換回路として人気を集めており、様々な電子装置で使用されることが多い。
【０００６】
スイッチモード電源は、超低抵抗でオンになり、超高抵抗でオフになるスイッチ装置を用いて電圧を変換する。スイッチモード電源は、ある期間中に出力インダクタを充電し、それに続く期間中にインダクタエネルギーの一部又は全部を放出することができる。出力エネルギーは、出力コンデンサのバンクに送られ、直流出力電圧を生成するフィルタリングを提供することができる。バック導出スイッチモード電源では、出力電圧は、定常状態ではほぼ入力電圧×デューティサイクルとなり、デューティサイクルは、１スイッチサイクル間にパススイッチのオン時間をパススイッチのオン時間とオフ時間の合計で割ったものである。
【発明の概要】
【０００７】
いくつかの装置及び関連方法は、インダクタと並列にバイパススイッチを備えて形成されたスリークォーターブリッジ（ＴＱＢ）式のバック導出スイッチモード電源に関する。例示的な例では、バイパススイッチは、平均負荷需要の減少に応答して、ハイサイドスイッチ及びローサイドスイッチがオフの間、バイパススイッチをオンにして、バイパススイッチを介してインダクタ電流を選択的に循環させる第１のモードで動作するように構成することができる。第２のモードでは、バイパススイッチはオフにされ、たとえば、出力コンデンサ及びローサイドスイッチを介してインダクタ電流を循環させることができる。ＴＱＢのいくつかの実施例では、バイパススイッチは、たとえば、一時的な外乱を低減させつつ、平均負荷需要の減少に応答して、インダクタに貯蔵される制御量のエネルギーの出力コンデンサへの移送タイミングを選択的に設定するように動作させることができる。
【０００８】
いくつかの装置及び関連方法は、インダクタと並列にバイパススイッチを備えて形成されたパッケージ回路モジュール内の誘導素子による能動的動作のための伝導性調整装置に関する。例示的な例では、バイパススイッチは、たとえば、２つの逆直列接続ＭＯＳＦＥＴから成る制御可能な二方向スイッチであってもよい。いくつかの実施形態では、パッケージモジュールは、バック導出スイッチモード電源として動作可能な主スイッチ及び／又はフリーホイーリング整流器（たとえば、同期整流器）を含むことができる。バイパススイッチは、動作時、たとえば、インダクタから負荷へのエネルギー位相のタイミング及び／又は量を制御するため、バイパススイッチを介してインダクタ電流を選択的に循環させることができる。いくつかの実施例では、バイパススイッチは、たとえば、バック導出スイッチモード電源内のインダクタの両端子間の伝導性を動的に調整して、多数の動作モードで回路性能を向上させるように動作させることができる。
【０００９】
各種実施形態は１又は複数の利点を達成することができる。電力密度の改善は、たとえば、プロセッサ負荷と関連する場合のように、正の負荷過渡応答と負の負荷過渡応答間で電圧レベルを仕様書内に維持するのに必要なバルクキャパシタンスを低減することによって達成することができる。大きな負荷過渡電流中、バルクキャパシタンスを大幅に低減させる電圧調節を可能にする各種実施例では、体積、コスト、重量、及び基板面積を相当低減させることができる。別の利点としては、ノイズを減衰させつつ過渡応答と効率を向上させることができる。
【００１０】
出力キャパシタンスの低減は、１又は複数の利点を実現することができる。たとえば、キャパシタンスを低減することで、コスト、所要の基板空間、重量、組立コスト、及び組立時間を低減させ、製品信頼性及び製品寿命を向上させることができる。スリークォーターブリッジ（ＴＱＢ）のいくつかの例は、各種スイッチモード電源の効率を高めることができる。ＴＱＢを用いて実現される各種方法は、たとえば、インダクタと並列なバイパススイッチを流れる二方向電流など、出力負荷需要が突然に変化する際、出力インダクタに貯蔵されたエネルギーをより有効に利用することができる。このように、ＴＱＢは、各種スイッチモード電源の出力電圧供給源における過渡出力電圧の山と谷を大幅に軽減することができる。各種ＴＱＢは、各種スイッチモード電源で必要な出力キャパシタンスの量を低減することができる。各種ＴＱＢは、各種スイッチモード電源の出力電圧源における過渡電圧の抑制手段のサイズ、重量、及びコストを低減することができる。
【００１１】
好都合なことに、いくつかの実施例は、たとえば、負荷遮断状況中、出力コンデンサへの過剰なエネルギー流を低減する、又はほぼ回避することができる。いくつかの実施形態では、負荷遮断後、出力コンデンサの所定比で、制御放出用にインダクタに貯蔵されたエネルギーを選択的に放出することができる。いくつかの例では、過剰エネルギーを制御可能に放散させて、負荷遮断の影響に対処してもよい。いくつかの実施例は、たとえば、過剰電圧が出力コンデンサで逸脱した場合に出力電圧をクランプすることによって、負荷回路を保護することができる。いくつかの実施例は、インダクタのバイパスを設けて、過渡応答を加速させる、及び／又は低〜高過渡応答中の位相ノードのリンギングを排除することができる。さらに、不連続伝導モード（ＤＣＭ）中、たとえば、ＴＱＢ動作は、リンギングの減衰を含むことができる。例示的な一例では、各種実施形態は、動作の一モードでは、高電流から低電流への負荷以降中、インダクタ電流を循環させて出力源での過電圧を制限するように動作させることができる。いくつかの例では、ＴＱＢは、エネルギーを放出及び／又は放散させて、バック導出電力変換モジュールのインダクタを介して循環させるように動作してもよい。
【００１２】
いくつかの装置及び関連方法は、インダクタに並列にバイパススイッチ（ＢＰＳ）を備えて形成されたスリークォーターブリッジ（ＴＱＢ）式のバック導出スイッチモード電源用の多モードドライバに関する。例示的な例では、多モードドライバは、たとえば、負荷状況に応答して複数の異なるモードでＢＰＳを動作させるように構成することができる。複数のモードは、たとえば、フルオン、制御抵抗、制御電流、及び制御電圧の任意の組み合わせでＢＰＳを動作させてもよい。いくつかの例では、ＢＰＳドライバは、バックスイッチドライバの外部の別個の回路に形成してもよい。いくつかの実施形態は、多モードドライバとＢＰＳを共にパッケージングすることができる。各種実施例では、好都合なことに、多モードドライバは、負荷動態に応答する多モード動作に基づき、たとえば、効率と負荷過渡応答性能を向上させることができる。
【００１３】
各種実施形態の詳細を添付図面に示し、以下説明する。他の特徴及び利点は、明細書、図面、及び請求項から自明になるであろう。
【図面の簡単な説明】
【００１４】
【図１】図１は、バック導出スイッチモード電源（ＢＰＳ）の過渡負荷応答を抑制する例示的なスリークォーターブリッジ（ＴＱＢ）を示す。
【００１５】
【図２Ａ】図２Ａは、ＢＰＳに実装され、第１のポスト負荷遮断（ＰＬＤ１）機能で動作する例示的なＴＱＢを示す。
【００１６】
【図２Ｂ】図２Ｂは、ＢＰＳに実装され、第１のポスト負荷遮断（ＰＬＤ１）機能で動作する例示的なＴＱＢのフローチャートである。
【００１７】
【図３Ａ】図３Ａは、ＢＰＳに実装され、第２のポスト負荷遮断（ＰＬＤ２）機能で動作する例示的なＴＱＢを示す。
【００１８】
【図３Ｂ】図３Ｂは、ＢＰＳに実装され、第２のポスト負荷遮断（ＰＬＤ２）機能で動作する例示的なＴＱＢのフローチャートである。
【００１９】
【図４Ａ】図４Ａは、ＢＰＳに実装され、第３のポスト負荷遮断（ＰＬＤ３）機能で動作する例示的なＴＱＢを示す。
【００２０】
【図４Ｂ】図４Ｂは、ＢＰＳに実装され、第３のポスト負荷遮断（ＰＬＤ３）機能で動作する例示的なＴＱＢのフローチャートである。
【００２１】
【図５Ａ】図５Ａは、例示的なＴＱＢ実装無しでのＢＰＳの応答のグラフである。
【００２２】
【図５Ｂ】図５Ｂは、例示的なＴＱＢ実装有りでのＢＰＳの応答のグラフである。
【００２３】
【図６Ａ】図６Ａは、ＢＰＳに実装され、第１の出力電圧クランプ（ＯＶＣ１）機能で動作する例示的なＴＱＢを示す。
【００２４】
【図６Ｂ】図６Ｂは、ＢＰＳに実装され、第１の出力電圧クランプ（ＯＶＣ１）機能で動作する例示的なＴＱＢのフローチャートである。
【００２５】
【図７Ａ】図７Ａは、ＢＰＳに実装され、第２の出力電圧クランプ（ＯＶＣ２）機能で動作する例示的なＴＱＢを示す。
【００２６】
【図７Ｂ】図７Ｂは、ＢＰＳに実装され、第２の出力電圧クランプ（ＯＶＣ２）機能で動作する例示的なＴＱＢのフローチャートである。
【００２７】
【図８Ａ】図８Ａは、ＢＰＳに実装され、過渡加速（ＴＳＵ）機能で動作する例示的なＴＱＢを示す。
【００２８】
【図８Ｂ】図８Ｂは、ＢＰＳに実装され、過渡加速（ＴＳＵ）機能で動作する例示的なＴＱＢのフローチャートである。
【００２９】
【図９Ａ】図９Ａは、ＢＰＳに実装され、スイッチノードリンギング抑制（ＳＮＲＳ）機能で動作する例示的なＴＱＢを示す。
【００３０】
【図９Ｂ】図９Ｂは、ＢＰＳに実装され、スイッチノードリンギング抑制（ＳＮＲＳ）機能で動作する例示的なＴＱＢのフローチャートである。
【００３１】
【図１０Ａ】図１０Ａは、ＢＰＳに実装され、不連続モード（ＤＣＭ）で動作する例示的なＴＱＢを示す。
【００３２】
【図１０Ｂ】図１０Ｂは、ＢＰＳに実装され、不連続モード（ＤＣＭ）リンギング抑制（ＤＣＭＲＳ）機能で動作する例示的なＴＱＢのフローチャートである。
【００３３】
【図１０Ｃ】図１０Ｃは、ＢＰＳに実装され、不連続モード（ＤＣＭ）スイッチング損失抑制（ＤＣＭＳＬＳ）機能で動作する例示的なＴＱＢのフローチャートである。
【００３４】
【図１１】図１１は、ＢＰＳに実装されたＴＱＢの例示的なヒステリシス誘導エネルギー放出動作のグラフである。
【００３５】
【図１２】図１２は、ＢＰＳに実装されたＴＱＢの例示的な一定オフ時間誘導エネルギー放出動作のグラフである。
【００３６】
【図１３】図１３は、ＢＰＳに実装されたＴＱＢの例示的な一定のオン時間誘導エネルギー放出動作のグラフである。
【００３７】
【図１４】図１４は、例示的なＴＱＢの概略図である。
【００３８】
【図１５】図１５は、例示的なアクティブインダクタの概略図である。
【００３９】
【図１６】図１６は、共通のソースを有するＰチャネルＦＥＴを含む例示的なアクティブインダクタの概略図である。
【００４０】
【図１７】図１７は、例示的なＴＱＢの概略図である。
【００４１】
【図１８】図１８は、例示的なＴＱＢの概略図である。
【００４２】
【図１９】図１９は、例示的なアクティブインダクタの概略図である。
【００４３】
【図２０】図２０は、例示的なアクティブインダクタの概略図である。
【００４４】
【図２１Ａ】図２１Ａは、共通のドレイン構造に配置されたＮチャネルＦＥＴを含む例示的な４端子アクティブインダクタアセンブリの概略図である。
【００４５】
【図２１Ｂ】図２１Ｂは、共通のドレイン構造に配置されたＰチャネルＦＥＴを含む例示的な４端子アクティブインダクタアセンブリの概略図である。
【００４６】
【図２２Ａ】図２２Ａは、共通のソース構造に配置されたＮチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。
【００４７】
【図２２Ｂ】図２２Ｂは、共通のソース構造に配置されたＰチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。
【００４８】
【図２２Ｃ】図２２Ｃは、共通のドレイン構造に配置されたＮチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。
【００４９】
【図２２Ｄ】図２２Ｄは、共通のドレイン構造に配置されたＰチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。
【００５０】
【図２３Ａ】図２３Ａは、統合ドライバを有する共通のソース構造に配置されたＮチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。
【００５１】
【図２３Ｂ】図２３Ｂは、統合ドライバを有する共通のソース構造に配置されたＰチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。
【００５２】
【図２３Ｃ】図２３Ｃは、統合ドライバを有する共通のドレイン構造に配置されたＮチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。
【００５３】
【図２３Ｄ】図２３Ｄは、統合ドライバを有する共通のドレイン構造に配置されたＰチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。
【００５４】
各図面の同様の参照符号は同様の要素を示す。
【発明を実施するための形態】
【００５５】
理解し易くするため、本文献は以下のようにまとめてある。第１に、図１を参照して、典型的なコンピューティング製品のスリークォーターブリッジ及び例示的な実装について簡単に紹介する。第２に、図２Ａ〜１０Ｃを参照して、各種例示的なＴＱＢの各種例示的な動作モードについて説明する。次に、図１１〜１３を参照して、さらなる説明で、例示的なＴＱＢの誘導エネルギーの管理の向上について解説する。最後に、図１４〜２３Ｄを参照して、例示的なＴＱＢのパッケージング及び回路構造の実施形態を提示し、たとえばコスト、ピンアウト、汎用性、及びサイズの向上について解説する。
【００５６】
図１は、バック導出スイッチモード電源（ＢＰＳ）の過渡負荷応答を抑制する例示的なスリークォーターブリッジ（ＴＱＢ）を示す。過渡負荷抑制の例１００はＴＱＢ回路１０５を含む。ＴＱＢ回路１０５はバック導出ＳＭＰＳ１１０に動作可能に結合される。ＴＱＢ回路１０５は、ＳＭＰＳコントローラ（図示せず）によって制御されるいくつかのモードで動作することができる。たとえば、ＴＱＢ回路１０５は、出力インダクタ１１５内のエネルギーを選択的に再循環させ放出することができる。負荷需要１２０が迅速に、たとえば、高負荷状態１２５から低負荷状態１３０へと変化するとき、出力インダクタ１１５からの選択的な再循環及びエネルギー放出が有効になり得る。
【００５７】
出力電圧供給源１３５はバック導出ＳＭＰＳ１１０によって供給される。出力電圧供給源１３５は様々な負荷１４０を供給する。負荷１４０は、出力電圧供給源１３５に加えられる過渡電流を表してもよい。例示的な負荷需要１２０のグラフに示されるように、ＴＱＢ回路１０５がバック導出ＳＭＰＳ１１０に実装されない場合、出力電圧応答１４５は出力電圧供給源１３５に加えられる過渡電流に応答して相当大きな乱れを含むことがある。ＴＱＢ回路１０５がバック導出ＳＭＰＳ１１０に実装されると、出力電圧応答１５０は充分良好に調節されて、大きな電圧の乱れがほぼ回避される。
【００５８】
図示される例では、バック導出ＳＭＰＳ１１０はコンピュータ１５５に実装される。コンピュータ１５５は、１又は複数の負荷１４０を供給する１又は複数のバック導出ＳＭＰＳ１１０を含む。いくつかの例では、負荷１４０は電圧の乱れが制限された入力電圧で動作するように規定することができる。
【００５９】
図２Ａは、ＢＰＳに実装され、第１のポスト負荷遮断（ＰＬＤ１）機能で動作する例示的なＴＱＢを示す。ＴＱＢ実装２００ＡはハイサイドＦＥＴＱ１を含む。ハイサイドＦＥＴＱ１は、ドレイン端子上でＤＣ入力供給源、たとえば、ＶＩＮに接続することができる。ハイサイドＦＥＴＱ１は、出力インダクタＬ１の入力端子をＤＣ入力供給減に選択的に接続するように構成される。ハイサイドＦＥＴＱ１は、ソース端子上でローサイドＦＥＴＱ２のドレイン端子に接続される。ローサイドＦＥＴＱ２は、出力電流を出力インダクタＬ１に選択的に帰還させるように構成される。ローサイドＦＥＴＱ２はたとえば同期整流器であってもよい。ハイサイドＦＥＴＱ１及びローサイドＦＥＴＱ２は、ゲート端子上で個々の制御信号、たとえば、スイッチモード電源制御チップによって制御される１又は複数のドライバチップからの制御出力に接続することができる。ローサイドＦＥＴＱ２は、ソース端子上で出力コンデンサＣ１の負端子に接続される。出力インダクタＬ１は、出力端子上で出力コンデンサＣ１の正端子に接続される。
【００６０】
出力インダクタの入力端子は、第１のバイパスＦＥＴＱ３のドレイン端子に接続される。第１のバイパススイッチＱ３のソース端子は、第２のバイパスＦＥＴＱ４のソース端子に接続される。第２のバイパスＦＥＴＱ４は、ドレイン端子上で出力インダクタの出力端子に接続される。第１のバイパスＦＥＴＱ３及び第２のバイパスＦＥＴＱ４は、ゲート端子上で個々の制御信号、たとえば、スイッチモード電源制御チップによって制御される１又は複数のドライバチップからの制御出力に接続することができる。第１のバイパスＦＥＴＱ３及び第２のバイパスＦＥＴＱ４は、たとえば、バイパススイッチＱ３／Ｑ４と称することができる。出力コンデンサＣ１は負荷需要を供給することができる。
【００６１】
本例のＢＰＳでは、バイパススイッチＱ３／Ｑ４が出力インダクタＬ１に並列に設けられ、平均負荷需要の減少に応答して、第１のモード（たとえば、モード１）では、ハイサイドスイッチＱ１はオフとなり、バイパススイッチＱ３／Ｑ４はオンとなって、出力インダクタＬ１からの電流をバイパススイッチＱ３／Ｑ４を介して選択的に循環させる。第２のモード（たとえば、モード２）では、バイパススイッチＱ３／Ｑ４はオフとなって、出力コンデンサＣ１及びローサイドＦＥＴＱ２整流器を介してインダクタ電流を循環させる。第２のモード（たとえば、モード２）は、出力インダクタＬ１に貯蔵された制御量のエネルギーを出力コンデンサＣ１に選択的に移送することができる。
【００６２】
上述の動作は、エネルギーを負荷に解放する（たとえば、第２のモード（たとえば、モード２）においてバイパススイッチＱ３／Ｑ４を用いて出力インダクタ電流を選択的に解放する）ことによってエネルギーが負荷により消費されるまで、エネルギーを出力インダクタ内に捕捉する（たとえば、第１のモード（たとえば、モード１）においてバイパススイッチＱ３／Ｑ４を用いて出力インダクタ電流を選択的に循環させる）ことによって出力インダクタ電流を有効利用することができる。
【００６３】
図２Ｂは、ＢＰＳに実装され、第１のポスト負荷遮断（ＰＬＤ１）機能で動作する例示的なＴＱＢのフローチャートである。第１のポスト負荷遮断プロセス２００Ｂはステップ２０５から始まり、ハイサイドスイッチＱ１はオフである。ステップ２０５で、バイパススイッチＱ３／Ｑ４は、ＢＰＳの出力インダクタＬ１に並列に設けられる。次に、ステップ２１０で、プロセスは負荷需要信号を受信する。いくつかの例では、負荷需要信号は出力電流需要を示すことができる。各種実施例では、出力電流需要が増加すると、出力電圧が減少し所定閾値を超えて負荷需要の変化を示すことがある。次に、ステップ２１５で、プロセスは負荷需要方向を判定する。負荷需要が減少していない場合、プロセスはステップ２１０に戻る。負荷需要が増加している場合、プロセスはステップ２２０に続く。ステップ２２０で、プロセスは動作モードを判定する。各種例では、動作モードは出力電圧に基づき判定することができる。いくつかの実施例では、動作モードは制御信号によって判定することができる。
【００６４】
判定された動作モードがインダクタ電流を再循環させることである場合、プロセスはステップ２２５に続く。ステップ２２５で、バイパススイッチＱ３／Ｑ４はオンとなり、バイパススイッチＱ３／Ｑ４を通じて出力インダクタＬ１内の電流を循環させる。次いで、プロセスはステップ２１０に続き、そこでプロセスは始めからやり直されて反復される。
【００６５】
判定された動作モードが負荷にインダクタ電流を供給することである場合、プロセスはステップ２３０に続く。ステップ２３０で、該方法はバイパススイッチをオフにして、出力コンデンサ及びリーホイーリング整流器を介してインダクタ電流を循環させる。次に、プロセスはステップ２１０に続き、そこでプロセスは最初に戻って繰り返される。本モードでは、ローサイドＦＥＴＱ２をオフにして、電流を帰還させローサイドＦＥＴＱ２のボディダイオードを通過させることができる。いくつかの例では、ローサイドＦＥＴＱ２は、効率を向上させるためにオンにして同期整流器として機能することができる。
【００６６】
図３Ａは、ＢＰＳに実装され、第２のポスト負荷遮断（ＰＬＤ２）機能で動作する例示的なＴＱＢを示す。ＴＱＢ実装３００Ａは、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素を含む。ＴＱＢ実装２００Ａと同様、出力コンデンサＣ１は負荷需要を供給することができる。
【００６７】
本例のＢＰＳでは、バイパススイッチＱ３／Ｑ４が出力インダクタＬ１に並列に設けられ、平均負荷需要の減少に応答して、第１のモード（たとえば、モード１）では、バイパススイッチＱ３／Ｑ４をオンにして、出力インダクタＬ１からの電流をバイパススイッチＱ３／Ｑ４を介して選択的に循環させる。第２のモード（モード２）では、バイパススイッチＱ３／Ｑ４は線形モードで動作し、インダクタ電流を出力コンデンサＣ１及びローサイドＦＥＴＱ２整流器を介して循環させる。第２のモード（たとえば、モード２）は、出力インダクタＬ１に貯蔵された制御量のエネルギーを出力コンデンサＣ１に連続的に移送することができる。
【００６８】
図３Ｂは、ＢＰＳに実装され、第２のポスト負荷遮断（ＰＬＤ２）機能で動作する例示的なＴＱＢのフローチャートである。第２のポスト負荷遮断プロセス３００Ｂはステップ３０５から始まる。ステップ３０５で、バイパススイッチＱ３／Ｑ４は、ＢＰＳの出力インダクタＬ１に並列に設けられる。次に、ステップ３１０で、プロセスは負荷需要信号を受信する。次に、ステップ３１５で、プロセスは負荷需要方向を判定する。負荷需要が増大している場合、プロセスはステップ３１０に戻る。負荷需要が減少している場合、プロセスはステップ３２０に続く。ステップ３２０で、プロセスは動作モードを判定する。判定された動作モードがインダクタ電流を再循環することである場合、プロセスはステップ３２５に続く。ステップ３２５で、バイパススイッチＱ３／Ｑ４はオンとなり、バイパススイッチＱ３／Ｑ４を通じて出力インダクタＬ１内で電流を循環させる。
【００６９】
判定された動作モードが負荷へ電流を供給することである場合、プロセスはステップ３３０に続く。ステップ３３０で、バイパススイッチＱ３／Ｑ４は、線形モードで動作して、出力コンデンサＣ１及びローサイドＦＥＴＱ２を通じて出力インダクタＬ１内で電流を循環させる。したがって、第２の負荷遮断プロセス３００Ｂは、バイパススイッチＱ３／Ｑ４を用いて線形モードで動作することによって、より連続的な速度で、出力インダクタＬ１に貯蔵された制御量のエネルギーを出力コンデンサＣ１に放出することができる。
【００７０】
図４Ａは、ＢＰＳに実装され、第３のポスト負荷遮断（ＰＬＤ３）機能で動作する例示的なＴＱＢを示す。ＴＱＢ実装４００Ａは、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素を含む。ＴＱＢ実装２００Ａと同様、出力コンデンサＣ１は負荷需要を供給することができる。
【００７１】
本例のＢＰＳでは、バイパススイッチＱ３／Ｑ４が出力インダクタＬ１に並列に設けられ、負荷需要の減少に応答して、バイパススイッチＱ３／Ｑ４はインダクタＬ１に貯蔵された過剰なエネルギーを放散させる抵抗モードで動作するように制御される。インダクタＬ１に貯蔵された過剰エネルギーの放散は、たとえば、負荷がオフとなる、又はＢＰＳから切断されるときなど、負荷が近い将来、エネルギーを必要としない状況で好都合であり得る。
【００７２】
図４Ｂは、ＢＰＳに実装され、第３のポスト負荷遮断（ＰＬＤ３）機能で動作する例示的なＴＱＢのフローチャートである。第３のポスト負荷遮断プロセス４００Ｂはステップ４０５から始まる。ステップ４０５で、バイパススイッチＱ３／Ｑ４は、ＢＰＳの出力インダクタＬ１に並列に設けられる。次に、ステップ４１０で、プロセスは負荷需要信号を受信する。次に、ステップ４１５で、プロセスは負荷需要方向を判定する。負荷需要が増大していれば、プロセスはステップ４１０に戻る。負荷需要が減少していれば、プロセスはステップ４２０に続く。ステップ４２０で、バイパススイッチＱ３／Ｑ４がオンにされて、出力インダクタＬ１に貯蔵された制御量のエネルギーを選択的に放散させる。たとえば、エネルギーは、第１のバイパスＦＥＴＱ３のボディダイオード内に放散させることができる。エネルギーは、たとえば、抵抗モードで動作する第１のバイパスＦＥＴＱ３内で、単独で又は第１のバイパスＦＥＴＱ３のボディダイオードと組み合わせて放散させてもよい。また、エネルギーは、たとえば、抵抗モードで動作する第２のバイパスＦＥＴＱ４内で、単独で又は抵抗モードで動作する第１のバイパスＦＥＴＱ３及び／又は第１のバイパスＦＥＴＱ３のボディダイオードと組み合わせて放散させてもよい。
【００７３】
図５Ａは、例示的なＴＱＢ実装無しでのＢＰＳの応答を示すグラフである。出力電圧５０５Ａは、例示的なＴＱＢ実装無しでのＢＰＳに関して示す。５１０Ａによって特定される時点で、急激に負荷は大幅に電流を放出し、たとえば、負荷は５０アンペアから５アンペアへ急落する場合がある。突然の負荷放出に応答して、より多くの出力インダクタ電流ＩＬ５２０Ａが負荷の代わりに出力キャパシタンスに導かれるため、出力電圧５０５Ａが上昇する。図示される例では、出力電圧５０５Ａは３２−ｍＶの過渡サージ５１５Ａを含む。
【００７４】
図５Ｂは、例示的なＴＱＢ実装有りでのＢＰＳの応答を示すグラフである。出力電圧５０５Ｂは、例示的なＴＱＢ実装有りでのＢＰＳに関して示す。５１０Ｂによって特定される時点で、急激に負荷は大幅に電流を放出し、たとえば、負荷は５０アンペアから５アンペアへ急落する場合がある。急速な負荷放出に応答して、より多くの出力インダクタ電流ＩＬ５２０Ｂが負荷の代わりに出力キャパシタンスに導かれるため、出力電圧５０５Ｂが上昇する。図示される例では、出力インダクタ電流ＩＬ５２０Ｂの一部がＴＱＢ実装に導かれる。ＴＱＢ実装への電流方向はＩＴＱＢ５２５Ｂとして特定される。次に、結果として出力コンデンサに流れ込む電流はＩΔ５３０Ｂである。したがって、結果として出力コンデンサに流れ込む電流ＩΔ５３０Ｂは、出力電圧５０５Ｂと同様に低減される。図示される例では、出力電圧５０５Ｂは１５−ｍＶの過渡サージ５１５Ｂを含む。
【００７５】
図６Ａは、ＢＰＳに実装され、第１の出力電圧クランプ（ＯＶＣ１）機能で動作する例示的なＴＱＢを示す。ＴＱＢ実装６００Ａは、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素を含む。ＴＱＢ実装２００Ａと同様、出力コンデンサＣ１は出力電圧を供給することができる。
【００７６】
本例のＢＰＳでは、バイパススイッチＱ３／Ｑ４が出力インダクタＬ１に並列に設けられ、バイパススイッチＱ３／Ｑ４は、ローサイドＦＥＴＱ２を介して出力コンデンサＣ１上で出力電圧をクランプする抵抗モードで動作するように制御される。例示的な例では、所定閾値を超える出力コンデンサＣ１上の出力電圧に応答して、予めプログラムされたコントローラは、抵抗モードでバイパススイッチＱ３／Ｑ４を動作させ、ローサイドＦＥＴＱ２をオンにすることができる。次いで、出力コンデンサＣ１からの電流はバイパススイッチＱ３／Ｑ４及びローサイドＦＥＴＱ２を流れることができる。したがって、エネルギーは、バイパススイッチＱ３／Ｑ４内で放散させて、出力コンデンサＣ１の両端間の電圧をクランプすることができる。エネルギー放散量は、バイパススイッチＱ３／Ｑ４を動作させるプログラムされたコントローラによって制御することができる。
【００７７】
図６Ｂは、ＢＰＳに実装され、第１の出力電圧クランプ（ＯＶＣ１）機能で動作する例示的なＴＱＢのフローチャートである。第１の出力電圧クランププロセス６００Ｂはステップ６０５から始まる。ステップ６０５で、バイパススイッチＱ３／Ｑ４はＢＰＳの出力インダクタＬ１に並列に設けられる。次に、ステップ６１０で、プロセスは出力電圧信号を受信する。次に、ステップ６１５で、プロセスは出力電圧と所定閾値を比較する。
【００７８】
出力電圧が所定閾値を上回る場合、プロセスはステップ６２０に進む。ステップ６２０で、プロセスはハイサイドＦＥＴＱ１をオフにする。次に、ステップ６２５で、プロセスはローサイドＦＥＴＱ２をオンにする。最後に、ステップ６３０で、プロセスはステップ６１０に戻る前に、線形モードでバイパススイッチＱ３／Ｑ４を動作させて、出力コンデンサＣ１の両端間の電圧をクランプする。
【００７９】
出力電圧が所定閾値を下回れば、プロセスはステップ６３５に進む。ステップ６３５で、プロセスはバイパススイッチＱ３／Ｑ４をオフにする。次に、ステップ６４０で、プロセスは通常スイッチモード動作に戻る又は通常スイッチモード動作を再開して、ステップ６１０に戻る。
【００８０】
図７Ａは、ＢＰＳに実装され、第２の出力電圧クランプ（ＯＶＣ２）機能で動作する例示的なＴＱＢを示す。ＴＱＢ実装７００Ａは、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素を含む。ＴＱＢ実装２００Ａと同様、出力コンデンサＣ１は出力電圧及び出力電流を供給することができる。出力電圧及び／又は出力電流はリンギング特性を含むことができる。
【００８１】
本例のＢＰＳでは、バイパススイッチＱ３／Ｑ４は出力インダクタＬ１と並列であり、バイパススイッチＱ３／Ｑ４は、抵抗モードで動作して、ローサイドＦＥＴＱ２を通じて出力電圧を出力コンデンサＣ１にクランプするように制御される。例示的な例では、平均負荷需要の減少からの出力リンギング特性に応答して、バイパススイッチＱ３／Ｑ４は、出力インダクタ−コンデンサ（ＬＣ）Ｌ１、Ｃ１回路の組み合わせの品質係数（Ｑ）を調節して出力リンギング特性を動的に調整する抵抗モードで動作するように制御される。
【００８２】
図７Ｂは、ＢＰＳに実装され、第２の出力電圧クランプ（ＯＶＣ２）機能で動作する例示的なＴＱＢのフローチャートである。第２の出力電圧クランププロセス７００Ｂはステップ７０５から始まる。ステップ７０５で、バイパススイッチＱ３／Ｑ４はＢＰＳの出力インダクタＬ１に並列に設けられる。次に、ステップ７１０で、プロセスはリンギング特性を受信し測定する。次に、ステップ７１５で、プロセスはリンギング特性と所定閾値を比較する。
【００８３】
リンギング特性が所定閾値を上回れば、プロセスはステップ７２０に進む。ステップ７２０で、プロセスはハイサイドＦＥＴＱ１をオフにする。最後に、ステップ７２５で、プロセスはステップ７１０に戻る前に、線形モードＤでバイパススイッチＱ３／Ｑ４を動作させて、出力インダクタ−コンデンサ（ＬＣ）Ｌ１、Ｃ１回路の品質係数（Ｑ）を調節する。したがって、バイパススイッチＱ３／Ｑ４は、線形モードで動作して、リンギング特性をほぼ除去又は低減させる。
【００８４】
リンギング特性が所定閾値を下回れば、プロセスはステップ７３０に進む。ステップ７３０で、プロセスはバイパススイッチＱ３／Ｑ４をオフにする。次に、ステップ７３５で、プロセスは通常のスイッチモード動作に戻る又は通常のスイッチモード動作を再開した後、ステップ７１０へ戻る。
【００８５】
図８Ａは、ＢＰＳに実装され、過渡加速（ＴＳＵ）機能で動作する例示的なＴＱＢを示す。ＴＱＢ実装８００Ａは、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素を含む。ＴＱＢ実装２００Ａと同様、出力コンデンサＣ１は負荷需要を供給することができる。本例のＢＰＳでは、バイパススイッチＱ３／Ｑ４が出力インダクタＬ１に並列に設けられ、バイパススイッチＱ３／Ｑ４は、負荷需要の増加に応答して、バイパス電流ＩＢＹＰＡＳＳをインダクタ電流ＩＩＮＤＵＣＴＯＲに並列に流して余剰電流を負荷に供給することができる。
【００８６】
図８Ｂは、ＢＰＳに実装され、過渡加速（ＴＳＵ）機能で動作する例示的なＴＱＢのフローチャートである。過渡加速プロセス８００Ｂはステップ８０５から始まる。ステップ８０５で、バイパススイッチＱ３／Ｑ４は、ＢＰＳの出力インダクタＬ１に並列に設けられる。次に、ステップ８１０で、プロセスは負荷需要信号を受信し測定する。次に、ステップ８１５で、プロセスはハイサイドＦＥＴＱ１の状態を判定する。ハイサイドＦＥＴがオンである場合、プロセスはステップ８１０に戻る。ハイサイドＦＥＴがオフである場合、プロセスはステップ８２０に進む。ステップ８２０で、プロセスは負荷需要の変化状態を判定する。負荷需要が変化していない場合、プロセスはステップ８１０に戻る。負荷需要が変化している場合、プロセスはステップ８２５に続く。ステップ８２５で、プロセスは負荷需要変化方向を判定する。
【００８７】
負荷需要が増加している場合、プロセスはステップ８３０に進む。ステップ８３０で、プロセスはバイパススイッチＱ３／Ｑ４の抵抗を制御して、バイパス電流ＩＢＹＰＡＳＳを出力インダクタ電流ＩＩＮＤＵＣＴＯＲと並列に流す。好都合なことに、制御バイパス電流ＩＢＹＰＡＳＳは、出力電圧信号での過渡電圧の落ち込みを大幅に軽減することができる。
【００８８】
負荷需要が減少している場合、プロセスはステップ８３５に進む。ステップ８３５で、プロセスはバイパス電流ＩＢＹＰＡＳＳを追加せずに動作するようにバイパススイッチＱ３／Ｑ４をオフにする。
【００８９】
図９Ａは、ＢＰＳに実装され、スイッチノードリンギング抑制（ＳＮＲＳ）機能で動作する例示的なＴＱＢを示す。ＴＱＢ実装９００Ａは、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素を含む。ＴＱＢ実装２００Ａと同様、出力コンデンサＣ１は負荷需要を供給することができる。
【００９０】
図示される例では、ハイサイドＦＥＴＱ１はＤＣ電源ＶＩＮをスイッチノードＳＷＮに結合する。出力インダクタＬ１はスイッチノードＳＷＮを出力ノードＶＯＵＴに接続する。バイパススイッチＱ３／Ｑ４は出力インダクタＬ１に並列である。バイパススイッチＱ３／Ｑ４は、ローサイドＦＥＴＱ２がオフになると、ハイサイドスイッチＱ１がオンになるまで抵抗モードで動作するように構成される。この構造で動作する際、回路は発振エネルギーをスイッチノードＳＷＮに固定するように電流路ＩＢＹＰＡＳＳを選択的に形成することができる。図示される例では、コントローラＩＣ１は、記載されるモードでＦＥＴＱ１、Ｑ２、Ｑ３、及びＱ４を動作させるように構成される。
【００９１】
図９Ｂは、ＢＰＳに実装され、スイッチノードリンギング抑制（ＳＮＲＳ）機能で動作する例示的なＴＱＢのフローチャートである。スイッチノードリンギング抑制プロセス９００Ｂはステップ９０５から始まる。ステップ９０５で、バイパススイッチＱ３／Ｑ４は、ＢＰＳの出力インダクタＬ１と並列に設けられる。
【００９２】
先行するステップ９１０〜９２５では、プロセスは、ローサイドＦＥＴＱ２がオン状態からオフ状態への切換エッジにある瞬間に至るまで、通常スイッチモード動作をループするように続く。具体的には、ステップ９１０及び９１５で、ローサイドＦＥＴＱ２は、ローサイドＦＥＴＱ２がオンになるまで通常動作する。次いで、ステップ９２０及び９２５で、ローサイドＦＥＴＱ２は、ローサイドＦＥＴＱ２がオフになるまで正常動作する。したがって、ステップ９３０で、ローサイドＦＥＴＱ２は、切換エッジがオン状態からオフ状態へ移る瞬間にある。
【００９３】
より明瞭化するため、再度ステップ９１０を参照すると、ローサイドＦＥＴＱ２のオフ状態は、ステップ９３０を出た後の電流動作状態であってもよい。同様に、ステップ９２０で、ローサイドＦＥＴＱ２のオン状態は、ステップ９１０を出た後の電流動作状態であってもよい。
【００９４】
プロセスフローを継続し、ステップ９１０で、プロセスはローサイドＦＥＴＱ２の状態を判定する。ローサイドＦＥＴＱ２がオフである場合、プロセスはステップ９１５に進み、通常スイッチモードプロセスが続く。次に、プロセスはステップ９１０に戻ることによって継続する。ローサイドＦＥＴＱ２がオンである場合、プロセスはステップ９２０に進む。ステップ９２０では、プロセスはローサイドＦＥＴＱ２の状態を再び判定する。ローサイドＦＥＴＱ２がオンである場合、プロセスはステップ９２５に進み、通常スイッチモードプロセスが続く。次に、プロセスはステップ９２０に戻って継続する。ローサイドＦＥＴＱ２がオフである場合、プロセスはステップ９３０に進む。
【００９５】
プロセスがステップ９３０に達すると、プロセスは、ハイサイドＦＥＴＱ１がオフになった瞬間を判定している。この時点で、プロセスは抵抗モードでバイパススイッチＱ３／Ｑ４を動作させて、図９Ａを参照して、発振エネルギーをスイッチノードＳＷＮに固定するＩＢＹＰＡＳＳなどの電流路を選択的に形成する。例示的な例では、プロセスは、図９Ａを参照すると、コントローラＩＣ１などのコントローラによって実行することができる。プロセスは、メモリから予めプログラムされた命令を実行することができる。
【００９６】
図１０Ａは、ＢＰＳに実装され、不連続モード（ＤＣＭ）リンギング抑制（ＤＣＭＲＳ）機能で動作する例示的なＴＱＢを示す。ＴＱＢ実装１０００Ａは、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素を含む。ＴＱＢ実装２００Ａと同様、出力コンデンサＣ１は負荷需要を供給することができる。ＢＰＳはＴＱＢ実装１０００Ａを含むことができる。
【００９７】
図示される例では、ＴＱＢ実装１０００ＡはローサイドＦＥＴＱ２を含む。ローサイドＦＥＴＱ２がオンになると、基準ノードＧＮＤはスイッチノードＳＷＮに結合される。出力インダクタＬ１はスイッチノードＳＷＮを出力ノードＶＯＵＴに接続する。バイパススイッチＱ３／Ｑ４は出力インダクタＬ１と並列である。
【００９８】
動作時、ローサイドＦＥＴＱ２がオフになると、たとえば、ローサイドスイッチがゼロに到達したことに応答して、バイパススイッチＱ３／Ｑ４は、抵抗モードで動作して、出力インダクタＬ１内の残余エネルギーを放散させる電流路を選択的に形成するように構成される。各種例では、バイパススイッチＱ３／Ｑ４は、抵抗モードで動作して、スイッチノード上のリンギングを制御する電流路を選択的に形成するように構成される。
【００９９】
いくつかの動作例では、ハイサイドＦＥＴＱ１とローサイドＦＥＴＱ２の両方がオフになると、出力インダクタＬ１の電流がＩＢＹＰＡＳＳの方向に流れることに応答して（図１０Ａ）、バイパススイッチＱ３／Ｑ４はオンになり、出力インダクタＬ１内にエネルギーを貯留する。次に、ハイサイドＦＥＴＱ１がオンになろうとすると、バイパススイッチＱ３／Ｑ４がオフになる。電流はインダクタからスイッチノードＳＷＮに流れ込む。電流がスイッチノードＳＷＮに流れ込むと、スイッチノードＳＷＮの電圧を増大させることができる。スイッチノードＳＷＮでの電圧の上昇は、ハイサイドスイッチでのスイッチング損失を低減させることができる。
【０１００】
図１０Ｂは、ＢＰＳに実装され、不連続モード（ＤＣＭ）リンギング抑制（ＤＣＭＲＳ）機能で動作する例示的なＴＱＢのフローチャートである。不連続モードリンギング抑制プロセス１０００Ｂはステップ１００５から始まる。ステップ１００５で、バイパススイッチＱ３／Ｑ４は、ＢＰＳの出力インダクタＬ１に並列に設けられる。次に、ステップ１０１０で、プロセスはローサイドＦＥＴＱ２の状態を判定する。ローサイドＦＥＴＱ２がオフである場合、プロセスはステップ１０１５に進み、通常スイッチモードプロセスが継続する。次に、プロセスはステップ１０１０に戻ることによって継続する。ステップ１０１０で、ローサイドＦＥＴＱ２がオンである場合、プロセスはステップ１０２０に進む。ステップ１０２０で、プロセスは再度、ローサイドＦＥＴＱ２の状態を判定する。ローサイドＦＥＴＱ２がオンである場合、プロセスはステップ１０２５に進み、通常スイッチモードプロセスが継続する。次に、プロセスはステップ１０２０に戻ることによって継続する。
【０１０１】
ステップ１０２０で、ローサイドＦＥＴＱ２がオフである場合、プロセスはステップ１０３０に進む。プロセスがステップ１０３０に達すると、プロセスは、ローサイドＦＥＴＱ２がちょうどオフとなった瞬間を判定している。この時点で、プロセスはバイパススイッチＱ３／Ｑ４を抵抗モードで動作させて、図１０Ａを参照すると、出力インダクタＬ１内の残余エネルギーを放散させるＩＢＹＰＡＳＳなどの電流路を選択的に形成することができる。例示的な例では、プロセスは、図１０Ａを参照すると、コントローラＩＣ１などの状態モードコントローラによって実行することができる。プロセスは、メモリから予めプログラムされた命令を実行することができる。各種例では、コントローラは、ＴＱＢの動作状態を判定し、適切な制御行為を判定して、たとえば、該システム内の各種スイッチに適用する状態モード制御アルゴリズムを有することができる。
【０１０２】
図１０Ｃは、ＢＰＳに実装され、不連続モード（ＤＣＭ）スイッチング損失抑制（ＤＣＭＳＬＳ）機能で動作する例示的なＴＱＢのフローチャートである。不連続モードスイッチング損失抑制プロセス１０００Ｃはステップ１０３５から始まる。ステップ１０３５で、バイパススイッチＱ３／Ｑ４はＢＰＳの出力インダクタＬ１に並列に設けられる。次に、ステップ１０４０で、プロセスはハイサイドＦＥＴＱ１とローサイドＦＥＴＱ２の状態を判定する。ハイサイドＦＥＴＱ１及び／又はローサイドＦＥＴＱ２がオンである場合、プロセスはステップ１０４０を繰り返す。ハイサイドＦＥＴＱ１とローサイドＦＥＴＱ２の両方がオフである場合、プロセスはステップ１０４５に進む。ステップ１０４５で、プロセスは出力インダクタＬ１の電流を判定する。出力インダクタＬ１の電流が負である場合（たとえば、電流は図１９Ａの矢印ＩＢＹＰＡＳＳをたどる）、プロセスはステップ１０５０に進む。出力インダクタの電流が正の場合、プロセスはステップ１０４０に戻る。
【０１０３】
ステップ１０５０で、プロセスはバイパススイッチＱ３／Ｑ４を動作させて出力インダクタＬ１にエネルギーを貯留し、次いでステップ１０５５に進む。ステップ１０５５で、プロセスはハイサイドＦＥＴＱ１の開始状態を判定する。ステップ１０５５で、ハイサイドＦＥＴがオンになろうとしない場合、プロセスはステップ１０６０に進む。ステップ１０６０で、プロセスはＢＰＳに通常スイッチモード調節での動作を継続させた後、ステップ１０５５に戻る。ステップ１０５５で、ハイサイドＦＥＴがオンになろうとする場合、プロセスはステップ１０６５に進む。ステップ１０６５で、プロセスはオンになりバイパススイッチＱ３／Ｑ４を（たとえば、動作させて）電流がスイッチノードＳＷＮに流れ込む（図１９Ａ）。電流が流れ込むと、スイッチノードＳＷＮでの電圧が上昇し、ハイサイドＦＥＴＱ１のチャネルの両端間の電圧が明らかに低減するためにハイサイドＦＥＴＱ１のスイッチング損失を低減させることができる。
【０１０４】
図１１は、ＢＰＳに実装されたＴＱＢの例示的なヒステリシス誘導エネルギー放出動作のグラフである。ヒステリシス誘導エネルギー放出動作１１００は、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素上で動作することができる。ＢＰＳはＴＱＢ実装２００ＡなどのＴＱＢ実装を含むことができる。
【０１０５】
図示される例では、ＢＰＳは、出力インダクタＬ１と並列にバイパススイッチＱ３／Ｑ４を含むことができる。ハイサイドＦＥＴＱ１がオフであるとき、第１のモードでは、出力電圧１１０５が所定上限１１１０に達したことに応答して、バイパススイッチＱ３／Ｑ４がオンになり、バイパススイッチゲート信号１１１５を介して、バイパススイッチＱ３／Ｑ４を通じて出力インダクタＬ１内で電流を選択的に循環させる。ハイサイドＦＥＴＱ１がオフであるとき、第２のモードでは、出力電圧１１０５が所定下限１１２０に達したことに応答して、バイパススイッチＱ３／Ｑ４がオフになり、バイパススイッチゲート信号１１１５を介して、出力コンデンサＣ１及びローサイドＦＥＴＱ２を通じて出力インダクタＬ１内で電流を循環させて、インダクタに貯蔵された制御量のエネルギーを出力コンデンサＣ１に選択的に移送する。第１のモードと第２のモードは、ハイサイドＦＥＴＱ１がオンになる直前まで交互に実行させることができ、オンになった時点で通常のスイッチモード電源の調節を実行することができる。いくつかの例では、第１のモードと第２のモードは、出力インダクタＬ１に残るエネルギーを示す所定閾値に達するまで交互に実行することができ、閾値に達した時点で通常のスイッチモード電源の調節を実行することができる。
【０１０６】
好都合なことに、ヒステリシス誘導エネルギー放出動作１１００は、出力インダクタＬ１に既に存在するエネルギーを、出力コンデンサＣ１に制御下で供給することによって有効利用することができる。また、好都合なことに、ヒステリシス誘導エネルギー放出動作１１００は、出力電圧をさらに調節するように、制御量のエネルギーを出力コンデンサＣ１に供給することができる。ヒステリシス誘導エネルギー放出動作１１００は、必要なキャパシタンスの量を低減することができる。各種実施例では、電流が循環している間、バイパススイッチＱ３／Ｑ４の電流を監視して、どの程度の量のエネルギーが出力インダクタＬ１に残っているかを判定することができる。いったん電流がインダクタに残された所定量のエネルギーを下回ると、バイパススイッチＱ３／Ｑ４をオフにして、たとえば、残りのエネルギーを外に誘導することができる、又はバイパススイッチＱ３／Ｑ４をオンにして、出力インダクタＬ１の電流を循環させ続けることができる。
【０１０７】
各種電流モニタリング技術を採用することができ、たとえば、電流はバイパススイッチＱ３及び／又はＱ４のカレントミラーでモニタリングすることができる。いくつかの実施例では、電流はバイパススイッチＱ３及び／又はＱ４のＲＤＳ−ＯＮ間の圧力低下のモニタリングによってモニタリングすることができる。電流はインダクタの両端間の直列ＲＣフィルタを実装し、コンデンサの両端間の電圧を測定することによって測定できる。これらの電流モニタリング技術は限定ではなく例示として提示する。その他の様々な方法が採用可能である。
【０１０８】
図１２は、ＢＰＳに実装されたＴＱＢの例示的な一定オフ時間誘導エネルギー放出動作を示すグラフである。一定オフ時間誘導エネルギー放出動作１２００は、図２Ａを参照してＴＱＢ実装２００Ａに記載される要素上で動作することができる。ＢＰＳは、ＴＱＢ実装２００ＡなどのＴＱＢ実装を含むことができる。
【０１０９】
図示される例では、ＢＰＳは、出力インダクタＬ１と並列なバイパススイッチＱ３／Ｑ４を含むことができる。ハイサイドＦＥＴＱ１がオフであるとき、第１のモードでは、出力電圧１２０５が下側閾値１２１０まで降下すると、バイパススイッチが所定期間ｔＯＦＦオフとなる。バイパススイッチＱ３／Ｑ４が所定期間ｔＯＦＦオフである場合、出力インダクタＬ１から制御量のエネルギーが１又は複数の出力コンデンサＣ１に放出されて、所定期間ｔＯＦＦだけ出力電圧１２０５を増加させることができる。所定期間ｔＯＦＦの経過後、バイパススイッチＱ３／Ｑ４が再度オンになると、出力電圧１２０５が再度減衰して、プロセスを再度始めから開始させることができる。コンデンサ電圧がたとえば下限に達すると、一定オフ時間誘導エネルギー放出動作１２００を繰り返すことができる。
【０１１０】
図１３は、ＢＰＳに実装されたＴＱＢの例示的な一定オン時間誘導エネルギー放出動作を示すグラフである。一定オン時間誘導エネルギー放出を採用して出力電圧を調節することができる。一定オン時間レギュレータを使用する場合、ハイサイドスイッチの代わりにＢＰＳを使用して、負荷及び出力コンデンサにエネルギーを供給することができる。ハイサイドスイッチがバルク入力源からエネルギーを供給する代わりに、バイパススイッチ内を循環するエネルギーが出力コンデンサに放出される。動作時、レギュレータ制御信号がハイサイドスイッチをオンにすると、ハイサイドスイッチは無効にされ又は停止され、ハイサイドスイッチがオンになるように信号が通知されている間は、ＢＰＳはある一定期間（たとえば、一定時間）オフになる。この状況では、ローサイドスイッチはオンにし、ＢＰＳはオフにすることができる。レギュレータが、オフにするようにハイサイドスイッチに信号で通知すると、ＢＰＳがオンに戻り、ローサイドスイッチはオフにすることができる。
【０１１１】
図１４は例示的なＴＱＢの概略図である。ＴＱＢ１４００は、ＮチャネルＭＯＳＦＥＴに実装される第１のスイッチＳＷ１及び第２のスイッチＳＷ２を含む。第１のスイッチＳＷ１は、出力（ソース）上で共通端子ＣＯＭに結合される。第１のスイッチＳＷ１は、入力（ドレイン）上で第２の出力端子ＯＵＴ２に結合される。第１のスイッチＳＷ１は、制御ゲート上で第１の制御入力端子ＣＯＮＴ１に結合される。第２のスイッチＳＷ２は、入力（ドレイン）上で第１の出力端子ＯＵＴ１に結合される。第２のスイッチＳＷ２は、制御ゲート上で第２の制御入力端子ＣＯＮＴ２に結合される。第２のスイッチＳＷ２は、出力（ソース）上で共通端子ＣＯＭに結合される。ハイサイドスイッチ又は主スイッチとして構成される第３のスイッチＳＷ３は、出力（ソース）上で第２の出力端子ＯＵＴ２に結合される。第３のスイッチＳＷ３は、入力（ドレイン）上で第１の入力端子ＩＮ１に結合される。第３のスイッチＳＷ３は、制御ゲート上で第３の制御入力端子ＣＯＮＴ３に結合される。第４のスイッチＳＷ４は、主スイッチＳＷ３が導通しておらず、電流が出力端子ＯＵＴ１及びＯＵＴ２を介して負荷に供給されているとき、同期整流器として能動的に動作して伝導損失を最小化できるフリーホイーリング整流器として構成される。第４のスイッチＳＷ４は、入力（ドレイン）上で第２の出力端子ＯＵＴ２に接続されるノードに結合される。第４のスイッチＳＷ４は、出力（ソース）上で第２の入力端子ＩＮ２に結合される。第４のスイッチＳＷ４は、制御ゲート上で第４の制御入力端子ＣＯＮＴ４に結合される。
【０１１２】
ＴＱＢは、たとえば各種スイッチ電源上の出力電圧及び出力電流の過渡現象を有効に低減させることができる。ＴＱＢは、たとえば、集積回路パッケージに実装することができる。いくつかの例では、ＴＱＢは共通のダイに実装することができる。コントローラは、同一のダイのみ又は１又は複数のコンパニオンダイの組み合わせに実装することができ、たとえば、パッケージ又は共通基板（たとえば、ハイブリッド回路、プリント回路基板、又は半導体ダイ）に配置することができる。
【０１１３】
各種ＴＱＢ装置は、各種切替機構を実装し採用することができる。たとえば、いくつかの切替機構はＰチャネルＦＥＴを有し、ハイサイド基準を必要とする実施例において利点を発揮することができる。ＴＱＢ内の切替機構の各種例は絶縁ゲートバイポーラトランジスタＩＧＢＴを含むことができる。低速高電流用途では、たとえば、各種ＴＱＢはサイリスタ、トライアック、又はダイアックを含むことができる。いくつかの実施例では、各種ＴＱＢ内の切替機構として双方向スイッチを採用し、サイズを低減することができる。
【０１１４】
図１５は、例示的なアクティブインダクタの概略図である。アクティブインダクタ１５００は、パッケージ又は共通基板（たとえば、ハイブリッド回路又はダイ）に配置されるインダクタＬ１を含む。インダクタＬ１は、出力上で出力端子ＯＵＴに結合される。インダクタＬ１は、入力上で入力端子ＩＮに結合される。第１のスイッチＳＷ１は、入力上で入力端子ＩＮに結合される。第１のスイッチＳＷ１は、制御ゲート上で第１の制御入力端子ＣＯＮＴ１に結合される。第１のスイッチＳＷ１は、ソース端子上で共通端子ＣＯＭに結合される。第２のスイッチＳＷ２は、ソース端子上で共通端子ＣＯＭに結合される。第２のスイッチＳＷ２は、制御ゲート上で第２の制御入力端子ＣＯＮＴ２に結合される。第２のスイッチＳＷ２は、ドレイン端子上で出力端子ＯＵＴに結合される。共通端子ＣＯＭは任意であり、取り除かれる場合、アクティブインダクタ１５００に接続するためにパッケージ又はダイに必須のピン数を有効に低減することができる。
【０１１５】
アクティブインダクタは、たとえば各種スイッチ電源上の出力電圧及び出力電流過渡現象を有益に低減することができる。アクティブインダクタは、たとえば、集積回路パッケージに実装することができる。いくつかの例では、アクティブインダクタは共通のダイに実装することができる。コントローラは、同一のダイのみ又は１又は複数のコンパニオンダイの組み合わせに実装することができる。
【０１１６】
各種アクティブインダクタ装置は各種切替機構を実装し採用することができる。たとえば、いくつかの切替機構はＰチャネルＦＥＴを含み、ハイサイド基準を必要とする実施例において利点を発揮することができる。アクティブインダクタにおける切替機構の各種例は、たとえば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を含むことができる。低速高電流用途では、たとえば、各種アクティブインダクタはトライアック又はダイアックを含むことができる。いくつかの実施例では、各種アクティブインダクタで切替機構として双方向スイッチを採用して、サイズを低減することができる。
【０１１７】
図１６は、共通のソースを有するＰチャネルＦＥＴを含む例示的なアクティブインダクタの概略図である。アクティブインダクタ１６００は、パッケージ又は共通基板（たとえば、ハイブリッド回路又はダイ）に配置されたＰチャネルＦＥＴＳＷ１及びＳＷ２を含む。いくつかの実施例では、ＰチャネルＦＥＴは、単独で又は他のＦＥＴ技術（たとえば、Ｎチャネル、ＪＦＥＴ、拡張モード、空乏モード）と組み合わせて使用することができる。
【０１１８】
アクティブインダクタ１６００はインダクタＬ１を含む。インダクタＬ１は、出力上で出力端子ＯＵＴに結合される。インダクタＬ１は、入力上で入力端子ＩＮに結合される。第１のＰチャネルＦＥＴＳＷ１は、出力（ドレイン）上で入力端子ＩＮに結合される。第１のＰチャネルＦＥＴＳＷ１は、制御ゲート上で第１の制御入力端子ＣＯＮＴ１に結合される。第１のＰチャネルＦＥＴＳＷ１は、入力（ソース）上で共通端子ＣＯＭに結合される。共通端子ＣＯＭは任意であり、取り除かれる場合、アクティブインダクタ１６００に接続するために必須のピン数が有効に低減される。第２のＰチャネルＦＥＴＳＷ２は、入力（ソース）上で共通端子ＣＯＭに結合される。第２のＰチャネルＦＥＴＳＷ２は、制御ゲート上で第２の制御入力端子ＣＯＮＴ２に結合される。第２のＰチャネルＦＥＴＳＷ２は、出力（ドレイン）上で出力端子ＯＵＴに結合される。
【０１１９】
図１７は、例示的なＴＱＢの概略図を示す。ＴＱＢ１７００は第１のスイッチＳＷ１を含む。第１のスイッチＳＷ１は、入力上で第１の出力端子ＯＵＴ１に結合される。第１のスイッチＳＷ１は、制御ゲート上で第１のドライバＵ１の出力に結合される。第１のドライバＵ１は、入力上で第１の制御入力端子ＣＯＮＴ１に結合される。第１のスイッチＳＷ１は、出力上で第１のドライバＵ１の基準出力に結合される。
【０１２０】
第２のスイッチＳＷ２は、出力上で第２のドライバＵ２の基準出力に結合される。第２のスイッチＳＷ２は、入力上で第２の出力端子ＯＵＴ２に結合される。第２のスイッチＳＷ２は、制御ゲート上で第２のドライバＵ２の出力に結合される。第２のドライバＵ２は、入力上で第２の制御入力端子ＣＯＮＴ２に結合される。
【０１２１】
第３のスイッチＳＷ３は、出力上で第２の出力端子ＯＵＴ２に結合される。第３のスイッチＳＷ３は、入力上で第１の入力端子ＩＮ１に結合される。第３のスイッチＳＷ３は、制御ゲート上で第３のドライバＵ３の出力に結合される。第３のドライバＵ３は、入力上で第３の制御入力端子ＣＯＮＴ３に結合される。第３のスイッチＳＷ３は、出力上で第３のドライバＵ３の基準出力に結合される。
【０１２２】
第４のスイッチＳＷ４は、入力上で第２の出力端子ＯＵＴ２に結合される。第４のスイッチＳＷ４は、出力上で第２の入力端子ＩＮ２に結合される。第４のスイッチＳＷ４は、制御ゲート上で第４のドライバＵ４の出力に結合される。第４のドライバＵ４は、入力上で第４の制御入力端子ＣＯＮＴ４に結合される。第４のスイッチＳＷ４は、出力上で第４のドライバＵ４の基準出力に結合される。
【０１２３】
ドライバＵ１、Ｕ２、Ｕ３、及びＵ４は、基準入力上で共通端子ＣＯＭに結合される。
【０１２４】
図１８は例示的なＴＱＢの概略図である。ＴＱＢ１８００は第１のスイッチＳＷ１を含む。第１のスイッチＳＷ１は、入力上で第１の出力端子ＯＵＴ１に結合される。第１のスイッチＳＷ１は、制御ゲート上で第１のドライバＵ１の出力に結合される。第１のドライバＵ１は、入力上でコントローラＵ５の第１の制御出力に結合される。第１のスイッチＳＷ１は、出力上で第１のドライバＵ１の基準出力に結合される。
【０１２５】
第２のスイッチＳＷ２は、入力上で第２の出力端子ＯＵＴ２に結合される。第２のスイッチＳＷ２は、制御ゲート上で第２のドライバＵ２の出力に結合される。第２のドライバＵ２は、入力上でコントローラＵ５の第２の制御出力に結合される。第２のスイッチＳＷ２は、出力上で第２のドライバＵ２の基準出力に結合される。
【０１２６】
第３のスイッチＳＷ３は、出力上で第２の出力端子ＯＵＴ２に結合される。第３のスイッチＳＷ３は、入力上で第１の入力端子ＩＮ１に結合される。第３のスイッチＳＷ３は、制御ゲート上で第３のドライバＵ３の出力に結合される。第３のドライバＵ３は、入力上でコントローラＵ５の第３の制御出力に結合される。第３のスイッチＳＷ３は、出力上で第３のドライバＵ３の基準出力に結合される。
【０１２７】
第４のスイッチＳＷ４は、入力上で第２の出力端子ＯＵＴ２に結合される。第４のスイッチＳＷ４は、出力上で第２の入力端子ＩＮ２に結合される。第４のスイッチＳＷ４は、制御ゲート上で第４のドライバＵ４の出力に結合される。第４のドライバＵ４は、入力上でコントローラＵ５の第４の制御出力に結合される。第４のスイッチＳＷ４は、出力上で第４のドライバＵ４の基準出力に結合される。
【０１２８】
ドライバＵ１、Ｕ２、Ｕ３、及びＵ４は、基準入力上で共通端子ＣＯＭに結合される。コントローラＵ５は、基準入力上で共通端子ＣＯＭに結合される。コントローラＵ５は、入力上で制御入力端子ＣＯＮＴに結合される。コントローラＵ５は、たとえば、ＢＰＳコントローラから命令信号を受信するように動作可能とすることができる。いくつかの例では、コントローラＵ５は、ＢＰＳを実装する論理回路を含むことができる。
【０１２９】
図１９は、例示的なアクティブインダクタの概略図である。アクティブインダクタ１９００はインダクタＬ１を含む。インダクタＬ１は、出力上で出力端子ＯＵＴに結合される。インダクタＬ１は、入力上で入力端子ＩＮに結合される。
【０１３０】
第１のスイッチＳＷ１は、入力上で入力端子ＩＮに結合される。第１のスイッチＳＷ１は、制御ゲート上で第１のドライバＵ１の出力に結合される。第１のドライバＵ１は、入力上で第１の制御入力端子ＣＯＮＴ１に結合される。第１のスイッチＳＷ１は、出力上で第１のドライバＵ１の基準出力に結合される。
【０１３１】
第２のスイッチＳＷ２は、出力上で第２のドライバＵ２の基準出力に結合される。第２のスイッチＳＷ２は、制御ゲート上で第２のドライバＵ２の出力に結合される。第２のドライバＵ２は、入力上で第２の制御入力端子ＣＯＮＴ２に結合される。第２のスイッチＳＷ２は、入力上で出力端子ＯＵＴに結合される。ドライバＵ１及びＵ２は、基準入力で共通端子ＣＯＭに結合される。
【０１３２】
アクティブインダクタは、たとえば各種スイッチ電源上の出力電圧及び出力電流過渡現象を有効に低減することができる。アクティブインダクタは、たとえば、集積回路パッケージに実装することができる。いくつかの例では、アクティブインダクタは共通のダイに実装することができる。コントローラは、同一のダイのみ又は１又は複数のコンパニオンダイの組み合わせに実装することができる。
【０１３３】
図２０は、例示的なアクティブインダクタの概略図である。アクティブインダクタ２０００はインダクタＬ１を含む。インダクタＬ１は、出力上で出力端子ＯＵＴに結合される。インダクタＬ１は、入力上で入力端子ＩＮに結合される。
【０１３４】
第１のスイッチＳＷ１は、入力上で入力端子ＩＮに結合される。第１のスイッチＳＷ１は、制御ゲート上で第１のドライバＵ１の出力に結合される。第１のドライバＵ１は、入力上でコントローラＵ３に結合される。第１のスイッチＳＷ１は、出力上で第１のドライバＵ１の基準出力に結合される。
【０１３５】
第２のスイッチＳＷ２は、出力上で第２のドライバＵ２の基準出力に結合される。第２のスイッチＳＷ２は、制御ゲート上で第２のドライバＵ２の出力に結合される。第２のドライバＵ２は、入力上でコントローラＵ３に結合される。第２のスイッチＳＷ２は、入力上で出力端子ＯＵＴに結合される。
【０１３６】
ドライバＵ１及びＵ２は、基準入力で共通端子ＣＯＭに結合される。コントローラＵ５は、基準入力上で共通端子ＣＯＭに結合される。
【０１３７】
アクティブインダクタは、たとえば、各種スイッチ電源上の出力電圧及び出力電流過渡現象を有効に低減することができる。アクティブインダクタは、たとえば、集積回路パッケージに実装することができる。いくつかの例では、アクティブインダクタは共通のダイに実装することができる。コントローラは、同一のダイのみ又は１又は複数のコンパニオンダイの組み合わせに実装することができる。
【０１３８】
図２１Ａは、共通のドレイン構造において配置されたＮチャネルＦＥＴを含む例示的な４端子アクティブインダクタアセンブリの概略図である。アセンブリ２１００Ａは、本明細書に記載の各種実施形態に係る複数の動作モードを可能とするアクティブインダクタとして使用することができる。
【０１３９】
図２１Ｂは、共通のドレイン構造に配置されたＰチャネルＦＥＴを含む例示的な４端子アクティブインダクタアセンブリの概略図である。アセンブリ２１００Ｂは、本明細書に記載の各種実施形態に係る複数の動作モードを可能とするアクティブインダクタとして使用することができる。
【０１４０】
アセンブリ２１００Ａ又は２１００Ｂは、ハイブリッド回路又は集積回路の場合に使用されるように、プラスチックやセラミックなどのパッケージ内に収容することができる（点線を参照）。アセンブリ２１００Ａ、２１００Ｂでは、ＭＯＳＦＥＴＳの各ゲートは、端子ＣＯＮＴ１、ＣＯＮＴ２をそれぞれ介して個々に制御することができる。ＩＮ端子からの電流は、共通のソースＭＯＳＦＥＴＳＷ１、ＳＷ２の直列構造と並列なインダクタＬ１を通じてＯＵＴ端子との間で流すことができる。
【０１４１】
図２２Ａは、共通のソース構造において配置されたＮチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。アセンブリ２２００Ａは、本明細書に記載の各種実施形態に係る複数の動作モードを可能とするアクティブインダクタとして使用することができる。
【０１４２】
図２２Ｂは、共通のソース構造において配置されたＰチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。アセンブリ２２００Ｂは、本明細書に記載の各種実施形態に係る複数の動作モードを可能とするアクティブインダクタとして使用することができる。
【０１４３】
図２２Ｃは、共通のドレイン構造において配置されたＮチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。アセンブリ２２００Ｃは、本明細書に記載の各種実施形態に係る複数の動作モードを可能とするアクティブインダクタとして使用することができる。
【０１４４】
図２２Ｄは、共通のドレイン構造において配置されたＰチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。アセンブリ２２００Ｄは、本明細書に記載の各種実施形態に係る複数の動作モードを可能とするアクティブインダクタとして使用することができる。
【０１４５】
アセンブリ２２００Ａ〜２２００Ｄは、ハイブリッド回路又は集積回路の場合に使用されるように、プラスチック又はセラミックなどのパッケージ内に収容することができる（点線を参照）。アセンブリ２２００Ａ〜２２００Ｄでは、ＭＯＳＦＥＴＳの各ゲートは、共通端子ＣＯＮＴを介して制御することができる。
【０１４６】
アセンブリ２２００Ａ、２２００Ｂでは、電流は共通のソースＭＯＳＦＥＴＳＷ１、ＳＷ２の直列配置に並列なインダクタＬ１を通じて、ＩＮ端子とＯＵＴ端子との間で流れることができる。アセンブリ２２００Ｃ、２２００Ｄでは、電流は共通のドレインＭＯＳＦＥＴＳＷ１、ＳＷ２の直列配置に並列なインダクタＬ１を通じて、ＩＮ端子とからのＯＵＴ端子との間で流れることができる。
【０１４７】
図２３Ａは、統合ドライバを有する共通のソース構造に配置されたＮチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。アセンブリ２３００Ａは、本明細書に記載の各種実施形態に係る複数の動作モードを可能にするアクティブインダクタとして使用することができる。
【０１４８】
図２３Ｂは、統合ドライバを有する共通のソース構造に配置されたＰチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。アセンブリ２３００Ｂは、本明細書に記載の各種実施形態に係る複数の動作モードを可能にするアクティブインダクタとして使用することができる。
【０１４９】
図２３Ｃは、統合ドライバを有する共通のドレイン構造に配置されたＮチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。アセンブリ２３００Ｃは、本明細書に記載の各種実施形態に係る複数の動作モードを可能にするアクティブインダクタとして使用することができる。
【０１５０】
図２３Ｄは、統合ドライバを有する共通のドレイン構造に配置されたＰチャネルＦＥＴを含む例示的な３端子アクティブインダクタアセンブリの概略図である。アセンブリ２３００Ｄは、本明細書に記載の各種実施形態に係る複数の動作モードを可能にするアクティブインダクタとして使用することができる。
【０１５１】
アセンブリ２３００Ａ〜２３００Ｄは、ハイブリッド回路又は集積回路の場合に使用されるように、プラスチックやセラミックなどのパッケージ内に収容することができる（点線を参照）。アセンブリ２３００Ａ〜２３００Ｄでは、ＭＯＳＦＥＴＳの各ゲートは、アセンブリ２３００Ａ〜２３００Ｄのそれぞれにパッケージされる統合ゲートドライバ回路Ｄ１を介して共通端子ＣＯＮＴを通じて制御することができる。
【０１５２】
アセンブリ２３００Ａ、２３００Ｂでは、電流は、パッケージの外部に接続され、共通のソースＭＯＳＦＥＴＳＷ１、ＳＷ２の直列構造に並列であるインダクタＬ１を通じて、ＩＮ端子とＯＵＴ端子との間で流すことができる。アセンブリ２３００Ｃ、２３００Ｄでは、電流は、パッケージの外部に接続され、共通のドレインＭＯＳＦＥＴＳＷ１、ＳＷ２の直列構造に並列であるインダクタＬ１を通じて、ＩＮ端子とＯＵＴ端子との間で流すことができる。
【０１５３】
各種実施形態を図面を参照して説明したが、他の実施形態も可能である。たとえば、いくつかのスイッチは逆直列に配置することができ、逆直列の組み合わせはインダクタに並列に延びる。各種例示的な実施形態では、逆直列スイッチは直列に接続されたスイッチを指し、各スイッチは、各スイッチが「オフ」又は非伝導状態にあるとき、反対方向の電流を遮断し、少なくとも個々のスイッチによって遮断される方向と反対の方向に電流を流させるように構成される。いくつかの実施形態では、一方又は両方のスイッチは、「オン」又は伝導状態にあるとき、両方向に電流を通すことができる。いくつかの実施例では、ダイオードがスイッチに本来備わっており、スイッチがオフ状態にある間、遮断方向と反対方向に電流を流させることができる。
【０１５４】
たとえば、相互伝導防止回路をＴＱＢに実装してもよい、又はたとえばＴＱＢコントローラ内に機能の一部として実装してもよい。相互伝導防止回路は、有害になり得るスイッチ状態、たとえば、ＶＩＮをＧＮＤに直接接続するスイッチ動作の組み合わせや、ＶＩＮをＶＯＵＴに直接接続するスイッチ動作の組み合わせをほぼ回避することができる。ＶＩＮ、ＶＯＵＴ、及びＧＮＤは、たとえば、図１９Ａに示されるものである。
【０１５５】
各種実施例では、一定オン時間コントローラは、１又は複数の例示的な側面により構成することができる。フリーホイーリング整流器の各種例は、同期整流器、ショットキーダイオード、高速整流器、汎用整流器、及び／又は各種トランジスタ内に本来備わったボディダイオード（たとえば、ＦＥＴ）を含むことができる。
【０１５６】
例示的な側面では、ＢＰＳは、定常状態モードにおいて、略一定パルス幅及び一定平均スイッチ期間で電流をインダクタにパルス出力するように構成することができ、負荷需要の検出された過渡変化に応答して、スイッチ期間は、第１の数のサイクルでの追加エネルギー需要の変化をもたらすように算出された量によって調整することができる。また、スイッチ期間は、平均スイッチ期間が動的負荷状況下で第１の数のサイクルと第２の数のサイクルにわたって維持されるように、次の第２の数のサイクルで産出された量によって調整することができる。
【０１５７】
各種実施例では、出力リップルの低減は、１又は複数の例示的な側面により構成することができる。
【０１５８】
例示的な側面では、電圧プレレギュレータは、２つ以上の位相を有し、増分量を所定量に初期化する、ＭＰＳＭＰＳの出力リップルを測定する、及び反復的に、
ａ）増分量によって電圧プレレギュレータの出力電圧を調節する、
ｂ）調節に応答して出力リップルを測定する、
ｃ）向上しない出力リップルに応答して、ＭＰ−ＳＭＰＳの出力リップルが最小化されるように、ＭＰ−ＳＭＰＳ出力リップルの前回の測定値から増分量の符号を変更する（もしくは増分量は変化させないまま）、
スイッチモード電源（ＭＰ−ＳＭＰＳ）を供給するように構成することができる。
【０１５９】
各種実施例では、多モードＴＱＢは、１以上の例示的な側面により構成することができる。
【０１６０】
第１のポスト負荷遮断モード
【０１６１】
例示的な側面では、インダクタに並列なバイパススイッチを有するＢＰＳは、（ａ）第１のモードでは、バイパススイッチをオンにして、バイパススイッチを介してインダクタ電流を選択的に循環させる、（ｂ）第２のモードでは、バイパススイッチをオフにして、出力コンデンサ及びフリーホイーリング整流器を介してインダクタ電流を循環させ、インダクタに貯蔵された制御量のエネルギーを出力コンデンサに選択的に移送する、ことによって平均負荷需要の減少に応答することができる。
【０１６２】
第２のポスト負荷遮断モード
【０１６３】
例示的な側面では、インダクタに並列なバイパススイッチを有するＢＰＳは、（ａ）第１のモードでは、バイパススイッチをオンにして、バイパススイッチを介してインダクタ電流を選択的に循環させる、（ｂ）第２のモードでは、出力コンデンサ及びフリーホイーリング整流器を介してインダクタ電流を循環させ、インダクタに貯蔵された制御量のエネルギーを出力コンデンサに連続的に移送する線形モードでバイパススイッチを動作させる、ことによって平均負荷需要の減少に応答することができる。
【０１６４】
第３のポスト負荷遮断モード：（放散）
【０１６５】
例示的な一側面では、負荷遮断制御システムは、逆極性（たとえば、逆直列）の２つ（又はそれ以上の）直列接続電界効果トランジスタ（ＦＥＴ）から成るバイパススイッチを含むことができ、バイパススイッチはバック導出スイッチモード電源の出力インダクタに並列であり、コントローラは、負荷需要の減少に応答して、バイパススイッチを制御し、抵抗モードで動作させてＦＥＴ内の熱としてインダクタに貯蔵された過剰エネルギーを放散させるように構成される。
【０１６６】
第１の出力電圧クランプモード
【０１６７】
例示的な一側面では、ＢＰＳは出力インダクタと並列にバイパススイッチを含むことができ、バイパススイッチは、ローサイドスイッチを介して出力コンデンサ上の出力電圧をクランプする抵抗モードで動作するように制御される。
【０１６８】
第２の出力電圧クランプモード
【０１６９】
例示的な一側面では、ＢＰＳは、インダクタに並列なバイパススイッチを含むことができ、平均負荷需要の減少からの出力リンギング特性に応答して、バイパススイッチは、出力インダクタ−出力コンデンサ（ＬＣ）回路の組み合わせの品質係数（Ｑ）を調節して、所望のパラメータに応じて、出力リンギング特性を動的に調整する抵抗モードで動作するように制御することができる。
【０１７０】
過渡加速モード
【０１７１】
例示的な一側面では、バイパススイッチは、バイパス電流をインダクタ電流に並列に流させて、負荷需要の増加に応答して過剰な電流を負荷に送るようにバイパススイッチの抵抗を制御することによって、バック導出コンバータのインダクタに（たとえば並列に）わたって動作させることができる。
【０１７２】
スイッチノードリンギング抑制モード
【０１７３】
例示的な一側面では、ＢＰＳは、ＤＣ電源をスイッチノードに結合する直列スイッチと、スイッチノードを出力ノードに接続するインダクタと、インダクタに並列なバイパススイッチとを含むことができ、直列回路がオフになると、バイパススイッチは抵抗モードで動作して、発振エネルギーをスイッチノードに固定する電流路を選択的に形成するように構成することができる。
【０１７４】
不連続モード（ＤＣＭ）スイッチノードリンギング抑制モード
【０１７５】
例示的な側面では、ＢＰＳは、ローサイド制御スイッチがオンになると、ローサイド制御スイッチを介して基準ノードがスイッチノードに結合されるようにローサイド制御スイッチを含むことができる。出力インダクタはスイッチノードと出力ノード間を接続する。バイパススイッチは出力インダクタと並列に接続される。ローサイド制御スイッチがオフになると、たとえば、ローサイドスイッチを流れる電流がゼロに達することに応答して、バイパススイッチは抵抗モードで動作して、出力インダクタ内の残余エネルギーを放散させる電流路を選択的に形成する。バイパススイッチは、抵抗モードで動作して、たとえば、スイッチノード上のリンギングを制御するように構成することができる。
【０１７６】
誘電エネルギー放出−ヒステリシスモード
【０１７７】
例示的な側面では、ＢＰＳは、インダクタに並列なバイパススイッチを含むことができる。ハイサイドＦＥＴ（たとえば、主スイッチ）がオフになると、第１のモードでは、出力電圧が所定上限に達したことに応答して、バイパススイッチはオンにして、バイパススイッチを通じてインダクタ電流を選択的に循環させることができる。第２のモードでは、出力電圧が所定下限に達したことに応答して、バイパススイッチはオフにして、出力コンデンサ及びフリーホイーリング整流器を通じてインダクタ電流を循環させ、インダクタに貯蔵された制御量のエネルギーを出力コンデンサに選択的に移送することができる。
【０１７８】
誘電エネルギー放出−一定オフ時間モード
【０１７９】
例示的な側面では、ＢＰＳは、インダクタと並列にバイパススイッチを含むことができる。ハイサイドＦＥＴがオフになると、第１のモードでは、所定下限に達する出力電圧に応答して、バイパススイッチは所定期間オフにして、出力コンデンサ及びフリーホイーリング整流器を通じてインダクタ電流を循環させることができる。所定期間が経過すると、第２のモードでバイパススイッチがオンになる。
【０１８０】
誘導バイパススイッチ用多モードドライバ
【０１８１】
各種実施形態では、ＴＱＢ回路は、都合の良いことに、バック及びバック導出レギュレータの過渡現象及びノイズ性能を大幅に向上させることができる。本明細書に記載の動作のうちの１又は複数を単独で又は組み合わせて採用する実施例では、たとえば多モード動作を実現する新規な制御構造及び技術を包含することができる。図１０Ａを参照すると、例示的なＴＱＢ回路は、バイパススイッチ制御信号又はＢＰＳの２つの半導体スイッチの伝導性を個別に調整する１セットの個々のバイパススイッチ制御信号に応答して中間スイッチノード（たとえば、図１０ＡのＳＷＮ）と出力ノード（たとえば、ＶＯＵＴ）間の伝導性を調整するように構成することができる。限定ではなく例示として、バイパススイッチの一実施形態の例示的な動作モードは、フルオン、抵抗モード、制御電流モード、制御電圧モードを含むことができる。ＭＯＳＦＥＴ装置を使用する実施例では、たとえば、装置の抵抗は概して、ドレインとソース端子間のチャネルの瞬時抵抗（たとえば、場合によってはＲｄｓ，ｏｎと称されることがある）を指すことができる。
【０１８２】
いくつかの例示的な実施例では、フルオンモードは、バイパススイッチが低抵抗状態（たとえば、装置の略最小チャネル抵抗）で動作するように駆動されるバイパススイッチゲートに対応することができる。このモードは、たとえば、高負荷から低負荷への移行中、インダクタにエネルギーを補足するために使用することができる。フルオンモードの第１のサブモードでは、エネルギーはインダクタにほぼ捕捉される（理想的な損失に相当しない）。フルオンモードの第２のサブモードでは、エネルギーは、バイパススイッチをパルスオフして捕捉モードから交番させることによって、出力へ放出させることができる。
【０１８３】
いくつかの実施形態では、ＴＱＢのバイパススイッチは抵抗モードで動作することができる。抵抗モード動作では、バイパススイッチの両端間の電圧及びバイパススイッチを通る電流を監視して、スイッチ装置の一方又は両方の両端間の電圧（たとえば、Ｖｄｓ）の固定値をスイッチ装置を通る電流（たとえば、ドレイン電流）にほぼ維持するようにバイパススイッチを駆動することができる。好都合なことに、この抵抗モード動作を採用して、たとえば、状態移行中のリンギングを制御可能に減衰することができる。
【０１８４】
いくつかの実施形態では、ＴＱＢのバイパススイッチは制御電流モードで動作することができる。制御電流モード動作では、バイパススイッチを通る電流を監視して、電流の所定値（又は複数値）をほぼ維持するようにバイパススイッチを駆動することができる。好都合なことに、この抵抗モード動作は、たとえば、インダクタと並列な追加電流路を設けて過渡応答を向上させるために採用することができる。いくつかの実施例では、たとえば、スイッチを通る電流が線形モードにおいてゲート駆動電圧に略比例するとき、フルオンゲート駆動電圧よりも低い固定ゲート駆動電圧を使用して、スイッチの電流を所望値に制御及び／又は制限することができる。
【０１８５】
いくつかの実施形態では、ＴＱＢのバイパススイッチは制御電圧モードで動作することができる。制御電流モード動作では、バイパススイッチの両端間の電圧を監視して、スイッチの両端間又はスイッチの出力から基準電位（たとえば、接地電位）までの電圧の所定値（又は複数値）をほぼ維持するようにバイパススイッチを駆動することができる。好都合なことに、この抵抗動作モードは、たとえば、ハイサイドスイッチ（たとえば、図９ＡのＱ１）の故障（意図しない短絡など）の際、たとえばＴＱＢの出力ノードと負荷回路接地基準との間に供給される）負荷を保護するように構成された分路レギュレータとしてスイッチを使用するために採用することができる。
【０１８６】
実施形態のいくつかの側面は、全部又は一部をコンピュータシステムとして実装することができる。たとえば、各種実施例は、デジタル及び／又はアナログ回路、コンピュータハードウェア、ファームウェア、ソフトウェア、又はそれらの組み合わせを含むことができる。装置要素は、たとえば機械可読記憶装置では、プログラマブルプロセッサによる実行のために情報キャリアに有形に具体化されるコンピュータプログラム製品に実装することができ、該方法は、入力データに基づき動作して出力を生成することによって、命令のプログラムを実行し各種実施形態の機能を果たすプログラマブルプロセッサによって遂行することができる。好都合なことに、いくつかの実施形態は、１又は複数のコンピュータプログラムに実装され、該コンピュータプログラムは、データ記憶システム、少なくとも１つの入力装置、及び／又は少なくとも１つの出力装置との間でデータ及び命令を送受信するように結合された少なくとも１つのプログラマブルプロセッサを含むプログラマブルシステム上で実行可能である。コンピュータプログラムは、コンピュータ内で直接的又は間接的に使用されて、特定の行為を実行する又は特定の結果をもたらすことができる１セットの命令である。コンピュータプログラムは、コンパイル又は解釈された言語を含むプログラミング言語の形態で記述し、スタンドアローンプログラム、又はモジュール、コンポーネント、サブルーチン、又はコンピュータ環境での使用に適したその他のユニットを含む任意の形状で配備することができる。
【０１８７】
命令のプログラムを実行するための適切なプロセッサは、限定ではなく例示として、任意の種類のコンピュータの単独のプロセッサ又は複数のプロセッサのうちの１つである汎用マイクロプロセッサと特別用途マイクロプロセッサの両方を含む。一般的に、プロセッサは、読取り専用メモリ又はランダムアクセスメモリ又はその両方から命令とデータを受信する。コンピュータの必須要素は、命令を実行するプロセッサと、命令及びデータを記憶する１又は複数のメモリである。コンピュータプログラムの命令及びデータを有形に具体化するのに適した記憶装置は、あらゆる形態の不揮発性メモリ、たとえば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュメモリ装置などの半導体メモリ装置を含む。プロセッサ及びメモリは、ＡＳＩＣ（特定用途向け集積回路）を追加する、又はＡＳＩＣに組み込むことができる。いくつかの実施形態では、プロセッサ及び部材は、たとえばＦＰＧＡなどのハードウェアプログラマブル装置を追加する、又はハードウェアプログラマブル装置に組み込むことができる。
【０１８８】
いくつかの実施例では、各システムは、同一又は類似の情報を用いてプログラミングすることができる、及び／又は揮発性及び／又は不揮発性メモリに記憶された略同一の情報を用いて初期化することができる。たとえば、１つのデータインタフェースが、デスクトップコンピュータ又はサーバなどの適切なホスト装置に結合されたとき、自動構成、自動ダウンロード、及び／又は自動更新機能を実行するように構成することができる。
【０１８９】
各種実施例では、該システムは、適切な通信方法、機器、及び技術を用いて通信することができる。たとえば、該システムは、メッセージが専用物理的リンク（たとえば、光ファイバリンク、２点間配線、デイジーチェーン）上でソースから第１の受信機へ直接伝達される２点間通信を用いて、互換装置（たとえば、データを該システムに送受信することができる装置）と通信することができる。該システムのコンポーネントは、任意の形式又は媒体のアナログ又はデジタルデータ通信によって、通信ネットワーク上でパケットベースのメッセージなどの情報をやり取りすることができる。通信ネットワークの例は、ＬＡＮ（ローカルエリアネットワーク）、ＷＡＮ（広域ネットワーク）、ＭＡＮ（都市域ネットワーク）、無線及び／又は光学ネットワーク、及びインターネットを構成するコンピュータとネットワークである。他の実施例では、通信ネットワーク、たとえば、無指向性無線周波数（ＲＦ）信号を用いて共に接続されるすべて又は略すべての装置に一斉送信することによってメッセージを伝送することができる。さらに他の実施例では、指向性（すなわち、ナロービーム）アンテナを用いて送信されるＲＦ信号、又は集束光学系を用いて任意で使用することができる赤外線信号など、高指向性を特徴とするメッセージを伝送することができる。さらに別の実施例は、限定ではなく例示として、ＵＳＢ２．０、ファイアワイア、ＡＴＡ／ＩＤＥ、ＲＳ−２３２、ＲＳ−４２２、ＲＳ−４８５、８０２．１１ａ／ｂ／ｇ／ｎ、Ｗｉ−Ｆｉ、ＷｉＦｉ−Ｄｉｒｅｃｔ、Ｌｉ−Ｆｉ、ＢｌｕｅＴｏｏｔｈ、イーサネット、ＩｒＤＡ、ＦＤＤＩ（ファイバ分散データインタフェース）、トークンリングネットワーク、若しくは周波数、時間、又は符号分割に基づく多重分割など、適切なインタフェース及びプロトコルを使用することができる。いくつかの実施例は、データ保全用のエラー検出訂正（ＥＣＣ）、又は暗号化（たとえば、ＷＥＰ）やパスワード保護などのセキュリティ手段といった特徴を任意で組み込むことができる。
【０１９０】
各種実施形態では、コンピュータシステムは非一時的メモリを含むことができる。メモリは、プロセッサ実行可能プログラム命令などのデータ及びコンピュータ読取り可能命令を暗号化するように構成される１又は複数のプロセッサに接続することができる。データ及びコンピュータ読取り可能命令は、１又は複数のプロセッサにアクセス可能にすることができる。プロセッサ実行可能プログラム命令は、１又は複数のプロセッサによって実行されると、１又は複数のプロセッサに各種動作を実行させることができる。
【０１９１】
各種実施形態では、コンピュータシステムはモノのインターネット（ＩｏＴ）装置を含むことができる。ＩｏＴ装置は、電子機器、ソフトウェア、センサ、アクチュエータに埋め込まれるオブジェクトを含むことができ、ネットワーク接続により、これらのオブジェクトはデータを収集及び交換することができる。ＩｏＴ装置は、別の装置へのインタフェースを通じてデータを送信することによって、有線又は無線装置と共に使用することができる。ＩｏＴ装置は、有用なデータを収集した後、他の装置間でデータを自律的に流すことができる。
【０１９２】
いくつかの実施形態では、装置及び関連方法は、負荷過渡応答の開始とインダクタ電流が定常状態に帰還する時間との間の時間間隔で定常状態の平均スイッチ期間をほぼ維持するように構成された、一定オン時間のバック導出スイッチモード電源に関連する。例示的な例では、時間間隔は、負荷過渡応答の開始後の第１及び第２の所定数のサイクルを含んでもよい。スイッチ期間は、たとえば、第１の数のサイクルにおける追加エネルギー需要の変化を提供するように算出された量と、次の第２の数のサイクルにおける時間間隔にわたって平均定常状態スイッチ期間を維持するように算出された逆の量とによって調整することができる。各種例では、一定オン時間の平均スイッチ期間を維持することで、安定性を犠牲にせず、複雑な補償ネットワークを必要とせずに、過渡応答時間を最小化することができる。
【０１９３】
いくつかの実施例では、インダクタ、主スイッチ、フリーホイーリング整流器、バイパススイッチは単独で又は組み合わせて、ハウジング又は筐体内に配置することができる。いくつかの実施例では、インダクタは集積回路に実装することができる。いくつかの実施形態では、個別の（たとえば、巻線）インダクタを、たとえば充填によって一体型オブジェクト内に１又は複数の他のコンポーネントと共に実装することができる。たとえば、エポキシ、エラストマー、プラスチック、又はその他の適切な可撓材料を用いて、コンポーネントを単独のパッケージオブジェクトに束ねる又は包み込むことができる。各種実施例では、限定ではなく例示として、ハウジング又は筐体を浸漬、充填、噴霧、静電動作、又は射出成形によって形成することができる。
【０１９４】
本明細書に記載の各種実施形態は、インダクタをバイパスして、平均負荷需要の減少に応答してインダクタに貯蔵された制御量のエネルギーを出力端子に選択的に移送する適切な回路装置の例示的な例を提示する。限定ではなく例示として、上記回路装置の例は、少なくともたとえば、図２ＡのＱ３〜Ｑ４又は図１４のＳＷ１〜ＳＷ２などのバイパススイッチを参照して説明した。
【０１９５】
本明細書に記載の各種実施形態は、主スイッチがオフである場合、バイパス装置を制御する動作を実行する適切な回路装置の例示的な例を提示し、該動作は、（ａ）第１のモードでは、インダクタ電流をバイパス手段を介して循環させることと、（ｂ）第２のモードでは、インダクタ電流を出力端子を介して循環させ、フリーホイーリング整流器を介して帰還させることとを含む。限定ではなく例示として、上記回路装置の例は、少なくともたとえば、図９Ａ、１０ＡのＩＣ１又は図２０のＵ１〜Ｕ３などのバイパスコントローラ及び／又はゲート駆動装置を参照して説明した。
【０１９６】
多機能ＴＱＢ
【０１９７】
多機能ＴＱＢの例示的な一側面は、スリークォーターブリッジ（ＴＱＢ）構造を有するバック導出スイッチモード電源に関する。該装置は、入力電圧源の第１の端子を中間スイッチノードに選択的に接続するように動作可能な主スイッチと、中間スイッチノードに結合される第１の端子とエネルギーを負荷に伝達するように構成された出力ノードに結合される第２の端子とを有するインダクタと、入力電圧源の第２の端子から中間スイッチノードへ電流を伝送するように結合されるフリーホイーリング整流器と、インダクタに並列に配置され、逆直列に接続された第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチとから成り、バイパススイッチ制御信号に応答して中間スイッチノードと出力ノード間の伝導性を調整するように構成されたバイパススイッチと、を含む。
【０１９８】
例示的な側面の各種実施例では、第１の制御可能な半導体スイッチのみがオンになると、電流は第１の方向のみにバイパススイッチを通過することができ、第２の制御可能な半導体スイッチのみがオンになると、電流は第２の方向のみにバイパススイッチを通過することができ、第１及び第２の制御可能な半導体スイッチの両方がオンになると、電流は第１の方向又は第２の方向のいずれかの方向にバイパススイッチを通過することができるように、バイパススイッチをさらに構成することができる。第１及び第２の制御可能な半導体スイッチは、共通のドレイン構造又は共通のソース構造において直列接続させることができる。該装置は単体として形成された集積回路パッケージをさらに含むことができ、少なくともバイパススイッチ、主スイッチ、及びフリーホイーリング整流器は集積回路パッケージ内に配置される。少なくともバイパススイッチとインダクタは集積回路パッケージ内に配置することができる。集積回路パッケージは、バイパススイッチに接続するための３つのみの端子を有する単体として形成することができ、少なくともバイパススイッチとゲートドライバ回路は集積回路パッケージ内に配置され、３つの端子は中間スイッチノードに動作可能に接続される入力端子と、出力ノードに動作可能に接続される出力端子と、ゲートドライバ回路に動作可能に接続されバイパススイッチ制御信号を受信する制御入力端子とを含む。いくつかの実施例では、バイパススイッチは、少なくとも１つのＰチャネルＭＯＳＦＥＴ又は少なくとも１つのＮチャネルＭＯＳＦＥＴを含むことができる。
【０１９９】
誘電バイパススイッチ用多モードドライバ
【０２００】
多機能ＴＱＢの例示的な一側面は、誘導バイパススイッチ用の多モードドライバに関する。たとえば、該装置は、多モードドライバ回路をさらに備え、多モードドライバ回路はバイパススイッチに動作可能に連結され、負荷状況に応答して複数の異なるモードでバイパススイッチを動作させるようにバイパススイッチ制御信号を生成することができる。
【０２０１】
複数の異なるモードのうちの１つは、第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチの少なくとも一方を、略最小チャネル抵抗状態を特徴とするフルオンモードで動作させるバイパススイッチ制御を生成することを含むことができる。
【０２０２】
複数の異なるモードのうちの１つは、第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチの少なくとも一方を、少なくとも１つのスイッチの両端間の電圧と少なくとも１つのスイッチを通る電流との所定比の調節を特徴とする制御抵抗モードで動作させるバイパススイッチ制御を生成することを含むことができる。
【０２０３】
複数の異なるモードのうちの１つは、第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチの少なくとも一方を、少なくとも１つのスイッチを通る所定電流の調節を特徴とする制御電流モードで動作させるバイパススイッチ制御を生成することを含むことができる。
【０２０４】
複数の異なるモードのうちの１つは、第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチの少なくとも一方を、バイパススイッチの所定ノードと所定基準ノード間の所定電圧の調節を特徴とする制御電圧モードで動作させるバイパススイッチ制御を生成することを含むことができる。バイパススイッチの所定ノードは出力ノードを含み、所定基準ノードは負荷用の回路接地基準とすることができる。
【０２０５】
該装置は、第１の制御可能な半導体スイッチの第１の制御端子へのバイパススイッチ制御信号と関連付けられる第１の制御信号と、第２の制御可能な半導体スイッチの第２の制御端子へのバイパススイッチ制御信号と関連付けられる第２の制御信号とのインタフェースをとるゲート駆動回路をさらに含んでいてもよい。
【０２０６】
調節誘導エネルギー放出
【０２０７】
例示的な別の側面は調節誘導エネルギー放出に関する。該装置は、セットのバイパススイッチ制御信号を生成してバイパススイッチを動作させ、動作の実行によってインダクタに貯蔵された制御量のエネルギーを出力端子に選択的に移送するように動作可能なバイパススイッチコントローラをさらに含むことができる。該動作は、第１のモードでは、バイパススイッチを介してインダクタ電流を選択的に循環させるようにバイパススイッチを動作させることと、第２のモードでは、出力端子を介してインダクタ電流を負荷に循環させ、フリーホイーリング整流器を通じて帰還させるようにバイパススイッチを動作させることと、を含むことができる。
【０２０８】
ヒステリシス制御放出
【０２０９】
例示的な別の側面は、インダクタからのエネルギー放出を制御するヒステリシス動作に関する。たとえば、バイパススイッチコントローラは、出力端子での電圧が所定下側閾値に達したことに応答して第２のモードに入る、出力端子での電圧が所定上側閾値に到達したことに応答して第１のモードに入る動作を反復的に実行するように構成することができる。
【０２１０】
一定オフ時間制御放出
【０２１１】
例示的な別の側面は、インダクタからのエネルギー放出を制御する一定オフ時間動作に関する。たとえば、バイパススイッチコントローラは、第１のモードでは、出力端子での電圧が所定下側閾値を下回ると第２のモードに入り、第２のモードで所定期間に到達すると第１のモードに入る動作を反復的に実行するように構成することができる。
【０２１２】
一定オン時間制御放出
【０２１３】
例示的な別の側面は、インダクタからのエネルギー放出を制御する一定オン時間動作に関する。たとえば、バイパススイッチコントローラは、出力端子での電圧が所定上側閾値に到達したことに応答して第１のモードに入る、インダクタの電流が所定の第１の電力閾値を超える場合、出力端子での電圧が所定下側閾値に到達すると、インダクタ電流が所定の第２の電力閾値を下回るまでオフ状態を維持するように主スイッチを制御する、出力端子での電圧が所定下側閾値に到達したことに応答して第２のモードに入る、出力端子での電圧が所定上側閾値に到達したことに応答して第１のモードに入る動作を反復的に実行するように構成することができる。
【０２１４】
多機能スリークォーターブリッジ
【０２１５】
例示的な側面では、バック導出スイッチモード電源は、スリークォーターブリッジ（ＴＱＢ）構造を含む。ＴＱＢは、入力電圧源の第１の端子を中間スイッチノードに選択的に接続するように動作可能な主スイッチと、中間スイッチノードに結合される第１の端子と出力端子に結合される第２の端子とを有するインダクトとを含む。フリーホイーリング整流器は、入力電圧源の第２の端子から中間スイッチノードへ電流を伝達するように結合される。バイパススイッチは、インダクタに並列に配置され、逆直列に接続されて１セットのバイパススイッチ制御信号に応答するように構成される第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチから成る。バイパススイッチコントローラは、主スイッチがオフである場合、該セットのバイパススイッチ制御信号を生成してバイパススイッチを動作させ、動作の実行によって平均負荷需要の減少に応答して、インダクタに貯蔵された制御量のエネルギーを出力端子に選択的に移送するように動作可能である。該動作は、第１のモードでは、バイパススイッチを介してインダクタ電流を選択的に循環させるようにバイパススイッチを動作させることと、第２のモードでは、出力端子を介してインダクタ電流を循環させ、フリーホイーリング整流器を通じて帰還させるようにバイパススイッチを動作させることとを含む。
【０２１６】
各種実施例では、出力端子は、出力コンデンサが出力端子から入力電圧源の第２の端子に接続されるとき、出力電圧を支持するように構成することができる。第１の制御可能な半導体スイッチのみがオンになると、電流は第１の方向のみにバイパススイッチを通過することができ、第２の制御可能な半導体スイッチのみがオンになると、電流は第２の方向のみにバイパススイッチを通過することができ、第１及び第２の制御可能な半導体スイッチの両方がオンになると、電流は第１の方向又は第２の方向のいずれかの方向にバイパススイッチを通過することができるように、バイパススイッチをさらに構成することができる。
【０２１７】
各種実施形態では、バイパススイッチは、少なくとも１つのＰチャネルＭＯＳＦＥＴ又は少なくとも１つのＮチャネルＭＯＳＦＥＴを含むことができる。該装置は、単体として形成される集積回路パッケージをさらに含むことができる。
【０２１８】
バイパススイッチ、主スイッチ、及びフリーホイーリング整流器は、集積回路パッケージ内に配置することができる。該装置は、セットのバイパススイッチ制御信号の制御信号のうち少なくとも１つと第１の制御可能な半導体スイッチの第１の制御端子、及びセットのバイパススイッチ制御信号の制御信号のうち少なくとも１つと第２の制御可能な半導体スイッチの第２の制御端子のインタフェースをとるゲート駆動回路をさらに含むことができ、ゲート駆動回路が集積回路パッケージ内に配置される。バイパススイッチコントローラは、集積回路パッケージに配置され、バイパススイッチ制御信号をゲート駆動回路に送信するように動作可能に連結することができる。該装置は集積回路パッケージに配置される第２のゲート駆動回路をさらに含むことができ、第２のゲート駆動回路は主スイッチの伝導状態を制御するように動作可能に連結される。該装置は、集積回路パッケージにおいて動作命令信号を受信する制御入力端子をさらに含むことができ、さらに、バイパススイッチコントローラは、受信した動作命令信号に応答して第２のゲート駆動回路を介して主スイッチの動作を動作可能に制御するように構成される。フリーホイーリング整流器は同期整流器を含むことができ、第２のゲート駆動回路は、同期整流器の伝導状態を制御するように動作可能に結合することができる。
【０２１９】
例示的な側面では、多機能スリークォーターブリッジは、スリークォーターブリッジ（ＴＱＢ）構造を有するバック導出スイッチモード電源を提供することができる。該装置は、入力電圧源の第１の端子を中間スイッチノードに選択的に接続するように動作可能な主スイッチと、中間スイッチノードに連結される第１の端子とエネルギーを負荷に伝達するように構成された出力ノードに連結される第２の端子とを有するインダクタとを含む。フリーホイーリング整流器は、入力電圧源の第２の端子から中間スイッチノードへ電流を伝達するように結合される。バイパススイッチは、インダクタに並列に配置され、逆直列された第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチから成り、バイパススイッチ制御信号に応答して中間スイッチノードと出力ノード間の伝導性を調整するように構成される。
【０２２０】
いくつかの実施形態では、さらに、第１の制御可能な半導体スイッチのみがオンになると、電流が第１の方向のみにバイパススイッチを通過することができ、第２の制御可能な半導体スイッチのみがオンになると、電流が第２の方向のみにバイパススイッチを通過することができ、第１及び第２の制御可能な半導体スイッチの両方がオンになると、電流が第１の方向又は第２の方向のいずれかの方向にバイパススイッチを通過することができるように、バイパススイッチをさらに構成することができる。第１及び第２の制御可能な半導体スイッチは、共通のドレイン構造又は共通のソース構造において直列接続することができる。該装置は単体として形成された集積回路パッケージをさらに含むことができ、少なくともバイパススイッチ、主スイッチ、及びフリーホイーリング整流器が集積回路パッケージ内に配置される。いくつかの例では、少なくともバイパススイッチとインダクタは、集積回路パッケージ内に配置することができる。集積回路パッケージは、バイパススイッチへの接続のために３つのみの端子を有する単体として形成することができ、少なくともバイパススイッチとゲートドライバ回路は集積回路パッケージ内に配置され、３つの端子は中間スイッチノードに動作可能に連結される入力端子、出力ノードに動作可能に連結される出力端子、ゲートドライバ回路に動作可能に連結され、バイパススイッチ制御信号を受信する制御入力端子を含む。各種例では、バイパススイッチは、少なくとも１つのＰチャネルＭＯＳＦＥＴ、及び／又は  少なくとも１つのＮチャネルＭＯＳＦＥＴを含むことができる。
【０２２１】
誘導バイパススイッチ用の多モードドライバを含むいくつかの実施例では、該装置は、バイパススイッチに動作可能に連結され、負荷状況に応答してバイパススイッチ制御信号を生成し、複数の異なるモードでバイパススイッチを動作させるように構成された多モードドライバ回路をさらに含むことができる。
【０２２２】
複数の異なるモードのうちの１つは、第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチの少なくとも一方を、略最小チャネル抵抗状態を特徴とするフルオンモードで動作させるバイパススイッチ制御を生成することを含むことができる。場合によっては、複数の異なるモードのうちの１つは、第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチの少なくとも一方を、少なくとも１つのスイッチの両端間の電圧と少なくとも１つのスイッチを通る電流との所定比の調節を特徴とする制御抵抗モードで動作させるバイパススイッチ制御を生成することも含むことができる。複数の異なるモードのうちの１つは、第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチの少なくとも一方を、少なくとも１つのスイッチを通る所定電流の調節を特徴とする制御電流モードで動作させるバイパススイッチ制御を生成することも含むことができる。複数の異なるモードのうちの１つは、第１の制御可能な半導体スイッチと第２の制御可能な半導体スイッチの少なくとも一方を、バイパススイッチの所定ノードと所定基準ノード間の所定電圧の調節を特徴とする制御電圧モードで動作させるバイパススイッチ制御を生成することも含むことができる。バイパススイッチの所定ノードは出力ノードを含むことができ、所定基準ノードが負荷用の回路接地基準を含むことができる。該装置は、セットのバイパススイッチ制御信号の制御信号のうち少なくとも１つと第１の制御可能な半導体スイッチの第１の制御端子、及びバイパススイッチ制御信号の制御信号のうち少なくとも１つと第２の制御可能な半導体スイッチの第２の制御端子のインタフェースをとるゲート駆動回路をさらに含むことができる。
【０２２３】
調節誘導エネルギー放出を含むいくつかの実施例では、該装置は、バイパススイッチ制御信号を生成してバイパススイッチを動作させ、動作の実行によってインダクタに貯蔵された制御量のエネルギーを出力端子に選択的に移送するように動作可能なバイパススイッチコントローラをさらに含んでいてもよい。該動作は、第１のモードでは、バイパススイッチを動作させて、バイパススイッチを介してインダクタ電流を選択的に循環させることと、第２のモードでは、バイパススイッチを動作させ、出力端子を介して負荷へインダクタ電流を循環させ、フリーホイーリング整流器を通じて帰還させることと、を含んでいてもよい。
【０２２４】
インダクタエネルギーの制御放出を提供するヒステリシスを用いて、いくつかの実施形態は、出力端子での電圧が所定下側閾値に到達したことに応答して第２のモードに入る、及び出力端子での電圧が所定上側閾値に到達したことに応答して第１のモードに入る動作を反復的に実行するように構成されたバイパススイッチコントローラを含む。
【０２２５】
インダクタエネルギーの制御放出を行う一定オフ時間を用いて、バイパススイッチコントローラは、第１のモードでは、出力端子での電圧が所定下側閾値を下回ると第２のモードに入り、第２のモードで所定期間に達すると第１のモードに入る動作を反復的に実行するように構成することができる。
【０２２６】
本明細書に記載の各種実施形態に係る一定オン時間制御を用いて、バイパススイッチコントローラは、出力端子での電圧が所定上側閾値に到達したことに応答して第１のモードに入り、インダクタの電流が所定第１の電力閾値を超える場合、出力端子での電圧が所定下側閾値に到達すると、インダクタ電流が所定の第２の電力閾値を下回るまでオフ状態を維持し、出力端子での電圧が所定下側閾値に到達したことに応答して第２のモードに入り、出力端子での電圧が所定上側閾値に到達したことに応答して第１のモードに入るように主スイッチを制御する動作を反復するように構成することができる。
【０２２７】
バイパススイッチを有するインダクタ
【０２２８】
例示的な別の側面では、誘導要素による能動的動作用の伝導性調整装置は、入力ノードに電気的に接続される入力端子（ＩＮ）、出力ノードに電気的に接続される出力端子（ＯＵＴ）、及び入力ノードと出力ノードとの間に電気的に接続されるインダクタ（Ｌ１）を含むことができる。該装置は、入力ノードと出力ノードとの間に電気的に接続されるバイパススイッチをさらに含むことができ、バイパススイッチは、第１の制御ゲートを有する第１の半導体スイッチ（ＳＷ１）と第２の制御ゲートを有する第２の半導体スイッチ（ＳＷ２）とを備え、第１の半導体スイッチと第２の半導体スイッチは逆直列で接続される。該装置は、第１の制御ゲートに動作可能に接続される第１の制御入力端子（ＣＯＮＴ１）をさらに含むことができ、第１の半導体スイッチは、第１の制御入力端子で受信された第１のバイパススイッチ制御信号に応答して入力ノードと出力ノード間の伝導性を調整するように構成される。該装置は、入力端子、出力端子、及び第１の制御入力端子を収容するパッケージをさらに含むことができ、入力端子、出力端子、及び第１の制御入力端子はそれぞれ、パッケージの内部とパッケージの外部との間で電気信号を伝達するように構成される。
【０２２９】
例示的な側面の各種実施形態では、該装置は第１の半導体スイッチと第２の半導体スイッチとを接続する中間ノードに電気的に接続される共通の入力端子（ＣＯＭ）をさらに含むことができ、共通の入力端子は、パッケージの内部とパッケージの外部との間で電気信号を伝達するように構成される。第１の半導体スイッチは、第１の制御入力端子と共通の入力端子との間で受信された第１のバイパススイッチ制御信号に応答して入力ノードと出力ノード間の伝導性を調整するように構成することができる。該装置は、第２の制御ゲートに動作可能に接続される第２の制御入力端子（ＣＯＮＴ２）をさらに含むことができ、第２の半導体スイッチは、第２の制御入力端子で受信された第２のバイパススイッチ制御信号に応答して入力ノードと出力ノード間の伝導性を調整するように構成され、第２のバイパススイッチ制御信号は、第１のバイパススイッチ制御信号に対して独立して制御可能であり、第２の制御入力端子は、パッケージの内部とパッケージの外部との間で電気信号を伝達するように構成される。第２の半導体スイッチは、第２の制御入力端子と共通の入力端子との間で受信された第２のバイパススイッチ制御信号に応答して入力ノードと出力ノード間の伝導性を調整するように構成することができる。パッケージは、ＩＣパッケージの内部にバイパススイッチを収容する集積回路（ＩＣ）をさらに含むことができ、第２の制御入力端子はＩＣパッケージの内部と外部間で電気信号を伝達するように構成される。
【０２３０】
該装置は、ＩＣパッケージの内部にバイパススイッチを収容する集積回路（ＩＣ）パッケージを有するパッケージをさらに含むことができる。ＩＣは、ＩＣパッケージの内部にインダクタをさらに収容することができる。バイパススイッチは少なくとも１つのＰチャネルＭＯＳＦＥＴ及び／又は少なくとも１つのＮチャネルＭＯＳＦＥＴを含むことができる。第１及び第２の半導体スイッチは、共通のドレイン構造又は共通のソース構造において直列接続することができる。バイパススイッチは、インダクタと並列に動作可能に接続することができる。
【０２３１】
例示的な別の側面は、誘導要素による能動的動作用の伝導性調整装置に関する。該装置は、第１の入力ノードに電気的に接続される第１の入力端子（ＩＮ１）、第２の入力ノードに電気的に接続される第２の入力端子（ＩＮ２）、出力ノードに電気的に接続される第１の出力端子（ＯＵＴ１）を含むことができる。該装置は、入力電圧源の第１の入力端子を中間スイッチノードに選択的に接続するように動作可能な主スイッチ（ＳＷ３）と、入力電圧源の第２の入力端子から中間スイッチノードに電流を伝達するように結合されるフリーホイーリング整流器（ＳＷ４）と、中間スイッチノードと第１の出力ノード間に電気的に接続されるバイパススイッチとをさらに含むことができ、バイパススイッチは第１の制御ゲートを有する第１の半導体スイッチ（ＳＷ１）と第２の制御ゲートを有する第２の半導体スイッチ（ＳＷ２）を備え、第１及び第２の半導体スイッチは逆直列に接続される。該装置は、第１の制御ゲートに動作可能に接続される第１の制御入力端子（ＣＯＮＴ１）をさらに含むことができ、第１の半導体スイッチは、第１の制御入力端子で受信された第１のバイパススイッチ制御信号に応答して入力ノードと出力ノード間の伝導性を調整するように構成される。該装置は、入力端子、出力端子、及び第１の制御入力端子を収容するパッケージをさらに含むことができ、第１及び第２の入力端子、第１の出力端子、及び第１の制御入力端子はそれぞれ、パッケージの内部とパッケージの外部との間で電気信号を伝達するように構成される。
【０２３２】
例示的な側面の各種実施形態では、該装置は中間スイッチノードに電気的に接続される第２の出力端子（ＯＵＴ２）をさらに含むことができ、第２の出力端子はパッケージの内部とパッケージの外部との間で電気信号を伝達するように構成される。バイパススイッチは、第１のバイパススイッチ制御信号に応答してインダクタが第１の出力端子と第２の出力端子との間で接続されると、電流をインダクタを通じて選択的に循環させるように動作可能にすることができる。該装置は共通の入力端子（ＣＯＭ）をさらに含むことができ、第１の半導体スイッチは、第１の制御入力端子と共通の入力端子との間で受信された第１のバイパススイッチ制御信号に応答して入力ノードと出力ノード間の伝導性を調整するように構成され、共通の入力端子は、パッケージの内部とパッケージの外部との間で電気信号を伝達するように構成される。
【０２３３】
該装置は、第２の制御ゲートに動作可能に接続される第２の制御入力端子（ＣＯＮＴ２）をさらに含むことができ、第２の半導体スイッチは、第２の制御入力端子で受信された第２のバイパススイッチ制御信号に応答して入力ノードと出力ノード間の伝導性を調整するように構成され、第２のバイパススイッチ制御信号は、第１のバイパススイッチ制御信号に対して個別に制御可能である。
【０２３４】
パッケージは、ＩＣパッケージの内部にバイパススイッチ、主スイッチ（ＳＷ３）、及びフリーホイーリング整流器（ＳＷ４）を収容する集積回路（ＩＣ）パッケージをさらに含むことができる。該装置は、主スイッチ（ＳＷ３）に動作可能に連結される主スイッチ制御入力端子（ＣＯＮＴ３）と、フリーホイーリング整流器（ＳＷ４）に動作可能に連結されるフリーホイーリング整流器制御入力端子（ＣＯＮＴ４）とをさらに含み、主スイッチ制御端子、フリーホイーリング整流器制御入力端子はそれぞれ、パッケージの内部とパッケージの外部との間で電気信号を伝達するように構成される。
【０２３５】
いくつかの実施例について説明した。にもかかわらず、各種変更を行うことができると理解される。たとえば、開示される技術のステップが異なる順序で実行される、又は開示されるシステムのコンポーネントが異なるように組み合わされる、又はコンポーネントが他のコンポーネントに追加される場合、有益な結果が達成される場合がある。したがって、他の実施例も以下の請求項の範囲に含まれると企図される。
【図１】
2019162025.tif 000003
【図２Ａ】
2019162025.tif 000004
【図２Ｂ】
2019162025.tif 000005
【図３Ａ】
2019162025.tif 000006
【図３Ｂ】
2019162025.tif 000007
【図４Ａ】
2019162025.tif 000008
【図４Ｂ】
2019162025.tif 000009
【図５Ａ】
2019162025.tif 000010
【図５Ｂ】
2019162025.tif 000011
【図６Ａ】
2019162025.tif 000012
【図６Ｂ】
2019162025.tif 000013
【図７Ａ】
2019162025.tif 000014
【図７Ｂ】
2019162025.tif 000015
【図８Ａ】
2019162025.tif 000016
【図８Ｂ】
2019162025.tif 000017
【図９Ａ】
2019162025.tif 000018
【図９Ｂ】
2019162025.tif 000019
【図１０Ａ】
2019162025.tif 000020
【図１０Ｂ】
2019162025.tif 000021
【図１０Ｃ】
2019162025.tif 000022
【図１１】
2019162025.tif 000023
【図１２】
2019162025.tif 000024
【図１３】
2019162025.tif 000025
【図１４】
2019162025.tif 000026
【図１５】
2019162025.tif 000027
【図１６】
2019162025.tif 000028
【図１７】
2019162025.tif 000029
【図１８】
2019162025.tif 000030
【図１９】
2019162025.tif 000031
【図２０】
2019162025.tif 000032
【図２１Ａ】
2019162025.tif 000033
【図２１Ｂ】
2019162025.tif 000034
【図２２Ａ】
2019162025.tif 000035
【図２２Ｂ】
2019162025.tif 000036
【図２２Ｃ】
2019162025.tif 000037
【図２２Ｄ】
2019162025.tif 000038
【図２３Ａ】
2019162025.tif 000039
【図２３Ｂ】
2019162025.tif 000040
【図２３Ｃ】
2019162025.tif 000041
【図２３Ｄ】
2019162025.tif 000042
【外国語明細書】
2019162025000001.pdf