(57)【要約】      （修正有）【課題】トランスの二次側において高周波の同期整流を実現させることができるＤＣＤＣコンバータを提供する。【解決手段】ＤＣＤＣコンバータ１のコントローラ３は、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎと同期整流回路２Ｂの出力電流Ｉｏｕｔとに基づいて、同期整流回路２Ｂの正極側のパワー半導体デバイスＱ３をターンオンさせるタイミングの、ハーフブリッジ回路２Ａの正極側のパワー半導体デバイスＱ１のターンオンに対する位相遅れと、デューティー比とを、メモリのテーブル３Ａから決定する。同様に、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎと同期整流回路２Ｂの出力電流Ｉｏｕｔとに基づいて、同期整流回路２Ｂの負極側のパワー半導体デバイスＱ４をターンオンさせるタイミングの、ハーフブリッジ回路２Ａの負極側のパワー半導体デバイスＱ２のターンオンに対する位相遅れと、デューティー比とを、メモリのテーブル３Ａから決定する。【選択図】図１
2019024303.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランス（Ｔ）の一次側に設けられたハーフブリッジ回路（２Ａ）と、
前記トランス（Ｔ）の二次側に設けられた同期整流回路（２Ｂ）と、
前記ハーフブリッジ回路（２Ａ）の入力電圧（Ｖｉｎ）及び前記同期整流回路（２Ｂ）の出力電流（Ｉｏｕｔ）に対応するデューティー比及び位相で、前記同期整流回路（２Ｂ）の整流用パワー半導体デバイス（Ｑ３，Ｑ４）をスイッチングさせるコントローラ（３）と、
を備えるＤＣＤＣコンバータ（１）。
【請求項２】
前記コントローラ（３）は、前記入力電圧（Ｖｉｎ）及び前記出力電流（Ｉｏｕｔ）の組合わせとこれに対応する前記デューティー比とを対応付けたデューティー比のテーブル（３Ａ）を参照して、前記整流用パワー半導体デバイス（Ｑ３，Ｑ４）をスイッチングさせる際の前記デューティー比を決定する請求項１記載のＤＣＤＣコンバータ（１）。
【請求項３】
前記コントローラ（３）は、前記入力電圧（Ｖｉｎ）及び前記出力電流（Ｉｏｕｔ）の組合わせとこれに対応する前記位相とを対応付けた位相のテーブル（３Ａ）を参照して、前記整流用パワー半導体デバイス（Ｑ３，Ｑ４）をスイッチングさせる際の前記位相を決定する請求項１又は２記載のＤＣＤＣコンバータ（１）。
【請求項４】
前記コントローラ（３）は、前記同期整流回路（２Ｂ）の２つの前記整流用パワー半導体デバイス（Ｑ３，Ｑ４）のうち少なくとも一方について、前記整流用パワー半導体デバイス（Ｑ３，Ｑ４）のスイッチングの制御サイクル毎に前記テーブル（３Ａ）を参照する請求項２又は３記載のＤＣＤＣコンバータ（１）。
【請求項５】
前記位相は、前記ハーフブリッジ回路（２Ａ）の逆変換用パワー半導体デバイス（Ｑ１，Ｑ２）のスイッチングの位相に対する位相遅れによって定義される請求項１、２、３又は４記載のＤＣＤＣコンバータ（１）。
【請求項６】
前記コントローラ（３）は、前記同期整流回路（２Ｂ）の２つの前記整流用パワー半導体デバイス（Ｑ３，Ｑ４）を同一のデューティー比でそれぞれスイッチングさせる請求項１、２、３、４又は５記載のＤＣＤＣコンバータ（１）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスの二次側に同期整流素子を有するＤＣＤＣコンバータに関する。
【背景技術】
【０００２】
近年、パワー半導体デバイスの分野では、ＧａＮ（ガリウム・ナイトライド（窒化ガリウム））やＳｉＣ（シリコン・カーバイド（炭化珪素））等の化合物半導体材料が注目されている。この種のパワー半導体デバイスは、オン抵抗が小さく、高温環境（例えば、２００°Ｃ以上）での動作が可能で、特に、電子飽和速度が速くキャリア移動度が高い。このため、高周波でのスイッチング動作が必要な場面での使用が期待されている。
【０００３】
例えば、トランスの一次側において漏れインダクタンスと共振用コンデンサとを直列共振させる、非対称ハーフブリッジ型のＬＬＣコンバータを用いた絶縁型ＤＣＤＣコンバータに、化合物半導体材料を用いたパワー半導体デバイスを利用すると、共振周波数に近い高周波でパワー半導体デバイスをスイッチングさせることができる。これにより、パワー半導体デバイスをソフトスイッチング（ＺＶＳ）に近い状態でスイッチングさせて、低損失かつ高出力の電圧変換を実現することができる。
【０００４】
ここで、トランスの二次側に現れる高周波の交流電流をダイオードにより整流すると、ダイオードの寄生容量と漏れインダクタンスとの振動が発生するので大きな損失が発生してしまう。この振動成分はスナバ回路によって除去することができるが、振動成分の除去自体が損失を生むので、二次側で発生する損失の根本的な改善にはつながらない。
【０００５】
しかも、パワー半導体デバイスが高周波でスイッチングするようになると、スイッチング周波数が振動周波数に近づいて、トランスの二次側を流れるスイッチング周波数に応じた周波数の交流電流から、スイッチング周波数に近い振動成分だけをスナバ回路で除去することが難しくなる場合がある。
【０００６】
そこで、トランスの二次側における交流電流の整流にも、化合物半導体材料を用いたパワー半導体デバイスを利用し、これを、トランスの一次側のパワー半導体デバイスに同期してオンオフさせて、トランスの二次側において高周波の交流電流を同期整流することが考えられる。
【０００７】
なお、トランスの二次側においてパワー半導体デバイスを用いた同期整流を行うＤＣＤＣコンバータとして、トランスの一次側で検出した共振電流のゼロクロスポイントにおいて、二次側のパワー半導体デバイスをスイッチングさせるものが提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第５５１０８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところが、トランスの一次側の共振電流が高周波になると、共振電流を電流センサで検出して二次側のパワー半導体デバイスをスイッチングさせるまでにかかる時間が、一次側のパワー半導体デバイスのオンオフのタイミングに対する無視できない遅れとなってしまう。この遅れは、ＤＣＤＣコンバータによる低損失かつ高出力の電圧変換を実現する上で障害となる。
【００１０】
本発明は前記事情に鑑みなされたもので、本発明の目的は、トランスの二次側において高周波の同期整流を実現させることができるＤＣＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の１つの態様によるＤＣＤＣコンバータは、
トランスと、
前記トランスの一次側に設けられたハーフブリッジ回路と、
前記トランスの二次側に設けられた同期整流回路と、
前記ハーフブリッジ回路の入力電圧及び前記同期整流回路の出力電流に対応するデューティー比及び位相で、前記同期整流回路の整流用パワー半導体デバイスをスイッチングさせるコントローラと、
を備える。
【発明の効果】
【００１２】
本発明によれば、トランスの二次側において高周波の同期整流を実現させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係るＤＣＤＣコンバータを示す説明図である。
【図２】図１のＤＣＤＣコンバータの一次側のハーフブリッジ回路における正極側のパワー半導体デバイスのオンによりハーフブリッジ回路及び二次側の同期整流回路にそれぞれ流れる電流の初期の経路とその大きさとを示す説明図である。
【図３】図１のＤＣＤＣコンバータの一次側のハーフブリッジ回路における正極側のパワー半導体デバイスのオンによりハーフブリッジ回路及び二次側の同期整流回路にそれぞれ流れる電流の中期の経路とその大きさとを示す説明図である。
【図４】図１のＤＣＤＣコンバータの一次側のハーフブリッジ回路における正極側のパワー半導体デバイスのオンによりハーフブリッジ回路及び二次側の同期整流回路にそれぞれ流れる電流の後期の経路とその大きさとを示す説明図である。
【図５】図１のコントローラが同期整流回路のパワー半導体デバイスをオンオフさせる際に参照するテーブルの内容をグラフ形式で示す説明図である。
【図６】図１のＤＣＤＣコンバータの交流等価回路を示す説明図である。
【図７】図６の交流等価回路における交流等価負荷抵抗、共振ネットワークの伝達関数、入力インピーダンスの計算式を示す説明図である。
【図８】交流等価回路の入力周波数による入力電圧に対する出力電圧の位相遅れの変化を交流等価負荷抵抗別に示すグラフである。
【図９】交流等価回路の交流等価負荷抵抗による入力電圧に対する出力電圧の位相遅れの変化を入力周波数別に示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図面を参照して説明する。図１は本発明の一実施形態に係るＤＣＤＣコンバータを示す説明図である。図１に示す本実施形態のＤＣＤＣコンバータ１は、非対称ハーフブリッジ型のＬＬＣコンバータを用いた絶縁型ＤＣＤＣコンバータである。
【００１５】
このＤＣＤＣコンバータ１は、トランスＴの一次側のハーフブリッジ回路２Ａに、逆変換（直流から交流への変換）用の正極側及び負極側のパワー半導体デバイスＱ１，Ｑ２（請求項中の逆変換用パワー半導体デバイスに相当）を設けている。
【００１６】
また、ＤＣＤＣコンバータ１は、トランスＴの二次側の同期整流回路２Ｂに、整流（交流から直流への整流）用の正極側及び負極側のパワー半導体デバイスＱ３，Ｑ４（請求項中の整流用パワー半導体デバイスに相当）を設けている。
【００１７】
これらの各パワー半導体デバイスＱ１〜Ｑ４は、コントローラ３の制御によってスイッチングされる。
【００１８】
ところで、ＤＣＤＣコンバータ１では、ハーフブリッジ回路２Ａに負荷電流が流れると、トランスＴの一次側の寄生インダクタンス（励磁インダクタンスＬｍ及び漏れインダクタンスＬｒ）のうち漏れインダクタンスＬｒと、共振用コンデンサＣｒとが共振する。
【００１９】
例えば、ハーフブリッジ回路２Ａの正極側のパワー半導体デバイスＱ１をターンオンさせると、図２の説明図に示すように、トランスＴの一次側における漏れインダクタンスＬｒと共振用コンデンサＣｒとの共振電流ＩＬｒが、パワー半導体デバイスＱ１を経由して共振用コンデンサＣｒに流れる。
【００２０】
そして、この共振電流ＩＬｒのうち、トランスＴの一次側における励磁インダクタンスＬｍに応じた励磁電流ＩＬｍを差し引いた残りの負荷電流（ＩＬｒ−ＩＬｍ）が、トランスＴの一次側のコイルＮｐを流れる。このため、トランスＴの二次側のコイルＮｓには、一次側のコイルＮｐとの巻数比に応じた負荷電流ＩＤ１が流れる。
【００２１】
この負荷電流ＩＤ１は、同期整流回路２Ｂの正極側のパワー半導体デバイスＱ３をターンオンさせることで、出力平滑コンデンサＣｏｕｔと並列接続した負荷Ｒｌｏａｄに出力電流として流れさせることができる。
【００２２】
その後、トランスＴの一次側における漏れインダクタンスＬｒと共振用コンデンサＣｒとの共振が終了すると、一次側のコイルＮｐを流れる負荷電流（ＩＬｒ−ＩＬｍ）はゼロとなり、図３の説明図に示すように、ハーフブリッジ回路２Ａには励磁電流ＩＬｍのみが流れる。このため、トランスＴの二次側には負荷電流が流れない。
【００２３】
そこで、ハーフブリッジ回路２Ａと同期整流回路２Ｂの正極側の各パワー半導体デバイスＱ１，Ｑ３をターンオフさせ、さらに、ハーフブリッジ回路２Ａの負極側のパワー半導体デバイスＱ２をターンオンさせて、共振用コンデンサＣｒを放電させる。
【００２４】
すると、トランスＴの一次側における漏れインダクタンスＬｒと共振用コンデンサＣｒとが共振し、図４の説明図に示すように、漏れインダクタンスＬｒと共振用コンデンサＣｒとの共振電流ＩＬｒが、正極側のパワー半導体デバイスＱ１のターンオン時とは逆向きに、共振用コンデンサＣｒからパワー半導体デバイスＱ２に向けて流れる。
【００２５】
そして、この共振電流ＩＬｒのうち励磁電流ＩＬｍを差し引いた残りの負荷電流（ＩＬｒ−ＩＬｍ）が、トランスＴの一次側のコイルＮｐを、正極側のパワー半導体デバイスＱ１のターンオン時とは逆向きに流れる。このため、トランスＴの二次側のコイルＮｓには、一次側のコイルＮｐとの巻数比に応じた負荷電流ＩＤ２が、正極側のパワー半導体デバイスＱ１のターンオン時の負荷電流ＩＤ１とは逆向きに流れる。
【００２６】
この負荷電流ＩＤ２は、同期整流回路２Ｂの負極側のパワー半導体デバイスＱ４をターンオンさせることで、負荷Ｒｌｏａｄに出力電流として流れさせることができる。
【００２７】
ところで、本実施形態のＤＣＤＣコンバータ１では、ハーフブリッジ回路２Ａに負荷電流ＩＤ１，ＩＤ２が流れると、トランスＴの一次側の寄生インダクタンス（励磁インダクタンスＬｍ及び漏れインダクタンスＬｒ）のうち漏れインダクタンスＬｒと、共振用コンデンサＣｒとが共振する。
【００２８】
このため、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２を交互にオンオフさせるスイッチング周波数を、トランスＴの二次側のコイルＮｓに現れる電圧が漏れインダクタンスＬｒと共振用コンデンサＣｒとの自己共振によりゼロとなる自己共振周波数に近づけるほど（例えば、１．８〜２．６ＭＨｚ）、パワー半導体デバイスＱ１，Ｑ２をソフトスイッチング（ＺＶＳ）に近い状態でスイッチングさせて、スイッチング損失を抑えることができる。
【００２９】
そこで、本実施形態では、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２に、ＧａＮ（ガリウム・ナイトライド（窒化ガリウム））やＳｉＣ（シリコン・カーバイド（炭化珪素））等の化合物半導体材料を用いたパワー半導体デバイスを使用している。化合物半導体材料を用いたパワー半導体デバイスは、オン抵抗が小さく、高温環境（例えば、２００°Ｃ以上）での動作が可能で、特に、電子飽和速度が速くキャリア移動度が高い。このため、高周波（例えば、１ＭＨｚ以上）でスイッチングさせることができる。
【００３０】
また、ハーフブリッジ回路２Ａの化合物半導体材料を用いたパワー半導体デバイスＱ１，Ｑ２を高周波の共振周波数の周期でオンオフさせる場合は、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４も、トランスＴの一次側における漏れインダクタンスＬｒと共振用コンデンサＣｒとの共振電流ＩＬｒと同期させて、高周波の周期で交互にオンオフさせる必要がある。
【００３１】
このため、本実施形態では、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４にも、化合物半導体材料を用いたパワー半導体デバイスを使用している。
【００３２】
ところで、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンオフを共振電流ＩＬｒに同期させる場合、従来のように、ハーフブリッジ回路２Ａの負荷電流のゼロクロスポイントで同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４をオンオフさせる制御を行うと、制御遅れによって同期が成立しない可能性がある。
【００３３】
そこで、本実施形態のＤＣＤＣコンバータ１では、コントローラ３が、メモリに記憶させたテーブル３Ａ（図１参照）を参照して、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンオフのタイミングとデューティー比とを決定する。そして、決定したタイミング及びデューティー比で、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４をオンオフさせる。
【００３４】
コントローラ３が参照するテーブル３Ａは、図５の説明図にグラフの形式で示すように、ハーフブリッジ回路２Ａの入力電圧（図１のＶｉｎ）と、同期整流回路２Ｂの出力電流（図１のＩｏｕｔ）とから、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２のオンオフに対する同期整流回路のパワー半導体デバイスＱ３，Ｑ４のオンオフの位相遅れ（図中の細線、請求項中の位相のテーブルに相当）及びオンデューティー、即ち、デューティー比（図中の太線、請求項中のデューティー比のテーブルに相当）を割り出すものである。以下、このテーブル３Ａについて説明する。
【００３５】
まず、コントローラ３が参照するテーブル３Ａにおいて、ハーフブリッジ回路２Ａの入力電圧と同期整流回路の出力電流とから、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２のオンオフに対する同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンオフの位相遅れを割り出すことができる点について説明する。
【００３６】
本実施形態のＤＣＤＣコンバータ１のハーフブリッジ回路２Ａにおけるハーフブリッジの出力方形波は、図６の説明図に示す交流等価回路のように、ハーフブリッジの出力方形波とエネルギーが等しい振幅電圧の単一正弦波による交流電圧源Ｖｉ．ＦＨＡで表すことができる。
【００３７】
このとき、交流等価回路の出力電圧Ｖｏ．ＦＨＡは、ＤＣＤＣコンバータ１のハーフブリッジ回路２Ａにおける共振用コンデンサＣｒ及び寄生インダクタンス（励磁インダクタンスＬｍ及び漏れインダクタンスＬｒ）とｎ：ｍ理想トランスとからなる共振ネットワークを経て二次側に伝達される振幅電圧で表すことができる。
【００３８】
なお、交流等価負荷抵抗Ｒｏ．ＡＣは、ＤＣＤＣコンバータ１の負荷Ｒｌｏａｄを用いて、図７の上段に示す計算式によって表すことができる。
【００３９】
また、共振ネットワークの伝達関数Ｈ（ｓ）は、ｓをラプラス演算子、Ｖｉ．ＦＨＡ（ｓ）を等価交流入力電圧、Ｖｏ．ＦＨＡ（ｓ）を等価交流出力電圧、Ｚｉｎ（ｓ）を交流等価回路の入力インピーダンスとした場合、図７の中段に示す計算式によって表すことができる。
【００４０】
さらに、共振ネットワークの伝達関数Ｈ（ｓ）の計算式における入力インピーダンスＺｉｎ（ｓ）は、等価交流入力電流をＩｒｔ（ｓ）とした場合、図７の下段に示す計算式によって表すことができる。
【００４１】
そこで、図７の各計算式を用いた計算により、交流等価負荷抵抗Ｒｏ．ＡＣが１Ωのときの、交流等価回路の入力電圧Ｖｉ．ＦＨＡに対する出力電圧Ｖｏ．ＦＨＡの位相遅れを、交流等価回路の入力周波数（交流電圧源Ｖｉ．ＦＨＡの等価交流入力電圧Ｖｉ．ＦＨＡ（ｓ）の周波数）を１．０ＭＨｚから３．０ＭＨｚまで変化させて求めた。その結果を図８のグラフに示す。なお、図８のグラフには、交流等価負荷抵抗Ｒｏ．ＡＣが０．１Ω、０．５Ω、１０Ωのときの結果も合わせて示している。
【００４２】
また、図７の各計算式を用いた計算により、交流等価回路の入力周波数が２．５ＭＨｚのときの、交流等価回路の入力電圧Ｖｉ．ＦＨＡに対する出力電圧Ｖｏ．ＦＨＡの位相遅れを、交流等価負荷抵抗Ｒｏ．ＡＣを０．１Ωから１００Ωまで変化させて求めた。その結果を図９のグラフに示す。
【００４３】
なお、図７の各計算式を用いた計算には、図１のハーフブリッジ回路２Ａの漏れインダクタンスＬｒと共振用コンデンサＣｒとが共振するときの各パラメータを用いた。
【００４４】
そして、図８及び図９の各グラフに示す結果から明らかなように、交流等価回路の入力電圧Ｖｉ．ＦＨＡに対する出力電圧Ｖｏ．ＦＨＡの位相遅れ、即ち、出力電圧Ｖｏ．ＦＨＡの位相角は、交流等価回路の入力周波数と交流等価負荷抵抗Ｒｏ．ＡＣとに依存して変化する。
【００４５】
ここで、本実施形態のＤＣＤＣコンバータ１の同期整流回路２Ｂの出力が定電圧であるとすると、交流等価回路の出力電圧Ｖｏ．ＦＨＡも定電圧となるので、交流等価回路の入力周波数は、交流等価回路の入力電圧Ｖｉ．ＦＨＡと交流等価負荷抵抗Ｒｏ．ＡＣとによって相関することができる。また、交流等価負荷抵抗Ｒｏ．ＡＣは、定電圧の交流等価回路の出力電圧Ｖｏ．ＦＨＡを除して得られる交流等価回路の出力電流と読み替えることができる。
【００４６】
このため、交流等価回路の入力電圧Ｖｉ．ＦＨＡの位相と出力電流の位相との間には、共振ネットワークによって変化する相関、即ち、ＤＣＤＣコンバータ１のハーフブリッジ回路２Ａの入力電圧及び同期整流回路の出力電流に対する相関がある。
【００４７】
したがって、ＤＣＤＣコンバータ１のハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２のオンオフに対する、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンオフの位相遅れには、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎ及び同期整流回路２Ｂの出力電流Ｉｏｕｔに対する相関があることが分かった。
【００４８】
次に、コントローラ３が参照するテーブル３Ａにおいて、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎと同期整流回路２Ｂの出力電流Ｉｏｕｔとから、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンデューティー（デューティー比）を割り出すことができる点について説明する。
【００４９】
図１のＤＣＤＣコンバータ１のハーフブリッジ回路２Ａでは、図３に示すように、漏れインダクタンスＬｒによる共振電流ＩＬｒが全て、励磁インダクタンスＬｍによる励磁電流ＩＬｍとしてハーフブリッジ回路２Ａを流れ、負荷電流（ＩＬｒ−ＩＬｍ）がトランスＴの一次側のコイルＮｐを流れない期間（図３のＴ２の期間）がある。この期間Ｔ２は、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４をオフさせておくことが望ましい。
【００５０】
ここで、共振電流ＩＬｒ及び励磁電流ＩＬｍをそれぞれ近似することについて検討する。まず、共振電流ＩＬｒについては、ハーフブリッジ回路２Ａの漏れインダクタンスＬｒ、共振用コンデンサＣｒ及び合成抵抗ＲｃｏｍからなるＬＣＲ直列共振回路の電流ＩＬｒ＊を、共振電流ＩＬｒを近似した電流とする。
【００５１】
なお、合成抵抗Ｒｃｏｍは、ハーフブリッジ回路２Ａの励磁インダクタンスＬｍのインピーダンスとｎ＾２Ｒｏ．ＡＣとの並列合成抵抗とする。また、ハーフブリッジ回路２Ａの入力電圧は、振幅Ｖｉｎの交流正弦波とする。
【００５２】
次に、励磁電流ＩＬｍについては、その傾きが励磁インダクタンスＬｍによって定まるので、傾きが一定の三角波ＩＬＭ＊を、励磁電流ＩＬｍを近似した電流とする。
【００５３】
そして、三角波ＩＬＭ＊の傾きが、電流ＩＬｒ＊のゼロクロスポイントを起点にして変化するものとして、｜三角波ＩＬＭ＊｜＜｜電流ＩＬｒ＊｜となる期間を、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンデューティーの期間とする。
【００５４】
このようにして決定した、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンデューティーの期間は、トランスＴの一次側のコイルＮｐを負荷電流（ＩＬｒ−ＩＬｍ）が流れる期間（図２のＴ１の期間）と、良好な精度で一致する。
【００５５】
よって、上述した、共振電流ＩＬｒ及び励磁電流ＩＬｍをそれぞれ近似した、ＬＣＲ直列共振回路の電流ＩＬｒ＊と、傾きが一定の三角波ＩＬＭ＊とを用いて、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンデューティー（デューティー比）を割り出すことができることが分かった。
【００５６】
ここで、単一のインダクタＬｍ＊による三角波ＩＬＭ＊の振幅の大きさは、トランスＴの一次側のコイルＮｐを負荷電流（ＩＬｒ−ＩＬｍ）が流れる期間（図２のＴ１の期間）、即ち、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のデューティー比（ダイオード導通角）に依存する。
【００５７】
一方、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２のオンオフ周期（スイッチング周波数Ｆｓｗ）は、本実施形態のＤＣＤＣコンバータ１が、同期整流回路２Ｂの出力電圧Ｖｏｕｔを定電圧とするものであるとすると、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎの変化に応じて、ハーフブリッジ回路２Ａの出力電圧Ｖｏｕｔを一定にするように変化する。
【００５８】
そして、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎの振幅の大きさは、励磁インダクタンスＬｍの実効抵抗と、同期整流回路２Ｂの負荷Ｒｌｏａｄにおけるｎ＾２Ｒｏ．ＡＣとに依存して変化する。
【００５９】
以上から、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のデューティー比も、共振ネットワークによって変化する相関、即ち、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎ及び同期整流回路２Ｂの出力電流Ｉｏｕｔに対する相関があることが分かった。
【００６０】
そこで、本実施形態のＤＣＤＣコンバータ１では、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎと同期整流回路２Ｂの出力電流Ｉｏｕｔと、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２のオンオフに対する同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンオフの位相遅れ及びデューティー比との相関を、予め求めてテーブル化し、図５に示すテーブル３Ａとしてコントローラ３のメモリに記憶させておくようにした。
【００６１】
なお、本実施形態では、図５に示すように、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎが２００Ｖ、２５０Ｖ、３００Ｖの各場合について、同期整流回路２Ｂの出力電流Ｉｏｕｔに対応する、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２のオンオフに対する同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンオフの位相遅れ及びデューティー比の相関を、テーブル３Ａにおいて定義するものとした。
【００６２】
しかし、テーブル３Ａにおいて同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のオンオフの位相遅れ及びデューティー比の相関を定義する、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎ及び同期整流回路２Ｂの出力電流Ｉｏｕｔの組み合わせのパターンは、図５に示す本実施形態のパターンに限定されない。例えば、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎのパターンを、図５に示す３パターン以上に増やしてもよい。
【００６３】
このため、コントローラ３は、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎと同期整流回路２Ｂの出力電流Ｉｏｕｔとに基づいて、同期整流回路２Ｂの正極側のパワー半導体デバイスＱ３をターンオンさせるタイミングの、ハーフブリッジ回路２Ａの正極側のパワー半導体デバイスＱ１のターンオンに対する位相遅れと、デューティー比とを、メモリのテーブル３Ａから決定する。
【００６４】
同様に、コントローラ３は、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎと同期整流回路２Ｂの出力電流Ｉｏｕｔとに基づいて、同期整流回路２Ｂの負極側のパワー半導体デバイスＱ４をターンオンさせるタイミングの、ハーフブリッジ回路２Ａの負極側のパワー半導体デバイスＱ２のターンオンに対する位相遅れと、デューティー比とを、メモリのテーブル３Ａから決定する。
【００６５】
そして、コントローラ３は、決定したタイミングにおいて、同期整流回路２Ｂの正極側及び負極側の各パワー半導体デバイスＱ３，Ｑ４をそれぞれターンオンさせ、かつ、決定したデューティー比の期間後に各パワー半導体デバイスＱ３，Ｑ４をそれぞれターンオフさせる。
【００６６】
このため、コントローラ３が、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２を、漏れインダクタンスＬｒと共振用コンデンサＣｒとの自己共振周波数前後の周波数（例えば、１．８〜２．６ＭＨｚ）で交互にオンオフさせても、共振電流ＩＬｒの検出結果に基づいた制御のような制御遅れを起こすことなく、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４を高周波周期でオンオフさせて、両者の同期を確実に成立させることができる。
【００６７】
なお、テーブル３Ａを参照してコントローラ３が決定するパワー半導体デバイスＱ３，Ｑ４のターンオンの位相遅れの大きさと、デューティー比とは、ハーフブリッジ回路２Ａの入力電圧Ｖｉｎと同期整流回路２Ｂの出力電流Ｉｏｕｔとが変わらない限り同じ値となる。
【００６８】
このため、コントローラ３は、パワー半導体デバイスＱ３，Ｑ４をそれぞれターンオンさせる度に、パワー半導体デバイスＱ３，Ｑ４のターンオンの位相遅れの大きさとデューティー比とを、テーブル３Ａを参照して決定してもよい。
【００６９】
あるいは、単位時間毎にテーブル３Ａを参照して、パワー半導体デバイスＱ３，Ｑ４のターンオンの位相遅れの大きさとデューティー比とを決定してもよく、位相遅れの大きさとデューティー比とを更新する制御周期毎に、テーブル３Ａを参照して新たなターンオンの位相遅れの大きさとデューティー比とを決定し、同じ制御周期内では、決定した位相遅れとデューティー比を、パワー半導体デバイスＱ３，Ｑ４をターンオンさせる度に繰り返して用いてもよい。
【００７０】
また、コントローラ３は、メモリの同じテーブル３Ａを参照して、パワー半導体デバイスＱ１のターンオンに対するパワー半導体デバイスＱ３のターンオンの位相遅れ及びパワー半導体デバイスＱ３のデューティー比と、パワー半導体デバイスＱ２のターンオンに対するパワー半導体デバイスＱ４のターンオンの位相遅れ及びパワー半導体デバイスＱ４のデューティー比とを、それぞれ決定する。
【００７１】
このため、コントローラ３は、パワー半導体デバイスＱ１のターンオンに対するパワー半導体デバイスＱ３のターンオンの位相遅れと、パワー半導体デバイスＱ２のターンオンに対するパワー半導体デバイスＱ４のターンオンの位相遅れとのうちいずれか一方を、メモリのテーブル３Ａを参照して決定し、他方を、決定した位相からさらに１８０゜遅れた位相に決定してもよい。
【００７２】
なお、この１８０゜とは、ハーフブリッジ回路２Ａの正極側のパワー半導体デバイスＱ１と負極側のパワー半導体デバイスＱ２とのうち、一方がターンオンしてから他方がターンオンするまでの位相差である。
【００７３】
同様に、コントローラ３は、パワー半導体デバイスＱ１のターンオンに対するパワー半導体デバイスＱ３のディーティー比と、パワー半導体デバイスＱ２のターンオンに対するパワー半導体デバイスＱ４のディーティー比ととのうちいずれか一方を、メモリのテーブル３Ａを参照して決定し、他方を、決定したデューティー比と同じデューティー比に決定してもよい。
【００７４】
また、本実施形態では、コントローラ３のメモリのテーブル３Ａが、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２のターンオンの位相に対する、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のターンオンの位相遅れを定義したものである場合について説明した。
【００７５】
しかし、同期整流回路２Ｂのパワー半導体デバイスＱ３，Ｑ４のターンオンの位相遅れを、ハーフブリッジ回路２Ａのパワー半導体デバイスＱ１，Ｑ２のターンオンの位相以外の基準となる位相に対する位相遅れとして、コントローラ３のメモリのテーブル３Ａに定義するようにしてもよい。
【００７６】
さらに、本実施形態では、ハーフブリッジ回路２Ａの正極側及び負極側の各パワー半導体デバイスＱ１，Ｑ２と、同期整流回路２Ｂの正極側及び負極側の各パワー半導体デバイスＱ３，Ｑ４とに、化合物半導体材料を用いたパワー半導体デバイスをそれぞれ利用する場合を例に取って説明した。
【００７７】
しかし、本発明は、ハーフブリッジ回路２Ａ及び同期整流回路２Ｂのどちらか一方又は両方のパワー半導体デバイスＱ１〜Ｑ４に、例えばＩＧＢＴやパワーＭＯＳＦＥＴ等、化合物半導体材料を用いていないパワー半導体デバイスを利用する場合にも、広く適用可能である。
【産業上の利用可能性】
【００７８】
本発明は、トランスの二次側に同期整流素子を有するＤＣＤＣコンバータにおいて利用することができる。
【符号の説明】
【００７９】
１  ＤＣＤＣコンバータ
２Ａ  ハーフブリッジ回路
２Ｂ  同期整流回路
３  コントローラ
３Ａ  テーブル
Ｃｏｕｔ  出力平滑コンデンサ
Ｃｒ  共振用コンデンサ
ＩＬｍ  励磁電流
ＩＬｒ  共振電流
Ｉｏｕｔ  同期整流回路の出力電流
Ｌｍ  励磁インダクタンス
Ｌｒ  漏れインダクタンス
Ｎｐ  トランスの一次側のコイル
Ｎｓ  トランスの二次側のコイル
Ｑ１，Ｑ２  パワー半導体デバイス（逆変換用パワー半導体デバイス）
Ｑ３，Ｑ４  パワー半導体デバイス（整流用パワー半導体デバイス）
Ｒｃｏｍ  交流等価回路の合成抵抗
Ｒｌｏａｄ  ＤＣＤＣコンバータの負荷
Ｒｏ  交流等価負荷抵抗
Ｔ  トランス
Ｖｉ．ＦＨＡ  交流等価回路の交流電圧源、交流等価回路の入力電圧
Ｖｉｎ  ハーフブリッジ回路の入力電圧
Ｖｏ．ＦＨＡ  交流等価回路の出力電圧
Ｖｏｕｔ  同期整流回路の出力電圧
Ｚｉｎ  交流等価回路の入力インピーダンス
【図１】
2019024303.tif 000003
【図２】
2019024303.tif 000004
【図３】
2019024303.tif 000005
【図４】
2019024303.tif 000006
【図５】
2019024303.tif 000007
【図６】
2019024303.tif 000008
【図７】
2019024303.tif 000009
【図８】
2019024303.tif 000010
【図９】
2019024303.tif 000011