(57)【要約】      （修正有）【課題】サイドマージンが薄い場合でもリーク電流を抑制できる積層セラミックコンデンサを提供する。【解決手段】誘電体層１７と極性の異なる内部電極層１８とが交互に積層されてなる略直方体形状の積層セラミックコンデンサであって、素体の一対の側面１２ｅ、１２ｆに厚さ３０μｍ以下の一対のサイドマージン２４を有する。外部電極１４の形成部位は、素体の一対の端面１２ａ、１２ｂと、主面と、積層方向から見て極性の異なる内部電極層が重ならない部分の側面領域（３０に相当する位置）である。【選択図】図４
2019050410.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と極性の異なる内部電極層とが交互に積層されてなり、一対の主面、一対の端面及び一対の側面を有する略直方体形状の素体を備える積層セラミックコンデンサであって、
前記素体の一対の側面に、厚さ３０μｍ以下の一対のサイドマージンを有し、
前記素体の一対の端面と、前記一対の主面の少なくとも一方と、積層方向から見て極性の異なる内部電極層が重ならない部分の側面領域に外部電極が形成されている、積層セラミックコンデンサ。
【請求項２】
前記一対のサイドマージンの厚さが１μｍ以上である、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記外部電極が、前記素体の一対の端面と一方の主面とに形成されている、請求項１又は２に記載の積層セラミックコンデンサ。
【請求項４】
前記誘電体層の厚さが０．８μｍ以下である、請求項１〜３のいずれかに記載の積層セラミックコンデンサ。
【請求項５】
前記サイドマージンの厚さはエンドマージンの厚さより小さい、請求項１〜４のいずれかに記載の積層セラミックコンデンサ。
【請求項６】
前記サイドマージンの厚さはカバー層の厚さより小さい、請求項１〜５のいずれかに記載の積層セラミックコンデンサ。
【請求項７】
カバー層の厚さはエンドマージンの厚さより小さい、請求項１〜６のいずれかに記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄いサイドマージンを有しつつも、外部電極と内部電極との間のリーク電流が抑制された積層セラミックコンデンサに関するものである。
【背景技術】
【０００２】
積層セラミックコンデンサ（ＭＬＣＣ）は、一般に誘電体層と極性の異なる内部電極層とが交互に積層された積層体を備え、当該積層体において内部電極層が互い違いに引き出されている一対の面に外部電極が形成された構造を有している。そして、図７に代表的な積層セラミックコンデンサ１００の概略斜視図を示すが、一般に内部電極層が左右の外部電極１０４に引き出される面を端面１０２ａ，ｂと呼び、内部電極層及び誘電体層の積層方向上下の面を主面１０２ｃ，ｄと呼び、残りの一対の面を側面１０２ｅ，ｆと呼ぶ。
【０００３】
また、一般的に、内部電極層が外部に露出して破壊または損傷されることを防止するなどの目的で、一対の側面を構成する一対のサイドマージンが設けられる。
【０００４】
ここで、特許文献１では、内部電極パターンの容量を確保できる最大限の有効面積を確保する検討が行われている。そのように有効面積を確保したところ、マージン部の厚さが薄くなって内部電極パターンがショート又は短絡される問題が発生したことが同文献に記載されている。
【０００５】
そして同文献はこの問題を解決するため、誘電体層と内部電極パターンの積層体を形成し、その後に、所定のセラミックスラリーを使用してサイドマージン部を形成することを提案している。これにより、サイドマージンを薄くして有効面積を確保し、かつ前記のショート又は短絡が防止される旨が述べられている。
【０００６】
ところで、近年、携帯電話やタブレット端末などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層セラミックコンデンサの小型化、大容量化が急速に進んでいる。
【０００７】
積層セラミックコンデンサの容量は、当該コンデンサを構成する誘電体層の構成材料の誘電率や誘電体層の積層数、及び互い違いに外部電極に引き出される内部電極層のオーバーラップ部分である有効面積に比例し、誘電体層一層あたりの厚みに反比例する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−１９５５５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
積層セラミックコンデンサのサイドマージンの厚みが大きいと、その分内部電極層の面積が減少し、その結果として有効面積も減少し、当該コンデンサの容量が減少してしまう。
【００１０】
そこで本発明者らは、サイドマージンを薄く形成する検討を行ったところ、３０μｍ以下への薄型化が可能であるが、新たに、サイドマージンが薄いがゆえに、外部電極の回り込み部分と近接する内部電極層との間でリーク電流が大きくなるという問題を見出した。
【００１１】
この点について、図８を参照してより詳細に説明する。図８は、積層セラミックコンデンサ１００の、主面１０２ｃ，ｄに平行な、内部電極層１０６が見える位置での断面の模式図である。積層セラミックコンデンサ１００は基板との接続などのため一対の外部電極１０４を両端面に有しているが、この外部電極１０４は一般に、両端面以外の他の四つの面にも回り込んでおり（いわゆる五面電極）、どの面でも基板などとの接続が可能な構成となっている。そして、図８においては内部電極層１０６は右側の外部電極１０４に接続しており、左側の外部電極１０４には接続しておらず一定の距離を取っており、絶縁状態にある。ところが、サイドマージン１０８が３０μｍ以下と薄くなると、前記距離よりもサイドマージン１０８の厚さが小さくなっており、このため、内部電極層１０６の左側の外部電極１０４に近い端縁において、内部電極層１０６及びサイドマージン１０８の界面部分と、側面に回り込んだ外部電極１０４との間でリーク電流が発生してしまうことが明らかとなった。
【００１２】
そこで本発明は、サイドマージンが３０μｍ以下と薄い積層セラミックコンデンサにおいて、リーク電流を抑制することを課題とする。
【課題を解決するための手段】
【００１３】
本発明者らは上記課題を解決するために鋭意検討した結果、サイドマージンが３０μｍ以下と薄層のものになっても、外部電極がそこに回り込まない構成とすることで、前記のリーク電流の問題を解決することができることを見出し、本発明を完成するに至った。
【００１４】
すなわち本発明は、誘電体層と極性の異なる内部電極層とが交互に積層されてなり、一対の主面、一対の端面及び一対の側面を有する略直方体形状の素体を備える積層セラミックコンデンサであって、前記素体の一対の側面に、厚さ３０μｍ以下の一対のサイドマージンを有し、前記素体の一対の端面と、前記一対の主面の少なくとも一方とに外部電極が形成されている、積層セラミックコンデンサである。
【００１５】
積層セラミックコンデンサの生産性向上の観点からは、前記一対のサイドマージンの厚さが１μｍ以上であることが好ましい。
【００１６】
前記外部電極が、前記素体の一対の端面と一方の主面とに形成されている構成とすると、他方の主面に外部電極がなくなった分、内部電極層の積層数を増やせるので、積層セラミックコンデンサの大容量化の観点から好ましい。
【００１７】
また、同じく積層セラミックコンデンサの大容量化の観点から、前記誘電体層の厚さを０．８μｍ以下と薄くし、内部電極層の積層数を増やすことが好ましい。
【発明の効果】
【００１８】
本発明によれば、サイドマージンが３０μｍ以下と薄い積層セラミックコンデンサにおいて、リーク電流を抑制し、信頼性に優れた積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の積層セラミックコンデンサの概略斜視図である。
【図２】本発明の積層セラミックコンデンサ１０の、側面１２ｅ，ｆに平行な断面の模式図である。
【図３】サイドマージン２４の厚さを求める際の概念図である。
【図４】積層セラミックコンデンサ１０の、主面１２ｃ，ｄに平行な、内部電極層１８が見える位置での断面の模式図である。
【図５】サイドマージンの形成方法の一例を示す模式図である。
【図６】サイドマージンの形成方法の一例を示す模式図である。
【図７】代表的な積層セラミックコンデンサの概略斜視図である。
【図８】積層セラミックコンデンサ１００の、主面１０２ｃ，ｄに平行な、内部電極層１０６が見える位置での断面の模式図である。
【発明を実施するための形態】
【００２０】
以下、本発明の一実施形態による積層セラミックコンデンサを説明する。図１は、本発明の積層セラミックコンデンサ１０の概略斜視図である。本発明においても、従来と同様に、内部電極層が左右の外部電極１４に引き出される面を端面１２ａ，ｂと呼び、内部電極層及び誘電体層の積層方向上下の面を主面１２ｃ，ｄと呼び、残りの一対の面を側面１２ｅ，ｆと呼ぶ。
【００２１】
［積層セラミックコンデンサ］
図２に、本発明の積層セラミックコンデンサ１０の、側面１２ｅ，ｆに平行な断面の模式図を示す。積層セラミックコンデンサ１０は、規格で定められたチップ寸法及び形状（例えば１．０×０．５×０．５ｍｍの略直方体）を有する素体１６と、主に素体１６の両端面側に形成される一対の外部電極１４とから概ね構成される。素体１６は、例えばＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などの粒子結晶を主成分とし、内部に誘電体層１７と内部電極層１８とが交互に積層されてなる積層体２０と、積層方向上下の最外層として形成されるカバー層２２とを有している。さらに、図示されないが、積層体２０（の内部電極層１８）が外部に露出しないようにこれをカバーして一対の側面１２ｅ，ｆを形成するサイドマージン２４が存在する（図１参照）。
【００２２】
積層体２０は、静電容量や要求される耐圧等の仕様に応じて、内部電極層１８及び２枚の内部電極層１８で挟まれる誘電体層１７の厚さが所定の範囲に設定され、全体の積層数が数百〜千程度の高密度多層構造を有している。
【００２３】
積層体２０の周囲に形成されるカバー層２２及びサイドマージン２４は、誘電体層１７及び内部電極層１８を外部からの湿気やコンタミ等の汚染から保護し、それらの経時的な劣化を防ぐ。
【００２４】
また、内部電極層１８はその端縁が、誘電体層１７の長さ方向両端部にある極性の異なる一対の外部電極１４に交互に引き出され、電気的に接続している。
【００２５】
そして本発明の積層セラミックコンデンサ１０においては、サイドマージン２４の厚さが３０μｍ以下と極めて薄い。なお、サイドマージン２４の厚さは、あまりにも薄いと生産が極めて困難となったり、内部電極層１８が外部から汚染されたりダメージを受ける可能性が出てくるので、これらの観点から１μｍ以上であることが好ましい。また、本発明においてサイドマージン２４の厚さは以下の通り求められるものとする。
【００２６】
図３は、サイドマージン２４の厚さを求める際の概念図である。図３（ａ）のように素体１６の主面１２ｃの中央部、右側及び左側において素体１６を切断して端面１２ａ，ｂに平行な三つの断面２６ａ，ｂ，ｃを作成し（断面      ２６ａ及び２６ｃについて、それぞれが近い端面までの距離：中央までの距離＝２：３であり、中央に断面２６ｂがある。そして図３（ｂ）はこれら断面の模式図である）、これらをSEMを用いて拡大倍率3000倍で観察する。観察する視野は、図３（ｂ）に示す通り、得られた断面２６ａ，ｂ，ｃにおけるサイドマージン２４の上部（上側のカバー層２２の上端（図３（ｂ）における、上下カバー層２２及び左右サイドマージン２４により形成される枠形状の右上側の角）から100um下方に移動した地点付近が視野の中心）・中央部（上下カバー層２２のそれぞれ上端面及び下端面の中点が視野の中心）・下部（下側のカバー層２２の下端（前記枠形状の右下側の角）から100um上方に移動した地点付近が視野の中心）の３視野であり、左右両方のサイドマージン２４について観察を行う。つまり、１つの素体１６当たり３（視野）×２（両側）×３（断面）＝１８視野観察することになる。図３（ｃ）に、（ｂ）においてIIIcの符号がつけられた視野の拡大画像（ＳＥＭ観察像の模式図）を示す。
【００２７】
これらそれぞれの視野内における内部電極層１８のサイドマージン２４に接触する端部からサイドマージン２４を抜けて素体１６の外部との界面に至るまでの長さにおいて、最短のもの（サイドマージン２４と積層体２０との界面は、図３（ｃ）に模式図を示す通り、直線でないことがある）をその視野におけるカバー有効厚みとして定義し（両矢印で示された長さ）、素体１６の１８視野それぞれのカバー有効厚みを求める。これを３個の素体１６について行い、合計５４視野のカバー有効厚みの平均値を、各製造条件の積層セラミックコンデンサ１０のサイドマージン２４の厚さとする。
【００２８】
本発明の積層セラミックコンデンサ１０においては、前記の通り定義されるサイドマージン２４の厚さが３０μｍと極めて薄いため、その分内部電極層１８の有効面積を大きくして、コンデンサを大容量化することができる。
【００２９】
しかしながら、このようにサイドマージンを薄くすると、上記［発明が解決しようとする課題］にて説明した通り、内部電極層の、それが引き出されるのと反対側の外部電極に近い端縁において、内部電極層及びサイドマージンの界面部分と、側面に回り込んだ外部電極との間でリーク電流が発生してしまう。
【００３０】
そこで本発明は、このような問題点を解決するため、外部電極１４を、素体１６の一対の端面１２ａ，ｂと、一対の主面１２ｃ，ｄの少なくとも一方とに形成し、Ｌ字型二面電極又はコの字型三面電極としている。このように外部電極１４を形成して一対の側面１２ｅ，ｆには外部電極が形成されない構成とすることで、前記のリーク電流の問題を防止することができる。
【００３１】
なお、一対の側面１２ｅ，ｆに形成されないとは、側面１２ｅ，ｆ上に全く外部電極１４が存在しない場合だけでなく、一定程度形成されている場合も含む。具体的には、図４は、積層セラミックコンデンサ１０の、主面１２ｃ，ｄに平行な、内部電極層１８が見える位置での断面の模式図であるが、例えば側面１２ｆと端面１２ａの交点から、端面１２ｂ側に引き出された内部電極層１８の端面１２ａ側の終端に対応する位置３０まで、側面１２ｆ上に外部電極１４が形成されていてもよい。ここまでならリーク電流が生じないからである。反対側の端面１２ｂや側面１２ｅについても同様である。
【００３２】
また、本発明においては一対の主面１２ｃ，ｄの少なくとも一方に外部電極１４が形成されているので、例えば一方の主面１２ｃに外部電極１４が形成されていない場合がある。この場合の一方の主面１２ｃに外部電極１４が形成されていないとは、側面１２ｅ，ｆの場合と同様に、主面１２ｃ上に全く外部電極１４が存在しない場合だけでなく、例えば主面１２ｃと端面１２ａの交点から、端面１２ｂ側に引き出された内部電極層１８の端面１２ａ側の終端に対応する位置まで、カバー層２２上に外部電極１４が形成されている場合も含む。反対側の端面１２ｂについても同様である。
【００３３】
本発明においては、外部電極１４は、一対の主面１２ｃ，ｄのうち、一方に形成されていることが好ましい。これにより他方の主面上の外部電極がなくなった分、内部電極層１８の積層数を増やすことができ、積層セラミックコンデンサ１０の容量を増加させることができるからである。なお、外部電極１４が形成されている主面において、外部電極１４が主面全体を被覆することはなく、端面１２ａ側と端面１２ｂ側に、一定の距離をおいて分離して形成されている。
【００３４】
積層セラミックコンデンサ１０の大容量化の観点からは、誘電体層１７の厚さが０．８μｍ以下であることが好ましい。誘電体層１７の厚さを薄くすることで容量が増加し、そして誘電体層１７が薄い分内部電極層１８の積層数を増やすこともできるからである。
【００３５】
さらに同様に内部電極層１８の積層数を増やして積層セラミックコンデンサ１０を大容量化する観点からは、一方の主面１２ｄに形成された外部電極１４の厚さが１〜３０μｍであることが好ましい。なお、外部電極１４の厚さは、図２において、外部電極１４部分を通る主面１２ｄの法線３２（複数存在する）上の、主面１２ｄから外部電極１４の終わりの部分までの長さＴの最大値とする。なお、図２においては主面１２ｄの明確な始点がないが、このような場合には、端面１２ａの曲線部分が終了したところから主面１２ｄとする。
【００３６】
その他、本発明の積層セラミックコンデンサ１０において、カバー層２２の厚さ及び内部電極層１８の厚さは特に制限されるものではないが、カバー層２２の厚さは通常５〜４０μｍであり、内部電極層１８の厚さは通常０．２〜１．０μｍである。
【００３７】
［積層セラミックコンデンサの製造方法］
次に、以上説明した本発明の積層セラミックコンデンサの製造方法について説明する。
まず、誘電体層を形成するための原料粉末を用意する。原料粉末としては、例えばＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３など、セラミック焼結体を形成し得る各種の粉末を使用することができる。
【００３８】
これらは各種金属原料を反応させることで合成することができる。その合成方法としては従来種々の方法が知られており、例えば固相法、ゾルゲル法、水熱法等が知られている。本発明においては、これらのいずれも採用可能である。
【００３９】
得られた原料粉末には、目的に応じて副成分となる化合物を所定量添加してもよい。副成分としては、Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒの希土類酸化物、並びにＭｇ，Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃｒ，Ｃｕ，Ａｌ，Ｍｏ，Ｗ，Ｖ及びＳｉの酸化物が挙げられる。
【００４０】
例えば上記のようにして得られた原料粉末について、必要に応じて粉砕処理して粒径を調節したり、あるいは分級処理と組み合わせることで粒径を整えてもよい。
【００４１】
そして原料粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダ、エタノール及びトルエン等の有機溶剤並びにフタル酸ジオクチル（ＤＯＰ）等の可塑剤を加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に帯状の前記スラリーを塗工して乾燥させ、厚み１．２μｍ以下の誘電体グリーンシートを得る。そして、得られた誘電体グリーンシートの表面に、有機バインダを含む金属導電ペーストをスクリーン印刷やグラビア印刷により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層のパターンを配置する。前記金属としては、コストの観点からニッケルが広く採用されている。
【００４２】
その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた前記誘電体グリーンシートを、基材を剥離した状態で、内部電極層と誘電体層とが互い違いになるように、かつ内部電極層が誘電体層の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば１００〜１０００層）積層する。積層した誘電体グリーンシートの上下にカバー層となるカバーシートを圧着させ、所定チップ寸法（例えば焼成後のサイズが１．２ｍｍ×０．７ｍｍ×０．７ｍｍ）にカットする。
【００４３】
ここで、サイドマージンを形成する方法としては、本発明で規定される厚さのサイドマージンを形成することができる限り、従来公知の各種の方法が特に制限なく採用可能である。例えば、前記所定チップ寸法にカットする際に、内部電極層のジャストの位置でカットするのではなく、それより若干幅をもたせて内部電極層に被覆されていない誘電体層の部分を含むようにカットすることで、積層体の両側面に３０μｍ以下の厚さのサイドマージンを形成して、焼成により素体１６となる素体前駆体を得ることができる。
【００４４】
なお、このような方法では印刷された複数の内部電極層が印刷されたままの形状で素体前駆体中に存在するが、内部電極層の印刷形状を完全に同一とすることは困難な場合があり、また、内部電極層が印刷された誘電体グリーンシートの積層の際に、互い違いになっている複数の内部電極層のそれぞれが完全に重なるように積層することも困難であり、若干ずれて積層される場合がある。このため、前記素体前駆体中においては、図３（ｃ）に示した通り、複数の内部電極層１８及び誘電体層１７の積層体２０とサイドマージン２４との界面は直線とはならない場合があり、この場合にはサイドマージン２４が局所的に非常に薄くなり、その部分で内部電極層１８が外部から汚染やダメージを受けやすくなると考えられる。
【００４５】
このような事態を防止するため、本発明においては、以下のようにしてサイドマージンを形成することができる。すなわち、図５（ａ）に示すように、所定の間隔（これが、図２において、外部電極１４と、当該外部電極１４と反対側の外部電極１４に引き出された内部電極層１８の端縁との距離の２倍に相当する）をあけてストライプ状に内部電極パターン２００を印刷した複数の誘電体グリーンシートを、当該ストライプの中央部と内部電極パターン２００同士の間隔があいている部分とが重ね合わされるように積層する。
【００４６】
これを、Ｃ１−Ｃ１線で示すようにストライプ状の内部電極パターン２００を横断するように切断して、図５（ｂ）に示す、一対の対向するサイドマージン２０４を除いた部分の棒状の積層体２０２を得る。ここで、切断幅（切断により生じる断面同士の距離）は、
製造する積層セラミックコンデンサのサイズ、すなわち素体１６の一対の側面１２ｅ，ｆ間の距離に対応するものとする。
【００４７】
得られた棒状の積層体２０２の側面に焼成後の厚さが３０μｍ以下になるようサイドマージン２０４を形成して（サイドマージンは通常誘電体層１７と同様の素材で形成される）、さらにＣ２−Ｃ２線で示すように個別のチップサイズにカットして（Ｃ２−Ｃ２線は、内部電極パターン２００の中央部又は内部電極パターン２００同士の間隔の中央部を通る）、個々の積層体チップ２０６を得る（図５（ｃ））。当該チップ２０６においては、前記切断により生じた断面に交互に内部電極が引き出されており、当該チップ２０６は、焼成により素体１６となる素体前駆体である。
【００４８】
また、別の方法として、以下のようにしてサイドマージンを形成することができる。すなわち、図６に示すように、誘電体グリーンシートの積層体において内部電極層のジャストの位置又はそれより内側でカットして、得られた積層体チップ３００（側面において内部電極層が露出している）を、その側面が上になるようにして集合ステージ３０２上に配置する。そして集合ステージ３０２上で、図示の矢印で示す方向にスライドし得る複数のブロック材３０４ａ〜３０４ｄを集合ステージ３０２上で矢印方向にスライドさせる。このようにして、複数の積層体チップ３００同士が密着された、平面形状が矩形の集合体を得ることができる。
【００４９】
そして、この状態でスキージ３０６を用いてセラミックペースト（通常誘電体層１７の形成材料と同様の材料）を塗布することにより、集合体の上面に所定厚みのセラミックペースト層を形成し、これを乾燥させる。この厚みは、配置された積層体チップ３００の高さと、ブロック材３０４の高さの差を調節することにより、調整することができる。
【００５０】
なお、セラミックペースト層は積層体チップ３００の集合体全面上に形成されるので、ローラーを集合体の上面から圧接させ、走行させたり、積層体チップ３００の境界に対応する位置にブレードを押し当てることによって、セラミックペースト層を個々の積層体チップ３００に対応するように分割する。
【００５１】
以上のようにして積層体チップ３００の一方の側面にサイドマージンが形成され、これを反転させて上記と同じ操作を繰り返すことで、他方の側面にも同様のサイドマージンを形成し、焼成により素体１６となる素体前駆体を得ることができる。
【００５２】
また、カバー層及びサイドマージンを形成した後に、素体前駆体の角部分を面取りし、素体前駆体の各面の連結部分が湾曲した形状にしてもよい。これにより、素体前駆体の角部の欠けを抑制することができる。
【００５３】
このような形状とするためには、例えば、ポリエチレン等の材料からなる密閉回転ポットに水と複数の前記素体前駆体と研磨用のメディアを入れて、この密閉回転ポットを回転させることによって、前記素体前駆体の角部分の面取りを行えばよい。
【００５４】
以上のようにして得られた、誘電体層及び内部電極層の積層体と、当該積層体の上下主面をカバーするカバー層と、積層体の両側面を被覆するサイドマージンとからなる素体前駆体について、２５０〜５００℃のＮ２雰囲気中で脱バインダした後に、還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成することで、上記誘電体グリーンシートを構成する各化合物が焼結して緻密化する。このようにして、本発明の積層セラミックコンデンサ１０における素体１６が得られる。
【００５５】
なお、本発明においてはさらに、６００〜１０００℃で再酸化処理を実施してもよい。
【００５６】
そして、得られた素体１６の両端面及び少なくとも一方の主面に外部電極１４を形成する。このような特定の位置に外部電極を形成するためには、例えば以下の方法を採用することができる。
【００５７】
素体１６の主面又は側面が下面に接するように整列し、Ｃｕ等の金属粒子とエチルセルロース等の有機バインダー、分散剤、溶剤にて構成される外部電極ペーストを一方又は両方の主面に印刷塗布、乾燥し、主面上に外部電極を形成する（両主面に外部電極を形成すればコの字型三面電極、一方の主面に形成すればＬ字型二面電極となる）。その後、素体１６の両端面に同様のペーストをディッピング塗布し、乾燥して、焼き付けを行う。その後、Ｎｉ、Ｓｎのめっき膜を形成する。
【００５８】
なお、主面上への外部電極１４の形成は、カバー層２２の形成において、予め外部電極パターンを表面に印刷してあるカバーシートを使用することによっても可能である。
【００５９】
また、主面及び端面のどちらについても、スパッタや蒸着をすることにより、外部電極１４を形成することが可能である。
【００６０】
このようにして、前記素体１６の一対の端面と、一対の主面の少なくとも一方とに外部電極１４が形成され、一対の側面に厚さ３０μｍ以下のサイドマージンを有する、本発明の積層セラミックコンデンサ１０が製造される。
【実施例】
【００６１】
以下、実施例により本発明をより詳細に説明する。しかしながら、本発明はこれら実施例に何ら限定されるものではない。
【００６２】
［積層セラミックコンデンサの製造］
平均粒径０．１μｍのチタン酸バリウム１００ｍｏｌに対し、Ｄｙ、Ｍｇを１．０ｍｏｌずつ、ＶおよびＭｎを０．５ｍｏｌずつ添加し、これと、アルコールを主成分とする有機溶剤、ポリビニルブチラール樹脂、分散剤、可塑剤とを混合、分散して塗工スラリーを作製した。そしてこのスラリーをダイコーターにて基材上に塗工することで誘電体グリーンシートを作製した。このとき、ダイコーターへのスラリーの供給液量を調整することで、シート厚みを制御した。
【００６３】
続いて、平均粒径２００ｎｍのＮｉ粉末とアルコールを主成分とする有機溶剤、エチルセルロース樹脂、分散剤、及び可塑剤を混合分散した導体ペーストを用いて、先の誘電体グリーンシート上にスクリーン印刷を行い、内部電極印刷誘電体グリーンシートを作製した。このとき、導体ペーストの固形分濃度をペースト溶剤量で調整し、内部電極の厚みの制御を行った。
【００６４】
複数層の誘電体グリーンシート（カバー層形成のため）、及び複数層の内部電極印刷誘電体グリーンシートを積層し、圧着、カットを行い、個片の未焼成積層体を作製した。
【００６５】
未焼成積層体をサイドマージン面（側面）が上面になるように整列させた。平均粒径０．１μｍのチタン酸バリウム１００ｍｏｌに対し、Ｄｙ、Ｍｇを１．０ｍｏｌずつ、ＶおよびＭｎを０．５ｍｏｌずつ添加し、これと、アルコールを主成分とする有機溶剤、エチルセルロース樹脂、分散剤、及び可塑剤とを混合、分散してセラミックペーストを作製した。そしてこのセラミックペーストを整列した未焼成積層体の上面に塗布乾燥させ、サイドマージン部を形成した。このとき、ペーストの塗布厚みを変えることで、サイドマージン厚みの制御を行った。また、対向するサイドマージン面にも同様の処理を行って、素体前駆体を得た。
【００６６】
密閉回転ポットに水と複数の前記素体前駆体と研磨用のメディアを入れて、この密閉回転ポットを回転させることによって、前記素体前駆体の角部分の面取りを行った。
【００６７】
以上のようにして得られた、誘電体層及び内部電極層の積層体と、当該積層体の上下主面をカバーするカバー層と、積層体の両側面を被覆するサイドマージンとからなる素体前駆体について、２５０〜５００℃のＮ２雰囲気中で脱バインダした後に、還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成を行った。
【００６８】
得られた素体を主面又は側面が下面に接するように整列し、Ｃｕ粒子とエチルセルロース、分散剤、溶剤にて構成される外部電極ペーストを一方又は両方の主面に印刷塗布、乾燥し、主面上に外部電極を形成した。その後、素体の両端面に同様のペーストをディッピング塗布し、乾燥して、焼き付けを行った。その後、Ｎｉ、Ｓｎのめっき膜を形成した。
【００６９】
尚、比較例となる５面電極については、一方の端面の高さを一致させた状態で素体を整列させ、端面と両主面及び両側面の一部が浸漬するように上記と同様の外部電極ペーストをディッピング塗布し、乾燥させた。他方の端面に対しても同様に外部電極を形成した後、焼き付けを行った。その後、Ｎｉ、Ｓｎのめっき膜を形成した。
【００７０】
以上のようにして、下記に示す構成の積層セラミックコンデンサを製造した。
チップ寸法（縦×横×高さ）  １．０ｍｍ×０．５ｍｍ×０．５ｍｍ
誘電体層厚                  ０．５μｍ、０．８μｍ
誘電体層数                  ３００層
内部電極層厚                ０．７μｍ
内部電極層数                ３０１層
カバー層厚                  ３５μｍ
サイドマージン厚            １．２μｍ〜３９．１μｍ
外部電極厚（メッキ含）      ３０μｍ
エンドマージン厚            ５０μｍ
＊エンドマージン厚とは、内部電極層の、それが引き出されていない外部電極側の端縁と、当該外部電極との距離の最小値である。
【００７１】
なお、誘電体層及び内部電極層の厚さは、以下のようにして測定した。すなわち積層セラミックコンデンサについて、一方の端面から他方の端面までを４等分して端面に平行な断面を３枚作成し、当該断面ごとにおける任意の誘電体層及び内部電極層それぞれ２０層の厚みを測定し、それらの平均値を求めて、それぞれ誘電体層厚及び内部電極層厚とした。
【００７２】
［リーク電流の測定］
得られた実施例及び比較例の各積層セラミックコンデンサについて、リーク電流の測定を行った。
【００７３】
装置：ADCMT-5451  デジタル超高抵抗／微少電流計
条件：室温（印加４V、６０秒後）、測定個数：１０個
閾値：５面電極（比較例の積層セラミックコンデンサ）より低い値
【００７４】
ADCMT社製5451デジタル超高抵抗／微少電流計を用いて、実施例及び比較例の積層セラミックコンデンサの両端の外部電極にDC電圧を印加した時に、コンデンサを流れる電流値を測定した。測定は室温で行い、印加電圧は4Vで測定は電圧印加開始から60秒後とした。この条件で各コンデンサ毎に10個ずつ測定を行い、その平均値を求めた。結果を下記表１及び２に示す。
【００７５】
【表１】
2019050410.tif 000003
【００７６】
【表２】
2019050410.tif 000004
【００７７】
表１及び２からわかるように、サイドマージンの厚さが３０μｍより大きい場合には、比較例の五面電極の電流値の方がやや大きい傾向があるが、実施例及び比較例のいずれの積層セラミックコンデンサでも、電流値は概ね同等程度であり、リーク電流は発生していない。
【００７８】
一方、比較例の五面電極の積層セラミックコンデンサでは、サイドマージン厚みが薄くなるとそれに伴う電流値の増加が見られるようになる。（これがリーク電流である）とくにサイドマージン厚みが３０μｍ以下になるとサイドマージン厚さの減少に対してリーク電流の増加は顕著になる。これに対して、側面に外部電極が形成されていないL字又はコの字型電極である本発明の積層セラミックコンデンサでは、サイドマージン厚みの減少に対する電流の増加は五面電極ほど観測されなかった。
【００７９】
従って本発明によれば、サイドマージンの厚さを30μｍ以下にしても、サイドマージンを薄くしたことに基づく側面部分でのリーク電流を抑制し、積層セラミックコンデンサの絶縁抵抗を高く保つことが可能である。
【符号の説明】
【００８０】
１０  積層セラミックコンデンサ
１２ａ，ｂ  端面
１２ｃ，ｄ  主面
１２ｅ，ｆ  側面
１４  外部電極
１６  素体
１７  誘電体層
１８  内部電極層
２０  積層体
２２  カバー層
２４  サイドマージン
２６ａ，ｂ，ｃ  断面
３０  内部電極層の終端に対応する位置
３２  主面ｄの法線
１００  積層セラミックコンデンサ
１０２ａ，ｂ  端面
１０２ｃ，ｄ  主面
１０２ｅ，ｆ  側面
１０４  外部電極
１０６  内部電極層
１０８  サイドマージン
２００  内部電極パターン
２０２  棒状の積層体
２０４  サイドマージン
２０６  積層体チップ
３００  積層体チップ
３０２  集合ステージ
３０４ａ〜ｄ  ブロック材
３０６  スキージ
【図１】
2019050410.tif 000005
【図２】
2019050410.tif 000006
【図３】
2019050410.tif 000007
【図４】
2019050410.tif 000008
【図５】
2019050410.tif 000009
【図６】
2019050410.tif 000010
【図７】
2019050410.tif 000011
【図８】
2019050410.tif 000012