(57)【要約】      （修正有）【課題】非常に高い（例えば、超高）電荷密度のエレクトレットを実現する。【解決手段】超高電荷密度エレクトレットは、複数の側壁を有する三次元構造３００を含む。複数の先細形状のシリコン構造３０２ａー３０２ｎの側壁に多孔質二酸化ケイ素膜３０４ａ−３０４ｎが形成される。多孔質二酸化ケイ素膜３０４ａ−３０４ｎには、複数の正又は負イオンで電荷３０６ａ−３０６ｎが付与される。多孔質二酸化ケイ素膜３０４ａ−３０４ｎの表面積増加により、超高電荷密度エレクトレットの電荷密度が大幅に増大される。【選択図】図３
2019050354.tif 000002
【特許請求の範囲】
【請求項１】
テキストメッセージプロセッサと、
前記テキストメッセージプロセッサの出力に結合されたブロードキャストプロセッサと、
前記ブロードキャストプロセッサの出力に結合された信号プロセッサと、
前記信号プロセッサの出力に結合された変調器と、
前記変調器の出力に結合された電力増幅器と、
前記電力増幅器の出力に結合されたアンテナと、
を備えるシステムであって、
前記変調器は、複数の超高電荷密度エレクトレットを含み、
前記超高電荷密度エレクトレットは、
複数の三次元構造と、
前記複数の三次元構造の１つ１つにおける複数の側壁と、
前記複数の側壁上に形成された多孔質二酸化ケイ素膜と、
を備え、前記多孔質二酸化ケイ素膜は、複数の正又は負イオンによって電荷を付与されている、システム。
【請求項２】
前記複数の三次元構造の１つ１つは、ピラミッド形のシリコン構造である、請求項１に記載のシステム。
【請求項３】
前記複数の三次元構造は、シリコンウェハ又はダイの表面に形成されている、請求項１に記載のシステム。
【発明の詳細な説明】
【背景技術】
【０００１】
[0001]  エレクトレットは、半永久的に埋め込まれた静電荷及び／又は半永久的に分極された双極子を持つ誘電物質である。注目すべきことに、エレクトレット材料は、例えば、静電センシング応用（例えば、エレクトレットマイク、コピー機）、信号伝送応用（例えば、３０ｋＨｚ以下で動作するＵＬＦ／ＶＬＦトランスミッタ）、及び環境発電応用（例えば、環境の振動、風、熱、又は光などの外部資源からエネルギーを取り出すこと）などの、多くの商用及び技術的応用において利用されている。
【０００２】
[0002]  エレクトレット材料の性能は、単位体積当りの材料の電荷密度、即ちＣ／ｍ３に比例する。しかしながら、静電荷は多くの場合、関与しているエレクトレット材料の表面に配置されることしかできないので、これらのエレクトレット材料の電荷密度は、多くの場合、単位面積、即ちＣ／ｍ２の観点で表現される。注目すべきことに、ある応用において、より高い電荷密度を有する既存のエレクトレット材料が、関与する応用デバイスの性能を最大化するために利用されている。しかしながら、エレクトレットの最大電荷密度は、主としてエレクトレットの誘電物質と周囲の空気との間の絶縁破壊閾値レベルによって制限される。
【０００３】
[0003]  従来のエレクトレットの研究開発は、およそ３０ｍＣ／ｍ２の最大電荷密度を有する二次元あるいは平坦表面の材料に主として制限されてきた。しかしながら、これらの二次元表面の電荷密度は、イオン化された電荷の浅い侵入深さのせいで、比較的低いと考えられる。注目すべきことに、多くの商用及び防衛応用において、３０ｍＣ／ｍ２よりもずっと高い電荷密度を有するエレクトレット材料を利用した電子デバイス又は電気機械デバイスが要求される。例えば、クリティカルな長距離水中通信のために利用されるＶＬＦ信号伝送応用では、＞１Ｃ／ｍ２と等価の電荷密度を有するエレクトレット材料を利用したＶＬＦ送信デバイスが要求される。この点に関し、ＵＬＦ／ＶＬＦ伝送は、ある伝導媒体（例えば、水、金属、岩石、建築材料等）を通じた信号の透過が望まれる応用に対して特に有用である。また、ＵＬＦ／ＶＬＦ伝送は、長距離通信応用に対して非常に有用である。なぜなら、これらの周波数範囲の信号は、地球を取り囲んでそのような信号をほとんど減衰させることなく地球の周りに伝搬させる、仮想的な電離層―地表間の「導波層」に結合され得るからである。
【０００４】
[0004]  エレクトレット材料は、通例、２つのグループ：有機エレクトレット材料（例えばポリマー）と無機エレクトレット材料（例えば二酸化ケイ素）に分かれる。ポリマーエレクトレット材料は、通例、低い電荷密度（＜５ｍＣ／ｍ２）を有する。また、ポリマー材料は、従来の微小電気機械システム（ＭＥＭＳ）の製造プロセスと親和的でなく、したがって、例えばアレイのスケーリングにおいて、設計上の困難な挑戦を呈し得る。
【０００５】
[0005]  二酸化ケイ素エレクトレット材料の注目すべき利点は、それらが既存のシリコンＭＥＭＳの製造プロセスと親和的であり、典型的にポリマーなどの有機エレクトレット材料よりもずっと高い電荷密度（例えば３４ｍＣ／ｍ２）を有しているということである。また、ポリマーエレクトレット材料に対する二酸化ケイ素エレクトレット材料の別の利点は、二酸化ケイ素エレクトレット材料は単極性又は双極性電荷のいずれかで埋め込まれることができるということである。
【０００６】
[0006]  上述された理由のため、及び本明細書を読んで理解すれば当業者に明らかになるだろう後述される他の理由のため、非常に高い（例えば、超高）電荷密度のエレクトレットに対する必要性が、当該分野に存在する。
【発明の概要】
【０００７】
[0007]  本明細書において開示される実施態様は、超高電荷密度エレクトレットを製造するための手法を提示する。本開示の例示的な一実施態様において、表面体積比の大きい三次元シリコン構造を大表面積の多孔質二酸化ケイ素膜と組み合わせ、こうして形成されるエレクトレットの電荷密度を（例えば、従来のエレクトレットに対して）大幅に増加させることによって、複数の超高電荷密度エレクトレットが形成される。具体的に、例示的な一実施態様として、シリコン構造（例えば、シリコンウェハ、ダイ等）が、複数の先細形状の側壁（例えば、ピラミッド形の）を形成するようにエッチングされ、それにより、関与するシリコン構造の表面体積比を大幅に増加させる三次元のテクスチャー加工された表面がもたらされる。先細形状の側壁の複数の表面に多孔質二酸化ケイ素膜が形成され、先細形状の側壁の複数の表面における多孔質二酸化ケイ素膜内に正（又は負）電荷が生成され、それにより、関与するシリコン構造の表面に複数の超高電荷密度エレクトレットがもたらされる。
【図面の簡単な説明】
【０００８】
[0008]  好適な実施態様の記載及び以下の図に鑑みて考慮されると、本開示の実施態様はより容易に理解されることが可能であり、それの更なる利点と用途はより容易に明らかになり得る。
【０００９】
【図１】[0009]  図１は、本発明の例示的な一実施態様を実現するのに利用されることができるシリコン構造の側断面を示す構造図である。
【図２】[0010]  図２は、本発明の例示的な一実施態様を実現するのに利用されることができる第２のシリコン構造の側断面を示す構造図である。
【図３】[0011]  図３は、本発明の例示的な一実施態様を実現するのに利用されることができる第３のシリコン構造の側断面を示す構造図である。
【図４】[0012]  図４は、図３に描かれた例示的な実施態様の三次元斜視図を示す構造図である。
【図５】[0013]  図５は、図３に描かれた例示的な実施態様の第２の三次元斜視図を示す構造図である。
【図６】[0014]  図６は、図３−５に示される三次元シリコン構造を製造するのに利用されることができる例示的なプロセスから生じる構造の複数の二次元側面図を示す構造図である。
【図７】[0015]  図７は、図６に示される例示的な製造プロセスを実施するのに利用されることができる例示的な方法を示すフロー図である。
【図８】[0016]  図８は、本発明の例示的な一実施態様を実現するのに利用されることができるシステムの簡略化された模式的なブロック図である。
【００１０】
[0017]  一般的な慣例に従って、説明される様々な特徴は一定の縮尺で描かれず、本開示に関連する特徴を強調するように描かれる。符号は図及び文章の全体にわたって同様の要素を記述する。
【発明を実施するための形態】
【００１１】
[0018]  以下の詳細な説明では、その一部をなす添付図面への参照がなされ、添付図面には、実施態様が実現されることのできる具体的な例示の実施態様として示されている。これらの実施態様は、当業者が実施態様を実現することができるように十分に詳しく説明され、また、他の実施態様が利用され得ること、並びに、本開示の範囲を逸脱することなく論理的、機械的、及び電気的な変更がなされ得ることが、理解されなければならない。したがって、以下の詳細な説明は、限定的な意味に捉えられてはならない。
【００１２】
[0019]  図１は、本発明の例示的な一実施態様を実現するのに利用されることができるシリコン構造１００の側断面を示す構造図である。図１に示されるように、シリコン構造１００の表面は、例えば、先細形状の側壁を有する複数の三次元構造（例えば、１０２ａ、１０２ｂ…１０２ｎ）を含むようにテクスチャー加工されている。例示された実施態様において、三次元構造１０２ａ−１０２ｎの各々はピラミッド形である。しかしながら、第２実施態様において、三次元構造１０２ａ−１０２ｎは、ピラミッドとは異なる形状とされることができる。例えば、三次元構造１０２ａ−１０２ｎの各々は、（例えば、垂直な側壁を有する）柱体、（例えば、垂直な又は先細形状の側壁を有する）トレンチ、又はスパイクの形状に形成されることができる。注目すべきことに、三次元構造１０２ａ−１０２ｎの技術的な利点は、それらが、シリコン構造１００の表面体積比を従来の二次元（例えば、平坦表面）シリコン構造に対して大幅に増大させることである。また、従来の二次元表面に対するシリコン構造１００の増大した表面体積比は、従来の二次元表面によってもたらされるよりも（例えば、およそ５０倍高い）電荷密度の増加における顕著な性能強化をもたらす。
【００１３】
[0020]  図２は、本発明の例示的な一実施態様を実現するのに利用されることができるシリコン構造２００の側断面を示す構造図である。図２に示されるように、シリコン構造２００は、シリコン層２０２（例えば、シリコンウェハ、ダイ等）と、シリコン層２０２の表面上に形成された（例えば、エッチングされた）多孔質シリコン２０４の層（例えば、膜）とを含む。注目すべきことに、多孔質シリコンの特質は、非多孔質シリコンと比べて大きな表面体積比であり、これが、多孔質シリコンの実効的な電荷密度を非多孔質シリコンの同等の構造に対して大幅に増大させる。
【００１４】
[0021]  多孔質シリコン構造（例えば、層２０４）は、適切な電気化学的エッチングプロセスを利用して作製されることができ、そのエッチングパラメータは、細孔のサイズ及び配置、並びに細孔による空隙スペースの割合を支配する。したがって、図２に示される例示的な実施態様に関し、多孔質シリコン構造２０４は、多孔質二酸化ケイ素膜２０４を生成するための適切なシリコン酸化プロセスを利用して酸化されている。報告によれば、およそ３００ｍ２／ｃｍ３の特定の表面積を有する多孔質二酸化ケイ素構造が生産されてきている。したがって、例えば、１００μｍの多孔質二酸化ケイ素膜を利用して、非多孔質シリコン膜に対して３０，０００倍（理論上）の表面体積の向上が達成されることができるであろう。しかしながら、図２に示される正イオン化された電荷２０６の限界深さによって示されるように、多孔質シリコン膜２０４内へ電荷を２μｍ（例えば、点線２０８によって示されるイオン侵入深さ）以上、膜にダメージを与えることなく注入するのは困難なプロセスである。したがって、現実的な問題として、図２に示される例示的なシリコン構造２０４のような二次元の多孔質シリコン構造においては、実際にはおよそ６００倍の表面体積の向上が達成されるだけである。
【００１５】
[0022]  図３は、本発明の例示的な一実施態様を実現するのに利用されることができる性能強化された三次元シリコン構造３００の側断面を示す構造図である。図３に示されるように、シリコン構造３００の表面は、先細形状の側壁（例えば、ピラミッド形の側壁）を有する複数の三次元シリコン構造３０２ａ−３０２ｎを含むようにテクスチャー加工されている。シリコン構造３０２ａ−３０２ｎの複数の側壁の表面には、多孔質二酸化ケイ素の層（例えば、膜）（例えば、３０４ａ−３０４ｎ）が形成されている。注目すべきことに、図３に示される例示的な実施態様において、性能強化された三次元シリコン構造３００は、図１に示される三次元シリコン構造１００の技術的特徴を図２に示される多孔質二酸化ケイ素膜２０４の技術的特徴と好都合に組み合わせる。したがって、三次元シリコン構造３０２が表面体積の増加における３０倍の性能強化をもたらすことができ、また多孔質二酸化ケイ素膜３０４が表面体積の増加における６００倍の性能強化をもたらすことができることを（例えば、控えめに）仮定すれば、図３に示される性能強化されたシリコン構造３００を形成したときに、（例えば、図１及び２に開示される技術的特徴を組み合わせて）全体として表面体積の増加における１８，０００倍の向上が達成されることができる。この、既存のエレクトレット材料に対するエレクトレット電荷密度の大幅な増大によって、例えば、３０ｋＨｚ以下の信号を伝送する能力を有した小サイズ、小重量、及び低電力（ＳＷａＰ）ＵＬＦ／ＶＬＦトランスミッタのようなクリティカルな技術の先進的な開発が可能となる。
【００１６】
[0023]  図４は、図３に描かれた例示的な実施態様に示される性能強化された三次元シリコン構造３００の一部分の三次元斜視図４００を示す構造図である。図３に関して上述されたように、例えばピラミッド形の三次元構造４０２のような各々の三次元シリコン構造は、例示的な三次元構造４０２の（例えば４つの）表面の１つ１つの上に多孔質二酸化ケイ素の層又は膜４０４を有している。注目すべきことに、斜視図４００は、図３に描かれた例示的な実施態様の理解を容易にするために、主としてここに提供されている。
【００１７】
[0024]  図５は、図３に描かれた例示的な実施態様に示される性能強化された三次元シリコン構造３００の大部分の三次元斜視図５００を示す構造図である。注目すべきことに、図５に示される例示図において、複数の三次元シリコン構造が（例えば、「ｎ」行「ｍ」列のアレイの形に（ここで、「ｎ」と「ｍ」は等しい数を表してもよいし、表さなくてもよい））示されている。いずれにしても、アレイにおける各々の三次元シリコン構造５０２ａ−５０２ｎ、ｍは、図示された例示的な三次元構造の（例えば４つの）表面の１つ１つの上に多孔質二酸化ケイ素の層又は膜５０４ａ−５０４ｎ、ｍを有している。注目すべきことに、拡大図５００は、図３に描かれた性能強化された三次元シリコン構造の「テクスチャー加工された」表面を図解するために、主としてここに提供されている。したがって、多孔質二酸化ケイ素の表面膜５０４ａ−５０４ｎ、ｍを有する（例えば、ピラミッド形の）三次元構造５０２ａ−５０２ｎ、ｍのアレイによって形成されたエレクトレット材料は、従来のエレクトレット材料に対して、全体として表面体積の増加におけるおよそ１８，０００倍の向上をおそらく達成することができる。
【００１８】
[0025]  図６は、図３−５に示される性能強化された三次元シリコン構造を製造するのに利用されることができる例示的なプロセス６００から生じる構造の複数の二次元側面図を示す構造図である。図６を参照すると、適切なシリコンウェハ６０２が提供（例えば、形成又は成長）される。次に、シリコンウェハ上に複数のエッチングマスク（例えば、二酸化ケイ素エッチングマスク６０３）を形成するために、適切な（例えば、フォトリソグラフィ）パターンニング工程６０４が利用される。複数の三次元シリコン構造（例えば、図１における１０２ａ−１０２ｎ）を形成するために、適切なエッチング工程（例えば、深掘り反応性イオンエッチング、即ちＤＲＩＥプロセス）６０６が利用される。一実施態様では、こうして形成された各々の三次元構造（例えば６０７）の深さ／厚さは、およそ２００μｍである。しかしながら、別の実施態様では、こうして形成された各々の三次元構造の深さ／厚さは、＜１μｍから用いられているウェハの厚さまで及ぶことが可能である。次に、マスクを除去し、三次元シリコン構造の１つ１つにおける複数の表面に多孔質シリコン層６０９を形成するために、適切なエッチング工程（例えば、電気化学エッチング）６０８が利用される。次に、三次元シリコン構造の１つ１つにおける複数の表面に多孔質二酸化ケイ素層６１１を形成するために、適切な酸化工程（例えば、熱的等）６１０が利用される。次に、三次元構造に電荷（正又は負イオン）を発生させるために、適切なイオン化工程（例えば、イオン注入）６１２が利用される。もし必要と考えられる場合、イオン化された表面をアニールし、それによって、こうして形成されたエレクトレット材料の電荷保持時間を増大させるために、適切なアニール工程６１４が次に利用されることができる。
【００１９】
[0026]  図７は、図６に示される例示的な製造プロセス６００を実施するのに利用されることができる例示的な方法７００を示すフロー図である。図６及び７を参照すると、方法は、シリコンウェハ（又はシリコンディスク、ダイ等）を形成する、又は他の方法で提供することによって開始する（７０２）。次に、（例えば、二酸化ケイ素の）エッチングマスクのパターンが形成される（７０４）。次に、複数の三次元構造を形成するために、エッチング工程が利用される（７０６）。次にマスクが除去され、三次元構造の複数の表面に多孔質シリコン層が形成（エッチング）される（７０８）。次に、多孔質二酸化ケイ素層を形成するために、多孔質シリコン層が酸化される（７１０）。次に、性能強化されたエレクトレット材料を生じさせるために、多孔質二酸化ケイ素層が（例えば、正又は負イオンを注入して）電荷を付与される（７１２）。次に、例えばもしより高い電荷保持時間が必要とされる場合、性能強化されたエレクトレット材料がアニールされることができる（７１４）。
【００２０】
[0027]  図８は、本発明の例示的な一実施態様を実現するのに利用されることができるシステム８００の簡略化された模式的なブロック図である。この例示的な実施態様に関して、システム８００はＶＬＦトランスミッタシステムである。図８を参照すると、例示的なシステム８００は、ユーザからのテキストメッセージを入力し処理するように構成されたテキストメッセージプロセッサ８０２（例えば、音声メッセージ通信はＶＬＦにおいては現実的でない）と、テキストメッセージプロセッサ８０２に結合され、ユーザからの多数のテキストメッセージをＶＬＦ用の適切なブロードキャストフォーマットに加工するように構成されたトランスミッタ（例えば、ブロードキャスト）プロセッサ８０４とを含む。信号プロセッサ／エンコーダ８０６が、トランスミッタプロセッサ８０４に結合され、トランスミッタプロセッサ８０４から受け取られたテキストメッセージをＶＬＦ伝送用の適切な符号化フォーマットにエンコードするように構成される。変調器８０８が、信号プロセッサ８０６に結合され、エンコードされたテキストメッセージを適切なＶＬＦ信号に変換するように構成される。変調器８０８において生成されたＶＬＦ信号は、ＶＬＦ電力増幅器８１２に結合され、次いで、アンテナ８１４を介して送信される。注目すべきことに、例示的な一実施態様において、変調器８０８は、変調器８０８内の超高電荷密度（性能強化）エレクトレット８１０を物理的に動かし、それによって、ＶＬＦアンテナ８１４を介してブロードキャスト又は送信されることとなるＶＬＦ信号を発生させるように構成された、適切な電子回路及び／又は電気機械式回路を含む。斯くして、（例えば、図３−６に関して上述されたような）性能強化されたエレクトレット材料８１０は、ＶＬＦ信号を送信するのに利用されている従来のエレクトレット材料に対して、全体として表面体積の増加におけるおよそ１８，０００倍の向上をもたらす能力を有する。したがって、ＶＬＦトランスミッタシステム８００のＳＷａＰ及び伝送性能は、従来のエレクトレット材料を利用する既存のＶＬＦトランスミッタに対して大幅に増大する。
【００２１】
[0028]  上述された実施態様及び例示図の要素は、本開示の範囲内にあると明示的に意図される更なる実施態様を生み出すために、互いに様々に組み合わせて用いられることができる、ということが理解されるべきである。
【００２２】
＜例示的実施態様＞
[0029]  例１は、三次元構造と、前記三次元構造における複数の側壁と、前記複数の側壁上に形成された多孔質二酸化ケイ素膜と、を備え、前記多孔質二酸化ケイ素膜は、複数の正又は負イオンによって電荷を付与されている、超高電荷密度エレクトレットを含む。
【００２３】
[0030]  例２は、前記三次元構造は、ピラミッド形のシリコン構造である、例１の超高電荷密度エレクトレットを含む。
【００２４】
[0031]  例３は、前記三次元構造は、シリコンウェハの表面に形成されている、例１−２のいずれかの超高電荷密度エレクトレットを含む。
【００２５】
[0032]  例４は、前記三次元構造は、トレンチ形、柱体形、又はスパイク形のシリコン構造のうちの少なくとも１つである、例１−３のいずれかの超高電荷密度エレクトレットを含む。
【００２６】
[0033]  例５は、複数の三次元構造を更に備える、例１−４のいずれかの超高電荷密度エレクトレットを含む。
【００２７】
[0034]  例６は、前記複数の三次元構造は、三次元構造のアレイを備える、例５の超高電荷密度エレクトレットを含む。
【００２８】
[0035]  例７は、超高電荷密度エレクトレットを形成するための方法であって、シリコンウェハを提供するステップと、前記シリコンウェハの表面にパターンを有するエッチングマスクを形成するステップと、前記シリコンウェハの前記表面に複数の三次元構造を形成するステップと、前記複数の三次元構造の各々の少なくとも１つの表面に多孔質シリコン層を形成するステップと、前記複数の三次元構造の前記各々の前記少なくとも１つの表面に酸化多孔質シリコン層を形成するステップと、前記複数の三次元構造の前記各々の前記少なくとも１つの表面における前記酸化多孔質シリコン層上に電荷を形成するステップと、を含む方法を含む。
【００２９】
[0036]  例８は、前記多孔質シリコン層を形成する前記ステップは、前記複数の三次元構造の前記各々の複数の前記表面に前記多孔質シリコン層を形成するステップを更に含む、例７の方法を含む。
【００３０】
[0037]  例９は、前記シリコンウェハの前記表面に前記複数の三次元構造を形成する前記ステップは、前記シリコンウェハの前記表面に前記複数の三次元構造をエッチングするステップを含む、例７−８のいずれかの方法を含む。
【００３１】
[0038]  例１０は、前記酸化多孔質シリコン層を形成する前記ステップは、二酸化ケイ素層を形成し、前記二酸化ケイ素層をエッチングし、それによって前記二酸化ケイ素層に複数の細孔を形成するステップを更に含む、例７−９のいずれかの方法を含む。
【００３２】
[0039]  例１１は、前記シリコンウェハの前記表面に前記複数の三次元構造を形成する前記ステップは、前記シリコンウェハ上に複数のピラミッド形構造を形成するステップを含む、例７−１０のいずれかの方法を含む。
【００３３】
[0040]  例１２は、前記シリコンウェハの前記表面に前記複数の三次元構造を形成する前記ステップは、前記シリコンウェハ上に複数のトレンチ形、柱体形、又はスパイク形構造を形成するステップを含む、例７−１１のいずれかの方法を含む。
【００３４】
[0041]  例１３は、前記酸化多孔質シリコン層上に前記電荷を形成する前記ステップは、前記複数の三次元構造の前記各々の前記少なくとも１つの表面に複数の正又は負イオンを注入するステップを含む、例７−１２のいずれかの方法を含む。
【００３５】
[0042]  例１４は、前記複数の三次元構造の前記各々の前記少なくとも１つの表面における前記酸化多孔質シリコン層をアニールするステップを更に含む、例７−１３のいずれかの方法を含む。
【００３６】
[0043]  例１５は、テキストメッセージプロセッサと、前記テキストメッセージプロセッサの出力に結合されたブロードキャストプロセッサと、前記ブロードキャストプロセッサの出力に結合された信号プロセッサと、前記信号プロセッサの出力に結合された変調器と、前記変調器の出力に結合された電力増幅器と、前記電力増幅器の出力に結合されたアンテナと、を備えるシステムであって、前記変調器は、複数の超高電荷密度エレクトレットを含み、前記超高電荷密度エレクトレットは、複数の三次元構造と、前記複数の三次元構造の１つ１つにおける複数の側壁と、前記複数の側壁上に形成された多孔質二酸化ケイ素膜と、を備え、前記多孔質二酸化ケイ素膜は、複数の正又は負イオンによって電荷を付与されている、システムを含む。
【００３７】
[0044]  例１６は、前記複数の三次元構造の１つ１つは、ピラミッド形のシリコン構造である、例１５のシステムを含む。
【００３８】
[0045]  例１７は、前記複数の三次元構造は、シリコンウェハ又はダイの表面に形成されている、例１５−１６のいずれかのシステムを含む。
【００３９】
[0046]  例１８は、前記複数の三次元構造の１つ１つは、トレンチ形、柱体形、又はスパイク形のシリコン構造のうちの少なくとも１つである、例１５−１７のいずれかのシステムを含む。
【００４０】
[0047]  例１９は、前記複数の三次元構造は、三次元構造のアレイを備える、例１５−１８のいずれかのシステムを含む。
【００４１】
[0048]  例２０は、前記複数の超高電荷密度エレクトレットは、超長波（ＶＬＦ）信号を発生させるように構成された電気機械回路の構成部品である、例１５−１９のいずれかのシステムを含む。
【００４２】
[0049]  本明細書において特定の実施態様が例示され説明されてきたけれども、それと同じ目的を達成するように意図されたあらゆる改変が、示された当該特定の実施態様に取って代わることができる、ということが当業者によって理解されるだろう。この出願は、提示された実施態様のあらゆる翻案又は変形を網羅するように意図される。したがって、実施態様はクレーム及びその均等物によってのみ限定される、ということが明白に意図される。
【図１】
2019050354.tif 000003
【図２】
2019050354.tif 000004
【図３】
2019050354.tif 000005
【図４】
2019050354.tif 000006
【図５】
2019050354.tif 000007
【図６】
2019050354.tif 000008
【図７】
2019050354.tif 000009
【図８】
2019050354.tif 000010
【外国語明細書】
2019050354000001.pdf