(57)【要約】【課題】  放熱性を向上させつつ、製造時に発生する樹脂バリの大きさを抑制することが可能な半導体装置、およびその製造方法を提供する。【解決手段】  第１ブロック部１６を有する第１リード１１と、第２ブロック部１７を有する第２リード１２と、第１リード１１および第２リード１２のそれぞれ一部ずつを覆う封止樹脂５０と、を備え、第１ブロック部１６は、封止樹脂５０から第１方向ｘに突出するとともに、金属製の外部導電層１８に覆われた第１被覆面１６１と、母材が露出し、かつ第２方向ｙにおいて第１被覆面１６１の一部の領域を挟んで互いに離間した一対の第１露出面１６２と、を有し、第２ブロック部１７は、封止樹脂５０から第１方向ｘに突出するとともに、外部導電層１８に覆われた第２被覆面１７１と、母材が露出し、かつ第２方向ｙにおいて第２被覆面１７１の一部の領域を挟んで互いに離間した一対の第２露出面１７２と、を有する。【選択図】  図２
2019125768.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向を向く第１主面を有する第１パッド部、および前記厚さ方向に対して直交する第１方向おいて前記第１パッド部の一方側に位置する第１ブロック部を有する第１リードと、
前記厚さ方向において前記第１主面が向く側を向く第２主面を有する第２パッド部、および前記第１方向において前記第２パッド部に対して前記第１ブロック部が位置する側に位置する第２ブロック部を有し、かつ前記厚さ方向および前記第１方向の双方に対して直交する第２方向において前記第１リードから離間して配置された第２リードと、
前記第１主面に電気的に接合され、かつ前記第２リードに導通する第１スイッチング素子と、
前記第２主面に電気的に接合された第２スイッチング素子と、
前記第１リードおよび前記第２リードのそれぞれ一部ずつ、並びに前記第１スイッチング素子および前記第２スイッチング素子、を覆う封止樹脂と、を備え、
前記第１ブロック部は、前記封止樹脂から前記第１方向に突出するとともに、金属製の外部導電層に覆われた第１被覆面と、母材が露出し、かつ前記第２方向において前記第１被覆面の一部の領域を挟んで互いに離間した一対の第１露出面と、を有し、
前記第２ブロック部は、前記封止樹脂から前記第１方向において前記第１ブロック部が突出する側に突出するとともに、前記外部導電層に覆われた第２被覆面と、母材が露出し、かつ前記第２方向において前記第２被覆面の一部の領域を挟んで互いに離間した一対の第２露出面と、を有することを特徴とする、半導体装置。
【請求項２】
前記第１被覆面は、一対の前記第１露出面に挟まれた第１領域と、各々が前記第１露出面につながる一対の第２領域と、を有し、
各々の前記第２領域は、前記第２方向において隣接する前記第１露出面に対して前記第１領域とは反対側に位置する、請求項１に記載の半導体装置。
【請求項３】
前記第１領域は、前記第１方向において一対の前記第２領域に対して前記第１パッド部から遠ざかる側に位置し、
各々の前記第１露出面は、前記第１領域につながり、かつ前記第１領域および前記第２領域の双方に対して傾斜している、請求項２に記載の半導体装置。
【請求項４】
前記第２被覆面は、一対の前記第２露出面に挟まれた第３領域と、各々が前記第２露出面につながる一対の第４領域と、を有し、
各々の前記第４領域は、前記第２方向において隣接する前記第２露出面に対して前記第３領域とは反対側に位置する、請求項２または３に記載の半導体装置。
【請求項５】
前記第３領域は、前記第１方向において一対の前記第４領域に対して前記第２パッド部から遠ざかる側に位置し、
各々の前記第２露出面は、前記第３領域につながり、かつ前記第３領域および前記第４領域の双方に対して傾斜している、請求項４に記載の半導体装置。
【請求項６】
前記外部導電層は、錫を含む、請求項１ないし５のいずれかに記載の半導体装置。
【請求項７】
前記第１リードは、前記第１方向において前記第１パッド部に対して前記第１ブロック部とは反対側に位置する第１端子部を有し、
前記第２リードは、前記第１方向において前記第２パッド部に対して前記第２ブロック部とは反対側に位置する第２端子部を有し、
前記第１端子部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出した第１露出部を有し、
前記第２端子部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出した第２露出部を有する、請求項１ないし６のいずれかに記載の半導体装置。
【請求項８】
前記厚さ方向から視て前記第１端子部と前記第２端子部との間に配置され、かつ前記第２スイッチング素子に導通する第３リードをさらに備え、
前記第３リードは、前記厚さ方向から視て前記第２パッド部に対向する第３パッド部と、前記第１方向において前記第３パッド部に対して前記第２パッド部とは反対側に位置する第３端子部を有し、
前記第３端子部の一部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出している、請求項７に記載の半導体装置。
【請求項９】
前記第１リードは、前記第１パッド部および前記第１ブロック部を相互に連結する第１連結部を有し、
前記第２リードは、前記第２パッド部および前記第２ブロック部を相互に連結する第２連結部を有し、
前記第１連結部および前記第２連結部のそれぞれ一部ずつが前記封止樹脂に覆われている、請求項８に記載の半導体装置。
【請求項１０】
前記第１スイッチング素子は、前記厚さ方向において前記第１主面が向く側を向く第１素子主面と、前記第１素子主面に設けられた第１主面電極と、を有し、
前記第１主面電極および前記第２連結部に接続された第１ワイヤをさらに備える、請求項９に記載の半導体装置。
【請求項１１】
前記第２スイッチング素子は、前記厚さ方向において前記第２主面が向く側を向く第２素子主面と、前記第２素子主面に設けられた第２主面電極と、を有し、
前記第２主面電極および前記第３パッド部に接続された第２ワイヤをさらに備える、請求項１０に記載の半導体装置。
【請求項１２】
前記厚さ方向から視て前記第１端子部と前記第３リードとの間に配置されるとともに、前記厚さ方向から視て前記第１パッド部および前記第２パッド部の双方に対して対向する第４パッド部を有する第４リードと、
前記第４パッド部に搭載された駆動ＩＣをさらに備え、
前記第１スイッチング素子は、前記第１素子主面に設けられた第１ゲート電極を有し、
前記第２スイッチング素子は、前記第２素子主面に設けられた第２ゲート電極を有し、
前記駆動ＩＣは、前記第１ゲート電極および前記第２ゲート電極の双方に導通している、請求項１１に記載の半導体装置。
【請求項１３】
前記第４パッド部および前記駆動ＩＣは、前記封止樹脂に覆われている、請求項１２に記載の半導体装置。
【請求項１４】
前記第４リードは、前記第１方向において前記第４パッド部に対して前記第１パッド部および前記第２パッド部の双方とは反対側に位置する第４端子部を有し、
前記第４端子部の一部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出している、請求項１３に記載の半導体装置。
【請求項１５】
前記第４端子部は、前記駆動ＩＣに導通している、請求項１４に記載の半導体装置。
【請求項１６】
前記第２方向において前記第１端子部と前記第２端子部との間に配列された複数の第５リードをさらに備え、
各々の前記第５リードの一部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出し、
各々の前記第５リードは、前記駆動ＩＣに導通している、請求項１４または１５に記載の半導体装置。
【請求項１７】
前記第１パッド部は、前記厚さ方向において前記第１主面とは反対側を向く第１裏面を有し、
前記第２パッド部は、前記厚さ方向において前記第２主面とは反対側を向く第２裏面を有し、
前記第１裏面および前記第２裏面は、前記封止樹脂から露出している、請求項７ないし１６のいずれかに記載の半導体装置。
【請求項１８】
前記第１露出部は、前記第１方向における前記第１露出部の一端であり、かつ前記封止樹脂との境界に位置する第１境界と、前記第１方向における前記第１露出部の他端である第１先端と、を有し、
前記第２露出部は、前記第１方向における前記第２露出部の一端であり、かつ前記封止樹脂との境界に位置する第２境界と、前記第１方向における前記第２露出部の他端である第２先端と、を有し、
前記第１先端および前記第２先端の各々の幅は、前記第１境界および前記第２境界の各々の幅よりも大であり、
前記第１先端および前記第２先端の各々の厚さは、前記第１境界および前記第２境界の各々の厚さよりも小である、請求項７ないし１７のいずれかに記載の半導体装置。
【請求項１９】
外周に位置する枠部と、前記枠部の一部の領域から厚さ方向に対して直交する第１方向に突出するとともに、前記厚さ方向および前記第１方向の双方に対して直交する第２方向において互いに離間した第１連結帯および第２連結帯、並びに前記第２方向において前記第１連結帯と前記第２連結帯との間に挟まれた中間連結帯、を有する第１タイバーと、前記第１方向における一端が前記第１連結帯に連結された第１リードと、前記第１方向における一端が前記第２連結帯に連結された第２リードと、を有するリードフレームに、第１スイッチング素子を前記第１リードに電気的に接合させ、かつ第２スイッチング素子を前記第２リードに電気的に接合させる工程と、
前記第１リードおよび前記第２リードのそれぞれ一部ずつ、並びに前記第１スイッチング素子および前記第２スイッチング素子、を覆う封止樹脂を形成する工程と、
前記中間連結帯を除去する工程と、
前記封止樹脂から露出した前記リードフレームの表面を覆う金属製の外部導電層を形成する工程と、
前記第１連結帯および前記第２連結帯の双方を切断する工程と、を備え、
前記第１連結帯には、前記厚さ方向に貫通する第１貫通孔が設けられ、
前記第２連結帯には、前記厚さ方向に貫通する第２貫通孔が設けられ、
前記第１連結帯および前記第２連結帯の双方を切断する工程では、
前記第１貫通孔と、前記第２方向において前記第１貫通孔を挟む前記第１連結帯の一対の領域との双方を、並びに前記第２貫通孔と、前記第２方向において前記第２貫通孔を挟む前記第２連結帯の一対の領域との双方を、それぞれ前記厚さ方向から視て切断線が通過することを特徴とする、半導体装置の製造方法。
【請求項２０】
前記リードフレームは、前記第１方向において前記第１タイバーとは離間し、かつ前記第２方向に延びる第２タイバーを有し、
前記第１リードは、前記第１方向において前記第２タイバーに対して前記第１タイバーとは反対側に位置し、かつ前記第１方向に延びるとともに、前記第２タイバーおよび前記枠部に連結された第１帯状部を有し、
前記第２リードは、前記第１方向において前記第２タイバーに対して前記第１タイバーとは反対側に位置し、かつ前記第１方向に延びるとともに、前記第２タイバーおよび前記枠部に連結された第２帯状部を有し、
前記第１スイッチング素子を前記第１リードに電気的に接合させ、かつ前記第２スイッチング素子を前記第２リードに電気的に接合させる工程の前に、前記第１帯状部および前記第２帯状部を前記厚さ方向に押しつぶす工程と、
前記第１連結帯および前記第２連結帯の双方を切断する工程の後に、前記第１帯状部および前記第２帯状部の各々に、前記厚さ方向に曲げ加工を施す工程と、をさらに備える、請求項１９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに離間した各々のリードに、ＭＯＳＦＥＴなどのスイッチング素子が搭載された半導体装置、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
入力された電気信号に基づき電力を変換するという、ＭＯＳＦＥＴなどのスイッチング素子を搭載した半導体装置が広く知られている。特許文献１には、互いに離間した各々のチップ搭載部に、ＭＯＳＦＥＴが搭載された半導体装置の一例が開示されている（特許文献１の図１８および図１９参照）。
【０００３】
特許文献１に開示されている半導体装置は、使用の際、各々のＭＯＳＦＥＴから発生する熱を速やかに放熱させるため、厚さ方向から視て各々のチップ搭載部の一部が封止樹脂から突出する構成となっている。このような構成に基づき放熱性を向上させた半導体装置を製造する場合、封止樹脂を形成する際に、２つのチップ搭載部の間から漏出する合成樹脂に起因した、大きさが比較的大である樹脂バリが発生する。このため、当該半導体装置の製造では、樹脂バリの除去に手間がかかるという課題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−９２６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記事情に鑑み、放熱性を向上させつつ、製造時に発生する樹脂バリの大きさを抑制することが可能な半導体装置、および半導体装置の製造方法を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の側面によれば、厚さ方向を向く第１主面を有する第１パッド部、および前記厚さ方向に対して直交する第１方向において前記第１パッド部の一方側に位置する第１ブロック部を有する第１リードと、前記厚さ方向において前記第１主面が向く側を向く第２主面を有する第２パッド部、および前記第１方向において前記第２パッド部に対して前記第１ブロック部が位置する側に位置する第２ブロック部を有し、かつ前記厚さ方向および前記第１方向の双方に対して直交する第２方向において前記第１リードから離間して配置された第２リードと、前記第１主面に電気的に接合され、かつ前記第２リードに導通する第１スイッチング素子と、前記第２主面に電気的に接合された第２スイッチング素子と、前記第１リードおよび前記第２リードのそれぞれ一部ずつ、並びに前記第１スイッチング素子および前記第２スイッチング素子、を覆う封止樹脂と、を備え、前記第１ブロック部は、前記封止樹脂から前記第１方向に突出するとともに、金属製の外部導電層に覆われた第１被覆面と、母材が露出し、かつ前記第２方向において前記第１被覆面の一部の領域を挟んで互いに離間した一対の第１露出面と、を有し、前記第２ブロック部は、前記封止樹脂から前記第１方向において前記第１ブロック部が突出する側に突出するとともに、前記外部導電層に覆われた第２被覆面と、母材が露出し、かつ前記第２方向において前記第２被覆面の一部の領域を挟んで互いに離間した一対の第２露出面と、を有することを特徴とする半導体装置が提供される。
【０００７】
本発明の実施において好ましくは、前記第１被覆面は、一対の前記第１露出面に挟まれた第１領域と、各々が前記第１露出面につながる一対の第２領域と、を有し、各々の前記第２領域は、前記第２方向において隣接する前記第１露出面に対して前記第１領域とは反対側に位置する。
【０００８】
本発明の実施において好ましくは、前記第１領域は、前記第１方向において一対の前記第２領域に対して前記第１パッド部から遠ざかる側に位置し、各々の前記第１露出面は、前記第１領域につながり、かつ前記第１領域および前記第２領域の双方に対して傾斜している。
【０００９】
本発明の実施において好ましくは、前記第２被覆面は、一対の前記第２露出面に挟まれた第３領域と、各々が前記第２露出面につながる一対の第４領域と、を有し、各々の前記第４領域は、前記第２方向において隣接する前記第２露出面に対して前記第３領域とは反対側に位置する
【００１０】
本発明の実施において好ましくは、前記第３領域は、前記第１方向において一対の前記第４領域に対して前記第２パッド部から遠ざかる側に位置し、各々の前記第２露出面は、前記第３領域につながり、かつ前記第３領域および前記第４領域の双方に対して傾斜している。
【００１１】
本発明の実施において好ましくは、前記外部導電層は、錫を含む。
【００１２】
本発明の実施において好ましくは、前記第１リードは、前記第１方向において前記第１パッド部に対して前記第１ブロック部とは反対側に位置する第１端子部を有し、前記第２リードは、前記第１方向において前記第２パッド部に対して前記第２ブロック部とは反対側に位置する第２端子部を有し、前記第１端子部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出した第１露出部を有し、前記第２端子部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出した第２露出部を有する。
【００１３】
本発明の実施において好ましくは、前記厚さ方向から視て前記第１端子部と前記第２端子部との間に配置され、かつ前記第２スイッチング素子に導通する第３リードをさらに備え、前記第３リードは、前記厚さ方向から視て前記第２パッド部に対向する第３パッド部と、前記第１方向において前記第３パッド部に対して前記第２パッド部とは反対側に位置する第３端子部を有し、前記第３端子部の一部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出している。
【００１４】
本発明の実施において好ましくは、前記第１リードは、前記第１パッド部および前記第１ブロック部を相互に連結する第１連結部を有し、前記第２リードは、前記第２パッド部および前記第２ブロック部を相互に連結する第２連結部を有し、前記第１連結部および前記第２連結部のそれぞれ一部ずつが前記封止樹脂に覆われている。
【００１５】
本発明の実施において好ましくは、前記第１スイッチング素子は、前記厚さ方向において前記第１主面が向く側を向く第１素子主面と、前記第１素子主面に設けられた第１主面電極と、を有し、前記第１主面電極および前記第２連結部に接続された第１ワイヤをさらに備える。
【００１６】
本発明の実施において好ましくは、前記第２スイッチング素子は、前記厚さ方向において前記第２主面が向く側を向く第２素子主面と、前記第２素子主面に設けられた第２主面電極と、を有し、前記第２主面電極および前記第３パッド部に接続された第２ワイヤをさらに備える。
【００１７】
本発明の実施において好ましくは、前記厚さ方向から視て前記第１端子部と前記第３リードとの間に配置されるとともに、前記厚さ方向から視て前記第１パッド部および前記第２パッド部の双方に対して対向する第４パッド部を有する第４リードと、前記第４パッド部に搭載された駆動ＩＣをさらに備え、前記第１スイッチング素子は、前記第１素子主面に設けられた第１ゲート電極を有し、前記第２スイッチング素子は、前記第２素子主面に設けられた第２ゲート電極を有し、前記駆動ＩＣは、前記第１ゲート電極および前記第２ゲート電極の双方に導通している。
【００１８】
本発明の実施において好ましくは、前記第４パッド部および前記駆動ＩＣは、前記封止樹脂に覆われている。
【００１９】
本発明の実施において好ましくは、前記第４リードは、前記第１方向において前記第４パッド部に対して前記第１パッド部および前記第２パッド部の双方とは反対側に位置する第４端子部を有し、前記第４端子部の一部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出している。
【００２０】
本発明の実施において好ましくは、前記第４端子部は、前記駆動ＩＣに導通している。
【００２１】
本発明の実施において好ましくは、前記第２方向において前記第１端子部と前記第２端子部との間に配列された複数の第５リードをさらに備え、各々の前記第５リードの一部は、前記厚さ方向から視て前記封止樹脂から前記第１方向に突出し、各々の前記第５リードは、前記駆動ＩＣに導通している。
【００２２】
本発明の実施において好ましくは、前記第１パッド部は、前記厚さ方向において前記第１主面とは反対側を向く第１裏面を有し、前記第２パッド部は、前記厚さ方向において前記第２主面とは反対側を向く第２裏面を有し、前記第１裏面および前記第２裏面は、前記封止樹脂から露出している。
【００２３】
本発明の実施において好ましくは、前記第１露出部は、前記第１方向における前記第１露出部の一端であり、かつ前記封止樹脂との境界に位置する第１境界と、前記第１方向における前記第１露出部の他端である第１先端と、を有し、前記第２露出部は、前記第１方向における前記第２露出部の一端であり、かつ前記封止樹脂との境界に位置する第２境界と、前記第１方向における前記第２露出部の他端である第２先端と、を有し、前記第１先端および前記第２先端の各々の幅は、前記第１境界および前記第２境界の各々の幅よりも大であり、前記第１先端および前記第２先端の各々の厚さは、前記第１境界および前記第２境界の各々の厚さよりも小である。
【００２４】
本発明の第２の側面によれば、外周に位置する枠部と、前記枠部の一部の領域から厚さ方向に対して直交する第１方向に突出するとともに、前記厚さ方向および前記第１方向の双方に対して直交する第２方向において互いに離間した第１連結帯および第２連結帯、並びに前記第２方向において前記第１連結帯と前記第２連結帯との間に挟まれた中間連結帯、を有する第１タイバーと、前記第１方向における一端が前記第１連結帯に連結された第１リードと、前記第１方向における一端が前記第２連結帯に連結された第２リードと、を有するリードフレームに、第１スイッチング素子を前記第１リードに電気的に接合させ、かつ第２スイッチング素子を前記第２リードに電気的に接合させる工程と、前記第１リードおよび前記第２リードのそれぞれ一部ずつ、並びに前記第１スイッチング素子および前記第２スイッチング素子、を覆う封止樹脂を形成する工程と、前記中間連結帯を除去する工程と、前記封止樹脂から露出した前記リードフレームの表面を覆う金属製の外部導電層を形成する工程と、前記第１連結帯および前記第２連結帯の双方を切断する工程と、を備え、前記第１連結帯には、前記厚さ方向に貫通する第１貫通孔が設けられ、前記第２連結帯には、前記厚さ方向に貫通する第２貫通孔が設けられ、前記第１連結帯および前記第２連結帯の双方を切断する工程では、前記第１貫通孔と、前記第２方向において前記第１貫通孔を挟む前記第１連結帯の一対の領域との双方を、並びに前記第２貫通孔と、前記第２方向において前記第２貫通孔を挟む前記第２連結帯の一対の領域との双方を、それぞれ前記厚さ方向から視て切断線が通過することを特徴とする半導体装置の製造方法が提供される。
【００２５】
本発明の実施において好ましくは、前記リードフレームは、前記第１方向において前記第１タイバーとは離間し、かつ前記第２方向に延びる第２タイバーを有し、前記第１リードは、前記第１方向において前記第２タイバーに対して前記第１タイバーとは反対側に位置し、かつ前記第１方向に延びるとともに、前記第２タイバーおよび前記枠部に連結された第１帯状部を有し、前記第２リードは、前記第１方向において前記第２タイバーに対して前記第１タイバーとは反対側に位置し、かつ前記第１方向に延びるとともに、前記第２タイバーおよび前記枠部に連結された第２帯状部を有し、前記第１スイッチング素子を前記第１リードに電気的に接合させ、かつ前記第２スイッチング素子を前記第２リードに電気的に接合させる工程の前に、前記第１帯状部および前記第２帯状部を前記厚さ方向に押しつぶす工程と、前記第１連結帯および前記第２連結帯の双方を切断する工程の後に、前記第１帯状部および前記第２帯状部の各々に、前記厚さ方向に曲げ加工を施す工程と、をさらに備える。
【発明の効果】
【００２６】
本発明にかかる半導体装置、および半導体装置の製造方法によれば、放熱性を向上させつつ、当該半導体装置の製造時に発生する樹脂バリの大きさを抑制することが可能となる。
【００２７】
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態にかかる半導体装置の斜視図である。
【図２】図１に示す半導体装置の平面図（封止樹脂を透過）である。
【図３】図１に示す半導体装置の底面図である。
【図４】図１に示す半導体装置の正面図である。
【図５】図１に示す半導体装置の背面図である。
【図６】図１に示す半導体装置の右側面図である。
【図７】図２のＶＩＩ−ＶＩＩ線に沿う断面図である。
【図８】図２のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。
【図９】図２のＩＸ−ＩＸ線に沿う断面図である。
【図１０】図２のＸ−Ｘ線に沿う断面図である。
【図１１】図９の部分拡大図（第１スイッチング素子周辺）である。
【図１２】図９の部分拡大図（第２スイッチング素子周辺）である。
【図１３】図１に示す半導体装置の第１変形例にかかる平面図（封止樹脂を透過）である。
【図１４】図１３に示す半導体装置の背面図である。
【図１５】図１に示す半導体装置の第２変形例にかかる背面図である。
【図１６】図１に示す半導体装置の製造工程を説明する平面図である。
【図１７】図１に示す半導体装置の製造工程を説明する平面図である。
【図１８】図１に示す半導体装置の製造工程を説明する平面図である。
【図１９】図１に示す半導体装置の製造工程を説明する平面図である。
【図２０】図１に示す半導体装置の製造工程を説明する平面図である。
【図２１】図１に示す半導体装置の製造工程を説明する平面図である。
【図２２】図１に示す半導体装置の製造工程を説明する平面図である。
【図２３】図１３に示す半導体装置の製造工程を説明する平面図である。
【図２４】図１３に示す半導体装置の製造工程を説明する平面図である。
【図２５】本発明の第２実施形態にかかる半導体装置の部分平面拡大図である。
【図２６】図２５の部分拡大図である。
【図２７】図２６のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図である。
【図２８】図２５に示す半導体装置の製造工程を説明する部分平面拡大図である。
【図２９】図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図である。
【図３０】図２５に示す半導体装置の製造工程を説明する部分平面拡大図である。
【図３１】図３０のＸＸＸＩ−ＸＸＸＩ線に沿う断面図である。
【発明を実施するための形態】
【００２９】
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
【００３０】
〔第１実施形態〕
図１〜図１２に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１リード１１、第２リード１２、第３リード１３、第４リード１４、複数の第５リード１５、第１スイッチング素子２１、第２スイッチング素子２２、駆動ＩＣ３０、第１ワイヤ４１、第２ワイヤ４２および封止樹脂５０を備える。なお、図２では、理解の便宜上、封止樹脂５０を透過している。図２では、透過した封止樹脂５０を想像線（二点鎖線）で示している。図７および図８はそれぞれ、図２に示す一点鎖線に沿う断面図である。また、図２〜図６では、理解の便宜上、外部導電層１８、第１内部導電層１９１および第２内部導電層１９２が覆う領域を、それぞれハッチングで示している。
【００３１】
半導体装置Ａ１０の説明においては、便宜上、第１リード１１および第２リード１２の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交し、かつ第１リード１１および第２リード１２のそれぞれの一部が厚さ方向ｚから視て封止樹脂５０から突出する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交し、かつ第１リード１１および第２リード１２が互いに離間する方向を「第２方向ｙ」と呼ぶ。なお、「厚さ方向ｚ視」は、半導体装置Ａ１０の平面視を指す。なお、「厚さ方向ｚ」、「第１方向ｘ」および「第２方向ｙ」は、それぞれ後述する半導体装置Ａ１１と、半導体装置Ａ１０の製造方法との説明においても適用する。
【００３２】
図１に示す半導体装置Ａ１０は、外部から入力された直流電力を第１スイッチング素子２１および第２スイッチング素子２２により交流電力に変換する。半導体装置Ａ１０は、交流モータを駆動・制御させるためのモータドライバや、スイッチングレギュレータなどに用いられる。
【００３３】
第１リード１１、第２リード１２、第３リード１３、第４リード１４および複数の第５リード１５は、第１スイッチング素子２１および第２スイッチング素子２２と、半導体装置Ａ１０が実装される配線基板との導電経路を構成する導電部材である。第１リード１１、第２リード１２、第３リード１３、第４リード１４および複数の第５リード１５は、いずれも同一のリードフレーム８０（詳細は後述）から構成される。リードフレーム８０の構成材料は、銅（Ｃｕ）または銅合金である。
【００３４】
第１リード１１は、図２に示すように、第１スイッチング素子２１を搭載している。第１リード１１は、第１パッド部１１１、第１端子部１１２、第１連結部１１３および第１ブロック部１６を有する。
【００３５】
図２、図７および図９に示すように、第１パッド部１１１は、第１スイッチング素子２１を搭載している。第１パッド部１１１は、厚さ方向ｚから視て矩形状である。第１パッド部１１１は、第１主面１１１Ａおよび第１裏面１１１Ｂを有する。第１主面１１１Ａは、厚さ方向ｚにおいて第１スイッチング素子２１が位置する側を向く。第１裏面１１１Ｂは、厚さ方向ｚにおいて第１主面１１１Ａとは反対側を向く。第１パッド部１１１は、第１裏面１１１Ｂを除き、封止樹脂５０に覆われている。
【００３６】
図２および図７に示すように、第１主面１１１Ａは、金属製の第１内部導電層１９１に覆われている。第１内部導電層１９１は、ニッケル（Ｎｉ）など、第２内部導電層１９２（詳細は後述）よりも熱衝撃に強い金属のめっき層である。図３および図７に示すように、第１裏面１１１Ｂは、金属製の外部導電層１８に覆われている。外部導電層１８は、錫（Ｓｎ）または錫−銀（Ａｇ）合金など、比較的融点が低い金属のめっき層である。
【００３７】
図２に示すように、第１端子部１１２は、第１方向ｘにおいて第１パッド部１１１に対して第１ブロック部１６とは反対側に位置する。第１端子部１１２は、第１スイッチング素子２１および第２スイッチング素子２２の変換対象となる直流電力を入力するための正極端子（Ｐ端子）である。第１端子部１１２は、第１パッド部１１１から厚さ方向ｚから視て第１方向ｘに延びる帯状である。第１端子部１１２は、第１被覆部１１２Ａおよび第１露出部１１２Ｂを有する。
【００３８】
図２および図７に示すように、第１被覆部１１２Ａは、封止樹脂５０に覆われている。第１方向ｘにおける第１被覆部１１２Ａの一端は、第１パッド部１１１につながり、かつ第１方向ｘおよび厚さ方向ｚの双方に対して傾斜している。半導体装置Ａ１０では、厚さ方向ｚにおいて第１パッド部１１１の第１主面１１１Ａが向く側を向く第１被覆部１１２Ａの領域には、第１内部導電層１９１に覆われた部分と、金属製の第２内部導電層１９２に覆われた部分とを有する。第２内部導電層１９２は、たとえば銀めっき層である。
【００３９】
図２および図７に示すように、第１露出部１１２Ｂは、厚さ方向ｚから視て封止樹脂５０から第１方向ｘに突出している。第１露出部１１２Ｂは、第２方向ｙから視て鉤状に屈曲しており、かつ外部導電層１８に覆われている。
【００４０】
図２および図７に示すように、第１連結部１１３は、第１パッド部１１１および第１ブロック部１６を相互に連結している。第１連結部１１３の厚さは、第１パッド部１１１の厚さに等しい。第１連結部１１３は、厚さ方向ｚにおいて第１パッド部１１１の第１裏面１１１Ｂが向く側を向く領域を除き、封止樹脂５０に覆われている。当該領域は、第１裏面１１１Ｂと面一であり、かつ外部導電層１８に覆われている。
【００４１】
図２および図７に示すように、第１ブロック部１６は、第１方向ｘにおいて第１パッド部１１１に対して第１端子部１１２とは反対側（本発明にかかる特許請求の範囲に記載の一方側）に位置する。第１ブロック部１６は、封止樹脂５０から第１方向ｘに突出している。第１ブロック部１６の厚さは、第１パッド部１１１の厚さに等しい。図５に示すように、第１ブロック部１６は、第１被覆面１６１および一対の第１露出面１６２を有する。封止樹脂５０から突出している第１ブロック部１６の表面は、第１被覆面１６１および一対の第１露出面１６２から構成される。
【００４２】
図５に示すように、第１被覆面１６１は、外部導電層１８に覆われている。一対の第１露出面１６２は、外部導電層１８に覆われず、第１ブロック部１６の母材が露出している。一対の第１露出面１６２は、第２方向ｙにおいて互いに離間しており、かつ厚さ方向ｚに対して直交する方向を向く。
【００４３】
図２および図５に示すように、第１被覆面１６１は、第１領域１６１Ａおよび一対の第２領域１６１Ｂを有する。第１領域１６１Ａは、第２方向ｙにおいて一対の第１露出面１６２に挟まれており、かつ第１方向ｘを向く。一対の第２領域１６１Ｂは、第２方向ｙにおいて互いに反対側を向く。各々の第２領域１６１Ｂは、第１露出面１６２につながっている。各々の第２領域１６１Ｂは、第２方向ｙおいて隣接する第１露出面１６２に対して第１領域１６１Ａとは反対側に位置する。
【００４４】
図２に示すように、半導体装置Ａ１０では、第１領域１６１Ａは、第１方向ｘにおいて一対の第２領域１６１Ｂに対して第１パッド部１１１から遠ざかる側に位置する。各々の第１露出面１６２は、第１領域１６１Ａにつながっている。各々の第１露出面１６２は、第１領域１６１Ａおよび第２領域１６１Ｂの双方に対して傾斜している。
【００４５】
第１リード１１では、第１パッド部１１１、第１連結部１１３および第１ブロック部１６が放熱部材（ヒートシンク）として機能する。半導体装置Ａ１０の使用時に第１スイッチング素子２１から発せられた熱は、第１パッド部１１１、第１連結部１１３および第１ブロック部１６に伝熱されて外部に放出される。
【００４６】
第２リード１２は、図２に示すように、第２方向ｙにおいて第１リード１１から離間して配置され、かつ第２スイッチング素子２２を搭載している。第２リード１２は、第２パッド部１２１、第２端子部１２２、第２連結部１２３および第２ブロック部１７を有する。
【００４７】
図２、図８および図９に示すように、第２パッド部１２１は、第２スイッチング素子２２を搭載している。第２パッド部１２１は、厚さ方向ｚから視て矩形状である。第２パッド部１２１は、第２主面１２１Ａおよび第２裏面１２１Ｂを有する。第２主面１２１Ａは、厚さ方向ｚにおいて第１パッド部１１１（第１リード１１）の第１主面１１１Ａが向く側を向く。第２主面１２１Ａは、第１内部導電層１９１に覆われている。図３および図８に示すように、第２裏面１２１Ｂは、厚さ方向ｚにおいて第２主面１２１Ａとは反対側を向く。第２パッド部１２１は、第２裏面１２１Ｂを除き、封止樹脂５０に覆われている。第２裏面１２１Ｂは、外部導電層１８に覆われている。
【００４８】
図２に示すように、第２端子部１２２は、第１方向ｘにおいて第２パッド部１２１に対して第２ブロック部１７とは反対側に位置する。第２端子部１２２からは、第１スイッチング素子２１および第２スイッチング素子２２により直流電力から変換された交流電力を得るための出力端子である。第２端子部１２２は、第２パッド部１２１から厚さ方向ｚから視て第１方向ｘに延びる帯状である。第２端子部１２２は、第２被覆部１２２Ａおよび第２露出部１２２Ｂを有する。
【００４９】
図２および図８に示すように、第２被覆部１２２Ａは、封止樹脂５０に覆われている。第１方向ｘにおける第２被覆部１２２Ａの一端は、第２パッド部１２１につながり、かつ第１方向ｘおよび厚さ方向ｚの双方に対して傾斜している。半導体装置Ａ１０では、厚さ方向ｚにおいて第２パッド部１２１の第２主面１２１Ａが向く側を向く第２被覆部１２２Ａの領域には、第１内部導電層１９１に覆われた部分を有する。
【００５０】
図２、図６および図８に示すように、第２露出部１２２Ｂは、厚さ方向ｚから視て封止樹脂５０から第１方向ｘに突出している。第１露出部１１２Ｂは、第２方向ｙから視て鉤状に屈曲しており、かつ外部導電層１８に覆われている。
【００５１】
図２および図８に示すように、第２連結部１２３は、第２パッド部１２１および第２ブロック部１７を相互に連結している。第２連結部１２３の厚さは、第２パッド部１２１の厚さに等しい。第２連結部１２３は、厚さ方向ｚにおいて第２パッド部１２１の第２裏面１２１Ｂが向く側を向く領域を除き、封止樹脂５０に覆われている。当該領域は、第２裏面１２１Ｂと面一であり、かつ外部導電層１８に覆われている。
【００５２】
図２および図８に示すように、第２ブロック部１７は、第１方向ｘにおいて第２パッド部１２１に対して第２端子部１２２とは反対側に位置する。第２ブロック部１７は、封止樹脂５０から第１方向ｘにおいて第１リード１１の第１ブロック部１６が突出する側に突出している。第２ブロック部１７の厚さは、第２パッド部１２１の厚さに等しい。図５に示すように、第２ブロック部１７は、第２被覆面１７１および一対の第２露出面１７２を有する。封止樹脂５０から突出している第２ブロック部１７の表面は、第２被覆面１７１および一対の第２露出面１７２から構成される。
【００５３】
図５に示すように、第２被覆面１７１は、外部導電層１８に覆われている。一対の第２露出面１７２は、外部導電層１８に覆われず、第２ブロック部１７の母材が露出している。一対の第２露出面１７２は、第２方向ｙにおいて互いに離間しており、かつ厚さ方向ｚに対して直交する方向を向く。
【００５４】
図２および図５に示すように、第２被覆面１７１は、第３領域１７１Ａおよび一対の第４領域１７１Ｂを有する。第３領域１７１Ａは、第２方向ｙにおいて一対の第２露出面１７２に挟まれており、かつ第１方向ｘを向く。一対の第４領域１７１Ｂは、第２方向ｙにおいて互いに反対側を向く。各々の第４領域１７１Ｂは、第２露出面１７２につながっている。各々の第４領域１７１Ｂは、第２方向ｙおいて隣接する第２露出面１７２に対して第３領域１７１Ａとは反対側に位置する。
【００５５】
図２に示すように、半導体装置Ａ１０では、第３領域１７１Ａは、第１方向ｘにおいて一対の第４領域１７１Ｂに対して第２パッド部１２１から遠ざかる側に位置する。各々の第２露出面１７２は、第３領域１７１Ａにつながっている。各々の第２露出面１７２は、第３領域１７１Ａおよび第４領域１７１Ｂの双方に対して傾斜している。
【００５６】
第２リード１２では、第２パッド部１２１、第２連結部１２３および第２ブロック部１７が放熱部材として機能する。半導体装置Ａ１０の使用時に第２スイッチング素子２２から発せられた熱は、第２パッド部１２１、第２連結部１２３および第２ブロック部１７に伝熱されて外部に放出される。
【００５７】
第３リード１３は、図２に示すように、厚さ方向ｚから視て第１リード１１の第１端子部１１２と、第２リード１２の第２端子部１２２との間に配置されている。第３リード１３は、第２スイッチング素子２２に導通している。第３リード１３は、第３パッド部１３１および第３端子部１３２を有する。
【００５８】
図２に示すように、第３パッド部１３１は、厚さ方向ｚから視て第２リード１２の第２パッド部１２１に対向している。第３パッド部１３１は、厚さ方向ｚから視て矩形状である。また、図１０に示すように、第３パッド部１３１は、封止樹脂５０に覆われている。第３パッド部１３１は、第３主面１３１Ａおよび第３裏面１３１Ｂを有する。第３主面１３１Ａは、厚さ方向ｚにおいて第１パッド部１１１（第１リード１１）の第１主面１１１Ａが向く側を向く。第３主面１３１Ａは、第１内部導電層１９１に覆われている。第３裏面１３１Ｂは、厚さ方向ｚにおいて第３主面１３１Ａとは反対側を向く。
【００５９】
図２に示すように、第３端子部１３２は、第１方向ｘにおいて第３パッド部１３１に対して第２リード１２の第２パッド部１２１とは反対側に位置する。第３端子部１３２は、第１スイッチング素子２１および第２スイッチング素子２２の変換対象となる直流電力を入力するための負極端子（Ｎ端子）である。第３端子部１３２は、第３パッド部１３１から厚さ方向ｚから視て第１方向ｘに延びる帯状である。第３端子部１３２は、第３被覆部１３２Ａおよび第３露出部１３２Ｂを有する。
【００６０】
図２に示すように、第３被覆部１３２Ａは、封止樹脂５０に覆われている。第１方向ｘにおける第３被覆部１３２Ａの一端は、第３パッド部１３１につながっている。半導体装置Ａ１０では、厚さ方向ｚにおいて第３パッド部１３１の第３主面１３１Ａが向く側を向く第３被覆部１３２Ａの領域には、第２内部導電層１９２に覆われた部分を有する。
【００６１】
図２に示すように、第３露出部１３２Ｂは、厚さ方向ｚから視て封止樹脂５０から第１方向ｘに突出している。図４および図６から類推されるとおり、第３露出部１３２Ｂは、第２方向ｙから視て鉤状に屈曲しており、かつ外部導電層１８に覆われている。
【００６２】
第４リード１４は、図２に示すように、厚さ方向ｚから視て第１リード１１の第１端子部１１２と、第３リード１３との間に配置され、かつ駆動ＩＣ３０を搭載している。第４リード１４は、第４パッド部１４１および第４端子部１４２を有する。
【００６３】
図２に示すように、第４パッド部１４１は、厚さ方向ｚから視て第１リード１１の第１パッド部１１１、および第２リード１２の第２パッド部１２１の双方に対向している。第４パッド部１４１は、厚さ方向ｚから視て矩形状である。また、図１０に示すとおり、第４パッド部１４１は、封止樹脂５０に覆われている。第４パッド部１４１は、第４主面１４１Ａおよび第４裏面１４１Ｂを有する。第４主面１４１Ａは、厚さ方向ｚにおいて第１パッド部１１１（第１リード１１）の第１主面１１１Ａが向く側を向く。第４主面１４１Ａは、第１内部導電層１９１に覆われている。第４裏面１４１Ｂは、厚さ方向ｚにおいて第４主面１４１Ａとは反対側を向く。
【００６４】
図２に示すように、第４端子部１４２は、第１方向ｘにおいて第４パッド部１４１に対して第１リード１１の第１パッド部１１１、および第２リード１２の第２パッド部１２１の双方とは反対側に位置する。第４端子部１４２は、駆動ＩＣ３０に導通しており、かつ駆動ＩＣ３０の駆動・制御に関わる端子である。第４端子部１４２は、第４パッド部１４１から厚さ方向ｚから視て第１方向ｘに延びる帯状である。第４端子部１４２は、第４被覆部１４２Ａおよび第４露出部１４２Ｂを有する。
【００６５】
図２に示すように、第４被覆部１４２Ａは、封止樹脂５０に覆われている。第１方向ｘにおける第４被覆部１４２Ａの一端は、第４パッド部１４１につながっている。半導体装置Ａ１０では、厚さ方向ｚにおいて第４パッド部１４１の第４主面１４１Ａが向く側を向く第４被覆部１４２Ａの領域には、第２内部導電層１９２に覆われた部分を有する。
【００６６】
図２に示すように、第４露出部１４２Ｂは、厚さ方向ｚから視て封止樹脂５０から第１方向ｘに突出している。図４および図６から類推されるとおり、第４露出部１４２Ｂは、第２方向ｙから視て鉤状に屈曲しており、かつ外部導電層１８に覆われている。
【００６７】
複数の第５リード１５は、図２に示すように、第２方向ｙにおいて第１リード１１の第１端子部１１２と、第２リード１２の第２端子部１２２との間に配置されている。半導体装置Ａ１０では、第２方向ｙにおいて第１端子部１１２と第４リード１４の第４端子部１４２との間に、２つの第５リード１５が配列されている。あわせて、第２方向ｙにおいて第４端子部１４２と第３リード１３の第３端子部１３２との間に、３つの第５リード１５が配列されている。なお、複数の第５リード１５の配列数などは、これに限定されない。各々の第５リード１５は、駆動ＩＣ３０に導通しており、かつ駆動ＩＣ３０の駆動・制御に関わる端子である。各々の第５リード１５は、駆動ＩＣ３０に導通している。各々の第５リード１５は、第５被覆部１５１および第５露出部１５２を有する。
【００６８】
図２に示すように、第５被覆部１５１は、封止樹脂５０に覆われている。半導体装置Ａ１０では、厚さ方向ｚにおいて第４パッド部１４１（第４リード１４）の第４主面１４１Ａが向く側を向く第５被覆部１５１の領域には、第２内部導電層１９２に覆われた部分を有する。
【００６９】
図２に示すように、第５露出部１５２は、厚さ方向ｚから視て封止樹脂５０から第１方向ｘに突出している。図４および図６から類推されるとおり、第５露出部１５２は、第２方向ｙから視て鉤状に屈曲しており、かつ外部導電層１８に覆われている。
【００７０】
第１スイッチング素子２１は、図２、図７および図９に示すように、第１パッド部１１１（第１リード１１）の第１主面１１１Ａに電気的に接合され、かつ第２リード１２に導通している。第１スイッチング素子２１は、シリコン（Ｓｉ）または炭化ケイ素（ＳｉＣ）を主成分としたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、第１スイッチング素子２１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。半導体装置Ａ１０では、第１スイッチング素子２１がｎチャンネル型のＭＯＳＦＥＴである場合について説明する。図１１に示すように、第１スイッチング素子２１は、第１素子主面２１Ａ、第１素子裏面２１Ｂ、第１主面電極２１１、第１裏面電極２１２および第１ゲート電極２１３を有する。第１素子主面２１Ａは、厚さ方向ｚにおいて第１主面１１１Ａが向く側を向く。第１素子裏面２１Ｂは、厚さ方向ｚにおいて第１素子主面２１Ａとは反対側を向く。
【００７１】
図２および図１１に示すように、第１主面電極２１１は、第１素子主面２１Ａに設けられている。第１主面電極２１１には、第１スイッチング素子２１からの電力が出力される。すなわち、第１主面電極２１１は、第１スイッチング素子２１のソース電極である。第１主面電極２１１には、第１スイッチング素子２１のソース電流が流れる。
【００７２】
図１１に示すように、第１裏面電極２１２は、第１素子裏面２１Ｂの全体を覆うように設けられている。第１裏面電極２１２には、第１スイッチング素子２１への電力が入力される。すなわち、第１裏面電極２１２は、第１スイッチング素子２１のドレイン電極である。第１裏面電極２１２には、第１スイッチング素子２１のドレイン電流が流れる。
【００７３】
図２および図１１に示すように、第１ゲート電極２１３は、第１素子主面２１Ａに設けられている。第１ゲート電極２１３には、第１スイッチング素子２１を駆動させるためのゲート電圧が印加される。すなわち、第１ゲート電極２１３は、第１スイッチング素子２１のゲート電極である。厚さ方向ｚから視て、第１ゲート電極２１３の面積は、第１主面電極２１１の面積よりも小とされている。
【００７４】
第２スイッチング素子２２は、図２、図８および図９に示すように、第２パッド部１２１（第２リード１２）の第２主面１２１Ａに電気的に接合されている。第２スイッチング素子２２は、第１スイッチング素子２１と同一の半導体素子である。このため、半導体装置Ａ１０では、第２スイッチング素子２２がｎチャンネル型のＭＯＳＦＥＴである場合について説明する。図１２に示すように、第２スイッチング素子２２は、第２素子主面２２Ａ、第２素子裏面２２Ｂ、第２主面電極２２１、第２裏面電極２２２および第２ゲート電極２２３を有する。第２素子主面２２Ａは、厚さ方向ｚにおいて第２主面１２１Ａが向く側を向く。第２素子裏面２２Ｂは、厚さ方向ｚにおいて第２素子主面２２Ａとは反対側を向く。
【００７５】
図２および図１２に示すように、第２主面電極２２１は、第２素子主面２２Ａに設けられている。第２主面電極２２１は、第２スイッチング素子２２のソース電極である。第２主面電極２２１には、第２スイッチング素子２２のソース電流が流れる。
【００７６】
図１２に示すように、第２裏面電極２２２は、第２素子裏面２２Ｂの全体を覆うように設けられている。第２裏面電極２２２は、第２スイッチング素子２２のドレイン電極である。第２裏面電極２２２には、第２スイッチング素子２２のドレイン電流が流れる。
【００７７】
図２および図１２に示すように、第２ゲート電極２２３は、第２素子主面２２Ａに設けられている。第１ゲート電極２１３は、第２スイッチング素子２２を駆動させるためのゲート電圧が印加されるゲート電極である。厚さ方向ｚから視て、第２ゲート電極２２３の面積は、第２主面電極２２１の面積よりも小とされている。
【００７８】
図１１および図１２に示すように、半導体装置Ａ１０は、導電接合層２９を備える。導電接合層２９は、第１パッド部１１１（第１リード１１）の第１主面１１１Ａを覆う第１内部導電層１９１と、第１スイッチング素子２１の第１裏面電極２１２との間に介在している。また、導電接合層２９は、第２パッド部１２１（第２リード１２）の第２主面１２１Ａを覆う第１内部導電層１９１と、第２スイッチング素子２２の第２裏面電極２２２との間にも介在している。導電接合層２９は、たとえば錫を主成分とする鉛フリーはんだである。第１スイッチング素子２１は、導電接合層２９により第１主面１１１Ａに電気的に接合されている。これにより、第１裏面電極２１２は、第１リード１１に導通している。同様に、第２スイッチング素子２２は、導電接合層２９により第２主面１２１Ａに電気的に接合されている。これにより、第２裏面電極２２２は、第２リード１２に導通している。
【００７９】
駆動ＩＣ３０は、図２および図１０に示すように、第４リード１４の第４パッド部１４１に搭載されている。駆動ＩＣ３０は、第１スイッチング素子２１および第２スイッチング素子２２の駆動・制御を担うゲートドライバである。駆動ＩＣ３０は、第１スイッチング素子２１の第１ゲート電極２１３、および第２スイッチング素子２２の第２ゲート電極２２３の双方に導通している。これにより、外部からの入力信号に基づき駆動ＩＣ３０から発せられたゲート電圧が、第１ゲート電極２１３および第２ゲート電極２２３の双方に印加される。厚さ方向ｚにおいて第４パッド部１４１の第４主面１４１Ａが向く側を向く駆動ＩＣ３０の領域には、複数の電極３１が設けられている。複数の電極３１は、第１ゲート電極２１３および第２ゲート電極２２３に加え、第１スイッチング素子２１の第２主面電極２２１に導通している。さらに、半導体装置Ａ１０では、複数の電極３１は、第１リード１１の第１端子部１１２、第３リード１３の第３端子部１３２、第４リード１４の第４端子部１４２および複数の第５リード１５にも導通している。複数の電極３１の構成材料は、たとえばアルミニウム（Ａｌ）である。
【００８０】
図１０に示すように、半導体装置Ａ１０は、接着層３９を備える。接着層３９は、第４パッド部１４１（第４リード１４）の第４主面１４１Ａを覆う第１内部導電層１９１と、駆動ＩＣ３０との間に介在している。接着層３９は、たとえばエポキシ樹脂を主剤とする銀ペーストである。駆動ＩＣ３０は、接着層３９により第４主面１４１Ａに接合されている。
【００８１】
第１ワイヤ４１は、図２に示すように、第１スイッチング素子２１の第１主面電極２１１と、第２リード１２の第２連結部１２３とに接続された導電部材である。第１ワイヤ４１により、第１スイッチング素子２１（第１主面電極２１１）は、第２リード１２に導通している。第１ワイヤ４１の構成材料は、たとえばアルミニウムである。
【００８２】
第２ワイヤ４２は、図２に示すように、第２スイッチング素子２２の第２主面電極２２１と、第３パッド部１３１（第３リード１３）の第３主面１３１Ａとに接続された導電部材である。第３主面１３１Ａに接続される第２ワイヤ４２の端部は、第３主面１３１Ａを覆う第１内部導電層１９１に接触している。第２ワイヤ４２により、第３リード１３（第３パッド部１３１）は、第２スイッチング素子２２（第２主面電極２２１）に導通している。第２ワイヤ４２の構成材料は、たとえばアルミニウムである。
【００８３】
図２に示すように、半導体装置Ａ１０は、複数の第３ワイヤ４３、第１ゲートワイヤ４４１、第２ゲートワイヤ４４２、第１検出ワイヤ４５１、第２検出ワイヤ４５２および第３検出ワイヤ４５３を備える。これらのワイヤは、いずれも一端が駆動ＩＣ３０の電極３１に接続される導電部材である。これらのワイヤの構成材料は、たとえば金（Ａｕ）である。
【００８４】
図２に示すように、各々の第３ワイヤ４３は、駆動ＩＣ３０の電極３１と、第４端子部１４２（第４リード１４）の第４被覆部１４２Ａ、および複数の第５リード１５の第５被覆部１５１のいずれかと、に接続されている。第４被覆部１４２Ａおよび複数の第５被覆部１５１のいずれかに接続される各々の第３ワイヤ４３の端部は、第４被覆部１４２Ａおよび第５被覆部１５１のそれぞれの領域の一部を覆う第２内部導電層１９２に接触している。複数の第３ワイヤ４３により、第４端子部１４２および各々の第５リード１５は、駆動ＩＣ３０に導通している。
【００８５】
図２に示すように、第１ゲートワイヤ４４１は、駆動ＩＣ３０の電極３１と、第１スイッチング素子２１の第１ゲート電極２１３とに接続されている。第１ゲートワイヤ４４１により、駆動ＩＣ３０は、第１スイッチング素子２１（第１ゲート電極２１３）に導通するとともに、駆動ＩＣ３０から発せられたゲート電圧が第１ゲート電極２１３に印加される。
【００８６】
図２に示すように、第２ゲートワイヤ４４２は、駆動ＩＣ３０の電極３１と、第２スイッチング素子２２の第２ゲート電極２２３とに接続されている。第２ゲートワイヤ４４２により、駆動ＩＣ３０は、第２スイッチング素子２２（第２ゲート電極２２３）に導通するとともに、駆動ＩＣ３０から発せられたゲート電圧が第２ゲート電極２２３に印加される。
【００８７】
図２に示すように、第１検出ワイヤ４５１は、駆動ＩＣ３０の電極３１と、第１スイッチング素子２１の第１主面電極２１１とに接続されている。第１検出ワイヤ４５１により、駆動ＩＣ３０は、第１主面電極２１１に流れるソース電流を検出することができる。
【００８８】
図２に示すように、第２検出ワイヤ４５２は、駆動ＩＣ３０の電極３１と、第１端子部１１２（第１リード１１）の第１被覆部１１２Ａとに接続されている。第１被覆部１１２Ａに接続される第２検出ワイヤ４５２の端部は、第１被覆部１１２Ａの領域の一部を覆う第２内部導電層１９２に接触している。第２検出ワイヤ４５２により、駆動ＩＣ３０は、第１スイッチング素子２１の第１裏面電極２１２に流れるドレイン電流を検出することができる。
【００８９】
図２に示すように、第３検出ワイヤ４５３は、駆動ＩＣ３０の電極３１と、第３端子部１３２（第３リード１３）の第３被覆部１３２Ａとに接続されている。第３被覆部１３２Ａに接続される第３検出ワイヤ４５３の端部は、第３被覆部１３２Ａの領域の一部を覆う第２内部導電層１９２に接触している。第３検出ワイヤ４５３により、駆動ＩＣ３０は、第２スイッチング素子２２の第２裏面電極２２２に流れるドレイン電流を検出することができる。
【００９０】
封止樹脂５０は、図２に示すように、第１リード１１、第２リード１２、第３リード１３、第４リード１４および複数の第５リード１５のそれぞれ一部ずつ、並びに第１スイッチング素子２１および第２スイッチング素子２２を覆っている。封止樹脂５０の構成材料は、たとえば黒色のエポキシ樹脂である。図４および図５に示すように、封止樹脂５０は、頂面５１、底面５２、第１側面５３１および第２側面５３２を有する。
【００９１】
図４、図５および図７に示すように、頂面５１は、厚さ方向ｚにおいて第１パッド部１１１（第１リード１１）の第１主面１１１Ａが向く側を向く。図４および図５に示すように、底面５２は、厚さ方向ｚにおいて頂面５１とは反対側を向く。図３および図７〜図９に示すように、底面５２から、第１パッド部１１１の第１裏面１１１Ｂ、および第２パッド部１２１（第２リード１２）の第２裏面１２１Ｂが露出している。半導体装置Ａ１０では、第１リード１１の第１連結部１１３、および第２リード１２の第２連結部１２３のそれぞれ厚さ方向ｚにおいて第１裏面１１１Ｂが向く側を向く領域が、底面５２から露出している。
【００９２】
図３に示すように、第１側面５３１および第２側面５３２は、第１方向ｘにおいて互いに離間しており、かつ互いに反対側を向く。図４および図５に示すように、第１側面５３１および第２側面５３２のそれぞれの厚さ方向ｚにおける両端は、頂面５１および底面５２につながっている。第１側面５３１は、厚さ方向ｚから視て第１リード１１の第１パッド部１１１に対して第１端子部１１２が位置する側に位置する。第２側面５３２は、厚さ方向ｚから視て第１パッド部１１１に対して第１連結部１１３が位置する側に位置する。
【００９３】
図４に示すように、第１端子部１１２（第１リード１１）の第１露出部１１２Ｂ、第２端子部１２２（第２リード１２）の第２露出部１２２Ｂ、第３端子部１３２（第３リード１３）の第３露出部１３２Ｂは、厚さ方向ｚから視て第１側面５３１から第１方向ｘに突出している。半導体装置Ａ１０では、第４端子部１４２（第４リード１４）の第４露出部１４２Ｂ、および複数の第５リード１５の第５露出部１５２も、厚さ方向ｚから視て第１側面５３１から第１方向ｘに突出している。また、図５に示すように、第１リード１１の第１ブロック部１６、および第２リード１２の第２ブロック部１７は、第２側面５３２から第１方向ｘに突出している。
【００９４】
＜第１実施形態の第１変形例＞
次に、図１３および図１４に基づき、半導体装置Ａ１０の第１変形例にかかる半導体装置Ａ１１について説明する。なお、図１３では、理解の便宜上、封止樹脂５０を透過している。図１３では、透過した封止樹脂５０を想像線で示している。また、図１３および図１４では、理解の便宜上、外部導電層１８および第１内部導電層１９１が覆う領域を、それぞれハッチングで示している。
【００９５】
半導体装置Ａ１１では、第１リード１１の第１ブロック部１６、および第２リード１２の第２ブロック部１７の構成が、先述した半導体装置Ａ１１と異なる。
【００９６】
図１３に示すように、半導体装置Ａ１１では、一対の第１露出面１６２は、第１方向ｘにおいて第１被覆面１６１の第１領域１６１Ａに対して、第１リード１１の第１パッド部１１１から遠ざかる側に位置する。図１３および図１４に示すように、一対の第１露出面１６２は、厚さ方向ｚおよび第２方向ｙの双方に沿っている。
【００９７】
図１３に示すように、半導体装置Ａ１１では、一対の第２露出面１７２は、第１方向ｘにおいて第２被覆面１７１の第３領域１７１Ａに対して、第２リード１２の第２パッド部１２１から遠ざかる側に位置する。図１３および図１４に示すように、一対の第２露出面１７２は、厚さ方向ｚおよび第２方向ｙの双方に沿っている。
【００９８】
＜第１実施形態の第２変形例＞
次に、図１５に基づき、半導体装置Ａ１０の第２変形例にかかる半導体装置Ａ１２について説明する。なお、図１５では、理解の便宜上、外部導電層１８が覆う領域をハッチングにて示している。
【００９９】
図１５に示すように、半導体装置Ａ１２では、第１被覆面１６１の第１領域１６１Ａが、半導体装置Ａ１０における一対の第１露出面１６２の一部ずつに及んでいる。あわせて、半導体装置Ａ１２では、第２被覆面１７１の第３領域１７１Ａが、半導体装置Ａ１０における一対の第２露出面１７２の一部に及んでいる。このような第１領域１６１Ａおよび第３領域１７１Ａの形状は、後述する半導体装置Ａ１０の製造方法の一例において、図２０に示すように、第１連結帯８２１および第２連結帯８２２の双方を切断線９０に沿って切断したとき、外部導電層１８のダレに起因して現れる。
【０１００】
次に、図１６〜図２４に基づき、半導体装置Ａ１０の製造方法の一例について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。なお、図１６〜図２０および図２３では、理解の便宜上、後述する第１連結帯８２１および第２連結帯８２２が占める領域をハッチングで示している。図１６および図１７では、理解の便宜上、後述する中間連結帯８２３が占める領域をハッチングで示している。図１９〜図２４では、理解の便宜上、外部導電層１８が覆う領域をハッチングで示している。
【０１０１】
最初に、図１６に示すように、第１リード８０１、第２リード８０２、第３リード１３、第４リード１４および複数の第５リード１５を有するリードフレーム８０に、第１スイッチング素子２１および第２スイッチング素子２２をダイボンディングにより電気的に接合させる。第１リード８０１は、先述した第１リード１１のうち、第１パッド部１１１、第１端子部１１２および第１連結部１１３を構成要素とするリードフレーム８０の一部である。第２リード８０２は、先述した第２リード１２のうち、第２パッド部１２１、第２端子部１２２および第２連結部１２３を構成要素とするリードフレーム８０の一部である。リードフレーム８０は、枠部８１、第１タイバー８２および第２タイバー８３をさらに有する。
【０１０２】
図１６に示すように、枠部８１は、リードフレーム８０の外周に位置する。枠部８１は、第１枠部８１１および第２枠部８１２を有する。第１枠部８１１は、厚さ方向ｚから視てコ字状である。第１リード８０１の第１端子部１１２、第２リード８０２の第２端子部１２２、第３リード１３の第３端子部１３２、第４リード１４の第４端子部１４２、および複数の第５リード１５は、いずれも第１方向ｘにおいて第１枠部８１１に連結されている。第２枠部８１２は、第１方向ｘにおいて第１リード８０１および第２リード８０２の双方に対して第１枠部８１１とは反対側に位置する。第２枠部８１２は、厚さ方向ｚから視て第２方向ｙに延びる帯状である。
【０１０３】
図１６に示すように、第１タイバー８２は、枠部８１の第２枠部８１２から第１リード１１および第２リード１２の双方に向けて第１方向ｘに突出している。第１タイバー８２は、第１連結帯８２１、第２連結帯８２２および中間連結帯８２３を有する。第１連結帯８２１は、第２枠部８１２から第１方向ｘに突出している。第１連結帯８２１は、第２枠部８１２と、第１リード８０１の第１連結部１１３とを相互に連結している。第１連結帯８２１には、厚さ方向ｚに貫通する第１貫通孔８２１Ａが設けられている。第１貫通孔８２１Ａは、厚さ方向ｚから視て矩形状である。第２連結帯８２２は、第２枠部８１２から第１方向ｘに突出し、かつ第２方向ｙにおいて第１連結帯８２１から離間している。第２連結帯８２２は、第２枠部８１２と、第２リード８０２の第２連結部１２３とを相互に連結している。中間連結帯８２３は、第２方向ｙにおいて第１連結帯８２１と第２連結帯８２２との間に挟まれている。中間連結帯８２３は、第１連結帯８２１および第２連結帯８２２を相互に連結している。
【０１０４】
図１６に示すように、第２タイバー８３は、第１方向ｘにおいて第１タイバー８２とは離間している。第２タイバー８３は、厚さ方向ｚから視て第２方向ｙに延びる帯状である。第２方向ｙにおける第２タイバー８３の両端は、枠部８１の第１枠部８１１に連結されている。第１リード８０１の第１端子部１１２、第２リード８０２の第２端子部１２２、第３リード１３の第３端子部１３２、第４リード１４の第４端子部１４２、および複数の第５リード１５は、いずれも第２方向ｙにおいて第２タイバー８３に連結されている。
【０１０５】
図１６に示す工程では、第１スイッチング素子２１は、第１リード８０１の第１パッド部１１１に電気的に接合される。第２スイッチング素子２２は、第２リード８０２の第２パッド部１２１に電気的に接合される。半導体装置Ａ１０では、第４リード１４の第４パッド部１４１に、駆動ＩＣ３０が搭載される。第１スイッチング素子２１および第２スイッチング素子２２をリードフレーム８０に電気的に接合させた後、第１ワイヤ４１および第２ワイヤ４２などの各種ワイヤがワイヤボンディングによりリードフレーム８０などに接続される。
【０１０６】
次いで、図１７に示すように、第１リード８０１、第２リード８０２、第３リード１３、第４リード１４および複数の第５リード１５のそれぞれ一部ずつ、並びに第１スイッチング素子２１、第２スイッチング素子２２および駆動ＩＣ３０を覆う封止樹脂５０を形成する。封止樹脂５０は、トランスファモールド成形により形成される。この際、第１方向ｘにおいて封止樹脂５０の第１側面５３１と、第２タイバー８３との間に挟まれたリードフレーム８０の各々の開口領域には、第１漏出部５０Ａが形成される。また同時に、第１方向ｘにおいて封止樹脂５０の第２側面５３２と、第１タイバー８２の中間連結帯８２３との間に挟まれたリードフレーム８０の開口領域には、第２漏出部５０Ｂが形成される。第１漏出部５０Ａおよび第２漏出部５０Ｂは、封止樹脂５０を形成した際に現れるバリである。
【０１０７】
次いで、図１８に示すように、第１タイバー８２の中間連結帯８２３と、第２タイバー８３の一部の領域とを、打ち抜き加工機などで除去する。この際、複数の第１漏出部５０Ａ、および第２漏出部５０Ｂも同時に除去される。
【０１０８】
次いで、図１９に示すように、封止樹脂５０から露出したリードフレーム８０の表面を覆う外部導電層１８を形成する。外部導電層１８は、電解めっきにより形成される。図１９では、第１連結帯８２１および第２連結帯８２２がそれぞれ複数斜線のハッチングにより示されているが、第１連結帯８２１および第２連結帯８２２のそれぞれの表面は、本工程により外部導電層１８に覆われる。
【０１０９】
次いで、図２０に示すように、第１タイバー８２において、第１連結帯８２１および第２連結帯８２２の双方を切断する。切断にあたっては、厚さ方向ｚにおいてリードフレーム８０に刃を押し当てることにより行われる。第１連結帯８２１を切断する際、第１連結帯８２１の第１貫通孔８２１Ａと、第２方向ｙにおいて第１貫通孔８２１Ａを挟む第１連結帯８２１の一対の領域との双方を、厚さ方向ｚから視て切断線９０が通過するようにする。同様に、第２連結帯８２２を切断する際、第２連結帯８２２の第２貫通孔８２２Ａと、第２方向ｙにおいて第２貫通孔８２２Ａを挟む第２連結帯８２２の一対の領域との双方を、厚さ方向ｚから視て切断線９０が通過するようにする。厚さ方向ｚから視て、第１貫通孔８２１Ａの両端に位置する第１連結帯８２１の一対の領域と、第２方向ｙにおいて第２貫通孔８２２Ａを挟む第２連結帯８２２の一対の領域とを通過する切断線９０は、第１方向ｘおよび第２方向ｙの双方に対して傾斜している。
【０１１０】
図２１は、図２０に示す第１連結帯８２１および第２連結帯８２２の切断工程を経たリードフレーム８０の状態を示している。第１リード８０１の第１連結部１１３に連結された第１連結帯８２１の一部の領域が、半導体装置Ａ１０の第１リード１１の第１ブロック部１６に相当する。図２０に示す、厚さ方向ｚにおいて切断線９０が通過する第１連結帯８２１の領域が、一対の第１露出面１６２となる。また、第２リード８０２の第２連結部１２３に連結された第２連結帯８２２の一部の領域が、半導体装置Ａ１０の第２リード１２の第２ブロック部１７に相当する。図２０に示す、厚さ方向ｚにおいて切断線９０が通過する第２連結帯８２２の領域が、一対の第２露出面１７２となる。
【０１１１】
最後に、図２２に示すように、枠部８１の第１枠部８１１と、第１リード８０１の第１端子部１１２、および第２リード８０２の第２端子部１２２が連結された第２タイバー８３の一部とを、打ち抜き加工機などで除去する。この際、封止樹脂５０から露出した第１端子部１１２、第２端子部１２２、第３リード１３の第３端子部１３２、第４リード１４の第４端子部１４２、および複数の第５リード１５の各々に、厚さ方向ｚに曲げ加工を施す。本工程により、封止樹脂５０から露出した第１端子部１１２、第２端子部１２２、第３端子部１３２、第４端子部１４２および複数の第５リード１５の各々は、第２方向ｙから視て鉤状に屈曲した形状となる。以上の工程を経ることによって、半導体装置Ａ１０が製造される。
【０１１２】
図２３は、半導体装置Ａ１１を製造する場合での、第１タイバー８２において、第１連結帯８２１および第２連結帯８２２の双方を切断する工程を示している。この場合では、厚さ方向ｚから視て、第１貫通孔８２１Ａの両端に位置する第１連結帯８２１の一対の領域と、第２方向ｙにおいて第２貫通孔８２２Ａを挟む位置する第２連結帯８２２の一対の領域とを通過する切断線９０は、第２方向ｙに対して平行である。
【０１１３】
図２４は、図２３に示す第１連結帯８２１および第２連結帯８２２の切断工程を経たリードフレーム８０の状態を示している。第１リード８０１の第１連結部１１３に連結された第１連結帯８２１の一部の領域が、半導体装置Ａ１１の第１リード１１の第１ブロック部１６に相当する。図２３に示す、厚さ方向ｚにおいて切断線９０が通過する第１連結帯８２１の領域が、一対の第１露出面１６２となる。また、第２リード８０２の第２連結部１２３に連結された第２連結帯８２２の一部の領域が、半導体装置Ａ１１の第２リード１２の第２ブロック部１７に相当する。図２３に示す、厚さ方向ｚにおいて切断線９０が通過する第２連結帯８２２の領域が、一対の第２露出面１７２となる。
【０１１４】
次に、半導体装置Ａ１０、および半導体装置Ａ１０の製造方法の作用効果について説明する。
【０１１５】
半導体装置Ａ１０の製造方法に用いられるリードフレーム８０は、図１７に示すように、第１タイバー８２を有する。第１タイバー８２は、第１連結帯８２１および第２連結帯８２２を第２方向ｙに連結する８３２を有する。これにより、封止樹脂５０を形成する際に発生する第２漏出部５０Ｂの大きさを抑制することができる。また、図１８に示す中間連結帯８２３を除去する工程において、第２漏出部５０Ｂは、中間連結帯８２３と同時に除去される。これにより、第２漏出部５０Ｂのような封止樹脂５０の形成の際に発生する樹脂バリを容易に除去することができる。
【０１１６】
半導体装置Ａ１０の製造では、図１８に示す工程において中間連結帯８２３と第２漏出部５０Ｂを一括して除去した後に、図２０に示す第１連結帯８２１および第２連結帯８２２を切断する工程を行う。第１連結帯８２１の切断では、第１連結帯８２１の第１貫通孔８２１Ａと、第２方向ｙにおいて第１貫通孔８２１Ａの両端に位置する第１連結帯８２１の一対の領域との双方を、厚さ方向ｚから視て切断線９０が通過する。また、第２連結帯８２２の切断では、第２連結帯８２２の第２貫通孔８２２Ａと、第２方向ｙにおいて第２貫通孔８２２Ａの両端に位置する第２連結帯８２２の一対の領域との双方を、厚さ方向ｚから視て切断線９０が通過する。これにより、第１連結帯８２１および第２連結帯８２２のそれぞれの切断面積の大きさが抑制されるため、それぞれの切断がし易いものとなる。
【０１１７】
図２１に示すように、第１連結帯８２１の切断により得られる、第１リード８０１に連結された第１連結帯８２１の領域が、図２に示す半導体装置Ａ１０の第１ブロック部１６となる。同様に、図２１に示すように、第２連結帯８２２の切断により得られる、第２リード８０２に連結された第２連結帯８２２の領域が、図２に示す半導体装置Ａ１０の第２ブロック部１７となる。第１ブロック部１６および第２ブロック部１７は、半導体装置Ａ１０の放熱部材として機能する。
【０１１８】
以上より、半導体装置Ａ１０の製造方法によれば、半導体装置Ａ１０の放熱性を向上させつつ、半導体装置Ａ１０の製造時に発生する樹脂バリの大きさを抑制することが可能となる。
【０１１９】
半導体装置Ａ１０は、第１ブロック部１６を有する第１リード１１と、第２ブロック部１７を有する第２リード１２とを備える。第１ブロック部１６および第２ブロック部１７は、封止樹脂５０の第２側面５３２から第１方向ｘに突出している。第１ブロック部１６は、外部導電層１８に覆われた第１被覆面１６１と、母材が露出する一対の第１露出面１６２とを有する。一対の第１露出面１６２は、第２方向ｙにおいて第１被覆面１６１の一部の領域（第１領域１６１Ａ）を挟んで互いに離間している。このような第１ブロック部１６の構成は、半導体装置Ａ１０の製造において第１連結帯８２１を切断することにより得られ、一対の第１露出面１６２は、第１連結帯８２１の切断面である。
【０１２０】
また、第２ブロック部１７は、外部導電層１８に覆われた第２被覆面１７１と、母材が露出する一対の第２露出面１７２とを有する。一対の第２露出面１７２は、第２方向ｙにおいて第２被覆面１７１の一部の領域（第３領域１７１Ａ）を挟んで互いに離間している。このような第２ブロック部１７の構成は、半導体装置Ａ１０の製造において第２連結帯８２２を切断することにより得られ、一対の第２露出面１７２は、第２連結帯８２２の切断面である。したがって、半導体装置Ａ１０によれば、半導体装置Ａ１０の放熱性を確保しつつ、半導体装置Ａ１０の製造時に発生する樹脂バリの大きさを抑制することが可能となる。
【０１２１】
半導体装置Ａ１０の第１ブロック部１６では、第１被覆面１６１の第１領域１６１Ａは、第１方向ｘにおいて第１被覆面１６１の一対の第２領域１６１Ｂに対して第１リード１１の第１パッド部１１１から遠ざかる側に位置する。各々の第１露出面１６２は、第１領域１６１Ａにつながり、かつ第１領域１６１Ａおよび第２領域１６１Ｂの双方に対して傾斜している。これにより、半導体装置Ａ１０の製造において第１連結帯８２１を切断する際、刃の位置が所定の位置に対して第１方向ｘにずれが生じていても、切断線９０を厚さ方向ｚから視て第１連結帯８２１の第１貫通孔８２１Ａに通過させることができる。
【０１２２】
また、半導体装置Ａ１０の第２ブロック部１７では、第２被覆面１７１の第３領域１７１Ａは、第１方向ｘにおいて第２被覆面１７１の一対の第４領域１７１Ｂに対して第２リード１２の第２パッド部１２１から遠ざかる側に位置する。各々の第２露出面１７２は、第３領域１７１Ａにつながり、かつ第３領域１７１Ａおよび第４領域１７１Ｂの双方に対して傾斜している。これにより、半導体装置Ａ１０の製造において第２連結帯８２２を切断する際、刃の位置が所定の位置に対して第１方向ｘにずれが生じていても、切断線９０を厚さ方向ｚから視て第２連結帯８２２の第２貫通孔８２２Ａに通過させることができる。
【０１２３】
半導体装置Ａ１０は、第４リード１４の第４パッド部１４１に搭載された駆動ＩＣ３０を備える。これにより、第１スイッチング素子２１および第２スイッチング素子２２の駆動・制御を半導体装置Ａ１０が直接行うことができる。
【０１２４】
第１パッド部１１１の第１裏面１１１Ｂ（第１リード１１）と、第２パッド部１２１の第２裏面１２１Ｂ（第２リード１２）は、封止樹脂５０の底面５２から露出している。これにより、第１パッド部１１１および第２パッド部１２１の放熱性を向上させることができる。
【０１２５】
〔第２実施形態〕
図２５〜図２７に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１２６】
半導体装置Ａ２０では、第１端子部１１２（第１リード１１）、第２端子部１２２（第２リード１２）、第３端子部１３２（第３リード１３）、第４端子部１４２（第４リード１４）および複数の第５リード１５の構成が、先述した半導体装置Ａ１０と異なる。半導体装置Ａ２０のその他の構成は、半導体装置Ａ１０の構成と同一である。
【０１２７】
図２５に示すように、第１端子部１１２の第１露出部１１２Ｂは、第１境界１１２Ｃおよび第１先端１１２Ｄを有する。第１境界１１２Ｃは、第１方向ｘにおける第１露出部１１２Ｂの一端であり、かつ封止樹脂５０の第１側面５３１との境界に位置する。第１先端１１２Ｄは、第１方向ｘにおける第１露出部１１２Ｂの他端である。図２６および図２７に示すように、第１先端１１２Ｄの幅ｂ２は、第１境界１１２Ｃの幅ｂ１よりも大である。これとは逆に、第１先端１１２Ｄの厚さｔ２は、第１境界１１２Ｃの厚さｔ１よりも小である。
【０１２８】
図２５に示すように、第２端子部１２２の第２露出部１２２Ｂは、第２境界１２２Ｃおよび第２先端１２２Ｄを有する。第２境界１２２Ｃは、第１方向ｘにおける第２露出部１２２Ｂの一端であり、かつ封止樹脂５０の第１側面５３１との境界に位置する。第２先端１２２Ｄは、第１方向ｘにおける第２露出部１２２Ｂの他端である。図２６および図２７に示すように、第２先端１２２Ｄの幅ｂ２は、第２境界１２２Ｃの幅ｂ１よりも大である。これとは逆に、第２先端１２２Ｄの厚さｔ２は、第２境界１２２Ｃの厚さｔ１よりも小である。
【０１２９】
図２５に示すように、第３端子部１３２の第３露出部１３２Ｂは、第３境界１３２Ｃおよび第３先端１３２Ｄを有する。第３境界１３２Ｃは、第１方向ｘにおける第３露出部１３２Ｂの一端であり、かつ封止樹脂５０の第１側面５３１との境界に位置する。第３先端１３２Ｄは、第１方向ｘにおける第３露出部１３２Ｂの他端である。図２６および図２７に示すように、第３先端１３２Ｄの幅ｂ２は、第３境界１３２Ｃの幅ｂ１よりも大である。これとは逆に、第３先端１３２Ｄの厚さｔ２は、第３境界１３２Ｃの厚さｔ１よりも小である。
【０１３０】
図２５に示すように、第４端子部１４２の第４露出部１４２Ｂは、第４境界１４２Ｃおよび第４先端１４２Ｄを有する。第４境界１４２Ｃは、第１方向ｘにおける第４露出部１４２Ｂの一端であり、かつ封止樹脂５０の第１側面５３１との境界に位置する。第４先端１４２Ｄは、第１方向ｘにおける第４露出部１４２Ｂの他端である。図２６および図２７に示すように、第４先端１４２Ｄの幅ｂ２は、第４境界１４２Ｃの幅ｂ１よりも大である。これとは逆に、第４先端１４２Ｄの厚さｔ２は、第４境界１４２Ｃの厚さｔ１よりも小である。
【０１３１】
図２５に示すように、複数の第５リード１５の第５露出部１５２の各々は、第５境界１５２Ａおよび第５先端１５２Ｂを有する。第５境界１５２Ａは、第１方向ｘにおける第５露出部１５２の一端であり、かつ封止樹脂５０の第１側面５３１との境界に位置する。第５先端１５２Ｂは、第１方向ｘにおける第５露出部１５２の他端である。図２６および図２７に示すように、第５先端１５２Ｂの幅ｂ２は、第５境界１５２Ａの幅ｂ１よりも大である。これとは逆に、第５先端１５２Ｂの厚さｔ２は、第５境界１５２Ａの厚さｔ１よりも小である。
【０１３２】
次に、図２８〜図３１に基づき、半導体装置Ａ２０の製造方法の一例のうち、半導体装置Ａ１０の製造方法の一例とは異なる工程について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１３３】
図２８および図２９は、リードフレーム８０に第１スイッチング素子２１および第２スイッチング素子２２を電気的に接合させる工程（図１６参照）よりも前の段階におけるリードフレーム８０の状態を示している。
【０１３４】
図２８に示すように、第１リード８０１の第１端子部１１２は、第１帯状部８０１Ａを有する。第１帯状部８０１Ａが、半導体装置Ａ２０の第１露出部１１２Ｂ（第１端子部１１２）の一部に相当する。第１帯状部８０１Ａは、第１方向ｘにおいて第２タイバー８３に対して第１タイバー８２とは反対側に位置する。第１帯状部８０１Ａは、厚さ方向ｚから視て第１方向ｘに延びる帯状である。第１方向ｘにおける第１帯状部８０１Ａの両端は、第２タイバー８３、および枠部８１の第１枠部８１１に連結されている。図２９に示すように、第１帯状部８０１Ａの横断面は、幅ｂ１および厚さｔ１の矩形状である。
【０１３５】
図２８に示すように、第２リード８０２の第２端子部１２２は、第２帯状部８０２Ａを有する。第１帯状部８０１Ａが、半導体装置Ａ２０の第２露出部１２２Ｂ（第２端子部１２２）の一部に相当する。第２帯状部８０２Ａは、第１方向ｘにおいて第２タイバー８３に対して第１タイバー８２とは反対側に位置する。第２帯状部８０２Ａは、厚さ方向ｚから視て第１方向ｘに延びる帯状である。第１方向ｘにおける第２帯状部８０２Ａの両端は、第２タイバー８３、および枠部８１の第１枠部８１１に連結されている。図２９に示すように、第２帯状部８０２Ａの横断面は、幅ｂ１および厚さｔ１の矩形状である。
【０１３６】
図２８に示すように、第３リード１３の第３端子部１３２は、第３帯状部８０３を有する。第３帯状部８０３が、半導体装置Ａ２０の第３露出部１３２Ｂ（第３端子部１３２）の一部に相当する。第３帯状部８０３は、第１方向ｘにおいて第２タイバー８３に対して第１タイバー８２とは反対側に位置する。第３帯状部８０３は、厚さ方向ｚから視て第１方向ｘに延びる帯状である。第１方向ｘにおける第３帯状部８０３の両端は、第２タイバー８３、および枠部８１の第１枠部８１１に連結されている。図２９に示すように、第３帯状部８０３の横断面は、幅ｂ１および厚さｔ１の矩形状である。
【０１３７】
図２８に示すように、複数の第５リード１５の各々は、第５帯状部８０５を有する。第５帯状部８０５が、半導体装置Ａ２０の第５露出部１５２（第５リード１５）の一部に相当する。第５帯状部８０５は、第１方向ｘにおいて第２タイバー８３に対して第１タイバー８２とは反対側に位置する。第５帯状部８０５は、厚さ方向ｚから視て第１方向ｘに延びる帯状である。第１方向ｘにおける第５帯状部８０５の両端は、第２タイバー８３、および枠部８１の第１枠部８１１に連結されている。図２９に示すように、第５帯状部８０５の横断面は、幅ｂ１および厚さｔ１の矩形状である。
【０１３８】
図３０および図３１に示すように、図２８および図２９に示すリードフレーム８０に対して、第１帯状部８０１Ａ、第２帯状部８０２Ａ、第３帯状部８０３、第４帯状部８０４および複数の第５帯状部８０５を厚さ方向ｚに押しつぶす。これらを押しつぶす方法としては、たとえばハンマで叩く方法が挙げられる。本工程は、リードフレーム８０に第１スイッチング素子２１および第２スイッチング素子２２を電気的に接合させる工程（図１６参照）よりも前に行われる。本工程により、第１帯状部８０１Ａ、第２帯状部８０２Ａ、第３帯状部８０３、第４帯状部８０４および複数の第５帯状部８０５は、いずれも第１方向ｘに拡がる塑性変形をする。
【０１３９】
図３１に示す第１帯状部８０１Ａ、第２帯状部８０２Ａ、第３帯状部８０３、第４帯状部８０４および複数の第５帯状部８０５の各々の幅ｂ２は、図２９に示すこれらの各々の幅ｂ１よりも大である。これとは逆に、図３１に示す第１帯状部８０１Ａ、第２帯状部８０２Ａ、第３帯状部８０３、第４帯状部８０４および複数の第５帯状部８０５の各々の高さｔ２は、図２９に示すこれらの各々の高さｔ１よりも小である。
【０１４０】
第１帯状部８０１Ａ、第２帯状部８０２Ａ、第３帯状部８０３、第４帯状部８０４および複数の第５帯状部８０５を厚さ方向ｚに押しつぶす工程よりも後の半導体装置Ａ２０の製造工程は、図１６〜図２２に示す半導体装置Ａ１０の製造工程と同一である。
【０１４１】
次に、半導体装置Ａ２０、および半導体装置Ａ２０の製造方法の作用効果について説明する。
【０１４２】
半導体装置Ａ２０は、第１ブロック部１６を有する第１リード１１と、第２ブロック部１７を有する第２リード１２とを備える。半導体装置Ａ２０の第１ブロック部１６の構成は、半導体装置Ａ１０の第１ブロック部１６の構成と同一である。半導体装置Ａ２０の第２ブロック部１７の構成は、半導体装置Ａ１０の第２ブロック部１７の構成と同一である。したがって、半導体装置Ａ２０によっても、半導体装置Ａ２０の放熱性を確保しつつ、半導体装置Ａ２０の製造時に発生する樹脂バリの大きさを抑制することが可能となる。
【０１４３】
半導体装置Ａ２０を製造する工程では、リードフレーム８０に第１スイッチング素子２１および第２スイッチング素子２２を電気的に接合させる工程（図１６参照）の前に、第１帯状部８０１Ａおよび第２帯状部８０２Ａを厚さ方向ｚに押しつぶす工程を備える。本工程により、図２９および図３１に示すように、第１帯状部８０１Ａおよび第２帯状部８０２Ａは、第１方向ｘに拡がり、かつ厚さ方向ｚに対してより平坦となる。これにより、図２２に示す第１端子部１１２（第１帯状部８０１Ａ）および第２端子部１２２（第２帯状部８０２Ａ）の各々に、厚さ方向ｚに曲げ加工を施す工程では、第１帯状部８０１Ａおよび第２帯状部８０２Ａが、より安定した状態で曲げ加工機に接触する。このため、第１端子部１１２および第２端子部１２２に発生する第１方向ｘ回りのねじれが抑制され、厚さ方向ｚから視て、曲げ加工された第１端子部１１２および第２端子部１２２を、より第１方向ｘに沿った状態とすることができる。
【０１４４】
第１帯状部８０１Ａが厚さ方向ｚに押しつぶされることにより、第１露出部１１２Ｂ（第１端子部１１２）では、第１先端１１２Ｄの幅ｂ２は、第１境界１１２Ｃの幅ｂ１よりも大となり、かつ第１先端１１２Ｄの厚さｔ２は、第１境界１１２Ｃの厚さｔ１よりも小となる。第２帯状部８０２Ａが厚さ方向ｚに押しつぶされることにより、第２露出部１２２Ｂ（第２端子部１２２）では、第２先端１２２Ｄの幅ｂ２は、第２境界１２２Ｃの幅よりも大となり、かつ第２先端１２２Ｄの厚さｔ２は、第２境界１２２Ｃの厚さｔ１よりも小となる。
【０１４５】
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【０１４６】
Ａ１０，Ａ１１，Ａ１２，Ａ２０：半導体装置
１１：第１リード
１１１：第１パッド部
１１１Ａ：第１主面
１１１Ｂ：第１裏面
１１２：第１端子部
１１２Ａ：第１被覆部
１１２Ｂ：第１露出部
１１２Ｃ：第１境界
１１２Ｄ：第１先端
１１３：第１連結部
１６：第１ブロック部
１６１：第１被覆面
１６１Ａ：第１領域
１６１Ｂ：第２領域
１６２：第１露出面
１２：第２リード
１２１：第２パッド部
１２１Ａ：第２主面
１２１Ｂ：第２裏面
１２２：第２端子部
１２２Ａ：第２被覆部
１２２Ｂ：第２露出部
１２２Ｃ：第２境界
１２２Ｄ：第２先端
１２３：第２連結部
１７：第２ブロック部
１７１：第２被覆面
１７１Ａ：第３領域
１７１Ｂ：第４領域
１７２：第２露出面
１３：第３リード
１３１：第３パッド部
１３１Ａ：第３主面
１３１Ｂ：第３裏面
１３２：第３端子部
１３２Ａ：第３被覆部
１３２Ｂ：第３露出部
１３２Ｃ：第３境界
１３２Ｄ：第３先端
１４：第４リード
１４１：第４パッド部
１４１Ａ：第４主面
１４１Ｂ：第４裏面
１４２：第４端子部
１４２Ａ：第４被覆部
１４２Ｂ：第４露出部
１４２Ｃ：第４境界
１４２Ｄ：第４先端
１５：第５リード
１５１：第５被覆部
１５２：第５露出部
１５２Ａ：第５境界
１５２Ｄ：第５先端
１８：外部導電層
１９１：第１内部導電層
１９２：第２内部導電層
２１：第１スイッチング素子
２１Ａ：第１素子主面
２１Ｂ：第１素子裏面
２１１：第１主面電極
２１２：第１裏面電極
２１３：第１ゲート電極
２２：第２スイッチング素子
２２Ａ：第２素子主面
２２Ｂ：第２素子裏面
２２１：第２主面電極
２２２：第２裏面電極
２２３：第２ゲート電極
２９：導電接合層
３０：駆動ＩＣ
３１：電極
３９：接着層
４１：第１ワイヤ
４２：第２ワイヤ
４３：第３ワイヤ
４４１：第１ゲートワイヤ
４４２：第２ゲートワイヤ
４５１：第１検出ワイヤ
４５２：第２検出ワイヤ
４５３：第３検出ワイヤ
５０：封止樹脂
５０Ａ：第１漏出部
５０Ｂ：第２漏出部
５１：頂面
５２：底面
５３１：第１側面
５３２：第２側面
８０：リードフレーム
８０１：第１リード
８０１Ａ：第１帯状部
８０２：第２リード
８０２Ａ：第２帯状部
８０３：第３帯状部
８０４：第４帯状部
８０５：第５帯状部
８１：枠部
８１１：第１枠部
８１２：第２枠部
８２：第１タイバー
８２１：第１連結帯
８２１Ａ：第１貫通孔
８２２：第２連結帯
８２２Ａ：第２貫通孔
８２３：中間連結帯
８３：第２タイバー
９０：切断線
ｂ１，ｂ２：幅
ｔ１，ｔ２：高さ
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向
【図１】
2019125768.tif 000003
【図２】
2019125768.tif 000004
【図３】
2019125768.tif 000005
【図４】
2019125768.tif 000006
【図５】
2019125768.tif 000007
【図６】
2019125768.tif 000008
【図７】
2019125768.tif 000009
【図８】
2019125768.tif 000010
【図９】
2019125768.tif 000011
【図１０】
2019125768.tif 000012
【図１１】
2019125768.tif 000013
【図１２】
2019125768.tif 000014
【図１３】
2019125768.tif 000015
【図１４】
2019125768.tif 000016
【図１５】
2019125768.tif 000017
【図１６】
2019125768.tif 000018
【図１７】
2019125768.tif 000019
【図１８】
2019125768.tif 000020
【図１９】
2019125768.tif 000021
【図２０】
2019125768.tif 000022
【図２１】
2019125768.tif 000023
【図２２】
2019125768.tif 000024
【図２３】
2019125768.tif 000025
【図２４】
2019125768.tif 000026
【図２５】
2019125768.tif 000027
【図２６】
2019125768.tif 000028
【図２７】
2019125768.tif 000029
【図２８】
2019125768.tif 000030
【図２９】
2019125768.tif 000031
【図３０】
2019125768.tif 000032
【図３１】
2019125768.tif 000033