(57)【要約】 【課題】ゲート周りの電流集中を抑えて破壊を抑制することが可能な半導体装置を提供する。【解決手段】第１面および第１面と反対側の第２面を有する第１導電型の半導体基板と、第１面に形成された第２導電型の第１半導体領域と、第１半導体領域上に形成された第１電極と、第１半導体領域に形成された第１導電型の第２半導体領域と、第２半導体領域上に形成された第２電極と、第２半導体領域を貫通し、第１面に露呈する第１半導体領域が第２電極と電気的に接続された第１ショート部と、第２面に形成された第２導電型の第３半導体領域と、第３半導体領域上に形成された第３電極と、第１電極の端と第１ショート部との間に、平面視で第１電極を囲むように第２半導体領域を貫通し、第１面に露呈する第１半導体領域が第２電極と電気的に接続する第２ショート部と、を有する。【選択図】図１
2019160923.tif 000002
【特許請求の範囲】
【請求項１】
第１面および前記第１面と反対側の第２面を有する第１導電型の半導体基板と、
前記第１面に形成された第２導電型の第１半導体領域と、
前記第１半導体領域上に形成された第１電極と、
前記第１半導体領域に形成された第１導電型の第２半導体領域と、
前記第２半導体領域上に形成された第２電極と、
前記第２半導体領域を貫通し、前記第１面に露呈する前記第１半導体領域が前記第２電極と電気的に接続された第１ショート部と、
前記第２面に形成された第２導電型の第３半導体領域と、
前記第３半導体領域上に形成された第３電極と、
前記第１電極の端と前記第１ショート部との間に、平面視で前記第１電極を囲むように前記第２半導体領域を貫通し、前記第１面に露呈する前記第１半導体領域が前記第２電極と電気的に接続する第２ショート部と、を有することを特徴とする半導体装置。
【請求項２】
前記第２ショート部は、前記第１電極の側面からの距離が一定であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２ショート部は、前記第１電極の側面に沿った周方向に直交する方向の幅が一定であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１ショート部は、規則性をもって配置されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１電極は、平面視した場合に円形状を有し、
前記第２ショート部は、平面視した場合に前記第１電極と同心の円環形状を有することを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第２半導体領域の不純物濃度は、前記半導体基板の不純物濃度よりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記第１半導体領域に形成された第２導電型の第４半導体領域を更に備え、
前記第１ショート部の不純物濃度および前記第２ショート部の不純物濃度は、前記第４半導体領域の不純物濃度と同じ不純物濃度を有し、
前記第１電極は、前記第４半導体領域を介して前記第１半導体領域上に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第４半導体領域の不純物濃度、前記第１ショート部の不純物濃度および前記第２ショート部の不純物濃度は、前記第１半導体領域の不純物濃度よりも高いことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第３半導体領域に形成された第２導電型の第５半導体領域を更に備え、
前記第３電極は、前記第５半導体領域を介して前記第３半導体領域上に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記第５半導体領域の不純物濃度は、前記第３半導体領域の不純物濃度よりも高いことを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
サイリスタは、ゲート電流が振り込まれることで、ゲート周りからある一定の傾きの上昇率でＯＦＦからＯＮへと移行する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２９４７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のサイリスタは、使用例によっては、サイリスタに接続された平滑コンデンサなどからの放電により、より急峻な上昇率でサイリスタのアノードから電流が流れることで、ゲート周りの電流集中の起こりやすい箇所で破壊（溶融）が生じてしまう場合があった。
【０００５】
そこで、本発明は、電極の周辺における電流集中を抑えて破壊を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、
第１面および前記第１面と反対側の第２面を有する第１導電型の半導体基板と、
前記第１面に形成された第２導電型の第１半導体領域と、
前記第１半導体領域上に形成された第１電極と、
前記第１半導体領域に形成された第１導電型の第２半導体領域と、
前記第２半導体領域上に形成された第２電極と、
前記第２半導体領域を貫通し、前記第１面に露呈する前記第１半導体領域が前記第２電極と電気的に接続された第１ショート部と、
前記第２面に形成された第２導電型の第３半導体領域と、
前記第３半導体領域上に形成された第３電極と、
前記第１電極の端と前記第１ショート部との間に、平面視で前記第１電極を囲むように前記第２半導体領域を貫通し、前記第１面に露呈する前記第１半導体領域が前記第２電極と電気的に接続する第２ショート部と、を有する。
【０００７】
前記半導体装置において、
前記第２ショート部は、前記第１電極の側面からの距離が一定であってもよい。
【０００８】
前記半導体装置において、
前記第２ショート部は、前記第１電極の側面に沿った周方向に直交する方向の幅が一定であってもよい。
【０００９】
前記半導体装置において、
前記第１ショート部は、規則性をもって配置されていてもよい。
【００１０】
前記半導体装置において、
前記第１電極は、平面視した場合に円形状を有し、
前記第２ショート部は、平面視した場合に前記第１電極と同心の円環形状を有してもよい。
【００１１】
前記半導体装置において、
前記第２半導体領域の不純物濃度は、前記半導体基板の不純物濃度よりも高くてもよい。
【００１２】
前記半導体装置において、
前記第１半導体領域に形成された第２導電型の第４半導体領域を更に備え、
前記第１ショート部の不純物濃度および前記第２ショート部の不純物濃度は、前記第４半導体領域の不純物濃度と同じ不純物濃度を有し、
前記第１電極は、前記第４半導体領域を介して前記第１半導体領域上に形成されていてもよい。
【００１３】
前記半導体装置において、
前記第４半導体領域の不純物濃度、前記第１ショート部の不純物濃度および前記第２ショート部の不純物濃度は、前記第１半導体領域の不純物濃度よりも高くてもよい。
【００１４】
前記半導体装置において、
前記第３半導体領域に形成された第２導電型の第５半導体領域を更に備え、
前記第３電極は、前記第５半導体領域を介して前記第３半導体領域上に形成されていてもよい。
【００１５】
前記半導体装置において、
前記第５半導体領域の不純物濃度は、前記第３半導体領域の不純物濃度よりも高くてもよい。
【発明の効果】
【００１６】
本発明の一態様に係る半導体装置は、
第１面および第１面と反対側の第２面を有する第１導電型の半導体基板と、
第１面に形成された第２導電型の第１半導体領域と、
第１半導体領域上に形成された第１電極と、
第１半導体領域に形成された第１導電型の第２半導体領域と、
第２半導体領域上に形成された第２電極と、
第２半導体領域を貫通し、第１面に露呈する第１半導体領域が第２電極と電気的に接続された第１ショート部と、
第２面に形成された第２導電型の第３半導体領域と、
第３半導体領域上に形成された第３電極と、
第１電極の端と第１ショート部との間に、平面視で第１電極を囲むように第２半導体領域を貫通し、第１面に露呈する第１半導体領域が第２電極と電気的に接続する第２ショート部と、を有する。
本発明によれば、平面視で第１電極を囲む第２ショート部を有することで、第１電極からの電流集中を抑制することができる。
したがって、本発明によれば、電極の周辺における電流集中を抑えて破壊を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態に係る半導体装置を示す断面図である。
【図２】本実施形態に係る半導体装置を示す平面図である。
【図３】本実施形態の第１の変形例に係る半導体装置を示す断面図である。
【図４】本実施形態の第１の変形例に係る半導体装置を示す平面図である。
【図５】本実施形態の第２の変形例に係る半導体装置を示す平面図である。
【発明を実施するための形態】
【００１８】
以下、図１〜図５を参照して、本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００１９】
図１は、本実施形態に係る半導体装置１を示す断面図である。図２は、本実施形態に係る半導体装置１を示す平面図である。
【００２０】
図２は、図１の構成から、後述するゲート電極Ｇおよびカソード電極Ｋを削除した構成の平面図すなわち後述する半導体基板２の第１面２１の平面図である。ただし、図２には、ゲート電極Ｇの端すなわち側面の位置を明確にするために、ゲート電極Ｇが破線で図示されている。
【００２１】
図１に示すように、本実施形態に係る半導体装置１は、半導体基板２と、第１半導体領域３と、第２半導体領域４と、第３半導体領域５と、第４半導体領域６と、第５半導体領域７とを備える。各領域３〜７は、不純物の拡散プロセスで形成することができる。
【００２２】
また、半導体装置１は、第１電極の一例であるゲート電極Ｇと、第２電極の一例であるカソード電極Ｋと、第３電極の一例であるアノード電極Ａと、パッシベーション層９とを備える。
【００２３】
第１半導体領域３は、第１ショート部３１および第２ショート部３２を有する。
【００２４】
半導体基板２は、第１面２１および第１面２１と反対側の第２面２２を有する。
【００２５】
半導体基板２は、導電型が、第１導電型の一例であるｎ型である。半導体基板２は、Ｓｉウェハで構成されていてもよい。
【００２６】
第１半導体領域３は、半導体基板２の第１面２１に形成された不純物の拡散領域である。
【００２７】
第１半導体領域３の導電型は、第２導電型の一例であるｐ型である。
【００２８】
ゲート電極Ｇは、第１半導体領域３上に形成されている。
【００２９】
第２半導体領域４は、第１半導体領域３に形成された不純物の拡散領域である。
【００３０】
第２半導体領域４の導電型は、ｎ型である。より詳しくは、第２半導体領域４は、半導体基板２よりもｎ型不純物の不純物濃度が高い。
【００３１】
カソード電極Ｋは、第２半導体領域４上に形成されている。
【００３２】
第１ショート部３１は、第１半導体領域３のうちの第２半導体領域４を貫通する部分である。
【００３３】
より詳しくは、第１ショート部３１は、第２半導体領域４を貫通して第１面２１に露呈する第１半導体領域３が、カソード電極Ｋと電気的に接続すなわち短絡されることで構成されている。
【００３４】
また、図１に示すように、第１ショート部３１は、第１ショート部３１と半導体基板２との間の第１半導体領域３よりもｐ型不純物の不純物濃度が高くてもよい。
【００３５】
また、図２に示すように、第１ショート部３１は、規則性をもって配置されている。例えば、第１ショート部３１は、格子点状に配置されていてもよいし、または、放射点状に配置されていてもよい。
【００３６】
第２ショート部３２は、第１半導体領域３のうちのゲート電極Ｇの端と第１ショート部３１との間において平面視でゲート電極Ｇを囲むように第２半導体領域４を貫通する部分である。
【００３７】
より詳しくは、第２ショート部３２は、第１ショート部３１と同様に、第１面２１に露呈する第１半導体領域３が、カソード電極Ｋと電気的に接続されることで構成されている。
【００３８】
また、図１に示すように、第２ショート部３２は、第２ショート部３２と半導体基板２との間の第１半導体領域３よりもｐ型不純物の不純物濃度が高くてもよい。
【００３９】
また、図２に示すように、第２ショート部３２は、平面視した場合にゲート電極Ｇの端すなわち側面を全周にわたって包囲する形状を有する。
【００４０】
より詳しくは、図２に示すように、ゲート電極Ｇは、平面視した場合に円形状を有し、第２ショート部３２は、平面視した場合にゲート電極Ｇと同心の円環形状を有する。
【００４１】
第２ショート部３２は、ゲート電極Ｇの側面からの距離が一定であってもよい。
【００４２】
第２ショート部３２は、ゲート電極Ｇの側面に沿った周方向に直交する方向の幅が一定であってもよい。
【００４３】
第３半導体領域５は、半導体基板２の第２面２２に形成された不純物の拡散領域である。
【００４４】
第３半導体領域５の導電型は、ｐ型である。
【００４５】
アノード電極Ａは、第３半導体領域５上に形成されている。
【００４６】
第４半導体領域６は、第１半導体領域３に形成された不純物の拡散領域である。第４半導体領域６は、ゲート電極Ｇとオーミック接触したオーミック領域である。
【００４７】
第４半導体領域６の導電型は、ｐ型である。より詳しくは、第４半導体領域６は、第１半導体領域３よりもｐ型不純物の不純物濃度が高い。
なお、図１に示すように、第４半導体領域６と、第１ショート部３１及び第２ショート部３２は同じ不純物濃度（ｐ＋＋）であってもよい。
また、第１半導体領域３よりｐ型不純物濃度が高い第４半導体領域６と、第１半導体領域３よりｐ型不純物濃度が高い第１ショート部３１及び第２ショート部３２は、形成されていてもよく形成されてなくてもよい。
【００４８】
ゲート電極Ｇは、第４半導体領域６を介して第１半導体領域３上に形成されている。
【００４９】
第５半導体領域７は、第３半導体領域５に形成された不純物の拡散領域である。第５半導体領域７は、アノード電極Ａとオーミック接触したオーミック領域である。
【００５０】
第５半導体領域７は、導電型がｐ型である。より詳しくは、第５半導体領域７は、第３半導体領域５よりもｐ型不純物の不純物濃度が高い。
【００５１】
アノード電極Ａは、第５半導体領域７を介して第３半導体領域５上に形成されている。
【００５２】
パッシベーション層９は、第１面２１に第１半導体領域３を貫通する深さに形成された溝１０の内部に形成されている。パッシベーション層９は、ガラスなどの絶縁性を有する材料から成る。
【００５３】
図１に示すように、カソード電極Ｋとアノード電極Ａとの間に第２半導体領域４を挟む領域は、サイリスタＳＣＲを構成する。
【００５４】
一方、カソード電極Ｋとアノード電極Ａとの間に第１ショート部３１または第２ショート部３２を挟む領域は、ショートゲート構造ＳＧを構成する。
【００５５】
既述したように、第２ショート部３２は、平面視した場合にゲート電極Ｇの端すなわち側面を全周にわたって包囲する形状を有する。
【００５６】
このような構成によれば、ショートゲート構造ＳＧを構成する第１ショート部３１および第２ショート部３２のうち、ゲート電極Ｇに最も近い第２ショート部３２が、平面視でゲート電極Ｇの側面を囲んでいることで、ゲート電極Ｇからの電流集中を抑制することができる。
【００５７】
具体的には、第２ショート部３２が平面視でゲート電極Ｇの側面を囲んでいることで、第２ショート部３２を無端の連続形状にすることができる。
【００５８】
第２ショート部３２を無端の連続形状にすることで、第２ショート部３２に隣接するゲート最近傍のサイリスタＳＣＲ−１を一体化することができる。
【００５９】
ゲート最近傍のサイリスタＳＣＲ−１を一体化することで、最初に動作するサイリスタＳＣＲの箇所を固定し難くすることができる。
【００６０】
最初に動作するサイリスタＳＣＲの箇所を固定し難くすることで、電流集中の発生確率を低減することができる。
【００６１】
このようにして電流集中の発生確率を低減することで、ゲート電極Ｇからの電流集中を抑制することができる。
【００６２】
また、ゲート最近傍のサイリスタＳＣＲ−１のその次にゲート電極Ｇに近いサイリスタＳＣＲ−２まで動作面積を広げることもできるので、電流集中を更に抑制することができる。
【００６３】
このような効果は、ゲート電極Ｇの側面から第２ショート部３２までの距離を一定にすることで更に高めることができ、ゲート電極Ｇの側面に沿った周方向に直交する方向の第２ショート部３２の幅を一定にすることでより高めることができる。
【００６４】
（変形例）
上記の構成以外にも、本発明には以下の変形例を適用することができる。図３は、本実施形態の第１の変形例に係る半導体装置１を示す断面図である。図４は、本実施形態の第１の変形例に係る半導体装置１を示す平面図である。
【００６５】
図１および図２では、半導体装置１の中央に形成されたゲート電極Ｇ（すなわち、センターゲート）を全周にわたって第２ショート部３２が包囲する半導体装置１の例について説明した。
【００６６】
これに対して、図３および図４の例に示される半導体装置１においては、半導体装置１の角部にゲート電極Ｇ（すなわち、コーナーゲート）が形成されている。
【００６７】
より詳しくは、ゲート電極Ｇは、平面視で扇形状を有する。第２ショート部３２は、ゲート電極Ｇの端のうちパッシベーション層９に隣接する外端を除いた内端（図４に破線部で示す円弧状の範囲）を囲むように形成されている。その他の構成は、図１および図２の例と同様である。
【００６８】
図３および図４の例によれば、コーナーゲートの場合においても、ゲート電極Ｇに最も近い第２ショート部３２が、平面視でゲート電極Ｇを囲んでいることで、ゲート電極Ｇからの電流集中を抑制することができる。
【００６９】
図５は、本実施形態の第２の変形例に係る半導体装置１を示す平面図である。
【００７０】
図１および図２の例では、第２ショート部３２を１つのみ有する半導体装置１の例について説明した。
【００７１】
これに対して、図５に示される半導体装置１においては、平面視でゲート電極Ｇを包囲するように、同心円状に複数の第２ショート部３２が形成されている。
【００７２】
このように、複数の第２ショート部３２を形成することで、ゲート電極Ｇからの電流集中を更に有効に抑制することができる。
【００７３】
なお、複数の第２ショート部３２は、図５に示されるセンターゲートに限らず、図３および図４に示したコーナーゲートに適用することもできる。
【００７４】
以上説明したように、本実施形態に係る半導体装置１は、第１面２１および第１面２１と反対側の第２面２２を有する第１導電型の半導体基板２と、第１面２１に形成された第２導電型の第１半導体領域３と、第１半導体領域３上に形成された第１電極Ｇと、第１半導体領域３に形成された第１導電型の第２半導体領域４と、第２半導体領域４上に形成された第２電極Ｋと、第２半導体領域４を貫通し、第１面２１に露呈する第１半導体領域３が第２電極Ｋと電気的に接続された第１ショート部３１と、第２面２２に形成された第２導電型の第３半導体領域５と、第３半導体領域５上に形成された第３電極Ａと、第１電極Ｇの端と第１ショート部３１との間に、平面視で第１電極Ｇを囲むように第２半導体領域４を貫通し、第１面２１に露呈する第１半導体領域３が第２電極Ｋと電気的に接続する第２ショート部３２と、を有する。
これにより、ゲート電極Ｇからの電流集中を抑制することができる。したがって、本発明によれば、電極の周辺における電流集中を抑えて破壊を抑制することができる。
【００７５】
上述した実施形態は、あくまで一例であって、発明の範囲を限定するものではない。発明の要旨を逸脱しない限度において、上述した実施形態に対して種々の変更を行うことができる。変更された実施形態は、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７６】
１  半導体装置
２  半導体基板
２１  第１面
２２  第２面
３  第１半導体領域
３１  第１ショート部
３２  第２ショート部
４  第２半導体領域
５  第３半導体領域
【図１】
2019160923.tif 000003
【図２】
2019160923.tif 000004
【図３】
2019160923.tif 000005
【図４】
2019160923.tif 000006
【図５】
2019160923.tif 000007