(57)【要約】【課題】  書き込み回路の規模を低減することが可能な磁気メモリ装置を提供する。【解決手段】  実施形態に係る磁気メモリ装置は、可変の磁化方向を有する第１の磁性層と、固定された磁化方向を有する第２の磁性層と、第１の磁性層と第２の磁性層との間の非磁性層とを含み、第１の磁性層の磁化方向が第２の磁性層の磁化方向に対して平行である第１の状態及び第１の磁性層の磁化方向が第２の磁性層の磁化方向に対して反平行である第２の状態の一方を設定可能な磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子に対して第１の状態及び第２の状態の一方の状態を設定するときには第１の電圧を磁気抵抗効果素子に印加し、磁気抵抗効果素子に対して第１の状態及び第２の状態の他方の状態を設定するときには第１の電圧と同一方向で且つ第１の電圧よりも大きい第２の電圧を磁気抵抗効果素子に印加する書き込み回路ＷＲとを備える。【選択図】図１
2019160365.tif 000002
【特許請求の範囲】
【請求項１】
可変の磁化方向を有する第１の磁性層と、固定された磁化方向を有する第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層とを含み、前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して平行である第１の状態及び前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して反平行である第２の状態の一方を設定可能な磁気抵抗効果素子と、
前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときには第１の電圧を前記磁気抵抗効果素子に印加し、前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときには前記第１の電圧と同一方向で且つ前記第１の電圧よりも大きい第２の電圧を前記磁気抵抗効果素子に印加する書き込み回路と、
を備えることを特徴とする磁気メモリ装置。
【請求項２】
前記磁気抵抗効果素子に前記第２の電圧を印加した後に、前記磁気抵抗効果素子に前記第１の状態及び前記第２の状態の他方の状態が実際に設定されたか否かを検証する検証回路をさらに備え、
前記検証回路で前記第１の状態及び前記第２の状態の他方の状態が実際に設定されていないことを検証した場合には、前記書き込み回路は前記第２の電圧を前記磁気抵抗効果素子に再度印加する
ことを特徴とする請求項１に記載の磁気メモリ装置。
【請求項３】
前記磁気抵抗効果素子に前記第２の電圧を印加して前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときに前記磁気抵抗効果素子に前記他方の状態が実際に設定される確率は、前記磁気抵抗効果素子に前記第１の電圧を印加して前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときに前記磁気抵抗効果素子に前記一方の状態が実際に設定される確率よりも低い
ことを特徴とする請求項１に記載の磁気メモリ装置。
【請求項４】
前記第２の電圧は、前記磁気抵抗効果素子にバックホッピングが生じる電圧である
ことを特徴とする請求項１に記載の磁気メモリ装置。
【請求項５】
可変の磁化方向を有する第１の磁性層と、固定された磁化方向を有する第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層とを含み、前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して平行である第１の状態及び前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して反平行である第２の状態の一方を設定可能な磁気抵抗効果素子を備える磁気メモリ装置の書き込み方法であって、
前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときには第１の電圧を前記磁気抵抗効果素子に印加し、前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときには前記第１の電圧と同一方向で且つ前記第１の電圧よりも大きい第２の電圧を前記磁気抵抗効果素子に印加する
ことを特徴とする磁気メモリ装置の書き込み方法。
【請求項６】
前記磁気抵抗効果素子に前記第２の電圧を印加した後に、前記磁気抵抗効果素子に前記第１の状態及び前記第２の状態の他方の状態が実際に設定されたか否かを検証することと、
前記第１の状態及び前記第２の状態の他方の状態が実際に設定されていないことを検証した場合には、前記第２の電圧を前記磁気抵抗効果素子に再度印加する
ことを特徴とする請求項５に記載の磁気メモリ装置の書き込み方法。
【請求項７】
前記磁気抵抗効果素子に前記第２の電圧を印加して前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときに前記磁気抵抗効果素子に前記他方の状態が実際に設定される確率は、前記磁気抵抗効果素子に前記第１の電圧を印加して前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときに前記磁気抵抗効果素子に前記一方の状態が実際に設定される確率よりも低い
ことを特徴とする請求項５に記載の磁気メモリ装置の書き込み方法。
【請求項８】
前記第２の電圧は、前記磁気抵抗効果素子にバックホッピングが生じる電圧である
ことを特徴とする請求項５に記載の磁気メモリ装置の書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気メモリ装置及び磁気メモリ装置の書き込み方法に関する。
【背景技術】
【０００２】
半導体基板上に磁気抵抗効果素子（magnetoresistive element）及びトランジスタが集積化された磁気メモリ装置（半導体集積回路装置）が提案されている。
【０００３】
上述した磁気抵抗効果素子は、書き込み電流の方向に応じて低抵抗状態及び高抵抗状態の一方の状態を設定することが可能であり、抵抗状態（低抵抗状態及び高抵抗状態）に基づいて２値データを記憶することが可能である。
【０００４】
しかしながら、従来の磁気抵抗効果素子では、２方向の書き込み電流が必要であるため、書き込み回路の規模が大きくなるという問題がある。
【０００５】
したがって、書き込み回路の規模を低減することが可能な磁気メモリ装置及び磁気メモリ装置の書き込み方法が望まれている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１２７６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
書き込み回路の規模を低減することが可能な磁気メモリ装置及び磁気メモリ装置の書き込み方法を提供する。
【課題を解決するための手段】
【０００８】
実施形態に係る磁気メモリ装置は、可変の磁化方向を有する第１の磁性層と、固定された磁化方向を有する第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層とを含み、前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して平行である第１の状態及び前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して反平行である第２の状態の一方を設定可能な磁気抵抗効果素子と、前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときには第１の電圧を前記磁気抵抗効果素子に印加し、前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときには前記第１の電圧と同一方向で且つ前記第１の電圧よりも大きい第２の電圧を前記磁気抵抗効果素子に印加する書き込み回路と、を備える。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係る磁気メモリ装置の構成を示した電気回路図である。
【図２】実施形態に係る磁気メモリ装置の構成を模式的に示した断面図である。
【図３】実施形態に係る磁気メモリ装置に含まれる磁気抵抗効果素子の基本的な構成を模式的に示した図である。
【図４】実施形態に係る磁気メモリ装置に含まれる磁気抵抗効果素子の第１の変更例の基本的な構成を模式的に示した図である。
【図５】実施形態に係る磁気メモリ装置に含まれる磁気抵抗効果素子の第２の変更例の基本的な構成を模式的に示した図である。
【図６】実施形態に係る磁気メモリ装置に含まれる磁気抵抗効果素子の第３の変更例の基本的な構成を模式的に示した図である。
【図７】磁気抵抗効果素子に電圧を印加したときの磁気抵抗効果素子の抵抗状態を模式的に示した図である。
【図８】磁気抵抗効果素子に流れる電流と磁気抵抗効果素子の磁場との関係を示した図である。
【図９】実施形態に係る磁気メモリ装置の書き込み方法の一例を模式的に示した図である。
【図１０】実施形態に係り、書き込み回路及び検証回路で行われる書き込み及び検証動作を示したフローチャートである。
【図１１】実施形態に係る磁気メモリ装置の書き込み方法の他の例を模式的に示した図である。
【図１２】実施形態に係り、図９に示したような書き込み制御を行う場合の動作を模式的に示したタイミングチャートである。
【図１３】実施形態に係り、図９に示したような書き込み制御を行う場合の動作を模式的に示したタイミングチャートである。
【図１４】実施形態に係り、図９に示したような書き込み制御を行う場合の動作を模式的に示したタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、図面を参照して実施形態を説明する。
【００１１】
図１は、本実施形態に係る磁気メモリ装置（半導体集積回路装置）の構成を示した電気回路図である。
【００１２】
図１に示すように、半導体基板（図示せず）上に、複数のメモリセルＭＣがアレイ状に配置されている。各メモリセルＭＣは、磁気抵抗効果素子（magnetoresistive element）ＭＴＪと、磁気抵抗効果素子ＭＴＪに対して直列に接続されたトランジスタＴＲとを含んでいる。磁気抵抗効果素子ＭＴＪ及びトランジスタＴＲで構成される直列回路の一方の端子にはビット線ＢＬ（ＢＬ０、ＢＬ１、……）が電気的に接続され、直列回路の他方の端子にはソース線ＳＬ（ＳＬ０、ＳＬ１、……）が電気的に接続されている。トランジスタＴＲのゲート電極にはワード線ＷＬ（ＷＬ０、ＷＬ１、……）が接続されている。ビット線ＢＬには、書き込み回路ＷＲ及び検証回路ＶＲが接続されている。
【００１３】
図２は、本実施形態に係る磁気メモリ装置の構成を模式的に示した断面図である。
【００１４】
半導体基板ＳＵＢ内に、埋め込みゲート（buried gate）型のＭＯＳトランジスタＴＲが形成されている。ＭＯＳトランジスタＴＲのゲート電極は、ワード線ＷＬとして用いられる。ＭＯＳトランジスタＴＲのソース／ドレイン領域Ｓ／Ｄの一方には下部電極（bottom electrode）ＢＥＣが接続され、ソース／ドレイン領域Ｓ／Ｄの他方にはビット線コンタクトＢＣが接続されている。
【００１５】
下部電極ＢＥＣ上には磁気抵抗効果素子ＭＴＪが形成され、磁気抵抗効果素子ＭＴＪ上には上部電極（top electrode）ＴＥＣが形成されている。上部電極ＴＥＣにはソース線ＳＬが接続されている。ビット線コンタクトＢＣにはビット線ＢＬが接続されている。
【００１６】
図３は、本実施形態に係る磁気メモリ装置に含まれる磁気抵抗効果素子ＭＴＪの基本的な構成（断面構成）を模式的に示した図である。
【００１７】
図３に示すように、磁気抵抗効果素子ＭＴＪは、可変の磁化方向を有する記憶層（第１の磁性層）１１と、固定された磁化方向を有する参照層（第２の磁性層）１２と、記憶層（storage layer）１１と参照層（reference layer）１２との間に設けられたトンネルバリア層（非磁性層（nonmagnetic layer））１３とを含んでいる。なお、可変の磁化方向とは、所定の書き込み電流に対して磁化方向が変わることを表す。固定された磁化方向とは、所定の書き込み電流に対して磁化方向が変わらないことを表す。
【００１８】
記憶層（第１の磁性層）１１は、鉄（Ｆｅ）及びボロン（Ｂ）を含有している。記憶層１１は、鉄（Ｆｅ）及びボロン（Ｂ）に加えてさらに、コバルト（Ｃｏ）を含有していてもよい。
【００１９】
参照層（第２の磁性層）１２は、第１のサブ層及び第２のサブ層を含んでいる。第１のサブ層は、鉄（Ｆｅ）及びボロン（Ｂ）を含有している。第１のサブ層は、鉄（Ｆｅ）及びボロン（Ｂ）に加えてさらに、コバルト（Ｃｏ）を含有していてもよい。第２のサブ層は、コバルト（Ｃｏ）と、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）及びパラジウム（Ｐｄ）から選択された少なくとも１つの元素とを含有している。
【００２０】
トンネルバリア層（非磁性層）１３は、マグネシウム（Ｍｇ）及び酸素（Ｏ）を含有している。
【００２１】
磁気抵抗効果素子ＭＴＪは、記憶層１１の磁化方向が参照層１２の磁化方向に対して平行である第１の状態及び記憶層１１の磁化方向が参照層１２の磁化方向に対して反平行（antiparallel）である第２の状態の一方を選択的に設定することが可能である。
【００２２】
上述した磁気抵抗効果素子ＭＴＪの抵抗は、上記第１の状態（平行状態）であるときの方が、上記第２の状態（反平行状態）であるときよりも低い。すなわち、第１の状態（平行状態）では磁気抵抗効果素子ＭＴＪは低抵抗状態を示し、第２の状態（反平行状態）では磁気抵抗効果素子ＭＴＪは高抵抗状態を示す。したがって、磁気抵抗効果素子ＭＴＪは、抵抗状態（低抵抗状態及び高抵抗状態）に応じて２値（binary）データ（０又は１）を記憶することができる。
【００２３】
図３に示した磁気抵抗効果素子ＭＴＪは、ＳＴＴ（spin transfer torque）型の磁気抵抗効果素子であり、垂直磁化（perpendicular magnetization）を有している。すなわち、記憶層１１の磁化方向はその主面に対して垂直な方向であり、参照層の磁化方向はその主面に対して垂直な方向である。
【００２４】
なお、図３に示した磁気抵抗効果素子ＭＴＪは、記憶層１１が参照層１２に対して半導体基板側に設けられた構造であるが、図４に示すように、参照層１２が記憶層１１に対して半導体基板側に設けられた構造を用いてもよい。
【００２５】
また、図５に示すように、面内磁化（in-plane magnetization）を有する磁気抵抗効果素子ＭＴＪを用いてもよい。すなわち、記憶層１１の磁化方向がその主面に対して平行な方向であり、参照層の磁化方向がその主面に対して平行な方向である、磁気抵抗効果素子ＭＴＪを用いてもよい。また、図６に示すように面内磁化型の構造を用いてもよい。
【００２６】
次に、本実施形態に係る磁気記憶装置の書き込み方法について説明する。
【００２７】
書き込みは、図１に示した書き込み回路ＷＲによって行われる。すなわち、書き込み回路ＷＲによってビット線ＢＬとソース線ＳＬとの間に電圧を印加することで、書き込みが行われる。具体的には、書き込み回路ＷＲは、磁気抵抗効果素子ＭＴＪに対して第１の状態（平行状態、低抵抗状態）及び第２の状態（反平行状態、高抵抗状態）の一方の状態を設定するときには第１の電圧を磁気抵抗効果素子ＭＴＪに印加し、磁気抵抗効果素子ＭＴＪに対して第１の状態（平行状態、低抵抗状態）及び第２の状態（反平行状態、高抵抗状態）の他方の状態を設定するときには第１の電圧と同一方向で且つ第１の電圧よりも大きい第２の電圧を磁気抵抗効果素子ＭＴＪに印加する。以下、説明を加える。
【００２８】
図７は、磁気抵抗効果素子ＭＴＪに電圧を印加したときの磁気抵抗効果素子ＭＴＪの抵抗状態を模式的に示した図である。横軸は磁気抵抗効果素子ＭＴＪへの印加電圧であり、縦軸は磁気抵抗効果素子ＭＴＪの抵抗である。
【００２９】
図７に示した例では、磁気抵抗効果素子ＭＴＪに電圧ＶｗＰ１を印加することで、低抵抗状態（平行状態）への書き込みを行うことが可能である。また、磁気抵抗効果素子ＭＴＪに電圧ＶｗＡＰ１を印加することで、高抵抗状態（反平行状態）への書き込みを行うことが可能である。電圧ＶｗＰ１の極性と電圧ＶｗＡＰ１の極性とは互いに逆である。また、電圧ＶｒＰ或いは電圧ＶｒＡＰを磁気抵抗効果素子ＭＴＪに印加することで、読み出しを行うことが可能である。通常の書き込み方法では、上述したような電圧範囲において書き込みが行われる。すなわち、通常の書き込み方法では、両方向（プラス方向或いはマイナス方向）に電圧を印加する（両方向に電流を流す）ことによって、磁気抵抗効果素子ＭＴＪに対する書き込み（低抵抗状態（平行状態）への書き込み及び高抵抗状態（反平行状態）への書き込み）が行われる。
【００３０】
ところが、磁気抵抗効果素子ＭＴＪに電圧ＶｗＰ１よりも大きな電圧ＶｗＰ２を印加すると、バックホッピング（back hopping）と呼ばれる誤書き込みが生じる。このバックホッピングが生じる電圧範囲では、磁気抵抗効果素子ＭＴＪに対して、低抵抗状態（平行状態）への書き込みが行われる場合もあれば、高抵抗状態（反平行状態）への書き込みが行われる場合もある。すなわち、バックホッピングが生じる電圧範囲では、抵抗状態が不定である。同様に、磁気抵抗効果素子ＭＴＪに電圧ＶｗＡＰ１よりも大きな電圧ＶｗＡＰ２を印加した場合にも、バックホッピングが生じる。
【００３１】
上述した電圧の関係は概ね、以下の通りである。
【００３２】
ＶｒＰ＝０．５×ＶｗＰ１
ＶｒＡＰ＝０．５×ＶｗＡＰ１
ＶｗＰ１＝０．５×ＶｗＡＰ１
ＶｗＰ２＝１．５×ＶｗＰ１
ＶｗＡＰ２＝１．５×ＶｗＡＰ１
図８は、磁気抵抗効果素子ＭＴＪに流れる電流と磁気抵抗効果素子ＭＴＪの磁場との関係を示した図である。言い換えると、図７に示した関係を電流と磁場との関係で表したものに対応する。
【００３３】
ＩｒＰ／ＩｒＡＰでは、低抵抗状態（平行状態）及び高抵抗状態（反平行状態）のいずれも存在し得る。したがって、ＩｒＰ／ＩｒＡＰは、データが書き換わらない領域であり、読み出し領域として利用することが可能である。ＩｗＰ１／ＩｗＡＰ１では、低抵抗状態（平行状態）及び高抵抗状態（反平行状態）のいずれか一方のみが存在し得る。したがって、ＩｗＰ１／ＩｗＡＰ１は、データの書き換えが可能な領域であり、書き込み領域として利用することが可能である。ＩｗＰ２／ＩｗＡＰ２では、低抵抗状態（平行状態）及び高抵抗状態（反平行状態）が不定であり、バックホッピングが生じる。
【００３４】
上述したように、バックホッピングが生じる領域は、低抵抗状態（平行状態）及び高抵抗状態（反平行状態）が不定であり、本来は書き込みに利用すべきではない。
【００３５】
本実施形態では、上述したバックホッピングを積極的に利用することで、一方向の電圧印加によって書き込み（低抵抗状態（平行状態）への書き込み及び高抵抗状態（反平行状態）への書き込み）を行うようにしている。
【００３６】
図９は、本実施形態の書き込み方法を模式的に示した図である。横軸は磁気抵抗効果素子ＭＴＪへの印加電圧であり、縦軸は磁気抵抗効果素子ＭＴＪの抵抗である。
【００３７】
高抵抗状態（反平行状態）への書き込みは、通常の場合と同様に、電圧ＶｗＡＰで行われる。低抵抗状態（平行状態）への書き込みは、バックホッピングが生じる電圧ＶｗＰで行われる。すでに述べたように、バックホッピングが生じる電圧ＶｗＰを磁気抵抗効果素子ＭＴＪへ印加した場合には、磁気抵抗効果素子ＭＴＪの抵抗状態（低抵抗状態／高抵抗状態）は不定である。別の観点から言うと、磁気抵抗効果素子ＭＴＪを低抵抗状態（平行状態）に設定するときに低抵抗状態（平行状態）が実際に設定される確率は、磁気抵抗効果素子ＭＴＪを高抵抗状態（非平行状態）に設定するときに高抵抗状態（非平行状態）が実際に設定される確率よりも低い。そこで、本実施形態では、バックホッピングが生じる電圧（第２の電圧）を印加した後、磁気抵抗効果素子ＭＴＪに所望の抵抗状態（低抵抗状態／高抵抗状態）が実際に設定されたか否かを、検証回路ＶＲ（図１参照）によって検証する。
【００３８】
図１０は、書き込み回路ＷＲ及び検証回路ＶＲで行われる書き込み及び検証動作を示したフローチャートである。
【００３９】
まず、書き込み回路ＷＲにより、磁気抵抗効果素子ＭＴＪにバックホッピングが生じる電圧ＶｗＰを印加する。その後、検証回路ＶＲにより、磁気抵抗効果素子ＭＴＪに所望の抵抗状態（図９の例では、低抵抗状態）が実際に設定されたか否かを検証する。磁気抵抗効果素子ＭＴＪに所望の抵抗状態が実際に設定されている場合には、書き込みは終了する。磁気抵抗効果素子ＭＴＪに所望の抵抗状態が実際に設定されていない場合には、再度書き込みを実行する。このようにして、磁気抵抗効果素子ＭＴＪに所望の抵抗状態が実際に設定されるまで、書き込みを繰り返し実行する。
【００４０】
なお、図９の例では、高抵抗状態（反平行状態）への書き込みは、通常の場合と同様に電圧ＶｗＡＰで行われ、低抵抗状態（平行状態）への書き込みは、バックホッピングが生じる電圧ＶｗＰで行われるようにしたが、図１１に示すように、低抵抗状態（平行状態）への書き込みが、通常の場合と同様に電圧ＶｗＰで行われ、高抵抗状態（反平行状態）への書き込みが、バックホッピングが生じる電圧ＶｗＡＰで行われるようにしてもよい。この場合にも、図１０と同様の書き込み及び検証動作を行うことにより、磁気抵抗効果素子ＭＴＪに所望の抵抗状態を実際に設定することができる。
【００４１】
図１２、図１３及び図１４は、図９に示したような書き込み制御を行う場合の動作を模式的に示したタイミングチャートである。
【００４２】
図１２は、高抵抗状態（反平行状態）への書き込みを行う場合の動作を模式的に示したタイミングチャートである。図１２（ａ）は、高抵抗状態（反平行状態）への書き込み信号である。図１２（ｂ）は、書き込み信号を印加する前の抵抗状態が高抵抗状態（反平行状態）である場合の、磁気抵抗効果素子ＭＴＪの抵抗状態を示している。図１２（ｃ）は、書き込み信号を印加する前の抵抗状態が低抵抗状態（平行状態）である場合の、磁気抵抗効果素子ＭＴＪの抵抗状態を示している。
【００４３】
図１３は、低抵抗状態（平行状態）への書き込みを行う場合の動作を模式的に示したタイミングチャートである。図１３（ａ）は、低抵抗状態（平行状態）への書き込み信号を印加した後に、検証（verify）を行う動作を示している。低抵抗状態（平行状態）への書き込みが検証されるまで、書き込み及び検証が繰り返される。図１３（ｂ）は、書き込み信号を印加する前の抵抗状態が高抵抗状態（反平行状態）である場合の、磁気抵抗効果素子ＭＴＪの抵抗状態を示している。図１３（ｃ）は、書き込み信号を印加する前の抵抗状態が低抵抗状態（平行状態）である場合の、磁気抵抗効果素子ＭＴＪの抵抗状態を示している。図１３（ｂ）及び図１３（ｃ）いずれも、抵抗状態が不定状態であることを示している。
【００４４】
図１４は、読み出し動作を模式的に示したタイミングチャートである。図１４（ａ）は、読み出し信号である。図１４（ｂ）は、高抵抗状態（反平行状態）が読み出された場合を示している。図１４（ｃ）は、低抵抗状態（平行状態）が読み出された場合を示している。
【００４５】
以上のように、本実施形態によれば、一方向の電圧（一方向の電流）で、高抵抗状態（反平行状態）及び低抵抗状態（平行状態）の一方の状態に磁気抵抗効果素子ＭＴＪを設定することができる。そのため、ビット線及びソース線の一方にのみ書き込み回路を設ければよい。すなわち、書き込みを行うための電源回路として１系統の電源回路を設ければよい。したがって、本実施形態によれば、書き込み回路の規模を低減することができ、半導体集積回路のチップ面積を減少させることが可能となる。
【００４６】
以下、上述した実施形態の内容を付記する。
[付記１]
可変の磁化方向を有する第１の磁性層と、固定された磁化方向を有する第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層とを含み、前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して平行である第１の状態及び前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して反平行である第２の状態の一方を設定可能な磁気抵抗効果素子と、
前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときには第１の電圧を前記磁気抵抗効果素子に印加し、前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときには前記第１の電圧と同一方向で且つ前記第１の電圧よりも大きい第２の電圧を前記磁気抵抗効果素子に印加する書き込み回路と、
を備えることを特徴とする磁気メモリ装置。
[付記２]
前記磁気抵抗効果素子に前記第２の電圧を印加した後に、前記磁気抵抗効果素子に前記第１の状態及び前記第２の状態の他方の状態が実際に設定されたか否かを検証する検証回路をさらに備え、
前記検証回路で前記第１の状態及び前記第２の状態の他方の状態が実際に設定されていないことを検証した場合には、前記書き込み回路は前記第２の電圧を前記磁気抵抗効果素子に再度印加する
ことを特徴とする付記１に記載の磁気メモリ装置。
[付記３]
前記磁気抵抗効果素子に前記第２の電圧を印加して前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときに前記磁気抵抗効果素子に前記他方の状態が実際に設定される確率は、前記磁気抵抗効果素子に前記第１の電圧を印加して前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときに前記磁気抵抗効果素子に前記一方の状態が実際に設定される確率よりも低い
ことを特徴とする付記１に記載の磁気メモリ装置。
[付記４]
前記第２の電圧は、前記磁気抵抗効果素子にバックホッピングが生じる電圧である
ことを特徴とする付記１に記載の磁気メモリ装置。
[付記５]
前記磁気抵抗効果素子に対して直列に接続されたトランジスタをさらに備える
ことを特徴とする付記１に記載の磁気メモリ装置。
[付記６]
前記磁気抵抗効果素子及び前記トランジスタで構成される直列回路の一方の端子に電気的に接続されたビット線と、前記直列回路の他方の端子に電気的に接続されたソース線とをさらに備え、
前記第１の電圧及び前記第２の電圧のそれぞれは、前記ビット線と前記ソース線との間に印加される
ことを特徴とする付記５に記載の磁気メモリ装置。
[付記７]
前記第１の磁性層の磁化方向は、前記第１の磁性層の主面に対して垂直な方向であり、
前記第２の磁性層の磁化方向は、前記第２の磁性層の主面に対して垂直な方向である
ことを特徴とする付記１に記載の磁気メモリ装置。
[付記８]
前記第１の磁性層の磁化方向は、前記第１の磁性層の主面に対して平行な方向であり、
前記第２の磁性層の磁化方向は、前記第２の磁性層の主面に対して平行な方向である
ことを特徴とする付記１に記載の磁気メモリ装置。
[付記９]
可変の磁化方向を有する第１の磁性層と、固定された磁化方向を有する第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層とを含み、前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して平行である第１の状態及び前記第１の磁性層の磁化方向が前記第２の磁性層の磁化方向に対して反平行である第２の状態の一方を設定可能な磁気抵抗効果素子を備える磁気メモリ装置の書き込み方法であって、
前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときには第１の電圧を前記磁気抵抗効果素子に印加し、前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときには前記第１の電圧と同一方向で且つ前記第１の電圧よりも大きい第２の電圧を前記磁気抵抗効果素子に印加する
ことを特徴とする磁気メモリ装置の書き込み方法。
[付記１０]
前記磁気抵抗効果素子に前記第２の電圧を印加した後に、前記磁気抵抗効果素子に前記第１の状態及び前記第２の状態の他方の状態が実際に設定されたか否かを検証することと、
前記第１の状態及び前記第２の状態の他方の状態が実際に設定されていないことを検証した場合には、前記第２の電圧を前記磁気抵抗効果素子に再度印加する
ことを特徴とする付記９に記載の磁気メモリ装置の書き込み方法。
[付記１１]
前記磁気抵抗効果素子に前記第２の電圧を印加して前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の他方の状態を設定するときに前記磁気抵抗効果素子に前記他方の状態が実際に設定される確率は、前記磁気抵抗効果素子に前記第１の電圧を印加して前記磁気抵抗効果素子に対して前記第１の状態及び前記第２の状態の一方の状態を設定するときに前記磁気抵抗効果素子に前記一方の状態が実際に設定される確率よりも低い
ことを特徴とする付記９に記載の磁気メモリ装置の書き込み方法。
[付記１２]
前記第２の電圧は、前記磁気抵抗効果素子にバックホッピングが生じる電圧である
ことを特徴とする付記９に記載の磁気メモリ装置の書き込み方法。
[付記１３]
前記磁気メモリ装置は、前記磁気抵抗効果素子に対して直列に接続されたトランジスタをさらに備える
ことを特徴とする付記９に記載の磁気メモリ装置の書き込み方法。
[付記１４]
前記磁気メモリ装置は、前記磁気抵抗効果素子及び前記トランジスタで構成される直列回路の一方の端子に電気的に接続されたビット線と、前記直列回路の他方の端子に電気的に接続されたソース線とをさらに備え、
前記第１の電圧及び前記第２の電圧のそれぞれは、前記ビット線と前記ソース線との間に印加される
ことを特徴とする付記１３に記載の磁気メモリ装置の書き込み方法。
[付記１５]
前記第１の磁性層の磁化方向は、前記第１の磁性層の主面に対して垂直な方向であり、
前記第２の磁性層の磁化方向は、前記第２の磁性層の主面に対して垂直な方向である
ことを特徴とする付記９に記載の磁気メモリ装置の書き込み方法。
[付記１６]
前記第１の磁性層の磁化方向は、前記第１の磁性層の主面に対して平行な方向であり、
前記第２の磁性層の磁化方向は、前記第２の磁性層の主面に対して平行な方向である
ことを特徴とする付記９に記載の磁気メモリ装置の書き込み方法。
【００４７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４８】
１１…記憶層      １２…参照層      １３…トンネルバリア層
ＭＣ…メモリセル      ＭＴＪ…磁気抵抗効果素子      ＴＲ…トランジスタ
ＷＲ…書き込み回路      ＶＲ…検証回路
ＢＬ…ビット線      ＳＬ…ソース線      ＷＬ…ワード線
【図１】
2019160365.tif 000003
【図２】
2019160365.tif 000004
【図３】
2019160365.tif 000005
【図４】
2019160365.tif 000006
【図５】
2019160365.tif 000007
【図６】
2019160365.tif 000008
【図７】
2019160365.tif 000009
【図８】
2019160365.tif 000010
【図９】
2019160365.tif 000011
【図１０】
2019160365.tif 000012
【図１１】
2019160365.tif 000013
【図１２】
2019160365.tif 000014
【図１３】
2019160365.tif 000015
【図１４】
2019160365.tif 000016