(57)【要約】【課題】特性が良好なトランジスタを提供する。【解決手段】例えば、ボトムゲート・ボトムコンタクト構造のトランジスタを作製するに際して、ソースとドレインを構成する導電層を３層の積層構造とし、２段階のエッチングを行う。すなわち、第１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが高いエッチング方法を採用し、第１のエッチング工程は少なくとも第１の膜を露出するまで行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレートが第１のエッチング工程よりも低いエッチング方法を採用する。第２のエッチング工程後にレジストマスクをレジスト剥離液により剥離するに際し、第２の膜の側壁が少し削られる。【選択図】図２
2019024135.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１の配線層と、
第１の絶縁膜を介して、前記第１の配線層と重なる領域を有する酸化物半導体層と、
前記酸化物半導体層に接する領域を有する第２の配線層と、を有し、
前記第２の配線層は、第１の層と、前記第１の層上の第２の層と、を有し、
前記第１の層の端部と、前記第２の層の端部とは、互いに揃っておらず、
前記第２の層の端部は、前記第１の層上に配置されている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、半導体装置とその作製方法に関する。なお、本明細書において、半導体装
置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子とし
て、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。液晶表示装置などの表
示装置も半導体装置に含まれる。
【背景技術】
【０００２】
近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目されている
。酸化物半導体は、例えば、トランジスタに適用することができる（特許文献１及び特許
文献２）。
【０００３】
トランジスタは、様々に分類される。例えば、基板とゲートとチャネル形成領域の位置
関係により、ボトムゲート型構造とトップゲート型構造に分類される。チャネル形成領域
と基板の間にゲートが配されたトランジスタ構造はボトムゲート型構造と呼ばれる。一方
で、ゲートと基板の間にチャネル形成領域が配されたトランジスタ構造はトップゲート型
構造と呼ばれる。
【０００４】
また、ソース及びドレインと、チャネルを形成する半導体層との接続箇所によりボトム
コンタクト型とトップコンタクト型に分類される。ソース及びドレインと、チャネルを形
成する半導体層との接続箇所が、基板側に配される構造はボトムコンタクト型と呼ばれる
。ソース及びドレインと、チャネルを形成する半導体層との接続箇所が、基板とは逆側（
すなわち、液晶表示装置においては対向基板側）に配される構造はトップコンタクト型と
呼ばれる。
【０００５】
即ち、トランジスタは、ＢＧＢＣ（ボトムゲート・ボトムコンタクト）構造、ＢＧＴＣ
（ボトムゲート・トップコンタクト）構造、ＴＧＴＣ（トップゲート・トップコンタクト
）構造、ＴＧＢＣ（トップゲート・ボトムコンタクト）構造のいずれかに分類することが
できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−０９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、オン電流が十分に大きく、オフ電流が十分に小さいトランジスタを
提供することを課題とする。オン電流が十分に大きく、オフ電流が十分に小さいトランジ
スタでは、スイッチング特性が良好である。
【０００８】
ところで、トランジスタを各種製品に応用するに際して、トランジスタは高い信頼性を
有することが好ましい。
【０００９】
トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下
、ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ）試験と呼ぶ。）がある。ＧＢ
Ｔ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を
、短時間で評価することができる。特に、ＧＢＴ試験前後におけるトランジスタのしきい
値電圧の変化量は、信頼性を調べるための重要な指標となる。ＧＢＴ試験前後において、
しきい値電圧の変化量が小さいほど信頼性が高い。
【００１０】
具体的には、トランジスタが形成されている基板を一定の温度に維持し、トランジスタ
のソースとドレインを同電位とし、ゲートにはソース及びドレインとは異なる電位を一定
時間与える。基板の温度は、試験目的に応じて適宜設定すればよい。なお、「＋ＧＢＴ試
験」では、ゲートに与える電位がソース及びドレインの電位（ソースとドレインは同電位
である。）よりも高く、「−ＧＢＴ試験」では、ゲートに与える電位がソース及びドレイ
ンの電位（ソースとドレインは同電位である。）よりも低い。
【００１１】
ＧＢＴ試験の試験強度は、基板温度、ゲート絶縁層に加えられる電界強度及び電界印加
時間により決定することができる。ゲート絶縁層中の電界強度は、ゲートと、ソース及び
ドレインと、の間の電位差をゲート絶縁層の厚さで除して決定される。例えば、厚さが１
００ｎｍのゲート絶縁層中の電界強度を２ＭＶ／ｃｍとする場合には、該電位差を２０Ｖ
とすればよい。
【００１２】
なお、チャネル形成領域に酸化物半導体を用いたトランジスタにおいてもＧＢＴ試験に
よるしきい値電圧の変化が確認されている。
【００１３】
そこで、本発明の一態様は、長期間の使用に際しても、しきい値電圧がシフトしにくく
、信頼性の高い半導体装置を提供することを課題とする。
【００１４】
また、本発明の一態様は、スイッチング特性が良好で、且つ信頼性の高い半導体装置を
提供することを課題とする。
【００１５】
更には、トランジスタのゲート、ソース及びドレインは、ゲート配線及びソース配線を
形成する層と同一の層により形成することが好ましい。そして、ゲート配線及びソース配
線は、導電性の高い材料により形成することが好ましい。
【課題を解決するための手段】
【００１６】
本発明の一態様であるスイッチング特性が良好な半導体装置は、チャネル形成領域とな
る半導体層をゲート絶縁層の厚さに対して十分に厚くすることで得ることができる。
【００１７】
一方で、本発明の一態様である信頼性が高い半導体装置は、設けられる各層の被覆性を
良好なものとすることで得ることができる。
【００１８】
本発明の一態様の好ましい形態として、具体的な構成を以下に説明する。
【００１９】
本発明の一態様は、少なくとも第１及び第２のエッチング工程により構成されるエッチ
ング方法である。ここで、「エッチングされる膜」は、３層の積層構造であることが好ま
しく、「エッチングされる膜」は、下側から第１の膜、第２の膜及び第３の膜とする。第
１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが
高いエッチング方法を採用し、第１のエッチング工程は少なくとも第１の膜を露出するま
で行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチ
ング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレ
ートが第１のエッチング工程よりも低いエッチング方法を採用する。
【００２０】
前記した本発明の一態様であるエッチング方法は、半導体装置の作製工程に適用するこ
とができる。特に、「エッチングされる膜」が導電膜である場合に前記した本発明の一態
様であるエッチング方法を適用することが好ましい。特に、「第１の膜の下に接して設け
られている層」が半導体層であることが好ましい。すなわち、トップコンタクト型である
ことが好ましい。
【００２１】
すなわち、本発明の一態様は、第１の配線層を形成し、前記第１の配線層を覆って絶縁
層を形成し、前記絶縁層上に半導体層を形成し、前記半導体層上に第１の導電膜、第２の
導電膜及び第３の導電膜をこの順に積層して形成し、前記第３の導電膜上にレジストマス
クを形成し、前記レジストマスクを用いて、前記第１乃至第３の導電膜に少なくとも２段
階のエッチングを行って、３層の積層構造からなる第２の配線層を離間させて形成し、前
記２段階のエッチングが、少なくとも前記第１の導電膜を露出させるまで行う第１のエッ
チング工程と、前記第１の導電膜に対するエッチングレートが前記第１のエッチング工程
よりも高く、前記半導体層に対するエッチングレートが前記第１のエッチング工程よりも
低い条件により行う第２のエッチング工程と、を有し、前記第２のエッチング工程後にレ
ジスト剥離液を用いて前記レジストマスクを剥離することを特徴とする半導体装置の作製
方法である。
【００２２】
または、本発明の一態様は、半導体層を形成し、前記半導体層上に第１の導電膜、第２
の導電膜及び第３の導電膜をこの順に積層して形成し、前記第３の導電膜上にレジストマ
スクを形成し、前記レジストマスクを用いて、前記第１乃至第３の導電膜に少なくとも２
段階のエッチングを行って、３層の積層構造からなる第１の配線層を離間させて形成し、
前記第１の配線層及び前記半導体層を覆って絶縁層を形成し、前記絶縁層上に前記半導体
層と重畳して第２の配線層を形成し、前記２段階のエッチングが、少なくとも前記第１の
導電膜を露出させるまで行う第１のエッチング工程と、前記第１の導電膜に対するエッチ
ングレートが前記第１のエッチング工程よりも高く、前記半導体層に対するエッチングレ
ートが前記第１のエッチング工程よりも低い条件により行う第２のエッチング工程と、を
有し、前記第２のエッチング工程後にレジスト剥離液を用いて前記レジストマスクを剥離
することを特徴とする半導体装置の作製方法である。
【００２３】
ただし、本発明はこれらに限定されず、ボトムコンタクト型であってもよい。すなわち
、ＢＧＢＣ構造またはＴＧＢＣ構造において、３層の積層構造からなるソース及びドレイ
ンの形成に前記エッチング方法を用いてもよい。ＢＧＢＣ構造では、「第１の膜の下に接
して設けられている層」はゲート絶縁層である。ＴＧＢＣ構造では、「第１の膜の下に接
して設けられている層」は下地となる絶縁膜または基板である。
【００２４】
または、本発明はこれらに限定されず、ゲートとなる導電膜のエッチングに際して、前
記した本発明の一態様であるエッチング方法を適用してもよい。
【００２５】
前記構成の本発明の一態様において、前記第１のエッチング工程は、主成分としてフッ
素よりも塩素が多いガスを用いて行い、前記第２のエッチング工程は、主成分として塩素
よりもフッ素が多いガスを用いて行えばよい。
【００２６】
なお、より具体的には、主成分としてフッ素よりも塩素が多いガスとしては、ＢＣｌ３
ガスとＣｌ２ガスの混合ガスが挙げられる。主成分として塩素よりもフッ素が多いガスと
しては、ＳＦ６ガスが挙げられる。
【００２７】
また、前記構成の本発明の一態様において、前記レジスト剥離液は、前記第２の導電膜
を腐食させる薬液であるとよい。
【００２８】
前記構成の本発明の一態様において、前記第１の導電膜は、前記第３の導電膜よりも厚
いことが好ましい。第３の導電膜は第１のエッチングによりエッチングするため薄い方が
よいが、第１の導電膜を厚くすると第１のエッチング工程において、第１の導電膜の下に
接して設けられている層が露出されにくいからである。また、第１の導電膜を厚くすると
配線抵抗が低減されるからである。
【００２９】
前記構成の本発明の一態様において、前記第２の導電膜を厚く形成する場合、前記第２
の導電膜を形成する導電性材料は、前記第１の導電膜及び前記第３の導電膜を形成する導
電性材料よりも導電率が高いことが好ましい。配線抵抗が低減されるからである。
【００３０】
前記構成の本発明の一態様において、例えば、前記第１の導電膜及び前記第３の導電膜
はチタン膜であり、前記第２の導電膜はアルミニウム膜であればよい。
【００３１】
前記構成の本発明の一態様において、例えば、前記半導体層は酸化物半導体層であれば
よい。
【００３２】
前記構成の本発明の一態様において、例えば、前記酸化物半導体層がＩＧＺＯの材料で
形成されていればよい。
【発明の効果】
【００３３】
本発明の一態様によれば、「第１の膜の下に接して設けられている層」が薄くなること
を防止することができる。従って、「第１の膜の下に接して設けられている層」が半導体
層である場合には、半導体層の厚さの減少を防止することができる。そのため、半導体層
のオン電流を十分に大きくし、オフ電流を十分に小さくすることができる。更には、エッ
チングに起因する基板面内における半導体層の厚さのばらつきを防ぎ、特性のばらつきを
抑制することができる。
【００３４】
本発明の一態様によれば、ＧＢＴ試験における特性シフトが小さい半導体装置を得るこ
とができる。
【図面の簡単な説明】
【００３５】
【図１】実施の形態１の半導体装置の作製方法を説明する図。
【図２】実施の形態１の半導体装置の作製方法を説明する図。
【図３】実施の形態１の半導体装置の作製方法を説明する図。
【図４】実施の形態２の半導体装置の作製方法を説明する図。
【図５】実施の形態２の半導体装置の作製方法を説明する図。
【図６】実施の形態３の電子機器を説明する図。
【図７】実施例１で説明するＳＴＥＭ像。
【発明を実施するための形態】
【００３６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面
を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通し
て用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さな
いことがある。また、便宜上、絶縁層は上面図には表さないことがある。
【００３７】
なお、以下の説明において、第１、第２などの序数は、説明の便宜上付したものであり
、その数を限定するものではない。
【００３８】
（実施の形態１）
本実施の形態は、本発明の一態様である半導体装置及びその作製方法について説明する
。なお、半導体装置の一例として、トランジスタを例示して説明する。
【００３９】
図１乃至図３を参照して説明する本実施の形態のトランジスタの作製方法は、第１の配
線層１０２を形成し、第１の配線層１０２を覆って第１の絶縁層１０４を形成し、第１の
絶縁層１０４上に半導体層１０６を形成し、半導体層１０６上に第１の導電膜１０７Ａ、
第２の導電膜１０７Ｂ及び第３の導電膜１０７Ｃをこの順に積層して積層導電膜１０７を
形成し、積層導電膜１０７に少なくとも２段階のエッチングを行って、３層の積層構造か
らなる第２の配線層１０８を離間させて形成し、前記２段階のエッチングが、少なくとも
第１の導電膜１０７Ａを露出させるまで行う第１のエッチング工程と、第１の導電膜１０
７Ａに対するエッチングレートが前記第１のエッチング工程よりも高く、半導体層１０６
に対するエッチングレートが前記第１のエッチング工程よりも低い条件により行う第２の
エッチング工程と、を有することを特徴とする。
【００４０】
まず、基板１００上に第１の配線層１０２を位置選択的に形成し、第１の配線層１０２
を覆って第１の絶縁層１０４を形成し、第１の絶縁層１０４上に半導体層１０６を位置選
択的に形成する（図１（Ａ））。
【００４１】
基板１００としては、絶縁性表面を有するものを用いればよい。基板１００としては、
例えば、ガラス基板、石英基板、表面に絶縁層が設けられた半導体基板、または表面に絶
縁層が設けられたステンレス基板などを用いればよい。
【００４２】
第１の配線層１０２は、少なくともトランジスタのゲートを構成する。第１の配線層１
０２は、導電性材料により形成すればよく、第１の配線層１０２となる導電性材料膜を形
成し、これをフォトリソグラフィ法により加工すればよい。
【００４３】
第１の絶縁層１０４は、少なくともトランジスタのゲート絶縁層を構成する。第１の絶
縁層１０４は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなど
により形成すればよいが、半導体層１０６が酸化物半導体層である場合にはスパッタリン
グ法により形成することが好ましい。半導体層１０６に接する第１の絶縁層１０４からは
、水分及び水素を極力除去しておくことが好ましいからである。なお、第１の絶縁層１０
４は単層であってもよいし、複数の層が積層されて設けられていてもよい。
【００４４】
第１の絶縁層１０４は、酸化ガリウム、酸化アルミニウム、またはその他の酸素過剰な
酸化物により形成してもよい。
【００４５】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いも
のをいう。
【００４６】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いも
のをいう。
【００４７】
半導体層１０６は、ここでは酸化物半導体により形成する。半導体層１０６は、半導体
膜を形成し、これをフォトリソグラフィ法により加工すればよい。半導体層１０６を形成
する酸化物半導体としては、不純物が除去され、酸化物半導体の主成分以外のキャリア供
与体となる不純物が極力含まれないように高純度化することにより真性（Ｉ型）化または
実質的に真性（Ｉ型）化された酸化物半導体を用いる。
【００４８】
高純度化された酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）、キャリ
ア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ま
しくは１×１０１１／ｃｍ３未満である。
【００４９】
半導体層１０６を形成する酸化物半導体層中にはキャリアが極めて少ないため、トラン
ジスタのオフ電流を小さくすることができる。オフ電流は小さければ小さいほど好ましい
。
【００５０】
このような高純度化された酸化物半導体は界面準位及び界面電荷に対して極めて敏感で
あるため、第１の絶縁層１０４と半導体層１０６の界面の状態（界面準位、界面電荷など
）を適切なものとなるよう調整することは重要である。そのため高純度化された酸化物半
導体に接する第１の絶縁層１０４は、高品質であることが好ましい。ここで、「第１の絶
縁層１０４が高品質である」ことは、第１の絶縁層１０４の表面もしくは内部に含まれる
欠陥が少なく、電荷をトラップする欠陥準位や界面準位が少なく、固定電荷が発生しづら
いことなどを意味する。
【００５１】
第１の絶縁層１０４は、例えば、マイクロ波（例えば周波数２．４５ＧＨｚ）を用いた
高密度プラズマＣＶＤ法により形成されることで、第１の絶縁層１０４を緻密にすること
ができ、絶縁耐圧を高くすることができるため好ましい。高純度化された酸化物半導体層
と高品質なゲート絶縁層が密接して形成されると、界面準位を低減し、界面特性を良好な
ものとすることができるからである。
【００５２】
もちろん、第１の絶縁層１０４として高品質な絶縁層を形成できるものであれば、スパ
ッタリング法やプラズマＣＶＤ法などの他の成膜方法を適用してもよい。
【００５３】
半導体層１０６を形成する酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ
、Ａｌ、Ｍｇ、Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有する。例えば四
元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体や、三元系金属酸化物であ
るＩｎ−Ｇａ−Ｚｎ系酸化物半導体（ＩＧＺＯとも呼ぶ）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半
導体、Ｉｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体、Ａｌ−Ｇａ
−Ｚｎ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｉｎ−Ｈｆ−Ｚｎ系酸化物半
導体、Ｉｎ−Ｌａ−Ｚｎ系酸化物半導体、Ｉｎ−Ｃｅ−Ｚｎ系酸化物半導体、Ｉｎ−Ｐｒ
−Ｚｎ系酸化物半導体、Ｉｎ−Ｎｄ−Ｚｎ系酸化物半導体、Ｉｎ−Ｐｍ−Ｚｎ系酸化物半
導体、Ｉｎ−Ｓｍ−Ｚｎ系酸化物半導体、Ｉｎ−Ｅｕ−Ｚｎ系酸化物半導体、Ｉｎ−Ｇｄ
−Ｚｎ系酸化物半導体、Ｉｎ−Ｔｂ−Ｚｎ系酸化物半導体、Ｉｎ−Ｄｙ−Ｚｎ系酸化物半
導体、Ｉｎ−Ｈｏ−Ｚｎ系酸化物半導体、Ｉｎ−Ｅｒ−Ｚｎ系酸化物半導体、Ｉｎ−Ｔｍ
−Ｚｎ系酸化物半導体、Ｉｎ−Ｙｂ−Ｚｎ系酸化物半導体、Ｉｎ−Ｌｕ−Ｚｎ系酸化物半
導体や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物半導体、Ｓｎ−Ｚｎ系酸化物半導体
、Ａｌ−Ｚｎ系酸化物半導体、Ｚｎ−Ｍｇ系酸化物半導体、Ｓｎ−Ｍｇ系酸化物半導体、
Ｉｎ−Ｍｇ系酸化物半導体や、一元系金属酸化物である酸化インジウム、酸化スズ、酸化
亜鉛などを用いることができる。また、前記酸化物半導体がＳｉＯ２を含んでいてもよい
。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体は、Ｉｎ、ＧａまたはＺｎを有する
酸化物半導体という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以
外の元素を含んでいてもよい。
【００５４】
半導体層１０６を形成する酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０
）で表記されるものを用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏか
ら選ばれた一または複数の金属元素を表す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ
及びＭｎ、またはＧａ及びＣｏなどが挙げられる。または、前記酸化物半導体はＳｉＯ２
を含んでいてもよい。
【００５５】
また、半導体層１０６を形成する酸化物半導体膜をスパッタリング法で形成するために
は、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比
］のターゲットを用いればよい。また、このターゲットの材料及び組成に限定されず、例
えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］のターゲットを用い
てもよい。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜とは、インジウム
（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜という意味であり、その組
成比は特に問わない。
【００５６】
ここでは、半導体層１０６を形成する酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ系酸化物タ
ーゲットを用いてスパッタリング法により形成される。また、半導体層１０６は、希ガス
（例えばＡｒ）雰囲気下、酸素ガス雰囲気下、または希ガスと酸素ガスの混合雰囲気下に
おいてスパッタリング法により形成することができる。
【００５７】
また、ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９
％以下である。このように、充填率の高いターゲットを用いることにより、成膜される酸
化物半導体膜を緻密な膜とすることができる。
【００５８】
次に、半導体層１０６に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、第１の加熱
処理として、窒素ガス雰囲気下４５０℃において１時間の加熱処理を行う。なお、第１の
加熱処理は酸化物半導体層の形成後であればよく、このタイミングに限定されない。更に
は、第１の加熱処理を行う雰囲気は、窒素ガス雰囲気に限定されず、酸素ガスと窒素ガス
の混合ガス雰囲気でもよいし、酸素ガス雰囲気でもよいし、水分が十分に除去された空気
（Ｄｒｙ  Ａｉｒ）でもよい。第１の加熱処理後は、大気曝露を避けるなどして、酸化物
半導体層への水や水素の再混入を防ぐことが好ましい。
【００５９】
なお、半導体層１０６を形成する前に予備加熱を行うことで、予め第１の絶縁層１０４
に対して脱水化または脱水素化を行っておいてもよい。
【００６０】
なお、半導体層１０６を形成する半導体膜を形成する前には、成膜室内の残留水分と水
素を十分に除去することが好ましい。従って、半導体層１０６を形成する半導体膜の形成
前に、吸着型の真空ポンプ（例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプ）を用いて排気を行うことが好ましい。
【００６１】
次に、第１の絶縁層１０４及び半導体層１０６を覆って積層導電膜１０７を形成する（
図１（Ｂ））。
【００６２】
積層導電膜１０７は、基板１００側から順に第１の導電膜１０７Ａ、第２の導電膜１０
７Ｂ及び第３の導電膜１０７Ｃにより構成されている。第１の導電膜１０７Ａ、第２の導
電膜１０７Ｂ及び第３の導電膜１０７Ｃは、導電性材料により形成すればよい。第１の導
電膜１０７Ａ及び第３の導電膜１０７Ｃを形成する導電性材料としては、例えば、Ｔｉ、
Ｗ、Ｍｏ若しくはＴａまたはこれらの窒化物が挙げられる。第２の導電膜１０７Ｂを形成
する導電性材料としては、例えば、Ａｌが挙げられる。
【００６３】
次に、積層導電膜１０７上にレジストマスク１０９を位置選択的に形成する（図１（Ｃ
））。レジストマスク１０９は、フォトリソグラフィ法により形成すればよい。
【００６４】
次に、レジストマスク１０９を用いて積層導電膜１０７に対してエッチングを行って、
第２の配線層１０８を形成する。第２の配線層１０８は、少なくともトランジスタのソー
ス及びドレインを構成する。第２の配線層１０８を形成するエッチング工程は、２段階の
エッチングにより行う。ここで、第２の配線層１０８を形成する第１及び第２のエッチン
グ工程について、図１（Ｃ）の点線枠内に注目し、図２（Ａ）乃至（Ｄ）を参照して説明
する。
【００６５】
まず、レジストマスク１０９（図２（Ａ））を用いて、少なくとも第１の導電膜１０７
Ａが露出するまで積層導電膜１０７をエッチングする（第１のエッチング工程）。ここで
、第１の導電膜１０７Ａは、エッチングされて第１の導電膜１０７Ｄとなる。第１の導電
膜１０７Ｄは、第１の絶縁層１０４及び半導体層１０６上の全面に存在し、第１の絶縁層
１０４及び半導体層１０６を露出させない限り、第１の導電膜１０７Ａがエッチングされ
る深さは特に限定されない（図２（Ｂ））。なお、レジストマスク１０９と重畳していな
い部分の第２の導電膜１０７Ｂは、エッチングされて第２の導電膜１０７Ｅとなる。そし
て、レジストマスク１０９と重畳していない部分の第３の導電膜１０７Ｃは、エッチング
されて第３の導電膜１０７Ｆとなる。
【００６６】
なお、第１のエッチング工程は、主成分として塩素を多く含む（フッ素よりも塩素が多
い）ガス雰囲気中で行えばよい。ここで、塩素を多く含むガスとしては、例えば、ＣＣｌ
４ガス、ＳｉＣｌ４ガス、ＢＣｌ３ガス及びＣｌ２ガスが挙げられる。特に好ましくはＢ
Ｃｌ３ガスとＣｌ２ガスの混合ガスを用いる。
【００６７】
次に、第１の絶縁層１０４及び半導体層１０６が露出するまで第１の導電膜１０７Ｄを
エッチングして第２の配線層の第１の層１０８Ａを形成する（第２のエッチング工程）。
ここで、第３の導電膜１０７Ｆは、レジストマスクが後退してエッチングされ、第２の配
線層の第３の層１０８Ｃとなる。なお、第２のエッチング工程では、少なくとも第１の絶
縁層１０４及び半導体層１０６が露出され、露出した半導体層１０６がエッチングにより
消失しなければよい（図２（Ｃ））。
【００６８】
なお、第２のエッチング工程は、主成分としてフッ素を多く含む（塩素よりもフッ素が
多い）ガス雰囲気中で行えばよい。ここで、フッ素を多く含むガスとしては、例えば、Ｃ
Ｆ４ガス、ＳＦ６ガス、ＮＦ３ガス、ＣＢｒＦ３ガス、ＣＦ３ＳＯ３Ｈガス、及びＣ３Ｆ
８ガスが挙げられる。特に好ましくはＳＦ６ガスを用いる。
【００６９】
このように、主成分としてフッ素を多く含むガス（特にＳＦ６ガス）は、レジストマス
クに対するエッチングレートが高く、レジストマスクを縮小（後退）させることが知られ
ている。従って、第２のエッチングによりレジストマスク１０９は縮小し、レジストマス
ク１０９Ｃとなる。また、レジストマスク１０９が縮小することで、レジストマスク１０
９Ｃと重畳しない部分の第３の導電膜１０７Ｆもエッチングされる。ただし、第２の導電
膜１０７Ｅが例えばＡｌを主成分とする材料により形成されている場合には、第２の導電
膜１０７Ｅはエッチングされない。
【００７０】
ただし、本発明はこれに限定されず、レジストマスク１０９Ｃと重畳しない部分の第２
の導電膜１０７Ｅがエッチングされていてもよい。
【００７１】
最後に、レジストマスク１０９Ｃを剥離する（図２（Ｄ））。第２の導電膜１０７Ｅの
主成分がアルミニウムであるときには、第２の導電膜１０７Ｅの側壁には第２のエッチン
グによりアルミニウムを含む生成物が付着している。この状態でレジストマスク１０９Ｃ
をレジスト剥離液により剥離すると、第２の導電膜１０７Ｅの側壁が少し削れ、第２の配
線層の第２の層１０８Ｂが形成される。ここで、レジスト剥離液としてはアルミニウムを
腐食させる薬液を用いればよく、例えば、ナガセケムテックス株式会社製「ナガセレジス
トストリップＮ−３００」を用いればよい。なお、ナガセケムテックス株式会社製「ナガ
セレジストストリップＮ−３００」は、２−アミノエタノールを３０重量％、グリコール
エーテルを７０重量％含む。
【００７２】
以上説明したように、積層導電膜１０７をエッチングして第２の配線層１０８を形成す
ることで、チャネル形成領域となる部分の半導体層１０６の厚さを保ちつつ、第２の配線
層１０８を離間させることができる。このようなエッチング方法を採用して第２の配線層
１０８を形成することで、基板１００が大面積基板であっても、基板面内におけるチャネ
ル形成領域となる部分の半導体層１０６の厚さのばらつきを小さいものとすることができ
る。
【００７３】
更には、このように形成した第２の配線層１０８では、第２の配線層の第１の層１０８
Ａの側壁と第２の配線層の第２の層１０８Ｂの側壁と第２の配線層の第３の層１０８Ｃの
側壁が同一平面上に存在せず、第２の配線層１０８は、側壁の形状が３段の階段状になる
。
【００７４】
以上説明したように、本実施の形態のトランジスタが完成する（図３（Ａ））。
【００７５】
なお、図３（Ａ）に示すトランジスタは、基板１００上に設けられており、第１の配線
層１０２と、第１の配線層１０２を覆って設けられた第１の絶縁層１０４と、第１の絶縁
層１０４上に設けられた半導体層１０６と、半導体層１０６を覆って設けられた第２の配
線層１０８と、を有し、第２の配線層１０８と重畳していない部分の半導体層１０６の厚
さ（第１の厚さとする。）と、第２の配線層１０８と重畳している部分の半導体層１０６
の厚さ（第２の厚さとする。）の差はほとんどない。
【００７６】
更には、図３（Ａ）に示すトランジスタにおいて、半導体層１０６の厚さは厚く保つこ
とが可能であるため、トランジスタのオン電流は十分に大きくすることができ、オフ電流
は十分に小さいものとすることができる。更には、基板１００が大面積の基板であっても
、エッチングに起因する基板面内における半導体層の厚さのばらつきがほとんどないため
、特性のばらつきも小さいトランジスタを得ることができる。
【００７７】
半導体層１０６の厚さは、第１の絶縁層１０４の厚さとの関係で決定すればよい。第１
の絶縁層１０４の厚さが１００ｎｍの場合には、半導体層１０６の厚さは概ね１５ｎｍ以
上とすればよい。なお、半導体層１０６の厚さを２５ｎｍ以上とすると、トランジスタの
信頼性が向上する。半導体層１０６の厚さは、３０ｎｍ以上４０ｎｍ以下とすることが好
ましい。
【００７８】
ところで、図３（Ａ）に示すトランジスタには、更に第２の絶縁層１１０が形成される
ことが好ましい（図３（Ｂ））。
【００７９】
第２の絶縁層１１０は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形
成すればよいが、スパッタリング法により形成することが好ましい。水分及び水素の再混
入を防ぐことができるからである。特に、半導体層１０６と接する部分の第２の絶縁層１
１０を酸化シリコンにより形成することが好ましい。または、第２の絶縁層１１０が、複
数の層が積層された構造である場合には、少なくとも、半導体層１０６に接する層を酸化
シリコンにより形成し、酸化シリコン層上に有機樹脂層などを形成してもよい。
【００８０】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは
２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素ガ
ス雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理では、酸化物半
導体層の一部（チャネル形成領域）が第２の絶縁層１１０と接した状態で加熱される。な
お、第２の加熱処理は第２の絶縁層１１０の形成後であればよく、このタイミングに限定
されない。
【００８１】
そして、更には、半導体層１０６のチャネル形成領域と重畳して第２の絶縁層１１０上
に第３の配線層１１２が位置選択的に形成されることが好ましい（図３（Ｃ））。第３の
配線層１１２はバックゲートとして機能するため、導電性材料により形成すればよい。第
３の配線層１１２は電気的に独立した配線としてもよく、第３の配線層１１２は第１の配
線層１０２と電気的に接続されていてもよいし、または、フローティングにしてもよい。
第３の配線層１１２は、第１の配線層１０２と同様の方法及び同様の材料により形成する
ことができるが、これに限定されない。
【００８２】
第３の配線層１１２が、電気的に独立した配線である場合には、第１の配線層１０２の
電位に依存しないバックゲートとして機能させることができる。このとき、バックゲート
によりしきい値電圧の制御が可能となる。
【００８３】
第３の配線層１１２が、第１の配線層１０２と電気的に接続されている場合には、第１
の配線層１０２と同電位、または、第１の配線層１０２の電位に応じた電位とすることが
できる。第３の配線層１１２を第１の配線層１０２の電位に応じた電位とする場合には、
第１の配線層１０２により形成されるゲートと第３の配線層１１２により形成されるバッ
クゲートの間に抵抗素子が設けられていればよい。このとき、トランジスタがオンしてい
るときの単位面積あたりの電流を大きくすることができる。
【００８４】
第３の配線層１１２がフローティングである場合には、第３の配線層１１２をバックゲ
ートとして機能させることはできないが、半導体層１０６の更なる保護層として機能させ
ることが可能である。
【００８５】
なお、高純度化された酸化物半導体層である半導体層１０６を適用したトランジスタは
、オフ状態における電流値（オフ電流値）を、１０ｚＡ／μｍ未満（チャネル幅１μｍ当
たり１０ｚＡ未満）、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができ
る。すなわち、測定限界近傍または測定限界近傍以下までオフ電流を下げることができる
。
【００８６】
（実施の形態２）
本発明は、実施の形態１に示した形態に限定されない。例えば、本発明の一態様である
半導体装置としてのトランジスタは、ＴＧＴＣ構造であってもよい。
【００８７】
図４及び図５を参照して説明する本実施の形態のトランジスタの作製方法は、半導体層
２０６を形成し、半導体層２０６上に第１の導電膜２０７Ａ、第２の導電膜２０７Ｂ及び
第３の導電膜２０７Ｃをこの順に積層して積層導電膜２０７を形成し、積層導電膜２０７
に少なくとも２段階のエッチングを行って、３層の積層構造からなる第１の配線層２０８
を離間させて形成し、第１の配線層２０８及び半導体層２０６を覆って絶縁層２１０を形
成し、絶縁層２１０上に半導体層２０６と重畳して第２の配線層２１２を形成し、前記２
段階のエッチングが、少なくとも第１の導電膜２０７Ａを露出させるまで行う第１のエッ
チング工程と、前記第１の導電膜２０７Ａに対するエッチングレートが前記第１のエッチ
ング工程よりも高く、半導体層２０６に対するエッチングレートが前記第１のエッチング
工程よりも低い条件により行う第２のエッチング工程と、を有することを特徴とする。
【００８８】
まず、基板２００上に好ましくは下地絶縁層２０４を形成し、基板２００上または下地
絶縁層２０４上に半導体層２０６を位置選択的に形成する（図４（Ａ））。
【００８９】
基板２００は、実施の形態１の基板１００と同様のものを用いればよい。
【００９０】
下地絶縁層２０４は、実施の形態１の第１の絶縁層１０４などと同様の方法及び同様の
材料により形成することができる。
【００９１】
半導体層２０６は、実施の形態１の半導体層１０６と同様の方法及び同様の材料により
形成することができる。
【００９２】
次に、下地絶縁層２０４及び半導体層２０６上に積層導電膜２０７を形成し、積層導電
膜２０７上にレジストマスク２０９を位置選択的に形成する（図４（Ａ））。
【００９３】
積層導電膜２０７は、実施の形態１の積層導電膜１０７と同様の方法及び同様の材料に
より形成することができる。
【００９４】
レジストマスク２０９は、実施の形態１のレジストマスク１０９と同様にフォトリソグ
ラフィ法により形成することができる。
【００９５】
次に、レジストマスク２０９を用いて積層導電膜２０７に対してエッチングを行って、
第１の配線層２０８を形成する。第１の配線層２０８は、少なくともトランジスタのソー
ス及びドレインを構成する。第１の配線層２０８を形成するエッチング工程は、２段階の
エッチングにより行う。ここで、第１の配線層２０８を形成する第１及び第２のエッチン
グ工程について、図４（Ａ）の点線枠内に注目し、図５（Ａ）乃至（Ｄ）を参照して説明
する。
【００９６】
まず、レジストマスク２０９（図５（Ａ））を用いて、少なくとも第１の導電膜２０７
Ａが露出するまで積層導電膜２０７をエッチングする（第１のエッチング工程）。ここで
、第１の導電膜２０７Ａは、エッチングされて第１の導電膜２０７Ｄとなる。第１の導電
膜２０７Ｄは、下地絶縁層２０４上及び半導体層２０６上の全面に存在し、下地絶縁層２
０４及び半導体層２０６を露出させない限り、第１の導電膜２０７Ａがエッチングされる
深さは特に限定されない（図５（Ｂ））。なお、レジストマスク２０９と重畳していない
部分の第２の導電膜２０７Ｂは、エッチングされて第２の導電膜２０７Ｅとなる。そして
、レジストマスク２０９と重畳していない部分の第３の導電膜２０７Ｃは、エッチングさ
れて第３の導電膜２０７Ｆとなる。
【００９７】
なお、第１のエッチング工程は、主成分として塩素を多く含む（フッ素よりも塩素が多
い）ガス雰囲気中で行えばよい。ここで、塩素を多く含むガスとしては、例えば、ＣＣｌ
４ガス、ＳｉＣｌ４ガス、ＢＣｌ３ガス及びＣｌ２ガスが挙げられる。特に好ましくはＢ
Ｃｌ３ガスとＣｌ２ガスの混合ガスを用いる。
【００９８】
次に、下地絶縁層２０４及び半導体層２０６が露出するまで第１の導電膜２０７Ｄをエ
ッチングして第１の配線層の第１の層２０８Ａを形成する（第２のエッチング工程）。こ
こで、第３の導電膜２０７Ｆは、レジストマスクが後退してエッチングされ、第１の配線
層の第３の層２０８Ｃとなる。なお、第２のエッチング工程では、少なくとも下地絶縁層
２０４及び半導体層２０６が露出され、露出した半導体層２０６がエッチングにより消失
しなければよい（図５（Ｃ））。
【００９９】
なお、第２のエッチング工程は、主成分としてフッ素を多く含む（塩素よりもフッ素が
多い）ガス雰囲気中で行えばよい。ここで、フッ素を多く含むガスとしては、例えば、Ｃ
Ｆ４ガス、ＳＦ６ガス、ＮＦ３ガス、ＣＢｒＦ３ガス、ＣＦ３ＳＯ３Ｈガス、及びＣ３Ｆ
８ガスが挙げられる。特に好ましくは、ＳＦ６ガスを用いる。
【０１００】
このように、主成分としてフッ素を多く含むガス（特にＳＦ６ガス）は、レジストマス
クに対するエッチングレートが高く、レジストマスクを縮小（後退）させることが知られ
ている。従って、第２のエッチングによりレジストマスク２０９は縮小し、レジストマス
ク２０９Ｃとなる。また、レジストマスク２０９が縮小することで、レジストマスク２０
９Ｃと重畳しない部分の第３の導電膜２０７Ｆもエッチングされる。ただし、第２の導電
膜２０７Ｅが例えばＡｌを主成分とする材料により形成されている場合には、第２の導電
膜２０７Ｅはエッチングされない。
【０１０１】
ただし、本発明はこれに限定されず、レジストマスク２０９Ｃと重畳しない部分の第２
の導電膜２０７Ｅがエッチングされていてもよい。
【０１０２】
最後に、レジストマスク２０９Ｃを剥離する（図５（Ｄ））。第２の導電膜２０７Ｅの
主成分がアルミニウムであるときには、第２の導電膜２０７Ｅの側壁には第２のエッチン
グによりアルミニウムを含む生成物が付着している。この状態でレジストマスク２０９Ｃ
をレジスト剥離液により剥離すると、第２の導電膜２０７Ｅの側壁が少し削れ、第１の配
線層の第２の層２０８Ｂが形成される。ここで、レジスト剥離液としてはアルミニウムを
腐食させる薬液を用いればよく、例えば、ナガセケムテックス株式会社製「ナガセレジス
トストリップＮ−３００」を用いればよい。
【０１０３】
以上説明したように、積層導電膜２０７をエッチングして第１の配線層２０８を形成す
ることで、チャネル形成領域となる部分の半導体層２０６の厚さを保ちつつ、チャネル形
成領域となる部分で第１の配線層２０８を離間させることができる。このようなエッチン
グ方法を採用して第１の配線層２０８を形成することで、基板２００が大面積基板であっ
ても、基板面内におけるチャネル形成領域となる部分の半導体層２０６の厚さのばらつき
をなくすことができる。
【０１０４】
更には、このように形成した第１の配線層２０８では、第１の配線層の第１の層２０８
Ａの側壁と第１の配線層の第２の層２０８Ｂの側壁と第１の配線層の第３の層２０８Ｃの
側壁が同一平面上に存在せず、第１の配線層２０８は、側壁の形状が３段の階段状になる
（図４（Ｂ））。
【０１０５】
次に、第１の配線層２０８、半導体層２０６及び下地絶縁層２０４上に絶縁層２１０を
形成する（図４（Ｃ））。絶縁層２１０は、少なくともトランジスタのゲート絶縁層を構
成する。
【０１０６】
絶縁層２１０は、実施の形態１の第１の絶縁層１０４と同様の方法及び同様の材料によ
り形成することができる。従って、絶縁層２１０は、酸化ガリウム、酸化アルミニウム、
またはその他の酸素過剰な酸化物により形成してもよい。
【０１０７】
次に、絶縁層２１０上に、少なくとも半導体層２０６と重畳して第２の配線層２１２を
位置選択的に形成する（図４（Ｃ））。第２の配線層２１２は、少なくともトランジスタ
のゲートを構成する。このように、本実施の形態のトランジスタが完成する（図４（Ｃ）
）。
【０１０８】
図４（Ｃ）に示すトランジスタは、半導体層２０６と、半導体層２０６上に離間して設
けられた第１の配線層２０８と、第１の配線層２０８を覆って設けられた絶縁層２１０と
、絶縁層２１０上に設けられた第２の配線層２１２と、を有し、第１の配線層２０８と重
畳していない部分の半導体層２０６の厚さ（第１の厚さとする。）と、第１の配線層２０
８と重畳している部分の半導体層２０６の厚さ（第２の厚さとする。）の差はほとんどな
い。
【０１０９】
更には、図４（Ｃ）に示すトランジスタにおいて、半導体層２０６の厚さは厚く保つこ
とが可能であるため、トランジスタのオン電流は十分に大きくすることができ、オフ電流
は十分に小さいものとすることができる。更には、基板２００が大面積の基板であっても
、エッチングに起因する基板面内における半導体層の厚さのばらつきがほとんどないため
、特性のばらつきも小さいトランジスタを得ることができる。
【０１１０】
半導体層２０６の厚さは、絶縁層２１０の厚さとの関係で決定すればよい。絶縁層２１
０の厚さが１００ｎｍの場合には、半導体層２０６の厚さは概ね１５ｎｍ以上とすればよ
い。なお、半導体層２０６の厚さを２５ｎｍ以上とすると、トランジスタの信頼性が向上
する。半導体層２０６の厚さは、２５ｎｍ以上５０ｎｍ以下とすることが好ましい。
【０１１１】
本実施の形態にて説明したように、半導体層の厚さを調整してＴＧＴＣ構造のトランジ
スタを作製することができる。
【０１１２】
なお、図示していないが、半導体層２０６と重畳して、下地絶縁層２０４と基板２００
の間にバックゲートが設けられていてもよい。バックゲートが設けられていると、実施の
形態１における第３の配線層１１２が設けられている場合と同様の効果を享受する。
【０１１３】
なお、本実施の形態においても、酸化物半導体層は高純度化されている。高純度化され
た酸化物半導体層である半導体層２０６を適用したトランジスタは、オフ状態における電
流値（オフ電流値）を、１０ｚＡ／μｍ未満（チャネル幅１μｍ当たり１０ｚＡ未満）、
８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができる。すなわち、測定限
界近傍または測定限界近傍以下までオフ電流を下げることができる。
【０１１４】
ただし、本発明は、実施の形態１及び実施の形態２に示した形態に限定されず、本発明
の趣旨から逸脱しない範囲で異なる形態であってもよく、例えばＢＧＢＣ構造であっても
よいし、ＴＧＢＣ構造であってもよい。
【０１１５】
（実施の形態３）
次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機
器には、実施の形態１及び実施の形態２で説明したトランジスタの少なくとも一つを搭載
させる。本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機（携
帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども
含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テ
レビ、またはテレビジョン受信機ともいう）などが挙げられる。例えば、このような電子
機器の表示部を構成する画素トランジスタに実施の形態１及び実施の形態２で説明したト
ランジスタを適用すればよい。
【０１１６】
図６（Ａ）は、ノート型のパーソナルコンピュータであり、筐体３０１、筐体３０２、
表示部３０３、キーボード３０４などによって構成されている。筐体３０１と筐体３０２
内には、実施の形態１及び実施の形態２で説明したトランジスタが設けられている。図６
（Ａ）に示すノート型のパーソナルコンピュータに実施の形態１及び実施の形態２で説明
したトランジスタを搭載することで、表示部の表示むらを低減し、信頼性を向上させるこ
とができる。
【０１１７】
図６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には、表示部３１３、外部
インターフェイス３１５、操作ボタン３１４などが設けられている。更には、携帯情報端
末を操作するスタイラス３１２などを備えている。本体３１１内には、実施の形態１及び
実施の形態２で説明したトランジスタが設けられている。図６（Ｂ）に示すＰＤＡに実施
の形態１及び実施の形態２で説明したトランジスタを搭載することで、表示部の表示むら
を低減し、信頼性を向上させることができる。
【０１１８】
図６（Ｃ）は、電子ペーパーを実装した電子書籍３２０であり、筐体３２１と筐体３２
３の２つの筐体で構成されている。筐体３２１及び筐体３２３には、それぞれ表示部３２
５及び表示部３２７が設けられている。筐体３２１と筐体３２３は、軸部３３７により接
続されており、軸部３３７を軸として開閉動作を行うことができる。そして、筐体３２１
は、電源３３１、操作キー３３３、スピーカー３３５などを備えている。筐体３２１及び
筐体３２３の少なくともいずれかには、実施の形態１及び実施の形態２で説明したトラン
ジスタが設けられている。図６（Ｃ）に示す電子書籍に実施の形態１及び実施の形態２で
説明したトランジスタを搭載することで、表示部の表示むらを低減し、信頼性を向上させ
ることができる。
【０１１９】
図６（Ｄ）は、携帯電話機であり、筐体３４０と筐体３４１の２つの筐体で構成されて
いる。さらに、筐体３４０と筐体３４１は、スライドし、図６（Ｄ）のように展開してい
る状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。そし
て、筐体３４１は、表示パネル３４２、スピーカー３４３、マイクロフォン３４４、ポイ
ンティングデバイス３４６、カメラ用レンズ３４７、外部接続端子３４８などを備えてい
る。そして、筐体３４０は、携帯電話機の充電を行う太陽電池セル３４９、外部メモリス
ロット３５０などを備えている。なお、アンテナは、筐体３４１に内蔵されている。筐体
３４０と筐体３４１の少なくともいずれかには、実施の形態１及び実施の形態２で説明し
たトランジスタが設けられている。図６（Ｄ）に示す携帯電話機に実施の形態１及び実施
の形態２で説明したトランジスタを搭載することで、表示部の表示むらを低減し、信頼性
を向上させることができる。
【０１２０】
図６（Ｅ）は、デジタルカメラであり、本体３６１、表示部３６７、接眼部３６３、操
作スイッチ３６４、表示部３６５、バッテリー３６６などによって構成されている。本体
３６１内には、実施の形態１及び実施の形態２で説明したトランジスタが設けられている
。図６（Ｅ）に示すデジタルカメラに実施の形態１及び実施の形態２で説明したトランジ
スタを搭載することで、表示部の表示むらを低減し、信頼性を向上させることができる。
【０１２１】
図６（Ｆ）は、テレビジョン装置３７０であり、筐体３７１、表示部３７３、スタンド
３７５などで構成されている。テレビジョン装置３７０の操作は、筐体３７１が備えるス
イッチや、リモコン操作機３８０により行うことができる。筐体３７１及びリモコン操作
機３８０には、実施の形態１及び実施の形態２で説明したトランジスタが搭載されている
。図６（Ｆ）に示すテレビジョン装置に実施の形態１及び実施の形態２で説明したトラン
ジスタを搭載することで、表示部の表示むらを低減し、信頼性を向上させることができる
。
【実施例１】
【０１２２】
本実施例では、実施の形態１のトランジスタ、すなわち、図３（Ａ）に示すトランジス
タを実際に作製し、このトランジスタの断面形状のＳＴＥＭ像を図７（Ａ）及び図７（Ｂ
）に示す。
【０１２３】
基板１００としては、ガラス基板を用いた。なお、基板１００と第１の配線層１０２の
間には、酸化窒化シリコンにより下地絶縁層を形成した。
【０１２４】
第１の配線層１０２は、タングステンにより形成した。厚さは１５０ｎｍとした。
【０１２５】
第１の絶縁層１０４は、酸化窒化シリコンにより形成した。厚さは１００ｎｍとした。
【０１２６】
半導体層１０６は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体により形成した。厚さは５０ｎｍ
とした。
【０１２７】
第２の配線層の第１の層１０８Ａは、Ｔｉにより形成し、厚さは１００ｎｍとした。第
２の配線層の第２の層１０８Ｂは、Ａｌにより形成し、厚さは２００ｎｍとした。第２の
配線層の第３の層１０８Ｃは、Ｔｉにより形成し、厚さは５０ｎｍとした。
【０１２８】
第２の絶縁層１１０は、酸化シリコンにより形成し、厚さは３００ｎｍとした。
【０１２９】
ここで、２種類のサンプルを準備して比較した。
【０１３０】
第１のサンプルでは、積層導電膜１０７を加工して第２の配線層１０８を形成するエッ
チングをＢＣｌ３ガスとＣｌ２ガスの混合ガスのみで行った。
【０１３１】
第２のサンプルでは、積層導電膜１０７を加工して第２の配線層１０８を形成するエッ
チングを２段階で行い、第１のエッチング工程はＢＣｌ３ガスとＣｌ２ガスの混合ガスで
行い、第２のエッチング工程はＳＦ６ガスのみで行った。
【０１３２】
図７（Ａ）は、第１のサンプルにおける第２の配線層１０８の側面の断面ＳＴＥＭ像を
示す。図７（Ｂ）は、第２のサンプルにおける第２の配線層１０８の側面の断面ＳＴＥＭ
像を示す。
【０１３３】
図７（Ａ）及び図７（Ｂ）からわかるように、第１のサンプルの半導体層１０６はエッ
チングされているが、第２のサンプルの半導体層１０６はほとんどエッチングされていな
い。すなわち、本発明の一態様である２段階のエッチング方法を用いることにより、エッ
チングされる膜の下に接して設けられている層が従来では深くエッチングされていたのに
対し、エッチングされる膜の下に接して設けられている層がエッチングされることを防止
することができた。
【符号の説明】
【０１３４】
１００    基板
１０２    第１の配線層
１０４    第１の絶縁層
１０６    半導体層
１０７    積層導電膜
１０７Ａ    第１の導電膜
１０７Ｂ    第２の導電膜
１０７Ｃ    第３の導電膜
１０７Ｄ    第１の導電膜
１０７Ｅ    第２の導電膜
１０７Ｆ    第３の導電膜
１０８    第２の配線層
１０８Ａ    第２の配線層の第１の層
１０８Ｂ    第２の配線層の第２の層
１０８Ｃ    第２の配線層の第３の層
１０９    レジストマスク
１０９Ｃ    レジストマスク
１１０    第２の絶縁層
１１２    第３の配線層
２００    基板
２０４    下地絶縁層
２０６    半導体層
２０７    積層導電膜
２０７Ａ    第１の導電膜
２０７Ｂ    第２の導電膜
２０７Ｃ    第３の導電膜
２０７Ｄ    第１の導電膜
２０７Ｅ    第２の導電膜
２０７Ｆ    第３の導電膜
２０８    第１の配線層
２０８Ａ    第１の配線層の第１の層
２０８Ｂ    第１の配線層の第２の層
２０８Ｃ    第１の配線層の第３の層
２０９    レジストマスク
２０９Ｃ    レジストマスク
２１０    絶縁層
２１２    第２の配線層
３０１    筐体
３０２    筐体
３０３    表示部
３０４    キーボード
３１１    本体
３１２    スタイラス
３１３    表示部
３１４    操作ボタン
３１５    外部インターフェイス
３２０    電子書籍
３２１    筐体
３２３    筐体
３２５    表示部
３２７    表示部
３３１    電源
３３３    操作キー
３３５    スピーカー
３３７    軸部
３４０    筐体
３４１    筐体
３４２    表示パネル
３４３    スピーカー
３４４    マイクロフォン
３４６    ポインティングデバイス
３４７    カメラ用レンズ
３４８    外部接続端子
３４９    太陽電池セル
３５０    外部メモリスロット
３６１    本体
３６３    接眼部
３６４    操作スイッチ
３６５    表示部
３６６    バッテリー
３６７    表示部
３７０    テレビジョン装置
３７１    筐体
３７３    表示部
３７５    スタンド
３８０    リモコン操作機
【図１】
2019024135.tif 000003
【図２】
2019024135.tif 000004
【図３】
2019024135.tif 000005
【図４】
2019024135.tif 000006
【図５】
2019024135.tif 000007
【図６】
2019024135.tif 000008
【図７】
2019024135.tif 000009