(57)【要約】      （修正有）【課題】電力変換装置においてデッドタイムのサージ電圧を抑制する【解決手段】それぞれにダイオードを逆並列接続した逆導通可能なスイッチング素子Ｑ１，Ｑ２を直流電源Ｅの高電位側と低電位側との間に直列接続して上下アームを構成した電力変換装置の駆動方法において、スイッチング素子Ｑ１，Ｑ２を両方ともオフにするデッドタイムの期間に、オンからオフへターンオフさせるスイッチング素子の駆動電圧を、オフ電圧よりは高く且つ当該スイッチング素子のしきい値電圧よりは低い電圧に維持する。スイッチング素子Ｑ１，Ｑ２は例えばＳｉＣ−ＭＯＳＦＥＴである。【選択図】図１
2019024289.tif 000002
【特許請求の範囲】
【請求項１】
それぞれにダイオードを逆並列接続した少なくとも２つの逆導通可能なスイッチング素子を直流電源の高電位側と低電位側との間に直列接続して上下アームを構成した電力変換装置の駆動方法において、
ターンオフさせる前記スイッチング素子の駆動電圧を、デッドタイム期間中にオフ電圧より高く且つ当該スイッチング素子のしきい値電圧より低い電圧に維持することを特徴とする、駆動方法。
【請求項２】
前記ターンオフさせる前記スイッチング素子のデッドタイム期間中の駆動電圧が、オフ電圧と前記スイッチング素子のしきい値電圧の中間電位近傍である、請求項１に記載の駆動方法。
【請求項３】
デッドタイム終了でターンオンさせる前記スイッチング素子の駆動電圧をオン電圧へ上げた後に、前記ターンオフさせるスイッチング素子の駆動電圧をオフ電圧にする、請求項１又は２に記載の駆動方法。
【請求項４】
それぞれにダイオードを逆並列接続した少なくとも２つのスイッチング素子を直流電源の高電位側と低電位側との間に同極性で直列接続して上下アームを構成すると共に、中間電位の中性点と前記上下アームの接続点との間に、それぞれにダイオードを逆並列接続した少なくとも２つの逆導通可能なスイッチング素子を逆極性で直列接続して中間アームを構成した電力変換装置の駆動方法において、
前記上下アームのスイッチング素子を両方ともオフにし且つ前記中間アームのスイッチング素子のいずれか一方をオフにするデッドタイムの期間に、前記中間アームのオフにするスイッチング素子の駆動電圧を、オフ電圧より高く且つ当該スイッチング素子のしきい値電圧より低い電圧に維持することを特徴とする、駆動方法。
【請求項５】
前記中間アームのオフにするスイッチング素子のデッドタイム期間中の駆動電圧は、オフ電圧と前記スイッチング素子のしきい値電圧の中間電位近傍である、請求項４に記載の駆動方法。
【請求項６】
前記上下アームのスイッチング素子のうちのデッドタイム終了でターンオンさせるスイッチング素子の駆動電圧をオン電圧へ上げた後に、前記中間アームのオフさせるスイッチング素子の駆動電圧をオフ電圧にする、請求項４又は５に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力から交流電力に変換を行う電力変換装置に関する発明であり、そのスイッチング素子の駆動方法に関する技術をここに開示する。
【背景技術】
【０００２】
直流電力を交流電力に変換する電力変換装置には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子が使用される。その代表的な回路構成について、特許文献１の図７に示される三相交流電動機を参照して説明する。この三相交流電動機を駆動する当該電力変換装置の主回路では、還流ダイオードを逆並列接続したスイッチング素子を２つ同極性で直列接続して一相分の上下アームが構成されている。そのスイッチング素子の接続点が交流出力端子となる。この一相分の上下アームが直流電源の高電位側と低電位側との間に三相分、並列接続されている。
【０００３】
直流−交流変換動作時、上下アームのスイッチング素子がスイッチング駆動されて交互にオン・オフを繰り返す。このスイッチング素子は、特にオンからオフへ切り換わるターンオフ時に、本質的にスイッチング応答の遅れをもつため、直列接続された上下アームのスイッチング素子が同時にオン状態となり、電力変換装置に接続された直流電源の短絡が発生し得る。この短絡を防ぐため、上下アームのスイッチング素子のオン−オフ切り換え時、短絡防止期間として両スイッチング素子を共にオフさせるデッドタイムを設けている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３２８６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記デッドタイムにおいて、特許文献１の段落０００６〜０００８にも述べられているように、スイッチング素子がスイッチングする時にサージ電圧が発生し、関連素子に悪影響を与える。本発明は、このデッドタイムにおいて発生するサージ電圧を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る電力変換装置は、ダイオードがそれぞれ逆並列接続された少なくとも２つのスイッチング素子を直流電源の高電位側と低電位側との間に直列接続して上下アームを構成した電力変換装置である。本発明によれば、前記スイッチング素子として逆導通可能な素子を使用し、その駆動方法において、前記スイッチング素子を両方ともオフにするデッドタイムの期間に、オンからオフへターンオフさせる前記スイッチング素子の駆動電圧を、オフ電圧より高く且つ当該スイッチング素子のしきい値電圧より低い電圧に維持することを特徴とする。
【発明の効果】
【０００７】
本発明の駆動方法によれば、デッドタイムにおいて、ターンオフさせるスイッチング素子の駆動電圧、すなわち制御端子の電圧を、オフ電圧ではなく且つしきい値電圧より低い電圧に維持する。しきい値電圧よりは低い電圧なので当該スイッチング素子は順方向に関しオンにはならず、前述の同時オン短絡は防止される。一方、このスイッチング素子は逆導通可能素子なので、オフ電圧ではない駆動電圧の印加で還流電流を通す能力をもつ。すなわち、デッドタイムにおいて、逆並列接続したダイオードとスイッチング素子の両者を通じて還流電流を流すことができる。並列接続となったスイッチング素子を通して還流電流を分流するので、ダイオードの逆回復電流についてｄｉ／ｄｔ（電流変化率）が緩和され、サージ電圧が抑制される。
【図面の簡単な説明】
【０００８】
【図１】本発明を適用する電力変換装置の例を示した回路図。
【図２】従来の駆動方法による駆動電圧の波形（分図Ａ）と、そのデッドタイムに関するダイオードの逆回復電圧・電流（分図Ｂ）の波形を示した図。
【図３】サージ電圧発生時の詳細を示すシミュレーション結果の波形図。
【図４】本発明に係る駆動方法による駆動電圧の波形（分図Ａ）と、そのデッドタイムに関するダイオードの逆回復電圧・電流の波形（分図Ｂ）を示した図。
【図５】抑制されたサージ電圧を示すシミュレーション結果の波形図。
【図６】本発明を適用可能な中性点クランプ（ＮＰＣ：Neutral Point Clamped）方式の電力変換装置の例を示した回路図。
【発明を実施するための形態】
【０００９】
一例として図１に示す電力変換装置の主回路は、２レベルインバータの主要部であり、前述の特許文献１の図７に示された三相電力変換装置における一相分に相当する。電力変換装置は、負荷に接続されている。
この電力変換装置は、２つの逆導通可能なスイッチング素子Ｑ１，Ｑ２と、これに逆並列接続された還流用のダイオードＤ１，Ｄ２と、を用いて構成される。スイッチング素子Ｑ１，Ｑ２のそれぞれにダイオードＤ１，Ｄ２が逆並列接続されていて、当該スイッチング素子Ｑ１，Ｑ２及びダイオードＤ１，Ｄ２の組が、直流電源Ｅの高電位側と低電位側との間に同極性で直列接続されている。スイッチング素子Ｑ１及びダイオードＤ１の組から上アームが、スイッチング素子Ｑ２及びダイオードＤ２の組から下アームが、それぞれ構成されて、これら上アームと下アームの接続点から交流出力が得られる。上述のように電力変換装置は負荷に接続されているが、図１では、上アームと下アームの接続点に接続されるインダクタンス（Ｌ）として図示している。この接続される負荷のため、一般的に出力電流と出力電圧に位相差が生じる。本実施形態では位相差９０°とするが、出力電圧のゼロクロスポイント付近で出力電流の極性が変化しないのであれば、位相差はこの値に限らない。
【００１０】
本実施形態の逆導通可能なスイッチング素子Ｑ１，Ｑ２には、ＭＯＳＦＥＴが現時点で適している。ＭＯＳＦＥＴは、構造的にボディダイオードを有することにより常に逆導通が可能な素子である。このＭＯＳＦＥＴに対し逆並列接続するダイオードＤ１，Ｄ２には、匹敵する高速のダイオードとしてＳＢＤ（Schottky Barrier Diode）を使用する。各素子は、通常Ｓｉからなる半導体で構成されるが、ワイドバンドギャップ半導体で構成してもよい。ワイドバンドギャップ半導体とは、例えばＳｉＣ、ＧａＮ、ダイヤモンド等の半導体である。
【００１１】
図２に、図１に示すスイッチング素子Ｑ１，Ｑ２の制御端子に、図示しない駆動回路から印加する駆動電圧の従来技術に従う波形（ゲート−ソース間の電圧波形）と、そのデッドタイムにおけるサージ電圧の発生について示してある。
図２Ａに示す通り、スイッチング素子Ｑ１，Ｑ２の制御端子であるゲートには、オン電圧（一例として１５Ｖ）とオフ電圧（一例として−５Ｖ）とを交互に繰り返す駆動電圧が印加され、この駆動電圧は、上アームのスイッチング素子Ｑ１と下アームのスイッチング素子Ｑ２とに対し互いに逆位相で印加される。且つ、前述した同時オン短絡を防ぐ目的で、一方のスイッチング素子Ｑ１（Ｑ２）をターンオフさせるときに、他方のスイッチング素子Ｑ２（Ｑ１）のターンオンを遅らせて両者オフの期間を設けるデッドタイムが、オン電圧からオフ電圧へ遷移する一方の駆動電圧とオフ電圧からオン電圧へ遷移する他方の駆動電圧との間に設定されている。
【００１２】
ここでは、出力電圧の極性が正から負へ変化するゼロクロスポイント付近であって、出力電流が正（図１の矢印の向き）である場合の動作を説明している。なお、出力電圧の極性が負から正へ変化するゼロクロスポイント付近であって、出力電流が負である場合も、回路の対称性から動作としては同じである。以下、動作についての説明は同様とする。例えば、スイッチング素子Ｑ２の駆動電圧がオン電圧からオフ電圧へ遷移し、スイッチング素子Ｑ１の駆動電圧がオフ電圧からオン電圧へ遷移するときのデッドタイムを見てみる。このデッドタイムより前からスイッチング素子Ｑ１はオフしているので、スイッチング素子Ｑ２がターンオフする前には、該スイッチング素子Ｑ２及びダイオードＤ２を通して還流電流が流れている。デッドタイムに入ってスイッチング素子Ｑ２がターンオフすると、還流電流はダイオードＤ２のみを通して流れることになる。次いでデッドタイムの終わりにスイッチング素子Ｑ１がターンオンすると、図２Ｂに示す通り、ダイオードＤ２に逆回復電圧がかかって逆回復電流が流れる。この初期に、ダイオードＤ２のもつ寄生容量が充電されるため、当該寄生容量と回路にある寄生インダクタンスＬとで共振が発生し、逆回復電圧にサージ電圧が発生する。このときの詳細波形が図３のシミュレーション結果に示されていて、スイッチング素子Ｑ１のゲート電圧がオン電圧へ向かい上昇してしきい値電圧（素子のターンオンに必要な最低限のゲート電圧）を越えるのに合わせて、ダイオードＤ２の逆回復電圧及び逆回復電流が生じて一時的に発振し、サージ電圧を生成している。
【００１３】
このサージ電圧を抑制するために、特許文献１では、ツェナーダイオードをスイッチング素子のゲート−ドレイン間に接続し、サージ電圧を当該ツェナーダイオードの降伏電圧でもってクランプすることが提案されている。これを実現するため、特許文献１の場合、ツェナーダイオードの降伏電圧でスイッチング素子が容易にオン状態へ移行するように、デッドタイムにおいてスイッチング素子のゲートをしきい値電圧近くまで予め充電する制御を実行する（特許文献１の段落００２８）。すなわち、オフ電圧によりスイッチング素子を完全にオフさせてしまうと、降伏電流が流れ込んでもスイッチング素子がオン状態に移行しないためである。特許文献１の実施例におけるスイッチング素子は逆方向に導通させることができないので、ツェナーダイオードによる降伏電圧制御を行うしかない。
【００１４】
本発明の実施形態に係る駆動電圧の波形と、そのデッドタイムにおけるサージ電圧の発生について、図４に示す。
図４Ａに示す通り、スイッチング素子Ｑ１，Ｑ２の制御端子であるゲートには、オン電圧（一例として上記同様１５Ｖ）とオフ電圧（一例として上記同様−５Ｖ）とを交互に繰り返す駆動電圧が印加され、この駆動電圧は、上アームのスイッチング素子Ｑ１と下アームのスイッチング素子Ｑ２とに対し互いに逆位相で提供される。且つ、前述した同時オン短絡を防ぐ目的で、一方のスイッチング素子Ｑ１（Ｑ２）をターンオフさせるときに、他方のスイッチング素子Ｑ２（Ｑ１）のターンオンを遅らせて両者オフの期間を設けるデッドタイムが、オン電圧からオフ電圧へ遷移する一方の駆動電圧とオフ電圧からオン電圧へ遷移する他方の駆動電圧との間に設定されている。
【００１５】
本実施形態において、例えば、スイッチング素子Ｑ２の駆動電圧がオン電圧からオフ電圧へ遷移し、スイッチング素子Ｑ１の駆動電圧がオフ電圧からオン電圧へ遷移するときのデッドタイムを見てみると、ターンオフさせるスイッチング素子Ｑ２のゲートへ印加する駆動電圧が、完全にスイッチング素子Ｑ２をオフさせるオフ電圧まで下がらず、このオフ電圧よりも高いが、スイッチング素子Ｑ２のしきい値電圧よりは低い電圧（例えばオフ電圧としきい値電圧の中間電位近傍）に、維持されている。一例としてＭＯＳＦＥＴのしきい値電圧、すなわち当該素子を順方向にオンさせるターンオン電圧は５Ｖ程度に設定されるので、このデッドタイムにおけるスイッチング素子Ｑ２の駆動電圧は、５Ｖよりも１Ｖ程度低い値に設定する。逆の場合も同様であり、ターンオフさせるスイッチング素子Ｑ１の駆動電圧がデッドタイムの間、オフ電圧よりは高く且つしきい値電圧よりは低い値に維持される。
【００１６】
この例のデッドタイムにおいてターンオフさせるスイッチング素子Ｑ２に対し維持される駆動電圧は、デッドタイムの終了と同時にオフ電圧へ落とすように制御してもよいが、デッドタイム終了でターンオンさせる他方のスイッチング素子Ｑ１の駆動電圧をオン電圧へ上げた後に、例示する−５Ｖのオフ電圧まで落とす方が好ましい。すなわち、デッドタイムの期間よりも長く維持してからオフ電圧へ落とすようにする。サージ電圧は他方のスイッチング素子Ｑ１のターンオンに伴って生じるので、このような制御が適している。
【００１７】
本実施形態に係る図４の駆動方法によれば、デッドタイムにおいて、ターンオフさせるスイッチング素子Ｑ２に印加する駆動電圧は、該素子Ｑ２のしきい値電圧よりは低い電圧なので当該スイッチング素子Ｑ２は順方向に関しオンにはならず、したがって、前述のような同時オン短絡は防止される。一方、ＭＯＳＦＥＴを用いたスイッチング素子Ｑ２は逆導通可能素子なので、オフ電圧ではない駆動電圧の印加で還流電流を通す能力をもつ（図１の点線矢示）。すなわち、デッドタイムにおいて、逆並列接続したダイオードＤ２と共にスイッチング素子Ｑ２も、還流電流を流すために使用される。並列接続となったスイッチング素子Ｑ２を通して還流電流を分流するので、ダイオードＤ２については、逆回復電流についてｄｉ／ｄｔ（電流変化率）が緩和される。
【００１８】
この還流電流の分流に使用するＭＯＳＦＥＴのスイッチング素子に起因するサージ電圧は、ダイオードに比べて格段に低い。したがって、ダイオードＤ２だけで還流を行う従来の駆動方法に比べて、スイッチング素子Ｑ２及びダイオードＤ２の並列接続で還流を行う本実施形態の方が、図４Ｂから分かる通り、サージ電圧が抑制される。このときの詳細波形について、図５のシミュレーション結果に、図３で示した波形と重ねて示してある。図３の波形に比べると、図５の波形はなだらかになっていて、サージ電圧のピーク値が抑えられていることが分かる。なお、本実施形態の説明では、出力電圧の極性が正から負へ変化するゼロクロスポイント付近であって、出力電流が正である場合としているが、ゼロクロスポイント付近以外の場合であっても、還流電流を分流させるという動作は適用可能である。
【００１９】
前述した特許文献１の場合、ツェナーダイオードの降伏電圧でスイッチング素子を逆回復時にオンさせ、順方向の電流を流すことによってサージ電圧をクランプする。これとは仕組みが異なり、本発明の場合、しきい値より低いゲート電圧をスイッチング素子に与えておくことで逆回復時に逆導通させ、還流電流を分流することによってサージ電圧を抑制する。ツェナーダイオードを使用する必要が無く、回路素子の追加が不要なので、電力変換装置の簡素化、小型化に貢献する。
【００２０】
図４の駆動方法は、３レベルのマルチレベルインバータである中性点クランプ（ＮＰＣ：Neutral Point Clamped）方式の電力変換装置にも応用することができる。図６にその回路例を示す。直流電源Ｅの高電位側と低電位側との間に２つのコンデンサＣ１，Ｃ２を同極性で直列に接続してあり、該２つのコンデンサＣ１，Ｃ２どうしの相互接続点に中性点（中間電位Ｅ／２）が設けられている。
【００２１】
直流電源Ｅの高電位側と低電位側との間に、ＭＯＳＦＥＴとした２つのスイッチング素子Ｑ１，Ｑ２が同極性で直列に接続され、そして、このスイッチング素子Ｑ１，Ｑ２のそれぞれに対してＳＢＤとしたダイオードＤ１，Ｄ２を逆並列接続してある。高電位側のスイッチング素子Ｑ１及びダイオードＤ１により上アームが構成され、低電位側のスイッチング素子Ｑ２及びダイオードＤ２により下アームが構成される。また、上アームと下アームの接続点と中性点との間に、ＭＯＳＦＥＴとした２つのスイッチング素子Ｑ３，Ｑ４が逆極性で直列に接続され、そして、このスイッチング素子Ｑ３，Ｑ４のそれぞれに対してＳＢＤとしたダイオードＤ３，Ｄ４が逆並列に接続されている。これらスイッチング素子Ｑ３，Ｑ４及びダイオードＤ３，Ｄ４により双方向スイッチの中間アームが構成されている。この図６に示す主回路を３組接続してハーフブリッジ回路を構成すれば、三相交流用の電力変換装置とすることができる。
【００２２】
図６の電力変換装置の場合、デッドタイムでは、中間アームのスイッチング素子Ｑ３，Ｑ４のいずれか一方がオン電圧で駆動されて還流電流が流れるが、このときスイッチング素子Ｑ３，Ｑ４の他方は、従来の制御では、オフ電圧で駆動される。これに本発明を適用し、当該スイッチング素子Ｑ３，Ｑ４の他方に対するデッドタイムの駆動電圧を、オフ電圧よりは高く且つ該スイッチング素子のしきい値電圧よりは低い電圧に維持する。そして、デッドタイム終了でターンオンさせる上アーム又は下アームのスイッチング素子Ｑ１，Ｑ２の駆動電圧をオン電圧へ上げた後に、オフ電圧まで落とす制御とする。図６中には、スイッチング素子Ｑ１，Ｑ２，Ｑ４がオフ、スイッチング素子Ｑ３がオンの場合のデッドタイムにおける還流電流を一点鎖線で示してあり（Ｑ３→Ｄ４）、これに加えて、ここに説明する駆動方法に従ってスイッチング素子Ｑ４を通しても点線矢示するように還流電流が流れる。したがって、この駆動方法によって当該回路でも、上述した通りサージ電圧が抑制される。
【符号の説明】
【００２３】
Ｑ１，Ｑ２，Ｑ３，Ｑ４  逆導通可能なスイッチング素子
Ｄ１，Ｄ２，Ｄ３，Ｄ４  ダイオード
Ｅ  直流電源
Ｌ  インダクタンス
【図１】
2019024289.tif 000003
【図２】
2019024289.tif 000004
【図３】
2019024289.tif 000005
【図４】
2019024289.tif 000006
【図５】
2019024289.tif 000007
【図６】
2019024289.tif 000008