(57)【要約】     【課題】  電子部品間の伝送速度の高いプリント配線板の提供    【解決手段】  プリント配線板１０は、大径ビア導体１６０Ｆと小径ビア導体１６０とを備える。小径ビア導体を第１電子部品１１０Ａと第２電子部品１１０Ｂ間のデータ伝送のために用いることで、配線密度を高め、電子部品間の伝送速度を高くできる。高速信号線５５８ｓｓ、４５８ｓｓ、３５８ｓｓ、２５８ｓｓ、１５８ｓｓが、グランドパターン、又は、電源パターンに挟まれるため、伝送速度を高くすることができる。【選択図】  図３
2019125765.tif 000002
【特許請求の範囲】
【請求項１】
第１面と前記第１面の反対側の第２面とを有するコア基板と、
前記コア基板を貫通するスルーホール導体と、
前記コア基板の前記第１面上に形成された複数の樹脂絶縁層と、
前記複数の樹脂絶縁層上に形成された導体層と、前記複数の樹脂絶縁層に形成された大きな径を有するビア導体（大径のビア導体）と小さな径を有するビア導体（小径のビア導体）と、
最外の樹脂絶縁層上に形成され、第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドとを含む最外の導体層と、を有するプリント配線板であって、
前記大径のビア導体の径は前記小径のビア導体の径より小さく、前記小径のビア導体を接続する信号線の少なくとも一部が、前記信号線より幅広の同一層上のグランドパターン、又は、電源パターンに挟まれる。
【請求項２】
請求項１のプリント配線板であって、
前記信号線は、上層及び下層のグランドパターン、又は、電源パターンに挟まれる。
【請求項３】
請求項１又は請求項２のプリント配線板であって、
前記小径のビア導体は、小径のビア導体同士のみ前記導体層を介して接続される。
【請求項４】
請求項１〜請求項３のいずれか１のプリント配線板であって、
前記小径のビア導体は前記第１電子部品と前記第２電子部品間のデータ伝送のための専用の配線である。
【請求項５】
請求項１〜請求項４のいずれか１のプリント配線板であって、
前記大径のビア導体の径は、前記小径のビア導体の径の２倍以上である。
【請求項６】
請求項１のプリント配線板であって、
前記第１電子部品はロジックＩＣであり、前記第２電子部品はメモリである。
【請求項７】
請求項１のプリント配線板であって、
前記第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッド上に半田バンプが設けられている。
【請求項８】
請求項１のプリント配線板であって、
前記大径のビア導体は主として電源ライン、グランドラインの配線である。
【請求項９】
請求項１のプリント配線板であって、
前記大径のビア導体は前記樹脂絶縁層の外縁側に配置され、
前記小径のビア導体は前記樹脂絶縁層の中心側に配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電子部品を搭載するプリント配線板に関する。
【背景技術】
【０００２】
特許文献１はマルチチップモジュール基板を開示している。特許文献１の図１によれば、１つの基板に２つのＬＳＩが搭載されている。そして、２つのＬＳＩは複数の配線層で接続されている。特許文献１の図１では、複数の配線層は異なる絶縁層内に描かれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−５３３４９号公報
【発明の概要】
【０００４】
[特許文献１の課題]
特許文献１はマルチチップモジュール基板を開示している。そして、特許文献１の図１や１４段落に開示されているように、特許文献１の図１に示されているマルチチップモジュール基板は、４層の配線層を有している。そして、特許文献１の図１によれば、全４層が２つのＬＳＩを結ぶ配線を有し、異なる層の配線は同一径のスルーホールを介して接続されていると思われる。
ここで、同一径のスルーホールを用いる場合、配線密度を高めることが困難であり、特許文献１のマルチチップモジュール基板では、電子部品間の伝送速度を高くすることが難しいと推察される。
【課題を解決するための手段】
【０００５】
本発明に係るプリント配線板は、第１面と第１面の反対側の第２面とを備えるコア基板と、前記コア基板を貫通するスルーホール導体と、前記コア基板の前記第１面上に形成された複数の樹脂絶縁層と、前記複数の樹脂絶縁層上に形成された導体層と、前記複数の樹脂絶縁層に形成された大径のビア導体（大径のビア導体）と小径のビア導体（小径のビア導体）と、最外の樹脂絶縁層上に形成され、第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドとを含む最外の導体層と、を有する。そして、前記小径のビア導体を接続する信号線の少なくとも一部が、前記信号線より幅広の同一層上のグランドパターン、又は、電源パターンに挟まれる。
【０００６】
[実施形態の効果]
本発明の実施形態によれば、大径のビア導体と小径のビア導体とを備えるため、小径のビア導体を第１電子部品と第２電子部品間のデータ伝送のための配線として用いることで、配線密度を高め、電子部品間の伝送速度を高くすることができる。そして、小径のビア導体を接続する信号線が、同一層のグランドパターン、又は、電源パターンに挟まれるため、電子部品間の伝送速度を高くすることができ、更に、外部からのノイズからの影響を受け難くなる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係るプリント配線板の断面図
【図２】実施形態の応用例に係るプリント配線板の断面図
【図３】実施形態のプリント配線板の断面拡大図
【図４】図４（Ａ）は導体層の平面図、図４（Ｂ）は図４（Ａ）のｂ−ｂ断面図
【発明を実施するための形態】
【０００８】
図１は、実施形態のプリント配線板１０の断面図である。
プリント配線板１０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓとを有するコア基板３０と、コア基板３０の第１面Ｆ上に形成されている第１ビルドアップ層５５Ｆと、コア基板３０の第２面Ｓ上に形成されている第２ビルドアップ層５５Ｓと、第１ビルドアップ層５５Ｆ上に形成されている第１ソルダーレジスト層７０Ｆと、第２ビルドアップ層５５Ｓ上に形成されている第２ソルダーレジスト層７０Ｓとを有する。
【０００９】
コア基板３０はコア層２０ｚとコア層２０ｚの第１面Ｆ上に形成されている第１面導体層３４Ｆとコア層２０ｚの第２面Ｓ上に形成されている第２面導体層３４Ｓを有する。コア基板３０は、さらに、コア層２０ｚを貫通するスルーホール導体３６を有する。スルーホール導体３６の第１ランド３６ＦＲは第１面導体層３４Ｆに含まれる。スルーホール導体３６の第２ランド３６ＳＲは第２面導体層３４Ｓに含まれる。第１面導体層３４Ｆと第２面導体層３４Ｓはスルーホール導体３６を介して接続されている。
【００１０】
第２ビルドアップ層５５Ｓは、コア基板３０の第２面Ｓと第２面導体層３４Ｓ上に形成されている第１樹脂絶縁層１５０Ｓと、第１樹脂絶縁層１５０Ｓ上に形成されている第１導体層１５８Ｓと、第１樹脂絶縁層１５０Ｓと第１導体層１５８Ｓ上に形成されている第２樹脂絶縁層２５０Ｓと、第２樹脂絶縁層２５０Ｓ上に形成されている第２導体層２５８Ｓと、第２樹脂絶縁層２５０Ｓと第２導体層２５８Ｓ上に形成されている第３樹脂絶縁層３５０Ｓと、第３樹脂絶縁層３５０Ｓ上に形成されている第３導体層３５８Ｓと、第３樹脂絶縁層３５０Ｓと第３導体層３５８Ｓ上に形成されている第４樹脂絶縁層４５０Ｓと、第４樹脂絶縁層４５０Ｓ上に形成されている第４導体層４５８Ｓと、第４樹脂絶縁層４５０Ｓと第４導体層４５８Ｓ上に形成されている第５樹脂絶縁層５５０Ｓと、第５樹脂絶縁層５５０Ｓ上に形成されている第５導体層５５８Ｓと、第５樹脂絶縁層５５０Ｓと第５導体層５５８Ｓ上に形成されている第６樹脂絶縁層６５０Ｓと、第６樹脂絶縁層６５０Ｓ上に形成されている第６導体層６５８Ｓと、を有する。第２ビルドアップ層５５Ｓは、さらに、各樹脂絶縁層１５０Ｓ、２５０Ｓ、３５０Ｓ、４５０Ｓ、５５０Ｓ、６５０Ｓを貫通するビア導体１６０Ｓ、２６０Ｓ、３６０Ｓ、４６０Ｓ、５６０Ｓ、６６０Ｓを有する。第２面導体層３４Ｓと第１導体層１５８Ｓは、第１樹脂絶縁層１５０Ｓを貫通する第１ビア導体１６０Ｓを介して接続されている。第１導体層１５８Ｓと第２導体層２５８Ｓは第２樹脂絶縁層２５０Ｓを貫通する第２ビア導体２６０Ｓを介して接続される。第２導体層２５８Ｓと第３導体層３５８Ｓは第３樹脂絶縁層３５０Ｓを貫通する第３ビア導体３６０Ｓを介して接続されている。第３導体層３５８Ｓと第４導体層４５８Ｓは第４樹脂絶縁層４５０Ｓを貫通する第４ビア導体４６０Ｓを介して接続されている。第４導体層４５８Ｓと第５導体層５５８Ｓは第５樹脂絶縁層５５０Ｓを貫通する第５ビア導体５６０Ｓを介して接続されている。第５導体層５５８Ｓと第６導体層６５８Ｓは第６樹脂絶縁層６５０Ｓを貫通する第６ビア導体６６０Ｓを介して接続されている。
【００１１】
第６樹脂絶縁層６５０Ｓと第６導体層６５８Ｓ上に第２開口７２Ｓを有する第２ソルダーレジスト層７０Ｓが形成されている。第２開口７２Ｓから露出される第６導体層６５８Ｓは、マザーボードと接続するための第２パッド７４Ｓを形成する。
【００１２】
第１ビルドアップ層５５Ｆは、コア基板３０の第１面Ｆと第１面導体層３４Ｆ上に形成されている第１樹脂絶縁層１５０Ｆと、第１樹脂絶縁層１５０Ｆ上に形成されている第１導体層１５８Ｆと、第１樹脂絶縁層１５０Ｆと第１導体層１５８Ｆ上に形成されている第２樹脂絶縁層２５０Ｆと、第２樹脂絶縁層２５０Ｆ上に形成されている第２導体層２５８Ｆと、第２樹脂絶縁層２５０Ｆと第２導体層２５８Ｆ上に形成されている第３樹脂絶縁層３５０Ｆと、第３樹脂絶縁層３５０Ｆ上に形成されている第３導体層３５８Ｆと、第３樹脂絶縁層３５０Ｆと第３導体層３５８Ｆ上に形成されている第４樹脂絶縁層４５０Ｆと、第４樹脂絶縁層４５０Ｆ上に形成されている第４導体層４５８Ｆと、第４樹脂絶縁層４５０Ｆと第４導体層４５８Ｆ上に形成されている第５樹脂絶縁層５５０Ｆと、第５樹脂絶縁層５５０Ｆ上に形成されている第５導体層５５８Ｆと、第５樹脂絶縁層５５０Ｆと第５導体層５５８Ｆ上に形成されている第６樹脂絶縁層６５０Ｆと、第６樹脂絶縁層６５０Ｆ上に形成されている第６導体層６５８Ｆと、を有する。第１ビルドアップ層５５Ｆは、さらに、各樹脂絶縁層１５０Ｆ、２５０Ｆ、３５０Ｆ、４５０Ｆ、５５０Ｆ、６５０Ｆを貫通する大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆと、小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０とを有する。大径のビア導体は相対的に大きな径を有するビア導体であり、小径のビア導体は相対的に小さな径を有するビア導体である。そして、大径のビア導体の径は小径のビア導体の径より大きい。大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆは、樹脂絶縁層の外縁側領域ＥＯに配置されている。小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０は、樹脂絶縁層の中心側領域ＥＣに配置されている。第１面導体層３４Ｆと第１導体層１５８Ｆは、第１樹脂絶縁層１５０Ｆを貫通する第１大径ビア導体１６０Ｆを介して接続されている。第１導体層１５８Ｆと第２導体層２５８Ｆは第２樹脂絶縁層２５０Ｆを貫通する第２大径ビア導体２６０Ｆを介して接続される。第２導体層２５８Ｆと第３導体層３５８Ｆは第３樹脂絶縁層３５０Ｆを貫通する第３大径ビア導体３６０Ｆを介して接続されている。第３導体層３５８Ｆと第４導体層４５８Ｆは第４樹脂絶縁層４５０Ｆを貫通する第４大径ビア導体４６０Ｆを介して接続されている。第４導体層４５８Ｆと第５導体層５５８Ｆは第５樹脂絶縁層５５０Ｆを貫通する第５大径ビア導体５６０Ｆを介して接続されている。第５導体層５５８Ｆと第６導体層６５８Ｆは第６樹脂絶縁層６５０Ｆを貫通する第６大径ビア導体６６０Ｆを介して接続されている。第６樹脂絶縁層６５０Ｆと第６導体層６５８Ｆ上に外縁側領域ＥＯに大径開口７２Ｆを、中心側領域ＥＣに小径開口７２を有する第１ソルダーレジスト層７０Ｆが形成されている。大径開口７２Ｆから露出される大径パッド７４Ｆ上に大径金属ポスト７６Ｆが形成されている。小径開口７２から露出される小径パッド７４上に小径金属ポスト７６が形成されている。
【００１３】
図２はプリント配線板の応用例を示す。
図２に示されるように、大径金属ポスト７６Ｆ、小径金属ポスト７６を介して第１電子部品１１０Ａと第２電子部品１１０Ｂとがプリント配線板１０に実装されている。第１電子部品１１０Ａは例えばロジックＩＣであり、第２電子部品１１０Ｂはメモリである。
【００１４】
図３は、図２中のＦＣ部分の拡大図である。
第１電子部品１１０Ａの第６端子６６２ａは、第６小径ビア導体６６０、第５配線５５８、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第６端子６６２ｂに接続されている。第５配線５５８は第５導体層５５８Ｆの一部である。第１電子部品１１０Ａの第５端子５６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４配線４５８、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第５端子５６２ｂに接続されている。第４配線４５８は第４導体層４５８Ｆの一部である。第１電子部品１１０Ａの第４端子４６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４小径ビア導体４６０、第３配線３５８、第４小径ビア導体４６０、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第４端子４６２ｂに接続されている。第３配線３５８は第３導体層３５８Ｆの一部である。第１電子部品１１０Ａの第３端子３６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４小径ビア導体４６０、第３小径ビア導体３６０、第２配線２５８、第３小径ビア導体３６０、第４小径ビア導体４６０、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第３端子３６２ｂに接続されている。第２配線２５８は第２導体層２５８Ｆの一部である。第１電子部品１１０Ａの第２端子２６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４小径ビア導体４６０、第３小径ビア導体３６０、第２小径ビア導体２６０、第１配線１５８、第２小径ビア導体２６０、第３小径ビア導体３６０、第４小径ビア導体４６０、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第２端子２６２ｂに接続されている。第１配線１５８は第１導体層１５８Ｆの一部である。第１電子部品１１０Ａの第１端子１６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４小径ビア導体４６０、第３小径ビア導体３６０、第２小径ビア導体２６０、第１配線１５８、第１小径ビア導体１６０、第１面配線３４、第１小径ビア導体１６０、第１配線１５８、第２小径ビア導体２６０、第３小径ビア導体３６０、第４小径ビア導体４６０、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第１端子１６２ｂに接続されている。第１面配線３４は第１面導体層３４Ｆの一部である。小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０の径Ｄ（樹脂絶縁層の上面の開口径）は１０μｍである。大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆの径ＤＦ（樹脂絶縁層の上面の開口径）は２５μｍである。大径ビア導体の径ＤＦは小径ビア導体の径Ｄの２倍以上であることが望ましい。データ伝送の専用線の高密度化が行える。一方、大径ビア導体の径ＤＦは小径ビア導体の径Ｄの４倍未満であることが望ましい。４倍を超えると配線密度差が大きくなり過ぎて、配線信頼性が低下するからである。
【００１５】
小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０は、配線３４、１５８、２５８、３５８、４５８、５５８を介して接続される。配線３４、１５８、２５８、３５８、４５８、５５８は、主として第１電子部品１１０Ａと第２電子部品１１０Ｂ間のデータ伝送のための配線である。一方、大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆは、プリント配線板が搭載される外部基板側からの信号線、外部基板側への信号線も含まれるが、主として電源ライン、グランドラインの配線である。ここで、最下層の第１樹脂絶縁層１５０Ｆに設けられる小径ビア導体１６０は、スルーホール導体３６及びスルーホール導体の第１ランド３６ＦＲ上に設けられない。一方、最下層の第１樹脂絶縁層１５０Ｆに設けられる大径ビア導体１６０Ｆは、スルーホール導体３６及びスルーホール導体の第１ランド３６ＦＲ上に設けられる。
【００１６】
図４（Ａ）は、図３中のＡ矢視の第５配線５５８の平面図である。
第５配線５５８には、信号を伝送する信号線５５８ｓ、高速信号を伝送する高速信号線５５８ｓｓと、高速信号線５５８ｓｓより幅広のグランドパターン５５８ｇと、高速信号線５５８ｓｓより幅広の電源パターン５５８ｐとが含まれる。高速信号線５５８ｓｓは、同じ樹脂絶縁層５５０Ｆ上に形成されたグランドパターン５５８ｇ、グランドパターン５５８ｇ間、電源パターン５５８ｐ、電源パターン５５８ｐ間、グランドパターン５５８ｇ、電源パターン５５８ｐ間に挟まれている。
【００１７】
図４（Ｂ）は、図４（Ａ）中のｂ−ｂ断面図である。
第４配線４５８には、信号を伝送する信号線４５８ｓ、高速信号を伝送する高速信号線４５８ｓｓと、高速信号線４５８ｓｓより幅広のグランドパターン４５８ｇと、高速信号線４５８ｓｓより幅広の電源パターン４５８ｐとが含まれる。高速信号線４５８ｓｓは、同じ樹脂絶縁層４５０Ｆ上に形成されたグランドパターン４５８ｇ又は電源パターン４５８ｐ間に挟まれている。
【００１８】
第３配線３５８には、信号を伝送する信号線３５８ｓ、高速信号を伝送する高速信号線３５８ｓｓと、高速信号線３５８ｓｓより幅広のグランドパターン３５８ｇと、高速信号線３５８ｓｓより幅広の電源パターン３５８ｐとが含まれる。高速信号線３５８ｓｓは、同じ樹脂絶縁層３５０Ｆ上に形成されたグランドパターン３５８ｇ又は電源パターン３５８ｐ間に挟まれている。
【００１９】
第２配線２５８には、信号を伝送する信号線２５８ｓ、高速信号を伝送する高速信号線２５８ｓｓと、高速信号線２５８ｓｓより幅広のグランドパターン２５８ｇと、高速信号線２５８ｓｓより幅広の電源パターン２５８ｐとが含まれる。高速信号線２５８ｓｓは、同じ樹脂絶縁層２５０Ｆ上に形成されたグランドパターン２５８ｇ又は電源パターン２５８ｐ間に挟まれている。
【００２０】
第１配線１５８には、信号を伝送する信号線１５８ｓ、高速信号を伝送する高速信号線１５８ｓｓと、高速信号線１５８ｓｓより幅広のグランドパターン１５８ｇと、高速信号線１５８ｓｓより幅広の電源パターン１５８ｐとが含まれる。高速信号線１５８ｓｓは、同じ樹脂絶縁層１５０Ｆ上に形成されたグランドパターン１５８ｇ又は電源パターン１５８ｐ間に挟まれている。
【００２１】
第４配線４５８の高速信号線４５８ｓｓは、同じ樹脂絶縁層４５０Ｆ上に形成されたグランドパターン４５８ｇ又は電源パターン４５８ｐ間に挟まれると同時に、上層の樹脂絶縁層５５０Ｆ上のグランドパターン５５８ｇ又は電源パターン５５８ｐ、下層の樹脂絶縁層３５０Ｆ上のグランドパターン３５８ｇ又は電源パターン３５８ｐ間に挟まれている。
【００２２】
第３配線３５８の高速信号線３５８ｓｓは、同じ樹脂絶縁層３５０Ｆ上に形成されたグランドパターン３５８ｇ又は電源パターン３５８ｐ間に挟まれると同時に、上層の樹脂絶縁層４５０Ｆ上のグランドパターン４５８ｇ又は電源パターン４５８ｐ、下層の樹脂絶縁層２５０Ｆ上のグランドパターン２５８ｇ又は電源パターン２５８ｐ間に挟まれている。
【００２３】
第２配線２５８の高速信号線２５８ｓｓは、同じ樹脂絶縁層２５０Ｆ上に形成されたグランドパターン２５８ｇ又は電源パターン２５８ｐ間に挟まれると同時に、上層の樹脂絶縁層３５０Ｆ上のグランドパターン３５８ｇ又は電源パターン３５８ｐ、下層の樹脂絶縁層１５０Ｆ上のグランドパターン１５８ｇ又は電源パターン１５８ｐ間に挟まれている。
【００２４】
信号線１５８ｓ、２５８ｓ、３５８ｓ、４５８ｓ、５５８ｓ、高速信号線１５８ｓｓ、２５８ｓｓ、３５８ｓｓ、４５８ｓｓ、５５８ｓｓは、小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０に接続される。グランドパターン１５８ｇ、２５８ｇ、３５８ｇ、４５８ｇ、５５８ｇは、大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆに接続されるか、グランド側に接続されないベタ層として用いられる。電源パターン１５８ｐ、２５８ｐ、３５８ｐ、４５８ｐ、５５８ｐは、大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆに接続される。
【００２５】
小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０を接続する高速信号線５５８ｓｓ、４５８ｓｓ、３５８ｓｓ、２５８ｓｓ、１５８ｓｓが、同一層のグランドパターン、又は、電源パターンに挟まれるため、電子部品間の伝送速度を高くすることができる。更に、第４配線４５８の高速信号線４５８ｓｓ、第３配線３５８の高速信号線３５８ｓｓ、第２配線２５８の高速信号線２５８ｓｓは、同一層のグランドパターン又は電源パターンに挟まれると同時に、上層のグランドパターン又は電源パターンと下層のグランドパターン又は電源パターンに挟まれるため、外部からのノイズからの影響を受け難くなる。
【００２６】
実施形態のプリント配線板１０は、大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆと小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０とを備える。このため、小径ビア導体を第１電子部品１１０Ａと第２電子部品１１０Ｂ間のデータ伝送のための配線として用いることで、プリント配線板の配線密度を高め、電子部品間のデータの伝送速度を高くすることができる。また、大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆを電源ライン、グランドラインとすることで、電源ライン、グランドラインの抵抗を小さくし、ロジックＩＣ等の電子部品が瞬時的に大電力を消費する際にも、電子部品への供給電圧の変動を抑え、電子部品の動作を安定させることができる。第１大径ビア導体１６０Ｆをスルーホール導体３６の直上に配置することで、配線距離を短縮させ、抵抗を小さくすることができる。
【符号の説明】
【００２７】
１０  プリント配線板
１１０Ａ  第１電子部品
１１０Ｂ  第２電子部品
１５０Ｆ、２５０Ｆ、３５０Ｆ、４５０Ｆ、５５０Ｆ、６５０Ｆ  樹脂絶縁層
１５８、２５８、３５８、４５８、５５８、６５８  配線
１５８ｓｓ、２５８ｓｓ、３５８ｓｓ、４５８ｓｓ、５５８ｓｓ  高速信号線
１５８ｇ、２５８ｇ、３５８ｇ、４５８ｇ、５５８ｇ  グランドパターン
１５８ｐ、２５８ｐ、３５８ｐ、４５８ｐ、５５８ｐ  電源パターン
１５８Ｆ、２５８Ｆ、３５８Ｆ、４５８Ｆ、５５８Ｆ、６５８Ｆ  導体層
１６０、２６０、３６０、４６０、５６０、６６０  小径ビア導体
１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆ  大径ビア導体
ＥＯ  外縁側領域
ＥＣ  中心側領域
【図１】
2019125765.tif 000003
【図２】
2019125765.tif 000004
【図３】
2019125765.tif 000005
【図４】
2019125765.tif 000006