(57)【要約】      （修正有）【課題】受光感度および高速性を犠牲にすることなく、高い線形性が得られるアバランシェ・フォトダイオードを提供する。【解決手段】アバランシェ・フォトダイオードは、第１光吸収層１０２の上に形成された増倍層１０３と、増倍層１０３の上に形成されたｎ型の電界制御層１０４と、電界制御層１０４の上に形成された第２光吸収層１０５とを備える。逆バイアス電圧を印可すると、電界制御層１０４のドナー不純物がイオン化し、増倍層１０３に高電界が誘起される。第２光吸収層１０５の不純物濃度が、逆バイアス印可時に十分空乏化するように、電界制御層１０４におけるｎ型のドーピング量が設定されている。【選択図】図１
2019024091.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型の半導体からなるｐ型電極層と、
前記ｐ型電極層の上に形成され、動作電圧において空乏化しない濃度のｐ型の不純物が導入されたｐ型の半導体からなる第１光吸収層と、
前記第１光吸収層の上に形成された増倍層と、
前記増倍層の上に形成された電界制御層と、
前記電界制御層の上に形成された第２光吸収層と、
前記第２光吸収層の上に形成されたｎ型の半導体からなるｎ型電極層と、
前記ｐ型電極層に接続するｐ電極と、
前記ｎ型電極層に接続するｎ電極と、
前記増倍層と前記第１光吸収層との間に、バンドギャップエネルギーが前記増倍層より大きいｐ型の半導体からなるｐ型半導体層と
を備えることを特徴とするアバランシェ・フォトダイオード。
【請求項２】
請求項１記載のアバランシェ・フォトダイオードにおいて、
前記第１光吸収層および前記増倍層は、前記ｎ型電極層より大きな面積に形成されていることを特徴とするアバランシェ・フォトダイオード。
【請求項３】
請求項１または２記載のアバランシェ・フォトダイオードにおいて、
前記ｐ型電極層と前記第１光吸収層との間に配置され、前記第１光吸収層よりも伝導帯端が高い位置にあるｐ型の半導体からなる拡散障壁層を備えることを特徴とするアバランシェ・フォトダイオード。
【請求項４】
請求項１〜３のいずれか１項に記載のアバランシェ・フォトダイオードにおいて、
前記第２光吸収層と前記ｎ型電極層との間に配置され、バンドギャップエネルギーが前記第２光吸収層よりも大きな半導体からなるエッジ電界緩和層を備えることを特徴とするアバランシェ・フォトダイオード。
【請求項５】
請求項１〜４のいずれか１項に記載のアバランシェ・フォトダイオードにおいて、
前記増倍層と前記第２光吸収層との間に形成された前記電界制御層は、ｎ型とされ、
前記第１光吸収層は、前記ｐ型電極層の側から前記第２光吸収層の側にかけて、前記第２光吸収層に近いほど低い不純物濃度とされていることを特徴とするアバランシェ・フォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信などで受光素子として用いられるアバランシェ・フォトダイオードに関するものである。
【背景技術】
【０００２】
光通信における一般的な光レシーバは、フォトダイオードやアバランシェ・フォトダイオードなどの受光素子、ならびに受光素子により生じる光電流を増幅するトランスインピーダンスアンプにより構成される。受光素子は、入射した光を電流に変換する役割を持つ。受光素子では、光吸収層で光が吸収されることで、キャリアとして電子と正孔の対を成し、生成された電子と正孔とが移動することにより電流が流れる。
【０００３】
ここで、フォトダイオードの光電変換効率は量子効率として１００％が上限となる。一方、アバランシェ・フォトダイオードは、素子内において生じた光電子を、高電界下で加速することにより格子と衝突させ、イオン化させることによりキャリアを増幅させる機能を持つ受光素子である。このため、アバランシェ・フォトダイオードは、１光子に対して複数のキャリアが出力され、量子変換効率として１００％を上回る感度を得ることが可能であり、高感度の光レシーバに適用される（非特許文献１参照）。
【０００４】
しかしながら、フォトダイオードと比較してアバランシェ・フォトダイオードは、入力光強度と出力電気信号強度の間の線形性において劣る。このため、近年研究開発が進んでいるデジタルコヒーレント方式のように、出力波形の歪など制約から、光レシーバに、入力光強度と出力電気信号強度の間に高い線形性が要求される場合、アバランシェ・フォトダイオードの適用は困難になる。
【０００５】
これは、光入力強度の高い場合に、電子と比較して移動速度の遅い正孔が光吸収層内に蓄積することによるものであり、空間電荷効果と呼ばれる。フォトダイオードの場合、蓄積した正孔は吸収層の電界強度を局所的に低下させるが、電界強度が０に近くなるまでは応答の線形性は確保される。一方、アバランシェ・フォトダイオードの場合は、蓄積した正孔による電荷が増倍層の電界強度を低下させるため、光入力強度の高い場合には増倍率が低下する。このため、アバランシェ・フォトダイオードの光入力強度に対する電気出力強度の線形性は、フォトダイオードに比べて劣ることになる。
【０００６】
上述したアバランシェ・フォトダイオードの問題を解決する一般的な手段として、光吸収層を単一走行キャリアフォトダイオード（Uni-Traveling Carrier Photodiode：ＵＴＣ−ＰＤ）の構造とすることが考えられる。ＵＴＣ−ＰＤ構造の場合、光吸収層はｐ型にドーピングされているため、高い光入力強度による正孔の蓄積に伴う光入力強度に対する電気出力強度の線形性の劣化は生じない（非特許文献２参照）。
【０００７】
より詳しく説明すると、通常、フォトダイオードはｐ型にドーピングされた層（ｐ層）と、ｎ型にドーピングされた層（ｎ層）とで、光吸収層であるアンドープ層（ｉ層）を挟んだ、ｐ−ｉ−ｎ型のフォトダイオード（ｐｉｎ−ＰＤ）構成を取る。ｐｉｎ−ＰＤ構造では、光吸収層で発生したキャリアは、空乏化したアンドープ層の電界により加速され、高速で移動することが可能になる。しかしながら、発生するキャリアのうち正孔は電子に比べて移動する速度が遅いため、動作速度の制限要因になる。
【０００８】
ＵＴＣ−ＰＤ構造では、上述したｐｉｎ−ＰＤ構造で速度を制限している要因を排除し、更なる高速化を可能にする素子である。アンドープ構造は光吸収層がアンドープで、キャリア走行層がないのに対し、ＵＴＣ−ＰＤ構造では、図１１に示すように、光吸収層（Light Absorption Layer）がｐ型であり、動作時に空乏化される領域（空乏層）がキャリア走行層（Carrier Collecting Layer）として光吸収層とは別の材料で構成されている（非特許文献２参照）。この構成とすることで、光吸収層で発生した小数キャリア（電子）を、空乏化したキャリア走行層に拡散させることができる。また電子のｐ電極側（Contact）への逆拡散を防ぐため、ｐ電極と光吸収層の間にｐ型の「拡散ブロック層（Diffusion Block Layer）」を挿入している。
【０００９】
ｐ型の光吸収層で発生したキャリアのうち、正孔が応答に要する時間は誘電緩和時間相当（１０-12秒オーダ）になるため、正孔の蓄積は起きない。つまり、素子の速度を決める要因としては電子の移動のみを考慮すればよいことになる。ここでＵＴＣ−ＰＤの電子の移動は、ｐ型吸収層での拡散とキャリア走行層でのドリフトになるが、キャリア走行層ではオーバーシュート効果を利用することによりドリフト時間は短くなり、１００ＧＨｚ以上の超高速動作を得ることが可能になる。
【００１０】
ただし、一般的なアンドープ光吸収層におけるキャリア輸送時間は、吸収層厚に反比例し、ＵＴＣ−ＰＤ構造の光吸収層におけるキャリア輸送時間は、吸収層厚の二乗に反比例する。すなわち、ＵＴＣ−ＰＤ構造においては、吸収層厚を薄くして感度を大きく犠牲にする場合、１００ＧＨｚ以上の超高速動作が可能になるが、数１０ＧＨｚ程度の帯域においてはアンドープ光吸収層の方がより高い感度を得られる場合がある。ＵＴＣ−ＰＤ構造では、光電変換効率は量子効率として１００％が上限となる上、特に感度を上げるために吸収層を厚くした場合に、感度が大きく劣化する。
【００１１】
なお、アンドープ光吸収層を用いたアバランシェ・フォトダイオードは、図１２に示すように、ｐ型ＩｎＰ電極層の上に、アンドープ光吸収層（Absorption Layer）、ｐ型電界制御層（p-Field control layer）、ＩｎＡｌＡｓ増倍層（Avalanche layer）、ｎ型電界制御層（n-Field control layer）、ＩｎＰエッジ電界緩和層（Edge-field buffer layer）、ｎ型電極層（n-Contact layer）を設けている（非特許文献３参照）。この構造は、増倍層においてキャリアを増幅することで量子変換効率として１００％を上回る感度を得ることが可能であるが、アンドープの光吸収層を用いているために、線形性に劣る。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】J. C. Campbell, , "Recent Advances in Telecommunications Avalanche Photodiodes", Journal of Lightwave Technology, vol.25, no.1, pp.109-121,2007.
【非特許文献２】T. Ishibashi, N. Shimizu, S. Kodama, H. Ito, T. Nagatsuma and T.Furuta , "Uni-Traveling-Carrier Photodiodes", Ultrafast Electronics and Optoelectronics, vol.13, pp.83-87,1997.
【非特許文献３】M. Nada, Y. Muramoto, H. Yokoyama, N. Shigekawa, T. Ishibashi, and S. Kodama , "Inverted InAlAs/InGaAs Avalanche Photodiode with Low.High.Low Electric Field Profile", Japanese Journal of Applied Physics, vol.51, 02BG03,2012.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、光吸収層としてＵＴＣ−ＰＤ構造、アンドープ構造のいずれを用いたとしても、感度は光吸収層における吸収率に、速度はキャリア輸送時間により支配される。このため、高感度化のためには吸収層を厚くすることが要求され、高速化のためには吸収層の薄膜化が要求され、本質的に高速動作と高感度動作の間にはトレードオフの関係がある。とりわけ、高線形化を考慮した際にはＵＴＣ−ＰＤ構造の光吸収層を選択することが好ましいが、前述のとおり、感度については通常のアンドープ光吸収層以上の劣化を招く。このように、従来では、受光感度および高速性を犠牲にすることなく、高い線形性を得ることができないという問題があった。
【００１４】
本発明は、以上のような問題点を解消するためになされたものであり、アバランシェ・フォトダイオードにおいて、受光感度および高速性を犠牲にすることなく、高い線形性が得られるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係るアバランシェ・フォトダイオードは、ｐ型の半導体からなるｐ型電極層と、ｐ型電極層の上に形成されたｐ型の半導体からなる第１光吸収層と、第１光吸収層の上に形成された増倍層と、増倍層の上に形成された電界制御層と、電界制御層の上に形成された第２光吸収層と、第２光吸収層の上に形成されたｎ型の半導体からなるｎ型電極層と、ｐ型電極層に接続するｐ電極と、ｎ型電極層に接続するｎ電極と、増倍層と第１光吸収層との間に、バンドギャップエネルギーが増倍層より大きいｐ型の半導体からなるｐ型半導体層とを備える。
【００１６】
上記アバランシェ・フォトダイオードにおいて、第１光吸収層および増倍層は、ｎ型電極層より大きな面積に形成されているとよい。
【００１７】
上記アバランシェ・フォトダイオードにおいて、ｐ型電極層と第１光吸収層との間に配置され、第１光吸収層よりも伝導帯端が高い位置にあるｐ型の半導体からなる拡散障壁層を備えるようにしてもよい。
【００１８】
上記アバランシェ・フォトダイオードにおいて、第２光吸収層とｎ型電極層との間に配置され、バンドギャップエネルギーが第２光吸収層よりも大きな半導体からなるエッジ電界緩和層を備えるようにしてもよい。
【００１９】
上記アバランシェ・フォトダイオードにおいて、増倍層と第２光吸収層との間に形成された前記電界制御層はｎ型とされ、第１光吸収層は、ｐ型電極層の側から第２光吸収層の側にかけて、第２光吸収層に近いほど低い不純物濃度とされていてもよい。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、増倍層を挾んでｐ型の第１光吸収層と第２光吸収層とを備えるようにしたので、アバランシェ・フォトダイオードにおいて、受光感度および高速性を犠牲にすることなく、高い線形性が実現できるという優れた効果が得られるようになる。 
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態１におけるアバランシェ・フォトダイオードの構成を示す断面図である。
【図２Ａ】図２Ａは、通常のアンドープ光吸収層を有する電子注入型のアバランシェ・フォトダイオードのキャリアの移動を模式的に示したバンド図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１におけるアバランシェ・フォトダイオードのキャリアの移動を模式的に示したバンド図である。
【図３】図３は、本発明に係るアバランシェ・フォトダイオードの特性（ａ）および従来のアンドープ光吸収層を有するアバランシェ・フォトダイオードの特性（ｂ）を示す特性図である。
【図４】図４は、通常のアンドープ光吸収層を有する電子注入型アバランシェ・フォトダイオード（黒三角）、ＵＴＣ型光吸収層を有するアバランシェ・フォトダイオード（黒四角）、および本発明に係るアバランシェ・フォトダイオード（黒菱形）の、Ｍ＝１における走行帯域を１とした場合の、各増倍率における走行帯域の劣化率を示した特性図である。
【図５】図５は、本発明の実施の形態２におけるアバランシェ・フォトダイオードの構成を示す断面図である。
【図６】図６は、本発明の実施の形態３におけるアバランシェ・フォトダイオードの構成を示す断面図である。
【図７】図７は、ｐ型半導体層３２１が無い場合（ａ）と、ｐ型半導体層３２１がある場合（ｂ）のトンネルリークの比較を説明するためのバンド図である。
【図８】図８は、本発明の実施の形態４におけるアバランシェ・フォトダイオードの構成を示す断面図である。
【図９】図９は、本発明の実施の形態５におけるアバランシェ・フォトダイオードの構成を示す断面図である。
【図１０】図１０は、本発明の実施の形態５におけるアバランシェ・フォトダイオードのキャリアの移動を模式的に示したバンド図である。
【図１１】図１１は、ＵＴＣ−ＰＤ構造を説明するためのバンド図である。
【図１２】図１２は、アンドープ光吸収層を用いたアバランシェ・フォトダイオードを説明するための構成図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図を参照して説明する。
【００２３】
[実施の形態１]
はじめに、本発明の実施の形態１について、図１を用いて説明する。図１は、本発明の実施の形態１におけるアバランシェ・フォトダイオードの構成を示す断面図である。このアバランシェ・フォトダイオードは、ｐ型の半導体からなるｐ型電極層１０１と、ｐ型電極層１０１の上に形成されたｐ型の半導体からなる第１光吸収層１０２と、第１光吸収層１０２の上に形成された増倍層１０３とを備える。第１光吸収層１０２は、ｐ型の不純物が導入（ドーピング）されてｐ型とされている。なお、第１光吸収層１０２は、アバランシェ・フォトダイオードの動作電圧において、空乏化しない程度に不純物がドーピングされている。
【００２４】
また、実施の形態１のアバランシェ・フォトダイオードは、増倍層１０３の上に形成されたｎ型の電界制御層１０４と、電界制御層１０４の上に形成された第２光吸収層１０５と、第２光吸収層１０５の上に形成されたｎ型の半導体からなるｎ型電極層１０６と、ｐ型電極層１０１に接続するｐ電極１０７と、ｎ型電極層１０６に接続するｎ電極１０８とを備える。このアバランシェ・フォトダイオードは、ｐ電極１０７の側からは、ｐ型電極層１０１，第１光吸収層１０２，増倍層１０３，電界制御層１０４，第２光吸収層１０５，ｎ型電極層１０６が、これらの順に積層されている。
【００２５】
なお、当然ではあるが、第１光吸収層１０２および第２光吸収層１０５は、目的とする光の波長に対応するバンドギャップエネルギーのＩＩＩ−Ｖ族化合物半導体から構成され、他の層は、第１光吸収層１０２および第２光吸収層１０５とは、異なるバンドギャップエネルギーのＩＩＩ−Ｖ族化合物半導体から構成されている。また、電界制御層１０４のバンドギャップエネルギーは、光吸収層以上のバンドギャップエネルギー以上で、増倍層１０３のバンドギャップエネルギー以下となっていればよい。
【００２６】
このアバランシェ・フォトダイオードは、ｐ電極１０７とｎ電極１０８との間に、逆バイアス電圧を印可すると、電界制御層１０４のドナー不純物がイオン化し、増倍層１０３に高電界が誘起される。第２光吸収層１０５の不純物濃度が、逆バイアス印可時に十分空乏化するように、電界制御層１０４におけるｎ型のドーピング量が設定されている。
【００２７】
従来のアバランシェ・フォトダイオードの層構造では、各層の積層方向において、ｐ電極側に光吸収層を設けた電子注入型、もしくは、ｎ電極側に光吸収層を設けた正孔注入型が採用され、増倍層の片側のいずれかの側に光吸収層を設けている。この構造は、なだれ過剰ノイズファクタを低く保つための通常の設計指針に基づいたものである。
【００２８】
上述した構成に対し、本発明では、増倍層１０３の両側にｐ型ドーピングされた第１光吸収層１０２と、第２光吸収層１０５とを配置する。光吸収層全層厚が同一の条件では、本発明の構成では第１光吸収層１０２と第２光吸収層１０５に分割されているだけで、なだれ増倍が起きない状態の受光感度に変わりはない。
【００２９】
光吸収により第１光吸収層１０２および第２光吸収層１０５内に電子・正孔対が生成されると、第１光吸収層１０２の電子は、電子拡散により増倍層１０３に達し、第２光吸収層１０５の正孔は、正孔ドリフトにより増倍層１０３に達し、電子と正孔は、共にイオン化プロセスを通してなだれ増倍を誘起する。このように、本発明の構成によれば、二重注入によるなだれ増倍を行う。増倍層１０３に注入された電子と正孔それぞれが、増倍層１０３で発生させる電子・正孔対の数は、第１光吸収層１０２と第２光吸収層１０５とのそれぞれの厚さ、および電子、正孔それぞれのイオン化率に依存する。
【００３０】
ここで、光入力強度が高くなった場合には、第１光吸収層１０２においては、一般的なアンドープ光吸収層において生じるような正孔の蓄積（空間電荷効果）に伴う、電界強度の変位は生じない。また、第２光吸収層１０５においては、増倍層１０３付近のキャリアの蓄積は、電極までの走行距離の長い電子において生じ得るが、この飽和速度は正孔に比べて１桁程度大きい。このため、通常のアンドープ光吸収層にみられるような正孔の蓄積による空間電荷効果と比較すると、影響は小さい。
【００３１】
以下、通常のアンドープ光吸収層を有する電子注入型のアバランシェ・フォトダイオードと、本発明に係るアバランシェ・フォトダイオードとの、各々のバンド状態について説明する。図２Ａは、通常のアンドープ光吸収層を有する電子注入型のアバランシェ・フォトダイオードのキャリアの移動を模式的に示したバンド図である。また、図２Ｂは、本発明の実施の形態１におけるアバランシェ・フォトダイオードのキャリアの移動を模式的に示したバンド図である。
【００３２】
なお、図２Ａにおいて、１０２ａは、アンドープ光吸収層、１０３ａは、増倍層、１０４ａは、電界制御層である。また、アンドープ光吸収層１０２ａの層厚は、Ｗａｂｓ０とし、第１光吸収層１０２の層厚は、Ｗａｂｓ１とし、第２光吸収層１０５の層厚は、Ｗａｂｓ２とする。また、Ｗａｂｓ０＝Ｗａｂｓ１＋Ｗａｂｓ２としている。従って、従来のアバランシェ・フォトダイオードと本発明に係るアバランシェ・フォトダイオードとは、増倍していない状態における受光感度は同一である。また、図２Ａ，図２Ｂにおいて、黒丸は電子を示し、白丸は正孔を示している。
【００３３】
従来のアンドープ光吸収層１０２ａを有するアバランシェ・フォトダイオードの場合、図２Ａに示すように、アンドープ光吸収層１０２ａで生じた電子／正孔は、層厚Ｗａｂｓ０分走行することになる。また、例えばアバランシェ・フォトダイオードの増倍率（Ｍ）が１０以上の高い増倍率になる場合、増倍層１０３ａのインパクトイオン化により生じた多数の正孔は、同様にＷａｂｓ０分走行することになる。ここで、正孔の飽和速度は一般的に電子よりも小さいため、光入力強度が高くなったときには、アンドープ光吸収層１０２ａにおいて、特に電極までの距離の大きい増倍層付近において正孔の蓄積が生じ、増倍層の電界強度を下げることとなる。
【００３４】
また、増倍率を上げた場合においても、光入力強度を上げた場合と同じ影響が生じることとなる。すなわち、増倍層１０３ａにおいて生じた正孔が、アンドープ光吸収層１０２ａに注入されるが、電極までの距離の大きい増倍層１０３ａ付近において、正孔が蓄積することとなる。よって、典型的なアバランシェ・フォトダイオードにおいては、増倍率が大きい方が、より顕著に光入力強度に対する出力電流の線形性の劣化が確認される。
【００３５】
一方、図２Ｂに示す本発明のアバランシェ・フォトダイオードの場合、第１光吸収層１０２はｐ型としているので、増倍率が大きくなった場合、この正孔が走行する距離は、層厚のＷａｂｓ１とはならず、第１光吸収層１０２に注入した後、直ちに誘電緩和する。また、第２光吸収層１０５においては、増倍により生じた正孔はこの領域に注入されることなく、増倍により生じた電子のみが注入される。電子は正孔に比べて飽和速度は大きいため、キャリア輸送特性を大きく劣化させることはない。上述した光入力強度に対する出力電流の関係を図３に示す。図３の（ａ）は、本発明に係るアバランシェ・フォトダイオードの特性を示し、図３の（ｂ）は、従来のアンドープ光吸収層１０２ａを有するアバランシェ・フォトダイオードの特性を示している。
【００３６】
また、ｐドープによるＵＴＣ型の光吸収層を仮定した場合、増倍による正孔は、光吸収層に注入されたのち、直ちに誘電緩和し、キャリア輸送特性には寄与せず、図３の（ａ）に示す、本発明に係るアバランシェ・フォトダイオードと同等の光入力強度−出力電流の関係を示す。ただし、光吸収層厚Ｗａｂｓ０が大きい値を持つ場合、ｐ型とした光吸収層のキャリア輸送メカニズムは電子拡散によるので、高周波特性が著しく低下する。
【００３７】
次に、増倍率と走行帯域との関係について図４を用いて説明する。図４は、通常のアンドープ光吸収層を有する電子注入型アバランシェ・フォトダイオード（黒三角）、ＵＴＣ型光吸収層を有するアバランシェ・フォトダイオード（黒四角）、および本発明に係るアバランシェ・フォトダイオード（黒菱形）の、Ｍ＝１における走行帯域を１とした場合の、各増倍率における走行帯域の劣化率を示したものである。
【００３８】
ここでは仮定として、Ｗａｂｓ０、ならびにＷａｂｓ１＋Ｗａｂｓ２を、０．７μｍとしＧＢＰ（利得帯域幅積：Gain Bandwidth Product）を２４０ＧＨｚとした。また、増倍層などの、光吸収層以外の膜厚を０．２μｍ程度とした。
【００３９】
アンドープ光吸収層を有するアバランシェ・フォトダイオードの場合、Ｍ＝５において３ｄＢ帯域は４０％程度に劣化し、Ｍ＝１０においては３０％程度まで劣化する。一方、ＵＴＣ型光吸収層を有するアバランシェ・フォトダイオードの場合、Ｍ＝１０においても３ｄＢ帯域の劣化率は２０％程度である。この差分は、増倍により生じた正孔の走行によるものであると考えられ、ｐ型光吸収層における増倍率による３ｄＢ帯域の劣化は、単純にＧＢＰのみを反映していると考えられる。ただし、ＵＴＣ型光吸収層を有するアバランシェ・フォトダイオードの場合、光吸収層でのキャリア輸送は電子拡散に依るため、０．７μｍ程度の膜厚ではキャリア輸送時間が比較的大きく、高速動作には適しない。
【００４０】
本発明のアバランシェ・フォトダイオードの場合、アンドープ光吸収層を有するアバランシェ・フォトダイオードと比較し、大幅に増倍率に対する走行帯域の劣化度合いが改善されていることがわかる。
【００４１】
本発明に係るアバランシェ・フォトダイオードの構造は、電子、正孔それぞれのイオン化率に違いがある場合にも、電子のイオン化率と正孔のイオン化率の比が２倍程度の範囲であれば有効な作用をもたらす。一方のキャリアのイオン化率が相対的に高く、他方のキャリアの注入によるなだれ増倍への寄与が少なくなるに従い、本発明に係るアバランシェ・フォトダイオードの利点が失われる傾向がある。しかしながら、一般に、電界が高くなるほど電子と正孔のイオン化率の相対的な比率が小さくなる傾向があり、本発明の設計思想は広く応用できる。電子と正孔のイオン化率が近い材料として、例えば、ＩｎＰがあり、この半導体材料を増倍層とするアバランシェ・フォトダイオードは、本発明を適用するのに好都合と考えられる。
【００４２】
[実施の形態２]
次に、本発明の実施の形態２について、図５を用いて説明する。図５は、本発明の実施の形態２におけるアバランシェ・フォトダイオードの構成を示す断面図である。
【００４３】
このアバランシェ・フォトダイオードは、基板２０１と、基板２０１の上に形成されたｐ型の半導体からなるｐ型電極層２０２と、ｐ型電極層２０２の上に形成されたｐ型の半導体からなる拡散障壁層２０３と、拡散障壁層２０３の上に形成されたｐ型の半導体からなる第１光吸収層２０４と、第１光吸収層２０４の上に形成された増倍層２０５とを備える。第１光吸収層２０４は、ｐ型の不純物がドーピングされてｐ型とされている。なお、第１光吸収層２０４は、アバランシェ・フォトダイオードの動作電圧において、空乏化しない程度に不純物がドーピングされている。
【００４４】
また、実施の形態２のアバランシェ・フォトダイオードは、増倍層２０５の上に形成されたｎ型の電界制御層２０６と、電界制御層２０６の上に形成された第２光吸収層２０７と、第２光吸収層２０７の上に形成されたエッジ電界緩和層２０８と、エッジ電界緩和層２０８の上に形成されたｎ型の半導体からなる第１ｎ型電極層２０９と、第１ｎ型電極層２０９の上に形成されたｎ型の半導体からなる第２ｎ型電極層２１０とを備える。
【００４５】
また、ｐ型電極層２０２に接続するｐ電極２１２と、第２ｎ型電極層２１０に接続するｎ電極２１１とを備える。このアバランシェ・フォトダイオードは、基板２０１の側からは、ｐ型電極層２０２，拡散障壁層２０３，第１光吸収層２０４，増倍層２０５，電界制御層２０６，第２光吸収層２０７，エッジ電界緩和層２０８，第１ｎ型電極層２０９，第２ｎ型電極層２１０が、これらの順に積層されている。
【００４６】
なお、基板２０１の上には、複数のアバランシェ・フォトダイオードが形成されているが、図５では、基板２０１の上に形成された１つのアバランシェ・フォトダイオードを示している。各々のアバランシェ・フォトダイオードは、ｐ型電極層２０２およびこの上の各層が各々分離して個別に形成され、電気的に分離されている。
【００４７】
実施の形態２では、拡散障壁層２０３，第１光吸収層２０４，増倍層２０５，ｎ型の電界制御層２０６が、平面視で同一の形状とされ、第１メサを構成している。また、第２光吸収層２０７，エッジ電界緩和層２０８が、平面視で同一の形状とされて第２メサを構成し、第１メサより小さい面積とされている。また、第１ｎ型電極層２０９，第２ｎ型電極層２１０が、平面視で同一の形状とされて第３メサを構成し、第２メサより小さい面積とされていう。第１メサの内側に第２メサが形成され、第２メサの内側に第３メサが形成されている。例えば、各メサの基板法線方向の中心軸が共通とされていればよい。
【００４８】
なお、当然ではあるが、第１光吸収層２０４および第２光吸収層２０７は、目的とする光の波長に対応するバンドギャップエネルギーのＩＩＩ−Ｖ族化合物半導体から構成され、他の層は、第１光吸収層２０４および第２光吸収層２０７とは、異なるバンドギャップエネルギーのＩＩＩ−Ｖ族化合物半導体から構成されている。また、電界制御層２０６のバンドギャップエネルギーは、増倍層２０５のバンドギャップ以上である方が好ましい。更に理想的には、電界制御層２０６のバンドギャップエネルギーが、増倍層２０５のバンドギャップ以上であるとともに、増倍層２０５の荷電子帯端とのオフセットが１００ｍｅＶ以上である方が、正孔輸送を阻害しない観点から好ましい。
【００４９】
例えば、基板２０１は、鉄をドープすることで高抵抗とされた半絶縁性のＩｎＰからなる半導体基板であればよい。また、ｐ型電極層２０２は、高濃度にｐ型不純物が導入されたＩｎＰから構成されていればよい。また、拡散障壁層２０３は、ｐ型不純物が導入されＩｎＧａＡｓＰから構成されていればよい。また、第１光吸収層２０４は、ｐ型不純物が導入されたＩｎＧａＡｓから構成されていればよい。
【００５０】
また、増倍層２０５は、ＩｎＰから構成されていればよい。また、電界制御層２０６は、ｎ型不純物が導入されたＩｎＰから構成されていればよい。また、第２光吸収層２０７は、ＩｎＧａＡｓから構成されていればよい。また、エッジ電界緩和層２０８は、アンドープのＩｎＰから構成されていればよい。また、第１ｎ型電極層２０９は、ｎ型不純物が導入されたＩｎＰから構成されていればよい。また、第２ｎ型電極層２１０は、高濃度にｎ型不純物が導入されたＩｎＧａＡｓＰから構成されていればよい。
【００５１】
次に、上述したアバランシェ・フォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板２０１上に、ｐ型のＩｎＰ（ｐ型電極層２０２）、ｐ型のＩｎＧａＡｓＰ（拡散障壁層２０３）、ｐ型のＩｎＧａＡｓ（第１光吸収層２０４）、ＩｎＰ（増倍層２０５）、ｎ型のＩｎＰ（電界制御層２０６）、ＩｎＧａＡｓ（第２光吸収層２０７）、ＩｎＰ（エッジ電界緩和層２０８）、ｎ型のＩｎＰ（第１ｎ型電極層２０９）、およびｎ型のＩｎＧａＡｓＰ（第２ｎ型電極層２１０）を、エピタキシャル成長により順次堆積する。これらは、よく知られた有機金属気相成長（ＭＯＶＰＥ）法により形成すればよい。
【００５２】
次に、ｎ型のＩｎＧａＡｓＰの層の上に、例えばｎ電極２１１形成する。例えば、ｎ電極２１１となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、チタン層／白金層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、ｎ型のＩｎＧａＡｓＰの層（第２ｎ型電極層２１０）にオーミック接続するｎ電極２１１が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。
【００５３】
次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、まず、ｎ型のＩｎＧａＡｓＰ、ｎ型のＩｎＰ、ＩｎＰ、ＩｎＧａＡｓ、ｎ型のＩｎＰ、ＩｎＰ、ｐ型のＩｎＧａＡｓ、ｐ型のＩｎＧａＡｓＰの層をパターニングし、平面視で前述し第１メサと同じ形状を形成する。このパターニングにより、ｐ型電極層２０２、拡散障壁層２０３、第１光吸収層２０４、増倍層２０５、および電界制御層２０６を形成する。
【００５４】
次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、ｎ型のＩｎＧａＡｓＰ、ｎ型のＩｎＰ、ＩｎＰ、ＩｎＧａＡｓの各層をパターニングし、平面視で前述した第２メサと同じ形状を形成する。このパターニングにより、第２光吸収層２０７、エッジ電界緩和層２０８を形成する。次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、ｎ型のＩｎＧａＡｓＰ、ｎ型のＩｎＰの各層をパターニングし、前述した第３メサを形成する。このパターニングにより、第１ｎ型電極層２０９、第２ｎ型電極層が形成される。また、形成した第１メサの周囲には、一部のｐ型電極層２０２が露出する。
【００５５】
最後に、上記パターニングにより露出したｐ型電極層２０２の上に、ｐ電極２１２を形成する。ｐ電極２１２は、チタン層／白金層／金層の３層構造とする。ｎ電極２１１と同様に、電子ビーム蒸着法とリフトオフ法とによりｐ電極２１２を形成すればよい。
【００５６】
実施の形態２において、ｐ型電極２１２とｎ型電極２１１との間に逆バイアス電圧を印可すると、増倍層２０５の上層に配置されるｎ型の電界制御層２０６のドナー不純物がイオン化し、増倍層２０５に高電界が誘起される。このアバランシェ・フォトダイオードの動作は、前述した実施の形態１と同様である。なお、ここでは示していないが、第１光吸収層２０４と増倍層２０５の間、およびｎ型の電界制御層２０６と第２光吸収層２０７の間に、バンドギャップが両層の間にある「バンドギャップ傾斜層」を設けても良いことは、通常のアバランシェ・フォトダイオードの場合と同じように、ヘテロ界面のバリアの影響を抑制する意味で有効である。
【００５７】
実施の形態２においては、第１メサ、第２メサ、第３メサの平面視の面積を順次縮小して配置している。これは、第１光吸収層２０４、第２光吸収層２０７の側面の電界強度を緩和することにある。仮に３段階のメサを形成しない構造の場合、アバランシェ・フォトダイオードを動作状態となるよう逆バイアス電圧を上げると、デバイス内部（バルク）の電位に応じた電位分布がメサ表面に現れ、この電界に依存して表面リーク電流が流れてしまう。これは、アバランシェ・フォトダイオードの受信動作における感度を劣化させ、また、アバランシェ・フォトダイオードの寿命を短くする要因となるので、好ましいものではない。
【００５８】
実施の形態２のアバランシェ・フォトダイオードにおいても、動作状態とすべく逆バイアス電圧を上げるに従い、第１光吸収層２０４の一部から第１ｎ型電極層２０９（第２ｎ型電極層２１０）の一部まで空乏化する。しかしながら、第１メサの上面＝電界制御層２０６の空乏化が終了すると、更に逆バイアス電圧を上げても、電界制御層２０６の電位はほとんど変化しない。これは、第２メサ周囲の電界制御層２０６の上の媒質（例えば絶縁体）の誘電率が半導体よりも十分に小さいこと、また、第１ｎ型電極層２０９（第２ｎ型電極層２１０）の周辺から第１メサの周辺までの空間的な距離が十分の大きいことによる。これらの結果、第１メサ周辺部の電界強度の上昇を抑えることが可能となる（引用文献３）。
【００５９】
同様のことは、第２メサの上面＝第１ｎ型電極層２０９（第２ｎ型電極層２１０）についても成立し、更に逆バイアス電圧を上げても、第２光吸収層２０７およびエッジ電界緩和層２０８の側面の電界強度が上昇し続けることはない。
【００６０】
実施の形態２において、増倍層２０５を挾んで最もバンドギャップの小さい第１光吸収層２０４および第２光吸収層２０７を配置している。このため、従来のアバランシェ・フォトダイオードと比較してメサ側面の電界強度の緩和に特に注意を要する。上述したように多段メサ構造を有することにより、メサの側面の電界強度を大幅に低減することができる。
【００６１】
実施の形態２においては、ｐ型電極層２０２と第１光吸収層２０４の間に、例えばＩｎＧａＡｓＰによる拡散障壁層２０３を設けている。この理由について説明する。第１光吸収層２０４におけるキャリア輸送は、電子拡散によるものである。このため、光吸収により第１光吸収層２０４で生成した電子は、ｐ型電極層２０２側にも拡散しうる。この場合、受光感度が第１光吸収層２０４の層厚から期待できる値よりも劣化する懸念がある。
【００６２】
これに対し、光吸収層構成材料よりも伝導帯端が高い位置にある、例えばＩｎＧａＡｓＰから構成した拡散障壁層２０３に設けることにより、第１光吸収層２０４における、ｐ型電極層２０２側への電子拡散を抑制し、より有効に増倍層２０５側へ電子を輸送させることが可能となる。
【００６３】
ところで、従来提案されてきた反転型アバランシェ・フォトダイオード（非特許文献３参照）と比較して、本発明のアバランシェ・フォトダイオードは、信頼性の確保および動作安定性の確保の上で、設計上特に注意を要する。一般にアバランシェ・フォトダイオードでは、ｐｎ接合のエッジの曲率が中央の曲率より小さいので、アバランシェブレークダウンを起こすために加えられる非常に高い逆方向電圧により、エッジ（edge）の電界が中央の電界より大きくなる。これにより、中央よりエッジでブレークダウン現象が発生する。
【００６４】
反転型アバランシェ・フォトダイオードにおいては、増倍層と隣接してエッジ電界緩和層を配置することで、増倍層へのエッジ電界を緩和していたが、本発明のアバランシェ・フォトダイオードにおいては第２光吸収層２０７においてもエッジブレークダウンの懸念がある。
【００６５】
また、実施の形態２における多段メサ構造を適用した際に、第１ｎ型電極層２０９およびエッジ電界緩和層２０８の界面の表面部分に、この構造に由来した電気力線の集中に伴うエッジ電界が生じる。このエッジ電界により、第２光吸収層２０７や増倍層２０５は、そのエッジ形状に由来した局所的な高い電界が生じ、エッジブレークダウンを引き起こす可能性がある。エッジブレークダウンが生じた場合、アバランシェ・フォトダイオードの増倍率が十分高くなる電圧よりも低電圧でブレークダウンが生じるため、高い増倍率での動作が困難になる。
【００６６】
これに対し、エッジ電界緩和層２０８を設けることにより第３のメサのエッジ部分と、第２光吸収層２０７および増倍層２０５を空間的に分離する。更に、エッジ電界緩和層２０８を、例えばＩｎＰやＩｎＡｌＡｓなどの第２光吸収層２０７よりバンドギャップの大きい材料を適用する。これらのことにより、エッジ電界緩和層２０８自身におけるエッジブレークダウンを抑制できる。
【００６７】
また、第２光吸収層２０７における電界強度は、アバランシェ・フォトダイオードの動作状態において２００ｋＶ／ｃｍ以下であることが望ましい。これは、長期信頼性の観点から、ＩｎＧａＡｓの材料劣化を抑制するためである。
【００６８】
また、ここでは、光吸収層の半導体材料としてＩｎＧａＡｓ、増倍層の半導体材料としてＩｎＰを用いているが、本特許の設計思想は、必ずしも用いる半導体材料を制限するものではなく、様々な半導体材料の組み合わせに適用することができる。
【００６９】
[実施の形態３]
次に、本発明の実施の形態３について、図６を用いて説明する。図６は、本発明の実施の形態３におけるアバランシェ・フォトダイオードの構成を示す断面図である。
【００７０】
このアバランシェ・フォトダイオードは、基板３０１と、基板３０１の上に形成されたｐ型の半導体からなるｐ型電極層３０２と、ｐ型電極層３０２の上に形成されたｐ型の半導体からなる拡散障壁層３０３と、拡散障壁層３０３の上に形成されたｐ型の半導体からなる第１光吸収層３０４と、第１光吸収層３０４の上に形成された増倍層３０５とを備える。第１光吸収層３０４は、ｐ型の不純物がドーピングされてｐ型とされている。なお、第１光吸収層３０４は、アバランシェ・フォトダイオードの動作電圧において、空乏化しない程度に不純物がドーピングされている。
【００７１】
また、実施の形態３のアバランシェ・フォトダイオードは、増倍層３０５の上に形成されたｎ型の電界制御層３０６と、電界制御層３０６の上に形成された第２光吸収層３０７と、第２光吸収層３０７の上に形成されたエッジ電界緩和層３０８と、エッジ電界緩和層３０８の上に形成されたｎ型の半導体からなる第１ｎ型電極層３０９と、第１ｎ型電極層３０９の上に形成されたｎ型の半導体からなる第２ｎ型電極層３１０とを備える。
【００７２】
また、ｐ型電極層３０２に接続するｐ電極３１２と、第２ｎ型電極層３１０に接続するｎ電極３１１とを備える。加えて、実施の形態３では、第１光吸収層３０４と増倍層３０５との間に、ｐ型半導体層３２１を備える。ｐ型半導体層３２１は、バンドギャップエネルギーが増倍層３０５より大きく、例えば、ＩｎＡｌＡｓから構成されている。他の構成は、前述した実施の形態２と同様である。
【００７３】
実施の形態３では、拡散障壁層３０３，第１光吸収層３０４，ｐ型半導体層３２１，増倍層３０５，ｎ型の電界制御層３０６が、平面視で同一の形状とされ、第１メサを構成している。また、第２光吸収層３０７，エッジ電界緩和層３０８が、平面視で同一の形状とされて第２メサを構成し、第１メサより小さい面積とされている。また、第１ｎ型電極層３０９，第２ｎ型電極層３１０が、平面視で同一の形状とされて第３メサを構成し、第２メサより小さい面積とされている。
【００７４】
なお、実施の形態３では、実施の形態２のアバランシェ・フォトダイオードに、新たにｐ型半導体層３２１を加えたものであり、製造方法については、ほぼ同様であり、詳細は省略する。
【００７５】
以下、ｐ型半導体層３２１を追加したことについて説明する。従来のアバランシェ・フォトダイオードにおいても、増倍層と光吸収層の電界強度を動作状態において適切な値とするために、電界制御層を用いることは一般的に知られている。実施の形態３においては、電界制御層３０６の材料を、増倍層３０５のバンドギャップ以上の材料により構成している。この点について、まず説明する。
【００７６】
第１光吸収層３０４のように、高濃度にｐ型ドーピングされている場合、第１光吸収層３０４の全体がアバランシェ・フォトダイオードの動作状態において完全空乏化することは考えにくい。しかし、一般的にアバランシェ・フォトダイオードでは、動作状態では２０Ｖ以上の高い電圧が印加され、増倍層３０５においては、電界強度が６００−９００ｋＶ／ｃｍ程度もの高電界状態となる。このような高電圧状態においては、第１光吸収層３０４がたとえ高濃度にｐ型にドーピングされていても、増倍層３０５とのヘテロ界面近傍においては数１０ｎｍ程度の空乏層が生じる。
【００７７】
このような増倍層３０５近傍の第１光吸収層３０４で生じた電界が数１００ｋＶ／ｃｍに達した場合、第１に、第１光吸収層３０４は典型的にはバンドギャップの小さいＩｎＧａＡｓで構成されるため、トンネルリーク電流が生じる。第２に、実効的な増倍層３０５厚が大きくなることにより、ＧＢＰが低下する。
【００７８】
ここで、トンネルリーク電流が生じる状態を、図７のバンド図に示す。図７において、（ａ）は、ｐ型半導体層３２１が無い場合、（ｂ）はｐ型半導体層３２１がある場合を示している。図７の（ａ）に対し、図７の（ｂ）に示すように、増倍層３０５以上のバンドギャップエネルギーを有するｐ型半導体層３２１を装入することで、光吸収層３０４と増倍層３０５との間の、電界強度の上昇に伴うトンネルリーク電流の発生を抑制することが可能となる。
【００７９】
また、増倍層３０５以上のバンドギャップエネルギーを有する材料を用いることで、ｐ型半導体層３２１の電界強度が高くなった状態でも、ｐ型半導体層３２１において顕著なアバランシェ増倍が生じることは無い。
【００８０】
以上に説明したことにより、ｐ型半導体層３２１の挿入によって、信頼性を担保するとともに、アバランシェ・フォトダイオードの増倍層の膜厚に対する設計性をより高く確保することができ、高いＧＢＰを得ることが可能となる。
【００８１】
[実施の形態４]
次に、本発明の実施の形態４について、図８を用いて説明する。図８は、本発明の実施の形態４におけるアバランシェ・フォトダイオードの構成を示す断面図である。
【００８２】
このアバランシェ・フォトダイオードは、基板４０１と、基板４０１の上に形成されたｎ型の半導体からなる第２ｎ型電極層４０２と、第２ｎ型電極層４０２の上に形成された第１ｎ型電極層４０３と、第１ｎ型電極層４０３の上に形成された第２光吸収層４０４と、第２光吸収層４０４の上に形成されたｎ型電界制御層４０５とを備える。
【００８３】
また、アバランシェ・フォトダイオードは、ｎ型電界制御層４０５の上に形成された増倍層４０６と、増倍層４０６の上に形成されたｐ型電界制御層４０７と、ｐ型電界制御層４０７の上に形成されたエッジ電界緩和層４０８と、エッジ電界緩和層４０８の上に形成された第１半導体層４０９と、第１半導体層４０９の上に形成された第２半導体層４１０とを備える。
【００８４】
また、第２半導体層４１０から第１半導体層４０９にかけて、不純物導入領域４１１にｐ型不純物が導入されている。ｐ型不純物が導入された不純物導入領域４１１の第１半導体層４０９に第１光吸収層４１２が形成され、ｐ型不純物が導入された不純物導入領域４１１の第２半導体層４１０に、ｐ型電極層４１３が形成されている。なお、実施の形態４では、ｐ型電極層４１３が、拡散障壁層の機能も兼ねている。また、ｐ型電極層４１３に接続するｐ電極４１４と、第１ｎ型電極層４０３に接続するｎ電極４１５とを備える。
【００８５】
例えば、基板４０１は、半絶縁性のＩｎＰから構成され、第２ｎ型電極層４０２は、ｎ型のＩｎＰから構成され、第１ｎ型電極層４０３は、ｎ型のＩｎＧａＡｓから構成され、第２光吸収層４０４は、ＩｎＧａＡｓから構成され、ｎ型電界制御層４０５は、ｎ型のＩｎＡｌＡｓから構成されている。
【００８６】
また、増倍層４０６は、ＩｎＰから構成され、ｐ型電界制御層４０７は、ｐ型のＩｎＡｌＡｓから構成され、エッジ電界緩和層４０８は、ＩｎＰから構成され、第１半導体層４０９は、ＩｎＧａＡｓから構成され、第２半導体層４１０は、ＩｎＡｌＡｓから構成されている。
【００８７】
また、不純物導入領域４１１に導入されたｐ型不純物は、例えばＺｎであり、第１半導体層４０９および第２半導体層４１０の平面視で内側の領域に選択拡散により形成すればよい。この場合、第１光吸収層４１２は、Ｚｎをドーパントとしたｐ型のＩｎＧａＡｓから構成され、ｐ型電極層４１３は、Ｚｎをドーパントとしたｐ型のＩｎＡｌＡｓから構成されていることになる。
【００８８】
実施の形態４では、本発明に係るアバランシェ・フォトダイオードを「プレーナー型構造」に適用したものである。実施の形態４においては、素子側面の電界の緩和を、多段メサにより実現するのではなく、ｐ型不純物であるＺｎの選択拡散によって実現している。実施の形態４では、ウエットエッチングによって一部のｎ型電極層４０３を露出させればよく、これ以外には、素子形状形成のためのパターニングプロセスが不要となる。
【００８９】
実施の形態４のアバランシェ・フォトダイオードにおいては、ｐ電極４１４とｐ型電極層４１３との間に電圧を印加すると、まずｐ型電界制御層４０７およびｎ型電界制御層４０５の空乏化が進行する。ここで、ｐ型電界制御層４０７の空乏化が完了した時点で、素子側面の電界強度はそれ以上に上昇することはない。更なる電圧印加は、Ｚｎ選択ドーピングによる不純物導入領域４１１直下の層における電界強度の上昇にのみ寄与する。従って、実施の形態４によれば、多段メサを形成することなく、動作状態において、アバランシェ・フォトダイオードの側面の電界を緩和できる。
【００９０】
実施の形態４では、前述した実施の形態２，３では、多段メサ形成のために複数回必要であったパターニングのための露光・現像工程を縮減することができ、１度のパターニングとＺｎ選択拡散、および金属蒸着などによる電極形成によって素子形成ができるので、作製工程を短縮できる。なお、第１光吸収層を基板側に配置した構成においては、最上層となるｎ型電極層を、シリコンなどのｎ型不純物の選択拡散により形成すればよい。
【００９１】
[実施の形態５]
次に、本発明の実施の形態５について、図９を用いて説明する。図９は、本発明の実施の形態５におけるアバランシェ・フォトダイオードの構成を示す断面図である。このアバランシェ・フォトダイオードは、基板５０１と、基板５０１の上に形成されたｐ型の半導体からなるｐ型電極層５０２と、ｐ型電極層５０２の上に形成されたｐ型の半導体からなる拡散障壁層５０３と、拡散障壁層５０３の上に形成されたｐ型の半導体からなる第１光吸収層５０４と、第１光吸収層５０４の上に形成された増倍層５０５とを備える。第１光吸収層５０４は、ｐ型の不純物がドーピングされてｐ型とされている。なお、第１光吸収層５０４は、アバランシェ・フォトダイオードの動作電圧において、空乏化しない程度に不純物がドーピングされている。
【００９２】
また、実施の形態５のアバランシェ・フォトダイオードは、増倍層５０５の上に形成されたｎ型の電界制御層５０６と、電界制御層５０６の上に形成された第２光吸収層５０７と、第２光吸収層５０７の上に形成されたエッジ電界緩和層５０８と、エッジ電界緩和層５０８の上に形成されたｎ型の半導体からなる第１ｎ型電極層５０９と、第１ｎ型電極層５０９の上に形成されたｎ型の半導体からなる第２ｎ型電極層５１０とを備える。
【００９３】
また、ｐ型電極層５０２に接続するｐ電極５１２と、第２ｎ型電極層５１０に接続するｎ電極５１１とを備える。ｎ電極５１１は、例えば、平面視でリング形状とされている。また、実施の形態５におけるアバランシェ・フォトダイオードは、第１光吸収層５０４は、ｐ型不純物のドーピング濃度が、ｐ型電極層５０２の側から第２光吸収層５０７の側にかけて、第２光吸収層５０７に近いほど低い不純物濃度とされている。例えば、第１光吸収層５０４は、第２光吸収層５０７の側にかけて、不純物濃度が徐々に小さくなっている（grated doping）。
【００９４】
加えて、実施の形態５では、第１光吸収層５０４と増倍層５０５との間に、ｐ型電界制御層５２１を備える。ｐ型電界制御層５２１は、アバランシェ・フォトダイオードの動作電圧においては空乏化するように、ドーピングされている不純物濃度が適宜に設定されている。また、ｐ型電界制御層５２１は、バンドギャップエネルギーが第１光吸収層５０４より大きく、例えば、ＩｎＡｌＧａＡｓから構成されている。他の構成は、前述した実施の形態２と同様である。
【００９５】
実施の形態５では、拡散障壁層５０３，第１光吸収層５０４，ｐ型電界制御層５２１，増倍層５０５，ｎ型の電界制御層５０６が、平面視で同一の形状とされ、第１メサを構成している。また、第２光吸収層５０７，エッジ電界緩和層５０８が、平面視で同一の形状とされて第２メサを構成し、第１メサより小さい面積とされている。また、第１ｎ型電極層５０９，第２ｎ型電極層５１０が、平面視で同一の形状とされて第３メサを構成し、第２メサより小さい面積とされている。
【００９６】
実施の形態５においても、図１０のバンド図に示すように、増倍率が大きくなった場合、増倍層５０５のインパクトイオン化により生じた多数の正孔が走行する距離は、第１光吸収層５０４に注入した後、直ちに誘電緩和する。また、第２光吸収層５０７においては、増倍により生じた正孔はこの領域に注入されることなく、増倍により生じた電子のみが注入される。電子は正孔に比べて飽和速度は大きいため、キャリア輸送特性を大きく劣化させることはない。
【００９７】
なお、実施の形態５では、実施の形態２のアバランシェ・フォトダイオードに、第１光吸収層５０４のドーピングプロファイルを変更し、新たにｐ型電界制御層５２１を加えたものであり、製造方法については、ほぼ同様であり、詳細は省略する。
【００９８】
以下、第１光吸収層５０４のドーピングプロファイルについて説明する。これまで説明したように、本発明において、第１光吸収層５０４は、ＵＴＣ−ＰＤの動作原理を用いたものであり、キャリア輸送機構として電子拡散を用いたものである。この場合、第１光吸収層５０４における電子速度は、電子移動度や拡散係数によって支配される。
【００９９】
実施の形態５における第１光吸収層５０４では、図１０のバンド図に示すように、ｐ型電極層５０２側におけるｐ型の不純物濃度が高いため、伝導帯端（Ｖ．Ｂ．）はフェルミ準位に近づくように位置する。一方、第２光吸収層５０７の側においては不純物濃度が比較的小さいため、フェルミ準位は、伝導帯端からは比較的ミッドギャップ側に位置する。これらの結果、アバランシェ・フォトダイオードの動作時においては、第１光吸収層５０４は空乏化はせずとも、疑似的に電界がかかったようにバンドが傾くことになる。このため、実施の形態５におけるドーピングプロファイルとした第１光吸収層５０４では、電子は拡散に加えてドリフト成分も有することになり、より電子速度が高速になる。結果として、実施の形態５によれば、広帯域化が可能になる。
【０１００】
次に、ｐ型電界制御層５２１について説明する。ｐ型電界制御層５２１は、アバランシェ・フォトダイオード動作時に空乏化することとしている。ｐ型電界制御層５２１を、増倍層５０５以上のバンドギャップとし、単純にｐ型にドーピングした構成とした場合、アバランシェ・フォトダイオードの動作時において、第１光吸収層５０４から注入される拡散電子に対して、吸収層と当該ｐ型層とのバンドオフセットに伴う電子トラップとなりかねない。
【０１０１】
これに対し、ｐ型電界制御層５２１を動作時に空乏化する状態とすることで、アバランシェ・フォトダイオードの動作時においては、ｐ型電界制御層５２１に一定の電界を与え、バンドを傾けることによって第１光吸収層５０４から増倍層５０５への電子注入時における障壁を緩和することができる。
【０１０２】
以上に説明したことにより、実施の形態５によれば、より高い帯域を得ることが可能となる。
【０１０３】
ここで、電界制御層について説明する。アバランシェ・フォトダイオードにおいては、増倍層において数１００ｋＶ／ｃｍの非常に高い電界を生じさせてインパクトイオン化を生じさせる必要があるが、光吸収層においてもこのような高い電界強度が生じると、光吸収層におけるアバランシェ増倍ないしはツェナー降伏が生じることになる。
【０１０４】
アバランシェ・フォトダイオードの増倍層は、インパクトイオン化の際の過剰雑音が小さく、また高い増倍率の時にも帯域の劣化が抑制できるように、慎重に材料および厚さを選択する。これに対し、このような設計をしていない光吸収層においてアバランシェ増倍が生じた場合には、増倍層におけるキャリアの増倍特性を反映することなく、光吸収層の増倍特性でアバランシェ・フォトダイオードの雑音、増倍、帯域特性が制限されてしまう。
【０１０５】
また、光吸収層においてツェナー降伏が生じた場合には、アバランシェ・フォトダイオードの増倍層において高い増倍率が達成されるよりも低い電圧で暗電流が上昇し、ブレークダウンに至る。この場合、アバランシェ・フォトダイオードは所望の感度を得ることができない。
【０１０６】
上述したような光吸収層におけるアバランシェ増倍やツェナー降伏が生じないように、アバランシェ・フォトダイオードにおいては、増倍層と光吸収層との間にドーピングした電界制御層を挟むことで、アバランシェ・フォトダイオードの動作電圧において、光吸収層の電界強度は小さく、増倍層の電界強度は大きく、といった、いわゆる「Ｌｏｗ−ｈｉｇｈ」形状の電界強度プロファイルとなるように設計する。一般には、光吸収層が、ｐ型コンタクト層側に配置される、「電子注入型」のアバランシェ・フォトダイオードでは、ｐ型の不純物を導入して電界制御層をｐ型とし、光吸収層がｎ型コンタクト層側に配置される「正孔注入型」のアバランシェ・フォトダイオードでは、ｎ型の不純物を導入して電界制御層をｎ型としている。
【０１０７】
以上に説明したように、本発明によれば、増倍層を挾んでｐ型の第１光吸収層と第２光吸収層とを備えるようにしたので、アバランシェ・フォトダイオードにおいて、受光感度および高速性を犠牲にすることなく、高い線形性が実現できる。本発明によれば、デジタルコヒーレント方式など、高線形性・高速性を必要とする通信方式において、レシーバの感度を増大することが可能となる。
【０１０８】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【０１０９】
１０１…ｐ型電極層、１０２…第１光吸収層、１０３…増倍層、１０４…電界制御層、１０５…第２光吸収層、１０６…ｎ型電極層、１０７…ｐ電極、１０８…ｎ電極。
【図１】
2019024091.tif 000003
【図２Ａ】
2019024091.tif 000004
【図２Ｂ】
2019024091.tif 000005
【図３】
2019024091.tif 000006
【図４】
2019024091.tif 000007
【図５】
2019024091.tif 000008
【図６】
2019024091.tif 000009
【図７】
2019024091.tif 000010
【図８】
2019024091.tif 000011
【図９】
2019024091.tif 000012
【図１０】
2019024091.tif 000013
【図１１】
2019024091.tif 000014
【図１２】
2019024091.tif 000015