(57)【要約】【課題】大電流容量化および制御信号の均等供給を可能にするパワー半導体モジュールを提供すること。【解決手段】複数の半導体素子は、複数のサブモジュール１０が配置された領域７０の中心Ｃの周囲に沿って配置され、制御入力部１３を有する複数のスイッチング素子Ｓを有する。制御配線５０は、領域７０の中心Ｃを囲み、スイッチング素子Ｓの制御入力部１３と接続された外側配線５１と、中心Ｃまたはその近傍から外側配線５１の外側へと延びる取り出し配線５５と、外側配線５１の内側に配置され、外側配線５１と取り出し配線５５とを接続する内側配線５２とを有する。【選択図】図４
2019050300.tif 000002
【特許請求の範囲】
【請求項１】
第１金属部材と、
前記第１金属部材上に配置された複数のサブモジュールであって、前記第１金属部材に接合された第２金属部材と、前記第２金属部材の上方に配置された第３金属部材と、前記第２金属部材と前記第３金属部材との間に配置され、前記第２金属部材および前記第３金属部材に接合された半導体素子と、をそれぞれが有する複数のサブモジュールと、
前記第１金属部材上に配置された制御配線と、
を備え、
前記複数の半導体素子は、前記複数のサブモジュールが配置された領域の中心の周囲に沿って配置され、制御入力部を有する複数のスイッチング素子を有し、
前記制御配線は、
前記領域の前記中心を囲み、前記スイッチング素子の前記制御入力部と接続された外側配線と、
前記中心またはその近傍から前記外側配線の外側へと延びる取り出し配線と、
前記外側配線の内側に配置され、前記外側配線と前記取り出し配線とを接続する内側配線と、
を有するパワー半導体モジュール。
【請求項２】
前記複数の半導体素子は、前記外側配線の内側に配置されたダイオード素子をさらに有する請求項１記載のパワー半導体モジュール。
【請求項３】
前記複数の半導体素子として、前記スイッチング素子とダイオード素子とが、同じ前記サブモジュールに搭載され、
前記ダイオード素子は、前記スイッチング素子よりも前記領域の前記中心に近い側に配置されている請求項１記載のパワー半導体モジュール。
【請求項４】
前記スイッチング素子の方が前記ダイオード素子よりも水冷流路の上流になるように配置された水冷機構をさらに備えた請求項２または３に記載のパワー半導体モジュール。
【請求項５】
前記制御配線は、基板に形成された導体パターンである請求項１〜４のいずれか１つに記載のパワー半導体モジュール。
【請求項６】
第１金属部材と、
前記第１金属部材上に配置された複数のサブモジュールであって、前記第１金属部材に接合された第２金属部材と、前記第２金属部材の上方に配置された第３金属部材と、前記第２金属部材と前記第３金属部材との間に配置され、前記第２金属部材および前記第３金属部材に接合された半導体素子と、をそれぞれが有する複数のサブモジュールと、
前記第１金属部材上に配置された制御配線と、
を備え、
前記複数の半導体素子は、前記複数のサブモジュールが配置された領域の中心の周囲に沿って配置され、制御入力部を有する複数のスイッチング素子を有し、
前記制御配線は、
前記複数のスイッチング素子の内側に配置されたパッド部と、
前記スイッチング素子の前記制御入力部と、前記パッド部とを接続する接続配線と、
前記中心またはその近傍で前記パッド部に接続された取り出し配線と、
を有するパワー半導体モジュール。
【請求項７】
前記複数の半導体素子は、前記スイッチング素子よりも外側に配置されたダイオード素子をさらに有する請求項６記載のパワー半導体モジュール。
【請求項８】
前記スイッチング素子と前記ダイオード素子は、同じ前記サブモジュールに搭載されている請求項７記載のパワー半導体モジュール。
【請求項９】
前記領域に配置された主回路配線と、
前記複数の第３金属部材と、前記主回路配線とに接続され、前記主回路配線よりも電気抵抗が高い複数のバスバーと、
をさらに備えた請求項１〜８のいずれか１つに記載のパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、パワー半導体素子を搭載したパワー半導体モジュールに関する。
【背景技術】
【０００２】
高耐圧大容量の電力変換器を構築するためには、半導体装置の電流容量を大きくすることが求められる。そのため、装置内に複数の半導体素子を並列実装することが提案されている。
【０００３】
さらに、一般的な電力変換器を構成する半導体素子は、スイッチング素子と、このスイッチング素子に対して逆並列接続されたダイオードとの混載構成を有し、装置の小型化および簡素化のために、スイッチング素子とダイオードとを１つのパッケージ内に収めることが求められる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３２５８２００号公報
【特許文献２】特許第４３８５３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数のスイッチング素子の並列実装により電流容量を最大化するためには、並列接続した複数のスイッチング素子に均等に制御信号が供給されることが望ましい。
【０００６】
本発明の実施形態は、大電流容量化および制御信号の均等供給を可能にするパワー半導体モジュールを提供する。
【課題を解決するための手段】
【０００７】
実施形態によれば、パワー半導体モジュールは、第１金属部材と、前記第１金属部材上に配置された複数のサブモジュールと、制御配線と、を備えている。前記複数のサブモジュールのそれぞれは、前記第１金属部材に接合された第２金属部材と、前記第２金属部材の上方に配置された第３金属部材と、前記第２金属部材と前記第３金属部材との間に配置され、前記第２金属部材および前記第３金属部材に接合された半導体素子と、を有する。前記制御配線は、前記第１金属部材上に配置されている。前記複数の半導体素子は、前記複数のサブモジュールが配置された領域の中心の周囲に沿って配置され、制御入力部を有する複数のスイッチング素子を有する。前記制御配線は、前記領域の前記中心を囲み、前記スイッチング素子の前記制御入力部と接続された外側配線と、前記中心またはその近傍から前記外側配線の外側へと延びる取り出し配線と、前記外側配線の内側に配置され、前記外側配線と前記取り出し配線とを接続する内側配線と、を有する。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は実施形態のパワー半導体モジュールの模式断面図であり、（ｂ）は実施形態の制御配線基板の模式断面図。
【図２】実施形態のサブモジュールの模式断面図。
【図３】実施形態のサブモジュールのチップ上面の模式平面図。
【図４】第１実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図。
【図５】第２実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図。
【図６】第３実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図。
【図７】第４実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図。
【図８】第５実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図。
【図９】実施形態のパワー半導体モジュールの模式断面図。
【図１０】（ａ）は図９のパワー半導体モジュールに搭載されたサブモジュールの上面図であり、（ｂ）は同サブモジュールの側面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【００１０】
図１（ａ）は、実施形態のパワー半導体モジュール（またはパワー半導体装置）の模式断面図である。
【００１１】
実施形態のパワー半導体モジュールは、金属部材２１と、金属部材２２と、金属部材２１と金属部材２２との間に配置された複数のサブモジュール１０とを有する。
【００１２】
互いに板状の金属部材２１と金属部材２２とが対向配置され、それら金属部材２１と金属部材２２との間の領域７０に、複数のサブモジュール１０が配置されている。領域７０は、金属部材２１上で複数のサブモジュール１０が配置された領域である。
【００１３】
金属部材２１の側面、金属部材２２の側面、および領域７０の側方には、ケース２３が装着されている。
【００１４】
図２は、サブモジュール１０の模式断面図である。
【００１５】
サブモジュール１０は、金属部材２と、金属部材３と、金属部材２と金属部材３との間に配置された１つまたは複数の半導体素子（半導体チップ）１と、電気絶縁性の樹脂６とを有する。
【００１６】
半導体素子１は、例えば電力変換に用いられるパワー半導体素子であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の制御入力部を有するスイッチング素子である。
【００１７】
図３は、サブモジュール１０のチップ上面の模式平面図である。図３に示す例では、１つのサブモジュール１０に２つの半導体素子１が搭載されている。
【００１８】
半導体素子１の一方の面（表面）には、例えば、エミッタ電極またはソース電極として機能する第１主電極１２が形成されている。第１主電極１２は、図２に示す接合材５によって金属部材３に接合されている。
【００１９】
金属部材３は、板状部３ａと、複数の凸部（または柱状部）３ｂとを有する。複数の凸部３ｂは、板状部３ａの一方の面に板状部３ａと一体に設けられている。半導体素子１の第１主電極１２（エミッタ電極またはソース電極）は、接合材５によって金属部材３の凸部３ｂに接合されている。
【００２０】
半導体素子１の他方の面（裏面）には、例えば、コレクタ電極またはドレイン電極として機能する第２主電極（図示せず）が形成されている。第２主電極は、図２に示す接合材４によって金属部材２に接合されている。
【００２１】
図３に示す半導体素子１はスイッチング素子であり、そのスイッチング素子における第１主電極１２が形成された面に、制御入力部としてゲートパッド１３が形成されている。
【００２２】
半導体素子１が、例えばＦＲＤ（Fast Recovery Diode）等のダイオード素子である場合、そのダイオード素子の表面にカソード電極が形成され、裏面にアノード電極が形成されている。カソード電極は金属部材３に接合され、アノード電極は金属部材２に接合されている。
【００２３】
図２に示すように、樹脂６は、半導体素子１を覆っている。また、樹脂６は、半導体素子１と金属部材２との接合部、および半導体素子１と金属部材３との接合部との接合部を覆っている。
【００２４】
金属部材２のうち、半導体素子１と接合している面の反対側の面の少なくとも一部は樹脂６で封止されずに露出している。金属部材３の板状部３ａのうち、半導体素子１と接合している面の反対側の面の少なくとも一部は樹脂６で封止されずに露出している。
【００２５】
金属部材２の露出部は、図１（ａ）に示すように、接合材３１によって金属部材２１に接合している。金属部材３の露出部は、接合材３２によって金属部材２２に接合している。
【００２６】
金属部材２、３、２１、２２は、電気伝導性と熱伝導性に優れた材料からなる。例えば、金属部材２、３、２１、２２は、銅またはアルミニウムを主成分に含み、銅、銅合金、アルミニウム、またはアルミニウム合金からなる。
【００２７】
接合材４、５、３１、３２は、例えば、はんだ、導電性接着剤、銀ペースト等である。
【００２８】
パワー半導体モジュールの大電流化方法としては、多数の半導体素子を並列に配置し、一括して圧接する方法があるが、各半導体素子を均等に圧接することが難しいという問題がある。一方、半導体素子の両面をはんだ付けして接合の信頼性を上げる方法があるが、多数の半導体素子を一括ではんだ付けする場合、金属部材の加工精度や、はんだ昇温時の温度ばらつきを原因とする接合不良が生じる可能性がある。１つでも半導体素子に接合不良があれば、半導体装置の不良となり、歩留まりを悪化させる。
【００２９】
これに対して実施形態によれば、１つまたは複数の小単位の半導体素子１をはんだ付けして樹脂封止による絶縁を施したサブモジュール１０を構成し、そのサブモジュール１０を多数平面実装してパワー半導体モジュール（半導体装置）を構成している。そのため、サブモジュール１０の状態で半導体素子１の電気試験を行い、良品のみを用いてパワー半導体モジュールを製造し、歩留まりを向上することができる。また、サブモジュール１０の数を増やすことでパワー半導体モジュールを容易に大電流容量化できる。
【００３０】
図４は、第１実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図である。
【００３１】
複数の半導体素子１は、複数のスイッチング素子Ｓと複数のダイオード素子Ｄを有する。図１（ａ）に示す金属部材２１と金属部材２２との間の領域７０に、図４に例示するレイアウトで複数のサブモジュール１０が配置されている。
【００３２】
図４に示す例では、１つのサブモジュール１０に同種の２つの半導体素子１が搭載されている。すなわち、複数のサブモジュール１０は、２つのスイッチング素子Ｓが搭載されたサブモジュール１０と、２つのダイオード素子Ｄが搭載されたサブモジュール１０とを有する。
【００３３】
スイッチング素子Ｓが搭載された複数のサブモジュール１０、すなわち複数のスイッチング素子Ｓは、上記領域７０の面方向の中心Ｃの周囲に沿って配置されている。図４において、領域７０の中心Ｃの周回線を破線で仮想的に表す。複数のスイッチング素子Ｓは、その周回線上に配置されている。それぞれのスイッチング素子Ｓは、中心Ｃから略等距離の位置に配置されている。
【００３４】
上記金属部材２１と金属部材２２との間の領域７０には、制御配線５０が配置されている。制御配線５０は、外側配線５１と、内側配線５２と、取り出し配線５５とを有する。
【００３５】
外側配線５１は、領域７０の中心Ｃを連続して囲み、スイッチング素子Ｓの制御入力部と接続されている。スイッチング素子Ｓにおける図３に示す制御入力部（ゲートパッド）１３は、例えばワイヤ１４によって外側配線５１と接続されている。または、ゲートパッド１３は、例えばコネクタによって外側配線５１と接続されてもよい。
【００３６】
内側配線５２は、外側配線５１の内側に例えば格子状パターンで配置され、外側配線５１と取り出し配線５５とを接続している。
【００３７】
取り出し配線５５は、領域７０の中心Ｃまたはその近傍から外側配線５１の外側へと延び、さらに領域７０の外部に導出されている。
【００３８】
図１（ａ）に示すように、領域７０内には基板（例えばプリント配線基板）４１が配置されている。基板４１は、例えば絶縁性の支持柱４２によって金属部材２１上に支持されている。領域７０内における複数のサブモジュール１０の間、およびサブモジュール１０が配置されていない領域に、基板４１が配置されている。
【００３９】
外側配線５１、内側配線５２、および取り出し配線５５は、基板４１に、同材料で一体形成された導体パターン（例えば銅パターン）である。基板４１は例えば多層配線基板であり、図１（ｂ）に示すように、内側配線５２と取り出し配線５５は、それぞれ、異なる層に形成されている。外側配線５１は、例えば内側配線５２と同じ層に形成されている。
【００４０】
図４に示すように、ダイオード素子Ｄが搭載された複数のサブモジュール１０、すなわち複数のダイオード素子Ｄは、外側配線５１の内側、および複数のスイッチング素子Ｓの配置周回（破線）の内側に配置されている。
【００４１】
複数のスイッチング素子Ｓのそれぞれは、外側配線５１および内側配線５２を通じて、領域７０の中心Ｃまたはその近傍で取り出し配線５５と電気的に接続されている。各スイッチング素子Ｓと取り出し配線５５との間の配線長は略等しい。
【００４２】
このような構成は、各スイッチング素子Ｓに制御信号（電流）を均等に供給することを可能にする。これは、各スイッチング素子Ｓのスイッチングばらつきを抑制し、パワー半導体モジュールに安定した特性および高い信頼性を与える。
【００４３】
外側配線５１、内側配線５２、および取り出し配線５５を含む制御配線５０を、プリント基板４１に導体パターンとして形成することで、制御配線５０の固定性の向上および省配線化が可能となる。そして、制御入力部をもたないダイオード素子Ｄは、領域７０の空いているスペースに配置することで、モジュール内スペースを有効活用することができる。
【００４４】
以下、他の実施形態について説明する。第１実施形態と異なる箇所を中心に説明し、第１実施形態と共通の要素は同じ符号を付し、その説明を省略する場合もある。
【００４５】
図５は、第２実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図である。
【００４６】
複数のスイッチング素子Ｓは、上記領域７０の中心Ｃの周囲に沿って配置されている。図５において、領域７０の中心Ｃの周回線を破線で仮想的に表す。図５に示す例では、二重の周回線が形成されている。複数のスイッチング素子Ｓは、それぞれの周回線上に配置されている。
【００４７】
外側配線５１は、二重の周回線（スイッチング素子Ｓの配列線）の間に形成されている。内側配線５２は、外側配線５１の内側に例えば格子状パターンで配置され、外側配線５１と取り出し配線５５とを接続している。
【００４８】
取り出し配線５５は、領域７０の中心Ｃまたはその近傍から外側配線５１の外側へと延び、さらに領域７０の外部に導出されている。
【００４９】
複数のダイオード素子Ｄは、外側配線５１の内側、および複数のスイッチング素子Ｓの配置周回（破線）の内側に配置されている。さらに、図５に示す例では、領域７０の四隅の領域にもダイオード素子Ｄが配置されている。
【００５０】
第２実施形態においても、複数のスイッチング素子Ｓのそれぞれは、外側配線５１および内側配線５２を通じて、領域７０の中心Ｃまたはその近傍で取り出し配線５５と電気的に接続されている。各スイッチング素子Ｓと取り出し配線５５との間の配線長は略等しい。
【００５１】
したがって、第２実施形態においても、各スイッチング素子Ｓに制御信号（電流）を均等に供給することを可能にする。これは、各スイッチング素子Ｓのスイッチングばらつきを抑制し、パワー半導体モジュールに安定した特性および高い信頼性を与える。
【００５２】
また、制御入力部をもたないダイオード素子Ｄは、領域７０の空いているスペースに配置することで、モジュール内スペースを有効活用することができる。
【００５３】
図６は、第３実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図である。
【００５４】
第３実施形態のパワー半導体モジュールは、スイッチング素子Ｓとダイオード素子Ｄとを混載したサブモジュール１０を有する。図６に示す例では、１つのスイッチング素子Ｓと１つのダイオード素子Ｄとが、共通の同じサブモジュール１０に搭載されている。
【００５５】
そして、ダイオード素子Ｄは、スイッチング素子Ｓよりも領域７０の中心Ｃに近い側に配置されている。スイッチング素子Ｓは、ダイオード素子Ｄよりも、中心Ｃから見て領域７０の外側に配置されている。
【００５６】
複数のスイッチング素子Ｓは、領域７０の中心Ｃの周囲に沿って配置されている。図６において、領域７０の中心Ｃの周回線を破線で仮想的に表す。複数のスイッチング素子Ｓは、その周回線上に配置されている。
【００５７】
外側配線５１は、領域７０の中心Ｃを連続して囲んでいる。内側配線５２は、外側配線５１の内側に例えば格子状パターンで配置され、外側配線５１と取り出し配線５５とを接続している。
【００５８】
取り出し配線５５は、領域７０の中心Ｃまたはその近傍から外側配線５１の外側へと延び、さらに領域７０の外部に導出されている。
【００５９】
第３実施形態においても、複数のスイッチング素子Ｓのそれぞれは、外側配線５１および内側配線５２を通じて、領域７０の中心Ｃまたはその近傍で取り出し配線５５と電気的に接続されている。各スイッチング素子Ｓと取り出し配線５５との間の配線長は略等しい。
【００６０】
したがって、第３実施形態においても、各スイッチング素子Ｓに制御信号（電流）を均等に供給することを可能にする。これは、各スイッチング素子Ｓのスイッチングばらつきを抑制し、パワー半導体モジュールに安定した特性および高い信頼性を与える。
【００６１】
図７は、第４実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図である。
【００６２】
第４実施形態のパワー半導体モジュールも、第３実施形態と同様、スイッチング素子Ｓとダイオード素子Ｄとを混載したサブモジュール１０を有する。図７に示す例では、１つのスイッチング素子Ｓと１つのダイオード素子Ｄとが、共通の同じサブモジュール１０に搭載されている。
【００６３】
そして、第３実施形態においては、図６に示す配置とは逆に、スイッチング素子Ｓは、ダイオード素子Ｄよりも領域７０の中心Ｃに近い側に配置されている。ダイオード素子Ｄは、スイッチング素子Ｓよりも、中心Ｃから見て領域７０の外側に配置されている。
【００６４】
制御配線５６は、パッド部５８と、接続配線５７と、取り出し配線５５とを有する。
【００６５】
パッド部５８は、複数のスイッチング素子Ｓの内側の領域（領域７０の中心Ｃを含む領域）に配置されている。
【００６６】
取り出し配線５５は、領域７０の中心Ｃまたはその近傍でパッド部５８に接続され、その接続部から外側配線５１の外側へと延び、さらに領域７０の外部に導出されている。
【００６７】
パッド部５８および取り出し配線５５は、上記実施形態と同様、基板４１に、同材料で一体形成された導体パターン（例えば銅パターン）である。
【００６８】
接続配線５７は、各スイッチング素子Ｓの制御入力部（ゲートパッド）１３と、パッド部５８とを接続するワイヤまたはコネクタである。
【００６９】
複数のスイッチング素子Ｓは、領域７０の中心Ｃの周囲およびパッド部５８の周囲に沿って配置されている。図７において、領域７０の中心Ｃの周回線を破線で仮想的に表す。複数のスイッチング素子Ｓは、その周回線上に配置されている。
【００７０】
複数のスイッチング素子Ｓのそれぞれは、接続配線５７およびパッド部５８を通じて、領域７０の中心Ｃまたはその近傍で取り出し配線５５と電気的に接続されている。各スイッチング素子Ｓと取り出し配線５５との間の配線長は略等しい。
【００７１】
したがって、第４実施形態においても、各スイッチング素子Ｓに制御信号（電流）を均等に供給することを可能にする。これは、各スイッチング素子Ｓのスイッチングばらつきを抑制し、パワー半導体モジュールに安定した特性および高い信頼性を与える。
【００７２】
図８は、第５実施形態のパワー半導体モジュールの内部要素のレイアウトを示す模式平面図である。
【００７３】
第５実施形態におけるサブモジュール１０の構成および複数の半導体素子１の配置レイアウトは、図６に示す実施形態と同じである。すなわち、ダイオード素子Ｄは、スイッチング素子Ｓよりも領域７０の中心Ｃに近い側に配置されている。スイッチング素子Ｓは、ダイオード素子Ｄよりも、中心Ｃから見て領域７０の外側に配置されている。制御配線５０のレイアウトも図６と同じである。
【００７４】
図８に示す実施形態では、半導体素子１を冷却するための水冷機構を備えている。例えば、水冷流路６１が、半導体素子１に直接または間接的に接するように、上記領域７０内に配置されている。
【００７５】
図８において、矢印Ａは水冷流路６１内への水の流入方向を表し、矢印Ｂは水冷流路６１からの水の流出方向を表す。
【００７６】
電力変換器の動作において、スイッチング素子Ｓの発熱密度と、ダイオード素子Ｄの発熱密度は異なることがある。例えば、スイッチング素子Ｓの方がダイオード素子Ｄよりも発熱密度が高い場合、図８に示すように、スイッチング素子Ｓの方がダイオード素子Ｄよりも水冷流路６１の上流になるように配置することで、発熱密度の高いスイッチング素子Ｓの冷却性能を向上させることができ、パッケージ（モジュール）としての均熱化が可能となる。これにより、各半導体素子１の利用率を上げることができ、大電流化が可能となる。
【００７７】
図９は、他の実施形態のパワー半導体モジュールの模式断面図である。  
図１０（ａ）は図９のパワー半導体モジュールに搭載されたサブモジュールの上面図であり、図１０（ｂ）は同サブモジュールの側面図である。
【００７８】
図９に示すパワー半導体モジュールは、金属部材２１と、金属部材２１上に搭載された複数のサブモジュール１０と、主回路配線８０と、複数のサブモジュール１０のそれぞれと主回路配線８０とを接続する複数のバスバー２０と、絶縁樹脂製のケース１００とを有する。
【００７９】
金属部材２１は、板状部２１ａと、複数の凸部（または柱状部）２１ｂとを有する。複数の凸部２１ｂは、板状部２１ａの一方の面上に、板状部２１ａと一体に設けられている。凸部２１ｂの上にサブモジュール１０が搭載されている。
【００８０】
ケース１００の下端部は金属部材２１の板状部２１ａに接着され、それら金属部材２１とケース１００の内側に密閉空間として領域７０が形成されている。その領域７０に、複数のサブモジュール１０、複数のバスバー２０、および主回路配線８０が配置されている。
【００８１】
サブモジュール１０は、前述した実施形態と同様、金属部材４と、金属部材４の上方に配置された金属部材３と、金属部材４と金属部材３との間に配置された半導体素子１と、電気絶縁性の樹脂６とを有する。
【００８２】
複数のサブモジュール１０の間に主回路配線８０が配置されている。主回路配線８０は、板状の金属配線であり、例えば銅配線である。主回路配線８０は、金属部材２１上に形成された樹脂９０中に設けられ、その樹脂９０によって金属部材２１上に保持されている。主回路配線８０の一部は、主電極端子としてケース１００の外部に突出している。
【００８３】
サブモジュール１０の金属部材３の板状部３ｂに、バスバー２０が接合されている。バスバー２０の両端部に金属足部２０ａ、２０ｂが設けられている。金属足部２０ａ、２０ｂは、例えばバスバー２０にろう付けされた銅である。
【００８４】
バスバー２０の一端の金属足部２０ａは、金属部材３の側面に接合またはネジ締結されている。または、金属足部２０ａは、金属部材３の上面に接合またはネジ締結されてもよい。
【００８５】
バスバー２０の他端の金属足部２０ｂは、主回路配線８０に接合またはネジ締結されている。樹脂９０は、主回路配線８０と金属足部２０ｂとの接合部を覆って保護している。
【００８６】
バスバー２０は、例えば、銅、４２アロイ（ニッケルと鉄の合金）、ニッケルとクロムの合金などの導電性材料からなる。バスバー２０は、例えば、板状、または板状部材をジグザグに折り曲げた形状に形成されている。
【００８７】
バスバー２０の電気抵抗は、主回路配線８０の電気抵抗よりも高い。バスバー２０において、電流が流れる方向に垂直な断面の断面積Ｓ［ｃｍ２］と、長さ（電流経路長）Ｌ［ｃｍ］は、バスバー２０に求められる電気抵抗Ｒ［Ω］に対して、次の式で決定される。
Ｒ＝ρ０×Ｌ／Ｓ［Ω］（ρ０：体積抵抗率［Ωｃｍ］）
【００８８】
例えば、バスバー２０の材料として、主回路配線８０よりも体積抵抗率が高い材料を用いることで、バスバー２０の電気抵抗を主回路配線８０の電気抵抗よりも高くしている。主回路配線８０の材料は、電気抵抗を低く、且つ発熱を小さくするために、バスバー２０よりも体積抵抗率が小さい材料が望ましい。例えば、主回路配線８０の材料は銅であり、バスバー２０の材料は４２アロイ（ニッケルと鉄の合金）、またはニッケルとクロムの合金である。
【００８９】
１つのサブモジュール１０は、少なくとも１つのバスバー２０によって、主回路配線８０と電気的に接続されている。複数のサブモジュール１０は、複数のバスバー２０を介して、金属部材２１と主回路配線８０との間に、電気的に並列接続されている。電流は、サブモジュール１０の縦方向（積層方向）を流れる。電流は、そのサブモジュール１０およびバスバー２０を通じて、金属部材２１と主回路配線８０との間を流れる。
【００９０】
半導体素子１に短絡電流が流れ、そのときに発生するジュール熱によって、半導体素子１が破壊され、サブモジュール１０内の圧力が上がるとサブモジュール１０の破裂をまねく可能性がある。
【００９１】
そこで、図９に示す実施形態によれば、ある程度電気抵抗値の高いバスバー２０をサブモジュール１０に直列に接続することで、バスバー２０と半導体素子１とでエネルギー消費を分担し、半導体素子１に発生するジュール熱を抑制できる。
【００９２】
通常動作（正常動作）時は各バスバー２０に電流が分流するため、複数のサブモジュール１０に流れる電流の合計をＩtotalとすると、１つのバスバー２０あたりに発生するジュール熱Ｑは、Ｑ＝Ｒ×（Ｉtotal／並列数）２［Ｊ］となる（Ｒはバスバー２０の電気抵抗［Ω］）。
【００９３】
故障した半導体素子１を含むサブモジュール１０には電流が流れ、正常なサブモジュール１０には電流が流れない。故障したサブモジュール１０に接続されたバスバー２０に発生するジュール熱Ｑ’は、Ｑ’＝Ｒ×（Ｉtotal）２［Ｊ］となる。
【００９４】
故障時と比較して、通常動作時におけるサブモジュール１０に流れる電流値に対するロス発生効果は、Ｑ／Ｑ’＝（１／並列数）２となり、通常動作時は故障時よりもロス発生を低減することができる。
【００９５】
複数のバスバー２０の並列接続効果によって、通常動作時はサブモジュール１０の効率を悪化させることなく、故障時には故障したサブモジュール１０に接続されたバスバー２０がエネルギーを消費することで、半導体素子１に発生するジュール熱を抑制し、サブモジュール１０の破裂を抑制することができる。
【００９６】
すなわち、故障時には、故障したサブモジュール１０と、そのサブモジュール１０に直列に接続されたバスバー２０のみに短絡電流が流れ、バスバー２０に大きなジュール熱を発生させることができる。これにより、短絡電流が流れる半導体素子１に発生するジュール熱が低減され、破壊を抑制できる。
【００９７】
金属部材２１と主回路配線８０との間には複数のバスバー２０が並列接続されているため、通常運転時に各バスバー２０に流れる電流値は、パワー半導体モジュールの出力電流を並列数で割った値となり、通常運転時のジュール熱は抑制することができる。
【００９８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９９】
１…半導体素子、２…金属部材、３…金属部材、１０…サブモジュール、２１…金属部材、２２…金属部材、５０…制御配線、５１…外側配線、５２…内側配線、５５…取り出し配線、５６…制御配線、５７…接続配線、５８…パッド部、６１…水冷流路、Ｓ…スイッチング素子、Ｄ…ダイオード素子
【図１】
2019050300.tif 000003
【図２】
2019050300.tif 000004
【図３】
2019050300.tif 000005
【図４】
2019050300.tif 000006
【図５】
2019050300.tif 000007
【図６】
2019050300.tif 000008
【図７】
2019050300.tif 000009
【図８】
2019050300.tif 000010
【図９】
2019050300.tif 000011
【図１０】
2019050300.tif 000012