(57)【要約】【課題】パッド同士を適切に接合することが可能な半導体装置を提供する。【解決手段】一の実施形態によれば、半導体装置は、基板と、前記基板の上方に設けられた第１プラグと、前記第１プラグ上に設けられた第１パッドと、前記第１パッド上に設けられ、前記第１パッドと電気的に接続された第２パッドと、前記第２パッド上に設けられた第２プラグとを備える。さらに、前記装置は、前記第２プラグと電気的に接続された電極層と、前記電極層の側面に第１絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第２絶縁膜を介して設けられた半導体層とを備える。さらに、前記第１および第２プラグは、前記基板の表面に垂直な第１方向に前記第１プラグと前記第２プラグとが互いに重ならないように配置されている、または、前記第１方向に前記第１プラグの一部と前記第２プラグの一部とが互いに重なるように配置されている。【選択図】図４
2019160833.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に設けられた第１プラグと、
前記第１プラグ上に設けられた第１パッドと、
前記第１パッド上に設けられ、前記第１パッドと電気的に接続された第２パッドと、
前記第２パッド上に設けられた第２プラグと、
前記第２プラグと電気的に接続された電極層と、
前記電極層の側面に第１絶縁膜を介して設けられた電荷蓄積層と、
前記電荷蓄積層の側面に第２絶縁膜を介して設けられた半導体層とを備え、
前記第１および第２プラグは、前記基板の表面に垂直な第１方向に前記第１プラグと前記第２プラグとが互いに重ならないように配置されている、または、前記第１方向に前記第１プラグの一部と前記第２プラグの一部とが互いに重なるように配置されている、
半導体装置。
【請求項２】
前記第１プラグの厚さは、前記第１パッドの厚さの２倍以上であり、前記第２プラグの厚さは、前記第２パッドの厚さの２倍以上である、請求項１に記載の半導体装置。
【請求項３】
前記第１プラグ下に設けられた第１配線層内を延伸しており、前記第１プラグと電気的に接続された第１配線と、
前記第２プラグ上に設けられた第２配線層内を延伸しており、前記第２プラグと電気的に接続された第２配線と、
をさらに備える請求項１または２に記載の半導体装置。
【請求項４】
前記第２パッド上に設けられ、前記第２配線層内を延伸する各配線と非接触となるように配置された第３プラグをさらに備える、請求項３に記載の半導体装置。
【請求項５】
前記第１および第３プラグは、前記第１方向に前記第１プラグと前記第３プラグとが互いに重ならないように配置されている、または、前記第１方向に前記第１プラグの一部と前記第３プラグの一部とが互いに重なるように配置されている、請求項４に記載の半導体装置。
【請求項６】
前記第１パッド下に設けられ、前記第１配線層内を延伸する各配線と非接触となるように配置された第４プラグをさらに備える、請求項３から５のいずれか１項に記載の半導体装置。
【請求項７】
前記第２および第４プラグは、前記第１方向に前記第２プラグと前記第４プラグとが互いに重ならないように配置されている、または、前記第１方向に前記第２プラグの一部と前記第４プラグの一部とが互いに重なるように配置されている、請求項６に記載の半導体装置。
【請求項８】
前記第１および第２パッドは、銅またはニッケルを含有している、請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１パッドと前記第２パッドは、前記第１パッドの上面から突出した第１突出部および／または前記第２パッドの下面から突出した第２突出部を介して互いに電気的に接続されている、請求項１から８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１プラグは、前記第１プラグの下方に設けられたトランジスタと電気的に接続されている、請求項１から９のいずれか１項に記載の半導体装置。
【請求項１１】
基板と、
前記基板の上方に設けられた第１プラグと、
前記第１プラグ上に設けられた第１パッドと、
前記第１パッド上に設けられ、前記第１パッドと電気的に接続された第２パッドと、
前記第２パッド上に設けられた第２プラグとを備え、
前記第１および第２プラグは、前記基板の表面に垂直な第１方向に前記第１プラグと前記第２プラグとが互いに重ならないように配置されている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
３次元メモリなどの半導体装置は、あるウェハの金属パッドと別のウェハの金属パッドとを貼合プロセスにより接合することで製造されることがある。この場合、これらの金属パッドの合わせずれ等により、金属パッド同士が適切に接合されない可能性がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−６２９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
パッド同士を適切に接合することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、基板と、前記基板の上方に設けられた第１プラグと、前記第１プラグ上に設けられた第１パッドと、前記第１パッド上に設けられ、前記第１パッドと電気的に接続された第２パッドと、前記第２パッド上に設けられた第２プラグとを備える。さらに、前記装置は、前記第２プラグと電気的に接続された電極層と、前記電極層の側面に第１絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第２絶縁膜を介して設けられた半導体層とを備える。さらに、前記第１および第２プラグは、前記基板の表面に垂直な第１方向に前記第１プラグと前記第２プラグとが互いに重ならないように配置されている、または、前記第１方向に前記第１プラグの一部と前記第２プラグの一部とが互いに重なるように配置されている。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の構造を示す断面図である。
【図２】第１実施形態の柱状部の構造を示す断面図である。
【図３】第１実施形態の半導体装置の製造方法を示す断面図である。
【図４】第１実施形態の半導体装置の構造を説明するための断面図と平面図である。
【図５】第１実施形態の比較例の半導体装置の問題を説明するための断面図である。
【図６】第１実施形態の変形例の半導体装置の構造を説明するための平面図である。
【図７】第２実施形態の半導体装置の構造を説明するための断面図と平面図である。
【図８】第２実施形態の変形例の半導体装置の構造を説明するための断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１の半導体装置は、アレイチップ１と回路チップ２が貼り合わされた３次元メモリである。
【０００９】
アレイチップ１は、複数のメモリセルを含むメモリセルアレイ１１と、メモリセルアレイ１１上の絶縁層１２（例えばシリコン窒化膜）と、絶縁層１２上の絶縁層１３（例えばシリコン酸化膜）と、メモリセルアレイ１１下の層間絶縁膜１４とを備えている。
【００１０】
回路チップ２は、絶縁層１５を介してアレイチップ１下に設けられている。回路チップ２は、層間絶縁膜１６と、層間絶縁膜１６下の基板１７とを備えている。基板１７は例えば、シリコン基板などの半導体基板である。図１は、基板１７の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１７の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱うが、−Ｚ方向は、重力方向と一致していても一致していなくてもよい。Ｚ方向は、第１方向の一例である。
【００１１】
アレイチップ１は、メモリセルアレイ１１内の電極層として、複数のワード線ＷＬと、バックゲートＢＧと、選択ゲートＳＧとを備えている。図１は、メモリセルアレイ１１の階段構造部２１を示している。図１に示すように、各ワード線ＷＬは、コンタクトプラグ２２を介してワード配線層２３と電気的に接続され、バックゲートＢＧは、コンタクトプラグ２４を介してバックゲート配線層２５と電気的に接続され、選択ゲートＳＧは、コンタクトプラグ２６を介して選択ゲート配線層２７と電気的に接続されている。ワード線ＷＬ、バックゲートＢＧ、および選択ゲートＳＧを貫通する柱状部ＣＬは、プラグ２８を介してビット線ＢＬと電気的に接続されている。
【００１２】
回路チップ２は、複数のトランジスタ３１を備えている。各トランジスタ３１は、基板１７上にゲート絶縁膜を介して設けられたゲート電極３２と、基板１７内に設けられた不図示のソース拡散層およびドレイン拡散層とを備えている。回路チップ２はさらに、これらのトランジスタ３１のソース拡散層またはドレイン拡散層上に設けられた複数のプラグ３３と、これらのプラグ３３上に設けられ、複数の配線を含む配線層３４と、配線層３４上に設けられ、複数の配線を含む配線層３５とを備えている。絶縁層１５内に設けられた複数の金属パッド３６は、配線層３５上に設けられている。アレイチップ１は、これらの金属パッド３６上に設けられ、複数の配線を含む配線層３７を備えている。本実施形態の各ワード線ＷＬは、配線層３７と電気的に接続されている。
【００１３】
なお、配線層３５、金属パッド３６、および配線層３７の構造の詳細は、図４等を参照して後述する。配線層３５は、第１配線層の例である。金属パッド３６は、第１パッドと第２パッドの例である。配線層３７は、第２配線層の例である。
【００１４】
アレイチップ１はさらに、不図示のビアプラグを介して配線層３７と電気的に接続されたパッド４１と、パッド４１上に設けられた外部接続電極４２と、外部接続電極４２上に設けられた外部接続パッド４３とを備えている。外部接続パッド４３は、はんだボール、金属バンプ、ボンディングワイヤなどを介して実装基板や他の装置に接続可能である。
【００１５】
図２は、第１実施形態の柱状部ＣＬの構造を示す断面図である。
【００１６】
図２に示すように、メモリセルアレイ１１は、層間絶縁膜１４上に交互に積層された複数のワード線ＷＬと複数の絶縁層５１とを備えている。各ワード線ＷＬは、例えばＷ（タングステン）層である。各絶縁層５１は、例えばシリコン酸化膜である。
【００１７】
柱状部ＣＬは、第１絶縁膜の例であるブロック絶縁膜５２と、電荷蓄積層５３と、第２絶縁膜の例であるトンネル絶縁膜５４と、チャネル半導体層５５と、コア絶縁膜５６とを備えている。電荷蓄積層５３は、例えばシリコン窒化膜であり、ワード線ＷＬおよび絶縁層５１の側面にブロック絶縁膜５２を介して形成されている。チャネル半導体層５５は、例えばシリコン層であり、電荷蓄積層５３の側面にトンネル絶縁膜５４を介して形成されている。ブロック絶縁膜５２、トンネル絶縁膜５４、およびコア絶縁膜５６の例は、シリコン酸化膜や金属絶縁膜である。
【００１８】
図３は、第１実施形態の半導体装置の製造方法を示す断面図である。
【００１９】
図３は、複数個のアレイチップ１を含むアレイウェハＷ１と、複数個の回路チップ２を含む回路ウェハＷ２とを示している。図３はさらに、回路ウェハＷ２の上面に設けられた第１絶縁層６１および複数の第１金属パッド６２と、アレイウェハＷ１の下面に設けられた第２絶縁層７１および複数の第２金属パッド７２とを示している。各第１金属パッド６２は、配線層３５の上面に設けられ、各第２金属パッド７２は、配線層３７の下面に設けられている。また、アレイウェハＷ１は、絶縁層１３上に基板１８を備えている。
【００２０】
なお、図３では、層間絶縁膜１６の上面に第１絶縁層６１が形成されているが、第１絶縁層６１は層間絶縁膜１６に含まれ一体化していてもよい。同様に、図３では、層間絶縁膜１４の下面に第２絶縁層７１が形成されているが、第２絶縁層７１は層間絶縁膜１４に含まれ一体化していてもよい。
【００２１】
まず、アレイウェハＷ１と回路ウェハＷ２とを機械的圧力により貼り合わせる。これにより、第１絶縁層６１と第２絶縁層７１とが接着され、絶縁層１５が形成される。次に、アレイウェハＷ１および回路ウェハＷ２を４００℃でアニールする。これにより、第１金属パッド６２と第２金属パッド７２とが接合され、複数の金属パッド３６が形成される。
【００２２】
その後、基板１８をＣＭＰ（Chemical Mechanical Polishing）やウェットエッチングにより除去し、アレイウェハＷ１および回路ウェハＷ２を複数のチップに切断する。このようにして、図１の半導体装置が製造される。なお、外部接続電極４２と外部接続パッド４３は、例えば基板１８の除去後にパッド４１上に形成される。
【００２３】
図４は、第１実施形態の半導体装置の構造を説明するための断面図と平面図である。図４(ａ)は、絶縁層１５や金属パッド３６の付近の構造を示す平面図であり、図４(ｂ)は、図４(ａ)のＡ−Ａ’線に沿った断面図である。
【００２４】
本実施形態の半導体装置は、回路チップ２内に設けられた第１金属パッド６２、第１ビアプラグ６３、第１配線６４、および第１配線６５と、アレイチップ１内に設けられた第２金属パッド７２、第２ビアプラグ７３、および第２配線７４とを備えている。
【００２５】
符号Ａ１は第１金属パッド６２の厚さを示し、符号Ｂ１は第１ビアプラグ６３の厚さを示す。よって、Ａ１＋Ｂ１は、第１金属パッド６２と第１ビアプラグ６３の合計厚に相当する。符号Ａ２は第２金属パッド７２の厚さを示し、符号Ｂ２は第２ビアプラグ７３の厚さを示す。よって、Ａ２＋Ｂ２は、第２金属パッド７２と第２ビアプラグ７３の合計厚に相当する。
【００２６】
第１配線６４、６５は、配線層３５を構成する配線であり、本実施形態では金属パッド３６の付近でＹ方向に延伸している。配線層３５は、例えばＷ層である。第１配線６４は例えば、いずれかのトランジスタ３１のソース拡散層またはドレイン拡散層に電気的に接続されている。
【００２７】
第１ビアプラグ６３は、第１配線６４上に設けられており、第１配線６４と電気的に接続されている。第１ビアプラグ６３は、例えばＣｕ（銅）プラグである。本実施形態の第１ビアプラグ６３の平面形状は、円形であるが、その他の形状でもよい。第１ビアプラグ６３の厚さＢ１は例えば、第１金属パッド６２の厚さＡ１の２倍以上である（Ｂ１≧２×Ａ１）。
【００２８】
第１金属パッド６２は、第１ビアプラグ６３上に設けられており、第１ビアプラグ６３と電気的に接続されている。第１金属パッド６２は、例えばＣｕパッドである。本実施形態の第１金属パッド６２の平面形状は、Ｘ方向に平行な２辺とＹ方向に平行な２辺とを有する四角形であるが、その他の形状でもよい。
【００２９】
第２金属パッド７２は、第１金属パッド６２上に設けられており、第１金属パッド６２と電気的に接続されている。第２金属パッド７２は、例えばＣｕパッドである。本実施形態の第２金属パッド７２の平面形状は、Ｘ方向に平行な２辺とＹ方向に平行な２辺とを有する四角形であるが、その他の形状でもよい。本実施形態では、第２金属パッド７２の上面および下面の面積が、第１金属パッド６２の上面および下面の面積とほぼ同じ値に設定されている。
【００３０】
第２ビアプラグ７３は、第２金属パッド７２上に設けられており、第２金属パッド７２と電気的に接続されている。第２ビアプラグ７３は、例えばＣｕプラグである。本実施形態の第２ビアプラグ７３の平面形状は、円形であるが、その他の形状でもよい。第２ビアプラグ７３の厚さＢ２は例えば、第２金属パッド７２の厚さＡ２の２倍以上である（Ｂ２≧２×Ａ２）。
【００３１】
第２配線７４は、配線層３７を構成する配線であり、本実施形態では金属パッド３６の付近でＸ方向に延伸している。配線層３７は、例えばＷ層である。第２配線７４は例えば、いずれかのワード線ＷＬに電気的に接続されている。
【００３２】
なお、第１金属パッド６２と第２金属パッド７２は、貼合プロセスにより接合することが可能であれば、Ｃｕパッド以外の金属パッドとしてもよい。このような金属パッドの例は、Ｎｉ（ニッケル）パッドである。また、第１および第２ビアプラグ６３、７３は、本実施形態では第１および第２金属パッド６２、７２と同じ材料で形成されているが、第１および第２金属パッド６２、７２と異なる材料で形成されてもよい。
【００３３】
図４(ｂ)は、第１金属パッド６２の上面から突出した突出部６２ａと、第２金属パッド７２の下面から突出した突出部７２ａとを示している。第１および第２金属パッド６２、７２は、アレイウェハＷ１および回路ウェハＷ２をアニールする際に膨張する。実験によれば、第１金属パッド６２は、第１ビアプラグ６３の上方で膨張しやすく、合計厚Ａ１＋Ｂ１が大きくなるほど、第１金属パッド６２の膨張の程度が大きくなる。同様に、第２金属パッド７２は、第２ビアプラグ７３の下方で膨張しやすく、合計厚Ａ２＋Ｂ２が大きくなるほど、第２金属パッド７２の膨張の程度が大きくなる。
【００３４】
そのため、アレイウェハＷ１および回路ウェハＷ２をアニールすると、第１金属パッド６２の上面から突出部６２ａが突出し、第２金属パッド７２の下面から突出部７２ａが突出する。本実施形態では、第１金属パッド６２の突出部６２ａが第２金属パッド７２と接合され、第２金属パッド７２の突出部７２ａが第１金属パッド６２と接合されている。その結果、第１金属パッド６２と第２金属パッド７２は、突出部６２ａと突出部７２ａとを介して互いに電気的に接続されている。
【００３５】
図４(ａ)は、第１ビアプラグ６３と第２ビアプラグ７３の位置関係を示している。本実施形態の第１および第２ビアプラグ６３、７３は、Ｚ方向に第１ビアプラグ６３と第２ビアプラグ７３とが互いに重ならないように配置されている。その結果、突出部６２ａ、７２ａが互いに接触しない場合の突出部６２ａ、７２ａの面積をそれぞれＳ１、Ｓ２で表すと、第１金属パッド６２と第２金属パッド７２との接合面積は、ほぼＳ１＋Ｓ２となる。よって、本実施形態によれば、第１金属パッド６２と第２金属パッド７２との接合面積を広く確保することができ、第１金属パッド６２と第２金属パッド７２との接合部分の抵抗を低減することができる。
【００３６】
なお、図４(ａ)に示すように、第２ビアプラグ７３は、第１ビアプラグ６３のＸ方向やＹ方向ではなく、第１ビアプラグ６３に対してＸ方向とＹ方向との間の方向に配置されている。このような配置には、第１ビアプラグ６３と第２ビアプラグ７３とをＺ方向に重ならないように配置しやすいという利点がある。
【００３７】
本実施形態の第１金属パッド６２と第２金属パッド７２は、Ｚ方向に完全に重なるように配置されている。しかしながら、アレイウェハＷ１と回路ウェハＷ２とを貼り合わせる際のずれにより、第１金属パッド６２と第２金属パッド７２は、Ｚ方向に完全には重ならないように配置される場合がある。本実施形態では、第１および第２ビアプラグ６３、７３のレイアウトを設計する際に、前者の場合にも後者の場合にも第１ビアプラグ６３と第２ビアプラグ７３がＺ方向に重ならないように設計を行うことが望ましい。これは例えば、第１および第２ビアプラグ６３、７３のレイアウトを設計する際に、第１ビアプラグ６３と第２ビアプラグ７３との距離を十分に広く確保することで実現可能である。以上の内容は、第１ビアプラグ６３と後述するダミービアプラグ７５にも適用可能である。
【００３８】
図５は、第１実施形態の比較例の半導体装置の問題を説明するための断面図である。
【００３９】
図５(ａ)は、突出部６２ａ、７２ａにより接合された第１金属パッド６２と第２金属パッド７２とを示している。ただし、第１ビアプラグ６３と第２ビアプラグ７３の厚さが薄いことに留意されたい。
【００４０】
図５(ｂ)は、第１金属パッド６２と第２金属パッド７２がアニール時に変形（ディッシング）した様子を模式的に示している。この場合、第１金属パッド６２と第２金属パッド７２が接合されない可能性がある。
【００４１】
図５(ｃ)は、第１金属パッド６２と第２金属パッド７２の合わせずれが生じた様子を示している。この場合、第１金属パッド６２と第２金属パッド７２が接合されない可能性はさらに高くなる。
【００４２】
これらの問題はいずれも、第１および第２金属パッド６２、７２の膨張不足に起因すると考えられる。これらの問題に対処するために、例えば第１金属パッド６２や第２金属パッド７２を厚くすることが考えられる。しかし、第１金属パッド６２や第２金属パッド７２を厚くすると、第１金属パッド６２や第２金属パッド７２を形成するコストの上昇や、複数の第１金属パッド６２同士や複数の第２金属パッド７２同士の特性のばらつきが問題となる。
【００４３】
そこで、本実施形態では、第１ビアプラグ６３や第２ビアプラグ７３を厚くする。具体的には、第１ビアプラグ６３の厚さＢ１を、第１金属パッド６２の厚さＡ１の２倍以上に設定し、第２ビアプラグ７３の厚さＢ２を、第２金属パッド７２の厚さＡ２の２倍以上に設定する。これにより、突出部６２ａ、７２ａの厚さを増加させることができ、図５(ｂ)や図５(ｃ)の場合にも第１金属パッド６２と第２金属パッド７２を接合することが可能となる。
【００４４】
また、本実施形態では、第１ビアプラグ６３と第２ビアプラグ７３とをＺ方向に重ならないように配置する。これにより、第１金属パッド６２と第２金属パッド７２との接合部分の抵抗を低減することが可能となる。なお、本実施形態では、図５(ｂ)や図５(ｃ)の場合にも第１金属パッド６２と第２金属パッド７２が接合されるように、突出部６２ａ、７２ａを十分に厚くすることができる。これは、上述のように第１ビアプラグ６３や第２ビアプラグ７３を厚くすることで実現可能である。
【００４５】
図６は、第１実施形態の変形例の半導体装置の構造を説明するための平面図である。
【００４６】
図４(ａ)の第１および第２ビアプラグ６３、７３は、Ｚ方向に第１ビアプラグ６３と第２ビアプラグ７３とが互いに重ならないように配置されている。一方、図６の第１および第２ビアプラグ６３、７３は、Ｚ方向に第１ビアプラグ６３の一部と第２ビアプラグ７３の一部とが互いに重なるように配置されている。符号Ｒ１、Ｒ２、Ｒ３はそれぞれ、第１ビアプラグ６３の非重畳部分、第２ビアプラグ７３の非重畳部分、第１ビアプラグ６３と第２ビアプラグ７３との重畳部分を示している。
【００４７】
本変形例によれば、第１ビアプラグ６３と第２ビアプラグ７３とが重なっていた場合であっても、重畳部分Ｒ３を小さくすることで、第１金属パッド６２と第２金属パッド７２との接合部分の抵抗を低減することが可能となる。重畳部分Ｒ３の面積は、例えば非重畳部分Ｒ１またはＲ２の面積の１／３以下であり、好ましくは非重畳部分Ｒ１またはＲ２の面積の１／４以下である。
【００４８】
以上のように、本実施形態の第１および第２ビアプラグ６３、７３は、Ｚ方向に第１ビアプラグ６３と第２ビアプラグ７３とが互いに重ならないように配置されているか、Ｚ方向に第１ビアプラグ６３の一部と第２ビアプラグ７３の一部とが互いに重なるように配置されている。よって、本実施形態によれば、第１金属パッド６２と第２金属パッド７２との接合部分の抵抗を低減できたり、第１金属パッド６２と第２金属パッド７２との接合不良を抑制できたりするなど、第１金属パッド６２と第２金属パッド７２を適切に接合することが可能となる。
【００４９】
なお、第１金属パッド６２と第２金属パッド７２は、突出部６２ａ、７２ａで互いに接合されるだけでなく、突出部６２ａ、７２ａ以外のパッド表面でも互いに接合されてもよい。これにより、接合部分の抵抗をより低減することが可能となる。この場合、第１金属パッド６２と第２金属パッド７２との間であって、突出部６２ａ、７２ａを除いた領域に空洞が形成されていることが考えられる。例えば、Ｚ方向から見たときに、第１ビアプラグ６３と第２ビアプラグ７３との距離が離れている場合に、突出部６２ａと突出部７２ａとの間に空洞が形成されることが考えられる。
【００５０】
（第２実施形態）
図７は、第２実施形態の半導体装置の構造を説明するための断面図と平面図である。図７(ａ)は、絶縁層１５や金属パッド３６の付近の構造を示す平面図であり、図７(ｂ)は、図７(ａ)のＡ−Ａ’線に沿った断面図である。
【００５１】
本実施形態の半導体装置は、図４(ａ)および図４(ｂ)に示す構成要素に加えて、ダミービアプラグ７５を備えている。ダミービアプラグ７５は、第３プラグの一例であり、アレイチップ１内に設けられている。符号Ｃ２はダミービアプラグ７５の厚さを示す。よって、Ａ２＋Ｃ２は、第２金属パッド７２とダミービアプラグ７５の合計厚に相当する。
【００５２】
ダミービアプラグ７５は、第２ビアプラグ７３と同様に、第２金属パッド７２上に設けられており、第２金属パッド７２と電気的に接続されている。ダミービアプラグ７５は例えば、Ｃｕ（銅）により形成されている。本実施形態のダミービアプラグ７５の平面形状は、円形であるが、その他の形状でもよい。ダミービアプラグ７５の厚さＣ２は例えば、第２金属パッド７２の厚さＡ２の２倍以上である（Ｃ２≧２×Ａ２）。
【００５３】
本実施形態のダミービアプラグ７５は、正確には、図７(ａ)に示すように第２金属パッド７２の上面の左上のコーナー付近に配置されている。しかしながら、図７(ｂ)では、図を見やすくするために、ダミービアプラグ７５が図７(ａ)とは異なる位置に描かれていることに留意されたい。
【００５４】
第２ビアプラグ７３は、配線層３７内を延伸する第２配線７４に接触しており、第２配線７４用のプラグとして機能する。一方、ダミービアプラグ７５は、配線層３７内を延伸する各配線と非接触となるように配置されており、配線層３７内を延伸する各配線用のプラグとしては機能しない。すなわち、ダミービアプラグ７５は、配線層３７とは直接的に導通しないという意味のフローティング状態となっている。
【００５５】
なお、ダミービアプラグ７５は、本実施形態では第２金属パッド７２と同じ材料で形成されているが、第２金属パッド７２と異なる材料で形成されてもよい。
【００５６】
図７(ｂ)は、第２金属パッド７２の下面から突出した突出部７２ｂを示している。アレイウェハＷ１および回路ウェハＷ２をアニールする際、第２金属パッド７２は、ダミービアプラグ７５の下方で膨張しやすく、合計厚Ａ２＋Ｃ２が大きくなるほど、第２金属パッド７２の膨張の程度が大きくなる。
【００５７】
そのため、アレイウェハＷ１および回路ウェハＷ２をアニールすると、第２金属パッド７２の下面から突出部７２ｂが突出する。本実施形態では、第１金属パッド６２の突出部６２ａが第２金属パッド７２と接合され、第２金属パッド７２の突出部７２ａ、７２ｂが第１金属パッド６２と接合されている。その結果、第１金属パッド６２と第２金属パッド７２は、突出部６２ａ、突出部７２ａ、および突出部７２ｂを介して互いに電気的に接続されている。
【００５８】
図７(ａ)は、第１ビアプラグ６３、第２ビアプラグ７３、およびダミービアプラグ７５の位置関係を示している。本実施形態の第１ビアプラグ６３とダミービアプラグ７５は、Ｚ方向に第１ビアプラグ６３とダミービアプラグ７５とが互いに重ならないように配置されている。その結果、突出部６２ａ、７２ａ、７２ｂが互いに接触しない場合の突出部６２ａ、７２ａ、７２ｂの面積をそれぞれＳ１、Ｓ２、Ｓ３で表すと、第１金属パッド６２と第２金属パッド７２との接合面積は、ほぼＳ１＋Ｓ２＋Ｓ３となる。よって、本実施形態によれば、第１金属パッド６２と第２金属パッド７２との接合面積をより広く確保することができ、第１金属パッド６２と第２金属パッド７２との接合部分の抵抗をより低減することができる。
【００５９】
なお、第１ビアプラグ６３とダミービアプラグ７５は、図６の場合と同様に、Ｚ方向に第１ビアプラグ６３の一部とダミービアプラグ７５の一部とが互いに重なるように配置されていてもよい。この場合、第１ビアプラグ６３とダミービアプラグ７５との重畳部分を小さくすることで、第１金属パッド６２と第２金属パッド７２との接合部分の抵抗を低減することが可能となる。
【００６０】
図８は、第２実施形態の変形例の半導体装置の構造を説明するための断面図である。
【００６１】
本変形例の半導体装置は、ダミービアプラグ７５の代わりにダミープラグ６６を備えている。ダミービアプラグ６６は、第４プラグの一例であり、回路チップ２内に設けられている。符号Ｃ１はダミービアプラグ６６の厚さを示す。よって、Ａ１＋Ｃ１は、第１金属パッド６２とダミービアプラグ６６の合計厚に相当する。
【００６２】
ダミービアプラグ６６の詳細は、ダミービアプラグ７５の詳細とほぼ同様である。ダミービアプラグ６６は、第１ビアプラグ６３と同様に、第１金属パッド６２下に設けられており、第１金属パッド６２と電気的に接続されている。ダミービアプラグ６６の厚さＣ１は例えば、第１金属パッド６２の厚さＡ１の２倍以上である（Ｃ１≧２×Ａ１）。
【００６３】
第１ビアプラグ６３は、配線層３５内を延伸する第１配線６４に接触しており、第１配線６４用のプラグとして機能する。一方、ダミービアプラグ６６は、配線層３５内を延伸する各配線と非接触となるように配置されており、配線層３５内を延伸する各配線用のプラグとしては機能しない。すなわち、ダミービアプラグ６６は、配線層３５とは直接的に導通しないという意味のフローティング状態となっている。
【００６４】
アレイウェハＷ１および回路ウェハＷ２をアニールする際、第１金属パッド６２は、ダミービアプラグ６６の上方で膨張しやすく、合計厚Ａ１＋Ｃ１が大きくなるほど、第１金属パッド６２の膨張の程度が大きくなる。そのため、アレイウェハＷ１および回路ウェハＷ２をアニールすると、第１金属パッド６２の上面から突出部６２ｂが突出する。本変形例の第１金属パッド６２と第２金属パッド７２は、突出部６２ａ、突出部７２ａ、および突出部６２ｂを介して互いに電気的に接続されている。
【００６５】
本変形例の第２ビアプラグ７３とダミービアプラグ６６は、Ｚ方向に第２ビアプラグ７３とダミービアプラグ６６とが互いに重ならないように配置されている。よって、本変形例によれば、第１金属パッド６２と第２金属パッド７２との接合面積をより広く確保することができ、第１金属パッド６２と第２金属パッド７２との接合部分の抵抗をより低減することができる。本実施形態のダミービアプラグ６６は例えば、第１金属パッド６２の下面の右下のコーナー付近に配置されている。
【００６６】
なお、第２ビアプラグ７３とダミービアプラグ６６は、図６の場合と同様に、Ｚ方向に第２ビアプラグ７３の一部とダミービアプラグ６６の一部とが互いに重なるように配置されていてもよい。この場合、第２ビアプラグ７３とダミービアプラグ６６との重畳部分を小さくすることで、第１金属パッド６２と第２金属パッド７２との接合部分の抵抗を低減することが可能となる。
【００６７】
以上のように、本実施形態の第１ビアプラグ６３とダミービアプラグ７５は、Ｚ方向に第１ビアプラグ６３とダミービアプラグ７５とが互いに重ならないように配置されているか、Ｚ方向に第１ビアプラグ６３の一部とダミービアプラグ７５の一部とが互いに重なるように配置されている。よって、本実施形態によれば、第１金属パッド６２と第２金属パッド７２をさらに適切に接合することが可能となる。これは、上記変形例の第２ビアプラグ７３とダミービアプラグ６６に関しても同様である。
【００６８】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置は、その他の様々な形態で実施することができる。また、本明細書で説明した装置の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【符号の説明】
【００６９】
１：アレイチップ、２：回路チップ、
１１：メモリセルアレイ、１２：絶縁層、１３：絶縁層、１４：層間絶縁膜、
１５：絶縁層、１６：層間絶縁膜、１７：基板、１８：基板、
２１：階段構造部、２２：コンタクトプラグ、２３：ワード配線層、
２４：コンタクトプラグ、２５：バックゲート配線層、
２６：コンタクトプラグ、２７：選択ゲート配線層、２８：プラグ、
３１：トランジスタ、３２：ゲート電極、３３：プラグ、
３４：配線層、３５：配線層、３６：金属パッド、３７：配線層、
４１：パッド、４２：外部接続電極、４３：外部接続パッド、
５１：絶縁層、５２：ブロック絶縁膜、５３：電荷蓄積層、
５４：トンネル絶縁膜、５５：チャネル半導体層、５６：コア絶縁膜、
６１：第１絶縁層、６２：第１金属パッド、６２ａ：突出部、６２ｂ：突出部、
６３：第１ビアプラグ、６４：第１配線、６５：第１配線、６６：ダミービアプラグ、
７１：第２絶縁層、７２：第２金属パッド、７２ａ：突出部、７２ｂ：突出部、
７３：第２ビアプラグ、７４：第２配線、７５：ダミービアプラグ  
【図１】
2019160833.tif 000003
【図２】
2019160833.tif 000004
【図３】
2019160833.tif 000005
【図４】
2019160833.tif 000006
【図５】
2019160833.tif 000007
【図６】
2019160833.tif 000008
【図７】
2019160833.tif 000009
【図８】
2019160833.tif 000010