(57)【要約】【課題】本発明は、回路規模が小さく消費電力の小さな基準電圧発生装置を提供すること。【解決手段】電圧検知回路と、基準電圧回路と、安定化容量と、電流源回路とを備え、電流源回路は、安定化容量を充電する電流を生成し、基準電圧回路で設定する基準電圧で、安定化容量に充電する電圧を設定し、電圧検知回路は、基準電圧回路の基準電圧より低い電圧で安定化容量の電圧を検知し、電圧検知回路で検知した結果に基づいて、電流源回路で生成する電流を変化させ、電流源回路で生成する電流が、安定化容量の電圧が電圧検知回路の検知電圧より低い電圧の時の電流が、検知電圧より高い電圧の時の電流より大きい基準電圧発生回路であって、基準電圧回路はカスコード接続したトランジスタを有し、電圧検知回路は１つのトランジスタ又は基準電圧回路より少ない段数のカスコード接続したトランジスタを有することを特徴とする基準電圧発生回路とした。【選択図】図１
2019168933.tif 000002
【特許請求の範囲】
【請求項１】
電流源回路と、安定化容量と、基準電圧回路と、電圧検知回路と、制御回路と、を備え、
前記電流源回路は、前記安定化容量を充電する電流を生成し、
前記基準電圧回路は、充電される前記安定化容量の両端の電圧を基準電圧に設定し、
前記安定化容量の両端の電圧を出力電圧として出力する基準電圧発生回路であって、
前記制御回路は、前記基準電圧生成回路の非動作状態と動作状態を切り替え、
前記電圧検知回路の検知電圧は前記基準電圧より低く、
前記電流源回路は、前記電圧検知回路で検知した結果に基づいて、前記電流源回路で生成する電流を変化させ、
前記電流源回路で生成する電流は、前記出力電圧が前記検知電圧より低い時の電流が、前記出力電圧が前記検知電圧より高い電圧の時の電流より大きく、
前記基準電圧回路は、カスコード接続したトランジスタを有し、
前記電圧検知回路は、１つのトランジスタ又は前記基準電圧回路より少ない段数のカスコード接続したトランジスタを有することを特徴とする基準電圧発生回路。
【請求項２】
前記電流源回路は、カスコード接続したデプレッション型のトランジスタを有し、前記電圧検知回路の出力によって前記カスコード接続した少なくとも１つのトランジスタのソース−ドレイン間を短絡することを特徴とする請求項１に記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基準電圧発生回路に関する。
【背景技術】
【０００２】
ウェアラブル機器などに代表される身につける電子機器は小型であるため、搭載される電池の容量は、小容量になることが多い。そのため、それら電子機器に搭載される電子回路は、小型で低消費電流であることが要求される。
【０００３】
それら電子機器に搭載される電子回路は、低消費電流動作させるために、使用時のみ通常動作状態とし、未使用時には非動作状態とすることで省電力化を図ることがある。さらに、使用時においても、通常動作状態と非動作状態を高速で切り替えること、つまり、間欠動作により通常動作状態時における電子回路の更なる省電力化を図ることがある。
【０００４】
また、低消費電流で動作する電子回路内の基準電圧発生回路は、外来ノイズなどを受けることを予め考慮して、出力の安定化目的のために、安定化容量を付加することが一般的である。
【０００５】
ところが、間欠動作をしている基準電圧発生回路が、非動作状態から通常動作状態へ移行したとき、安定化容量を小電流で充電するため、基準電圧発生回路の出力が安定状態となるまでに時間を要する。そのため、安定化容量を急速充電する回路が考えられている。
【０００６】
図７に従来の基準電圧発生回路１を示す。従来の基準電圧発生回路１は、基準電圧回路２、安定化容量３、基準電圧急速安定器４、停止回路５、副基準電圧回路６、比較器７から構成される。従来の基準電圧発生回路では非動作状態から通常動作状態へ移行する際に安定化容量を急速に充電し、安定電圧となった場合に自動的に急速充電動作を停止する機能を備えている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２８０８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら，従来の基準電圧発生回路では基準電圧回路と，副基準電圧回路を比較するための比較器が必要である。基準電圧発生回路の高速起動を実現するためには，高速動作の比較器が必要となり、比較器の回路規模の増加と消費電流の増大を招くこととなる。本発明は、回路規模が小さく消費電力の小さな基準電圧発生装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
電流源回路と安定化容量と基準電圧回路と電圧検知回路と制御回路とを備え、電流源回路は安定化容量を充電する電流を生成し、基準電圧回路は充電される安定化容量の両端の電圧を基準電圧に設定し、安定化容量の両端の電圧を出力電圧として出力する基準電圧発生回路であって、制御回路は基準電圧発生回路の非動作状態と動作状態を切り替え、電圧検知回路の検知電圧は基準電圧より低く、電流源回路は電圧検知回路で検知した結果に基づいて電流源回路で生成する電流を変化させ、電流源回路で生成する電流は出力電圧が検知電圧より低い時の電流が出力電圧が検知電圧より高い電圧の時の電流より大きく、基準電圧回路はカスコード接続したトランジスタを有し、電圧検知回路は１つのトランジスタ又は基準電圧回路より少ない段数のカスコード接続したトランジスタを有することを特徴とする基準電圧発生回路とした。
【発明の効果】
【００１０】
本発明の基準電圧発生回路によれば、高速で間欠駆動動作可能な基準電圧発生回路が得られることとなるため、小型電子機器の低消費電流動作が可能となる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態の基準電圧発生回路の構成を示すブロック図である。
【図２】第１の実施形態の基準電圧発生回路の構成を示す回路図である。
【図３】第１の実施形態の基準電圧発生回路の動作を示すタイミングチャート図である。
【図４】第２の実施形態の基準電圧発生回路の主要部の構成を示す回路図である。
【図５】第３の実施形態の基準電圧発生回路の主要部の構成を示す回路図である。
【図６】第４の実施形態の基準電圧発生回路の主要部の構成を示す回路図である。
【図７】従来の基準電圧発生回路の構成を示す図である。
【発明を実施するための形態】
【００１２】
＜第１の実施形態＞
図１は本発明の第１の実施形態における基準電圧発生回路１０の構成を示すブロック図である。
本実施形態の基準電圧発生回路１０は、入力端子ＥＮと出力端子ＯＵＴと電圧検知回路１００と基準電圧回路２００と安定化容量３００と電流源回路４００とカレントミラー回路５００とラッチ回路６００と制御回路７００を備える。本実施形態の基準電圧発生回路１０は、入力端子ＥＮに入力される制御信号によって、非動作状態と通常動作状態を切り替える。
【００１３】
入力端子ＥＮは、制御回路７００に接続される。制御回路７００は、ノードＮ１を介して電圧検知回路１００とカレントミラー回路５００とラッチ回路６００とに接続され、ノードＮ２を介して電流源回路４００とカレントミラー回路５００とに接続され、ノードＮ３を介して出力端子ＯＵＴと電圧検知回路１００と基準電圧回路２００と安定化容量３００とカレントミラー回路５００とに接続され、さらに別の配線で電流源回路４００と接続される。電流源回路４００は、ラッチ回路６００と接続される。
【００１４】
図２を用いて第１の実施形態の基準電圧発生回路１０の構成の詳細について説明する。
電圧検知回路１００は、エンハンスメント型のＮＭＯＳトランジスタ１１を備える。ＮＭＯＳトランジスタ１１は、ドレインがノードＮ１を経由してインバータ６１の入力に接続され、ソースが第２電源端子（ＶＳＳ）に接続され、ゲートがノードＮ３を経由して安定化容量３００の一方の端子と出力端子ＯＵＴとに接続される。
【００１５】
基準電圧回路２００は、エンハンスメント型のＮＭＯＳトランジスタ２１、２２を備える。ＮＭＯＳトランジスタ２２は、ドレインとゲートがノードＮ３に接続され、ソースがＮＭＯＳトランジスタ２１のドレインに接続される。ＮＭＯＳトランジスタ２１は、ゲートがノードＮ３に接続され、ソースが第２電源端子（ＶＳＳ）に接続される。
安定化容量３００は、他方の端子が第２電源端子（ＶＳＳ）に接続される。
【００１６】
電流源回路４００は、デプレッション型のＮＭＯＳトランジスタ４１、４２とエンハンスメント型のＮＭＯＳトランジスタ４３を備える。デプレッション型のＮＭＯＳトランジスタ４１は、ドレインがノードＮ２を経由してＰＭＯＳトランジスタ５１のドレインに接続され、ゲートが第２電源端子（ＶＳＳ）に接続され、ソースがデプレッション型のＮＭＯＳトランジスタ４２のドレインとＮＭＯＳトランジスタ４３のドレインに接続される。デプレッション型のＮＭＯＳトランジスタ４２は、ゲートが第２電源端子（ＶＳＳ）に接続され、ソースがＮＭＯＳトランジスタ７２のドレインとＮＭＯＳトランジスタ４３のソースに接続される。ＮＭＯＳトランジスタ４３は、ゲートがインバータ６２の出力と接続される。
【００１７】
カレントミラー回路５００は、エンハンスメント型のＰＭＯＳトランジスタ５１、５２、５３を備える。ＰＭＯＳトランジスタ５１は、ソースが第１電源端子（ＶＤＤ）に接続され、ゲートとドレインがノードＮ２に接続される。ＰＭＯＳトランジスタ５２は、ソースが第１電源端子（ＶＤＤ）に接続され、ゲートがノードＮ２に接続され、ドレインがノードＮ３に接続される。ＰＭＯＳトランジスタ５３は、ソースが第１電源端子（ＶＤＤ）に接続され、ゲートがノードＮ２に接続され、ドレインがノードＮ１に接続される。
【００１８】
ラッチ回路６００は、インバータ６１、６２とエンハンスメント型のＮＭＯＳトランジスタ６３を備える。インバータ６１は、入力がノードＮ１とＮＭＯＳトランジスタ６３のドレインに接続され、出力がインバータ６２の入力とＮＭＯＳトランジスタ６３のゲートに接続される。インバータ６２は、出力がＮＭＯＳトランジスタ４３のゲートに接続される。ＮＭＯＳトランジスタ６３は、ソースが第２電源端子（ＶＳＳ）に接続される。
【００１９】
制御回路７００は、インバータ７１とエンハンスメント型のＮＭＯＳトランジスタ７２、７３とエンハンスメント型のＰＭＯＳトランジスタ７４、７５を備える。インバータ７１は、入力が入力端子ＥＮとＮＭＯＳトランジスタ７２のゲートとＰＭＯＳトランジスタ７４、７５のゲートと接続され、出力がＮＭＯＳトランジスタ７３のゲートに接続される。ＮＭＯＳトランジスタ７３は、ドレインがノードＮ３に接続され、ソースが第２電源端子（ＶＳＳ）に接続される。ＮＭＯＳトランジスタ７２は、ゲートが入力端子ＥＮに接続され、ドレインがデプレッション型のＮＭＯＳトランジスタ４２のソースとＮＭＯＳトランジスタ４３のソースに接続され、ソースが第２電源端子（ＶＳＳ）に接続される。ＰＭＯＳトランジスタ７４は、ゲートが入力端子ＥＮに接続され、ドレインがノードＮ２に接続され、ソースが第１電源端子（ＶＤＤ）に接続される。ＰＭＯＳトランジスタ７５は、ゲートが入力端子ＥＮに接続され、ドレインがノードＮ１に接続され、ソースが第１電源端子（ＶＤＤ）に接続される。
【００２０】
次に図３を用いて本実施形態の基準電圧発生回路１０の動作を説明する。図３は、横軸が時間を表し、縦軸が出力端子ＯＵＴは電圧を表し、入力端子ＥＮとインバータ６２の出力は論理レベルを表している。時間ｔ０において、入力端子ＥＮにＬレベルが入力され、基準電圧発生回路１０は、非動作状態である。つまり、ＮＭＯＳトランジスタ７３は、インバータ７１を介してゲートにＨレベルが入力されオン状態となり、出力端子ＯＵＴの電位が第２電研端子（ＶＳＳ）電圧レベルとなる。ＮＭＯＳトランジスタ７２は、ゲートにＬレベルが入力されオフ状態となり、また、ＰＭＯＳトランジスタ７４は、ゲートにＬレベルが入力されオン状態となり、電流源回路４００には電流が流れない。ＰＭＯＳトランジスタ７５は、ゲートにＬレベルが入力されオン状態となり、ラッチ回路６００の入力がＨレベルとなる。ＮＭＯＳトランジスタ４３は、ラッチ回路６００のインバータ６２の出力により、ゲートにＨレベルが入力されオン状態になり、電流源回路４００のデプレッション型のＰＭＯＳトランジスタのドレイン−ソース間を短絡する。
【００２１】
次に時間ｔ１において、入力端子ＥＮにＨレベルが入力されると、基準電圧発生回路１０は、通常動作状態となる。出力端子ＯＵＴの電位を第２電研端子（ＶＳＳ）電圧レベルとしているＮＭＯＳトランジスタ７３は、インバータ７１を介してゲートにＬレベルが入力されオフ状態となり、出力端子ＯＵＴの電位を第２電研端子（ＶＳＳ）電圧レベルから切り離す。ＮＭＯＳトランジスタ７２は、ゲートにＨレベルが入力されオン状態となり、また、ＰＭＯＳトランジスタ７４は、ゲートにＨレベルが入力されオフ状態となり、電流源回路４００に電流を流す。電流源回路４００に基づく電流が、カレントミラー回路５００を通じて基準電圧回路２００と安定化容量３００に供給され、安定化容量３００の充電が開始し、出力端子ＯＵＴの電圧は上昇を始める。このとき、ラッチ回路６００が入力端子ＥＮがＬレベルのときの結果を保持したままのため、ラッチ回路６００のインバータ６２の出力はＨレベルのままである。そのため、電流源回路４００は、デプレッション型のＮＭＯＳトランジスタ４２のドレイン−ソース間がＮＭＯＳトランジスタ４３によって短絡されてデプレッション型のＮＭＯＳトランジスタ４１のみで動作し、デプレッション型のＮＭＯＳトランジスタ４１、４２で構成したカスコード接続回路で動作するときよりも多くの電流を流す。この結果、出力端子ＯＵＴの電圧は、安定化容量３００が急速に充電されるので、急上昇することになる。
【００２２】
時間ｔ２において、出力端子ＯＵＴの電圧が電圧検知回路１００の閾値電圧Ｖ１以上になると、電圧検知回路１００は、出力を反転し、ラッチ回路６００のインバータ６２の出力をＬレベルへ反転させ、ＮＭＯＳトランジスタ４３をオフ状態とする。その結果、電流源回路４００は、デプレッション型のＮＭＯＳトランジスタ４１、４２で構成されたカスコード接続回路で動作し、電流源回路４００を流れる電流が減少する。カレントミラー回路５００を通じて安定化容量３００を充電する電流も小さくなり、出力端子ＯＵＴの電圧は緩やかに上昇する。出力端子ＯＵＴの電圧が基準電圧回路２００で設定された出力電圧ＶＲＥＦに達すると基準電圧回路２００のＮＭＯＳトランジスタ２１、２２がオンし、出力端子ＯＵＴは、基準電圧回路２００で設定された出力電圧ＶＲＥＦを出力する。
【００２３】
ここで、電圧検知回路１００は、ＮＭＯＳトランジスタ１１のみで構成されているので、このＮＭＯＳトランジスタ１１の閾値電圧にバックゲート効果は発生しない。基準電圧回路２００は、ＮＭＯＳトランジスタ２１、２２がカスコード接続回路のため、これらトランジスタの閾値電圧にはバックゲート効果が発生する。そのため図３のタイミングチャートに示すように、電圧検知回路１００が検知する電圧は、基準電圧回路２００の出力電圧ＶＲＥＦよりも低くなり、出力端子ＯＵＴの電圧が出力電圧ＶＲＥＦ近くまで上昇したことの検知が可能となる。
【００２４】
また、電圧検知回路１００は、ＮＭＯＳトランジスタ１１で構成されたソース接地回路であり、基準電圧を検知するまでは、カレントミラー回路５００から供給されるバイアス電流が増加することで基準電圧検知動作の高速応答を実現している。
【００２５】
また、本実施形態では、電圧検知回路のトランジスタと基準電圧回路のトランジスタは同じ特性のトランジスタでの構成を考えたが、電圧検知回路のトランジスタの閾値が低く、基準電圧回路のトランジスタの閾値が高い特性の異なるトランジスタの組合せで構成しても良い。
【００２６】
また、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを入れ替えて、正負の極性が逆の基準電圧発生回路としても良い。
【００２７】
＜第２の実施形態＞
図４に第２の実施形態の基準電圧回路２００ａと電圧検知回路１００ａを示す。第２の実施形態は、第１の実施形態の基準電圧回路２００のトランジスタをエンハンスメント型のＮＭＯＳトランジスタ２１，２２，２３の３段カスコード接続回路とした基準電圧回路２００ａと、第１の実施形態の電圧検知回路１００のトランジスタをエンハンスメント型のＮＭＯＳトランジスタ１１，１２の２段カスコード接続回路とした電圧検知回路１００ａを備える構成とした。
【００２８】
ＮＭＯＳトランジスタ２３は、ドレインとゲートがノードＮ３に接続され、ソースがＮＭＯＳトランジスタ２２のドレインに接続される。ＮＭＯＳトランジスタ２２は、ゲートがノードＮ３に接続され、ソースがＮＭＯＳトランジスタ２１のドレインに接続される。ＮＭＯＳトランジスタ２１は、ゲートがノードＮ３に接続され、ソースが第２電源端子（ＶＳＳ）に接続される。
【００２９】
ＮＭＯＳトランジスタ１１は、ドレインがノードＮ１を経由してインバータ６１の入力に接続され、ソースがＮＭＯＳトランジスタ１２のドレインに接続され、ゲートがノードＮ３を経由して安定化容量３００の一方の端子と出力端子ＯＵＴとに接続される。ＮＭＯＳトランジスタ１２は、ソースが第２電源端子（ＶＳＳ）に接続され、ゲートがノードＮ３を経由して安定化容量３００の一方の端子と出力端子ＯＵＴとに接続される。
【００３０】
基準電圧回路のカスコード接続の段数よりも、電圧検知回路のカスコード接続の段数が少なければ、基準電圧回路で生成する基準電圧よりも低い電圧で電圧検知ができる。本実施形態の基準電圧発生回路の動作は、第１の実施形態と同じであるので説明を省略する。
【００３１】
＜第３の実施形態＞
図５に第３の実施形態の電流源回路４００ａを示す。第３の実施形態は、第１の実施形態の電流源回路４００のデプレッション型のＮＭＯＳトランジスタ４１、４２をデプレッション型のＰＭＯＳトランジスタ４４、４５とし、ＰＭＯＳトランジスタ４４、４５のゲートをノードＮ２に接続し、電流源回路４００ａとした構成である。本実施形態の基準電圧発生回路の動作は、第１の実施形態と同じであるので説明を省略する。
【００３２】
＜第４の実施形態＞
図６に第４の実施形態の電流源回路４００ｂを示す。第４の実施形態は、第１の実施形態の電流源回路４００のデプレッション型のＮＭＯＳトランジスタ４１、４２をデプレッション型のＮＭＯＳトランジスタ４１、４２ａ、４２ｂ、・・・、４２ｎとし、短絡させるカスコード接続の段数を２段以上にし、電流源回路４００ｂとした構成である。
【００３３】
デプレッション型のＮＭＯＳトランジスタ４１は、ドレインがノードＮ２を経由してＰＭＯＳトランジスタ５１のドレインに接続され、ゲートが第２電源端子（ＶＳＳ）に接続され、ソースがデプレッション型のＮＭＯＳトランジスタ４２ａのドレインとＮＭＯＳトランジスタ４３のドレインに接続される。デプレッション型のＮＭＯＳトランジスタ４２ａは、ゲートが第２電源端子（ＶＳＳ）に接続され、ソースがデプレッション型のＮＭＯＳトランジスタ４２ｂのドレインに接続される。デプレッション型のＮＭＯＳトランジスタ４２ｂは、ゲートが第２電源端子（ＶＳＳ）に接続され、ソースが次段のデプレッション型のＮＭＯＳトランジスタのドレインに接続される。以下、ゲートが第２電源端子（ＶＳＳ）に接続され、ソースが次段のデプレッション型のＮＭＯＳトランジスタのドレインに接続される。デプレッション型のＮＭＯＳトランジスタ４２ｎは、ゲートが第２電源端子（ＶＳＳ）に接続され、ソースがＮＭＯＳトランジスタ７２のドレインとＮＭＯＳトランジスタ４３のソースに接続される。
【００３４】
本実施形態の基準電圧発生回路の動作は、第１の実施形態と同じであるので説明を省略する。本実施形態の基準電圧発生回路は、カスコード接続の段数が１段の時と比較して、安定化容量３００を急速充電した後の通常動作状態の消費電流をより一層削減することができる。
【符号の説明】
【００３５】
１０              基準電圧発生回路
１００            電圧検知回路
２００            基準電圧回路
３００            安定化容量
４００            電流源回路
５００            カレントミラー回路
６００            ラッチ回路
７００            制御回路
１                基準電圧発生回路
２                基準電圧回路
３                安定化容量
４                基準電圧急速安定器
５                停止回路
６                副基準電圧回路
７                比較器
【図１】
2019168933.tif 000003
【図２】
2019168933.tif 000004
【図３】
2019168933.tif 000005
【図４】
2019168933.tif 000006
【図５】
2019168933.tif 000007
【図６】
2019168933.tif 000008
【図７】
2019168933.tif 000009