(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置ＳＤ１の製造方法は、（ａ）端子ＬＤを有する配線基板ＢＳの主面上に、電極パッドＰＤを有する第１半導体チップＣＰ１を搭載する工程と、（ｂ）第１半導体チップＣＰ１の主面上にスペーサＳＰ１を搭載する工程と、（ｃ）スペーサＳＰ１上に電極パッドＰＤを有する第２半導体チップＣＰ２を搭載する工程と、（ｄ）電極パッドＰＤと端子ＬＤとをワイヤＢＷによって電気的に接続する工程と、を含んでいる。第１半導体チップＣＰ１は、平面視において、方形状であり、前記（ｂ）工程では、第１半導体チップＣＰ１の隅を基準にして、第１半導体チップＣＰ１の主面上にスペーサＳＰ１を搭載する。【選択図】図３
2019160952.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）複数の端子を有する配線基板の主面上に、複数の第１電極パッドを有する第１半導体チップを搭載する工程、
（ｂ）前記第１半導体チップの主面上にスペーサを搭載する工程、
（ｃ）前記複数の第１電極パッドと前記複数の端子とをそれぞれ複数の第１ワイヤによって電気的に接続する工程、
（ｄ）前記スペーサ上に、複数の第２電極パッドを有する第２半導体チップを搭載する工程、
（ｅ）前記複数の第２電極パッドと前記複数の端子とをそれぞれ複数の第２ワイヤによって電気的に接続する工程、
（ｆ）前記第１半導体チップ、前記スペーサ、前記第２半導体チップ、前記複数の第１ワイヤおよび前記複数の第２ワイヤを封止体により封止する工程、
を含み、
前記第１半導体チップは、平面視において、方形状であり、
前記（ｂ）工程では、前記第１半導体チップの隅を基準にして、前記第１半導体チップの主面上に前記スペーサを搭載する、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程では、平面視において、前記第１半導体チップの４つの隅のうち、互いに対向する第１隅および第２隅をカメラに認識させ、前記第１隅と前記第２隅とを結ぶ線分の中点に、前記スペーサの中心を合わせ、前記スペーサを搭載する、半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記スペーサは、平面視において、方形状であり、
前記（ｄ）工程では、前記スペーサの隅を基準にして、前記スペーサ上に前記第２半導体チップを搭載する、半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記（ｄ）工程では、平面視において、前記スペーサの４つの隅のうち、互いに対向する第３隅および第４隅をカメラに認識させ、前記第３隅と前記第４隅とを結ぶ線分の中点に、前記第２半導体チップの中心を合わせ、前記第２半導体チップを搭載する、半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記第１半導体チップは、ペースト状の接着材を介して、前記配線基板の主面上に搭載され、
前記スペーサは、フィルム状の接着材を介して、前記第１半導体チップの主面上に搭載され、
前記第２半導体チップは、フィルム状の接着材を介して、前記スペーサ上に搭載され、
前記第１半導体チップの厚さは、前記スペーサの厚さよりも厚い、半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記複数の第１ワイヤおよび前記複数の第２ワイヤは、銅を主成分とする材料からなり、
前記第２半導体チップの厚さは、前記スペーサの厚さよりも薄い、半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記第２半導体チップおよび前記スペーサは、平面視において、方形状であり、
平面視において、前記第２半導体チップの端部が前記スペーサの端部から張り出した部分の長さは、前記スペーサの短辺の長さの１／１０より大きく、前記第１半導体チップの長辺の長さの１／１０以下である、半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
平面視において、前記複数の第１電極パッドは、前記第１半導体チップの主面における、前記スペーサが搭載される領域の周囲に形成されており、
前記第１電極パッドと、前記スペーサとの最短距離は、１５０μｍ以上、４５０μｍ以下である、半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記配線基板の主面には、第１アライメントマークが形成されており、
前記（ａ）工程では、前記第１アライメントマークを基準にして、前記配線基板の主面上に前記第１半導体チップを搭載する、半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、
前記封止体の厚さは、前記配線基板の厚さの２倍よりも薄い、半導体装置の製造方法。
【請求項１１】
（ａ）複数の端子を有する配線基板の主面上に、複数の第１電極パッドを有する第１半導体チップを搭載する工程、
（ｂ）前記第１半導体チップの主面上にスペーサを搭載する工程、
（ｃ）前記複数の第１電極パッドと前記複数の端子とをそれぞれ複数の第１ワイヤによって電気的に接続する工程、
（ｄ）前記スペーサ上に、複数の第２電極パッドを有する第２半導体チップを搭載する工程、
（ｅ）前記複数の第２電極パッドと前記複数の端子とをそれぞれ複数の第２ワイヤによって電気的に接続する工程、
（ｆ）前記第１半導体チップ、前記スペーサ、前記第２半導体チップ、前記複数の第１ワイヤおよび前記複数の第２ワイヤを封止体により封止する工程、
を含み、
前記配線基板の主面には、第１アライメントマークが形成されており、
前記（ａ）工程では、前記第１アライメントマークを基準にして、前記配線基板の主面上に前記第１半導体チップを搭載し、
前記第１半導体チップの主面には、第２アライメントマークが形成されており、
前記（ｂ）工程では、前記第２アライメントマークを基準にして、前記第１半導体チップの主面上に前記スペーサを搭載する、半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記第２アライメントマークは、第１マークおよび第２マークからなり、
平面視において、前記第１マークと前記第２マークとを結ぶ線分の中点が、前記第１半導体チップの中心であり、
前記（ｂ）工程では、前記第１マークおよび前記第２マークをカメラに認識させ、前記中点に、前記スペーサの中心を合わせ、前記第１半導体チップの主面上に前記スペーサを搭載する、半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
平面視において、前記第２アライメントマークは、前記第１半導体チップの対角線上に形成されている、半導体装置の製造方法。
【請求項１４】
請求項１１記載の半導体装置の製造方法において、
前記スペーサの上面には、第３アライメントマークが形成されており、
前記（ｄ）工程では、前記第３アライメントマークを基準にして、前記スペーサ上に前記第２半導体チップを搭載する、半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記第３アライメントマークは、第３マークおよび第４マークからなり、
平面視において、前記第３マークと前記第４マークとを結ぶ線分の中点が、前記スペーサの中心であり、
前記（ｄ）工程では、前記第３マークおよび前記第４マークをカメラに認識させ、前記中点に、前記第２半導体チップの中心を合わせ、前記スペーサ上に前記第２半導体チップを搭載する、半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
平面視において、前記第３アライメントマークは、前記スペーサの対角線上に形成されている、半導体装置の製造方法。
【請求項１７】
請求項１１記載の半導体装置の製造方法において、
前記第１半導体チップは、ペースト状の接着材を介して、前記配線基板の主面上に搭載され、
前記スペーサは、フィルム状の接着材を介して、前記第１半導体チップの主面上に搭載され、
前記第２半導体チップは、フィルム状の接着材を介して、前記スペーサ上に搭載され、
前記第１半導体チップの厚さは、前記スペーサの厚さよりも厚い、半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記複数の第１ワイヤおよび前記複数の第２ワイヤは、銅を主成分とする材料からなり、
前記第２半導体チップの厚さは、前記スペーサの厚さよりも薄い、半導体装置の製造方法。
【請求項１９】
請求項１１記載の半導体装置の製造方法において、
前記第１半導体チップ、前記第２半導体チップおよび前記スペーサは、平面視において、方形状であり、
平面視において、前記第２半導体チップの端部が前記スペーサの端部から張り出した部分の長さは、前記スペーサの短辺の長さの１／１０より大きく、前記第１半導体チップの長辺の長さの１／１０以下である、半導体装置の製造方法。
【請求項２０】
請求項１９記載の半導体装置の製造方法において、
平面視において、前記複数の第１電極パッドは、前記第１半導体チップの主面の、前記スペーサが搭載される領域の周囲に形成されており、
前記第１電極パッドと、前記スペーサとの最短距離は、１５０μｍ以上、４５０μｍ以下である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、複数の半導体チップを含む半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００９−１６４６５３号公報（特許文献１）には、第１半導体チップ上に第２半導体チップおよび第３半導体チップを搭載したマルチチップモジュールが記載されている。
【０００３】
また、特開２０１３−１７１９１３号公報（特許文献２）には、配線基板上に搭載された第１半導体チップと、前記第１半導体チップ上に搭載されたスペーサと、前記スペーサ上に搭載された第２半導体チップと、を有する半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１６４６５３号公報
【特許文献２】特開２０１３−１７１９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、複数の半導体チップを含む半導体装置の製造方法において、その製造コストを低減することを検討している。
【０００６】
上記半導体装置の製造方法において、半導体装置の信頼性の向上が望まれる。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態による半導体装置の製造方法は、（ａ）端子を有する配線基板の主面上に、第１電極パッドを有する第１半導体チップを搭載する工程と、（ｂ）前記第１半導体チップの主面上にスペーサを搭載する工程と、（ｃ）前記スペーサ上に第２電極パッドを有する第２半導体チップを搭載する工程と、を含んでいる。半導体装置の製造方法は、（ｄ）前記第１電極パッドおよび前記第２電極パッドと前記端子とをワイヤによって電気的に接続する工程と、を含んでいる。前記第１半導体チップは、平面視において、方形状であり、前記（ｂ）工程では、前記第１半導体チップの隅を基準にして、前記第１半導体チップの主面上に前記スペーサを搭載する。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態の半導体装置の内部構造の概要を示す透視平面図である。
【図２】図１に示す半導体装置の裏面側を示す平面図である。
【図３】図１に示す半導体装置において、図１のＡ−Ａ線に沿って切断した構造を示す要部断面図である。
【図４】（ａ）は、図１に示す半導体装置の内部構造の概要を示す透視平面図、（ｂ）は、図４（ａ）に示す半導体装置の要部断面図である。
【図５】（ａ）は、図１に示す半導体装置の製造工程中の平面図、（ｂ）は、図１に示す半導体装置の製造工程中の要部断面図である。
【図６】（ａ）は、図５（ａ）に続く半導体装置の製造工程中の平面図、（ｂ）は、図５（ｂ）に続く半導体装置の製造工程中の要部断面図である。
【図７】（ａ）は、図６（ａ）に続く半導体装置の製造工程中の平面図、（ｂ）は、図６（ｂ）に続く半導体装置の製造工程中の要部断面図である。
【図８】（ａ）は、図７（ａ）に続く半導体装置の製造工程中の平面図、（ｂ）は、図７（ｂ）に続く半導体装置の製造工程中の要部断面図である。
【図９】（ａ）は、図８（ａ）に続く半導体装置の製造工程中の平面図、（ｂ）は、図８（ｂ）に続く半導体装置の製造工程中の要部断面図である。
【図１０】（ａ）は、図９（ａ）に続く半導体装置の製造工程中の平面図、（ｂ）は、図９（ｂ）に続く半導体装置の製造工程中の要部断面図である。
【図１１】図１０（ａ）に続く半導体装置の製造工程中の要部断面図である。
【図１２】第１の検討例の半導体装置の要部断面図である。
【図１３】第２の検討例の半導体装置の要部断面図である。
【図１４】第３の検討例の半導体装置の要部断面図である。
【図１５】（ａ）、（ｂ）および（ｃ）は、図１４に示す半導体装置において、スペーサ上に搭載される半導体チップの電極パッドにワイヤを接続する工程を示す要部拡大断面図である。
【図１６】（ａ）は、第４の検討例の半導体装置の内部構造の概要を示す透視平面図、（ｂ）は、図１６（ａ）に示す半導体装置の要部断面図である。
【図１７】（ａ）、（ｂ）および（ｃ）は、図１６に示す半導体装置において、スペーサ上に搭載される半導体チップの電極パッドにワイヤを接続する工程を示す要部拡大断面図である。
【図１８】（ａ）は、図１４に示す半導体装置において、半導体チップおよびスペーサが位置ズレした場合を示す平面図、（ｂ）は、図１６に示す半導体装置において、半導体チップおよびスペーサが位置ズレした場合を示す平面図である。
【図１９】（ａ）は、図１４に示す半導体装置において、スペーサ上の半導体チップが位置ズレした場合を示す平面図、（ｂ）は、図１９（ａ）のＡ−Ａ線で切断した構造を示す要部断面図である。
【図２０】（ａ）は、図１に示す半導体装置において、半導体チップが位置ズレした場合を示す平面図、（ｂ）は、図２０（ａ）に示す半導体装置において、半導体チップ上にスペーサを搭載した状態を示す平面図である。
【図２１】（ａ）は、図２０（ｂ）に示す半導体装置において、スペーサ上に半導体チップを搭載した状態を示す平面図、（ｂ）は、図２１（ａ）のＡ−Ａ線で切断した構造を示す要部断面図である。
【図２２】（ａ）は、第２の実施の形態の半導体装置の製造工程中の平面図、（ｂ）は、図２２（ａ）に示す半導体装置の製造工程中の要部断面図である。
【図２３】（ａ）は、図２２（ａ）に続く半導体装置の製造工程中の平面図、（ｂ）は、図２２（ｂ）に続く半導体装置の製造工程中の要部断面図である。
【図２４】（ａ）は、図２３（ａ）に続く半導体装置の製造工程中の平面図、（ｂ）は、図２３（ｂ）に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００１１】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１２】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１３】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１４】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１５】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００１６】
（実施の形態１）
［半導体装置の構成について］
本実施の形態の半導体装置の構成について、図１〜図４を用いて説明する。図１および図４（ａ）は、本実施の形態の半導体装置ＳＤ１の内部構造の概要を示す透視平面図、図２は、図１に示す半導体装置ＳＤ１の裏面側を示す平面図、図３および図４（ｂ）は、図１に示す半導体装置ＳＤ１において、図１のＡ−Ａ線に沿って切断した構造を示す要部断面図である。なお、図１および図４（ａ）は、半導体装置ＳＤ１の内部の平面的配置を示すため、後述の封止体ＲＳを透視した状態で示している。そして、図４（ａ）は、後述の半導体チップＣＰ２、ワイヤＢＷ、端子ＬＤなどを省略している。
【００１７】
半導体装置ＳＤ１は、配線基板ＢＳの表面（主面）ＢＳａ上に搭載される半導体チップ（第１半導体チップ）ＣＰ１と、半導体チップＣＰ１の表面（主面）ＣＰ１ａ上に配置されるスペーサＳＰ１と、スペーサＳＰ１の表面ＳＰ１ａ上に搭載される半導体チップ（第２半導体チップ）ＣＰ２と、を有している。そして、半導体装置ＳＤ１は、半導体チップＣＰ１，ＣＰ２と配線基板ＢＳとを電気的に接続する複数のワイヤ（導電性部材）ＢＷと、半導体チップＣＰ１，ＣＰ２、スペーサＳＰ１および複数のワイヤＢＷを封止する封止体ＲＳと、配線基板ＢＳの裏面ＢＳｂ側に形成され、かつ、半導体チップＣＰ１，ＣＰ２と電気的に接続される複数のはんだボールＳＢと、を有している。
【００１８】
図２に示すように、半導体チップＣＰ１は、平面視において、方形状に形成されている。半導体チップＣＰ１の表面ＣＰ１ａ上には、半導体チップＣＰ１の外周に沿って、複数の電極パッドＰＤが形成されている。また、スペーサＳＰ１は、平面視において、方形状に形成されている。また、図１に示すように、半導体チップＣＰ２は、平面視において、方形状に形成されている。半導体チップＣＰ２の表面ＣＰ２ａ上には、半導体チップＣＰ２の外周に沿って、複数の電極パッドＰＤが形成されている。電極パッドＰＤは、例えばアルミニウム（Ａｌ）からなる。電極パッドＰＤは、平面視において、方形状に形成されている。
【００１９】
なお、「方形状」とは、正方形状および長方形状の両方を含む概念である。すなわち、半導体チップＣＰ１，ＣＰ２およびスペーサＳＰ１は、それぞれ、平面視において、正方形状に形成されていても、長方形状に形成されていてもよい。また、電極パッドＰＤは、平面視において、正方形状に形成されていても、長方形状に形成されていてもよく、また、正方形状と長方形状とが混在していてもよい。
【００２０】
半導体チップＣＰ１は、ペースト状の接着材（接合材、ダイボンド材）ＤＢにより配線基板ＢＳの表面ＢＳａ上に接着されている。接着材ＤＢとしては、導電性のペースト材を用いることができ、例えば、熱硬化性樹脂に銀（Ａｇ）粒子を混合したものを用いることができる。スペーサＳＰ１は、フィルム状（シート状）の接着材ＤＡ１により半導体チップＣＰ１上に接着されている。半導体チップＣＰ２は、フィルム状の接着材ＤＡ２によりスペーサＳＰ１上に接着されている。接着材ＤＡ１，ＤＡ２は、ダイボンディングフィルム、ダイアタッチフィルムなどを用いることができる。
【００２１】
はんだボールＳＢは、半導体装置ＳＤ１と半導体装置ＳＤ１を実装する実装基板（図示せず）とを電気的に接続するための外部端子である。はんだボールＳＢは、鉛（Ｐｂ）を実質的に含まない、いわゆる、鉛フリーはんだからなり、例えばスズ（Ｓｎ）のみ、スズ−ビスマス（Ｓｎ−Ｂｉ）、スズ−銅（Ｓｎ−Ｃｕ）、またはスズ−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。ここで、鉛フリーはんだとは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
【００２２】
本実施の形態では、半導体チップＣＰ１の裏面ＣＰ１ｂおよび半導体チップＣＰ２の裏面ＣＰ２ｂを、それぞれ、基材である配線基板ＢＳの表面ＢＳａと対向させて実装する、いわゆるフェイスアップ実装方式を採用している。具体的には、半導体チップＣＰ１の表面ＣＰ１ａ上および半導体チップＣＰ２の表面ＣＰ２ａ上にそれぞれ形成された複数の電極パッドＰＤと、配線基板ＢＳの表面ＢＳａ側に露出するように、平面視において半導体チップＣＰ１，ＣＰ２の周囲に配置された端子ＬＤとが、複数のワイヤＢＷを介して電気的に接続されている。ワイヤＢＷは、銅（Ｃｕ）を主成分とする材料からなる。
【００２３】
スペーサＳＰ１は、半導体チップＣＰ１の電極パッドＰＤと接続されたワイヤＢＷと、半導体チップＣＰ２とが干渉しないようにするために、半導体チップＣＰ１の上面と半導体チップＣＰ２の下面との間隔を空けるためのものである。詳細は後述するが、図４に示すように、半導体チップＣＰ２の短辺の長さＷｃ２は、スペーサＳＰ１の長辺の長さＷｓ１よりも大きい。そして、半導体チップＣＰ２のオーバーハング量Ｗｏ１、すなわち、平面視において半導体チップＣＰ２の端部がスペーサＳＰ１の端部から張り出した部分の長さは、スペーサＳＰ１の短辺の長さの１／１０より大きく、半導体チップＣＰ１の長辺の長さＷｃ１の１／１０以下である。
【００２４】
そして、半導体チップＣＰ２の短辺の長さＷｃ２は、半導体チップＣＰ１の互いに対向する辺に沿ってそれぞれ形成された電極パッドＰＤ間の距離Ｗｐ１よりも大きい。また、図２に示すように、スペーサＳＰ１の長辺の長さＷｓ１は、半導体チップＣＰ１の互いに対向する辺に沿ってそれぞれ形成された電極パッドＰＤ間の距離Ｗｐ１よりも小さい。そして、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１の端部との距離（最短距離、最近接距離）は、１５０μｍ〜４５０μｍである。
【００２５】
なお、前述のように、半導体チップＣＰ１，ＣＰ２およびスペーサＳＰ１は、それぞれ、平面視において、正方形状に形成されていても、長方形状に形成されていてもよい。そのため、半導体チップＣＰ１，ＣＰ２およびスペーサＳＰ１が、それぞれ、平面視において、正方形状に形成されている場合には、上記の「長辺」および「短辺」を「１辺」と読み替えることとする。
【００２６】
また、半導体チップＣＰ１の厚さＴｃ１は、スペーサＳＰ１の厚さＴｓ１よりも厚い。半導体チップＣＰ２の厚さＴｃ２は、スペーサＳＰ１の厚さＴｓ１よりも薄い。その結果、半導体チップＣＰ１の厚さＴｃ１は、半導体チップＣＰ２の厚さＴｃ２よりも厚い。
【００２７】
封止体ＲＳは、４つの辺を有する略四角形の平面形状を有し、封止体ＲＳの中央部分には、半導体チップＣＰ１、スペーサＳＰ１および半導体チップＣＰ２が配置されている。封止体ＲＳは、配線基板ＢＳの表面ＢＳａ上において、半導体チップＣＰ１、スペーサＳＰ１、半導体チップＣＰ２および複数のワイヤＢＷを封止し、ワイヤＢＷの変形を防止している。後述するが、封止体ＲＳの厚さＴｍは、配線基板ＢＳの厚さＴｗｂの２倍よりも薄い。
【００２８】
また、はんだボールＳＢは、配線基板ＢＳに形成された配線ＣＬを介して、配線基板ＢＳの表面ＢＳａ側に形成された端子ＬＤと電気的に接続されている。すなわち、半導体チップＣＰ１，ＣＰ２の複数の電極パッドＰＤは、複数のはんだボールＳＢと電気的に接続されている。これにより、半導体装置ＳＤ１を図示しない実装基板に実装する際には、はんだボールＳＢを実装基板の端子（図示は省略）に接合して電気的に接続する。すなわち、はんだボールＳＢは半導体装置ＳＤ１の外部端子（外部電極）となる。
【００２９】
また、図２に示すように、複数のはんだボールＳＢは、配線基板ＢＳの裏面ＢＳｂ側に行列状に配置されている。すなわち、半導体装置ＳＤ１は、複数のはんだボールＳＢが配線基板ＢＳの裏面（実装面）ＢＳｂ側に行列状に配置される、エリアアレイ型の半導体装置である。
【００３０】
なお、エリアアレイ型の半導体装置としては、図１〜図３に示すように、外部端子としてはんだボールＳＢが取り付けられたＢＧＡ（Ball Grid Array）型半導体装置の他、例えば、はんだなどの接合部材を取り付けるためのランド（外部端子）ＢＬＲが露出した、ＬＧＡ（Land Grid Array）型の半導体装置などもある。すなわち、本実施の形態の半導体装置ＳＤ１は、ＢＧＡ型の半導体装置である場合を例に説明したが、これに限定されず、ＬＧＡ型の半導体装置にも適用することができる。
【００３１】
図３に示すように、半導体装置ＳＤ１の１辺の長さは、配線基板ＢＳの１辺の長さＷｗｂと同じであり、例えば１７ｍｍである。半導体装置ＳＤ１の高さＴｔは、例えば１．７８ｍｍである。配線基板ＢＳの厚さＴｗｂは、例えば０．５３ｍｍである。封止体ＲＳの配線基板ＢＳからの高さ（封止体ＲＳの厚さ）Ｔｍは、例えば０．９０ｍｍである。
【００３２】
また、半導体チップＣＰ１の厚さＴｃ１は、例えば０．２０ｍｍ、スペーサＳＰ１の厚さＴｓ１は、例えば０．１８ｍｍ、半導体チップＣＰ２の厚さＴｃ２は、例えば０．１２ｍｍである。半導体チップＣＰ１の長辺の長さＷｃ１は、例えば４．９ｍｍであり、半導体チップＣＰ１の短辺の長さは、例えば４．５ｍｍである。スペーサＳＰ１の長辺の長さＷｓ１は、例えば３．８ｍｍであり、スペーサＳＰ１の短辺の長さは、例えば３．４ｍｍである。半導体チップＣＰ２の長辺の長さは、半導体チップＣＰ２の短辺の長さＷｃ２と等しく、例えば４．３ｍｍである。半導体チップＣＰ２のオーバーハング量Ｗｏ１、すなわち、平面視において半導体チップＣＰ２の端部がスペーサＳＰ１の端部から張り出した部分の長さは、例えば０．４６５ｍｍである。
【００３３】
また、ペースト状の接着材ＤＢの厚さＴｄｂは、例えば０．０２ｍｍ、フィルム状の接着材ＤＡ１の厚さＴｄａ１は、例えば０．０２ｍｍ、フィルム状の接着材ＤＡ２の厚さＴｄａ２は、例えば０．０２ｍｍである。半導体チップＣＰ２の上面から封止体ＲＳの上面までの高さ（距離）Ｔｈは、例えば０．３４ｍｍである。はんだボールＳＢの配線基板ＢＳから露出している部分の高さＴｓｂは、例えば０．３５ｍｍである。
【００３４】
［半導体装置の製造工程］
次に、本実施の形態の半導体装置の製造工程について説明する。図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）および図１０（ａ）は、図１〜図３に示す半導体装置ＳＤ１の製造工程中の平面図である。図５（ｂ）、図６（ｂ）、図７（ｂ）、図８（ｂ）、図９（ｂ）、図１０（ｂ）および図１１は、図１〜図３に示す半導体装置ＳＤ１の製造工程中の要部断面図において、図１のＡ−Ａ線に相当する線に沿って切断した構造を示す要部断面図である。
【００３５】
１．基材準備工程
まず、図４に示すように、基材準備工程では、配線基板（基材）を準備する。図示しないが、この配線基板（基材）の製品形成領域は、図１に示す配線基板ＢＳの１個分に相当し、この製品形成領域の周囲には、後述の個片化工程にて配線基板（基材）を切断するための切断領域が設けられている。
【００３６】
２．第１半導体チップ搭載工程
次に、第１半導体チップ搭載工程では、例えばダイボンド装置により、配線基板ＢＳの表面ＢＳａ上にペースト状の接着剤ＤＢを介して半導体チップ（第１半導体チップ）ＣＰ１を搭載する（図３参照）。ここで、図５（ａ）に示すように、配線基板ＢＳの表面ＢＳａのチップ搭載領域ＣＭには、アライメントマーク（認識マーク）ＡＭａ，ＡＭｂが形成されている。そのため、図６（ａ）および図６（ｂ）に示す半導体チップＣＰ１は、図５（ａ）に示すアライメントマークＡＭａ，ＡＭｂを基準にして配線基板ＢＳの表面ＢＳａ上に搭載する。具体的には、例えば、カメラＣＡにアライメントマークＡＭａ，ＡＭｂを認識させ、アライメントマークＡＭａとアライメントマークＡＭｂとを結ぶ線分ＬＭの中点ＯＭに、図６（ａ）に示すように、半導体チップＣＰ１の中心を合わせ、配線基板ＢＳの表面ＢＳａ上に半導体チップＣＰ１を搭載する。
【００３７】
３．第１ワイヤボンディング工程
次に、図７（ａ）および図７（ｂ）に示すように、第１ワイヤボンディング工程では、半導体チップＣＰ１の複数の電極パッドＰＤと、配線基板ＢＳにおいて半導体チップＣＰ１の周囲に配置された端子ＬＤとをワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。本工程では、例えば、超音波振動と熱圧着を併用してワイヤＢＷを接合するボールボンディング（ネイルヘッドボンディング）法によりワイヤＢＷを接続する。ワイヤＢＷは、銅（Ｃｕ）を主成分とする材料からなる。
【００３８】
４．スペーサ搭載工程
次に、スペーサ搭載工程では、例えばダイボンド装置により、半導体チップＣＰ１の表面ＣＰ１ａ上にフィルム状の接着材ＤＡ１を介してスペーサＳＰ１を搭載する（図３参照）。ここで、スペーサＳＰ１は、図７（ａ）に示すように、半導体チップＣＰ１の隅（角）を基準にして半導体チップＣＰ１の表面ＣＰ１ａ上に搭載する。具体的には、例えば、カメラＣＡに半導体チップＣＰ１の４つの隅（角）のうち、互いに対向する２つの隅ＣＣａ，ＣＣｂを認識させ、隅（第１隅）ＣＣａと隅（第２隅）ＣＣｂとを結ぶ線分ＬＣの中点ＯＣに、図８（ａ）に示すように、スペーサＳＰ１の中心を合わせ、半導体チップＣＰ１の表面ＣＰ１ａ上にスペーサＳＰ１を搭載する。
【００３９】
５．第２半導体チップ搭載工程
次に、第２半導体チップ搭載工程では、例えばダイボンド装置により、スペーサＳＰ１の表面ＳＰ１ａ上にフィルム状の接着材ＤＡ２を介して半導体チップ（第２半導体チップ）ＣＰ２を搭載する（図３参照）。ここで、半導体チップＣＰ２は、図８（ａ）に示すように、スペーサＳＰ１の隅（角）を基準にしてスペーサＳＰ１の表面ＳＰ１ａ上に搭載する。具体的には、例えば、カメラＣＡにスペーサＳＰ１の４つの隅（角）のうち、互いに対向する２つの隅ＣＳａ，ＣＳｂを認識させ、隅（第３隅）ＣＳａと隅（第４隅）ＣＳｂとを結ぶ線分ＬＳの中点ＯＳに、図９（ａ）に示すように、半導体チップＣＰ２の中心を合わせ、スペーサＳＰ１の表面ＳＰ１ａ上に半導体チップＣＰ２を搭載する。
【００４０】
６．第２ワイヤボンディング工程
次に、図１０（ａ）および図１０（ｂ）に示すように、第２ワイヤボンディング工程では、半導体チップＣＰ２の複数の電極パッドＰＤと、配線基板ＢＳにおいて半導体チップＣＰ２の周囲に配置された端子ＬＤとをワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。本工程では、例えば、超音波振動と熱圧着を併用してワイヤＢＷを接合するボールボンディング（ネイルヘッドボンディング）法によりワイヤＢＷを接続する。前述のように、ワイヤＢＷは、銅（Ｃｕ）を主成分とする材料からなる。
【００４１】
７．封止工程
次に、図１１に示すように、封止工程では、封止体ＲＳを形成し、半導体チップＣＰ１、スペーサＳＰ１、半導体チップＣＰ２および複数のワイヤＢＷを封止体ＲＳにより封止する。本工程では、例えば、金型内に樹脂を圧入した後硬化させる、いわゆるトランスファモールド方式により図３に示す封止体ＲＳを形成する。
【００４２】
８．ボールマウント工程
次に、図３に示すように、ボールマウント工程では、配線基板ＢＳの裏面ＢＳｂ側に形成された複数のランドＢＬＲのそれぞれに複数のはんだボール（はんだ材）ＳＢを搭載する。続いて、はんだボールＳＢを配置した配線基板ＢＳに熱処理（リフロー）を施し、はんだボールＳＢを溶融させてランドＢＬＲとそれぞれ接合する。具体的には、配線基板ＢＳをリフロー炉に配置して、はんだボールＳＢの融点よりも高い温度、例えば、２６０℃以上まで加熱する。
【００４３】
９．個片化工程
次に、個片化工程では、前述のように、図示しないが、配線基板（基材）の製品形成領域の周囲に形成された切断領域において配線基板および封止体ＲＳを切断する。こうすることで、図３に示すように、配線基板ＢＳ上に半導体チップＣＰ１，ＣＰ２を搭載した半導体装置ＳＤ１を個片化する。個片化方法は、例えば、ダイシングブレード（切断刃）を走らせて切断する方法を適用することができる。
【００４４】
なお、本工程で得られる複数の半導体装置ＳＤ１は、試験前の半完成品（組立体）の状態である。従って、本工程の後、外観試験工程および電気的試験工程を行い、合格したものが、完成品の半導体装置ＳＤ１となる。
【００４５】
［検討の経緯について］
＜検討例１＞
以下、本発明者が検討した検討例１の半導体装置について説明する。図１２は、検討例１の半導体装置ＳＤ１０１において、図１のＡ−Ａ線に相当する線で切断した構造を示す要部断面図である。なお、図１２の上側には、要部断面図に各部材の符号を付しており、図１２の下側には、図１２の上側と同一の図面に各部材の寸法を付している。
【００４６】
図１２に示すように、検討例１の半導体装置ＳＤ１０１は、配線基板ＢＳの表面ＢＳａ上に搭載される半導体チップ（第１半導体チップ）ＣＰ１０１と、半導体チップＣＰ１０１上に配置されるスペーサＳＰ１０１と、スペーサＳＰ１０１上に搭載される半導体チップ（第２半導体チップ）ＣＰ２０１と、を有している。
【００４７】
検討例１の半導体チップＣＰ１０１は、ペースト状の接着材（接合材、ダイボンド材）ＤＢにより配線基板ＢＳの表面ＢＳａ上に接着されている。スペーサＳＰ１０１は、フィルム状の接着材ＤＡ１により半導体チップＣＰ１０１上に接着されている。半導体チップＣＰ２０１は、フィルム状の接着材ＤＡ２によりスペーサＳＰ１０１上に接着されている。
【００４８】
検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１は、図４に示す本実施の形態の半導体チップＣＰ１の厚さＴｃ１よりも薄い。図１２に示す検討例１のスペーサＳＰ１０１の厚さＴｓ１０１は、図４に示す本実施の形態のスペーサＳＰ１の厚さＴｓ１と同じである。図１２に示す検討例１の半導体チップＣＰ２０１の厚さＴｃ２０１は、図４に示す本実施の形態の半導体チップＣＰ２の厚さＴｃ２よりも厚い。そして、図１２に示すように、検討例１においては、半導体チップＣＰ１０１の厚さＴｃ１０１は、スペーサＳＰ１０１の厚さＴｓ１０１よりも薄い。半導体チップＣＰ２０１の厚さＴｃ２０１は、スペーサＳＰ１０１の厚さＴｓ１０１よりも厚い。その結果、半導体チップＣＰ１０１の厚さＴｃ１０１は、半導体チップＣＰ２０１の厚さＴｃ２０１よりも薄い。
【００４９】
また、図１２に示す検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さ（Ｔｃ１０１＋Ｔｓ１０１＋Ｔｃ２０１）は、図４に示す半導体チップＣＰ１、スペーサＳＰ１および半導体チップＣＰ２の合計の厚さ（Ｔｃ１＋Ｔｓ１＋Ｔｃ２）と同じである。
【００５０】
また、検討例１のスペーサＳＰ１０１の長辺の長さＷｓ１０１は、図４に示す本実施の形態のスペーサＳＰ１の長辺の長さＷｓ１よりも短い。そのため、図１２に示す検討例１の半導体チップＣＰ２０１のオーバーハング量（平面視において半導体チップＣＰ２０１の端部がスペーサＳＰ１０１の端部から張り出した部分の長さ）Ｗｏ１０１は、図４に示す本実施の形態の半導体チップＣＰ２のオーバーハング量Ｗｏ１よりも大きい。
【００５１】
具体的には、半導体チップＣＰ１０１の厚さＴｃ１０１は、例えば０．１２ｍｍ、スペーサＳＰ１０１の厚さＴｓ１０１は、例えば０．１８ｍｍ、半導体チップＣＰ２０１の厚さＴｃ２０１は、例えば０．２０ｍｍである。半導体チップＣＰ１０１の長辺の長さＷｃ１０１は、半導体チップＣＰ１の長辺の長さＷｃ１と同じであり、例えば４．９ｍｍである。半導体チップＣＰ１０１の短辺の長さは、半導体チップＣＰ１の短辺の長さと同じであり、例えば４．５ｍｍである。スペーサＳＰ１０１の長辺の長さＷｓ１０１は、例えば３．０ｍｍであり、スペーサＳＰ１０１の短辺の長さは、例えば３．０ｍｍである。半導体チップＣＰ２０１の長辺の長さＷｃ２０１は、半導体チップＣＰ２の長辺の長さＷｃ２と同じであり、例えば４．３ｍｍである。半導体チップＣＰ２０１の短辺の長さは、半導体チップＣＰ２の短辺の長さと同じであり、例えば４．３ｍｍである。半導体チップＣＰ２０１のオーバーハング量Ｗｏ１０１は、０．６５ｍｍである。
【００５２】
以上が、図１２に示す検討例１の半導体装置ＳＤ１０１と図４に示す本実施の形態の半導体装置ＳＤ１との相違点である。検討例１の半導体装置ＳＤ１０１のそれ以外の構成は、本実施の形態の半導体装置ＳＤ１の構成と同一であるため、半導体装置ＳＤ１０１の製造工程も含め、繰り返しの説明を省略する。
【００５３】
ここで、図１２に基づいて、検討例１について本発明者が見出した課題について説明する。
【００５４】
本発明者は、検討例１の半導体装置ＳＤ１０１において、コスト削減のため、半導体チップＣＰ１０１をフィルム状の接着材ではなく、ペースト状の接着材（接合材、ダイボンド材）ＤＢにより配線基板ＢＳの表面ＢＳａ上に接着することとした。そうしたところ、接着材ＤＢが半導体チップＣＰ１０１に乗り上がる（這い上がる）という事態が生じた（半導体チップＣＰ１０１に乗り上がった接着材ＤＢを接着材ＤＢａと称する）。そして、半導体チップＣＰ１０１に乗り上がった接着材ＤＢａは、半導体チップＣＰ１０１に設けられた複数の電極パッドＰＤ間に跨るように拡がるものもあった。
【００５５】
ここで、半導体チップＣＰ１の裏面を配線基板ＢＳと等電位にして、半導体チップＣＰ１の動作を安定化させるため、ペースト状の接着材ＤＢには、例えば熱硬化性樹脂に銀（Ａｇ）粒子を混合した導電性接着材を用いている。その結果、複数の電極パッドＰＤ間に跨るように拡がった接着材ＤＢａによって、半導体チップＣＰ１０１内の回路がショートしてしまうという事態が生じた。そのため、ペースト状の接着材ＤＢが半導体チップＣＰ１に乗り上がるのを防止することが望まれる。
【００５６】
＜検討例２＞
以下、本発明者が検討した検討例２の半導体装置について説明する。図１３は、検討例２の半導体装置ＳＤ１０２において、図１のＡ−Ａ線に相当する線で切断した構造を示す要部断面図である。なお、図１３の上側には、要部断面図に各部材の符号を付しており、図１３の下側には、図１３の上側と同一の図面に各部材の寸法を付している。
【００５７】
図１３に示すように、検討例２の半導体装置ＳＤ１０２は、配線基板ＢＳの表面ＢＳａ上に搭載される半導体チップ（第１半導体チップ）ＣＰ１と、半導体チップＣＰ１上に配置されるスペーサＳＰ１０２と、スペーサＳＰ１０２上に搭載される半導体チップ（第２半導体チップ）ＣＰ２０１と、を有している。そして、検討例２の半導体チップＣＰ１の厚さＴｃ１は、図１２に示す検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚い。図１３に示す検討例２のスペーサＳＰ１０２の厚さＴｓ１０２は、図１２に示す検討例１のスペーサＳＰ１０１の厚さＴｓ１０１よりも薄い。
【００５８】
また、図１３に示す検討例２の半導体チップＣＰ１、スペーサＳＰ１０２および半導体チップＣＰ２０１の合計の厚さ（Ｔｃ１＋Ｔｓ１０２＋Ｔｃ２０１）は、図１２に示す検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さ（Ｔｃ１０１＋Ｔｓ１０１＋Ｔｃ２０１）と同じである。
【００５９】
また、図１３に示すように、検討例２のスペーサＳＰ１０２の長辺の長さＷｓ１０２は、本実施の形態のスペーサＳＰ１の長辺の長さＷｓ１よりも短い。そのため、検討例２の半導体チップＣＰ２０１のオーバーハング量（平面視において半導体チップＣＰ２０１の端部がスペーサＳＰ１０２の端部から張り出した部分の長さ）Ｗｏ１０２は、本実施の形態の半導体チップＣＰ２のオーバーハング量Ｗｏ１よりも大きい。
【００６０】
具体的には、スペーサＳＰ１０２の厚さＴｓ１０２は、例えば０．１０ｍｍである。スペーサＳＰ１０２の長辺の長さＷｓ１０２は、スペーサＳＰ１０１の長辺の長さＷｓ１０１と同じであり、例えば３．０ｍｍである。スペーサＳＰ１０２の短辺の長さは、スペーサＳＰ１０１の短辺の長さと同じであり、例えば３．０ｍｍである。半導体チップＣＰ２０１のオーバーハング量Ｗｏ１０２は、０．６５ｍｍである。
【００６１】
以上が、図１３に示す検討例２の半導体装置ＳＤ１０２と図１２に示す検討例１の半導体装置ＳＤ１０１との相違点である。検討例２の半導体装置ＳＤ１０２のそれ以外の構成は、検討例１の半導体装置ＳＤ１０１の構成と同一であるため、半導体装置ＳＤ１０２の製造工程も含め、繰り返しの説明を省略する。
【００６２】
図１３に示すように、検討例２の半導体装置ＳＤ１０２では、配線基板ＢＳの表面ＢＳａ上に搭載される半導体チップ（第１半導体チップ）ＣＰ１の厚さＴｃ１を、検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚くしている。こうすることで、半導体チップＣＰ１を配線基板ＢＳの表面ＢＳａ上に接着しているペースト状の接着材ＤＢが半導体チップＣＰ１に乗り上がることを防止できる。その結果、検討例２では、接着材ＤＢによる、半導体チップＣＰ１内の回路がショートするという事態を防止できる。
【００６３】
しかし、検討例２において、別の問題が生じている。検討例２では、半導体チップＣＰ１の厚さを、図１２に示す検討例１の半導体チップＣＰ１０１よりも厚くしている。そのため、検討例２において、検討例１のスペーサＳＰ１０１および半導体チップＣＰ２０１をそのまま用いると、半導体チップＣＰ１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さが、検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さよりも厚くなる。この場合において、半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１を確実に封止するためには、封止体ＲＳの配線基板ＢＳからの高さ（封止体ＲＳの厚さ）Ｔｍを大きくする必要がある。
【００６４】
前述のように、封止体ＲＳは、例えば金型内に樹脂を圧入した後硬化させる、いわゆるトランスファモールド方式により形成する。そのため、封止体ＲＳの配線基板ＢＳからの高さ（封止体ＲＳの厚さ）Ｔｍを変更するには金型の再設計が必要となり、開発コストを増大させてしまう。従って、封止体ＲＳの厚さＴｍは、配線基板ＢＳの厚さＴｗｂの２倍よりも薄いという関係を維持する必要がある。
【００６５】
検討例２において、半導体チップＣＰ１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さは、検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さよりも厚い。そのため、封止体ＲＳの配線基板ＢＳからの高さ（封止体ＲＳの厚さ）Ｔｍを変更することなく、封止体ＲＳによって半導体チップおよびスペーサを封止しようとすると、半導体チップＣＰ２０１の上面から封止体ＲＳの上面までの高さ（距離）Ｔｈが小さくなってしまう。こうすると、半導体チップＣＰ２０１の電極パッドＰＤに接続されたワイヤＢＷが封止体ＲＳから露出する虞がある。また、封止体ＲＳの上面にレーザーマーキングによって刻印する場合には、封止体ＲＳの上面が削られるため、ワイヤＢＷだけでなく半導体チップＣＰ２０１も露出する虞がある。そのため、半導体チップＣＰ２０１の上面から封止体ＲＳの上面までの高さ（距離）Ｔｈは十分に確保する必要がある。
【００６６】
すなわち、半導体チップＣＰ２０１の上面から封止体ＲＳの上面までの高さ（距離）Ｔｈを小さくしないように、半導体チップＣＰ１の厚さを、検討例１の半導体チップＣＰ１０１よりも厚くする必要がある。そして、半導体チップＣＰ１、スペーサＳＰ１０２および半導体チップＣＰ２０１の合計の厚さを、検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さと同じにする必要がある。
【００６７】
そこで、図１３に示すように、検討例２では、検討例１の半導体チップＣＰ２０１をそのまま用いる一方、半導体チップＣＰ１の厚さＴｃ１を、図１２に示す検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚くした分と同じだけ、スペーサＳＰ１０２の厚さＴｓ１０２を、検討例１のスペーサＳＰ１０１の厚さＴｓ１０１よりも薄くしている。こうすることで、検討例２の半導体チップＣＰ１、スペーサＳＰ１０２および半導体チップＣＰ２０１の合計の厚さが、図１２に示す検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さと同じになる。
【００６８】
しかし、スペーサＳＰ１０２の厚さＴｓ１０２を、図１２に示す検討例１のスペーサＳＰ１０１の厚さＴｓ１０１よりも薄くしたことにより、半導体チップＣＰ１の電極パッドＰＤに接続されたワイヤＢＷと半導体チップＣＰ２０１の下面とが干渉する。ワイヤＢＷが半導体チップＣＰ２０１と干渉しないようにするためには、ワイヤＢＷを歪ませるしかなく、電極パッドＰＤとワイヤＢＷとの接合性が低下する。従って、スペーサＳＰ１０２の厚さＴｓ１０２を、図１２に示す検討例１のスペーサＳＰ１０１の厚さＴｓ１０１よりも薄くすることはできない。
【００６９】
そのため、次の３つの条件を満たすことが望まれる。（１）半導体チップＣＰ１の厚さＴｃ１を、検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚くする。（２）スペーサＳＰ１０１のスペーサＳＰ１０２の厚さＴｓ１０２を、検討例１のスペーサＳＰ１０１の厚さＴｓ１０１よりも薄くしてはならない。（３）半導体チップＣＰ１、スペーサＳＰ１０２および半導体チップＣＰ２０１の合計の厚さを、検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さと同じにする。
【００７０】
＜検討例３＞
以下、本発明者が検討した検討例３の半導体装置について説明する。図１４は、検討例３の半導体装置ＳＤ１０３において、図１のＡ−Ａ線に相当する線で切断した構造を示す要部断面図である。図１５（ａ）〜（ｃ）は、検討例３の半導体装置ＳＤ１０３において、スペーサ上に搭載される半導体チップの電極パッドにワイヤを接続する工程を示す要部拡大断面図である。なお、図１４の上側には、要部断面図に各部材の符号を付しており、図１４の下側には、図１４の上側と同一の図面に各部材の寸法を付している。
【００７１】
図１４に示すように、検討例３の半導体装置ＳＤ１０３は、配線基板ＢＳの表面ＢＳａ上に搭載される半導体チップ（第１半導体チップ）ＣＰ１と、半導体チップＣＰ１上に配置されるスペーサＳＰ１０３と、スペーサＳＰ１０３上に搭載される半導体チップ（第２半導体チップ）ＣＰ２と、を有している。前述のように、半導体チップＣＰ１の厚さＴｃ１は、図１２に示す検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚い。より具体的には、図１４に示すように、半導体チップＣＰ１の厚さＴｃ１は、スペーサＳＰ１０３の厚さＴｓ１０３よりも厚い。スペーサＳＰ１０３の厚さＴｓ１０３は、図１２に示す検討例１のスペーサＳＰ１０１の厚さＴｓ１０１と同じ厚さであり、図１３に示す検討例２のスペーサＳＰ１０２の厚さＴｓ１０２よりも厚い。一方、図１４に示す半導体チップＣＰ２の厚さＴｃ２は、図１２および図１３に示す半導体チップＣＰ２０１の厚さＴｃ２０１よりも薄い。より具体的には、半導体チップＣＰ２の厚さＴｃ２は、スペーサＳＰ１０３の厚さＴｓ１０３よりも薄い。従って、図１４に示すように、半導体チップＣＰ１の厚さＴｃ１は、スペーサＳＰ１０３の厚さＴｓ１０３よりも厚く、半導体チップＣＰ２の厚さＴｃ２は、スペーサＳＰ１０３の厚さＴｓ１０３よりも薄い。
【００７２】
また、図１４に示す検討例３の半導体チップＣＰ１、スペーサＳＰ１０３および半導体チップＣＰ２の合計の厚さ（Ｔｃ１＋Ｔｓ１０３＋Ｔｃ２）は、図１３に示す検討例２の半導体チップＣＰ１、スペーサＳＰ１０２および半導体チップＣＰ２０１の合計の厚さ（Ｔｃ１０１＋Ｔｓ１０１＋Ｔｃ２０１）と同じである。また、図１４に示す検討例３の半導体チップＣＰ１、スペーサＳＰ１０３および半導体チップＣＰ２の合計の厚さ（Ｔｃ１＋Ｔｓ１０３＋Ｔｃ２）は、図１２に示す検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さ（Ｔｃ１０１＋Ｔｓ１０１＋Ｔｃ２０１）と同じである。
【００７３】
また、図１４に示すように、検討例３のスペーサＳＰ１０３の長辺の長さＷｓ１０３は、本実施の形態のスペーサＳＰ１の長辺の長さＷｓ１よりも短い。そのため、検討例３の半導体チップＣＰ２のオーバーハング量（平面視において半導体チップＣＰ２の端部がスペーサＳＰ１０３の端部から張り出した部分の長さ）Ｗｏ１０３は、本実施の形態の半導体チップＣＰ２のオーバーハング量Ｗｏ１よりも大きい。
【００７４】
具体的には、スペーサＳＰ１０３の厚さＴｓ１０３は、スペーサＳＰ１の厚さＴｓ１と同じであり、例えば０．１８ｍｍである。スペーサＳＰ１０３の長辺の長さＷｓ１０３は、スペーサＳＰ１０２の長辺の長さＷｓ１０２と同じであり、例えば３．０ｍｍである。スペーサＳＰ１０３の短辺の長さは、スペーサＳＰ１０２の短辺の長さと同じであり、例えば３．０ｍｍである。半導体チップＣＰ２のオーバーハング量Ｗｏ１０３は、０．６５ｍｍである。
【００７５】
以上が、図１４に示す検討例３の半導体装置ＳＤ１０３と図１３に示す検討例２の半導体装置ＳＤ１０２との相違点である。検討例３の半導体装置ＳＤ１０３のそれ以外の構成は、検討例２の半導体装置ＳＤ１０２の構成と同一であるため、半導体装置ＳＤ１０３の製造工程も含め、繰り返しの説明を省略する。
【００７６】
図１４に示すように、検討例３では、検討例１のスペーサＳＰ１０１の厚さＴｓ１０１と同じ厚さＴｓ１０３を有するスペーサＳＰ１０３を用いている。また、図１２に示す検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚くした検討例２の半導体チップＣＰ１をそのまま用いる。そして、図１４に示す半導体チップＣＰ１の厚さＴｃ１を、図１２に示す検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚くした分と同じだけ、図１４に示す検討例３の半導体チップＣＰ２の厚さＴｓ２を、図１２に示す検討例１および図１３に示す検討例２の半導体チップＣＰ２０１の厚さＴｃ２０１よりも薄くしている。
【００７７】
こうすることで、半導体チップＣＰ１の厚さＴｃ１を、図１２に示す検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚くしている。そして、スペーサＳＰ１０３の厚さＴｓ１０３を、図１２に示す検討例１のスペーサＳＰ１０１の厚さＴｓ１０１よりも薄くしていない。そして、半導体チップＣＰ１、スペーサＳＰ１０３および半導体チップＣＰ２０１の合計の厚さを、図１２に示す検討例１の半導体チップＣＰ１０１、スペーサＳＰ１０１および半導体チップＣＰ２０１の合計の厚さと同じにすることができる。
【００７８】
しかし、図１４に示すように、半導体チップＣＰ２の厚さＴｃ２を、図１２に示す検討例１の半導体チップＣＰ２０１の厚さＴｃ２０１よりも薄くしたことにより、別の問題が生じている。図１５（ａ）〜（ｃ）は、検討例３において、前述の第２ワイヤボンディング工程における製造工程を示す要部拡大断面図である。図１５（ａ）に示すように、スペーサＳＰ１０３上に半導体チップＣＰ２を搭載した後に、図１５（ｂ）に示すように、ワイヤボンディング装置ＷＤにより、半導体チップＣＰ２の電極パッドＰＤにワイヤＢＷの一端を押し付けることによって接続する。そして、図１５（ｃ）に示すように、配線基板ＢＳの端子ＬＤにワイヤＢＷの他端を接続する。
【００７９】
ここで、図１５（ｂ）に示すように、半導体チップＣＰ２の端部はスペーサＳＰ１０３から張り出している（オーバーハングしている）。そして、半導体チップＣＰ２の電極パッドＰＤは、半導体チップＣＰ２のスペーサＳＰ１０３から張り出した部分（オーバーハング部）に位置している。そのため、ワイヤボンディング装置ＷＤにより半導体チップＣＰ２の電極パッドＰＤにワイヤＢＷが押し付けられた際に、半導体チップＣＰ２のオーバーハング部が湾曲する。特に、検討例３の半導体チップＣＰ２の厚さＴｃ２は、検討例１および検討例２の半導体チップＣＰ２０１の厚さＴｃ２０１よりも薄い。そのため、前述の第２ワイヤボンディング工程において、ワイヤボンディング時の、検討例３の半導体チップＣＰ２のオーバーハング部の湾曲量は、検討例１および検討例２の半導体チップＣＰ２０１のオーバーハング部の湾曲量に比べて大きい。
【００８０】
半導体チップのオーバーハング部の湾曲量が大きいと、ワイヤと電極パッドとの間にかかる荷重が逃げてしまい、小さくなる。ワイヤと電極パッドとの間にかかる荷重が小さくなると、ワイヤと電極パッドとの間の合金（例えば銅およびアルミニウムからなる合金）の形成量が減少する。そのため、検討例３では、ワイヤと電極パッドとの接合性が低下してしまう。
【００８１】
特に、検討例３の半導体装置ＳＤ１０３において、コスト削減のため、半導体チップＣＰ１，ＣＰ２の電極パッドＰＤと配線基板ＢＳの端子ＬＤとを接続するワイヤＢＷとして、金を主成分とする材料からなるワイヤではなく、銅を主成分とする材料からなるワイヤを採用している。本発明者の検討によれば、銅は金よりも硬いため、銅を主成分とする材料からなるワイヤを電極パッドに接続する際に良好な接続を得るためには、金を主成分とする材料からなるワイヤを電極パッドに接続する際に必要な荷重よりも大きくしなければならないことがわかった。
【００８２】
そのため、銅を主成分とする材料からなるワイヤを電極パッドに接続するために、金を主成分とする材料からなるワイヤを電極パッドに接続する際よりも大きな荷重をかけたところ、半導体チップＣＰ２のオーバーハング部がさらに湾曲するだけであり、ワイヤと電極パッドとの間には大きな荷重がかけられないという問題が生じた。この場合、半導体チップＣＰ２にさらに大きな荷重をかけると、半導体チップＣＰ２の内部の回路が損傷してしまう。
【００８３】
実際に、半導体チップＣＰ２の厚さＴｃ２が０．１２ｍｍであり、半導体チップＣＰ２のオーバーハング量Ｗｏ１０３が０．６５ｍｍである場合に、半導体チップＣＰ２の電極パッドＰＤと配線基板ＢＳの端子ＬＤとを接続するワイヤＢＷとして、銅を主成分とする材料からなるワイヤを採用した。その結果、半導体チップＣＰ２が損傷しない荷重の範囲では、合金化率が５０％未満となり、良好な接合性が維持できないことがわかった。
【００８４】
そのため、スペーサ上に搭載される半導体チップの厚さを薄くしつつも、この半導体チップの電極パッドにかけることのできる荷重を半導体チップの厚さが厚いときに比べて小さくすることなく、ワイヤと電極パッドとの接合性を維持することが望まれる。
【００８５】
＜検討例４＞
以下、本発明者が検討した検討例４の半導体装置について説明する。図１６は、検討例４の半導体装置ＳＤ１０４において、図１のＡ−Ａ線に相当する線で切断した構造を示す要部断面図である。図１７（ａ）〜（ｃ）は、検討例４の半導体装置ＳＤ１０４において、スペーサ上に搭載される半導体チップの電極パッドにワイヤを接続する工程を示す要部拡大断面図である。図１８（ａ）は、検討例３の半導体装置ＳＤ１０３において、半導体チップおよびスペーサが位置ズレした場合を示す平面図である。図１８（ｂ）は、検討例４の半導体装置ＳＤ１０４において、半導体チップおよびスペーサが位置ズレした場合を示す平面図である。図１９（ａ）は、検討例４の半導体装置ＳＤ１０４において、スペーサ上の半導体チップが位置ズレした場合を示す平面図、図１９（ｂ）は、図１９（ａ）のＡ−Ａ線で切断した構造を示す要部断面図である。なお、図１６の上側には、要部断面図に各部材の符号を付しており、図１６の下側には、図１６の上側と同一の図面に各部材の寸法を付している。
【００８６】
図１６に示すように、検討例４の半導体装置ＳＤ１０４は、配線基板ＢＳの表面ＢＳａ上に搭載される半導体チップ（第１半導体チップ）ＣＰ１と、半導体チップＣＰ１上に配置されるスペーサＳＰ１０４と、スペーサＳＰ１０４上に搭載される半導体チップ（第２半導体チップ）ＣＰ２と、を有している。前述のように、半導体チップＣＰ１の厚さＴｃ１は、図１２に示す検討例１の半導体チップＣＰ１０１の厚さＴｃ１０１よりも厚い。図１６に示すスペーサＳＰ１０４の厚さＴｓ１０４は、図１４に示す検討例３のスペーサＳＰ１０３の厚さＴｓ１０３と同じ厚さであり、図１３に示す検討例２のスペーサＳＰ１０２の厚さＴｓ１０２よりも厚い。一方、図１４に示す半導体チップＣＰ２の厚さＴｃ２は、図１３に示す検討例２の半導体チップＣＰ２０１の厚さＴｃ２０１よりも薄い。
【００８７】
図１６に示す半導体チップＣＰ１、スペーサＳＰ１０４および半導体チップＣＰ２の合計の厚さ（Ｔｃ１＋Ｔｓ１０４＋Ｔｃ２）は、図１４に示す検討例３の半導体チップＣＰ１、スペーサＳＰ１０３および半導体チップＣＰ２の合計の厚さ（Ｔｃ１＋Ｔｓ１０３＋Ｔｃ２）と同じである。
【００８８】
また、図１６に示すように、検討例４のスペーサＳＰ１０４の長辺の長さＷｓ１０４は、図１４に示す検討例３のスペーサＳＰ１０３の長辺の長さＷｓ１０３よりも長い。より具体的には、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１０４の端部との距離（最短距離、最近接距離）は、１５０μｍ〜４５０μｍである。
【００８９】
そのため、図１６に示す検討例４の半導体チップＣＰ２のオーバーハング量（平面視において半導体チップＣＰ２の端部がスペーサＳＰ１０４の端部から張り出した部分の長さ）Ｗｏ１０４は、図１４に示す検討例３の半導体チップＣＰ２のオーバーハング量Ｗｏ１０３よりも小さい。
【００９０】
具体的には、スペーサＳＰ１０４の厚さＴｓ１０４は、スペーサＳＰ１の厚さＴｓ１と同じであり、例えば０．１８ｍｍである。スペーサＳＰ１０４の長辺の長さＷｓ１０４は、スペーサＳＰ１の長辺の長さＷｓ１と同じであり、例えば３．８ｍｍである。スペーサＳＰ１０４の短辺の長さは、スペーサＳＰ１の短辺の長さと同じであり、例えば３．４ｍｍである。半導体チップＣＰ２のオーバーハング量Ｗｏ１０４は、例えば０．４６５ｍｍである。
【００９１】
以上が、図１６に示す検討例４の半導体装置ＳＤ１０４と図１４に示す検討例３の半導体装置ＳＤ１０３との相違点である。検討例４の半導体装置ＳＤ１０４のそれ以外の構成は、検討例３の半導体装置ＳＤ１０３の構成と同一であるため、半導体装置ＳＤ１０３の製造工程も含め、繰り返しの説明を省略する。
【００９２】
前述の検討例３と同様に、図１７（ａ）〜（ｃ）に示す、検討例４の半導体チップＣＰ２へのワイヤボンディング工程において、図１７（ｂ）に示すように、ワイヤボンディング装置ＷＤにより半導体チップＣＰ２の電極パッドＰＤにワイヤＢＷが押し付けられた際に、半導体チップＣＰ２のスペーサＳＰ１０４から張り出した部分が湾曲する。
【００９３】
ここで、スペーサＳＰ１０４の長辺および短辺の長さ（すなわち面積）を検討例３のスペーサＳＰ１０３の長辺および短辺の長さ（すなわち面積）よりも大きくしている。そのため、図１７（ａ）に示す半導体チップＣＰ２のオーバーハング量Ｗｏ１０４は、図１５（ａ）に示す半導体チップＣＰ２のオーバーハング量Ｗｏ１０３よりも小さい。その結果、前述の第２ワイヤボンディング工程において、ワイヤボンディング時の、検討例４の半導体チップＣＰ２の湾曲量は、検討例３の半導体チップＣＰ２の湾曲量に比べて小さくなる。
【００９４】
こうすることで、検討例４では半導体チップＣＰ２の厚さＴｃ２を、検討例１および検討例２の半導体チップＣＰ２０１の厚さＴｃ２０１よりも薄くしても、ワイヤボンディング時において、半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの間にかけることのできる荷重を、検討例１および検討例２に比べて小さくならないようにすることができる。その結果、検討例４では半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの接合性を維持することができる。
【００９５】
しかし、図１６に示すように、検討例４のスペーサＳＰ１０４の長辺の長さＷｓ１０４は、図１４に示す検討例３のスペーサＳＰ１０３の長辺の長さＷｓ１０３よりも長くしたことにより、別の問題が生じている。
【００９６】
まず、前提となる検討例３について説明する。図１８（ａ）に示すように、前述の第１半導体チップ搭載工程により、配線基板ＢＳの表面ＢＳａ上に半導体チップＣＰ１を搭載する。この際、配線基板ＢＳ上に半導体チップＣＰ１を搭載するダイボンド装置の公差等により半導体チップＣＰ１の搭載位置にズレが生じることがある。具体的には、ダイボンド装置の公差は、±１５０μｍである。配線基板ＢＳ上に半導体チップＣＰ１が本来搭載される位置をＣＰ１ｃとする。ここでは、一例として、半導体チップＣＰ１が、図１８（ａ）中、本来搭載される位置ＣＰ１ｃから左下にズレて配線基板ＢＳ上に搭載されたとする。
【００９７】
続いて、前述のスペーサ搭載工程により、半導体チップＣＰ１上にスペーサＳＰ１０３を搭載する。ここで、検討例３では、配線基板ＢＳの表面ＢＳａのチップ搭載領域ＣＭに形成されたアライメントマークＡＭａ，ＡＭｂを、例えば、カメラＣＡに認識させ、半導体チップＣＰ１と同様に、スペーサＳＰ１０３の位置を合わせる。この際、公差等によりスペーサＳＰ１０３の搭載位置にズレが生じることがある。半導体チップＣＰ１上にスペーサＳＰ１０３が本来搭載される位置をＳＰ１０３ｃとする。ここでは、一例として、スペーサＳＰ１０３が図１８（ａ）中、本来搭載される位置ＳＰ１０３ｃから右上にズレて半導体チップＣＰ１上に搭載されたとする。
【００９８】
次に、検討例４について説明する。図１８（ｂ）に示すように、前述の第１半導体チップ搭載工程により、配線基板ＢＳ上に半導体チップＣＰ１を搭載する。前述と同様に、半導体チップＣＰ１が図１８（ｂ）中、本来搭載される位置ＣＰ１ｃから左下にズレて配線基板ＢＳ上に搭載されたとする。続いて、前述のスペーサ搭載工程により、半導体チップＣＰ１上にスペーサＳＰ１０４を搭載する。半導体チップＣＰ１上にスペーサＳＰ１０４が本来搭載される位置をＳＰ１０４ｃとする。前述と同様に、スペーサＳＰ１０４が図１８（ｂ）中、本来搭載される位置ＳＰ１０４ｃから右上にズレて半導体チップＣＰ１上に搭載されたとする。
【００９９】
前述のように、スペーサＳＰ１０４の長辺および短辺の長さ（すなわち面積）を検討例３のスペーサＳＰ１０３の長辺および短辺の長さ（すなわち面積）よりも大きくすれば、図１７（ａ）に示す半導体チップＣＰ２のオーバーハング量Ｗｏ１０４を図１５（ａ）に示す検討例３のオーバーハング量Ｗｏ１０３よりも小さくすることができる。一方、スペーサＳＰ１０４の長辺および短辺の長さ（すなわち面積）を大きくしすぎると、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１０４とが干渉してしまう。具体的には、半導体チップＣＰ１上にスペーサＳＰ１０４を搭載するダイボンド装置の公差は、±１５０μｍであることから、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１０４の端部との距離（最短距離、最近接距離）は、１５０μｍ以上確保する必要がある。したがって、スペーサＳＰ１０４の長辺および短辺の長さ（すなわち面積）は、これを満たす最大限のものであるとする。すなわち、スペーサＳＰ１０４の長辺および短辺の長さ（すなわち面積）は、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１０４の端部との距離（最短距離、最近接距離）を１５０μｍ以上確保しているため、ダイボンド装置によるズレが起こったとしても、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１０４とは干渉しないはずである。
【０１００】
しかしながら、検討例４では、検討例３と同様に、半導体チップＣＰ１の位置合わせ、および、半導体チップＣＰ１上に搭載するスペーサＳＰ１０４の位置合わせは、配線基板ＢＳの表面ＢＳａのチップ搭載領域ＣＭに形成されたアライメントマークＡＭａ，ＡＭｂを基準に行っている。そのため、前述のように、半導体チップＣＰ１とスペーサＳＰ１０４とが配線基板ＢＳに対してそれぞれ逆方向にズレた場合には、半導体チップＣＰ１およびスペーサＳＰ１０４のそれぞれのズレ量が小さくても、半導体チップＣＰ１に対するスペーサＳＰ１０４の相対的なズレ量は大きくなってしまう。例えば、配線基板ＢＳに対して半導体チップＣＰ１が１５０μｍズレて、配線基板ＢＳに対してスペーサＳＰ１０４が１５０μｍズレる場合、半導体チップＣＰ１とスペーサＳＰ１０４とがそれぞれ逆方向にズレた場合、最大で３００μｍズレることになる。その結果、図１８（ｂ）に示すように、検討例４のスペーサＳＰ１０４の長辺の長さＷｓ１０４は、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１０４とが干渉してしまうことがある。
【０１０１】
検討例３においては、そもそもこのようなワーストケース（半導体チップＣＰ１とスペーサＳＰ１０３とのズレが最大限である場合）を考慮して、スペーサＳＰ１０３の大きさを決めている。そのため、図１８（ａ）に示すように、半導体チップＣＰ１とスペーサＳＰ１０３とが配線基板ＢＳに対してそれぞれ逆方向にズレた場合であっても、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１０３とが干渉しない。
【０１０２】
以上より、半導体チップＣＰ２の厚さを薄くした場合に、半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの接合性を維持するためには、平面視においてスペーサＳＰ１０４の大きさをスペーサＳＰ１０３よりも大きくする必要がある。一方で、平面視においてスペーサＳＰ１０４の大きさをスペーサＳＰ１０３よりも大きくしてしまうと、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１０４とが干渉してしまうおそれがある。
【０１０３】
また、スペーサＳＰ１０４上に搭載する半導体チップＣＰ２に関して別の問題もある。図１９（ａ）および（ｂ）は、前述の第１半導体チップ搭載工程により、配線基板ＢＳ上に半導体チップＣＰ１を搭載し、前述のスペーサ搭載工程により、半導体チップＣＰ１上にスペーサＳＰ１０４を搭載し、前述の第２半導体チップ搭載工程により、スペーサＳＰ１０４上に半導体チップＣＰ２を搭載した段階の平面図である。説明を簡単にするため、電極パッドＰＤやワイヤＢＷ等を省略している。
【０１０４】
図１９（ａ）および（ｂ）に示すように、半導体チップＣＰ１が図１９（ａ）中、本来搭載される位置よりも左にズレて配線基板ＢＳ上に搭載されたとする。そして、半導体チップＣＰ１上に搭載されたスペーサＳＰ１０４が図１９（ａ）中、半導体チップＣＰ１と同様に、本来搭載される位置よりも左にズレたとする。ここで、検討例４では、半導体チップＣＰ２の位置合わせは、半導体チップＣＰ１、および、半導体チップＣＰ１上に搭載するスペーサＳＰ１０４の位置合わせと同様に、配線基板ＢＳを基準に行っている。そのため、半導体チップＣＰ２の位置合わせにおいては、半導体チップＣＰ１およびスペーサＳＰ１０４が実際に搭載されている位置は、無関係である。
【０１０５】
そこで、スペーサＳＰ１０４上に半導体チップＣＰ２が本来搭載される位置をＣＰ２ｃとして、半導体チップＣＰ２が図１９（ａ）中、本来搭載される位置ＣＰ２ｃから右下にズレて、スペーサＳＰ１０４上に搭載された場合を考える。
【０１０６】
このように、スペーサＳＰ１０４と半導体チップＣＰ２とが逆方向にズレた場合には、検討例４の半導体チップＣＰ２のオーバーハング量（平面視において半導体チップＣＰ２の端部がスペーサＳＰ１０４の端部から張り出した部分の長さ）が、均一にならない。すなわち、例えば、図１９（ａ）中の左側の、半導体チップＣＰ２のオーバーハング量Ｗｏ１０４ａと、図１９（ｂ）中の右側の、半導体チップＣＰ２のオーバーハング量Ｗｏ１０４ｂとが異なってしまう。そのため、前述の第２ワイヤボンディング工程において、ワイヤボンディング時の、検討例４の半導体チップＣＰ２の湾曲量は、図１９（ａ）および（ｂ）中の左右で異なる。
【０１０７】
その結果、半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの間にかけることのできる荷重が電極パッドＰＤの位置によって異なることになり、電極パッドＰＤとワイヤＢＷとの接合性にムラが生じるという問題が起きてしまう。なお、スペーサ上に搭載される半導体チップの接合性に関する問題は、検討例４を例に説明したが、検討例１〜検討例３においても半導体チップおよびスペーサの位置合わせを、配線基板を基準に行う以上、検討例１〜検討例３においても同様に存在する課題である。
【０１０８】
以上より、スペーサの長辺の長さ（スペーサの面積）を大きくしつつも、半導体チップおよびスペーサの位置ズレにより、半導体チップの電極パッドとスペーサとが干渉しないようにすることが望まれる。
【０１０９】
［本実施の形態の主要な特徴］
以下、本実施の形態の主要な特徴および効果について説明する。本実施の形態の主要な特徴の一つは、図４に示すように、半導体チップＣＰ１は、ペースト状の接着材（接合材、ダイボンド材）ＤＢにより配線基板ＢＳの表面ＢＳａ上に接着されていることである。そして、スペーサＳＰ１は、フィルム状の接着材ＤＡ１により半導体チップＣＰ１上に接着されている。また、半導体チップＣＰ２は、フィルム状の接着材ＤＡ２によりスペーサＳＰ１上に接着されている。
【０１１０】
また、半導体チップＣＰ１，ＣＰ２の電極パッドＰＤと配線基板ＢＳの端子ＬＤとを接続するワイヤＢＷとして、金（Ａｕ）を主成分とする材料からなるワイヤではなく、銅（Ｃｕ）を主成分とする材料からなるワイヤを採用している。
【０１１１】
また、半導体チップＣＰ１の厚さＴｃ１は、スペーサＳＰ１の厚さＴｓ１よりも厚く、半導体チップＣＰ２の厚さＴｃ２は、スペーサＳＰ１の厚さＴｓ１よりも薄い。また、封止体ＲＳの厚さＴｍは、配線基板ＢＳの厚さＴｗｂの２倍よりも薄い。
【０１１２】
また、半導体チップＣＰ２のオーバーハング量Ｗｏ１、すなわち、平面視において、半導体チップＣＰ２の端部がスペーサＳＰ１の端部から張り出した部分の長さは、スペーサＳＰ１の短辺の長さの１／１０より大きく、半導体チップＣＰ１の１辺の長さＷｃ１の１／１０以下である。
【０１１３】
そして、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１の端部との距離（最短距離、最近接距離）は、１５０μｍ〜４５０μｍである。
【０１１４】
また、本実施の形態の主要な特徴の一つとして、半導体装置ＳＤ１の製造方法のうち、スペーサ搭載工程では、図８（ａ）に示すスペーサＳＰ１は、図７（ａ）に示すように、半導体チップＣＰ１の隅（角）を基準にして半導体チップＣＰ１上に搭載している。また、第２半導体チップ搭載工程では、図９（ａ）に示す半導体チップＣＰ２は、図８（ａ）に示すように、スペーサＳＰ１の隅（角）を基準にしてスペーサＳＰ１上に搭載している。
【０１１５】
本実施の形態では、このような構成および工程を採用したことにより、半導体装置の信頼性を向上させることができる。以下、その理由について具体的に説明する。
【０１１６】
図４に示すように、本実施の形態の半導体装置ＳＤ１では、配線基板ＢＳの表面ＢＳａ上に搭載される半導体チップ（第１半導体チップ）ＣＰ１の厚さＴｃ１を、スペーサＳＰ１の厚さＴｓ１よりも厚くしている。こうすることで、半導体チップＣＰ１を配線基板ＢＳの表面ＢＳａ上に接着しているペースト状の接着材ＤＢが半導体チップＣＰ１に乗り上がって、半導体チップＣＰ１内の回路がショートするという事態を防止できる。その結果、半導体チップＣＰ１と配線基板ＢＳとの接着にペースト状の接着材ＤＢを用いることができ、製造コスト削減が可能になる。
【０１１７】
また、半導体チップＣＰ２の厚さＴｃ２を、スペーサＳＰ１の厚さＴｓ１よりも薄くしている。そして、封止体ＲＳの厚さＴｍは、配線基板ＢＳの厚さＴｗｂの２倍よりも薄い。こうすることで、半導体チップＣＰ１の厚さＴｃ１をスペーサＳＰ１の厚さＴｓ１よりも厚くしても、スペーサＳＰ１の厚さＴｓ１を薄くすることなく、半導体チップＣＰ１、スペーサＳＰ１および半導体チップＣＰ２の合計の厚さを維持することができる。その結果、半導体チップＣＰ１の厚さＴｃ１をスペーサＳＰ１の厚さＴｓ１よりも厚くしても、封止体ＲＳの配線基板ＢＳからの高さ（封止体ＲＳの厚さ）Ｔｍが変わらないため、半導体装置ＳＤ１の厚さＴｔも維持することができる。
【０１１８】
また、本実施の形態の半導体チップＣＰ２のオーバーハング量（半導体チップＣＰ２の端部がスペーサＳＰ１から張り出した部分の長さ）Ｗｏ１は、スペーサＳＰ１の短辺の長さの１／１０より大きく、半導体チップＣＰ１の１辺の長さＷｃ１の１／１０以下である。特に、本実施の形態において、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１の端部との距離（最短距離、最近接距離）は、１５０μｍ〜４５０μｍである。
【０１１９】
また、本実施の形態において、図６（ａ）に示すように、スペーサ搭載工程では、スペーサＳＰ１は、半導体チップＣＰ１の隅（角）を基準にして半導体チップＣＰ１上に搭載している。こうすることで、検討例４のスペーサＳＰ１０４のようにスペーサＳＰ１の大きさを検討例３のスペーサＳＰ１０３よりも大きくした場合において、半導体チップＣＰ１およびスペーサＳＰ１の位置ズレが起きたとしても、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１とが干渉する可能性を低減することができる。以下、この効果を具体例に基づいて説明する。
【０１２０】
図２０（ａ）に示すように、前述の第１半導体チップ搭載工程により、配線基板ＢＳ上のチップ搭載領域ＣＭに半導体チップＣＰ１を搭載する。この際、半導体チップＣＰ１が図２０（ａ）中、本来搭載される位置ＣＰ１ｃから右上にズレて配線基板ＢＳ上に搭載されたとする。ここで、本実施の形態のスペーサ搭載工程では、スペーサＳＰ１は、半導体チップＣＰ１の隅（角）を基準にして半導体チップＣＰ１上に搭載する。具体的には、例えば、カメラＣＡに半導体チップＣＰ１の４つの隅（角）のうち、互いに対向する２つの隅ＣＣａ，ＣＣｂを認識させ、隅（第１隅）ＣＣａと隅（第２隅）ＣＣｂとを結ぶ線分ＬＣの中点ＯＣに、図２０（ｂ）に示すように、スペーサＳＰ１の中心を合わせ、スペーサＳＰ１を搭載する。こうすることで、半導体チップＣＰ１が本来搭載される位置ＣＰ１ｃからズレて配線基板ＢＳ上に搭載されたとしても、実際に搭載された半導体チップＣＰ１の位置を基準にして、スペーサＳＰ１を搭載することができる。
【０１２１】
従って、スペーサＳＰ１の大きさを検討例３のスペーサＳＰ１０３よりも大きくしても、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１とが干渉する可能性を低減することができる。その結果、半導体チップＣＰ２のオーバーハング量Ｗｏ１を小さくすることができる。
【０１２２】
以上より、半導体チップＣＰ２の厚さＴｃ２を、スペーサＳＰ１の厚さＴｓ１よりも薄くした場合であっても、ワイヤボンディング装置ＷＤにより半導体チップＣＰ２の電極パッドＰＤにワイヤＢＷが押し付けられた際に、半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの間に十分な荷重をかけることができ、電極パッドＰＤとワイヤＢＷとの接合性を維持することができる。その結果、半導体チップＣＰ２の電極パッドＰＤと配線基板ＢＳの端子ＬＤとを接続するワイヤＢＷに銅を主成分とするワイヤを採用することができ、製造コスト削減が可能になる。
【０１２３】
なお、スペーサＳＰ１が大きすぎると、半導体チップＣＰ１の電極パッドＰＤと干渉してしまう。そのため、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１の端部との距離（最短距離、最近接距離）は、ダイボンド装置の公差である１５０μｍ以上であることが好ましい。一方、スペーサＳＰ１が小さすぎると、半導体チップＣＰ２のオーバーハング量Ｗｏ１が大きくなり、半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの間にかけることのできる荷重が小さくなってしまう。そのため、半導体チップＣＰ１の電極パッドＰＤとスペーサＳＰ１の端部との距離（最短距離、最近接距離）は、半導体チップＣＰ２の電極パッドＰＤと、銅を主成分とする材料からなるワイヤＢＷとの合金化率が５０％以上となる荷重をかけることのできる４５０μｍ以下であることが好ましい。
【０１２４】
また、本実施の形態において、図８（ａ）に示すように、第２半導体チップ搭載工程では、半導体チップＣＰ２は、スペーサＳＰ１の隅（角）を基準にしてスペーサＳＰ１上に搭載している。こうすることで、半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの接合性にムラが生じる可能性を低減することができる。以下、この効果を具体例に基づいて説明する。
【０１２５】
図２１（ａ）に示すように、前述の第１半導体チップ搭載工程により、配線基板ＢＳ上のチップ搭載領域ＣＭに半導体チップＣＰ１を搭載し、続いて前述のスペーサ搭載工程により、半導体チップＣＰ１上にスペーサＳＰ１を搭載する。ここで、半導体チップＣＰ１は、図２１（ａ）中、本来搭載される位置ＣＰ１ｃから右下にズレて配線基板ＢＳ上に搭載されたとする。そして、前述のように、スペーサＳＰ１は、実際に搭載された半導体チップＣＰ１の位置を基準にして、半導体チップＣＰ１上に搭載されたとする。
【０１２６】
ここで、本実施の形態の第２半導体チップ搭載工程では、半導体チップＣＰ２は、スペーサＳＰ１の隅（角）を基準にしてスペーサＳＰ１上に搭載する。具体的には、例えば、カメラＣＡにスペーサＳＰ１の４つの隅（角）のうち、互いに対向する２つの隅ＣＳａ，ＣＳｂを認識させ、隅（第３隅）ＣＳａと隅（第４隅）ＣＳｂとを結ぶ線分ＬＳの中点ＯＳに、半導体チップＣＰ２の中心を合わせ、半導体チップＣＰ２を搭載する。こうすることで、スペーサＳＰ１が本来搭載される位置からズレて半導体チップＣＰ１上に搭載されたとしても、実際に搭載されたスペーサＳＰ１の位置を基準にして、半導体チップＣＰ２を搭載することができる。その結果、半導体チップＣＰ２のオーバーハング量（半導体チップＣＰ２の端部がスペーサＳＰ１から張り出した部分の長さ）を、図２１（ａ）および（ｂ）中の左右で同じにすることができる（図２０（ａ）および（ｂ）中のオーバーハング量Ｗｏ１ａ，Ｗｏ１ｂ）。
【０１２７】
こうすることで、前述の第２ワイヤボンディング工程における、ワイヤボンディング時の半導体チップＣＰ２の湾曲量は、図２１（ａ）および（ｂ）中の左右で均等になる。その結果、半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの間にかけることのできる荷重が電極パッドＰＤの位置によらず均一にすることができ、電極パッドＰＤとワイヤＢＷとの接合性にムラが生じるという事態を防止できる。
【０１２８】
（実施の形態２）
実施の形態２の半導体装置ＳＤ２の構成およびその製造方法を、図２２〜図２４を用いて説明する。図２２（ａ）、図２３（ａ）および図２４（ａ）は、実施の形態２の半導体装置ＳＤ２の製造工程中における要部断面図、図２２（ｂ）、図２３（ｂ）および図２４（ｂ）は、実施の形態２の半導体装置ＳＤ２の製造工程中における要部断面図において、それぞれ図２２（ａ）、図２３（ａ）および図２４（ａ）のＡ−Ａ線に相当する線に沿って切断した構造を示す要部断面図である。
【０１２９】
図２４（ｂ）に示すように、実施の形態２の半導体装置ＳＤ２は、配線基板ＢＳの表面ＢＳａ上に搭載される半導体チップ（第１半導体チップ）ＣＰ３と、半導体チップＣＰ３上に配置されるスペーサＳＰ２と、スペーサＳＰ２上に搭載される半導体チップ（第２半導体チップ）ＣＰ２とを、有している。
【０１３０】
図２２（ａ）に示すように、半導体チップＣＰ３の主面（上面）上には、アライメントマーク（認識マーク）ＡＭ２ａ，ＡＭ２ｂが形成されている。平面視において、アライメントマークＡＭ２ａ，ＡＭ２ｂは、半導体チップＣＰ２と重なっており、かつ、スペーサＳＰ２とは重なっていない。また、平面視において、アライメントマークＡＭ２ａ，ＡＭ２ｂは、半導体チップＣＰ３の対角線上に位置している。アライメントマークＡＭ２ａは、例えばＬ字状に形成され、アライメントマークＡＭ２ｂは、例えば十字状に形成されている。この点が、実施の形態２の半導体チップＣＰ３と上記実施の形態１の半導体チップＣＰ１との相違点である。
【０１３１】
また、図２３（ａ）に示すように、スペーサＳＰ２の上面上には、アライメントマーク（認識マーク）ＡＭ３ａ，ＡＭ３ｂが形成されている。平面視において、アライメントマークＡＭ３ａ，ＡＭ３ｂは、半導体チップＣＰ３および半導体チップＣＰ２と重なっている。また、平面視において、アライメントマークＡＭ３ａ，ＡＭ３ｂは、スペーサＳＰ２の対角線上に位置している。アライメントマークＡＭ３ａは、例えばＬ字状に形成され、アライメントマークＡＭ３ｂは、例えば十字状に形成されている。この点が、実施の形態２のスペーサＳＰ１と上記実施の形態１のスペーサＳＰ２との相違点である。実施の形態２の半導体装置ＳＤ２のその他の構成については、上記実施の形態１の半導体装置ＳＤ１と同様であり、繰り返しの説明を省略する。
【０１３２】
また、実施の形態２の半導体装置ＳＤ２の製造方法において、図２３（ａ）および図２３（ｂ）に示すように、スペーサ搭載工程では、半導体チップＣＰ３上にスペーサＳＰ２を搭載する。ここで、スペーサＳＰ２は、図２２（ａ）に示す半導体チップＣＰ３の主面に形成されたアライメントマークＡＭ２ａ，ＡＭ２ｂを基準にして半導体チップＣＰ３上に搭載する。具体的には、例えば、カメラＣＡにアライメントマークＡＭ２ａ，ＡＭ２ｂを認識させ、アライメントマークＡＭ２ａとアライメントマークＡＭ２ｂとを結ぶ線分ＬＣ２の中点ＯＣ２に、図２３（ａ）に示すように、スペーサＳＰ２の中心を合わせ、スペーサＳＰ２を搭載する。
【０１３３】
また、実施の形態２の半導体装置ＳＤ２の製造方法において、図２４（ａ）および図２４（ｂ）に示すように、第２半導体チップ搭載工程では、スペーサＳＰ２上に半導体チップＣＰ２を搭載する。ここで、半導体チップＣＰ２は、図２３（ａ）に示すように、スペーサＳＰ２の上面上に形成されたアライメントマークＡＭ３ａ，ＡＭ３ｂを基準にしてスペーサＳＰ２上に搭載する。具体的には、例えば、カメラＣＡにアライメントマークＡＭ３ａ，ＡＭ３ｂを認識させ、アライメントマークＡＭ３ａとアライメントマークＡＭ３ｂとを結ぶ線分ＬＳ２の中点ＯＳ２に、図２４（ａ）に示すように、半導体チップＣＰ２の中心を合わせ、半導体チップＣＰ２を搭載する。この点が実施の形態２と上記実施の形態１との相違点であり、その他の工程は、上記実施の形態１の工程と同様であるため、繰り返しの説明を省略する。
【０１３４】
実施の形態２において、スペーサ搭載工程では、図２３（ａ）に示すスペーサＳＰ２は、図２２（ａ）に示すように、半導体チップＣＰ３の主面に形成されたアライメントマークＡＭ２ａ，ＡＭ２ｂを基準にして半導体チップＣＰ３上に搭載している。こうすることで、上記実施の形態１と同様に、平面視において、スペーサＳＰ２の大きさを検討例３のスペーサＳＰ１０３の大きさよりも大きくした場合において、半導体チップＣＰ３およびスペーサＳＰ２の位置ズレが起きたとしても、半導体チップＣＰ３の電極パッドＰＤとスペーサＳＰ２とが干渉する可能性を低減することができる。
【０１３５】
また、実施の形態２において、第２半導体チップ搭載工程では、図２４（ａ）に示す半導体チップＣＰ２は、図２３（ａ）に示すように、スペーサＳＰ２の上面に形成されたアライメントマークＡＭ３ａ，ＡＭ３ｂを基準にしてスペーサＳＰ２上に搭載している。こうすることで、上記実施の形態１と同様に、半導体チップＣＰ２の電極パッドＰＤとワイヤＢＷとの接合性にムラが生じる可能性を低減することができる。
【０１３６】
また、半導体チップＣＰ３の主面に形成されたアライメントマークＡＭ２ａの形状とアライメントマークＡＭ２ｂの形状とを異なる形状にしたことにより、半導体チップＣＰ３の上下および左右の向きを認識し、半導体チップＣＰ３が正しい向きであることを確認してから、スペーサＳＰ２を半導体チップＣＰ３上に搭載することができる。
【０１３７】
同様に、スペーサＳＰ２の上面に形成されたアライメントマークＡＭ３ａの形状とアライメントマークＡＭ３ｂの形状とを異なる形状にしたことにより、スペーサＳＰ２の上下および左右の向きを認識し、スペーサＳＰ２が正しい向きであることを確認してから、半導体チップＣＰ２をスペーサＳＰ２上に搭載することができる。
【０１３８】
実施の形態２では、図２２（ａ）に示すように、スペーサＳＰ２は、半導体チップＣＰ３の主面に形成されたアライメントマークＡＭ２ａ，ＡＭ２ｂを基準に半導体チップＣＰ３上に搭載している。同様に、実施の形態２では、半導体チップＣＰ２は、スペーサＳＰ２の上面上に形成されたアライメントマークＡＭ３ａ，ＡＭ３ｂを基準にスペーサＳＰ２上に搭載している。そのため、スペーサ搭載工程および第２半導体チップ搭載工程において、例えばカメラで位置の基準を正確に認識しやすいという点において、上記実施の形態１よりも有利である。
【０１３９】
一方、上記実施の形態１では、図８（ａ）に示すスペーサＳＰ１は、図７（ａ）に示すように、半導体チップＣＰ１の隅（角）を基準にして半導体チップＣＰ１上に搭載している。同様に、図９（ａ）に示す半導体チップＣＰ２は、図８（ａ）に示すように、スペーサＳＰ１の隅（角）を基準にしてスペーサＳＰ１上に搭載している。そのため、スペーサ搭載工程および第２半導体チップ搭載工程において、半導体チップＣＰ１およびスペーサＳＰ１に、例えばアライメントマーク等の基準を別途設けることなく、位置の基準を認識することができるという点において、実施の形態２よりも有利である。
【０１４０】
なお、実施の形態２において、半導体チップＣＰ３には、２つのアライメントマークＡＭ２ａ，ＡＭ２ｂが形成されている場合を例に説明したが、これに限定されず３つ以上設けられていてもよい。同様に、スペーサＳＰ２には、２つのアライメントマークＡＭ３ａ，ＡＭ３ｂが形成されている場合を例に説明したが、これに限定されず３つ以上設けられていてもよい。また、アライメントマークＡＭ２ａ，ＡＭ３ａは、Ｌ字状に形成され、アライメントマークＡＭ２ｂ，ＡＭ３ｂは、十字状に形成されている場合を例に説明したが、これに限定されるものではない。
【０１４１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１４２】
その他、実施の形態に記載された内容に対応するもの或いはその一部を以下に記載する。
【０１４３】
［付記１］
複数の端子を有する配線基板と、
複数の第１電極パッドを有し、前記配線基板の主面上に搭載された第１半導体チップと、
前記第１半導体チップの主面上に搭載されたスペーサと、
複数の第２電極パッドを有し、前記スペーサ上に搭載された第２半導体チップと、
前記複数の第１電極パッドと前記複数の端子とをそれぞれ電気的に接続する複数の第１ワイヤと、
前記複数の第２電極パッドと前記複数の端子とをそれぞれ電気的に接続する複数の第２ワイヤと、
前記第１半導体チップ、前記スペーサ、前記第２半導体チップ、前記複数の第１ワイヤおよび前記複数の第２ワイヤを封止する封止体と、を含み、
前記第１半導体チップは、ペースト状の接着材を介して、前記配線基板の主面上に搭載され、
前記スペーサは、フィルム状の接着材を介して、前記第１半導体チップの主面上に搭載され、
前記第２半導体チップは、フィルム状の接着材を介して、前記スペーサ上に搭載され、
前記複数の第１ワイヤおよび前記複数の第２ワイヤは、銅を主成分とする材料からなり、
前記第１半導体チップの厚さは、前記スペーサの厚さよりも厚く、
前記第２半導体チップの厚さは、前記スペーサの厚さよりも薄く、
前記第１半導体チップ、前記第２半導体チップおよび前記スペーサは、平面視において、方形状に形成され、
平面視において、前記第２半導体チップの端部が前記スペーサの端部から張り出した部分の長さは、前記スペーサの短辺の長さの１／１０より大きく、前記第１半導体チップの長辺の長さの１／１０以下である、半導体装置。
【０１４４】
［付記２］
付記１記載の半導体装置において、
平面視において、前記複数の第１電極パッドは、前記第１半導体チップの主面の、前記スペーサが搭載される領域の周囲に形成され、
前記第１電極パッドと、前記スペーサとの最短距離は、１５０μｍ以上、４５０μｍ以下である、半導体装置。
【０１４５】
［付記３］
付記１記載の半導体装置において、
前記封止体の厚さは、前記配線基板の厚さの２倍よりも薄い、半導体装置。
【０１４６】
［付記４］
付記１記載の半導体装置において、
前記スペーサの厚さは、１２０μｍ以上、２００μｍ以下である、半導体装置。
【符号の説明】
【０１４７】
ＡＭａ，ＡＭｂ，ＡＭ２ａ，ＡＭ２ｂ，ＡＭ３ａ，ＡＭ３ｂ  アライメントマーク
ＢＬＲ  ランド（外部端子）
ＢＳ  配線基板
ＢＷ  ワイヤ
ＣＡ  カメラ
ＣＬ  配線
ＣＭ  チップ搭載領域
ＣＰ１，ＣＰ１０１，ＣＰ２，ＣＰ２０１，ＣＰ３  半導体チップ
ＤＡ１，ＤＡ２  フィルム状の接着材
ＤＢ  ペースト状の接着剤
ＬＤ  端子
ＰＤ  電極パッド
ＲＳ  封止体
ＳＢ  はんだボール
ＳＤ１，ＳＤ１０１，ＳＤ１０２，ＳＤ１０３，ＳＤ１０４，ＳＤ２  半導体装置
ＳＰ１，ＳＰ１０１，ＳＰ１０２，ＳＰ１０３，ＳＰ１０４，ＳＰ２  スペーサ
【図１】
2019160952.tif 000003
【図２】
2019160952.tif 000004
【図３】
2019160952.tif 000005
【図４】
2019160952.tif 000006
【図５】
2019160952.tif 000007
【図６】
2019160952.tif 000008
【図７】
2019160952.tif 000009
【図８】
2019160952.tif 000010
【図９】
2019160952.tif 000011
【図１０】
2019160952.tif 000012
【図１１】
2019160952.tif 000013
【図１２】
2019160952.tif 000014
【図１３】
2019160952.tif 000015
【図１４】
2019160952.tif 000016
【図１５】
2019160952.tif 000017
【図１６】
2019160952.tif 000018
【図１７】
2019160952.tif 000019
【図１８】
2019160952.tif 000020
【図１９】
2019160952.tif 000021
【図２０】
2019160952.tif 000022
【図２１】
2019160952.tif 000023
【図２２】
2019160952.tif 000024
【図２３】
2019160952.tif 000025
【図２４】
2019160952.tif 000026