(57)【要約】【課題】高周波回路において、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制する。【解決手段】高周波回路は、高周波信号が入力される第１端子１１と高周波信号が出力される第２端子１２とを結ぶ経路上に配置されたスイッチ２２、第１端子１１とスイッチ２２との間に配置された第１のコンデンサＣ１、および、スイッチ２２と第２端子１２との間に配置された第２のコンデンサＣ２を含むスイッチ回路２１と、スイッチ回路２１と第２端子１２との間に配置された増幅器２６、スイッチ回路２１と増幅器２６との間に配置された第３のコンデンサＣ３、および、増幅器２６と第２端子１２との間に配置された第４のコンデンサＣ４を含む増幅回路２５と、スイッチ回路２１と増幅回路２５との間であって、第２のコンデンサＣ２と第３のコンデンサＣ３とを接続する経路上の第１ノードｎ１に接続された電位安定回路２８とを備える。【選択図】図４
2019050542.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号が入力される第１端子と高周波信号が出力される第２端子とを結ぶ経路上に配置されたスイッチ、前記第１端子と前記スイッチとの間に配置された第１のコンデンサ、および、前記スイッチと前記第２端子との間に配置された第２のコンデンサを含むスイッチ回路と、
前記スイッチ回路と前記第２端子との間に配置された増幅器、前記スイッチ回路と前記増幅器との間に配置された第３のコンデンサ、および、前記増幅器と前記第２端子との間に配置された第４のコンデンサを含む増幅回路と、
前記スイッチ回路と前記増幅回路との間であって、前記第２のコンデンサと前記第３のコンデンサとを接続する経路上の第１ノードに接続された電位安定回路と
を備える高周波回路。
【請求項２】
前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサおよび前記第４のコンデンサは、ＤＣカット用のコンデンサである
請求項１に記載の高周波回路。
【請求項３】
前記電位安定回路は、インダクタを含み、前記インダクタの一端は前記第１ノードに接続され、前記インダクタの他端はグランドに接続されている
請求項１または２に記載の高周波回路。
【請求項４】
前記電位安定回路は、抵抗を含み、前記抵抗の一端は前記第１ノードに接続され、前記抵抗の他端はグランドに接続されている
請求項１または２に記載の高周波回路。
【請求項５】
前記スイッチと前記第２のコンデンサとを結ぶ経路上の第２ノードは、前記スイッチの切り替えに応じて異なる電位を有する
請求項１〜４のいずれか１項に記載の高周波回路。
【請求項６】
前記増幅回路に並列配置された、バイパススイッチをさらに備え、
前記バイパススイッチの一端は前記第１ノードに接続され、前記バイパススイッチの他端は前記増幅器と前記第２端子との間に接続されている
請求項１〜５のいずれか１項に記載の高周波回路。
【請求項７】
前記バイパススイッチは、電界効果トランジスタである
請求項６に記載の高周波回路。
【請求項８】
さらに、前記第１ノードと、前記増幅器のバイアス電圧印加ノードとの間に直列接続されるマッチング用インダクタを備える
請求項１〜７のいずれか１項に記載の高周波回路。
【請求項９】
請求項１〜８のいずれか１項に記載された高周波回路を含み、前記増幅器がＬＮＡ（ローノイズアンプ）である受信回路と、
アンテナ素子に接続される前記第１端子と、
前記受信回路から出力された前記高周波信号を出力する前記第２端子と、
前記高周波信号と異なる高周波信号が入力される第３端子と、
前記第１端子と前記スイッチ回路との間に設けられた第３ノードと、
前記第１端子と前記第３ノードとの間に配置されたフィルタと、
前記第３ノードと前記第３端子とを結ぶ経路上に配置された送信回路と
を備える高周波フロントエンド回路。
【請求項１０】
請求項９に記載の高周波フロントエンド回路と、
前記高周波信号および前記他の高周波信号を処理する信号処理回路と
を備える通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ回路と増幅回路とを備える高周波回路、この高周波回路を含む高周波フロントエンド回路、および、通信装置に関する。
【背景技術】
【０００２】
無線を利用する通信装置には、送信回路と受信回路とを備える高周波フロントエンド回路が設けられる。高周波フロントエンド回路の一部として、特許文献１には、アンテナ端子に接続されるスイッチと、スイッチを介して入力された受信信号を増幅する増幅器とを備える高周波回路（受信回路）が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３３５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高周波フロントエンド回路の一部として使われる高周波回路では、高周波回路のスイッチおよび増幅器をＯＮ状態にして受信モードとする際に、増幅器の速い立ち上がりが要求される。しかしながら、特許文献１に記載されている高周波回路では、増幅器をＯＮ状態とした際に増幅器の立ち上がりが遅れる場合がある。
【０００５】
そこで、本発明の高周波回路は、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様に係る高周波回路は、高周波信号が入力される第１端子と高周波信号が出力される第２端子とを結ぶ経路上に配置されたスイッチ、前記第１端子と前記スイッチとの間に配置された第１のコンデンサ、および、前記スイッチと前記第２端子との間に配置された第２のコンデンサを含むスイッチ回路と、前記スイッチ回路と前記第２端子との間に配置された増幅器、前記スイッチ回路と前記増幅器との間に配置された第３のコンデンサ、および、前記増幅器と前記第２端子との間に配置された第４のコンデンサを含む増幅回路と、前記スイッチ回路と前記増幅回路との間であって、前記第２のコンデンサと前記第３のコンデンサとを接続する経路上の第１ノードに接続された電位安定回路とを備える。
【０００７】
このように、スイッチ回路と増幅回路との間に電位安定回路を接続することで、スイッチ回路および増幅回路のそれぞれをＯＮしたときに、スイッチ回路と増幅回路との間で起こり得る電位の変動を抑制することができる。これにより、増幅回路内における電位の変動を抑制することができ、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制することができる。
【０００８】
また、前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサおよび前記第４のコンデンサは、ＤＣカット用のコンデンサであってもよい。
【０００９】
これによれば、スイッチ回路および増幅回路のそれぞれについて、直流電流が流れることを抑制することができる。これにより、スイッチ回路および増幅回路のそれぞれの役割または機能を発揮することが可能となり、高周波回路の特性を安定化することができる。
【００１０】
また、前記電位安定回路は、インダクタを含み、前記インダクタの一端は前記第１ノードに接続され、前記インダクタの他端はグランドに接続されていてもよい。
【００１１】
これによれば、スイッチ回路と増幅回路との間の電位を安定して維持することができる。これにより、増幅回路内における電位の変動を抑制することができ、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制することができる。
【００１２】
また、前記電位安定回路は、抵抗を含み、前記抵抗の一端は前記第１ノードに接続され、前記抵抗の他端はグランドに接続されていてもよい。
【００１３】
これによれば、スイッチ回路と増幅回路との間の電位を安定して維持することが可能となる。これにより、増幅回路内における電位の変動を抑制することができ、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制することができる。また、上記抵抗がＩＣ（集積回路）に集積化される場合には、インダクタがＩＣに集積化される場合と比較して、電位安定回路の面積を小さくすることができ、高周波回路を小型化することができる。
【００１４】
また、前記スイッチと前記第２のコンデンサとを結ぶ経路上の第２ノードは、前記スイッチの切り替えに応じて異なる電位を有していてもよい。
【００１５】
このように、第２ノードがスイッチの切り替えに応じて異なる電位を有することで、スイッチのＯＮまたはＯＦＦを確実に切り替えることができる。一方、例えば、スイッチの切り替えによって第２ノードにおける電位が変化し、第２のコンデンサに電荷の移動が発生した場合であっても、スイッチ回路と増幅回路との間に電位安定回路が接続されているので、スイッチ回路と増幅回路との間で起こり得る電位の変動を抑制することができる。これにより、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制することができる。
【００１６】
また、高周波回路は、前記増幅回路に並列配置された、バイパススイッチをさらに備え、前記バイパススイッチの一端は前記第１ノードに接続され、前記バイパススイッチの他端は前記増幅回路と前記第２端子との間に接続されていてもよい。
【００１７】
このように、増幅回路と並列にバイパススイッチが設けられている場合であっても、スイッチ回路と増幅回路との間に電位安定回路が設けられているので、バイパススイッチを切り替えた際に起こり得るスイッチ回路と増幅回路との間の電位の変動を抑制することができる。これにより、増幅回路内における電位の変動を抑制することができ、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制することができる。
【００１８】
また、前記バイパススイッチは、電界効果トランジスタであってもよい。
【００１９】
例えば、バイパススイッチのＯＮ時に電界効果トランジスタ内に蓄積された電荷が、ＯＦＦ時に放出されることがあるが、本発明の高周波回路は、スイッチ回路と増幅回路との間に電位安定回路が設けられているので、スイッチ回路と増幅回路との間の電位の変動を抑制することができる。これにより、増幅回路内における電位の変動を抑制することができ、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制することができる。
【００２０】
また、高周波回路は、さらに、前記第１ノードと、前記増幅器のバイアス電圧印加ノードとの間に直列接続されるマッチング用インダクタを備えていてもよい。
【００２１】
これによれば、スイッチ回路と増幅器とを整合させることができる。
【００２２】
上記目的を達成するために、本発明の一態様に係る高周波フロントエンド回路は、上記高周波回路を含み、上記増幅器がＬＮＡ（ローノイズアンプ）である受信回路と、アンテナ素子に接続される前記第１端子と、前記受信回路から出力された前記高周波信号を出力する前記第２端子と、前記高周波信号と異なる他の高周波信号が入力される第３端子と、前記第１端子と前記スイッチ回路との間に設けられた第３ノードと、前記第１端子と前記第３ノードとの間に配置されたフィルタと、前記第３ノードと前記第３端子とを結ぶ経路上に配置された送信回路とを備える。
【００２３】
高周波フロントエンド回路が、上記高周波回路を含むことによって、受信回路をＯＮする際のＬＮＡの立ち上がりを速くすることができる。これにより、高周波フロントエンド回路において、送信モードから受信モードへの切り替えを速めることができる。
【００２４】
上記目的を達成するために、本発明の一態様に係る通信装置は、上記高周波フロントエンド回路と、前記高周波信号および前記他の高周波信号を処理する信号処理回路とを備える。
【００２５】
通信装置が、上記高周波フロントエンド回路を備えることによって、通信装置の通信応答を速めることができる。
【発明の効果】
【００２６】
本発明の高周波回路等は、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制することができる。
【図面の簡単な説明】
【００２７】
【図１】比較例１の高周波フロントエンド回路の機能ブロック構成図である。
【図２】比較例１の受信回路の一例を示す図である。
【図３】比較例１の受信回路のデータを示す図である。
【図４】実施の形態１に係る高周波フロントエンド回路の機能ブロック構成図である。
【図５】実施の形態１に係る高周波フロントエンド回路の動作を示す図である。
【図６】実施の形態１に係る受信回路の一例を示す図である。
【図７】実施の形態１に係る受信回路のデータを示す図である。
【図８】実施の形態１の変形例に係る高周波フロントエンド回路を示す図である。
【図９】比較例２の高周波フロントエンド回路の機能ブロック構成図である。
【図１０】比較例２の受信回路の一部の例を示す図である。
【図１１】比較例２の受信回路のデータを示す図である。
【図１２】実施の形態２に係る高周波フロントエンド回路の機能ブロック構成図である。
【図１３】実施の形態２に係る高周波フロントエンド回路の動作を示す図である。
【図１４】実施の形態２に係る受信回路の一部の例を示す図である。
【図１５】実施の形態２に係る受信回路のデータを示す図である。
【図１６】実施の形態２の変形例に係る高周波フロントエンド回路を示す図である。
【図１７】実施の形態３に係る通信装置の機能ブロック構成図である。
【図１８】その他の形態に係る受信回路の一例を示す図である。
【発明を実施するための形態】
【００２８】
（本発明の基礎となる知見１）
まず、本発明の基礎となる知見１および知見２のうち、知見１について比較例１の高周波フロントエンド回路５０１を例に挙げながら説明する。図１は、比較例１の高周波フロントエンド回路５０１の機能ブロック構成図である。
【００２９】
比較例１の高周波フロントエンド回路５０１は、受信回路５２０と送信回路３０とを備えている。また、高周波フロントエンド回路５０１は、受信信号が入力され送信信号が出力される第１端子１１と、第１端子１１から入力された受信信号が出力される第２端子１２と、送信信号が入力される第３端子１３とを備えている。受信回路５２０は、第１端子１１と第２端子１２とを結ぶ経路上に設けられ、送信回路３０は、第１端子１１と第３端子１３とを結ぶ経路上に設けられている。受信回路５２０および送信回路３０は、第１端子１１と受信回路５２０との間に位置する第３ノードｎ３にて、互いに接続されている。
【００３０】
送信回路３０は、第３端子１３から入力された送信信号を増幅するＰＡ（power  Amplifier：パワーアンプ）３６と、送信回路３０の信号出力を入切（ＯＮ／ＯＦＦ）するスイッチ３２とを備えている。スイッチ３２の出力側および入力側には、それぞれ、ＤＣカット用のコンデンサＣ５、Ｃ６が設けられている。ＰＡ３６の出力側および入力側には、それぞれ、ＤＣカット用のコンデンサＣ７、Ｃ８が設けられている。
【００３１】
受信回路５２０は、スイッチ回路２１と、スイッチ回路２１に接続された増幅回路２５とを備えている。スイッチ回路２１は、第１端子１１から入力された受信信号の入力を入切するスイッチ２２と、スイッチ２２の入力側および出力側のそれぞれに対応して設けられたＤＣカット用のコンデンサＣ１、Ｃ２とを有している。増幅回路２５は、スイッチ２２を介して入力された受信信号を増幅する増幅器２６と、増幅器２６の入力側および出力側のそれぞれに対応して設けられたＤＣカット用のコンデンサＣ３、Ｃ４とを有している。増幅器２６は、例えば、ＬＮＡ（Low  Noise  Amplifier：ローノイズアンプ）である。
【００３２】
比較例１の高周波フロントエンド回路５０１では、送信回路３０がＯＮのとき受信回路５２０がＯＦＦとなり、受信回路５２０がＯＮのとき送信回路３０がＯＦＦとなる。
【００３３】
図２を参照しながら、比較例１の受信回路５２０の詳細について説明する。図２は、受信回路５２０の一例を示す図である。
【００３４】
スイッチ回路２１のスイッチ２２は、スイッチ素子の一例であるｎ型のＦＥＴ（電界効果トランジスタ）１と、ＦＥＴ１のドレイン側に接続された抵抗ｒ２と、ソース側に接続された抵抗ｒ３とによって構成されている。スイッチ２２は、ＦＥＴ１に０Ｖのゲート電圧が印加されている場合、すなわちＯＦＦ状態の場合に、ＦＥＴ１のソース側に電圧が印加される。これにより、スイッチ２２と第２のコンデンサＣ２とを結ぶ経路上の第２ノードｎ２の電位がゲート電圧（０Ｖ）よりも高く維持され（例えば２．５Ｖ）、受信信号が確実に遮断される。また、スイッチ２２は、ＦＥＴ１にゲート電圧が印加されることでＯＮ状態となる（例えば、ゲート電圧が２．５Ｖ）。その際、ＦＥＴ１のソース側には０Ｖの電圧が印加され、第２ノードｎ２の電位が０Ｖとなって、受信信号が通過可能となる。
【００３５】
増幅回路２５の増幅器２６は、増幅素子の一例であるＦＥＴ（電界効果トランジスタ）２と、ＦＥＴ２のゲートに接続された抵抗ｒ４と、ドレインに接続されたインダクタＬ２と、ソースに接続されたインダクタＬ３とによって構成されている。
【００３６】
増幅器２６は、ＦＥＴ２のゲートにしきい値以上のバイアス電圧が印加されていない場合、すなわちＯＦＦ状態の場合、受信信号の通過および増幅を行わない。増幅器２６は、ＦＥＴ２のゲートにしきい値以上のバイアス電圧が印加されるとＯＮ状態となり、ドレインソース間にドレイン電流が流れる。増幅器２６に入力された受信信号は、このドレイン電流によって増幅され、コンデンサＣ４を介して第２端子１２から出力される。比較例１では、増幅器２６をＯＦＦ状態とするためのバイアス電圧は０Ｖであり、ＯＮ状態とするためのバイアス電圧は、０．５Ｖである。
【００３７】
図３を参照しながら、比較例１の受信回路５２０においてスイッチ２２および増幅器２６をＯＮした場合に起こる問題点について説明する。
【００３８】
図３は、比較例１の受信回路５２０のデータを示す図である。図３では、時間０．５μｓにおいて、スイッチ２２および増幅器２６をＯＦＦ状態からＯＮ状態に切り替えた場合（以下、受信回路５２０をＯＮした場合と呼ぶ）を示している。
【００３９】
図３の（ａ）は、スイッチ回路２１と増幅回路２５との間の定点Ｐ１における電圧（電位）の変化を示す図である。この図に示すように定点Ｐ１における電圧は、受信回路５２０をＯＮした場合、０Ｖから−４６０ｍＶに変化する。その後、電圧は０Ｖに近付くように上昇するが、時間２．０μｓになっても０Ｖに戻っていない。このように比較例１では、受信回路５２０をＯＮした場合、定点Ｐ１において電圧降下が発生し、電圧降下した状態が長時間（１．３μｓ以上）続いている。
【００４０】
図３の（ｂ）は、ＦＥＴ２のドレイン電流の変化を示す図である。この図に示すようにドレイン電流は、受信回路５２０をＯＮした場合、０ｍＡから上昇し、時間０．８μｓにてオーバーシュートしている。その後、電流値は徐々に下がっているが、時間２．０μｓになっても要求されるドレイン電流値（５．２ｍＡ）に戻っていない。このように比較例１の受信回路５２０では、ＦＥＴ２のドレイン電流がオーバーシュートし、また、ドレイン電流値の高い状態が長時間（１．３μｓ以上）続いている。
【００４１】
図３の（ｃ）は、増幅器２６の出力電圧の変化を示す図である。この図に示すように、増幅器２６の出力電圧は、受信回路５２０をＯＮした場合、時間０．８μｓにてオーバーシュートし、その後も不安定な状態が続いている。このように比較例１の受信回路５２０では、増幅器２６の立ち上がりが遅れている。
【００４２】
ここで、増幅器２６の立ち上がりが遅れる原因等について考察する。
【００４３】
まず、スイッチ２２をＯＦＦ状態からＯＮ状態に切り替えたとき、第２ノードｎ２の電位が２．５Ｖから０Ｖに変化する。この変化に対し、コンデンサＣ２は、コンデンサＣ２の元の電位差である２．５Ｖを維持するように働き、電荷の一部が第２ノードｎ２側の電極に向かって移動する。そのため、コンデンサＣ２から見て第２ノードｎ２の反対側に位置する線路上、例えばコンデンサＣ２とコンデンサＣ３との間に位置する定点Ｐ１において、図３の（ａ）に示すように、４６０ｍＶの電圧降下が発生すると考えられる。
【００４４】
また、定点Ｐ１における電圧降下によって、コンデンサＣ３の電荷の一部が定点Ｐ１側に移動し、ＦＥＴ２のゲート側においても僅かに電圧降下が発生する。増幅器２６をＯＮする場合、ＦＥＴ２のゲートにバイアス電圧が印加されるが、上述したゲート側の電圧降下によって、ゲートに印加される電圧が一時的に低下する。そのため、比較例１ではドレイン電流の立ち上がりが遅れると考えられる（図３の（ｂ）と図７の（ｂ）とを参照）。また、この立ち上がりの遅れを取り戻すため、バイアス電圧が必要以上に高くなるように制御されると、図３の（ｂ）に示すように、ドレイン電流のオーバーシュートが発生すると考えられる。
【００４５】
上記考察より、例えば、受信回路５２０の定点Ｐ１における電圧降下を抑制することができれば、ドレイン電流の立ち上がりの遅れを抑制できると考えられる。
【００４６】
実施の形態１に係る受信回路（高周波回路）では、定点Ｐ１における電位、すなわち、スイッチ回路２１と増幅回路２５との間の電位を安定に維持する電位安定回路を備えている。これにより実施の形態１の受信回路は、増幅回路２５内における電位の変動を抑制し、増幅器２６をＯＮ状態とした際の増幅器２６の立ち上がりの遅れを抑制することができる。
【００４７】
以下、本発明の実施の形態について、実施の形態および図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
【００４８】
（実施の形態１）
本実施の形態に係る高周波フロントエンド回路１は、無線ＬＡＮを利用した通信装置に設けられる。無線ＬＡＮでは、例えば、ＩＥＥＥ８０２．１１規格である２．４ＧＨｚ帯または５ＧＨｚ帯の高周波信号が用いられる。
【００４９】
図４〜図７を参照しながら、実施の形態１の高周波フロントエンド回路１について説明する。なお、実施の形態１と比較例１とで重複する構成要素もあるが、重複する構成要素を含めて実施の形態１として改めて説明する。
【００５０】
図４は、高周波フロントエンド回路１の機能ブロック構成図である。図５は、高周波フロントエンド回路１の動作を示す図である。図６は、受信回路２０の一例を示す図である。図７は、受信回路２０のデータを示す図である。
【００５１】
図４に示すように、高周波フロントエンド回路１は、受信回路２０と送信回路３０とを備えている。また、高周波フロントエンド回路１は、受信信号が入力され送信信号が出力される第１端子１１と、第１端子１１から入力された受信信号が出力される第２端子１２と、送信信号が入力される第３端子１３とを備えている。受信回路２０は、第１端子１１と第２端子１２とを結ぶ経路上に設けられ、送信回路３０は、第１端子１１と第３端子１３とを結ぶ経路上に設けられている。受信回路２０および送信回路３０は、第１端子１１と受信回路２０との間に位置する第３ノードｎ３にて、互いに接続されている。
【００５２】
送信回路３０は、第３端子１３から入力された送信信号を増幅するＰＡ３６と、送信回路３０の信号出力を入切（ＯＮ／ＯＦＦ）するスイッチ３２とを備えている。スイッチ３２の出力側および入力側には、それぞれ、ＤＣカット用のコンデンサＣ５、Ｃ６が設けられている。ＰＡ３６の出力側および入力側には、それぞれ、ＤＣカット用のコンデンサＣ７、Ｃ８が設けられている。
【００５３】
受信回路２０は、スイッチ回路２１と、スイッチ回路２１に接続される増幅回路２５とを備えている。さらに、本実施の形態の受信回路２０は、スイッチ回路２１と増幅回路２５との間の経路に接続される電位安定回路２８を備えている。
【００５４】
スイッチ回路２１は、第１端子１１から入力された受信信号の入力を入切するスイッチ２２と、スイッチ２２の入力側および出力側のそれぞれに対応して設けられたＤＣカット用の第１のコンデンサＣ１および第２のコンデンサＣ２とを有している。具体的には、第１のコンデンサＣ１は、第１端子１１とスイッチ２２との間に配置され、第２のコンデンサＣ２は、スイッチ２２と第２端子１２との間に配置されている。第１のコンデンサＣ１の容量は、第２のコンデンサＣ２の容量と同じである。第２のコンデンサＣ２は、フィルタ回路等に用いられるコンデンサの容量よりも大きく、例えば１μＦ以上１０μＦ以下の容量を有している。コンデンサＣ１、Ｃ２としては、例えば積層セラミックコンデンサが用いられる。
【００５５】
増幅回路２５は、スイッチ２２を介して入力された受信信号を増幅する増幅器２６と、増幅器２６の入力側および出力側のそれぞれに対応して設けられたＤＣカット用の第３のコンデンサＣ３および第４のコンデンサＣ４とを有している。具体的には、第３のコンデンサＣ３は、スイッチ回路２１と増幅器２６との間に配置され、第４のコンデンサＣ４は、増幅器２６と第２端子１２との間に配置されている。第３のコンデンサＣ３の容量は、第４のコンデンサＣ４の容量と同じである。コンデンサＣ３、Ｃ４としては、例えば積層セラミックコンデンサが用いられる。
【００５６】
電位安定回路２８は、第２のコンデンサＣ２と第３のコンデンサＣ３とを接続する経路上の第１ノードｎ１に接続されている。電位安定回路２８は、例えばインダクタＬ１を含む。電位安定回路２８がインダクタＬ１である場合、インダクタＬ１の一端は、第１ノードｎ１に接続され、インダクタＬ１の他端は、グランドに接続されている。インダクタＬ１のインダクタンス値は例えば１００ｎＨであり、インピーダンスは５０Ωよりも大きい。インダクタＬ１としては、例えば積層チップインダクタが用いられる。
【００５７】
図５の（ａ）および（ｂ）に示すように、高周波フロントエンド回路１では、送信回路３０がＯＮのとき受信回路２０がＯＦＦとなり、受信回路２０がＯＮのとき送信回路３０がＯＦＦとなるように制御される。なお、受信回路２０をＯＦＦする場合は、図５の（ａ）に示すように、スイッチ２２および増幅器２６の両方をＯＦＦ状態とする。また、図５の（ｂ）に示すように、受信回路２０をＯＮするときは、スイッチ２２および増幅器２６の両方をＯＮ状態とする。
【００５８】
図６を参照しながら、受信回路２０の詳細について説明する。
【００５９】
スイッチ回路２１のスイッチ２２は、スイッチ素子の一例であるｎ型のＦＥＴ１と、ＦＥＴ１のドレイン側に接続された抵抗ｒ２と、ソース側に接続された抵抗ｒ３とによって構成されている。ＦＥＴ１は、ｎ型に限られず、ｐ型の電界効果トランジスタであってもよい。
【００６０】
スイッチ２２は、ＦＥＴ１にゲート電圧が印加されていない場合、すなわちＯＦＦ状態の場合に（例えば、ゲート電圧が０Ｖである場合に）、ＦＥＴ１のソース側およびドレイン側に電圧が印加される。これにより、スイッチ２２と第２のコンデンサＣ２とを結ぶ経路上の第２ノードｎ２の電位がゲート電圧（０Ｖ）よりも高く維持され（例えば２．５Ｖ）、受信信号が確実に遮断される。また、スイッチ２２は、ＦＥＴ１にゲート電圧が印加されることでＯＮ状態となる（例えば、ゲート電圧が２．５Ｖ）。その際、ＦＥＴ１のソース側およびドレイン側には電圧が印加されず（つまり０Ｖ）、第２ノードｎ２の電位が０Ｖとなって、受信信号が通過可能となる。
【００６１】
第２ノードｎ２の電位は、スイッチ２２の切り替えに応じて異なる電位を有する。具体的には、スイッチ２２がＯＦＦ状態の場合における第２ノードｎ２の電位は２．５Ｖであり、ＯＮ状態の場合における第２ノードｎ２の電位は０Ｖである。なお、スイッチ２２が切り替わる際の第２ノードｎ２の電位差は２．５Ｖであり、後述するＦＥＴ２のゲートに印加されるバイアス電圧（０．５Ｖ）よりも大きい。または、第２ノードｎ２の電位差は例えば、１．８Ｖであり、後述するＦＥＴ２のゲートに印加されるバイアス電圧（２．５Ｖ）よりも小さくてもよい。
【００６２】
増幅回路２５の増幅器２６は、増幅素子の一例であるＦＥＴ２と、ＦＥＴ２のゲートに接続された抵抗ｒ４と、ドレインに接続されたインダクタＬ２と、ソースに接続されたインダクタＬ３とによって構成されている。なお、インダクタＬ２およびコンデンサＣ４は、ＦＥＴ２のマッチング回路として機能する。上記増幅素子は、電界効果トランジスタに限られず、バイポーラトランジスタであってもよい。
【００６３】
増幅器２６は、ＦＥＴ２のゲートにしきい値以上のバイアス電圧が印加されていない場合、すなわちＯＦＦ状態の場合、受信信号の通過および増幅を行わない。増幅器２６は、ＦＥＴ２のゲートにしきい値以上のバイアス電圧が印加されるとＯＮ状態となり、ドレインソース間にドレイン電流が流れる。増幅器２６に入力された受信信号は、このドレイン電流によって増幅され、コンデンサＣ４を介して第２端子１２から出力される。本実施の形態では、増幅器２６をＯＦＦ状態とするためのバイアス電圧は０Ｖであり、ＯＮ状態とするためのバイアス電圧は０．５Ｖである。
【００６４】
次に、図７を参照しながら、本実施の形態の受信回路２０においてスイッチ２２および増幅器２６をＯＮした場合のデータについて説明する。図７では、時間０．５μｓにおいて、スイッチ２２および増幅器２６をＯＦＦ状態からＯＮ状態に切り替えた場合（以下、受信回路２０をＯＮした場合と呼ぶ）を示している。
【００６５】
図７の（ａ）は、第１ノードｎ１における電圧（電位）の変化を示す図である。この図に示すように第１ノードｎ１における電圧は、受信回路２０をＯＮした場合であっても０Ｖを維持している。このように本実施の形態の受信回路２０では、比較例１のような電圧降下が発生しにくい。電圧降下が発生しにくいのは、第１ノードｎ１に電位安定回路２８が接続されていることで、第２のコンデンサＣ２と第３のコンデンサＣ３との間で発生する電位の変動を抑制できるからと考えられる。なお、図７の（ａ）の０Ｖ付近で電圧が振れているのは、受信信号の高周波が波形として現れているためである。
【００６６】
図７の（ｂ）は、ＦＥＴ２のドレイン電流の変化を示す図である。この図に示すようにドレイン電流は、受信回路２０をＯＮした場合、０ｍＡから順調に上昇し、時間１．０μｓにて、要求されるドレイン電流値（５．２ｍＡ）に到達している。本実施の形態の受信回路２０では、比較例１に比べてドレイン電流が速く立ち上がり、また、比較例１のようなドレイン電流のオーバーシュートが発生しにくくなっている。
【００６７】
図７の（ｃ）は、増幅器２６の出力電圧の変化を示す図である。この図に示すように、増幅器２６の出力電圧は、受信回路２０をＯＮした場合、安定して立ち上がっている。本実施の形態の受信回路２０では、比較例１のような増幅器２６の立ち上がりの遅れを解消することができる。
【００６８】
本実施の形態に係る受信回路（高周波回路）２０、は、スイッチ回路２１と増幅回路２５との間の第１ノードｎ１に電位安定回路２８が接続されているので、スイッチ回路２１と増幅回路２５との間で起こり得る電位の変動を抑制することができる。これにより、増幅回路２５内における電位の変動を抑制し、比較例１の受信回路５２０に比べて、増幅器２６をＯＮ状態とした際の増幅器２６の立ち上がりの遅れを抑制することができる。
【００６９】
（実施の形態１の変形例）
実施の形態１の変形例に係る高周波フロントエンド回路１Ａは、電位安定回路２８がプルダウン抵抗（つまり５０Ωである必要はない抵抗）で構成されている。
【００７０】
図８は、実施の形態１の変形例に係る高周波フロントエンド回路１Ａを示す図である。高周波フロントエンド回路１Ａの受信回路２０は、スイッチ回路２１と、スイッチ回路２１に接続される増幅回路２５と、スイッチ回路２１と増幅回路２５との間の経路に接続される電位安定回路２８とを備えている。
【００７１】
変形例の電位安定回路２８は、例えば抵抗Ｒ１を含む。抵抗Ｒ１の一端は、第１ノードｎ１に接続され、抵抗Ｒ１の他端は、グランドに接続されている。抵抗Ｒ１がＩＣ（集積回路）に集積化される場合には、インダクタＬ１がＩＣに集積化される場合と比較して、電位安定回路２８の面積を小さくすることができ、高周波回路２０を小型化することができる。
【００７２】
本変形例においても、スイッチ回路２１と増幅回路２５との間で起こり得る電位の変動を抑制することができる。これにより、増幅回路２５内における電位の変動を抑制することができ、増幅器２６をＯＮ状態とした際の増幅器２６の立ち上がりの遅れを抑制することができる。
【００７３】
（本発明の基礎となる知見２）
次に、本発明の基礎となる知見２について、比較例２の高周波フロントエンド回路５０１Ａを例に挙げながら説明する。図９は、比較例２の高周波フロントエンド回路５０１Ａの機能ブロック構成図である。
【００７４】
比較例２の高周波フロントエンド回路５０１Ａは、受信回路５２０と、送信回路３０と、第１端子１１と、第２端子１２と、第３端子１３とを備えている。比較例２の受信回路５２０は、スイッチ回路２１および増幅回路２５を備え、さらに、バイパススイッチ４１を備えている。バイパススイッチ４１は、受信回路５２０に入力された受信信号が大きい場合に、その受信信号を増幅器２６に入力せず、増幅器２６を迂回して第２端子１２に出力するスイッチである。バイパススイッチ４１は増幅回路２５に並列配置されている。バイパススイッチ４１の一端は第１ノードｎ１に接続され、他端は増幅回路２５と第２端子１２との間に接続されている。
【００７５】
図１０を参照しながら、比較例２の受信回路５２０の詳細について説明する。図１０は、受信回路５２０の一部の例を示す図である。
【００７６】
バイパススイッチ４１は、スイッチ素子の一例であるｎ型のＦＥＴ（電界効果トランジスタ）３によって構成されている。バイパススイッチ４１は、ＦＥＴ３にしきい値以上のゲート電圧が印加されていない場合にＯＦＦ状態となり、ＦＥＴ３にしきい値以上のゲート電圧が印加されるとＯＮ状態となる。
【００７７】
ここで図１１を参照しながら、比較例２の受信回路５２０において、バイパススイッチ４１をＯＦＦして増幅器２６をＯＮした場合に起こる問題点について説明する。なお、以下に示す例では、送信回路３０がＯＦＦ状態で、かつ、スイッチ２２がＯＮ状態において、バイパススイッチ４１および増幅器２６のＯＮ／ＯＦＦを切り替える場合について説明する。
【００７８】
図１１は、比較例２の受信回路５２０のデータを示す図である。図１１では、時間０．５μｓにおいて、バイパススイッチ４１をＯＮからＯＦＦに切り替え、かつ増幅器２６をＯＦＦ状態からＯＮ状態に切り替えることで、バイパスを解除している。
【００７９】
図１１の（ａ）は、第１ノードｎ１における電圧（電位）の変化を示す図である。この図に示すように第１ノードｎ１における電圧は、バイパスを解除した場合に、０Ｖから１６０ｍＶに変化する。その後、電圧は０Ｖに近付くように上昇するが、時間２．０μｓになってやっと０Ｖ付近に戻っている。このように比較例２の受信回路５２０では、バイパスを解除した場合に、第１ノードｎ１において電圧が上昇し、上昇した状態が長時間（１．０μｓ以上）続いている。
【００８０】
図１１の（ｂ）は、ＦＥＴ２のドレイン電流の変化を示す図である。この図に示すようにドレイン電流は、バイパスを解除した場合、０ｍＡから上昇するものの立ち上がりが遅く、時間２．０μｓになって、やっと要求されるドレイン電流値（５．２ｍＡ）に到達している。このように比較例２の受信回路５２０では、ＦＥＴ２のドレイン電流が要求されるドレイン電流値とならない状態が長時間（１．０μｓ以上）続いている。
【００８１】
図１１の（ｃ）は、増幅器２６の出力電圧の変化を示す図である。この図に示すように、増幅器２６の出力電圧は、バイパスを解除した場合に不安定な状態が続いている。このように比較例２の受信回路５２０では、増幅器２６の立ち上がりが遅れている。
【００８２】
ここで、増幅器２６の立ち上がりが遅れる原因等について考察する。
【００８３】
まず、バイパススイッチ４１がＯＮのときに、チャネル構造を有するＦＥＴ３に電荷が蓄積される。そして、バイパススイッチ４１がＯＮからＯＦＦに切り替えられたとき、蓄積された電荷が増幅器２６に向かって放出される（チャージインジェクション）。この電荷の放出によって、図１１の（ａ）に示すように、第１ノードｎ１において、一時的に電圧が上昇すると考えられる。
【００８４】
放出された電荷は、コンデンサＣ３によって遮断され、増幅器２６には到達しないが、第１ノードｎ１における電圧上昇の後、電圧が０Ｖに戻ろうとする過程でコンデンサＣ３に電荷の移動が起き、ＦＥＴ２のゲートに印加されるバイアス電圧が低下する。そのため、図１１の（ｂ）に示すようにドレイン電流の上昇が緩やかになって、増幅器２６の立ち上がりが遅れると考えられる。
【００８５】
上記考察より、例えば、受信回路５２０の第１ノードｎ１における電圧上昇を抑制することができれば、ドレイン電流の立ち上がりの遅れを抑制できると考えられる。
【００８６】
実施の形態２に係る受信回路（高周波回路）では、第１ノードｎ１における電位、すなわち、スイッチ回路２１と増幅回路２５との間の電位を安定に維持する電位安定回路を備えている。これにより実施の形態２の受信回路は、増幅回路２５内における電位の変動を抑制し、増幅器２６をＯＮ状態とした際の増幅器２６の立ち上がりの遅れを抑制することができる。以下、実施の形態２の受信回路等について詳しく説明する。
【００８７】
（実施の形態２）
図１２〜図１５を参照しながら、実施の形態２の高周波フロントエンド回路１Ｂについて説明する。なお、実施の形態２と比較例２とで重複する構成要素もあるが、重複する構成要素を含めて実施の形態２として改めて説明する。
【００８８】
図１２は、高周波フロントエンド回路１Ｂの機能ブロック構成図である。図１３は、高周波フロントエンド回路１Ｂの動作を示す図である。図１４は、受信回路２０の一部の例を示す図である。図１５は、受信回路２０のデータを示す図である。
【００８９】
図１２に示すように、高周波フロントエンド回路１Ｂは、受信回路２０と、送信回路３０と、第１端子１１と、第２端子１２と、第３端子１３とを備えている。受信回路２０は、スイッチ回路２１および増幅回路２５を備え、さらに、バイパススイッチ４１を備えている。バイパススイッチ４１は、受信回路２０に入力された受信信号が大きい場合に、その受信信号を増幅器２６に入力せず、増幅器２６を迂回して第２端子１２に出力するスイッチである。
【００９０】
バイパススイッチ４１は増幅回路２５に並列配置されている。バイパススイッチ４１の一端は第１ノードｎ１に接続され、他端は増幅器２６と第２端子１２との間に接続されている。なお、第１ノードｎ１に接続されているとは、バイパススイッチ４１の一端が、スイッチ回路２１と第１ノードｎ１との間に接続されている場合、第１ノードｎ１と電位安定回路２８との間に接続されている場合、または、第１ノードｎ１と増幅回路２５との間に接続されている場合も含む意味である。また、バイパススイッチ４１の他端は、増幅回路２５の第４のコンデンサＣ４と第２端子１２との間に接続されていてもよいし、増幅器２６と第４のコンデンサＣ４との間に接続されていてもよい。
【００９１】
高周波フロントエンド回路１Ｂでは、送信回路３０がＯＮのとき受信回路２０がＯＦＦとなり、受信回路２０がＯＮのとき送信回路３０がＯＦＦとなるように制御される。なお、以下に示す例では、図１３の（ａ）および（ｂ）に示すように、送信回路３０がＯＦＦ状態で、かつ、スイッチ２２がＯＮ状態において、バイパススイッチ４１および増幅器２６のＯＮ／ＯＦＦを切り替える場合について説明する。
【００９２】
図１４に示すように、バイパススイッチ４１は、スイッチ素子の一例であるｎ型のＦＥＴ３によって構成されている。バイパススイッチ４１は、ＦＥＴ３にゲート電圧が印加されていない場合にＯＦＦ状態となり、ＦＥＴ３にゲート電圧が印加されるとＯＮ状態となる。
【００９３】
次に、図１５を参照しながら、本実施の形態の受信回路２０においてバイパススイッチ４１をＯＦＦして増幅器２６をＯＮした場合のデータについて説明する。図１５では、時間０．５μｓにおいて、バイパススイッチ４１をＯＮからＯＦＦに切り替え、かつ増幅器２６をＯＦＦ状態からＯＮ状態に切り替えることで、バイパスを解除している。
【００９４】
図１５の（ａ）は、第１ノードｎ１における電圧（電位）の変化を示す図である。この図に示すように第１ノードｎ１における電圧は、バイパスを解除した場合であっても０Ｖを維持している。本実施の形態の受信回路２０では、比較例２のような電圧上昇が発生しにくい。電圧降下が発生しにくいのは、第１ノードｎ１に電位安定回路２８が接続されていることで、バイパススイッチ４１から放出された電荷を外へ逃がすことができるからと考えられる。
【００９５】
図１５の（ｂ）は、ＦＥＴ２のドレイン電流の変化を示す図である。この図に示すようにドレイン電流は、バイパスを解除した場合、０ｍＡから順調に上昇し、時間１．０μｓにて要求されるドレイン電流値（５．２ｍＡ）に到達している。本実施の形態の受信回路２０では、比較例２に比べてドレイン電流が速く立ち上がっている。
【００９６】
図１５の（ｃ）は、増幅器２６の出力電圧の変化を示す図である。この図に示すように、増幅器２６の出力電圧は、バイパスを解除した場合、安定して立ち上がっている。本実施の形態の受信回路２０では、比較例２のような増幅器２６の立ち上がりの遅れを解消することができる。
【００９７】
本実施の形態に係る受信回路（高周波回路）２０、は、スイッチ回路２１と増幅回路２５との間の第１ノードｎ１に電位安定回路２８が接続されているので、スイッチ回路２１と増幅回路２５との間で起こり得る電位の変動を抑制することができる。これにより、増幅回路２５内における電位の変動を抑制し、比較例２の受信回路５２０に比べて、増幅器２６をＯＮ状態とした際の増幅器２６の立ち上がりの遅れを抑制することができる。
【００９８】
（実施の形態２の変形例）
実施の形態２の変形例に係る高周波フロントエンド回路１Ｃは、電位安定回路２８がプルダウン抵抗で構成されている。
【００９９】
図１６は、実施の形態２の変形例に係る高周波フロントエンド回路１Ｃを示す図である。高周波フロントエンド回路１Ｂの受信回路２０は、スイッチ回路２１と、スイッチ回路２１に接続される増幅回路２５と、スイッチ回路２１と増幅回路２５との間の経路に接続される電位安定回路２８とを備えている。
【０１００】
変形例の電位安定回路２８は、例えば抵抗Ｒ１を含む。抵抗Ｒ１の一端は、バイパススイッチ４１と同様に第１ノードｎ１に接続され、抵抗Ｒ１の他端はグランドに接続されている。抵抗Ｒ１がＩＣに集積化される場合には、インダクタＬ１がＩＣに集積化される場合と比較して、電位安定回路２８の面積を小さくすることができ、高周波回路２０を小型化することができる。
【０１０１】
本変形例においても、スイッチ回路２１と増幅回路２５との間で起こり得る電位の変動を抑制することができる。これにより、増幅器２６をＯＮ状態とした際の増幅器２６の立ち上がりの遅れを抑制することができる。
【０１０２】
（実施の形態３）
図１７を参照しながら、実施の形態３に係る通信装置９について説明する。図１７は、通信装置９の機能ブロック構成図である。
【０１０３】
通信装置９は、高周波フロントエンド回路１と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４とを備える。
【０１０４】
ＲＦ信号処理回路３は、例えば、ＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。ＲＦ信号処理回路３は、ベースバンド信号処理回路４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号をＰＡ２６へ出力する。また、ＲＦ信号処理回路３は、アンテナ素子２から受信側信号経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路４へ出力する。
【０１０５】
ベースバンド信号処理回路４は、高周波フロントエンド回路１における高周波信号よりも低周波の中間周波数帯域を用いて信号処理する回路である。
【０１０６】
高周波フロントエンド回路１は、実施の形態１に記載されている受信回路（高周波回路）２０を含む。具体的には、高周波フロントエンド回路１は、アンテナ素子に接続される第１端子１１と、受信回路２０から出力された高周波信号を出力する第２端子１２と、高周波信号が入力される第３端子１３とを含む。また、高周波フロントエンド回路１は、第１端子１１とスイッチ回路２１との間に設けられた第３ノードｎ３と、第１端子１１と第３ノードｎ３との間に配置されたフィルタ５と、第３ノードｎ３と第３端子１３とを結ぶ経路上に配置された送信回路３０とを備える。
【０１０７】
フィルタ５は、ＰＡ３６から出力された高周波信号のうち、送信周波数帯域の信号をフィルタリングして通過させる。フィルタ５から出力された送信信号は、第１端子１１を介してアンテナ素子２へ出力される。また、フィルタ５は、アンテナ素子２および第１端子１１を介して入力された高周波信号のうち、受信周波数帯域の信号をフィルタリングして通過させる。フィルタ５から出力された受信信号は、スイッチ回路２１を介して増幅回路２５へ出力される。フィルタ５は、例えばＳＡＷ（Surface  Acoustic  Wave）フィルタである。
【０１０８】
フィルタ５は、例えば、ＢＡＷ（Ｂｕｌｋ  Ａｃｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタであってもよい。ＳＡＷフィルタの場合、基板とＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ ｔｒａｎｓｄｕｃｅｒ）電極とを備えている。
【０１０９】
基板は、少なくとも表面に圧電性を有する基板である。例えば、表面に圧電薄膜を備え、当該圧電薄膜と音速の異なる膜、および支持基板などの積層体で構成されていてもよい。また、基板は、基板全体に圧電性を有していても良い。この場合、基板は、圧電体層一層からなる圧電基板である。
【０１１０】
本実施の形態の通信装置９は、実施の形態１に示した受信回路２０を含む高周波フロントエンド回路１を備えている。増幅器２６であるＬＮＡの立ち上がりが速い受信回路２０を用いることで、通信装置９の通信応答を速くすることができる。
【０１１１】
（その他の形態など）
以上、本発明の実施の形態に係る受信回路（高周波回路）２０、高周波フロントエンド回路１〜１Ｃおよび通信装置９について説明したが、本発明は、上記実施の形態には限定されない。例えば上記実施の形態に次のような変形を施した態様も、本発明に含まれ得る。
【０１１２】
例えば、受信回路２０は、図１８に示すように、第１ノードｎ１と、増幅器２６のバイアス電圧印加ノードｎ４との間に直列接続されるマッチング用インダクタＬ４を備えていてもよい。図１８に示す例ではマッチング用インダクタＬ４が、増幅器２６内において、抵抗ｒ４が接続されているバイアス電圧印加ノードｎ４と第３のコンデンサＣ３との間に直列接続されている。この構成によれば、増幅器２６との整合をとることができる。なお、マッチング用インダクタＬ４は、増幅回路２５内において（すなわち集積回路内において）、第１ノードｎ１と第３のコンデンサＣ３との間に設けられていてもよい。また、マッチング用インダクタＬ４は、増幅回路２５外において（すなわち集積回路の外にて外付けされた状態で）、第１ノードｎ１と第３のコンデンサＣ３との間に設けられていてもよい。
【０１１３】
例えば、高周波フロントエンド回路１〜１Ｃは、ＩＥＥＥ８０２．１１規格以外の規格（例えば、ＬＴＥ規格、または、Ｗ−ＣＤＭＡ規格）で信号を送受信する送信回路３０および受信回路２０を備えてもよい。高周波フロントエンド回路１〜１Ｃは、例えば回路内に複数の送信フィルタおよび受信フィルタが設けられ、バンドスイッチの切り替えによって複数の異なる周波数帯域の信号を送受信するように構成されていてもよい。フィルタ５は、ＳＡＷフィルタに限られず、ＢＡＷ（Bulk  Acoustic  Wave）フィルタであってもよい。
【産業上の利用可能性】
【０１１４】
本発明は、増幅器をＯＮ状態とした際の増幅器の立ち上がりの遅れを抑制する受信回路および高周波フロントエンド回路として、通信機器に広く利用できる。
【符号の説明】
【０１１５】
１      高周波フロントエンド回路
２      アンテナ素子
３      ＲＦ信号処理回路
４      ベースバンド信号処理回路
５      フィルタ
９      通信装置
１１    第１端子
１２    第２端子
１３    第３端子
２０    受信回路（高周波回路）
２１    スイッチ回路
２２    スイッチ
２５    増幅回路
２６    増幅器（ＬＮＡ）
２８    電位安定回路
３０    送信回路
３２    スイッチ
３６    ＰＡ（パワーアンプ）
４１    バイパススイッチ
Ｃ１    第１のコンデンサ
Ｃ２    第２のコンデンサ
Ｃ３    第３のコンデンサ
Ｃ４    第４のコンデンサ
Ｃ５、Ｃ６、Ｃ７、Ｃ８  コンデンサ
ＦＥＴ１、ＦＥＴ２、ＦＥＴ３  電界効果トランジスタ
Ｌ１、Ｌ２、Ｌ３  インダクタ
Ｌ４    マッチング用インダクタ
ｎ１    第１ノード
ｎ２    第２ノード
ｎ３    第３ノード
ｎ４    バイアス電圧印加ノード
Ｐ１    定点
Ｒ１    抵抗
ｒ２、ｒ３、ｒ４  抵抗
【図１】
2019050542.tif 000003
【図２】
2019050542.tif 000004
【図３】
2019050542.tif 000005
【図４】
2019050542.tif 000006
【図５】
2019050542.tif 000007
【図６】
2019050542.tif 000008
【図７】
2019050542.tif 000009
【図８】
2019050542.tif 000010
【図９】
2019050542.tif 000011
【図１０】
2019050542.tif 000012
【図１１】
2019050542.tif 000013
【図１２】
2019050542.tif 000014
【図１３】
2019050542.tif 000015
【図１４】
2019050542.tif 000016
【図１５】
2019050542.tif 000017
【図１６】
2019050542.tif 000018
【図１７】
2019050542.tif 000019
【図１８】
2019050542.tif 000020