(57)【要約】【課題】画像信号を高ゲイン化した場合に、ゲインを掛ける前の階調を維持したまま、デジタルゲイン処理を行なう場合と比べてノイズを抑えることができる撮像装置及び制御方法並びにプログラムを提供する。【解決手段】撮像装置としてのデジタルカメラ１００は、光電変換部を備える画素２０２及び撮影動作があった場合に画素２０２から出力されるアナログ信号に対してデジタル信号へのＡＤ変換を行うＡＤ変換部４００を有する撮像素子１０５と、ＡＤ変換の結果である撮像素子１０５からの出力値に対してデジタルゲイン処理を行なう信号処理回路１０６とを有する。ユーザ操作に基づきゲイン調整の設定を行う際、デジタルゲイン処理を行なう場合の倍率をユーザ入力に応じて設定し、設定された倍率に応じてＡＤ変換レンジを制限し、制限されたＡＤ変換レンジでＡＤ変換を複数回行い加算することでゲイン調整を行う。【選択図】図６
2019125937.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部を備える画素及び撮影動作があった場合に前記画素から出力されるアナログ信号に対してデジタル信号へのＡＤ変換を行う変換部を有する撮像素子と、前記ＡＤ変換の結果である前記撮像素子からの出力値に対してデジタルゲイン処理を行なう信号処理回路とを有する撮像装置であって、
ユーザ操作に基づきゲイン調整の設定を行う際、前記デジタルゲイン処理を行なう場合の倍率をユーザ入力に応じて設定する設定手段と、
前記設定された倍率に応じてＡＤ変換レンジを制限する制限手段と、
前記制限されたＡＤ変換レンジで前記ＡＤ変換を複数回行い加算することで前記設定されたゲイン調整を行う調整手段とを備えることを特徴とする撮像装置。
【請求項２】
前記画素は、前記撮影動作があった場合、第１の期間において、リセットレベルの第一のアナログ信号を前記アナログ信号として出力し、第２の期間において、前記画素からの入射光に基づく信号である第二のアナログ信号を前記アナログ信号とし出力し、
前記変換部は、
前記第１の期間において、前記設定手段により倍率の設定があったか否かによらず、前記第一のアナログ信号のＡＤ変換を１回行い、
前記第２の期間において、前記設定手段により倍率の設定があった場合、前記制限されたＡＤ変換レンジで前記第二のアナログ信号の前記ＡＤ変換を複数回行い加算することを特徴とする請求項１記載の撮像装置。
【請求項３】
前記画素は、前記撮影動作があった場合、第１の期間において、リセットレベルの第一のアナログ信号を前記アナログ信号として出力し、第２の期間において、前記画素からの入射光に基づく信号である第二のアナログ信号を前記アナログ信号とし出力し、
前記変換部は、
前記第１の期間において、前記設定手段により倍率の設定があった場合、前記第一のアナログ信号のＡＤ変換を複数回行い、
前記第２の期間において、前記設定手段により倍率の設定があった場合、前記制限されたＡＤ変換レンジで前記第二のアナログ信号の前記ＡＤ変換を複数回行い加算することを特徴とする請求項１記載の撮像装置。
【請求項４】
前記変換部は、前記ＡＤ変換をランプ信号を用いて行い、
前記設定手段により倍率の設定があった場合、前記第２の期間において、前記ランプ信号を前記制限されたＡＤ変換レンジに応じてリセットすることを特徴とする請求項３記載の撮像装置。
【請求項５】
第１の傾きを有する第一のランプ信号と前記第１の傾きより大きい第２の傾きを有する第二のランプ信号を有し、前記アナログ信号が予め決められた閾値より高ければ前記第二のランプ信号を用いて前記ＡＤ変換を行い、前記閾値以下であれば前記第一のランプ信号を用いて前記ＡＤ変換を行う撮像装置であって、
前記設定された倍率に応じて、前記閾値を変更する変更手段を更に備え、
前記制限手段は、前記第一のランプ信号及び前記第二のランプ信号のいずれを用いる場合についても前記ＡＤ変換レンジを制限することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記第二のランプ信号の傾きを小さく変更する変更手段を更に備え、
前記変更手段により変更される傾きを、前記設定された倍率に応じて小さくすることを特徴とする請求項５記載の撮像装置。
【請求項７】
光電変換部を備える画素及び撮影動作があった場合に前記画素から出力されるアナログ信号に対してデジタル信号へのＡＤ変換を行う変換部を有する撮像素子と、前記ＡＤ変換の結果である前記撮像素子からの出力値に対してデジタルゲイン処理を行なう信号処理回路とを有する撮像装置の制御方法であって、
ユーザ操作に基づきゲイン調整の設定を行う際、前記デジタルゲイン処理を行なう場合の倍率をユーザ入力に応じて設定する設定ステップと、
前記設定された倍率に応じてＡＤ変換レンジを制限する制限ステップと、
前記制限されたＡＤ変換レンジで前記ＡＤ変換を複数回行い加算することで前記設定されたゲイン調整を行う調整ステップとを有することを特徴とする制御方法。
【請求項８】
請求項７記載の制御方法を実行することを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び制御方法並びにプログラムに関し、特に画像信号の高ゲイン化のための処理を行なう撮像装置及び制御方法並びにプログラムに関する。
【背景技術】
【０００２】
近年、デジタルカメラ及びデジタルビデオカメラには低輝度環境下での撮影においても良好な画質が望まれている。一方、低輝度環境下での撮影では画像信号の高ゲイン化が必要となる。
【０００３】
画像信号の高ゲイン化には、画素からのアナログ信号に対して増幅器でゲインアップを行うアナログゲイン処理や、ＡＤ変換の結果であるデジタル信号に対してゲインアップを行うデジタルゲイン処理が知られている。
【０００４】
しかし、アナログゲイン処理が増幅器以前のノイズだけを増幅するのに対してデジタルゲイン処理は増幅器以降の回路で生じたノイズも含めて増幅してしまう。すなわち、より高ノイズとなる点で、デジタルゲイン処理はアナログゲイン処理に対して不利である。
【０００５】
特許文献１ではＡＤ変換を複数回行い、加算平均を行うことで増幅器以降の回路で生じるノイズの低減を行っている。よって、特許文献１に記載された方法を用いれば、デジタルゲイン処理を行なう場合のノイズを従来より抑えることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−１０６８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、デジタルゲイン処理を行なうと、ＡＤ変換の結果の離散値であるデジタル信号が乗算されるため、離散値の間隔が大きくなり諧調が悪化するという問題がある。
【０００８】
この問題は特許文献１に記載された方法では解消されない。
【０００９】
そこで、本発明の目的は、画像信号を高ゲイン化した場合に、ゲインを掛ける前の階調を維持したまま、デジタルゲイン処理を行なう場合と比べてノイズを抑えることができる撮像装置及び制御方法並びにプログラムを提供することである。
【課題を解決するための手段】
【００１０】
本発明の請求項１に係る撮像装置は、光電変換部を備える画素及び撮影動作があった場合に前記画素から出力されるアナログ信号に対してデジタル信号へのＡＤ変換を行う変換部を有する撮像素子と、前記ＡＤ変換の結果である前記撮像素子からの出力値に対してデジタルゲイン処理を行なう信号処理回路とを有する撮像装置であって、ユーザ操作に基づきゲイン調整の設定を行う際、前記デジタルゲイン処理を行なう場合の倍率をユーザ入力に応じて設定する設定手段と、前記設定された倍率に応じてＡＤ変換レンジを制限する制限手段と、前記制限されたＡＤ変換レンジで前記ＡＤ変換を複数回行い加算することで前記設定されたゲイン調整を行う調整手段とを備える。
【発明の効果】
【００１１】
本発明によれば、画像信号を高ゲイン化した場合に、ゲインを掛ける前の階調を維持したまま、デジタルゲイン処理を行なう場合と比べてノイズを抑えることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る撮像装置のハードウェア構成を示すブロック図である。
【図２】図１における撮像素子の構成を示す図である。
【図３】図２における列回路の一部であるＡＤ変換部とその制御に係わる回路図である。
【図４】ゲイン調整が行われない場合のＡＤ変換部の動作を示す図である。
【図５】ゲイン調整が行われない場合の図３のランプ信号により規定されるＡＤ変換部におけるＳ信号のＡＤ変換レンジを説明するための図である。
【図６】信号処理回路によりデジタルゲイン処理の倍率を２倍にした場合と同等のＳ信号の出力を得るための実施例１に係るランプ信号の波形を示す図である。
【図７】図６に示す２回のＡＤ変換の結果を加算する場合のＡＤ変換部の動作を示す図である。
【図８】信号処理回路によりデジタルゲイン処理の倍率を４倍にした場合と同等のＳ信号の出力を得るための実施例２に係るランプ信号の波形を示す図である。
【図９】図８に示す４回のＡＤ変換の結果を加算する場合のＡＤ変換部の動作を示す図である。
【図１０】実施例３に係る２つのランプ信号を用いる場合の列回路の一部であるＡＤ変換部とその制御に係わる回路図である。
【図１１】ゲイン調整が行われない場合の図１０の２つのランプ信号により規定されるＡＤ変換部におけるＳ信号のＡＤ変換レンジを説明するための図である。
【図１２Ａ】信号処理回路によりデジタルゲイン処理の倍率を２倍にした場合と同等のＳ信号の出力を得るための実施例３における２つのランプ信号の波形を示す図である。
【図１２Ｂ】高輝度側のＡＤ変換結果の出力に用いるランプ信号の傾きが変更可能な場合の、図１２Ａの２つのランプ信号Ｖｒａｍｐ１，Ｖｒａｍｐ２の波形の変形例を示す図である。
【発明を実施するための形態】
【００１３】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
【００１４】
図１は、本発明に係る撮像装置としてのデジタルカメラ１００のハードウェア構成を示すブロック図である。
【００１５】
図１において、１０１は被写体の光学像を撮像素子１０５に結像させるレンズ部で、レンズ駆動装置１０２によってズーム制御、フォーカス制御、絞り制御などがおこなわれる。１０３はメカニカルシャッタでシャッタ駆動装置１０４によって制御される。１０５はレンズ部１０１により結像された被写体を画像信号として取り込み、その画像信号のＡＤ変換等をするための撮像素子である。１０６は撮像素子１０５より出力される画像信号（画像データ）に対して、ゲインアップの為のデジタルゲイン処理、各種補正、データ圧縮などを行う信号処理回路である。１０７は撮像素子１０５、信号処理回路１０６に各種タイミング信号を出力するタイミング発生部であり、１０８は画像データを一時的に記憶する為のメモリ部、１０９は各種演算とデジタルカメラ１００全体を制御する制御部である。１１０は記録媒体１１１に記録または読み出しを行うためのＩ／Ｆ部であり、１１１は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。また、１１２は各種情報や撮影画像を表示するタッチパネル液晶モニターにより構成される表示部である。
【００１６】
次に、前述の構成における撮影時のデジタルカメラ１００の動作について説明する。
【００１７】
不図示のメイン電源がユーザ操作に応じてオンされると、制御部１０９の電源がオンとなり、更に信号処理回路１０６などの撮像系回路の電源がオンとなる。
【００１８】
その後不図示のレリーズボタンが押されると、制御部１０９による制御により撮影動作が開始される。撮影動作が終了すると、撮像素子１０５から出力された画像信号（画像データ）に対して、信号処理回路１０６で補正や画像処理がされ、制御部１０９の指示によりメモリ部１０８に書き込まれる。メモリ部１０８に蓄積された画像データは、制御部１０９の制御によりＩ／Ｆ部１１０を通り記録媒体１１１に記録される。
【００１９】
また、制御部１０９の指示により、信号処理回路１０６から出力された画像データをメモリ部１０８への書き込みを行うことなく不図示の外部Ｉ／Ｆ部を通り直接コンピュータ（不図示）等に入力して画像の加工を行ってもよい。
【００２０】
図２は、図１における撮像素子１０５の構成を示す図である。
【００２１】
撮像素子１０５は、不図示の光電変換部を備える画素２０２を行列方向に配置した画素部２０１を有する。
【００２２】
さらに撮像素子１０５は、垂直信号線２０３、垂直走査回路２０４、列回路２０５、及び列回路２０５を制御する列回路制御部２０６を有する。
【００２３】
垂直走査回路２０４は、レンズ部１０１からの光を光電変換したアナログ信号を出力する画素２０２を選択し順次走査する。垂直信号線２０３は、垂直走査回路２０４により選択された画素２０２のアナログ信号が出力される。列回路２０５は、垂直信号線２０３を介して入力される画素２０２からのアナログ信号に対して列ごとにＡＤ変換等の処理を行う。
【００２４】
撮像素子１０５は、さらに列回路２０５で処理された列ごとのデジタル信号を順次読み出す水平走査回路２０７、及び水平走査回路２０７から読み出された信号を信号処理回路１０６に出力する出力部２０８を有する。
【００２５】
垂直走査回路２０４、列回路制御部２０６、及び水平走査回路２０７はタイミング発生部１０７からの信号によって制御されている。
【００２６】
図３は、図２における列回路２０５の一部であるＡＤ変換部４００とその制御にかかわる回路図である。
【００２７】
列回路制御部２０６はランプ生成回路４０３とカウンタ制御回路４０４を有する。また列回路制御部２０６はタイミング発生部１０７により制御される。
【００２８】
ＡＤ変換部４００はコンパレータ４０１とカウンタ４０２とラッチとメモリを含むメモリ４０５を有する。コンパレータ４０１はランプ生成回路４０３が出力するランプ信号Ｖｒａｍｐと垂直信号線２０３を介して列回路２０５に出力される画素２０２からの信号Ｖｐｉｘの比較を行う。
【００２９】
コンパレータ４０１はランプ信号Ｖｒａｍｐが画素２０２からの信号Ｖｐｉｘに対して低いレベルで有ればＬレベルを、高いレベルで有ればＨレベルを出力信号Ｖｃｏｍｐとして出力する。
【００３０】
カウンタ４０２にはコンパレータ４０１の出力信号Ｖｃｏｍｐとカウンタ制御回路４０４からクロック信号ＣＬＫとリセット信号Ｐ＿ｒｓｔが入力される。カウンタ４０２は、コンパレータ４０１の出力がＬレベルの期間にクロック信号ＣＬＫに基づいてカウント動作を行い、Ｈレベルの期間ではカウント動作を停止する。またカウンタ４０２は、リセット信号Ｐ＿ｒｓｔが入力されると保持しているカウント値をＡＤ変換の結果としてメモリ４０５に出力し、保持しているカウント値をリセットする。
【００３１】
図４は、ゲイン調整は行われない場合のＡＤ変換部４００の動作を示す図である。
【００３２】
Ｔ５０１期間では画素２０２が垂直走査回路２０４により入力される図２において不図示のリセット信号にてリセットされ画素２０２からの信号Ｖｐｉｘとしてリセットレベルの画素信号（Ｎ信号）がＡＤ変換部４００に入力される。
【００３３】
Ｔ５０２期間においてランプ信号Ｖｒａｍｐがコンパレータ４０１に入力されＮ信号との比較を開始する。同期間ではカウンタ４０２にクロック信号ＣＬＫが入力されるため、カウンタ４０２はコンパレータ４０１の出力信号ＶｃｏｍｐがＬレベルの期間においてカウント動作を行う。同期間においてコンパレータ４０１の出力信号ＶｃｏｍｐがＨレベルとなるとカウンタ４０２はカウント動作を停止する。
【００３４】
Ｔ５０３期間ではランプ生成回路４０３の制御によりランプ信号Ｖｒａｍｐがリセットされる。また同期間においてカウンタ制御回路４０４の制御によりクロック信号ＣＬＫのカウンタ４０２への出力が停止する。
【００３５】
Ｔ５０４期間ではカウンタ４０２にリセット信号Ｐ＿ｒｓｔが入力されるため、カウンタ４０２は保持しているカウント値をＮ信号のＡＤ変換結果（カウンタ出力値）としてメモリ４０５に出力し保持しているカウント値をリセットする。
【００３６】
Ｔ５０５期間ではコンパレータ４０１に垂直走査回路２０４により選択された画素２０２からの入射光に基づく画素信号（Ｓ信号）が信号Ｖｐｉｘとして入力される。
【００３７】
Ｔ５０６〜Ｔ５０８期間はＳ信号に対してＴ５０２〜Ｔ５０４期間と同様の動作を行う。
【００３８】
この後、メモリ４０５にてＳ信号からＮ信号が減算され、デジタル信号である画像データが信号処理回路１０６に出力される。
【実施例１】
【００３９】
以下、本実施例に係る、信号処理回路１０６によるデジタルゲイン処理を行なわずに、デジタルゲイン処理を行なった場合と同等の出力を得ることができるＡＤ変換の動作について説明する。
【００４０】
図５は、ゲイン調整が行われない場合の図３のランプ信号Ｖｒａｍｐにより規定されるＡＤ変換部４００におけるＳ信号のＡＤ変換レンジを説明するための図である。
【００４１】
実線Ａは、信号ＶｐｉｘとしてＳ信号が画素２０２から送信されているＴ５０６の期間中のランプ信号Ｖｒａｍｐの波形である。ランプ信号Ｖｒａｍｐは画素２０２からの信号ＶｐｉｘのＡＤ変換レンジである０〜Ｖまで単調増加する。このランプ信号Ｖｒａｍｐと画素２０２からの信号Ｖｐｉｘをコンパレータ４０１が比較し、コンパレータ４０１の出力信号ＶｃｏｍｐがＬレベルからＨレベルに反転するまでのカウンタ４０２のカウント値をＳ信号のＡＤ変換結果として出力する。
【００４２】
図６は、信号処理回路１０６によりデジタルゲイン処理の倍率を２倍にした場合と同等のＳ信号の出力を得るための本実施例に係るランプ信号Ｖｒａｍｐの波形を示す図である。
【００４３】
鎖線Ａ（一部実線Ｂに重なっている）はゲイン調整はデジタルゲイン処理が行われる場合の図５に示すランプ信号Ｖｒａｍｐの波形であり、実線Ｂ，Ｃは、本実施例に係るランプ信号Ｖｒａｍｐの波形である。
【００４４】
図５において上述したように、ランプ信号Ｖｒａｍｐと画素２０２からの信号Ｖｐｉｘをコンパレータ４０１が比較する。この比較の結果、コンパレータ４０１の出力信号ＶｃｏｍｐがＬレベルからＨレベルに反転するまでのカウンタ４０２のカウント値をＳ信号のＡＤ変換結果（カウンタ出力値）として出力する。
【００４５】
ここで、このＡＤ変換結果（カウンタ出力値）を後段の信号処理回路１０６にてデジタルゲイン処理により２倍にした場合、信号処理回路１０６から出力されるＳ信号の最終出力値となりうる値の最大値は横軸下部の括弧内の値となる。
【００４６】
すなわち、図６の実線Ｂに示す波形のランプ信号Ｖｒａｍｐが０からＶ／２になる間にＳ信号がＡＤ変換される際の出力の最大値はｎＬＳＢとなる。この最大値ｎＬＳＢが信号処理回路１０６にてデジタルゲイン処理により２倍にされると、信号処理回路１０６が出力するデジタル値として飽和する値２ｎＬＳＢとなる。よって、カウンタ４０２からのＳ信号のＡＤ変換結果（カウンタ出力値）は０〜ｎＬＳＢとなる範囲で良いことになる。
【００４７】
言い換えると、信号処理回路１０６におけるデジタルゲイン処理の倍率を２倍とする場合にランプ信号Ｖｒａｍｐを鎖線Ａの波形とすると、ランプ信号ＶｒａｍｐがＶ／２以上である場合のカウント出力値は信号処理回路１０６においてすべて飽和となりうる。
【００４８】
よって、本実施例に係るデジタルカメラ１００は、信号処理回路１０６にてデジタルゲイン処理の倍率を２倍にするゲイン調整以外に、それと同等の出力がなされるＡＤ変換によるゲイン調整もユーザ選択可能に構成される。
【００４９】
ここで、ＡＤ変換によるゲイン調整がユーザ選択された場合、Ｓ信号のＡＤ変換の際、まず、ランプ生成回路４０３がＡＤ変換レンジを、破線Ａで示すゲイン調整を行わない場合の１／２のレンジである、Ｖ／２に制限する。次に、図６に示すように、ランプ生成回路４０３はランプ信号Ｖｒａｍｐを実線Ｂで示すように動作させ、１回目のＡＤ変換を行い、ランプ信号ＶｒａｍｐがＶ／２になったタイミングで一度リセットする。その後、ランプ生成回路４０３は、改めてランプ信号Ｖｒａｍｐを実線Ｃで示すように動作させ、２回目のＡＤ変換を行う。尚、１回目のＡＤ変換を開始してから２回目のＡＤ変換が終了するまでの間、カウンタ４０２によるカウント動作は継続する。
【００５０】
これによりＳ信号のＡＤ変換結果は２回のＡＤ変換結果を加算した出力となるため、図５に示すランプ信号Ｖｒａｍｐの波形を用いた１回のＡＤ変換結果に対し信号処理回路１０６でデジタルゲインにより２倍にした場合と同等の出力が得られる。
【００５１】
また、信号処理回路１０６にてデジタルゲイン処理の倍率を２倍にする場合、信号処理回路１０６から出力されるＳ信号に含まれるノイズも２倍になる。これに対し、本実施例のように２回のＡＤ変換結果を加算する場合、信号処理回路１０６から出力されるＳ信号に含まれるノイズは√２倍となり、ノイズが低減される。
【００５２】
また、信号処理回路１０６にてデジタルゲイン処理の倍率を２倍にする場合、信号処理回路１０６から出力されるＳ信号の出力値が２ＬＳＢ刻みとなるため階調が悪化する。一方、本実施例のように２回のＡＤ変換結果を加算する場合、１ＬＳＢ刻みの出力値同士が加算されるため、加算後も１ＬＳＢ刻みとなり階調が維持される。
【００５３】
よって本実施例では、ゲイン調整を行う場合、以下図７に示すようにＡＤ変換部４００が動作する。尚、本実施例に係るゲイン調整をユーザ操作に基づき行う際、ユーザは以下のような操作を表示部１１２に対して行う。まず、表示部１１２に不図示のゲイン調整メニューを選択する。ゲイン調整メニューが選択されると、表示部１１２には、アナログゲイン設定及びデジタルゲイン設定が選択可能に表示される。次に、ユーザは表示部１１２に表示されるデジタルゲイン設定を選択すると、デジタルゲイン処理を行なう場合の倍率をユーザ入力に応じて設定する入力部と共にノイズ低減モード選択ボタンが表示される。この入力部にユーザが所望する倍率を示す値（本実施例では「２」）が入力された後、ノイズ低減モード選択ボタンがユーザ選択されると、次の撮影の際、図７に示すようにＡＤ変換部４００が動作する。
【００５４】
図７は、図６に示す２回のＡＤ変換の結果を加算する場合のＡＤ変換部４００の動作を示す図である。
【００５５】
Ｔ７０１期間では画素２０２が垂直走査回路２０４により入力される図２において不図示のリセット信号にてリセットされ画素２０２からの信号Ｖｐｉｘとしてリセットレベルの画素信号（Ｎ信号）がＡＤ変換部４００に入力される。
【００５６】
Ｔ７０２期間においてランプ信号Ｖｒａｍｐがコンパレータ４０１に入力されＮ信号との比較を開始する。同期間ではカウンタ４０２にクロック信号ＣＬＫが入力されるため、カウンタ４０２はコンパレータ４０１の出力信号ＶｃｏｍｐがＬレベルの期間においてカウント動作を行う。同期間においてコンパレータ４０１の出力信号ＶｃｏｍｐがＨレベルとなるとカウンタ４０２はカウント動作を停止する。
【００５７】
Ｔ７０３期間ではランプ生成回路４０３の制御によりランプ信号Ｖｒａｍｐのリセットが行われる。また同期間においてカウンタ制御回路４０４の制御によりクロック信号ＣＬＫのカウンタ４０２への出力が停止する。
【００５８】
Ｔ７０４期間ではカウンタ４０２にリセット信号Ｐ＿ｒｓｔが入力されるため、カウンタ４０２は保持しているカウント値をＮ信号のＡＤ変換結果（カウンタ出力値）としてメモリ４０５に出力し保持しているカウント値をリセットする。
【００５９】
Ｔ７０５期間ではコンパレータ４０１に垂直走査回路２０４により選択された画素２０２からの信号Ｖｐｉｘとして入射光に基づく画素信号（Ｓ信号）が入力される。
【００６０】
Ｔ７０６〜Ｔ７０８期間、Ｔ７０９〜Ｔ７１１期間はＳ信号に対してＴ７０２〜７０４期間と同様の動作を行う。但し、Ｔ７０８期間では、Ｔ７０４期間と異なり、カウンタ４０２にリセット信号Ｐ＿ｒｓｔが入力されないため、カウンタ４０２のカウント値が保持される。これによりＴ７１１期間で出力されるカウント値はＴ７０６期間とＴ７０９期間でのカウント値を加算した値となるため、図４に示すＴ５０６期間でのカウント値が信号処理回路１０６でデジタルゲイン処理により２倍にされたのと同等となる。また上述したように、デジタルゲイン処理の倍率を２倍にした場合に比べてノイズ、諧調が改善する。
【００６１】
なお、メモリ４０５にてＳ信号のＡＤ変換結果からＮ信号のＡＤ変換結果を減算する際、Ｎ信号はＡＤ変換による加算を行っていない。このため、本実施例では、メモリ４０５に出力する前にカウンタ４０２にてＮ信号のＡＤ変換結果（カウンタ出力値）がビットシフトにより２倍にされる。このように本実施例では信号処理回路１０６にてデジタルゲイン処理の倍率を２倍にした場合と同等の出力値を有するデジタル信号である画像データを得るためにＮ信号のＡＤ変換を１回行い、Ｓ信号のＡＤ変換を２回行ったがこれに限定されない。例えば、Ｎ信号のＡＤ変換を２回とし、上記ビットシフトを行わないようにしてもよい。
【００６２】
本実施例では、図７のＴ７０６期間とＴ７０９期間においてＳ信号に対して２回ＡＤ変換を行うことで、図４のＴ５０６期間においてＳ信号に対する１回ＡＤ変換を行った後にその出力をデジタルゲイン処理で２倍とする場合と同等の出力とした。だが、本発明はかかる構成に限定されない。例えば、デジタルゲイン処理の倍率を２倍とする場合以上の出力とすべく、Ｓ信号に対するＡＤ変換を２回以上複数回行うようにしてもよい。これにより、よりノイズが低減され、且つ高ゲインを実現することができる。ただし、その分ＡＤ変換に要する時間が長くなる。
【実施例２】
【００６３】
本実施例は、デジタルゲイン処理の倍率を４倍にした場合と同等のＳ信号の出力を得るためのＡＤ変換について説明する。
【００６４】
尚、本実施例のハードウェア構成は実施例１と同一であるため、重複した説明については省略する。
【００６５】
図８は、信号処理回路１０６によりデジタルゲイン処理の倍率を４倍にした場合と同等のＳ信号の出力を得るための本実施例２に係るランプ信号Ｖｒａｍｐの波形を示す図である。
【００６６】
鎖線Ａ（一部実線Ｂに重なっている）はゲイン調整はデジタルゲイン処理が行われる場合の図５に示すランプ信号Ｖｒａｍｐの波形であり、実線Ｂ，Ｃは、本実施例に係るランプ信号Ｖｒａｍｐの波形である。
【００６７】
図５において上述したように、ランプ信号Ｖｒａｍｐと画素２０２からの信号Ｖｐｉｘをコンパレータ４０１が比較する。その比較の結果、コンパレータ４０１の出力信号ＶｃｏｍｐがＬレベルからＨレベルに反転するまでのカウンタ４０２のカウント値をＳ信号のＡＤ変換結果（カウンタ出力値）として出力する。
【００６８】
ここで、このＡＤ変換結果（カウンタ出力値）を後段の信号処理回路１０６にてデジタルゲイン処理により４倍にした場合、信号処理回路１０６から出力されるＳ信号の最終出力値となりうる値の最大値は横軸下部の括弧内の値となる。
【００６９】
すなわち、図８の実線Ｂに示す波形のランプ信号Ｖｒａｍｐが０からＶ／４となる間にＳ信号がＡＤ変換される際の出力の最大値はｍＬＳＢとなる。この最大値ｍＬＳＢが信号処理回路１０６にてデジタルゲイン処理により４倍にされると、信号処理回路１０６が出力するデジタル値として飽和する値４ｍＬＳＢとなる。よって、カウンタ４０２からのＳ信号のＡＤ変換結果（カウンタ出力値）は０〜ｍＬＳＢとなる範囲で良いことになる。
【００７０】
言い換えると、信号処理回路１０６におけるデジタルゲイン処理の倍率を４倍とする場合にランプ信号Ｖｒａｍｐを鎖線Ａの波形とすると、ランプ信号ＶｒａｍｐがＶ／４以上である場合のカウント出力値は信号処理回路１０６においてすべて飽和となりうる。よって、ＡＤ変換レンジを、破線Ａで示すゲイン調整をデジタルゲイン処理で行う場合の１／４のレンジである、Ｖ／４に制限しても問題ない。
【００７１】
そこで、図８に示すように、ランプ生成回路４０３はランプ信号Ｖｒａｍｐを実線Ｂで示すように動作させ、１回目のＡＤ変換を行い、ランプ信号ＶｒａｍｐがＶ／４になったタイミングで一度リセットする。その後、ランプ生成回路４０３は、改めてランプ信号Ｖｒａｍｐを実線Ｃで示すように動作させ、２回目、３回目、及び４回目のＡＤ変換を行う。尚、１回目のＡＤ変換を開始してから４回目のＡＤ変換が終了するまでの間、カウンタ４０２によるカウント動作は継続する。
【００７２】
これによりＳ信号のＡＤ変換結果は４回のＡＤ変換結果を加算した出力となるため、図５に示すランプ信号Ｖｒａｍｐの波形を用いた１回のＡＤ変換結果を信号処理回路１０６でデジタルゲインにより４倍にした場合と同等の出力が得られる。
【００７３】
また、信号処理回路１０６にてデジタルゲイン処理の倍率を４倍にする場合、信号処理回路１０６から出力されるＳ信号に含まれるノイズも４倍になる。これに対し、本実施例のように４回のＡＤ変換結果を加算する場合、信号処理回路１０６から出力されるＳ信号に含まれるノイズは２倍となりノイズが低減される。
【００７４】
また、信号処理回路１０６にてデジタルゲイン処理の倍率を４倍にする場合、信号処理回路１０６から出力されるＳ信号の出力値が４ＬＳＢ刻みとなるため階調が悪化する。一方、本実施例のように４回のＡＤ変換結果を加算する場合、１ＬＳＢ刻みの出力値同士が加算されるため、加算後も１ＬＳＢ刻みとなり階調が維持される。
【００７５】
図９は、図８に示す４回のＡＤ変換の結果を加算する場合のＡＤ変換部４００の動作を示す図である。
【００７６】
Ｔ９０１期間では画素２０２が垂直走査回路２０４により入力される図２において不図示のリセット信号にてリセットされ画素２０２からの信号Ｖｐｉｘとしてリセットレベルの画素信号（Ｎ信号）がＡＤ変換部４００に入力される。
【００７７】
Ｔ９０２期間においてランプ信号Ｖｒａｍｐがコンパレータ４０１に入力されＮ信号との比較を開始する。同期間ではカウンタ４０２にクロック信号ＣＬＫが入力されるため、カウンタ４０２はコンパレータ４０１の出力信号ＶｃｏｍｐがＬレベルの期間においてカウント動作を行う。同期間においてコンパレータ４０１の出力信号ＶｃｏｍｐがＨレベルとなるとカウンタ４０２はカウント動作を停止する。
【００７８】
Ｔ９０３期間ではランプ生成回路４０３の制御によりランプ信号Ｖｒａｍｐのリセットが行われわれる。また同期間においてカウンタ制御回路４０４の制御によりクロック信号ＣＬＫのカウンタ４０２への出力が停止する。
【００７９】
Ｔ９０４期間では、Ｔ５０４期間と異なり、カウンタ４０２にリセット信号Ｐ＿ｒｓｔが入力されないため、カウンタ４０２のカウント値が保持される。
【００８０】
Ｔ９０５〜Ｔ９０７期間はＮ信号に対してＴ９０２〜Ｔ９０４期間と同様の動作を行う。一方、Ｔ９０７期間ではカウンタ４０２にリセット信号Ｐ＿ｒｓｔが入力されるため、カウンタ４０２は保持しているカウント値をＮ信号のＡＤ変換結果（カウンタ出力値）として水平走査回路２０７に出力し保持しているカウント値をリセットする。これによりＴ９０７期間で出力されるカウント値はＴ９０２期間とＴ９０５期間でのカウント値の加算となるため、図４に示すＴ５０２期間でのカウント値が信号処理回路１０６でデジタルゲイン処理により２倍にされたのと同等となる。
【００８１】
Ｔ９０８期間ではコンパレータ４０１に垂直走査回路２０４により選択された画素２０２からの信号Ｖｐｉｘとして入射光に基づく画素信号（Ｓ信号）が入力される。
【００８２】
Ｔ９０９、Ｔ９１０、Ｔ９１１期間はＳ信号に対してＴ９０２〜Ｔ９０４期間と同様の動作を行う。一方、Ｔ９１２期間はＴ９０５〜Ｔ９０７期間と同様の動作をＳ信号に対して行う。これによりＴ９１２期間で出力されるカウント値はＴ９０９〜Ｔ９１２期間でのカウント値を加算した値となるため、図４に示すＴ５０６期間でのカウント値が信号処理回路１０６でデジタルゲイン処理により４倍にされたのと同等となる。また上述したように、デジタルゲイン処理の倍率を４倍にした場合に比べてノイズ、諧調が改善する。
【００８３】
なお、メモリ４０５にてＳ信号のＡＤ変換結果からＮ信号のＡＤ変換の結果を減算する際、Ｎ信号はＡＤ変換による加算を２回しか行っていない。このため、本実施例では、メモリ４０５に出力する前にカウンタ４０２にてＮ信号のＡＤ変換結果（カウンタ出力値）がビットシフトにより２倍にされる。
【００８４】
以上説明したように、実施例１ではＮ信号はＡＤ変換を１回、Ｓ信号はＡＤ変換を２回行ったのに対し、本実施例ではＮ信号はＡＤ変換を２回、Ｓ信号はＡＤ変換を４回行っているため更にノイズが改善する。
【００８５】
このように本実施例では信号処理回路１０６にてデジタルゲイン処理の倍率を４倍にした場合と同等の出力値を有するデジタル信号である画像データを得るためにＮ信号のＡＤ変換を２回、Ｓ信号のＡＤ変換を４回行ったこれに限定されない。例えば、Ｎ信号のＡＤ変換を４回とし、上記ビットシフトを行わないようにしてもよい。
【実施例３】
【００８６】
本実施例では、ＡＤ変換を高速化するために傾きの異なる２つのランプ信号を用いた場合の高ゲイン化方法について説明する。
【００８７】
本実施例では、ＡＤ変換の際、Ｓ信号が閾値より低い場合は傾きの小さいランプ信号Ｖｒａｍｐ１を用い、閾値より高い場合は傾きの大きいランプ信号Ｖｒａｍｐ２を用いる。また、傾きの大きいランプ信号Ｖｒａｍｐ２を用いたＡＤ変換により得られたカウント値は、傾きの小さいランプ信号Ｖｒａｍｐ１を用いた場合に比べ小さくなる。よって、傾きの大きいランプ信号Ｖｒａｍｐ２を用いたＡＤ変換により得られたカウント値はデジタルゲイン処理により補正される。
【００８８】
本実施例では、かかるＡＤ変換と高ゲイン化がＡＤ変換処理の際に同時に行われる。
【００８９】
図１０は、本実施例に係る２つのランプ信号を用いる場合の列回路２０５の一部であるＡＤ変換部１０００とその制御に係わる回路図である。
【００９０】
列回路制御部２０６はランプ生成回路１００３とカウンタ制御回路１００４を有する。また列回路制御部２０６はタイミング発生部１０７により制御される。
【００９１】
ＡＤ変換部１０００はコンパレータ１００１とカウンタ１００２とラッチとメモリを含むメモリ１００５とスイッチＳＷ１とスイッチＳＷ２を有する。コンパレータ１００１はランプ生成回路１００３が出力するランプ信号Ｖｒａｍｐと垂直信号線２０３を介して列回路２０５に出力される画素２０２からの信号Ｖｐｉｘの比較を行う。
【００９２】
具体的にはまず、ランプ信号Ｖｒａｍｐ１がＮ信号のＡＤ変換を行うためのランプ信号Ｖｒａｍｐとして出力される。その後、信号ＶｐｉｘとしてＳ信号が画素２０２から送信されている間、ランプ生成回路１００３により不開示の判定信号がコンパレータ１００１に入力され、その判定信号に基づきコンパレータ１００１の出力によりＳ信号が閾値より高いか否かが判定される。Ｓ信号が閾値以下であればスイッチＳＷ１にランプ生成回路１００３からＨレベルの信号Ｐ＿ＳＷ１が入力される。この場合、スイッチＳＷ１はオン状態のままとなる、すなわち、傾きの小さいランプ信号Ｖｒａｍｐ１がランプ信号Ｖｒａｍｐとしてコンパレータ１００１に引き続き入力される。Ｓ信号が閾値より高ければスイッチＳＷ２にランプ生成回路１００３からＨレベルの信号Ｐ＿ＳＷ２が入力され。この場合、スイッチＳＷ２がオン状態となる、すなわち、傾きの大きいランプ信号Ｖｒａｍｐ２がランプ信号Ｖｒａｍｐとしてコンパレータ１００１に入力を開始する。
【００９３】
コンパレータ１００１はランプ信号Ｖｒａｍｐが画素２０２からの信号Ｖｐｉｘに対して低いレベルで有ればＬレベルを、高いレベルで有ればＨレベルを出力信号Ｖｃｏｍｐとして出力する。
【００９４】
カウンタ１００２にはコンパレータ１００１の出力信号Ｖｃｏｍｐとカウンタ制御回路１００４からクロック信号ＣＬＫとリセット信号Ｐ＿ｒｓｔが入力される。カウンタ１００２は、コンパレータ１００１の出力がＬレベルの期間にクロック信号ＣＬＫに基づいてカウント動作を行い、Ｈレベルの期間ではカウント動作を停止する。またカウンタ１００２は、リセット信号Ｐ＿ｒｓｔが入力されると保持しているカウント値をＡＤ変換の結果としてメモリ１００５に出力し、保持しているカウント値をリセットする。
【００９５】
図１１は、ゲイン調整が行われない場合の図１０の２つのランプ信号Ｖｒａｍｐ１，Ｖｒａｍｐ２により規定されるＡＤ変換部１０００におけるＳ信号のＡＤ変換レンジを説明するための図である。
【００９６】
信号処理回路１０６が出力するデジタル値として飽和するカウント値が８ｒＬＳＢの場合、前述したようにＶｒａｍｐ２を用いたＡＤ変換により得られたカウント値はデジタルゲイン処理により（本実施例の場合４倍に）補正する必要がある。
【００９７】
よって、信号Ｖｐｉｘが低輝度の間に用いるランプ信号Ｖｒａｍｐ１（実線）とランプ信号Ｖｒａｍｐ１に対して傾きが４倍の、信号Ｖｐｉｘが高輝度の間に用いるランプ信号Ｖｒａｍｐ２（鎖線）は共に２ｒＬＳＢまでの値を出力する。
【００９８】
これにより、ランプ信号Ｖｒａｍｐ１により規定される信号Ｖｐｉｘに対するＡＤ変換レンジは０〜Ｖ／４となり、ランプ信号Ｖｒａｍｐ２により規定される信号Ｖｐｉｘに対するＡＤ変換レンジはＶ／４〜Ｖとなる。
【００９９】
信号ＶｐｉｘとしてＳ信号が画素２０２から送信されている間、図１０で上述した判定信号としてコンパレータ１００１に入力されるＶ／４相当の出力と信号Ｖｐｉｘが比較される。この比較の結果、信号ＶｐｉｘがＶ／４以下で有ればランプ信号Ｖｒａｍｐ１をＶｒａｍｐとして用い、Ｖ／４より大きければランプ信号Ｖｒａｍｐ２をＶｒａｍｐとして用いる。
【０１００】
ランプ信号Ｖｒａｍｐ２はランプ信号Ｖｒａｍｐ１に対して傾きが４倍であるので、ＡＤ変換結果はランプ信号Ｖｒａｍｐ１を用いた場合の１／４となる。
【０１０１】
このためランプ信号Ｖｒａｍｐ１を用いた場合との整合をとるため、ランプ信号Ｖｒａｍｐ２を用いたＡＤ変換結果の出力をデジタルゲイン処理により４倍にし、ランプ信号Ｖｒａｍｐ１とランプ信号Ｖｒａｍｐ２で０〜８ｒＬＳＢまでの出力を得る。
【０１０２】
かかるＡＤ変換の後、デジタルゲイン処理の倍率を２倍をする場合、実施例１で説明した通り、本実施例では、ＡＤ変換の出力をｒＬＳＢとなる範囲までに制限する。よって、必要なＡＤ変換レンジはＶ／２までとなる。
【０１０３】
しかしながら、ＡＤ変換レンジをＶ／２までと制限しても、上述の通り、ランプ信号Ｖｒａｍｐ１により規定されるＡＤ変換レンジは０〜Ｖ／４であるため影響はない。すなわち、ＡＤ変換レンジをＶ／２までと制限した場合に本発明の効果が得られるのはランプ信号Ｖｒａｍｐ２を用いたＡＤ変換結果であるカウンタ出力値２ｒＬＳＢ〜８ｒＬＳＢの高輝度側に限定される。
【０１０４】
以下、本発明の効果を低輝度側のカウンタ出力値に対しても得られるようにした本実施例の場合のＡＤ変換部１０００の動作について説明する。
【０１０５】
まず、必要となるＡＤ変換レンジはＶ／２までなので、ＡＤ変換レンジをＶ／２までに制限する。しかし前述したように、かかるＡＤ変換レンジの制限をしてもランプ信号Ｖｒａｍｐ１には影響がなく、ランプ信号Ｖｒａｍｐ１を用いたＡＤ変換は１回のみとなり本発明の効果であるノイズの改善効果等が低輝度側のカウンタ出力値に対しては得られない。よって、ランプ信号Ｖｒａｍｐ１を用いた場合のＡＤ変換の入力レンジもついてはゲイン調整を行わない場合のＡＤ変換レンジを１／２とし、Ｖ／８までに制限する。一方、ランプ信号Ｖｒａｍｐ２を用いた場合のＡＤ変換の入力レンジは、制限される前はＶ／４〜Ｖまでであったのが、制限された後は、Ｖ／８〜Ｖ／２までとなる。また、図１０で上述した判定信号もＶ／８相当の出力に変更されて、コンパレータ１００１に入力される。
【０１０６】
これにより、ランプ信号Ｖｒａｍｐ１がＶ／８になったタイミングで一度リセットし再度ＡＤ変換をすることで２回目のＡＤ変換を行うことができ、実施例１と同様の動作となりノイズ、諧調の改善が得られる。
【０１０７】
図１２Ａは、信号処理回路１０６によりデジタルゲイン処理の倍率を２倍にした場合と同等のＳ信号の出力を得るための本実施例における２つのランプ信号Ｖｒａｍｐ１，Ｖｒａｍｐ２の波形を示す図である。ランプ信号Ｖｒａｍｐ２はＶ／２になったタイミング、ランプ信号Ｖｒａｍｐ１はＶ／８になったタイミングで一度リセットし再度ＡＤ変換をすることで２回目のＡＤ変換を行う。
【０１０８】
ランプ信号Ｖｒａｍｐ１との整合をとるためランプ信号Ｖｒａｍｐ２を用いたＡＤ変換結果の出力をデジタルゲイン処理により４倍にし、ランプ信号Ｖｒａｍｐ１とランプ信号Ｖｒａｍｐ２で８ｒＬＳＢまでの出力を得る。
【０１０９】
以上より、ランプ信号Ｖｒａｍｐ１とランプ信号Ｖｒａｍｐ２を用いる全てのＡＤ変換レンジにおいてノイズ、諧調の改善が得られる。図１２Ａでは、デジタルゲイン処理の倍率が２倍に対応する例を示したが、他のデジタルゲイン処理の倍率に対応する例においても同様の効果が得られる。
【０１１０】
図１２Ｂは、高輝度側のＡＤ変換結果の出力に用いるランプ信号Ｖｒａｍｐ２の傾きが変更可能な場合の、図１２Ａの２つのランプ信号Ｖｒａｍｐ１，Ｖｒａｍｐ２の波形の変形例を示す図である。
【０１１１】
以下、ランプ信号Ｖｒａｍｐ２の傾きを１／２にすることが可能な場合のＡＤ変換部１０００の動作の概略を説明する。
【０１１２】
例えば、ＡＤ変換レンジを図１２Ａと同様にＶ／２に制限する場合、ランプ信号Ｖｒａｍｐ２の傾きを１／２にすることが可能であれば傾きを１／２にする。これは傾きが１／２になることで、ランプ信号Ｖｒａｍｐ１との傾きの整合をとるためのデジタルゲイン処理の倍率も１／２にすることができる。この場合、図１２Ａに対してランプ信号Ｖｒａｍｐ２での量子化誤差が１／２となりノイズにおいて有利である。
【０１１３】
このようにＶｒａｍｐ２の傾きを変更した場合、ランプ信号Ｖｒａｍｐ１との整合をとるためランプ信号Ｖｒａｍｐ２を用いたＡＤ変換結果の出力をデジタルゲイン処理により２倍にする。これにより、ランプ信号Ｖｒａｍｐ１とランプ信号Ｖｒａｍｐ２で８ｒＬＳＢまでの出力を得る。
【０１１４】
なお、高ゲイン化する際の倍率が大きくなればランプ信号Ｖｒａｍｐ２の傾きもそれに応じて小さくする。この結果、ランプ信号Ｖｒａｍｐ２の傾きがランプ信号Ｖｒａｍｐ１の傾きとなるまでは図１２Ｂの動作を行う。尚、ランプ信号Ｖｒａｍｐ２の傾きがランプ信号Ｖｒａｍｐ１の傾き未満となる場合は図１２Ａの動作を行うようにしても良い。
【０１１５】
以上より、ランプ信号Ｖｒａｍｐ１とランプ信号Ｖｒａｍｐ２を用いる全てのＡＤ変換レンジにおいてノイズ、諧調の改善が得られ、ランプ信号Ｖｒａｍｐ２を用いるＡＤ変換レンジにおいては図１２Ａに示した動作よりノイズがさらに改善する。図１２Ｂでは、デジタルゲイン処理の倍率が２倍に対応する例を示したが、他のデジタルゲイン処理の倍率に対応する例においても同様の効果が得られる。
【０１１６】
（その他の実施形態）
以上、実施形態例を詳述したが、本発明は、例えば、システム、装置、方法、プログラム若しくは記憶媒体（記録媒体）等としての実施態様をとることが可能である。具体的には、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。
【０１１７】
なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラム（実施形態では図に示すフローチャートに対応したプログラム）を、システムあるいは装置に直接あるいは遠隔から供給する。そして、そのシステムあるいは装置のコンピュータが該供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
【０１１８】
従って、本発明の機能処理をコンピュータで実現するために、該コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【０１１９】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であっても良い。
【０１２０】
プログラムを供給するための記録媒体としては、例えば、以下のようなものがある。フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−Ｒ）。
【０１２１】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページからハードディスク等の記録媒体にダウンロードすることによっても供給できる。すなわち、ホームページに接続し、該ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをダウンロードする。また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。
【０１２２】
また、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記憶媒体に格納してユーザに配布する。そして、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせる。そして、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【０１２３】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。その他にも、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。
【０１２４】
さらに、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後にも前述した実施形態の機能が実現される。すなわち、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行うことによっても前述した実施形態の機能が実現される。
【符号の説明】
【０１２５】
１０５  撮像素子
１０６  信号処理回路
１０７  タイミング発生部
２０２  画素
２０５  列回路
４００，１０００  ＡＤ変換部
４０１  コンパレータ
４０２  カウンタ
４０４，１００４  カウンタ制御回路
【図１】
2019125937.tif 000003
【図２】
2019125937.tif 000004
【図３】
2019125937.tif 000005
【図４】
2019125937.tif 000006
【図５】
2019125937.tif 000007
【図６】
2019125937.tif 000008
【図７】
2019125937.tif 000009
【図８】
2019125937.tif 000010
【図９】
2019125937.tif 000011
【図１０】
2019125937.tif 000012
【図１１】
2019125937.tif 000013
【図１２Ａ】
2019125937.tif 000014
【図１２Ｂ】
2019125937.tif 000015