(57)【要約】【課題】  チャンネル数拡張性が高い通信ケーブルモジュールを、低コストで提供可能とすることができる。【解決手段】  導電性ケーブルの損失を補償する複数の集積回路と、集積回路のパラメータを書換えるコントローラと、コントローラに電気的に接続した複数の通信用のバスラインと、集積回路のパラメータを格納したメモリを有し、集積回路の各々は異なるバスラインに接続され、メモリはバスラインの一つに接続され、コントローラが制御するバス切替手段によりバスラインを切替えることで、メモリに格納されたパラメータを集積回路に格納する、ことを特徴とする通信用ケーブルモジュールである。【選択図】図３Ａ
2019168906.tif 000002
【特許請求の範囲】
【請求項１】
導電性ケーブルの損失を補償する複数の集積回路と、
前記集積回路のパラメータを書換えるコントローラと、
前記コントローラに電気的に接続した複数の通信用のバスラインと、
前記集積回路のパラメータを格納したメモリを有し、
前記集積回路の各々は異なる前記バスラインに接続され、
前記メモリは前記バスラインの一つに接続され、
前記コントローラが制御するバス切替手段により前記バスラインを切替えることで、前記メモリに格納された前記パラメータを前記集積回路に格納する、
ことを特徴とする通信用ケーブルモジュール。
【請求項２】
前記集積回路と接続する前記バスラインの一つと前記メモリの接続する前記バスラインは同一である、
ことを特徴とする請求項１に記載の通信用ケーブルモジュール。
【請求項３】
前記複数の集積回路は同一のスレーブアドレスをもつ、
ことを特徴とする請求項１または請求項２に記載の通信用ケーブルモジュール。
【請求項４】
前記コントローラは通信部と前記バス切替手段とデータ通信バスを有し、
前記通信部と前記バス切替手段は前記データ通信バスを介し電気的に接続されており、前記バス切替手段の選択する前記バスラインは前記通信部から前記データ通信バスを介し送信されるデータにより切替える、
ことを特徴とする請求項１に記載の通信用ケーブルモジュール。
【請求項５】
前記コントローラは通信部と前記バス切替手段とデータ通信バスと制御線を有し、
前記通信部と前記バス切替手段は前記データ通信バス及び前記制御線で電気的に接続されており、前記バス切替手段の選択する前記バスラインは前記通信部から前記制御線のＨＩＧＨ，ＬＯＷ信号により切替える、
ことを特徴とする請求項１に記載の通信用ケーブルモジュール。
【請求項６】
前記コントローラは通信部と前記バス切替手段とデータ通信バスを有し、
前記通信部と前記バス切替手段は前記データ通信バスで電気的に接続されており、前記メモリが接続される前記バスラインは前記データ通信バスである、
ことを特徴とする請求項１に記載の通信用ケーブルモジュール。
【請求項７】
前記コントローラは、前記メモリの接続する前記バスラインを介し前記集積回路のパラメータを読込み、前記集積回路に接続する前記バスラインに切替え及び書込みを行った後、前記メモリの接続するバスラインに接続する、
ことを特徴とする請求項１から５のいずれかに記載の通信用ケーブルモジュール。
【請求項８】
前記複数の集積回路はＡＳＩＣであって、製造プロセスで決定される同一のアドレスを有している、
ことを特徴とする請求項１に記載の通信用ケーブルモジュール。
【請求項９】
前記メモリは不揮発性メモリである、
ことを特徴とする請求項１に記載の通信用ケーブルモジュール。
【請求項１０】
前記メモリに格納された前記パラメータを前記集積回路に格納する際に、
前記コントローラは、
前記バス切替手段により前記メモリが接続されたバスラインに切替え、その後、
前記メモリから前記パラメータを読み出して記憶し、その後、
前記バス切替手段により前記集積回路が接続されたバスラインに切替え、その後、
前記集積回路に前記パラメータを格納する、
ことを特徴とする請求項１に記載の通信用ケーブルモジュール。
【請求項１１】
前記メモリに格納された前記パラメータのデータ量が、前記コントローラが記憶可能なデータ量より大きい場合には、
前記コントローラは、
前記バス切替手段により前記メモリが接続されたバスラインに切替え、その後、
前記メモリから前記パラメータの第１の部分を読み出して記憶し、その後、
前記バス切替手段により前記複数の集積回路のうち第１の集積回路が接続されたバスラインに切替え、その後、
前記第１の集積回路に前記パラメータの第１の部分の少なくとも一部を格納し、その後、
前記バス切替手段により前記メモリが接続されたバスラインに切替え、その後、
前記メモリから前記パラメータの第２の部分を読み出して記憶し、その後、
前記バス切替手段により前記複数の集積回路のうち第２の集積回路が接続されたバスラインに切替え、その後、
前記第２の集積回路に前記パラメータの第２の部分の少なくとも一部を格納する、
ことを特徴とする請求項１に記載の通信用ケーブルモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，通信用ケーブルモジュールに関わり，特にケーブルコネクタに格納される基板の回路構成および駆動シーケンスに関するものである。
【背景技術】
【０００２】
同一バスラインで複数のデバイスを制御する場合、アドレス競合の問題が発生する。アドレス競合を回避するため、特許文献１では，各デバイスに異なるアドレスを付与する手段が開示されており、特許文献２ではデバイスを各々別のバスラインに接続しバス切替手段によりデバイスを選択する手段が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１７−５０８２１６号公報
【特許文献２】特開２０１１−６５２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
データセンターのラック内，ラック間通信向けに電気伝送ケーブルモジュール(ダイレクトアタッチケーブル(ＤＡＣ：Ｄｉｒｅｃｔ  Ａｔｔａｃｈ  Ｃａｂｌｅ)とも呼称される)を用いた場合，伝送速度が増加すると，高周波帯での伝送損失が大きくなる為，伝送距離が短くなる。
【０００５】
その為近年では，電気ケーブルモジュール内に伝送損失補償用のＣＴＬＥ(Ｃｏｎｔｉｎｕｏｕｓ  Ｔｉｍｅ  Ｌｉｎｅａｒ  Ｅｑｕａｌｉｚｅｒ)ＩＣを実装する事で，長距離伝送を可能とするＡＣＣ(Ａｃｔｉｖｅ  Ｃｏｐｐｅｒ    Ｃａｂｌｅ)モジュールが開発，製造されている。なお、ＣＴＬＥ  ＩＣは、Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ（ＡＳＩＣ）で構成される場合があるため、以下ではＡＳＩＣと記載するが、技術的にはＡＳＩＣ以外のＩＣ（集積回路）でもよい。
【０００６】
電気伝送ケーブルモジュールにはコネクタの規格が多く存在し、現在主流の４ｃｈのＱＳＦＰ２８（Ｑｕａｄ  Ｓｍａｌｌ−Ｆｏｒｍ−Ｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅ２８）に加え、次世代のケーブル規格である８ｃｈのＱＳＦＰ−ＤＤ（Ｑｕａｄ  Ｓｍａｌｌ−Ｆｏｒｍ−Ｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅ−Ｄｏｕｂｌｅ  Ｄｅｎｓｉｔｙ）、ＯＳＦＰ(Ｏｃｔａｌ  Ｓｍａｌｌ−Ｆｏｒｍ−Ｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅ)が存在する。
【０００７】
各種規格を短期間に開発するためには、一つの規格の構成を他の規格に応用できることが望ましい。そのため現在主流の４ｃｈのＱＳＦＰ２８向けのＡＳＩＣを複数個使用することで、次世代８ｃｈのＱＳＦＰ−ＤＤ、ＯＳＦＰの短期開発が可能になると考えられる。
【０００８】
ＡＳＩＣは受信した信号の伝送中の損失補償や増幅を行なうが、内部アンプの電流設定等でパラメータ書込を行う必要があるため、ＡＳＩＣへのパラメータ書込みを行うコントローラ、及びＡＳＩＣのパラメータを格納するＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）が必要となる。一般に、同一プロセスで量産されるＡＳＩＣは、当該プロセスで作成されたハードウェアで定まる同一アドレスを持つ。複数のＡＳＩＣが仕様上同一のアドレスを持っていた場合でも、一つのバスラインに１つだけＡＳＩＣが接続されていれば問題はない。しかし、パラメータ書込において、複数のＡＳＩＣを一つのバスラインに接続しコントローラと通信する場合、一般的にアドレス競合の問題が発生する。
【０００９】
特許文献１ではアドレス競合を回避するためにアドレスを各々で管理し、特許文献２ではバスセレクタを用いアドレス競合の問題を解決していた。しかし、例えば多チャンネル化を図るために複数のＡＳＩＣを接続した場合、基板端の端子から各ＡＳＩＣに入力される高周波配線の基板内の配線長が変わるため、ＡＳＩＣ毎にパラメータを変更する必要がある。このため、ＡＳＩＣの個数に応じ必要なメモリ容量が増加する。ＡＳＩＣのパラメータ変更のためのメモリ容量をコントローラ（例えばマイコン）の内蔵メモリに持たせる場合、ＡＳＩＣ数増加に伴うファームウェア変更、さらには内蔵メモリ増加に伴うマイコン変更が発生する可能性がある。
【００１０】
以上により、本発明の課題は、チャンネル数拡張性が高い通信ケーブルモジュールを、低コストで提供可能とすることにある。
【課題を解決するための手段】
【００１１】
本発明の一側面は、導電性ケーブルの損失を補償する複数の集積回路と、集積回路のパラメータを書換えるコントローラと、コントローラに電気的に接続した複数の通信用のバスラインと、集積回路のパラメータを格納したメモリを有し、集積回路の各々は異なるバスラインに接続され、メモリはバスラインの一つに接続され、コントローラが制御するバス切替手段によりバスラインを切替えることで、メモリに格納されたパラメータを集積回路に格納する、ことを特徴とする通信用ケーブルモジュールである。その他の特徴は、以下の実施例にて詳細に説明される。
【発明の効果】
【００１２】
本発明によれば、チャンネル数拡張性が高い通信ケーブルモジュールを、低コストで提供可能とすることができる。
【図面の簡単な説明】
【００１３】
【図１】第一の実施例に係る通信用ケーブルモジュールを示したブロック図。
【図２】第一の実施例に係る通信用ケーブルモジュールのコネクタ周辺の回路ブロック図。
【図３Ａ】コントローラをマイクロコンピュータとバス切替手段で構成したブロック図。
【図３Ｂ】コントローラをマイクロコンピュータで構成したブロック図。
【図４Ａ】第一の実施例に係る通信用ケーブルモジュールの動作を示すフローチャート。
【図４Ｂ】ＥＥＰＲＯＭのレジスタマップの１例を示した表図。
【図５】第一の実施例に係るコントローラのデータ書込シーケンスを示した流れ図。
【図６】第二の実施例に係る差動信号伝送用ケーブルが１２ｃｈの送受信を行う例を示したブロック図。
【図７】第二の実施例に係る差動信号伝送用ケーブルが１６ｃｈの送受信を行う例を示したブロック図。
【図８】第二の実施例に係る通信用ケーブルモジュールの電源投入時の動作を示すフローチャート。
【図９】第三の実施例に係るコントローラ内の構成を示すブロック図。
【図１０】第四の実施例に係る通信用ケーブルモジュールの構成を示すブロック図。
【図１１】第四の実施例に係る通信用ケーブルモジュールの電源投入時の動作を示すフローチャート。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例を図を用い詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
【００１５】
以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。
【００１６】
同一あるいは同様な機能を有する要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、複数の要素を区別する必要がない場合には、添字を省略して説明する場合がある。
【００１７】
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数、順序、もしくはその内容を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
【００１８】
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
【００１９】
本明細書において単数形で表される構成要素は、特段文脈で明らかに示されない限り、複数形を含むものとする。
【００２０】
実施例の代表的な構成の例を示せば以下の通りである。即ち、実施例の通信用ケーブルモジュールは，導電性ケーブルの損失を補償する複数のＡＳＩＣと、このＡＳＩＣのパラメータを書換えるコントローラと、コントローラに電気的に接続した複数の通信用のバスラインと、ＡＳＩＣのパラメータを格納した記憶容量を有している。ＡＳＩＣの各々は異なるバスラインに接続され、記憶容量はバスラインの一つに接続され、コントローラ内のバス切替手段によりバスラインを切替えることでＡＳＩＣとのデータの送受信を行う。
【実施例１】
【００２１】
図１を参照して、本発明の第１の実施例を説明する。図１は本実施例の通信用ケーブルモジュールを示した図である。通信用ケーブルモジュール１は、複数の差動信号伝送用ケーブル２を内蔵したケーブル３と、ケーブル３の両端に設けられたコネクタ４とを備える。コネクタ４には、接続対象の機器３０と差動信号伝送用ケーブル２とを電気的に接続するためのモジュール基板５が内蔵される。モジュール基板５には、伝送損失補償用の複数のＡＳＩＣ６と、ＡＳＩＣ６を制御するためのコントローラ７と、ＡＳＩＣ６の設定値を保存しておくＥＥＰＲＯＭ８が搭載されている。
【００２２】
モジュール基板５には、機器３０と電気的に接続するための複数の電極９と、差動信号伝送用ケーブル２の芯線を接続するための芯線パッド１０が設けられている。送信側電極１１と差動信号伝送用ケーブル２は、モジュール基板５内の伝送路で接続されている。また、受信側電極１２と差動信号伝送用ケーブル２は、モジュール基板５内の伝送路を介し機器３０に伝送する。この伝送路上に、機器３０や差動信号伝送用ケーブル２によって生じた損失を補償して出力する、ＡＳＩＣ６が搭載されている。ＡＳＩＣ６は、ＡＳＩＣ６を制御するためのコントローラ７及びＥＥＰＲＯＭ８と基板上のバスライン１３を介し電気的に接続されている。また、コントローラ７は機器３０と通信するために複数の電極９と接続されている。
【００２３】
図２は、本実施例の通信用ケーブルモジュール１のコネクタ４周辺の回路の詳細を示すブロック図である。ここでは受信8ch、送信8chのＱＳＦＰ−ＤＤまたＯＳＦＰに適用する構成を示している。
【００２４】
図２において、コネクタ４内は１６本の差動信号伝送用ケーブル２とモジュール基板５から構成されている。さらにモジュール基板５は、伝送損失補償用のＡＳＩＣ６−１、伝送損失補償用のＡＳＩＣ６−２と、ＡＳＩＣ６−１、ＡＳＩＣ６−２を制御するためのコントローラ７と、ＡＳＩＣ６−１、ＡＳＩＣ６−２の設定値を保存しておくためのＥＥＰＲＯＭ８と、バスライン１３−１、バスライン１３−２から構成されている。ＡＳＩＣ６、ＥＥＰＲＯＭ８は、それぞれ１チップ構成としてモジュール基板５に実装することができる。このため、ＥＥＰＲＯＭ８を交換することで、必要な記憶容量を実装することができる。後に述べるように、コントローラ７は１チップとしてもよいし、複数チップで構成してもよい。
【００２５】
ここでは、コントローラ７とＡＳＩＣ６−１、ＥＥＰＲＯＭ８は共通のバスライン１３−１により電気的に接続している。またコントローラ７とＡＳＩＣ６−２はバスライン１３−２により電気的に接続している。コントローラ７は、ＡＳＩＣ６−１及びＡＳＩＣ６−２の制御と、機器３０との通信を行う。ＥＥＰＲＯＭ８にはＡＳＩＣ６−１，ＡＳＩＣ６−２の補償値が複数個保存されている。ＡＳＩＣ６−１、ＡＳＩＣ６−２はそれぞれ受信側の差動信号伝送用ケーブル２を４ＣＨずつ処理するように接続されている。
【００２６】
ＡＳＩＣ６への設定値の書込の動作を説明する。機器３０からＡＳＩＣ６−１及びＡＳＩＣ６−２の補償値を変更するコマンドが送られると、コントローラ７はＥＥＰＲＯＭ８に保存されているＡＳＩＣ６−１及びＡＳＩＣ６−２の設定値をバスライン１３−１を介し読込み、その設定値をＡＳＩＣ６−１に書込む。またバスライン１３−１を介しＥＥＰＲＯＭ８から読込んだＡＳＩＣ６−２の設定値は、バスライン１３−２を介しＡＳＩＣ６−２に書込む。
【００２７】
図３Ａおよび図３Ｂはコントローラ７内のブロック構成を示した図である。図３Ａはコントローラをマイクロコンピュータとバス切替手段で構成した図であり、図３Ｂはコントローラを１つのマイクロコンピュータで構成した図である。この例では、ＡＳＩＣ６−１、ＡＳＩＣ６−２は同じスレーブアドレスを持つものとしているが、本実施例に構成により競合なく動作可能である。
【００２８】
図３Ａでは、コントローラ７はマイクロコンピュータ１６とバス切替手段１５の、例えば２チップから構成される。マイクロコンピュータ１６は通信部１４とＣＰＵ１７から構成される。マイクロコンピュータ１６は機器３０とのデータ送受信、バス切替手段１５のバスライン１３の切替え、及びバス切替手段１５を介しＡＳＩＣ６−１、ＡＳＩＣ６−２、ＥＥＰＲＯＭ８とデータの送受信を行う。また、図示はしていないが、マイクロコンピュータ１６は、たとえばＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄａｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のような一時記憶用のメモリを備えている。バス切替手段１５はコントローラ内バスライン２０をバスライン１３−１とバスライン１３−２のどちらかに接続する切替機能をもつ。バス切替手段１５は特定のＩＣを用いてもよい。例えばバス切替手段１５はマイクロコンピュータ１６とＩ２Ｃ(Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)で通信可能なＩＣを用いてもよい。
【００２９】
図３Ｂはコントローラ７をマイクロコンピュータ１６で構成し、通信部１４、ＣＰＵ１７とバス切替手段１５で構成されている。１チップのマイクロコンピュータ１６内のモジュールである通信部１４は例えばＩ２Ｃで出力し、バス切替手段１５は出力ピンの接続を切替える機能を持ち、コントローラ内バスライン２０をバスライン１３−１、バスライン１３−２のどちらかに接続する。機器３０からホスト間バスライン４０を介したデータの送受信は、機器３０がデータセンター向けのサーバである場合，通信方式にＩ２Ｃを使用する。また通信部１４からバス切替手段１５へのデータ送受信は、コントローラ内バスライン２０（データ通信バス）を介し行う。
【００３０】
図３Ａ、図３Ｂでは、２つのバスライン１３−１、１３−２に、ＥＥＰＲＯＭ８とＡＳＩＣ６−１、ＡＳＩＣ６−２を接続しているが、３つのバスラインにそれぞれ接続しても良い。もっとも、ＥＥＰＲＯＭ８とＡＳＩＣ６はアドレスが異なるため、一つのバスライン１３−１を共用することができる。
【００３１】
図４Ａを参照し、以下にＡＳＩＣ６−１及びＡＳＩＣ６−２への電源投入時の書込みシーケンスを説明する。図４Ａは本実施例の通信用ケーブルモジュールの電源投入時の動作を示すフローチャートである。
【００３２】
まず、本実施例の通信用ケーブルモジュール１を機器３０に接続すると電源が投入され（ステップS401）、コントローラ７の初期化を開始する（ステップS402）。次に、コントローラ７は、バスライン１３−１に接続を行い（ステップS403）、ＥＥＰＲＯＭ８に保存されているＡＳＩＣ６−１及びＡＳＩＣ６−２の初期補償値を読込む（ステップS404）。
【００３３】
その後、前記初期補償値をＡＳＩＣ６−１内のメモリへ書込み（ステップS405）、書き込んだＡＳＩＣ６−１の補償値を読込み後（ステップS406）、書込値と読込値を比較し補償値が同じであることを確認する（ステップS407）。一致しなければステップＳ405に戻り、書込値、読込値が一致するまで書込み、読込みを繰返す。もしＡＳＩＣ６−１の書込値とＡＳＩＣ６−１からの読込値が一致すればステップＳ408に進む。
【００３４】
次にバスライン１３−２へ切替を行う（ステップＳ408）。その後はステップＳ404でＥＥＰＲＯＭ８から読込んだＡＳＩＣ６−２のデータをＡＳＩＣ６−２へ書込み（ステップS409）、ＡＳＩＣ６−２のデータ読込み（ステップS410）、ＡＳＩＣ６−２の書込値と読込値が一致しているか確認（ステップS411）を行う。ステップS411で書込値と読込値が一致しない場合は、ステップS409に戻り、書込値、読込値が一致するまで書込み、読込みを繰返す。
【００３５】
書込値と読込値が一致した場合後バスラインを１３−１に切替え（ステップS412）、ＡＳＩＣ６−１、ＡＳＩＣ６−２への設定書込を終了する。ステップS412でバスライン１３−１に切替えておく理由は，電源投入後の書込シーケンスが終了した後の動作時は，機器３０から通信用ケーブルモジュール１の情報の読込みが生じる場合に、なるべく早くデータを送受信するためである。ＥＥＰＲＯＭ８にはＡＳＩＣ６−１、ＡＳＩＣ６−２以外に通信用ケーブルモジュール１のケーブルの種類、製造メーカ、製造番号等のケーブル情報が格納されている。機器３０からコントローラ７へアクセスがある場合に備え、すぐにＥＥＰＲＯＭ８から読込可能なよう切替えておく。機器３０側からデータを受信し、コントローラ７から機器３０にデータを送信するまでに時間的な余裕があればステップS412を除くことも可能である。ただし機器３０からデータを受信し、ＥＥＰＲＯＭ８のデータ読込が必要な場合、都度バスラインの切替が必要となる。
【００３６】
以上のようにして、初期化時（電源投入時）において、ＡＳＩＣ６−１、ＡＳＩＣ６−２にはそれぞれ適切な補償値（パラメータ）が書き込まれる。
【００３７】
次に動作時における、機器３０からのケーブル情報の読込/書込、ＡＳＩＣ６−１、ＡＳＩＣ６−２のデータの読込/書込のシーケンスを説明する。
【００３８】
図４ＢはＥＥＰＲＯＭ８のレジスタマップの１例を示した表図である。ＳＦＦ（Ｓｍａｌｌ  Ｆｏｒｍ  Ｆａｃｔｏｒ）工業規格ではレジスタマップが規定されている。図４Ｂでは代表的にＬ０，Ｕ０，Ｕ２，Ｕ４、Ｕ５を示している。機器３０からはアドレス8bit、データ8bitの合計16bitを通信し、任意のレジスタのデータ読込及び書込を行っている。
【００３９】
機器３０から送信されるアドレス00h-7FhがＬ０に対応し、address 80h-FFhがＵx（xは0,2,4,5）に対応している。Ｌ０、Ｕ０はケーブルの情報を格納しているエリア、Ｕ２はユーザ毎に情報を格納できるエリア、Ｕ４はＡＳＩＣ６−１のパラメータを格納しているエリア、Ｕ５はＡＳＩＣ６−２のパラメータを格納しているエリアである。ケーブルの情報としては、ケーブルの長さや規格、製造者名などがある。ＡＳＩＣのパラメータとしては、ＡＳＩＣのアンプの電流値や、遅延回路の遅延量などがある。これらのデータは製造時にＥＥＰＲＯＭ８に書き込んでから、モジュール基板５に実装できる。また、必要な場合には機器３０から書きこみあるいは書き換えを行なうこともできる。
【００４０】
機器３０から任意のＵｘに書込みを行う場合、Ｌ０の7Fhに対応する領域番号を書込む。例えばＬ０の7Fhに0が書込まれている場合、機器３０から送信される80h-FFhのアドレスはＵ０の書換えに対応する。そのためＡＳＩＣ６−１、ＡＳＩＣ６−２の読込/書込を行う場合は、Ｌ０の7Fhにそれぞれ４、５を書込むことでＵ４，Ｕ５へのアクセスが可能となる仕組みである。
【００４１】
図５を参照して、次にコントローラ７が機器３０からデータを受信した際の書込みシーケンスを説明する。コントローラ７が機器３０からデータを受信したときは、ＥＥＰＲＯＭ８の内容を書き換える必要がある場合がある。また、そのときは同時にＡＳＩＣ６−１、ＡＳＩＣ６−２が記憶するデータも変更する処理を行なう。図５はコントローラ７が実行するデータ書込シーケンスを示した図である。
【００４２】
まず機器３０からデータを受信する(ステップS501)。受信したデータのＡｄｄｒｅｓｓが7Fh以下であるか判定を行い(ステップS502)、Ａｄｄｒｅｓｓが7Fh以下であればＥＥＰＲＯＭ８のＬ０領域にデータを書込む(ステップS503)。もしＡｄｄｒｅｓｓが80h以上であればＬ０の0x7Fhを確認する(ステップS504)。
【００４３】
先述したが、Ｌ０[0x7Fh]=０であればＵ０領域にアクセスすることとなる。そのためＥＥＰＲＯＭ８のＵ０を格納する領域にデータ書込/読込を行い処理を終了する(ステップS505)。
【００４４】
Ｌ０[0x7Fh]=２であればＥＥＰＲＯＭ８のＵ２を格納する領域にデータ書込/読込を行い処理を終了する(ステップS506)。
【００４５】
Ｌ０[0x7Fh]=４であればＥＥＰＲＯＭ８のＵ４を格納する領域にデータ書込/読込を行い(ステップS507)、書込の場合ＥＥＰＲＯＭ８に書込んだデータをＡＳＩＣ６−１に書込む(ステップS508)。ＡＳＩＣ６−１に正しくデータが書込まれたか確認するため、ＡＳＩＣ６−１からデータを読込み(ステップS509)、書込と読込データを比較し(ステップS510)一致すれば処理を終了する。一致しなければステップＳ508に戻り書込、読込、データ比較を行い、一致するまで処理を継続する。
【００４６】
Ｌ０[0x7Fh]=５であればＥＥＰＲＯＭ８のＵ５を格納する領域にデータ書込/読込を行い(ステップS511)、ＥＥＰＲＯＭ８に書込んだデータをＡＳＩＣ６−２に書込むため、コントローラ７からバス切替手段１５の出力をバスライン１３−２に切替える(ステップS512)。その後ＥＥＰＲＯＭ８に書込んだデータをＡＳＩＣ６−２に書込む(ステップS513)。ＡＳＩＣ６−２に正しくデータが書込まれたか確認するため、ＡＳＩＣ６−２からデータを読込み(ステップS514)、書込と読込データを比較し(ステップS515)一致すれば処理を終了する。一致しなければステップＳ513に戻り書込、読込、データ比較を行い、一致するまで処理を継続する。
【００４７】
ステップS516でバスライン１３−１に切替を行っているが、先述したように機器３０側からデータを受信しコントローラ７から機器３０にデータを送信するまでに時間的な余裕があれば、ステップS516を除くことも可能である。ただし機器３０からデータを受信しＥＥＰＲＯＭ８のデータ読込が必要な場合、バスライン１３の切替が必要となる。
【実施例２】
【００４８】
本発明の第２の実施例を説明する。第２の実施例では第１の実施例で示した８ｃｈより更に多ｃｈ化した際の構成、書込みシーケンスを説明する。
【００４９】
図６は差動信号伝送用ケーブルが１２ｃｈの送受信を行う例を示した図である。
図７は差動信号伝送用ケーブルが１６ｃｈの送受信を行う例を示した図である。
【００５０】
図６の１２ｃｈではＡＳＩＣを３つ、図７の１６ｃｈではＡＳＩＣを４つ使用しており、コントローラ７からＡＳＩＣ数分のバスライン１３が各々のＡＳＩＣと接続されている。図６および図７の例では、ＡＳＩＣ６−１はＥＰＲＯＭ８とバスライン１３−１を共有している。図６の１２ｃｈではＡＳＩＣ６−２とＡＳＩＣ６−３にそれぞれ接続されるバスライン１３−２とバスライン１３−３とあわせてバスラインは３本ある。図７の１６ｃｈではＡＳＩＣ６−２、ＡＳＩＣ６−３およびＡＳＩＣ６−４にそれぞれ接続されるバスライン１３−２、バスライン１３−３およびバスライン１３−４とあわせてバスラインは４本である。
【００５１】
なお、図６では作図上ｃｈ７〜ｃｈ１０とＡＳＩＣ６−２を省略して図示している。また、図７では作図上ｃｈ７〜ｃｈ１４とＡＳＩＣ６−２、ＡＳＩＣ６−３を省略して図示している。
【００５２】
図８を参照して、次に本実施例の書込みシーケンスを説明する。図８は本発明の第２の実施例の通信用ケーブルモジュールの電源投入時の動作を示すフローチャートである。図８で示すｎはＡＳＩＣのＮｏ、ＣＨ数はＡＳＩＣ１つあたり４ＣＨであるため、ＣＨ数＝（ＡＳＩＣの個数×４ＣＨ）を示している。
【００５３】
実施例１の図４で説明したシーケンスと同様の部分は同じ符号を付してある。図４ではＡＳＩＣ６−１についての処理(ステップS405〜S407)と、ＡＳＩＣ６−２についての処理(ステップS409〜S411)を直列的に図示している。図６、図７のようにチャネル数が増加した場合には、図８のステップS801〜S408nに示すようなループ処理とすればよい。すなわち、ステップS801でＡＳＩＣのＮｏを初期値１とし、ステップS803でインクリメントしてＡＳＩＣを一つずつ処理する。ステップS802ではＡＳＩＣの処理が全て完了したかを判定し、完了していればバスライン１３−１に切り替える。
【００５４】
図６のＣＨ数が１２ＣＨの場合について説明する。ステップS405n〜S407n（n = 1）でＡＳＩＣ６−１のデータ書込/読込/データ比較を行い、ステップS408nでバスラインを１３−２に切替える。次にステップS405n〜S407n（n = 2）でＡＳＩＣ６−２のデータ書込/読込/データ比較を行い、ステップS408nでバスラインを１３−３に切替える。
【００５５】
最後にステップS405n〜S407n（n = 3）で、ＡＳＩＣ６−３のデータ書込/読込/データ比較を行う。ステップS802では、n = 3, ＣＨ数=12であり、n > CH数/4となるため、バスラインをバスライン１３−１に切替え、電源投入時の動作を終了する。１６ＣＨ時も同様、ＡＳＩＣ６−１のデータ書込/読込/データ比較から始まり、最後にＡＳＩＣ６−４のデータ書込/読込/データ比較を行い、n = 4, ＣＨ数=16であり、n > CH数/4となるため、バスラインをバスライン１３−１に切替え、電源投入時の動作を終了する。
【００５６】
動作時も実施例１で図４Ｂ、図５で示した動作同様、１２ＣＨの場合ＡＳＩＣ６−３の領域Ｕ６を設け、同様の動作を行う。ＡＳＩＣ６−１以外の書込みを行う場合はバスラインを適宜切り替え、データ比較後はバスラインをバスライン１３−１に切替えて動作を終了する。
【００５７】
１６ＣＨの場合はＡＳＩＣ６−４の領域Ｕ７をさらに設け同様の動作を行う。またＡＳＩＣ６の個数が増加すると格納する容量が増加するためＥＥＰＲＯＭ８の容量が不足する場合、複数個のＥＥＰＲＯＭをバスライン１３−１に接続してもよい。その場合各々のＥＥＰＲＯＭ８のアドレスは異なるものとなるよう設定する。詳細説明は割愛するが、複数のＥＥＰＲＯＭ８を各々別のバスライン１３に接続してもよい。その場合ＥＥＰＲＯＭ８読込み時に適宜バスライン１３を切替えることは言うまでもない。
【００５８】
以上のように、本実施例ではＡＳＩＣのパラメータを格納するためのメモリ容量として、コントローラの内蔵ＥＥＰＲＯＭを使わず、外部ＥＥＰＲＯＭを利用することができる。このため、ＡＳＩＣの数が変わった場合でも、コントローラ（あるいはマイコン）部分の変更が少なくて済み、既存のマイコンを使用できるので、低コスト化を実現することができる。
【００５９】
例えば、ＡＳＩＣ１個分のパラメータを格納する容量がXbyteとし、既存のコントローラが持つ不揮発性メモリ（たとえばＥＥＰＲＯＭ）の容量が2*Xbyte、一時的に格納する揮発性メモリ（たとえばＳＲＡＭ）の利用可能な容量が2*Xbyteであれば、ＡＳＩＣ２個までの実装に対応できる。しかし、ＡＳＩＣ３個以上になると、パラメータを格納するためのＥＥＰＲＯＭを増やす必要があり、マイコンの種類の変更あるいはＥＥＰＲＯＭの増設が必要になる。このため、ファームウェアの記述を大幅に変更したり、コストが増加するという問題が生じる。本実施例の方式であれば、ＡＳＩＣ数が増えてもコストを抑え、低コストなマイコンをそのまま使うことができる。低コストなマイコンをそのまま使えるということはファームウェアの変更も少なくて済むということである。
【００６０】
なお、図８で説明した処理では、コントローラ７内のメモリが、ＥＥＰＲＯＭ８内のパラメータ情報を全て格納できる容量を持つことを前提としている。ＡＳＩＣの数が増えてＥＥＰＲＯＭ８内のパラメータ情報が全てコントローラ内のメモリに格納できない場合には、コントローラ７は以下のように動作する。例として、図６の構成で、コントローラは、ＡＳＩＣ２個分のパラメータしか記憶できないとして説明する。
【００６１】
まず、コントローラ７は、バス切替手段１５によりＥＥＰＲＯＭ８が接続されたバスライン１３−１に切替え、パラメータの第１の部分を読み出して記憶する。そのまま、パラメータの第１の部分のうち、ＡＳＩＣ６−１のためのパラメータをＡＳＩＣ６−１に書き込む。
【００６２】
その後、バス切替手段１５によりＡＳＩＣ６−２が接続されたバスライン１３−２に切替え、パラメータの第１の部分のうち、ＡＳＩＣ６−２のためのパラメータをＡＳＩＣ６−２に書き込む。
【００６３】
その後、バス切替手段１５によりＥＥＰＲＯＭ８が接続されたバスライン１３−１に切替え、パラメータの第２の部分を読み出して記憶する。その後、バス切替手段１５によりＡＳＩＣ６−３が接続されたバスライン１３−３に切替え、パラメータの第２の部分のうち、ＡＳＩＣ６−３のためのパラメータをＡＳＩＣ６−３に書き込む。
【００６４】
すなわち、図８のステップS404において、コントローラ内のメモリに格納できる量だけをＥＥＰＲＯＭ８からコントローラ７に転送し、ステップS801〜S408nでコントローラ７内のパラメータ情報を全てＡＳＩＣ６に格納する。その後、再度ステップS404に戻り、残りのパラメータ情報をＥＰＲＯＭ８からコントローラ７に転送し、コントローラ７内のパラメータ情報を全てＡＳＩＣ６に格納する。このように、ＥＥＰＲＯＭ８からの読込みを分割して行うことにより、利用できるＡＳＩＣの数には制限がない。
【実施例３】
【００６５】
本発明の第３の実施例を説明する。第３の実施例ではコントローラ内のバス切替手段の構成を説明する。
【００６６】
図９は本実施例３のコントローラ内の構成を示す図である。図９は実施例１の図３Ａの構成に制御線２１を追加した構成である。実施例１ではバス切替手段１５のバスライン１３の切替を、コントローラ内バスライン２０を介しＩ２Ｃで切替える例を示したが、本実施例３では制御線２１からＨＩＧＨ、ＬＯＷ信号によりバスライン１３を切替える。図９には制御線２１を１本しか示していないが、制御するバスライン１３の数が多いのであれば制御線２１の本数を２本以上にしてもよい。例えばバスライン１３が４本の場合制御線２本の2bit(4状態表現)、バスライン１３が８本の場合制御線3本の3bit(8状態を表現)でバスラインを選択できるようにしてもよい。データの送受信はコントローラ内バスライン２０を介し行う。データ通信はＳＰＩ(Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ)を用いてもよい。
【実施例４】
【００６７】
本発明の第４の実施例を説明する。第４の実施例ではコントローラとＥＥＰＲＯＭの接続構成を説明する。
【００６８】
図１０は第４の実施例の構成を示した図である。コントローラ７は図３Ａと同様マイクロコンピュータ１６とバス切替手段１５で構成するが、コントローラ内バスライン２０（データ通信バス）がコントローラ７外のＥＥＰＲＯＭ８に接続されている。このような構成とすることで、バス切替手段１５のバスライン１３の切替を気にせずに、ＥＥＰＲＯＭ８とコントローラ内バスライン２０を介しデータの送受信が可能となる。
【００６９】
図１１は第４の実施例における通信用ケーブルモジュールの電源投入時の動作を示すフローチャートである。実施例２の図８と同様の構成は同じ符号を付して説明を省略する。
【００７０】
図１０は図１１のフローチャートにおいてn = 2の構成例を示している。機器３０に接続され電源が投入されると、コントローラ７が初期化される。その後ステップS1101では、コントローラ７はＥＥＰＲＯＭ８からＡＳＩＣ６−１及びＡＳＩＣ６−２の補償値を読込み、バスライン１３−１に切替を行う。
【００７１】
図１０から明らかなように、ＥＥＰＲＯＭ８内の補償値はバスライン１３の接続に関わらず読込み可能であるため、バスライン１３−１への切替はＥＥＰＲＯＭ８から補償値を読込む前に行ってもよい。ＥＥＰＲＯＭ８とバス切替手段１５は同一のコントローラ内バスライン２０に接続されているため、ＥＥＰＲＯＭ８とバス切替手段１５のスレーブアドレスは異なるものにしておく。
【００７２】
その後ＡＳＩＣ６−１及びＡＳＩＣ６−２へ書込/読込/データ比較を行い、バスライン１３−１に切替を行い終了する。このとき実施例１では動作時に機器３０側からＥＥＰＲＯＭ８のデータ送受信を行うアクセス時間を考慮し、バスライン１３−１に切替を行ったが、実施例４の構成では行わず終了してもよい。任意のＡＳＩＣ６書込時に、その都度バスライン１３を切替えるシーケンスを取ってもよい。
【００７３】
以上説明した実施例によれば、同一アドレスを持つ複数のＡＳＩＣを用いて多チャンネル化した場合でも、アドレス競合が回避できる。また、複数のＡＳＩＣを使用する場合のメモリ容量増加によるコントローラのファームウェアあるいはハードウェア変更の手間を削減することができる。よって、チャンネル数拡張性が高い通信ケーブルモジュールを、低コストで提供可能とすることができる。
【００７４】
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００７５】
１  通信用ケーブルモジュール、２  差動信号伝送用ケーブル、３  ケーブル、４  コネクタ、５  モジュール基板、６  ＡＳＩＣ、７  コントローラ、８  ＥＥＰＲＯＭ、９  電極、１０  芯線パッド、１１  送信側電極、１２  受信側電極、１３  バスライン、１４  通信部、１５  バス切替手段、１６  マイクロコンピュータ、１７  ＣＰＵ、２０  コントローラ内バスライン、２１  制御線、３０  機器、４０  ホスト間バスライン
【図１】
2019168906.tif 000003
【図２】
2019168906.tif 000004
【図３Ａ】
2019168906.tif 000005
【図３Ｂ】
2019168906.tif 000006
【図４Ａ】
2019168906.tif 000007
【図４Ｂ】
2019168906.tif 000008
【図５】
2019168906.tif 000009
【図６】
2019168906.tif 000010
【図７】
2019168906.tif 000011
【図８】
2019168906.tif 000012
【図９】
2019168906.tif 000013
【図１０】
2019168906.tif 000014
【図１１】
2019168906.tif 000015