(57)【要約】【課題】構成が複雑になるのを抑制しながら、横流の発生を抑制することが可能な電力変換システムを提供する。【解決手段】この電力変換システム１００は、マスタとしての電力変換装置２０の制御部２６は、電力変換装置２０のキャリア信号ｆｃに同期した第１同期信号を制御部３６に出力し、スレーブとしての電力変換装置３０の制御部３６は、制御部２６から出力された第１同期信号に基づいて生成された第２同期信号の大きさを所定のタイミングで検出した検出値と、電力変換装置２０のキャリア信号ｆｃと電力変換装置３０のキャリア信号ｆｃとの位相を揃えるための予め定められたオフセット値とが略一致するように、キャリア周波数指令ｆｃ＊を補正するように構成されている。【選択図】図１
2019024300.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列に接続される複数の電力変換装置を備える電力変換システムであって、
第１制御部を含むとともに、複数の前記電力変換装置のうちの任意の１台であるマスタとしての第１電力変換装置と、
第２制御部を含むとともに、複数の前記電力変換装置のうちの前記第１電力変換装置以外のスレーブとしての第２電力変換装置とを備え、
前記第１制御部は、前記第１電力変換装置のキャリア信号に同期した第１同期信号を前記第２制御部に出力し、
前記第２制御部は、前記第１制御部から出力された前記第１同期信号に基づいて生成された第２同期信号の大きさを所定のタイミングで検出した検出値と、前記第１電力変換装置のキャリア信号と前記第２電力変換装置のキャリア信号との位相を揃えるための予め定められたオフセット値とが略一致するようにキャリア周波数指令を補正するように構成されている、電力変換システム。
【請求項２】
前記第２制御部は、前記第２同期信号の検出値と前記オフセット値との差を略ゼロにする補正量を出力する調節部を含み、
前記補正量が、前記第２制御部から出力されるキャリア周波数指令に加算されることにより、前記第１制御部のキャリア信号と前記第２制御部のキャリア信号とが同期するように構成されている、請求項１に記載の電力変換システム。
【請求項３】
前記第１制御部は、前記キャリア信号の山または谷に対応する第１の割り込みタイミングにおいて前記第１同期信号をオンまたはオフさせ、前記キャリア信号の山または谷に対応する第２の割り込みタイミングにおいて前記第１同期信号をオフまたはオンさせ、
前記第２制御部は、前記第１の割り込みタイミングと前記第２の割り込みタイミングとの間の、前記キャリア信号の山または谷に対応する第３の割り込みタイミングで、前記第２同期信号を検出するように構成されている、請求項１または２に記載の電力変換システム。
【請求項４】
前記キャリア信号は、複数の三角波を含み、
前記第１同期信号の１周期の長さは、４つ分の前記三角波の周期の長さに対応しており、前記第１の割り込みタイミングは１つ目の前記三角波の山に対応し、前記第２の割り込みタイミングは、３つ目の前記三角波の山に対応し、前記第３の割り込みタイミングは、２つめの前記三角波の山に対応する、請求項３に記載の電力変換システム。
【請求項５】
前記第２制御部は、抵抗およびコンデンサを含む１次遅れ回路を含み、
前記１次遅れ回路は、前記第１制御部から出力された前記第１同期信号を、アナログ信号である前記第２同期信号に変換するように構成されており、
前記第２制御部は、前記所定のタイミングで前記アナログ信号をデジタル信号に変換して、前記デジタル信号に変換した値を前記第２同期信号の検出値とする、請求項１〜４のいずれか１項に記載の電力変換システム。
【請求項６】
前記第２制御部は、アップ・ダウンカウンタを含み、
前記アップ・ダウンカウンタは、前記第１制御部から出力された前記第１同期信号を、デジタル信号である前記第２同期信号に変換するように構成されており、
前記第２制御部は、前記所定のタイミングで前記アップ・ダウンカウンタのカウント値を前記第２同期信号の検出値とする、請求項１〜４のいずれか１項に記載の電力変換システム。
【請求項７】
前記第２制御部は、前記第２同期信号の検出値と前記オフセット値との差の絶対値が所定の大きさ以上である状態が所定の時間以上継続された場合に、異常処理を行うように構成されている、請求項１〜６のいずれか１項に記載の電力変換システム。
【請求項８】
前記第２制御部は、前記第２同期信号の検出値と前記オフセット値との差の絶対値が前記所定の大きさ以上である状態が前記所定の時間以上継続された場合に、前記異常処理として、同期異常信号を出力するとともに、自身が出力した前記同期異常信号に基づいて、前記第２電力変換装置を停止させ、
前記第１制御部は、前記第２制御部から出力された前記同期異常信号に基づいて、前記第１電力変換装置を停止させるように構成されている、請求項７に記載の電力変換システム。
【請求項９】
電力変換のシステムに異常が発生したことを報知する報知部をさらに備え、
前記第２制御部は、前記第２同期信号の検出値と前記オフセット値との差の絶対値が前記所定の大きさ以上である状態が前記所定の時間以上継続された場合に、前記異常処理として、前記電力変換のシステムに異常が発生したことを前記報知部に報知させるための処理を行うように構成されている、請求項７または８に記載の電力変換システム。
【請求項１０】
前記第２制御部は、前記第２同期信号の検出値と前記オフセット値との差の絶対値が前記所定の大きさ以上である状態が前記所定の時間以上継続された場合に、前記異常処理として、同期異常信号を出力するように構成されており、
前記報知部は、前記第２制御部から前記同期異常信号が入力された場合に異常が発生したことを報知するように構成されている、請求項９に記載の電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換システムに関し、特に、複数の電力変換装置を備える電力変換システムに関する。
【背景技術】
【０００２】
従来、複数の電力変換装置を備える電力変換システムが知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１では、ＰＷＭ制御されるインバータを有する複数のパワーユニットと、複数のパワーユニットを制御するパワーユニット群制御部とを備える電力変換装置（電力変換システム）が開示されている。この電力変換装置では、パワーユニット群制御部は、キャリア同期・傾き信号を、各パワーユニットに送信するように構成されている。なお、キャリア同期・傾き信号には、キャリア同期信号と、キャリアの傾き信号とが含まれている。また、キャリア同期・傾き信号は、パワーユニット群制御部から各パワーユニットに送信される共通の信号である。そして、各パワーユニットでは、受信したキャリア同期・傾き信号に基づいて、キャリア信号を生成する。これにより、各パワーユニット間においてキャリア信号の周期が一致するので、各パワーユニット間においてキャリア信号の周期がずれることに起因して、各パワーユニット間に横流が流れるのを抑制することが可能になる。
【０００４】
なお、横流とは、たとえば、一のパワーユニットの上アームのスイッチング素子と、他のパワーユニットの下アームのスイッチング素子とが同時にオンした場合に、一のパワーユニットから他のパワーユニットに電流が流れる現象である。この横流は、一のパワーユニットのキャリア信号の周期と、他のパワーユニットのキャリア信号の周期とがずれている場合に、上記の一のパワーユニットの上アームのスイッチング素子と、他のパワーユニットの下アームのスイッチング素子とが同時にオンすることに起因して生じる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１８３６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載された電力変換装置では、各パワーユニット間のキャリア信号を同期させるために、複数のパワーユニットとは別個に、パワーユニット群制御部を設ける必要がある。このため、電力変換装置（電力変換システム）の構成が複雑になるという問題点がある。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、構成が複雑になるのを抑制しながら、横流の発生を抑制することが可能な電力変換システムを提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明の一の局面による電力変換システムは、互いに並列に接続される複数の電力変換装置を備える電力変換システムであって、第１制御部を含むとともに、複数の電力変換装置のうちの任意の１台であるマスタとしての第１電力変換装置と、第２制御部を含むとともに、複数の電力変換装置のうちの第１電力変換装置以外のスレーブとしての第２電力変換装置とを備え、第１制御部は、第１電力変換装置のキャリア信号に同期した第１同期信号を第２制御部に出力し、第２制御部は、第１制御部から出力された第１同期信号に基づいて生成された第２同期信号の大きさを所定のタイミングで検出した検出値と、第１電力変換装置のキャリア信号と第２電力変換装置のキャリア信号との位相を揃えるための予め定められたオフセット値とが略一致するようにキャリア周波数指令を補正するように構成されている。
【０００９】
この発明の一の局面による電力変換システムでは、上記のように、第２制御部は、第２同期信号の検出値と、第１電力変換装置のキャリア信号と第２電力変換装置のキャリア信号との位相を揃えるための予め定められたオフセット値とが略一致するようにキャリア周波数指令を補正する。これにより、第２電力変換装置のキャリア信号の位相が、第１電力変換装置のキャリア信号の位相に略一致するように（同期するように）キャリア周波数指令が補正されるので、第１電力変換装置のキャリア信号と第２電力変換装置のキャリア信号との位相がずれることに起因する横流の発生を抑制することができる。また、複数の電力変換装置のうちの任意の１台をマスタとしての第１電力変換装置とし、第１電力変換装置以外の第２電力変換装置をスレーブとしているので、複数の電力変換装置とは別個に複数の電力変換装置を統括する制御部（装置）を設ける必要がない。これにより、電力変換システムの構成が複雑になるのを抑制しながら、横流の発生を抑制することができる。
【００１０】
また、横流の発生を抑制することができるので、横流に起因する磁歪音の発生を抑制することができる。また、横流の発生に起因して発熱する機器（リアクトルなど）を、発熱に耐え得るように大型化する必要が無いので、電力変換システムが大型化するのを抑制することができる。
【００１１】
また、本発明では、上記のように、キャリア周波数指令を補正することにより、第１電力変換装置のキャリア信号と第２電力変換装置のキャリア信号とを同期させている。ここで、第１電力変換装置のキャリア信号に同期するように第２電力変換装置のキャリア信号の立ち上がりのタイミングをステップ的にずらした場合（タイムシフトさせた場合）では、シフト量が大きいとキャリア信号と変調波とに基づく変調信号（ＰＷＭ信号）に急変が生じ、出力電圧に大きな変動が生じる。そこで、本発明のように、キャリア周波数指令を連続的に補正することにより第１電力変換装置のキャリア信号と第２電力変換装置のキャリア信号とを同期させることによって、キャリア周波数指令が補正された後でもキャリア信号がステップ的に変化することはない（キャリア信号の連続性が保持される）。これにより、第１電力変換装置のキャリア信号と第２電力変換装置のキャリア信号とを同期させる際、出力電圧の急変を抑制することができる。
【００１２】
上記一の局面による電力変換システムにおいて、好ましくは、第２制御部は、第２同期信号の検出値とオフセット値との差を略ゼロにする補正量を出力する調節部を含み、補正量が、第２制御部から出力されるキャリア周波数指令に加算されることにより、第１制御部のキャリア信号と第２制御部のキャリア信号とが同期するように構成されている。このように構成すれば、調節部から出力される補正量によって、容易に、第１制御部のキャリア信号と第２制御部のキャリア信号とを同期させることができる。
【００１３】
上記一の局面による電力変換システムにおいて、好ましくは、第１制御部は、キャリア信号の山または谷に対応する第１の割り込みタイミングにおいて第１同期信号をオンまたはオフさせ、キャリア信号の山または谷に対応する第２の割り込みタイミングにおいて第１同期信号をオフまたはオンさせ、第２制御部は、第１の割り込みタイミングと第２の割り込みタイミングとの間の、キャリア信号の山または谷に対応する第３の割り込みタイミングで、第２同期信号を検出するように構成されている。ここで、第１同期信号をオンまたはオフさせる第２の割り込みタイミングと、第２同期信号を検出する第３の割り込みタイミングとが近接（一致）している場合、第１同期信号に基づいて生成された第２同期信号の値が急減に変化する時点近傍（第１同期信号のＨレベルとＬレベルとが切り替わる時点近傍）において、第２同期信号の検出値とオフセット値とを略一致させることになる。この場合、第２同期信号の検出値が急激に変化するので、第２同期信号の検出値とオフセット値とを略一致させることが比較的困難である。そこで、第１の割り込みタイミングと第２の割り込みタイミングとの間のキャリア信号の山または谷に対応する第３の割り込みタイミングにおいて第２同期信号を検出するように構成することによって、第２同期信号の値の変化が比較的小さい期間（第１同期信号がＨレベルまたはＬレベルである第１同期信号の検出値が安定している期間）において、容易に、第２同期信号の検出値とオフセット値とを略一致させることができる。
【００１４】
上記一の局面による電力変換システムにおいて、好ましくは、キャリア信号は、複数の三角波を含み、第１同期信号の１周期の長さは、４つ分の三角波の周期の長さに対応しており、第１の割り込みタイミングは１つ目の三角波の山に対応し、第２の割り込みタイミングは、３つ目の三角波の山に対応し、第３の割り込みタイミングは、２つめの三角波の山に対応する。ここで、第１同期信号の１周期の長さが、たとえば６つ分以上の三角波の周期の長さに対応している場合、キャリア周波数指令を補正するタイミングが遅くなってしまう場合がある。また、第１同期信号の１周期の長さが、２つ分の三角波の周期の長さに対応している場合、第１同期信号の１周期の間に三角波の山（または谷）が２つしかないので、第１の割り込みタイミング（または第２の割り込みタイミング）と第３の割り込みタイミングとが一致してしまう。この場合、第２同期信号の値が急減に変化する時点近傍において、第２同期信号の検出値とオフセット値とを略一致させることになる。そこで、本発明では、第１同期信号の１周期の長さを、４つ分の三角波の周期の長さに対応させることによって、キャリア周波数指令を補正するタイミングが遅くなるのを抑制しながら、第２同期信号の検出値とオフセット値とを容易に略一致させることができる。
【００１５】
上記一の局面による電力変換システムにおいて、好ましくは、第２制御部は、抵抗およびコンデンサを含む１次遅れ回路を含み、１次遅れ回路は、第１制御部から出力された第１同期信号を、アナログ信号である第２同期信号に変換するように構成されており、第２制御部は、所定のタイミングでアナログ信号である第２同期信号をデジタル信号に変換して、デジタル信号に変換した値を検出値とする。このように構成すれば、比較的簡単な構成（抵抗およびコンデンサ）によって、第１同期信号をアナログ信号である第２同期信号に変換することができる。
【００１６】
上記一の局面による電力変換システムにおいて、好ましくは、第２制御部は、アップ・ダウンカウンタを含み、アップ・ダウンカウンタは、第１制御部から出力された第１同期信号を、デジタル信号である第２同期信号に変換するように構成されており、第２制御部は、所定のタイミングでアップ・ダウンカウンタのカウント値を第２同期信号の検出値とする。このように構成すれば、アップ・ダウンカウンタにより第２同期信号がデジタル信号に変換されるので、第２同期信号の検出値とオフセット値とを精度よく一致させることができる。
【００１７】
上記一の局面による電力変換システムにおいて、好ましくは、第２制御部は、第２同期信号の検出値とオフセット値との差の絶対値が所定の大きさ以上である状態が所定の時間以上継続された場合に、異常処理を行うように構成されている。このように構成すれば、電力変換システムが異常の状態で運転が継続されることに起因して悪影響が出るのを抑制することができる。
【００１８】
この場合、好ましくは、第２制御部は、第２同期信号の検出値とオフセット値との差の絶対値が所定の大きさ以上である状態が所定の時間以上継続された場合に、異常処理として、同期異常信号を出力するとともに、自身が出力した同期異常信号に基づいて、第２電力変換装置を停止させ、第１制御部は、第２制御部から出力された同期異常信号に基づいて、第１電力変換装置を停止させるように構成されている。このように構成すれば、同期異常信号に基づいて、第１電力変換装置および第２電力変換装置を停止することによって、異常状態で第１電力変換装置および第２電力変換装置が駆動され続けることを防止することができる。
【００１９】
上記異常処理を行うように構成されている電力変換システムにおいて、好ましくは、電力変換のシステムに異常が発生したことを報知する報知部をさらに備え、第２制御部は、第２同期信号の検出値とオフセット値との差の絶対値が所定の大きさ以上である状態が所定の時間以上継続された場合に、異常処理として、電力変換のシステムに異常が発生したことを報知部に報知させるための処理を行うように構成されている。このように構成すれば、報知部による報知によって、ユーザが、第２同期信号の検出値とオフセット値との差の絶対値が所定の大きさ以上である状態が所定の時間以上継続されていることを容易に検知することができる。
【００２０】
この場合、好ましくは、第２制御部は、第２同期信号の検出値とオフセット値との差の絶対値が所定の大きさ以上である状態が所定の時間以上継続された場合に、異常処理として、同期異常信号を出力するように構成されており、報知部は、第２制御部から同期異常信号が入力された場合に異常が発生したことを報知するように構成されている。このように構成すれば、報知部は、同期異常信号に基づいて、電力変換のシステムが異常であることを容易に報知することができる。
【発明の効果】
【００２１】
本発明によれば、上記のように、構成が複雑になるのを抑制しながら、横流の発生を抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態による電力変換システムの構成を示すブロック図である。
【図２】第１および第３実施形態によるＰＷＭコンバータ部の構成を示すブロック図である。
【図３】第１実施形態によるマスタ側の制御部の構成を示すブロック図である。
【図４】第１実施形態によるスレーブ側の制御部の構成を示すブロック図である。
【図５】第１実施形態による同期信号およびオフセット値を説明するための図（１）である。
【図６】第１実施形態による同期信号およびオフセット値を説明するための図（２）である。
【図７】第１および第３実施形態によるマスタ側からスレーブ側への第１同期信号の伝送を説明するための図である。
【図８】第１実施形態によるスレーブ側のキャリア周波数指令の補正を説明するための図である。
【図９】第２実施形態によるマスタ側からスレーブ側への第１同期信号の伝送を説明するための図である。
【図１０】第２実施形態による同期信号およびオフセット値を説明するための図である。
【図１１】第３実施形態による電力変換システムの構成を示すブロック図である。
【図１２】図１２（ａ）は、第３実施形態による同期信号およびオフセット値を説明するための図である。図１２（ｂ）は、同期異常信号が出力される場合の同期信号およびオフセット値を説明するための図である。
【図１３】第３実施形態によるマスタ側の制御部の構成を示すブロック図である。
【図１４】第３実施形態によるスレーブ側の制御部の構成を示すブロック図である。
【図１５】第３実施形態によるスレーブ側の同期異常信号の出力を説明するための図である。
【図１６】第１〜第３実施形態の変形例によるスレーブ側の制御部の構成を示すブロック図である。
【図１７】第３実施形態の変形例による同期信号およびオフセット値を説明するための図である。
【発明を実施するための形態】
【００２３】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００２４】
［第１実施形態］
図１〜図８を参照して、第１実施形態による電力変換システム１００の構成について説明する。
【００２５】
図１に示すように、電力変換システム１００では、複数（第１実施形態では２台）の電力変換装置１０が互いに並列に接続されている。電力変換装置１０は、ＰＷＭコンバータ装置として機能する。具体的には、電力変換システム１００は、２台の電力変換装置１０のうちの任意の１台であるマスタとしての電力変換装置２０と、電力変換装置２０以外の、スレーブとしての電力変換装置３０とを備えている。なお、電力変換装置２０の構成と、電力変換装置３０の構成とは同様である。また、電力変換装置２０は、特許請求の範囲の「第１電力変換装置」の一例である。また、電力変換装置３０は、特許請求の範囲の「第２電力変換装置」の一例である。
【００２６】
電力変換装置２０には、交流電源１から３相の交流電力が入力される。また、電力変換装置２０の入力側には、ＡＣフィルタ回路２１が設けられている。ＡＣフィルタ回路２１は、３つのＡＣリアクトル２１ａと、３つのコンデンサ２１ｂとを含む。
【００２７】
また、電力変換装置２０には、ＰＷＭコンバータ部２２が設けられている。ＰＷＭコンバータ部２２には、３相の交流電源１からＡＣフィルタ回路２１を介して交流電力が入力される。具体的には、図２に示すように、ＰＷＭコンバータ部２２は、６つのスイッチング素子２３（３つの上アームのスイッチング素子２３ａ、３つの下アームのスイッチング素子２３ｂ）を含む。なお、図２では、コンデンサ２１ｂおよびコンデンサ３１ｂは省略されている。
【００２８】
図１に示すように、電力変換装置２０には、ＤＣリアクトル２４が設けられている。ＤＣリアクトル２４には、ＰＷＭコンバータ部２２からの直流電力が入力される。また、ＤＣリアクトル２４の直流出力側には、コンデンサ２５が設けられている。
【００２９】
電力変換装置２０には、制御部２６が設けられている。制御部２６は、ＰＷＭコンバータ部２２のスイッチング素子２３（図２参照）のオンオフを制御するように構成されている。なお、制御部２６は、特許請求の範囲の「第１制御部」の一例である。
【００３０】
（制御部の構成）
図３に示すように、制御部２６は、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）２６ａを備えている。ＣＰＵ２６ａには、発振器２６ｂから第１クロック信号が入力される。また、ＣＰＵ２６ａは、第２クロック信号と、キャリア周波数指令ｆｃ＊とを出力するように構成されている。なお、第２クロック信号は、発振器２６ｂからの第１クロック信号に基づいて生成される。
【００３１】
また、制御部２６は、キャリア信号発生回路２６ｃを備えている。キャリア信号発生回路２６ｃは、アップ・ダウン回路からなる。また、キャリア信号発生回路２６ｃは、ＣＰＵ２６ａから送信される第２クロック信号とキャリア周波数指令ｆｃ＊とに基づいて、キャリア信号ｆｃを生成するように構成されている。
【００３２】
また、制御部２６は、比較回路２６ｄを備えている。比較回路２６ｄには、キャリア信号発生回路２６ｃからのキャリア信号ｆｃが入力される。また、比較回路２６ｄには、変調信号λＵ、λＶおよびλＷが入力される。そして、比較回路２６ｄは、キャリア信号ｆｃと、変調信号λＵとに基づいて、ＰＷＭコンバータ部２２に含まれるスイッチング素子２３（図２参照）のＵ相上アームゲート信号ＧＵ１およびＵ相下アームゲート信号ＧＵ２を生成する。また、比較回路２６ｄは、キャリア信号ｆｃと、変調信号λＶとに基づいて、Ｖ相上アームゲート信号ＧＶ１およびＶ相下アームゲート信号ＧＶ２を生成する。また、比較回路２６ｄは、キャリア信号ｆｃと、変調信号λＷとに基づいて、Ｗ相上アームゲート信号ＧＷ１およびＷ相下アームゲート信号ＧＷ２を生成する。
【００３３】
図１に示すように、スレーブとしての電力変換装置３０も、マスタとしての電力変換装置２０と同様に、ＡＣフィルタ回路３１（ＡＣリアクトル３１ａ、コンデンサ３１ｂ）、ＰＷＭコンバータ部３２、ＤＣリアクトル３４、および、制御部３６とを備えている。なお、制御部２６と、制御部３６とは、配線２７により接続されている。なお、制御部３６は、特許請求の範囲の「第２制御部」の一例である。
【００３４】
図４に示すように、制御部３６は、制御部２６と同様に、ＣＰＵ３６ａ、発振器３６ｂ、キャリア信号発生回路３６ｃ、および、比較回路３６ｄを備えている。また、図２に示すように、電力変換装置３０のＰＷＭコンバータ部３２は、複数のスイッチング素子３３（上アームのスイッチング素子３３ａ、下アームのスイッチング素子３３ｂ）を含む。
【００３５】
なお、制御部２６の発振器２６ｂの周波数と、制御部３６の発振器３６ｂの周波数とが異なる（ずれている）場合がある。この場合、制御部２６のキャリア周波数指令ｆｃ＊と、制御部３６のキャリア周波数指令ｆｃ＊とが同一であっても、制御部２６のキャリア信号ｆｃと制御部３６のキャリア信号ｆｃとは同期しない。
【００３６】
また、図２に示すように、電力変換装置２０のスイッチング素子２３と、電力変換装置３０のスイッチング素子３３とは、ＡＣリアクトル２１ａおよびＡＣリアクトル３１ａを介して電気的に導通可能になっている。このため、電力変換装置２０のキャリア信号ｆｃと、電力変換装置３０のキャリア信号ｆｃとが同期していない場合、たとえば、電力変換装置２０の上アームのスイッチング素子２３ａと、電力変換装置３０の下アームのスイッチング素子３３ｂとが同時オンするタイミング生じて横流（図２の点線の矢印参照）が発生する。この時、ＡＣリアクトル２１ａとＡＣリアクトル３１ａとに横流が流れたことにより、磁歪音が発生する。また、横流が発生した場合、ＡＣリアクトル２１ａ（ＡＣリアクトル３１ａ）と、ＤＣリアクトル２４（ＤＣリアクトル３４）とが発熱するため、ＡＣリアクトル２１ａ（ＡＣリアクトル３１ａ）と、ＤＣリアクトル２４（ＤＣリアクトル３４）とを発熱に耐え得るように大型化する必要がある。したがって、電力変換装置２０のキャリア信号ｆｃと、電力変換装置３０のキャリア信号ｆｃとを同期させて横流を抑制する必要がある。
【００３７】
（キャリア信号、同期信号）
次に図５および図６を参照して、キャリア信号ｆｃ、第１同期信号、および、第２同期信号について説明する。
【００３８】
図５および図６に示すように、マスタ側の制御部２６およびスレーブ側の制御部３６から出力されるキャリア信号ｆｃは、三角波状である。また、制御部２６および制御部３６は、キャリア信号ｆｃに同期した制御を行うための割り込み信号（キャリア割り込み信号）を有している。なお、割り込み信号は、三角波の山で発生するように構成されている。
【００３９】
そして、制御部２６は、電力変換装置２０のキャリア信号ｆｃに同期した第１同期信号を、配線２７（図１参照）を介して、制御部３６に出力する。具体的には、第１実施形態では、制御部２６は、キャリア信号ｆｃの山に対応する割り込みタイミング１において第１同期信号をオフさせ、キャリア信号ｆｃの山に対応する割り込みタイミング３において第１同期信号をオンさせる。これにより、ＨレベルまたはＬレベル（２値）の第１同期信号が制御部３６に出力される。なお、割り込みタイミング１および３は、それぞれ、特許請求の範囲の「第１の割り込みタイミング」および「第２の割り込みタイミング」の一例である。
【００４０】
そして、制御部３６は、制御部２６から出力された第１同期信号に基づいて、第２同期信号を生成する。その後、制御部３６は、生成された第２同期信号を制御部３６の割り込みタイミング２でアナログ・デジタル変換する。具体的には、第１実施形態では、制御部３６は、割り込みタイミング１と割り込みタイミング３との間の、キャリア信号ｆｃの山に対応する割り込みタイミング２で、第２同期信号をアナログ・デジタル変換するように構成されている。すなわち、制御部３６は、割り込みタイミング２でアナログ信号をデジタル信号に変換して、デジタル信号に変換した値を第２同期信号の検出値とする。なお、割り込みタイミング２は、特許請求の範囲の「所定のタイミング」および「第３の割り込みタイミング」の一例である。
【００４１】
詳細には、第１実施形態では、第１同期信号の１周期の長さは、４つ分の三角波の周期の長さに対応している。具体的には、第１同期信号は、１つ目の三角波の山において、オン（Ｈレベル）からオフ（Ｌレベル）になる。また、３つ目の三角波の山において、オフ（Ｌレベル）からオン（Ｈレベル）になる。そして、割り込みタイミング１は、１つ目の三角波の山（０度）に対応し、割り込みタイミング３は、３つ目の三角波の山（１８０度）に対応し、割り込みタイミング２は、２つめの三角波の山（９０度）に対応する。そして、制御部３６は、割り込みタイミング１と割り込みタイミング３との間の、２つめの三角波の山に対応する割り込みタイミング２で、第２同期信号をアナログ・デジタル変換するように構成されている。
【００４２】
（同期信号の伝送）
次に、図７を参照して、マスタ側の制御部２６からスレーブ側の制御部３６への同期信号の伝送について説明する。
【００４３】
図７に示すように、マスタ側の制御部２６には、トランジスタ２６ｅおよび抵抗器２６ｆが設けられている。そして、ＣＰＵ２６ａは、割り込みタイミング１においてトランジスタ２６ｅをオンさせるとともに、割り込みタイミング３においてトランジスタ２６ｅをオフさせる。そして、トランジスタ２６ｅのオンオフによって発生したオンオフ信号（第１同期信号）が、抵抗器２６ｆの両端の電圧として、スレーブ側の制御部３６に出力される。
【００４４】
スレーブ側の制御部３６には、絶縁アンプ３６ｅ、フィルタ回路３６ｆ、および、アナログ・デジタル変換部（ＡＤ変換部）３６ｇが設けられている。絶縁アンプ３６ｅは、制御部２６から出力される第１同期信号を絶縁するように構成されている。そして、制御部２６から出力される第１同期信号が、絶縁アンプ３６ｅを介して、フィルタ回路３６ｆに入力される。なお、フィルタ回路３６ｆは、特許請求の範囲の「１次遅れ回路」の一例である。
【００４５】
ここで、第１実施形態では、フィルタ回路３６ｆは、抵抗３６１およびコンデンサ３６２を含む。そして、フィルタ回路３６ｆは、制御部２６から出力された第１同期信号を、アナログ信号である第２同期信号に変換するように構成されている。具体的には、図５および図６に示すように、第２同期信号は、割り込みタイミング１から割り込みタイミング３に向かって、急激に大きくなった後、大きくなる速度（変化率）が徐々に小さくなる。また、第２同期信号は、割り込みタイミング３から割り込みタイミング１（２回目の割り込みタイミング１）に向かって、急激に小さくなった後、小さくなる速度（変化率）が徐々に小さくなる。すなわち、第２同期信号の大きさは、１次遅れに対応する。なお、割り込みタイミング１では、第２同期信号の大きさはゼロにはならずに所定の値を有している。
【００４６】
そして、割り込みタイミング２（９０度の位相）において、アナログ信号である第２同期信号が、ＡＤ変換部３６ｇによって、アナログ・デジタル変換される。その後、デジタルに変換された信号（検出値）が、ＣＰＵ３６ａに入力される。
【００４７】
（キャリア周波数指令の補正）
次に、図８を参照して、キャリア周波数指令ｆｃ＊の補正について説明する。
【００４８】
ここで、第１実施形態では、制御部３６は、アナログ・デジタル変換された第２同期信号の検出値（Ａ／Ｄ変換値）と、予め定められたオフセット値とが略一致するようにキャリア周波数指令ｆｃ＊を補正するように構成されている。なお、オフセット値は、電力変換装置２０のキャリア信号ｆｃと電力変換装置３０のキャリア信号ｆｃとの位相を一致させるために予め定められた値である。具体的には、マスタ側の電力変換装置２０の割り込みタイミング２における第２同期信号の値（理想的な値）であり、使用者によって予め電力変換システム１００に入力される。また、オフセット値は、たとえば、抵抗３６１（図７参照）の抵抗値およびコンデンサ３６２の容量から求められる時定数に基づいて算出することが可能である。
【００４９】
また、第１実施形態では、制御部３６は、ＰＩ調節部３６ｈを含む。ＰＩ調節部３６ｈは、アナログ・デジタル変換された第２同期信号の検出値とオフセット値との差を略ゼロ（目標値）にする補正キャリア周波数指令Δｆｃを出力するように構成されている。具体的には、アナログ・デジタル変換された第２同期信号とオフセット値とが減算される。そして、目標値（ゼロ）と、アナログ・デジタル変換された第２同期信号とオフセット値との減算後の値とがさらに減算される。そして、この減算後の値（偏差信号）が、ＰＩ調節部３６ｈに入力される。そして、ＰＩ調節部３６ｈは、偏差信号と偏差信号の積分との２つの要素によって、フィードバック制御（ＰＩ制御）を行う。なお、ＰＩ調節部３６ｈは、特許請求の範囲の「調節部」の一例である。また、補正キャリア周波数指令Δｆｃは、特許請求の範囲の「補正量」の一例である。
【００５０】
そして、ＰＩ調節部３６ｈは、スレーブ側の電力変換装置３０のキャリア周波数指令ｆｃ＊を、マスタ側の電力変換装置２０のキャリア周波数指令ｆｃ＊に一致させる補正キャリア周波数指令Δｆｃを出力する。そして、この補正キャリア周波数指令Δｆｃが、スレーブ側の電力変換装置３０のキャリア周波数指令ｆｃ＊に加算され、キャリア周波数指令ｆｃ＊＊が生成される。
【００５１】
そして、図４に示すように、キャリア周波数指令ｆｃ＊＊は、キャリア信号発生回路３６ｃに入力（指令）されることにより、マスタ側の電力変換装置２０のキャリア信号ｆｃの位相と、スレーブ側の電力変換装置３０のキャリア信号ｆｃの位相とがずれた場合、キャリア周波数指令ｆｃ＊＊が速くされる、または、遅くされる。これにより、マスタ側の電力変換装置２０のキャリア信号ｆｃの位相と、スレーブ側の電力変換装置３０のキャリア信号ｆｃの位相とを一致（同期）させることが可能になる。すなわち、マスタ側の電力変換装置２０とスレーブ側の電力変換装置３０との、ＰＬＬ（ｐｈａｓｅ  ｌｏｃｋｅｄ  ｌｏｏｐ）動作が可能になる。
【００５２】
たとえば、図５に示すように、アナログ・デジタル変換された第２同期信号がオフセット値よりも小さい場合（マイナスの誤差）、キャリア周波数指令ｆｃ＊＊が遅くされる。また、図６に示すように、アナログ・デジタル変換された第２同期信号がオフセット値よりも大きい場合（プラスの誤差）、キャリア周波数指令ｆｃ＊＊が速くされる。
【００５３】
なお、図３に示すマスタ側の制御部２６と、図４に示すスレーブ側の制御部３６とでは、キャリア周波数指令ｆｃ＊に補正キャリア周波数指令Δｆｃが加算される点が異なる一方、この点はソフトウェア上で処理されており、電力変換装置２０（制御部２６）のハードウェアの構成と電力変換装置３０（制御部３６）のハードウェアの構成とは、第１同期信号の入出回路を除いて同様である。
【００５４】
（第１実施形態の効果）
第１実施形態では、以下のような効果を得ることができる。
【００５５】
第１実施形態では、上記のように、制御部３６は、アナログ・デジタル変換された第２同期信号の検出値と、電力変換装置２０のキャリア信号ｆｃと電力変換装置３０のキャリア信号ｆｃとの位相を揃えるための予め定められたオフセット値とが略一致するようにキャリア周波数指令ｆｃ＊を補正する。これにより、電力変換装置３０のキャリア信号ｆｃの位相が、電力変換装置２０のキャリア信号ｆｃの位相に略一致するように（同期するように）キャリア周波数指令ｆｃ＊が補正されるので、電力変換装置２０のキャリア信号ｆｃと電力変換装置３０のキャリア信号ｆｃとの位相がずれることに起因する横流の発生を抑制することができる。また、複数の電力変換装置１０のうちの任意の１台をマスタとしての電力変換装置２０とし、電力変換装置２０以外の電力変換装置３０をスレーブとしているので、複数の電力変換装置１０とは別個に複数の電力変換装置１０を統括する制御部（装置）を設ける必要がない。これにより、電力変換システム１００の構成が複雑になるのを抑制しながら、横流の発生を抑制することができる。
【００５６】
また、横流の発生を抑制することができるので、横流に起因する磁歪音の発生を抑制することができる。また、横流の発生に起因して発熱する機器（ＡＣリアクトル２１ａおよび３１ａなど）を、発熱に耐え得るように大型化する必要が無いので、電力変換システム１００が大型化するのを抑制することができる。
【００５７】
また、第１実施形態では、上記のように、キャリア周波数指令ｆｃ＊を補正することにより、電力変換装置２０のキャリア信号ｆｃと電力変換装置３０のキャリア信号ｆｃとを同期させている。ここで、電力変換装置２０のキャリア信号ｆｃに同期するように電力変換装置３０のキャリア信号ｆｃの立ち上がりのタイミングをステップ的にずらした場合（タイムシフトさせた場合）では、シフト量が大きいとキャリア信号ｆｃと変調波とに基づく変調信号（ＰＷＭ信号）に急変が生じ、出力電圧に大きな変動が生じる。そこで、第１実施形態のように、キャリア周波数指令ｆｃ＊を連続的に補正することにより電力変換装置２０のキャリア信号ｆｃと電力変換装置３０のキャリア信号ｆｃとを同期させることによって、キャリア周波数指令ｆｃ＊が補正された後でもキャリア信号ｆｃがステップ的に変化することはない（キャリア信号ｆｃの連続性が保持される）。これにより、電力変換装置２０のキャリア信号と電力変換装置３０のキャリア信号とを同期させる際、出力電圧の急変を抑制することができる。
【００５８】
また、第１実施形態では、上記のように、ＰＩ調節部３６ｈは、第２同期信号とオフセット値との差が略ゼロになる補正キャリア周波数指令Δｆｃを出力するように構成されており、補正キャリア周波数指令Δｆｃが、制御部３６から出力されるキャリア周波数指令ｆｃ＊に加算されることにより、制御部２６のキャリア信号ｆｃと制御部３６のキャリア信号ｆｃとが同期するように構成されている。これにより、ＰＩ調節部３６ｈから出力される補正キャリア周波数指令Δｆｃによって、容易に、制御部２６のキャリア信号ｆｃと制御部３６のキャリア信号ｆｃとを同期させることができる。
【００５９】
また、第１実施形態では、上記のように、制御部２６は、キャリア信号ｆｃの山に対応する割り込みタイミング１において第１同期信号をオフさせ、キャリア信号ｆｃの山に対応する割り込みタイミング３において第１同期信号をオンさせ、制御部３６は、割り込みタイミング１と割り込みタイミング３との間の、キャリア信号ｆｃの山に対応する割り込みタイミング２で、第２同期信号をアナログ・デジタル変換（検出）するように構成されている。ここで、第１同期信号をオンさせる割り込みタイミング３と、第２同期信号をアナログ・デジタル変換する割り込みタイミング２とが近接（一致）している場合、第１同期信号に基づいて生成された第２同期信号の値が急減に変化する時点近傍（第１同期信号のＨレベルとＬレベルとが切り替わる時点近傍）において、第２同期信号の検出値とオフセット値とを略一致させることになる。この場合、第２同期信号の検出値が急激に変化するので、第２同期信号の検出値とオフセット値とを略一致させることが比較的困難である。そこで、割り込みタイミング１と割り込みタイミング３との間のキャリア信号ｆｃの山に対応する割り込みタイミング２において第２同期信号をアナログ・デジタル変換するように構成することによって、第２同期信号の値の変化が比較的小さい期間（第１同期信号がＬレベルである第１同期信号の検出値が安定している期間）において、容易に、第２同期信号の検出値とオフセット値とを略一致させることができる。
【００６０】
また、第１実施形態では、上記のように、第１同期信号の１周期の長さは、４つ分の三角波の周期の長さに対応しており、割り込みタイミング１は１つ目の三角波の山に対応し、割り込みタイミング３は、３つ目の三角波の山に対応し、割り込みタイミング２は、２つめの三角波の山に対応する。ここで、第１同期信号の１周期の長さが、たとえば６つ分以上の三角波の周期の長さに対応している場合、キャリア周波数指令ｆｃ＊を補正するタイミングが遅くなってしまう。また、第１同期信号の１周期の長さが、２つ分の三角波の周期の長さに対応している場合、第１同期信号の１周期の間に三角波の山（または谷）が２つしかないので、割り込みタイミング１（または割り込みタイミング３）と割り込みタイミング２とが一致してしまう。この場合、第２同期信号の値が急減に変化する時点近傍において、第２同期信号の検出値とオフセット値とを略一致させることになる。そこで、第１実施形態では、第１同期信号の１周期の長さを、４つ分の三角波の周期の長さに対応させることによって、キャリア周波数指令ｆｃ＊を補正するタイミングが遅くなるのを抑制しながら、第２同期信号の検出値とオフセット値とを容易に略一致させることができる。
【００６１】
また、第１実施形態では、上記のように、フィルタ回路３６ｆは、制御部２６から出力された第１同期信号を、アナログ信号である第２同期信号に変換するように構成されている。これにより、比較的簡単な構成（抵抗３６１およびコンデンサ３６２）によって、第１同期信号をアナログ信号である第２同期信号に変換することができる。
【００６２】
［第２実施形態］
図９および図１０を参照して、第２実施形態による電力変換システム２００の構成について説明する。第２実施形態では、アップ・ダウンカウンタ１３７により、第１同期信号をデジタル信号に変換するように構成されている。
【００６３】
図９に示すように、電力変換システム２００では、スレーブ側の電力変換装置１３０の制御部１３６には、デジタルＩＣで形成されたアップ・ダウンカウンタ１３７が設けられている。アップ・ダウンカウンタ１３７は、制御部２６から出力された第１同期信号を、デジタル信号である第２同期信号に変換するように構成されている。具体的には、図１０に示すように、第２同期信号は、割り込みタイミング１から割り込みタイミング３に向かって、直線的に大きくなった後、割り込みタイミング３から割り込みタイミング１（２回目の割り込みタイミング１）に向かって、直線的に小さくなる。この第２実施形態では、アップ・ダウンカウンタ１３７によってカウントされた第２同期信号のカウント値を割り込みタイミング２で検出し、この検出した値を第２同期信号の検出値（カウント値）とする。なお、電力変換装置１３０は、特許請求の範囲の「第２電力変換装置」の一例である。また、制御部１３６は、特許請求の範囲の「第２制御部」の一例である。
【００６４】
なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。
【００６５】
（第２実施形態の効果）
第２実施形態では、以下のような効果を得ることができる。
【００６６】
第２実施形態では、上記のように、アップ・ダウンカウンタ１３７は、制御部２６から出力された第１同期信号を、デジタル信号である第２同期信号に変換するように構成されている。これにより、アップ・ダウンカウンタ１３７により第２同期信号がデジタル信号に変換されるので、第２同期信号の検出値（カウント値）とオフセット値とを精度よく一致させることができる。
【００６７】
［第３実施形態］
次に、図２、図７、図１１〜図１５を参照して、第３実施形態による電力変換システム３００の構成について説明する。第３実施形態では、電力変換システム３００は、マスタとしての電力変換装置２２０と、スレーブとしての電力変換装置２３０との同期異常が発生している場合に、異常処理を行うように構成されている。なお、上記第１実施形態と同様の構成は、第１実施形態と同じ符号を付して図示するとともに説明を省略する。
【００６８】
図１１に示すように、電力変換システム３００では、複数（第３実施形態では２台）の電力変換装置１１０が互いに並列に接続されている。電力変換装置１１０は、ＰＷＭコンバータ装置として機能する。具体的には、電力変換システム３００は、２台の電力変換装置１１０のうちの任意の１台であるマスタとしての電力変換装置２２０と、電力変換装置２２０以外の、スレーブとしての電力変換装置２３０とを備えている。なお、電力変換装置２２０の構成と、電力変換装置２３０の構成とは同様である。また、電力変換装置２２０は、特許請求の範囲の「第１電力変換装置」の一例である。また、電力変換装置２３０は、特許請求の範囲の「第２電力変換装置」の一例である。
【００６９】
また、図１２（ａ）に示すように、第１同期信号が何らかの異常によりオンしなくなった場合、第２同期信号は正常な値にならない場合がある。具体的には、たとえば、第２同期信号は、大きくなった後に小さくなるように変化せず、大きくなったまま固定される。なお、絶縁アンプ３６ｅ（図７参照）またはフィルタ回路３６ｆ（図７参照）等に異常がある場合にも、第２同期信号は正常な値にならない場合がある。
【００７０】
ここで、第３実施形態では、制御部２３６（図１１参照）は、第２同期信号の検出値（Ａ／Ｄ変換値）とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合（図１２（ｂ）参照）に、異常処理を行うように構成されている。具体的には、制御部２３６は、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が１周期（たとえば割り込みタイミング２から次の割り込みタイミング２までの時間）よりも十分大きい時間以上継続された場合に、異常処理を行うように構成されている。なお、値Ｄ１は、たとえば、オフセット値の３０％程度の値である。また、１周期よりも十分大きい時間とは、たとえば、１０周期程度の時間である。なお、制御部２３６および値Ｄ１は、それぞれ、特許請求の範囲の「第２制御部」および「所定の大きさ」の一例である。
【００７１】
（制御部の構成）
図１３に示すように、制御部２２６は、ＣＰＵ２２６ａを備えている。なお、制御部２２６は、特許請求の範囲の「第１制御部」の一例である。
【００７２】
また、図１４に示すように、制御部２３６は、ＣＰＵ２３６ａを備えている。また、ＣＰＵ２３６ａは、制御部２２６と制御部２３６との同期の異常を検出する同期異常検出部３６ｉを含む。
【００７３】
図１５に示すように、同期異常検出部３６ｉには、比較部３６ｊと、時素３６ｋと、絶対値演算部３６ｌが設けられている。絶対値演算部３６ｌには、第２同期信号の検出値とオフセット値との差の値が入力されている。そして、比較部３６ｊは、絶対値演算部３６ｌにより演算された第２同期信号の検出値とオフセット値との差の絶対値と、値Ｄ１とを比較するように構成されている。また、時素３６ｋには、比較部３６ｊからの出力信号が入力される。比較部３６ｊおよび時素３６ｋにより、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合に、同期異常検出部３６ｉから同期異常信号が出力される。同期異常が検出されたときの同期異常信号の論理値は１である。なお、時素とは、タイマーとして機能するものであり、本実施形態では、同期異常信号が入力されてから所定の時間後に接点がオンするように構成されている。
【００７４】
すなわち、制御部２３６は、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合（図１２（ｂ）参照）に、異常処理として、同期異常信号を出力するように構成されている。なお、制御部２３６からの同期異常信号は、配線２８（図１１参照）を介して、制御部２２６に入力される。
【００７５】
ここで、第３実施形態では、図１４に示すように、制御部２３６は、自身が出力した同期異常信号に基づいて、電力変換装置２３０（図１１参照）を停止させるように構成されている。具体的には、制御部２３６には、同期異常信号が入力される論理回路部３６ｌ（ＡＮＤ回路）が設けられている。同期異常信号が出力された場合、論理回路部３６ｌにより、ＰＷＭコンバータ部３２に含まれるスイッチング素子３３（図２参照）のＵ相上アームゲート信号ＧＵ１、Ｕ相下アームゲート信号ＧＵ２、Ｖ相上アームゲート信号ＧＶ１、Ｖ相下アームゲート信号ＧＶ２、Ｗ相上アームゲート信号ＧＷ１、および、Ｗ相下アームゲート信号ＧＷ２の論理値は０の状態になる。また、制御部２３６（同期異常検出部３６ｉ）から同期異常信号が出力された場合、上記複数のアームゲート信号以外の電力変換装置２３０の（図示しない）回路の駆動も停止される。これにより、電力変換装置２３０の全体が停止状態にされる。
【００７６】
また、図１３に示すように、制御部２２６は、制御部２３６から出力された同期異常信号に基づいて、電力変換装置２２０（図１１参照）を停止させるように構成されている。具体的には、制御部２２６には、同期異常信号が入力される論理回路部２６ｇ（ＡＮＤ回路）が設けられている。同期異常信号が論理回路部２６ｇに入力された場合、ＰＷＭコンバータ部２２に含まれるスイッチング素子２３（図２参照）のＵ相上アームゲート信号ＧＵ１、Ｕ相下アームゲート信号ＧＵ２、Ｖ相上アームゲート信号ＧＶ１、Ｖ相下アームゲート信号ＧＶ２、Ｗ相上アームゲート信号ＧＷ１、および、Ｗ相下アームゲート信号ＧＷ２の論理値は０の状態になる。また、制御部２３６から出力された同期異常信号が、制御部２２６（ＣＰＵ２２６ａ）に入力されたことに基づいて、上記複数のアームゲート信号以外の電力変換装置２２０の（図示しない）回路の駆動も停止される。これにより、電力変換装置２２０の全体が停止状態にされる。
【００７７】
また、図１１に示すように、電力変換システム３００は、電力変換のシステムに異常が発生したことを報知するアラーム部４０を備える。なお、アラーム部４０は、特許請求の範囲の「報知部」の一例である。
【００７８】
ここで、第３実施形態では、制御部２３６は、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合（図１２（ｂ）参照）に、異常処理として、電力変換のシステムに異常が発生したことをアラーム部４０に報知させるための処理を行うように構成されている。具体的には、制御部２３６（同期異常検出部３６ｉ、図１４参照）は、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合（図１２（ｂ）参照）に、異常処理として、配線２９を介して同期異常信号をアラーム部４０に出力する。
【００７９】
また、第３実施形態では、アラーム部４０は、制御部２３６から同期異常信号が入力された場合に、異常が発生したことを報知するように構成されている。具体的には、アラーム部４０は、制御部２３６から同期異常信号が入力された場合に、警報音を発生させるように構成されている。
【００８０】
なお、第３実施形態のその他の構成は、上記第１実施形態と同様である。
【００８１】
（第３実施形態の効果）
第３実施形態では、以下のような効果を得ることができる。
【００８２】
第３実施形態では、上記のように、制御部２３６が、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合に、異常処理を行うように、電力変換システム３００を構成する。これにより、電力変換システム３００が異常の状態で運転が継続されることに起因して悪影響が出るのを抑制することができる。
【００８３】
また、第３実施形態では、上記のように、制御部２３６は、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合に、異常処理として、同期異常信号を出力する。そして、制御部２３６が、自身が出力した同期異常信号に基づいて、電力変換装置２３０を停止させ、制御部２２６が、制御部２３６から出力された同期異常信号に基づいて、電力変換装置２２０を停止させるように、電力変換システム３００を構成する。これにより、同期異常信号に基づいて、電力変換装置２２０および電力変換装置２３０を停止することによって、異常状態で電力変換装置２２０および電力変換装置２３０が駆動され続けることを防止することができる。
【００８４】
また、第３実施形態では、上記のように、制御部２３６が、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合に、異常処理として、電力変換のシステムに異常が発生したことをアラーム部４０に報知させるための処理を行うように、電力変換システム３００を構成する。これにより、アラーム部４０による報知によって、ユーザが、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続されていることを容易に検知することができる。
【００８５】
また、第３実施形態では、上記のように、制御部２３６は、第２同期信号の検出値とオフセット値との差の絶対値が値Ｄ１以上である状態が所定の時間以上継続された場合に、異常処理として、同期異常信号を出力するように構成されている。そして、アラーム部４０が、制御部２３６から同期異常信号が入力された場合に異常が発生したことを報知するように、電力変換システム３００を構成する。これにより、アラーム部４０は、同期異常信号に基づいて、電力変換のシステムが異常であることを容易に報知することができる。
【００８６】
[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
【００８７】
たとえば、上記第１〜第３実施形態では、電力変換装置１０（電力変換装置１１０）がＰＷＭコンバータ装置として機能する例を示したが、本発明はこれに限られない。たとえば、インバータ装置として機能する電力変換装置に本発明を適用してもよい。
【００８８】
また、上記第１〜第３実施形態では、スレーブとしての電力変換装置３０（電力変換装置１３０、電力変換装置２３０）が１台である例を示したが、本発明はこれに限られない。たとえば、スレーブとしての電力変換装置３０（電力変換装置１３０、電力変換装置２３０）が２台以上設けられていてもよい。
【００８９】
また、上記第１〜第３実施形態では、割り込みタイミングがキャリア信号（三角波）の山である例を示したが、本発明はこれに限られない。たとえば、割り込みタイミングがキャリア信号（三角波）の谷であってもよい。また、割り込みタイミングがキャリア信号（三角波）の山と谷との両方であってもよい。
【００９０】
また、上記第１〜第３実施形態では、割り込みタイミング１〜４が、キャリア信号（三角波）の連続した山の各々に対応する例を示したが、本発明はこれに限られない。たとえば、割り込みタイミングは、連続した山ではなく、間引かれた（１つ飛ばし、２つ飛ばしなど）山または谷であってもよい。
【００９１】
また、上記第１〜第３実施形態では、スレーブ側の制御部３６（制御部２３６）の割り込みタイミングが、割り込みタイミング２（９０度の位相）である例を示したが、本発明はこれに限られない。たとえば、スレーブ側の制御部３６（制御部２３６）の割り込みタイミングが、割り込みタイミング４（２７０度の位相）であってもよい。
【００９２】
また、上記第１〜第３実施形態では、第１同期信号の１周期の長さが４つ分の三角波の周期の長さに対応している例を示したが、本発明はこれに限られない。たとえば、第１同期信号の１周期の長さは、２つ分の三角波の周期の長さ、または、６つ分以上の複数の三角波の周期の長さに対応していてもよい。
【００９３】
また、上記第１〜第３実施形態では、第１同期信号の１周期に、４回割り込みが行われる例を示したが、本発明はこれに限られない。たとえば、第１同期信号の１周期に、６回以上の割り込みを行ってもよい。
【００９４】
また、上記第１〜第３実施形態では、ＰＩ制御を行うＰＩ調節部３６ｈにより、補正キャリア周波数指令Δｆｃを出力する例を示したが、本発明はこれに限られない。たとえば、Ｐ制御またはＰＩＤ制御を行う調節部により、補正キャリア周波数指令Δｆｃを出力するようにしてもよい。
【００９５】
また、上記第１および第３実施形態では、第１同期信号が直接アナログ・デジタル変換される例を示したが、本発明はこれに限られない。たとえば、図１６に示す第１および第３実施形態の変形例による電力変換システム４００のスレーブとしての電力変換装置３３０（制御部３３６）のように、第１同期信号を、アナログ波形整形回路３３７により波形整形した後に、アナログ・デジタル変換するようにしてもよい。なお、アナログ波形整形回路３３７は、入力した波形の一部を切り取った後、残りの部分を出力する機能を有する。また、電力変換装置３３０は、特許請求の範囲の「第２電力変換装置」の一例である。また、制御部３３６は、特許請求の範囲の「第２制御部」の一例である。
【００９６】
また、上記第３実施形態では、一次遅れ回路（フィルタ回路３６ｆ）により、第１同期信号を第２同期信号に変換する例を示したが、本発明はこれに限られない。第３実施形態においても、第２実施形態と同様に、アップ・ダウンカウンタを用いて第１同期信号を第２同期信号に変換してもよい。
【００９７】
また、上記第３実施形態では、第１同期信号が何らかの異常によりオンしなくなり、第２同期信号が大きな値に固定される例を示したが、本発明はこれに限られない。たとえば、図１７に示すように、第１同期信号が何らかの異常によりオフしなくなり（図１７では割り込みタイミング３以降）、第２同期信号が小さな値に固定された場合において、異常処理が行われてもよい。
【００９８】
また、上記第３実施形態では、報知部（アラーム部４０）は、制御部２３６から同期異常信号が入力された場合に警報音を発生させる例を示したが、本発明はこれに限られない。たとえば、報知部は、制御部２３６から同期異常信号が入力された場合に、異常を警告する画面を表示するように構成されていてもよい。また、ランプを点灯させるように構成されていてもよい。
【００９９】
また、上記第３実施形態では、配線（２８）を介して、第２制御部（制御部２３６）から第１制御部（２２６）に同期異常信号を出力する例を示したが、本発明はこれに限られない。たとえば、無線通信により、第２制御部（制御部２３６）から第１制御部（２２６）に同期異常信号を出力してもよい。
【０１００】
また、上記第３実施形態では、第２同期信号の検出値とオフセット値との差の絶対値と、所定の大きさ（値Ｄ１）とを比較して、異常処理が行われる例を示したが、本発明はこれに限られない。たとえば、調節部（ＰＩ調節部３６ｈ）からの出力（補正キャリア周波数指令Δｆｃ）と、所定の値とを比較して、異常処理が行われてもよい。
【符号の説明】
【０１０１】
１０、１１０  電力変換装置
２０、２２０  電力変換装置（第１電力変換装置）
２６、２２６  制御部（第１制御部）
３０、１３０、２３０、３３０  電力変換装置（第２電力変換装置）
３６、１３６、２３６、３３６  制御部（第２制御部）
３６ｆ  フィルタ回路（１次遅れ回路）
３６ｈ  ＰＩ調節部（調節部）
４０  アラーム部（報知部）
１００、２００、３００、４００  電力変換システム
１３７  アップ・ダウンカウンタ
３６１  抵抗
３６２  コンデンサ
Ｄ１  値（所定の大きさ）
【図１】
2019024300.tif 000003
【図２】
2019024300.tif 000004
【図３】
2019024300.tif 000005
【図４】
2019024300.tif 000006
【図５】
2019024300.tif 000007
【図６】
2019024300.tif 000008
【図７】
2019024300.tif 000009
【図８】
2019024300.tif 000010
【図９】
2019024300.tif 000011
【図１０】
2019024300.tif 000012
【図１１】
2019024300.tif 000013
【図１２】
2019024300.tif 000014
【図１３】
2019024300.tif 000015
【図１４】
2019024300.tif 000016
【図１５】
2019024300.tif 000017
【図１６】
2019024300.tif 000018
【図１７】
2019024300.tif 000019