(57)【要約】      （修正有）【課題】一対のスイッチング素子の並列接続体を用いて電力変換装置を構成する場合におけるスイッチング損失を低減できる制御装置を提供する。【解決手段】電力変換システムのドライブＩＣに含まれる駆動信号生成部３１と接続された第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との並列接続体にて構成されたスイッチ部を有し、当該複数のスイッチ部のスイッチング動作により、直流電源とモータとの間で電力変換を行う電力変換装置に適用される制御装置である。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のオン時又はオフ時において、一方のスイッチング素子の駆動電圧がミラー電圧となる際に、他方のスイッチング素子のオン動作又はオフ動作が開始されるように、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のスイッチング動作に遅延時間を発生させる遅延時間発生手段５０を備える。【選択図】図５
2019024312.tif 000002
【特許請求の範囲】
【請求項１】
第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）との並列接続体にて構成されたスイッチ部であって、当該複数のスイッチ部のスイッチング動作により、直流電源（１２）とモータ（１０）との間で電力変換を行う電力変換装置（４０）に適用される制御装置であって、
一方のスイッチング素子の駆動電圧がミラー電圧となる際に、他方のスイッチング素子のオン動作又はオフ動作が開始されるとともに、前記他方のスイッチング素子がターンオン又はターンオフされるように、前記第１スイッチング素子及び前記第２スイッチング素子のスイッチング動作に遅延時間を発生させる遅延時間発生手段（５０）を備えることを特徴とする制御装置。
【請求項２】
前記遅延時間発生手段は、前記他方のスイッチング素子の駆動電圧がミラー電圧となる際に、前記一方のスイッチング素子のオン動作又はオフ動作が終了するように、前記第１スイッチング素子及び前記第２スイッチング素子のスイッチング動作に遅延時間を発生させる請求項１に記載の制御装置。
【請求項３】
前記遅延時間発生手段は、先にオン動作又はオフ動作が開始されるスイッチング素子と、後にオン動作又はオフ動作が開始されるスイッチング素子とを、前記第１スイッチング素子と前記第２スイッチング素子とで交互に切り換える請求項１又は２に記載の制御装置。
【請求項４】
前記第１スイッチング素子及び前記第２スイッチング素子の温度差を検出する温度差検出手段を備え、
前記遅延時間発生手段は、前記温度差検出手段で検出された温度差に応じて、前記第１スイッチング素子と前記第２スイッチング素子のスイッチング動作の遅延時間を可変設定する請求項１乃至３のいずれか１項に記載の制御装置。
【請求項５】
前記遅延時間発生手段は、前記温度差検出手段による温度差の検出値が所定の判定値以上の際に、温度の低い前記スイッチング素子の温度が上昇するように、前記第１スイッチング素子及び前記第２スイッチング素子のいずれを先にオン動作又はオフ動作させるかを決定する請求項４に記載の制御装置。
【請求項６】
前記遅延時間発生手段は、前記温度差検出手段による温度差が大きくなるほど遅延時間が大きくなるようにする請求項５に記載の制御装置。
【請求項７】
前記遅延時間発生手段は、前記第１スイッチング素子及び前記第２スイッチング素子のオン動作及びオフ動作の少なくとも一方において遅延時間を発生する請求項１乃至６のいずれか１項に記載の制御装置。
【請求項８】
第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）との並列接続体にて構成されたスイッチ部であって、当該複数のスイッチ部のスイッチング動作により、直流電源（１２）とモータ（１０）との間で電力変換を行う電力変換装置（４０）に適用される制御装置であって、
一方のスイッチング素子の駆動電圧がミラー電圧となる際に、他方のスイッチング素子のオン動作又はオフ動作が開始されるように、前記第１スイッチング素子及び前記第２スイッチング素子のスイッチング動作に遅延時間を発生させる遅延時間発生手段（５０）と、
前記第１スイッチング素子及び前記第２スイッチング素子の温度差を検出する温度差検出手段を備え、
前記遅延時間発生手段は、前記温度差検出手段による温度差の検出値が所定の判定値以上の際に、温度の低い前記スイッチング素子の温度が上昇するように、前記第１スイッチング素子及び前記第２スイッチング素子のいずれを先にオン動作又はオフ動作させるかを決定し、前記温度差検出手段で検出された温度差が大きくなるほど遅延時間が大きくなるようにすることを特徴とする制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子のスイッチング動作で電力変換を行う電力変換装置に適用される制御装置に関する。
【背景技術】
【０００２】
直流電圧と交流電圧との間で電力変換を行う電力変換装置は、電源線間の１相分を２つのスイッチング素子の直列接続体にて構成し、その直列接続されたスイッチング素子を交互に駆動することで電力変換を行っている。また特許文献１では、出力電流の最大値を大きくするように、電源線間の１相分を、２つのスイッチング素子の並列接続体を直列に接続して構成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１５０６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、スイッチング素子がスイッチング動作する際にはスイッチング損失が発生する。そのため、特許文献１の構成では、出力電流の最大値を大きくできる一方で、電力変換システム全体におけるスイッチング損失が増加してしまう。
【０００５】
本発明は、上記に鑑みてなされたものであり、一対のスイッチング素子の並列接続体を用いて電力変換装置を構成する場合におけるスイッチング損失を低減できる制御装置を提供することを主たる目的とするものである。
【課題を解決するための手段】
【０００６】
本発明は、第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）との並列接続体にて構成されたスイッチ部であって、当該複数のスイッチ部のスイッチング動作により、直流電源（１２）とモータ（１０）との間で電力変換を行う電力変換装置（４０）に適用される制御装置であって、前記第１スイッチング素子及び前記第２スイッチング素子のオン時又はオフ時において、一方のスイッチング素子の駆動電圧がミラー電圧となる際に、他方のスイッチング素子のオン動作又はオフ動作が開始されるように、前記第１スイッチング素子及び前記第２スイッチング素子のスイッチング動作に遅延時間を発生させる遅延時間発生手段（５０）を備えることを特徴とする。
【０００７】
本発明によれば、一方のスイッチング素子の駆動電圧がミラー電圧となる際に、他方のスイッチング素子のオン動作又はオフ動作が開始されるように、第１スイッチング素子と第２スイッチング素子とのスイッチング動作に遅延時間を発生させる場合、一方のスイッチング素子のミラー電圧での通電状態で、他方のスイッチング素子がスイッチング動作されることとなるため、他方のスイッチング素子のオン動作又はオフ動作に伴うスイッチング損失の発生を抑えることができる。そのため、第１スイッチング素子と第２スイッチング素子の並列接続体で構成された電力変換装置において、第１スイッチング素子及び第２スイッチング素子の両方でスイッチング損失が発生する場合と比べて、スイッチング損失を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】電力変換システムの概略構成図。
【図２】ドライブＩＣの説明図。
【図３】電流とスイッチング損失との関係を示す図。
【図４】スイッチング損失の説明図。
【図５】遅延回路の構成図。
【図６】遅延回路で発生する遅延時間の説明図。
【図７】本実施形態におけるスイッチング処理の説明図。
【図８】本実施形態のスイッチング処理の実行例を示す図。
【発明を実施するための形態】
【０００９】
以下、本発明にかかる電力変換システムの制御装置について図面を参照しつつ説明する。
【００１０】
図１，図２に示すように、電力変換システム１００は、直流電源１２、モータ１０、制御装置２０、ドライブＩＣ３０、インバータ４０を備えて構成されている。
【００１１】
直流電源１２は、高電圧電源であり、リチウムイオン電池、ニッケル水素電池などの充放電可能な二次電池、キャパシタなどが用いられる。
【００１２】
モータ１０は、３相同期型又は３相誘導型の回転機であり、図示を略す動力分割装置を介して駆動輪や車載主機としてのエンジンに連結されており、車載主機等として用いられる。インバータ４０はモータ１０に接続されるとともに、図示を略すコンバータを介して直流電源１２に接続される。
【００１３】
インバータ４０は、上アームの一対のスイッチング素子Ｑ１，Ｑ２の並列接続体と、下アームの一対のスイッチング素子Ｑ１，Ｑ２の並列接続体との直列接続体を３つ備えて構成されている。これらの直列接続体は、互いに並列接続されている。また、これらの直列接続体の接続点のそれぞれは、モータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。このように、インバータ４０を構成するスイッチング素子Ｑ１，Ｑ２を一対のスイッチング素子の並列接続体とすることで、車載主機として用いられるモータ１０の出力電流の最大値を大きくすることができる。
【００１４】
各スイッチング素子Ｑ１，Ｑ２は、例えば、電圧制御形の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられる。この場合、各スイッチング素子Ｑ１，Ｑ２には、フリーホイールダイオードＤが逆並列に接続される。これ以外にも、スイッチング素子Ｑ１，Ｑ２は、ＭＯＳ−ＦＥＴ、バイポーラトランジスタ等が使用されてもよい。また、各スイッチング素子Ｑ１，Ｑ２には、各スイッチング素子Ｑ１，Ｑ２の温度を検出する感温ダイオード（図示略）が設けられている。
【００１５】
制御装置２０は、低電圧バッテリ１６を電源とし、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなるマイクロコンピュータを主体として構成されている。制御装置２０は、モータ１０の制御量をその指令値に制御すべく、インバータ４０の各スイッチング素子Ｑ１，Ｑ２をオンオフを制御するパルス状の指令信号を生成する。詳しくは、制御装置２０は、モータ１０の制御量としてトルク指令値（以下、トルク指令値ＴＲと称する）を使用する。トルク指令値ＴＲは、車両の制御を統括する上位の制御装置（ＥＣＵ）（図示略）から入力される。制御装置２０は、このトルク指令値ＴＲからインバータ４０の各スイッチング素子Ｑ１，Ｑ２のオンオフを制御する指令信号を生成する。
【００１６】
図２に示すように、インバータ４０の各スイッチング素子Ｑ１，Ｑ２によりスイッチ部ＳＷが構成されており、スイッチ部ＳＷはドライブＩＣ３０に接続されている。ドライブＩＣ３０は、１チップ化された半導体集積回路や低電圧電源を備えて構成されており、制御装置２０から入力されたパルス状の指令信号から、各スイッチング素子Ｑ１，Ｑ２のゲートを駆動するゲート駆動信号を生成したり、スイッチング素子Ｑ１，Ｑ２の駆動状態を監視したりする。
【００１７】
なお図１に示すように、各ドライブＩＣ３０と制御装置２０との間の信号の伝送は、インターフェース１８を介して行われる。インターフェース１８は、直流電源１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとの間を電気的に絶縁することで、インバータ４０に供給される高い駆動電圧（例えば数１００Ｖ）から、制御装置２０を保護するためのものであり、例えば、光絶縁素子（フォトカプラ）などが使用される。
【００１８】
図２において、ドライブＩＣ３０は、駆動信号生成部３１、電圧検出部３２、電流検出部３３、温度検出部３４を備えている。
【００１９】
駆動信号生成部３１は、制御装置２０から入力されたパルス状の指令信号からスイッチング素子のオンオフを制御するゲート駆動信号を出力する。駆動信号生成部３１は、スイッチ部ＳＷをオン動作（ターンオン）する際には、各スイッチング素子Ｑ１，Ｑ２の駆動電圧（ゲート電圧Ｖｇ）を上昇させるようにゲート駆動信号を出力する。スイッチ部ＳＷをオフ動作（ターンオフ）する際には、各スイッチング素子Ｑ１，Ｑ２の駆動電圧を低下させるようにゲート駆動信号を出力する。
【００２０】
電圧検出部３２は、各スイッチング素子Ｑ１，Ｑ２の駆動電圧を検出する。例えば駆動電圧としてゲート電圧Ｖｇを検出する。これ以外にもエミッタ‐コレクタ間の電圧Ｖｃｅ、図示を略す電流センス用の回路で検出されるセンス電圧Ｖｓなどを駆動電圧として検出してもよい。電流検出部３３は、各スイッチング素子Ｑ１，Ｑ２のエミッタ‐コレクタ間を流れるコレクタ電流Ｉｃｅを検出する。温度検出部３４は、各スイッチング素子Ｑ１，Ｑ２の温度を検出する。
【００２１】
ところで、上アーム及び下アームのスイッチ部ＳＷにおいて、スイッチング素子Ｑ１，Ｑ２がスイッチング動作する際、すなわちターンオン、ターンオフする際にはスイッチング損失が発生する。特に本実施形態のように、上アーム及び下アームの各々がスイッチング素子Ｑ１，Ｑ２の並列接続体で構成されている場合において、一対のスイッチング素子Ｑ１，Ｑ２の各々が同時にターンオフ、ターンオンする場合には、スイッチング素子Ｑ１，Ｑ２ごとにスイッチング損失が発生するため、スイッチング損失が大きくなってしまう。
【００２２】
ここで、ターンオフの場合を例に挙げてスイッチング素子Ｑ１，Ｑ２の並列接続体で発生するスイッチング損失について詳しく説明する。図３はターンオフの際のコレクタ電流Ｉｃｅとスイッチング損失Ｓとの関係の説明図である。図４は一対のスイッチング素子Ｑ１，Ｑ２の並列接続体においてターンオフの際に発生するスイッチング損失Ｓの例である。
【００２３】
例えば、一対のスイッチング素子Ｑ１，Ｑ２の各々に電流Ｉａが流れている状態で、両スイッチング素子Ｑ１，Ｑ２が同時にターンオフされると、一対のスイッチング素子Ｑ１，Ｑ２の各々において、ターンオフ時の電流Ｉａに対応するスイッチング損失Ｓ１が発生するため、一対のスイッチング素子Ｑ１，Ｑ２のターンオフ動作によって発生するスイッチング損失Ｓ＝２×Ｓ１となる。
【００２４】
そこで、各スイッチング素子Ｑ１，Ｑ２のターンオフに遅延時間を設ける場合を想定する。例えば、スイッチング素子Ｑ１，Ｑ２の各々に電流Ｉａが流れている状態で、先にスイッチング素子Ｑ１をターンオフし、後にスイッチング素子Ｑ２をターンオフする。この場合、スイッチング素子Ｑ１は、スイッチング素子Ｑ２のオン状態（Ｖｃｅ≒０）でターンオフされるため、スイッチング損失Ｓの発生が抑えられる（例えば略ゼロに抑えることができる）。
【００２５】
一方、スイッチング素子Ｑ２においては、スイッチング素子Ｑ１のターンオフに伴い電流量が増加する。すなわちスイッチング素子Ｑ１のターンオフ後、スイッチング素子Ｑ２には、２倍の電流Ｉｂ（＝２×Ｉａ）が流れることとなる。
【００２６】
そのため、この状態でスイッチング素子Ｑ２がターンオフされると、ターンオフ時の電流Ｉｂに対応するスイッチング損失Ｓ２が発生する。しかし図４に示すように、スイッチング損失Ｓ２は、スイッチング素子Ｑ１，Ｑ２の両方を同時にターンオフした際に発生するスイッチング損失（２×Ｓ１）に比べて小さくなる。
【００２７】
従って、一対のスイッチング素子Ｑ１，Ｑ２のスイッチング動作に遅延時間を発生させた場合、一対のスイッチング素子Ｑ１，Ｑ２のスイッチング動作を同時に行う場合と比べて、スイッチング動作に伴って発生するスイッチング損失を抑えることができる。
【００２８】
そこで本実施形態では、各スイッチ部ＳＷの駆動信号生成部３１に、スイッチング素子Ｑ１，Ｑ２の並列接続体の各々におけるターンオン時及びターンオフ時に遅延時間を発生させる遅延回路５０を設ける。例えば図５に示すように、遅延回路５０を、コンパレータ５１，５２、基準波形生成部５３、閾値生成部５４を用いて構成する。詳しくは、コンパレータ５１はスイッチング素子Ｑ１に接続される。コンパレータ５２はスイッチング素子Ｑ２に接続される。基準波形生成部５３は、各スイッチング素子Ｑ１，Ｑ２の入力端子Ａに接続され、各入力端子Ａに基準波形として高周波の三角波等を出力する。閾値生成部５４は、コンパレータ５１の入力端子Ｂ及びコンパレータ５２の入力端子Ｂに接続され、コンパレータ５１の入力端子Ｂに基準電位として閾値Ｔｈ１を出力する。また閾値生成部５４は、コンパレータ５２の入力端子Ｂに基準電位として閾値Ｔｈ１とは異なる閾値Ｔｈ２を出力する。なお本実施形態では閾値Ｔｈ１＞Ｔｈ２であるとする。
【００２９】
このような遅延回路５０を設けた場合、図６に示すように、スイッチング素子Ｑ１，Ｑ２のターンオンと、ターンオフの際に遅延時間ΔＴを発生させることができる。なお図６の例では、ターンオンの際には、先にスイッチング素子Ｑ１がターンオンし、遅延時間ΔＴの経過後にスイッチング素子Ｑ２がターンオンする。一方、ターンオフの際には、先にスイッチング素子Ｑ１がターンオンし、遅延時間ΔＴの経過後にスイッチング素子Ｑ２がターンオフすることとなる。この場合、ターンオンおよびターンオンの両方において、スイッチング素子Ｑ２のスイッチング動作に伴うスイッチング損失Ｓの発生を抑えることができる。言い換えると、ターンオンおよびターンオフの両方において、スイッチング素子Ｑ１のスイッチング動作により発生するスイッチング損失のみに抑えることができる。以上により、出力電流の最大値を大きくしつつ、電力変換システム１００全体のスイッチング損失を低減できる。
【００３０】
また本実施形態では、並列接続されたスイッチング素子Ｑ１，Ｑ２のうち、先にスイッチング動作が行われるスイッチング素子の駆動電圧が一定のミラー電圧となるミラー期間において、後にスイッチング動作を行うスイッチング素子のスイッチング動作が行われるようにする。すなわち遅延回路５０において発生する遅延時間ΔＴがミラー期間の終わりよりも短くなるように、閾値Ｔｈ１，Ｔｈ２を設定する。この場合、スイッチング素子Ｑ１，Ｑ２の並列接続体におけるスイッチング動作の差を抑えつつ、一対のスイッチング素子Ｑ１，Ｑ２で発生するスイッチング損失を低減できる。
【００３１】
なお、並列接続されたスイッチング素子Ｑ１，Ｑ２のうち、スイッチング損失が発生する側のスイッチング素子（先にターンオンされるスイッチング素子、後にターンオフされるスイッチング素子）においては、スイッチング損失に伴う温度上昇が生じうる。そこで本実施形態においては、スイッチング素子Ｑ１，Ｑ２の並列接続体におけるターンオン又はターンオフの順番を交互に入れ替える。
【００３２】
例えば温度検出部３４による各スイッチング素子Ｑ１，Ｑ２の温度の検出結果に基づき、一対のスイッチング素子Ｑ１，Ｑ２の温度差が所定の判定値ΔＤ以上となる際に、スイッチング素子Ｑ１，Ｑ２のターンオン又はターンオフの順番を入れ替える。すなわち図５の遅延回路５０において、スイッチング素子Ｑ１及びスイッチング素子Ｑ２の各入力端子Ｂに出力する閾値Ｔｈ１，Ｔｈ２を入れ替える。このようにすると、スイッチング素子Ｑ１、Ｑ２間の温度差の発生を抑えつつ、スイッチング素子の並列接続体を電力変換装置に用いる場合におけるスイッチング損失を低減できる。
【００３３】
次に図７を用いて、本実施形態におけるスイッチング動作制御について説明する。なお図７の処理は制御装置２０が所定周期で繰り返し実施する。
【００３４】
まず、一対のスイッチング素子Ｑ１，Ｑ２が共にオン状態であるか否かを判定する（Ｓ１１）。本処理は、指令信号に基づき判定する。スイッチング素子Ｑ１，Ｑ２が共にオン状態の場合には、ターンオフ時期であるか否かを判定する（Ｓ１２）。本処理は指令信号に基づき判定する。ターンオフ時期の場合には、スイッチング素子Ｑ１，Ｑ２の温度差が所定の判定値ΔＤ未満であるか否かを判定する（Ｓ１３）。Ｓ１３で肯定判定した場合には、前回と同じ閾値を設定する（Ｓ１４）。例えばスイッチング素子Ｑ１に閾値Ｔｈ１を出力し、スイッチング素子Ｑ２に閾値Ｔｈ２を出力する。Ｓ１３で否定判定した場合には、閾値を切り替える（Ｓ１５）。例えばスイッチング素子Ｑ１に閾値Ｔｈ２を出力し、スイッチング素子Ｑ２に閾値Ｔｈ１を出力する。
【００３５】
Ｓ１１で否定判定した場合、すなわちスイッチング素子Ｑ１，Ｑ２がオフ状態の場合には、ターンオン時期であるか否かを判定する（Ｓ１６）。本処理は指令信号に基づき判定する。ターンオン時期の場合には、Ｓ１３に進み、スイッチング素子Ｑ１，Ｑ２の温度差が所定の判定値ΔＤ未満であるか否かを判定する。Ｓ１３で肯定判定した場合には、Ｓ１４で前回と同じ閾値を設定する。例えばスイッチング素子Ｑ１に閾値Ｔｈ１を出力し、スイッチング素子Ｑ２に閾値Ｔｈ２を出力する。Ｓ１３で否定判定した場合には、Ｓ１５に進み閾値を入れ替える。例えばスイッチング素子Ｑ１に閾値Ｔｈ２を出力し、スイッチング素子Ｑ２に閾値Ｔｈ１を出力入力する。
【００３６】
次に図８を用いて上記処理の実行例を説明する。なお以下の処理において、スイッチング素子Ｑ１，Ｑ２の温度差は所定値未満であり、スイッチング素子Ｑ１が閾値Ｔｈ１，スイッチング素子Ｑ２が閾値Ｔｈ２に設定されているとする。
【００３７】
図８（ａ）に示すように、スイッチング素子Ｑ１，Ｑ２のオフ状態において、ターンオン時期となると、時刻ｔ１でスイッチング素子Ｑ１が先にターンオンされる。そしてミラー期間の経過前であり、且つ遅延時間ΔＴの経過後の時刻ｔ２で、スイッチング素子Ｑ１の導通状態で、スイッチング素子Ｑ２がターンオンされる。この場合、スイッチング素子Ｑ２がターンオンする際のスイッチング損失の発生が抑えられる。
【００３８】
図８（ｂ）に示すように、スイッチング素子Ｑ１，Ｑ２のオン状態において、ターンオフ時期となると、時刻ｔ１１でスイッチング素子Ｑ２が先にターンオフされる。この際、スイッチング素子Ｑ１が導通状態であることで、スイッチング素子Ｑ２のターンオフに伴うスイッチング損失の発生が抑えられる。そしてミラー期間の経過前であり、且つ遅延時間ΔＴの経過後の時刻ｔ１２で、スイッチング素子Ｑ１がターンオフされる。
【００３９】
上記によれば以下の優れた効果を奏することができる。
【００４０】
・一方のスイッチング素子の駆動電圧がミラー電圧となる際に、他方のスイッチング素子のオン動作又はオフ動作が開始されるように、スイッチング素子Ｑ１とスイッチング素子Ｑ２とのスイッチング動作に遅延時間を発生させる場合、一方のスイッチング素子のミラー電圧での通電状態で、他方のスイッチング素子がスイッチング動作されることとなるため、他方のスイッチング素子のオン動作又はオフ動作に伴うスイッチング損失の発生を抑えることができる。そのため、スイッチング素子Ｑ１とスイッチング素子Ｑ２の並列接続体で構成された電力変換装置において、スイッチング素子Ｑ１及びスイッチング素子Ｑ２の両方でスイッチング損失が発生する場合と比べて、スイッチング損失を低減することができる。
【００４１】
・スイッチング素子Ｑ１とスイッチング素子Ｑ２に遅延時間を設ける場合、一方のスイッチング素子において、スイッチング損失の発生に伴う温度上昇が生じ、一対のスイッチング素子間で温度差が生じうる。そこで、先にオン動作又はオフ動作が開始されるスイッチング素子と、後にオン動作又はオフ動作が開始されるスイッチング素子とを交互に切り替えるようにしたため、一方のスイッチング素子のみでスイッチング損失が発生することに伴って、一対のスイッチング素子間に温度差が生じることを抑えることができる。
【００４２】
・スイッチング素子Ｑ１とスイッチング素子Ｑ２とに所定以上の温度差がある場合に、温度が低いスイッチング素子の温度が上昇するように、スイッチング素子Ｑ１及びスイッチング素子Ｑ２のいずれを先にオン動作又はオフ動作させるかを決定することとしたため、これにより発生される遅延時間によって、スイッチング素子Ｑ１とスイッチング素子Ｑ２との間の温度差を解消することができる。
【００４３】
本発明は上記に限定されず例えば以下のように実施することができる。なお以下の説明において上記の構成と同様の構成には同じ図番号を付して詳述は省略する。
【００４４】
・上記では、スイッチング素子Ｑ１，Ｑ２の並列接続体において、ターンオンする場合と、ターンオフする場合の両方に遅延時間ΔＴを設定する例を示したが、遅延時間ΔＴはターンオン及びターンオフの少なくとも一方に設定されるようにしてもよい。例えば基準波形生成部５３において基準波形として鋸波を出力することで、ターンオフ又はターンオン時の一方において、遅延時間が発生されるようにしてもよい。
【００４５】
・上記において、温度差の判定値ΔＤに応じて、スイッチング素子Ｑ１，Ｑ２の並列接続体における遅延時間ΔＴが可変設定されてもよい。すなわち温度差が大きくなるほど遅延時間ΔＴが大きくなるように、スイッチング素子Ｑ１，Ｑ２に入力する閾値を可変設定する。この場合、スイッチング素子Ｑ１，Ｑ２に温度差が発生した際、温度差の解消を促しつつ、スイッチング損失の低減を図ることができる。
【００４６】
・上記では、温度差の判定値ΔＤに応じて、スイッチング素子の並列接続体におけるターンオン、ターンオフの順番を交互に入れ替える例を説明したが、温度差の判定値ΔＤに関わらず、スイッチング素子の並列接続体におけるターンオン、ターンオフの順番を交互に入れ替えてもよい。例えば、スイッチング素子のターンオン、ターンオフをｎ回（ｎ≧１）実施する毎に、順番を入れ替えるようにしてもよい。
【００４７】
・上記において、スイッチング素子Ｑ１，Ｑ２の両方の温度が高い場合には、遅延回路５０を用いた時間差駆動を実施しなくてもよい。例えばスイッチング素子Ｑ１，Ｑ２の両方の温度が所定以上の際に、遅延回路５０のコンパレータ５１，５２に入力する閾値を同じにすることで、遅延時間を発生しないようにしてもよい。
【００４８】
・本実施形態の制御装置は、車載主機としての回転電機を備える電気自動車、ハイブリッド自動車等の車両に搭載される電力変換システムに適用される。
【符号の説明】
【００４９】
１０…モータ、１２…直流電源、４０…インバータ、５０…遅延回路、Ｑ１…スイッチング素子、Ｑ２…スイッチング素子。
【図１】
2019024312.tif 000003
【図２】
2019024312.tif 000004
【図３】
2019024312.tif 000005
【図４】
2019024312.tif 000006
【図５】
2019024312.tif 000007
【図６】
2019024312.tif 000008
【図７】
2019024312.tif 000009
【図８】
2019024312.tif 000010
【手続補正書】
【提出日】平成30年10月4日(2018.10.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）との並列接続体にて構成されたスイッチ部であって、当該複数のスイッチ部のスイッチング動作により、直流電源（１２）とモータ（１０）との間で電力変換を行う電力変換装置（４０）に適用される制御装置であって、
一方のスイッチング素子の駆動電圧がミラー電圧となる際に、他方のスイッチング素子がターンオン又はターンオフされるように、前記第１スイッチング素子及び前記第２スイッチング素子のスイッチング動作に遅延時間を発生させる遅延時間発生手段（５０）を備えることを特徴とする制御装置。