(57)【要約】【課題】バンプの小径化やバンプの狭ピッチ化に対応可能であり、かつ、環境負荷の低減も図ることが可能な、電気的接続部を有する半導体装置を提供する。【解決手段】本発明は、基材２１の一面に導電部２４と絶縁部２３が順に積層され、前記絶縁部に設けた開口部において、前記導電部が露呈部を有する基板２０と、前記露呈部上に配置され、該露呈部と電気的に接続された底部と、該露呈部から離れる方向に位置する頂部とを有する、導電性部材からなる接合体３０と、を備えた半導体装置である。前記接合体が、前記底部を含む第一部位３１、及び、前記第一部位に重ねて配置され前記頂部を含む第二部位３２から構成され、前記第一部位が銅（Ｃｕ）、前記第二部位がニッケル（Ｎｉ）である。【選択図】図８Ｅ
2019125695.tif 000002
【特許請求の範囲】
【請求項１】
基材の一面に導電部と絶縁部が順に積層され、前記絶縁部に設けた開口部において、前記導電部が露呈部を有する基板と、
前記露呈部上に配置され、該露呈部と電気的に接続された底部と、該露呈部から離れる方向に位置する頂部とを有する、導電性部材からなる接合体と、
を備えた半導体装置であって、
前記接合体が、前記底部を含む第一部位、及び、前記第一部位に重ねて配置され前記頂部を含む第二部位から構成され、
前記第一部位が銅（Ｃｕ）、前記第二部位がニッケル（Ｎｉ）である、ことを特徴とする半導体装置。
【請求項２】
前記接合体が円柱状である、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接合体のうち、前記接合体の頂部をなす領域を覆うように、はんだ膜からなる第三部位をさらに備える、ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記はんだ膜が錫（Ｓｎ）合金である、ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記はんだ膜が錫（Ｓｎ）に加えて、銀（Ａｇ）、銅（Ｃｕ）、アンチモン（Ｓｂ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）、リン（Ｐ）、亜鉛（Ｚｎ）から選択される１つ以上の元素を含む、ことを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記はんだ膜が錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）の三元素を含む銅合金である、ことを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記はんだ膜の表面形状が、側（縦断面）方向から見て、半球状である、ことを特徴とする請求項３に記載の半導体装置。
【請求項８】
前記第一部位の厚さをＤ１、前記第二部位の厚さをＤ２、前記第三部位の厚さをＤ３と定義した場合、前記Ｄ２が３００ｎｍ以上であることを特徴とする請求項３に記載の半導体装置。
【請求項９】
導電性部材からなる接合体を有する半導体装置の製造方法であって、
基材の一面に導電部と絶縁部が順に積層され、前記絶縁部に設けた開口部において、前記導電部が露呈部を有する基板を用い、該絶縁部、及び、該導電部の露呈部を全て覆うように、前記接合体の第一部位として機能する第一膜を形成する第一工程と、
前記第一部位の全域を覆うようにレジスト膜を形成する第二工程と、
前記開口部Ａの上に位置する前記第一膜が露呈するように、前記レジスト膜に開口部Ｂを形成する第三工程と、
前記開口部Ｂを充填するように、前記接合体の第二部位として機能する第二膜を形成する第四工程と、
前記レジスト膜を剥離する第五工程と、
前記第一膜のうち、露呈した状態にある部位を除去する第六工程と、
を順に備え、
前記第一膜、及び、前記第二膜は、スパッタ法により形成されることを特徴とする半導体装置の製造方法。
【請求項１０】
前記第四工程の次工程として、前記開口部Ｂから露呈する前記第二膜を覆うように、はんだ膜をスパッタ法により形成する工程と、
前記第六工程の次工程として、前記はんだ膜をリフローする工程と、さらに備えることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第一部位の形成には銅（Ｃｕ）ターゲットを、前記第二部位の形成にはニッケル（Ｎｉ）ターゲットを、前記第三部位の形成には錫合金ターゲットを、それぞれ用いることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記第三部位の形成に用いる錫合金ターゲットが、錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）の三元素を含む錫合金からなることを特徴とする請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプの小径化やバンプの狭ピッチ化に対応可能な、電気的接続部を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高機能化に伴って、機器に組み込まれる電子部品や半導体チップも小型化、高集積化が進んでいる。このような電子部品や半導体チップと実装基板との電気的な接続部には、はんだバンプが多用されている。
【０００３】
前記接合部として「はんだバンプ」を用いる技術（はんだ接合と呼ぶ）では、上述した小型化、高集積化を図るために、バンプの小径化やバンプの狭ピッチ化が必須となる。バンプの小径化は、バンプ間の距離を縮めて、単位面積あたりに設けるバンプ数を増やすこと（狭ピッチ化）に有効である。しかしながら、バンプの小径化やバンプの狭ピッチ化は、バンプ内における電流密度の増加を促し、エレクトロマイグレーションが発生し易くなる（非特許文献１）。
はんだバンプは、サイズが大きい場合（１５μｍ〜）、電解めっき法により作製されるが、微細化が進むと、高さの制御性に優れる無電解めっき法が用いられる。無電解めっき法の場合、多元素の成長は困難のため、信頼性や機械的強度の問題（ウィスカ発生）が生じる。
【０００４】
この問題を解決するため、前記接合部として「はんだバンプ」に代えて、たとえば、めっき法により形成された「金属ピラー（金属ポストとも呼ぶ）」を用いる技術（加圧接合と呼ぶ）が提案されている（特許文献１、２）。図１８Ａ〜図１８Ｄおよび図１９Ａ〜図１９Ｅは、めっき法により形成された「金属ピラー」の作製方法の一工程例を示す模式断面図である。ピラーを形成する金属としては、たとえば、Ｃｕが用いられる。金属ピラーは、接合時の濡れ広がりの影響が、はんだバンプより少ないため、狭ピッチ化に好適である。また、はんだバンプに比べると、金属ピラーは導電性と熱伝導性に優れ、機械的強度が高く、さらに信頼性の向上が図れる。しかし、金属ピラーは、加圧時の接合温度が高く、接合時にダメージが生じ易いという課題があった。
【０００５】
加圧接合に比べて低温で接合が可能であり、かつ、はんだ接合より導電性と熱伝導性に優れる技術として、「ナノペースト」を用いて接合する技術が挙げられる（特許文献３）。ナノペースト接合は、金属ピラーの課題である、加圧接合時のダメージを解消できる利点も備えている。しかし、ナノペースト接合は印刷法を用いるため、微細化（バンプの小径化やバンプの狭ピッチ化）には不向きである。
【０００６】
表１は、接合部がＣｕからなる場合について、上述した３種類の技術の諸特性（接合温度、熱伝導、電気抵抗、接合によるダメージ）、長所、短所を纏めた一覧表である。
【０００７】
【表１】
2019125695.tif 000003
【０００８】
表１より、上述した３種類の技術には、一長一短あることが分かる。ナノペースト接合は印刷法ゆえに、微細化に適さない。加圧接合やはんだ接合は現在、めっき法により作製されるため、廃液処理などの環境負荷の低減が求められている。
したがって、バンプの小径化やバンプの狭ピッチ化に対応可能であり、かつ、環境負荷の低減も図ることが可能な、電気的接続部を有する半導体装置及びその製造方法の開発が期待されていた。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１６−２１３２３８号公報
【特許文献２】特表２０１４−５２２１１５号公報
【特許文献３】特開２０１６−０７９４９９号公報
【非特許文献】
【００１０】
【非特許文献１】鳥山和重、岡本圭司、小原さゆり、折井靖光：”マイクロバンプ接合技術の開発動向”、エレクトロニクス実装学会誌、Vol.14, No.5, pp. 372-376, 2011
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、上記の事情に鑑みてなされたもので、バンプの小径化やバンプの狭ピッチ化に対応可能であり、かつ、環境負荷の低減も図ることが可能な、電気的接続部を有する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１に記載の半導体装置は、基材の一面に導電部と絶縁部が順に積層され、前記絶縁部に設けた開口部において、前記導電部が露呈部を有する基板と、前記露呈部上に配置され、該露呈部と電気的に接続された底部と、該露呈部から離れる方向に位置する頂部とを有する、導電性部材からなる接合体と、を備えた半導体装置であって、
前記接合体が、前記底部を含む第一部位、及び、前記第一部位に重ねて配置され前記頂部を含む第二部位から構成され、前記第一部位が銅（Ｃｕ）、前記第二部位がニッケル（Ｎｉ）である、ことを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記接合体が円柱状である、ことを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１又は２において、前記接合体のうち、前記接合体の頂部をなす領域を覆うように、はんだ膜からなる第三部位をさらに備える、ことを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項３において、前記はんだ膜が錫（Ｓｎ）合金である、ことを特徴とする。
本発明の請求項５に記載の半導体装置は、請求項３において、前記はんだ膜が錫（Ｓｎ）に加えて、銀（Ａｇ）、銅（Ｃｕ）、アンチモン（Ｓｂ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）、リン（Ｐ）、亜鉛（Ｚｎ）から選択される１つ以上の元素を含む、ことを特徴とする。
本発明の請求項６に記載の半導体装置は、請求項３において、前記はんだ膜が錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）の三元素を含む銅合金である、ことを特徴とする。
本発明の請求項７に記載の半導体装置は、請求項３において、前記はんだ膜の表面形状が、側（縦断面）方向から見て、半球状である、ことを特徴とする。
本発明の請求項８に記載の半導体装置は、請求項３において、前記第一部位の厚さをＤ１、前記第二部位の厚さをＤ２、前記第三部位の厚さをＤ３と定義した場合、前記Ｄ２が３００ｎｍ以上であることを特徴とする。
【００１３】
本発明の請求項９に記載の半導体装置の製造方法は、導電性部材からなる接合体を有する半導体装置の製造方法であって、
基材の一面に導電部と絶縁部が順に積層され、前記絶縁部に設けた開口部において、前記導電部が露呈部を有する基板を用い、該絶縁部、及び、該導電部の露呈部を全て覆うように、前記接合体の第一部位として機能する第一膜を形成する第一工程と、前記第一部位の全域を覆うようにレジスト膜を形成する第二工程と、前記開口部Ａの上に位置する前記第一膜が露呈するように、前記レジスト膜に開口部Ｂを形成する第三工程と、前記開口部Ｂを充填するように、前記接合体の第二部位として機能する第二膜を形成する第四工程と、前記レジスト膜を剥離する第五工程と、前記第一膜のうち、露呈した状態にある部位を除去する第六工程と、を順に備え、前記第一膜、及び、前記第二膜は、スパッタ法により形成されることを特徴とする。
本発明の請求項１０に記載の半導体装置の製造方法は、請求項９において、前記第四工程の次工程として、前記開口部Ｂから露呈する前記第二膜を覆うように、はんだ膜をスパッタ法により形成する工程と、前記第六工程の次工程として、前記はんだ膜をリフローする工程と、さらに備えることを特徴とする。
本発明の請求項１１に記載の半導体装置の製造方法は、請求項９において、前記第一部位の形成には銅（Ｃｕ）ターゲットを、前記第二部位の形成にはニッケル（Ｎｉ）ターゲットを、前記第三部位の形成には錫合金ターゲットを、それぞれ用いることを特徴とする。
本発明の請求項１２に記載の半導体装置の製造方法は、請求項１１において、前記第三部位の形成に用いる錫合金ターゲットが、錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）の三元素を含む錫合金からなることを特徴とする。
【発明の効果】
【００１４】
本発明に係る半導体装置は、基板上に導電部と絶縁部が順に積層され、前記絶縁部に設けた開口部によって、導電部の一部が露呈されており、この露呈された導電部上に、導電性部材からなる接合体を備えている。この接合体は、前記導電部と接する側から順に、銅（Ｃｕ）からなる第一部位、ニッケル（Ｎｉ）からなる第二部位、により構成されている。なお、本発明では、この「接合体」のことを「ピラー」とも呼ぶ。
上記構成によれば、絶縁部に設けた開口部の大きさを制御することにより、接合体の太さを任意の大きさに制御することが可能となる。特に、絶縁部に設けた開口部の大きさを狭めることによって、接合体の太さが所望の細さとなるように制御できる。
この開口部によって局所的に露呈した導電部と接するように、第一部位／第二部位／第三部位からなる接合体が配置される。これにより、開口部の大きさや形状に基づいて、接合体の太さや横断面形状が制限されるので、所望のサイズや形状からなる接合体が導電部上に構築される。
また、開口部どうしの離散配置された位置情報に基づいて、接合体どうしの離間距離を正確に決定することも可能となる。
ゆえに、本発明は、バンプの小径化やバンプの狭ピッチ化に高精度に対応可能な、電気的接続部として機能する接合体を備えた半導体装置をもたらす。
【００１５】
本発明に係る半導体装置の製造方法は、第一部位／第二部位／第三部位からなる接合体（ピラー）を全てスパッタ法により作製することができる。従来はめっき法によりピラーを形成する必要があったため、廃液処理などの環境負荷の低減が求められていた。これに対して、本発明は、ピラーをスパッタ法によって作製するので、廃液処理などの環境負荷を考慮する必要がない、半導体装置の製造方法の提供に貢献する。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示すフローチャート。
【図２】図１におけるＳＤ工程を示すフローチャート。
【図３】図１におけるＳＦ工程を示すフローチャート。
【図４Ａ】図１の半導体装置の製造方法における最初のステップを示す模式断面図。
【図４Ｂ】図４Ａの次工程を示す模式断面図。
【図４Ｃ】図４Ｂの次工程を示す模式断面図。
【図４Ｄ】図４Ｃの次工程を示す模式断面図。
【図４Ｅ】図４Ｄの次工程を示す写真。
【図５Ａ】図４Ｅの次工程を示す模式断面図。
【図５Ｂ】図５Ａの次工程を示す模式断面図。
【図５Ｃ】図５Ｂの次工程を示す模式断面図。
【図５Ｄ】図５Ｃの次工程を示す写真。
【図６Ａ】図２に示すＳＤ工程における最初のステップを示す模式断面図。
【図６Ｂ】図６Ａの次工程を示す模式断面図。
【図６Ｃ】図６Ｂの次工程を示す模式断面図。
【図６Ｄ】図６Ｃの次工程を示す模式断面図。
【図６Ｅ】図６Ｄの次工程を示す模式断面図。
【図７Ａ】図６Ｅの次工程を示す模式断面図。
【図７Ｂ】図７Ａの次工程を示す模式断面図。
【図７Ｃ】図７Ｂの次工程を示す模式断面図。
【図７Ｄ】図７Ｃの次工程を示す模式断面図。
【図８Ａ】ＳＥ工程に相当するＰＥ工程を示す模式断面図。
【図８Ｂ】ＳＦ工程に含まれる最初の工程（ＰＢ）を示す模式断面図。
【図８Ｃ】図８Ｂの次工程（ＰＣ）を示す模式断面図。
【図８Ｄ】図８Ｃの次工程（ＰＤ）を示す模式断面図。
【図８Ｅ】図８Ｄの次工程（ＰＥ）を示す模式断面図。
【図９】本発明に係る半導体装置どうしを接合した状態を示す模式断面図。
【図１０Ａ】Ｔ／Ｓ距離を１５０ｍｍとして形成した接合体を示す写真。
【図１０Ｂ】Ｔ／Ｓ距離を２００ｍｍとして形成した接合体を示す写真。
【図１０Ｃ】Ｔ／Ｓ距離を３００ｍｍとして形成した接合体を示す写真。
【図１０Ｄ】Ｔ／Ｓ距離を４００ｍｍとして形成した接合体を示す写真。
【図１１Ａ】図１０Ｃの接合体を０．５倍で示す写真。
【図１１Ｂ】図１０Ｃの接合体を１．０倍で示す写真。
【図１１Ｃ】図１０Ｃの接合体を２．５倍で示す写真。
【図１２Ａ】Ｎｉからなる第二部位を備えた接合体を示す断面ＳＥＭ写真。矢印βは第二部位と第三部位の界面付近を表わす。
【図１２Ｂ】図１２Ａに対応し、第二部位のＮｉを灰色で示すＥＤＳ写真。矢印αは第一部位と第二部位の界面付近を、矢印βは第二部位と第三部位の界面付近を表わす。
【図１２Ｃ】図１２Ａに対応し、第一部位のＣｕを灰色で示すＥＤＳ写真。矢印αは第一部位と第二部位の界面付近を表わす。
【図１２Ｄ】図１２Ａに対応し、第三部位に含まれるＡｇを灰色で示すＥＤＳ写真。矢印βは第二部位と第三部位の界面付近を表わす。
【図１２Ｅ】図１２Ａに対応し、第三部位に含まれるＳｎを灰色で示すＥＤＳ写真。矢印βは第二部位と第三部位の界面付近を表わす。
【図１３Ａ】Ｎｉからなる第二部位を備えず、第一部位の上に第三部位を形成した接合体を示す断面ＳＥＭ写真。矢印γは第一部位と第三部位の界面付近を表わす。
【図１３Ｂ】図１３Ａに対応し、矢印γ付近の組成分布を追記したＥＤＳ写真。
【図１３Ｃ】図１３Ａに対応し、第一部位のＣｕを明るい灰色で、第三部位のＣｕを暗い灰色で、それぞれ示すＥＤＳ写真。矢印γは第一部位と第三部位の界面付近を表わす。
【図１３Ｄ】図１３Ａに対応し、第三部位に含まれるＡｇを明るい灰色で示すＥＤＳ写真。矢印γは第一部位と第三部位の界面付近を表わす。
【図１３Ｅ】図１３Ａに対応し、第三部位に含まれるＳｎを灰色で示すＥＤＳ写真。矢印γは第一部位と第三部位の界面付近を表わす。
【図１４】ヒートサイクル前の組成分布を示すＥＤＳ写真。左側から右側へ順に、Ｓｉ（基板）、Ｔｉ（膜）、Ｎｉ（膜）、Ｓｎ膜の結果である。
【図１５】ヒートサイクル後の組成分布を示すＥＤＳ写真。左側から右側へ順に、Ｓｉ（基板）、Ｔｉ（膜）、Ｎｉ（膜）、Ｓｎ膜の結果である。
【図１６】スパッタ成膜時の圧力と形成されたＮｉ膜の内部応力との関係を示すグラフ。
【図１７Ａ】半導体装置における接合体の密着性がＯＫの場合を示すＳＥＭ写真。
【図１７Ｂ】半導体装置における接合体の密着性がＮＧの場合を示すＳＥＭ写真。
【図１８Ａ】接合体をめっき法で形成する従来の作製方法を示す模式断面図。
【図１８Ｂ】図１８Ａの次工程を示す模式断面図。
【図１８Ｃ】図１８Ｂの次工程を示す模式断面図。
【図１８Ｄ】図１８Ｃの次工程を示す模式断面図。
【図１９Ａ】図１８Ｄの次工程を示す模式断面図。
【図１９Ｂ】図１９Ａの次工程を示す模式断面図。
【図１９Ｃ】図１９Ｂの次工程を示す模式断面図。
【図１９Ｄ】図１９Ｃの次工程を示す模式断面図。
【図１９Ｅ】図１９Ｄの次工程を示す模式断面図。
【発明を実施するための形態】
【００１７】
以下、図面を用いて本発明を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
【００１８】
＜半導体装置の製造方法＞
図１は、本発明に係る半導体装置の製造方法を示すフローチャートである。
本発明の半導体装置の製造方法は、図１に示す８つの工程（ＳＡ→ＳＢ→ＳＣ→ＳＤ→ＳＥ→ＳＦ→ＳＧ→ＳＨ）から構成されている。
図４Ａは、図１の半導体装置の製造方法における最初のステップを示す模式断面図である。図４Ｂ〜図４Ｅ、図５Ａ〜図５Ｄは順に、図４Ａから続く次工程を表わす模式断面図または写真である。
【００１９】
工程ＳＡは、基材２１を準備する工程である［図４Ａ］。本発明における基材２１は、次工程において配線が形成される面（図４Ａでは上面）が電気的に絶縁性を備えていれば、特に限定はされない。基材２１としては、たとえば、シリコン等からなる半導体部材の表面が酸化処理された、あるいは酸化膜が形成された基板、絶縁性のセラミックやプラスチックからなる基板、などが挙げられる。
【００２０】
工程ＳＢは、配線２４を形成する工程である［図４Ｂ］。基材２１の絶縁性を備えた面上に導電膜を成膜し、所望のパターニングを行うことにより所定の配線２４を形成する。配線２４を形成する導電膜の材料としては、たとえばアルミニウム（Ａｌ）、銅（Ｃｕ）などが挙げられる。
【００２１】
工程ＳＣは、保護膜２３を形成する工程である［図４Ｃ］。基材２１および配線２４を覆うように、絶縁性の部材からなる保護膜２３を成膜し、エッチングを行うことにより、配線２４の表面の一部を露呈した状態とする。本発明では、この状態にあるものを被処理体２０と呼ぶ。保護膜２３の材料としては、たとえば窒化膜や酸化膜、窒化酸化膜などが挙げられる。
【００２２】
工程ＳＤは、リフトオフ用のレジスト２５、２６を形成する工程である［図４Ｄ］。被処理体２０にレジスト２５、２６を塗布し、配線の表面の一部が露呈した状態となるように、フォトリソ法によりレジスト２５、２６に開口部を形成する。
なお、工程ＳＤの詳細については、図２、図６Ａ〜図６Ｅ及び図７Ａ〜図７Ｄを用いて後述する。
【００２３】
図４Ｅは、図４Ｄに示したレジスト２５、２６の一構成例を示す写真である。図４Ｅの場合、下部レジスト２５は、レジストの合計厚である深さ５μｍの位置に底面（幅１３．５μｍ）を備え、その側壁は高さ方向に幅が広がる形状の第一孔部を有している。上部レジスト２６も第二孔部を備えており、この第二孔部は、下部レジスト２５の第一孔部と連通している。第二孔部の開口径は１０μｍであり、第一孔部と第二孔部は同一中心軸をなすように、重ねて配置されている。図４Ｅは、下部レジスト２５と上部レジスト２６の厚さの比率が約３：１の場合を示しているが、本発明はこれに限定されるものではない。
【００２４】
工程ＳＥは、自然酸化膜を除去する工程である［図５Ａ］。前段の工程ＳＤにおいて、レジスト２５、２６に開口部を形成すると、保護膜２３と配線２４の表面に露呈した部位が生じる。この露呈した部位上には、自然酸化膜２７が発生し易い。この自然酸化膜２７が介在した上に、次工程で接合体（ピラー）を形成すると、導電性が不具合となり易い。これを解消するため、ドライエッチングを行うことにより、被処理体において、露呈した状態にある配線の表面を覆う自然酸化膜２７を除去する。
【００２５】
工程ＳＦは、スパッタ法により接合体（ピラー）を形成する工程である［図５Ｂ］。被処理体に対してレジストで作ったパターンに、スパッタ法により所望の積層膜を成膜する。
工程ＳＦの詳細については、図３及び図８Ａ〜図８Ｅを用いて後述する。
【００２６】
工程ＳＧは、リフトオフ工程である［図５Ｃ］。レジストで作ったパターンに成膜し（工程ＳＦ）、その後、ドライエッチング法によりレジストを取り除く。その結果、レジストがなかった部分にだけ、積層膜からなるパターンが残る。これにより、特定の位置にある配線２４の表面上に、所望のサイズの前記積層膜からなる接合体（ピラー）３０を形成する。図５Ｄは、図５Ｃに示した接合体（ピラー）３０の一構成例を示す写真である。
【００２７】
工程ＳＨは、接合体（ピラー）３０を備えた半導体装置を完成する工程である［不図示］。前記積層膜からなる接合体（ピラー）３０が被処理体２０上に形成された試料を、減圧雰囲気から大気雰囲気に取り出すことにより、接合体（ピラー）を備えた半導体装置が得られる。
【００２８】
＜ＳＤ工程＞
図２は、図１におけるＳＤ工程（リフトオフ用のレジスト２５、２６を形成する工程［図４Ｄ］）を示すフローチャートである。
図６Ａは、図２に示すＳＤ工程における最初のステップを示す模式断面図である。図６Ｂ〜図６Ｅ、図７Ａ〜図７Ｄは順に、図６Ａから続く次工程を表わす模式断面図である。
【００２９】
換言すると、図６Ａ〜図６Ｅ、図７Ａ〜図７Ｄは、本発明に係るレジスト構造体の製造方法の一例を工程順に示す模式断面図である。
図１の工程ＳＡ〜ＳＣは図２のステップＲＳに、図１の工程ＳＤは図２のステップＲＡ〜ＲＥに相当する。
【００３０】
＜被処理体１０を準備するステップＲＳ＞（被処理体１０は図４、図５の符号２０に相当）
図６Ａは、レジスト構造体を形成するために用いる被処理体１０を表わしている。この被処理体１０は、（少なくとも第一導電部１２が形成される面が）絶縁性の基体１１、第一導電部１２、絶縁部１３、及び、絶縁部１３の内部に配され、前記第一導電部１２と電気的に接する第二導電部１４、を含んで構成されている。第二導電部１４の上面は、第一導電部１２の上面と面一を成しており、第二導電部１４の上面と第一導電部１２の上面は何れも、露呈された状態にある。
【００３１】
＜第一レジストからなる厚膜Ａを形成するステップＲＡ＞
図６Ｂ〜図６Ｄは、第一レジストからなる厚膜Ａを形成する工程ＲＡを示している。本発明における第一レジストからなる厚膜Ａは、全膜厚を一回に形成するのではなく、多数回に分けて積層形成する手法により積層する。
前記厚膜Ａを形成するステップＲＡは、前記被処理体上に第一レジスト層をスピン塗布法により成膜する工程Ａ１［図６Ｂ］と、前記工程Ａ１により形成された前記第一レジスト層を焼成する工程Ａ２［図６Ｃ］とを備え、前記工程Ａ１と前記工程Ａ２を繰り返すことにより、前記厚膜Ａを所定の厚さ［図６Ｄ］とする。  第一レジストとしては、アルカリ性現像液によって融解され、かつ感光性を持たないレジストが好適に用いられ、例えば、ＳＦ−７シリーズ（日本化薬株式会社製）、ＬＯＲシリーズ（日本化薬株式会社製）などが挙げられる。
【００３２】
図６Ｂは、被処理体１０の一面、すなわち、絶縁部１３、及び、第二導電部１４、を被覆するように、第一レジスト層１５ａ（１５α）をスピン塗布法（Ｒ１は被処理体１０の回転を表わす）により成膜する［工程Ａ１］。塗布条件（単位時間あたりの塗布量、回転数Ｒ１など）は、適宜調整すればよい。
次いで、図６Ｃに示すように、前記工程Ａ１により形成された第一レジスト層１５ａ（１５α）を、加熱手段Ｈ１を用いて焼成する。これにより、焼成された第一レジスト層１５ａＢ（１５β）が得られる［工程Ａ２］。焼成条件（処理温度、処理時間など）は、適宜調整すればよい。
【００３３】
図６Ｄは、工程Ａ１と工程Ａ２を複数回、繰り返すことにより、所定の厚さを有する厚膜Ａを形成した状態を表わしている。図１（ｄ）には、工程Ａ１と工程Ａ２を３回繰り返した構成例［１５ａＢ、１５ｂＢ、１５ｃＢ（１５β）］を表わしているが、本発明は３回に限定されるものではなく、４回以上でも構わない。また、工程Ａ１で成膜する膜の厚さには特に制限はなく、同じ厚さを繰り返しても良いし、異なる厚さとしても構わない。つまり、繰り返し回数や各膜の厚さは、適宜選択される。
ただし、厚膜Ａの全膜厚は、後工程においてミクロンオーダーの空間を形成するために
、少なくとも２μｍ以上、１５μｍ以下とすることが好ましい。
【００３４】
＜第二レジストからなる厚膜Ｂを形成するステップＲＢ＞
図６Ｅ、図７Ａ、図７Ｂは、第二レジストからなる厚膜Ｂを形成するステップＲＢを示している。本発明における第二レジストからなる厚膜Ｂは、膜厚に応じて、単膜を一度に積層する手法、及び多数回に分けて積層する手法が用いられる。
前記厚膜Ｂを形成するステップＲＢは、前記厚膜Ａ（１５β）上に第二レジスト層をスピン塗布法により成膜する工程Ｂ１［図６Ｅ］と、前記工程Ｂ１により形成された前記第二レジスト層を焼成する工程Ｂ２［図７Ａ］とを備え、前記工程Ｂ１と前記工程Ｂ２を繰り返すことにより、前記厚膜Ｂを所定の厚さ［図７Ｂ］とする。
【００３５】
第二レジストとしては、フォトリソグラフィ処理によりエッチングされるレジストが好
適に用いられ、例えば、ＯＦＰＲシリーズ（東京応化工業株式会社製）、ＫＭＰＲ１００
０シリーズ（日本化薬株式会社製）、ＴＺＮＲシリーズ（東京応化工業株式会社製）、Ｓ
Ｕ−８シリーズ（日本化薬株式会社製）、ＰＭＥＲシリーズ（東京応化工業株式会社製）
、ＺＰＮシリーズ（日本ゼオン株式会社製）などが挙げられる。
【００３６】
図６Ｅは、厚膜Ａ（１５β）の上面を被覆するように、第二レジスト層１６ａ（１６α）をスピン塗布法（Ｒ２は被処理体１０の回転を表わす）により成膜する［工程Ｂ１］。塗布条件（単位時間あたりの塗布量、回転数Ｒ２など）は、適宜調整すればよい。
次いで、図７Ａに示すように、前記工程Ｂ１により形成された第二レジスト層１６ａ（１６α）を、加熱手段Ｈ２を用いて焼成する。これにより、焼成された第二レジスト層１６ａＢ（１６β）が得られる［工程Ｂ２］。焼成条件（処理温度、処理時間など）は、適宜調整すればよい。
【００３７】
図７Ｂは、工程Ｂ１と工程Ｂ２を複数回、繰り返すことにより、所定の厚さを有する厚膜Ｂを形成した状態を表わしている。図１（ｇ）には、工程Ｂ１と工程Ｂ２を２回繰り返した構成例［１６ａＢ、１６ｂＢ（１６β）］を表わしているが、本発明は２回に限定されるものではなく、３回以上でも構わない。また、工程Ｂ１で成膜する膜の厚さには特に制限はなく、同じ厚さを繰り返しても良いし、異なる厚さとしても構わない。つまり、繰り返し回数や各膜の厚さは、適宜選択される。
【００３８】
ただし、厚膜Ｂの全膜厚は、後工程においてミクロンオーダーの空間を形成するために、少なくとも２μｍ以上、１０μｍ以下とすることが好ましい。
後述する、「フォトリソ法を用いて前記厚膜Ｂに第二空間を形成するステップＲＣ」において、第二空間を作製し易い程度の膜厚が、厚膜Ｂの全膜厚には求められる。
【００３９】
＜厚膜Ｂに第二空間を形成するステップＲＣ＞
図７Ｃは、フォトリソ法を用いて前記厚膜Ｂ（１６β）に対して、該厚膜Ｂを貫通し、かつ、前記厚膜Ａ（１５β）の上面が露呈するように第二空間１６Ｈを形成する。
フォトリソ法を行う際には、開口部が口径１６ＷのマスクＭ１を用い、この開口部を通して、厚膜Ｂ（１６β）に対して波長ｈν（λ）の光を照射することにより、第二空間１６Ｈが形成される。図１（ｈ）において、符号１６ＨＳは第二空間１６Ｈを規定する、厚膜Ｂ（１６β）の内側面であり、符号１６ＨＢは、第二空間１６Ｈを規定する、厚膜Ａ（１５β）の露呈した上面である。
【００４０】
その場合、次工程で形成される第一空間１５Ｈと前記第二空間１６Ｈの重なり方向から見て、第一空間１５Ｈの占有領域ＳＡが、第二空間１６Ｈの占有領域ＳＢより広く、かつ、前記占有領域ＳＡの中に前記占有領域ＳＢが含まれるように、前記厚膜Ｂ（１６β）に対する前記フォトリソが行われる。これにより、次工程において、前記厚膜Ａ（１５β）に対して第一空間１５Ｈを形成する際のマスクの開口部として機能する、第二空間１６Ｈを形成することができる。
【００４１】
＜厚膜Ａに第一空間を形成するステップＲＤ＞
図７Ｄは、ウェットエッチング法を用いて前記厚膜Ａ（１５β）に対して、該厚膜Ａを貫通し、かつ、前記被処理体１０の上面（１３、１４）が露呈するように第一空間１５Ｈを形成する。
【００４２】
ウェットエッチング法を行う際には、薬液の温度などを適宜選択することにより、前記第一空間１５Ｈと前記第二空間１６Ｈの重なり方向から見て、前記第一空間１５Ｈの占有領域ＳＡが、前記第二空間１６Ｈの占有領域ＳＢより広くなるように、前記第一空間１５Ｈを形成する。図１（ｉ）において、符号１５ＨＳは、第一空間１５Ｈを規定する、厚膜Ａ（１５β）の内側面である。符号１５ＨＢは、第一空間１５Ｈを規定する、被処理体１０（絶縁部１３、第二導電部１４）の露呈した上面である。符号１５ＨＴは、前記第一空間１５Ｈと前記第二空間１６Ｈの重なり方向から見て、屋根状に延びる部位である。
【００４３】
ステップＲＤにおいては、第一空間１５Ｈの底面１５ＨＢに、被処理体１０の上面（絶縁部１３、第二導電部１４）が露呈するように、前記第一空間１５Ｈを形成することが重要である。これにより、後の工程において、スパッタ法を用いて形成される、はんだバンプが確実に、第二導電部１４と電気的に接続された構成とすることができる。
【００４４】
また、図７Ｄに示した、各層を断面視する方向において、「（第二導電部１４の幅）＜（第二空間１６Ｈの開口径１６Ｗ）＜（第一空間１５Ｈの開口径１５Ｗ）」という関係式を満たすように、屋根状に延びる部位１５ＨＴの寸法を調整することも重要である。これにより、後の工程において、スパッタ法を用い、はんだバンプを形成した場合、前記はんだバンプが第二導電部１４を覆うとともに、はんだバンプの大きさ（直径、高さ）を制御して設けることが可能となる。
【００４５】
図７Ｄに示したレジスト構造体、すなわち第一空間と第二空間を備えたレジスト構造体の一例が、上述した図４Ｅに示す断面ＳＥＭ写真である。図４Ｅより、本発明のレジスト構造体は、各層を断面視する方向において、「（第二導電部１４の幅）＜（第二空間１６Ｈの開口径１６Ｗ）＜（第一空間１５Ｈの開口径１５Ｗ）」という関係式を満たしていることが分かる。
【００４６】
＜ＳＦ工程＞
図３は、図１におけてＳＥ工程に続く、ＳＦ工程を示すフローチャートである。
図３において、ＰＡ工程は、自然酸化膜が除去された、被処理体が準備された状態（図８Ａ）を表わしており、これは、図１におけるＳＥ工程に相当する。
図８Ａの状態は、所望のドライエッチング処理を施すことにより、自然酸化膜２７（図５Ａ）が除去され、保護膜２３の表面と配線２４の表面が露呈された状態が得られる。
【００４７】
本発明のＳＦ工程は、（自然酸化膜が除去された）被処理体に対して、スパッタ法を用いて接合体を形成する。図３に示すように、ＳＦ工程は、ＰＢ工程、ＰＣ工程、（ＰＤ工程、）ＰＥ工程から構成される。すなわち、図１におけるＳＦ工程は、最大４つの工程から構成されている。
【００４８】
ＰＢ工程は、接合体を構成する第一部位３１を形成する。第一部位３１は、たとえば、Ｃｕターゲットを用い、スパッタ法により形成される。これにより、図８Ｂに示すように、第一部位３１の下面は、配線２４の表面に接すると共に、第一部位３１の側面が保護膜２３の内側面、レジスト２５、２６の内側面によって規制された構造体が得られる。
【００４９】
ＰＣ工程は、接合体を構成する第二部位３２を形成する。第二部位３２は、たとえば、Ｎｉターゲットを用い、スパッタ法により形成される。これにより、図８Ｃに示すように、第二部位３２の下面は、第一部位３１の上面に接すると共に、第二部位３１の側面がレジスト２６の内側面によって規制された構造体が得られる。
【００５０】
ＰＤ工程は、接合体を構成する第三部位３５を形成する。第三部位３５は、たとえば、はんだ組成からなるターゲットを用い、スパッタ法により形成される。これにより、図８Ｄに示すように、第三部位３５の下面は、第二部位３２の上面に接すると共に、第三部位３５の側面がレジスト２６の内側面によって規制された構造体が得られる。
【００５１】
ＰＥ工程は、リフトオフ工程である［図８Ｅ］。これは、図１におけるＳＧ工程に相当する。レジスト２５、２６で作ったパターンに成膜し（工程ＳＦ）、その後、ドライエッチング法によりレジスト２５、２６を取り除く。その結果、レジストがなかった部分にだけ、積層膜からなるパターンが残る。これにより、特定の位置にある配線２４の表面上に、所望のサイズの前記積層膜からなる接合体（ピラー）３０が得られる。
【００５２】
接合体３０の頂部に位置する第三部位３５は、必要に応じて形成される。上述した接合体３０は、たとえば、図９に示すように、接合体３０Ａと接合体３０Ｂを対向して配置し、両者の頂部を電気的に接続して用いられる。ゆえに、接合体３０Ａと接合体３０Ｂの両方の頂部が、第三部位３５を備える必要はない。すなわち、接合体３０Ａと接合体３０Ｂのいずれか一方の頂部が第三部位３５を備えていれば、電気的な接続が満たされる。
【００５３】
（実験例１）
図１０Ａ〜図１０Ｄは、Ｔ／Ｓ距離［ターゲットと基板（被処理体）との離間距離］を変更して、スパッタ法により形成した接合体（ピラー）を示す写真（ＳＥＭ写真）である。図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄは順に、Ｔ／Ｓ距離が１５０ｍｍ、２００ｍｍ、３００ｍｍ、４００ｍｍの結果を各々表わしている。
【００５４】
図１０Ａ〜図１０Ｄより、以下の点が明らかとなった。
（ａ１）Ｔ／Ｓ距離が短い場合（１５０ｍｍ、２００ｍｍ）には、接合体の裾が捲れ上がった形状の部位（以下、バリとも呼ぶ）が発生する。このバリは、電気的な接続の障害となる虞があるため芳しく無い［図１０Ａ、図１０Ｂ］。
（ａ２）Ｔ／Ｓ距離が中間の場合（３００ｍｍ）には、バリの発生が無く、電気的な接続に良好な形状の接合体が得られる［図１０Ｃ］。
（ａ３）Ｔ／Ｓ距離が長い場合（４００ｍｍ）には、バリの発生が無く、電気的な接続に良好な形状の接合体が得られる［図１０Ｄ］。しかしながら、成膜速度の低下により、生産性が悪くなる。
【００５５】
以上の結果から、本発明に係る接合体（ピラー）を安定して作製するためには、Ｔ／Ｓ距離が影響を及ぼすことが確認された。適度なＴ／Ｓ距離を保つことにより、成膜速度を維持しながら、バリの発生が無く、電気的な接続に良好な形状を有する接合体が、スパッタ法により形成可能であることが判明した。
【００５６】
図１１Ａ〜図１１Ｃは、図１０Ｃ（Ｔ／Ｓ距離を３００ｍｍとして形成）の接合体を示す写真である。図１１Ａは０．５倍、図１１Ｂは１．０倍、図１１Ｃは２．５倍である。
図１１Ａ〜図１１Ｃより、本発明によれば、所望の大きさからなる接合体（ピラー）を、所定の離間距離（ピッチ）で配置した半導体装置が形成できる。
【００５７】
図１２Ａは、Ｎｉからなる第二部位を備えた接合体を示す断面ＳＥＭ写真である。矢印βは第二部位と第三部位の界面付近を表わす。
図１２Ｂは、図１２Ａに対応し、第二部位のＮｉを灰色で示すＥＤＳ写真である。矢印αは第一部位と第二部位の界面付近を、矢印βは第二部位と第三部位の界面付近を表わす。
図１２Ｃは、図１２Ａに対応し、第一部位のＣｕを灰色で示すＥＤＳ写真である。矢印αは第一部位と第二部位の界面付近を表わす。
図１２Ｄは、図１２Ａに対応し、第三部位に含まれるＡｇを灰色で示すＥＤＳ写真である。矢印βは第二部位と第三部位の界面付近を表わす。
図１２Ｅは、図１２Ａに対応し、第三部位に含まれるＳｎを灰色で示すＥＤＳ写真である。矢印βは第二部位と第三部位の界面付近を表わす。
ここで、ＳＥＭは走査型電子顕微鏡（Scanning Electron Microscope）を、ＥＤＳはエネルギー分散型Ｘ線分析装置（Energy Dispersive X-ray Spectroscopy）を、各々表わしている。
【００５８】
図１２Ａ〜図１２Ｅより、第一部位（Ｃｕ）と第三部位（Ａｇ、Ｓｎ）との間に、Ｎｉからなる第二部位（図１２Ｂにおける矢印αから矢印βの厚さ領域）が存在することにより、第一部位（Ｃｕ）と第三部位（Ａｇ、Ｓｎ）が互いの領域へ侵入する現象が防止されることが分かった。これにより、後述するＣｕの拡散による接合強度の低下（図１３Ａ〜図１３Ｅ）という現象が発生しない。Ｎｉからなる第二部位の存在は、Ｃｕ拡散を抑制し、接続強度の信頼性をもたらす。
【００５９】
図１３Ａは、Ｎｉからなる第二部位を備えず、第一部位の上に第三部位を形成した接合体を示す断面ＳＥＭ写真である。矢印γは第一部位と第三部位の界面付近を表わす。
図１３Ｂは、図１３Ａに対応し、矢印γ付近の組成分布を追記したＥＤＳ写真である。
図１３Ｃは、図１３Ａに対応し、第一部位のＣｕを明るい灰色で、第三部位のＣｕを暗い灰色で、それぞれ示すＥＤＳ写真である。矢印γは第一部位と第三部位の界面付近を表わす。
図１３Ｄは、図１３Ａに対応し、第三部位に含まれるＡｇを明るい灰色で示すＥＤＳ写真である。矢印γは第一部位と第三部位の界面付近を表わす。
図１３Ｅは、図１３Ａに対応し、第三部位に含まれるＳｎを灰色で示すＥＤＳ写真である。矢印γは第一部位と第三部位の界面付近を表わす。
【００６０】
図１３Ａ〜図１３Ｅより、Ｎｉからなる第二部位が存在せず、第一部位（Ｃｕ）と第三部位（Ａｇ、Ｓｎ）とが直接接触した場合は、第一部位（Ｃｕ）と第三部位（Ａｇ、Ｓｎ）が互いの領域へ侵入する現象が発生することが分かった。特に、第一部位（Ｃｕ）と第三部位（Ａｇ、Ｓｎ）の界面γを越えて、第一部位のＣｕが第三部位へ拡散し、接合強度が下がることが確認された。
【００６１】
図１４は、ヒートサイクル前の組成分布を示すＥＤＳ写真であり、左側から右側へ順に、Ｓｉ（基板）、Ｔｉ（膜）、Ｎｉ（膜）、Ｓｎ（膜）の結果である。
図１５は、ヒートサイクル後の組成分布を示すＥＤＳ写真であり、左側から右側へ順に、Ｓｉ（基板）、Ｔｉ（膜）、Ｎｉ（膜）、Ｓｎ膜の結果である。
図１４と図１５を比較することにより、ヒートサイクル前後において、Ｎｉからなる第二部位の厚さが、１０００ｎｍ程度から７００ｎｍ程度へ減少していることが分かった。
この結果より、前記第一部位の厚さをＤ１、前記第二部位の厚さをＤ２、前記第三部位の厚さをＤ３と定義した場合、前記Ｄ２は３００ｎｍ以上であることが好ましい。安全を確保する意味から、前記Ｄ２は４００ｎｍ以上がより好ましい。
【００６２】
図１６は、スパッタ成膜時の圧力と形成されたＮｉ膜の内部応力との関係を示すグラフである。スパッタ成膜時の圧力を０．１Ｐａ〜２Ｐａまで変化させると、Ｎｉ膜の内部応力が、マイナス側（圧縮側）からプラス側（引張側）へ移行することが確認された。
本発明では、Ｎｉからなる第二部位が、第一部位（Ｃｕ）と第三部位（Ａｇ、Ｓｎ）との間に挿入配置されている。ゆえに、Ｎｉからなる第二部位は、その上下に位置する第一部位（Ｃｕ）や第三部位（Ａｇ、Ｓｎ）に対する内部応力の影響を小さく抑えることが、得策となる。これにより、接続強度の信頼性を高めることができる。
この観点より、たとえば、Ｎｉ膜の内部応力［ＭＰａ］を「−１００以上＋１００以下」に保つためには、スパッタ成膜時の圧力［Ｐａ］を「およそ０．２以上０．５８以下」として、Ｎｉ膜を形成すれば良いことが分かった。
【００６３】
図１７Ａは、半導体装置における接合体の密着性がＯＫの場合を示すＳＥＭ写真である。これに対して、図１７Ｂは、半導体装置における接合体の密着性がＮＧの場合を示すＳＥＭ写真である。
密着性がＮＧの場合には、接合体（ピラー）そのものが欠損する領域（ＮＧ１）や、接合体（ピラー）の下層部に付属物が生じる領域（ＮＧ２）が発生し、電気的接続の安定性が確保されない虞がある。
このような問題を回避するためには、上述したＮｉ膜の厚さや、Ｎｉ膜のスパッタ成膜時の圧力を制御することが大切である。
【００６４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００６５】
２０  基板、２１  基材、２３  絶縁部、２４  導電部、２５、２６  レジスト、３０  接合体、３１  第一部位、３２  第二部位、３５  第三部位。
【図１】
2019125695.tif 000004
【図２】
2019125695.tif 000005
【図３】
2019125695.tif 000006
【図４Ａ】
2019125695.tif 000007
【図４Ｂ】
2019125695.tif 000008
【図４Ｃ】
2019125695.tif 000009
【図４Ｄ】
2019125695.tif 000010
【図４Ｅ】
2019125695.tif 000011
【図５Ａ】
2019125695.tif 000012
【図５Ｂ】
2019125695.tif 000013
【図５Ｃ】
2019125695.tif 000014
【図５Ｄ】
2019125695.tif 000015
【図６Ａ】
2019125695.tif 000016
【図６Ｂ】
2019125695.tif 000017
【図６Ｃ】
2019125695.tif 000018
【図６Ｄ】
2019125695.tif 000019
【図６Ｅ】
2019125695.tif 000020
【図７Ａ】
2019125695.tif 000021
【図７Ｂ】
2019125695.tif 000022
【図７Ｃ】
2019125695.tif 000023
【図７Ｄ】
2019125695.tif 000024
【図８Ａ】
2019125695.tif 000025
【図８Ｂ】
2019125695.tif 000026
【図８Ｃ】
2019125695.tif 000027
【図８Ｄ】
2019125695.tif 000028
【図８Ｅ】
2019125695.tif 000029
【図９】
2019125695.tif 000030
【図１０Ａ】
2019125695.tif 000031
【図１０Ｂ】
2019125695.tif 000032
【図１０Ｃ】
2019125695.tif 000033
【図１０Ｄ】
2019125695.tif 000034
【図１１Ａ】
2019125695.tif 000035
【図１１Ｂ】
2019125695.tif 000036
【図１１Ｃ】
2019125695.tif 000037
【図１２Ａ】
2019125695.tif 000038
【図１２Ｂ】
2019125695.tif 000039
【図１２Ｃ】
2019125695.tif 000040
【図１２Ｄ】
2019125695.tif 000041
【図１２Ｅ】
2019125695.tif 000042
【図１３Ａ】
2019125695.tif 000043
【図１３Ｂ】
2019125695.tif 000044
【図１３Ｃ】
2019125695.tif 000045
【図１３Ｄ】
2019125695.tif 000046
【図１３Ｅ】
2019125695.tif 000047
【図１４】
2019125695.tif 000048
【図１５】
2019125695.tif 000049
【図１６】
2019125695.tif 000050
【図１７Ａ】
2019125695.tif 000051
【図１７Ｂ】
2019125695.tif 000052
【図１８Ａ】
2019125695.tif 000053
【図１８Ｂ】
2019125695.tif 000054
【図１８Ｃ】
2019125695.tif 000055
【図１８Ｄ】
2019125695.tif 000056
【図１９Ａ】
2019125695.tif 000057
【図１９Ｂ】
2019125695.tif 000058
【図１９Ｃ】
2019125695.tif 000059
【図１９Ｄ】
2019125695.tif 000060
【図１９Ｅ】
2019125695.tif 000061