(57)【要約】      （修正有）【課題】コンタクト抵抗の増加を抑制しつつ、コンタクトホールの側面の底部の周囲に配置された部材の侵食が抑制する。【解決手段】半導体装置１００は、基板１の第１面１Ａ上に配置されている第１段差部２Ａと、第１段差部２Ａを覆うように配置されている第１バリア膜３と、第１バリア膜３上に配置されている第１絶縁膜４とを備える。第１バリア膜３および第１絶縁膜４には、平面視において第１段差部２Ａと重ならない位置に、第１面１Ａに達するコンタクトホール３Ｈ，４Ｈが配置されている。上記半導体装置１００は、コンタクトホール３Ｈ，４Ｈの表面を覆うように配置されている第２バリア膜５と、コンタクトホール３Ｈ，４Ｈ内において第２バリア膜５上に配置されているコンタクト部６とをさらに備える。第１バリア膜３は、コンタクトホール３Ｈ，４Ｈの表面のうちの側面の底部において第１部３Ａは、第２バリア膜５に接している。【選択図】図１
2019125754.tif 000002
【特許請求の範囲】
【請求項１】
第１面を有する基板と、
前記第１面上に配置されている第１段差部と、
前記第１段差部を覆うように配置されている第１バリア膜と、
前記第１バリア膜上に配置されている第１絶縁膜とを備え、
前記第１バリア膜および前記第１絶縁膜には、平面視において前記第１段差部と重ならない位置に、前記第１面に達するコンタクトホールが配置されており、
前記コンタクトホールの表面を覆うように配置されている第２バリア膜と、
前記コンタクトホール内において前記第２バリア膜上に配置されているコンタクト部とをさらに備え、
前記第１段差部の前記第１面に対する高さは、前記コンタクトホールの前記第１面に対する高さよりも低く、
前記第１バリア膜は、前記コンタクトホールの前記表面のうちの側面の底部において露出する第１部を含み、
前記第１部は、前記第２バリア膜に接している、半導体装置。
【請求項２】
平面視において少なくとも前記コンタクトホールと重なる前記第１面の一部領域には、バリアメタル部が配置されており、
前記第１部は、前記バリアメタル部に接している、請求項１に記載の半導体装置。
【請求項３】
前記第１面上に前記第１段差部と間隔を隔てて配置されている第２段差部をさらに備え、
前記第１バリア膜は、前記第１段差部および前記第２段差部を覆うように配置されており、
前記第１絶縁膜は、前記第１段差部および前記第２段差部上に配置されており、前記コンタクトホールは、前記第１段差部と前記第２段差部との間に配置されており、
前記第１段差部と前記第２段差部との間の距離は前記コンタクトホールの開口幅よりも広い、請求項１または２に記載の半導体装置。
【請求項４】
前記第１バリア膜は、前記第１段差部の側面の底部に面している第２部をさらに含み、
前記第１面に沿った方向における前記第１部と前記第２部との間の距離は、前記第１面に垂直な方向における前記第１バリア膜の厚みよりも長い、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１段差部は、導電部と、前記第１面に垂直な断面視において前記導電部の周囲を囲むように配置された第２絶縁膜とを含み、
前記第２絶縁膜が、前記第１段差部の前記側面の前記底部を成している、請求項４に記載の半導体装置。
【請求項６】
前記第１バリア膜および前記第２バリア膜は、前記第１絶縁膜と比べて、前記コンタクト部を構成する材料とフッ素との化合物によるエッチングレートが遅い材料で構成されている、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記基板を構成する材料は、珪素を含み、
前記第１バリア膜を構成する材料は、珪素および窒素を含み、
前記第２バリア膜を構成する材料は、チタンおよび窒素を含み、
前記コンタクト部を構成する材料は、Ｗを含む、請求項６に記載の半導体装置。
【請求項８】
第１面を有する半導体基板を準備する工程と、
前記第１面上に第１段差部を形成する工程と、
前記第１段差部を覆うように第１被覆膜を形成する工程と、
前記第１被覆膜上に第２被覆膜を形成する工程と、
前記第１被覆膜および前記第２被覆膜に前記第１面に達するコンタクトホールを形成することにより、第１バリア膜および第１絶縁膜を形成する工程と、
前記コンタクトホールの表面を覆うように第２バリア膜を形成する工程と、
前記コンタクトホール内において前記第２バリア膜上にコンタクト部を形成する工程とを備え、
前記第２被覆膜の前記第１面に対する高さは、前記第１段差部の前記第１面に対する高さよりも高くされ、
前記第１バリア膜および第１絶縁膜を形成する工程では、前記コンタクトホールが平面視において前記第１段差部と重ならない領域上に形成され、前記第１被覆膜から前記コンタクトホールの側面の底部において露出する第１部を含む前記第１バリア膜が形成され、かつ、前記第２被覆膜から前記第１絶縁膜が形成され、
前記第２バリア膜を形成する工程では、前記第２バリア膜が前記第１部と接するように形成される、半導体装置の製造方法。
【請求項９】
前記第１段差部を形成する工程では、前記第１面上に前記第１段差部と間隔を隔てて配置された第２段差部がさらに形成され、
前記第１被覆膜を形成する工程では、前記第１段差部および前記第２段差部を覆うように前記第１被覆膜が形成され、
前記第１バリア膜および第１絶縁膜を形成する工程では、平面視において前記第１段差部と前記第２段差部との間に位置する領域上の前記第１被覆膜および前記第２被覆膜に、前記コンタクトホールが形成され、かつ前記コンタクトホールの開口幅が、前記第１段差部と前記第２段差部との間の距離よりも狭くされる、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記コンタクト部を形成する工程において、前記コンタクト部はＣＶＤ法により形成され、前記第１バリア膜および前記第２バリア膜は、前記第１絶縁膜と比べて、前記コンタクト部を形成する工程において用いられるプロセスガスによるエッチングレートが遅い材料で構成されている、請求項８または９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置においてコンタクト部の微細化、特にはコンタクト部の幅の狭小化が進んでいる。半導体装置の製造方法において、コンタクト部は半導体基板上の層間絶縁膜に形成されたコンタクトホール内を埋め込むように形成されるため、コンタクト部の幅の狭小化はコンタクトホールの開口幅の狭小化を伴うものである。そこで、狭小化が進められたコンタクトホール内にも埋め込まれ易くコンタクト抵抗の低減を実現し得るコンタクト部を形成する技術として、タングステン（Ｗ），モリブデン（Ｍｏ），タンタル（Ｔａ）等の高融点金属を含む材料をＣＶＤ法により成膜する方法が知られている。
【０００３】
一方で、上記技術によりコンタクト部を形成する場合、例えばタングステンの成膜に用いられるＷＦ6等のプロセスガスによって半導体基板が侵食され、またはＷＦ6ガスから生成されるフッ化水素（ＨＦ）などの生成物によって酸化膜が侵食されるという問題がある。
【０００４】
特開平５−１５２２９２号公報（特許文献１）に記載には、酸化膜の周囲を覆うようにＴｉＮ層およびＷ層を形成する配線形成方法が開示されている。ＴｉＮ層およびＷ層は、Ｗ−ＣＶＤプロセスに用いられるＷＦ6ガスおよびＨＦガスが酸化膜、層間絶縁膜およびＳｉ基板中のＳｉと反応してこれらを侵食することを防止するバリア層としての役割を担っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−１５２２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に記載の配線形成方法によれば、ＴｉＮ層およびＷ層等のバリア層は、いずれもコンタクトホールが形成された後に該コンタクトホールを覆うように成膜される。そのため、ＴｉＮ層およびＷ層は、開口幅が狭小化されたコンタクトホールの側面の底部等については十分に成膜されにくい。その結果、コンタクトホール内の底部等では、上記のように侵食性を有するＷＦ6およびＨＦ等の侵入を十分に防止できず、当該部分の周囲の半導体基板および酸化膜等が侵食されるという問題がある。
【０００７】
本発明の主たる目的は、コンタクト抵抗が抑えられたコンタクト部を備えながらも、コンタクトホールの側面の底部の周囲に配置された部材の侵食が抑制された半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、第１面を有する基板と、第１面上に配置されている第１段差部と、第１段差部を覆うように配置されている第１バリア膜と、第１バリア膜上に配置されている第１絶縁膜とを備える。第１バリア膜および第１絶縁膜には、平面視において第１段差部と重ならない位置に、第１面に達するコンタクトホールが配置されている。上記半導体装置は、コンタクトホールの表面を覆うように配置されている第２バリア膜と、コンタクトホール内において第２バリア膜上に配置されているコンタクト部とをさらに備える。第１段差部の第１面に対する高さは、コンタクトホールの第１面に対する高さよりも低い。第１バリア膜は、コンタクトホールの表面のうちの側面の底部において露出する第１部を含む。第１部は、第２バリア膜に接している。
【発明の効果】
【０００９】
本発明に係る半導体装置によれば、段差部の高さはコンタクトホールの高さよりも低いため、段差部の底部の角部への第１バリア膜のカバレッジ性能は、上記特許文献１におけるコンタクトホールの底部の角部へのＴｉＮ層およびＷ層のカバレッジ性能と比べて高い。そのため、本発明によれば、コンタクト部の良好な電気的接続を実現しながらも、従来の半導体装置と比べてコンタクトホール内の底部の角部の周囲に配置された部材の侵食が抑制された半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係る半導体装置を示す断面図である。
【図２】実施の形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図３】実施の形態に係る半導体装置の製造方法の、図２に示される工程後の一工程を示す断面図である。
【図４】実施の形態に係る半導体装置の製造方法の、図３に示される工程後の一工程を示す断面図である。
【図５】実施の形態に係る半導体装置の製造方法の、図４に示される工程後の一工程を示す断面図である。
【図６】実施の形態に係る半導体装置の製造方法の、図５に示される工程後の一工程を示す断面図である。
【図７】実施の形態に係る半導体装置の製造方法の、図６に示される工程後の一工程を示す断面図である。
【図８】実施の形態に係る半導体装置の製造方法の、図７に示される工程後の一工程を示す断面図である。
【図９】実施の形態に係る半導体装置の製造方法の、図８に示される工程後の一工程を示す断面図である。
【図１０】本実施の形態に係る半導体装置の変形例を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００１２】
図１に示されるように、半導体装置１００は、半導体基板１と、段差部２と、第１バリア膜３と、第１絶縁膜４と、第２バリア膜５と、コンタクト部６とを主に備える。半導体基板１は、バリアメタル部７および拡散層８を含む。半導体装置１００は、任意の半導体素子を備えていればよいが、例えばＭＯＳＦＥＴを備えている。
【００１３】
半導体基板１は、第１面１Ａを有している。半導体基板１は、例えばシリコン（Ｓｉ）基板である。段差部２と、第１バリア膜３と、第１絶縁膜４と、第２バリア膜５と、コンタクト部６は、第１面１Ａ上に配置されている。バリアメタル部７および拡散層８は、第１面１Ａに配置されている。バリアメタル部７は、拡散層８内に配置されている。
【００１４】
図１においては、段差部２は、例えば第１面１Ａに垂直な断面視（以下、単に断面視という）において１つのコンタクト部６を挟むように複数配置されている。複数の段差部２は、第１段差部２Ａと、第１面１Ａに沿った方向において第１段差部２Ａと間隔を隔てて配置されている第２段差部２Ｂとを含む。各段差部２は、導電部としてのゲート電極２１と、断面視においてゲート電極２１の周囲を囲むように配置された第２絶縁膜２２とを含む。ゲート電極２１は、例えばゲート電極として構成されている。第２絶縁膜２２においてゲート電極２１と第１面１Ａとの間に配置されている部分は、例えばゲート絶縁膜として構成されている。
【００１５】
各段差部２の側面は、第２絶縁膜２２により構成されている。各段差部２の側面において第１面１Ａ側に位置する部分である底部は、後述する第１バリア膜３の第２部３Ｂと接している。さらに、各段差部２の側面の底部は、後述するバリアメタル部７と接している。
【００１６】
ゲート電極２１を構成する材料は、導電性を有する任意の材料であればよいが、例えば不純物が導入された多結晶シリコン（ドープドポリシリコン）を含む。第２絶縁膜２２を構成する材料は、電気的絶縁性を有する任意の材料であればよいが、例えば酸化ケイ素（ＳｉＯ2）を含む。
【００１７】
図１に示されるように、第１バリア膜３は、第１面１Ａ上に配置されている。第１バリア膜３は、各段差部２を覆うように配置されている。第１バリア膜３は、各段差部２の側面の底部と接している。さらに、第１バリア膜３は、平面視において各段差部２の上記側面に接する第１面１Ａの一部領域を覆うように配置されている。
【００１８】
第１バリア膜３には、コンタクトホール３Ｈが配置されている。コンタクトホール３Ｈは、平面視において各段差部２と重ならない領域上に配置されている。コンタクトホール３Ｈの内部には、第２バリア膜５およびコンタクト部６が配置されている。コンタクトホール３Ｈの側面は、後述する第１絶縁膜４に配置されたコンタクトホール４Ｈの側面と連なっている。コンタクトホール３Ｈは、コンタクトホール３Ｈ，４Ｈの底部を構成している。
【００１９】
第１バリア膜３は、コンタクトホール３Ｈの側面の底部を成している第１部３Ａと、１つの段差部２の側面の底部と接している第２部３Ｂとを含む。第１部３Ａは、コンタクトホール４Ｈの側面の底部において露出して第２バリア膜５と接している。第１部３Ａおよび第２部３Ｂは、第１面１Ａに配置されているバリアメタル部７と接している。第１面１Ａに沿った方向における第１部３Ａと第２部３Ｂとの間の距離は、例えば第１面１Ａに垂直な方向における第１バリア膜３の厚みよりも長い。
【００２０】
第１バリア膜３の厚みは、複数の段差部２の第１面１Ａに対する高さＨ１よりも薄い。第１バリア膜３を構成する材料は、コンタクト部６を形成する工程において使用されるプロセスガスによるエッチングレートが第２絶縁膜２２を構成する材料と比べて遅い材料であればよいが、例えば窒化ケイ素（Ｓｉ3Ｎ4）を含む。
【００２１】
第１絶縁膜４は、第１面１Ａ上に配置されている。第１絶縁膜４は、第１バリア膜３上に配置されている。平面視における第１絶縁膜４の外周部は、第１バリア膜３の外周部と重なるように配置されている。第１絶縁膜４は、例えば層間絶縁膜として構成されている。第１絶縁膜４には、コンタクトホール４Ｈが配置されている。コンタクトホール４Ｈは、平面視において第１段差部２Ａおよび第１バリア膜３と重ならない領域上に配置されている。コンタクトホール４Ｈの内部には、第２バリア膜５およびコンタクト部６が配置されている。コンタクトホール３Ｈ，４Ｈは、第１面１Ａに達するように設けられている。すなわち、コンタクトホール３Ｈ，４Ｈは、第１面１Ａの一部を露出させている。コンタクトホール３Ｈ，４Ｈの内部に配置された第２バリア膜５の一部は、第１面１Ａの当該一部と接している。コンタクトホール３Ｈ，４Ｈの内部に配置されたコンタクト部６の一部は、第２バリア膜５を介して第１面１Ａの上記一部と電気的に接続されている。第１絶縁膜４を構成する材料は、電気的絶縁性を有する任意の材料であればよいが、例えば酸化ケイ素（ＳｉＯ2）を含む。
【００２２】
第２バリア膜５は、第１面１Ａ上に配置されている。第２バリア膜５は、コンタクトホール３Ｈ，４Ｈの表面を覆うように配置されている。具体的には、第２バリア膜５は、コンタクトホール３Ｈ，４Ｈの内部に露出する第１面１Ａの一部、第１バリア膜３の第１部３Ａ、および第１絶縁膜４を覆うように配置されている。第２バリア膜５においてコンタクトホール３Ｈの側面の底部上に配置されている部分の厚みは、第２バリア膜５においてコンタクトホール４Ｈの側面上に配置されている部分の厚み以下であってもよい。
【００２３】
第２バリア膜５を構成する材料は、コンタクト部６を形成する工程において使用されるプロセスガスによるエッチングレートが第２絶縁膜２２を構成する材料と比べて遅い材料であればよいが、例えば窒化チタン（ＴｉＮ）を含む。
【００２４】
コンタクト部６は、コンタクトホール３Ｈ，４Ｈ内において第２バリア膜５上に配置されている。コンタクト部６を構成する材料は、タングステン（Ｗ）、モリブデン（Ｍｏ）、およびタンタル（Ｔａ）等の高融点材料であればよいが、例えばＷを含む。
【００２５】
バリアメタル部７は、平面視において少なくともコンタクトホール３Ｈ，４Ｈと重なる第１面１Ａの一部領域に配置されている。図１に示されるように、バリアメタル部７は、例えば平面視においてコンタクトホール３Ｈ，４Ｈと重なる第１面１Ａの一部領域に配置されている。第１バリア膜３の第１部３Ａは、バリアメタル部７に接している。バリアメタル部７を構成する材料は、例えばチタンシリサイド（ＴｉＳｉｘ（ｘは正数））を含み、例えばＴｉＳｉ2を含む。拡散層８は、例えば平面視においてコンタクトホール３Ｈ，４Ｈと重なる第１面１Ａの一部領域および該一部領域の周囲に位置し第２絶縁膜２２の下方に位置する周辺領域に配置されている。
【００２６】
コンタクトホール３Ｈ，４Ｈの高さＨ２は、段差部２の高さＨ１よりも高い。コンタクトホール３Ｈ，４Ｈの開口幅Ｌ２は、第１段差部２Ａと第２段差部２Ｂとの間の距離Ｌ１よりも狭い。なお、コンタクトホール３Ｈ，４Ｈの開口幅Ｌ２は、平面視におけるコンタクトホール３Ｈ，４Ｈの中心を挟んで対向する側面間の最短距離を意味する。第１バリア膜３の厚みは、第２バリア膜５の厚み以上であり、好ましくは第２バリア膜５の厚み超えである。
【００２７】
次に、半導体装置１００の製造方法について説明する。まず、図２に示されるように、第１面１Ａを有する半導体基板１が準備される。半導体基板１の第１面１Ａ上には、絶縁膜２３と、導電膜２４とが形成されている。
【００２８】
次に、図３に示されるように、絶縁膜２３および導電膜２４の一部が除去される。本除去処理は、例えば同一のマスクを用いたエッチング処理として実施される。これにより、導電膜２４からゲート電極２１が形成されるとともに、絶縁膜２３からゲート絶縁膜２３が形成される。さらに、例えば上記エッチング処理に用いたマスクをマスクとして半導体基板１の第１面１Ａに不純物が導入されることにより、拡散層８が形成される。その後、上記エッチング処理に用いたマスクが除去される。
【００２９】
次に、図４に示されるように、ゲート電極２１を覆う第２絶縁膜２２が形成される。具体的には、絶縁膜がゲート電極２１を覆うように形成された後、平面視においてゲート電極２１と重ならない領域上に配置された該絶縁膜のうちの一部が除去される。これにより、ゲート電極２１および第２絶縁膜２２を含む複数の段差部２が形成される。
【００３０】
次に、図５に示されるように、第１面１Ａ上に、Ｔｉ膜３０が形成される。Ｔｉ膜３０は、複数の段差部２から露出している第１面１Ａに接するように形成された部分を含む。
【００３１】
次に、窒素（Ｎ2）雰囲気下においてＴｉ膜３０に加熱処理が施される。これにより、第１面１Ａに接するように形成されたＴｉ膜３０の上記部分は、シリサイド化されて、構成材料にＴｉＳｉ2が含まれる膜とされる。次に、Ｔｉ膜３０においてシリサイド化されていない部分、すなわち第１面１Ａと接しておらず複数の段差部２を覆うように配置されており、主にＴｉで構成されている部分が選択的に除去される。これにより、図６に示されるように、第１面１Ａにバリアメタル部７が形成される。
【００３２】
次に、図７に示されるように、第１面１Ａ上に、第１被覆膜としての第１バリア膜３が形成される。次に、第１面１Ａ上に、第２被覆膜としての第１絶縁膜４が形成される。第１バリア膜３および第１絶縁膜４は、任意の方法により成膜され得るが、例えばＣＶＤ法またはスパッタリング法により成膜される。
【００３３】
次に、図８に示されるように、第１バリア膜３および第１絶縁膜４の各一部が除去される。本除去処理は、例えば同一のマスクを用いたエッチング処理として実施される。これにより、第１バリア膜３にコンタクトホール３Ｈが形成されるとともに、第１絶縁膜４にコンタクトホール４Ｈが形成される。その後、上記エッチング処理に用いたマスクが除去される。
【００３４】
次に、図９に示されるように、半導体基板１の第１面１Ａ上に、第２バリア膜５が形成される。第２バリア膜５は、任意の方法により成膜され得るが、例えばＣＶＤ法またはスパッタリング法により成膜される。これにより、コンタクトホール３Ｈ，４Ｈの表面を覆うように第２バリア膜５が形成される。
【００３５】
次に、コンタクトホール３Ｈ，４Ｈ内において第２バリア膜５上にコンタクト部６が形成される。コンタクト部６は、ＣＶＤ法により成膜される。コンタクト部６を構成する材料がＷを含む場合、プロセスガスとして例えば六フッ化タングステン（ＷＦ6）およびシラン（ＳｉＨ4）が用いられる。この場合、本工程での成膜プロセスは、以下の反応式により表される。
２ＷＦ6＋３ＳｉＨ4→２Ｗ＋３ＳｉＦ4＋６Ｈ2  ・・・式（１）
２ＷＦ6＋３Ｈ2→Ｗ＋６ＨＦ  ・・・式（２）
式（１）は、第１面１Ａ上にＷが成膜される際の反応式である。式（２）は、上記式（１）の反応により生成された水素（Ｈ2）とＷＦ6との反応式であり、本反応によりフッ化水素（ＨＦ）が生成される。一方で、本工程で上記プロセスガスに曝される半導体基板１の第１面１Ａ側の表面は、第２バリア膜５により覆われている。さらに、第２バリア膜５の厚みが最も薄くなり得るコンタクトホール３Ｈ，４Ｈの側面の底部は、第１バリア膜３のコンタクトホール３Ｈとして構成されている。言い換えると、コンタクトホール３Ｈ，４Ｈの側面の底部には第１バリア膜３の第１部３Ａが露出しており、第２バリア膜５は第１部３Ａと接している。そのため、本工程での成膜プロセスでは、プロセスガスおよび各反応により生成された生成物が半導体基板１、第１絶縁膜４および第２絶縁膜２２に到達することが抑制されており、その結果以下の反応の進行が抑制されている。
２ＷＦ6＋３Ｓｉ→２Ｗ＋３ＳｉＦ4    ・・・式（３）
ＳｉＯ2＋４ＨＦ→ＳｉＦ4＋Ｈ2Ｏ  ・・・式（４）
式（３）は、仮にＷＦ6が半導体基板１に達した場合に引き起こされる反応式であり、この反応が起こると半導体基板１が侵食される。式（４）は、仮に上記式（２）により生成されたＨＦが第１絶縁膜４または第２絶縁膜２２に達した場合に引き起こされる反応式であり、この反応が起こると第１絶縁膜４または第２絶縁膜２２が侵食される。
【００３６】
本工程では、上述のように第１バリア膜３および第２バリア膜５によって上記式（３）および式（４）の反応の進行が抑制されているため、半導体基板１、第１絶縁膜４および第２絶縁膜２２の侵食を抑制しながらも、低コンタクト抵抗を示すコンタクト部６を形成することができる。以上により、図１に示される半導体装置１００が製造される。
【００３７】
＜作用効果＞
半導体装置１００は、第１面１Ａを有する半導体基板１と、第１面１Ａ上に配置されている第１バリア膜３と、第１バリア膜３上に配置されている第１絶縁膜４とを備える。第１バリア膜３および第１絶縁膜４には、第１面１Ａに達するコンタクトホール３Ｈ，４Ｈが配置されている。半導体装置１００は、コンタクトホール３Ｈ，４Ｈの表面を覆うように配置されている第２バリア膜５と、コンタクトホール３Ｈ，４Ｈ内において第２バリア膜５上に配置されているコンタクト部６とをさらに備える。第１バリア膜３は、コンタクトホール３Ｈ，４Ｈの表面のうちの側面の底部において露出する第１部３Ａを含む。第１部３Ａは、第２バリア膜５に接している。
【００３８】
上述のように、コンタクトホール３Ｈ，４Ｈの開口幅が狭小化されると、コンタクトホール３Ｈ，４Ｈの表面上に配置された第２バリア膜５のステップカバレッジ性能が低下する。つまり、第２バリア膜５において、第１バリア膜３の第１部３Ａを覆うように配置された部分の厚みは、コンタクトホール３Ｈ，４Ｈの他の表面上に配置された他の部分の厚みと比べて、薄くなる。
【００３９】
一方で、半導体装置１００では、コンタクトホール３Ｈ，４Ｈの底部がコンタクトホール３Ｈから成っており、コンタクトホール３Ｈ，４Ｈの側面の底部は第１バリア膜３の第１部３Ａにより構成されている。そのため、第２バリア膜５においてコンタクトホール３Ｈ，４Ｈの底部を覆う部分は第１バリア膜３の第１部３Ａの表面上に配置されている。異なる観点から言えば、第２バリア膜５において底部を覆う部分と第１絶縁膜４との間に第１バリア膜３の第１部３Ａが配置されている。
【００４０】
そのため、半導体装置１００によれば、第２バリア膜５において第１バリア膜３の第１部３Ａを覆う部分の厚みが他の部分と比べて薄く、第２バリア膜５単体では第１絶縁膜４へのＷＦ6等の侵入を十分に抑制できない場合にも、第２バリア膜５において第１部３Ａを覆う部分と第１絶縁膜４との間に配置された第１バリア膜３が、第１絶縁膜４へのＷＦ6等の侵入を十分に抑制する。その結果、半導体装置１００は、その製造方法において低コンタクト抵抗の実現のために第１絶縁膜４等の部材に対し侵食性を示すプロセスガスが用いられても、従来の半導体装置と比べてこれらの侵食が抑制されている。半導体装置１００は、コンタクト抵抗が抑えられたコンタクト部６を備えながらも、コンタクトホール３Ｈ，４Ｈの側面の底部の周囲に配置された部材の侵食が抑制されている。
【００４１】
上記半導体装置１００は、第１面１Ａ上に配置されている第１段差部２Ａをさらに備えている。第１バリア膜３は、第１段差部２Ａを覆うように配置されている。コンタクトホール３Ｈ，４Ｈは、平面視において第１段差部２Ａと重ならない領域に配置されている。第１段差部２Ａの第１面１Ａに対する高さは、コンタクトホール３Ｈ，４Ｈの第１面１Ａに対する高さよりも低い。
【００４２】
このように、第１絶縁膜４が第１段差部２Ａを覆うように配置されている場合、第１バリア膜３は第１段差部２Ａを覆うように配置されているのが好ましい。このようにすれば、第１段差部２Ａの第１面１Ａに対する高さがコンタクトホール３Ｈ，４Ｈの第１面１Ａに対する高さよりも低いため、第１段差部２Ａの側面の底部を覆うように配置されている第１バリア膜３の第２部３Ｂも、第１部３Ａと同様に、第２バリア膜５において第１部３Ａを覆う部分と比べて、高いカバレッジ性能を示す。そのため、第２バリア膜５において第１部３Ａを覆う部分と第１絶縁膜４および第２絶縁膜２２との間に配置された第１バリア膜３が、第１絶縁膜４および第２絶縁膜２２へのＷＦ6等の侵入を十分に抑制する。その結果、半導体装置１００は、コンタクト抵抗が抑えられたコンタクト部６を備えながらも、コンタクトホール３Ｈ，４Ｈの側面の底部の周囲に配置された部材の侵食が抑制されている。
【００４３】
上記半導体装置１００において、平面視において少なくともコンタクトホール３Ｈ，４Ｈと重なる第１面１Ａの一部領域には、バリアメタル部７が配置されている。第１部３Ａは、バリアメタル部７に接している。
【００４４】
このようにすれば、第２バリア膜５において第１部３Ａを覆う部分と半導体基板１との間にバリアメタル部７が配置されている。そのため、第２バリア膜５において第１部３Ａを覆う部分の厚みが他の部分と比べて薄く、第２バリア膜５単体では半導体基板１へのＷＦ6等の侵入を十分に抑制できない場合にも、第２バリア膜５において第１部３Ａを覆う部分と半導体基板１との間に配置されたバリアメタル部７が、半導体基板１へのＷＦ6等の侵入を十分に抑制する。その結果、半導体装置１００は、その製造方法において低コンタクト抵抗の実現のために半導体基板１および第１絶縁膜４等の部材に対し侵食性を示すプロセスガスが用いられても、従来の半導体装置と比べてこれらの侵食が抑制されている。半導体装置１００は、コンタクト抵抗が抑えられたコンタクト部６を備えながらも、コンタクトホール３Ｈ，４Ｈの側面の底部の周囲に配置された部材の侵食が抑制されている。
【００４５】
上記半導体装置１００は、第１面１Ａ上に第１段差部２Ａと間隔を隔てて配置されている第２段差部２Ｂをさらに備えている。第１バリア膜３は、第１段差部２Ａおよび第２段差部２Ｂを覆うように配置されている。第１絶縁膜４は、第１段差部２Ａおよび第２段差部２Ｂ上に配置されている。コンタクトホール３Ｈ，４Ｈは、第１段差部２Ａと第２段差部２Ｂとの間に配置されている。第１段差部２Ａと第２段差部２Ｂとの間の距離Ｌ１はコンタクトホール３Ｈ，４Ｈの開口幅Ｌ２よりも広い。
【００４６】
このようにしても、第１段差部２Ａおよび第２段差部２Ｂの第１面１Ａに対する高さがコンタクトホール３Ｈ，４Ｈの第１面１Ａに対する高さよりも低く、かつ第１段差部２Ａと第２段差部２Ｂとの間の距離Ｌ１がコンタクトホール３Ｈ，４Ｈの開口幅Ｌ２よりも広いため、第１段差部２Ａおよび第２段差部２Ｂの側面の底部を覆うように配置されている第１バリア膜３の第２部３Ｂは、第２バリア膜５において第１部３Ａを覆う部分と比べて高いカバレッジ性能を示す。そのため、第２バリア膜５単体では第１絶縁膜４および第１段差部２ＡにおいてＷＦ6に浸食され得る部分（第２絶縁膜２２）へのＷＦ6等の侵入を十分に抑制できない場合にも、第２バリア膜５において第１部３Ａを覆う部分と第１絶縁膜４および第２絶縁膜２２との間に配置された第１バリア膜３が、第１絶縁膜４および第２絶縁膜２２へのＷＦ6等の侵入を十分に抑制する。その結果、半導体装置１００は、コンタクト抵抗が抑えられたコンタクト部６を備えながらも、コンタクトホール３Ｈ，４Ｈの側面の底部の周囲に配置された部材の侵食が抑制されている。
【００４７】
上記半導体装置１００において、第１バリア膜３は、第１段差部２Ａの側面の底部に面している第２部３Ｂをさらに含む。第１面１Ａに沿った方向における第１部３Ａと第２部３Ｂとの間の距離は、第１面１Ａに垂直な方向における第１バリア膜３の厚みよりも長い。
【００４８】
このようにすれば、コンタクト部６と第２絶縁膜２２とを結ぶ方向における、第１バリア膜３においてバリアメタル部７と接している部分の長さが、第１バリア膜３の厚みよりも長くされる。そのため、このような第１バリア膜３は、第２絶縁膜２２へのＷＦ6等の侵入をより効果的に抑制することができる。
【００４９】
また、このような第１部３Ａは、第１段差部２Ａから離れた第１バリア膜３の平坦部分が加工されることにより形成される。そのため、第１部３Ａと第１面１Ａとの密着性は、第２バリア膜５において第１部３Ａを覆う部分と第１面１Ａとの密着性と比べて、高い。さらに、上記のような第１部３Ａと第１絶縁膜４との密着性も、比較的高い。そのため、このような第１バリア膜３は、第１絶縁膜４および第２絶縁膜２２へのＷＦ6等の侵入をより効果的に抑制することができる。
【００５０】
上記半導体装置１００において、第１段差部２Ａは、導電部としてのゲート電極２１と、断面視においてゲート電極２１の周囲を囲むように配置された第２絶縁膜２２とを含む。第２絶縁膜２２が、第１段差部２Ａの側面の底部を成している。このように、半導体装置１００は、ゲート電極２１を有する半導体素子を備える半導体装置に好適であり、例えばＭＯＳＦＥＴを備える半導体装置に好適である。
【００５１】
上記半導体装置１００において、半導体基板１を構成する材料は、Ｓｉを含む。第２バリア膜５を構成する材料は、ＴｉＮを含む。バリアメタル部７を構成する材料は、ＴｉおよびＳｉを含む。コンタクト部６を構成する材料は、Ｗを含む。このようにすれば、コンタクト部６が第２バリア膜５およびバリアメタル部７を介して半導体基板１と低抵抗に接続されるとともに、第２バリア膜５およびバリアメタル部７がコンタクト部６のプロセスガスによる半導体基板１の侵食を抑制する。
【００５２】
上記半導体装置１００の製造方法は、第１面１Ａを有する半導体基板１を準備する工程と、第１面１Ａ上に第１被覆膜３Ｃを形成する工程と、第１被覆膜３Ｃ上に第２被覆膜４Ｃを形成する工程と、第１被覆膜３Ｃおよび第２被覆膜４Ｃに第１面１Ａに達するコンタクトホール３Ｈ，４Ｈを形成することにより、第１バリア膜３および第１絶縁膜４とを形成する工程と、コンタクトホール３Ｈ，４Ｈの表面を覆うように第２バリア膜５を形成する工程と、コンタクトホール３Ｈ，４Ｈ内において第２バリア膜５上にコンタクト部６を形成する工程とを備える。第１バリア膜３および第１絶縁膜４を形成する工程では、第１被覆膜３Ｃからコンタクトホール３Ｈ，４Ｈの側面の底部において露出する第１部３Ａを含む第１バリア膜３が形成され、第２被覆膜４Ｃから第１絶縁膜４が形成される。第２バリア膜５を形成する工程では、第２バリア膜５が第１部３Ａと接するように形成される。
【００５３】
第２バリア膜５を形成する工程において、コンタクトホール３Ｈ，４Ｈの第１部３Ａはコンタクトホール３Ｈにより構成されているため、第２バリア膜５においてコンタクトホール３Ｈ，４Ｈの第１部３Ａを覆う部分は第１バリア膜３の第１部３Ａの表面上に配置される。そのため、半導体装置１００の製造方法は、低コンタクト抵抗の実現のために第１絶縁膜４等の部材に対し侵食性を示すプロセスガスを用いながらも、これらの侵食を抑制することができる。その結果、上記製造方法により製造された半導体装置１００は、コンタクト抵抗が抑えられたコンタクト部６を備えながらも、コンタクトホール３Ｈ，４Ｈの側面の底部の周囲に配置された部材の侵食が抑制されている。
【００５４】
上記半導体装置１００は、第１被覆膜を形成する工程の前に、第１面１Ａ上に第１段差部２Ａを形成する工程をさらに備える。コンタクトホール３Ｈ，４Ｈを形成する工程では、コンタクトホール３Ｈ，４Ｈが平面視において第１段差部２Ａと重ならない領域上に形成される。第１段差部２Ａを形成する工程において形成される第１段差部２Ａの第１面１Ａに対する高さは、第２被覆膜の第１面１Ａに対する高さよりも低くされる。
【００５５】
このようにすれば、第１段差部２Ａの第１面１Ａに対する高さがコンタクトホール３Ｈ，４Ｈの第１面１Ａに対する高さよりも低いため、第１段差部２Ａの側面の底部を覆うように配置されている第１バリア膜３の第２部３Ｂは、第２バリア膜５において第１部３Ａを覆う部分と比べて高いカバレッジ性能能を示す。そのため、第２バリア膜５において第１部３Ａを覆う部分と第１絶縁膜４および第２絶縁膜２２との間に配置された第１バリア膜３が、第１絶縁膜４および第２絶縁膜２２へのＷＦ6等の侵入を十分に抑制する。その結果、半導体装置１００は、コンタクト抵抗が抑えられたコンタクト部６を備えながらも、コンタクトホール３Ｈ，４Ｈの側面の底部の周囲に配置された部材の侵食が抑制されている。
【００５６】
上記半導体装置１００において、第１段差部２Ａを形成する工程では、第１面１Ａ上に第１段差部２Ａと間隔を隔てて配置された第２段差部２Ｂがさらに形成される。第１被覆膜を形成する工程では、第１段差部２Ａおよび第２段差部２Ｂを覆うように第１被覆膜が形成される。コンタクトホール３Ｈ，４Ｈを形成する工程では、平面視において第１段差部２Ａと第２段差部２Ｂとの間に位置する領域上の第１被覆膜および第２被覆膜に、コンタクトホール３Ｈ，４Ｈが形成され、かつコンタクトホール３Ｈ，４Ｈの開口幅Ｌ２が、第１段差部２Ａと第２段差部２Ｂとの間の距離Ｌ１よりも狭くされる。
【００５７】
このようにしても、第１段差部２Ａおよび第２段差部２Ｂの第１面１Ａに対する高さがコンタクトホール３Ｈ，４Ｈの第１面１Ａに対する高さよりも低く、かつ第１段差部２Ａと第２段差部２Ｂとの間の距離がコンタクトホール３Ｈ，４Ｈの開口幅よりも広いため、第１段差部２Ａおよび第２段差部２Ｂの側面の底部を覆うように配置されている第１バリア膜３の第２部３Ｂは、第２バリア膜５において第１部３Ａを覆う部分と比べて高いカバレッジ性能を示す。そのため、第２バリア膜５単体では第１絶縁膜４および第１段差部２ＡにおいてＷＦ6に浸食され得る部分（第２絶縁膜２２）へのＷＦ6等の侵入を十分に抑制できない場合にも、第２バリア膜５において第１部３Ａを覆う部分と第１絶縁膜４および第２絶縁膜２２との間に配置された第１バリア膜３が、第１絶縁膜４および第２絶縁膜２２へのＷＦ6等の侵入を十分に抑制する。その結果、半導体装置１００は、コンタクト抵抗が抑えられたコンタクト部６を備えながらも、コンタクトホール３Ｈ，４Ｈの側面の底部の周囲に配置された部材の侵食が抑制されている。
【００５８】
＜変形例＞
図１０に示されるように、第１面１Ａに沿った方向における第１部３Ａと第２部３Ｂとの間の距離は、第１面１Ａに垂直な方向における第１バリア膜３の厚み以下であってもよい。このようにしても、第１段差部２Ａおよび第２段差部２Ｂの上記高さがコンタクトホール３Ｈ，４Ｈの上記高さよりも低いため、第１バリア膜３において第１段差部２Ａおよび第２段差部２Ｂの各側面の底部を覆う第２部３Ｂ、および第２部３Ｂよりも底部から離れた位置に配置される第１部３Ａは、第２バリア膜５において第１部３Ａを覆う部分と比べて高いカバレッジ性能を示す。その結果、図１０に示される半導体装置１０１は、コンタクト抵抗が抑えられたコンタクト部６を備えながらも、コンタクトホール３Ｈ，４Ｈの側面の底部の周囲に配置された部材の侵食が抑制されている。
【００５９】
また、図１０に示されるコンタクトホール３Ｈ，４Ｈの開口幅を図１に示されるコンタクトホール３Ｈ，４Ｈの開口幅と同等とした場合に、図１０に示される第１段差部２Ａと第２段差部２Ｂとの間の距離は、図１に示される第１段差部２Ａと第２段差部２Ｂとの間の距離よりも短くされ得る。そのため、図１０に示される半導体装置１０１では、図１に示される半導体装置１００と比べて、複数の段差部２がより高密度に配置され得る。
【００６０】
また、半導体装置１００，１０１は、コンタクト部６を挟むように配置された複数の段差部２を備えているがこれに限られるものではなく、任意の断面においてコンタクト部６に対して一方の側にのみ段差部２が配置されていてもよい。この場合、段差部２が配置されていない側では、第１面１Ａ上に平坦に配置された第１バリア膜３と、該第１バリア膜３上に配置された第１絶縁膜４と、第１絶縁膜４を覆う第２バリア膜５とが積層されていればよい。また、隣り合う２つのコンタクト部６の間には、複数の段差部２が配置されていてもよい。この場合、第１バリア膜３は、複数の段差部２を覆うように配置されていればよい。
【００６１】
以上のように本発明の実施の形態について説明を行なったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
【符号の説明】
【００６２】
１  半導体基板、１Ａ  第１面、２  段差部、２Ａ  第１段差部、２Ｂ  第２段差部、３  第１バリア膜、３Ａ  第１部、３Ｂ  第２部、３Ｃ  第１被覆膜、３Ｈ，４Ｈ  コンタクトホール、４  第１絶縁膜、４Ｃ  第２被覆膜、５  第２バリア膜、６  コンタクト部、７  バリアメタル部、２１  ゲート電極、２２  第２絶縁膜、２３  ゲート絶縁膜、１００，１０１  半導体装置。 
【図１】
2019125754.tif 000003
【図２】
2019125754.tif 000004
【図３】
2019125754.tif 000005
【図４】
2019125754.tif 000006
【図５】
2019125754.tif 000007
【図６】
2019125754.tif 000008
【図７】
2019125754.tif 000009
【図８】
2019125754.tif 000010
【図９】
2019125754.tif 000011
【図１０】
2019125754.tif 000012