(57)【要約】【課題】  ハーフブリッジ回路および電圧クランプ素子を有する電子回路を提供する。【解決手段】  少なくとも１つのスイッチング回路を有する電子回路が開示されている。この少なくとも１つのスイッチング回路は、電圧クランプ素子と、ハイサイドスイッチおよびローサイドスイッチを有するハーフブリッジとを含み、このハイサイドスイッチおよびローサイドスイッチがそれぞれ、制御ノードおよび負荷通路を備えるとともに、ハイサイドスイッチおよびローサイドスイッチの負荷通路が、直列に接続されている。電圧クランプ素子は、ハーフブリッジと並列に接続されていることで、ハイサイドスイッチおよびローサイドスイッチを接続し、かつ、電圧クランプ素子をハーフブリッジと接続している第１の導体の第１の全体のインダクタンスが、２０ｎＨ未満であるようになっている。【選択図】図１
2019050556.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのスイッチング回路を有する電子回路であって、
前記少なくとも１つのスイッチング回路が、電圧クランプ素子と、ハイサイドスイッチおよびローサイドスイッチを有するハーフブリッジとを備え、
前記ハイサイドスイッチおよび前記ローサイドスイッチがそれぞれ、制御ノードおよび負荷通路を備え、
前記ハイサイドスイッチおよび前記ローサイドスイッチの前記負荷通路が、直列に接続され、
前記電圧クランプ素子が、前記ハーフブリッジと並列に接続されていることで、前記ハイサイドスイッチおよび前記ローサイドスイッチを接続し、かつ、前記電圧クランプ素子を前記ハーフブリッジと接続している第１の導体の第１の全体のインダクタンスが、２０ｎＨ未満であるようになっている電子回路。
【請求項２】
前記第１の全体のインダクタンスが、１０ｎＨ未満または５ｎＨ未満である、請求項１に記載の電子回路。
【請求項３】
前記電圧クランプ素子と並列に接続された入力キャパシタをさらに備える、請求項１または２に記載の電子回路。
【請求項４】
前記入力キャパシタを前記電圧クランプ素子と接続している第２の導体の第２の全体のインダクタンスが、前記第１の全体のインダクタンスよりも大きいように、前記入力キャパシタが前記電圧クランプ素子と並列に接続されている、請求項３に記載の電子回路。
【請求項５】
前記第２の全体のインダクタンスと、前記第１の全体のインダクタンスとの間の比率が、５よりも大きく、１０よりも大きく、または２０よりも大きい、請求項４に記載の電子回路。
【請求項６】
前記ハイサイドスイッチおよび前記ローサイドスイッチのうちの少なくとも１つが、
ＩＧＢＴ、
ＭＯＳＦＥＴ、
ＪＦＥＴ、および
ＨＥＭＴ
からなる群から選択される少なくとも１つのスイッチング素子を備える、請求項１から５のいずれか一項に記載の電子回路。
【請求項７】
前記第１の導体が、
ボンドワイヤ、
半導体チップ上の接続パッド、
プリント回路基板上のトレース、
フラット導体、および
絶縁基板上の金属被覆
からなる群から選択される少なくとも１つの導電性素子を備える、請求項１から６のいずれか一項に記載の電子回路。
【請求項８】
前記電圧クランプ素子と直列に接続された整流素子をさらに備える、請求項１から７のいずれか一項に記載の電子回路。
【請求項９】
前記電圧クランプ素子がダイオードを備え、前記整流素子がダイオードを備えるとともに、前記電圧クランプ素子の前記ダイオードおよび前記整流素子の前記ダイオードが、背中合わせの構成で接続されている、請求項８に記載の電子回路。
【請求項１０】
前記電圧クランプ素子がＭＰＳダイオードを備える、請求項１から９のいずれか一項に記載の電子回路。
【請求項１１】
前記ＭＰＳダイオードが、ＳｉＣ  ＭＰＳダイオード、Ｓｉ  ＭＰＳダイオード、またはＧａＮ  ＭＰＳダイオードのうちの１つである、請求項１０に記載の電子回路。
【請求項１２】
前記少なくとも１つのスイッチング回路が、２つ以上のスイッチング回路を備える、請求項１から１１のいずれか一項に記載の電子回路。
【請求項１３】
前記ハイサイドスイッチと並列に接続された第１のフリーホイール素子と、前記ローサイドスイッチと並列に接続された第２のフリーホイール素子とをさらに備える、請求項１から１２のいずれか一項に記載の電子回路。
【請求項１４】
前記少なくとも１つのハーフブリッジ回路が、１つのモジュールに組み込まれた、請求項１から１３のいずれか一項に記載の電子回路。
【請求項１５】
前記ハーフブリッジの前記ハイサイドスイッチが、少なくとも１つの第１の半導体チップを備え、前記ハーフブリッジの前記ローサイドスイッチが、少なくとも１つの第２の半導体チップを備え、前記電圧クランプ素子が、少なくとも１つの第３の半導体チップを備えるとともに、
前記モジュールが基板を備え、かつ、
前記少なくとも１つの第１の半導体チップ、前記少なくとも１つの第２の半導体チップ、および前記少なくとも１つの第３の半導体チップが前記基板に取り付けられている、請求項１４に記載の電子回路。
【請求項１６】
前記基板が第１の金属被覆、および前記第１の金属被覆とは別の第２の金属被覆を備え、
前記基板に取り付けられた前記少なくとも１つの第１の半導体チップおよび前記少なくとも１つの第３の半導体チップが、前記第１の金属被覆に取り付けられた前記少なくとも１つの第１の半導体チップおよび前記少なくとも１つの第３の半導体チップを備えるとともに、
前記基板に取り付けられた前記少なくとも１つの第２の半導体チップが、前記第２の金属被覆に取り付けられた前記少なくとも１つの第２の半導体チップを備える、請求項１５に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して電子回路に関し、特にハーフブリッジ回路を有する電子回路に関する。
【背景技術】
【０００２】
ハーフブリッジ回路は、ハイサイドスイッチおよびローサイドスイッチを含み、ハイサイドスイッチおよびローサイドスイッチは、それぞれが負荷通路および制御ノードを含むとともに、それらの負荷通路は直列に接続されている。通常、ハーフブリッジの出力は、回路ノードによって形成されており、そこにハイサイドスイッチおよびローサイドの両方の負荷通路が接続されている。さらに、ハイサイドスイッチおよびローサイドスイッチを有する直列回路は、電源ノード間で利用可能な電源電圧を受け取ることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ハーフブリッジ回路は、ほんの一例を挙げると、電圧インバータ、バックコンバータ、または負荷を駆動するための駆動回路といったような、様々な異なる回路用途で用いることができる。ハーフブリッジ回路の動作は、ハイサイドスイッチおよびローサイドスイッチのスイッチモード動作を含む場合がある。このようなスイッチモード動作により、ハイサイドスイッチまたはローサイドスイッチのうちの１つに流れる電流の急激な変化が生じる場合がある。特に、ハイサイドスイッチまたはローサイドスイッチのうちの１つが、電流が導通しているオン状態から、ブロックするオフ状態に変化した場合に、このような急激な変化が生じる場合がある。ハイサイドスイッチまたはローサイドスイッチのうちの１つに流れる電流の急激な変化が、ハーフブリッジのハイサイドスイッチおよびローサイドスイッチを接続するとともに、ハーフブリッジを電源ノードに接続する導体の寄生インダクタンスに電圧レベルが電源電圧よりもはるかに高い電圧スパイクを誘発する場合がある。
【０００４】
所与の寄生インダクタンスで、電流の変化が急激であるほど、電圧スパイクの電圧レベルは高くなる。電圧スパイクをある一定の電圧レベル未満に維持するために、ハイサイドスイッチとローサイドスイッチとのスイッチング速度を短縮することができる。しかしながら、これによりスイッチング損失が増大し、多くの場合、これは極めて望ましくないことである。別の選択肢としては、電圧スパイクに十分耐え得る高い電圧ブロック能力を有するハイサイドスイッチおよびローサイドスイッチを設計することがあろう。しかしながら、電圧ブロック能力を増大させると、どうしてもオン状態でのそれぞれのスイッチの電気抵抗であるオン抵抗が増大し、したがって導通損が増大してしまう。通常、電圧ブロック能力を増大させると、トランジスタデバイスのオンとオフとの切り換えに関連した損失であるスイッチング損失もまた増大する。やはり、これも望ましくない。
【課題を解決するための手段】
【０００５】
１つの例は、少なくとも１つのスイッチング回路を有する電子回路に関する。この少なくとも１つのスイッチング回路は、電圧クランプ素子と、ハイサイドスイッチおよびローサイドスイッチを有するハーフブリッジとを含み、このハイサイドスイッチおよびローサイドスイッチはそれぞれ、制御ノードおよび負荷通路を含むとともに、ハイサイドスイッチおよびローサイドスイッチの負荷通路は、直列に接続されている。電圧クランプ素子は、ハーフブリッジと並列に接続されていることで、ハイサイドスイッチとローサイドスイッチを接続し、電圧クランプ素子をハーフブリッジと接続している第１の導体の第１の全体のインダクタンスが、２０ナノヘンリー（ｎＨ）未満であるようになっている。
【０００６】
いくつかの例を、図面を参照しながら以下に説明する。図面は、ある一定の原理を図示する役割を果たすものであるので、これらの原理を理解するために必要な態様のみを図示している。図面は、縮尺通りではない。図面では、同一の参照符号は、同様な特徴部を表示する。
【図面の簡単な説明】
【０００７】
【図１】１つの例によるスイッチング回路を有する電子回路を示す。
【図２】動作時に図１に示す電子回路で生じる信号の波形を図示するタイミング図を示す。
【図３Ａ】図１に示すスイッチング回路で、どのように電子スイッチが実装され得るかの例を図示する。
【図３Ｂ】図１に示すスイッチング回路で、どのように電子スイッチが実装され得るかの例を図示する。
【図３Ｃ】図１に示すスイッチング回路で、どのように電子スイッチが実装され得るかの例を図示する。
【図４】図１に示すハーフブリッジ回路で、１つの電子スイッチを駆動するための駆動回路の１つの例を示す。
【図５】別の例によるスイッチング回路を有する電子回路を示す。
【図６】図５に示す電子回路の変形例を示す。
【図７】図１に示す電子回路で用いられる電圧クランプ素子の１つの例の垂直断面図を示す。
【図８】図７に示す電圧クランプ素子の１つの例による水平断面図を示す。
【図９Ａ】図１に示すタイプのスイッチング回路が組み込まれたモジュールの１つの例を示す。
【図９Ｂ】図１に示すタイプのスイッチング回路が組み込まれたモジュールの１つの例を示す。
【図１０】図６に示すタイプのスイッチング回路が組み込まれたモジュールの１つの例を示す。
【図１１】数個のスイッチング回路を含む電子回路の１つの例を示す。
【図１２】数個のスイッチング回路が組み込まれたモジュールを図示する。
【発明を実施するための形態】
【０００８】
以下の詳細な説明では、添付の図面を参照する。図面は、説明の一部を形成し、例示目的で、本発明がどのように用いられ、また実施され得るかの例を示す。そうでないことが明確に言及されていない限り、本明細書に記載された様々な実施形態の特徴を相互に組み合わせてもよいことを理解されたい。
【０００９】
図１は、１つの例によるスイッチング回路を有する電子回路を示す。スイッチング回路は、ハーフブリッジと、クランプ素子２とを含む。ハーフブリッジは、以下ではハイサイドスイッチと呼ばれる第１の電子スイッチ１１と、以下ではローサイドスイッチと呼ばれる第２の電子スイッチ１２と、クランプ素子２とを含む。ハイサイドスイッチ１１およびローサイドスイッチ１２はそれぞれ、制御ノード１１１、１１２、および、第１の負荷ノード１２１、１２２と、第２の負荷ノード１３１、１３２との間の負荷通路を含む。ハイサイドスイッチ１１およびローサイドスイッチ１２の負荷通路は、直列に接続されている。ハイサイドスイッチ１１の負荷通路１２１−１３１、およびローサイドスイッチ１２の負荷通路１２２−１３２がそこに接続されている回路ノードが、ハーフブリッジの出力ＯＵＴを形成している。
【００１０】
ハイサイドスイッチ１１は、制御ノード１１１で第１の駆動信号ＳＤＲＶ１を受信するように構成され、また、ローサイドスイッチ１２は、制御ノード１１２で第２の駆動信号ＳＤＲＶ２を受信するように構成されている。これら第１の駆動信号ＳＤＲＶ１、および第２の駆動信号ＳＤＲＶ２はそれぞれ、それぞれのスイッチ１１、スイッチ１２をオンまたはオフに切り換えるように構成されている。これら第１の駆動信号ＳＤＲＶ１、および第２の駆動信号ＳＤＲＶ２を生成する駆動回路は、図１に示されていない。駆動回路の１つの例は、図４を参照して後述する。
【００１１】
クランプ素子２は、ハーフブリッジと並列に接続されている。より具体的には、クランプ素子２は、ハイサイドスイッチ１１の負荷通路１２１−１３１、およびローサイドスイッチ１２の負荷通路１２２−１３２を含む直列回路と並列に接続されている。さらに、ハーフブリッジ１１、１２は、電子回路の入力に結合されている。入力は、第１の入力ノードＩＮ１および第２の入力ノードＩＮ２を含むとともに、入力電圧ＶＩＮを受け取るように構成されている。任意選択で、キャパシタ５０が、第１の入力ノードＩＮ１と第２の入力ノードＩＮ２との間に接続されている。このキャパシタ５０は、以下では入力キャパシタと呼ばれるが、ＤＣリンクキャパシタと呼ばれる場合もある。
【００１２】
１つの例によれば、ハーフブリッジのハイサイドスイッチ１１およびローサイドスイッチ１２を接続し、電圧クランプ素子２をハーフブリッジと接続する導体の全体の寄生インダクタンスが、２０ナノヘンリー（ｎＨ）未満、１０ｎＨ未満、またさらには５ｎＨ未満であるように、電圧クランプ素子２がハーフブリッジと並列に接続されている。この全体の寄生インダクタンスは、以下では第１の寄生インダクタンスと呼ばれ、図１に示す回路図では、インダクタンスＬＰ３によって表されている。ハイサイドスイッチ１１をローサイドスイッチ１２と接続し、また、電圧クランプ素子２をハーフブリッジと接続する導体が、図１に示す回路図の接続ラインによって概略的に図示されている。１つの例によれば、また、図１に示すように、これらの導体は、電圧クランプ素子２を第１の電子スイッチ１１の第１の負荷ノード１２１と接続する第１の導体３１と、電圧クランプ素子２をローサイドスイッチ１２の第２の負荷ノード１３２と接続する第２の導体３２と、ハイサイドスイッチ１１の第２の負荷ノード１３１、およびローサイドスイッチ１２の第１の負荷ノード１２２を接続する第３の導体３３とを含む。この導体３１〜３３のグループが、以下では第１のグループの導体と呼ばれる。
【００１３】
図１に示す回路図では、第１のグループの導体３１〜３３は、接続ラインによって概略的に図示されている。電子回路の実装では、これらの導体３１〜３３はそれぞれ、ボンドワイヤ、半導体チップ上の接続パッド、プリント回路基板上のトレース、フラット導体、または絶縁基板上の金属被覆、のうちの少なくとも１つを含むことができる。さらに、任意のタイプの導電性材料を用いて、これらの導体３１〜３３を実装することができる。導電性材料の例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、プラチナ（Ｐｔ）、およびこれらの要素から形成された任意の合金が含まれるが、これらに限定されない。これらの導体３１〜３３がどのように実装され得るかの例を本明細書で後述する。
【００１４】
電子回路の実施態様では、導体３１〜３３が短いように、したがって、第１の寄生インダクタンスＬＰ３が２０ｎＨ未満の低インダクタンスであるように、ハーフブリッジ１１、１２の付近にクランプ素子２を物理的に配置することにより、２０ｎＨ未満の第１の寄生インダクタンスを得ることができる。
【００１５】
図１では、ＬＰ４は、入力ＩＮ１、ＩＮ２または入力キャパシタ５０をスイッチング回路と、特に、電圧クランプ素子２と接続する第２のグループの導体の全体の寄生インダクタンスを表す。この全体のインダクタンスは、以下では、第２の寄生インダクタンスと呼ばれる。図１を参照すると、第２のグループの導体は、第１の入力ノードＩＮ１を電圧クランプ素子２と接続する第４の導体４１と、第２の入力ノードＩＮ２を電圧クランプ素子２と接続する第５の導体４２とを含む。これらの第２のグループの導体４１〜４２の実施態様に関して、第１のグループの導体３１〜３３に関して上記で説明したことすべてを等しく適用する。
【００１６】
１つの例によれば、ハーフブリッジ１１、１２、およびクランプ素子２を有するスイッチング回路は、第２の寄生インダクタンスＬＰ４が第１の寄生インダクタンスＬＰ３よりも大きいように、入力ＩＮ１、ＩＮ２または入力キャパシタ５０に接続されている。１つの例によれば、第２の寄生インダクタンスＬＰ４と第１の寄生インダクタンスＬＰ３との間の比率ＬＰ４／ＬＰ３は、５よりも大きく、１０よりも大きく、または２０よりも大きい。
【００１７】
図２は、スイッチング回路の電圧クランプ素子２の関数を図示するタイミング図を示す。特に、図２は、ハイサイドスイッチ１１の制御ノード１１１によって受信された第１の駆動信号ＳＤＲＶ１と、電圧クランプ素子２の両端の電圧Ｖ２と、ハイサイドスイッチ１１の両端の電圧Ｖ１１と、ハイサイドスイッチ１１に流れる電流Ｉ１１、電圧クランプ素子２に流れる電流Ｉ２とのタイミング図を示す。第１の駆動信号ＳＤＲＶ１は、ハイサイドスイッチ１１をオンに切り換えるオンレベル、およびハイサイドスイッチ１１をオフに切り換えるオフレベルのうちの１つを有する。単に例示目的で、図２に示す例では、オンレベルは、高信号レベルとして描かれ、オフレベルは、低信号レベルとして描かれている。低信号レベルは、ゼロまたはマイナスの場合がある。
【００１８】
図２に示すタイミング図は、ハイサイドスイッチ１１に流れる電流Ｉ１１がゼロよりも大きくなり、ハーフブリッジの両端の電圧Ｖ１が入力電圧ＶＩＮと実質的に等しくなるように、ハイサイドスイッチ１１がオンに切り換わったときに始まる。図２では、ｔ１は、ハイサイドスイッチ１１をオフに切り換えるために、第１の駆動信号ＳＤＲＶ１の信号レベルが、オンレベルからオフレベルに変わる時間を表示する。この第１の時間ｔ１で始まり、ハイサイドスイッチ１１に流れる電流Ｉ１１は、以下ではハイサイド電流と呼ばれるが、それはゼロに向かって減少し始める。ハイサイド電流Ｉ１１のこの変化は、第１の寄生インダクタンスＬＰ３の誘導電圧Ｖ３（図１を参照）、および第２の寄生インダクタンスＬＰ４の誘導電圧Ｖ４に関連している。第１の寄生インダクタンスＬＰ３で誘導された電圧Ｖ３は、次の等式により得られる。
Ｖ３＝ＬＰ３・ｄＩ１／ｄｔ（１）、
式中、ＬＰ３は第１の寄生インダクタンスを表示し、ｄＩ１／ｄｔは、ハイサイド電流Ｉ１１の経時的変化を表示する。等式１からわかるように、誘導電圧Ｖ３の電圧レベルは、第１の寄生インダクタンスＬＰ３に比例し、また、ハイサイド電流Ｉ１１の変化ｄＩ１／ｄｔに比例している。ハイサイド電流の変化ｄＩ１／ｄｔは、ハイサイドスイッチ１１のスイッチング速度に依存する。すなわち、ハイサイドスイッチ１１が、いかに速くオン状態からオフ状態に切り換わるかに依存する。ハイサイドスイッチ１１またはローサイドスイッチ１２のスイッチング速度をどのように調節し得るかの一例は、本明細書で図４を参照して後述する。
【００１９】
ハイサイドスイッチ１１がオフに切り換わると、第２の寄生インダクタンスＬＰ４で誘導された電圧は、電圧クランプ素子２の両端の電圧Ｖ２を、入力電圧ＶＩＮを上回るまで上昇させる。クランプ素子２の両端の電圧Ｖ２がクランプ素子２のブレークスルー電圧に達すると、クランプ素子２は導通を開始し、したがって、実質的にクランプ素子２のブレークスルー電圧によって与えられる電圧レベルに電圧Ｖ２をクランプする。図２では、ｔ２は、クランプ素子２が導通を開始した時間を表示し、またｔ３は、クランプ素子２に流れる電流がゼロをなるように、ハーフブリッジの両端の電圧Ｖ１がクランプ素子２のブレークスルー電圧未満に低下した時間を表示する。
【００２０】
図２は、電圧Ｖ１１、Ｖ２および電流Ｉ１１、Ｉ２のタイミング図を概略的に図示する。寄生効果に起因する発振がこれらの電圧および電流に重ね合わせられている場合がある。しかしながら、このような発振は図２には示されていない。
【００２１】
クランプ素子２の両端の電圧Ｖ２をクランプすると、ハーフブリッジ１１、１２の両端の電圧Ｖ１が、実質的にクランプ素子２のブレークスルー電圧によって与えられた電圧に、ハイサイド電流Ｉ１１の変化によって第１の寄生インダクタンスＬＰ３で誘導された電圧Ｖ３を加えた電圧レベルにクランプされるという効果がある。第１の寄生インダクタンスＬＰ３が２０ｎＨ未満であるように、クランプ素子２がハイサイドスイッチ１１およびローサイドスイッチ１２を有するハーフブリッジ回路の付近に配置されているので、ハイサイドスイッチ１１が急速にオフに切り換わっても、ハーフブリッジの両端の電圧Ｖ１は、クランプ電圧よりもわずかに大きいにすぎず、これにより、ハイサイド電流Ｉ１１の急激な変化が生じる場合がある。このように、クランプ素子２は、ハイサイドスイッチ１１およびローサイドスイッチ１２のスイッチング速度が高速であっても、ハイサイドスイッチ１１およびローサイドスイッチ１２を有するハーフブリッジを過電圧から保護する。このように、ハイサイドスイッチ１１およびローサイドスイッチ１２のスイッチング速度は、それぞれの用途のニーズに適合させることが可能であり、過電圧からハーフブリッジを保護するために、寄生インダクタンスで誘導された電圧を低く保つように適合させる必要がない。
【００２２】
１つの例によれば、電圧クランプ素子２は、入力電圧ＶＩＮよりも大きな電圧をブロックする能力を有するダイオードを含み、アバランシェ（Ａｖａｌａｎｃｈｅ）モードで繰り返し動作させることが可能である。単に例示目的で、電圧クランプ素子２は、図１に示す例ではダイオードとして描かれている。ダイオードのカソードノード２２は、第１の供給電位が利用可能な第１の入力ノードＩＮ１に接続され、また、アノードノード２１は、第２の供給電位が利用可能な第２の入力ノードＩＮ２に接続されている。入力電圧ＶＩＮは、第１の供給電位と第２の供給電位との間の差である。さらに、第１の入力ノードＩＮ１で利用可能な第１の供給電位は、第２の入力ノードＩＮ２で利用可能な第２の供給電位よりも高い。
【００２３】
ハイサイドスイッチ１１およびローサイドスイッチ１２は、図１に示す例の電子スイッチとして、概略的に図示されているにすぎない。これらの電子スイッチ１１、１２は、様々な方法で実装することが可能である。いくつかの例が、図３Ａから図３Ｃに図示されている。図３Ａから図３Ｃでは、参照符号１は、ハイサイドスイッチ１１およびローサイドスイッチ１２のうちの任意の１つを表示し、また、参照符号１１、１２、および１３は、電子スイッチ１の制御ノード、第１の負荷ノード、および第２の負荷ノードをそれぞれ表示する。図３Ａを参照すると、電子スイッチ１は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）として実装することができる。ＩＧＢＴで実装した場合には、ＩＧＢＴのゲートノードが制御ノード１１を形成し、ＩＧＢＴのコレクタノードが第１の負荷ノード１２を形成し、また、ＩＧＢＴのエミッタノードが第２の負荷ノード１３を形成する。任意選択で、ＩＧＢＴは、第１の負荷ノード１２と第２の負荷ノード１３との間に接続された、集積ダイオードを含む（図３Ａに破線で図示されている）。
【００２４】
図３Ｂに示す別の例によれば、電子スイッチ１は、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を含む。ＭＯＳＦＥＴで実装した場合には、ＭＯＳＦＥＴのゲートノードが電子スイッチ１の制御ノード１１を形成し、ＭＯＳＦＥＴのドレインノードが第１の負荷ノード１２を形成し、また、ソースノードが第２の負荷ノード１３を形成する。図３Ｃに示すさらに別の例によれば、電子スイッチ１は、ＪＦＥＴ（接合型電界効果トランジスタ）、またはＨＥＭＴ（高電子移動度トランジスタ）を含む。ＪＦＥＴまたはＨＥＭＴで実装した場合には、ＪＦＥＴまたはＨＥＭＴのゲートノードが第１の制御ノード１１を形成し、ドレインノードが第１の負荷ノード１２を形成し、また、ソースノードが第２の負荷ノード１３を形成する。
【００２５】
１つの例によれば、同一のタイプの電子スイッチを用いて、ハイサイドスイッチ１１およびローサイドスイッチ１２を実装する。別の例によれば、タイプの異なる電子スイッチを用いて、ハイサイドスイッチ１１およびローサイドスイッチ１２を実装する。さらに、ハイサイドスイッチ１１またはローサイドスイッチ１２のうちの１つを形成するために、２つ以上のトランジスタデバイスを並列に接続することができる。この文脈において「並列に接続された」とは、個々のトランジスタデバイスの負荷通路が並列に接続され、また、個々のトランジスタデバイスが同じ駆動信号を受信するように、これらのトランジスタデバイスの制御ノードが接続されていることを意味する。並列に接続されるトランジスタデバイスは、同じタイプのトランジスタデバイスとすることができる。すなわち、２つ以上のＩＧＢＴ、ＭＯＳＦＥＴ、ＪＦＥＴまたはＨＥＭＴを並列に接続することができる。しかしながら、例えば、少なくとも１つのＭＯＳＦＥＴが少なくとも１つのＩＧＢＴと並列に接続されるように、タイプの異なるトランジスタデバイスを並列に接続させることもまた可能である。しかしながら、これは単なる一例である。他の組み合わせを用いてもまたよい。
【００２６】
図１を参照すると、任意選択で、第１のフリーホイール素子５１が、ハイサイドスイッチ１１の負荷通路１２１−１３１と並列に接続されており、第２のフリーホイール素子５２が、ローサイドスイッチ１２の負荷通路１２２−１３２と並列に接続されている。１つの例によれば、フリーホイール素子５１、５２は、ハイサイドスイッチ１１およびローサイドスイッチ１２に対する追加的ディスクリートデバイスである。別の例によれば、フリーホイール素子５１、５２は、ハイサイドスイッチ１１またはローサイドスイッチ１２に組み込まれている。例えば、ハイサイドスイッチ１１およびローサイドスイッチ１２がＭＯＳＦＥＴである場合には、ＭＯＳＦＥＴの内部ボディダイオードをそれぞれのフリーホイール素子として用いることができる。
【００２７】
ハイサイドスイッチ１１またはローサイドスイッチ１２を駆動することが可能な駆動回路５の１つの例が、図４に示されている。図４は、１つの駆動回路５、および１つの電子スイッチ１を示す。図４に示す電子スイッチ１は、ハイサイドスイッチ１１およびローサイドスイッチ１２のうちの任意の１つを表す。図４に示すタイプの２つの駆動回路は、１つはハイサイドスイッチ１１を駆動するために、もう１つはローサイドスイッチ１２を駆動するために、電子回路で実装することができる。単に例示目的で、電子スイッチ１は、図４に示す例ではＩＧＢＴとして描かれている。しかしながら、これは単なる一例である。ＩＧＢＴの代わりに、任意の他のタイプの電子スイッチを用いてもまたよい。
【００２８】
図４に示すＩＧＢＴ１、また、図３Ａから図３Ｃを参照して説明した任意の他のタイプのトランジスタデバイスも同様に、電圧制御されたデバイスである。この場合、駆動信号ＳＤＲＶは、制御ノード１１と第２の負荷ノード１３との間の電圧である。すなわち、駆動信号ＳＤＲＶは、ＩＧＢＴでは、ゲートノード１１とエミッタノード１３との間の電圧である（ＭＯＳＦＥＴでは、ゲートノード１１とソースノード１３との間の電圧であり、また、ＨＥＭＴまたはＪＦＥＴでは、ゲートノード１１とソースノード１３との間の電圧である）。
【００２９】
図４参照すると、駆動回路５は、第１のドライバ５１と、第２のドライバ５２とを含み、制御ノード１１と第２の負荷ノード１３との間に、それぞれ接続されている。第１のドライバ５１は、電子スイッチ１の制御ノード１１と第２の負荷ノード１３との間に直列に接続された、第１の電圧源５３１と、第１の電子スイッチ５１１と、任意選択の第１の抵抗器５２１とを含む。第２のドライバ５２は、電子スイッチ１の制御ノード１１と第２の負荷ノード１３との間に直列に接続された、任意選択の第２の電圧源５３２と、第２の電子スイッチ５１２と、任意選択の第２の抵抗器５２２とを含む。第１のドライバ５１は、第１のスイッチ５１１がオンに切り換わると、アクティブ化され、第１のスイッチ５１１がオフに切り換わると、非アクティブ化される。第２のドライバ５２は、第２のスイッチ５１２がオンに切り換わると、アクティブ化され、第２のスイッチ５１２がオフに切り換わると、非アクティブ化される。第１のドライバ５１、および第２のドライバ５２は、入力信号ＳＩＮに依存して制御回路５５によってアクティブ化され、また非アクティブ化される。入力信号ＳＩＮは、電子スイッチ１をオンに切り換えるか、オフに切り換えることが望ましいかどうかを表示する。入力信号ＳＩＮが、電子スイッチ１をオンに切り換えることが望ましいことを表示すると、制御回路５５は、第１の電子スイッチ５１１をオンに切り換えることにより第１のドライバ５１をアクティブ化し、第２の電子スイッチ５１２をオフに切り換えることにより第２のドライバ５２を非アクティブ化する。第１のドライバ５１がアクティブ化されると、駆動信号ＳＤＲＶは、第１のドライバ５１の電圧源５３１によって供給される電圧Ｖ５１と実質的に等しくなる。入力信号ＳＩＮが、電子スイッチ１をオフに切り換えることが望ましいことを表示すると、制御回路５５は、第１のスイッチ５１１をオフに切り換えることにより第１のドライバ５１を非アクティブ化し、第２のスイッチ５１２をオンに切り換えることにより第２のドライバ５２をアクティブ化する。第２のドライバ５２がアクティブであるとき、駆動信号ＳＤＲＶは、実質的にゼロと等しくなるか、または、第２のドライバ５２が電圧源５３２で実装される場合には、反転した電圧レベル−Ｖ５２の電圧が電圧源５３２によって生成される。
【００３０】
入力信号ＳＩＮは、マイクロコントローラなどの、ハーフブリッジの出力ＯＵＴの出力電圧の所望の波形に依存する任意のタイプのコントローラによって生成することができる。
【００３１】
図３Ａから図３Ｃに示すトランジスタデバイスのうちのいずれかのような、電圧制御された電子スイッチは、制御ノード１１と第２の負荷ノード１３との間に、内部キャパシタンス（通常、ゲート−エミッタキャパシタンスまたはゲート−ソースキャパシタンスと呼ばれる）を含む。この内部キャパシタンスは、図４に示す例では、ゲートノード１１と第２の負荷ノード１３との間に接続されているキャパシタによって図示されている。電子スイッチ１は、内部キャパシタンスの両端の電圧が電子スイッチ１の閾値電圧よりも高いように、この内部キャパシタンスが充電されると、オンに切り換わり、この内部キャパシタンスの両端の電圧が閾値電圧よりも低いように、この内部キャパシタンスが放電されると、オフに切り換わる。この内部キャパシタンスの充電速度が速いほど、電子スイッチ１は、速くオンに切り換わり、内部キャパシタンスの放電速度が速いほど、電子スイッチ１は、速くオフに切り換わる。オンに切り換えるときにスイッチング速度を調節するために、任意選択の第１の抵抗器５２１の抵抗を適切に調節することが可能である。同様な意味合いで、オフに切り換えるときのスイッチング速度は、任意選択の第２の抵抗器５２２の抵抗を適切に調節することによって調節可能である。概して、スイッチング速度は、これらの抵抗器５２１、５２２の抵抗が減少するにつれて増大する。
【００３２】
図５は、別の例による電子回路を示す。この例では、整流素子７がクランプ素子２と直列に接続されている。１つの例によれば、クランプ素子２および整流素子７はいずれも、ダイオードを含む。この場合、クランプ素子２のダイオードおよび整流素子７のダイオードは、背中合わせの構成で接続されている。図５に示す例では、これは、整流素子７のアノードノード７１をクランプ素子２のアノードノード２１に接続することにより得られる。整流素子７のカソードノード７２は、この例では第２の入力ノードＩＮ２に接続されている。図６に示す別の例によれば、クランプ素子２のダイオード、および整流素子７のダイオードは、整流素子７のカソードノード７２がクランプ素子２のカソードノード２２に接続された、背中合わせの構成で接続されている。整流素子７のアノードノード７１は、この例では、第１の入力ノードＩＮ１に接続されている。
【００３３】
１つの例によれば、整流素子は、シリコンまたは炭化ケイ素のショットキーダイオード（Ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅ）などの、ショットキーダイオードを含む。１つの例によれば、このショットキーダイオードの電圧ブロック能力は、入力電圧ＶＩＮに左右されず、例えば、１００Ｖ未満、またさらには５０Ｖ未満である。一方、クランプ素子の電圧ブロック能力は入力電圧ＶＩＮよりも高い。ハーフブリッジ１１、１２、およびクランプ素子２を有するスイッチング回路が用いられる特定の用途によっては、入力電圧ＶＩＮは、数百ボルト、例えば６００ボルトと、数キロボルト、例えば４キロボルトとの間の範囲から選択することができる。
【００３４】
１つの例によれば、クランプ素子２は、ＭＰＳ（マージドＰＩＮショットキー）ダイオードなどの、バイポーラと組み合わせたショットキーダイオードである。このタイプのダイオードは、１つのデバイスに組み込まれたショットキーダイオードと並列のバイポーラダイオードを含む。ＭＰＳダイオードの垂直断面図が、図７に概略的に図示されている。
【００３５】
図７は、ＭＰＳダイオードが組み込まれた半導体ボディ２００の一区分の垂直断面図を示す。１つの例によれば、半導体ボディ２００は、炭化ケイ素（ＳｉＣ）半導体ボディである。半導体ボディは、第１の表面２０１を含む。図７に示す垂直断面図は、第１の表面２０１に垂直な断面の半導体ボディ２００を示す。
【００３６】
半導体ボディ２００に組み込まれたＭＰＳダイオードは、ｎ型のベース領域２３、およびｎ型の第１のエミッタ領域２４を含む。第１のエミッタ領域２４は、ベース領域２３、および第１の表面２０１に対向する第２の表面２０２に隣接している。第１のエミッタ領域２４は、ＭＰＳダイオードのカソードノード２２に接続されているか、またはカソードノード２２を形成している。１つの例（図示されない）によれば、金属被覆が第１のエミッタ領域２４上に形成され、第１のエミッタ領域２４とオーム性接触を形成している。この場合には、金属被覆は、ＭＰＳダイオードのカソードノード２２を形成している。
【００３７】
図７を参照すると、ＭＰＳダイオードは、少なくとも１つの第１の区分２０１、および少なくとも１つの第２の区分２０２を含む。第１の区分２０１および第２の区分２０２はそれぞれ、ベース領域２３および第１のエミッタ領域２４からなる区分を含む。第１の区分２０１では、ＭＰＳダイオードは、ｐ型の第２のエミッタ領域２５を追加で含む。第２のエミッタ領域２５は、ベース領域２３に隣接し、第１の表面２０１の上の第１の金属被覆２６にオーム性接続されている。第２の区分２０２では、ベース領域２３は、第１の表面２０１まで延在し、ショットキー接触が、ベース領域２３と、第１の表面２０１の上の第２の金属被覆２７との間に形成されている。第１の金属被覆２６および第２の金属被覆２７はいずれも、ＭＰＳダイオードのアノードノード２１に接続されているか、または、アノードノード２１を形成している。図７に示すＭＰＳダイオードは、第１の金属被覆２６と、第２のエミッタ領域２５と、ベース領域２３の区分とによって第１の区分２０１に形成されたバイポーラダイオード、および第２の金属被覆２７と、ベース領域２３の区分と、第１のエミッタ領域２４の区分とによって第２の区分２０２に形成されたショットキーダイオードを含む。バイポーラダイオードおよびショットキーダイオードは、第１のエミッタ領域２４を共通に有することによって、また、第１の金属被覆２６および第２の金属被覆２７がアノードノード２１に接続されていることにより、並列に接続されている。
【００３８】
１つの例によれば、第１の金属被覆２６は、ニッケル−アルミニウム（ＮｉＡｌ）合金、アルミニウム−銅（ＡｌＣｕ）合金、アルミニウム−ケイ素−銅（ＡｌＳｉＣｕ）合金、銅（Ｃｕ）、またはアルミニウム（Ａｌ）のうちの少なくとも１つを含む。第２の金属被覆２７は、１つの例によれば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、または窒化チタン（ＴｉＮ）のうちの少なくとも１つを含む。１つの例によれば、同一タイプの金属が第１の金属被覆２６、および第２の金属被覆２７に用いられる。例えば、ベース領域２３のドーピング濃度が１Ｅ１８ｃｍ−３よりも低いか、１Ｅ１７ｃｍ−３よりも低いか、または１Ｅ１６ｃｍ−３よりも低い場合には、第１の金属被覆２６用の文脈で、本明細書で上述した金属または金属の合金は、第２の金属被覆にもまた用いることができる。この場合、ｐ型の第２のエミッタ領域２５とオーム性接触を形成するこれらの金属または金属の合金は、ベース領域２３とショットキー接触を形成する。
【００３９】
図７に示すタイプのＭＰＳダイオードは、高いアバランシェ堅牢性を有する。すなわち、ＭＰＳダイオードは、出力が破損した、または破壊された状態で、アバランシェモードで繰り返し動作させることができる。第２のエミッタ領域２５とベース領域２３との間のｐｎ接合を逆バイアスする、アノードノード２１とカソードノード２２との間に電圧が印加されると、ＭＰＳダイオードは、アバランシェモードで動作する。この電圧の電圧レベルがＭＰＳダイオードのアバランシェ降伏レベルに達すると、ｐｎ接合でアバランシェ降伏が生じ、これにより、電圧がアバランシェ降伏レベル未満に降下するまで、ＭＰＳダイオードに電流を導通させる。アバランシェ降伏は、第１の表面２０１から距離を置いて配置されたｐｎ接合で、すなわち、半導体ボディ２００の深部で生じる。これにより、ＭＰＳダイオードは、アバランシェ降伏に繰り返し耐え得るのに適したものになる。
【００４０】
１つの例によれば、クランプ素子２および整流素子７は、同じ半導体ボディ２００に組み込まれている。図７を参照すると、これは、ｎ型エミッタ領域２４とカソードノード２２との間にショットキー接触を形成することにより得ることができる。このようなショットキー接触の形成は、ｎ型エミッタ領域上にショットキーメタル７３を形成することを含ことができる。このショットキーメタルは、第２の金属被覆に関して本明細書の上記で説明した金属、または金属の合金のうちの１つを含むことができる。
【００４１】
図７は、ＭＰＳダイオードの１つの区分だけを示している。ＭＯＳダイオードは、図７に示すタイプの素子構造を複数個含むことができる。１つの例が図８に図示されており、第２のエミッタ領域２５を貫通し、ベース領域２３の領域に隣接する断面Ａ−Ａ（図８を参照）におけるＭＰＳダイオードの水平断面図を示す。図８に示す例では、ＭＰＳダイオードは、ベース領域２３の区分によって分けられた複数の第２のエミッタ領域２５を含む。単に例示目的で、第２のエミッタ領域２５は、図８に示す例では矩形である。しかしながら、これは、単なる一例である。第２のエミッタ領域２５は、円形、または六角形などの、任意の他のタイプの形状で同様に実装することができる。
【００４２】
１つの例によれば、ハーフブリッジと、任意選択のフリーホイール素子５１、５２と、クランプ素子２とを有するスイッチング回路は、半導体モジュールに組み込まれている。スイッチング回路が組み込まれている半導体モジュールの１つの例が、図９Ａおよび図９Ｂに示されている。図９Ａは、モジュールの上面図を示し、図９Ｂは、断面Ｂ−Ｂの垂直断面図を示す。図９Ａおよび図９Ｂでは、モジュールの個々の特徴部の参照符号の隣、または参照符号の下の括弧内の参照符号は、そのモジュールのそれぞれの特徴部によって形成されているスイッチング回路の特徴部を表示する。
【００４３】
図９Ａおよび図９Ｂを参照すると、モジュールは、絶縁性のキャリア６１と、キャリア６１の上にいくつかの金属被覆６２、６３、６４とを有する基板６０を含む。個々の金属被覆６２、６３、６４は、互いに距離を置いて配置されている。１つの例によれば、基板６０は、ＤＣＢ（ダイレクト・カッパ−ボンディング）基板である。この例では、キャリア６１は、セラミック材料を含み、金属被覆６２、６３、６４は、銅を含む。さらに、モジュールは、ハイサイドスイッチ１１が組み込まれている第１の半導体チップ７１１と、ローサイドスイッチ１２が組み込まれている第２の半導体チップ７１２と、クランプ素子２が組み込まれている第３の半導体チップ７２と、第１のフリーホイール素子５１が組み込まれている第４の半導体チップ７５１と、第２のフリーホイール素子５２が組み込まれている第５の半導体チップ７５２とを含む。第１の半導体チップ７１１、および第２の半導体チップ７１２はそれぞれ、第１の表面上に制御パッド７１１１、７１１２を、第２の表面上に第１の負荷パッド７１２１、７１２２（図９Ｂを参照）を、そして第１の表面上に第２の負荷パッド７１３１、７１３２を有する。制御パッド７１１１、７１１２は、それぞれの半導体チップ７１１、７１２に組み込まれた電子スイッチの制御ノード１１１、１１２を形成し、第１の負荷パッド７１２１、７１２２は、第１の負荷ノード１２１、１２２を形成し、また第２の負荷パッド７１３１、７１３２は、第２の負荷ノード１３１、１３２を形成している。第１の半導体チップ７１１、および第２の半導体チップ７１２の第１の負荷パッド７１２１、７１２２は、基板に取り付けられている。特に、第１の半導体チップ７１１の第１の負荷パッド７１２１は、第１の金属被覆６２に取り付けられ、かつ、電気的に接続されている。また、第２の半導体チップ７１２の第１の負荷パッド７１２２は、第２の金属被覆６３に取り付けられ、かつ、電気的に接続されている。第１の負荷パッド７１２１、７１２２の第１の金属被覆６２、および第２の金属被覆６３への取り付けは、これらの第１の負荷パッド７１２１、７１２２をはんだ付け、溶接、または接着のうちの１つによって、それぞれの金属被覆に取り付けることを含むことができる。しかしながら、はんだ付け層、溶接層、または接着層は、図９Ｂに示されていない。
【００４４】
クランプ素子２が組み込まれた第３の半導体チップ７２は、第１の表面上に第１の負荷パッド７２１、および第２の表面上に第２の負荷パッド７２２を含む。第１の負荷パッド７２１は、クランプ素子２のアノードノード２１を形成し、第２の負荷パッド７２２は、クランプ素子２のカソードノード２２を形成している。図９Ａおよび図９Ｂに示す例では、第３の半導体チップ７２の第２の負荷パッド７２２は、第１の金属被覆６２に取り付けられ、かつ、電気的に接続されており、これにより、第１の金属被覆６２を介して、第３の半導体チップ７２に組み込まれたクランプ素子のカソードノード２２、および第１の半導体チップ７１１に組み込まれたハイサイドスイッチ１１の第１の負荷ノード１２１が、電気的に接続されるようになっている。
【００４５】
第１のフリーホイール素子５１および第２のフリーホイール素子５２がそれぞれ組み込まれた、第４の半導体チップ７５１および第５の半導体チップ７５２はそれぞれ、第１の表面上に第１の負荷パッド７５１１、７５１２を、および第２の表面上に第２の負荷パッド（図９Ａおよび図９Ｂでは見えない）を含む。第１の負荷パッド７５１１、７５１２は、それぞれのフリーホイール素子５１、５２の第１の負荷ノード５１１、５１２（図１を参照）を形成し、第２の負荷パッドは、第２の負荷ノード５２１、５２２を形成している。１つの例によれば、フリーホイール素子５１、５２は、ダイオードである。この例では、第１の負荷ノード５１１、５１２はアノードノードであり、第２の負荷ノード５２１、５２２はカソードノードである。図９Ａに示す例では、第４の半導体チップ７５１の第２の負荷パッドは、第１の金属被覆６２に取り付けられ、かつ、電気的に接続されており、これにより、第２の金属被覆６２を介して、第４の半導体チップ７５１に組み込まれたフリーホイール素子５１の第２の負荷ノード５２１が、第１の半導体チップ７１１に組み込まれたハイサイドスイッチ１１の第１の負荷ノード１２１と電気的に接続されるようになっている。さらに、第５の半導体チップ７５２の第２の負荷パッドは、第２の金属被覆６３に取り付けられ、かつ、電気的に接続されており、これにより、第２の金属被覆６３を介して、第２のフリーホイール素子５２の第２の負荷ノード５２２が、第２の半導体チップ７１２に組み込まれたローサイドスイッチ１２の第１の負荷ノード１２２と電気的に接続されるようになっている。
【００４６】
モジュールは、複数の導体をさらに含む。単なる例示目的で、これらの導体は、図９Ａに示す例ではボンドワイヤとして描かれている。このようなボンドワイヤは、図９Ａでは、参照符号を付さずに太線で表されている。いくつかの例では、数個のボンドワイヤが、同じ接続パッドまたは金属被覆間で並列に接続されている。数個のボンドワイヤを並列に用いると、電気抵抗および寄生インダクタンスの低減に役立つ場合がある。しかしながら、数個のボンドワイヤを並列に有することは、単なる一例である。数個の並列のボンドワイヤの代わりに、１つのボンドワイヤだけを用いてもよい。あるいは、１つまたは複数のボンドワイヤの代わりに、フラット導体、銅クリップ、またはリボン接合を用いてもよい。
【００４７】
図９Ａを参照すると、ハイサイドスイッチ１１の第２の負荷ノード１３１を形成する第１の半導体チップ７１１の第２の負荷パッド７１３１は、第４の半導体チップ７５１の第１の負荷パッド７５１１に接続されており、これにより、ハイサイドスイッチ１１の第２の負荷ノード１３１を、第１のフリーホイール素子５１の第１の負荷ノード５１１と電気的に接続するようになっている。同様な意味合いで、第２の半導体チップ７１２の第２の負荷パッド７１３２は、第５の半導体チップ７５２の第１の負荷パッド７５１２と電気的に接続されており、これにより、ローサイドスイッチ１２の第２の負荷ノード１３２を、第２のフリーホイール素子５２の第１の負荷ノード５１２と電気的に接続するようになっている。これらの電気的接続は、図９Ａに示す例では、数個のボンドワイヤによって形成されている。しかしながら、これは単なる一例である。任意の他のタイプの導体を用いて、これらのパッドを電気的に接続することができる。
【００４８】
図９Ａを参照すると、モジュールは、入力と、出力と、制御ポートとをさらに含む。これらのポートはそれぞれ、モジュールのハウジング９から突き出たフラット導体によって形成することができる。ハウジングは、図９Ａおよび９Ｂに破線で図示されている。ハウジングは、基板６０および半導体チップ７１１、７１２、７２、７５１、７５２を覆っている。１つの例によれば、基板６０のキャリア６１は、半導体チップに面していない側の表面では、ハウジング９で覆われていないことにより、（図面に示されていない）冷却素子に基板６０を直接取り付けることが可能になる。別の例によれば、基板６０は、完全成形されており、したがって、やはりハウジングによって覆われている。
【００４９】
図９Ａを参照すると、モジュールは、第１の入力ノードＩＮ１および第２の入力ノードＩＮ２をそれぞれ形成する、第１の入力ポート８１、および第２の入力ポート８２を含む。図９Ａに示す例では、第１の入力ポート８１、および第２の入力ポート８２はそれぞれ、２つのフラット導体を含む。第１の入力ノードを形成するフラット導体８１は、第１の金属被覆６２に電気的に接続されており、第２の入力ノードを形成するフラット導体８２は、第３の金属被覆６４に電気的に接続されている。モジュールは、さらなるフラット導体によって形成された出力ポート８３をさらに含む。この出力ポート８３は、第２の金属被覆６３に電気的に接続されている。例えば、図９Ａに示すように、これらのポートのうちの１つと、これらの金属被覆のうちの１つとの間の電気的接続はそれぞれ、１つまたは複数のボンドワイヤを含む。
【００５０】
図９Ａを参照すると、モジュールは、第１の一対の制御ポート８４１、８５１、および第２の一対の制御ポート８４２、８５２をさらに含む。これらの対はそれぞれ、第１の制御ポート８４１、８４２、および第２の制御ポート８５１、８５２を含む。第１の一対の制御ポート８４１、８５１は、ハイサイドスイッチ１１に対する駆動信号を受信する役割を果たし、第２の一対の制御ポート８４２、８５２は、ローサイドスイッチ１２に対する駆動信号を受信する役割を果たす。第１の一対のうちの第１の制御ポート８４１は、第１の半導体チップ７１１の制御パッド７１１１に接続されており、第１の一対のうちの第２の制御ポート８５１は、第１の半導体チップ７１１の第２の負荷パッド７１３１に接続されている。同様な意味合いで、第２の一対のうちの第１の制御ポート８４２は、第２の半導体チップ７１２の制御パッド７１１２に接続されており、第２の一対のうちの第２の制御ポート８５２は、第２の半導体チップ７１２の第２の負荷パッド７１３２に接続されている。例えば、図９Ａに示すように、制御ポートのうちの１つと、制御パッドまたは負荷パッドのうちの１つとの間の電気的接続はそれぞれ、１つまたは複数のボンドワイヤを含む。
【００５１】
さらに、図９Ａに示すモジュールでは、第２の半導体チップ７１２に組み込まれたローサイドスイッチ１２の第２の負荷ノード１３２を第２の入力ノードＩＮ２に接続するために、第２の半導体チップ７１２の第２の負荷パッド７１３２が第３の金属被覆６４に接続され、第３の半導体チップ７２に組み込まれたクランプ素子２の第１の負荷ノード２１を第２の入力ノードＩＮ２に接続するために、第３の半導体チップ７２の第１の負荷パッド７２１が第３の金属被覆６４に接続され、また、第１の半導体チップ７１１に組み込まれたハイサイドスイッチ１１の第２の負荷ノード１３１、および第４の半導体チップ７５１に組み込まれた第１のフリーホイール素子５１の第１の負荷ノード５１１を出力ＯＵＴに接続するために、第１の半導体チップ７１１の第２の負荷パッド７１３１、および第４の半導体チップ７５１の第１の負荷パッド７５１１が第２の金属被覆６３に接続されている。例えば、図９Ａに示すように、これらの負荷パッドのうちの１つと、これらの金属被覆のうちの１つとの間の電気的接続はそれぞれ、１つまたは複数のボンドワイヤを含む。
【００５２】
図９Ａおよび図９Ｂに示すハーフブリッジ回路では、ハイサイドスイッチ１１およびローサイドスイッチ１２を接続し、かつ、ハーフブリッジをクランプ素子２と接続する導体は、金属被覆６２、６３、６４、およびボンドワイヤによって形成されている。例えば、図１に示す第１の導体３１は、第２の半導体チップ７２の第２の負荷パッド７２２、第１の金属被覆、および第１の半導体チップ７１１の第１の負荷パッド７１２１によって実質的に形成されており、第２の導体３２は、第１の半導体チップ７１１の第１の負荷パッド７１３１と、この第１の負荷パッド７１３１を第２の金属被覆６３に接続する接続部と、第２の金属被覆６３と、第２の半導体チップ７１２の第１の負荷パッド７１２２とによって実質的に形成されており、そして、第３の導体３３は、第２の半導体チップ７１２の第２の負荷パッド７１３２と、この第２の負荷パッド７１３２を第３の金属被覆６４に接続する接続部と、第３の金属被覆６４を第３の半導体チップ７２の第１の負荷パッド７２１に接続する接続部と、第３の半導体チップ７２の第１の負荷パッド７２１とによって実質的に形成されている。モジュールの内部にクランプ素子２を配置することによって、クランプ素子２をハーフブリッジと接続し、ハイサイドスイッチ１１とローサイドスイッチ１２とを接続する導体の、低寄生の第１のインダクタンスが得られる。
【００５３】
図１０は、図９Ａおよび図９Ｂに示すモジュールの変形例の上面図を示す。この例では、モジュールは、図６に示すような整流素子７を追加で含む。整流素子７は、第６の半導体チップ７７に組み込まれている。この第６の半導体チップ７７、およびクランプ素子を有する第３の半導体チップ７２は、第３の半導体チップ７２に組み込まれたクランプ素子２の第２の負荷ノード、および第６の半導体チップ７７に組み込まれた整流素子７の第２の負荷ノードが、第４の金属被覆６５を介して電気的に接続されているように、第４の金属被覆６５に取り付けられている。クランプ素子２の第２の負荷ノードは、第３の半導体チップ７２の第２の負荷パッドによって形成されており、整流素子７の第２の負荷ノードは、第６の半導体チップ７７の第２の負荷パッドによって形成されている。これらの第２の負荷パッドは、図１０には見えないところにある。図６に示すような、１つの例によれば、クランプ素子２および整流素子７の第２の負荷ノードがカソードノードであることで、カソードノードが第４の金属被覆６５によって接続されるようなっている。
【００５４】
第３の半導体チップ７２および第６の半導体チップ７７はそれぞれ、クランプ素子２および整流素子７の第１の負荷ノードを形成する第１の負荷パッド７２１、７７１を含む。１つの例によれば、第１の負荷ノードはアノードノードである。これらの第１の負荷パッド７２１、７７１は、第４の金属被覆６５に面していない側の、第３の半導体チップ７２および第６の半導体チップ７７の表面上に配置されている。この例では、クランプ素子２の第１の負荷ノード（アノードノード）１２を第２の入力ノードＩＮ２に接続するために、第３の半導体チップ７２の第１の負荷パッド７２１が第３の金属被覆６４に接続され、また、整流素子７の第１の負荷ノード（アノードノード）７１を第１の入力ノードＩＮ１に接続するために、第６の半導体チップ７７の第１の負荷パッド７７１が第１の金属被覆６２に接続されている。
【００５５】
図５に示すように、クランプ素子２のアノードノードと整流素子７のアノードノードとが接続されているのであれば、モジュール内の第３の半導体チップ７２および第６の半導体チップ７７の位置が変わり、これらの第３の半導体チップ７２、および第６の半導体チップ７７が反転し、第４の金属被覆６５が、アノードノードを形成する第２の負荷パッド７２２、７７２を接続し、クランプ素子２のカソードノードが第１の入力ＩＮ１を形成する第１の金属被覆６２に接続され、整流素子７のカソードノードが第２の入力ＩＮ２を形成する第３の金属被覆６４に接続されるようにする。
【００５６】
別の例（示されていない）によれば、整流素子７を有する第６の半導体チップ７７、およびクランプ素子２を有する第３の半導体チップ７２は、図９Ａに示すタイプのモジュール内にチップ・オン・チップ構成で配置されている。例えば、第６の半導体チップ７７の第１の負荷パッドが、第３の半導体チップ７２の第１の負荷パッド７２１に接続され、第６の半導体チップ７７の第２の負荷パッド７７２が、第３の金属被覆に接続されるように、第３の半導体チップ７２と、第３の金属被覆６４に接続されたボンドワイヤとの間に第６の半導体チップ７７が配置されている。
【００５７】
図１および図５に示す電子回路はそれぞれ、１つのスイッチング回路を含む。しかしながら、これは単なる一例である。図１１を参照すると、数個のこのようなスイッチング回路を１つの電子回路に含むことができる。単に例示目的で、図１１に示す電子回路は、３つのスイッチング回路Ｉ、ＩＩ、ＩＩＩを含む。これらのスイッチング回路はそれぞれ、図５に示すスイッチング回路に従って実装されている。これらのスイッチング回路Ｉ、ＩＩ、ＩＩＩでは、図５におけるものと同じ参照符号は、同じ特徴部を表示し、ここではスイッチング回路Ｉの参照符号は、＿Ｉで補足され、スイッチング回路ＩＩの参照符号は、＿ＩＩで補足され、また、スイッチング回路ＩＩＩの参照符号は、＿ＩＩＩで補足されている。これらのスイッチング回路はそれぞれ、入力ＩＮ１、ＩＮ２に接続されている。個々のスイッチング回路の整流素子７Ｉ、７ＩＩ、７ＩＩＩは、省略することができ、省略すれば、図１に示すタイプのスイッチング回路Ｉ、ＩＩ、ＩＩＩになる。図１１に示すタイプの電子回路は、例えば、三相インバータで用いることができる。
【００５８】
図１２は、電子回路が図１１に示すタイプの３つのスイッチング回路Ｉ、ＩＩ、ＩＩＩを有するとともに、任意選択の整流素子７Ｉ、７ＩＩ、７ＩＩＩが省略されているモジュールを図示する。図１２に示すモジュールは、共通のハウジング９内に配置された３つのサブモジュールを含む。これらのサブモジュールはそれぞれ、それ自体の基板を含み、図９Ａおよび図９Ｂに示すモジュールと同じやり方で実装されている。整流素子７Ｉ、７ＩＩ、７ＩＩＩを追加で実装するためには、これらのサブモジュールをそれぞれ、図１０に示すタイプのモジュールに置き換えることができる。これらのサブモジュールでは、図９Ａおよび図９Ｂにおけるものと同じ参照符号は、同じ特徴部を表示し、ここでは、スイッチング回路Ｉを実装するサブモジュールの参照符号は、＿Ｉで補足され、スイッチング回路ＩＩを実装するサブモジュールの参照符号は、＿ＩＩで補足され、また、スイッチング回路ＩＩＩを実装するサブモジュールの参照符号は、＿ＩＩＩで補足されている。図１２に示すモジュールでは、３つのサブモジュールは、第１の入力ポート８１を共通で有し、また、第２の入力ポート８２を共通で有する。
【符号の説明】
【００５９】
１  電子スイッチ
１１  ハイサイドスイッチ
１２  ローサイドスイッチ
２  クランプ素子
３１  第１の導体
３２  第２の導体
３３  第３の導体
４１  第４の導体
４２  第５の導体
５  駆動回路
５１  第１のフリーホイール素子
５２  第２のフリーホイール素子
７、７Ｉ、７ＩＩ、７ＩＩＩ  整流素子
９  ハウジング
１１、１１１、１１２  制御ノード
１２、１２１、１２２  第１の負荷ノード
１３、１３１、１３２  第２の負荷ノード
１２１−１３１  負荷通路
１２２−１３２  負荷通路
２０１  第１の区分
２０２  第２の区分
２１  アノードノード
２２  カソードノード
２３  ベース領域
２４  第１のエミッタ領域
２５  第２のエミッタ領域
２６  第１の金属被覆
２７  第２の金属被覆
５０  入力キャパシタ
５１１、５１２  第１の負荷ノード
５２１、５２２  第２の負荷ノード
５３１  第１の電圧源
５３２  第２の電圧源
５５  制御回路
６０  基板
６１  キャリア
６２  第１の金属被覆
６３  第２の金属被覆
６４  第３の金属被覆
６５  第４の金属被覆
７１  アノードノード
７１１  第１の半導体チップ
７１２  第２の半導体チップ
７２  第３の半導体チップ
７３  ショットキーメタル
７５１  第４の半導体チップ
７５２  第５の半導体チップ
７７  第６の半導体チップ
８１  第１の入力ポート
８２  第２の入力ポート
８３  出力ポート
８４１、８４２  第１の制御ポート
８５１、８５２  第２の制御ポート
２００  半導体ボディ
２０１  第１の表面
２０２  第２の表面
７１１１、７１１２  制御パッド
７１２１、７１２２  第１の負荷パッド
７１３１、７１３２  第２の負荷パッド
７２１  第１の負荷パッド
７２２  第２の負荷パッド
７５１１、７５１２  第１の負荷パッド
７７１  第１の負荷パッド
Ｉ１１  ハイサイド電流
Ｉ２  電流
ＩＮ１  第１の入力ノード
ＩＮ２  第２の入力ノード
ＬＰ３  第１の寄生インダクタンス
ＬＰ４  第２の寄生インダクタンス
ＯＵＴ  出力
ＳＤＲＶ  駆動信号
ＳＤＲＶ１  第１の駆動信号
ＳＤＲＶ２  第２の駆動信号
ＳＩＮ  入力信号
ｔ１、ｔ２、ｔ３  時間
ＶＩＮ  入力電圧
Ｖ１、Ｖ１１、Ｖ２  電圧
Ｖ３、Ｖ４  誘導電圧
Ｖ５１、Ｖ５２  電圧
Ｉ、ＩＩ、ＩＩＩ  スイッチング回路
【図１】
2019050556.tif 000003
【図２】
2019050556.tif 000004
【図３Ａ】
2019050556.tif 000005
【図３Ｂ】
2019050556.tif 000006
【図３Ｃ】
2019050556.tif 000007
【図４】
2019050556.tif 000008
【図５】
2019050556.tif 000009
【図６】
2019050556.tif 000010
【図７】
2019050556.tif 000011
【図８】
2019050556.tif 000012
【図９Ａ】
2019050556.tif 000013
【図９Ｂ】
2019050556.tif 000014
【図１０】
2019050556.tif 000015
【図１１】
2019050556.tif 000016
【図１２】
2019050556.tif 000017
【外国語明細書】
2019050556000001.pdf
2019050556000002.pdf
2019050556000003.pdf
2019050556000004.pdf