(57)【要約】      （修正有）【課題】半導体光集積素子の更なる高出力化において、検査工程を追加することなく製造コストの増大を防ぐ。【解決手段】ＤＦＢレーザ５１と、ＥＡ変調器５２と、ＳＯＡ５３とが、光出射方向にこの順に配置され同一基板上にモノリシック集積された半導体光集積素子を、光軸方向を揃えて複数二次元配列して半導体ウエハを形成するステップと、半導体ウエハを光出射方向に直交する面で劈開して、隣接する半導体光集積素子が同一の劈開端面を光出射面として共有する半導体バーを形成するステップと、半導体バーの各半導体光集積素子を、ＳＯＡの電極とＤＦＢレーザの電極を電気的に接続する接続配線部５１３ｄを介して通電駆動して検査するステップと、検査後に半導体バーの各半導体光集積素子を、隣接する半導体光集積素子との境界線で分離することにより接続配線部を切断して電気的に分離するステップとから構成されている。【選択図】図５
2019160840.tif 000002
【特許請求の範囲】
【請求項１】
ＤＦＢレーザと、ＥＡ変調器と、ＳＯＡとが同一基板上にモノリシック集積され、光出射方向に、前記ＤＦＢレーザ、前記ＥＡ変調器、および前記ＳＯＡの順に配置された半導体光集積素子であって、
複数の前記半導体光集積素子が、光軸方向を揃えて光出射方向に直交する方向に一次元配列して、隣接する前記半導体光集積素子が同一の劈開端面を光出射面として共有する半導体バーを形成しており、
前記半導体バーの前記各半導体光集積素子は、前記ＳＯＡの電極と前記ＤＦＢレーザの電極を電気的に接続する接続配線部を有しており、
前記接続配線部は、前記半導体バーにおいて隣接する半導体光集積素子との境界線を跨いで形成されている
ことを特徴とする半導体光集積素子。
【請求項２】
前記ＤＦＢレーザ、前記ＥＡ変調器、および前記ＳＯＡは、一括で形成されたメサストライプ構造で形成され、
前記メサストライプ構造の側壁は、一括成長されたｐ型およびｎ型の半導体層により埋め込まれた埋め込みヘテロ構造を有するように形成されている
ことを特徴とする請求項１記載の半導体光集積素子。
【請求項３】
前記ＳＯＡの長さが１５０μｍ以上あるように形成されている
ことを特徴とする請求項１または２に記載の半導体光集積素子。
【請求項４】
ＤＦＢレーザと、ＥＡ変調器と、ＳＯＡとが同一基板上にモノリシック集積され、光出射方向に、前記ＤＦＢレーザ、前記ＥＡ変調器、および前記ＳＯＡの順に配置された半導体光集積素子を、光軸方向を揃えて複数二次元配列して半導体ウエハを形成するステップと、
前記半導体ウエハを光出射方向に直交する面で劈開して、複数の前記半導体光集積素子が光出射方向に直交する方向に一次元配列して、隣接する前記半導体光集積素子が同一の劈開端面を光出射面として共有する半導体バーを形成するステップと、
前記半導体バーの状態において前記各半導体光集積素子を検査するステップと、
検査後に前記半導体バーの前記各半導体光集積素子を、隣接する半導体光集積素子との境界線で切断することにより、前記ＳＯＡと前記ＤＦＢレーザを電気的に分離するステップとから構成されており、
前記半導体ウエハを形成するステップにおいて、前記各半導体光集積素子には、隣接する半導体光集積素子との境界線を跨いで前記ＳＯＡと前記ＤＦＢレーザを電気的に接続する接続配線部が形成される
ことを特徴とする半導体光集積素子の製造方法。
【請求項５】
前記検査するステップにおいて、前記接続配線部を介して前記ＳＯＡと前記ＤＦＢレーザを同時に通電駆動して検査する、
ことを特徴とする請求項４記載の半導体光集積素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＩｎＰのような半導体基板上に、電界吸収型（Electroabsorption：ＥＡ）光変調器と半導体レーザを集積した変調レーザのような半導体光集積素子およびその製造方法に関する。より詳細には、ＥＡ変調器および半導体光増幅器（Semiconductor Optical Amplifier：ＳＯＡ）と分布帰還型（Distributed Feedback : ＤＦＢ）レーザからなる高出力の半導体光集積素子およびその製造方法に関する。
【背景技術】
【０００２】
近年の動画配信サービスの普及やモバイルトラフィック需要の増大に伴い、ネットワークトラフィックが爆発的に増大しており、特にアクセス系と呼ばれるネットワーク領域において次世代ネットワークに関する議論が活発化している。これら次世代のアクセス系ネットワークのトレンドとしては伝送距離の長延化・多分岐化が求められており、ここで用いられる半導体変調光源にも分岐比の増加を補うために光出力の高出力化への要求が高まっている。
【０００３】
電界吸収変調器集積型のＤＦＢ（ＥＡＤＦＢ）レーザは、変調電気信号で直接レーザを駆動する直接変調型のレーザと比較し、高い消光特性とすぐれたチャープ特性を有することから、これまでにアクセス系ネットワーク用光源を含め幅広い用途で用いられてきた。
【０００４】
図１に、従来の一般的なＥＡＤＦＢレーザの光出射方向に沿った概略の基板断面図を示す。一般的なＥＡＤＦＢレーザは、ＤＦＢレーザ１１およびＥＡ変調器（ＥＡＭ）１２が同一チップ内に光出射方向に沿ってモノリシック集積された導波路構造を有する。ＤＦＢレーザ１１は多重量子井戸（ＭＱＷ）からなる活性層１１ａを有し、共振器内に形成された回折格子１１ｂによって単一波長で発振する。また、ＥＡ変調器１２はＤＦＢレーザとは異なる組成の多重量子井戸（ＭＱＷ）からなる光吸収層１２ａを有し、電圧制御により光吸収量を変化させレーザ光を変調する。ＤＦＢレーザ１１からの出力レーザ光を透過・吸収する条件で、ＥＡ変調器１２を変調信号で電気的に駆動することで光を明滅させ、電気信号を光信号に変換（光変調）して出射する。
【０００５】
このＥＡＤＦＢレーザの課題は、光変調にＥＡ変調器における光吸収を用いるため、十分な消光特性と高光出力化が原理的にトレードオフの関係にあることである。
【０００６】
図２に、一般的なＥＡＤＦＢレーザの消光曲線を示し、光強度変調の原理を説明する。一般的なＥＡＤＦＢレーザにおいて高出力化を達成するための一つの手法は、ＥＡ変調器へ印加する逆方向バイアス電圧の絶対値を小さくし、ＥＡ変調器での光吸収を抑えることが挙げられる。しかし、この場合ＥＡ変調器の消光曲線の急峻性が低下した部分で動作するため、変調特性すなわち動的消光比（ＤＥＲ）が劣化してしまう。
【０００７】
もう一つの手法としては、ＤＦＢレーザの駆動電流を増大させ、ＤＦＢレーザからＥＡ変調器に入射するレーザ光強度を増やす方法が挙げられる。しかし、この方法ではＤＦＢレーザの消費電力が増大するだけでなく、ＥＡ変調器における光吸収とそれに伴うフォトカレントも増加して、消光特性が劣化してチップ全体の消費電力が過剰に増大してしまう。以上のように、従来のＥＡＤＦＢレーザでは十分な光出力と変調特性（動的消光比）の両立が困難であり、消費電力の過剰な増大が避けられなかった。
【０００８】
この課題に対して従来、ＥＡＤＦＢレーザの光出射端にさらに半導体光増幅器（ＳＯＡ）を集積したＥＡＤＦＢレーザ（SOA Assisted Extended Reach EADFB Laser：ＡＸＥＬ）が提案されている（非特許文献１）。
【０００９】
図３に、従来のＳＯＡを集積したＥＡＤＦＢレーザ（ＡＸＥＬ）の概略の基板断面図を示す。ＡＸＥＬにおいては、ＤＦＢレーザ３１で発生されＥＡ変調器３２によって変調されたレーザ信号光が、モノリシック集積されたＳＯＡ領域３３によって独立して増幅されて出力される。このためＡＸＥＬでは、光信号波形の品質を劣化させることなく、光出力の増大が可能となる。またＡＸＥＬでは、従来のＥＡＤＦＢレーザと比べて、ＤＦＢレーザ３１の駆動電流やＥＡ変調器３２のフォトカレントを過剰に増大させることなく、高出力化が可能である。
【００１０】
さらにＡＸＥＬでは、ＳＯＡ３３の活性層３３ａにＤＦＢレーザ３１の活性層３１ａと同一のＭＱＷ構造を用いる。従って、ＳＯＡ領域の集積のための再成長プロセスを追加することなく、従来のＥＡＤＦＢレーザと同一の製造工程でデバイス作製が可能である。
【００１１】
加えて、ＡＸＥＬの特徴としては、図３に示すように同一素子内のＳＯＡ３３とＤＦＢレーザ３１を電気的に接続し、同一端子で駆動可能であることも挙げられる。ＳＯＡ３３とＤＦＢレーザ３１を同一端子から駆動することによって、ＤＦＢレーザ３１の駆動電流の一部がＳＯＡ３３に供給される。この電流配分は、ＤＦＢレーザ３１の長さとＳＯＡ３３の長さの比率（体積）に応じて決まるため、ＳＯＡ３３とＤＦＢレーザ３１のそれぞれの領域は同一電流密度で動作することになる。この駆動方法により、ＡＸＥＬは従来のＥＡＤＦＢレーザに対して端子数を増加させることなく、同一の駆動方法で動作させることが可能となる（特許文献１）。
【００１２】
図４には、従来のＡＸＥＬの各領域の電極配置を示すチップ鳥瞰図を示す。図４においては、各領域の断面構造を分かりやすくするために、チップの基板の一部をカットして表現している。図４に示す従来のＡＸＥＬでは、チップ作製段階において素子上にＳＯＡ領域４３とＤＦＢレーザ領域４１の電極（４１ｃ、４３ｃ）が結線された電極パターンを設けており、チップ作製後の検査工程においてＳＯＡとＤＦＢレーザとを共通の端子から駆動することができる。これによりＡＸＥＬでは、ＳＯＡ領域の集積に伴う検査工程の増加がなく、従来のＥＡＤＦＢレーザと同じ検査工程をもちいることで各領域の正常性を判断することが可能である。
【００１３】
以上の通り、従来のＥＡＤＦＢレーザに対して、ＡＸＥＬはＳＯＡ領域の集積による高出力化と低消費電力化に加えて、ＥＡＤＦＢレーザと同一の作製工程と検査工程で製造が可能であることが大きな利点である。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１３−２５８３３６
【非特許文献】
【００１５】
【非特許文献１】W Kobayashi et al., “Novel approach for chirp and output power compensation applied to a 40-Gbit/s EADFB laser integrated with a short SOA,” Opt. Express, Vol. 23, No. 7, pp. 9533-9542, Apr. 2015
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、近年、特にアクセス系ネットワークなどにおいては、スプリッタ分岐比の増大に伴い変調光源に対する高出力化の要求が高まっている。前述した通り、一般的なＥＡＤＦＢレーザと比較して、ＡＸＥＬは低消費電力性と高出力特性に優れるが、将来的に要求される光出力を達成するためには更なる高出力化が不可欠である。
【００１７】
また、ＡＸＥＬの光出力を増大させるもう一つの手法として、ＳＯＡ領域で得られる光利得を増大させることが挙げられる。前述した通り、従来のＡＸＥＬではＳＯＡとＤＦＢレーザを共通の端子から駆動して動作させているため、ＤＦＢレーザが安定に動作するような駆動電流に調整した場合、ＳＯＡに印加される電流量も両者の体積比に応じて決定されてしまう。
【００１８】
そこで、ＡＸＥＬを更なる高出力で動作をさせるためには、ＳＯＡとＤＦＢレーザを別々の電流源から独立に駆動し、ＳＯＡに十分な駆動電流を供給する必要がある。加えて、ＡＸＥＬの高出力化に向けては、ＳＯＡ長を長く設計することが望ましい。これは前述のように、仮にＤＦＢレーザの共振器長を大きくしＤＦＢレーザからの光出力を増加させた場合には、ＥＡ変調器におけるフォトカレントと消費電力を増大させてしまうためである。
【００１９】
したがって、ＥＡ変調器での光吸収を受けず独立して光増幅が可能なように、ＳＯＡ長を大きく設計することが高出力化には必要となる。しかし、長いＳＯＡ長を採用した場合に懸念される問題は、ＳＯＡ内部のキャリア変動に伴うパターン効果により波形品質が劣化することが挙げられる。
【００２０】
このＳＯＡ内部でのパターン効果を抑制するためには、ＳＯＡ内部のキャリア密度を十分に増加させる必要があり、この場合もＤＦＢレーザとＳＯＡとを独立駆動し、ＤＦＢレーザに対してＳＯＡの電流密度を高く設定することが必要となる。
【００２１】
以上の点から、ＡＸＥＬの更なる高出力化に向けてはＳＯＡとＤＦＢレーザとを独立に駆動可能とすることが不可欠となる。その場合、ＡＸＥＬの製造時にＳＯＡ領域の正常性を別途確認する検査工程を追加する必要があり、これが製造コストの増大を招くことが課題となっていた。
【００２２】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、半導体光集積素子（ＡＸＥＬ）の更なる高出力化に向けて、ＡＸＥＬの製造時に別途ＳＯＡ領域の正常性を確認するための検査工程を追加する必要をなくし、製造コストの増大を防ぐことができる半導体光集積素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２３】
本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。
【００２４】
（発明の構成１）
ＤＦＢレーザと、ＥＡ変調器と、ＳＯＡとが同一基板上にモノリシック集積され、光出射方向に、前記ＤＦＢレーザ、前記ＥＡ変調器、および前記ＳＯＡの順に配置された半導体光集積素子であって、
複数の前記半導体光集積素子が、光軸方向を揃えて光出射方向に直交する方向に一次元配列して、隣接する前記半導体光集積素子が同一の劈開端面を光出射面として共有する半導体バーを形成しており、
前記半導体バーの前記各半導体光集積素子は、前記ＳＯＡの電極と前記ＤＦＢレーザの電極を電気的に接続する接続配線部を有しており、
前記接続配線部は、前記半導体バーにおいて隣接する半導体光集積素子との境界線を跨いで形成されている
ことを特徴とする半導体光集積素子。
【００２５】
（発明の構成２）
前記ＤＦＢレーザ、前記ＥＡ変調器、および前記ＳＯＡは、一括で形成されたメサストライプ構造で形成され、
前記メサストライプ構造の側壁は、一括成長されたｐ型およびｎ型の半導体層により埋め込まれた埋め込みヘテロ構造を有するように形成されている
ことを特徴とする発明の構成１記載の半導体光集積素子。
【００２６】
（発明の構成３）
前記ＳＯＡの長さが１５０μｍ以上あるように形成されている
ことを特徴とする発明の構成１または２に記載の半導体光集積素子。
【００２７】
（発明の構成４）
ＤＦＢレーザと、ＥＡ変調器と、ＳＯＡとが同一基板上にモノリシック集積され、光出射方向に、前記ＤＦＢレーザ、前記ＥＡ変調器、および前記ＳＯＡの順に配置された半導体光集積素子を、光軸方向を揃えて複数二次元配列して半導体ウエハを形成するステップと、
前記半導体ウエハを光出射方向に直交する面で劈開して、複数の前記半導体光集積素子が光出射方向に直交する方向に一次元配列して、隣接する前記半導体光集積素子が同一の劈開端面を光出射面として共有する半導体バーを形成するステップと、
前記半導体バーの状態において前記各半導体光集積素子を検査するステップと、
検査後に前記半導体バーの前記各半導体光集積素子を、隣接する半導体光集積素子との境界線で切断することにより、前記ＳＯＡと前記ＤＦＢレーザを電気的に分離するステップとから構成されており、
前記半導体ウエハを形成するステップにおいて、前記各半導体光集積素子には、隣接する半導体光集積素子との境界線を跨いで前記ＳＯＡと前記ＤＦＢレーザを電気的に接続する接続配線部が形成される
ことを特徴とする半導体光集積素子の製造方法。
【００２８】
（発明の構成５）
前記検査するステップにおいて、前記接続配線部を介して前記ＳＯＡと前記ＤＦＢレーザを同時に通電駆動して検査する、
ことを特徴とする発明の構成４記載の半導体光集積素子の製造方法。
【発明の効果】
【００２９】
以上記載したように、本発明の半導体光集積素子およびその製造方法によれば、ＡＸＥＬのような半導体光集積素子の更なる高出力化を図る場合において、検査工程を追加することなく、製造コストの増大を防ぐことが可能となる。
【図面の簡単な説明】
【００３０】
【図１】従来の一般的なＥＡＤＦＢレーザの概略の基板断面図である。
【図２】従来の一般的なＥＡＤＦＢレーザの消光曲線と強度変調の原理を説明する図である。
【図３】従来のＳＯＡを集積したＥＡＤＦＢレーザ（ＡＸＥＬ）の概略の基板断面図である。
【図４】従来のＡＸＥＬの各領域の電極配置を示すチップ鳥瞰図である。
【図５】本発明の実施例１におけるＡＸＥＬのチップ鳥瞰図（ａ）、半導体ウエハ上の複数のチップが二次元配列して形成された製造工程の途中状態を示す図（ｂ）である。
【図６】本発明の実施例１のＡＸＥＬの検査工程における半導体バーの一部を示す平面図である。
【図７】本発明の実施例２におけるＡＸＥＬチップの導波路の断面図である。
【図８】本発明の実施例２のＡＸＥＬの検査工程における半導体バーの一部を示す平面図である。
【発明を実施するための形態】
【００３１】
（本発明の概要）  本発明は上記問題を解決するために、ＡＸＥＬのチップ(素子)製造時の電極パターンとしてチップ内のＳＯＡとＤＦＢレーザを電気的に接続する接続配線部を設け、その接続配線部を隣接する隣のチップの領域にまたがって配置する。この時、接続配線部は検査後に隣接チップを分離する工程において切断されるように配置する。製造時に各領域の正常性を確認する検査工程は、複数のチップを光導波方向に直交する方向に一次元配列して含む半導体バーの状態で行われるため、各チップ（素子）のＳＯＡとＤＦＢレーザは電気的に接続した状態となっており、両者を同時に検査、確認できる。
【００３２】
検査工程後に隣接する素子を個別のチップに分離した際には、接続配線部は切断され各チップ素子内のＳＯＡとＤＦＢレーザが電気的に分離され、独立に駆動可能となる。
【００３３】
本発明では、ＡＸＥＬのＳＯＡとＤＦＢレーザを独立で駆動させるＡＸＥＬにおいて、その製造・検査工程におけるコストの増大を抑制し、従来のＥＡＤＦＢレーザと同一の製造プロセスと製造コストで超高出力な変調光源を実現する。すなわち、検査工程時には半導体バー内で各素子のＳＯＡ部とＥＡＤＦＢレーザ部が電気的に接続されており、従来のＥＡＤＦＢレーザと同じく１つの素子上の１つの電極に通電することで、ＳＯＡとＤＦＢレーザの正常性を同時に検査することができる。さらに、検査工程後に半導体バーを個別の素子に分離することで、各素子内のＳＯＡとＤＦＢレーザは電気的に分離され、実際に駆動させる際にはＳＯＡとＤＦＢレーザを任意の電流値で個別に動作させることが可能となる。
【００３４】
上記の本発明の効果は、ＡＸＥＬのＳＯＡ長およびＤＦＢレーザ長や、それぞれの長さの比に直接関連するものではないが、ＡＸＥＬの高出力化のためにＳＯＡ長を長く設計した場合には、パターン効果を抑制するためにＳＯＡに十分な駆動電流を供給する必要がある。従って、ＤＦＢレーザに対して相対的に長いＳＯＡを採用した場合には、ＳＯＡとＤＦＢレーザを独立して駆動することが不可欠である。一般的なＤＦＢレーザ長である３００μmを採用したＡＸＥＬにおいて、従来のようなＳＯＡとＤＦＢレーザを共通駆動で動作させた場合、ＳＯＡ長が１５０μm以上の場合にパターン効果の影響が顕著になる。従ってＳＯＡ長１５０μｍ以上のＡＸＥＬにおいて、本発明は特に大きな効果を発揮する。
【００３５】
以下、図面を参照しながら本発明の実施例について詳細に説明する。
【実施例１】
【００３６】
図５に、本発明の実施例１におけるＡＸＥＬのチップ鳥瞰図を示す。図５（ａ）は、最終的に試験後、分離形成されたチップ単体の鳥瞰図であり、図５（ｂ）は半導体ウエハ上に複数のチップが二次元配列して形成された製造工程の途中状態を示し、後述の半導体バーの１つのチップが出射光の記号とともに例示されている。
【００３７】
本実施例１では、将来のアクセス系ネットワーク用途の高出力光源として一般的に要求される、9.0ｄＢｍ以上の変調時光出力特性の実現を目標としてチップを作製している。また、発振波長は１．５７μｍとした。
【００３８】
図５（ａ）の本実施例１におけるＡＸＥＬチップ素子は、図５（ｂ）に示すように、通常の半導体素子と同様に半導体ウエハの基板上に多数の素子が二次元配列して同時に多数作成される。図５（ｂ）において各ＡＸＥＬチップ素子は、複数の素子が一次元配列した半導体バーを単位として配列され、光軸方向を揃えて複数の半導体バーが二次元配列している。
【００３９】
図５（ａ）のＡＸＥＬチップ素子は、図４の従来のＡＸＥＬのチップと同様に、同一基板上に作製されたＤＦＢレーザ素子５１、ＥＡ変調器５２およびＳＯＡ５３が、光出射方向にこの順にモノリシック集積されて構成される。本実施例１のＡＸＥＬチップ素子では、ＤＦＢレーザ５１の共振器長を３００μm、ＥＡ変調器５２の長さを１２０μｍ、ＳＯＡ５３の長さを１５０μｍとして設計されている。
【００４０】
図５（ａ）の本実施例１におけるＡＸＥＬ素子作製には、ｎ−ＩｎＰ基板上に、下部ＳＣＨ（Separated Confinement Heterostructure）層、多重量子井戸層の活性層（ＭＱＷ１）、上部ＳＣＨ層を順次成長した初期基板ウエハを用いた。活性層（ＭＱＷ１）は、ＤＦＢレーザ５１の活性層５１ａおよびＳＯＡ５３の活性層５３ａとなる。
【００４１】
初めに、ＤＦＢレーザ５１の活性層５１ａの領域上に１．５７μｍを発振波長として動作するように調節された回折格子を形成した。次に、ＥＡ変調器５２となる部分を選択的にエッチングし、バットジョイント再成長によってＥＡ変調器の吸収層５２ａのための多重量子井戸構造（ＭＱＷ２）を成長した。
【００４２】
その後、再成長によって上部にｐ−ＩｎＰクラッド層を形成する。クラッド層の厚さは電極領域に光のフィールドがかからないように設計し本実施例１では２．０μｍを用いた。
【００４３】
次に、光導波路のメサ構造をエッチングによって形成し、再び埋め込み再成長によってメサの両脇にＦｅをドーピングした半絶縁性ＩｎＰ層を形成した。次に半導体基板の上部表面にＤＦＢレーザおよびＳＯＡの電極５１ｃ、５３ｃ、両者の接続配線部５１３ｄなどの電極パターンを形成した。その後、ＩｎＰ基板裏面を１５０μｍ程度まで研磨し、基板裏面に電極を形成して半導体ウエハ上での工程は完了となる。
【００４４】
本実施例１の導波路構造は、導波路に垂直な基板断面の厚み方向については、多重量子井戸層の活性層と上下のＳＣＨ層とからなるコア層（層厚の合計２００ｎｍ）と、コア層を上下から挟み込むＩｎＰクラッド層とからなる積層構造を持っている。基板断面の水平方向については、メサ両脇にＩｎＰ層が形成された埋め込みヘテロ構造を持っている。また、光導波路のストライプ幅は１．５μｍとし、レーザ共振器内に形成した回折格子に起因するＤＦＢモードで動作する。またＳＯＡ５３の部分では、初期成長基板で形成されたコア層構造がそのまま残存し、ＤＦＢレーザ５１の層構造との違いは回折格子の有無のみである。
【００４５】
図５（ｂ）に示すように、ウエハ上に光軸方向を揃えて二次元配列した複数の素子構造が完成した後、複数の素子が光出射方向に直交する方向に一次元配列した半導体バー構造を形成するように、ウエハを光出射方向に直交する面で劈開、分割した。各半導体バーには、隣接する素子同士が同一の劈開端面を光出射面または反射面として共有するように、複数の素子が等間隔に配置されており、各素子間の距離はチップ幅Ｗ＝４００μｍに設計されている。
【００４６】
ここで、半導体バーの全長は以後の工程の便宜を考慮して、例えば１０ｍｍ程度とし、半導体バー内には例えば２５個の素子が含まれているものとした。半導体バーのサイズは０．５７ｍｍｘ１０ｍｍ程度となり、２５個の素子が光出射方向に直交する方向に一次元配列している。ただし、本発明の効果は半導体バー長や半導体バー内の素子数、素子間隔に限定されるものではない。
【００４７】
この半導体バーの状態で、ＡＸＥＬ素子のＳＯＡ５３側の出射側劈開面に無反射（ＡＲ）コーティングを、ＤＦＢレーザ５１側の反射側劈開面に高反射（ＨＲ）コーティングを施した。
【００４８】
続いて、半導体バー内の各素子に電極プローブを落として、ＤＦＢレーザ部とＳＯＡ部を接続配線部を介して同時に通電駆動し、光出力測定を行うことでＤＦＢレーザ部とＳＯＡ部の正常性を検査した。
【００４９】
図６は、実施例１の製造方法の検査工程時の半導体バーの一部を、電極パターンを分かりやすく示すために模式的に示す平面図である。前述した通り半導体バーには２５個のチップが含まれるが、ここではＮ番目(Ｎ＜25)の素子を中心に４個の互いに隣接する素子部分のみを示した。検査後に最終的に半導体バー内の各素子を分離する際の、隣接素子との境界線となる劈開位置は、図６の４本の縦の点線で区分して示す。図６に示すように、Ｎ番目の素子においてＳＯＡ電極パッド６３ｃとＤＦＢレーザ電極パッド６１ｃは、Ｎ番目の素子の領域内に形成されている。
【００５０】
さらに、ＳＯＡ電極６３ｃとＤＦＢ電極６１ｃをそれぞれ電気的に接続するコの字型の接続配線部６１３ｄが、コの字の２本の横棒部分でＮ番目と隣接するＮ＋１番目の素子との境界線を跨いで形成されている。この接続配線部６１３ｄの構造によって、各素子を検査する半導体バーの状態において、各素子内におけるＳＯＡ電極６３ｃとＤＦＢ電極６１ｃは電気的に接続されている。
【００５１】
また、接続配線部６１３ｄはすべて、ＡＸＥＬのウェハ製造工程内でＤＦＢ電極６１ｃやＳＯＡ電極６３ｃを形成するプロセスで一括に形成することができ、接続配線部６１３ｄの追加による製造工程の負荷は増加しない。
【００５２】
この構造を用いたＡＸＥＬチップの検査工程において、ＤＦＢレーザ部６１とＳＯＡ部６３は電気的に接続されているため、ＤＦＢレーザ部とＳＯＡ部は同時に通電駆動され、検査を同時に実施できる。各素子の領域の正常性の検査後に、半導体バー内の各素子は、図６の縦の点線で示す隣接素子との境界線で劈開などによって分離され、接続配線部６１３ｄは切断される。
【００５３】
図６に示す通り、設計段階で決められた各素子の境界線を分離箇所として劈開することで、接続配線部６１３ｄは切断され、各素子内のＳＯＡ６３とＤＦＢレーザ６１は電気的に分離され、独立した電源から駆動可能となる。このとき、各素子内には半導体バーの状態の際に隣接していた素子の領域にあった接続配線部６１３ｄの一部が残存するが、これは各素子の動作や特性には影響を及ぼさない。
【００５４】
また、接続配線部６１３ｄの平面形状は図６に示すコの字形状に限定されるものではなく、隣接素子との分離で切断される形状であれば、折れ線、曲線を含む任意の形状であっても良い。
【００５５】
本実施例１の方法で製造されたＡＸＥＬ素子を用いた光送信機について、検査工程で各領域の正常性が確認された素子をモジュールに実装し10Ｇｂ／ｓの伝送特性評価を行った。ＥＡＭの逆方向印加電圧と変調振幅はＥＡＤＦＢレーザの一般的な変調条件を用い、それぞれＶｄｃ＝-0.7Ｖ、Ｖｐｐ＝2Ｖとした。
【００５６】
半導体レーザへの注入電流を120ｍＡ、ＳＯＡへの注入電流を80ｍＡに設定したところ、変調時光出力は10.0ｄＢｍであることを確認できた。このとき、ＤＦＢレーザに対してＳＯＡの方が高い電流密度で動作していることになる。この変調条件を用い、ＰＲＢＳ２31-1  ＮＲＺによる40ｋｍ伝送実験を実施した。
【００５７】
初めに、Ｂａｃｋ−ｔｏ−Ｂａｃｋでのアイ波形評価から良好なアイ開口が確認され、加えて40ｋｍのＳＭＦを用いた伝送実験においてもビット誤り率１０-12に達するエラーフリー動作が確認された。
【実施例２】
【００５８】
図７は、本発明の実施例２におけるＡＸＥＬチップの導波路の断面構造を示す図である。図７では、ｎ−ＩｎＰ基板７０の上にメサ構造７７で活性層７ａが設けられており、メサ構造７７の周囲はｐ−ＩｎＰ層７１、ｎ−ＩｎＰ層７２、ｐ−ＩｎＰクラッド層７３が形成されて導波路を埋め込んでおり、上面は電極７ｃと絶縁膜７ｅで覆われている。
【００５９】
本実施例２では、アクセス用光源として１２ｄＢｍ以上の変調時光出力の実現を目指し、導波路の断面構造に電流狭窄効果の高いｐ型、ｎ型半導体からなるサイリスタ構造を用いた埋め込みヘテロ構造を採用した。
【００６０】
一般的な埋め込みヘテロ構造には、ＥＡ変調器領域の寄生容量を低減し広帯域化を図るため、低容量化が可能な半絶縁性半導体層が電流ブロック層に用いられる。これに対して、実施例２の構造のｐ型、ｎ型半導体によるサイリスタ構造を用いた電流ブロック層は、電流狭窄効果が高く、半導体レーザに注入した電流が効率的に発光するため、高出力化が可能である。ただし、ｐ型およびｎ型の導電性半導体を電流ブロック層に用いた場合、ＥＡ変調器の電極パッド下部に半導体接合容量を生じることから、実施例１のように半絶縁性半導体による電流ブロック層と比較して変調時の帯域律速が大きくなる。
【００６１】
しかし、本実施例２のような高出力特性に特化した用途においては、比較的小さい変調速度であるので十分な帯域が確保できる。本実施例２で作製したＡＸＥＬ素子の発振波長帯は１．４９μｍ帯とした。また、本実施例２においては、同一基板上に作製されたＤＦＢレーザ、ＥＡ変調器およびＳＯＡから構成され、ＤＦＢレーザの共振器を３００μm、ＥＡ変調器を１２０μｍ、ＳＯＡを３００μｍの長さとした。
【００６２】
実施例２の素子作製には、ｎ−ＩｎＰ基板上に、下部ＳＣＨ（Separated Confinement Heterostructure）層、多重量子井戸層の活性層（ＭＱＷ１）、上部ＳＣＨ層、ｐ−ＩｎＰ層を順次成長した初期基板ウエハを用いた。
【００６３】
初めに、ＤＦＢレーザの領域に１．４９μｍ帯を発振波長として動作するように調節された回折格子を形成した。次に、ＥＡ変調器となる部分を選択的にエッチングし、バットジョイント再成長によってＥＡ変調器の吸収層となる多重量子井戸構造（ＭＱＷ２）を成長した。
【００６４】
その後、図７の点線で示すメサ構造７７を形成し、ｐ型、ｎ型ＩｎＰ層７１，７２を順に成長しメサ両脇を埋め込み、電流ブロック層を形成した。
【００６５】
続いて、メサ上部の絶縁膜を除去後に、再成長によってｐ−ＩｎＰクラッド層７３を形成した。クラッド層の厚さは２．０μｍとした。続いてウエハ全面に絶縁膜７ｅを堆積し、電流を注入する各領域のストライプ上部の絶縁膜を除去した後、基板表面に実施例１と同様のＳＯＡ、ＥＡ変調器、およびＤＦＢレーザの各領域の電極パターン７ｃを形成した。接続配線部の電極パターンも同時に形成される。その後、ＩｎＰ基板裏面を１５０μｍ程度まで研磨し、基板裏面に電極を形成して半導体ウエハ上での工程は完了となる。
【００６６】
本実施例２におけるＡＸＥＬチップでは、光導波路のメサストライプ幅を１．５μｍとし、レーザ共振器内に形成した回折格子に起因するＤＦＢモードで動作する。またＳＯＡの部分では、初期成長基板で形成されたコア層構造がそのまま残存し、ＤＦＢレーザの層構造との層構造の違いは回折格子の有無のみである。
【００６７】
実施例２におけるＳＯＡ、ＥＡ変調器、およびＤＦＢレーザは、それぞれ共通の埋め込み再成長で形成されたｐ型、ｎ型ＩｎＰ電流ブロック層からなる埋め込みヘテロ構造を有する（図７）。
【００６８】
実施例１と同様に、ウエハ上に光軸方向を揃えて二次元配列した複数の素子構造が完成した後、複数の素子が光出射方向に直交する方向に一次元配列した半導体バー構造を形成するように、ウエハを光出射方向に直交する面で劈開、分割した。各半導体バーには、隣接する素子同士が同一の劈開端面を光出射面または反射面として共有するように、複数の素子が等間隔に配置されており、各素子間の距離はチップ幅Ｗ＝２００μｍに設計されている。
【００６９】
ここで、半導体バーの全長は以後の工程の便宜を考慮して、例えば１０ｍｍ程度とし、半導体バー内には例えば５０個の素子が含まれているものとした。半導体バーのサイズは０．７２ｍｍｘ１０ｍｍとなり、５０個の素子が光出射方向に直交する方向に一次元配列している。ただし、本発明の効果は半導体バー長や半導体バー内の素子数に限定されない。
【００７０】
この半導体バーの状態で、ＡＸＥＬ素子のＳＯＡ側の出射側劈開面に無反射（ＡＲ）コーティングを、ＤＦＢレーザ側の反射側劈開面に高反射（ＨＲ）コーティングを施した。
【００７１】
続いて、半導体バー内の各素子に電極プローブを落として、ＤＦＢレーザ部とＳＯＡ部を接続配線部を介して通電駆動し、光出力測定を行うことでＤＦＢレーザ部とＳＯＡ部の正常性を検査した。
【００７２】
図８は、実施例２の製造方法の検査工程時の半導体バーの一部を、電極パターンを分かりやすく示すために隣接する２つのチップ領域のみ模式的に示した平面図である。最終的に各素子を分離する際の境界線となる劈開位置を、中央の縦の点線で区分して示す。図８に示される通り、ＳＯＡ電極パッド８３ｃとＤＦＢレーザ電極パッド８１ｃは１つの素子の領域内に形成されている。
【００７３】
さらに、ＳＯＡ電極８３ｃとＤＦＢ電極８１ｃをそれぞれ電気的に接続するコの字型の接続配線部８１３ｄが、コの字の２本の横棒部分で隣接する素子との境界線を跨いで形成されている。この構造によって、各素子を分離する前の半導体バーの状態において、同一素子内のＤＦＢレーザ部８１とＳＯＡ部８３は電気的に接続されている。このため、検査工程においてＤＦＢレーザ部とＳＯＡ部は同時に通電駆動され、検査を同時に実施できる。検査後に半導体バー内の各素子は、図８中央の縦の点線で示す隣接素子との境界線で劈開によって分離され、接続配線部８１３ｄは切断される。
【００７４】
図８に示す通り、設計段階で決められた各素子の境界線を分離箇所として劈開などすることで、接続配線部８１３ｄは切断され、各素子内のＳＯＡ８３とＤＦＢレーザ８１は電気的に分離され、独立した電源から駆動可能となる。このとき、各素子内には半導体バーの状態の際に隣接していた素子の領域にあった接続配線部８１３ｄの一部が残留するが、これは各素子の動作特性には影響を及ぼさない。接続配線部８１３ｄの形状の任意性は実施例１と同様である。
【００７５】
本実施例２の方法で製造されたＡＸＥＬ素子を用いた光送信機について、検査工程で各領域の正常性が確認された素子をモジュールに実装し1.0Ｇｂ／ｓの伝送特性評価を行った。ＥＡＭの逆方向印加電圧と変調振幅はＥＡＤＦＢレーザの一般的な変調条件を用い、それぞれＶｄｃ＝-1.0Ｖ、Ｖｐｐ＝2Ｖとした。
【００７６】
半導体レーザへの注入電流を100ｍＡ、ＳＯＡへの注入電流を120ｍＡに設定したところ、ファイバ結合後の変調時光出力は12.0ｄＢｍが得られ目標としていた光出力に対して十分な高出力特性であることを確認できた。このとき、ＤＦＢレーザに対してＳＯＡの方が高い電流密度で動作していることになる。この動作条件において、ＰＲＢＳ２31-1  ＮＲＺによる20ｋｍ伝送実験を実施した。
【００７７】
初めに、Ｂａｃｋ−ｔｏ−Ｂａｃｋでのアイ波形評価から良好なアイ開口が確認され、加えて40ｋｍのＳＭＦを用いた伝送実験においてもビット誤り率１０-12に達するエラーフリー動作が確認された。
【産業上の利用可能性】
【００７８】
以上記載したように、本発明の半導体光集積素子およびその製造方法によれば、更なる高出力化を図ったＡＸＥＬにおいて、検査工程を追加することなく、製造コストを抑えることが可能となる。
【符号の説明】
【００７９】
１１、３１、４１、５１、６１、８１  ＤＦＢレーザ
１１ａ、３１ａ、４１ａ、５１ａ、７ａ  活性層
１１ｂ  回折格子
１２、３２、４２、５２、６２、８２  ＥＡ変調器（ＥＡＭ）
１２ａ、３２ａ、４２ａ、５２ａ  光吸収層
３３、４３、５３、６３、８３  ＳＯＡ
３３ａ、４３ａ、５３ａ  活性層
４１ｃ、４３ｃ、５１ｃ、５３ｃ、５１ｃ、５３ｃ、７ｃ、８１ｃ、８３ｃ  電極
５１３ｄ、６１３ｄ、８１３ｄ  接続配線部
７０  ｎ−ＩｎＰ基板
７７  メサ構造
７１  ｐ−ＩｎＰ層
７２  ｎ−ＩｎＰ層
７３  ｐ−ＩｎＰクラッド層
７ｅ  絶縁膜
【図１】
2019160840.tif 000003
【図２】
2019160840.tif 000004
【図３】
2019160840.tif 000005
【図４】
2019160840.tif 000006
【図５】
2019160840.tif 000007
【図６】
2019160840.tif 000008
【図７】
2019160840.tif 000009
【図８】
2019160840.tif 000010