(57)【要約】【課題】本発明の課題は、整合回路の計算を高速に行うことを目的とする。【解決手段】上記課題は、記憶部に記憶されたＳパラメータデータを用いて、アンテナ用の整合回路の損失抵抗を含めて、該整合回路の回路素子値を計算する第１計算部と、計算された前記整合回路の前記回路素子値のうち、ポート側の回路素子値に含まれる損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、該整合回路の損失抵抗の一部を該アンテナの特性とした合成Ｓパラメータデータを取得する取得部と、得られた前記合成Ｓパラメータデータに整合するように、前記整合回路の前記アンテナへの接続時の該整合回路の前記回路素子値を再計算する第２計算部とを有するアンテナ設計装置により達成される。【選択図】図５
2019160002.tif 000002
【特許請求の範囲】
【請求項１】
記憶部に記憶されたＳパラメータデータを用いて、アンテナ用の整合回路の損失抵抗を含めて、該整合回路の回路素子値を計算する第１計算部と、
計算された前記整合回路の前記回路素子値のうち、ポート側の回路素子値に含まれる損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、該整合回路の損失抵抗の一部を該アンテナの特性とした合成Ｓパラメータデータを取得する取得部と、
得られた前記合成Ｓパラメータデータに整合するように、前記整合回路の前記アンテナへの接続時の該整合回路の前記回路素子値を再計算する第２計算部と
を有するアンテナ設計装置。
【請求項２】
前記取得部は、前記整合回路のうち、前記ポート側に並列接続によるインピーダンスが存在する場合、該インピーダンスをアドミッタンスに変換し、変換により得られた損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、前記合成Ｓパラメータデータを取得する第１合成部を有することを特徴とする請求項１記載のアンテナ設計装置。
【請求項３】
前記取得部は、前記整合回路のうち、前記ポート側に直列接続によるインピーダンスが存在する場合、該インピーダンスの損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、前記合成Ｓパラメータデータを取得する第２合成部を有することを特徴とする請求項１記載のアンテナ設計装置。
【請求項４】
前記整合回路の回路構成のパターンごとに、前記合成Ｓパラメータデータを取得して、前記インピーダンスを再計算し、再計算された該インピーダンスの帯域の降順で該パターンをソートするソート部を更に有することを特徴とする請求項２又は３記載のアンテナ設計装置。
【請求項５】
前記整合回路の回路構成のパターンごとに、前記合成Ｓパラメータデータを取得して、前記インピーダンスを再計算し、該合成Ｓパラメータデータを用いてＱ値を算出し、該Ｑ値の昇順に該パターンをソートするソート部を更に有することを特徴とする請求項２又は３記載のアンテナ設計装置。
【請求項６】
記憶部に記憶されたＳパラメータデータを用いて、アンテナ用の整合回路の損失抵抗を含めて、該整合回路の回路素子値を計算し、
計算された前記整合回路の前記回路素子値のうち、ポート側の回路素子値に含まれる損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、該整合回路の損失抵抗の一部を該アンテナの特性とした合成Ｓパラメータデータを取得し、
得られた前記合成Ｓパラメータデータに整合するように、前記整合回路の前記アンテナへの接続時の該整合回路の前記回路素子値を再計算する
処理をコンピュータに行わせるアンテナ設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンテナ設計装置及びアンテナ設計プログラムに関する。
【背景技術】
【０００２】
近年、アンテナの小型化に伴い、様々な環境で小型アンテナが広く利用されている。また、小型アンテナに適した整合回路の開発も行われている。
【０００３】
一例として、アンテナに接続される整合回路に、アンテナ素子と直列に接続された第１可変容量素子と第１インダクタと、アンテナ素子と並列に接続された第２可変容量素子と第２インダクタとを備えることで、薄型の電子機器に収納可能とする技術が知られている。
【０００４】
また、アンテナと、寄生リアクタンスおよび損失抵抗を含む整合素子により構成される整合回路とを含むアンテナモデルを作成し、入力された第１のアンテナ特性を用いて計算した第２のアンテナ特性が、所望の規格値を満たすかを判定する技術等が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１５９０８３号公報
【特許文献２】特開２０１３−１４１０８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年のＩｏＴ（Internet  Of  Things）の適用範囲の拡大に伴って、様々な環境でアンテナの需要が高まっている。アンテナ特性は、貼付け対象、周囲環境等の違いにより異なるため、膨大な種類のアンテナが設計されている。
【０００７】
また、実現可能性の検証（ＰｏＣ：Proof  of  Concept）及び事業としての価値の検証（ＰｏＢ：Proof  of  Business）、また、製品化を効率的に行うには、設計したアンテナが環境に適していなければならない。アンテナ設計では、アンテナに接続される整合回路の特性をシミュレーションにより求めるが、整合回路は損失を含むため、特性を求めるには時間を要するといった問題がある。
【０００８】
したがって、１つの側面では、整合回路の計算を高速に行うことを目的とする。
【課題を解決するための手段】
【０００９】
一態様によれば、記憶部に記憶されたＳパラメータデータを用いて、アンテナ用の整合回路の損失抵抗を含めて、該整合回路の回路素子値を計算する第１計算部と、計算された前記整合回路の前記回路素子値のうち、ポート側の回路素子値に含まれる損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、該整合回路の損失抵抗の一部を該アンテナの特性とした合成Ｓパラメータデータを取得する取得部と、得られた前記合成Ｓパラメータデータに整合するように、前記整合回路の前記アンテナへの接続時の該整合回路の前記回路素子値を再計算する第２計算部とを有するアンテナ設計装置が提供される。
【００１０】
また、上記課題を解決するための手段として、アンテナ設計プログラム、及びアンテナ設計方法とすることもできる。
【発明の効果】
【００１１】
整合回路の計算を高速に行うことができる。
【図面の簡単な説明】
【００１２】
【図１】整合回路に損失がない場合の構成について説明するための図である。
【図２】整合回路に損失がある場合の構成について説明するための図である。
【図３】整合回路に損失がない場合のシミュレーション結果を示した図である。
【図４】整合回路に損失がある場合のシミュレーション結果を示した図である。
【図５】本実施例における計算手法を説明するための図である。
【図６】アンテナ設計装置のハードウェア構成を示す図である。
【図７】アンテナ設計装置の機能構成例を示す図である。
【図８】アンテナ設計装置によるアンテナ設計処理を説明するためのフローチャート図である。
【図９】整合回路計算処理を説明するためのフローチャート図である。
【図１０】全接続パターンの一例を示した図（続く）である。
【図１１】全接続パターンの一例を示した図（続き）である。
【図１２】接続パターンＮｏ．１の場合の処理例を説明するための図である。
【図１３】接続パターンＮｏ．２２の場合の処理例を説明するための図である。
【図１４】接続パターンＮｏ．４９の場合の処理例を説明するための図である。
【図１５】Ｓパラメータデータの例を示す図である。
【図１６】既存技術によるシミュレーション結果例を示す図である。
【図１７】本実施例によるシミュレーション結果例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。先ず、２本のアンテナの整合回路に損失がない場合の整合回路を決定する計算方法について説明する。図１は、整合回路に損失がない場合の構成について説明するための図である。図１において、アンテナ装置７は、２本のアンテナ８ａ及び８ｂと、アンテナ８ａに接続される整合回路３ａと、アンテナ８ｂに接続される整合回路３ｂと、無線モジュール４とを有する。アンテナ８ａ及び８ｂは、総称して、アンテナ８という場合がある。
【００１４】
整合回路に損失がないアンテナ装置７を表すモデル７ｍａでは、Ｓパラメータデータ８ｓｐと、整合回路３ａ−１及び３ａ−２と、終端４ａ−１及び４ａ−２とで表される。Ｓパラメータデータ８ｓｐは２本のアンテナ８ａ及び８ｂの回路特性を表している。Ｓパラメータデータ８ｓｐは、Ｓ１１、Ｓ２２、Ｓ２１、及びＳ１２によるＳパラメータ（Scattering  parameters）を示す。
【００１５】
整合回路３ａ−１は整合回路３ａを表し、整合回路３ａ−２は整合回路３ｂを表している。また、終端４ａ−１は無線モジュール４のうち整合回路３ａと接続される給電部を表し、終端４ａ−２は無線モジュール４のうち整合回路３ｂと接続される給電部を表している。終端４ａ−１及び４ａ−２には終端条件として抵抗値Ｚ０がそれぞれ与えられる。
【００１６】
このようなモデル７ｍａにおいて、Ｓパラメータデータ８ｓｐにおける、アンテナ８ａの根元からアンテナ８ａ側への反射係数をΓ１で表し、アンテナ８ａの根元から整合回路３ａ及び無線モジュール４（終端４ａ−１（給電部））側への反射係数をΓｍ１で表す。同様に、アンテナ８ｂの根元からアンテナ８ｂ側への反射係数をΓ２で表し、アンテナ８ｂの根元から整合回路３ｂ及び無線モジュール４（終端４ａ−２（給電部））側への反射係数をΓｍ２で表す。反射係数Γｍ１及びΓｍ２は、
【００１７】
【数１】
2019160002.tif 000003
で表され、上記式を同時に満たすような整合回路３ａ−１及び３ａ−２のインピーダンスＺｍ１及びＺｍ２を決定すればよい。この数１は、
【００１８】
【数２】
2019160002.tif 000004
と表せる。
【００１９】
整合回路に損失がない場合、上述した数１及び数２により、反射係数Γｍ１が反射係数Γ１の複素共役となり、かつ、反射係数Γｍ２が反射係数Γ２の複素共役となるように方程式を解くことで、整合回路３ａ−１のインピーダンスＺｍ１及び整合回路３ａ−２のインピーダンスＺｍ２を得ることができる。
【００２０】
しかしながら、整合回路３ａ−１及び３ａ−２に損失が含まれている場合には、
【００２１】
【数３】
2019160002.tif 000005
の条件が成立せず、上述した計算方法では、整合回路３ａ−１及び３ａ−２の特性を得ることができず、また、効率的に整合回路の特性を得る手法は未だ確立されていない。数値最適化手法を用いることが考えられるが、数値解析に係る種々のパラメータ等の設定には、専門的な知識を要し、また、シミュレーションの繰り返しにより計算時間が掛かってしまう。
【００２２】
図２は、整合回路に損失がある場合の構成について説明するための図である。図２において、アンテナ装置７の構成は図１と同様である。
【００２３】
整合回路に損失があるアンテナ装置７を表すモデル７ｍｄでは、Ｓパラメータデータ８ｓｐと、整合回路３ｂ−１及び３ｂ−２と、終端４ｂ−１及び４ｂ−２とで表される。Ｓパラメータデータ８ｓｐについては、図１で説明した通りである。
【００２４】
整合回路３ｂ−１は整合回路３ａを表し、整合回路３ｂ−２は整合回路３ｂを表している。整合回路３ｂ−１は、Ｓパラメータデータ８ｓｐが表すアンテナ８のうちアンテナ８ａから直列に接続される回路Ｒｓ１及びｊＸｓ１と、並列に接続される回路Ｒｐ１及びｊＸｐ１とを有する。また、整合回路３ｂ−２は、Ｓパラメータデータ８ｓｐが表すアンテナ８のうちアンテナ８ｂから直列に接続される回路Ｒｓ２及びｊＸｓ２と、並列に接続される回路Ｒｐ２及びｊＸｐ２とを有する。以下、Ｓパラメータデータ８ｓｐが表すアンテナ８を、単に、Ｓパラメータデータ８ｓｐという場合がある。
【００２５】
また、終端４ｂ−１は無線モジュール４のうち整合回路３ａと接続される給電部を表し、終端４ｂ−２は無線モジュール４のうち整合回路３ｂと接続される給電部を表している。一例として、終端４ｂ−１及び４ｂ−２には終端条件として抵抗値Ｚ０に５０Ｏｈｍが与えられる。
【００２６】
このように、図１に示すモデル７ｍａと図２に示すモデル７ｍｂとでは、回路構成が異なる。上述したようなモデル７ｍａ及び７ｍｂで、整合回路に損失がある場合とない場合との数値解析で得られる結果の違いについて図３及び図４で説明する。図３及び図４では、１ポートのアンテナの場合で説明するが、２ポートであっても同様である。
【００２７】
図３は、整合回路に損失がない場合のシミュレーション結果を示した図である。図３では、ターゲット周波数を１ＧＨｚとし、アンテナ部を表すＲＦ（Radio  Frequency）に対してＺ＝5-20*jを与え、終端に対してＺ＝５０Ｏｈｍを設定する。Ｓパラメータデータ８ｓｐのＳ１１は「‐0.605839‐0.583942j」である。
【００２８】
図３（Ａ）では、アンテナ８の根元からアンテナ８側への反射係数を求めた結果を示している。縦軸に反射係数を示し、横軸に周波数を示すグラフ５ａを参照すると、ターゲット周波数１ＧＨｚで反射係数はゼロを示している。
【００２９】
また、図３（Ｂ）では、アンテナ８の根元から給電部側への反射係数Γｍを求めた結果を示している。周波数ごとの反射係数を示すテーブル６ａを参照すると、ターゲット周波数１ＧＨｚのときの反射係数Γｍは「‐0.605839‐0.583942j」である。
【００３０】
図３（Ｃ）より、Ｓパラメータデータ８ｓｐのＳ１１が「‐0.605839‐0.583942j」の場合、Ｓパラメータデータ８ｓｐのシミュレーションにより、ターゲット周波数１ＧＨｚで反射係数Γｍ「‐0.605839＋0.583942j」を得ている。したがって、１ＧＨｚでＳ１１＝Γｍ＊であり、完全に整合がとれている。
【００３１】
図４は、整合回路に損失がある場合のシミュレーション結果を示した図である。図４でも図３と同様に、ターゲット周波数を１ＧＨｚとし、アンテナ部を表すＲＦ（Radio  Frequency）に対してＺ＝5-20*jを与え、終端に対してＺ＝５０Ｏｈｍを設定する。更に、損失として、直列側に１０Ｏｈｍ、及び、並列側に１０Ｏｈｍを加える。Ｓパラメータデータ８ｓｐのＳ１１は、損失がない場合と同様に「‐0.605839‐0.583942j」である。
【００３２】
図４（Ａ）では、アンテナ８の根元からアンテナ８側への反射係数を求めた結果を示している。縦軸に反射係数を示し、横軸に周波数を示すグラフ５ｂを参照すると、ターゲット周波数１ＧＨｚで反射係数はゼロを示している。
【００３３】
また、図４（Ｂ）では、アンテナ８の根元から給電部側への反射係数Γｍを求めた結果を示している。周波数ごとの反射係数を示すテーブル６ｂを参照すると、ターゲット周波数１ＧＨｚのときの反射係数Γｍは「‐0.5896＋0.5558j」である。
【００３４】
図４（Ｃ）より、Ｓパラメータデータ８ｓｐのＳ１１が「‐0.605839‐0.583942j」の場合、Ｓパラメータデータ８ｓｐのシミュレーションにより、ターゲット周波数１ＧＨｚで反射係数Γｍ「‐0.5896＋0.5558j」を得ている。したがって、１ＧＨｚでＳ１１＝Γｍ＊は成立せず、整合がとれない。このように、損失がある場合、整合回路のインピーダンスを解析的に解くことができない。
【００３５】
本実施例では、上述した問題を解決するアンテナ設計装置及びアンテナ設計プログラムを提供する。発明者は、損失を含む状態で整合素子値を決定した後、回路素子に含まれる損失をアンテナ８のＳパラメータデータ８ｓｐと合成した後で、再度整合回路の回路素子値を算出することで、整合回路に係る計算を高速に行うことを見出した。
【００３６】
図５は、本実施例における計算手法を説明するための図である。図５（Ａ）は、ステップＩを説明するための図である。図５（Ａ）では、図２のモデル７ｍｂにおいて、整合回路３ｂ−１のうちＲｓ１＋ｊＸｓ１を１つの回路で表し、整合回路３ｂ−２のうちＲｐ１＋ｊＸｐ１を１つの回路で表したモデル７ｍｂ−１を示している。
【００３７】
Ｚ０に５０Ｏｈｍを与え、Ｓパラメータデータ８ｓｐを与え、損失を表すＲｓ１、Ｒｐ１、Ｒｓ２、及びＲｐ２を与える。ステップＩでは、Ｒｓ１、Ｒｐ１、Ｒｓ２、及びＲｐ２を与えるが、損失がない整合回路を接続したときの、インピーダンスをＺ０に等しくする計算を行って回路素子値を計算する。反射係数Γ１及びΓ２は、既存の計算方法にて求める。
【００３８】
ステップＩでは、図４で説明したように、反射係数Γ１は、Ｓパラメータデータ８ｓｐのＳ１１と整合しない。反射係数Γ２も、Ｓパラメータデータ８ｓｐのＳ２２と整合しない。整合していない状態で、ステップＩＩを行う。
【００３９】
図５（Ｂ）のステップＩＩでは、図５（Ａ）のモデル７ｍｂ−１において、並列に接続される回路のＲｐ１＋ｊＸｐ１とＲｐ２＋ｊＸｐ２について、それぞれ逆数を求め分母を実数にする。一般式として、インピーダンス（Ｒ＋ｊＸ）をアドミッタンス（Ｇ＋ｊＢ）に回路変換させる数４の計算を行えばよい。
【００４０】
【数４】
2019160002.tif 000006
上記数４により、Ｒｐ１＋ｊＸｐ１からＧｐ１＋ｊＢｐ１へと変換することで、Ｇｐ１とＢｐ１の値を得られる。この変換により、同一の並列接続上で回路素子Ｒｐ１と回路素子ｊＸｐ１とが接続される回路構成から、回路素子Ｇｐ１と回路素子ｊＢｐ１とがそれぞれ並列に接続される回路構成へと変換される。
【００４１】
同様に、Ｒｐ２＋ｊＸｐ２からＧｐ２＋ｊＢｐ２へと変換することで、Ｇｐ２とＢｐ２の値を得られる。この変換により、同一の並列接続上で回路素子Ｒｐ２と回路素子ｊＸｐ２とが接続される回路構成から、回路素子Ｇｐ２と回路素子ｊＢｐ２とがそれぞれ並列に接続される回路構成へと変換される。
【００４２】
得られたＧｐ１とＧｐ２とをＳパラメータデータ８ｓｐに合成することで、ＳパラメータデータＳｍを得る。そして、合成後のＳパラメータデータＳｍ（以下、合成ＳパラメータデータＳｍという）に整合するように、回路素子Ｘｓ１、Ｘｓ２、Ｂｐ１、及びＢｐ２の値を計算により求める。整合回路の損失に相当するＧｐ１とＧｐ２とが考慮された整合回路の回路素子値を得ることができる。この図５に示す回路構成例は、後述される、図１０の接続パターンＮｏ．１７に相当する。
【００４３】
上述したステップＩ及びＩＩを行うアンテナ設計装置は、図６に示すようなハードウェア構成を有する。図６は、アンテナ設計装置のハードウェア構成を示す図である。図６において、アンテナ設計装置１００は、コンピュータによって制御される情報処理装置であって、ＣＰＵ（Central  Processing  Unit）１１と、主記憶装置１２と、補助記憶装置１３と、入力装置１４と、表示装置１５と、通信Ｉ／Ｆ（インターフェース）１７と、ドライブ装置１８とを有し、バスＢに接続される。
【００４４】
ＣＰＵ１１は、主記憶装置１２に格納されたプログラムに従ってアンテナ設計装置１００を制御するプロセッサに相当する。主記憶装置１２には、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）等が用いられ、ＣＰＵ１１にて実行されるプログラム、ＣＰＵ１１での処理に必要なデータ、ＣＰＵ１１での処理にて得られたデータ等を記憶又は一時保存する。
【００４５】
補助記憶装置１３には、ＨＤＤ（Hard  Disk  Drive）等が用いられ、各種処理を実行するためのプログラム等のデータを格納する。補助記憶装置１３に格納されているプログラムの一部が主記憶装置１２にロードされ、ＣＰＵ１１に実行されることによって、各種処理が実現される。主記憶装置１２と、補助記憶装置１３とを総称して記憶部１３０という。
【００４６】
入力装置１４は、マウス、キーボード等を有し、設計者等のユーザがアンテナ設計装置１００による処理に必要な各種情報を入力するために用いられる。表示装置１５は、ＣＰＵ１１の制御のもとに必要な各種情報を表示する。入力装置１４と表示装置１５とは、一体化したタッチパネル等によるユーザインタフェースであってもよい。通信Ｉ／Ｆ１７は、有線又は無線などのネットワークを通じて通信を行う。通信Ｉ／Ｆ１７による通信は無線又は有線に限定されるものではない。
【００４７】
ドライブ装置１８は、ドライブ装置１８にセットされた記憶媒体１９（例えば、ＣＤ−ＲＯＭ（Compact  Disc  Read-Only  Memory）等）とアンテナ設計装置１００とのインターフェースを行う。
【００４８】
アンテナ設計装置１００によって行われる処理を実現するプログラムは、例えば、ＣＤ−ＲＯＭ等の記憶媒体１９によってアンテナ設計装置１００に提供される。記憶媒体１９に、後述される本実施の形態に係る種々の処理を実現するプログラムを格納し、この記憶媒体１９に格納されたプログラムは、ドライブ装置１８を介してアンテナ設計装置１００にインストールされる。インストールされたプログラムは、アンテナ設計装置１００により実行可能となる。
【００４９】
尚、プログラムを格納する記憶媒体１９はＣＤ−ＲＯＭに限定されず、コンピュータが読み取り可能な、構造（structure）を有する１つ以上の非一時的（non-transitory）な、有形（tangible）な媒体であればよい。コンピュータ読取可能な記憶媒体として、ＣＤ−ＲＯＭの他に、ＤＶＤ（Digital  Versatile  Disk）ディスク、ＵＳＢメモリ等の可搬型記録媒体、フラッシュメモリ等の半導体メモリであっても良い。
【００５０】
図７は、アンテナ設計装置の機能構成例を示す図である。図７において、アンテナ設計装置１００は、条件取得部４１と、読込部４２と、整合回路計算部４３と、出力部４４とを有する。記憶部１３０には、条件データ５１、Ｓパラメータデータ８ｓｐ、アンテナインピーダンスデータ５２、結果データファイル５３等を記憶する。
【００５１】
条件取得部４１は、ユーザから条件データ５１を取得し、記憶部１３０に記憶する。条件データ５１は、アンテナインピーダンスデータを指定するデータ指定情報、ターゲット周波数等を示す。
【００５２】
読込部４２は、データ指定情報を用いて、アンテナインピーダンスデータ５２を記憶部１３０から読み込む。アンテナインピーダンスデータ５２は、予め用意されたデータファイルであり、周波数ごとに、アンテナ８のインピーダンスが対応付けられて記録したデータファイルであり、様々なアンテナ毎に作成され記憶部１３０に記憶されている。
【００５３】
上述したＳパラメータデータ８ｓｐは、条件データ５１で指定されたアンテナインピーダンスデータと、５０Ｏｈｍ等の基準インピーダンスとによって計算され、２又は４つの反射係数によって表される。アンテナ８が２本の場合、Ｓ１１、Ｓ１２、Ｓ２１、及びＳ２２を得る。Ｓパラメータデータ８ｓｐは、読込部４２で予め計算して、整合回路計算部４３に与えてもよいし、整合回路計算部４３でＳパラメータデータ８ｓｐを算出するようにしてもよい。計算により得られた２又は４つの反射係数は、整合回路計算部４３においてＳパラメータデータ８ｓｐの初期値となる。
【００５４】
整合回路計算部４３は、条件データ５１と、読込部４２が読み込んだアンテナインピーダンスデータ５２とを用いて、整合回路接続時のインピーダンスを算出し回路素子値を取得したのち、帯域が広い順に並べ替える。異なる整合回路構成ごとのインピーダンスが算出される。整合回路計算部４３は、第１計算部４３１０と、取得部４３２０と、第２計算部４３３０と、ソート部４３４０とを有する。
【００５５】
第１計算部４３１０は、Ｓパラメータデータ８ｓｐを用いて、整合回路３ｂ−１及び３ｂ−２の損失抵抗を考慮しない状態で、ターゲット周波数のアンテナ８のインピーダンスを終端Ｚ０に等しくする、整合回路３ｂ−１及び３ｂ−２の各インピーダンスを計算により求める。計算により得られた整合回路３ｂ−１及び３ｂ−２の各インピーダンスは、損失抵抗を含んでいる。
【００５６】
具体的には、第１計算部４３１０は、整合回路３ｂ−１のインピーダンス（Ｒｓ１＋ｊＸｓ１及びＲｐ１＋ｊＸｐ１）を計算により求める。同様に、第１計算部４３１０は、Ｓパラメータデータ８ｓｐを用いて、整合回路３ｂ−２のインピーダンス（Ｒｓ２＋ｊＸｓ２及びＲｐ２＋ｊＸｐ２）を計算により求める。実数で示されるレジスタンスＲ（Ｒｓ１、Ｒｐ１、Ｒｓ２、及びＲｐ２）は予め与えられ、第１計算部４３１０により、損失抵抗が考慮されていない状態の、リアクタンスＸ（Ｘｓ１、Ｘｐ１、Ｘｓ２、及びＸｐ２）を得る。
【００５７】
取得部４３２０は、アンテナ８の各ポート側の直列接続又は並列接続によるレジスタンスＲをポートの特性に含めて、Ｓパラメータデータ８ｓｐを再計算して、合成ＳパラメータＳｍを得る。
【００５８】
直列接続のレジスタンスＲを含める場合は、取得部４３２０は、単に、接続されるポートの特性に含めて、Ｓパラメータデータ８ｓｐを再計算して、合成ＳパラメータＳｍを得る。並列接続のレジスタンスＲを含める場合は、取得部４３２０は、インピーダンス（Ｒ＋ｊＸ）をアドミッタンス（Ｇ＋ｊＢ）に変換した後、コンダクタンスＧを接続されるポートの特性に含めて、Ｓパラメータデータ８ｓｐを再計算して、合成ＳパラメータＳｍ（図５）を得る。
【００５９】
第２計算部４３３０は、取得部４３２０によって得られた合成ＳパラメータＳｍに整合するように、整合回路３ｂ−１及び３ｂ−２がアンテナ８に接続時のインピーダンスを計算する。第２計算部４３３０により、精度が改善された回路素子Ｘｓ１、Ｘｐ１、Ｘｓ２、及びＸｐ２の値を得る。アドミッタンス（Ｇ＋ｊＢ）への変換が行われた場合には、計算により得られたサセプタンスＢが並列接続されたリアクタンスＸに相当する。
【００６０】
ソート部４３４０は、帯域の広い順又はＱ値の小さい順に、整合回路構成をソートする。ソートした結果を示す結果データファイル５３が記憶部１３０に記憶される。
【００６１】
出力部４４は、結果データファイル５３を参照して、最適な整合回路構成を表示装置１５に表示する。帯域が最も広い整合回路構成、又は、Ｑ値が最も小さい整合回路構成が表示装置１５に表示される。
【００６２】
図８は、アンテナ設計装置によるアンテナ設計処理を説明するためのフローチャート図である。図８において、条件取得部４１は、ユーザから条件データ５１を取得して、記憶部１３０に記憶する（ステップＳ１１０）。次に、読込部４２が、記憶部１３０からアンテナインピーダンスデータ５２を読み込み（ステップＳ１２０）、整合回路計算部４３による整合回路計算処理が行われる（ステップＳ１３０）。
【００６３】
整合回路計算処理が終了すると、出力部４４が、整合回路計算部４３によって得られた計算結果を含む結果データファイル５３を参照して、表示装置１５の画面に、最適な整合回路構成を表示する（ステップＳ１４０）。最も帯域の広い整合回路構成、又は、Ｑ値が最も小さい整合回路構成が表示装置１５に表示される。ソート順に上位から予め定めた順位までを候補の整合回路構成として表示してもよい。その後、アンテナ設計処理は終了する。
【００６４】
図９は、整合回路計算処理を説明するためのフローチャート図である。図９において、整合回路計算部４３は、条件データ５１からターゲット周波数を取得し、アンテナインピーダンスデータ５２を参照して、ターゲット周波数の前後のインピーダンスを用いて値を補間し、ターゲット周波数のインピーダンスを求める（ステップＳ１３０１）。
【００６５】
整合回路計算部４３は、整合回路を構成する回路素子の接続パターン全てについて、ステップＳ１３０２からＳ１３０８を行う。接続パターンは、図１０及び図１１に示される。整合回路計算部４３において、第１計算部４３１０は、接続パターンを１つを選択する（ステップＳ１３０２）。
【００６６】
第１計算部４３１０は、選択した接続パターンに従った回路構成を用いて、ポートごとに、ステップＳ１３０１で求めたアンテナ８のインピーダンスを終端の抵抗値Ｚ０に等しくする整合回路の回路素子値を計算する（ステップＳ１３０３）。第１計算部４３１０は、反射係数Γ１にポート１側の整合回路を接続したときのアンテナ８のインピーダンスが抵抗値Ｚ０に等しくなるように回路素子値Ｘｓ１及びＸｐ１を求める。同様に、第１計算部４３１０は、反射係数Γ２にポート２側の整合回路を接続したときのアンテナ８のインピーダンスが抵抗値Ｚ０に等しくなるように回路素子値Ｘｓ１及びＸｐ２を求める。よって、第１計算部４３１０は、４つの回路素子値Ｘｓ１、Ｘｐ１、Ｘｓ２、及びＸｐ２を得る。
【００６７】
整合回路計算部４３において、取得部４３２０は、回路構成から、１つ以上のポートに回路素子が直列接続されているか否かをチェックする（ステップＳ１３０４）。いずれのポートにも回路素子が直列接続されていない場合（ステップＳ１３０４のＮＯ）、取得部４３２０は、ステップＳ１３０６へと進む。一方、１つ以上のポートに回路素子が直列接続されている場合（ステップＳ１３０４のＹＥＳ）、取得部４３２０は、直列接続される回路素子Ｒをアンテナ８のポートの特性に含めて、Ｓパラメータデータ８ｓｐを再計算し、合成ＳパラメータデータＳｍに設定する（ステップＳ１３０５）。また、取得部４３２０は、Ｓパラメータデータ８ｓｐを合成ＳパラメータデータＳｍで置き換える。
【００６８】
取得部４３２０は、回路構成から、１つ以上のポートに回路素子が並列接続されているか否かをチェックする（ステップＳ１３０６）。いずれのポートにも回路素子が並列接続されていない場合（ステップＳ１３０６のＮＯ）、取得部４３２０は、ステップＳ１３０８へと進む。
【００６９】
一方、１つ以上のポートに回路素子が直列接続されている場合（ステップＳ１３０６のＹＥＳ）、取得部４３２０は、並列接続の回路素子ごとに、数４を用いてＲ＋ｊＸをＧ＋ｊＢに変換し、回路素子Ｇをアンテナ８のポートの特性に含めてＳパラメータデータ８ｓｐを再計算し、合成ＳパラメータデータＳｍに設定する（ステップＳ１３０７）。
【００７０】
一方のポートには直列接続される回路素子のみが接続され（ステップＳ１３０４のＹＥＳ）、他方のポートでは並列接続される回路素子が存在する場合（ステップＳ１３０６のＹＥＳ）、ステップＳ１３０５で設定された合成ＳパラメータデータＳｍは、ステップＳ１３０７で更新される。
【００７１】
整合回路の損失を含めた合成ＳパラメータデータＳｍを取得すると、第２計算部４３３は、合成ＳパラメータデータＳｍに整合するように、整合回路のアンテナ８への接続時のインピーダンスを計算する（ステップＳ１３０８）。第２計算部４３３は、合成ＳパラメータデータＳｍを用いて、反射係数Γ１及びΓ２を更新する。
【００７２】
第２計算部４３３は、更新した反射係数Γ１にポート１側の整合回路を接続したときのインピーダンスが抵抗値Ｚ０に等しくなるように回路素子値Ｘｓ１及びＸｐ１（又はＢｐ１）を求める。同様に、第２計算部４３３は、反射係数Γ２にポート２側の整合回路を接続したときのインピーダンスが抵抗値Ｚ０に等しくなるように回路素子値Ｘｓ２及びＸｐ２（又はＢｐ２）を求める。よって、損失が考慮された４つの回路素子値Ｘｓ１、Ｘｐ１（又はＢｐ１）、Ｘｓ２、及びＸｐ２（又はＢｐ２）を得る。
【００７３】
整合回路計算部４３は、全接続パターンを終了したか否かを判断する（ステップＳ１３０９）。全接続パターンを終了していない場合（ステップＳ１３０９のＮＯ）、整合回路計算部４３は、Ｓパラメータデータ８ｓｐを初期値に戻して、ステップＳ１３０２へと戻り、上述した同様の処理を繰り返す。全接続パターンを終了した場合（ステップＳ１３０９のＹＥＳ）、整合回路計算部４３のソート部４３４０は、計算したインピーダンスに基づいて、帯域の広い順に全接続パターンをソートし、結果データファイル５３を記憶部１３０に出力する（ステップＳ１３１０）。そして、整合回路計算部４３は、この整合回路計算処理を終了する。
【００７４】
ステップＳ１３１０では、ソート部４３４０は、合成ＳパラメータデータＳｍを用いて、Ｑ値（Quality  factor）を求めて、Ｑ値の昇順に全接続パターンをソートしてもよい。アンテナ８が２本の場合、ソート部４３４０は、整合時のＳ１１から計算したＱ値とＳ２２から計算したＱ値の和が昇順になるように全接続パターンをソートする。
【００７５】
上述した整合回路計算処理により、各アンテナ８のポートに対して直列接続される回路素子と並列接続される回路素子とを有する調整回路において、アンテナ８のポートへの接続順と、回路素子種別とにより全６４の接続パターンの整合回路の回路素子値を求めることができる。また、本実施例における整合回路計算処理は、１ポートアンテナの場合と、２ポートアンテナの場合とに適用可能である。
【００７６】
図１０及び図１１は、全接続パターンの一例を示した図である。２ポートアンテナの整合回路における回路素子の接続パターンは、
・ポート１と波源１の接続間と、ポート２と波源２の接続間とにおいて直列接続される回路と、
・ポート１及びポート２側に並列接続され接地される回路、
ポート１及び波源２側に並列接続され接地される回路、又は
ポート２及び波源１側に並列接続され接地される回路と
による回路構成を略式的に表す。
【００７７】
一例として、図１０及び図１１では、アンテナ８を中心に、波源１及び波源２それぞれへの接続方向で順に接続種別と回路素子種別の組合せを示している。具体的には、「並列Ｌ」はインダクタＬが並列接続されることを示し、「直列Ｌ」はインダクタＬが直列接続されることを示している。また、「並列Ｃ」はキャパシタＣが並列接続されることを示し、「直列Ｃ」はキャパシタＣが直列接続されることを示している。また、記号「↑」は同上であることを示している。以下、インダクタＬを回路素子Ｌといい、キャパシタＣを回路素子Ｃという。
【００７８】
また、ポート１に直列又は並列に接続される回路素子Ｌ又は回路素子Ｃを第１の回路といい、波源１（給電部）に直列又は並列に接続される回路素子Ｌ又は回路素子Ｃを第２の回路という。第１の回路及び第２の回路は、それぞれ損失を含む。ポート２に対しても同様に第１の回路及び第２の回路が定義され、それぞれ損失を含む。
【００７９】
上述したように、回路素子Ｌによる第１又は第２の回路はＲ＋ｊＸ（インピーダンス）で表される。また、回路素子Ｃによる第１又は第２の回路はＲ−ｊＸ（インピーダンス）で表される。レジスタンスＲが損失を表す。
【００８０】
図１０のＮｏ．１〜Ｎｏ．１６では、ポート１及び２に対して第１の回路が直列接続され、波源１及び２（給電部）側で第２の回路が並列接続される回路構成を示している。これらの回路構成では、ポート１とポート２のそれぞれに直列接続される第１の回路を表す回路素子Ｒ及び回路素子（＋ｊＸ又は−ｊＸ）のうち、損失部分の回路素子Ｒの値をそれぞれのポート１及び２の特性に含めて、Ｓパラメータデータ８ｓｐを再作成する。
【００８１】
損失部分の回路素子Ｒの値をポート１及び／又は２の特性に含めてＳパラメータデータ８ｓｐを再作成することを、以下、単に、損失部分をＳパラメータデータ８ｓｐに合成する、という。
【００８２】
また、Ｎｏ．１７〜Ｎｏ．３２では、ポート１及び２に対して第１の回路が並列接続され、波源１及び２（給電部）側では第２の回路が直列接続される回路構成を示している。これらの回路構成では、ポート１とポート２のそれぞれに並列接続される第１の回路を並列接続される２つの回路素子（Ｇ及びｊＢ）に分離し、分離した２つの回路素子のうち損失部分（Ｇ）をＳパラメータデータ８ｓｐに合成する。
【００８３】
図１１のＮｏ．３３〜Ｎｏ．４８では、ポート１に対して第１の回路が直列接続され、波源１（給電部）側で第２の回路が並列接続され、ポート２に対して第１の回路が並列接続され、波源２（給電部）側で第２の回路が直列接続される回路構成を示している。これらの回路構成では、ポート１に直列接続される第１の回路を表す回路素子Ｒ及び回路素子（＋ｊＸ又は−ｊＸ）のうち、損失部分（Ｒ）をＳパラメータデータ８ｓｐに合成する。一方、ポート２側では、ポート２に並列接続される第１の回路を並列接続される２つの回路素子（Ｇ及びｊＢ）に分離し、分離した２つの回路素子のうち損失部分（Ｇ）をＳパラメータデータ８ｓｐに合成する。
【００８４】
Ｎｏ．４９〜Ｎｏ．６４では、ポート１に対して第１の回路が並列接続され、波源１（給電部）側で第２の回路が直列接続され、ポート２に対して第１の回路が直列接続され、波源２（給電部）側で第２の回路が並列接続される回路構成を示している。これらの回路構成では、ポート２に直列接続される第１の回路を表す回路素子Ｒ及び回路素子（＋ｊＸ又は−ｊＸ）のうち、損失部分（Ｒ）をＳパラメータデータ８ｓｐに合成する。そして、ポート１に並列接続される第１の回路を並列接続される２つの回路素子（Ｇ及びｊＢ）に分離し、分離した２つの回路素子のうち損失部分（Ｇ）をＳパラメータデータ８ｓｐに合成する。
【００８５】
図１０及び図１１に示す全接続パターンのうち、接続パターンＮｏ．１、Ｎｏ．２２、及びＮｏ．４９について、図９のステップＳ１３０４〜Ｓ１３０８の処理例を説明する。
【００８６】
図１２は、接続パターンＮｏ．１の場合の処理例を説明するための図である。図１２では、接続パターンＮｏ．１による調整回路に関するモデルを示している。接続パターンＮｏ．１では、ポート１側回路では、ポート１に回路素子Ｌが直列接続され、波源１側で回路素子Ｌが並列接続され接地される。ポート１に直列接続される回路素子Ｌは、回路Ｒｓ１と＋ｊＸｓ１とで表され、波源１側で並列接続され接地される回路素子Ｌは、回路（Ｒｐ１＋ｊＸｐ１）で表される。
【００８７】
また、ポート２側回路では、ポート２に回路素子Ｌが直列接続され、波源２側で回路素子Ｌが並列接続され接地される。直列接続される回路素子Ｌは、回路Ｒｓ２と＋ｊＸｓ１とで表され、並列接続され接地される回路素子Ｌは、回路（Ｒｐ２＋ｊＸｐ２）で表される。波源１及び波源２にはＺ０（５０）が与えられる。
【００８８】
ポート１及びポート２で回路素子Ｌが直列接続されるため（ステップＳ１３０４のＹＥＳ）、ポート１及びポート２のそれぞれに直列接続される回路素子Ｌの損失部分（Ｒｓ１）をＳパラメータデータ８ｓｐに合成して、合成ＳパラメータデータＳｍを取得する（ステップＳ１３０５）。
【００８９】
接続パターンＮｏ．１では、ポート１及び２側のいずれにも並列接続される回路素子が存在しないため、ステップＳ１３０７の処理は行われない。よって、ステップＳ１３０５で得られた合成ＳパラメータデータＳｍに整合するように、整合回路接続時のインピーダンスが計算される（ステップＳ１３０８）。結果、Ｘｓ１、Ｘｐ１、Ｘｓ２、及びＸｐ２の値を得る。
【００９０】
図１３は、接続パターンＮｏ．２２の場合の処理例を説明するための図である。図１３では、接続パターンＮｏ．２２による調整回路に関するモデルを示している。接続パターンＮｏ．２２では、ポート１側回路では、ポート１に回路素子Ｃが並列接続され、波源１側で回路素子Ｌが直列接続され接地される。ポート１に並列接続される回路素子Ｃは、回路（Ｒｐ１−ｊＸｐ１）で表され、波源１側で直列接続され接地される回路素子Ｌは、回路Ｒｓ１と＋ｊＸｓ１とで表される。
【００９１】
また、ポート２側回路では、ポート２に回路素子Ｃが並列接続され、波源２側で回路素子Ｌが直列接続され接地される。並列接続される回路素子Ｃは、回路（Ｒｐ２−ｊＸｐ２）とで表され、直列接続され接地される回路素子Ｌは、回路Ｒｓ２と＋ｊＸｓ２とで表される。波源１及び波源２にはＺ０（５０）が与えられる。
【００９２】
ポート１及びポート２で直列接続される回路素子が存在しないため（ステップＳ１３０４のＮＯ）、ステップＳ１３０５の処理は行われない。ステップＳ１３０６の判断処理はＹＥＳとなり、ポート１とポート２のそれぞれに対してステップＳ１３０７の処理が行われる。
【００９３】
ポート１に並列接続される回路素子Ｃを表す回路（Ｒｐ１−ｊＸｐ１）を、数４によりポート１にそれぞれ並列接続される回路Ｇｐ１と−ｊＢｐ１とに変換する。また、ポート２に並列接続される回路素子Ｃを表す回路（Ｒｐ２−ｊＸｐ２）を、数４によりポート２にそれぞれ並列接続される回路Ｇｐ２と−ｊＢｐ２とに変換する。そして、損失部分（Ｇｐ１）と損失部分（Ｇｐ２）とをＳパラメータデータ８ｓｐに合成して、合成ＳパラメータデータＳｍを取得する（ステップＳ１３０７）。
【００９４】
よって、ステップＳ１３０７で得られた合成ＳパラメータデータＳｍに整合するように、整合回路接続時のインピーダンスが計算される（ステップＳ１３０８）。結果、Ｘｓ１、Ｘｐ１、Ｘｓ２、及びＸｐ２の値を得る。
【００９５】
図１４は、接続パターンＮｏ．４９の場合の処理例を説明するための図である。図１４では、接続パターンＮｏ．４９による調整回路に関するモデルを示している。接続パターンＮｏ．４９では、ポート１側回路では、ポート１に回路素子Ｌが並列接続され、波源１側で回路素子Ｌが直列接続され接地される。ポート１に並列接続される回路素子Ｌは、回路（Ｒｐ１＋ｊＸｐ１）で表され、波源１側で直列接続され接地される回路素子Ｌは、回路Ｒｓ１と＋ｊＸｓ１とで表される。
【００９６】
また、ポート２側回路では、ポート２に回路素子Ｌが直列接続され、波源２側で回路素子Ｌが並列接続され接地される。直列接続される回路素子Ｌは、回路Ｒｓ２と＋ｊＸｓ２とで表され、並列接続され接地される回路素子Ｌは、回路（Ｒｐ２＋ｊＸｐ２）で表される。波源１及び波源２にはＺ０（５０）が与えられる。
【００９７】
ポート２に直列接続される回路素子Ｌが存在するため（ステップＳ１３０４のＹＥＳ）、ポート２に直列接続される回路素子Ｌの損失部分（Ｒｓ２）をＳパラメータデータ８ｓｐに合成して、合成ＳパラメータデータＳｍ１を取得する（ステップＳ１３０５）。
【００９８】
また、ポート１に並列接続される回路素子Ｌが存在するため（ステップＳ１３０６のＹＥＳ）、ポート１に並列接続される回路素子Ｌを表す回路（Ｒｐ１＋ｊＸｐ１）を、数４によりポート１にそれぞれ並列接続される回路Ｇｐ１と＋ｊＢｐ１とに変換する。そして、損失部分（Ｇｐ１）をステップＳ１３０５で得られたＳパラメータデータＳｍ１に合成して、合成ＳパラメータデータＳｍ２を取得する（ステップＳ１３０７）。
【００９９】
よって、ステップＳ１３０７で得られた合成ＳパラメータデータＳｍ２に整合するように、整合回路接続時のインピーダンスが計算される（ステップＳ１３０８）。結果、Ｘｓ１、Ｘｐ１、Ｘｓ２、及びＸｐ２の値を得る。
【０１００】
図１２〜図１４で説明したように、本実施例では、少なくともポート１及び２側に接続される回路素子の損失を考慮した整合回路を、既存の技術と比べて、精度良く設計することができる。
【０１０１】
図１５は、Ｓパラメータデータの例を示す図である。Ｓパラメータデータ８ｓｐは、図１５に示すように、周波数の値に対応付けて、Ｓ１１振幅［ｄＢ］及び位相［度］、Ｓ２１振幅［ｄＢ］及び位相［度］、Ｓ１２振幅［ｄＢ］及び位相［度］、及びＳ２２振幅［ｄＢ］及び位相［度］の値が示される。Ｓパラメータデータ８ｓｐは、テキストファイル等である。
【０１０２】
次に、整合回路の損失を考慮しない既存技術によるシミュレーション結果例と、整合回路の損失を考慮した本実施例によるシミュレーション結果例とを以下に示す。以下のシミュレーション結果例におけるターゲット周波数（整合周波数）は、３．５ＧＨｚである。また、損失を表す回路素子定数は全て１Ｏｈｍである（Ｒ＝０Ｏｈｍ）。
【０１０３】
図１６は、既存技術によるシミュレーション結果例を示す図である。図１６（Ａ）は、損失を考慮しない整合回路を示し、整合回路の各インダクタンスＬ１、Ｌ５、Ｌ２、及びＬ４が示されている。図１６（Ａ）より、ポート１側回路では、Ｌ１は４．０３ｎＨ及びＬ５は１．４ｎＨであり、ポート２側回路では、Ｌ２は３．８６ｎＨ及びＬ４は１．３４ｎＨである。
【０１０４】
図１６（Ｂ）では、縦軸に反射係数を示し、横軸に周波数を示し、図１６（Ａ）の整合回路を追加した時のインピーダンスを表すグラフ５ｐが示されている。実線がポート１のＳ１１を表し、円がポート２のＳ２２を表す。図１６（Ｂ）より、図１６（Ａ）の整合回路では、３．５ＧＨｚでのＳ１１及びＳ２２は約−２０ｄＢである。
【０１０５】
図１７は、本実施例によるシミュレーション結果例を示す図である。図１７（Ａ）は、損失を考慮した整合回路を示し、整合回路の各インダクタンスＬ８、Ｌ６、Ｌ９、及びＬ７が示されている。図１７（Ａ）より、ポート１側回路では、Ｌ８は４．３４９９ｎＨ及びＬ６は１．４１１８ｎＨであり、ポート２側回路では、Ｌ９は４．１６１４ｎＨ及びＬ７は１．３５２０ｎＨである。
【０１０６】
図１７（Ｂ）では、縦軸に反射係数を示し、横軸に周波数を示し、図１７（Ａ）の整合回路を追加した時のインピーダンスを表すグラフ５ｑが示されている。実線がポート１のＳ１１を表し、円がポート２のＳ２２を表す。図１７（Ｂ）より、図１７（Ａ）の整合回路では、３．５ＧＨｚでのＳ１１及びＳ２２は約−３０ｄＢである。
【０１０７】
一方、上述したように、損失を考慮しない図１６の整合回路では、３．５ＧＨｚでのＳ１１及びＳ２２は約−２０ｄＢであり、したがって、本実施例により、１０ｄＢ程度整合が改善している。
【０１０８】
また、設計者は、アンテナ装置７を設置する環境に応じた値を条件データ５１で設定するればよく、数値解析を用いた場合に比べて、専門的な知識を要する複雑なパラメータ設定を行う必要がないため、精度よい整合回路を設計するための設計者の負担を軽減できる。
【０１０９】
また、図１０〜図１１で示したように全６４の接続パターンによる計算処理で最適な整合回路の候補を得られるため、数値解析を用いた場合に比べて、計算時間を概ね数１０分１から数１００分の１にまで短縮できる。従って、本実施例では、整合回路の設計に係る計算を高速に行うことができる。
【０１１０】
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、主々の変形や変更が可能である。
【０１１１】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
記憶部に記憶されたＳパラメータデータを用いて、アンテナ用の整合回路の損失抵抗を含めて、該整合回路の回路素子値を計算する第１計算部と、
計算された前記整合回路の前記回路素子値のうち、ポート側の回路素子値に含まれる損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、該整合回路の損失抵抗の一部を該アンテナの特性とした合成Ｓパラメータデータを取得する取得部と、
得られた前記合成Ｓパラメータデータに整合するように、前記整合回路の前記アンテナへの接続時の該整合回路の前記回路素子値を再計算する第２計算部と
を有するアンテナ設計装置。
（付記２）
前記取得部は、前記整合回路のうち、前記ポート側に並列接続によるインピーダンスが存在する場合、該インピーダンスをアドミッタンスに変換し、変換により得られた損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、前記合成Ｓパラメータデータを取得する第１合成部を有することを特徴とする付記１記載のアンテナ設計装置。
（付記３）
前記取得部は、前記整合回路のうち、前記ポート側に直列接続によるインピーダンスが存在する場合、該インピーダンスの損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、前記合成Ｓパラメータデータを取得する第２合成部を有することを特徴とする付記１記載のアンテナ設計装置。
（付記４）
前記整合回路の回路構成のパターンごとに、前記合成Ｓパラメータデータを取得して、前記インピーダンスを再計算し、再計算された該インピーダンスの帯域の降順で該パターンをソートするソート部を更に有することを特徴とする付記２又は３記載のアンテナ設計装置。
（付記５）
前記ソート部は、前記帯域が最も広い回路構成を出力することを特徴とする付記４記載のアンテナ設計装置。
（付記６）
前記整合回路の回路構成のパターンごとに、前記合成Ｓパラメータデータを取得して、前記インピーダンスを再計算し、該合成Ｓパラメータデータを用いてＱ値を算出し、該Ｑ値の昇順に該パターンをソートするソート部を更に有することを特徴とする付記２又は３記載のアンテナ設計装置。
（付記７）
前記アンテナは２ポートアンテナであることを特徴とする付記１乃至６のいずれか一項記載のアンテナ設計装置。
（付記８）
記憶部に記憶されたＳパラメータデータを用いて、アンテナ用の整合回路の損失抵抗を含めて、該整合回路の回路素子値を計算し、
計算された前記整合回路の前記回路素子値のうち、ポート側の回路素子値に含まれる損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、該整合回路の損失抵抗の一部を該アンテナの特性とした合成Ｓパラメータデータを取得し、
得られた前記合成Ｓパラメータデータに整合するように、前記整合回路の前記アンテナへの接続時の該整合回路の前記回路素子値を再計算する
処理をコンピュータに行わせるアンテナ設計プログラム。
（付記９）
記憶部に記憶されたＳパラメータデータを用いて、アンテナ用の整合回路の損失抵抗を含めて、該整合回路の回路素子値を計算し、
計算された前記整合回路の前記回路素子値のうち、ポート側の回路素子値に含まれる損失抵抗を前記アンテナの特性に含めて前記Ｓパラメータデータを計算して、該整合回路の損失抵抗の一部を該アンテナの特性とした合成Ｓパラメータデータを取得し、
得られた前記合成Ｓパラメータデータに整合するように、前記整合回路の前記アンテナへの接続時の該整合回路の前記回路素子値を再計算する
処理をコンピュータが実行するアンテナ設計方法。
【符号の説明】
【０１１２】
２          Ｓパラメータデータ
２、８ａ、８ｂ  アンテナ
３ａ−１、３ａ−２      整合回路
４          無線モジュール
４ａ−１、４ａ−２      終端
７          アンテナ装置
７ｍａ、７ｍｂ          モデル
４１        条件取得部
４２        読込部
４３        整合回路計算部
４３１０    第１計算部
４３２０    取得部
４３３０    第２計算部
４３４０    ソート部
４４        出力部
５１        条件データ
５２        アンテナインピーダンスデータ
５３        結果データファイル
【図１】
2019160002.tif 000007
【図２】
2019160002.tif 000008
【図３】
2019160002.tif 000009
【図４】
2019160002.tif 000010
【図５】
2019160002.tif 000011
【図６】
2019160002.tif 000012
【図７】
2019160002.tif 000013
【図８】
2019160002.tif 000014
【図９】
2019160002.tif 000015
【図１０】
2019160002.tif 000016
【図１１】
2019160002.tif 000017
【図１２】
2019160002.tif 000018
【図１３】
2019160002.tif 000019
【図１４】
2019160002.tif 000020
【図１５】
2019160002.tif 000021
【図１６】
2019160002.tif 000022
【図１７】
2019160002.tif 000023