(57)【要約】      （修正有）【課題】電圧制御発振器の所望の発振周波数を得るための入力電圧の測定を低コストで効率良く行うことができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに電圧測定方法を提供する。【解決手段】発振回路１０は、入力電圧に応じて出力信号の周波数を制御するＶＣＯ１２と、複数の信号生成部２３、２４により生成された信号のうちの１つを選択するＳＷ２５と、ＳＷ２５の出力とＶＣＯ１２の出力信号とを混合して得られた信号を第２ダウンコンバート部１４に出力する第１ミキサ２６と、第２ダウンコンバート部１４の出力と第１ＰＬＬ回路１１の出力との位相差に応じた信号を出力するＰＦＤ１５と、ＰＦＤ１５の出力を所定のループ帯域幅で通過させてＶＣＯ１２に入力するループフィルタ１６と、を備える。周波数変化部３１は、ＰＦＤ１５の極性とＳＷ２５を順次切り替えることによりＶＣＯ発振周波数を変化させる。【選択図】図１
2019050499.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に応じて出力信号の周波数を制御する電圧制御発振器（１２）と、
前記出力信号をダウンコンバートする第１ダウンコンバート部（１３）と、
前記第１ダウンコンバート部の出力をダウンコンバートする第２ダウンコンバート部（１４）と、
所定の周波数の信号を出力する第１発振回路（１１）と、
前記第２ダウンコンバート部の出力と、前記第１発振回路の出力との位相差に応じた信号を出力する位相比較器（１５）と、
前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタ（１６）と、
前記電圧制御発振器の前記出力信号の周波数を変化させる周波数変化部（３１）と、
前記周波数変化部により周波数が変化された前記出力信号を前記電圧制御発振器が出力している状態で、前記電圧制御発振器の前記入力電圧を測定する電圧測定部（１８）と、を備え、
前記第１ダウンコンバート部は、
互いに異なる周波数の信号を生成する複数の信号生成部（２３，２４）と、
前記複数の信号生成部により生成された信号のうちの１つを選択する信号選択部（２５）と、
前記信号選択部により選択された信号と、前記電圧制御発振器の前記出力信号とを混合して得られた信号を、前記第２ダウンコンバート部に出力する第１ミキサ（２６）と、を有し、
前記第２ダウンコンバート部は、
所定の周波数の信号を出力する第２発振回路（２８）と、
前記第１ミキサの出力と、前記第２発振回路の出力とを混合して得られた信号を、前記位相比較器に出力する第２ミキサ（２９）と、を有し、
前記周波数変化部は、前記位相差の極性と、前記信号選択部により選択される信号を順次切り替えることにより、前記電圧制御発振器の前記出力信号の周波数を変化させることを特徴とする発振回路。
【請求項２】
前記電圧測定部により測定された前記入力電圧を前記電圧制御発振器に入力する電圧入力部（１９）を更に備えることを特徴とする請求項１に記載の発振回路。
【請求項３】
現在の前記位相差の極性と、次に前記信号選択部により選択される予定の信号の周波数とに基づき、前記信号選択部により選択される信号が現在の状態から切り替わる前に、前記電圧制御発振器の前記出力信号の周波数をあらかじめ算出する周波数算出部（３２）と、
前記周波数算出部により算出された周波数が、前記電圧制御発振器の発振可能な周波数範囲に入るか否かを判定する周波数判定部（３３）と、を更に備え、
前記周波数変化部は、前記周波数判定部によって否定判定された場合に、前記位相差の極性、及び、前記信号選択部により選択される信号を共に現在の状態から切り替えることを特徴とする請求項１又は請求項２に記載の発振回路。
【請求項４】
互いに直交するＩ相成分及びＱ相成分の波形データを出力する波形データ発生部（４１）と、
前記Ｉ相成分及びＱ相成分の波形データをそれぞれＩ相成分及びＱ相成分のアナログ信号に変換するＤ／Ａ変換器（４２）と、
所望の周波数の局部発振信号を出力する局部発振器（１０）と、
前記局部発振信号を前記Ｉ相成分及びＱ相成分のアナログ信号で直交変調して直交変調信号として出力する直交変調器（４４）と、を備え、
前記局部発振器が、請求項１から請求項３のいずれかに記載の発振回路を含むことを特徴とする信号発生装置。
【請求項５】
周波数掃引される局部発振信号を出力する局部発振器（１０）と、
被測定信号と前記局部発振信号とを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部（１０，５２，５３）と、
前記信号抽出部の出力をサンプリングしてディジタルの時系列データに変換するＡ／Ｄ変換器（５６）と、
前記局部発振信号が周波数掃引されている間に前記Ａ／Ｄ変換器から出力される前記時系列データのスペクトラム波形を取得する信号処理部（５９）と、を備え、
前記局部発振器が、請求項１から請求項３のいずれかに記載の発振回路を含むことを特徴とする信号分析装置。
【請求項６】
請求項１から請求項３のいずれかに記載の発振回路を用いる電圧測定方法であって、
前記位相差の極性と、前記信号選択部により選択される信号を順次切り替えることにより、前記電圧制御発振器の前記出力信号の周波数を変化させる周波数変化ステップ（Ｓ６，Ｓ７）と、
前記周波数変化ステップで周波数が変化された前記出力信号を前記電圧制御発振器が出力している状態で、前記電圧制御発振器の前記入力電圧を測定する電圧測定ステップ（Ｓ３，Ｓ９）と、を含むことを特徴とする電圧測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、それを用いた信号発生装置及び信号分析装置、並びに電圧測定方法に関する。
【背景技術】
【０００２】
従来より、信号発生装置やスペクトラムアナライザなどの信号分析装置には、発振回路として位相同期回路（Phase Locked Loop：ＰＬＬ）が使用されている。ＰＬＬ回路は、電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）を備え、入力信号にＶＣＯの出力信号を位相同期させる構成を有している（例えば、特許文献１参照）。
【０００３】
図６に示すように、特許文献１に開示された発振回路は、入力信号の電圧に応じて出力信号の周波数Ｆｖｃｏを制御するＶＣＯ７４と、ローカル発振器７５により生成されるローカル信号と出力信号とを混合するミキサ７６と、ミキサ７６の出力を１／Ｎ分周するループ内分周器７７と、基準信号を１／Ｒ分周する基準分周器７１と、ループ内分周器７７の出力と基準分周器７１の出力との位相差に応じた信号を出力する位相比較器７２と、低周波成分を通過させてＶＣＯ７４に与えるループフィルタ７３と、を基本構成として備えている。
【０００４】
上記の基本構成においては、位相雑音の悪化を抑制するために、ループ内分周器７７に加えてミキサ７６を使用して周波数変換を行うことで、ループ内分周器７７の分周比を小さくしている。
【０００５】
このようなマルチループ方式の発振回路は、Ｆｖｃｏを目標周波数にするためにＶＣＯ７４に与えるべき入力信号の電圧（以下、「ＶＣＯチューニング電圧」とも称する）Ｖｔを調整するために、プリチューン回路により事前にＶＣＯチューニング電圧特性を測定しておくようになっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４０５５９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ミキサを使用して周波数変換を行う特許文献１に開示されたような従来の発振回路においては、ＶＣＯチューニング電圧特性が未知の段階でプリチューンを実施した場合、印加電圧が不正確なために、ＶＣＯの出力信号とミキサに入力されるローカル信号の周波数の高低関係が反転することがある。このような場合には、ループの制御方向が位相を同期させる方向と逆になってしまい、目標周波数からのロック外れやミスロックが発生する可能性がある。
【０００８】
そこで、発振回路にＶＣＯを含むシングルループ経路を追加して、ロックの失敗を防止しながらＶＣＯチューニング電圧特性を取得する構成が考えられる。しかしながら、このような専用回路の追加には、コストが掛かるという問題があった。
【０００９】
本発明は、このような従来の課題を解決するためになされたものであって、電圧制御発振器の所望の発振周波数を得るための入力電圧の測定を低コストで効率良く行うことができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに電圧測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明に係る発振回路は、入力電圧に応じて出力信号の周波数を制御する電圧制御発振器と、前記出力信号をダウンコンバートする第１ダウンコンバート部と、前記第１ダウンコンバート部の出力をダウンコンバートする第２ダウンコンバート部と、所定の周波数の信号を出力する第１発振回路と、前記第２ダウンコンバート部の出力と、前記第１発振回路の出力との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタと、前記電圧制御発振器の前記出力信号の周波数を変化させる周波数変化部と、前記周波数変化部により周波数が変化された前記出力信号を前記電圧制御発振器が出力している状態で、前記電圧制御発振器の前記入力電圧を測定する電圧測定部と、を備え、前記第１ダウンコンバート部は、互いに異なる周波数の信号を生成する複数の信号生成部と、前記複数の信号生成部により生成された信号のうちの１つを選択する信号選択部と、前記信号選択部により選択された信号と、前記電圧制御発振器の前記出力信号とを混合して得られた信号を、前記第２ダウンコンバート部に出力する第１ミキサ）と、を有し、前記第２ダウンコンバート部は、所定の周波数の信号を出力する第２発振回路と、前記第１ミキサの出力と、前記第２発振回路の出力とを混合して得られた信号を、前記位相比較器に出力する第２ミキサと、を有し、前記周波数変化部は、前記位相差の極性と、前記信号選択部により選択される信号を順次切り替えることにより、前記電圧制御発振器の前記出力信号の周波数を変化させる構成である。
【００１１】
この構成により、本発明に係る発振回路は、電圧制御発振器の出力信号の周波数をロックに失敗しない周波数に段階的に変化させることが容易である。よって、本発明に係る発振回路は、電圧制御発振器の入力電圧と出力信号の周波数との関係（ＶＣＯチューニング電圧特性）を効率的に取得することができる。また、これにより、専用回路の追加なしでＶＣＯチューニング電圧特性を低コストで取得することが可能になる。
【００１２】
また、本発明に係る発振回路は、前記電圧測定部により測定された前記入力電圧を前記電圧制御発振器に入力する電圧入力部を更に備える構成であってもよい。
【００１３】
この構成により、本発明に係る発振回路は、高精度なプリチューンを実施することができる。
【００１４】
また、本発明に係る発振回路は、現在の前記位相差の極性と、次に前記信号選択部により選択される予定の信号の周波数とに基づき、前記信号選択部により選択される信号が現在の状態から切り替わる前に、前記電圧制御発振器の前記出力信号の周波数をあらかじめ算出する周波数算出部と、前記周波数算出部により算出された周波数が、前記電圧制御発振器の発振可能な周波数範囲に入るか否かを判定する周波数判定部と、を更に備え、前記周波数変化部は、前記周波数判定部によって否定判定された場合に、前記位相差の極性、及び、前記信号選択部により選択される信号を共に現在の状態から切り替える構成であってもよい。
【００１５】
この構成により、本発明に係る発振回路は、電圧制御発振器の出力信号が発振可能な上限の周波数に到達した場合に、自動的に電圧制御発振器の出力信号の周波数を下げる方向に変化させることができる。同様に、本発明に係る発振回路は、電圧制御発振器の出力信号が発振可能な下限の周波数に到達した場合に、自動的に電圧制御発振器の出力信号の周波数を上げる方向に変化させることができる。
【００１６】
また、本発明に係る信号発生装置は、互いに直交するＩ相成分及びＱ相成分の波形データを出力する波形データ発生部と、前記Ｉ相成分及びＱ相成分の波形データをそれぞれＩ相成分及びＱ相成分のアナログ信号に変換するＤ／Ａ変換器と、所望の周波数の局部発振信号を出力する局部発振器と、前記局部発振信号を前記Ｉ相成分及びＱ相成分のアナログ信号で直交変調して直交変調信号として出力する直交変調器と、を備え、前記局部発振器が、上記のいずれかに記載の発振回路を含む構成である。
【００１７】
この構成により、本発明に係る信号発生装置は、ＶＣＯチューニング電圧特性を測定するための専用回路を追加することなく、必要に応じてＶＣＯチューニング電圧特性の測定を効率良く行うことができる。
【００１８】
また、本発明に係る信号分析装置は、周波数掃引される局部発振信号を出力する局部発振器と、被測定信号と前記局部発振信号とを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部と、前記信号抽出部の出力をサンプリングしてディジタルの時系列データに変換するＡ／Ｄ変換器と、前記局部発振信号が周波数掃引されている間に前記Ａ／Ｄ変換器から出力される前記時系列データのスペクトラム波形を取得する信号処理部と、を備え、前記局部発振器が、上記のいずれかに記載の発振回路を含む構成である。
【００１９】
この構成により、本発明に係る信号分析装置は、ＶＣＯチューニング電圧特性を測定するための専用回路を追加することなく、必要に応じてＶＣＯチューニング電圧特性の測定を効率良く行うことができる。
【００２０】
また、本発明に係る電圧測定方法は、上記のいずれかに記載の発振回路を用いる電圧測定方法であって、前記位相差の極性と、前記信号選択部により選択される信号を順次切り替えることにより、前記電圧制御発振器の前記出力信号の周波数を変化させる周波数変化ステップと、前記周波数変化ステップで周波数が変化された前記出力信号を前記電圧制御発振器が出力している状態で、前記電圧制御発振器の前記入力電圧を測定する電圧測定ステップと、を含む。
【００２１】
この構成により、本発明に係る電圧測定方法は、電圧制御発振器の出力信号の周波数をロックに失敗しない周波数に段階的に変化させることが容易である。よって、本発明に係る発振回路は、ＶＣＯチューニング電圧特性を効率的に取得することができる。また、これにより、専用回路の追加なしでＶＣＯチューニング電圧特性を低コストで取得することが可能になる。
【発明の効果】
【００２２】
本発明は、電圧制御発振器の所望の発振周波数を得るための入力電圧の測定を低コストで効率良く行うことができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに電圧測定方法を提供するものである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態に係る発振回路の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る発振回路におけるＶＣＯ発振周波数の変化の一例を示す説明図である。
【図３】本発明の第１の実施形態に係る発振回路を用いる電圧測定方法の処理を説明するためのフローチャートである。
【図４】本発明の第２の実施形態に係る信号発生装置の構成を示すブロック図である。
【図５】本発明の第３の実施形態に係る信号分析装置の構成を示すブロック図である。
【図６】従来の発振回路の構成を示すブロック図である。
【発明を実施するための形態】
【００２４】
以下、本発明に係る発振回路、それを用いた信号発生装置及び信号分析装置、並びに電圧測定方法の実施形態について、図面を用いて説明する。
【００２５】
（第１の実施形態）
まず、本発明の第１の実施形態に係る発振回路１０の構成について説明する。本実施形態の発振回路１０は、複数のＰＬＬ回路で構成されるマルチループ方式を取るものである。
【００２６】
図１に示すように、発振回路１０は、第１発振回路としての第１ＰＬＬ回路１１と、ＶＣＯ１２と、第１ダウンコンバート部１３と、第２ダウンコンバート部１４と、位相比較器（Phase Frequency Detector：ＰＦＤ）１５と、ループフィルタ１６と、スイッチ（ＳＷ）１７と、電圧測定部としてのＡ／Ｄ変換器（ＡＤＣ）１８と、電圧入力部としてのＤ／Ａ変換器（ＤＡＣ）１９と、入力電圧記憶部２０と、操作部２１と、制御部２２と、を備える。
【００２７】
第１ＰＬＬ回路１１は、所定の周波数の信号を出力するようになっている。本実施形態においては、第１ＰＬＬ回路１１は例えば０．５ＧＨｚの周波数の信号を出力する。
【００２８】
ＶＣＯ１２は、入力電圧Ｖｔに応じて出力信号の周波数（以下、「ＶＣＯ発振周波数」とも称する）を制御するものであり、具体的には入力電圧Ｖｔにほぼ比例したＶＣＯ発振周波数ｆ（Ｖｔ）の信号を出力信号として出力するようになっている。本実施形態においては、ＶＣＯ発振周波数ｆ（Ｖｔ）は、例えば１０．０ＧＨｚ〜２０．０ＧＨｚである。
【００２９】
第１ダウンコンバート部１３は、複数の信号生成部２３，２４と、信号選択部としてのスイッチ（ＳＷ）２５と、第１ミキサ２６と、第１ローパスフィルタ（ＬＰＦ）２７と、を有し、ＶＣＯ１２の出力信号をダウンコンバートするようになっている。
【００３０】
信号生成部２３，２４は、互いに異なる周波数の信号を生成するようになっている。本実施形態においては、信号生成部２３は例えば１４．０ＧＨｚの周波数の信号を生成し、信号生成部２４は例えば１６．０ＧＨｚの周波数の信号を生成する。
【００３１】
ＳＷ２５は、複数の信号生成部２３，２４により生成された信号のうちの１つを選択するようになっている。
【００３２】
第１ミキサ２６は、ＳＷ２５により選択された信号と、ＶＣＯ１２の出力信号とを混合し、２つの信号の和及び差の周波数成分を含む信号を生成するものである。さらに、第１ミキサ２６は、上記の混合により得られた信号を第１ＬＰＦ２７を介して第２ダウンコンバート部１４に出力するようになっている。
【００３３】
第１ＬＰＦ２７は、第１ミキサ２６から出力された上記の和及び差の周波数成分を含む信号のうち、差の周波数成分を含む信号を通過させるようになっている。
【００３４】
なお、各信号生成部２３，２４により生成される信号の周波数は、任意の値であってよいが、ＶＣＯ発振周波数ｆ（Ｖｔ）の下限値よりも高く、かつ、ＶＣＯ発振周波数ｆ（Ｖｔ）の上限値よりも低いことが望ましい。これにより、第１ＬＰＦ２７の出力の周波数を低く抑えることができる。
【００３５】
第２ダウンコンバート部１４は、第２発振回路としての第２ＰＬＬ回路２８と、第２ミキサ２９と、第２ＬＰＦ３０と、を有し、第１ダウンコンバート部１３の出力をダウンコンバートするようになっている。
【００３６】
第２ＰＬＬ回路２８は、所定の周波数の信号を出力するようになっている。本実施形態においては、第２ＰＬＬ回路２８は例えば３．０ＧＨｚの周波数の信号を出力する。
【００３７】
第２ミキサ２９は、第１ＬＰＦ２７の出力と第２ＰＬＬ回路２８の出力とを混合し、２つの信号の和及び差の周波数成分を含む信号を生成するものである。さらに、第２ミキサ２９は、上記の混合により得られた信号を第２ＬＰＦ３０を介してＰＦＤ１５に出力するようになっている。
【００３８】
第２ＬＰＦ３０は、第２ミキサ２９から出力された上記の和及び差の周波数成分を含む信号のうち、差の周波数成分を含む信号を通過させるようになっている。
【００３９】
なお、第２ＰＬＬ回路２８の出力の周波数は、任意の値であってよいが、第１ＬＰＦ２７の出力の周波数の下限値よりも高く、かつ、第１ＬＰＦ２７の出力の周波数の上限値よりも低いことが望ましい。本実施形態においては、第１ＬＰＦ２７の出力の周波数の下限値と上限値は、それぞれ例えば０ＧＨｚと６ＧＨｚである。これにより、第２ＬＰＦ３０の出力の周波数を低く抑えることができる。
【００４０】
ＰＦＤ１５は、第２ＬＰＦ３０の出力と、第１ＰＬＬ回路１１の出力との位相差を検出し、その位相差に比例したパルス幅の電圧信号を出力するようになっている。なお、ＰＦＤ１５は、位相差に比例したパルス幅の電圧信号を出力するためのチャージポンプを内部に有している。さらに、ＰＦＤ１５は、制御部２２からの制御信号に応じて、上記の位相差の極性を反転させた電圧信号を出力する極性反転部１５ａを有している。
【００４１】
なお、以降では、第１ＰＬＬ回路１１の出力周波数を基準として、第２ダウンコンバート部１４の出力周波数が高いときに、この第２ダウンコンバート部１４の出力周波数を下げるための電圧信号をＰＦＤ１５が出力する状態を「ＰＦＤ１５の極性が正である」とする。また、第１ＰＬＬ回路１１の出力周波数を基準として、第２ダウンコンバート部１４の出力周波数が低いときに、この第２ダウンコンバート部１４の出力周波数を上げるための電圧信号をＰＦＤ１５が出力する状態を「ＰＦＤ１５の極性が正である」とする。換言すれば、これらの状態はＰＦＤ１５の極性反転部１５ａが位相差の極性を反転させない状態である。
【００４２】
一方、第１ＰＬＬ回路１１の出力周波数を基準として、第２ダウンコンバート部１４の出力周波数が高いときに、この第２ダウンコンバート部１４の出力周波数を上げるための電圧信号をＰＦＤ１５が出力する状態を「ＰＦＤ１５の極性が負である」とする。また、第１ＰＬＬ回路１１の出力周波数を基準として、第２ダウンコンバート部１４の出力周波数が低いときに、この第２ダウンコンバート部１４の出力周波数を下げるための電圧信号をＰＦＤ１５が出力する状態を「ＰＦＤ１５の極性が負である」とする。換言すれば、これらの状態はＰＦＤ１５の極性反転部１５ａが位相差の極性を反転させた状態である。
【００４３】
ループフィルタ１６は、ＰＦＤ１５の出力を所定のループ帯域幅で通過させてＶＣＯ１２に入力するようになっている。ループフィルタ１６は、オペアンプを用いた反転増幅器の構成を含んでいる場合には、ＰＦＤ１５の出力を反転させてＶＣＯ１２に入力する。よって、ＰＦＤ１５の極性が負である場合には、ループフィルタ１６の出力の極性は正となる。逆に、ＰＦＤ１５の極性が正である場合には、ループフィルタ１６の出力の極性は負となる。
【００４４】
ＳＷ１７は、ループフィルタ１６の出力側をＡＤＣ１８に接続する状態、ループフィルタ１６の出力側をＤＡＣ１９に接続する状態、又は、ループフィルタ１６の出力側をＡＤＣ１８及びＤＡＣ１９から切断する状態のいずれかの状態を取るように構成されている。
【００４５】
ＡＤＣ１８は、後述する周波数変化部３１により周波数が変化された出力信号をＶＣＯ１２が出力している状態で、ＶＣＯ１２の入力電圧Ｖｔ、すなわちＶＣＯチューニング電圧Ｖｔを測定するものである。このとき、ＡＤＣ１８は、ＳＷ１７によりループフィルタ１６の出力側とＡＤＣ１８が接続された状態で、ＶＣＯチューニング電圧Ｖｔをディジタルデータに変換するようになっている。
【００４６】
さらに、ＡＤＣ１８は、ＶＣＯチューニング電圧Ｖｔのディジタルデータを、後述する周波数算出部３２により算出された周波数に対応付けて入力電圧記憶部２０に記憶させるようになっている。
【００４７】
ＤＡＣ１９は、ＳＷ１７によりループフィルタ１６の出力側とＤＡＣ１９が接続された状態で、入力電圧記憶部２０に記録されたＶＣＯチューニング電圧Ｖｔのディジタルデータをアナログの電圧信号に変換するとともに、変換されたアナログの電圧信号をＶＣＯ１２に入力するようになっている。
【００４８】
制御部２２は、例えばＣＰＵ、入力電圧記憶部２０を構成するＲＯＭ、ＲＡＭ、ＨＤＤなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、発振回路１０を構成する上記各部の動作を制御する。また、制御部２２は、所定のプログラムを実行することにより、後述する周波数変化部３１、周波数算出部３２、及び周波数判定部３３をソフトウェア的に構成することが可能である。
【００４９】
なお、周波数変化部３１、周波数算出部３２、及び周波数判定部３３は、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）などのディジタル回路で構成することも可能である。あるいは、周波数変化部３１、周波数算出部３２、及び周波数判定部３３は、ディジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。
【００５０】
周波数変化部３１は、ＰＦＤ１５の極性反転部１５ａとＳＷ２５に制御信号を出力することにより、ＰＦＤ１５により検出される位相差の極性と、ＳＷ２５により選択される信号を順次切り替えて、ＶＣＯ発振周波数ｆ（Ｖｔ）を変化させるようになっている。さらに、周波数変化部３１は、後述の周波数判定部３３によって否定判定された場合に、位相差の極性、及び、ＳＷ２５により選択される信号を共に現在の状態から切り替えるようになっている。
【００５１】
周波数算出部３２は、現在の位相差の極性と、次にＳＷ２５により選択される予定の信号の周波数とに基づき、ＳＷ２５により選択される信号が現在の状態から切り替わる前に、ＶＣＯ発振周波数ｆ（Ｖｔ）をあらかじめ算出するようになっている。
【００５２】
周波数判定部３３は、周波数算出部３２により算出された周波数が、ＶＣＯ１２の発振可能な周波数範囲に入るか否かを判定するようになっている。
【００５３】
操作部２１は、ユーザによる操作入力を行うためのものであり、例えばＬＣＤやＣＲＴなどの表示機器の表示画面に設けられたタッチパネルで構成される。あるいは、操作部２１は、キーボード又はマウスのような入力デバイスを含んで構成されてもよい。また、操作部２１は、リモートコマンドなどによる遠隔制御を行う外部制御装置で構成されてもよい。
【００５４】
操作部２１による入力操作は、制御部２２により検知されるようになっている。例えば、操作部２１により、ＶＣＯチューニング電圧Ｖｔの測定の開始又は停止などをユーザが指定することができる。また、操作部２１により、所望のＶＣＯ発振周波数ｆ（Ｖｔ）をユーザが指定することができる。さらに、操作部２１により、位相差の極性の反転や、ＳＷ２５により選択される信号の切り替えをユーザが手動で指定することができるようになっていてもよい。
【００５５】
以下、周波数変化部３１によるＶＣＯ発振周波数ｆ（Ｖｔ）の変化について、図１の構成の発振回路１０に基づいて説明する。第１ＰＬＬ回路１１の出力の周波数が０．５ＧＨｚであり、第２ＰＬＬ回路２８の出力の周波数が３．０ＧＨｚであることから、第１ＬＰＦ２７の出力の２．５ＧＨｚ又は３．５ＧＨｚを境界として、第２ミキサ２９の出力の極性が反転する。
【００５６】
ＰＦＤ１５の極性が正（すなわち、ループフィルタ１６の出力の極性が負）である場合に、第１ＬＰＦ２７の出力が極性の境界である２．５ＧＨｚとなるのは、ＳＷ２５により信号生成部２３の信号（１４．０ＧＨｚ）が選択されている場合、ＶＣＯ発振周波数ｆ（Ｖｔ）が１１．５ＧＨｚのときである。よって、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１１．５ＧＨｚよりも低い場合は、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１０．５ＧＨｚにロックする。逆に、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１１．５ＧＨｚよりも高い場合には、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１６．５ＧＨｚにロックする。
【００５７】
また、ＰＦＤ１５の極性が正（すなわち、ループフィルタ１６の出力の極性が負）である場合に、第１ＬＰＦ２７の出力が極性の境界である３．５ＧＨｚとなるのは、ＳＷ２５により信号生成部２３の信号（１４．０ＧＨｚ）が選択されている場合、ＶＣＯ発振周波数ｆ（Ｖｔ）が１７．５ＧＨｚのときである。よって、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１７．５ＧＨｚよりも低い場合は、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１６．５ＧＨｚにロックする。逆に、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１７．５ＧＨｚよりも高い場合には、ＶＣＯ発振周波数ｆ（Ｖｔ）は１０．０ＧＨｚ〜２０．０ＧＨｚ内でロックしない。
【００５８】
また、ＰＦＤ１５の極性が正（すなわち、ループフィルタ１６の出力の極性が負）である場合に、第１ＬＰＦ２７の出力が極性の境界である２．５ＧＨｚとなるのは、ＳＷ２５により信号生成部２４の信号（１６．０ＧＨｚ）が選択されている場合、ＶＣＯ発振周波数ｆ（Ｖｔ）が１３．５ＧＨｚのときである。よって、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１３．５ＧＨｚよりも低い場合は、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１２．５ＧＨｚにロックする。逆に、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１３．５ＧＨｚよりも高い場合には、ＶＣＯ発振周波数ｆ（Ｖｔ）は１８．５ＧＨｚにロックする。
【００５９】
また、ＰＦＤ１５の極性が正（すなわち、ループフィルタ１６の出力の極性が負）である場合に、第１ＬＰＦ２７の出力が極性の境界である３．５ＧＨｚとなるのは、ＳＷ２５により信号生成部２３の信号（１６．０ＧＨｚ）が選択されている場合、ＶＣＯ発振周波数ｆ（Ｖｔ）が１９．５ＧＨｚのときである。よって、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１９．５ＧＨｚよりも低い場合は、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１８．５ＧＨｚにロックする。逆に、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１９．５ＧＨｚよりも高い場合には、ＶＣＯ発振周波数ｆ（Ｖｔ）は１０．０ＧＨｚ〜２０．０ＧＨｚ内でロックしない。
【００６０】
また、ＰＦＤ１５の極性が負（すなわち、ループフィルタ１６の出力の極性が正）である場合に、第１ＬＰＦ２７の出力が極性の境界である２．５ＧＨｚとなるのは、ＳＷ２５により信号生成部２３の信号（１４．０ＧＨｚ）が選択されている場合、ＶＣＯ発振周波数ｆ（Ｖｔ）が１６．５ＧＨｚのときである。よって、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１６．５ＧＨｚよりも低い場合は、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１１．５ＧＨｚにロックする。逆に、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１６．５ＧＨｚよりも高い場合には、ＶＣＯ発振周波数ｆ（Ｖｔ）は１７．５ＧＨｚにロックする。
【００６１】
また、ＰＦＤ１５の極性が負（すなわち、ループフィルタ１６の出力の極性が正）である場合に、第１ＬＰＦ２７の出力が極性の境界である３．５ＧＨｚとなるのは、ＳＷ２５により信号生成部２３の信号（１４．０ＧＨｚ）が選択されている場合、ＶＣＯ発振周波数ｆ（Ｖｔ）が１０．５ＧＨｚのときである。よって、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１０．５ＧＨｚよりも低い場合は、ＶＣＯ発振周波数ｆ（Ｖｔ）は１０．０ＧＨｚ〜２０．０ＧＨｚ内でロックしない。逆に、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１０．５ＧＨｚよりも高い場合には、ＶＣＯ発振周波数ｆ（Ｖｔ）は１１．５ＧＨｚにロックする。
【００６２】
また、ＰＦＤ１５の極性が負（すなわち、ループフィルタ１６の出力の極性が正）である場合に、第１ＬＰＦ２７の出力が極性の境界である２．５ＧＨｚとなるのは、ＳＷ２５により信号生成部２４の信号（１６．０ＧＨｚ）が選択されている場合、ＶＣＯ発振周波数ｆ（Ｖｔ）が１８．５ＧＨｚのときである。よって、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１８．５ＧＨｚよりも低い場合は、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１３．５ＧＨｚにロックする。逆に、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１８．５ＧＨｚよりも高い場合には、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１９．５ＧＨｚにロックする。
【００６３】
また、ＰＦＤ１５の極性が負（すなわち、ループフィルタ１６の出力の極性が正）である場合に、第１ＬＰＦ２７の出力が極性の境界である３．５ＧＨｚとなるのは、ＳＷ２５により信号生成部２４の信号（１６．０ＧＨｚ）が選択されている場合、ＶＣＯ発振周波数ｆ（Ｖｔ）が１２．５ＧＨｚのときである。よって、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１２．５ＧＨｚよりも低い場合は、ＶＣＯ発振周波数ｆ（Ｖｔ）は１０．０ＧＨｚ〜２０．０ＧＨｚ内でロックしない。逆に、ある時点でのＶＣＯ発振周波数ｆ（Ｖｔ）が１２．５ＧＨｚよりも高い場合には、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１３．５ＧＨｚにロックする。
【００６４】
図２は、周波数変化部３１によるＶＣＯ発振周波数ｆ（Ｖｔ）の変化の一例を示している。
【００６５】
（状態１）１０．５ＧＨｚにロック
まず、周波数変化部３１は、ＶＣＯチューニング電圧が未知の段階で、ミスロックの虞が少ない周波数である１０．５ＧＨｚにＶＣＯ発振周波数ｆ（Ｖｔ）を調整する。このとき、ＳＷ２５により信号生成部２３の信号（１４．０ＧＨｚ）が選択されており、ＰＦＤ１５の極性は正である。
【００６６】
（状態２）１２．５ＧＨｚにロック
ＶＣＯ発振周波数ｆ（Ｖｔ）が１０．５ＧＨｚにロックし、かつ、ＰＦＤ１５の極性が正の状態で、ＳＷ２５により信号生成部２４の信号（１６．０ＧＨｚ）が選択されると、第１ＬＰＦ２７の出力の周波数が５．５ＧＨｚとなり、第２ＬＰＦ３０の出力の周波数が２．５ＧＨｚとなる。この２．５ＧＨｚは、第１ＰＬＬ回路１１の出力の周波数（０．５ＧＨｚ）よりも高いため、ＰＦＤ１５は、ＶＣＯ発振周波数ｆ（Ｖｔ）を２．０ＧＨｚ下げるような電圧信号をループフィルタ１６に出力する。この電圧信号はループフィルタ１６にて極性が反転するため、ＶＣＯ発振周波数ｆ（Ｖｔ）が２．０ＧＨｚ上がることとなり、ＶＣＯ発振周波数ｆ（Ｖｔ）が１２．５ＧＨｚにロックする。
【００６７】
（状態３）１６．５ＧＨｚにロック
ＶＣＯ発振周波数ｆ（Ｖｔ）が極性の境界である１１．５ＧＨｚよりも高い１２．５ＧＨｚにロックし、かつ、ＰＦＤ１５の極性が正の状態で、ＳＷ２５により信号生成部２３の信号（１４．０ＧＨｚ）が選択されると、既に述べたように、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１６．５ＧＨｚにロックする。
【００６８】
（状態４）１８．５ＧＨｚにロック
ＶＣＯ発振周波数ｆ（Ｖｔ）が極性の境界である１３．５ＧＨｚよりも高い１６．５ＧＨｚにロックし、かつ、ＰＦＤ１５の極性が正の状態で、ＳＷ２５により信号生成部２４の信号（１６．０ＧＨｚ）が選択されると、既に述べたように、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１８．５ＧＨｚにロックする。
【００６９】
（状態５）１７．５ＧＨｚにロック
ＶＣＯ発振周波数ｆ（Ｖｔ）が１８．５ＧＨｚにロックし、かつ、極性反転部１５ａによりＰＦＤ１５の極性が負に反転した状態で、ＳＷ２５により信号生成部２３の信号（１４．０ＧＨｚ）が選択されると、第１ＬＰＦ２７の出力の周波数が４．５ＧＨｚとなり、第２ＬＰＦ３０の出力の周波数が１．５ＧＨｚとなる。この１．５ＧＨｚは、第１ＰＬＬ回路１１の出力の周波数（０．５ＧＨｚ）よりも高いため、ＰＦＤ１５は、ＶＣＯ発振周波数ｆ（Ｖｔ）を１．０ＧＨｚ上げるような電圧信号をループフィルタ１６に出力する。この電圧信号はループフィルタ１６にて極性が反転するため、ＶＣＯ発振周波数ｆ（Ｖｔ）が１．０ＧＨｚ下がることとなり、ＶＣＯ発振周波数ｆ（Ｖｔ）が１７．５ＧＨｚにロックする。
【００７０】
（状態６）１３．５ＧＨｚにロック
ＶＣＯ発振周波数ｆ（Ｖｔ）が極性の境界である１８．５ＧＨｚよりも低い１７．５ＧＨｚにロックし、かつ、ＰＦＤ１５の極性が負の状態で、ＳＷ２５により信号生成部２４の信号（１６．０ＧＨｚ）が選択されると、既に述べたように、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１３．５ＧＨｚにロックする。
【００７１】
（状態７）１１．５ＧＨｚにロック
ＶＣＯ発振周波数ｆ（Ｖｔ）が極性の境界である１６．５ＧＨｚよりも低い１３．５ＧＨｚにロックし、かつ、ＰＦＤ１５の極性が負の状態で、ＳＷ２５により信号生成部２３の信号（１４．０ＧＨｚ）が選択されると、既に述べたように、ＶＣＯ発振周波数ｆ（Ｖｔ）は最終的に１１．５ＧＨｚにロックする。
【００７２】
以下、本実施形態に係る発振回路１０を用いる電圧測定方法について、図３のフローチャートを参照しながらその処理の一例を説明する。
【００７３】
まず、制御部２２は、ミスロックの虞が少ない周波数（例えば１０．５ＧＨｚ）にＶＣＯ発振周波数ｆ（Ｖｔ）を調整するための各種の初期設定を行う（ステップＳ１）。このとき、ＰＦＤ１５の極性が正負のいずれかに設定されるとともに、ＳＷ２５により信号生成部２３，２４のいずれかの信号が選択される。
【００７４】
次に、制御部２２は、ＶＣＯ発振周波数ｆ（Ｖｔ）がロックするまでの所定時間（例えば５００μｓｅｃ）を待機する（ステップＳ２）。
【００７５】
次に、制御部２２は、ループフィルタ１６の出力側とＡＤＣ１８を接続する方向にＳＷ１７をオンとし、ＡＤＣ１８を制御してループフィルタ１６の出力電圧、すなわちＶＣＯチューニング電圧Ｖｔを測定する（電圧測定ステップＳ３）。
【００７６】
次に、周波数算出部３２は、現在のＰＦＤ１５の極性と、次にＳＷ２５により選択される予定の信号の周波数とに基づき、ＶＣＯ発振周波数ｆ（Ｖｔ）をあらかじめ算出する（ステップＳ４）。
【００７７】
次に、周波数判定部３３は、周波数算出部３２により算出された周波数が、ＶＣＯ１２の発振可能な周波数範囲（例えば１０．０ＧＨｚ〜２０．０ＧＨｚ）に入るか否かを判定する（ステップＳ５）。肯定判定の場合には周波数変化ステップＳ６に進み、否定判定の場合には周波数変化ステップＳ７に進む。
【００７８】
周波数変化ステップＳ６において周波数変化部３１は、ＳＷ２５により選択される信号を切り替える。
【００７９】
周波数変化ステップＳ７において周波数変化部３１は、ＰＦＤ１５の極性、及び、ＳＷ２５により選択される信号を共に現在の状態から切り替える（ステップＳ７）。これにより、図２の（状態４）から（状態５）への変化のように、ＶＣＯ発振周波数ｆ（Ｖｔ）の増減方向が変化することになる。
【００８０】
次に、制御部２２は、ＶＣＯ発振周波数ｆ（Ｖｔ）がロックするまでの所定時間（例えば１００μｓｅｃ）を待機する（ステップＳ８）。
【００８１】
次に、制御部２２は、ＡＤＣ１８を制御してループフィルタ１６の出力電圧、すなわちＶＣＯチューニング電圧Ｖｔを測定する（電圧測定ステップＳ９）。
【００８２】
次に、制御部２２は、測定対象の全てのＶＣＯ発振周波数ｆ（Ｖｔ）に関するＶＣＯチューニング電圧Ｖｔの測定が終了したか否かを判定する（ステップＳ１０）。否定判定の場合にはステップＳ４に戻り、肯定判定の場合には処理を終了する。
【００８３】
なお、上記のステップＳ１〜Ｓ１０の処理は、出荷前に行われてもよいし、あるいは、ユーザにより任意のタイミングで行われてもよい。
【００８４】
以上説明したように、本実施形態に係る発振回路１０は、ＰＦＤ１５の極性とＳＷ２５を順次切り替えることにより、ＶＣＯ発振周波数をロックに失敗しない周波数に段階的に変化させることが容易である。よって、本実施形態に係る発振回路１０は、ＶＣＯチューニング電圧特性が未知の段階であっても、ロックに失敗する危険の低い周波数にＶＣＯ発振周波数を調整してから、順次ＶＣＯ発振周波数を変えていくことでＶＣＯチューニング電圧特性を効率的に取得することができる。これにより、専用回路の追加なしでＶＣＯチューニング電圧特性を低コストで取得することが可能になる。
【００８５】
また、本実施形態に係る発振回路１０は、ＡＤＣ１８により測定されたＶＣＯチューニング電圧ＶｔをＶＣＯ１２に入力するＤＡＣ１９を更に備えることにより、高精度なプリチューンを実施することができる。
【００８６】
また、本実施形態に係る発振回路１０は、ＶＣＯ１２の出力信号が発振可能な上限の周波数に到達した場合に、自動的にＶＣＯ１２の出力信号の周波数を下げる方向に変化させることができる。同様に、本実施形態に係る発振回路１０は、ＶＣＯ１２の出力信号が発振可能な下限の周波数に到達した場合に、自動的にＶＣＯ１２の出力信号の周波数を上げる方向に変化させることができる。
【００８７】
（第２の実施形態）
続いて、本発明の第２の実施形態に係る信号発生装置４０について図面を参照しながら説明する。なお、第１の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第１の実施形態と同様の動作についても適宜説明を省略する。
【００８８】
図４に示すように、信号発生装置４０は、波形データ発生部４１と、ＤＡＣ４２と、ＬＰＦ４３と、局部発振器を構成する第１の実施形態に係る発振回路１０と、直交変調器４４と、増幅器４５と、表示部４６と、操作部４７と、制御部４８と、を備える。
【００８９】
波形データ発生部４１は、直交変調器４４から出力される直交変調信号のベースバンド信号として、互いに直交するＩ相成分（同相成分）及びＱ相成分（直交成分）のベースバンドの波形データ（ディジタル値）を出力するようになっている。なお、以降では、Ｉ相成分のベースバンドの波形データを「Ｉ波形データ」、Ｑ相成分のベースバンドの波形データを「Ｑ波形データ」ともいう。
【００９０】
Ｉ波形データ及びＱ波形データが対応する通信規格としては、例えば、セルラ（ＬＴＥ、ＬＴＥ−Ａ、Ｗ−ＣＤＭＡ（登録商標）、ＧＳＭ（登録商標）、ＣＤＭＡ２０００、１ｘＥＶ−ＤＯ、ＴＤ−ＳＣＤＭＡ等）、無線ＬＡＮ（ＩＥＥＥ８０２．１１ｂ／ｇ／ａ／ｎ／ａｃ／ａｄ等）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＧＮＳＳ（ＧＰＳ、Ｇａｌｉｌｅｏ、ＧＬＯＮＡＳＳ、ＢｅｉＤｏｕ等）、ＦＭ、及びディジタル放送（ＤＶＢ−Ｈ、ＩＳＤＢ−Ｔ等）が挙げられる。
【００９１】
例えば、波形データ発生部４１は、様々な通信規格に対応したＩ波形データ及びＱ波形データを個別の波形ファイルとして記憶しており、操作部４７により選択された通信規格に対応した波形ファイルからＩ波形データ及びＱ波形データを展開して、後段のＤＡＣ４２に出力するようになっている。あるいは、波形データ発生部４１は、操作部４７により選択された通信規格に対応したＩ波形データ及びＱ波形データを、ＤＳＰ（Digital Signal Processor）により逐次生成して出力するものであってもよい。
【００９２】
ＤＡＣ４２は、ディジタル信号であるＩ波形データ及びＱ波形データをそれぞれＩ相成分及びＱ相成分のアナログ信号に変換するようになっている。なお、以降では、Ｉ相成分のアナログ信号を「Ｉ波形アナログ信号」、Ｑ相成分のアナログ信号を「Ｑ波形アナログ信号」ともいう。
【００９３】
ＬＰＦ４３は、ＤＡＣ４２から出力されたＩ波形アナログ信号及びＱ波形アナログ信号の出力信号の高周波成分を除去するようになっている。
【００９４】
発振回路１０は、制御部４８からの制御信号に基づいた所望の周波数の局部発振信号（ローカル信号）を直交変調器４４に出力するようになっている。
【００９５】
直交変調器４４は、発振回路１０から入力されたローカル信号を、ＬＰＦ４３を通過したＩ波形アナログ信号及びＱ波形アナログ信号で直交変調して直交変調信号として出力するようになっており、移相器４４ａと、乗算器４４ｂ，４４ｃと、加算器４４ｄと、を備える。
【００９６】
発振回路１０からのローカル信号は、直接乗算器４４ｂへ入力されるとともに、移相器４４ａで位相が９０°移相された後、乗算器４４ｃへ入力される。また、乗算器４４ｂ，４４ｃには、それぞれＬＰＦ４３を通過したＩ波形アナログ信号及びＱ波形アナログ信号が入力される。
【００９７】
乗算器４４ｂは、ローカル信号とＩ波形アナログ信号とを乗算して加算器４４ｄへ出力する。乗算器４４ｃは、９０°移相されたローカル信号とＱ波形アナログ信号とを乗算して加算器４４ｄへ出力する。加算器４４ｄは、各乗算器４４ｂ，４４ｃの出力を加算して直交変調信号として出力する。直交変調器４４から出力された直交変調信号は、増幅器４５で増幅される。
【００９８】
表示部４６は、例えばＬＣＤやＣＲＴなどの表示機器で構成され、制御部４８からの制御信号に応じて各種表示内容を表示するようになっている。この表示内容には、複数の通信規格や、複数の波形データの一覧などが含まれる。
【００９９】
操作部４７は、ユーザによる操作入力を行うためのものであり、例えば、ユーザは、操作部４７を用いて、信号発生装置４０から出力される直交変調信号の通信規格を複数の通信規格の中から選択することができる。また、操作部４７により、発振回路１０からの出力信号の周波数を設定することなども可能である。
【０１００】
制御部４８は、信号発生装置４０を構成する上記各部の動作を制御する。なお、操作部４７と制御部４８は、それぞれ第１の実施形態の操作部２０と制御部２２と共通であってもよい。
【０１０１】
以上説明したように、本実施形態に係る信号発生装置４０は、第１の実施形態の発振回路１０を局部発振器として用いることにより、ＶＣＯチューニング電圧特性を測定するための専用回路を追加することなく、必要に応じてＶＣＯチューニング電圧特性の測定を効率良く行うことができる。
【０１０２】
（第３の実施形態）
続いて、本発明の第３の実施形態に係る信号分析装置５０について図面を参照しながら説明する。なお、第１の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第１の実施形態と同様の動作についても適宜説明を省略する。
【０１０３】
図５に示すように、本発明の第３の実施形態に係る信号分析装置５０は、アッテネータ（ＡＴＴ）５１と、局部発振器を構成する第１の実施形態に係る発振回路１０と、ミキサ５２と、ＩＦフィルタ５３と、検波器５４と、ビデオ・フィルタ５５と、ＡＤＣ５６，５７と、掃引部５８と、信号処理部５９と、操作部６０と、表示部６１と、制御部６２と、を備え、ＤＵＴ１から出力される被測定信号Ｓの解析処理を行うものである。
【０１０４】
ＡＴＴ５１は、内部に抵抗を有し、ＤＵＴ１からの高周波の被測定信号Ｓを後段の信号処理部５９において処理可能な信号レベルに減衰させるためのもので、インピーダンスを変化させない電子部品である。
【０１０５】
本実施形態においては、発振回路１０から発振される局部発振信号（ローカル信号）の周波数ｆＬが、掃引部５８から出力される掃引ランプ信号により所定の周波数範囲にわたって掃引される。発振回路１０から発振されるローカル信号の周波数は、所望の解析帯域に応じて制御部６２により設定される。
【０１０６】
ミキサ５２は、ＡＴＴ５１で減衰された周波数ｆＳの被測定信号Ｓと、発振回路１０から発振された周波数ｆＬのローカル信号とを混合し、２つの信号の和及び差の周波数成分を含む出力信号を生成するものである。
【０１０７】
ＩＦフィルタ５３は、ミキサ５２からの出力信号をフィルタリングするようになっている。ＩＦフィルタ５３は、ミキサ５２によって被測定信号Ｓとローカル信号とを混合させた中間周波数｜ｆＬ−ｆＳ｜又はｆＬ＋ｆＳの中間周波数信号が所定の中間周波数帯にあるときに、これらの中間周波数信号を出力する。
【０１０８】
ＩＦフィルタ５３は、アナログのバンドパス・フィルタなどで構成されるＲＢＷ（Resolution Band Width）フィルタ及び対数増幅器（ログアンプ）によって構成されている。
【０１０９】
ＩＦフィルタ５３が備える対数増幅器は、被測定信号Ｓの対数に対応する増幅信号を出力する増幅器なので、ＩＦフィルタ５３に被測定信号Ｓを通過させると、被測定信号Ｓを対数圧縮した大きなダイナミック・レンジの信号として一括して扱うことができるようになる。このため、信号分析装置５０は、リニアな表示デバイスを用いてデシベルに対応した表示を行うことができるようになる。
【０１１０】
本実施形態においては、ミキサ５２からの出力信号が掃引動作に同期して変化する。このため、その変化に応じて、ＩＦフィルタ５３によって、１掃引時間（掃引期間）内において、時間経過とともに中間周波数信号に変換された被測定信号Ｓの各周波数成分における時系列波形である信号が抽出される。
【０１１１】
なお、発振回路１０、ミキサ５２、及びＩＦフィルタ５３は、ローカル信号と被測定信号Ｓとを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部を構成する。
【０１１２】
検波器５４は、例えば包絡線検波器であり、ＩＦフィルタ５３で抽出された信号を直流に変換するようになっている。
【０１１３】
検波器５４は、ＩＦフィルタ５３から出力されたアナログの周波数スペクトラム波形における各時間軸位置のピーク値を検出し、包絡線検波された状態の周波数スペクトラム波形を出力する。
【０１１４】
検波器５４によって掃引期間内において検波された信号は、掃引された周波数における時系列波形の大きさを示す。この場合、表示部６１において、横軸を周波数、縦軸を振幅レベル（デシベル）としてグラフを表示すると、その表示されるグラフは周波数スペクトラム波形になる。
【０１１５】
ビデオ・フィルタ５５は、ビデオ帯域幅（ＶＢＷ）フィルタであり、検波器５４によって検波された信号のスペクトラムに対してではなく、検波された信号の時間変動に対するフィルタとして機能する。この機能により、ビデオ・フィルタ５５は、被測定信号Ｓの周波数ごとの強度を求め、周波数スペクトラム波形を表示するための信号を出力する。
【０１１６】
ＡＤＣ５６は、ビデオ・フィルタ５５から出力された信号を所定のサンプリングレートでサンプリングして、ディジタルデータとしての時系列データに変換する。ここでの時系列データは、被測定信号Ｓの振幅の周波数特性を示すものになっている。
【０１１７】
掃引部５８は、発振回路１０から発振されるローカル信号の周波数ｆＬを所定の周波数範囲にわたって掃引させるための掃引ランプ信号を生成するもので、設定される掃引時間に応じて掃引ランプ信号の生成を制御するものである。
【０１１８】
ＡＤＣ５７は、掃引部５８において生成される掃引ランプ信号をディジタルデータに変換して制御部６２に出力する。
【０１１９】
これにより、制御部６２は、ＡＤＣ５７からのディジタルデータを基準として、掃引部５８における掃引ランプ信号を生成するための掃引期間などを制御する。
【０１２０】
信号処理部５９は、ローカル信号が周波数掃引されている間にＡＤＣ５６から出力される時系列データから、あらかじめ定められた周波数範囲の周波数スペクトラム波形を取得するようになっている。また、信号処理部５９は、取得した周波数スペクトラム波形のデータを表示部６１に出力するようになっている。
【０１２１】
表示部６１は、例えばＬＣＤやＣＲＴなどの表示機器で構成され、信号処理部５９が出力する周波数スペクトラム波形のデータを、周波数ドメイン（横軸を周波数、縦軸を振幅）で表示するようになっている。
【０１２２】
操作部６０は、ユーザによる操作入力を行うためのものであり、例えば、ユーザは、操作部６０を用いて、測定結果の表示周波数範囲などを設定することができる。
【０１２３】
制御部６２は、信号発生装置４０を構成する上記各部の動作を制御する。なお、操作部６０と制御部６２は、それぞれ第１の実施形態の操作部２０と制御部２２と共通であってもよい。
【０１２４】
以上説明したように、本実施形態に係る信号分析装置５０は、第１の実施形態の発振回路１０を局部発振器として用いることにより、ＶＣＯチューニング電圧特性を測定するための専用回路を追加することなく、必要に応じてＶＣＯチューニング電圧特性の測定を効率良く行うことができる。
【符号の説明】
【０１２５】
１０  発振回路
１１  第１ＰＬＬ回路
１２  ＶＣＯ
１３  第１ダウンコンバート部
１４  第２ダウンコンバート部
１５  ＰＦＤ
１５ａ  極性反転部
１６  ループフィルタ
１８，５６  ＡＤＣ
１９，４２  ＤＡＣ
２３，２４  信号生成部
２５  ＳＷ
２６  第１ミキサ
２８  第２ＰＬＬ回路
２９  第２ミキサ
３１  周波数変化部
３２  周波数算出部
３３  周波数判定部
４０  信号発生装置
４１  波形データ発生部
４４  直交変調器
５０  信号分析装置
５２  ミキサ
５３  ＩＦフィルタ
５９  信号処理部
【図１】
2019050499.tif 000003
【図２】
2019050499.tif 000004
【図３】
2019050499.tif 000005
【図４】
2019050499.tif 000006
【図５】
2019050499.tif 000007
【図６】
2019050499.tif 000008