(57)【要約】【課題】  素子基板表面と平行に外部電界を印加する際に、電極間の距離を短くしつつ、微細化された、固体撮像素子の画素内でのパターニングを単純化し得る、高感度な固体撮像素子およびその製造方法を提供する。【解決手段】  所定の波長域に感度を有する光電変換膜が積層され、画素１４をアレイ状に配設してなり、各画素１４において、画素境界域に沿って形成された共通電極２と、各画素１４の中心部位置に形成された読出し電極３とを備えてなる。これら共通電極２と読出し電極３は信号読出し回路基板１の同一面上に形成され、光電変換膜中に横方向の電界を生成する。【選択図】図１
2019024057.tif 000002
【特許請求の範囲】
【請求項１】
所定の波長域に感度を有する光電変換膜が積層され、画素をアレイ状に配設してなり、各該画素において、画素境界域に沿って形成された共通電極と、各該画素の中心部位置に形成された読出し電極とを備えたことを特徴とする固体撮像素子。
【請求項２】
前記画素は矩形状をなし、何れの辺も１０ｎｍ以上、かつ１０μｍ以下とされていることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記共通電極と前記読出し電極が共に信号読出し回路基板の同一面上に形成されていることを特徴とする請求項１または２に記載の固体撮像素子。
【請求項４】
互いに隣接する複数の前記画素各々からの電気信号を合成するように構成され、これら複数の前記画素からなる画素群を、拡大された単位画素として扱うように構成されていることを特徴とする請求項１〜３のうちいずれか１項記載の固体撮像素子。
【請求項５】
光電変換部を信号読出し回路基板上に積層するとともに、画素をアレイ状に形成し、各該画素において、画素境界域に沿って配される共通電極と、各該画素の中心部位置に配される読出し電極とを、前記信号読出し回路基板上に形成することを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号読出し回路基板上に光電変換膜を積層した固体撮像素子およびその製造方法に関し、特に光電変換膜に横方向の電界を印加する電極構造に関する。
【背景技術】
【０００２】
近年、固体撮像素子の多画素化や高フレームレート化が急速に進んだ結果、１画素あたりの入射光が減少し、素子の感度低下が問題となっている。この問題を解決するために、例えば、下記特許文献１に記載の技術では信号読出し回路上に光電変換膜を積層した固体撮像素子が提案されている。光電変換膜を積層した固体撮像素子では、光電変換膜に外部電界を印加するために、最表面に成膜された透明導電膜と画素電極との間に電圧を印加し、光電変換膜の積層方向に外部電界を印加することにより膜内で光電変換された電荷を読出している。しかし、この構造では、入射側に配置された透明導電膜における光吸収により光開口率が低下するため、素子の感度が低下する要因となっていた。また、透明導電膜成膜時における下層への成膜ダメージが素子の特性を劣化させる要因ともなっていた。
下記非特許文献１に記載の技術では、櫛状の対向電極を基板上に形成し、光電変換膜であるアモルファスセレンの積層方向に対して垂直である光電変換膜の面方向に、外部電界を印加することで、光電変換膜中で発生した電荷を横方向に走行させ、透明導電膜を設けることが不要な構造としている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５１２７１号公報
【非特許文献】
【０００４】
【非特許文献１】IEEE. Trans. Electron Devices, vol. 57, no. 8, p. 1953, 2010
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記非特許文献１に記載された技術においては、光電変換膜の積層方向に対して垂直に外部電界を印加する構造において、光電変換膜の膜厚を薄くすることで膜内に電界が均一に印加されることを解析により示すとともに、実際に素子を作製し光電変換が可能なことを実証している。一方、この文献には、電極の上部は無電界となり光電変換膜内では、発生した電荷が分離されず無感度領域となることの記載がなされており、素子の効率を高めるには可能な限り電極の面積を小さくする必要があること、また、素子を駆動するための外部印加電圧を下げるためには電極間の距離をなるべく短くする必要がある、ことが記載されている。
このような、電極間の距離をなるべく短くするためには、従来周知のくし形の対向電極（対向する電極が交互に入れ子構造とされた態様）を用いる手法がある。しかし、このようなくし形の対向電極を用いると、微細化された固体撮像素子の画素内でのパターニングが複雑になることや、電極の占める面積割合が大きくなることで素子の作製の効率化を図ることが困難となる。
【０００６】
本発明は、上記事情に鑑みなされたものであり、素子基板表面と平行に外部電界を印加する際に、電極間の距離を短くしつつ、微細化された固体撮像素子の画素内でのパターニングを単純化し得る、高感度な固体撮像素子およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
以上の目的を達成するため、本発明の固体撮像素子およびその製造方法は以下のような構成とされている。
すなわち、本発明の固体撮像素子は、所定の波長域に感度を有する光電変換膜が積層され、画素をアレイ状に配設してなり、各該画素において、画素境界域に沿って形成された共通電極と、各画素の中心部位置に形成された読出し電極とを備えたことを特徴とするものである。
【０００８】
また、前記画素は、１０ｎｍ以上、かつ１０μｍ以下とされている場合に特に有効である。
また、前記共通電極と前記読出し電極が共に信号読出し回路基板上に形成されていることが好ましい。
また、隣接する複数の前記画素からの電気信号を合成するように構成され、これら複数の前記画素からなる画素群を、拡大された単位画素として扱うように構成することが可能である。ここで、「拡大された単位画素」との用語は、通常の画素と同様に、固体撮像素子を構成するアレイ状センサの最小単位を意味する。
【０００９】
また、本発明の固体撮像素子の製造方法は、光電変換部を信号読出し回路基板上に積層するとともに、画素をアレイ状に形成し、各該画素において、画素境界域に沿って配される共通電極と、各該画素の中心部位置に配される読出し電極とを、同一の信号読出し回路基板上に形成することを特徴とするものである。
【発明の効果】
【００１０】
本発明に係る固体撮像素子およびその製造方法によれば、信号読出し回路基板上に光電変換膜を積層してなり、この積層方向に対して垂直に電界を印加する際に、微細画素であっても電極のパターニングを容易とすることができ、また、低電圧で効果的に電界を印加することができ、透明電極膜の形成を不要とすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る固体撮像素子の一部分の平面構造を示す概略図である。
【図２】本発明の実施形態に係る固体撮像素子の一部分の断面構造を示す概略図である。
【図３】本発明の実施形態に係る固体撮像素子の１つの画素の等価回路を示す概略回路図である。
【図４】本発明の実施例（透明導電膜なし）に係る固体撮像素子（光電変換素子）の一部分の断面構造を示す概略図である。
【図５】比較例（透明導電膜あり）に係る固体撮像素子（光電変換素子）の一部分の断面構造を示す概略図である。
【図６】本実施形態に係る固体撮像素子の製造方法を示すフローチャートである。
【図７】本発明の実施例および比較例に係る固体撮像素子（光電変換素子）に所定波長の光を照射したときの外部量子効率を表すグラフである。
【図８】所定厚みのＩＴＯ膜の光透過率を示すグラフである。
【図９】図１に示す実施形態に係る固体撮像素子の変更態様の平面構造を示す概略図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態に係る固体撮像素子およびその製造方法について図面を用いて説明する。
【００１３】
＜固体撮像素子＞
図１は横方向電場印加型の固体撮像素子の平面構造を示すものである。また、図２はこの固体撮像素子の電極上に、光電変換膜を積層した場合の固体撮像素子の断面構造を示すものである。
【００１４】
図１に示すように、本実施形態に係る固体撮像素子は、信号読出し回路基板１上に、共通電極２が格子状に配置されるとともに、読出し電極３が格子で区切られた一領域（図１では、正方形状の領域）である画素１４の中心部に配置されている。
【００１５】
図２に示す、本実施形態に係る固体撮像素子の断面構造は、上述したように図１の固体撮像素子上に光電変換膜５を積層した素子の単一画素の断面を示すものであり、信号読出し回路基板１上に、共通電極２および読出し電極３の両電極が配設され、その上に電荷注入素子層である半絶縁性金属酸化物膜４と、光電変換膜５とがこの順に積層されたものである。
このように、共通電極２および読出し電極３が上下方向ではなく、積層方向に対し垂直方向に配設されているので、光電変換膜５に対して電界の方向が横方向となる。
これにより、従来より知られている、上方に位置する透明導電膜が不要となり、この透明導電膜を配設した場合における感度の低下を阻止することができる。また、共通電極２は画素領域を区切る境界域に沿って形成され、一方、読出し電極を各画素の中心部に配する、という極めてシンプルな構成となっているので、微小画素においても電極の作製が容易である。
画素１４は、正方形状をなし、１辺が１０ｎｍ以上、かつ１０μｍ以下のサイズに形成されている。このような簡単な構造は、このような微小な画素の場合には特に有効である。
なお、一般的にも、画素が矩形状をなし、各片が１０ｎｍ以上、かつ１０μｍ以下のサイズに形成されている場合に、特に有効であるといえる。
【００１６】
上記共通電極２および読出し電極３としては、例えば、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｎｉ（ニッケル）、ニオブ（Ｎｂ）、Ｐｔ（白金）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等の、導電性を有する材料を用いることができる。膜厚は例えば、３０ｎｍとすることが可能である。
【００１７】
上記半絶縁性金属酸化物膜４は、ｎ型半導体として機能するものである。半絶縁性金属酸化物膜４の構成材料としては、酸化ガリウム（Ｇａ２Ｏ３）、酸化亜鉛（ＺｎＯ）、酸化セリウム（ＣｅＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）からなる群から選択される一種または二種以上のものを用いる。これらの半絶縁性金属酸化物膜４の中でも、特に、非加熱で成膜でき、光電変換素子の逆バイアス電圧印加時の暗電流を大幅に低減できる酸化ガリウム膜を用いることが好ましい。また、膜厚は１０ｎｍ〜１００ｎｍとすることが好ましい。膜厚を１０ｎｍ以上とすることにより、逆バイアス印加時の暗電流を十分低減でき、一方、膜厚を１００ｎｍ以下とすることにより、光電変換素子を低電圧で動作させることができる。
【００１８】
上記光電変換膜５としては、結晶セレン（ｃ−Ｓｅ）、アモルファスセレン（α−Ｓｅ）、有機膜、さらには、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）または硫黄（Ｓ）を材料とする４元系化合物であるＣＩＧＳなどを用いることができる。
また、その膜厚は０．１μｍ以上、かつ５μｍ以下であることが好ましい。
【００１９】
セレン膜１０の膜厚を０．１μｍ以上とすると、十分な膜厚を有する結晶セレン膜１０とすることができるので、可視光全域で十分な感度を得ることができ、光電変換層として良好な結晶セレン膜１０となる。このような趣旨から、膜厚は０．３μｍ以上とすることがより好ましい。一方、膜厚を５μｍ以下とすると、結晶セレン膜１０を効率良く形成することができ、生産性に優れた光電変換膜とすることができる。このような趣旨から上限を２μｍ以下とすることが好ましい。
【００２０】
図３は、１つの画素１４の等価回路を示す回路図である。各画素１４は、図３に示すように、入射光に応じた電荷を生成する光電変換膜５と、この電荷を電位に変換する浮遊拡散部（フローティング・ディフュージョン）ＦＤと、浮遊拡散部ＦＤの電位をリセットするリセットトランジスタＲＳＴと、浮遊拡散部ＦＤの電位に応じた信号を出力する増幅部としての増幅トランジスタＡＭＰと、読出し行を選択する選択トランジスタＳＥＬとを有している。
【００２１】
本実施形態の固体撮像素子では、図１の読出し電極３が浮遊拡散部ＦＤと接続され、光電変換膜５で生成された電荷が浮遊拡散部ＦＤに転送される。なお、選択トランジスタＳＥＬの出力は垂直信号線２０を介して、図示されない回路部に送出される。
【００２２】
＜光電変換素子＞
図４は、本実施形態に係る固体撮像素子を構成する光電変換素子を示すものである。
以下、この光電変換素子について説明するが、図４は透明導電膜を有しておらず、本実施例に対応した構成となっており（以下、実施例に係る光電変換素子と称する）、一方、図５は、透明導電膜を有しており、比較例と位置付けられる構成となっている（以下、比較例に係る光電変換素子と称する）。
【００２３】
図４に示すように、実施例に係る光電変換素子は、基板６上に、電極７と、半絶縁性金属酸化物膜８と、テルル膜９と、結晶セレン膜１０とがこの順に積層されてなるものである。
上記基板６としては、ガラス基板を用いた。
電極７としては、上記共通電極２および読出し電極３と同様の導電性を有する材料を用いることができるが、ここでは、ＩＴＯ膜を３０nmの厚みに形成した。
【００２４】
半絶縁性金属酸化物膜８は、上記半絶縁性金属酸化物膜４と同様に構成することができるが、ここでは酸化ガリウム（Ｇａ２Ｏ３）により形成されており、膜厚は２０ｎｍ（電極７の上面から半絶縁性金属酸化物膜８の上面までの距離（高さ））とされている。
上記テルル膜９の膜厚は、基板６とセレン膜１０との接着層として機能し、膜厚は０．１ｎｍ以上、かつ１０ｎｍ以下であることが好ましく、ここでは、１ｎｍとしている。膜厚を０．１ｎｍ以上とすると、基板６とセレン膜１０との接着力を効果的に大きくすることができ、好ましい。また、膜厚を１０ｎｍ以下とすると、テルル膜９のテルルが結晶セレン膜１０中の欠陥となり、暗電流増加の要因となることを防止することができる。このような趣旨から、膜厚の上限を３ｎｍ以下とすることが、より好ましい。
【００２５】
上記結晶セレン膜１０は、上記光電変換膜５と同様に光電変換機能を有するものであり、その膜厚は０．５μｍとした。
なお、図５は、図４に示す実施例との比較のために形成されたものであり、図４に示す光電変換素子と同一構造の素子の最上面に透明導電膜であるＩＴＯ膜１１を積層したものである。この比較結果（評価）については、後述する。
【００２６】
＜光電変換素子（固体撮像素子）の製造方法＞
次に、図４および図６を用いて光電変換素子の製造方法について説明する。
図４に示す光電変換素子を製造するには、まず、基板６の一方の面（図４においては上面）に、例えば真空蒸着法やスパッタリング法等を用いて電極７を３０ｎｍの厚みに形成する。なお、電極７間の距離は２００μｍに設定した（Ｓ１）。
【００２７】
次いで、電極７上に、スパッタリング法、原子層堆積（ＡＬＤ）法、真空蒸着法等を用いて、半絶縁性金属酸化物膜８を２０ｎｍの厚みに形成する（なお、電極７の上面、および電極７が配されていない部分のガラス基板６の上面から、半絶縁性金属酸化物膜８の上面までの距離（厚み）を２０ｎｍとする。実際の半絶縁性金属酸化物膜８の上面は、模式的な図４（図５も同じ）とは異なり、上下に褶曲するような形状とされる。）（Ｓ２）。半絶縁性金属酸化物膜８は、酸素雰囲気中で形成することが好ましい。半絶縁性金属酸化物膜８を酸素雰囲気中で形成する場合、酸素の圧力は７．５×１０−３Ｐａ以上、かつ１．０×１０−１Ｐａ以下であることが好ましい。半絶縁性金属酸化物膜８を圧力７．５×１０−３Ｐａ以上、かつ３．０×１０−２Ｐａ以下の酸素雰囲気中で形成することで、半絶縁性金属酸化物膜３の結晶欠陥を低減することができ、逆バイアス電圧印加時の暗電流をより一層低減することができる。
【００２８】
このような趣旨から、酸素の圧力を８．０×１０−３Ｐａ以上、かつ３．０×１０−２Ｐａ以下とすることがより好ましい。
【００２９】
次に、半絶縁性金属酸化物膜８上に、真空蒸着法やスパッタリング法を用いてテルル膜９を１ｎｍの厚みに形成する（Ｓ３）。テルル膜９は熱処理工程で熱処理を施すことにより、半絶縁性金属酸化物膜８と結晶セレン１０との接着力を向上させることができ、結晶セレン膜１０の膜剥がれを防止することができる。
【００３０】
続いて、テルル膜９上に、真空蒸着法やスパッタリング法等を用いて、アモルファスセレン膜を形成する（Ｓ４）。この後、例えば、３０秒〜１時間に亘り、１００℃〜２２０℃の温度で熱処理を施す。このことにより、アモルファスセレン膜が結晶化され、結晶セレン膜１０となる。熱処理温度および熱処理時間が上記範囲内であると、結晶性の良好な結晶セレン膜１０が得られる（Ｓ５）。
以上の工程を順次行うことにより、図４に示す光電変換素子が得られる。
【００３１】
＜評価＞
図４を用いて説明した、実施例に係る光電変換素子を基本的な構成とし、具体的には下記の構成を導入した試料１を、図５に示す比較例に係る光電変換素子を基本的な構成とし、具体的には下記の構成を導入した試料２と比較しつつ評価を行った。
【００３２】
（試料１）
まず、ガラス基板６の一方の面（図４においては上面）に、スパッタリング法を用いて膜厚３０ｎｍのＩＴＯからなる電極７を形成した。電極間距離は２００μｍとした。
次いで、電極７上に、スパッタリング法を用い、室温（２５℃）で１．５×１０−２Ｐａの酸素雰囲気中において、ＲＦ（高周波）パワー２００Ｗの条件で、酸化ガリウムからなる膜厚３０ｎｍの半絶縁性金属酸化物膜８を形成した。
次に、半絶縁性金属酸化物膜８上に、真空蒸着法を用いて、膜厚１ｎｍのテルル膜９を形成した。
【００３３】
続いて、テルル膜９上に、真空蒸着法を用いて、膜厚０．５μｍのアモルファスセレン膜を形成した。その後、電極７と半絶縁性金属酸化物膜８とテルル膜９とアモルファスセレン膜が順次積層されたガラス基板６を、２００℃の温度で１分間熱処理して、膜厚０．５μｍの結晶セレン膜１０を形成した。
本評価手法では、素子の有効面積は０．００４ｃｍ２（電極間距離：０．０２ｃｍ×結
晶セレン幅：０．２ｃｍのサイズの長方形）とした。
以上の工程を行うことにより、試料１を得た。
【００３４】
（試料２）
試料１と同様にして形成された試料の最上面に、スパッタリング法を用いて、膜厚３０ｎｍのＩＴＯ膜１１を形成して試料２を形成した。
【００３５】
（評価結果）
このようにして得られた試料１、試料２の光電変換素子について、膜の積層方向に対して垂直に電圧を印加した時の外部量子効率を測定した。その結果を図７に示す。
図７は、試料１および試料２に、波長３５０ｎｍ〜７５０ｎｍ、照度２０μＷ／ｃｍ２となる条件で光を照射したときの光電変換素子の外部量子効率を示したグラフである。光電変換素子には外部電圧を２０Ｖ印加した状態で測定を行った。
図７に示すように、試料１では、透明導電膜であるＩＴＯ膜が不要なことから、外部量子効率が、短波長領域において試料２よりも改善されている（縦軸は任意単位）。
【００３６】
図８には、ＩＴＯ膜形成による透過率低下の参考例として、ガラス基板上に、図５を用いて説明したＩＴＯ膜１１と同一条件で成膜した膜厚３０ｎｍのＩＴＯ膜の透過率を示す。図８から明らかなように、ＩＴＯ膜を設けた場合には短波長側で透過率の大幅な低下が見られ、このことにより、短波長側における外部量子効率の低下をきたす。
【００３７】
本発明の固体撮像素子およびその製造方法としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。
例えば、上記実施形態においては、各画素において、画素境界域に沿って形成された共通電極と、各画素の中心部位置に形成された読出し電極とを備えた電極配置とされているが、例えば、図９に示すように、正方形を構成する、互いに隣接する４つの画素１４からなる画素群１４Ａを拡大された単位画素とし、これを１つの画素と見なすように構成することも可能である。
この場合、実際の４つの画素１４からの電気信号を合成し、拡大された単位画素から出力される電気信号とすればよい。
【００３８】
換言すれば、現在の１つの画素領域を複数個（例えば縦に２分割、横に２分割して計４個）のサブ画素（図９の画素１４に相当する）に分割し、各サブ画素のそれぞれを、図９に示すように、サブ画素境界域に沿って形成された共通電極２と、各サブ画素（図９の１４に相当する）の中心部位置に形成された読出し電極３とを備えた電極配置とするとともに、各サブ画素（図９の１４に相当する）からの電気信号を合成して、１つの画素（図９では画素群（拡大された単位画素）１４Ａに相当する）からの電気信号とする。これにより、画素の微細化による感度の低下を招くことなく、低電圧で効果的に電界を印加することができ、透明電極膜の形成を不要とすることができる。
なお、１つの画素と見なす画素群は、４つの画素からなるものに限られず、互いに隣接する（少なくとも１つの画素に隣接していればよい）複数個の画素からなるもの、とすることができる。
【００３９】
また、例えば、上記実施形態においては、画素中心部に配される読出し電極の形状は矩形状とされているが、この形状は円形であってもよいし、６角形等の他の形状であってもよい。
【００４０】
また、固体撮像素子の層構成としては、上記実施形態のものに限られるものではなく、その他の層を間に挟むようにしてもよい。また、図３の画素回路の構成としても、その他の種々の態様を採用可能である。
【００４１】
また、本発明の固体撮像素子としては、可視光全域に感度を有するものが一般的であるが、その他、どのような波長域をカバーするものとすることも可能であり、例えば、赤外域のみに感度を有する固体撮像素子とすることも可能である。
【符号の説明】
【００４２】
１、６      信号読出し回路基板（基板）
２      共通電極
３      読出し電極
４、８      半絶縁性金属酸化物膜
５      光電変換膜
７      電極
９      テルル膜
１０      結晶セレン膜
１１      ＩＴＯ膜
１４      画素
１４Ａ      画素群
２０      垂直信号線
ＦＤ      浮遊拡散部（フローティング・ディフュージョン）
ＲＳＴ    リセットトランジスタ
ＡＭＰ    増幅トランジスタ
ＳＥＬ    選択トランジスタ
【図１】
2019024057.tif 000003
【図２】
2019024057.tif 000004
【図３】
2019024057.tif 000005
【図４】
2019024057.tif 000006
【図５】
2019024057.tif 000007
【図６】
2019024057.tif 000008
【図７】
2019024057.tif 000009
【図８】
2019024057.tif 000010
【図９】
2019024057.tif 000011