(57)【要約】【課題】二重化システムにおいてメモリコピーの時間がかかること。【解決手段】本発明の情報処理装置１００は、二重化システムを構成する他の系の装置２００と接続されており、他の系の装置２００との二重化処理を行う制御部１０１と、所定の他の装置と接続するためのインタフェース装置を接続可能な接続部１０２と、を備えている。そして、上記制御部１０１は、当該制御部１０１と他の系の装置２００とを二重化処理のために接続した第１通信経路１１１と、接続部１０２に接続されたインタフェース装置と他の系の装置２００とを接続した第２通信経路１１２と、を用いて、情報処理装置１００と他の系の装置２００との間でメモリデータコピーを行うよう制御する。【選択図】図７
2019160106.tif 000002
【特許請求の範囲】
【請求項１】
二重化システムを構成する他の系の装置と接続された情報処理装置であって、
前記他の系の装置との二重化処理を行う制御部と、
所定の他の装置と接続するためのインタフェース装置を接続可能な接続部と、を備え、
前記制御部は、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理装置。
【請求項２】
請求項１に記載の情報処理装置であって、
前記制御部は、前記第１通信経路と前記第２通信経路とにより並行して、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理装置。
【請求項３】
請求項１又は２に記載の情報処理装置であって、
前記制御部は、前記第１通信経路と接続された第１伝送経路と、当該第１伝送経路とは他の伝送経路である第２伝送経路と、による２本の伝送経路で、前記情報処理装置に装備された演算装置と接続されており、前記２本の伝送経路のうちいずれか一方を前記接続部に接続するよう切り換える切換部を備えた、
情報処理装置。
【請求項４】
請求項３に記載の情報処理装置であって、
前記制御部は、前記情報処理装置に装備されたメモリと前記他の系の装置に装備されたメモリとの間でデータコピーを行うときに、前記切換部を制御して前記第２伝送経路を前記接続部に接続するよう切り換える、
情報処理装置。
【請求項５】
請求項１乃至４のいずれかに記載の情報処理装置であって、
前記接続部を複数備えており、
前記制御部は、前記第１通信経路と、複数の前記接続部に接続された複数の前記第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理装置。
【請求項６】
請求項１乃至５のいずれかに記載の情報処理装置であって、
前記接続部は、ＰＣＩｅスロットである、
情報処理装置。
【請求項７】
二重化システムを構成する一方の系の情報処理装置と他方の系の情報処理装置と、が接続された情報処理システムであって、
前記一方の系の情報処理装置と前記他方の系の情報処理装置とは、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との間で相互に二重化処理を行う制御部と、
所定の他の装置と接続するためのインタフェース装置を接続可能な接続部と、をそれぞれ備え、
さらに、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記制御部間を二重化処理のために接続する第１通信経路と、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記接続部にそれぞれ接続された前記インタフェース装置間を接続する第２通信経路と、を備え、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記制御部は、前記情報処理装置間でメモリデータコピーを行うよう制御する、
情報処理システム。
【請求項８】
二重化システムを構成する他の系の装置と接続され、所定の他の装置と接続するためのインタフェース装置を接続可能な接続部を備えた情報処理装置に、
前記他の系の装置との二重化処理を行う制御部を実現させると共に、
前記制御部は、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
ことを実現させるためのプログラム。
【請求項９】
二重化システムを構成する他の系の装置と接続され、所定の他の装置と接続するためのインタフェース装置を接続可能な接続部を備えた情報処理装置による情報処理方法であって、
前記情報処理装置に装備された制御部が、前記他の系の装置との二重化処理を行うと共に、
前記制御部が、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリコピーを行う情報処理装置、情報処理システム、情報処理方法、プログラムに関する。
【背景技術】
【０００２】
近年、様々な分野でコンピュータシステムが利用されるようになったことで、コンピュータの障害発生時においても、コンピュータシステムでそれまで行っていた処理を継続させることが必要となっている。このため、複数のコンピュータを同期させて二重化し、一のコンピュータに障害が発生しても他のコンピュータに処理を継続させ、連続運用させる仕組みとして、フォールトトレラントシステムがある。例えば、フォールトトレラントシステムで２つの系を同期させる方法として、各系のコンピュータが有するＣＰＵ（Central Processing Unit）やメモリを備えたＣＰＵサブシステムが、クロックを合わせた状態で全く同一の動作を行うロックステップ方式が知られている。そして、フォールトトレラントシステムにおいて各系を構成するコンピュータは、上述したロックステップ動作を行うためのコントローラであるＦＴ（Fault tolerant）チップセットを備えている。
【０００３】
フォールトトレラントシステムでは、２つの系を二重化して同期させるために、各系のコンピュータ間でメモリコピーを行う必要がある。各系のコンピュータ間でのメモリコピーは、特許文献１に示すように、各系のコンピュータにそれぞれ搭載されたＦＴチップセット間をクロスリンクで接続し、かかるクロスリンクを介して各系のコンピュータ間でデータを転送することで行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２０６２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、近年は、メモリの大容量化が進んでおり、上述したフォールトトレラントシステムにおいてコピーする必要があるメモリの量が増加している。このため、二重化動作を行うためのメモリコピー時に、コピー処理にかかる時間が増加し、二重化動作状態になるまでの時間がかかる。その結果、迅速なシステム運用ができない、という問題が生じる。
【０００６】
一方で、メモリコピーの時間を短縮させるために、メモリコピーに使用している上記クロスリンクのバス幅を増加させることも考えられる。しかしながら、既存の構成を変更することとなると、これまでの装置との共用ができなくなり、汎用性が低下し、コストが増加してしまう、という問題が生じる。
【０００７】
このため、本発明の目的は、上述した課題である、二重化システムにおいてメモリコピーの時間がかかること、を解決することができる情報処理装置、情報処理システム、プログラム、情報処理方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一形態である情報処理装置は、
二重化システムを構成する他の系の装置と接続された情報処理装置であって、
前記他の系の装置との二重化処理を行う制御部と、
所定の他の装置と接続するためのインタフェース装置を接続可能な接続部と、を備え、
前記制御部は、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
という構成をとる。
【０００９】
また、本発明の一形態である情報処理システムは、
二重化システムを構成する一方の系の情報処理装置と他方の系の情報処理装置と、が接続された情報処理システムであって、
前記一方の系の情報処理装置と前記他方の系の情報処理装置とは、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との間で相互に二重化処理を行う制御部と、
所定の他の装置と接続するためのインタフェース装置を接続可能な接続部と、をそれぞれ備え、
さらに、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記制御部間を二重化処理のために接続する第１通信経路と、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記接続部にそれぞれ接続された前記インタフェース装置間を接続する第２通信経路と、を備え、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記制御部は、前記情報処理装置間でメモリデータコピーを行うよう制御する、
という構成をとる。
【００１０】
また、本発明の一形態であるプログラムは、
二重化システムを構成する他の系の装置と接続され、所定の他の装置と接続するためのインタフェース装置を接続可能な接続部を備えた情報処理装置に、
前記他の系の装置との二重化処理を行う制御部を実現させると共に、
前記制御部は、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
ことを実現させる、
という構成をとる。
【００１１】
また、本発明の一形態である情報処理方法は、
二重化システムを構成する他の系の装置と接続され、所定の他の装置と接続するためのインタフェース装置を接続可能な接続部を備えた情報処理装置による情報処理方法であって、
前記情報処理装置に装備された制御部が、前記他の系の装置との二重化処理を行うと共に、
前記制御部が、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
という構成をとる。
【発明の効果】
【００１２】
本発明は、以上のように構成されることにより、二重化システムにおけるメモリコピー時間の短縮化を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１における情報処理システムの構成を示すブロック図である。
【図２】図１に開示した情報処理システムの構成の変化を示す図である。
【図３】図２に開示した情報処理システムの構成時におけるデータの流れを示す図である。
【図４】図１に開示した情報処理システムの構成の変化を示す図である。
【図５】図４に開示した情報処理システムの構成時におけるデータの流れを示す図である。
【図６】図１に開示した情報処理システムの動作を示すフローチャートである。
【図７】本発明の実施形態２における情報処理システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
＜実施形態１＞
本発明の第１の実施形態を、図１乃至図６を参照して説明する。図１は、情報処理システムの構成を説明するための図である。図２乃至図６は、情報処理システムの動作を説明するための図である。
【００１５】
［構成］
図１に示す情報処理システムは、Ａ系のサーバ１ａ（情報処理装置）とＢ系のサーバ１ｂ（情報処理装置）とを備えたフォールトトレラントシステムを構成している。つまり、Ａ系のサーバ１ａとＢ系のサーバ１ｂとは、一方が主系となって所定のサービスを提供し、他方が従系となり、常に同期して同一の動作を行うロックステップ方式で作動している。
【００１６】
そして、Ａ系のサーバ１ａは、図１に示すように、ＣＰＵ（Central Processing Unit）２ａと、メモリ３ａと、ＦＴ（Fault tolerant）チップセット４ａと、ＰＣＩｅ（Peripheral Component Interconnect Express）スロット５ａと、を備えている。また、Ｂ系のサーバ１ｂも同様に、ＣＰＵ２ｂと、メモリ３ｂと、ＦＴチップセット４ｂと、ＰＣＩｅスロット５ｂと、を備えている。なお、両サーバ１ａ，１ｂの構成は同一であるため、以下では、主にＡ系のサーバ１ａの構成について説明する。
【００１７】
上記ＣＰＵ２ａは、演算装置であり、Ａ系のサーバ１ａの動作を制御し、サービス提供処理やサーバ１ａ，１ｂ間の同期処理、メモリデータ転送処理などを制御する。
【００１８】
上記メモリ３ａは、記憶装置であり、例えば、Ａ系のサーバ１ａで提供されるサービスに使用されるデータが記憶される。このため、メモリ３ａに記憶されているデータは、二重化処理を開始する際に、Ｂ系のサーバ１ｂのメモリ３ｂと同期されている必要があるため、一方から他方へコピーが行われることとなる。例えば、Ａ系のサーバ１ａが稼働しており、Ｂ系のサーバ１ｂが障害から復旧した場合には、Ａ系のサーバ１ａからＢ系のサーバ１ｂへメモリデータコピーが行われることとなる。なお、メモリデータコピーの詳細については後述する。
【００１９】
上記ＦＴチップセット４ａ（制御部）は、演算装置や記憶装置、各種回路を備えた電子回路にて構成されている。そして、ＦＴチップセット４ａは、演算装置がプログラムを実行することで、フォールトトレラントシステムとして必要な機能を実現するよう構成されている。例えば、ＦＴチップセット４ａは、他系のサーバとクロスリンク１０（第１通信経路）で接続されており、両サーバ１ａ，１ｂで同期して二重化処理を行う。また、ＦＴチップセット４ａは、両サーバ１ａ，１ｂ間でメモリデータコピーが必要な場合に、上記クロスリンク１０による経路に加え、後述する外部ケーブル１１による経路も用いて、並行してメモリデータコピーを行う。
【００２０】
上述したメモリデータコピーを行うために、ＦＴチップセット４ａは、図１に示すように、スイッチ７ａ（切換部）を備えている。スイッチ７ａは、ＣＰＵ２ａと２本の伝送経路８ａ，９ａで接続されている。このうち、第１伝送経路８ａは、上述したクロスリンク１０と接続されており、これにより、両サーバ１ａ，１ｂのＦＴチップセット４ａ，４ｂが相互に接続されている。また、第２伝送経路９ａは、上記クロスリンク１０とは接続されておらず、単にＣＰＵ２ａとスイッチ７ａとを接続しているだけである。そして、スイッチ７ａは、第１伝送経路８ａと第２伝送経路９ａとのうちいずれか一方を、ＰＣＩｅスロット５ａに接続するよう切り換える（図２及び図４参照）。
【００２１】
具体的に、スイッチ７ａは、上述したメモリデータコピー時には、上記ＣＰＵ２ａやＦＴチップセット４ａからの指令に応じて、図４に示すように、クロスリンク１０と接続していない第２伝送経路９ａをＰＣＩｅスロット５ａと接続するよう切り換える。これにより、ＣＰＵ２ａは、第１伝送経路８ａを介してクロスリンク１０と接続されつつ、第２伝送経路９ａを介してＰＣＩｅスロット５ａと接続された状態になる。
【００２２】
上記ＰＣＩｅスロット５ａ（接続部）は、他の外部装置と接続するためのインタフェース装置を接続可能な外部接続端子である。本実施形態では、ＰＣＩｅスロット５ａに、インタフェース装置としてのメモリコピーボード６ａを接続することができる。そして、メモリコピーボード６ａに外部ケーブル１１を接続することで、当該ケーブル１１の他端をＢ系のサーバ１ｂに接続することができる。これにより、ＰＣＩｅスロット５ａを介して、両サーバ１ａ，１ｂ間をクロスリンク１０とは異なる手段で接続することができる。つまり、両サーバ１ａ，１ｂ間を、クロスリンク１０と外部ケーブル１１とで接続でき、後述するように、クロスリンク１０経由と外部ケーブル１１経由とで並行して上述したメモリデータコピーを行うことができる。
【００２３】
なお、ＰＣＩｅスロット５ａには、図２に示すように、インタフェース装置として他のＰＣＩｅカード１２ａを接続することができる。このため、サーバ１ａには、ＰＣＩｅカード１２ａを介して他の装置を接続することができる。
【００２４】
［動作］
次に、上述した構成の情報処理システムの動作を説明する。まず、図２乃至図３を参照して、ＰＣＩｅスロット５ａ，５ｂにＰＣＩｅカード１２ａ，１２ｂを装着する場合の動作を説明する。
【００２５】
図２に示すように、ＰＣＩｅスロット５ａ，５ｂに通常のＰＣＩｅカード１２ａ，１２ｂを接続する場合は、スイッチ７ａ，７ｂを第１伝送経路８ａ，８ｂに切り換える。つまり、クロスリンク１０と接続された第１伝送経路８ａ，８ｂが、ＰＣＩｅスロット５ａ，５ｂに装着されたＰＣＩｅカード１２ａ，１２ｂと接続されるよう、スイッチ７ａ，７ｂを切り換える。このように接続することで、両サーバ１ａ，１ｂは、図３の経路Ｐ１に示すように、クロスリンク１０を介して同期を行いつつ、一方のサーバに接続されたＰＣＩｅカードにアクセス可能となる。
【００２６】
例えば、図３の例では、Ａ系のサーバ１ａは、経路Ｐ１１に示すように、ＣＰＵ２ａから第１伝送経路８ａ、スイッチ７ａ、ＰＣＩｅスロット５ａを経由してＰＣＩｅカード１２ａへアクセスできる。そして、Ｂ系のサーバ１ｂも、経路Ｐ１２に示すように、ＣＰＵ２ｂから第１伝送経路８ｂ、クロスリンク１０、スイッチ７ａ、ＰＣＩｅスロット５ａを経由してＰＣＩｅカード１２ａへのアクセスが可能となる。これにより、Ａ系とＢ系の両サーバ１ａ，１ｂから、同じＰＣＩｅカード１２ａに接続された外部装置へのアクセスが可能となる。
【００２７】
次に、図４乃至図６を参照して、Ａ系のサーバ１ａのメモリ３ａからＢ系のサーバ１ｂのメモリ３ｂへ、データコピーを行う場合の動作を説明する。まず、図４に示すように、両サーバ１ａ，１ｂのＰＣＩｅスロット５ａ，５ｂに、それぞれメモリコピーボード６ａ，６ｂを接続し、メモリコピーボード６ａ，６ｂ同士を外部ケーブル１１で接続する。そして、メモリコピー開始時には（図６のステップＳ１）、両サーバ１ａ，１ｂのＦＴチップセット４ａ，４ｂに含まれているスイッチ７ａ，７ｂを、それぞれ第２伝送経路９ａ，９ｂに切り替える（図６のステップＳ２）。このように接続することで、両サーバ１ａ，１ｂは、図５に示すように、クロスリンク１０を介した経路Ｐ１と、外部ケーブル１１を介した経路Ｐ２と、の２つの経路Ｐ１，Ｐ２で接続され、当該２つの経路Ｐ１，Ｐ２で並行してメモリデータコピーを行うことができる（図６のステップＳ３）。
【００２８】
具体的には、まず、Ａ系のサーバ１ａのＦＴチップセット４ａは、第１伝送経路８ａを使用してＣＰＵ２ａを経由してメモリ３ａのメモリデータを取得する。そして、クロスリンク１０を経由した経路Ｐ１で、Ｂ系のＦＴチップセット４ｂにメモリデータを送信する。Ｂ系のＦＴチップセット４ｂは、第１伝送経路８ｂ、ＣＰＵ２ｂを経由してメモリ３ｂに受信したデータをコピーする。
【００２９】
また、上記クロスリンク１０を経由した経路Ｐ１でのメモリデータコピーと並行して、ＦＴチップセット４ａは、第２伝送経路９ａを使用してＣＰＵ２ａを経由してメモリ３ａのメモリデータを取得する。そして、経路Ｐ２で、スイッチ７ａを経由して、ＰＣＩｅスロット５ａ、メモリコピーボード６ａにメモリデータを送信し、メモリコピーボード６ａは外部ケーブル１１を経由してＢ系のメモリコピーボード６ｂにメモリデータを送信する。Ｂ系のメモリコピーボード６ｂは、ＰＣＩｅスロット５ｂ、スイッチ７ｂ、第２伝送経路９ｂ、ＣＰＵ２ｂを経由してメモリ３ｂにデータをコピーする。
【００３０】
そして、上述した２つの経路Ｐ１，Ｐ２による動作を、全メモリデータのコピーが完了するまで繰り返すことで、両方の系のメモリデータが一致するようになる。
【００３１】
以上のように、本発明における情報処理システムでは、２つの経路Ｐ１，Ｐ２で並行してメモリデータコピーを行っているため、高速にコピー処理を行うことができる。このとき、既存のクロスリンク１０の経路Ｐ１とは異なる外部ケーブル１１を用いた経路Ｐ２は、サーバ１ａ，１ｂに装備された既存の未使用のＰＣＩｅスロット５ａ，５ｂを活用している。このため、既存のシステム構成の形状を保っているため、汎用性が高くなり、設備コストの増加を抑制できる。
【００３２】
なお、上記では、両サーバ１ａ，１ｂにＰＣＩｅスロット５ａ，５ｂが搭載されている場合を例示したが、両サーバ１ａ，１ｂを外部ケーブル１１で接続する接続部はＰＣＩｅスロット５ａ，５ｂであることに限定されず、他の規格のものであってもよい。また、両サーバ１ａ，１ｂをクロスリンク１０以外で接続する際には、必ずしも有線ケーブルで接続することに限定されず、無線通信にて接続してもよい。
【００３３】
また、上述した例では、両サーバ１ａ，１ｂがＰＣＩｅスロット５ａ，５ｂを１つ有している場合を例示したが、両サーバ１ａ，１ｂは複数のＰＣＩｅスロット５ａ，５ｂあるいはこれに相当する複数の接続部をそれぞれ備えていてもよい。この場合、スイッチ７ａ，７ｂが、複数の第２伝送経路９ａ，９ｂとそれぞれ接続されるよう切り換える。そして、両サーバ１ａ，１ｂが、複数のＰＣＩｅスロット５ａ，５ｂ間をそれぞれ複数の外部ケーブル１１で接続されることで、クロスリンク１０を経由した経路Ｐ１の他に、さらに複数の経路Ｐ２でメモリデータコピーを行うことができる。これにより、さらなるメモリデータコピーの性能の向上を図ることができる。
【００３４】
＜実施形態２＞
次に、本発明の第２の実施形態を、図７を参照して説明する。図７は、本実施形態における情報処理装置の構成を示すブロック図である。なお、本実施形態では、実施形態１で説明したサーバ１ａの構成の概略を示している。
【００３５】
図７に示すように、本実施形態における情報処理装置１００は、
二重化システムを構成する他の系の装置２００と接続されており、
他の系の装置２００との二重化処理を行う制御部１０１と、
所定の他の装置と接続するためのインタフェース装置を接続可能な接続部１０２と、
を備えている。
そして、上記制御部１０１は、当該制御部１０１と他の系の装置２００とを二重化処理のために接続した第１通信経路１１１と、接続部１０２に接続されたインタフェース装置と他の系の装置２００とを接続した第２通信経路１１２と、を用いて、情報処理装置１００と他の系の装置２００との間でメモリデータコピーを行うよう制御する、
という構成をとる。
【００３６】
なお、上記制御部１０１は、情報処理装置１００に装備された演算装置がプログラムを実行することで実現されるものである。
【００３７】
上記発明によると、２つの経路で並行してメモリデータコピーを行うことができるため、高速にコピー処理を行うことができる。その結果、二重化システムにおいて迅速に二重化運用を開始することができる。
【００３８】
＜付記＞
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明における情報処理装置、情報処理システム、情報処理方法、プログラムの構成の概略を説明する。但し、本発明は、以下の構成に限定されない。
【００３９】
（付記１）
二重化システムを構成する他の系の装置と接続された情報処理装置であって、
前記他の系の装置との二重化処理を行う制御部と、
所定の他の装置と接続するためのインタフェース装置を接続可能な接続部と、を備え、
前記制御部は、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理装置。
【００４０】
（付記２）
付記１に記載の情報処理装置であって、
前記制御部は、前記第１通信経路と前記第２通信経路とにより並行して、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理装置。
【００４１】
（付記３）
付記１又は２に記載の情報処理装置であって、
前記制御部は、前記第１通信経路と接続された第１伝送経路と、当該第１伝送経路とは他の伝送経路である第２伝送経路と、による２本の伝送経路で、前記情報処理装置に装備された演算装置と接続されており、前記２本の伝送経路のうちいずれか一方を前記接続部に接続するよう切り換える切換部を備えた、
情報処理装置。
【００４２】
（付記４）
付記３に記載の情報処理装置であって、
前記制御部は、前記情報処理装置に装備されたメモリと前記他の系の装置に装備されたメモリとの間でデータコピーを行うときに、前記切換部を制御して前記第２伝送経路を前記接続部に接続するよう切り換える、
情報処理装置。
【００４３】
（付記５）
付記１乃至４のいずれかに記載の情報処理装置であって、
前記接続部を複数備えており、
前記制御部は、前記第１通信経路と、複数の前記接続部に接続された複数の前記第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理装置。
【００４４】
（付記６）
付記１乃至５のいずれかに記載の情報処理装置であって、
前記接続部は、ＰＣＩｅスロットである、
情報処理装置。
【００４５】
（付記７）
二重化システムを構成する一方の系の情報処理装置と他方の系の情報処理装置と、が接続された情報処理システムであって、
前記一方の系の情報処理装置と前記他方の系の情報処理装置とは、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との間で相互に二重化処理を行う制御部と、
所定の他の装置と接続するためのインタフェース装置を接続可能な接続部と、をそれぞれ備え、
さらに、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記制御部間を二重化処理のために接続する第１通信経路と、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記接続部にそれぞれ接続された前記インタフェース装置間を接続する第２通信経路と、を備え、
前記一方の系の情報処理装置と前記他方の系の情報処理装置との前記制御部は、前記情報処理装置間でメモリデータコピーを行うよう制御する、
情報処理システム。
【００４６】
（付記８）
二重化システムを構成する他の系の装置と接続され、所定の他の装置と接続するためのインタフェース装置を接続可能な接続部を備えた情報処理装置に、
前記他の系の装置との二重化処理を行う制御部を実現させると共に、
前記制御部は、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
ことを実現させるためのプログラム。
【００４７】
（付記９）
二重化システムを構成する他の系の装置と接続され、所定の他の装置と接続するためのインタフェース装置を接続可能な接続部を備えた情報処理装置による情報処理方法であって、
前記情報処理装置に装備された制御部が、前記他の系の装置との二重化処理を行うと共に、
前記制御部が、当該制御部と前記他の系の装置とを二重化処理のために接続した第１通信経路と、前記接続部に接続された前記インタフェース装置と前記他の系の装置とを接続した第２通信経路と、を用いて、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理方法。
【００４８】
（付記９．１）
付記９に記載の情報処理方法であって、
前記制御部は、前記第１通信経路と前記第２通信経路とにより並行して、前記情報処理装置と前記他の系の装置との間でメモリデータコピーを行うよう制御する、
情報処理方法。
【００４９】
（付記９．２）
付記９又は９．１に記載の情報処理方法であって、
前記制御部は、前記第１通信経路と接続された第１伝送経路と、当該第１伝送経路とは他の伝送経路である第２伝送経路と、による２本の伝送経路で、前記情報処理装置に装備された演算装置と接続されており、前記２本の伝送経路のうちいずれか一方を前記接続部に接続するよう切り換え可能であり、前記情報処理装置に装備されたメモリと前記他の系の装置に装備されたメモリとの間でデータコピーを行うときに、前記切換部を制御して前記第２伝送経路を前記接続部に接続するよう切り換える、
情報処理方法。
【００５０】
なお、上述したプログラムは、記憶装置に記憶されていたり、コンピュータが読み取り可能な記録媒体に記録されている。例えば、記録媒体は、フレキシブルディスク、光ディスク、光磁気ディスク、及び、半導体メモリ等の可搬性を有する媒体である。
【００５１】
以上、上記実施形態等を参照して本願発明を説明したが、本願発明は、上述した実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解しうる様々な変更をすることができる。
【符号の説明】
【００５２】
１ａ，１ｂ  サーバ
２ａ，２ｂ  ＣＰＵ
３ａ，３ｂ  メモリ
４ａ，４ｂ  ＦＴチップセット
５ａ，５ｂ  ＰＣＩｅスロット
６ａ，６ｂ  メモリコピーボード
７ａ，７ｂ  スイッチ
８ａ，８ｂ  第１伝送経路
９ａ，９ｂ  第２伝送経路
１０  クロスリンク
１１  外部ケーブル
１２ａ，１２ｂ  ＰＣＩｅカード
１００  情報処理装置
１０１  制御部
１０２  接続部
１１１  第１通信経路
１１２  第２通信経路
２００  他の系の装置
【図１】
2019160106.tif 000003
【図２】
2019160106.tif 000004
【図３】
2019160106.tif 000005
【図４】
2019160106.tif 000006
【図５】
2019160106.tif 000007
【図６】
2019160106.tif 000008
【図７】
2019160106.tif 000009