(57)【要約】      （修正有）【課題】スイッチング層および中間電極層を有した抵抗性スイッチングデバイスおよびその形成方法を提供する。【解決手段】抵抗性スイッチングデバイス１１は、基板上に配置され、且つ第１の電位ノードに結合された第１の電極層１２０を含む。スイッチング層１３０は、第１の電極層１２０上に配置される。導電性アモルファス層１４０は、スイッチング層１３０上に配置される。第２の電極層１５０は、導電性アモルファス層１４０上に配置され、且つ、第２の電位ノードに結合される。【選択図】図１Ａ
2019050403.tif 000002
【特許請求の範囲】
【請求項１】
第１の電位ノードに結合され、基板上に配置される第１の電極と、
前記第１の電極上に配置されるスイッチング層と、
前記スイッチング層上に配置される導電性アモルファス層と、
前記導電性アモルファス層上に配置され、かつ第２の電位ノードに結合される第２の電極とを含み、
前記導電性アモルファス層は、テルルおよび第ＩＶ族元素を含む単一の層であり、前記導電性アモルファス層の一方の面が前記スイッチング層に接し、当該一方の面と対向する他方の面が前記第２の電極に接し、
前記スイッチング層は、金属酸化物、遷移金属酸化物、希土類の金属酸化物、非金属酸化物、高誘電体、無機絶縁体、有機材料、シリケート、ナイトライド、オキシナイトライド、カルコゲニド、硫化物、セレン化物、テルル化物からなる材料のいずれか１つの材料を含む、抵抗性スイッチングデバイス。
【請求項２】
第１の電位ノードに結合され、基板上に配置される第１の電極と、
前記第１の電極上に配置されるスイッチング層と、
前記スイッチング層上に配置される導電性アモルファス層と、
前記導電性アモルファス層上に配置され、かつ第２の電位ノードに結合される第２の電極とを含み、
前記導電性アモルファス層は、テルルおよび第ＩＶ族元素を含む単一の層であり、前記導電性アモルファス層の一方の面が前記スイッチング層に接し、当該一方の面と対向する他方の面が前記第２の電極に接し、
前記スイッチング層は、ハフニウム、ジルコニウム、チタン、タングステン、ガドリニウム、イットリウム、エルビウム、テルビウム、イッテルビウム、アルミニウム、シリコン、ゲルマニウム、硫黄、セレン、テルル、窒素、酸素、炭素からなるリストから選択された元素を含む、抵抗性スイッチングデバイス。
【請求項３】
第１の電位ノードに結合され、基板上に配置される第１の電極と、
前記第１の電極上に配置されるスイッチング層と、
前記スイッチング層上に配置される導電性アモルファス層と、
前記導電性アモルファス層上に配置され、かつ第２の電位ノードに結合される第２の電極とを含み、
前記導電性アモルファス層は、セレンおよび第ＩＶ族元素を含む単一の層であり、前記導電性アモルファス層の一方の面が前記スイッチング層に接し、当該一方の面と対向する他方の面が前記第２の電極に接する、抵抗性スイッチングデバイス。
【請求項４】
第１の端子および第１の電位ノードに結合された第２の端子を有し、基板上または基板内に配置されるアクセスデバイスと、
抵抗スイッチングデバイスとを含み、当該抵抗スイッチングデバイスが、
前記第１の端子に結合され、前記基板上に配置される第１の電極と、
前記第１の電極上に配置されるスイッチング層と、
前記スイッチング層上に配置される導電性アモルファス層と、
前記導電性アモルファス層上に配置され、かつ第２の電位ノードに結合される第２の電極とを含み、
前記導電性アモルファス層は、テルルおよび第ＩＶ族元素を含む単一の層であり、前記導電性アモルファス層の一方の面が前記スイッチング層に接し、当該一方の面と対向する他方の面が前記第２の電極に接する、デバイス。
【請求項５】
前記アクセスデバイスがトランジスタを含む、請求項４に記載のデバイス。
【請求項６】
前記アクセスデバイスが２端子のアクセスデバイスを含む、請求項４に記載のデバイス。
【請求項７】
第１の電位ノードに結合され、基板上に配置される第１の電極と、
前記第１の電極上に配置される導電性アモルファス層と、
前記導電性アモルファス層上に配置されるスイッチング層と、
前記スイッチング層上に配置され、かつ第２の電位ノードに結合される第２の電極とを含み、
前記導電性アモルファス層は、テルルおよび第ＩＶ族元素を含む単一の層であり、前記導電性アモルファス層の一方の面が前記スイッチング層に接し、当該一方の面と対向する他方の面が前記第１の電極に接する、抵抗性スイッチングデバイス。
【請求項８】
前記スイッチング層は、金属酸化物、遷移金属酸化物、希土類の金属酸化物、非金属酸化物、高誘電体、無機絶縁体、有機材料、シリケート、ナイトライド、オキシナイトライド、カルコゲニド、硫化物、セレン化物、テルル化物からなる材料のいずれか１つの材料を含む、請求項７に記載の抵抗性スイッチングデバイス。
【請求項９】
前記金属酸化物は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タングステン、酸化ガドリウム、酸化イットリウム、酸化エルビウム、酸化テルビウム、酸化イッテルビウム、酸化アルミニウムまたはそれらの混合物を含み、前記非金属酸化物は、酸化ケイ素を含み、前記シリケートは、ハフニウムシリケートを含み、前記ナイトライドは、ナイトライドハフニウムケイ素を含み、前記オキシナイトライドは、オキシナイトライドハフニウムケイ素を含み、前記硫化物は、硫化ゲルマニウムを含み、前記セレン化物は、セレン化ゲルマニウムを含み、前記テルル化物は、テルル化ゲルマニウムを含み、前記有機材料は、アモルファスカーボンを含む、請求項１または８に記載の抵抗性スイッチングデバイス。
【請求項１０】
第１の電位ノードに結合され、基板上に配置される第１の電極と、
前記第１の電極上に配置される導電性アモルファス層と、
前記導電性アモルファス層上に配置されるスイッチング層と、
前記スイッチング層上に配置され、かつ第２の電位ノードに結合される第２の電極とを含み、
前記導電性アモルファス層は、セレンおよび第ＩＶ族元素を含む単一の層であり、前記導電性アモルファス層の一方の面が前記スイッチング層に接し、当該一方の面と対向する他方の面が前記第１の電極に接する、抵抗性スイッチングデバイス。
【請求項１１】
第１の端子および第１の電位ノードに結合された第２の端子を有し、基板上または基板内に配置されるアクセスデバイスと、
抵抗スイッチングデバイスとを有し、当該抵抗スイッチングデバイスが、
前記第１の端子に結合され、前記基板上に配置される第１の電極と、
前記第１の電極上に配置される導電性アモルファス層と、
前記導電性アモルファス層上に配置されるスイッチング層と、
前記スイッチング層上に配置され、かつ第２の電位ノードに結合される第２の電極とを含み、
前記導電性アモルファス層は、テルルおよび第ＩＶ族元素を含む単一の層であり、前記導電性アモルファス層の一方の面が前記スイッチング層に接し、当該一方の面と対向する他方の面が前記第１の電極に接する、デバイス。
【請求項１２】
前記アクセスデバイスがトランジスタを含む、請求項１１に記載のデバイス。
【請求項１３】
前記アクセスデバイスが２端子のアクセスデバイスを含む、請求項１１に記載のデバイス。
【請求項１４】
前記スイッチング層は、ハフニウム、ジルコニウム、チタン、タングステン、ガドリニウム、イットリウム、エルビウム、テルビウム、イッテルビウム、アルミニウム、シリコン、ゲルマニウム、硫黄、セレン、テルル、窒素、酸素、炭素からなるリストから選択された元素を含む、請求項７に記載の抵抗性スイッチングデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、「メモリ素子、メモリセル、およびこれらを含む回路、および対応する方法」という表題で２０１３年３月３日に出願された、米国仮出願番号第６１／７７１，９３０、および「スイッチング層および中間電極層を有する抵抗性スイッチングデバイス並びにその形成方法」という表題で２０１３年３月１４日に出願された非仮出願番号第１３／８２９，９４１の利益を主張するものであり、これらは参照により本願に組み込まれる。
【０００２】
本発明は、一般に、スイッチングデバイスに関し、詳細には、スイッチング層および中間電極層を有した抵抗性スイッチングデバイスおよびその形成方法に関する。
【背景技術】
【０００３】
半導体産業は、より低いコストでパフォーマンスの改善をもたらすのに、デバイススケーリングに依存している。フラッシュメモリは、今日の市場において不揮発性メモリの主流である。しかしながら、フラッシュメモリには、メモリ技術の継続的な発展を著しく脅かす、いくつかの制限がある。それゆえ、当産業は、フラッシュメモリに代わる代替のメモリを探求している。将来のメモリ技術の競合製品には、磁気記憶のランダムアクセスメモリ（ＭＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ)、相転移ＲＡＭ（ＰＣＲＡＭ)などの抵抗スイッチングメモリ、金属酸化物ベースのメモリ、および導電性ブリッジ型ランダムアクセスメモリ（ＣＢＲＡＭ）やプログラマブルメタライゼーションセル（ＰＭＣ）メモリなどのイオン性メモリがある。これらのメモリは、エマージングメモリ（emerging memories）とも呼ばれる。しかしながら、実行可能な代替メモリを製造するために、多くの革新がこれらのエマージングメモリに必要とされる。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の一実施形態によれば、抵抗性スイッチングデバイスは、基板上に配置され、第１の電位ノードに結合された第１の電極と、第１の電極上に配置されたスイッチング層と、スイッチング層上に配置された導電性アモルファス層と、導電性アモルファス層上に配置され、第２の電位ノードに結合された第２の電極とを含む。
【０００５】
本発明の別の実施形態によれば、抵抗性スイッチングデバイスは、基板上に配置され、第１の電位ノードに結合された第１の電極と、第１の電極上に配置された酸化スイッチング層とを含む。酸化スイッチング層は、０．０１％よりも少ない銅および銀を含む。抵抗性スイッチングデバイスは、酸化スイッチング層上に配置され、第２の電位ノードに結合された第２の電極と、酸化スイッチング層と第２の電極の間の界面とを更に含む。界面はテルルを含み、第２の電極は、５％よりも少ない銅および銀を含む。
【０００６】
本発明の別の実施形態によれば、金属酸化抵抗性スイッチングデバイスは、第１の電位ノードに結合された第１の電極と、第１の電極上に配置された金属酸化物層と、金属酸化物層上に配置され、且つそこと接触するテルル層とを含む。テルル層は、０．０１％よりも少ない銅および銀を含む。第２の電極は、テルル層上に配置され、且つそこと接触する。第２の電極は、第２の電位ノードに結合される。第２の電極は、５％よりも少ない銅および銀を含む。
【０００７】
本発明の別の実施形態によれば、抵抗性スイッチングデバイスを形成する方法は、基板上に第１の絶縁層を形成することと、第１の絶縁層に第１の電極を形成することと、第１の電極上に金属酸化物層を形成することを含む。テルル層は、金属酸化物層上に形成され、且つそこと接触する。テルル層は、０．０１％よりも少ない銅および銀を含む。方法は、テルル層上に第２の電極を形成することを更に含む。第２の電極は、テルル層に接触する。第２の電極は、第２の電位ノードに結合される。
【０００８】
本発明の別の実施形態によれば、メモリセルは、第１の端子および第１の電位ノードに結合された第２の端子を有するアクセスデバイスと、抵抗スイッチングメモリデバイスとを含む。アクセスデバイスは、基板内またはその上に配置される。抵抗スイッチングメモリデバイスは、基板上に配置され、且つ第１の端子に結合された第１の電極と、第１の電極上に配置されたスイッチング層とを含む。スイッチング層は、０．０１％よりも少ない銅および銀を含む。第１の導電層は、スイッチング層上に配置される。第１の導電層はテルルを含み、また、第１の導電層は０．０１％よりも少ない銅および銀を含む。第２の電極は、第１の導電層上に配置され、且つ第２の電位ノードに結合され、第２の電極は５％よりも少ない銅および銀を含む。
【図面の簡単な説明】
【０００９】
本発明およびその利点をより完全に理解するために、次に、添付の図面と共に以下の説明が参照される。
【図１Ａ】図１Ａ〜図１Ｃは本発明の一実施形態に従った抵抗性スイッチングデバイスを示し、図１Ａはこうした抵抗性スイッチングデバイスの断面図である。
【図１Ｂ】図１Ａ〜図１Ｃは本発明の一実施形態に従った抵抗性スイッチングデバイスを示し、図１Ｂはこうした抵抗性スイッチングデバイスの動作を示す図である。
【図１Ｃ】図１Ａ〜図１Ｃは本発明の一実施形態に従った抵抗性スイッチングデバイスを示し、図１Ｃはこうした抵抗性スイッチングデバイスの動作を示す図である。
【図２】本発明の一実施形態に従った、逆構造（reverse structure）を有する抵抗性スイッチングデバイスを示す図である。
【図３】本発明の一実施形態に従った、半導体基板上に集積された抵抗性スイッチングデバイスを示す図である。
【図４】本発明の一実施形態に従った、半導体基板上に集積された抵抗性スイッチングデバイスのスタックを示す図である。
【図５】本発明の一実施形態に従った、並列に結合された２つの抵抗性スイッチングデバイスを示す図である。
【図６Ａ】本発明の一実施形態に従った様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図６Ｂ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図６Ｃ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図６Ｄ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図６Ｅ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図６Ｆ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図７Ａ】本発明の別の実施形態に従った、中間電極層を形成する間の抵抗性スイッチングデバイスの断面図である。
【図７Ｂ】本発明の別の実施形態に従った、中間電極層を形成する間の抵抗性スイッチングデバイスの断面図である。
【図７Ｃ】本発明の別の実施形態に従った、中間電極層を形成する間の抵抗性スイッチングデバイスの断面図である。
【図７Ｄ】本発明の別の実施形態に従った、中間電極層を形成する間の抵抗性スイッチングデバイスの断面図である。
【図８Ａ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図８Ｂ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図８Ｃ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図である。
【図９Ａ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスのスタックの断面図である。
【図９Ｂ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスのスタックの断面図である。
【図９Ｃ】本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスのスタックの断面図である。
【図１０Ａ】本発明の実施形態に従ったクロスポイントデバイスアレイを示し、図１０Ａは上面図である。
【図１０Ｂ】本発明の実施形態に従ったクロスポイントデバイスアレイを示し、図１０Ｂは断面図である。
【図１１Ａ】図１１Ａおよび図１１Ｂは本発明の実施形態を実施する様々なメモリセルアレイを示し、図１１Ａはメモリセルを示す図である。
【図１１Ｂ】図１１Ａおよび図１１Ｂは本発明の実施形態を実施する様々なメモリセルアレイを示し、図１１Ｂは、メモリセルを含むメモリアレイを示す図である。
【図１２】本発明の実施形態を使用したシステムを示す図である。
【００１０】
異なる図面中の対応する数字および記号は、別段の記載がない限り、概して対応する部分を参照する。図面は、実施形態の関連する態様を明白に示すために描かれており、必ずしも等倍に描かれていない。
【発明を実施するための形態】
【００１１】
様々な実施形態の製造および利用を以下で詳細に説明する。しかしながら、本発明が、幅広い特定の状況で実施可能な、多くの適用可能な発明の概念を提供することを理解すべきである。説明される特定の実施形態は、本発明を製造し使用する特定の方法についての単に説明的なものであり、本発明の範囲を限定しない。
【００１２】
図１Ａ〜図１Ｃを含む図１は、本発明の一実施形態に従った抵抗性スイッチングデバイスを示しており、図１Ａは断面図を示し、図１Ｂおよび図１Ｃは抵抗性スイッチングデバイスの動作を示す。
【００１３】
様々な実施形態において、抵抗性スイッチングデバイス１１は、第１の電極層１２０、スイッチング層１３０、中間電極層１４０、および第２の電極層１５０を含む。第１の電極層１２０は、不活性電極とすることができ、また、拡散バリア／接着促進層（adhesion promoting layer）内に囲まれ得る。様々な実施形態において、第１の電極層１２０は、タングステン、プラチナ、ルテニウム、タンタル、窒化チタン、窒化タンタル、チタン‐タングステン（ＴｉＷ）、モリブデン、金、ニッケル、コバルト、イリジウム、およびその合成物等を含むことができる。その他の実施形態では、第１の電極１２０は、インジウムスズ酸化物、酸化タングステン、酸化チタン等などの導電性酸化物を含むことができる。更に別の実施形態では、第１の電極１２０は、導電性ポリマーを含むことができる。更に別の実施形態では、第１の電極１２０は、タングステンシリサイドなどの金属シリサイドを含むことができる。
【００１４】
一実施形態において、スイッチング層１３０は、金属酸化物を含むことができる。スイッチング層１３０は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タングステン等などの遷移金属酸化物を含むことができる。別の実施形態においては、スイッチング層１３０は、酸化ガドリニウム、酸化イットリウム、酸化エルビウム、酸化テルビウム、酸化イッテルビウムなどの希土類の金属酸化物を含むことができる。別の実施形態においては、スイッチング層１３０は、酸化アルミニウムなどの金属酸化物を含むことができる。一実施形態において、スイッチング層１３０は、酸化ケイ素などの非金属酸化物を含むことができる。スイッチング層１３０は、１つまたは複数の実施形態においては、銅、銀、金、または亜鉛などの電気化学的な元素を含まなくてもよい。１つまたは複数の実施形態においては、スイッチング層１３０は０．０１％よりも少ない銅、銀、金、および亜鉛を含む。
【００１５】
その他の実施形態では、スイッチング層１３０は、無機絶縁体を含むことができる。更に別の実施形態では、スイッチング層１３０は、硫化ゲルマニウム、セレン化ゲルマニウム、またはテルル化ゲルマニウムなどの、相転移材料とすることのできないカルコゲニド材料を含むことができる。更なる実施例において、スイッチング層１３０は、窒化ハフニウムシリケートまたはオキシナイトライドハフニウムケイ素（ＨｆＳｉＯＮ; hafnium silicon oxynitride)、ハフニウムシリケート（ＨｆＳｉＯ４)等のなどのシリケートといった、高ｋ（high-k）誘電体層を含むことができる。更に別の実施形態では、スイッチング層１３０は、アモルファスカーボンなどの有機物層を含むことができる。
【００１６】
抵抗性スイッチングデバイスは、スイッチング層１３０上に配置され、且つこれと接触する中間電極層１４０を更に含む。スイッチング層１３０は、様々な実施形態において、電界が加えられたときの中間電極層１４０との相互作用によりコンダクタンスを変化できる。しかしながら、様々な実施形態において、スイッチング層１３０は相変化合金（結晶質に対する非結晶質、またはその逆）ではなく、それゆえ、相変態のために電極を加熱する（または冷却する）必要がない。
【００１７】
第２の電極層１５０は、中間電極層１４０上に配置され、且つこれと接触する。様々な実施形態において、第２の電極層１５０は、タングステン、プラチナ、ルテニウム、タンタル、窒化チタン、窒化タンタル、チタン‐タングステン（ＴｉＷ)、モリブデン、金、ニッケル、コバルト、イリジウム、およびそれらの合成物等を含むことができる。
【００１８】
一実施形態において、スイッチング層１３０は酸化ガドリニウムを含み、中間電極層１４０はテルル化チタン（titan telluride）を含み、第２の電極層１５０は窒化チタンを含む。別の特定の実施形態においては、スイッチング層１３０は酸化アルミニウムを含むことができ、中間電極層１４０は、テルル化チタンを含むことができ、第２の電極層１５０は窒化チタンを含むことができる。
【００１９】
一実施形態において、中間電極層１４０は導電性アモルファス層を含む。アモルファス層（非晶質層）は、様々な実施形態において均一性を改善するのに使用できる。例えば、薄い多結晶層は、わずかな粒子（grain）のみを有することができる。結晶粒界（grain boundary）の位置、粒度分布（grain size distribution）、粒子の形状の変異や、粒子に関する地面境界（ground boundary）での様々な原子の偏析の変異等は、スイッチング動作の電気的特性の変異となることがある。対照的に、アモルファス層は、一貫した電気的な機能をもたらすことができる。加えて、アモルファス層を使用する追加の電気的な利点があり得る。中間電極層１４０は、アモルファス状態でチタンおよびテルルを含むことができる。特に、中間電極層１４０は、特有の結晶構造および格子間隔を有する特定の相を持たなくてもよい。
【００２０】
中間電極層１４０および第２の電極層１５０は、１つまたは複数の実施形態において、銅、銀、金、または亜鉛などの電気化学的な元素を含まなくてもよい。１つまたは複数の実施形態において、スイッチング層１３０、中間電極層１４０および第２の電極層１５０は、わずかな量の銅、銀、金、または亜鉛を含み、この結果、それらは電気的な機能を提供しないか、またはその機能を妨害する。１つまたは複数の実施形態において、スイッチング層１３０および中間電極層１４０は、０．０１％よりも少ない銅、銀、金、および亜鉛を含み、また一実施形態においては０．００１％よりも少ないそれらを含む。従って、別の実施形態においては、これは１ｐｐｍよりも少ないことができ、別の代案においては０．１ｐｐｍから１０００ｐｐｍとすることができる。１つまたは複数の実施形態において、第２の電極層１５０は、５％よりも少ない銅、銀、金、および亜鉛を含むことができ、また一実施形態においては、１％よりも少ないそれらを含むことができる。
【００２１】
抵抗性スイッチングデバイス１１の動作を図１Ｂおよび図１Ｃを使用して説明する。
【００２２】
抵抗性スイッチングデバイス１１は少なくとも２つの抵抗状態を有する。抵抗性スイッチングデバイス１１の状態は、スイッチング層１３０および／または中間電極１４０の抵抗と共に変調できる。例えば、プログラム動作の後に、スイッチング層１３０は低い抵抗（オン状態）を有することができ、消去動作の後に、スイッチング層１３０は高い抵抗（オフ状態）を有することができる。
【００２３】
プログラミング動作は、静電圧または動的パルスを使用して達成できる。通常、プログラミングは、第１のノード１と第２のノード２の間に電位差を与えるプログラミングパルスを使用して実行される。
【００２４】
図１Ｂを参照すると、メモリセルの動作は、原子およびその他の欠陥のナノスケールの移動および転位または再配列（rearrangement）を含む。例として、図１Ｂに示すように、正の電圧が第１のノード１および第２のノード２間に印加される場合、正電荷（イオン）を有する原子またはその他の欠陥は、スイッチング層１３０における電界が原因で負電極へ移動でき、結果としてプログラム電流の流れになる。あるいは、負電荷（イオン）を有する原子またはその他の欠陥は、正電極へ移動できる。
【００２５】
原子または欠陥のこうした再配列の程度により、再配列が準安定となる。すなわち、電位が取り除かれると、原子またはその他の欠陥は戻ることができない。これは、プログラム電圧が取り除かれた後であっても、スイッチング層１３０のコンダクタンスの変化になり得る。スイッチング層１３０の挙動のこのような変化は、第１のノード１および第２のノード２間に読出し電圧を印加することによって測定できる。従って、抵抗性スイッチングデバイスは不揮発性メモリとして使用できる。対照的に、スイッチング層１３０のコンダクタンスの変化が一時的な場合、すなわち、プログラム電圧が取り除かれた後に、コンダクタンスが即座にニュートラル状態に戻る場合、抵抗性スイッチングデバイスは、スイッチングデバイスとして、例えば、アクセスデバイス、揮発性メモリデバイスとして使用できる。
【００２６】
同様に、図１Ｃに示すように、消去動作は、静的な電圧または動的パルスを使用して達成できる。通常、消去は、第１のノード１と第２のノード２の間に電位差（プログラムパルスと反対）を加える消去パルスを使用して実行される。閾値よりも高い負電圧が第１のノード１および第２のノード２間に印加される場合、原子またはその他の欠陥の前の再配列が反転され、または、デバイスの抵抗を増加させるように少なくとも変更される。
【００２７】
図２は、本発明の一実施形態に従った反転構造を有する抵抗性スイッチングデバイスを表す。
【００２８】
この実施形態は、電極の順番が反対であることを除いて図１と類似している。この実施形態において、第２の電極層１５０は、スイッチング層１３０の下に配置された中間電極層１４０の下に配置される。従って、第１の電極層１２０は、スイッチング層１３０の上部にある。第２の電極層１５０は、それゆえ、この実施形態において底部電極として形成される。
【００２９】
図３は、本発明の一実施形態に従った、半導体基板に集積された抵抗性スイッチングデバイスを表す。
【００３０】
図３を参照すると、抵抗性スイッチングデバイスは基板１００上に配置される。抵抗性スイッチングデバイスは、基板１００上に形成されたメタライゼーションレベル内に配置される。様々な集積スキームにおいて、メタライゼーション層内の抵抗性スイッチングデバイスの位置は異なってもよい。例として、一実施形態においては、抵抗性スイッチングデバイスは、第１の金属レベルおよび第２の金属レベル上に形成できる。
【００３１】
図３に示すように、１つまたは複数の実施形態において、複数の金属ライン２５のうちの少なくとも１つと、複数のビア１５のうちの少なくとも１つとが、基板１００上の第１の絶縁層１０内に配置される。基板１００は、バルクシリコン基板または絶縁体上シリコン基板を含むことができる。様々な実施形態において、基板１００は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＮ、または他の半導体材料を含むことができる。１つまたは複数の実施形態において、基板１００は、例えば、トランジスタやダイオードなどのアクセスデバイスをその内部に製造できる、任意のその他の適切な半導体を含むことができる。更に別の実施形態では、基板１００はプラスチック材を含むことができる。
【００３２】
様々な実施形態において、上述したように、抵抗性スイッチングデバイは、第１の電極層１２０、スイッチング層１３０、中間電極層１４０、第２の電極層１５０を含む。第１の電極層１２０は、第２の絶縁層２０内に配置された複数の金属ライン２５のうちの金属ラインに結合できる。第２の絶縁層２０は、第１の絶縁層１０と同じ材料とすることができ、または、異なる誘電性材料とすることができる。
【００３３】
第１の電極層１２０は、バリア層１１０と、バリア層１１０内に配置された充填物質（fill material）１１５を含むことができる。共に、バリア層１１０および充填物質１１５は、第１の電極層１２０を形成する。一実施形態においては、タングステン（Ｗ）が充填物質１１５として使用できる。別の実施形態においては、タンタル（Ｔａ）が充填物質１１５として使用できる。別の実施形態においては、充填物質１１５は、二酸化ケイ素または窒化ケイ素などの絶縁材料を含むことができる。更に別の実施形態では、充填物質は、図２の反転されたセル構造におけるような中間電極材料を含むことができる。
【００３４】
バリア層１１０は、複数の金属ライン２５のうちの下層の金属ラインから金属原子が拡散するのを防ぐように設計される。更に、バリア層１１０は、第３の絶縁層３０との接着を促進するように構成できる。一実施形態において、バリア層１１０は、複数の金属ライン２５の下層の金属ラインからの銅拡散を防ぐように窒化タンタルを含むことができる。代替的な実施形態においては、バリア層１１０は、窒化チタンを含むことができる。その他の実施形態では、バリア層１１０は、半導体製造におけるバリアとして使用されるルテニウム、窒化タングステン、および半導体産業においてバリアとして使用されるその他の適切な材料を含むことができる。
【００３５】
第１の電極層１２０は、一実施形態においては、第３の絶縁層３０内に組み込むことができる。スイッチング層１３０、中間電極層１４０および第２の電極層１５０は、一実施形態においては、第４の絶縁層４０内に形成できる。実施形態によっては、第４の絶縁層４０は複数の層を含むことができ、また、層間の誘電体層によって離間された複数のエッチ停止層（etch stop liner）を含むことができる。代替的な実施形態においては、スイッチング層１３０、中間電極層１４０および第２の電極層１５０は、ブランケット層として堆積され、また、第４の絶縁層４０は、ブランケット層をパターニングした後に堆積され得る。
【００３６】
様々な実施形態において、中間電極層１４０は、テルルまたはセレンなどの元素を含む。更なる実施例において、中間電極層１４０は、テルルおよびチタンを含む。一実施形態において、テルルおよびチタンのストイキオメトリ（stoichiometry）は、中間電極層１４０の厚みに匹敵するチタンテルル化結晶（titan telluride crystal）の形成を防ぐように維持される。その他の実施形態において、テルルおよびチタンのストイキオメトリは、中間電極層１４０の厚みよりもはるかに小さなチタンテルル化結晶（titan telluride crystal）の形成を防ぐように維持される。更に別のより具体的な実施形態において、テルルおよびチタンのストイキオメトリは、アモルファスのチタンテルル化層（tian telluride layer）を達成するように維持される。特に、中間電極層１４０におけるテルルの原子百分率は、一実施形態においては２５％から６７％の間であり、別の実施形態においては２０％から７０％の間である。
【００３７】
更なる例として、テルルなどの反応性の素子の反応性をいっそう高めるために、中間電極層１４０はアモルファス状態で形成される。長距離秩序の欠如は、テルルをスイッチング層１３０と効率的に相互作用することを可能にし、また、同一の基板１００上に形成された種々のデバイス１１の変動（variation）を最小化できる。
【００３８】
更に、中間電極層１４０の厚さが制御される。例えば、中間電極層１４０の厚さは、１つまたは複数の実施形態においては、１００ｎｍよりも少ない。１つまたは複数の実施形態において、中間電極層１４０の厚さは約２ｎｍ〜約３０ｎｍである。これは、効果的に第２の電極層１５０における欠陥を最小化するのにも役立ち得る。
【００３９】
図４は、本発明の一実施形態に従った、半導体基板に集積された抵抗性スイッチングデバイスを示す。
【００４０】
図４は、本発明の一実施形態に従った、逆直列で結合された抵抗性スイッチングデバイスを示す。一実施形態において、抵抗性スイッチングデバイス１１は、別の抵抗性スイッチングデバイス１２に逆直列で結合される。従って、２つの抵抗性スイッチングデバイスのうちの１つは、動作中に常に逆バイアスの状態にある。
【００４１】
しかしながら、別の実施形態においては、２つの抵抗性スイッチングデバイスは、直列に結合できる。更に別の実施形態においては、２つの抵抗性スイッチングデバイスは、並列または逆並列に結合できる。更なる実施形態においては、２つの抵抗性スイッチングデバイスのうちの１つは、電流‐電圧特性においてヒステリシスのないアクセスデバイスとすることができる。
【００４２】
図４に示された実施形態において、第１の電極層１２０、スイッチング層１３０、中間電極層１４０および第２の電極層１５０は、先の実施形態におけるように積み重ねられる。更に、この実施形態は、第２のスイッチング層１８０、中間電極層１７０および第３の電極層１６０を含む。第３の電極層１６０は、第２のスイッチング層１８０の下にある第２の中間電極層１７０の下に形成される。
【００４３】
図５は、本発明の一実施形態に従った、並列に結合された２つの抵抗性スイッチングデバイスを示す。
【００４４】
一実施形態においては、第１の電極層１２０および第３の電極層１６０が形成され、且つ、複数の金属ライン２５の共通の金属ラインに結合され得る。中間電極層１４０および第２の中間電極層１７０は、それぞれ第１の電極層１２０および第３の電極層１６０上に形成できる。共通の第２の電極層１５０は、第１の電極層１２０および第３の電極層１６０の上方に形成できる。
【００４５】
１つまたは複数の実施形態において、図４および図５では、スイッチング層１３０および第２のスイッチング層１８０は、酸化ガドリニウム、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、およびそれらの化合物などの金属酸化物を含む。更に、中間電極層１４０および第２の中間電極層１７０は、テルルまたはセレンなどの反応性の素子を含む。更なる実施例において、中間電極層１４０および第２の中間電極層１７０は、テルルおよびチタンを含む。様々な実施形態において、中間電極層１４０および第２の中間電極層１７０におけるテルルの原子百分率は、２５％から６７％の間であり、一実施形態においては約３３％から約６５％の間である。
【００４６】
１つまたは複数の実施形態において、中間電極層１４０および第２の中間電極層１７０は、アモルファス状態にある。様々な実施形態において、中間電極層１４０および第２の中間電極層１７０の厚みは、１つまたは複数の実施形態においては、１００ｎｍよりも少ない。１つまたは複数の実施形態において、中間電極層１４０および第２の中間電極層１７０の厚みは、約２ｎｍから約３０ｎｍである。
【００４７】
図６Ａ〜図６Ｆを含む図６は、本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図を示す。
【００４８】
図６Ａを参照すると、基板１００は従来の処理法を用いて処理されている。例えば、活性領域は、基板１００内部に形成できる。活性領域は、トランジスタ、ダイオードおよびその他のデバイスなどのデバイス領域を含むことができる。活性領域を形成した後、金属化層（metalization layer）が基板１００の上に形成される。例えば、複数のビア１５および複数の金属ライン２５は、図６Ａに示すように形成できる。
【００４９】
様々な実施形態において、底部電極は、第３の誘電体層３０内に形成され、第３の誘電体層３０は、窒化ケイ素、酸化ケイ素等を含むことができ、且つ、約１０ｎｍから約１０００ｎｍとすることができ、一例においては約３０ｎｍから約５０ｎｍとすることができる。１つまたは複数の実施形態において、第３の誘電体層３０は、化学蒸着（chemical vapor deposition）プロセスまたはプラズマ促進化学蒸着（plasma enhanced chemical vapor deposition）プロセスを用いて堆積できる。第３の誘電体層３０は、物理蒸着法（ＰＶＤ；physical vapor deposition)を用いて堆積できるが、別の実施形態においては、他の堆積技法を使用できる。図６Ａに示すように、開口部３１は、基板１００に形成される第３の絶縁層内に形成される。
【００５０】
図６Ｂを参照すると、バリア層１１０が開口部３１内に堆積される。様々な実施形態において、バリア層１１０は、スパッタリング、物理蒸着法などの蒸着プロセス、化学蒸着およびその他の適切なプロセスを使用して堆積できる。バリア層１１０は、窒化チタン、窒化タンタルなどの拡散防止材料でもある不活性材料を含むことができる。
【００５１】
次に、充填物質１１５が、開口部３１内に堆積される。充填物質１１５は、様々な実施形態において複数のプロセスを用いて堆積できる。例えば、充填物質１１５の薄層は、バリア層１１０との良好な接着を確保するように、まず、物理蒸着法（ＰＶＤ）プロセスを用いて堆積できる。次に、化学蒸着プロセスが開口部３１を充填物質１１５で充填するために使用できる。充填物質１１５は、一実施形態においては、タングステンやタンタルなどの不活性材料を含むことができる。充填物質１１５は必要に応じて平坦化でき、第３の絶縁層の上面上の残りのバリア層１１０は、例えばウェットエッチングを用いて除去される。
【００５２】
図６Ｃを参照すると、第４の絶縁層４０は、第３の絶縁層３０の上に堆積される。第４の絶縁層４０は、スイッチング層１３０のための開口を形成するようにパターニングされ、スイッチング層１３０はこの開口内に堆積できる。様々な実施形態において、スイッチング層１３０は、酸化ガドリニウム、酸化ハフニウム、酸化ジルコニウムなどの金属酸化物を含む。代替的な実施形態においては、スイッチング層１３０は、ＮｉＯｘ、ＴｉＯｘ、Ｔａ２Ｏ５、ＣｕＯｘ、ＷＯｘ、ＣｏＯ、ＳｒＺｒＯ３、(Ｂａ，Ｓｒ）ＴｉＯ３、ＳｒＴｉＯ３、ＳｉＯ２を含む。一実施形態において、スイッチング層１３０は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タングステンなどの遷移金属酸化物を含む。別の実施形態においては、スイッチング層１３０は、酸化ガドリニウム、酸化イットリウム、酸化エルビウム、酸化テルビウム、酸化イッテルビウムなどの希土類の金属酸化物を含むことができる。別の実施形態においては、スイッチング層１３０は、酸化アルミニウムなどの金属酸化物を含むことができる。スイッチング層１３０は、原子層堆積プロセス、化学蒸着、物理蒸着法、高密度プラズマプロセス、およびその他の適切な堆積プロセスを用いて堆積できる。実施形態によっては、スイッチング層１３０は、例えば、元素金属の層を形成する堆積プロセスと、それに続く、元素金属を金属酸化物に参加するための酸化ステップなどの、複数のステップで形成できる。様々な実施形態において、スイッチング層１３０は、約１ｎｍから約２０ｎｍの厚みとすることができる。
【００５３】
図６Ｄを参照すると、中間電極層１４０は、スイッチング層１３０上に形成される。様々な実施形態においては、中間電極層１４０は、テルルおよび／またはセレンなどの反応性の素子を含むことができる。一実施形態において、セレンよりもテルルが選択され得る。
【００５４】
１つまたは複数の実施形態において、中間電極層１４０は、反応性の素子（テルル）および現代の周期表のＩＶ族（Ｔｉ、Ｈｆ、Ｚｒ）からの金属を含む。一実施形態において、反応性の素子および第４族金属は、別個のターゲット材、例えば、反応性の素子を含む第１のターゲットおよび第４族金属を含む第２のターゲットを用いて同時スパッタリングされる。一実施形態において、同時スパッタリングは、堆積の間に反応性の素子および第４族金属を含むアモルファス層を生成でき、アモルファス層を形成するための個々のアニール処理を省く。更なる実施形態では、反応性の素子および第４族金属を含む共通のターゲット材は、スパッタリングプロセスのためのソースとして使用できる。それゆえ、この実施形態では、スパッタリングプロセスは、共通のターゲットからの反応性の素子（テルル）およびＩＶ族（Ｔｉ、Ｈｆ、Ｚｒ）の金属を含む中間電極層１４０を堆積する。別の実施形態においては、反応性の素子および第４族金属は、化学蒸着、高密度プラズマ化学蒸着、電気化学堆積（electrochemical deposition）などの蒸着プロセス、および分子線エピタキシーなどのその他のタイプの物理蒸着法を用いて堆積される。
【００５５】
更なる実施例において、ハフニウム、ジルコニウム、および／またはその他の遷移金属もしくは希土類金属などの元素が中間電極層１４０に加えられて、アモルファス相の安定性を上昇させる。様々な実施形態において、これらの元素の添加は、複数の元素を含むターゲットを用いた別個の元素ターゲットの同時スパッタリングにより、または、更にシーケンシャルな別な層のスパッタリングと、それに続く固相アモルファス化を誘導するためのアニーリングにより達成できる。
【００５６】
一実施形態において、中間電極層１４０は、原子層堆積プロセスを用いて堆積される。反応性の素子（ＲＥ）の薄い層は、第４族金属（Ｇ４）に続いて堆積できる。反応性の素子の薄い層および第４族金属の薄い層は、様々な実施形態において、純元素の層（pure elemental layer）や合金、それらの化合物とすることができる。例えば、反応性の素子（ＲＥ）の０．１ｎｍの層は、第４族金属の０．１ｎｍの層に続いて堆積できる。プロセスは、（ＲＥ‐Ｇ４）ｎを含む超格子スタックを形成するように、何度も（ｎ回）繰り返すことができる。反応性の素子（ＲＥ）の薄い膜は、後続の処理の間、例えば、後続のアニール処理の間に、第４族金属（Ｇ４）の薄い膜と混合される。
【００５７】
１つまたは複数の実施形態において、中間電極層１４０は、長距離の秩序のないアモルファス状態で堆積される。中間電極層１４０のアモルファス状態を使用すると、電気特性がデバイス間でより均一になる。アモルファス状態の反応性により、スイッチング層１３０との相互作用を可能にでき、こうした相互作用は、デバイスの動作中に増強される。様々な実施形態において、中間電極層１４０は、約１００ｎｍよりも少ない厚さを有することができ、一実施形態においては、約２ｎｍから約３０ｎｍの厚さとすることができる。様々な実施形態において、中間電極層１４０は約２ｎｍから約１００ｎｍである。
【００５８】
様々な実施形態において、中間電極層１４０およびスイッチング層１３０は、銅、銀、金、亜鉛などの電気化学的に活性の金属を含まなくてもよい。
【００５９】
次に図６Ｅを参照すると、第２の電極層１５０は、中間電極層１４０上に形成される。様々な実施形態において、第２の電極層１５０は、不活性材料を含む。１つまたは複数の実施形態において、第２の電極層１５０は、銅、銀、金、亜鉛などの電気化学的に活性金属を含まなくてもよい。一実施形態において、第２の電極層１５０は金属ニトリドを含む。一実施形態において、第２の電極層１５０は窒化チタンを含む。様々な実施形態において、第２の電極層１５０は、中間電極層１４０の反応性の素子（テルルまたはセレン）と不活性である。後続の処理は、従来の処理に従うことができる。しかしながら、様々な実施形態において、後続の処理は、中間電極層１４０の結晶化を防ぐように、例えば４００℃よりも低い低温で実行される。
【００６０】
図６Ｆは、処理中に中間電極層１４０がスイッチング層１３０と相互作用する代替的な実施形態を示す。例えば、一実施形態において、中間電極層１４０におけるテルル原子は、スイッチング層１３０と相互作用でき、前に堆積したスイッチング層１３０を変更する。図示するように、テルル原子１４２および任意の４族元素は、中間電極層１４０とスイッチング層１３０の間の界面に含ませることができる。更に、テルル原子１４２および選択的な４族元素は、スイッチング層１３０に含ませることができる。別の実施形態においては、中間電極層１４０は、例えば図６Ｅと図６Ｆの組み合わせのように、完全に分離できない。中間電極層１４０は、スイッチング層１３０から酸素原子を引き出すことができ、スイッチング層から引き出される酸素原子の量は、中間電極層１４０のストイキオメトリおよび／または微細構造に依存し得る。
【００６１】
図７Ａ〜図７Ｄを含む図７は、本発明の代替的な実施形態に従った、中間電極層を形成する間の抵抗性スイッチングデバイスの断面図を示す。
【００６２】
一実施形態において、中間電極層は、複数の層として形成できる。例として、図７Ａに示した一実施形態では、第１の中間層１３８が堆積され、その後に第２の中間層１３９が堆積される。第１の中間層１３８は、反応性の素子（テルルまたはセレン）を含むことができ、第２の中間層１３９は、第４族金属（チタン、ジルコニウム、ハフニウム）を含むことができる。第１の中間層１３８および第２の中間層１３９は、処理の間に混合できる。あるいは、第１の中間層１３８および第２の中間層１３９の一部のみが混合できる。更なる実施形態においては、第１の中間層１３８および第２の中間層１３９は混合されて、後続のアニール段階の間に、例えば、４００℃よりも低いアニール処理の後に、アモルファス層を形成できる。一実施形態において、チタンおよびテルル層は、連続して堆積できる。チタンおよびテルル層の連続的な堆積と、それに続く熱アニールは、結果的にアモルファスＴｉｘＴｅ１‐ｘ層となる固体のアモルファス化（solid state amorphization）を誘導できる。後続の処理は、図６に示すように続けられ得る。
【００６３】
別の実施形態においては、第１の中間層１３８および第２の中間層１３９は、図７Ｂに示すように堆積され、積層を連続的に形成する。第１の中間層１３８および第２の中間層１３９の厚さは、堆積の電力密度（deposition power density）および時間によって変動し得る。あるいは、１つまたは複数の実施形態において、１の中間層１３８および第２の中間層１３９は、所望の全厚に到達するまで多くのサイクルで堆積できる。
【００６４】
１つまたは複数の実施形態において、最終的な層構造がアニールされて、混合膜が形成され、これにより中間電極層１４０が形成される。中間電極層１４０の成分は、それゆえ、１つ１つの層の厚みを、すなわち、第１の中間層１３８および第２の中間層１３９の厚みを変化させることにより変更できる。一実施形態において、第１の中間層１３８は純テルルの層を含み、第２の中間層１３９は純チタンの層を含む。チタンおよびテルルの厚みは、一実施形態においては、約３０％から約７０％のチタン成分を得るように変更できる。
【００６５】
一例として、一実施形態において、第１の中間層１３８および第２の中間層１３９は、プラズマ蒸着（ＰＶＤ；plasma vapor deposition）プロセスにおいて堆積できる。例えばテルルを含む第１の中間層１３８は、０．０９Ｗ／ｃｍ２から０．２６Ｗ／ｃｍ２の範囲の電力を使用して堆積できる。第１の中間層１３８の厚みは、一実施形態においては、０．５ｎｍから５ｎｍの範囲とすることができる。別の例として、チタンを含むことのできる第２の中間層１３９は、０．３７Ｗ／ｃｍ２から０．９Ｗ／ｃｍ２の範囲のＰＶＤ電力を使用して堆積できる。第２の中間層１３９の厚さは、一実施形態においては、１ｎｍから５ｎｍの範囲とすることができる。こうして形成される中間電極層１４０の最終的な厚さは、１つまたは複数の実施形態においては１．５ｎｍから５０ｎｍ、一実施形態においては約２ｎｍから約３０ｎｍ、および、様々な実施形態においては、１００ｎｍよりも少ない範囲とすることができる。
【００６６】
アニール温度は、様々な実施形態においては１００℃から６００℃、一実施形態においては約２００℃から約３００℃の範囲とすることができる。アニール時間は、様々な実施形態においては１分から６０分、一実施形態においては、約１分から２０分の範囲とすることができる。アニール雰囲気は、様々な実施形態において、真空状態、窒素、および／またはアルゴンとすることができる。
【００６７】
別の実施形態においては、図７Ｃに示すように、反応性の素子および第４族金属を含む第１の中間層１３８が堆積できる。第１の中間層１３８には、アモルファス化プロセス１３５を施すことができる。例えば、一実施形態において、第１の中間層１３８には、第１の中間層１３８をアモルファス化するようにアルゴンなどの大量の不活性注入を施すことができる。これにより、堆積中に形成された多結晶体の分解が促進される。
【００６８】
更なる実施形態において、第１の中間層１３８は、単一元素を有して堆積でき、例えば、第４族金属の層が堆積できる。反応性の素子が第４族金属層へ注入される。あるいは、第１の中間層１３８は、反応性の素子の層として堆積でき、第４族金属は、第１の中間層１３８へ注入される。有利に、注入プロセスは、前に堆積された、多結晶であり得る第１の中間層１３８をアモルファス化できる。
【００６９】
図７Ｄは、本発明の一実施形態に従った、拡散バリア層が中間電極層上に堆積される更なる実施形態を示す。この実施形態において、追加の拡散バリア層１４１が、中間電極層１４０上および中間電極層１４０と第２の電極層１５０の間に堆積される。拡散バリア層１４１は、テルルなどの反応性の素子が中間電極層１４０から拡散するのを防止し、同様に、銅、銀、金、亜鉛などの金属が金属ラインおよび他のソースから拡散するのを防止するのを促進できる。実施例によっては、第２の電極層１５０が、このような汚染する原子の移動を防止できないこともある。このような実施例においては、追加の拡散バリア層１４１が堆積される。拡散バリア層１４１は、様々な実施形態において、金属窒化物を含むことができ、例えば、窒化チタンを拡散バリア層１４１をとして使用できる。
【００７０】
図８Ａ〜図８Ｃを含む図８は、本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図を示す。
【００７１】
本発明の様々な実施形態は、図１〜図７に示した構造における変形形態を含む。例えば、この実施形態においては、スイッチング層および底部電極は、同じビアホール内に形成される。図８Ａに示すように、第１の電極層１２０は、部分的に開口部を充填するように形成できる。次に、図８Ｂに示すように、金属酸化物層とすることのできるスイッチング層１３０が堆積される。後続の処理には、図８Ｃに示すように、中間電極層１４０および第２の電極層１５０の形成が続く。
【００７２】
図９Ａ〜図９Ｃを含む図９は、本発明の一実施形態に従った、様々な製造段階の間の抵抗性スイッチングデバイスの断面図を示す。
【００７３】
図９は、本発明の一実施形態に従った抵抗性スイッチングデバイスのスタックを形成する方法を示す。様々な実施形態において、抵抗性スイッチングデバイスのスタックは、共通の電極を増強するように形成できる。例えば、図９Ａに示すように、スイッチング層１３０および中間電極層１４０は、先の実施形態におけるように、第１の電極層１２０上に形成できる。
【００７４】
図９Ｂを参照すると、第２の電極層１５０は中間電極層１４０の上に形成される。第２の中間層１７０および第２のスイッチング層１８０は、第４の絶縁層４０内の第２の電極層１５０上に形成される。実施形態によっては、第４の絶縁層４０は、複数の絶縁層を含むことができる。第３の電極層１６０は、第５の絶縁層４５の内部に、且つ第２のスイッチング層１８０上に形成できる。
【００７５】
一実施形態において、第２の電極層１５０は、窒化チタン（ＴｉＮ）層とすることができる。別の実施形態においては、第２の電極層１５０は、ＴｉＮ／Ｗ／ＴｉＮを含む３層スタックを含むことができる。第３の電極層１６０は、一実施形態においては、タングステンを含むことができる。
【００７６】
図１０Ａおよび図１０Ｂを含む図１０は、本発明の実施形態に従ったクロスポイントデイバスアレイ（cross-point device array）を示す。図１０Ａは上面図を示し、図１０Ｂは断面図を示す。
【００７７】
図１０は、例えばスタックされたアレイ（stacked array）としてのクロスポイントデイバスアレイを示す。アレイにおける各セルは、２端子アクセスデバイス２１０およびメモリデバイス２２０（図１０Ｂも参照）を備えることができる。メモリデバイス２２０は、様々な実施形態において、フラッシュメモリ、相転移メモリ、抵抗性メモリ、磁気メモリ、強誘電体メモリなどを含むことができる。
【００７８】
１つまたは複数の実施形態において、クロスポイントデイバスアレイは、メモリアレイとすることができる。代替的な実施形態では、このようなアレイは、論理デバイスを形成するのにも使用できる。クロスポイントデイバスアレイにおける各メモリデバイス２２０は、第１の複数のライン(例えば、第１の垂直線２０１、第２の垂直線２０２および第３の垂直線２０３）と第２の複数のライン((例えば、第１の水平線２１１、第２の水平線２１２、第３の水平線２１３）の間に結合される。第１の複数の線および第２の複数の線は、一実施形態においては、互いに垂直であり得る。第１の複数の線は、第２の複数の線のすぐ上のメタルレベルか、またはすぐ下のメタルレベルであり得る。
【００７９】
各メモリデバイス２２０は、第１のメタルレベルにある第１の複数の線のうちの線と、第１のメタルレベルの垂直方向に上または下のメタルレベルにある第２の複数のラインのうちの線との間に結合できる。例えば、アクセスデバイス２１０の１つと、メモリデバイス２２０の１つとは、第１の垂直線２０１および第２の水平線２１１の間に結合される。
【００８０】
様々な実施形態において、メモリデバイス２２０は、本発明の様々な実施形態において説明したように、酸化スイッチング層および中間電極層を有する抵抗性スイッチングデバイスを含む。一実施形態において、アクセスデバイス２１０は、本発明の様々な実施形態において説明したように、デバイス酸化スイッチング層および中間電極層を有する抵抗性スイッチングデバイスを含む。様々な実施形態において、メモリデバイス２２０および／またはアクセスデバイス２１０は、様々な実施形態において説明した抵抗性スイッチングデバイスを用いて実施される。
【００８１】
図１１Ａおよび図１１Ｂを含む図１１は、本発明の実施形態を実施する様々なメモリセルアレイを示す。
【００８２】
メモリセルアレイ５００は、上述した様々な実施形態を実施するメモリデバイスを用いて形成できる。メモリデバイス２２０は、様々な実施形態において説明したように形成できる。図１１Ａに示した一実施形態においては、メモリセルアレイ５００は、トランジスタベースのアクセスデバイス５２０およびメモリデバイス２２０を含むメモリセル５１０から形成できる。
【００８３】
アクセスデバイス５２０は、メモリデバイス２２０と、ビットラインドライバ５４０により駆動されるビットライン（ＢＬ）との間に結合できる。アクセスデバイスは、ワードラインドライバ５３０によってワードラインを介して活性化され得る。メモリデバイス２２０は、セレクトラインドライバ５５０に更に結合されたセレクトラインに結合される。
【００８４】
図１１Ｂは対応するメモリアレイを示し、そこでは、メモリセル５１０が、行および列に配置され、且つ、複数のワードライン（例えば、ＷＬ１、ＷＬ２）、複数のビットライン（例えば、ＢＬ１、ＢＬ２、ＢＬ３）および複数のセレクトライン（例えば、ＳＬ１、ＳＬ２）に結合されている。
【００８５】
図１２は、本発明の実施形態を用いたシステムを示す。
【００８６】
様々な実施形態において説明されたデバイスアレイは、１つまたは複数の実施形態において、様々なタイプのメモリを形成するのに使用できる。１つまたは複数の実施形態において、本発明において説明された実施形態は、システムオンチップアーキテクチャ内のスタンドアローン型メモリまたは埋め込まれたメモリであり得る。
【００８７】
本発明の実施形態は、プロセッサ６１０、周辺デバイス（ＰＥＲ）６２０、システム制御部６３０、システムバス６４０、ランダムアクセスメモリ（ＲＡＭ）６５０、リードオンリメモリ（ＲＯＭ）６６０、１回プログラム可能メモリ（ＯＴＰ）６７０、入力／出力（Ｉ／Ｏ）デバイス６８０を備えることのできる、システムの一部とすることができる。
【００８８】
システムの様々な構成要素は、システムバス６４０を介して通信できる。ＰＥＲ６２０などの周辺デバイスは、ディスプレイ、キーボード、マウス、センサ、カメラなどを含め、様々なタイプのデバイスを含むことができる。Ｉ／Ｏ６８０などのＩ／Ｏデバイスは、有線通信または無線通信を受信するための送信機および受信機を含むことができる。
【００８９】
様々な実施形態において、ＰＥＲ６２０、ＲＡＭ６５０、ＲＯＭ６６０、ＯＴＰ６７０、および／またはＩ／Ｏ６８０は、本発明の様々な実施形態において説明したようなメモリセルを含むことができる。更に、プロセッサ６１０、システム制御部６３０は、本発明の様々な実施形態において説明したように、例えば、埋め込まれたメモリとしての抵抗性スイッチングデバイスも含むことができる。
【００９０】
本発明を例示的な実施形態を参照して説明してきたが、こうした説明は、限定的な意味で解釈されることを意図していない。本発明の例示的な実施形態およびその他の実施形態の様々な修正および結合は、説明を参照することで当業者に明らかとなろう。例として、図１〜図９で説明された実施形態は、代替的な実施形態において互いに組み合わせることができる。それゆえ、添付の特許請求の範囲は、あらゆるそのような修正形態または実施形態を包含することが意図される。
【００９１】
本発明およびその利点を詳細に説明してきたが、様々な変更、置換および代替物が添付の特許請求の範囲により規定される本発明の精神および範囲から逸脱することなく実現できることを理解すべきである。例えば、本願で説明した多くの特徴、機能、プロセスおよび材料が、本発明の範囲にありながら変更できることが、当業者にたやすく理解されよう。
【００９２】
更に、本願の範囲は、本明細書で説明した、プロセス、マシン、製造、物質組成特許、手段、方法及びステップに関して特定の実施形態に限定されることを意図していない。本願で説明した対応する実施形態と実質的に同様の機能を実行し、または実質的に同様の結果を実質的に実現する、既存または将来開発されるプロセス、マシン製造、物質組成特許、手段、方法ステップを本発明の開示から当業者は容易に理解するであろう。従って、添付の特許請求の範囲は、このようなプロセス、マシン、製造、物質組成特許、手段、方法またはステップに含まれるものと理解される。
【００９３】
原出願の当初明細書には以下の請求項が開示されている。
（請求項１）  第１の電位ノードに結合され、基板上に配置される第１の電極と、前記第１の電極上に配置されるスイッチング層と、前記スイッチング層上に配置される導電性アモルファス層と、前記導電性アモルファス層上に配置され、かつ第２の電位ノードに結合される第２の電極とを含む、抵抗性スイッチングデバイス。
（請求項２）前記導電性アモルファス層が、テルルおよび第ＩＶ族元素を含み、前記第ＩＶ族元素が、チタン、ジルコニウム、および／またはハフニウムを含む、請求項１に記載のデバイス。
（請求項３）前記導電性アモルファス層におけるテルル原子の数に対する第ＩＶ族元素の原子の数の比が、０．５：１から３：１の間である、請求項２に記載のデバイス。
（請求項４）前記導電性アモルファス層におけるテルル原子の数に対する第ＩＶ族元素原子の数の比が、０．５：１から２：１の間である、請求項２に記載のデバイス。
（請求項５）  前記導電性アモルファス層におけるテルル原子の数に対する第ＩＶ族元素原子の数の比が、０．５５：１から１．５：１の間である、請求項２に記載のデバイス。
（請求項６）  前記スイッチング層が、酸化ガドリニウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ケイ素、またはそれらの混合物を含む、請求項２に記載のデバイス。
（請求項７）  前記導電性アモルファス層が、０．０１％よりも少ない銅および銀を含み、前記第２の電極が、５％よりも少ない銅および銀を含み、前記スイッチング層が、０．０１％よりも少ない銅および銀を含む、請求項１に記載のデバイス。
（請求項８）  前記第１の電極が、タングステンおよび／またはタンタルを含み、前記第２の電極が、窒化チタンを含む、請求項１に記載のデバイス。
（請求項９）  前記第２の電極が、銅、銀、金、亜鉛およびテルルに対する拡散バリアを含む、請求項１に記載のデバイス。
（請求項１０）  第２の電極上に配置され、且つ前記第２の電極と接触する第３の電極を更に含む、請求項９に記載のデバイス。
（請求項１１）  前記導電性アモルファス層は、セレンおよび第ＩＶ族元素を含む、請求項１に記載のデバイス。
（請求項１２）  第１の電位ノードに結合され、基板上に配置される第１の電極と、前記第１の電極上に配置され、０．０１％よりも少ない銅および銀を含む酸化物スイッチング層と、前記酸化物スイッチング層上に配置され、第２の電位ノードに結合される第２の電極と、前記酸化物スイッチング層と前記第２の電極の間の界面とを有し、当該界面はテルルを含み、前記第２の電極が５％よりも少ない銅および銀を含む、抵抗性スイッチングデバイス。
（請求項１３）  前記第２の電極がテルルのための拡散バリアを含む、請求項１２に記載のデバイス。
（請求項１４）  前記第１の電極がタングステンおよび／またはタンタルを含み、前記酸化物スイッチング層が、酸化ガドリニウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ケイ素、またはそれらの混合物を含む、請求項１２に記載のデバイス。
（請求項１５）  前記第２の電極が窒化チタンを含む、請求項１２に記載のデバイス。
（請求項１６）  前記第２の電極が前記界面にチタン層を含む、請求項１５に記載のデバイス。
（請求項１７）  前記第２の電極がテルルを含む、請求項１２に記載のデバイス。
（請求項１８）  第１の電位ノードに結合される第１の電極と、前記第１の電極上に配置される金属酸化物層と、前記金属酸化物層上に配置され、且つ前記金属酸化物層と接触し、０．０１％よりも少ない銅および銀を含む、テルル層と、前記テルル層上に配置され、且つ前記テルル層と接触する第２の電極であって、当該第２の電極は第２の電位ノードに結合され、かつ５％よりも少ない銅および銀を含む、前記第２の電極とを含む、金属酸化物抵抗性スイッチングデバイス。
（請求項１９）  前記テルル層が、チタン、ジルコニウム、および／またはハフニウムを含む、請求項１８に記載のデバイス。
（請求項２０）  前記テルル層における、原子百分率によるテルルの総量が、２５％から７０％である、請求項１８に記載のデバイス。
（請求項２１）  前記第２の電極上に配置され、且つ前記第２の電極と接触する第３の電極を更に含む、請求項１８に記載のデバイス。
（請求項２２）  前記テルル層がアモルファスである、請求項１８に記載のデバイス。
（請求項２３）  前記第２の電極が銅および銀に対する拡散バリアである、請求項１８に記載のデバイス。
（請求項２４）  抵抗性スイッチングデバイスを形成する方法であって、基板上に第１の絶縁層を形成し、前記第１の絶縁層内に第１の電極を形成し、前記第１の電極上に金属酸化物層を形成し、前記金属酸化物層上に前記金属酸化物層と接触するテルル層を形成し、当該テルル層は０．０１％よりも少ない銅および銀を含み、前記テルル層上に配置され、且つ前記テルル層と接触する第２の電極を形成し、当該第２の電極は第２の電位ノードに結合される、方法。
（請求項２５）  前記第２の電極が５％よりも少ない銅および銀を含み、前記第２の電極が銅および銀に対する拡散バリアである、請求項２４に記載の方法。
（請求項２６）  前記第２の電極上に第３の電極を形成することを更に含む、請求項２４に記載の方法。
（請求項２７）  前記テルル層が、チタン、ジルコニウム、および／またはハフニウムを含む、請求項２４に記載の方法。
（請求項２８）  前記テルル層における原子百分率によるテルルの総量が、２５％から７０％である、請求項２４に記載の方法。
（請求項２９）  テルル層を形成することが、テルルを第ＩＶ族元素と同時スパッタリングすることを含み、前記第ＩＶ族元素が、チタン、ジルコニウムまたはハフニウムを含む、請求項２４に記載の方法。
（請求項３０）  前記同時スパッタリングが、前記テルルおよび前記第ＩＶ族元素のための異なるソースを使用する、請求項２９に記載の方法。
（請求項３１）  テルル層を形成することが、前記テルルおよび第ＩＶ族元素のための共通のソースを使用してスパッタリングすることを含む、請求項２４に記載の方法。
（請求項３２）  テルル層を形成することが、アモルファス層を堆積することを含む、請求項２４に記載の方法。
（請求項３３）  テルル層を形成することが、結晶層を堆積することと、打ち込みを用いて前記結晶層をアモルファス化することを含む、請求項２４に記載の方法。
（請求項３４）  テルル層を形成することが、テルルを含む層と、第ＩＶ族元素を含む層とを堆積することを含む、請求項２４に記載の方法。
（請求項３５）  前記テルル層をアニールして、テルルおよび第ＩＶ族元素を含むアモルファス層を形成することを更に含む、請求項３４に記載の方法。
（請求項３６）  第１の端子および第１の電位ノードに結合された第２の端子を有し、基板上に配置されるアクセスデバイスと、抵抗スイッチングメモリデバイスであって、前記第１の端子に結合され、前記基板上に配置される第１の電極と、前記第１の電極上に配置され、０．０１％よりも少ない銅および銀を含むスイッチング層と、前記スイッチング層上に配置され、テルルを含み、且つ０．０１％よりも少ない銅および銀を含む第１の導電層と、前記第１の導電層上に配置され、且つ第２の電位ノードに結合され、さらに５％よりも少ない銅および銀を含む第２の電極と、を含む、抵抗スイッチングメモリデバイスとを含む、メモリセル。
（請求項３７）  前記アクセスデバイスがトランジスタを含む、請求項３６に記載のメモリセル。
（請求項３８）  前記アクセスデバイスが抵抗性スイッチングデバイスを含み、当該抵抗性スイッチングデバイスが、前記基板上に配置された底部電極と、前記底部電極上に配置され、０．０１％よりも少ない銅および銀を含む金属酸化物層と、前記金属酸化物層上に配置され、テルルを含み、且つ０．０１％よりも少ない銅および銀を含む第２の導電層と、前記第２の導電層上に配置され、５％よりも少ない銅および銀を含む上部電極とを含む、請求項３６に記載のメモリセル。
（請求項３９）  前記第１の導電層がアモルファス層であり、前記第２の導電層がアモルファス層である、請求項３８に記載のメモリセル。
（請求項４０）  前記第１の導電層が、チタン、ジルコニウムまたはハフニウムを含む、請求項３６に記載のメモリセル。
（請求項４１）  前記スイッチング層が、酸化ガドリニウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ケイ素またはその混合物を含む、請求項３６に記載のメモリセル。
（請求項４２）  前記第２の電極が銅および銀に対する拡散バリアである、請求項３６に記載のメモリセル。
【図１Ａ】
2019050403.tif 000003
【図１Ｂ】
2019050403.tif 000004
【図１Ｃ】
2019050403.tif 000005
【図２】
2019050403.tif 000006
【図３】
2019050403.tif 000007
【図４】
2019050403.tif 000008
【図５】
2019050403.tif 000009
【図６Ａ】
2019050403.tif 000010
【図６Ｂ】
2019050403.tif 000011
【図６Ｃ】
2019050403.tif 000012
【図６Ｄ】
2019050403.tif 000013
【図６Ｅ】
2019050403.tif 000014
【図６Ｆ】
2019050403.tif 000015
【図７Ａ】
2019050403.tif 000016
【図７Ｂ】
2019050403.tif 000017
【図７Ｃ】
2019050403.tif 000018
【図７Ｄ】
2019050403.tif 000019
【図８Ａ】
2019050403.tif 000020
【図８Ｂ】
2019050403.tif 000021
【図８Ｃ】
2019050403.tif 000022
【図９Ａ】
2019050403.tif 000023
【図９Ｂ】
2019050403.tif 000024
【図９Ｃ】
2019050403.tif 000025
【図１０Ａ】
2019050403.tif 000026
【図１０Ｂ】
2019050403.tif 000027
【図１１Ａ】
2019050403.tif 000028
【図１１Ｂ】
2019050403.tif 000029
【図１２】
2019050403.tif 000030