(57)【要約】【課題】ノイズの発生を抑制する。【解決手段】基板と、基板に設けられた第１の光電変換領域と、第１の光電変換領域の隣であって、基板に設けられた第２の光電変換領域と、第１の光電変換領域と第２の光電変換領域との間であって、基板に設けられたトレンチと、トレンチの側壁であって基板に設けられた、第１の不純物を含む第１の不純物領域と、第１の光電変換領域又は第２の光電変換領域と第１の不純物領域との間であって、基板に設けられた、第２の不純物を含む第２の不純物領域とを備える。本技術は、撮像素子に適用できる。【選択図】図８
2019165066.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に設けられた第１の光電変換領域と、
前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、
前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、
前記トレンチの側壁であって前記基板に設けられた、第１の不純物を含む第１の不純物領域と、
前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の不純物領域との間であって、前記基板に設けられた、第２の不純物を含む第２の不純物領域と
を備える撮像素子。
【請求項２】
前記基板に対して、前記第１の不純物は、ｎ型の不純物であり、前記第２の不純物は、ｐ型の不純物であるか、または前記第１の不純物は、ｐ型の不純物であり、前記第２の不純物は、ｎ型の不純物である
請求項１に記載の撮像素子。
【請求項３】
前記第１の不純物は、ヒ素またはリンである
請求項１に記載の撮像素子。
【請求項４】
前記第２の不純物は、ボロンである
請求項１に記載の撮像素子。
【請求項５】
前記トレンチは、前記基板の表面側に設けられたトレンチ、前記基板の裏面側に設けられたトレンチ、または前記基板を貫通して設けられたトレンチのいずれかである
請求項１に記載の撮像素子。
【請求項６】
前記第１の不純物領域に一端が接し、他端が配線に接している不純物領域をさらに備え、
前記第１の不純物領域側の不純物の濃度は、前記第１の不純物領域側と前記配線側で異なる
請求項１に記載の撮像素子。
【請求項７】
前記トレンチ内の導電体と、配線層内の配線が接続されている
請求項１に記載の撮像素子。
【請求項８】
前記第１の不純物領域の前記第１の不純物の濃度は、前記基板の裏面側と表面側で異なる
請求項１に記載の撮像素子。
【請求項９】
前記第１の光電変換領域又は前記第２の光電変換領域と、前記トレンチの間には、前記第１の不純物領域と前記第２の不純物領域が複数設けられている
請求項１に記載の撮像素子。
【請求項１０】
基板と、
前記基板に設けられた第１の光電変換領域と、
前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、
前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、
前記トレンチの側壁であって前記基板に設けられた、第１の不純物による第１の導電型半導体領域と、
前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の導電型半導体領域との間であって、前記基板に設けられた、第２の不純物による第２の導電型半導体領域と
を備える撮像素子。
【請求項１１】
撮像素子が搭載された電子機器において、
前記撮像素子は、
基板と、
前記基板に設けられた第１の光電変換領域と、
前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、
前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、
前記トレンチの側壁であって前記基板に設けられた、第１の不純物を含む第１の不純物領域と、
前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の不純物領域との間であって、前記基板に設けられた、第２の不純物を含む第２の不純物領域と
を備える
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は撮像素子、電子機器に関し、例えば、画素分離部の欠陥により発生する電荷によるノイズを抑制することができるようにした撮像素子、電子機器に関する。
【背景技術】
【０００２】
従来、固体撮像装置に設けられるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサは、フォトダイオードおよびトランジスタなどの素子を画素毎に備える。また、ＣＭＯＳイメージセンサとして、各画素の間に隣接する画素を電気的に分離するＤＴＩ（Deep Trench Isolation）を備える構成についての提案もある。
【０００３】
ＤＴＩを形成するとき、エッチングなどの処理によりＤＴＩの側壁などに欠陥が生じ、その欠陥から電子が発生する可能性があった。この電子をトラップする構造として、特許文献１では、STI脇のP型の内側にカーボンIIをしてゲッタリング層を形成することが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2016-184624号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＤＴＩから発生する不要電荷の対策として、画素間の電気的な分離がより完全な状態となるようにし、ノイズのさらなる抑制が望まれている。
【０００６】
本技術は、このような状況に鑑みてなされたものであり、ノイズを低減することができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の一側面の第１の撮像素子は、基板と、前記基板に設けられた第１の光電変換領域と、前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、前記トレンチの側壁であって前記基板に設けられた、第１の不純物を含む第１の不純物領域と、前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の不純物領域との間であって、前記基板に設けられた、第２の不純物を含む第２の不純物領域とを備える。
【０００８】
本技術の一側面の第２の撮像素子は、基板と、前記基板に設けられた第１の光電変換領域と、前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、前記トレンチの側壁であって前記基板に設けられた、第１の不純物による第１の導電型半導体領域と、前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の導電型半導体領域との間であって、前記基板に設けられた、第２の不純物による第２の導電型半導体領域とを備える。
【０００９】
本技術の一側面の電子機器は、撮像素子が搭載された電子機器において、前記撮像素子は、基板と、前記基板に設けられた第１の光電変換領域と、前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、前記トレンチの側壁であって前記基板に設けられた、第１の不純物を含む第１の不純物領域と、前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の不純物領域との間であって、前記基板に設けられた、第２の不純物を含む第２の不純物領域とを備える。
【００１０】
本技術の一側面の第１の撮像素子においては、基板と、基板に設けられた第１の光電変換領域と、第１の光電変換領域の隣であって、基板に設けられた第２の光電変換領域と、第１の光電変換領域と第２の光電変換領域との間であって、基板に設けられたトレンチと、トレンチの側壁であって基板に設けられた、第１の不純物を含む第１の不純物領域と、第１の光電変換領域又は第２の光電変換領域と第１の不純物領域との間であって、基板に設けられた、第２の不純物を含む第２の不純物領域とが備えられている。
【００１１】
本技術の一側面の第２の撮像素子においては、基板と、基板に設けられた第１の光電変換領域と、第１の光電変換領域の隣であって、基板に設けられた第２の光電変換領域と、第１の光電変換領域と第２の光電変換領域との間であって、基板に設けられたトレンチと、トレンチの側壁であって基板に設けられた、第１の不純物による第１の導電型半導体領域と、第１の光電変換領域又は第２の光電変換領域と第１の導電型半導体領域との間であって、基板に設けられた、第２の不純物による第２の導電型半導体領域とが備えられている。
【００１２】
本技術の一側面の電子機器においては、前記第１の撮像素子を含む構成とされている。
【発明の効果】
【００１３】
本技術の一側面によれば、ノイズを低減することができる。
【００１４】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１５】
【図１】撮像装置の構成例を示す図である。
【図２】撮像素子の構成例を示す図である。
【図３】従来の画素の構成例を示す垂直方向断面図である。
【図４】従来の画素の表面側の平面図である。
【図５】ノイズの発生について説明するための図である。
【図６】ノイズの抑制について説明するための図である。
【図７】本技術が適用された画素の表面側の平面図である。
【図８】本技術が適用された画素の構成例を示す垂直方向断面図である。
【図９】他の画素の構成例を示す垂直方向断面図である。
【図１０】他の画素の構成例を示す垂直方向断面図である。
【図１１】他の画素の構成例を示す垂直方向断面図である。
【図１２】他の画素の構成例を示す垂直方向断面図である。
【図１３】他の画素の構成例を示す垂直方向断面図である。
【図１４】他の画素の構成例を示す垂直方向断面図である。
【図１５】他の画素の構成例を示す垂直方向断面図である。
【図１６】他の画素の構成例を示す垂直方向断面図である。
【図１７】内視鏡手術システムの概略的な構成の一例を示す図である。
【図１８】カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
【図１９】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２０】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１６】
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
【００１７】
本技術は、撮像装置に適用できるため、ここでは、撮像装置に本技術を適用した場合を例に挙げて説明を行う。なおここでは、撮像装置を例に挙げて説明を続けるが、本技術は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置、携帯電話機などの撮像機能を有する携帯端末装置、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００１８】
図１は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図１に示すように、撮像装置１０は、レンズ群１１等を含む光学系、撮像素子１２、カメラ信号処理部であるＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８等を有している。
【００１９】
そして、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８がバスライン１９を介して相互に接続された構成となっている。ＣＰＵ２０は、撮像装置１０内の各部を制御する。
【００２０】
レンズ群１１は、被写体からの入射光（像光）を取り込んで撮像素子１２の撮像面上に結像する。撮像素子１２は、レンズ群１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１２として、以下に説明する画素を含む撮像素子（イメージセンサ）を用いることができる。
【００２１】
表示部１５は、液晶表示部や有機ＥＬ(electro luminescence)表示部等のパネル型表示部からなり、撮像素子１２で撮像された動画または静止画を表示する。記録部１６は、撮像素子１２で撮像された動画または静止画を、ＨＤＤ（Hard Disk Drive）やメモリカード等の記録媒体に記録する。
【００２２】
操作系１７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１８は、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、及び、操作系１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００２３】
＜撮像素子の構成＞
図２は、撮像素子１２の構成例を示すブロック図である。撮像素子１２は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとすることができる。
【００２４】
撮像素子１２は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
【００２５】
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（例えば、図３の画素１１０）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
【００２６】
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
【００２７】
撮像素子１２はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、撮像素子１２とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも良いし、撮像素子１２と同じ基板上に搭載しても良い。
【００２８】
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
【００２９】
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
【００３０】
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００３１】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
【００３２】
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００３３】
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【００３４】
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
【００３５】
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
【００３６】
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００３７】
＜単位画素の構造＞
次に、画素アレイ部４１に行列状に配置されている単位画素１１０の具体的な構造について説明する。
【００３８】
図３は、従来の画素の構成例を示す断面図である。本技術を適用した画素との比較のため、図３乃至図５を参照し、従来の画素について説明を加える。図３では、横方向に配置された４画素の断面図を示している。
【００３９】
固体撮像装置では、画素１１０を構成するＰＤ（フォトダイオード）１１５が、半導体基板１１４の裏面（図では上面）側から入射する入射光を受光する。ＰＤ１１５の上方には、平坦化膜１１３，ＣＦ（カラーフィルタ）１１２、及び、マイクロレンズ１１１が設けられており、ＰＤ１１５では、各部を順次介して入射した入射光を、受光面で受光して光電変換が行われる。
【００４０】
例えば、ＰＤ１１５は、ｎ型半導体領域が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。ＰＤ１１５においては、ｎ型半導体領域は、半導体基板１１４のｐ型半導体領域の内部に設けられている。図３に示すように、ｎ型半導体領域がｐ型半導体領域に囲まれた状態で、ＰＤ１１５は形成されている。
【００４１】
半導体基板１１４の内部には、複数の画素１１０の間を電気的に分離する画素分離部１１６が設けられており、この画素分離部１１６で区画された領域に、ＰＤ１１５が設けられている。図中、上面側から、固体撮像装置を見た場合、図４に示すように、画素分離部１１６は、例えば、複数の画素１１０の間に介在するように格子状に形成されており、ＰＤ１１５は、この画素分離部１１６で区画された領域内に形成されている。また、ＰＤ１１５と画素分離部１１６の間は、ｐ型半導体領域の半導体基板１１４とされている。
【００４２】
各ＰＤ１１５では、アノードが接地されており、固体撮像装置において、ＰＤ１１５が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ  ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。
【００４３】
配線層１１７は、半導体基板１１４のうち、ＣＦ１１２、マイクロレンズ１１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
【００４４】
配線層１１７は、配線１１８と絶縁層１１９とを含み、絶縁層１１９内において、配線１１８が各素子に電気的に接続するように形成されている。配線層１１７は、いわゆる多層配線の層になっており、絶縁層１１９を構成する層間絶縁膜と配線１１８とが交互に複数回積層されて形成されている。ここでは、配線１１８としては、転送Ｔｒ等のＰＤ１１５から電荷を読み出すためのＴｒへの配線や、ＶＳＬ等の各配線が、絶縁層１１９を介して積層されている。
【００４５】
配線層１１７の、ＰＤ１１５が設けられている側に対して反対側の面には、支持基板（図３では不図示）が設けられている。例えば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板として設けられている。
【００４６】
図３では図示していないが、遮光膜を設けた構成とすることもでき、遮光膜を設けた場合、半導体基板１１４の裏面（図では上面）の側に設けられる。遮光膜は、半導体基板１１４の上方から半導体基板１１４の下方へ向かう入射光の一部を、遮光するように構成されている。
【００４７】
遮光膜は、光を遮光する遮光材料で形成されている。例えば、チタン（Ｔｉ）膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光膜が形成されている。この他に、遮光膜は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを、順次、積層することで形成することができる。また、遮光膜は、ナイトライド（Ｎ）などで被覆されていても良い。
【００４８】
画素分離部１１６は、基板の表面（図中下側）から掘り込まれたときのＦＤＴＩと、基板の下面（図中上側）から掘り込まれたときのＲＤＴＩとがある。ＦＤＴＩは、Front side Deep Trench Isolationの略とする。また、ＲＤＴＩは、Reverse side Deep Trench Isolationの略とする。図３に示した画素分離部１１６は、基板の下面（図中上側）から掘り込まれたＲＤＴＩである場合を示している。
【００４９】
また、画素分離部１１６としては、半導体基板１１４を貫通して形成されたフルトレンチと称される構造もある。図３では、画素分離部１１６が、ＲＤＴＩである場合を例に挙げて説明し、以下、ＲＤＴＩ１１６と記述する。
【００５０】
ＲＤＴＩ１１６を画素間に形成しておくことで、図３の左側に示したように斜め方向からの入射光がＲＤＴＩ１１６により、隣接する画素に入射されることを防ぐことができ、混色を防ぐことができる。
【００５１】
ＲＤＴＩ１１６は、画素１１０が形成される工程において、エッチングなどにより形成される。例えば、ＲＤＴＩ１１６を形成するために、Ｓｉ基板（半導体基板１１４）をLithography法でパターニングし、ドライエッチング（Dry Etching）法で加工することで、Ｓｉ基板が掘り込まれる。このとき、ＲＤＴＩ１１６の側壁（半導体基板１１４の側壁）に、欠陥が生じ、この欠陥からノイズが発生する可能性がある。このことについて、図５を参照して説明する。
【００５２】
図５のＡは、ＲＤＴＩ１１６の部分を拡大した図であり、図５のＡの下側に示した図５のＢは、線分Ａ−Ａ’の断面におけるポテンシャルを示す図である。図５のＡを参照するに、ＲＤＴＩ１１６の側壁には、図中×印で示したように、エッチング時等に欠陥１７１が生じる。
【００５３】
この欠陥１７１から電子１７２が発生する可能性がある。また、発生した電子１７２がＰＤ１１５に入る可能性がある。電子１７２がＰＤ１１５に入ると、ノイズの原因となるため、そのようなノイズの発生を防ぐために、ＲＤＴＩ１１６の周りには、ｐ型の半導体領域（半導体基板１１４）が形成されている。以下、半導体基板１１４のｐ型の半導体領域を、単にｐ型半導体領域１１４と記述する。
【００５４】
ＲＤＴＩ１１６を、ｐ型半導体領域１１４で囲むことで、ｐ型半導体領域１１４のホールと、発生した電子の再結合が促進され、ノイズが低減されるような構成とされている。しかしながら、図５のＢに示した断面のポテンシャルを参照するに、ＲＤＴＩ１１６とＰＤ１１５との間にポテンシャル勾配があるため、欠陥１７１で発生した電子１７２は、ＰＤ１１５側に転送されてしまう可能性がある。
【００５５】
このようにＲＤＴＩ１１６の周りを、ｐ型半導体領域１１４で囲むことでは、ノイズの低減に対する対策としては不十分である。そこで、以下に説明するようなノイズを低減する構成とする。
【００５６】
＜ノイズ低減に関する構成＞
図６は、本技術を適用したノイズ低減の構成を示す図である。図６は、図５と同じく、ＲＤＴＩ１１６の部分を拡大した図とポテンシャルの図である。図６のＡは、ＲＤＴＩ１１６の部分を拡大した図であり、図６のＡの下側に示した図６のＢは、線分Ａ−Ａ’の断面におけるポテンシャルを示す図である。以下の説明において、図３乃至図５に示した画素１１０と同様の部分には同一の符号を付し、適宜その説明は省略する。
【００５７】
図６のＡを参照するに、ＲＤＴＩ１１６とｐ型半導体領域１１４との間には、ｎ型半導体領域２０１が形成されている。ｎ型半導体領域２０１は、半導体基板１１４がシリコン（Ｓｉ）である場合、シリコンに対して、ｎ型として機能する不純物、例えば、ヒ素（Ａｓ）やリン（Ｐ）が不純物として含まれ、ｎ型の半導体として機能する領域である。ｎ型半導体領域２０１がＲＤＴＩ１１６の側壁側に形成されることで、図６のＢに示したようなポテンシャルとなる。すなわち、ＲＤＴＩ１１６の側壁付近で、ポテンシャルの窪みが形成される。
【００５８】
ポテンシャルの窪みが形成されることで、ＲＤＴＩ１１６から発生した電子１７２は、このポテンシャルの窪みで捕捉され、ｐ型半導体領域１１４側に流れ出るようなことを防ぐことができる。よって、ＲＤＴＩ１１６から発生した電子１７２が、ＰＤ１１５側に流れるようなことを防ぐことができ、ノイズの発生を抑制することができる。
【００５９】
このような構成を有する画素１１０の上面側から見たときの平面図を図７に示し、垂直断面図を図８に示す。図７に示した平面図を参照するに、画素分離部１１６が、複数の画素１１０の間に介在するように格子状に形成されており、ＰＤ１１５は、この画素分離部１１６で区画された領域内に形成されている。
【００６０】
また、ＰＤ１１５と画素分離部１１６の間は、ｐ型半導体領域１１４とｎ型半導体領域２０１が形成されている。ｎ型半導体領域２０１は、ＰＤ１１５を囲むように形成され、ｐ型半導体領域１１４は、ｎ型半導体領域２０１を囲むように形成されている。
【００６１】
このように、ＲＤＴＩ１１６の側壁にｎ型の不純物領域であるｎ型半導体領域２０１が形成され、そのｎ型半導体領域２０１を囲むように、ｐ型の不純物領域であるｐ型半導体領域１１４が形成されている。ｐ型半導体領域１１４は、半導体基板１１４がシリコン（Ｓｉ）である場合、シリコンに対して、ｐ型として機能する不純物、例えば、ボロン（Ｂ）が不純物として含まれ、ｐ型の半導体として機能する領域である。
【００６２】
このようにｎ型半導体領域２０１とｐ型半導体領域１１４が隣接して形成されると、ｎ型半導体領域２０１とｐ型半導体領域１１４との間に、空乏層が存在するが、そのような空乏層が存在しても、以下に説明するノイズを低減できる効果を得ることができる。
【００６３】
ｎ型半導体領域２０１の厚みは、ｎ型半導体領域２０１の外側に形成されているｐ型半導体領域１１４のｐ型不純物の濃度により設定される。例えば、ｐ型半導体領域１１４のｐ型不純物の濃度が濃いほど、ｎ型半導体領域２０１の厚みは厚く形成される。
【００６４】
図８を参照するに、ＲＤＴＩ１１６の４辺のうち、ｐ型半導体領域１１４が配置されている３辺の間に、ｎ型半導体領域２０１が形成されている。すなわち、図８に示したように、ＲＤＴＩ１１６の側面と底面に、それぞれｎ型半導体領域２０１が形成されている。
【００６５】
このように、ＲＤＴＩ１１６とＰＤ１１５との間にｐ型半導体領域１１４とｎ型半導体領域２０１を配置することで、ＲＤＴＩ１１６の側壁付近に、ポテンシャルの窪みを形成することができ、そのポテンシャルの窪み（ｎ型半導体領域２０１）で不要な電子を捕捉することができるようになり、ノイズを低減することができる。
【００６６】
ＲＤＴＩ１１６内には、平坦化膜１１３を形成するときに、平坦化膜１１３を形成する材料が充填されている。または、ＲＤＴＩ１１６内に、金属などの遮光性の高い材料が充填されていても良い。
【００６７】
図８では、ＲＤＴＩ１１６の側面と底面に、それぞれｎ型半導体領域２０１が形成されている例を示したが、側面のみにｎ型半導体領域２０１が形成されている構成や、底面のみにｎ型半導体領域２０１が形成されている構成とすることもできる。例えば、エッチングのダメージの蓄積が、側面に顕著に表れるような場合、側面にのみｎ型半導体領域２０１を形成した構成としても良い。また、例えば、エッチングのダメージの蓄積が、底面に顕著に表れるような場合、底面にのみｎ型半導体領域２０１を形成した構成としても良い。
【００６８】
なお、ここでは、ＰＤ１１５がｎ型半導体領域で形成されている場合を例に挙げて説明しているが、ＰＤ１１５がｐ型半導体領域で形成されている構成とすることもできる。ＰＤ１１５がｐ型半導体領域で形成されている場合、ＰＤ１１５の周りは、ｎ型半導体領域が形成され、そのｎ型半導体領域とＲＤＴＩ１１６の間にはｐ型半導体領域が形成される。
【００６９】
換言すれば、上記および以下の説明においては、電子がキャリアの主体である場合を例に挙げて説明を続け、例えば、図８に示したように、ＰＤ１１５、ｐ型半導体領域１１４、ｎ型半導体領域２０１、およびＲＤＴＩ１１６の順で形成されている場合を例に挙げて説明を続けるが、正孔がキャリアの主体である場合にも本技術を適用することはでき、正孔がキャリアの主体である場合、ＰＤ１１５、ｎ型半導体領域、ｐ型半導体領域、およびＲＤＴＩ１１６の順で形成される。すなわち、ＲＤＴＩ１１６の周りにｐ型半導体領域が形成され、さらにｐ型半導体領域の周りにｎ型半導体領域が形成されている。
【００７０】
ＲＤＴＩ１１６の側壁（と底辺）には、第１の不純物の濃度が濃い第１の導電型の半導体領域としての第１の半導体領域が形成され、その第１の半導体領域の周りに、第２の不純物の濃度が濃い第２の導電型の半導体領域としての第２の半導体領域が形成されている。
【００７１】
第１の不純物をｎ型の不純物とした場合、第２の不純物はｐ型の不純物となり、第２の不純物をｐ型の不純物とした場合、第２の不純物はｎ型の不純物となる。
【００７２】
以下の説明においても、ＰＤ１１５がｎ型半導体領域で形成されている場合を例に挙げて説明を続けるが、以下の実施の形態においても、ＰＤ１１５がp型半導体領域で形成されている場合にも本技術は適用できる。
【００７３】
ＲＤＴＩ１１６の周りにｎ型半導体領域２０１を形成し、ＲＤＴＩ１１６の欠陥から発生した電子を捕捉する構成とした場合、ｎ型半導体領域２０１に、電子が蓄積されてしまう可能性がある。そこで、図９に示すように、ｎ型半導体領域２０１に蓄積された電子を排出する機構を有する構成としても良い。
【００７４】
図９に示した画素１１０は、図８に示した画素１１０に対して、排出路２３１とＶＤＤ配線２３２を追加した構成とされている。ＶＤＤ配線２３２は、定電圧源Vddに接続される配線であり、画素トランジスタなどに所定の電圧をかけるために画素１１０に設けられている。
【００７５】
なお、図８などには、ＶＤＤ配線２３２を図示していないが、配線層１１７には、ＶＤＤ配線２３２は形成されている。
【００７６】
このような配線層１１７に含まれるＶＤＤ配線２３２と、ｎ型半導体領域２０１を接続する排出路２３１を設ける。このように排出路２３１を設け、排出路２３１の一端を、ｎ型半導体領域２０１と接続し、他端をＶＤＤ配線２３２と接続することで、ｎ型半導体領域２０１に蓄積された電子は、排出路２３１を介してＶＤＤ配線２３２に排出される構成とすることができる。
【００７７】
排出路２３１は、ｎ型半導体領域２０１からＶＤＤ配線２３２へのパスとなるポテンシャルを作成することで形成できる。また、排出路２３１を金属などの導体で形成しても良い。
【００７８】
このように排出路２３１を設ける場合、不要な電荷が、ＶＤＤ配線２３２に移動しやすいポテンシャル勾配が形成されるように、ｎ型半導体領域２０１に濃度勾配をつけても良い。例えば、ｎ型半導体領域２０１のうち、排出路２３１に近い側（図中下側であり、表面側）のｎ型の不純物濃度が、排出路２３１に遠い側（図中上側であり、裏面側）のｎ型の不純物濃度よりも濃く形成される。
【００７９】
ｎ型半導体領域２０１に濃度勾配を形成するようにした場合、ｐ型半導体領域１１４にも濃度勾配を形成するようにしても良い。ｐ型半導体領域１１４にも濃度勾配を形成するようにした場合、ｎ型半導体領域２０１の濃度勾配と同じ方向に、同じような勾配がつけられる。
【００８０】
例えば、ｎ型半導体領域２０１が、裏面から表面に近いほど、ｎ型の不純物濃度が濃く形成さているような場合、ｎ型半導体領域２０１付近のｐ型半導体領域１１４も、裏面から表面に近いほど、ｐ型の不純物濃度が濃く形成される。なお、濃度の勾配は、濃度が徐々に変化している場合を含むことはもちろんであるが、濃度が、例えば、ｎ型半導体領域２０１側で薄く、ＶＤＤ配線２３２側で濃いなど、急峻な変化である場合も含む。濃度変化が急峻である場合であっても、不要な電荷が排出できる構造であれば良い。
【００８１】
ｎ型半導体領域２０１に蓄積された電荷を排出する構造として、ＲＤＴＩ１１６とＯＰＢ（Optical Black）領域とを電気的に接続し、それらに電圧を加えることで排出されるような構造とすることもできる。ＯＰＢ領域は、撮像素子の有効画素領域外に設けられ、そのＯＰＢ領域の画素値が黒レベルの基準値とされ、その画素値を用いて有効画素領域内の各画素値の補正が行われるようにするために設けられている。
【００８２】
図８や図９に示した画素１１０のうち、ｐ型半導体領域１１４は、以下の第１乃至第５の形成方法のいずれかで形成することができる。
【００８３】
ｐ型半導体領域の第１の形成方法
ＦＥＯＬ（Front End Of Line）工程で、予めＲＤＴＩ１１６周りにｐ型のインプラが行われることでＲＤＴＩ１１６周りのｐ型半導体領域１１４が形成される。ＦＥＯＬ工程により、画素１１０の表面側にトランジスタ（例えば、転送トランジスタなど）の素子が形成され、ＰＤ１１５などが半導体基板１１４内に形成される。また、このＦＥＯＬ工程で、ＲＤＴＩ１１６が、リソグラフィとドライエッチングにて形成され、トレンチ形成後、ｐ型のインプラが行われることで、ｐ型半導体領域１１４が形成される。
【００８４】
ｐ型半導体領域の第２の形成方法
ＲＤＴＩ１１６が形成された後、ＲＤＴＩ１１６の側面（と底面）に負の固定電荷を発生させるSCF膜が形成されることで、ＲＤＴＩ１１６周りのｐ型半導体領域１１４が形成される。
【００８５】
ｐ型半導体領域の第３の形成方法
ＲＤＴＩ１１６が形成された後、ＲＤＴＩ１１６の側面（と底面）にＰ型の不純物であるＢ（ボロン）を含むＳｉＯ２膜が成膜され、熱処理が行われる。熱処理が行われることで、ＳｉＯ２膜からＳｉ基板側にＢ（ボロン）が固相拡散され、ｐ型半導体領域１１４が形成される。
【００８６】
ｐ型半導体領域の第４の形成方法
ＲＤＴＩ１１６が形成された後、ＲＤＴＩ１１６の側面（と底面）に対して、プラズマドーピングでＥＴ面から不純物導入が行われることで、ＲＤＴＩ１１６周りのｐ型半導体領域１１４が形成される。
【００８７】
ｐ型半導体領域の第５の形成方法
ＲＤＴＩ１１６が形成された後、ＲＤＴＩ１１６の側面（と底面）に対して、斜め方向のイオン注入が行われることで、ＲＤＴＩ１１６周りのｐ型半導体領域１１４が形成される。
【００８８】
図８や図９に示した画素１１０のうち、ｎ型半導体領域２０１は、以下の第１乃至第３の形成方法のいずれかで形成することができる。
【００８９】
ｎ型半導体領域の第１の形成方法
ＲＤＴＩ１１６が形成された後、ＲＤＴＩ１１６の側面（と底面）に正の固定電荷を発生させるSCF膜が形成されることで、ＲＤＴＩ１１６周りのｎ型半導体領域２０１が形成される。
【００９０】
SCF膜に、酸化イットリウム（Ｙ2Ｏ3）や酸化ランタン（Ｌａ2Ｏ3）などをＳｉＯ２と組み合わせることで、正の固定電荷を発生させる膜を成膜することができる。または、ＲＤＴＩ１１６に、ｎ型の不純物をドーピングしたポリシリコンとｐ型のシリコンとの仕事関数差で、プラスの電位を発生させる膜を成膜することで、ｎ型半導体領域２０１が形成される。
【００９１】
ｎ型半導体領域の第２の形成方法
ＲＤＴＩ１１６が形成された後、ＲＤＴＩ１１６の側面（と底面）にｎ型の不純物である例えばＡｓ（ヒ素）系を含む固相拡散膜が成膜されてから熱処理が行われ、固相拡散されることで、ｎ型半導体領域２０１が形成される。Ｂ（ボロン）系の固相拡散によりｐ型半導体領域が形成された後に、Ａｓ（ヒ素）系の固相拡散によりｎ型半導体領域が形成される場合、Ｂ系とＡｓ系の熱拡散係数の違いを利用し、ＲＤＴＩ１１６をｎ型半導体領域２０１とｐ型半導体領域１１４で囲う構造を作成することができる。
【００９２】
ｎ型半導体領域の第３の形成方法
ＲＤＴＩ１１６を形成した後、低いエネルギーで高ドーズのｎ型のインプラを行うことで、ＲＤＴＩ１１６周りのｎ型半導体領域２０１を形成する。この場合、低エネルギーのインプラのため、ダメージを小さくすることができる。
【００９３】
また、インプラにより、ＲＤＴＩ１１６の周りにｐ型半導体領域１１４を形成する場合、ｎ型半導体領域２０１の形成には、より小さいマスクでインプラすることで、ｎ型半導体領域２０１が形成される。
【００９４】
ｎ型半導体領域２０１を形成する場合、第１の形成方法と第２の形成方法を併用して局所的に浅い領域だけインプラを用いるという方法を適用することもできる。
【００９５】
ｐ型半導体領域の第１乃至第５の形成方法のいずれかと、ｎ型半導体領域の第１乃至第３の形成方法のいずれかを組み合わせて、ｐ型半導体領域１１４とｎ型半導体領域２０１を形成することができる。
【００９６】
＜ＦＤＴＩでのノイズ低減に関する構成＞
上記したように、ＲＤＴＩ１１６の周りにｎ型半導体領域２０１を形成することで、ポテンシャルの窪みが形成されるようにし、ＲＤＴＩ１１６から発生した電子が捕捉される構成とする。このような構成は、画素分離部１１６がＲＤＴＩ構造の場合に限らず、例えばＦＤＴＩ構造の場合に対しても適用できる。以下に、画素分離部１１６がＦＤＴＩである場合に、本技術を適用した場合について説明を加える。
【００９７】
図１０は、画素分離部１１６がＦＤＴＩ構造の場合に本技術を適用した画素１１０の構成を示す図である。基本的な構成は、図８に示したＲＤＴＩ１１６に本技術を適用した場合の画素１１０の構成と同様であるため、同様な部分には同一の符号を付し、適宜説明は省略する。
【００９８】
図１０を参照するに、画素分離部１１６は、基板の表面（図中下側）から掘り込まれたときのＦＤＴＩ３１１で形成されている。ＦＤＴＩ３１１は、基板の表面から掘り込まれることで形成されるため、配線層１１７側に開口された形状とされている。
【００９９】
ＦＤＴＩ３１１とｐ型半導体領域１１４との間には、ｎ型半導体領域３１２が形成されている。ｎ型半導体領域３１２がＦＤＴＩ３１１の側壁側に形成されることで、ＲＤＴＩ１１６の場合と同じく、例えば図６のＢに示したようなポテンシャルとなる。すなわち、ＦＤＴＩ３１１の側壁付近で、ポテンシャルの窪みが形成される。
【０１００】
ポテンシャルの窪みが形成されることで、ＦＤＴＩ３１１で発生した電子１７２は、このポテンシャルの窪みで捕捉され、ｐ型半導体領域１１４側に流れ出るようなことを防ぐことができる。よって、ＦＤＴＩ３１１で発生した電子１７２が、ＰＤ１１５側に流れるようなことを防ぐことができ、ノイズの発生を抑制することができる。
【０１０１】
図１０に示した画素１１０においては、ＦＤＴＩ３１１の４辺のうち、ｐ型半導体領域１１４が配置されている３辺に、ｎ型半導体領域３１２が形成されている。すなわち、図１０に示したように、ＦＤＴＩ３１１の側面と底面（上面）に、それぞれｎ型半導体領域３１２が形成されている。図１０では、ＦＤＴＩ３１１の側面と上面に、それぞれｎ型半導体領域３１２が形成されている例を示したが、側面のみにｎ型半導体領域３１２が形成されている構成や、上面のみにｎ型半導体領域３１２が形成されている構成とすることもできる。
【０１０２】
ＦＤＴＩ３１１の周りにｎ型半導体領域２０１を形成し、ＦＤＴＩ３１１の欠陥から発生した電子を捕捉する構成とした場合、ｎ型半導体領域３１２に、電子が蓄積されてしまう可能性がある。そこで、図１１に示すように、ｎ型半導体領域３１２に蓄積された電子を排出する機構を有する構成としても良い。
【０１０３】
図１１に示した画素１１０は、図１０に示した画素１１０に対して、排出路３３１とＶＤＤ配線３３２を追加した構成とされている。配線層１１７に含まれるＶＤＤ配線３３２と、ｎ型半導体領域３１２を接続する排出路３３１を設けることで、ｎ型半導体領域３１２に蓄積された電子は、排出路３３１を介してＶＤＤ配線３３２に排出されるようにすることができる。排出路３３１は、ｎ型半導体領域３１２からＶＤＤ配線３３２へのパスとなるポテンシャルを作成することで形成できる。また、排出路３３１を金属などの導体で形成しても良い。
【０１０４】
このように排出路３３１を設ける場合、不要な電荷が、ＶＤＤ配線３３２に移動しやすいポテンシャル勾配が形成されるように、ｎ型半導体領域３１２に濃度勾配をつけても良い。またｎ型半導体領域３１２に濃度勾配を形成するようにした場合、ｐ型半導体領域１１４にも濃度勾配を形成するようにしても良い。
【０１０５】
ｎ型半導体領域３１２に蓄積された電荷を排出する構造として、ＦＤＴＩ３１１とＯＰＢ（Optical Black）領域とを電気的に接続し、それらに電圧を加えることで排出されるような構造とすることもできる。
【０１０６】
さらに、ｎ型半導体領域３１２に蓄積された電荷を排出する構造として、図１２に示すような構造を有する画素１１０とすることも可能である。ＦＤＴＩ３１１は、配線層１０６側に開口されているため、ＦＤＴＩ３１１内に、導電体３５１を充填し、その導電体３５１と配線層１０６内の配線１１８が接続される構成とする。
【０１０７】
導電体３５１と配線１１８は、コンタクト３５２を介して接続される構成としても良いし、導電体３５１と配線１１８が直接的に接続される構成としても良い。また、導電体３５１は、ＦＤＴＩ３１１内の一部に設けられ、その導電体３５１が、配線１１８と接続されている構成としても良い。
【０１０８】
このような構成とすることで、配線１１８を介して、導電体３５１に電圧が印加されることで、ｎ型半導体領域３１２に蓄積された電荷を吸い出すことができるようになる。
【０１０９】
ＦＤＴＩ３１１内に導電体３５１を充填するようにした場合に、遮光性の高い材料、例えば、銅やタングステンなどの金属を導電体３５１に用いることで、画素間の分離性能と画素間の遮光性を高めることができる。
【０１１０】
図示しないが、ｎ型半導体領域３１２の配線層１０６側のｎ型不純物濃度を濃くし、配線１１８と接続することで、配線１１８に電圧が印加されたときに、ｎ型半導体領域３１２に蓄積された電荷が吸い出されるような構成とすることもできる。
【０１１１】
図１０乃至図１２に示した画素１１０のうち、ｐ型半導体領域は、上記した第１乃至第４の形成方法のいずれかで形成することができる。また図１０乃至図１２に示した画素１１０のうち、ｎ型半導体領域は、上記した第１乃至第３の形成方法のいずれかで形成することができる。
【０１１２】
＜フルトレンチでのノイズ低減に関する構成＞
次に、ＲＤＴＩ１１６やＦＤＴＩ３１１の代わりに、フルトレンチの構造を適用した場合について説明を加える。
【０１１３】
図１３は、フルトレンチに本技術を適用した場合の画素１１０の構成を示す図である。基本的な構成は、図８に示したＲＤＴＩ１１６に本技術を適用した場合の画素１１０の構成と同様であるため、同様な部分には同一の符号を付し、適宜説明は省略する。
【０１１４】
図１３を参照するに、画素分離部１１６は、基板を貫通するように掘り込まれたフルトレンチ４１１で形成されている。フルトレンチ４１１は、平坦化膜１１３側と配線層１１７側にそれぞれ開口された形状とされている。
【０１１５】
フルトレンチ４１１とｐ型半導体領域１１４との間には、ｎ型半導体領域４１２が形成されている。ｎ型半導体領域４１２がフルトレンチ４１１の側壁側に形成されることで、ＲＤＴＩ１１６の場合を同じく、例えば図６のＢに示したようなポテンシャルとなる。すなわち、フルトレンチ４１１の側壁付近で、ポテンシャルの窪みが形成される。
【０１１６】
ポテンシャルの窪みが形成されることで、フルトレンチ４１１から発生した電子１７２は、このポテンシャルの窪みで捕捉され、ｐ型半導体領域１１４側に流れ出るようなことを防ぐことができる。よって、フルトレンチ４１１から発生した電子１７２が、ＰＤ１１５側に流れるようなことを防ぐことができ、ノイズの発生を抑制することができる。
【０１１７】
フルトレンチ４１１の側壁にｎ型半導体領域４１２を形成し、フルトレンチ４１１の欠陥から発生した電子を捕捉する構成とした場合、ｎ型半導体領域４１２に、電子が蓄積されてしまう可能性がある。そこで、図１４に示すように、ｎ型半導体領域４１２に蓄積された電子を排出する機構を有する構成としても良い。
【０１１８】
図１４に示した画素１１０は、図１３に示した画素１１０に対して、排出路４３１とＶＤＤ配線４３２を追加した構成とされている。配線層１１７に含まれるＶＤＤ配線４３２と、ｎ型半導体領域４１２を接続する排出路４３１を設けることで、ｎ型半導体領域４１２に蓄積された電子は、排出路４３１を介してＶＤＤ配線４３２に排出されるようにすることができる。排出路４３１は、ｎ型半導体領域４１２からＶＤＤ配線４３２へのパスとなるポテンシャルを作成することで形成できる。また、排出路４３１を金属などの導体で形成しても良い。
【０１１９】
このように排出路４３１を設ける場合、不要な電荷が、ＶＤＤ配線４３２に移動しやすいポテンシャル勾配が形成されるように、ｎ型半導体領域４１２に濃度勾配をつけても良い。またｎ型半導体領域４１２に濃度勾配を形成するようにした場合、ｐ型半導体領域１１４にも濃度勾配を形成するようにしても良い。
【０１２０】
ｎ型半導体領域４１２に蓄積された電荷を排出する構造として、フルトレンチ４１１とＯＰＢ（Optical Black）領域とを電気的に接続し、それらに電圧を加えることで排出されるような構造としても良い。
【０１２１】
さらに、ｎ型半導体領域４１２に蓄積された電荷を排出する構造として、図１５に示すような構造を有する画素１１０とすることも可能である。フルトレンチ４１１は、配線層１０６に開口部を有するため、フルトレンチ４１１内に、導電体４５１を充填し、その導電体４５１と配線層１０６内の配線１１８が接続される構成とすることができる。
【０１２２】
導電体４５１と配線１１８は、コンタクトを介して接続される構成としても良いし、導電体４５１と配線１１８が直接的に接続される構成としても良い。
【０１２３】
配線１１８を介して、導電体４５１に電圧が印加されることで、ｎ型半導体領域４１２に蓄積された電荷を吸い出すことができる。
【０１２４】
図示しないが、ｎ型半導体領域４１２の配線層１０６側のｎ型不純物濃度を濃くし、配線１１８と接続することで、配線１１８に電圧が印加されたときに、ｎ型半導体領域４１２に蓄積された電荷が吸い出されるような構成とすることもできる。
【０１２５】
図１３乃至図１５に示した画素１１０のうち、ｐ型半導体領域は、上記した第１乃至第４の形成方法のいずれかで形成することができる。また図１３乃至図１５に示した画素１１０のうち、ｎ型半導体領域は、上記した第１乃至第３の形成方法のいずれかで形成することができる。
【０１２６】
＜ｎ型半導体領域の他の構成＞
上記した実施の形態においては、ｎ型半導体領域とｐ型半導体領域がそれぞれ１層で形成されている場合を例に挙げて説明したが、図１６に示すように、多層で形成されるようにしても良い。
【０１２７】
図１６は、図６と同じく、画素分離部１１６の部分を拡大した図と、ポテンシャル図である。図１６では、画素分離部１１６がＲＤＴＩ５１１である場合を例示している。
【０１２８】
図１６のＡは、ＲＤＴＩ５１１の部分を拡大した図であり、図６のＡの下側に示した図６のＢは、線分Ａ−Ａ’の断面におけるポテンシャルを示す図である。図１６のＡを参照するに、ＲＤＴＩ５１１を囲むように、ｎ型半導体領域５１２が形成されている。このｎ型半導体領域５１２を囲むように、ｐ型半導体領域５１３が形成されている。
【０１２９】
さらにｐ型半導体領域５１３を囲むように、ｎ型半導体領域５１４が形成され、このｎ型半導体領域５１４を囲むように、ｐ型半導体領域５１６が形成されている。図１６では図示していないが、このｐ型半導体領域５１６は、ＰＤ１１５を囲むｐ型半導体領域とされている。
【０１３０】
図１６に示した例では、ｎ型半導体領域とｐ型半導体領域が、それぞれ２層で形成されている例を示している。このように、ｎ型半導体領域とｐ型半導体領域を入れ子状態で形成すると、図１６のＢに示したようなポテンシャルが形成される。
【０１３１】
ＲＤＴＩ５１１の側壁付近で、ポテンシャルの窪みが形成される。このポテンシャルの窪みは、ｎ型半導体領域５１２によるものである。また、ポテンシャルの窪みのとなりには、ｐ型半導体領域５１３によるポテンシャルの山が形成される。
【０１３２】
ＲＤＴＩ５１１の側壁付近に形成されたポテンシャルの窪みにより、ＲＤＴＩ５１１に発生した電子を捕らえることができる。また、ＲＤＴＩ１１６の近傍に形成されたポテンシャルの山により、ＲＤＴＩ５１１に発生した正孔を捕らえることができる。
【０１３３】
このように、ＲＤＴＩ５１１の周りに、ｐ型半導体領域とｎ型半導体領域を多層で形成することで、ノイズの原因となるような電子や正孔を捕らえることができる構成とすることができ、ノイズの発生をより抑制することができる。
【０１３４】
このような構成は、画素分離部１１６がＲＤＴＩで形成されているとき、ＦＤＴＩで形成されているとき、およびフルトレンチで形成されているときのいずれの構成に対しても適用できる。
【０１３５】
また、ｎ型半導体領域とＶＤＤ配線を接続する構成や、トレンチ内に導電体を充填し、配線と接続する構成とすることで、発生した電子や正孔を排出する機構を適用することもできる。
【０１３６】
本技術によれば、遮光構造作製時に発生した欠陥から発生するノイズ電荷をその領域でトラップすることができる構造とすることができる。また、トラップされた電荷を外部に引き抜く構造を有する構造とすることもできる。
【０１３７】
これらによる、画素分離部による光学的な画素間分離が可能な上に、ＰＤにノイズ電荷が入る事を防ぐことができ、電気的な画素間分離も可能となる。
【０１３８】
＜内視鏡手術システムへの応用例＞
また、例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
【０１３９】
図１７は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
【０１４０】
図１７では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
【０１４１】
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
【０１４２】
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
【０１４３】
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
【０１４４】
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
【０１４５】
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
【０１４６】
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
【０１４７】
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
【０１４８】
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
【０１４９】
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
【０１５０】
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
【０１５１】
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
【０１５２】
図１８は、図１７に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
【０１５３】
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
【０１５４】
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
【０１５５】
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
【０１５６】
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
【０１５７】
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
【０１５８】
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
【０１５９】
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
【０１６０】
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
【０１６１】
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
【０１６２】
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
【０１６３】
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
【０１６４】
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
【０１６５】
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
【０１６６】
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
【０１６７】
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
【０１６８】
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
【０１６９】
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２や、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、例えば、図１の撮像素子１２を、撮像部１１４０２に適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、より詳細かつ高精度な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
【０１７０】
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
【０１７１】
＜移動体への応用例＞
また、例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１７２】
図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１７３】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
【０１７４】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１７５】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１７６】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１７７】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１７８】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１７９】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【０１８０】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１８１】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１８２】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１８３】
図２０は、撮像部１２０３１の設置位置の例を示す図である。
【０１８４】
図２０では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【０１８５】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１８６】
なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１８７】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１８８】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１８９】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１９０】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１９１】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、図１の撮像装置１０を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、例えば、車外の情報をより詳細かつ高精度に取得することができ、自動運転の安全性の向上等を実現することができる。
【０１９２】
本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【０１９３】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１９４】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１９５】
なお、本技術は以下のような構成も取ることができる。
（１）
基板と、
前記基板に設けられた第１の光電変換領域と、
前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、
前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、
前記トレンチの側壁であって前記基板に設けられた、第１の不純物を含む第１の不純物領域と、
前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の不純物領域との間であって、前記基板に設けられた、第２の不純物を含む第２の不純物領域と
を備える撮像素子。
（２）
前記基板に対して、前記第１の不純物は、ｎ型の不純物であり、前記第２の不純物は、ｐ型の不純物であるか、または前記第１の不純物は、ｐ型の不純物であり、前記第２の不純物は、ｎ型の不純物である
前記（１）に記載の撮像素子。
（３）
前記第１の不純物は、ヒ素またはリンである
前記（１）または（２）に記載の撮像素子。
（４）
前記第２の不純物は、ボロンである
前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
前記トレンチは、前記基板の表面側に設けられたトレンチ、前記基板の裏面側に設けられたトレンチ、または前記基板を貫通して設けられたトレンチのいずれかである
前記（１）乃至（４）のいずれかに記載の撮像素子。
（６）
前記第１の不純物領域に一端が接し、他端が配線に接している不純物領域をさらに備え、
前記第１の不純物領域側の不純物の濃度は、前記第１の不純物領域側と前記配線側で異なる
前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
前記トレンチ内の導電体と、配線層内の配線が接続されている
前記（１）乃至（５）のいずれかに記載の撮像素子。
（８）
前記第１の不純物領域の前記第１の不純物の濃度は、前記基板の裏面側と表面側で異なる
前記（１）乃至（７）のいずれかに記載の撮像素子。
（９）
前記第１の光電変換領域又は前記第２の光電変換領域と、前記トレンチの間には、前記第１の不純物領域と前記第２の不純物領域が複数設けられている
前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
基板と、
前記基板に設けられた第１の光電変換領域と、
前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、
前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、
前記トレンチの側壁であって前記基板に設けられた、第１の不純物による第１の導電型半導体領域と、
前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の導電型半導体領域との間であって、前記基板に設けられた、第２の不純物による第２の導電型半導体領域と
を備える撮像素子。
（１１）
撮像素子が搭載された電子機器において、
前記撮像素子は、
基板と、
前記基板に設けられた第１の光電変換領域と、
前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域と、
前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられたトレンチと、
前記トレンチの側壁であって前記基板に設けられた、第１の不純物を含む第１の不純物領域と、
前記第１の光電変換領域又は前記第２の光電変換領域と前記第１の不純物領域との間であって、前記基板に設けられた、第２の不純物を含む第２の不純物領域と
を備える
電子機器。
【符号の説明】
【０１９６】
１０  撮像装置，  １１  レンズ群，  １２  撮像素子，  １３  ＤＳＰ回路，  １４  フレームメモリ，  １５  表示部，  １６  記録部，  １７  操作系，  １８  電源系，  １９  バスライン，  ２０  ＣＰＵ，  ４１  画素アレイ部，  ４２  垂直駆動部，  ４３  カラム処理部，  ４４  水平駆動部，  ４５  システム制御部，  ４６  画素駆動線，  ４７  垂直信号線，  ４８  信号処理部，  ４９  データ格納部，  １０６  配線層，  １１０  画素，  １１１  マイクロレンズ，  １１３  平坦化膜，  １１４  ｐ型半導体領域，  １１６  画素分離部，  １１７  配線層，  １１８  配線，  １１９  絶縁層，  １７１  欠陥，  １７２  電子，  ２０１  ｎ型半導体領域，  ２３１  排出路，  ２３２  ＶＤＤ配線，  ３１２  ｎ型半導体領域，  ３３１  排出路，  ３３２  ＶＤＤ配線，  ３５１  導電体，  ３５２  コンタクト，  ４１１  フルトレンチ，  ４１２  ｎ型半導体領域，  ４３１  排出路，  ４３２  ＶＤＤ配線，  ４５１  導電体，  ５１２  ｎ型半導体領域，  ５１３  ｐ型半導体領域，  ５１４  ｎ型半導体領域，  ５１６  ｐ型半導体領域
【図１】
2019165066.tif 000003
【図２】
2019165066.tif 000004
【図３】
2019165066.tif 000005
【図４】
2019165066.tif 000006
【図５】
2019165066.tif 000007
【図６】
2019165066.tif 000008
【図７】
2019165066.tif 000009
【図８】
2019165066.tif 000010
【図９】
2019165066.tif 000011
【図１０】
2019165066.tif 000012
【図１１】
2019165066.tif 000013
【図１２】
2019165066.tif 000014
【図１３】
2019165066.tif 000015
【図１４】
2019165066.tif 000016
【図１５】
2019165066.tif 000017
【図１６】
2019165066.tif 000018
【図１７】
2019165066.tif 000019
【図１８】
2019165066.tif 000020
【図１９】
2019165066.tif 000021
【図２０】
2019165066.tif 000022