(57)【要約】【課題】表示品位の劣化を抑制することを可能とする。【解決手段】第１方向に配列された第１ソース線、第２ソース線、及び第３ソース線と、前記第１方向に延出し、前記第１ソース線と交差する第１ゲート線と、前記第１方向に延出し、前記第１ゲート線から前記第１方向に離間し、前記第３ソース線と交差する第２ゲート線と、前記第１ゲート線と交差し、前記第１ソース線と前記第２ソース線との間で前記第１ソース線側に位置する第１交差部を備えた第１半導体層と、前記第２ゲート線と交差し、前記第２ソース線と前記第３ソース線との間で前記第３ソース線側に位置する第２交差部を備えた第２半導体層とを備える、表示装置。【選択図】      図１
2019020653.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に配列された第１ソース線、第２ソース線、及び第３ソース線と、
前記第１方向に延出し、前記第１ソース線と交差する第１ゲート線と、
前記第１方向に延出し、前記第１ゲート線から前記第１方向に離間し、前記第３ソース線と交差する第２ゲート線と、
前記第１ゲート線と交差し、前記第１ソース線と前記第２ソース線との間で前記第１ソース線側に位置する第１交差部を備えた第１半導体層と、
前記第２ゲート線と交差し、前記第２ソース線と前記第３ソース線との間で前記第３ソース線側に位置する第２交差部を備えた第２半導体層とを備える表示装置。
【請求項２】
前記第１ソース線、前記第２ソース線、及び前記第３ソース線は、等間隔で配置されている、請求項１に記載の表示装置。
【請求項３】
前記第１ゲート線と前記第２ゲート線とは、同じ直線上に位置している、請求項１又は２に記載の表示装置。
【請求項４】
前記第１ソース線と前記第２ソース線とから等間隔の位置に配置され、前記第１半導体層に接続されている第１中継電極と、
前記第２ソース線と前記第３ソース線とから等間隔の位置に配置され、前記第２半導体層に接続されている第２中継電極と、を備える請求項１乃至３のいずれか１項に記載の表示装置。
【請求項５】
前記第１ソース線と前記第２ソース線との間に位置し、第１コンタクトホールを介して前記第１中継電極と接続されている第１画素電極と、
前記第２ソース線と前記第３ソース線との間に位置し、第２コンタクトホールを介して前記第２中継電極と接続されている第２画素電極と、
前記第１コンタクトホールは、前記第１ソース線と前記第２ソース線とから等間隔の位置に形成され、
前記第２コンタクトホールは、前記第２ソース線と前記第３ソース線とから等間隔の位置に形成されている、請求項４に記載の表示装置。
【請求項６】
前記第１ゲート線に沿って延出し、前記第１ゲート線と重畳する第１遮光層と、
前記第２ゲート線に沿って延出し、前記第１遮光層から前記第１方向に離間し、前記第２ゲート線と重畳する第２遮光層と、を備える請求項１乃至５のいずれか１項に記載の表示装置。
【請求項７】
前記第１ゲート線及び前記第２ゲート線は、前記第２ソース線に交差していない、請求項１乃至６のいずれか１項に記載の表示装置。
【請求項８】
前記第１ゲート線又は前記第２ゲート線は、前記第２ソース線に交差している、請求項１乃至６のいずれか１項に記載の表示装置。
【請求項９】
前記第１ソース線に沿って延出し、前記第１ソース線に重畳する第３遮光層と、
前記第２ソース線に沿って延出し、前記第２ソース線に重畳する第４遮光層と、
前記第３ソース線に沿って延出し、前記第３ソース線に重畳する第５遮光層と、
前記第３遮光層、前記第４遮光層、及び前記第５遮光層は、等間隔で前記第１方向に配列され、前記第１方向に同じ幅を有している、請求項１乃至８のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、ＶＲ（Ｖｉｒｔｕａｌ  Ｒｅａｌｉｔｙ）の普及に伴いより臨場感のある表示を求め超高精細の表示装置が望まれている。従来の構成では、表示装置は、２つの集積回路（ＩＣ）を搭載している。これら２つの集積回路は、それぞれ、表示パネルに配線されたゲート線を分断して形成された２つの領域を駆動している。これら２つの領域の境界では、画素の大きさや隣り合う２つの画素の間隔が、この境界以外の領域における画素の大きさや隣り合う２つの画素の間隔に比べて大きく成り得る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１９８３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、表示品位の劣化を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
一実施形態によれば、第１方向に配列された第１ソース線、第２ソース線、及び第３ソース線と、前記第１方向に延出し、前記第１ソース線と交差する第１ゲート線と、前記第１方向に延出し、前記第１ゲート線から前記第１方向に離間し、前記第３ソース線と交差する第２ゲート線と、前記第１ゲート線と交差し、前記第１ソース線と前記第２ソース線との間で前記第１ソース線側に位置する第１交差部を備えた第１半導体層と、前記第２ゲート線と交差し、前記第２ソース線と前記第３ソース線との間で前記第３ソース線側に位置する第２交差部を備えた第２半導体層とを備える、表示装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】図１は、液晶表示装置の外観の一例を示す斜視図である。
【図２】図２は、実施形態に係る第１基板を模式的に示す平面図である。
【図３】図３は、実施形態に係る第２基板を模式的に示す平面図である。
【図４】図４は、図３のＡ−Ａにおける表示パネルの断面図である。
【図５】図５は、実施形態の表示装置の他の構成例に係る第１基板を模式的に示す平面図である。
【図６】図６は、実施形態の表示装置の他の構成例に係る第１基板を模式的に示す平面図である。
【図７】図７は、実施形態の表示装置の他の構成例に係る第１基板を模式的に示す平面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、ＶＲ（Ｖｉｒｔｕａｌ  Ｒｅａｌｉｔｙ）ビュアー、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。  
図１は、液晶表示装置ＤＳＰの外観の一例を示す斜視図である。第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していても良い。第１方向Ｘ及び第２方向Ｙは、液晶表示装置（以下、単に、表示装置と称する）ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。以下で、第３方向Ｚを示す矢印の先端の向かう方向を上と定義し、矢印の先端と逆方向を下と定義する。また、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの平面図を示している。以下の説明において、第３方向ＺからＸ−Ｙ平面を見ることを平面視という。以下で、第１方向Ｘを示す矢印の先端の向かう方向を右とし、矢印の先端と逆方向を左と称する場合もある。
【０００９】
表示装置ＤＳＰは、表示パネルＰＮＬと、照明装置ＢＬとを備えている。  
表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に保持された液晶層（後述する液晶層ＬＣ）と、を備えている。また、表示パネルＰＮＬは、表示領域ＤＡ及び非表示領域ＮＤＡを備えている。表示領域ＤＡは、画像を表示する領域である。表示領域ＤＡは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが対向する領域のほぼ中央に位置している。また、表示領域ＤＡは、第１領域ＡＲ１と第２領域ＡＲ２と区分されている。例えば、第１領域ＡＲ１と第２領域ＡＲ２との境界ＢＤは、表示領域ＤＡの第１方向Ｘの幅の中央に位置している。以下で、境界ＢＤを第１領域ＡＲ１と第２領域ＡＲ２との境界線という意味で用いる場合もあるし、この境界線の周辺領域を含む意味で用いる場合もある。非表示領域ＮＤＡは、画像が表示されない領域であり、表示領域ＤＡの外側に位置している。
【００１０】
第１基板ＳＵＢ１は、第２基板ＳＵＢ２の基板側縁ＳＵＢｅ２１よりも外側に延出した第１実装部ＭＴ１と、第２基板ＳＵＢ２の基板側縁ＳＵＢｅ２２よりも外側に延出した第２実装部ＭＴ２とを有している。第１実装部ＭＴ１は、第１基板ＳＵＢ１の１つの基板側縁ＳＵＢｅ１１に沿って形成されている。第２実装部ＭＴ２は、第１基板ＳＵＢ２の基板側縁ＳＵＢｅ１１と第２方向Ｙで対向する基板側縁ＳＵＢｅ１２に沿って形成されている。図示した例では、基板側縁ＳＵＢｅ１１、ＳＵＢｅ１２、ＳＵＢｅ１３、及びＳＵＢｅ１４は、それぞれ、第１方向Ｘに沿って延出している。基板側縁ＳＵＢｅ１１及びＳＵＢｅ２１は、互いに略平行に形成されている。また、基板側縁ＳＵＢｅ１２及びＳＵＢｅ２２は、互いに略平行に形成されている。なお、第１基板ＳＵＢ１は、第１実装部ＭＴ１及び第２実装部ＭＴ２のいずれか一方を有する構成であってもよい。
【００１１】
ＩＣチップＩＣ１、ＩＣ２やフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板Ｆ１、Ｆ２などの表示パネルに必要な信号供給源は、非表示領域ＮＤＡに位置している。図示した例では、ＩＣチップＩＣ１及びＦＰＣ基板Ｆ１は、第１基板ＳＵＢ１の第１実装部ＭＴ１に実装されている。ＩＣチップＩＣ２及びＦＰＣ基板Ｆ２は、第１基板ＳＵＢ２の第２実装部ＭＴ２に実装されている。なお、ＩＣチップＩＣ１、ＩＣ２とＦＰＣ基板Ｆ１、Ｆ２とは、第１実装部ＭＴ１及び第２実装部ＭＴ２のいずれか一方に実装されていてもよい。例えば、ＩＣチップＩＣ１、ＩＣ２とＦＰＣ基板Ｆ１、Ｆ２とは、第１実装部ＭＴ１に実装されていてもよい。図示していないが、第１実装部ＭＴ１及び第２実装部ＭＴ２の各々に信号供給源を接続するための接続端子が設けられている。接続端子は、後述するソース線やゲート線などと電気的に接続されていてもよい。
【００１２】
照明装置ＢＬは、第３方向Ｚにおいて、第１基板ＳＵＢ１の背面側（第２基板ＳＵＢ２との対向面の反対側）に配置されている。このような照明装置ＢＬとしては、種々の形態が適用可能である。一例として、照明装置ＢＬは、第１基板ＳＵＢ１と対向する導光板、この導光板の端部に沿って配置された複数の発光ダイオード（ＬＥＤ）などの光源、導光板の一方の主面側に配置された反射シート、導光板の他方の主面側に積層された各種光学シートなどを備えている。
【００１３】
なお、図示した例の表示パネルＰＮＬは、照明装置ＢＬからの光を選択的に透過させることで画像を表示する透過型であるが、これに限らない。例えば、表示パネルＰＮＬは、外光あるいは外部光源からの光を選択的に反射させることで画像を表示させる反射型であっても良いし、透過型及び反射型の双方の表示機能を備えた半透過型であっても良い。  
また、ここでは表示パネルＰＮＬの詳細な構成については説明を省略するが、表示パネルＰＮＬの法線に沿った縦電界を利用する表示モード、表示パネルＰＮＬの法線に対して斜め方向に傾斜した傾斜電界を利用する表示モード、表示パネルＰＮＬの主面に沿った横電界を利用する表示モードのいずれも適用可能である。
【００１４】
図２は、本実施形態に係る第１基板ＳＵＢ１を模式的に示す平面図である。図２では、第１基板ＳＵＢ１の境界ＢＤを示している。ここでは、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードを適用した構成例について説明する。  
第１基板ＳＵＢ１は、複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）、複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）、複数の遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３…）、第１電極Ｅ１、第２電極Ｅ２、中継電極ＲＥ（ＲＥ１、ＲＥ２…）、及びスイッチング素子ＳＷ（ＳＷ１、ＳＷ２…）などを備えている。なお、図２では、説明に必要な構成のみを図示している。
【００１５】
複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）は、所定の間隔で第１方向Ｘに並んでいる。図示した例では、ソース線Ｓ１乃至Ｓ４は、等間隔で第１方向Ｘに並んでいる。複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）は、それぞれ、第２方向Ｙに延出している。また、ソース線Ｓ２は、第１領域ＡＲ１と第２領域ＡＲ２との境界ＢＤに位置している。なお、複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）は、一部が屈曲していても良い。複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）は、例えば、チタン、アルミニウム、チタンの３層積層膜、又は、アルミニウム、チタン、アルミニウムの順に積層した３層積層膜等である。
【００１６】
複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）は、所定の間隔をおいて第２方向Ｙに並んでいる。複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）は、それぞれ、第１方向Ｘに延出し、境界ＢＤで分断されている。図示した例では、ゲート線Ｇ１は、境界ＢＤでゲート線Ｇ１１と、ゲート線Ｇ１２とに分断されている。ゲート線Ｇ２は、境界ＢＤでゲート線Ｇ２１と、ゲート線Ｇ２２とに分断されている。ゲート線Ｇ３は、境界ＢＤでゲート線Ｇ３１とゲート線Ｇ３２と分断されている。言い換えると、ゲート線Ｇ１１とゲート線Ｇ１２とは、同じ直線上に位置し、第１方向Ｘに互いに離間している。ゲート線Ｇ２１とゲート線Ｇ２２とは、同じ直線上に位置し、第１方向Ｘに互いに離間している。ゲート線Ｇ３１とゲート線Ｇ３２とは、同じ直線上に位置し、第１方向Ｘに互いに離間している。なお、ゲート線Ｇ１１とゲート線Ｇ１２とは、同じ直線上に位置するとしたが、第２方向Ｙに互いにずれていてもよい。同様に、ゲート線Ｇ２１とゲート線Ｇ２２とは、第２方向Ｙに互いにずれていてもよい。ゲート線Ｇ３１とゲート線Ｇ３３とは、第２方向Ｙに互いにずれていてもよい。
【００１７】
ゲート線Ｇ１１、Ｇ１２、Ｇ２１、Ｇ２２、Ｇ３１、及びＧ３２は、それぞれ、ソース線Ｓ２に重畳していない。図示した例では、ゲート線Ｇ１１、Ｇ２１及びＧ３１は、それぞれ、ソース線Ｓ２から左側に離間している。ゲート線Ｇ１２、Ｇ２２及びＧ３２は、それぞれ、ソース線Ｓ２から右側に離間している。一例として、ゲート線Ｇ１１の先端ＴＰ１１は、ソース線Ｓ１から右側へ距離ＤＴ１の位置に配置されている。距離ＤＴ１は、ソース線Ｓ１とソース線Ｓ２との間の第１方向Ｘの間隔よりも小さい。ゲート線Ｇ２１の先端ＴＰ１２及びゲート線Ｇ３１の先端ＴＰ１３も、ソース線Ｓ１から右側へ先端ＴＰ１１と同じ距離の位置に配置されている。なお、先端ＴＰ１１乃至ＴＰ１２は、それぞれ、ソース線Ｓ１から右側へ異なる距離の位置に配置されていてもよい。また、ゲート線Ｇ２１の先端ＴＰ２１は、ソース線Ｓ３から左側へ距離ＤＴ２の位置に配置されている。距離ＤＴ２は、ソース線Ｓ２とソース線Ｓ３との間の第１方向Ｘの間隔よりも小さい。ゲート線Ｇ２２の先端ＴＰ２２及びゲート線Ｇ３２の先端ＴＰ３２も、ソース線Ｓ３から左側へ先端ＴＰ２１と同じ距離の位置に配置されている。なお、先端ＴＰ２１乃至ＴＰ２３は、それぞれ、ソース線Ｓ３から左側へ異なる距離の位置に配置されていてもよい。一例として、距離ＤＴ１は、距離ＤＴ２と同じであってもよい。なお、複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）は、一部が屈曲していても良い。複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）は、例えば、モリブデンタングステン合金膜である。  
また、ゲート線Ｇは、ソース線Ｓに交差している。図中において、画素ＰＸは、隣接する２本のゲート線、及び、隣接する２本のソース線によって区画される領域に相当する。一例として、画素ＰＸは、ゲート線Ｇ１及びゲート線Ｇ２と、ソース線Ｓ１及びソース線Ｓ２とによって区画される領域に相当する。
【００１８】
複数の遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３…）は、所定の間隔をおいて第２方向Ｙに並んでいる。複数の遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３…）は、それぞれ、複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）に重畳し、各ゲート線Ｇに沿って第１方向Ｘに延出している。図示した例では、遮光層ＬＳ１は、境界ＢＤで遮光層ＬＳ１１と、遮光層ＬＳ１２とに分断されている。遮光層ＬＳ２は、境界ＢＤで遮光層ＬＳ２１と、遮光層ＬＳ２２とに分断されている。遮光層ＬＳ３は、境界ＢＤで遮光層ＬＳ３１と、遮光層ＬＳ３３とに分断されている。言い換えると、遮光層ＬＳ１１と遮光層ＬＳ１２とは、同じ直線上に位置し、第１方向Ｘで離間している。遮光層ＬＳ２１と遮光層ＬＳ２２とは、同じ直線上に位置し、第１方向Ｘで離間している。遮光層ＬＳ３１と遮光層ＬＳ３２とは、同じ直線上に位置し、第１方向Ｘで離間している。なお、遮光層ＬＳ１１と遮光層ＬＳ１２とは、同じ直線上に位置するとしたが、第２方向Ｙに互いにずれていてもよい。同様に、遮光層ＬＳ２１と遮光層ＬＳ２２とは、第２方向Ｙに互いにずれていてもよい。遮光層ＬＳ３１とＬＳ３２とは、第２方向Ｙに互いにずれていてもよい。
【００１９】
遮光層ＬＳ１１、ＬＳ１２、ＬＳ２１、ＬＳ２２、ＬＳ３１、及びＬＳ３２は、それぞれ、ソース線Ｓ２と重畳していない。図示した例では、遮光層ＬＳ１１、ＬＳ２１及びＬＳ３１は、それぞれ、ソース線Ｓ２から第１方向Ｘの左側に離間している。遮光層ＬＳ１２、ＬＳ２２及びＬＳ３２は、それぞれ、ソース線Ｓ２から第１方向Ｘの右側に離間している。なお、複数の遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３…）は、一部が屈曲していても良い。また、遮光層ＬＳは、第１方向Ｘで島状に分断されていてもよい。例えば、遮光層ＬＳは、交差部ＣＳと重畳する部分に島状に位置していてもよい。また、遮光層ＬＳは、分断されていなくともよい。例えば、遮光層ＬＳは、第１方向Ｘに延出し、直線状に形成されていてもよい。複数の遮光層ＬＳは、一例では、モリブデンタングステン合金製である。図示した例では、遮光層ＬＳの第２方向Ｙの幅は、ゲート線Ｇの第２方向Ｙの幅より大きい。
【００２０】
第１電極Ｅ１は、複数の画素ＰＸに亘って配置されている。図示した例では、第１電極Ｅ１は、Ｘ−Ｙ平面上で、第１方向Ｘ及び第２方向Ｙに延出している。平面視した場合、第１電極Ｅ１は、ソース線Ｓ、ゲート線Ｇ、遮光層ＬＳ、及び第２電極Ｅ２などと重なっている。第１電極Ｅ１は、各画素ＰＸに位置する複数の開口部ＨＬ１を有している。  
第２電極Ｅ２は、各画素ＰＸに配置された画素電極である。第２電極Ｅ２は、画像信号に対応した電位を印加される。図示した例では、第２電極Ｅ２は、四角形状の一辺から第３方向Ｚに延出する凸部を有する平板形状であり、ソース線Ｓと略平行に延出している。なお、第２電極Ｅ２は、一例として、四角形状の一辺から第３方向Ｚに延出する凸部を有する平板形状としたが、スリット等を有する形状であっても良いし、他の形状であっても良い。
【００２１】
中継電極ＲＥは、第２電極Ｅ２と電気的に接続されている。図示した例では、中継電極ＲＥは、コンタクトホールＣＨ１を介して第２電極Ｅ２に接続されている。一例として、中継電極ＲＥ１は、コンタクトホールＣＨ１１を介して第２電極Ｅ２に接続されている。中継電極ＲＥ２は、コンタクトホールＣＨ１２を介して第２電極Ｅ２に接続されている。図示した例では、中継電極ＲＥは、隣り合う２つのソース線Ｓの間のほぼ中央に位置している。一例として、中継電極ＲＥ１は、ソース線Ｓ１から右側に間隔Ｄ１１で離間し、ソース線Ｓ２から左側に間隔Ｄ１１で離間している。また、中継電極ＲＥ２は、ソース線Ｓ２から右側に間隔Ｄ２１で離間し、ソース線Ｓ３から左側に間隔Ｄ２１で離間している。中継電極ＲＥは、例えば、チタン、アルミニウム、チタンの順に積層した３層積層膜、又は、アルミニウム、チタン、アルミニウムの順に積層した３層積層膜等である。  
コンタクトホールＣＨ１は、開口部ＨＬ１の内側で隣り合う２つのソース線の間のほぼ中央に位置している。例えば、コンタクトホールＣＨ１は、隣り合う２つのソース線Ｓの間のほぼ中央に位置している。図示した例では、コンタクトホールＣＨ１１は、ソース線Ｓ１から右側に間隔Ｄ１２で離間し、ソース線Ｓ２から左側に間隔Ｄ１２で離間している。コンタクトホールＣＨ１２は、ソース線Ｓ２から右側に間隔Ｄ２２で離間し、ソース線Ｓ３から左側に間隔Ｄ２２で離間している。
【００２２】
スイッチング素子ＳＷは、ソース線Ｓ及びゲート線Ｇに電気的に接続されている。つまり、スイッチング素子ＳＷは、中継電極ＲＥを介して第２電極Ｅ２に電気的に接続されている。図示した例では、スイッチング素子ＳＷの一端部がコンタクトホールＣＨ２を介して中継電極ＲＥに接続され、他端部がコンタクトホールＣＨ３を介してソース線Ｓに接続されている。一例として、スイッチング素子ＳＷ１の一端部がコンタクトホールＣＨ２１を介して中継電極ＲＥ１に接続され、他端部がコンタクトホールＣＨ３１を介してソース線Ｓ２に接続されている。スイッチング素子ＳＷ２の一端部がコンタクトホールＣＨ２２を介して中継電極ＲＥ２に接続され、他端部がコンタクトホールＣＨ３２を介してソース線Ｓ３に接続されている。
【００２３】
スイッチング素子ＳＷは、中継電極ＲＥに接続された一端部とソース線Ｓに接続された他端部との間で、ゲート線Ｇに交差している。以下で、スイッチング素子ＳＷにおいて、ゲート線Ｇに交差している部分を交差部ＣＳと称する。  
図示した例では、各画素ＰＸにおいて、スイッチング素子ＳＷは、１つの交差部ＣＳを有している。交差部ＣＳは、境界ＢＤに位置する画素ＰＸでは、隣り合う２つのソース線Ｓの間でこれら２つのソース線Ｓのいずれか一方の方向にずれている。一例として、境界ＢＤの画素ＰＸ１において、スイッチング素子ＳＷ１は、交差部ＣＳ１を有している。交差部ＣＳ１は、ゲート線Ｇ２１に交差し、ソース線Ｓ１とソース線Ｓ２との間でソース線Ｓ１側に位置している。例えば、交差部ＣＳ１は、ソース線Ｓ１から右側に間隔Ｄ１３で離間し、ソース線Ｓ２から左側に間隔Ｄ１４で離間している。間隔Ｄ１４は、間隔Ｄ１３よりも大きい。なお、交差部ＣＳ１は、ソース線Ｓ１及びソース線Ｓ２の間でコンタクトホールＣＨ１１に対してソース線Ｓ１側に位置する構成でもよい。境界ＢＤの画素ＰＸ２において、スイッチング素子ＳＷ２は、交差部ＣＳ２を有している。交差部ＣＳ２は、ゲート線Ｇ２２に交差し、ソース線Ｓ２とソース線Ｓ３との間でソース線Ｓ３側に位置している。例えば、交差部ＣＳ２は、ソース線Ｓ２から右側に間隔Ｄ２３で離間し、ソース線Ｓ３から左側に間隔Ｄ２４で離間している。間隔Ｄ２３は、間隔Ｄ２４よりも大きい。なお、交差部ＣＳ２は、ソース線Ｓ２及びソース線Ｓ３の間でコンタクトホールＣＨ１２に対してソース線Ｓ３側に位置する構成でもよい。また、交差部ＣＳは、境界以外の領域では隣り合う２つのソース線Ｓの間でほぼ中央に位置している。一例として、画素ＰＸ３において、スイッチング素子ＳＷ３は、交差部ＣＳ３を有している。交差部ＣＳ３は、ゲート線Ｇ２２に交差し、ソース線Ｓ３及びソース線Ｓ４の間でほぼ中央に位置している。なお、各画素ＰＸにおいて、スイッチング素子ＳＷは、１つの交差部ＣＳを有しているとしたが、２つ以上の交差部ＣＳを有していてもよい。  
交差部ＣＳは、遮光層ＬＳに交差している。一例として、画素ＰＸ１において、交差部ＣＳ１は、遮光層ＬＳ２１に交差している。画素ＰＸ２において、交差部ＣＳ２は、遮光層ＬＳ２２に交差している。画素ＰＸ３において、交差部ＣＳ３は、遮光層ＬＳ２２に交差している。
【００２４】
図３は、本実施形態に係る第２基板ＳＵＢ２を模式的に示す平面図である。なお、図３では、説明に必要な構成のみを図示している。また、図３には、図２に示した第１基板ＳＵＢ１の主要部を点線で示している。  
第２基板ＳＵＢ２は、遮光層ＢＭ及びカラーフィルタＣＦを備えている。  
遮光層ＢＭは、遮光性を有している。図示した例では、遮光層ＢＭは、格子状に形成されている。なお、遮光層ＢＭは、はしご状やストライプ状などの格子状以外の構成であってもよい。例えば、遮光層ＢＭは、縦部分ＢＭＹと、横部分ＢＭＸとを備えている。縦部分ＢＭＹは、間隔をおいて第１方向Ｘに並び、第２方向Ｙに延出している。平面視した場合、縦部分ＢＭＹは、ソース線Ｓに重畳している。縦部分ＢＭＹは、第１方向Ｘにほぼ一定の幅を有する帯状に形成されている。図示した例では、縦部分ＢＭＹ１、ＢＭＹ２、ＢＭＹ３、及びＢＭＹ４は、第１方向Ｘにほぼ同じ幅を有し、第１方向Ｘに等間隔で並んでいる。縦部分ＢＭＹ１乃至ＢＭＹ４は、それぞれ、ソース線Ｓ１乃至ソース線Ｓ４に沿って第２方向Ｙに延出し、ソース線Ｓ１乃至Ｓ４に重畳している。横部分ＢＭＸは、間隔をおいて第２方向Ｙに並び、第１方向Ｘに延出している。平面視した場合、横部分ＢＭＸは、ゲート線Ｇ、遮光層ＬＳ、及びスイッチング素子ＳＷなどの配線部に重畳している。横部分ＢＭＸは、第２方向Ｙにほぼ一定の幅を有する帯状に形成されている。図示した例では、横部分ＢＭＸ１、ＢＭＸ２、及びＢＭＸ３は、第２方向Ｙにほぼ同じ幅を有し、第２方向Ｙに等間隔で並んでいる。横部分ＢＭＸ１乃至ＢＭＸ３は、それぞれ、ゲート線Ｇ１乃至Ｇ３に沿って延出し、ゲート線Ｇ１乃至Ｇ３に重畳している。平面視した場合、縦部分ＢＭＹと横部分ＢＭＸとは、交差している。図示した例では、縦部分ＢＭＹと横部分ＢＭＸとは、十字状に交差している。なお、縦部分ＢＭＹと横部分ＢＭＸとは、Ｔ字状、又はＹ字状に交差していてもよい。  
開口部ＯＰは、遮光層ＢＭによって区画され表示に寄与する領域である。開口部ＯＰは、Ｘ−Ｙ平面上にマトリクス状に並んでいる。図示した例では、開口部ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４、ＯＰ５、及びＯＰ６が、マトリクス状に並んでいる。開口部ＯＰ１乃至ＯＰ６は、ほぼ同じ大きさである。
【００２５】
カラーフィルタＣＦは、開口部ＯＰと重畳している。カラーフィルタＣＦは、第１色のカラーフィルタＣＦ１と、第２色のカラーフィルタＣＦ２と、第３色のカラーフィルタＣＦ３とを備えている。第１色、第２色、及び第３色は、互いに異なる色である。一例では、カラーフィルタＣＦ１は、赤色カラーフィルタであり、カラーフィルタＣＦ２は、緑色カラーフィルタであり、カラーフィルタＣＦ３は、青色カラーフィルタである。なお、カラーフィルタＣＦ１乃至ＣＦ３の色の組み合せは、前述した例に限定されるものではない。カラーフィルタＣＦは、白色カラーフィルタをさらに有していてもよい。  
カラーフィルタＣＦ１乃至ＣＦ３は、第１方向Ｘに沿って順番に配置されている。また、カラーフィルタＣＦ１乃至ＣＦ３は、それぞれ、第２方向Ｙに沿って配置されている。図示した例では、カラーフィルタＣＦ３は、開口部ＯＰ１及びＯＰ４に重畳している。カラーフィルタＣＦ１は、開口部ＯＰ２及びＯＰ５に重畳している。カラーフィルタＣＦ２は、開口部ＯＰ３及びＯＰ６に重畳している。
【００２６】
図４は、図３のＡ−Ａにおける表示パネルＰＮＬの断面図である。  
第１基板ＳＵＢ１は、支持基板１０、絶縁膜１１、１２、１３、１４、１５、１６、遮光層ＬＳ、スイッチング素子ＳＷ、中継電極ＲＥ、第１電極Ｅ１、第２電極Ｅ２、及び配向膜ＡＬ１などを備えている。偏光板ＰＬ１は、支持基板１０の下方に設けられている。なお、絶縁膜１１乃至１６をそれぞれ層間絶縁膜と表現する場合もある。
【００２７】
支持基板１０は、透明であり、一例ではホウケイ酸ガラス等のガラス製であるが、プラスチック等の樹脂製であっても良い。  
絶縁膜１１乃至１６は、いずれも透明である。絶縁膜１１乃至１４、１６は、無機絶縁膜であり、一例では、窒化ケイ素製あるいは酸化ケイ素製である。絶縁膜１５は、有機絶縁膜であり、一例では、アクリル樹脂などの樹脂製である。遮光層ＬＳ（ＬＳ２１）は、支持基板１０の上に位置し、支持基板１０に接触している。遮光層ＬＳ（ＬＳ２１）は、一例では、モリブデンタングステン合金製である。絶縁膜１１は、遮光層ＬＳ（ＬＳ２１）及び支持基板１０の上に位置し、支持基板１０及び遮光層ＬＳ（ＬＳ２１）に接触している。スイッチング素子ＳＷ（ＳＷ１）は、半導体層ＰＳを備えている。半導体層ＰＳは、絶縁膜１１の上に位置し、絶縁膜１１に接触している。半導体層ＰＳは、一例では、多結晶シリコン製、又酸化物半導体層である。絶縁膜１２は、絶縁膜１１及び半導体層ＰＳの上に位置し、絶縁膜１１及び半導体層ＰＳに接触している。ゲート線Ｇ（Ｇ２１）の一部であるゲート電極ＷＧは、絶縁膜１２の上に位置し、絶縁膜１２に接触している。絶縁膜１３は、絶縁膜１２及びゲート電極ＷＧの上に位置し、絶縁膜１２及びゲート電極ＷＧに接触している。絶縁膜１４は、絶縁膜１３の上に位置し、絶縁膜１３に接触している。なお、絶縁膜１１乃至絶縁膜１４をまとめて絶縁膜（第１絶縁膜）ＩＬ１と称する場合もある。
【００２８】
中継電極ＲＥは、絶縁膜１４の上に位置し、絶縁膜１４に接触している。また、中継電極ＲＥは、絶縁膜１２乃至１４を貫通するコンタクトホールＣＨ２（ＣＨ２１）を介して半導体層ＰＳに接触している。絶縁膜１５は、絶縁膜１４及び中継電極ＲＥ（ＲＥ１）の上に位置し、絶縁膜１４及び中継電極ＲＥ（ＲＥ１）に接触している。第１電極Ｅ１は、絶縁膜１５の上に位置し、絶縁膜１５に接触している。第１電極Ｅ１は、複数の画素ＰＸ、言い換えると、複数の第２電極Ｅ２に亘って延在している。第１電極Ｅ１は、中継電極ＲＥを介して第２電極Ｅ２とスイッチング素子ＳＷとを電気的に接続するための開口部を有している。例えば、第１電極Ｅ１は、共通電位を印加されている共通電極である。なお、第１電極Ｅ１は、一例では、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＧＯ（indium gallium oxide）等の透明な導電材料製である。なお、第１電極Ｅ１は、表示に寄与する領域と重なる部分が透明であれば良く、その他の部分については透明でない材料製であっても良い。絶縁膜１６は、第１電極Ｅ１の上に位置し、第１電極Ｅ１に接触している。第２電極Ｅ２は、絶縁膜１５及び絶縁膜１６を貫通するコンタクトホールＣＨ１（ＣＨ１１）を介して中継電極ＲＥ（ＲＥ１）に接触している。なお、また、ゲート電極ＷＧと遮光層ＳＬ２とは、例えば互いに電気的に接続され、同電位であることが望ましい。配向膜ＡＬ１は、絶縁膜１６及び第２電極Ｅ２を覆っている。配向膜ＡＬ１は、例えば、ポリイミド膜である。
【００２９】
液晶層ＬＣは、第１基板ＳＵＢ１の上に位置している。液晶層ＬＣは、正の誘電率異方性を有するポジ型であっても良いし、負の誘電率異方性を有するネガ型であっても良い。
第２基板ＳＵＢ２は、液晶層ＬＣの上に位置している。第２基板ＳＵＢ２は、支持基板２０、遮光層ＢＭ、カラーフィルタＣＦ、絶縁膜２１、配向膜ＡＬ２などを備えている。
偏光板ＰＬ２は、支持基板２０の上方に設けられている。偏光板ＰＬ１の吸収軸と偏光板ＰＬ２の吸収軸とは、平面視した場合に互いに直交するように設定されている。
【００３０】
支持基板２０は、透明であり、一例ではホウケイ酸ガラス等のガラス製であるが、プラスチック等の樹脂製であっても良い。遮光層ＢＭは、支持基板２０の下に位置し、支持基板２０に接触している。遮光層ＢＭは、コンタクトホールＣＨ１からスイッチング素子ＳＷ（ＳＷ１）に亘って重畳している。カラーフィルタＣＦは、支持基板２０の下に位置し、支持基板２０に接触している。図示した例では、カラーフィルタＣＦは、第２方向Ｙにおいて、遮光層ＢＭに隣接している。絶縁膜２１は、遮光層ＢＭ及びカラーフィルタＣＦの下に位置し、遮光層ＢＭ及びカラーフィルタＣＦに接触している。なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されても良いし、無着色の樹脂材料が配置されても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。絶縁膜２１は、透明な有機絶縁膜であり、一例ではアクリル樹脂などの樹脂製である。配向膜ＡＬ２は、絶縁膜２１の下に位置し、絶縁膜２１に接触し、絶縁膜２１を覆っている。配向膜ＡＬ２は、光配向性のポリイミド膜である。
【００３１】
本実施形態によれば、表示装置ＤＳＰは、複数のソース線Ｓと、複数のゲート線Ｇとを備えている。複数のソース線Ｓは、例えば、第１方向Ｘに等間隔で並べられている。複数のゲート線Ｇは、例えば、第２方向Ｙに等間隔で並べられている。複数のソース線Ｓと、複数のゲート線Ｇとは、それぞれ、交差している。ゲート線Ｇは、境界ＢＤで分断されている。各画素ＰＸにおいて、スイッチング素子ＳＷは、ゲート線Ｇと交差する交差部ＣＳを有している。交差部ＣＳは、境界ＢＤの画素ＰＸでは、隣り合う２つのソース線Ｓの間でこれら２つのソース線Ｓのいずれか一方の方向にずれている。そのため、表示装置ＤＳＰは、ゲート線Ｇを分断した場合でも、境界ＢＤに位置する画素ＰＸの大きさと境界ＢＤ以外の領域に位置する画素ＰＸの大きさとほぼ同じにすることができる。また、表示装置ＤＳＰは、境界ＢＤで隣り合う２つの画素ＰＸの間隔と境界ＢＤ以外の領域で隣り合う２つの画素ＰＸの間隔とをほぼ同じにすることができる。したがって、本表示品位の劣化を抑制することができる表示装置ＤＳＰを提供できる。
【００３２】
次に、本実施形態の他の構成例について図５、図６及び図７を参照しながらそれぞれ説明する。以下に説明する本実施形態の他の構成例において、前述した実施形態と同一の部分には、同一の参照符号を付しその詳細な説明を省略し、前述した実施形態と異なる部分を中心に詳細に説明する。なお、他の実施形態においても、前述の実施形態と同様の効果を得ることができる。
【００３３】
図５に示した構成例は、図２に示した構成例と比較して、境界ＢＤの画素ＰＸおいて、中継電極ＲＥが、隣り合う２つのソース線Ｓの間の中央からずれている点が相違している。  
図示した例では、中継電極ＲＥ１は、ソース線Ｓ１及びソース線Ｓ２の間でソース線Ｓ１側に位置している。例えば、中継電極ＲＥ１は、ソース線Ｓ１から右側に間隔Ｄ１５で離間し、ソース線Ｓ２から左側に間隔Ｄ１６で離間している。間隔Ｄ１６は、間隔Ｄ１５よりも大きい。なお、間隔Ｄ１６は、間隔Ｄ１５よりも小さくてもよい。また、中継電極ＲＥ１は、ソース線Ｓ１及びソース線Ｓ２の間でコンタクトホールＣＨ１１に対してソース線Ｓ１側に位置する構成でもよい。中継電極ＲＥ２は、ソース線Ｓ２及びソース線Ｓ３の間でソース線Ｓ３側に位置している。例えば、中継電極ＲＥ２は、ソース線Ｓ２から右側に間隔Ｄ２５で離間し、ソース線Ｓ３から右側に間隔Ｄ２６で離間している。間隔Ｄ２５は、間隔Ｄ２６よりも大きい。なお、間隔Ｄ２５は、間隔Ｄ２６よりも小さくてもよい。また、中継電極ＲＥ２は、ソース線Ｓ２及びソース線Ｓ３の間でコンタクトホールＣＨ１２に対してソース線Ｓ３側に位置する構成でもよい。このような構成例においても、上記同様の効果が得られる。
【００３４】
図６に示した構成例は、図２に示した構成例と比較して、ゲート線Ｇが、境界ＢＤに位置するソース線Ｓに重畳している点が相違する。  
図示した例では、ゲート線Ｇ１１、Ｇ２１、及びＧ３１は、ソース線Ｓ２に重畳している。ゲート線Ｇ１２、Ｇ２２、及びＧ３２は、ソース線Ｓ２に重畳していない。ゲート線Ｇ１２、Ｇ２２、及びＧ３２は、ソース線Ｓ２から右側に離間している。一例として、ゲート線Ｇ１１の先端ＴＰ１１は、ソース線Ｓ１から右側へ距離ＤＴ３の位置に配置され、ソース線Ｓ２に重畳している。ゲート線Ｇ２１の先端ＴＰ１２及びゲート線Ｇ３１の先端ＴＰ１３も、ソース線Ｓ１から右側へ先端ＴＰ１１と同じ距離の位置に配置され、ソース線Ｓ２に重畳している。距離ＤＴ３は、ソース線Ｓ１とソース線Ｓ２との間の第１方向Ｘの間隔よりも大きい。また、ゲート線Ｇ１２の先端ＴＰ２１は、ソース線Ｓ３から左側へ距離ＤＴ４の位置に配置されている。ゲート線Ｇ２２の先端ＴＰ２２及びゲート線Ｇ３２の先端ＴＰ３２も、ソース線Ｓ３から左側へ先端ＴＰ２１と同じ距離の位置に配置されている。距離ＤＴ３は、距離ＤＴ４よりも大きい。距離ＤＴ４は、ソース線Ｓ２とソース線Ｓ３との間の第１方向Ｘの間隔よりも大きい。一例として、距離ＤＴ３は、距離ＤＴ１や距離ＤＴ２よりも大きく、距離ＤＴ４は、距離ＤＴ１や距離ＤＴ２よりも小さくてもよい。なお、ゲート線Ｇ１１、Ｇ２１、及びＧ３１が、ソース線Ｓ２に重畳せず、ゲート線Ｇ１２、Ｇ２２、及びＧ３２が、ソース線Ｓ２に重畳していてもよい。また、ゲート線Ｇ１１、Ｇ１２、Ｇ２１、Ｇ２２、Ｇ３１、及びＧ３２が、ソース線Ｓ２に交互に重畳する構成であってもよい。例えば、ゲート線Ｇ１１、Ｇ２２、及びＧ３１が、ソース線Ｓ２に重畳せず、ゲート線Ｇ１２、Ｇ２１、及びＧ３２が、ソース線Ｓ２に重畳していてもよい。
図示した例では、遮光層ＬＳ１１、ＬＳ２１、及びＬＳ３１は、ソース線Ｓ２に重畳している。遮光層ＬＳ１２、ＬＳ２２、及びＬＳ３２は、ソース線Ｓ２に重畳していない。図示した例では、遮光層ＬＳ１２、ＬＳ２２、及びＬＳ３２は、ソース線Ｓ２から右側に離間している。
【００３５】
図示した例では、交差部ＣＳ２は、ソース線Ｓ２から右側に間隔Ｄ２７で離間し、ソース線Ｓ３から左側に間隔Ｄ２８で離間している。間隔Ｄ２７は、間隔Ｄ２８よりも大きい。間隔Ｄ２７は、例えば、間隔Ｄ２３よりも大きい。一例として、間隔Ｄ２７は、ソース線Ｓ２及びソース線Ｓ３の間の間隔の半分よりも大きい。なお、この場合、交差部ＣＳ１は、ソース線Ｓ１及びソース線Ｓ２の間の中央に位置していてもよいし、ソース線Ｓ１及びソース線Ｓ２の間でソース線Ｓ２側に位置していてもよい。このような構成例においても、上記同様の効果が得られる。
【００３６】
図７に示した構成例は、図２に示した構成例と比較して、分断されたゲート線Ｇが第２方向Ｙにずれている点が相違している。  
ゲート線Ｇは、スイッチング素子ＳＷと重畳する面積が変わらない範囲で第２方向Ｙにずれていてもよい。図示した例では、ゲート線Ｇ１１及びＧ１２は、第２方向Ｙに延出する範囲でスイッチング素子ＳＷに重畳している。ゲート線Ｇ１１は、ゲート線Ｇ１２と第１方向Ｘで離間し、ゲート線Ｇ１２に対して第２方向Ｙにずれている。ゲート線Ｇ２１及びＧ２２は、第２方向Ｙに延出する範囲でスイッチング素子ＳＷに重畳している。ゲート線Ｇ２１は、ゲート線Ｇ２２と第１方向Ｘで離間し、ゲート線Ｇ２２に対して第２方向Ｙにずれている。ゲート線Ｇ３１及びＧ３２は、第２方向Ｙに延出する範囲でスイッチング素子ＳＷに重畳している。ゲート線Ｇ３１は、ゲート線Ｇ３２と第１方向Ｘで離間し、ゲート線Ｇ３１に対して第２方向Ｙにずれている。このように、分断された２つのゲート線Ｇがスイッチング素子ＳＷの第２方向Ｙに延出する範囲で互いにずれている場合でも、これら２つのゲート線Ｇは、同じ直線上にあるものする。このような構成例においても、上記同様の効果が得られる。
【００３７】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３８】
ＤＳＰ…表示装置  ＰＮＬ…表示パネル
ＳＵＢ１…第１基板  ＳＵＢ２…第２基板  １０…第１支持基板
２０…第２支持基板  ＤＡ…表示領域  ＮＤＡ…非表示領域
Ｇ…ゲート線  Ｓ…ソース線  ＬＳ、ＢＭ…遮光層
Ｅ１…第１電極  Ｅ２…第２電極
【図１】
2019020653.tif 000003
【図２】
2019020653.tif 000004
【図３】
2019020653.tif 000005
【図４】
2019020653.tif 000006
【図５】
2019020653.tif 000007
【図６】
2019020653.tif 000008
【図７】
2019020653.tif 000009