(57)【要約】【課題】ＮＡＮＤメモリと同程度の大容量実アドレス空間をそのまま実現することができ、アクセス速度の面においても実際のＮＡＮＤメモリに匹敵するように構成する。【解決手段】ＮＡＮＤインタフェースに則って信号を流す信号路に用いられる信号路手段４０と、ＮＶＭｅプロトコルを採用したＳＳＤ６０と、前記信号路手段４０と前記ＳＳＤ６０との間で信号を相互の規格に応じて信号変換を行う信号変換手段５０とを具備する。【選択図】図１
2019148948.tif 000002
【特許請求の範囲】
【請求項１】
ＮＡＮＤインタフェースに則って信号を流す信号路に用いられる信号路手段と、
ＮＶＭｅプロトコルを採用したＳＳＤと、
前記信号路手段と前記ＳＳＤとの間で信号を相互の規格に応じて信号変換を行う信号変換手段と
を具備することを特徴とする不揮発性メモリ代替装置。
【請求項２】
前記ＳＳＤは、ＰＣＩｅ接続されたものであることを特徴とする請求項１に記載の不揮発性メモリ代替装置。
【請求項３】
信号路手段は、ターゲットボードに設けられるＮＡＮＤソケットに接続されるケーブルと、前記ケーブルに接続されたコネクタとにより構成されることを特徴とする請求項１または２に記載の不揮発性メモリ代替装置。
【請求項４】
前記信号変換手段は、ＦＰＧＡにより実現されるものであり、
前記信号路手段を介してターゲットボードのターゲットシステムとの間で信号を送受するＮＡＮＤインタフェース部と、
前記ＳＳＤに接続され、前記ＳＳＤとの間で信号を送受するＳＳＤコントローラと、
を具備して構成されることを特徴とする請求項１乃至３のいずれか１項に記載の不揮発性メモリ代替装置。
【請求項５】
前記ＮＡＮＤインタフェース部と前記ＳＳＤコントローラとの間には、
コマンドのデコードを行うコマンドデコーダと、
データトランザクタと、
前記データトランザクタがデータの一時保持に用いるバッファと
が備えられていることを特徴とする請求項４に記載の不揮発性メモリ代替装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の不揮発性メモリ代替装置と、
前記不揮発性メモリ代替装置に接続され、不揮発性メモリ代替装置にアクセスして実機に対応する所定の処理を実行するターゲットボードと、
前記ターゲットボードに接続され、前記ターゲットボードの実機に対応する所定処理を制御し実機開発のためのデータ収集及び評価を行うホストコンピュータと
を具備することを特徴とする実機開発支援システム。
【請求項７】
前記ターゲットボードは不揮発性メモリ代替装置をＮＡＮＤメモリとして実機に対応する所定の処理を実行するものであり、
前記ホストコンピュータは前記ターゲットボードによるＮＡＮＤメモリに対応する所定の処理の制御監視を行うことを特徴とする請求項６に記載の実機開発支援システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、不揮発性メモリ代替装置及び、この不揮発性メモリ代替装置を用いた実機開発支援システムに関するものである。
【背景技術】
【０００２】
近年、ＮＡＮＤメモリは積層化などの物理的な構造の変革によって、アクセス速度や記憶容量の点において飛躍的な発展を遂げている。ＮＡＮＤメモリのエミュレータとしては、ＤＲＡＭなどにより代替領域を構成している。しかしながら、前述の通りＮＡＮＤメモリの特に容量が極めて増大していることにより、ＤＲＡＭによる代替では構造的に同等のものを作ることが困難となっている。そこで、全アドレス空間にダミー領域を設けるなどの擬似的な手法によりエミュレータを構成する他に対策がなく、ターゲットシステムのファームウエア開発における重大な問題となっている。
【０００３】
特許文献１には、ＤＩＭＭ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）とメモリコントローラを有するメモリシステムが開示されている。このメモリシステムは、ＳＤＲＡＭ  ＤＩＭＭ用のメモリソケット、メモリバスパターン、およびメモリバッファを含むプリント回路基板（ＰＣＢ）上に実装されることができるものである。メモリコントローラエミュレータは、プログラマブルロジックデバイス（ＰＬＤ）である。メモリコントローラエミュレータは、ＵＳＢ（ユニバーサルシリアルバス）入力を備え、このＵＳＢ入力は、エミュレータの構成を「オンザフライ」で変更するために、ＮＴワークステーション等のコンピュータ（図示せず）に接続することができることが開示されている。メモリシステム１００は、電子素子技術連合評議会（ＪＥＤＥＣ）によって発行された「ＳＳＴＬ−２」規格に準拠するものである。このメモリシステムによれば、メモリ技術サポート用のインフラストラクチャが構築される前に、メモリテストを実行することができる。
【０００４】
また特許文献２には、ターゲット基板から入力されるフラッシュメモリコマンドシーケンスをフラッシュメモリコマンド解析部が検知し、それに応じた処理をコントローラが制御プログラム用メモリに格納されたプログラムに基づき実行し、実体はＲＡＭであるエミュレーションメモリをターゲット基板からはフラッシュメモリであるように見せるエミュレーション装置が開示されている。このエミュレーション装置では、フラッシュメモリコマンド解析部は書き換え可能なＦＰＬＡ上に形成されており、メーカー毎のコマンドシーケンスの相違を容易に吸収することが可能であり、また、デバッガコマンド検出部は、ターゲットＣＰＵからの要求を検出し、ターゲット基板側からエミュレーションメモリをＲＡＭとして取り扱うことを可能としている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２‐３６６４４７号公報
【特許文献２】特開平１１‐２８２７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の特許文献１によれば、メモリシステムはＤＩＭＭであり、このＤＩＭＭを前提とした「ＳＳＴＬ−２」規格に準拠するものであるため、ＮＡＮＤメモリに適用できないものであった。更に、特許文献２に記載のものでは、メモリ容量や速度がＮＡＮＤメモリに対応することができないものであった。
【０００７】
本発明は上記のような不揮発性メモリ代替装置の現状に鑑みてなされたもので、その目的は、ＮＡＮＤメモリと同程度の大容量実アドレス空間をそのまま実現することができ、アクセス速度の面においても実際のＮＡＮＤメモリに匹敵する不揮発性メモリ代替装置を提供することである。また、この不揮発性メモリ代替装置を用いた実機開発支援システムを提供することを他の目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る不揮発性メモリ代替装置は、ＮＡＮＤインタフェースに則って信号を流す信号路に用いられる信号路手段と、ＮＶＭｅプロトコルを採用したＳＳＤと、前記信号路手段と前記ＳＳＤとの間で信号を相互の規格に応じて信号変換を行う信号変換手段とを具備することを特徴とする。
【０００９】
本発明に係る不揮発性メモリ代替装置では、前記ＳＳＤは、ＰＣＩｅ接続されたものであることを特徴とする。
【００１０】
本発明に係る不揮発性メモリ代替装置では、信号路手段は、ターゲットボードに設けられるＮＡＮＤソケットに接続されるケーブルと、前記ケーブルに接続されたコネクタとにより構成されることを特徴とする。
【００１１】
本発明に係る不揮発性メモリ代替装置では、前記信号変換手段は、ＦＰＧＡにより実現されるものであり、前記信号路手段を介してターゲットボードのターゲットシステムとの間で信号を送受するＮＡＮＤインタフェース部と、前記ＳＳＤに接続され、前記ＳＳＤとの間で信号を送受するＳＳＤコントローラと、を具備して構成されることを特徴とする。
【００１２】
本発明に係る不揮発性メモリ代替装置では、前記ＮＡＮＤインタフェース部と前記ＳＳＤコントローラとの間には、コマンドのデコードを行うコマンドデコーダと、データトランザクタと、前記データトランザクタがデータの一時保持に用いるバッファとが備えられていることを特徴とする。
【００１３】
本発明に係る実機開発支援システムは、請求項１乃至５のいずれか１項に記載の不揮発性メモリ代替装置と、前記不揮発性メモリ代替装置に接続され不揮発性メモリ代替装置にアクセスして所定の処理を実行するターゲットボードと、前記ターゲットボードに接続され、前記ターゲットボードの実機に対応する所定処理を制御し実機開発のためのデータ収集及び評価を行うホストコンピュータとを具備することを特徴とする。
【００１４】
本発明に係る実機開発支援システムでは、前記ターゲットボードは不揮発性メモリ代替装置をＮＡＮＤメモリとして実機に対応する所定の処理を実行するものであり、前記ホストコンピュータは前記ターゲットボードによるＮＡＮＤメモリに対応する所定の処理の制御監視を行うことを特徴とする。
【発明の効果】
【００１５】
本発明は、ＮＶＭｅプロトコルを採用したＳＳＤを用いている。ＮＶＭｅプロトコルは、ＮＡＮＤメモリをストレージとして使用する場合に高速アクセス可能なものとするために定められたプロトコルであり、不揮発性メモリ代替装置はＮＡＮＤメモリに引けを取らない高速性を実現することができる。また、ＳＳＤは容量についても制約がなく、ＮＡＮＤメモリと同程度の大容量実アドレス空間をそのまま実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る不揮発性メモリ代替装置の実施形態を用いて構成した本発明に係る実機開発支援システムの実施形態を示す構成図。
【図２】本発明に係る不揮発性メモリ代替装置の実施形態の要部における主要部の構成を示すブロック図。
【発明を実施するための形態】
【００１７】
以下添付図面を参照して、本発明に係る不揮発性メモリ代替装置及び実機開発支援システムの実施形態を説明する。図１には、本発明の実施形態に係る不揮発性メモリ代替装置１０を用いた実機開発支援システムの実施形態の構成図が示されている。このシステムは、不揮発性メモリ代替装置１０、ターゲットボード２０、ホストコンピュータ３０を備える。
【００１８】
不揮発性メモリ代替装置１０には、信号路手段４０と、信号変換手段５０と、ＳＳＤ６０とが備えられえている。信号路手段４０は、ＮＡＮＤインタフェースに則って信号を流す信号路に用いられるものである。信号路手段４０は、ターゲットボード２０に設けられるＮＡＮＤソケット２２に接続されるケーブル４１と、上記ケーブル４１に接続されたコネクタ４２とにより構成される。
【００１９】
ＳＳＤ６０は、ＮＶＭｅプロトコルを採用したものである。ここでは、Ｍ.2ＮＶＭｅとすることができる。ＳＳＤ６０は、ＰＣＩｅ接続されたものであり、ＮＡＮＤ代替装置としての機能はボード上に実装することができる。
【００２０】
信号変換手段５０は、上記信号路手段４０と上記ＳＳＤ６０との間で信号を相互の規格に応じて信号変換を行うもので、ここではＦＰＧＡにより実現することができる。即ち、信号変換手段５０は、ＮＡＮＤインタフェース部の信号を解釈するための模擬回路がＦＰＧＡにより実現されたものであり、ターゲットボード２０に搭載されているターゲットシステム２１からは、恰もＮＡＮＤチップそのものにアクセスしているかのような応答を返すように構成された回路である。
【００２１】
信号変換手段５０の具体的な内部の主要構成要素の実施形態は、図２に示す如くである。即ち、信号変換手段５０は、ＮＡＮＤインタフェース部５１、ＳＳＤコントローラ５２、コマンドデコーダ５３、データトランザクタ５４、バッファ５５を備えている。ＮＡＮＤインタフェース部５１は、上記信号路手段４０を介してターゲットボード２０のターゲットシステム２１との間で信号を送受するものである。ＳＳＤコントローラ５２は、上記ＳＳＤ６０に接続され、上記ＳＳＤ６０との間で信号を送受するものである。
【００２２】
上記ＮＡＮＤインタフェース部５１と上記ＳＳＤコントローラ５２との間には、コマンドデコーダ５３、データトランザクタ５４、バッファ５５が設けられている。コマンドデコーダ５３は、コマンド（応答を含む）のデコードを行うものである。コマンドデコーダ５３は、基本的には、ＮＡＮＤインタフェース部５１を介して到来するコマンドをデコードしてＳＳＤコントローラ５２やデータトランザクタ５４へ与えるが、データトランザクタ５４により与えられるコマンドをデコードしてＮＡＮＤインタフェース部５１へ送る処理も行う。
【００２３】
データトランザクタ５４は、コマンドデコーダ５３から受けたコマンドや、ＮＡＮＤインタフェース部５１や上記ＳＳＤコントローラ５２からの情報に従ってＳＳＤ６０に対する制御信号を送信し、或いはターゲットボード２０へ応答を返送する等の処理を行う。バッファ５５はデータトランザクタ５４が上記処理を行う際に用いるバッファである。
【００２４】
以上の通りに構成されているため、不揮発性メモリ代替装置１０には、ＮＡＮＤメモリの代替領域としてＮＶＭｅプロトコルを採用したＳＳＤ６０が実装されており、信号変換手段５０がＮＡＮＤインタフェース部である信号路手段４０から受け取ったコマンドとデータに基づき、ＮＶＭｅプロトコルを採用したＳＳＤ６０へデータの書き込みやＳＳＤ６０からのデータ読み出しなどを行うことができる。
【００２５】
ターゲットボード２０に備えられているターゲットシステム２１は、ホストコンピュータ３０のコマンドに基づき開発中のメモリの制御を行う信号を出力し、また、開発中のメモリ側から到来する信号を受け取り、必要な評価解析用データをホストコンピュータ３０へ送出するものとすることができる。即ち、ターゲットシステム２１は、ハードウエア及びファームウエアにより上記機能を実現する構成を有している。
【００２６】
従って、ターゲットボード２０は、不揮発性メモリ代替装置１０に接続され、不揮発性メモリ代替装置１０にアクセスして実機に対応する所定の処理を実行するものである。ホストコンピュータ３０は、上記ターゲットボード２０に接続され、上記ターゲットボード２０の実機に対応する所定処理を制御し実機開発のためのデータ収集及び評価を行う。
【００２７】
実機開発支援システムでは、上記ターゲットボード２０は不揮発性メモリ代替装置１０をＮＡＮＤメモリとして実機に対応する所定の処理を実行するものであり、上記ホストコンピュータ３０は上記ターゲットボード２０によるＮＡＮＤメモリに対する所定の処理の制御監視を行う。これにより、新しい世代のＮＡＮＤメモリを用いて作成する予定のシステム(実機)を開発する場合においては、実際には上記新しい世代のＮＡＮＤメモリが完成しておらず、これを用いることができない場合であっても、本実施形態に係る実機開発支援システムを用いて、ターゲットシステム２１側のＮＡＮＤアクセスに関係する評価全般を実行できるので、開発を行う場合に新しい世代のＮＡＮＤメモリの完成を待つ必要がない。このため、開発を新しい世代のＮＡＮＤメモリの完成に先んじて行うことが可能である。
【符号の説明】
【００２８】
１０  不揮発性メモリ代替装置
２０  ターゲットボード
２１  ターゲットシステム
２２  ＮＡＮＤソケット
３０  ホストコンピュータ
４０  信号路手段
４１  ケーブル
４２  コネクタ
５０  信号変換手段
５１  インタフェース部
５２  ＳＳＤコントローラ
５３  コマンドデコーダ
５４  データトランザクタ
５５  バッファ
６０  ＳＳＤ
【図１】
2019148948.tif 000003
【図２】
2019148948.tif 000004