(57)【要約】【課題】表示ムラが低減された、表示品位の高い表示システムを提供する。【解決手段】処理部及び表示部を有する表示システムである。処理部は、第１の画像データを用いて、第２の画像データを生成する。表示部は、第２の画像データに基づいて、画像を表示する。処理部は、３つの層を有する。第１の層には、第１の画像データが供給される。第１の画像データは、複数のデータを有する。複数のデータは、それぞれ、複数の画素のいずれか一に対応する。第１の層は、第１の画像データを用いて、１つの画素に対応するデータの数を、第１の画像データよりも増やすことで、第１の演算データを生成する。第２の層は、第１の演算データに重み係数を乗算することで、第２の演算データを生成する。第３の層は、第２の演算データを用いて、１つの画素に対応するデータの数を、第２の演算データよりも減らすことで、第２の画像データを生成する。【選択図】図５
2019020714.tif 000002
【特許請求の範囲】
【請求項１】
処理部及び表示部を有し、
前記処理部は、第１の画像データを用いて、第２の画像データを生成する機能を有し、
前記表示部は、前記第２の画像データに基づいて、画像を表示する機能を有し、
前記表示部は、複数の画素を有し、
前記処理部は、第１の層、第２の層、及び第３の層を有し、
前記第１の層には、前記第１の画像データが供給され、
前記第１の画像データは、複数のデータを有し、
前記複数のデータは、それぞれ、前記複数の画素のいずれか一に対応し、
前記第１の層は、前記第１の画像データを用いて、１つの画素に対応するデータの数を、前記第１の画像データよりも増やすことで、第１の演算データを生成する機能を有し、
前記第２の層は、前記第１の演算データに重み係数を乗算することで、第２の演算データを生成する機能を有し、
前記第３の層は、前記第２の演算データを用いて、１つの画素に対応するデータの数を、前記第２の演算データよりも減らすことで、前記第２の画像データを生成する機能を有する、表示システム。
【請求項２】
処理部及び表示部を有し、
前記処理部は、第１の画像データを用いて、第２の画像データを生成する機能を有し、
前記表示部は、前記第２の画像データに基づいて、画像を表示する機能を有し、
前記表示部は、画素を複数有し、
前記処理部は、第１の層、第２の層、及び第３の層を有し、
前記第１の層には、前記第１の画像データが供給され、
前記第１の層は、前記第１の画像データを用いて、第１の演算データを生成する機能を有し、
前記第１の層は、前記第１の演算データを前記第２の層に供給する機能を有し、
前記第２の層は、前記第１の演算データ及び重み係数を用いて、第２の演算データを生成する機能を有し、
前記第２の層は、前記第２の演算データを前記第３の層に供給する機能を有し、
前記第３の層は、前記第２の演算データを用いて、前記第２の画像データを生成する機能を有し、
前記第１の画像データは、１つの画素に対応する第１のデータを、ａ個（ａは、１以上の整数）有し、
前記第１の演算データは、１つの画素に対応する第２のデータを、ｂ個（ｂは、ａより大きい整数）有し、
前記重み係数は、１つの画素に対応する第３のデータを、ｂ個有し、
前記第２の演算データは、１つの画素に対応する第４のデータを、ｂ個有し、
前記第２の画像データは、１つの画素に対応する第５のデータを、ｃ個（ｃは、ｂより小さい整数）有し、
前記第４のデータは、前記第２のデータのいずれか一と前記第３のデータのいずれか一との積である、表示システム。
【請求項３】
請求項１または２において、
前記表示部は、第１の表示領域、第２の表示領域、第１の駆動回路、及び第２の駆動回路を有し、
前記第１の駆動回路は、前記第１の表示領域を駆動する機能を有し、
前記第２の駆動回路は、前記第２の表示領域を駆動する機能を有する、表示システム。
【請求項４】
請求項１乃至３のいずれか一において、
前記処理部は、前記第１の画像データのうち、一部の画素に対応するデータのみを補正する機能を有する、表示システム。
【請求項５】
請求項１乃至４のいずれか一において、
前記処理部は、ニューラルネットワークを用いて、前記第２の画像データを生成する機能を有する、表示システム。
【請求項６】
請求項１乃至５のいずれか一において、
前記処理部は、ニューラルネットワーク回路を有する、表示システム。
【請求項７】
請求項１乃至６のいずれか一において、
前記処理部は、トランジスタを有し、
前記トランジスタは、チャネル形成領域に金属酸化物を有する、表示システム。
【請求項８】
請求項１乃至６のいずれか一において、
前記処理部は、トランジスタを有し、
前記トランジスタは、チャネル形成領域にシリコンを有する、表示システム。
【請求項９】
請求項１乃至８のいずれか一に記載の表示システムと、
アンテナ、バッテリ、筐体、カメラ、スピーカ、マイク、または操作ボタンの少なくともいずれか一と、を有する、電子機器。
【請求項１０】
表示装置に第１の画像データを入力して表示された画像に基づく第１の輝度データを取得する工程と、
前記第１の輝度データを用いて、画像データを補正するための補正フィルタの値を更新する工程と、を有し、
前記第１の画像データは、座標データと、第１の色の階調データと、を有し、
前記第１の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第１の色の階調データで表すことができる階調数がｋビット（ｋは２以上の整数）のとき、前記複数の階調値は、それぞれ、２ｋ−２以上３×２ｋ−２以下である、データ処理方法。
【請求項１１】
請求項１０において、
前記複数の階調値は、同じ値である、データ処理方法。
【請求項１２】
請求項１０または１１において、
前記第１の画像データは、さらに、第２の色の階調データと、第３の色の階調データと、を有し、
前記第２の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第３の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第２の色の階調データが有する複数の階調値と、前記第３の色の階調データが有する複数の階調値と、は、０である、データ処理方法。
【請求項１３】
請求項１０または１１において、
前記第１の画像データは、さらに、第２の色の階調データと、第３の色の階調データと、を有し、
前記第２の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第３の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第２の色の階調データで表すことができる階調数がｍビット（ｍは２以上の整数）のとき、前記第２の色の階調データが有する複数の階調値は、それぞれ、２ｍ−２以上３×２ｍ−２以下であり、
前記第３の色の階調データで表すことができる階調数がそれぞれｎビット（ｎは２以上の整数）のとき、前記第３の色の階調データが有する複数の階調値は、それぞれ、２ｎ−２以上３×２ｎ−２以下である、データ処理方法。
【請求項１４】
請求項１３において、
前記第２の色の階調データが有する複数の階調値は、同じ値であり、
前記第３の色の階調データが有する複数の階調値は、同じ値である、データ処理方法。
【請求項１５】
表示装置に第１の画像データを入力して表示された画像に基づく第１の輝度データを取得し、
前記第１の輝度データを用いて、画像データを補正するための補正フィルタの値を更新し、
前記第１の画像データを、前記第１の輝度データを用いて値が更新された前記補正フィルタで補正することで、第２の画像データを生成し、
前記表示装置に前記第２の画像データを入力して表示された画像に基づく第２の輝度データを取得し、
前記第２の輝度データを用いて、前記補正フィルタの値を更新する、データ処理方法。
【請求項１６】
請求項１５において、
前記第１の画像データは、座標データと、第１の色の階調データと、を有し、
前記第１の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第１の色の階調データで表すことができる階調数がｋビット（ｋは２以上の整数）のとき、前記複数の階調値は、それぞれ、２ｋ−２以上３×２ｋ−２以下である、データ処理方法。
【請求項１７】
請求項１６において、
前記複数の階調値は、同じ値である、データ処理方法。
【請求項１８】
請求項１６または１７において、
前記第１の画像データは、さらに、第２の色の階調データと、第３の色の階調データと、を有し、
前記第２の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第３の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第２の色の階調データが有する複数の階調値と、前記第３の色の階調データが有する複数の階調値と、は、０である、データ処理方法。
【請求項１９】
請求項１５において、
前記第１の画像データは、さらに、第２の色の階調データと、第３の色の階調データと、を有し、
前記第２の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第３の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有し、
前記第２の色の階調データで表すことができる階調数がｍビット（ｍは２以上の整数）のとき、前記第２の色の階調データが有する複数の階調値は、それぞれ、２ｍ−２以上３×２ｍ−２以下であり、
前記第３の色の階調データで表すことができる階調数がそれぞれｎビット（ｎは２以上の整数）のとき、前記第３の色の階調データが有する複数の階調値は、それぞれ、２ｎ−２以上３×２ｎ−２以下である、データ処理方法。
【請求項２０】
請求項１９において、
前記第２の色の階調データが有する複数の階調値は、同じ値であり、
前記第３の色の階調データが有する複数の階調値は、同じ値である、データ処理方法。
【請求項２１】
請求項１０乃至２０のいずれか一において、
前記第１の輝度データは、二次元輝度計を用いて取得したデータである、データ処理方法。
【請求項２２】
処理部及び表示部を有し、
前記処理部は、画像データと、請求項１０乃至２１のいずれか一に記載のデータ処理方法を用いて値が更新された補正フィルタと、を用いて、出力データを生成する機能を有し、
前記表示部は、前記出力データに基づいて、画像を表示する機能を有する、表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示システム及びデータ処理方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、表示システム、電子機器、照明装置、入力装置（例えば、タッチセンサなど）、入出力装置（例えば、タッチパネルなど）、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。
【０００３】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、及び電子機器などは、半導体装置といえる場合がある。もしくは、これらは半導体装置を有するといえる場合がある。
【背景技術】
【０００４】
近年、解像度の高い表示装置が求められている。例えば、フルハイビジョン（画素数１９２０×１０８０）、４Ｋ（画素数３８４０×２１６０もしくは４０９６×２１６０等）、さらには８Ｋ（画素数７６８０×４３２０もしくは８１９２×４３２０等）といった画素数の多い表示装置が盛んに開発されている。
【０００５】
また、表示装置の大型化が求められている。例えば、家庭用のテレビジョン装置では、画面サイズが対角５０インチを超えるものが主流となっている。画面のサイズが大きいほど、一度に表示可能な情報量を多くできるため、デジタルサイネージ等では更なる大画面化が求められている。
【０００６】
表示装置としては、液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイが広く用いられている。これらの表示装置を構成するトランジスタの半導体材料には主にシリコンが用いられているが、近年、金属酸化物を用いたトランジスタを表示装置の画素に用いる技術も開発されている。
【０００７】
特許文献１には、トランジスタの半導体材料に非晶質シリコンを用いる技術が開示されている。特許文献２及び特許文献３には、トランジスタの半導体材料に金属酸化物を用いる技術が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−５３２８３号公報
【特許文献２】特開２００７−１２３８６１号公報
【特許文献３】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
表示装置の画素数が多いほど、表示装置が有するトランジスタ及び表示素子の数が増えるため、トランジスタの特性のばらつき及び表示素子の特性のばらつきに起因する表示ムラが顕著になってしまう。
【００１０】
また、複数の表示パネルを並べることで大きな表示領域を実現した表示装置の場合、各表示パネルの特性のばらつきに起因して、表示パネル間の境界が視認されやすくなってしまう。
【００１１】
本発明の一態様は、表示品位の高い表示装置または表示システムを提供することを課題の一つとする。本発明の一態様は、表示ムラが低減された表示装置または表示システムを提供することを課題の一つとする。本発明の一態様は、解像度の高い表示装置または表示システムを提供することを課題の一つとする。本発明の一態様は、大型の表示領域を有する表示装置または表示システムを提供することを課題の一つとする。本発明の一態様は、高いフレーム周波数で動作可能な表示装置または表示システムを提供することを課題の一つとする。本発明の一態様は、消費電力が低い表示装置または表示システムを提供することを課題の一つとする。
【００１２】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１３】
本発明の一態様の表示システムは、処理部及び表示部を有する。処理部は、第１の画像データを用いて、第２の画像データを生成する機能を有する。表示部は、第２の画像データに基づいて、画像を表示する機能を有する。表示部は、複数の画素を有する。処理部は、第１の層、第２の層、及び第３の層を有する。第１の層には、第１の画像データが供給される。第１の画像データは、複数のデータを有する。複数のデータは、それぞれ、複数の画素のいずれか一に対応する。第１の層は、第１の画像データを用いて、１つの画素に対応するデータの数を、第１の画像データよりも増やすことで、第１の演算データを生成する機能を有する。第２の層は、第１の演算データに重み係数を乗算することで、第２の演算データを生成する機能を有する。第３の層は、第２の演算データを用いて、１つの画素に対応するデータの数を、第２の演算データよりも減らすことで、第２の画像データを生成する機能を有する。
【００１４】
本発明の一態様の表示システムは、処理部及び表示部を有する。処理部は、第１の画像データを用いて、第２の画像データを生成する機能を有する。表示部は、第２の画像データに基づいて、画像を表示する機能を有する。表示部は、画素を複数有する。処理部は、第１の層、第２の層、及び第３の層を有する。第１の層には、第１の画像データが供給される。第１の層は、第１の画像データを用いて、第１の演算データを生成する機能を有する。第１の層は、第１の演算データを第２の層に供給する機能を有する。第２の層は、第１の演算データ及び重み係数を用いて、第２の演算データを生成する機能を有する。第２の層は、第２の演算データを第３の層に供給する機能を有する。第３の層は、第２の演算データを用いて、第２の画像データを生成する機能を有する。第１の画像データは、１つの画素に対応する第１のデータを、ａ個（ａは、１以上の整数）有する。第１の演算データは、１つの画素に対応する第２のデータを、ｂ個（ｂは、ａより大きい整数）有する。重み係数は、１つの画素に対応する第３のデータを、ｂ個有する。第２の演算データは、１つの画素に対応する第４のデータを、ｂ個有する。第２の画像データは、１つの画素に対応する第５のデータを、ｃ個（ｃは、ｂより小さい整数）有する。第４のデータは、第２のデータのいずれか一と第３のデータのいずれか一との積である。
【００１５】
表示部は、第１の表示領域、第２の表示領域、第１の駆動回路、及び第２の駆動回路を有していてもよい。第１の駆動回路は、第１の表示領域を駆動する機能を有する。第２の駆動回路は、第２の表示領域を駆動する機能を有する。
【００１６】
処理部は、第１の画像データのうち、一部の画素に対応するデータのみを補正する機能を有していてもよい。
【００１７】
処理部は、ニューラルネットワークを用いて、第２の画像データを生成する機能を有していてもよい。
【００１８】
処理部は、ニューラルネットワーク回路を有していてもよい。
【００１９】
処理部は、チャネル形成領域に金属酸化物を有するトランジスタを有していてもよい。また、処理部は、チャネル形成領域にシリコンを有するトランジスタを有していてもよい。
【００２０】
本発明の一態様は、上記構成のいずれか一の表示システムと、アンテナ、バッテリ、筐体、カメラ、スピーカ、マイク、または操作ボタンの少なくともいずれか一と、を有する、電子機器である。
【００２１】
本発明の一態様は、表示装置に第１の画像データを入力して表示された画像に基づく第１の輝度データを取得し、第１の輝度データを用いて、画像データを補正するための補正フィルタの値を更新する、データ処理方法である。
【００２２】
本発明の一態様は、表示装置に第１の画像データを入力して表示された画像に基づく第１の輝度データを取得し、第１の輝度データを用いて、画像データを補正するための補正フィルタの値を更新し、第１の画像データを、第１の輝度データを用いて値が更新された補正フィルタで補正することで、第２の画像データを生成し、表示装置に第２の画像データを入力して表示された画像に基づく第２の輝度データを取得し、第２の輝度データを用いて、補正フィルタの値を更新する、データ処理方法である。
【００２３】
例えば、第１の画像データは、座標データと、第１の色の階調データと、を有する。第１の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有する。第１の色の階調データで表すことができる階調数がｋビット（ｋは２以上の整数）のとき、複数の階調値は、それぞれ、２ｋ−２以上３×２ｋ−２以下である。複数の階調値は、同じ値であることが好ましい。
【００２４】
第１の画像データは、さらに、第２の色の階調データと、第３の色の階調データと、を有していてもよい。第２の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有する。第３の色の階調データは、それぞれ異なる座標に対応する複数の階調値を有する。
【００２５】
第２の色の階調データが有する複数の階調値と、第３の色の階調データが有する複数の階調値と、は、０であることが好ましい。または、第２の色の階調データで表すことができる階調数がｍビット（ｍは２以上の整数）のとき、第２の色の階調データが有する複数の階調値は、それぞれ、２ｍ−２以上３×２ｍ−２以下であることが好ましい。同様に、第３の色の階調データで表すことができる階調数がそれぞれｎビット（ｎは２以上の整数）のとき、第３の色の階調データが有する複数の階調値は、それぞれ、２ｎ−２以上３×２ｎ−２以下であることが好ましい。第２の色の階調データが有する複数の階調値は、同じ値であることが好ましい。第３の色の階調データが有する複数の階調値は、同じ値であることが好ましい。
【００２６】
第１の輝度データは、二次元輝度計を用いて取得したデータであることが好ましい。
【００２７】
本発明の一態様は、処理部及び表示部を有する表示システムである。処理部は、画像データと、上記のいずれかの補正フィルタの作製方法を用いて作製された補正フィルタと、を用いて、出力データを生成する機能を有する。表示部は、出力データに基づいて、画像を表示する機能を有する。
【発明の効果】
【００２８】
本発明の一態様により、表示品位の高い表示装置または表示システムを提供できる。本発明の一態様により、表示ムラが低減された表示装置または表示システムを提供できる。本発明の一態様により、解像度の高い表示装置または表示システムを提供できる。本発明の一態様により、大型の表示領域を有する表示装置または表示システムを提供できる。本発明の一態様により、高いフレーム周波数で動作可能な表示装置または表示システムを提供できる。本発明の一態様により、消費電力が低い表示装置または表示システムを提供できる。
【００２９】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３０】
【図１】表示システムの一例を示す図。
【図２】表示部の一例を示す図。
【図３】表示部の動作の一例を示す図。
【図４】処理部の一例を示す図。
【図５】表示システムで行われる処理の一例を示す図。
【図６】第１の層で行われる処理の一例を示す図。
【図７】第２の層で行われる処理の一例を示す図。
【図８】第３の層で行われる処理の一例を示す図。
【図９】第３の層で行われる処理の一例を示す図。
【図１０】表示部の一例を示す図。
【図１１】表示システムの一例を示す図。
【図１２】（Ａ）表示システムの一例を示す図。（Ｂ）表示パネルの一例を示す図。
【図１３】（Ａ）表示パネルの一例を示す図。（Ｂ）、（Ｃ）表示パネルの配置例を示す図。
【図１４】（Ａ）表示装置の一例を示す図。（Ｂ−１）、（Ｂ−２）表示システムで行われる処理の一例を示す図。
【図１５】表示システムの一例を示す図。
【図１６】表示システムの一例を示す図。
【図１７】表示システムで行われる処理の一例を示す図。
【図１８】表示システムで行われる処理の一例を示す図。
【図１９】半導体装置の構成例を示す図。
【図２０】メモリセルの構成例を示す図。
【図２１】オフセット回路の構成例を示す図。
【図２２】タイミングチャート。
【図２３】画素の構成例を説明する図。
【図２４】画素回路の構成例を説明する図。
【図２５】表示装置の構成例を説明する図。
【図２６】表示装置の構成例を説明する図。
【図２７】表示装置の構成例を説明する図。
【図２８】表示装置の構成例を説明する図。
【図２９】トランジスタの構成例を説明する図。
【図３０】トランジスタの構成例を説明する図。
【図３１】トランジスタの構成例を説明する図。
【図３２】表示パネルの構成例を説明する図。
【図３３】表示パネルの構成例を説明する図。
【図３４】表示パネルの構成例を説明する図。
【図３５】表示装置の構成例を説明する図。
【図３６】（Ａ）、（Ｂ）表示パネルの構成例を説明する図。（Ｃ）表示装置の構成例を説明する図。
【図３７】電子機器の一例を示す図。
【図３８】車両の一例を示す図。
【図３９】実施例１の輝度データを示す写真。
【図４０】実施例１の表示結果を示す写真。
【図４１】実施例２の表示装置を説明する図。
【図４２】実施例２の結果を示す図。
【発明を実施するための形態】
【００３１】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３２】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００３３】
また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
【００３４】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
【００３５】
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ  ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００３６】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【００３７】
（実施の形態１）
本実施の形態では、本発明の一態様の表示システムについて図１〜図１４を用いて説明する。
【００３８】
本発明の一態様の表示システムは、処理部及び表示部を有する。処理部は、第１の画像データを用いて、第２の画像データを生成する機能を有する。表示部は、第２の画像データに基づいて、画像を表示する機能を有する。表示部は、複数の画素を有する。処理部は、第１の層、第２の層、及び第３の層を有する。第１の層には、第１の画像データが供給される。第１の画像データは、複数のデータを有する。複数のデータは、それぞれ、複数の画素のいずれか一に対応する。第１の層は、第１の画像データを用いて、１つの画素に対応するデータの数を、第１の画像データよりも増やすことで、第１の演算データを生成する機能を有する。第２の層は、第１の演算データに重み係数を乗算することで、第２の演算データを生成する機能を有する。第３の層は、第２の演算データを用いて、１つの画素に対応するデータの数を、第２の演算データよりも減らすことで、第２の画像データを生成する機能を有する。
【００３９】
例えば、第１の画像データが、１つの画素に対応する第１のデータを、ａ個（ａは、１以上の整数）有するとき、第１の層は、１つの画素に対応する第２のデータをｂ個（ｂは、ａより大きい整数）有する第１の演算データを生成する。次に、第２の層は、第１の演算データ及び重み係数を用いて、第２の演算データを生成する。重み係数は、１つの画素に対応する第３のデータをｂ個有する。第２の演算データは、１つの画素に対応する第４のデータをｂ個有する。つまり、第２の演算データが有する、１つの画素に対応するデータの数は、第１の演算データが有する１つの画素に対応するデータの数と同じである。第４のデータは、第２のデータのいずれか一と第３のデータのいずれか一との積である。そして、第３の層は、第２の演算データを用いて、１つの画素に対応する第５のデータをｃ個（ｃは、ｂより小さい整数）有する第２の画像データを生成する。
【００４０】
１つの画素に対応するデータを増やすことで、画像データを補正する際に用いるパラメータの数を増やすことができる。これにより、画像補正の精度を高めることができる。このような３つの層を有する処理部を用いて、画像データを補正することで、表示部では、ムラやつなぎ目が目立たない映像を表示することができる。
【００４１】
＜１−１．表示システムの構成例１＞
図１（Ａ）に、表示システム１０Ａのブロック図を示す。
【００４２】
表示システム１０Ａは、外部から受信したデータを用いて、画像データを生成する機能と、当該画像データに基づいて、映像を表示する機能と、を有する。
【００４３】
表示システム１０Ａは、表示部２０Ａ及び信号生成部３０Ａを有する。信号生成部３０Ａは、外部から受信したデータを用いて、画像データを生成する機能を有する。表示部２０Ａは、当該画像データに基づいて、映像を表示する機能を有する。
【００４４】
表示部２０Ａは、画素部２１、走査線駆動回路２２（ゲートドライバともいう）、信号線駆動回路２３（ソースドライバともいう）、タイミングコントローラ２４を有する。
【００４５】
信号生成部３０Ａは、フロントエンド部３１、デコーダ３２、第１の処理部３３、受信部３４、インターフェース３５、制御部３６、第２の処理部４０を有する。
【００４６】
なお、図１（Ｂ）に示す表示システム１０Ｂのように、表示部２０Ｂが第２の処理部４０を有し、信号生成部３０Ｂが第２の処理部４０を有さない構成としてもよい。また、第２の処理部４０は、表示部及び信号生成部とは別に設けられていてもよい。
【００４７】
以下では、表示部２０Ａ及び信号生成部３０Ａが有する各構成要素について説明する。なお、これらの構成要素は、表示部２０Ｂ及び信号生成部３０Ｂにも適用することができる。
【００４８】
画素部２１は、複数の画素を有する。画素部２１は、映像を表示する機能を有する。
【００４９】
画素は、表示素子を有する。画素は、所定の階調を表示する機能を有する。走査線駆動回路２２及び信号線駆動回路２３から供給される信号により、画素の階調が制御され、画素部２１に所定の映像が表示される。
【００５０】
走査線駆動回路２２は、画素を選択するための信号（選択信号ともいう）を画素部２１に供給する機能を有する。
【００５１】
信号線駆動回路２３は、画素に所定の階調を表示させるための信号（映像信号ともいう）を画素部２１に供給する機能を有する。選択信号が供給された画素に映像信号が供給されることにより、当該画素は所定の階調を表示し、画素部２１に所定の映像が表示される。
【００５２】
タイミングコントローラ２４は、走査線駆動回路２２、信号線駆動回路２３などで用いられるタイミング信号（クロック信号、スタートパルス信号など）を生成する機能を有する。走査線駆動回路２２から選択信号が出力されるタイミング及び信号線駆動回路２３から映像信号が出力されるタイミングのうち、一方または双方は、タイミングコントローラ２４によって生成されたタイミング信号によって制御される。また、表示部２０Ａが、走査線駆動回路２２を複数有する場合、複数の走査線駆動回路２２から信号が出力されるタイミングは、タイミングコントローラ２４によって生成されたタイミング信号によって同期される。同様に、表示部２０Ａが、信号線駆動回路２３を複数有する場合は、複数の信号線駆動回路２３から信号が出力されるタイミングは、タイミングコントローラ２４によって生成されたタイミング信号によって同期される。
【００５３】
フロントエンド部３１は、外部から入力される信号を受信し、適宜信号処理を行う機能を有する。フロントエンド部３１には、例えば、所定の方式で符号化され、変調された放送信号などが入力される。フロントエンド部３１は、受信した映像信号の復調、アナログ−デジタル変換などを行う機能を有することができる。また、フロントエンド部３１はエラー訂正を行う機能を有していてもよい。フロントエンド部３１によって受信され、信号処理が施されたデータは、デコーダ３２に出力される。
【００５４】
デコーダ３２は、符号化された信号を復号する機能を有する。フロントエンド部３１に入力された放送信号に含まれる画像データが圧縮されている場合、デコーダ３２によって伸長が行われる。例えば、デコーダ３２は、エントロピー復号、逆量子化、逆離散コサイン変換（ＩＤＣＴ）や逆離散サイン変換（ＩＤＳＴ）などの逆直交変換、フレーム内予測、フレーム間予測などを行う機能を有することができる。
【００５５】
なお、８Ｋ放送における符号化規格には、Ｈ．２６５／ＭＰＥＧ−Ｈ  Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ（以下、ＨＥＶＣという）が採用されている。フロントエンド部３１に入力される放送信号に含まれる画像データがＨＥＶＣに従って符号化されている場合には、デコーダ３２によってＨＥＶＣに従った復号（デコード）が行われる。デコーダ３２による復号処理により生成された画像データは、第１の処理部３３に出力される。
【００５６】
第１の処理部３３は、デコーダ３２から入力された画像データに対して画像処理を行い、第１の画像データＳＤ１を生成し、第２の処理部４０に出力する機能を有する。
【００５７】
画像処理の例としては、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度補正処理は、ガンマ補正などを用いて行うことができる。また、第１の処理部３３は、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行する機能を有していてもよい。
【００５８】
ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じさせるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズの除去が挙げられる。
【００５９】
階調変換処理は、第１の画像データＳＤ１が示す階調を表示部２０Ａの出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像データに対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
【００６０】
色調補正処理は、映像の色調を補正する処理である。また輝度補正処理は、映像の明るさ（輝度コントラスト）を補正する処理である。例えば、表示部２０Ａが設けられる空間の照明の種類や輝度、または色純度などに応じて、表示部２０Ａに表示される映像の輝度や色調が最適となるように補正される。
【００６１】
画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する処理である。例えば、新たに補間する画素の色のデータ（例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する階調値）として、当該画素の周囲の画素の色のデータを参照し、それらの中間色の色のデータとなるように、データを補間する。
【００６２】
フレーム間補間処理は、表示する映像のフレーム周波数を増大させる場合に、本来存在しないフレーム（補間フレーム）の画像を生成する処理である。例えば、ある２枚の画像の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。または２枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えば画像データのフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、表示部２０Ａに出力される映像信号のフレーム周波数を、２倍の１２０Ｈｚ、または４倍の２４０Ｈｚ、または８倍の４８０Ｈｚなどに増大させることができる。
【００６３】
なお、上記の画像処理は、第１の処理部３３とは別途設けられた処理部によって行うこともできる。また、上記の画像処理の一つまたは複数を、第２の処理部４０によって行ってもよい。
【００６４】
受信部３４は、外部から入力されるデータまたは制御信号を受信する機能を有する。受信部３４へのデータまたは制御信号の入力には、演算処理装置５０、リモートコントローラ、携帯情報端末（スマートフォンやタブレットなど）、表示部２０Ａに設けられた操作ボタン、タッチパネルなどを用いることができる。
【００６５】
なお、演算処理装置５０は、第２の処理部４０で用いる重み係数などを、表示システム１０Ａに供給することができる。演算処理装置５０としては、コンピュータ、サーバ、クラウドなど、演算処理能力に優れた計算機が挙げられる。演算処理装置５０は、学習により得られた重み係数を、受信部３４を介して第２の処理部４０に供給することができる。
【００６６】
インターフェース３５は、受信部３４が受信したデータまたは制御信号に適宜信号処理を施し、制御部３６に出力する機能を有する。
【００６７】
制御部３６は、信号生成部３０Ａが有する各回路に制御信号を供給する機能を有する。例えば、制御部３６は、デコーダ３２、第１の処理部３３、及び第２の処理部４０に制御信号を供給する機能を有する。制御部３６による制御は、受信部３４が受信した制御信号などに基づいて行うことができる。
【００６８】
第２の処理部４０は、第１の処理部３３から入力された第１の画像データＳＤ１を補正し、第２の画像データＳＤ２を生成する機能を有する。第２の処理部４０によって生成された第２の画像データＳＤ２は、信号線駆動回路２３に出力される。
【００６９】
例えば、第２の処理部４０は、画素部２１の表示ムラが視認されにくくなるように、第１の画像データＳＤ１を補正する機能を有する。例えば、画素部２１が有するトランジスタの特性または容量素子のサイズのばらつき、信号線の寄生抵抗または寄生容量の影響、信号線駆動回路２３の駆動能力の面内ばらつき、表示素子の特性の面内ばらつきなどにより、表示ムラが生じる場合がある。この場合であっても、第２の処理部４０によって第２の画像データＳＤ２を生成することで、ムラが目立たない映像を表示させることができる。
【００７０】
また、例えば、画素部２１が複数の領域に分割される場合において、第２の処理部４０は、分割された領域間の境界における映像の不連続性を補償するように、第１の画像データＳＤ１を補正する機能を有する。第２の処理部４０によって第２の画像データＳＤ２を生成することで、つなぎ目が目立たない映像を表示させることができる。
【００７１】
＜１−２．画素部の構成例１＞
以下、画素部２１の分割、及び第２の処理部４０によるつなぎ目の補正について詳述する。
【００７２】
高解像度の映像を表示するために、画素部２１に多数の画素２５が設けられる場合、走査線及び信号線の長さが増加し、これに伴い、走査線及び信号線の寄生抵抗が増大する。また、走査線と信号線とは、互いに交差するように設けられる。そのため、画素２５の数が増加すると、交差部の数も増加し、走査線と信号線とによって形成される寄生容量が増大する。
【００７３】
そこで、画素部を複数の領域に分断し、それぞれの領域に走査線駆動回路及び信号線駆動回路を配置する構成を適用することができる。このような構成は、１つの駆動回路と接続される１本の走査線または１本の信号線の長さを短くできる。したがって、寄生抵抗及び寄生容量を低減し、信号の供給を高速に行うことができる。よって、高解像度の映像を正確に表示することができる。
【００７４】
また、例えば、表示装置の解像度が８Ｋである場合、画素部を４分割することで、１つの領域の解像度は４Ｋとなる。そのため、４Ｋの表示装置用のＩＣチップ（単にＩＣともいう）及びプリント基板（ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）ともいう）を複数用いて、１つの８Ｋの表示装置を駆動させることができる。つまり、４Ｋの表示装置用のＩＣ及びプリント基板などを転用可能であり、また、低解像度の表示装置に係る技術の有効利用が可能である。
【００７５】
図２に、画素部２１が４つに分割された表示部２０の構成例を示す。
【００７６】
表示部２０は、画素部２１、４つの走査線駆動回路２２（走査線駆動回路２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ）、及び４つの信号線駆動回路２３（信号線駆動回路２３Ａ、２３Ｂ、２３Ｃ、２３Ｄ）を有する。
【００７７】
図２に示すように、画素部２１は、複数の画素２５を有する。図２では、画素部２１が、２ｍ行２ｎ列（ｍ及びｎはそれぞれ１以上の整数）のマトリクス状に配置された複数の画素２５を有する例を示す。
【００７８】
画素部２１は、４つの領域（領域２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ）に分割されている。４つの領域は、それぞれｍ行ｎ列のマトリクス状に配置された複数の画素２５を有する。
【００７９】
表示部２０は、２ｍ本の走査線ＧＬ（選択信号線、ゲート線などともいう）を有する。具体的には、表示部２０は、ｍ本の走査線ＧＬａ及びｍ本の走査線ＧＬｂを有する。ｍ本の走査線ＧＬａ及びｍ本の走査線ＧＬｂは、それぞれ、行方向に延在する。ｍ本の走査線ＧＬａは、それぞれ、領域２１Ａ及び領域２１Ｂにおいて行方向に並ぶ複数の画素２５と電気的に接続される。ｍ本の走査線ＧＬｂは、それぞれ、領域２１Ｃ及び領域２１Ｄにおいて行方向に並ぶ複数の画素２５と電気的に接続される。
【００８０】
本明細書等では、領域２１Ａ及び領域２１Ｂのｉ行目（ｉは１以上ｍ以下の整数）の画素２５と電気的に接続する走査線ＧＬａを走査線ＧＬａ［ｉ］と示す。同様に、領域２１Ｃ及び領域２１Ｄのｉ行目（ｉは１以上ｍ以下の整数）の画素２５と電気的に接続する走査線ＧＬｂを走査線ＧＬｂ［ｉ］と示す。
【００８１】
走査線ＧＬａの一端は走査線駆動回路２２Ａと電気的に接続され、走査線ＧＬａの他端は走査線駆動回路２２Ｃと電気的に接続される。よって、走査線駆動回路２２Ａと走査線駆動回路２２Ｃは、領域２１Ａ及び領域２１Ｂを挟んで向かい合う位置に設けられている。同様に、走査線ＧＬｂの一端は走査線駆動回路２２Ｂと電気的に接続され、走査線ＧＬｂの他端は走査線駆動回路２２Ｄと電気的に接続される。よって、走査線駆動回路２２Ｂと走査線駆動回路２２Ｄは、領域２１Ｃ及び領域２１Ｄを挟んで向かい合う位置に設けられている。
【００８２】
走査線駆動回路２２Ａ、２２Ｃは、走査線ＧＬａに選択信号を供給する機能を有する。走査線駆動回路２２Ｂ、２２Ｄは、走査線ＧＬｂに選択信号を供給する機能を有する。各走査線ＧＬは、走査線駆動回路２２から供給された選択信号を画素２５に伝える機能を有する。この場合、走査線駆動回路２２Ａ、２２Ｃから選択信号が出力されるタイミングが同期され、走査線駆動回路２２Ｂ、２２Ｄから選択信号が出力されるタイミングが同期される。
【００８３】
また、走査線駆動回路２２Ａ、２２Ｃは、走査線ＧＬａ［１］から走査線ＧＬａ［ｍ］まで順に選択信号を供給する機能を有する。言い換えると、走査線駆動回路２２Ａ、２２Ｃは、走査線ＧＬａ［１］乃至走査線ＧＬａ［ｍ］を順に走査する機能を有する。走査線ＧＬａ［ｍ］まで走査した後、再び走査線ＧＬａ［１］から順に走査する。同様に、走査線駆動回路２２Ｂ、２２Ｄは、走査線ＧＬｂ［１］から走査線ＧＬｂ［ｍ］まで順に選択信号を供給する機能を有する。
【００８４】
１本の走査線ＧＬに、２つの走査線駆動回路２２から同時に選択信号を供給することで、当該走査線への選択信号の供給能力を高めることができる。なお、選択信号の伝達に支障がない場合は、走査線駆動回路２２Ａ、２２Ｃの一方、及び、走査線駆動回路２２Ｂ、２２Ｄの一方を省略することができる。
【００８５】
表示部２０は、４ｎ本の信号線ＳＬ（映像信号線、ソース線などともいう）を有する。具体的には、表示部２０は、ｎ本の信号線ＳＬａ、ｎ本の信号線ＳＬｂ、ｎ本の信号線ＳＬｃ、及びｎ本の信号線ＳＬｄを有する。ｎ本の信号線ＳＬａ、ｎ本の信号線ＳＬｂ、ｎ本の信号線ＳＬｃ、及びｎ本のＳＬｄは、それぞれ、列方向に延在する。ｎ本の信号線ＳＬａは、それぞれ、領域２１Ａにおいて列方向に並ぶ複数の画素２５と電気的に接続される。同様に、信号線ＳＬｂは領域２１Ｂ、信号線ＳＬｃは領域２１Ｃ、信号線ＳＬｄは領域２１Ｄにおいて列方向に並ぶ複数の画素２５と電気的に接続される。
【００８６】
本明細書等では、領域２１Ａのｊ列目（ｊは１以上ｎ以下の整数）の画素２５と電気的に接続する信号線ＳＬａを信号線ＳＬａ［ｊ］と示す。同様に、領域２１Ｂのｊ列目の画素２５と電気的に接続する信号線ＳＬｂを信号線ＳＬｂ［ｊ］と示し、領域２１Ｃのｊ列目の画素２５と電気的に接続する信号線ＳＬｃを信号線ＳＬｃ［ｊ］と示し、領域２１Ｄのｊ列目の画素２５と電気的に接続する信号線ＳＬｄを信号線ＳＬｄ［ｊ］と示す。
【００８７】
信号線ＳＬａは、信号線駆動回路２３Ａと電気的に接続される。同様に、信号線ＳＬｂは、信号線駆動回路２３Ｂと、信号線ＳＬｃは、信号線駆動回路２３Ｃと、信号線ＳＬｄは、信号線駆動回路２３Ｄと、電気的に接続される。
【００８８】
信号線駆動回路２３Ａは、信号線ＳＬａに映像信号を供給する機能を有する。同様に、信号線駆動回路２３Ｂは、信号線ＳＬｂに、信号線駆動回路２３Ｃは、信号線ＳＬｃに、信号線駆動回路２３Ｄは、信号線ＳＬｄに、映像信号を供給する機能を有する。各信号線ＳＬは、信号線駆動回路２３から供給された映像信号を画素２５に伝える機能を有する。
【００８９】
なお、図２においては、画素部２１の上側の領域がさらに２つの領域２１Ａ、２１Ｂに分割され、画素部２１の下側の領域がさらに２つの領域２１Ｃ、２１Ｄに分割されている。この場合、信号線駆動回路２３Ａ、２３Ｂから映像信号が出力されるタイミングが同期され、信号線駆動回路２３Ｃ、２３Ｄから映像信号が出力されるタイミングが同期される。また、信号線駆動回路２３Ａ、２３Ｂ、２３Ｃ、２３Ｄから映像信号が出力されるタイミングが同期されていてもよい。なお、領域２１Ａ、２１Ｂに映像信号を供給する信号線駆動回路は、信号線駆動回路２３Ａ、２３Ｂが一体化された回路によって構成されていてもよい。また、領域２１Ｃ、２１Ｄに映像信号を供給する信号線駆動回路は、信号線駆動回路２３Ｃ、２３Ｄが一体化された回路によって構成されていてもよい。また、信号線駆動回路２３Ａ、２３Ｂ、２３Ｃ、２３Ｄが、それぞれ複数の信号線駆動回路から構成されていてもよい。
【００９０】
画素２５は、表示素子を有する。画素２５に設けられる表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などが挙げられる。発光素子としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などが挙げられる。
【００９１】
画素２５の数は自由に設定することができる。高精細度の映像を表示するためには、画素を多く配置することが好ましい。例えば、２Ｋの映像を表示する場合は、１９２０×１０８０個以上の画素を設けることが好ましい。また、４Ｋの映像を表示する場合は、３８４０×２１６０個以上、または４０９６×２１６０個以上の画素を設けることが好ましい。また、８Ｋの映像を表示する場合は、７６８０×４３２０個以上、またはもしくは８１９２×４３２０個以上の画素を設けることが好ましい。また、画素部２１にはさらに多くの画素２５を設けることもできる。
【００９２】
なお、図２においては画素部２１を４つの領域に分割する場合を示すが、分割数は特に限定されず、自由に設定することができる。
【００９３】
図２に示すように、画素部２１を複数の領域に分割する場合、２つの領域のつなぎ目における映像の連続性が確保されることが好ましい。しかしながら、信号線ＳＬの寄生抵抗や寄生容量などの影響により、特につなぎ目とその近傍の画素２５が表示する階調には誤差が生じやすい。
【００９４】
例えば、図３に示すように、信号線ＳＬａ［１］及び信号線ＳＬｃ［１］に映像信号が供給される場合を考える。ここで、信号線ＳＬには、寄生抵抗ＰＲ、走査線ＧＬとの交差部などに形成される寄生容量ＰＣなどが付加される。より具体的には、信号線駆動回路２３と画素２５間の距離が長く、信号線ＳＬに形成される映像信号のパスが長くなるほど寄生抵抗ＰＲが増大する。また、走査線ＧＬと信号線ＳＬの交差部が多くなるほど寄生容量ＰＣが増大する。これにより映像信号の遅延などが生じ、画素２５に供給される映像信号に誤差が生じ得る。
【００９５】
映像信号の誤差は、信号線駆動回路２３から最も離れた画素２５（図中の画素２５Ａ、２５Ｂ）への映像信号の供給時に最大になる。そのため、これらの画素２５が隣接する領域（図中の領域Ｓ）においては、特に映像が不連続になりやすい。
【００９６】
他方、映像の連続性を確保するため、信号線ＳＬの終端付近に設けられた画素２５Ａ、２５Ｂに合わせて選択信号のパルス幅を設定することもできる。しかしながら、この場合、全ての画素２５の選択期間を長く設定することになるため、全行の選択に要する時間が長くなる。したがって、映像の更新に要する時間が長くなり、動作速度が低下する。
【００９７】
ここで、本発明の一態様の表示システムは、人工知能（ＡＩ：Ａｒｔｉｆｉｃｉａｌ  Ｉｎｔｅｌｌｉｇｅｎｃｅ）を利用して映像信号を補正する機能を有する第２の処理部４０を有する。具体的には、第２の処理部４０は、２つの領域のつなぎ目における映像の不連続性が緩和されるように、映像信号を補正することができる。これにより、つなぎ目が目立たない映像の表示が可能となり、表示部２０における表示品位を高めることができる。
【００９８】
なお、人工知能とは、人間の知能を模した計算機である。第２の処理部４０には、例えば、人工ニューラルネットワーク（ＡＮＮ：Ａｒｔｉｆｉｃｉａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）を用いることができる。人工ニューラルネットワークとは、ニューロンとシナプスで構成される神経網を模した回路であり、人工ニューラルネットワークは人工知能の一種である。本明細書等において「ニューラルネットワーク」と記載する場合、特に人工ニューラルネットワークを指す。
【００９９】
＜１−３．第２の処理部４０の構成例＞
図４に、第２の処理部４０の構成例を示す。
【０１００】
第２の処理部４０は、第１の層４１、第２の層４２、及び第３の層４３を有する。第２の処理部４０は、入力された第１の画像データＳＤ１を補正して、第２の画像データＳＤ２を生成する機能を有する。
【０１０１】
第１の層４１は、入力された第１の画像データＳＤ１を用いて、第１の画像データＳＤ１よりもデータ量の多い演算データを生成することができる。例えば、第１の画像データＳＤ１が、１画素につき、赤色（Ｒ）のデータ、緑色（Ｇ）のデータ、及び青色（Ｂ）のデータの３種類のデータから構成される場合、第１の層４１は、１画素につき、４種類以上のデータを有する演算データを生成する。これにより、第２の処理部４０における補正の精度を高めることができる。
【０１０２】
第２の層４２は、第１の層４１で生成された演算データに重み係数を乗算することができる。例えば、第２の層４２では、フィルタ処理を行うことができる。
【０１０３】
第３の層４３は、第２の層４２で重み係数が乗算された演算データを用いて、当該演算データよりもデータ量の少ない第２の画像データＳＤ２を生成することができる。第２の画像データＳＤ２が有するデータの数は、画素２５の構成に合わせて決定することができる。例えば、画素２５がＲＧＢの３つの副画素から構成される場合、第２の画像データＳＤ２は、１画素につきＲＧＢの３種類のデータから構成されることが好ましい。また、画素２５がＲＧＢＷ（白色）またはＲＧＢＹ（黄色）などの４つの副画素から構成される場合、第２の画像データＳＤ２は、１画素につきＲＧＢＷまたはＲＧＢＹなどの４種類のデータから構成されることが好ましい。
【０１０４】
図５に、第２の処理部４０の学習及び推論の具体例を示す。図５（Ａ）は第２の処理部４０の学習前の状態を示す。図５（Ｂ）は第２の処理部４０の学習時の状態を示す。図５（Ｃ）は学習後の第２の処理部４０の推論時の状態を示す。
【０１０５】
まず、図５（Ａ）において、第１の処理部３３から第１の画像データＳＤ１が出力される。第１の画像データＳＤ１は、映像Ａに対応する画像データである。第２の処理部４０の学習前においては第１の画像データＳＤ１の補正は行われず、第１の画像データＳＤ１は第２の処理部４０を介して信号線駆動回路２３に出力される。そして、第１の画像データＳＤ１は画素部２１に供給され、画素部２１は第１の画像データＳＤ１に基づいて映像を表示する。このとき実際に画素部２１に表示される映像を、映像Ｂとする。なお、映像Ｂは、第１の画像データＳＤ１を、第１の処理部３３から直接（つまり、第２の処理部４０を介さずに）、信号線駆動回路２３に供給することで、画素部２１に表示されてもよい。
【０１０６】
ここで、画素部２１が複数の領域に分割されている場合、前述の通り、つなぎ目の領域Ｓ（図３参照）付近において映像が不連続になることがある。図５（Ａ）には、映像Ｂにつなぎ目が視認されている状態を示している。
【０１０７】
映像Ｂにつなぎ目や表示ムラなどが視認される場合、第２の処理部４０の学習を行う。
【０１０８】
第２の処理部４０の学習では、画素部２１に実際に表示されている映像Ｂに対応する画像データ（以下、画像データＤＤ１と記す）を学習データとして用いる。
【０１０９】
画像データＤＤ１は、例えば、画素部２１に表示された映像をイメージセンサ、カメラなどで撮像することにより取得することができる。また、画素２５から得られる信号（例えば、画素２５に保持されている電位、画素２５を流れる電流など）から、画素２５の階調を判別することが可能な場合は、当該信号を読み出すことによって画像データＤＤ１を取得することもできる。
【０１１０】
また、画像データＤＤ１は、輝度データを有することが好ましい。輝度データは、輝度計を用いて取得することができる。具体的には、２次元輝度計（２次元色彩輝度計ともいう）、またはディスプレイの光学検査システムなどを用いることで、画素部２１の輝度分布を高い精度で取得することができる。輝度データを用いることで、階調データを用いる場合に比べて、表示ムラをより詳細に把握することができる。これにより、画像補正の精度を高めることができる。なお、取得した輝度データは、適宜、規格化して用いることができる。
【０１１１】
例えば、表示ムラが見えやすい表示（灰色表示など）で、輝度データを取得することが好ましい。これにより、補正の効果を高めることができる。
【０１１２】
第１の画像データＳＤ１は、座標データと、複数の階調データと、を有する。複数の階調データは、それぞれ異なる色の階調データである。ここでは、第１の画像データＳＤ１が、３つの色の階調データ（赤色の階調データ、緑色の階調データ、及び青色の階調データ）を有する場合を例に説明する。各色の階調データは、それぞれ異なる座標に対応する複数の階調値を有する。
【０１１３】
例えば、赤色の階調データで表すことができる階調数がｋビット（２ｋ階調）（ｋは２以上の整数）のとき、赤色の階調データが有する複数の階調値は、それぞれ、２ｋ−２以上３×２ｋ−２以下であることが好ましい。座標ごとに階調値が異なっていてもよいが、全ての座標で階調値が同じ値であることが好ましい。同様に、緑色の階調データで表すことができる階調数がｍビット（２ｍ階調）（ｍは２以上の整数）のとき、緑色の階調データが有する複数の階調値は、それぞれ、２ｍ−２以上３×２ｍ−２以下であることが好ましい。青色の階調データで表すことができる階調数がｎビット（２ｎ階調）（ｎは２以上の整数）のとき、青色の階調データが有する複数の階調値は、それぞれ、２ｎ−２以上３×２ｎ−２以下であることが好ましい。各色の階調データで表現できる階調数が同じ場合、全ての色の階調データが有する複数の階調値が同じ値であることが好ましい。なお、色によって表現できる階調数が異なる場合などは、色ごとに階調値が異なっていてもよい。
【０１１４】
また、第１の画像データＳＤ１が、赤色表示、緑色表示、青色表示のそれぞれで、輝度データを取得してもよい。これにより、色ムラも補正することができ、表示品位をより高めることができる。
【０１１５】
ここでは、赤色表示を行う場合を例に説明する。赤色の階調データで表すことができる階調数がｋビット（２ｋ階調）（ｋは２以上の整数）のとき、赤色の階調データが有する複数の階調値は、それぞれ、２ｋ−２以上３×２ｋ−２以下であることが好ましい。具体的には、赤色の階調データで表すことができる階調数が８ビット（２５６階調）のとき、赤色の階調データが有する複数の階調値は、それぞれ、２６以上３×２６以下（つまり、６４以上１９２以下）であることが好ましい。座標ごとに階調値が異なっていてもよいが、全ての座標で階調値が同じ値であることが好ましい。そして、緑色の階調データが有する複数の階調値と、青色の階調データが有する複数の階調値と、は、０であることが好ましい。
【０１１６】
なお、画像データＤＤ１の解像度（画素数）は、画素部２１の解像度（画素数）と同一とすることが好ましい。または、画像データＤＤ１の解像度が、画素部２１の解像度と異なる場合、画素部２１の解像度と揃える処理を、第２の処理部４０とは異なる部分で行うことが好ましい。
【０１１７】
第２の処理部４０の学習は、教師あり学習であることが好ましい。教師データとしては、第１の画像データＳＤ１を用いることが好ましい。
【０１１８】
具体的には、図５（Ｂ）に示すように、第２の処理部４０に画像データＤＤ１が供給される。第２の処理部４０では、補正後の画像データＤＤ２と第１の画像データＳＤ１との差分が一定以下になるように、第２の処理部４０で用いる重み係数が更新される。重み係数の更新には、勾配降下法などを用いることができる。勾配の算出には、誤差逆伝播方式などを用いることができる。重み係数の更新は、画像データＤＤ２と第１の画像データＳＤ１との差分が一定以下になるまで繰り返される。なお、差分の許容範囲は自由に設定することができる。
【０１１９】
そして、最終的に画像データＤＤ２と第１の画像データＳＤ１との差分が一定以下になると、第２の処理部４０の学習が終了する。図５（Ｂ）に示すように、学習が終了した第２の処理部４０に、画像データＤＤ１が入力されると、補正された画像データＤＤ２が信号線駆動回路２３に出力される。そして、画像データＤＤ２は画素部２１に供給され、画素部２１は画像データＤＤ２に基づいて映像を表示する。このとき実際に画素部２１に表示される映像は、映像Ｂと同様である（差分が一定以下である）。
【０１２０】
なお、第２の処理部４０で用いる重み係数の初期値は、乱数によって決定してもよい。なお、重み係数の初期値は学習速度（例えば、重み係数の収束速度、第２の処理部４０の予測精度など）に影響を与える場合があるため、学習速度が遅い場合は、重み係数の初期値を変更してもよい。また、重み係数の初期値は事前学習によって決定してもよい。
【０１２１】
次に、上記の学習を行った第２の処理部４０の推論により、第１の画像データＳＤ１を補正する。図５（Ｃ）に示すように、第２の処理部４０に第１の画像データＳＤ１が入力されると、第２の処理部４０は、学習によって更新された重み係数を用いて演算を行い、第１の画像データＳＤ１を補正する。そして、演算結果が第２の画像データＳＤ２として第２の処理部４０から出力され、信号線駆動回路２３を介して画素部２１に供給される。
【０１２２】
ここで、第２の画像データＳＤ２は、映像Ｂのつなぎ目を補正するように学習を行った第２の処理部４０（図５（Ｂ））によって補正された画像データである。そのため、第２の画像データＳＤ２を画素部２１に供給することにより、つなぎ目が視認されない連続的な映像Ｃが表示される。映像Ｃは、映像Ａと同様である（差分が一定以下である）。
【０１２３】
なお、第１の画像データＳＤ１の補正は、画素ごとに行うことができる。この場合、第２の処理部４０の推論時において、用いられる重み係数は画素ごとに異なる。
【０１２４】
また、第１の画像データＳＤ１の補正は、所定の領域の画素のみに対して行うこともできる。例えば、補正の対象を図３に示す領域Ｓ（領域２１Ａと領域２１Ｃが隣接する領域）の周辺に限定することもできる。
【０１２５】
第１の画像データＳＤ１のうち、領域Ｓとその周辺に供給される画像データのみを補正する場合は、図５における映像Ａ及び映像Ｂから、領域Ｓとその周辺領域の画像データのみを抽出して学習を行う。そして、第２の処理部４０は、第１の画像データＳＤ１のうち領域Ｓとその周辺に供給される画像データを補正し、その他の画像データは補正しない。
【０１２６】
このように、第２の処理部４０によって画像データが補正される画素の数を減らすことにより、第２の処理部４０の演算量を低減することができる。よって、消費電力の低減及び演算の高速化を図ることができる。
【０１２７】
なお、信号が補正される領域は自由に設定することができる。例えば、走査線ＧＬａ［ｉ］乃至ＧＬａ［ｍ］（ｉは、３ｍ／４以上ｍ以下の任意の整数）と接続された画素２５、及び、走査線ＧＬｂ［ｉ］乃至ＧＬｂ［ｍ］と接続された画素２５に供給される信号を、第２の処理部４０によって補正することができる。
【０１２８】
また、第１の処理部３３によって補正処理（ガンマ補正、調光、調色など）が行われる場合は、第２の処理部４０の学習時、学習データとして当該補正処理を行う前の画像データを用いてもよいし、当該補正処理を行った後の画像データを用いてもよい。当該補正処理を行う前の画像データを用いる場合、第２の処理部４０で当該補正処理を行ってもよい。これにより、第１の処理部３３での補正処理を省略または削減することができ、信号処理を簡易化することができる。
【０１２９】
以上のように、第２の処理部４０を用いて画像データを補正することにより、つなぎ目が視認されない映像の表示が可能となり、高解像度の映像の品質を向上させることができる。
【０１３０】
なお、第２の処理部４０の学習は、信号生成部３０の外部に設けられた演算処理装置５０などを用いて行うことができる。演算処理装置５０に搭載されたソフトウェアを用いて、第２の処理部４０の学習を行うことができる。そして、学習によって得られた重み係数を、受信部３４を介して第２の処理部４０に供給することにより、第２の処理部４０で用いる重み係数を更新することができる。このように、第２の処理部４０の学習を表示システムの外部で行うことにより、表示システムの構成を簡易化することができる。
【０１３１】
また、重み係数の更新は、ユーザーがリモートコントローラなどを用いて受信部３４に制御信号を送信することによって行うこともできる。これにより、製品出荷後においても、ユーザーが容易に製品のアップグレードを行うことができる。
【０１３２】
また、重み係数の更新は、特定の権利を有するユーザーが利用する表示システムにのみ許可することもできる。これにより、特定のユーザーのみに高品質のテレビ放送を提供するなどのサービスが可能となる。
【０１３３】
次に、図６〜図９を用いて、第２の処理部４０で行われる処理について説明する。図６を用いて、第１の層４１で行われる処理について説明する。図７を用いて、第２の層４２で行われる処理について説明する。図８及び図９を用いて、第３の層４３で行われる処理について説明する。
【０１３４】
まず、画像データ８１が、第１の層４１に入力される。図６に示すように、第１の層４１では、画像データ８１を用いて、演算データ８３を生成する。
【０１３５】
画像データ８１は、推論時においては、図５（Ａ）などに示す第１の画像データＳＤ１に相当し、学習時においては、図５（Ｂ）などに示す画像データＤＤ１に相当する。
【０１３６】
画像データ８１は、１つ以上の画像データ６１を有する。図６では、画像データ８１が、画像データ６１を３個有する例を示す。具体的には、図６に示す画像データ８１は、画像データ６１Ｒ、画像データ６１Ｇ、及び画像データ６１Ｂを有する。
【０１３７】
画像データ６１Ｒは、複数の画素データ６２Ｒを有する。画像データ６１Ｇは、複数の画素データ６２Ｇを有する。画像データ６１Ｂは、複数の画素データ６２Ｂを有する。画素データ６２Ｒの数、画素データ６２Ｇの数、及び画素データ６２Ｂの数は、それぞれ、画像データ８１が有する画素数と同数である。
【０１３８】
本明細書等では、画素２５［ｉ，ｊ］に対応する画素データ６２Ｒを、画素データ６２Ｒ［ｉ，ｊ］と記す。同様に、画素２５［ｉ，ｊ］に対応する画素データ６２Ｇを、画素データ６２Ｇ［ｉ，ｊ］と記し、画素２５［ｉ，ｊ］に対応する画素データ６２Ｂを、画素データ６２Ｂ［ｉ，ｊ］と記す。
【０１３９】
画像データ８１は、画素１つにつき、画素データ６２を３個有する。つまり、画像データ６１の個数と、画素１つあたりの画素データ６２の個数は、同じである。具体的には、画像データ８１は、画素２５［ｉ，ｊ］に対応する、画素データ６２Ｒ［ｉ，ｊ］、画素データ６２Ｇ［ｉ，ｊ］、及び画素データ６２Ｂ［ｉ，ｊ］を有する。
【０１４０】
演算データ８３は、複数の演算データ６３を有する。演算データ６３の個数は、画像データ６１の個数より多い。図６では、画像データ８１を用いて、ｎ個（ｎは４以上の整数）の演算データ６３を生成する例を示す。演算データ８３は、画像データ８１よりもデータ量が多くなる。これにより、第２の層４２で演算に用いるデータ量を多くすることができ、第２の処理部４０における画像データの補正の精度を高めることができる。
【０１４１】
演算データ６３（ｘ）（ｘは、１以上ｎ以下の整数）は、複数の演算データ６４（ｘ）を有する。演算データ６４（ｘ）の数は、画像データ８１が有する画素数と同数である。本明細書では、画素２５［ｉ，ｊ］に対応する演算データ６４（ｘ）を、演算データ６４（ｘ）［ｉ，ｊ］と記す。
【０１４２】
ｎ個の演算データ６３は、それぞれ独立に生成される。また、複数の演算データ６４は、それぞれ独立に生成される。
【０１４３】
ここでは、演算データ６３（１）が有する演算データ６４（１）［ｉ，ｊ］の生成方法と、演算データ６３（２）が有する演算データ６４（２）［ｉ，ｊ］の生成方法と、を例に挙げて説明する。
【０１４４】
画素２５［ｉ，ｊ］に対応する、３つの画素データ６２に、それぞれ異なる重み係数を乗算し、これら３つの積を加算することで、演算データ６４（１）［ｉ，ｊ］を生成することができる。具体的には、画素データ６２Ｒ［ｉ，ｊ］と重み係数ｗ（１１）Ｒ［ｉ，ｊ］とを乗算した積と、画素データ６２Ｇ［ｉ，ｊ］と重み係数ｗ（１１）Ｇ［ｉ，ｊ］とを乗算した積と、画素データ６２Ｂ［ｉ，ｊ］と重み係数ｗ（１１）Ｂ［ｉ，ｊ］とを乗算した積と、を加算することで、演算データ６４（１）［ｉ，ｊ］を生成することができる。
【０１４５】
また、画素２５［ｉ，ｊ］に対応する、３つの画素データ６２に、演算データ６４（１）［ｉ，ｊ］の生成時とは異なる重み係数を乗算し、これら３つの積を加算することで、演算データ６４（２）［ｉ，ｊ］を生成することができる。具体的には、画素データ６２Ｒ［ｉ，ｊ］と重み係数ｗ（１２）Ｒ［ｉ，ｊ］とを乗算した積と、画素データ６２Ｇ［ｉ，ｊ］と重み係数ｗ（１２）Ｇ［ｉ，ｊ］とを乗算した積と、画素データ６２Ｂ［ｉ，ｊ］と重み係数ｗ（１２）Ｂ［ｉ，ｊ］とを乗算した積と、を加算することで、演算データ６４（２）［ｉ，ｊ］を生成することができる。
【０１４６】
同様に、画素２５［ｉ，ｊ］に対応する、３つの画素データ６２に、他の演算データ６４の生成時とは異なる重み係数を乗算し、これら３つの積を加算することで、ｎ個の演算データ６４を生成することができる。１つの画素に対応する演算データ６３の個数が多いほど、第２の層４２で用いる重み係数の数を増やすことができる。そのため、第２の処理部４０における補正の精度を高めることができ好ましい。
【０１４７】
重み係数の個数は、画素データ６２の個数と同数であることが好ましい。これにより、画素データ６２ごとに重み係数を決定することができるため、第１の層４１における処理の精度を高めることができる。なお、場合によっては、重み係数の個数を、画素データ６２の個数よりも少なくしてもよく、例えば、画像データ６１ごとまたは画素２５ごとに、重み係数を決定してもよい。
【０１４８】
第１の層４１では、画像データ６１Ｒ、画像データ６１Ｇ、及び画像データ６１Ｂそれぞれが有する１つの画素２５［ｉ，ｊ］に対応する画素データを１つに畳み込むことで、演算データ６４（ｘ）［ｉ，ｊ］を生成する。そのため、第１の層４１は、畳み込みニューラルネットワーク（Ｃｏｎｖｏｌｕｔｉｏｎａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ：ＣＮＮ）を用いているということができる。また、第１の層４１による演算に用いられる重み係数は、サイズが１×１のフィルタのフィルタ値に相当する。
【０１４９】
次に、演算データ８３が、第１の層４１から第２の層４２に入力される。図７に示すように、第２の層４２では、演算データ８３を用いて、演算データ８５を生成する。
【０１５０】
演算データ８５は、複数の演算データ６５を有する。演算データ６５の個数は、演算データ６３の個数と同数である。図７では、演算データ８３を用いて、ｎ個（ｎは４以上の整数）の演算データ６５を生成する例を示す。
【０１５１】
演算データ６５（ｘ）（ｘは、１以上ｎ以下の整数）は、複数の演算データ６６（ｘ）を有する。演算データ６６（ｘ）の数は、画像データ８１が有する画素数と同数である。本明細書では、画素２５［ｉ，ｊ］に対応する演算データ６６（ｘ）を、演算データ６６（ｘ）［ｉ，ｊ］と記す。
【０１５２】
ｎ個の演算データ６５は、それぞれ独立に生成される。また、複数の演算データ６６は、それぞれ独立に生成される。
【０１５３】
ここでは、演算データ６５（１）が有する演算データ６６（１）［ｉ，ｊ］の生成方法と、演算データ６５（２）が有する演算データ６６（２）［ｉ，ｊ］の生成方法と、を例に挙げて説明する。
【０１５４】
画素２５［ｉ，ｊ］に対応する、演算データ６３（１）［ｉ，ｊ］に、重み係数ｗ（２１）［ｉ，ｊ］を乗算することで、演算データ６６（１）［ｉ，ｊ］を生成することができる。
【０１５５】
画素２５［ｉ，ｊ］に対応する、演算データ６３（２）［ｉ，ｊ］に、重み係数ｗ（２２）［ｉ，ｊ］を乗算することで、演算データ６６（２）［ｉ，ｊ］を生成することができる。
【０１５６】
同様に、画素２５［ｉ，ｊ］に対応するｎ個の演算データ６３に、それぞれ異なる重み係数を乗算することで、ｎ個の演算データ６６を生成することができる。１つの画素に対応する演算データ６３の個数が多いほど、演算データ６３に様々な重み係数を乗算することができる。そのため、第１の層４１を介さずに、画像データ８１を第２の層４２に直接入力する場合に比べて、演算データ６３を第２の層４２に入力する方が、第２の処理部４０において、高い精度でデータを補正することができる。これにより、第２の処理部４０は、高精度で、画像データを補正することができ、表示部の表示品位を高めることができる。
【０１５７】
重み係数の個数は、演算データ６４の個数と同数であることが好ましい。これにより、演算データ６４ごとに重み係数を決定することができるため、第２の層４２における処理の精度を高めることができる。なお、場合によっては、重み係数の個数を、演算データ６４の個数よりも少なくしてもよく、例えば、演算データ６３ごとまたは画素２５ごとに、重み係数を決定してもよい。
【０１５８】
そして、演算データ８５が、第２の層４２から第３の層４３に入力される。図８に示すように、第３の層４３では、演算データ８５を用いて、画像データ８７を生成する。
【０１５９】
画像データ８７は、推論時においては、図５（Ｃ）などに示す第２の画像データＳＤ２に相当し、学習時においては、図５（Ｂ）などに示す画像データＤＤ２に相当する。
【０１６０】
画像データ８７は、１つ以上の画像データ６７を有する。画像データ６７の個数は、演算データ６５の個数より少ない。画像データ６７の数は、画素２５が有する副画素の数と揃えることが好ましい。図８では、画像データ８７が、画像データ６７を３個有する例を示す。具体的には、図８に示す画像データ８７は、画像データ６７Ｒ、画像データ６７Ｇ、及び画像データ６７Ｂを有する。
【０１６１】
画像データ６７Ｒは、複数の画素データ６８Ｒを有する。画像データ６７Ｇは、複数の画素データ６８Ｇを有する。画像データ６７Ｂは、複数の画素データ６８Ｂを有する。
【０１６２】
本明細書等では、画素２５［ｉ，ｊ］に対応する画素データ６８Ｒを、画素データ６８Ｒ［ｉ，ｊ］と記す。同様に、画素２５［ｉ，ｊ］に対応する画素データ６８Ｇを、画素データ６８Ｇ［ｉ，ｊ］と記し、画素２５［ｉ，ｊ］に対応する画素データ６８Ｂを、画素データ６８Ｂ［ｉ，ｊ］と記す。
【０１６３】
図９に、変形例を示す。図９では、画像データ８７が、画像データ６７を４個有する例を示す。具体的には、図９に示す画像データ８７は、画像データ６７Ｒ、画像データ６７Ｇ、画像データ６７Ｂ、及び画像データ６７Ｗを有する。
【０１６４】
画像データ６７は、それぞれ独立に生成される。また、複数の画素データ６８は、それぞれ独立に生成される。
【０１６５】
ここでは、画像データ６７Ｒが有する画素データ６８Ｒ［ｉ，ｊ］の生成方法と、画像データ６７Ｇが有する画素データ６８Ｇ［ｉ，ｊ］の生成方法と、を例に挙げて説明する。
【０１６６】
画素２５［ｉ，ｊ］に対応する、ｎ個の演算データ６６に、それぞれ異なる重み係数を乗算し、これらｎ個の積を加算することで、画素データ６８Ｒ［ｉ，ｊ］を生成することができる。具体的には、演算データ６６（１）［ｉ，ｊ］と重み係数ｗ（３１）Ｒ［ｉ，ｊ］とを乗算した積、演算データ６６（２）［ｉ，ｊ］と重み係数ｗ（３２）Ｒ［ｉ，ｊ］とを乗算した積、・・・及び、演算データ６６（ｎ）［ｉ，ｊ］と重み係数ｗ（３ｎ）Ｒ［ｉ，ｊ］とを乗算した積を加算することで、画素データ６８Ｒ［ｉ，ｊ］を生成することができる。
【０１６７】
また、画素２５［ｉ，ｊ］に対応する、ｎ個の演算データ６６に、画素データ６８Ｇ［ｉ，ｊ］の生成時とは異なる重み係数を乗算し、これらｎ個の積を加算することで、画素データ６８Ｇ［ｉ，ｊ］を生成することができる。具体的には、演算データ６６（１）［ｉ，ｊ］と重み係数ｗ（３１）Ｇ［ｉ，ｊ］とを乗算した積、演算データ６６（２）［ｉ，ｊ］と重み係数ｗ（３２）Ｇ［ｉ，ｊ］とを乗算した積、・・・及び、演算データ６６（ｎ）［ｉ，ｊ］と重み係数ｗ（３ｎ）Ｇ［ｉ，ｊ］とを乗算した積を加算することで、画素データ６８Ｇ［ｉ，ｊ］を生成することができる。
【０１６８】
同様に、画素２５［ｉ，ｊ］に対応する、ｎ個の演算データ６６に、他の画素データ６８の生成時とは異なる重み係数を乗算し、これらｎ個の積を加算することで、ｎ個の画素データ６８を生成することができる。
【０１６９】
１つの演算データ６６（１）［ｉ，ｊ］は、画素データ６８Ｒ［ｉ，ｊ］、画素データ６８Ｇ［ｉ，ｊ］、及び画素データ６８Ｂ［ｉ，ｊ］の生成に用いられる。これら３つの画素データ６８は、演算データ６６（１）［ｉ，ｊ］に、それぞれ異なる重み係数を乗算することで生成されることが好ましい。
【０１７０】
重み係数の個数は、演算データ６６の個数と同数であることが好ましい。これにより、演算データ６６ごとに重み係数を決定することができるため、第３の層４３における処理の精度を高めることができる。なお、場合によっては、重み係数の個数を、演算データ６６の個数よりも少なくしてもよく、例えば、演算データ６５ごとまたは画素２５ごとに、重み係数を決定してもよい。
【０１７１】
第３の層４３では、ｎ個の演算データ６５が有する１つの画素２５［ｉ，ｊ］に対応する演算データ６６を１つに畳み込むことで、画素データ６８Ｒ［ｉ，ｊ］を生成する。そのため、第３の層４３は、第１の層４１と同様に、畳み込みニューラルネットワークを用いているということができる。
【０１７２】
以上のような３つの層を有する第２の処理部４０を用いて、画像データを補正することで、本発明の一態様の表示システムにおいて、ムラやつなぎ目が目立たない映像を表示させることができる。
【０１７３】
また、第２の処理部４０では、第１の処理部３３で行うことができる画像処理の一部または全部を行うことができてもよい。これにより、第１の処理部３３の簡略化または省略が可能となる。例えば、第２の処理部４０は、階調変換処理を行うことができてもよい。具体的には、第２の処理部４０は、８ビット階調（２５６階調）の第１の画像データＳＤ１を用いて、１２ビット階調（４０９６階調）の第２の画像データＳＤ２を生成する機能を有していてもよい。
【０１７４】
＜１−４．画素部の構成例２＞
図１０に、図２とは異なる表示部２０の構成例を示す。表示部２０は、画素部２１が４つに分割された構成である。
【０１７５】
図１０に示す表示部２０は、１列の画素２５に対して２本の信号線ＳＬを設け、画素２５が電気的に接続する信号線ＳＬを一行毎に切り替える方式が適用されている点で、図２に示す表示部２０と異なる。
【０１７６】
表示部２０は、画素部２１、４つの走査線駆動回路２２（走査線駆動回路２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ）、及び４つの信号線駆動回路２３（信号線駆動回路２３Ａ、２３Ｂ、２３Ｃ、２３Ｄ）を有する。
【０１７７】
図１０に示すように、画素部２１は、複数の画素２５を有する。図１０では、画素部２１が、４ｍ行２ｎ列（ｍ及びｎはそれぞれ１以上の整数）のマトリクス状に配置された複数の画素２５を有する例を示す。
【０１７８】
画素部２１は、４つの領域（領域２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ）に分割されている。４つの領域は、それぞれ２ｍ行ｎ列のマトリクス状に配置された複数の画素２５を有する。
【０１７９】
表示部２０は、ｍ本の走査線ＧＬＡ、ｍ本の走査線ＧＬＢ、２ｍ本の走査線ＧＬａ、及び２ｍ本の走査線ＧＬｂを有する。走査線ＧＬＡ［ｉ］（ｉは１以上ｍ以下の整数）は、走査線ＧＬａ［２ｉ−１］及び走査線ＧＬａ［２ｉ］と電気的に接続されており、走査線ＧＬａと電気的に接続された画素２５は、２行同時に選択される。同様に、走査線ＧＬＢ［ｉ］（ｉは１以上ｍ以下の整数）は、走査線ＧＬｂ［２ｉ−１］及び走査線ＧＬｂ［２ｉ］と電気的に接続されており、走査線ＧＬｂと電気的に接続された画素２５は、２行同時に選択される。
【０１８０】
画素２５を２行同時に選択することができるため、映像信号の書き込み時間を長くすることができる。よって、フレーム周波数を高めた高速駆動時においても、映像信号の書き込み不足を防ぐことができる。例えば、フレーム周波数が１２０Ｈｚ以上である場合にも、映像信号の書き込み不足を防ぐことができる。
【０１８１】
また、本発明の一態様において、１列の画素２５に対して２本の信号線ＳＬを設ける構成に限らず、１列の画素２５に対して３本、４本、または５本以上の信号線ＳＬを設けてもよい。
【０１８２】
＜１−５．表示システムの構成例２＞
次に、表示システムが有する表示部が、複数の表示パネルを有する場合について説明する。
【０１８３】
図１１に、表示システム１０Ｃのブロック図を示す。
【０１８４】
表示システム１０Ｃは、外部から受信したデータを用いて、画像データを生成する機能と、当該画像データに基づいて、映像を表示する機能と、を有する。
【０１８５】
表示システム１０Ｃは、表示部２０Ｃ及び信号生成部３０Ｃを有する。表示部２０Ｃは、複数の表示パネルＤＰを有する。信号生成部３０Ｃは、外部から受信したデータを用いて、画像データを生成する機能を有する。表示パネルＤＰは、当該画像データに基づいて、映像を表示する機能を有する。
【０１８６】
図１１では、表示部２０Ｃが、ｘ行ｙ列（ｘ、ｙはそれぞれ１以上の整数）のマトリクス状に配置された複数の表示パネルＤＰを有する例を示す。表示パネルＤＰの表示はそれぞれ独立に制御することができる。
【０１８７】
複数の表示パネルＤＰを一以上の方向（例えば、一列またはマトリクス状等）に並べることで、広い表示領域を有する表示部２０Ｃを作製することができる。
【０１８８】
複数の表示パネルＤＰを用いて大型の表示部２０Ｃを作製する場合、１つの表示パネルＤＰの大きさは大型である必要がない。したがって、表示パネルＤＰを作製するための製造装置を大型化しなくてもよく、省スペース化が可能である。また、中小型の表示パネルの製造装置を用いることができ、表示部２０Ｃの大型化のために新規な製造装置を利用しなくてもよいため、製造コストを抑えることができる。また、表示パネルＤＰの大型化に伴う歩留まりの低下を抑制できる。
【０１８９】
表示パネルＤＰの大きさが同じである場合、１つの表示パネルＤＰを有する表示部に比べ、複数の表示パネルＤＰを有する表示部の方が、表示領域が広く、一度に表示できる情報量が多い等の効果を有する。
【０１９０】
信号生成部３０Ｃは、図１（Ａ）に示す信号生成部３０Ａの構成に加えて、分割部４５を有する。
【０１９１】
分割部４５は、第２の処理部４０から入力された第２の画像データＳＤ２を分割する機能を有する。第２の画像データＳＤ２は、表示部２０Ｃに設けられた表示パネルＤＰと同じ数に分割される。図１１においては、第２の画像データＳＤ２がｘ×ｙ個（第２の画像データＳＤ２［１，１］乃至ＳＤ２［ｘ，ｙ］）に分割され、表示部２０Ｃに出力される。第２の画像データＳＤ２［ｐ，ｑ］（ｐは１以上ｘ以下の整数、ｑは１以上ｙ以下の整数）は、それぞれ、表示パネルＤＰ［ｐ，ｑ］に表示される画像に対応する画像データである。分割部４５は、制御部３６から制御信号を供給される。
【０１９２】
表示パネルＤＰには、信号生成部３０Ｃから供給された映像信号が入力される。
【０１９３】
図１２（Ａ）に、表示パネルＤＰ［１，１］乃至ＤＰ［ｘ，ｙ］に信号生成部３０Ｃから映像信号が供給される様子を示す。表示部２０Ｃには、ｘ×ｙ個に分割された第２の画像データＳＤ２（第２の画像データＳＤ２［１，１］乃至ＳＤ２［ｘ，ｙ］）が入力される。第２の画像データＳＤ２［ｐ，ｑ］が表示パネルＤＰ［ｐ，ｑ］に入力される。
【０１９４】
図１２（Ｂ）に、表示パネルＤＰ［ｐ，ｑ］の構成例を示す。
【０１９５】
表示パネルＤＰ［ｐ，ｑ］は、画素部２１、走査線駆動回路２２、及び信号線駆動回路２３を有する。画素部２１、走査線駆動回路２２、及び信号線駆動回路２３の機能については、図１（Ａ）を用いた説明を参照できる。
【０１９６】
画素部２１は、複数の画素２５を有する。複数の画素２５は、それぞれ、複数の走査線ＧＬのいずれか一つと、電気的に接続されている。複数の走査線ＧＬは、それぞれ、走査線駆動回路２２と電気的に接続されている。複数の画素２５は、それぞれ、複数の信号線ＳＬのいずれか一つと、電気的に接続されている。複数の信号線ＳＬは、それぞれ、信号線駆動回路２３と電気的に接続されている。
【０１９７】
ここで、表示パネルＤＰが、画素部２１を囲むように非表示領域を有する場合を考える。このとき、例えば、複数の表示パネルＤＰの出力画像を合わせて一つの画像を表示すると、当該一つの画像は、表示システム１０Ｃの使用者にとって分離したように視認されてしまう。
【０１９８】
表示パネルＤＰの非表示領域を狭くする（狭額縁な表示パネルＤＰを用いる）ことで、各表示パネルＤＰの表示が分離して見えることを抑制できるが、表示パネルＤＰの非表示領域を完全になくすことは困難である。
【０１９９】
また、表示パネルＤＰの非表示領域の面積が狭いと、表示パネルＤＰの端部と表示パネルＤＰ内の素子との距離が短くなり、表示パネルＤＰの外部から侵入する不純物によって、素子が劣化しやすくなる場合がある。
【０２００】
そこで、本発明の一態様では、複数の表示パネルＤＰの一部が重なるように配置する。重ねた２つの表示パネルＤＰのうち、少なくとも表示面側（上側）に位置する表示パネルＤＰは、可視光を透過する領域を画素部２１と隣接して有する。本発明の一態様では、下側に配置される表示パネルＤＰの画素部２１と、上側に配置される表示パネルＤＰの可視光を透過する領域とが重なる。したがって、重ねた２つの表示パネルＤＰの画素部２１の間の非表示領域を縮小すること、さらには無くすことができる。これにより、使用者から表示パネルＤＰのつなぎ目が認識されにくい、大型の表示部２０Ｃを実現することができる。
【０２０１】
上側に位置する表示パネルＤＰの非表示領域の少なくとも一部は、可視光を透過する領域であり、下側に位置する表示パネルＤＰの画素部２１と重ねることができる。また、下側に位置する表示パネルＤＰの非表示領域の少なくとも一部は、上側に位置する表示パネルＤＰの画素部２１、または可視光を遮る領域と重ねることができる。これらの部分については、表示部２０Ｃの狭額縁化（画素部以外の面積の縮小化）に影響しないため、面積の縮小化をしなくてもよい。
【０２０２】
表示パネルＤＰの非表示領域が広いと、表示パネルＤＰの端部と表示パネルＤＰ内の素子との距離が長くなり、表示パネルＤＰの外部から侵入する不純物によって、素子が劣化することを抑制できる。例えば、表示素子として有機ＥＬ素子を用いる場合は、表示パネルＤＰの端部と有機ＥＬ素子との距離を長くするほど、表示パネルＤＰの外部から水分または酸素等の不純物が有機ＥＬ素子に侵入しにくくなる（または到達しにくくなる）。本発明の一態様の表示システムでは、表示パネルＤＰの非表示領域の面積を十分に確保できるため、有機ＥＬ素子等を用いた表示パネルＤＰを適用しても、信頼性が高い大型の表示部２０Ｃを実現できる。
【０２０３】
このように、表示部２０Ｃに複数の表示パネルＤＰが設けられる場合、隣接する表示パネルＤＰ間において画素部２１が連続するように、複数の表示パネルＤＰが配置されることが好ましい。
【０２０４】
図１３（Ａ）に、表示パネルＤＰの構成例を示し、図１３（Ｂ）、（Ｃ）に表示パネルＤＰの配置例を示す。
【０２０５】
図１３（Ａ）に示す表示パネルＤＰは、画素部７１、可視光を透過する領域７２、及び可視光を遮る領域７３を有する。可視光を透過する領域７２及び可視光を遮る領域７３は、それぞれ、画素部７１と隣接して設けられる。図１３（Ａ）では、表示パネルＤＰにＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）７４が設けられている例を示す。
【０２０６】
画素部７１には、複数の画素が含まれる。可視光を透過する領域７２には、表示パネルＤＰを構成する一対の基板、及び当該一対の基板に挟持された表示素子を封止するための封止材などが設けられていてもよい。このとき、可視光を透過する領域７２に設けられる部材には、可視光に対して透光性を有する材料を用いる。可視光を遮る領域７３には、画素部７１に含まれる画素と電気的に接続された配線などが設けられていてもよい。また、可視光を遮る領域７３には、走査線駆動回路２２及び信号線駆動回路２３の一方又は双方が設けられていてもよい。また、可視光を遮る領域７３には、ＦＰＣ７４と接続された端子、当該端子と接続された配線などが設けられていてもよい。
【０２０７】
図１３（Ｂ）、（Ｃ）は、図１３（Ａ）に示す表示パネルＤＰを２×２のマトリクス状に（縦方向及び横方向にそれぞれ２つずつ）配置した例である。図１３（Ｂ）は、表示パネルＤＰの表示面側の斜視図であり、図１３（Ｃ）は、表示パネルＤＰの表示面とは反対側の斜視図である。
【０２０８】
４つの表示パネルＤＰ（表示パネルＤＰａ、ＤＰｂ、ＤＰｃ、ＤＰｄ）は、互いに重なる領域を有するように配置されている。具体的には、１つの表示パネルＤＰが有する可視光を透過する領域７２が、他の表示パネルＤＰが有する画素部７１の上（表示面側）に重畳する領域を有するように、表示パネルＤＰａ、ＤＰｂ、ＤＰｃ、ＤＰｄが配置されている。また、１つの表示パネルＤＰが有する可視光を遮る領域７３が、他の表示パネルＤＰの画素部７１の上に重畳しないように、表示パネルＤＰａ、ＤＰｂ、ＤＰｃ、ＤＰｄが配置されている。４つの表示パネルＤＰが重なる部分では、表示パネルＤＰａ上に表示パネルＤＰｂが重なり、表示パネルＤＰｂ上に表示パネルＤＰｃが重なり、表示パネルＤＰｃ上に表示パネルＤＰｄが重なっている。
【０２０９】
表示パネルＤＰａ、ＤＰｂの短辺同士が互いに重なり、画素部７１ａの一部と、可視光を透過する領域７２ｂの一部と、が重なっている。また、表示パネルＤＰａ、ＤＰｃの長辺同士が互いに重なり、画素部７１ａの一部と、可視光を透過する領域７２ｃの一部と、が重なっている。
【０２１０】
画素部７１ｂの一部は、可視光を透過する領域７２ｃの一部、及び可視光を透過する領域７２ｄの一部と重なっている。また、画素部７１ｃの一部は、可視光を透過する領域７２ｄの一部と重なっている。
【０２１１】
したがって、画素部７１ａ〜７１ｄがほぼつなぎ目なく配置された領域を表示部２０Ｃの表示領域７９とすることができる。
【０２１２】
ここで、表示パネルＤＰは、可撓性を有していることが好ましい。例えば、表示パネルＤＰを構成する一対の基板は可撓性を有することが好ましい。
【０２１３】
これにより、例えば、図１３（Ｂ）、（Ｃ）に示すように、表示パネルＤＰａのＦＰＣ７４ａの近傍を湾曲させ、ＦＰＣ７４ａに隣接する表示パネルＤＰｂの画素部７１ｂの下側に、表示パネルＤＰａの一部、及びＦＰＣ７４ａの一部を配置することができる。その結果、ＦＰＣ７４ａを表示パネルＤＰｂの裏面と物理的に干渉することなく配置することができる。また、表示パネルＤＰａと表示パネルＤＰｂとを重ねて固定する場合に、ＦＰＣ７４ａの厚さを考慮する必要がないため、可視光を透過する領域７２ｂの上面と、表示パネルＤＰａの上面との高さの差を低減できる。その結果、画素部７１ａ上に位置する表示パネルＤＰｂの端部を目立たなくすることができる。
【０２１４】
さらに、各表示パネルＤＰに可撓性を持たせることで、表示パネルＤＰｂの画素部７１ｂにおける上面の高さを、表示パネルＤＰａの画素部７１ａにおける上面の高さと一致するように、表示パネルＤＰｂを緩やかに湾曲させることができる。そのため、表示パネルＤＰａと表示パネルＤＰｂとが重なる領域近傍を除き、各表示領域の高さを揃えることが可能で、表示領域７９に表示する映像の表示品位を高めることができる。
【０２１５】
上記では、表示パネルＤＰａと表示パネルＤＰｂの関係を例に説明したが、他の隣接する２つの表示パネルＤＰ間でも同様である。
【０２１６】
なお、隣接する２つの表示パネルＤＰ間の段差を軽減するため、表示パネルＤＰの厚さは薄いことが好ましい。例えば、表示パネルＤＰの厚さは、１ｍｍ以下が好ましく、３００μｍ以下はより好ましく、１００μｍ以下がさらに好ましい。
【０２１７】
図１４（Ａ）に示すように、表示部２０Ｃには、表示パネルＤＰが隣接する領域、すなわち表示パネルＤＰのつなぎ目の領域（図中の領域Ｓ）が存在する。複数の表示パネルＤＰを用いて映像を表示する際、領域Ｓにおける映像の連続性が確保されることが好ましい。
【０２１８】
しかしながら、画素２５が有するトランジスタの特性または容量素子のサイズ、信号線ＳＬの寄生抵抗または寄生容量、信号線駆動回路２３の駆動能力などは、表示パネルＤＰごとにばらつきが生じ得る。そのため、映像信号が各表示パネルＤＰに供給された際、表示パネルＤＰごとに表示映像に誤差が生じ、これによりつなぎ目の領域において映像が不連続になり得る。また、図１３（Ｂ）、（Ｃ）に示すように、１つの表示パネルＤＰの画素部７１が他の表示パネルＤＰの可視光を透過する領域７２と重なる領域を有する場合、つなぎ目の領域においては画素部７１に表示された映像が可視光を透過する領域７２を介して視認されるため、階調に誤差が生じ得る。よって、第１の処理部３３によって生成された第１の画像データＳＤ１をそのまま分割したデータ（第１の画像データＳＤ１［１，１］乃至ＳＤ１［ｘ，ｙ］）を各表示パネルＤＰに供給すると、図１４（Ｂ−１）に示すように、領域Ｓにおいて不連続な映像が視認され得る。
【０２１９】
ここで、本発明の一態様の表示システムは、人工知能を利用して映像信号を補正する機能を有する第２の処理部４０を有する。具体的には、第２の処理部４０は、２つの表示パネルＤＰのつなぎ目における映像の不連続性が緩和されるように、映像信号を補正することができる。これにより、複数の表示パネルＤＰを用いて表示部２０を構成する場合に、表示パネルＤＰのつなぎ目において映像の乱れを視認されにくくでき、映像の品質を向上させることができる。
【０２２０】
図１１に示す第２の処理部４０は、第１の処理部３３から入力された映像信号を補正する機能を有する。具体的には、第２の処理部４０は、２つの表示パネルＤＰの境界において連続的な映像が表示されるように、すなわち、つなぎ目における映像の不連続性を補償するように、第１の画像データＳＤ１を補正する機能を有する。
【０２２１】
第１の画像データＳＤ１の補正は、第２の処理部４０によって行われる。第２の処理部４０は、つなぎ目の領域において映像の不連続性を緩和するように、映像信号を適切に補正するための学習が施されている。そして、第２の処理部４０に第１の画像データＳＤ１が供給されると、第２の処理部４０は推論を行い、第２の画像データＳＤ２を出力する。そして、第２の処理部４０によって生成された第２の画像データＳＤ２を、分割部４５で、ｘ×ｙ個に分割し、表示パネルＤＰ［ｐ，ｑ］に、第２の画像データＳＤ２［ｐ，ｑ］が供給されると、図１４（Ｂ−２）に示すようにつなぎ目が目立たない映像が表示される。
【０２２２】
具体的には、つなぎ目の領域を他の領域に比べて明るくする処理をすることができる。これにより、つなぎ目が目立ちにくく、自然で一体感のある映像を複数の表示パネルＤＰ上に表示することができる。また、表示ムラの補正を同時に行うこともできるため、表示部の表示品位をより高めることができる。
【０２２３】
なお、本発明の一態様の表示システムは、第２の処理部４０を、複数有していてもよい。例えば、１つの表示パネルＤＰに対して、１つの第２の処理部４０を有していてもよい。第２の処理部４０を複数有することで、並列で演算処理を行うことができ、処理の高速化を図ることができる。以下では、第２の処理部４０を複数有する表示システムの一例について、図１５及び図１６を用いて説明する。
【０２２４】
図１５に、表示システム１０Ｄのブロック図を示す。表示システム１０Ｄは、表示部２０Ｄ及び信号生成部３０Ｄを有する。表示部２０Ｄは、複数の表示パネルＤＰを有する。信号生成部３０Ｄは、複数の第２の処理部４０を有する。図１５では、表示パネルＤＰと第２の処理部４０が同数である例を示す。
【０２２５】
表示システム１０Ｄにおいて、第１の処理部３３によって生成された第１の画像データＳＤ１は、分割部４５でｘ×ｙ個に分割される。分割部４５から第２の処理部４０［ｐ，ｑ］に、第１の画像データＳＤ１［ｐ，ｑ］が供給されると、第２の処理部４０［ｐ，ｑ］で第１の画像データＳＤ１［ｐ，ｑ］を補正し、第２の画像データＳＤ２［ｐ，ｑ］を生成する。そして、表示パネルＤＰ［ｐ，ｑ］に、第２の画像データＳＤ２［ｐ，ｑ］が供給される。
【０２２６】
図１６に、表示システム１０Ｅのブロック図を示す。表示システム１０Ｅは、表示部２０Ｅ及び信号生成部３０Ｅを有する。表示部２０Ｅは、複数の表示ユニットＤＵを有する。表示ユニットＤＵは、表示パネルＤＰ及び第２の処理部４０を有する。図１６では、表示パネルＤＰと第２の処理部４０が同数である例を示す。
【０２２７】
表示システム１０Ｅにおいて、第１の処理部３３によって生成された第１の画像データＳＤ１は、分割部４５でｘ×ｙ個に分割される。分割部４５から表示部２０Ｅに、第１の画像データＳＤ１［１，１］乃至ＳＤ１［ｘ，ｙ］が供給される。表示ユニットＤＵ［ｐ，ｑ］が有する第２の処理部４０［ｐ，ｑ］に、第１の画像データＳＤ１［ｐ，ｑ］が供給されると、第２の処理部４０［ｐ，ｑ］で第１の画像データＳＤ１［ｐ，ｑ］を補正し、第２の画像データＳＤ２［ｐ，ｑ］を生成する。そして、表示パネルＤＰ［ｐ，ｑ］に、第２の画像データＳＤ２［ｐ，ｑ］が供給される。
【０２２８】
＜１−６．第２の処理部４０の学習及び推論の例＞
以下では、第２の処理部４０の学習及び推論の例について、図１７及び図１８を用いて説明する。
【０２２９】
図５では、第１の画像データＳＤ１を用いて、学習用の画像データＤＤ１を得て、画像データＤＤ１を用いて、第２の処理部４０の学習を行う例を示した。本発明の一態様では、さらに、当該学習後の第２の処理部４０で補正された第２の画像データＳＤ２を用いて、２回目の学習用の画像データを得てもよい。２回目の学習用の画像データを用いて、第２の処理部４０の２回目の学習を行うことができる。これにより、画像データの補正の精度を高めることができる。同様に、２回以上学習が行われた第２の処理部４０で補正された画像データを用いて、３回目以降の学習用の画像データを得てもよい。つまり、学習を３回以上行ってもよい。
【０２３０】
第２の処理部４０に人工知能を用いることで、学習回数を減らすことができる場合があり好ましい。または、学習を十分な回数行うことで、複雑な人工知能を使用しなくてもよい場合があり好ましい。
【０２３１】
以下では、第２の処理部４０の学習を２回行う場合について説明する。なお、学習及び推論については、図５を用いた説明も参照することができる。
【０２３２】
図１７（Ａ）は第２の処理部４０の学習前の状態を示す。図１７（Ｂ）は第２の処理部４０の１回目の学習時の状態を示す。図１７（Ｃ）は１回目の学習後の第２の処理部４０の推論時の状態を示す。図１８（Ａ）は第２の処理部４０の２回目の学習時の状態を示す。図１８（Ｂ）は２回目の学習後の第２の処理部４０の推論時の状態を示す。
【０２３３】
まず、図１７（Ａ）において、第１の処理部３３から第１の画像データＳＤ１が出力される。第１の画像データＳＤ１は、映像Ａに対応する画像データである。第２の処理部４０の学習前においては第１の画像データＳＤ１の補正は行われず、第１の画像データＳＤ１は第２の処理部４０を介して信号線駆動回路２３に出力される。そして、第１の画像データＳＤ１は画素部２１に供給され、画素部２１は第１の画像データＳＤ１に基づいて映像を表示する。このとき実際に画素部２１に表示される映像を、映像Ｂとする。なお、映像Ｂは、第１の画像データＳＤ１を、第１の処理部３３から直接（つまり、第２の処理部４０を介さずに）、信号線駆動回路２３に供給することで、画素部２１に表示されてもよい。
【０２３４】
図１７（Ａ）には、映像Ｂにつなぎ目（領域Ｓ１）及び表示ムラ（領域Ｕ１）が視認されている状態を示している。
【０２３５】
映像Ｂにつなぎ目や表示ムラなどが視認される場合、第２の処理部４０の学習を行う。
【０２３６】
第２の処理部４０の学習では、画素部２１に実際に表示されている映像Ｂに対応する画像データ（以下、画像データＤＤ１と記す）を学習データとして用いる。
【０２３７】
画像データＤＤ１としては、例えば、階調データ、輝度データを用いることができる。画像データＤＤ１は、イメージセンサ、カメラ、２次元輝度計、またはディスプレイの光学検査システムなどを用いて、取得することができる。
【０２３８】
次に、図１７（Ｂ）に示すように、第２の処理部４０に画像データＤＤ１が供給される。第２の処理部４０では、補正後の画像データＤＤ２と第１の画像データＳＤ１との差分が一定以下になるように、第２の処理部４０で用いる重み係数が更新される。重み係数の更新には、勾配降下法などを用いることができる。勾配の算出には、誤差逆伝播方式などを用いることができる。重み係数の更新は、画像データＤＤ２と第１の画像データＳＤ１との差分が一定以下になるまで繰り返される。なお、差分の許容範囲は自由に設定することができる。
【０２３９】
そして、最終的に画像データＤＤ２と第１の画像データＳＤ１との差分が一定以下になると、第２の処理部４０の１回目の学習が終了する。図１７（Ｂ）に示すように、１回目の学習が終了した第２の処理部４０に、画像データＤＤ１が入力されると、補正された画像データＤＤ２が信号線駆動回路２３に出力される。そして、画像データＤＤ２は画素部２１に供給され、画素部２１は画像データＤＤ２に基づいて映像を表示する。このとき実際に画素部２１に表示される映像は、映像Ｂと同様である（差分が一定以下である）。
【０２４０】
次に、１回目の学習を行った第２の処理部４０の推論により、第１の画像データＳＤ１を補正する。図１７（Ｃ）に示すように、第２の処理部４０に第１の画像データＳＤ１が入力されると、第２の処理部４０は、学習によって更新された重み係数を用いて演算を行い、第１の画像データＳＤ１を補正する。そして、演算結果が第２の画像データＳＤ２として第２の処理部４０から出力され、信号線駆動回路２３を介して画素部２１に供給される。
【０２４１】
ここで、第２の画像データＳＤ２は、映像Ｂのつなぎ目を補正するように学習を行った第２の処理部４０（図１７（Ｂ））によって補正された画像データである。そのため、第２の画像データＳＤ２を画素部２１に供給することにより、映像Ｂに比べてつなぎ目や表示ムラが視認されにくい映像Ｃが表示される。
【０２４２】
しかし、つなぎ目や表示ムラが完全になくならない場合もある。図１７（Ｃ）では、映像Ｃに、つなぎ目（領域Ｓ２）及び表示ムラ（領域Ｕ２）が視認されている状態を示している。
【０２４３】
映像Ｃにつなぎ目や表示ムラなどが視認される場合、第２の処理部４０の２回目の学習を行うことが好ましい。
【０２４４】
第２の処理部４０の２回目の学習では、画素部２１に実際に表示されている映像Ｃに対応する画像データ（以下、画像データＤＤ３と記す）を学習データとして用いる。
【０２４５】
画像データＤＤ３としては、例えば、階調データ、輝度データを用いることができる。画像データＤＤ３は、イメージセンサ、カメラ、２次元輝度計、２次元色彩輝度計、またはディスプレイ検査システムなどを用いて、取得することができる。画像データＤＤ１と画像データＤＤ３の取得方法は同じであっても異なっていてもよい。
【０２４６】
次に、図１８（Ａ）に示すように、第２の処理部４０に画像データＤＤ３が供給される。第２の処理部４０では、補正後の画像データＤＤ４と第１の画像データＳＤ１との差分が一定以下になるように、第２の処理部４０で用いる重み係数が更新される。重み係数の更新は、画像データＤＤ４と第１の画像データＳＤ１との差分が一定以下になるまで繰り返される。
【０２４７】
そして、最終的に画像データＤＤ４と第１の画像データＳＤ１との差分が一定以下になると、第２の処理部４０の２回目の学習が終了する。図１８（Ａ）に示すように、２回目の学習が終了した第２の処理部４０に、画像データＤＤ３が入力されると、補正された画像データＤＤ４が信号線駆動回路２３に出力される。そして、画像データＤＤ４は画素部２１に供給され、画素部２１は画像データＤＤ４に基づいて映像を表示する。このとき実際に画素部２１に表示される映像は、映像Ｃと同様である（差分が一定以下である）。
【０２４８】
次に、２回目の学習を行った第２の処理部４０の推論により、第１の画像データＳＤ１を補正する。図１８（Ｂ）に示すように、第２の処理部４０に第１の画像データＳＤ１が入力されると、第２の処理部４０は、学習によって更新された重み係数を用いて演算を行い、第１の画像データＳＤ１を補正する。そして、演算結果が第３の画像データＳＤ３として第２の処理部４０から出力され、信号線駆動回路２３を介して画素部２１に供給される。
【０２４９】
ここで、第３の画像データＳＤ３は、映像Ｂのつなぎ目を補正するように２回目の学習を行った第２の処理部４０（図１８（Ａ））によって補正された画像データである。そのため、第３の画像データＳＤ３を画素部２１に供給することにより、映像Ｃに比べてつなぎ目や表示ムラが視認されにくい映像Ｄが表示される。映像Ｄは、映像Ａと同様である（差分が一定以下である）。
【０２５０】
なお、映像Ｄに、つなぎ目や表示ムラが視認される場合は、３回目の学習を行ってもよい。このように、補正により得られた画像データを用いて、繰り返し学習を行うことで、より高精度に画像データを補正することができる。
【０２５１】
以上のように、第２の処理部４０を用いて画像データを補正することにより、つなぎ目が視認されない映像の表示が可能となり、高解像度の映像の品質を向上させることができる。
【０２５２】
なお、図１８（Ｃ）に示すように、第２の処理部４０は、第２の層４２のみから構成されていてもよい。第２の層４２では、フィルタ処理を行うことができる。本発明の一態様では、補正フィルタの数値を、補正前の画像データ（第１の画像データＳＤ１）のみでなく、補正後の画像データ（第２の画像データＳＤ２など）を用いて決定することができる。そのため、第１の層４１及び第３の層４３を用いなくても、画像データの補正の精度を高めることができる。
【０２５３】
第２の処理部４０の演算をハードウェアによって行う場合、チャネル形成領域にシリコンまたは酸化物半導体を含むトランジスタによって構成された演算回路が好適である。例えば、チャネル形成領域にシリコン（アモルファスシリコン、低温ポリシリコン、または単結晶シリコン）または酸化物半導体を含むトランジスタによって構成された演算回路が好適である。また、実施の形態２で詳述するが、第２の処理部４０で積和演算を行う場合、積和演算回路には、アナログ回路が好適である。そして、アナログメモリを構成するトランジスタとして、酸化物半導体を含むトランジスタが好適である。
【０２５４】
本発明の一態様の表示システムは、３つの層を有する処理部を用いて、画像データを補正することで、ムラやつなぎ目が目立たない映像を表示させることができる。第１の層では、入力された画像データを用いて、当該画像データよりもデータ量の多い演算データを生成する。第２の層では、当該演算データに重み係数を乗算する。そして、第３の層では、当該重み係数が乗算された演算データを用いて、当該演算データよりもデータ量の少ない画像データを生成する。第１の層で、画像データよりもデータ量の多い演算データを生成することで、第２の層で演算に用いるデータ量を多くすることができる。これにより、処理部における画像データの補正の精度を高めることができる。したがって、表示ムラ、画面分割のつなぎ目、複数の表示パネルのつなぎ目などの視認性が低減された表示を行うことができる。
【０２５５】
本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
【０２５６】
（実施の形態２）
本実施の形態では、ニューラルネットワークに用いることが可能な半導体装置の構成例について説明する。
【０２５７】
実施の形態１で説明した第２の処理部４０の演算には、画素データまたは演算データと、重み係数と、の積を足し合わせる演算、すなわち積和演算が含まれる。この積和演算は、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われてもよい。積和演算をハードウェアによって行う場合は、積和演算回路を用いることができる。この積和演算回路としては、デジタル回路を用いてもよいし、アナログ回路を用いてもよい。積和演算回路にアナログ回路を用いる場合、積和演算回路の回路規模の縮小、又は、メモリへのアクセス回数の減少による処理速度の向上及び消費電力の低減を図ることができる。
【０２５８】
積和演算回路は、チャネル形成領域にシリコン（単結晶シリコンなど）を含むトランジスタ（以下、Ｓｉトランジスタともいう）によって構成してもよいし、チャネル形成領域に酸化物半導体を含むトランジスタ（以下、ＯＳトランジスタともいう）によって構成してもよい。特に、ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回路のメモリを構成するトランジスタとして好適である。なお、ＳｉトランジスタとＯＳトランジスタの両方を用いて積和演算回路を構成してもよい。以下、積和演算回路の機能を備えた半導体装置の構成例について説明する。
【０２５９】
＜半導体装置の構成例＞
図１９に、ニューラルネットワークの演算を行う機能を有する半導体装置ＭＡＣの構成例を示す。半導体装置ＭＡＣは、ニューロン間の結合強度（重み）に対応する第１のデータと、入力データに対応する第２のデータの積和演算を行う機能を有する。なお、第１のデータ及び第２のデータはそれぞれ、アナログデータ又は多値のデジタルデータ（離散的なデータ）とすることができる。また、半導体装置ＭＡＣは、積和演算によって得られたデータを活性化関数によって変換する機能を有する。
【０２６０】
半導体装置ＭＡＣは、セルアレイＣＡ、電流源回路ＣＳ、カレントミラー回路ＣＭ、回路ＷＤＤ、回路ＷＬＤ、回路ＣＬＤ、及びオフセット回路ＯＦＳＴを有する。
【０２６１】
セルアレイＣＡは、複数のメモリセルＭＣ及び複数のメモリセルＭＣｒｅｆを有する。図１９には、セルアレイＣＡがｍ行ｎ列（ｍ，ｎは１以上の整数）のメモリセルＭＣ（ＭＣ［１，１］乃至［ｍ，ｎ］）と、ｍ個のメモリセルＭＣｒｅｆ（ＭＣｒｅｆ［１］乃至［ｍ］）を有する構成例を示している。メモリセルＭＣは、第１のデータを格納する機能を有する。また、メモリセルＭＣｒｅｆは、積和演算に用いられる参照データを格納する機能を有する。なお、参照データはアナログデータ又は多値のデジタルデータとすることができる。
【０２６２】
メモリセルＭＣ［ｉ，ｊ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤ［ｊ］、及び配線ＢＬ［ｊ］と接続されている。また、メモリセルＭＣｒｅｆ［ｉ］は、配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤｒｅｆ、配線ＢＬｒｅｆと接続されている。ここで、メモリセルＭＣ［ｉ，ｊ］と配線ＢＬ［ｊ］間を流れる電流をＩＭＣ［ｉ，ｊ］と表記し、メモリセルＭＣｒｅｆ［ｉ］と配線ＢＬｒｅｆ間を流れる電流をＩＭＣｒｅｆ［ｉ］と表記する。
【０２６３】
メモリセルＭＣ及びメモリセルＭＣｒｅｆの具体的な構成例を、図２０に示す。図２０には代表例としてメモリセルＭＣ［１，１］、［２，１］及びメモリセルＭＣｒｅｆ［１］、［２］を示しているが、他のメモリセルＭＣ及びメモリセルＭＣｒｅｆにも同様の構成を用いることができる。メモリセルＭＣ及びメモリセルＭＣｒｅｆはそれぞれ、トランジスタＴｒ１１、トランジスタＴｒ１２、容量素子Ｃ１１を有する。ここでは、トランジスタＴｒ１１及びトランジスタＴｒ１２がｎチャネル型のトランジスタである場合について説明する。
【０２６４】
メモリセルＭＣにおいて、トランジスタＴｒ１１のゲートは配線ＷＬと接続され、ソース又はドレインの一方はトランジスタＴｒ１２のゲート、及び容量素子Ｃ１１の第１の電極と接続され、ソース又はドレインの他方は配線ＷＤと接続されている。トランジスタＴｒ１２のソース又はドレインの一方は配線ＢＬと接続され、ソース又はドレインの他方は配線ＶＲと接続されている。容量素子Ｃ１１の第２の電極は、配線ＲＷと接続されている。配線ＶＲは、所定の電位を供給する機能を有する配線である。ここでは一例として、配線ＶＲから低電源電位（接地電位など）が供給される場合について説明する。
【０２６５】
トランジスタＴｒ１１のソース又はドレインの一方、トランジスタＴｒ１２のゲート、及び容量素子Ｃ１１の第１の電極と接続されたノードを、ノードＮＭとする。また、メモリセルＭＣ［１，１］、［２，１］のノードＮＭを、それぞれノードＮＭ［１，１］、［２，１］と表記する。
【０２６６】
メモリセルＭＣｒｅｆも、メモリセルＭＣと同様の構成を有する。ただし、メモリセルＭＣｒｅｆは配線ＷＤの代わりに配線ＷＤｒｅｆと接続され、配線ＢＬの代わりに配線ＢＬｒｅｆと接続されている。また、メモリセルＭＣｒｅｆ［１］、［２］において、トランジスタＴｒ１１のソース又はドレインの一方、トランジスタＴｒ１２のゲート、及び容量素子Ｃ１１の第１の電極と接続されたノードを、それぞれノードＮＭｒｅｆ［１］、［２］と表記する。
【０２６７】
ノードＮＭとノードＮＭｒｅｆはそれぞれ、メモリセルＭＣとメモリセルＭＣｒｅｆの保持ノードとして機能する。ノードＮＭには第１のデータが保持され、ノードＮＭｒｅｆには参照データが保持される。また、配線ＢＬ［１］からメモリセルＭＣ［１，１］、［２，１］のトランジスタＴｒ１２には、それぞれ電流ＩＭＣ［１，１］、ＩＭＣ［２，１］が流れる。また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］、［２］のトランジスタＴｒ１２には、それぞれ電流ＩＭＣｒｅｆ［１］、ＩＭＣｒｅｆ［２］が流れる。
【０２６８】
トランジスタＴｒ１１は、ノードＮＭ又はノードＮＭｒｅｆの電位を保持する機能を有するため、トランジスタＴｒ１１のオフ電流は小さいことが好ましい。そのため、トランジスタＴｒ１１としてオフ電流が極めて小さいＯＳトランジスタを用いることが好ましい。これにより、ノードＮＭ又はノードＮＭｒｅｆの電位の変動を抑えることができ、演算精度の向上を図ることができる。また、ノードＮＭ又はノードＮＭｒｅｆの電位をリフレッシュする動作の頻度を低く抑えることが可能となり、消費電力を削減することができる。
【０２６９】
トランジスタＴｒ１２は特に限定されず、例えばＳｉトランジスタ又はＯＳトランジスタなどを用いることができる。トランジスタＴｒ１２にＯＳトランジスタを用いる場合、トランジスタＴｒ１１と同じ製造装置を用いて、トランジスタＴｒ１２を作製することが可能となり、製造コストを抑制することができる。なお、トランジスタＴｒ１２はｎチャネル型であってもｐチャネル型であってもよい。
【０２７０】
電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］及び配線ＢＬｒｅｆと接続されている。電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］及び配線ＢＬｒｅｆに電流を供給する機能を有する。なお、配線ＢＬ［１］乃至［ｎ］に供給される電流値と配線ＢＬｒｅｆに供給される電流値は異なっていてもよい。ここでは、電流源回路ＣＳから配線ＢＬ［１］乃至［ｎ］に供給される電流をＩＣ、電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流をＩＣｒｅｆと表記する。
【０２７１】
カレントミラー回路ＣＭは、配線ＩＬ［１］乃至［ｎ］及び配線ＩＬｒｅｆを有する。配線ＩＬ［１］乃至［ｎ］はそれぞれ配線ＢＬ［１］乃至［ｎ］と接続され、配線ＩＬｒｅｆは、配線ＢＬｒｅｆと接続されている。ここでは、配線ＩＬ［１］乃至［ｎ］と配線ＢＬ［１］乃至［ｎ］の接続箇所をノードＮＰ［１］乃至［ｎ］と表記する。また、配線ＩＬｒｅｆと配線ＢＬｒｅｆの接続箇所をノードＮＰｒｅｆと表記する。
【０２７２】
カレントミラー回路ＣＭは、ノードＮＰｒｅｆの電位に応じた電流ＩＣＭを配線ＩＬｒｅｆに流す機能と、この電流ＩＣＭを配線ＩＬ［１］乃至［ｎ］にも流す機能を有する。図１９には、配線ＢＬｒｅｆから配線ＩＬｒｅｆに電流ＩＣＭが排出され、配線ＢＬ［１］乃至［ｎ］から配線ＩＬ［１］乃至［ｎ］に電流ＩＣＭが排出される例を示している。また、カレントミラー回路ＣＭから配線ＢＬ［１］乃至［ｎ］を介してセルアレイＣＡに流れる電流を、ＩＢ［１］乃至［ｎ］と表記する。また、カレントミラー回路ＣＭから配線ＢＬｒｅｆを介してセルアレイＣＡに流れる電流を、ＩＢｒｅｆと表記する。
【０２７３】
回路ＷＤＤは、配線ＷＤ［１］乃至［ｎ］及び配線ＷＤｒｅｆと接続されている。回路ＷＤＤは、メモリセルＭＣに格納される第１のデータに対応する電位を、配線ＷＤ［１］乃至［ｎ］に供給する機能を有する。また、回路ＷＤＤは、メモリセルＭＣｒｅｆに格納される参照データに対応する電位を、配線ＷＤｒｅｆに供給する機能を有する。回路ＷＬＤは、配線ＷＬ［１］乃至［ｍ］と接続されている。回路ＷＬＤは、データの書き込みを行うメモリセルＭＣ又はメモリセルＭＣｒｅｆを選択するための信号を、配線ＷＬ［１］乃至［ｍ］に供給する機能を有する。回路ＣＬＤは、配線ＲＷ［１］乃至［ｍ］と接続されている。回路ＣＬＤは、第２のデータに対応する電位を、配線ＲＷ［１］乃至［ｍ］に供給する機能を有する。
【０２７４】
オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］及び配線ＯＬ［１］乃至［ｎ］と接続されている。オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］からオフセット回路ＯＦＳＴに流れる電流量、及び／又は、配線ＢＬ［１］乃至［ｎ］からオフセット回路ＯＦＳＴに流れる電流の変化量を検出する機能を有する。また、オフセット回路ＯＦＳＴは、検出結果を配線ＯＬ［１］乃至［ｎ］に出力する機能を有する。なお、オフセット回路ＯＦＳＴは、検出結果に対応する電流を配線ＯＬに出力してもよいし、検出結果に対応する電流を電圧に変換して配線ＯＬに出力してもよい。セルアレイＣＡとオフセット回路ＯＦＳＴの間を流れる電流を、Ｉα［１］乃至［ｎ］と表記する。
【０２７５】
オフセット回路ＯＦＳＴの構成例を図２１に示す。図２１に示すオフセット回路ＯＦＳＴは、回路ＯＣ［１］乃至［ｎ］を有する。また、回路ＯＣ［１］乃至［ｎ］はそれぞれ、トランジスタＴｒ２１、トランジスタＴｒ２２、トランジスタＴｒ２３、容量素子Ｃ２１、及び抵抗素子Ｒ１を有する。各素子の接続関係は図２１に示す通りである。なお、容量素子Ｃ２１の第１の電極及び抵抗素子Ｒ１の第１の端子と接続されたノードを、ノードＮａとする。また、容量素子Ｃ２１の第２の電極、トランジスタＴｒ２１のソース又はドレインの一方、及びトランジスタＴｒ２２のゲートと接続されたノードを、ノードＮｂとする。
【０２７６】
配線ＶｒｅｆＬは電位Ｖｒｅｆを供給する機能を有し、配線ＶａＬは電位Ｖａを供給する機能を有し、配線ＶｂＬは電位Ｖｂを供給する機能を有する。また、配線ＶＤＤＬは電位ＶＤＤを供給する機能を有し、配線ＶＳＳＬは電位ＶＳＳを供給する機能を有する。ここでは、電位ＶＤＤが高電源電位であり、電位ＶＳＳが低電源電位である場合について説明する。また、配線ＲＳＴは、トランジスタＴｒ２１の導通状態を制御するための電位を供給する機能を有する。トランジスタＴｒ２２、トランジスタＴｒ２３、配線ＶＤＤＬ、配線ＶＳＳＬ、及び配線ＶｂＬによって、ソースフォロワ回路が構成される。
【０２７７】
次に、回路ＯＣ［１］乃至［ｎ］の動作例を説明する。なお、ここでは代表例として回路ＯＣ［１］の動作例を説明するが、回路ＯＣ［２］乃至［ｎ］も同様に動作させることができる。まず、配線ＢＬ［１］に第１の電流が流れると、ノードＮａの電位は、第１の電流と抵抗素子Ｒ１の抵抗値に応じた電位となる。また、このときトランジスタＴｒ２１はオン状態であり、ノードＮｂに電位Ｖａが供給される。その後、トランジスタＴｒ２１はオフ状態となる。
【０２７８】
次に、配線ＢＬ［１］に第２の電流が流れると、ノードＮａの電位は、第２の電流と抵抗素子Ｒ１の抵抗値に応じた電位に変化する。このときトランジスタＴｒ２１はオフ状態であり、ノードＮｂはフローティング状態となっているため、ノードＮａの電位の変化に伴い、ノードＮｂの電位は容量結合により変化する。ここで、ノードＮａの電位の変化をΔＶＮａとし、容量結合係数を１とすると、ノードＮｂの電位はＶａ＋ΔＶＮａとなる。そして、トランジスタＴｒ２２のしきい値電圧をＶｔｈとすると、配線ＯＬ［１］から電位Ｖａ＋ΔＶＮａ−Ｖｔｈが出力される。ここで、Ｖａ＝Ｖｔｈとすることにより、配線ＯＬ［１］から電位ΔＶＮａを出力することができる。
【０２７９】
電位ΔＶＮａは、第１の電流から第２の電流への変化量、抵抗素子Ｒ１、及び電位Ｖｒｅｆに応じて定まる。ここで、抵抗素子Ｒ１と電位Ｖｒｅｆは既知であるため、電位ΔＶＮａから配線ＢＬに流れる電流の変化量を求めることができる。
【０２８０】
上記のようにオフセット回路ＯＦＳＴによって検出された電流量、及び／又は電流の変化量に対応する信号は、出力データとして配線ＯＬ［１］乃至［ｎ］に出力される。
【０２８１】
＜半導体装置の動作例＞
上記の半導体装置ＭＡＣを用いて、第１のデータと第２のデータの積和演算を行うことができる。以下、積和演算を行う際の半導体装置ＭＡＣの動作例を説明する。
【０２８２】
図２２に半導体装置ＭＡＣの動作例のタイミングチャートを示す。図２２には、図２０における配線ＷＬ［１］、配線ＷＬ［２］、配線ＷＤ［１］、配線ＷＤｒｅｆ、ノードＮＭ［１，１］、ノードＮＭ［２，１］、ノードＮＭｒｅｆ［１］、ノードＮＭｒｅｆ［２］、配線ＲＷ［１］、及び配線ＲＷ［２］の電位の推移と、電流ＩＢ［１］−Ｉα［１］、及び電流ＩＢｒｅｆの値の推移を示している。電流ＩＢ［１］−Ｉα［１］は、配線ＢＬ［１］からメモリセルＭＣ［１，１］、［２，１］に流れる電流の総和に相当する。
【０２８３】
なお、ここでは代表例として図２０に示すメモリセルＭＣ［１，１］、［２，１］及びメモリセルＭＣｒｅｆ［１］、［２］に着目して動作を説明するが、他のメモリセルＭＣ及びメモリセルＭＣｒｅｆも同様に動作させることができる。
【０２８４】
［第１のデータの格納］
まず、時刻Ｔ０１−Ｔ０２において、配線ＷＬ［１］の電位がハイレベルとなり、配線ＷＤ［１］の電位が接地電位（ＧＮＤ）よりもＶＰＲ−ＶＷ［１，１］大きい電位となり、配線ＷＤｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。また、配線ＲＷ［１］、及び配線ＲＷ［２］の電位が基準電位（ＲＥＦＰ）となる。なお、電位ＶＷ［１，１］はメモリセルＭＣ［１，１］に格納される第１のデータに対応する電位である。また、電位ＶＰＲは参照データに対応する電位である。これにより、メモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］が有するトランジスタＴｒ１１がオン状態となり、ノードＮＭ［１，１］の電位がＶＰＲ−ＶＷ［１，１］、ノードＮＭｒｅｆ［１］の電位がＶＰＲとなる。
【０２８５】
このとき、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流ＩＭＣ［１，１］，０は、次の式で表すことができる。ここで、ｋはトランジスタＴｒ１２のチャネル長、チャネル幅、移動度、及びゲート絶縁膜の容量などで決まる定数である。また、ＶｔｈはトランジスタＴｒ１２のしきい値電圧である。
【０２８６】
ＩＭＣ［１，１］，０＝ｋ（ＶＰＲ−ＶＷ［１，１］−Ｖｔｈ）２          （Ｅ１）
【０２８７】
また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［１］，０は、次の式で表すことができる。
【０２８８】
ＩＭＣｒｅｆ［１］，０＝ｋ（ＶＰＲ−Ｖｔｈ）２          （Ｅ２）
【０２８９】
次に、時刻Ｔ０２−Ｔ０３において、配線ＷＬ［１］の電位がローレベルとなる。これにより、メモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］が有するトランジスタＴｒ１１がオフ状態となり、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位が保持される。
【０２９０】
なお、前述の通り、トランジスタＴｒ１１としてＯＳトランジスタを用いることが好ましい。これにより、トランジスタＴｒ１１のリーク電流を抑えることができ、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位を正確に保持することができる。
【０２９１】
次に、時刻Ｔ０３−Ｔ０４において、配線ＷＬ［２］の電位がハイレベルとなり、配線ＷＤ［１］の電位が接地電位よりもＶＰＲ−ＶＷ［２，１］大きい電位となり、配線ＷＤｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。なお、電位ＶＷ［２，１］はメモリセルＭＣ［２，１］に格納される第１のデータに対応する電位である。これにより、メモリセルＭＣ［２，１］及びメモリセルＭＣｒｅｆ［２］が有するトランジスタＴｒ１１がオン状態となり、ノードＮＭ［２，１］の電位がＶＰＲ−ＶＷ［２，１］、ノードＮＭｒｅｆ［２］の電位がＶＰＲとなる。
【０２９２】
このとき、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流ＩＭＣ［２，１］，０は、次の式で表すことができる。
【０２９３】
ＩＭＣ［２，１］，０＝ｋ（ＶＰＲ−ＶＷ［２，１］−Ｖｔｈ）２          （Ｅ３）
【０２９４】
また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［２］，０は、次の式で表すことができる。
【０２９５】
ＩＭＣｒｅｆ［２］，０＝ｋ（ＶＰＲ−Ｖｔｈ）２          （Ｅ４）
【０２９６】
次に、時刻Ｔ０４−Ｔ０５において、配線ＷＬ［２］の電位がローレベルとなる。これにより、メモリセルＭＣ［２，１］及びメモリセルＭＣｒｅｆ［２］が有するトランジスタＴｒ１１がオフ状態となり、ノードＮＭ［２，１］及びノードＮＭｒｅｆ［２］の電位が保持される。
【０２９７】
以上の動作により、メモリセルＭＣ［１，１］、［２，１］に第１のデータが格納され、メモリセルＭＣｒｅｆ［１］、［２］に参照データが格納される。
【０２９８】
ここで、時刻Ｔ０４−Ｔ０５において、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電流を考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流が供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流をＩＣｒｅｆ、配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，０とすると、次の式が成り立つ。
【０２９９】
ＩＣｒｅｆ−ＩＣＭ，０＝ＩＭＣｒｅｆ［１］，０＋ＩＭＣｒｅｆ［２］，０          （Ｅ５）
【０３００】
配線ＢＬ［１］には、電流源回路ＣＳからの電流が供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。また、配線ＢＬ［１］からオフセット回路ＯＦＳＴに電流が流れる。電流源回路ＣＳから配線ＢＬ［１］に供給される電流をＩＣ，０、配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，０とすると、次の式が成り立つ。
【０３０１】
ＩＣ−ＩＣＭ，０＝ＩＭＣ［１，１］，０＋ＩＭＣ［２，１］，０＋Ｉα，０          （Ｅ６）
【０３０２】
［第１のデータと第２のデータの積和演算］
次に、時刻Ｔ０５−Ｔ０６において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１］大きい電位となる。このとき、メモリセルＭＣ［１，１］、及びメモリセルＭＣｒｅｆ［１］のそれぞれの容量素子Ｃ１１には電位ＶＸ［１］が供給され、容量結合によりトランジスタＴｒ１２のゲートの電位が上昇する。なお、電位ＶＸ［１］はメモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］に供給される第２のデータに対応する電位である。
【０３０３】
トランジスタＴｒ１２のゲートの電位の変化量は、配線ＲＷの電位の変化量に、メモリセルの構成によって決まる容量結合係数を乗じた値となる。容量結合係数は、容量素子Ｃ１１の容量、トランジスタＴｒ１２のゲート容量、及び寄生容量などによって算出される。以下では便宜上、配線ＲＷの電位の変化量とトランジスタＴｒ１２のゲートの電位の変化量が同じ、すなわち容量結合係数が１であるとして説明する。実際には、容量結合係数を考慮して電位ＶＸを決定すればよい。
【０３０４】
メモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］の容量素子Ｃ１１に電位ＶＸ［１］が供給されると、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位がそれぞれＶＸ［１］上昇する。
【０３０５】
ここで、時刻Ｔ０５−Ｔ０６において、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流ＩＭＣ［１，１］，１は、次の式で表すことができる。
【０３０６】
ＩＭＣ［１，１］，１＝ｋ（ＶＰＲ−ＶＷ［１，１］＋ＶＸ［１］−Ｖｔｈ）２          （Ｅ７）
【０３０７】
すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣ［１，１］＝ＩＭＣ［１，１］，１−ＩＭＣ［１，１］，０増加する。
【０３０８】
また、時刻Ｔ０５−Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［１］，１は、次の式で表すことができる。
【０３０９】
ＩＭＣｒｅｆ［１］，１＝ｋ（ＶＰＲ＋ＶＸ［１］−Ｖｔｈ）２          （Ｅ８）
【０３１０】
すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣｒｅｆ［１］＝ＩＭＣｒｅｆ［１］，１−ＩＭＣｒｅｆ［１］，０増加する。
【０３１１】
また、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，１とすると、次の式が成り立つ。
【０３１２】
ＩＣｒｅｆ−ＩＣＭ，１＝ＩＭＣｒｅｆ［１］，１＋ＩＭＣｒｅｆ［２］，０          （Ｅ９）
【０３１３】
配線ＢＬ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，１とすると、次の式が成り立つ。
【０３１４】
ＩＣ−ＩＣＭ，１＝ＩＭＣ［１，１］，１＋ＩＭＣ［２，１］，１＋Ｉα，１          （Ｅ１０）
【０３１５】
そして、式（Ｅ１）乃至式（Ｅ１０）から、電流Ｉα，０と電流Ｉα，１の差（差分電流ΔＩα）は次の式で表すことができる。
【０３１６】
ΔＩα＝Ｉα，１−Ｉα，０＝２ｋＶＷ［１，１］ＶＸ［１］          （Ｅ１１）
【０３１７】
このように、差分電流ΔＩαは、電位ＶＷ［１，１］とＶＸ［１］の積に応じた値となる。
【０３１８】
その後、時刻Ｔ０６−Ｔ０７において、配線ＲＷ［１］の電位は接地電位となり、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位は時刻Ｔ０４−Ｔ０５と同様になる。
【０３１９】
次に、時刻Ｔ０７−Ｔ０８において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１］大きい電位となり、配線ＲＷ［２］の電位が基準電位よりもＶＸ［２］大きい電位となる。これにより、メモリセルＭＣ［１，１］、及びメモリセルＭＣｒｅｆ［１］のそれぞれの容量素子Ｃ１１に電位ＶＸ［１］が供給され、容量結合によりノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位がそれぞれＶＸ［１］上昇する。また、メモリセルＭＣ［２，１］、及びメモリセルＭＣｒｅｆ［２］のそれぞれの容量素子Ｃ１１に電位ＶＸ［２］が供給され、容量結合によりノードＮＭ［２，１］及びノードＮＭｒｅｆ［２］の電位がそれぞれＶＸ［２］上昇する。
【０３２０】
ここで、時刻Ｔ０７−Ｔ０８において、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流ＩＭＣ［２，１］，１は、次の式で表すことができる。
【０３２１】
ＩＭＣ［２，１］，１＝ｋ（ＶＰＲ−ＶＷ［２，１］＋ＶＸ［２］−Ｖｔｈ）２          （Ｅ１２）
【０３２２】
すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣ［２，１］＝ＩＭＣ［２，１］，１−ＩＭＣ［２，１］，０増加する。
【０３２３】
また、時刻Ｔ０５−Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［２］，１は、次の式で表すことができる。
【０３２４】
ＩＭＣｒｅｆ［２］，１＝ｋ（ＶＰＲ＋ＶＸ［２］−Ｖｔｈ）２          （Ｅ１３）
【０３２５】
すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣｒｅｆ［２］＝ＩＭＣｒｅｆ［２］，１−ＩＭＣｒｅｆ［２］，０増加する。
【０３２６】
また、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，２とすると、次の式が成り立つ。
【０３２７】
ＩＣｒｅｆ−ＩＣＭ，２＝ＩＭＣｒｅｆ［１］，１＋ＩＭＣｒｅｆ［２］，１          （Ｅ１４）
【０３２８】
配線ＢＬ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，２とすると、次の式が成り立つ。
【０３２９】
ＩＣ−ＩＣＭ，２＝ＩＭＣ［１，１］，１＋ＩＭＣ［２，１］，１＋Ｉα，２          （Ｅ１５）
【０３３０】
そして、式（Ｅ１）乃至式（Ｅ８）、及び、式（Ｅ１２）乃至式（Ｅ１５）から、電流Ｉα，０と電流Ｉα，２の差（差分電流ΔＩα）は次の式で表すことができる。
【０３３１】
ΔＩα＝Ｉα，２−Ｉα，０＝２ｋ（ＶＷ［１，１］ＶＸ［１］＋ＶＷ［２，１］ＶＸ［２］）          （Ｅ１６）
【０３３２】
このように、差分電流ΔＩαは、電位ＶＷ［１，１］と電位ＶＸ［１］の積と、電位ＶＷ［２，１］と電位ＶＸ［２］の積と、を足し合わせた結果に応じた値となる。
【０３３３】
その後、時刻Ｔ０８−Ｔ０９において、配線ＲＷ［１］、［２］の電位は接地電位となり、ノードＮＭ［１，１］、［２，１］及びノードＮＭｒｅｆ［１］、［２］の電位は時刻Ｔ０４−Ｔ０５と同様になる。
【０３３４】
式（Ｅ９）及び式（Ｅ１６）に示されるように、オフセット回路ＯＦＳＴに入力される差分電流ΔＩαは、第１のデータ（重み）に対応する電位ＶＸと、第２のデータ（入力データ）に対応する電位ＶＷの積を足し合わせた結果に応じた値となる。すなわち、差分電流ΔＩαをオフセット回路ＯＦＳＴで計測することにより、第１のデータと第２のデータの積和演算の結果を得ることができる。
【０３３５】
なお、上記では特にメモリセルＭＣ［１，１］、［２，１］及びメモリセルＭＣｒｅｆ［１］、［２］に着目したが、メモリセルＭＣ及びメモリセルＭＣｒｅｆの数は任意に設定することができる。メモリセルＭＣ及びメモリセルＭＣｒｅｆの行数ｍを任意の数とした場合の差分電流ΔＩαは、次の式で表すことができる。
【０３３６】
ΔＩα＝２ｋΣｉＶＷ［ｉ，１］ＶＸ［ｉ］          （Ｅ１７）
【０３３７】
また、メモリセルＭＣ及びメモリセルＭＣｒｅｆの列数ｎを増やすことにより、並列して実行される積和演算の数を増やすことができる。
【０３３８】
以上のように、半導体装置ＭＡＣを用いることにより、第１のデータと第２のデータの積和演算を行うことができる。なお、メモリセルＭＣ及びメモリセルＭＣｒｅｆとして図２０に示す構成を用いることにより、少ないトランジスタ数で積和演算回路を構成することができる。そのため、半導体装置ＭＡＣの回路規模の縮小を図ることができる。
【０３３９】
半導体装置ＭＡＣをニューラルネットワークにおける演算に用いる場合、メモリセルＭＣの行数ｍは一のニューロンに供給される入力データの数に対応させ、メモリセルＭＣの列数ｎはニューロンの数に対応させることができる。
【０３４０】
なお、半導体装置ＭＡＣを適用するニューラルネットワークの構造は特に限定されない。例えば半導体装置ＭＡＣは、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、オートエンコーダ、ボルツマンマシン（制限ボルツマンマシンを含む）などに用いることもできる。
【０３４１】
以上のように、半導体装置ＭＡＣを用いることにより、ニューラルネットワークの積和演算を行うことができる。さらに、セルアレイＣＡに図２０に示すメモリセルＭＣ及びメモリセルＭＣｒｅｆを用いることにより、演算精度の向上、消費電力の削減、又は回路規模の縮小を図ることが可能な集積回路を提供することができる。
【０３４２】
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０３４３】
（実施の形態３）
本実施の形態では、本発明の一態様の表示システムに用いることができる表示パネルについて図２３〜図３５を用いて説明する。
【０３４４】
＜３−１．画素の構成例＞
図２３（Ａ）〜（Ｅ）を用いて、画素１２０の構成例を説明する。
【０３４５】
画素１２０は、複数の画素１１５を有する。複数の画素１１５は、それぞれ、副画素として機能する。それぞれ異なる色を呈する複数の画素１１５によって１つの画素１２０が構成されることで、表示部では、フルカラーの表示を行うことができる。
【０３４６】
図２３（Ａ）、（Ｂ）に示す画素１２０は、それぞれ、３つの副画素を有する。図２３（Ａ）に示す画素１２０が有する画素１１５が呈する色の組み合わせは、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）である。図２３（Ｂ）に示す画素１２０が有する画素１１５が呈する色の組み合わせは、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）である。
【０３４７】
図２３（Ｃ）〜（Ｅ）に示す画素１２０は、それぞれ、４つの副画素を有する。図２３（Ｃ）に示す画素１２０が有する画素１１５が呈する色の組み合わせは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）である。白色を呈する副画素を用いることで、表示部の輝度を高めることができる。図２３（Ｄ）に示す画素１２０が有する画素１１５が呈する色の組み合わせは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）である。図２３（Ｅ）に示す画素１２０が有する画素１１５が呈する色の組み合わせは、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）、白（Ｗ）である。
【０３４８】
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、及び黄などの色を呈する副画素を適宜組み合わせることにより、中間調の再現性を高めることができる。よって、表示品位を高めることができる。
【０３４９】
また、本発明の一態様の表示装置は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ  Ａｌｔｅｒｎａｔｉｎｇ  Ｌｉｎｅ）規格及びＮＴＳＣ（Ｎａｔｉｏｎａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍ  Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ  ＲＧＢ）規格及びＡｄｏｂｅ  ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ  ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ  Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｅｃｔｏｒ  Ｂｒｏａｄｃａｓｔｉｎｇ  Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）  ７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ  Ｃｉｎｅｍａ  Ｉｎｉｔｉａｔｉｖｅｓ  Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ  ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ  ２０２０））規格などの色域を再現することができる。
【０３５０】
また、画素１２０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などともいう）の解像度でフルカラー表示可能な表示装置を実現することができる。また、例えば、画素１２０を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などともいう）の解像度でフルカラー表示可能な表示装置を実現することができる。また、例えば、画素１２０を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などともいう）の解像度でフルカラー表示可能な表示装置を実現することができる。画素１２０を増やすことで、１６Ｋや３２Ｋの解像度でフルカラー表示可能な表示装置を実現することも可能である。
【０３５１】
＜３−２．画素回路の構成例＞
本発明の一態様の表示装置が有する表示素子としては、無機ＥＬ素子、有機ＥＬ素子、ＬＥＤ等の発光素子、液晶素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子等が挙げられる。
【０３５２】
以下では、図２４（Ａ）を用いて、発光素子を有する画素回路の構成例を説明する。また、図２４（Ｂ）を用いて、液晶素子を有する画素回路の構成例を説明する。
【０３５３】
図２４（Ａ）に示す画素回路４３８は、トランジスタ４４６と、容量素子４３３と、トランジスタ２５１と、トランジスタ４４４と、を有する。また、画素回路４３８は、表示素子４４２として機能する発光素子１７０と電気的に接続されている。
【０３５４】
トランジスタ４４６のソース電極及びドレイン電極の一方は、映像信号が与えられる信号線ＳＬ＿ｊに電気的に接続される。さらに、トランジスタ４４６のゲート電極は、選択信号が与えられる走査線ＧＬ＿ｉに電気的に接続される。
【０３５５】
トランジスタ４４６は、映像信号のノード４４５への書き込みを制御する機能を有する。
【０３５６】
容量素子４３３の一対の電極の一方は、ノード４４５に電気的に接続され、他方は、ノード４４７に電気的に接続される。また、トランジスタ４４６のソース電極及びドレイン電極の他方は、ノード４４５に電気的に接続される。
【０３５７】
容量素子４３３は、ノード４４５に書き込まれたデータを保持する保持容量としての機能を有する。
【０３５８】
トランジスタ２５１のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４４７に電気的に接続される。さらに、トランジスタ２５１のゲート電極は、ノード４４５に電気的に接続される。
【０３５９】
トランジスタ４４４のソース電極及びドレイン電極の一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４４７に電気的に接続される。さらに、トランジスタ４４４のゲート電極は、走査線ＧＬ＿ｉに電気的に接続される。
【０３６０】
発光素子１７０のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４４７に電気的に接続される。
【０３６１】
なお、電源電位としては、例えば相対的に高電位側の電位または低電位側の電位を用いることができる。高電位側の電源電位を高電源電位（「ＶＤＤ」ともいう）といい、低電位側の電源電位を低電源電位（「ＶＳＳ」ともいう）という。また、接地電位を高電源電位または低電源電位として用いることもできる。例えば高電源電位が接地電位の場合には、低電源電位は接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電位は接地電位より高い電位である。
【０３６２】
例えば、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には高電源電位ＶＤＤが与えられ、他方には低電源電位ＶＳＳが与えられる。
【０３６３】
図２４（Ａ）の画素回路４３８を有する表示装置では、走査線駆動回路によって各行の画素回路４３８を順次選択し、トランジスタ４４６及びトランジスタ４４４をオン状態にして映像信号をノード４４５に書き込む。
【０３６４】
ノード４４５にデータが書き込まれた画素回路４３８は、トランジスタ４４６及びトランジスタ４４４がオフ状態になることで保持状態になる。さらに、ノード４４５に書き込まれたデータの電位に応じてトランジスタ２５１のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１７０は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０３６５】
図２４（Ｂ）に示す画素回路４３８は、トランジスタ４４６と、容量素子４３３と、を有する。また、画素回路４３８は、表示素子４４２として機能する液晶素子１８０と電気的に接続されている。
【０３６６】
液晶素子１８０の一対の電極の一方の電位は、画素回路４３８の仕様に応じて適宜設定される。液晶素子１８０は、ノード４４５に書き込まれるデータにより配向状態が設定される。なお、複数の画素回路４３８のそれぞれが有する液晶素子１８０の一対の電極の一方に、共通の電位（コモン電位）を与えてもよい。また、各行の画素回路４３８毎の液晶素子１８０の一対の電極の一方に異なる電位を与えてもよい。
【０３６７】
ｉ行ｊ列目の画素回路４３８において、トランジスタ４４６のソース電極及びドレイン電極の一方は、信号線ＳＬ＿ｊに電気的に接続され、他方はノード４４５に電気的に接続される。トランジスタ４４６のゲート電極は、走査線ＧＬ＿ｉに電気的に接続される。トランジスタ４４６は、ノード４４５への映像信号の書き込みを制御する機能を有する。
【０３６８】
容量素子４３３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、ノード４４５に電気的に接続される。また、液晶素子１８０の一対の電極の他方はノード４４５に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路４３８の仕様に応じて適宜設定される。容量素子４３３は、ノード４４５に書き込まれたデータを保持する保持容量としての機能を有する。
【０３６９】
図２４（Ｂ）の画素回路４３８を有する表示装置では、走査線駆動回路１０２及び／または走査線駆動回路１０３によって各行の画素回路４３８を順次選択し、トランジスタ４４６をオン状態にしてノード４４５に映像信号を書き込む。
【０３７０】
ノード４４５に映像信号が書き込まれた画素回路４３８は、トランジスタ４４６がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示部に画像を表示できる。
【０３７１】
＜３−３．表示装置の構成例１＞
次に、図２５〜図２８を用いて、表示装置の構成例について説明する。
【０３７２】
図２５に、カラーフィルタ方式が適用されたトップエミッション構造の発光表示装置の断面図を示す。
【０３７３】
図２５に示す表示装置は、表示部５６２及び走査線駆動回路５６４を有する。
【０３７４】
表示部５６２において、基板１１１上には、トランジスタ２５１ａ、トランジスタ４４６ａ、及び発光素子１７０等が設けられている。走査線駆動回路５６４において、基板１１１上には、トランジスタ２０１ａ等が設けられている。
【０３７５】
トランジスタ２５１ａは、第１のゲート電極として機能する導電層２２１と、第１のゲート絶縁層として機能する絶縁層２１１と、半導体層２３１と、ソース電極及びドレイン電極として機能する導電層２２２ａ及び導電層２２２ｂと、第２のゲート電極として機能する導電層２２３と、第２のゲート絶縁層として機能する絶縁層２２５と、を有する。半導体層２３１は、チャネル形成領域と低抵抗領域とを有する。チャネル形成領域は、絶縁層２２５を介して導電層２２３と重なる。低抵抗領域は、導電層２２２ａと接続される部分、及び、導電層２２２ｂと接続される部分を有する。
【０３７６】
トランジスタ２５１ａは、チャネルの上下にゲート電極を有する。２つのゲート電極は、電気的に接続されていることが好ましい。２つのゲート電極が電気的に接続されている構成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化して配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。また、回路部の占有面積を縮小できるため、表示装置の狭額縁化が可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現することができる。
【０３７７】
導電層２２３上には絶縁層２１２及び絶縁層２１３が設けられており、その上に、導電層２２２ａ及び導電層２２２ｂが設けられている。トランジスタ２５１ａの構造は、導電層２２１と導電層２２２ａまたは導電層２２２ｂとの物理的な距離を離すことが容易なため、これらの間の寄生容量を低減することが可能である。
【０３７８】
表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート構造またはボトムゲート構造のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
【０３７９】
トランジスタ２５１ａは、半導体層２３１に、金属酸化物を有する。金属酸化物は、酸化物半導体として機能することができる。
【０３８０】
トランジスタ４４６ａ及びトランジスタ２０１ａは、トランジスタ２５１ａと同様の構成を有する。本発明の一態様において、これらのトランジスタの構成が異なっていてもよい。駆動回路部が有するトランジスタと表示部５６２が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。駆動回路部が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、表示部５６２が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。
【０３８１】
トランジスタ４４６ａは、絶縁層２１５を介して、発光素子１７０と重なる。トランジスタ、容量素子、及び配線等を、発光素子１７０の発光領域と重ねて配置することで、表示部５６２の開口率を高めることができる。
【０３８２】
発光素子１７０は、画素電極１７１、ＥＬ層１７２、及び共通電極１７３を有する。発光素子１７０は、着色層１３１側に光を射出する。
【０３８３】
画素電極１７１及び共通電極１７３のうち、一方は、陽極として機能し、他方は、陰極として機能する。画素電極１７１及び共通電極１７３の間に、発光素子１７０の閾値電圧より高い電圧を印加すると、ＥＬ層１７２に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層１７２において再結合し、ＥＬ層１７２に含まれる発光物質が発光する。
【０３８４】
画素電極１７１は、トランジスタ２５１ａが有する導電層２２２ｂと電気的に接続される。これらは、直接接続されてもよいし、他の導電層を介して接続されてもよい。画素電極１７１は、画素電極として機能し、発光素子１７０ごとに設けられている。隣り合う２つの画素電極１７１は、絶縁層２１６によって電気的に絶縁されている。
【０３８５】
ＥＬ層１７２は、発光性の物質を含む層である。
【０３８６】
共通電極１７３は、共通電極として機能し、複数の発光素子１７０にわたって設けられている。共通電極１７３には、定電位が供給される。
【０３８７】
発光素子１７０は、接着層１７４を介して着色層１３１と重なる。絶縁層２１６は、接着層１７４を介して遮光層１３２と重なる。
【０３８８】
発光素子１７０には、マイクロキャビティ構造を採用してもよい。カラーフィルタ（着色層１３１）とマイクロキャビティ構造との組み合わせにより、表示装置からは、色純度の高い光を取り出すことができる。
【０３８９】
着色層１３１は特定の波長域の光を透過する有色層である。例えば、赤色、緑色、青色、又は黄色の波長域の光を透過するカラーフィルタなどを用いることができる。着色層１３１に用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料などが挙げられる。
【０３９０】
なお、本発明の一態様は、カラーフィルタ方式に限られず、塗り分け方式、色変換方式、又は量子ドット方式等を適用してもよい。
【０３９１】
遮光層１３２は、隣接する着色層１３１の間に設けられている。遮光層１３２は隣接する発光素子１７０からの光を遮光し、隣接する発光素子１７０間における混色を抑制する。ここで、着色層１３１の端部を、遮光層１３２と重なるように設けることにより、光漏れを抑制することができる。遮光層１３２としては、発光素子１７０からの発光を遮る材料を用いることができ、例えば、金属材料、又は、顔料もしくは染料を含む樹脂材料等を用いてブラックマトリクスを形成することができる。なお、遮光層１３２は、走査線駆動回路５６４などの表示部５６２以外の領域に設けると、導波光などによる意図しない光漏れを抑制できるため好ましい。
【０３９２】
基板１１１と基板１１３は、接着層１７４によって貼り合わされている。
【０３９３】
導電層５６５は、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続される。導電層５６５は、トランジスタが有する導電層と同一の材料及び同一の工程で形成されることが好ましい。本実施の形態では、導電層５６５が、ソース電極及びドレイン電極として機能する導電層と同一の材料及び同一の工程で形成される例を示す。
【０３９４】
接続体２４２としては、様々な異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）及び異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０３９５】
図２６に、塗り分け方式が適用されたボトムエミッション構造の発光表示装置の断面図を示す。
【０３９６】
図２６に示す表示装置は、表示部５６２及び走査線駆動回路５６４を有する。
【０３９７】
表示部５６２において、基板１１１上には、トランジスタ２５１ｂ、及び発光素子１７０等が設けられている。走査線駆動回路５６４において、基板１１１上には、トランジスタ２０１ｂ等が設けられている。
【０３９８】
トランジスタ２５１ｂは、ゲート電極として機能する導電層２２１と、ゲート絶縁層として機能する絶縁層２１１と、半導体層２３１と、ソース電極及びドレイン電極として機能する導電層２２２ａ及び導電層２２２ｂと、を有する。絶縁層２１６は、下地膜として機能する。
【０３９９】
トランジスタ２５１ｂは、半導体層２３１に、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉｌｉｃｏｎ））を有する。
【０４００】
発光素子１７０は、画素電極１７１、ＥＬ層１７２、及び共通電極１７３を有する。発光素子１７０は、基板１１１側に光を射出する。画素電極１７１は、絶縁層２１５に設けられた開口を介して、トランジスタ２５１ｂが有する導電層２２２ｂと電気的に接続される。ＥＬ層１７２は、発光素子１７０ごとに分離して設けられている。共通電極１７３は、複数の発光素子１７０にわたって設けられている。
【０４０１】
発光素子１７０は、絶縁層１７５によって封止されている。絶縁層１７５は、発光素子１７０に水などの不純物が拡散することを抑制する保護層として機能する。
【０４０２】
基板１１１と基板１１３は、接着層１７４によって貼り合わされている。
【０４０３】
導電層５６５は、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続される。
【０４０４】
図２７に、横電界方式が適用された透過型液晶表示装置の断面図を示す。
【０４０５】
図２７に示す表示装置は、表示部５６２及び走査線駆動回路５６４を有する。
【０４０６】
表示部５６２において、基板１１１上には、トランジスタ４４６ｃ、及び液晶素子１８０等が設けられている。走査線駆動回路５６４において、基板１１１上には、トランジスタ２０１ｃ等が設けられている。
【０４０７】
トランジスタ４４６ｃは、ゲート電極として機能する導電層２２１と、ゲート絶縁層として機能する絶縁層２１１と、半導体層２３１と、不純物半導体層２３２と、ソース電極及びドレイン電極として機能する導電層２２２ａ及び導電層２２２ｂと、を有する。トランジスタ４４６ｃは、絶縁層２１２に覆われている。
【０４０８】
トランジスタ４４６ｃは、半導体層２３１に、アモルファスシリコンを有する。
【０４０９】
液晶素子１８０は、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子である。液晶素子１８０は、画素電極１８１、共通電極１８２、及び液晶層１８３を有する。画素電極１８１と共通電極１８２との間に生じる電界により、液晶層１８３の配向を制御することができる。液晶層１８３は、配向膜１３３ａと配向膜１３３ｂの間に位置する。画素電極１８１は、絶縁層２１５に設けられた開口を介して、トランジスタ４４６ｃが有する導電層２２２ｂと電気的に接続される。共通電極１８２は、櫛歯状の上面形状（平面形状ともいう）、またはスリットが設けられた上面形状を有していてもよい。共通電極１８２には、１つまたは複数の開口を設けることができる。
【０４１０】
画素電極１８１と共通電極１８２の間には、絶縁層２２０が設けられている。画素電極１８１は、絶縁層２２０を介して共通電極１８２と重なる部分を有する。また、画素電極１８１と着色層１３１とが重なる領域において、画素電極１８１上に共通電極１８２が配置されていない部分を有する。
【０４１１】
液晶層１８３と接する配向膜を設けることが好ましい。配向膜は、液晶層１８３の配向を制御することができる。
【０４１２】
バックライトユニット５５２からの光は、基板１１１、画素電極１８１、共通電極１８２、液晶層１８３、着色層１３１、及び基板１１３を介して、表示装置の外部に射出される。バックライトユニット５５２の光が透過するこれらの層の材料には、可視光を透過する材料を用いる。
【０４１３】
着色層１３１及び遮光層１３２と、液晶層１８３と、の間には、オーバーコート１２１を設けることが好ましい。オーバーコート１２１は、着色層１３１及び遮光層１３２等に含まれる不純物が液晶層１８３に拡散することを抑制できる。
【０４１４】
基板１１１と基板１１３は、接着層１４１によって貼り合わされている。基板１１１、基板１１３、接着層１４１に囲まれた領域に、液晶層１８３が封止されている。
【０４１５】
表示装置の表示部５６２を挟むように、偏光板１２５ａ及び偏光板１２５ｂが配置されている。偏光板１２５ａよりも外側に配置されたバックライトユニット５５２からの光は偏光板１２５ａを介して表示装置に入射する。このとき、画素電極１８１と共通電極１８２の間に与える電圧によって液晶層１８３の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１２５ｂを介して射出される光の強度を制御することができる。また、入射光は着色層１３１によって特定の波長領域以外の光が吸収されるため、射出される光は例えば赤色、青色、または緑色を呈する光となる。
【０４１６】
導電層５６５は、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続される。
【０４１７】
図２８に、縦電界方式が適用された透過型液晶表示装置の断面図を示す。
【０４１８】
図２８に示す表示装置は、表示部５６２及び走査線駆動回路５６４を有する。
【０４１９】
表示部５６２において、基板１１１上には、トランジスタ４４６ｄ、及び液晶素子１８０等が設けられている。走査線駆動回路５６４において、基板１１１上には、トランジスタ２０１ｄ等が設けられている。図２８に示す表示装置では、着色層１３１が基板１１１側に設けられている。これにより、基板１１３側の構成を簡略化できる。
【０４２０】
トランジスタ４４６ｄは、ゲート電極として機能する導電層２２１と、ゲート絶縁層として機能する絶縁層２１１と、半導体層２３１と、不純物半導体層２３２と、ソース電極及びドレイン電極として機能する導電層２２２ａ及び導電層２２２ｂと、を有する。トランジスタ４４６ｄは、絶縁層２１７及び絶縁層２１８に覆われている。
【０４２１】
トランジスタ４４６ｄは、半導体層２３１に、金属酸化物を有する。
【０４２２】
液晶素子１８０は、画素電極１８１、共通電極１８２、及び液晶層１８３を有する。液晶層１８３は、画素電極１８１と共通電極１８２との間に位置する。配向膜１３３ａは画素電極１８１に接して設けられている。配向膜１３３ｂは共通電極１８２に接して設けられている。画素電極１８１は、絶縁層２１５に設けられた開口を介して、トランジスタ４４６ｄが有する導電層２２２ｂと電気的に接続される。
【０４２３】
バックライトユニット５５２からの光は、基板１１１、着色層１３１、画素電極１８１、液晶層１８３、共通電極１８２、及び基板１１３を介して、表示装置の外部に射出される。バックライトユニット５５２の光が透過するこれらの層の材料には、可視光を透過する材料を用いる。
【０４２４】
遮光層１３２と、共通電極１８２と、の間には、オーバーコート１２１が設けられている。
【０４２５】
基板１１１と基板１１３は、接着層１４１によって貼り合わされている。基板１１１、基板１１３、接着層１４１に囲まれた領域に、液晶層１８３が封止されている。
【０４２６】
表示装置の表示部５６２を挟むように、偏光板１２５ａ及び偏光板１２５ｂが配置されている。
【０４２７】
導電層５６５は、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続される。
【０４２８】
＜３−４．トランジスタの構成例＞
次に、図２９〜図３１を用いて、図２５〜図２８に示した構成とは異なるトランジスタの構成例について説明する。
【０４２９】
図２９（Ａ）〜（Ｃ）及び図３０（Ａ）〜（Ｄ）に、半導体層４３２に金属酸化物を有するトランジスタを示す。半導体層４３２に金属酸化物を用いることにより、映像に変化がない期間、又は変化が一定以下である期間において、映像信号の更新の頻度を極めて低く設定することができ、消費電力の削減を図ることができる。
【０４３０】
各トランジスタは、絶縁表面４１１上に設けられている。各トランジスタは、ゲート電極として機能する導電層４３１と、ゲート絶縁層として機能する絶縁層４３４と、半導体層４３２と、ソース電極及びドレイン電極として機能する一対の導電層４３３ａ及び導電層４３３ｂと、を有する。半導体層４３２の、導電層４３１と重畳する部分は、チャネル形成領域として機能する。導電層４３３ａ及び導電層４３３ｂは、それぞれ、半導体層４３２と接して設けられる。
【０４３１】
図２９（Ａ）に示すトランジスタは、半導体層４３２のチャネル形成領域上に、絶縁層４８４を有する。絶縁層４８４は、導電層４３３ａ及び導電層４３３ｂのエッチングの際のエッチングストッパーとして機能する。
【０４３２】
図２９（Ｂ）に示すトランジスタは、絶縁層４８４が、半導体層４３２を覆って絶縁層４３４上に延在している構成を有する。この場合、導電層４３３ａ及び導電層４３３ｂは、絶縁層４８４に設けられた開口を介して、半導体層４３２と接続される。
【０４３３】
図２９（Ｃ）に示すトランジスタは、絶縁層４８５及び導電層４８６を有する。絶縁層４８５は、半導体層４３２、導電層４３３ａ、導電層４３３ｂを覆って設けられている。また、導電層４８６は絶縁層４８５上に設けられ、半導体層４３２と重なる領域を有する。
【０４３４】
導電層４８６は、半導体層４３２を挟んで導電層４３１とは反対側に位置している。導電層４３１を第１のゲート電極とした場合、導電層４８６は、第２のゲート電極として機能することができる。導電層４３１と導電層４８６に同じ電位を与えることで、トランジスタのオン電流を高めることができる。また、導電層４３１と導電層４８６の一方にしきい値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタのしきい値電圧を制御することができる。
【０４３５】
図３０（Ａ）はトランジスタ２００ａのチャネル長方向の断面図であり、図３０（Ｂ）はトランジスタ２００ａのチャネル幅方向の断面図である。
【０４３６】
トランジスタ２００ａは、図２８に示すトランジスタ２０１ｄの変形例である。
【０４３７】
トランジスタ２００ａは、トランジスタ２０１ｄと比較して、半導体層４３２が異なる。
【０４３８】
トランジスタ２００ａにおいて、半導体層４３２は、絶縁層４３４上の半導体層４３２＿１と、半導体層４３２＿１上の半導体層４３２＿２と、を有する。
【０４３９】
半導体層４３２＿１及び半導体層４３２＿２は同じ元素を有することが好ましい。半導体層４３２＿１及び半導体層４３２＿２はそれぞれＩｎと、Ｍ（ＭはＧａ、Ａｌ、Ｙ、またはＳｎ）と、Ｚｎと、を有すると好ましい。
【０４４０】
半導体層４３２＿１及び半導体層４３２＿２は、それぞれ、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、半導体層４３２＿１及び半導体層４３２＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、かつＺｎが２以上４以下を含む。または、半導体層４３２＿１及び半導体層４３２＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。このように、半導体層４３２＿１及び半導体層４３２＿２を概略同じ組成とすることで、同じスパッタリングターゲットを用いて形成できるため、製造コストを抑制することが可能である。また、同じスパッタリングターゲットを用いる場合、同一チャンバーにて真空中で連続して半導体層４３２＿１及び半導体層４３２＿２を成膜することができるため、半導体層４３２＿１と半導体層４３２＿２との界面に不純物が取り込まれるのを抑制することができる。
【０４４１】
半導体層４３２＿１は、半導体層４３２＿２よりも結晶性が低い領域を有していてもよい。なお、半導体層４３２＿１及び半導体層４３２＿２の結晶性は、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
【０４４２】
半導体層４３２＿１の結晶性が低い領域が過剰酸素の拡散経路となり、半導体層４３２＿１よりも結晶性の高い半導体層４３２＿２にも過剰酸素を拡散させることができる。このように、結晶構造が異なる半導体層の積層構造とし、結晶性の低い領域を過剰酸素の拡散経路とすることで、信頼性の高いトランジスタを提供することができる。
【０４４３】
また、半導体層４３２＿２が、半導体層４３２＿１より結晶性が高い領域を有することにより、半導体層４３２に混入しうる不純物を抑制することができる。特に、半導体層４３２＿２の結晶性を高めることで、導電層４３３ａ及び導電層４３３ｂを加工する際のダメージを抑制することができる。半導体層４３２の表面、すなわち半導体層４３２＿２の表面は、導電層４３３ａ及び導電層４３３ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、半導体層４３２＿２は、結晶性が高い領域を有する場合、結晶性が低い半導体層４３２＿１と比較してエッチング耐性に優れる。したがって、半導体層４３２＿２は、エッチングストッパーとしての機能を有する。
【０４４４】
半導体層４３２＿１は、半導体層４３２＿２よりも結晶性が低い領域を有することで、キャリア密度が高くなる場合がある。
【０４４５】
半導体層４３２＿１のキャリア密度が高くなると、半導体層４３２＿１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、半導体層４３２＿１の伝導帯の下端が低くなり、半導体層４３２＿１の伝導帯下端と、ゲート絶縁層（ここでは、絶縁層４３４）中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁層中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくできる場合がある。また、半導体層４３２＿１のキャリア密度が高くなると、半導体層４３２の電界効果移動度を高めることができる。
【０４４６】
なお、トランジスタ２００ａにおいては、半導体層４３２を２層の積層構造にする例を示したが、これに限定されず、３層以上積層する構成にしてもよい。
【０４４７】
また、導電層４３３ａ及び導電層４３３ｂ上に設けられた絶縁層４３６の構成について説明する。
【０４４８】
トランジスタ２００ａにおいて、絶縁層４３６は、絶縁層４３６ａと、絶縁層４３６ａ上の絶縁層４３６ｂとを有する。絶縁層４３６ａは、半導体層４３２に酸素を供給する機能と、不純物（代表的には、水、水素等）の入り込みを抑制する機能と、を有する。絶縁層４３６ａとしては、酸化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を用いることができる。特に、絶縁層４３６ａは、反応性スパッタリング法によって形成される酸化アルミニウム膜であることが好ましい。なお、反応性スパッタリング法で酸化アルミニウム膜を形成する方法の一例としては、以下に示す方法が挙げられる。
【０４４９】
まず、スパッタリングチャンバー内に、不活性ガス（代表的にはＡｒガス）と、酸素ガスと、を混合したガスを導入する。続けて、スパッタリングチャンバーに配置されたアルミニウムターゲットに電圧を印加することで、酸化アルミニウム膜を成膜することができる。なお、アルミニウムターゲットに電圧を印加する電源としては、ＤＣ電源、ＡＣ電源、またはＲＦ電源が挙げられる。特に、ＤＣ電源を用いると生産性が向上するため好ましい。
【０４５０】
絶縁層４３６ｂは、不純物（代表的には水、水素等）の入り込みを抑制する機能を有する。絶縁層４３６ｂとしては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜を用いることができる。特に、絶縁層４３６ｂとしては、ＰＥＣＶＤ法によって形成される窒化シリコン膜が好ましい。ＰＥＣＶＤ法によって形成される窒化シリコン膜は、高い膜密度を得られやすいため好ましい。なお、ＰＥＣＶＤ法によって形成される窒化シリコン膜は、膜中の水素濃度が高い場合がある。
【０４５１】
トランジスタ２００ａにおいては、絶縁層４３６ｂの下層には絶縁層４３６ａが配置されているため、絶縁層４３６ｂに含まれる水素は、半導体層４３２側に拡散しない、または拡散し難い。
【０４５２】
なお、トランジスタ２００ａは、シングルゲートのトランジスタである。シングルゲートのトランジスタとすることで、マスク枚数を低減できるため、生産性を高めることができる。
【０４５３】
図３０（Ｃ）はトランジスタ２００ｂのチャネル長方向の断面図であり、図３０（Ｄ）はトランジスタ２００ｂのチャネル幅方向の断面図である。
【０４５４】
トランジスタ２００ｂは、図２９（Ｂ）に示すトランジスタの変形例である。
【０４５５】
トランジスタ２００ｂは、図２９（Ｂ）に示すトランジスタと比較し、半導体層４３２及び絶縁層４８４の構成が異なる。具体的には、トランジスタ２００ｂは、半導体層４３２が２層構造であり、絶縁層４８４の代わりに絶縁層４８４ａを有する。さらに、トランジスタ２００ｂは、絶縁層４３６ｂ及び導電層４８６を有する。
【０４５６】
絶縁層４８４ａは、上記絶縁層４３６ａと同様の機能を有する。
【０４５７】
開口部４５３では、絶縁層４３４、絶縁層４８４ａ、及び絶縁層４３６ｂに開口が設けられている。導電層４８６は、開口部４５３を介して、導電層４３１と電気的に接続される。
【０４５８】
トランジスタ２００ａ及びトランジスタ２００ｂの構造とすることで、大きな設備投資を行わずに、既存の生産ラインを用いて製造することができる。例えば、水素化アモルファスシリコンの製造工場を、酸化物半導体の製造工場に簡易的に置き換えることが可能となる。
【０４５９】
図３１（Ａ）〜（Ｆ）に、半導体層４３２にシリコンを有するトランジスタを示す。
【０４６０】
各トランジスタは、絶縁表面４１１上に設けられている。各トランジスタは、ゲート電極として機能する導電層４３１と、ゲート絶縁層として機能する絶縁層４３４と、半導体層４３２及び半導体層４３２ｐの一方または双方と、ソース電極及びドレイン電極として機能する一対の導電層４３３ａ及び導電層４３３ｂと、不純物半導体層４３５と、を有する。半導体層の、導電層４３１と重畳する部分は、チャネル形成領域として機能する。半導体層と導電層４３３ａまたは導電層４３３ｂとは接して設けられる。
【０４６１】
図３１（Ａ）に示すトランジスタは、ボトムゲート・チャネルエッチ構造のトランジスタである。半導体層４３２と導電層４３３ａ及び導電層４３３ｂとの間に、不純物半導体層４３５を有する。
【０４６２】
図３１（Ａ）に示すトランジスタは、半導体層４３２と不純物半導体層４３５の間に、半導体層４３７を有する。
【０４６３】
半導体層４３７は、半導体層４３２と同様の半導体膜により形成されていてもよい。半導体層４３７は、不純物半導体層４３５のエッチングの際に、半導体層４３２がエッチングにより消失することを防ぐためのエッチングストッパーとして機能させることができる。なお、図３１（Ａ）において、半導体層４３７が左右に分離している例を示しているが、半導体層４３７の一部が半導体層４３２のチャネル形成領域を覆っていてもよい。
【０４６４】
また、半導体層４３７は、不純物半導体層４３５よりも低濃度の不純物が含まれていてもよい。これにより、半導体層４３７をＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能させることができ、トランジスタを駆動させたときのホットキャリア劣化を抑制することができる。
【０４６５】
図３１（Ｂ）に示すトランジスタは、半導体層４３２のチャネル形成領域上に、絶縁層４８４が設けられている。絶縁層４８４は、不純物半導体層４３５のエッチングの際のエッチングストッパーとして機能する。
【０４６６】
図３１（Ｃ）に示すトランジスタは、半導体層４３２に代えて、半導体層４３２ｐを有する。半導体層４３２ｐは、結晶性の高い半導体膜を含む。例えば半導体層４３２ｐは、多結晶半導体または単結晶半導体を含む。これにより、電界効果移動度の高いトランジスタとすることができる。
【０４６７】
図３１（Ｄ）に示すトランジスタは、半導体層４３２のチャネル形成領域に半導体層４３２ｐを有する。例えば図３１（Ｄ）に示すトランジスタは、半導体層４３２となる半導体膜に対してレーザ光などを照射し、当該半導体膜を局所的に結晶化することにより形成することができる。これにより、電界効果移動度の高いトランジスタを実現できる。
【０４６８】
図３１（Ｅ）に示すトランジスタは、図３１（Ａ）で示したトランジスタの半導体層４３２のチャネル形成領域に、結晶性の半導体層４３２ｐを有する。
【０４６９】
図３１（Ｆ）に示すトランジスタは、図３１（Ｂ）で示したトランジスタの半導体層４３２のチャネル形成領域に、結晶性の半導体層４３２ｐを有する。
【０４７０】
［半導体層について］
本発明の一態様で開示されるトランジスタに用いる半導体材料の結晶性は特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
【０４７１】
トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。
【０４７２】
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。
【０４７３】
半導体層は、例えばインジウム、亜鉛、及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。
【０４７４】
半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０４７５】
半導体層に好適な金属酸化物の詳細については、実施の形態４を参照できる。
【０４７６】
また、トランジスタに用いる半導体材料としては、例えばシリコンを用いることができる。シリコンとして、特にアモルファスシリコンを用いることが好ましい。アモルファスシリコンを用いることで、大型の基板上に歩留り良くトランジスタを形成でき、量産性を高めることができる。
【０４７７】
また、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコンを用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
【０４７８】
＜３−５．表示装置の構成例２＞
次に、図３２〜図３４を用いて、図１３（Ａ）に示す表示パネルＤＰの構成例について説明する。また、図３５に、表示パネルを２枚重ねて有する表示装置の断面図を示す。
【０４７９】
図３２（Ａ）に、表示パネル３７０の上面図を示す。
【０４８０】
図３２（Ａ）に示す表示パネル３７０は、画素部７１、可視光を透過する領域７２、及び駆動回路部７８を有する。図３２（Ａ）では、可視光を透過する領域７２が、画素部７１に隣接し、画素部７１の２辺に沿って配置されている例を示す。
【０４８１】
図３２（Ｂ）に、塗り分け方式が適用されたトップエミッション構造の表示パネル３７０Ａの断面図を示す。図３２（Ｂ）は、図３２（Ａ）における一点鎖線Ａ１−Ａ２間及びＡ３−Ａ４間の断面図に相当する。
【０４８２】
表示パネル３７０Ａは、基板３６１、接着層３６３、絶縁層３６５、絶縁層３６７、複数のトランジスタ、容量素子３０５、導電層３０７、絶縁層３１２、絶縁層３１３、絶縁層３１４、絶縁層３１５、発光素子３０４、導電層３５５、スペーサ３１６、接着層３１７、基板３７１、接着層３７３、絶縁層３７５、及び絶縁層３７７を有する。
【０４８３】
可視光を透過する領域７２に含まれる各層は、可視光を透過する。図３２（Ｂ）では、可視光を透過する領域７２が、基板３６１、接着層３６３、絶縁層３６５、絶縁層３６７、ゲート絶縁層３１１、絶縁層３１２、絶縁層３１３、絶縁層３１４、接着層３１７、絶縁層３７７、絶縁層３７５、接着層３７３、及び基板３７１を有する例を示す。この積層構造において、各界面の屈折率の差が小さくなるよう各層の材料を選択することが好ましい。互いに接する２つの層の屈折率を小さくすることで、使用者が、２つの表示パネルの継ぎ目を視認しにくくなる。
【０４８４】
また、図３３（Ａ）に示す表示パネル３７０Ｂや、図３３（Ｂ）に示す表示パネル３７０Ｃのように、可視光を透過する領域７２を、画素部７１に比べて、絶縁層の数が少ない構成とすることが好ましい。
【０４８５】
表示パネル３７０Ｂは、表示パネル３７０Ａと異なり、可視光を透過する領域７２が、絶縁層３１３及び絶縁層３１４を有さない構成である。
【０４８６】
表示パネル３７０Ｃは、表示パネル３７０Ａと異なり、可視光を透過する領域７２が、絶縁層３６７、ゲート絶縁層３１１、絶縁層３１２、絶縁層３１３、絶縁層３１４、及び絶縁層３７７を有さない構成である。
【０４８７】
可視光を透過する領域７２が有する絶縁層の数を少なくすることで、屈折率の差の大きい界面を減らすことができる。これにより、可視光を透過する領域７２における外光の反射を抑制することができる。そして、可視光を透過する領域７２の可視光の透過率を高めることができる。これにより、下側に配置される表示パネルの表示における、可視光を透過する領域７２を介して視認される部分と、該領域を介さずに視認される部分との輝度（明るさ）の差を、小さくすることができる。したがって、表示装置の表示ムラもしくは輝度ムラを抑制することができる。
【０４８８】
なお、表示パネル３７０Ａ、３７０Ｂ、３７０Ｃにおいて、可視光を透過する領域７２以外の構成は同様である。
【０４８９】
駆動回路部７８はトランジスタ３０１を有する。画素部７１は、トランジスタ３０２及びトランジスタ３０３を有する。
【０４９０】
各トランジスタは、ゲート、ゲート絶縁層３１１、半導体層、バックゲート、ソース、及びドレインを有する。ゲート（下側のゲート）と半導体層は、ゲート絶縁層３１１を介して重なる。ゲート絶縁層３１１の一部は、容量素子３０５の誘電体としての機能を有する。トランジスタ３０２のソースまたはドレインとして機能する導電層は、容量素子３０５の一方の電極を兼ねる。バックゲート（上側のゲート）と半導体層は、絶縁層３１２及び絶縁層３１３を介して重なる。
【０４９１】
駆動回路部７８と画素部７１とで、トランジスタの構造が異なっていてもよい。駆動回路部７８及び画素部７１は、それぞれ、複数の種類のトランジスタを有していてもよい。
【０４９２】
トランジスタ３０１、３０２、３０３は、２つのゲート、ゲート絶縁層３１１、半導体層、ソース、及びドレインを有する。２つのゲートは電気的に接続されていることが好ましい。
【０４９３】
容量素子３０５は、一対の電極と、その間の誘電体とを有する。容量素子３０５は、トランジスタのゲート（下側のゲート）と同一の材料、及び同一の工程で形成した導電層と、トランジスタのソース及びドレインと同一の材料、及び同一の工程で形成した導電層と、を有する。
【０４９４】
絶縁層３１２、絶縁層３１３、及び絶縁層３１４のうち、少なくとも一層には、水または水素などの不純物が拡散しにくい材料を用いることが好ましい。外部から不純物がトランジスタに拡散することを効果的に抑制することが可能となり、表示パネルの信頼性を高めることができる。絶縁層３１４は、平坦化層としての機能を有する。図３２（Ｂ）では、絶縁層３１４に有機材料を用い、かつ、絶縁層３１４が表示パネル全面にわたって設けられている例を示す。このような構成とすることで、剥離工程の歩留まりを高めることができるため、好ましい。また、図３３（Ａ）、（Ｂ）に示すように、有機材料を用いた絶縁層が表示パネルの端部に位置しない構成とすることもできる。この場合、発光素子３０４に不純物が侵入することを抑制できる。
【０４９５】
絶縁層３６５と基板３６１は接着層３６３によって貼り合わされている。また、絶縁層３７５と基板３７１は接着層３７３によって貼り合わされている。
【０４９６】
画素部７１では、絶縁層３６７と絶縁層３７７との間に、発光素子３０４が位置する。表示パネル３７０の厚さ方向から、発光素子３０４に、不純物が侵入することが抑制されている。同様に、画素部７１では、トランジスタを覆う絶縁層が複数設けられており、トランジスタに不純物が侵入することが抑制されている。
【０４９７】
一対の防湿性の高い絶縁膜の間に発光素子３０４及びトランジスタ等を配置することで、これらの素子に水等の不純物が侵入することを抑制でき、表示パネルの信頼性が高くなるため好ましい。
【０４９８】
防湿性の高い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜、及び、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
【０４９９】
例えば、防湿性の高い絶縁膜の水蒸気透過量は、１×１０−５［ｇ／（ｍ２・ｄａｙ）］以下、好ましくは１×１０−６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０−７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０−８［ｇ／（ｍ２・ｄａｙ）］以下とする。
【０５００】
発光素子３０４は、電極３２１、ＥＬ層３２２、及び電極３２３を有する。発光素子３０４は、光学調整層３２４を有していてもよい。発光素子３０４は、基板３７１側に光を射出する。
【０５０１】
トランジスタ、容量素子、及び配線等を、発光素子３０４の発光領域と重ねて配置することで、画素部７１の開口率を高めることができる。
【０５０２】
電極３２１は、トランジスタ３０３のソースまたはドレインと電気的に接続される。これらは、直接接続されるか、他の導電層を介して接続される。電極３２１は、画素電極として機能し、発光素子３０４ごとに設けられている。隣り合う２つの電極３２１は、絶縁層３１５によって電気的に絶縁されている。
【０５０３】
ＥＬ層３２２は、発光材料を含む層である。発光素子３０４には、発光材料として有機化合物を用いた有機ＥＬ素子を好適に用いることができる。
【０５０４】
ＥＬ層３２２は少なくとも１層の発光層を有する。
【０５０５】
電極３２３は、共通電極として機能し、複数の発光素子３０４にわたって設けられている。電極３２３には、定電位が供給される。
【０５０６】
接続部３０６は、導電層３０７及び導電層３５５を有する。導電層３０７と導電層３５５は、電気的に接続されている。導電層３０７は、トランジスタのソース及びドレインと同一の材料、及び同一の工程で形成することができる。導電層３５５は、駆動回路部７８に外部からの信号や電位を伝達する外部入力端子と電気的に接続する。ここでは、外部入力端子としてＦＰＣ７４を設ける例を示している。接続体３１９を介してＦＰＣ７４と導電層３５５は電気的に接続する。
【０５０７】
基板３６１及び基板３７１としては、可撓性を有する基板を用いることが好ましい。例えば、可撓性を有する程度の厚さのガラス、石英、樹脂、金属、合金、半導体などの材料を用いることができる。発光素子からの光を取り出す側の基板は、該光を透過する材料を用いる。
【０５０８】
接着層には、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。また、接着シート等を用いてもよい。
【０５０９】
なお、図３４（Ａ）に示す表示パネル３７０Ｄや、図３４（Ｂ）に示す表示パネル３７０Ｅのように、絶縁層３７５が発光素子３０４に接して設けられていてもよい。図３４（Ａ）、（Ｂ）において、基板３７１は、接着層３７３ではなく接着層３１７によって貼り合わされている。
【０５１０】
表示パネル３７０Ｂ、３７０Ｃは、作製基板上で形成された絶縁層３７５を、基板３６１上に転置することで形成される構成である。一方、表示パネル３７０Ｄ、３７０Ｅは、発光素子３０４上に直接、絶縁層３７５を形成する構成である。そのため、剥離工程を削減することができ、表示パネルの作製工程を簡略化することができる。
【０５１１】
図３３（Ｂ）に示す表示パネル３７０Ｃを２枚重ねて有する表示装置の断面図の一例を、図３５に示す。
【０５１２】
図３５では、下側の表示パネルの画素部７１ａ及び可視光を遮る領域（駆動回路部７８等）、並びに、上側の表示パネルの画素部７１ｂ及び可視光を透過する領域７２ｂを示す。
【０５１３】
図３５に示す表示装置において、表示面側（上側）に位置する表示パネルは、可視光を透過する領域７２ｂを画素部７１ｂと隣接して有する。下側の表示パネルの画素部７１ａは、上側の表示パネルの可視光を透過する領域７２ｂと重なっている。したがって、重ねた２つの表示パネルの表示領域の間の非表示領域を縮小すること、さらには無くすことができる。これにより、使用者から表示パネルの継ぎ目が認識されにくい、大型の表示装置を実現することができる。
【０５１４】
また、図３５に示す表示装置は、画素部７１ａと可視光を透過する領域７２ｂの間に、空気よりも屈折率が高く、可視光を透過する透光層３８９を有する。これにより、画素部７１ａと可視光を透過する領域７２ｂの間に空気が入ることを抑制でき、屈折率の差による界面での反射を低減することができる。そして、表示装置における表示ムラまたは輝度ムラの抑制が可能となる。
【０５１５】
透光層３８９は、下側の表示パネルの基板３７１または上側の表示パネルの基板３６１の表面全体に重なっていてもよいし、画素部７１ａ及び可視光を透過する領域７２ｂのみと重なっていてもよい。また、透光層３８９は、駆動回路部７８と重なっていてもよい。
【０５１６】
なお、透光層３８９の可視光の透過率が高いほど、表示装置の光取り出し効率を高められるため、好ましい。透光層３８９において、波長４００ｎｍ以上７００ｎｍ以下の範囲の光の透過率の平均値は８０％以上が好ましく、９０％以上がより好ましい。
【０５１７】
また、透光層３８９と、透光層３８９と接する層は、屈折率の差が小さいほど、光の反射を抑制することができるため、好ましい。例えば、透光層３８９の屈折率は、空気よりも高ければよく、１．３以上１．８以下であると好ましい。透光層３８９と、透光層３８９と接する層（例えば、表示パネルを構成する基板）は、屈折率の差が０．３０以下であると好ましく、０．２０以下であるとより好ましく、０．１５以下であるとさらに好ましい。
【０５１８】
透光層３８９は、下側の表示パネル及び上側の表示パネルのうち少なくとも一方と、着脱自在に接していてもよい。表示装置を構成する表示パネルをそれぞれ独立に取り外しできると、例えば、一つの表示パネルの表示に不具合が生じた場合、当該表示不良となった表示パネルのみを、新しい表示パネルに交換することができる。他の表示パネルは継続して使用することで、表示装置をより長く、低いコストで使用することができる。透光層３８９には、例えば、表示パネルに対して吸着性を有する材料（吸着フィルムなど）を用いることができる。
【０５１９】
また、透光層３８９に、接着剤等を用いることで、表示パネル同士を固定してもよい。
【０５２０】
透光層は粘着性を有さない、または粘着性が低いことが好ましい。これにより被着体の表面を傷つける、または汚すことなく、被着体への透光層の吸着、及び、被着体からの透光層の剥離を、繰り返すことができる。
【０５２１】
また、表示装置は、表示面側に光学部材を有することが好ましい。図３５では、表示パネル側から、円偏光板（１／４λ板３８１、直線偏光板３８３）、支持材３８５、及び反射防止部材３８７が設けられている例を示す。１／４λ板３８１は、直線偏光板３８３の軸に対して４５°傾いた軸をもつように、直線偏光板３８３と重ねて設けられる。光学部材と表示パネルとが密着した状態を保つよう、光学部材は、筐体などに固定されていることが好ましい。
【０５２２】
なお、本発明の一態様の表示装置は、表示パネルごとに、電源ユニット及びソースドライバを有していてもよい。
【０５２３】
または、本発明の一態様の表示装置は、一部の表示パネルのみが、電源ユニット及びソースドライバと直接接続され、他の表示パネルは、別の表示パネルを介して、電源ユニット及びソースドライバと電気的に接続される構成でもよい。これにより、表示装置の背面の構成を簡素化することができ、表示装置の軽量化・小型化を図ることができる。このような構成について、図３６を用いて説明する。
【０５２４】
図３６（Ａ）に、表示パネル３７０Ｆの表示面（おもて面ともいう）を示し、図３６（Ｂ）に、表示パネル３７０Ｆの表示面とは反対側の面（裏面ともいう）を示す。
【０５２５】
表示パネル３７０Ｆは、画素部７１、可視光を透過する領域７２、駆動回路部７８、端子７５、及び端子７６を有する。端子７５は、表示パネル３７０Ｆの表示面側に露出しており、端子７６は、表示パネル３７０Ｆの裏面側に露出している。
【０５２６】
図３６（Ｃ）に、表示パネル３７０Ｆを２枚重ねて有する表示装置の断面図を示す。
【０５２７】
上側の表示パネルの端子７５ａは、電源ユニット７７と電気的に接続されている。端子７５ａは、電源ユニットだけでなく、ソースドライバなどと電気的に接続されていてもよい。上側の表示パネルの端子７６ａは、下側の表示パネルの端子７５ｂと電気的に接続されている。これにより、上側の表示パネルを介して、下側の表示パネルも、電源ユニット７７と電気的に接続することができる。
【０５２８】
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０５２９】
（実施の形態４）
本実施の形態では、本発明の一態様で開示されるトランジスタの半導体層に用いることができる金属酸化物について説明する。なお、トランジスタの半導体層に金属酸化物を用いる場合、当該金属酸化物を酸化物半導体と読み替えてもよい。
【０５３０】
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
【０５３１】
また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてもよい。
【０５３２】
なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体またはＣＡＣ−ＯＳを好適に用いることができる。また、非単結晶酸化物半導体としては、ｎｃ−ＯＳまたはＣＡＡＣ−ＯＳを好適に用いることができる。
【０５３３】
なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ−ＯＳを用いると好ましい。ＣＡＣ−ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。
【０５３４】
以下では、ＣＡＣ−ＯＳの詳細について説明する。
【０５３５】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０５３６】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０５３７】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０５３８】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０５３９】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０５４０】
ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで混合した状態をモザイク状またはパッチ状ともいう。
【０５４１】
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種または複数種が含まれていてもよい。
【０５４２】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０５４３】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０５４４】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０５４５】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０５４６】
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０５４７】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０５４８】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０５４９】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０５５０】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０５５１】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。
【０５５２】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０５５３】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０５５４】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０５５５】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０５５６】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０５５７】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）を実現することができる。
【０５５８】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。
【０５５９】
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０５６０】
（実施の形態５）
本実施の形態では、本発明の一態様の電子機器について図３７及び図３８を用いて説明する。
【０５６１】
本実施の形態の電子機器は、本発明の一態様の表示システムを有する。これにより、電子機器の表示部は、高品質な映像を表示することができる。
【０５６２】
本実施の形態の電子機器の表示部には、例えばフルハイビジョン、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズは、対角２０インチ以上、対角３０インチ以上、対角５０インチ以上、対角６０インチ以上、または対角７０インチ以上とすることができる。
【０５６３】
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【０５６４】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０５６５】
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０５６６】
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
【０５６７】
図３７（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【０５６８】
表示部７０００に、本発明の一態様の表示装置を適用することができる。
【０５６９】
図３７（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
【０５７０】
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０５７１】
図３７（Ｂ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
【０５７２】
表示部７０００に、本発明の一態様の表示装置を適用することができる。
【０５７３】
図３７（Ｃ）、（Ｄ）に、デジタルサイネージの一例を示す。
【０５７４】
図３７（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【０５７５】
図３７（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
【０５７６】
図３７（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。
【０５７７】
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
【０５７８】
表示部７０００にタッチパネルを適用することで、表示部７０００に静止画または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
【０５７９】
また、図３７（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
【０５８０】
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。
【０５８１】
本発明の一態様の表示システムは、家屋もしくはビルの内壁もしくは外壁、または、車両の内装もしくは外装の曲面に沿って組み込むことができる。
【０５８２】
図３８（Ａ）、（Ｂ）を用いて、本発明の一態様の表示システムの車両への搭載例について説明する。
【０５８３】
図３８（Ａ）に、車両５０００の外観の一例を示す。車両５０００は、複数のカメラ５００５（図３８（Ａ）では、カメラ５００５ａ、カメラ５００５ｂ、カメラ５００５ｃ、カメラ５００５ｄ、カメラ５００５ｅ、及びカメラ５００５ｆ）を有する。例えば、カメラ５００５ａは、前方の状況を撮像する機能を有し、カメラ５００５ｂは、後方の状況を撮像する機能を有し、カメラ５００５ｃは、右前方の状況を撮像する機能を有し、カメラ５００５ｄは、左前方の状況を撮像する機能を有し、カメラ５００５ｅは、右後方の状況を撮像する機能を有し、カメラ５００５ｆは、左後方の状況を撮像する機能を有する。ただし、車両の周囲を撮像するカメラの数及び機能は、上記構成に限定されない。例えば、車両の前方に、車両の後方の状況を撮像するカメラを設けてもよい。
【０５８４】
図３８（Ｂ）に、車両５０００の室内の一例を示す。車両５０００は、表示部５００１、表示パネル５００８ａ、表示パネル５００８ｂ、及び表示パネル５００９を有する。表示部５００１、表示パネル５００８ａ、表示パネル５００８ｂ、及び表示パネル５００９の一つまたは複数に、本発明の一態様の表示システムの表示部を用いることができる。なお、図３８（Ｂ）には表示部５００１が右ハンドルの車両に搭載された例を示すが、特に限定されず、左ハンドルの車両に搭載することもできる。この場合、図３８（Ｂ）に示す構成の左右の配置が替わる。
【０５８５】
図３８（Ｂ）には、運転席と助手席の周辺に配置されるダッシュボード５００２、ハンドル５００３、フロントガラス５００４などを示している。表示部５００１は、ダッシュボード５００２の所定の位置、具体的には運転者の回りに配置され、概略Ｔ字形状を有する。図３８（Ｂ）には、複数の表示パネル５００７（表示パネル５００７ａ、５００７ｂ、５００７ｃ、５００７ｄ）を用いて形成される１つの表示部５００１を、ダッシュボード５００２に沿って設けた例を示しているが、表示部５００１は複数箇所に分けて配置してもよい。
【０５８６】
なお、複数の表示パネル５００７は可撓性を有していてもよい。この場合、表示部５００１を複雑な形状に加工することができ、表示部５００１をダッシュボード５００２などの曲面に沿って設ける構成や、ハンドルの接続部分、計器の表示部、送風口５００６などに表示部５００１の表示領域を設けない構成などを容易に実現することができる。
【０５８７】
表示パネル５００８ａ、５００８ｂは、それぞれ、ピラー部分に設けられている。車体に設けられた撮像手段（例えば、図３８（Ａ）で示したカメラ５００５）からの映像を、表示パネル５００８ａ、５００８ｂに表示することで、ピラーで遮られた視界を補完することができる。例えば、表示パネル５００８ａに、カメラ５００５ｄで撮像した映像を、映像５００８ｃとして表示することができる。同様に、表示パネル５００８ｂに、カメラ５００５ｃで撮像した映像を、表示することが好ましい。
【０５８８】
表示パネル５００９は、後方の撮像手段（例えば、カメラ５００５ｂ）からの映像を表示する機能を有していてもよい。
【０５８９】
また、表示パネル５００７、５００８ａ、５００８ｂ、５００９は、法定速度や、交通情報などを表示する機能を有していてもよい。
【０５９０】
表示パネル５００８ａ、５００８ｂは、それぞれ、可撓性を有することが好ましい。これにより、ピラー部分の曲面に沿って、表示パネル５００８ａ、５００８ｂを設けることが容易となる。
【０５９１】
また、運転席から、曲面に設けられた表示パネルを見る際に、映像が歪んで見える恐れがある。そのため、表示パネルは、映像の歪みが低減されるように補正された画像を表示できる機能を有することが好ましい。当該補正には、ニューラルネットワークを用いた画像処理が好適である。
【０５９２】
なお、図３８（Ａ）、（Ｂ）においてはサイドミラーの代わりにカメラ５００５ｃ、５００５ｄを設置する例を示しているが、サイドミラーとカメラの両方を設置してもよい。
【０５９３】
カメラ５００５としては、ＣＣＤカメラやＣＭＯＳカメラなどを用いることができる。また、これらのカメラに加えて、赤外線カメラを組み合わせて用いてもよい。赤外線カメラは、被写体の温度が高いほど出力レベルが高くなるため、人や動物等の生体を検知または抽出することができる。
【０５９４】
カメラ５００５で撮像された画像は、それぞれ、表示パネル５００７、表示パネル５００８ａ、表示パネル５００８ｂ、及び表示パネル５００９のいずれか一または複数に出力することができる。この表示部５００１、表示パネル５００８ａ、表示パネル５００８ｂ、及び表示パネル５００９を用いて主に車両の運転を支援する。カメラ５００５によって車両の周囲の状況を幅広い画角で撮影し、その画像を表示パネル５００７、表示パネル５００８ａ、表示パネル５００８ｂ、及び表示パネル５００９に表示することで、運転者の死角領域の視認が可能となり、事故の発生を防止することができる。
【０５９５】
また、本発明の一態様の表示システムを用いることにより、表示パネル５００７ａ、５００７ｂ、５００７ｃ、及び５００７ｄのつなぎ目における映像の不連続性を補償することができる。これにより、つなぎ目が目立たない映像の表示が可能となり、運転時における表示部５００１の視認性を向上させることができる。
【０５９６】
また、車のルーフ上などに距離画像センサを設け、距離画像センサによって得られた画像を表示部５００１に表示してもよい。距離画像センサとしては、イメージセンサやライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ  Ｄｅｔｅｃｔｉｏｎ  ａｎｄ  Ｒａｎｇｉｎｇ）などを用いることができる。イメージセンサによって得られた画像と、距離画像センサによって得られた画像とを表示部５００１に表示することにより、より多くの情報を運転手に提供し、運転を支援することができる。
【０５９７】
また、表示部５００１は、地図情報、交通情報、テレビ映像、ＤＶＤ映像などを表示する機能を有していてもよい。例えば、表示パネル５００７ａ、５００７ｂ、５００７ｃ、及び５００７ｄを１つの表示画面として、地図情報を大きく表示することができる。なお、表示パネル５００７の数は、表示される映像に応じて増やすことができる。
【０５９８】
また、表示パネル５００７ａ、５００７ｂ、５００７ｃ、及び５００７ｄに表示される映像は、運転手の好みによって自由に設定することができる。例えば、テレビ映像、ＤＶＤ映像を左側の表示パネル５００７ｄに表示し、地図情報を中央部の表示パネル５００７ｂに表示し、計器類を右側の表示パネル５００７ｃに表示し、オーディオ類を変速ギア近傍（運転席と助手席の間）の表示パネル５００７ａに表示することができる。また、複数の表示パネル５００７を組み合わせることにより、表示部５００１にフェールセーフの機能を付加することができる。例えば、ある表示パネル５００７が何らかの原因で故障したとしても、表示領域を変更し、他の表示パネル５００７を用いて表示を行うことができる。
【０５９９】
また、フロントガラス５００４は、表示パネル５００４ａを有する。表示パネル５００４ａは、可視光を透過する機能を有する。運転手は、表示パネル５００４ａを介して、背景を視認することができる。なお、表示パネル５００４ａは、運転手に対して注意喚起を促す表示などを行う機能を有する。また、図３８（Ｂ）では、フロントガラス５００４に表示パネル５００４ａを設ける構成について例示したが、これに限定されない。例えば、フロントガラス５００４を表示パネル５００４ａに置き換えてもよい。
【０６００】
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【実施例１】
【０６０１】
本実施例では、画像補正を行った結果について説明する。
【０６０２】
まず、表示パネルに画像データを入力し、二次元輝度計を用いて、当該表示パネルの表示の輝度データを取得した。画像データとして、座標データと、ＲＧＢの３色の階調データと、を有するデータを用いた。各色の階調データで表すことができる階調数はいずれも８ビット（２５６階調）であった。画像データにおいて、いずれの色も全ての座標の階調値は１２７であり、表示パネルで灰色表示を行った。
【０６０３】
次に、取得した輝度データを規格化した後、当該規格化された輝度データを用いて、補正フィルタの値を更新した。補正フィルタの値は、座標毎（画素毎）に決定した。つまり、１つの画素が有する３つの副画素（ＲＧＢ）で、用いる補正フィルタの値は同じである。
【０６０４】
次に、表示パネルに同じ画像データを入力し、更新された補正フィルタを用いてデータを補正し、画像を表示した。そして、二次元輝度計を用いて輝度データを取得した。
【０６０５】
次に、取得した輝度データを規格化した後、当該規格化された輝度データを用いて、補正フィルタの値を更新した。
【０６０６】
このように、輝度データの取得と、補正フィルタの値の更新を計５回行った。
【０６０７】
図３９（Ａ）に、二次元輝度計で取得した、補正前の表示パネルの輝度データを示す。図３９（Ｂ）〜（Ｆ）に、二次元輝度計で取得した、補正後の表示パネルの輝度データを、補正回数順（１回目から５回目まで）に示す。また、図４０（Ａ）に補正前の表示パネルの表示結果を示す。図４０（Ｂ）〜（Ｆ）に、補正後の表示パネルの表示結果を、補正回数順（１回目から５回目まで）に示す。
【０６０８】
図３９に示す輝度データと図４０に示す表示結果を比較すると、輝度データを取得することで、表示ムラをより詳細に把握することができるとわかる。
【０６０９】
図３９（Ａ）、（Ｂ）に示すように、１回の補正でも表示ムラは低減していることがわかった。そして、図３９（Ｂ）〜（Ｆ）に示すように、繰り返し補正フィルタの値を更新することで、表示パネルの表示ムラをさらに低減させることができるとわかった。
【実施例２】
【０６１０】
実施の形態３では、図３５を用いて、表示パネルを２枚重ねて有する表示装置について説明した。図３５に示す表示装置は、円偏光板を有する。円偏光板では、表示装置を視聴する際の角度が大きくなると、外光の反射を抑制しにくくなる。そのため、２枚の表示パネルが重なっている部分（重なり部とも記す）が使用者から視認されやすくなる。
【０６１１】
本実施例では、図３３（Ａ）に示す表示パネル３７０Ｂを２枚重ねて有する表示装置と、図３３（Ｂ）に示す表示パネル３７０Ｃを２枚重ねて有する表示装置と、を作製した。そして、２つの表示装置それぞれにおける、重なり部の視認性の高さを、反射率の測定により、確認した。
【０６１２】
図４１（Ａ）を用いて、本実施例の表示装置の構成を説明する。本実施例の表示装置は、２つの表示パネルを、互いの表示領域の間の非表示領域が小さくなるように重ねることで構成されている。２つの表示パネルの表示面側に円偏光板３９０が位置する。上側の表示パネルにおける可視光を透過する領域７２と、下側の表示パネルにおける表示部の間には、透光層３８９が設けられている。透光層３８９は、基板３７１ａ及び基板３６１ｂとそれぞれ貼り合わされている。
【０６１３】
２つの表示パネルは可撓性を有する。例えば、図４１（Ａ）に示すように、下側の表示パネルのＦＰＣ７４ａの近傍を湾曲させ、ＦＰＣ７４ａに隣接する上側の表示パネルの表示部の下側に、下側の表示パネルの一部及びＦＰＣ７４ａの一部を配置することができる。その結果、ＦＰＣ７４ａを上側の表示パネルの裏面と物理的に干渉することなく配置することができる。
【０６１４】
各表示パネルは、基板と素子層を接着層で貼り合わせることで作製した。素子層１５３ａは、基板３７１ａと基板３６１ａの間に、素子層１５３ｂは、基板３６１ｂと基板３７１ｂの間に、それぞれ接着層１５７を介して挟まれている。各基板には、光学等方性が高いフィルムを用いた。素子層１５３ａは、表示素子を含む領域１５５ａと、表示素子と電気的に接続する配線を含む領域１５６ａとを有する。同様に、素子層１５３ｂは、表示素子を含む領域１５５ｂと、表示素子と電気的に接続する配線を含む領域１５６ｂとを有する。
【０６１５】
測定には、ＬＣＤ評価装置（ＬＣＤ−７２００、大塚電子株式会社製）を用いた。図４１（Ｂ）に示すように、投光器９１と受光器９２を、それぞれ、測定対象９３に垂直な方向に対して角度θ傾かせた状態で、反射率の測定を行った。角度θは、１０°から７０°まで１０°ごとに変化させた。
【０６１６】
本実施例では、図４１（Ａ）に示す、２枚の表示パネルが重なっている部分（Ｏｖｅｒｌａｐｐｉｎｇ  ａｒｅａ）と、重なっていない部分（Ｎｏｎ−ｏｖｅｒｌａｐｐｉｎｇ  ａｒｅａ）と、の２か所について、反射率を測定した。
【０６１７】
図４２（Ａ）に、表示パネル３７０Ｂを２枚重ねて有する表示装置の反射率の測定結果を示す。図４２（Ａ）に示すように、角度θが大きくなるほど、表示パネルが重なっている部分と、重なっていない部分との、反射率の差は大きくなることがわかった。
【０６１８】
図４２（Ｂ）に、表示パネル３７０Ｃを２枚重ねて有する表示装置の反射率の測定結果を示す。図４２（Ｂ）に示すように、角度θが１０°から７０°までの範囲において、反射率の差が０．１以下となり、反射率の差の角度依存性を低減することができた。表示パネル３７０Ｃは、表示パネル３７０Ｂに比べて、可視光を透過する領域７２が有する絶縁層の数が少なく、光の干渉が抑制された構成である。そのため、２枚の表示パネルが重なっている部分と、重なっていない部分と、の反射率の角度依存性をほぼ等しくできる。これにより、表示装置を視聴する際の角度が大きくなっても、重なり部が視認されにくく、円偏光板を有する表示装置を実現することができる。
【符号の説明】
【０６１９】
Ｃ１１    容量素子
Ｃ２１    容量素子
ＤＤ１    画像データ
ＤＤ２    画像データ
ＤＤ３    画像データ
ＤＤ４    画像データ
ＤＰ    表示パネル
ＤＰａ    表示パネル
ＤＰｂ    表示パネル
ＤＰｃ    表示パネル
ＤＰｄ    表示パネル
Ｒ１    抵抗素子
Ｓ１    領域
Ｓ２    領域
ＳＤ１    第１の画像データ
ＳＤ２    第２の画像データ
ＳＤ３    第３の画像データ
Ｔｒ１１    トランジスタ
Ｔｒ１２    トランジスタ
Ｔｒ２１    トランジスタ
Ｔｒ２２    トランジスタ
Ｔｒ２３    トランジスタ
Ｕ１    領域
Ｕ２    領域
Ｖ０    電位供給線
１０Ａ    表示システム
１０Ｂ    表示システム
１０Ｃ    表示システム
１０Ｄ    表示システム
１０Ｅ    表示システム
２０    表示部
２０Ａ    表示部
２０Ｂ    表示部
２０Ｃ    表示部
２０Ｄ    表示部
２０Ｅ    表示部
２１    画素部
２１Ａ    領域
２１Ｂ    領域
２１Ｃ    領域
２１Ｄ    領域
２２    走査線駆動回路
２２Ａ    走査線駆動回路
２２Ｂ    走査線駆動回路
２２Ｃ    走査線駆動回路
２２Ｄ    走査線駆動回路
２３    信号線駆動回路
２３Ａ    信号線駆動回路
２３Ｂ    信号線駆動回路
２３Ｃ    信号線駆動回路
２３Ｄ    信号線駆動回路
２４    タイミングコントローラ
２５    画素
２５Ａ    画素
２５Ｂ    画素
３０    信号生成部
３０Ａ    信号生成部
３０Ｂ    信号生成部
３０Ｃ    信号生成部
３０Ｄ    信号生成部
３０Ｅ    信号生成部
３１    フロントエンド部
３２    デコーダ
３３    処理部
３４    受信部
３５    インターフェース
３６    制御部
４０    処理部
４１    第１の層
４２    第２の層
４３    第３の層
４５    分割部
５０    演算処理装置
６１    画像データ
６１Ｂ    画像データ
６１Ｇ    画像データ
６１Ｒ    画像データ
６２    画素データ
６２Ｂ    画素データ
６２Ｇ    画素データ
６２Ｒ    画素データ
６３    演算データ
６４    演算データ
６５    演算データ
６６    演算データ
６７    画像データ
６７Ｂ    画像データ
６７Ｇ    画像データ
６７Ｒ    画像データ
６７Ｗ    画像データ
６８    画素データ
６８Ｂ    画素データ
６８Ｇ    画素データ
６８Ｒ    画素データ
７１    画素部
７１ａ    画素部
７１ｂ    画素部
７１ｃ    画素部
７１ｄ    画素部
７２    領域
７２ｂ    領域
７２ｃ    領域
７２ｄ    領域
７３    領域
７４    ＦＰＣ
７４ａ    ＦＰＣ
７５    端子
７５ａ    端子
７５ｂ    端子
７６    端子
７６ａ    端子
７７    電源ユニット
７８    駆動回路部
７９    表示領域
８１    画像データ
８３    演算データ
８５    演算データ
８７    画像データ
９１    投光器
９２    受光器
９３    測定対象
１０２    走査線駆動回路
１０３    走査線駆動回路
１１１    基板
１１３    基板
１１５    画素
１２０    画素
１２１    オーバーコート
１２５ａ    偏光板
１２５ｂ    偏光板
１３１    着色層
１３２    遮光層
１３３ａ    配向膜
１３３ｂ    配向膜
１４１    接着層
１５３ａ    素子層
１５３ｂ    素子層
１５５ａ    表示素子を含む領域
１５５ｂ    表示素子を含む領域
１５６ａ    配線を含む領域
１５６ｂ    配線を含む領域
１５７    接着層
１６２    ＦＰＣ
１７０    発光素子
１７１    画素電極
１７２    ＥＬ層
１７３    共通電極
１７４    接着層
１７５    絶縁層
１８０    液晶素子
１８１    画素電極
１８２    共通電極
１８３    液晶層
２００ａ    トランジスタ
２００ｂ    トランジスタ
２０１ａ    トランジスタ
２０１ｂ    トランジスタ
２０１ｃ    トランジスタ
２０１ｄ    トランジスタ
２１１    絶縁層
２１２    絶縁層
２１３    絶縁層
２１５    絶縁層
２１６    絶縁層
２１７    絶縁層
２１８    絶縁層
２２０    絶縁層
２２１    導電層
２２２ａ    導電層
２２２ｂ    導電層
２２３    導電層
２２５    絶縁層
２３１    半導体層
２３２    不純物半導体層
２４２    接続体
２５１    トランジスタ
２５１ａ    トランジスタ
２５１ｂ    トランジスタ
２５５    導電層
３０１    トランジスタ
３０２    トランジスタ
３０３    トランジスタ
３０４    発光素子
３０５    容量素子
３０６    接続部
３０７    導電層
３１１    ゲート絶縁層
３１２    絶縁層
３１３    絶縁層
３１４    絶縁層
３１５    絶縁層
３１６    スペーサ
３１７    接着層
３１９    接続体
３２１    電極
３２２    ＥＬ層
３２３    電極
３２４    光学調整層
３５５    導電層
３６１    基板
３６１ａ    基板
３６１ｂ    基板
３６３    接着層
３６５    絶縁層
３６７    絶縁層
３７０    表示パネル
３７０Ａ    表示パネル
３７０Ｂ    表示パネル
３７０Ｃ    表示パネル
３７０Ｄ    表示パネル
３７０Ｅ    表示パネル
３７０Ｆ    表示パネル
３７１    基板
３７１ａ    基板
３７１ｂ    基板
３７３    接着層
３７５    絶縁層
３７７    絶縁層
３８１    λ板
３８３    直線偏光板
３８５    支持材
３８７    反射防止部材
３８９    透光層
３９０    円偏光板
４１１    絶縁表面
４３１    導電層
４３２    半導体層
４３２＿１    半導体層
４３２＿２    半導体層
４３２ｐ    半導体層
４３３    容量素子
４３３ａ    導電層
４３３ｂ    導電層
４３４    絶縁層
４３５    不純物半導体層
４３６    絶縁層
４３６ａ    絶縁層
４３６ｂ    絶縁層
４３７    半導体層
４３８    画素回路
４４２    表示素子
４４４    トランジスタ
４４５    ノード
４４６    トランジスタ
４４６ａ    トランジスタ
４４６ｃ    トランジスタ
４４６ｄ    トランジスタ
４４７    ノード
４５３    開口部
４８４    絶縁層
４８４ａ    絶縁層
４８５    絶縁層
４８６    導電層
５５２    バックライトユニット
５６２    表示部
５６４    走査線駆動回路
５６５    導電層
５０００    車両
５００１    表示部
５００２    ダッシュボード
５００３    ハンドル
５００４    フロントガラス
５００４ａ    表示パネル
５００５    カメラ
５００５ａ    カメラ
５００５ｂ    カメラ
５００５ｃ    カメラ
５００５ｄ    カメラ
５００５ｅ    カメラ
５００５ｆ    カメラ
５００６    送風口
５００７    表示パネル
５００７ａ    表示パネル
５００７ｂ    表示パネル
５００７ｃ    表示パネル
５００７ｄ    表示パネル
５００８ａ    表示パネル
５００８ｂ    表示パネル
５００８ｃ    映像
５００９    表示パネル
７０００    表示部
７１００    テレビジョン装置
７１０１    筐体
７１０３    スタンド
７１１１    リモコン操作機
７２００    ノート型パーソナルコンピュータ
７２１１    筐体
７２１２    キーボード
７２１３    ポインティングデバイス
７２１４    外部接続ポート
７３００    デジタルサイネージ
７３０１    筐体
７３０３    スピーカ
７３１１    情報端末機
７４００    デジタルサイネージ
７４０１    柱
７４１１    情報端末機
【図１】
2019020714.tif 000003
【図２】
2019020714.tif 000004
【図３】
2019020714.tif 000005
【図４】
2019020714.tif 000006
【図５】
2019020714.tif 000007
【図６】
2019020714.tif 000008
【図７】
2019020714.tif 000009
【図８】
2019020714.tif 000010
【図９】
2019020714.tif 000011
【図１０】
2019020714.tif 000012
【図１１】
2019020714.tif 000013
【図１２】
2019020714.tif 000014
【図１３】
2019020714.tif 000015
【図１４】
2019020714.tif 000016
【図１５】
2019020714.tif 000017
【図１６】
2019020714.tif 000018
【図１７】
2019020714.tif 000019
【図１８】
2019020714.tif 000020
【図１９】
2019020714.tif 000021
【図２０】
2019020714.tif 000022
【図２１】
2019020714.tif 000023
【図２２】
2019020714.tif 000024
【図２３】
2019020714.tif 000025
【図２４】
2019020714.tif 000026
【図２５】
2019020714.tif 000027
【図２６】
2019020714.tif 000028
【図２７】
2019020714.tif 000029
【図２８】
2019020714.tif 000030
【図２９】
2019020714.tif 000031
【図３０】
2019020714.tif 000032
【図３１】
2019020714.tif 000033
【図３２】
2019020714.tif 000034
【図３３】
2019020714.tif 000035
【図３４】
2019020714.tif 000036
【図３５】
2019020714.tif 000037
【図３６】
2019020714.tif 000038
【図３７】
2019020714.tif 000039
【図３８】
2019020714.tif 000040
【図３９】
2019020714.tif 000041
【図４０】
2019020714.tif 000042
【図４１】
2019020714.tif 000043
【図４２】
2019020714.tif 000044