(57)【要約】【課題】信頼性を向上し得る画像処理装置、画像処理方法及び撮像装置を提供する。【解決手段】基板に配された集積回路チップと重ならないように基板に配された第１のメモリチップと、集積回路チップと重なるように基板に配された第２のメモリチップと、第１のメモリチップの空き容量が閾値より大きい場合には、第２のメモリチップにおける電力消費を制限し、第１のメモリチップの空き容量が閾値以下である場合には、第２のメモリチップにおける電力消費の制限を解除する。【選択図】図２
2019020924.tif 000002
【特許請求の範囲】
【請求項１】
基板に配された集積回路チップと重ならないように前記基板に配された第１のメモリチップと、
前記集積回路チップと重なるように前記基板に配された第２のメモリチップと、
前記第１のメモリチップの空き容量が閾値より大きい場合には、前記第２のメモリチップにおける電力消費を制限し、前記第１のメモリチップの前記空き容量が前記閾値以下となった場合には、前記第２のメモリチップにおける電力消費の制限を解除するように制御を行う制御部と
を有することを特徴とする画像処理装置。
【請求項２】
前記制御部は、前記第１のメモリチップの前記空き容量が前記閾値より大きい場合には、画像データの書き込みや読み出しが前記第１のメモリチップに対して行われるように制御を行い、前記第１のメモリチップの前記空き容量が前記閾値以下となった場合には、画像データの書き込みや読み出しが前記第２のメモリチップに対して行われるように制御を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記制御部は、前記第１のメモリチップの前記空き容量が前記閾値より大きい場合には、前記第２のメモリチップに電力が供給されないように制御を行うことを特徴とする請求項１又は２に記載の画像処理装置。
【請求項４】
前記制御部は、前記第１のメモリチップの前記空き容量が前記閾値より大きい場合には、前記第２のメモリチップが省電力モードで動作するように制御を行うことを特徴とする請求項１又は２に記載の画像処理装置。
【請求項５】
前記制御部は、前記第１のメモリチップの前記空き容量が前記閾値より大きい場合には、前記第１のメモリチップに供給されるクロック信号の周波数よりも低い周波数のクロック信号が前記第２のメモリチップに供給されるように制御を行うことを特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記制御部は、前記第１のメモリチップの前記空き容量が前記閾値より大きい場合には、セルフリフレッシュに要する電力とクロック信号とが前記第２のメモリチップに供給されるように制御を行うことを特徴とする請求項４又は５に記載の画像処理装置。
【請求項７】
前記制御部は、撮影順を示す情報が画像データに付されるように制御を行うことを特徴とする請求項１から６のいずれか１項に記載の画像処理装置。
【請求項８】
前記制御部は、前記集積回路チップに備えられていることを特徴とする請求項１から７のいずれか１項に記載の画像処理装置。
【請求項９】
撮像光学系によって形成される光学像に応じた画像データを生成する撮像部と、
基板に配された集積回路チップと重ならないように前記基板に配された第１のメモリチップと、前記集積回路チップと重なるように前記基板に配された第２のメモリチップと、前記第１のメモリチップの空き容量が閾値より大きい場合には、前記第２のメモリチップにおける電力消費を制限し、前記第１のメモリチップの前記空き容量が前記閾値以下となった場合には、前記第２のメモリチップにおける電力消費の制限を解除するように制御を行う制御部とを有する画像処理装置と
を有することを特徴とする撮像装置。
【請求項１０】
基板に配された集積回路チップと重ならないように前記基板に配された第１のメモリチップの空き容量が閾値より大きい場合に、前記集積回路チップと重なるように前記基板に配された第２のメモリチップにおける電力消費を制限するステップと、
前記第１のメモリチップの空き容量が前記閾値以下となった場合に、前記第２のメモリチップにおける電力消費の制限を解除するステップと
を有することを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、画像処理方法及び撮像装置に関する。
【背景技術】
【０００２】
デジタルカメラ等の撮像装置は、画像処理用のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）チップと、ＤＲＡＭ等のメモリチップとを備える。集積回路チップとメモリチップとは、同一基板上に実装され、基板に形成された配線を介してデータ転送が行われる。特許文献１には、ＬＳＩチップとメモリチップとを重ね合わせた半導体装置が開示されている。特許文献１では、ＬＳＩチップとメモリチップとが重ね合わされているため、省スペース化を実現することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２１７２０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、集積回路チップとメモリチップとを単に重ね合わせた場合には、集積回路チップ等の温度上昇を招き、信頼性が低下する虞がある。
【０００５】
本発明の目的は、信頼性の向上を実現し得る画像処理装置、画像処理方法及び撮像装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の一観点によれば、基板に配された集積回路チップと重ならないように前記基板に配された第１のメモリチップと、前記集積回路チップと重なるように前記基板に配された第２のメモリチップと、前記第１のメモリチップの空き容量が閾値より大きい場合には、前記第２のメモリチップにおける電力消費を制限し、前記第１のメモリチップの空き容量が前記閾値以下となった場合には、前記第２のメモリチップにおける電力消費の制限を解除するように制御を行う制御部とを有することを特徴とする画像処理装置が提供される。
【発明の効果】
【０００７】
本発明によれば、信頼性の向上を実現し得る画像処理装置、画像処理方法及び撮像装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態による画像処理装置を示す断面図である。
【図２】第１実施形態による撮像装置を示すブロック図である。
【図３】第１実施形態による撮像装置におけるデータパスを示す図である。
【図４Ａ】メモリ空間を示す図である。
【図４Ｂ】メモリ空間を示す図である。
【図５Ａ】第１実施形態による撮像装置の動作の例を示すタイムチャートである。
【図５Ｂ】第１実施形態による撮像装置の動作の例を示すタイムチャートである。
【図６】第１実施形態による撮像装置の動作を示すフローチャートである。
【図７】第２実施形態による撮像装置を示すブロック図である。
【図８】第２実施形態による撮像装置の動作を示すフローチャートである。
【図９】画像データファイルの構造を示す図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態について図面を用いて以下に説明する。なお、本発明は以下の実施形態に限定されるものではなく、適宜変更可能である。また、以下に示す実施形態を適宜組み合わせるようにしてもよい。
【００１０】
［第１実施形態］
第１実施形態による画像処理装置及び撮像装置について図１乃至図６を用いて説明する。図１は、本実施形態による画像処理装置を示す断面図である。本実施形態による画像処理装置１０は、例えば撮像装置に備えられるが、これに限定されるものではない。撮像装置としては、例えば、デジタルカメラ、デジタルビデオカメラ等が挙げられるが、これに限定されるものではない。
【００１１】
図１に示すように、基板１０３上には、第１のメモリチップ１０１が実装されている。基板１０３は、例えばプリント基板である。基板１０３には、配線１１１が形成されている。基板１０３と第１のメモリチップ１０１とは、半田ボール１０８を用いて電気的に接続されている。基板１０３上には、インターポーザ１０４を介して、ＬＳＩチップ、即ち、集積回路チップ１００が実装されている。基板１３０とインターポーザ１０４とは、半田ボール１０６を用いて電気的に接続されている。インターポーザ１０４には、配線１１２が形成されている。インターポーザ１０４と集積回路チップ１００とは、マイクロバンプ１０７を用いて電気的に接続されている。インターポーザ１０４上には、中継基板１０５を介して第２のメモリチップ１０２が実装されている。インターポーザ１０４と中継基板１０５とは、半田ボール１０９を用いて電気的に接続されている。中継基板１０５には配線１１３が形成されている。中継基板１０５と第２のメモリチップ１０２とは、半田ボール１１０を用いて電気的に接続されている。これらの実装においては、フリップチップ実装技術が適宜用いられている。
【００１２】
第１のメモリチップ１０１及び第２のメモリチップ１０２は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）チップであるが、これに限定されるものではない。また、第１のメモリチップ１０１及び第２のメモリチップ１０２は、ＤＲＡＭモジュールと、ＤＲＡＭモジュールを制御する制御モジュールとをそれぞれ備えている。
【００１３】
集積回路チップ１００と第１のメモリチップ１０１とは、マイクロバンプ１０７と、インターポーザ１０４に形成された配線１１２と、半田ボール１０６と、基板１０３に形成された配線１１１と、半田ボール１０８とを介して電気的に接続されている。集積回路チップ１００と第２のメモリチップ１０２とは、マイクロバンプ１０７、インターポーザ１０４に形成された配線１１２と、半田ボール１０９と、中継基板１０５に形成された配線１１３と、半田ボール１１０とを介して電気的に接続されている。なお、ここでは、中継基板１０５が用いられている場合を例に示したが、これに限定されるものではない。例えば、インターポーザ１０４上に第２のメモリチップ１０２が直接実装されるよういしてもよい。このような構造は、ＰＯＰ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ）構造と称される。
【００１４】
図２は、本実施形態における撮像装置を示すブロック図である。図２に示すように、撮像装置２００は、操作部２０１と、制御部２０２と、メモリコントローラ部２０３と、撮像部２０５と、画像処理部２０６と、表示制御部２０７と、画像表示部２０８と、記録制御部２０９と、電源供給部２１１とを備えている。撮像装置２００は、第１のメモリチップ１０１と、第２のメモリチップ１０２と、バス２１２とを更に備えている。制御部２０２には、メモリ容量判定部２０２１と、電源制御部２０２２とが備えられている。撮像装置２００には、撮像光学系２０４と、記録媒体２１０とが備えられる。撮像光学系２０４は、撮像装置２００の本体から着脱可能であってもよいし着脱不能であってもよい。また、記録媒体２１０は、撮像装置２００から着脱可能であってもよいし着脱不能であってもよい。制御部２０２と、メモリコントローラ部２０３と、画像処理部２０６と、表示制御部２０７と、記録制御部２０９とは、集積回路チップ１００に備えられているが、これに限定されるものではない。
【００１５】
操作部２０１には、シャッタボタン、選択ボタン、ズームレバー等が備えられている。操作部２０１がユーザによって操作された場合には、ユーザによる操作の内容に応じた信号が制御部２０２に供給される。
【００１６】
制御部２０２は、撮像装置２００全体の制御を司るとともに、撮像装置２００の各機能ブロックによって所定の処理が行われるように制御を行う。制御部２０２には、不図示のＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）が備えられている。制御部２０２には、不図示のレジスタが備えられている。
【００１７】
制御部２０２に備えられたメモリ容量判定部２０２１は、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１を判定する（図４Ａ参照）。また、メモリ容量判定部２０２１は、第２のメモリチップ１０２の第１のデータ領域４０４の空き容量Ｂ２を判定する（図４Ｂ参照）。第１のメモリチップ１０１の第１のデータ領域４０１と第２のメモリチップ１０２の第１のデータ領域４０４とは、撮像部２０５によって取得された画像データが撮像部２０５によって書き込まれる領域である。
【００１８】
制御部２０２に備えられた電源制御部２０２２は、電源供給部２１１を制御することにより、撮像装置２００の各部への電源供給を制御する。
【００１９】
メモリコントローラ部２０３は、撮像装置２００の各々の機能ブロックが第１のメモリチップ１０１や第２のメモリチップ１０２に適切なタイミングでアクセスし得るように制御を行う。撮像装置２００の各々の機能ブロックは、メモリコントローラ部２０３を介して、第１のメモリチップ１０１や第２のメモリチップ１０２にアクセスする。
【００２０】
撮像光学系（レンズユニット）２０４は、レンズ群、絞り等を備える。撮像光学系２０４は、被写体の光学像を撮像部２０５の撮像面に結像させる。
【００２１】
撮像部２０５は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子（図示せず）を備えている。撮像素子は、被写体の光学像に応じた信号を取得し、当該信号に対してＡ／Ｄ変換を行い、Ａ／Ｄ変換により得られたデジタルの画像データ（ＲＡＷデータ）を出力する。撮像部２０５によって取得された画像データは、第１のメモリチップ１０１の第１のデータ領域４０１（図４参照）、又は、第２のメモリチップ１０２の第１のデータ領域４０４（図４参照）に書き込まれる。第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれる画像データ、及び、第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれる画像データは、画像処理部２０６による画像処理が行われていない状態の画像データである。
【００２２】
画像処理部２０６は、第１のメモリチップ１０１の第１のデータ領域４０１又は第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれた画像データを読み出し、読み出した画像データに対して所定の画像処理を行う。所定の画像処理としては、例えば、現像処理、ノイズ除去処理、ホワイトバランス調整処理、リサイズ処理、圧縮処理等が挙げられる。画像処理部２０６によって所定の画像処理が施された画像データは、第１のメモリチップ１０１の第２のデータ領域４０２（図４参照）、又は、第２のメモリチップ１０２の第２のデータ領域４０５（図４参照）に書き込まれる。第１のメモリチップ１０１の第２のデータ領域４０２に書き込まれる画像データ、及び、第２のメモリチップ１０２の第２のデータ領域４０５に書き込まれる画像データは、画像処理部２０６によって画像処理が行われた状態の画像データである。
【００２３】
表示制御部２０７は、第１のメモリチップ１０１の第２のデータ領域４０２又は第２のメモリチップ１０２の第２のデータ領域４０５から画像データを読み出し、読み出した画像データを画像表示部２０８に表示するための処理を行う。画像表示部２０８は、例えば液晶パネルを備えているが、これに限定されるものではない。画像表示部２０８は、表示制御部２０７から供給される画像データを表示する。
【００２４】
記録制御部２０９は、第１のメモリチップ１０１の第２のデータ領域４０２又は第２のメモリチップ１０２の第２のデータ領域４０５から画像データを読み出し、読み出した画像データを記録媒体２１０に書き込む。記録媒体２１０は、例えばメモリカード等であるが、これに限定されるものではない。記録媒体２１０は、記録制御部２０９によって書き込まれた画像データを保持する。
【００２５】
電源供給部２１１は、不図示の電源供給線を介して撮像装置２００の各部に電力を供給する。電源供給部２１１は、電源制御部２０２２によって制御される。
【００２６】
バス２１２は、各機能ブロックに接続されている。各種データや各種制御信号等の伝送が、バス２１２を介して行われる。
【００２７】
図３は、本実施形態による撮像装置におけるデータパスを示す図である。図３は、静止画像を連続的に取得する動作モードである連写撮影モードの際のデータパスを示している。連写撮影モードにおいて、シャッタボタンがユーザによって連続的に押し続けられると、連写撮影が行われる。
【００２８】
本実施形態では、連写撮影を開始する前の状態である待機状態においては、第１のメモリチップ１０１に対して電力供給が行われ、第２のメモリチップ１０２に対しては電力供給が行われない。連写撮影が開始されると、連写撮影によって順次取得される画像データが第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれ始める。この後、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が少なくなると、第２のメモリチップ１０２に対して電力供給が行われるようになり、第２のメモリチップ１０２の第１のデータ領域４０４に画像データが書き込まれ始める。
【００２９】
ユーザによって連写撮影が開始されると、撮像部２０５から画像データの出力が開始される。メモリ容量判定部２０２１は、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１を判定する。撮像部２０５から出力される画像データは、メモリ容量判定部２０２１による判定の結果に基づいて、第１のメモリチップ１０１の第１のデータ領域４０１、又は、第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれる。第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１の算出方法については、図４を用いて後述することとする。また、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１の判定についても、図５を用いて後述することとする。
【００３０】
画像処理部２０６は、第１のメモリチップ１０１の第１のデータ領域４０１、又は、第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれた画像データを読み出す。画像処理部２０６は、読み出した画像データに対して所定の画像処理を行うことにより、所定の形式の画像データを生成する。画像処理部２０６は、画像処理の対象とした画像データが読み出されたメモリチップに、画像処理を施した画像データを書き込む。例えば、第１のメモリチップ１０１の第１のデータ領域４０１から読み出した画像データに対して画像処理を施した場合には、画像処理部２０６は、当該画像処理を施した画像データを第１のメモリチップ１０１の第２のデータ領域４０２に書き込む。第２のメモリチップ１０２の第１のデータ領域４０４から読み出した画像データに対して画像処理を施した場合には、画像処理部２０６は、当該画像処理を施した画像データを第２のメモリチップ１０２の第２のデータ領域４０５に書き込む。
【００３１】
表示制御部２０７は、第１のメモリチップ１０１の第２のデータ領域４０２、又は、第２のメモリチップ１０２の第２のデータ領域４０５に書き込まれた画像データを読み出す。表示制御部２０７は、画像表示部２０８によって画像を表示するための処理を、読み出した画像データに対して施す。表示制御部２０７は、かかる処理が施された画像データを画像表示部２０８に供給する。画像表示部２０８は、表示制御部２０７から供給される画像を表示する。
【００３２】
記録制御部２０９は、第１のメモリチップ１０１の第２のデータ領域４０２、又は、第２のメモリチップ１０２の第２のデータ領域４０５に書き込まれた画像データを読み出し、読み出した画像データを記録媒体２１０に書き込む。記録媒体２１０は、記録制御部２０９によって書き込まれた画像データを保持する。
【００３３】
図４は、本実施形態による画像処理装置に備えられたメモリチップのメモリ空間を示す図である。図４（ａ）〜図４（ｃ）は、第１のメモリチップ１０１のメモリ空間を示す図である。制御部２０２は、第１のメモリチップ１０１のメモリ空間を図４（ａ）のように割り当てる処理を行う。第１のメモリチップ１０１の第１のデータ領域４０１は、撮像部２０５から出力される画像データが書き込まれる領域である。第１のメモリチップ１０１の第１のデータ領域４０１は、リングバッファとなっている。第１のメモリチップ１０１の第１のデータ領域４０１の最終アドレスまで画像データが書き込まれると、次に画像データの書き込みが行われるアドレスは、第１のメモリチップ１０１の第１のデータ領域４０１の先頭アドレスとなる。第１のメモリチップ１０１の第２のデータ領域４０２は、画像処理部２０６によって画像処理が施された画像データが書き込まれる領域である。第１のメモリチップ１０１の第２のデータ領域４０２は、リングバッファとなっている。第１のメモリチップ１０１の第２のデータ領域４０２の最終アドレスまで画像データが書き込まれると、次に画像データの書き込みが行われるアドレスは、第１のメモリチップ１０１の第２のデータ領域４０２の先頭アドレスとなる。第１のメモリチップ１０１のその他の領域４０３は、例えば、プログラムを展開するためのプログラム領域や、プログラムの動作に必要なパラメータを一時的に保持するパラメータ領域等を含む。
【００３４】
図４（ｂ）は、撮像部２０５から出力された画像データが第１のメモリチップ１０１の第１のデータ領域４０１の一部に書き込まれた状態を示している。制御部２０２は、撮像部２０５によって第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれた画像データの合計量である第１の書き込みデータ量Ｄｗ１を、制御部２０２に備えられた不図示のレジスタに保持する。第１のメモリチップ１０１の第１のデータ領域４０１のうちの画像データが書き込まれた部分以外の部分の容量が、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１となる。
【００３５】
図４（ｃ）は、第１のメモリチップ１０１の第１のデータ領域４０１への画像データの書き込みが進行するとともに、当該第１のデータ領域４０１に書き込まれた画像データの一部が画像処理部２０６によって読み出された状態を示している。第１のメモリチップ１０１の第１のデータ領域４０１のうちの画像処理部２０６によって画像データの読み出しが完了した部分は、新たに画像データを書き込むことが可能な部分となり、当該部分は空き容量Ｂ１の一部を構成する。制御部２０２は、画像処理部２０６によって第１のメモリチップ１０１の第１のデータ領域４０１から読み出された画像データの合計量である第１の読み出しデータ量Ｄｒ１を、制御部２０２に備えられた不図示のレジスタに保持する。第１のメモリチップ１０１の第１のデータ領域４０１の容量をＤａ１とすると、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１は、以下のような式（１）によって表される。
Ｂ１＝Ｄａ１−（Ｄｗ１−Ｄｒ１）  ・・・（１）
【００３６】
制御部２０２は、第２のメモリチップ１０２のメモリ空間を図４（ｄ）のように割り当てる処理を行う。第２のメモリチップ１０２の第１のデータ領域４０４は、撮像部２０５から出力される画像データが書き込まれる領域である。第２のメモリチップ１０２の第１のデータ領域４０４は、第１のメモリチップ１０１の第１のデータ領域４０１と同様に、リングバッファとなっている。第２のメモリチップ１０２の第２のデータ領域４０５は、画像処理部２０６によって画像処理が施された画像データが書き込まれる領域である。第２のメモリチップ１０２の第２のデータ領域４０５は、第１のメモリチップ１０１の第２のデータ領域４０２と同様に、リングバッファとなっている。第２のメモリチップ１０２のその他の領域４０６は、第１のメモリチップ１０１のその他の領域４０３と同様に、例えば、プログラムを展開するためのプログラム領域や、プログラムの動作に必要なパラメータを一時的に保持するパラメータ領域等を含む。
【００３７】
図４（ｅ）は、撮像部２０５から出力された画像データが第２のメモリチップ１０２の第１のデータ領域４０４の一部に書き込まれた状態を示している。制御部２０２は、撮像部２０５によって第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれた画像データの合計量である第２の書き込みデータ量Ｄｗ２を、制御部２０２に備えられた不図示のレジスタに保持する。第２のメモリチップ１０２の第１のデータ領域４０４のうちの画像データが書き込まれた部分以外の部分の容量が、第２のメモリチップ１０２の第１のデータ領域４０４の空き容量Ｂ２となる。
【００３８】
図４（ｆ）は、第２のメモリチップ１０２の第１のデータ領域４０４への画像データの書き込みが進行するとともに、当該第１のデータ領域４０４に書き込まれた画像データの一部が画像処理部２０６によって読み出された状態を示している。第２のメモリチップ１０２の第１のデータ領域４０４のうちの画像処理部２０６によって画像データの読み出しが完了した部分は、新たに画像データを書き込むことが可能な部分となり、当該部分は空き容量Ｂ２の一部を構成する。制御部２０２は、画像処理部２０６によって第２のメモリチップ１０２の第１のデータ領域４０４から読み出された画像データの合計量である第２の読み出しデータ量Ｄｒ２を、制御部２０２に備えられた不図示のレジスタに保持する。第２のメモリチップ１０２の第１のデータ領域４０４の容量をＤａ２とすると、第２のメモリチップ１０２の第１のデータ領域４０４の空き容量Ｂ２は、以下のような式（２）によって表される。
Ｂ２＝Ｄａ２−（Ｄｗ２−Ｄｒ２）  ・・・（２）
【００３９】
図５は、本実施形態による撮像装置の動作を示すタイムチャートである。図５（ａ）は、第１のメモリチップ１０１の第１のデータ領域４０１に対する画像データの書き込みと読み出しとを示している。図５（ａ）の縦軸は第１のメモリチップ１０１の第１のデータ領域４０１のアドレスを示しており、第５（ａ）の横軸は時間を示している。図５（ｂ）は、第１のメモリチップ１０１の第２のデータ領域４０２に対する画像データの書き込みと読み出しとを示している。第５（ｂ）の縦軸は第１のメモリチップ１０１の第２のデータ領域４０２のアドレスを示しており、図５（ｂ）の横軸は時間を示している。図５（ｃ）は、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１を示している。図５（ｃ）の縦軸は第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１を示しており、図５（ｃ）の横軸は時間を示している。図５（ｄ）は、第２のメモリチップ１０２の第１のデータ領域４０４に対する画像データの書き込みと読み出しとを示している。図５（ｄ）の縦軸は第２のメモリチップ１０２の第１のデータ領域４０４のアドレスを示しており、図５（ｄ）の横軸は時間を示している。図５（ｅ）は、第２のメモリチップ１０２の第２のデータ領域４０５に対する画像データの書き込みと読み出しとを示している。図５（ｅ）の縦軸は第２のメモリチップ１０２の第２のデータ領域４０５のアドレスを示しており、図５（ｅ）の横軸は時間を示している。
【００４０】
タイミングｔ０において、ユーザによる操作により、連写撮影が開始される。図５（ａ）に示す符号５０１は、第１のメモリチップ１０１の第１のデータ領域４０１への画像データの書き込みの際にアクセスされるアドレスを示している。図５（ａ）から分かるように、撮像部２０５によって取得される画像データは、第１のメモリチップ１０１の第１のデータ領域４０１に順次書き込まれていく。ここでは、タイミングｔ０において、第１のメモリチップ１０１の第１のデータ領域４０１が完全に空き状態になっている場合を例に説明する。撮像部２０５によって取得される画像データは、第１のメモリチップ１０１の第１のデータ領域４０１の先頭アドレスから順に書き込まれていく。図５（ａ）に示す符号５０２は、第１のメモリチップ１０１の第１のデータ領域４０１からの画像データの読み出しの際にアクセスされるアドレスを示している。図５（ａ）から分かるように、第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれた画像データは、画像処理部２０６によって順次読み出されていく。第１のメモリチップ１０１の第１のデータ領域４０１のうちの画像データの読み出しが完了した部分は、新たに画像データを書き込むことが可能な部分となり、当該部分は第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１の一部を構成する。画像処理部２０６は、第１のメモリチップ１０１の第１のデータ領域４０１から読み出した画像データに対して所定の画像処理を順次行う。図５（ｂ）に示す符号５０３は、第１のメモリチップ１０１の第２のデータ領域４０２への画像データの書き込みの際にアクセスされるアドレスを示している。図５（ｂ）から分かるように、画像処理部２０６によって画像処理が施された画像データは、第１のメモリチップ１０１の第２のデータ領域４０２に順次書き込まれていく。ここでは、タイミングｔ０において、第１のメモリチップ１０１の第２のデータ領域４０２が完全に空き状態になっている場合を例に説明する。画像処理部２０６によって画像処理が施された画像データは、第１のメモリチップ１０１の第２のデータ領域４０２の先頭アドレスから順に書き込まれていく。図５（ｂ）に示す符号５０４は、第１のメモリチップ１０１の第２のデータ領域４０２からの画像データの読み出しの際にアクセスされるアドレスを示している。図５（ｂ）から分かるように、第１のメモリチップ１０１の第２のデータ領域４０２に書き込まれた画像データは、記録制御部２０９によって順次読み出され、記録媒体２１０に書き込まれていく。図５（ｃ）に示す符号５０５は、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１を示している。図５（ｃ）から分かるように、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１は徐々に減少していく。第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が減少していくのは、撮像部２０５による画像データの書き込み速度の方が、画像処理部２０６による画像データの読み出し速度より速いためである。
【００４１】
タイミングｔ１において、画像データの書き込み先が第１のメモリチップ１０１の第１のデータ領域４０１の最終アドレスに達すると、画像データの書き込み先が第１のメモリチップ１０１の第１のデータ領域４０１の先頭アドレスに戻る。この後も、撮像部２０５によって取得される画像データが、第１のメモリチップ１０１の第１のデータ領域４０１に順次書き込まれていく。
【００４２】
タイミングｔ２において、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈまで減少する。第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下になると、空き容量Ｂ１が閾値以下となったことがメモリ容量判定部２０２１によって判定される。制御部２０２は、空き容量Ｂ１が閾値Ｔｈ以下となったことがメモリ容量判定部２０２１によって判定されると、第２のメモリチップ１０２に電源が供給されるように電源制御部２０２２を制御する。電源制御部２０２２は、第２のメモリチップ１０２に電源が供給されるように電源供給部２１１を制御する。なお、閾値Ｔｈは、任意の値に設定し得るが、連写撮影によって取得される複数の画像のうちの１つの画像のデータサイズより大きいことが好ましい。１つの画像データの書き込み先が、複数のメモリチップに分断されないようにすることが好ましいためである。
【００４３】
ある画像データを第１のメモリチップ１０１の第１のデータ領域４０１に書き込んでいる途中で当該第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下となった場合、以下のようになる。即ち、第１のメモリチップ１０１の第１のデータ領域４０１への当該画像データの書き込みが完了した段階で、書き込み先のメモリチップの変更が行われる。ここでは、タイミングｔ３において、第１のメモリチップ１０１の第１のデータ領域４０１への当該画像データの書き込みが完了する場合を例に説明する。タイミングｔ３において、第２のメモリチップ１０２は、画像データの書き込みや読み出しが可能な状態となっている。タイミングｔ３において、画像データの書き込み先が第１のメモリチップ１０１から第２のメモリチップ１０２に切り替えられる。図５（ｄ）に示す符号５０６は、第２のメモリチップ１０２の第１のデータ領域４０４への画像データの書き込みの際にアクセスされるアドレスを示している。図５（ｄ）から分かるように、撮像部２０５によって取得される画像データは、タイミングｔ３以降においては、第２のメモリチップ１０２の第１のデータ領域４０４に順次書き込まれていく。ここでは、タイミングｔ３において、第２のメモリチップ１０２の第１のデータ領域４０４が完全に空き状態になっている場合を例に説明する。撮像部２０５によって取得される画像データは、第２のメモリチップ１０２の第１のデータ領域４０４の先頭アドレスから順に書き込まれていく。図５（ｄ）に示す符号５０７は、第２のメモリチップ１０２の第１のデータ領域４０４からの画像データの読み出しの際にアクセスされるアドレスを示している。図５（ｄ）から分かるように、第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれた画像データは、画像処理部２０６によって順次読み出されていく。第２のメモリチップ１０２の第１のデータ領域４０４のうちの画像データの読み出しが完了した部分は、新たに画像データを書き込むことが可能な部分となり、当該部分は第２のメモリチップ１０２の第１のデータ領域４０４の空き容量Ｂ２の一部を構成する。画像処理部２０６は、第２のメモリチップ１０２の第１のデータ領域４０４から読み出した画像データに対して所定の画像処理を順次行う。図５（ｅ）に示す符号５０８は、第２のメモリチップ１０２の第２のデータ領域４０５への画像データの書き込みの際にアクセスされるアドレスを示している。図５（ｅ）から分かるように、画像処理部２０６によって画像処理が施された画像データは、第２のメモリチップ１０２の第２のデータ領域４０５に順次書き込まれていく。ここでは、タイミングｔ３において、第２のメモリチップ１０２の第２のデータ領域４０５が完全に空き状態になっている場合を例に説明する。画像処理部２０６によって画像処理が施された画像データは、第２のメモリチップ１０２の第２のデータ領域４０５の先頭アドレスから順に書き込まれていく。図５（ｅ）に示す符号５０９は、第２のメモリチップ１０２の第２のデータ領域４０５からの画像データの読み出しの際にアクセスされるアドレスを示している。図５（ｅ）から分かるように、第２のメモリチップ１０２の第２のデータ領域４０５に書き込まれた画像データは、記録制御部２０９によって順次読み出され、記録媒体２１０に書き込まれていく。
【００４４】
タイミングｔ４において、ユーザによる操作により、連写撮影が終了する。連写撮影が終了すると、図５（ｄ）に示すように、第２のメモリチップ１０２の第１のデータ領域４０４への画像データの書き込みが終了する。図５（ｄ）に示すように、タイミングｔ４以降においても、第２のメモリチップ１０２の第１のデータ領域４０４からの画像データの読み出しは行われる。また、図５（ｄ）及び図５（ｅ）に示すように、タイミングｔ４以降においても、第２のメモリチップ１０２の第２のデータ領域４０５への画像データの書き込みは行われる。また、タイミングｔ４以降においても、第２のメモリチップ１０２の第２のデータ領域４０５からの画像データの読み出しは行われる。
【００４５】
タイミングｔ５において、第２のメモリチップ１０２の第２のデータ領域４０５からの画像データの読み出しが完了する。第２のメモリチップ１０２の第２のデータ領域４０５からの画像データの読み出しが完了すると、制御部２０２は、第２のメモリチップ１０２に電源が供給されなくなるように電源制御部２０２２を制御する。電源制御部２０２２は、第２のメモリチップ１０２に電源が供給されなくなるように電源供給部２１１を制御する。タイミングｔ５において、第１のメモリチップ１０１の第１のデータ領域４０１からの画像データの読み出しが再開される。図５（ａ）に示すように、タイミングｔ５以降においては、第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれている画像データが画像処理部２０６によって順次読み出されていく。図５（ｃ）に示すように、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１は徐々に増加していく。画像処理部２０６によって画像処理が施された画像データは、図５（ｂ）に示すように、第１のメモリチップ１０１の第２のデータ領域４０２に書き込まれる。第１のメモリチップ１０１の第２のデータ領域４０２に書き込まれた画像データは、第１のメモリチップ１０１の第２のデータ領域４０２から読み出され、記録媒体２１０に書き込まれていく。
【００４６】
タイミングｔ６において、第１のメモリチップ１０１の第１のデータ領域４０１からの画像データの読み出しが完了する。タイミングｔ６において、第１のメモリチップ１０１の第１のデータ領域４０１は完全に空き状態となる。図５（ｂ）に示すように、タイミングｔ６以降においても、第１のメモリチップ１０１の第２のデータ領域４０２への画像データの書き込みは行われる。また、タイミングｔ６以降においても、第１のメモリチップ１０１の第２のデータ領域４０２からの画像データの読み出しは行われる。
【００４７】
タイミングｔ７において、第１のメモリチップ１０１の第２のデータ領域４０２からの画像データの読み出しが完了する。
【００４８】
図６は、本実施形態による撮像装置の動作を示すフローチャートである。ユーザによる操作部２０１の操作によって撮像装置２００が連写撮影モードに設定され、ユーザによる操作部２０１の操作によって連写撮影が開始されると、図６に示すような処理が開始される。
【００４９】
ステップＳ６０１において、制御部２０２に備えられたメモリ容量判定部２０２１は、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下か否かを判定する。第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈより大きい場合には（ステップＳ６０１においてＮＯ）、ステップＳ６０２に移行する。
【００５０】
ステップＳ６０２において、撮像部２０５によって取得された画像データが、第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれる。この際、制御部２０２は、撮像部２０５によって第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれたデータの合計量である第１の書き込みデータ量Ｄｗ１を、制御部２０２に備えられた不図示のレジスタに保持する。この後、ステップＳ６０３に移行する。
【００５１】
ステップＳ６０３において、画像処理部２０６は、第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれている画像データを、第１のメモリチップ１０１の第１のデータ領域４０１から読み出す。この際、制御部２０２は、画像処理部２０６によって第１のメモリチップ１０１から読み出されたデータの合計量である第１の読み出しデータ量Ｄｒ１を、制御部２０２に備えられた不図示のレジスタに保持する。この後、ステップＳ６０４に移行する。
【００５２】
ステップＳ６０４において、画像処理部２０６は、第１のメモリチップ１０１の第１のデータ領域４０１から読み出した画像データに対して所定の画像処理を施し、所定の形式の画像データを生成する。所定の画像処理としては、現像処理、画質調整処理、ノイズ除去処理、圧縮処理等が挙げられる。この後、ステップＳ６０５に移行する。
【００５３】
ステップＳ６０５において、画像処理部２０６によって画像処理が施された画像データが、第１のメモリチップ１０１の第２のデータ領域４０２に書き込まれる。この後、ステップＳ６０６に移行する。
【００５４】
ステップＳ６０６において、記録制御部２０９は、第１のメモリチップ１０１の第２のデータ領域４０２に書き込まれている画像データを読み出す。この後、ステップＳ６０７に移行する。
【００５５】
ステップＳ６０７において、記録制御部２０９は、第１のメモリチップ１０１の第２のデータ領域４０２から読み出した画像データを、記録媒体２１０に書き込む。この後、ステップＳ６０８に移行する。
【００５６】
ステップＳ６０８において、制御部２０２は、撮像装置２００が連写撮影中であるか否かを判定する。操作部２０１のシャッタボタンがユーザによって押下されている場合には、制御部２０２は、連写撮影中であると判定する。連写撮影中である場合には（ステップＳ６０８においてＹＥＳ）、ステップＳ６０１に戻る。連写撮影が終了した場合には（ステップＳ６０８においてＮＯ）、ステップＳ６１７に移行する。
【００５７】
第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下である場合には（ステップＳ６０１においてＹＥＳ）、ステップＳ６０９に移行する。
【００５８】
ステップＳ６０９において、制御部２０２に備えられた電源制御部２０２２は、第２のメモリチップ１０２に電源が供給されているか否かを判定する。第２のメモリチップ１０２に電源が供給されている場合には（ステップＳ６０９においてＹＥＳ）、ステップＳ６１１に移行する。第２のメモリチップ１０２に電源が供給されていない場合には（ステップＳ６０９においてＮＯ）、ステップＳ６１０に移行する。
【００５９】
ステップＳ６１０においては、電源制御部２０２２は、第２のメモリチップ１０２に電源が供給されるように電源供給部２１１を制御する。この後、ステップＳ６１１に移行する。
【００６０】
ステップＳ６１１においては、撮像部２０５によって取得された画像データが、第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれる。この際、制御部２０２は、撮像部２０５によって第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれたデータの合計量である第２の書き込みデータ量Ｄｗ２を、制御部２０２に備えられた不図示のレジスタに保持する。この後、ステップＳ６１２に移行する。
【００６１】
ステップＳ６１２においては、画像処理部２０６が、第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれている画像データを読み出す。この際、制御部２０２は、画像処理部２０６によって第２のメモリチップ１０２の第１のデータ領域４０４から読み出されたデータの合計量である第２の読み出しデータ量Ｄｒ２を、制御部２０２に備えられた不図示のレジスタに保持する。この後、ステップＳ６１３に移行する。
【００６２】
ステップＳ６１３において、画像処理部２０６は、第２のメモリチップ１０２の第１のデータ領域４０４から読み出した画像データに対して所定の画像処理を施し、所定の形式の画像データを生成する。この後、ステップＳ６１４に移行する。
【００６３】
ステップＳ６１４において、画像処理部２０６によって画像処理が施された画像データが、第２のメモリチップ１０２の第２のデータ領域４０５に書き込まれる。この後、ステップＳ６１５に移行する。
【００６４】
ステップＳ６１５において、記録制御部２０９は、第２のメモリチップ１０２の第２のデータ領域４０５に書き込まれている画像データを読み出す。この後、ステップＳ６１６に移行する。
【００６５】
ステップＳ６１６において、記録制御部２０９は、第２のメモリチップ１０２の第２のデータ領域４０５から読み出した画像データを記録媒体２１０に書き込む。この後、ステップＳ６０８に移行する。
【００６６】
ステップＳ６０８において、制御部２０２は、撮像装置２００が連写撮影中であるか否かを判定する。撮像装置２００が連写撮影中である場合には（ステップＳ６０８においてＹＥＳ）、ステップＳ６０１に戻る。連写撮影が終了している場合には（ステップＳ６０８においてＮＯ）、ステップＳ６１７に移行する。
【００６７】
ステップＳ６１７において、制御部２０２は、読み出されていない画像データが第２のメモリチップ１０２の第１のデータ領域４０４に残っているか否かを判定する。制御部２０２は、例えば第２の書き込みデータ量Ｄｗ２と第２の読み出しデータ量Ｄｒ２とが異なっている場合には、読み出されていない画像データが第２のメモリチップ１０２の第１のデータ領域４０４に残っていると判定する。読み出されていない画像データが第２のメモリチップ１０２の第１のデータ領域４０４に残っている場合には（ステップＳ６１７においてＹＥＳ）、ステップＳ６１２に戻る。制御部２０２は、第２の書き込みデータ量Ｄｗ２と第２の読み出しデータ量Ｄｒ２とが等しい場合には、読み出されていない画像データが第２のメモリチップ１０２の第１のデータ領域４０４に残っていないと判定する。読み出されていない画像データが第２のメモリチップ１０２の第１のデータ領域４０４に残っていない場合には（ステップＳ６１７においてＮＯ）、ステップＳ６１８に移行する。
【００６８】
ステップＳ６１８において、制御部２０２に備えられた電源制御部２０２２は、第２のメモリチップ１０２に電源が供給されているか否かを判定する。第２のメモリチップ１０２に電源が供給されていない場合には（ステップＳ６１８においてＮＯ）、ステップＳ６２０に移行する。第２のメモリチップ１０２に電源が供給されている場合には（ステップＳ６１８においてＹＥＳ）、ステップＳ６１９に移行する。
【００６９】
ステップＳ６１９において、電源制御部２０２２は、第２のメモリチップ１０２に電源が供給されなくなるように電源供給部２１１を制御する。この後、ステップＳ６２０に移行する。
【００７０】
ステップＳ６２０において、制御部２０２は、読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っているか否かを判定する。制御部２０２は、例えば第１の書き込みデータ量Ｄｗ１と第１の読み出しデータ量Ｄｒ１とが異なっている場合には、読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っていると判定する。読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っている場合には（ステップＳ６２０においてＹＥＳ）、ステップＳ６０３に戻る。制御部２０２は、第１の書き込みデータ量Ｄｗ１と第１の読み出しデータ量Ｄｒ１とが等しい場合には、読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っていないと判定する。読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っていない場合には（ステップＳ６２０においてＮＯ）、図６に示す処理を終了する。
【００７１】
なお、ここでは、読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っているか否かを、第１の書き込みデータ量Ｄｗ１と第１の読み出しデータ量Ｄｒ１とが一致するか否かに基づいて判定する場合を例に説明した。しかし、第１の書き込みデータ量Ｄｗ１と第１の読み出しデータ量Ｄｒ１とが一致しなくても、読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っていないことがあり得る。従って、第１の書き込みデータ量Ｄｗ１と第１の読み出しデータ量Ｄｒ１との差分が所定値より小さい場合には、読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っていないと判定するようにしてもよい。また、同様の理由により、第２の書き込みデータ量Ｄｗ２と第２の読み出しデータ量Ｄｒ２との差分が所定値より小さい場合には、読み出されていない画像データが第２のメモリチップ１０２の第１のデータ領域４０４に残っていないと判定するようにしてもよい。かかる所定値は、例えば、任意の値に設定するようにしてもよいし、動作モードにより応じた値に設定するようにしてもよいし、画像処理部２０６によって処理されるデータ量に応じた値に設定するようにしてもよい。
【００７２】
このように、本実施形態によれば、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈより大きい場合に、第２のメモリチップ１０２における電力消費を制限する。具体的には、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈより大きい場合には、第２のメモリチップ１０２に電力を供給しない。そして、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下になった場合に、第２のメモリチップ１０２に電力を供給するようにし、第２のメモリチップ１０２に画像データが記録されるようにする。第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下にならなければ、第２のメモリチップ１０２に電力が供給されないため、第２のメモリチップ１０２は発熱しない。このため、本実施形態によれば、集積回路チップ１００と第２のメモリチップ１０２とが積層されているにもかかわらず、集積回路チップ１００の温度上昇を抑制することが可能となる。従って、本実施形態によれば、信頼性の向上を実現し得る画像処理装置、画像処理方法及び撮像装置を提供することができる。
【００７３】
［第２実施形態］
第２実施形態による画像処理装置及び撮像装置について図７乃至図９を用いて説明する。図１乃至図６に示す第１実施形態による画像処理装置、画像処理方法及び撮像装置と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にする。
【００７４】
本実施形態による撮像装置７００は、低速のクロック信号を第２のメモリチップ１０２に提供することによって、第２のメモリチップ１０２における電力消費を制限するものである。また、本実施形態による撮像装置７００は、連写撮影によって取得される複数の画像の各々の撮影順を示す情報であるカウント情報を、各々の画像データに付すものである。
【００７５】
図７は、本実施形態による撮像装置を示すブロック図である。制御部７０２には、第１実施形態において上述した制御部２０２と同様に、不図示のＣＰＵ及び不図示のレジスタが備えられている。制御部７０２には、第１実施形態において上述した制御部２０２と同様に、メモリ容量判定部２０２１及び電源制御部２０２２が備えられている。制御部７０２には、クロック制御部７０２３が更に備えられている。クロック制御部７０２３は、撮像装置７００の各部に所望の周波数のクロック信号がそれぞれ供給されるようにクロック供給部７１３を制御する。
【００７６】
撮像部７０５には、カウンタ７０５１が備えられている。カウンタ７０５１は、連写撮影によって取得される複数の画像を順次カウントする。カウンタ７０５１は、撮像部７０５によって画像が取得される毎に、カウント値をインクリメントする。連写撮影によって取得される複数の画像の各々の撮影順を示す情報であるカウント情報、具体的には、画像の通し番号が、カウンタ７０５１によって生成される。撮像部７０５は、取得した画像データにカウント情報を付し、カウント情報を付した画像データを第１のメモリチップ１０１の第１のデータ領域４０１又は第２のメモリチップ１０２の第１のデータ領域４０４に書き込む。
【００７７】
図９は、画像データファイルの構造を示す図である。図９に示すように、画像データファイル９００は、ヘッダ部９０１と、メタデータ部９０２と、画像データ本体９０３とを含む。ヘッダ部９０１は、データの構造等を示す。ヘッダ部９０１には、ファイル形式９０１１等が格納される。メタデータ部９０２には、カウント情報（カウントデータ）９０２１、ファイル名９０２２、撮影ステータス９０２３等が格納される。カウント情報９０２１は、連写撮影によって取得される複数の画像の各々の撮影順を示す情報、具体的には、取得された画像の通し番号である。当該画像が、連写撮影における何番目の画像であるのかが、カウント情報９０２１に基づいて判定され得る。撮像部７０５は、カウンタ７０５１によって取得されたカウント情報９０２１をメタデータ部９０２に格納する。ファイル名９０２２は、記録媒体２１０に記録された画像ファイルをユーザ等が識別し得るようにするためのものである。ファイル名９０２２は、例えばＤＣＦ（Ｄｅｓｉｇｎ  ｒｕｌｅ  ｆｏｒ  Ｃａｍｅｒａ  Ｓｙｓｔｅｍ）に準拠するように生成される。ファイル名９０２２は、例えば、４文字の任意の文字列と、４文字のファイル番号とから成るが、これに限定されるものではない。記録制御部２０９は、カウント情報９０２１に基づいて、ファイル名９０２２を設定する。具体的には、ファイル名９０２２に含まれる例えば４文字のファイル番号が、連写撮影における撮影順に応じた番号となるように、ファイル名９０２２を設定する。撮影ステータス９０２３は、例えばＤＣＦに準拠した付属データである。撮影ステータス９０２３には、例えば、撮影日時、撮像装置７００の本体情報等が格納される。なお、ファイル名９０２２、撮影ステータス９０２３等は、必ずしも撮影時に付与する必要はない。例えば、記録媒体２１０に画像データを書き込む際に、ファイル名９０２２を付与するようにしてもよい。
【００７８】
クロック供給部７１３は、不図示のクロック信号線を介して、撮像装置７００の各部にクロック信号を供給する。クロック供給部７１３は、クロック制御部７０２３からの制御信号に基づいてクロック信号の周波数を調整する。第２のメモリチップ１０２における電力消費を制限する場合には、クロック供給部７１３は、例えば、低速のクロック信号を第２のメモリチップ１０２に供給する。低速のクロック信号の周波数は、第１のメモリチップ１０１に供給されるクロック信号の周波数よりも低い。第２のメモリチップ１０２における電力消費を制限しない場合には、クロック供給部７１３は、通常の速度のクロック信号を供給する。例えば、第１のメモリチップ１０１に供給されるクロック信号の周波数と同じ周波数のクロック信号を第２のメモリチップ１０２に供給する。
【００７９】
図８は、本実施形態による撮像装置の動作を示すフローチャートである。
まず、ステップＳ８０１は、第１実施形態において上述したステップＳ６０１と同様であるため、説明を省略する。第１のメモリチップ１０１の空き容量Ｂ１が閾値Ｔｈより大きい場合には（ステップＳ８０１においてＮＯ）、ステップＳ８０２に移行する。
【００８０】
ステップＳ８０２において、撮像部７０５によって取得された画像データにカウント情報が付され、カウント情報が付された画像データが第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれる。この際、制御部２０２は、撮像部２０５によって第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれた画像データの合計量である第１の書き込みデータ量Ｄｗ１を、制御部２０２に備えられた不図示のレジスタに保持する。
【００８１】
ステップＳ８０３からステップＳ８０６までは、第１実施形態において上述したステップＳ６０３からステップＳ６０６までと同様であるため、説明を省略する。
【００８２】
ステップＳ８０７において、記録制御部２０９は、第１のメモリチップ１０１の第２のデータ領域４０２から読み出した画像データを、記録媒体２１０に書き込む。この際、記録制御部２０９は、画像データに付されたカウント情報に基づいて、撮影順に応じたファイル名を当該画像データに付し、ファイル名が付された画像データを記録媒体２１０に書き込む。この後、ステップＳ８０８に移行する。
【００８３】
ステップＳ８０８は、第１実施形態において上述したステップＳ６０８と同様である。連写撮影中である場合には（ステップＳ８０８においてＹＥＳ）、ステップＳ８０１に戻る。連写撮影が終了した場合には（ステップＳ８０８においてＮＯ）、ステップＳ８１７に移行する。
【００８４】
第１のメモリチップ１０１の空き容量Ｂ１が閾値Ｔｈ以下である場合には（ステップＳ８０１においてＹＥＳ）、ステップＳ８０９に移行する。
【００８５】
ステップＳ８０９において、制御部７０２は、第２のメモリチップ１０２に供給されているかクロック信号が低速のクロック信号であるか否かを判定する。即ち、制御部７０２は、第２のメモリチップ１０２が省電力モードで動作しているか否かを判定する。第２のメモリチップ１０２に低速のクロック信号が供給されている場合には（ステップＳ８０９においてＹＥＳ）、ステップＳ８１０に移行する。第２のメモリチップ１０２に通常の速度のクロック信号が供給されている場合には（ステップＳ８０９においてＮＯ）、ステップＳ８１１に移行する。
【００８６】
ステップＳ８１０において、クロック制御部７０２３は、通常の速度のクロック信号が第２のメモリチップ１０２に供給されるように制御を行う。具体的には、クロック制御部７０２３は、第１のメモリチップ１０１に供給されているクロック信号の周波数と同等の周波数のクロック信号が第２のメモリチップ１０２に供給されるように制御を行う。これにより、第２のメモリチップ１０２は、省電力モードではない通常の動作モードで動作するようになる。この後、ステップＳ８１１に移行する。
【００８７】
ステップＳ８１１では、撮像部７０５によって取得された画像データにカウンタ７０５１によって生成されたカウント情報が付され、カウント情報が付された画像データが第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれる。この際、制御部７０２は、撮像部７０５によって第２のメモリチップ１０２の第１のデータ領域４０４に書き込まれた画像データの合計量である第２の書き込みデータ量Ｄｗ２を、制御部７０２に備えられたレジスタに保持する。
【００８８】
ステップＳ８１２からステップＳ８１５までは、第１実施形態において上述したステップＳ６１２からステップＳ６１５までと同様であるため、説明を省略する。
【００８９】
ステップＳ８１６において、記録制御部２０９は、第２のメモリチップ１０２の第２のデータ領域４０５から読み出した画像データを記録媒体２１０に書き込む。この際、記録制御部２０９は、画像データに付されたカウント情報に基づいて、撮影順に応じたファイル名を当該画像データに付し、ファイル名が付された画像データを記録媒体２１０に書き込む。この後、ステップＳ８０８に移行する。
【００９０】
ステップＳ８１７は、第１実施形態において上述したステップＳ６１７と同様であるため説明を省略する。読み出されていない画像データが第２のメモリチップ１０２の第１のデータ領域４０４に残っている場合には（ステップＳ８１７においてＹＥＳ）、ステップＳ８１２に戻る。読み出されていない画像データが第２のメモリチップ１０２の第１のデータ領域４０４に残っていない場合には（ステップＳ８１７においてＮＯ）、ステップＳ８１８に移行する。
【００９１】
ステップＳ８１８において、制御部７０２は、第２のメモリチップ１０２に供給されているクロック信号が低速のクロック信号であるか否かを判定する。第２のメモリチップ１０２に低速のクロック信号が供給されている場合には（ステップＳ８１８においてＹＥＳ）、ステップＳ８２０に移行する。第２のメモリチップ１０２に供給されているクロック信号が低速のクロック信号でない場合には（ステップＳ８１８においてＮＯ）、ステップＳ８１９に移行する。
【００９２】
ステップＳ８１９において、クロック制御部７０２３は、低速のクロック信号が第２のメモリチップ１０２に供給されるように制御を行う。これにより、第２のメモリチップ１０２は、省電力モードで動作するようになる。この後、ステップＳ８２０に移行する。
【００９３】
ステップＳ８２０は、第１実施形態において上述したステップＳ６２０と同様である。読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っている場合には（ステップＳ８２０においてＹＥＳ）ステップＳ８０３に戻る。読み出されていない画像データが第１のメモリチップ１０１の第１のデータ領域４０１に残っていない場合には（ステップＳ８２０においてＮＯ）、図８に示す処理を終了する。
【００９４】
このように、本実施形態においても、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈより大きい場合に、第２のメモリチップ１０２における電力消費を制限する。具体的には、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈより大きい場合には、低速のクロック信号を第２のメモリチップ１０２に供給する。そして、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下になった場合に、通常の速度のクロック信号を第２のメモリチップ１０２に供給するようにし、第２のメモリチップ１０２に画像データが記録されるようにする。このように、本実施形態においても、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下にならなければ、第２のメモリチップ１０２における電力消費が制限される。このため、本実施形態においても、集積回路チップ１００と第２のメモリチップ１０２とが積層されているにもかかわらず、集積回路チップ１００の温度上昇を抑制することが可能となる。従って、本実施形態においても、信頼性の向上を実現し得る画像処理装置、画像処理方法及び撮像装置を提供することができる。
【００９５】
また、本実施形態によれば、連写撮影によって取得される複数の画像の各々の撮影順を示す情報であるカウント情報を各々の画像データに付すため、撮影順に応じたファイル名の画像データを得ることができる。
【００９６】
［変形実施形態］
以上、好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、第２実施形態では、低速のクロック信号を供給することにより第２のメモリチップ１０２における電力消費を制限したが、第２のメモリチップ１０２における電力消費を制限する手法はこれに限定されるものではない。例えば、第２のメモリチップ１０２がＤＲＡＭである場合には、第２のメモリチップ１０２における電力消費を制限する際には、第２のメモリチップ１０２をセルフリフレッシュモードで動作させるようにしてもよい。セルフリフレッシュモードにおいては、セルフリフレッシュに要する最低限の電力と最低限のクロック信号とが第２のメモリチップ１０２に供給される。
【００９７】
また、上記実施形態では、第２のメモリチップ１０２における電力消費を制限しないようにした場合には、画像データの書き込みや読み出しが第２のメモリチップ１０２に対して優先的に行われる場合を例に説明したが、これに限定されるものではない。例えば、第２のメモリチップ１０２における電力消費を制限しないようにした後に、第１のメモリチップ１０１に書き込まれた画像データを必要に応じて読み出すようにしてもよい。例えば、撮像装置２００，７００が動画像を撮影する機能を備えている場合、動画像の撮影が終了した段階においては、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１は少なくなっている。このような状態において、動画像の撮影が終了した後に直ちに連写撮影が開始された場合には、以下のような状態になり得る。連写撮影によって取得される複数の画像データのうちの第１番目の画像データは、第１のメモリチップ１０１の第１のデータ領域４０１に書き込まれる。そして、第１番目の画像データの読み出しが行われないうちに、第１のメモリチップ１０１の第１のデータ領域４０１の空き容量Ｂ１が閾値Ｔｈ以下となる。そして、第２のメモリチップ１０２における電力消費の制限が解除され、第２のメモリチップ１０２の第１のデータ領域４０４に画像データが優先的に書き込まれるようになる。このような場合には、連写撮影によって取得された複数の画像データのうちの第１番目の画像データを、第１のメモリチップ１０１の第１のデータ領域４０１から読み出すようにしてもよい。このようにすれば、連写撮影によって取得された複数の画像データのうちの第１番目の画像データをユーザが速やかに確認することが可能となり、ユーザにとっての利便性が損なわれるのを防止することができる。
【００９８】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００９９】
１０…画像処理装置
１００…集積回路チップ
１０１…第１のメモリチップ
１０２…第２のメモリチップ
２００，７００…撮像装置
【図１】
2019020924.tif 000003
【図２】
2019020924.tif 000004
【図３】
2019020924.tif 000005
【図４Ａ】
2019020924.tif 000006
【図４Ｂ】
2019020924.tif 000007
【図５Ａ】
2019020924.tif 000008
【図５Ｂ】
2019020924.tif 000009
【図６】
2019020924.tif 000010
【図７】
2019020924.tif 000011
【図８】
2019020924.tif 000012
【図９】
2019020924.tif 000013