(57)【要約】      （修正有）【課題】クロストークの発生を回避しつつ、画素回路に含まれる駆動トランジスターを走査線方向に配置することを可能にする。【解決手段】走査線方向で互いに隣り合う第１画素回路１１０−１および第２画素回路１１０−２を有し、第１画素回路１１０−１における第１トランジスター１２１−１のソース、ゲート、ドレイン、および第２画素回路１１０−２における第１トランジスター１２１−２のソースが走査線方向（Ｘ方向）に並んで配置される電気光学装置において、固定電位を与えられ、走査線と交差する方向（Ｙ方向）に延びる固定電位線である給電線１１６−２を、第１トランジスター１２１−１のドレインと第１トランジスター１２１−２のソースとの間に設け、第１トランジスター１２１−２のソースを給電線１１６−２に接続する。【選択図】図６
2019148737.tif 000002
【特許請求の範囲】
【請求項１】
走査線に対応して設けられ、供給される電流に応じた輝度で発光する第１発光素子と、前記第１発光素子へ供給する電流を第１階調電圧に応じて制御する第１駆動トランジスターと、を有する第１画素回路と、
前記走査線の方向において前記第１画素回路と隣り合う第２画素回路であって、供給される電流に応じた輝度で発光する第２発光素子と、前記第２発光素子へ供給する電流を第２階調電圧に応じて制御する第２駆動トランジスターと、を有する第２画素回路と、
固定電位を与えられ、前記走査線と交差する方向に設けられる固定電位線と、を備え、
前記走査線に沿って、前記第１駆動トランジスターのソース、前記第１駆動トランジスターのゲート、前記第１駆動トランジスターのドレインおよび前記第２駆動トランジスターのソースが並んで配置され、
前記固定電位線は、第１駆動トランジスターのドレインと前記第２駆動トランジスターのソースとの間に設けられる
ことを特徴とする電気光学装置。
【請求項２】
前記第２駆動トランジスターのソースが形成される第１導電型の第１領域と、前記第１導電型とは異なる第２導電型の第２領域と、が設けられる基板を備え、
前記第２領域には前記固定電位が与えられ、前記固定電位線は前記第２領域に接続されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１駆動トランジスターのドレインに接続され、前記走査線と交差する方向に延びる第１配線を有し、
前記固定電位線は前記第１配線と並べて設けられ、前記固定電位線は前記第１配線よりも長い、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第１発光素子と前記第２発光素子とが形成される発光層と、
前記発光層よりも前記基板側に設けられる第１金属層であって、前記第１配線と前記固定電位線とが形成される第１金属層と、
前記第１金属層よりも前記発光層側に設けられる第２金属層と、
前記固定電位線と前記第２金属層とを接続する中継電極と、
を有することを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記固定電位線は、前記第２駆動トランジスターのソースに接続されていることを特徴とする請求項１〜４の何れか１項に記載の電気光学装置。
【請求項６】
前記第２駆動トランジスターから前記第２発光素子に流れる電流のオンまたはオフを制御する発光制御トランジスターであって、ドレインが前記第２駆動トランジスターのソースに接続され、ソースが前記固定電位線に接続される発光制御トランジスター、を有することを特徴とする請求項１〜４の何れか１項に記載の電気光学装置。
【請求項７】
請求項１〜６の何れか１項に記載の電気光学装置を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、および、電気光学装置を備える電子機器等に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）素子などの発光素子を用いた電気光学装置が各種提案されている。従来の電気光学装置では、走査線とデータ線との交差に対応して、発光素子、発光素子の表示階調に応じた電圧を取り込む選択トランジスターおよび発光素子に電流を供給する駆動トランジスターを含む画素回路が設けられる。
特許文献１には、駆動トランジスターのソース、ゲート、およびドレインが走査線の方向に沿って並ぶレイアウトが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３３２０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、電気光学装置を小型化した場合、走査線の方向に隣り合う画素回路の間でクロストークが発生し易くなる。具体的には、画素回路の駆動トランジスターのドレインの電圧が変動すると、当該画素回路と走査線方向に隣り合う画素回路において駆動トランジスターのゲートの電圧が影響を受ける。この結果、画質が劣化するといった問題がある。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために本発明に係る電気光学装置は、走査線に対応して設けられ、供給される電流に応じた輝度で発光する第１発光素子と、前記第１発光素子へ供給する電流を第１階調電圧に応じて制御する第１駆動トランジスターと、を有する第１画素回路と、前記走査線方向において前記第１画素回路と隣り合う第２画素回路であって、供給される電流に応じた輝度で発光する第２発光素子と、前記第２発光素子へ供給する電流を第２階調電圧に応じて制御する第２駆動トランジスターと、を有する第２画素回路と、固定電位を与えられ、前記走査線と交差する方向に設けられる固定電位線と、を備え、前記走査線に沿って、前記第１駆動トランジスターのソース、前記第１駆動トランジスターのゲート、前記第１駆動トランジスターのドレインおよび前記第２駆動トランジスターのソースが並んで配置され、前記固定電位線は、第１駆動トランジスターのドレインと前記第２駆動トランジスターのソースとの間に設けられることを特徴とする。
【０００６】
本態様によれば、第１駆動トランジスターのドレインと第２駆動トランジスターのソースとの間に固定電位を与えられる固定電位線が設けられており、この固定電位線は第１駆動トランジスターのドレイン電圧の変動が第２駆動トランジスターのゲート電圧に影響することを防止するシールドの役割を果たす。このため、本態様によれば、第１駆動トランジスターおよび第２駆動トランジスターを走査線方向に配置してもクロストークを抑制できる。この結果、電気光学装置の画質を向上させることができる。
【０００７】
上述の電気光学装置は、前記第２駆動トランジスターのソースが形成される第１導電型の第１領域と、前記第１導電型とは異なる第２導電型の第２領域と、が設けられる基板を備え、前記第２領域には前記固定電位が与えられ、前記固定電位線は前記第２領域に接続されていることを特徴としてもよい。本態様によれば、固定電位線の電位は第２領域の電位である基板電位に固定される。
【０００８】
上述の電気光学装置は、前記第１駆動トランジスターのドレインに接続され、前記走査線と交差する方向に延びる第１配線を有し、前記固定電位線は前記第１配線と並べて設けられ、前記固定電位線は前記第１配線よりも長いことを特徴としてもよい。
【０００９】
本態様によれば、固定電位線の長さが第１配線の長さよりも短い場合に比較してシールド効果が高くなる。
【００１０】
上述の電気光学装置は、前記第１発光素子と前記第２発光素子とが形成される発光層と、前記発光層よりも前記基板側に設けられる第１金属層であって、前記第１配線と前記固定電位線とが形成される第１金属層と、前記第１金属層よりも前記発光層側に設けられる第２金属層と、前記固定電位線と前記第２金属層とを接続する中継電極と、を有することを特徴としてもよい。
【００１１】
本態様によれば、固定電位線に加えて第２金属層もシールドとして機能するため、シールド効果がさらに高くなる。
【００１２】
上述の電気光学装置は、前記固定電位線が前記第２駆動トランジスターのソースに接続されていることを特徴としてもよい。
【００１３】
本態様においても固定電位線は、第１駆動トランジスターのドレイン電圧の変動が第２駆動トランジスターのゲート電圧に影響することを防止するシールドの役割を果たす。
【００１４】
上述の電気光学装置は、前記第２駆動トランジスターから前記第２発光素子に流れる電流のオンまたはオフを制御する発光制御トランジスターであって、ドレインが前記第２駆動トランジスターのソースに接続され、ソースが前記固定電位線に接続される発光制御トランジスター、を有することを特徴としてもよい。
【００１５】
本態様においても固定電位線は、第１駆動トランジスターのドレイン電圧の変動が第２駆動トランジスターのゲート電圧に影響することを防止するシールドの役割を果たす。
【００１６】
また、本発明は、電気光学装置のほか、当該電気光学装置を備える電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウントディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る電気光学装の構成を示す斜視図である。
【図２】電気光学装置の電気的な構成を示す図である。
【図３】電気光学装置のデマルチプレクサーの構成を示す図である。
【図４】電気光学装置の画素回路およびスイッチ部の構成を示す回路図である。
【図５】電気光学装置における画素の発光部のレイアウトと発光部に対応する回路部のレイアウトを示す図である。
【図６】画素回路の回路部の平面構造を表す透視図である。
【図７】画素回路の断面図である。
【図８】本発明の第２実施形態に係る電気光学装の画素回路の構成を示す回路図である。
【図９】同画素回路の回路部の平面構造を表す透視図である。
【図１０】本発明に係るヘッドマウントディスプレイ３００の斜視図である。
【図１１】本発明に係るパーソナルコンピューター４００の斜視図である。
【発明を実施するための形態】
【００１８】
以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００１９】
＜Ａ：第１実施形態＞
図１は、本発明の実施形態に係る電気光学装置１の構成を示す斜視図である。電気光学装置１は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。
【００２０】
図１に示すように、電気光学装置１は、表示パネル１０と、表示パネル１０の動作を制御する制御回路３とを備える。表示パネル１０は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル１０が備える複数の画素回路および駆動回路は、シリコン基板に形成され、画素回路には、電気光学素子の一例であるＯＬＥＤが用いられる。また、表示パネル１０は、例えば、表示部で開口する枠状のケース８２に収納されるとともに、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）基板８４の一端が接続される。ＦＰＣ基板８４には、半導体チップの制御回路３が、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）技術によって実装されるとともに、複数の端子８６が設けられて、図示省略された上位回路に接続される。
【００２１】
図２は、実施形態に係る電気光学装置１の構成を示すブロック図である。上述のとおり、電気光学装置１は、表示パネル１０と、制御回路３と、を備える。制御回路３には、図示省略された上位回路よりデジタルの画像データＶｉｅｄｏが同期信号に同期して供給される。ここで、画像データＶｉｄｅｏとは、表示パネル１０（厳密には、後述する表示部１００）で表示すべき画像の画素の表示階調を例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、および、ドットクロック信号を含む信号である。
【００２２】
制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル１０に対して供給する。具体的には、制御回路３は、制御信号Ｃtr１〜Ｃtr３、Ｇｒｅｆ、／Ｇｉｎｉ、Ｇｃｐｌ、／Ｇｃｐｌ、Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）、／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）、を表示パネル１０に供給する。制御信号Ｃtr１〜制御信号Ｃtr３の各々は、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。制御信号Ｇｒｅｆは正論理の制御信号であり、制御信号／Ｇｉｎｉは負論理の制御信号である。制御信号Ｇｃｐｌも正論理の制御信号であり、制御信号／Ｇｃｐｌは制御信号Ｇｃｐｌと論理反転の関係にある負論理の制御信号である。制御信号／Ｓｅｌ（１）は制御信号Ｓｅｌ（１）と論理反転の関係にある。同様に、制御信号／Ｓｅｌ（２）は制御信号Ｓｅｌ（２）と、制御信号／Ｓｅｌ（３）は制御信号Ｓｅｌ（３）と、それぞれ論理反転の関係にある。なお、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）を、制御信号Ｓｅｌと総称し、制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）を、制御信号／Ｓｅｌと総称する場合がある。電圧生成回路３１は、図示せぬ電源回路からの電力の供給を受け、表示パネル１０に対してリセット電位Ｖｏｒｓｔ、参照電位Ｖｒｅｆおよび初期化電位Ｖｉｎｉを供給する。
【００２３】
さらに、制御回路３は、画像データＶｉｄｅｏに基づいて、アナログの画像信号Ｖｉｄを生成する。具体的には、制御回路３には、画像信号Ｖｉｄの示す電位、および、表示パネル１０が備える電気光学素子の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶｉｄｅｏに規定される電気光学素子の輝度に対応した電位を示す画像信号Ｖｉｄを生成し、これを表示パネル１０に対して供給する。
【００２４】
図２に示すように、表示パネル１０は、表示部１００と、これを駆動する駆動回路（走査線駆動回路４、およびデータ線駆動回路５）とを備える。本実施形態では、駆動回路が、走査線駆動回路４、およびデータ線駆動回路５に分割されているが、これらを１つの回路に一体化して駆動回路を構成してもよい。図２に示すように、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。図２では詳細な図示を省略したが、表示部１００には、Ｍ行の走査線１２が図において横方向（Ｘ方向）に延在して設けられ、また、３列毎にグループ化された（３Ｎ）列のデータ線１４が図において縦方向（Ｙ方向）に延在して設けられている。各走査線１２と各データ線１４は互いに電気的な絶縁を保って設けられている。画素回路１１０は、Ｍ行の走査線１２と、（３Ｎ）列のデータ線１４との交差に対応して設けられている。このため、本実施形態において画素回路１１０は、縦Ｍ行×横（３Ｎ）列でマトリクス状に配列されている。
【００２５】
ここで、Ｍ、Ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（Ｍ−１）、Ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３Ｎ−１）、（３Ｎ）列と呼ぶ場合がある。ここで、データ線１４のグループを一般化して説明するために、１以上の任意の整数をｎと表すと、左から数えてｎ番目のグループには、（３ｎ−２）列目、（３ｎ−１）列目および（３ｎ）列目のデータ線１４が属している、ということになる。同一行の走査線１２と、同一グループに属する３列のデータ線１４とに対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応する。
【００２６】
また、図２に示すように、表示部１００には、（３Ｎ）列の給電線１６が、縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられる。各給電線１６は、電圧生成回路３１から所定のリセット電位Ｖｏｒｓｔが共通に給電される固定電位線である。給電線１６の列を区別するために、図において左から順に１、２、３、…、（３Ｎ）列目の給電線１６と呼ぶ場合がある。１列目〜（３Ｎ）列目の給電線１６の各々は、１列目〜（３Ｎ）列目のデータ線１４に対応して設けられる。
【００２７】
走査線駆動回路４は、１個のフレーム期間内にＭ行の走査線１２を１行毎に順番に選択するための走査信号Ｇｗｒを、制御信号Ｃtr１にしたがって生成する。図２では、１、２、３、…、Ｍ行目の走査線１２に供給される走査信号Ｇｗｒは、それぞれＧｗｒ（１）、Ｇｗｒ（２）、Ｇｗｒ（３）、…、Ｇｗｒ（Ｍ−１）、Ｇｗｒ（Ｍ）と表記されている。なお、走査線駆動回路４は、走査信号Ｇｗｒ（１）〜Ｇｗｒ（Ｍ）のほかにも、当該走査信号Ｇｗｒに同期した各種制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。フレーム期間とは、電気光学装置１が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。
【００２８】
図２に示すように、データ線駆動回路５は、（３Ｎ）列のデータ線１４の各々と１対１に対応して設けられる（３Ｎ）個のスイッチ部ＳＷと、各グループを構成する３列のデータ線１４毎に設けられるＮ個のデマルチプレクサーＤＭと、データ信号供給回路７０を備える。
【００２９】
データ信号供給回路７０は、制御回路３より供給される画像信号Ｖｉｄと制御信号Ｃtr２とに基づいて、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を生成する。すなわち、データ信号供給回路７０は、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を時分割多重した画像信号Ｖｉｄに基づいて、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を生成する。そして、データ信号供給回路７０は、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を、１、２、…、Ｎ番目のグループに対応するデマルチプレクサーＤＭに対して、それぞれ供給する。
【００３０】
図３および図４を参照して、画素回路１１０、スイッチ部ＳＷおよびデマルチプレクサーＤＭの構成を説明する。図３はデマルチプレクサーＤＭの構成を示す図であり、図４は画素回路１１０およびスイッチ部ＳＷの構成を示す図である。各画素回路１１０については電気的にみれば互いに同一構成なので、ｍ（１≦ｍ≦Ｍ）行目に位置し、且つ、（３ｎ）列目に位置する、ｍ行（３ｎ）列の画素回路１１０を例にとって説明する。ｍ行目の画素回路１１０には、走査線駆動回路４から、走査信号Ｇｗｒ（ｍ）、制御信号Ｇｃｍｐ（ｍ）、Ｇｏｒｓｔ（ｍ）、Ｇｅｌ（ｍ）が供給される。
【００３１】
図４に示すように、表示部１００の表示領域１１２には、画素回路１１０と、画素回路１１０に対して階調電圧を供給するデータ線１４とが設けられている。加えて、表示領域１１２には、データ線１４に沿って信号線１５と、給電線１６と、給電線１７と、信号線２０とが列毎に設けられている。各列の給電線１７は、画素回路１１０において電源の高位側となる電位Ｖｅｌを電圧生成回路３１から共通に給電される固定電位線である。図３では、ｍ行（３ｎ）列の画素回路１１０は符号「１１０（ｍ，３ｎ）」で示されており、（３ｎ）列目のデータ線１４は符号「１４（３ｎ）」で示されている。データ線１４と同様に図３では、（３ｎ）列目の信号線１５は符号「１５（３ｎ）」で、（３ｎ）列目の給電線１６は符号「１６（３ｎ）」で、（３ｎ）列目の給電線１７は、符号「１７（３ｎ）」で、（３ｎ）列目の信号線２０は符号「２０（３ｎ）」で示されている。
【００３２】
図４に示すように、データ線１４（３ｎ）と給電線１６（３ｎ）との間には容量４４が設けられており、データ線１４（３ｎ）と給電線１７（３ｎ）との間には容量４６が設けられている。そして、信号線１５（３ｎ）と信号線２０（３ｎ）との間には、容量５０が設けられている。容量４４は、給電線１６（３ｎ）とデータ線１４（３ｎ）との間の配線間容量であってもよい。同様に、容量４６も、データ線１４（３ｎ）と給電線１７（３ｎ）との間の配線間容量であってもよく、容量５０も、信号線２０（３ｎ）と信号線１５（３ｎ）との間の配線間容量であってもよい。図４に示すようにデータ線１４（３ｎ）と信号線１５（３ｎ）と信号線２０（３ｎ）は、何れもスイッチ部ＳＷに接続されており、画素回路１１０は信号線１５（３ｎ）と給電線１６（３ｎ）とに接続されている。なお、図３では、データ線１４（３ｎ）に接続されるスイッチ部ＳＷが符号「ＳＷ（３ｎ）」で示されており、スイッチ部ＳＷ（３ｎ）に接続されるデマルチプレクサーＤＭが符号「ＤＭ（ｎ）」で示されている。
【００３３】
まず、図３を参照しつつ、デマルチプレクサーＤＭ（ｎ）の構成を説明する。図３に示すように、デマルチプレクサーＤＭ（ｎ）は、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給する。ｎ番目のグループに属する（３ｎ−２）、（３ｎ−１）、（３ｎ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖｄ（ｎ）が供給される。図３では詳細な図示を省略したが、（３ｎ）列に対応したトランスミッションゲート３４の出力端は信号線１８（３ｎ）を介してスイッチ部ＳＷ（３ｎ）の入力端に接続されている。同様に、（３ｎ−１）列に対応したトランスミッションゲート３４の出力端は信号線１８（３ｎ−１）を介してスイッチ部ＳＷ（３ｎ−１）の入力端に接続されており、（３ｎ−２）列に対応したトランスミッションゲート３４の出力端は信号線１８（３ｎ−２）を介してスイッチ部ＳＷ（３ｎ−２）の入力端に接続されている。ｎ番目のグループにおいて左端列である（３ｎ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（１）がＨレベルであるとき（制御信号／Ｓｅｌ（１）がＬレベルであるとき）にオン（導通）する。同様に、ｎ番目のグループにおいて中央列である（３ｎ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（２）がＨレベルであるとき（制御信号／Ｓｅｌ（２）がＬレベルであるとき）にオンし、ｎ番目のグループにおいて右端列である（３ｎ）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（３）がＨレベルであるとき（制御信号／Ｓｅｌ（３）がＬレベルであるとき）にオンする。
【００３４】
次いで、図４を参照しつつ、スイッチ部ＳＷ（３ｎ）の構成を説明する。図４に示すように、スイッチ部ＳＷ（３ｎ）は、容量４１と、トランスミッションゲート４２と、ＮチャンルＭＯＳ型のトランジスター４３と、ＰチャネルＭＯＳ型のトランジスター４５を有し、信号線１８（３ｎ）を介して入力されるデータ信号の電位をシフトするものである。図４に示すようにデータ線１４（３ｎ）は容量４１の一方の電極に接続されているとともにノードｈにおいて信号線１８（３ｎ）に接続されており、信号線２０（３ｎ）はトランスミッションゲート４２（スイッチ）の出力端に接続されている。トランスミッションゲート４２には制御回路３から制御信号Ｇｃｐｌおよび制御信号／Ｇｃｐｌが供給される。トランスミッションゲート４２は、制御信号ＧｃｐｌがＨレベルであるとき（制御信号／ＧｃｐｌがＬレベルであるとき）にオンする。トランスミッションゲート４２がオンになると、信号線１８（３ｎ）およびノードｈにおいて信号線１８（３ｎ）に接続されているデータ線１４（３ｎ）と、信号線２０（３ｎ）と、が電気的に接続される。
【００３５】
トランジスター４５のドレインは信号線１５（３ｎ）に接続され、トランジスター４５のソースは所定の初期化電位Ｖｉｎｉを供給される給電線６１に接続される。制御回路３は、トランジスター４５のゲートに対して、制御信号／Ｇｉｎｉを供給する。トランジスター４５は、信号線１５（３ｎ）と給電線６１とを制御信号／ＧｉｎｉがＬレベルのときに電気的に接続する一方、制御信号／ＧｉｎｉがＨレベルのときに電気的に非接続とする。信号線１５（３ｎ）と給電線６１とが電気的に接続されると、信号線１５（３ｎ）の電位は初期化電位Ｖｉｎｉとなる。
【００３６】
トランジスター４３のドレインは信号線２０（３ｎ）に接続され、トランジスター４３のソースは、参照電位Ｖｒｅｆを供給される給電線６２に接続される。参照電位Ｖｒｅｆは、画素回路１１０の駆動トランジスターの閾値電圧を補償する補償動作において使用される電位である。トランジスター４３のゲートには、制御信号Ｇｒｅｆが供給される。トランジスター４３は、信号線２０（３ｎ）と給電線６２とを、制御信号ＧｒｅｆがＨレベルのときに電気的に接続し、制御信号ＧｒｅｆがＬレベルのときに電気的に非接続とする。信号線２０（３ｎ）と給電線６２とが電気的に接続されると、信号線２０（３ｎ）の電位は参照電位Ｖｒｅｆとなる。
【００３７】
容量４１の他方の電極は給電線６４に接続される。給電線６４には、固定電位である電位ＶＳＳが供給される。ここで、電位ＶＳＳは、論理信号である走査信号や制御信号のＬレベルに相当するものであってもよい。トランスミッションゲート４２がオフの状態でトランスミッションゲート３４がオンすると、信号線１８（３ｎ）にはトランスミッションゲート３４の出力端からデータ信号Ｖｄ（ｎ）が供給され、データ線１４（３ｎ）を介して信号線１８（３ｎ）に接続された容量４１、容量４４および容量４６には、データ信号Ｖｄ（ｎ）の示す階調電圧に応じた電荷が蓄積される。つまり、（３ｎ）列の容量４１、容量４４および容量４６は、（３ｎ）列の画素回路１１０の表示階調に応じた階調電圧を保持する保持容量の役割を果たす。トランスミッションゲート４２がオンとなり、信号線１８（３ｎ）と信号線２０（３ｎ）とが電気的に接続されると、容量４１、容量４４および容量４６に保持されていた階調電圧は、データ線１４（３ｎ）、信号線１８（３ｎ）、信号線２０（３ｎ）、容量５０および信号線１５（３ｎ）を介して画素回路１１０（ｍ，３ｎ）へ供給される。つまり。容量５０は、容量４１、容量４４および容量４６に保持された階調電圧を画素回路１１０（３ｎ）へ転送する転送容量の役割を果たす。
【００３８】
次いで、図４を参照しつつ画素回路１１０（ｍ，３ｎ）の構成を説明する。図４に示すように画素回路１１０（ｍ，３ｎ）は、各々ＰチャネルＭＯＳ型のトランジスターである第１トランジスター１２１、第２トランジスター１２２、第３トランジスター１２３、第４トランジスター１２４および第５トランジスター１２５と、ＯＬＥＤ１３０と、容量１３２と、を含む。以下では、第１トランジスター１２１、第２トランジスター１２２、第３トランジスター１２３、第４トランジスター１２４および第５トランジスター１２５を、「トランジスター１２１〜１２５」と総称する場合がある。
【００３９】
第２トランジスター１２２のゲートは走査線１２（画素回路１１０（ｍ，３ｎ）の場合、ｍ行目の走査線１２）に電気的に接続されている。また、第２トランジスター１２２のソースまたはドレインの一方は信号線１５（３ｎ）に電気的に接続され、他方は第１トランジスター１２１のゲートと、容量１３２の一方の電極とに、それぞれ電気的に接続されている。第２トランジスター１２２は、第１トランジスター１２１のゲートと、信号線１５（３ｎ）との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
【００４０】
第１トランジスター１２１のソースは給電線１１６に電気的に接続されている。給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖｅｌが図示せぬ電源回路から給電される。第１トランジスター１２１は、ゲート電圧に応じた電流をＯＬＥＤ１３０に流す駆動トランジスターとして機能する。
【００４１】
第３トランジスター１２３のソースまたはドレインの一方は信号線１５（３ｎ）に電気的に接続され、他方は第１トランジスター１２１のドレインに電気的に接続されている。第３トランジスター１２３のゲートには制御信号Ｇｃｍｐ（ｍ）が与えられる。第３トランジスター１２３は、信号線１５（３ｎ）および第２トランジスター１２２を介して第１トランジスター１２１のゲートおよびソースの間を導通させるためのトランジスターである。つまり、第３トランジスター１２３は、第１トランジスター１２１のゲートとドレインとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。
【００４２】
第４トランジスター１２４のソースは第１トランジスター１２１のドレインに電気的に接続されており、第４トランジスター１２４のドレインはＯＬＥＤ１３０のアノードに電気的に接続されている。第４トランジスター１２４のゲートには制御信号Ｇｅｌ（ｍ）が与えられる。第４トランジスター１２４は、第１トランジスター１２１のドレインと、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御、すなわちＯＬＥＤ１３０の発光または非発光を制御する、発光制御トランジスターとして機能する。
【００４３】
第５トランジスター１２５のソースまたはドレインの一方は給電線１６（３ｎ）、すなわちリセット電位Ｖｏｒｓｔを給電する固定電位線に電気的に接続されており、他方はＯＬＥＤ１３０のアノードに接続されている。第５トランジスター１２５のゲートには制御信号Ｇｏｒｓｔ（ｍ）が供給される。第５トランジスター１２５は、給電線１６（３ｎ）と、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。
【００４４】
本実施形態において表示パネル１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については電位Ｖｅｌとしている。また、上記におけるトランジスター１２１〜１２５のソース、ドレインは、トランジスター１２１〜１２５のチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。
【００４５】
容量１３２は、一方の電極が第１トランジスター１２１のゲートに電気的に接続され、他方の電極が給電線１１６に電気的に接続される。容量１３２は、信号線１５（３ｎ）を介して与えられる階調電圧を保持する保持容量として機能する。なお、容量１３２としては、第１トランジスター１２１のゲートに寄生する容量を用いてもよいし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いてもよい。
【００４６】
ＯＬＥＤ１３０のアノード１３０ａは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、給電線６３に接続されている。給電線６３には、固定電位である電位Ｖｃｔが供給される。ここで、電位Ｖｃｔは、論理信号である走査信号や制御信号のＬレベルに相当するものであってもよい。ＯＬＥＤ１３０は、上記シリコン基板において、ＯＬＥＤ１３０のアノード１３０ａと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢの何れかに対応したカラーフィルターが重ねられる。なお、白色有機ＥＬ層を挟んで配置される２つの反射層間の光学距離を調整してキャビティ構造を形成し、ＯＬＥＤ１３０から発せられる光の波長を設定してもよい。この場合、カラーフィルターを有していてもよいし、有さなくてもよい。
【００４７】
ＯＬＥＤ１３０のアノード１３０ａからカソード（共通電極１１８）に電流が流れると、アノード１３０ａから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
【００４８】
図５は、画素回路１１０における発光部と回路部との対応を示す図である。発光部にはＯＬＥＤ１３０が含まれ、回路部にはトランジスター１２１〜１２５と容量１３２とが含まれる。本実施形態では、図５に示すように、発光部は方形にレイアウトされている。図５では、発光色が赤色の画素回路１１０の発光部は「Ｒ」で、発光色が緑色の画素回路１１０の発光部は「Ｇ」で、発光色が青色の画素回路１１０の発光部は「Ｂ」でそれぞれ示されている。図５では、発光色が赤色の画素回路１１０の回路部は「ＲＣ」で、発光色が緑色の画素回路１１０の回路部は「ＧＣ」で、発光色が青色の画素回路１１０の回路部は「ＢＣ」でそれぞれ示されている。回路部は発光部に対して１対１に形成されており、発光部と同じ方形にレイアウトされている。回路部のレイアウトを発光部のレイアウトと同じにしたのは、両者のレイアウトが異なることに起因する輝度ばらつきを回避するめである。本実施形態では、カラー画像の１ドットは、発光色が赤色の発光部および発光色が緑色の発光部それぞれ一つと、発光色が青色の発光部の２つとで表現される。その理由は次の通りである。発光色が赤色または緑色の発光部と青色の発光部とを同じ発光輝度で発光させると青の発光部の寿命が短くなる。このため、赤色、緑色および青色の発光部の寿命を揃えるためには青色の発光部の発光輝度を抑える必要がある、このように青色の発光部の発光輝度を抑えつつ赤色または緑色の発光部の見かけの輝度と揃えるため、青色の発光部の数を多くしたのである。
【００４９】
図６は、画素回路１１０の回路部の平面構造を示す透視図であり、図７は図６におけるＡＡ´線に沿った断面を示す断面図である。図６には、走査線方向（Ｘ方向）に並んだ第１画素回路１１０−１と第２画素回路１１０−２の各々におけるトランジスターの配置が例示されている。以下、第１画素回路１１０−１に含まれるトランジスターと第２画素回路１１０−２に含まれるトランジスターとを区別する必要がある場合には、枝番付の符号で両者を区別する。例えば、第１画素回路１１０−１の第１トランジスター１２１については「第１トランジスター１２１−１」と表記し、第２画素回路１１０−２の第１トランジスター１２１については「第１トランジスター１２１−２」と表記する。給電線１１６、ＯＬＥＤ１３０および容量１３２についても同様の表記とする。第１トランジスター１２１−１は、ＯＬＥＤ１３０−１（第１発光素子）に流れる電流を、ゲートに与えられる第１階調電圧に応じて制御する第１駆動トランジスターである。第１トランジスター１２１−２は、ＯＬＥＤ１３０−２（第２発光素子）に流れる電流を、ゲートに与えられる第２階調電圧に応じて制御する第２駆動トランジスターである。
【００５０】
図６に示すように、第１トランジスター１２１−１と第１トランジスター１２１−２は、何れも走査線方向に配置されている。つまり、第１トランジスター１２１−１のソース１２１−１Ｓと、第１トランジスター１２１−１のゲート１２１−１Ｇと、第１トランジスター１２１−１のドレイン１２１−１Ｄと、第１トランジスター１２１−２のソース１２１−２Ｓとは、走査線１２に沿って並んで配置されている。そして、第１トランジスター１２１−１のソース１２１−１Ｓに接続される給電線１１６−１は走査線１２と交差する方向（Ｙ方向）に延びており、第１トランジスター１２１−２のソース１２１−２Ｓに接続される給電線１１６−２も走査線１２と交差する方向に延びている。なお、図６において符号１９−１は第１トランジスター１２１−１のドレイン１２１−１Ｄと第４トランジスター１２４−１のソースとを接続する配線（第１配線）を指し、符号１９−２は第１トランジスター１２１−２のドレイン１２１−２Ｄと第４トランジスター１２４−２のソースとを接続する配線を指す。図６を参照すれば明らかように、配線１９−１は走査線１２と交差する方向（Ｙ方向）に設けられており、同様に、配線１９−２も走査線１２と交差する方向に設けられている。図６に示すように、本実施形態では、給電線１１６−１は配線１９−１と並べて設けられており、給電線１１６−２は配線１９−２と並べて設けられている。図６を参照すれば明らかように、給電線１１６−１は配線１９−１よりも長く、給電線１１６−２は配線１９−２よりも長い。
【００５１】
図７に示すように、回路部が形成される基板１４０には、第１導電型（図７では、Ｐ＋と表記）の第１領域Ａ０１、第２導電型（図７では、Ｎ＋と表記）の第２領域Ａ０２、および第３領域Ａ０３が設けられている。第１領域Ａ０１には、第１トランジスター１２１−１のソース１２１−Ｓ、ドレイン１２１−１Ｄ、第１トランジスター１２１−２のソース１２１−２Ｓ、およびドレイン１２１−２Ｄが形成される。第２領域Ａ０２は基板コンタクトであり、前述の基板電位Ｖｅｌが与えられる。第３領域Ａ０３は、素子分離のためにＳＴＩ（Shallow Trench Isolation）により形成された絶縁性を有する領域である。
【００５２】
図７に示すように、発光部が形成される発光層よりも基板側（基板１４０側）には、第１金属層Ｍ０１、容量金属層ＭＣ、第２金属層Ｍ０２〜第５金属層Ｍ０５が形成されている。第１金属層Ｍ０１、第３金属層Ｍ０３および第４金属層Ｍ０４は各種配線が形成される配線層である。本実施形態では、給電線１１６−１および給電線１１６−２と、配線１９−１および配線１９−２とは、第１金属層Ｍ０１に形成される。給電線１１６−１はコンタクトプラグ（中継電極コンタクトプラグ１５０−１）を介して基板コンタクト（第２領域Ａ０２）に接続されている。図７では詳細な図示を省略したが、給電線１１６−２も別の基板コンタクトに接続されている。容量金属層ＭＣは第１金属層Ｍ０１とともに容量１３２−１および容量１３２−２を形成する。
【００５３】
図７に示すように、給電線１１６−１は中継電極１５２−１を介して第１トランジスター１２１−１のソース１２１−１Ｓに接続されており、給電線１１６−２は中継電極１５２−２を介して第１トランジスター１２１−２のソース１２１−２Ｓに接続されている。配線１９−１は、中継電極１５４−１を介して第１トランジスター１２１−１のドレイン１２１−１Ｄに接続されており、配線１９−２は中継電極１５４−２を介して第１トランジスター１２１−２のドレイン１２１−２Ｄに接続されている。
【００５４】
また、給電線１１６−１は、中継電極１６０−１を介して、第１金属層よりも発光層側に設けられている第２金属層Ｍ０２に接続されている。給電線１１６−２も中継電極１６０−２を介して第２金属層Ｍ０２に接続されている。第２金属層Ｍ０２は中継電極１６２−１および中継電極１６２−２の各々を介して、第３金属層Ｍ０３に設けられる給電線１６４−１および給電線１６４−２に接続されている。そして、給電線１６４−１は中継電極１６６−１を介して、第４金属層Ｍ０４に設けられる給電線１６８−１に接続されており、給電線１６４−２は中継電極１６６−２を介して、第４金属層Ｍ０４に設けられる給電線１６８−２に接続されている。
【００５５】
本実施形態では、給電線１１６−２および第２金属層は第１トランジスター１２１−１のドレイン１２１−１Ｄの電圧変動が第１トランジスター１２１−２のゲート電圧に影響することを防ぐシールドの役割を果たす。このため、図６に示すように、第１トランジスター１２１−１および第１トランジスター１２１−２を走査線方向に配置しても、クロストークが発生することはない。なお、本実施形態において給電線１１６−２の長さを配線１９−１の長さよりも長くしたのは、上記シールドの効果を高めるためである。
【００５６】
このように、本実施形態によれば、クロストークの発生を回避しつつ、画素回路１１０に含まれる駆動トランジスターを走査線方向に配置することが可能になる。画素回路１１０に含まれる駆動トランジスターを走査線方向に配置できるため、駆動トランジスターのチャネル長方向を大きくし、駆動トランジスターのばらつきを小さくすることができる。また、本実施形態では、駆動トランジスターのソースと基板コンタクトへのコンタクトプラグを使うので、レイアウト効率がよい、といった効果も奏される。
【００５７】
＜Ｂ：第２実施形態＞
図８は、本発明の第２実施形態に係る電気光学装の画素回路１１０´の構成を示す回路図である。図４と図８とを対比すれば明らかなように画素回路１１０´の構成は以下の３つの点が画素回路１１０の構成と異なる。第１に、第３トランジスター１２３を有さない点である。第２に、第１トランジスター１２１のドレインはＯＬＥＤ１３０のアノード１３０ａに接続されており、第４トランジスター１２４がトランジスター１２１のソースと給電線１１６の間に設けられている点である。つまり、第４トランジスター１２４のドレインは第１トランジスター１２１のソースに接続されており、第４トランジスター１２４のソースは給電線１１６に接続されている。そして、第３に、容量１３２とともに、第１トランジスター１２１のゲート電圧を保持する保持容量の役割を果たす容量１３３を有する点である。
【００５８】
図９は、走査線方向に並んだ第１画素回路１１０´−１と第２画素回路１１０´−２の各々の回路部の平面構造を示す透視図である。図９に示すように、本実施形態の電気光学装置では、第４トランジスター１２４−１と第１トランジスター１２１−１とが走査線方向に並べて配置されており、第４トランジスター１２４−２と第１トランジスター１２１−２も走査線方向に並べて配置されている。そして、第４トランジスター１２４−１のソースに接続される給電線１１６−１は、第１実施形態における給電線１１６−１と同様に走査線と交差する方向に延びており、図９では図示を省略したが、前述の第２領域Ａ０２に接続されている。同様に第４トランジスター１２４−２のソースに接続される給電線１１６−２も、第１実施形態における給電線１１６−２と同様に走査線と交差する方向に延びており、前述の第２領域Ａ０２に接続されている。
【００５９】
本態様においても、第１トランジスター１２１−１のドレインと第１トランジスター１２１−２のソースとの間に固定電位線である給電線１１６−２が設けられており、給電線１１６−２は第１トランジスター１２１−１のドレイン電圧の変動が第１トランジスター１２１−２の２電圧に影響することを防ぐシールドの役割を果たす。実施形態によっても、クロストークの発生を回避しつつ、画素回路１１０´に含まれる駆動トランジスターを走査線方向に配置することが可能になる。画素回路１１０´に含まれる駆動トランジスターを走査線方向に配置できるため、駆動トランジスターのチャネル長方向を大きくし、駆動トランジスターのばらつきを小さくすることができる。
【００６０】
＜Ｃ．変形例＞
以上本発明の一実施形態について説明したが、この実施形態に以下の変形を加えても良い。
（１）上記第１実施形態では、第１トランジスター１２１−１のドレイン電圧の変動が第１トランジスター１２１−２のゲート電圧に影響することを防止するシールドの役割を果たす固定電位線として機能する給電線１１６−２が第１トランジスター１２１−２のソースが接続されていた。しかし、第１トランジスター１２１−２のソースへの固定電位線の接続は必ずしも必須ではない。第１トランジスター１２１−１のドレインと第１トランジスター１２１−２のソースの間に走査線１２と交差する方向に延びる固定電位線を設けておけば、第１トランジスター１２１−２のソースが固定電位線に接続されているか否かに拘らず、第１トランジスター１２１−１のドレイン電圧の変動が第１トランジスター１２１−２のゲート電圧に影響を与えることを防ぐことができるからである。なお、第１トランジスター１２１−２のソースに固定電位線を接続しない場合、電位Ｖｅｌとは異なる電位を固定電位線に与えても良く、この場合、固定電位線を基板１４０の第２領域に接続する必要はない。第２実施形態についても同様に第４トランジスター１２４のソースへの固定電位線の接続は必須ではない。
【００６１】
（２）上記第１実施形態では、発光色が赤色の画素回路および発光色が緑色の画素回路それぞれ１つと、発光色が青色の２つの画素回路とでカラー画像の１ドットを形成したが、発光色が青色の２つの画素回路のうちの一方の画素回路の発光色を青色以外の色（例えば、黄色）にしてもよい。また、１つの画素を形成する４つの画素回路の発光色を全て同じ色（例えば、赤色）にして単色表示の表示パネルを形成してもよい。要は、方形にレイアウトされた発光部と、発光部と同じ方形にレイアウトされた回路部とを各々が有する第１画素回路と第２画素回路とを走査線に沿って設け、第１画素回路の駆動トランジスターと第２画素回路の駆動トランジスターとを走査線に沿って配置し、走査線と交差する方向に延びる固定電位線を前者のドレインと後者のソースとの間に設けた電気光学装置であればよい。
【００６２】
＜Ｄ．応用例＞
上述した実施形態に係る電気光学装置は、各種の電子機器に適用することができ、特に２Ｋ２Ｋ以上の高精細な画像の表示を要求され、かつ小型であることを要求される電子機器に好適である。以下、本発明に係る電子機器について説明する。
【００６３】
図１０は本発明の電気光学装置を採用した電子機器としてのヘッドマウントディスプレイ３００の外観を示す斜視図である。図１１に示されるように、ヘッドマウントディスプレイ３００は、テンプル３１０、ブリッジ３２０、投射光学系３０１Ｌ、および、投射光学系３０１Ｒを備える。そして、図１０において、投射光学系３０１Ｌの奥には左眼用の電気光学装置（図示省略）が設けられ、投射光学系３０１Ｒの奥には右眼用の電気光学装置（図示省略）が設けられる。
【００６４】
図１１は、本発明に係る電気光学装置１を採用した可搬型のパーソナルコンピューター４００の斜視図である。パーソナルコンピューター４００は、各種の画像を表示する電気光学装置１と、電源スイッチ４０１およびキーボード４０２が設けられた本体部４０３と、を備える。なお、本発明に係る電気光学装置１が適用される電子機器としては、図１０および図１１に例示した機器のほか、デジタルスコープ、デジタル双眼鏡、デジタルスチルカメラ、ビデオカメラなど眼に近接して配置する電子機器が挙げられる。さらに、携帯電話機、スマートフォン、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、カーナビゲーション装置、および車載用の表示器（インパネ）等の電子機器に設けられる表示部として適用することができる。
【符号の説明】
【００６５】
１…電気光学装置、１０…表示パネル、３…制御回路、４…走査線駆動回路、５…データ線駆動回路、１２…走査線、１４…データ線、１６，１７，６１，６２，６３，６４、１１６…給電線、１１８…共通電極、１５，１８，２０…信号線、１９…配線、３１…電圧生成回路、４１，４４，４６、５０，１３２…容量、３４，４２…トランスミッションゲート、４３，４５，１２１，１２２，１２３，１２４，１２５…トランジスター、７０…データ信号供給回路、８２…ケース、８４…ＦＰＣ基板、８６…端子、１００…表示部、１１２…表示領域、１１０…画素回路、１１０−１…第１画素回路、１１０−２…第２画素回路、１３０…ＯＬＥＤ、１３０ａ…アノード、ＳＷ…スイッチ部、ＤＭ…デマルチプレクサー。
【図１】
2019148737.tif 000003
【図２】
2019148737.tif 000004
【図３】
2019148737.tif 000005
【図４】
2019148737.tif 000006
【図５】
2019148737.tif 000007
【図６】
2019148737.tif 000008
【図７】
2019148737.tif 000009
【図８】
2019148737.tif 000010
【図９】
2019148737.tif 000011
【図１０】
2019148737.tif 000012
【図１１】
2019148737.tif 000013