(57)【要約】【課題】電界発光表示装置において、リペアラインを切り出すまたは除去する必要がなく、生産歩留まりと工程タクトタイムを向上させることができ、リペアラインの追加による開口率の減少を最小化すること。【解決手段】本発明による電界発光表示装置は、第１基板と、第１基板上に配置されたサブピクセルと、第１基板上に位置し、同じ色を発光し、互いに隣接する少なくとも２つのサブピクセルごとに１つずつ配置されたリペアラインとを含み、リペアラインは、第１サブピクセルの電極と接触している接触点を有する一側と第２サブピクセルの電極と接触していない非接触点を有する他側とを含む。【選択図】図３
2019020720.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板上に配置されたサブピクセルと、
前記第１基板上に位置し、同じ色を発光し、互いに隣接する少なくとも２つのサブピクセルごとに１つずつ配置されたリペアラインと、
を含み、
前記リペアラインは、第１サブピクセルの電極と接触している接触点を有する一側と第２サブピクセルの電極と接触していない非接触点を有する他側とを含む、
電界発光表示装置。
【請求項２】
前記サブピクセルは、
クアッドタイプに配置された赤色、緑色、青色及び白色のサブピクセルを含む、請求項１に記載の電界発光表示装置。
【請求項３】
前記リペアラインは、
すべて同じ層に形成された、請求項１に記載の電界発光表示装置。
【請求項４】
前記リペアラインは、
互いに非重畳するように配置された、請求項３に記載の電界発光表示装置。
【請求項５】
前記リペアラインは、
少なくとも２つずつ、他の層に形成された、請求項１に記載の電界発光表示装置。
【請求項６】
前記リペアラインは、
互いに重畳する区間を有するように配置された、請求項５に記載の電界発光表示装置。
【請求項７】
前記リペアラインは、
前記サブピクセルに含まれたトランジスタのソースドレイン電極層、及び、
前記サブピクセルに含まれた発光ダイオードの下部電極層、
の内から選択された１つまたは２つと同じ材料からなる、請求項１に記載の電界発光表示装置。
【請求項８】
前記リペアラインは、
前記サブピクセルの長軸方向に定義された非発光領域に沿って垂直方向に配置された、請求項１に記載の電界発光表示装置。
【請求項９】
前記サブピクセルは、
前記第１基板上に位置するバッファ層と、
前記バッファ層上に位置する第１絶縁層と、
前記第１絶縁層上に位置して前記接触点又は前記非接触点に延長されたソースドレイン電極層と、
前記ソースドレイン電極層上に位置する保護層と、
前記保護層上に位置し、前記接触点又は前記非接触点に対応して陥没したコンテックホールを有する平坦化層と、
を含む、請求項１に記載の電界発光表示装置。
【請求項１０】
前記リペアラインは、
前記平坦化層及び前記コンテックホール上に位置し、前記サブピクセルの長軸方向に定義された非発光領域に沿って垂直方向に配置された下部電極層を含む、請求項９に記載の電界発光表示装置。
【請求項１１】
前記保護層は、
前記非接触点に対応する領域で溶融した部分と溶融しない部分とを含む、請求項９に記載の電界発光表示装置。
【請求項１２】
前記非接触点に照射されたレーザーにより前記ソースドレイン電極層と前記保護層が溶融することによって、前記ソースドレイン電極層と前記下部電極層が電気的に接続される、請求項９に記載の電界発光表示装置。
【請求項１３】
前記リペアラインは、
少なくとも２つのラインごとに１つの重畳区間を有する、請求項６に記載の電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界発光表示装置に関する。
【背景技術】
【０００２】
情報化技術が発達するに伴い、ユーザと情報との間の接続媒体である表示装置の市場が大きくなっている。これにより、電界発光表示装置、液晶表示装置及びプラズマ表示装置などのようなさまざまな形態の表示装置の使用が増加しつつある。
【０００３】
表示装置には、複数のサブピクセルを含む表示パネル、表示パネルを駆動する駆動部と表示パネルに電源を供給する電源供給部などが含まれる。駆動部には、表示パネルにスキャン信号（またはゲート信号）を供給するスキャン駆動部及び表示パネルにデータ信号を供給するデータ駆動部などが含まれる。
【０００４】
表示パネルを製作する工程は、蒸着工程とリペア工程等を含む。蒸着工程は、基板上に導電層、金属層及び絶縁層などを蒸着して素子（電極を含む）、電源ライン及び信号ラインなどの構造物を形成する工程である。リペア工程は、基板上に形成された構造物の不良を修復するか、不良が存在するサブピクセルを盲点化（blind spot）する工程である。
【０００５】
ところで、従来提案されたリペア方式は、開口率（または透過率）の損失の恐れがあるだけでなくリペア工程に使用される構造物を切り出ししたり除去するべきであるところ、生産歩留まりと工程タクトタイム（Tact time）を向上させるための改善が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述した背景技術の問題点を解決するための本発明目的は、リペアラインを切り出ししたり、除去する必要がなく、生産歩留まりと工程タクトタイムを向上させることができ、また、リペアラインの追加による開口率の減少を最小化することにある。
【課題を解決するための手段】
【０００７】
本発明は、第１基板、サブピクセル及びリペアラインを含む電界発光表示装置を提供する。サブピクセルは、第１基板上に配置される。リペアラインは、第１基板上に位置し、同じ色を発光し、互に隣接する少なくとも２つのサブピクセルごとに１つずつ配置される。リペアラインは、第１サブピクセルの電極と接触された接触点を有する一側と第２サブピクセルの電極と非接触された非接触点を有する他側を含む。
【発明の効果】
【０００８】
本発明によれば、垂直方向に隣接し、同じ色を発光する少なくとも２つのサブピクセル毎にリペアライン形成することにより、２つの内いずれか１つに駆動不良が発生しても、１回のリペア工程で容易にリペアすることができる効果を得ることができる。また、本発明によれば、リペア工程時、リペアラインを切り出ししたり、除去する必要がなく、生産歩留まりと工程タクトタイム（Tact time）を向上させることができる効果も得ることができる。また、本発明によれば、リペアラインの追加による開口率の減少を最小化することができる。
【図面の簡単な説明】
【０００９】
【図１】有機電界発光表示装置の概略的なブロック図である。
【図２】サブピクセルの概略的な回路構成図である。
【図３】本発明の第１実施形態に係るリペア方式を適用することができるサブピクセルの平面配置図である。
【図４】図３の第１実施形態に基づいて実現されたサブピクセルの平面設計図である。
【図５】本発明の第２実施形態に係るリペア方式を適用することができるサブピクセルの平面配置図である。
【図６】図５の第２実施形態に基づいて実現されたサブピクセルの平面設計図である。
【図７】本発明の第３実施形態に係るリペア方式を適用することができるサブピクセルの平面配置図である。
【図８】図７の第３実施形態に基づいて実現されたサブピクセルの平面設計図である。
【図９】本発明の第３実施形態に係るリペア方式を適用することができるサブピクセルの平面配置図である。
【図１０】図９のＡ１−Ａ２領域の断面図である。
【図１１】図９のＢ１−Ｂ２領域の断面図である。
【図１２】レーザー溶接後の図９のＡ１−Ａ２領域の断面図である。
【図１３】レーザー溶接後の図９のＢ１−Ｂ２領域の断面図である。
【図１４】本発明を用いたリペア工程後に導通された電極を示す写真である。
【発明を実施するための形態】
【００１０】
以下において、本発明の実施形態に係る具体的な実施形態を添付された図面を参照して説明する。
【００１１】
以下で説明される電界発光表示装置は、テレビ、映像プレーヤー、パーソナルコンピュータ（ＰＣ）、ホームシアター、スマートフォン、仮想現実機器（ＶＲ）などで実現されることができる。そして以下で説明される電界発光表示装置は、有機発光ダイオード（発光素子）をベースに実現された有機電界発光表示装置を一例として説明する。しかし、以下で説明される電界発光表示装置は、無機発光ダイオードをベースに実現されることもできる。
【００１２】
最後に、以下で説明される電界発光表示装置の薄膜トランジスタは、ゲート電極を除外して、タイプに応じてソース電極とドレイン電極またはドレイン電極とソース電極とすることができるところ、これに限定しないため、第１電極及び第２電極として説明する。
【００１３】
図１は、有機電界発光表示装置の概略的なブロック図であり、図２は、サブピクセルの概略的な回路構成図である。
【００１４】
図１に示すように、有機電界発光表示装置には、映像処理部１１０、タイミング制御部１２０、データ駆動部１３０、スキャン駆動部１４０、表示パネル１５０及び電源供給部１６０が含まれる。
【００１５】
映像処理部１１０は、外部から供給されたデータ信号（ＤＡＴＡ）に加え、データイネーブル信号（ＤＥ）などを出力する。映像処理部１１０は、データイネーブル信号（ＤＥ）のほか、垂直同期信号、水平同期信号及びクロック信号の内、一以上の信号を出力することができるが、この信号は、説明の便宜上図示省略する。
【００１６】
タイミング制御部１２０は、映像処理部１１０からデータイネーブル信号（ＤＥ）、または垂直同期信号、水平同期信号及びクロック信号などを含む駆動信号に加えてデータ信号（ＤＡＴＡ）の供給を受ける。タイミング制御部１２０は、駆動信号に基づいてスキャン駆動部１４０の動作タイミングを制御するためのゲートタイミング制御信号（ＧＤＣ）とデータ駆動部１３０の動作タイミングを制御するためのデータタイミング制御信号（ＤＤＣ）を出力する。
【００１７】
データ駆動部１３０は、タイミング制御部１２０から供給されたデータタイミング制御信号（ＤＤＣ）に応答して、タイミング制御部１２０から供給されるデータ信号（ＤＡＴＡ）をサンプリングし、ラッチしてガンマ基準電圧に変換して出力する。データ駆動部１３０は、データライン（ＤＬ１〜ＤＬｎ）を介してデータ信号（ＤＡＴＡ）を出力する。データ駆動部１３０は、ＩＣ（Integrated Circuit）形態で形成されることができる。
【００１８】
スキャン駆動部１４０は、タイミング制御部１２０から供給されたゲートタイミング制御信号（ＧＤＣ）に応答して、スキャン信号を出力する。スキャン駆動部１４０は、スキャンライン（ＧＬ１〜ＧＬｍ）を介してスキャン信号を出力する。スキャン駆動部１４０は、ＩＣ（Integrated Circuit）の形態で形成されるか表示パネル１５０にゲートインパネル（Gate In Panel）方式で形成される。
【００１９】
電源供給部１６０は、高電位電圧と低電位電圧等を出力する。電源供給部１６０から出力された高電位電圧と低電位電圧などは表示パネル１５０に供給される。高電位電圧は、第１電源ライン（ＥＶＤＤ）を介して表示パネル１５０に供給され、低電位電圧は、第２電源ライン（ＥＶＳＳ）を介して表示パネル１５０に供給される。
【００２０】
表示パネル１５０は、データ駆動部１３０及びスキャン駆動部１４０から供給されたデータ信号（ＤＡＴＡ）及びスキャン信号と電源供給部１６０から供給された電源に対応して映像を表示する。表示パネル１５０は、第１基板、第１基板上に形成されて映像を表示することができるように動作するサブピクセル（ＳＰ）及び第１基板と共にサブピクセル（ＳＰ）を密封する第２基板を含む。第１基板と第２基板は、ガラスのように剛性を有する材料または樹脂のような延性を有する材料などで選択される。
【００２１】
サブピクセル（ＳＰ）は、赤色サブピクセル、緑色サブピクセル及び青色サブピクセルを含むか、または白色サブピクセル、赤色サブピクセル、緑色サブピクセル及び青色サブピクセルを含む。サブピクセル（ＳＰ）は、発光特性に応じて１つ以上の他の発光面積を有することができる。
【００２２】
図２に示すように、一つのサブピクセルには、スイッチングトランジスタ（ＳＷ）、駆動トランジスタ（ＤＲ）、キャパシタ（Ｃｓｔ）、及び有機発光ダイオード（ＯＬＥＤ）が含まれる。一つのサブピクセルには、補償回路（ＣＣ）がさらに含まれることもある。
【００２３】
スイッチングトランジスタ（ＳＷ）は、第１スキャンライン（ＧＬ１）を介して供給されたスキャン信号に応答して、第１データライン（ＤＬ１）を介して供給されるデータ信号がキャパシタ（Ｃｓｔ）にデータ電圧として貯蔵されるようにスイッチング動作する。駆動トランジスタ（ＤＲ）は、キャパシタ（Ｃｓｔ）に貯蔵されたデータ電圧に基づいて第１電源ライン（ＥＶＤＤ）（高電位電圧）と第２電源ライン（ＥＶＳＳ）（低電位電圧）の間に駆動電流が流れるように動作する。有機発光ダイオード（ＯＬＥＤ）は、駆動トランジスタ（ＤＲ）によって形成された駆動電流に応じて光を発光するように動作する。
【００２４】
補償回路（ＣＣ）は、駆動トランジスタ（ＤＲ）のしきい値電圧などを補償するために、サブピクセル内に追加された回路である。補償回路（ＣＣ）は、１つ以上のトランジスタで構成される。補償回路（ＣＣ）の構成は、補償方法によって、非常に多様であるからこれに関連説明は省略する。
【００２５】
先に説明したような表示パネルを製作する工程は、蒸着工程とリペア工程等を含む。蒸着工程は、基板上に導電層、金属層及び絶縁層などを蒸着して素子（電極を含む）、電源ライン及び信号ラインなどの構造物を形成する工程である。リペア工程は、基板上に形成された構造物の不良をリカバリー(recovery)するか、不良が存在するサブピクセルを盲点化する工程である。
【００２６】
従来に提案されたリペア方式は、開口率（または透過率）の損失の恐れがあるだけでなくリペア工程に使用される構造物を切り出し、または除去しなければならないところ、生産歩留まりと工程タクトタイム（Tact time）を向上させるための改善が求められている。したがって、以下では、従来に提案されたリペア方式を改善することができる実施形態を説明する。
【００２７】
＜第１実施形態＞
図３は、本発明の第１実施形態に係るリペア方式を適用することができるサブピクセルの平面配置図であり、図４は、図３の第１実施形態に基づいて実現されたサブピクセルの平面設計図である。
【００２８】
図３に示すように、本発明の第１実施形態は、赤色、緑色、青色及び白色のサブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）に基づいている。そして、赤色、緑色、青色及び白色のサブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）は、クアッド（quad）型に配置される。つまり、１つのピクセルは、赤色、緑色、青色及び白色のサブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）に定義される。
【００２９】
本発明の第１実施形態によれば、第１と第３スキャンラインには、赤色と緑色のサブピクセル（Ｒ、Ｇ）がそれぞれ配置され、第２と第４のスキャンラインには、青色と白色サブピクセル（Ｂ、Ｗ）がそれぞれ配置される。しかし、これは一つの例示であり、これらの配置順序は、発光特性、素子の寿命、装置のスペック（Spec）などによって異なることがあり、これに限定されない。
【００３０】
本発明の第１実施形態に係ると、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、垂直方向に配置される。リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、平面上で見ることができるように、互に重畳される区間を有さない。つまり、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、非重畳配置関係を有する。したがって、すべてのリペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、同じ層に位置する電極層によって設けられる。例えば、電極層は、薄膜トランジスタのソースドレイン電極に選択することができる。
【００３１】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、同じ色を発光し、垂直方向に隣接する少なくとも２つのサブピクセルごとに１つずつ配置される。リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、リペア工程を経て、少なくとも２つのサブピクセルずつ電気的に接続する役割をする。
【００３２】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の一側は、第１サブピクセルの電極と接触している接触点（ＣＰ）を有するが、他側は第２サブピクセルの電極と接触していない非接触点（ＷＰ）を有する。しかし、リペア工程が進行されると、第２サブピクセルの電極と非接触点（ＷＰ）は、電気的に接続され、リペアラインによって第１サブピクセルの電極と第２サブピクセルの電極は、導通状態になる。
【００３３】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、赤色用リペアライン（ＲＲＬ）、緑色用リペアライン（ＧＲＬ）、青色用リペアライン（ＢＲＬ）、白色用リペアライン（ＷＲＬ）を含む。一例としては、第１スキャンラインに配置された緑色サブピクセル（Ｇ）は、接触点（ＣＰ）を有し、緑色用リペアライン（ＧＲＬ）の一側に接続されるが、第３スキャンラインに配置された緑色サブピクセル（Ｇ）は、非接触点（ＷＰ）を有し、緑色用リペアライン（ＧＲＬ）の他側に接続される。
【００３４】
他の例として、第２スキャンラインに配置された青色サブピクセル（Ｂ）は、非接触点（ＷＰ）を有し、青色用リペアライン（ＢＲＬ）の一側に接続されるが、第４スキャンラインに配置された青色サブピクセル（Ｂ）は、接触点（ＣＰ）を有し、青色用リペアライン（ＢＲＬ）の他側に接続される。
【００３５】
赤色用リペアライン（ＲＲＬ）、緑色用リペアライン（ＧＲＬ）、青色用リペアライン（ＢＲＬ）、白色用リペアライン（ＷＲＬ）は、サブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）の長軸方向で定義された非発光領域に沿って垂直方向に配置される。赤色用リペアライン（ＲＲＬ）、緑色用リペアライン（ＧＲＬ）、青色用リペアライン（ＢＲＬ）、白色用リペアライン（ＷＲＬ）は、自分と他のリペアラインの接触点（ＣＰ）または非接触点（ＷＰ）をバイパスするために、互いに非重畳状態で配置される。
【００３６】
前述した一例と他の例を介して分かるように、接触点（ＣＰ）と非接触点（ＷＰ）は、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の一側と他側に位置する。そして接触点（ＣＰ）と非接触点（ＷＰ）は、いずれか１つの地点にのみ位置するように固定されたものではないサブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）の配置や他のリペアラインを考慮して変更することができる。
【００３７】
ただし、接触点（ＣＰ）と非接触点（ＷＰ）は、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の両側に一対になるように配置されることが好ましい。その理由は、接触点（ＣＰ）と非接触点（ＷＰ）が一対をなすと、リペア工程に使用される構造物（リペアライン）を切り出し、または除去する必要がなくなり、その結果として、生産歩留まりと工程タクトタイム（Tact time）とを向上させることができるからである。これに関連する説明は以下でさらに詳しく扱う。
【００３８】
図４は図３の第１実施形態に基づいて実現されたサブピクセルの平面設計図であって、サブピクセルとリペアラインを特定せずに、実際に実現された形状を示すための図である。図４において、ＡＲＬはリペアラインを示し、ＷＰは非接触点を示し、ＣＰは接点を示す。
【００３９】
以上、第１実施形態は、一方の端子を予め接触（接触点）させ、他の一方を非接触（非接触点またはオープン）とすることで、特定の位置のサブピクセルに不良が発生したときに、非接触点に対して１回のレーザー溶接（welding）を実施するだけでリペアを行うことができる効果がある。
【００４０】
＜第２実施形態＞
図５は、本発明の第２実施形態に係るリペア方式を適用することができるサブピクセルの平面配置図であり、図６は、図５の第２実施形態に基づいて実現されたサブピクセルの平面設計図である。
【００４１】
図５に示すように、本発明の第２実施形態は、赤色、緑色、青色及び白色サブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）に基づく。そして、赤色、緑色、青色及び白色サブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）は、クアッド（quad）型に配置される。つまり、１つのピクセルは、赤色、緑色、青色及び白色サブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）に定義される。
【００４２】
本発明の第２実施形態に係ると、第１と第３スキャンラインに赤色と緑色サブピクセル（Ｒ、Ｇ）がそれぞれ配置され、第２と第４のスキャンラインに青色と白色サブピクセル（Ｂ、Ｗ）がそれぞれ配置される。しかし、これは一つの例示であり、これらの配置順序は、発光特性、素子の寿命、装置のスペックなどによって異なることがあり、これに限定されない。
【００４３】
本発明の第２実施形態に係ると、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、垂直方向に配置される。リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、平面上で見ることができるように、互に重畳される重畳区間（ＯＶＡ）を有する。つまり、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、重畳配置関係例えば、少なくとも２つのライン毎に（リペアラインが垂直方向に配置された場合、二つのスキャンライン毎に、リペアラインが水平方向に配置された場合、２つのデータライン毎に）一つの重畳区間（ＯＶＡ）を有している。したがって、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の内の一部は、下部層に位置する下部電極層によって設けられ、他の一部は、下部層より上部層に位置する上部電極層によって設けられる。例えば、下部電極層は、薄膜トランジスタのソースドレイン電極として選択することができ、上部電極層は、有機発光ダイオードの下部電極（例えば、アノード電極）として選択することができる。
【００４４】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、同じ色を発光し、垂直方向に隣接する少なくとも２つのサブピクセルごとに１つずつ配置される。リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、リペア工程を経て、少なくとも２つのサブピクセルずつ電気的に接続する役割をする。
【００４５】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の一側は、第１サブピクセルの電極と接触した接触点（ＣＰ）を有するが、他側は第２サブピクセルの電極と接触していない非接触点（ＷＰ）を有している。しかし、リペア工程が進行されると、第２サブピクセルの電極と非接触点（ＷＰ）は、電気的に接続され、リペアラインによって第１サブピクセルの電極と第２サブピクセルの電極は、導通状態になる。
【００４６】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、赤色用リペアライン（ＲＲＬ）、緑色用リペアライン（ＧＲＬ）、青色用リペアライン（ＢＲＬ）、白色用リペアライン（ＷＲＬ）を含む。一例としては、第１スキャンラインに配置された緑色サブピクセル（Ｇ）は、非接触点（ＷＰ）を有し、緑色用リペアライン（ＧＲＬ）の一側に接続されるが、第３スキャンラインに配置された緑色サブピクセル（Ｇ）は、接触点（ＣＰ）を有し、緑色用リペアライン（ＧＲＬ）の他側に接続される。そして、緑色用リペアライン（ＧＲＬ）と白のリペアライン（ＷＲＬ）は、いくつかの重畳区間（ＯＶＡ）を有する。
【００４７】
他の例として、第２スキャンラインに配置された青色サブピクセル（Ｂ）は、非接触点（ＷＰ）を有し、青色用リペアライン（ＢＲＬ）の一側に接続されるが、第４スキャンラインに配置された青色サブピクセル（Ｂ）は、接触点（ＣＰ）を有し、青色用リペアライン（ＢＲＬ）の他側に接続される。そして青色用リペアライン（ＢＲＬ）と赤色用リペアライン（ＲＲＬ）は、一部の重畳区間（ＯＶＡ）を有する。
【００４８】
前述した一例と他の例を介して分かるように、接触点（ＣＰ）と非接触点（ＷＰ）は、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の一側と他側に位置する。そして接触点（ＣＰ）と非接触点（ＷＰ）は、いずれか１つの地点にのみ位置するように固定されたものではないサブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）の配置や他のリペアラインを考慮して変更することができる。
【００４９】
ただし、接触点（ＣＰ）と非接触点（ＷＰ）は、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の両側に一対になるように配置することが好ましい。その理由は、接触点（ＣＰ）と非接触点（ＷＰ）が一対をなすと、リペア工程に使用される構造物（リペアライン）を切り出ししたり、除去する必要がなくなり、その結果として、生産歩留まりと工程タクトタイム（Tact time）を向上させることができるからである。これに関連する説明は以下でさらに詳しく扱う。
【００５０】
図６は図５の第２実施形態に基づいて実現されたサブピクセルの平面設計図であって、サブピクセルとリペアラインを特定せずに、実際に実現された形状を示すための図である。図６において、ＡＲＬはリペアラインを示し、ＷＰは非接触点を示し、ＣＰは接触点を示し、ＯＶＡは異なる層に位置するリペアライン間の重畳区間を示す。
【００５１】
以上、第２実施形態においては、一方の端子は予め接触（接触点）させ、他の一方は非接触（非接触点またはオープン）とし、特定位置のサブピクセルに不良が発生したときに、非接触点に対して１回のレーザー溶接（welding）を実施するだけでリペアを行うことができる効果がある。
【００５２】
さらに、第２実施形態においては、互いに異なる層にリペアラインを設けて、これらを重畳させるので、リペアラインの追加による開口率の減少を最小化することができる。なお、第２実施形態においては、リペアラインの両側に接触点と非接触点とに区分して設けることを一つの例として説明した。しかし、これは一つの例であり、リペアラインの両側すべてに非接触点を設けることもできる。ただし、この場合には開口率の減少は最小化可能であるが非接触点が２個所になるので、２回のレーザー溶接（welding）を実施しなければならない。
【００５３】
＜第３実施形態＞
図７は本発明の第３実施形態に係るリペア方式を適用することができるサブピクセルの平面配置図であり、図８は、図７の第３実施形態に基づいて実現されたサブピクセルの平面設計図である。
【００５４】
図７に示すように、本発明の第３実施形態は、赤色、緑色、青色及び白色サブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）に基づく。そして、赤色、緑色、青色及び白色サブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）は、クアッド（quad）型に配置される。つまり、１つのピクセルは、赤色、緑色、青色及び白色サブピクセル（Ｒ、Ｇ、Ｂ、Ｗ）で定義される。
【００５５】
本発明の第３実施形態に係ると、第１と第３スキャンラインには、赤色と緑色のサブピクセル（Ｒ、Ｇ）がそれぞれ配置され、第２と第４のスキャンラインには、青色と白色サブピクセル（Ｂ、Ｗ）がそれぞれ配置される。しかし、これは一つの例示であり、これらの配置順序は、発光特性、素子の寿命、装置のスペック（Spec）などによって異なることがあり、これに限定されない。
【００５６】
本発明の第３実施形態に係ると、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、垂直方向に配置される。リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、平面上で見ることができるように、互に重畳される区間を有さない。つまり、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、非重畳配置関係を有する。したがって、すべてのリペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、同じ層に位置する電極層によって設けられる。例えば、電極層は、有機発光ダイオードの下部電極（例えば、透明電極）で選択することができる。
【００５７】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、同じ色を発光し、垂直方向に隣接する少なくとも２つのサブピクセルごとに１つずつ配置される。リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、リペア工程を経て、少なくとも２つのサブピクセルずつ電気的に接続する役割をする。
【００５８】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の一側は、第１サブピクセルの電極と接触した接触点（ＣＰ）を有するが、他側は第２サブピクセルの電極と接触していない非接触点（ＷＰ）を有する。しかし、リペア工程が進行されると、第２サブピクセルの電極と非接触点（ＷＰ）は、電気的に接続され、リペアラインによって第１サブピクセルの電極と第２サブピクセルの電極は、導通状態になる。
【００５９】
リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）は、赤色用リペアライン（ＲＲＬ）、緑色用リペアライン（ＧＲＬ）、青色用リペアライン（ＢＲＬ）、白色用リペアライン（ＷＲＬ）を含む。一例としては、第１スキャンラインに配置された緑色サブピクセル（Ｇ）は、非接触点（ＷＰ）を有し、緑色用リペアライン（ＧＲＬ）の一側に接続されるが、第３スキャンラインに配置された緑色サブピクセル（Ｇ）は、接触点（ＣＰ）を有し、緑色用リペアライン（ＧＲＬ）の他側に接続される。
【００６０】
他の例として、第２スキャンラインに配置された青色サブピクセル（Ｂ）は、非接触点（ＷＰ）を有し、青色用リペアライン（ＢＲＬ）の一側に接続されるが、第４スキャンラインに配置された青色サブピクセル（Ｂ）は、接触点（ＣＰ）を有し、青色用リペアライン（ＢＲＬ）の他側に接続される。
【００６１】
前述した一例と他の例を介して分かるように、接触点（ＣＰ）と非接触点（ＷＰ）は、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の一側と他側に位置する。そして接触点（ＣＰ）と非接触点（ＷＰ）は、いずれか１地点にのみ位置するように固定されたものではないサブピクセルに（Ｒ、Ｇ、Ｂ、Ｗ）の配置や他のリペアラインを考慮して変更することができる。
【００６２】
ただし、接触点（ＣＰ）と非接触点（ＷＰ）は、リペアライン（ＲＲＬ、ＧＲＬ、ＢＲＬ、ＷＲＬ）の両側に一対になるように配置されることが好ましい。その理由は、接触点（ＣＰ）と非接触点（ＷＰ）が一対をなすと、リペア工程に使用される構造物（リペアライン）を切り出ししたり、除去する必要がなくなり、その結果として、生産歩留まりと工程タクトタイムを向上させることができるからである。これに関連した説明は以下でさらに詳しく扱う。
【００６３】
図８は、図７の第３実施形態に基づいて実現されたサブピクセルの平面設計図であって、サブピクセルとリペアラインを特定せずに、実際に実現された形状だけを示すための図である。図８において、ＡＲＬはリペアラインを示し、ＷＰは非接触点を示し、ＣＰは接触点を示す。
【００６４】
以上、第３実施形態は、一方の端子は予め接触（接触点）させ、他の一方は非接触（非接触点またはオープン）とし、特定の位置のサブピクセルに不良が発生したときに、非接触点について１回レーザー溶接を実施するだけでリペアを行うことができる効果がある。併せて、第３実施形態は、光の透過が可能な透明電極でリペアラインを設けるので、リペアラインの追加による開口率の減少を最小化することができる。
【００６５】
以下、第３実施形態に基づいて本発明に係るリペア方式を適用することができるサブピクセルの断面を具体化する。
【００６６】
図９は、本発明の第３実施形態に係るリペア方式を適用することができるサブピクセルの平面配置図であり、図１０は、図９のＡ１−Ａ２領域の断面図であり、図１１は、図９のＢ１−Ｂ２領域の断面図である。
【００６７】
図９及び図１０に示すように、非接触点（ＷＰ）に位置する下部電極層（Ｅ１）とソースドレイン電極層（ＳＤ）は、絶縁材料によって電気的に分離された状態である。非接触点（ＷＰ）で見ることができる構造物を説明すると、次の通りである。
【００６８】
第１基板１５０ａ上には光遮断層（ＬＳ）が位置する。光遮断層（ＬＳ）は、外部光が薄膜トランジスタのチャネル領域（半導体領域）に入射されることを遮断（防止）する役割をする。光遮断層（ＬＳ）は、光の透過を遮断することができる金属材料として選択される。光遮断層（ＬＳ）は、薄膜トランジスタの構造に応じて省略することもできる。
【００６９】
第１基板１５０ａ上にはバッファ層（ＢＵＦ）が位置する。バッファ層（ＢＵＦ）は光遮断層（ＬＳ）を電気的に絶縁し、第１基板１５０ａから流出される物質の影響を防止するなどの役割をする。バッファ層（ＢＵＦ）は、光遮断層（ＬＳ）を覆うように形成される。
【００７０】
バッファ層（ＢＵＦ）上には第１絶縁層（ＩＬＤ）が位置する。第１絶縁層（ＩＬＤ）は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層または窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯｘ）の多重層で形成することができる。
【００７１】
第１絶縁層（ＩＬＤ）上にはソースドレイン電極層（ＳＤ）が位置する。ソースドレイン電極層（ＳＤ）は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）からなる群から選択された一つまたはこれらの合金で有り得、単一層または多重層で形成することができる。ソースドレイン電極層（ＳＤ）は、薄膜トランジスタのソース電極とドレイン電極を形成する材料と同じ金属材料からなる。ソースドレイン電極層（ＳＤ）は、第１スキャンラインの緑色サブピクセル（Ｇ）に含まれた駆動トランジスタの電極（有機発光ダイオードと接続される電極）から延長された部分である。
【００７２】
ソースドレイン電極層（ＳＤ）上には保護層（ＰＡＳ）が位置する。保護層（ＰＡＳ）は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層または窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯｘ）の多重層で形成することができる。
【００７３】
保護層（ＰＡＳ）上には非接触点（ＷＰ）に対応して陥没したコンテックホール(contact hole)を有する平坦化層（ＯＣ）が位置する。平坦化層（ＯＣ）は、薄膜トランジスタを含むトランジスタアレイの表面を平坦にする。平坦化層（ＯＣ）は、オーバーコート層、ポリイミド（polyimide）、ベンゾシクロブテン系樹脂（benzocyclobutene series resin）、アクリレート（acrylate）、フォトアクリレート（Photoacrylate）などの有機材料から形成することができる。
【００７４】
平坦化層（ＯＣ）上に下部電極層（Ｅ１）が位置する。下部電極層（Ｅ１）は、平坦化層（ＯＣ）に設けられたコンテックホールの内部にも位置する。下部電極層（Ｅ１）は、光の透過が可能な透明電極、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）などの酸化物からなることができる。下部電極層（Ｅ１）は、第１スキャンラインの緑色のサブピクセル（Ｇ）に含まれた有機発光ダイオードの電極と同じ層と同じ材料で行われるが、これと分離された部分である。
【００７５】
下部電極層（Ｅ１）上にはバンク層（ＢＮＫ）が位置する。バンク層（ＢＮＫ）は、サブピクセルの発光領域（または開口領域）を定義する。バンク層（ＢＮＫ）は、有機材料または無機材料からなることができる。
【００７６】
図９及び図１１に示すように、接触点（ＣＰ）に位置する下部電極層（Ｅ１）とソースドレイン電極層（ＳＤ）は、電気的に接続された状態である。接触点（ＣＰ）で見ることができる構造物を説明すると、次の通りである。
【００７７】
第１基板１５０ａ上には光遮断層（ＬＳ）が位置する。光遮断層（ＬＳ）は、外部光が薄膜トランジスタのチャネル領域（半導体領域）に入射されることを遮断（防止）する役割を担う。光遮断層（ＬＳ）は、光が透過を遮断することができる金属材料で選択される。光遮断層（ＬＳ）は、薄膜トランジスタの構造に応じて省略することもできる。
【００７８】
第１基板１５０ａ上には光遮断層（ＬＳ）が位置する。光遮断層（ＬＳ）は、外部光が薄膜トランジスタのチャネル領域（半導体領域）に入射されることを遮断（防止）する役割を担う。光遮断層（ＬＳ）は、光が透過を遮断することができる金属材料として選択される。光遮断層（ＬＳ）は、薄膜トランジスタの構造に応じて省略することもできる。
【００７９】
第１基板１５０ａ上にはバッファ層（ＢＵＦ）が位置する。バッファ層（ＢＵＦ）は光遮断層（ＬＳ）を電気的に絶縁し、第１基板１５０ａから流出される物質の影響を防止するなどの役割を担う。バッファ層（ＢＵＦ）は光遮断層（ＬＳ）を覆うように形成される。
【００８０】
バッファ層（ＢＵＦ）上には第１絶縁層（ＩＬＤ）が位置する。第１絶縁層（ＩＬＤ）は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層または窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯｘ）の多重層で形成することができる。
【００８１】
第１絶縁層（ＩＬＤ）上にはソースドレイン電極層（ＳＤ）が位置する。ソースドレイン電極層（ＳＤ）は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）からなる群から選択された一つまたはこれらの合金で有り得、単一層または多重層で形成することができる。ソースドレイン電極層（ＳＤ）は、薄膜トランジスタのソース電極とドレイン電極を形成する材料と同じ金属材料からなる。ソースドレイン電極層（ＳＤ）は、第１スキャンラインの緑色サブピクセル（Ｇ）に含まれた駆動トランジスタの電極（有機発光ダイオードと接続される電極）から延長された部分である。
【００８２】
ソースドレイン電極層（ＳＤ）上には接触点（ＣＰ）に対応してコンテックホールを有する保護層（ＰＡＳ）が位置する。保護層（ＰＡＳ）は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単層または窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯｘ）の複数の層で形成することができる。
【００８３】
保護層（ＰＡＳ）上には接触点（ＣＰ）に対応して陥没したコンテックホールを有する平坦化層（ＯＣ）が位置する。平坦化層（ＯＣ）は、薄膜トランジスタを含むトランジスタアレイの表面を平坦にする。平坦化層（ＯＣ）は、オーバーコート層、ポリイミド（polyimide）、ベンゾシクロブテン系樹脂（benzocyclobutene series resin）、アクリレート（acrylate）、フォトアクリレート（Photoacrylate）などの有機材料から形成することができる。
【００８４】
平坦化層（ＯＣ）上には下部電極層（Ｅ１）が位置する。下部電極層（Ｅ１）は、平坦化層（ＯＣ）に設けられたコンテックホールの内部にも位置する。下部電極層（Ｅ１）は、光の透過が可能な透明電極、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）などの酸化物から形成することができる。下部電極層（Ｅ１）は、平坦化層（ＯＣ）と保護層（ＰＡＳ）に形成されたコンテックホールを介してソースドレイン電極層（ＳＤ）と電気的に接続された状態を有する。
【００８５】
下部電極層（Ｅ１）上にはバンク層（ＢＮＫ）が位置する。バンク層（ＢＮＫ）は、サブピクセルの発光領域（または開口領域）を定義する。バンク層（ＢＮＫ）は、有機材料または無機材料からなることができる。
【００８６】
以下、第１と第３スキャンラインに位置する緑色サブピクセルの内、一つに不良が発生し、これを治癒するためのリペア工程を実行することを一例としてリペアによる電極の構造的変化について説明する。
【００８７】
図１２は、レーザー溶接後図９のＡ１−Ａ２領域の断面図であり、図１３は、レーザー溶接後図９のＢ１−Ｂ２領域の断面図であり、図１４は、本発明を用いたリペア工程後導通された電極を示す写真である。
【００８８】
図９、図１２及び図１３に示すように、第１スキャンラインに位置する緑色サブピクセル（Ｇ）の非発光領域に配置された非接触点（ＷＰ）にレーザー（Laser）を照射する。そうすると、照射されたレーザー（Laser）によって、ソースドレイン電極層（ＳＤ）と保護層（ＰＡＳ）とは溶融する。そして、この影響によりソースドレイン電極層（ＳＤ）と下部電極層（Ｅ１）は、電気的に接続される。
【００８９】
第１と第３スキャンラインに位置する緑色サブピクセル（Ｇ）は、下部電極層（Ｅ１）によって駆動トランジスタの電極を共有する状態になる。その結果、二つのサブピクセルの内、いずれか１つが駆動不良（駆動不可）状態になっても、他の１つによって、通常の駆動を行うことができる。
【００９０】
図１２においては、図面の特性上、ソースドレイン電極層（ＳＤ）と保護層（ＰＡＳ）の溶融された状態が明確に示されていない。この状態は図１４を参照すると明確に理解できる。
【００９１】
図１４に示すように、レーザー（Laser）が照射されると、ソースドレイン電極層（ＳＤ）と保護層（ＰＡＳ）は溶融する。保護層（ＰＡＳ）が溶融されることによって、ソースドレイン電極層（ＳＤ）とアノード電極層（Anode）（本発明の下部電極層、Ｅ１）との間に存在した絶縁状態は破壊される。そして溶融されたソースドレイン電極層（ＳＤ）は、自分の上部に位置するアノード電極層（Anode）（本発明の下部電極層、Ｅ１）と接触（Contact）する。
【００９２】
以上、本発明は、垂直方向に隣接し同じ色を発光する少なくとも２つのサブピクセル毎にリペアラインを形成し、２つの内いずれか１つに駆動不良が発生しても、１回のリペア工程で容易にリペアすることができる効果がある。また、本発明によれば、リペア工程時にリペアラインを切り出し、または除去する必要がなく、生産歩留まりと工程タクトタイムを向上させることができる効果を提供できる。また、本発明によれば、リペアラインを追加による開口率の減少を最小化する事ができる。
【図１】
2019020720.tif 000003
【図２】
2019020720.tif 000004
【図３】
2019020720.tif 000005
【図４】
2019020720.tif 000006
【図５】
2019020720.tif 000007
【図６】
2019020720.tif 000008
【図７】
2019020720.tif 000009
【図８】
2019020720.tif 000010
【図９】
2019020720.tif 000011
【図１０】
2019020720.tif 000012
【図１１】
2019020720.tif 000013
【図１２】
2019020720.tif 000014
【図１３】
2019020720.tif 000015
【図１４】
2019020720.tif 000016