(57)【要約】【課題】印刷データの転送と、制御用パラメータの転送とを、共通のインタフェースで実行しつつ、制御用パラメータの転送による印刷データの遅延を抑制することで、ローカルメモリが搭載不要な安価な印刷装置を構成する。【解決手段】画像形成装置は、制御モジュール及び画像処理モジュールを有し、前記制御モジュールと前記画像処理モジュールとの間で、制御パラメータ及び印刷データの転送を行う通信部を有し、前記通信部は、前記制御モジュールから前記画像処理モジュールに所定の量の前記制御パラメータをライトするたびに、前記制御モジュールから前記画像処理モジュールにダミーリードを実行することで前記制御パラメータの転送を抑制して、前記印刷データの転送を実行する。【選択図】図１
2019014176.tif 000002
【特許請求の範囲】
【請求項１】
制御モジュール及び画像処理モジュールを有する画像形成装置であって、
前記制御モジュールと前記画像処理モジュールとの間で、制御パラメータ及び印刷データの転送を行う通信部を有し、
前記通信部は、前記制御モジュールから前記画像処理モジュールに第１の量の前記制御パラメータをライトするたびに、前記制御モジュールから前記画像処理モジュールにダミーリードを実行することで前記制御パラメータの転送を抑制して、前記印刷データの転送を実行する画像形成装置。
【請求項２】
前記画像形成装置は、さらに印刷エンジンモジュールを有し、
前記画像処理モジュールは、前記印刷データの複数ライン分を記憶するラインバッファを有し、
前記通信部は、前記ラインバッファが前記制御モジュールから送信された前記印刷データでフルになった後に、前記制御モジュールから前記画像処理モジュールに第２の量の制御パラメータを連続送信すると共に、前記ラインバッファに蓄積された前記印刷データを前記印刷エンジンモジュールに出力する請求項１記載の画像形成装置。
【請求項３】
前記第２の量は、
前記ラインバッファの容量と、
前記制御パラメータの書き込み速度の最悪値とに基づいて算出される請求項２記載の画像形成装置。
【請求項４】
前記ダミーリードは、取得したデータを使用するリードも含む請求項１乃至３いずれか一項記載の画像形成装置。
【請求項５】
前記第１の量の前記制御パラメータは、連続してライトされる請求項１乃至４いずれか一項記載の画像形成装置。
【請求項６】
前記第１の量は、
前記制御パラメータの転送１回あたりの所要時間と、
前記ダミーリードの実行１回あたりの所要時間と、
前記印刷データの転送１ラインあたりの所要時間と、
記録媒体の搬送速度に追従するために要求される印刷データ１ラインあたりの許容される転送時間とに基づいて算出される請求項１乃至５いずれか一項記載の画像形成装置。
【請求項７】
前記画像処理モジュール内部の任意のレジスタに対する前記ダミーリードが完了するまで、前記ライトが前記画像処理モジュール内部の任意のレジスタに対して実行されない場合、
前記ダミーリードを実行する対象は、前記画像処理モジュール内部の任意のレジスタである請求項１乃至６いずれか一項記載の画像形成装置。
【請求項８】
前記画像処理モジュール内部の特定のアドレスに対する前記ダミーリードが完了するまで、前記ライトが前記特定のアドレスに対して実行されない場合、
前記ダミーリードを実行する対象は、次の制御パラメータがライトされる予定のアドレスである請求項１乃至７いずれか一項記載の画像形成装置。
【請求項９】
制御モジュール及び画像処理モジュールを有する画像形成装置が実行する画像形成方法であって、
前記制御モジュールと前記画像処理モジュールとの間で、制御パラメータ及び印刷データの転送を行う通信手順を実行し、
前記通信手順は、前記制御モジュールから前記画像処理モジュールに所定の量の前記制御パラメータをライトするたびに、前記制御モジュールから前記画像処理モジュールにダミーリードを実行することで前記制御パラメータの転送を抑制して、前記印刷データの転送を実行する手順を含む画像形成方法。
【請求項１０】
前記画像形成方法は、
前記画像処理モジュールが有するラインバッファに、前記印刷データの複数ライン分を記憶させる制御手順をさらに含み、
前記通信手順は、前記ラインバッファが前記制御モジュールから送信された前記印刷データでフルになった後に、前記制御モジュールから前記画像処理モジュールに所定の量の制御パラメータを連続送信すると共に、前記ラインバッファに蓄積された前記印刷データを前記画像形成装置が有する印刷エンジンモジュールに出力する手順を含む請求項９記載の画像形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置及び画像形成方法に関する。
【背景技術】
【０００２】
プリンタ又はＭＦＰ（Multi-Functional Peripheral）等の印刷装置においては、用紙搬送速度に合わせて、印刷データを出力する必要がある。そのため、印刷データを処理するコントローラは、ある一定以上の速度で、エンジン側へ印刷データを送信する必要がある。コントローラは、汎用ＳｏＣ（System On Chip）、画像処理用ＡＳＩＣ（Application Specific Integrated Circuit）、メモリ等の部品で構成される。印刷装置用に専用に設計されたＡＳＩＣの場合は、ＡＳＩＣ内部のバスアービタが、エンジンへ送信する印刷データの優先順位を高く設定し、エンジンへの送信用の転送帯域を保障できる設計となっている。
【０００３】
しかし、汎用ＳｏＣでは、印刷データの送信に使用するインタフェースモジュールの設計が最適化されていない場合があり、印刷データの送信と、制御用パラメータの送信が競合した場合に、制御用パラメータの送信が完了するまで、印刷データの送信ができなくなり、用紙搬送速度に合わせたデータ転送ができずに、異常画像が発生する場合がある。
【０００４】
印刷データと、制御用パラメータの転送の競合を回避する方法として、印刷データ転送用とは別の低速インタフェースモジュールで、制御用パラメータを転送する方法が知られている。また、印刷データ転送用のローカルメモリを介して、ＳｏＣとエンジン間のデータ転送を実行する方法が知られている。ローカルメモリの容量が大きい程、印刷データ転送用モジュールに要求される保障帯域は小さくなる、すなわち、一時的に速度が低下したとしても、ローカルメモリにデータが存在する間に、速度低下分を挽回することができればよいため、ある程度の速度変動を許容することができるようになる（例えば特許文献１）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の汎用のＣＰＵとチップセットとエンジン間のデータ転送を最適化するローカルメモリを搭載する方法では、エンジンへの印刷データ転送の遅延を小さくすることは可能であるが、ローカルメモリ搭載分のコストが上昇するという問題は解消できない。
【０００６】
本発明は、上記の点に鑑みてなされたものであって、印刷データの転送と、制御用パラメータの転送とを、共通のインタフェースで実行しつつ、制御用パラメータの転送による印刷データの遅延を抑制することで、ローカルメモリが搭載不要な安価な印刷装置を構成する。
【課題を解決するための手段】
【０００７】
そこで上記課題を解決するため、画像形成装置は、制御モジュール及び画像処理モジュールを有し、前記制御モジュールと前記画像処理モジュールとの間で、制御パラメータ及び印刷データの転送を行う通信部を有し、前記通信部は、前記制御モジュールから前記画像処理モジュールに所定の量の前記制御パラメータをライトするたびに、前記制御モジュールから前記画像処理モジュールにダミーリードを実行することで前記制御パラメータの転送を抑制して、前記印刷データの転送を実行する。
【発明の効果】
【０００８】
印刷データの転送と、制御用パラメータの転送とを、共通のインタフェースで実行しつつ、制御用パラメータの転送による印刷データの遅延を抑制することで、ローカルメモリが搭載不要な安価な印刷装置を構成することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態における画像形成装置１０００のシステム構成例を示す図である。
【図２】本発明の実施の形態における印刷データ転送ＩＦモジュールの送信ＦＩＦＯ＿Ｓ２１１に蓄積されるデータについて説明するための図である。
【図３】本発明の実施の形態における制御パラメータをライトする場合のダミーリード処理について説明するための図である。
【図４】本発明の実施の形態における制御パラメータをライトする場合のウェイト処理について説明するための図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて本発明の実施の形態を説明する。
【００１１】
図１は、本発明の実施の形態における画像形成装置１０００のシステム構成例を示す図である。図１に示されるメモリ４は、印刷元データが既に記憶されているものとして、外部からのデータ入力は省略して説明する。
【００１２】
コントローラ制御部１は、画像形成装置の全体の制御と、描画、外部との通信及び操作部の制御等を実施する。メイン制御ＳｏＣ２は、ＣＰＵ２２を含み、画像形成装置の全体の制御、描画制御、外部との通信及び操作部の制御等を実施する。ＩＦモジュール＿Ｓ２１は、画像処理ＡＳＩＣ３と通信するためのモジュールであり、本実施例では、ＰＣＩｅｘｐｒｅｓｓ−ＲＯＯＴモジュールであることを想定している。ＰＣＩｅｘｐｒｅｓｓ（Peripheral Component Interconnect express）とは、高速シリアル通信インタフェースである。送信ＦＩＦＯ＿Ｓ２１１は、ＳｏＣ内部バス２３経由で、ＣＰＵ２２からのライトデータ、または、メモリ４のリードデータ等、画像処理ＡＳＩＣ３に送信するデータを蓄積し、蓄積された順番に、データ送信を実施する。受信ＦＩＦＯ＿Ｓ２１２は、画像処理ＡＳＩＣから送信されるデータを受信し、ＳｏＣ内部バス２３経由で、ＣＰＵ２２又はメモリ４へデータを送信する。ＳｏＣ内部バス２３は、ＣＰＵ２２、メモリ４、ＩＦモジュール＿Ｓ２１、他、図示していないＳｏＣモジュール間でデータ転送を仲介し、また、各モジュールごとに優先順位を付ける等の調停機能を有する。
【００１３】
メモリ４は、ＣＰＵのワーク領域、画像データ処理に使用され、画像処理ＡＳＩＣ３からのアクセスすることも可能である。
【００１４】
画像処理ＡＳＩＣ３は、抽象度の高い言語で記述された画像データから、印刷用の画像データを生成し、エンジン制御部５とのＩＦ（インタフェース）を備える。ＩＦモジュール＿ＡＳ３１は、メイン制御ＳｏＣ２と通信するためのモジュールであり、本実施例ではＰＣＩｅｘｐｒｅｓｓ−ＥＮＤＰＯＩＮＴモジュールを想定している。受信ＦＩＦＯ＿ＡＳ３１１は、ＩＦモジュール＿Ｓ２１から送信されたデータを受信、蓄積し、画像処理ＡＳＩＣ内部バス３５を経由して、対象モジュールに向けてデータを送信する。送信ＦＩＦＯ＿ＡＳ３１２は、画像処理ＡＳＩＣ内部バス３５を経由して送信されたデータを蓄積し、ＩＦモジュール＿Ｓ２１へ送信する。画像処理部３４は、抽象度の高い言語で記述された画像データから、印刷用の画像データを生成する。当該生成処理前後のデータは、メモリ４に記憶され、ＩＦモジュール＿ＡＳ３１及びＩＦモジュール＿Ｓ２１を経由して、アクセスすることが可能となっている。制御パラメータ記憶部＿Ａ３３は、画像処理等に使用するパラメータを記憶し、ＣＰＵ２２から、ＩＦモジュール＿Ｓ２１、ＩＦモジュール＿ＡＳ３１及び画像処理ＡＳＩＣ内部バス３５を経由してアクセスされる。本実施例では、制御パラメータの記憶領域を、制御パラメータ記憶部＿Ａ３３としたが、制御パラメータとしては、各種ＩＦモジュールの制御レジスタ及び図示されていないモジュールの制御レジスタも、制御パラメータに該当し、記憶部に記憶されてよい。画像処理ＡＳＩＣ内部バス３５は、画像処理ＡＳＩＣ３内部の各種モジュール間のデータ転送を仲介し、また、印刷データを優先して転送する調停機能を有している。印刷データ制御部３６は、画像処理部３４が生成したエンジン転送用の印刷データを、ＩＦモジュール＿ＡＳ３１及びＩＦモジュール＿Ｓ２１を経由して、メモリ４からリードする。リードした印刷データは、ラインバッファ３６１に記憶されていき、１ライン分のデータが溜まった後に、セレクタ３７及びＩＦモジュール＿ＡＥ３２を経由して、エンジン制御部５へ送信される。１ライン分のデータを溜めてから送信することで、少なくとも１ライン分のデータは、一定時間内にエンジンへ送信することができる。本実施例ではラインバッファ３６１は、４ライン分の記憶容量を有しているものとする。セレクタ３７は、印刷データ制御部３６から送信される印刷データと、ＩＦモジュール＿ＡＳ３１及びＩＦモジュール＿Ｓ２１を経由してＣＰＵ２２から送信される制御パラメータとのいずれを、ＩＦモジュール＿ＡＥ３２に送信するかを選択し、制御パラメータと印刷データとが競合した場合には、印刷データを優先して送信する。エンジン制御部５用の制御パラメータは、印刷データ制御部３６を経由せずに、画像処理ＡＳＩＣ内部バス３５と、セレクタ３７を経由して、制御パラメータ記憶部＿Ｅ５２と、ＣＰＵ２２の間でやりとりされる。ＩＦモジュール＿ＡＥ３２は、セレクタ３７とエンジン制御部５との間でデータを送受信し、エンジン制御部５との通信を実施する。本実施例では、ＩＦモジュール＿ＡＥ３２は、ＰＣＩｅｘｐｒｅｓｓ−ＲＯＯＴモジュールを想定している。送信ＦＩＦＯ＿ＡＥ３２１は、セレクタ３７から送信されたデータを蓄積し、蓄積された順に、エンジン制御部５へ送信する。受信ＦＩＦＯ＿ＡＥ３２２は、エンジン制御部５から送信されたデータを蓄積し、蓄積された順に、セレクタ３７経由で、対象モジュールへ向けてデータを送信する。
【００１５】
エンジン制御部５は、印刷データを紙等の記録媒体に形成するために、作像、用紙搬送及び定着等の各種制御を実施し、また、濃度補正及び画素位置補正等の処理を実施する。ＩＦモジュール＿Ｅ５１は、画像処理ＡＳＩＣ３との通信を実施し、本実施例ではＰＣＩｅｘｐｒｅｓｓ−ＥＮＤＰＯＩＮＴモジュールを想定している。受信ＦＩＦＯ＿Ｅ５１１は、画像処理ＡＳＩＣ３から送信されたデータを蓄積し、蓄積された順に、エンジン内部バス５３を経由して、対象モジュールへデータを送信する。送信データが制御パラメータの場合は、制御パラメータ記憶部＿Ｅ５２へ送信し、送信データが印刷データの場合は後段の処理モジュールへ送信する。送信ＦＩＦＯ＿Ｅ５１２は、制御パラメータ記憶部＿Ｅ５２からのリードデータ、または、その他図示しないエンジンモジュールからの送信データを蓄積し、蓄積された順番に、画像処理ＡＳＩＣ３へ送信する。
【００１６】
なお、本実施例では、登場する送信ＦＩＦＯ、及び、受信ＦＩＦＯには、蓄積されたデータに優先順位を付けて、その送信順序を変更する機能はないものとする。
【００１７】
本実施例では、制御パラメータ記憶部＿Ａ３３にライトする場合を想定し、画像処理ＡＳＩＣ３内部の、制御パラメータのライト帯域の最悪値は２ＭＢｙｔｅ／ｓであるとし、リード帯域の最悪値は１ＭＢｙｔｅ／ｓであるとする。この２ＭＢｙｔｅ／ｓ及び１ＭＢｙｔｅ／ｓの性能が、制御パラメータの転送速度のボトルネックであるものとする。また、ＣＰＵ２２が制御パラメータを転送する際、１回の転送コマンドで、４Ｂｙｔｅの転送を実施するものとする。
【００１８】
また、画像処理ＡＳＩＣ３内部の、印刷データの転送帯域の最悪値が５１２ＭＢｙｔｅ／ｓであるとし、この値が、制御パラメータと競合しない場合の、印刷データ転送のボトルネックであるものとする。
また、１ライン分のデータ量は、４０９６Ｂｙｔｅであるとする。
また、紙搬送速度に追従してデータ転送するために、１ライン分のデータ転送は、１００ｕｓ以内に完了する必要があるものとする。すなわち、記録媒体の搬送速度に追従するために要求される印刷データ１ラインあたりの許容される転送時間は、１００ｕｓである。
【００１９】
したがって、データを書き込む制御パラメータ、データを読み込むダミーリード、１ライン分の転送時間は、下記のようになる。
【００２０】
［制御パラメータの１回あたりの転送時間］＝４Ｂｙｔｅ／回÷２ＭＢｙｔｅ／ｓ＝２ｕｓ／回
［ダミーリード１回あたりの所要時間］＝４Ｂｙｔｅ／回÷１ＭＢｙｔｅ／ｓ＝４ｕｓ／回
［１ライン分の転送時間］＝（４０９６Ｂｙｔｅ／ライン×４色）÷５１２ＭＢｙｔｅ／ｓ＝３２ｕｓ／ライン
ダミーリード中は、制御パラメータの転送が発生しないため、確実に送信ＦＩＦＯ＿Ｓ２１１に、印刷データを蓄積することができる。ダミーリード期間で、１ライン分のデータを転送するためには、１ライン期間内に、下記の式のように８回のダミーリードを実施すればよい。
【００２１】
［１ラインあたりのダミーリード回数］＝［１ライン分の転送時間］÷［ダミーリード１回あたりの所要時間］
＝３２ｕｓ／ライン÷４ｕｓ／回
＝８回
前記１ラインあたりのダミーリードの必要回数は、メイン制御ＳｏＣ２の内部で、印刷データと制御パラメータの転送が競合した場合に、必ず、制御パラメータが優先されるものと仮定して算出しているが、実際のメイン制御ＳｏＣ２の内部動作としては、制御パラメータ（ＣＰＵ２２のライト）を毎回優先する設計となっていることはない。よって、前記１ラインあたりのダミーリード回数にはマージンが含まれている。
【００２２】
ここで、制御パラメータの連続ライト回数をＮ回とすると、紙搬送速度に追従してデータ転送を実行するためには、下記の不等式を満足する必要がある。
【００２３】
［紙速度に追従するための１ライン転送時間：１００ｕｓ］＞［ダミーリード込みの制御パラメータの転送時間］
１００ｕｓ＞｛Ｎ回×［制御パラメータの１回あたりの転送時間］＋［ダミーリード１回あたりの所要時間］｝×［１ラインあたりのダミーリード回数］
１００ｕｓ＞（Ｎ回×２ｕｓ／回＋４ｕｓ／回）×８回＋３２ｕｓ  ＝  １６×Ｎ＋３２ｕｓ＋３２ｕｓ
Ｎ  ＜  （１００−３２）÷１６  ＝  ４．２５
よって、本実施例では、制御パラメータの転送は、４回連続転送するごとに１回のダミーリードを実施することとする。
【００２４】
また、ラインバッファ３６１の容量を考慮すると、条件次第では、ダミーリードの実施が不要となる。紙搬送は、ラインバッファ３６１が満杯（４ライン分のデータを蓄積）になった後に、開始するものとすると、３ライン分の遅延は許容できるため、１００ｕｓ／ライン×３ライン＝３００ｕｓの間は、制御パラメータの転送を実行することができる。この時間内に転送できる制御パラメータのデータ量は、３００ｕｓ×２ＭＢｙｔｅ／ｓ＝６００Ｂｙｔｅであるため、制御パラメータの転送量が６００Ｂｙｔｅ以下の場合にはダミーリードは不要となる。ただし、一度、６００Ｂｙｔｅの制御パラメータ転送を実行した後には、ラインバッファ３６１が再び満杯になるまで待つ必要がある。満杯になるまでに必要な時間は、［１ライン分の転送時間］×４ライン＝３２ｕｓ×４＝１２８ｕｓとなる。１ページに一度だけ更新するような制御パラメータの場合には、待ち時間を気にする必要はない。
【００２５】
また、制御パラメータの転送を、電源ＯＮ直後等、印刷データの転送と競合しないタイミングで実行する場合には、制御パラメータによる印刷データの遅延は発生しないため、前記ダミーリード又は６００Ｂｙｔｅ転送ごとの待ち時間は、不要である。
【００２６】
本実施例では、制御パラメータ記憶部＿Ａ３３にライトする場合について記載したが、制御パラメータ記憶部＿Ｅ５２にライトする場合にも、エンジン制御部５内部の転送帯域及び画像処理ＡＳＩＣ３等の中継モジュールの遅延を考慮することで、制御パラメータ記憶部＿Ａ３３にライトする場合と同様に、ダミーリードの実行間隔を算出することができる。
【００２７】
図２は、本発明の実施の形態における印刷データ転送ＩＦモジュールの送信ＦＩＦＯ＿Ｓ２１１に蓄積されるデータについて説明するための図である。本実施例では、制御パラメータのライトが４回連続するごとに、１回のダミーリードを実施する場合について説明する。
【００２８】
ＣＰＵ２２のライト速度は、画像処理ＡＳＩＣ３が、制御パラメータを引き取る速度の最悪値（２ＭＢｙｔｅ／ｓ）よりも十分早いため、１６Ｂｙｔｅ以上の制御パラメータを転送する場合には、送信ＦＩＦＯ＿Ｓ２１１に、１６Ｂｙｔｅ分、すなわち、図２に示されるように、４回分の制御パラメータライトコマンド（１〜４）及び制御パラメータライトデータ（１〜４）が蓄積されることになる。しかしながら、４回制御パラメータをライトした後には、ダミーリードが発生するため、送信ＦＩＦＯ＿Ｓ２１１にはダミーリードコマンドが蓄積され、ダミーリード結果が回収できるまでは、次の制御パラメータのライトコマンド及びライトデータが蓄積されることはない。ダミーリードの結果回収を待っている間に、印刷データ用のライトコマンドとライトデータが、送信ＦＩＦＯ＿Ｓ２１１に蓄積される。よって、印刷データの遅延は、最大でも、制御パラメータ４回分のライト時間と、ダミーリード１回分の時間の合計になる。
【００２９】
図３は、本発明の実施の形態における制御パラメータをライトする場合のダミーリード処理について説明するための図である。図３に示されるように、メイン制御ＳｏＣ２は、最初にダミーリードを実行後（Ｓ１１）、１６Ｂｙｔｅ以下、すなわち４回以下の制御パラメータのライトを実行する（Ｓ１２）。全てのライトが完了（Ｓ１３のＹＥＳ）するまで、ダミーリード及び４回以下のライトを繰り返し実行する（Ｓ１３のＮＯ）。
【００３０】
ダミーリードするアドレスは、メイン制御ＳｏＣ２の動作に応じて、画像処理ＡＳＩＣ３内部の任意レジスタのアドレス、あるいは、次の制御パラメータのライト予定アドレスとする。メイン制御ＳｏＣ２が、ＩＦモジュール＿Ｓ２１等のモジュールごとのアドレスを監視してライトコマンドの先投げ可否を判定している場合、ダミーリード対象アドレスを画像処理ＡＳＩＣ３内部の任意のレジスタのアドレスにすることで、画像処理ＡＳＩＣ３内部の任意のレジスタすべてに対してライトコマンドが先投げされなくなるため、ダミーリードの効果は確保される。一方、メイン制御ＳｏＣ２が、一つ一つのアクセスアドレスを監視してライトコマンドの先投げ可否を判定している場合、一つ前に発行したリードコマンドをライトコマンドが追い越した場合に、リード結果がライトコマンドにより書き込まれたデータとなるアドレス、すなわち、次にライトされる予定のアドレスを、ダミーリード対象アドレスとして、ダミーリード発行後にライトコマンドが先投げされないようにする必要がある。なお、ダミーリードは、取得したデータを使用する通常のリードであってもよい。
【００３１】
本フローは、制御パラメータの量が、１６Ｂｙｔｅ以下（ライト回数が４回以下）の場合に実行する。ライト回数が３回以下の場合は、本フローを実行する必要はない。
【００３２】
図４は、本発明の実施の形態における制御パラメータをライトする場合のウェイト処理について説明するための図である。ラインバッファ３６１に４ライン分のデータを蓄積するため、最初に１２８ｕｓ以上のＷＡＩＴを実行する（Ｓ２１）。続いて、６００Ｂｙｔｅ以下、すなわち１５０回以下の制御パラメータのライトを実行する（Ｓ２２）。全てのライトが完了（Ｓ２３のＹＥＳ）するまで、１２８ｕｓ以上のウェイトと１５０回以下のライトとを、繰り返し実行する（Ｓ２３のＮＯ）。
【００３３】
上述のように、本発明の実施の形態によれば、制御パラメータのライトが連続する場合に、ダミーリードを実行することで、印刷データの転送を遅延させないようにすることができる。また、制御パラメータをライト実行する前に、ウェイトを挿入し、ラインバッファに印刷データを蓄積することで、印刷データの転送を遅延させないようにすることができる。すなわち、印刷データの転送と、制御用パラメータの転送とを、共通のインタフェースで実行しつつ、制御用パラメータの転送による印刷データの遅延を抑制することで、ローカルメモリが搭載不要な安価な印刷装置を構成することができる。
【００３４】
なお、本発明の実施の形態において、メイン制御ＳｏＣ２は、制御モジュールの一例である。画像処理ＡＳＩＣ３は、画像処理モジュールの一例である。ＩＦモジュール＿Ｓ２１又はＩＦモジュール＿ＡＥ３２は、通信部の一例である。エンジン制御部５は、印刷エンジンモジュールの一例である。
【００３５】
以上、本発明の実施例について詳述したが、本発明は斯かる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３６】
１０００    画像形成装置
１          コントローラ制御部
２          メイン制御ＳｏＣ
３          画像処理ＡＳＩＣ
４          メモリ
５          エンジン制御部
２１        ＩＦモジュール＿Ｓ
２１１      送信ＦＩＦＯ＿Ｓ
２１２      受信ＦＩＦＯ＿Ｓ
２２        ＣＰＵ
２３        ＳｏＣ内部バス
３１        ＩＦモジュール＿ＡＳ
３１１      受信ＦＩＦＯ＿ＡＳ
３１２      送信ＦＩＦＯ＿ＡＳ
３２        ＩＦモジュール＿ＡＥ
３２１      送信ＦＩＦＯ＿ＡＥ
３２２      受信ＦＩＦＯ＿ＡＥ
３３        制御パラメータ記憶部＿Ａ
３４        画像処理部
３５        画像処理ＡＳＩＣ内部バス
３６        印刷データ制御部
３６１      ラインバッファ
３７        セレクタ
５１        ＩＦモジュール＿Ｅ
５１１      受信ＦＩＦＯ＿Ｅ
５１２      送信ＦＩＦＯ＿Ｅ
５２        制御パラメータ記憶部＿Ｅ
５３        エンジン内部バス
【先行技術文献】
【特許文献】
【００３７】
【特許文献１】特許第３６８２４４３号公報
【図１】
2019014176.tif 000003
【図２】
2019014176.tif 000004
【図３】
2019014176.tif 000005
【図４】
2019014176.tif 000006