(57)【要約】      （修正有）【課題】セラミック部品本体の高さ（厚さ）を小さくした場合でもリフロー半田付け時に位置ずれを生じることを極力防止できるセラミック電子部品を提供する。【解決手段】積層セラミックコンデンサ１０-1は、略直方体状のセラミック部品本体１１と、セラミック部品本体１１の第３方向ｄ３の一面に設けられた主体部１２ａと第１方向ｄ１の一面に設けられた副体部１２ｂとが連続した第１外部電極１２と、セラミック部品本体１１の第３方向ｄ３の一面に設けられた主体部１３ａと第１方向ｄ１の他面に設けられた副体部１３ｂとが連続した第２外部電極１３とを有しており、当該積層セラミックコンデンサ１０-1は、各外部電極１２および１３の各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間に第１および第２の最大隙間ＭＧが生じる反りを備えている。【選択図】図１
2019165083.tif 000002
【特許請求の範囲】
【請求項１】
機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有するセラミック電子部品であって、
前記セラミック部品本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、
前記第１外部電極は、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の一面に設けられた副体部とを連続して有し、前記第２外部電極は、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の他面に設けられた副体部とを連続して有しており、
前記セラミック電子部品は、当該セラミック電子部品を前記第１外部電極の前記主体部と前記第２外部電極の前記主体部が仮想平面と向き合うように当該仮想平面に置いたときに、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間に最大隙間が生じ、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間に最大隙間が生じる反りを備えている、
セラミック電子部品。
【請求項２】
前記第１外部電極の前記主体部と前記第２外部電極の前記主体部は、前記反りを前記セラミック電子部品に発生させるための応力を、前記セラミック部品本体に付加した状態にある、
請求項１に記載のセラミック電子部品。
【請求項３】
前記第１外部電極の前記副体部と前記第２外部電極の前記副体部は、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間の最大隙間の大小、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間の最大隙間の大小を調節するための応力を、前記セラミック部品本体に付加した状態にある、
請求項１または２に記載のセラミック電子部品。
【請求項４】
前記第１外部電極の前記主体部の体積は、当該第１外部電極の前記副体部の体積よりも大きく、前記第２外部電極の前記主体部の体積は、当該第２外部電極の前記副体部の体積よりも大きい、
請求項１〜３のいずれか１項に記載のセラミック電子部品。
【請求項５】
前記第１外部電極の前記主体部を第３方向の一面側から見たときの面積は、当該第１外部電極の前記副体部を第１方向の一面側から見たときの面積よりも大きく、前記第２外部電極の前記主体部を第３方向の一面側から見たときの面積は、当該第２外部電極の前記副体部を第１方向の他面側から見たときの面積よりも大きい、
請求項４に記載のセラミック電子部品。
【請求項６】
前記第１外部電極の前記主体部の第３方向に沿う厚さは、当該第１外部電極の前記副体部の第１方向に沿う厚さよりも大きく、前記第２外部電極の前記主体部の第３方向に沿う厚さは、当該第２外部電極の前記副体部の第１方向に沿う厚さよりも大きい、
請求項４または５に記載のセラミック電子部品。
【請求項７】
前記第１外部電極と前記第２外部電極は、１層、２層または３層の金属層から構成されている、
請求項１〜６のいずれか１項に記載のセラミック電子部品。
【請求項８】
前記１層、２層または３層の場合、前記金属層は全てスパッタ金属層である、
請求項７に記載のセラミック電子部品。
【請求項９】
前記２層の場合、内側の前記金属層はスパッタ金属層であり、外側の金属層はスパッタ金属層または電解メッキ金属層である、
請求項７に記載のセラミック電子部品。
【請求項１０】
前記３層の場合、最も内側の金属層はスパッタ金属層であり、中間の金属層はスパッタ金属層または電解メッキ金属層であり、最も外側の金属層は電解メッキ金属層である、
請求項７に記載のセラミック電子部品。
【請求項１１】
第１方向に沿う寸法を第１方向寸法、第２方向に沿う寸法を第２方向寸法、第３方向に沿う寸法を第３方向寸法としたとき、
前記セラミック部品本体の第１方向寸法と第２方向寸法と第３方向寸法は第２方向寸法＞第１方向寸法＞第３方向寸法の条件を満足している、
請求項１〜１０のいずれか１項に記載のセラミック電子部品。
【請求項１２】
前記セラミック部品本体の第３方向寸法は１００μｍ以下である、
請求項１１に記載のセラミック電子部品。
【請求項１３】
前記セラミック部品本体の第３方向寸法は５０μｍ以下である、
請求項１１に記載のセラミック電子部品。
【請求項１４】
前記セラミック電子部品は積層セラミックコンデンサである、
請求項１〜１３のいずれか１項に記載のセラミック電子部品。
【請求項１５】
機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有するセラミック電子部品の製造方法であって、
前記セラミック部品本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、
前記セラミック部品本体を用意するステップと、
前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の一面に設けられた副体部とを連続して有する前記第１外部電極をセラミック部品本体に形成するステップと、
前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の他面に設けられた副体部とを連続して有する前記第２外部電極をセラミック部品本体に形成するステップとを備えており、
前記各外部電極を形成するステップは、前記セラミック電子部品を前記第１外部電極の前記主体部と前記第２外部電極の前記主体部が仮想平面と向き合うように当該仮想平面に置いたときに、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間に最大隙間が生じ、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間に最大隙間が生じる反りを、前記セラミック電子部品に備えさせるステップである、
セラミック電子部品の製造方法。
【請求項１６】
前記第１外部電極の前記主体部と前記第２外部電極の前記主体部は、前記反りを前記セラミック電子部品に発生させるための応力を、前記セラミック部品本体に付加した状態にある、
請求項１５に記載のセラミック電子部品の製造方法。
【請求項１７】
前記第１外部電極の前記副体部と前記第２外部電極の前記副体部は、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間の最大隙間の大小、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間の最大隙間の大小を調節するための応力を、前記セラミック部品本体に付加した状態にある、
請求項１５または１６に記載のセラミック電子部品の製造方法。
【請求項１８】
前記第１外部電極の前記主体部の体積は、当該第１外部電極の前記副体部の体積よりも大きく、前記第２外部電極の前記主体部の体積は、当該第２外部電極の前記副体部の体積よりも大きい、
請求項１５〜１７のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項１９】
前記第１外部電極の前記主体部を第３方向の一面側から見たときの面積は、当該第１外部電極の前記副体部を第１方向の一面側から見たときの面積よりも大きく、前記第２外部電極の前記主体部を第３方向の一面側から見たときの面積は、当該第２外部電極の前記副体部を第１方向の他面側から見たときの面積よりも大きい、
請求項１８に記載のセラミック電子部品の製造方法。
【請求項２０】
前記第１外部電極の前記主体部の第３方向に沿う厚さは、当該第１外部電極の前記副体部の第１方向に沿う厚さよりも大きく、前記第２外部電極の前記主体部の第３方向に沿う厚さは、当該第２外部電極の前記副体部の第１方向に沿う厚さよりも大きい、
請求項１８または１９に記載のセラミック電子部品の製造方法。
【請求項２１】
前記第１外部電極と前記第２外部電極は、１層、２層または３層の金属層から構成されている、
請求項１５〜２０のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項２２】
前記１層、２層または３層の場合、前記金属層は全てスパッタ金属層である、
請求項２１に記載のセラミック電子部品の製造方法。
【請求項２３】
前記２層の場合、内側の前記金属層はスパッタ金属層であり、外側の金属層はスパッタ金属層または電解メッキ金属層である、
請求項２１に記載のセラミック電子部品の製造方法。
【請求項２４】
前記３層の場合、最も内側の金属層はスパッタ金属層であり、中間の金属層はスパッタ金属層または電解メッキ金属層であり、最も外側の金属層は電解メッキ金属層である、
請求項２１に記載のセラミック電子部品の製造方法。
【請求項２５】
第１方向に沿う寸法を第１方向寸法、第２方向に沿う寸法を第２方向寸法、第３方向に沿う寸法を第３方向寸法としたとき、
前記セラミック部品本体の第１方向寸法と第２方向寸法と第３方向寸法は第２方向寸法＞第１方向寸法＞第３方向寸法の条件を満足している、
請求項１５〜２４のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項２６】
前記セラミック部品本体の第３方向寸法は１００μｍ以下である、
請求項２５に記載のセラミック電子部品の製造方法。
【請求項２７】
前記セラミック部品本体の第３方向寸法は５０μｍ以下である、
請求項２５に記載のセラミック電子部品の製造方法。
【請求項２８】
前記セラミック電子部品は積層セラミックコンデンサである、
請求項１５〜２７のいずれか１項に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ等のセラミック電子部品と、当該セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサ等のセラミック電子部品は、一般に、容量部等の機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有している。ちなみに、セラミック部品本体の主成分（機能部を形成する導体層を除く）はセラミックスであり、各外部電極の主成分は金属である。
【０００３】
ところで、スマートフォンやノートブック型パソコン等の電子機器の薄型化に伴い、前掲のセラミック電子部品には低背実装（低実装高さ）が要求されており、当該要求を満足するにはセラミック電子部品の薄型化は避けることができない。
【０００４】
セラミック電子部品を薄型化するには、セラミック部品本体の高さ（厚さ）を小さくすることと、各外部電極の断面形を略Ｌ字状とすること（後記特許文献１の図５を参照）が望ましいが、セラミック部品本体の高さ（厚さ）を小さくするとセラミック電子部品を回路基板に実装するときに以下のような懸念を生じる。
【０００５】
回路基板へのセラミック電子部品の実装には、一般に、リフロー半田付けが採用されている。ちなみに、このリフロー半田付けは、回路基板に設けられた各外部電極対応の導体パッドそれぞれに半田ペーストを塗布し、当該半田ペーストに各外部電極が接触するようにセラミック電子部品を搭載した後、セラミック電子部品が搭載された回路基板をリフロー炉に投入し、予熱ステップ、本加熱ステップ、冷却ステップを経て各外部電極を各導体パッドに半田付けする方法であり、本加熱ステップの温度は半田ペーストの溶融温度に対応し、予熱ステップの温度は本加熱ステップの温度よりも低い。
【０００６】
各外部電極の主成分は金属であるため、当該各外部電極の熱膨張係数は、主成分がセラミックスであるセラミック部品本体の熱膨張係数よりも大きい。よって、セラミック電子部品を薄型化するためにセラミック部品本体の高さ（厚さ）を小さくすると、とりわけ１００μｍ以下にすると、リフローハンダ付けの予熱ステップで、各外部電極の熱膨張がセラミック部品本体の熱膨張よりも大きくなってセラミック電子部品に反り、具体的にはセラミック電子部品の回路基板対向側が各外部電極の幅方向において凸となり反対側が凹となる反りが発生する。
【０００７】
すなわち、リフローハンダ付けの予熱ステップでセラミック電子部品に前記のような反りが発生してしまうために、各外部電極と半田ペーストとの接触形態が搭載時の接触形態から変化し、この接触形態の変化によってセラミック電子部品の姿勢や向きが不安定になって位置ずれを生じ易くなる。また、この不安定な状態で本加熱ステップが実施されるために、溶融した半田の流動に偏りが生じて前記位置ずれが増長されるとともに、接続不良に至る懸念もある。
【０００８】
つまり、セラミック電子部品の薄型化に関しては、セラミック部品本体の高さ（厚さ）を小さくした場合、とりわけ１００μｍ以下にした場合でもリフロー半田付け時に位置ずれを生じないような工夫をセラミック電子部品に施しておくことが、実用上で極めて肝要となる。
【０００９】
なお、後記特許文献２の図２および図３には、セラミック部品本体にダミー導体またはダミーパターンを設けることによって、セラミック電子部品に、回路基板対向側が凸となり反対側が凹となるような反りを予め形成したものが開示されているが、当該セラミック電子部品では、リフロー半田付けの予熱ステップで当該反りが増してしまうために、前記位置ずれが増長されてしまう。
【００１０】
また、後記特許文献３の図３には、セラミック部品本体それ自体に回路基板対向側が凹となり反対側が凸となるような反りを予め形成し、これに１対の外部電極を設けたものが開示されているが、前記位置ずれを解消するための手段を有するものではない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１５−２２８４８１号公報
【特許文献２】特開２００２−１５１３４６号公報
【特許文献３】特開平０８−１３０１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明が解決しようとする課題は、セラミック部品本体の高さ（厚さ）を小さくした場合でもリフロー半田付け時に位置ずれを生じることを極力防止できるセラミック電子部品と、当該セラミック電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
前記課題を解決するため、本発明に係るセラミック電子部品は、機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有するセラミック電子部品であって、前記セラミック部品本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、前記第１外部電極は、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の一面に設けられた副体部とを連続して有し、前記第２外部電極は、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の他面に設けられた副体部とを連続して有しており、前記セラミック電子部品は、当該セラミック電子部品を前記第１外部電極の前記主体部と前記第２外部電極の前記主体部が仮想平面と向き合うように当該仮想平面に置いたときに、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間に最大隙間が生じ、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間に最大隙間が生じる反りを備えている。
【００１４】
また、本発明に係るセラミック電子部品の製造方法は、機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有するセラミック電子部品の製造方法であって、前記セラミック部品本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、前記セラミック部品本体を用意するステップと、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の一面に設けられた副体部とを連続して有する前記第１外部電極をセラミック部品本体に形成するステップと、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の他面に設けられた副体部とを連続して有する前記第２外部電極をセラミック部品本体に形成するステップとを備えており、前記各外部電極を形成するステップは、前記セラミック電子部品を前記第１外部電極の前記主体部と前記第２外部電極の前記主体部が仮想平面と向き合うように当該仮想平面に置いたときに、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間に最大隙間が生じ、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間に最大隙間が生じる反りを、前記セラミック電子部品に備えさせるステップである。
【発明の効果】
【００１５】
本発明に係るセラミック電子部品によれば、セラミック部品本体の高さ（厚さ）を小さくした場合でもリフロー半田付け時に位置ずれを生じることを極力防止できる。また、本発明に係るセラミック電子部品の製造方法によれば、前記のセラミック電子部品を的確に製造できる。
【図面の簡単な説明】
【００１６】
【図１】図１（Ａ）は本発明の第１実施形態に係る積層セラミックコンデンサの平面図、図１（Ｂ）は同積層セラミックコンデンサの底面図、図１（Ｃ）は同積層セラミックコンデンサの第２方向の側面図、図１（Ｄ）および図１（Ｅ）は同積層セラミックコンデンサの第１方向の側面図である。
【図２】図２は図１（Ａ）のII−II線拡大断面図である。
【図３】図３（Ａ）および図３（Ｂ）は図２の部分拡大図である。
【図４】図４（Ａ）および図４（Ｂ）は図１に示した積層セラミックコンデンサを製造する方法の説明図である。
【図５】図５（Ａ）および図５（Ｂ）は図１に示した積層セラミックコンデンサで得られる作用効果の説明図である。
【図６】図６（Ａ）〜図６（Ｃ）は図１（Ｂ）に示した各外部電極の主体部の変形例の説明図である。
【図７】図７（Ａ）および図７（Ｂ）は図３（Ａ）および図３（Ｂ）に示した各外部電極の副体部の変形例の説明図である。
【図８】図８（Ａ）および図８（Ｂ）は本発明の第２実施形態に係る積層セラミックコンデンサを示す、図３（Ａ）および図３（Ｂ）に対応する図である。
【図９】図９（Ａ）および図９（Ｂ）は本発明の第３実施形態に係る積層セラミックコンデンサを示す、図３（Ａ）および図３（Ｂ）に対応する図である。
【発明を実施するための形態】
【００１７】
以下の説明では、便宜上、図１に示したセラミック部品本体１１の相対する２つの面の対向方向（図１（Ａ）および図１（Ｂ）の左右方向に相当）を「第１方向ｄ１」、他の相対する２つの面の対向方向（図１（Ａ）および図１（Ｂ）の上下方向に相当）を「第２方向ｄ２」、残りの相対する２つの面の対向方向（図１（Ｂ）の上下方向に相当）を「第３方向ｄ３」と表記する。
【００１８】
また、各構成要素の第１方向ｄ１に沿う寸法を「第１方向寸法Ｄ１［構成要素の符号］」、第２方向ｄ２に沿う寸法を「第２方向寸法Ｄ２［構成要素の符号］」、第３方向ｄ３に沿う寸法を「第３方向寸法Ｄ３［構成要素の符号］」と表記する。
【００１９】
ただし、第１内部電極層１１ａ、第２内部電極層１１ｂ、誘電体層１１ｃ、第１誘電体マージン部１１ｄ、第２誘電体マージン部１１ｅ、各外部電極１２および１３等の説明にあっては、理解促進を図るために「厚さ」の用語を併用する。また、各寸法として例示した数値は設計上の基準寸法を意味するものであって、製造上の寸法公差を含むものではない。
【００２０】
《第１実施形態》
まず、図１〜図３を用いて、本発明の第１実施形態に係る積層セラミックコンデンサ１０-1の構成について説明する。
【００２１】
積層セラミックコンデンサ１０-1は、機能部としての容量部（符号省略）を内蔵した略直方体状のセラミック部品本体１１と、セラミック部品本体１１の第１方向ｄ１の一端部（図１（Ａ）〜図１（Ｃ）の左端部）に設けられた第１外部電極１２と、セラミック部品本体１１の第１方向ｄ１の他端部（図１（Ａ）〜図１（Ｃ）の右端部）に設けられた第２外部電極１３とを有している。
【００２２】
セラミック部品本体１１は、第１方向寸法Ｄ１［１１］と第２方向寸法Ｄ２［１１］と第３方向寸法Ｄ３［１１］が、第２方向寸法Ｄ２［１１］＞第１方向寸法Ｄ１［１１］＞第３方向寸法Ｄ３［１１］の条件を満足している。
【００２３】
ちなみに、セラミック部品本体１１の主成分（容量部を形成する各内部電極層１１ａおよび１１ｂを除く）は、好ましくはチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等から選択された誘電体セラミックスである。
【００２４】
また、セラミック部品本体１１の第３方向寸法Ｄ３［１１］には、積層セラミックコンデンサ１０-1の薄型化に対応した１００μｍ以下、または、５０μｍ以下を例示することができ、最小値として３０μｍを例示することができる。さらに、セラミック部品本体１１の第１方向寸法Ｄ１［１１］のと第２方向寸法Ｄ２［１１］には特段の制限はないが、積層セラミックコンデンサ１０-1の薄型化を考慮すると、２００〜１６００μｍの範囲を例示することができる。
【００２５】
さらに、図１〜図３には、便宜上、セラミック部品本体１１の各角部および各稜部に丸みを付けていないものを描いているが、各角部および各稜部に微小の丸みが付いていてもよい。
【００２６】
参考までに、図１〜図３の基になっている試作品におけるセラミック部品本体１１の主成分（容量部を形成する各内部電極層１１ａおよび１１ｂを除く）はチタン酸バリウムであり、セラミック部品本体１１の第１方向寸法Ｄ１［１１］は６００μｍ、第２方向寸法Ｄ２［１１］は１０００μｍ、第３方向寸法Ｄ３［１１］は５０μｍである。
【００２７】
機能部としての容量部（符号省略）は、略矩形状を成す第１内部電極層１１ａと、当該第１内部電極層１１ａと略同じ大きさの略矩形状を成す第２内部電極層１１ｂを、誘電体層１１ｃを介して交互に積層して構成されている。この容量部は、第３方向ｄ３の一面（図３（Ａ）および図３（Ｂ）の下面）を第１誘電体マージン部１１ｄによって覆われ、第３方向ｄ３の他面（図３（Ａ）および図３（Ｂ）の上面）を第２誘電体マージン部１１ｅによって覆われている。また、図示を省略したが、容量部は、第２方向ｄ２の両面それぞれを誘電体マージン部で覆われている。
【００２８】
ちなみに、各内部電極層１１ａおよび１１ｂの主成分は、好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等から選択された金属である。
【００２９】
また、各内部電極層１１ａおよび１１ｂの厚さと誘電体層１１ｃの厚さには特段の制限はないが、積層セラミックコンデンサ１０-1の薄型化を考慮すると、０．３〜４μｍの範囲を例示することができる。さらに、各誘電体マージン部１１ｄおよび１１ｅ（第２方向ｄ２の両面それぞれを誘電体マージン部も同様）の厚さには特段の制限はないが、積層セラミックコンデンサ１０-1の薄型化を考慮すると、３〜３０μｍの範囲を例示することができる。
【００３０】
さらに、図２および図３には、便宜上、計６層の内部電極層１１ａおよび１１ｂを描いているが、各内部電極層１１ａおよび１１ｂの総層数、ならびに、各内部電極層１１ａおよび１１ｂの第１方向寸法Ｄ１［１１ａ］および第２方向寸法Ｄ２［１１ａ］は、先に説明した厚さを含め、目標容量値に応じて任意に変更することができる。
【００３１】
参考までに、図１〜図３の基になっている試作品における各内部電極層１１ａおよび１１ｂの主成分はニッケルであり、各内部電極層１１ａおよび１１ｂの厚さと誘電体層１１ｃの厚さは１μｍであり、各内部電極層１１ａおよび１１ｂの第２方向寸法Ｄ２［１１ａ＆１１ｂ］は９５０μｍ、第１方向寸法Ｄ１［１１］は５６０μｍである。
【００３２】
第１外部電極１２は、セラミック部品本体１１の第３方向ｄ３の一面（図２の下面）に設けられた主体部１２ａと、セラミック部品本体１１の第１方向ｄ１の一面（図２の左面）に設けられた副体部１２ｂとを連続して有しており、１層の金属層、具体的にはスパッタ金属層（スパッタリングによって形成された金属層）から構成されている。この第１外部電極１２の副体部１２ｂには各第１内部電極層１１ａの端縁が接続されている。
【００３３】
第２外部電極１３は、セラミック部品本体１１の第３方向ｄ３の一面（図２の下面）に設けられた主体部１３ａと、セラミック部品本体１１の第１方向ｄ１の他面（図２の右面）に設けられた副体部１３ｂとを連続して有しており、１層の金属層、具体的にはスパッタ金属層（スパッタリングによって形成された金属層）から構成されている。この第２外部電極１３の副体部１３ｂには各第２内部電極層１１ｂの端縁が接続されている。
【００３４】
各外部電極１２および１３の主体部１２ａおよび１３ａは、図１（Ｂ）に示したように略同じ大きさの略台形状を成しており、各主体部１２ａおよび１３ａは第１方向ｄ２に離れている（間隔ＩＮを参照）。また、各外部電極１２および１３の副体部１２ｂおよび１３ｂは、図１（Ｄ）および図１（Ｅ）に示したように略同じ大きさの略矩形状を成している。
【００３５】
図１（Ｄ）および図１（Ｅ）に示したように、セラミック電子部品１０-1は、当該セラミック電子部品１０-1を各外部電極１２および１３の主体部１２ａおよび１３ａが仮想平面２１と向き合うように置いたときに、各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間に最大隙間ＭＧが生じる反りを備えている。
【００３６】
各外部電極１２および１３の主体部１２ａおよび１３ａは、主として、前記反りをセラミック電子部品１０-1に発生させるための応力を、セラミック部品本体１１に付加した状態にある。一方、各外部電極１２および１３の副体部１２ｂおよび１３ｂは、後述する各々の体積にもよるが、主として、各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間の最大隙間ＭＧの大小を調節するための応力を、セラミック部品本体１１に付加した状態にある。ちなみに、各外部電極１２および１３の主体部１２ａおよび１３ａと副体部１２ｂおよび１３ｂのそれぞれがセラミック部品本体１１に応力を付加している状態は、例えば、Ｘ線回折装置による応力解析等によって確認することが可能である。
【００３７】
前掲の「第２方向ｄ２の中央」は第２方向ｄ２の中心またはその近傍を意味する。すなわち、前記反りはセラミック電子部品１０-1の第３方向の一面側（図１（Ｄ）および図１（Ｅ）の下面側）において凹曲面またはこれに近い形状と成り、第３方向の他面側（図１（Ｄ）および図１（Ｅ）の上面側）において凸曲面またはこれに近い形状と成るものの、セラミック電子部品１０-1の第３方向の一面側（図１（Ｄ）および図１（Ｅ）の下面側）の隙間は必ずしも第２方向ｄ２の中心で最大となる訳ではなく、第２方向ｄ２の中心から僅かに離れた位置で最大となる場合もある。
【００３８】
さらに、各外部電極１２および１３の主体部１２ａおよび１３ａの体積は、前記反りをセラミック電子部品１０-1に発生させるための応力をセラミック部品本体１１に付加した状態とするために、副体部１２ｂおよび１３ｂの体積よりも大きい。
【００３９】
前掲の体積の大小は、｛方法Ａ１｝主体部１２ａおよび１３ａを第３方向ｄ３の一面側から見たときの面積（図１（Ｂ）を参照）を、副体部１２ｂおよび１３ｂを第１方向ｄ１の一面側および他面側から見たときの面積（図１（Ｄ）と図１（Ｅ）を参照）よりも大きくする方法、｛方法Ａ２｝主体部１２ａおよび１３ａの第３方向ｄ３に沿う厚さＴ１２ａおよびＴ１３ａ（図３（Ａ）および図３（Ｂ）を参照）を、副体部１２ｂおよび１３ｂの第１方向ｄ１に沿う厚さＴ１２ｂおよびＴ１３ｂ（図３（Ａ）および図３（Ｂ）を参照）よりも大きくする方法、｛方法Ａ３｝方法Ａ１と方法Ａ２とを組み合わせた方法、等によって実現することが可能である。
【００４０】
ちなみに、各外部電極１２および１３の主成分は、好ましくは銅、ニッケル、銀、金、プラチナ、パラジウム、スズ、クローム、チタン、タンタル、タングステン、モリブデン等から選択された金属である。
【００４１】
また、各主体部１２ａおよび１３ａの第３方向ｄ３に沿う厚さＴ１２ａおよびＴ１３ａ（図３を参照）と、副体部１２ｂおよび１３ｂの第１方向ｄ１に沿う厚さＴ１２ｂおよびＴ１３ｂ（図３を参照）には特段の制限はないが、積層セラミックコンデンサ１０-1の薄型化を考慮すると、２〜１８μｍの範囲を例示することができる。
【００４２】
さらに、各主体部１２ａおよび１３ａの第１方向寸法Ｄ１［１２ａ＆１３ａ］には特段の制限はないが、半田付け時の短絡を考慮すると両者の第１方向ｄ１の間隔ＩＮに１００μｍ以上を確保することが好ましい。さらに、各主体部１２ａおよび１３ａの第２方向寸法Ｄ２［１２ａ＆１３ａ］には特段の制限はないが、先に説明した反りの発生を考慮すると、セラミック部品本体１１の第２方向寸法Ｄ２［１１］と同じ数値か、あるいは、僅かに小さい数値が好ましく、各副体部１２ｂおよび１３ｂの第２方向寸法Ｄ２［１２ｂ＆１３ｂ］についても同様である。
【００４３】
さらに、各副体部１２ｂおよび１３ｂの第３方向寸法Ｄ３［１２ｂ＆１３ｂ］は、各第１内部電極層１１ａとの接続と各第２内部電極層１１ｂとの接続が行える範囲内であれば、任意に設定することができる。さらに、各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間の最大隙間ＭＧは、後に説明する半田付け時の挙動を考慮すると、セラミック部品本体１１の第２方向寸法Ｄ２［１１］が１０００μｍ以下の場合には０．１〜１０μｍの範囲を例示することができ、第２方向寸法Ｄ２［１１］が１０００μｍ超過の場合には０．１〜２０μｍの範囲を例示することができる。ちなみに、最大隙間ＭＧを含む反り量およびその形状の測定には、例えば、レーザー顕微鏡を用い、各主体部１２ａおよび１３ａを第２方向ｄ２に沿ってレーザーを走査して得た反り量プロファイルデータに基づいて、または、この反り量プロファイルデータに外挿線を入れたデータに基づいて計測する方法等を採用することができる。
【００４４】
参考までに、図１〜図３の基になっている試作品における各外部電極１２および１３の主成分は銅であり、各主体部１２ａおよび１３ａの第３方向ｄ３に沿う厚さＴ１２ａおよびＴ１３ａは７μｍ、各副体部１２ｂおよび１３ｂの第１方向ｄ１に沿う厚さＴ１２ｂおよびＴ１３ｂは２μｍである。また、各外部電極１２および１３の主体部１２ａおよび１３ａの第１方向寸法Ｄ１［１２ａ＆１３ａ］は２１０μｍ、第２方向寸法Ｄ２［１２ａ＆１３ａ］は１０００μｍ、間隔ＩＮは１５６μｍであり、副体部１２ｂおよび１３ｂの第３方向寸法Ｄ３［１２ｂ＆１３ｂ］は４０μｍ、第２方向寸法Ｄ２［１２ａ＆１３ａ］は１０００μｍである。さらに、各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間の最大隙間ＭＧは３μｍである。
【００４５】
すなわち、この試作品にあっては、先に説明した主体部１２ａおよび１３ａの体積と副体部１２ｂおよび１３ｂの体積との大小関係が、主体部１２ａおよび１３ａの面積＞副体部１２ｂおよび１３ｂの面積と、主体部１２ａおよび１３ａの厚さ＞副体部１２ｂおよび１３ｂの厚さとを組み合わせた方法によって実現されている。
【００４６】
次に、図４を用いて、前記積層セラミックコンデンサ１０-1の製造方法について説明する。
【００４７】
製造に際しては、最初に、セラミック部品本体１１を用意する。このセラミック部品本体１１は、セラミックグリーンシートと内部電極用導体パターンが形成されたセラミックグリーンシートとを適宜積層し熱圧着して未焼成積層シートを作製し、この後に未焼成積層シートを切断して未焼成セラミックチップを作製し、この後に未焼成セラミックチップを焼成してセラミックチップを作製し、この後に必要に応じてセラミックチップにバレル研磨を施すことによって用意することができる。
【００４８】
そして、図４（Ａ）に示したように、セラミック部品本体１１にスパッタリング用のマスクを設け、この後に第３方向ｄ１の一面（図４（Ａ）の下面）に向かってスパッタリングを実施する。セラミック部品本体１１の第１方向寸法Ｄ１［１１］が１００μｍ以下であるため、スパッタリング時には、図４（Ｂ）に示したように、セラミック部品本体１１の第３方向ｄ１の一面（図４（Ａ）の下面）に主体部１２ａおよび１３ａが形成されるともに、スパッタ粒子の回り込みによってセラミック部品本体１１の第２方向ｄ１の両面（図４（Ａ）の左右面）に主体部１２ａおよび１３ａよりも厚さが小さな副体部１２ｂおよび１３ｂが連続して形成され、これにより各外部電極１２および１３が形成される。ちなみに、各外部電極１２および１３（スパッタ金属層）をセラミック部品本体１１に形成するときには、必要に応じて、スパッタリングを実施する前にプラズマ洗浄等によってセラミック部品本体１１の表面にクリーニング処理を施して、セラミック部品本体１１へのスパッタ金属層の密着性を高めるようにしてもよい。
【００４９】
積層セラミックコンデンサ１０-1に所期の反りを備えさせるには、スパッタリングによってセラミック部品本体１１に形成される各外部電極１２および１３、とりわけ各主体部１２ａおよび１３ａにおける金属粒子の緻密度を増した方が好ましい。この緻密度を増すには、｛方法Ｂ１｝チャンバー内の不活性ガスの圧力を低減する方法、例えば、チャンバー内の不活性ガスの圧力を０．０５〜０．１Ｐａに低減し、電力を３００〜５００Ｗとする方法、｛方法Ｂ２｝チャンバー内の不活性ガスとして質量が大きな不活性ガスを使用する方法、例えば、Ｘｅガス等の質量が大きな不活性ガスを用い、電力を３００〜５００Ｗとする方法、｛方法Ｂ３｝方法Ｂ１と方法Ｂ２とを組み合わせた方法、等によって実現することが可能である。
【００５０】
次に、図５を用いて、前記積層セラミックコンデンサ１０-1によって得られる作用効果について説明する。
【００５１】
積層セラミックコンデンサ１０-1をリフロー半田付けによって回路基板３１に実装するときには、図５（Ａ）に示したように、回路基板３１に設けられた各外部電極１２および１３対応の導体パッド３１ａそれぞれに半田ペーストＳＯＬｐを塗布し、当該半田ペーストＳＯＬｐに各外部電極１２および１３の主体部１２ａおよび１３ａが接触するように積層セラミックコンデンサ１０-1を搭載する。
【００５２】
積層セラミックコンデンサ１０-1は、図１（Ｄ）および図１（Ｅ）を用いて先に説明したように、各外部電極１２および１３の主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間に最大隙間ＭＧが生じる反りを有しているため、搭載後の積層セラミックコンデンサ１０-1は、図５（Ａ）に示したように、少なくとも各主体部１２ａおよび１３ａの第２方向ｄ２の両端部分が各導体パッド３１ａの半田ペーストＳＯＬｐに接触する。すなわち、積層セラミックコンデンサ１０-1は、主体部１２ａおよび１３ａが半田ペーストＳＯＬｐに対して４点接触またはこれに近い接触形態で搭載されるため、搭載姿勢や向きが不安定になることもないし、位置ずれを生じることもない。
【００５３】
積層セラミックコンデンサ１０-1を回路基板３１に搭載した後は、当該回路基板３１を図示省略のリフロー炉に投入し、予熱ステップ、本加熱ステップ、冷却ステップを経て各外部電極１２および１３を各導体パッド３１ａに半田付けする。ちなみに、本加熱ステップの温度は半田ペーストＳＯＬｐの溶融温度に対応し、予熱ステップの温度は本加熱ステップの温度よりも低い。
【００５４】
主成分が金属である各外部電極１２および１３の熱膨張係数は、主成分がセラミックスであるセラミック部品本体１１の熱膨張係数よりも大きいため、図５（Ｂ）に示したように、リフローハンダ付けの予熱ステップでは、各外部電極１２および１３の主体部１２ａおよび１３ａの熱膨張に基づいて、積層セラミックコンデンサ１０-1にその反りを矯正する力が働く。すなわち、半田ペーストＳＯＬｐに対する主体部１２ａおよび１３ａの接触形態（４点接触またはこれに近い接触形態）が、２面接触またはこれに近い接触形態に変化し、当該変化によって積層セラミックコンデンサ１０-1の搭載姿勢が安定化する。
【００５５】
つまり、リフローハンダ付けの本加熱ステップは積層セラミックコンデンサ１０-1の搭載姿勢が安定化した後に実行されるため、当該本加熱ステップで半田ペーストＳＯＬｐが溶融しても、溶融した半田ＳＯＬの流動に偏りが生じることはなく、当該偏りを原因として積層セラミックコンデンサ１０-1に位置ずれを生じることもない。
【００５６】
溶融した半田ＳＯＬはリフローハンダ付けの冷却ステップで固化するが、当該冷却ステップでは、反り矯正が為された後の積層セラミックコンデンサ１０-1に、各外部電極１２および１３の主体部１２ａおよび１３ａの熱収縮に基づいて、積層セラミックコンデンサ１０-1に反りを復元させる力が働く。
【００５７】
しかしながら、リフローハンダ付けの冷却ステップでは、溶融した半田ＳＯＬの固化も始まっているため、積層セラミックコンデンサ１０-1の反りは僅かに復元するものの完全に復元しない。すなわち、積層セラミックコンデンサ１０-1は、各外部電極１２および１３の主体部１２ａおよび１３ａと各導体パッド３１ａとが半田ＳＯＬを介して各導体パッド３１ａに接続されるため、積層セラミックコンデンサ１０-1に位置ずれを生じることはないし、接続不良を生じることもない。
【００５８】
ちなみに、リフローハンダ付けの本加熱ステップでは、溶融した半田ＳＯＬの一部が各外部電極１２および１３の副体部１２ｂおよび１３ｂに濡れ上がるため、当該濡れ上がり部分の固化によっても、リフローハンダ付けの冷却ステップにおける積層セラミックコンデンサ１０-1の反りの復元を抑制することができ、これにより前記の位置ずれおよび接続不良の発生を抑止することができる。
【００５９】
このように、前記積層セラミックコンデンサ１０-1は、セラミック部品本体の高さ（厚さ）を小さくした場合、とりわけ１００μｍ以下にした場合でも、リフロー半田付け時に位置ずれを生じることを確実に防止できため、実用上で極めて有益である。
【００６０】
次に、図６と図７をそれぞれ用いて、前記積層セラミックコンデンサ１０-1の各外部電極１２および１３の変形例について説明する。
【００６１】
図６は各外部電極１２および１３の主体部１２ａおよび１３ａの他の形状を示す。図１（Ｂ）には各主体部１２ａおよび１３ａとして略台形状のものを示したが、当該各主体部１２ａおよび１３ａの形状は、図６（Ａ）に示したような略６角形状としてもよいし、図６（Ｂ）に示したような第２方向ｄ２の両端部が丸みを帯びた形状としてもよいし、図６（Ｂ）に示したような略矩形状としてもよい。
【００６２】
すなわち、各外部電極１２および１３の主体部１２ａおよび１３ａの形状は、前記反りを積層セラミックコンデンサ１０-1に発生させるための応力をセラミック部品本体１１に付加できる形状であれば特段の制限はない。
【００６３】
図７は各外部電極１２および１３の副体部１２ｂおよび１３ｂの他の形状を示す。図３（Ａ）および図３（Ｂ）には各副体部１２ｂおよび１３ｂの上端が最上位の第１内部電極層１１ａとセラミック部品本体１１の第１方向ｄ１の両面の上端との間に在るものを示したが、図７（Ａ）に示したように各副体部１２ｂおよび１３ｂの上端位置をセラミック部品本体１１の第１方向ｄ１の両面の上端と一致もしくは略一致する位置まで高くしてもよいし、図７（Ｂ）に示したように各副体部１２ｂおよび１３ｂの上端を最上位の第１内部電極層１１ａと同じ位置まで低くしてもよい。
【００６４】
すなわち、各外部電極１２および１３の副体部１２ｂおよび１３ｂの第３方向寸法Ｄ３［１２ｂ＆１３ｂ］は、各第１内部電極層１１ａの端縁と各第２内部電極層１１ｂの端縁が接続されていれば特段の制限はない。
【００６５】
《第２実施形態》
図８は本発明の第２実施形態に係る積層セラミックコンデンサ１０-2を示す。ちなみに、図８（Ａ）および図８（Ｂ）は、図３（Ａ）および図３（Ｂ）に対応する図である。
【００６６】
この積層セラミックコンデンサ１０-2が、前記積層セラミックコンデンサ１０-1と異なるところは、各外部電極１２および１３を２層の金属層ＭＬ２１およびＭＬ２２から構成した点にあり、他は前記積層セラミックコンデンサ１０-1と同じである。
【００６７】
各外部電極１２および１３を２層の金属層ＭＬ２１およびＭＬ２２で構成する場合には、２層の金属層ＭＬ２１およびＭＬ２２の両方をスパッタ金属層（スパッタリングによって形成された金属層）としてもよいし、内側の金属層ＭＬ２１をスパッタ金属層とし外側の金属層ＭＬ２２を電解メッキ金属層（電解メッキによって形成された金属層）としてもよい。ちなみに、前記の電解メッキ金属層は、無電解メッキ金属層（無電解メッキによって形成された金属層）で代用することも可能である。
【００６８】
また、２層の金属層ＭＬ２１およびＭＬ２２の主成分には、１層の場合と同様に、好ましくは銅、ニッケル、銀、金、プラチナ、パラジウム、スズ、クローム、チタン、タンタル、タングステン、モリブデン等から選択することができるが、２層の金属層ＭＬ２１およびＭＬ２２の主成分を同じにする必要はなく、異ならせてもよい。２層の金属層ＭＬ２１およびＭＬ２２の主成分を異ならせる場合には、相互密着性や半田付け性等を考慮して、例えば、内側の金属層ＭＬ２１の主成分をクローム、チタンまたはタングステンとし外側の金属層ＭＬ２２の主成分を銅としたり、内側の金属層ＭＬ２１の主成分を銅とし外側の金属層ＭＬ２２の主成分をスズとしたりする等の組み合わせを適宜採用することができる。
【００６９】
さらに、各外部電極１２および１３を２層の金属層ＭＬ２１およびＭＬ２２で構成する場合の各主体部１２ａおよび１３ａの第３方向ｄ３に沿う厚さＴ１２ａおよびＴ１３ａ（図８を参照）と、副体部１２ｂおよび１３ｂの第１方向ｄ１に沿う厚さＴ１２ｂおよびＴ１３ｂ（図８を参照）には特段の制限はないが、１層の場合と同様、積層セラミックコンデンサ１０-2の薄型化を考慮すると、２〜１８μｍの範囲を例示することができる。
【００７０】
この積層セラミックコンデンサ１０-2でも、前記積層セラミックコンデンサ１０-1と同様の作用効果を得ることができる。ちなみに、積層セラミックコンデンサ１０-2にも、図６に示した各主体部１２ａおよび１３ａの他の形状と、図７に示した各副体部１２ｂおよび１３ｂの他の形状を適宜採用することができる。
【００７１】
なお、各外部電極１２および１３を２層の金属層ＭＬ２１およびＭＬ２２で構成する場合、外側の金属層ＭＬ２２を電解メッキ金属層とし、各副体部１２ｂおよび１３ｂを図７（Ａ）に示した形状とすると、外側の金属層ＭＬ２２（電解メッキ金属層）を形成するときに当該電解メッキ金属層の上端がセラミックコンデンサ１１の上面に回り込んでしまうことがあり得るが、回り込み量および厚さが小さければ、積層セラミックコンデンサ１０-2の薄型化の障害となるようなことはない。
【００７２】
《第３実施形態》
図９は本発明の第３実施形態に係る積層セラミックコンデンサ１０-3を示す。ちなみに、図９（Ａ）および図９（Ｂ）は、図３（Ａ）および図３（Ｂ）に対応する図である。
【００７３】
この積層セラミックコンデンサ１０-3が、前記積層セラミックコンデンサ１０-1と異なるところは、各外部電極１２および１３を３層の金属層ＭＬ３１〜ＭＬ３３から構成した点にあり、他は前記積層セラミックコンデンサ１０-1と同じである。
【００７４】
各外部電極１２および１３を３層の金属層ＭＬ３１〜ＭＬ３３で構成する場合には、３層の金属層ＭＬ３１〜ＭＬ３３の全てスパッタ金属層（スパッタリングによって形成された金属層）としてもよいし、最も内側の金属層ＭＬ３１をスパッタ金属層とし中間の金属層ＭＬ３２をスパッタ金属層または電解メッキ金属層（電解メッキによって形成された金属層）とし最も外側の金属層ＭＬ３３を電解メッキ金属層（電解メッキによって形成された金属層）としてもよい。ちなみに、前記の電解メッキ金属層は、無電解メッキ金属層（無電解メッキによって形成された金属層）で代用することも可能である。
【００７５】
また、３層の金属層ＭＬ３１〜ＭＬ３３の主成分には、１層の場合と同様に、好ましくは銅、ニッケル、銀、金、プラチナ、パラジウム、スズ、クローム、チタン、タンタル、タングステン、モリブデン等から選択することができるが、３層の金属層ＭＬ３１〜ＭＬ３３の主成分を同じにする必要はなく、異ならせてもよい。３層の金属層ＭＬ３１〜ＭＬ３３の主成分を異ならせる場合には、相互密着性や半田付け性等を考慮して、例えば、最も内側の金属層ＭＬ３１の主成分をクローム、チタンまたはタングステンとし中間の金属層ＭＬ３２を銅とし最も外側のスズとしたり、最も内側の金属層ＭＬ３１の主成分を銅とし中間の金属層ＭＬ３２をニッケルとし最も外側のスズとしたりする等の組み合わせを適宜採用することができる。
【００７６】
さらに、各外部電極１２および１３を３層の金属層ＭＬ３１〜ＭＬ３３で構成する場合の各主体部１２ａおよび１３ａの第３方向ｄ３に沿う厚さＴ１２ａおよびＴ１３ａ（図９を参照）と、副体部１２ｂおよび１３ｂの第１方向ｄ１に沿う厚さＴ１２ｂおよびＴ１３ｂ（図９を参照）には特段の制限はないが、１層の場合と同様、積層セラミックコンデンサ１０-2の薄型化を考慮すると、２〜１８μｍの範囲を例示することができる。
【００７７】
この積層セラミックコンデンサ１０-3でも、前記積層セラミックコンデンサ１０-1と同様の作用効果を得ることができる。ちなみに、積層セラミックコンデンサ１０-3にも、図６に示した各主体部１２ａおよび１３ａの他の形状と、図７に示した各副体部１２ｂおよび１３ｂの他の形状を適宜採用することができる。
【００７８】
なお、各外部電極１２および１３を３層の金属層ＭＬ３１〜ＭＬ３３で構成する場合、中間の金属層ＭＬ３２と最も外側の金属層ＭＬ３３、または、最も外側の金属層ＭＬ３３を電解メッキ金属層とし、各副体部１２ｂおよび１３ｂを図７（Ａ）に示した形状とすると、中間の金属層ＭＬ３２と最も外側の金属層ＭＬ３３（いずれも電解メッキ金属層）、または、最も外側の金属層ＭＬ３３（電解メッキ金属層）を形成するときに当該電解メッキ金属層の上端がセラミックコンデンサ１１の上面に回り込んでしまうことがあり得るが、回り込み量および厚さが小さければ、積層セラミックコンデンサ１０-3の薄型化の障害となるようなことはない。
【００７９】
《他の実施形態》
以上、本発明を積層セラミックコンデンサに適用した実施形態について説明したが、本発明は積層セラミックコンデンサ以外のセラミック電子部品、例えば、積層セラミックバリスタや積層セラミックインダクタ等にも適用できる。すなわち、機能部を内蔵した略直方体状のセラミック部品本体１１の一端部に第１外部電極１２を有し他端部に第２外部電極１３を有するセラミック電子部品であれば、本発明を適用して前記同様の作用効果を得ることができる。
【００８０】
また、セラミック部品本体１１として第２方向寸法Ｄ２［１１］＞第１方向寸法Ｄ１［１１］＞第３方向寸法Ｄ３［１１］の条件を満足しているものについて説明したが、セラミック部品本体１１が第２方向寸法Ｄ２［１１］＝第１方向寸法Ｄ１［１１］＞第３方向寸法Ｄ３［１１］の条件や第１方向寸法Ｄ１［１１］＞第２方向寸法Ｄ２［１１］＞第３方向寸法Ｄ３［１１］の条件を満足している場合でも、本発明を適用して前記同様の作用効果を得ることができる。
【００８１】
さらに、各外部電極１２および１３として１層、２層または３層の金属層から構成されたものについて説明したが、各外部電極１２および１３が４層以上の金属層から構成されている場合でも、少なくとも最も内側の金属層がスパッタ金属層（スパッタリングによって形成された金属層）であれば、本発明を適用して前記同様の作用効果を得ることができる。
【符号の説明】
【００８２】
１０-1，１０-2，１０-3…積層セラミックコンデンサ、１１…セラミック部品本体、１１ａ…第１内部電極層、１１ｂ…第２内部電極層、１１ｃ…誘電体層、１１ｄ…第１誘電体マージン部、１１ｅ…第１誘電体マージン部、１２…第１外部電極、１２ａ…主体部、Ｔ１２ａ…主体部の厚さ、１２ｂ…副体部、Ｔ１２ｂ…副体部の厚さ、１３…第２外部電極、１３ａ…主体部、Ｔ１３ａ…主体部の厚さ、１３ｂ…副体部、Ｔ１３ｂ…副体部の厚さ、ＭＬ２１…内側の金属層、ＭＬ２２…外側の金属層、ＭＬ３１…最も内側の金属層、ＭＬ３２…中間の金属層、ＭＬ３３…最も外側の金属層、２１…仮想平面、３１…回路基板、３１ａ…導体パッド、ＳＯＬｐ…半田ペースト、ＳＯＬ…半田。
【図１】
2019165083.tif 000003
【図２】
2019165083.tif 000004
【図３】
2019165083.tif 000005
【図４】
2019165083.tif 000006
【図５】
2019165083.tif 000007
【図６】
2019165083.tif 000008
【図７】
2019165083.tif 000009
【図８】
2019165083.tif 000010
【図９】
2019165083.tif 000011
【手続補正書】
【提出日】平成30年12月26日(2018.12.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
前記課題を解決するため、本発明に係るセラミック電子部品は、機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有するセラミック電子部品であって、前記セラミック部品本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、前記第１外部電極は、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の一面に設けられた副体部とを連続して有し、前記第２外部電極は、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の他面に設けられた副体部とを連続して有しており、前記セラミック電子部品は、当該セラミック電子部品を前記第１外部電極の前記主体部と前記第２外部電極の前記主体部が仮想平面と向き合うように当該仮想平面に置いたときに、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間に第１の最大隙間が生じ、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間に第２の最大隙間が生じる反りを備えている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、本発明に係るセラミック電子部品の製造方法は、機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有するセラミック電子部品の製造方法であって、前記セラミック部品本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、前記セラミック部品本体を用意するステップと、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の一面に設けられた副体部とを連続して有する前記第１外部電極をセラミック部品本体に形成するステップと、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の他面に設けられた副体部とを連続して有する前記第２外部電極をセラミック部品本体に形成するステップとを備えており、前記各外部電極を形成するステップは、前記セラミック電子部品を前記第１外部電極の前記主体部と前記第２外部電極の前記主体部が仮想平面と向き合うように当該仮想平面に置いたときに、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間に第１の最大隙間が生じ、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間に第２の最大隙間が生じる反りを、前記セラミック電子部品に備えさせるステップである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
図１（Ｄ）および図１（Ｅ）に示したように、セラミック電子部品１０-1は、当該セラミック電子部品１０-1を各外部電極１２および１３の主体部１２ａおよび１３ａが仮想平面２１と向き合うように置いたときに、各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間に第１および第２の最大隙間ＭＧが生じる反りを備えている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
各外部電極１２および１３の主体部１２ａおよび１３ａは、主として、前記反りをセラミック電子部品１０-1に発生させるための応力を、セラミック部品本体１１に付加した状態にある。一方、各外部電極１２および１３の副体部１２ｂおよび１３ｂは、後述する各々の体積にもよるが、主として、各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間の第１および第２の最大隙間ＭＧの大小を調節するための応力を、セラミック部品本体１１に付加した状態にある。ちなみに、各外部電極１２および１３の主体部１２ａおよび１３ａと副体部１２ｂおよび１３ｂのそれぞれがセラミック部品本体１１に応力を付加している状態は、例えば、Ｘ線回折装置による応力解析等によって確認することが可能である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
さらに、各副体部１２ｂおよび１３ｂの第３方向寸法Ｄ３［１２ｂ＆１３ｂ］は、各第１内部電極層１１ａとの接続と各第２内部電極層１１ｂとの接続が行える範囲内であれば、任意に設定することができる。さらに、各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間の第１および第２の最大隙間ＭＧは、後に説明する半田付け時の挙動を考慮すると、セラミック部品本体１１の第２方向寸法Ｄ２［１１］が１０００μｍ以下の場合には０．１〜１０μｍの範囲を例示することができ、第２方向寸法Ｄ２［１１］が１０００μｍ超過の場合には０．１〜２０μｍの範囲を例示することができる。ちなみに、第１および第２の最大隙間ＭＧを含む反り量およびその形状の測定には、例えば、レーザー顕微鏡を用い、各主体部１２ａおよび１３ａを第２方向ｄ２に沿ってレーザーを走査して得た反り量プロファイルデータに基づいて、または、この反り量プロファイルデータに外挿線を入れたデータに基づいて計測する方法等を採用することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
参考までに、図１〜図３の基になっている試作品における各外部電極１２および１３の主成分は銅であり、各主体部１２ａおよび１３ａの第３方向ｄ３に沿う厚さＴ１２ａおよびＴ１３ａは７μｍ、各副体部１２ｂおよび１３ｂの第１方向ｄ１に沿う厚さＴ１２ｂおよびＴ１３ｂは２μｍである。また、各外部電極１２および１３の主体部１２ａおよび１３ａの第１方向寸法Ｄ１［１２ａ＆１３ａ］は２１０μｍ、第２方向寸法Ｄ２［１２ａ＆１３ａ］は１０００μｍ、間隔ＩＮは１５６μｍであり、副体部１２ｂおよび１３ｂの第３方向寸法Ｄ３［１２ｂ＆１３ｂ］は４０μｍ、第２方向寸法Ｄ２［１２ａ＆１３ａ］は１０００μｍである。さらに、各主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間の第１および第２の最大隙間ＭＧは３μｍである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
積層セラミックコンデンサ１０-1は、図１（Ｄ）および図１（Ｅ）を用いて先に説明したように、各外部電極１２および１３の主体部１２ａおよび１３ａの第２方向ｄ２の中央と仮想平面２１との間に第１および第２の最大隙間ＭＧが生じる反りを有しているため、搭載後の積層セラミックコンデンサ１０-1は、図５（Ａ）に示したように、少なくとも各主体部１２ａおよび１３ａの第２方向ｄ２の両端部分が各導体パッド３１ａの半田ペーストＳＯＬｐに接触する。すなわち、積層セラミックコンデンサ１０-1は、主体部１２ａおよび１３ａが半田ペーストＳＯＬｐに対して４点接触またはこれに近い接触形態で搭載されるため、搭載姿勢や向きが不安定になることもないし、位置ずれを生じることもない。
【手続補正８】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有するセラミック電子部品であって、
前記セラミック部品本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、
前記第１外部電極は、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の一面に設けられた副体部とを連続して有し、前記第２外部電極は、前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の他面に設けられた副体部とを連続して有しており、
前記セラミック電子部品は、当該セラミック電子部品を前記第１外部電極の前記主体部と前記第２外部電極の前記主体部が仮想平面と向き合うように当該仮想平面に置いたときに、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間に第１の最大隙間が生じ、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間に第２の最大隙間が生じる反りを備えている、
セラミック電子部品。
【請求項２】
前記第１外部電極の前記主体部と前記第２外部電極の前記主体部は、前記反りを前記セラミック電子部品に発生させるための応力を、前記セラミック部品本体に付加した状態にある、
請求項１に記載のセラミック電子部品。
【請求項３】
前記第１外部電極の前記副体部と前記第２外部電極の前記副体部は、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間の第１の最大隙間の大小、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間の第２の最大隙間の大小を調節するための応力を、前記セラミック部品本体に付加した状態にある、
請求項１または２に記載のセラミック電子部品。
【請求項４】
前記第１外部電極の前記主体部の体積は、当該第１外部電極の前記副体部の体積よりも大きく、前記第２外部電極の前記主体部の体積は、当該第２外部電極の前記副体部の体積よりも大きい、
請求項１〜３のいずれか１項に記載のセラミック電子部品。
【請求項５】
前記第１外部電極の前記主体部を第３方向の一面側から見たときの面積は、当該第１外部電極の前記副体部を第１方向の一面側から見たときの面積よりも大きく、前記第２外部電極の前記主体部を第３方向の一面側から見たときの面積は、当該第２外部電極の前記副体部を第１方向の他面側から見たときの面積よりも大きい、
請求項４に記載のセラミック電子部品。
【請求項６】
前記第１外部電極の前記主体部の第３方向に沿う厚さは、当該第１外部電極の前記副体部の第１方向に沿う厚さよりも大きく、前記第２外部電極の前記主体部の第３方向に沿う厚さは、当該第２外部電極の前記副体部の第１方向に沿う厚さよりも大きい、
請求項４または５に記載のセラミック電子部品。
【請求項７】
前記第１外部電極と前記第２外部電極は、１層、２層または３層の金属層から構成されている、
請求項１〜６のいずれか１項に記載のセラミック電子部品。
【請求項８】
前記１層、２層または３層の場合、前記金属層は全てスパッタ金属層である、
請求項７に記載のセラミック電子部品。
【請求項９】
前記２層の場合、内側の前記金属層はスパッタ金属層であり、外側の金属層はスパッタ金属層または電解メッキ金属層である、
請求項７に記載のセラミック電子部品。
【請求項１０】
前記３層の場合、最も内側の金属層はスパッタ金属層であり、中間の金属層はスパッタ金属層または電解メッキ金属層であり、最も外側の金属層は電解メッキ金属層である、
請求項７に記載のセラミック電子部品。
【請求項１１】
第１方向に沿う寸法を第１方向寸法、第２方向に沿う寸法を第２方向寸法、第３方向に沿う寸法を第３方向寸法としたとき、
前記セラミック部品本体の第１方向寸法と第２方向寸法と第３方向寸法は第２方向寸法＞第１方向寸法＞第３方向寸法の条件を満足している、
請求項１〜１０のいずれか１項に記載のセラミック電子部品。
【請求項１２】
前記セラミック部品本体の第３方向寸法は１００μｍ以下である、
請求項１１に記載のセラミック電子部品。
【請求項１３】
前記セラミック部品本体の第３方向寸法は５０μｍ以下である、
請求項１１に記載のセラミック電子部品。
【請求項１４】
前記セラミック電子部品は積層セラミックコンデンサである、
請求項１〜１３のいずれか１項に記載のセラミック電子部品。
【請求項１５】
機能部を内蔵した略直方体状のセラミック部品本体の一端部に第１外部電極を有し他端部に第２外部電極を有するセラミック電子部品の製造方法であって、
前記セラミック部品本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、
前記セラミック部品本体を用意するステップと、
前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の一面に設けられた副体部とを連続して有する前記第１外部電極をセラミック部品本体に形成するステップと、
前記セラミック部品本体の第３方向の一面に設けられた主体部と、前記セラミック部品本体の第１方向の他面に設けられた副体部とを連続して有する前記第２外部電極をセラミック部品本体に形成するステップとを備えており、
前記各外部電極を形成するステップは、前記セラミック電子部品を前記第１外部電極の前記主体部と前記第２外部電極の前記主体部が仮想平面と向き合うように当該仮想平面に置いたときに、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間に第１の最大隙間が生じ、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間に第２の最大隙間が生じる反りを、前記セラミック電子部品に備えさせるステップである、
セラミック電子部品の製造方法。
【請求項１６】
前記第１外部電極の前記主体部と前記第２外部電極の前記主体部は、前記反りを前記セラミック電子部品に発生させるための応力を、前記セラミック部品本体に付加した状態にある、
請求項１５に記載のセラミック電子部品の製造方法。
【請求項１７】
前記第１外部電極の前記副体部と前記第２外部電極の前記副体部は、前記第１外部電極の前記主体部の第２方向の中央と前記仮想平面との間の第１の最大隙間の大小、かつ、前記第２外部電極の前記主体部の第２方向の中央と前記仮想平面との間の第２の最大隙間の大小を調節するための応力を、前記セラミック部品本体に付加した状態にある、
請求項１５または１６に記載のセラミック電子部品の製造方法。
【請求項１８】
前記第１外部電極の前記主体部の体積は、当該第１外部電極の前記副体部の体積よりも大きく、前記第２外部電極の前記主体部の体積は、当該第２外部電極の前記副体部の体積よりも大きい、
請求項１５〜１７のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項１９】
前記第１外部電極の前記主体部を第３方向の一面側から見たときの面積は、当該第１外部電極の前記副体部を第１方向の一面側から見たときの面積よりも大きく、前記第２外部電極の前記主体部を第３方向の一面側から見たときの面積は、当該第２外部電極の前記副体部を第１方向の他面側から見たときの面積よりも大きい、
請求項１８に記載のセラミック電子部品の製造方法。
【請求項２０】
前記第１外部電極の前記主体部の第３方向に沿う厚さは、当該第１外部電極の前記副体部の第１方向に沿う厚さよりも大きく、前記第２外部電極の前記主体部の第３方向に沿う厚さは、当該第２外部電極の前記副体部の第１方向に沿う厚さよりも大きい、
請求項１８または１９に記載のセラミック電子部品の製造方法。
【請求項２１】
前記第１外部電極と前記第２外部電極は、１層、２層または３層の金属層から構成されている、
請求項１５〜２０のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項２２】
前記１層、２層または３層の場合、前記金属層は全てスパッタ金属層である、
請求項２１に記載のセラミック電子部品の製造方法。
【請求項２３】
前記２層の場合、内側の前記金属層はスパッタ金属層であり、外側の金属層はスパッタ金属層または電解メッキ金属層である、
請求項２１に記載のセラミック電子部品の製造方法。
【請求項２４】
前記３層の場合、最も内側の金属層はスパッタ金属層であり、中間の金属層はスパッタ金属層または電解メッキ金属層であり、最も外側の金属層は電解メッキ金属層である、
請求項２１に記載のセラミック電子部品の製造方法。
【請求項２５】
第１方向に沿う寸法を第１方向寸法、第２方向に沿う寸法を第２方向寸法、第３方向に沿う寸法を第３方向寸法としたとき、
前記セラミック部品本体の第１方向寸法と第２方向寸法と第３方向寸法は第２方向寸法＞第１方向寸法＞第３方向寸法の条件を満足している、
請求項１５〜２４のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項２６】
前記セラミック部品本体の第３方向寸法は１００μｍ以下である、
請求項２５に記載のセラミック電子部品の製造方法。
【請求項２７】
前記セラミック部品本体の第３方向寸法は５０μｍ以下である、
請求項２５に記載のセラミック電子部品の製造方法。
【請求項２８】
前記セラミック電子部品は積層セラミックコンデンサである、
請求項１５〜２７のいずれか１項に記載のセラミック電子部品の製造方法。