(57)【要約】      （修正有）【課題】スイッチ回路の主スイッチング素子のターンオン／ターンオフの繊維速度を柔軟に設定可能とする。【解決手段】第１主端子および第２主端子の間を電気的に接続または切断する主スイッチング素子１００の制御端子を駆動する駆動装置１１０であって、電源の正側端子および制御端子の間、電源の正側端子および第２主端子の間、制御端子および電源の負側端子の間、第２主端子および電源の負側端子の間をそれぞれ電気的に接続または切断する第１〜４スイッチング素子ＳＷ１〜ＳＷ４を備える。第１〜２スイッチング素子を介して制御端子および第２主端子間を接続する経路、第１、４スイッチング素子を介して接続する経路、第２〜３スイッチング素子を介して接続する経路、第３〜４スイッチング素子を介して接続する経路のうち少なくとも１つの経路の抵抗値が他の少なくとも１つの経路の抵抗値と異なる。【選択図】図１
2019198187.tif 000002
【特許請求の範囲】
【請求項１】
第１主端子および第２主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第１スイッチング素子と、
前記電源の正側端子および前記第２主端子の間を電気的に接続または切断する第２スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第３スイッチング素子と、
前記第２主端子および前記電源の負側端子の間を電気的に接続または切断する第４スイッチング素子と
を備え、
前記第１スイッチング素子および前記第２スイッチング素子を介して前記制御端子および前記第２主端子間を接続する第１経路における第１経路抵抗、前記第１スイッチング素子および前記第４スイッチング素子を介して前記制御端子および前記第２主端子間を接続する第２経路における第２経路抵抗、前記第２スイッチング素子および前記第３スイッチング素子を介して前記制御端子および前記第２主端子間を接続する第３経路における第３経路抵抗、前記第３スイッチング素子および前記第４スイッチング素子を介して前記制御端子および前記第２主端子間を接続する第４経路における第４経路抵抗のうち少なくとも１つの抵抗値が他の少なくとも１つの抵抗値と異なる
駆動装置。
【請求項２】
前記第１スイッチング素子を介した前記電源の正側端子および前記制御端子の間の第１接続抵抗、前記第２スイッチング素子を介した前記電源の正側端子および前記第２主端子の間の第２接続抵抗、前記第３スイッチング素子を介した前記制御端子および前記電源の負側端子の間の第３接続抵抗、ならびに前記第４スイッチング素子を介した前記第２主端子および前記電源の負側端子の間の第４接続抵抗のうち少なくとも１つの抵抗値が他の少なくとも１つの抵抗値と異なる請求項１に記載の駆動装置。
【請求項３】
前記第２接続抵抗および前記第４接続抵抗の少なくとも１つが、前記第１接続抵抗および前記第３接続抵抗よりも大きい請求項２に記載の駆動装置。
【請求項４】
前記電源の正側端子および前記第２主端子の間に前記第２スイッチング素子と直列に接続された第１抵抗素子、および前記第２主端子および前記電源の負側端子の間に前記第４スイッチング素子と直列に接続された第２抵抗素子のうち少なくとも１つを更に備える請求項３に記載の駆動装置。
【請求項５】
前記第１スイッチング素子は、第１の前記電源の正側端子および前記制御端子の間に電気的に接続され、
前記第２スイッチング素子は、前記第１の電源とは出力電圧が異なる第２の前記電源の正側端子および前記第２主端子の間に電気的に接続され、
前記第３スイッチング素子は、前記制御端子と前記第１の電源および前記第２の電源の負側端子との間に電気的に接続され、
前記第４スイッチング素子は、前記第２主端子と前記第１の電源および前記第２の電源の負側端子の間に電気的に接続される
請求項４に記載の駆動装置。
【請求項６】
前記第２経路抵抗および前記第３経路抵抗は、抵抗値が異なる請求項１から５のいずれか一項に記載の駆動装置。
【請求項７】
前記第１経路抵抗および前記第４経路抵抗は、抵抗値が異なる請求項１から６のいずれか一項に記載の駆動装置。
【請求項８】
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子を制御する駆動制御部を更に備える請求項１から７のいずれか一項に記載の駆動装置。
【請求項９】
前記駆動制御部は、前記第２経路による接続から前記第３経路による接続への切替および前記第３経路による接続から前記第２経路による接続への切替のうちの少なくとも１つの切替の間に、前記第１経路による接続を行う期間および前記第４経路による接続を行う期間の少なくとも１つを設ける
請求項８に記載の駆動装置。
【請求項１０】
前記駆動制御部は、前記第２経路による接続から前記第３経路による接続への切替および前記第３経路による接続から前記第２経路による接続への切替のうちの少なくとも１つの切替の間に、前記第１経路および前記第４経路のうち抵抗が大きい経路による接続に切替えた後に前記第１経路および前記第４経路のうち抵抗が小さい経路による接続に切替える請求項９に記載の駆動装置。
【請求項１１】
前記駆動制御部は、前記主スイッチング素子のスイッチングにおいて、前記第２経路による接続から前記第３経路による接続へと切替えた後に前記第１経路による接続または前記第４経路による接続へと切替えてスイッチングを終了させる請求項８から１０のいずれか一項に記載の駆動装置。
【請求項１２】
前記駆動制御部は、前記主スイッチング素子のスイッチングにおいて、前記第２経路による接続から前記第３経路による接続へと切替えた後に前記第１経路および前記第４経路のうち抵抗がより小さい経路による接続へと切替えてスイッチングを終了させる請求項１１に記載の駆動装置。
【請求項１３】
前記駆動制御部は、前記電源を介さずに前記主スイッチング素子の前記制御端子および前記第２主端子間を接続する接続状態において、前記第１経路による接続および前記第４経路による接続のいずれを使用するかを設定可能である請求項８に記載の駆動装置。
【請求項１４】
前記駆動制御部は、前記主スイッチング素子のオン期間またはオフ期間において、前記主スイッチング素子と直列に接続された対向スイッチング素子のスイッチング前に、前記第１経路または前記第４経路による接続から前記第３経路による接続へと切替える請求項８から１３のいずれか一項に記載の駆動装置。
【請求項１５】
第１主端子および第２主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第１スイッチング素子と、
前記電源の正側端子および前記第２主端子の間を電気的に接続または切断する第２スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第３スイッチング素子と、
前記第２主端子および前記電源の負側端子の間を電気的に接続または切断する第４スイッチング素子と、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子を制御する駆動制御部と
を備え、
前記駆動制御部は、前記第１スイッチング素子および前記第４スイッチング素子を介して前記制御端子および前記第２主端子間を接続する第２経路による接続から前記第２スイッチング素子および前記第３スイッチング素子を介して前記制御端子および前記第２主端子間を接続する第３経路による接続への切替、ならびに、前記第３経路による接続から前記第２経路による接続への切替のうちの少なくとも１つの切替の間に、前記第１スイッチング素子および前記第２スイッチング素子を介して前記制御端子および前記第２主端子間を接続する第１経路による接続を行う期間、ならびに、前記第３スイッチング素子および前記第４スイッチング素子を介して前記制御端子および前記第２主端子間を接続する第４経路による接続を行う期間の少なくとも１つを設ける
駆動装置。
【請求項１６】
請求項１から１５のいずれか一項に記載の駆動装置と、
前記主スイッチング素子と
を備えるスイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動装置およびスイッチ装置に関する。
【背景技術】
【０００２】
従来、パワー半導体素子を主スイッチング素子として用いるスイッチ回路について、１つの電源を用いて主スイッチング素子のゲート（またはベース）に対して正のバイアスおよび負のバイアスを印加することができる駆動回路が提案されている（特許文献１および２参照）。
特許文献１  特開２００９−２０１１１０号公報
特許文献２  国際公開第２００９／００４７１５号
【発明の概要】
【発明が解決しようとする課題】
【０００３】
主スイッチング素子のターンオン／ターンオフが早いと、主スイッチング素子を流れる電流が急激に変化し、主スイッチング素子にかかる電圧がオーバーシュートする等して主スイッチング素子の寿命が短くなる可能性がある。主スイッチング素子のターンオン／ターンオフが遅いと、遷移期間が長くなり、スイッチング損失が大きくなる。このため、スイッチ回路に流れる電流、スイッチ回路に加わる電圧、及び／又はゲートのバイアス状態等に応じて、主スイッチング素子のターンオン／ターンオフの遷移速度を柔軟に設定できることが望まれる。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、第１主端子および第２主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置を提供する。駆動装置は、電源の正側端子および制御端子の間を電気的に接続または切断する第１スイッチング素子を備えてよい。駆動装置は、電源の正側端子および第２主端子の間を電気的に接続または切断する第２スイッチング素子を備えてよい。駆動装置は、制御端子および電源の負側端子の間を電気的に接続または切断する第３スイッチング素子を備えてよい。駆動装置は、第２主端子および電源の負側端子の間を電気的に接続または切断する第４スイッチング素子を備えてよい。第１スイッチング素子および第２スイッチング素子を介して制御端子および第２主端子間を接続する第１経路における第１経路抵抗、第１スイッチング素子および第４スイッチング素子を介して制御端子および第２主端子間を接続する第２経路における第２経路抵抗、第２スイッチング素子および第３スイッチング素子を介して制御端子および第２主端子間を接続する第３経路における第３経路抵抗、第３スイッチング素子および第４スイッチング素子を介して制御端子および第２主端子間を接続する第４経路における第４経路抵抗のうち少なくとも１つの抵抗値が他の少なくとも１つの抵抗値と異なってよい。
【０００５】
第１スイッチング素子を介した電源の正側端子および制御端子の間の第１接続抵抗、第２スイッチング素子を介した電源の正側端子および第２主端子の間の第２接続抵抗、第３スイッチング素子を介した制御端子および電源の負側端子の間の第３接続抵抗、ならびに第４スイッチング素子を介した第２主端子および電源の負側端子の間の第４接続抵抗のうち少なくとも１つの抵抗値が他の少なくとも１つの抵抗値と異なってよい。
【０００６】
第２接続抵抗および第４接続抵抗の少なくとも１つが、第１接続抵抗および第３接続抵抗よりも大きくてよい。
【０００７】
駆動装置は、電源の正側端子および第２主端子の間に第２スイッチング素子と直列に接続された第１抵抗素子、および第２主端子および電源の負側端子の間に第４スイッチング素子と直列に接続された第２抵抗素子のうち少なくとも１つを備えてよい。
【０００８】
第１スイッチング素子は、第１の電源の正側端子および制御端子の間に電気的に接続されてよい。第２スイッチング素子は、第１の電源とは出力電圧が異なる第２の電源の正側端子および第２主端子の間に電気的に接続されてよい。第３スイッチング素子は、制御端子と第１の電源および第２の電源の負側端子との間に電気的に接続されてよい。第４スイッチング素子は、第２主端子と第１の電源および第２の電源の負側端子の間に電気的に接続されてよい。
【０００９】
第２経路抵抗および第３経路抵抗は、抵抗値が異なってよい。
【００１０】
第１経路抵抗および第４経路抵抗は、抵抗値が異なってよい。
【００１１】
駆動装置は、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、および第４スイッチング素子を制御する駆動制御部を更に備えてよい。
【００１２】
駆動制御部は、第２経路による接続から第３経路による接続への切替および第３経路による接続から第２経路による接続への切替のうちの少なくとも１つの切替の間に、第１経路による接続を行う期間および第４経路による接続を行う期間の少なくとも１つを設けてよい。
【００１３】
駆動制御部は、第２経路による接続から第３経路による接続への切替および第３経路による接続から第２経路による接続への切替のうちの少なくとも１つの切替の間に、第１経路および第４経路のうち抵抗が大きい経路による接続に切替えた後に第１経路および第４経路のうち抵抗が小さい経路による接続に切替えてよい。
【００１４】
駆動制御部は、主スイッチング素子のスイッチングにおいて、第２経路による接続から第３経路による接続へと切替えた後に第１経路による接続または第４経路による接続へと切替えてスイッチングを終了させてよい。
【００１５】
駆動制御部は、主スイッチング素子のスイッチングにおいて、第２経路による接続から第３経路による接続へと切替えた後に第１経路および第４経路のうち抵抗がより小さい経路による接続へと切替えてスイッチングを終了させてよい。
【００１６】
駆動制御部は、電源を介さずに主スイッチング素子の制御端子および第２主端子間を接続する接続状態において、第１経路による接続および第４経路による接続のいずれを使用するかを設定可能であってよい。
【００１７】
駆動制御部は、主スイッチング素子のオン期間またはオフ期間において、主スイッチング素子と直列に接続された対向スイッチング素子のスイッチング前に、第１経路または第４経路による接続から第３経路による接続へと切替えてよい。
【００１８】
本発明の第２の態様においては、第１主端子および第２主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置を提供する。駆動装置は、電源の正側端子および制御端子の間を電気的に接続または切断する第１スイッチング素子を備えてよい。駆動装置は、電源の正側端子および第２主端子の間を電気的に接続または切断する第２スイッチング素子を備えてよい。駆動装置は、制御端子および電源の負側端子の間を電気的に接続または切断する第３スイッチング素子を備えてよい。駆動装置は、第２主端子および電源の負側端子の間を電気的に接続または切断する第４スイッチング素子を備えてよい。駆動装置は、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、および第４スイッチング素子を制御する駆動制御部を備えてよい。駆動制御部は、第１スイッチング素子および第４スイッチング素子を介して制御端子および第２主端子間を接続する第２経路による接続から第２スイッチング素子および第３スイッチング素子を介して制御端子および第２主端子間を接続する第３経路による接続への切替、ならびに、第３経路による接続から第２経路による接続への切替のうちの少なくとも１つの切替の間に、第１スイッチング素子および第２スイッチング素子を介して制御端子および第２主端子間を接続する第１経路による接続を行う期間、ならびに、第３スイッチング素子および第４スイッチング素子を介して制御端子および第２主端子間を接続する第４経路による接続を行う期間の少なくとも１つを設けてよい。
【００１９】
本発明の第３の態様においては、駆動装置と、主スイッチング素子とを備えるスイッチ装置を提供する。
【００２０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態に係るスイッチ装置１０の構成を示す。
【図２】本実施形態に係る駆動装置１１０の接続モードを示す。
【図３】本実施形態に係る主スイッチング素子１００の制御端子のバイアス電圧の遷移を示す第１の例である。
【図４】本実施形態に係る主スイッチング素子１００の制御端子のバイアス電圧の遷移を示す第２の例である。
【図５】本実施形態に係る主スイッチング素子１００の制御端子のバイアス電圧の遷移を示す第３の例である。
【図６】本実施形態に係る主スイッチング素子１００の制御端子のバイアス電圧の遷移を示す第４の例である。
【図７】本実施形態に係る駆動装置１１０の接続モードの変形例を示す。
【図８】第１変形例に係るスイッチ装置１０の構成を示す。
【図９】第１変形例に係る駆動装置１１０の接続モードを示す。
【図１０】第２変形例に係るスイッチ装置１０の構成を示す。
【図１１】第２変形例に係る駆動装置１１０の接続モードを示す。
【図１２】第３変形例に係るスイッチ装置１０の構成を示す。
【図１３】第３変形例に係る主スイッチング素子１１００ａ〜ｂの制御端子のバイアス電圧の遷移を示す。
【図１４】第４変形例に係るスイッチ装置１０の構成を示す。
【発明を実施するための形態】
【００２２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２３】
図１は、本実施形態に係るスイッチ装置１０の構成を示す。スイッチ装置１０は、主スイッチング素子１００と、駆動装置１１０と、電源１３０とを備える。主スイッチング素子１００は、一例としてパワー半導体素子であり、制御端子、第１主端子、および第２主端子を有し、制御端子に入力される電圧または電流に応じて、第１主端子および第２主端子の間を電気的に接続（オン）または切断（オフ）する。本実施形態において主スイッチング素子１００は、一例として制御端子としてゲート、第１主端子としてドレイン、第２主端子としてソースを有するｎＭＯＳトランジスタであり、第２主端子を基準とした制御端子の電圧（「バイアス電圧」とも示す。）、すなわち例えばゲート−ソース電圧Ｖｇｓが閾値電圧Ｖｔｈ以下の場合にオフとなり、ゲート−ソース電圧ＶｇｓがＶｔｈを超えるとオンとなる。
【００２４】
本実施形態においては主スイッチング素子１００がｎＭＯＳトランジスタである場合を例に説明するが、本願に記載の各実施形態は、制御端子をゲート、２つの主端子をドレインおよびソースと呼称するＭＯＳトランジスタ、制御端子をゲート、２つの主端子をコレクタおよびエミッタと呼称するＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ならびに、制御電極をベース、２つの主電極をコレクタおよびエミッタと呼称するバイポーラトランジスタといった様々なタイプの主スイッチング素子１００に適用可能である。
【００２５】
駆動装置１１０は、電源１３０から電源電圧Ｖｉｎの供給を受け、外部から入力される制御信号ＣＴＬに応じて主スイッチング素子１００の制御端子（図中ゲート）を駆動する。これにより、駆動装置１１０は、主スイッチング素子１００の第１主端子および第２主端子間（図中ドレイン−ソース間）のオン／オフを切替える。駆動装置１１０は、主スイッチング素子１００の制御端子および第２主端子、電源１３０の正側端子および負側端子、ならび制御信号ＣＴＬを入力または出力するための複数の端子を有する１または複数の集積回路によって実現されてもよく、複数のディスクリート部品の組み合わせによって実現されてもよい。駆動装置１１０は、第１スイッチング素子ＳＷ１と、第２スイッチング素子ＳＷ２と、第３スイッチング素子ＳＷ３と、第４スイッチング素子ＳＷ４と、駆動制御部１２０とを有する。
【００２６】
第１スイッチング素子ＳＷ１は、電源１３０の正側端子および主スイッチング素子１００の制御端子の間に設けられ、電源１３０の正側端子および主スイッチング素子１００の制御端子の間を電気的に接続または切断する。第２スイッチング素子ＳＷ２は、電源１３０の正側端子および主スイッチング素子１００の第２主端子の間に設けられ、電源１３０の正側端子および主スイッチング素子１００の第２主端子の間を電気的に接続または切断する。第３スイッチング素子ＳＷ３は、主スイッチング素子１００の制御端子および電源１３０の負側端子の間に設けられ、主スイッチング素子１００の制御端子および電源１３０の負側端子の間を電気的に接続または切断する。第４スイッチング素子ＳＷ４は、主スイッチング素子１００の第２主端子および電源１３０の負側端子の間に設けられ、主スイッチング素子１００の第２主端子および電源１３０の負側端子の間を電気的に接続または切断する。ここで、第１〜４スイッチング素子ＳＷ１〜４のそれぞれは、ＭＯＳトランジスタまたはバイポーラトランジスタ等の半導体スイッチング素子であってよく、制御端子（ゲートまたはベース）に入力される駆動信号に応じて主端子間（ドレイン−ソース間またはコレクタ−エミッタ間）の接続状態をオンまたはオフとする。本実施形態において第１〜４スイッチング素子ＳＷ１〜４のそれぞれは、一例としてｎＭＯＳトランジスタであり、ゲート−ソース電圧が閾値電圧以下の場合にオフとなり、ゲート−ソース電圧が閾値電圧を超えるとオンとなる。
【００２７】
なお、本願明細書において、「素子が２端子間に設けられる」等の表現は、特記しない限り「素子が２端子に直接電気的に接続されている」ものに限らず、その素子が他の素子等を介して端子に電気的に接続されていてもよいことを意味する。同様に、「素子Ａが素子Ｂに電気的に接続される」等の表現は、素子ＡおよびＢが直接電気的に接続されているものに限らず、他の素子等が間に接続された電気的な間接接続であってもよいことを意味する。
【００２８】
本実施形態において、第１スイッチング素子ＳＷ１を介した電源の正側端子および制御端子の間の第１接続抵抗をＲ１とし、第２スイッチング素子ＳＷ２を介した電源の正側端子および第２主端子の間の第２接続抵抗をＲ２とし、第３スイッチング素子ＳＷ３を介した制御端子および電源の負側端子の間の第３接続抵抗をＲ３とし、第４スイッチング素子ＳＷ４を介した第２主端子および電源の負側端子の間の第４接続抵抗をＲ４とする。これらの接続抵抗は、２点間に接続されるスイッチング素子およびその他の素子による合成抵抗であってよく、配線による抵抗を無視できない場合には配線抵抗を含めてもよい。２点間にスイッチング素子以外には配線しか設けられておらず、配線による抵抗を無視することができる場合には、スイッチング素子が接続状態である場合の抵抗に相当する。
【００２９】
駆動制御部１２０は、外部から入力される制御信号ＣＴＬに応じて、第１スイッチング素子ＳＷ１の制御端子を駆動する駆動信号Ｄ１、第２スイッチング素子ＳＷ２の制御端子を駆動する駆動信号Ｄ２、第３スイッチング素子ＳＷ３の制御端子を駆動する駆動信号Ｄ３、および第４スイッチング素子ＳＷ４の制御端子を駆動する駆動信号Ｄ４を出力して、第１〜４スイッチング素子ＳＷ１〜４を制御する。駆動制御部１２０は、ステートマシン等を含みうる専用ハードウェア回路により実現されてもよく、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等のプログラマブル回路により実現されてもよく、マイクロコントローラでのプログラム実行等により実現されてもよい。
【００３０】
電源１３０は、駆動装置１１０が主スイッチング素子１００の制御端子および第２主端子間に正のバイアス電圧または負のバイアス電圧を印加するために用いる電源電圧Ｖｉｎを正側端子および負側端子の間に発生する。
【００３１】
図２は、本実施形態に係る駆動装置１１０の接続モードを示す。駆動制御部１２０は、駆動信号Ｄ１〜Ｄ４の信号値を制御して、第１〜４スイッチング素子ＳＷ１〜４のオン／オフを切替えることにより、主スイッチング素子１００の制御端子および第２主端子の間の接続経路を切替える。これにより、駆動制御部１２０は、主スイッチング素子１００の制御端子に印加するバイアス電圧（またはバイアス電流）を切替えることができる。
【００３２】
接続モード１において、駆動制御部１２０は、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２を介して主スイッチング素子１００の制御端子および第２主端子間を接続するべく、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２をオンとし、第３スイッチング素子ＳＷ３および第４スイッチング素子ＳＷ４をオフとする。本実施形態において、駆動制御部１２０は、第１〜２スイッチング素子ＳＷ１〜２の制御端子に論理Ｈの駆動信号Ｄ１〜２を供給してこれらをオンとし、第３〜４スイッチング素子ＳＷ３〜４の制御端子に論理Ｌの駆動信号Ｄ３〜４を供給してこれらをオフとする。ここで、図１に示したように第１〜４スイッチング素子ＳＷ１〜４が寄生ダイオード（または逆並列に接続されたダイオード、以下同様。）を有する場合は、駆動制御部１２０は、論理Ｈの駆動信号を供給せずに寄生ダイオードを介してスイッチング素子を導通状態とするようにしてもよい。例えば、主スイッチング素子１００の制御端子の電圧が第２主端子の電圧よりも高い場合には、駆動制御部１２０は、駆動信号Ｄ１を論理Ｌとして第１スイッチング素子ＳＷ１を寄生ダイオードによる導通状態としてもよい。また、制御端子の電圧が第２主端子の電圧よりも低い場合には、駆動制御部１２０は、駆動信号Ｄ２を論理Ｌとして第２スイッチング素子ＳＷ２を寄生ダイオードによる導通状態としてもよい。なお、第１〜４スイッチング素子ＳＷ１〜４の少なくとも１つを寄生ダイオードを介した導通状態とする変形例については、図７に説明する。
【００３３】
接続モード１においては、駆動装置１１０は、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２を介して主スイッチング素子１００の制御端子および第２主端子間を接続する第１経路を形成する。第１経路においては、電源１３０は含まれておらず、制御端子および第２主端子間の電圧（図中「Ｖｇｓ（Ｖ）」）は安定状態でほぼ０となる。ただし、第１〜２スイッチング素子ＳＷ１〜２のいずれかを寄生ダイオードによる導通状態としている場合には、制御端子および第２主端子間に、寄生ダイオードの順方向電圧による電位差が生じる。第１経路における制御端子および第２主端子間の抵抗である第１経路抵抗（図中「ゲート駆動抵抗」）は、Ｒ１＋Ｒ２となる。
【００３４】
接続モード２において、駆動制御部１２０は、第１スイッチング素子ＳＷ１および第４スイッチング素子ＳＷ４を介して主スイッチング素子１００の制御端子および第２主端子間を接続するべく、第１スイッチング素子ＳＷ１および第４スイッチング素子ＳＷ４をオンとし、第２スイッチング素子ＳＷ２および第３スイッチング素子ＳＷ３をオフとする。本実施形態において、駆動制御部１２０は、第１スイッチング素子ＳＷ１および第４スイッチング素子ＳＷ４の制御端子に論理Ｈの駆動信号Ｄ１およびＤ４を供給してこれらをオンとし、第２〜３スイッチング素子ＳＷ２〜３の制御端子に論理Ｌの駆動信号Ｄ２〜３を供給してこれらをオフとする。
【００３５】
接続モード２においては、駆動装置１１０は、第１スイッチング素子ＳＷ１および第４スイッチング素子ＳＷ４を介して主スイッチング素子１００の制御端子および第２主端子間を接続する第２経路を形成する。第２経路においては、電源１３０が順方向（制御端子側を正側とする方向）に含まれており、制御端子および第２主端子間の電圧は安定状態で電源電圧Ｖｉｎとみなすことができる。第２経路における制御端子および第２主端子間の抵抗である第２経路抵抗は、Ｒ１＋Ｒ４となる。
【００３６】
接続モード３において、駆動制御部１２０は、第２スイッチング素子ＳＷ２および第３スイッチング素子ＳＷ３を介して主スイッチング素子１００の制御端子および第２主端子間を接続するべく、第２スイッチング素子ＳＷ２および第３スイッチング素子ＳＷ３をオンとし、第１スイッチング素子ＳＷ１および第４スイッチング素子ＳＷ４をオフとする。本実施形態において、駆動制御部１２０は、第２〜３スイッチング素子ＳＷ２〜３の制御端子に論理Ｈの駆動信号Ｄ２〜３を供給してこれらをオンとし、第１スイッチング素子ＳＷ１および第４スイッチング素子ＳＷ４の制御端子に論理Ｌの駆動信号Ｄ１およびＤ４を供給してこれらをオフとする。
【００３７】
接続モード３においては、駆動装置１１０は、第２スイッチング素子ＳＷ２および第３スイッチング素子ＳＷ３を介して主スイッチング素子１００の制御端子および第２主端子間を接続する第３経路を形成する。第３経路においては、電源１３０が逆方向（制御端子側を負側とする方向）に含まれており、制御端子および第２主端子間の電圧は安定状態で電源電圧Ｖｉｎの逆バイアス値、すなわち−Ｖｉｎとみなすことができる。第３経路における制御端子および第２主端子間の抵抗である第３経路抵抗は、Ｒ２＋Ｒ３となる。
【００３８】
接続モード４において、駆動制御部１２０は、第３スイッチング素子ＳＷ３および第４スイッチング素子ＳＷ４を介して主スイッチング素子１００の制御端子および第２主端子間を接続するべく、第３スイッチング素子ＳＷ３および第４スイッチング素子ＳＷ４をオンとし、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２をオフとする。本実施形態において、駆動制御部１２０は、第３〜４スイッチング素子ＳＷ３〜４の制御端子に論理Ｈの駆動信号Ｄ３〜４を供給してこれらをオンとし、第１〜２スイッチング素子ＳＷ１〜２の制御端子に論理Ｌの駆動信号Ｄ１〜２を供給してこれらをオフとする。駆動制御部１２０は、接続モード１と同様に、第３〜４スイッチング素子ＳＷ３〜４のいずれかを寄生ダイオードによる導通状態とするようにしてもよい。なお、第１〜４スイッチング素子ＳＷ１〜４の少なくとも１つを寄生ダイオードを介した導通状態とする変形例については、図７に説明する。
【００３９】
接続モード４においては、駆動装置１１０は、第３スイッチング素子ＳＷ３および第４スイッチング素子ＳＷ４を介して主スイッチング素子１００の制御端子および第２主端子間を接続する第４経路を形成する。第４経路においては、電源１３０は含まれておらず、制御端子および第２主端子間の電圧は安定状態でほぼ０となる。ただし、第３〜４スイッチング素子ＳＷ３〜４のいずれかを寄生ダイオードによる導通状態としている場合には、制御端子および第２主端子間に、寄生ダイオードの順方向電圧による電位差が生じる。第４経路における制御端子および第２主端子間の抵抗である第４経路抵抗は、Ｒ３＋Ｒ４となる。
【００４０】
本実施形態においては、主スイッチング素子１００の制御端子に対し、正のバイアス電圧を供給する場合、負のバイアス電圧を供給する場合、および０Ｖのバイアス電圧を供給する場合のそれぞれにおいて主スイッチング素子１００のスイッチング状態の遷移速度を良好に設定するべく、各経路抵抗の抵抗値を適切に設定しておく。このように設定された駆動装置１１０においては、第１経路抵抗、第２経路抵抗、第３経路抵抗、第４経路抵抗のうち少なくとも１つの抵抗値が他の少なくとも１つの抵抗値と異なる。
【００４１】
例えば、第２経路抵抗および第３経路抵抗は、抵抗値が異なってよい。一例として、主スイッチング素子１００のターンオンをターンオフと比較して緩やかにする場合、第２経路抵抗は、第３経路抵抗よりも大きく設定されてよい。
【００４２】
また例えば、第１経路抵抗および第４経路抵抗は、抵抗値が異なってよい。主スイッチング素子１００の制御端子を同じ０バイアスとする第１経路および第４経路の抵抗値を変えることにより、駆動装置１１０は、高い経路抵抗の０バイアスおよび低い経路抵抗の０バイアスを使い分けることが可能となる。
【００４３】
このような好適な経路抵抗を実現するために、駆動装置１１０は、第１接続抵抗Ｒ１、第２接続抵抗Ｒ２、第３接続抵抗Ｒ３、および第４接続抵抗Ｒ４のうち少なくとも１つの抵抗値が他の少なくとも１つの抵抗値と異なるように設定されてよい。例えば、第１接続抵抗Ｒ１および第２接続抵抗Ｒ２を等しく設定し、第３接続抵抗Ｒ３を第４接続抵抗Ｒ４よりも小さく設定すれば、第２経路抵抗Ｒ１＋Ｒ４は第３経路抵抗Ｒ２＋Ｒ３よりも大きくなり、主スイッチング素子１００のターンオンをターンオフと比較して緩やかに設定することができる。
【００４４】
ここで、「抵抗値が異なる」とは、抵抗値が実質的に異なることを意味し、異なる抵抗値に設計されていることを意味する。したがって、同一抵抗値に設計された各経路及び／又は各接続の抵抗値が製造誤差によってばらつきが生じたものとは異なる。このような抵抗値の実質的な相違は、例えば１％以上、３％以上、５％以上、１０％以上、または２０％以上等といった有意な抵抗値の差として観測されてよく、使用する抵抗の精度の範囲を超える抵抗値の差として観測されてもよい。
【００４５】
図３は、本実施形態に係る主スイッチング素子１００の制御端子のバイアス電圧の遷移を示す第１の例である。本例においては、駆動装置１１０は、主スイッチング素子１００の制御端子のバイアス電圧Ｖｇｓを＋Ｖｉｎから−Ｖｉｎに変化させることによって主スイッチング素子１００をターンオフする。
【００４６】
時刻ｔ１より前において、駆動制御部１２０は、主スイッチング素子１００をオン状態とさせることを指示する制御信号ＣＴＬ（例えば論理Ｈ）を入力している。これを受けて、駆動制御部１２０は、駆動装置１１０を接続モード２とし、主スイッチング素子１００の制御端子に＋Ｖｉｎのバイアス電圧Ｖｇｓを供給している。例えば、主スイッチング素子１００の閾値電圧が３〜８Ｖの場合、＋Ｖｉｎは１０〜２０Ｖであってよい。これにより、主スイッチング素子１００は、オン状態となっている。
【００４７】
時刻ｔ１において、駆動制御部１２０は、主スイッチング素子１００をオフ状態に切替えることを指示する制御信号ＣＴＬ（例えば論理Ｌ）を入力する。これを受けて、駆動制御部１２０は、駆動装置１１０を接続モード１（または接続モード４）とし、バイアス電圧Ｖｇｓを＋Ｖｉｎから０Ｖまで低下させる。ここで、主スイッチング素子１００の閾値電圧ＶｔｈがＶｉｎと０Ｖとの間の値（例えば３〜８Ｖ）の場合、主スイッチング素子１００はターンオフされる。
【００４８】
ここで、スイッチ装置１０が設けられる系の特性によっては、主スイッチング素子１００がオン状態からオフ状態に変化し主スイッチング素子１００を流れる電流が急激に減少すると、第１主端子および第２主端子の間の電圧がほぼ０Ｖから高電圧に急激に上昇する可能性がある。このような場合、バイアス電圧Ｖｇｓが持ち上げられてしまい、主スイッチング素子１００は、接続モード１（または４）においても誤オンとなってしまう可能性がある。そこで、駆動制御部１２０は、時刻ｔ２において、主スイッチング素子１００を確実にオフ状態とするべく第１〜４スイッチング素子ＳＷ１〜４を接続モード３とし、制御端子に負のバイアス電圧−Ｖｉｎを印加する。
【００４９】
この場合において、駆動制御部１２０は、時刻ｔ１およびｔ２の間にバイアス電圧Ｖｇｓが実質的に０Ｖに維持される期間が予め定められた最低維持期間以上となるように、時刻ｔ１からｔ２の間における接続モード１または接続モード４の期間を予め定められた期間以上としてもよい。この最低維持期間は、主スイッチング素子１００のターンオンまたはターンオフに伴う第１〜２主端子間の電圧または電流の遷移時間より長くてもよく、例えば数百ｎｓ以上であってよい。これにより、駆動装置１１０は、主スイッチング素子１００の制御端子のバイアス電圧を＋Ｖｉｎから−Ｖｉｎまで一気に変化させず、一旦確実に０Ｖとしてから−Ｖｉｎまでの遷移を開始させることができ、スイッチングによるスパイク等のノイズ発生を抑えることができる。
【００５０】
駆動制御部１２０は、主スイッチング素子１００のターンオフを終了すると、主スイッチング素子１００の制御端子を負のバイアス電圧−Ｖｉｎのまま維持してもよい。これに代えて、駆動制御部１２０は、図中破線で示したように、主スイッチング素子１００のスイッチングにおいて、第２経路による接続（接続モード２）から第３経路による接続（接続モード３）へと切替えた後、時刻ｔ３において第１経路による接続（接続モード１）または第４経路による接続（接続モード４）へと切替えてスイッチングを終了させてもよい。主スイッチング素子１００が電圧制御型のスイッチング素子の場合、負バイアスを維持しても制御端子および第２主端子の間の経路に電流はほとんど流れないが、主スイッチング素子１００のオフ期間が長い場合には制御端子を負のバイアスから０バイアスに切替えることによって主スイッチング素子１００のゲートリーク電流による電源１３０の電力消費を抑えることができる。また、主スイッチング素子１００にバイアス電圧を印加する期間を短くすることができるので、主スイッチング素子１００の耐用期間を延ばすこともできる。また、制御端子および第２主端子の間に例えばプルダウン用等の有限の抵抗がある場合、または主スイッチング素子１００が電流制御型のスイッチング素子の場合等においても、駆動制御部１２０は、上記の動作によって電源１３０の電力消費を抑えることができる。
【００５１】
更に、第３経路抵抗の大きさは、主スイッチング素子１００をターンオフする目標遷移速度に応じて設定され、急激な電流変化が生じるのを避けるべくある程度大きな値に設定される場合がある。これに対し、主スイッチング素子１００がオフとなった後の定常状態においては、ノイズ耐性を高めるべく主スイッチング素子１００の制御端子および第２主端子の間の抵抗を小さくすることが望ましい場合がある。そこで、駆動制御部１２０は、主スイッチング素子１００のスイッチングにおいて、第２経路による接続から第３経路による接続へと切替えた後に第１経路による接続および第４経路による接続のうち経路抵抗がより小さい経路による接続へと切替えてスイッチングを終了させるようにしてもよい。ここで時刻ｔ３以降に用いる第１経路または第４経路の経路抵抗を第３経路抵抗よりも低く設定しておけば、駆動制御部１２０は、主スイッチング素子１００がオフとなった後の定常状態において制御端子のバイアス電圧をより安定的に０Ｖに維持することができる。
【００５２】
以上において、時刻ｔ１からｔ２の間に用いられる第１経路または第４経路の経路抵抗、時刻ｔ２からｔ３の間に用いられる第３経路の経路抵抗、および時刻ｔ３以降に用いられる第１経路または第４経路の経路抵抗は、それぞれの期間において好適な抵抗値となるよう少なくとも１つが異なる抵抗値に設定されてもよい。
【００５３】
駆動制御部１２０は、以上に示したような制御端子の電圧波形を規定する各種のパラメータを、予め固定値として有してよく、これに代えて、外部の装置からの指示を受けて駆動制御部１２０内部のレジスタ等に設定可能とする機能、または駆動装置１１０の端子を介して設定可能とする機能等を有してもよい。このようなパラメータは、例えば、接続モード２および接続モード３の間に設ける接続モード１（接続モード４）の期間（時刻ｔ１からｔ２までの期間）、および接続モード３とする期間（時刻ｔ２からｔ３までの期間）である。
【００５４】
また、駆動制御部１２０は、電源１３０を介さずに主スイッチング素子１００の制御端子および第２主端子間を接続する接続状態において、第１経路による接続および第４経路による接続のいずれを使用するかを設定可能であってもよい。駆動制御部１２０は、この設定を、ターンオフ期間、ターンオン期間、およびターンオフ後のオフ期間等の複数種類の期間のそれぞれについて個別に設定可能としてもよい。
【００５５】
また、駆動制御部１２０は、主スイッチング素子１００のターンオフ遷移中の時刻ｔ１からｔ２の間に制御端子を０バイアスとするために用いる経路と、主スイッチング素子１００のターンオフ後の時刻ｔ３以降に制御端子を０バイアスとするために用いる経路とを、同じ経路としてもよく、異なる経路としてもよい。例えば、駆動制御部１２０は、第１経路および第４経路の一方をターンオフ用の経路として時刻ｔ１からｔ２の間および時刻ｔ３以降の両方で用いてもよい。この場合、駆動制御部１２０は、第１経路および第４経路の他方を別の目的で用いることができる。また、駆動制御部１２０は、上記のようにターンオフ遷移期間に第１経路および第４経路の一方を用い、ターンオフ後に他方の経路を用いることで、経路抵抗を異ならせてよい。
【００５６】
なお、主スイッチング素子１００のターンオンまたはターンオフ時に主スイッチング素子１００の制御端子を一旦負のバイアスに切替えた後に０バイアス（または絶対値が小さいバイアス）にして遷移を終了させるスイッチングシーケンスは、正のバイアス電圧、負のバイアス電圧、および中間のバイアス電圧を出力可能な各種の駆動装置１１０においても採用可能である。すなわち例えば、２以上の電源を入力する駆動装置１１０、または第１〜４接続抵抗Ｒ１〜４の抵抗値が実質的に同一である駆動装置１１０においてもこのようなスイッチングシーケンスを採用することができる。
【００５７】
図４は、本実施形態に係る主スイッチング素子１００の制御端子のバイアス電圧の遷移を示す第２の例である。本例においては、駆動装置１１０は、第１の例においてターンオフされた主スイッチング素子１００の制御端子のバイアス電圧Ｖｇｓを＋Ｖｉｎに変化させることによって主スイッチング素子１００をターンオンする。
【００５８】
第１の例に示した主スイッチング素子１００のターンオフの終了時に主スイッチング素子１００の制御端子を負のバイアスとしたままである場合、駆動装置１１０は接続モード３となっている。この場合、駆動制御部１２０は、時刻ｔ４において、主スイッチング素子１００をオン状態とさせることを指示する制御信号ＣＴＬ（例えば論理Ｈ）を入力する。これを受けて、駆動制御部１２０は、駆動装置１１０を接続モード１（または接続モード４）とし、主スイッチング素子１００の制御端子のバイアス電圧Ｖｇｓを−Ｖｉｎから０Ｖまで上昇させる。主スイッチング素子１００の閾値電圧ＶｔｈがＶｉｎと０Ｖとの間の値である場合、主スイッチング素子１００はオフ状態を継続する。
【００５９】
時刻ｔ５において、駆動制御部１２０は、駆動装置１１０を接続モード２とし、バイアス電圧Ｖｇｓを＋Ｖｉｎまで上昇させて、主スイッチング素子１００をターンオンさせる。ここで、第１の例における時刻ｔ１からｔ２の間の期間と同様に、駆動制御部１２０は、時刻ｔ４およびｔ５の間に主スイッチング素子１００の制御端子のバイアス電圧が実質的に０Ｖに維持される期間が予め定められた最低維持期間以上となるように、接続モード１または接続モード４とする期間を予め定められた期間以上としてもよい。この最低維持期間は、主スイッチング素子１００のターンオンまたはターンオフに伴う第１〜２主端子間の電圧または電流の遷移時間より長くてもよく、例えば数百ｎｓ以上の値であってよい。
【００６０】
なお、第１の例に示した主スイッチング素子１００のターンオフの終了時に主スイッチング素子１００の制御端子を０バイアスとしている場合、駆動制御部１２０は、時刻ｔ５において、主スイッチング素子１００をオン状態とさせることを指示する制御信号ＣＴＬ（例えば論理Ｈ）を入力して上記の動作を行ってよい。
【００６１】
以上において、時刻ｔ４からｔ５の間に用いられる第１経路または第４経路の経路抵抗、および時刻ｔ５以降に用いられる第１経路または第４経路の経路抵抗は、それぞれの期間において好適な抵抗値となるよう少なくとも１つが異なる抵抗値に設定されてもよい。
【００６２】
駆動制御部１２０は、接続モード３および接続モード２の間に設ける接続モード１（接続モード４）の期間（時刻ｔ１からｔ２までの期間）等のパラメータを、予め固定値として有してよく、これに代えて駆動制御部１２０に対して設定可能であってもよい。
【００６３】
図５は、本実施形態に係る主スイッチング素子１００の制御端子のバイアス電圧の遷移を示す第３の例である。駆動制御部１２０は、第２経路による接続から第３経路による接続への切替（例えばバイアス電圧を＋Ｖｉｎから−Ｖｉｎとする切替）および第３経路による接続から第２経路による接続への切替（例えばバイアス電圧を−Ｖｉｎから＋Ｖｉｎとする切替）のうちの少なくとも１つの切替の間に、第１経路による接続を行う期間および第４経路による接続を行う期間の両方を設けるようにしてもよい。これにより、駆動制御部１２０は、主スイッチング素子１００のターンオン及び／又はターンオフの遷移期間中に、異なる抵抗値の第１経路抵抗および第４経路抵抗を用いて制御端子の電圧波形をより好適に設定することができる。
【００６４】
本例は、第１の例において、駆動制御部１２０が、第２経路による接続から第３経路による接続への切替の間（すなわち時刻ｔ１からｔ２の間）に、第４経路による接続を行う期間および第１経路による接続を行う期間の両方を設けるようにした変形例である。時刻ｔ１において、駆動制御部１２０は、主スイッチング素子１００をオフ状態に切替えることを指示する制御信号ＣＴＬ（例えば論理Ｌ）を入力する。これを受けて、駆動制御部１２０は、第１〜４スイッチング素子ＳＷ１〜４を接続モード４とし、主スイッチング素子１００の制御端子のバイアス電圧Ｖｇｓを＋Ｖｉｎから低下させ始める。駆動制御部１２０は、バイアス電圧Ｖｇｓが閾値電圧Ｖｔｈより大きい値までバイアス電圧を低下させる。これに代えて、駆動制御部１２０は、バイアス電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となるまでバイアス電圧を低下させてもよい。
【００６５】
時刻ｔ１'において、駆動制御部１２０は、駆動装置１１０を接続モード１とし、バイアス電圧Ｖｇｓを時刻ｔ１'における電圧値から更に低下させて０バイアスへと変化させる。主スイッチング素子１００の閾値電圧ＶｔｈがＶｉｎと０Ｖとの間の値（例えば３〜８Ｖ）の場合、主スイッチング素子１００はターンオフされる。
【００６６】
ここで駆動制御部１２０は、第２経路による接続から第３経路による接続への切替の間に、第１経路による接続および第４経路による接続のうち抵抗が大きい経路による接続に切替えた後に第１経路による接続および第４経路による接続のうち抵抗が小さい経路による接続に切替えるようにしてよい。本例において、接続モード４における第４経路抵抗を、接続モード１における第１経路抵抗よりも大きな値としておけば、時刻ｔ１からｔ１'の間におけるバイアス電圧の変化は、時刻ｔ１'からｔ２の間におけるバイアス電圧の変化と比べて緩やかとなる。これにより、駆動装置１１０は、ターンオフ開始直後における主スイッチング素子１００の第１主端子の電圧変化速度を抑えることができ、誤作動が発生する可能性を低減することができる。
【００６７】
駆動制御部１２０は、接続モード２および接続モード３の間に設ける接続モード４の期間（時刻ｔ１からｔ１'までの期間）、および接続モード１の期間（時刻ｔ１'からｔ２までの期間）等のパラメータを、予め固定値として有してよく、これに代えて設定可能としてもよい。また、駆動装置１１０は、主スイッチング素子１００の制御端子の電圧が予め定められた電圧以下となったか否かを判定する比較器を有してもよく、駆動制御部１２０は、この比較器の比較結果を用いて時刻ｔ１'のタイミングを検出してよい。
【００６８】
本例においては、時刻ｔ１からｔ２までの期間において、駆動制御部１２０が第１〜４スイッチング素子ＳＷ１〜４を接続モード４、１の順に切替える例を示したが、駆動制御部１２０は、接続モードを１、４の順に切替えてもよい。また、時刻ｔ１からｔ２までの期間において、駆動制御部１２０は、接続モード１および４のうちまず経路抵抗が小さい接続モードとした後に経路抵抗が大きい接続モードに切替えるようにしてもよい。更に、駆動制御部１２０は、時刻ｔ１からｔ２までの期間において、接続モード４、１、４の順に切替える等、３以上の接続モードを順に切替えてもよい。
【００６９】
図６は、本実施形態に係る主スイッチング素子１００の制御端子のバイアス電圧の遷移を示す第４の例である。本例は、第２の例において、駆動制御部１２０が、第３経路による接続から第２経路による接続への切替の間（すなわち時刻ｔ４からｔ５の間）に、第４経路による接続を行う期間および第１経路による接続を行う期間の両方を設けるようにした変形例である。時刻ｔ４において、駆動制御部１２０は、主スイッチング素子１００をオン状態とさせることを指示する制御信号ＣＴＬ（例えば論理Ｈ）を入力する。これを受けて、駆動制御部１２０は、駆動装置１１０を接続モード４とし、主スイッチング素子１００の制御端子のバイアス電圧Ｖｇｓを−Ｖｉｎから上昇させ始める。
【００７０】
時刻ｔ４'において、駆動制御部１２０は、駆動装置１１０を接続モード１とし、バイアス電圧Ｖｇｓを時刻ｔ４'における電圧値から更に上昇させて０バイアスへと変化させる。
【００７１】
ここで駆動制御部１２０は、第３経路による接続から第２経路による接続への切替の間に、第１経路による接続および第４経路による接続のうち抵抗が大きい経路による接続に切替えた後に第１経路による接続および第４経路による接続のうち抵抗が小さい経路による接続に切替えるようにしてよい。本例において、接続モード４における第４経路抵抗を、接続モード１における第１経路抵抗よりも大きな値としておけば、時刻ｔ４からｔ４'の間におけるバイアス電圧の変化は、時刻ｔ４'からｔ５の間におけるバイアス電圧の変化と比べて緩やかとなる。これにより、駆動装置１１０は、ターンオン開始直後における主スイッチング素子１００の第１主端子の電圧変化速度を抑えることができ、誤作動が発生する可能性を低減することができる。
【００７２】
駆動制御部１２０は、接続モード３および接続モード２の間に設ける接続モード４の期間（時刻ｔ４からｔ４'までの期間）、および接続モード１の期間（時刻ｔ４'からｔ５までの期間）等のパラメータを、予め固定値として有してよく、これに代えて駆動制御部１２０に対して設定可能であってもよい。また、駆動装置１１０は、主スイッチング素子１００の制御端子の電圧が予め定められた電圧以上となったか否かを判定する比較器を有してもよく、駆動制御部１２０は、この比較器の比較結果を用いて時刻ｔ４'のタイミングを検出してよい。
【００７３】
本例においては、時刻ｔ４からｔ５までの期間において、駆動制御部１２０が第１〜４スイッチング素子ＳＷ１〜４を接続モード４、１の順に切替える例を示したが、駆動制御部１２０は、接続モードを１、４の順に切替えてもよい。また、時刻ｔ４からｔ５までの期間において、駆動制御部１２０は、接続モード１および４のうちまず経路抵抗が小さい接続モードとした後に経路抵抗が大きい接続モードに切替えるようにしてもよい。更に、駆動制御部１２０は、時刻ｔ４からｔ５までの期間において、接続モード４、１、４の順に切替える等、３以上の接続モードを順に切替えてもよい。
【００７４】
なお、主スイッチング素子１００が正の閾値電圧を有する場合において、第１経路および第２経路の誘導成分が十分に抑えられていれば、駆動装置１１０は、時刻ｔ４からｔ５までの期間の間に第１経路および第４経路のうち経路抵抗が小さい経路を用いたとしてもバイアス電圧Ｖｇｓのオーバーシュートを抑えることができ、時刻ｔ４からｔ５までの期間において主スイッチング素子１００の誤オンを防ぐことができる。このような場合には、駆動制御部１２０は、主スイッチング素子１００のターンオフ時には図５に示したバイアス電圧波形を用い、ターンオン時には図４に示したバイアス電圧波形を用いてもよい。
【００７５】
図７は、本実施形態に係る駆動装置１１０の接続モードの変形例を示す。本変形例において、駆動制御部１２０は、第１〜４スイッチング素子ＳＷ１〜４のオン／オフのパターンを示す接続コードを用いて主スイッチング素子１００の制御端子および第２主端子の間の接続経路を制御する。一例として、接続コードは、第１〜４スイッチング素子ＳＷ１〜４のそれぞれに対応して１ビットのフィールドを有し、各ビットが対応するスイッチング素子のオンまたはオフを示す値を有してよい。本変形例においては、接続コードは、ビット０（最上位ビット）が第１スイッチング素子ＳＷ１のオン／オフ状態、ビット１が第２スイッチング素子ＳＷ２のオン／オフ状態、ビット２が第３スイッチング素子ＳＷ３のオン／オフ状態、ビット３（最下位ビット）が第４スイッチング素子ＳＷ４のオン／オフ状態を示し、各ビットは対応するスイッチング素子がオンの場合に「０」、オフの場合に「１」とされる。
【００７６】
接続コード３（２進数の００１１）、６（０１１０）、９（１００１）、および１２（１１００）の接続モードは、図２における接続モード１〜４と同様である。
【００７７】
接続コード７（０１１１）、１１（１０１１）、１３（１１０１）、および１４（１１１０）の接続モードにおいては、第１〜４スイッチング素子ＳＷ１〜４のうちの１つがオンとなり、残りがオフとなる。これらの接続モードにおいては、主スイッチング素子１００の制御端子および第２主端子の電位差に応じて、オフであるスイッチング素子の１つが寄生ダイオードを介した導通状態となる。
【００７８】
接続コード７の接続モードにおいては、第１スイッチング素子ＳＷ１はオンとなり、第２スイッチング素子ＳＷ２は、制御端子の電位が第２主端子の電位よりも寄生ダイオードの順方向電圧降下Ｖｄ２以上低い場合に寄生ダイオードによる導通状態となる。この場合、主スイッチング素子１００の制御端子のバイアス電圧は安定状態において−Ｖｄ２となり、制御端子および第２主端子の間の経路抵抗は抵抗Ｒ１＋寄生ダイオードの抵抗Ｒｄ２となる。ここで寄生ダイオードが許容電流の範囲で電流を流す場合は、経路抵抗は、実質的に抵抗Ｒ１とみなせる。
【００７９】
接続コード１１の接続モードにおいては、第２スイッチング素子ＳＷ２はオンとなり、第１スイッチング素子ＳＷ１は、制御端子の電位が第２主端子の電位よりも寄生ダイオードの順方向電圧降下Ｖｄ１以上高い場合に寄生ダイオードによる導通状態となる。この場合、制御端子のバイアス電圧は安定状態においてＶｄ１となり、制御端子および第２主端子の間の経路抵抗は寄生ダイオードの抵抗Ｒｄ１＋抵抗Ｒ２となる。ここで寄生ダイオードが許容電流の範囲で電流を流す場合は、経路抵抗は、実質的に抵抗Ｒ２とみなせる。
【００８０】
接続コード１３の接続モードにおいては、第３スイッチング素子ＳＷ３はオンとなり、第４スイッチング素子ＳＷ４は、制御端子の電位が第２主端子の電位よりも寄生ダイオードの順方向電圧降下Ｖｄ４以上高い場合に寄生ダイオードによる導通状態となる。この場合、制御端子のバイアス電圧は安定状態においてＶｄ４となり、制御端子および第２主端子の間の経路抵抗は抵抗Ｒ３＋寄生ダイオードの抵抗Ｒｄ４となる。ここで寄生ダイオードが許容電流の範囲で電流を流す場合は、経路抵抗は、実質的に抵抗Ｒ３とみなせる。
【００８１】
接続コード１４の接続モードにおいては、第４スイッチング素子ＳＷ４はオンとなり、第３スイッチング素子ＳＷ３は、制御端子の電位が第２主端子の電位よりも寄生ダイオードの順方向電圧降下Ｖｄ３以上低い場合に寄生ダイオードによる導通状態となる。この場合、制御端子のバイアス電圧は、安定状態において−Ｖｄ３となり、制御端子および第２主端子の間の経路抵抗は、寄生ダイオードの抵抗Ｒｄ３＋抵抗Ｒ４となる。ここで寄生ダイオードが許容電流の範囲で電流を流す場合は、経路抵抗は、実質的に抵抗Ｒ４とみなせる。
【００８２】
接続コード０（００００）、１（０００１）、２（００１０）、４（０１００）、５（０１０１）、８（１０００）、および１０（１０１０）の接続モードにおいては、第１スイッチング素子ＳＷ１および第３スイッチング素子ＳＷ３の両方、または、第２スイッチング素子ＳＷ２および第４スイッチング素子ＳＷ４の両方がオンとなり、電源１３０が短絡される。したがって、駆動制御部１２０は、本接続モードを使用しないように構成されてもよく、本図においてゲート−ソース電圧Ｖｇｓおよびゲート駆動抵抗の欄は「−」としている。ただし、抵抗Ｒ１＋Ｒ３および抵抗Ｒ２＋Ｒ４の少なくとも一方が十分に大きく短絡によるスイッチング素子の故障および消費電力増加が問題とならない場合には、駆動制御部１２０は、抵抗が十分大きい経路の２つのスイッチング素子をオンとする接続モードを活用してもよく、その場合における主スイッチング素子１００の制御端子および第２主端子間の電圧は以下のとおりとなる。
【００８３】
接続コード０の接続モードにおいては、安定状態における主スイッチング素子１００の制御端子の電圧は、電源１３０の負側端子の電位を基準としてＶｉｎを抵抗Ｒ１およびＲ３により抵抗分圧した電圧となり、主スイッチング素子１００の第２主端子の電圧は、電源１３０の負側端子の電位を基準としてＶｉｎを抵抗Ｒ２およびＲ４により抵抗分圧した電圧となり、これらの差が制御端子および第２主端子間の電圧となる。
【００８４】
接続コード１の接続モードにおいては、主スイッチング素子１００の制御端子のバイアス電圧は、安定状態において−Ｖｉｎ×Ｒ１／（Ｒ１＋Ｒ３）となる。接続コード２の接続モードにおいては、バイアス電圧は、安定状態においてＶｉｎ×Ｒ２／（Ｒ２＋Ｒ４）となる。接続コード４の接続モードにおいては、バイアス電圧は、安定状態においてＶｉｎ×Ｒ３／（Ｒ１＋Ｒ３）となる。接続コード８の接続モードにおいては、バイアス電圧は、安定状態において、−Ｖｉｎ×Ｒ２／（Ｒ２＋Ｒ４）となる。
【００８５】
接続コード５の接続モードにおいては、主スイッチング素子１００の制御端子の電圧は、電源１３０の正側端子および負側端子を抵抗Ｒ１およびＲ３により分圧した電圧となる。例えば、駆動制御部１２０は、第２スイッチング素子ＳＷ２の寄生ダイオードが導通状態となる状況で本接続モードを選択することにより、主スイッチング素子１００の制御端子のバイアス電圧を−Ｖｉｎ×Ｒ１／（Ｒ１＋Ｒ３）−Ｖｄ２とすることができる。また、駆動制御部１２０は、第４スイッチング素子ＳＷ４の寄生ダイオードが導通状態となる状況で本接続モードを選択することにより、バイアス電圧をＶｉｎ×Ｒ３／（Ｒ１＋Ｒ３）＋Ｖｄ４とすることができる。
【００８６】
接続コード１０の接続モードにおいては、主スイッチング素子１００の第２主端子の電圧は、電源１３０の正側端子および負側端子を抵抗Ｒ２およびＲ４により分圧した電圧となる。例えば、駆動制御部１２０は、第１スイッチング素子ＳＷ１の寄生ダイオードが導通状態となる状況で本接続モードを選択することにより、バイアス電圧をＶｉｎ×Ｒ２／（Ｒ２＋Ｒ４）＋Ｖｄ１とすることができる。また、駆動制御部１２０は、第３スイッチング素子ＳＷ３の寄生ダイオードが導通状態となる状況で本接続モードを選択することにより、バイアス電圧を−Ｖｉｎ×Ｒ４／（Ｒ２＋Ｒ４）−Ｖｄ３とすることができる。
【００８７】
接続コード１５（２進数の「１１１１」）の接続モードにおいては、第１〜４スイッチング素子ＳＷ１〜４の全てがオフとなる。駆動装置１１０の外部において主スイッチング素子１００の制御端子および第２主端子間に比較的高い保護抵抗等が接続されている場合、駆動制御部１２０は、故障が検出されたことに応じて本接続モードを選択するようにしてもよい。
【００８８】
駆動装置１１０は、接続コード３、６、９、および１２の各接続モードに加え、またはこれに代えて、必要に応じて他の接続コードに対応する接続モードを使用することで、バイアス電圧およびゲート−ソース抵抗をより細かく制御することが可能となる。
【００８９】
図８は、第１変形例に係るスイッチ装置１０の構成を示す。本変形例において図１と同じ符号を付した構成要素は、図１と同様の構成および機能を有するので、以下必要な場合を除き説明を省略する。
【００９０】
駆動装置１１０は、第２接続抵抗Ｒ２および第４接続抵抗Ｒ４の少なくとも１つが、第１接続抵抗Ｒ１および第３接続抵抗Ｒ３よりも大きい構成を採ってよい。本変形例において、駆動装置１１０は、第２接続経路に設けられた抵抗７８０と、第４接続経路に設けられた抵抗７９０とを更に備える。
【００９１】
抵抗７８０は、第１抵抗素子の一例であり、電源１３０の正側端子および主スイッチング素子１００の第２主端子の間に第２スイッチング素子ＳＷ２と直列に接続される。抵抗７８０は、ポリシリコン抵抗等の集積回路上に形成可能な抵抗素子であってよい。これにより、第２接続経路における第２接続抵抗Ｒ２は、第２スイッチング素子ＳＷ２の抵抗Ｒ２ａと抵抗７８０の抵抗Ｒ２ｂとの和となる。抵抗７９０は、第２抵抗素子の一例であり、主スイッチング素子１００の第２主端子および電源１３０の負側端子の間に第４スイッチング素子と直列に接続される。抵抗７９０もまた、集積回路上に形成可能なポリシリコン抵抗等の抵抗素子であってよい。これにより、第４接続経路における第４接続抵抗Ｒ４は、第４スイッチング素子ＳＷ４の抵抗Ｒ４ａと抵抗７９０の抵抗Ｒ４ｂとの和となる。
【００９２】
図９は、第１変形例に係るスイッチ装置１０の接続モードを示す。本図は、図２における第２接続抵抗Ｒ２をＲ２ａ＋Ｒ２ｂに置き換え、第４接続抵抗Ｒ４をＲ４ａ＋Ｒ４ｂに置き換えたものであり、他の点については図２と同様である。
【００９３】
第１〜４接続経路のうちの少なくとも１つにおいて、第１〜４スイッチング素子ＳＷ１〜４と直列に抵抗素子を接続することにより、同一のスイッチング素子を用いた場合においても各接続経路の接続抵抗を調整することができる。これにより、接続モード１〜４のそれぞれの経路抵抗を好適な値に設定することができる。
【００９４】
なお、第１〜４スイッチング素子ＳＷ１〜４に対して抵抗を直列に接続するのに代えて、またはこれに加えて、第１〜４スイッチング素子ＳＷ１〜４のチャネル幅及び／又はチャネル長を変えること等により第１〜４スイッチング素子ＳＷ１〜４自体のオン抵抗を調整してもよい。
【００９５】
また、駆動装置１１０は、各接続モードにおいて経路抵抗が好ましい大きさとなるように、抵抗７８０を備えるが抵抗７９０を備えない構成、または抵抗７８０は備えないが抵抗７９０を備える構成のような、抵抗７８０および抵抗７９０のうちの１つを備える構成をとってもよい。また、駆動装置１１０は、第１接続経路および第２接続経路の少なくとも１つに第１〜２スイッチング素子ＳＷ１〜２と直列に接続された抵抗素子を有してもよい。
【００９６】
以上の第１変形例に係るスイッチ装置１０においても、図１〜６に示したスイッチ装置１０と同様に、図７に示したような各種の接続モードの少なくとも１つを採用してもよい。
【００９７】
図１０は、第２変形例に係るスイッチ装置１０の構成を示す。本変形例において図１と同じ符号を付した構成要素は、図１と同様の構成および機能を有するので、以下必要な場合を除き説明を省略する。
【００９８】
本変形例において、スイッチ装置１０は、電源１３０および電源９３０の２つの電源を備える。電源１３０は、第１の電源の一例であり、駆動装置１１０が主スイッチング素子１００の制御端子および第２主端子間に正のバイアス電圧を印加させるために用いる電源電圧Ｖｉｎ１を正側端子および負側端子の間に発生する。電源９３０は、第２の電源の一例であり、駆動装置１１０が主スイッチング素子１００の制御端子および第２主端子間に負のバイアス電圧を印加させるために用いる電源電圧Ｖｉｎ２を正側端子および負側端子の間に発生する。ここで、電源９３０は、電源１３０とは出力電圧が異なる。
【００９９】
本変形例において、駆動装置１１０内の第１スイッチング素子ＳＷ１は、電源１３０の正側端子および主スイッチング素子１００の制御端子の間に電気的に接続される。第２スイッチング素子ＳＷ２は、電源９３０の正側端子および第２主端子の間に電気的に接続される。第３スイッチング素子ＳＷ３は、主スイッチング素子１００の制御端子と電源１３０および電源９３０の負側端子との間に電気的に接続される。第４スイッチング素子は、主スイッチング素子１００の第２主端子と電源１３０および電源９３０の負側端子の間に電気的に接続される。
【０１００】
また、本変形例において、駆動装置１１０は、第４接続経路に設けられた抵抗９９０を更に備える。抵抗９９０は、第２抵抗素子の一例であり、主スイッチング素子１００の第２主端子および電源１３０の負側端子の間に第４スイッチング素子と直列に接続される。抵抗９９０は、集積回路上に形成可能なポリシリコン抵抗等の抵抗素子であってよい。これにより、第４接続経路における第４接続抵抗Ｒ４は、第４スイッチング素子ＳＷ４の抵抗Ｒ４ａと抵抗９９０の抵抗Ｒ４ｂとの和となる。
【０１０１】
図１１は、第２変形例に係るスイッチ装置１０の接続モードを示す。本図は、図２における第４接続抵抗Ｒ４をＲ４ａ＋Ｒ４ｂに置き換え、接続モード１のバイアス電圧ＶｇｓをＶｉｎ１−Ｖｉｎ２に置き換え、接続モード３のバイアス電圧Ｖｇｓを−Ｖｉｎ２に置き換えたものであり、他の点については図２と同様である。
【０１０２】
接続モード１においては、駆動装置１１０は、第１スイッチング素子ＳＷ１、電源１３０、電源９３０、および第４スイッチング素子ＳＷ４を介して主スイッチング素子１００の制御端子および第２主端子間を接続する第１経路を形成する。この第１経路においては、電源１３０が順方向に、電源９３０が逆方向に含まれており、制御端子および第２主端子間の電圧は安定状態で電源電圧Ｖｉｎ１−Ｖｉｎ２とみなすことができる。
【０１０３】
本変形例において、駆動装置１１０は、電源１３０および電源９３０の２つの電源を用いて、４種類のバイアス電圧Ｖｇｓを主スイッチング素子１００の制御端子に提供することができる。駆動制御部１２０は、接続モード２による正バイアス、接続モード３による負バイアスに加えて、接続モード１および接続モード４の２種類の中間のバイアスを使い分けることで、バイアス電圧の波形を好適な波形とすることが可能となる。例えば、Ｖｉｎ１＞Ｖｉｎ２の場合、駆動制御部１２０は、図５における時刻ｔ１からｔ１'までの期間において接続モード１を用いてバイアス電圧ＶｇｓをＶｉｎ１−Ｖｉｎ２まで低下させ、時刻ｔ１'からｔ２までの期間において接続モード４を用いてバイアス電圧Ｖｇｓを０Ｖまで低下させることも可能となる。また例えば、Ｖｉｎ１＜Ｖｉｎ２の場合、駆動制御部１２０は、図５における時刻ｔ３からｔ３'までの期間において接続モード１を用いてバイアス電圧ＶｇｓをＶｉｎ１−Ｖｉｎ２まで上昇させ、時刻ｔ３以降の期間において接続モード４を用いてバイアス電圧Ｖｇｓを０Ｖまで上昇させることも可能となる。
【０１０４】
なお、以上の第２変形例に係るスイッチ装置１０においても、図１〜６に示したスイッチ装置１０と同様に、図７に示したような各種の接続モードの少なくとも１つを採用してもよい。
【０１０５】
図１２は、第３変形例に係るスイッチ装置１０の構成を示す。本変形例に係るスイッチ装置１０は、主スイッチング素子１１００ａ〜ｂと、駆動装置１１１０ａ〜ｂと、電源１１３０ａ〜ｂとを備える。本変形例において、主スイッチング素子１１００ａ〜ｂは図１の主スイッチング素子１００と同様であり、駆動装置１１１０ａ〜ｂは図１の駆動装置１１０とほぼ同様であり、電源１１３０ａ〜ｂは図１の電源１３０と同様であるので、以下相違点を除き説明を省略する。
【０１０６】
主スイッチング素子１１００ａ〜ｂは、ロー側の主スイッチング素子１１００ａの第１主端子とハイ側の主スイッチング素子１１００ｂの第２主端子とが接続されるように直列に接続され、主スイッチング素子１１００ａおよび主スイッチング素子１１００ｂの間の出力端子から出力電圧Ｖｏｕｔを出力する。主スイッチング素子１１００ａがオンかつ主スイッチング素子１１００ｂがオフに制御されると、出力端子は主スイッチング素子１１００ａの第２主端子側に電気的に接続され、主スイッチング素子１１００ａがオフかつ主スイッチング素子１１００ｂがオンに制御されると、出力端子は主スイッチング素子１１００ｂの第１主端子側に電気的に接続される。
【０１０７】
駆動装置１１１０ａは、電源１１３０ａから電源電圧Ｖｉｎの供給を受け、外部から入力される制御信号ＣＴＬ１に応じて主スイッチング素子１１００ａの制御端子を駆動する。本変形例に係る駆動装置１１１０ａは、制御対象である主スイッチング素子１１００ａに直列に接続された対向スイッチング素子である主スイッチング素子１１００ｂを制御するための制御信号ＣＴＬ２も入力する。駆動装置１１１０ａ内の駆動制御部１２０は、制御信号ＣＴＬ２に応じて主スイッチング素子１１００ａの制御端子を駆動する機能を有する。この機能については図１３の説明で後述する。
【０１０８】
駆動装置１１１０ｂは、電源１１３０ｂから電源電圧Ｖｉｎの供給を受け、外部から入力される制御信号ＣＴＬ２に応じて主スイッチング素子１１００ｂの制御端子を駆動する。本変形例に係る駆動装置１１１０ｂは、制御対象である主スイッチング素子１１００ｂに直列に接続された対向スイッチング素子である主スイッチング素子１１００ａを制御するための制御信号ＣＴＬ１も入力する。駆動装置１１１０ｂ内の駆動制御部１２０は、制御信号ＣＴＬ１に応じて主スイッチング素子１１００ｂの制御端子を駆動する機能を有するが、この機能については図１３の説明で後述する。
【０１０９】
電源１１３０ａ〜ｂは、電源電圧Ｖｉｎを正側端子および負側端子の間に発生し、駆動装置１１１０ａ〜ｂに供給する。
【０１１０】
図１３は、第３変形例に係る主スイッチング素子１１００ａ〜ｂの制御端子のバイアス電圧の遷移を示す。本変形例において、駆動装置１１１０ａ〜ｂ内の駆動制御部１２０は、制御対象の主スイッチング素子１１００ａ〜ｂのオフ期間（Ｖｇｓ＞Ｖｔｈでオフとなる主スイッチング素子１１００においてはオン期間）において、制御対象の主スイッチング素子１１００ａ〜ｂと直列に接続された対向スイッチング素子（主スイッチング素子１１００ｂ〜ａ）のスイッチング前に、第１経路による接続または第４経路による接続から、第３経路による接続へと切替える機能を有する。
【０１１１】
本図の下側は、主スイッチング素子１１００ａの制御端子に印加するバイアス電圧Ｖｇｓ、駆動装置１１１０ａの接続モード、および主スイッチング素子１１００ａのオン／オフの状態の時間変化を示す。本図の上側は、主スイッチング素子１１００ｂの制御端子に印加するバイアス電圧Ｖｇｓ、駆動装置１１１０ｂの接続モード、および主スイッチング素子１１００ｂのオン／オフの状態の時間変化を示す。
【０１１２】
時刻ｔ１以前において、駆動装置１１１０ａ内の駆動制御部１２０は、駆動装置１１１０ａを接続モード４とし、主スイッチング素子１１００ａをオフ状態としている。駆動装置１１１０ｂ内の駆動制御部１２０は、駆動装置１１１０ｂを接続モード２とし、主スイッチング素子１１００ｂをオン状態としている。時刻ｔ１において、主スイッチング素子１１００ｂをオフ状態とさせることを指示する制御信号ＣＴＬ２（例えば論理Ｌ）が入力されると、駆動装置１１１０ｂ内の駆動制御部１２０は、これに応じて時刻ｔ１の微小時間後の時刻ｔ２からｔ５にかけて主スイッチング素子１１００ｂをターンオフさせる。このターンオフに関する処理およびバイアス電圧の波形は、図３と同様であるから説明を省略する。
【０１１３】
駆動装置１１１０ａ内の駆動制御部１２０は、時刻ｔ１において対向スイッチング素子である主スイッチング素子１１００ｂをオフ状態とさせることを指示する制御信号ＣＴＬ２（例えば論理Ｌ）を入力すると、主スイッチング素子１１００ｂのスイッチング前に駆動装置１１１０ａを接続モード３とし、第４経路による接続（または第１経路による接続）から第３経路による接続へと切替える。駆動装置１１１０ａ内の駆動制御部１２０は、主スイッチング素子１１００ｂのターンオフの遷移期間が終了するまで、すなわち例えば時刻ｔ５までの間第３経路による接続を維持した後、駆動装置１１１０ａを接続モード１または４に戻して主スイッチング素子１１００ａのオフ状態を継続してよい。
【０１１４】
また、時刻ｔ６において、主スイッチング素子１１００ａをオン状態とさせることを指示する制御信号ＣＴＬ１（例えば論理Ｈ）が入力されると、駆動装置１１１０ａ内の駆動制御部１２０は、これに応じて時刻ｔ６の微小時間後の時刻ｔ７からｔ８にかけて主スイッチング素子１１００ａをターンオンさせる。このターンオンに関する処理およびバイアス電圧の波形は、図４と同様であるから説明を省略する。
【０１１５】
駆動装置１１１０ｂ内の駆動制御部１２０は、時刻ｔ６において主スイッチング素子１１００ａをオン状態とさせることを指示する制御信号ＣＴＬ１（例えば論理Ｈ）を入力すると、主スイッチング素子１１００ａのスイッチング前に駆動装置１１１０ｂを接続モード３とし、第４経路による接続（または第１経路による接続）から第３経路による接続へと切替える。駆動装置１１１０ｂ内の駆動制御部１２０は、主スイッチング素子１１００ａのターンオンの遷移期間が終了するまで、すなわち例えば時刻ｔ８までの間第３経路による接続を維持した後、駆動装置１１１０ｂを接続モード１または４に戻して主スイッチング素子１１００ｂのオフ状態を継続してよい。
【０１１６】
本変形例に係る駆動装置１１１０ａ〜ｂによれば、対向スイッチング素子のスイッチング前に主スイッチング素子１１００ａ〜ｂの制御端子に負のバイアス電圧を印加することにより、対向スイッチング素子のスイッチングによって発生する急激な電流変化に伴うノイズ等によって主スイッチング素子１１００が誤オンとなるのを防ぐことができる。
【０１１７】
図１４は、第４変形例に係るスイッチ装置１０の構成を示す。本変形例に係るスイッチ装置１０は、主スイッチング素子１１００ａ〜ｂと、駆動装置１１１０ａ〜ｂと、電源１３３０と、ダイオード１３７０とを備える。本変形例において、図１２と同一の符号を付した構成要素は、図１２と同様の構成をとるので、以下相違点を除き説明を省略する。
【０１１８】
電源１３３０は、電源電圧Ｖｉｎを正側端子および負側端子の間に発生する。キャパシタＣ１は、図１２における電源１１３０ａと同様に、正側端子が駆動装置１１１０ａ内の第１〜２スイッチング素子ＳＷ１〜２の第１主端子に接続され、負側端子が駆動装置１１１０ａ内の第３〜４スイッチング素子ＳＷ３〜４の第２主端子に接続される。キャパシタＣ１は、電源１３３０の電源電圧Ｖｉｎにより充電され、駆動装置１１１０ａに対する電源として機能する。
【０１１９】
キャパシタＣ２は、図１２における電源１１３０ｂと同様に、正側端子が駆動装置１１１０ｂ内の第１〜２スイッチング素子ＳＷ１〜２の第１主端子に接続され、負側端子が駆動装置１１１０ｂ内の第３〜４スイッチング素子ＳＷ３〜４の第２主端子に接続される。キャパシタＣ２は、電源１３３０の電源電圧Ｖｉｎにより充電され、駆動装置１１１０ｂに対する電源として機能する。
【０１２０】
ダイオード１３７０は、アノードが電源１１３０の正側端子側に、カソードがキャパシタＣ２の正側端子側に接続され、電源１１３０からキャパシタＣ２への充電電流を流すとともに、駆動装置１１１０ｂから電源１１３０側への電流の逆流を防ぐ。
【０１２１】
以上の構成により、主スイッチング素子１０００は、１つの電源１３３０を用いてキャパシタＣ１〜Ｃ２を充電して、駆動装置１１１０ａ〜ｂに電源電圧を供給することができる。ここで、キャパシタＣ１は、電源１１３０から直接充電できる。しかし、主スイッチング素子１１００ａ〜ｂのスイッチングに応じて主スイッチング素子１１００ｂの第２主端子側の電位が変動し、これに応じてキャパシタＣ２の負側端子の電位も変動することから、キャパシタＣ２については、充電可能な期間は限られる。本変形例において、駆動装置１１１０ｂ内の駆動制御部１２０は、駆動装置１１１０ａが接続モード２となって主スイッチング素子１１００ａがオン状態となっている間に、駆動装置１１１０ｂを接続モード４とする。このとき、主スイッチング素子１１００ａの第２正端子とキャパシタＣ１および電源１３３０の負側端子の間はオン状態の第４スイッチング素子ＳＷ４を介して導通状態となり、主スイッチング素子１１００ａの第２正端子と主スイッチング素子１１００ｂの第２正端子の間はオン状態の主スイッチング素子１１００ａを介して導通状態となり、主スイッチング素子１１００ｂの第２正端子とキャパシタＣ２の負側端子の間は、オン状態の第４スイッチング素子ＳＷ４を介して導通状態となる。したがって、キャパシタＣ２の負側端子は、電源１３３０の負側端子とほぼ同電位となり、電源１３３０の正側端子からダイオード１３７０を介して電源電圧ＶｉｎがキャパシタＣ２に供給され、キャパシタＣ２が電圧Ｖｉｎまで充電される。
【０１２２】
このように、駆動装置１１１０ａ〜ｂにキャパシタＣ１〜Ｃ２を設け、駆動装置１１１０ａ〜ｂ内の接続モードを適切に選択することによって、スイッチ装置１０は、単一の電源１３３０を用いて直列に接続された主スイッチング素子１１００ａ〜ｂの制御端子を駆動することができる。
【０１２３】
なお、本変形例においては、駆動装置１１１０ａを接続モード２としている間に駆動装置１１１０ｂを接続モード４としてキャパシタＣ２を充電する。このため、本変形例においては、駆動装置１１１０ｂ内の駆動制御部１２０は、図１３の時刻ｔ７からｔ８の期間に駆動装置１１１０ｂを接続モード３とする機能は有しなくてよい。
【０１２４】
本発明の様々な実施形態は、ブロック図を参照して記載されてよく、ここにおいてブロックは、操作を実行する役割を持つ装置のセクションを表わしてよい。特定のセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および／またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび／またはアナログハードウェア回路を含んでよく、集積回路（ＩＣ）および／またはディスクリート回路を含んでよい。プログラマブル回路は、論理ＡＮＤ、論理ＯＲ、論理ＸＯＲ、論理ＮＡＮＤ、論理ＮＯＲ、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。
【０１２５】
コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、ブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー（登録商標）ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスクリードオンリメモリ（ＣＤ-ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（ＲＴＭ）ディスク、メモリスティック、集積回路カード等が含まれてよい。
【０１２６】
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＳｍａｌｌｔａｌｋ、ＪＡＶＡ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、１または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。
【０１２７】
コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク（ＬＡＮ）、インターネット等のようなワイドエリアネットワーク（ＷＡＮ）を介して提供され、ブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
【０１２８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１２９】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１３０】
１０  スイッチ装置
１００  主スイッチング素子
１１０  駆動装置
１２０  駆動制御部
１３０  電源
７８０  抵抗
７９０  抵抗
９３０  電源
９９０  抵抗
１１００ａ〜ｂ  主スイッチング素子
１１１０ａ〜ｂ  駆動装置
１１３０ａ〜ｂ  電源
１３３０  電源
１３７０  ダイオード
【図１】
2019198187.tif 000003
【図２】
2019198187.tif 000004
【図３】
2019198187.tif 000005
【図４】
2019198187.tif 000006
【図５】
2019198187.tif 000007
【図６】
2019198187.tif 000008
【図７】
2019198187.tif 000009
【図８】
2019198187.tif 000010
【図９】
2019198187.tif 000011
【図１０】
2019198187.tif 000012
【図１１】
2019198187.tif 000013
【図１２】
2019198187.tif 000014
【図１３】
2019198187.tif 000015
【図１４】
2019198187.tif 000016