(57)【要約】【課題】データの信頼性を適切に担保しつつ、データを書き込むのに費やす処理負荷を低減する。【解決手段】ＭＣＵ１は、データを格納するメモリ５と、データの書き込み要求が発生すると、その書き込み対象のデータをメモリ５の第１アドレスに書き込むと共に、その書き込み対象のデータと同一のデータをメモリ５の第１アドレスとは別の第２アドレスに自動的に書き込むメモリ管理部３と、を備える。【選択図】図１
2019020896.tif 000002
【特許請求の範囲】
【請求項１】
データを格納するメモリ（５）と、
データの書き込み要求が発生すると、その書き込み対象のデータを前記メモリの第１アドレスに書き込むと共に、その書き込み対象のデータと同一のデータを前記メモリの前記第１アドレスとは別の第２アドレスに自動的に書き込むメモリ管理部（３）と、を備えるプロセッサ。
【請求項２】
前記第１アドレスを設定する第１アドレス設定部（６）を備える請求項１に記載のプロセッサ。
【請求項３】
前記第２アドレスを設定する第２アドレス設定部（７）を備える請求項１又は２に記載のプロセッサ。
【請求項４】
前記第２アドレス設定部は、前記第２アドレスの個数を設定する請求項３に記載のプロセッサ。
【請求項５】
データを格納するメモリ（１４）を備えるプロセッサ（１１）とデータ通信し、データを前記メモリに書き込むメモリモジュールであって、
データの書き込み要求が発生すると、その書き込み対象のデータを前記メモリの第１アドレスに書き込むと共に、その書き込み対象のデータと同一のデータを前記メモリの前記第１アドレスとは別の第２アドレスに自動的に書き込むメモリ管理部（１８）を備えるメモリモジュール。
【請求項６】
前記第１アドレスを設定する第１アドレス設定部（１６）が前記プロセッサに設けられ、
前記メモリ管理部は、その書き込み対象のデータを前記第１アドレス設定部により設定された前記第１アドレスに書き込む請求項５に記載のメモリモジュール。
【請求項７】
前記第２アドレスを設定する第２アドレス設定部（１７）が前記プロセッサに設けられ、
前記メモリ管理部は、その書き込み対象のデータと同一のデータを前記第２アドレス設定部により設定された前記第２アドレスに書き込む請求項５又は６に記載のメモリモジュール。
【請求項８】
前記第２アドレス設定部が前記第２アドレスの個数を設定するように構成され、
前記メモリ管理部は、その書き込み対象のデータと同一のデータを前記第２アドレス設定部により設定された個数の前記第２アドレスに書き込む請求項５又は６に記載のメモリモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセッサ及びメモリモジュールに関する。
【背景技術】
【０００２】
従来より、プロセッサにおいては、データの書き込み要求が発生すると、そのデータをメモリの特定のアドレスに書き込む。例えば車載の電子制御装置に実装されるプロセッサにおいては、メモリの動作周波数とコアの動作周波数との差が拡大していることやマルチコア等によりコア間のアクセスの調停が必要であること等の理由により、メモリに対するアクセスレイテンシが増加している。データをメモリに書き込み中では、そのデータの書き込みを要求したプログラムを実行するコアが専有されるので、そのコアではデータの書き込みを完了するまで他の処理を待機することになる。一方、特許文献１には、データの信頼性を担保することを目的として同一のデータをメモリの複数のアドレスに書き込む構成が開示されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１５８８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記したようにメモリに対するアクセスレイテンシが増加している事情から、同一のデータをメモリの複数のアドレスに書き込む構成では、データを書き込むのに費やす処理負荷が増大する問題がある。
【０００５】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、データの信頼性を適切に担保しつつ、データを書き込むのに費やす処理負荷を低減することができるプロセッサ及びメモリモジュールを提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載した発明によれば、メモリ（５）は、データを格納する。メモリ管理部（３）は、データの書き込み要求が発生すると、その書き込み対象のデータをメモリの第１アドレスに書き込むと共に、その書き込み対象のデータと同一のデータをメモリの第１アドレスとは別の第２アドレスに自動的に書き込む。データの書き込み要求元が一度の書き込み要求をメモリ管理部に通知するのみで、書き込み対象のデータを複数のアドレスに自動的に書き込むことができる。これにより、データの信頼性を適切に担保しつつ、データを書き込むのに費やす処理負荷を低減することができる。
【０００７】
請求項５に記載した発明によれば、データを格納するメモリ（１４）を備えるプロセッサ（１１）とデータ通信し、データをメモリに書き込む。メモリ管理部（１８）は、データの書き込み要求が発生すると、その書き込み対象のデータをメモリの第１アドレスに書き込むと共に、その書き込み対象のデータと同一のデータをメモリの第１アドレスとは別の第２アドレスに自動的に書き込む。メモリ管理部をプロセッサの外部に設ける構成でも、請求項１に記載した発明と同様に、データの書き込み要求元が一度の書き込み要求をメモリ管理部に通知するのみで、書き込み対象のデータを複数のアドレスに自動的に書き込むことができる。これにより、データの信頼性を適切に担保しつつ、データを書き込むのに費やす処理負荷を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態を示す機能ブロック図
【図２】データをメモリに書き込む態様を示す図（その１）
【図３】データをメモリに書き込む態様を示す図（その２）
【図４】本発明の第２の実施形態を示す機能ブロック図
【発明を実施するための形態】
【０００９】
（第１の実施形態）
以下、本発明の第１の実施形態について図１から図３を参照して説明する。
マイクロコントローラユニット（以下、ＭＣＵと称する）１は、一つの集積回路にコンピュータシステムが集約されたプロセッサであり、例えば車載の電子制御装置に実装される。ＭＣＵ１は、コア２と、メモリ管理部３と、アドレス設定部４と、メモリ５とを有する。
【００１０】
コア２は、格納しているプログラムを実行中にデータをメモリ５に書き込む必要が発生すると、その書き込み対象のデータと書き込み先のアドレスである書き込み先アドレスとを特定可能な書き込み要求をメモリ管理部３に通知する。アドレス設定部４は、対象アドレス設定部６（第１アドレス設定部に相当する）と、ミラー先アドレス設定部７（第２アドレス設定部に相当する）とを有する。対象アドレス設定部６は、メモリ５の任意のアドレスを対象アドレスとして設定する。ミラー先アドレス設定部７は、その対象アドレスに対応する任意の個数のミラー先のアドレスをミラー先アドレスとして設定する。即ち、ミラー先アドレス設定部７は、１つの対象アドレスに対して任意の個数のミラー先アドレスを設定可能である。アドレス設定部４は、対象アドレスとミラー先アドレスとの対応を特定可能な設定情報をメモリ管理部３に通知する。
【００１１】
メモリ管理部３は、コア２から書き込み要求が通知されると、その書き込み要求から書き込み先アドレスを特定し、アドレス設定部４から通知されている設定情報を用い、その特定した書き込み先アドレスに該当する対象アドレスを検索する。メモリ管理部３は、アドレス設定部４から通知されている設定情報に書き込み先アドレスに該当する対象アドレスが存在していれば、その対象アドレスに対応するミラー先アドレスを特定する。そして、メモリ管理部３は、データと書き込み先アドレスとミラー先アドレスとを特定可能な書き込み指令をメモリ５に通知し、データを書き込み先アドレスとミラー先アドレスとの両方に書き込む。一方、メモリ管理部３は、アドレス設定部４から通知されている設定情報に書き込み先アドレスに該当する対象アドレスが存在していなければ、データと書き込み先アドレスとを特定可能な書き込み指令をメモリ５に通知し、データを書き込み先アドレスのみに書き込む。
【００１２】
即ち、図２及び図３に示すように、例えばアドレス設定部４が対象アドレスとして「0x0100-0x0200」を設定し、その対象アドレスに対応するミラー先アドレスとして「0x1000-0x1100」、「0x0000-0x0100」を設定している場合を説明する。この場合、図２に示すように、データとして「0x0011」と書き込み先アドレスとして「0x0123」を特定可能な書き込み要求がコア２からメモリ管理部３に通知されると、メモリ管理部３は、書き込み先アドレスに該当する対象アドレスが存在しているので、書き込み先アドレスである「0x0123」に対応するミラー先アドレスとして「0x1023」、「0x0023」を特定する。そして、メモリ管理部３は、データ「0x0011」を複数のアドレス「0x0123」、「0x1023」、「0x0023」に書き込む。尚、図２では、データを２個のミラー先アドレスに書き込む場合を例示しているが、データを１個や３個以上のミラー先アドレスに書き込んでも良い。
【００１３】
一方、図３に示すように、データとして「0x0111」と書き込み先アドレスとして「0x1111」を特定可能な書き込み要求がコア２からメモリ管理部３に通知されると、メモリ管理部３は、書き込み先アドレスに該当する対象アドレスが存在していないので、データ「0x0111」を１個のアドレス「0x1111」のみに書き込む。
【００１４】
尚、書き込み要求がコア２からメモリ管理部３に通知されるタイミングと、設定情報がアドレス設定部４からメモリ管理部３に通知されるタイミングとはどのようなタイミングでも良い。即ち、メモリ管理部３は、コア２から書き込み要求が通知されると、その時点でアドレス設定部４から既に通知されている設定情報を用い、その特定した書き込み先アドレスに該当する対象アドレスを検索しても良いし、設定情報の通知をアドレス設定部４に要求して最新の設定情報をアドレス設定部４から取得し、その最新の設定情報を用い、その特定した書き込み先アドレスに該当する対象アドレスを検索しても良い。
【００１５】
以上に説明したように第１の実施形態によれば、次に示す効果を得ることができる。
ＭＣＵ１において、メモリ管理部３を設け、書き込み要求がコア２からメモリ管理部３に通知されると、メモリ管理部３において、書き込み先アドレスに対応するミラー先アドレスが設定されていれば、その書き込み対象のデータをメモリ５の書き込み先アドレスに書き込むと共に、その書き込み対象のデータと同一のデータをメモリ５のミラー先アドレスに自動的に書き込むようにした。データの書き込み要求元が一度の書き込み要求をメモリ管理部３に通知するのみで、書き込み対象のデータを複数のアドレスに自動的に書き込むことができる。これにより、データの信頼性を適切に担保しつつ、データを書き込むのに費やす処理負荷を低減することができる。
【００１６】
又、対象アドレスを設定する対象アドレス設定部６を設けたので、データの信頼性を担保すべき対象のアドレスを任意に設定することができる。又、ミラー先アドレスを設定するミラー先アドレス設定部７を設けたので、ミラー先のアドレスを任意に設定することができ、更にはミラー先のアドレスの個数も任意に設定することができる。
【００１７】
（第２の実施形態）
次に、本発明の第２の実施形態について、図４を参照して説明する。尚、前述した第１の実施形態と同一部分については説明を省略し、異なる部分について説明する。第１の実施形態は、メモリ管理部３をＭＣＵ１に内蔵した構成であるが、第２の実施形態は、メモリ管理部をＭＣＵの外部に設けた構成である。
【００１８】
ＭＣＵ１１は、コア１２と、アドレス設定部１３と、メモリ１４とを有し、ＭＣＵ１１とは別体のメモリモジュール１５とデータ通信可能である。アドレス設定部１３は、対象アドレスを設定する対象アドレス設定部１６（第１アドレス設定部に相当する）と、その対象アドレスに対応するミラー先のアドレスであるミラー先アドレスを設定するミラー先アドレス設定部１７（第２アドレス設定部に相当する）とを有する。
【００１９】
メモリモジュール１５は、メモリ管理部１８を有する。メモリ管理部１８は、第１の実施形態で説明したメモリ管理部３と同等の機能を有する。即ち、メモリ管理部１８は、コア１２から書き込み要求が通知されると、その書き込み要求から書き込み先アドレスを特定し、アドレス設定部１３から通知されている設定情報を用い、その特定した書き込み先アドレスに該当する対象アドレスを検索する。メモリ管理部１８は、アドレス設定部１３から通知されている設定情報に書き込み先アドレスに該当する対象アドレスが存在していれば、その対象アドレスに対応するミラー先アドレスを特定する。そして、メモリ管理部１８は、データと書き込み先アドレスとミラー先アドレスとを特定可能な書き込み指令をメモリ１４に通知し、データを書き込み先アドレスとミラー先アドレスとの両方に書き込む。一方、メモリ管理部１８は、アドレス設定部１３から通知されている設定情報に書き込み先アドレスに該当する対象アドレスが存在していなければ、データと書き込み先アドレスとを特定可能な書き込み指令をメモリ１４に通知し、データを書き込み先アドレスのみに書き込む。第２の実施形態によれば、メモリ管理部１８をＭＣＵ１１の外部に設ける構成でも、第１の実施形態と同様の作用効果を得ることができる。
【００２０】
（その他の実施形態）
本開示は、実施例に準拠して記述されたが、当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、更には、それらに一要素のみ、それ以上、或いはそれ以下を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
車載の電子制御装置に実装されるプロセッサに限らず、車載以外の用途の電子制御装置に実装されるプロセッサに適用しても良い。
ＭＣＵが１つのコアを有するシングルコアの構成を例示したが、ＭＣＵが複数のコアを有するマルチコアの構成でも良い。
【符号の説明】
【００２１】
図面中、１はＭＣＵ（プロセッサ）、３はメモリ管理部、５はメモリ、６は対象アドレス設定部（第１アドレス設定部）、７はミラー先アドレス設定部（第２アドレス設定部）、１１はＭＣＵ（プロセッサ）、１４はメモリ、１５はメモリモジュール、１６は対象アドレス設定部（第１アドレス設定部）、１７はミラー先アドレス設定部（第２アドレス設定部）、１８はメモリ管理部である。
【図１】
2019020896.tif 000003
【図２】
2019020896.tif 000004
【図３】
2019020896.tif 000005
【図４】
2019020896.tif 000006