(57)【要約】【課題】ドライバＩＣの生産コストを低減する。ドライバＩＣの占有面積を縮小する。【解決手段】表示装置は、表示部と、第１のデジタル信号を複数の第２のデジタル信号に変換する機能、及び複数の第２のデジタル信号を第２の回路にシリアル出力する機能を有する第１の回路と、複数の第２のデジタル信号を、複数のアナログ信号に変換する機能、及び当該アナログ信号を表示部の配線に出力する機能を有する第２の回路と、を有する。第１の回路を構成するトランジスタは単結晶半導体基板または化合物半導体基板に形成され、第２の回路及び表示部を構成するトランジスタは、絶縁表面を有する基板上に、金属酸化物を半導体層に用いて形成される。また、第２の回路に含まれるトランジスタには、表示部に含まれるトランジスタよりもチャネル長が短いものを用いる。【選択図】図１
2019020687.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路と、第２の回路と、表示部と、を有する表示装置であって、
前記表示部は、複数の画素と、それぞれ当該画素に接続される複数の配線と、を有し、
前記第１の回路は、第１のデジタル信号を複数の第２のデジタル信号に変換する機能と、複数の前記第２のデジタル信号を前記第２の回路にシリアル出力する機能を有し、
前記第２の回路は、複数の前記第２のデジタル信号を、複数のアナログ信号に変換する機能と、当該アナログ信号を前記配線に出力する機能を有し、
前記第１の回路は、第１の基板に形成された第１のトランジスタを有し、
前記第２の回路は、第２の基板に形成された第２のトランジスタを有し、
前記表示部は、前記画素に、前記第２の基板に形成された第３のトランジスタを有し、
前記第１の基板は、単結晶半導体基板または化合物半導体基板であり、
前記第２の基板は、絶縁表面を有する基板であり、
前記第１のトランジスタは、チャネルが形成される半導体にシリコンまたはゲルマニウムを含み、
前記第２のトランジスタ及び前記第３のトランジスタは、チャネルが形成される半導体に金属酸化物を含み、
前記第２のトランジスタは、前記第３のトランジスタよりもチャネル長が短い部分を有することを特徴とする、
表示装置。
【請求項２】
請求項１において、
前記第２のトランジスタは、チャネル長が、０．１μｍ以上１．０μｍ以下である部分を有することを特徴とする、
表示装置。
【請求項３】
請求項２または請求項３において、
複数のバッファアンプ回路を有する第３の回路を有し、
前記第２の回路から出力される前記アナログ信号は、前記バッファアンプ回路を介して前記配線に出力されることを特徴とする、
表示装置。
【請求項４】
請求項３において、
前記第３の回路は、前記第２の基板に形成された第４のトランジスタを有し、
前記第４のトランジスタは、チャネルが形成される半導体に、前記金属酸化物を用いた、
表示装置。
【請求項５】
請求項３において、
前記第３の回路は、前記第１の基板に形成された第５のトランジスタを有し、
前記第５のトランジスタは、チャネルが形成される半導体に、シリコンまたはゲルマニウムを用いた、
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示装置に関する。本発明の一態様は表示装置の駆動回路に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
【背景技術】
【０００４】
表示装置の駆動回路は、表示部の高精細化及び多階調化に対応するため、高性能化が求められている。そのため、表示装置の駆動回路、特にソースドライバには、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：以下、ドライバＩＣともいう）が採用されている。
【０００５】
ドライバＩＣは、シフトレジスタ、ラッチ、レベルシフタ、デジタルアナログ変換回路（ＤＡＣともいう）、アナログバッファなどから構成される。シフトレジスタやラッチはデジタル信号を扱う回路であり、レベルシフタやＤＡＣはデジタル信号をアナログ信号に変換する回路であり、アナログバッファは階調電圧を生成、出力する回路である。
【０００６】
デジタル信号を扱う回路では、高速での動作が求められるため、これを構成するトランジスタは低電圧での動作が行われる。一方、アナログ信号を扱う回路は、表示部を駆動する電圧を扱うために、デジタル信号を扱う回路に比べて高電圧での動作が求められる。
【０００７】
特許文献１では、耐圧性が要求されない回路とは異なる基板上に、耐圧性の高さが要求される回路を、シリコンまたはゲルマニウムよりもバンドギャップの高い半導体で作製することが開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−２２７４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
表示装置の高精細化、多階調化に伴い、ドライバＩＣの面積が増大し、ドライバＩＣ１つあたりのコストが問題となっている。そこで、ドライバＩＣをより微細なテクノロジーで作製することで、ドライバＩＣの面積の縮小化が進められている。
【００１０】
しかしながら、微細化に伴って素子の耐圧性が低下するため、ドライバＩＣの内部において、アナログ信号を扱う部分はデジタル信号を扱う部分と比較して、微細化が困難であるといった問題がある。デジタル信号を扱う部分の面積の縮小に伴い、ドライバＩＣの総面積に対するアナログ信号を扱う部分の面積が占める割合が大きくなるため、テクノロジーの微細化が進むほど、ドライバＩＣ自体の面積縮小に対する効果が得られにくいといった問題がある。
【００１１】
また、ドライバＩＣの面積を縮小したとしても、その出力端子の数が多いと、当該ドライバＩＣを実装する表示パネル側の端子や配線の占有面積が拡大するため、表示パネルの非表示部（額縁部ともいう）の占有面積が大きくなってしまう。
【００１２】
本発明の一態様は、ドライバＩＣの生産コストを低減することを課題の一とする。または、ドライバＩＣの占有面積を縮小することを課題の一とする。または、狭額縁な表示装置を提供することを課題の一とする。または、表示部の高精細化、多階調化が可能な表示装置を提供することを課題の一とする。
【００１３】
または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。または、新規な表示装置を提供することを課題の一とする。
【００１４】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
【課題を解決するための手段】
【００１５】
本発明の一態様は、第１の回路と、第２の回路と、表示部と、を有する表示装置である。表示部は、複数の画素と、それぞれ当該画素に接続される複数の配線と、を有する。第１の回路は、第１のデジタル信号を複数の第２のデジタル信号に変換する機能と、複数の第２のデジタル信号を第２の回路にシリアル出力する機能を有する。第２の回路は、複数の第２のデジタル信号を、複数のアナログ信号に変換する機能と、当該アナログ信号を配線に出力する機能を有する。また第１の回路は、第１の基板に形成された第１のトランジスタを有し、第２の回路は、第２の基板に形成された第２のトランジスタを有し、表示部は、画素に、第２の基板に形成された第３のトランジスタを有する。第１の基板は、単結晶半導体基板または化合物半導体基板であり、第２の基板は、絶縁表面を有する基板である。また、第１のトランジスタは、チャネルが形成される半導体にシリコンまたはゲルマニウムを含み、第２のトランジスタ及び第３のトランジスタは、チャネルが形成される半導体に金属酸化物を含む。また、第２のトランジスタは、第３のトランジスタよりもチャネル長が短い部分を有する。
【００１６】
また、上記において、第２のトランジスタは、チャネル長が、０．１μｍ以上１．０μｍ以下である部分を有することが好ましい。
【００１７】
また、上記において、複数のバッファアンプ回路を有する第３の回路を有することが好ましい。このとき、第２の回路から出力されるアナログ信号は、バッファアンプ回路を介して配線に出力されることが好ましい。
【００１８】
また、上記において、第３の回路は、第２の基板に形成された第４のトランジスタを有することが好ましい。このとき、当該第４のトランジスタは、チャネルが形成される半導体に、金属酸化物を用いることが好ましい。
【００１９】
または、上記において、第３の回路は、第１の基板に形成された第５のトランジスタを有することが好ましい。このとき、当該第５のトランジスタは、チャネルが形成される半導体に、シリコンまたはゲルマニウムを用いることが好ましい。
【発明の効果】
【００２０】
本発明の一態様によれば、ドライバＩＣの生産コストを低減することができる。または、ドライバＩＣの占有面積を縮小することができる。または、狭額縁な表示装置を提供することができる。または、表示部の高精細化、多階調化が可能な表示装置を提供することができる。
【００２１】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
【図面の簡単な説明】
【００２２】
【図１】表示装置の構成例。
【図２】表示装置に適用できる回路の構成例。
【図３】表示装置に適用できる回路の構成例。
【図４】表示装置に適用できる回路の構成例。
【図５】表示装置に適用できる回路の構成例。
【図６】表示装置に適用できる回路の構成例。
【図７】表示装置に適用できる回路の構成例。
【図８】表示装置に適用できる回路の構成例。
【図９】表示装置に適用できる回路の構成例。
【図１０】トランジスタの構成例。
【図１１】トランジスタの構成例。
【図１２】トランジスタ及び容量素子等の構成例。
【図１３】トランジスタ及び容量素子等の作製方法例を説明する図。
【図１４】トランジスタ及び容量素子等の作製方法例を説明する図。
【図１５】トランジスタ及び容量素子等の作製方法例を説明する図。
【図１６】電気機器を説明する図。
【図１７】表示モジュールの構成例。
【図１８】電子機器の構成例。
【図１９】電子機器の構成例。
【図２０】電子機器の構成例。
【図２１】テレビジョン装置の構成例。
【図２２】回路図及びレイアウトパターン。
【図２３】回路の斜視概略図。
【発明を実施するための形態】
【００２３】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２５】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２６】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
【００２７】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００２８】
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
【００２９】
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
【００３０】
また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出する機能を有するものである。またその位置情報を検知する機能を有していてもよい。したがってタッチセンサは入力装置の一態様である。例えばタッチセンサは１以上のセンサ素子を有する構成とすることができる。
【００３１】
また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、または単にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、または基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチセンサパネルモジュール、タッチセンサモジュール、センサモジュール、または単にタッチセンサなどと呼ぶ場合がある。
【００３２】
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
【００３３】
タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。
【００３４】
タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
【００３５】
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、または基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
【００３６】
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置、半導体装置、及びそれらの駆動方法等について説明する。
【００３７】
本発明の一態様の表示装置は、第１の駆動回路部を有する第１の基板と、第２の駆動回路部及び表示部を有する第２の基板と、を有する。
【００３８】
第１の駆動回路部と、第２の駆動回路部とにより、入力されるシリアルのビデオ信号を、パラレルのビデオ信号に変換し、表示部に出力することができる。ここで、入力されるシリアルのビデオ信号はデジタルデータであることが好ましく、出力されるパラレルのビデオ信号はアナログデータであることが好ましい。
【００３９】
さらに、第１の駆動回路部から第２の駆動回路部へ伝送されるビデオ信号は、複数のシリアルの信号であることが好ましい。より好ましくは、第１の駆動回路部から第２の駆動回路部へ伝送されるビデオ信号は、表示部が有するソース信号線（ソース線ともいう）の数と同じ数、またはこれ以下の数の配線でそれぞれ伝送される、複数のシリアル信号であることが好ましい。これにより、第１の駆動回路部と第２の駆動回路部との間の配線数及び端子数を削減することができる。また、このとき当該配線数や端子数は、扱うビデオ信号の階調値によらず、表示部が有する画素数（より具体的にはソース線の数）で決定されるため、高階調の表示に対応した表示部とする場合であっても、配線数及び端子数が増えることがない。
【００４０】
第１の駆動回路が設けられた第１の基板はＩＣチップの形態にパッケージされていることが好ましい。第１の基板は、第２の基板にＣＯＧ方式などの実装方法により実装することができる。第１の基板としては、単結晶半導体基板や化合物半導体基板などを用いることができる。これにより、第１の駆動回路の動作周波数を極めて高いものとすることができる。
【００４１】
また、第２の基板には、少なくとも絶縁表面を有する基板を用いることができる。例えば、第２の基板は、ガラス基板または可撓性を有する基板などの絶縁性基板を用いることが好ましい。さらに、第２の駆動回路を構成するトランジスタと、表示部を構成するトランジスタとは、それぞれチャネルが形成される半導体に、第２の基板上に形成された金属酸化物が適用されていることが好ましい。また、これらトランジスタは、同一面上に形成されていることが好ましい。特に、これらトランジスタは、同じ工程を経て形成されていることが好ましい。
【００４２】
金属酸化物を用いたトランジスタは、シリコンを用いたトランジスタと比較してオフ電流を好適に低減できるため、アナログデータの伝送時、または当該アナログデータを一時的に保持する場合であっても、トランジスタのリーク電流などの影響によるデータ値の変動はほとんど生じない。また、金属酸化物を用いたトランジスタは、シリコンを用いたトランジスタと比較して耐圧を高めることができる。その結果、第２の駆動回路として金属酸化物が適用されたトランジスタを用いることで、比較的電圧の高いアナログ信号の処理や伝送を信頼性高く実行することができる。
【００４３】
また、第２の駆動回路を構成するトランジスタのチャネル長は、表示部を構成するトランジスタのチャネル長よりも短いことが好ましい。特に、第２の駆動回路を構成するトランジスタのチャネル長が、１．５μｍ未満、好ましくは１．２μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．９μｍ以下、さらに好ましくは０．８μｍ以下、さらに好ましくは０．６μｍ以下であって、０．１μｍ以上であることが好ましい。これにより、第２の駆動回路の駆動周波数を高めることが可能となる。また、第２の駆動回路が占める占有面積を小さくできるため、第１の駆動回路及び第２の駆動回路を１つのＩＣチップで構成した場合と比較して、駆動回路部の面積が増大してしまうことを防ぐことができる。
【００４４】
第１の駆動回路は、主にデジタルデータを処理する部分を含むことが好ましい。これにより、データ量の多いデジタルデータを高速に処理することができる。また、第２の駆動回路は、アナログデータを処理する部分を含むことが好ましい。これにより、比較的電圧の高いアナログデータを信頼性高く処理することができる。
【００４５】
また第１の駆動回路に供給される電源電圧や、扱うデジタルデータの信号の電圧（すなわち、第１の駆動回路の駆動電圧）は、第２の駆動回路に供給される電源電圧や、扱うアナログデータの信号の電圧（すなわち、第２の駆動回路の駆動電圧）よりも低いことが好ましい。
【００４６】
第２の駆動回路には、デジタルデータをアナログデータに変換する回路が含まれていることが好ましい。特に、所定の階調値を示すデジタルデータが入力されたとき、当該階調値に相当する電位のアナログ信号を出力する機能を有する回路が含まれていることが好ましい。このような回路の一つとして、パストランジスタロジック（ＰＴＬ：Ｐａｓｓ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｏｇｉｃ）回路がある。
【００４７】
ＰＴＬ回路はビデオ信号の階調数に応じて、極めて多くのトランジスタを設ける必要がある。さらにＰＴＬ回路を構成する各トランジスタには、高耐圧なトランジスタを適用する必要がある。そのため、例えばシリコンなどで構成した場合に、デジタル信号を処理する低電圧駆動用のトランジスタで構成した回路に比べて、ＰＴＬ回路は微細化技術が向上してもチップ面積の縮小に寄与しにくい。そのため、少なくともＰＴＬ回路を第２の基板上に設け、チップ側にＰＴＬ回路を搭載しない構成とすることにより、チップ面積を大幅に縮小することができ、生産コストを削減することができる。
【００４８】
第２の駆動回路に含まれるＰＴＬ回路は、金属酸化物が適用された複数のトランジスタを有する構成とすることができる。
【００４９】
また、第２の駆動回路の出力信号を安定化する機能、または昇圧する機能の少なくとも一を有するバッファアンプ回路を設けることが好ましい。このとき、バッファアンプ回路を第２の基板上に、金属酸化物が適用されたトランジスタを用いて形成することができる。これにより、第２の駆動回路、バッファアンプ回路、及び表示部を隣接して設けることができるため、配線を簡略化できる。
【００５０】
または、バッファアンプ回路を第１の基板上に形成してもよい。このとき、第２の基板から第１の基板へシリアルのアナログデータを出力し、第１の基板上のバッファアンプ回路から、シリアルのアナログデータが表示部に供給される。バッファアンプ回路を第１の基板上に形成することで、第２の基板上に同じサイズのトランジスタを用いて構成した場合と比較して電流供給能力をより高めることが可能でとなる。その結果、バッファアンプ回路によるソース線の充放電時間を短縮することが可能となり、表示部へのより高速なデータの書き込みを安定して行うことが可能となる。このような構成は、表示部に表示する画像のフレーム周波数の高い場合や、表示部のソース線の本数が極めて多い場合（すなわち高解像度の場合）、または表示部のサイズが大きくソース線の長さが長い場合などに好適である。
【００５１】
なお、本明細書等において、トランジスタのチャネル長方向とは、ソースとドレイン間を最短距離で結ぶ直線に平行な方向のうちの１つをいう。すなわち、チャネル長方向は、トランジスタがオン状態のときに半導体層を流れる電流の方向に相当する。また、チャネル幅方向とは、当該チャネル長方向に直交する方向をいう。なお、トランジスタの構造や形状によっては、チャネル長方向及びチャネル幅方向は１つに定まらない場合がある。
【００５２】
また、本明細書等において、トランジスタのチャネル長とは、例えばトランジスタの上面図または断面図において、半導体層とゲート電極とが重畳する領域の、チャネル長方向における長さをいう。また、トランジスタのチャネル幅とは、当該領域の、チャネル幅方向の長さをいう。
【００５３】
なお、トランジスタの構造や形状によっては、チャネル長及びチャネル幅は、１つの値に定まらない場合がある。そのため、本明細書等では、チャネル長及びチャネル幅は、その最大値、最小値、若しくは平均値、または、最大値と最小値の間の任意の値とすることができる。代表的には、チャネル長及びチャネル幅は、その最小値とする。
【００５４】
また、トランジスタの構造によっては、半導体層を挟む一対のゲート電極（第１のゲート電極、第２のゲート電極）を有する場合がある。このとき、トランジスタのチャネル長及びチャネル幅は、それぞれのゲート電極に対応して２つ定義できる。そのため、本明細書等で単にチャネル長と記載した場合、２つのチャネル長のうち長い方若しくは短い方のいずれか一方、その両方、またはその平均値を指すこととする。同様に、本明細書等で単にチャネル幅と記載した場合、２つのチャネル幅のうち長い方若しくは短い方のいずれか一方、その両方、またはその平均値を指すこととする。
【００５５】
以下では、より具体的な例について図面を参照して説明する。
【００５６】
［構成例１］
図１に、表示装置１０のブロック図を示す。表示装置１０は、第１の駆動回路１１、第２の駆動回路１２、表示部１３、バッファアンプ回路ＡＭＰ、ゲート駆動回路ＧＤ等を有する。
【００５７】
第１の駆動回路１１は、レシーバ回路ＲＣＶ、シリアルパラレルコンバータ回路ＳＰＣ、シフトレジスタＳＲ、ラッチ回路ＬＡＴ１、第１の回路ＴＣ、及びシフトレジスタ回路ＬＳ等を有する。
【００５８】
第２の駆動回路１２は、第２の回路ＲＣ、ラッチ回路ＬＡＴ２、パストランジスタロジック回路ＰＴＬ、及び電圧生成回路ＧＥＮ等を有する。
【００５９】
第１の駆動回路１１は、基板２０に設けられている。第１の駆動回路１１が設けられる基板２０としては、シリコンやゲルマニウムなどの単結晶半導体基板、炭化シリコンやシリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いることができる。第１の駆動回路１１が有するトランジスタは、基板２０を構成する半導体にチャネルが形成されるように形成されていることが好ましい。
【００６０】
また、第２の駆動回路１２、表示部１３、バッファアンプ回路ＡＭＰ、及びゲート駆動回路ＧＤは、基板３０に設けられている。これらが設けられる基板３０としては、半導体基板以外の様々な材料を用いることができる。例えば、ガラス、金属、セラミックス、または樹脂等が挙げられる。また、基板３０として、可撓性を有する程度に薄い材料を用いることで、表示部１３を曲げることのできる表示装置を実現できる。
【００６１】
第２の駆動回路１２、表示部１３、及びバッファアンプ回路ＡＭＰを構成するトランジスタとしては、基板３０上に設けられる薄膜トランジスタを用いることが好ましい。当該薄膜トランジスタは、チャネルが形成される半導体層に単結晶シリコン、多結晶シリコン、アモルファスシリコン、金属酸化物などの薄膜を用いることができる。
【００６２】
特に、第２の駆動回路１２、表示部１３、及びバッファアンプ回路ＡＭＰを構成するトランジスタに、シリコンよりもバンドギャップの大きい金属酸化物を用いることが好ましい。特に、結晶性を有する金属酸化物を用いることが好ましい。キャリア濃度が十分に低減された金属酸化物を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも高く、多結晶シリコンを用いたトランジスタに匹敵するほどの電界効果移動度と、極めて低いオフ電流を実現することができる。
【００６３】
また、第２の駆動回路１２及びバッファアンプ回路ＡＭＰを構成するトランジスタは、表示部１３の画素に設けられるトランジスタに比べて、チャネル長が短いトランジスタを適用することが好ましい。これにより、第２の駆動回路１２及びバッファアンプ回路ＡＭＰの駆動周波数を高めることが可能となる。
【００６４】
また、表示部１３、第２の駆動回路１２、及びバッファアンプ回路ＡＭＰは、単極性のトランジスタにより構成されていることが好ましい。特にｎ型のトランジスタにより構成されていることが好ましい。これにより、ｎ型のトランジスタとｐ型のトランジスタとを作り分ける必要がないため、作製コストを低減することができる。
【００６５】
〔表示部１３〕
表示部１３は、複数の画素ＰＩＸがマトリクス状に配置された構成を有する。１つの画素ＰＩＸには、少なくとも１本のソース線ＳＬと、１本のゲート線ＧＬが接続される。ゲート線ＧＬはゲート駆動回路ＧＤに接続され、画素を選択する選択信号が供給される。また、ソース線ＳＬは、バッファアンプ回路ＡＭＰから、画素に書き込むためのアナログのビデオ信号が供給される。
【００６６】
画素ＰＩＸは、少なくとも１つの表示素子と、少なくとも１つのトランジスタと、を有する。表示素子としては例えば液晶素子や、有機エレクトロルミネッセンス（ＥＬ）素子などの発光素子を用いることができる。なお表示素子はこれに限られず、様々な素子を用いることができる。
【００６７】
ここで、表示部１３には、列方向にｍ個、行方向にｎ個の画素が配列している例を示す。表示部１３には、ｍ本のゲート線ＧＬ（ゲート線ＧＬ［１］乃至［ｍ］）と、ｎ本のソース線ＳＬ（ソース線ＳＬ［１］乃至［ｎ］）が接続される。また以下では、複数のソース線などをまとめて表記する場合に、ソース線ＳＬ［１：ｎ］などと表記する。
【００６８】
〔第１の駆動回路１１〕
第１の駆動回路１１は、シリアル入力されるデジタルのビデオ信号であるビデオ信号Ｄ０をサンプリングし、ソース線ＳＬの数ｎと同数またはそれ以下のシリアル出力可能なデジタルのデータ信号（データ信号Ｄ３ｔ）に変換し、第２の駆動回路１２に出力する機能を有する。ここでは、ソース線ＳＬの数ｎと同数の配線を介して第２の駆動回路１２にデジタルのデータ信号を出力する例について説明する。
【００６９】
レシーバ回路ＲＣＶは、第１の駆動回路１１にシリアル入力されたビデオ信号Ｄ０を受信する回路である。レシーバ回路ＲＣＶの構成は、ビデオ信号Ｄ０の伝送方式に応じて様々な回路を用いることができる。外部から第１の駆動回路１１へのデータの伝送方式としては、様々な規格で定められた符号化方式やインターフェースを用いることができる。例えば、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）、ｍｉｎｉ−ＬＶＤＳ、ＤＰ（Ｄｉｓｐｌａｙ  Ｐｏｒｔ）、またはｅＤＰ（ｅｍｂｅｄｄｅｄ  ＤＰ）などの規格や、ＭＩＰＩ（登録商標）（Ｍｏｂｉｌｅ  Ｉｎｄｕｓｔｒｙ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ）Ａｌｌｉａｎｃｅの伝送規格であるＤ−ＰＨＹまたはＭ−ＰＨＹ（登録商標）等のインターフェース規格がある。
【００７０】
レシーバ回路ＲＣＶで受信したシリアルのビデオ信号は、シリアルパラレルコンバータ回路ＳＰＣに入力される。シリアルパラレルコンバータ回路ＳＰＣは、入力された信号に基づいて、クロック信号ＳＣＬＫ、スタートパルス信号ＳＳＰを生成してシフトレジスタＳＲに出力する。
【００７１】
またシリアルパラレルコンバータ回路ＳＰＣは、シリアル入力されたビデオ信号をｐ（ｐは１以上ｎ以下の整数）のシリアルのデータ信号Ｄ１（データ信号Ｄ１［１：ｐ］）に分割して、ｐ個のラッチ回路ＬＡＴ１［１：ｐ］のそれぞれに出力する。
【００７２】
シフトレジスタ回路ＳＲは、シリアルパラレルコンバータ回路ＳＰＣから入力されたクロック信号ＳＣＬＫ、スタートパルス信号ＳＳＰから、サンプリング信号を生成し、ｎ個のラッチ回路ＬＡＴ１［１：ｐ］にそれぞれ出力する。
【００７３】
１つのラッチ回路ＬＡＴ１（例えばｊ番目のラッチ回路ＬＲＡＴ１［ｊ］）にクロック信号ＳＣＬＫとスタートパルス信号ＳＳＰが入力されると、これらにしたがってデータ信号Ｄ１［ｊ］がサンプリングされ、１ビットごとにデータがラッチ回路ＬＡＴ１［ｊ］が有する記憶素子に保持される。すなわち、シリアルで入力されたデータ信号Ｄ１［ｊ］は、パラレルデータとしてラッチ回路ＬＡＴ１［ｊ］に書き込まれることとなる。
【００７４】
ラッチ回路ＬＡＴ１［１：ｐ］へのデータの書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。
【００７５】
ラッチ回路ＬＡＴ１［１：ｐ］へのデータの書き込みが終了すると、ラッチ回路ＬＡＴ１［１：ｐ］に入力されるラッチ信号（図示しない）のパルスに従い、ｎ個の第１の回路ＴＣ［１：ｎ］にデータ信号Ｄ２［１：ｎ］をパラレルデータとして一斉に出力する。ここで、ラッチ回路ＬＡＴ１の数がｎ個よりも少ない場合には、１つのラッチ回路ＬＡＴ１が、複数の第１の回路ＴＣにデータ信号Ｄ２を出力する。
【００７６】
ここで、ｋ番目の第１の回路ＴＣ［ｋ］に入力されるデータ信号Ｄ２［ｋ］は、ビデオ信号が有する階調数と同じビット数のパラレルのデータ信号となる。例えば８ｂｉｔ階調のビデオ信号の場合には、データ信号Ｄ２［ｋ］は８ｂｉｔのパラレルのデータ信号となる。また１２ｂｉｔ階調のビデオ信号の場合には、データ信号Ｄ２［ｋ］は１２ｂｉｔのパラレルのデータ信号となる。
【００７７】
ｎ個の第１の回路ＴＣ［１：ｎ］は、それぞれラッチ回路ＬＡＴから入力されるパラレルのデータ信号Ｄ２を、シリアルのデータ信号Ｄ３に変換し、レベルシフタ回路ＬＳに出力する。
【００７８】
ｋ番目の第１の回路ＴＣ［ｋ］にデータ信号Ｄ２［ｋ］が入力されると、第１の回路ＴＣ［ｋ］は、シリアルのデータ信号Ｄ３［ｋ］に変換し、レベルシフタ回路ＬＳ［ｋ］に出力する。
【００７９】
ここで、ｋ番目の第１の回路ＴＣ［ｋ］が出力するデータ信号Ｄ３［ｋ］は、ビデオ信号が有する階調数と同じビット数のシリアルのデータ信号となる。したがって、例えば８ｂｉｔ階調のビデオ信号の場合には、データ信号Ｄ３［ｋ］は８ｂｉｔのシリアルのデータを含む信号であり、１２ｂｉｔ階調のビデオ信号の場合には、データ信号Ｄ３［ｋ］は１２ｂｉｔのシリアルのデータを含む信号となる。
【００８０】
ｋ番目のデータ信号Ｄ３［ｋ］は、レベルシフタ回路ＬＳ［ｋ］によってその電圧の振幅が大きくされたデータ信号Ｄ３ｔ［ｋ］に変換され、ｋ番目の第２の回路ＲＣ［ｋ］に出力される。データ信号Ｄ３ｔ［ｋ］は、データ信号Ｄ３［ｋ］と同様に、ビデオ信号が有する階調数と同じビット数のシリアルのデータを含む信号である。
【００８１】
このように、第１の駆動回路１１のｎ個のレベルシフタ回路［１：ｎ］と、第２の駆動回路１２のｎ個の第２の回路ＲＣ［１：ｎ］との間で、データ信号Ｄ３［１：ｎ］をそれぞれシリアルで伝送することにより、基板２０と基板３０との間でビデオ信号を伝送するために設けられる端子や配線の数を、ソース線ＬＳの数ｎと同数またはそれ以下とすることができる。またこのときビデオ信号が有する階調数が増えても、端子及び配線の数が増えることが無いため好ましい。なお、ビデオ信号を伝送するための端子や配線の他に、タイミング信号や制御信号の伝送用、または電源供給用の端子及び配線が、別途設けられる場合もある。
【００８２】
〔第２の駆動回路１２〕
第２の駆動回路１２は、第１の駆動回路１１からシリアル入力された複数のデジタルのデータ信号Ｄ３をそれぞれアナログ信号に変換し、表示部１３が有する各ソース線ＳＬに接続されるバッファアンプ回路ＡＭＰに出力する機能を有する。
【００８３】
ｎ個の第２の回路ＲＣ［１：ｎ］は、それぞれシリアル入力されるデータ信号Ｄ３ｔ［ｋ］をパラレルのデータ信号Ｄ４［ｋ］に変換し、ラッチ回路ＬＡＴ２［１：ｎ］に出力する機能を有する。
【００８４】
ここで、ｋ番目の第２の回路ＲＣ［ｋ］が出力するデータ信号Ｄ４［ｋ］は、ビデオ信号が有する階調数と同じビット数のパラレルのデータ信号となる。したがって、例えば８ｂｉｔ階調のビデオ信号の場合には、データ信号Ｄ４［ｋ］は８ｂｉｔのシリアルのデータを含み、１２ｂｉｔ階調のビデオ信号の場合には、データ信号Ｄ４［ｋ］は１２ｂｉｔのシリアルのデータを含む信号となる。
【００８５】
１つのラッチ回路ＬＡＴ２［ｋ］は、第２の回路ＲＣ［ｋ］から入力されるパラレルのデータ信号Ｄ４［ｋ］をパストランジスタロジック回路ＰＴＬに出力する。またラッチ回路ＬＡＴ［１：ｎ］のそれぞれは、ラッチ信号（図示しない）が入力されるまで出力するデータ信号Ｄ４［１：ｎ］を保持する。
【００８６】
パストランジスタロジック回路ＰＴＬは、入力されるデジタルのデータ信号Ｄ４［１：ｎ］を、アナログ信号であるデータ信号Ｄ５［１：ｎ］に変換する機能を有する回路である。パストランジスタロジック回路ＰＴＬで変換したｎ個のデータ信号Ｄ５［１：ｎ］は、バッファアンプ回路ＡＭＰにそれぞれ出力される。
【００８７】
また、電圧生成回路ＧＥＮは、階調電圧を生成する機能を有する。電圧生成回路ＧＥＮで生成された複数の階調電圧は、パストランジスタロジック回路ＰＴＬに入力される。例えば、ビデオ信号が８ｂｉｔ階調のデータを有する場合には、電圧生成回路ＧＥＮは２５６レベルの階調電圧を生成し、パストランジスタロジック回路ＰＴＬに出力する。また例えば１２ｂｉｔ階調の場合には、４０９６レベルの階調電圧を生成し、パストランジスタロジック回路ＰＴＬに出力する。
【００８８】
〔バッファアンプ回路〕
ｎ個のバッファアンプ回路ＡＭＰ［１：ｎ］のそれぞれは、ｎ本のソース線ＳＬ［１：ｎ］のいずれか１つに接続されている。バッファアンプ回路ＡＭＰは、第２の駆動回路１２の出力信号であるデータ信号Ｄ５［ｋ］を安定化する機能、または昇圧する機能の少なくとも一を有する。バッファアンプ回路ＡＭＰとしては、例えばボルテージフォロア回路（電圧フォロア回路）や、ソースフォロア回路などを用いることができる。
【００８９】
ここで、図１では、バッファアンプ回路ＡＭＰを第２の基板３０に設けた例を示している。これにより、第２の駆動回路１２、バッファアンプ回路ＡＭＰ、及び表示部１３を隣接して設けることができるため、配線を簡略化できる。
【００９０】
〔各回路の構成例〕
〈パストランジスタロジック回路ＰＴＬ、電圧生成回路ＧＥＮ〉
図２に、パストランジスタロジック回路ＰＴＬの構成例を示す。また図２には、パストランジスタロジック回路ＰＴＬに接続される電圧生成回路ＧＥＮの構成例を、合わせて示している。
【００９１】
図２に示すパストランジスタロジック回路ＰＴＬは、入力されるデジタルの信号を、アナログの信号に変換する機能を有する回路である。また電圧生成回路ＧＥＮは、出力されるアナログ信号の電圧を生成する機能を有する回路である。パストランジスタロジック回路ＰＴＬと電圧生成回路ＧＥＮにより、Ｄ／Ａ（デジタル／アナログ）変換回路を構成する、とも言うことができる。
【００９２】
図２に示すパストランジスタロジック回路ＰＴＬは、８ｂｉｔのデータ信号Ｄ４に対応するアナログ信号を出力端子（ＯＵＴ）に出力する回路である。なお、入力されるデータ信号Ｄ４のビット数はこれに限られない。
【００９３】
まず、電圧生成回路ＧＥＮについて説明する。図２に、抵抗分圧方式（抵抗ストリング方式）の電圧生成回路ＧＥＮの回路の一例を示している。電圧生成回路ＧＥＮは、複数の電圧（ここでは２５６の電圧）を生成するための回路であり、複数の抵抗素子ＲＥＳが直列に接続された構成を有する。
【００９４】
図２に示す電圧生成回路ＧＥＮにおいて、直列に接続された抵抗素子ＲＥＳのストリングの一端に電位Ｖ２５５が与えられ、他端に電位Ｖ０が与えられている。複数の抵抗素子ＲＥＳにより、電圧Ｖ２５５−Ｖ０が２５６に分圧され、出力電圧としてパストランジスタロジック回路ＰＴＬに出力される。ここで、電位Ｖ２５５は、階調値２５５に対応する出力電位に相当し、電位Ｖ０は、階調値０に対応する出力電位に相当する。
【００９５】
なおここでは、基準となる電位（基準電位）として、Ｖ２５５と、Ｖ０の２つを用いる構成について示したが、電位Ｖ２５５と電位Ｖ０の間の電位の基準電位を、１以上用いてもよい。基準電位の数が多いほど電圧生成回路ＧＥＮの出力電位の安定性が高まるため好ましい。
【００９６】
なお、電圧生成回路ＧＥＮの構成はこれに限らず、複数の電位を生成できる回路であれば様々な構成を用いることができる。
【００９７】
また、図２では、１つの電圧生成回路ＧＥＮが、１つのパストランジスタロジック回路ＰＴＬに接続される構成を示しているが、１つの電圧生成回路ＧＥＮが、複数のパストランジスタロジック回路ＰＴＬに接続され、電位を供給する構成とすることが好ましい。
【００９８】
続いてパストランジスタロジック回路ＰＴＬについて説明する。パストランジスタロジック回路ＰＴＬは、入力されるｋ番目のデータ信号Ｄ４［ｋ］（０）乃至Ｄ４［ｋ］（７）、及びそれらの反転信号であるデータ信号Ｄ４Ｂ［ｋ］（０）乃至Ｄ４Ｂ［ｋ］（７）によって、導通状態が制御される複数のスイッチＳＷを有する。ここで、例えばデータ信号Ｄ４［ｋ］（０）は、ｋ番目の８ｂｉｔのデータ信号Ｄ４［ｋ］のうちの、１ビット目のデータに対応する信号であり、データ信号Ｄ４Ｂ［ｋ］（７）は、その８ビット目のデータの反転信号に対応する信号である。
【００９９】
パストランジスタロジック回路ＰＴＬが有するスイッチＳＷの導通状態を制御することで、デジタルからアナログに変換され、出力端子（ＯＵＴ）から出力されるデータ信号の電圧は、表示部１３の階調電圧に相当する電圧となる。
【０１００】
ここで、図３には、複数のスイッチＳＷとして、トランジスタを適用した場合の例を示す。ここでは、酸化物半導体（半導体特性を有する金属酸化物）が適用されたトランジスタであることを示すために、「ＯＳ」を付記して示している。
【０１０１】
また、パストランジスタロジック回路ＰＴＬが有する複数のトランジスタは、そのチャネル長が、表示部１３の各画素に設けられるトランジスタよりも短いことが好ましい。チャネル長は、例えば１．５μｍ未満、好ましくは１．２μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．９μｍ以下、さらに好ましくは０．８μｍ以下、さらに好ましくは０．６μｍ以下であって、０．１μｍ以上であることが好ましい。
【０１０２】
ここで、パストランジスタロジック回路ＰＴＬから出力されるデータ信号の電圧は、表示部１３が有する表示素子によって必要となる大きさは異なるものの、データ信号Ｄ１、データ信号Ｄ２、及びデータ信号Ｄ３などのデジタル信号の電圧に比べて大きくする必要がある。そのため、アナログのデータ信号を生成するためのトランジスタを駆動させるのに必要な電圧は、レベルシフタ回路ＬＳによって大きい電圧に変換される。
【０１０３】
チャネル形成領域に金属酸化物が適用されたトランジスタは、シリコンを適用したトランジスタと比較して耐圧特性が高いといった特徴を有するため、上述のように駆動電圧の高い回路に好適に用いることができる。さらに、パストランジスタロジック回路ＰＴＬが有するトランジスタに、上述のようにチャネル長の短いトランジスタを適用することで、オン状態における電流値を、ポリシリコンなどを適用した場合と同等またはそれ以上とすることができる。これにより、高い駆動周波数と高い耐圧特性が要求される、パストランジスタロジック回路ＰＴＬを含む駆動回路１２を、表示部３１と同じ基板３０上に形成することができる。
【０１０４】
〈ラッチ回路ＬＡＴ２〉
図４（Ａ）に、ラッチ回路ＬＡＴ２に適用可能な、ラッチ回路ＬＡＴ２［ｋ］（ｉ）の回路図を示す。図４（Ａ）に示すラッチ回路ＬＡＴ２［ｋ］（ｉ）は、１ｂｉｔのデジタルデータをラッチすることのできる、サンプルホールド回路である。
【０１０５】
ラッチ回路ＬＡＴ２［ｋ］（ｉ）は、２つのトランジスタと、２つの容量素子とを有する。また、ラッチ回路ＬＡＴ２［ｋ］（ｉ）は、サンプリング信号ＳＳＡＭＰ及びラッチ信号ＳＬＡＴに応じてデータ信号Ｄ４［ｋ］（ｉ）をサンプリングし、パストランジスタロジック回路ＰＴＬへの出力データを保持する機能を有する。また、ラッチ回路ＬＡＴ２［ｋ］（ｉ）には、プリチャージ信号ＳＰＲＥに応じて、出力電位を電圧ＶＰＲＥにプリチャージすることができる。
【０１０６】
図４（Ｂ）には、２つの容量素子を、トランジスタを用いて形成した場合の例を示している。各容量素子は、トランジスタのソースとドレインとが接続された構成を有する。これにより、２つのトランジスタと２つの容量素子を、同一工程によって形成することができる。
【０１０７】
図４（Ｃ）には、２つの保持ノードを有するラッチ回路ＬＡＴ２［ｋ］（ｉ）の構成例を示す。このような構成とすることで、２つの保持ノードのうち、出力側に近いノードで出力データを保持した状態で、入力側に近いノードへ次のフレームのデータを書き込むことができる。なお、図４（Ｃ）に示した各容量素子を、図４（Ｂ）と同様に、トランジスタを用いて形成してもよい。
【０１０８】
ここで、ラッチ回路ＬＡＴ２［ｋ］（ｉ）が有する複数のトランジスタには、表示部１３や、他の回路と共通の工程により作製された、金属酸化物が適用されたトランジスタを用いることが好ましい。
【０１０９】
〈第１の回路ＴＣ、第２の回路ＲＣ〉
第１の回路ＴＣ［ｋ］は、パラレル入力されるデジタルのデータ信号を、シリアル出力する機能を有する。第１の回路ＴＣ［ｋ］としては、例えば並列入力直列出力（ＰＩＳＯ：Ｐａｒａｌｌｅｌ−Ｉｎ，Ｓｅｒｉａｌ−Ｏｕｔ）型のシフトレジスタ回路を用いることができる。
【０１１０】
図５（Ａ）に１つの第１の回路ＴＣ［ｋ］の一例を示している。ここでは、第１の回路ＴＣ［ｋ］として、８ｂｉｔのデジタルデータを処理する構成を例に挙げて示している。
【０１１１】
図５（Ａ）に示す第１の回路ＴＣ［ｋ］は、８個のフリップフロップ回路ＦＦを有する。フリップフロップ回路ＦＦの構成としては特に限られないが、クロック動作が可能なものを用いることができる。第１の回路ＴＣ［ｋ］には、パラレルのデジタルデータであるデータ信号Ｄ２［ｋ］（０）乃至（７）が、それぞれ１つのフリップフロップ回路ＦＦに入力されている。また、最終段のフリップフロップ回路ＦＦの出力端子から、デジタルのデータ信号Ｄ３［ｋ］がシリアル出力される。
【０１１２】
図５（Ｂ）に１つの第２の回路ＲＣの一例を示している。ここでは、上記と同様、８ｂｉｔのデジタルデータを処理する構成を例に挙げて示している。
【０１１３】
図５（Ｂ）に示す第２の回路ＲＣ［ｋ］は、８個のフリップフロップ回路ＦＦを有する。初段に位置するフリップフロップ回路ＦＦに、デジタルのデータ信号Ｄ３［ｋ］がシリアル入力される。また、各フリップフロップ回路ＦＦの出力端子から、デジタルのデータ信号Ｄ４［ｋ］（０）乃至（７）が、パラレルのデータとして出力される。
【０１１４】
ここで、第２の回路ＲＣ［ｋ］を構成するトランジスタには、表示部１３と同様の、金属酸化物が適用されたトランジスタを用いることが好ましい。また、当該トランジスタは、そのチャネル長が、表示部１３の各画素に設けられるトランジスタよりも短いことが好ましい。チャネル長は、例えば１．５μｍ未満、好ましくは１．２μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．９μｍ以下、さらに好ましくは０．８μｍ以下、さらに好ましくは０．６μｍ以下であって、０．１μｍ以上であることが好ましい。
【０１１５】
〈バッファアンプ回路〉
パストランジスタロジック回路ＰＴＬと、ソース線ＳＬとの間に位置するバッファアンプ回路ＡＭＰは、ソース線ＳＬに出力することのできる電流量を大きくする（増幅する）こと、及び出力電位の低下を抑制する機能を有する回路を用いることができる。例えば、図６に示すように、増幅演算回路（ＯＰアンプ）を用いたボルテージフォロア回路を適用することができる。
【０１１６】
また、図７には、ソースフォロア回路を用いたバッファアンプ回路ＡＭＰ［ｋ］の構成例を示している。図７に示すバッファアンプ回路ＡＭＰは、直列接続された２つのトランジスタを有する。一方のトランジスタのソースまたはドレインの一方には、電源電位ＶＤＤが与えられ、ゲートにデータ信号Ｄ５［ｋ］が入力される。また他方のトランジスタのソースまたはドレインの一方には、電源電位ＶＳＳが与えられ、ゲートにバイアス電圧ＶＢが入力される。２つのトランジスタの間のノードが出力端子に相当し、ソース線ＳＬと接続される。
【０１１７】
また、図７では、ソース線ＳＬの電位を２つの電位（電位ＶＰＲＥＬ、電位ＶＰＲＥＨ）にプリチャージする機能を有するプリチャージ回路ＰＲＥ［ｋ］が接続される例を示している。プリチャージ回路ＰＲＥ［ｋ］は、プリチャージ信号ＳＰＬ及びプリチャージ信号ＳＰＨに応じて、ソース線ＳＬに各電位を与えることができる。
【０１１８】
バッファアンプ回路ＡＭＰを基板３０上に設ける場合、バッファアンプ回路ＡＭＰやプリチャージ回路ＰＲＥが有する複数のトランジスタは、そのチャネル長が、表示部１３の各画素に設けられるトランジスタよりも短いことが好ましい。チャネル長は、例えば１．５μｍ未満、好ましくは１．２μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．９μｍ以下、さらに好ましくは０．８μｍ以下、さらに好ましくは０．６μｍ以下であって、０．１μｍ以上であることが好ましい。
【０１１９】
〈表示部〉
表示部１３には、少なくとも１つの表示素子と、１つのトランジスタとを有する複数の画素ＰＩＸがマトリクス状に配置された構成とすることができる。
【０１２０】
図８（Ａ）には、表示素子として発光素子を適用した場合の表示部１３ａの回路図の例を示している。
【０１２１】
図８（Ａ）に示す表示部１３ａが有する画素ＰＩＸａは、トランジスタ４１、トランジスタ４２、容量素子４３、及び発光素子４４を有する。また画素ＰＩＸａには、ソース線ＳＬ、ゲート線ＧＬ、及び電源電位が供給される配線ＶＬ１並びに配線ＶＬ２が接続されている。
【０１２２】
トランジスタ４１は、ゲートがゲート線ＧＬに接続され、ソースまたはドレインの一方がソース線ＳＬに接続され、他方が容量素子４３の一方の電極及びトランジスタ４２のゲートと接続されている。トランジスタ４２は、ソースまたはドレインの一方が発光素子４４の一方の電極に接続され、他方が配線ＶＬ１に接続されている。容量素子４３は、他方の電極が配線ＶＬ１に接続されている。発光素子４４は、他方の電極が配線ＶＬ２に接続されている。
【０１２３】
画素ＰＩＸは、ゲート線ＧＬから供給される信号によって選択される。また、ソース線ＳＬからトランジスタ４１を介してトランジスタ４２のゲートが接続されるノードに書き込まれる電位によって発光素子４４に流れる電流を制御することにより、発光素子４４の発光輝度を制御することができる。
【０１２４】
発光素子４４としては、代表的には有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。なお、発光素子４４としてはこれに限定されず、無機材料を含む無機ＥＬ素子や、発光ダイオード等を用いてもよい。
【０１２５】
図８（Ｂ）には、電圧により階調を表現可能な表示素子を適用した場合の表示部１３ｂの回路図を示している。
【０１２６】
図８（Ｂ）に示す表示部１３ｂが有する画素ＰＩＸｂは、トランジスタ５１、容量素子５３、及び表示素子５４を有する。また画素ＰＩＸｂには、ソース線ＳＬ、ゲート線ＧＬ、共通電位が供給される配線ＶＬ３、及び電源電位が供給される配線ＶＬ４が接続されている。
【０１２７】
トランジスタ５１は、ゲートがゲート線ＧＬに接続され、ソースまたはドレインの一方がソース線ＳＬに接続され、他方が容量素子５３の一方の電極及び表示素子５４の一方の電極と接続されている。容量素子５３は、他方の電極が配線ＶＬ４に接続されている。表示素子５４は、他方の電極が配線ＶＬ３に接続されている。
【０１２８】
画素ＰＩＸは、ゲート線ＧＬから供給される信号によって選択される。また、ソース線ＳＬからトランジスタ５１を介して表示素子５４の一方の電極が接続されるノードに書き込まれる電位によって表示素子５４にかかる電圧を制御することにより、表示素子５４で表現する階調を制御することができる。
【０１２９】
表示素子５４としては、代表的には液晶素子を用いることができる。液晶素子としては、透過型、反射型、または半透過型の液晶素子を用いることができる。なお、表示素子５４としてはこれに限定されず、例えば、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子、光干渉方式のＭＥＭＳ素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した素子などを用いることができる。
【０１３０】
ここで、上記画素ＰＩＸａに設けられるトランジスタ４１及びトランジスタ４２、または画素ＰＩＸｂに設けられるトランジスタ５１には、チャネル形成領域に金属酸化物を適用したトランジスタを適用することが好ましい。これにより、表示部１３の面積を大きくした場合であっても、低消費電力で、表示品位の高い表示装置を実現できる。また、表示部１３に設けられる各トランジスタは、第２の駆動回路１２を構成するトランジスタのうち、最もチャネル長が短いものよりも、チャネル長が長いことが好ましい。例えば、表示部に設けられるトランジスタのチャネル長は１μｍ以上、好ましくは１．２μｍ以上、より好ましくは１．４μｍ以上であって、２０μｍ以下、好ましくは１５μｍ以下、より好ましくは１０μｍ以下であることが好ましい。
【０１３１】
特に、ゲート線ＧＬと接続されるトランジスタに、比較的チャネル長の長い（１．５μｍ以上）のトランジスタを用いることで、オフ状態におけるリーク電流（オフ電流）を極めて低いものとすることができるため、画素に書き込んだ電位の変動を限りなく小さくすることが可能となる。一方、画素ＰＩＸａにおいては、発光素子４４と接続されるトランジスタ４２に、チャネル長の短い（例えば１．０μｍ以下）のトランジスタを用いてもよい。
【０１３２】
以上が、各回路の構成例についての説明である。
【０１３３】
［構成例２］
表示装置１０の表示部１３に設けられる画素ＰＩＸの数が多い場合や、表示部１３の面積が大きい場合などでは、バッファアンプ回路ＡＭＰに接続されるソース線ＳＬの負荷が大きくなる。そのためバッファアンプ回路ＡＭＰには、ソース線ＳＬの充放電を速やかに実行できる駆動能力が要求される。
【０１３４】
そこで、より負荷の大きいソース線ＳＬを駆動する場合、バッファアンプ回路ＡＭＰを基板２０上に形成してもよい。例えば、基板２０を構成する単結晶シリコンなどにチャネルが形成されるトランジスタにより、バッファアンプ回路ＡＭＰを構成することができる。
【０１３５】
図９には、バッファアンプ回路ＡＭＰを基板２０上に設けた表示装置１０ａのブロック図を示している。
【０１３６】
図９に示す構成では、パストランジスタロジック回路ＰＴＬから出力されるデータ信号Ｄ５［１：ｎ］は、ｎ個のバッファアンプ回路ＡＭＰ［１：ｎ］のそれぞれに出力される。データ信号Ｄ５［１：ｎ］は、パラレルのアナログ信号となる。
【０１３７】
また、ｎ個のバッファアンプ回路ＡＭＰ［１：ｎ］は、それぞれに接続されるソース線ＳＬに、階調値に応じた電圧のアナログ信号を与えることができる。
【０１３８】
このような構成は、構成例１と比較して、基板２０と基板３０との間の伝送路（配線、端子など）は多くなるが、ソース線ＳＬの負荷が大きい場合であっても、高い駆動周波数で表示装置を動作させることができる。
【０１３９】
以上が構成例２についての説明である。
【０１４０】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１４１】
（実施の形態２）
本実施の形態では、実施の形態１で例示した表示装置に適用可能なトランジスタについて説明する。
【０１４２】
本発明の一態様は、被形成面上に、チャネルが形成される半導体層と、ゲート絶縁層と、ゲート電極と、を有するトランジスタである。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成されることが好ましい。
【０１４３】
ここで、トランジスタは、半導体層上にゲート絶縁層を介してゲート電極が設けられた、いわゆるトップゲート型のトランジスタであることが好ましい。またこのとき、半導体層よりも被形成面側に、第２のゲート絶縁層を介して第２のゲート電極を有する構成としてもよい。
【０１４４】
ゲート電極とゲート絶縁層とは、それぞれ上面形状が概略一致していることが好ましい。言い換えると、ゲート電極とゲート絶縁層とは、側面が連続するように加工されていることが好ましい。例えば、ゲート絶縁層となる絶縁膜と、ゲート電極となる導電膜を積層した後に、同じエッチングマスクを用いて連続して加工することで形成することができる。または、先に加工したゲート電極をハードマスクとして当該絶縁膜を加工することゲート絶縁層を形成してもよい。
【０１４５】
ここで、半導体層のゲート電極及びゲート絶縁層と重畳する領域を第１の領域、これらと重畳しない領域を第２の領域としたとき、第１の領域は、チャネル形成領域として機能し、第２の領域はソース領域またはドレイン領域として機能する。このとき、第２の領域は、第１の領域よりも低抵抗であることが望まれる。
【０１４６】
以下では、より具体的な例について、図面を参照して説明する。
【０１４７】
［構成例１］
図１０（Ａ）は、トランジスタ１００の上面図であり、図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ａ１−Ａ２における切断面の断面図に相当し、図１０（Ｃ）は、図１０（Ａ）に示す一点鎖線Ｂ１−Ｂ２における切断面の断面図に相当する。なお、図１０（Ａ）において、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ｂ１−Ｂ２方向をチャネル幅方向と呼称する場合がある。また、トランジスタの上面図においては、以降の図面においても図１０（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
【０１４８】
トランジスタ１００は、絶縁層１０４、半導体層１０８、絶縁層１１０、金属酸化物層１１４、導電層１１２、金属酸化物層１１７、絶縁層１１８等を有する。半導体層１０８は、絶縁層１０４上に設けられる。絶縁層１１０、金属酸化物層１１４、及び導電層１１２は、この順に半導体層１０８上に積層されている。金属酸化物層１１７は、絶縁層１０４、半導体層１０８の上面及び側面、絶縁層１１０の側面、金属酸化物層１１４の側面、及び導電層１１２の上面及び側面を覆って設けられている。絶縁層１１８は、金属酸化物層１１７を覆って設けられている。
【０１４９】
導電層１１２の一部は、ゲート電極として機能する。絶縁層１１０の一部は、ゲート絶縁層として機能する。トランジスタ１００は、半導体層１０８上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
【０１５０】
半導体層１０８は、金属酸化物を含むことが好ましい。半導体層１０８は、絶縁層１１０と接する領域１０８ｉと、領域１０８ｉを挟む一対の領域１０８ｎと、を有する。
【０１５１】
半導体層１０８の、導電層１１２と重畳する領域１０８ｉは、トランジスタ１００のチャネル形成領域として機能する。一方、領域１０８ｉを挟んで設けられる一対の領域１０８ｎは、トランジスタ１００のソース領域またはドレイン領域として機能する。
【０１５２】
領域１０８ｎは、半導体層１０８の一部であり、チャネル形成領域である領域１０８ｉよりも低抵抗な領域である。また領域１０８ｎは、領域１０８ｉよりもキャリア密度が高い領域、酸素欠陥密度の高い領域、窒素濃度の高い領域、ｎ型である領域、または水素濃度の高い領域である。
【０１５３】
また、導電層１１２、金属酸化物層１１４、及び絶縁層１１０は、上面形状が互いに概略一致している。
【０１５４】
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
【０１５５】
ここで、図１０（Ａ）、（Ｂ）に示すように、トランジスタ１００におけるチャネル長Ｌを、導電層１１２のチャネル長方向の幅であるとする。また、図１０（Ａ）、（Ｃ）に示すようにトランジスタ１００におけるチャネル幅Ｗを、半導体層１０８の導電層１１２と重畳する部分における、チャネル幅方向の幅であるとする。
【０１５６】
また、図１０（Ａ）、（Ｂ）に示すように、トランジスタ１００は、絶縁層１１８上に導電層１２０ａ及び導電層１２０ｂを有していてもよい。導電層１２０ａ及び導電層１２０ｂはソース電極またはドレイン電極として機能する。導電層１２０ａ及び導電層１２０ｂは、それぞれ金属酸化物層１１７、及び絶縁層１１８に設けられた開口部１４１ａまたは開口部１４１ｂを介して、領域１０８ｎに電気的に接続される。
【０１５７】
ゲート絶縁層として機能する絶縁層１１０は、加熱により酸素を放出する機能を有することが好ましい。これにより、絶縁層１１０の形成後の加熱処理により半導体層１０８中に酸素を供給することができる。よって、半導体層１０８中に形成されうる酸素欠損を補填することができるため、信頼性の高い半導体装置を提供することができる。
【０１５８】
絶縁層１１０と導電層１１２の間に位置する金属酸化物層１１４は、絶縁層１１０から放出される酸素が導電層１１２側に拡散することを防ぐバリア膜として機能する。金属酸化物層１１４は、例えば少なくとも絶縁層１１０よりも酸素を透過しにくい材料を用いることができる。
【０１５９】
本構成では、導電層１１２と絶縁層１１０との間に、バリア性の高い金属酸化物層１１４が設けられているため、導電層１１２にアルミニウムや銅などの酸素を吸引しやすい金属を用いた場合であっても、絶縁層１１０から導電層１１２へ酸素が拡散することを防ぐことができる。また、導電層１１２が水素を含む場合であっても、導電層１１２から絶縁層１１０を介して半導体層１０８へ水素が供給されることが抑制される。その結果、半導体層１０８のチャネル形成領域である領域１０８ｉのキャリア密度を低減することができる。
【０１６０】
金属酸化物層１１４としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層１１４が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層１１４が導電性を有する場合には、ゲート電極の一部として機能する。
【０１６１】
特に、金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いることが好ましい。
【０１６２】
また、半導体層１０８とゲート電極として機能する導電層１１２との間に、酸化アルミニウム膜や酸化ハフニウム膜など、窒素を主成分として含まない金属酸化物膜を用いる構成とすることができる。そのため、金属酸化物層１１４が、膜中に準位を形成しうる窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下、代表的にはＮＯ２またはＮＯ）の含有量が極めて少ない構成とすることができる。これにより、電気特性及び信頼性に優れたトランジスタを実現できる。
【０１６３】
酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜等は、膜厚が薄い（例えば厚さ５ｎｍ程度）場合でも十分に高いバリア性を有するため、薄く形成することが可能で、生産性を向上させることができる。例えば金属酸化物層１１４の厚さを、１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上３０ｎｍとすることができる。さらに、酸化アルミニウム膜、酸化ハフニウム膜及びハフニウムアルミネート膜は、酸化シリコン膜等よりも誘電率が高い特徴を有する。このように金属酸化物層１１４として、誘電率が高い絶縁膜を薄く形成できるため、酸化シリコン膜等を用いた場合に比べて、半導体層１０８にかかるゲート電界の強度を高めることができる。その結果、駆動電圧を低くすることができ、消費電力を低減することができる。
【０１６４】
また、金属酸化物層１１４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化アルミニウム膜を形成する場合、酸素ガスを含む雰囲気で形成することで、半導体層１０８中に好適に酸素を添加することができる。また、スパッタリング装置を用いて、酸化アルミニウム膜を形成する場合、膜密度を高めることができるため好適である。
【０１６５】
また、金属酸化物層１１４として導電性材料を用いる場合には、酸化インジウム、インジウムスズ酸化物などの酸化物導電性材料を用いることができる。または、半導体層１０８に用いることのできる金属酸化物を適用してもよい。特に、半導体層１０８と同じ元素を含む材料を用いることが好ましい。このとき、例えば半導体層１０８と同じ金属酸化物ターゲットを用いたスパッタリング法により形成すると、成膜装置を共有できるため好ましい。
【０１６６】
また、金属酸化物層１１４は、水や水素が拡散しにくいことが好ましい。これにより、導電層１１２が水や水素を拡散しやすい材料を用いた場合であっても、絶縁層１１０や半導体層１０８に水や水素が拡散することを防ぐことができる。特に、酸化アルミニウム膜や酸化ハフニウム膜は、水や水素に対するバリア性が高いため好ましい。
【０１６７】
また、金属酸化物層１１７は、酸素を透過しにくい材料を用いることが好ましい。これにより、工程中にかかる熱などにより、半導体層１０８、絶縁層１１０等から酸素が脱離し、絶縁層１１８側に拡散することを防ぐことができる。そのため、チャネル形成領域として機能する領域１０８ｉのキャリア密度が増大することを防ぐことができ、信頼性の高いトランジスタを実現できる。
【０１６８】
金属酸化物層１１７としては、金属酸化物層１１４と同様の膜を用いることができる。金属酸化物層１１７と、金属酸化物層１１４を設けることにより、半導体層１０８のチャネル形成領域として機能する領域１０８ｉのキャリア密度をより効果的に低減することができる。
【０１６９】
ここで、半導体層１０８、及び半導体層１０８中に形成されうる酸素欠損について説明を行う。
【０１７０】
半導体層１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層１０８中にキャリア供給源が生成されると、トランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、半導体層１０８においては、酸素欠損が少ないほど好ましい。
【０１７１】
そこで、本発明の一態様においては、半導体層１０８近傍の絶縁膜、具体的には、半導体層１０８の上方に形成される絶縁層１１０が、加熱により放出しうる酸素を含有する構成である。絶縁層１１０から半導体層１０８へ酸素を移動させることで、半導体層１０８中の酸素欠損を低減することが可能となる。
【０１７２】
なお、半導体層１０８の下方に位置する絶縁層１０４が、加熱により放出しうる酸素を含有していてもよい。このとき、絶縁層１０４からも半導体層１０８へ酸素を移動させることで、半導体層１０８の酸素欠損をより低減することが可能となる。
【０１７３】
半導体層１０８は、金属酸化物を含むことが好ましい。例えば半導体層１０８は、Ｉｎと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、Ｚｎと、を有すると好ましい。特にＭはＡｌ、Ｇａ、Ｙ、またはＳｎとすることが好ましい。
【０１７４】
特に、半導体層１０８として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物を用いることが好ましい。
【０１７５】
また、半導体層１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。Ｉｎの原子数比が多いほど、トランジスタの電界効果移動度を向上させることができる。
【０１７６】
ここで、Ｉｎ、Ｇａ、Ｚｎを含む金属酸化物の場合、Ｉｎと酸素の結合力は、Ｇａと酸素の結合力よりも弱いため、Ｉｎの原子数比が大きい場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Ｇａに代えて、上記Ｍで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
【０１７７】
しかしながら本発明の一態様では、金属酸化物を含む半導体層１０８中に極めて多くの酸素を供給できるため、Ｉｎの原子数比の大きな金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現することができる。
【０１７８】
例えば、Ｉｎの原子数比が、Ｍの原子数比に対して１．５倍以上、または２倍以上、または３倍以上、または３．５倍以上、または４倍以上である金属酸化物を、好適に用いることができる。
【０１７９】
特に、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍とすることが好ましい。ここで近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下を含む。
【０１８０】
なお、半導体層１０８は、上記の組成に限定されない。例えば、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍とすると好ましい。
【０１８１】
また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の材料を含んでいてもよい。
【０１８２】
半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トランジスタ１００の電界効果移動度を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
【０１８３】
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信号の供給を行うソースドライバ（特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）、またはその一部に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
【０１８４】
なお、半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していても、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。
【０１８５】
半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
【０１８６】
ここで、半導体層１０８に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、半導体層１０８においては、水素または水分などの不純物が少ないほど好ましい。
【０１８７】
半導体層１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
【０１８８】
また、半導体層１０８が、２層以上の積層構造を有していてもよい。
【０１８９】
例えば、組成の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることができる。
【０１９０】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いた場合に、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、またはそれらの近傍であるスパッタリングターゲットで形成する膜のうち、２以上を積層して用いることが好ましい。
【０１９１】
また、結晶性の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることができる。
【０１９２】
例えば、結晶性の異なる２つの金属酸化物膜を積層した半導体層１０８とする場合、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。
【０１９３】
例えば、先に形成する第１の金属酸化物膜の成膜時の酸素流量比を、後に形成する第２の金属酸化物膜の成膜時の酸素流量比よりも小さくする。または、第１の金属酸化物膜の成膜時に、酸素を流さない条件とする。これにより、第２の金属酸化物膜の成膜時に、酸素を効果的に供給することができる。また、第１の金属酸化物膜は第２の金属酸化物膜よりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第２の金属酸化物膜を第１の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層１０８の加工時や、絶縁層１１０の成膜時のダメージを抑制することができる。例えば、第１の金属酸化物膜にＣＡＣ−ＯＳ膜を用い、第２の金属酸化物膜にＣＡＡＣ−ＯＳ膜を用いることができる。
【０１９４】
より具体的には、第１の金属酸化物膜の成膜時の酸素流量比を、０％以上５０％未満、好ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、代表的には１０％とする。また第２の金属酸化物膜の成膜時の酸素流量比を、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下、代表的には１００％とする。また、第１の金属酸化物膜と第２の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができるため好ましい。
【０１９５】
半導体層１０８をこのような積層構造とすることで、電気特性に優れ、且つ信頼性の高いトランジスタを実現できる。
【０１９６】
以上が、構成例１についての説明である。
【０１９７】
以下では、上記構成例１と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例１と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
【０１９８】
［構成例２］
図１１（Ａ）は、トランジスタ１００Ａの上面図であり、図１１（Ｂ）はトランジスタ１００Ａのチャネル長方向の断面図であり、図１１（Ｃ）はトランジスタ１００Ａのチャネル幅方向の断面図である。
【０１９９】
トランジスタ１００Ａは、基板１０２と絶縁層１０４との間に導電層１０６を有する点で、構成例１と主に相違している。導電層１０６は、絶縁層１０４を介して半導体層１０８と重畳する部分を有する。
【０２００】
トランジスタ１００Ａにおいて、導電層１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電層１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層１０４の一部は第１のゲート絶縁層として機能し、絶縁層１１０の一部は、第２のゲート絶縁層として機能する。
【０２０１】
半導体層１０８の、導電層１１２及び導電層１０６の少なくとも一方と重畳する部分は、チャネル形成領域として機能する。なお、以下では説明を容易にするため、半導体層１０８の導電層１１２と重畳する部分（領域１０８ｉに相当する部分）をチャネル形成領域と呼ぶ場合があるが、実際には導電層１１２と重畳せずに、導電層１０６と重畳する部分（領域１０８ｎに相当する部分）にもチャネルが形成しうる。
【０２０２】
ここで、図１１（Ａ）、（Ｂ）に示すように、トランジスタ１００Ａにおけるチャネル長Ｌを、半導体層１０８よりも上側に位置する導電層１１２のチャネル長方向の幅であるとする。また、図１１（Ａ）、（Ｃ）に示すようにトランジスタ１００Ａにおけるチャネル幅Ｗを、半導体層１０８の導電層１１２と重畳する部分における、チャネル幅方向の幅であるとする。
【０２０３】
また、図１１（Ｃ）に示すように、導電層１０６は絶縁層１０４及び絶縁層１１０に設けられた開口部１４２を介して、導電層１１２と電気的に接続されていてもよい。これにより、導電層１０６と導電層１１２には、同じ電位を与えることができる。
【０２０４】
導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。
【０２０５】
また、図１１（Ａ）、（Ｃ）に示すように、チャネル幅方向において、導電層１１２及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、図１１（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０４を介して、導電層１１２と導電層１０６に覆われた構成となる。
【０２０６】
このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０６と導電層１１２に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００Ａのオン電流を増大させることができる。そのため、トランジスタ１００Ａを微細化することも可能となる。
【０２０７】
なお、導電層１１２と導電層１０６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００Ａを駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ１００Ａを他方の電極で駆動する際のしきい値電圧を制御することもできる。
【０２０８】
以上が構成例２についての説明である。
【０２０９】
構成例１及び構成例２で例示したトランジスタは、半導体層１０８よりも上側に位置するゲート電極と、ソース電極及びドレイン電極との間に、金属酸化物層１１７及び絶縁層１１８が設けられるため、ボトムゲート構造のトランジスタと比較して、これらの間の寄生容量が低減されたトランジスタである。特に絶縁層１１８は、厚さを厚くしてもトランジスタの電気特性への影響はほとんどないため、寄生容量をさらに低減することが可能である。そのため、構成例１や構成例２で例示したトランジスタは、高周波数で駆動することが容易となるため、表示装置の表示部や、駆動回路部に好適に用いることができる。
【０２１０】
さらに、構成例１及び構成例２で例示したトランジスタを駆動回路に適用する場合、チャネル長Ｌを極めて小さく形成することができる。より具体的には、チャネル長Ｌが、１．５μｍ未満、好ましくは１．２μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．９μｍ以下、さらに好ましくは０．８μｍ以下、さらに好ましくは０．６μｍ以下であって、０．１μｍ以上であることが好ましい。これにより、トランジスタが流すことのできる電流値が増大し、且つ高速動作が可能となるため、駆動回路に好適に用いることができる。
【０２１１】
一方、構成例１及び構成例２で例示したトランジスタを画素に適用する場合、チャネル長Ｌを、駆動回路に設けるトランジスタよりも大きく形成することができる。より具体的には、チャネル長Ｌが１μｍ以上、好ましくは１．２μｍ以上、より好ましくは１．４μｍ以上であって、２０μｍ以下、好ましくは１５μｍ以下、より好ましくは１０μｍ以下であることが好ましい。
【０２１２】
なお、トランジスタのチャネル長Ｌは、必ずしも上記の範囲内である必要はなく、駆動回路や表示部で要求されるトランジスタ特性に応じた長さとすることができる。例えば、駆動回路に適用される複数のトランジスタのうちの１以上が、画素に設けられるトランジスタよりもチャネル長Ｌが長い場合があってもよい。また、画素に設けられるトランジスタのうちの１以上が、駆動回路に適用されるトランジスタよりもチャネル長Ｌが短い場合があってもよい。
【０２１３】
［応用例］
以下では、上記構成例における半導体層１０８と同一面上に形成され、低抵抗化された金属酸化物層を容量素子の一方の電極に適用した場合の構成例について説明する。
【０２１４】
〔応用例１〕
図１２（Ａ）には、構成例１で例示したトランジスタ１００と、これと同一の工程で形成しうる容量素子１３０Ａの断面図を示す。
【０２１５】
容量素子１３０Ａは、一方の電極として機能する金属酸化物層１０８Ｃと、他方の電極として機能する導電層１２０ｂと、これらの間に位置し、誘電体として機能する金属酸化物層１１７の一部、及び絶縁層１１８の一部により構成される。
【０２１６】
金属酸化物層１０８Ｃは、半導体層１０８と同一の金属酸化物膜を加工して形成された層である。また、金属酸化物層１０８Ｃは、半導体層１０８の領域１０８ｎと同様に低抵抗化された層である。
【０２１７】
また図１２（Ａ）では、導電層１２０ａ、導電層１２０ｂ、及び絶縁層１１８を覆って絶縁層１１９が設けられ、さらに絶縁層１１９上に導電層１０９が設けられている例を示している。
【０２１８】
導電層１０９は、表示素子の一方の電極（画素電極）として用いることのできる層である。導電層１０９には、表示素子の構成に応じて、可視光を反射する材料、可視光を透過する材料などを適用することができる。
【０２１９】
導電層１０９は、絶縁層１１９に設けられた開口を介して導電層１２０ｂと電気的に接続されている。
【０２２０】
絶縁層１１９は平坦化膜として機能する。これにより、画素電極として機能する導電層１０９の被形成面の平坦性を向上できるため、表示素子の光学特性を向上させることができる。
【０２２１】
〔応用例２〕
図１２（Ｂ）には、構成例２で例示したトランジスタ１００Ａと、これと同一の工程で形成しうる容量素子１３０Ｂの断面図を示す。
【０２２２】
容量素子１３０Ｂは、一方の電極として機能する金属酸化物層１０８Ｃと、他方の電極として機能する導電層１０６Ｃと、これらの間に位置し、誘電体として機能する絶縁層１０４の一部により構成される。
【０２２３】
導電層１０６Ｃは、トランジスタ１００Ａの第１のゲート電極として機能する導電層１０６と同一の導電膜を加工して形成された層である。
【０２２４】
また、導電層１２０ｂは、絶縁層１１８、及び金属酸化物層１１７に設けられた開口を介して、金属酸化物層１０８Ｃと電気的に接続されている。これにより、トランジスタ１００Ａのソースまたはドレインの一方と、容量素子１３０Ｂとが電気的に接続されている。
【０２２５】
〔応用例３〕
図１２（Ｃ）には、構成例２で例示したトランジスタ１００Ａと、これと同一の工程で形成しうる容量素子１３０Ｃの断面図を示す。
【０２２６】
容量素子１３０Ｃは、一方の電極として機能する、半導体層１０８の領域１０８ｎの一部と、他方の電極として機能する導電層１０６Ｃと、これらの間に位置し、誘電体として機能する絶縁層１０４の一部により構成される。
【０２２７】
図１２（Ｃ）に示す構成は、半導体層１０８の領域１０８ｎと、容量素子１３０Ｃの一方の電極を構成する金属酸化物層とが、継ぎ目なく連続した構成とも言うことができる。
【０２２８】
トランジスタ１０８Ａの半導体層１０８の一部（具体的には領域１０８ｎ）が、導電層１０６Ｃと重畳する領域にまで延在し、容量素子１３０Ｃの一方の電極を構成している。これにより、トランジスタ１０８Ａと容量素子１３０Ｃとが電気的に接続されている。
【０２２９】
なお、図１２（Ｃ）では、導電層１０９が導電層１２０ｂを介して領域１０８ｎと電気的に接続されている例を示したが、導電層１２０ｂを設けずに、導電層１０９と領域１０８ｎとが直接接する構成としてもよい。
【０２３０】
以上が、応用例についての説明である。
【０２３１】
［半導体装置の構成要素］
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
【０２３２】
〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）、または第１０．５世代、第１１世代、または第１２世代など、サイズの大きな基板を用いることで、大型の表示装置を作製することができる。
【０２３３】
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。または、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００等は耐熱性の劣る基板や可撓性の基板にも転載できる。
【０２３４】
〔絶縁層１０４〕
絶縁層１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁層１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０４において少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁層１０４に含まれる酸素を、半導体層１０８に移動させることが可能である。
【０２３５】
絶縁層１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁層１０４を厚くすることで、絶縁層１０４の酸素放出量を増加させることができると共に、絶縁層１０４と半導体層１０８との界面における界面準位、並びに半導体層１０８に含まれる酸素欠損を低減することが可能である。
【０２３６】
絶縁層１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁層１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁層１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、半導体層１０８中に効率よく酸素を導入することができる。
【０２３７】
また、絶縁層１０４の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いることもできる。このとき、絶縁層１０４の半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、絶縁層１０４の表面、または表面近傍を酸化することが好ましい。
【０２３８】
〔導電膜〕
ゲート電極として機能する導電層１１２及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
【０２３９】
また、ゲート電極として機能する導電層１１２及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の酸化物導電体または金属酸化物膜を適用することもできる。
【０２４０】
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
【０２４１】
また、導電層１１２として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
【０２４２】
また、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
【０２４３】
また、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる。
【０２４４】
〔絶縁層１１０〕
トランジスタ１００等のゲート絶縁膜として機能する絶縁層１１０としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造または３層以上の積層構造としてもよい。
【０２４５】
また、トランジスタ１００等のチャネル領域として機能する半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜である。なお、絶縁層１１０に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層１１０を形成する、もしくは成膜後の絶縁層１１０を酸素雰囲気下で熱処理すればよい。
【０２４６】
また、絶縁層１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１１０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
【０２４７】
また、絶縁層１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：ＥｌｅｃｔｒｏｎＳｐｉｎＲｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁層１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
【０２４８】
〔半導体層〕
半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
【０２４９】
また、半導体層１０８が、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する半導体層１０８を形成しやすくなる。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
【０２５０】
また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２５１】
また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０２５２】
以上が半導体装置の構成要素についての説明である。
【０２５３】
［作製方法例］
以下では、本発明の一態様のトランジスタ及び容量素子の作製方法について説明する。ここでは、図１２（Ｂ）で例示したトランジスタ１００Ａと容量素子１３０Ｂを例に挙げて説明する。
【０２５４】
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法がある。
【０２５５】
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
【０２５６】
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
【０２５７】
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
【０２５８】
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
【０２５９】
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
【０２６０】
図１３〜図１５に示す各図は、トランジスタ１００Ａ及び容量素子１３０Ｂの作製方法を説明するための、チャネル長方向の断面図である。
【０２６１】
〔導電層１０６、導電層１０６Ｃの形成〕
基板１０２上に導電膜を形成し、これをエッチングにより加工して、ゲート電極として機能する導電層１０６と、容量素子の一方の電極として機能する導電層１０６Ｃを同時に形成する（図１３（Ａ））。
【０２６２】
〔絶縁層１０４の形成〕
続いて、基板１０２、導電層１０６、及び導電層１０６Ｃを覆って絶縁層１０４を形成する（図１３（Ｂ））。絶縁層１０４は、プラズマＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。
【０２６３】
〔半導体層１０８、金属酸化物層１０８Ｃの形成〕
続いて、絶縁層１０４上に金属酸化物膜１０８ｆを成膜する（図１３（Ｃ））
【０２６４】
金属酸化物膜１０８ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
【０２６５】
また、金属酸化物膜１０８ｆを成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下、好ましくは５％以上２０％以下とすることが好ましい。酸素流量比を低くし、結晶性が比較的低い金属酸化物膜１０８ｆとすることで、オン電流が高められたトランジスタとすることができる。
【０２６６】
また、金属酸化物膜１０８ｆの成膜条件としては、基板温度を室温以上１８０℃以下、好ましくは基板温度を室温以上１４０℃以下とすればよい。金属酸化物膜１０８ｆの成膜時の基板温度を、例えば、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜１０８ｆを成膜することで、結晶性の低い金属酸化物膜１０８ｆを成膜しやすくなる。
【０２６７】
また、金属酸化物膜１０８ｆの厚さとしては、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
【０２６８】
なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１２世代）を用いる場合、金属酸化物膜１０８ｆを成膜する際の基板温度を２００℃以上３００℃以下とした場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物膜１０８ｆを成膜する際の基板温度を室温以上２００℃未満とすることで、ガラス基板の変形を抑制することができる。
【０２６９】
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物膜１０８ｆに水分等が取り込まれることを可能な限り防ぐことができる。
【０２７０】
また、スパッタリング法で金属酸化物膜１０８ｆを成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
【０２７１】
また、金属酸化物膜１０８ｆを成膜する前に、絶縁層１０４の表面に吸着した水や水素を脱離させるための加熱処理を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。またこのとき、絶縁層１０４の表面を大気に暴露することなく、連続して金属酸化物膜１０８ｆを成膜することが好ましい。例えば、成膜装置として、基板を加熱する加熱室と、金属酸化物膜１０８ｆを成膜する成膜室とが、ゲートバルブ等を介して接続された構成とすることが好ましい。
【０２７２】
続いて、金属酸化物膜１０８ｆを加工し、島状の半導体層１０８と、金属酸化物層１０８Ｃを同時に形成する（図１３（Ｄ））。
【０２７３】
金属酸化物膜１０８ｆの加工には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。
【０２７４】
また、金属酸化物膜１０８ｆの成膜後、または半導体層１０８に加工した後、加熱処理を行い、金属酸化物膜１０８ｆまたは半導体層１０８の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
【０２７５】
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
【０２７６】
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
【０２７７】
金属酸化物膜１０８ｆを加熱しながら成膜する、または金属酸化物膜１０８ｆを形成した後、加熱処理を行うことで、ＳＩＭＳにより得られる金属酸化物膜１０８ｆ中の水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２７８】
〔絶縁膜１１０ｆの形成〕
続いて、半導体層１０８、金属酸化物層１０８Ｃ、及び絶縁層１０４上に、絶縁層１１０となる絶縁膜１１０ｆを成膜する。
【０２７９】
絶縁膜１１０ｆとしては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０２８０】
また、絶縁膜１１０ｆとして、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
【０２８１】
また、絶縁膜１１０ｆとして、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０ｆとして、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
【０２８２】
また、絶縁膜１１０ｆを、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０ｆを形成することができる。
【０２８３】
〔金属酸化物膜１１４ｆの形成〕
続いて、絶縁膜１１０ｆ上に、金属酸化物層１１４となる金属酸化物膜１１４ｆを成膜する。
【０２８４】
金属酸化物膜１１４ｆは、例えば酸素を含む雰囲気下で成膜することが好ましい。特に、酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金属酸化物膜１１４ｆの成膜時に絶縁膜１１０ｆに酸素を供給することができる。
【０２８５】
例えば金属酸化物膜１１４ｆの成膜条件として、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、金属酸化物膜を形成することが好ましい。金属ターゲットとして、例えばアルミニウムを用いた場合には、酸化アルミニウム膜を成膜することができる。
【０２８６】
金属酸化物膜１１４ｆの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁膜１１０ｆ中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比１００％とし、酸素分圧を１００％にできるだけ近づけることが好ましい。
【０２８７】
このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜１１４ｆを形成することにより、金属酸化物膜１１４ｆの成膜時に、絶縁膜１１０ｆへ酸素を供給するとともに、絶縁膜１１０ｆから酸素が脱離することを防ぐことができる。その結果、絶縁膜１１０ｆに極めて多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層１０８に多くの酸素を供給することができる。その結果、半導体層１０８中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
【０２８８】
また、金属酸化物膜１１４ｆの成膜後に、金属酸化物膜１１４ｆ、絶縁膜１１０ｆ、及び絶縁層１０４の一部をエッチングすることで、導電層１０６に達する開口を形成する。これにより、後に形成する導電層１１２と導電層１０６とを、当該開口を介して電気的に接続することができる。
【０２８９】
〔導電膜１１２ｆの形成〕
続いて、金属酸化物膜１１４ｆ上に、導電層１１２となる導電膜１１２ｆを成膜する（図１３（Ｅ））。
【０２９０】
導電膜１１２ｆは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
【０２９１】
〔導電膜１１２ｆ、金属酸化物膜１１４ｆ、絶縁膜１１０ｆのエッチング〕
続いて、導電膜１１２ｆ、金属酸化物膜１１４ｆ、及び絶縁膜１１０ｆの一部をエッチングし、半導体層１０８の一部、及び金属酸化物層１０８Ｃを露出させる（図１３（Ｆ））。
【０２９２】
ここで、導電膜１１２ｆ、金属酸化物膜１１４ｆ、及び絶縁膜１１０ｆは、それぞれ同じレジストマスクを用いて加工することが好ましい。または、エッチング後の導電層１１２をハードマスクとして用いて、金属酸化物層１１４と絶縁層１１０とをエッチングしてもよい。
【０２９３】
これにより、上面形状が概略一致した島状の導電層１１２、金属酸化物層１１４、及び絶縁層１１０を形成することができる。
【０２９４】
なお、導電膜１１２ｆ、金属酸化物膜１１４ｆ、及び絶縁膜１１０ｆのエッチング時に、絶縁層１１０に覆われない半導体層１０８の一部、及び金属酸化物層１０８Ｃもエッチングされ、薄膜化する場合がある。
【０２９５】
ここで、導電膜１１２ｆ上のレジストマスクを形成する際に、露光時間を調整することでレジストマスクのパターン幅を、露光機や現像機などの装置における最小加工寸法よりも縮小することができる。例えば、最小加工寸法よりも細いパターン幅のフォトマスクを用いて、露光時間を従来よりも短くすることなどにより、最少加工寸法よりも微細なレジストパターンを形成することができる。または、最少加工寸法以上のパターン幅のフォトマスクを用いて、露光時間を従来よりも長くすることなどにより、最少加工寸法よりも微細なレジストパターンを形成してもよい。
【０２９６】
または、導電膜１１２ｆ上に形成するレジストマスクに対して、スリミング処理を施すことでレジストマスクの幅を縮小させ、加工後の導電層１１２のチャネル長方向の幅を縮小してもよい。または、ハードマスクを用いて導電膜１１２ｆ等をエッチングする場合には、ハードマスクを加工する際に用いるレジストマスクに対してスリミング処理を施すことができる。スリミング処理としては、例えばレジストマスクを形成した後に、酸素を含む雰囲気下でのプラズマ処理もしくは加熱処理、またはオゾン雰囲気下に曝した状態で紫外光を照射する処理などにより、レジストマスクのパターン幅を縮小することができる。
【０２９７】
上述の方法により、最小加工寸法よりも小さい幅のレジストパターンを形成することが可能となる。例えばパターン幅の最少加工寸法が２．０μｍ程度または１．５μｍ程度である装置を用いた場合でも、パターン幅を１．５μｍ未満、好ましくは１．０μｍ未満、さらに好ましくは０．５μｍ未満にまで縮小することが可能となる。
【０２９８】
〔第１の層１１６の形成〕
続いて、第１の層１１６を形成する（図１４（Ａ））。
【０２９９】
ここでは、第１の層１１６として、絶縁性を有する膜または導電性を有する膜を成膜することができる。
【０３００】
第１の層１１６として、アルミニウム、チタン、タンタル、タングステン、クロム、及びルテニウムなどの金属元素の少なくとも一を含む膜を成膜する。特に、アルミニウム、チタン、タンタル、及びタングステンの少なくとも一を含むことが好ましい。また特に、これら金属元素を少なくとも一を含む窒化物、またはこれら金属元素の少なくとも一を含む酸化物を好適に用いることができる。絶縁性を有する膜として、窒化アルミニウムチタン膜、窒化チタン膜、窒化アルミニウム膜などの窒化物膜、酸化アルミニウムチタン膜などの酸化物膜などを好適に用いることができる。
【０３０１】
また例えば、第１の層１１６として、上記の他にアルミニウム、チタン、タンタル、タングステン、クロム、及びルテニウムなどの金属元素の少なくとも一を含む金属膜または合金膜を成膜することができる。特に、アルミニウム、チタン、タンタル、及びタングステンの少なくとも一を含むことが好ましい。
【０３０２】
ここで、第１の層１１６は、成膜ガスに窒素ガスまたは酸素ガスを用いたスパッタリング法により形成することが好ましい。これにより、スパッタリングターゲットに同じものを用いた場合であっても、成膜ガスの流量を制御することにより、膜質の制御が容易となる。
【０３０３】
〔加熱処理〕
続いて、加熱処理を行う（図１４（Ｂ））。加熱処理により、半導体層１０８の第１の層１１６と接する領域が低抵抗化し、半導体層１０８中に低抵抗な領域１０８ｎが形成される。また同時に、金属酸化物層１０８Ｃを低抵抗化させることができる。
【０３０４】
加熱処理は、窒素または希ガスなどの不活性ガス雰囲気で行うことが好ましい。加熱処理の温度は高いほど好ましいが、基板１０２、導電層１０６、導電層１１２等の耐熱性を考慮した温度とすることができる。例えば、１２０℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下、より好ましくは２００℃以上４００℃以下、さらに好ましくは２５０℃以上４００℃以下の温度とすることができる。例えば加熱処理の温度を３５０℃程度とすることで、大型のガラス基板を用いた生産設備で歩留り良く半導体装置を生産することができる。
【０３０５】
加熱処理により、半導体層１０８及び金属酸化物層１０８Ｃ中の酸素が第１の層１１６に引き抜かれることにより酸素欠損が生成される。当該酸素欠損と、半導体層１０８中または金属酸化物層１０８Ｃ中に含まれる水素とが結合することによりキャリア濃度が高まり、第１の層１１６と接する部分が低抵抗化される。
【０３０６】
または、加熱処理により、第１の層１１６に含まれる金属元素が半導体層１０８及び金属酸化物層１０８Ｃ中に拡散することにより、半導体層１０８及び金属酸化物層１０８Ｃの一部が合金化し、低抵抗化される場合もある。
【０３０７】
または、第１の層１１６に含まれる窒素、若しくは加熱処理の雰囲気に含まれる窒素などが、加熱処理により半導体層１０８及び金属酸化物層１０８Ｃ中に拡散することで、これらが低抵抗化する場合もある。
【０３０８】
このような複合的な作用により低抵抗化された半導体層１０８の領域１０８ｎや金属酸化物層１０８Ｃは、極めて安定な低抵抗な領域となる。このように形成された領域１０８ｎや金属酸化物層１０８Ｃは、例えば後の工程で酸素が供給される処理が行われたとしても、再度高抵抗化することが無いといった特徴を有する。
【０３０９】
特に、加熱により水素を放出する膜を半導体層１０８の一部に接して設け、当該水素を半導体層１０８の一部に供給することで低抵抗化させる場合と比較し、水素よりも拡散しにくい金属元素または窒素などの元素を半導体層１０８の一部に供給することで低抵抗化させる方法を用いることが好ましい。これにより、チャネル形成領域として機能する領域１０８ｉのキャリア濃度の上昇を抑制することができる。その結果、トランジスタのチャネル長が極めて短い場合であっても、良好なスイッチング特性を得ることが可能となる。例えばチャネル長が１００ｎｍ以下の微細なトランジスタであっても、良好なスイッチング特性を得ることが可能である。
【０３１０】
〔第１の層１１６の除去〕
続いて、第１の層１１６をエッチングにより除去する（図１４（Ｃ））。
【０３１１】
第１の層１１６ａのエッチングの際に、導電層１１２、金属酸化物層１１４、絶縁層１１０、半導体層１０８、金属酸化物層１０８Ｃ等の一部がエッチングされてしまう場合がある。特に第１の層１１６に金属膜または合金膜を用いた場合、導電層１１２と異なる材料を用い、これらのエッチング速度の選択比が高いエッチング方法を選択することが好ましい。
【０３１２】
なお、第１の層１１６として絶縁性の材料を用いる場合や、上記加熱処理により絶縁化する材料を用いた場合には、第１の層１１６をエッチングせずに残しておいてもよい。
【０３１３】
〔金属酸化物層１１７の形成〕
続いて、第１の層１１６上に金属酸化物層１１７を形成する（図１４（Ｄ））。金属酸化物層１１７は、上記金属酸化物膜１１４ｆと同様の方法により形成することができる。
【０３１４】
金属酸化物層１１７の形成時に、半導体層１０８の領域１０８ｎや、金属酸化物層１０８Ｃに酸素が添加される場合があるが、上述のように再度高抵抗化することなく、低抵抗な状態が保たれる。
【０３１５】
また、金属酸化物層１１７の成膜時に、ゲート絶縁層として機能する絶縁層１１０の側面から、第１の層１１６を介して酸素を供給することができる。また、半導体層１０８を介して絶縁層１０４に酸素を供給できる場合もある。
【０３１６】
金属酸化物層１１７の形成後に加熱処理を行ってもよい。バリア層として機能する金属酸化物層１１７で半導体層１０８を覆った状態で加熱処理を行うことで、半導体層１０８のチャネル形成領域である領域１０８ｉに、絶縁層１１０や絶縁層１０４から好適に酸素を供給し、キャリア濃度を低減することができる。
【０３１７】
〔絶縁層１１８の形成〕
続いて、金属酸化物層１１７を覆って絶縁層１１８を形成する（図１４（Ｅ））。
【０３１８】
絶縁層１１８は、プラズマＣＶＤ法またはスパッタリング法等により成膜することができる。
【０３１９】
〔開口部１４１ａ、１４１ｂ、１４１ｃの形成〕
続いて、絶縁層１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁層１１８、及び金属酸化物層１１７の一部をエッチングすることで、領域１０８ｎに達する開口部１４１ａ、開口部１４１ｂ、及び金属酸化物層１０８Ｃに達する開口部１４１ｃを形成する。
【０３２０】
〔導電層１２０ａ、１２０ｂの形成〕
続いて、開口部１４１ａ、開口部１４１ｂ、開口部１４１ｃを覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ、導電層１２０ｂを形成する（図１５（Ａ））。
【０３２１】
以上の工程により、電気的に接続されたトランジスタ１００Ａと、容量素子１３０Ｂとを作製することができる。以降では、さらに表示素子の画素電極を形成する工程まで説明する。
【０３２２】
〔絶縁層１１９の形成〕
続いて、導電層１２０ａ、導電層１２０ｂ、及び絶縁層１１８を覆って絶縁層１１９を形成する（図１５（Ｂ））。
【０３２３】
絶縁層１１９として、有機樹脂を用いると平坦性が高まるため好ましい。代表的には、スピンコート、ディスペンス、スクリーン印刷、スリットコート等の方法により絶縁層１１９を形成することができる。
【０３２４】
なお、絶縁層１１９として無機絶縁材料を用いてもよい。その場合には、絶縁層１１８と同様の方法により形成することができる。
【０３２５】
また、絶縁層１１９に感光性の樹脂材料を用いることで、絶縁層１１９の形成時に導電層１２０ｂに達する開口を同時に形成することができる。なお、絶縁層１１９に非感光性材料を用いた場合には、マスクを用いたエッチングにより開口を形成すればよい。
【０３２６】
〔導電層１０９の形成〕
続いて、導電層１０９を形成する（図１５（Ｃ））。導電層１０９は、導電層１１２等と同様の方法により形成することができる。
【０３２７】
以上の工程により、画素電極と、トランジスタと、容量素子と、を形成することができる。なお図１５（Ｃ）は、図１２（Ｂ）と同じ図である。
【０３２８】
なお、図１２（Ａ）に示す容量素子１３０Ａを作製する場合、導電層１２０ｂを金属酸化物層１０８Ｃと重なるように加工することにより作製できる。
【０３２９】
また、図１２（Ｃ）に示す容量素子１３０Ｃを作製する場合、上記における半導体層１０８及び金属酸化物層１０８Ｃの加工の際に用いるフォトマスクを変更し、これらを１つの島状に加工することで形成することができる。
【０３３０】
以上が作製方法例についての説明である。
【０３３１】
［付記］
本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介してソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【０３３２】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【０３３３】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【０３３４】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【０３３５】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０３３６】
本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。
【０３３７】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【０３３８】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【０３３９】
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【０３４０】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【０３４１】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【０３４２】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【０３４３】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【０３４４】
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
【０３４５】
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。
【０３４６】
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」と、「導電体」とは、互いに言い換えることが可能な場合がある。
【０３４７】
また、本明細書等において、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を４としたときに、Ｇａの比が１以上３以下であり、Ｚｎの比が２以上４以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を５としたときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が５以上７以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を１としたときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が０．１より大きく２以下であるとする。
【０３４８】
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。また、「ＯＳ  ＦＥＴ」と記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【０３４９】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０３５０】
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０３５１】
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０３５２】
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０３５３】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０３５４】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０３５５】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０３５６】
金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺＯは、ｎｃ（ｎａｎｏ  ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方または双方の結晶構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
【０３５７】
なお、ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
【０３５８】
ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えばＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
【０３５９】
本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、作製方法例、または図面等と適宜組み合わせて実施することができる。
【０３６０】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３６１】
（実施の形態３）
以下では、本発明の一態様の表示装置を適用可能な電子機器について説明する。ここでは、発電装置及び受電装置を備える電子機器を例に挙げて説明する。
【０３６２】
電気機器の一例として携帯情報端末の例について、図１６を用いて説明する。
【０３６３】
図１６（Ａ）は、携帯情報端末８０４０の正面及び側面を示した斜視図である。携帯情報端末８０４０は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。携帯情報端末８０４０は、筐体８０４１の正面に表示部８０４２、カメラ８０４５、マイクロフォン８０４６、スピーカ８０４７を有し、筐体８０４１の左側面には操作用のボタン８０４３、底面には接続端子８０４８を有する。
【０３６４】
表示部８０４２には、本発明の一態様の表示モジュール又は表示パネルが用いられる。
【０３６５】
図１６（Ａ）に示す携帯情報端末８０４０は、筐体８０４１に表示部８０４２を一つ設けた例であるが、これに限らず、表示部８０４２を携帯情報端末８０４０の背面に設けてもよいし、折り畳み型の携帯情報端末として、二以上の表示部を設けてもよい。
【０３６６】
また、表示部８０４２には、指やスタイラス等の指示手段により情報の入力が可能なタッチパネルが入力手段として設けられている。これにより、表示部８０４２に表示されたアイコン８０４４を指示手段により簡単に操作することができる。また、タッチパネルの配置により携帯情報端末８０４０にキーボードを配置する領域が不要となるため、広い領域に表示部を配置することができる。また、指やスタイラスで情報の入力が可能となることから、ユーザフレンドリなインターフェースを実現することができる。タッチパネルとしては、抵抗膜方式、静電容量方式、赤外線方式、電磁誘導方式、表面弾性波方式等、種々の方式を採用することができるが、表示部８０４２は湾曲するものであるため、特に抵抗膜方式、静電容量方式を用いることが好ましい。また、このようなタッチパネルは、上述の表示モジュール又は表示パネルと一体として組み合わされた、いわゆるインセル方式のものであってもよい。
【０３６７】
また、タッチパネルは、イメージセンサとして機能させることができるものであってもよい。この場合、例えば、表示部８０４２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部８０４２に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３６８】
また、表示部８０４２にタッチパネルを設けずにキーボードを設けてもよく、さらにタッチパネルとキーボードの双方を設けてもよい。
【０３６９】
操作用のボタン８０４３には、用途に応じて様々な機能を持たせることができる。例えば、ボタン８０４３をホームボタンとし、ボタン８０４３を押すことで表示部８０４２にホーム画面を表示する構成としてもよい。また、ボタン８０４３を所定の時間押し続けることで、携帯情報端末８０４０の主電源をオフするようにしてもよい。また、スリープモードの状態に移行している場合、ボタン８０４３を押すことで、スリープモード状態から復帰させるようにしてもよい。その他、押し続ける期間や、他のボタンと同時に押す等により、種々の機能を起動させるスイッチとして用いることができる。
【０３７０】
また、ボタン８０４３を音量調整ボタンやミュートボタンとし、音出力のためのスピーカ８０４７の音量の調整等を行う機能を持たせてもよい。スピーカ８０４７からは、オペレーティングシステム（ＯＳ）の起動音等特定の処理時に設定した音、音楽再生アプリケーションソフトからの音楽等各種アプリケーションにおいて実行される音ファイルによる音、電子メールの着信音等様々な音を出力する。なお、図示しないが、音出力をスピーカ８０４７とともに、あるいはスピーカ８０４７に替えてヘッドフォン、イヤフォン、ヘッドセット等の装置に音を出力するためのコネクタを設けてもよい。
【０３７１】
このようにボタン８０４３には、種々の機能を与えることができる。図１６（Ａ）では、左側面にボタン８０４３を２つ設けた携帯情報端末８０４０を図示しているが、勿論、ボタン８０４３の数や配置位置等はこれに限定されず、適宜設計することができる。
【０３７２】
マイクロフォン８０４６は、音声入力や録音に用いることができる。また、カメラ８０４５により取得した画像を表示部８０４２に表示させることができる。
【０３７３】
携帯情報端末８０４０の操作には、上述した表示部８０４２に設けられたタッチパネルやボタン８０４３の他、カメラ８０４５や携帯情報端末８０４０に内蔵されたセンサ等を用いて使用者の動作（ジェスチャー）を認識させて操作を行うこともできる（ジェスチャー入力という）。あるいは、マイクロフォン８０４６を用いて、使用者の音声を認識させて操作を行うこともできる（音声入力という）。このように、人間の自然な振る舞いにより電気機器に入力を行うＮＵＩ（Ｎａｔｕｒａｌ  Ｕｓｅｒ  Ｉｎｔｅｒｆａｃｅ）技術を実装することで、携帯情報端末８０４０の操作性をさらに向上させることができる。
【０３７４】
接続端子８０４８は、外部機器との通信や電力供給のための信号又は電力の入力端子である。例えば、携帯情報端末８０４０に外部メモリドライブするために、接続端子８０４８を用いることができる。外部メモリドライブとして、例えば外付けＨＤＤ（ハードディスクドライブ）やフラッシュメモリドライブ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）やＤＶＤ−Ｒ（ＤＶＤ−Ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ−ＲＷ（ＤＶＤ−ＲｅＷｒｉｔａｂｌｅ）、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）、ＣＤ−Ｒ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ  Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ−ＲＷ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ  ＲｅＷｒｉｔａｂｌｅ）、ＭＯ（Ｍａｇｎｅｔｏ  Ｏｐｔｉｃａｌ  Ｄｉｓｃ）、ＦＤＤ（Ｆｌｏｐｐｙ  Ｄｉｓｋ  Ｄｒｉｖｅ）、又は他の不揮発性のソリッドステートドライブ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ：ＳＳＤ）デバイスなどの記録メディアドライブが挙げられる。また、携帯情報端末８０４０は表示部８０４２上にタッチパネルを有しているが、これに替えて筐体８０４１上にキーボードを設けてもよく、またキーボードを外付けしてもよい。
【０３７５】
図１６（Ａ）では、底面に接続端子８０４８を１つ設けた携帯情報端末８０４０を図示しているが、接続端子８０４８の数や配置位置等はこれに限定されず、適宜設計することができる。
【０３７６】
図１６（Ｂ）は、携帯情報端末８０４０の背面及び側面を示した斜視図である。携帯情報端末８０４０は、筐体８０４１の表面に太陽電池８０４９とカメラ８０５０を有し、また、充放電制御回路８０５１、バッテリー８０５２、ＤＣＤＣコンバータ８０５３等を有する。なお、図１６（Ｂ）では充放電制御回路８０５１の一例としてバッテリー８０５２、ＤＣＤＣコンバータ８０５３を有する構成について示しており、バッテリー８０５２には、上記実施の形態で説明した本発明の一態様に係るバッテリーの回復方法を用いる。
【０３７７】
携帯情報端末８０４０の背面に装着された太陽電池８０４９によって、電力を表示部、タッチパネル、又は映像信号処理部等に供給することができる。なお、太陽電池８０４９は、筐体８０４１の片面又は両面に設けることができる。携帯情報端末８０４０に太陽電池８０４９を搭載させることで、屋外などの電力の供給手段がない場所においても、携帯情報端末８０４０のバッテリー８０５２の充電を行うことができる。
【０３７８】
また、太陽電池８０４９としては、単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコン又はこれらの積層からなるシリコン系の太陽電池や、ＩｎＧａＡｓ系、ＧａＡｓ系、ＣＩＳ系、Ｃｕ２ＺｎＳｎＳ４、ＣｄＴｅ−ＣｄＳ系の太陽電池、有機色素を用いた色素増感太陽電池、導電性ポリマーやフラーレン等を用いた有機薄膜太陽電池、ｐｉｎ構造におけるｉ層中にシリコン等による量子ドット構造を形成した量子ドット型太陽電池等を用いることができる。
【０３７９】
ここで、図１６（Ｂ）に示す充放電制御回路８０５１の構成、及び動作についての一例を、図１６（Ｃ）に示すブロック図を用いて説明する。
【０３８０】
図１６（Ｃ）には、太陽電池８０４９、バッテリー８０５２、ＤＣＤＣコンバータ８０５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６、表示部８０４２について示しており、バッテリー８０５２、ＤＣＤＣコンバータ８０５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６が、図１６（Ｂ）に示す充放電制御回路８０５１に対応する箇所となる。
【０３８１】
外光により太陽電池８０４９で発電した電力は、バッテリー８０５２を充電するために必要な電圧とするために、ＤＣＤＣコンバータ８０５３で昇圧又は降圧される。そして、表示部８０４２の動作に太陽電池８０４９からの電力が用いられる際には、スイッチ８０５４をオンにし、コンバータ８０５７で表示部８０４２に必要な電圧に昇圧又は降圧する。また、表示部８０４２での表示を行わない際には、スイッチ８０５４をオフにし、スイッチ８０５５をオンにしてバッテリー８０５２の充電を行う。
【０３８２】
なお、発電手段の一例として太陽電池８０４９を示したが、これに限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段を用いてバッテリー８０５２の充電を行ってもよい。また、携帯情報端末８０４０のバッテリー８０５２への充電方法はこれに限られず、例えば上述した接続端子８０４８と電源とを接続して充電を行ってもよい。また、無線で電力を送受信して充電する非接触電力伝送モジュールを用いてもよく、以上の充電方法を組み合わせてもよい。
【０３８３】
ここで、バッテリー８０５２の充電状態（ＳＯＣ。Ｓｔａｔｅ  Ｏｆ  Ｃｈａｒｇｅの略）が、表示部８０４２の左上（破線枠内）に表示される。これにより、使用者は、バッテリー８０５２の充電状態を把握することができ、これに応じて携帯情報端末８０４０を節電モードと選択することもできる。使用者が省電力モードを選択する場合には、例えば上述したボタン８０４３やアイコン８０４４を操作し、携帯情報端末８０４０に搭載される表示モジュール又は表示パネルや、ＣＰＵ等の演算装置、メモリ等の構成部品を省電力モードに切り換えることができる。具体的には、これらの構成部品のそれぞれにおいて、任意の機能の使用頻度を低減し、停止させる。省電力モードでは、また、充電状態に応じて設定によって自動的に省電力モードに切り替わる構成とすることもできる。また、携帯情報端末８０４０に光センサ等の検出手段を設け、携帯情報端末８０４０の使用時における外光の光量を検出して表示輝度を最適化することで、バッテリー８０５２の電力の消費を抑えることができる。
【０３８４】
また、太陽電池８０４９等による充電時には、図１６（Ａ）に示すように、表示部８０４２の左上（破線枠内）にそれを示す画像等の表示を行ってもよい。
【０３８５】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３８６】
（実施の形態４）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
【０３８７】
図１７（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５に接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
【０３８８】
例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
【０３８９】
上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０３９０】
また、表示装置６００６に重ねてタッチパネルを設けてもよい。タッチパネルとしては、抵抗膜方式または静電容量方式のタッチパネルを表示装置６００６に重畳して用いることができる。また、タッチパネルを設けず、表示装置６００６に、タッチパネル機能を持たせるようにすることも可能である。
【０３９１】
フレーム６００９は、表示装置６００６の保護機能の他、プリント基板６０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６００９は、放熱板としての機能を有していてもよい。
【０３９２】
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー６０１１による電源であってもよい。バッテリー６０１１は、商用電源を用いる場合には、省略可能である。
【０３９３】
図１７（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
【０３９４】
表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
【０３９５】
上部カバー６００１と下部カバー６００２は、例えばプラスチック等を用いることができる。また、上部カバー６００１と下部カバー６００２とは、それぞれ薄く（例えば０．５ｍｍ以上５ｍｍ以下）することが可能である。そのため、表示モジュール６０００を極めて軽量にすることが可能となる。また少ない材料で上部カバー６００１と下部カバー６００２を作製できるため、作製コストを低減できる。
【０３９６】
表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
【０３９７】
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
【０３９８】
発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
【０３９９】
発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部６０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
【０４００】
受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
【０４０１】
導光部６０１７ａ、導光部６０１７ｂとしては、少なくとも光６０１８を透過する部材を用いることができる。導光部６０１７ａ及び導光部６０１７ｂを用いることで、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
【０４０２】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４０３】
（実施の形態５）
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
【０４０４】
図１８（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
【０４０５】
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
【０４０６】
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
【０４０７】
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
【０４０８】
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
【０４０９】
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
【０４１０】
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
【０４１１】
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
【０４１２】
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
【０４１３】
なお、図１８（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
【０４１４】
図１８（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
【０４１５】
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
【０４１６】
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
【０４１７】
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
【０４１８】
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
【０４１９】
図１８（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
【０４２０】
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
【０４２１】
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図１８（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
【０４２２】
次に、図１８（Ａ）乃至図１８（Ｅ）に示す電子機器と、異なる電子機器の一例を図１９（Ａ）乃至図１９（Ｇ）に示す。
【０４２３】
図１９（Ａ）乃至図１９（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
【０４２４】
図１９（Ａ）乃至図１９（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図１９（Ａ）乃至図１９（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図１９（Ａ）乃至図１９（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０４２５】
図１９（Ａ）乃至図１９（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０４２６】
図１９（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
【０４２７】
図１９（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０４２８】
図１９（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０４２９】
図１９（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０４３０】
図１９（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図１９（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図１９（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図１９（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０４３１】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
【０４３２】
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
【０４３３】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４３４】
（実施の形態６）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
【０４３５】
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
【０４３６】
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、または対角３０インチ以上、または対角５０インチ以上、対角６０インチ以上、または対角７０インチ以上とすることもできる。
【０４３７】
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【０４３８】
本発明の一態様の電子機器または照明装置は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
【０４３９】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０４４０】
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０４４１】
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
【０４４２】
図２０（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【０４４３】
表示部７５００に、本発明の一態様の表示装置を適用することができる。
【０４４４】
図２０（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチセンサを備えていてもよく、指等で表示部７５００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７５００に表示される映像を操作することができる。
【０４４５】
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０４４６】
図２０（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
【０４４７】
表示部７５００に、本発明の一態様の表示装置を適用することができる。
【０４４８】
図２０（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
【０４４９】
図２０（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【０４５０】
また、図２０（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
【０４５１】
図２０（Ｃ）、（Ｄ）において、表示部７５００に、本発明の一態様の表示装置を適用することができる。
【０４５２】
表示部７５００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７５００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
【０４５３】
表示部７５００にタッチパネルを適用することで、表示部７５００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
【０４５４】
また、図２０（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７５００の表示を切り替えることができる。
【０４５５】
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
【０４５６】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４５７】
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置を適用することのできるテレビジョン装置の例について、図面を参照して説明する。
【０４５８】
図２１（Ａ）に、テレビジョン装置６００のブロック図を示す。
【０４５９】
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【０４６０】
テレビジョン装置６００は、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、映像信号受信部６０６、タイミングコントローラ６０７、ソースドライバ６０８、ゲートドライバ６０９、表示パネル６２０等を有する。
【０４６１】
上記実施の形態で例示した表示装置は、図２１（Ａ）における表示パネル６２０に適用することができる。これにより、大型且つ高解像度であって、視認性に優れたテレビジョン装置６００を実現できる。
【０４６２】
制御部６０１は、例えば中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）として機能することができる。例えば制御部６０１は、システムバス６３０を介して記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５及び映像信号受信部６０６等のコンポーネントを制御する機能を有する。
【０４６３】
制御部６０１と各コンポーネントとは、システムバス６３０を介して信号の伝達が行われる。また制御部６０１は、システムバス６３０を介して接続された各コンポーネントから入力される信号を処理する機能、各コンポーネントへ出力する信号を生成する機能等を有し、これによりシステムバス６３０に接続された各コンポーネントを統括的に制御することができる。
【０４６４】
記憶部６０２は、制御部６０１及び画像処理回路６０４がアクセス可能なレジスタ、キャッシュメモリ、メインメモリ、二次メモリなどとして機能する。
【０４６５】
二次メモリとして用いることのできる記憶装置としては、例えば書き換え可能な不揮発性の記憶素子が適用された記憶装置を用いることができる。例えば、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ  ｃｈａｎｇｅ  ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）などを用いることができる。
【０４６６】
また、レジスタ、キャッシュメモリ、メインメモリなどの一時メモリとして用いることのできる記憶装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）や、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の揮発性の記憶素子を用いてもよい。
【０４６７】
例えば、メインメモリに設けられるＲＡＭとしては、例えばＤＲＡＭが用いられ、制御部６０１の作業空間として仮想的にメモリ空間が割り当てられ利用される。記憶部６０２に格納されたオペレーティングシステム、アプリケーションプログラム、プログラムモジュール、プログラムデータ等は、実行のためにＲＡＭにロードされる。ＲＡＭにロードされたこれらのデータやプログラム、プログラムモジュールは、制御部６０１に直接アクセスされ、操作される。
【０４６８】
一方、ＲＯＭには書き換えを必要としないＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）やファームウェア等を格納することができる。ＲＯＭとしては、マスクＲＯＭや、ＯＴＰＲＯＭ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等を用いることができる。ＥＰＲＯＭとしては、紫外線照射により記憶データの消去を可能とするＵＶ−ＥＰＲＯＭ（Ｕｌｔｒａ−Ｖｉｏｌｅｔ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。
【０４６９】
また、記憶部６０２の他に、取り外し可能な記憶装置を接続可能な構成としてもよい。例えばストレージデバイスとして機能するハードディスクドライブ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ：ＨＤＤ）やソリッドステートドライブ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ：ＳＳＤ）などの記録メディアドライブ、フラッシュメモリ、ブルーレイディスク、ＤＶＤなどの記録媒体と接続する端子を有することが好ましい。これにより、映像を記録することができる。
【０４７０】
通信制御部６０３は、コンピュータネットワークを介して行われる通信を制御する機能を有する。例えば、制御部６０１からの命令に応じてコンピュータネットワークに接続するための制御信号を制御し、当該信号をコンピュータネットワークに発信する。これによって、Ｗｏｒｌｄ  Ｗｉｄｅ  Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに接続し、通信を行うことができる。
【０４７１】
また、通信制御部６０３は、Ｗｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等の通信規格を用いてコンピュータネットワークまたは他の電子機器と通信する機能を有していてもよい。
【０４７２】
通信制御部６０３は、無線により通信する機能を有していてもよい。例えばアンテナと高周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用いて無線で他の通信機器との間で通信を行うための回路である。実用的な周波数帯域として数１０ｋＨｚ〜数１０ＧＨｚが一般に用いられている。アンテナと接続される高周波回路には、複数の周波数帯域に対応した高周波回路部を有し、高周波回路部は、増幅器（アンプ）、ミキサ、フィルタ、ＤＳＰ、ＲＦトランシーバ等を有する構成とすることができる。
【０４７３】
映像信号受信部６０６は、例えばアンテナ、復調回路、及びＡ−Ｄ変換回路（アナログ−デジタル変換回路）等を有する。復調回路は、アンテナから入力した信号を復調する機能を有する。またＡ−Ｄ変換回路は、復調されたアナログ信号をデジタル信号に変換する機能を有する。映像信号受信部６０６で処理された信号は、デコーダ回路６０５に送られる。
【０４７４】
デコーダ回路６０５は、映像信号受信部６０６から入力されるデジタル信号に含まれる映像データを、送信される放送規格の仕様に従ってデコードし、画像処理回路に送信する信号を生成する機能を有する。例えば８Ｋ放送における放送規格としては、Ｈ．２６５  ｜  ＭＰＥＧ−Ｈ  Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ（略称：ＨＥＶＣ）などがある。
【０４７５】
映像信号受信部６０６が有するアンテナにより受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。またアンテナにより受信できる放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの放送などがある。例えばＵＨＦ帯（約３００ＭＨｚ〜３ＧＨｚ）またはＶＨＦ帯（３０ＭＨｚ〜３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示パネル６２０に表示させることができる。例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
【０４７６】
また、映像信号受信部６０６及びデコーダ回路６０５は、コンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、画像処理回路６０４に送信する信号を生成する構成としてもよい。このとき、受信する信号がデジタル信号の場合には、映像信号受信部６０６は復調回路及びＡ−Ｄ変換回路等を有していなくてもよい。
【０４７７】
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、タイミングコントローラ６０７に出力する映像信号を生成する機能を有する。
【０４７８】
またタイミングコントローラ６０７は、画像処理回路６０４が処理を施した映像信号等に含まれる同期信号を基に、ゲートドライバ６０９及びソースドライバ６０８に出力する信号（クロック信号、スタートパルス信号などの信号）を生成する機能を有する。また、タイミングコントローラ６０７は、上記信号に加え、ソースドライバ６０８に出力するビデオ信号を生成する機能を有する。
【０４７９】
表示パネル６２０は、複数の画素６２１を有する。各画素６２１は、ゲートドライバ６０９及びソースドライバ６０８から供給される信号により駆動される。ここでは、画素数が７６８０×４３２０である、８Ｋ４Ｋ規格に応じた解像度を有する表示パネルの例を示している。なお、表示パネル６２０の解像度はこれに限られず、フルハイビジョン（画素数１９２０×１０８０）または４Ｋ２Ｋ（画素数３８４０×２１６０）等の規格に応じた解像度であってもよい。
【０４８０】
図２１（Ａ）に示す制御部６０１や画像処理回路６０４としては、例えばプロセッサを有する構成とすることができる。例えば、制御部６０１は、中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）として機能するプロセッサを用いることができる。また、画像処理回路６０４として、例えばＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の他のプロセッサを用いることができる。また制御部６０１や画像処理回路６０４に、上記プロセッサをＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｎａｌｏｇ  Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
【０４８１】
プロセッサは、種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。
【０４８２】
また、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、及び映像信号受信部６０６、及びタイミングコントローラ６０７のそれぞれが有する機能のうち、２つ以上の機能を１つのＩＣチップに集約させ、システムＬＳＩを構成してもよい。例えば、プロセッサ、デコーダ回路、チューナ回路、Ａ−Ｄ変換回路、ＤＲＡＭ、及びＳＲＡＭ等を有するシステムＬＳＩとしてもよい。
【０４８３】
なお、制御部６０１や、他のコンポーネントが有するＩＣ等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。この特性を制御部６０１等のレジスタやキャッシュメモリに用いることで、必要なときだけ制御部６０１を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となる。これにより、テレビジョン装置６００の低消費電力化を図ることができる。
【０４８４】
なお、図２１（Ａ）で例示するテレビジョン装置６００の構成は一例であり、全ての構成要素を含む必要はない。テレビジョン装置６００は、図２１（Ａ）に示す構成要素のうち必要な構成要素を有していればよい。また、テレビジョン装置６００は、図２１（Ａ）に示す構成要素以外の構成要素を有していてもよい。
【０４８５】
例えば、テレビジョン装置６００は、図２１（Ａ）に示す構成のほか、外部インターフェース、音声出力部、タッチパネルユニット、センサユニット、カメラユニットなどを有していてもよい。例えば外部インターフェースとしては、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）端子、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）接続用端子、電源受給用端子、音声出力用端子、音声入力用端子、映像出力用端子、映像入力用端子などの外部接続端子、赤外線、可視光、紫外線などを用いた光通信用の送受信機、筐体に設けられた物理ボタンなどがある。また、例えば音声入出力部としては、サウンドコントローラ、マイクロフォン、スピーカなどがある。
【０４８６】
以下では、画像処理回路６０４についてより詳細な説明を行う。
【０４８７】
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、画像処理を実行する機能を有することが好ましい。
【０４８８】
画像処理としては、例えばノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度調整処理としては、例えばガンマ補正などがある。
【０４８９】
また、画像処理回路６０４は、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間などの処理などの処理を実行する機能を有していることが好ましい。
【０４９０】
例えば、ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズを除去する。
【０４９１】
階調変換処理は、画像の階調を表示パネル６２０の出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
【０４９２】
また、画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するようにデータを補間する。
【０４９３】
また、色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の明るさ（輝度コントラスト）を補正する処理である。例えば、テレビジョン装置６００が設けられる空間に配置された照明の種類や輝度、または色純度などを検知し、それに応じて表示パネル６２０に表示する画像の輝度や色調が最適となるように補正する。または、表示する画像と、あらかじめ保存してある画像リスト内の様々な場面の画像と、を照合し、最も近い場面の画像に適した輝度や色調に表示する画像を補正する機能を有していてもよい。
【０４９４】
フレーム間補間は、表示する映像のフレーム周波数を増大させる場合に、本来存在しないフレーム（補間フレーム）の画像を生成する。例えば、ある２枚の画像の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。または２枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えばデコーダ回路６０５から入力される映像信号のフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、タイミングコントローラ６０７に出力する映像信号のフレーム周波数を、２倍の１２０Ｈｚ、または４倍の２４０Ｈｚ、または８倍の４８０Ｈｚなどに増大させることができる。
【０４９５】
また、画像処理回路６０４は、ニューラルネットワークを利用して、画像処理を実行する機能を有していることが好ましい。図２１（Ａ）では、画像処理回路６０４がニューラルネットワーク６１０を有している例を示している。
【０４９６】
例えば、ニューラルネットワーク６１０により、例えば映像に含まれる画像データから特徴抽出を行うことができる。また画像処理回路６０４は、抽出された特徴に応じて最適な補正方法を選択することや、または補正に用いるパラメータを選択することができる。
【０４９７】
または、ニューラルネットワーク６１０自体に画像処理を行う機能を持たせてもよい。すなわち、画像処理を施す前の画像データをニューラルネットワーク６１０に入力することで、画像処理が施された画像データを出力させる構成としてもよい。
【０４９８】
また、ニューラルネットワーク６１０に用いる重み係数のデータは、データテーブルとして記憶部６０２に格納される。当該重み係数を含むデータテーブルは、例えば通信制御部６０３により、コンピュータネットワークを介して最新のものに更新することができる。または、画像処理回路６０４が学習機能を有し、重み係数を含むデータテーブルを更新可能な構成としてもよい。
【０４９９】
図２１（Ｂ）に、画像処理回路６０４が有するニューラルネットワーク６１０の概略図を示す。
【０５００】
なお、本明細書等においてニューラルネットワークとは、生物の神経回路網を模し、学習によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。ニューラルネットワークのうち、２層以上の中間層を有するものをディープラーニング（またはディープニューラルネットワーク（ＤＮＮ））という。
【０５０１】
また、本明細書等において、ニューラルネットワークについて述べる際に、既にある情報からニューロンとニューロンの結合強度（重み係数とも言う）を決定することを「学習」と呼ぶ場合がある。また、本明細書等において、学習によって得られた結合強度を用いてニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。
【０５０２】
ニューラルネットワーク６１０は、入力層６１１、１つ以上の中間層６１２、及び出力層６１３を有する。入力層６１１には入力データが入力される。出力層６１３からは出力データが出力される。
【０５０３】
入力層６１１、中間層６１２、及び出力層６１３には、それぞれニューロン６１５を有する。ここでニューロン６１５は、積和演算を実現しうる回路素子（積和演算素子）を指す。図２１では、２つの層が有する２つのニューロン６１５間におけるデータの入出力方向を矢印で示している。
【０５０４】
それぞれの層における演算処理は、前層が有するニューロン６１５の出力と重み係数との積和演算により実行される。例えば、入力層の第ｉ番目のニューロンの出力をｘｉとし、出力ｘｉと次の中間層６１２の第ｊ番目のニューロンとの結合強度（重み係数）をｗｊｉとすると、当該中間層の第ｊ番目のニューロンの出力ｙｊは、ｙｊ＝ｆ（Σｗｊｉ・ｘｉ）となる。なお、ｉ、ｊは１以上の整数とする。ここで、ｆ（ｘ）は活性化関数でシグモイド関数、閾値関数などを用いることができる。以下同様に、各層のニューロン６１５の出力は、前段層のニューロン６１５の出力と重み係数の積和演算結果に活性化関数を演算した値となる。また、層と層との結合は、全てのニューロン同士が結合する全結合としてもよいし、一部のニューロン同士が結合する部分結合としてもよい。図２１（Ｂ）では全結合である場合を示している。
【０５０５】
図２１（Ｂ）では、３つの中間層６１２を有する例を示している。なお、中間層６１２の数はこれに限られず、１つ以上の中間層を有していればよい。また、１つの中間層６１２が有するニューロンの数も、仕様に応じて適宜変更すればよい。例えば１つの中間層６１２が有するニューロン６１５の数は、入力層６１１または出力層６１３が有するニューロン６１５の数よりも多くてもよいし、少なくてもよい。
【０５０６】
ニューロン６１５同士の結合強度の指標となる重み係数は、学習によって決定される。学習は、テレビジョン装置６００が有するプロセッサにより実行してもよいが、専用サーバーやクラウドなどの演算処理能力の優れた計算機で実行することが好ましい。学習により決定された重み係数は、テーブルとして上記記憶部６０２に格納され、画像処理回路６０４により読み出されることにより使用される。また、当該テーブルは、必要に応じてコンピュータネットワークを介して更新することができる。
【０５０７】
以上がニューラルネットワークについての説明である。
【０５０８】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【実施例】
【０５０９】
本実施例では、本発明の一態様に用いることのできる回路について説明する。
【０５１０】
図２２（Ａ）に示す回路は、ラッチ回路として機能する回路である。当該回路は、実施の形態１で例示したラッチ回路ＬＡＴ２等に好適に用いることができる。
【０５１１】
図２２（Ａ）に示す回路は、トランジスタＭ１乃至Ｍ１０と、容量素子Ｃ１乃至Ｃ３とを有する。また、回路にはデータ信号ＤＡＴＡ、ラッチ信号ＬＡＴ、リセット信号ＲＥＳがそれぞれ入力される入力端子と、出力端子ＯＵＴを有する。また回路は、電源電圧ＶＤＤ及びＶＳＳが与えられる配線が接続されている。
【０５１２】
図２２（Ａ）に示す回路は、ラッチ信号ＬＡＴに応じて、入力されるデータ信号ＤＡＴＡを取得（サンプリング）し、且つそのデータ信号に応じた出力を保持することのできるサンプルホールド回路として機能する。また、リセット信号ＲＥＳに応じて、保持されるデータを消去する（リセットする）機能を有する。
【０５１３】
図２２（Ｂ）に、図２２（Ａ）で例示した回路のレイアウトパターンの一例を示す。ここで、トランジスタＭ１乃至Ｍ１０にはそれぞれ、チャネル長Ｌを０．７５μｍ、チャネル幅Ｗを２０μｍとしたトランジスタを適用した。またトランジスタＭ５は、上述したサイズのトランジスタを３つ並列に接続した構成とした。
【０５１４】
図２２（Ｂ）における各トランジスタには、実施の形態２で例示した、チャネル形成領域に金属酸化物が適用され、チャネル長Ｌが極めて短いトランジスタを用いることができる。
【０５１５】
また、図２３には、図２２（Ｂ）で示したレイアウトパターンを三次元化した斜視概略図を示す。図２３に示すように、回路は、下側から第１の導電層ＭＬ１、半導体層ＯＳＬ、第２の導電層ＭＬ２、第３の導電層ＭＬ３、及び第４の導電層ＭＬ４が、順に積層された構成となっている。なお、各層の間に設けられる絶縁層は省略して示している。また、図２３中の縦方向の細線は、重畳する２つの層を接続するための接続領域（コンタクト領域）を表す。
【０５１６】
このような構成により、実施の形態１で例示した表示部が設けられる第２の基板上に、高速動作が可能なラッチ回路を作製することができる。また同様のトランジスタを用いることで、実施の形態１で例示した第２の駆動回路の各回路を構成することができる。
【０５１７】
以上が、本実施例についての説明である。
【０５１８】
本実施例は、少なくともその一部を本明細書中に記載する各実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０５１９】
１０    表示装置
１０ａ    表示装置
１１    駆動回路
１２    駆動回路
１３    表示部
１３ａ    表示部
１３ｂ    表示部
２０    基板
３０    基板
３１    表示部
４１    トランジスタ
４２    トランジスタ
４３    容量素子
４４    発光素子
５０    対角
５１    トランジスタ
５３    容量素子
５４    表示素子
６０    対角
７０    対角
１００    トランジスタ
１００Ａ    トランジスタ
１０２    基板
１０４    絶縁層
１０６    導電層
１０６Ｃ    導電層
１０８    半導体層
１０８Ａ    トランジスタ
１０８Ｃ    金属酸化物層
１０８ｆ    金属酸化物膜
１０８ｉ    領域
１０８ｎ    領域
１０９    導電層
１１０    絶縁層
１１０ｆ    絶縁膜
１１２    導電層
１１２ｆ    導電膜
１１４    金属酸化物層
１１４ｆ    金属酸化物膜
１１６    層
１１６ａ    層
１１７    金属酸化物層
１１８    絶縁層
１１９    絶縁層
１２０ａ    導電層
１２０ｂ    導電層
１３０Ａ    容量素子
１３０Ｂ    容量素子
１３０Ｃ    容量素子
１４１ａ    開口部
１４１ｂ    開口部
１４１ｃ    開口部
１４２    開口部
２５５    階調値
６００    テレビジョン装置
６０１    制御部
６０２    記憶部
６０３    通信制御部
６０４    画像処理回路
６０５    デコーダ回路
６０６    映像信号受信部
６０７    タイミングコントローラ
６０８    ソースドライバ
６０９    ゲートドライバ
６１０    ニューラルネットワーク
６１１    入力層
６１２    中間層
６１３    出力層
６１５    ニューロン
６２０    表示パネル
６２１    画素
６３０    システムバス
６０００    表示モジュール
６００１    上部カバー
６００２    下部カバー
６００５    ＦＰＣ
６００６    表示装置
６００９    フレーム
６０１０    プリント基板
６０１１    バッテリー
６０１５    発光部
６０１６    受光部
６０１７ａ    導光部
６０１７ｂ    導光部
６０１８    光
７１００    テレビジョン装置
７１０１    筐体
７１０３    スタンド
７１１１    リモコン操作機
７２００    ノート型パーソナルコンピュータ
７２１１    筐体
７２１２    キーボード
７２１３    ポインティングデバイス
７２１４    外部接続ポート
７３００    デジタルサイネージ
７３０１    筐体
７３０３    スピーカ
７３１１    情報端末機
７４００    デジタルサイネージ
７４０１    柱
７４１１    情報端末機
７５００    表示部
８０００    カメラ
８００１    筐体
８００２    表示部
８００３    操作ボタン
８００４    シャッターボタン
８００６    レンズ
８０４０    携帯情報端末
８０４１    筐体
８０４２    表示部
８０４３    ボタン
８０４４    アイコン
８０４５    カメラ
８０４６    マイクロフォン
８０４７    スピーカ
８０４８    接続端子
８０４９    太陽電池
８０５０    カメラ
８０５１    充放電制御回路
８０５２    バッテリー
８０５３    ＤＣＤＣコンバータ
８０５４    スイッチ
８０５５    スイッチ
８０５６    スイッチ
８０５７    コンバータ
８１００    ファインダー
８１０１    筐体
８１０２    表示部
８１０３    ボタン
８２００    ヘッドマウントディスプレイ
８２０１    装着部
８２０２    レンズ
８２０３    本体
８２０４    表示部
８２０５    ケーブル
８２０６    バッテリー
８３００    ヘッドマウントディスプレイ
８３０１    筐体
８３０２    表示部
８３０４    固定具
８３０５    レンズ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    テレビジョン装置
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
【図１】
2019020687.tif 000003
【図２】
2019020687.tif 000004
【図３】
2019020687.tif 000005
【図４】
2019020687.tif 000006
【図５】
2019020687.tif 000007
【図６】
2019020687.tif 000008
【図７】
2019020687.tif 000009
【図８】
2019020687.tif 000010
【図９】
2019020687.tif 000011
【図１０】
2019020687.tif 000012
【図１１】
2019020687.tif 000013
【図１２】
2019020687.tif 000014
【図１３】
2019020687.tif 000015
【図１４】
2019020687.tif 000016
【図１５】
2019020687.tif 000017
【図１６】
2019020687.tif 000018
【図１７】
2019020687.tif 000019
【図１８】
2019020687.tif 000020
【図１９】
2019020687.tif 000021
【図２０】
2019020687.tif 000022
【図２１】
2019020687.tif 000023
【図２２】
2019020687.tif 000024
【図２３】
2019020687.tif 000025