(57)【要約】【課題】信頼性の高い表示装置、およびその製造方法を提供することを目的の一つとする。【解決手段】表示装置は、基板上に位置し、基板と接する第１の導電膜；第１の導電膜上に位置し、基板と第１の導電膜と接する第１のアンダーコートと第２のアンダーコート；第１のアンダーコート上の画素；および第１のアンダーコート、第１の導電膜、および第２のアンダーコート上に位置し、第１のアンダーコートと第１のアンダーコートの間で第１の導電膜と接する配線を有する。第１のアンダーコートと第２のアンダーコートは、第１の導電膜上で互いに離間し、それぞれ第１の導電膜の一部を覆う。配線は、画素を駆動するための信号が入力される端子を第２のアンダーコート上に形成するように構成される。【選択図】図５
2019020463.tif 000002
【特許請求の範囲】
【請求項１】
基板上に位置し、前記基板と接する第１の導電膜と、
前記第１の導電膜上に位置し、前記基板と前記第１の導電膜と接する第１のアンダーコートと第２のアンダーコートと、
前記第１のアンダーコート上の画素と、
前記第１のアンダーコート、前記第１の導電膜、および前記第２のアンダーコート上に位置し、前記第１のアンダーコートと前記第２のアンダーコートの間で前記第１の導電膜と接する配線と、
前記第２のアンダーコート上に位置し、前記配線と電気的に接続される端子を有し、
前記第１のアンダーコートと前記第２のアンダーコートは、前記第１の導電膜上で互いに離間し、それぞれ前記第１の導電膜の一部を覆う表示装置。
【請求項２】
前記配線は、前記第１のアンダーコートの側面と前記第２のアンダーコートの側面と接する、請求項１に記載の表示装置。
【請求項３】
前記画素はトランジスタをさらに有し、
前記トランジスタは、
半導体膜、
ゲート電極、
前記半導体膜と前記ゲート電極間のゲート絶縁膜、および
前記半導体膜、前記ゲート電極、前記ゲート絶縁膜上の層間絶縁膜を有する、請求項１に記載の表示装置。
【請求項４】
前記配線は、前記第１のアンダーコートと前記第２のアンダーコート上において、前記ゲート絶縁膜の側面と前記層間絶縁膜の側面と接する、請求項３に記載の表示装置。
【請求項５】
前記トランジスタと重なる第２の導電膜をさらに有し、
前記第２の導電膜は、前記基板と前記第１のアンダーコートの間に配置される、請求項３に記載の表示装置。
【請求項６】
前記第１の導電膜と前記第２の導電膜は同一層にある、請求項５に記載の表示装置。
【請求項７】
前記第２の導電膜は、前記ゲート電極と電気的に接続される、請求項５に記載の表示装置。
【請求項８】
前記第１のアンダーコートと前記第２のアンダーコートの間において、前記第１の導電膜の幅は前記配線の幅と同一である、請求項１に記載の表示装置。
【請求項９】
前記基板は、前記第１のアンダーコートと前記第２のアンダーコートとの間に折曲部を有し、
前記表示装置は、平面視で前記第１のアンダーコートと前記第２のアンダーコートが重なる三次元構造を有する、請求項１に記載の表示装置。
【請求項１０】
基板上に位置し、前記基板と接し、第１の層、前記第１の層上の第２の層、前記第２の層上の第３の層を有するアンダーコートと、
前記第１の層と前記第２の層の間の第１の導電膜と、
前記第３の層上の画素と端子と、
前記第３の層上に位置し、前記画素と前記端子を電気的に接続する配線を有し、
前記第２の層と前記第３の層のそれぞれは、前記第１の導電膜が露出されるよう、前記第１の導電膜上において分断され、
前記配線は、前記第１の導電膜が前記第２の層と前記第３の層から露出した領域において前記第１の導電膜と接し、
前記領域は、前記画素と前記端子の間に位置する表示装置。
【請求項１１】
前記配線は、前記第２の層の側面と前記第３の層の側面と接する、請求項１０に記載の表示装置。
【請求項１２】
前記画素はトランジスタをさらに有し、
前記トランジスタは、
半導体膜、
ゲート電極、
前記半導体膜と前記ゲート電極間のゲート絶縁膜、および
前記半導体膜、前記ゲート電極、前記ゲート絶縁膜上の層間絶縁膜を有する、請求項１０に記載の表示装置。
【請求項１３】
前記配線は、前記ゲート絶縁膜の側面と前記層間絶縁膜の側面と接する、請求項１２に記載の表示装置。
【請求項１４】
前記トランジスタと重なる第２の導電膜をさらに有し、
前記第２の導電膜は、前記第１の層と前記第２の層の間に配置される、請求項１２に記載の表示装置。
【請求項１５】
前記第１の導電膜と前記第２の導電膜は同一層にある、請求項１４に記載の表示装置。
【請求項１６】
前記第２の導電膜は、前記ゲート電極と電気的に接続される、請求項１４に記載の表示装置。
【請求項１７】
前記第１の導電膜の幅は前記配線の幅と同一である、請求項１０に記載の表示装置。
【請求項１８】
前記基板は、前記端子と前記表示領域との間に折曲部を有し、
前記表示装置は、平面視で前記端子と前記画素が重なる三次元構造を有する、請求項１０に記載の表示装置。
【請求項１９】
基板上に位置し、前記基板と接するアンダーコートと、
前記アンダーコート上に位置し、半導体膜、ゲート電極、前記半導体膜と前記ゲート電極間のゲート絶縁膜、および前記半導体膜、前記ゲート電極、前記ゲート絶縁膜上の層間絶縁膜を含むトランジスタを有する画素と、
前記アンダーコート上に位置し、前記アンダーコートと接し、前記半導体膜と同一の層に存在する第１の導電膜と、
前記層間絶縁膜上の配線と、
前記層間絶縁膜上に位置し、前記配線と電気的に接続される端子を有し、
前記ゲート絶縁膜と前記層間絶縁膜のそれぞれは、前記第１の導電膜が露出されるよう、前記第１の導電膜上において分断され、
前記配線は、前記第１の導電膜が前記ゲート絶縁膜と前記層間絶縁膜から露出した領域において前記第１の導電膜と接し、
前記領域は、前記画素と前記端子の間に位置する表示装置。
【請求項２０】
基板上に位置し、前記基板と接するアンダーコートと、
前記アンダーコート上に位置し、半導体膜、ゲート電極、前記半導体膜と前記ゲート電極間のゲート絶縁膜、および前記半導体膜、前記ゲート電極、前記ゲート絶縁膜上の層間絶縁膜を含むトランジスタを有する画素と、
前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜と接し、前記ゲート電極と同一の層に存在する第１の導電膜と、
前記層間絶縁膜上の配線と、
前記層間絶縁膜上に位置し、前記配線と電気的に接続される端子を有し、
前記層間絶縁膜は、前記第１の導電膜が露出されるよう、前記第１の導電膜上において分断され、
前記配線は、前記第１の導電膜が前記層間絶縁膜から露出した領域において前記第１の導電膜と接し、
前記領域は、前記画素と前記端子の間に位置する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置とその製造方法に関する。例えば、発光素子を有する表示装置とその製造方法に関する。
【背景技術】
【０００２】
表示装置の一例として、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置が挙げられる。これらの表示装置は、基板上に形成された複数の画素の各々に表示素子として液晶素子や有機発光素子（以下、発光素子）を有している。液晶素子や発光素子は一対の電極（陰極、陽極）間に液晶性を示す化合物を含む層、あるいは発光性有機化合物を含む層（以下、電界発光層、あるいはＥＬ層）を有しており、電極間に電圧を印加する、あるいは電流を供給することで駆動される。
【０００３】
基板として可撓性を有する基板を用いることで、表示装置全体に可撓性を付与することができる。これにより、湾曲した形状を有する表示装置や、ユーザが自由に変形可能な表示装置が提供される。表示装置を湾曲させる場合、表示に関与しない部分（額縁）が表示領域と重なるように基板を折り曲げることで、額縁の見かけ上の面積が小さくなり、デザイン性に優れた表示装置を提供することができる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１２８００６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明に係る実施形態の一つは、信頼性の高い表示装置、およびその製造方法を提供することを目的の一つとする。例えば、本発明に係る実施形態の一つは、変形しても高い信頼性を維持することが可能な可撓性の表示装置、およびその製造方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の実施形態の一つは表示装置である。この表示装置は、基板上に位置し、基板と接する第１の導電膜；第１の導電膜上に位置し、基板と第１の導電膜と接する第１のアンダーコートと第２のアンダーコート；第１のアンダーコート上の画素；および第１のアンダーコート、第１の導電膜、および第２のアンダーコート上に位置し、第１のアンダーコートと第２のアンダーコートの間で第１の導電膜と接する配線；および第２のアンダーコート上に位置し、配線と電気的に接続される端子を有する。第１のアンダーコートと第２のアンダーコートは、第１の導電膜上で互いに離間し、それぞれ第１の導電膜の一部を覆う。配線は、画素を駆動するための信号が入力される端子を第２のアンダーコート上に形成するように構成される。
【０００７】
本発明の実施形態の一つは表示装置である。この表示装置は、基板上に位置し、基板と接し、第１の層、第１の層上の第２の層、第２の層上の第３の層を有するアンダーコート；第１の層と第２の層の間の第１の導電膜；第３の層上の画素と端子；および第３の層上に位置し、画素と端子を電気的に接続する配線を有する。第２の層と第３の層のそれぞれは、第１の導電膜が露出されるよう、第１の導電膜上において分断される。配線は、第１の導電膜が第２の層と第３の層から露出した領域において第１の導電膜と接する。上記領域は、画素と端子の間に位置する。
【０００８】
本発明の実施形態の一つは表示装置である。この表示装置は、基板上に位置し、基板と接するアンダーコート；アンダーコート上に位置し、半導体膜、ゲート電極、半導体膜とゲート電極間のゲート絶縁膜、および半導体膜、ゲート電極、ゲート絶縁膜上の層間絶縁膜を含むトランジスタを有する画素；アンダーコート上に位置し、アンダーコートと接し、半導体膜と同一の層に存在する第１の導電膜；層間絶縁膜上の配線；および前記相関膜上に位置し、配線と電気的に接続される端子を有する。ゲート絶縁膜と層間絶縁膜のそれぞれは、第１の導電膜が露出されるよう、第１の導電膜上において分断される。配線は、第１の導電膜がゲート絶縁膜と層間絶縁膜から露出した領域において第１の導電膜と接する。配線は、画素を駆動するための信号が入力される端子を層間絶縁膜上に形成するよう構成される。上記領域は、画素と端子の間に位置する。
【０００９】
本発明の実施形態の一つは表示装置である。この表示装置は、基板上に位置し、基板と接するアンダーコート；アンダーコート上に位置し、半導体膜、ゲート電極、半導体膜とゲート電極間のゲート絶縁膜、および半導体膜、ゲート電極、ゲート絶縁膜上の層間絶縁膜を含むトランジスタを有する画素；ゲート絶縁膜上に位置し、ゲート絶縁膜と接し、ゲート電極と同一の層に存在する第１の導電膜；層間絶縁膜上の配線；および層間絶縁膜上に位置し、配線と電気的に接続される端子を有する。層間絶縁膜は、第１の導電膜が露出されるよう、第１の導電膜上において分断される。配線は、第１の導電膜が層間絶縁膜から露出した領域において第１の導電膜と接する。上記領域は、画素と端子の間に位置する。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る表示装置の模式的上面図。
【図２】一実施形態に係る表示装置の模式的側面図。
【図３】一実施形態に係る表示装置の画素の等価回路の一例。
【図４】一実施形態に係る表示装置の模式的断面図。
【図５】一実施形態に係る表示装置の模式的断面図。
【図６】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図７】一実施形態に係る表示装置の製造方法を示す模式的上面図。
【図８】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図９】一実施形態に係る表示装置の製造方法を示す模式的上面図。
【図１０】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１１】一実施形態に係る表示装置の製造方法を示す模式的上面図。
【図１２】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１３】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１４】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１５】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１６】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１７】一実施形態に係る表示装置の模式的断面図。
【図１８】一実施形態に係る表示装置の模式的断面図。
【図１９】一実施形態に係る表示装置の模式的断面図。
【図２０】従来技術、および一実施形態に係る表示装置の製造方法を示す模式的断面図。
【発明を実施するための形態】
【００１１】
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１２】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１３】
本明細書と請求項において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
【００１４】
本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１５】
本明細書において、類似する複数の構成要素をそれぞれ区別して指す場合、符号の後にアンダーバーと自然数を用いて表記する。これらを互いに区別せずに全体、あるいはそのうちの任意に選択される複数を表記する場合には、符号のみを用いる。
【００１６】
本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。
【００１７】
＜第１実施形態＞
本発明の実施形態の一つである表示装置１００の構造と製造方法を以下に説明する。
【００１８】
［１．全体構造］
図１に表示装置１００の上面模式図を示す。表示装置１００は基板１０２を有し、その上にパターニングされた種々の絶縁膜、半導体膜、導電膜を有する。これらの絶縁膜、半導体膜、導電膜により、複数の画素１０４や画素１０４を駆動するための駆動回路（ゲート側駆動回路１０８、ソース側駆動回路１１０）が形成される。複数の画素１０４は周期的に配置され、これらによって表示領域１０６が定義される。後述するように、各画素１０４には表示素子が設けられる。以下、表示素子として発光素子１３０が画素１０４に形成された例を用いて説明する。
【００１９】
ゲート側駆動回路１０８やソース側駆動回路１１０は、表示領域１０６外（周辺領域）に配置される。表示領域１０６やゲート側駆動回路１０８、ソース側駆動回路１１０からはパターニングされた導電膜で形成される種々の配線（図１では図示しない）が基板１０２の一辺へ延び、配線は基板１０２の端部付近で露出されて映像信号端子１１６、電源端子１１８、１２０などの端子を形成する。これらの端子はフレキシブル印刷回路基板（ＦＰＣ）１１４と電気的に接続される。ここで示した例では、ＦＰＣ１１４上に、半導体基板上に形成された集積回路を有する駆動ＩＣ１１２がさらに搭載される。ソース側駆動回路１１０の機能は、駆動ＩＣ１１２に統合されていても良いし、駆動ＩＣ１１２は、ＦＰＣ１１４上でなく基板１０２上に実装されていても良い。駆動ＩＣ１１２、ＦＰＣ１１４を介して外部回路（図示しない）から映像信号が供給され、映像信号は映像信号端子１１６を通してゲート側駆動回路１０８、ソース側駆動回路１１０へ与えられる。一方、画素１０４内の発光素子１３０へ供給される電源がＦＰＣ１１４、電源端子１１８、１２０を介して表示装置１００に与えられる。電源端子１２０には高電位（ＰＶＤＤ）が供給され、電源端子１１８にはＰＶＤＤよりも低い電位（ＰＶＳＳ）が供給される。これらの映像信号や電位に基づく信号が各画素１０４に与えられ、画素１０４が制御、駆動される。
【００２０】
基板１０２として可撓性を有する基板を用いることで、表示装置１００に可撓性を付与することができ、例えば図２の側面図に示すように、ＦＰＣ１１４やそれに接続される端子が表示領域１０６と重なるように、端子と表示領域１０６の間で表示装置１００を折り曲げることができる。この時、折りたたまれた形状を安定化させるためにスペーサ１２２を設けてもよい。スペーサ１２２は基板１０２によってその外周の少なくとも一部が覆われる。
【００２１】
［２．画素の構造］
２−１．画素回路
各画素１０４には、パターニングされた種々の絶縁膜や半導体膜、導電膜によって発光素子１３０を含む画素回路が形成される。画素回路の構成は任意に選択することができ、その一例を等価回路として図３に示す。
【００２２】
図３に示した画素回路は、発光素子１３０に加え、駆動トランジスタ１４０、第１のスイッチングトランジスタ１４２、第２のスイッチングトランジスタ１４４、保持容量１５０、付加容量１５２を含む。発光素子１３０、駆動トランジスタ１４０、第２のスイッチングトランジスタ１４４は、高電位電源線１５４と低電位電源線１５６との間で直列に接続される。高電位電源線１５４と低電位電源線１５６には、それぞれＰＶＤＤ、ＰＶＳＳが与えられる。
【００２３】
本実施形態では、駆動トランジスタ１４０はｎチャネル型とし、高電位電源線１５４側の入出力端子をドレイン、発光素子１３０側の入出力端子をソースとする。駆動トランジスタ１４０のドレインは第２のスイッチングトランジスタ１４４を介して高電位電源線１５４と電気的に接続され、ソースが発光素子１３０の画素電極１８４と電気的に接続される。
【００２４】
駆動トランジスタ１４０のゲートは、第１のスイッチングトランジスタ１４２を介して第１の信号線ＶＳＬと電気的に接続される。第１のスイッチングトランジスタ１４２は、そのゲートに接続される第１の走査信号線ＳＬＡに与えられる走査信号ＳＧによって動作（オン／オフ）が制御される。第１のスイッチングトランジスタ１４２がオンのとき、第１の信号線ＶＳＬの電位が駆動トランジスタ１４０のゲートに与えられる。第１の信号線ＶＳＬには、初期化信号Ｖｉｎｉと映像信号Ｖｓｉｇが所定のタイミングで与えられる。初期化信号Ｖｉｎｉは一定レベルの初期化電位を与える信号である。第１のスイッチングトランジスタ１４２は、第１の信号線ＶＳＬに同期して、所定のタイミングでオン／オフが制御され、駆動トランジスタ１４０のゲートに初期化信号Ｖｉｎｉ、または映像信号Ｖｓｉｇに基づく電位を与える。
【００２５】
駆動トランジスタ１４０のドレインには、第２の信号線ＶＲＳが電気的に接続される。第２の信号線ＶＲＳには、第３のスイッチングトランジスタ１４６を介してリセット電位Ｖｒｓｔが与えられる。第３のスイッチングトランジスタ１４６を通してリセット信号Ｖｒｓｔが印加されるタイミングは、第３の信号線ＳＬＣに与えられるリセット信号ＲＧによって制御される。
【００２６】
駆動トランジスタ１４０のソースとゲートとの間には、保持容量１５０が設けられる。付加容量１５２の一方の端子は駆動トランジスタ１４０のソースに接続され、他方の端子が高電位電源線１５４に接続される。付加容量１５２は、他方の端子が低電位電源線１５６に接続されるように設けてもよい。保持容量１５０と付加容量１５２は、映像信号Ｖｓｉｇを駆動トランジスタ１４０のゲートに与えるとき、映像信号Ｖｓｉｇに応じたゲート−ソース間電圧Ｖｇｓを保持するために設けられる。
【００２７】
ソース側駆動回路１１０は、第１の信号線ＶＳＬに初期化信号Ｖｉｎｉ、または映像信号Ｖｓｉｇを出力する。一方、ゲート側駆動回路１０８は第１の走査信号線ＳＬＡに走査信号ＳＧを出力し、第２の走査信号線ＳＬＢに走査信号ＢＧを出力し、第３の信号線ＳＬＣにリセット信号ＲＧを出力する。
【００２８】
図３に示した画素回路において、駆動トランジスタ１４０と、第１のスイッチングトランジスタ１４２は、図１に示した画素１０４のそれぞれに設けられる必要があるが、第２のスイッチングトランジスタ１４４は、近接する複数の画素１０４間で共有されても良い。具体例を挙げると、同一走査行に属し、互いに近接する複数の画素１０４間で共有することができる。また、図３で示した例では、第３のスイッチングトランジスタ１４６はゲート側駆動回路１０８に設けられるが、第３のスイッチングトランジスタ１４６は各画素回路に設置してもよい。また、第２のスイッチングトランジスタ１４４と同様、近接する複数の画素１０４間で共有されても良い。
【００２９】
２−２．断面構造
画素１０４の断面構造を図面を用いて説明する。図４では、基板１０２上に形成された隣接する二つの画素１０４の画素回路のうち、駆動トランジスタ１４０、保持容量１５０、付加容量１５２、発光素子１３０の断面構造が示されている。
【００３０】
画素回路に含まれる各素子はアンダーコート１６０を介し、基板１０２上に設けられる。駆動トランジスタ１４０は、半導体膜１６２、ゲート絶縁膜１６４、ゲート電極１６６、ドレイン電極１７２、ソース電極１７４を含む。ゲート電極１６６は、ゲート絶縁膜１６４を介して半導体膜１６２の少なくとも一部と交差するように配置され、半導体膜１６２とゲート電極１６６が重なる領域にチャネルが形成される。半導体膜１６２はさらに、チャネルを挟持するドレイン領域１６２ａ、ソース領域１６２ｂを有する。
【００３１】
各画素１０４は、任意の構成として、駆動トランジスタ１４０などの画素回路中のトランジスタと重なるように導電膜（以下、第２の導電膜）１３４を有してもよい。第２の導電膜１３４は、各トランジスタと基板１０２の間に設けることができ、例えば図４に示すように、基板１０２とアンダーコート１６０の間に設けられる。第２の導電膜１３４は各トランジスタ全体と重なる必要は無く、少なくとも各トランジスタのチャネルと重なるように設ければよい。第２の導電膜１３４は、アルミニウムや銅、クロム、モリブデン、タングステン、チタンなどの金属やその合金を含み、単層構造、あるいは積層構造を有するように形成される。第２の導電膜１３４は、可視光や紫外光を透過しない厚さで形成され、その厚さは具体的には２０ｎｍから１００ｎｍである。これにより、画素回路中のトランジスタの光による特性変動を抑制することができる。第２の導電膜１３４は電気的に浮遊していてもよいが、それと重なるトランジスタのゲート電極と電気的に接続されてゲート電極と等電位となるように構成されてもよい。また、例えば接地電位や基板上の特定の電源電位など、ゲート電極の電位と異なる電位が供給されるように構成してもよい。これによってトランジスタの特性を精密に制御することができる。なお、第２の導電膜１３４を設けない場合、各トランジスタのチャネルの下では、基板１０２とアンダーコート１６０が直接接する。
【００３２】
ゲート絶縁膜１６４を介し、ゲート電極１６６と同一の層に存在する容量電極１６８がソース領域１６２ｂと重なるように設けられる。ゲート電極１６６、容量電極１６８の上には層間絶縁膜１７０が設けられる。層間絶縁膜１７０とゲート絶縁膜１６４には、ドレイン領域１６２ａ、ソース領域１６２ｂに達する開口が形成され、この開口を覆うようにドレイン電極１７２、ソース電極１７４が配置される。ソース電極１７４の一部は、層間絶縁膜１７０を介してソース領域１６２ｂの一部と容量電極１６８と重なり、ソース領域１６２ｂの一部、ゲート絶縁膜１６４、容量電極１６８、層間絶縁膜１７０、およびソース電極１７４の一部によって保持容量１５０が形成される。
【００３３】
駆動トランジスタ１４０や保持容量１５０の上にはさらに平坦化膜１７６が設けられる。平坦化膜１７６は、ソース電極１７４に達する開口を有し、この開口と平坦化膜１７６の上面の一部を覆う接続電極１７８がソース電極１７４と接するように設けられる。平坦化膜１７６上にはさらに付加容量電極１８０が設けられる。接続電極１７８や付加容量電極１８０は同時に形成することができ、同一の層に存在することができる。接続電極１７８と付加容量電極１８０を覆うように容量絶縁膜１８２が形成される。容量絶縁膜１８２は、平坦化膜１７６の開口では接続電極１７８の一部を覆わず、接続電極１７８の底面を露出する。これにより、接続電極１７８を介し、その上に設けられる画素電極１８４とソース電極１７４間の電気的接続が可能となる。容量絶縁膜１８２には、その上に設けられる隔壁１８６と平坦化膜１７６の接触を許容するための開口１８８を設けてもよい。開口１８８を通して平坦化膜１７６中の不純物を除去することができ、これによって画素回路や発光素子１３０の信頼性を向上させることができる。なお、接続電極１７８や開口１８８の形成は任意である。
【００３４】
容量絶縁膜１８２上には、接続電極１７８と付加容量電極１８０を覆うように、画素電極１８４が設けられる。容量絶縁膜１８２は付加容量電極１８０と画素電極１８４によって挟持され、この構造によって付加容量１５２が形成される。画素電極１８４は、付加容量１５２と発光素子１３０によって共有される。
【００３５】
画素電極１８４の上には、画素電極１８４の端部を覆う隔壁１８６が設けられる。画素電極１８４、隔壁１８６を覆うようにＥＬ層１９０、およびその上の対向電極１９８が設けられる。
【００３６】
ＥＬ層１９０は複数の層から構成することができ、例えばキャリア注入層、キャリア輸送層、発光層、キャリアブロック層、励起子ブロック層など、種々の機能層を組み合わせて形成される。ＥＬ層１９０の構造は、すべての画素１０４間で同一でも良く、隣接する画素１０４間で一部の構造が異なるようにＥＬ層１９０を形成してもよい。図４では、代表的な機能層としてホール輸送層１９２、発光層１９４、電子輸送層１９６が示されている。
【００３７】
発光素子１３０を保護するための保護膜（以下、パッシベーション膜）２００が発光素子１３０上に配置される。パッシベーション膜２００の構造は任意に選択することができるが、図４に示すように、無機化合物を含む第１の層２０２、有機化合物を含む第２の層２０４、および無機化合物を含む第３の層２０６を含む積層構造を適用することができる。
【００３８】
パッシベーション膜２００上には樹脂を含む膜（以下、樹脂膜）２１０が設けられる。表示装置１００はさらに、基板１０２から樹脂膜２１０までの構造を挟持するように支持フィルム１２６、１２８を有しており、支持フィルム１２６、１２８によって適度な物理的強度が与えられる。支持フィルム１２６、１２８は図示しない接着層によって基板１０２や樹脂膜２１０に固定される。
【００３９】
詳細は後述するが、アンダーコート１６０、ゲート絶縁膜１６４、層間絶縁膜１７０、容量絶縁膜１８２、第１の層２０２、第３の層２０６はいずれも絶縁膜であり、窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などのケイ素含有無機化合物を含む膜を含む。これらの各絶縁膜内ではケイ素含有無機化合物を含む膜が積層されていてもよい。したがって、これらの絶縁膜は、ケイ素を主な構成元素として含有する無機化合物を含む。
【００４０】
［３．端子、および配線］
表示領域１０６の端部（図１において、表示領域１０６の下部）から電源端子１１８、１２０、映像信号端子１１６に至る領域を中心とする断面構造の一例を図５に模式的に示す。ここでは表示領域１０６の一部、ソース側駆動回路１１０、電源端子１１８、および表示領域１０６と端子を電気的に接続する配線２２０の断面が示されている。
【００４１】
図５に示すように、支持フィルム１２６は一部が除去されて二つに分断され、分断された部分の間で基板１０２の下面が露出する。支持フィルム１２６が除去された部分は可撓性が高く、この部分を利用して基板１０２を折り曲げることで、図２に示すような三次元構造を表示装置１００に付与することができる。
【００４２】
支持フィルム１２６が除去された領域と重なるように、導電膜（以下、第１の導電膜）１３２が基板１０２上に、基板１０２と接するように設けられる。第１の導電膜１３２は第２の導電膜１３４と同一の層内に存在することができ、したがって、第２の導電膜１３４と同一の層構造や組成を有する。
【００４３】
アンダーコート１６０は画素１０４から電源端子１１８へ向かって延在するが、支持フィルム１２６が除去された領域では、一部が除去される。すなわち、アンダーコート１６０は、第１の導電膜１３２上で分断され、画素１０４が設けられる第１のアンダーコート１６０＿１と、電源端子１１８、１２０や映像信号端子１１６が設けられる第２のアンダーコート１６０＿２を与える。第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２はそれぞれ離間し、第１の導電膜１３２の一部を覆う。したがって、第１の導電膜１３２の一部は基板１０２と第１のアンダーコート１６０＿１の間、あるいは基板１０２と第２のアンダーコート１６０＿２の間に位置し、他の一部は第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２から露出する。
【００４４】
表示領域１０６に設けられるゲート絶縁膜１６４や層間絶縁膜１７０も電源端子１１８の方向へ延在し、アンダーコート１６０と同様、第１の導電膜１３２と重なる領域で分断され、互いに離間した二つの部分を与える。ゲート絶縁膜１６４や層間絶縁膜１７０の側面は、第１のアンダーコート１６０＿１や第２のアンダーコート１６０＿２の側面と同一平面上に位置してもよく、図５に示すように、第１のアンダーコート１６０＿１や第２のアンダーコート１６０＿２の上面を露出するようにゲート絶縁膜１６４や層間絶縁膜１７０を配置してもよい。
【００４５】
ソース側駆動回路１１０にはトランジスタなどの半導体素子が設けられ、これらによってアナログスイッチなどの種々の回路が形成される。図５に示すように、ソース側駆動回路１１０に設けられるトランジスタの下にも第２の導電膜１３４を設けてもよい。
【００４６】
第１の導電膜１３２上には、配線２２０が設けられる。図５に示した例では、配線２２０は層間絶縁膜１７０と平坦化膜１７６に挟まれるように設けられる。換言すると、配線２２０は画素回路中のトランジスタのソース電極やドレイン電極と同一の層に存在する。図示しないが、配線２２０はゲート電極と同一の層内でもよい。
【００４７】
配線２２０は、第１の導電膜１３２が第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２から露出する領域、すなわち、第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２の間で第１の導電膜１３２と接し、電気的に接続される。アンダーコート１６０やゲート絶縁膜１６４、層間絶縁膜１７０はこの領域で分断されるため、配線２２０はこれらの絶縁膜の側面と接する。また、図５に示すように、配線２２０は第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２の上面と接してもよい。
【００４８】
表示領域１０６からは対向電極１９８が基板１０２の端部に向かって延伸し、平坦化膜１７６に設けられた開口において配線２２０と電気的に接続される。具体的には、平坦化膜１７６は、ソース側駆動回路１１０と電源端子１１８の間において配線２２０に達する開口を有し、この開口を覆うように第１のコンタクト電極２２２ａ、第１のコンタクト電極２２２ａ上の第２のコンタクト電極２２２ｂを含むコンタクト電極２２２が設置される。対向電極１９８は第２のコンタクト電極２２２ｂ、第１のコンタクト電極２２２ａを介して配線２２０と電気的に接続される。
【００４９】
配線２２０はさらに、基板１０２の端部付近で第２のアンダーコート１６０＿２上に電源端子１１８、１２０や映像信号端子１１６を形成する。これらの端子表面は、第１のコンタクト電極２２２ａと同層に存在する保護電極２２２ｃによって覆われる。上述したように、これらの端子には、画素１０４を駆動するための各種信号が入力される。
【００５０】
［４．製造方法］
以下、表示装置１００の製造方法の一例を図６（Ａ）から図１６を用いて説明する。図６（Ａ）、図６（Ｂ）、図８（Ａ）、図８（Ｂ）、図１０（Ａ）、図１０（Ｂ）、図１３（Ａ）から図１６の各々は二つの図を含むが、左側は画素１０４の断面模式図であり、右側は配線２２０を中心とする断面模式図である。図７（Ａ）、図７（Ｂ）、図９（Ａ）、図９（Ｂ）、図１１（Ａ）、図１１（Ｂ）はそれぞれ、図６（Ａ）、図６（Ｂ）、図８（Ａ）、図８（Ｂ）、図１０（Ａ）、図１０（Ｂ）に示した段階における上面図であり、主に配線２２０や端子が形成される領域が図示されている。
【００５１】
図６（Ａ）に示すように、まず、支持基板１０３上に基板１０２を形成する。支持基板１０３は、表示装置１００の製造工程中、表示装置１００に含まれる種々の絶縁膜や導電膜、半導体膜を支持するものであり、ガラスや石英を含むことができる。基板１０２は可撓性の基板であり、ポリイミドやポリアミド、ポリカルボナートなどの高分子を含む。基板１０２はインクジェット法やスピンコート法、印刷法などの湿式成膜法、あるいはラミネート法などによって支持基板１０３上に設けられる。表示装置１００に可撓性を付与しない場合には、支持基板１０３を基板として用いればよい。
【００５２】
次に、基板１０２上に第１の導電膜１３２、第２の導電膜１３４を形成する。第１の導電膜１３２と第２の導電膜１３４は、上述した金属や合金を含み、化学気相堆積（ＣＶＤ）法やスパッタリング法によって得られる金属膜に対してエッチングによるパターニングを行うことで形成される。第１の導電膜１３２と第２の導電膜１３４は積層構造を有してもよく、単層構造を有してもよい。このように第１の導電膜１３２と第２の導電膜１３４を同時に形成する場合、これらは同一の組成、同一の層構造を有する。第１の導電膜１３２は、表示領域１０６と端子が形成される領域の間に位置し、のちに形成される配線２２０と重なるようにストライプ状に設けられる。第２の導電膜１３４は、画素回路中のトランジスタのチャネルと重なるように設けられる。
【００５３】
次に、第１の導電膜１３２、第２の導電膜１３４上にアンダーコート１６０を単層構造、あるいは積層構造を有するように形成する（図６（Ｂ）、図７（Ｂ））。アンダーコート１６０は基板１０２の全面に形成されるが、理解のため、図７（Ｂ）では一部が図示されていない。ここでは、アンダーコート１６０として第１の層１６０ａから第３の層１６０ｃの積層膜が示されており、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸化膜をそれぞれ第１の層１６０ａから第３の層１６０ｃとして用いることができる。この場合、第１の層１６０ａは基板１０２との密着性向上のため、第２の層１６０ｂは水などの不純物に対するブロック膜として、第３の層１６０ｃは第２の層１６０ｂ中に含有する水素原子の拡散を防止するためのブロック膜として設けられる。ここで、シリコン酸化膜とは、ケイ素と酸素を主成分として含む膜であり、シリコン窒化膜とは、ケイ素と窒素を主成分として含む膜である。
【００５４】
次に、アンダーコート１６０上に画素回路中のトランジスタなどが形成される（図８（Ａ））。ここでは一例として、トランジスタとしてポリシリコンを半導体膜１６２として有するｎチャネル型の駆動トランジスタ１４０、および保持容量１５０の形成を述べるが、ｐチャネル型のトランジスタも同時に形成してもよい。具体的には、アンダーコート１６０上に、半導体膜１６２、ゲート絶縁膜１６４、ゲート電極１６６、容量電極１６８を順次形成する。半導体膜１６２は、ゲート電極１６６と重なるチャネル領域１６２ｃやドレイン領域１６２ａ、ソース領域１６２ｂに加え、チャネル領域１６２ｃとドレイン領域１６２ａの間、チャネル領域１６２ｃとソース領域１６２ｂの間に低濃度不純物領域１６２ｄが設けられた構造を有する。ゲート絶縁膜１６４はシリコン含有無機化合物を含み、シリコン酸化膜などが用いられる。ゲート電極１６６や容量電極１６８は種々の金属から選択される金属やその合金を含む配線（第１配線）を用いて形成され、第１配線は例えばモリブデンとタングステンの積層構造を有する。容量電極１６８はゲート電極１６６と同一の層に存在し、ゲート絶縁膜１６４とソース領域１６２ｂとともに保持容量１５０の形成に用いられる。
【００５５】
ゲート電極１６６、容量電極１６８上には層間絶縁膜１７０が形成される（図８（Ａ）、図９（Ａ））。層間絶縁膜１７０も表示領域１０６のみならず、端子や配線２２０、第１の導電膜１３２が形成される領域にかけて、基板１０２のほぼ全面に形成される。図８（Ｂ）では層間絶縁膜１７０は単層構造を有するように描かれているが、層間絶縁膜１７０は、例えばシリコン窒化膜とシリコン酸化膜を積層することで形成してもよい。理解を促進するため、図９（Ｂ）ではアンダーコート１６０とゲート絶縁膜１６４、層間絶縁膜１７０の一部は図示していない。
【００５６】
その後パターニングを行って、層間絶縁膜１７０とゲート絶縁膜１６４の一部を除去し、第１の導電膜１３２と重なる領域においてアンダーコート１６０を露出する（図８（Ｂ）、図９（Ｂ））。この時、ドレイン領域１６２ａとソース領域１６２ｂを露出するための開口も同時に形成される。
【００５７】
次に、第１の導電膜１３２を露出する。具体的には、第１の導電膜１３２を露出させる領域以外を図示しないレジストマスクで覆い、アンダーコート１６０をエッチングにより除去する（図１０（Ａ）、図１１（Ａ））。これによりアンダーコート１６０は分断されて、互いに離間する第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２を与え、基板１０２は第１の導電膜１３２間で露出される。図１０では、ゲート絶縁膜１６４と層間絶縁膜１７０の側面がアンダーコート１６０の上面と重なるように加工される例が示されているが、ドレイン領域１６２ａとソース領域１６２ｂを露出するための開口と同時にアンダーコート１６０を除去してもよい。この場合、ゲート絶縁膜１６４と層間絶縁膜１７０の側面はアンダーコート１６０の側面と同一平面に位置する。
【００５８】
次に、導電層を第２配線を用いて形成した後エッチングを行い、ドレイン電極１７２、ソース電極１７４、配線２２０を形成する（図１０（Ｂ）、図１１（Ｂ））。第２配線も単数、あるいは複数の金属膜の積層として形成することができ、アルミニウム／チタンの二層構造、チタン／アルミニウム／チタンの三層積層構造などを採用することができる。ドレイン電極１７２、ソース電極１７４はそれぞれドレイン領域１６２ａ、ソース領域１６２ｂと接するように設けられ、これにより駆動トランジスタ１４０が形成される。ソース電極１７４の一部は容量電極１６８と重なるように配置され、ソース領域１６２ｂ、ゲート絶縁膜１６４、容量電極１６８、層間絶縁膜１７０、およびソース電極１７４の一部で保持容量１５０が形成される。配線２２０は第１の導電膜１３２の上面、およびアンダーコート１６０の側面と接し、第１の導電膜１３２と重なるようにストライプ状に形成される。配線２２０はさらに、第１のアンダーコート１６０＿１や第２のアンダーコート１６０＿２の上面だけでなく、これらの上でゲート絶縁膜１６４の側面、層間絶縁膜１７０の側面と接してもよい。配線２２０は、のちにＦＰＣ１１４を接続するための電源端子１１８を与える。
【００５９】
図１２（Ａ）から図１２（Ｅ）に、図１１（Ｂ）の鎖線Ａ−Ａ´に沿った断面模式図を示す。図１２（Ａ）は第２配線によって形成された導電層がエッチングされる前の状態を模式的に表している。この時の第１の導電膜１３２の幅をＷ１とする。
【００６０】
第２配線のエッチングは、図１２（Ｂ）に示すように、配線２２０の幅がＷ１となるよう行ってもよく、あるいは第１の導電膜１３２と配線２２０の幅が各々Ｗ１よりも小さいＷ２になるよう、第２配線のエッチング時に第１の導電膜１３２に対してもエッチングを行ってもよい（図２（Ｃ））。あるいは図１２（Ｄ）に示すように、配線２２０の幅Ｗ２が第１の導電膜１３２の幅Ｗ１よりも小さくなるように第２配線に対して選択的にエッチングを行ってもよい。あるいは第１の導電膜１３２の上面と側面を覆うように配線２２０を形成してもよい。この場合、配線２２０の幅はＷ１よりも大きいＷ３となる。
【００６１】
その後、駆動トランジスタ１４０や保持容量１５０、配線２２０を覆うように平坦化膜１７６を形成する（図１３（Ａ））。平坦化膜１７６としては感光性アクリル樹脂などの有機材料が用いられ、これにより、平坦性に優れた絶縁膜を与えることができる。平坦化膜１７６は基板１０２のほぼ全面に形成した後に一部を除去し、ソース電極１７４−画素電極１８４間の接続、配線２２０−コンタクト電極２２２間の接続のための開口を形成する。同時に、第２のアンダーコート１６０＿２上、および第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２の間に位置する平坦化膜１７６を除去する（図１３（Ｂ））。その後、平坦化膜１７６の除去により露出したソース電極１７４や配線２２０は、インジウム−スズ酸化物（ＩＴＯ）やインジウム−亜鉛酸化物（ＩＺＯ）などの導電性酸化物を用いて保護される。すなわち、ソース電極１７４と接続される接続電極１７８、配線２２０と接続される第１のコンタクト電極２２２ａと保護電極２２２ｃが形成される。これらを形成することで、引き続くプロセスにおいて、ソース電極１７４や配線２２０の劣化を防ぐことができる。同時に、付加容量電極１８０が平坦化膜１７６上に形成される（図１４（Ａ））。
【００６２】
引き続き、接続電極１７８、第１のコンタクト電極２２２ａ、保護電極２２２ｃを覆うように容量絶縁膜１８２が形成される。容量絶縁膜１８２はケイ素含有無機化合物を含むことができ、代表的にはシリコン窒化膜が用いられる。容量絶縁膜１８２も基板１０２のほぼ全面に形成した後エッチングによるパターニングが施され、接続電極１７８と第１のコンタクト電極２２２ａの底面、保護電極２２２ｃの端部を除く表面、および配線２２０が露出されるよう、一部が除去される（図１４（Ａ））。これにより、電源端子１１８などの端子が形成される。同時に、開口１８８が形成される。
【００６３】
次に、画素電極１８４を形成する（図１４（Ａ））。画素電極１８４の構成は任意であるが、反射電極として使用する場合、例えばＩＺＯ、銀、ＩＺＯの三層積層構造を適用すればよい。画素電極１８４は、接続電極１７８と電気的に接続され、かつ、付加容量電極１８０と重なるように設けられる。これにより、画素電極１８４が駆動トランジスタ１４０と電気的に接続されるとともに、画素１０４において画素電極１８４、容量絶縁膜１８２、付加容量電極１８０によって付加容量１５２が形成される。また、画素電極１８４の形成と同時に、第１のコンタクト電極２２２ａと重なり、かつ電気的に接続されるように第２のコンタクト電極２２２ｂが形成される。
【００６４】
画素電極１８４の形成後、隔壁（バンク、リブとも呼ばれる）１８６を形成する（図１４（Ｂ））。隔壁１８６は、平坦化膜１７６と同様、感光性アクリル樹脂などを用いて形成される。隔壁１８６は、画素電極１８４の端部を覆うとともに、画素電極１８４の表面を発光領域として露出するように開口を有し、その開口端はなだらかなテーパー形状となるのが好ましい。開口端が急峻な形状になっていると、後に形成されるＥＬ層１９０のカバレッジ不良を招く。ここで、平坦化膜１７６と隔壁１８６は、両者の間の容量絶縁膜１８２に設けられる開口１８８を通じて接触する。これにより、隔壁１８６形成後の熱処理などを通じて、平坦化膜１７６から脱離する水や有機化合物などの不純物を隔壁１８６を通じて開放することができる。
【００６５】
隔壁１８６の形成後、ＥＬ層１９０を形成する（図１４（Ｂ））。ＥＬ層１９０に含まれる機能層は、蒸着法、あるいは湿式成膜法によって形成することができる。ＥＬ層１９０の形成後、対向電極１９８を形成する。ここでは、いわゆるトップエミッション構造の発光素子１３０を形成するため、対向電極１９８は可視光に対して透光性を示すように構成される。例えばマグネシウムと銀の合金を、ＥＬ層１９０からの出射光が透過する程度の厚さで堆積して対向電極１９８を形成する。対向電極１９８は表示領域１０６のみならず、コンタクト電極２２２を覆うように形成され、第１のコンタクト電極２２２ａ、第２のコンタクト電極２２２ｂを介して配線２２０と電気的に接続される。これにより、電源端子１１８から与えられる電源電位（ＰＶＳＳ）が対向電極１９８に供給される。
【００６６】
対向電極１９８の形成後、パッシベーション膜２００を形成する。パッシベーション膜２００は、外部から発光素子１３０へ水などの不純物が侵入することを防止することを機能の一つとして有する。図１５に示すように、パッシベーション膜２００は第１の層２０２、第２の層２０４、第３の層２０６が積層された構造をとることができ、例えばそれぞれシリコン窒化膜、有機樹脂膜、シリコン窒化膜として形成することができる。第１の層２０２と第２の層２０４の間、あるいは第２の層２０４と第３の層２０６の間には、密着性向上を目的として、シリコン酸化膜やアモルファスシリコン膜をさらに設けても良い。
【００６７】
この時、第１の層２０２と第３の層２０６は基板１０２のほぼ全面を覆うように形成され、一方第２の層２０４は表示領域１０６やコンタクト電極２２２を覆うものの、電源端子１１８などの端子や第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２の間を覆わないように設けられる。この後、図１６に示すように、樹脂膜２１０を形成する。樹脂膜２１０は表示領域１０６やコンタクト電極２２２を選択的に覆うように設けられる。この樹脂膜２１０をマスクとしてエッチングを行い、樹脂膜２１０に覆われていない第１の層２０２と第３の層２０６を除去する。これにより、第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２の間において、配線２２０が露出するとともに、電源端子１１８の保護電極２２２ｃが露出し、ＦＰＣ１１４との電気的な接続が可能となる。
【００６８】
図示しないが、その後、樹脂膜２１０上に支持フィルム１２８を設け、支持基板１０３を介して光照射を行って支持基板１０３−基板１０２間の接着性を低下させ、支持基板１０３を剥離する。支持基板１０３を剥離した後に支持フィルム１２６を設けることで、表示装置１００が得られる（図４、図５）。
【００６９】
上述したように、第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２の間では、アンダーコート１６０だけでなくゲート絶縁膜１６４、層間絶縁膜１７０、平坦化膜１７６などの絶縁膜が除去される。このため、この部分は可撓性が高く容易に折り曲げることができる。折り曲げられる部分にこれらの比較的固くて脆い絶縁膜を設けないため、これらの絶縁膜が破壊されることで生じる封止の破壊や配線の断線を防ぐことが可能となる。
【００７０】
また、上述したように、これらの絶縁膜の除去はエッチングによって行われるが、第１の導電膜１３２を設けない場合、アンダーコート１６０と基板１０２の間にエッチング速度差を有する条件下で、アンダーコート１６０の除去が行われる。しかしながら、基板１０２に含まれる高分子と、アンダーコート１６０に含まれるケイ素含有無機化合物との間に十分大きなエッチング速度差を作り出すことは必ずしも容易ではなく、アンダーコート１６０のエッチングの際に基板１０２がオーバーエッチングされやすい。その結果、図２０（Ａ）に示すように基板１０２とアンダーコート１６０の間に段差２３０が生じ、この段差２３０はその上に形成される配線２２０の断線を引き起こし（図中、点線円で囲った部分）、信頼性や歩留まりの低下の原因となる。また、基板１０２がさらにサイドエッチングされることで基板１０２とアンダーコート１６０の間に隙間が生じる。この隙間に配線２２０のエッチング残渣が残留すると、配線２２０間のショートを誘発し、表示不良が発生する、あるいは表示装置１００が破壊される。
【００７１】
しかしながら表示装置１００は第１の導電膜１３２を基板１０２上に有している。金属膜である第１の導電膜１３２と酸化ケイ素や窒化ケイ素を含有する無機化合物を含む膜との間には大きなエッチング速度差を作り出すことが可能であるため、アンダーコート１６０の除去の際、第１の導電膜１３２はほとんどエッチングされず、エッチングストッパーとして機能する（図２０（Ｂ））。したがって、基板１０２のオーバーエッチングやサイドエッチングに起因する配線２２０の断線や配線２２０間のショートなどの不良発生を効果的に抑制することができるため、高い信頼性を表示装置に付与することができるのみならず、高い歩留りで表示装置を製造することが可能となる。
【００７２】
＜第２実施形態＞
第１実施形態では、第１の導電膜１３２や第２の導電膜１３４が基板１０２とアンダーコート１６０に挟まれる構成を示したが、第１の導電膜１３２とアンダーコート１６０の位置関係はこれに限られない。例えばアンダーコート１６０が複数の層から構成され、これら複数の層から選択される二つの層の間に第１の導電膜１３２と第２の導電膜１３４が配置されてもよい。具体的には図１７（Ａ）、図１８（Ａ）に示すように、アンダーコート１６０は第１の層１６０ａ、第２の層１６０ｂ、第３の層１６０ｃの三つの層を有し、第１の導電膜１３２と第２の導電膜１３４が第１の層１６０ａと第２の層１６０ｂの間に位置するように表示装置１００を構成してもよい。したがって配線２２０は、第２の層１６０ｂ、第３の層１６０ｃ、ゲート絶縁膜１６４、および層間絶縁膜１７０の側面と接する。
【００７３】
あるいは図１７（Ｂ）、図１８（Ｂ）に示すように、第１の導電膜１３２と第２の導電膜１３４が第２の層１６０ｂと第３の層１６０ｃの間に位置するように表示装置１００を構成してもよい。これらの構造では、アンダーコート１６０は一部が分断され、第１のアンダーコート１６０＿１と第２のアンダーコート１６０＿２は一部の層を共有する。配線２２０は、第３の層１６０ｃ、ゲート絶縁膜１６４、および層間絶縁膜１７０の側面と接する。
【００７４】
あるいは、第１の導電膜１３２は、アンダーコート１６０の上に形成してもよい。例えば図１９（Ａ）に示すように、第１の導電膜１３２をアンダーコート１６０とゲート絶縁膜１６４の間に設けてもよい。この場合、第１の導電膜１３２は、半導体膜１６２と同一層に存在することができ、ソース領域１６２ｂやドレイン領域１６２ａと同様の組成を有することができる。例えば第１の導電膜１３２は、ｎ型やｐ型の導電性を付与するドーパント（リン、窒素、ホウ素、アルミニウムなど）とシリコン、あるいは第１３族元素の酸化物を含む。この場合、図示していないが、画素１０４においては、基板１０２とアンダーコート１６０の間、あるいはアンダーコート１６０の複数の層から選択される二つの層の間に金属膜として第２の導電膜１３４が設けられる。
【００７５】
あるいは図１９（Ｂ）に示すように、第１の導電膜１３２をゲート絶縁膜１６４と層間絶縁膜１７０の間に設けてもよい。この場合、第１の導電膜１３２は、ゲート電極１６６や容量電極１６８と同一層に存在することができる。図示していないが、この場合にも画素１０４において、基板１０２とアンダーコート１６０の間、あるいはアンダーコート１６０の複数の層から選択される二つの層の間に金属膜として第２の導電膜１３４が設けられる。本実施形態で述べた表示装置１００の他の構造は第１実施形態のそれと同様であるため、説明は省略する。
【００７６】
これらの構成を有する表示装置１００では、第１の導電膜１３２が配置される領域において絶縁膜の除去によって形成される段差が小さくなるため、表示装置１００を折り曲げた時に配線２２０に係る負荷が小さくなる。このため、配線２２０の断線が生じにくく、表示装置に高い信頼性を付与することができる。
【００７７】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００７８】
本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。
【００７９】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００８０】
１００：表示装置、１０２：基板、１０３：支持基板、１０４：画素、１０６：表示領域、１０８：ゲート側駆動回路、１１０：ソース側駆動回路、１１４：ＦＰＣ、１１６：映像信号端子、１１８：電源端子、１２０：電源端子、１２２：スペーサ、１２６：支持フィルム、１２８：支持フィルム、１３０：発光素子、１３２：第１の導電膜、１３４：第２の導電膜、１４０：駆動トランジスタ、１４２：第１のスイッチングトランジスタ、１４４：第２のスイッチングトランジスタ、１４６：第３のスイッチングトランジスタ、１５０：保持容量、１５２：付加容量、１５４：高電位電源線、１５６：低電位電源線、１６０：アンダーコート、１６０＿１：第１のアンダーコート、１６０＿２：第２のアンダーコート、１６０ａ：第１の層、１６０ｂ：第２の層、１６０ｃ：第３の層、１６２：半導体膜、１６２ａ：ドレイン領域、１６２ｂ：ソース領域、１６２ｃ：チャネル領域、１６２ｄ：低濃度不純物領域、１６４：ゲート絶縁膜、１６６：ゲート電極、１６８：容量電極、１７０：層間絶縁膜、１７２：ドレイン電極、１７４：ソース電極、１７６：平坦化膜、１７８：接続電極、１８０：付加容量電極、１８２：容量絶縁膜、１８４：画素電極、１８６：隔壁、１８８：開口、１９０：ＥＬ層、１９２：ホール輸送層、１９４：発光層、１９６：電子輸送層、１９８：対向電極、２００：パッシベーション膜、２０２：第１の層、２０４：第２の層、２０６：第３の層、２１０：樹脂膜、２２０：配線、２２２：コンタクト電極、２２２ａ：第１のコンタクト電極、２２２ｂ：第２のコンタクト電極、２２２ｃ：保護電極、２３０：段差
【図１】
2019020463.tif 000003
【図２】
2019020463.tif 000004
【図３】
2019020463.tif 000005
【図４】
2019020463.tif 000006
【図５】
2019020463.tif 000007
【図６】
2019020463.tif 000008
【図７】
2019020463.tif 000009
【図８】
2019020463.tif 000010
【図９】
2019020463.tif 000011
【図１０】
2019020463.tif 000012
【図１１】
2019020463.tif 000013
【図１２】
2019020463.tif 000014
【図１３】
2019020463.tif 000015
【図１４】
2019020463.tif 000016
【図１５】
2019020463.tif 000017
【図１６】
2019020463.tif 000018
【図１７】
2019020463.tif 000019
【図１８】
2019020463.tif 000020
【図１９】
2019020463.tif 000021
【図２０】
2019020463.tif 000022