(57)【要約】      （修正有）【課題】ソース線と並走するゲート引出線を有する液晶表示装置において、表示画像のむらの発生を抑制する。【解決手段】液晶表示装置は、第１の方向及び第１の方向に交差する第２の方向に配置された複数の画素であって、第１の画素と、第２の方向において第１の画素に隣接して配置された第２の画素と、第１の方向において、第１の画素に隣接して配置された第３の画素と、を備えた複数の画素を含む液晶表示装置であって、複数の画素のそれぞれに第２の方向に並べられた複数のサブ画素電極と、第１の方向に延伸し、複数のサブ画素電極間、及び第１の画素と第２の画素との間を横切る複数のソース線と、第１の方向に延伸し、前記第１の画素と前記第２の画素との間を横切る第１のゲート引出線ＶＧＬ１と、第２の方向に延伸し、第１の画素と第３の画素との間を横切り、第１のゲート引出線と電気的に接続された第１のゲート線ＨＧＬ１と、を含む。【選択図】図５
2019148775.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向及び前記第１の方向に交差する第２の方向に並べて配置された複数の画素であって、第１の画素と、前記第２の方向において前記第１の画素に隣接して配置された第２の画素と、前記第１の方向において、前記第１の画素に隣接して配置された第３の画素と、を備えた複数の画素を含む液晶表示装置であって、
前記複数の画素のそれぞれに前記第２の方向に並べられた複数のサブ画素電極と、
前記第１の方向に延伸し、前記複数のサブ画素電極間、及び前記第１の画素と前記第２の画素との間を横切る複数のソース線と、
前記第１の方向に延伸し、前記第１の画素と前記第２の画素との間を横切る第１のゲート引出線と、
前記第２の方向に延伸し、前記第１の画素と前記第３の画素との間を横切り、前記第１のゲート引出線と電気的に接続された第１のゲート線と、
を含む、液晶表示装置。
【請求項２】
前記第１の画素は、第１のサブ画素電極と、第２のサブ画素電極と、を少なくとも含み、前記第２の画素は、第４のサブ画素電極を少なくとも含み、
前記第１のサブ画素電極は、前記第２のサブ画素電極および前記第４のサブ画素電極と前記第２の方向に相互に隣接しており、
前記第２の方向における、前記第１のサブ画素電極と前記第４のサブ画素電極との第１距離は、前記第２の方向における、前記第１のサブ画素電極と前記第２のサブ画素電極との第２距離よりも、大きい、
請求項１に記載の液晶表示装置。
【請求項３】
前記第２距離は、前記第１距離の２倍以上である、
請求項２に記載の液晶表示装置。
【請求項４】
前記第２距離は、前記第１距離の５倍以下である、
請求項３に記載の液晶表示装置。
【請求項５】
前記複数のソース線と、前記第１のゲート引出線とは、同一層に形成されている、
請求項１に記載の液晶表示装置。
【請求項６】
前記第２の方向において、前記第１の画素に隣接して配置され、前記第１の画素に対して前記第２の画素と反対側に配置された第４の画素と、
前記第１の方向に延伸し、前記第１の画素と前記第４の画素との間を横切る第２のゲート引出線と、を更に含み、
前記第１のゲート引出線は、前記第１のゲート線と平面視で交差する第１の交差領域で、前記第１のゲート線と接続され、
前記第２のゲート引出線は、前記第１のゲート線と平面視で交差する第２の交差領域で、前記第１のゲート線と接続されず、
前記第１の交差領域における前記第１のゲート引出線の線幅が、
前記第２の交差領域における前記第２のゲート引出線の線幅よりも太い、
請求項１に記載の液晶表示装置。
【請求項７】
前記第１のゲート引出線と前記第１のゲート線との間に配置された絶縁膜を、更に含み、
前記第１のゲート引出線と前記第１のゲート線とは、前記絶縁膜に形成されたスルーホールを介して接続されている、
請求項６に記載の液晶表示装置。
【請求項８】
前記第１の方向において、前記第１の画素に隣接して配置され、前記第１の画素に対して前記第３の画素と反対側に配置された第５の画素と、
前記第２の方向に延伸し、前記第１の画素と前記第５の画素との間を横切る第２のゲート線と、を更に含み、
前記複数のソース線は、
前記第１の画素と前記第２の画素との間を横切る第１のソース線と、
前記第１画素と前記第４の画素との間を横切る第４のソース線と、を更に含み、
前記第１のソース線と前記第４のソース線との前記第２の方向の距離は、前記第１のゲート線と前記第２のゲート線との前記第１の方向の距離と、同じである、
請求項６に記載の液晶表示装置。
【請求項９】
前記複数のソース線が形成された薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記対向基板から、前記薄膜トランジスタ基板側に突出する複数のスペーサと、
前記スペーサと平面視で重畳する台座と、を更に含み、
前記第２のゲート引出線は、前記第２の交差領域において線幅が細くなる括れ部を有し、
前記括れ部内において、前記台座が配置された、
請求項６に記載の液晶表示装置。
【請求項１０】
前記台座は、島状の半導体膜又は金属膜である、
請求項９に記載の液晶表示装置。
【請求項１１】
前記複数のサブ画素電極と対向する共通電極と、
前記第１の方向に延伸し、前記第１の画素と前記第４の画素との間を横切り、前記共通電極と電気的に接続された共通電極配線を更に含み、
前記共通電極配線は、前記第２の交差領域において、前記第１の画素と前記第４の画素との間における線幅よりも広い線幅を有する幅広部を有し、
前記複数のスペーサの少なくとも一つは、前記幅広部と平面視で重畳する、
請求項９に記載の液晶表示装置。
【請求項１２】
前記複数のソース線が形成された薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記対向基板から、前記薄膜トランジスタ基板側に突出する複数のスペーサと、
を更に含み、
前記複数のスペーサの少なくとも１つは、前記第１の画素と前記第２の画素との間において、前記第１のゲート引出線と平面視で重畳する、
請求項１に記載の液晶表示装置。
【請求項１３】
前記第１のゲート引出線は、前記第１のゲート線と平面視で交差する第１の交差領域で、前記第１のゲート線と接続され、
前記第１のゲート線は、前記第１の交差領域で第１の配線と第２の配線とに分岐され、
前記第１の配線と前記第２の配線が、前記ソース線と交差し、
前記第１の配線と前記第１のゲート引出線とが、第１のコンタクト部で接続され、
前記第２の配線と前記第１のゲート引出線とが、第２のコンタクト部で接続された、
請求項１に記載の液晶表示装置。
【請求項１４】
前記第１のゲート引出線は、前記第１のゲート線と平面視で交差する第１の交差領域で前記第１のゲート線と接続され、
前記第１の交差領域における前記第１のゲート引出線の線幅が、前記第１の画素と前記第２の画素との間における前記第１のゲート引出線の線幅よりも細い、
請求項１に記載の液晶表示装置。
【請求項１５】
前記複数のソース線が形成された薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、を備え、
前記薄膜トランジスタ基板は、
前記複数のサブ画素電極と対向する共通電極と、
前記第１の方向に延伸し、前記第１の画素と前記第２の画素との間を横切り、前記共通電極と電気的に接続された共通電極配線と、を更に含み、
前記第１のサブ画素電極が、前記対向基板に含まれる赤色のカラーフィルタと平面視で重畳し、
前記共通電極配線が、前記第１のサブ画素電極よりも前記第４のサブ画素電極に近い位置に配置された、
請求項２に記載の液晶表示装置。
【請求項１６】
前記共通電極配線は、前記第１のゲート引出線と平面視で重畳している、
請求項１５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置等の表示装置において、表示領域の周囲の額縁領域の面積を小さくする、いわゆる狭額縁化を実現するための技術が提案されている。例えば、特許文献１には、ゲート信号線駆動回路とソース信号線駆動回路を表示領域の一辺側に配置することにより、狭額縁化を図る構成が開示されている。
【０００３】
例えば、特許文献１の図９においては、ソースドライバから垂直方向に延伸するソース線と、ソース線と並走する垂直ゲート線と、垂直ゲート線に電気的に接続され、垂直ゲート線、ソース線と直交する水平ゲート線が開示されている。また、一つの画素が、赤色、緑色、青色のいずれかのカラーフィルタが配置された３つのサブ画素を含み、垂直ゲート線が、このサブ画素の内の例えば、緑色と青色のサブ画素の間、又は赤色と緑色のサブ画素の間に配置された構造が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１１９７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された構成では、表示される画像にむらが発生することが課題となっていた。即ち、上記従来の構成においては、一つの画素内に含まれるサブ画素間に、ゲート引出線が配置されるため、ゲート引出線が介在するサブ画素間の間隔が、他のサブ画素間よりも大きくなってしまうため、画像にむらが発生してしまっていた。
【０００６】
本開示は、上記実情に鑑みてなされたものであり、その目的は、ソース線と並走するゲート引出線を有する液晶表示装置において、表示される画像における、むらの発生を抑制することにある。
【課題を解決するための手段】
【０００７】
本開示に係る液晶表示装置は、第１の方向及び前記第１の方向に交差する第２の方向に並べて配置された複数の画素であって、第１の画素と、前記第２の方向において前記第１の画素に隣接して配置された第２の画素と、前記第１の方向において、前記第１の画素に隣接して配置された第３の画素と、を備えた複数の画素を含む液晶表示装置であって、前記複数の画素のそれぞれに前記第２の方向に並べられた複数のサブ画素電極と、前記第１の方向に延伸し、前記複数のサブ画素電極間、及び前記第１の画素と前記第２の画素との間を横切る複数のソース線と、前記第１の方向に延伸し、前記第１の画素と前記第２の画素との間を横切る第１のゲート引出線と、前記第２の方向に延伸し、前記第１の画素と前記第３の画素との間を横切り、前記第１のゲート引出線と電気的に接続された第１のゲート線と、を含む。
【発明の効果】
【０００８】
本開示に係る液晶表示装置の構成によれば、表示される画像における、むらの発生を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は第１の実施形態に係る液晶表示装置の概略構成を示す平面図である。
【図２】図２は第１の実施形態に係る液晶表示装置におけるソースドライバ及びソース線の配置を示す平面図である。
【図３】図３は第１の実施形態に係る液晶表示装置におけるゲートドライバ及びゲート線の配置を示す平面図である。
【図４】図４は第１の実施形態に係る液晶表示装置における表示パネルの画素領域の概略構成を示す回路図である。
【図５】図５は第１の実施形態に係る液晶表示装置における一つの画素領域周辺の概略構成を示す模式的な平面図である。
【図６】図６は第１の実施形態に係る液晶表示装置における水平ゲート線周辺の概略構成を示す模式的な平面図である。
【図７】図７は第１の実施形態に係る液晶表示装置におけるスペーサの配置を示す模式的な断面図である。
【図８】図８は図５に示すVIII-VIII線における断面図である。
【発明を実施するための形態】
【００１０】
本開示の第１の実施形態について、図面を用いて以下に説明する。以下では、液晶表示装置を例に挙げるが、本発明に係る表示装置は、液晶表示装置に限定されるものではなく、例えば有機ＥＬ（エレクトロルミネセンス）表示装置等であってもよい。また、以下では、液晶表示装置の複数の形態について説明する。各実施形態において共通する構成部材及び機能については適宜説明を省略する。
【００１１】
［第１の実施形態］
図１は、第１の実施形態に係る液晶表示装置の概略構成を示す平面図である。液晶表示装置１００は、主に、表示パネル２００と、表示パネル２００の背面側に配置されるバックライト（図示せず）とを含んで構成されている。表示パネル２００は、領域で大別すると、画像を表示する表示領域３００と、表示領域３００の外側周囲に位置する額縁領域４００とから成る。額縁領域４００は、視聴者から見て表示領域３００の左外側（左辺側）の左側領域４１０と右外側（右辺側）の右側領域４２０と上外側（上辺側）の上側領域４３０と下外側（下辺側）の下側領域４４０とから成る。
【００１２】
額縁領域４００の一辺には、画像表示を行うための駆動回路（ゲートドライバ及びソースドライバ）が設けられる駆動回路領域４５０が含まれる。本液晶表示装置１００では、駆動回路領域４５０は上側領域４３０に含まれる。額縁領域４００における駆動回路領域４５０の場所は限定されず、液晶表示装置１００の構造（縦型又は横型等）に応じて決定される。また、駆動回路領域４５０は、額縁領域４００の一辺のみに含まれてもよいし、表示領域３００を介して対向する二辺に含まれてもよい。また、駆動回路領域４５０は、表示パネル２００の外部に設けられた回路基板に含まれてもよい。駆動回路領域４５０には、ゲートドライバ及びソースドライバの他に、共通電圧発生回路及び制御回路（図示せず）が設けられてもよい。
【００１３】
図２は、本実施形態に係るソースドライバ及びソース線の配置を示す平面図である。液晶表示装置１００は、複数のソース線ＳＬと、各ソース線ＳＬに映像信号（ソース信号）を出力するソースドライバ２１０と、を含む。ソースドライバ２１０は、上側領域４３０に配置される。各ソース線ＳＬは、ソースドライバ２１０に接続され、第１の方向（垂直方向）に延伸する。より具体的には、複数のソース線ＳＬは、第１の方向と交差する第２の方向（水平方向）に略等間隔に配置され、複数の画素間、及び、一つの画素に含まれる複数のサブ画素間を横切るよう、第１の方向に延伸する。ここで、複数のサブ画素は、一つの画素内において、第２の方向に並べて配置されている。
【００１４】
図３は、本実施形態に係るゲートドライバ及びゲート線の配置を示す平面図である。液晶表示装置１００は、複数のゲート線ＨＧＬ、複数のゲート引出線ＶＧＬ、及びゲートドライバ２２０を含む。本実施形態においては、ゲートドライバ２２０が、上側領域４３０においてソースドライバ２１０と共に配置される。なお、ゲートドライバ２２０は、上側領域４３０においてソースドライバ２１０と水平方向に並んで配置されてもよく、垂直方向に並んで配置されてもよい。複数のゲート線ＨＧＬは、複数のゲート引出線ＶＧＬと電気的に接続されており、ゲート引出線ＶＧＬを介して、ゲートドライバ２２０に接続されている。
【００１５】
複数のゲート線ＨＧＬは、複数の画素間を横切るように、第２の方向に延伸し、第１の方向に略等間隔に配置される。一方、複数のゲート引出線ＶＧＬは、複数の画素間を横切るよう、第１の方向に延伸し、第２の方向に略等間隔に配置される。ここで、複数のゲート引出線ＶＧＬは、一つの画素内に含まれる複数のサブ画素間は横切らないよう配置している。
【００１６】
図４は、本実施形態における表示パネル２００の画素領域の概略構成を示す回路図である。表示パネル２００の表示領域３００には、複数のゲート線ＨＧＬ及び複数のソース線ＳＬによって区画された複数の画素領域ＰＡがマトリクス状に配置されている。表示パネル２００は、複数の画素領域ＰＡに形成された複数のサブ画素電極ＰＥと、該複数のサブ画素電極ＰＥに対応する共通電極ＣＥと、各ゲート線ＨＧＬ及び各ソース線ＳＬの交差部近傍に形成された複数の薄膜トランジスタＴＦＴとを含んでいる。共通電極ＣＥには、共通電位Ｖｃｏｍが共有されている。
【００１７】
図４に示すように、ゲート引出線ＶＧＬとゲート線ＨＧＬとに囲まれた領域が一つの画素領域ＰＡに相当し、当該画素領域ＰＡが、第１の方向、及び第２の方向に並べて配置されている。また、ソース線ＳＬとゲート線ＨＧＬとに囲まれた領域が、一つのサブ画素に相当し、各サブ画素は、一つの画素領域ＰＡ内において、第２の方向に並べて配置される。
【００１８】
各ゲート引出線ＶＧＬは、複数のゲート線ＨＧＬとの複数の交差部のうち１つの交差部において、１本のゲート線ＨＧＬに電気的に接続される。ゲート引出線ＶＧＬ及びゲート線ＨＧＬが電気的に接続する交差部を「接続部ＣＰ」と称す。
【００１９】
接続部ＣＰは、複数のゲート線ＨＧＬが並ぶ走査方向（垂直方向）と、ゲート引出線ＶＧＬが並ぶ水平方向とに基づく一定の規則に準じて配置される。例えば、第１のゲート線ＨＧＬ１と第１のゲート引出線ＶＧＬ１との交差領域において、接続部ＣＰが配置されるが、第１のゲート線ＨＧＬ１と第２のゲート引出線ＶＧＬ２との交差領域においては、接続部ＣＰが配置されない。また、第２のゲート線ＨＧＬ２と第１のゲート引出線ＶＧＬ１との交差領域においては、接続部ＣＰが配置されないが、第２のゲート線ＨＧＬ２と第２のゲート引出線ＶＧＬ２との交差領域においては、接続部ＣＰが配置される。
【００２０】
ゲートドライバ２２０は、各ゲート引出線ＶＧＬに走査信号としてゲート信号を出力する。各ゲート引出線ＶＧＬは、各ゲート線ＨＧＬと接続部ＣＰにおいて電気的に接続され、ゲート信号は、各ゲート引出線ＶＧＬを通じて、各ゲート線ＨＧＬへ伝達される。表示パネル２００は、ソース信号とゲート信号とに応じて、表示領域３００に画像を表示する。
【００２１】
図５は、一つの画素領域ＰＡ周辺の概略構成を示す模式的な平面図である。図５における中央に図示された第１の画素領域ＰＡ１と、この第１の画素領域ＰＡ１の左側に、第１の画素領域ＰＡ１と隣接して配置された第２の画素領域ＰＡ２と、第１の画素領域ＰＡ１の右側に第１の画素領域ＰＡ１と隣接して配置された第４の画素領域ＰＡ４が、第２の方向において並べられている。即ち、第４の画素領域ＰＡ４は、第２の方向において、第１の画素領域ＰＡ１に対して、第２の画素領域ＰＡ２の反対側に配置されている。また、第１の方向においては、第３の画素領域ＰＡ３が、第１の画素領域ＰＡ１と隣接して配置されている。また、第１の方向において、第１の画素領域ＰＡ１に隣接するように、第１の画素領域ＰＡ１に対して第３の画素領域ＰＡ３と反対側に、第５の画素領域ＰＡ５が配置されている。
【００２２】
第１の画素領域ＰＡ１と第２の画素領域ＰＡ２との間には、第１のゲート引出線ＶＧＬ１が配置されており、第１のゲート引出線ＶＧＬ１は、第１の画素領域ＰＡ１と第２の画素領域ＰＡ２との間を横切るよう、第１の方向に延伸している。第１の画素領域ＰＡ１と第３の画素領域ＰＡ３との間には、第１のゲート線ＨＧＬ１が配置されており、第１のゲート線ＨＧＬ１は、第１の画素領域ＰＡ１と第３の画素領域ＰＡ３との間を横切るよう、第２の方向に延伸している。第１のゲート線ＨＧＬ１と第１のゲート引出線ＶＧＬ１とは、双方の交差領域である第１の交差領域において電気的に接続されている。
【００２３】
第１の画素領域ＰＡ１には、第２の方向に並べられた第１のサブ画素電極ＰＩＴ１、第２のサブ画素電極ＰＩＴ２、及び第３のサブ画素電極ＰＩＴ３が配置されている。第１のサブ画素電極ＰＩＴ１、第２のサブ画素電極ＰＩＴ２、及び第３のサブ画素電極ＰＩＴ３のそれぞれに接続された薄膜トランジスタＴＦＴは、第１のゲート線ＨＧＬ１に接続されている。
【００２４】
各薄膜トランジスタＴＦＴは、それぞれソース線ＳＬに接続されている。複数のソース線ＳＬは、第１の方向に延伸し、複数のサブ画素電極間、及び複数の画素間を横切るよう配置されている。具体的には、第１のソース線ＳＬ１が、第１の画素領域ＰＡ１と第２の画素領域ＰＡ２の間を横切るよう、第１の方向に延伸し、第２のソース線ＳＬ２が、第１のサブ画素電極ＰＩＴ１と第２のサブ画素電極ＰＩＴ２との間、第３のソース線ＳＬ３が、第２のサブ画素電極ＰＩＴ２と第３のサブ画素電極ＰＩＴ３との間を横切るよう、第１の方向に延伸している。
【００２５】
各ソース線ＳＬが、複数のサブ画素電極間を横切るよう配置されているのに対して、ゲート引出線ＶＧＬは、一つの画素内に含まれる複数のサブ画素電極間には配置しない。このように、複数のゲート引出線ＶＧＬが、一つの画素内に含まれる複数のサブ画素間を横切らない構成としているため、一つの画素内におけるサブ画素の間隔を略等間隔とすることができ、その結果として、表示される画像における、むらの発生を抑制することができる。
【００２６】
本実施形態においては、上述した通り、第１の画素領域ＰＡ１と第２の画素領域ＰＡ２との間を横切るように、第１のゲート引出線ＶＧＬ１を配置している。即ち、図５に示すように、第１の画素領域ＰＡ１に含まれる第１のサブ画素電極ＰＩＴ１と、第２の画素領域ＰＡ２に含まれる第４のサブ画素電極ＰＩＴ４との間を横切るように、第１のゲート引出線ＶＧＬ１を配置している。第１のサブ画素電極ＰＩＴ１と第４のサブ画素電極ＰＩＴ４とは、互いに隣接しており、第１のサブ画素電極ＰＩＴ１と第２のサブ画素電極ＰＩＴ２とは、互いに隣接している。ここで、本実施形態においては、第１のサブ画素電極ＰＩＴ１と、第４のサブ画素電極ＰＩＴ４との第１距離が、第１のサブ画素電極ＰＩＴ１と第２のサブ画素電極ＰＩＴ２との第２距離よりも大きい構成としている。本実施形態においては、第２距離が第１距離の２倍以上であり、且つ５倍以下としている。第２距離が第１距離の２倍以上とすることにより、第１の画素領域ＰＡ１と第２の画素領域ＰＡ２との間に、第１のゲート引出線ＶＧＬ１を配置する面積を担保することができる。また、第２距離が第１距離の５倍以下とすることにより、表示パネル２００全体における開口率を担保することができる。
【００２７】
また、各ソース線ＳＬが、各サブ画素間に配置される構成とすることで、特殊なソースドライバ２１０を設けることなく、各サブ画素に映像信号（ソース信号）を伝達することを可能としている。
【００２８】
第１の画素領域ＰＡ１と第４の画素領域ＰＡ４との間には、第２のゲート引出線ＶＧＬ２が配置されており、第２のゲート引出線ＶＧＬ２は、第１の画素領域ＰＡ１と第４の画素領域ＰＡ４との間を横切るよう、第１の方向に延伸している。上述した通り、第１のゲート線ＨＧＬ１と第１のゲート引出線ＶＧＬ１が、その交差領域である第１の交差領域において電気的に接続されているのに対し、第１のゲート線ＨＧＬ１と第２のゲート引出線ＶＧＬ２は、その交差領域である第２の交差領域において電気的に接続されていない。
【００２９】
図６は、第１の画素領域ＰＡ１と第３の画素領域ＰＡ３との間に配置された第１のゲート線ＨＧＬ１の周辺の概略構成を示す模式的な平面図である。図６に示すように、第１のゲート線ＨＧＬ１と第１のゲート引出線ＶＧＬ１が、第１の交差領域Ａ１において交差している。また、第１のゲート線ＨＧＬ１と第２のゲート引出線ＶＧＬ２とが、第２の交差領域Ａ２において交差している。第１の交差領域Ａ１における第１のゲート引出線ＶＧＬ１の線幅は、第１の画素領域ＰＡ１と第２の画素領域ＰＡ２との間における第１のゲート引出線ＶＧＬ１の線幅よりも細くしている。同様に、第２の交差領域Ａ２における第２のゲート引出線ＶＧＬ２の線幅は、第１の画素領域ＰＡ１と第４の画素領域ＰＡ４との間における第２のゲート引出線ＶＧＬ２の線幅よりも細くしている。このような構成とすることにより、第１のゲート引出線ＶＧＬ１と第１のゲート線ＨＧＬ１との間における寄生容量の発生を抑制するとともに、第２のゲート引出線ＶＧＬ２と第１のゲート線ＨＧＬ１との間における寄生容量の発生を抑制することができる。更に、第１のゲート引出線ＶＧＬ１、及び第２のゲート引出線ＶＧＬ２が、第１の画素領域ＰＡ１と第２の画素領域ＰＡ２との間、及び第１の画素領域ＰＡ１と第４の画素領域ＰＡ４との間においては、第１の交差領域Ａ１、第２の交差領域Ａ２以上の線幅を有する構成とすることにより、第１のゲート引出線ＶＧＬ１、第２のゲート引出線ＶＧＬ２の抵抗値を下げることができる。
【００３０】
更に、本実施形態においては、第１の交差領域Ａ１における第１のゲート引出線ＶＧＬ１の線幅が、第２の交差領域Ａ２における第２のゲート引出線ＶＧＬ２の線幅よりも太い構成としている。これは、第１の交差領域Ａ１において、第１のゲート引出線ＶＧＬ１と第１のゲート線ＨＧＬ１とを電気的に接続する接続部ＣＰを設けるための面積を確保するためである。また、第２の交差領域Ａ２における第２のゲート引出線ＶＧＬ２の線幅を、第１の交差領域Ａ１における第１のゲート引出線ＶＧＬ１の線幅よりも細くすることにより、第２のゲート引出線ＶＧＬ２と第１のゲート線ＨＧＬ１との間における寄生容量の発生を抑制することができる。
【００３１】
なお、本実施形態においては、図５に示すように、第１の画素領域ＰＡ１と第２の画素領域ＰＡ２との間を横切る第１のソース線ＳＬ１と、第１の画素領域ＰＡ１と第４の画素領域ＰＡ４との間を横切る第４のソース線ＳＬ４と、の第２の方向の距離が、第１の画素領域ＰＡ１と第３の画素領域ＰＡ３との間を横切る第１のゲート線ＨＧＬ１と、第１の画素領域ＰＡ１と第５の画素領域ＰＡ５との間を横切る第２のゲート線ＨＧＬ２と、の第１の方向の距離と、等しい構成としている。
【００３２】
図７は、本実施形態における液晶表示装置におけるスペーサの配置を示す模式的な断面図である。本実施形態において、液晶表示装置１００は、薄膜トランジスタ基板２３０と、この薄膜トランジスタ基板２３０に対向する対向基板２４０とを有し、薄膜トランジスタ基板２３０と対向基板２４０との間には、液晶層２５０が配置されている。対向基板２４０の背面側には、薄膜トランジスタ基板２３０側に突出するスペーサ６０を複数有する構成としている。当該スペーサ６０は、表示面内における薄膜トランジスタ基板２３０と対向基板２４０との距離を一定に保つ役割を果たす。更に、薄膜トランジスタ基板２３０の表示面側には、このスペーサに対向するように設けられた台座６２を配置している。スペーサ６０は、例えば樹脂などからなる絶縁膜により形成することができ、台座６２は、例えば島状の半導体膜や、金属膜を用いて構成することができる。
【００３３】
本実施形態においては、図６に示すように、第２の交差領域Ａ２の近傍において、この台座６２を配置している。具体的には、第２の交差領域Ａ２においては、第２のゲート引出線ＶＧＬ２が、線幅が細くなる括れ部Ｃを有しており、この括れ部Ｃ内において、台座６２を設けている。台座６２を括れ部Ｃ内に設ける構成により、限られたスペース内で、台座６２と、第２のゲート引出線ＶＧＬ２とを配置することができ、液晶表示装置全体における開口率を大きくすることが可能となる。
【００３４】
更に、本実施形態においては、図６を用いて、複数のサブ画素電極ＰＩＴと対向して配置された共通電極ＣＥ（図４参照）に接続される共通電極配線ＣＭＴの一部を用いて、この台座６２を構成する例を示す。共通電極配線ＣＭＴは、第１の方向に延伸し、複数の画素間を横切るよう配置されている。第２の交差領域Ａ２においても、第１の画素領域ＰＡ１と第４の画素領域ＰＡ４との間を横切る共通電極配線ＣＭＴが配置されている。第２の交差領域Ａ２において、共通電極配線ＣＭＴは、第１の画素領域ＰＡ１と第４の画素領域ＰＡ４との間における線幅よりも広い線幅を有する幅広部ＷＰを有しており、この幅広部ＷＰによって、上述した台座６２を構成している。
【００３５】
なお、上述したスペーサ６０は、図５に示した、第１の画素領域ＰＡ１と第２の画素領域ＰＡ２との間において、第１のゲート引出線ＶＧＬ１と、平面視で重畳するように配置してもよく、第１の画素領域ＰＡ１と第４の画素領域ＰＡ４との間において、第２のゲート引出線ＶＧＬ２と、平面視で重畳するように配置してもよい。第１のゲート引出線ＶＧＬ１、第２のゲート引出線ＶＧＬ２の配置領域を生かして、スペーサ６０を配置することができ、開口率を下げることなく、表示面内における薄膜トランジスタ基板２３０と対向基板２４０との距離をより一定に保つことができる。
【００３６】
本実施形態においては、上述した通り、第１のゲート引出線ＶＧＬ１が、第１のゲート線ＨＧＬ１と平面視で交差する第１の交差領域Ａ１において接続される接続部ＣＰを有する構成としている。本実施形態においては、図６に示すように、この接続部ＣＰが、第１のコンタクト部ＣＯＮＴ１と第２のコンタクト部ＣＯＮＴ２とを有する構成としている。より具体的には、第１のゲート線ＨＧＬ１が、この第１の交差領域Ａ１において、第１の配線Ｗ１と第２の配線Ｗ２とに分岐されており、この第１の配線Ｗ１と第１のゲート引出線ＶＧＬ１とが、第１のコンタクト部ＣＯＮＴ１で接続され、第２の配線Ｗ２と第１のゲート引出線ＶＧＬ１とが、第２のコンタクト部ＣＯＮＴ２で接続される構成としている。より具体的には、第１のゲート引出線ＶＧＬ１と第１のゲート線ＨＧＬ１との間には絶縁膜が形成されており、この絶縁膜には、第１のコンタクト部ＣＯＮＴ１、及び第２のコンタクト部ＣＯＮＴ２に相当する場所にスルーホールが形成されている。このスルーホールを介して、第１のゲート引出線ＶＧＬ１と第１のゲート線ＨＧＬ１が接続されている。
【００３７】
このような構成とすることにより、例えば、第１のゲート線ＨＧＬ１が、この第１のゲート線ＨＧＬ１と交差する第１のソース線ＳＬ１とがショートするような場合であっても、第１のゲート引出線ＶＧＬ１と第１のゲート線ＨＧＬ１との電気的接続を適切な状態に保つことが可能となる。具体例としては、第１のゲート線ＨＧＬ１における第２の配線Ｗ２が第１のソース線ＳＬ１とショートしたような場合、この第２の配線Ｗ２を切断し、第１のゲート線ＨＧＬ１と第１のソース線ＳＬ１との電気的接続を断ったとしても、第１の配線Ｗ１と第１のゲート引出線ＶＧＬ１との電気的接続が第１のコンタクト部ＣＯＮＴ１によって保たれるため、第１のゲート引出線ＶＧＬ１と第１のゲート線ＨＧＬ１との電気的接続を適切な状態に保つことが可能となる。逆に、第１の配線Ｗ１と第１のソース線ＳＬ１とがショートしたような場合であれば、第１の配線Ｗ１を切断したとしても、第２の配線Ｗ２と第１のゲート引出線ＶＧＬ１との電気的接続が第２のコンタクト部ＣＯＮＴ２によって保たれるため、第１のゲート引出線ＶＧＬ１と第１のゲート線ＨＧＬ１との電気的接続を適切な状態に保つことが可能となる。
【００３８】
図８は、図５に示すVIII-VIII線における断面図である。表示パネル２００は、背面側に配置される薄膜トランジスタ基板２３０と、表示面側に配置され、薄膜トランジスタ基板２３０に対向する対向基板２４０と、薄膜トランジスタ基板２３０及び対向基板２４０の間に挟持される液晶層２５０と、を含んでいる。
【００３９】
薄膜トランジスタ基板２３０は、ガラス基板２３１と、このガラス基板２３１の表示面側に形成されたゲート絶縁膜２３７を含む。ゲート絶縁膜２３７の更に表示面側には、第１のゲート引出線ＶＧＬ１、及び第１のソース線ＳＬ１が形成されている。即ち、第１のゲート引出線ＶＧＬ１とソース線ＳＬ１は、同一層に形成されている。また、薄膜トランジスタ基板２３０は、第１のゲート引出線ＶＧＬ１、第１のソース線ＳＬ１を覆うように形成された第１絶縁膜２３２を有し、更に、薄膜トランジスタ基板２３０は、第１絶縁膜２３２の表示面側に形成された第２絶縁膜２３３と、第２絶縁膜２３３の表示面側に形成された、共通電極ＣＥを含む。共通電極ＣＥの表示面側には、共通電極配線ＣＭＴが接続されており、本実施形態においては、この共通電極配線ＣＭＴが、第１のゲート引出線ＶＧＬ１と平面視で重畳している。更に、薄膜トランジスタ基板２３０は、共通電極配線ＣＭＴを覆うように形成された第３絶縁膜２３４を含み、第３の絶縁膜２３４の表示面側に形成された第１のサブ画素電極ＰＩＴ１、第４のサブ画素電極ＰＩＴ４を含む。第３絶縁膜２３４の表示面側には、第１のサブ画素電極ＰＩＴ１、第４のサブ画素電極ＰＩＴ４を覆うように配向膜２３５が形成されている。ガラス基板２３１の背面側には偏光板２３６が形成されている。
【００４０】
対向基板２４０は、ガラス基板２４１上に形成されたブラックマトリクスＢＭ、赤色カラーフィルタＣＦＲ、及び青色カラーフィルタＣＦＢを含む。赤色カラーフィルタＣＦＲは、第１の画素領域ＰＡ１に含まれる複数のサブ画素電極ＰＩＴの内、第２の画素領域ＰＡ２に最も近い位置に配置された第１のサブ画素電極ＰＩＴ１と平面視で重畳するよう配置されている。また、青色カラーフィルタＣＦＢは、第２の画素領域ＰＡ２に含まれる第４のサブ画素電極ＰＩＴ４と平面視で重畳するように配置されている。更に、対向基板２４０は、ブラックマトリクスＢＭ、赤色カラーフィルタＣＦＲ、及び青色カラーフィルタＣＦＢの背面側を覆うように設けられたオーバーコート膜２４２と、オーバーコート膜２４２の背面側に設けられた配向膜２４３とを含む。ガラス基板２４１の表示面側には、偏光板２４４が形成されている。
【００４１】
ここで、本実施形態においては、図８に示すように、共通電極配線ＣＭＴが、第１のサブ画素電極ＰＩＴ１よりも第４のサブ画素電極ＰＩＴ４に近い側に配置されている。即ち、共通電極配線ＣＭＴが、第１の画素領域ＰＡ１よりも第２の画素領域ＰＡ２に近い側に配置されている。
【００４２】
このような構成とすることにより、表示パネル２００において黒表示する際に、より美しい黒色を表示することができる。黒表示の際においても、バックライトからの光線Ｒは、共通電極配線ＣＭＴ、及び第１のゲート引出線ＶＧＬ１等に反射され、対向基板２４０に含まれるカラーフィルタＣＦに到達する可能性がある。この時、共通電極配線ＣＭＴ、及び第１のゲート引出線ＶＧＬ１は銅を用いて形成しているため、反射された光線Ｒが、赤色成分が多く含む可能性が高い。当該光線Ｒが赤色カラーフィルタＣＦＲに到達する場合には、黒表示にもかかわらず、ディプレイを斜めから見たときには、赤みがかかった黒になってしまう可能性がある。しかしながら、本実施形態に示すように、共通電極配線ＣＭＴを赤色カラーフィルタＣＦＲと重畳する第１のサブ画素電極ＰＩＴ１から離して配置することにより、赤色成分が多い光線Ｒが、赤色カラーフィルタＣＦＲに到達する可能性を低減することができる。その結果として、表示パネル２００において黒表示する際に、より美しい黒色を表示することができる。
【００４３】
また、本実施形態においては、第２の方向における、第１のサブ画素電極ＰＩＴ１と第４のサブ画素電極ＰＩＴ４との第１距離が、第２の方向における、第１のサブ画素電極ＰＩＴ１と第２のサブ画素電極ＰＩＴ２との第２距離よりも大きい構成としている。そのため、上述した共通電極配線ＣＭＴを、第４のサブ画素電極ＰＩＴ４側に寄せることによって、共通電極配線ＣＭＴを第１のサブ画素電極ＰＩＴ１から離す構成を容易に実現することが可能となる。本実施形態においては、第２距離が第１距離の２倍以上であり、且つ５倍以下としている。第２距離が第１距離の２倍以上とすることにより、上述した、共通電極配線ＣＭＴを第１のサブ画素電極ＰＩＴ１から離す構成を容易に実現することができるというメリットを得ることができる。また、第２距離が第１距離の５倍以下とすることにより、表示パネル２００全体における開口率を担保することができる。
【００４４】
上記各実施形態に係る液晶表示装置は、互いの構成を組み合わせることもできる。また、各液晶表示装置は、様々な形態の液晶表示装置に適用することもできる。
【００４５】
例えば、表示領域を上下に分割して駆動する所謂上下分割駆動の液晶表示装置に適用することもできる。この場合は、各ゲート引出線ＶＧＬが、上側領域の接続部ＣＰにおいて１本のゲート線ＨＧＬに電気的に接続され、下側領域の接続部ＣＰにおいて他の１本のゲート線ＨＧＬに電気的に接続される構成とすることができる。
【００４６】
以上、本発明の一実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
【符号の説明】
【００４７】
１００  液晶表示装置、２００  表示パネル、３００  表示領域、４００  額縁領域、４１０  左側領域、４２０  右側領域、４３０  上側領域、４４０  下側領域、４５０  駆動回路領域、２１０  ソースドライバ、２２０  ゲートドライバ、２２１  第１ゲートドライバ、２２２  第２ゲートドライバ、２３０  薄膜トランジスタ基板、２３１  ガラス基板、２３２  第１絶縁膜、２３３  第２絶縁膜、２３４  第３絶縁膜、２３５  配向膜、２３６  偏光板、２３７  ゲート絶縁膜、２４０  対向基板、２４１  ガラス基板、２４２  オーバーコート膜、２４３  配向膜、２４４  偏光板、２５０  液晶層、６０  スペーサ、６２  台座、ＶＧＬ  ゲート引出線、ＶＧＬ１  第１のゲート引出線、ＶＧＬ２  第２のゲート引出線、ＨＧＬ  ゲート線、ＨＧＬ１  第１のゲート線、ＨＧＬ２  第２のゲート線、ＳＬ  ソース線、ＳＬ１  第１のソース線、ＳＬ２  第２のソース線、ＳＬ３  第３のソース線、ＰＡ  画素領域、ＰＡ１  第１の画素領域、ＰＡ２  第２の画素領域、ＰＡ３  第３の画素領域、ＰＡ４  第４の画素領域、ＰＩＴ  サブ画素電極、ＰＩＴ１  第１のサブ画素電極、ＰＩＴ２  第２のサブ画素電極、ＰＩＴ３  第３のサブ画素電極、ＰＩＴ４  第４のサブ画素電極、ＣＭＴ  共通電極配線、Ａ１  第１の交差領域、Ａ２  第２の交差領域、ＣＰ  接続部、ＣＯＮＴ１  第１のコンタクト部、ＣＯＮＴ２  第２のコンタクト部、Ｗ１  第１の配線、Ｗ２  第２の配線、ＷＰ  幅広部、ＴＦＴ  薄膜トランジスタ、ＰＥ  サブ画素電極、ＣＥ  共通電極、ＢＭ  ブラックマトリクス、ＣＦ  カラーフィルタ、ＣＦＲ  赤色カラーフィルタ、ＣＦＢ  青色カラーフィルタ、Ｒ  光線、Ｃ  括れ部。
【図１】
2019148775.tif 000003
【図２】
2019148775.tif 000004
【図３】
2019148775.tif 000005
【図４】
2019148775.tif 000006
【図５】
2019148775.tif 000007
【図６】
2019148775.tif 000008
【図７】
2019148775.tif 000009
【図８】
2019148775.tif 000010