(57)【要約】【課題】誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、第１の端部と、第２の端部と、を有し、第２の端部は第２のゲートに電気的に接続された第１のコンデンサと、第２の端部と第２のゲートの間に電気的に接続された第１のアノードと、第１のカソードと、を有する第１のダイオードと、第１のゲート及び第１の端部に電気的に接続されたゲートドライブ回路と、第３の端部と、第４の端部と、を有し、第３の端部は第１の端部に電気的に接続されたスイッチと、を備えた半導体装置である。【選択図】図１
2019165608.tif 000002
【特許請求の範囲】
【請求項１】
第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、
前記第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、
第１の端部と、第２の端部と、を有し、前記第２の端部は前記第２のゲートに電気的に接続された第１のコンデンサと、
前記第２の端部と前記第２のゲートの間に電気的に接続された第１のアノードと、第１のカソードと、を有する第１のダイオードと、
前記第１のゲート及び前記第１の端部に電気的に接続されたゲートドライブ回路と、
第３の端部と、第４の端部と、を有し、前記第３の端部は前記第１の端部に電気的に接続されたスイッチと、
を備えた半導体装置。
【請求項２】
前記ゲートドライブ回路は前記ゲートドライブ回路に基準電位を供給するための端子を有し、
前記端子は配線を用いて前記第１のソースに接続されている請求項１記載の半導体装置。
【請求項３】
前記第４の端部は前記配線に接続されている請求項２記載の半導体装置。
【請求項４】
前記第１の端部と前記第１のゲートの間に電気的に接続された第１の抵抗と、
前記第１の端部に電気的に接続された第２のアノードと、前記第１のゲートに電気的に接続された第２のカソードと、を有し、前記第１の抵抗と並列に設けられた第２のダイオードと、
をさらに備えた請求項１乃至請求項３いずれか一項記載の半導体装置。
【請求項５】
前記スイッチはＭＯＳＦＥＴである請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第１のカソードは前記第１のソースに電気的に接続された請求項１乃至請求項５いずれか一項記載の半導体装置。
【請求項７】
前記第１のカソードは前記第２のソースに電気的に接続された請求項１乃至請求項５いずれか一項記載の半導体装置。
【請求項８】
前記ノーマリーオントランジスタは窒化物半導体材料を含む請求項１乃至請求項７いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【０００２】
次世代のパワー半導体デバイス用の材料としてＩＩＩ族窒化物、例えば、ＧａＮ（窒化ガリウム）系半導体が期待されている。ＧａＮ系半導体はＳｉ（シリコン）と比較して大きなバンドギャップを備える。このため、ＧａＮ系半導体デバイスはＳｉ（シリコン）半導体デバイスと比較して、小型で高耐圧のパワー半導体デバイスを実現出来る。また、これにより寄生容量を小さく出来るため、高速駆動のパワー半導体デバイスを実現出来る。
【０００３】
ＧａＮ系のトランジスタでは、一般に、２次元電子ガス（２ＤＥＧ）をキャリアとするＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）構造が適用される。通常のＨＥＭＴは、ゲートに電圧を印加しなくても導通してしまう、ノーマリーオントランジスタである。このため、ゲートに電圧を印加しない限り導通しない、ノーマリーオフトランジスタを実現することが困難であるという問題がある。
【０００４】
数百Ｖ〜１千Ｖという大きな電力をあつかう電源回路等では、安全面を重視してノーマリーオフの動作が要求される。そこで、ノーマリーオンのＧａＮ系トランジスタとノーマリーオフのＳｉトランジスタとをカスコード接続して、ノーマリーオフ動作を実現する回路構成が提案されている。
【０００５】
また、トランジスタがオフになっているにも関わらず、他のスイッチのオンオフ等の影響により、トランジスタの帰還容量を経由してトランジスタのゲートに電荷が流れ込みトランジスタがオンになるという、誤点弧に対する対策が求められている。この対策の一つとして、トランジスタのゲート電位を固定する、ミラークランプ回路が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−１８７７２６号公報
【０００７】
【特許文献２】特開２０１２−２５７４２１号公報
【０００８】
【特許文献３】特開２０１７−１６８９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
実施形態の半導体装置は、第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、第１の端部と、第２の端部と、を有し、第２の端部は第２のゲートに電気的に接続された第１のコンデンサと、第２の端部と第２のゲートの間に電気的に接続された第１のアノードと、第１のカソードと、を有する第１のダイオードと、第１のゲート及び第１の端部に電気的に接続されたゲートドライブ回路と、第３の端部と、第４の端部と、を有し、第３の端部は第１の端部に電気的に接続されたスイッチと、を備えた半導体装置である。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態の半導体装置の回路図である。
【図２】第１の実施形態の半導体装置の作用効果を示す模式図である。
【図３】第１の実施形態の半導体装置の駆動方法の一例を示す模式図である。
【図４】第２の実施形態の半導体装置の回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付す場合がある。また、一度説明した部材等については適宜その説明を省略する場合がある。
【００１３】
また、本明細書中、半導体装置とは、ディスクリート半導体等の複数の素子が組み合わされたパワーモジュール、又は、ディスクリート半導体等の複数の素子にこれらの素子を駆動する駆動回路や自己保護機能を組み込んだインテリジェントパワーモジュール、あるいは、パワーモジュールやインテリジェントパワーモジュールを備えたシステム全体を包含する概念である。
【００１４】
また、本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
【００１５】
（第１の実施形態）
本実施形態の半導体装置は、第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、第１の端部と、第２の端部と、を有し、第２の端部は第２のゲートに電気的に接続された第１のコンデンサと、第２の端部と第２のゲートの間に電気的に接続された第１のアノードと、第１のカソードと、を有する第１のダイオードと、第１のゲート及び第１の端部に電気的に接続されたゲートドライブ回路と、第３の端部と、第４の端部と、を有し、第３の端部は第１の端部に電気的に接続されたスイッチと、を備えた半導体装置である。
【００１６】
図１は、本実施形態の半導体装置１００の回路図である。本実施形態の半導体装置１００は、例えば、定格電圧が６００Ｖや１２００Ｖのパワーモジュールである。
【００１７】
本実施形態の半導体装置１００は、ノーマリーオフトランジスタ１０と、ノーマリーオントランジスタ２０と、第１のコンデンサ３０と、第１のダイオード４０と、第１の抵抗４８と、第２のダイオード４４と、ゲートドライブ回路７１と、第１の信号源６８と、第２の信号源６９と、ソース端子５０と、ドレイン端子５２と、スイッチ８０と、を備える。
【００１８】
ノーマリーオフトランジスタ１０は、第１のソース１１と、第１のドレイン１２と、第１のゲート１３と、を有する。
【００１９】
ノーマリーオフトランジスタ１０は、ゲートに電圧を印加しない場合にはドレイン電流が流れないトランジスタである。ノーマリーオフトランジスタ１０は、例えば、Ｓｉ（シリコン）半導体を用いた縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。なお、ノーマリーオフトランジスタ１０は、図示しない寄生ボディダイオードを備えている。
【００２０】
ノーマリーオフトランジスタ１０の耐圧は、例えば１０Ｖ以上３０Ｖ以下である。
【００２１】
ノーマリーオントランジスタ２０は、第２のソース２１と、第２のドレイン２２と、第２のゲート２３と、を有する。第２のソース２１は、第１のドレイン１２に電気的に接続されている。
【００２２】
ノーマリーオントランジスタ２０は、ゲートに電圧を印加しない場合にもドレイン電流が流れるトランジスタである。ノーマリーオントランジスタ２０は、例えば、ＧａＮ（窒化ガリウム）系半導体等の窒化物半導体材料を含むＨＥＭＴである。
【００２３】
ノーマリーオントランジスタ２０の耐圧は、ノーマリーオフトランジスタ１０の耐圧より高い。ノーマリーオントランジスタ２０の耐圧は、例えば６００Ｖ以上１２００Ｖ以下である。
【００２４】
本実施形態の半導体装置１００は、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０を直接に接続した、いわゆるカスコード接続により、ノーマリーオフ動作を実現する回路構成を有する。
【００２５】
第１のソース１１は、ソース端子５０に電気的に接続されている。第２のドレイン２２は、ドレイン端子５２に電気的に接続されている。
【００２６】
寄生容量２８は、ノーマリーオントランジスタ２０のゲート−ソース間寄生容量である。
【００２７】
第１のコンデンサ３０は、第１の端部３１と第２の端部３２を有する。第２の端部３２は、第２のゲート２３に電気的に接続されている。
【００２８】
第１のダイオード４０は、第１のアノード４１と、第１のカソード４２と、を有する。第１のアノード４１は、第２の端部３２と第２のゲート２３の間に電気的に接続されている。
【００２９】
図１に示した半導体装置１００において、第１のカソード４２は、第１のソース１１に電気的に接続されている。
【００３０】
第１の抵抗４８は、第１の端部３１と第１のゲート１３の間に電気的に接続されている。言い換えると、第１の抵抗４８は、後述するゲートドライブ回路７１と第１のゲート１３の間に電気的に接続されている。
【００３１】
第２のダイオード４４は、第２のアノード４５と、第２のカソード４６と、を有する。第２のアノード４５は第１の端部３１及び後述するゲートドライブ回路７１に電気的に接続されている。また、第２のカソード４６は第１のゲート１３に電気的に接続されている。第２のダイオード４４は、第１の抵抗４８と並列に設けられている。
【００３２】
第１の信号源６８は、例えば方形波等の信号を出力する。第１の信号源６８は、例えば市販の信号源である。
【００３３】
ゲートドライブ回路７１は、第１の信号源６８から出力された信号に基づいて、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０を駆動する信号を出力する。
【００３４】
図１に示した半導体装置１００において、ゲートドライブ回路７１は、第１の端部３１に、第２の抵抗８８及び第３の抵抗８９を介して電気的に接続されている。第２の抵抗８８及び第３の抵抗８９は、ゲート抵抗である。
【００３５】
また、図１に示した半導体装置１００において、ゲートドライブ回路７１は、第１のゲート１３に、第１の抵抗４８及び第２のダイオード４４を介して電気的に接続されている。
【００３６】
ゲートドライブ回路７１は、複数の素子がワンチップ化されたＩＣ、又は、複数の電子部品が配置された電子回路基板である。
【００３７】
ゲートドライブ回路７１は、ゲートドライブ回路７１に基準電位を供給するための基準電位端子（端子）７３を有する。基準電位端子７３は、ゲートドライブ回路基準電位線７２を用いて第１のソースと接続されている。これにより、ゲートドライブ回路７１の基準電位は、第１のソース１１と同電位になる。なお、ゲートドライブ回路基準電位線７２は、「配線」の一例である。
【００３８】
スイッチ８０は、第３の端部８１と、第４の端部８２と、を有する。第３の端部８１は、第１の端部３１に電気的に接続されている。第４の端部８２は、ゲートドライブ回路基準電位線７２に電気的に接続されている。なお、第４の端部８２は、ゲートドライブ回路基準電位線７２以外の他のグランド等に接続されていても良い。
【００３９】
スイッチ８０は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００４０】
第２の信号源６９は、スイッチ８０をオン・オフするため信号を出力する。第２の信号源６９は、例えば市販の信号源である。
【００４１】
次に、本実施形態の半導体装置１００の動作について述べる。
【００４２】
例えば、第１の信号源６８及びゲートドライブ回路７１を用いて、０Ｖと、ノーマリーオフトランジスタ１０をオンさせることが出来る有限の正の電圧Ｖａを往復する方形波を出力する。
【００４３】
第１のゲート１３にＶａが入力されているときには、ノーマリーオフトランジスタ１０は、オンになる。また、第１のゲート１３に０Ｖが入力されているときには、ノーマリーオフトランジスタ１０は、オフになる。
【００４４】
ゲートドライブ回路７１からＶａが出力されているとき、第１のコンデンサ３０から第１のダイオード４０を経由してソース端子５０へと電流が流れる。このとき、第２のゲート２３には、第１のダイオード４０の順方向電圧ＶＦに相当する電圧が入力される。従って、ノーマリーオントランジスタ２０は、オンになる。一方、ゲートドライブ回路７１から０Ｖが出力されているときには、寄生容量２８を経由して第１のコンデンサ３０へと逆方向の電流が流れる。一般に順方向電圧ＶＦは小さいため、第２のゲート２３には、ＶＦとＶａの差分に相当する負の電圧（ＶＦ−Ｖａ）が入力される。従って、ノーマリーオントランジスタ２０は、オフになる。
【００４５】
ここで、半導体装置１００がオフからオンに移行する際に、ノーマリーオントランジスタ２０よりもノーマリーオフトランジスタ１０が先にオンすることが望ましい。もし、ノーマリーオントランジスタ２０が先にオンすると、第１のドレイン１２と第２のソース２１との接続部に高い電圧が加わるため、耐圧の低いノーマリーオフトランジスタ１０の特性が劣化する恐れがあるからである。
【００４６】
本実施形態の半導体装置１００では、半導体装置がオフ状態からオン状態に移行する際には、電流が第１の抵抗４８に並列に設けられた第２のダイオード４４を流れる。このため、第１のゲート１３の充電は、第１の抵抗４８の影響を受けない。従って、第１のゲート１３を速やかに充電出来る。よって、半導体装置がオフ状態からオン状態に移行する際に、ノーマリーオントランジスタ２０よりもノーマリーオフトランジスタ１０を確実に先にオンさせることが可能となる。
【００４７】
また、第１の抵抗４８を設けることにより、ノーマリーオフトランジスタ１０のオフタイミングと、ノーマリーオントランジスタ２０のオフタイミングを所望の時間だけ遅延させることが出来る。従って、半導体装置がオン状態からオフ状態に移行する際に、ノーマリーオフトランジスタ１０よりもノーマリーオントランジスタ２０を先にオフさせることが可能となる。
【００４８】
次に、本実施形態の半導体装置の作用効果を記載する。
【００４９】
本実施形態の半導体装置のごとく、第１のソースと、第１のドレインと、第１のゲートと、を有するノーマリーオフトランジスタと、第１のドレインに電気的に接続された第２のソースと、第２のドレインと、第２のゲートと、を有するノーマリーオントランジスタと、第１の端部と、第２の端部と、を有し、第２の端部は第２のゲートに電気的に接続された第１のコンデンサと、第２の端部と第２のゲートの間に電気的に接続された第１のアノードと、第１のカソードと、を有する第１のダイオードと、第１のゲート及び第１の端部に電気的に接続されたゲートドライブ回路と、第３の端部と、第４の端部と、を有し、第３の端部は第１の端部に電気的に接続されたスイッチと、を備えたことにより、誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置の提供が可能となる。
【００５０】
ノーマリーオントランジスタ２０をミラークランプする方法として、例えば、第２のゲート２３と第２のソース２１を第２のスイッチ等により接続し、ミラークランプする間に第２のスイッチをオンにする方法が考えられる。
【００５１】
しかし、本実施形態のような半導体装置１００の場合は、上述のように、第１の信号源６８及びゲートドライブ回路７１から入力される信号により、第１のダイオード４０や寄生容量２８を介してノーマリーオントランジスタ２０のゲート電位やソース電位が大きく動いてしまい、一定にならない。そのため、第２のゲート２３と第２のソース２１をスイッチ等により接続しても、ノーマリーオントランジスタ２０の誤点弧を抑制することは難しいという問題があった。
【００５２】
また、ノーマリーオントランジスタ２０をミラークランプする他の方法として、例えば、第２のゲート２３に第３のスイッチ等を介して負電圧を生成する市販の電圧源を接続する方法が考えられる。この場合、ノーマリーオントランジスタ２０をミラークランプするときには、第２のゲート２３に電圧源を用いて負電圧を印加するためノーマリーオントランジスタ２０はより確実にオフになり、誤点弧の抑制は可能となる。
【００５３】
しかし、本実施形態の半導体装置１００は、０Ｖと、ノーマリーオフトランジスタ１０をオンさせることが出来る有限の正の電圧Ｖａを往復する方形波を出力する第１の信号源６８で駆動されており、ノーマリーオントランジスタ２０をオフにする負電圧を発生するための電源を用いない回路構成を有している。従って、ミラークランプのためにさらに負電圧を印加するための電源を備えると回路構成が複雑になってしまうという問題があった。
【００５４】
そこで、本実施形態の半導体装置１００は、第３の端部８１と、第４の端部８２と、を有し、第３の端部８１は第１の端部３１に電気的に接続されたスイッチ８０を備える。これにより、負電圧を印加するための電源を備えなくともミラークランプをすることが可能となるため、誤点弧を抑制しつつ比較的単純な回路構成を有する、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がカスコード接続された半導体装置を得ることが可能になる。第４の端部８２は、ゲートドライブ回路基準電位線７２に電気的に接続されていれば良いし、あるいは他のグランドに接続されていても良い。
【００５５】
スイッチ８０としてＭＯＳＦＥＴは好ましく用いられる。
【００５６】
図２は、本実施形態の半導体装置１００の作用効果を示す模式図である。ここでは、図２（ａ）に示したように、トランジスタのオフ時にドレイン電圧が５０Ｖ／ｎｓの変化率で増加した場合を想定している。
【００５７】
図２（ｂ）のように、点線で示したスイッチ８０でミラークランプをしない場合と、実線で示したスイッチ８０でミラークランプをした場合で、ノーマリーオントランジスタ２０のゲート電圧上昇が抑制されたことが明らかとなった。これに伴い、図２（ｃ）のように、点線で示したスイッチ８０でミラークランプをしない場合と、実線で示したスイッチ８０でミラークランプをした場合で、誤点弧により流れる電流が抑制されたことが明らかとなった。
【００５８】
図３は、本実施形態の半導体装置１００の駆動方法の一例を示す模式図である。
【００５９】
第１の信号源６８を用いてノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０をオフにしている間に、第２の信号源６９を用いてスイッチ８０をオンにする。なお、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がオンになっている時間帯に、スイッチ８０がオンにならないようにする点に留意する。
【００６０】
ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がオフになってからスイッチ８０がオンになるまでの時間ｔｄ１と、スイッチ８０がオフになってからノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がオンになるまでの時間ｔｄ２は、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０をオン又はオフさせたい時間に基づき、ゲート抵抗の値等を考慮して適宜制御する。
【００６１】
本実施形態の半導体装置１００によれば、誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置の提供が可能になる。
【００６２】
（第２の実施形態）
本実施形態の半導体装置は、第１のカソードが第２のソースに電気的に接続されている点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態と重複する内容については、記載を省略する。
【００６３】
図４は、本実施形態の半導体装置１１０の回路図である。
【００６４】
本実施形態の半導体装置１１０においても、第３の端部８１と、第４の端部８２と、を有し、第３の端部８１は第１の端部３１に電気的に接続されたスイッチ８０が設けられている。これにより、負電圧を印加するための電源を備えなくともミラークランプをすることが可能となるため、誤点弧を抑制しつつ比較的単純な回路構成を有する、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がカスコード接続された半導体装置を得ることが可能になる。
【００６５】
本実施形態の半導体装置１１０によっても、誤点弧が抑制された、ノーマリーオフトランジスタとノーマリーオントランジスタがカスコード接続された半導体装置の提供が可能になる。
【００６６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６７】
１０        ノーマリーオフトランジスタ
１１        第１のソース
１２        第１のドレイン
１３        第１のゲート
２０        ノーマリーオントランジスタ
２１        第２のソース
２２        第２のドレイン
２３        第２のゲート
２８        寄生容量
３０        第１のコンデンサ
３１        第１の端部
３２        第２の端部
４０        第１のダイオード
４１        第１のアノード
４２        第１のカソード
４４        第２のダイオード
４５        第２のアノード
４６        第２のカソード
４８        第１の抵抗
５０        ソース端子
５２        ドレイン端子
６８        第１の信号源
６９        第２の信号源
７１        ゲートドライブ回路
７２        ゲートドライブ回路基準電位線（配線）
７３        基準電位端子（端子）
８０        スイッチ
８１        第３の端部
８２        第４の端部
８８        第２の抵抗
８９        第３の抵抗
１００      半導体装置
１１０      半導体装置
【図１】
2019165608.tif 000003
【図２】
2019165608.tif 000004
【図３】
2019165608.tif 000005
【図４】
2019165608.tif 000006