(57)【要約】【課題】  従来のゲート駆動回路では、簡易な構成でスイッチング損失およびサージ電圧をバランスよく低減することができない。【解決手段】主スイッチング素子のゲートを駆動するゲート駆動回路であって、第１電位および主スイッチング素子のゲートの間に接続される第１抵抗と、第１電位よりも低い第２電位および主スイッチング素子のゲートの間に接続される第２抵抗と、第１電位および主スイッチング素子のゲートの間に第１抵抗と直列に接続される第１スイッチング素子と、第２電位および主スイッチング素子のゲートの間に第２抵抗と直列に接続される第２スイッチング素子と、主スイッチング素子をオンとするオン期間の長さに応じて、第１抵抗の抵抗値および第２抵抗の抵抗値のうち少なくとも一方の抵抗値を変化させる制御回路とを備えるゲート駆動回路を提供する。【選択図】図１
2019198168.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチング素子のゲートを駆動するゲート駆動回路であって、
第１電位および前記主スイッチング素子のゲートの間に接続される第１抵抗と、
前記第１電位よりも低い第２電位および前記主スイッチング素子のゲートの間に接続される第２抵抗と、
前記第１電位および前記主スイッチング素子のゲートの間に前記第１抵抗と直列に接続される第１スイッチング素子と、
前記第２電位および前記主スイッチング素子のゲートの間に前記第２抵抗と直列に接続される第２スイッチング素子と、
前記主スイッチング素子をオンとするオン期間の長さに応じて、前記第１抵抗の抵抗値および前記第２抵抗の抵抗値のうち少なくとも一方の抵抗値を変化させる制御回路と
を備えるゲート駆動回路。
【請求項２】
前記制御回路は、前記オン期間が第１期間である場合に、前記オン期間が前記第１期間よりも短い第２期間である場合よりも前記第２抵抗の抵抗値を大きく設定する請求項１に記載のゲート駆動回路。
【請求項３】
前記制御回路は、前記オン期間が第３期間である場合に、前記オン期間が前記第３期間よりも短い第４期間である場合よりも前記第１抵抗の抵抗値を小さく設定する請求項１に記載のゲート駆動回路。
【請求項４】
前記第１抵抗および前記第２抵抗の少なくとも一方は、入力される電圧に応じて抵抗値を連続的に変更可能な電圧制御抵抗であり、
前記制御回路は、前記オン期間が予め定められた範囲内において長くなるにしたがって、抵抗値を大きくする電圧を前記電圧制御抵抗に供給する
請求項２または３に記載のゲート駆動回路。
【請求項５】
前記電圧制御抵抗は、制御端子に入力される電圧に応じて２つの主端子間の抵抗値を変化させる電界効果トランジスタを有する請求項４に記載のゲート駆動回路。
【請求項６】
前記制御回路は、
入力される制御信号に応じて前記第１スイッチング素子および前記第２スイッチング素子を制御し、
前記制御信号によって前記主スイッチング素子をオンとすることを指定された期間の長さに応じて前記オン期間の長さを決定する
請求項１から５のいずれか一項に記載のゲート駆動回路。
【請求項７】
前記制御回路は、今回の前記オン期間における前記少なくとも一方の抵抗値を、前回またはそれ以前の前記オン期間の長さに応じて設定する請求項６に記載のゲート駆動回路。
【請求項８】
前記制御信号は、前記オン期間をパルスにより指定し、
前記制御回路は、前記パルスの幅に応じて前記少なくとも一方の抵抗値を設定する
請求項６または７に記載のゲート駆動回路。
【請求項９】
主スイッチング素子のゲートを駆動するゲート駆動回路であって、
第１電位および前記主スイッチング素子のゲートの間に接続される第１抵抗と、
前記第１電位よりも低い第２電位および前記主スイッチング素子のゲートの間に接続される第２抵抗と、
前記第１電位および前記主スイッチング素子のゲートの間に前記第１抵抗と直列に接続される第１スイッチング素子と、
前記第２電位および前記主スイッチング素子のゲートの間に前記第２抵抗と直列に接続される第２スイッチング素子と、
前記主スイッチング素子がオンの間に前記主スイッチング素子を流れる電流を含む測定対象電流の大きさを検出する検出部と、
検出された前記測定対象電流の大きさに応じて、前記第１抵抗の抵抗値および前記第２抵抗の抵抗値のうち少なくとも一方の抵抗値を変化させる制御回路と
を備えるゲート駆動回路。
【請求項１０】
前記制御回路は、前記測定対象電流の大きさが第１の大きさと検出された場合に、前記測定対象電流の大きさが前記第１の大きさよりも小さい第２の大きさと検出された場合よりも前記第２抵抗の抵抗値を大きく設定する請求項９に記載のゲート駆動回路。
【請求項１１】
前記制御回路は、前記測定対象電流の大きさが第３の大きさと検出された場合に、前記測定対象電流の大きさが前記第３の大きさよりも小さい第４の大きさと検出された場合よりも前記第１抵抗の抵抗値を小さく設定する請求項９または１０に記載のゲート駆動回路。
【請求項１２】
前記検出部は、前記主スイッチング素子がオンの間における予め定められたタイミングで前記測定対象電流の大きさをサンプリングする請求項９から１１いずれか一項に記載のゲート駆動回路。
【請求項１３】
主スイッチング素子のゲートを駆動するゲート駆動回路であって、
第１電位および前記主スイッチング素子のゲートの間に接続される第１抵抗と、
前記第１電位よりも低い第２電位および前記主スイッチング素子のゲートの間に接続される第２抵抗と、
前記第１電位および前記主スイッチング素子のゲートの間に前記第１抵抗と直列に接続される第１スイッチング素子と、
前記第２電位および前記主スイッチング素子のゲートの間に前記第２抵抗と直列に接続される第２スイッチング素子と、
前記主スイッチング素子がオンの間に前記主スイッチング素子を流れる電流を含む測定対象電流の大きさ、および、前記主スイッチング素子がオフの間に前記主スイッチング素子に直列に接続される対向スイッチング素子の負側主端子の側から正側主端子の側に向かって流れる電流を含む対向側測定対象電流の大きさを検出する検出部と、
検出された前記測定対象電流の大きさに応じて前記第２抵抗の抵抗値を変化させ、検出された前記対向側測定対象電流の大きさに応じて前記第１抵抗の抵抗値を変化させる制御回路と
を備えるゲート駆動回路。
【請求項１４】
主スイッチング素子のゲートを駆動するゲート駆動回路であって、
第１電位および前記主スイッチング素子のゲートの間に接続される第１抵抗と、
前記第１電位よりも低い第２電位および前記主スイッチング素子のゲートの間に接続される第２抵抗と、
前記第１電位および前記主スイッチング素子のゲートの間に前記第１抵抗と直列に接続される第１スイッチング素子と、
前記第２電位および前記主スイッチング素子のゲートの間に前記第２抵抗と直列に接続される第２スイッチング素子と、
前記主スイッチング素子がオフの間に前記主スイッチング素子に直列に接続される対向スイッチング素子の負側主端子の側から正側主端子の側に向かってを流れる電流を含む対向側測定対象電流の大きさを検出する検出部と、
前記対向側測定対象電流の大きさに応じて、前記第１抵抗の抵抗値を変化させる制御回路と
を備えるゲート駆動回路。
【請求項１５】
前記制御回路は、前記対向側測定対象電流の大きさが第３の大きさと検出された場合に、前記対向側測定対象電流の大きさが前記第３の大きさよりも小さい第４の大きさと検出された場合よりも前記第１抵抗の抵抗値を小さく設定する請求項１３または１４に記載のゲート駆動回路。
【請求項１６】
前記検出部は、前記対向スイッチング素子がオンの間における予め定められたタイミングで前記対向側測定対象電流の大きさをサンプリングする請求項１３から１５のいずれか一項に記載のゲート駆動回路。
【請求項１７】
請求項１から１６のいずれか一項に記載のゲート駆動回路と、
前記主スイッチング素子と、
前記主スイッチング素子に逆並列に接続された還流ダイオードと
を備えるスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動回路およびスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、スイッチング素子に接続されたゲート抵抗を備えるゲート駆動回路では、ゲートに対する信号経路上に電圧昇降手段や遅延回路、可変抵抗などを設けている（例えば、特許文献１〜４参照）。
特許文献１  特許３９４１３０９号
特許文献２  特許３６６６８４３号
特許文献３  特許３５６８８４８号
特許文献４  特開２０１６−０５９１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来のゲート駆動回路では、簡易な構成でスイッチング損失およびサージ電圧をバランスよく低減することができない。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、主スイッチング素子のゲートを駆動するゲート駆動回路を提供する。ゲート駆動回路は、第１電位および主スイッチング素子のゲートの間に接続される第１抵抗を備えてよい。ゲート駆動回路は、第１電位よりも低い第２電位および主スイッチング素子のゲートの間に接続される第２抵抗を備えてよい。ゲート駆動回路は、第１電位および主スイッチング素子のゲートの間に第１抵抗と直列に接続される第１スイッチング素子を備えてよい。ゲート駆動回路は、第２電位および主スイッチング素子のゲートの間に第２抵抗と直列に接続される第２スイッチング素子を備えてよい。ゲート駆動回路は、主スイッチング素子をオンとするオン期間の長さに応じて、第１抵抗の抵抗値および第２抵抗の抵抗値のうち少なくとも一方の抵抗値を変化させる制御回路を備えてよい。
【０００５】
制御回路は、オン期間が第１期間である場合に、オン期間が第１期間よりも短い第２期間である場合よりも第２抵抗の抵抗値を大きく設定してよい。
【０００６】
制御回路は、オン期間が第１期間である場合に、オン期間が第３期間よりも短い第４期間である場合よりも第１抵抗の抵抗値を小さく設定してよい。
【０００７】
第１抵抗および第２抵抗の少なくとも一方は、入力される電圧に応じて抵抗値を連続的に変更可能な電圧制御抵抗であってよい。制御回路は、オン期間が予め定められた範囲内において長くなるにしたがって、抵抗値を大きくする電圧を電圧制御抵抗に供給してよい。
【０００８】
電圧制御抵抗は、制御端子に入力される電圧に応じて２つの主端子間の抵抗値を変化させる電界効果トランジスタを有してよい。
【０００９】
制御回路は、入力される制御信号に応じて第１スイッチング素子および第２スイッチング素子を制御してよい。制御回路は、制御信号によって主スイッチング素子をオンとすることを指定された期間の長さに応じてオン期間の長さを決定してよい。
【００１０】
制御回路は、今回のオン期間における少なくとも一方の抵抗値を、前回またはそれ以前のオン期間の長さに応じて設定してよい。
【００１１】
制御信号は、オン期間をパルスにより指定してよい。制御回路は、パルスの幅に応じて少なくとも一方の抵抗値を設定してよい。
【００１２】
本発明の第３の態様においては、主スイッチング素子のゲートを駆動するゲート駆動回路を提供する。ゲート駆動回路は、第１電位および主スイッチング素子のゲートの間に接続される第１抵抗を備えてよい。ゲート駆動回路は、第１電位よりも低い第２電位および主スイッチング素子のゲートの間に接続される第２抵抗を備えてよい。ゲート駆動回路は、第１電位および主スイッチング素子のゲートの間に第１抵抗と直列に接続される第１スイッチング素子を備えてよい。ゲート駆動回路は、第２電位および主スイッチング素子のゲートの間に第２抵抗と直列に接続される第２スイッチング素子を備えてよい。ゲート駆動回路は、主スイッチング素子がオンの間に主スイッチング素子を流れる電流を含む測定対象電流の大きさを検出する検出部を備えてよい。ゲート駆動回路は、検出された測定対象電流の大きさに応じて、第１抵抗の抵抗値および第２抵抗の抵抗値のうち少なくとも一方の抵抗値を変化させる制御回路を備えてよい。
【００１３】
制御回路は、測定対象電流の大きさが第１の大きさと検出された場合に、測定対象電流の大きさが第１の大きさよりも小さい第２の大きさと検出された場合よりも第２抵抗の抵抗値を大きく設定してよい。
【００１４】
制御回路は、測定対象電流の大きさが第３の大きさと検出された場合に、測定対象電流の大きさが第３の大きさよりも小さい第４の大きさと検出された場合よりも第１抵抗の抵抗値を小さく設定してよい。
【００１５】
検出部は、主スイッチング素子がオンの間における予め定められたタイミングで測定対象電流の大きさをサンプリングしてよい。
【００１６】
本発明の第４の態様においては、主スイッチング素子のゲートを駆動するゲート駆動回路を提供する。ゲート駆動回路は、第１電位および主スイッチング素子のゲートの間に接続される第１抵抗を備えてよい。ゲート駆動回路は、第１電位よりも低い第２電位および主スイッチング素子のゲートの間に接続される第２抵抗を備えてよい。ゲート駆動回路は、第１電位および主スイッチング素子のゲートの間に第１抵抗と直列に接続される第１スイッチング素子を備えてよい。ゲート駆動回路は、第２電位および主スイッチング素子のゲートの間に第２抵抗と直列に接続される第２スイッチング素子を備えてよい。ゲート駆動回路は、主スイッチング素子がオンの間に主スイッチング素子を流れる電流を含む測定対象電流の大きさ、および、主スイッチング素子がオフの間に主スイッチング素子に直列に接続される対向スイッチング素子の負側主端子の側から正側主端子の側に向かって流れる電流を含む対向側測定対象電流の大きさを検出する検出部を備えてよい。ゲート駆動回路は、検出された測定対象電流の大きさに応じて第２抵抗の抵抗値を変化させ、検出された対向側測定対象電流の大きさに応じて第１抵抗の抵抗値を変化させる制御回路を備えてよい。
【００１７】
本発明の第５の態様においては、主スイッチング素子のゲートを駆動するゲート駆動回路を提供する。ゲート駆動回路は、第１電位および主スイッチング素子のゲートの間に接続される第１抵抗を備えてよい。ゲート駆動回路は、第１電位よりも低い第２電位および主スイッチング素子のゲートの間に接続される第２抵抗を備えてよい。ゲート駆動回路は、第１電位および主スイッチング素子のゲートの間に第１抵抗と直列に接続される第１スイッチング素子を備えてよい。ゲート駆動回路は、第２電位および主スイッチング素子のゲートの間に第２抵抗と直列に接続される第２スイッチング素子を備えてよい。ゲート駆動回路は、主スイッチング素子がオフの間に主スイッチング素子に直列に接続される対向スイッチング素子の負側主端子の側から正側主端子の側に向かってを流れる電流を含む対向側測定対象電流の大きさを検出する検出部を備えてよい。ゲート駆動回路は、対向側測定対象電流の大きさに応じて、第１抵抗の抵抗値を変化させる制御回路を備えてよい。
【００１８】
制御回路は、対向側測定対象電流の大きさが第３の大きさと検出された場合に、対向側測定対象電流の大きさが第３の大きさよりも小さい第４の大きさと検出された場合よりも第１抵抗の抵抗値を小さく設定してよい。
【００１９】
検出部は、対向スイッチング素子がオンの間における予め定められたタイミングで対向側測定対象電流の大きさをサンプリングしてよい。
【００２０】
本発明の第６の態様においては、スイッチング電源装置を提供する。スイッチング電源装置は、第１〜第４の何れかの態様のゲート駆動回路を備えてよい。スイッチング電源装置は、主スイッチング素子を備えてよい。スイッチング電源装置は、主スイッチング素子に逆並列に接続された還流ダイオードを備えてよい。
【００２１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００２２】
【図１】第１の実施形態に係るスイッチング電源装置１００を示す。
【図２】制御信号を示す。
【図３】第２の実施形態に係るスイッチング電源装置２００を示す。
【図４】主スイッチング素子２のターンオフ時に生じるサージ電圧と、出力電流値Ｉｃとの関係を示す。
【図５】主スイッチング素子２のターンオフ時に生じるサージ電圧と、第２抵抗６４の抵抗値との関係を示す。
【図６】還流ダイオード４の逆回復特性を示す。
【図７】第１抵抗６３，第２抵抗６４の抵抗値を一定とした場合の主スイッチング素子２のオン期間の出力電流値Ｉｃと、主スイッチング素子２のスイッチング時に発生するスイッチング損失との関係を示す。
【図８】主スイッチング素子２のオン期間の出力電流値Ｉｃを一定とした場合の第１抵抗６３，第２抵抗６４の抵抗値と、主スイッチング素子２のスイッチング時に発生するスイッチング損失との関係を示す。
【図９】主スイッチング素子２のターンオフ時における電圧および電流を示す。
【図１０】主スイッチング素子２のターンオン時における電圧および電流を示す。
【図１１】対向スイッチング素子１のターンオン時における還流ダイオード４の逆回復時の電圧および電流を示す。
【図１２】オン期間の長さ（または測定対象電流の大きさ）と、第２抵抗６４の抵抗値との関係を示す。
【図１３】図１２のように抵抗値が設定される場合に主スイッチング素子２のターンオフ時に生じるサージ電圧を示す。
【図１４】図１２のように抵抗値が設定される場合に主スイッチング素子２のターンオフ時に生じるスイッチング損失を示す。
【図１５】オン期間の長さと、第１抵抗６３の抵抗値との関係を示す。
【図１６】図１５のように抵抗値が設定される場合に主スイッチング素子２のターンオン時に還流ダイオード３で生じるサージ電圧を示す。
【図１７】図１５のように抵抗値が設定される場合に主スイッチング素子２のターンオン時に生じるスイッチング損失を示す。
【発明を実施するための形態】
【００２３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。
【００２４】
［１．第１の実施形態］
図１は、第１の実施形態に係るスイッチング電源装置１００を示す。スイッチング電源装置１００は、一例としてモータ駆動用または電力供給用に用いられる電力変換装置の１相分を示したものであり、正側電源線１０１および負側電源線１０２と、電源出力端子１０５との接続を切り換えることで電源出力端子１０５から変換した電圧を出力する。また、本実施形態におけるスイッチング電源装置１００は、スイッチング素子がオンとされるオン期間の長さと、オン期間の終了時点でスイッチング素子に流れている電流の瞬時値との間に相関があることを利用して、スイッチング時のサージ電圧および／または損失を低減する。ここで、正側電源線１０１および負側電源線１０２の間には例えば６００〜８００Ｖの直流電圧が印加されてよい。また、電源出力端子１０５には誘導負荷１０６が接続されてよい。スイッチング電源装置１００は、正側の主スイッチング素子１および負側の主スイッチング素子２と、主スイッチング素子１，２に逆並列に接続された還流ダイオード３，４と、正側のゲート駆動回路５と、負側のゲート駆動回路６とを備える。
【００２５】
［１−１．主スイッチング素子］
主スイッチング素子１，２は、負側電源線１０２および正側電源線１０１の間に直列に順次接続されている。例えば、主スイッチング素子１，２は、それぞれ正側電源線１０１の側にコレクタ端子が接続され、負側電源線１０２の側にエミッタ端子が接続される。主スイッチング素子１および主スイッチング素子２の中点には電源出力端子１０５が接続されてよい。
【００２６】
主スイッチング素子１，２は、後述のゲート駆動回路５，６によってオン／オフが切り換えられる。一例として、主スイッチング素子１，２は、電力変換装置における上アームおよび下アームを構成している。
【００２７】
主スイッチング素子１，２は、シリコンを基材としたシリコン半導体素子である。これに代えて、主スイッチング素子１，２の少なくとも一方はワイドバンドギャップ半導体素子であってもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。ワイドバンドギャップ半導体素子は、シリコン半導体素子よりもスイッチング速度を向上させることが可能である。なお、本実施例では主スイッチング素子１，２はＩＧＢＴであり、正側電源線１０１の側がカソードである寄生ダイオード（図示せず）を有してよい。主スイッチング素子１，２はＭＯＳＦＥＴまたはバイポーラトランジスタなど、他構造の半導体素子でもよい。
【００２８】
［１−２．還流ダイオード］
還流ダイオード３，４は、正側電源線１０１の側がカソードとなるよう主スイッチング素子１，２に逆並列に接続される。還流ダイオード３，４は、ショットキーバリアダイオードでもよい。還流ダイオード３，４は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。
【００２９】
［１−３．ゲート駆動回路］
ゲート駆動回路５，６は、外部から入力される制御信号に含まれるターンオン信号およびターンオフ信号に基づいて、対応する主スイッチング素子１，２のゲートを駆動する。ここで、制御信号は図示しない信号源から供給され、主スイッチング素子１，２に同期整流方式でスイッチングを行わせる。例えば、制御信号は、主スイッチング素子１，２の両方がオフとなるデッドタイムを挟んで主スイッチング素子１，２を択一的に（一例として交互に）接続状態とするよう設定される。制御信号は、ＰＷＭ制御により主スイッチング素子１，２を制御してよい。なお、本実施形態では一例として、制御信号はハイの場合に主スイッチング素子２をオンにすることを指定し、ローの場合に主スイッチング素子２をオフにすることを指定する。正側のゲート駆動回路５は主スイッチング素子１をスイッチング対象とし、負側のゲート駆動回路６は主スイッチング素子２をスイッチング対象とする。なお、ゲート駆動回路５，６は同様の構成であるため、本実施形態では負側のゲート駆動回路６について説明を行い、正側のゲート駆動回路５については説明を省略する。
【００３０】
ゲート駆動回路６は、第１電源６１および第２電源６２と、第１抵抗６３および第２抵抗６４と、第１スイッチング素子６５および第２スイッチング素子６６と、制御回路６７とを有する。第１電源６１および第２電源６２はゲート駆動回路６の外部に設けられてもよい。
【００３１】
［１−３−１．第１電源および第２電源］
第１電源６１および第２電源６２は、ゲート駆動回路６に直流電圧を供給する。本実施形態では、第１電源６１は第１抵抗６３の一端（図中の上端）を第１電位とし、第２電源６２は第２抵抗６４の他端（図中の下端）を、第１電位よりも低い第２電位とする。第１電源６１および第２電源６２は互いに直列に接続されてよく、第１電源６１および第２電源６２の中点は主スイッチング素子２のエミッタ端子に接続されてよい。
【００３２】
［１−３−２．第１抵抗および第２抵抗］
第１抵抗６３および第２抵抗６４は、主スイッチング素子２のゲートに接続されるゲート抵抗である。第１抵抗６３および第２抵抗６４はそれぞれ可変抵抗であってよく、本実施形態では一例として、入力される電圧に応じて抵抗値を連続的に変更可能な電圧制御抵抗である。このうち第１抵抗６３は、第１電源６１および主スイッチング素子２のゲートの間に接続される。第２抵抗６４は、第２電源６２および主スイッチング素子２のゲートの間に接続される。なお、図示は省略するものの、電圧制御抵抗は、制御端子に入力される電圧に応じて２つの主端子間の抵抗値を変化させる電界効果トランジスタを有してよい。これにより、簡易な構成で第１抵抗６３，第２抵抗６４の抵抗値を制御することができる。電界効果トランジスタはＭＯＳＦＥＴでもよいし、ＪＦＥＴ（ジャンクションＦＥＴ）でもよい。電界制御抵抗は、電界効果トランジスタに並列接続された抵抗をさらに有してもよい。
【００３３】
［１−３−３．第１スイッチング素子および第２スイッチング素子］
第１スイッチング素子６５は、第１電源６１と、主スイッチング素子２のゲートとの間に第１抵抗６３と直列に接続される。これにより、主スイッチング素子２は、第１スイッチング素子６５がオンとなって第１抵抗６３を電流が流れるとターンオンされる。本実施形態では一例として、第１スイッチング素子６５は、ＮＰＮ型のバイポーラ型トランジスタであり、第１電源６１の側にコレクタ端子が接続され、主スイッチング素子２のゲート側にエミッタ端子が接続され、制御回路６７の側にベース端子が接続される。なお、第１スイッチング素子６５は、ＭＯＳＦＥＴまたはＩＧＢＴなど、他の構造の半導体素子でもよい。また、本実施形態では第１スイッチング素子６５は第１抵抗６３よりも主スイッチング素子２の側に配置されているが、第１抵抗６３よりも第１電源６１の側に配置されてもよい。
【００３４】
第２スイッチング素子６６は、第２電源６２と、主スイッチング素子２のゲートとの間に第２抵抗６４と直列に接続される。これにより、主スイッチング素子２は、第２スイッチング素子６６がオンとなって第２抵抗６４を電流が流れるとターンオフされる。本実施形態では一例として、第２スイッチング素子６６は、ＰＮＰ型のバイポーラ型トランジスタであり、第２電源６２の側にコレクタ端子が接続され、主スイッチング素子２のゲート側にエミッタ端子が接続され、制御回路６７の側にベース端子が接続される。なお、第２スイッチング素子６６は、ＭＯＳＦＥＴまたはＩＧＢＴなど、他の構造の半導体素子でもよい。また、本実施形態では第２スイッチング素子６６は第２抵抗６４よりも主スイッチング素子２の側に配置されているが、第２抵抗６４よりも第２電源６２の側に配置されてもよい。
【００３５】
第１スイッチング素子６５，第２スイッチング素子６６のそれぞれには、第１電源６１の側がカソードである還流ダイオード（図示せず）が並列に接続されてよい。還流ダイオードは第１スイッチング素子６５，第２スイッチング素子６６に内蔵されてもよいし、第１スイッチング素子６５，第２スイッチング素子６６に外付けされてもよい。
【００３６】
［１−３−４．制御回路］
制御回路６７は、入力される制御信号に応じて第１スイッチング素子６５および第２スイッチング素子６６を制御する。本実施形態では一例として、制御回路６７は、第１スイッチング素子６５のベース端子と、第２スイッチング素子６６のベース端子とにそれぞれ接続される。
【００３７】
また、制御回路６７は、第１抵抗６３および第２抵抗６４の抵抗値をそれぞれ変化させる。制御回路６７は、主スイッチング素子２をスイッチングするときのスイッチング損失および／またはサージ電圧を改善するよう抵抗値を変化させてよい。一例として、制御回路６７は、素子の破壊を防ぐ程度にサージ電圧を低減しつつ、スイッチング損失を増加させてよい。
【００３８】
［１−３−４（１）．第２抵抗の制御］
制御回路６７は、主スイッチング素子２のオン期間の長さに応じて第２抵抗６４の抵抗値を変化させてよい。制御回路６７は、主スイッチング素子２のオン期間が第１期間である場合に、オン期間が第１期間よりも短い第２期間である場合よりも第２抵抗６４の抵抗値を大きく設定してよい。一例として、制御回路６７は、オン期間が予め定められた範囲（一例としてスイッチング周期の長さ以下の範囲）内において長くなるにしたがって、第２抵抗６４の抵抗値を大きくする電圧を第２抵抗６４に供給する。これにより、主スイッチング素子２をターンオフするときのサージ電圧が低減される。なお、主スイッチング素子２をオンとするオン期間とは、主スイッチング素子２のゲートにオン信号が供給される期間である。オン期間の長さはオン期間の終了時点において主スイッチング素子２に流れている電流の瞬時値と正の相関を示してよく、これは、電源出力端子１０５に接続されるインダクタンス成分の自己誘導作用により急激な電流変化が妨げられることに起因する。オン期間は例えば制御信号のパルスによって指定されてよく、一例としてスイッチング周波数が１〜１０ｋＨｚのオーダーである場合に、オン期間は１００〜１０００μ秒の長さでよい。
【００３９】
制御回路６７は、今回のオン期間における第２抵抗６４の抵抗値を、前回またはそれ以前のオン期間の長さに応じて設定してよい。第２抵抗６４の抵抗値を前回以前のオン期間の長さに応じて設定するとは、例えば、前回以前のオン期間の長さの平均値、または重み付け平均値に基づいて抵抗値を設定することでよい。制御回路６７は、オン期間が制御信号のパルスによって指定される場合には、当該パルスの幅に応じて第２抵抗６４の抵抗値を設定してよい。なお、今回のオン期間の長さが分かる場合には、制御回路６７は、今回のオン期間の長さに応じて今回のオン期間の終期での第２抵抗６４の抵抗値を設定してもよい。ここで、今回のオン期間とは、現時点でオン信号が主スイッチング素子２に入力されている場合には、当該オン信号の入力の開始から終了までの期間であり、現時点でオン信号が入力されていない場合には、次のオン信号の入力の開始から終了までの期間である。
【００４０】
制御回路６７は、制御信号によって主スイッチング素子２をオンとすることを指定された期間の長さに応じてオン期間の長さを決定してよい。例えば、制御回路６７は、制御信号がハイである期間中のクロックパルスをカウントすることでオン期間の長さを決定してよい。制御回路６７は、積分回路により取得される、制御信号の電圧の立ち上がりから立ち下がりまでの時間積分値をオン期間の長さとして決定してもよい。これらの場合には、制御回路６７はオン期間の長さを示す信号を外部から受信することなく、オン期間の長さを決定することができる。これに代えて、制御回路６７は、オン期間の長さを外部から取得してもよい。一例として、制御回路６７は、オン期間の長さを示す信号を制御信号の生成装置等から取得してよい。この場合には、制御回路６７は、オン期間の長さを自身で測定することなく、決定することができる。また、制御信号が立ち下がる前、つまりオン期間が完了する前に、今回のオン期間の長さを取得することができるため、今回のオン期間の長さに基づいて、今回のオン期間の終期での第２抵抗６４の抵抗値を制御することができる。
【００４１】
［１−３−４（２）．第１抵抗の制御］
制御回路６７は、主スイッチング素子２のオン期間の長さに応じて、第１抵抗６３の抵抗値を変化させてよい。例えば、制御回路６７は、オン期間が第３期間である場合に、オン期間が第３期間よりも短い第４期間である場合よりも第１抵抗６３の抵抗値を小さく設定してよい。一例として、制御回路６７は、オン期間が予め定められた範囲（一例としてスイッチング周期の長さ以下の範囲）内において長くなるにしたがって、第１抵抗６３を小さくする電圧を第１抵抗６３に供給する。ここで、電源出力端子１０５に流れる電流の変化は誘導負荷１０６の自己誘導作用により妨げられるため、主スイッチング素子２のオン期間の長さは、対向オン期間の終了時点、ひいては次に主スイッチング素子２がターンオンする時点において還流ダイオード３に流れている電流の瞬時値と相関を示してよい。対向オン期間とは、主スイッチング素子２に直列に接続された主スイッチング素子１（対向スイッチング素子１とも称する）をオンとする期間である。オン期間が長いと、主スイッチング素子２に流れる電流の瞬時値が大きくなるため、主スイッチング素子２をターンオフしたときに誘導負荷１０６の自己誘導によって対向スイッチング素子１の還流ダイオード３に流れる電流の瞬時値は大きくなる。そして、還流ダイオード３に流れる電流が大きい場合には、電流が小さい場合と比較して、還流ダイオード３が逆回復するときに生じるサージ電圧は小さくなり得る。そのため、上述のようにオン期間が長くなるに従って第１抵抗６３の抵抗値を小さくすることにより、主スイッチング素子２のターンオン速度を速くしてスイッチング損失を低減することができる。また、オン期間が短くなるに従って第１抵抗６３の抵抗値を大きくすることにより、主スイッチング素子２のターンオン速度を遅くして還流ダイオード３のサージ電圧を低減することができる。
【００４２】
制御回路６７は、主スイッチング素子２の今回のオン期間における第１抵抗６３の抵抗値を、前回またはそれ以前の主スイッチング素子２のオン期間の長さに応じて設定してよい。また、制御回路６７は、オン期間が制御信号のパルスによって指定される場合には、当該パルスの幅に応じて第１抵抗６３の抵抗値を設定してよい。制御回路６７は、第２抵抗６４を制御する場合と同様にして、オン期間の長さを決定してよい。
【００４３】
以上のスイッチング電源装置１００によれば、制御回路６７により主スイッチング素子２のオン期間の長さに応じて第２抵抗６４の抵抗値を変化させるので、オン期間の終了時点で主スイッチング素子２に流れている電流の瞬時値に概ね基づいて第２抵抗６４の抵抗値が変化する。従って、主スイッチング素子２をターンオフするときのスイッチング損失および／またはサージ電圧を改善することができる。また、制御回路６７によりオン期間の長さに応じて第１抵抗６３を変化させるので、対向オン期間の終了時点で還流ダイオード３に流れている電流の瞬時値に概ね基づいて第１抵抗６３の抵抗値が変化する。従って、主スイッチング素子２をターンオンするときのスイッチング損失および／またはサージ電圧を改善することができる。よって、オン期間の長さに応じて抵抗値を変化させるという簡易な構成で、スイッチング損失およびサージ電圧をバランスよく低減することができる。
【００４４】
［１−４．制御信号］
図２は、制御信号を示す。図中、上側の部分は、主スイッチング素子１，２に対する制御信号（ＰＷＭ出力波形）を生成するために用いられる搬送波および信号波を示し、下側の部分は、生成される制御信号のパルスを示す。制御回路６７は、主スイッチング素子２に対する制御信号のパルスの幅に応じて第１抵抗６３の抵抗値および第２抵抗６４の抵抗値を設定してよい。このように制御信号のパルスの幅に応じて抵抗値を設定する場合には、パルス幅の長さを示す信号を取得して抵抗値を設定する場合と比較して、ゲート駆動回路６の外部から制御回路６７への配線の増加を抑えて構成を簡素化することができる。なお、主スイッチング素子１，２のオン期間と、オン期間の終了時点で主スイッチング素子１，２に流れている電流の瞬時値との間の相関を高める観点からは、ＰＷＭ信号の基本波位相と電流位相とがほぼ一致して力率が概ね１であることが好ましい。
【００４５】
［２．第２の実施形態］
図３は、第２の実施形態に係るスイッチング電源装置２００を示す。スイッチング電源装置２００は、正側の主スイッチング素子１に対応付けられたゲート駆動回路７と、負側の主スイッチング素子２に対応付けられたゲート駆動回路８とを有する。
【００４６】
［２−１．ゲート駆動回路］
ゲート駆動回路７，８は、主スイッチング素子１，２がオンの間に主スイッチング素子１，２を流れる電流に応じて第１抵抗および／または第２抵抗の抵抗値を変化させる。なお、正側のゲート駆動回路７の構成は負側のゲート駆動回路８の構成と同様であるため、説明を省略する。
ゲート駆動回路８は、検出部８１および制御回路８７を有する。
【００４７】
［２−１−１．検出部］
検出部８１は、主スイッチング素子２がオンの間に主スイッチング素子２を流れる電流を含む測定対象電流の大きさを検出する。測定対象電流は、主スイッチング素子２を流れる電流に加え、還流ダイオード３および／または還流ダイオード４を流れる電流を含んでよい。また、検出部８１は、主スイッチング素子２がオフの間に対向スイッチング素子１の負側主端子（本実施形態ではエミッタ端子）の側から正側主端子（本実施形態ではコレクタ端子）の側に向かってを流れる電流を含む対向側測定対象電流の大きさを検出する。対向側測定対象電流は、還流ダイオード３を流れる電流に加え、対向スイッチング素子１および／または還流ダイオード４を流れる電流を含んでよい。検出部８１は、検出結果を制御回路８７に供給してよい。なお、本実施形態では後述のように、第１抵抗６３を制御するために対向側測定対象電流が用いられる。
【００４８】
ここで、本実施形態では一例として、検出部８１は、誘導負荷１０６と直列に設けられた電流センサ８１０を用い、電源出力端子１０５に流れる電流を測定対象電流および対向側測定対象電流として測定する。電流センサ８１０はスイッチング電源装置２００の外部に設けられてもよい。なお、測定対象電流を測定するための電流センサ８１０は他の位置に設けられてもよく、例えば電源出力端子１０５と負側電源線１０２との間の電流経路において主スイッチング素子２と直列に設けられてもよい。同様に、対向側対象電流を測定するための電流センサ８１０も他の位置に設けられてよく、例えば電源出力端子１０５と正側電源線１０１との間の電流経路において主スイッチング素子１と直列に設けられてもよいし、主スイッチング素子１のエミッタ端子およびコレクタ端子の間に還流ダイオード３と直列に設けられてもよい。
【００４９】
検出部８１は、主スイッチング素子２がオンの間における予め定められたタイミングで測定対象電流の大きさをサンプリングしてよい。例えば、検出部８１は、主スイッチング素子２がオンである間のいずれのタイミングで測定対象電流をサンプリングしてもよいが、測定対象電流が安定するタイミングでサンプリングすることが好ましい。サンプリングタイミングは、主スイッチング素子２に対する制御信号に基づいて設定されてよく、例えば、主スイッチング素子２に対する制御信号の立ち上がりから一定時間の経過後に設定されてよい。一例として、サンプリングタイミングは、主スイッチング素子２が定常オン状態になっているはずのタイミングでよい。サンプリングタイミングは、主スイッチング素子２がターンオフ動作を開始していない限りにおいて、制御信号の立下りタイミングでもよい。
【００５０】
検出部８１は、主スイッチング素子２がオフの間（一例として対向スイッチング素子１がオンの間）における予め定められたタイミングで対向側測定対象電流の大きさをサンプリングしてよい。例えば、検出部８１は、主スイッチング素子２がオフである間のいずれのタイミングで測定対象電流をサンプリングしてもよいが、対向側測定対象電流が安定するタイミングでサンプリングすることが好ましい。サンプリングタイミングは、主スイッチング素子２に対する制御信号に基づいて設定されてよく、例えば、主スイッチング素子２に対する制御信号の立ち下がりから一定時間の経過後に設定されてよい。一例として、サンプリングタイミングは、主スイッチング素子２が定常オフ状態になっているはずのタイミングでよい。サンプリングタイミングは、主スイッチング素子２の制御信号の立ち下がりからデッドタイムよりも長い一定時間の経過後に設定されてよい。
【００５１】
［２−１−２．制御回路］
制御回路８７は、制御回路６７と同様に、入力される制御信号に応じて第１スイッチング素子６５および第２スイッチング素子６６を制御する。また、制御回路８７は、第１抵抗６３および第２抵抗６４の抵抗値をそれぞれ変化させる。制御回路８７は、主スイッチング素子２をスイッチングするときのスイッチング損失および／またはサージ電圧を改善するよう抵抗値を変化させてよい。一例として、制御回路８７は、素子の破壊を防ぐ程度にサージ電圧を低減しつつ、スイッチング損失を増加させてよい。
【００５２】
［２−１−２（１）．第２抵抗の制御］
制御回路８７は、主スイッチング素子２がオンの間に主スイッチング素子２を流れる電流を含んで測定された測定対象電流（一例として電源出力端子１０５に流れる電流）の大きさに応じて第２抵抗６４の抵抗値を変化させてよい。例えば、制御回路８７は、測定対象電流の大きさが第１の大きさと検出された場合に、測定対象電流の大きさが第１の大きさよりも小さい第２の大きさと検出された場合よりも第２抵抗６４の抵抗値を大きく設定してよい。一例として、制御回路８７は、測定対象電流が予め定められた範囲（一例として定格最大電流以下の範囲）内において大きくなるにしたがって、第２抵抗６４の抵抗値を大きくする電圧を第２抵抗６４に供給する。また、制御回路８７は、検出部８１により検出される測定対象電流を、第２抵抗６４を制御するための電圧に変換して第２抵抗６４に供給してよい。これにより、主スイッチング素子２をターンオフするときのサージ電圧が低減される。制御回路８７は、今回のオン期間における第２抵抗６４の抵抗値を、前回またはそれ以前のオン期間で測定された測定対象電流の大きさに応じて設定してよい。第２抵抗６４の抵抗値を前回以前のオン期間で測定された測定対象電流の大きさに応じて設定するとは、例えば、前回以前のオン期間での測定対象電流の大きさの平均値、または重み付け平均値に基づいて抵抗値を設定することでよい。
【００５３】
［２−１−２（２）．第１抵抗の制御］
制御回路８７は、対向スイッチング素子１のエミッタ端子の側からコレクタ端子の側に向かって流れる電流を含む対向側測定対象電流（一例として電源出力端子１０５に流れる電流）の大きさに応じて第１抵抗６３の抵抗値を変化させてよい。例えば、制御回路８７は、対向側測定対象電流の大きさが第３の大きさと検出された場合に、対向側測定対象電流の大きさが第３の大きさよりも小さい第４の大きさと検出された場合よりも第１抵抗６３の抵抗値を小さく設定してよい。一例として、制御回路８７は、対向側測定電流の大きさが予め定められた範囲（一例として定格最大電流以下の範囲）内において大きくなるにしたがって、第１抵抗６３を小さくする電圧を第１抵抗６３に供給する。また、制御回路８７は、検出部８１により検出される対向側測定対象電流を、第１抵抗６３を制御するための電圧に変換して第１抵抗６３に供給してよい。これにより、主スイッチング素子２のターンオン速度を速くしてターンオン損失を低減することができる。また、対向側測定対象電流の大きさが小さくなるに従って第１抵抗６３の抵抗値を大きくすることにより、主スイッチング素子２のターンオン速度を遅くして還流ダイオード３のサージ電圧を低減することができる。制御回路６７は、今回の主スイッチング素子２のオン期間における第１抵抗６３の抵抗値を、前回またはそれ以前の対向スイッチング素子１の対向側測定対象電流の大きさに応じて設定してよい。
【００５４】
［２−１−２（３）．第１抵抗の制御］
制御回路８７は、主スイッチング素子２を流れる電流を含む測定対象電流の大きさに応じて第１抵抗６３の抵抗値を変化させてもよい。例えば、制御回路８７は、測定対象電流の大きさが第３の大きさと検出された場合に、測定対象電流の大きさが第３の大きさよりも小さい第４の大きさと検出された場合よりも第１抵抗６３の抵抗値を小さく設定してよい。一例として、制御回路８７は、測定電流の大きさが予め定められた範囲（一例として定格最大電流以下の範囲）内において大きくなるにしたがって、第１抵抗６３を小さくする電圧を第１抵抗６３に供給する。また、制御回路８７は、検出部８１により検出される測定対象電流を、第１抵抗６３を制御するための電圧に変換して第１抵抗６３に供給してよい。これにより、主スイッチング素子２のターンオン速度を速くしてターンオン損失を低減することができる。また、測定対象電流の大きさが小さくなるに従って第１抵抗６３の抵抗値を大きくすることにより、主スイッチング素子２のターンオン速度を遅くして還流ダイオード３のサージ電圧を低減することができる。制御回路６７は、今回の主スイッチング素子２のオン期間における第１抵抗６３の抵抗値を、前回またはそれ以前の対向スイッチング素子１の測定対象電流の大きさに応じて設定してよい。
【００５５】
以上のスイッチング電源装置２００によれば、制御回路８７によって主スイッチング素子２を流れる電流を含む測定対象電流の大きさに応じて第２抵抗６４の抵抗値を変化させるので、主スイッチング素子２をターンオフするときのスイッチング損失および／またはサージ電圧を改善することができる。また、制御回路８７によって対向スイッチング素子１を流れる電流を含む対向側測定対象電流の大きさに応じて第１抵抗６３を変化させるので、主スイッチング素子２をターンオンするときのスイッチング損失および／またはサージ電圧を改善することができる。よって、測定対象電流，対向側測定対象電流の大きさに応じて抵抗値を変化させるという簡易な構成で、スイッチング損失およびサージ電圧をバランスよく低減することができる。
【００５６】
［３．スイッチング電源装置の特性］
続いて、スイッチング電源装置１００，２００の各部の特性について説明する。なお、ゲート駆動回路５，７の特性はゲート駆動回路６，８の特性と同様であるので、説明を省略する。また、主スイッチング素子１の特性は主スイッチング素子２の特性と同様であるので、説明を省略する。
【００５７】
図４は、第２抵抗６４の抵抗値を一定とした場合の主スイッチング素子２のターンオフ時に生じるサージ電圧と、出力電流値Ｉｃとの関係を示す。図中の縦軸は主スイッチング素子２のターンオフ時に主スイッチング素子２で生じるサージ電圧を示し、横軸は主スイッチング素子２がオンである期間に主スイッチング素子２を流れる電流を含む出力電流値Ｉｃを示す。なお、出力電流値Ｉｃは電流の瞬時値でよく、また、電源出力端子１０５から出力される電流値でよい。また、図中のＶｃｃは正側電源線１０１および負側電源線１０２の間に設定された電位差を示す。この図に示されるように、主スイッチング素子２がオンである期間の出力電流値Ｉｃが大きくなるほど、主スイッチング素子２のターンオフ時に生じるサージ電圧は大きくなる。
【００５８】
図５は、出力電流値Ｉｃの大きさを一定とした場合の主スイッチング素子２のターンオフ時に生じるサージ電圧と、第２抵抗６４の抵抗値との関係を示す。図中の縦軸は主スイッチング素子２のターンオフ時に主スイッチング素子２で生じるサージ電圧を示し、横軸は第２抵抗６４の抵抗値を示す。この図に示されるように、第２抵抗６４の抵抗値が大きくなるほど、主スイッチング素子２のターンオフ時におけるサージ電圧は小さくなる。よって、図４，図５によれば、主スイッチング素子２がオンである期間の出力電流値Ｉｃが大きい場合には、主スイッチング素子２をターンオフするときのサージ電圧を抑制するのに第２抵抗６４の抵抗値を大きくすることが有効であることが分かる。
【００５９】
図６は、第１抵抗６３の抵抗値を一定とした場合の還流ダイオード３の逆回復特性を示す。図中の縦軸は主スイッチング素子２のターンオン時に還流ダイオード３で生じるサージ電圧を示し、横軸は主スイッチング素子２のターンオン時における還流ダイオード３の電流を示す。この例では、主スイッチング素子２のターンオン時における還流ダイオード３の電流が小さい場合に、還流ダイオード３で生じるサージ電圧は大きくなる。特に、主スイッチング素子２のターンオン時における還流ダイオード３の電流が小さい場合であって、第１抵抗６３の抵抗値が小さい場合に、主スイッチング素子２のターンオン時（還流ダイオード３の逆回復時）におけるサージ電圧は大きくなる。
【００６０】
図７は、第１抵抗６３，第２抵抗６４の抵抗値を一定とした場合の主スイッチング素子２のオン期間の出力電流値Ｉｃと、主スイッチング素子２のスイッチング（ターンオン，ターンオフ）時に発生するスイッチング損失との関係を示す。図中の横軸は主スイッチング素子２がオンである期間の出力電流値Ｉｃを示し、縦軸はスイッチング損失を示す。また、図中の「Ｅｏｎ」はターンオン時に発生する損失を示し、「Ｅｏｆｆ」はターンオフ時に発生する損失を示し、「Ｅｒｒ」は逆回復損失を示す。この図に示されるように、主スイッチング素子２がオンである期間の出力電流値Ｉｃが大きいほど、スイッチング損失は大きくなる。
【００６１】
図８は、主スイッチング素子２のオン期間の出力電流値Ｉｃを一定とした場合の第１抵抗６３，第２抵抗６４の抵抗値と、主スイッチング素子２のスイッチング（ターンオン，ターンオフ）時に発生するスイッチング損失との関係を示す。図中の横軸は第１抵抗６３，第２抵抗６４の抵抗値を示し、縦軸はスイッチング損失を示す。この図に示されるように、第１抵抗６３，第２抵抗６４の抵抗値が大きいほど、主スイッチング素子２のスイッチング時に主スイッチング素子２に発生する損失Ｅｏｎ、Ｅｏｆｆは大きくなる。一方、第１抵抗６３の抵抗値が大きいほど、還流ダイオード３の逆回復損失Ｅｒｒは小さくなる。
【００６２】
図９は、主スイッチング素子２のターンオフ時における電圧および電流を示す。図中、横軸は時間であり、縦軸は主スイッチング素子２の素子電圧または素子電流を示す。また、図中、「電圧（抵抗値小）」は第２抵抗６４の抵抗値が小さい場合におけるターンオフ時のサージ電圧を示し、「電圧（抵抗値大）」は第２抵抗６４の抵抗値が大きい場合におけるターンオフ時のサージ電圧を示す。この図に示されるように、第２抵抗６４の抵抗値が小さい場合におけるターンオフ時のサージ電圧は、抵抗値が大きい場合におけるターンオフ時のサージ電圧よりも大きくなる。図中、「電流（抵抗値小）」は第２抵抗６４の抵抗値が小さい場合における主スイッチング素子２の素子電流を示し、「電流（抵抗値大）」は抵抗値が大きい場合における素子電流を示す。この図に示されるように、第２抵抗６４の抵抗値が小さい場合におけるスイッチングスピードは、抵抗値が大きい場合におけるスイッチングスピードよりも速くなる。
【００６３】
図１０は、主スイッチング素子２のターンオン時における電圧および電流を示す。図中、横軸は時間であり、縦軸は主スイッチング素子２の素子電圧または素子電流を示す。また、図中、「電圧（抵抗値小）」は第１抵抗６３の抵抗値が小さい場合におけるターンオン時の電圧を示し、「電圧（抵抗値大）」は抵抗値が大きい場合におけるターンオン時の電圧を示す。また、図中、「電流（抵抗値小）」は第１抵抗６３の抵抗値が小さい場合における主スイッチング素子２の素子電流を示し、「電流（抵抗値大）」は抵抗値が大きい場合における素子電流を示す。この図に示されるように、第１抵抗６３の抵抗値が小さい場合におけるスイッチングスピードは、抵抗値が大きい場合におけるスイッチングスピードよりも速くなる。
【００６４】
図１１は、主スイッチング素子２のターンオン時における還流ダイオード３の逆回復時の電圧および電流を示す。図中、横軸は時間であり、縦軸は還流ダイオード３の素子電圧または素子電流を示す。また、図中、「電圧（抵抗値小）」は第１抵抗６３の抵抗値が小さい場合に主スイッチング素子２がターンオンされたときの還流ダイオード３のサージ電圧を示し、「電圧（抵抗値大）」は抵抗値が大きい場合のサージ電圧を示す。この図に示されるように、第１抵抗６３の抵抗値が小さい場合におけるターンオン時のサージ電圧は、抵抗値が大きい場合におけるサージ電圧よりも大きくなる。図中、「電流（抵抗値小）」は第１抵抗６３の抵抗値が小さい場合に主スイッチング素子２がターンオンされたときの還流ダイオード３の逆回復電流を示し、「電流（抵抗値大）」は第１抵抗６３の抵抗値が大きい場合における逆回復電流を示す。この図に示されるように、第１抵抗６３の抵抗値が小さい場合における逆回復電流は、抵抗値が大きい場合における逆回復電流よりも大きくなる。
【００６５】
図１２は、オン期間の長さ（または測定対象電流の大きさ）と、第２抵抗６４の抵抗値との関係を示す。図中、横軸は主スイッチング素子２のオン期間の長さ、または、オン期間の測定対象電流の大きさを示し、縦軸は第２抵抗６４に設定される抵抗値を示す。この図に示されるように、オン期間が長くなるほど、または測定対象電流が大きくなるほど、第２抵抗６４の抵抗値は大きく設定される。なお、この例では、オン期間の長さ（または測定対象電流の大きさ）が変化しても主スイッチング素子２がターンオフする時のサージ電圧が変化しないように第２抵抗６４の抵抗値が設定されている。
【００６６】
図１３は、図１２のように抵抗値が設定される場合に主スイッチング素子２のターンオフ時に生じるサージ電圧を示す。図中、横軸は主スイッチング素子２のオン期間の長さ、または、オン期間の測定対象電流の大きさを示し、縦軸は主スイッチング素子２がターンオフされるときに生じるサージ電圧を示す。この図に示されるように、図１２のように抵抗値が設定されることにより、オン期間の長さに関わらず、ターンオフ時のサージ電圧が一定に維持される。
【００６７】
図１４は、図１２のように抵抗値が設定される場合に主スイッチング素子２のターンオフ時に生じるスイッチング損失を示す。図中、横軸は主スイッチング素子２のオン期間の長さ、または、オン期間の測定対象電流の大きさを示し、縦軸は主スイッチング素子２がターンオフされるときのスイッチング損失を示す。また、図中、「抵抗値固定」は第２抵抗６４の抵抗値を一定値に維持した場合のスイッチング損失を示し、「抵抗値可変」は第２抵抗６４の抵抗値を図１２のように設定した場合のスイッチング損失を示す。この図に示されるように、図１２のように抵抗値が設定される場合には、抵抗値を一定値に維持する場合と比較して、スイッチング損失が僅かにしか増加しない。
【００６８】
図１５は、主スイッチング素子２のオン期間の長さと、第１抵抗６３の抵抗値との関係を示す。オン期間終了時に主スイッチング素子２に流れていた電流が還流ダイオード３に還流し、対向オン期間の間、還流ダイオード３に流れる。したがって、主スイッチング素子２のオン期間が長いと、主スイッチング素子２に流れる電流、ひいては還流ダイオード３に還流する電流も大きい。図中、横軸は主スイッチング素子２のオン期間の長さ（または対向オン期間の対向側測定対象電流の大きさ、またはオン期間の測定対象電流の大きさ）を示し、縦軸は第１抵抗６３に設定される抵抗値を示す。この図に示されるように、オン期間が長くなるほど、第１抵抗６３の抵抗値は小さく設定される。なお、この例では、オン期間の長さが変化しても主スイッチング素子２がターンオンして還流ダイオード３が逆回復する時のサージ電圧が変化しないように第１抵抗６３の抵抗値が設定されている。
【００６９】
図１６は、図１５のように抵抗値が設定される場合に主スイッチング素子２のターンオン時に還流ダイオード３で生じるサージ電圧を示す。図中、横軸は主スイッチング素子２のオン期間の長さ（または対向オン期間の対向側測定対象電流の大きさ、またはオン期間の測定対象電流の大きさ）を示し、縦軸は主スイッチング素子２がターンオンされるときに還流ダイオード３で生じるサージ電圧を示す。この図に示されるように、図１５のように抵抗値が設定されることにより、オン期間の長さに関わらず、還流ダイオード３でのターンオン時のサージ電圧が一定に維持される。
【００７０】
図１７は、図１５のように抵抗値が設定される場合に主スイッチング素子２のターンオン時に生じるスイッチング損失を示す。図中、横軸は主スイッチング素子２のオン期間の長さ（または対向オン期間の対向側測定対象電流の大きさ、またはオン期間の測定対象電流の大きさ）を示し、縦軸は主スイッチング素子２がターンオンされるときのスイッチング損失を示す。また、図中、「抵抗値固定」は第１抵抗６３の抵抗値を一定値に維持した場合のスイッチング損失を示し、「抵抗値可変」は第１抵抗６３の抵抗値を図１５のように設定した場合のスイッチング損失を示す。この図に示されるように、図１５のように抵抗値が設定される場合には、抵抗値を一定値に維持する場合と比較して、オン期間が長くなり対向側測定対象電流（還流ダイオード３に流れる電流）が大きくなる場合でのスイッチング損失が低減される。
【００７１】
［３．変形例］
なお、上記の実施形態では、第１抵抗６３および第２抵抗６４をそれぞれ可変抵抗として説明したが、いずれか一方のみを可変抵抗としてもよい。この場合には、制御回路６７，８７は第１抵抗６３および第２抵抗６４のうち可変抵抗の抵抗値のみを変化させてよい。
【００７２】
また、制御回路６７，８７は第１抵抗６３および／または第２抵抗６４の抵抗値を連続的に変化させることとして説明したが、１または複数の閾値を用いて段階的、離散的に変化させてもよい。一例として、制御回路６７は、主スイッチング素子２のオン期間の長さが一の閾値よりも小さい場合に第２抵抗６４の抵抗値を第１の抵抗値とし、オン期間の長さが当該一の閾値以上の場合に第２抵抗６４の抵抗値を第１の抵抗値よりも大きい第２の抵抗値としてよい。
【００７３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７４】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７５】
１  主スイッチング素子、２  主スイッチング素子、３  還流ダイオード、４  還流ダイオード、５  ゲート駆動回路、６  ゲート駆動回路、７  ゲート駆動回路、８  ゲート駆動回路、６１  第１電源、６２  第２電源、６３  第１抵抗、６４  第２抵抗、６５  第１スイッチング素子、６６  第２スイッチング素子、６７  制御回路、８１  検出部、８７  制御回路、１００  スイッチング電源装置、１０１  正側電源線、１０２  負側電源線、１０５  電源出力端子、１０６  誘導負荷、２００  スイッチング電源装置、８１０  電流センサ
【図１】
2019198168.tif 000003
【図２】
2019198168.tif 000004
【図３】
2019198168.tif 000005
【図４】
2019198168.tif 000006
【図５】
2019198168.tif 000007
【図６】
2019198168.tif 000008
【図７】
2019198168.tif 000009
【図８】
2019198168.tif 000010
【図９】
2019198168.tif 000011
【図１０】
2019198168.tif 000012
【図１１】
2019198168.tif 000013
【図１２】
2019198168.tif 000014
【図１３】
2019198168.tif 000015
【図１４】
2019198168.tif 000016
【図１５】
2019198168.tif 000017
【図１６】
2019198168.tif 000018
【図１７】
2019198168.tif 000019