(57)【要約】【課題】簡易な構造により、寄生容量を低減しつつ蓄積容量を確保することが可能な表示素子を提供すること。【解決手段】本表示素子は、光制御素子の光出力を制御する電界効果型トランジスタと、前記電界効果型トランジスタの状態を保持する蓄積容量と、を有する表示素子であって、前記電界効果型トランジスタのゲート電極と接続された走査線と、前記ゲート電極及び前記走査線を被覆する第１層間絶縁膜と、前記第１層間絶縁膜上に平面視で前記走査線と交差するように配置された、前記電界効果型トランジスタのソース電極と接続されたデータ線と、第１電極と、第２層間絶縁膜を介して前記第１電極と対向配置された第２電極と、を備え、前記第２電極が前記電界効果型トランジスタのドレイン電極と接続された蓄積容量と、を有し、前記第１層間絶縁膜の膜厚は、前記第２層間絶縁膜の膜厚よりも厚い。【選択図】図８
2019165082.tif 000002
【特許請求の範囲】
【請求項１】
光制御素子の光出力を制御する電界効果型トランジスタと、前記電界効果型トランジスタの状態を保持する蓄積容量と、を有する表示素子であって、
前記電界効果型トランジスタのゲート電極と接続された走査線と、
前記ゲート電極及び前記走査線を被覆する第１層間絶縁膜と、
前記第１層間絶縁膜上に平面視で前記走査線と交差するように配置された、前記電界効果型トランジスタのソース電極と接続されたデータ線と、
第１電極と、第２層間絶縁膜を介して前記第１電極と対向配置された第２電極と、を備え、前記第２電極が前記電界効果型トランジスタのドレイン電極と接続された蓄積容量と、を有し、
前記第１層間絶縁膜の膜厚は、前記第２層間絶縁膜の膜厚よりも厚いことを特徴とする表示素子。
【請求項２】
前記第１層間絶縁膜は、前記ゲート電極及び前記走査線を被覆する第３層間絶縁膜と、前記第１電極上から延在して前記第３層間絶縁膜を被覆する前記第２層間絶縁膜との積層膜であることを特徴とする請求項１に記載の表示素子。
【請求項３】
前記第１層間絶縁膜は、前記第１電極上から延在して前記ゲート電極及び前記走査線を被覆する第２層間絶縁膜と、前記ゲート電極上及び前記走査線上において前記第２層間絶縁膜を被覆する第３層間絶縁膜との積層膜であることを特徴とする請求項１に記載の表示素子。
【請求項４】
前記第２層間絶縁膜と前記第３層間絶縁膜が同一材料で形成されたことを特徴とする請求項２又は３に記載の表示素子。
【請求項５】
前記第２層間絶縁膜は、前記第３層間絶縁膜よりも比誘電率の高いが材料で形成されたことを特徴とする請求項２又は３に記載の表示素子。
【請求項６】
請求項１乃至５の何れか一項に記載の表示素子を複数個配置した表示器と、
夫々の前記表示素子を個別に制御する表示制御装置と、を有する表示装置。
【請求項７】
請求項６に記載の表示装置と、
前記表示装置に画像データを供給する画像データ作成装置と、を有するシステム。
【請求項８】
光制御素子の光出力を制御する電界効果型トランジスタと、前記電界効果型トランジスタの状態を記憶する蓄積容量と、を有する表示素子の製造方法であって、
前記電界効果型トランジスタのゲート電極及び前記ゲート電極と接続された走査線を形成する工程と、
前記ゲート電極及び前記走査線を被覆する第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に前記電界効果型トランジスタのソース電極及びドレイン電極を形成すると共に、前記第１層間絶縁膜上に平面視で前記走査線と交差するように、前記ソース電極と接続されたデータ線を形成する工程と、
第１電極と、第２層間絶縁膜を介して前記第１電極と対向配置された第２電極と、を備え、前記ドレイン電極と接続された蓄積容量を形成する工程と、を有し、
前記第１層間絶縁膜の膜厚が、前記第２層間絶縁膜の膜厚よりも厚く形成されることを特徴とする表示素子の製造方法。
【請求項９】
前記第１層間絶縁膜を形成する工程は、前記ゲート電極及び前記走査線を被覆する第３層間絶縁膜を形成する工程を含み、
前記蓄積容量を形成する工程は、前記第１電極を被覆すると共に、前記第１電極上から延在して前記第３層間絶縁膜を被覆する前記第２層間絶縁膜を形成する工程を含み、
前記第１層間絶縁膜は、前記第３層間絶縁膜と前記第２層間絶縁膜との積層膜であることを特徴とする請求項８に記載の表示素子の製造方法。
【請求項１０】
前記第２層間絶縁膜を形成する工程は、前記ゲート電極及び前記走査線を被覆すると共に、前記ゲート電極上及び前記走査線上から延在して前記第１電極を被覆する前記第１層間絶縁膜を形成する工程と、前記第１電極上に形成された前記第１層間絶縁膜を薄化して前記第２層間絶縁膜を形成する工程と、を含むことを特徴とする請求項８に記載の表示素子の製造方法。
【請求項１１】
前記第１層間絶縁膜を形成する工程は、前記第１電極上から延在して前記ゲート電極及び前記走査線を被覆する第２層間絶縁膜を形成する工程と、前記ゲート電極上及び前記走査線上において前記第２層間絶縁膜を被覆する第３層間絶縁膜を形成する工程と、を含み、
前記第１層間絶縁膜は、前記第２層間絶縁膜と、前記第３層間絶縁膜との積層膜であることを特徴とする請求項８に記載の表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子及びその製造方法、表示装置、システムに関する。
【背景技術】
【０００２】
近年、液晶や有機ＥＬ（Electro Luminescence）、薄膜トランジスタ等の技術向上により、アクティブマトリックス駆動方式を用いた、より大型で高密度の表示装置（テレビやディスプレイ等）が開発されている。
【０００３】
現在、４Ｋ／８Ｋの画素数で１００インチを超える表示装置も開発されている。又、このような表示装置では、より鮮明で滑らかな画像を提供するため、フレームレート（サンプリング周波数）も１２０ｆｐｓ（frames per second）の高速のものが使われるようになりつつある。
【０００４】
アクティブマトリックス駆動方式では、所定時間内で電圧を保持するため、画素毎に５０〜２００ｆＦ程度の蓄積容量を持っている。この蓄積容量は、所定の容量を確保し、開口率を得るため電極面積をできるだけ小さくするので、電極間の層間絶縁膜は薄いことが望ましい。一方、表示装置の大型化と高密度化により配線間の寄生容量は増加するので、配線間の層間絶縁膜は厚いほど好ましい。
【０００５】
配線寄生容量の低減と蓄積容量の最適化のため、例えば、素子基板上に、複数の画素電極と、複数の画素電極に画像信号を供給するための複数の信号線及び電子素子と、複数の画素電極に接続された蓄積容量を構成する容量線と、素子基板及び対向基板間に配置された上下導通材を介して対向電極に対して所定電位を供給する対向電極電位線とを備え、素子基板上には、対向電極電位線と容量線との間に配線間容量が構築された表示装置が提案されている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の表示装置は、専用の上下２層の電極と絶縁膜を設けて蓄積容量を作製しているため、表示装置を構成する表示素子の構造が複雑である。
【０００７】
そこで、本発明は、簡易な構造により、寄生容量を低減しつつ蓄積容量を確保することが可能な表示素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本表示素子は、光制御素子の光出力を制御する電界効果型トランジスタと、前記電界効果型トランジスタの状態を保持する蓄積容量と、を有する表示素子であって、前記電界効果型トランジスタのゲート電極と接続された走査線と、前記ゲート電極及び前記走査線を被覆する第１層間絶縁膜と、前記第１層間絶縁膜上に平面視で前記走査線と交差するように配置された、前記電界効果型トランジスタのソース電極と接続されたデータ線と、第１電極と、第２層間絶縁膜を介して前記第１電極と対向配置された第２電極と、を備え、前記第２電極が前記電界効果型トランジスタのドレイン電極と接続された蓄積容量と、を有し、前記第１層間絶縁膜の膜厚は、前記第２層間絶縁膜の膜厚よりも厚いことを要件とする。
【発明の効果】
【０００９】
開示の技術によれば、簡易な構造により、寄生容量を低減しつつ蓄積容量を確保することが可能な表示素子を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態に係るテレビジョン装置の構成を示すブロック図である。
【図２】第１の実施の形態に係るテレビジョン装置の説明図（その１）である。
【図３】第１の実施の形態に係るテレビジョン装置の説明図（その２）である。
【図４】第１の実施の形態に係るテレビジョン装置の説明図（その３）である。
【図５】第１の実施の形態に係るテレビジョン装置の説明図（その４）である。
【図６】第１の実施の形態に係る表示素子の説明図である。
【図７】第１の実施の形態に係る表示素子を例示する平面図である。
【図８】第１の実施の形態に係る表示素子を例示する断面図である。
【図９】第１の実施の形態に係る表示素子の製造工程を例示する図（その１）である。
【図１０】第１の実施の形態に係る表示素子の製造工程を例示する図（その２）である。
【図１１】第１の実施の形態の変形例１に係る表示素子を例示する断面図である。
【図１２】第１の実施の形態の変形例２に係る表示素子を例示する断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１２】
〈第１の実施の形態〉
図１は、第１の実施の形態に係るテレビジョン装置の構成を示すブロック図である。なお、図１における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
【００１３】
第１の実施の形態に係るテレビジョン装置５００は、主制御装置５０１、チューナ５０３、ＡＤコンバータ（ＡＤＣ）５０４、復調回路５０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ  Ｓｔｒｅａｍ）デコーダ５０６、音声デコーダ５１１、ＤＡコンバータ（ＤＡＣ）５１２、音声出力回路５１３、スピーカ５１４、映像デコーダ５２１、映像・ＯＳＤ合成回路５２２、映像出力回路５２３、画像表示装置５２４、ＯＳＤ描画回路５２５、メモリ５３１、操作装置５３２、ドライブインターフェース（ドライブＩＦ）５４１、ハードディスク装置５４２、光ディスク装置５４３、ＩＲ受光器５５１、及び通信制御装置５５２等を備えている。
【００１４】
主制御装置５０１は、テレビジョン装置５００の全体を制御し、ＣＰＵ、フラッシュＲＯＭ、及びＲＡＭ等から構成されている。フラッシュＲＯＭには、ＣＰＵにて解読可能なコードで記述されたプログラム、及びＣＰＵでの処理に用いられる各種データ等が格納されている。又、ＲＡＭは、作業用のメモリである。
【００１５】
チューナ５０３は、アンテナ６１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。ＡＤＣ５０４は、チューナ５０３の出力信号（アナログ情報）をデジタル情報に変換する。復調回路５０５は、ＡＤＣ５０４からのデジタル情報を復調する。
【００１６】
ＴＳデコーダ５０６は、復調回路５０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。音声デコーダ５１１は、ＴＳデコーダ５０６からの音声情報をデコードする。ＤＡコンバータ（ＤＡＣ）５１２は、音声デコーダ５１１の出力信号をアナログ信号に変換する。
【００１７】
音声出力回路５１３は、ＤＡコンバータ（ＤＡＣ）５１２の出力信号をスピーカ５１４に出力する。映像デコーダ５２１は、ＴＳデコーダ５０６からの映像情報をデコードする。映像・ＯＳＤ合成回路５２２は、映像デコーダ５２１の出力信号とＯＳＤ描画回路５２５の出力信号を合成する。
【００１８】
映像出力回路５２３は、映像・ＯＳＤ合成回路５２２の出力信号を画像表示装置５２４に出力する。ＯＳＤ描画回路５２５は、画像表示装置５２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置５３２やＩＲ受光器５５１からの指示に応じて表示情報が含まれる信号を生成する。
【００１９】
メモリ５３１には、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）データ等が一時的に蓄積される。操作装置５３２は、例えばコントロールパネル等の入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置５０１に通知する。ドライブＩＦ５４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ  Ｐａｃｋｅｔ  Ｉｎｔｅｒｆａｃｅ）に準拠している。
【００２０】
ハードディスク装置５４２は、ハードディスクと、このハードディスクを駆動するための駆動装置等から構成されている。駆動装置は、ハードディスクにデータを記録すると共に、ハードディスクに記録されているデータを再生する。光ディスク装置５４３は、光ディスク（例えば、ＤＶＤ）にデータを記録すると共に、光ディスクに記録されているデータを再生する。
【００２１】
ＩＲ受光器５５１は、リモコン送信機６２０からの光信号を受信し、主制御装置５０１に通知する。通信制御装置５５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。
【００２２】
画像表示装置５２４は、一例として図２に示されるように、表示器７００、及び表示制御装置７８０を有している。表示器７００は、一例として図３に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子７０２がマトリックス状に配置されたディスプレイ７１０を有している。
【００２３】
又、ディスプレイ７１０は、一例として図４に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・・・、Ｘｎ−２、Ｘｎ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・・・、Ｙｍ−１）を有している。そして、走査線とデータ線とによって、表示素子７０２を特定することができる。
【００２４】
表示制御装置７８０は、一例として図５に示されるように、画像データ処理回路７８２、走査線駆動回路７８４、及びデータ線駆動回路７８６を有している。画像データ処理回路７８２は、映像出力回路５２３の出力信号に基づいて、ディスプレイ７１０における複数の表示素子７０２の輝度を判断する。走査線駆動回路７８４は、画像データ処理回路７８２の指示に応じてｎ本の走査線に個別に電圧を印加する。データ線駆動回路７８６は、画像データ処理回路７８２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
【００２５】
以上の説明から明らかなように、本実施の形態に係るテレビジョン装置５００では、映像デコーダ５２１と映像・ＯＳＤ合成回路５２２と映像出力回路５２３とＯＳＤ描画回路５２５とによって画像データ作成装置が構成されている。
【００２６】
例えば、ディスプレイ７１０が液晶ディスプレイである場合、各表示素子７０２は、図６の等価回路に示されるように、液晶素子７７０と、液晶素子７７０の光出力を制御するスイッチング素子７３０とを有する構成とすることができる。この場合、ディスプレイ７１０は、いわゆるアクティブマトリックス方式の液晶ディスプレイである。例えば、表示素子７０２を８Ｋ×４Ｋ分アレイ状に配列することにより、大型の液晶ディスプレイを実現することができる。
【００２７】
なお、ここでは、光制御素子が液晶素子７７０である場合について説明するが、これに限定されるものではなく、光制御素子は、有機ＥＬ素子等であってもよい。
【００２８】
図６の例では、スイッチング素子７３０は１つの電界効果型トランジスタ１００のみで構成されている。電界効果型トランジスタ１００は、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。又、ドレイン電極Ｄが液晶素子７７０の画素電極（上部電極）、及びコンデンサＣ１の上部電極に接続されている。
【００２９】
コンデンサＣ１は、電界効果型トランジスタ１００がオン状態の電圧を保持するための蓄積容量である。コンデンサＣ２は、走査線とデータ線の交差部に生じる寄生容量である。コンデンサＣ１（蓄積容量）は大きいことが好ましく、コンデンサＣ２（寄生容量）は小さいことが好ましい。
【００３０】
図６における符号７６１、７７１は、夫々コンデンサＣ１、液晶素子７７０の対向電極（下部電極）である。液晶素子７７０は、画素電極と対向電極との間に所定の液晶層を有している。電界効果型トランジスタ１００が「オン」状態になると、電界効果型トランジスタ１００によって、液晶素子７７０が駆動される。図６の等価回路は、例えば、図７の平面図に示すようにレイアウトすることができる。
【００３１】
なお、上記実施の形態では、システムがテレビジョン装置の場合について説明したが、これに限定されるものではない。要するに画像や情報を表示する装置として上記画像表示装置５２４を備えていれば良い。例えば、コンピュータ（パソコンを含む）と画像表示装置５２４とが接続されたコンピュータシステムであっても良い。
【００３２】
又、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Personal Digital Assistant）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に画像表示装置５２４を用いることができる。又、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置５２４を用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置５２４を用いることができる。
【００３３】
ここで、表示素子７０２について、更に詳しく説明する。図８は、第１の実施の形態に係る表示素子を例示する断面図である。図８に示す表示素子７０２は、電界効果型トランジスタ１００と、コンデンサＣ１と、液晶素子７７０とを有している。但し、図８では、便宜上、液晶素子７７０の図示は省略している。以下、電界効果型トランジスタ１００、コンデンサＣ１、及び表示素子７０２の製造方法について説明する。
【００３４】
（電界効果型トランジスタ１００）
電界効果型トランジスタ１００は、基板１１０と、半導体層１２０と、ゲート絶縁膜１３０と、層間絶縁膜１５０及び１６０と、ソース電極１７０と、ドレイン電極１８０とを有している。
【００３５】
電界効果型トランジスタ１００では、絶縁性の基板１１０上に半導体層１２０が形成され、半導体層１２０を部分的に覆うようにゲート絶縁膜１３０が形成され、更に、ゲート絶縁膜１３０上にゲート電極１４０及びゲート電極１４０と接続された図示しない走査線が形成されている。そして、ゲート電極１４０及び走査線を被覆するように層間絶縁膜１５０が形成されている。又、半導体層１２０、ゲート絶縁膜１３０、ゲート電極１４０（走査線も含む）、及び層間絶縁膜１５０からなる積層体、並びに、絶縁膜１３５及び下部電極７６１からなる積層体を被覆するように、層間絶縁膜１６０が形成されている。
【００３６】
層間絶縁膜１６０上には、ソース電極１７０及びドレイン電極１８０が形成されている。ソース電極１７０は、層間絶縁膜１６０に設けられたコンタクトホール１７５を介して半導体層１２０と接続されている。ドレイン電極１８０は、層間絶縁膜１６０に設けられたコンタクトホール１８５を介して半導体層１２０と接続されている。
【００３７】
層間絶縁膜１６０上に、ソース電極１７０と接続されたデータ線Ｙ２が形成されている。データ線Ｙ２は、層間絶縁膜１５０及び１６０上に平面視で走査線Ｘ１と交差するように配置されており、データ線Ｙ２と走査線Ｘ１との交差部に寄生容量であるコンデンサＣ２が形成されている。コンデンサＣ２の寄生容量は、走査線Ｘ１とデータ線Ｙ２に挟持された層間絶縁膜１５０及び１６０が厚いほど小さくなり好ましい。
【００３８】
〈基板〉
基板１１０の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。基板１１０の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材、セラミック基材、プラスチック基材、フィルム基材等を用いることができる。
【００３９】
ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無アルカリガラス、シリカガラス等が挙げられる。又、プラスチック基材やフィルム基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等が挙げられる。
【００４０】
〈半導体層〉
半導体層１２０は、少なくともソース電極１７０とドレイン電極１８０との間に形成されている。ここで、「間」とは、半導体層１２０がソース電極１７０及びドレイン電極１８０と共に、電界効果型トランジスタ１００を機能させる位置であり、そのような位置であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００４１】
半導体層１２０の材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シリコン半導体、酸化物半導体、有機半導体等が挙げられる。シリコン半導体としては、例えば、非晶質シリコン、低温ポリシリコン等が挙げられる。酸化物半導体としては、例えば、ＩｎＧａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｍｇ−Ｏ等が挙げられる。有機半導体としては、例えば、ペンタセン等が挙げられる。半導体層１２０の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜５００ｎｍがより好ましい。
【００４２】
〈ゲート絶縁膜〉
ゲート絶縁膜１３０としては、半導体層１２０とゲート電極１４０との間に形成されゲート絶縁膜として機能する絶縁膜であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００４３】
ゲート絶縁膜１３０の材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の既に広く量産に利用されている材料や、Ｌａ２Ｏ３、ＨｆＯ２等の高比誘電率材料、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料等が挙げられる。ゲート絶縁膜１３０の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜３μｍが好ましく、５０ｎｍ〜５００ｎｍがより好ましい。
【００４４】
〈ゲート電極〉
ゲート電極１４０は、半導体層１２０上の所定領域に形成されている。ゲート電極１４０は、ゲート電圧を印加するための電極である。ゲート電極１４０は、ゲート絶縁膜１３０と接し、ゲート絶縁膜１３０を介して半導体層１２０と対向する。
【００４５】
ゲート電極１４０の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、Ｎｂ（ニオブ）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｃｒ（クロム）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）等の金属、これらの合金、これら金属の混合物等を用いることができる。
【００４６】
又、ゲート電極１４０の材料として、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。又、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体等を用いてもよい。ゲート電極１４０の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜１μｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。
【００４７】
〈層間絶縁膜〉
層間絶縁膜１５０は、ゲート電極１４０及び走査線Ｘ１を被覆している。又、層間絶縁膜１６０は、下部電極７６１を被覆し、下部電極７６１上から延在して層間絶縁膜１５０を被覆している。つまり、走査線Ｘ１とデータ線Ｙ２には、層間絶縁膜１５０と層間絶縁膜１６０との積層膜が挟持されている。
【００４８】
層間絶縁膜１５０及び１６０の材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の既に広く量産に利用されている材料や、Ｌａ２Ｏ３、ＨｆＯ２等の高比誘電率材料、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料等が挙げられる。層間絶縁膜１５０と層間絶縁膜１６０とは、同一材料を用いてもよいし、異なる材料を用いてもよい。
【００４９】
層間絶縁膜１５０の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。層間絶縁膜１６０の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、３００ｎｍ〜１０００ｎｍがより好ましい。
【００５０】
〈ソース電極、ドレイン電極、データ線〉
ソース電極１７０及びドレイン電極１８０並びにデータ線Ｙ２（他のデータ線も同様）は、層間絶縁膜１６０上に形成されている。ソース電極１７０及びドレイン電極１８０は、所定の間隔を隔てて形成されている。ソース電極１７０及びドレイン電極１８０は、ゲート電極１４０へのゲート電圧の印加に応じて電流を取り出すための電極である。
【００５１】
ソース電極１７０及びドレイン電極１８０並びにデータ線Ｙ２の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、Ｎｂ（ニオブ）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｃｒ（クロム）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）等の金属、これらの合金、これら金属の混合物等を用いることができる。
【００５２】
又、ソース電極１７０及びドレイン電極１８０並びにデータ線Ｙ２の材料として、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。又、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体等を用いてもよい。
【００５３】
ソース電極１７０及びドレイン電極１８０並びにデータ線Ｙ２の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜１μｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。
【００５４】
（コンデンサＣ１）
基板１１０上には、絶縁膜１３５を介して、コンデンサＣ１が形成されている。コンデンサＣ１は、下部電極７６１（第１電極）と、層間絶縁膜１６０を介して下部電極７６１と対向配置された上部電極７６２（第２電極）とを備えている。下部電極７６１は、絶縁膜１３５上に形成されている。上部電極７６２は、ドレイン電極１８０と接続されている。コンデンサＣ１の蓄積容量は、下部電極７６１と上部電極７６２に挟持された層間絶縁膜１６０が薄いほど大きくなり好ましい。
【００５５】
絶縁膜１３５の材料は、ゲート絶縁膜１３０の材料として例示した材料と同様の材料となる。下部電極７６１の材料は、ゲート電極１４０の材料として例示した材料と同様の材料となる。上部電極７６２の材料は、ソース電極１７０及びドレイン電極１８０並びにデータ線Ｙ２の材料として例示した材料と同様の材料となる。
【００５６】
ゲート電極１４０と接続された走査線Ｘ１とソース電極１７０と接続されたデータ線Ｙ２との間に位置する層間絶縁膜１５０及び１６０の厚さＴ１は、下部電極７６１と上部電極７６２との間に位置する層間絶縁膜１６０の厚さＴ２よりも厚い。すなわち、厚さＴ１は、層間絶縁膜１５０の膜厚分（例えば、５０ｎｍ〜３μｍ）だけ厚さＴ２よりも厚い。
【００５７】
（表示素子７０２の製造方法）
次に、図８に示す表示素子の製造方法について、特に、厚さＴ１を厚さＴ２よりも厚くする工程を中心に説明する。図９及び図１０は、第１の実施の形態に係る表示素子の製造工程を例示する図である。
【００５８】
まず、図９（ａ）に示す工程では、基板１１０を準備し、基板１１０上に所定形状の半導体層１２０を形成する。基板１１０の表面の清浄化及び密着性向上の点で、半導体層１２０を形成する前に、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
【００５９】
半導体層１２０の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィによってパターニングする方法が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法が挙げられる。半導体層１２０の材料や厚さは、前述の通り適宜選択することができる。
【００６０】
次に、図９（ｂ）に示す工程では、基板１１０上に、半導体層１２０を被覆する絶縁膜１３０Ａを形成し、絶縁膜１３０Ａ上に導電膜１４０Ａ及び絶縁膜１５０Ａを順次積層する。そして、フォトリソグラフィ法により、絶縁膜１５０Ａ上にレジスト層３１０を選択的に形成する。
【００６１】
絶縁膜１３０Ａ、導電膜１４０Ａ、及び絶縁膜１５０Ａの形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、必要に応じてフォトリソグラフィによってパターニングする方法が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法が挙げられる。絶縁膜１３０Ａ、導電膜１４０Ａ、及び絶縁膜１５０Ａの材料や厚さは、ゲート絶縁膜１３０、ゲート電極１４０、及び層間絶縁膜１５０の材料として例示した材料を適宜選択することができる。
【００６２】
次に、図９（ｃ）に示す工程では、レジスト層３１０をエッチングマスクとして、絶縁膜１３０Ａ、導電膜１４０Ａ、及び絶縁膜１５０Ａをドライエッチング又はウェットエッチングによりパターニングする。これにより、絶縁膜１３０Ａがパターニングされてゲート絶縁膜１３０及び絶縁膜１３５が形成される。又、導電膜１４０Ａがパターニングされてゲート電極１４０及び下部電極７６１が形成される。又、図９（ｃ）の断面には図示されないが、導電膜１４０Ａがパターニングされてゲート電極１４０と接続された走査線が形成される。又、絶縁膜１５０Ａがパターニングされて層間絶縁膜１５０が形成される。
【００６３】
次に、図９（ｄ）に示す工程では、レジスト層３１０を除去し、フォトリソグラフィ法により、新たにレジスト層３２０を形成する。レジスト層３２０は、半導体層１２０、ゲート絶縁膜１３０、ゲート電極１４０、ゲート電極１４０上の層間絶縁膜１５０を被覆し、絶縁膜１３５、下部電極７６１、及び下部電極７６１上の層間絶縁膜１５０を露出するように形成する。
【００６４】
次に、図１０（ａ）に示す工程では、レジスト層３２０をエッチングマスクとして、下部電極７６１上の層間絶縁膜１５０をドライエッチング又はウェットエッチングにて除去する。その後、レジスト層３２０を除去する。
【００６５】
次に、図１０（ｂ）に示す工程では、半導体層１２０、ゲート絶縁膜１３０、ゲート電極１４０、及びゲート電極１４０上の層間絶縁膜１５０からなる積層体、並びに、絶縁膜１３５及び下部電極７６１からなる積層体を被覆するように、層間絶縁膜１６０を形成する。
【００６６】
層間絶縁膜１６０の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、必要に応じてフォトリソグラフィによってパターニングする方法が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法が挙げられる。層間絶縁膜１６０の材料や厚さは、前述の通り適宜選択することができる。
【００６７】
次に、図１０（ｃ）に示す工程では、層間絶縁膜１６０にレーザ加工法やフォトリソグラフィ法等により、半導体層１２０の表面を露出するコンタクトホール１７５及び１８５を形成する。その後、層間絶縁膜１６０上に、ソース電極１７０、ドレイン電極１８０、データ線Ｙ２（他のデータ線も同様）、及び上部電極７６２を形成する。
【００６８】
ソース電極１７０は、層間絶縁膜１６０に設けられたコンタクトホール１７５を介して半導体層１２０と接続される。ドレイン電極１８０は、層間絶縁膜１６０に設けられたコンタクトホール１８５を介して半導体層１２０と接続される。上部電極７６２は、層間絶縁膜１６０を介して下部電極７６１と対向配置され、コンデンサＣ１が形成される。ソース電極１７０と接続されたデータ線Ｙ２は、層間絶縁膜１５０及び１６０上に平面視で走査線Ｘ１と交差するように形成される。データ線Ｙ２と走査線Ｘ１との交差部に寄生容量であるコンデンサＣ２が形成される。
【００６９】
ソース電極１７０及びドレイン電極１８０並びにデータ線の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、必要に応じてフォトリソグラフィによってパターニングする方法が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法が挙げられる。ソース電極１７０及びドレイン電極１８０並びにデータ線の材料や厚さは、前述の通り適宜選択することができるが、例えば、Ｔｉ（膜厚５０ｎｍ）／Ａｌ（膜厚５００ｎｍ）／Ｔｉ（膜厚５０ｎｍ）の積層膜を用いることができる。
【００７０】
図１０（ｃ）に示す工程の後、液晶素子７７０等が形成され、表示素子７０２が完成する。なお、表示素子７０２は、例えば、図３に示されるように、マトリックス状に配置することができる。
【００７１】
このように、表示素子７０２では、複雑な製造方法を用いない簡易な構造により、ゲート電極１４０と接続された走査線Ｘ１とソース電極１７０と接続されたデータ線Ｙ２との間に位置する層間絶縁膜１５０及び１６０の厚さＴ１を、下部電極７６１と上部電極７６２との間に位置する層間絶縁膜１６０の厚さＴ２よりも厚くすることができる。
【００７２】
これにより、コンデンサＣ２の容量である寄生容量を低減しつつ、コンデンサＣ１の容量である蓄積容量を確保することが可能となる。その結果、寄生容量の増加による信号遅延を抑制することができる。特に、表示素子７０２を大型・高密度の表示装置に用いる場合に顕著な効果を奏する。これについて、以下に説明する。
【００７３】
１００インチのテレビの場合、例えば、画面の横幅は２．２１４ｍとなる。又、高密度化のため、画素サイズは小さくなり開口率を維持するため、配線幅を数十ミクロンと細くなる。このため周辺の走査線駆動回路７８４やデータ線駆動回路７８６から最も遠いパネル中心の画素までは細く長い配線が必要となる。
【００７４】
又、８Ｋのテレビの場合、走査線とデータ線の交差する数が多く、交差部での層間絶縁膜による寄生容量が大きくなる。最も配線が長い水平方向の真ん中の画素では、３８４０（８Ｋ）×３画素＝１１５２０箇所の交差部による寄生容量が走査線駆動回路７８４やデータ線駆動回路７８６と該当画素との間に存在する。例えば、１つの画素が持つ寄生容量は、配線幅１０μｍ膜厚８００ｎｍであれば約１０ｆＦとなるが、周辺回路から一番遠い画素では、１１５２０個の寄生容量を持つため合計で１００ｐＦ以上となる。
【００７５】
又、各画素には所定の時間、電圧を保持するために５０〜２００ｆＦ程度の蓄積容量を用いる。この蓄積容量は、水平方向と垂直方向の信号線を上下の電極としてキャパシタを形成することが多いが、各画素の開口率を維持するため、電極面積を大きくできない。電極間の絶縁膜を薄くすれば容量は稼げるが、それに伴って配線間の寄生容量が増加してしまうので、相反する条件となってしまう。
【００７６】
又、１２０ｆｐｓのフレームレートで動画を表示した場合、１枚の画像を表示する時間は８．３ｍｓｅｃ（１ｓｅｃ／１２０枚）となる。４３２０本の走査線を持つ８Ｋテレビでは、１本の走査線に許される時間は３．８μｓｅｃ（８．３ｍｓｅｃ／４３２０本）しかなく、上記配線負荷は蓄積容量に対して非常に大きく、寄生容量による遅延の影響は無視できなくなる。又、画面の端と真ん中での特性の差が大きくなる。
【００７７】
一般にＤＲＡＭ等の半導体メモリでも微細化によるキャパシタ面積が減少する課題があるが、高集積化が進んでも微細化によりチップサイズはそれほど増大しない。これに対して、表示装置の場合、画面のサイズアップと高集積化が同時に進むため、配線負荷は大きく増加してしまう。又、半導体メモリのように素子を途中で分割すると、画像として正しく表示できないので、ドライバＩＣ等の周辺回路は必ず画面の周りにしか配置できない。
【００７８】
従って、大型・高密度のテレビにおいて、高速な画像表示を行う場合、寄生容量の増加による信号遅延を抑制するための新たな工夫が求められる。表示素子７０２では、前述のように、容易にコンデンサＣ２の容量である寄生容量を低減しつつ、コンデンサＣ１の容量である蓄積容量を確保することが可能となる。そのため、表示素子７０２を大型・高密度の表示装置に用いる場合にも、寄生容量の増加による信号遅延を抑制し、高速な画像表示を行うことができる。
【００７９】
なお、表示素子７０２において、層間絶縁膜１５０及び１６０の厚さＴ１を層間絶縁膜１６０の厚さＴ２よりも厚くすると共に、層間絶縁膜１５０の材料として比誘電率の低い材料を選択し層間絶縁膜１６０の材料として比誘電率の高い材料を選択するとより好ましい。これにより、コンデンサＣ２の容量である寄生容量を低減しつつ、コンデンサＣ１の容量である蓄積容量を確保する効果を更に高めることができる。
【００８０】
比誘電率の低い材料としては、例えば、シリコン酸化膜、Ｌｏｗ−Ｋ膜と言われるＦやＣを含んだシリコン絶縁膜等が挙げられる。又、比誘電率の高い材料としては、例えば、シリコン窒化膜、Ｈｆ等のＨｉｇｈ−Ｋ膜、金属酸化物（Ａｌ２Ｏ３等）等が挙げられる。
【００８１】
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは層間絶縁膜の構造の異なる表示素子の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
【００８２】
図１１は、第１の実施の形態の変形例１に係る表示素子を例示する断面図である。図１１に示す表示素子７０２Ａは、層間絶縁膜１５０及び１６０が、１層の層間絶縁膜１６０Ａに置換された点が、表示素子７０２（図８参照）と相違する。
【００８３】
層間絶縁膜１６０Ａは、半導体層１２０、ゲート絶縁膜１３０、及びゲート電極１４０からなる積層体、並びに、絶縁膜１３５及び下部電極７６１からなる積層体を被覆するように形成されている。層間絶縁膜１６０Ａの材料は、層間絶縁膜１５０及び１６０の材料として例示した材料を適宜選択することができる。
【００８４】
ゲート電極１４０（走査線も含む）とデータ線Ｙ２との間に位置する層間絶縁膜１６０Ａの厚さＴ１は、下部電極７６１と上部電極７６２との間に位置する層間絶縁膜１６０Ａの厚さＴ２よりも厚い。厚さＴ１は、例えば、５０ｎｍ〜３μｍ程度、厚さＴ２よりも厚くすることができる。
【００８５】
層間絶縁膜１６０Ａの厚さＴ２を厚さＴ１よりも薄くするためには、例えば、半導体層１２０、ゲート絶縁膜１３０、及びゲート電極１４０からなる積層体、並びに、絶縁膜１３５及び下部電極７６１からなる積層体を被覆するように、厚さＴ１の層間絶縁膜１６０Ａを形成する。そして、厚さＴ１の層間絶縁膜１６０Ａ上に、厚さＴ２としたい領域（絶縁膜１３５及び下部電極７６１からなる積層体上の層間絶縁膜１６０Ａ）を露出するレジスト層を形成し、レジスト層から露出する層間絶縁膜１６０Ａをドライエッチング又はウェットエッチングにより厚さＴ２となるまで除去すればよい。
【００８６】
このように、層間絶縁膜１６０Ａの厚さＴ１を厚さＴ２よりも厚くすることで、第１の実施の形態と同様の効果を奏する。
【００８７】
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態の変形例１とは層間絶縁膜の構造の異なる表示素子の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
【００８８】
図１２は、第１の実施の形態の変形例２に係る表示素子を例示する断面図である。図１２に示す表示素子７０２Ｂは、層間絶縁膜１６０Ａが、２層の層間絶縁膜１５０Ｂ及び１６０Ｂに置換された点が、表示素子７０２Ａ（図１１参照）と相違する。
【００８９】
層間絶縁膜１５０Ｂは、半導体層１２０、ゲート絶縁膜１３０、及びゲート電極１４０からなる積層体、並びに、絶縁膜１３５及び下部電極７６１からなる積層体を被覆するように形成されている。又、層間絶縁膜１６０Ｂは、半導体層１２０、ゲート絶縁膜１３０、及びゲート電極１４０からなる積層体を被覆し、絶縁膜１３５及び下部電極７６１からなる積層体を露出するように形成されている。つまり、走査線Ｘ１とデータ線Ｙ２には、層間絶縁膜１５０Ｂと層間絶縁膜１６０Ｂとの積層膜が挟持されている。
【００９０】
層間絶縁膜１５０Ｂ及び１６０Ｂの材料は、層間絶縁膜１５０及び１６０の材料として例示した材料を適宜選択することができる。層間絶縁膜１５０Ｂと層間絶縁膜１６０Ｂとは、同一材料を用いてもよいし、異なる材料を用いてもよい。
【００９１】
ゲート電極１４０（走査線も含む）とデータ線Ｙ２との間に位置する層間絶縁膜１５０Ｂ及び１６０Ｂの厚さＴ１は、下部電極７６１と上部電極７６２との間に位置する層間絶縁膜１５０Ｂの厚さＴ２よりも厚い。すなわち、厚さＴ１は、層間絶縁膜１６０Ｂの膜厚分（例えば、５０ｎｍ〜３μｍ）だけ厚さＴ２よりも厚い。
【００９２】
層間絶縁膜１５０Ｂ及び１６０Ｂを形成するには、例えば、半導体層１２０、ゲート絶縁膜１３０、及びゲート電極１４０からなる積層体、並びに、絶縁膜１３５及び下部電極７６１からなる積層体を被覆するように、厚さＴ２の層間絶縁膜１５０Ｂを形成する。そして、層間絶縁膜１５０Ｂ上に厚さＴ１−Ｔ２の層間絶縁膜１６０Ｂを形成する。
【００９３】
そして、層間絶縁膜１６０Ｂ上に、厚さＴ２としたい領域（絶縁膜１３５及び下部電極７６１からなる積層体上の層間絶縁膜１６０Ｂ）を露出するレジスト層を形成し、レジスト層から露出する層間絶縁膜１６０Ｂをドライエッチング又はウェットエッチングにより全て除去すればよい。
【００９４】
このように、層間絶縁膜１５０Ｂ及び１６０Ｂの厚さＴ１を層間絶縁膜１５０Ｂの厚さＴ２よりも厚くすることで、第１の実施の形態と同様の効果を奏する。
【００９５】
なお、表示素子７０２Ｂにおいて、層間絶縁膜１５０Ｂ及び１６０Ｂの厚さＴ１を層間絶縁膜１５０Ｂの厚さＴ２よりも厚くすると共に、層間絶縁膜１６０Ｂの材料として比誘電率の低い材料を選択し層間絶縁膜１５０Ｂの材料として比誘電率の高い材料を選択するとより好ましい。これにより、コンデンサＣ２の容量である寄生容量を低減しつつ、コンデンサＣ１の容量である蓄積容量を確保する効果を更に高めることができる。
【００９６】
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
【００９７】
（実施例１）
実施例１では、第１の実施の形態（図９及び図１０）で説明した製造方法により、図８に示す表示素子７０２を作製した。層間絶縁膜１５０及び１６０としては、ＰＥ−ＣＶＤ（Plasma Enhanced Chemical Vaper Deposition）を用いて３００〜４００℃でシリコン酸化膜を成膜し、ドライエッチングによりパターニングした。
【００９８】
例えば、各配線幅を１０μｍ、層間絶縁膜の厚さをそれぞれ４００ｎｍとすると、厚さＴ１は８００ｎｍ、厚さＴ２は４００ｎｍとなる。ＣＶＤ法で作製したシリコン酸化膜の場合、比誘電率は４．７となる。各配線幅が１０μｍの場合、コンデンサＣ２の容量（寄生容量）は約５．５ｆＦ、コンデンサＣ１の容量（蓄積容量）は面積を４０×７５μｍとした場合、３１２ｆＦとなる。層間絶縁膜の膜厚を変えることにより、コンデンサＣ１及びＣ２の容量をコントロールできる。
【００９９】
（実施例２）
実施例２では、第１の実施の形態（図９及び図１０）で説明した製造方法により、図８に示す表示素子７０２を作製した。層間絶縁膜１５０としては、ＣＶＤを用いてシリコン酸化膜を成膜し、ウェットエッチングによりパターニングした。又、層間絶縁膜１６０としては、ＣＶＤを用いてシリコン窒化膜を成膜し、ウェットエッチングによりパターニングした。
【０１００】
なお、実施例２において、層間絶縁膜１５０として、シリコン酸化膜に代えて、ＦやＣを含んだＬｏｗ−Ｋ膜を用いることも可能である。又、層間絶縁膜１６０として、シリコン窒化膜に代えて、Ｈｆ等のＨｉｇｈ−Ｋ膜や金属酸化物（Ａｌ２Ｏ３等）を用いることも可能である。具体的には、Ｌｏｗ−Ｋ膜として比誘電率が２．５、Ｈｉｇｈ−Ｋ膜として比誘電率が１０であるものを選ぶと、コンデンサＣ２の容量（寄生容量）は実施例１と同じで、コンデンサＣ１の容量（蓄積容量）は実施例１の約２倍となる。
【０１０１】
（実施例３）
実施例３では、第１の実施の形態の変形例１で説明した製造方法により、図１１に示す表示素子７０２Ａを作製した。層間絶縁膜１６０Ａとしては、ＣＶＤを用いてシリコン酸化膜を全体に成膜した。そして、絶縁膜１３５及び下部電極７６１からなる積層体上の層間絶縁膜１６０Ａのみをウェットエッチングにより一部除去して薄膜化した。
【０１０２】
（実施例４）
実施例４では、ウェットエッチングをドライエッチングに変えた以外は実施例３と同様にして、図１１に示す表示素子７０２Ａを作製した。
【０１０３】
（実施例５）
実施例５では、第１の実施の形態の変形例２で説明した製造方法により、図１２に示す表示素子７０２Ｂを作製した。層間絶縁膜１５０Ｂとしては、ＣＶＤを用いてシリコン窒化膜を成膜した。又、層間絶縁膜１６０Ｂとしては、ＣＶＤを用いてシリコン酸化膜を成膜し、ウェットエッチングによりパターニングした。
【０１０４】
なお、実施例２において、層間絶縁膜１５０Ｂとして、シリコン窒化膜に代えて、Ｈｆ等のＨｉｇｈ−Ｋ膜や金属酸化物（Ａｌ２Ｏ３等）を用いることも可能である。ＦやＣを含んだＬｏｗ−Ｋ膜を用いることも可能である。又、層間絶縁膜１６０Ｂとして、シリコン酸化膜に代えて、ＦやＣを含んだＬｏｗ−Ｋ膜を用いることも可能である。
【０１０５】
（実施例６）
実施例６では、ウェットエッチングをドライエッチングに変えた以外は実施例５と同様にして、図１２に示す表示素子７０２Ｂを作製した。
【０１０６】
（実施例７）
実施例５では、第１の実施の形態の変形例２で説明した製造方法により、図１２に示す表示素子７０２Ｂを作製した。層間絶縁膜１５０Ｂとしては、塗布法を用いてＳＯＧ（Spin On Glass）を成膜した。又、層間絶縁膜１６０Ｂとしては、ＣＶＤを用いてシリコン酸化膜を成膜し、ウェットエッチングによりパターニングした。
【０１０７】
（実施例８）
実施例８では、ウェットエッチングをドライエッチングに変えた以外は実施例７と同様にして、図１２に示す表示素子７０２Ｂを作製した。
【０１０８】
（実施例９）
実施例９では、第１の実施の形態の変形例２で説明した製造方法により、図１２に示す表示素子７０２Ｂを作製した。層間絶縁膜１５０Ｂとしては、スパッタ法を用いてシリコン酸化膜を成膜した。又、層間絶縁膜１６０Ｂとしては、ＣＶＤを用いてＬｏｗ−Ｋ膜を成膜し、ウェットエッチングによりパターニングした。
【０１０９】
（実施例１０）
実施例１０では、ウェットエッチングをドライエッチングに変えた以外は実施例９と同様にして、図１２に示す表示素子７０２Ｂを作製した。
【０１１０】
実施例１〜１０において、何れもゲート電極及び走査線上の層間絶縁膜は下部電極上の層間絶縁膜よりも厚く形成することができた。これにより、コンデンサＣ２の容量である寄生容量を低減しつつ、コンデンサＣ１の容量である蓄積容量を確保することが可能となる。その結果、寄生容量の増加による信号遅延を抑制することができる。
【０１１１】
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
【符号の説明】
【０１１２】
１００  電界効果型トランジスタ
１１０  基板
１２０  半導体層
１３０  ゲート絶縁膜
１３５  絶縁膜
１４０  ゲート電極
１５０、１５０Ｂ、１６０、１６０Ａ、１６０Ｂ  層間絶縁膜
１７０  ソース電極
１７５、１８５  コンタクトホール
１８０  ドレイン電極
７０２、７０２Ａ、７０２Ｂ  表示素子
７６１  下部電極
７６２  上部電極
【先行技術文献】
【特許文献】
【０１１３】
【特許文献１】特開２００４−３６１４８８号公報
【図１】
2019165082.tif 000003
【図２】
2019165082.tif 000004
【図３】
2019165082.tif 000005
【図４】
2019165082.tif 000006
【図５】
2019165082.tif 000007
【図６】
2019165082.tif 000008
【図７】
2019165082.tif 000009
【図８】
2019165082.tif 000010
【図９】
2019165082.tif 000011
【図１０】
2019165082.tif 000012
【図１１】
2019165082.tif 000013
【図１２】
2019165082.tif 000014