(57)【要約】【課題】アニール処理の低温化が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は第１の絶縁層と、第１の絶縁層の中に設けられた第１の導電層と、第１の絶縁層の中に設けられた第１の金属層と、第１の金属層と第１の導電層との間に設けられ、第１の金属層の線膨張係数よりも線膨張係数の大きい第２の金属層と、を有する第１の基板と、第２の絶縁層と、第２の絶縁層の中に設けられ、第１の金属層に接する第３の金属層と、を有し第１の基板と接する第２の基板と、を備える。【選択図】図２
2019165110.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁層と、
前記第１の絶縁層の中に設けられた第１の導電層と、
前記第１の絶縁層の中に設けられた第１の金属層と、
前記第１の金属層と前記第１の導電層との間に設けられ、前記第１の金属層の線膨張係数よりも線膨張係数の大きい第２の金属層と、を有する第１の基板と、
第２の絶縁層と、
前記第２の絶縁層の中に設けられ、前記第１の金属層に接する第３の金属層と、を有し前記第１の基板と接する第２の基板と、
を備える半導体装置。
【請求項２】
前記第１の金属層と前記第３の金属層とは同一の材料である請求項１記載の半導体装置。
【請求項３】
前記第１の金属層は銅を主成分とする金属であり、前記第２の金属層はアルミニウムを主成分とする金属である請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第２の金属層と前記第１の金属層とが積層される方向を第１の方向とした場合に、
前記第２の金属層の前記第１の方向の厚さは、前記第１の金属層の前記第１の方向の厚さと前記第２の金属層の前記第１の方向の厚さの和の３０％以上である請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第２の金属層と前記第１の金属層とが積層される方向を第１の方向、前記第１の方向に対し垂直な方向を第２の方向とした場合に、
前記第２の金属層の前記第２の方向の幅が前記第１の導電層の前記第２の方向の幅よりも狭い請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第１の金属層と前記第２の金属層との間にバリアメタルを有する請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記第２の絶縁層の中に設けられた第２の導電層と、
前記第３の金属層と前記第２の導電層との間に設けられ、前記第３の金属層の線膨張係数よりも線膨張係数の大きい第４の金属層と、を有する請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第３の金属層は銅を主成分とする金属であり、前記第４の金属層はアルミニウムを主成分とする金属である請求項７記載の半導体装置。
【請求項９】
前記第１の絶縁層と前記第２の絶縁層とが接する請求項１ないし請求項８いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置の小型化、高機能化又は高集積化を実現するために、絶縁層と金属電極が表面に露出する２つの基板を接合するハイブリッド接合技術（Ｈｙｂｒｉｄ  Ｂｏｎｄｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ）がある。ハイブリッド接合技術は、例えば、プラズマ処理で絶縁層の表面を親水化し２つの基板を貼り合わせた後、アニール処理を行うことで絶縁層の表面同士及び金属電極の表面同士を接合する。
【０００３】
アニール処理の温度が高くなると、例えば、基板の中に設けられた電極や金属配線にボイドが生じ、電極の接触不良や金属配線の導通不良が生じるおそれがある。したがって、ハイブリッド接合技術におけるアニール処理の低温化が望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−９２１９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、アニール処理の低温化が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体装置は、第１の絶縁層と、前記第１の絶縁層の中に設けられた第１の導電層と、前記第１の絶縁層の中に設けられた第１の金属層と、前記第１の金属層と前記第１の導電層との間に設けられ、前記第１の金属層の線膨張係数よりも線膨張係数の大きい第２の金属層と、を有する第１の基板と、第２の絶縁層と、前記第２の絶縁層の中に設けられ、前記第１の金属層に接する第３の金属層と、を有し前記第１の基板と接する第２の基板と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式断面図。
【図２】第１の実施形態の半導体装置の模式断面図。
【図３】第１の実施形態の半導体装置の模式上面図。
【図４】第１の実施形態の半導体装置の製造方法の説明図。
【図５】第１の実施形態の半導体装置の製造方法の説明図。
【図６】第１の実施形態の半導体装置の製造方法の説明図。
【図７】第１の実施形態の半導体装置の製造方法の説明図。
【図８】第１の実施形態の半導体装置の製造方法の説明図。
【図９】比較形態の半導体装置の模式断面図。
【図１０】比較形態の半導体装置の製造途中の断面図。
【図１１】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１２】第２の実施形態の半導体装置の模式断面図。
【図１３】第３の実施形態の半導体装置の模式断面図。
【発明を実施するための形態】
【０００８】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【０００９】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１０】
本明細書中に記載される電極や配線を構成する元素の種類は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）又はＥＤＸ（Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。また、電極厚さや電極幅等の長さは、例えば、ＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）又はＴＥＭ（Ｔｒａｍｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）により測定することが可能である。
【００１１】
本明細書中、銅（Ｃｕ）を主成分とする金属とは、金属を構成する総元素の中で、銅の占める原子割合が最も大きい金属を意味する。本明細書中、銅を主成分とする金属とは、例えば、銅の占める原子割合が９０原子％以上の金属である。
【００１２】
本明細書中、アルミニウム（Ａｌ）を主成分とする金属とは、金属を構成する総元素の中で、アルミニウムの占める原子割合が最も大きい金属を意味する。本明細書中、アルミニウムを主成分とする金属とは、例えば、アルミニウムの占める原子割合が９０原子％以上の金属である。
【００１３】
（第１の実施形態）
第１の実施形態の半導体装置は、第１の絶縁層と、第１の絶縁層の中に設けられた第１の導電層と、第１の絶縁層の中に設けられた第１の金属層と、第１の金属層と第１の導電層との間に設けられ、第１の金属層の線膨張係数よりも線膨張係数の大きい第２の金属層と、を有する第１の基板と、第２の絶縁層と、第２の絶縁層の中に設けられ、第１の金属層に接する第３の金属層と、を有し第１の基板と接する第２の基板と、を備える。
【００１４】
第１の実施形態の半導体装置は、絶縁層と金属電極が表面に露出する第１の基板及び第２の基板を、ハイブリッド接合技術により接合した半導体装置である。以下、第１の基板は複数のロジック回路が形成されたロジック基板、第２の基板は複数のフォトダイオードが形成されたセンサ基板である場合を例に説明する。また、ロジック基板及びセンサ基板は、ともにウェハである場合、いわゆるＷａｆｅｒ  ｏｎ  Ｗａｆｅｒの場合を例に説明する。ロジック基板及びセンサ基板をウェハレベルで接合した後、ダイシングすることにより、複数のイメージセンサが製造可能である。第１の実施形態の半導体装置は、イメージセンサ又は複数のイメージセンサが形成されたウェハである。
【００１５】
図１は、第１の実施形態の半導体装置の模式断面図である。半導体装置１００は、第１の基板１０１、第２の基板１０２を備える。
【００１６】
以後、説明の便宜上、図１に示すｚ方向を第１の方向、ｘ方向を第２の方向、ｙ方向を第３の方向と称することとする。
【００１７】
第１の基板１０１は、半導体層１１、絶縁層１２（第１の絶縁層）、金属電極１５を備える。絶縁層１２は第１の絶縁層の一例である。
【００１８】
例えば、半導体層１１と絶縁層１２の中に形成された図示しないトランジスタや配線によりロジック回路が形成されている。第１の基板１０１は、ロジック基板である。
【００１９】
半導体層１１は、例えば、単結晶シリコンである。絶縁層１２は、例えば、酸化シリコン層又は窒化シリコン層である。絶縁層１２は、例えば、酸化シリコン層と窒化シリコン層との積層構造であっても構わない。
【００２０】
金属電極１５は、絶縁層１２の表面に設けられる。金属電極１５は、第１の基板１０１と第２の基板１０２との間を電気的に接続する機能を有する。
【００２１】
第２の基板１０２は、半導体層２１、絶縁層２２（第２の絶縁層）、金属電極２５を備える。絶縁層２２は、第２の絶縁層の一例である。
【００２２】
例えば、半導体層２１と絶縁層２２の中に形成された図示しないフォトダイオードや配線によりセンサが形成されている。第２の基板１０２は、センサ基板である。
【００２３】
半導体層２１は、例えば、単結晶シリコンである。絶縁層２２は、例えば、酸化シリコン層又は窒化シリコン層である。絶縁層２２は、例えば、酸化シリコン層と窒化シリコン層との積層構造であっても構わない。
【００２４】
金属電極２５は、絶縁層２２の表面に設けられる。金属電極２５は、第１の基板１０１と第２の基板との間を電気的に接続する機能を有する。
【００２５】
第１の基板１０１と第２の基板１０２は、金属電極１５の表面と金属電極２５の表面とが接するように接合されている。また、第１の基板１０１と第２の基板１０２は、絶縁層１２の表面と絶縁層２２の表面とが接するように接合されている。
【００２６】
図２は、第１の実施形態の半導体装置の模式断面図である。図２は、図１の破線で囲んだＸ領域の拡大図である。図３は、第１の実施形態の半導体装置の模式上面図である。図３は、Ｘ領域を第１の方向（ｚ方向）から見た場合の図である。
【００２７】
第１の基板１０１の絶縁層１２の中には、金属電極１５及び配線層１６（第１の導電層）が設けられる。金属電極１５は、表面電極１５ａ（第１の金属層）及び埋め込み電極１５ｂ（第２の金属層）を含む。配線層１６は、第１の導電層の一例である。表面電極１５ａは第１の金属層の一例である。埋め込み電極１５ｂは第２の金属層の一例である。
【００２８】
金属電極１５は、表面電極１５ａと埋め込み電極１５ｂの２層構造を有する。埋め込み電極１５ｂは、表面電極１５ａと配線層１６との間に位置する。
【００２９】
表面電極１５ａは金属である。埋め込み電極１５ｂは金属である。埋め込み電極１５ｂの線膨張係数は、表面電極１５ａの線膨張係数よりも大きい。
【００３０】
表面電極１５ａは、例えば、銅（Ｃｕ）を主成分とする金属である。表面電極１５ａは、例えば、純銅である。
【００３１】
埋め込み電極１５ｂは、例えば、アルミニウム（Ａｌ）を主成分とする金属である。埋め込み電極１５ｂは、例えば、アルミニウムに１０％未満の銅を含む合金である。
【００３２】
金属材料の一例である、鉛（Ｐｂ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、チタン（Ｔｉ）、タングステン（Ｗ）は、この順で線膨張係数が小さくなる。例えば、鉛（Ｐｂ）はタングステン（Ｗ）よりも線膨張係数が大きい。
【００３３】
例えば、表面電極１５ａが純銅の場合、埋め込み電極１５ｂの材料には、銅（Ｃｕ）よりも線膨張係数が大きい鉛（Ｐｂ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、銀（Ａｇ）を適用することが可能である。
【００３４】
例えば、埋め込み電極１５ｂの電気抵抗率は、表面電極１５ａの電気抵抗率よりも高い。
【００３５】
埋め込み電極１５ｂと表面電極１５ａが積層される方向を第１の方向（ｚ方向）、第１の方向（ｚ方向）に対し垂直な方向を第２の方向（ｘ方向）とする。この場合、埋め込み電極１５ｂの第２の方向の幅（図２、３中のｗ１）が、配線層１６の第２の方向（ｘ方向）の幅（図２、３中のｗ３）よりも狭い。また、埋め込み電極１５ｂの第２の方向に直交する第３の方向の幅（図３中のｗ２）が、配線層１６の第３方向（ｙ方向）の幅よりも狭い。
【００３６】
なお、第１の実施形態では、表面電極１５ａと埋め込み電極１５ｂの第２の方向の幅及び第３の方向の幅は、それぞれ幅ｗ１、幅ｗ２であり、等しい。幅ｗ１及び幅ｗ２は、例えば、０．１μｍ以上２．０μｍ以下である。
【００３７】
埋め込み電極１５ｂの第１の方向の厚さ（図２中のｔ２）は、表面電極１５ａの第１の方向の厚さ（図２中のｔ１）と埋め込み電極１５ｂの第１の方向の厚さｔ２との和（図２中の（ｔ１＋ｔ２））の３０％以上９０％以下である。
【００３８】
表面電極１５ａの第１の方向の厚さｔ１は、例えば、１００ｎｍ以上１μｍ以下である。埋め込み電極１５ｂの第１の方向の厚さｔ２は、例えば、１００ｎｍ以上１μｍ以下である。
【００３９】
配線層１６は、例えば、金属、金属化合物又は半導体である。
【００４０】
第２の基板１０２の絶縁層２２の中には、金属電極２５及び配線層２６（第２の導電層）が設けられる。金属電極２５は、表面電極２５ａ（第３の金属層）及び埋め込み電極２５ｂ（第４の金属層）を含む。配線層２６は、第２の導電層の一例である。表面電極２５ａは第３の金属層の一例である。埋め込み電極２５ｂは第４の金属層の一例である。
【００４１】
例えば、金属電極２５は金属電極１５と同様の構造を有する。また、配線層２６は配線層１６と同様の構成を有する。
【００４２】
金属電極２５は、表面電極２５ａと埋め込み電極２５ｂの２層構造を有する。埋め込み電極２５ｂは、表面電極２５ａと配線層２６との間に位置する。
【００４３】
表面電極２５ａは金属である。埋め込み電極２５ｂは金属である。埋め込み電極２５ｂの線膨張係数は、表面電極２５ａの線膨張係数よりも大きい。
【００４４】
表面電極２５ａは、例えば、銅（Ｃｕ）を主成分とする金属である。表面電極２５ａは、例えば、純銅である。
【００４５】
表面電極２５ａは、例えば、表面電極１５ａと同一の材料である。表面電極２５ａと表面電極１５ａとは、接する。表面電極２５ａと表面電極１５ａとは、例えば、連続した金属構造を有する。
【００４６】
埋め込み電極２５ｂは、例えば、アルミニウム（Ａｌ）を主成分とする金属である。埋め込み電極２５ｂは、例えば、アルミニウムに１０％未満の銅を含む合金である。
【００４７】
金属材料の一例である、鉛（Ｐｂ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、チタン（Ｔｉ）、タングステン（Ｗ）は、この順で線膨張係数が小さくなる。例えば、鉛（Ｐｂ）はタングステン（Ｗ）よりも線膨張係数が大きい。
【００４８】
例えば、表面電極２５ａが純銅の場合、埋め込み電極２５ｂの材料には、銅（Ｃｕ）よりも線膨張係数が大きい鉛（Ｐｂ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、銀（Ａｇ）を適用することが可能である。
【００４９】
例えば、埋め込み電極２５ｂの電気抵抗率は、表面電極２５ａの電気抵抗率よりも高い。
【００５０】
配線層２６は、例えば、金属、金属化合物又は半導体である。
【００５１】
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
【００５２】
図４、図５、図６、図７、図８は、第１の実施形態の半導体装置の製造方法の説明図である。図４、図５、図６、図７、図８は、第１の実施形態の半導体装置の製造途中の断面図を示す。図４、図５、図６、図７、図８は、図２に対応する領域の断面を示す。なお、ロジック回路、フォトダイオード等の製造方法については記述を省略する。
【００５３】
まず、第１の基板１０１を製造する。絶縁層１２内の配線層１６を形成する。絶縁層１２に、配線層１６が底部に露出するコンタクトホール５０を形成する。コンタクトホール５０は、例えば、ドライエッチングにより形成する。
【００５４】
次に、例えば、スパッタ法を用いて、コンタクトホール５０の内部及び絶縁層１２の表面に、第１の金属膜５１を形成する（図４）。
【００５５】
次に、例えば、ドライエッチングを用いて、第１の金属膜５１をエッチバックして、コンタクトホール５０の内部に、埋め込み電極１５ｂを形成する（図５）。
【００５６】
次に、例えば、電界めっき法により第２の金属膜５２を、コンタクトホール５０の内部及び絶縁層１２の表面に形成する（図６）。第１の金属膜５１の線膨張係数は、第２の金属膜５２の線膨張係数よりも大きい。
【００５７】
次に、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いて、絶縁層１２の表面の第２の金属膜５２を除去し、表面電極１５ａを形成する（図７）。この際、ディッシングにより表面電極１５ａの表面と絶縁層１２の表面との間に段差（図７中のｓ）が生じる。
【００５８】
次に、第１の基板１０１と同様の方法で、第２の基板１０２に、配線層２６、埋め込み電極２５ｂ、表面電極２５ａを形成する。
【００５９】
次に、第１の基板１０１及び第２の基板１０２の表面を親水化する。例えば、プラズマ処理で表面を親水化する。
【００６０】
次に、第１の基板１０１の絶縁層１２と第２の基板１０２の絶縁層２２とが接するように貼り合わせる（図８）。この際、表面電極１５ａと表面電極２５ａとの間には空隙５３が存在する。
【００６１】
次に、アニール処理を行う。アニール処理により、絶縁層１２と絶縁層２２、表面電極１５ａと表面電極２５ａが接合する。表面電極１５ａと表面電極２５ａとの間の空隙５３は、表面電極１５ａ、埋め込み電極１５ｂ、表面電極２５ａ及び埋め込み電極２５ｂの熱膨張により消滅する。
【００６２】
アニール処理は、例えば、不活性ガス雰囲気で行う。アニール処理の温度は、例えば３００℃以上３８０℃以下である。
【００６３】
次に、第１の実施形態の作用及び効果について説明する。
【００６４】
図９は、比較形態の半導体装置の模式断面図である。図９は、第１の実施形態の図２に相当する断面図である。  
【００６５】
比較形態の半導体装置は、基板１０１の金属電極が表面電極１５ａのみの単層構造、基板１０２の表面電極２５ａのみの単層構造である点で、第１の実施形態と異なる。比較形態の半導体装置は、埋め込み電極１５ｂ及び埋め込み電極２５ｂを備えない。
【００６６】
図１０は、比較形態の半導体装置の製造途中の断面図である。図１０は、接合のためのアニール処理を行う直前の断面図である。第１の実施形態と同様、表面電極１５ａと表面電極２５ａとの間には空隙５３が存在する。
【００６７】
続く、アニール処理により、表面電極１５ａと表面電極２５ａとの間の空隙５３は、表面電極１５ａ及び表面電極２５ａの熱膨張により消滅させることが必要である。
【００６８】
アニール処理を高温で行うことにより、表面電極１５ａ及び表面電極２５ａの熱膨張量は大きくなるため、空隙５３を消滅させることは容易となる。しかし、アニール処理の温度が高くなると、例えば、基板の中に設けられた電極や金属配線にボイドが生じ、電極の接触不良や金属配線の導通不良が生じるおそれがある。したがって、アニール処理の低温化が望まれる。
【００６９】
第１の実施形態の半導体装置では、金属電極１５及び金属電極２５は、表面電極１５ａ及び表面電極２５ａよりも、線膨張係数の大きい埋め込み電極１５ｂ及び埋め込み電極２５ｂを備える。したがって、アニール処理を比較形態と同一の温度で行った場合でも、金属電極１５及び金属電極２５の熱膨張量が大きくなり、空隙５３を消滅させることは容易となる。言い換えれば、空隙５３の大きさが同じであれば、アニール処理の温度を比較形態の場合よりも低温で行うことが可能となる。
【００７０】
表面電極１５ａ及び表面電極２５ａは、銅を主成分とする金属であることが好ましく、純銅であることがより好ましい。銅を主成分とする金属は、接合が容易であるため好ましい。また、銅を主成分とする金属は、電気抵抗率が低いため好ましい。
【００７１】
埋め込み電極１５ｂ及び埋め込み電極２５ｂの材料は、アルミニウムを主成分とする金属であることが好ましい。アルミニウムの線膨張係数は、例えば、銅と比べて大きいため好ましい。また、アルミニウムの電気抵抗率は銅よりも高いが、比較的低いため好ましい。
【００７２】
図１１は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１１は、銅とアルミニウムの２層構造の金属電極において、各層の厚さの比率と金属電極表面の熱膨張による変位量との関係を示す図である。アニール処理の温度を２５０℃、３００℃、３５０℃、４００℃と変化させている。
【００７３】
表面電極１５ａの材料を銅、埋め込み電極１５ｂの材料をアルミニウムと仮定している。横軸の厚さ比率は、埋め込み電極１５ｂの厚さ（図２中のｔ２）の金属電極１５の厚さ（図２中の（ｔ１＋ｔ２））に占める割合である。図１１では、金属電極１５の厚さを５００ｎｍと仮定している。
【００７４】
比較形態の場合は、埋め込み電極１５ｂは存在しない。したがって、図１１で見ると厚さ比率は０％の場合に対応する。４００℃アニールの場合の変位量は４ｎｍである。よって、金属電極１５のディッシング量が４ｎｍ以下であれば、空隙５３は消滅することになる。
【００７５】
埋め込み電極１５ｂが存在する第１の実施形態の場合、厚さ比率を３０％とすることで３５０℃アニールの場合でも、比較形態の４００℃アニールの場合と同じ変位量である４ｎｍが得られる。また、厚さ比率を７０％とすれば、３００℃アニールの場合でも、比較形態の４００℃アニールの場合と同じ変位量である４ｎｍが得られる。
【００７６】
したがって、第１の実施形態によれば、線膨張係数の大きい埋め込み電極１５ｂを有することで、アニール処理の温度を低温化することが可能になる。
【００７７】
アニール処理の温度を低温化する観点から、埋め込み電極１５ｂの第１の方向の厚さ（図２中のｔ２）は、表面電極１５ａの第１の方向の厚さ（図２中のｔ１）と埋め込み電極１５ｂの第１の方向の厚さｔ２との和（図２中の（ｔ１＋ｔ２））の３０％以上であることが好ましく、５０％以上であることがより好ましく、７０％以上であることが更に好ましい。
【００７８】
同様に、埋め込み電極２５ｂの第１の方向の厚さは、表面電極２５ａの第１の方向の厚さと埋め込み電極２５ｂの第１の方向の厚さとの和の３０％以上であることが好ましく、５０％以上であることがより好ましく、７０％以上であることが更に好ましい。
【００７９】
以上、第１の実施形態によれば、アニール処理の低温化が可能な半導体装置が実現できる。
【００８０】
（第２の実施形態）
第２の実施形態の半導体装置は、第１の金属層と第２の金属層との間にバリアメタルを有する点、及び、第２の金属層と第１の導電層との間にバリアメタルを有する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【００８１】
図１２は、第２の実施形態の半導体装置の模式断面図である。
【００８２】
第１の基板１０１の絶縁層１２の中には、金属電極１５及び配線層１６（第１の導電層）が設けられる。金属電極１５は、表面電極１５ａ（第１の金属層）、埋め込み電極１５ｂ（第２の金属層）、バリアメタル１５ｃ、バリアメタル１５ｄを含む。
【００８３】
バリアメタル１５ｃは、表面電極１５ａと埋め込み電極１５ｂの間に設けられる。バリアメタル１５ｄは、埋め込み電極１５ｂと配線層１６の間に設けられる。
【００８４】
バリアメタル１５ｃ及びバリアメタル１５ｄは、例えば、金属又は金属窒化物である。バリアメタル１５ｃ及びバリアメタル１５ｄは、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）である。
【００８５】
第２の基板１０２の絶縁層２２の中には、金属電極２５及び配線層２６（第２の導電層）が設けられる。金属電極２５は、表面電極２５ａ（第３の金属層）、埋め込み電極２５ｂ（第４の金属層）、バリアメタル２５ｃ、バリアメタル２５ｄを含む。
【００８６】
バリアメタル２５ｃは、表面電極２５ａと埋め込み電極２５ｂの間に設けられる。バリアメタル２５ｄは、埋め込み電極２５ｂと配線層２６の間に設けられる。
【００８７】
バリアメタル２５ｃ及びバリアメタル２５ｄは、例えば、金属又は金属窒化物である。バリアメタル２５ｃ及びバリアメタル２５ｄは、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）である。
【００８８】
以上、第２の実施形態によれば、第１の実施形態と同様、アニール処理の低温化が可能な半導体装置が実現できる。
【００８９】
（第３の実施形態）
第３の実施形態の半導体装置は、第２の金属層が狭窄部をする点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【００９０】
図１３は、第３の実施形態の半導体装置の模式断面図である。
【００９１】
第１の基板１０１の絶縁層１２の中には、金属電極１５及び配線層１６（第１の導電層）が設けられる。金属電極１５は、表面電極１５ａ（第１の金属層）及び埋め込み電極１５ｂ（第２の金属層）を含む。
【００９２】
埋め込み電極１５ｂは、狭窄部１５ｘを有する。埋め込み電極１５ｂの第１の方向（ｚ方向）の厚さ（図１３中のｔ２）は、狭窄部１５ｘを除いた厚さで定義される。
【００９３】
第２の基板１０２の絶縁層２２の中には、金属電極２５及び配線層２６（第２の導電層）が設けられる。金属電極２５は、表面電極２５ａ（第３の金属層）及び埋め込み電極２５ｂ（第４の金属層）を含む。
【００９４】
埋め込み電極２５ｂは、狭窄部２５ｘを有する。埋め込み電極２５ｂの第１の方向（ｚ方向）の厚さは、狭窄部２５ｘを除いた厚さで定義される。
【００９５】
以上、第３の実施形態によれば、第１の実施形態と同様、アニール処理の低温化が可能な半導体装置が実現できる。
【００９６】
第１ないし第３の実施形態では、第１の基板にロジック回路が形成され、第２の基板にフォトダイオードが形成される場合を例に説明したが、本発明はこの構成に限定されるものではない。例えば、第１の基板及び第２の基板のいずれか一方又は両方に、ロジック回路、メモリ回路など任意の半導体回路が形成された構成とすることも可能である。また、第１の基板及び第２の基板のいずれか一方には、半導体回路が設けられず、例えば、金属配線のみが設けられる形態とすることも可能である。
【００９７】
第１ないし第３の実施形態では、第１の基板及び第２の基板が、ともにウェハである場合、いわゆるＷａｆｅｒ  ｏｎ  Ｗａｆｅｒの場合を例に説明した。しかし、例えば、第１の基板及び第２の基板のいずれか一方が半導体チップである場合、いわゆるＣｈｉｐ  ｏｎ  Ｗａｆｅｒの場合にも本発明は適用可能である。また、例えば、第１の基板及び第２の基板の両方が半導体チップである場合、いわゆるＣｈｉｐ  ｏｎ  Ｃｈｉｐの場合にも本発明は適用可能である。
【００９８】
第１ないし第３の実施形態では、第２の基板が埋め込み電極を有する場合を例に説明したが、第２の基板が埋め込み電極を有さず、第１の基板のみが埋め込み電極を有する形態とすることも可能である。
【００９９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１００】
１２      絶縁層（第１の絶縁層）
１５ａ    表面電極（第１の金属層）
１５ｂ    埋め込み電極（第２の金属層）
１５ｃ    バリアメタル
１６      配線層（第１の導電層）
２２      絶縁層（第２の絶縁層）
２５ａ    表面電極（第３の金属層）
２５ｂ    埋め込み電極（第４の金属層）
２６      配線層（第２の導電層）
１００    半導体装置
１０１    第１の基板
１０２    第２の基板
【図１】
2019165110.tif 000003
【図２】
2019165110.tif 000004
【図３】
2019165110.tif 000005
【図４】
2019165110.tif 000006
【図５】
2019165110.tif 000007
【図６】
2019165110.tif 000008
【図７】
2019165110.tif 000009
【図８】
2019165110.tif 000010
【図９】
2019165110.tif 000011
【図１０】
2019165110.tif 000012
【図１１】
2019165110.tif 000013
【図１２】
2019165110.tif 000014
【図１３】
2019165110.tif 000015