(57)【要約】【課題】並列接続した複数の絶縁ゲート型半導体素子を複数のゲート駆動装置で制御する構成で、半導体素子の保護を確実に実施できるゲート駆動装置、複合ゲート駆動装置を提供する。【解決手段】複合ゲート駆動装置２００は、２個のゲート駆動装置１０Ａ、１０Ｂ（以下、Ａ、Ｂを省略）により４個のＩＧＢＴ１〜４を駆動制御する。ゲート駆動装置１０は、ゲート駆動回路２０、異常検出回路３０、通信回路４０を備える。通信回路４０は、出力回路４１、受信回路４２を備える。２個のゲート駆動装置１０間の通信端子Ｔ１、Ｔ２は通信路ＣＰで接続される。オン駆動中のＩＧＢＴ１〜４のいずれかに過電流が流れると、対応する異常検出回路３０が検出して自己が駆動しているＩＧＢＴをオフさせ、且つ通信路ＣＰを介して他方の通信回路４０に通知し、残りのＩＧＢＴをオフさせる。【選択図】図２
2019165438.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された複数の絶縁ゲート型半導体素子（１〜６）の一部もしくは全部を駆動するゲート駆動装置であって、
外部から与えられる制御信号に応じて前記複数の絶縁ゲート型半導体素子の一部もしくは全部のゲートを駆動するゲート駆動回路（２０、２０Ａ、２０Ｂ、２０Ｃ、２０ｘ）と、
前記絶縁ゲート型半導体素子および内部回路の少なくとも一方の異常状態を検出して異常検出信号を出力する異常検出回路（３０、３０Ａ、３０Ｂ、３０Ｃ、３０ａ）と、
前記異常検出回路により前記異常検出信号が出力された場合に、通信路（ＣＰ、ＣＰ１、ＣＰ２、ＣＰ３）を介して外部に送信し、外部から前記通信路を介して送信される異常検出信号を受信し、いずれかの前記異常検出信号に応じて前記複数の絶縁ゲート型半導体素子の一部もしくは全部をオフ動作させる通信回路（４０、４０Ａ、４０Ｂ、４０Ｃ）とを備えたゲート駆動装置。
【請求項２】
前記通信路は、抵抗要素（５０）を介して固定電位にプルアップされた状態とされ、
前記通信回路は、前記通信路への出力段にスイッチング素子（４３）を備え、前記異常検出回路により前記異常検出信号が出力されない状態で前記スイッチング素子をオフ状態として開放状態に保持し、前記異常検出信号が出力された場合に前記スイッチング素子をオンさせることで前記通信路をローレベルにして送信する請求項１に記載のゲート駆動装置。
【請求項３】
前記通信回路は、前記異常検出回路により前記異常検出信号が出力されない状態において、前記通信路を介して前記異常検出信号を受信すると、前記複数の絶縁ゲート型半導体素子の一部もしくは全部のオフ動作を実施する請求項２に記載のゲート駆動装置。
【請求項４】
前記ゲート駆動回路は、前記複数の絶縁ゲート型半導体素子の全てを他のゲート駆動装置とともに共通にゲートオン動作またはゲートオフ動作の駆動が可能に構成される請求項１から３のいずれか一項に記載のゲート駆動装置。
【請求項５】
前記通信回路は、前記通信路を介して前記異常検出信号に応じて前記複数の絶縁ゲート型半導体素子の一部もしくは全部をオフ動作させる請求項１から４のいずれか一項に記載のゲート駆動装置。
【請求項６】
前記通信回路は、前記通信路を高電位にプルアップする電圧源回路（４６）を内蔵し、
前記電圧源回路は、内部に電流制限回路（４６ａ）を備える請求項１に記載のゲート駆動装置。
【請求項７】
前記通信路は、ダイオード（５１、５１Ａ、５１Ｂ）を逆方向に介した状態で前記複数の絶縁ゲート型半導体素子のゲートに接続される請求項１から６のいずれか一項に記載のゲート駆動装置。
【請求項８】
前記異常検出回路に対応して設けられた入力端子の個数に対して異常を検出する複数の絶縁ゲート型半導体素子の個数が少ない場合に、前記入力端子のうちの余ったものについて、他の用途で用いることが可能に設けられる請求項１から７のいずれか一項に記載のゲート駆動装置。
【請求項９】
前記複数の絶縁ゲート型半導体素子は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）およびＩＧＢＴ（Isolated Gate Bipolar Transistor）の一方もしくは両方を用いたものとする請求項１から８のいずれか一項に記載のゲート駆動装置。
【請求項１０】
前記複数の絶縁ゲート型半導体素子は、Ｓｉ（ケイ素）、ＳｉＣ（炭化ケイ素）およびＧａＮ（窒化ガリウム）のうちのいずれかで形成されたものを、１種類もしくは複数種類用いたものとする請求項９に記載のゲート駆動装置。
【請求項１１】
前記異常検出回路が前記絶縁ゲート型半導体素子または内部回路の少なくとも一方の異常状態を検出した場合には、前記ゲート駆動回路（２０ｘ）に対して異常状態を検出していない時にゲートオフ動作させるときのゲート電圧立ち下げ速度と異なるゲート電圧立ち下げ速度で前記複数の絶縁ゲート型半導体素子の一部もしくは全部をオフ動作させる請求項１に記載のゲート駆動装置。
【請求項１２】
前記異常検出回路（３０ａ）は、前記絶縁ゲート型半導体素子の短絡、過電流、過熱等の絶縁ゲート型半導体素子の異常状態、前記絶縁ゲート型半導体素子のゲートオン時およびゲートオフ時のハーフオン状態異常となる絶縁ゲート型半導体素子もしくは装置内部の異常状態、装置内部に給電する電源の過電圧もしくは減電圧の異常状態、装置内部の過熱に起因する異常状態のうちの、全てもしくは一部の異常状態を検出するように構成される請求項１から１１のいずれか一項に記載のゲート駆動装置。
【請求項１３】
並列接続された複数の絶縁ゲート型半導体素子（１〜６）を駆動する複合ゲート駆動装置であって、
請求項１から１２のいずれかに記載のゲート駆動装置を複数（１０Ａ、１０Ｂ、１０Ｃ）備え、
前記複数のゲート駆動装置は、それぞれ前記複数の絶縁ゲート型半導体素子の一部もしくは全部を駆動するように設けられた複合ゲート駆動装置。
【請求項１４】
前記複数のゲート駆動装置の通信回路（４０Ａ、４０Ｂ、４０Ｃ）は、いずれかから出力される前記異常検出信号に基いて前記複数の絶縁ゲート型半導体素子の全部をオフ動作させるように接続された請求項１３に記載の複合ゲート駆動装置。
【請求項１５】
前記複数のゲート駆動装置は、給電経路に直列に介在する通電制御スイッチ（９０Ａ、９０Ｂ）をそれぞれ備え、
前記複数のゲート駆動装置のうち、一つのゲート駆動装置において前記異常検出回路が前記異常検出信号を出力すると、前記通信回路から前記通信路を介して他の残りのゲート駆動装置に設けられた前記通電制御スイッチをオフさせて断電する請求項１３に記載の複合ゲート駆動装置。
【請求項１６】
前記複数のゲート駆動装置のうち一つをマスター・ゲート駆動装置（１０Ａ）とし、他のゲート駆動装置をスレーブ・ゲート駆動装置（１０Ｂ）として設定し、
前記スレーブ・ゲート駆動装置は、前記異常検出回路の動作を停止した状態で使用する請求項１３に記載の複合ゲート駆動装置。
【請求項１７】
前記複数のゲート駆動装置のうち、
前記異常検出回路が絶縁ゲート型半導体素子の異常状態を検出しているゲート駆動装置は、異常状態を検出していない時のゲートオフ動作と異なるゲート電圧立ち下げ速度で前記絶縁ゲート型半導体素子をオフ動作させ、
前記異常検出回路が絶縁ゲート型半導体素子の異常状態を検出していないゲート駆動装置は、異常状態を検出していない時のゲートオフ動作と同じゲート電圧立ち下げ速度で前記絶縁ゲート型半導体素子をオフ動作させる請求項１３から１６のいずれか一項に記載の複合ゲート駆動装置。
【請求項１８】
前記複数のゲート駆動装置のうち、
前記異常検出回路が絶縁ゲート型半導体素子の異常状態を検出しているゲート駆動装置は、異常状態を検出していない時のゲートオフ動作と同じゲート電圧立ち下げ速度で前記絶縁ゲート型半導体素子をオフ動作させ、
前記異常検出回路が絶縁ゲート型半導体素子の異常状態を検出していないゲート駆動装置は、異常状態を検出していない時のゲートオフ動作と異なるゲート電圧立ち下げ速度で前記絶縁ゲート型半導体素子をオフ動作させる請求項１３から１６のいずれか一項に記載の複合ゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動装置および複合ゲート駆動装置に関する。
【背景技術】
【０００２】
近年、ＰＨＶ（Plug-in Hybrid Vehicle ：プラグインハイブリッド自動車）やＥＶ（Electric Vehicle ：電気自動車）の普及により、車両駆動のための電気系統において大電流化ニーズが高まっている。この場合、モータなどの負荷への通電経路には、大電流に対応するように半導体パワー素子として絶縁ゲート型半導体素子を複数個並列で使用する形態が採用されている。
【０００３】
ところで、並列接続した複数個の絶縁ゲート型半導体素子を駆動制御するゲート駆動装置としての駆動ＩＣは、従来では２から３個の半導体素子を並列駆動するものが一般的である。これは、４個以上の半導体素子の並列使用形態がレアケースであるため、専用の駆動ＩＣを製造することがコスト的に見合わないものであったからである。
【０００４】
このため、１個の駆動ＩＣで対応できる個数を超える半導体素子を並列駆動する場合には、複数の駆動ＩＣを用いる構成を採用することとなる。ところが、一つの駆動ＩＣが受け持つ半導体素子については、異常発生時にオフさせるなどの対応が可能であるが、残りの半導体素子については放置されるため、異常検出の保護動作ができなかったり、精度低下や保護動作遅延が大きくなるという課題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−２３０３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、ゲート駆動装置を複数個用いる構成とする場合に、絶縁ゲート型半導体素子の保護を確実に実施できるようにしたゲート駆動装置および複合ゲート駆動装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載のゲート駆動装置は、並列接続された複数の絶縁ゲート型半導体素子の一部もしくは全部を駆動するゲート駆動装置であって、外部から与えられる制御信号に応じて前記複数の絶縁ゲート型半導体素子の一部もしくは全部のゲートを駆動するゲート駆動回路と、前記絶縁ゲート型半導体素子および内部回路の少なくとも一方の異常状態を検出して異常検出信号を出力する異常検出回路と、前記異常検出回路により前記異常検出信号が出力された場合に、通信路を介して外部に送信し、外部から前記通信路を介して送信される異常検出信号を受信し、いずれかの前記異常検出信号に応じて前記複数の絶縁ゲート型半導体素子の一部もしくは全部をオフ動作させる通信回路とを備える。
【０００８】
上記構成を採用することにより、ゲート駆動回路は、外部から与えられる制御信号に応じて複数の絶縁ゲート型半導体素子の一部もしくは全部のゲートを駆動する。このとき、異常検出回路は、絶縁ゲート型半導体素子の異常状態もしくは内部回路で発生する異常状態を検出すると、異常検出信号を出力する。通信回路は、異常検出回路により異常検出信号が出力された場合、もしくは通信路を介して外部から異常検出信号を受信すると、複数の絶縁ゲート型半導体素子の一部もしくは全部をオフ動作させる。
【０００９】
そして、上記のように構成しているゲート駆動装置を複数個用いてさらに多くの個数を並列接続した絶縁ゲート型半導体素子を駆動することができる。各ゲート駆動装置を用いて駆動可能な個数の絶縁ゲート型半導体素子を駆動するように構成し、これによってすべての絶縁ゲート型半導体素子を駆動することができる。
【００１０】
この構成において、いずれかの絶縁ゲート型半導体素子に過電流が流れる異常状態となったり、いずれかのゲート駆動装置の内部で異常状態が発生した場合には、自己が駆動制御している絶縁ゲート型半導体素子について、異常検出回路から出力される異常検出信号、あるいは通信路を介して他のゲート駆動装置から送信される異常検出信号に応じてオフ駆動することができるようになる。この結果、複数のゲート駆動装置により制御する場合でも、いずれかで異常が発生したときにはすべての絶縁ゲート型半導体素子をオフ駆動させることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態を示すゲート駆動装置の構成図
【図２】複合ゲート駆動装置の構成図
【図３】作用説明図
【図４】絶縁ゲート型半導体素子の使用形態の説明図
【図５】第２実施形態を示す複合ゲート駆動装置の構成図
【図６】作用説明図
【図７】第３実施形態を示す複合ゲート駆動装置の構成図
【図８】第４実施形態を示す複合ゲート駆動装置の構成図
【図９】第５実施形態を示す複合ゲート駆動装置の構成図
【図１０】第６実施形態を示す複合ゲート駆動装置の構成図
【図１１】第７実施形態を示すゲート駆動装置の構成図
【図１２】複合ゲート駆動装置の構成図
【図１３】第８実施形態を示す複合ゲート駆動装置の構成図
【図１４】第９実施形態を示す複合ゲート駆動装置の構成図
【図１５】第１０実施形態を示す複合ゲート駆動装置の構成図
【図１６】第１１実施形態を示すゲート駆動回路の電気的構成図
【図１７】タイムチャート
【図１８】オフ駆動制御のパターンと内容の説明図
【図１９】第１２実施形態を示す異常検出回路の電気的構成図
【図２０】作用説明図
【図２１】第１３実施形態を示す複合ゲート駆動装置の構成図
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図４を参照して説明する。
図１に示しているように、この実施形態においてはゲート駆動装置１０として、単独使用において駆動対象となる複数個の絶縁ゲート型半導体素子は、例えば２個のＩＧＢＴ（Insulated Gate Bipolar Transistor）１、２を、コレクタ−エミッタ間を共通にして並列に接続した状態で使用可能に構成されたものである。また、各ＩＧＢＴ１、２のそれぞれには、センスエミッタが形成されており、ゲート端子Ｇ１、Ｇ２、電流検出端子Ａ１、Ａ２が設けられている。
【００１３】
ゲート駆動装置１０は、外部と絶縁された状態の高圧領域に配置される。ゲート駆動装置１０は、２個のＩＧＢＴ１、２を駆動するように構成されたもので、内部にゲート駆動回路２０、異常検出回路３０および通信回路４０を備える。ゲート駆動回路２０は、２個のＩＧＢＴ１、２を駆動するためのゲートオン回路２１およびゲートオフ回路２２を備える。ゲート駆動回路２０は、入力端子Ｓ１を介して外部から制御信号Ｓｃが入力される。
【００１４】
ゲート駆動回路２０は、ＩＧＢＴ１および２のそれぞれに対応して出力端子Ｃ１、Ｃ２を介して各ゲート端子Ｇ１、Ｇ２にゲート駆動信号を出力してオンオフの駆動制御を行う。また、ゲート駆動回路２０は、異常検出信号が入力されると、ＩＧＢＴ１および２をオン駆動している場合にはオフ駆動してこの後オフ状態を保持する。また、ゲート駆動回路２０は、異常検出信号が入力されたときに、ＩＧＢＴ１および２を駆動していない場合には、その後のオン駆動をしないでオフ状態を保持する。
【００１５】
異常検出回路３０は、ＩＧＢＴ１、２の電流検出端子Ａ１、Ａ２から出力される信号に基づいて過電流異常を検出するとともに、ゲート駆動装置１０内部回路における異常状態を検出して異常検出信号を出力する。異常検出回路３０の入力端子Ｄ１、Ｄ２はそれぞれＩＧＢＴ１、２の電流検出端子Ａ１、Ａ２に接続される。異常検出回路３０は、ＩＧＢＴ１あるいは２の異常状態を検出したり、装置の内部回路の異常を検出すると、ゲート駆動回路２０に異常検出信号を出力するとともに、出力端子Ｐ１を介して外部に異常検出信号Ｓｘを出力する。
【００１６】
通信回路４０は、出力回路４１および受信回路４２を備える。通信回路４０は、通信端子Ｔ１を介して外部の通信路ＣＰに接続され、この通信路ＣＰに接続される他のゲート駆動回路の通信回路と通信を行う。この場合、通信回路４０は、異常検出回路３０が出力する異常検出信号を出力回路４１から通信路ＣＰに出力し、通信路ＣＰから送信される異常検出信号を受信回路４２により受信する。
【００１７】
なお、上記したゲート駆動装置１０は、２個のＩＧＢＴ１、２を駆動する場合には、単独で使用することができ、この場合には、通信回路４０は使用することはない。ゲート駆動装置１０を単独で使用する場合には、外部から制御信号Ｓｃが入力されることに応じて、ゲート駆動回路２０によりＩＧＢＴ１、２をオン駆動もしくはオフ駆動をする。また、異常検出回路３０により異常検出信号が出力されると、ＩＧＢＴ１、２をオフ駆動もしくはオフ状態を保持する。
【００１８】
これに対して、複数個の半導体素子として、３個以上のＩＧＢＴを並列に接続した状態で使用する場合には、ゲート駆動装置１０を複数個使用することで、駆動制御をすることができる。
【００１９】
図２は、並列接続した複数個の絶縁ゲート型半導体素子として、４個のＩＧＢＴ１〜４を並列に接続した状態の半導体素子部１００を駆動する場合の構成を示している。この場合には、上記したゲート駆動装置１０を２個使用した複合ゲート駆動装置２００を構成している。２個のゲート駆動装置１０Ａ、１０Ｂは同じ構成のものを並列に接続して使用している。
【００２０】
図１で説明した各構成について、各ゲート駆動装置１０Ａ、１０Ｂの構成では、それぞれ添字Ａ、Ｂを付して示している。また、各ゲート駆動装置１０Ａ、１０Ｂの各端子は、ゲート駆動装置１０Ａ、１０Ｂの順に、入力端子Ｓ１、Ｓ２、異常検出出力端子Ｐ１、Ｐ２、出力端子Ｃ１〜Ｃ４、入力端子Ｄ１〜Ｄ４、通信端子Ｔ１、Ｔ２としている。また、これらのゲート駆動装置１０Ａ、１０Ｂは、外部と絶縁された状態で高圧領域に配置され、且つ同じ絶縁領域に配置されたものである。
【００２１】
半導体素子部１００の各ＩＧＢＴ１〜４は、コレクタが共通に接続され、ゲートはそれぞれゲート端子Ｇ１〜Ｇ４に接続されている。また、各ＩＧＢＴ１〜４のエミッタは共通に接続され、センスエミッタはそれぞれ電流検出抵抗１ａ〜４ａを介してエミッタに共通に接続されている。各ＩＧＢＴ１〜４のセンスエミッタと電流検出抵抗１ａ〜４ａとの共通接続点は、電流検出端子Ａ１〜Ａ４に接続されている。
【００２２】
２つのゲート駆動装置１０Ａ、１０Ｂの入力端子Ｓ１、Ｓ２は共通に接続され、制御信号Ｓｃが入力される。出力端子Ｐ１、Ｐ２は、それぞれのゲート駆動装置１０Ａ、１０Ｂの異常検出信号Ｓｘを外部に出力する。出力端子Ｃ１〜Ｃ４は、半導体素子部１００のゲート端子Ｇ１〜Ｇ４にそれぞれ接続される。入力端子Ｄ１〜Ｄ４は半導体素子部１００の電流検出端子Ａ１〜Ａ４にそれぞれ接続される。２つのゲート駆動装置１０Ａ、１０Ｂの通信端子Ｔ１、Ｔ２は、通信路ＣＰを介して接続されている。
【００２３】
上記構成によれば、複合ゲート駆動装置２００は、外部からゲート駆動の制御信号Ｓｃが入力されると、次のように動作する。制御信号Ｓｃは、ゲート駆動装置１０Ａ、１０Ｂの入力端子Ｓ１、Ｓ２に入力されると、ゲート駆動回路２０Ａ、２０Ｂは、ゲートオン回路２１ＡによりＩＧＢＴ１、２を駆動し、ゲートオン回路２１ＢによりＩＧＢＴ３、４を駆動する。これにより、４個のＩＧＢＴ１〜４がオン動作されるようになる。
【００２４】
各ＩＧＢＴ１〜４は、それぞれゲート駆動装置１０Ａ、１０Ｂの異常検出回路３０Ａ、３０Ｂによりエミッタ電流が検出されている。ＩＧＢＴ１〜４のオン駆動中に、ＩＧＢＴ１または２に過電流が流れると、センスエミッタに接続された抵抗１ａ、１ｂの電圧によってゲート駆動装置１０Ａの異常検出回路３０Ａが閾値以上の電流を検出すると、過電流が流れたことを判断して異常検出信号を出力する。
【００２５】
ゲート駆動装置１０Ａにおいては、異常検出回路３０Ａから異常検出信号が出力されたことに応じて、ゲート駆動回路２０Ａのゲートオフ回路２２ＡはＩＧＢＴ１および２を共にオフ動作させ、通信回路４０Ａの出力回路４１Ａは異常検出信号を通信端子Ｔ１から通信路ＣＰに出力する。
【００２６】
これにより、ゲート駆動装置１０Ｂにおいては、通信回路４０Ｂの受信回路４２Ｂが通信路ＣＰから通信端子Ｔ２を介して異常検出信号を受信すると、異常検出回路３０Ｂは、これに応じてゲート駆動回路２０Ｂのゲートオフ回路２２ＢによりＩＧＢＴ３および４を共にオフ駆動させるようになる。
【００２７】
この結果、ゲート駆動装置１０Ａによる駆動制御の対象となっているＩＧＢＴ１、２のうちのいずれかに過電流が流れた場合において、ＩＧＢＴ１、２をオフさせるとともに、ゲート駆動装置１０Ｂに通信路ＣＰを介して異常検出信号を伝えることができる。これによって、ゲート駆動装置１０ＢによってＩＧＢＴ３、４もオフ動作させることができるようになる。
【００２８】
また、上記のようなゲート駆動装置１０Ａおよび１０Ｂによる連携動作については、ＩＧＢＴ３または４に過電流が流れた場合においても、同様にしてゲート駆動装置１０Ｂがこれを検出してＩＧＢＴ３、４をオフ動作させると共に、通信路ＣＰを介してゲート駆動装置１０Ａ側に異常検出信号を送信する。これによって、ゲート駆動装置１０ＡによりＩＧＢＴ１、２をオフ動作させることができる。
【００２９】
さらに、ＩＧＢＴ１〜４のいずれかに過電流が流れた場合だけでなく、ゲート駆動装置１０Ａあるいは１０Ｂの内部回路において異常が発生した場合においても、異常検出回路３０Ａあるいは３０Ｂがこれを検出すると、前述と同様にして、他方のゲート駆動回路１０Ｂあるいは１０Ａ側に異常検出信号を送信することで、すべてのＩＧＢＴ１〜４をオフ動作させることができる。
【００３０】
次に、上記のように構成したゲート駆動装置１０（１０Ａ、１０Ｂ）は、使い方としては、例えば図３に示すように、ゲート駆動回路２０のゲートオン回路２１によるゲートオン駆動の機能（第１機能）、ゲートオフ回路２２によるゲートオフ駆動の機能（第２機能）、異常検出回路３０による異常検出機能（第３機能）について、さまざまな条件で選択的に使用することもできる。
【００３１】
上記した実施形態では、ゲート駆動装置１０の３つの機能（第１〜第３機能）を使う第１条件に対応している。第２条件から第４条件は、第３機能である異常検出機能を使うが、第２機能を使わないか、第１機能を使わないか、あるいは第１、第２機能を共に使わない条件としている。第５条件から第７条件は、第３機能を使用しないもので、第１、第２機能を共に使うか、第２機能を使わないか、第１機能を使わない条件としている。
【００３２】
上記した条件のうち、第１および第５条件はオンオフ駆動能力が大となり、第２および第６条件はオン駆動能力が大となり、第３および第７条件はオフ駆動能力が大となる。また、第４条件は並列駆動するゲート駆動装置間の駆動ばらつきを無くすことができる。また、第１条件から第４条件は、異常検出を全半導体素子に対して実施できるので、精度良く制御することができ、第５条件から第７条件は、異常検出の回路を簡略化することができる。
【００３３】
また、上記した実施形態では、絶縁ゲート型半導体素子として、ＩＧＢＴ１〜４を用いるものとしているが、この場合において、絶縁ゲート型半導体素子としては、ＭＯＳＦＥＴを用いることもできるし、素子を形成する材料として、Ｓｉ素子（シリコン素子）以外にＳｉＣ素子（炭化シリコン素子）を用いることができる。
【００３４】
例えば、ＳｉＣ素子は、現状では高価であるが小電流領域で使用する場合には損失が小さくなるメリットがあるので、Ｓｉ素子との組合せで使用することも有効な使用形態となる。図４は、２個以上の絶縁ゲート型半導体素子を並列接続して使用する形態において、Ｓｉ素子とＳｉＣ素子の組合せについて示している。
【００３５】
図４において、条件１および２は、Ｓｉ素子だけあるいはＳｉＣ素子だけを２個以上で使用する場合を示している。条件３から６は、ＳｉＣ素子を１個使用し、Ｓｉ素子を１個、２個、３個、４個以上使用することで、合計２個、３個、４個、５個以上の素子を並列駆動する条件を示している。条件７から１０は、ＳｉＣ素子を２個使用し、Ｓｉ素子を１個、２個、３個、４個以上使用することで、合計３個、４個、５個、６個以上の素子を並列駆動する条件を示している。
【００３６】
上記の構成においては、絶縁ゲート型半導体素子として、ＭＯＳＦＥＴを用いる場合、ＩＧＢＴを用いる場合、混合で用いる場合などの組合せ条件が可能であり、２個以上の絶縁ゲート型半導体素子を並列接続する様々な使用形態に適用することができるものである。
【００３７】
このような第１実施形態では、ゲート駆動装置１０には、通信回路４０を設け、異常検出回路３０が異常を検出すると出力回路４１から通信路ＣＰに異常検出信号を出力し、通信路ＣＰを介して受信回路４２により異常検出信号を受け付けるようにした。そして、２個のゲート駆動装置１０Ａ、１０Ｂを用いて、並列接続した４個のＩＧＢＴ１〜４のうちのそれぞれ２個ずつを分担して駆動制御する構成とした。
【００３８】
これにより、いずれかのＩＧＢＴ１〜４に過電流が流れた場合、あるいは異常が発生した場合でも、ゲート駆動装置１０Ａ、１０Ｂは、通信回路４０Ａ、４０Ｂによりその状態を受信できるので、すべてのＩＧＢＴ１〜４をオフさせることができる。
【００３９】
また、２個のゲート駆動装置１０Ａ、１０Ｂが外部と絶縁された高圧領域に配置される構成であっても、両者の間に通信路ＣＰを接続して通信を行うので、同じ絶縁領域を介して通信をすることが可能である。これによって、絶縁通信手段などを追加することなく、ゲート駆動装置１０Ａ、１０Ｂ間で通信することが可能となり、コストアップを抑えた構成で高速に通信をすることができる。
【００４０】
なお、上記実施形態では、ゲート駆動装置１０は、２個のＩＧＢＴ１、２（３、４）を駆動制御する構成のものを示したが、３個の絶縁ゲートゲート型半導体素子を駆動制御する構成とすることもできる。この場合には、４個以上の絶縁ゲートゲート型半導体素子を並列接続する構成の場合に、２個以上のゲート駆動装置を用いることで、上記したのと同様の効果を得ることができる。
【００４１】
（第２実施形態）
図５および図６は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、複合ゲート駆動装置２０１は、２個のゲート駆動装置１０Ａおよび１０Ｂの通信端子Ｔ１、Ｔ２間を接続している通信路ＣＰを直流電源ＤＣにプルアップした状態として使用する構成である。
【００４２】
図５に示すように、通信路ＣＰは抵抗要素としてのプルアップ抵抗５０を介して固定電位としての直流電源ＤＣに接続されている。また、ゲート駆動装置１０Ａ、１０Ｂの通信回路４０Ａ、４０Ｂにおいては、出力回路４１Ａ、４１Ｂと受信回路４２Ａ、４２Ｂが次のように構成される。以下、通信回路４０Ａ、４０Ｂは同じ回路構成であるので、通信回路４０Ａを代表して説明する。
【００４３】
通信回路４０Ａの出力回路４１Ａは、スイッチング素子としてＮチャンネル型のＭＯＳＦＥＴ４３および駆動回路４４を主体として構成されている。ＭＯＳＦＥＴ４３のドレインは通信端子Ｔ１に接続され、ソースはグランド側に接続されている。ＭＯＳＦＥＴ４３のゲートは駆動回路４４から駆動信号が与えられる。
【００４４】
ＭＳＯＦＥＴ４３は、オフ状態においては、ドレインがオープン状態となり、この状態では、通信端子Ｔ１は、直流電源ＤＣにプルアップされたハイレベルの状態となる。出力回路４１Ａは、異常が発生していない状態では、ＭＯＳＦＥＴ４３がオフ状態である。そして、異常検出回路３０Ａから異常検出信号が出力されると、これに応じて駆動回路４４がＭＯＳＦＥＴ４３のゲートに駆動信号を出力してオンさせる。これにより、ＭＯＳＦＥＴ４３のドレインはローレベルとなり、通信端子Ｔ１を介して通信路ＣＰをローレベルにする。
【００４５】
通信回路４０Ａの受信回路４２Ａは、コンパレータ４５を主体として構成されている。コンパレータ４５の反転入力端子は通信端子Ｔ１に接続され、非反転入力端子は判定閾値電圧が与えられる。コンパレータ４５は、通信端子Ｔ１がローレベルになると、ハイレベルの異常検出信号を出力する。
【００４６】
上記構成の作用について、図６も参照して説明する。なお、この説明では、通信回路４０Ａおよび４０Ｂの動作を主体として説明する。第１実施形態と同様にして、ゲート駆動装置１０Ａおよび１０Ｂにより４つのＩＧＢＴ１〜４を駆動している状態で、異常が検出されていない状態では、出力回路４１ＡはＭＯＳＦＥＴ４３がオフ状態となっており、ＭＯＳＦＥＴ４３のドレインはオープン状態である。
【００４７】
これにより、図６の１段目に示すように、通信路ＣＰは直流電源ＤＣにプルアップされたハイレベル（Ｈｉｇｈ）の状態となり、これは異常が発生していない正常状態に相当する。また、この正常状態では、受信回路４２Ａは、通信端子Ｔ１がハイレベルであることから、コンパレータ４５はローレベルの出力状態つまり異常を検出していない状態となっている。
【００４８】
この状態において、例えばＩＧＢＴ１または２に過電流が流れた場合あるいはゲート駆動装置１０Ａの内部回路で異常が発生した場合には、異常検出回路３０Ａがこれを検出して異常検出信号を出力する。これに応じてゲートオフ回路２２Ａは、ＩＧＢＴ１および２を共にオフ動作させる。
【００４９】
また、異常検出信号が出力されたことで、図６の２段目に示すように、通信回路４０Ａの出力回路４１Ａにおいては、ＭＯＳＦＥＴ４３をオンさせて通信端子Ｔ１をローレベルに反転させる。この状態では、通信路ＣＰはローレベルになり、異常検出信号が送信された状態となる。
【００５０】
一方、ゲート駆動装置１０Ｂにおいては、通信路ＣＰを介して通信端子Ｔ２がローレベルになることから、図６の３段目に示すように、受信回路４２Ｂの入力レベルがＬｏｗとなってコンパレータ４５はハイレベルの異常検出信号を出力するようになる。この結果、前述同様に、ゲートオフ回路２２ＢはＩＧＢＴ３および４をオフ動作させる。
【００５１】
以上の動作は、ＩＧＢＴ３または４に過電流が流れた場合あるいはゲート駆動装置１０Ｂの内部回路で異常が発生した場合においても、ゲート駆動回路１０Ａと１０Ｂが入れ替わることを除いて、通信路ＣＰを通じて異常検出信号が授受されるので、同様の動作を実行してすべてのＩＧＢＴ１〜４がオフ動作される。
【００５２】
したがって、このような第２実施形態によっても、第１実施形態と同様の作用効果を得ることができる。また、通信路ＣＰをプルアップさせた状態とし、出力回路４１Ａ、４１ＢをＮチャンネル型のＭＳＯＦＥＴ４３を用いているので、異常検出時にＭＯＳＦＥＴ４３をオンさせることで通信路ＣＰに異常検出信号としてローレベルに設定することができる。
【００５３】
（第３実施形態）
図７は第３実施形態を示すもので、この実施形態においては、３個のＩＧＢＴ１〜３を並列に接続した状態の半導体素子部１０１を駆動する場合の構成を示している。前述した２個のゲート駆動装置１０Ａおよび１０Ｂを使用した複合ゲート駆動装置２０２を構成している。
【００５４】
２個のゲート駆動装置１０Ａ、１０Ｂは、ゲート駆動回路２０Ａ、２０Ｂにより３個のＩＧＢＴ１〜３に対して共通にオン駆動およびオフ駆動をするように配線している。ここでは、２つのゲートオン回路２１Ａ、２１Ｂの出力端子は、いずれも端子Ｃａ、Ｃｃから接続回路６０を介して３個のＩＧＢＴ１〜３のゲートＧ１〜Ｇ３に接続される。同様に、２つのゲートオフ回路２２Ａ、２２Ｂの出力端子は、いずれも端子Ｃｂ、Ｃｄから接続回路６０を介して３個のＩＧＢＴ１〜３のゲートＧ１〜Ｇ３に接続される。
【００５５】
なお、この実施形態においては、ゲート駆動装置１０Ａにおいて、２個の絶縁ゲート型半導体素子のそれぞれに対応して設けられた出力端子Ｃ１、Ｃ２は、ゲートオン回路２１Ａのオン出力を統合した出力端子Ｃａとし、且つ、ゲートオフ回路２２Ａのオフ出力を統合した出力端子Ｃｂとしている。同様に、ゲート駆動装置１０Ｂにおいて、２個の絶縁ゲート型半導体素子のそれぞれに対応して設けられた出力端子Ｃ３、Ｃ４は、ゲートオン回路２１Ｂのオン出力を統合した出力端子Ｃｃとし、且つ、ゲートオフ回路２２Ｂのオフ出力を統合した出力端子Ｃｄとしている。
【００５６】
接続回路６０は、出力端子Ｃａからゲート抵抗６ａ〜６ｃをそれぞれに介してＩＧＢＴ１〜３のゲートＧ１〜Ｇ３に接続され、出力端子Ｃｂからゲート抵抗７ａ〜７ｃをそれぞれに介してＩＧＢＴ１〜３のゲートＧ１〜Ｇ３に接続されている。また、接続回路６０は、出力端子Ｃｃからゲート抵抗８ａ〜８ｃをそれぞれに介してＩＧＢＴ１〜３のゲートＧ１〜Ｇ３に接続され、出力端子Ｃｄからゲート抵抗９ａ〜９ｃをそれぞれに介してＩＧＢＴ１〜３のゲートＧ１〜Ｇ３に接続されている。
【００５７】
なお、接続回路６０に用いるゲート抵抗６ａ〜６ｃ、８ａ〜８ｃは、３個のＩＧＢＴ１〜３がすべてオン動作した際に、所定のゲート抵抗となるように抵抗値が調整された状態で設けられている。
【００５８】
また、半導体素子部１０１の電流検出端子Ａ１、Ａ２は、ゲート駆動装置１０Ａの入力端子Ｄ１、Ｄ２にそれぞれ接続され、電流検出端子Ａ３は、ゲート駆動装置１０Ｂの入力端子Ｄ３に接続される。なお、ゲート駆動装置１０Ｂの入力端子Ｄ４は未使用となる。
【００５９】
上記構成によれば、２個のゲート駆動装置１０Ａ、１０Ｂを並列で使用する場合において、個別にＩＧＢＴ１〜３を駆動する場合に比べて、それぞれの特性のばらつきなどがある場合でも、すべてのＩＧＢＴ１〜３がオンした際に所定のゲート抵抗となるように設定されているので、電流アンバランスが発生しにくく、また、ＩＧＢＴ１〜３のオンタイミングがずれることを解消することができる。これにより、３個のＩＧＢＴ１〜３に流れる電流のバランスが良好となる。
【００６０】
なお、上記構成においては、オフ動作についても、２個のゲート駆動装置１０Ａ、１０Ｂのゲートオフ回路２２Ａ、２２Ｂにより共通に接続することで、同時にオフ動作を行わせるようにしているが、オフ動作については、ＩＧＢＴ１〜３を個別にオフ動作させるように構成することもできる。
【００６１】
このような第３実施形態によれば、複数のゲート駆動装置１０Ａ、１０Ｂにより、すべてのＩＧＢＴ１〜３を同時に駆動するように接続回路６０を介して接続する構成としたので、安定した並列駆動をすることができる。また、異常発生時には前述と同様にして、通信路ＣＰを通じて異常検出信号を授受することができるので、すべてのＩＧＢＴ１〜３をオフ動作させることができる。
【００６２】
（第４実施形態）
図８は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、異常時にゲートオフ駆動をする機能を通信回路４０の出力回路４１を兼用する構成としている。
【００６３】
すなわち、図８において、複合ゲート駆動装置２０３は、２個のゲート駆動装置１０Ａ、１０Ｂにより半導体素子部１００を構成する４個のＩＧＢＴ１〜４を駆動制御する。この場合、各ゲート駆動装置１０Ａ、１０Ｂは、それぞれ出力端子Ｃ１〜Ｃ４からゲート抵抗７１〜７４をそれぞれ介してＩＧＢＴ１〜４のゲートＧ１〜Ｇ４に接続される。
【００６４】
出力端子Ｃ１〜Ｃ４とゲート抵抗７１〜７４との各接続点は、オフ回路５１および抵抗５２を直列に介して通信路ＣＰに共通に接続されている。オフ回路５１は、各出力端子Ｃ１〜Ｃ４側から順方向に接続されるダイオードＤと抵抗Ｒとの直列回路を抵抗Ｒ側において共通に接続した回路で、通信路ＣＰ側からゲートＧ１〜Ｇ４への導通を阻止するダイオード機能を備えるものである。
【００６５】
ゲート駆動装置１０Ａ、１０Ｂにおいては、新たにゲート電圧検出回路８０Ａ、８０Ｂをそれぞれ設けるとともに、通信回路４０Ａ、４０Ｂに、判定部４６を備えた構成としている。ゲート電圧検出回路８０Ａは、出力端子Ｃ１、Ｃ２により２個のＩＧＢＴ１、２のゲート電圧をモニタしており、検出電圧を通信回路４０Ａの判定部４６に出力する。同様に、ゲート電圧検出回路８０Ｂは、出力端子Ｃ３、Ｃ４により２個のＩＧＢＴ３、４のゲート電圧をモニタしており、検出電圧を通信回路４０Ｂの判定部４６に出力する。
【００６６】
通信回路４０Ａ、４０Ｂの各判定部４６は、それぞれ異常検出回路３０Ａ、３０Ｂから異常検出信号が入力されるとともに、受信回路４２Ａ、４２Ｂから通信路ＣＰを介して入力される異常検出信号が入力される。また、この実施形態では、判定部４６は、ゲート電圧検出回路８０Ａ、８０Ｂからゲート電圧の検出信号が入力される。判定部４６は、上記した異常検出信号やゲート電圧の異常が発生した場合には、出力回路４１Ａ、４１Ｂにオフ駆動信号を出力してＭＯＳＦＥＴ４３をオンさせる。
【００６７】
次に、上記構成の作用について説明する。前述同様にして、入力端子Ｓ１、Ｓ２から制御信号Ｓｃが入力されると、ゲート駆動回路２０Ａおよび２０Ｂにおいては、出力端子Ｃ１〜Ｃ４からＩＧＢＴ１〜４のゲートＧ１〜Ｇ４にハイレベルの駆動信号を出力する。これにより、ＩＧＢＴ１〜４はオン動作されるとともに、オフ回路５１を介して通信路ＣＰがハイレベルの状態に保持されるようになる。
【００６８】
また、この状態で、ＩＧＢＴ１〜４の動作およびゲート駆動装置１０Ａ、１０Ｂに異常が発生していない場合には、通信回路４０Ａ、４０Ｂは、出力回路４１Ａ、４１ＢのＭＯＳＦＥＴ４３をオフ状態に保持しているので、通信路ＣＰはハイレベルの状態が保持される。
【００６９】
そして、この状態において、異常検出回路３０Ａあるいは３０Ｂにおいて異常検出信号が出力された場合には、通信回路４０Ａあるいは４０Ｂの判定部４６において、出力回路４１Ａあるいは４１Ｂに異常検出信号を出力する信号を出力する。出力回路４１Ａあるいは４１Ｂにおいては、駆動回路４４に与えられる信号に基いて、ＭＯＳＦＥＴ４３をオン動作させる。
【００７０】
これにより、ＭＯＳＦＥＴ４３のドレインがグランドレベルすなわちローレベルに変化するので、オフ回路５１を通じてＩＧＢＴ１〜４のゲートＧ１〜Ｇ４がすべてローレベルの電位となり、ＩＧＢＴ１〜４はオフ動作される。この結果、ゲート駆動回路２０Ａおよび２０Ｂから出力端子Ｃ１〜Ｃ４を介して出力していたオン駆動の信号は無効化される。
【００７１】
なお、判定部４６は、異常検出回路３０Ａあるいは３０Ｂにおいて異常検出信号が出力された場合には、ゲート駆動回路２０Ａあるいは２０Ｂにも異常が発生したことを示す信号を出力しており、ゲートオン回路２１Ａおよび２１Ｂは出力端子Ｃ１〜Ｃ４から出力していたハイレベルの駆動信号を停止し、ゲートオフ回路２２Ａ、２２Ｂによりオフ駆動の信号を出力するようになる。
【００７２】
このような第４実施形態によれば、ＩＧＢＴ１〜４のゲートＧ１〜Ｇ４を、オフ回路５１を介して通信路ＣＰに接続する構成としたので、異常検出回路３０Ａあるいは３０Ｂにおいて異常検出信号が出力された場合には、出力回路４１Ａ、４１Ｂにより通信路ＣＰをローレベルに反転させることでオフ回路５１を介してすべてのＩＧＢＴ１〜４を迅速にオフ動作させることができる。
【００７３】
（第５実施形態）
図９は第５実施形態を示すもので、以下、第４実施形態と異なる部分について説明する。複合ゲート駆動装置２０４を構成する２個のゲート駆動装置１０Ａ、１０Ｂにおいては、ゲート駆動回路２０Ａ、２０Ｂの構成として、ゲートオン回路２１Ａ、２１Ｂを設けており、ゲートオフ回路２２Ａ、２２Ｂは省略した構成である。
【００７４】
そして、ゲート駆動回路２０Ａ、２０Ｂは、通信回路４０Ａ、４０Ｂの出力回路４１Ａ、４１Ｂによりゲートオフ機能を兼用するようにしている。第４実施形態においては、通常動作におけるＩＧＢＴ１〜４のゲートオフ動作をゲートオフ回路２２Ａあるいは２２Ｂにより実施していたが、この実施形態では、常にオフ駆動は出力回路４１Ａ、４１Ｂにより通信路ＣＰおよびオフ回路５１を介してＩＧＢＴ１〜４のゲートＧ１〜Ｇ４にローレベルの信号を与えてオフ動作させる構成である。
したがって、このような第５実施形態によっても、第４実施形態と同様の作用効果を得ることができる。
【００７５】
（第６実施形態）
図１０は第６実施形態を示すもので、以下、複合ゲート駆動装置２０５について、第２実施形態と異なる部分について説明する。第２実施形態においては、通信路ＣＰを直流電源ＤＣによりプルアップする構成としていたのに対して、この実施形態では、外部のプルアップ電源を用いる必要は無く、ゲート駆動装置１０Ａ、１０Ｂの内部にプルアップ用の電源を備えた構成としている。
【００７６】
各ゲート駆動装置１０Ａ、１０Ｂは、通信回路４０Ａ、４０Ｂにおいて、プルアップ用の電源として電圧源回路４７を備えた構成としている。電圧源回路４７は、出力回路４１Ａ、４１ＢのＭＯＳＦＥＴ４３のドレインに接続されている。また、電圧源回路４７は、給電経路に電流制限回路４７ａを設けた構成としており、ＭＯＳＦＥＴ４３のオン状態でローレベルを確保するようにしている。
【００７７】
また、通信路ＣＰには抵抗５３を直列に介在させる構成として電圧源回路４７の安定化を図るようにしている。さらに、電圧源回路４７を安定化させるため、通信端子Ｔ１、Ｔ２は、それぞれグランドとの間に抵抗５４およびコンデンサ５５の直列回路を接続している。コンデンサ５５は安定化容量として機能する。なお、コンデンサ５５に直列に接続する抵抗５４は省略することもできる。
【００７８】
上記構成を採用することで、ゲート駆動装置１０Ａ、１０Ｂにより異常状態が検出されていない状態、すなわち出力回路４１Ａ、４１ＢのＭＯＳＦＥＴ４３がオフの状態では、通信路ＣＰは、電圧源回路４７によりハイレベルの状態にプルアップされる。ここで、通信路ＣＰに接続されるコンデンサ５５は、電圧源回路４７の電圧に充電された状態となっている。また、ゲート駆動装置１０Ａ、１０Ｂの各電圧源回路４７の出力電圧に若干のずれが有る場合でも、抵抗５３により電流が流れない状態に保持される。
【００７９】
そして、ＩＧＢＴ１〜４のいずれかに過電流が流れたり、あるいはゲート駆動装置１０Ａ、１０Ｂのいずれかにおいて異常が発生すると、異常検出回路３０Ａあるいは３０Ｂがこれを検出して異常検出信号を出力する。この結果、通信回路４０Ａあるいは４０Ｂの判定部４６において、出力回路４１Ａあるいは４１Ｂは、駆動回路４４を介してＭＯＳＦＥＴ４３をオン駆動する。この結果、ＭＯＳＦＥＴ４３のドレインがローレベルに反転するので、コンデンサ５５の電荷が放電されて通信路ＣＰはローレベルになる。
したがって、このような第６実施形態によっても第２実施形態と同様の効果を得ることができる。
【００８０】
（第７実施形態）
図１１および図１２は第７実施形態を示すもので、以下、第３実施形態と異なる部分について説明する。この実施形態では、第３実施形態で使用したスッチング素子部１０１に代えて、４個のＩＧＢＴ１〜４を並列接続した構成の半導体素子部１００を用いている。また、この実施形態では、第６実施形態で用いた電圧源回路４７を設けたゲート駆動装置１０Ａ、１０Ｂを適用している。
【００８１】
すなわち、ゲート駆動装置１０Ａを示す図１１において、ゲート駆動装置１０Ａ）は、図１０で示した構成と同様に、それぞれ通信回路４０Ａに電圧源回路４７が設けられている。また、電圧源回路４７には電流制限回路４７ａが設けられている。ゲート駆動装置１０Ｂについても同様に構成されている。
【００８２】
図１２に示すように、２個のゲート駆動装置１０Ａ、１０Ｂは、ゲート駆動回路２０Ａ、２０Ｂにより４個のＩＧＢＴ１〜４に対して共通にオン駆動およびオフ駆動をするように配線している。ここでは、２つのゲートオン回路２１Ａ、２１Ｂの出力端子は、いずれも端子Ｃａ、Ｃｃから接続回路６１を介して４個のＩＧＢＴ１〜４のゲートＧ１〜Ｇ４に接続される。同様に、２つのゲートオフ回路２２Ａ、２２Ｂの出力端子は、いずれも端子Ｃｂ、Ｃｄから接続回路６１を介して４個のＩＧＢＴ１〜４のゲートＧ１〜Ｇ４に接続される。
【００８３】
なお、この実施形態においては、ゲート駆動装置１０Ａにおいて、２個の絶縁ゲート型半導体素子のそれぞれに対応して設けられた出力端子Ｃ１、Ｃ２は、ゲートオン回路２１Ａのオン出力を統合した出力端子Ｃａとし、且つ、ゲートオフ回路２２Ａのオフ出力を統合した出力端子Ｃｂとしている。同様に、ゲート駆動装置１０Ｂにおいて、２個の絶縁ゲート型半導体素子のそれぞれに対応して設けられた出力端子Ｃ３、Ｃ４は、ゲートオン回路２１Ｂのオン出力を統合した出力端子Ｃｃとし、且つ、ゲートオフ回路２２Ｂのオフ出力を統合した出力端子Ｃｄとしている。
【００８４】
接続回路６１は、出力端子Ｃａからゲート抵抗６ａ〜６ｄをそれぞれに介してＩＧＢＴ１〜４のゲートＧ１〜Ｇ４に接続され、出力端子Ｃｂからゲート抵抗７ａ〜７ｄをそれぞれに介してＩＧＢＴ１〜４のゲートＧ１〜Ｇ４に接続されている。また、接続回路６１は、出力端子Ｃｃからゲート抵抗８ａ〜８ｄをそれぞれに介してＩＧＢＴ１〜４のゲートＧ１〜Ｇ４に接続され、出力端子Ｃｄからゲート抵抗９ａ〜９ｄをそれぞれに介してＩＧＢＴ１〜４のゲートＧ１〜Ｇ４に接続されている。
【００８５】
なお、接続回路６１に用いるゲート抵抗６ａ〜６ｄ、７ａ〜７ｄ、８ａ〜８ｄ、９ａ〜９ｄは、４個のＩＧＢＴ１〜４がすべてオン動作した際に、所定のゲート抵抗となるように設定されている。また、半導体素子部１００の電流検出端子Ａ１、Ａ２は、ゲート駆動装置１０Ａの入力端子Ｄ１、Ｄ２にそれぞれ接続され、電流検出端子Ａ３、Ａ４は、ゲート駆動装置１０Ｂの入力端子Ｄ３、Ｄ４にそれぞれ接続される。
【００８６】
ゲート駆動装置１０Ａおよび１０Ｂの各通信端子Ｔ１−Ｔ２間に接続される通信路ＣＰには、第６実施形態と同様に、抵抗５３、５４、コンデンサ５５などが接続されている。さらに、この実施形態では、異常時にゲートオフ駆動をする機能を通信回路４０Ａ、４０Ｂの出力回路４１Ａ、４１Ｂを兼用する構成としている。
【００８７】
４個のＩＧＢＴ１〜４のゲート端子Ｇ１〜Ｇ４は、オフ回路５１Ａを介して通信端子Ｔ１に接続され、オフ回路５１Ｂを介して通信端子Ｔ２に接続されている。なお、上記したオフ回路５１Ａ、５１Ｂは、オフ回路５１と同様に、各ゲート端子Ｇ１〜Ｇ４側から順方向に接続されるダイオードＤと抵抗Ｒとの直列回路を抵抗Ｒ側において共通に接続した回路である。
【００８８】
上記構成によれば、２個のゲート駆動装置１０Ａ、１０Ｂのそれぞれにより４個のＩＧＢＴ１〜４を一括して駆動するので、それぞれの特性のばらつきなどがある場合でも、すべてのＩＧＢＴ１〜４がオンした際に所定のゲート抵抗となるように設定することで電流アンバランスが発生しにくく、また、ＩＧＢＴ１〜４のオンタイミングがずれることを解消することができる。これにより、４個のＩＧＢＴ１〜４に流れる電流のバランスが良好となる。
【００８９】
また、通信路ＣＰを各ゲート駆動装置１０Ａ、１０Ｂの電圧源回路４７によりプルアップすることができ、外部電源によるプルアップをするための電源を用いる必要がない。
【００９０】
さらに、ＩＧＢＴ１〜４のいずれかに過電流が流れたり、あるいはゲート駆動装置１０Ａ、１０Ｂのいずれかにおいて異常が発生すると、異常検出回路３０Ａあるいは３０Ｂがこれを検出して異常検出信号を出力する。この結果、通信回路４０Ａあるいは４０Ｂの判定部４６において、出力回路４１Ａあるいは４１Ｂは、駆動回路４４を介してＭＯＳＦＥＴ４３をオン駆動する。この結果、ＭＯＳＦＥＴ４３のドレインがローレベルに反転するので、コンデンサ５５の電荷が放電されて通信路ＣＰはローレベルになる。この結果、オフ回路５１Ａあるいは５１Ｂのいずれかにより、すべてのＩＧＢＴ１〜４を迅速にオフ動作させることができる。
【００９１】
（第８実施形態）
図１３は第８実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、複合ゲート駆動装置２０７として例えば２個のゲート駆動装置１０Ａ、１０Ｂを用いて３個のＩＧＢＴ１〜３を並列接続した半導体素子部１０１を駆動制御する場合における有効な使用形態を提供するものである。
【００９２】
各ゲート駆動装置１０Ａ、１０Ｂは、前述したように、それぞれ２個の絶縁ゲート型半導体素子を独立して駆動し、異常を検出することができる構成である。この場合、２個のゲート駆動装置１０Ａ、１０Ｂを用いて３個のＩＧＢＴ１〜３を駆動する場合には、駆動能力として余剰端子が発生する。
【００９３】
この実施形態では、ゲート駆動装置１０Ａ、１０Ｂの構成として、上記のようにして発生する余剰端子のうち、異常検出回路３０Ａ、３０Ｂに他の用途に利用可能な構成を設けている。異常検出回路３０Ａ（３０Ｂ）には、各入力端子Ｄ１、Ｄ２（Ｄ３、Ｄ４）に対応して過電流などの異常判定をするためのコンパレータ３１、３２が設けられている。
【００９４】
２個のコンパレータ３１、３２のうち、余剰端子となる可能性のある入力端子Ｄ２（Ｄ４）から信号が入力されるコンパレータ３２には、未使用端子検出回路３３が並列に接続されている。未使用端子検出回路３３は、例えば入力端子Ｄ２（Ｄ４）が直流電源ＤＣにプルアップされた状態となっている場合には、これを検出してゲート駆動回路２０Ａ（２０Ｂ）に検出信号を出力する構成である。ゲート駆動回路２０Ａ（２０Ｂ）は、未使用端子検出回路３３から検出信号が入力されると、コンパレータ３２への給電を停止するように構成される。
【００９５】
上記構成を採用することで、ゲート駆動装置１０Ｂの入力端子Ｄ４が未使用のため未接続状態となる場合に、直流電源ＤＣにプルアップさせると、異常検出回路３０Ｂの未使用端子検出回路３３によりこれが検出される。この結果、未使用となるコンパレータ３２は、ゲート駆動回路２０Ｂにより給電が停止されるので、無駄な待機電力を使用しないようにすることができる。
【００９６】
このような第８実施形態によれば、異常検出回路３０Ａ、３０Ｂに、未使用端子検出回路３３を設ける構成とした。これにより、半導体素子部１０１を駆動制御する場合に、ゲート駆動装置１０Ａ、１０Ｂにおいて、入力端子Ｄ２、Ｄ４が未使用状態となるときに、これをプルアップさせることでコンパレータ３２への給電を停止して省電力を図ることができる。
【００９７】
なお、上記実施形態では、異常検出回路３０Ａ、３０Ｂにおける余剰端子について、対応回路の給電を停止して省電力を図る場合で説明したが、これに限らず、他の用途に用いることもできる。
【００９８】
例えば、未使用端子を次のような用途に積極的に利用することもできる。
（１）異常検出回路への入力端子Ｄ２、Ｄ４などの余剰端子を受信専用端子として利用する。
（２）ゲート駆動用の出力端子Ｃ２、Ｃ４などの余剰端子を他の機能のドライバとして利用する。
（３）制御信号の入力端子Ｓｃを速度送信信号の伝達などに利用する。
（４）実施形態では示していないが、温度検出用に設けられる端子の余剰端子を、半導体素子部の基板温度の測定、センス電流の測定、ゲート電圧の測定などに利用する。
【００９９】
（第９実施形態）
図１４は第９実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、複合ゲート駆動装置２０８として、２個のゲート駆動装置１０Ａ、１０Ｂを用いる構成において、異常が検出されたときにＩＧＢＴ１〜４をオフ動作させる場合に、電源を停止させるようにしている。
【０１００】
ゲート駆動装置１０Ａおよび１０Ｂのそれぞれは、給電経路に通電制御スイッチとしてのリレースイッチ９０Ａ、９０Ｂが設けられている。リレースイッチ９０Ａ、９０Ｂは常閉接点で、常にはオン状態であり、制御端子にオフ指令信号が与えられるとオフ状態に変化する構成である。リレースイッチ９０Ａの制御端子は、通信路ＣＰ２を介してゲート駆動装置１０Ｂの通信端子Ｔ２に接続される。また、リレースイッチ９０Ｂの制御端子は、通信路ＣＰ１を介してゲート駆動装置１０Ａの通信端子Ｔ１に接続される。なお、この実施形態においては、通信回路４０Ａ、４０Ｂは、出力回路４１Ａ、４１Ｂのみが使用され、受信回路４２Ａ、４２Ｂは使用しない。
【０１０１】
上記構成によれば、ゲート駆動装置１０Ａ、１０ＢによりＩＧＢＴ１〜４が駆動制御され、ＩＧＢＴ１〜４のいずれかに過電流が流れたり、あるいはゲート駆動装置１０Ａ、１０Ｂのいずれかにおいて異常が発生すると、異常検出回路３０Ａあるいは３０Ｂがこれを検出して異常検出信号を出力する。
【０１０２】
例えば、ゲート駆動装置１０Ａの異常検出回路３０Ａが異常を検出した場合には、自己が駆動制御しているＩＧＢＴ１、２をオフ動作させるとともに、通信回路４０Ａの出力回路４１Ａから通信路ＣＰ１を介してリレースイッチ９０Ｂをオフ動作させる。これにより、ゲート駆動装置１０Ｂは、駆動電源がオフされることで、オン駆動していたＩＧＢＴ３、４は自動的にオフ動作されるようになる。
【０１０３】
一方、ゲート駆動装置１０Ｂの異常検出回路３０Ｂが異常を検出した場合には、自己が駆動制御しているＩＧＢＴ３、４をオフ動作させるとともに、通信回路４０Ｂの出力回路４１Ｂから通信路ＣＰ２を介してリレースイッチ９０Ａをオフ動作させる。これにより、ゲート駆動装置１０Ａは、駆動電源がオフされることで、オン駆動していたＩＧＢＴ１、２は自動的にオフ動作されるようになる。
したがって、このような第９実施形態によっても第１実施形態と同様の効果を得ることができる。
【０１０４】
なお、上記実施形態では、通信回路４０Ａ、４０Ｂの受信回路４２Ａ、４２Ｂは実質的に機能していないので、給電を停止して省電力となるように構成することもできる。
【０１０５】
（第１０実施形態）
図１５は第１０実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、複合ゲート駆動装置２０９は、２個のゲート駆動装置１０Ａ、１０Ｂのうち、一方をマスター・ゲート駆動装置１０Ａとし、他方をスレーブ・ゲート駆動装置１０Ｂとして用いる構成を採用している。
【０１０６】
すなわち、例えば４個のＩＧＢＴ１〜４を並列接続した半導体素子部１００に対して、マスター・ゲート駆動装置１０ＡはＩＧＢＴ１、２を駆動制御し、スレーブ・ゲート駆動装置１０ＢはＩＧＢＴ３、４を駆動制御する。一方、マスター・ゲート駆動装置１０Ａは、ＩＧＢＴ１、２の過電流検出を行うが、スレーブ・ゲート駆動装置１０Ｂは、ＩＧＢＴ３、４の過電流検出を行わない。このため、マスター・ゲート駆動装置１０Ａは、通信回路４０Ａの受信回路４２Ａは使用しない。
【０１０７】
なお、マスター・ゲート駆動装置１０Ａの受信回路４２Ａや、スレーブ・ゲート駆動装置１０Ｂの異常検出回路３０Ｂおよび出力回路４１Ｂは、未使用であるから機能を停止することで省電力とすることができる。
【０１０８】
上記構成によれば、マスター・ゲート駆動装置１０Ａ側でＩＧＢＴ１および２の過電流を検出しており、これらのいずれかに過電流が流れた場合に、通信路ＣＰを介してスレーブ・ゲート駆動装置１０Ｂに異常検出信号を送信することで、すべてのＩＧＢＴ１〜４をオフ動作させることができる。
【０１０９】
なお、この使用形態では、４個のＩＧＢＴ１〜４のうち、ＩＧＢＴ１および２を主体として使用し、補助的にＩＧＢＴ３、４を使用するような場合に好適である。例えば、ＩＧＢＴ１、２を選択的に通常使用し、通電する電流レベルが大きい場合にＩＧＢＴ３あるいは４も追加で使用するような使用形態である。
【０１１０】
（第１１実施形態）
図１６〜１８は第１１実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動回路２０ｘとしてゲートオフ回路２２ｘを設ける構成としている。なお、この実施形態においては、ゲートオン回路２１およびゲートオフ回路２２ｘは、接続されるＩＧＢＴ１、２のそれぞれに対応して設けられる。
【０１１１】
図１６は、ゲート駆動回路２０ｘの構成中、例えばＩＧＢＴ１のゲートを駆動する出力端子Ｃ１に対応したゲートオフ回路２２ｘの構成を示している。なお、出力端子Ｃ２に対応するゲートオフ回路２２ｘも同様の構成である。ゲートオフ回路２２ｘは、２系統のオフ回路２２ａ、２２ｂを備える構成である。第１オフ回路２２ａは、駆動用のＭＯＳトランジスタ２５ａドライバ２６ａ、オフ抵抗２７ａを備え、第２オフ回路２２ｂは、駆動用のＭＯＳトランジスタ２５ｂ、ドライバ２６ｂ、オフ抵抗２７ｂを備えている。
【０１１２】
制御部２８は、他の回路から与えられる信号によって、第１及び第２オフ回路２２ａ、２２ｂのいずれかを選択して駆動するように構成される。ここで、第１オフ回路２２ａおよび第２オフ回路２２ｂのそれぞれに用いるオフ抵抗２７ａ、２７ｂは、異なる抵抗値Ｒａ、Ｒｂに設定され、オフ動作の際のゲート電圧立ち下がり速度が異なる条件となるように設定される。
【０１１３】
オフ抵抗２７ａ、２７ｂの抵抗値の違いにより、ゲート電流が異なるため、異なるゲート電圧時間変化率ｄｖ／ｄｔ１、ｄｖ／ｄｔ２が設定される。このゲート電圧時間変化率ｄｖ／ｄｔが大きいとゲート電圧立ち下がり速度は速くなり、ゲート電圧時間変化率ｄｖ／ｄｔが小さいとゲート電圧立ち下がり速度は遅くなる。オフ抵抗２７ａ、２７ｂの抵抗値は小さい方が、ＩＧＢＴ１のゲート電圧を速いゲート電圧立ち下がり速度でオフさせることができる。
【０１１４】
これにより、例えばＩＧＢＴ１を通常のオフ動作を行う場合には、制御部２８により第１オフ回路２２ａを動作させ、ＩＧＢＴ１を通常のオフ動作よりも速いゲート電圧立ち下がり速度でオフさせる場合には、第２オフ回路２２ｂを動作させることができる。
【０１１５】
これは、異常状態が検出されたときに、通常のオフ動作よりも速いゲート電圧立ち下がり速度でオフ動作させようとする場合に有効となるもので、例えば、迅速にオフ動作させることでＩＧＢＴに電流が流れるのを極力短時間となるように制御する場合である。
【０１１６】
図１７は、上記したゲート電圧立ち下がり速度を異なるように設定して実施する場合における各部の信号の時間変化を示すタイムチャートである。図１７のタイムチャートでは、４個のＩＧＢＴ１〜４に対して、２つのゲート駆動装置１０Ａ、１０Ｂで駆動する複合ゲート駆動装置２００に相当する構成の場合で示している。また、各ゲート駆動装置１０Ａ、１０Ｂは、それぞれが２個のＩＧＢＴを個別にオン駆動およびオフ駆動するように接続されている。
【０１１７】
上記構成において、まず、図１７（ａ）に示すように、時刻ｔ０でオンの制御信号Ｓｃが与えられると、図１７（ｂ）、（ｃ）に示すように、ゲート駆動回路２０のゲートオン回路２１により出力端子Ｃ１〜Ｃ４からＩＧＢＴ１〜４のゲートに対してゲート電圧Ｖｇ１〜Ｖｇ４が印加される。
【０１１８】
これにより、図１７（ｄ）〜（ｆ）に示すように、ＩＧＢＴ１〜４に流れる電流Ｉ１〜Ｉ４が徐々に上昇してゆく。そして、所定時間が経過した時刻ｔ１で、制御信号Ｓｃがオフになると、ゲートオフ回路２２ｘの制御部２８は、第１オフ回路２２ａに指示信号を与えて通常のゲート電圧立ち下がり速度でＩＧＢＴ１をオフ動作させる。他のＩＧＢＴ２〜３も同様に通常のゲート電圧立ち下がり速度でオフ動作される。
【０１１９】
次に、ＩＧＢＴ１に異常が発生した場合の動作について説明する。上記と同様にして時刻ｔ２でオンの制御信号Ｓｃが与えられると、同様にしてゲート駆動回路２０のゲートオン回路２１により出力端子Ｃ１〜Ｃ４からＩＧＢＴ１〜４のゲートに対してゲート電圧Ｖｇ１〜Ｖｇ４が印加される。
【０１２０】
これにより、図１７（ｄ）〜（ｆ）に示すように、ＩＧＢＴ１〜４に流れる電流Ｉ１〜Ｉ４が徐々に上昇してゆく。このとき、時間の経過とともにＩＧＢＴ１の電流Ｉ１が他のＩＧＢＴ２〜３よりも大きい電流が流れると、図１７（ｈ）に示すように、異常検出回路３０により閾値電流Ｉｔｈを超えたことが検出され、異常検出信号Ｓｘ１が出力される。
【０１２１】
ゲートオフ回路２２ｘでは、異常検出信号Ｓｘ１に応じて、図１７（ｂ）に示すように、制御部２８により、第２オフ回路２２ｂから２つのＩＧＢＴ１、２を遅いゲート電圧立ち下がり速度でオフ動作させる。一方、異常検出信号Ｓｘ１を受けて、通信回路４０は、図１７（ｇ）に示すように、通信端子Ｔ１から通信路ＣＰを介して他のゲート駆動装置１０に異常状態を出力する。
【０１２２】
他のゲート駆動装置１０は、これを受けると、同様にしてゲートオフ回路２２ｘでは、図１７（ｃ）に示すように、制御部２８により、通信回路４０が検出した異常検出信号Ｓｘ１に応じて第２オフ回路２２ｂから２つのＩＧＢＴ３、４を遅いゲート電圧立ち下がり速度でオフ動作させる。
【０１２３】
なお、上記の設定とは逆に、第１オフ回路２２ａおよび第２オフ回路２２ｂのそれぞれに用いるオフ抵抗２７ａ、２７ｂを、異なる抵抗値Ｒａ、Ｒｂに設定する際に、上記とはオフ動作の際のゲート電圧立ち下がり速度が逆の条件となるように設定することもできる。例えばＩＧＢＴ１を通常のオフ動作を行う場合には、制御部２８により第１オフ回路２２ａを動作させ、ＩＧＢＴ１を通常のオフ動作よりも遅いゲート電圧立ち下がり速度でオフさせる場合には、第２オフ回路２２ｂを動作させることができる。
【０１２４】
これは、異常状態が検出されたときに、通常のオフ動作よりも遅いゲート電圧立ち下がり速度でオフ動作させようとする場合に有効となるもので、例えば、通常のゲート電圧立ち下がり速度でオフ動作するとサージ電圧が発生してＩＧＢＴに損傷を与えてしまう場合などに遅いゲート電圧立ち下がり速度でこれを防止することができる。
【０１２５】
図１８は、上記のように異常状態が検出されたときに、ゲート電圧立ち下がり速度をどのように設定するかを様々に設定した場合についてオフ駆動制御パターンとして示している。制御動作の内容は、異常状態を未検出の場合の動作、異常状態検出の場合の動作を示しており、異常状態検出の場合では、複合ゲート駆動装置を構成している場合に、自己が制御しているＩＧＢＴの異常状態を検出したゲート駆動装置と、異常状態を未検出のゲート駆動装置の動作に分けている。
【０１２６】
まず、基本パターンとしては、上記のいずれの場合も、通常のゲート電圧立ち下がり速度で実施するものを示している。そして、異なるゲート電圧立ち下がり速度で実施するものとして、第１〜第３パターンを設定可能としている。いずれにおいても、異常状態未検出の場合には、「通常」のゲート電圧立ち下がり速度でオフ駆動することを前提としている。
【０１２７】
第１パターンでは、異常状態を検出した場合には、どちらのゲート駆動装置も遅いもしくは速いゲート電圧立ち下がり速度でオフ駆動するパターンを示している。第２パターンでは、異常状態を検出した場合には、異常状態を検出した側のゲート駆動装置において遅いもしくは速いゲート電圧立ち下がり速度でオフ駆動し、異常状態未検出のゲート駆動装置は通常のオフ駆動をするパターンを示している。
【０１２８】
さらに、第３パターンでは、第２パターンとは逆に、異常状態を検出した場合には、異常状態を検出した側のゲート駆動装置において通常のオフ駆動を行い、異常状態未検出のゲート駆動装置は遅いもしくは速いゲート電圧立ち下がり速度でオフ駆動をするパターンを示している。
【０１２９】
このような第１１実施形態によれば、ＩＧＢＴ１〜４のいずれかの電流が過電流状態となった場合には、異常検出回路３０がこれを検出するようになり、異常検出信号Ｓｘが出力される。自己が駆動しているＩＧＢＴの異常が検出された場合には、ゲートオフ回路２２ｘが異常検出信号Ｓｘを受信すると、制御部２８により第２オフ回路２２ｂを駆動して遅いゲート電圧立ち下がり速度でＩＧＢＴをオフ動作させることができる。
【０１３０】
また、通信回路４０を介して異常状態の信号を受けると、ゲートオフ回路２２ｘが異常検出信号Ｓｘを受信すると、制御部２８により第２オフ回路２２ｂを駆動して遅いゲート電圧立ち下がり速度でＩＧＢＴをオフ動作させることができる。
これにより、異常状態が発生した場合でも、すべてのＩＧＢＴ１〜４を迅速にオフ動作させて、損傷や破壊に至るのを抑制することに貢献できる。
【０１３１】
なお、上記実施形態においては、ゲートオフ回路２２ｘとして、第１オフ回路２２ａ、第２オフ回路２２ｂの２系統を設ける構成としているが、３系統以上のオフ回路を設ける構成としても良い。
【０１３２】
この場合には、通常のオフ駆動に加えて、遅いゲート電圧立ち下がり速度でオフ駆動をする１以上のゲートオフ回路と、速いゲート電圧立ち下がり速度でオフ駆動をする１以上のゲートオフ回路とを設け、異常状態に応じて選択的にオフ駆動させる制御パターンを設けることができる。
【０１３３】
（第１２実施形態）
図１９および図２０は第１２実施形態を示すもので、以下第１実施形態と異なる部分について説明する。この実施形態においては、異常検出回路３０ａとして、さまざまな異常状態を検出可能とした具体的な構成を示している。ここでは、接続される素子としてＩＧＢＴ１を対象とした場合で説明する。
【０１３４】
この実施形態における異常検出回路３０ａは、（Ａ）素子過電流検出、（Ｂ）素子短絡検出、（Ｃ）素子過熱検出、（Ｄ）オン時のハーフオン検出、（Ｅ）オフ時のハーフオン検出、（Ｆ）電源減電圧検出、（Ｇ）電源過電圧検出および（Ｈ）装置過熱検出の異常状態を検出することができる。
【０１３５】
図１９に示すように、（Ａ）素子過電流検出および（Ｂ）素子短絡検出は、ＩＧＢＴ１のセンスエミッタからセンス抵抗１ａに流れる電流を端子電圧から検出する。端子Ｄ１ａに入力されるセンス抵抗１ａの端子電圧を、コンパレータ３４ａにより閾値電圧Ｖｔｈ１と比較して素子過電流状態を検出し、コンパレータ３４ｂにより閾値電圧Ｖｔｈ２と比較して素子短絡状態を検出する。
【０１３６】
図２０（ａ）に示すように、ＩＧＢＴ１がオン駆動した後の電流は、正常であれば過電流の閾値電流Ｉｔｈ１レベルを超えることなく流れる状態となるが、過電流が流れる場合には閾値電流Ｉｔｈ１レベルを超えるようになる。コンパレータ３４ａは、この閾値電流Ｉｔｈ１に相当する閾値電圧Ｖｔｈ１により素子過電流状態を検出する。
【０１３７】
また、ＩＧＢＴ１がオン駆動した後の電流は、短絡状態のために急激に増大して流れる場合には、短絡検出の閾値電流Ｉｔｈ２レベルを超えるようになる。コンパレータ３４ｂは、この閾値電流Ｉｔｈ２に相当する閾値電圧Ｖｔｈ２により素子短絡状態を検出する。
【０１３８】
（Ｃ）素子過熱検出は、図１９に示すように、半導体素子部１０２のＩＧＢＴ１の近傍に温度検出用のダイオード１ｂを設けて検出している。直流電源ＶＤから定電流回路３５ａ、ダイオード３５ｂ、端子Ｄ１ｂを介してダイオード１ｂに定電流を流し、端子電圧をコンパレータ３４ｃで閾値電圧Ｖｔｈ３と比較して検出する。ダイオード１ｂの順方向電圧Ｖｆが温度依存性を持つことから、過熱状態を判断する順方向電圧Ｖｆを閾値電圧Ｖｔｈ３として検出される端子電圧と比較して判定する。
【０１３９】
図２０（ｂ）に示すように、ダイオード１ｂの順方向電圧Ｖｆは、素子の温度が高くなるとダイオード特性により小さい電圧になる。また、この順方向電圧Ｖｆは、温度の関数であるから、過熱状態を示す温度に対応した閾値電圧Ｖｔｈ３を設定し、これよりも低くなると過熱状態であることを判定できる。
【０１４０】
（Ｄ）オン時のハーフオン検出は、図１９に示すように、ＩＧＢＴ１のゲート電圧Ｖｇをコンパレータ３４ｄに取り込み、閾値電圧Ｖｔｈ４と比較する構成である。図２０（ｃ）に示すように、ＩＧＢＴ１のゲート電圧Ｖｇが、オン駆動後に閾値電圧Ｖｔｈ４を超えて所定のゲート電圧Ｖｇに達しない状態をオン時のハーフオンとして検出する。
【０１４１】
（Ｅ）オフ時のハーフオン検出は、図１９に示すように、ＩＧＢＴ１のゲート電圧Ｖｇをコンパレータ３４ｅに取り込み、閾値電圧Ｖｔｈ５と比較する構成である。図２０（ｄ）に示すように、ＩＧＢＴ１のゲート電圧Ｖｇが、オフ駆動後に閾値電圧Ｖｔｈ５以下に下降してグランドレベルに達しない状態をオフ時のハーフオンとして検出する。
【０１４２】
（Ｆ）電源減電圧検出および（Ｇ）電源過電圧検出は、ゲート駆動回路１０が正常に動作できる電源電圧の範囲の下限あるいは上限から外れた状態を検出するものである。電源減電圧検出では、直流電源ＶＤをコンパレータ３４ｆに取り込み、閾値電圧Ｖｔｈ６と比較して判定する。電源過電圧検出では、直流電源ＶＤをコンパレータ３４ｇに取り込み、閾値電圧Ｖｔｈ７と比較して判定する。
【０１４３】
図２０（ｅ）に示すように、直流電源ＶＤの電圧が閾値電圧Ｖｔｈ６からＶｔｈ７の範囲にあれば正常状態であり、閾値電圧Ｖｔｈ６を下回ると減電圧状態を判定し、閾値デン圧Ｖｔｈ７を上回ると過電圧状態を判定する。
【０１４４】
（Ｈ）装置過熱検出は、ゲート駆動装置１０内における過熱状態を検出するもので、装置内に設置される過熱検出部３６によりゲート駆動装置１０の過熱状態を判定して異常検出信号を出力する。
【０１４５】
このような第１２実施形態によれば、異常検出回路３０ａとして、（Ａ）素子過電流検出、（Ｂ）素子短絡検出、（Ｃ）素子過熱検出、（Ｄ）オン時のハーフオン検出、（Ｅ）オフ時のハーフオン検出、（Ｆ）電源減電圧検出、（Ｇ）電源過電圧検出および（Ｈ）装置過熱検出の異常状態を検出するように構成したので、自己の装置内、駆動対象の半導体素子、給電する直流電源ＶＤの種々の異常状態に対応して保護動作に対応させることができる。
【０１４６】
なお、上記実施形態では、（Ａ）〜（Ｈ）の様々な異常状態検出を行う構成を示したが、記載したすべての異常状態を検出する構成以外に、（Ａ）〜（Ｈ）の異常状態検出のうち、一部を検出する構成とすることもできる。さらに、上記の実施形態で説明していない自己の装置内、駆動対象の半導体素子、給電する直流電源ＶＤの異常状態あるいはその他の異常状態を検出する構成を付加することもできる。
【０１４７】
（第１３実施形態）
図２１は第１３実施形態を示すもので、以下、第１実施形態で示した複合ゲート駆動装置と異なる部分について説明する。
【０１４８】
図２１は、並列接続した複数個の絶縁ゲート型半導体素子として、６個のＩＧＢＴ１〜６を並列に接続した状態の半導体素子部１０３を駆動する場合の構成を示している。この場合には、上記したゲート駆動装置１０を３個使用した複合ゲート駆動装置２１０を構成している。３個のゲート駆動装置１０Ａ〜１０Ｃは同じ構成のものを並列に接続して使用している。
【０１４９】
第１実施形態の図１で説明した各構成について、各ゲート駆動装置１０Ａ〜１０Ｃの構成では、それぞれ添字Ａ〜Ｃを付して示している。また、各ゲート駆動装置１０Ａ〜１０Ｃの各端子は、ゲート駆動装置１０Ａ〜１０Ｃの順に、入力端子Ｓ１〜Ｓ３、異常検出出力端子Ｐ１〜Ｐ３、出力端子Ｃ１〜Ｃ６、入力端子Ｄ１〜Ｄ６、通信端子Ｔ１〜Ｔ３としている。また、これらのゲート駆動装置１０Ａ〜１０Ｃは、外部と絶縁された状態で高圧領域に配置され、且つ同じ絶縁領域に配置されたものである。
【０１５０】
半導体素子部１０３の各ＩＧＢＴ１〜６は、コレクタが共通に接続され、ゲートはそれぞれゲート端子Ｇ１〜Ｇ６に接続されている。また、各ＩＧＢＴ１〜６のエミッタは共通に接続され、センスエミッタはそれぞれ電流検出抵抗１ａ〜６ａを介してエミッタに共通に接続されている。各ＩＧＢＴ１〜６のセンスエミッタと電流検出抵抗１ａ〜６ａとの共通接続点は、電流検出端子Ａ１〜Ａ６に接続されている。
【０１５１】
３つのゲート駆動装置１０Ａ〜１０Ｃの入力端子Ｓ１〜Ｓ３は共通に接続され、制御信号Ｓｃが入力される。出力端子Ｐ１〜Ｐ３は、それぞれのゲート駆動装置１０Ａ〜１０Ｃの異常検出信号Ｓｘを外部に出力する。出力端子Ｃ１〜Ｃ６は、半導体素子部１０３のゲート端子Ｇ１〜Ｇ６にそれぞれ接続される。入力端子Ｄ１〜Ｄ６は半導体素子部１０３の電流検出端子Ａ１〜Ａ６にそれぞれ接続される。３つのゲート駆動装置１０Ａ〜１０Ｃの通信端子Ｔ１〜Ｔ３は、通信路ＣＰを介して接続されている。
【０１５２】
上記構成によっても、３つのゲート駆動装置１０Ａ〜１０Ｃを設けた点を除いて第１実施形態と同様の動作を行わせることができる。これにより、６個のＩＧＢＴ１〜６がオン動作およびオフ動作されるようになる。また、ＩＧＢＴ１〜６のオン駆動中に、例えばＩＧＢＴ１または２に過電流が流れると、ゲート駆動装置１０Ａの異常検出回路３０Ａ過電流が流れたことを判断して異常検出信号を出力する。
【０１５３】
ゲート駆動装置１０Ａは、ＩＧＢＴ１および２を共にオフ動作させ、通信回路４０Ａから異常検出信号を通信路ＣＰに出力する。他のゲート駆動装置１０Ｂ、１０Ｃは、通信路ＣＰから通信端子Ｔ２、Ｔ３を介して異常検出信号を受信すると、ＩＧＢＴ３〜６をオフ駆動させるようになる。
【０１５４】
上記のようなゲート駆動装置１０Ａ〜１０Ｃによる連携動作については、ＩＧＢＴ３〜６のいずれかに過電流が流れた場合においても、同様にしてゲート駆動装置１０Ｂ、または１０Ｃがこれを検出してオフ動作させると共に、通信路ＣＰを介してゲート駆動装置１０Ａ〜１０Ｃのうちの他のものに異常検出信号を送信する。これによって、すべてのＩＧＢＴ１〜６をオフ動作させることができる。
【０１５５】
したがって、このような第１３実施形態によっても、第１実施形態と同様の作用効果を得ることができる。
なお、上記実施形態では、複合ゲート駆動装置として、３つのゲート駆動装置１０Ａ〜１０Ｃを設ける構成を示したが、４つ以上のゲート駆動装置を設けてさらに多くのＩＧＢＴを駆動する構成に適用することもできる。
【０１５６】
（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【０１５７】
上記各実施形態では、一つのゲート駆動装置により２個のＩＧＢＴを駆動する構成のものを示したが、これに限らず、３個以上のＩＧＢＴを駆動する構成のものでも良い。また、同様に、複合ゲート駆動装置として、２個のゲート駆動装置を用いる構成の場合を示したが、３個以上のゲート駆動装置を用いる構成においても適用することができる。
【０１５８】
上記各実施形態では、半導体素子部として、３個もしくは４個のＩＧＢＴを駆動する構成の例を示したが、ＩＧＢＴ以外にＭＯＳＦＥＴを用いる場合にも適用できるし、混在させたものを用いる場合にも適用できる。また、絶縁ゲート型半導体素子は、シリコン製、炭化シリコン製、窒化ガリウム製などの種々の材料を用いたものに適用することができる。
【０１５９】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【０１６０】
図面中、１〜６はＩＧＢＴ（絶縁ゲート型半導体素子）、１０、１０Ａ、１０Ｂ、１０Ｃはゲート駆動装置（マスター・ゲート駆動装置、スレーブ・ゲート駆動装置）、２０、２０Ａ、２０Ｂ、２０Ｃ、２０ｘはゲート駆動回路、２１、２１Ａ、２１Ｂ、１２Ｃはゲートオン回路、２２、２２Ａ、２２Ｂ、２２Ｃ、２２ｘはゲートオフ回路、２２ａは第１のゲートオフ回路、２２ｂは第２のゲートオフ回路、３０、３０Ａ、３０Ｂ、３０Ｃ、３０ａは異常検出回路、３１は未使用端子検出回路、４０、４０Ａ、４０Ｂ、４０Ｃは通信回路、４１、４１Ａ、４１Ｂ、４１Ｃは出力回路、４２、４２Ａ、４２Ｂ、４２Ｃは受信回路、４３はＮチャンネル型のＭＯＳＦＥＴ（スイッチング素子）、４５はコンパレータ、４６は判定部、４７は電圧源回路、４７ａは電流制限回路、５０はプルアップ抵抗（抵抗要素）、５１はオフ回路、８０Ａ、８０Ｂはゲート電圧検出回路、９０Ａ、９０Ｂはリレースイッチ（通電制御スイッチ）、１００、１０１、１０２、１０３は半導体素子部、２００〜２１０は複合ゲート駆動装置、ＣＰ、ＣＰ１、ＣＰ２、ＣＰ３は通信路である。
【図１】
2019165438.tif 000003
【図２】
2019165438.tif 000004
【図３】
2019165438.tif 000005
【図４】
2019165438.tif 000006
【図５】
2019165438.tif 000007
【図６】
2019165438.tif 000008
【図７】
2019165438.tif 000009
【図８】
2019165438.tif 000010
【図９】
2019165438.tif 000011
【図１０】
2019165438.tif 000012
【図１１】
2019165438.tif 000013
【図１２】
2019165438.tif 000014
【図１３】
2019165438.tif 000015
【図１４】
2019165438.tif 000016
【図１５】
2019165438.tif 000017
【図１６】
2019165438.tif 000018
【図１７】
2019165438.tif 000019
【図１８】
2019165438.tif 000020
【図１９】
2019165438.tif 000021
【図２０】
2019165438.tif 000022
【図２１】
2019165438.tif 000023