(57)【要約】【課題】素子構造体を収容する空間を的確に所定の封止圧とすることができる半導体装置の製造方法を提供する。【解決手段】ボッシュプロセスの際に形成される側壁保護膜を除去する。そして、側壁保護膜を除去した後に、キャップ基板３０と半導体基板１０とを接合部材４０にて接合する。これにより、キャップ基板３０と半導体基板１０と接合する際に、側壁保護膜が既に除去された状態になっている。したがって、支持基板２０とキャップ基板３０とによる素子構造体１１を収容する空間５０内に、側壁保護膜が気化したガスが封入されることを抑制できる。【選択図】図１
2019198913.tif 000002
【特許請求の範囲】
【請求項１】
素子構造体（１１）が構成された半導体基板（１０）と、
前記半導体基板に対して貼り合わされた支持基板（２０）と、
前記半導体基板のうち前記支持基板と反対側に貼り合わされたキャップ基板（３０）と、を有する半導体装置の製造方法であって、
前記半導体基板に対してトレンチ（１０ａ）を形成することで前記素子構造体を形成することと、
前記素子構造体を形成した後に、前記キャップ基板と前記半導体基板とを接合部材（４０）を介して接合することにより、前記支持基板および前記キャップ基板にて前記素子構造体を収容する空間（５０）を構成すると共に、該空間内を所定の封止圧で気密封止することと、を含み、
前記素子構造体を形成することでは、前記トレンチの側面を保護膜（１０ｂ）で覆いつつ、該トレンチの底部を掘り進めていくボッシュプロセスを行い、
前記素子構造体を形成することの後、かつ、前記気密封止することの前に、前記保護膜を除去することを行う、半導体装置の製造方法。
【請求項２】
前記支持基板として、前記素子構造体と対応する部分に凹部（２２）が形成されたものを用意し、
前記キャップ基板として、前記素子構造体と対応する部分に凹部（３２）が形成されたものを用意し
前記気密封止することでは、前記支持基板の凹部および前記キャップ基板の凹部にて前記素子構造体を収容する前記空間を構成する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記気密封止することでは、前記接合部材としてチタンを用い、加熱処理によって前記チタンによる前記接合部材を介して前記キャップ基板と前記半導体基板とを接合する請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記素子構造体を形成する前または該素子構造体を形成した後に、前記半導体基板側に前記接合部材のうちの一部である第１接合部材（４１）を形成することと、
前記キャップ基板側に前記接合部材のうちの一部である第２接合部材（４２）を形成することと、を含み、
前記気密封止することでは、前記第１接合部材と前記第２接合部材とを接合した前記接合部材を介して前記キャップ基板と前記半導体基板とを接合する請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記第１接合部材を形成することは、前記素子構造体を形成する前に行われる請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１接合部材を形成することは、前記素子構造体を形成した後、かつ、前記保護膜を除去することの後に行われる請求項４に記載の半導体装置の製造方法。
【請求項７】
素子構造体（１１）が構成された半導体基板（１０）と、
前記半導体基板に対して貼り合わされた支持基板（２０）と、
前記半導体基板のうち前記支持基板と反対側に貼り合わされたキャップ基板（３０）と、を有し、
前記素子構造体は、該素子構造体の周囲がトレンチ（１０ａ）とされ、該トレンチは側面が蛇腹状に凹凸が繰り返された蛇腹状穴で構成されていると共に前記側面が全面露出させられた構成とされている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、気密封止型の半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来より、ウェハレベルパッケージ（以下、ＷＬＰ（Wafer Level Package）という）構造を有する半導体装置等において、支持基板の上に形成した素子構造体をキャップ基板で覆うことで真空封止することが行われている（例えば、特許文献１参照）。具体的には、支持基板に対してシリコン基板などの半導体基板を貼り合わせたのち、ボッシュプロセスによって半導体基板にトレンチを形成することで素子構造体を構成する。その後、真空中において、半導体基板に対してキャビティが形成されたキャップ基板を貼り合わせる。これにより、キャップ基板と支持基板との間に真空封止された空間を構成することができ、当該空間内に素子構造体が配置された構造の半導体装置を製造することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１４８５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、キャップ基板を半導体基板に貼り合わせることによる真空封止が的確に行えないことが確認された。
【０００５】
具体的には、ボッシュプロセスでは、半導体基板にトレンチを形成する際に、トレンチの側壁に保護膜を形成してフッ素系等のエッチングガスから保護しつつ、トレンチ底面をエッチングして行くことで、トレンチを深掘りする。真空封止を行う際には、例えば、半導体基板の表面とキャップ基板の裏面それぞれに接合用のチタン（Ｔｉ）接合層を形成し、互いのＴｉ接合層を向かい合わせた状態で、高温加熱する。これより、半導体基板とキャップ基板とのＴｉ接合が行われる。このときに、高温プロセスが行われるために、トレンチ側面の保護膜が気化し、キャップ基板と支持基板との間に形成される空間の封止圧を下げることができず、真空封止が的確に行えなくなる。
【０００６】
なお、ここではＴｉ接合層を用いてキャップ基板と半導体基板とをＴｉ接合する場合の高温プロセスについて説明したが、他の接合材料を用いる場合でも同様であるし、真空封止後に高温プロセスが行われる場合についても同様である。また、真空封止に限らず、所定の封止圧としたい場合にも、その封止圧に的確に調整することができないという問題が発生し得る。
【０００７】
本発明は上記点に鑑みて、素子構造体を収容する空間を的確に所定の封止圧とすることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明は、素子構造体（１１）が構成された半導体基板（１０）と、素子構造体と対応する部分に凹部（２２）が形成され、半導体基板に対して貼り合わされた支持基板（２０）と、素子構造体と対応する部分に凹部（３２）が形成され、半導体基板のうち支持基板と反対側に貼り合わされたキャップ基板（３０）と、を有する半導体装置の製造方法であって、半導体基板に対してトレンチ（１０ａ）を形成することで素子構造体を形成することと、素子構造体を形成した後に、キャップ基板と半導体基板とを接合部材（４０）を介して接合することにより、支持基板の凹部およびキャップ基板の凹部にて素子構造体を収容する空間（５０）を構成すると共に、該空間内を所定の封止圧で気密封止することと、を含み、素子構造体を形成することでは、トレンチの側面を保護膜（１０ｂ）で覆いつつ、該トレンチの底部を掘り進めていくボッシュプロセスを行い、素子構造体を形成することの後、かつ、気密封止することの前に、保護膜を除去することを行う。
【０００９】
このように、ボッシュプロセスの際に形成される側壁保護膜を除去するようにしている。そして、側壁保護膜を除去した後に、キャップ基板と半導体基板とを接合部材にて接合している。このため、キャップ基板と半導体基板と接合するための加熱処理や接合した後の加熱処理、もしくは半導体装置の使用時などの際に、側壁保護膜が既に除去された状態になっている。したがって、支持基板とキャップ基板とによる素子構造体を収容する空間内に、側壁保護膜が気化したガスが封入されることを抑制できる。これにより、当該空間を所定の封止圧に調整することが可能となる。
【００１０】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態にかかる半導体装置の断面構成を示す図である。
【図２Ａ】図１に示す半導体装置の製造工程を示した断面図である。
【図２Ｂ】図２Ａに続く半導体装置の製造工程を示した断面図である。
【図２Ｃ】図２Ｂに続く半導体装置の製造工程を示した断面図である。
【図２Ｄ】図２Ｃに続く半導体装置の製造工程を示した断面図である。
【図２Ｅ】図２Ｄに続く半導体装置の製造工程を示した断面図である。
【図２Ｆ】図２Ｅに続く半導体装置の製造工程を示した断面図である。
【図２Ｇ】図２Ｆに続く半導体装置の製造工程を示した断面図である。
【図２Ｈ】図２Ｇに続く半導体装置の製造工程を示した断面図である。
【図３】ボッシュプロセス中のトレンチ内の様子を示した断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１３】
（第１実施形態）
第１実施形態について説明する。本実施形態では、ＷＬＰ構造のジャイロセンサ、つまり角速度センサを構成する半導体装置を例に挙げて説明する。ただし、ジャイロセンサに限らず、ボッシュプロセスでトレンチ形成を行いつつ、所定の封止圧で封止する構造の半導体装置に対して、本発明を適用することができる。なお、ジャイロセンサを構成する半導体装置は、例えば、車両の上下方向に平行な中心線周りの回転角速度の検出を行うために用いられるが、勿論、車両用以外にも適用できる。以下、図１を参照して、本実施形態にかかる半導体装置について説明する。
【００１４】
本実施形態にかかる半導体装置は、図１に示すように、半導体基板１０に対して角速度センサの素子構造体１１を形成し、それを支持基板２０とキャップ基板３０とによって挟み込むように貼り合わせることで構成されている。
【００１５】
半導体基板１０や支持基板２０は、例えばシリコン基板によって構成されており、熱酸化膜などの絶縁膜２１を介して貼り合わされている。また、支持基板２０のうち半導体基板１０が構成する素子構造体１１と対応する部分には凹部２２が形成されている。本実施形態の場合、支持基板２０側に絶縁膜２１が形成されており、凹部２２内にも絶縁膜２１が形成されている。
【００１６】
また、半導体基板１０は、例えば不純物がドープされており、ボッシュプロセスによってパターニングされることで、所定パターン、本実施形態の場合はジャイロセンサのパターンとされた素子構造体１１が構成されている。そして、凹部２２が形成された支持基板２０に貼り合わされることにより、凹部２２上において素子構造体１１が浮遊状態とされている。これにより、素子構造体１１のうちの可動部が角速度検出時に移動可能とされ、印加された角速度に応じて変位することで、角速度検出が行えるようになっている。
【００１７】
なお、半導体基板１０のうち凹部２２の外側に位置する部分、つまり素子構造体１１の外側部１２は、複数に区画されており、各部それぞれが異なる電位となることが許容されている。このため、例えば半導体基板１０は、電源電圧が印加される部分と、接地電位点に接続される部分と、センサ出力となる電位を出力する部分など、複数の異なる電位となる部分に区画された状態となっている。
【００１８】
また、半導体基板１０のうち支持基板２０の反対側の一面には、絶縁膜１３や接合部材４０などを介して、キャップ基板３０が貼り合わされている。半導体基板１０のうちの外側部１２のキャップ基板３０側の一面に絶縁膜１３が形成されている。さらに、キャップ基板３０のうち半導体基板１０側の一面に絶縁膜３１が形成されており、半導体基板１０とキャップ基板３０とが絶縁膜１３と絶縁膜３１とを介して接合部材４０にて接合されている。
【００１９】
接合部材４０は、半導体基板１０に対して絶縁膜１３を介して形成された第１接合部材４１と、キャップ基板３０に対して絶縁膜３１を介して形成された第２接合部材４２とが接合されたものである。例えば、接合部材４０は、Ｔｉ、Ａｕ、Ａｌ、Ｃｕなどの金属やＡｕとＳｎ、ＡｕとＧｅ、ＡｌとＧｅなどの異種金属によって構成され、高温での金属接合によって半導体基板１０とキャップ基板３０とが接合されている。接合部材４０を半導体基板１０やキャップ基板３０の表面上に直接形成しても良いが、半導体基板１０やキャップ基板３０がシリコン基板で構成される場合、接合部材４０がシリコンと反応してシリサイドを形成することがある。その場合、接合箇所が脆弱になって剥離が生じ得るため、絶縁膜１３や絶縁膜３１の上に接合部材４０を形成するようにしている。また、絶縁膜１３や絶縁膜３１を形成することで、接合部材４０と半導体基板１０やキャップ基板３０との絶縁を図ることも可能となる。
【００２０】
なお、接合部材４０は、例えば、半導体基板１０とキャップ基板３０の外周位置を一周全周囲むように形成される外周部４０ａなどを有した構成とされている。この外周部４０ａによって、半導体基板１０とキャップ基板３０との間の気密が確保されるようになっている。
【００２１】
キャップ基板３０は、例えばシリコン基板などで構成されている。キャップ基板３０のうち素子構造体１１と対応する部分には凹部３２が形成されており、この凹部３２により、キャップ基板３０に素子構造体１１が接触しないようにされている。
【００２２】
また、キャップ基板３０には、キャップ基板３０の表裏を貫通するスルーホール３３が形成されていると共に、スルーホール３３内およびキャップ基板３０のうち半導体基板１０と反対側の一面を覆うように絶縁膜３４が形成されている。この絶縁膜３４の上には、スルーホールビア３５およびこれに接続されたパッド部３６が形成されている。そして、スルーホールビア３５が半導体基板１０の各部と電気的に接続されることで、パッド部３６を通じて半導体基板１０の各部と外部との電気的接続が可能となっている。したがって、各パッド部３６を通じて、電源電圧の印加や接地電位点との接続、センサ出力となる電位の出力が行えるようになっている。
【００２３】
なお、スルーホールビア３５やパッド部３６の外周部分などを覆うように表面絶縁膜３７や保護膜３８が形成され、パッド部３６のうち表面絶縁膜３７や保護膜３８から露出している部分が外部との電気的接続が可能となっている。
【００２４】
以上のようにして、本実施形態にかかる半導体装置が構成されている。続いて、この半導体装置の製造方法について、図２Ａ〜図２Ｈを参照して説明する。
【００２５】
まず、図２Ａに示すように、パターニング前の半導体基板１０を用意する。半導体基板１０については、例えば不純物をドーピングしたシリコン基板などで構成した低抵抗なものとしている。
【００２６】
また、図２Ｂに示すように、支持基板２０を用意する。支持基板２０についても、例えばシリコン基板などを用いており、シリコン基板に対して図示しないマスクを用いて凹部２２を形成したのち、熱酸化などを行うことで凹部２２内を含めて絶縁膜２１を形成するようにしている。なお、ここでは、凹部２２内も覆うように絶縁膜２１を形成しているが、必ずしも凹部２２内を覆っている必要はない。
【００２７】
そして、図２Ｃに示すように、図２Ａで用意した半導体基板１０と図２Ｂで用意した支持基板２０とを直接接合する。ここでは、支持基板２０に対して絶縁膜２１を形成していることから、絶縁膜２１が接合材としての役割を果たし、半導体基板１０と支持基板２０とを接合することができる。
【００２８】
続いて、図２Ｄに示すように、半導体基板１０の表面、すなわち半導体基板１０のうち支持基板２０と反対側の一面を研削研磨する。これにより、半導体基板１０を所望厚さとする。
【００２９】
その後、図２Ｅに示すように、支持基板２０のうち半導体基板１０と反対側の一面を研削研磨したのち、半導体基板１０の表面に絶縁膜１３を形成する。例えば、熱酸化やテトラエトキシシラン（以下、ＴＥＯＳ）をＣＶＤ（chemical vapor deposition）によって成長させたＴＥＯＳ膜を形成することで、絶縁膜１３を形成している。そして、第１接合部材４１を構成するＴｉなどの接合材料を成膜した後、図示しないレジストマスクを配置し、レジストマスクを用いて接合材料をエッチングすることで第１接合部材４１をパターニングする。さらに、第１接合部材４１のパターニングに用いたレジストマスクを除去した後、再びレジストマスクを配置し、レジストマスクを用いて半導体基板１０をエッチングすることで、素子構造体１１や外側部１２をパターニングする。
【００３０】
このとき、半導体基板１０のエッチングをボッシュプロセスで行っている。すなわち、図３に示すように、半導体基板１０にトレンチ１０ａを形成する際に、トレンチ１０ａの側面にポリマー系の側壁保護膜１０ｂを形成し、トレンチ１０ａの側面のエッチングを抑制しつつ、底面のエッチングが進むようにしてトレンチ１０ａを深掘りする。
【００３１】
具体的には、支持基板２０を貼り合わせた半導体基板１０を図示しないドライエッチング装置の真空チャンバ内に設置し、トレンチ１０ａの形成予定領域以外をレジストマスク１０ｃで覆っておき、エッチングステップと保護膜形成ステップとを繰り返す。エッチングステップでは、エッチングガスとして、例えばＳＦ６を含むガスを用いている。保護膜形成ステップでは、保護膜形成用ガスとして、例えばＣ４Ｆ８を含むガス等のポリマー系保護膜を形成するガスを用いている。また、必要に応じて、不活性ガス、例えばＡｒガスなどを真空チャンバ内に導入している。そして、真空チャンバ内にプラズマ生成を行うことで、エッチングステップの際にはプラズマドライエッチングを行い、保護膜形成ステップの際には側壁保護膜１０ｂを形成する。
【００３２】
このようにして、エッチングステップにてトレンチ１０ａの底部を掘り進めて行きつつ、保護膜形成ステップにおいてトレンチ１０ａの側面にポリマー系の側壁保護膜１０ｂを形成することで、トレンチ１０ａの横方向エッチングが抑制される。これにより、高いアスペクト比でトレンチ１０ａを形成することができる。
【００３３】
なお、半導体基板１０をエッチングする前に、予め、別のレジストマスクを用いて絶縁膜１３のうちの不要部分を除去するようにしても良い。
【００３４】
また、トレンチ１０ａの形成後に、側壁保護膜１０ｂを除去する除去処理を行う。除去処理については、熱処理やアッシングによって行っている。熱処理については、例えば真空チャンバ内において３００〜４００℃の温度で３０分間行うことで側壁保護膜１０ｂを除去することができる。トレンチ１０ａの形成に用いた真空チャンバ内の雰囲気からエッチングガスおよび保護膜形成ガスを無くせば、トレンチ１０ａの形成に引き続いて側壁保護膜１０ｂの除去処理を行うこともできる。また、アッシングについては、例えばＯ２プラズマによるプラズマアッシング装置を用いて行うことができる。トレンチエッチングに続けて同じドライエッチング装置のＯ２プラズマで行えば狭ギャップ開口のトレンチ下部に形成された側壁保護膜１０ｂも除去することができる。このようにして、ボッシュプロセスによってトレンチ１０ａを形成しつつ、側壁保護膜１０ｂが除去されることで、トレンチ１０ａの側面が全面露出された構造の素子構造体１１が構成される。そして、ボッシュプロセスによってトレンチ１０ａを形成していることから、トレンチ１０ａは側面が蛇腹状に凹凸が繰り返された蛇腹状穴で構成され、蛇腹状穴の側面に側壁保護膜１０ｂが存在しない状態となる。
【００３５】
さらに、図２Ｆに示すように、キャップ基板３０を用意し、キャップ基板３０の表面を熱酸化したり、ＴＥＯＳ膜を成膜することで絶縁膜３１を形成し、さらに凹部３２を形成する。そして、第２接合部材４２を構成するＴｉなどの接合材料を成膜した後、図示しないレジストマスクを配置し、レジストマスクを用いて接合材料をエッチングすることで第２接合部材４２をパターニングする。
【００３６】
このようにして、第２接合部材４２を形成したキャップ基板３０が用意できると、支持基板２０に貼り合わせた半導体基板１０とキャップ基板３０とを図示しない真空装置内に投入する。そして、図２Ｇに示すように、第１接合部材４１と第２接合部材４２とが向かい合うように、キャップ基板３０を半導体基板１０の上に配置したのち、例えば４００℃程度の加熱処理を行う。これにより、図２Ｈに示すように、第１接合部材４１と第２接合部材４２とが接合されて接合部材４０が構成され、この接合部材４０によって半導体基板１０とキャップ基板３０とが接合される。また、支持基板２０の凹部２２およびキャップ基板３０の凹部３２によって素子構造体１１を収容した空間５０内が真空封止される。
【００３７】
この後、キャップ基板３０のうちの半導体基板１０と反対側の一面を研削研磨することでキャップ基板３０を所望の膜厚とする。そして、スルーホール３３の形成やスルーホールビア３５およびパッド部３６の形成、表面絶縁膜３７や保護膜３８の形成工程を行うことで、図１に示す半導体装置が完成する。
【００３８】
以上説明したように、本実施形態の半導体装置の製造方法においては、ボッシュプロセスの際に形成される側壁保護膜１０ｂを除去するようにしている。そして、側壁保護膜１０ｂを除去した後に、加熱処理を行うことにより、キャップ基板３０と半導体基板１０とを接合部材４０にて接合している。このため、キャップ基板３０と半導体基板１０と接合するための加熱処理の際に、側壁保護膜１０ｂが既に除去された状態になっている。したがって、キャップ基板３０と半導体基板１０とを接合したときに、支持基板２０とキャップ基板３０とによる素子構造体１１を収容する空間５０内に、側壁保護膜１０ｂが気化したガスが封入されることを抑制できる。これにより、当該空間５０を所定の封止圧に調整することが可能となる。
【００３９】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４０】
例えば、上記実施形態では、接合部材４０をＴｉなどの金属によって構成し、加熱処理によってキャップ基板３０を半導体基板１０に接合する場合を例に挙げた。しかしながら、これは一例を示したに過ぎない。すなわち、素子構造体１１を収容する空間５０を所定の封止圧で封止する構造において、トレンチ１０ａの形成後に、キャップ基板３０を半導体基板１０に接合する際、もしくは、接合した後に、加熱処理が行われるような場合に、本発明を適用できる。
【００４１】
さらには、接合の際に、必ずしも加熱処理が行われない製造方法であっても良い。すなわち、側壁保護膜１０ｂが残った状態であると、安定していない物質がトレンチ１０ａの側面に付着した半導体装置ということになり、半導体装置の使用時に側壁保護膜１０ｂが剥がれ落ちたり、気化する可能性もある。したがって、加熱処理が行われないような場合であっても、トレンチ１０ａの側面から側壁保護膜１０ｂを除去しておくことで、半導体装置の使用時に、素子構造体１１を収容する空間５０の封止圧が変化することを抑制できる。このため、加熱処理が行われない場合であっても、側壁保護膜１０ｂを除去することで、第１実施形態と同様の効果を得ることができる。
【００４２】
また、上記実施形態では、第１接合部材４１の形成後にトレンチ１０ａを形成したり、側壁保護膜１０ｂの除去工程を行うようにした。これも一例を示したに過ぎず、例えば、トレンチ１０ａを形成したり、側壁保護膜１０ｂの除去工程を行った後に、第１接合部材４１を形成するようにしても良い。また、トレンチ１０ａを形成した後に第１接合部材４１を形成し、その後に側壁保護膜１０ｂの除去工程を行うようにしても良い。
【００４３】
また、上記実施形態では、支持基板２０とキャップ基板３０との間に半導体基板１０を配置した構造において、支持基板２０とキャップ基板３０のうち素子構造体１１と対応する部分に凹部２２や凹部３２を設けて空間５０が構成されるようにした。しかしながら、凹部２２や凹部３２は、素子構造体１１がより確実に支持基板２０やキャップ基板３０と接触することを抑制するために形成しているものであり、必ずしも形成していなくても良い。例えば絶縁膜２１や絶縁膜３１のうち素子構造体１１と対応する部分を除去し、絶縁膜２１や絶縁膜３１の膜厚分で構成される隙間によって空間５０が構成されるようにしても良い。
【符号の説明】
【００４４】
１０    半導体基板
１０ａ  トレンチ
１０ｂ  側壁保護膜
１１    素子構造体
２０    支持基板
３０    キャップ基板
４０    接合部材
４１    第１接合部材
４２    第２接合部材
５０    空間
【図１】
2019198913.tif 000003
【図２Ａ】
2019198913.tif 000004
【図２Ｂ】
2019198913.tif 000005
【図２Ｃ】
2019198913.tif 000006
【図２Ｄ】
2019198913.tif 000007
【図２Ｅ】
2019198913.tif 000008
【図２Ｆ】
2019198913.tif 000009
【図２Ｇ】
2019198913.tif 000010
【図２Ｈ】
2019198913.tif 000011
【図３】
2019198913.tif 000012