(57)【要約】【課題】経年劣化による特性の変化を調整する半導体装置、信号処理システム、及び信号処理方法を提供すること。【解決手段】本発明にかかる半導体装置は、基準電圧を発生させる基準電圧発生回路１１０と、基準電圧に応じて第１処理信号１２５を出力するアナログ信号処理回路１２０と、第１処理信号１２５の電圧を低下させた第２処理信号１２７をテスト信号１３１として出力するテスト信号出力部と、出力したテスト信号１３１に対する調整信号１４１を受け取る入力部と、調整信号１４１に応じてアナログ信号処理回路１２０の出力の調整を行う調整回路１５０と、を有する。【選択図】図１
2019047173.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を発生させる基準電圧発生回路と、
前記基準電圧に応じて第１処理信号を出力するアナログ信号処理回路と、
前記第１処理信号の電圧を低下させた第２処理信号をテスト信号として出力するテスト信号出力部と、
出力した前記テスト信号に対する調整信号を受け取る入力部と、
前記調整信号に応じて前記アナログ信号処理回路の出力の調整を行う調整回路と、
を有する半導体装置。
【請求項２】
前記アナログ信号処理回路は、増幅器を含む回路であって、
前記調整回路は、前記増幅器の入力信号の電圧調整を行う、
請求項１に記載の半導体装置。
【請求項３】
前記調整回路は、前記基準電圧の調整を行うことにより、前記アナログ信号処理回路の出力の調整を行う、
請求項１に記載の半導体装置。
【請求項４】
前記テスト信号出力部は、前記第２処理信号又は前記基準電圧の内いずれか一の信号をテスト信号として出力する、
請求項３に記載の半導体装置。
【請求項５】
前記テスト信号出力部は、外部から前記テスト信号を出力するための指示を受け、前記指示に応じて前記テスト信号を出力する、
請求項１に記載の半導体装置。
【請求項６】
前記アナログ信号処理回路の駆動時間が予め設定された時間を経過した場合に、前記テスト信号出力部に対して前記テスト信号を出力することを指示する指示部を更に有する、
請求項１に記載の半導体装置。
【請求項７】
前記調整信号を記憶するための記憶部をさらに有し、
前記調整回路は、前記記憶部に記憶された前記調整信号に応じて、前記アナログ信号処理回路の出力の調整を行う、
請求項１に記載の半導体装置。
【請求項８】
スイッチング動作を繰り返し行うスイッチング回路を更に有する、
請求項１に記載の半導体装置。
【請求項９】
基準電圧を発生させる基準電圧発生回路と、前記基準電圧に応じて第１処理信号を出力するアナログ信号処理回路と、前記第１処理信号の電圧を低下させた第２処理信号をテスト信号として出力するテスト信号出力部と、出力した前記テスト信号に対する調整信号を受け取る入力部と、前記調整信号に応じて前記アナログ信号処理回路の出力の調整を行う調整回路と、を有する第１の半導体装置と、
前記第１の半導体装置が出力した前記テスト信号をデジタル信号に変換して出力するＡＤ変換回路と、前記デジタル信号と予め記憶された期待値とを照合し、照合結果である差分値に応じた前記調整信号を出力する試験回路と、を有する第２の半導体装置と、
を備える信号処理システム。
【請求項１０】
前記アナログ信号処理回路は、増幅器を含む回路であって、
前記調整回路は、前記増幅器の入力信号の電圧調整を行う、
請求項９に記載の信号処理システム。
【請求項１１】
前記調整回路は、前記基準電圧の調整を行うことにより、前記アナログ信号処理回路の出力の調整を行う、
請求項９に記載の信号処理システム。
【請求項１２】
前記テスト信号出力部は、前記第２処理信号又は前記基準電圧の内いずれか一の信号をテスト信号として出力する、
請求項１１に記載の信号処理システム。
【請求項１３】
前記アナログ信号処理回路の駆動時間が予め設定された時間を経過した場合に、前記テスト信号出力部による前記テスト信号の出力と、前記ＡＤ変換回路による前記デジタル信号の変換及び出力と、前記試験回路による前記デジタル信号と前記期待値との照合と、前記試験回路による前記調整信号の出力と、前記調整回路による前記調整信号に応じた前記アナログ信号処理回路の出力の調整と、を行う、
請求項９に記載の信号処理システム。
【請求項１４】
前記差分値が予め設定された値よりも大きい場合、前記差分値が予め設定された値よりも小さくなるまで、前記調整回路による前記アナログ信号処理回路の出力の調整と、前記テスト信号出力部による前記テスト信号の出力と、前記ＡＤ変換回路による前記デジタル信号の変換及び出力と、前記試験回路による前記デジタル信号と前記期待値との照合と、を繰り返し行う、
請求項９に記載の信号処理システム。
【請求項１５】
前記第２の半導体装置は、前記第１の半導体装置に出力するための前記調整信号を記憶する記憶部を更に有する、
請求項９に記載の信号処理システム。
【請求項１６】
前記第１の半導体装置は、前記調整回路に出力するための前記調整信号を記憶する記憶部を更に有する、
請求項９に記載の信号処理システム。
【請求項１７】
前記第１の半導体装置は、前記調整回路に出力するための前記調整信号を記憶する記憶部を更に有し、
前記第２の半導体装置は、前記第１の半導体装置に出力するための前記調整信号を記憶する記憶部を更に有する、
請求項９に記載の信号処理システム。
【請求項１８】
前記第１の半導体装置が、スイッチング動作を繰り返し行うスイッチング回路を更に有する、
請求項９に記載の信号処理システム。
【請求項１９】
第１の半導体装置が、
基準電圧を発生するステップと、
前記基準電圧に応じてアナログ信号処理回路の出力である第１処理信号を出力するステップと、
前記第１処理信号の電圧を低下させた第２処理信号をテスト信号として出力するステップと、
第２の半導体装置が、
前記テスト信号をデジタル信号に変換して出力するステップと、
前記デジタル信号と予め記憶された期待値とを照合し、照合結果である差分値に応じた調整信号を出力するステップと、
第１の半導体装置が、
前記調整信号を受け取るステップと、
前記調整信号に応じてアナログ信号処理回路の出力の調整を行うステップと、
を有する、信号処理方法。
【請求項２０】
前記アナログ信号処理回路は、増幅器を含む回路であって、
前記アナログ信号処理回路の出力の調整を行うステップにおいて、前記増幅器の入力信号の電圧調整を行う、
請求項１９に記載の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、信号処理システム、及び信号処理方法に関し、例えば経年劣化による特性の変化を調整する技術に関する。
【背景技術】
【０００２】
半導体装置は、内蔵するトランジスタのゲート酸化膜が経年劣化すること等により特性が変化する。そこで、特性が変化した半導体装置が出力する電圧等が設計の範囲内であることを保証するための技術が開発されている。
【０００３】
特許文献１には、被測定電圧をＡＤ変換する場合に増幅器で増幅して変換したときと増幅器を用いずにダイレクト変換したときとで、変換データに連続性を確保する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５９０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の技術を利用する場合、半導体装置内に混載する回路の影響を受ける虞がある。すなわち、かかる制御回路内に設けた演算回路と比較して大きい電流が流れる回路や、所定の周波数を伴うスイッチング回路などを混載していた場合、グランドや電源のノイズが大きくなり、高精度な調整回路を適切に駆動させることが困難である。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、
基準電圧を発生させる基準電圧発生回路と、
前記基準電圧に応じて第１処理信号を出力するアナログ信号処理回路と、
前記第１処理信号の電圧を低下させた第２処理信号をテスト信号として出力するテスト信号出力部と、
出力した前記テスト信号に対する調整信号を受け取る入力部と、
前記調整信号に応じて前記アナログ信号処理回路の出力の調整を行う調整回路と、
を有する。
【０００８】
一実施の形態によれば、信号処理システムは、
基準電圧を発生させる基準電圧発生回路と、前記基準電圧に応じて第１処理信号を出力するアナログ信号処理回路と、前記第１処理信号の電圧を低下させた第２処理信号をテスト信号として出力するテスト信号出力部と、出力した前記テスト信号に対する調整信号を受け取る入力部と、前記調整信号に応じて前記アナログ信号処理回路の出力の調整を行う調整回路と、を有する第１の半導体装置と、
前記第１の半導体装置が出力した前記テスト信号をデジタル信号に変換して出力するＡＤ変換回路と、前記デジタル信号と予め記憶された期待値とを照合し、照合結果である差分値に応じた前記調整信号を出力する試験回路と、を有する第２の半導体装置と、
を備える。
【０００９】
一実施の形態によれば、信号処理方法は、
第１の半導体装置が、
基準電圧を発生するステップと、
前記基準電圧に応じてアナログ信号処理回路の出力である第１処理信号を出力するステップと、
前記第１処理信号の電圧を低下させた第２処理信号を出力するステップと、
第２の半導体装置が、
前記テスト信号をデジタル信号に変換して出力するステップと、
前記デジタル信号と予め記憶された期待値とを照合し、照合結果である差分値に応じた調整信号を出力するステップと、
第１の半導体装置が、
前記調整信号を受け取るステップと、
前記調整信号に応じてアナログ信号処理回路の出力の調整を行うステップと、
を有する。
【発明の効果】
【００１０】
前記一実施の形態によれば、経年劣化による特性の変化を調整する半導体装置、信号処理システム、及び信号処理方法を提供できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１にかかる半導体装置のブロック図である。
【図２】実施の形態１にかかる半導体装置の変形例１を示したブロック図である。
【図３】実施の形態１にかかる半導体装置の変形例２を示したブロック図である。
【図４】実施の形態２にかかる信号処理システムのブロック図である。
【図５】実施の形態２にかかる信号処理システムの変形例を示したブロック図である。
【図６】実施の形態２にかかる信号処理システムのフローチャートである。
【図７】実施の形態３にかかる信号処理システムのブロック図である。
【図８】実施の形態３にかかる信号処理システムの変形例を示したブロック図である。
【図９】実施の形態３にかかる信号処理システムのフローチャートである。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１４】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１５】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１６】
＜実施の形態１＞
以下に、図１〜図３を参照しながら、実施の形態１について説明する。
【００１７】
まず、図１に例示した半導体装置について説明する。図１は、実施の形態１にかかる半導体装置のブロック図である。半導体装置１００は、主にアナログ信号を処理する回路を搭載している。半導体装置１００の一例は、ＰＭＵ（Power management unit）である。半導体装置１００は、経年劣化によりアナログ信号処理回路の出力電圧が変化した場合に、出力電圧が予め設定された範囲を維持するように調整し得る。半導体装置１００は、１個の半導体チップである。
【００１８】
半導体装置１００は、ＭＣＵ（Micro Controller Unit）１９０に接続している。半導体装置１００は、テスト信号をＭＣＵ１９０に出力する。ＭＣＵ１９０は、テスト信号を受け取り、受け取ったテスト信号に基づいて、アナログ信号処理回路の出力電圧を調整するための調整信号を生成する。そして、ＭＣＵ１９０は、生成した調整信号を、半導体装置１００に出力する。半導体装置１００は、ＭＣＵ１９０が出力した調整信号を受け取り、アナログ信号処理回路の出力電圧を調整する。
【００１９】
以下に、半導体装置１００の各構成の詳細を説明する。半導体装置１００は、基準電圧発生回路１１０、アナログ信号処理回路１２０、マルチプレクサ１３０、ＳＰＩ（Serial Peripheral Interface）通信部１４０、調整回路１５０、及びＤＣ（Direct Current）／ＤＣコンバータ１６０を主に備えている。また、半導体装置１００は、アナログ信号処理回路１２０が出力した電圧を外部へ出力する増幅信号出力ポート１７１、マルチプレクサ１３０が出力した信号を外部へ出力するテスト信号出力ポート１７２、及び外部から調整信号を受け取るための通信ポート１７３を有している。
【００２０】
基準電圧発生回路１１０は、基準電圧を生成して半導体装置１００内のアナログ信号処理回路１２０に対して出力する。基準電圧発生回路１１０は、バンドギャップリファレンス（ＢＧＲ：Band-Gap reference）とも称される。
【００２１】
次に、アナログ信号処理回路１２０について説明する。アナログ信号処理回路１２０は、一定の電圧を出力するレギュレータである。アナログ信号処理回路１２０は、増幅器１２１、トランジスタ１２４、第１抵抗器１２６、第２抵抗器１２８を主に含んでいる。増幅器１２１は、基準電圧発生回路１１０に接続し、基準電圧を非反転入力信号１１１として受け取る。増幅器１２１は、非反転入力信号１１１及び反転入力信号１２９の差分を増幅した増幅信号１２２を出力する。トランジスタ１２４は、増幅器１２１が出力した増幅信号１２２をゲートの入力として受け取る。トランジスタ１２４は、ゲートの入力である増幅信号１２２の電圧に応じて電源１２３の電圧を降下させ、第１処理信号１２５を出力する。つまり、第１処理信号は、アナログ信号処理回路１２０が出力するアナログ信号である。
【００２２】
第１抵抗器１２６は、トランジスタ１２４に接続し、反転入力信号１２９を出力する。増幅器１２１は、非反転入力信号１１１及び反転入力信号１２９の差分に基づいて、増幅信号１２２を出力する。
【００２３】
第２抵抗器１２８は、第１抵抗器１２６とグランドの間に設けられている。アナログ信号処理回路１２０は、第１抵抗器１２６と第２抵抗器１２８との間から、第２処理信号１２７を出力する。第２処理信号１２７は、第１処理信号１２５と比べると、第１抵抗器１２６及び第２抵抗器１２８により電圧が低く設定されている。
【００２４】
アナログ信号処理回路１２０は、複数のトランジスタや抵抗器を有している。そして、アナログ信号処理回路１２０が有している複数のトランジスタや抵抗器は、経年劣化により特性が変化する場合がある。特に、非反転入力信号１１１及び反転入力信号１２９の差分が正しい値にならなくなってしまった場合には、第１処理信号１２５の値が設計値から外れてしまう虞がある。そのため、本実施の形態１にかかるアナログ信号処理回路１２０は、調整回路１５０に接続している。
【００２５】
尚、アナログ信号処理回路１２０は、一般的なリニアレギュレータであってもよく、低損失型リニアレギュレータ（ＬＤＯ：Low drop-out linear regulator）であってもよい。また、アナログ信号処理回路１２０は、半導体装置１００内に複数存在してもよい。半導体装置１００内に複数のアナログ信号処理回路１２０が存在する場合は、それぞれが出力する第１処理信号１２５及び第２処理信号１２７は、異なる電圧であってもよい。
【００２６】
次に、マルチプレクサ１３０について説明する。マルチプレクサ１３０は、複数の入力端子を有しており、複数の入力信号から選択された一の信号をテスト信号として出力する。マルチプレクサ１３０は、アナログ信号処理回路１２０が出力した第２処理信号１２７を入力信号の１つとして受け取る。また、マルチプレクサ１３０は、図示しない制御部から選択信号１３２を受け取る。そして、マルチプレクサ１３０は、受け取った選択信号１３２に応じて、複数の入力信号から一の信号を選択し、選択した一の信号をテスト信号１３１として出力する。マルチプレクサ１３０が出力したテスト信号１３１は、テスト信号出力ポート１７２を経由して半導体装置１００の外部へ出力される。
【００２７】
半導体装置１００が複数の信号処理回路１２０を有している場合、マルチプレクサ１３０は、複数の信号処理回路１２０から入力信号を受け取ることができる。その場合、図示しない制御部は、複数の信号処理回路１２０から入力信号の内、どの入力信号をテスト信号１３１として出力するかを決定し得る。また、図示しない制御部は、予め設定された時間を経過した場合に、マルチプレクサ１３０に対してテスト信号１３１を出力することを指示してもよい。また、図示しない制御部は、外部からテスト信号１３１を出力する指示を受け、指示に応じてテスト信号１３１を出力させてもよい。
【００２８】
ＳＰＩ通信部１４０は、半導体装置１００の外部との通信を行うためのインターフェイスである。すなわちＳＰＩ通信部１４０は、通信ポート１７３を介して外部の半導体装置と信号の送受信を行い得る。ＳＰＩ通信部１４０は、通信ポート１７３を介して外部からの信号を受け取り、半導体装置１００の内部に信号を出力する。より具体的には、ＳＰＩ通信部１４０は、テスト信号１３１に対する調整信号１４１を外部から受け取る。そして、ＳＰＩ通信部１４０は、受け取った調整信号１４１を、調整回路１５０に出力する。
【００２９】
調整回路１５０は、ＳＰＩ通信部１４０が出力した調整信号１４１を受け取る。そして、調整回路１５０は、ＳＰＩ通信部１４０から受け取った調整信号１４１に応じて、アナログ信号処理回路１２０内の増幅信号１２２の調整を行う。
【００３０】
以下に、調整回路１５０について、具体例を挙げて説明する。調整回路１５０の一例は、複数の抵抗器及び複数のスイッチ回路により構成された回路である。この場合の調整信号１４１は、複数のスイッチ回路のうち、どのスイッチ回路を接続し、どのスイッチ回路を切断するかを定めたものである。調整回路１５０は、このような構成により調整回路１５０内の抵抗値を変化させる。そして、調整回路１５０は、増幅器１２１の反転入力信号１２９に接続している。したがって、調整回路１５０は、抵抗値の変化に応じて、反転入力信号１２９の電圧を調整する。その結果、調整回路１５０は、増幅器１２１の出力である増幅信号１２２の調整を行い得る。第１処理信号１２５及び第２処理信号１２７は、増幅信号１２２の値に応じて調整される。尚、上述した調整回路１５０の構成はあくまで一例であって、第１処理信号１２５及び第２処理信号１２７の調整を行うための構成であれば、上述した回路でなくともよい。
【００３１】
ＤＣ／ＤＣコンバータ１６０は、半導体装置１００内に上述した構成要素と共に搭載されている回路である。ＤＣ／ＤＣコンバータ１６０は、一般的な技術のスイッチングレギュレータや、シリーズレギュレータ等である。ＤＣ／ＤＣコンバータ１６０は、所定の電流が流れ、又は、所定のスイッチ動作によるノイズを発生させ得る。
【００３２】
テスト信号出力ポート１７２は、マルチプレクサ１３０が出力したテスト信号１３１を半導体装置１００の外部へ出力する。実施の形態１においては、テスト信号出力ポート１７２は、ＭＣＵ（Micro Controller Unit）１９０に接続している。すなわち、テスト信号出力ポート１７２は、ＭＣＵ１９０に対してテスト信号１３１を出力している。
【００３３】
通信ポート１７３は、ＭＣＵ１９０に接続している。通信ポート１７３は、ＭＣＵ１９０が出力した調整信号１４１を受け取り、ＳＰＩ通信部１４０に出力する。
【００３４】
尚、ＳＰＩ通信部１４０は外部との通信を行うためのインターフェイスであればＳＰＩ通信以外の通信仕様であってもよい。例えば、ＳＰＩ通信部１４０の通信仕様は、Ｉ２Ｃ（Inter-Integrated Circuit）やＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）等のシリアル通信であってもよい。また、ＳＰＩ通信部１４０の通信仕様は、パラレル通信であってもよい。
【００３５】
ＭＣＵ１９０は、半導体装置１００が出力したテスト信号１３１を受け取り、かかるテスト信号１３１と、予め記憶された期待値とを比較する。そして、ＭＣＵ１９０は、比較結果に応じた調整信号１４１を生成する。ＭＣＵ１９０は、生成した調整信号１４１を、通信ポート１７３に出力する。尚、半導体装置１００が複数の信号処理回路１２０を有している場合、ＭＣＵ１９０は、複数の信号処理回路１２０のそれぞれに対応した期待値を予め有している。その場合、ＭＣＵ１９０は、受け取ったテスト信号１３１がどの信号処理回路１２０から入力されたものか認識し得る情報を、半導体装置１００から併せて受け取る。
【００３６】
本実施の形態１にかかる半導体装置１００は、以上のような構成により、調整信号１４１を生成するためのテスト信号１３１を外部に出力し、アナログ信号処理回路１２０の出力である第１処理信号を調整するための調整信号１４１を外部から受け取る。これにより、本実施の形態１にかかる半導体装置１００は、半導体装置１００の内部回路が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。
【００３７】
また、本実施の形態にかかる半導体装置１００は、ＤＣ／ＤＣコンバータ１６０が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。その点、半導体装置１００が、ＤＣ／ＤＣコンバータに限らず、モータドライバ、オシレータ、チャージポンプ等を有している場合にも適用可能である。つまり、半導体装置１００の内部回路がノイズを発生させる場合に、本実施の形態にかかる構成を適用することができる。
【００３８】
＜実施の形態１の変形例１＞
次に、図２を参照しながら、実施の形態１の変形例１について説明する。図２は、実施の形態１にかかる半導体装置の変形例１を示したブロック図である。図２に示した半導体装置１０１は、図１に示した半導体装置１００と比較して、基準電圧発生回路１１０がマルチプレクサ１３０にも接続している点、及び調整回路１５０の接続先が増幅器１２１から基準電圧発生回路１１０に変更になっている点が異なる。その他の構成は図１に示した半導体装置１００と同様である。
【００３９】
図２において、基準電圧発生回路１１０は、基準電圧を生成してアナログ信号処理回路１２０に対して出力すると共に、マルチプレクサ１３０に対して基準電圧１１２を出力する。マルチプレクサ１３０は、基準電圧発生回路１１０が出力した基準電圧１１２を受け取る。
【００４０】
マルチプレクサ１３０は、複数の入力信号を受け取る。マルチプレクサ１３０が受け取る複数の入力信号には、アナログ信号処理回路１２０が出力した第２処理信号１２７と、基準電圧発生回路１１０が出力した基準電圧１１２とが含まれる。マルチプレクサ１３０は、図示しない制御部から選択信号１３２を受け取る。そして、マルチプレクサ１３０は、受け取った選択信号１３２に応じて、複数の入力信号から一の信号を選択し、選択した一の信号をテスト信号１３１として出力する。
【００４１】
尚、複数の入力信号の内からどれをテスト信号１３１として選択するかは、適宜決定することができる。例えば、図示しない制御部は、予め設定された時間毎に、第２処理信号１２７と、基準電圧１１２とを交互に出力することを指示するように選択信号１３２を出力してもよい。また、図示しない制御部は、ＭＣＵから指示を受けて複数の入力信号の内からどれをテスト信号１３１として選択するか決定してもよい。また、半導体装置１０１内にアナログ信号処理回路１２０が複数存在する場合、図示しない制御部は、複数の第２処理信号と、基準電圧１１２とのうちから適宜、テスト信号１３１を選択し得る。
【００４２】
ＭＣＵ１９０は、テスト信号出力ポート１７２から適宜、テスト信号１３１を受け取る。ＭＣＵ１９０は、半導体装置１０１から基準電圧１１２をテスト信号１３１として受け取った場合、予め設定された期待値と比較する。ＭＣＵ１９０は、テスト信号１３１として受け取った基準電圧１１２と、予め設定された期待値とを比較し、差分値に応じた調整信号を通信ポート１７３に出力する。
【００４３】
調整回路１５０は、ＳＰＩ通信部１４０が出力した調整信号１４１を受け取る。そして、調整回路１５０は、受け取った調整信号１４１に応じて、基準電圧発生回路１１０が出力する基準電圧を調整する。
【００４４】
以下に、調整回路１５０が基準電圧を調整する原理の一例を説明する。基準電圧発生回路１１０は、増幅器と、トランジスタと、抵抗器の組み合わせにより構成され得る。そして、調整回路１５０は、例えば、基準電圧発生回路１１０の抵抗器の一部を含んでいる。調整回路１５０の一例としては、複数の抵抗器及び複数のスイッチ回路により構成された回路である。そして、調整信号は、複数のスイッチ回路のうち、どのスイッチ回路を接続し、どのスイッチ回路を切断するかを定めたものであり得る。このような構成により、調整回路１５０は、調整回路１５０内の抵抗値を変化させ得る。したがって、調整回路１５０は、抵抗値の変化に応じて、基準電圧の調整を行い得る。尚、上述した調整回路１５０の構成はあくまで一例であって、基準電圧の調整を行うための構成であれば、上述した回路でなくともよい。
【００４５】
半導体装置１０１は、以上のような構成により、調整信号１４１を生成するためのテスト信号１３１を外部に出力し、基準電圧を調整するための調整信号１４１を外部から受け取る。これにより、半導体装置１０１は、半導体装置１０１の内部回路が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。
【００４６】
尚、図２に示した半導体装置１０１は、アナログ信号処理回路１２０を１つ有している。しかし、当然ながら半導体装置１０１は、アナログ信号処理回路１２０を複数有していてもよい。その場合、基準電圧発生回路１１０は、複数のアナログ信号処理回路に接続され得る。このような場合、基準電圧発生回路１１０が出力する基準電圧を調整することにより、複数のアナログ信号処理回路の出力を同時に調整することができる。
【００４７】
＜実施の形態１の変形例２＞
次に、図３を参照しながら、実施の形態１の変形例２について説明する。図３は、実施の形態１にかかる半導体装置の変形例２を示したブロック図である。図３に示した半導体装置１０２は、図１に示した半導体装置１００と比較して、ＳＰＩ通信部１４０と調整回路１５０との間にメモリ１７０が介在している点において異なる。その他の構成は図１に示した半導体装置１００と同様である。
【００４８】
メモリ１７０は、ＳＰＩ通信部１４０が出力した調整信号１４１を記憶する。メモリ１７０は、書き換え可能な不揮発性の記憶部であって、例えばフラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）又はＭＲＡＭ（Magnetic Random Access Memory）などにより構成される。メモリ１７０は不揮発性の記憶部であるため、半導体装置１００がシステムを停止した後も、調整信号１４１を記憶し得る。したがって、調整回路１５０は、システムを停止し、再起動した場合に、メモリ１７０に記憶している調整信号１４１を読み出す。そして、調整回路１５０は、読みだした調整信号１４１に応じて増幅器１２１に対する調整を行う。
【００４９】
このような構成により、半導体装置１０２は、システムを起動する際に、予め記憶しておいた調整信号に応じて、アナログ信号処理回路１２０の調整を行うことができる。そのため、システムの起動を短時間で完了させることができる。そして、半導体装置１０２は、半導体装置１０２の内部回路が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。
【００５０】
尚、第１の半導体装置１０２において、調整回路１５０はアナログ信号処理回路１２０に接続しているが、調整回路１５０は、基準電圧発生回路１１０に接続し、基準電圧の調整を行ってもよい。その場合、半導体装置１０２は、システムを起動する際に、予め記憶しておいた調整信号に応じて、基準電圧発生回路１１０が出力する基準電圧を調整することにより、複数のアナログ信号処理回路の出力を同時に調整することができる。
【００５１】
＜実施の形態２＞
次に、図４を参照しながら実施の形態２について説明する。図４は、実施の形態２にかかる信号処理システムのブロック図である。図４に示した信号処理システム３００は、第１の半導体装置１００と、第２の半導体装置２００とを備えている。第１の半導体装置１００は、実施の形態１に示した半導体装置１００と同じ構成である。そのため、第１の半導体装置１００の構成についての説明は省略する。
【００５２】
第２の半導体装置２００は、例えば、主にデジタル信号を処理するためのＭＣＵである。第２の半導体装置２００は、ＡＤ（analog to digital）変換回路２１０、試験回路２２０、ＳＰＩ通信部２３０、タイマ２４０、及び演算器２６０を主に有している。また、第２の半導体装置２００は、第１の半導体装置１００と接続するインターフェイスとして、増幅信号入力ポート２７１、テスト信号入力ポート２７２、及び通信ポート２７３を有している。第１の半導体装置１００及び第２の半導体装置２００は、それぞれが１個の半導体チップであり、それぞれが基板に実装され、基板が有する導線により接続されている。
【００５３】
尚、実施の形態２において説明した信号処理システムは、例えば、第１の半導体装置と第２の半導体装置とが、それぞれ１チップの集積回路であり、基板上にそれぞれマウントされる構成になっている。しかしながら、信号処理システムは、このような形態に限らず、例えば、第１の半導体装置と第２の半導体装置とが、それぞれ１チップの集積回路であって、これらを積層したＳｏＣ（System-on-a-chip）、又は多層化された集積回路であってもよい。また、信号処理システムは、第１の半導体装置１００と第２の半導体装置２００とが、それぞれ１チップの集積回路であり、それぞれが予め基板上にマウントされたハイブリッドＩＣ（integrated circuit）であってもよい。
【００５４】
ＡＤ変換回路２１０は、アナログ信号をデジタル信号に変換するＡＤコンバータ（ＡＤＣ：analog to digital converter）である。ＡＤ変換回路２１０は、テスト信号入力ポート２７２から受け取ったアナログ信号であるテスト信号１３１をデジタル信号２１１に変換（ＡＤ変換）する。ＡＤ変換回路２１０は、変換したデジタル信号２１１を試験回路２２０に出力する。
【００５５】
試験回路２２０は、入力されたデジタル信号２１１と予め記憶された期待値とを照合し、照合結果である差分値を算出する。試験回路２２０は、例えば、デジタル信号２１１と期待値とを照合する回路を少なくとも有するＢＩＳＴ（built-in self-test）回路である。また、試験回路２２０は、照合結果に応じてアナログ信号処理回路１２０の出力を調整するための調整信号１４１を生成する。
【００５６】
具体的には、試験回路２２０は、ＡＤ変換回路２１０が出力したデジタル信号２１１を受け取る。そして試験回路２２０は受け取ったデジタル信号２１１と、期待値とを照合する。期待値は、図示しない記憶部に予め記憶されている。試験回路２２０は、デジタル信号２１１と期待値との差分値を算出する。また、試験回路２２０は、算出した差分値が予め設定された値よりも大きいか否かを判定する。試験回路２２０は、差分値が予め設定された値よりも大きいと判定した場合に、かかる差分値に応じた調整信号１４１を生成する。試験回路２２０は、かかる差分値に応じた調整信号１４１をＳＰＩ通信部２３０に出力する。
【００５７】
尚、第１の半導体装置１００が複数の信号処理回路１２０を有している場合、第２の半導体装置２００は、複数の信号処理回路１２０のそれぞれに対応した期待値を予め記憶している。その場合、第１の半導体装置１００及び第２の半導体装置２００は、テスト信号１３１がどの信号処理回路１２０から入力されたものか認識し得る情報を共有する。試験回路２２０は、第２の半導体装置２００が受け取ったテスト信号１３１と、予め記憶している複数の期待値とを対応させて照合する。
【００５８】
尚、試験回路２２０は、テスト信号の発生を指示する指示部を含んでいてもよい。テスト信号の発生を指示する指示部は、タイマ２４０を監視し、予め設定された時間が経過すると、第１の半導体装置１００に対してテスト信号の出力を指示してもよい。
【００５９】
ＳＰＩ通信部２３０は、第２の半導体装置２００の外部との通信を行うためのインターフェイスである。本実施の形態においては、ＳＰＩ通信部２３０は、第１の半導体装置１００との通信を行う。すなわちＳＰＩ通信部２３０は、通信ポート２７３を介して第１の半導体装置１００と信号の送受信を行い得る。具体的には、ＳＰＩ通信部２３０は、試験回路２２０が出力した調整信号１４１を受け取る。そして、ＳＰＩ通信部２３０は、受け取った調整信号１４１を、通信ポート２７３を介して第１の半導体装置１００に出力する。
【００６０】
タイマ２４０は、予め設定された時間が経過したことを通知する機能を有している。タイマ２４０は、例えば、リアルタイムクロックにより構成される。タイマ２４０は、試験回路２２０により監視され得る。また、タイマ２４０は、図示しない制御部により監視され得る。タイマ２４０は、予め設定された時間が経過したことを試験回路２２０又は図示しない制御部に通知し得る。
【００６１】
尚、ＳＰＩ通信部２３０は外部との通信を行うためのインターフェイスであればＳＰＩ通信以外の通信仕様であってもよい。例えば、ＳＰＩ通信部２３０の通信仕様は、Ｉ２Ｃ（Inter-Integrated Circuit）やＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）等のシリアル通信であってもよい。また、ＳＰＩ通信部２３０の通信仕様は、パラレル通信であってもよい。
【００６２】
演算器２６０は、第２の半導体装置２００に搭載された演算回路である。演算器２６０は、増幅信号入力ポート２７１を介して第１処理信号１２５を受け取る。そして、演算器２６０は、受け取った第１処理信号１２５を電源として用い得る。
【００６３】
以上のような構成により、第１の半導体装置１００は、テスト信号１３１を第２の半導体装置２００に出力する。そして、第２の半導体装置２００は、アナログ信号処理回路１２０を調整するための調整信号１４１を第１の半導体装置１００に出力する。第１の半導体装置は、第２の半導体装置２００から受け取った調整信号１４１によりアナログ信号処理回路１２０の出力である第１処理信号１２５の値を調整する。したがって、信号処理システム３００は、半導体装置１００の内部回路が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。
【００６４】
＜実施の形態２の変形例＞
次に、図５を参照しながら、実施の形態２の変形例について説明する。図５は、実施の形態２にかかる信号処理システムの変形例を示したブロック図である。図５に示した信号処理システム３０１は、図４に示した信号処理システム３００と比較すると、第１の半導体装置１００に代えて、第１の半導体装置１０１を有している点が異なる。第１の半導体装置１０１は、図２を参照しながら説明した実施の形態１の変形例１と同様の構成を有している。
【００６５】
図５に示した構成により、第１の半導体装置１０１は、テスト信号１３１を第２の半導体装置２００に出力する。そして、第２の半導体装置２００は、基準電圧を調整するための調整信号１４１を第１の半導体装置１０１に出力し得る。第１の半導体装置１０１は、第２の半導体装置２００から受け取った調整信号１４１により基準電圧を調整する。このように、信号処理システム３０１は、半導体装置１０１の内部回路が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。
【００６６】
尚、上述した実施の形態２にかかる第１の半導体装置１００と、実施の形態２の変形例にかかる第１の半導体装置１０１とは、排他的な構成ではなく、それぞれの構成を重畳的に有していてもよい。つまり、第１の半導体装置１００において、基準電圧発生回路１１０が出力した基準電圧がマルチプレクサ１３０に入力されてもよい。同様に、第１の半導体装置１０１において、調整回路１５０が、信号処理回路１２０に接続し、信号処理回路１２０を調整してもよい。また、第１の半導体装置１００又は第１の半導体装置１０１は、調整回路を複数有しており、基準電圧発生回路１１０の調整と、信号処理回路１２０の調整とを、選択的に行うことができてもよい。
【００６７】
尚、基準電圧発生回路１１０の調整と、信号処理回路１２０の調整とを、選択的に行うことができる場合、基準電圧発生回路１１０の調整が優先的に行われることが好ましい。基準電圧発生回路１１０の調整が優先的に行われることが好ましい理由は、以下の通りである。すなわち、一般的に、第１の半導体装置１００又は第１の半導体装置１０１が複数の信号処理回路１２０を有している場合は、基準電圧発生回路１１０が複数の信号処理回路１２０に接続している。この場合に、基準電圧発生回路１１０を調整することにより、複数の信号処理回路１２０の出力が調整される。
【００６８】
＜実施の形態２にかかる信号処理システムの信号処理方法＞
次に、図６を参照しながら実施の形態２にかかる信号処理システム３００又は信号処理システム３０１の信号処理方法について説明する。図６は、実施の形態２にかかる信号処理システムのフローチャートである。
【００６９】
まず、第１の半導体装置１００は、テスト信号１３１を出力する（ステップＳ１０）。実施の形態２の変形例の場合、マルチプレクサ１３０は、テスト信号１３１として複数の入力信号の内から第２処理信号１２７を選択することもできるし、基準電圧１１２を選択することもできる。
【００７０】
次に、第２の半導体装置２００のＡＤ変換回路２１０は、受け取ったテスト信号１３１をデジタル信号２１１に変換する（ステップＳ１１）。ＡＤ変換回路２１０は、かかるデジタル信号２１１を試験回路２２０に出力する。
【００７１】
次に、第２の半導体装置２００の試験回路２２０は、入力されたデジタル信号２１１と予め記憶された期待値とを照合し、照合結果である差分値ΔＶを算出する（ステップＳ１２）。
【００７２】
次に、試験回路２２０は、差分値ΔＶが予め設定された値ＶＡよりも大きいか否かを判定する（ステップＳ１３）。
【００７３】
テスト信号１３１をＡＤ変換したデジタル信号２１１が予め設定された範囲内の場合、試験回路２２０は、差分値ΔＶが予め設定された値ＶＡよりも大きいと判定しない（ステップＳ１３：Ｎｏ）。この場合、アナログ信号処理回路１２０の出力は、調整をされる必要がない。換言すると、試験回路２２０は、調整信号１４１を出力しない。この場合、試験回路２２０は、タイマ２４０を監視し、タイマ２４０がカウントする経過時間ｔが予め設定された時間Ｔｃを経過したか否かを判定する（ステップＳ１６）。予め設定された時間Ｔｃは、例えば、半導体装置が経年劣化をすることにより特性が変化する可能性がある時間である。すなわち、時間Ｔｃは、例えば１００時間、５００時間、１０００時間などに設定し得る。
【００７４】
タイマ２４０がカウントする経過時間ｔが予め設定された時間Ｔｃを経過したと判定しない場合（ステップＳ１６：Ｎｏ）、試験回路２２０は、繰り返しタイマ２４０がカウントする経過時間が時間Ｔｃを経過したか否かを判定する（ステップＳ１６）。タイマ２４０がカウントする経過時間ｔが予め設定された時間Ｔｃを経過したと判定した場合（ステップＳ１６：Ｙｅｓ）、信号処理システム３００は、ステップＳ１０に戻り、第１の半導体装置１００が再びテスト信号１３１を出力する（ステップＳ１０）。
【００７５】
ステップＳ１３に戻り説明を続ける。
テスト信号１３１をＡＤ変換したデジタル信号２１１が予め設定された範囲を外れている場合、試験回路２２０は、差分値ΔＶが予め設定された値ＶＡよりも大きいと判定する（ステップＳ１３：Ｙｅｓ）。この場合、試験回路２２０は、差分値ΔＶに応じた調整信号１４１を生成する。試験回路２２０は、差分値ΔＶに応じた調整信号１４１を生成し、かかる調整信号１４１をＳＰＩ通信部２３０に出力する（ステップＳ１４）。ＳＰＩ通信部２３０は、試験回路２２０が出力した調整信号１４１を受け取り、ＳＰＩ通信部１４０を介して調整回路１５０へ出力する。
【００７６】
次に、調整回路１５０は、受け取った調整信号１４１に応じて、アナログ信号処理回路１２０の出力を調整する（ステップＳ１５）。アナログ信号処理回路１２０の出力の調整は、図４に示した信号処理システム３００の場合、調整回路１５０によりアナログ信号処理回路１２０の出力を調整することである。また、アナログ信号処理回路１２０の出力の調整は、図５に示した信号処理システム３０１の場合、調整回路１５０により基準電圧発生回路１１０の出力を調整することである。
【００７７】
調整回路１５０がアナログ信号処理回路１２０の出力を調整すると、第１の半導体装置１００又は第１の半導体装置１０１は、調整後のテスト信号１３１を出力する（ステップＳ１０）。そして、信号処理システム３００は、差分値ΔＶが予め設定された値ＶＡよりも大きい場合、差分値ΔＶが予め設定された値ＶＡよりも小さくなるまで、調整回路１５０によるアナログ信号処理回路１２０の出力の調整と、マルチプレクサ１３０によるテスト信号１３１の出力と、ＡＤ変換回路２１０によるデジタル信号２１１への変換と、試験回路２２０によるデジタル信号２１１と期待値との照合と、を繰り返し行う。
【００７８】
以上のような信号処理を行うことにより、信号処理システム３００は、半導体装置１００の内部回路が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。
【００７９】
尚、実施の形態２の変形例の場合、ステップＳ１０において、マルチプレクサ１３０は、テスト信号１３１を以下のように選択することができる。すなわち、まず、マルチプレクサ１３０は、テスト信号１３１として、基準電圧１１２を選択して出力する。そして、信号処理システム３０１が、ステップＳ１０からステップＳ１５まで処理を行い、ステップＳ１５の後、再びステップＳ１０に戻った場合、マルチプレクサ１３０は、テスト信号１３１として第２処理信号１２７を選択して出力し得る。
【００８０】
＜実施の形態３＞
次に、図７を参照しながら、実施の形態３について説明する。図７は、実施の形態３にかかる信号処理システムのブロック図である。図７に示した信号処理システム３０２は、図４に示した信号処理システム３００と比較すると、第２の半導体装置２００に代えて、第２の半導体装置２０１を有している点が異なる。第２の半導体装置２０１は、試験回路２２０とＳＰＩ通信部２３０との間にメモリ２５０を有している。
【００８１】
メモリ２５０は、試験回路２２０が出力した調整信号１４１を記憶する。メモリ２５０は、書き換え可能な不揮発性の記憶部であって、例えばフラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）又はＭＲＡＭ（Magnetic Random Access Memory）などにより構成される。メモリ２５０は不揮発性の記憶部であるため、信号処理システム３０２がシステムを停止した後も、調整信号１４１を記憶し得る。したがって、調整回路１５０は、システムを停止し、再起動した場合に、メモリ２５０に記憶している調整信号１４１を読み出し得る。そして、調整回路１５０は、読みだした調整信号１４１に応じてアナログ信号処理回路１２０に対する調整を行い得る。このような構成により、信号処理システム３０２は、システムを起動する際に、予め記憶しておいた調整信号１４１に応じた調整を行うことができる。
【００８２】
＜実施の形態３の変形例＞
次に、図８を参照しながら、実施の形態３の変形例について説明する。図８は、実施の形態３にかかる信号処理システムの変形例を示したブロック図である。図８に示した信号処理システム３０３は、図７に示した信号処理システム３００と比較すると、第１の半導体装置１００に代えて、第１の半導体装置１０２を有している点が異なる。第１の半導体装置１０２は、図３を参照しながら説明した実施の形態１の変形例２と同様の構成を有している。つまり、図７に示す信号処理システム３０３は、第１の半導体装置１０２にメモリ１７０を有し、第２の半導体装置２０１にメモリ２５０を有している。
【００８３】
以上のような構成により、第１の半導体装置１００は、テスト信号を第２の半導体装置２００に出力する。そして、第２の半導体装置２００は、アナログ信号処理回路を調整するための調整信号１４１をメモリ２５０及びメモリ１７０に記憶する。第１の半導体装置は、メモリ２５０又はメモリ１７０に記憶した調整信号１４１によりアナログ信号処理回路１２０の出力を調整する。信号処理システム３０３は、調整信号１４１をメモリ２５０及びメモリ１７０に記憶することにより、データの損失を抑制することができる。
【００８４】
尚、その他の変形例として、第１の半導体装置１０２と、第２の半導体装置２００とを備える信号処理システムも当然に考えられる。かかる信号処理システムは、第１の半導体装置１０２が有するメモリ１７０に記憶した調整信号を用いてアナログ信号処理回路１２０の調整を行い得る。このような構成により、かかる信号処理システムは、システムを起動する際に、予め記憶しておいた調整信号に応じて、アナログ信号処理回路１２０の調整を行うことができる。そのため、システムの起動を短時間で完了させることができる。
【００８５】
また、第１の半導体装置１０２において、調整回路１５０はアナログ信号処理回路１２０に接続しているが、調整回路１５０は、基準電圧発生回路１１０に接続し、基準電圧の調整を行ってもよい。
【００８６】
＜実施の形態３にかかる信号処理システムの信号処理方法＞
次に、図９を参照しながら実施の形態３にかかる信号処理システム３０２の処理について説明する。図９は、実施の形態３にかかる信号処理システムのフローチャートである。図９に示したフローチャートは、図６に示したフローチャートと比較すると、ステップＳ１３とステップＳ１４との間にステップＳ２１が存在する点において異なる。以下に図６に示したフローチャートと異なる点について説明する。
【００８７】
図９に示したフローチャートにおいて、テスト信号１３１をＡＤ変換したデジタル信号２１１が予め設定された範囲を外れている場合、試験回路２２０は、差分値ΔＶが予め設定された値ＶＡよりも大きいと判定する（ステップＳ１３：Ｙｅｓ）。この場合、試験回路２２０は、差分値ΔＶに応じた調整信号１４１を生成する。試験回路２２０は、差分値ΔＶに応じた調整信号１４１を生成し、かかる調整信号１４１をメモリ２５０に出力する。メモリ２５０は、試験回路２２０が出力した調整信号１４１を記憶する（ステップＳ２１）。
【００８８】
次に、メモリ２５０は、記憶した調整信号１４１を、ＳＰＩ通信部２３０に出力する（ステップＳ１４）。ＳＰＩ通信部２３０は、メモリ２５０が出力した調整信号１４１を受け取り、ＳＰＩ通信部１４０を介して調整回路１５０へ出力する。以降の処理は、図６に示したフローチャートと同様である。
【００８９】
以上のような信号処理を行うことにより、信号処理システム３００は、半導体装置１００の内部回路が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。また、メモリが調整信号１４１を記憶することにより、調整回路１５０は、システムの起動時に記憶した調整信号１４１を読み出すことができる。
【００９０】
尚、信号処理システム３０３の場合も信号処理は同様である。信号処理システム３０３にかかる信号処理においては、試験回路２２０は、メモリ２５０及びメモリ１７０の両方に対して調整信号１４１を出力し得る。また、調整回路１５０は、メモリ２５０又はメモリ１７０のいずれか一方又は両方から調整信号１４１を受け取ることができる。ただし、信号処理システム３０３を起動する場合、ＳＰＩ通信を行わない方が起動時間を短くすることができる。したがって、その場合、調整回路１５０が調整信号を受け取るのは、メモリ１７０の方が好ましい。
【００９１】
以上のような構成により、信号処理システム３０２、信号処理システム３０３は、調整信号をメモリ２５０又はメモリ１７０に記憶することによりデータの損失を抑制しつつ、半導体装置１００の内部回路が発生させるノイズの影響を抑えてアナログ信号処理回路１２０の経年劣化による特性の変化を調整する。
【００９２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【００９３】
上記実施の形態の一部または全部は、以下の付記のようにも記載され得るが、以下には限られない
【００９４】
（付記１）
基準電圧を発生させる基準電圧発生回路と、
前記基準電圧に応じて第１処理信号を出力するアナログ信号処理回路と、
前記第１処理信号の電圧を低下させた第２処理信号をテスト信号として出力するテスト信号出力部と、
出力した前記テスト信号に対する調整信号を受け取る入力部と、
前記調整信号に応じて前記アナログ信号処理回路の出力の調整を行う調整回路と、
を有する半導体装置。
【００９５】
（付記２）
前記アナログ信号処理回路は、増幅器を含む回路であって、
前記調整回路は、前記増幅器の入力信号の電圧調整を行う、
付記１に記載の半導体装置。
【００９６】
（付記３）
前記調整回路は、前記基準電圧の調整を行うことにより、前記アナログ信号処理回路の出力の調整を行う、
付記１に記載の半導体装置。
【００９７】
（付記４）
前記テスト信号出力部は、前記第２処理信号又は前記基準電圧の内いずれか一の信号をテスト信号として出力する、
付記３に記載の半導体装置。
【００９８】
（付記５）
前記テスト信号出力部は、外部から前記テスト信号を出力するための指示を受け、前記指示に応じて前記テスト信号を出力する、
付記１に記載の半導体装置。
【００９９】
（付記６）
前記アナログ信号処理回路の駆動時間が予め設定された時間を経過した場合に、前記テスト信号出力部に対して前記テスト信号を出力することを指示する指示部を更に有する、
付記１に記載の半導体装置。
【０１００】
（付記７）
前記調整信号を記憶するための記憶部をさらに有し、
前記調整回路は、前記記憶部に記憶された前記調整信号に応じて、前記アナログ信号処理回路の出力の調整を行う、
付記１に記載の半導体装置。
【０１０１】
（付記８）
スイッチング動作を繰り返し行うスイッチング回路を更に有する、
付記１に記載の半導体装置。
【０１０２】
（付記９）
基準電圧を発生させる基準電圧発生回路と、前記基準電圧に応じて第１処理信号を出力するアナログ信号処理回路と、前記第１処理信号の電圧を低下させた第２処理信号をテスト信号として出力するテスト信号出力部と、出力した前記テスト信号に対する調整信号を受け取る入力部と、前記調整信号に応じて前記アナログ信号処理回路の出力の調整を行う調整回路と、を有する第１の半導体装置と、
前記第１の半導体装置が出力した前記テスト信号をデジタル信号に変換して出力するＡＤ変換回路と、前記デジタル信号と予め記憶された期待値とを照合し、照合結果である差分値に応じた前記調整信号を出力する試験回路と、を有する第２の半導体装置と、
を備える信号処理システム。
【０１０３】
（付記１０）
前記アナログ信号処理回路は、増幅器を含む回路であって、
前記調整回路は、前記増幅器の入力信号の電圧調整を行う、
付記９に記載の信号処理システム。
【０１０４】
（付記１１）
前記調整回路は、前記基準電圧の調整を行うことにより、前記アナログ信号処理回路の出力の調整を行う、
付記９に記載の信号処理システム。
【０１０５】
（付記１２）
前記テスト信号出力部は、前記第２処理信号又は前記基準電圧の内いずれか一の信号をテスト信号として出力する、
付記１１に記載の信号処理システム。
【０１０６】
（付記１３）
前記アナログ信号処理回路の駆動時間が予め設定された時間を経過した場合に、前記テスト信号出力部による前記テスト信号の出力と、前記ＡＤ変換回路による前記デジタル信号の変換及び出力と、前記試験回路による前記デジタル信号と前記期待値との照合と、前記試験回路による前記調整信号の出力と、前記調整回路による前記調整信号に応じた前記アナログ信号処理回路の出力の調整と、を行う、
付記９に記載の信号処理システム。
【０１０７】
（付記１４）
前記差分値が予め設定された値よりも大きい場合、前記差分値が予め設定された値よりも小さくなるまで、前記調整回路による前記アナログ信号処理回路の出力の調整と、前記テスト信号出力部による前記テスト信号の出力と、前記ＡＤ変換回路による前記デジタル信号の変換及び出力と、前記試験回路による前記デジタル信号と前記期待値との照合と、を繰り返し行う、
付記９に記載の信号処理システム。
【０１０８】
（付記１５）
前記第２の半導体装置は、前記第１の半導体装置に出力するための前記調整信号を記憶する記憶部を更に有する、
付記９に記載の信号処理システム。
【０１０９】
（付記１６）
前記第１の半導体装置は、前記調整回路に出力するための前記調整信号を記憶する記憶部を更に有する、
付記９に記載の信号処理システム。
【０１１０】
（付記１７）
前記第１の半導体装置は、前記調整回路に出力するための前記調整信号を記憶する記憶部を更に有し、
前記第２の半導体装置は、前記第１の半導体装置に出力するための前記調整信号を記憶する記憶部を更に有する、
付記９に記載の信号処理システム。
【０１１１】
（付記１８）
前記第１の半導体装置が、スイッチング動作を繰り返し行うスイッチング回路を更に有する、
付記９に記載の信号処理システム。
【０１１２】
（付記１９）
第１の半導体装置が、
基準電圧を発生するステップと、
前記基準電圧に応じてアナログ信号処理回路の出力である第１処理信号を出力するステップと、
前記第１処理信号の電圧を低下させた第２処理信号をテスト信号として出力するステップと、
第２の半導体装置が、
前記テスト信号をデジタル信号に変換して出力するステップと、
前記デジタル信号と予め記憶された期待値とを照合し、照合結果である差分値に応じた調整信号を出力するステップと、
第１の半導体装置が、
前記調整信号を受け取るステップと、
前記調整信号に応じてアナログ信号処理回路の出力の調整を行うステップと、
を有する、信号処理方法。
【０１１３】
（付記２０）
前記アナログ信号処理回路は、増幅器を含む回路であって、
前記アナログ信号処理回路の出力の調整を行うステップにおいて、前記増幅器の入力信号の電圧調整を行う、
付記１９に記載の信号処理方法。
【０１１４】
（付記２１）
前記アナログ信号処理回路の出力の調整を行うステップは、前記基準電圧を変更することによって行う、
付記１９に記載の信号処理方法。
【０１１５】
（付記２２）
前記第１の半導体装置は、
前記第２処理信号又は前記基準電圧の内いずれか一の信号をテスト信号として出力する、
付記２１に記載の信号処理方法。
【０１１６】
（付記２３）
前記第１の半導体装置の駆動時間が予め設定された時間を経過した場合に、
前記テスト信号の出力と、前記デジタル信号の変換及び出力と、前記デジタル信号と前記期待値との照合と、照合結果である差分値に応じた調整信号の出力と、前記アナログ信号処理回路の出力の調整と、を行う
付記１９に記載の信号処理方法。
【０１１７】
（付記２４）
前記差分値が予め設定された値よりも大きい場合、
前記差分値が予め設定された値よりも小さくなるまで、前記アナログ信号処理回路の出力の調整と、前記テスト信号の出力と、前記デジタル信号の変換及び出力と、前記デジタル信号と前記期待値との照合と、を繰り返し行う、
付記１９に記載の信号処理方法。
【０１１８】
（付記２５）
前記第２の半導体装置は、前記第１の半導体装置に出力するための前記調整信号を記憶するステップを更に有する、
付記１９に記載の信号処理方法。
【０１１９】
（付記２６）
前記第１の半導体装置は、前記調整回路に出力するための前記調整信号を記憶するステップを更に有する、
付記１９に記載の信号処理方法。
【０１２０】
（付記２７）
前記第１の半導体装置は、前記調整回路に出力するための前記調整信号を記憶するステップを更に有し、
前記第２の半導体装置は、前記第１の半導体装置に出力するための前記調整信号を記憶するステップを更に有する、
付記１９に記載の信号処理方法。
【０１２１】
（付記２８）
前記第１の半導体装置が、スイッチング動作を繰り返し行う、
付記１９に記載の信号処理方法。
【符号の説明】
【０１２２】
１００、１０１、１０２  半導体装置
１１０  基準電圧発生回路
１２０  アナログ信号処理回路
１２１  増幅器
１３０  マルチプレクサ
１４０  通信部
１５０  調整回路
１６０  ＤＣ／ＤＣコンバータ
１７０  メモリ
１７１  増幅信号出力ポート
１７２  テスト信号出力ポート
１７３  通信ポート
２００、２０１  半導体装置
２１０  ＡＤ変換回路
２２０  試験回路
２３０  通信部
２４０  タイマ
２５０  メモリ
２６０  演算器
２７１  増幅信号入力ポート
２７２  テスト信号入力ポート
２７３  通信ポート
３００、３０１、３０２、３０３  信号処理システム
【図１】
2019047173.tif 000003
【図２】
2019047173.tif 000004
【図３】
2019047173.tif 000005
【図４】
2019047173.tif 000006
【図５】
2019047173.tif 000007
【図６】
2019047173.tif 000008
【図７】
2019047173.tif 000009
【図８】
2019047173.tif 000010
【図９】
2019047173.tif 000011