(57)【要約】【課題】本発明は、スイッチの駆動状態を切り替える場合に発生する損失を低減できるスイッチの駆動回路Ｄｒを提供する。【解決手段】駆動回路Ｄｒは、スイッチＳＷＡ，ＳＷＢを駆動する。駆動回路Ｄｒは、スイッチＳＷＡ，ＳＷＢのゲート電圧がミラー電圧未満とされている期間において、スイッチＳＷＡ，ＳＷＢのゲートに供給するための電圧であって、スイッチＳＷＡ，ＳＷＢの閾値電圧を跨ぐ方向に徐々に単調変化する基準電圧Ｖｒｅｆを生成して出力する基準電圧生成部６０を備えている。駆動回路Ｄｒは、出力された基準電圧Ｖｒｅｆをゲートに供給しつつ、スイッチＳＷＡ，ＳＷＢのゲート電圧がミラー電圧とされている少なくとも一部の期間においてスイッチＳＷＡ，ＳＷＢのゲート電荷の移動速度を、ゲート電圧が閾値電圧を跨ぐ場合における上記移動速度よりも高い値にする電圧バッファ部８０を備えている。【選択図】      図２
2019187024.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ（ＳＷＡ，ＳＷＢ）を駆動するスイッチの駆動回路（Ｄｒ）において、
前記スイッチのゲート電圧がミラー電圧未満とされている期間において、前記スイッチのゲートに供給するための電圧であって、前記ミラー電圧よりも低い前記スイッチの閾値電圧を跨ぐ方向に徐々に単調変化する基準電圧（Ｖｒｅｆ）を生成して出力する基準電圧生成部（６０）と、
前記基準電圧生成部から出力された前記基準電圧を前記スイッチのゲートに供給しつつ、前記スイッチのゲート電圧が前記ミラー電圧とされている少なくとも一部の期間において前記スイッチのゲート電荷の移動速度を、前記スイッチのゲート電圧が前記閾値電圧を跨ぐ場合における前記移動速度よりも高い値（Ｉｌｉｍｃ，Ｉｌｉｍｄ）にするバッファ部（８０）と、を備えるスイッチの駆動回路。
【請求項２】
前記基準電圧生成部は、前記スイッチのオン指令がなされてから、前記スイッチのゲート電圧が上昇して前記閾値電圧を跨ぐまでの期間において、徐々に上昇する前記基準電圧を生成して出力し、
前記バッファ部は、前記基準電圧生成部から出力された前記基準電圧を前記スイッチのゲートに供給しつつ、前記スイッチのゲート電圧が前記ミラー電圧とされている少なくとも一部の期間における前記スイッチのゲートに供給される充電電流を、前記スイッチのゲート電圧が上昇して前記閾値電圧を跨ぐ場合における前記充電電流よりも大きい値（Ｉｌｉｍｃ）にする請求項１に記載のスイッチの駆動回路。
【請求項３】
前記基準電圧生成部は、前記ミラー電圧よりも高い電圧を出力する電源（５０）から電力が供給されることにより前記基準電圧を生成し、
前記基準電圧生成部は、前記オン指令がなされてから、前記スイッチのゲート電圧が前記ミラー電圧よりも高くてかつ前記電源の出力電圧以下の電圧に到達するまでの期間において、徐々に上昇する前記基準電圧を生成して出力する請求項２に記載のスイッチの駆動回路。
【請求項４】
前記バッファ部は、
前記基準電圧生成部にベースが接続され、コレクタが、前記ミラー電圧よりも高い電圧を出力する電源（５０）に接続されたＮＰＮトランジスタである第１充電制御スイッチ（８３）と、
前記基準電圧生成部にコレクタが接続され、ベースが前記第１充電制御スイッチのエミッタに接続されたＮＰＮトランジスタである第２充電制御スイッチ（８４）と、
第１端が前記第１充電制御スイッチのエミッタに接続され、第２端が前記各スイッチのゲート側に接続された充電側制限抵抗体（８２）と、を有する請求項２に記載のスイッチの駆動回路。
【請求項５】
前記基準電圧生成部は、前記スイッチのゲート電圧が前記ミラー電圧よりも高くされている期間における前記基準電圧の上昇速度を、前記スイッチのゲート電圧が上昇して前記閾値電圧を跨ぐ場合における前記基準電圧の上昇速度よりも高くする請求項３又は４に記載のスイッチの駆動回路。
【請求項６】
前記基準電圧生成部は、前記基準電圧の初期値（Ｖｉｎｉ）を、０よりも大きくてかつ前記閾値電圧よりも低い値に設定し、前記初期値から徐々に上昇する前記基準電圧を生成して出力する請求項２〜５のいずれか１項に記載のスイッチの駆動回路。
【請求項７】
前記基準電圧生成部は、
前記ミラー電圧よりも高い電圧を出力する電源（５０）から電力が供給されることにより定電流を出力する定電流電源（６１）と、
第１端が前記定電流電源に接続された充電スイッチ（６２）と、
前記充電スイッチの第２端が接続されたコンデンサ（６３）と、を有し、前記コンデンサの両端のうち前記充電スイッチ側の電圧を前記基準電圧として出力する請求項２〜６のいずれか１項に記載のスイッチの駆動回路。
【請求項８】
前記基準電圧生成部は、
前記ミラー電圧よりも高い電圧を出力する電源（５０）に第１端が接続された電圧生成用抵抗体（６４）と、
前記電圧生成用抵抗体の第２端に第１端が接続された充電スイッチ（６２）と、
前記充電スイッチの第２端が接続されたコンデンサ（６３）と、を有し、前記コンデンサの両端のうち前記充電スイッチ側の電圧を前記基準電圧として出力する請求項２〜６のいずれか１項に記載のスイッチの駆動回路。
【請求項９】
前記基準電圧生成部は、前記スイッチのゲート電圧が前記ミラー電圧から低下し始めてから、前記スイッチのゲート電圧が前記閾値電圧を跨ぐまでの期間において、徐々に低下する基準電圧を生成して出力し、
前記バッファ部は、前記基準電圧生成部から出力された前記基準電圧を前記スイッチのゲートに供給しつつ、前記スイッチのゲート電圧が前記ミラー電圧とされている少なくとも一部の期間における前記スイッチのゲートからの放電電流を、前記スイッチのゲート電圧が低下して前記閾値電圧を跨ぐ場合における前記放電電流よりも大きい値（Ｉｌｉｍｄ）にする請求項１〜８のいずれか１項に記載のスイッチの駆動回路。
【請求項１０】
前記バッファ部は、
前記基準電圧生成部にベースが接続され、コレクタが、前記放電電流の放電先に接続されたＰＮＰトランジスタである第１放電制御スイッチ（８６）と、
前記基準電圧生成部にコレクタが接続され、ベースが前記第１放電制御スイッチのエミッタに接続されたＰＮＰトランジスタである第２放電制御スイッチ（８７）と、
第１端が前記第２放電制御スイッチのエミッタと前記各スイッチのゲート側とに接続され、第２端が前記第１放電制御スイッチのエミッタと前記第２放電制御スイッチのベースとに接続された放電側制限抵抗体（８５）と、を有する請求項９に記載のスイッチの駆動回路。
【請求項１１】
前記スイッチは、互いに並列接続された複数のスイッチであり、
オン状態及びオフ状態のうち一方の状態から他方の状態への切り替えタイミングが前記各スイッチで異なるように制御されるスイッチの駆動回路において、
前記各スイッチのうち、一のスイッチ（ＳＷＡ）のゲート電圧が前記ミラー電圧とされている期間に、他のスイッチ（ＳＷＢ）のゲート電圧が前記閾値電圧を跨ぐように制御される場合、前記一のスイッチのゲート電圧が前記ミラー電圧とされている期間の少なくとも一部の期間において、前記一のスイッチのゲート電荷の移動速度よりも、前記他のスイッチのゲート電荷の移動速度を低くする請求項１〜１０のいずれか１項に記載のスイッチの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチの駆動回路に関する。
【背景技術】
【０００２】
量産されるスイッチの個体差に起因して、スイッチの特性がばらつく。スイッチの特性としては、例えば、スイッチの閾値電圧、ミラー電圧及びゲート充電電荷量が挙げられる。特性のばらつきに起因して、スイッチのスイッチング速度がばらつく。スイッチング速度のばらつきを低減する技術として、例えば特許文献１に見られるように、スイッチのゲートを定電流で充電するものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−３４３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スイッチのゲート電圧がミラー電圧とされる期間が長くなると、スイッチの駆動状態を切り替える場合に発生する損失が増加する懸念がある。
【０００５】
本発明は、スイッチの駆動状態を切り替える場合に発生する損失を低減できるスイッチの駆動回路を提供することを主たる目的とする。
【課題を解決するための手段】
【０００６】
本発明は、スイッチ（ＳＷＡ，ＳＷＢ）を駆動するスイッチの駆動回路（Ｄｒ）において、前記スイッチのゲート電圧がミラー電圧未満とされている期間において、前記スイッチのゲートに供給するための電圧であって、前記ミラー電圧よりも低い前記スイッチの閾値電圧を跨ぐ方向に徐々に単調変化する基準電圧（Ｖｒｅｆ）を生成して出力する基準電圧生成部（６０）と、前記基準電圧生成部から出力された前記基準電圧を前記スイッチのゲートに供給しつつ、前記スイッチのゲート電圧が前記ミラー電圧とされている少なくとも一部の期間において前記スイッチのゲート電荷の移動速度を、前記スイッチのゲート電圧が前記閾値電圧を跨ぐ場合における前記移動速度よりも高い値（Ｉｌｉｍｃ，Ｉｌｉｍｄ）にするバッファ部（８０）と、を備える。
【０００７】
スイッチの駆動状態を切り替える場合に発生する損失を低減するには、駆動状態を切り替えるためのゲート電荷の移動速度を高くし、ゲート電圧がミラー電圧とされる期間（以下、ミラー期間）を短縮することが要求される。しかし、ゲート電圧が閾値電圧を跨ぐ場合におけるゲート電荷の移動速度が高くなると、各スイッチに流れる電流の変化速度（ｄＩ／ｄｔ）が増加し、サージ電圧が増加してしまう。例えば、ゲート電圧が上昇して閾値電圧以上となる場合におけるゲート電荷の充電速度が高くなると、各スイッチに流れる電流の上昇速度が増加してしまう。
【０００８】
そこで、本発明の基準電圧生成部は、スイッチのゲート電圧がミラー電圧未満とされている期間において、スイッチのゲートに供給するための電圧であって、ミラー電圧よりも低い閾値電圧を跨ぐ方向に徐々に単調変化する基準電圧を生成して出力する。そして、バッファ部は、基準電圧生成部から出力された基準電圧をスイッチのゲートに供給する。基準電圧生成部から出力される基準電圧の変化速度が調整されることにより、スイッチの駆動状態が切り替えられる場合にスイッチに流れる電流の変化速度を、サージ電圧を抑制する上で適正な値とすることができる。
【０００９】
また、バッファ部は、ゲート電圧がミラー電圧とされている少なくとも一部の期間においてスイッチのゲート電荷の移動速度を、スイッチのゲート電圧が閾値電圧を跨ぐ場合における移動速度よりも高い値にする。これにより、ゲート電圧がミラー電圧とされている少なくとも一部の期間におけるスイッチのゲートの充電電流又は放電電流を増大させることができ、ミラー期間を短縮することができる。
【００１０】
以上説明した本発明によれば、スイッチの駆動状態が切り替えられる場合において、スイッチに流れる電流の変化速度の増加を抑制しつつ、ミラー期間を短縮して損失を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る回転電機の制御システムの全体構成図。
【図２】スイッチの駆動回路を示す図。
【図３】アンバランス現象を示すタイムチャート。
【図４】基準電圧等の推移を示すタイムチャート。
【図５】第２実施形態に係るスイッチの駆動回路を示す図。
【図６】第３実施形態に係るスイッチの駆動回路を示す図。
【図７】基準電圧等の推移を示すタイムチャート。
【図８】第４実施形態に係るスイッチの駆動回路を示す図。
【図９】第５実施形態に係るスイッチの駆動回路を示す図。
【図１０】基準電圧等の推移を示すタイムチャート。
【図１１】第６実施形態に係るスイッチの駆動回路を示す図。
【図１２】基準電圧等の推移を示すタイムチャート。
【図１３】第７実施形態に係る基準電圧等の推移を示すタイムチャート。
【発明を実施するための形態】
【００１２】
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態に係る駆動回路は、回転電機の制御システムを構成する。
【００１３】
図１に示すように、制御システムは、直流電源としてのバッテリ１０、電力変換器としてのインバータ２０、回転電機３０及び制御装置４０を備えている。回転電機３０は、インバータ２０を介してバッテリ１０に接続されている。なお、バッテリ１０及びインバータ２０の間には、平滑コンデンサ１１が設けられている。また、回転電機３０としては、例えば永久磁石界磁型の同期機が用いられればよい。
【００１４】
インバータ２０は、３相分の上，下アームスイッチを備えている。上，下アームのそれぞれは、並列接続された第１スイッチＳＷＡ及び第２スイッチＳＷＢで構成されている。各相の上アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子には、平滑コンデンサ１１の第１端が接続されている。各相の上アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子には、各相の下アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子が接続されている。各相の下アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子には、平滑コンデンサ１１の第２端が接続されている。各相において、上アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子と、下アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子との接続点には、回転電機３０の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。
【００１５】
本実施形態では、第１，第２スイッチＳＷＡ，ＳＷＢとして、電圧制御形の半導体スイッチング素子が用いられ、より具体的には、ＳｉのＩＧＢＴが用いられている。このため、第１，第２スイッチＳＷＡ，ＳＷＢにおいて、高電位側端子はコレクタであり、低電位側端子はエミッタである。第１，第２スイッチＳＷＡ，ＳＷＢには、第１，第２フリーホイールダイオードＦＤＡ，ＦＤＢが逆並列に接続されている。
【００１６】
制御装置４０は、回転電機３０の制御量をその指令値に制御すべく、各相において、上アームの第１，第２スイッチＳＷＡ，ＳＷＢと下アームの第１，第２スイッチＳＷＡ，ＳＷＢとを交互にオン状態とする。制御量は、例えばトルクである。制御装置４０は、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号Ｇとして、オン状態を指示するオン指令又はオフ状態を指示するオフ指令を、各相各アームにおける第１，第２スイッチＳＷＡ，ＳＷＢの組に対して個別に設けられた駆動回路Ｄｒに対して出力する。本実施形態では、便宜上、オフ指令が論理Ｈの信号で表され、オン指令が論理Ｌの信号で表されている。
【００１７】
インバータ２０の備える駆動回路Ｄｒは、制御装置４０からの駆動信号Ｇを取得し、取得した駆動信号Ｇに基づいて、第１，第２スイッチＳＷＡ，ＳＷＢを同期してオン状態又はオフ状態とする。
【００１８】
続いて図２を用いて、第１，第２スイッチＳＷＡ，ＳＷＢの駆動回路Ｄｒについて説明する。
【００１９】
駆動回路Ｄｒは、定電圧電源５０、駆動制御部５１、基準電圧生成部６０及び電圧バッファ部８０を備えている。
【００２０】
基準電圧生成部６０は、定電流電源６１、充電スイッチ６２及びコンデンサ６３を備えている。図２では、定電流電源６１の出力電流をＩｒｅｆにて示し、コンデンサ６３の静電容量をＣｓにて示す。定電流電源６１は、定電圧電源５０を電力供給源として定電流を出力する。定電流電源６１には、充電スイッチ６２を介してコンデンサ６３の第１端が接続されている。コンデンサ６３の第２端には、グランドとしての第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。
【００２１】
電圧バッファ部８０は、その出力電流の最大値を充電側制限値Ｉｌｉｍｃで制限しつつ、基準電圧生成部６０からの基準電圧Ｖｒｅｆを電圧バッファリングする電流制限機能付きの電圧バッファであり、オペアンプ８１及び充電側制限抵抗体８２を備えている。オペアンプ７１の非反転入力端子には、コンデンサ６３の第１端が接続されている。オペアンプ８１の出力端子には、充電側制限抵抗体８２の第１端が接続されている。充電側制限抵抗体８２の第２端には、オペアンプ８１の反転入力端子が接続されている。
【００２２】
駆動回路Ｄｒは、第１放電スイッチ５４、第２放電スイッチ５５、第１充電抵抗体５２Ａ、第２充電抵抗体５２Ｂ、第１放電抵抗体５３Ａ及び第２放電抵抗体５３Ｂを備えている。本実施形態では、第１放電スイッチ５４及び第２放電スイッチ５５としてＮチャネルＭＯＳＦＥＴが用いられている。
【００２３】
第１放電スイッチ５４のドレインには、コンデンサ６３の第１端が接続され、第１放電スイッチ５４のソースには、グランドが接続されている。
【００２４】
充電側制限抵抗体８２の第２端には、第１充電抵抗体５２Ａの第１端が接続され、第１充電抵抗体５２Ａの第２端には、第１スイッチＳＷＡのゲートが接続されている。第１スイッチＳＷＡのゲートには、第１放電抵抗体５３Ａを介して第２放電スイッチ５５のドレインが接続されている。第２放電スイッチ５５のソースには、グランドが接続されている。
【００２５】
充電側制限抵抗体８２の第２端には、第２充電抵抗体５２Ｂの第１端が接続され、第２充電抵抗体５２Ｂの第２端には、第２スイッチＳＷＢのゲートが接続されている。第２スイッチＳＷＢのゲートには、第２放電抵抗体５３Ｂを介して第２放電スイッチ５５のドレインが接続されている。
【００２６】
駆動制御部５１は、制御装置４０から取得した駆動信号Ｇに基づいて、充電スイッチ６２、第１放電スイッチ５４及び第２放電スイッチ５５をオンオフする。なお、駆動制御部５１が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
【００２７】
駆動制御部５１は、取得した駆動信号Ｇがオン指令であると判定した場合、充電スイッチ６２をオン状態にし、第１放電スイッチ５４及び第２放電スイッチ５５をオフ状態とする充電処理を行う。この場合、グランド電位を０とすると、グランドに対するコンデンサ６３の第１端側の電位差である基準電圧Ｖｒｅｆは、０から一定の速度（以下、充電側スルーレートＳＲＣ）で上昇する。充電側スルーレートＳＲＣは、単位時間ΔＴあたりの基準電圧Ｖｒｅｆの増加量ΔＶであり、定電流電源６１の出力電流Ｉｒｅｆ及びコンデンサ６３の静電容量Ｃｓから定まり、具体的には「ＳＲＣ＝Ｉｒｅｆ／Ｃｓ」となる。電圧バッファ部８０は、基準電圧Ｖｒｅｆを第１，第２スイッチＳＷＡ，ＳＷＢのゲートに供給する。充電処理により、第１，第２スイッチＳＷＡ，ＳＷＢのゲートに充電電流が供給され、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が第１，第２スイッチＳＷＡ，ＳＷＢの閾値電圧Ｖｔｈ以上とされる。その結果、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられ、第１，第２スイッチＳＷＡ，ＳＷＢのコレクタからエミッタへの電流の流通が許容される。閾値電圧Ｖｔｈは、第１，第２スイッチＳＷＡ，ＳＷＢのミラー電圧よりも低い。
【００２８】
駆動制御部５１は、取得した駆動信号Ｇがオフ指令であると判定した場合、充電スイッチ６２をオフ状態にし、第１放電スイッチ５４及び第２放電スイッチ５５をオン状態にする放電処理を行う。放電処理により、第１，第２スイッチＳＷＡ，ＳＷＢのゲートから放電電流が放出される。これにより、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が閾値電圧Ｖｔｈ未満となり、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態とされる。
【００２９】
基準電圧生成部６０及び電圧バッファ部８０は、アンバランス現象の発生期間を短縮するために備えられている。以下、図３を用いて、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられる場合に発生するアンバランス現象について説明する。
【００３０】
図３（ａ），（ｂ）は、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧の推移を示し、図３（ｃ）は、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流ＩｃｅＡ，流ＩｃｅＢの推移を示す。
【００３１】
本実施形態では、第１，第２スイッチＳＷＡ，ＳＷＢを同期させてオフ状態に切り替えようとしている。しかしながら、第２スイッチＳＷＢがオフ状態に切り替えられる時刻ｔ１の後の時刻ｔ２において、第１スイッチＳＷＡがオフ状態に切り替えられる。その結果、第１スイッチＳＷＡに流れるコレクタ電流ＩｃｅＡは、一時的に増加した後に減少し始める。これにより、第１スイッチＳＷＡに流れるコレクタ電流ＩｃｅＡと第２スイッチＳＷＢに流れるコレクタ電流ＩｃｅＢとが大きくずれる現象であるアンバランス現象が発生し、スイッチング損失が増加してしまう。図３には、第１スイッチＳＷＡに流れるコレクタ電流ＩｃｅＡと第２スイッチＳＷＢに流れるコレクタ電流ＩｃｅＢとのずれ量をハッチングにて示した。
【００３２】
第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられる場合においても、アンバランス現象は同様に発生する。詳しくは、第１，第２スイッチＳＷＡ，ＳＷＢのうち、先にオン状態に切り替えられたスイッチに流れるコレクタ電流が一時的に増加した後、第１，第２スイッチＳＷＡ，ＳＷＢの双方がオン状態とされる場合のコレクタ電流まで低下する。
【００３３】
本実施形態の基準電圧生成部６０及び電圧バッファ部８０は、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられる場合に発生するアンバランス現象の発生期間を短縮するために備えられている。以下、図４を用いて、基準電圧生成部６０及び電圧バッファ部８０の動作等について説明する。
【００３４】
図４（ａ）は、駆動信号Ｇの推移を示し、図４（ｂ）は、基準電圧Ｖｒｅｆ及び第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧Ｖｇｅの推移を示し、図４（ｃ）は、第１，第２スイッチＳＷＡ，ＳＷＢのゲートに供給される充電電流の推移を示す。
【００３５】
時刻ｔ１よりも前においては、駆動信号Ｇがオフ指令とされているため、第１放電スイッチ５４がオン状態とされる。その結果、コンデンサ６３の電荷が放出され、基準電圧Ｖｒｅｆが０とされている。時刻ｔ１において、駆動信号Ｇがオフ指令からオン指令に切り替えられる。このため、充電スイッチ６２がオン状態に切り替えられ、第１放電スイッチ５４及び第２放電スイッチ５５がオフ状態に切り替えられる。これにより、基準電圧Ｖｒｅｆは、０から充電側スルーレートＳＲＣで上昇し始める。
【００３６】
時刻ｔ１から、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧Ｖｇｅが上昇してミラー電圧に到達する時刻ｔ２までの期間において、生成された基準電圧Ｖｒｅｆは、電圧バッファ部８０でバッファリングされ、第１，第２スイッチＳＷＡ，ＳＷＢのゲートに供給される。時刻ｔ１〜ｔ２においては、ゲート電圧Ｖｇｅが一定の充電側スルーレートＳＲＣで上昇し続けるため、第１，第２スイッチＳＷＡ，ＳＷＢのゲート及びソース間容量が定電流で充電される。各スイッチＳＷＡ，ＳＷＢのゲート及びソース間容量をＣｇとする場合、時刻ｔ１〜ｔ２において各スイッチＳＷＡ，ＳＷＢのゲートに供給される充電電流は、「Ｃｇ×ＳＲＣ」で表される。
【００３７】
時刻ｔ１〜ｔ２における充電側スルーレートＳＲＣにより、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられる場合のコレクタ電流Ｉｃｅの上昇速度（ｄＩｃｅ／ｄｔ）が定まる。このため、この上昇速度が、サージ電圧を規定電圧以下とする上で適正な値となるように、充電側スルーレートＳＲＣが設定されている。
【００３８】
時刻ｔ２〜ｔ３は、ゲート電圧Ｖｇｅがミラー電圧に維持されるミラー期間となる。電圧バッファ部８０の入力インピーダンスは、ミラー期間においても常に高い。このため、ミラー期間においても、基準電圧Ｖｒｅｆは充電側スルーレートＳＲＣで上昇し続ける。
【００３９】
時刻ｔ２から、各スイッチＳＷＡ，ＳＷＢのコレクタ及びエミッタ間電圧（以下、コレクタ電圧）が低下し始める。ゲート電圧Ｖｇｅが上昇してミラー電圧に到達すると、各スイッチＳＷＡ，ＳＷＢのゲート及びドレイン間容量（以下、帰還容量）に充電が必要となる。このため、電圧バッファ部８０からの充電電流は増加し、その充電電流が充電側制限値Ｉｌｉｍｃに到達する。ミラー期間が終了するまでは、充電電流が充電側制限値Ｉｌｉｍｃに維持される。充電側制限値Ｉｌｉｍｃは、コレクタ電圧Ｖｃｒの低下速度（ｄＶｃｅ／ｄｔ）が過度に大きくならないように設定されている。
【００４０】
時刻ｔ３において、帰還容量の充電が完了し、ミラー期間が終了する。その後、各スイッチＳＷＡ，ＳＷＢのゲート電圧Ｖｇｅは、充電側スルーレートＳＲＣで上昇し続ける基準電圧Ｖｒｅｆに再度追従する。その後、時刻ｔ４において、ゲート電圧Ｖｇｅは、その上限値である定電圧電源５０の出力電圧ＶＨに到達する。
【００４１】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００４２】
・第１，第２スイッチＳＷＡ，ＳＷＢをオン状態に切り替える場合に発生するアンバランス現象の発生期間を短縮するには、ゲートに供給する充電電流を大きくし、ミラー期間を短縮することが要求される。しかし、オン指令がなされてからゲート電圧が上昇してミラー電圧に到達するまでの期間における充電電流が大きくなると、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流の上昇速度が増加し、サージ電圧が増加してしまう。また、ミラー期間における充電電流が大きくなると、第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ電圧の低下速度が増加してしまう。
【００４３】
そこで、基準電圧生成部６０は、駆動信号Ｇがオン指令に切り替えられてからゲート電圧Ｖｇｅが上昇してミラー電圧に到達するまでの期間において、徐々に上昇する基準電圧Ｖｒｅｆを生成して出力する。そして、電圧バッファ部８０は、基準電圧生成部６０から出力された基準電圧Ｖｒｅｆを第１，第２スイッチＳＷＡ，ＳＷＢのゲートに供給する。基準電圧Ｖｒｅｆの上昇速度が調整されることにより、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられる場合に流れるコレクタ電流の上昇速度を、サージ電圧を抑制する上で適正な値とすることができる。
【００４４】
また、電圧バッファ部８０は、ミラー期間における第１，第２スイッチＳＷＡ，ＳＷＢのゲートに供給する充電電流を、ゲート電圧Ｖｇｅが上昇して閾値電圧Ｖｔｈを跨ぐ場合における充電電流よりも大きい充電側制限値Ｉｌｉｍｃで制限する。これにより、ミラー期間における充電電流を増大させることができ、ミラー期間を短縮することができる。この際、充電側制限値Ｉｌｉｍｃが、コレクタ電圧の低下速度の増加を抑制する上で適正な値とされている。
【００４５】
以上説明した本実施形態によれば、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられる場合に流れるコレクタ電流の上昇速度の増加及びコレクタ電圧の低下速度の増加を抑制しつつ、ミラー期間を短縮することができ、アンバランス現象の発生期間を短縮することができる。
【００４６】
・基準電圧生成部６０は、ミラー期間においても基準電圧Ｖｒｅｆを徐々に上昇させる。ミラー期間においては、ゲート電圧がミラー電圧に維持される。このため、ミラー期間においては、電圧バッファ部８０から各スイッチＳＷＡ，ＳＷＢのゲートに供給される基準電圧Ｖｒｅｆがミラー電圧に対して徐々に大きくなる。その結果、ミラー期間において、ゲートに供給される充電電圧を増加させることができ、ミラー期間を短縮できる。
【００４７】
＜第１実施形態の変形例＞
・基準電圧生成部６０は、ゲート電圧Ｖｇｅがミラー電圧よりも高くてかつ定電圧電源５０の出力電圧ＶＨ未満の電圧に到達した場合、基準電圧Ｖｒｅｆを上記出力電圧ＶＨまでステップ状に上昇させてもよい。これにより、スイッチング速度を高めることができ、スイッチング損失を低減することができる。
【００４８】
・電圧バッファ部８０は、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧がミラー電圧とされている期間のうち一部の期間において、第１，第２スイッチＳＷＡ，ＳＷＢのゲートに供給する充電電流を、ゲート電圧Ｖｇｅが上昇して閾値電圧Ｖｔｈを跨ぐ場合における充電電流よりも大きくしてもよい。
【００４９】
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図５に示すように、基準電圧生成部６０の構成を変更する。図５において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００５０】
基準電圧生成部６０は、定電流電源６１に代えて、電圧生成用抵抗体６４を備えている。電圧生成用抵抗体６４の第１端には、定電圧電源５０が接続され、電圧生成用抵抗体６４の第２端には、コンデンサ６３の第１端が接続されている。
【００５１】
以上説明した基準電圧生成部６０により生成される基準電圧Ｖｒｅｆは、電圧生成用抵抗体６４の抵抗値Ｒｓ及びコンデンサ６３の静電容量Ｃｓから定まる時定数「Ｒｓ×Ｃｓ」に従って、０から定電圧電源５０の出力電圧ＶＨまで徐々に上昇することとなる。
【００５２】
以上説明した本実施形態によれば、第１実施形態と同様の効果を奏することができる。
【００５３】
＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図６に示すように、基準電圧生成部６０の構成を変更する。図６において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００５４】
基準電圧生成部６０は、オペアンプ６５、ダイオード６６、切替スイッチ６７及びＮＯＴ回路６８を備えている。オペアンプ６５の非反転入力端子には、電圧初期値Ｖｉｎｉが入力される。オペアンプ６５の出力端子には、ダイオード６６のアノードが接続され、ダイオード６６のカソードには、オペアンプ６５の反転入力端子が接続されている。ダイオード６６のカソードには、切替スイッチ６７を介してコンデンサ６３の第１端が接続されている。オペアンプ６５は、入力される電圧初期値Ｖｉｎｉをバッファリングする機能を有し、ダイオード６６は、オペアンプ６５の出力を電流源のみに制限する機能を有している。電圧初期値Ｖｉｎｉは、０よりも高くてかつ各スイッチＳＷＡ，ＳＷＢの閾値電圧Ｖｔｈ未満の値に設定されている。
【００５５】
切替スイッチ６７は、ＮＯＴ回路６８を介して駆動制御部５１によりオンオフされる。第１放電スイッチ５４及び第２放電スイッチ５５のゲートに論理Ｌの信号が駆動制御部５１から入力される場合、第１放電スイッチ５４及び第２放電スイッチ５５がオフ状態とされ、切替スイッチ６７がオン状態とされる。一方、第１放電スイッチ５４及び第２放電スイッチ５５のゲートに論理Ｈの信号が駆動制御部５１から入力される場合、第１放電スイッチ５４及び第２放電スイッチ５５がオン状態とされ、切替スイッチ６７がオフ状態とされる。
【００５６】
続いて図７を用いて、基準電圧生成部６０及び電圧バッファ部８０の動作等について説明する。図７（ａ）〜図７（ｃ）は、先の図４（ａ）〜図４（ｃ）に対応している。
【００５７】
時刻ｔ１よりも前においては、第１放電スイッチ５４及び第２放電スイッチ５５がオン状態とされ、切替スイッチ６７及び充電スイッチ６２がオフ状態とされている。時刻ｔ１において駆動信号Ｇがオン指令に切り替えられると、第１放電スイッチ５４及び第２放電スイッチ５５がオフ状態に切り替えられ、切替スイッチ６７及び充電スイッチ６２がオン状態に切り替えられる。その結果、オペアンプ６５によりコンデンサ６３が急速に充電され、基準電圧Ｖｒｅｆが電圧初期値Ｖｉｎｉまで急激に上昇する。その後、基準電圧Ｖｒｅｆは、充電側スルーレートＳＲＣで上昇し続ける。
【００５８】
基準電圧Ｖｒｅｆが電圧初期値Ｖｉｎｉまで急激に上昇することにより、ゲート電圧Ｖｇｅに対して基準電圧Ｖｒｅｆが電圧初期値Ｖｉｎｉだけ増加し、ゲート電圧Ｖｇｅが基準電圧Ｖｒｅｆに到達する時刻ｔ２まで、第１実施形態よりもゲートの充電電流が増加する。その際、図７に示す例では、充電電流が充電側制限値Ｉｌｉｍｃで制限される。
【００５９】
ゲート電圧Ｖｇｅが電圧初期値Ｖｉｎｉを超えると、オペアンプ６５の出力がダイオード６６により制限される。その結果、定電流電源６１の出力電流Ｉｒｅｆ及びコンデンサ６３の静電容量Ｃｓで定まる充電側スルーレートＳＲＣで基準電圧Ｖｒｅｆは上昇する。
【００６０】
なお、図７の時刻ｔ３〜ｔ５は、先の図４の時刻ｔ２〜ｔ４に対応している。
【００６１】
以上説明した本実施形態によれば、コレクタ電流の上昇速度及びコレクタ電圧の低下速度に寄与しない期間を短縮でき、スイッチング速度を高くすることができる。その結果、スイッチング損失を低減することができる。
【００６２】
＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、電圧バッファ部８０の構成を変更する。図８において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００６３】
電圧バッファ部８０は、充電側制限抵抗体８２、第１充電制御スイッチ８３及び第２充電制御スイッチ８４を備えている。各充電制御スイッチ８３，８４は、ＮＰＮトランジスタである。
【００６４】
第１充電制御スイッチ８３のベースには、コンデンサ６３の第１端が接続されている。第１充電制御スイッチ８３のコレクタには、定電圧電源５０が接続されている。第１充電制御スイッチ８３のエミッタには、充電側制限抵抗体８２の第１端と、第２充電制御スイッチ８４のベースとが接続されている。第２充電制御スイッチ８４のコレクタには、コンデンサ６３の第１端が接続され、第２充電制御スイッチ８４のエミッタには、充電側制限抵抗体８２の第２端が接続されている。
【００６５】
続いて、基準電圧生成部６０及び電圧バッファ部８０等の動作について説明する。
【００６６】
充電スイッチ６２がオン状態に切り替えられ、第１放電スイッチ５４及び第２放電スイッチ５５がオフ状態に切り替えられると、第１充電制御スイッチ８３がオン状態に切り替えられる。その結果、定電圧電源５０から、第１充電制御スイッチ８３、充電側制限抵抗体８２及び第１，第２充電抵抗体５２Ａ，５２Ｂを介して第１，第２スイッチＳＷＡ，ＳＷＢのゲートに充電電流が供給される。
【００６７】
その後、ミラー期間に移行すると、帰還容量を充電する必要があることから、第１充電制御スイッチ８３に流れる電流が増加し、充電側制限抵抗体８２における電圧降下量が、第２充電制御スイッチ８４のベース及びエミッタ間電圧ΔＶｃを超える。その結果、第２充電制御スイッチ８４がオフ状態からオン状態に切り替えられ、ゲート充電電流は、第２充電制御スイッチ８４のベース及びエミッタ間電圧ΔＶｃを充電側制限抵抗体８２の抵抗値Ｒｌｉｍｃで除算した値「ΔＶｃ／Ｒｌｉｍｃ」で制限される。
【００６８】
なお本実施形態では、第２充電制御スイッチ８４がオン状態とされている期間において、基準電圧Ｖｒｅｆは、上昇することなく一定値に維持される。これは、第２充電制御スイッチ８４がオン状態とされることにより、定電流電源６１からの電流が第２充電制御スイッチ８４を介して各スイッチＳＷＡ，ＳＷＢのゲート側に流れるためである。ミラー期間が終了すると、充電電流が減少して第２充電制御スイッチ８４がオフ状態に切り替えられるため、基準電圧Ｖｒｅｆは充電側スルーレートＳＲＣで上昇し始める。
【００６９】
＜第５実施形態＞
以下、第５実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図９に示すように、基準電圧生成部６０及び電圧バッファ部８０の構成を変更する。この構成は、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられる場合に発生するアンバランス現象の発生期間を短縮するためのものである。図９において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。また、本実施形態では、定電流電源６１を第１定電流電源６１と称し、その出力電流をＩｒｏｎにて示すこととする。
【００７０】
基準電圧生成部６０は、放電スイッチ６９と、第２定電流電源７０とを備えている。放電スイッチ６９の第１端には、コンデンサ６３の第１端が接続されている。放電スイッチ６９の第２端には、第２定電流電源７０を介してグランドが接続されている。放電スイッチ６９は、駆動制御部５１によりオンオフされる。図９には、第２定電流電源７０の出力電流をＩｒｏｆｆにて示している。
【００７１】
本実施形態において、充電処理は、充電スイッチ６２をオン状態にし、放電スイッチ６９をオフ状態とする処理である。放電処理は、充電スイッチ６２をオフ状態にし、放電スイッチ６９をオン状態にする処理である。放電処理が実行されている場合、基準電圧Ｖｒｅｆは、定電圧電源５０の出力電圧ＶＨから一定の速度（以下、放電側スルーレートＳＲＤ）で低下する。放電側スルーレートＳＲＤは、第２定電流電源７０の出力電流Ｉｒｏｆｆ及びコンデンサ６３の静電容量Ｃｓにより定まる。
【００７２】
電圧バッファ部８０は、放電側制限抵抗体８５、第１放電制御スイッチ８６及び第２放電制御スイッチ８７を備えている。各放電制御スイッチ８６，８７は、ＰＮＰトランジスタである。
【００７３】
放電側制限抵抗体８５の第１端には、第１，第２充電抵抗体５２Ａ，５２Ｂの第１端と、第２放電制御スイッチ８７のエミッタとが接続されている。放電側制限抵抗体８５の第２端には、第２放電制御スイッチ８７のベースと、第１放電制御スイッチ８６のエミッタとが接続されている。第１放電制御スイッチ８６のコレクタには、グランドが接続されている。第１放電制御スイッチ８６のベースには、第２放電制御スイッチ８７のコレクタと、コンデンサ６３の第１端とが接続されている。
【００７４】
続いて図１０を用いて、基準電圧生成部６０及び電圧バッファ部８０の動作等について説明する。図１０（ａ），（ｂ）は、先の図４（ａ），（ｂ）に対応し、図１０（ｃ）は、第１，第２スイッチＳＷＡ，ＳＷＢのゲートから放出される放電電流の推移を示す。
【００７５】
時刻ｔ１において、駆動信号Ｇがオフ指令に切り替えられる。このため、充電スイッチ６２がオフ状態に切り替えられ、放電スイッチ６９がオン状態に切り替えられる。これにより、基準電圧Ｖｒｅｆは、定電圧電源５０の出力電圧ＶＨから放電側スルーレートＳＲＤで低下し始める。また、第１放電制御スイッチ８６がオン状態に切り替えられ、各スイッチＳＷＡ，ＳＷＢのゲートから、第１，第２充電抵抗体５２Ａ，５２Ｂ、放電側制限抵抗体８５及び第１放電制御スイッチ８６を介してグランドへと放電電流が流れる。時刻ｔ１から、各スイッチＳＷＡ，ＳＷＢのゲート電圧Ｖｇｅが低下してミラー電圧に到達する時刻ｔ２までの期間において、ゲートから放出される放電電流は、「Ｃｇ×ＳＲＤ」で表される。
【００７６】
時刻ｔ２〜ｔ３の期間がミラー期間となる。この期間においては、帰還容量の放電が始まり、第１放電制御スイッチ８６に流れる放電電流が増加する。放電電流が増加すると、放電側制限抵抗体８５における電圧降下量が、第２放電制御スイッチ８７のベース及びエミッタ間電圧ΔＶｄを超える。その結果、第２放電制御スイッチ８７がオフ状態からオン状態に切り替えられ、ゲート放電電流は、第２放電制御スイッチ８７のベース及びエミッタ間電圧ΔＶｄを放電側制限抵抗体８５の抵抗値Ｒｌｉｍｄで除算した値「ΔＶｄ／Ｒｌｉｍｄ」で制限される。
【００７７】
一方、第２放電制御スイッチ８７がオン状態に切り替えられるため、放電電流によりコンデンサ６３が充電される。その結果、時刻ｔ２〜ｔ３において、ゲート電圧Ｖｇｅと基準電圧Ｖｒｅｆとの差が大きくなりすぎることを防止できる。
【００７８】
ミラー期間が終了する時刻ｔ３以降において、ゲート電圧Ｖｇｅは放電側スルーレートＳＲＤで低下する。放電側スルーレートＳＲＤは、サージ電圧を規定電圧以下とする上で適正な値に設定されている。また、時刻ｔ３以降における放電電流は「Ｃｇ×ＳＲＤ」となる。
【００７９】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００８０】
・基準電圧生成部６０は、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧Ｖｇｅがミラー電圧から低下し始めてから、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈを跨いて０になるまでの期間において、徐々に低下する基準電圧Ｖｒｅｆを生成して出力する。電圧バッファ部８０は、出力された基準電圧Ｖｒｅｆを第１，第２スイッチＳＷＡ，ＳＷＢのゲートに供給しつつ、ゲート電圧Ｖｇｅがミラー電圧とされている期間における放電電流を、ゲート電圧Ｖｇｅが低下して閾値電圧Ｖｔｈを跨ぐ場合における放電電流よりも大きい放電側制限値Ｉｌｉｍｄで制限する。
【００８１】
第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替える場合に発生するアンバランス現象の発生期間を短縮するには、ゲートから放出する放電電荷を大きくし、ミラー期間を短縮することが要求される。しかし、ミラー期間における放電電流が大きくなると、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられる場合におけるコレクタ電圧の増加速度が増加してしまう。また、ゲート電圧Ｖｇｅが低下して閾値電圧Ｖｔｈを跨ぐ場合における放電電流が大きくなると、コレクタ電流の低下速度が増加し、サージ電圧が増加してしまう。
【００８２】
そこで、基準電圧生成部６０は、ゲート電圧Ｖｇｅがミラー電圧から低下し始めてから、ゲート電圧Ｖｇｅが低下して閾値電圧Ｖｔｈを跨いて０となるまでの期間において、徐々に低下する基準電圧Ｖｒｅｆを生成して出力する。そして、電圧バッファ部８０は、出力された基準電圧Ｖｒｅｆを第１，第２スイッチＳＷＡ，ＳＷＢのゲートに供給する。基準電圧Ｖｒｅｆの低下速度が調整されることにより、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられる場合に流れるコレクタ電流の低下速度を、サージ電圧を抑制する上で適正な値とすることができる。
【００８３】
また、電圧バッファ部８０は、ミラー期間における第１，第２スイッチＳＷＡ，ＳＷＢのゲートから放出する放電電流を、ゲート電圧Ｖｇｅが低下して閾値電圧Ｖｔｈを跨ぐ場合における放電電流よりも大きい放電側制限値Ｉｌｉｍｄで制限する。これにより、ミラー期間における放電電流を増大させることができ、ミラー期間を短縮することができる。この際、放電側制限値Ｉｌｉｍｄが、コレクタ電圧の上昇速度の増加を抑制する上で適正な値とされている。
【００８４】
以上説明した本実施形態によれば、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられる場合に流れるコレクタ電流の低下速度の増加及びコレクタ電圧の上昇速度の増加を抑制しつつ、ミラー期間を短縮することができ、アンバランス現象の発生期間を短縮することができる。
【００８５】
・ミラー期間において、基準電圧Ｖｒｅｆとゲート電圧Ｖｇｅとの差が大きくならないようにした。ミラー期間においては放電電流が大きくなるものの、その後、ゲート電圧Ｖｇｅが低下して閾値電圧Ｖｔｈを跨ぐ場合のサージを抑制する上では、ミラー期間終了後に放電電流を速やかに低下させる必要がある。ここで、ミラー期間において基準電圧Ｖｒｅｆとゲート電圧Ｖｇｅとの差が大きくならないようにされていることにより、ミラー期間の終了後、放電電流を速やかに低下させることができる。その結果、サージ電圧を抑制することができる。
【００８６】
＜第５実施形態の変形例＞
・基準電圧生成部６０は、ゲート電圧Ｖｇｅが、閾値電圧Ｖｔｈよりも低くてかつ０よりも高い電圧に到達した場合、基準電圧Ｖｒｅｆを０までステップ状に低下させてもよい。これにより、スイッチング速度を高めることができ、スイッチング損失を低減することができる。
【００８７】
・電圧バッファ部８０は、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧がミラー電圧とされている期間のうち一部の期間において、第１，第２スイッチＳＷＡ，ＳＷＢのゲートから放出する放電電流を、ゲート電圧Ｖｇｅが低下して閾値電圧Ｖｔｈを跨ぐ場合における放電電流よりも大きくしてもよい。
【００８８】
＜第６実施形態＞
以下、第６実施形態について、第４実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１１に示すように、基準電圧生成部６０の構成を変更する。この構成は、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられる場合において、ミラー期間終了後の基準電圧Ｖｒｅｆの上昇速度を、ミラー期間移行前の基準電圧Ｖｒｅｆの上昇速度よりも高くするためのものである。図１１において、先の図８に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００８９】
基準電圧生成部６０は、第１定電流電源７１Ａ、第２定電流電源７１Ｂ、第１制御スイッチ７２、抵抗体７３、フリップフロップ回路７４及び第２制御スイッチ７５を備えている。本実施形態において、第２制御スイッチ７５は、ＮＰＮトランジスタである。
【００９０】
定電圧電源５０には、第１定電流電源７１Ａを介して充電スイッチ６２の第１端が接続されている。定電圧電源５０には、第１制御スイッチ７２及び第２定電流電源７１Ｂを介して充電スイッチ６２の第１端が接続されている。図１１には、第１，第２定電流電源７１Ａ，７１Ｂの出力電流をＩｒｅｆ１，Ｉｒｅｆ２にて示している。
【００９１】
定電圧電源５０には、抵抗体７３の第１端が接続されている。抵抗体７３の第２端には、第２制御スイッチ７５のコレクタが接続され、第２制御スイッチ７５のエミッタには、充電側制限抵抗体８２の第２端が接続されている。第２制御スイッチ７５のベースには、充電側制限抵抗体８２の第１端が接続されている。
【００９２】
抵抗体７３の第２端には、ＮＯＴ回路を介してフリップフロップ回路７４のＳ端子が接続されている。フリップフロップ回路７４のＲ端子には、第１放電スイッチ５４及び第２放電スイッチ５５のゲートに入力されるゲート信号Ｒｅｓが入力される。フリップフロップ回路７４のＱ端子の出力信号の論理がＨとされる場合、第１制御スイッチ７２がオン状態とされる。一方、Ｑ端子の出力信号の論理がＬとされる場合、第１制御スイッチ７２がオフ状態とされる。
【００９３】
続いて図１２を用いて、基準電圧生成部６０及び電圧バッファ部８０等の動作について説明する。図１２（ａ）〜図１２（ｃ）は、先の図４（ａ）〜図４（ｃ）に対応し、図１２（ｄ）は、第１制御スイッチ７２の駆動状態の推移を示す。
【００９４】
時刻ｔ１においてオン指令に切り替えられると、充電スイッチ６２がオン状態に切り替えられ、第１放電スイッチ５４及び第２放電スイッチ５５がオフ状態に切り替えられる。その結果、基準電圧Ｖｒｅｆが、一定の第１充電側スルーレートＳＲＡで上昇し始める。第１充電側スルーレートＳＲＡは、第１定電流電源７１Ａの出力電流Ｉｒｅｆ１及びコンデンサ６３の静電容量Ｃｓから定まる。また、第１充電制御スイッチ８３がオン状態に切り替えられ、定電圧電源５０から、第１充電制御スイッチ８３、充電側制限抵抗体８２及び第１，第２充電抵抗体５２Ａ，５２Ｂを介して第１，第２スイッチＳＷＡ，ＳＷＢのゲートに充電電流が供給される。
【００９５】
その後、ミラー期間に移行する時刻ｔ２において、第１充電制御スイッチ８３に流れる電流が増加し、充電側制限抵抗体８２における電圧降下量が、第２充電制御スイッチ８４のベース及びエミッタ間電圧ΔＶｃを超える。その結果、第２充電制御スイッチ８４とともに第２制御スイッチ７５がオフ状態からオン状態に切り替えられる。これにより、ゲート充電電流は、第２充電制御スイッチ８４のベース及びエミッタ間電圧ΔＶｃを充電側制限抵抗体８２の抵抗値Ｒｌｉｍｃで除算した値「ΔＶｃ／Ｒｌｉｍｃ」で制限される。
【００９６】
また、第２制御スイッチ７５がオン状態に切り替えられると、フリップフロップ回路７４のＳ端子の印加電圧の論理がＨからＬに反転する。これにより、Ｑ端子の出力信号の論理がＨに反転し、第１制御スイッチ７２がオン状態に切り替えられる。ただし、第２充電制御スイッチ８４がオン状態とされているため、ゲート充電電流は概ね「ΔＶｃ／Ｒｌｉｍｃ」で制限されたままとなる。また、第２充電制御スイッチ８４がオン状態とされている期間においては、上述したように、基準電圧Ｖｒｅｆは、上昇することなく一定値に維持される。
【００９７】
ミラー期間が終了すると、第２充電制御スイッチ８４及び第２制御スイッチ７５がオフ状態に切り替えられるものの、フリップフロップ回路７４のＱ端子の出力信号の論理がＨに維持されている。このため、基準電圧Ｖｒｅｆは、第１充電側スルーレートＳＲＡ（＝Ｉｒｅｆ１／Ｃｓ）よりも大きい第２充電側スルーレートＳＲＢ（＝（Ｉｒｅｆ１＋Ｉｒｅｆ２）／Ｃｓ）で上昇することとなる。
【００９８】
その後、駆動信号Ｇがオフ指令に切り替えられると、ゲート信号Ｒｅｓの論理がＨに反転するため、フリップフロップ回路７４がリセットされる。これにより、フリップフロップ回路７４のＱ端子の出力信号の論理がＬに反転し、第１制御スイッチ７２がオフ状態に切り替えられる。
【００９９】
以上説明した本実施形態によれば、コレクタ電流の上昇速度の増加及びコレクタ電圧の低下速度の増加に寄与しないミラー期間終了後の充電電流を増加させることができ、スイッチング速度を高くすることができる。これにより、スイッチング損失を低減することができる。
【０１００】
＜第７実施形態＞
以下、第７実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、駆動回路Ｄｒは、オフ状態からオン状態への切り替えタイミングを、第１，第２スイッチＳＷＡ，ＳＷＢで異ならせるように第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧を制御する。このために、駆動回路Ｄｒは、第１スイッチＳＷＡ（一のスイッチに相当）のゲート電圧がそのミラー電圧とされている期間に、第２スイッチＳＷＢ（他のスイッチに相当）のゲート電圧がその閾値電圧を超えるように、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧を制御する。駆動回路Ｄｒは、第１スイッチＳＷＡのゲート電圧がそのミラー電圧とされている期間の少なくとも一部の期間において、第１スイッチＳＷＡのゲートに供給する充電電流よりも、第２スイッチＳＷＢのゲートに供給する充電電流を低くする。
【０１０１】
本実施形態では、第１スイッチＳＷＡの閾値電圧を第１閾値電圧Ｖｔｈ１と称し、第２スイッチＳＷＢの閾値電圧を第２閾値電圧Ｖｔｈ２と称すこととする。本実施形態において、第１閾値電圧Ｖｔｈ１と第２閾値電圧Ｖｔｈ２とは、同じ値であってもよいし、異なる値であってもよい。
【０１０２】
また、本実施形態では、先の図２に示した駆動回路Ｄｒが、第１スイッチＳＷＡ及び第２スイッチＳＷＢそれぞれに対して個別に設けられている。このため、第１スイッチＳＷＡの駆動回路Ｄｒに入力される駆動信号を第１駆動信号Ｇ１とし、第２スイッチＳＷＢの駆動回路Ｄｒに入力される駆動信号を第２駆動信号Ｇ２とする。各駆動信号Ｇ１，Ｇ２は、制御装置４０により生成される。
【０１０３】
図１３に、本実施形態に係る第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧の制御態様を示す。図１３（ａ），（ｂ）は、第１，第２駆動信号Ｇ１，Ｇ２の推移を示し、図１３（ｃ）は、第１スイッチＳＷＡの基準電圧Ｖｒｅｆ及びゲート電圧Ｖｇｅの推移を示し、図１３（ｄ）は、第２スイッチＳＷＢの基準電圧Ｖｒｅｆ及びゲート電圧Ｖｇｅの推移を示す。第１スイッチＳＷＡの基準電圧Ｖｒｅｆは、第１スイッチＳＷＡを駆動対象とする駆動回路Ｄｒ（以下、第１駆動回路）により生成され、第２スイッチＳＷＢの基準電圧Ｖｒｅｆは、第２スイッチＳＷＢを駆動対象とする駆動回路Ｄｒ（以下、第２駆動回路）により生成される。図１３（ｅ）は、第１駆動回路から第１スイッチＳＷＡのゲートに供給される充電電流の推移を示し、図１３（ｆ）は、第２駆動回路から第２スイッチＳＷＢのゲートに供給される充電電流の推移を示す。
【０１０４】
時刻ｔ１において、第１駆動信号Ｇ１がオン指令に切り替えられる。このため、図１３（ｃ）に示すように、第１駆動回路の基準電圧Ｖｒｅｆは、０から第１の充電側スルーレートＳＲＣ１で上昇し始める。その後時刻ｔ２において、第２駆動信号Ｇ２がオン指令に切り替えられる。このため、図１３（ｄ）に示すように、第２駆動回路の基準電圧Ｖｒｅｆは、０から第２の充電側スルーレートＳＲＣ２で上昇し始める。第２の充電側スルーレートＳＲＣ２は、第１の充電側スルーレートＳＲＣ１と同じ値であってもよいし、異なる値であってもよい。
【０１０５】
その後、第１スイッチＳＷＡのゲート電圧Ｖｇｅが第１閾値電圧Ｖｔｈ１を超え、時刻ｔ３において、第１スイッチＳＷＡのゲート電圧Ｖｇｅがミラー電圧に到達する。第１スイッチＳＷＡのミラー期間は、時刻ｔ３〜ｔ５までの期間である。第１スイッチＳＷＡのミラー期間の途中である時刻ｔ４において、第２スイッチＳＷＢのゲート電圧Ｖｇｅが第２閾値電圧Ｖｔｈ２を超え、その後時刻ｔ５において、第２スイッチＳＷＢのゲート電圧Ｖｇｅはミラー電圧に到達する。ここで、第１スイッチＳＷＡのゲート電圧Ｖｇｅがミラー電圧とされている期間ｔ３〜ｔ５に渡って、図１３（ｅ），（ｆ）に示すように、第１スイッチＳＷＡのゲートに供給する充電電流よりも、第２スイッチＳＷＢのゲートに供給する充電電流が低くされている。
【０１０６】
時刻ｔ５〜ｔ６の期間が第２スイッチＳＷＢのミラー期間となる。その後、時刻ｔ７において、第１スイッチＳＷＡのゲート電圧Ｖｇｅは、定電圧電源５０の出力電圧ＶＨに到達する。その後、時刻ｔ８において、第２スイッチＳＷＢのゲート電圧Ｖｇｅも、定電圧電源５０の出力電圧ＶＨに到達する。
【０１０７】
第１スイッチＳＷＡのミラー期間中に第２スイッチＳＷＢをオン状態に切り替えるように制御することにより、第１，第２スイッチＳＷＡ，ＳＷＢのオン状態への切り替えタイミングを的確にずらすことができる。第１スイッチＳＷＡのゲート電荷の移動速度を高くする電圧バッファ部が第２スイッチＳＷＢにも影響してしまうと、第２スイッチＳＷＢがオン状態に切り替えられる場合に発生するサージ電圧が増加してしまう。そのため、本実施形態の構成とすることにより、第２スイッチＳＷＢのサージ電圧の増加を抑制しつつ、第１スイッチＳＷＡのミラー期間を短縮することができる。
【０１０８】
＜第７実施形態の変形例＞
・図１３（ｅ），（ｆ）に示した充電側制限値Ｉｌｉｍｃが、第１スイッチＳＷＡと第２スイッチＳＷＢとで異なる値に設定されていてもよい。また、第１スイッチＳＷＡのゲート電圧Ｖｇｅがミラー電圧とされている期間のうち一部の期間に渡って、第１スイッチＳＷＡのゲートに供給する充電電流よりも、第２スイッチＳＷＢのゲートに供給する充電電流が低くされていてもよい。
【０１０９】
・駆動回路Ｄｒは、第１スイッチＳＷＡのオン状態からオフ状態への切り替えタイミングを、第２スイッチＳＷＢのオン状態からオフ状態への切り替えタイミングよりも遅くなるように第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧を制御してもよい。この場合、駆動回路Ｄｒは、第１スイッチＳＷＡのゲート電圧がミラー電圧とされている期間に、第２スイッチＳＷＢのゲート電圧が第２閾値電圧Ｖｔｈ２を下回るように、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧を制御すればよい。駆動回路Ｄｒは、第１スイッチＳＷＡのゲート電圧がミラー電圧とされている期間の全部又は一部の期間において、第１スイッチＳＷＡのゲートから放出する放電電流よりも、第２スイッチＳＷＢのゲートから放出する放電電流を低くする。この場合、第２スイッチＳＷＢがオフ状態に切り替えられるときに発生するサージ電圧の増加を抑制しつつ、第１スイッチＳＷＡのミラー期間を短縮することができる。
【０１１０】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【０１１１】
・第６実施形態の図１２において、時刻ｔ１〜ｔ２，ｔ３〜ｔ４に示すように基準電圧Ｖｒｅｆの上昇速度が一定とされることに限らない。例えば、基準電圧Ｖｒｅｆを単調増加させることを条件として、時刻ｔ１〜ｔ２，ｔ３〜ｔ４における基準電圧Ｖｒｅｆの上昇速度が一定でなくてもよい。この場合、時刻ｔ１〜ｔ２における基準電圧Ｖｒｅｆの上昇速度の最大値が、時刻ｔ３〜ｔ４における基準電圧Ｖｒｅｆの上昇速度の最小値よりも小さくされていればよい。
【０１１２】
・第２実施形態の図５に示した基準電圧生成部６０を、第２実施形態以外の実施形態に適用してもよい。
【０１１３】
・上，下アームそれぞれを構成するスイッチの並列接続数としては、２つに限らず、３つ以上であってもよい。また、上，下アームそれぞれを構成するスイッチとしては、並列接続された複数のスイッチに限らず、１つのスイッチであってもよい。この場合であっても、ミラー期間を短縮できるため、スイッチの駆動状態を切り替える場合に発生する損失を低減できる。
【０１１４】
・インバータのスイッチとしては、例えば、ＳｉＣのＮチャネルＭＯＳＦＥＴであってもよい。この場合、高電位側端子がドレインであり、低電位側端子がソースである。
【０１１５】
・電力変換器としては、インバータに限らず、例えば、入力電圧を変圧して出力するＤＣＤＣコンバータであってもよい。具体的には、このコンバータは、入力電圧を降圧して出力する降圧機能及び入力電圧を昇圧して出力する機能のうち、少なくとも一方を備えている。
【符号の説明】
【０１１６】
６０…基準電圧生成部、８０…電圧バッファ部、ＳＷＡ，ＳＷＢ…第１，第２スイッチ、Ｄｒ…駆動回路。
【図１】
2019187024.tif 000003
【図２】
2019187024.tif 000004
【図３】
2019187024.tif 000005
【図４】
2019187024.tif 000006
【図５】
2019187024.tif 000007
【図６】
2019187024.tif 000008
【図７】
2019187024.tif 000009
【図８】
2019187024.tif 000010
【図９】
2019187024.tif 000011
【図１０】
2019187024.tif 000012
【図１１】
2019187024.tif 000013
【図１２】
2019187024.tif 000014
【図１３】
2019187024.tif 000015