(57)【要約】【課題】スイッチング素子の電気的検査が実施可能でありつつ、スイッチング素子のより安全な保護を可能とする半導体装置を提供する。【解決手段】この半導体装置は、互いの出力端子が電源電位と基準電位との間で直列に接続された第１スイッチング素子および第２スイッチング素子と、スイッチング素子の制御端子に電圧を供給してオンオフを制御する制御部と、スイッチング素子の制御端子に一端である第１端子が接続されたクランプ回路と、を備える。クランプ回路は、第１端子が接続されたスイッチング素子における低電位側の出力端子と、基準電位が設定される端子と、の間に第１端子の他端である第２端子が接続されるものであり、クランプ回路は、第１端子から第２端子への電流を遮断するとともに、第２端子の電位が第１端子の電位よりも高いときに、第１端子と第２端子との電位差が所定のクランプ電圧以上にならないようにしつつ通電する。【選択図】図１
2019047698.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子（１０）として、互いの出力端子が電源電位と基準電位との間で直列に接続された第１スイッチング素子（Ｔｒ１）および第２スイッチング素子（Ｔｒ２）と、
前記スイッチング素子の制御端子に電圧を供給してオンオフを制御する制御部（２０）と、
少なくともひとつの前記スイッチング素子の制御端子に一端である第１端子（Ｃ１）が接続されたクランプ回路（３０）と、を備え、
前記クランプ回路は、前記第１端子が接続された前記スイッチング素子における低電位側の出力端子と、前記基準電位が設定される端子と、の間に前記第１端子の他端である第２端子（Ｃ２）が接続されるものであり、
前記クランプ回路は、前記第１端子から前記第２端子への電流を遮断するとともに、前記第２端子の電位が前記第１端子の電位よりも高いときに、前記第１端子と前記第２端子との電位差が所定のクランプ電圧以上にならないようにしつつ通電する、半導体装置。
【請求項２】
前記クランプ回路は、
カソード端子が前記第１端子側にされたクランプ用ダイオード（３１）と、
アノード端子が前記第１端子側にされたクランプ用ツェナーダイオード（３２）と、を有し、
前記クランプ電圧が前記ツェナーダイオードのブレーク電圧に基づいて決まる、請求項１に記載の半導体装置。
【請求項３】
前記クランプ回路は、
カソード端子が前記第１端子側にされたクランプ用ダイオード（３１）と、
ソース端子が前記第１端子側にされ、ドレイン端子が前記第２端子側にされ、ゲート端子がドレイン端子に接続されたクランプ用ＮチャネルＭＯＳＦＥＴ（３３）と、を有し、
前記クランプ電圧が、前記クランプ用ＮチャネルＭＯＳＦＥＴのソース−ドレイン間電圧に基づいて決まる、請求項１に記載の半導体装置。
【請求項４】
前記クランプ用ＮチャネルＭＯＳＦＥＴのゲート−ドレイン間において、カソード端子がゲート端子側にされるように、１つ以上のダイオード（３４，３５）が直列接続される、請求項３に記載の半導体装置。
【請求項５】
前記クランプ回路は、
カソード端子が前記第１端子側にされたクランプ用ダイオード（３１）と、
ドレイン端子が前記第１端子側にされ、ソース端子が前記第２端子側にされ、ゲート端子がドレイン端子に接続されたクランプ用ＰチャネルＭＯＳＦＥＴ（３６）と、を有し、
前記クランプ電圧が、前記クランプ用ＰチャネルＭＯＳＦＥＴのソース−ドレイン間電圧に基づいて決まる、請求項１に記載の半導体装置。
【請求項６】
前記クランプ用ＰチャネルＭＯＳＦＥＴのゲート−ドレイン間において、アノード端子がゲート端子側にされるように、１つ以上のダイオード（３７，３８）が直列接続される、請求項５に記載の半導体装置。
【請求項７】
前記第１スイッチング素子が前記出力端子の一端が前記電源電位とされる上アームを構成するとともに、前記第２スイッチング素子が出力端子の一端が前記基準電位とされる下アームを構成し、
前記クランプ回路が、前記第１スイッチング素子の制御端子と、前記第２スイッチング素子の低電位側の出力端子と前記基準電位が設定される端子と、の間に介在するものにおいて、
さらに、第３端子（Ｃ３）と第４端子（Ｃ４）とを有するバイパス回路（４０）を備え、
前記バイパス回路は、前記第３端子が前記第１スイッチング素子と前記第２スイッチング素子との中間点に接続されるとともに、前記第４端子が前記クランプ回路における前記第２端子に接続され、
前記バイパス回路は、前記第３端子から前記第４端子への電流を遮断し、所定の条件下において前記第４端子から前記第３端子に通電する、請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記バイパス回路は、
カソード端子が前記第３端子側にされたバイパス用ダイオード（４１）と、
前記第３端子と前記第４端子との間の通電のオンオフを制御するバイパス用スイッチ（４２）と、を有し、前記バイパス用スイッチは所定の条件下において閉成して前記第３端子と前記第４端子との間を通電する、請求項７に記載の半導体装置。
【請求項９】
前記バイパス用スイッチを制御するバイパス制御部（５０）を備え、
前記バイパス制御部は、前記スイッチング素子が正常または異常を検出可能とされ、
前記スイッチング素子が正常に動作している場合には、前記バイパス用スイッチを閉成することにより、前記第１端子と前記第２端子との電位差を所定のクランプ電圧まで上昇させないように制御する、請求項８に記載の半導体装置。
【請求項１０】
前記第１スイッチング素子および前記第２スイッチング素子はパッケージングされたモジュール（６１）を構成し、
前記クランプ回路における前記第２端子は、前記モジュールの外部において、前記第１端子が接続された前記スイッチング素子における低電位側の出力端子と、前記基準電位が設定される端子と、の間に接続される、請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第２端子が接続される接続点が可変にされることにより、前記第２端子と前記モジュールとの間の寄生インダクタンスが可変にされる、請求項１０に記載の半導体装置。
【請求項１２】
前記第２端子が接続される接続点と、前記クランプ回路との間に接続点切り替えスイッチ（７０）を備え、
前記接続点切り替えスイッチの切り替えによって前記第２端子と前記モジュールとの間の寄生インダクタンスが可変にされる、請求項１１に記載の半導体装置。
【請求項１３】
前記クランプ回路の前記第１端子と、前記クランプ回路が接続された前記スイッチング素子の制御端子と、の間に接続された第１抵抗を備える、請求項１〜１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記クランプ回路が接続された前記スイッチング素子における低電位側の出力端子と制御端子との間において、前記第１抵抗と直列に接続された第２抵抗を備え、
前記第１端子は、前記第１抵抗と前記第２抵抗との中間点に接続される、請求項１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書の開示は、負荷を駆動するためのスイッチング素子を備えた半導体装置に関する。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やＭＯＳＦＥＴなどのスイッチング素子を駆動する駆動回路において、誘導性負荷に起因する高速且つ大電流のサージ電流に対応するため、保護回路を有する半導体装置が提案されている。
【０００３】
特許文献１に記載の半導体装置は、保護回路と逆流防止用ツェナーダイオードがスイッチング素子のドレイン−ゲート間に挿入されている。この半導体装置では、サージ発生時にゲート端子に電流が流入することでスイッチング素子がオンし、スイッチング素子を介してサージ電流を逃がすようになっている。このため、高速サージ耐量を確保できるとするものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−４４２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された半導体装置は、スイッチング素子をオンすることによってサージ電流を逃がす構成となっているため、スイッチング素子の耐圧に近い電圧でのリーク検査やスクリーニング検査を行うことができない。
【０００６】
また、万一保護回路にショート故障が発生した場合には、スイッチング素子のゲート−ドレイン間ショートとなり、スイッチング素子がオフできない状態に移行する虞がある。
【０００７】
そこで、この明細書の開示は、スイッチング素子の電気的検査が実施可能でありつつ、スイッチング素子のより安全な保護を可能とする半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この明細書の開示は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
【０００９】
上記目的を達成するために、この明細書に開示される半導体装置は、スイッチング素子（１０）として、互いの出力端子が電源電位と基準電位との間で直列に接続された第１スイッチング素子（Ｔｒ１）および第２スイッチング素子（Ｔｒ２）と、スイッチング素子の制御端子に電圧を供給してオンオフを制御する制御部（２０）と、少なくともひとつのスイッチング素子の制御端子に一端である第１端子（Ｃ１）が接続されたクランプ回路（３０）と、を備え、クランプ回路は、第１端子が接続されたスイッチング素子における低電位側の出力端子と、基準電位が設定される端子と、の間に第１端子の他端である第２端子（Ｃ２）が接続されるものであり、クランプ回路は、第１端子から第２端子への電流を遮断するとともに、第２端子の電位が第１端子の電位よりも高いときに、第１端子と第２端子との電位差が所定のクランプ電圧以上にならないようにしつつ通電する。
【００１０】
電源電位から基準電位に向かって大電流が流れたとき、保護機能等によって大電流が遮断されるとサージ電流が流れる。サージ電流と寄生インダクタンスによりスイッチング素子の低電位側の電位が上昇する。すなわち、クランプ回路における第２端子の電位が上昇する。電位が所定以上上昇すると、クランプ回路の第１端子と第２端子との間が通電して、クランプ電圧を維持しつつクランプ電流が流れる。このクランプ電流が制御端子に流れ込んで制御端子の電圧低下を緩やかにすることによって、スイッチング素子のオフ速度を緩やかにしてソフトオフを実現することができる。これにより、クランプ回路を備えない半導体装置に較べて、スイッチング素子を流れるサージ電流を抑制することができる。
【００１１】
また、保護回路として機能するクランプ回路は、スイッチング素子の制御端子と、基準電位側の出力端子との間に接続されるので、万一クランプ回路がショートした場合でも、制御端子が電源電圧に近い高電位側とショートすることを防止できる。
【００１２】
また、上記のように、クランプ回路は、基準電位側の出力端子に接続されるので、スイッチング素子に対するリーク検査やスクリーニング検査のための高電圧の印加に対しても、意図しないクランプ回路の誤動作を気にすることなく検査を行うことができる。すなわち、スイッチング素子の電気的検査が実施可能でありつつ、スイッチング素子のより安全な保護を可能とする。
【図面の簡単な説明】
【００１３】
【図１】半導体装置を含むインバータ回路の構成を示す図である。
【図２】第１実施形態における半導体装置の概略構成を示す回路図である。
【図３】第２実施形態におけるクランプ回路の構成を示す回路図である。
【図４】クランプ回路の一例を示す回路図である。
【図５】第３実施形態における半導体装置の概略構成を示す回路図である。
【図６】半導体装置の概略構成の一例を示す回路図である。
【図７】第４実施形態における半導体装置の概略構成を示す回路図である。
【図８】第５実施形態における半導体装置の概略構成を示す回路図である。
【図９】第６実施形態における半導体装置の概略構成を示す回路図である。
【図１０】第７実施形態における半導体装置の概略構成を示す回路図である。
【図１１】制御部の詳細構成を示す回路図である。
【図１２】第７実施形態における半導体装置の詳細構成を示す回路図である。
【図１３】第７実施形態における半導体装置の詳細構成を示す回路図である。
【図１４】クランプ回路の一例を示す回路図である。
【図１５】クランプ回路の一例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下に、図面を参照しながら本開示を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各形態で具体的に組み合わせが可能であることを明示している部分同士の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても形態同士を部分的に組み合せることも可能である。
【００１５】
（第１実施形態）
最初に、図１および図２を参照して、本実施形態に係る半導体装置の概略構成について説明する。
【００１６】
図１に示すように、半導体装置１００は、例えばインバータ回路２００などのスイッチング素子を含む回路に組み込まれる。インバータ回路２００は例えばモータ３００に接続され、バッテリ４００が供給する直流の電圧を交流電圧に変換する目的で用いられる。
【００１７】
本実施形態においては、２つのＭＯＳＦＥＴがバッテリ４００に対して直列に接続された構成を半導体装置１００と称し、３つの半導体装置１００が協業することで３相交流の生成を実現している。また、インバータ回路２００は、直流−交流変換後のリップルノイズなどを低減する目的で電解コンデンサ５００を有している。
【００１８】
なお、本実施形態では、バッテリ４００の電圧をＶＢと記載し、バッテリ４００の正極における電位は、負極の電位を基準としてＶＢとなる。つまり、半導体装置１００を構成する２つのＭＯＳＦＥＴは、低電位側の基準電位（ＧＮＤ）に対して、高電位側がＶＢとされた２電位の間に直列接続されている。
【００１９】
図２に示すように、半導体装置１００は、スイッチング素子１０として、第１スイッチング素子Ｔｒ１と、第２スイッチング素子Ｔｒ２と備えている。本実施形態におけるスイッチング素子１０は、ＮチャネルのＭＯＳＦＥＴである。また、半導体装置１００は、第１スイッチング素子Ｔｒ１および第２スイッチング素子Ｔｒ２のゲート端子Ｇ１，Ｇ２にゲート電圧を供給する制御部２０と、サージに対する保護回路として機能するクランプ回路３０と、を備えている。
【００２０】
第１スイッチング素子Ｔｒ１は、ＮチャネルＭＯＳＦＥＴであり、２つの出力端子と１つの制御端子とを有している。出力端子はドレイン端子Ｄ１とソース端子Ｓ１であり、制御端子はゲート端子Ｇ１である。ゲート端子Ｇ１の所定の閾値電圧以上の電圧が印加されると第１スイッチング素子Ｔｒ１はオンして、Ｄ１−Ｓ１間に出力電流が流れる。第１スイッチング素子Ｔｒ１におけるドレイン端子Ｄ１は電源電位ＶＢが設定される端子Ｐ１と接続され、ソース端子Ｓ１は第２スイッチング素子Ｔｒ２のドレイン端子Ｄ２に接続されている。
【００２１】
第２スイッチング素子Ｔｒ２も、ＮチャネルＭＯＳＦＥＴであり、２つの出力端子と１つの制御端子とを有している。出力端子はドレイン端子Ｄ２とソース端子Ｓ２であり、制御端子はゲート端子Ｇ２である。ゲート端子Ｇ２の所定の閾値電圧以上の電圧が印加されると第２スイッチング素子Ｔｒ２はオンして、Ｄ２−Ｓ２間に出力電流が流れる。第２スイッチング素子Ｔｒ２におけるドレイン端子Ｄ２は第１スイッチング素子Ｔｒ１のソース端子Ｓ１に接続され、ソース端子Ｓ２は基準電位ＧＮＤに設定される端子Ｐ２に接続されている。
【００２２】
このように、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２とは、電源電位ＶＢと基準電位ＧＮＤとの間で直列接続されている。本実施形態では、第１スイッチング素子Ｔｒ１が電源電位ＶＢ側に配置されて上アームを成し、第２スイッチング素子Ｔｒ２が基準電位ＧＮＤ側に配置されて下アームを成す。モータ３００は、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２の中間点に接続され、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２のオンオフを相互に切り替えることによってモータ３００に供給される電流の方向を切り替えることができるようになっている。
【００２３】
制御部２０は、ゲート電圧を所定のタイミングで出力する部分である。制御部２０は、第１スイッチング素子Ｔｒ１のゲート端子Ｇ１に所定のゲート電圧を供給するとともに、第２スイッチング素子Ｔｒ２のゲート端子Ｇ２に所定のゲート電圧を供給している。
【００２４】
本実施形態におけるクランプ回路３０は、第１スイッチング素子Ｔｒ１のゲート端子Ｇ１と、基準電位ＧＮＤが設定される端子Ｐ２の間に接続されている。クランプ回路３０においてゲート端子Ｇ１に接続される端子を第１端子Ｃ１と称し、端子Ｐ２に接続される端子を第２端子Ｃ２と称する。クランプ回路３０は、第１端子Ｃ１から第２端子Ｃ２へは電流を流さず、且つ、第１端子Ｃ１よりも第２端子Ｃ２の電位が高い所定の条件下で、Ｃ２−Ｃ１間の電位差を一定に保持しつつ第２端子Ｃ２から第１端子Ｃ１に向かう電流を流す回路である。上記機能を有する回路であれば、その構成は問わないが、本実施形態におけるクランプ回路３０は、クランプ用ダイオード３１と、クランプ用ツェナーダイオード３２とを有している。
【００２５】
クランプ用ダイオード３１は、電流が第１端子Ｃ１から第２端子Ｃ２へ流れないように整流するために挿入されており、カソード端子が第１端子Ｃ１側に接続されるとともに、アノード端子が第２端子Ｃ２側に接続されている。
【００２６】
クランプ用ツェナーダイオード３２は、第１端子Ｃ１と第２端子Ｃ２との間でクランプ用ダイオード３１と直列に接続されている。クランプ用ツェナーダイオード３２は、カソード端子が第２端子Ｃ２側に接続されるとともに、アノード端子が第１端子Ｃ１側に接続されている。クランプ用ツェナーダイオード３２は、第２端子Ｃ２の電位が第１端子Ｃ１の電位よりも所定以上だけ高くなるとブレークし、端子Ｃ１−Ｃ２間の電位差を、所定のブレーク電圧とクランプ用ダイオード３１の順方向電圧Ｖｆとを加えたクランプ電圧にクランプする。
【００２７】
このように、クランプ回路３０は、クランプ用ダイオード３１によって第１端子Ｃ１から第２端子Ｃ２への電流を遮断するとともに、第２端子Ｃ２の電位が第１端子Ｃ１の電位よりも高いときに、第１端子Ｃ１と第２端子Ｃ２との電位差が所定のクランプ電圧以上にならないようにしつつ通電するようになっている。
【００２８】
ところで、半導体装置１００では、スイッチング素子１０、クランプ回路３０、モータ３００およびそれらを接続する配線によって寄生インダクタンスが生じる。本実施形態では、図２に示すように、例えば、Ｐ１−Ｄ１間にインダクタンスＬ１が生じ、Ｓ１−Ｄ２間にインダクタンスＬ２が生じ、Ｓ２−Ｐ２間にインダクタンスＬ３が生じ、Ｐ２−Ｃ２間にインダクタンスＬ４が生じている。図２に示すインダクタンスＬ１〜Ｌ４は、素子としてインダクタンスが挿入されているのではなく、寄生インダクタンスを表現するものとして便宜的に図示されたものである。
【００２９】
次に、本実施形態にかかる半導体装置１００を採用することによる作用効果について説明する。
【００３０】
まず、サージの発生について簡単に説明する。以下に説明するサージの発生メカニズムは一例であって、この例に限定するものではない。
【００３１】
例えば、下アームの第２スイッチング素子Ｔｒ２が何らかの理由で故障し、Ｄ２−Ｓ２間が短絡したと仮定する。ここで、第１スイッチング素子Ｔｒ１が通常通り動作するに際してオンすると、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２とがともにオンされた状態となる。すなわち、Ｐ１−Ｐ２間に上下貫通電流が流れる。上下貫通電流に起因する過電流が検出された場合、図示しない保護機構により第１スイッチング素子Ｔｒ１をオフする短絡保護を行うことが考えられる。このような保護動作では、ゲート電圧の減少速度を意図的に遅くし、ドレイン電流の時間変化を小さくする方法が採られる。しかしながら、過電流の誤検出を防止するため、検出のためのフィルタ時間が設けられることが一般的であり、このフィルタ時間の間に、通常動作に係る第１スイッチング素子Ｔｒ１のオフ指令が発出されてしまうと、第１スイッチング素子Ｔｒ１のゲート電圧は急激に低下して寄生インダクタンスに起因する、大電流且つ高速なサージ電流が発生してしまう。
【００３２】
Ｐ１−Ｐ２間に上下貫通電流が流れるとき、接地ラインにおける電位（第２端子Ｃ２の電位）は、第１スイッチング素子Ｔｒ１のソース端子Ｓ１に対して、サージ電圧（Ｌ２＋Ｌ３＋Ｌ４）・ｄｊ／ｄｔだけ高くなる。ここで、ｊはサージ電流、ｔは時間である。接地ラインの電位が上昇すると、クランプ回路３０における第２端子Ｃ２の電位が第１端子Ｃ１の電位よりも相対的に高くなり、やがてクランプ用ツェナーダイオード３２のブレーク電圧を超える。これにより、クランプ回路３０において第２端子Ｃ２から第１端子Ｃ１に向かうクランプ電流が流れる。すなわち、クランプ回路３０を介して第１スイッチング素子Ｔｒ１のゲート端子Ｇ１にクランプ電流が流れ込み、オフされようとする第１スイッチング素子Ｔｒ１に対してオフ速度が緩やかになるようにゲート電圧が調整される。これによって、ｄｊ／ｄｔを抑制することができ、第１スイッチング素子Ｔｒ１がオフされることに起因する遮断サージを抑制することができる。
【００３３】
また、クランプ回路３０が有効になることにより、サージ電圧は、第１スイッチング素子Ｔｒ１の閾値電圧Ｖｔｈとクランプ回路３０のクランプ電圧の和の電圧値にクランプされるので、第１スイッチング素子Ｔｒ１のドレイン−ソース間に印加される遮断サージを抑制することができる。
【００３４】
また、保護回路として機能するクランプ回路３０は、第１スイッチング素子Ｔｒ１の制御端子であるゲート端子Ｇ１と、基準電位側の出力端子であるソース端子Ｓ１側に接続されるので、万一クランプ回路３０にショート故障が発生した場合でも、ゲート−ドレイン間ショートが生じることを防止できる。よって、クランプ回路３０のショート故障時において第１スイッチング素子Ｔｒ１が常時オンになる状況を回避することができる。
【００３５】
また、上記のように、クランプ回路３０は、基準電位側の出力端子に接続されるので、第１スイッチング素子Ｔｒ１に対するリーク検査やスクリーニング検査のための端子間の高電圧の印加に対しても、意図しないクランプ回路３０の誤動作を気にすることなく検査を行うことができる。すなわち、スイッチング素子の電気的検査が実施可能でありつつ、スイッチング素子１０のより安全な保護を可能とする。
【００３６】
（第２実施形態）
クランプ回路３０の回路構成は、第１実施形態に示したようなクランプ用ツェナーダイオード３２を用いたものに限定されることなく、第１端子Ｃ１から第２端子Ｃ２へは電流を流さず、且つ、第１端子Ｃ１よりも第２端子Ｃ２の電位が高い所定の条件下で、Ｃ２−Ｃ１間の電位差を一定に保持しつつ第２端子Ｃ２から第１端子Ｃ１に向かう電流を流す回路であれば良い。
【００３７】
例えば、図３に示すように、本実施形態におけるクランプ回路３０は、クランプ用ダイオード３１と、クランプ用ＮチャネルＭＯＳＦＥＴ３３とを有している。クランプ用ダイオード３１は、第１実施形態と同様に電流が第１端子Ｃ１から第２端子Ｃ２へ流れないように整流するために挿入されており、カソード端子が第１端子Ｃ１側に接続されるとともに、アノード端子が第２端子Ｃ２側に接続されている。
【００３８】
クランプ用ＮチャネルＭＯＳＦＥＴ３３は、ソース端子が第１端子Ｃ１側、すなわちクランプ用ダイオード３１のアノード端子に接続され、ドレイン端子が第２端子Ｃ２側に接続されている。クランプ用ＮチャネルＭＯＳＦＥＴ３３は、ゲート端子とドレイン端子とが直接的に接続されている。なお、ソース端子とドレイン端子とを仲介するダイオード３３ａは寄生ダイオードである。
【００３９】
このクランプ回路３０は、サージ発生時における第２端子Ｃ２の電位の上昇に伴って、クランプ用ＮチャネルＭＯＳＦＥＴ３３のゲート電圧も上昇し、ゲート−ソース間電圧がクランプ用ＮチャネルＭＯＳＦＥＴ３３固有の閾値電圧Ｖｔｈを超えると通電するようになっている。クランプ用ＮチャネルＭＯＳＦＥＴ３３のソース−ドレイン間電圧は閾値電圧Ｖｔｈに依存し、ひいてはこれがクランプ回路３０におけるＣ１−Ｃ２間の電圧を決める。
【００４０】
半導体装置１００の作用および効果としては、クランプ電圧が相違することを除いて第１実施形態の場合と同様である。
【００４１】
本実施形態においては、クランプ回路３０のクランプ電圧を調整する方法として、図４に示すように、クランプ用ＮチャネルＭＯＳＦＥＴ３３のゲート−ドレイン間に、ゲート端子側がカソード端子となるようにダイオードを挿入することで、クランプ用ＮチャネルＭＯＳＦＥＴ３３のゲート−ドレイン間にダイオードの順方向電圧Ｖｆに基づいた電位差をつけることができ、クランプ電圧を調整することができる。図４においては、２つのダイオード３４，３５が挿入されている。ダイオード３４，３５はゲート−ドレイン間に直列に接続されている。挿入されるダイオードの数は所望のクランプ電圧により適宜変更する。
【００４２】
（第３実施形態）
第１実施形態および第２実施形態では、クランプ回路３０の第１端子Ｃ１および第２端子Ｃ２が、それぞれ第１スイッチング素子Ｔｒ１のゲート端子Ｇ１、および、接地ライン（基準電位ＧＮＤが規定される配線）に接続される例を示したが、この例に限定されない。クランプ回路３０はスイッチング素子１０の急激なオフによる大電流を抑制するために、スイッチング素子１０のソフトオフを実現するものである。このため、第１端子Ｃ１がソフトオフする対象となるスイッチング素子１０のゲート端子に接続されていれば良い。また、第２端子Ｃ２は、ソフトオフする対象のスイッチング素子１０の出力端子に対して、寄生インダクタンスが生じるような位置に接続されていれば良い。
【００４３】
図５に示す半導体装置１１０は、第１実施形態の構成に加えて、２つめのクランプ回路３０を備えている。２つめのクランプ回路３０の第１端子Ｃ１および第２端子Ｃ２が、それぞれ第２スイッチング素子Ｔｒ２のゲート端子Ｇ２、および、接地ライン（基準電位ＧＮＤが規定される配線）に接続されている。これによれば、サージ電流に対して、第２スイッチング素子Ｔｒ２のソフトオフを実現することができる。
【００４４】
なお、第１スイッチング素子Ｔｒ１に接続されたクランプ回路３０を排除して、第２スイッチング素子Ｔｒ２のみにソフトオフの効果を付与するように構成しても良い。
【００４５】
また、上記のとおり、クランプ回路３０の第２端子Ｃ２は、ソフトオフする対象のスイッチング素子１０の出力端子に対して、寄生インダクタンスが生じるような位置に接続されていれば良いので、図６に示す半導体装置１２０のように、第１スイッチング素子Ｔｒ１に接続されたクランプ回路３０において、第２端子Ｃ２が第１スイッチング素子Ｔｒ１のソース端子Ｓ１と第２スイッチング素子Ｔｒ２のドレイン端子Ｄ２の間に接続されても良い。この場合、サージ電流による第２端子Ｃ２の電圧上昇は、Ｌ２・ｄｊ／ｄｔである。
【００４６】
（第４実施形態）
図７に示すように、本実施形態における半導体装置１３０は、第１実施形態で説明した態様に加えて、バイパス回路４０と、バイパス回路４０の有効無効を制御するバイパス制御部５０と、を備えている。
【００４７】
バイパス回路４０は、クランプ回路３０の第２端子Ｃ２と、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２との中間点と、を仲介するように接続されている。バイパス回路４０のうち、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２との中間点に接続された側の端子を第３端子Ｃ３と称し、クランプ回路３０の第２端子Ｃ２に接続された端子を第４端子Ｃ４と称する。
【００４８】
バイパス回路４０は、第３端子Ｃ３から第４端子Ｃ４へは電流を流さず、且つ、所定の条件下で第４端子Ｃ４から第３端子Ｃ３に向かう電流を流す回路である。上記機能を有する回路であれば、その構成は問わないが、本実施形態におけるバイパス回路４０は、バイパス用ダイオード４１と、バイパス用スイッチ４２とを有している。
【００４９】
バイパス用ダイオード４１は、電流が第３端子Ｃ３から第４端子Ｃ４へ流れないように整流するために挿入されており、カソード端子が第３端子Ｃ３側に接続されるとともに、アノード端子が第４端子Ｃ４側に接続されている。
【００５０】
バイパス用スイッチ４２は、第４端子Ｃ４と第３端子Ｃ３との間の電流の通電および遮断を制御するスイッチであり、例えばＭＯＳＦＥＴを採用することができる。バイパス用スイッチ４２のオンオフの制御は、バイパス用制御部５０により行われる。バイパス用スイッチ４２としてＭＯＳＦＥＴが採用されるとすれば、バイパス用制御部５０はバイパス用スイッチ４２のゲート端子へのゲート電圧の印加を制御してオンオフを制御する。
【００５１】
このように、バイパス用ダイオード４１を有することにより、バイパス用スイッチ４２のオンまたはオフに依らず、第３端子Ｃ３から第４端子Ｃ４への電流の流れは遮断されており、第４端子Ｃ４から第３端子Ｃ３に向かう電流の流れはバイパス用スイッチ４２により制御されている。なお、バイパス用スイッチ４２を制御するバイパス用制御部５０は、スイッチング素子１０のオンオフを制御する制御部２０にその機能が内包されていても良いし、別途機能ブロックが設けられていても良い。
【００５２】
バイパス回路４０が有効とされる所定の条件について説明する。サージ電流は、スイッチング素子１０の短絡時などの異常が発生した場合のみならず、通常のモータ制御でも生じうる。例えば、モータ３００の初期始動時においては、突入電流に起因する比較的大きなサージ電流が生じることがある。このような、スイッチング素子１０の通常制御時に生じうるサージ電流に対してクランプ回路３０が有効になり、クランプ回路３０を介して第１スイッチング素子Ｔｒ１のゲート端子Ｇ１に流れ込んでしまうと、第１スイッチング素子Ｔｒ１のオフタイミングが意図しないものとなり、モータ３００の制御が意図しないものとなる虞がある。
【００５３】
よって、本実施形態におけるバイパス制御部５０は、負荷の駆動状態に応じてバイパス回路４０の有効無効を切り替えるようにバイパス用スイッチ４２を制御する。例えば、バイパス制御部５０は、スイッチング素子１０が正常または異常を検出可能とされ、スイッチング素子１０が正常に動作している場合には、バイパス用スイッチ４２を閉成することにより、バイパス回路４０を有効にし、それによりクランプ回路３０を無効にする。
【００５４】
具体的には、スイッチング素子１０の異常が検出されない状況下において、例えばモータ３００の始動時から所定の時間が経過するまでは、バイパス用スイッチ４２をオンに設定し、その後はオフに設定する。
【００５５】
バイパス用スイッチ４２がオンである間は、サージに起因して基準電位ＧＮＤ側からクランプ回路３０に流れ込む電流がバイパス回路４０によって第１スイッチング素子Ｔｒ１のソース端子Ｓ１側に逃され、ゲート端子Ｇ１に流れ込まないようにできる。これにより、第１スイッチング素子Ｔｒ１の意図しないソフトオフを抑制することができる。
【００５６】
（第５実施形態）
第１実施形態において説明したように、クランプ回路３０における第２端子Ｃ２に印加される電圧は、スイッチング素子１０およびクランプ回路３０まわりの寄生インダクタンスに依存する。換言すれば、第２端子Ｃ２の接続先を調整することで、サージ発生時に第２端子Ｃ２に印加される電圧を制御することができる。
【００５７】
本実施形態における半導体装置１４０は、接地ライン上において第２端子Ｃ２の接続先を任意に選択可能にした例である。図８に示すように、第１スイッチング素子Ｔｒ１、第２スイッチング素子Ｔｒ２およびクランプ回路３０は第１モジュール６１としてパッケージングされている。また、制御部２０も第２モジュール６２としてパッケージングされている。一方、基準電位ＧＮＤとされた接地ラインは第１モジュール６１および第２モジュール６２の外部に位置している。具体的には、接地ラインは例えばバスバーである。バスバーは、第２スイッチング素子Ｔｒ２のソース端子Ｓ２から遠い側から、点ａ、点ｂ、点ｃの３点の接続点を有している。そして、クランプ回路３０の第２端子Ｃ２から延び、第１モジュール６１の外部に突出した配線Ｒが、点ａ、点ｂ、点ｃのいずれかの接続点に接続可能になっている。設計者は、用途に応じて、第２端子Ｃ２の接続先を点ａ、点ｂ、点ｃのいずれかから選択することができる。
【００５８】
点ａと点ｂとの間に生じる寄生インダクタンスをＬ５とし、点ｂと点ｃとの間に生じる寄生インダクタンスをＬ６とする。第２端子Ｃ２の接続先が点ａであれば、Ｐ１−Ｐ２間に上下貫通電流が流れるとき、接地ラインにおける電位（第２端子Ｃ２の電位）は、第１スイッチング素子Ｔｒ１のソース端子Ｓ１に対して、（Ｌ２＋Ｌ３＋Ｌ５＋Ｌ６）・ｄｊ／ｄｔだけ高くなる。第２端子Ｃ２の接続先が点ｂであれば、（Ｌ２＋Ｌ３＋Ｌ６）・ｄｊ／ｄｔだけ高くなる。第２端子Ｃ２の接続先が点ｃであれば、（Ｌ２＋Ｌ３）・ｄｊ／ｄｔだけ高くなる。このように、サージ発生時において、クランプ回路３０の第２端子Ｃ２に印加される電圧を制御することができる。
【００５９】
（第６実施形態）
第５実施形態では、クランプ回路３０における第２端子Ｃ２の接続先の変更をハードウェアで制御する例について説明したが、図９に示すように、本実施形態における半導体装置１５０は、接続点を切り替えるための接続点切り替えスイッチ７０を備え、ソフトウェア的に切り替えるようになっている。
【００６０】
接続点切り替えスイッチ７０は、第２端子Ｃ２に接続されるとともに、第２端子Ｃ２の接続先を、点ａ、点ｂ、点ｃにそれぞれ接続された配線のいずれか１つに接続可能になっている。接続点切り替えスイッチ７０のスイッチングは、制御部２０あるいは図示しない制御機構により制御される。
【００６１】
このように、ソフトウェア的に第２端子Ｃ２の接続先を選択できるので、例えば半導体装置１５０を車両等に組み付けた後でも、容易に接続先の変更を行うことができる。
【００６２】
（第７実施形態）
図１０に示すように、本実施形態における半導体装置１６０は、第１スイッチング素子Ｔｒ１のゲート端子Ｇ１と、クランプ回路３０の第１端子Ｃ１との間に、第１抵抗Ｒ１を備えている。
【００６３】
上記したように、クランプ回路３０が有効とされた場合のサージ電圧は、第１スイッチング素子Ｔｒ１の閾値電圧Ｖｔｈとクランプ回路３０のクランプ電圧の和の電圧値にクランプされるが、本実施形態のように、第１抵抗Ｒ１を備えることにより、さらに第１抵抗Ｒ１の電圧降下に係る電圧をクランプ後のサージ電圧に反映させることができる。すなわち、第１抵抗Ｒ１を適宜設定することによって、サージ電圧のクランプの程度を調整することができる。
【００６４】
さらに、本実施形態における半導体装置１６０は、第１スイッチング素子Ｔｒ１のゲート端子Ｇ１と、第１スイッチング素子Ｔｒ１の低電位側の出力端子であるソース端子Ｓ１との間において、第１抵抗Ｒ１と直列に接続された第２抵抗Ｒ２を備えている。そして、第１抵抗Ｒ１と第２抵抗Ｒ２との中間点にクランプ回路３０の第１端子Ｃ１が接続されている。なお、図１０に示す例では、ゲート端子Ｇ１とソース端子Ｓ１との間において、第１抵抗Ｒ１と第２抵抗Ｒ２の間に制御部２０を介しているが、第１抵抗Ｒ１と第２抵抗Ｒ２とは、制御部２０の内部において電気的に接続されている。
【００６５】
ところで、クランプ回路３０が有効とされた場合のサージ電圧は、第１スイッチング素子Ｔｒ１の閾値電圧Ｖｔｈとクランプ回路３０のクランプ電圧の和の電圧値にクランプされるが、スイッチング素子の閾値電圧は素子の製造ばらつき等に起因して、比較的変動しやすい。このため、クランプ後の電圧もその影響を受けて変動してしまう場合がある。
【００６６】
これに対して、本実施形態の半導体装置１６０は、第１抵抗Ｒ１と第２抵抗Ｒ２との中間点にクランプ回路３０の第１端子Ｃ１が接続されているので、クランプ後のサージ電圧のうち、閾値電圧Ｖｔｈに係るファクタは、抵抗分圧であるＲ２／（Ｒ１＋Ｒ２）倍される。すなわち、第１抵抗Ｒ１および第２抵抗Ｒ２を設けない場合に較べて、閾値電圧Ｖｔｈの影響を小さくすることができる。よって、閾値電圧Ｖｔｈのばらつきの影響も小さくすることができる。
【００６７】
なお、第２抵抗Ｒ２は必須の構成要素ではなく、第１抵抗Ｒ１のみを有する構成でも、第１抵抗Ｒ１を適宜設定することによって、サージ電圧のクランプの程度を調整することができる。しかしながら、第２抵抗Ｒ２を設けることによって、さらにスイッチング素子１０の閾値電圧Ｖｔｈのばらつきの影響を抑制することができる。
【００６８】
第１抵抗Ｒ１および第２抵抗Ｒ２は、新規の部品として設けることもできるが、例えば制御部２０に含まれる既存の抵抗器で兼用することもできる。図１１に示すように、制御部２０は、第１または第２スイッチング素子Ｔｒ１，Ｔｒ２の制御のため、ゲート端子Ｇ１（Ｇ２）にゲート電圧を印加するものである。制御部２０は、電源ＶＤＤとソース端子Ｓ１（Ｓ２）との間にスイッチング素子Ｑ１，Ｑ２が直列接続された構成とされ、Ｑ１がオンされＱ２がオフされる状況でゲート端子Ｇ１（Ｇ２）に充電される。一方、Ｑ２がオンされＱ１がオフされる状況でゲート端子Ｇ１（Ｇ２）が放電される。制御部２０は、充電時の充電速度を調整するための抵抗Ｒ１と、放電時の放電速度を調整するための抵抗Ｒ２を有している。これらの充放電の速度を調整する抵抗Ｒ１，Ｒ２を、それぞれ上記した第１抵抗Ｒ１および第２抵抗Ｒ２と見なすことができる。
【００６９】
図１１に示す例では、スイッチング素子Ｑ２がオンされた状況下において、スイッチング素子Ｔｒ１（Ｔｒ２）のゲート端子Ｇ１（Ｇ２）と、スイッチング素子Ｔｒ１（Ｔｒ２）の低電位側の出力端子であるソース端子Ｓ１（Ｓ２）との間において、第１抵抗Ｒ１と第２抵抗Ｒ２とが直列接続された構成となっている。そして、クランプ回路３０の第１端子Ｃ１は、第１抵抗Ｒ１と第２抵抗Ｒ２との中間点に接続されている。なお、図１１では、スイッチング素子Ｑ２を挟んだ２点でクランプ回路３０と接続されているが、この２点はスイッチング素子Ｑ２がオンされた状況下において等価であり、いずれか１点での接続でもスイッチング素子１０の閾値電圧Ｖｔｈのばらつきの影響を抑制する効果を奏する。
【００７０】
また、図１２に示すように、制御部２０に属するスイッチング素子Ｑ２とゲート電極Ｇ１（Ｇ２）の間に、第１抵抗Ｒ１と第２抵抗Ｒ２とが共に直列接続されるような構成であっても良いし、図１３に示すように、制御部２０に属するスイッチング素子Ｑ２とソース電極Ｓ１（Ｓ２）の間に、第１抵抗Ｒ１と第２抵抗Ｒ２とが共に直列接続されるような構成であっても良い。
【００７１】
また、第５実施形態で説明したように、スイッチング素子１０や制御部２０がパッケージングされモジュール化される形態であるとき、第１抵抗Ｒ１および第２抵抗Ｒ２がどのモジュールにパッケージングされるかは限定されない。例えば、図８に示す第１モジュール６１に第１抵抗Ｒ１と第２抵抗Ｒ２とが共に属しても良いし、第２モジュール６２に第１抵抗Ｒ１と第２抵抗Ｒ２とが共に属しても良い。また、それぞれの抵抗Ｒ１，Ｒ２が別のモジュールに属しても良い。また、クランプ回路３０の第１端子Ｃ１が結線される先も、いずれかのモジュール内であるかは限定されない。
【００７２】
さらにいえば、第１抵抗Ｒ１および第２抵抗Ｒ２に関して、抵抗素子として別に形成することなく、スイッチング素子１０のオン抵抗と配線抵抗とをそれぞれ第１抵抗Ｒ１、第２抵抗Ｒ２とみなしても良い。
【００７３】
（その他の実施形態）
以上、好ましい実施形態について説明したが、上記した実施形態になんら制限されることなく、この明細書に開示する主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００７４】
上記した各実施形態では、クランプ回路３０の具体的な回路構成について複数の例を示したが、これらの例のみに限定されることなく、クランプ回路３０は、第１端子Ｃ１から第２端子Ｃ２へは電流を流さず、且つ、第１端子Ｃ１よりも第２端子Ｃ２の電位が高い所定の条件下で、Ｃ２−Ｃ１間の電位差を一定に保持しつつ第２端子Ｃ２から第１端子Ｃ１に向かう電流を流す回路であれば良い。
【００７５】
とくに、第２実施形態において、クランプ回路３０にＮチャネルＭＯＳＦＥＴ３３を採用する例を例示したが、図１４に示すように、ＰチャネルＭＯＳＦＥＴ３６を用いても良い。このクランプ回路３０は、クランプ用ダイオード３１と、クランプ用ＰチャネルＭＯＳＦＥＴ３６とを有している。クランプ用ダイオード３１は、第２実施形態と同様に電流が第１端子Ｃ１から第２端子Ｃ２へ流れないように整流するために挿入されており、カソード端子が第１端子Ｃ１側に接続されるとともに、アノード端子が第２端子Ｃ２側に接続されている。
【００７６】
クランプ用ＰチャネルＭＯＳＦＥＴ３６は、ドレイン端子が第１端子Ｃ１側、すなわちクランプ用ダイオード３１のアノード端子に接続され、ソース端子が第２端子Ｃ２側に接続されている。クランプ用ＰチャネルＭＯＳＦＥＴ３６は、ゲート端子とドレイン端子とが直接的に接続されている。
【００７７】
ＭＯＳＦＥＴにＰチャネルのものを用いる形態でも、ダイオードを利用してクランプ電圧の調整が可能である。すなわち、図１５に示すように、クランプ用ＰチャネルＭＯＳＦＥＴ３６のゲート−ドレイン間に、ゲート端子側がアノード端子となるようにダイオード３７，３８を挿入することで、クランプ用ＰチャネルＭＯＳＦＥＴ３６のゲート−ドレイン間にダイオードの順方向電圧Ｖｆに基づいた電位差をつけることができ、クランプ電圧を調整することができる。
【００７８】
上記した各実施形態では、バイパス回路４０の具体的な回路構成について例に示したが、これらの例のみに限定されることなく、バイパス回路４０は、第３端子Ｃ３から第４端子Ｃ４へは電流を流さず、且つ、所定の条件下で第４端子Ｃ４から第３端子Ｃ３に向かう電流を流す回路であれば良い。
【００７９】
また、第５実施形態および第６実施形態において、クランプ回路３０がスイッチング素子１０と同一の第１モジュール６１にパッケージングされる例について説明したが、クランプ回路３０は必ずしもスイッチング素子１０に付随するものではない。すなわち、クランプ回路３０は制御部２０とともに第２モジュール６２内に存在しても良い。また、第１モジュール６１や第２モジュール６２とは別に設けられていても良い。
【符号の説明】
【００８０】
１０…スイッチング素子，Ｔｒ１…第１スイッチング素子，Ｔｒ２…第２スイッチング素子，２０…制御部，３０…クランプ回路，２００…インバータ回路，３００…モータ
【図１】
2019047698.tif 000003
【図２】
2019047698.tif 000004
【図３】
2019047698.tif 000005
【図４】
2019047698.tif 000006
【図５】
2019047698.tif 000007
【図６】
2019047698.tif 000008
【図７】
2019047698.tif 000009
【図８】
2019047698.tif 000010
【図９】
2019047698.tif 000011
【図１０】
2019047698.tif 000012
【図１１】
2019047698.tif 000013
【図１２】
2019047698.tif 000014
【図１３】
2019047698.tif 000015
【図１４】
2019047698.tif 000016
【図１５】
2019047698.tif 000017