(57)【要約】【課題】調光機能を有しながら、光の利用効率の低下、消費電力及び発熱量の増大、サイズ及びコストの増大、及び画像品質の低下が生じにくくする。【解決手段】ディジタル／アナログ変換器２１は、制御信号ＤＣ［１：０］の信号値に応じて可変な電流値を有する電流Ｉｄｉｍを生成する。ディジタル／アナログ変換器２２は、制御信号ＳＣ［９：０］の信号値に応じて可変な電流値を有するように電流Ｉｄｉｍを制限することにより電流Ｉｓｃを生成する。ディジタル／アナログ変換器２３は、制御信号ＣＣ［７：０］の信号値に応じて可変な電流値を有するように電流Ｉｓｃを制限することにより電流Ｉｃｏｌｏｒを生成する。制御信号ＤＣ［１：０］及びＳＣ［９：０］が変化する速度は、制御信号ＣＣ［７：０］が変化する速度よりも遅く設定される。【選択図】図２
2019047066.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザ素子に供給する電流を制御する半導体レーザ駆動装置において、
第１の制御信号に応じて可変な電流値を有する第１の電流を生成する第１の電流生成回路と、
第２の制御信号に応じて可変な電流値を有するように前記第１の電流を制限することにより第２の電流を生成する第２の電流生成回路と、
第３の制御信号に応じて可変な電流値を有するように前記第２の電流を制限することにより第３の電流を生成し、前記第３の電流を前記半導体レーザ素子に供給する第３の電流生成回路とを備え、
前記第１及び第２の制御信号が変化する速度は、前記第３の制御信号が変化する速度よりも遅く設定される、
半導体レーザ駆動装置。
【請求項２】
前記第１の制御信号が変化する速度は、前記第２の制御信号が変化する速度よりも遅く設定される、
請求項１記載の半導体レーザ駆動装置。
【請求項３】
前記第１の電流生成回路は、入力される電源電流を制限することにより、前記第１の制御信号を、前記第１の制御信号の信号値に対応する電流値を有する前記第１の電流に変換するディジタル／アナログ変換器であり、
前記第２の電流生成回路は、前記第１の電流を制限することにより、前記第２の制御信号を、前記第２の制御信号の信号値に対応する電流値を有する前記第２の電流に変換するディジタル／アナログ変換器であり、
前記第３の電流生成回路は、前記第２の電流を制限することにより、前記第３の制御信号を、前記第３の制御信号の信号値に対応する電流値を有する前記第３の電流に変換するディジタル／アナログ変換器である、
請求項１又は２記載の半導体レーザ駆動装置。
【請求項４】
前記第１の電流生成回路は、前記第１の制御信号を、前記第１の制御信号の電圧値に対応する電流値を有する前記第１の電流に変換する電圧／電流変換器であり、
前記第２の電流生成回路は、前記第１の電流を制限することにより、前記第２の制御信号を、前記第２の制御信号の信号値に対応する電流値を有する前記第２の電流に変換するディジタル／アナログ変換器であり、
前記第３の電流生成回路は、前記第２の電流を制限することにより、前記第３の制御信号を、前記第３の制御信号の信号値に対応する電流値を有する前記第３の電流に変換するディジタル／アナログ変換器である、
請求項１又は２記載の半導体レーザ駆動装置。
【請求項５】
前記第１の制御信号は、前記半導体レーザ素子の調光比を示し、
前記第２の制御信号は、前記半導体レーザ素子に流れる電流の上限値を示し、
前記第３の制御信号は、スキャンされた画像の画素値を示す、
請求項３又は４記載の半導体レーザ駆動装置。
【請求項６】
前記第１の制御信号は、前記半導体レーザ素子に流れる電流の上限値を示し、
前記第２の制御信号は、前記半導体レーザ素子の調光比を示し、
前記第３の制御信号は、スキャンされた画像の画素値を示す、
請求項３記載の半導体レーザ駆動装置。
【請求項７】
前記第２及び第３の電流生成回路は、互いに一体化され、前記第２及び第３の制御信号に応じて可変な電流値を有するように前記第１の電流を制限することにより第３の電流を生成し、前記第３の電流を前記半導体レーザ素子に供給する、
請求項６記載の半導体レーザ駆動装置。
【請求項８】
前記半導体レーザ駆動装置は、前記第１の制御信号のビット数に等しいビット数を有する第４の制御信号と、前記第２の制御信号のビット数より大きいビット数を有する第５の制御信号とを受けて、前記第１及び第２の制御信号を演算して出力する演算回路をさらに備え、
前記演算回路は、
前記第５の制御信号の上位ビット及び下位ビットと、前記第４の制御信号とに基づいて、前記第１の制御信号を演算し、
前記第５の制御信号の上位ビットに基づいて前記第２の制御信号を演算し、
前記第３の制御信号は、スキャンされた画像の画素値を示し、
前記第４の制御信号は、前記半導体レーザ素子に流れる電流の上限値を示し、
前記第５の制御信号は、前記半導体レーザ素子の調光比を示す、
請求項３記載の半導体レーザ駆動装置。
【請求項９】
前記半導体レーザ素子が発振し始めるしきい値電流を前記半導体レーザ素子に供給する電流源をさらに備える、
請求項１〜８のうちの１つに記載の半導体レーザ駆動装置。
【請求項１０】
半導体レーザ素子と、
請求項１〜９のうちの１つに記載の半導体レーザ駆動装置とを備える、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ駆動装置及び電子機器に関する。
【背景技術】
【０００２】
半導体レーザ素子と、半導体レーザ素子に供給する電流を制御する半導体レーザ駆動装置とを備える電子機器が知られている。電子機器は、例えば、レーザプリンタ及びプロジェクタなど、半導体レーザ素子を駆動し、半導体レーザ素子によって発生されたビームを１次元的又は２次元的に走査する画像形成装置を含む（例えば、特許文献１を参照）。最近では、半導体レーザ素子を駆動する小型の可搬型のプロジェクタ（ピコプロジェクタともいう）が販売されている。
【０００３】
可搬型のプロジェクタを使用する場合、プロジェクタを設置する場所に応じて周囲の明るさが大幅に変化する。従って、可搬型のプロジェクタは、背景に対して投影画像が見やすくなるように投影画像の輝度を制御する調光機能（すなわち減光機能）を必要とする。特に、プロジェクタが乗用車などの乗物のヘッドアップディスプレイとして使用される場合、晴天又は雨天、昼又は夜、トンネルの内又は外などに応じて背景の輝度が大きく変化するので、調光機能のニーズが高い。従来、調光のために、ＮＤ（neutral density）フィルタなどの光学部品を用いて光の強度を減衰させたり、画像データ自体を間引いて光の強度を減衰させたりすることが知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光学部品を用いた調光では、半導体レーザ素子によって発生された光の強度をフィルタを介して所望の値に強制的に減衰させる。その結果、電力が熱に変換されるので、光の利用効率が悪く、かつ、消費電力及び発熱量が増大する懸念があった。さらに、光学部品を用いた調光では、光学部品を機械的に移動するための空間が必要である。従って、プロジェクタの小型化が困難であり、かつ、部品のコストが増大するという課題がある。
【０００５】
一方、画像データ自体を間引く調光では、上記の課題は解決されるが、画像データを間引くことにより画像にモアレなどの劣化が現れ、画像品質を低下させるという課題がある。
【０００６】
本発明の目的は、調光機能を有しながら、光の利用効率の低下、消費電力及び発熱量の増大、サイズ及びコストの増大、及び画像品質の低下が生じにくい半導体レーザ駆動装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る半導体レーザ駆動装置によれば、
半導体レーザ素子に供給する電流を制御する半導体レーザ駆動装置において、
第１の制御信号に応じて可変な電流値を有する第１の電流を生成する第１の電流生成回路と、
第２の制御信号に応じて可変な電流値を有するように前記第１の電流を制限することにより第２の電流を生成する第２の電流生成回路と、
第３の制御信号に応じて可変な電流値を有するように前記第２の電流を制限することにより第３の電流を生成し、前記第３の電流を前記半導体レーザ素子に供給する第３の電流生成回路とを備え、
前記第１及び第２の制御信号が変化する速度は、前記第３の制御信号が変化する速度よりも遅く設定される。
【発明の効果】
【０００８】
本発明の一態様に係る半導体レーザ駆動装置によれば、調光機能を有しながら、光の利用効率の低下、消費電力及び発熱量の増大、サイズ及びコストの増大、及び画像品質の低下が生じにくい半導体レーザ駆動装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体レーザ駆動装置２−１〜２−３を備えるプロジェクタの構成を示すブロック図である。
【図２】図１の半導体レーザ駆動装置２の構成を示す回路図である。
【図３】図１の半導体レーザ素子３に流れる電流に対する光量の特性を概略的に示すグラフである。
【図４】図２のディジタル／アナログ変換器２１の構成を示す回路図である。
【図５】図４のデコーダ３１の動作を示すテーブルである。
【図６】図２のディジタル／アナログ変換器２２の構成を示す回路図である。
【図７】図２のディジタル／アナログ変換器２３の構成を示す回路図である。
【図８】第２の実施形態に係る半導体レーザ駆動装置２Ａの構成を示す回路図である。
【図９】図８のディジタル／アナログ変換器２２Ａの構成を示す回路図である。
【図１０】図８のディジタル／アナログ変換器２１Ａの構成を示す回路図である。
【図１１】図１０のデコーダ３１Ａの動作を示すテーブルである。
【図１２】第３の実施形態に係る半導体レーザ駆動装置２Ｂの構成を示す回路図である。
【図１３】図１２の電圧／電流変換器２５の構成を示す回路図である。
【図１４】第４の実施形態に係る半導体レーザ駆動装置２Ｃの構成を示す回路図である。
【図１５】図１４のディジタル／アナログ変換器２６の構成を示す回路図である。
【図１６】第５の実施形態に係る半導体レーザ駆動装置２Ｄの構成を示す回路図である。
【図１７】図１６の演算回路２７の構成を示す回路図である。
【図１８】図１６の演算回路２７の動作を示すテーブルである。
【図１９】第１の比較例に係る半導体レーザ駆動装置２Ｅの構成を示す回路図である。
【図２０】第２の比較例に係る半導体レーザ駆動装置２Ｆの構成を示す回路図である。
【図２１】図２０のディジタル／アナログ変換器２３Ｆの構成を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の各実施形態の特徴について、図面を参照して詳細に説明する。
【００１１】
第１の実施形態．
図１は、第１の実施形態に係る半導体レーザ駆動装置２−１〜２−３を備えるプロジェクタの構成を示すブロック図である。図１のプロジェクタは、画像処理装置１、半導体レーザ駆動装置２−１〜２−３、半導体レーザ素子（ＬＤ）３−１〜３−３、ダイクロイックミラー４，５、ＭＥＭＳミラー装置６、及びスクリーン７を備える電子機器である。
【００１２】
画像処理装置１は、入力された画像データに基づいて半導体レーザ駆動装置２−１〜２−３及びＭＥＭＳミラー装置６のための制御信号を生成して出力する。半導体レーザ駆動装置２−１〜２−３は、画像処理装置１からの制御信号に応じて、半導体レーザ素子３−１〜３−３に供給する電流をそれぞれ制御する。半導体レーザ素子３−１〜３−３は、青色光（Ｂ）、緑色光（Ｇ）、及び赤色光（Ｒ）をそれぞれ発生する。半導体レーザ素子３−１によって発生した青色光は、ダイクロイックミラー４，５によって透過されてＭＥＭＳミラー装置６に送られる。半導体レーザ素子３−２によって発生した緑色光は、ダイクロイックミラー４によって反射され、次いで、ダイクロイックミラー５によって透過されてＭＥＭＳミラー装置６に送られる。半導体レーザ素子３−３によって発生した赤色光は、ダイクロイックミラー５によって反射されてＭＥＭＳミラー装置６に送られる。ＭＥＭＳミラー装置６は、画像処理装置１からの制御信号に応じて、半導体レーザ素子３−１〜３−３から送られた光を２次元的に走査してスクリーン７に投影する。これにより、入力された画像データに対応する画像をスクリーン７に表示する。
【００１３】
以下、半導体レーザ駆動装置２−１〜２−３を総称して、「半導体レーザ駆動装置２」と呼び、半導体レーザ素子３−１〜３−３を総称して「半導体レーザ素子３」と呼ぶ。
【００１４】
図２は、図１の半導体レーザ駆動装置２の構成を示す回路図である。半導体レーザ駆動装置２は、ディジタル／アナログ変換器（ＤＡＣ）２１〜２３及び電流源２４を備える。
【００１５】
半導体レーザ駆動装置２の詳細について説明する前に、半導体レーザ素子３の特性について説明する。
【００１６】
図３は、図１の半導体レーザ素子３に流れる電流に対する光量の特性を概略的に示すグラフである。図３に示すように、半導体レーザ素子３は、供給される電流Ｉがしきい値電流Ｉｔｈを超えるまでは発振せず、電流Ｉがしきい値電流Ｉｔｈを超えると発振し始める。半導体レーザ素子３は、発振しているとき（すなわち、電流Ｉ０＞Ｉｔｈよりも大きな電流Ｉが流れているとき）、電流Ｉのうちでしきい値電流Ｉｔｈを超えた分の大きさ（すなわち、電流Ｉｃｏｌｏｒ＝Ｉ−Ｉｔｈ）に比例する光量Ｐで発光する。従って、半導体レーザ素子３の光量Ｐは、次式で表される。
【００１７】
Ｐ＝η×Ｉｃｏｌｏｒ      （１）
【００１８】
ここで、ηは、電流Ｉ０よりも大きな電流Ｉが流れているときの電流Ｉに対する光量Ｐの特性の傾きを示す。
【００１９】
ゆえに、調光比（減光比）に合わせて電流Ｉｃｏｌｏｒの大きさを増減すると、それに応じて半導体レーザ素子３の光量Ｐも増減する。例えば、電流Ｉｃｏｌｏｒの大きさが１／２になれば、半導体レーザ素子３の光量Ｐも１／２になる。このように、調光機能が実現できる。
【００２０】
図３を参照すると、しきい値電流Ｉｔｈの値は、半導体レーザ素子３に電流Ｉ１＞Ｉ０が流れているときの光量Ｐ１と、半導体レーザ素子３に電流Ｉ２＞Ｉ０が流れているときの光量Ｐ２とを測定し、次式により計算される。
【００２１】
Ｉｔｈ＝（Ｉ１・Ｐ２−Ｉ２・Ｐ１）／（Ｐ２−Ｐ１）      （２）
【００２２】
図２を参照すると、ディジタル／アナログ変換器２１〜２３は、画像処理装置１からの制御信号ＤＣ［１：０］、ＳＣ［９：０］、及びＣＣ［７：０］に応じて可変な電流値を有する電流Ｉｃｏｌｏｒを生成して半導体レーザ素子３に供給する。また、電流源２４は、半導体レーザ素子３が発振し始めるしきい値電流Ｉｔｈを半導体レーザ素子３に供給する。従って、半導体レーザ素子３には、これらの電流の和の電流Ｉｏｐ＝Ｉｔｈ＋Ｉｃｏｌｏｒが流れる。
【００２３】
ディジタル／アナログ変換器２１は、第１の制御信号ＤＣ［１：０］の信号値に応じて可変な電流値を有する第１の電流Ｉｄｉｍを生成する第１の電流生成回路である。ディジタル／アナログ変換器２１は、入力される電源電流Ｉｒｅｆを制限することにより、制御信号ＤＣ［１：０］を、第１の制御信号ＤＣ［１：０］の信号値に対応する電流値を有する電流Ｉｄｉｍに変換する。制御信号ＤＣ［１：０］（「dimming code」ともいう）は、１０進数で０〜３の値を有し、半導体レーザ素子３の調光比（減光比）を設定する。制御信号ＤＣ［１：０］は、例えば、図１のプロジェクタの周囲における環境光の強さに応じて、背景に対して投影画像が見やすくなるように設定される。
【００２４】
ディジタル／アナログ変換器２２は、第２の制御信号ＳＣ［９：０］の信号値に応じて可変な電流値を有するように第１の電流Ｉｄｉｍを制限することにより第２の電流Ｉｓｃを生成する第２の電流生成回路である。ディジタル／アナログ変換器２２は、電流Ｉｄｉｍを制限することにより、制御信号ＳＣ［９：０］を、制御信号ＳＣ［９：０］の信号値に対応する電流値を有する電流Ｉｓｃに変換する。制御信号ＳＣ［９：０］（「scale code」ともいう）は、１０進数で０〜１０２３の値を有し、半導体レーザ素子３に流れる電流Ｉｃｏｌｏｒの上限値を示す。制御信号ＳＣ［９：０］は、例えば、半導体レーザ素子３の特性η（式（１）を参照）のバラツキと、図１のプロジェクタに必要な最大光量とに基づいて、ユーザ設定値として設定される。
【００２５】
ディジタル／アナログ変換器２３は、第３の制御信号ＣＣ［７：０］の信号値に応じて可変な電流値を有するように第２の電流Ｉｓｃを制限することにより第３の電流Ｉｃｏｌｏｒを生成する第３の電流生成回路である。ディジタル／アナログ変換器２３は、電流Ｉｓｃを制限することにより、制御信号ＣＣ［７：０］を、制御信号ＣＣ［７：０］の信号値に対応する電流値を有する電流Ｉｃｏｌｏｒに変換する。制御信号ＣＣ［７：０］（「color code」ともいう）は、１０進数で０〜２５５の値を有し、ＭＥＭＳミラー装置６の２次元的な走査によりスクリーン７に表示される画像の画素値を示す。第３の電流Ｉｃｏｌｏｒは半導体レーザ素子３に供給される。
【００２６】
図４は、図２のディジタル／アナログ変換器２１の構成を示す回路図である。ディジタル／アナログ変換器２１は、スイッチ素子ＭａＡ，Ｍａ０〜Ｍａ３，Ｎａ０〜Ｎａ２、及びデコーダ３１を備える。スイッチ素子ＭａＡ，Ｍａ０〜Ｍａ３は、多段のカレントミラー回路を形成し、強反転動作する。スイッチ素子Ｍａ０〜Ｍａ３のゲート幅の比は、１：１：２：４に設定される。スイッチ素子ＭａＡのソースは、ディジタル／アナログ変換器２１の入力端子に接続され、電源電流Ｉｒｅｆが入力される。図２では、図示の簡単化のために、電源電流Ｉｒｅｆの向きを図４とは逆向きに示す。スイッチ素子Ｍａ１〜Ｍａ３のソースはそれぞれ、スイッチ素子Ｎａ０〜Ｎａ２を介してディジタル／アナログ変換器２１の出力端子に接続され、電流Ｉｄｉｍを出力する。
【００２７】
図５は、図４のデコーダ３１の動作を示すテーブルである。デコーダ３１は、図５に示すように、制御信号ＤＣ［１：０］から３つのビット値ＤＣ０〜ＤＣ２を生成し、スイッチ素子Ｎａ０〜Ｎａ２のゲートにそれぞれ印加する。ビット値ＤＣ０〜ＤＣ２が「１」のとき対応するスイッチ素子Ｎａ０〜Ｎａ２はオンされ、ビット値ＤＣ０〜ＤＣ２が「０」のとき対応するスイッチ素子Ｎａ０〜Ｎａ２はオフされる。
【００２８】
図６は、図２のディジタル／アナログ変換器２２の構成を示す回路図である。ディジタル／アナログ変換器２２は、スイッチ素子ＭｂＡ，Ｍｂ０〜Ｍｂ９，Ｎｂ０〜Ｎｂ９を備える。スイッチ素子ＭｂＡ，Ｍｂ０〜Ｍｂ９は、多段のカレントミラー回路を形成し、強反転動作する。スイッチ素子Ｍｂ０〜Ｍｂ９のゲート幅の比は、１：２：４：８：１６：３２：６４：１２８：２５６：５１２に設定される。スイッチ素子ＭｂＡのドレインは、ディジタル／アナログ変換器２２の入力端子に接続され、電流Ｉｄｉｍが入力される。スイッチ素子Ｍｂ０〜Ｍｂ９のドレインはそれぞれ、スイッチ素子Ｎｂ０〜Ｎｂ９を介してディジタル／アナログ変換器２２の出力端子に接続され、電流Ｉｓｃを出力する。図２では、図示の簡単化のために、電流Ｉｓｃの向きを図６とは逆向きに示す。
【００２９】
図７は、図２のディジタル／アナログ変換器２３の構成を示す回路図である。ディジタル／アナログ変換器２３は、スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７，Ｎｃ０〜Ｎｃ７を備える。スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７は、多段のカレントミラー回路を形成し、強反転動作する。スイッチ素子Ｍｃ０〜Ｍｃ７のゲート幅の比は、１：２：４：８：１６：３２：６４：１２８に設定される。スイッチ素子ＭｃＡのソースは、ディジタル／アナログ変換器２３の入力端子に接続され、電流Ｉｓｃが入力される。図２では、図示の簡単化のために、電流Ｉｓｃの向きを図７とは逆向きに示す。スイッチ素子Ｍｃ０〜Ｍｃ７のソースはそれぞれ、スイッチ素子Ｎｃ０〜Ｎｃ７を介してディジタル／アナログ変換器２３の出力端子に接続され、電流Ｉｃｏｌｏｒを出力する。
【００３０】
このように、ディジタル／アナログ変換器２１〜２３は、電源電流Ｉｒｅｆの電流源（上流）の側にディジタル／アナログ変換器２１が位置し、半導体レーザ素子３（下流）の側にディジタル／アナログ変換器２３が位置するように、互いにカスケード接続される。このとき、制御信号ＤＣ［１：０］の変化に応じて電流Ｉｓｃが変化する速度は、カスケード接続で生じる遅延に起因して、制御信号ＳＣ［９：０］の変化に応じて電流Ｉｓｃが変化する速度よりも遅い。同様に、制御信号ＳＣ［９：０］の変化に応じて電流Ｉｃｏｌｏｒが変化する速度は、カスケード接続で生じる遅延に起因して、制御信号ＣＣ［７：０］の変化に応じて電流Ｉｃｏｌｏｒが変化する速度よりも遅い。従って、制御信号ＤＣ［１：０］の変化に応じて電流Ｉｃｏｌｏｒが変化する速度は、カスケード接続で生じる遅延に起因して、制御信号ＳＣ［９：０］及びＣＣ［７：０］の変化に応じて電流Ｉｃｏｌｏｒが変化する速度よりも遅い。
【００３１】
半導体レーザ素子３の調光比を示す制御信号ＤＣ［１：０］は、例えば、投影画像の見やすさを損なわないように、過度に速くはない速度で変化する。また、半導体レーザ素子３に流れる電流Ｉｃｏｌｏｒの上限値を示す制御信号ＳＣ［９：０］は、例えば、図１のプロジェクタの動作中にわたって、固定値であってもよく、ユーザ操作に応じて変化してもよい。これらの制御信号ＤＣ［１：０］及びＳＣ［９：０］に比べると、画像の画素値を示す制御信号ＣＣ［７：０］はより高速に変化する。従って、制御信号ＤＣ［１：０］、ＳＣ［９：０］、及びＣＣ［７：０］のそれぞれに対して、良好な応答性で電流Ｉｃｏｌｏｒを生成することが求められる。
【００３２】
このため、カスケード接続で生じる遅延を考慮して、上流のディジタル／アナログ変換器に入力される制御信号が変化する速度は、下流のディジタル／アナログ変換器に入力される制御信号が変化する速度よりも遅く設定される。すなわち、制御信号ＤＣ［１：０］及びＳＣ［９：０］が変化する速度は、制御信号ＣＣ［７：０］が変化する速度よりも遅く設定される。ここで、制御信号ＤＣ［１：０］が変化する速度は、制御信号ＳＣ［９：０］が変化する速度よりも遅く設定されてもよい。例えば、制御信号ＤＣ［１：０］は数ＭＨｚの速度で変化するように設定され、制御信号ＳＣ［９：０］は数十ＭＨｚの速度で変化するように設定され、制御信号ＣＣ［７：０］は数百ＭＨｚの速度で変化するように設定される。これらの速度により、制御信号ＤＣ［１：０］、ＳＣ［９：０］、及びＣＣ［７：０］のそれぞれに対する電流Ｉｃｏｌｏｒの応答性が決まる。
【００３３】
次に、図１９〜図２１を参照して、比較例に係る半導体レーザ駆動装置の動作について説明する。
【００３４】
図１９は、第１の比較例に係る半導体レーザ駆動装置２Ｅの構成を示す回路図である。図１９の半導体レーザ駆動装置２Ｅは、図２の半導体レーザ駆動装置２からディジタル／アナログ変換器２１を除去した構成を有する。カスケード接続された２つのディジタル／アナログ変換器を備える半導体レーザ駆動装置は、例えば特許文献１に開示されている。
【００３５】
図１９の半導体レーザ駆動装置２Ｅでは、電流Ｉｃｏｌｏｒは次式で表される。
【００３６】
Ｉｓｃ＝β１×Ｉｒｅｆ×（ＳＣ［９：０］）／１０２４）      （３）
Ｉｃｏｌｏｒ＝α１×Ｉｓｃ×（ＣＣ［７：０］／２５６）      （４）
【００３７】
ここで、α１及びβ１は所定の定数である。また、前述のように、制御信号ＳＣ［９：０］は１０進数で０〜１０２３の値を有し、制御信号ＣＣ［７：０］は１０進数で０〜２５５の値を有する。
【００３８】
式（３）及び式（４）によれば、電流Ｉｃｏｌｏｒは制御信号ＳＣ［９：０］及びＣＣ［７：０］の値に比例し、それらの値を変化させることで電流Ｉｃｏｌｏｒの電流値を増減できる。
【００３９】
図１９の半導体レーザ駆動装置２Ｅに調光機能を付加する場合、制御信号ＳＣ［９：０］及びＣＣ［７：０］のビットの一部を調光のために使用することが考えられる。制御信号ＳＣ［９：０］のビットの一部を調光のために使用する場合には、以下の課題がある。制御信号ＳＣ［９：０］の値は、使用する半導体レーザ素子３の光量の範囲に合わせて設定され、例えば、低光量の半導体レーザ素子３を用いる場合には低い値に設定される。例えば、制御信号ＳＣ［９：０］の値が１０進数で「１００」に設定される場合、制御信号ＳＣ［９：０］を用いて調光可能な範囲は０〜１００になるので、調光の分解能は実効的に、ディジタル／アナログ変換器２２により本来使用可能な１０ビットから、６〜７ビットに低下する。一方、制御信号ＣＣ［７：０］のビットの一部を調光のために使用する場合、画像の画素値を表すために使用可能なデータ量が減少するので、画素値の階調範囲が狭くなり、画像品質が低下する。
【００４０】
図２０は、第２の比較例に係る半導体レーザ駆動装置２Ｆの構成を示す回路図である。図２０の半導体レーザ駆動装置２Ｆは、ディジタル／アナログ変換器２３Ｆ及び電流源２４を備える。ディジタル／アナログ変換器２３Ｆには、図２のディジタル／アナログ変換器２３の制御信号ＣＣ［７：０］よりも大きなビット数を有する制御信号ＣＣ［１７：０］が入力される。ディジタル／アナログ変換器２３Ｆは、制御信号ＣＣ［１７：０］の信号値に対応する可変な電流値を有するように電源電流Ｉｒｅｆを制限することにより電流Ｉｃｏｌｏｒを生成する。
【００４１】
図２１は、図２０のディジタル／アナログ変換器２３Ｆの構成を示す回路図である。ディジタル／アナログ変換器２３Ｆは、スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ１７，Ｎｃ０〜Ｎｃ１７を備える。スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ１７は、多段のカレントミラー回路を形成し、強反転動作する。スイッチ素子Ｍｃ０〜Ｍｃ１７のゲート幅の比は、１：２：４：８：１６：３２：６４：１２８：２５６：５１２：…：１３１０７２に設定される。スイッチ素子ＭｃＡのソースは、ディジタル／アナログ変換器２３の入力端子に接続され、電流Ｉｒｅｆが入力される。図２０では、図示の簡単化のために、電源電流Ｉｒｅｆの向きを図２１とは逆向きに示す。スイッチ素子Ｍｃ０〜Ｍｃ１７のソースはそれぞれ、スイッチ素子Ｎｃ０〜Ｎｃ１７を介してディジタル／アナログ変換器２３の出力端子に接続され、電流Ｉｃｏｌｏｒを出力する。
【００４２】
図２０の半導体レーザ駆動装置２Ｆでは、電流Ｉｃｏｌｏｒは次式で表される。
【００４３】
Ｉｃｏｌｏｒ＝γ１×Ｉｒｅｆ×（ＣＣ［１７：０］／２６２１４４）      （５）
【００４４】
ここで、γ１は所定の定数である。制御信号ＣＣ［１７：０］は１０進数で０〜２６２１４３の値を有する。
【００４５】
図２０の半導体レーザ駆動装置２Ｆでは、スイッチ素子Ｍｃ０及びＭｃ１７のゲート幅の比が１：１３１０７２になり、従って、スイッチ素子Ｍｃ０のゲート幅は非常に小さく、加工精度の限界により、そのバラツキは非常に大きい。制御信号ＣＣ［１７：０］の下位ビットに対応するスイッチ素子Ｍｃ１、Ｍｃ２、…も同様に、ゲート幅は非常に小さく、そのバラツキは非常に大きい。従って、制御信号ＣＣ［１７：０］の下位ビットに対応する電流値を高精度で生成することは困難である。また、制御信号ＣＣ［１７：０］は、図２のディジタル／アナログ変換器２３の制御信号ＣＣ［７：０］と同様に、画像の画素値を示す。制御信号ＣＣ［１７：０］の下位ビットに対応する電流値の精度が低いと、低光量における画素値の階調精度が低下し、画像品質が低下する。このため、画素値の階調範囲を狭めることなく調光機能を提供するために、単純に制御信号のビット数を増やすことは有効ではない。
【００４６】
また、図１９の半導体レーザ駆動装置２Ｅにおいて、調光の分解能を向上させるために制御信号ＳＣ［９：０］のビット数をさらに増やす場合もまた、図２０の半導体レーザ駆動装置２Ｆと同様に、下位ビットに対応する電流値の精度が低くなる。従って、半導体レーザ素子３に流れる電流Ｉｃｏｌｏｒの上限値を低く設定しているときの調光の有効分解能を向上させることは困難である。
【００４７】
また、画像の画素値を示す制御信号に対する電流Ｉｃｏｌｏｒの応答性は、画像を表示するために高速（例えば数百ＭＨｚ）である必要がある。調光機能を提供するために、画像の画素値を示す制御信号のビット数を増やすと、この制御信号に応じて動作するディジタル／アナログ変換器の本来の高速性が損なわれてしまう。
【００４８】
図１９〜図２１を参照して説明したように、半導体レーザ駆動装置において、画素値の階調範囲を狭めたり、応答性を損なったりすることなく、十分に高い分解能及び精度を有する調光機能を提供することが求められる。また、前述のように、半導体レーザ駆動装置において、調光機能を有しながら、光の利用効率の低下、消費電力及び発熱量の増大、サイズ及びコストの増大、及び画像品質の低下を生じにくくすることが求められる。
【００４９】
次に、第１の実施形態に係る半導体レーザ駆動装置２の特徴について説明する。
【００５０】
図２の半導体レーザ駆動装置２は、調光のために専用のディジタル／アナログ変換器２１を備えたことを特徴とする。図２に示すように、互いに異なる機能を有する３つのディジタル／アナログ変換器２１〜２３をカスケード接続することにより、制御信号ＣＣ［７：０］に対する電流Ｉｃｏｌｏｒの応答性を損なうことなく、調光機能を実現することができる。
【００５１】
図２の半導体レーザ駆動装置２では、電流Ｉｃｏｌｏｒは次式で表される。
【００５２】
Ｉｄｉｍ＝γ２×Ｉｒｅｆ×（ＤＣ／８）      （６）
Ｉｓｃ＝β２×Ｉｄｉｍ×（ＳＣ［９：０］）／１０２４）      （７）
Ｉｃｏｌｏｒ＝α２×Ｉｓｃ×（ＣＣ［７：０］／２５６）      （８）
【００５３】
ここで、α２、β２、及びγ２は所定の定数である。変数ＤＣは、図４及び図５によれば、制御信号ＤＣ［１：０］の値に応じて、１、２、４、又は８の値を有する。また、前述のように、制御信号ＳＣ［９：０］は１０進数で０〜１０２３の値を有し、制御信号ＣＣ［７：０］は１０進数で０〜２５５の値を有する。
【００５４】
式（６）〜式（８）によれば、電流Ｉｃｏｌｏｒは変数ＤＣの値に比例し、その値を変化させることで電流Ｉｃｏｌｏｒの電流値を増減できる。
【００５５】
第１の実施形態では、調光機能はディジタル／アナログ変換器２１のみにより提供され、他のディジタル／アナログ変換器２２，２３は調光に関与しない。調光の分解能は、制御信号ＳＣ［０：９］の値に依存せず、制御信号ＤＣ［０：１］のビット数のみで決まるので、制御信号ＳＣ［０：９］が低い値に設定されていても、調光の分解能が低下することはない。
【００５６】
以上説明したように、第１の実施形態に係る半導体レーザ駆動装置２は、調光のために専用のディジタル／アナログ変換器２１を備え、調光機能を実現している。半導体レーザ駆動装置２は、調光のための低速で動作するディジタル／アナログ変換器２１と、電流の上限値を設定するための中速で動作するディジタル／アナログ変換器２２と、画像の画素値を示す高速で動作するディジタル／アナログ変換器２３とを備える。半導体レーザ駆動装置２は、これらのディジタル／アナログ変換器２１〜２３をカスケード接続している。半導体レーザ駆動装置２は、ディジタルコードである制御信号ＤＣ［１：０］、ＳＣ［９：０］、及びＣＣ［７：０］に応じて可変な電流値を有する電流Ｉｃｏｌｏｒを生成して半導体レーザ素子３に供給する。これにより、半導体レーザ駆動装置２は、調光比に応じて半導体レーザ素子３に供給する電流Ｉｃｏｌｏｒを増減させることで、半導体レーザ素子３によって発生される光量を増減させることができる。さらに、半導体レーザ駆動装置２は、図１９〜図２１の場合と比べて、調光比に対する光量をより線形に増減させ、また、より高分解能で、より広範囲にわたって、よりノイズに強く、光量を制御することができる。さらに、半導体レーザ駆動装置２は、調光のために光学部品を用いたり画像データ自体を間引いたりする必要がないので、低消費電力、小型、低コスト、高い画像品質の画像形成装置を提供することができる。このように、半導体レーザ駆動装置２は、半導体レーザ素子３から所望の光量が得られるように、半導体レーザ素子３に供給する電流を制御することができる。
【００５７】
以上説明したように、半導体レーザ駆動装置２は、画素値の階調範囲を狭めたり、応答性を損なったりすることなく、十分に高い分解能及び精度を有する調光機能を提供することができる。また、半導体レーザ駆動装置２は、調光機能を有しながら、光の利用効率の低下、消費電力及び発熱量の増大、サイズ及びコストの増大、及び画像品質の低下を生じにくくすることができる。
【００５８】
第２の実施形態．
前述のように、制御信号ＳＣ［９：０］は、半導体レーザ素子３に流れる電流Ｉｃｏｌｏｒの上限値を示す。半導体レーザ素子３の仕様によっては、制御信号ＳＣ［９：０］がユーザにより設定された固定値を有し、対応するディジタル／アナログ変換器に高速な応答性が不要であることがある。この場合、図２のディジタル／アナログ変換器２１及び２２を互いに交換してもよい。
【００５９】
図８は、第２の実施形態に係る半導体レーザ駆動装置２Ａの構成を示す回路図である。半導体レーザ駆動装置２Ａは、ディジタル／アナログ変換器２２Ａ、２１Ａ、及び２３と、電流源２４とを備える。
【００６０】
ディジタル／アナログ変換器２２Ａは、電源電流Ｉｒｅｆを受けて、第１の制御信号ＳＣ［９：０］の信号値に対応する可変な電流値を有するように電源電流Ｉｒｅｆを制限することにより第１の電流Ｉｓｃを生成する第１の電流生成回路である。制御信号ＳＣ［９：０］は、前述のように、半導体レーザ素子３に流れる電流Ｉｃｏｌｏｒの上限値を示す。
【００６１】
ディジタル／アナログ変換器２１Ａは、第２の制御信号ＤＣ［１：０］の信号値に対応する可変な電流値を有するように第１の電流Ｉｓｃを制限することにより第２の電流Ｉｄｉｍを生成する第２の電流生成回路である。制御信号ＤＣ［１：０］は、前述のように、半導体レーザ素子３の調光比を示す。
【００６２】
ディジタル／アナログ変換器２３は、第３の制御信号ＣＣ［７：０］の信号値に対応する可変な電流値を有するように第２の電流Ｉｄｉｍを制限することにより第３の電流Ｉｃｏｌｏｒを生成する第３の電流生成回路である。制御信号ＣＣ［７：０］は、前述のように、ＭＥＭＳミラー装置６の２次元的な走査によりスクリーン７に表示される画像の画素値を示す。第３の電流Ｉｃｏｌｏｒは半導体レーザ素子３に供給される。
【００６３】
図９は、図８のディジタル／アナログ変換器２２Ａの構成を示す回路図である。ディジタル／アナログ変換器２２Ａは、スイッチ素子ＭｂＡ，Ｍｂ０〜Ｍｂ９，Ｎｂ０〜Ｎｂ９を備える。スイッチ素子ＭｂＡ，Ｍｂ０〜Ｍｂ９は、多段のカレントミラー回路を形成し、強反転動作する。スイッチ素子Ｍｂ０〜Ｍｂ９のゲート幅の比は、１：２：４：８：１６：３２：６４：１２８：２５６：５１２に設定される。スイッチ素子ＭｂＡのソースは、ディジタル／アナログ変換器２２Ａの入力端子に接続され、電源電流Ｉｒｅｆが入力される。図８では、図示の簡単化のために、電源電流Ｉｒｅｆの向きを図９とは逆向きに示す。スイッチ素子Ｍｂ０〜Ｍｂ９のソースはそれぞれ、スイッチ素子Ｎｂ０〜Ｎｂ９を介してディジタル／アナログ変換器２２Ａの出力端子に接続され、電流Ｉｓｃを出力する。
【００６４】
図１０は、図８のディジタル／アナログ変換器２１Ａの構成を示す回路図である。ディジタル／アナログ変換器２１Ａは、スイッチ素子ＭａＡ，Ｍａ０〜Ｍａ３，Ｎａ０〜Ｎａ２、及びデコーダ３１Ａを備える。スイッチ素子ＭａＡ，Ｍａ０〜Ｍａ３は、多段のカレントミラー回路を形成し、強反転動作する。スイッチ素子Ｍａ０〜Ｍａ３のゲート幅の比は、１：１：２：４に設定される。スイッチ素子ＭａＡのドレインは、ディジタル／アナログ変換器２１Ａの入力端子に接続され、電流Ｉｓｃが入力される。スイッチ素子Ｍａ１〜Ｍａ３のドレインはそれぞれ、スイッチ素子Ｎａ０〜Ｎａ２を介してディジタル／アナログ変換器２１Ａの出力端子に接続され、電流Ｉｄｉｍを出力する。図８では、図示の簡単化のために、電流Ｉｄｉｍの向きを図１０とは逆向きに示す。
【００６５】
図１１は、図１０のデコーダ３１Ａの動作を示すテーブルである。デコーダ３１Ａは、図１１に示すように、制御信号ＤＣ［１：０］から３つのビット値ＤＣ０〜ＤＣ２を生成し、スイッチ素子Ｎａ０〜Ｎａ２のゲートにそれぞれ印加する。ビット値ＤＣ０〜ＤＣ２が「１」のとき対応するスイッチ素子Ｎａ０〜Ｎａ２はオフされ、ビット値ＤＣ０〜ＤＣ２が「０」のとき対応するスイッチ素子Ｎａ０〜Ｎａ２はオンされる。
【００６６】
図８のディジタル／アナログ変換器２３は、図２のディジタル／アナログ変換器２３と同様に構成される。ただし、図８のディジタル／アナログ変換器２３に入力端子には、図２の電流Ｉｓｃに代えて電流Ｉｄｉｍが入力される。
【００６７】
図８の半導体レーザ駆動装置２Ａにおいても、カスケード接続で生じる遅延を考慮して、上流のディジタル／アナログ変換器に入力される制御信号が変化する速度は、下流のディジタル／アナログ変換器に入力される制御信号が変化する速度よりも遅く設定される。すなわち、制御信号ＳＣ［９：０］及びＤＣ［１：０］が変化する速度は、制御信号ＣＣ［７：０］が変化する速度よりも遅く設定される。ここで、制御信号ＳＣ［９：０］が変化する速度は、制御信号ＤＣ［１：０］が変化する速度よりも遅く設定されてもよい。例えば、制御信号ＳＣ［９：０］は数ＭＨｚの速度で変化するように設定され、制御信号ＤＣ［１：０］は数十ＭＨｚの速度で変化するように設定され、制御信号ＣＣ［７：０］は数百ＭＨｚの速度で変化するように設定される。
【００６８】
図８の半導体レーザ駆動装置２Ａでは、電流Ｉｃｏｌｏｒは次式で表される。
【００６９】
Ｉｓｃ＝γ２×Ｉｒｅｆ×（ＳＣ［９：０］／１０２４）      （９）
Ｉｄｉｍ＝β２×Ｉｓｃ×（ＤＣ／８）      （１０）
Ｉｃｏｌｏｒ＝α２×Ｉｄｉｍ×（ＣＣ［７：０］／２５６）      （１１）
【００７０】
ここで、α２、β２、及びγ２は所定の定数である。変数ＤＣは、図１０及び図１１によれば、制御信号ＤＣ［１：０］の値に応じて、１、２、４、又は８の値を有する。また、前述のように、制御信号ＳＣ［９：０］は１０進数で０〜１０２３の値を有し、制御信号ＣＣ［７：０］は１０進数で０〜２５５の値を有する。
【００７１】
式（６）〜式（８）によれば、第２の実施形態に係る半導体レーザ駆動装置２Ａは、第１の実施形態に係る半導体レーザ駆動装置２と同様に動作し、同様の効果をもたらす。
【００７２】
第３の実施形態．
図２の半導体レーザ駆動装置２において、半導体レーザ素子３の調光比を示す制御信号に応じて可変な電流値を有する電流を生成する電流生成回路は、ディジタル／アナログ変換器に代えて、電圧／電流変換器であってもよい。
【００７３】
図１２は、第３の実施形態に係る半導体レーザ駆動装置２Ｂの構成を示す回路図である。半導体レーザ駆動装置２Ｂは、電圧／電流変換器（Ｖ／Ｉ）２５、ディジタル／アナログ変換器２２〜２３、及び電流源２４を備える。
【００７４】
図１３は、図１２の電圧／電流変換器２５の構成を示す回路図である。電圧／電流変換器２５は、演算増幅器３２、スイッチ素子Ｍ１，Ｍ２、及び抵抗Ｒ１を備える。電圧／電流変換器２５は、第１の制御信号Ｖ１を、その電圧値に対応する可変な電流値を有する第１の電流Ｉｄｉｍに変換して生成する第１の電流生成回路である。制御信号Ｖ１は、半導体レーザ素子３の調光比を示す。
【００７５】
図１２のディジタル／アナログ変換器２２〜２３は、図２のディジタル／アナログ変換器２２〜２３と同様に構成される。
【００７６】
図１２の半導体レーザ駆動装置２Ａにおいても、カスケード接続で生じる遅延を考慮して、上流のディジタル／アナログ変換器に入力される制御信号が変化する速度は、下流のディジタル／アナログ変換器に入力される制御信号が変化する速度よりも遅く設定される。すなわち、制御信号Ｖ１及びＳＣ［９：０］が変化する速度は、制御信号ＣＣ［７：０］が変化する速度よりも遅く設定される。ここで、制御信号Ｖ１が変化する速度は、制御信号ＳＣ［９：０］が変化する速度よりも遅く設定されてもよい。
【００７７】
図１２の半導体レーザ駆動装置２Ｂでは、電流Ｉｃｏｌｏｒは次式で表される。
【００７８】
Ｉｄｉｍ＝γ２’×（Ｖ１／Ｒ１）      （１２）
Ｉｓｃ＝β２×Ｉｄｉｍ×（ＳＣ［９：０］）／１０２４）      （１３）
Ｉｃｏｌｏｒ＝α２×Ｉｓｃ×（ＣＣ［７：０］／２５６）      （１４）
【００７９】
ここで、α２、β２、及びγ２’は所定の定数である。また、前述のように、制御信号ＳＣ［９：０］は１０進数で０〜１０２３の値を有し、制御信号ＣＣ［７：０］は１０進数で０〜２５５の値を有する。
【００８０】
式（１２）〜式（１４）によれば、電流Ｉｃｏｌｏｒは制御信号Ｖ１の電圧値に比例し、その値を変化させることで電流Ｉｃｏｌｏｒの電流値を増減できる。
【００８１】
第３の実施形態では、調光機能は電圧／電流変換器２５のみにより提供され、ディジタル／アナログ変換器２２〜２３は調光に関与しない。調光の分解能は、制御信号ＳＣ［０：９］の値に依存せず、制御信号Ｖ１の電圧値のみで決まるので、制御信号ＳＣ［０：９］が低い値に設定されていても、調光の分解能が低下することはない。
【００８２】
第３の実施形態に係る半導体レーザ駆動装置２Ｂは、図２のディジタル／アナログ変換器２１を電圧／電流変換器２５に置き換えただけなので、第１の実施形態に係る半導体レーザ駆動装置２と同様に動作し、同様の効果をもたらす。
【００８３】
第４の実施形態．
図２の半導体レーザ駆動装置２又は図８の半導体レーザ駆動装置２Ａにおいて、ディジタル／アナログ変換器２３の各スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７のゲート・ソース電圧Ｖｇｓは、以下の特性を有する。
【００８４】
Ｖｇｓ−Ｖｔｈ＝√（Ｉ／β）      （１５）
【００８５】
ここで、Ｖｔｈは各スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７のしきい値電圧であり、Ｉは各スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７に流れる電流であり、βは所定の定数である。
【００８６】
半導体レーザ駆動装置２又は２Ａにおいて、制御信号ＳＣ［９：０］の値を低く設定するとき、ディジタル／アナログ変換器２３に入力される電流が小さくなる。ディジタル／アナログ変換器２３に入力される電流が小さくなると、式（１５）の左辺が小さくなり、各スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７がサブスレショルド領域で動作するようになる。従って、各スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７が元の動作点に戻るまでのセトリング時間が長くなる。このとき、高速でオン・オフする制御信号ＣＣ［７：０］がディジタル／アナログ変換器２３に入力されると、容量結合に起因して、各スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７のゲート・ソース電圧Ｖｇｓにノイズが生じる。このように、制御信号ＳＣ［９：０］の値を低く設定するとき、ディジタル／アナログ変換器２３に入力される電流が小さくなり、従って、ディジタル／アナログ変換器２３のノイズ耐性が低下する。調光により半導体レーザ素子３の調光比を低く設定するときも同様に、ディジタル／アナログ変換器２３に入力される電流が小さくなり、従って、ディジタル／アナログ変換器２３のノイズ耐性が低下するという課題がある。第４の実施形態では、この課題を解決する。
【００８７】
図１４は、第４の実施形態に係る半導体レーザ駆動装置２Ｃの構成を示す回路図である。半導体レーザ駆動装置２Ｃは、ディジタル／アナログ変換器２２Ａ及び２６と、電流源２４とを備える。
【００８８】
図１４のディジタル／アナログ変換器２２Ａは、図８のディジタル／アナログ変換器２２Ａと同様に構成される。
【００８９】
ディジタル／アナログ変換器２６は、図８のディジタル／アナログ変換器２１Ａ及び２３を互いに一体化した構成を有する。ディジタル／アナログ変換器２６は、制御信号ＤＣ［１：０］及びＣＣ［７：０］に応じて可変な電流値を有するように電流Ｉｓｃを制限することにより電流Ｉｃｏｌｏｒを生成する電流生成回路である。
【００９０】
図１５は、図１４のディジタル／アナログ変換器２６の構成を示す回路図である。ディジタル／アナログ変換器２６は、スイッチ素子ＭｄＡ，Ｍｄ００〜Ｍｄ７３，Ｎａ００〜Ｎａ７２と、デコーダ３１とを備える。スイッチ素子ＭｄＡ，Ｍｄ００〜Ｍｄ７３は、多段のカレントミラー回路を形成し、強反転動作する。スイッチ素子Ｍｄ００〜Ｍｄ０３のゲート幅の比は、１：１：２：４に設定され、スイッチ素子Ｍｄ００〜Ｍｄ０３のゲート幅の和は、図８のディジタル／アナログ変換器２３のスイッチ素子Ｍｃ０のゲート幅に等しく設定される。スイッチ素子Ｍｄ１０〜Ｍｄ１３のゲート幅の比は、１：１：２：４に設定され、スイッチ素子Ｍｄ１０〜Ｍｄ１３のゲート幅の和は、図８のディジタル／アナログ変換器２３のスイッチ素子Ｍｃ１のゲート幅に等しく設定される。スイッチ素子Ｍｄ２０〜Ｍｄ２３のゲート幅の比は、１：１：２：４に設定され、スイッチ素子Ｍｄ２０〜Ｍｄ２３のゲート幅の和は、図８のディジタル／アナログ変換器２３のスイッチ素子Ｍｃ２のゲート幅に等しく設定される。以後同様に、スイッチ素子Ｍｄ７０〜Ｍｄ７３のゲート幅まで設定される。従って、スイッチ素子Ｍｄ００〜Ｍｄ０３のゲート幅の和、スイッチ素子Ｍｄ１０〜Ｍｄ１３のゲート幅の和、…、スイッチ素子Ｍｄ７０〜Ｍｄ７３のゲートの和の比は、１：２：４：８：１６：３２：６４：１２８に設定される。スイッチ素子ＭｄＡのソースは、ディジタル／アナログ変換器２６の入力端子に接続され、電流Ｉｓｃが入力される。図１４では、図示の簡単化のために、電流Ｉｓｃの向きを図１５とは逆向きに示す。スイッチ素子Ｍｄ０１〜Ｍｄ０３のソースはそれぞれ、スイッチ素子Ｎａ００〜Ｎａ０２及びＮｃ０を介してディジタル／アナログ変換器２６の出力端子に接続される。スイッチ素子Ｍｄ１１〜Ｍｄ１３のソースはそれぞれ、スイッチ素子Ｎａ１０〜Ｎａ１２及びＮｃ０を介してディジタル／アナログ変換器２６の出力端子に接続される。スイッチ素子Ｍｄ２１〜Ｍｄ２３のソースはそれぞれ、スイッチ素子Ｎａ２０〜Ｎａ２２及びＮｃ０を介してディジタル／アナログ変換器２６の出力端子に接続される。以後同様に、スイッチ素子Ｍｄ７１〜Ｍｄ７３まで、ディジタル／アナログ変換器２６の出力端子に接続される。ディジタル／アナログ変換器２６は、その出力端子から電流Ｉｃｏｌｏｒを生成する。
【００９１】
図１５のデコーダ３１は、図２のデコーダと同様に動作する（図５を参照）。
【００９２】
第２の実施形態と同様に、制御信号ＳＣ［９：０］及びＤＣ［１：０］が変化する速度は、制御信号ＣＣ［７：０］が変化する速度よりも遅く設定される。ここで、制御信号ＳＣ［９：０］が変化する速度は、制御信号ＤＣ［１：０］が変化する速度よりも遅く設定されてもよい。
【００９３】
図１４の半導体レーザ駆動装置２Ｃでは、電流Ｉｃｏｌｏｒは次式で表される。
【００９４】
Ｉｓｃ＝β３×Ｉｒｅｆ×（ＳＣ［９：０］）／１０２４）      （１６）
Ｉｃｏｌｏｒ
＝α３×Ｉｓｃ×（ＤＣ／８）×（ＣＣ［７：０］／２５６）      （１７）
【００９５】
ここで、α３とβ３は所定の定数である。変数ＤＣは、制御信号ＤＣ［１：０］の値に応じて、１、５、７、又は８の値を有する。また、前述のように、制御信号ＳＣ［９：０］は１０進数で０〜１０２３の値を有し、制御信号ＣＣ［７：０］は１０進数で０〜２５５の値を有する。
【００９６】
式（１６）〜式（１７）によれば、実施形態１〜３と同様に、電流Ｉｃｏｌｏｒは変数ＤＣの値に比例し、その値を変化させることで電流Ｉｃｏｌｏｒの電流値を増減できる。さらに、第４の実施形態によれば、調光により半導体レーザ素子３の調光比を低く設定しても、電流Ｉｓｃの電流値が低下しないので、ディジタル／アナログ変換器２６のスイッチ素子ＭｄＡ，Ｍｄ００〜Ｍｄ７３は強反転動作することができる。
【００９７】
半導体レーザ駆動装置２Ｃでは、ディジタル／アナログ変換器２６のスイッチ素子ＭｄＡ，Ｍｄ００〜Ｍｄ７３のゲート幅をレジスタにより可変に設定してもよい。
【００９８】
第４の実施形態に係る半導体レーザ駆動装置２Ｃによれば、従って、各スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７が元の動作点に戻るまでのセトリング時間が長くならない。高速でオン・オフする制御信号ＣＣ［７：０］がディジタル／アナログ変換器２３に入力されても、各スイッチ素子ＭｃＡ，Ｍｃ０〜Ｍｃ７のゲート・ソース電圧Ｖｇｓは、容量結合に起因するノイズの影響を受けにくい。
【００９９】
第５の実施形態．
第４の実施形態では、ディジタル／アナログ変換器２６のスイッチ素子Ｍｄ００〜Ｍｄ７３のゲート幅を、調光の分解能（ビット数）に応じて設定する必要がある。例えば、スイッチ素子Ｍｄ００及びＭｄ７３のゲート幅の比は、１：５１２に設定される。低光量の半導体レーザ素子３を用いる場合、電流Ｉｃｏｌｏｒの上限値は小さくてもよく、その場合、スイッチ素子Ｍｄ００〜Ｍｄ７３のゲート幅も小さく設定される。ゲート幅は、半導体プロセスのデザインルールで決まる最小値より小さくすることはできない。仮にデザインルールの最小値よりも小さなゲート幅を有するスイッチ素子を作成しても、その精度は保証されない。従って、ゲート幅の縮小には限界がある。ゲート幅を縮小することに代えて、ゲート長を大きくする方法もあるが、一般的には、ゲート長が異なるカレントミラーのマッチング精度は悪く、回路面積が増大するという課題がある。第５の実施形態では、この課題を解決するために、ディジタル／アナログ変換器のビット数を増やすことなく、調光のビット数を擬似的に増大することができる半導体レーザ駆動装置について説明する。
【０１００】
図１６は、第５の実施形態に係る半導体レーザ駆動装置２Ｄの構成を示す回路図である。半導体レーザ駆動装置２Ｄは、ディジタル／アナログ変換器２２Ａ、２１Ａ、及び２３、電流源２４、及び演算回路２７を備える。図１６のディジタル／アナログ変換器２２Ａ、２１Ａ、及び２３、電流源２４は、図８の対応する構成要素と同様に構成される。演算回路２７は、制御信号ＳＣ［９：０］及び制御信号ＤＩＭ［４：０］を受けて、制御信号ＳＣＢ［９：０］及びＤＣ［１：０］を演算して出力する。制御信号ＳＣＢ［９：０］は、制御信号ＳＣ［９：０］のビット数に等しいビット数を有する。制御信号ＤＩＭ［４：０］は、制御信号ＤＣ［１：０］のビット数より大きいビット数を有し、半導体レーザ素子３の調光比を示す。図１６のディジタル／アナログ変換器２２Ａには、図８の制御信号ＳＣ［９：０］に代えて、制御信号ＳＣＢ［９：０］が入力される。
【０１０１】
第５の実施形態に関連して、制御信号ＳＣＢ［９：０］を「第１の制御信号」ともいい、制御信号ＤＣ［１：０］を「第２の制御信号」ともいい、制御信号ＣＣ［７：０］を「第３の制御信号」ともいう。また、制御信号ＳＣ［９：０］を「第４の制御信号」ともいい、制御信号ＤＩＭ［９：０］を「第５の制御信号」ともいう。
【０１０２】
図１７は、図１６の演算回路２７の構成を示す回路図である。演算回路２７は、デコーダ４１、除算回路４２ａ〜４２ｅ、論理積回路４３ａ〜４３ｅ、加算回路４４、及びエンコーダ４５を備える。デコーダ４１は、制御信号ＤＩＭ［４：０］を受けて、制御信号ＤＣ［１：０］及び内部信号ＳＣＡ［４：０］を出力する。除算回路４２ａ〜４２ｅは、制御信号ＳＣ［９：０］を３２、１６、８、４、及び２でそれぞれ除算する。論理積回路４３ａ〜４３ｅは、内部信号ＳＣＡ［４：０］の各ビットと、除算回路４２ａ〜４２ｅの各除算結果との論理積を演算する。加算回路４４は、内部信号ＳＣＡ［４：０］と、論理積回路４３ａ〜４３ｅの演算結果とを、次式により加算する。
【０１０３】
ＳＣＢ［９：０］
＝ＳＣＡ［４］×ＳＣ［９：０］／２
＋ＳＣＡ［３］×ＳＣ［９：０］／４
＋ＳＣＡ［２］×ＳＣ［９：０］／８
＋ＳＣＡ［１］×ＳＣ［９：０］／１６
＋ＳＣＡ［０］×ＳＣ［９：０］／３２
＋補正係数×ＳＣ［９：０］／３２      （１８）
【０１０４】
従って、制御信号ＳＣＢ［９：０］は、１０進数で０〜１０２３の値を有する。
【０１０５】
図１８は、図１６の演算回路２７の動作を示すテーブルである。制御信号ＤＩＭ［４：０］の値は調光比を表す。補正係数（図１８では「補正」と示す）は、制御信号ＤＣ［１：０］の値に応じて決まる。図１８の右端の３列は、例示的な制御信号ＳＣ［９：０］の値１０２３、５１２、及び５１１が入力されたとき、制御信号ＤＩＭ［４：０］の値に応じて式（１８）により演算された制御信号ＳＣＢ［９：０］の値を示す。
【０１０６】
図１７を参照すると、エンコーダ４５は、加算回路４４の演算結果から制御信号ＳＣＢ［９：０］を生成する。
【０１０７】
式（１８）によれば、制御信号ＳＣＢ［９：０］は、制御信号ＤＩＭ［４：０］の上位ビット及び下位ビットと、制御信号ＳＣ［９：０］とに基づいて演算される。また、式（１８）によれば、制御信号ＤＣ［１：０］は、制御信号ＤＩＭ［４：０］の上位ビットに基づいて演算される。
【０１０８】
第５の実施形態に係る半導体レーザ駆動装置２Ｄによれば、調光のビット数を擬似的に２から５に増大させることができる。制御信号ＳＣＢ［９：０］の値が２、４、８、１６、３２で割り切れない場合、小数点以下は切り捨てられるので、切り捨てられた部分は誤差になる。
【０１０９】
第５の実施形態に係る半導体レーザ駆動装置２Ｄによれば、調光のためにディジタル／アナログ変換器２２Ａ及び２１Ａの両方を用いることにより、ディジタル／アナログ変換器自体のビット数を増大させることなく、調光の分解能を向上させることができる。例えば、１０ビットのディジタル／アナログ変換器２２Ａ及び２ビットのディジタル／アナログ変換器２１Ａを用いる場合、制御信号ＤＩＭ［４：０］の上位２ビットをディジタル／アナログ変換器２１Ａに送り、制御信号ＤＩＭ［４：０］の下位ビットをビットシフト演算により処理してディジタル／アナログ変換器２２Ａに送る。これにより、擬似的に５ビットの調光を実現することができる。
【０１１０】
変形例．
例えば、図４のディジタル／アナログ変換器２１において、スイッチ素子Ｎａ０〜Ｎａ２のゲート幅は、スイッチ素子Ｍａ１〜Ｍａ３のゲート幅と同様に１：２：４に設定されてもよく、他の値（例えば、互いに同じ値）に設定されてもよい。他のディジタル／アナログ変換器でも同様に、スイッチ素子のゲート幅が設定されてもよい。
【０１１１】
ＭＥＭＳミラー装置６は、半導体レーザ素子３−１〜３−３から送られた光を２次元的に走査することに代えて、１次元的に走査して、例えばレーザプリンタの感光体に投影してもよい。
【０１１２】
半導体レーザ駆動装置は、各実施形態と同様にカスケード接続された４つ以上のディジタル／アナログ変換器を備えてもよい。
【符号の説明】
【０１１３】
１…画像処理装置、
２，２−１〜２−３，２Ａ〜２Ｄ…半導体レーザ駆動装置、
３，３−１〜３−３…半導体レーザ素子（ＬＤ）、
４，５…ダイクロイックミラー、
６…ＭＥＭＳミラー装置、
７…スクリーン、
２１〜２３，２１Ａ，２２Ａ，２６…ディジタル／アナログ変換器（ＤＡＣ）、
２４…電流源、
２５…電圧／電流変換器（Ｖ／Ｉ）、
２７…演算回路、
３１，３１Ａ…デコーダ、
３２…演算増幅器、
４１…デコーダ、
４２ａ〜４２ｅ…除算回路、
４３ａ〜４３ｅ…論理積回路、
４４…加算回路、
４５…エンコーダ、
ＭａＡ，Ｍａ０〜Ｍａ３，Ｎａ０〜Ｎａ２，ＭｂＡ，Ｍｂ０〜Ｍｂ９，Ｎｂ０〜Ｎｂ９，ＭｃＡ，Ｍｃ０〜Ｍｃ７，Ｎｃ０〜Ｎｃ７，Ｍ１，Ｍ２，ＭｄＡ，Ｍｄ００〜Ｍｄ７３，Ｎａ００〜Ｎａ７２…スイッチ素子、
Ｒ１…抵抗。
【先行技術文献】
【特許文献】
【０１１４】
【特許文献１】特許第５６７２８４５号公報
【図１】
2019047066.tif 000003
【図２】
2019047066.tif 000004
【図３】
2019047066.tif 000005
【図４】
2019047066.tif 000006
【図５】
2019047066.tif 000007
【図６】
2019047066.tif 000008
【図７】
2019047066.tif 000009
【図８】
2019047066.tif 000010
【図９】
2019047066.tif 000011
【図１０】
2019047066.tif 000012
【図１１】
2019047066.tif 000013
【図１２】
2019047066.tif 000014
【図１３】
2019047066.tif 000015
【図１４】
2019047066.tif 000016
【図１５】
2019047066.tif 000017
【図１６】
2019047066.tif 000018
【図１７】
2019047066.tif 000019
【図１８】
2019047066.tif 000020
【図１９】
2019047066.tif 000021
【図２０】
2019047066.tif 000022
【図２１】
2019047066.tif 000023