(57)【要約】 【課題】初段のインバータを高耐圧にする必要がなく、簡易な回路構成で、高い発振周波数で発振させる。【解決手段】ＣＲ発振回路は、奇数段の論理反転素子を直列接続した第１論理反転部と、第１論理反転部の後段側に接続され、奇数段の論理反転素子を直列接続した第２論理反転部と、第１論理反転部の出力ノードと第２論理反転部の出力ノードとの間に直列接続された、２以上の抵抗素子及びキャパシタと、を備える。２以上の抵抗素子の間の中間ノードの電位に応じた電位が、第１論理反転部の入力ノードに供給される。【選択図】図１
2019047207.tif 000002
【特許請求の範囲】
【請求項１】
奇数段の論理反転素子を直列接続した第１論理反転部と、
前記第１論理反転部の後段側に接続され、奇数段の論理反転素子を直列接続した第２論理反転部と、
前記第１論理反転部の出力ノードと前記第２論理反転部の出力ノードとの間に直列接続された、２以上の抵抗素子及びキャパシタと、を備え、
前記２以上の抵抗素子の間の中間ノードの電位に応じた電位が、前記第１論理反転部の入力ノードに供給される、ＣＲ発振回路。
【請求項２】
前記２以上の抵抗素子は、前記第１論理反転部の出力ノードと、前記キャパシタの一端との間に直列接続された、第１抵抗素子及び第２抵抗素子を有し、
前記中間ノードの電位は、前記第１抵抗素子と前記第２抵抗素子との接続ノードの電位である、請求項１に記載のＣＲ発振回路。
【請求項３】
前記中間ノードと前記第１論理反転部の入力ノードとの間に接続される第３抵抗素子を有する、請求項２に記載のＣＲ発振回路。
【請求項４】
前記中間ノードの電位は、前記第１論理反転部の電源電位以下でかつ接地電位以上の電位である、請求項１乃至３のいずれか一項に記載のＣＲ発振回路。
【請求項５】
前記第１抵抗素子の抵抗値と前記第２抵抗素子の抵抗値との比率は、前記第１論理反転部の入力ノードが前記第１論理反転部の電源電位以下でかつ接地電位以上の電位になるように設定される、請求項４に記載のＣＲ発振回路。
【請求項６】
前記第１論理反転部内の前記奇数段の論理反転素子のうち初段の論理反転素子は、シュミットインバータである、請求項１乃至５のいずれか一項に記載のＣＲ発振回路。
【請求項７】
前記第１論理反転部及び前記第２論理反転部の少なくとも一方は、発振動作を行うか否かを切り替える論理反転素子を有する、請求項１乃至６のいずれか一項に記載のＣＲ発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＣＲ発振回路に関する。
【背景技術】
【０００２】
直列接続された２段のインバータのうち、後段のインバータの入出力ノード間に抵抗素子及びキャパシタを接続し、これら抵抗素子及びキャパシタの接続ノードを前段のインバータの入力ノードに接続したＣＲ発振回路が知られている。
【０００３】
この種のＣＲ発振回路は、回路構成が簡易であるにもかかわらず、応答性に優れているという特徴がある。しかしながら、初段のインバータの入力電圧が瞬時的には電源電圧を超えるような高電圧になるため、初段のインバータを高耐圧にする必要がある。ところが、高耐圧のインバータは、通常のインバータよりも伝搬遅延時間が長いため、発振周波数が低下するという問題がある。
【０００４】
このように、複数段のインバータと、抵抗素子及びキャパシタで構成される従来のＣＲ発振回路は、本来的には抵抗素子の抵抗値とキャパシタの容量とで発振周波数を制御できるはずであるが、初段のインバータを高耐圧にせざるを得ないことから、初段のインバータの伝搬遅延時間によって発振周波数が制限されてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−６４７０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、初段のインバータを高耐圧にする必要がなく、簡易な回路構成で、高い発振周波数で発振させることが可能なＣＲ発振回路を提供するものである。
【課題を解決するための手段】
【０００７】
本実施形態によれば、奇数段の論理反転素子を直列接続した第１論理反転部と、
前記第１論理反転部の後段側に接続され、奇数段の論理反転素子を直列接続した第２論理反転部と、
前記第１論理反転部の出力ノードと前記第２論理反転部の出力ノードとの間に直列接続された、２以上の抵抗素子及びキャパシタと、を備え、
前記２以上の抵抗素子の間の中間ノードの電位に応じた電位が、前記第１論理反転部の入力ノードに供給される、ＣＲ発振回路が提供される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態によるＣＲ発振回路の回路図。
【図２】図１の第１論理反転部の入力ノードと出力ノードの電位波形図。
【図３Ａ】図２の時刻ｔ０〜ｔ１の間にＣＲ発振回路内に流れる電流の向きを矢印で示した図。
【図３Ｂ】図２の時刻ｔ１〜ｔ２の間にＣＲ発振回路内に流れる電流の向きを矢印で示した図。
【図４】第１比較例によるＣＲ発振回路の回路図。
【図５】第２の実施形態によるＣＲ発振回路の回路図。
【図６】図５の第１論理反転部の入力ノードと出力ノードの電位波形図。
【図７】第２比較例によるＣＲ発振回路の回路図。
【図８】第３の実施形態によるＣＲ発振回路の回路図。
【図９】図８の一変形例によるＣＲ発振回路の回路図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施の形態について説明する。なお、本件明細書と添付図面においては、理解のしやすさと図示の便宜上、一部の構成部分を省略、変更または簡易化して説明及び図示しているが、同様の機能を期待し得る程度の技術内容も、本実施の形態に含めて解釈することとする。
【００１０】
（第１の実施形態）
図１は第１の実施形態によるＣＲ発振回路１の回路図である。図１のＣＲ発振回路１は、第１論理反転部２と、第２論理反転部３と、２以上の抵抗素子Ｒ１，Ｒ２と、キャパシタＣとを備えている。
【００１１】
第１論理反転部２と第２論理反転部３はそれぞれ、奇数段の論理反転素子２，３を直列接続して構成されている。図１では、第１論理反転部２と第２論理反転部３をそれぞれ１個のインバータで構成する例を示しているが、これは一例であり、第１論理反転部２と第２論理反転部３の少なくとも一方を３個以上の奇数個のインバータで構成してもよい。また、第１論理反転部２と第２論理反転部３内の論理反転素子は、必ずしもインバータに限定されるものではなく、ＮＡＮＤゲートやＮＯＲゲート等の論理ゲートの一方の入力ノードの論理を固定にして、実質的にインバータと同様に機能させてもよい。
【００１２】
図１のＣＲ発振回路１では、第１論理反転部２の出力ノードと第２論理反転部３の出力ノードとの間に、２以上の抵抗素子Ｒ１，Ｒ２とキャパシタＣとが直列接続されている。２以上の抵抗素子Ｒ１，Ｒ２の間の中間ノードｎ１の電位に応じた電位が、第１論理反転部２の入力ノードに供給される。なお、図１では、中間ノードと第１論理反転部２の入力ノードとの間に抵抗素子Ｒ３が接続されているが、この抵抗素子Ｒ３は保護抵抗であり、省略してもよい。保護抵抗の有無で、図１のＣＲ発振回路１の発振周波数が影響されることはない。
【００１３】
図１では、２以上の抵抗素子Ｒ１，Ｒ２として、直接接続された２つの抵抗素子Ｒ１とＲ２を有するが、直列接続された３つ以上の抵抗素子を備えていてもよい。本明細書では、抵抗素子Ｒ１の抵抗値をＲ１、抵抗素子Ｒ２の抵抗値をＲ２とし、各抵抗素子Ｒ１，Ｒ２の抵抗比率を、Ｒ１：Ｒ２＝１：Ｘとし、Ｘ＞１とする。すなわち、抵抗素子Ｒ１よりも抵抗素子Ｒ２の抵抗値を大きくする。図１では、キャパシタＣと抵抗素子Ｒ１との接続ノードの電位をｖ１、抵抗素子Ｒ１と抵抗素子Ｒ２との接続ノードｎ１の電位をｖ１’、第１論理反転部２と第２論理反転部３との接続ノードの電位をｖ２としている。
【００１４】
図２は図１の第１論理反転部２の入力ノードと出力ノードの電位波形図である。図２では、第１論理反転部２と第２論理反転部３の電源電位をＶ、接地電位を０としている。図２に示すように、図１の第１論理反転部２の入力ノード電位ｖ１’は、電源電位Ｖ以下でかつ接地電位以上の変化する電位波形になる。また、第１論理反転部２の出力ノード電位ｖ２は、矩形波形になる。なお、図２の最下段に示す電位波形図は、後述する第１比較例によるＣＲ発振回路１の電位波形を示している。
【００１５】
図３Ａは図２の時刻ｔ０〜ｔ１の間にＣＲ発振回路１内に流れる電流ｉの向きを矢印で示した図である。時刻ｔ０〜ｔ１の間は、第２論理反転部３の出力ノードからキャパシタＣに充電電流が流れる。これにより、第１論理反転部２の入力ノード電位はキャパシタＣの充電とともに徐々に低下し、時刻ｔ１で第１論理反転部２の閾値電圧Ｖthを下回ると、第１論理反転部２の出力ノード電位ｖ２は急激に上昇する。
【００１６】
図３Ｂは図２の時刻ｔ１〜ｔ２の間にＣＲ発振回路１内に流れる電流ｉの向きを矢印で示した図である。時刻ｔ１〜ｔ２の間は、第１論理反転部２の出力ノードがハイで、第２論理反転部３の出力ノードがロウである。よって、抵抗素子Ｒ２→抵抗素子Ｒ１→キャパシタＣの方向に電流ｉが流れて、図３Ａとは逆方向にキャパシタＣの充電が行われる。キャパシタＣの充電が進むに従って、抵抗素子Ｒ１，Ｒ２の中間ノードである第１論理反転部２の入力ノード電位ｖ１’も徐々に上昇する。時刻ｔ２で、第１論理反転部２の入力ノード電位ｖ１’が第１論理反転部２の閾値電圧Ｖthを超えると、第１論理反転部２の出力ノード電位ｖ２は急激に低下する。それ以降は、図３Ａに示した時刻ｔ０〜ｔ１と同様の動作が行われる。
【００１７】
図４は第１比較例によるＣＲ発振回路１の回路図である。図４のＣＲ発振回路１は、直列接続された第１論理反転部２及び第２論理反転部３と、第１論理反転部２の出力ノードと第２論理反転部３の出力ノードとの間に直列接続された抵抗素子Ｒ及びキャパシタＣとを備えている。抵抗素子ＲとキャパシタＣとの接続ノードは、保護抵抗Ｒ３を介して第１論理反転部２の入力ノードに接続されている。保護抵抗Ｒ３は、省略してもよい。
【００１８】
図４のＣＲ発振回路１における第１論理反転部２の入力ノード電位ｖ１、すなわち抵抗素子ＲとキャパシタＣとの接続ノードの電位ｖ１は、図２の最下段に示す電位波形である。図２に示すように、第１論理反転部２の入力ノード電位ｖ１の最大ピーク値は、電源電位Ｖより高くなり、最小ピーク値は接地電位より低くなる。なお、図４のＣＲ発振回路１における第１論理反転部２の出力ノード電位ｖ２は、図１のＣＲ発振回路１における第１論理反転部２の出力ノード電位と同様になる。
【００１９】
このように、図４に示す第１比較例によるＣＲ発振回路１では、第１論理反転部２の入力ノード電位ｖ１が電源電位より大きい電位になる場合と、接地電位より低い電位になる場合とがあり、第１論理反転部２を高耐圧の回路素子で構成する必要がある。一方、図１に示す本実施形態によるＣＲ発振回路１では、第１論理反転部２の入力ノード電位ｖ１’は電源電位以下でかつ接地電位以上の電位になるため、第１論理反転部２を高耐圧の回路素子で構成する必要はなくなる。第１論理反転部２を高耐圧の回路素子で構成すると、発振周波数が低下する要因になるため、本実施形態によれば、発振周波数の低下を抑制できる。
【００２０】
次に、図１に示す本実施形態によるＣＲ発振回路１の発振周波数と、上述した抵抗素子Ｒ１，Ｒ２の比率Ｘの範囲について説明する。
【００２１】
図３Ａの状態（図２の時刻ｔ０〜ｔ１）におけるキャパシタＣの充電電荷ｑは、以下の（１）式で表される。（１）式では、キャパシタＣの容量をＣ、図３Ａの状態での第２論理反転部３の出力ノード電位をＶ、キャパシタＣと抵抗素子Ｒ１との接続ノードの電位をｖ１としている。
ｑ＝Ｃ（Ｖ―ｖ１）    …（１）
【００２２】
キャパシタＣに流れる充電電流ｉは、以下の（２）式で表される。（２）式において、Ｒ＝Ｒ１＋Ｒ２である。
【数１】
2019047207.tif 000003
【００２３】
（２）式を変形すると、以下の（３）式のようになる。
【数２】
2019047207.tif 000004
【００２４】
（３）式からｖ１を求めると、以下の（４）式のようになる。
【数３】
2019047207.tif 000005
【００２５】
抵抗素子Ｒ１，Ｒ２の中間ノードの電位ｖ１’は、（４）式から以下の（５）式で表される。
【数４】
2019047207.tif 000006
【００２６】
（５）式の中間ノードの電位ｖ１’が閾値電圧Ｖth以下に下がるまでの時間Ｔ１は、以下の（６）式で表される。
【数５】
2019047207.tif 000007
【００２７】
一方、図３Ｂの状態（図２の時刻ｔ１〜ｔ２）におけるキャパシタＣの充電電荷ｑは、以下の（７）式で表される。
ｑ＝Ｃｖ１    …（７）
【００２８】
キャパシタＣに流れる充電電流ｉは、以下の（８）式で表される。
【数６】
2019047207.tif 000008
【００２９】
（８）式からｖ１を求めると、以下の（９）式のようになる。
【数７】
2019047207.tif 000009
【００３０】
抵抗素子Ｒ１，Ｒ２の中間ノードの電位ｖ１’は、（９）式から以下の（１０）式で表される。
【数８】
2019047207.tif 000010
【００３１】
（１０）式の中間ノードの電位ｖ１’が閾値電圧Ｖthを超えるまでの時間Ｔ２は、以下の（１１）式で表される。
【数９】
2019047207.tif 000011
【００３２】
図１のＣＲ発振回路１の発振周波数Ｆoutは、（６）式と（１１）式を用いて、以下の（１２）式で表される。
【数１０】
2019047207.tif 000012
【００３３】
これに対して、図４に示す第１比較例によるＣＲ発振回路１の発振周波数Ｆout’は、以下の（１３）式で表される。
【数１１】
2019047207.tif 000013
【００３４】
（１２）式と（１３）式を比較すればわかるように、Ｘ＞１であることから、（１２）式に示す本実施形態によるＣＲ発振回路１の発振周波数は、図４の第１比較例によるＣＲ発振回路１の発振周波数よりも高くなる。
【００３５】
第１論理反転部２の出力論理が反転した直後の第１論理反転部２の入力ノードの最大電位ＶMAXと最小電位ＶMINは、それぞれ（５）式と（１０）式にてｔ＝０とすると、以下の（１４）式と（１５）式で表される。
【数１２】
2019047207.tif 000014
【００３６】
抵抗素子Ｒ１，Ｒ２の比率Ｘを調整することで、第１論理反転部２の入力ノード電位が電源電位Ｖを超えないようにすることができる。
【００３７】
具体的には、（１４）式のＶＭＡＸは、ＶＭＡＸ≦Ｖであればよく、この条件を満たす比率Ｘは、以下の（１６）式の関係を満たす必要がある。
【数１３】
2019047207.tif 000015
【００３８】
また、（１５）式のＶＭＩＮは、ＶＭＩＮ≧０であればよく、この条件を満たす比率Ｘは、以下の（１７）式の関係を満たす必要がある。
【数１４】
2019047207.tif 000016
【００３９】
（１６）式と（１７）式の関係を同時に満たす比率Ｘを選択すれば、第１論理反転部２の入力ノード電圧は電源電位Ｖ以下でかつ接地電位０以上になる。
【００４０】
このように、第１の実施形態では、第１論理反転部２の出力ノードと第２論理反転部３の出力ノードとの間に直列接続された２以上の抵抗素子Ｒ１，Ｒ２及びキャパシタＣを設け、２以上の抵抗素子Ｒ１，Ｒ２の間の中間ノードを、保護抵抗Ｒ３を介してまたは介さずに第１論理反転部２の入力ノードに接続する。これにより、ＣＲ発振回路１の発振周波数をより高く設定できる。また、２以上の抵抗素子Ｒ１，Ｒ２の抵抗比率を適切に調整することで、第１論理反転部２の入力ノード電位を第１論理反転部２の電源電位と接地電位の間に設定できる。したがって、本実施形態によれば、第１論理反転部２の入力ノード電位が電源電位を超えなくなり、第１論理反転部２として高耐圧の回路部品を設けなくて済むことから、発振周波数の低下を防止できる。
【００４１】
（第２の実施形態）
第１の実施形態によるＣＲ発振回路１のノイズ耐性を上げるには、第１論理反転部２内の初段の論理反転素子（例えば、インバータ）をシュミットインバータにするのが望ましい。
【００４２】
図５は第２の実施形態によるＣＲ発振回路１の回路図である。図５のＣＲ発振回路１は、第１論理反転部２内の初段の論理反転素子がシュミットインバータであり、それ以外の回路構成は図１のＣＲ発振回路１と同じである。第１論理反転部２が３段以上の奇数段の論理反転素子を直列接続して構成されている場合には、そのうちの初段の論理反転素子をシュミットインバータにすればよい。
【００４３】
シュミットインバータは、出力論理がハイからロウに切り替わる際の閾値電圧ＶIHと、出力論理がロウからハイに切り替わる際の閾値電圧ＶILとが異なっている。より詳細には、ＶIH＞ＶILであり、（ＶIH−ＶIL）をヒステリシス幅と呼ぶ。これにより、シュミットインバータでは、その入力ノード電位が通常のインバータの閾値電圧Ｖthよりも高い電位にならなければ、出力ノード電位はハイからロウに変化しなくなり、入力ノード電位が通常のインバータの閾値電圧Ｖthよりも低い電位にならなければ、出力ノード電位がロウからハイに切り替わらなくなる。よって、入力ノードに重畳されたノイズによる耐性が向上する。
【００４４】
図６は図５の第１論理反転部２の入力ノードと出力ノードの電位波形図である。
【００４５】
図６の時刻ｔ０〜ｔ１における図５の中間ノードの電位ｖ１’が閾値電圧ＶIL以下になるまでの時間Ｔ１’は、以下の（１８）式で表される。
【数１５】
2019047207.tif 000017
【００４６】
同様に、図６の時刻ｔ１〜ｔ２における図５の中間ノードの電位ｖ１’が閾値電圧ＶIHを超えるまでの時間Ｔ２’は、以下の（１９）式で表される。
【数１６】
2019047207.tif 000018
【００４７】
よって、図５のＣＲ発振回路１の発振周波数Ｆoutは、（１８）式と（１９）式を用いると、以下の（２０）式で表される。
【数１７】
2019047207.tif 000019
【００４８】
図６に示すように、第１論理反転部２の出力ノード電位ｖ２は、図２と同様に矩形波電位となる。また、抵抗素子Ｒ１とキャパシタＣとの接続ノード電位ｖ１は、第１論理反転部２の出力ノード電位ｖ１’よりも高い電位となる。
【００４９】
図７は第２比較例によるＣＲ発振回路１の回路図である。図７のＣＲ発振回路１は、第１論理反転部２内の初段のインバータをシュミットインバータにした点で図４の第１比較例によるＣＲ発振回路１と異なっているが、それ以外は図４のＣＲ発振回路１と同様に構成されている。
【００５０】
図７のＣＲ発振回路１の発振周波数Ｆout’は、以下の（２１）式で表される。
【数１８】
2019047207.tif 000020
【００５１】
（２０）式と（２１）式を比較すればわかるように、Ｘ＞１であることから、（２０）式に示す本実施形態によるＣＲ発振回路１の発振周波数は、図７の第２比較例によるＣＲ発振回路１の発振周波数よりも高くなる。
【００５２】
第１論理反転部２の出力論理が反転した直後の第１論理反転部２の入力ノードの最大電位ＶMAXと最小電位ＶMINは、以下の（２２）式と（２３）式で表される。
【数１９】
2019047207.tif 000021
【００５３】
第２の実施形態においても、抵抗素子Ｒ１，Ｒ２の比率Ｘを調整することで、第１論理反転部２の入力ノード電位が電源電位Ｖを超えないようにすることができる。
【００５４】
具体的には、（２２）式のＶＭＡＸは、ＶＭＡＸ≦Ｖであればよく、この条件を満たす比率Ｘは、以下の（２４）式の関係を満たす必要がある。
【数２０】
2019047207.tif 000022
【００５５】
また、（２３）式のＶＭＩＮは、ＶＭＩＮ≧０であればよく、この条件を満たす比率Ｘは、以下の（２５）式の関係を満たす必要がある。
【数２１】
2019047207.tif 000023
【００５６】
（２４）式と（２５）式の関係を同時に満たす比率Ｘを選択すれば、第１論理反転部２の入力ノード電圧は電源電位Ｖ以下でかつ接地電位０以上になる。
【００５７】
このように、第２の実施形態では、第１論理反転部２内の初段の論理反転素子をシュミットインバータにするため、ノイズ耐性を向上できる。また、本実施形態では、このシュミットインバータの入力ノード電位を電源電位以下でかつ接地電位以上にすることができるため、シュミットインバータを高耐圧にする必要がなくなり、発振周波数の低下を抑制できる。
【００５８】
（第３の実施形態）
第３の実施形態は、発振動作を行うか否かをイネーブル信号で制御できるようにしたものである。
【００５９】
図８は第３の実施形態によるＣＲ発振回路１の回路図である。図８のＣＲ発振回路１は、第１論理反転部２の内部構成が図１の第１論理反転部２とは異なっている。図８の第１論理反転部２は、ＮＡＮＤゲート（論理反転素子）４を有する。ＮＡＮＤゲート４の他に、偶数段の論理反転素子（例えば、インバータ）を直列接続してもよい。すなわち、ＮＡＮＤゲート４を含めた論理反転素子の段数が奇数段になるようにすればよい。
【００６０】
図８のＮＡＮＤゲート４は、抵抗素子Ｒ１，Ｒ２の中間ノードの信号とイネーブル信号ＥＮとの否定論理積を演算して出力する。イネーブル信号ＥＮがハイの場合には、ＮＡＮＤゲート４は等価的にはインバータとして動作する。イネーブル信号ＥＮがロウの場合には、ＮＡＮＤゲート４の出力信号はロウ固定になるため、発振動作は行われない。よって、イネーブル信号ＥＮをハイにしたときだけ、ＣＲ発振回路１に発振動作を行わせることができる。
【００６１】
図９は図８の一変形例によるＣＲ発振回路１の回路図である。図９のＣＲ発振回路１は、第２論理反転部３の内部構成が図１の第２論理反転部３とは異なっており、また、２つのスイッチＳＷ１，ＳＷ２が新たに設けられている。図８の第２論理反転部３は、ＮＡＮＤゲート（論理反転素子）５を有する。ＮＡＮＤゲート５の他に、偶数段の論理反転素子（例えば、インバータ）を直列接続してもよい。すなわち、ＮＡＮＤゲート５を含めた論理反転素子の段数が奇数段になるようにすればよい。
【００６２】
ＮＡＮＤゲート５は、イネーブル信号ＥＮがハイの間は、等価的にインバータとして動作する。イネーブル信号ＥＮがロウになると、ＮＡＮＤゲート５の出力ノードはハイ固定になる。
【００６３】
第１論理反転部２の出力ノードと抵抗素子Ｒ２の一端との間には、スイッチＳＷ１が接続されている。また、抵抗素子Ｒ１とキャパシタＣとの接続ノードと接地ノードとの間にも、スイッチＳＷ２が接続されている。
【００６４】
スイッチＳＷ１は、イネーブル信号ＥＮがハイの間は、第１論理反転部２の出力ノードと抵抗素子Ｒ２の一端とを導通させており、イネーブル信号ＥＮがロウになると、第１論理反転部２の出力ノードと抵抗素子Ｒ２の一端との接続を遮断する。
【００６５】
スイッチＳＷ２は、イネーブル信号ＥＮがハイの間は、抵抗素子Ｒ１とキャパシタＣとの接続ノードと接地ノードとの接続を遮断し、イネーブル信号ＥＮがロウになると、この接続ノードと接地ノードとを導通させる。
【００６６】
スイッチＳＷ１、ＳＷ２を設ける理由は、イネーブル信号ＥＮがロウのときに、各ノードの電位を固定化させるためである。具体的には、イネーブル信号ＥＮがロウになると、ＮＡＮＤゲート５からキャパシタＣに電流が流れてキャパシタＣが充電される。また、抵抗素子Ｒ１，Ｒ２の中間ノードの電位は接地電位に固定される。
【００６７】
図８及び図９のＣＲ発振回路１に設けたＮＡＮＤゲート４，５は、第２の実施形態のＣＲ発振回路１に設けてもよい。
【００６８】
このように、第３の実施形態では、第１及び第２の実施形態に係るＣＲ発振回路１に発振動作を行わせるか否かを、イネーブル信号ＥＮにより制御できる。
【００６９】
上述した第１〜第３の実施形態によるＣＲ発振回路１は、種々の目的に利用できる。特に、第１〜第３の実施形態によるＣＲ発振回路１は、回路構成が簡易であるにもかかわらず、応答性に優れるため、例えば電源投入直後に、ヒューズやメモリ、レジスタ等の情報を読みに行くためのクロック信号として利用できる。
【００７０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７１】
１  ＣＲ発振回路、２  第１論理反転部、３  第２論理反転部、４，５  ＮＡＮＤゲート
【図１】
2019047207.tif 000024
【図２】
2019047207.tif 000025
【図３Ａ】
2019047207.tif 000026
【図３Ｂ】
2019047207.tif 000027
【図４】
2019047207.tif 000028
【図５】
2019047207.tif 000029
【図６】
2019047207.tif 000030
【図７】
2019047207.tif 000031
【図８】
2019047207.tif 000032
【図９】
2019047207.tif 000033