(57)【要約】      （修正有）【課題】十分な強度を担保しながらテラヘルツ波の高い取り出し効率を実現する量子カスケードレーザ光源の製造方法を提供すること。【解決手段】量子カスケードレーザ光源の製造方法は、半導体積層体を準備する工程と、一対の第１掘り込み部と、該一対の第１掘り込み部に挟まれるように形成されたリッジ部とを形成する工程と、チャネル構造と、リッジ部との間にチャネル構造を挟むように形成された周縁部とを形成する工程と、第１領域に接するように電極パターン８１を形成すると共に、第２領域に接するように電極パターン８２を形成する工程と、結晶成長面側を支持基板９１に固定する工程と、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１を除去する工程と、Ｓｉ基板９３を固定する工程と、支持基板９１を剥離する工程と、を備える。【選択図】図４
2019047065.tif 000002
【特許請求の範囲】
【請求項１】
リン化インジウム基板上に、下部コンタクト層、下部クラッド層、下部ガイド層、活性層、及び上部ガイド層が順次積層された半導体積層体を準備する工程と、
前記半導体積層体において、部分的にエッチングを行い、該エッチングにより前記下部クラッド層が露出した一対の第１掘り込み部と、該一対の第１掘り込み部に挟まれるように形成されたリッジ部とを形成する工程と、
前記第１掘り込み部においてドープ層が成長し、更に、前記第１掘り込み部及び前記リッジ部において上部クラッド層及び上部コンタクト層が成長した後に、前記一対の第１掘り込み部それぞれにおいて、部分的にエッチングを行い、該エッチングにより前記下部コンタクト層が露出した第２掘り込み部と、前記リッジ部との間に前記第２掘り込み部を挟むように形成された周縁部とを形成する工程と、
前記リッジ部における前記上部コンタクト層の一部の領域である第１領域、及び、前記第２掘り込み部における前記下部コンタクト層の一部の領域である第２領域を除いて絶縁膜を形成した後に、前記第１領域に接するように第１電極を形成すると共に、前記第２領域に接するように第２電極を形成し、半導体素子を形成する工程と、
前記半導体素子における前記第１電極及び前記第２電極が形成された側である結晶成長面側を支持基板に固定する工程と、
前記支持基板に固定された前記半導体素子の前記リン化インジウム基板を除去する工程と、
前記半導体素子における前記リン化インジウム基板が除去された面にシリコン基板を固定する工程と、
前記シリコン基板が固定された後に前記半導体素子から前記支持基板を剥離する工程と、を備える量子カスケードレーザ光源の製造方法。
【請求項２】
前記支持基板を剥離する工程後において、所定の切断ラインに沿ってステルスダイシングを行うことにより、前記半導体素子をチップ化する工程を更に備える、請求項１記載の量子カスケードレーザ光源の製造方法。
【請求項３】
前記半導体素子を形成する工程では、前記第２領域に接する前記第２電極を、前記周縁部を覆う前記絶縁膜に沿って前記周縁部の表面まで形成し、
第３電極と、該第３電極の両側に設けられた第４電極とが設けられたサブマウントを準備する工程と、
前記チップ化する工程後において、前記サブマウントの前記第３電極及び前記第４電極が形成された面と、前記半導体素子の前記第１電極及び前記第２電極が形成された面とを対向させ、前記第３電極に前記第１電極が接触し、前記第４電極に前記第２電極が接触するように、エピサイドダウン組立により前記サブマウントに前記半導体素子を接続する工程と、を更に備える、請求項２記載の量子カスケードレーザ光源の製造方法。
【請求項４】
前記第２掘り込み部と前記周縁部とを形成する工程では、前記一対の第１掘り込み部それぞれに対応する前記第２掘り込み部を、前記リッジ部を挟んで対称となる位置に形成する、請求項１〜３のいずれか一項記載の量子カスケードレーザ光源の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、量子カスケードレーザ光源の製造方法に関する。
【背景技術】
【０００２】
波長１５−３００μｍ（０．１−２０ＴＨｚ）のテラヘルツ領域は、量子カスケードレーザをはじめとした半導体レーザの室温での動作が困難な領域である。室温動作可能な小型テラヘルツ（ＴＨｚ）光源として、２波長発振する中赤外量子カスケードレーザ（Quantum Cascade Laser：ＱＣＬ）内における差周波発生（DifferenceFrequency Generation：ＤＦＧ）によってテラヘルツ波を出力するＤＦＧ−ＱＣＬ光源が知られている。ＤＦＧ−ＱＣＬ光源では、Ｆｅドープ（半絶縁）リン化インジウム（Indium Phosphide：ＩｎＰ）単結晶基板上にテラヘルツ波を出力する積層体が積層される。一般に、ＩｎＰやＧａＡｓ等のIII-V族化合物半導体ではテラヘルツ周波数帯において大きな吸収係数が存在している。そのため、このようなＤＦＧ−ＱＣＬ光源においては、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板がテラヘルツ波を吸収し易いことによって、テラヘルツ波の出力が小さくなることが問題となる。
【０００３】
この点、例えば特許文献１には、ＤＦＧ−ＱＣＬ光源の製造過程において、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板を除去すると共に、シリコン（Silicone：Ｓｉ）を新たな基板とする技術が開示されている。Ｓｉ基板は、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板と比べてテラヘルツ波を吸収しにくい。このことにより、ＤＦＧ−ＱＣＬ光源におけるテラヘルツ波の取り出し効率を向上させることができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Optica p.38-43, vol.4, No.1, Jan2017 (Jung et al.,)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板が除去された構成は、極めて薄い構造となるため、製造時等における種々の外力に耐えうる十分な強度を有していない場合がある。本発明は上記実情に鑑みてなされたものであり、十分な強度を担保しながらテラヘルツ波の高い取り出し効率を実現する量子カスケードレーザ光源の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る量子カスケードレーザ光源の製造方法は、リン化インジウム基板上に、下部コンタクト層、下部クラッド層、下部ガイド層、活性層、及び上部ガイド層が順次積層された半導体積層体を準備する工程と、半導体積層体において、部分的にエッチングを行い、該エッチングにより下部クラッド層が露出した一対の第１掘り込み部と、該一対の第１掘り込み部に挟まれるように形成されたリッジ部とを形成する工程と、第１掘り込み部においてドープ層が成長し、更に、第１掘り込み部及びリッジ部において上部クラッド層及び上部コンタクト層が成長した後に、一対の第１掘り込み部それぞれにおいて、部分的にエッチングを行い、該エッチングにより下部コンタクト層が露出した第２掘り込み部と、リッジ部との間に第２掘り込み部を挟むように形成された周縁部とを形成する工程と、リッジ部における上部コンタクト層の一部の領域である第１領域、及び、第２掘り込み部における下部コンタクト層の一部の領域である第２領域を除いて絶縁膜を形成した後に、第１領域に接するように第１電極を形成すると共に、第２領域に接するように第２電極を形成し、半導体素子を形成する工程と、半導体素子における第１電極及び第２電極が形成された側である結晶成長面側を支持基板に固定する工程と、支持基板に固定された半導体素子のリン化インジウム基板を除去する工程と、半導体素子におけるリン化インジウム基板が除去された面にシリコン基板を固定する工程と、シリコン基板が固定された後に半導体素子から支持基板を剥離する工程と、を備える。
【０００７】
本発明に係る量子カスケードレーザ光源の製造方法では、半導体素子の形成後において、支持基板に固定された半導体素子のリン化インジウム基板が除去され、該リン化インジウム基板に替えてシリコン基板が張り合わされている。このように、テラヘルツ波を吸収しやすいリン化インジウム基板に替えて、テラヘルツ波を吸収しにくいシリコン基板が張り合わされることにより、半導体素子を用いた量子カスケードレーザ光源において、テラヘルツ波の取り出し効率を向上させることができる。
【０００８】
ここで、リン化インジウム基板が除去された半導体素子は、極めて薄い構造となるため、その後のシリコン基板の張り合わせ等における外力に耐えることができない（十分な強度を有さない）場合がある。また、シリコン基板が張り合わされる半導体素子においては、結晶成長面側（シリコン基板が張り合わされない側）に電極を設ける必要があるところ、上部コンタクト層の露出部分と下部コンタクト層の露出部分とは高低差がある。このような構成においては、通常、上部コンタクト層に対応するリッジ部分のみが突出した形状となる。このため、半導体素子は、支持基板との固定面においてリッジ部分とそれ以外の部分との凸凹が大きくなり、支持基板に強固に固定することができず、ヒビや割れが生じやすくなってしまう。
【０００９】
この点、本発明に係る量子カスケードレーザ光源の製造方法では、リッジ部の両側に周縁部が設けられた半導体素子が形成される。周縁部は、下部クラッド層が露出した第１掘り込み部においてドープ層が成長すると共に上部クラッド層及び上部コンタクト層が成長することにより形成された部分である。このため、周縁部は、同じく上部クラッド層及び上部コンタクト層が成長することにより形成されたリッジ部と同様に、ある程度の高さを有することとなる。このことで、半導体素子は、リン化インジウム基板が除去された状態においても、従来と比較して厚みが増した構成となり、強度が向上する。また、半導体素子は、周縁部を有していることによって、支持基板との固定面においてリッジ部分とそれ以外の部分との凸凹が小さくなり、従来と比較して支持基板に密着して強固に固定し易くなる。以上より、本発明によれば、十分な強度を担保しながらテラヘルツ波の高い取り出し効率を実現する量子カスケードレーザ光源が製造される。
【００１０】
更に、本発明に係る量子カスケードレーザ光源の製造方法では、下部コンタクト層が露出した第２領域が、リッジ部の両側に形成されており、且つ、周縁部及びリッジ部の間の領域（すなわち、リッジ部に近接した領域）に形成されている。このため、本発明では、下部コンタクト層に接する第２電極が、活性層を挟むように活性層の両側に形成されるとともに、活性層に近接した領域に形成されることとなる。コンタクト層と接する電極が活性層の片側のみに形成された場合や、活性層から大きく離間して形成された場合には、電圧降下が大きくなり電気的な特性が悪化してしまう。この点、上述したように、本発明では、下部コンタクト層に接する第２電極が、活性層を挟むように活性層の両側に形成されるとともに、活性層に近接した領域に形成されているため、電圧降下が抑制される。
【００１１】
上記製造方法は、支持基板を剥離する工程後において、所定の切断ラインに沿ってステルスダイシングを行うことにより、半導体素子をチップ化する工程を更に備えていてもよい。ステルスダイシングでは、切断対象が内部から割断されるため、ダイシングブレード等を用いて外部から切断される場合と比較して、切断対象を傷つけることなく分離することができる。本発明では、切断ラインに沿ってステルスダイシングが行われているため、チップ化された半導体素子の結晶成長面等における傷又は欠け等が防止される。
【００１２】
上記製造方法の半導体素子を形成する工程では、第２領域に接する第２電極を、周縁部を覆う絶縁膜に沿って周縁部の表面まで形成し、上記製造方法は更に、第３電極と、該第３電極の両側に設けられた第４電極とが設けられたサブマウントを準備する工程と、チップ化する工程後において、サブマウントの第３電極及び第４電極が形成された面と、半導体素子の第１電極及び第２電極が形成された面とを対向させ、第３電極に第１電極が接触し、第４電極に第２電極が接触するように、エピサイドダウン組立によりサブマウントに半導体素子を接続する工程と、を更に備えていてもよい。
【００１３】
従来の製造方法により製造された量子カスケードレーザ光源の半導体素子では、上述したように、上部コンタクト層に対応するリッジ部分のみが突出しており、上部コンタクト層の露出部分に接触する電極と、下部コンタクト層の露出部分に接触する電極とは高低差があり、電極が形成された面の凹凸が大きい構成（電極パターンが複雑な構成）となる。このような半導体素子は、サブマウントに対して、互いの電極を接触させるようにエピサイドダウン組立により接続されることが困難である。この点、本発明では、リッジ部の両側に形成された周縁部がリッジ部と同程度の高さを有しており、且つ、第２領域に接する第２電極が周縁部の表面にまで形成されているため、リッジ部に形成された第１電極と周縁部に形成された第２電極との高さを同程度とすることができる。このことにより、サブマウントの第３電極に対して第１電極、サブマウントの第４電極に対して第２電極を接触させるようにして、エピサイドダウン組立により、半導体素子とサブマウントとを接続させることができる。エピサイドダウン組立により半導体素子とサブマウントとが接続されることによって、半導体素子からの発熱を効率良くサブマウントに逃がすことができ、半導体素子は、より高温環境下での動作や、発熱負荷の大きい、高いデューティーサイクル動作又は連続動作が可能になる。
【００１４】
上記製造方法の第２掘り込み部と周縁部とを形成する工程では、一対の第１掘り込み部それぞれに対応する第２掘り込み部を、リッジ部を挟んで対称となる位置に形成してもよい。これにより、活性層からの離間距離が両側の第２電極で同程度となり、電圧降下がより好適に抑制される。
【発明の効果】
【００１５】
本発明によれば、十分な強度を担保しながらテラヘルツ波の高い取り出し効率を実現する量子カスケードレーザ光源の製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る量子カスケードレーザ光源を示す概略斜視図である。
【図２】量子カスケードレーザ光源の製造工程を示す図であり、図２（ａ）〜図２（ｄ）は結晶成長面側プロセスを示している。
【図３】量子カスケードレーザ光源の製造工程を示す図であり、図３（ａ）〜図３（ｃ）は結晶成長面側プロセスを示している。
【図４】量子カスケードレーザ光源の製造工程を示す図であり、図４（ａ）〜図４（ｄ）は仮接合工程を示している。
【図５】ダイシング前の半導体素子を示す平面図である。
【図６】チップ化された半導体素子を示す概略斜視図である。
【図７】エピサイドダウン組立によりサブマウントに接続された半導体素子を示す正面図である。
【図８】比較例に係る量子カスケードレーザ光源の半導体素子を示す正面図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照して、本発明の実施形態について説明する。なお、説明において同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１８】
図１は、本実施形態に係る量子カスケードレーザ光源１を示す概略斜視図である。本実施形態の量子カスケードレーザ光源１は、半導体量子井戸構造におけるサブバンド間での電子遷移を利用して光を生成するモノポーラタイプのレーザ素子である。より詳細には、量子カスケードレーザ光源１は、２波長発振する中赤外量子カスケードレーザ（Quantum Cascade Laser：ＱＣＬ）内における差周波発生（DifferentialFrequency Generation：ＤＦＧ）によってテラヘルツ波を出力するＤＦＧ−ＱＣＬ光源である。量子カスケードレーザ光源１は、半導体素子２と、該半導体素子２が接続されたサブマウント１００とを含んで構成されている。半導体素子２は、エピサイドダウン組立によりサブマウント１００に接続されている（詳細は後述）。以下では、量子カスケードレーザ光源１の製造方法について、図２〜図７を参照して説明する。量子カスケードレーザ光源１の製造工程では、結晶成長面側プロセス、仮接合工程、ダイシング工程、及び組立工程が順次行われる。結晶成長面プロセスによって、電極パターンが形成された半導体素子８（図３（ｃ）参照）が形成され、仮接合工程によって、基板が張り替えられた半導体素子９（図４（ｄ）参照）が形成され、ダイシング工程によって、チップ化された半導体素子２（図６参照）が形成され、組立工程によって、サブマウント１００に半導体素子２が接続された量子カスケードレーザ光源１が形成される。
【００１９】
図２及び図３を参照して、量子カスケードレーザ光源１の製造工程のうち、結晶成長面側プロセスについて説明する。結晶成長面側プロセスは、Ｆｅドープ（半絶縁）リン化インジウム単結晶基板上における結晶成長を経て、結晶成長面側に電極が形成された半導体素子を形成する工程である。図２（ａ）〜図２（ｄ）及び図３（ａ）〜図３（ｃ）は、結晶成長面側プロセスを時系列で示している。なお、図２（ａ）〜図２（ｄ）及び図３（ａ）〜図３（ｃ）では、半導体素子の１チップに対応する領域のみ図示しているが、実際には、結晶成長面側プロセスは、図５に示すような、複数チップに対応する領域を有する板状部材単位に実施される。
【００２０】
結晶成長面側プロセスでは、最初に、半導体積層体２０（詳細には、半導体積層体２０が成長したウェハ）を準備する（図２（ａ）参照）。半導体積層体２０は、半導体基板としてＦｅドープ（半絶縁）リン化インジウム（Indium Phosphide：ＩｎＰ）単結晶基板２１を有する。更に、半導体積層体２０では、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１上に、厚さ２５０ｎｍの下部コンタクト層であるインジウムガリウムヒ化物（Indium Gallium Arsenide：ＩｎＧａＡｓ）電流拡散層２２（ｎ＝１．５×１０１８ｃｍ−３）、厚さ５μｍの下部ＩｎＰクラッド層２３（下部クラッド層）、厚さ２５０ｎｍの下部ＩｎＧａＡｓガイド層２４（下部ガイド層）、単位積層体が多段に積層された活性層２５、及び、厚さ２５０ｎｍの上部ＩｎＧａＡｓガイド層２６（上部ガイド層）が順次積層されている。以下の説明における結晶成長は、例えば有機金属気相成長（Metal Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法又は分子線エピキタシー（Molecular Beam Epitaxy：ＭＢＥ）法により行われる。なお、以下の説明における結晶成長面とは、半導体積層体２０における結晶成長が行われる側の面であり、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１が設けられた側の反対側の面である。
【００２１】
次に、上部ＩｎＧａＡｓガイド層２６に回析格子を形成する。取得するテラヘルツ波ωＴＨｚは活性層２５内で生成されるω１と回析格子の周期によって選択されたω２の差周波により決定される。例えば上部ＩｎＧａＡｓガイド層２６に深さ１５０ｎｍの回析格子を形成する。
【００２２】
次に、半導体積層体２０にリッジ部３０を形成する（図２（ｂ）参照）。詳細には、半導体積層体２０において部分的にエッチングを行い、該エッチングにより下部ＩｎＰクラッド層２３が露出した一対の第１掘り込み部４１，４２と、該一対の第１掘り込み部４１，４２に挟まれるように形成されたリッジ部３０（エッチングされていない突部）とを形成する。エッチングは、例えばドライエッチング又はウェットエッチング、或いはその両方により行われる。当該エッチングは、少なくとも、上部ＩｎＧａＡｓガイド層２６、活性層２５、及び下部ＩｎＧａＡｓガイド層２４を貫通するように行われ、下部ＩｎＰクラッド層２３内、又は、下部ＩｎＧａＡｓガイド層２４及び下部ＩｎＰクラッド層２３の界面まで行われる。
【００２３】
次に、一対の第１掘り込み部４１，４２において、リッジ部３０の側面を覆うようにＦｅドープＩｎＰ層２７を成長させる（図２（ｃ）参照）。ＦｅドープＩｎＰ層２７は、少なくとも活性層２５の側面を覆うように厚さ２．５μｍ程度成長させる。なお、ＦｅドープＩｎＰ層２７がリッジ部３０の上部（上部ＩｎＧａＡｓガイド層２６の上部）にまで成長することを抑制すべく、リッジ部３０の上部をマスクでカバーしておく必要がある。
【００２４】
次に、ＦｅドープＩｎＰ層２７の成長後において、上述したマスクを除去すると共に、第１掘り込み部４１，４２及びリッジ部３０を含む全面に、厚さ５μｍの上部ＩｎＰクラッド層２８及び厚さ２５０ｎｍの上部コンタクト層であるＩｎＧａＡｓコンタクト層２９（ｎ＝５×１０１８ｃｍ−３）を成長させる（図２（ｄ）参照）。
【００２５】
次に、半導体積層体２０に一対のチャネル構造５１，５２（第２掘り込み部）を形成する（図３（ａ）参照）。詳細には、リッジ部３０の両側である一対の第１掘り込み部４１，４２それぞれにおいて部分的にエッチングを行い、該エッチングによりＩｎＧａＡｓ電流拡散層２２が露出したチャネル構造５１，５２と、リッジ部３０との間にチャネル構造５１，５２を挟むように形成された周縁部６１，６２（エッチングされていない突部）とを形成する。より詳細には、一対の第１掘り込み部４１，４２それぞれに対応するチャネル構造５１，５２を、リッジ部３０を挟んで対称となる位置（リッジ部３０の中心から見て左右対称となる位置）に形成する。チャネル構造５１，５２は、例えば、幅７０μｍで形成されており、リッジ部３０の中心から１００μｍ離れた位置から１７０μｍ離れた位置にまで形成されている。周縁部６１，６２の幅は、例えばチャネル構造５１，５２の幅と同程度か、やや大きくされる。チャネル構造５１，５２を形成するエッチングは、少なくともＩｎＧａＡｓコンタクト層２９、上部ＩｎＰクラッド層２８、ＦｅドープＩｎＰ層２７、及び下部ＩｎＰクラッド層２３を貫通するように行われる。ＩｎＧａＡｓコンタクト層２９のエッチングは、例えば、燐酸、過酸化水素水、及び水により行われる。更に、上部ＩｎＰクラッド層２８、ＦｅドープＩｎＰ層２７、及び下部ＩｎＰクラッド層２３のエッチングは、塩酸系エッチャントによる選択エッチングにより行われる。なお、ＩｎＧａＡｓ電流拡散層２２の界面又はＩｎＧａＡｓ電流拡散層２２内においてエッチングを停止できれば、その他のエッチャント又はドライエッチングが行われてもよい。
【００２６】
次に、結晶成長面側の全面に厚さ３００ｎｍのＳｉＮ絶縁膜７１を成膜した後に、リッジ部３０におけるＩｎＧａＡｓコンタクト層２９の一部の領域（例えば中心の領域）である第１領域２９ａ、及び、チャネル構造５１，５２におけるＩｎＧａＡｓ電流拡散層２２の一部の領域である第２領域２２ａのみＳｉＮ絶縁膜７１を除去する（図３（ｂ）参照）。すなわち、第１領域２９ａ及び第２領域２２ａを除いてＳｉＮ絶縁膜７１を形成する。
【００２７】
次に、リッジ部３０の上部、及び、両サイドのチャネル構造５１，５２をそれぞれ覆うように、電極パターン８１，８２を形成する（図３（ｃ）参照）。詳細には、第１領域２９ａに接するようにリッジ部３０の上部において電極パターン８１（第１電極）を形成すると共に、第２領域２２ａに接するように両サイドのチャネル構造５１，５２において電極パターン８２（第２電極）を形成する。電極パターン８２は、チャネル構造５１，５２の溝形状に沿って形成されると共に、両端（上端）部分が周縁部６１，６２の表面、及びリッジ部３０の表面にまで到達している。すなわち、第２領域２２ａに接する電極パターン８２は、周縁部６１，６２を覆うＳｉＮ絶縁膜７１に沿って周縁部６１，６２の表面まで形成されている。電極パターン８１，８２は、ＳｉＮ絶縁膜７１を介して互いに電気的に絶縁されている。電極パターン８１，８２は、例えば電極用のＡｕである。電極パターン８１，８２としてＡｕが採用されることにより、半導体素子の機械的強度を向上させることができる。結晶成長面側に電極パターン８１，８２を形成し、電極パターンを３か所に分離することにより、結晶成長面側から電流注入及び電圧印加を行うことができる。以上の結晶成長面側プロセスにより、結晶成長面側に電極パターン８１，８２が形成された半導体素子８が形成される。
【００２８】
図４を参照して、量子カスケードレーザ光源１の製造工程のうち、結晶成長面側プロセス完了後の仮接合工程について説明する。仮接合工程は、半導体素子８を支持基板に仮接合した後に、半導体素子８のＦｅドープ（半絶縁）ＩｎＰ単結晶基板２１をシリコン（Silicone：Ｓｉ）基板に張り替える工程である。図４（ａ）〜図４（ｄ）は、仮接合工程を時系列で示している。なお、図４（ａ）〜図４（ｄ）では、半導体素子の１チップに対応する領域のみ図示しているが、実際には、仮接合工程は、図５に示すような、複数チップに対応する領域を有する板状部材単位に実施される。
【００２９】
仮接合工程では、最初に、半導体素子８における電極パターン８１，８２が形成された側である結晶成長面側を支持基板９１に固定する（図４（ａ）参照）。詳細には、結晶成長面及び支持基板９１の接合面の少なくともいずれか一方に、仮接合用ワックス９２を塗布した状態で、支持基板９１に対して半導体素子８の結晶成長面を押し付けることにより、支持基板９１に結晶成長面（すなわち半導体素子８）を固定する。
【００３０】
次に、支持基板９１に固定された半導体素子８のＦｅドープ（半絶縁）ＩｎＰ単結晶基板２１を除去する（図４（ａ）及び図４（ｂ）参照）。詳細には、まず、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１を、粒径３μｍの研磨粉にて残り厚さ５０μｍ程度まで研磨する。その後、残り厚さ５０μｍのＦｅドープ（半絶縁）ＩｎＰ単結晶基板２１を、塩酸及び過酸化水素を１対１とした溶液によりエッチングし、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１を完全に除去して、ＩｎＧａＡｓ電流拡散層２２を露出させる。
【００３１】
次に、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１が除去された面にＳｉ基板９３を固定する（図４（ｃ）参照）。詳細には、例えば１ｋΩ・ｃｍ以上のＦＺ（Floating Zone）−Ｓｉ基板９３を準備し洗浄した後に、該Ｓｉ基板９３に接合用樹脂９４をスピンコーティングで塗布し、１００℃に加熱したホットプレートで１分程度ベークを行う。更に、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１が除去されたことにより露出したＩｎＧａＡｓ電流拡散層２２に、Ｓｉ基板９３における接合用樹脂９４が塗布された面を張り合わせ、３ＭＰａ程度の加重を加えながら２００℃で１５分間加熱を行う。なお、接合用樹脂９４は、活性層２５内で発生するテラヘルツ波の波長に対して透過するものであればよく、例えば、透過率が８０％以上であってＩｎＰに屈折率が近いもの、加熱後の膜厚が２００ｎｍ以下となるもの等が用いられる。具体的には、接合用樹脂９４としては、例えばＣＹＣＬＯＴＥＮＥ樹脂が用いられる。
【００３２】
次に、上記加熱によってＳｉ基板９３がＩｎＧａＡｓ電流拡散層２２に固定された後に、支持基板９１を剥離すると共に、結晶成長面に残った仮接合用ワックス９２を除去する（図４（ｄ）参照）。以上の仮接合工程により、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１に替えてＳｉ基板９３が張り合わされた半導体素子９が形成される。
【００３３】
図５及び図６を参照して、量子カスケードレーザ光源１の製造工程のうち、仮接合工程完了後のダイシング工程について説明する。ダイシング工程は、半導体素子９をチップ化する工程である。図５は、ダイシング前の半導体素子９を示す平面図である。図６はチップ化された半導体素子２を示す概略斜視図である。上述した支持基板９１を剥離する工程後において、図５に示す切断ラインＣＬに沿ってステルスダイシングを行うことにより、複数のチップに対応する領域（チップ対応領域ＣＥ）を有する板状部材である半導体素子９をチップ化し、チップ化された半導体素子２（図６参照）を形成する。切断ラインＣＬは、隣り合うチップ対応領域ＣＥ間に延びており、より詳細には、隣り合うチップ対応領域ＣＥの電極パターン８２間に形成されている。ステルスダイシングでは、まず、ステルスダイシング（Stealth laser dicing：ＳＤ）層の形成を行う。具体的には、結晶成長面側にダメージを与えないように、Ｓｉ基板９３側にダイシングテープを貼り付け、ダイシングテープ側から切断ラインＣＬに沿ってレーザを照射する。レーザの照射は、例えば波長１３４２ｎｍ、パルス幅９０ｎｍのレーザを用いて、加工速度４００ｍｍ／ｓで行われる。これにより、Ｓｉ基板９３内にＳＤ層が形成される。そして、形成したＳＤ層を起点として半導体素子９の表裏面に向かって上下に垂直なクラックを発生させることにより、半導体素子９が内部から割断される。ＳＤ層を、Ｓｉ基板９３内におけるＩｎＧａＡｓ電流拡散層２２に近い領域（例えばＩｎＧａＡｓ電流拡散層２２から４０μｍ程度離間した領域）に形成し、その後２００μｍの間隔でＳＤ層形成することにより、結晶成長面に傷やカケを発生させることなくダイシングすることができる。なお、レーザ照射時には、加工深さに応じてＬＣＯＳを使用して任意に収差補正を行っている。
【００３４】
図７を参照して、量子カスケードレーザ光源１の製造工程のうち、ダイシング工程完了後の組立工程について説明する。組立工程は、チップ化された半導体素子２をエピサイドダウン組立によりサブマウント１００に接続し、量子カスケードレーザ光源１を形成する工程である。図７は、エピサイドダウン組立によりサブマウント１００に接続された半導体素子２を示す正面図である。上述したチップ化する工程後において、図７に示すサブマウント１００を準備し、エピサイドダウン組立によりサブマウント１００に半導体素子２を接続する。サブマウント１００には、半導体素子２の電極パターン８１に対応する金属部分１０１（第３電極）と、該金属部分１０１の両側に設けられ、半導体素子２の電極パターン８２に対応する金属部分１０２とが設けられている。そして、サブマウント１００の金属部分１０１，１０２が形成された面と、半導体素子２の電極パターン８１，８２が形成された面とを対向させ、金属部分１０１に電極パターン８１が接触し、金属部分１０２に電極パターン８２が接触するように、エピサイドダウン組立によりサブマウント１００に半導体素子２を接続する。以上により、サブマウント１００に半導体素子２が接続され、量子カスケードレーザ光源１が製造される。
【００３５】
続いて、上述した量子カスケードレーザ光源１の製造方法の作用効果について説明する。
【００３６】
室温動作可能な小型テラヘルツ光源として、２波長発振する中赤外量子カスケードレーザ内における差周波発生によってテラヘルツ波を出力するＤＦＧ−ＱＣＬ光源が知られている。ＤＦＧ−ＱＣＬ光源では、活性層内で生成されたテラヘルツ波がＦｅドープ（半絶縁）ＩｎＰ単結晶基板内部に吸収されることにより、テラヘルツ波の出力が数μＷ程度と極端に小さくなってしまうことが問題となる。このような問題に対して、例えば、チェレンコフ位相整合を適用する方法がある。この方法は、屈折率分散によってテラヘルツ波が半導体素子から斜め方向に放出されることに着目し、半導体素子の端面を２０°〜３０°に研磨することにより、テラへルツの取り出し効率を向上させるものである。しかしながら、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板の吸収量が大きいことから、当該方法によっても、十分な出力を確保することができない。また、当該方法では、チップ化した半導体素子１つ１つに対して、端面部分を研磨する必要があることから、作業が煩雑となり半導体素子の量産に適していない。
【００３７】
更に別の方法として、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板を除去すると共に、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板に替えて、テラヘルツ波の吸収量が少ないＳｉ基板を張り合わせることによりテラヘルツ波の取り出し効率を向上させる方法がある。このような方法によれば、テラヘルツ波の取り出し効率を大きく向上させることができる。ここで、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板が除去された半導体素子は、極めて薄い構造となるため、その後のＳｉ基板の張り合わせ等における外力に耐えることができない（十分な強度を有さない）場合がある。また、図８の比較例に示すように、Ｓｉ基板２９４が張り合わされた半導体素子２０２においては、結晶成長面側（Ｓｉ基板２９４が張り合わされない側）に電極を設ける必要があるところ、上部コンタクト層であるＩｎＧａＡｓコンタクト層２２９の露出部分と、下部コンタクト層であるＩｎＧａＡｓ電流拡散層２２２の露出部分とは例えば１０μｍ程度の高低差がある。このような構成においては、通常、ＩｎＧａＡｓコンタクト層２２９に対応するリッジ部２３０のみが突出した形状となる。このため、半導体素子２０２は、Ｓｉ基板張り替え時の支持基板との固定面においてリッジ部２３０とそれ以外の部分との凸凹が大きくなり、支持基板に強固に固定することができず、ヒビや割れが生じやすくなってしまう。
【００３８】
上述した課題を解決すべく、本実施形態に係る量子カスケードレーザ光源１の製造方法は、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１上に、ＩｎＧａＡｓ電流拡散層２２、下部ＩｎＰクラッド層２３、下部ＩｎＧａＡｓガイド層２４、活性層２５、及び、上部ＩｎＧａＡｓガイド層２６が順次積層された半導体積層体２０を準備する工程と、半導体積層体２０において、部分的にエッチングを行い、該エッチングにより下部ＩｎＰクラッド層２３が露出した一対の第１掘り込み部４１，４２と、該一対の第１掘り込み部４１，４２に挟まれるように形成されたリッジ部３０とを形成する工程と、第１掘り込み部４１，４２においてＦｅドープＩｎＰ層２７が成長し、更に、第１掘り込み部４１，４２及びリッジ部３０において上部ＩｎＰクラッド層２８及びＩｎＧａＡｓコンタクト層２９が成長した後に、一対の第１掘り込み部４１，４２それぞれにおいて、部分的にエッチングを行い、該エッチングによりＩｎＧａＡｓ電流拡散層２２が露出したチャネル構造５１，５２と、リッジ部３０との間にチャネル構造５１，５２を挟むように形成された周縁部６１，６２とを形成する工程と、リッジ部３０におけるＩｎＧａＡｓコンタクト層２９の一部の領域である第１領域２９ａ、及び、チャネル構造５１，５２におけるＩｎＧａＡｓ電流拡散層２２の一部の領域である第２領域２２ａを除いてＳｉＮ絶縁膜７１を形成した後に、第１領域２９ａに接するように電極パターン８１を形成すると共に、第２領域２２ａに接するように電極パターン８２を形成し、半導体素子８を形成する工程と、半導体素子８における電極パターン８１及び電極パターン８２が形成された側である結晶成長面側を支持基板９１に固定する工程と、支持基板９１に固定された半導体素子８のＦｅドープ（半絶縁）Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１を除去する工程と、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１が除去された面にＳｉ基板９３を固定する工程と、Ｓｉ基板９３が固定された後に支持基板９１を剥離する工程と、を備える。
【００３９】
本実施形態に係る量子カスケードレーザ光源１の製造方法では、半導体素子８の形成後において、支持基板９１に固定された半導体素子８のＦｅドープ（半絶縁）ＩｎＰ単結晶基板２１が除去され、該Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１に替えてＳｉ基板９３が張り合わされている。このように、テラヘルツ波を吸収しやすいＦｅドープ（半絶縁）ＩｎＰ単結晶基板２１に替えて、テラヘルツ波を吸収しにくい（波長３ＴＨｚにおいてＦｅドープ（半絶縁）ＩｎＰ単結晶基板の約１／１００の吸収量である）Ｓｉ基板９３が張り合わされることにより、チェレンコフ位相整合を適用して量子カスケードレーザ光源１において、テラヘルツ波の取り出し効率を向上させることができる。この場合、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板と同様に屈折率分散によってテラヘルツ波が半導体素子から斜め方向に放出されるが、Ｓｉ基板の屈折率はＩｎＰよりも小さいため、研磨することなくテラヘルツ波の出力を取りだすことが可能である。テラヘルツ波は半導体と空気の界面において約４０°、Ｓｉ基板９３の方向に屈折されて放射される。Ｓｉ基板９３を用いた構成におけるテラヘルツ波の出力は、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板を用いる場合と比較して、５〜８倍大きくなる。
【００４０】
そして、量子カスケードレーザ光源１の製造方法では、リッジ部３０の両側に周縁部６１，６２が設けられた半導体素子９が形成される。周縁部６１，６２は、下部ＩｎＰクラッド層２３が露出した第１掘り込み部４１，４２においてドープ層が成長すると共に上部ＩｎＰクラッド層２８及びＩｎＧａＡｓコンタクト層２９が成長することにより形成された部分である。このため、周縁部６１，６２は、同じくＩｎＰクラッド層２８及びＩｎＧａＡｓコンタクト層２９が成長することにより形成されたリッジ部３０と同様に、ある程度の高さを有することとなる（図３（ｃ）等参照）。このことで、半導体素子は、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１が除去された状態においても、従来と比較して厚みが増した構成となり（図４（ｂ）参照）、強度が向上する。また、半導体素子は、周縁部６１，６２を有していることによって、支持基板９１との固定面においてリッジ部３０とそれ以外の部分との凸凹が小さくなり、従来と比較して支持基板９１に密着して強固に固定し易くなる（図４（ｂ）等参照）。以上より、本実施形態の製造方法によれば、十分な強度を担保しながらテラヘルツ波の高い取り出し効率を実現する量子カスケードレーザ光源１が製造される。
【００４１】
更に、本実施形態の製造方法では、ＩｎＧａＡｓ電流拡散層２２が露出した第２領域２２ａが、リッジ部３０の両側に形成されており、且つ、周縁部６１，６２及びリッジ部３０の間の領域（すなわち、リッジ部３０に近接した領域）に形成されている（図３（ｂ）等参照）。このため、本発明では、ＩｎＧａＡｓ電流拡散層２２に接する電極パターン８２が、活性層２５を挟むように活性層２５の両側に形成されるとともに、活性層２５に近接した領域に形成されることとなる（図３（ｃ）等参照）。コンタクト層と接する電極が活性層の片側のみに形成された場合や、活性層から大きく離間して形成された場合には、電圧降下が大きくなり電気的な特性が悪化してしまう。この点、上述したように、本実施形態の製造方法では、下部コンタクト層であるＩｎＧａＡｓ電流拡散層２２に接する電極パターン８２が、活性層２５を挟むように活性層２５の両側に形成されるとともに、活性層２５に近接した領域に形成されているため、電圧降下が抑制される。
【００４２】
また、本実施形態の製造方法では、上述した支持基板９１を剥離する工程（図４（ｄ）参照）を含む仮接合工程後において、図５に示すような所定の切断ラインＣＬに沿ってステルスダイシングを行うことにより、半導体素子９をチップ化し、チップ化された半導体素子２（図６参照）を形成する工程を更に備えている。ステルスダイシングでは、切断対象が内部から割断されるため、ダイシングブレード等を用いて外部から切断される場合と比較して、切断対象を傷つけることなく高速に分離することができる。切断ラインＣＬに沿ってステルスダイシングが行われることにより、チップ化された半導体素子２の結晶成長面等における傷又は欠け等が防止され、当該傷等が生じた場合に問題となるテラヘルツ波の出力低下が抑制されると共に、ダイシングによるチップ化が高速化される。
【００４３】
また、本実施形態の製造方法では、半導体素子８を形成する工程において、第２領域２２ａに接する電極パターン８２を、周縁部６１，６２を覆うＳｉＮ絶縁膜７１に沿って周縁部６１，６２の表面まで形成し（図３（ｃ）参照）、金属部分１０１と、該金属部分１０１の両側に設けられた金属部分１０２とが設けられたサブマウント１００を準備する工程と（図７参照）、ダイシング工程後において、サブマウント１００の金属部分１０１及び金属部分１０２が形成された面と、半導体素子２の電極パターン８１及び電極パターン８２が形成された面とを対向させ、金属部分１０１に電極パターン８１が接触し、金属部分１０２に電極パターン８２が接触するように、エピサイドダウン組立によりサブマウント１００に半導体素子２を接続する工程と（図７参照）、を更に備えている。
【００４４】
従来の製造方法により製造された量子カスケードレーザ光源の半導体素子では、上述したように、上部コンタクト層に対応するリッジ部分のみが突出しており、上部コンタクト層の露出部分に接触する電極と、下部コンタクト層の露出部分に接触する電極とは高低差があり、電極が形成された面の凹凸が大きい構成（電極パターンが複雑な構成）となる。このような半導体素子は、サブマウントに対して、互いの電極を接触させるようにエピサイドダウン組立により接続されることが困難である。例えば上述した比較例に係る図８の半導体素子２０２では、支持基板に対して張り合わされる際の結晶成長面側のデバイス構造を保護する用途で突出したレジスト部２５０が形成されているが、当該レジスト部が残存していることによって、エピサイドダウン組立がより困難となっている。この点、本実施形態の製造方法では、リッジ部３０の両側に形成された周縁部６１，６２がリッジ部３０と同程度の高さを有しており、且つ、第２領域２２ａに接する電極パターン８２が周縁部６１，６２の表面にまで形成されているため、リッジ部３０に形成された電極パターン８１と周縁部６１，６２（及びリッジ部３０）に形成された電極パターン８２との高さを同程度とすることができる（図３（ｃ）等参照）。このことにより、図７に示すように、サブマウント１００の金属部分１０１に対して電極パターン８１、金属部分１０２に対して電極パターン８２を接触させるようにして、エピサイドダウン組立により、半導体素子２とサブマウント１００とを接続させることができる。エピサイドダウン組立により半導体素子２とサブマウント１００とが接続されることによって、半導体素子２からの発熱を効率良くサブマウント１００に逃がすことができ、半導体素子２は、より高温環境下での動作や、発熱負荷の大きい、高いデューティーサイクル動作又は連続動作が可能になる。
【００４５】
また、本実施形態の製造方法では、チャネル構造５１，５２と周縁部６１，６２とを形成する工程において、一対の第１掘り込み部４１，４２それぞれに対応するチャネル構造５１，５２を、リッジ部３０を挟んで対称となる位置に形成する（図３（ａ）等参照）。これにより、活性層２５からの離間距離が両側の電極パターン８２で同程度となり（図３（ｃ）等参照）、電圧降下がより好適に抑制される。
【００４６】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されない。例えば、実施形態では、接合用樹脂９４によってＩｎＧａＡｓ電流拡散層２２とＳｉ基板９３とを接合するとして説明したが、活性化接合又は加圧等の直接接合により当該接合を行うこととしてもよい。
【００４７】
また、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１を完全に除去してＩｎＧａＡｓ電流拡散層２２を露出させるとして説明したがこれに限定されず、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板を薄く残した状態で、Ｓｉ基板が接合されてもよい。ただし、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板におけるテラヘルツ波の吸収（自由キャリア吸収）を抑制する観点から、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板は１５０μｍ以下まで薄くされることが好ましい。
【００４８】
また、ステルスダイシングにより半導体素子９をダイシングするとして説明したがこれに限定されず、一般的なダイシングブレードによってダイシングが行われてもよい。
【００４９】
また、エピサイドダウン組立により半導体素子２がサブマウント１００に接続されるとして説明したがこれに限定されず、例えばワイヤドロップ等により半導体素子がサブマウントに接続されるものであってもよい。
【００５０】
また、Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板２１上の構成として、ＩｎＧａＡｓ電流拡散層２２、下部ＩｎＰクラッド層２３、下部ＩｎＧａＡｓガイド層２４、活性層２５、及び、上部ＩｎＧａＡｓガイド層２６が順次積層された構成を説明したが、これに限定されず、例えば、活性層２５は様々な形態を用いてよい。具体的には、単位積層体が多段に積層された活性層２５に２種類若しくはそれ以上の単位積層体を用いた活性層を用いてもよい。また、上部ＩｎＧａＡｓガイド層２６に回析格子を形成する際、２種類のグレーティングや２種類がミックスされたグレーティングパターンを用いて、ポンプ光ω１及びω２に対応する周波数を発生させてもよい。この場合、得られるＴＨｚスペクトルはシングルモードとなる。また、ファブリペロ動作において発振スペクトル幅が１ＴＨｚ以上に広がった場合もその差周波によってテラヘルツ波を生じさせることが可能であり、上部ＩｎＧａＡｓガイド層２６に回折格子を形成する必要はない。この場合、得られるテラヘルツ出力は回折格子を形成したものと比べ低くなる。
【符号の説明】
【００５１】
１…量子カスケードレーザ光源、２，８，９…半導体素子、２０…半導体積層体、２１…Ｆｅドープ（半絶縁）ＩｎＰ単結晶基板（リン化インジウム基板）、２２…ＩｎＧａＡｓ電流拡散層（下部コンタクト層）、２２ａ…第２領域、２３…下部ＩｎＰクラッド層（下部クラッド層）、２４…下部ＩｎＧａＡｓガイド層（下部ガイド層）、２５…活性層、２６…上部ＩｎＧａＡｓガイド層（上部ガイド層）、２７…ＦｅドープＩｎＰ層（ドープ層）、２８…上部ＩｎＰクラッド層（上部クラッド層）、２９…ＩｎＧａＡｓコンタクト層（上部コンタクト層）、２９ａ…第１領域、３０…リッジ部、４１，４２…第１掘り込み部、５１，５２…チャネル構造（第２掘り込み部）、６１，６２…周縁部、７１…ＳｉＮ絶縁膜（絶縁膜）、８１…電極パターン（第１電極）、８２…電極パターン（第２電極）、９１…支持基板、９３…Ｓｉ基板（シリコン基板）、１００…サブマウント、１０１…金属部分（第３電極）、１０２…金属部分（第４電極）、ＣＬ…切断ライン。
【図１】
2019047065.tif 000003
【図２】
2019047065.tif 000004
【図３】
2019047065.tif 000005
【図４】
2019047065.tif 000006
【図５】
2019047065.tif 000007
【図６】
2019047065.tif 000008
【図７】
2019047065.tif 000009
【図８】
2019047065.tif 000010