(57)【要約】 【課題】短時間で高精度に周波数をロックさせることができるようにする。【解決手段】周波数ロック回路は、第１クロック信号に同期化した第２クロック信号の１周期に含まれる第１クロック信号の周期数をカウントする周波数カウンタと、周波数カウンタでカウントされた周期数と、予め定めた基準周期数と、の比較結果に基づいて、周波数出力コードを生成するコード生成器と、周波数出力コードに応じた周波数の発振信号を生成する発振器と、を備える。コード生成器は、周波数カウンタのカウント値が初期値から基準周期数に到達するまでの間に、周波数出力コードの変化値を複数通りに変化させる。【選択図】図１
2019047209.tif 000002
【特許請求の範囲】
【請求項１】
第１クロック信号に同期化した第２クロック信号の１周期に含まれる前記第１クロック信号の周期数をカウントする周波数カウンタと、
前記周波数カウンタでカウントされた周期数と、予め定めた基準周期数と、の比較結果に基づいて、周波数出力コードを生成するコード生成器と、
前記周波数出力コードに応じた周波数の発振信号を生成する発振器と、を備え、
前記コード生成器は、前記周波数カウンタのカウント値が初期値から前記基準周期数に到達するまでの間に、前記周波数出力コードの変化値を複数通りに変化させる、周波数ロック回路。
【請求項２】
前記コード生成器は、前記周波数カウンタでカウントされた周期数が所定値変化する間の前記周波数出力コードの変化値に基づいて、線形外挿により、前記基準周期数に対応する周波数出力コードを生成する、請求項１に記載の周波数ロック回路。
【請求項３】
前記コード生成器は、前記周波数カウンタでカウントされた周期数が１だけ変化する前後の前記周波数出力コードの変化値に基づいて、線形外挿により、前記基準周期数に対応する周波数出力コードを生成する、請求項２に記載の周波数ロック回路。
【請求項４】
前記コード生成器は、前記周波数カウンタでカウントされた周期数が前記基準周期数を初めて超えるまでは、前記周波数出力コードの変化値の大きさを漸次に大きくし、前記周波数カウンタでカウントされた周期数が前記基準周期数を初めて超えた場合には、前記周波数出力コードを最小変化値ごとに変化させる、請求項１に記載の周波数ロック回路。
【請求項５】
前記コード生成器は、前記周波数カウンタでカウントされた周期数が前記基準周期数を初めて超えるまでは、前記周波数出力コードの変化値の大きさを指数関数的に大きくし、前記周波数カウンタでカウントされた周期数が前記基準周期数を初めて超えた場合には、前記周波数出力コードを最小変化値ごとに変化させる、請求項４に記載の周波数ロック回路。
【請求項６】
前記コード生成器は、前記周波数カウンタでカウントされた周期数が前記基準周期数を初めて超えるまでは、前記周波数出力コードを第１変化値ごとに変化させ、前記周波数カウンタでカウントされた周期数が前記基準周期数を初めて超えた後は、前記周波数出力コードを前記第１変化値よりも小さい第２変化値ごとに変化させる、請求項１に記載の周波数ロック回路。
【請求項７】
前記第２変化値は、前記周波数出力コードの最小変化値である、請求項６に記載の周波数ロック回路。
【請求項８】
発振信号の周波数をロックさせる周波数ロック回路と、
前記発振信号の位相をロックさせる位相ロック回路と、を備え、
前記周波数ロック回路は、
第１クロック信号に同期化した第２クロック信号の１周期に含まれる前記第１クロック信号の周期数をカウントする周波数カウンタと、
前記周波数カウンタでカウントされた周期数と、予め定めた基準周期数と、の比較結果に基づいて、周波数出力コードを生成するコード生成器と、
前記周波数出力コードに応じた周波数で、かつ前記位相ロック回路の出力信号に応じた位相の前記発振信号を生成する発振器と、を備え、
前記コード生成器は、前記周波数カウンタのカウント値が初期値から前記基準周期数に到達するまでの間に、前記周波数出力コードの変化値を複数通りに変化させる、クロックデータリカバリ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、周波数ロック回路及びクロックデータリカバリ回路に関する。
【背景技術】
【０００２】
高速シリアルデータを受信する受信回路は、シリアルデータの区切り(エッジ)を検出してクロック信号とデータを抽出するクロックデータリカバリ回路（以下、ＣＤＲ回路）を備えている。ＣＤＲ回路は、周波数ロック回路と位相ロック回路を備えている。周波数ロック回路は、デジタル制御発振器が生成した発振信号を帰還させて、発振信号の周波数をロックさせる。より詳細には、周波数ロック回路は、基準信号の１周期の間に含まれる、上述した発振信号の周期数をカウントして、そのカウントされた周期数が予め定めた基準周期数に一致するまで、周波数出力コードを更新する。
【０００３】
ところが、基準信号の１周期の間に含まれる発振信号の周期数は、発振信号の例えば立ち上がりエッジの数で数えるため、基準信号の１周期の間にぎりぎり立ち上がりエッジが含まれる場合や、逆にぎりぎり立ち上がりエッジが含まれない場合などがあり、カウントされる周期数が±１変動してしまう。
【０００４】
また、周波数ロックの精度を向上させるには、発振信号の周波数に対して基準信号の周波数をできるだけ低くするのが望ましいが、発振信号の周波数に対して基準信号の周波数を低くするほど、周波数がロックするまでに要する時間が長くなってしまう。このように、従来は、周波数のロックに要する時間と周波数ロックの精度はトレードオフの関係にあると言われていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−８８９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、短時間で高精度に周波数をロックさせることができる周波数ロック回路及びクロックデータリカバリ回路を提供することである。
【課題を解決するための手段】
【０００７】
本実施形態によれば、第１クロック信号に同期化した第２クロック信号の１周期に含まれる前記第１クロック信号の周期数をカウントする周波数カウンタと、
前記周波数カウンタでカウントされた周期数と、予め定めた基準周期数と、の比較結果に基づいて、周波数出力コードを生成するコード生成器と、
前記周波数出力コードに応じた周波数の発振信号を生成する発振器と、を備え、
前記コード生成器は、前記周波数カウンタのカウント値が初期値から前記基準周期数に到達するまでの間に、前記周波数出力コードの変化値を複数通りに変化させる、周波数ロック回路が提供される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態による周波数ロック回路を備えたＣＤＲ回路の概略構成を示すブロック図。
【図２】ＤＣＯの発振信号である第１クロック信号と同期化部の出力信号である第２クロック信号とのタイミング波形図。
【図３】周波数出力コードと周期数が時間に応じて変化する様子を示す図。
【図４】図３の一部を拡大した図。
【図５】周波数出力コードと周期数の対応関係を示す図。
【図６】周期数と周波数出力コードが変化する時間間隔を模式的に示す図。
【図７】一比較例によるコード生成器の動作を説明する図。
【図８】一比較例における周波数出力コードと周期数の対応関係を示す図。
【図９】第１の実施形態によるコード生成器の処理動作を示すフローチャート。
【図１０】第２の実施形態によるコード生成器の処理動作を示すフローチャート。
【図１１】第３の実施形態によるコード生成器の処理動作を示すフローチャート。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施の形態について説明する。なお、本件明細書と添付図面においては、理解のしやすさと図示の便宜上、一部の構成部分を省略、変更または簡易化して説明および図示しているが、同様の機能を期待し得る程度の技術内容も、本実施の形態に含めて解釈することとする。
【００１０】
（第１の実施形態）
図１は第１の実施形態による周波数ロック回路１を備えたＣＤＲ（Clock data Recovery：クロックデータリカバリ）回路２の概略構成を示すブロック図である。図１のＣＤＲ回路２は、周波数ロック回路１の他に、位相ロック回路３を備えている。
【００１１】
周波数ロック回路１は、ＤＣＯ（Digital Controlled Oscillator）４の発振信号の周波数をロックする制御を行う。周波数ロック回路１は、同期化部５と、周波数カウンタ６と、コード生成器７とを有する。
【００１２】
同期化部５は、固定周波数の基準クロック信号ＣＫＲＥＦをＤＣＯ４の発振信号（第１クロック信号とも呼ぶ）ＣＫＶで同期化した第２クロック信号ＣＫＲを生成する。基準クロック信号ＣＫＲＥＦは、例えば不図示のコントローラから供給される信号であり、ＤＣＯ４の発振信号とは非同期である。そこで、同期化部５にて基準クロック信号ＣＫＲＥＦを発振信号に同期化する処理が行われる。なお、本実施形態では、基準クロック信号ＣＫＲＥＦの周波数よりもＤＣＯ４の発振信号の周波数の方が速いことを想定している。これにより、基準クロック信号ＣＫＲＥＦを発振信号（第１クロック信号）に同期化させることが可能となる。
【００１３】
周波数カウンタ６は、第１クロック信号に同期化した第２クロック信号ＣＫＲの１周期に含まれる第１クロック信号の周期数をカウントする。本実施形態では、第２クロック信号ＣＫＲの１周期の中に、第１クロック信号がＮ（Ｎは１以上の整数）個含まれていることを想定している。周波数カウンタ６は、例えば、第２クロック信号ＣＫＲの１周期の間に含まれる第１クロック信号の立ち上がりエッジの数にて周期数をカウントする。
【００１４】
コード生成器７は、周波数カウンタ６でカウントされた周期数と予め定めた基準周期数との比較結果に基づいて、周波数出力コードを生成する。より詳細には、コード生成器７は、周波数カウンタ６のカウント値が初期値から基準周期数に到達するまでの間に、周波数出力コードの変化値を複数通りに変化させる。より具体的には、コード生成器７は、周波数カウンタ６でカウントされた周期数が所定値変化する間の周波数出力コードの変化値に基づいて、線形外挿により、基準周期数に対応する周波数出力コードを生成する。所定値とは例えば１である。この場合、コード生成器７は、周波数カウンタ６でカウントされた周期数が１だけ変化する前後の周波数出力コードの変化値に基づいて、線形外挿により、基準周期数に対応する周波数出力コードを生成する。なお、所定値とは、１以外の値であってもよい。
【００１５】
ＤＣＯ４は、ＤＩＣ（Digital-Current Converter）４ａと、ＩＣＯ（Current-Controlled Oscillator）４ｂとを有する。ＤＩＣ４ａは、周波数出力コード生成器７で生成された周波数出力コードと、位相ロック回路３で生成された位相出力コードとに応じた電流信号を生成する。ＩＣＯ４Ｂは、ＤＩＣ４ａで生成された電流信号に応じた周波数及び位相の発振信号を生成する。このように、ＤＣＯ４は、周波数ロック回路１内のコード生成器７の出力信号に基づいて発振信号の周波数を制御し、位相ロック回路３の出力信号に基づいて発振信号の位相を制御する。
【００１６】
位相ロック回路３は、位相検出器８と位相コード生成器９とを有する。位相検出器８は、シリアル入力データの位相を検出する。位相コード生成器９は、位相検出器８で検出された位相に応じた位相コードを生成する。
【００１７】
シリアル入力データの位相を位相ロック回路３で検出して、ＤＣＯ４の発振信号の位相を調整するとともに、周波数ロック回路１にて発振信号の周波数を制御するため、シリアル入力データを正しく取り込める周波数及び位相の発振信号をＤＣＯ４にて生成できる。
【００１８】
図２はＤＣＯ４の発振信号である第１クロック信号と同期化部５の出力信号である第２クロック信号ＣＫＲとのタイミング波形図である。時刻ｔ１〜ｔ２とｔ２〜ｔ３はそれぞれ第２クロック信号ＣＫＲの１周期である。時刻ｔ１〜ｔ２の間はＮ＝４、時刻ｔ２〜ｔ３の間はＮ＝８の例を示している。時刻ｔ１〜ｔ２の間は、第２クロック信号ＣＫＲの１周期の間に第１クロック信号が４周期数含まれている。時刻ｔ２〜ｔ３の間は、第２クロック信号ＣＫＲの１周期の間に第１クロック信号が８周期数含まれている。
【００１９】
コード生成器７には、基準周期数が予め設定されており、コード生成器７は基準周期数に応じた周波数出力コードを生成する処理を行う。ところが、温度等の環境条件や電源電圧レベル等により、基準周期数に対応する周波数出力コードはいつも同じ値になるとは限らない。本実施形態では、周波数出力コードを調整することにより、最終的に周波数カウンタ６のカウント値を基準周期数に一致させる制御を行う。
【００２０】
図３〜図６はコード生成器７の動作を説明する図である。図３は周波数出力コードと周期数が時間に応じて変化する様子を示す図であり、図４は図３の一部を拡大した図である。図３と図４の横軸は時間、縦軸は周波数出力コード及び周波数カウンタ６でカウントする周期数である。また、図５は周波数出力コードと周期数の対応関係を示す図であり、図５の横軸は周波数出力コード、縦軸は周波数カウンタ６でカウントする周期数である。図６は周期数と周波数出力コードが変化する時間間隔を模式的に示す図である。
【００２１】
図３〜図６に示すように、本実施形態によるコード生成器７は、周波数カウンタ６のカウント値が所定値（例えば＋１）増える前後の周波数出力コードの変化値を検出し、この変化値に基づいて、線形外挿により、周波数カウンタ６のカウント値が基準周期数に到達する際の周波数出力コードを検出する。より具体的には、図４の時刻ｔ１〜ｔ２にかけて周波数カウンタ６のカウント値が＋１した前後の周波数出力コードＣ（Ａ）とＣ（Ｂ）の差分（Ｃ（Ｂ）−Ｃ（Ａ））を算出して、線形外挿により、基準周期数に対応する周波数出力コードを検出する。線形外挿とは、一定の傾きを有する直線上の２点により、傾きと切片を特定するとともに、直線上の任意の点の値を求めるものである。図４は、周波数出力コードと周期数との対応関係を表しており、周波数出力コードＣ（Ａ）に対応するカウント値と、周波数出力コードＣ（Ｂ）に対応するカウント値とがわかれば、図４の直線の傾きと切片を特定できるため、この直線から基準周期数に対応する周波数出力コードを容易に求めることができる。
【００２２】
図７及び図８は、一比較例によるコード生成器７の動作を説明する図である。図７は、図３と同様に、横軸が時間、縦軸は周波数出力コード及び周波数カウンタ６でカウントする周期数である。図８は、図５と同様に、横軸が周波数出力コード、縦軸が周波数カウンタ６でカウントする周期数である。
【００２３】
一比較例によるコード生成器７は、周波数出力コードを一定の傾きで線形に変化させている。このため、周波数カウンタ６でカウントされる周期数は段階的に変化し、周期数が基準周期数に到達するまでにかなりの時間を要する。これに対して、本実施形態の場合、周波数カウンタ６のカウント値が初期値から一度だけ更新された時点で、周波数出力コードを一気に変化させている。したがって、周波数カウンタ６のカウント値が基準周期数に到達するまでの時間を一比較例に比べて大幅に短縮できる。
【００２４】
図９は第１の実施形態によるコード生成器７の処理動作を示すフローチャートである。まず、コード生成器７から出力される周波数出力コードを時間に応じて線形に変化させて、周波数カウンタ６の初期値からカウント値１が＋１だけ増える前後の周波数出力コードＣ（Ａ）とＣ（Ｂ）とを保存する（ステップＳ１）。
【００２５】
次に、コード生成器７から出力される周波数出力コードの時間に応じた線形変化をいったん停止させる（ステップＳ２）。そして、周波数出力コードの差分ΔＣ＝Ｃ（Ｂ）−Ｃ（Ａ）を算出する（ステップＳ３）。次に、予め設定された基準周期数ＦＣＷ (Frequency Control Word)と、周波数出力コードＣ（Ｂ）に対応する周波数カウンタ６のカウント値Ｎ（Ｂ）との差分ΔＮ＝ＦＣＷ−Ｎ（Ｂ）を算出する（ステップＳ４）。次に、目標とする周波数出力コードＣtarget＝Ｃ（Ｂ）＋ΔＣ×ΔＮを算出して、この周波数出力コードＣtargetまで一気に周波数出力コードを変更する（ステップＳ５）。これにより、周波数出力コードを徐々に変化させることなく、短時間で目標とする周波数出力コードＣtargetを設定できる。
【００２６】
このように、第１の実施形態では、周波数カウンタ６のカウント値が＋１だけ変化する前後の周波数出力コードＣ（Ａ）とＣ（Ｂ）の差分と、予め設定された周波数カウンタ６の基準周期数ＦＣＷとに基づいて、周波数出力コードを一気に変化させて、目標とする周波数出力コードＣtargetを設定するため、短時間で発振信号の周波数を高精度にロックさせることができる。
【００２７】
なお、上述した例では、周波数カウンタ６のカウント値が＋１だけ変化する前後の周波数出力コードＣ（Ａ）とＣ（Ｂ）の差分を算出したが、＋１以外の所定値Ｍだけ変化する前後の周波数出力コードＣ（Ａ）とＣ（Ｂ）の差分を算出してもよい。この場合、目標とする周波数出力コードＣtarget＝Ｃ（Ｂ）＋ΔＣ×ΔＮ／Ｍとなる。
【００２８】
（第２の実施形態）
第２の実施形態による周波数ロック回路１は、図１と同様のブロック構成を有するが、コード生成器７の処理動作が第１の実施形態とは異なっている。第２の実施形態によるコード生成器７は、周波数カウンタ６でカウントされた周期数が基準周期数を初めて超えるまでは、周波数出力コードの変化値の大きさを漸次に大きくし、周波数カウンタ６でカウントされた周期数が基準周期数を初めて超えた場合には、周波数出力コードを最小変化値ごとに変化させる。より具体的には、コード生成器７は、周波数カウンタ６でカウントされた周期数が基準周期数を初めて超えるまでは、周波数出力コードの変化値の大きさを指数関数的に大きくし、周波数カウンタ６でカウントされた周期数が基準周期数を初めて超えた場合には、周波数出力コードを最小変化値ごとに変化させる。
【００２９】
図１０は第２の実施形態によるコード生成器７の処理動作を示すフローチャートである。まず、２のべき乗の指数ｎを１に初期化する（ステップＳ１１）。次に、周波数出力コードの変化値ΔＣ＝２ｎを算出する（ステップＳ１２）。次に、現在の周波数出力コードＣＯＤＥに変化値ΔＣを加算した値を新たな周波数出力コードＣＯＤＥにする（ステップＳ１３）。
【００３０】
次に、新たな周波数出力コードＣＯＤＥに対応する周波数カウンタ６のカウント値Ｎが基準周期数ＦＣＷより大きいか否か、すなわちＮ＞ＦＣＷか否かを判定する（ステップＳ１４）。Ｎ＞ＦＣＷでなければ、ｎ＝ｎ＋１とし（ステップＳ１５）、ステップＳ１２以降の処理を行う。
ステップＳ１４でＮ＞ＦＣＷと判定されると、ΔＣを最小変化値に変更する（ステップＳ１６）。ここで、最小変化値とは、例えばΔＣ＝±１である。次に、Ｎ＝ＦＣＷか否かを判定し（ステップＳ１７）、Ｎ＝ＦＣＷであれば図１０の処理を終了し、Ｎ＝ＦＣＷでないならば、Ｎ＞ＦＣＷか否かを判定し（ステップＳ１８）、Ｎ＞ＦＣＷであれば、ΔＣ＝−１として（ステップＳ１９）、ステップＳ１７に戻り、Ｎ≦ＦＣＷであれば、ΔＣ＝１として（ステップＳ２０）、ステップＳ１７に戻る。
【００３１】
このように、第２の実施形態では、周波数出力コードを変化させ始めた当初は、指数ｎを次第に大きくして、周波数出力コードの変化値ΔＣ＝２ｎ単位で周波数出力コードを指数関数的に大きくするため、周波数出力コードを短時間で大きくできる。また、周波数出力コードに対応する周波数カウンタ６のカウント値Ｎが最初にＦＣＷを超えると、周波数出力コードの変化値ΔＣを最小変化値にまで小さくして周波数ロックを行うため、周波数の微調整を行うことができる。これにより、第２の実施形態によれば、第１の実施形態と同様に、短時間で高精度に発振信号の周波数をロックさせることができる。
【００３２】
特に、本実施形態では、周波数出力コードを指数関数的に大きくして、短時間で周波数カウンタ６のカウント値を基準周期数に近づけるとともに、その後は周波数出力コードの変化値ΔＣを最小変化値にまで小さくするため、周波数のロック時間を短縮できるだけでなく、周波数の微調整も行うことができる。
【００３３】
なお、図１０では、周波数出力コードの変化値を２のべき乗で指数関数的に増やす例を説明したが、２以外の任意の数値のべき乗で指数関数的に増やしてもよい。
【００３４】
（第３の実施形態）
第３の実施形態による周波数ロック回路１は、図１と同様のブロック構成を有するが、コード生成器７の処理動作が第１及び第２の実施形態とは異なっている。第３の実施形態によるコード生成器７は、当初の周波数出力コードの変化値を、予め定めた大きな第１変化値に設定し、その後に第１変化値よりも小さな第１変化値に設定するものである。
【００３５】
図１１は第３の実施形態によるコード生成器７の処理動作を示すフローチャートである。まず、周波数出力コードの変化値ΔＣを予め定めた第１変化値に設定する（ステップＳ２１）。ここで、第１変化値とは、後述する周波数微調整用の第２変化値よりも大きな固定値である。
【００３６】
次に、現在の周波数出力コードに変化値ΔＣを足し合わせた値を新たな周波数出力コードＣＯＤＥにする（ステップＳ２２）。次に、新たな周波数出力コードＣＯＤＥに対応する周波数カウンタ６のカウント値Ｎが初めて基準周期数ＦＣＷを超えたか、すなわち初めてＮ＞ＦＣＷになったか否かを判定する（ステップＳ２３）。まだＮ≦ＦＣＷであれば、ステップＳ２２以降の処理を行い、初めてＮ＞ＦＣＷになると、変化値ΔＣを第１変化値よりも小さい第２変化値に変更する（ステップＳ２４）。ここで、第２変化値とは、最小変化値であり、例えば±１である。
【００３７】
次に、Ｎ＝ＦＣＷか否かを判定し（ステップＳ２５）、Ｎ＝ＦＣＷであれば図１１の処理を終了し、Ｎ＝ＦＣＷでないならば、Ｎ＞ＦＣＷか否かを判定し（ステップＳ２６）、Ｎ＞ＦＣＷであれば、ΔＣ＝−１として（ステップＳ２７）、ステップＳ２５に戻り、Ｎ≦ＦＣＷであれば、ΔＣ＝１として（ステップＳ２８）、ステップＳ２５に戻る。
【００３８】
このように、第３の実施形態では、周波数出力コードの変化値として２種類（第１変化値と第２変化値）を設けて、周波数出力コードを変化し始めた当初は、第２変化値よりも大きい第１変化値をごとに周波数出力コードを変化させるため、所望の周波数出力コードの近くまで短時間で周波数出力コードを変更できる。また、所望の周波数出力コードに近づくと、周波数出力コードの変化値を第２変化値に切り替えるため、周波数出力コードの微調整を行うことができ、発振信号の周波数を短時間で、かつ精度よくロックさせることができる。
【００３９】
上述した第１〜第３の実施形態による周波数ロック回路１は、ＴＤＣ（Time to Digital Converter）を使用せずに構成されているため、ＴＤＣを使用した場合と比べて、大幅に回路構成を簡略化でき、消費電力も削減できる。
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１  周波数ロック回路、２  ＣＤＲ回路、３  位相ロック回路、４  ＤＣＯ、４ａ  ＤＩＣ、４ｂ  ＩＣＯ、５  同期化部、６  周波数カウンタ、７  コード生成器、８  位相検出器、９  位相コード生成器、
【図１】
2019047209.tif 000003
【図２】
2019047209.tif 000004
【図３】
2019047209.tif 000005
【図４】
2019047209.tif 000006
【図５】
2019047209.tif 000007
【図６】
2019047209.tif 000008
【図７】
2019047209.tif 000009
【図８】
2019047209.tif 000010
【図９】
2019047209.tif 000011
【図１０】
2019047209.tif 000012
【図１１】
2019047209.tif 000013