(57)【要約】【課題】部品点数を削減した簡素な回路構成でありながら、クランプ電圧の温度ばらつきを抑制できる負荷制御装置を提供する。【解決手段】負荷制御装置は、ソレノイド負荷１を駆動する駆動素子Ｔ１と、駆動素子をデューティ駆動する駆動回路２と、デューティ駆動中の駆動素子のオフ動作で、ソレノイド負荷に発生するコイルサージ、または駆動素子の駆動が停止されたときに、ソレノイド負荷に発生するコイルサージによりブレークダウンするツェナーダイオードＺ１を有し、駆動素子を保護するアクティブクランプ回路３と、を備える。そして、アクティブクランプ回路のツェナーダイオードを経由する電流経路に、サーミスタＳ１を介在させたことを特徴とする。【選択図】図１
2019047416.tif 000002
【特許請求の範囲】
【請求項１】
ソレノイド負荷を駆動する駆動素子と、
前記駆動素子をデューティ駆動する駆動回路と、
デューティ駆動中の前記駆動素子のオフ動作で、前記ソレノイド負荷に発生するコイルサージ、または前記駆動素子の駆動が停止されたときに、前記ソレノイド負荷に発生するコイルサージによりブレークダウンするツェナーダイオードを有し、前記駆動素子を保護するアクティブクランプ回路と、を備えた負荷制御装置において、
前記アクティブクランプ回路の前記ツェナーダイオードを経由する電流経路に、サーミスタを介在させた、ことを特徴とする負荷制御装置。
【請求項２】
前記アクティブクランプ回路が、前記ツェナーダイオードと通電方向を逆に接続されるダイオードを有し、前記ツェナーダイオード、前記ダイオード及び前記サーミスタが前記ソレノイド負荷と前記駆動回路との間に直列に接続される、ことを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記サーミスタの温度特性は、前記ツェナーダイオードのツェナー電圧温度係数をα、基準温度時の前記ツェナーダイオードのツェナー電圧をＶＺ０、前記サーミスタの抵抗値温度係数をβ、基準温度時の前記サーミスタの抵抗値をＲＳ０、及び前記アクティブクランプ回路の前記ツェナーダイオードを経由する電流経路を流れる電流をＩＣとしたとき、「αＶＺ０＋βＲＳ０ＩＣ」が「０」に近づくように選定される、ことを特徴とする請求項２に記載の負荷制御装置。
【請求項４】
前記サーミスタに並列接続される固定抵抗器を更に具備する、ことを特徴とする請求項１乃至３いずれか１つの項に記載の負荷制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソレノイド負荷を駆動する負荷制御装置に関する。
【背景技術】
【０００２】
従来、この種の負荷制御装置には、コイルサージを吸収するためにアクティブクランプ回路が設けられている。アクティブクランプ回路には、ツェナーダイオードが広く用いられるが、ツェナー電圧に温度依存性があるため、温度ばらつきを考慮する必要がある。例えば、特許文献１には、アクティブクランプ回路が設けられている基板の温度を測定する温度測定回路を設け、測定した温度に基づいてサージの還流経路をスイッチで切り替える保護回路が記載されている。
【０００３】
また、特許文献２には、ツェナーダイオードとは正負が逆の温度特性を有するバイアス素子を配置することで、温度依存性を小さくする電源回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１５５３１１号公報
【特許文献２】特開２０１６−２１２６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の技術では、温度測定回路やフィードバック回路が必要になり、回路が複雑化する。また、部品点数の増加や配線面積の増大により基板サイズの大型化やコスト増も懸念される。
【０００６】
一方、上記特許文献２に記載されている、抵抗素子とＮＰＮトランジスタとから成る回路で構成したバイアス素子は、温度特性変化量が小さく、温度特性の変化量が大きいツェナーダイオードを用いた場合には、バイアス素子を多段組にして対応したり、増幅器などを設ける必要が生じたりする。このため、やはり部品点数の増加や配線面積の増大により基板サイズの大型化やコスト増が懸念される。
【０００７】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、部品点数を削減した簡素な回路構成でありながら、クランプ電圧の温度ばらつきを抑制できる負荷制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る負荷制御装置は、ソレノイド負荷を駆動する駆動素子と、前記駆動素子をデューティ駆動する駆動回路と、デューティ駆動中の前記駆動素子のオフ動作で、前記ソレノイド負荷に発生するコイルサージ、または前記駆動素子の駆動が停止されたときに、前記ソレノイド負荷に発生するコイルサージによりブレークダウンするツェナーダイオードを有し、前記駆動素子を保護するアクティブクランプ回路と、を備えた負荷制御装置において、前記アクティブクランプ回路の前記ツェナーダイオードを経由する電流経路に、サーミスタを介在させたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ツェナーダイオードの温度特性と逆特性のサーミスタを、アクティブクランプ回路のツェナーダイオードを経由する電流経路に介在させたことで、ツェナーダイオードによって発生するクランプ電圧の温度依存性をサーミスタで補償し、温度ばらつきを抑制することができる。また、サーミスタを付加するだけであるので、部品点数の増加は最小限であり配線面積の増大もほとんどなく、基板サイズの小型化とコスト増を抑えることできる。
従って、部品点数を削減した簡素な回路構成でありながら、クランプ電圧の温度ばらつきを抑制できる負荷制御装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る負荷制御装置を示す回路図である。
【図２】本発明の第２の実施形態に係る負荷制御装置を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る負荷制御装置を示している。この負荷制御装置は、ソレノイド負荷１を駆動する駆動素子であるＮチャネル型ＭＯＳＦＥＴ Ｔ１と、このＭＯＳＦＥＴ Ｔ１をデューティ制御するゲート駆動回路２と、デューティ制御中のＭＯＳＦＥＴ Ｔ１のオフ動作、あるいはＭＯＳＦＥＴ Ｔ１の制御が停止されたときに、ソレノイド負荷１に発生するコイルサージをクランプするアクティブクランプ回路３とを含んで構成される。
【００１２】
アクティブクランプ回路３は、ＭＯＳＦＥＴ Ｔ１のドレイン・ゲート間に配置され、当該ＭＯＳＦＥＴ Ｔ１のアバランシェブレークダウン（破壊）を回避するために機能するものである。このアクティブクランプ回路３は、カソードがＭＯＳＦＥＴ Ｔ１のドレイン及びソレノイド負荷１の入力端子に接続されたツェナーダイオードＺ１と、アノードがツェナーダイオードＺ１のアノードに接続されたダイオードＤ１と、このダイオードＤ１のカソードとＭＯＳＦＥＴ Ｔ１のゲート間に接続されたサーミスタＳ１とを備えている。
【００１３】
ツェナーダイオードＺ１のツェナー電圧（降伏電圧）は、ＭＯＳＦＥＴ Ｔ１のドレイン・ソース間のブレークダウン電圧よりも低く設定されており、ソレノイド負荷１にコイルサージが発生すると、先にブレークダウンしてＭＯＳＦＥＴ Ｔ１を保護する。ダイオードＤ１は、ゲート駆動回路２からソレノイド負荷１に電流が流れないようにする電流遮断用である。また、サーミスタＳ１は、ツェナーダイオードＺ１の温度特性と逆特性であり、ツェナーダイオードＺ１によって発生するクランプ電圧Ｖｃｌａｍｐの温度依存性を、当該サーミスタＳ１の温度特性で補償して、温度ばらつきを抑制するために設けている。
【００１４】
ツェナーダイオードＺ１がブレークダウンすると、ダイオードＤ１とサーミスタＳ１を経由する経路で電流が流れ、ＭＯＳＦＥＴ Ｔ１のゲート電位が上昇する。これによって、ＭＯＳＦＥＴ Ｔ１のゲート・ソース間電圧Ｖｇｓが上昇してオンすることで、ソレノイド負荷１で発生した逆起電力によるエネルギーを接地点に導き、ＭＯＳＦＥＴ Ｔ１が破壊されるのを防ぐ。このようにして、ソレノイド負荷１から発生したコイルサージを安全に逃がすことができる。
【００１５】
上記のような構成において、アクティブクランプ回路３のクランプ電圧Ｖｃｌａｍｐは、下式（１）で表せる。
Ｖｃｌａｍｐ＝Ｖｇｓ＋ＲＳＩＣ＋ＶＤ＋ＶＺ…（１）
ここで、ＶｇｓはＭＯＳＦＥＴ Ｔ１のゲート・ソース間電圧、ＲＳはサーミスタの抵抗値、ＩＣはアクティブクランプ回路３のツェナーダイオードＺ１を経由する電流経路を流れる電流、ＶＤはダイオードＤ１にかかる電圧、ＶＺはツェナーダイオードＺ１のツェナー電圧である。
【００１６】
また、ツェナー電圧ＶＺの温度特性とサーミスタＳ１の抵抗ＲＳの温度特性は、下式（２），（３）で表せる。
ＶＺ＝ＶＺ０｛１＋α（Ｔ−Ｔ０）｝…（２）
ＲＳ＝ＲＳ０｛１＋β（Ｔ−Ｔ０）｝…（３）
ここで、ＶＺ０は温度Ｔ０時のツェナー電圧、ＲＳ０は温度Ｔ０時のサーミスタの抵抗値、αはツェナー電圧温度係数、βはサーミスタの抵抗値温度係数、Ｔは温度、Ｔ０は基準温度である。
【００１７】
以上より、クランプ電圧Ｖｃｌａｍｐは、下式（４）で表せる。
Ｖｃｌａｍｐ＝Ｖｇｓ＋ＲＳ０ＩＣ＋ＶＤ＋ＶＺ０＋（αＶＺ０＋βＲＳ０ＩＣ）（Ｔ−Ｔ０）…（４）
そして、「αＶＺ０＋βＲＳ０ＩＣ」が「０」に近づくように、サーミスタＳ１の特性を選定することで、クランプ電圧Ｖｃｌａｍｐの温度特性を補償して、温度ばらつきを抑制することができる。ダイオードＤ１の温度依存性、及びＭＯＳＦＥＴ Ｔ１のゲート電圧のばらつきに対しても有効である。
【００１８】
上述したように、ゲート駆動回路２でＭＯＳＦＥＴ Ｔ１をデューティ制御し、ソレノイド負荷１を駆動する。デューティ制御中のＭＯＳＦＥＴ Ｔ１のオフ動作で、ソレノイド負荷１に発生するコイルサージ、またはＭＯＳＦＥＴ Ｔ１の制御が停止されたときに、ソレノイド負荷１に発生するコイルサージがクランプ電圧Ｖｃｌａｍｐを超えると、ツェナーダイオードＺ１がブレークダウンしてダイオードＤ１とサーミスタＳ１を経由してＭＯＳＦＥＴ Ｔ１のゲートに電流経路が形成される。これによって、ＭＯＳＦＥＴ Ｔ１のゲート電位が上昇し、ゲート・ソース間電圧Ｖｇｓが当該ＭＯＳＦＥＴ Ｔ１の閾値電圧を超えるとＭＯＳＦＥＴ Ｔ１がオンし、ソレノイド負荷１の入力端子は、クランプ電圧Ｖｃｌａｍｐに降圧される。
【００１９】
上記のような構成によれば、ツェナーダイオードＺ１の温度特性と逆特性となるサーミスタＳ１を、アクティブクランプ回路３のツェナーダイオードＺ１を経由する電流経路に介在させたことで、ツェナーダイオードＺ１によって発生するクランプ電圧Ｖｃｌａｍｐの温度特性をサーミスタＳ１で補償することができる。また、サーミスタＳ１を付加するだけであるので、部品点数の増加は最小限であり配線面積の増大もほとんどなく、基板サイズの小型化とコスト増を抑制できる。
従って、部品点数を削減した簡素な回路構成でありながら、クランプ電圧の温度ばらつきを抑制できる負荷制御装置を提供できる。
【００２０】
［第２の実施形態］
図２は、本発明の第２の実施形態に係る負荷制御装置を示す回路図である。この負荷制御装置は、図１に示した回路におけるサーミスタＳ１に固定抵抗器Ｒ１を並列接続したものである。
他の構成は、図１に示した回路と同様であるので、同一部分に同じ符号を付してその詳細な説明は省略する。
【００２１】
このような構成では、ツェナーダイオードＺ１によって発生するクランプ電圧Ｖｃｌａｍｐの温度特性をサーミスタＳ１で補償する際に、並列接続された固定抵抗器Ｒ１によって温度係数を制御または調整することができる。しかも、サーミスタＳ１と固定抵抗器Ｒ１を付加するだけであるので、部品点数の増加は最小限であり配線面積の増大もほとんどなく、基板サイズの小型化とコスト増を抑制できる。加えて、サーミスタＳ１と固定抵抗器Ｒ１を並列接続することで、アクティブクランプ回路３の抵抗値の温度特性を抑えることもできる。
【００２２】
以上第１、第２の実施形態を用いて本発明の説明を行ったが、本発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。例えばアクティブクランプ回路３が、ＭＯＳＦＥＴ Ｔ１のドレイン（ソレノイド負荷１の入力端子）とゲート（ゲート駆動回路２の出力端子）との間に、ツェナーダイオードＺ１、ダイオードＤ１及びサーミスタＳ１の順で直列接続されている構成を示したが、各素子の配置はこの構成に限定されるものではなく、ツェナーダイオードＺ１とダイオードＤ１の通電方向を変えなければ自由に配置できる。
【００２３】
また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００２４】
１…ソレノイド負荷、２…ゲート駆動回路（駆動回路）、３…アクティブクランプ回路、Ｔ１…ＭＯＳＦＥＴ（駆動素子）、Ｚ１…ツェナーダイオード、Ｄ１…ダイオード、Ｓ１…サーミスタ、Ｒ１…固定抵抗器
【図１】
2019047416.tif 000003
【図２】
2019047416.tif 000004