(57)【要約】【課題】ＴＦＴを有する表示装置において、ＴＦＴのＶｇ−Ｉｄ特性における変曲点を解消し、かつ、半導体層の上に形成される絶縁膜の段切れを防止する。【解決手段】ＴＦＴが形成されたＴＦＴ基板を有する表示装置であって、前記ＴＦＴはチャネル幅とチャネル長を有し、ゲート電極１０５の上にゲート絶縁膜１０４が形成され、その上に半導体層１０３が形成された構成であり、前記ゲート電極１０５は前記チャネル幅方向の断面において、端部付近は第１のテーパ角θ１を有する第１の傾斜面１０５１を有し、前記半導体層１０３は、前記チャネル幅方向の断面における端部は、平面で視て、前記第１の傾斜面１０５１と重畳して形成されていることを特徴とする表示装置。【選択図】図９
2019047026.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＴが形成されたＴＦＴ基板を有する表示装置であって、
前記ＴＦＴはチャネル幅とチャネル長を有し、ゲート電極の上にゲート絶縁膜が形成され、その上に半導体層が形成された構成であり、
前記ゲート電極は前記チャネル幅方向の断面において、端部付近は第１のテーパ角を有する第１の傾斜面を有し、
前記半導体層は、前記チャネル幅方向の断面における端部は、平面で視て、前記第１の傾斜面と重畳して形成されていることを特徴とする表示装置。
【請求項２】
前記第１のテーパ角は１０度乃至６０度であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１のテーパ角は１５度乃至４０度であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記半導体層は、前記チャネル幅方向の断面において、前記ゲート電極の前記第１の斜面に沿った第１の角度を有する第２の斜面と、その外側に形成され、前記第１の斜面に対して第２の角度を有する第３の斜面を有することを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第２の角度は前記第１の角度よりも大きいことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記第３の斜面の前記ＴＦＴ基板の主面に対する角度は、前記第１の角度と前記第２の角度を加えた第３の角度であることを特徴とする請求項４に記載の表示装置。
【請求項７】
前記第３の角度は９０度であることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記ＴＦＴは表示領域に形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の表示装置。
【請求項９】
前記表示装置は液晶表示装置であることを特徴とする請求項１乃至８のいずれか１項に記載の表示装置。
【請求項１０】
前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１乃至８のいずれか１項に記載の表示装置。
【請求項１１】
ＴＦＴが形成されたＴＦＴ基板を有する表示装置であって、
前記ＴＦＴはチャネル幅とチャネル長を有し、遮光膜の上に第１の絶縁膜を有し、前記第１の絶縁膜の上に半導体層が形成され、前記半導体層の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された構成であり、
前記遮光膜は前記チャネル幅方向の断面において、端部付近は第１のテーパ角を有する第１の傾斜面を有し、
前記半導体層は、前記チャネル幅方向の断面における端部は、平面で視て、前記第１の傾斜面と重畳して形成されていることを特徴とする表示装置。
【請求項１２】
前記第１のテーパ角は１０度乃至６０度であることを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記第１のテーパ角は１５度乃至４０度であることを特徴とする請求項１１に記載の表示装置。
【請求項１４】
前記半導体層は、前記チャネル幅方向の断面において、前記ゲート電極の前記第１の斜面に沿った第１の角度を有する第２の斜面と、その外側に形成され、前記第１の斜面に対して第２の角度を有する第３の斜面を有することを特徴とする請求項１１に記載の表示装置。
【請求項１５】
前記第２の角度は前記第１の角度よりも大きいことを特徴とする請求項１４に記載の表示装置。
【請求項１６】
前記第３の斜面の前記ＴＦＴ基板の主面に対する角度は、前記第１の角度と前記第２の角度を加えた第３の角度であることを特徴とする請求項１４に記載の表示装置。
【請求項１７】
前記第３の角度は９０度であることを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記ＴＦＴは表示領域に形成されていることを特徴とする請求項１１乃至１７のいずれか１項に記載の表示装置。
【請求項１９】
前記表示装置は液晶表示装置であることを特徴とする請求項１１乃至１８のいずれか１項に記載の表示装置。
【請求項２０】
前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１１乃至１８のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、画素スイッチングあるいは駆動回路に使用される薄膜トランジスタの特性を安定させた液晶表示装置あるいは有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
また、有機ＥＬ表示装置は発光素子及び駆動ＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板を保護膜で覆った構成となっている。液晶表示装置も有機ＥＬ表示装置も薄型で軽量であることから、色々な分野で用途が広がっている。液晶表示装置も有機ＥＬ表示装置も表示領域の周辺にＴＦＴで構成した駆動回路を配置したものが増えている。
【０００４】
ＴＦＴの特性で重要な特性の一つはＯＮ電流が大きいことである。ＯＮ電流を大きくする手段の一つはチャネル幅を大きくすることであるが、画面が高精細になるにしたがって、ＴＦＴの占めることができる面積も限られてくる。特許文献１には、ＴＦＴのチャネルを突起およびその傾斜部に形成することによって、チャネル幅を実質的に大きくすることが記載されている。
【０００５】
また、ＴＦＴは、ある電圧（閾値電圧）に達するとＯＮして電流が流れる。この閾値電圧はＴＦＴのチャネルの不純物等によって影響を受ける。閾値の変動の原因の一つは、チャネルを構成する半導体の両サイドにおいて、テーパ状に半導体層の厚さが小さくなっており、不純物の影響がチャネルの幅方向において異なることである。特許文献１には、半導体層の中央と周辺とで、不純物のドープの量を変化させることによって、閾値電圧がチャネル中央とチャネル両脇で同じ値になるようにした構成が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１０３１４１号公報
【特許文献２】特開２００２−３４３９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＴＦＴにおいては、チャネル中央とチャネルの両脇では、不純物の影響を受ける度合いが異なる。すなわち、チャネルを構成する半導体層への不純物の影響は、半導体層の表面付近において大きい。半導体層は、チャネルの両サイドでは、テーパ状に膜厚が小さくなっている。つまり、チャネルの両サイドにおいては、不純物の影響が大きくなる。
【０００８】
不純物の影響が異なると、閾値電圧が中央とチャネル両サイドで異なってくる。図６はこの様子を示すＴＦＴの特性を示すグラフの例である。図６の実線は、半導体層のサイドのテーパ角θが１０度の場合の特性であり、半導体層のサイドの影響によって、閾値電圧Ｖ２であり、低い。一方、半導体層の中央付近を流れる電流は、より高い閾値電圧Ｖ１によって制御される。
【０００９】
ある電圧以上になると、チャネル中央を流れる電圧が主になるので、ＴＦＴのＶｇ−Ｉｄ特性は図６のＱに示すような変曲点（一般には「こぶ」と言われている）が発生する。この変曲点の存在はＴＦＴの特性のばらつきの原因になる。
【００１０】
本発明の課題は、ＴＦＴのＶｇ−Ｉｄ特性に変曲点が生じない、あるいは、変曲点の影響が小さいＴＦＴを実現することである。同時に半導体層を覆う絶縁膜のステップカバレッジを良好に保つことである。これによって、信頼性の高い、高画質の表示装置を実現することである。
【課題を解決するための手段】
【００１１】
本発明は上記課題を解決するものであり、主な具体的な手段は次のとおりである。
【００１２】
（１）ＴＦＴが形成されたＴＦＴ基板を有する表示装置であって、前記ＴＦＴはチャネル幅とチャネル長を有し、ゲート電極の上にゲート絶縁膜が形成され、その上に半導体層が形成された構成であり、前記ゲート電極は前記チャネル幅方向の断面において、端部付近は第１のテーパ角を有する第１の傾斜面を有し、前記半導体層は、前記チャネル幅方向の断面における端部は、平面で視て、前記第１の傾斜面と重畳して形成されていることを特徴とする表示装置。
【００１３】
（２）ＴＦＴが形成されたＴＦＴ基板を有する表示装置であって、前記ＴＦＴはチャネル幅とチャネル長を有し、遮光膜の上に第１の絶縁膜を有し、前記第１の遮光膜の上に半導体層が形成され、前記半導体層の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成された構成であり、前記遮光膜は前記チャネル幅方向の断面において、端部付近は第１のテーパ角を有する第１の傾斜面を有し、前記半導体層は、前記チャネル幅方向の断面における端部は、平面で視て、前記第１の傾斜面と重畳して形成されていることを特徴とする表示装置。
【図面の簡単な説明】
【００１４】
【図１】液晶表示装置の平面図である。
【図２】液晶表示装置の表示領域における画素の平面図である。
【図３】図２のＡ−Ａ断面である。
【図４】図２におけるＴＦＴの平面図である。
【図５】図４のＢ−Ｂ断面における半導体層の断面図である。
【図６】変曲点が存在する場合と存在しない場合のＴＦＴのゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）の関係を示すグラフである。
【図７】図４のＢ−Ｂ断面における半導体層とゲート絶縁膜の断面図である。
【図８】図４のＢ−Ｂ断面において、半導体層の上のゲート絶縁膜が段切れを生じた状態を示す断面図である。
【図９】本発明における図４のＢ−Ｂ断面である。
【図１０】本発明における図４のＢ−Ｂ断面の他の例である。
【図１１】本発明における図４のＢ−Ｂ断面のさらに他の例である。
【図１２】本発明における製造方法の１例を示す模式断面図である。
【図１３】図１２に続く工程を示す模式断面図である。
【図１４】本発明の他の例を示す平面図である。
【図１５】本発明のさらに他の例を示す平面図である。
【図１６】実施例２の液晶表示装置の表示領域の画素の平面図である。
【図１７】図１６のＥ−Ｅ断面図である。
【図１８】図１６のＡ部の拡大平面図である。
【図１９】図１８のＦ−Ｆ断面図である。
【図２０】有機ＥＬ表示装置の平面図である。
【発明を実施するための形態】
【００１５】
以下に実施例を用いて本発明を詳細に説明する。以下の説明では、主として液晶表示装置について説明するが、本発明は、有機ＥＬ表示装置等の他のディスプレイにも適用することが出来る。
【実施例１】
【００１６】
図１は本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１５０によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００と対向基板２００が重なっていない部分は端子部１７０となっている。端子部１７０には、液晶表示パネルを駆動するＩＣドライバ１６０が搭載され、また、液晶表示パネルに電源、映像信号、走査信号等を供給するためのフレキシブル配線基板を接続するための端子等が形成されている。本明細書では、液晶表示装置は液晶表示パネルとバックライトを含んだものを言うが、液晶表示装置と液晶表示パネルを区別なく使用する場合もある。
【００１７】
図１において、表示領域５００には走査線１０が横方向に延在し、縦方向に配列している。また、映像信号線２０が縦方向に延在し、横方向に配列している。隣り合う走査線１０と隣り合う映像信号線２０とで囲まれた領域が画素３０となっている。各画素３０には画素電極とＴＦＴが形成されている。高精細画面においては、走査線１０方向の画素ピッチは、３０μｍ程度まで小さくなっている。ＴＦＴ基板１００の背面にはバックライトが配置している。
【００１８】
図１の表示領域５００の両外側には、走査線駆動回路が形成されている。走査線駆動回路はＴＦＴで構成されている。ＴＦＴは画素領域にも駆動回路にも使用されているので、ＴＦＴの特性の安定化は、画像に大きな影響がある。
【００１９】
図２は画素の平面図である。図２のｘ方向が横方向であり、ｙ方向が縦方向である。図２はＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置の例である。図２において、走査線１０が横方向に延在し、縦方向に配列している。また、映像信号線２０が縦方向に延在して横方向に配列している。走査線１０と映像信号線２０に囲まれた領域に画素電極１１２とＴＦＴが形成されている。
【００２０】
図２に示すＴＦＴはボトムゲート方式のＴＦＴである。但し、本発明は後で説明するように、トップゲート方式のＴＦＴについても適用することが出来る。図２において、ＴＦＴのアクティブ層としての半導体層１０３の一方にドレイン電極１０７が積層され、半導体層１０３の他方にソース電極１０８が積層されている。図２において、走査線１０が分岐してＴＦＴのゲート電極１０５を構成している。また、映像信号線２０が分岐してＴＦＴのドレイン電極１０７を構成している。
【００２１】
ソース電極１０８は画素のｘ方向の中央方向に延在し、スルーホール１３０を介して画素電極１１２と接続している。画素電極１１２はストライプ状である。図２は画素の横幅が３０μｍ程度と小さいので、画素電極１１２はストライプ状であるが、画素の横幅が大きい場合、画素電極１１２は内側にスリットを有する櫛歯状であることが多い。
【００２２】
図３は図２のＡ−Ａ断面に相当する液晶表示装置の断面図である。図２において、ガラス等で形成されたＴＦＴ基板１００の上にゲート電極１０５が形成されている。ゲート電極１０５は、走査線が分岐したものである。ゲート電極１０５を覆ってゲート絶縁膜１０４が形成されている。ゲート絶縁膜１０４の上で、かつ、ゲート電極１０５の上方に半導体層１０３が形成されている。図３に示すように、ゲート電極１０５にはパターニングの時に、端部にテーパが形成されている。また、後で説明するように、半導体層１０３の端部は、ゲート電極１０５のテーパ部分に配置するようにしている。
【００２３】
半導体層１０３の一方にドレイン電極１０７が積層されている。ドレイン電極１０７は映像信号線が分岐したものである。また、半導体層１０３の他方にはソース電極１０８が積層されている。ドレイン電極１０７とソース電極１０８の間がチャネル領域になっている。ソース電極１０８は右方向に延在してスルーホール１３０において、画素電極１１２と接続する。
【００２４】
半導体層１０３、ドレイン電極１０７、ソース電極１０８を覆って層間絶縁膜１０６が例えば酸化シリコン（ＳｉＯ）によって形成される。ＴＦＴを保護するためである。層間絶縁膜１０６を覆って、有機パッシベーション膜１０９が形成されている。有機パッシベーション膜１０９はアクリル等の感光性樹脂で形成されている。有機パッシベーション膜１０９は平坦化膜としての役割も有しているので、２乃至４μｍ程度と、厚く形成される。有機パッシベーション膜１０９の上にコモン電極１１０が平面状に形成されている。
【００２５】
コモン電極１１０を覆って容量絶縁膜１１１が例えば窒化シリコン（ＳｉＮ）によって形成されている。容量絶縁膜１１１の上には画素電極１１２が形成される。画素電極１１２とコモン電極１１０との間に容量絶縁膜１１１を介して保持容量が形成される。画素電極１１２は図２に示すように、ストライプ状である。
【００２６】
ＴＦＴのソース電極１０８と画素電極１１２を接続するために、有機パッシベーション膜１０９にスルーホール１３０を形成し、さらに、スルーホール１３０内において、容量絶縁膜１１１にスルーホールを形成してソース電極１０８と画素電極１１２を接続している。
【００２７】
画素電極１１２および容量絶縁膜１１１を覆って、液晶を初期配向させるための配向膜１１３が形成されている。配向膜１１３の配向処理はラビング処理による場合もあるし、紫外線を用いた光配向による場合もある。画素電極１１２に電圧が印加されると、図３の矢印で示すような電気力線が発生し、これによって液晶分子３０１を回転させ、画素毎にバックライトからの光の透過率を制御することによって画像を形成する。
【００２８】
図３において、液晶層３００を挟んで対向基板２００が配置している。対向基板２００の内側には、画素毎にカラーフィルタ２０１が形成され、カラー表示を可能にしている。また、カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３は、主として、カラーフィルタ２０１からの顔料が液晶を汚染することを防止することである。オーバーコート膜２０３を覆って液晶を初期配向させるために配向膜２０４が形成される。この配向膜２０４の配向処理もラビング処理による場合もあるし、紫外線を用いた光配向による場合もある。
【００２９】
図４は、図２におけるＴＦＴ部分の拡大平面図である。図４において、ゲート電極１０５が形成され、その上に半導体層１０３が形成されている。半導体層１０３の一方には、映像信号線から分岐したドレイン電極１０７が半導体層１０３に積層されている。また、半導体層１０３の他方には、画素電極と接続するソース電極１０８が積層されている。
【００３０】
図４には特に記載していないが、半導体層１０３がａ−Ｓｉ等で形成される場合は、半導体層１０３とドレイン電極１０７の間あるいは半導体層１０３とソース電極１０８の間にはオーミックコンタクトをとるためのｎ＋層が形成される。半導体層１０３は、平面で視て、ゲート電極１０５よりもやや小さく島状に形成されている。
【００３１】
図４において、ドレイン電極１０７とソース電極１０８の間の半導体層１０３がチャネル部になっている。すなわち、ＯＮ電流は図のｙ方向に流れる。図４において、ゲート電極１０５の周辺はテーパ形状になっており、半導体層１０３の端部は、平面で視て、ゲート絶縁膜１０４を挟んで、ゲート電極１０５のテーパ部分に存在している。
【００３２】
図４において、ドレイン電極１０７およびソース電極１０８は、例えば、塩素系のドライエッチングでパターニングされる。このとき、半導体層１０３の表面はドライエッチングに使用されるガスに汚染されたり、イオンによってダメージを受けたりして、半導体層１０３の本来の特性から異なった特性を持つようになる。
【００３３】
図５はこの様子を示す半導体層の断面図である。図５は、図４のＢ−Ｂ断面における半導体層１０３の断面図である。半導体層１０３は一般にはウェットエッチングでパターニングされる。半導体層１０３の両脇のテーパ部１０３１のテーパ角θ３はエッチング条件によって制御することが出来る。
【００３４】
図５において、半導体層１０３の表面層１０３５はドレイン電極およびソース電極のドライエッチング時に汚染あるいはダメージを受けた部分（以後汚染層という）である。汚染層１０３５は半導体層１０３の表面から深さｄまで存在している。
【００３５】
半導体層１０３の特性は、本来の半導体層１０３の特性と汚染層１０３５の特性の組み合わさったものになる。問題は、この組み合わさった半導体層１０３の特性が半導体層１０３の中央と両脇とで異なるということである。つまり、図５における両脇の半導体層１０３は汚染層１０３５の割合が中央部分よりも大きい。したがって、ＴＦＴの閾値が小さくなる。
【００３６】
図５において、半導体層１０３のテーパ角θ３が９０度であれば、中央と周辺では特性の差は生じない。テーパ角θ３が小さくなるにしたがって、中央と両脇の半導体層の特性の差が大きくなる。
【００３７】
図６は、図５における半導体層１０３のテーパ角１０°の場合と９０度の場合のＴＦＴのゲート電極Ｖｇとドレイン電流Ｉｄの関係を示すグラフである。テーパ角θ３が小さい場合、半導体層１０３の中央付近で形成されるＴＦＴと半導体層１０３の両脇のテーパ部分で形成されるＴＦＴが存在することになる。そうすると、閾値の異なるＴＦＴが２個存在した形になる。図６における実線は、θ３が１０度の場合である。この場合、Ｑで示すような変曲点が存在することになる。
【００３８】
一方、図５における半導体層のテーパ角θ３が９０度の場合は、図６に点線で示すように、変曲点Ｑは現れない。半導体層の中央と両脇とで特性に差がないからである。図５における変曲点Ｑは半導体層１０３の両脇におけるテーパ角θ３が原因であり、θ３が大きくなるにつれて、変曲点は現れなくなる。
【００３９】
ところで、半導体層は図７に示すように、例えばＳｉＯで形成された層間絶縁膜１０６によって覆われる。図７は半導体層１０３のテーパ角θ３が小さいので、層間絶縁膜１０６によるステップカバレッジの問題は生じない。しかし、図８に示すように、半導体層１０３のテーパ角θ３が大きくなると、半導体層１０３を覆う層間絶縁膜１０６が半導体層１０３の端部において段切れを生ずる。そうすると、半導体層１０３の保護が十分でなくなり、ＴＦＴの特性が不安定になる。
【００４０】
つまり、ＴＦＴの特性の変曲点Ｑを無くしようとして半導体層１０３のテーパ角θ３を大きくすると、半導体層１０３を覆う層間絶縁膜１０６のステップカバレッジが不十分になり、ＴＦＴの信頼性を損ねるというジレンマが生ずる。
【００４１】
本発明は、このジレンマを解決するものである。図９は本発明の構成を示す断面図である。図９は図４のＢ−Ｂ断面に相当する断面図である。図９において、ゲート電極１０５の上にゲート絶縁膜１０４が形成されている。ゲート電極１０５の端部はテーパ角θ１を有する斜面となっている。ゲート電極１０５の厚さは例えば、６００ｎｍである。ゲート絶縁膜１０４の厚さは例えば３００ｎｍであり、ゲート電極１０５よりも薄いので、ゲート絶縁膜１０４表面形状は、ゲート電極１０５の表面形状とほぼ一致している。
【００４２】
図９において、ゲート絶縁膜１０４の上に半導体層１０３が形成されている。半導体層１０３は、厚さが例えば１５０ｎｍ程度なので、ゲート電極１０５の表面形状にほぼ一致したものになる。つまり、半導体層１０３もゲート電極１０５の斜面に沿って屈曲する。半導体層１０３の上に層間絶縁膜１０６が形成される。
【００４３】
図９において、半導体層１０３をパターニングしたときに、テーパ角θ２が生ずる。このテーパ角θ２は、半導体層１０３の上を覆う層間絶縁膜１０６に段切れが生じない程度の角度に抑える。図９の特徴は、半導体層１０３の端部をゲート電極１０５の斜面１０５１部分に設定することである。
【００４４】
半導体層１０３のテーパ部１０３１が、水平面、すなわち、ｘ軸方向となす角θ３はゲート電極１０５のテーパ角θ１と半導体層をパターニングしたときのテーパ角θ２の和になる。すなわち、半導体層１０３のテーパ部１０３１がｘ軸方向となす角θ３が大きくなるので、ＴＦＴ特性における変曲点の影響が軽減されることになる。一方、半導体層１０３を覆う層間絶縁膜１０６の段切れは、半導体層１０３をパターニングしたときのテーパ角θ２で決められるので、層間絶縁膜１０６のステップカバレッジの問題も同時に解決することが出来る。
【００４５】
図９に示すように、半導体層１０３の端部付近では、ゲート電極１０５の斜面１０５１と同じ角度のテーパを有する第２の斜面１０３２と、第１の傾斜θ１に本来の半導体層１０３の端部の傾斜θ２を加えた第３の傾斜θ３を有する。ＴＦＴの変曲点、すなわち、閾値の変動は、第３の傾斜θ３で決まり、ステップカバレッジの問題は第２の傾斜θ２で決まる。
【００４６】
図１０は、ゲート電極１０５のテーパ角θ１に半導体層１０３をパターニングしたときの第２の傾斜（テーパ角θ２）を加えた第３の傾斜θ３を９０度にした場合の本発明を示す断面図である。図１０は、図４に示すドレイン電極１０７およびソース電極１０８をドライエッチングによって除去しているところである。ドライエッチングには塩素系のガスとＡｒが使用される。図１０において、矢印ＡｒはＡｒ原子の進行方向を示し、矢印Ｃｌは塩素原子の進行方向を示す。この時半導体層１０３の表面は厚さｄにわたってドライエッチングガスによって汚染される。
【００４７】
図１０では、半導体層１０３の端部、すなわち、第３の斜面１０３１のテーパ角θ３は９０度であり、汚染層１０３５の割合は、半導体層１０３全体にわたって同じなので、図６に示す変曲点Ｑは現れない。一方、半導体層１０３をカバーする層間絶縁膜１０６がカバーすることになる半導体層１０３のテーパ角は９０度よりも角度θ１だけ小さいθ２なので、段切れが生ずることは無い。
【００４８】
本発明では、図１０に示すように、半導体層１０３の端部をゲート電極１０５の傾斜面１０５１の範囲内に設定する必要がある。ゲート電極１０５において、傾斜が生じている範囲ｗ１はゲート電極１０５の厚さをｔとすると、ｗ１＝ｔ／ｔａｎθ１である。ゲート電極１０５の厚さｔを６００ｎｍ、θ１を２０度とすると、ｗ１は１６４８ｎｍとなる。フォトリソグラフィにおけるマスク合わせの精度は１μｍ程度であるので、ゲート電極１０５と半導体層１０３のマスク合わせは可能である。
【００４９】
図１１は、ゲート電極１０５のテーパ角θ１が図１０の場合よりも大きくなった場合の例である。この場合、半導体層１０３の第１の傾斜１０３１のｘ軸に対する角度θ３を９０度にするために、半導体層１０３自体のフォトリソグラフィのときのテーパ角θ２は小さくすることが出来る。したがって、半導体層１０３の上に形成される層間絶縁膜１０６の段切れの危険は小さくなる。しかし、ゲート電極１０５と半導体層１０３のマスク合わせの精度は厳しくなる。すなわち、ゲート電極１０５の端部における傾斜部１０５１の幅がｗ２のように小さくなるからである。
【００５０】
図１２および図１３はこの問題を対策するプロセスの例である。図１２において、ゲート電極１０５をパターニングした後、ゲート絶縁膜１０４を形成し、さらに半導体層１０３を形成する。半導体層１０３を覆ってフォトリソグラフィのためのレジスト４００をコートする。図１２では、レジスト４００を露光する際、通常のマスクを使用せずに、ゲート電極１０５をマスクにして、背面から露光する。図１２のＬは露光の光を示す。この場合、露光の光は、レジスト１０４に対しては、散乱により、ゲート電極の端部よりも若干内側に達する。すなわち、レジストは、ゲート電極１０５の端部よりも若干内側まで露光される。なお、この場合のレジストはポジ型である。
【００５１】
図１３は、図１２に示すような露光を行った後、レジスト４００を現像した状態を示す断面図である。図１３に示すように、レジスト４００の端部は、ゲート電極１０５の端部よりも、ｗ３だけ内側に形成される。この状態で半導体層１０３をエッチングすると、半導体層１０３の端部は、ゲート電極１０５の傾斜面１０５１にあり、かつ、ゲート電極１０５の端部よりも若干内側に形成される。
【００５２】
このように、ゲート電極１０５のテーパ角θ１が比較的大きい場合でも、半導体層１０３の端部をゲート電極１０５の傾斜部１０５１に形成することが出来る。ゲート電極１０５の傾斜部１０５１のテーパ角θ１は、例えば、１０度乃至６０度とすることが出来るが、より好ましくは、１５度乃至４０度である。
【００５３】
図１４はＴＦＴ基板１００の画素内における位置を図２とは若干異ならせた場合の例を示す平面図である。図１４において、映像信号線２０が縦方向（ｙ方向）に延在し、走査線１０が横方向（ｘ方向）に延在している。映像信号線２０と走査線１０の交点付近にＴＦＴが形成されている。
【００５４】
図１４において、映像信号線２０がドレイン電極１０７を兼用している。ソース電極１０８はドレイン電極１０７と対向して半導体層１０３の上に積層して形成されている。ドレイン電極１０７とソース電極１０８の間がチャネル部になっている。ゲート電極１０５は走査線１０が兼ねている。半導体層１０３は島状に、ゲート絶縁膜を挟んで走査線１０の上に形成されている。
【００５５】
走査線１０の端部は幅ｗ１にわたってテーパが形成され、半導体層１０３の端部は、平面で視て、ゲート電極１０５のテーパ部に存在している。したがって、半導体層１０３は図１４の上下端付近においては、ゲート電極１０５のテーパと同じ角度でテーパが形成されている。つまり、図１４のＣ−Ｃ断面は、図９乃至図１０と同じ形状となっている。したがって、ＴＦＴのＯＮ電流の変曲点Ｑを無くし、あるいは変曲点Ｑの影響を小さくし、かつ、半導体層１０３の上に形成される絶縁膜の段切れを防止することが出来る。
【００５６】
図１５はＴＦＴの画素における位置を図２とは若干異ならせた場合のさらに他の例を示す平面図である。図１５において、映像信号線２０が縦方向（ｙ方向）に延在し、走査線１０が横方向（ｘ方向）に延在している。映像信号線２０と走査線１０の交点付近にＴＦＴが形成されている。
【００５７】
図１５において、映像信号線２０が分岐してドレイン電極１０７を形成している。また、走査線１０が分岐してゲート電極１０５を形成している。ソース電極１０８はドレイン電極１０７と対向して半導体層１０３の上に積層して形成されている。ドレイン電極１０７とソース電極１０８の間がチャネル部になっている。半導体層１０３は島状に、ゲート絶縁膜１０４を挟んでゲート電極１０５及び走査線１０の上に形成されている。
【００５８】
図１５の特徴は、半導体層１０３はゲート電極１０５および走査線１０の上に島状に形成されているが、ＴＦＴのＯＮ電流に寄与する領域、すなわち、チャネル部はドレイン電極１０７とソース電極１０８が対向している部分である。図１５のような構成とするのは、ドレイン電極１０７と走査線１０、ソース電極１０７と走査線１０とのオーバーラップを無くし、ＴＦＴにおける不用な寄生容量を小さくするためである。一方、半導体層１０３をドレイン電極１０７およびソース電極１０８が存在していない領域の走査線１０の端部付近まで延在させるのは、半導体層１０３の端部を走査線１０の端部のテーパ部に配置するためである。
【００５９】
図１５において、ゲート電極１０５および走査線１０の端部は幅ｗ１にわたってテーパが形成され、半導体層１０３の端部は、平面で視て、ゲート電極１０５のテーパ部に存在している。したがって、半導体層１０３は図１５の上下端付近（ｙ方向）においては、ゲート電極１０５のテーパと同じ角度でテーパが形成されている。つまり、図１５のＤ−Ｄ断面も、図９乃至図１０と同じ形状となっている。したがって、ＴＦＴのＯＮ電流の変曲点Ｑを無くし、あるいは変曲点Ｑの影響を小さくし、かつ、半導体層１０３の上に形成される絶縁膜の段切れを防止することが出来る。このように、ＴＦＴの位置等が異なっていても本発明を適用することが出来る。
【実施例２】
【００６０】
実施例１ではボトムゲート型のＴＦＴについて本発明を適用した例を説明した。本発明はトップゲート型ＴＦＴの場合についても適用することが出来る。図１６はトップゲート型ＴＦＴを用いた場合の画素部の平面図である。図１６において、走査線１０が横方向（ｘ方向）に延在し、映像信号線２０が縦方向（ｙ方向）に延在している。走査線１０と映像信号線２０に囲まれた領域に画素電極１１２が形成されている。図１６において、映像信号線２０と半導体層１０３はスルーホール１２１で接続し、走査線１０の下側を２回通過してスルーホール１２２および１３０を介して画素電極１１２と接続している。
【００６１】
半導体層１０３はコの字型に延在しているが、走査線１０の下以外は、イオンインプランテーションによって導電性が付与されている。図１６において、半導体層１０３に導電性が付与された部分はドレイン領域、ソース領域になっている。図１６において、走査線１０がゲート電極１０５を兼用しており、半導体層１０３が走査線１０を通過する２か所がＴＦＴのチャネル領域となっている。すなわち、図１６のＴＦＴはダブルゲート構成となっている。このような場合の半導体層はｐｏｌｙ−Ｓｉで形成される場合が多い。
【００６２】
図１６において、ゲート電極１０５（走査線１０）の下側で、かつ、半導体層１０３の下側には、遮光膜１０１が金属あるいは合金で形成されている。すなわち、液晶は、自らは発光しないので、バックライトをＴＦＴ基板の背面から照射し、各画素毎にバックライトの光の透過を制御して画像を形成している。しかし、バックライトがチャネル部の半導体層１０３に当たると光電流が発生し、これがリーク電流になるので、遮光膜１０１によってバックライトを遮光している。図１５のその他の構成は図２で説明したのと同様である。
【００６３】
図１７は、図１６のＥ−Ｅ断面に相当する断面図である。図１７において、ＴＦＴ基板１００の上に遮光膜１０１が金属によって形成されている。遮光膜１０１の材料はゲート電極１０５あるいは走査線１０と同じ材料で形成される場合が多い。遮光膜１０１は後で形成される半導体層１０３のチャネル部を下から覆うように形成され、チャネル部をバックライトからの光に対して遮光する。
【００６４】
遮光膜１０１を覆って、下地膜１０２が形成されている。下地膜１０２は通常は、ＳｉＯ膜とＳｉＮ膜の積層構造になっている。下地膜１０２の役割は、ガラス等の基板からの不純物が半導体層１０３等を汚染することを防止することである。
【００６５】
下地膜１０２の上にＴＦＴのための半導体層１０３が形成される。半導体層１０３は映像信号線２０とスルーホール１２１で接続し、ソース電極１０７とスルーホール１２２で接続している。半導体層１０３を覆ってＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）によるＳｉＯ膜でゲート絶縁膜１０４が形成される。ゲート絶縁膜１０４の上にゲート電極１０５が形成されるが、このゲート電極１０５は走査線が兼ねている。
【００６６】
なお、ゲート電極１０５形成後、イオンインプランテーションによってＰ（リン）、Ｂ（ボロン）等をドープして、ゲート電極１０５の下以外の半導体層１０３に導電性を付与する。これによって半導体層にドレイン領域１０３７及びソース領域１０３８を形成する。その後、ゲート電極１０５を覆って層間絶縁膜１０６が形成される。その後、層間絶縁膜１０６とゲート絶縁膜１０４にスルーホール１２１を形成して映像信号線２０と半導体層１０３を接続し、スルーホール１２２を形成して、ソース電極１０７と半導体層１０３を接続する。
【００６７】
その後、ドレイン電極１０７及びソース電極１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は平坦化膜を兼ねているので、２乃至４μｍというように、厚く形成される。有機パッシベーション膜１０９より上側の構成は図３と同様であるので、説明を省略する。
【００６８】
図１８は図１６におけるＡ部の詳細平面図である。すなわち、半導体層１０３と走査線１０が交差する部分、つまり、ＴＦＴが形成される部分の平面図である。図１８において、走査線１０が横方向（ｘ方向）に延在し、半導体層１０３が縦方向（ｙ方向）に延在している。走査線１０と半導体層１０３の間にはゲート絶縁膜が存在している。走査線１０と半導体層１０３がオーバーラップしている部分はＴＦＴのチャネル部になっており、走査線と半導体層がオーバーラップしていない部分には、Ｐ（リン）、Ｂ（ボロン）等がイオンインプランテーションによって打ち込まれ、ＴＦＴのドレイン領域あるいはソース領域を形成している。
【００６９】
半導体層１０３のチャネル部に相当する部分の下側には、ＳｉＯあるいはＳｉＮで形成された下地膜１０２を挟んで、金属による遮光膜１０１が形成されている。遮光膜１０１は例えば、走査線１０と同じ金属で形成される。図１８において、遮光膜１０１は島状に形成され、端部はテーパを有している。半導体層１０３のｘ方向の端部は、遮光膜１０１のテーパ部に位置するようにパターニングされている。
【００７０】
図１９は、図１８のＦ−Ｆ断面図である。図１９において、ガラス等で形成されたＴＦＴ基板１００の上に遮光膜１０１が形成されている。遮光膜１０１の端部はテーパ角θ１の傾斜面１０１１となっている。遮光膜１０１を覆って下地膜１０２が形成されている。下地膜１０２は、ＳｉＯ膜、ＳｉＮ膜の２層構造である場合が多いが、図１９では省略して１層で記載している。
【００７１】
下地膜１０２の上に半導体層１０３が形成されている。半導体層１０３の端部は遮光膜１０１の傾斜部１０１１に配置するように設定されている。したがって、半導体層１０３の両側の表面１０３２は、遮光膜１０１のテーパ角θ１に沿ってテーパが形成される。半導体層１０３は下地膜１０２に対してテーパ角θ２のテーパを持ってエッチングされる。θ２は、半導体層１０３の上に形成されるゲート絶縁膜１０４が段切れを生じないような角度に設定される。
【００７２】
そうすると、図１９に示すように、半導体層１０３の端部の表面１０３１は水平方向、すなわち、ｘ軸方向に対してθ３の角度を持つことになる。したがって、実施例１で説明したように、ＴＦＴのＶｇ−Ｉｄ特性に変曲点Ｑが生じないようにできる、あるいは、変曲点Ｑが生じてもその影響を小さくすることが出来る。
【００７３】
図１９において、半導体層１０３を覆ってゲート絶縁膜１０４が形成されている。ゲート絶縁膜１０４の半導体層１０３に対するステップカバレッジに関係する角度は、半導体層１０３の端部のテーパ角θ２であり、θ２はゲート絶縁膜１０４が段切れを生じない角度に選定されている。ゲート絶縁膜１０４の上には、走査線１０が横方向（ｘ方向）に延在している。
【００７４】
このように、トップゲートタイプのＴＦＴにおいても、半導体層１０３の下側に形成される遮光膜１０１のテーパ角θ１を利用してＴＦＴ特性における変曲点Ｑの問題と半導体層１０３に対するゲート絶縁膜１０４のステップカバレッジの問題を同時に解決することが出来る。
【実施例３】
【００７５】
図２０は有機ＥＬ表示装置の平面図である。図２０において、表示領域５００には縦方向（ｙ方向）に映像信号線２０が延在し、また、上側から下側に向かって電源線４０が延在している。電源線４０は各画素における有機ＥＬ層に電流を供給するものである。また、表示領域５００の横方向（ｘ方向）には走査線１０が延在している。走査線１０は表示領域５００の左右に形成された走査線駆動回路６０から互い違いに延在している。映像信号線２０、電源線４０、および、走査線１０で囲まれた領域に画素が形成されている。
【００７６】
表示領域５００の左右には走査線駆動回路６０が形成され、表示領域５００のｙ方向上側には電源線４９に電流を供給するために、コンタクトホール群５０が形成されている。図２０では、映像信号線２０は端子部１７０に配置したドライバＩＣ１６０から供給される。
【００７７】
図２０に示す有機ＥＬ表示装置において、画素３０にはスイッチングのためのＴＦＴと有機ＥＬ層を駆動するための駆動ＴＦＴが形成されている。表示領域５００における断面構成は、有機パッシベーション膜を形成するまでは、図３あるいは図１７で説明した液晶表示装置と同様な構成となっている。有機ＥＬ表示装置が液晶表示装置と異なる主な点は、図３あるいは図１７等に示す有機パッシベーション膜１０９より上側の構成である。すなわち、有機ＥＬ表示装置では、画素電極、コモン電極、液晶層等の代わりに、アノード、有機ＥＬ層、カソード等が形成されている。したがって、実施例１および実施例２で説明したＴＦＴ部分の構成は有機ＥＬ表示装置についても同様なので、本発明を適用することが出来る。
【００７８】
以上の説明では、液晶表示装置についても、有機ＥＬ表示装置についても画素領域の断面について説明したが、駆動回路に形成されるＴＦＴについても同様に適用することが出来る。
【００７９】
また、以上の説明では、半導体層としてａ−Ｓｉあるいはｐｏｌｙ−Ｓｉを用いたものについて説明したが、本発明はこれに限らず、酸化物半導体を用いたＴＦＴについても適用することが出来る。
【００８０】
さらに、以上の説明では、液晶表示装置と有機ＥＬ表示装置について説明したが、他に、電気泳動の原理を用いたフラットディスプレイ等の、ＴＦＴを用いた表示装置についても本発明を適用することが出来る。
【符号の説明】
【００８１】
１０…走査線、  ２０…映像信号線、  ３０…画素、  ４０…電源線、  ５０…コンタクトホール群、  ６０…走査線駆動回路、  １００…ＴＦＴ基板、  １０１…遮光膜、  １０２…下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…層間絶縁膜、  １０７…ドレイン電極、  １０８…ソース電極、  １０９…有機パッシベーション膜、  １１０…コモン電極、  １１１…容量絶縁膜、  １１２…画素電極、  １１３…配向膜、  １２１…スルーホール、  １２２…スルーホール、  １３０…スルーホール、  １５０…シール材、  １６０…ＩＣドライバ、１７０…端子部、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２０４…配向膜、  ３００…液晶層、  ３０１…液晶分子、  ３００…レジスト、  ５００…表示領域、  １０１１…遮光膜の傾斜面、  １０３１…半導体層の傾斜面、  １０３２…半導体層の端部傾斜面、  １０３５…汚染層、  １０３７…ドレイン領域、  １０３８…ソース領域、  １０５１…ゲート電極傾斜面
【図１】
2019047026.tif 000003
【図２】
2019047026.tif 000004
【図３】
2019047026.tif 000005
【図４】
2019047026.tif 000006
【図５】
2019047026.tif 000007
【図６】
2019047026.tif 000008
【図７】
2019047026.tif 000009
【図８】
2019047026.tif 000010
【図９】
2019047026.tif 000011
【図１０】
2019047026.tif 000012
【図１１】
2019047026.tif 000013
【図１２】
2019047026.tif 000014
【図１３】
2019047026.tif 000015
【図１４】
2019047026.tif 000016
【図１５】
2019047026.tif 000017
【図１６】
2019047026.tif 000018
【図１７】
2019047026.tif 000019
【図１８】
2019047026.tif 000020
【図１９】
2019047026.tif 000021
【図２０】
2019047026.tif 000022