(57)【要約】【課題】トランスの１次側に形成される寄生容量の影響を従来よりも受けずに、トランスの出力を制御する。【解決手段】少なくとも一対のスイッチ素子を備え、これらを直列接続し、中点と一端とがトランスの一次巻線に接続される複数のトーテンポール回路と、前記複数のトーテンポール回路の各出力部と前記トランスの一次巻線との間に接続された共振回路と、複数の前記トーテンポール回路の間において、前記スイッチ素子の制御信号を同一周波数に制御したまま前記制御信号の位相をシフトさせることで前記トランスの出力を制御する制御部と、を備える。【選択図】図１
2019047539.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対のスイッチ素子を備え、これらを直列接続し、中点と一端とがトランスの一次巻線に接続される複数のトーテンポール回路と、
前記複数のトーテンポール回路の各出力部と前記トランスの一次巻線との間に接続された共振回路と、
複数の前記トーテンポール回路の間において、前記スイッチ素子の制御信号を同一周波数に制御したまま前記制御信号の位相をシフトさせることで前記トランスの出力を制御する制御部と、
を備えることを特徴とするスイッチング電源。
【請求項２】
前記トーテンポール回路が二つ並列に接続されており、
前記制御部は、前記二つのトーテンポール回路のうち、一方の前記トーテンポール回路に対して他方の前記トーテンポール回路の前記制御信号の位相をシフトさせる請求項１に記載のスイッチング電源。
【請求項３】
前記トランスは、
前記一次巻線がそれぞれ巻回された二つの外部磁脚と、
前記トランスの二次巻線が巻回された中心磁脚と、
を備え、
前記中心磁脚は、前記二つの外部磁脚のそれぞれと磁気回路を形成することを特徴とする、請求項２に記載のスイッチング電源。
【請求項４】
前記制御部は、前記トランスの出力が所定の目標値になるように、前記位相のシフト量を変化させる請求項１から３のいずれか一項に記載のスイッチング電源。
【請求項５】
前記トランスの出力は、出力電流、出力電圧、又は出力電力のいずれかである請求項１から４のいずれか一項に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
近年、共振コンバータであるスイッチング電源は小型化の要求を満たすために駆動周波数の高周波化が求められている。ただし、駆動周波数を高周波化するとスイッチング電源の損失が増加してしまう。この問題を解決するために、スイッチング電源に用いられるトランスをプレーナ構造のトランスとすることで交流抵抗を低減する方法がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１２５５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般的に、プレーナ構造のトランスは、基板の同一平面上に巻線としての銅箔のパターンが形成されるため、トランスの１次側に大きな寄生容量Ｃｐが形成される。そのため、共振インダクタＬｒと寄生容量Ｃｐとが共振回路を構成し、その共振周波数とスイッチング電源の駆動周波数とが近い値になる場合には、駆動周波数によるトランスの出力の制御が困難となる。このような問題はプレーナ構造のトランスに限られた問題ではなく、１次側に寄生容量が形成される様々なトランスに共通する問題である。
【０００５】
本発明は、このような事情に鑑みてなされたもので、その目的は、トランスの１次側に形成される寄生容量の影響を従来よりも受けずに、トランスの出力を制御することができるスイッチング電源を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様は、少なくとも一対のスイッチ素子を備え、これらを直列接続し、中点と一端とがトランスの一次巻線に接続される複数のトーテンポール回路と、前記複数のトーテンポール回路の各出力部と前記トランスの一次巻線との間に接続された共振回路と、複数の前記トーテンポール回路の間において、前記スイッチ素子の制御信号を同一周波数に制御したまま前記制御信号の位相をシフトさせることで前記トランスの出力を制御する制御部と、を備えることを特徴とするスイッチング電源である。
【０００７】
本発明の一態様は、上述のスイッチング電源であって、前記トーテンポール回路が二つ並列に接続されており、前記制御部は、前記二つのトーテンポール回路のうち、一方の前記トーテンポール回路に対して他方の前記トーテンポール回路の前記制御信号の位相をシフトさせる。
【０００８】
本発明の一態様は、上述のスイッチング電源であって、前記トランスは、前記一次巻線がそれぞれ巻回された二つの外部磁脚と、前記トランスの二次巻線が巻回された中心磁脚と、を備え、前記中心磁脚は、前記二つの外部磁脚のそれぞれと磁気回路を形成する。
【０００９】
本発明の一態様は、上述のスイッチング電源であって、前記制御部は、前記トランスの出力が所定の目標値になるように、前記位相のシフト量を変化させる。
【００１０】
本発明の一態様は、上述のスイッチング電源であって、前記トランスの出力は、出力電流、出力電圧、又は出力電力のいずれかである。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、トランスの１次側に形成される寄生容量の影響を従来よりも受けずに、トランスの出力を制御することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るスイッチング電源Ａの概略構成の一例を示す図である。
【図２】本発明の一実施形態に係るスイッチング素子Ｑ１〜Ｑ４のタイミングチャートである。
【図３】従来の共振コンバータであるスイッチング電源の概略構成図である。
【発明を実施するための形態】
【００１３】
以下、本発明の一実施形態に係るスイッチング電源を、図面を用いて説明する。
【００１４】
図１は、本発明の一実施形態に係るスイッチング電源Ａの概略構成の一例を示す図である。本実施形態では、スイッチング電源ＡがＬＬＣ方式のＤＣ−ＤＣコンバータである場合について説明するが、本発明はこれに限定されない。
【００１５】
図１に示すように、スイッチング電源Ａは、電源１、複数のトーテンポール回路２（第１トーテンポール回路２−１及び第２トーテンポール回路２−２）、複数の共振回路３（第１共振回路３−１及び第２共振回路３−２）、トランス４、交直変換回路５及び制御部６を備える。トランス４は、コア４０、一次巻線４１ａ−１，４１ａ−２、及び二次巻線４１ｂを備える。なお、トランス４は、プレーナ構造のトランスであってもよい。
【００１６】
電源１は、ニッケル水素電池やリチウムイオン電池といった二次電池を用いることができる。また、電源１は、二次電池の代わりに、電気二重層キャパシタ（コンデンサ）を用いることもできる。
【００１７】
トーテンポール回路２は、スイッチ素子を備え、トランス４の一次巻線４１ａ−１，４１ａ−２にそれぞれ接続される。トーテンポール回路２は、電源１からの直流の入力電圧Ｖｉｎを交流に変換する。
【００１８】
具体的には、トーテンポール回路２は、第１トーテンポール回路２−１及び第２トーテンポール回路２−２を備える。この第１トーテンポール回路２−１及び第２トーテンポール回路２−２は、互いに並列に接続される。
【００１９】
第１トーテンポール回路２−１は、一対のスイッチ素子Ｑ１及びスイッチ素子Ｑ２を備える。第１トーテンポール回路２−１は、トランス４の一次巻線４１ａ−１に電気的に接続される。
【００２０】
第２トーテンポール回路２−２は、一対のスイッチ素子Ｑ３及びスイッチ素子Ｑ４を備える。第２トーテンポール回路２−２は、トランス４の一次巻線４１ａ−２に電気的に接続される。
なお、本実施形態において、各トーテンポール回路２は、複数個のスイッチ素子を備えていればよく、偶数個のスイッチ素子を備えていることが望ましい。
【００２１】
スイッチ素子Ｑ１〜Ｑ４は、例えば、ＦＥＴ（Field Effective Transistor；電界効果トランジスタ）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）等である。
【００２２】
スイッチ素子Ｑ１及びスイッチ素子Ｑ２は、互いに直列接続されている。具体的には、スイッチ素子Ｑ１のソースは、スイッチ素子Ｑ２のドレインに接続されている。スイッチ素子Ｑ１のドレインは電源１の正極端子に接続されている。スイッチ素子Ｑ２のソースは電源１の負極端子に接続されている。スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のドレインとの接続点（出力部）は、第１共振回路３−１が接続されている。スイッチ素子Ｑ１及びスイッチ素子Ｑ２のゲートは、それぞれ制御部６に接続されている。したがって、スイッチ素子Ｑ１及びスイッチ素子Ｑ２は、制御部６から出力される制御信号（以下、「第１制御信号」という。）がそれぞれのゲートに入力されて、交互にオン・オフ駆動される。
【００２３】
スイッチ素子Ｑ３及びスイッチ素子Ｑ４は、互いに直列接続されている。具体的には、スイッチ素子Ｑ３のソースは、スイッチ素子Ｑ４のドレインに接続されている。スイッチ素子Ｑ３のドレインは電源１の正極端子に接続されている。スイッチ素子Ｑ４のソースは電源１の負極端子に接続されている。スイッチ素子Ｑ３のソースとスイッチ素子Ｑ４のドレインとの接続点（出力部）は第２共振回路３−２が接続されている。スイッチ素子Ｑ３及びスイッチ素子Ｑ４のゲートは、それぞれ制御部６に接続されている。したがって、スイッチ素子Ｑ３及びスイッチ素子Ｑ４は、制御部６から出力される制御信号（以下、「第２制御信号」という。）がそれぞれのゲートに入力されて、交互にオン・オフ駆動される。
【００２４】
このように、本実施形態では、第１トーテンポール回路２−１の出力が第１共振回路３−１に接続され、第２トーテンポール回路２−２の出力が第２共振回路３−２に接続されている。
【００２５】
第１共振回路３−１は、直列接続された共振コンデンサ３１−１及び共振インダクタ３２−１を備えている。
第１共振回路３−１は、一端側が第１トーテンポール回路２−１のスイッチ素子Ｑ１のソース及びスイッチ素子Ｑ２のドレインの接続点に接続されると共に、他端側がトランス４の一次巻線４１ａ−１の一端側に接続されている。
第１共振回路３−１の共振コンデンサ３１−１及び共振インダクタ３２−１の各値は、第１共振回路３−１によるトランス４の１次側での共振周波数を駆動周波数と一致させて、スイッチ素子Ｑ１及びスイッチ素子Ｑ２をソフトスイッチングさせることができるように予め規定されている。
【００２６】
第２共振回路３−２は、直列接続された共振コンデンサ３１−２及び共振インダクタ３２−２を備えている。
第２共振回路３−２は、一端側が第２トーテンポール回路２−２のスイッチ素子Ｑ３のソース及びスイッチ素子Ｑ４のドレインの接続点に接続されると共に、他端側がトランス４の一次巻線４１ａ−２の一端側に接続されている。
第２共振回路３−２の共振コンデンサ３１−２及び共振インダクタ３２−２の各値は、第２共振回路３−２によるトランス４の１次側での共振周波数を駆動周波数と一致させて、スイッチ素子Ｑ３及びスイッチ素子Ｑ４をソフトスイッチングさせることができるように予め規定されている。
【００２７】
なお、共振インダクタ３２−１又は共振インダクタ３２−２は、トランス４の漏洩インダクタンスで構成することもできるし、トランス４とは異なる独立したインダクタで構成することもできる。
【００２８】
コア４０は、二つの外部磁脚４０１−１，４０１−２及び中心磁脚４０２を備える。
外部磁脚４０１−１には、一次巻線４１ａ−１が巻回されている。外部磁脚４０１−２には、一次巻線４１ａ−２が巻回されている。
【００２９】
中心磁脚４０２には、二次巻線４１ｂが巻回されている。この中心磁脚４０２は、二つの外部磁脚４０１−１，４０１−２のそれぞれと磁気回路を形成する。すなわち、中心磁脚４０２は、一次巻線４１ａ−１に通電されることで形成される磁束Φ１の第１の磁気回路と、一次巻線４１ａ−２に通電されることで形成される磁束Φ２の第２の磁気回路とにおいて共有の経路となっている。なお、二つの外部磁脚４０１−１，４０１−２及び中心磁脚４０２は一体で形成されている。
【００３０】
一次巻線４１ａ−１は、一端側が第１共振回路３−１に接続され、他端側がスイッチ素子Ｑ２のソースに接続されている。トランス４は、スイッチ素子Ｑ１及びスイッチ素子Ｑ２のスイッチングに伴い（スイッチ素子Ｑ１及びスイッチ素子Ｑ２が交互にオン・オフ駆動されるのに伴い）、一次巻線４１ａ−１から二次巻線４１ｂに交流電圧Ｖａｃ１を誘起させる。
【００３１】
一次巻線４１ａ−２は、一端側が第２共振回路３−２に接続され、他端側がスイッチ素子Ｑ４のソースに接続されている。トランス４は、スイッチ素子Ｑ３及びスイッチ素子Ｑ４のスイッチングに伴い（スイッチ素子Ｑ３及びスイッチ素子Ｑ４が交互にオン・オフ駆動されるのに伴い）、一次巻線４１ａ−２から二次巻線４１ｂに交流電圧Ｖａｃ２を誘起させる。
【００３２】
交直変換回路５は、整流素子５１〜５４及びコンデンサ５５を備える。
整流素子５１〜５４は、フルブリッジ接続されている。
コンデンサ５５は、整流素子５１〜５４の出力側に並列接続される、平滑コンデンサである。
【００３３】
交直変換回路５は、トランス４の二次巻線と一対の出力端子７ａ、７ｂとの間に設けられている。交直変換回路５は、二次巻線４１ｂに誘起される交流電圧Ｖａｃ１と二次巻線４１ｂに誘起されたＶａｃ２との和を直流電圧としての出力電圧Ｖｏｕｔに変換して一対の出力端子７ａ、７ｂ間に出力する。なお、本実施形態では、整流素子の一例としてダイオードで構成されている。
【００３４】
制御部６は、スイッチ素子Ｑ１〜Ｑ４を駆動する。この場合に、制御部６は、複数のトーテンポール回路（第１トーテンポール回路２−１及び第２トーテンポール回路２−２）の間で、スイッチ素子Ｑ１〜Ｑ４の制御信号を同一周波数に制御したまま制御信号の位相をシフトさせることでトランス４の出力を制御する。
【００３５】
具体的には、制御部６は、一方のトーテンポール回路２に対して他方のトーテンポール回路２の制御信号の位相をシフトさせる。本実施形態では、制御部６は、第１制御信号と第２制御信号とは同一周波数（駆動周波数）に設定し、第１トーテンポール回路２−１の第１制御信号に対して第２トーテンポール回路２−２の第２制御信号の位相をシフトさせる。
【００３６】
次に、スイッチング電源Ａの動作について、図２を用いて説明する。図２は、スイッチング素子Ｑ１〜Ｑ４のタイミングチャートである。
【００３７】
図２に示すように、制御部６は、出力電圧Ｖｏｕｔを最大出力とする場合（定格時）には、第１制御信号と第２制御信号とを同位相になるように制御する。
一方、出力電圧Ｖｏｕｔを最大出力未満に調整する場合には、制御部６は、第１制御信号と第２制御信号との周波数を同一に設定したまま、第２制御信号の位相をシフトさせる。例えば、制御部６は、第１トーテンポール回路２−１に第１制御信号を出力するタイミングを基準として、第２トーテンポール回路２−２に第２制御信号を出力するタイミングを遅らせる。
【００３８】
なお、第２制御信号の位相をシフトさせるシフト量が増加するほど、出力電圧Ｖｏｕｔが低くなる。そして、シフト量が１８０度の時、すなわち第２制御信号の位相が１８０度ずれた時に出力電圧Ｖｏｕｔが最小出力となる。
【００３９】
なお、シフトさせる量は、トランス４の出力に応じて変化させてもよい。ここで、トランス４の出力は、出力電流、出力電圧、又は出力電力のいずれかである。例えば、制御部６は、出力電圧Ｖｏｕｔをモニターし、その出力電圧Ｖｏｕｔが所定の目標値になるようにシフト量を変化させる。
【００４０】
次に、本実施形態に係る効果について、図３を用いて説明する。図３は、従来の共振コンバータであるスイッチング電源の概略構成図である。
【００４１】
図３に示すように、従来のスイッチング電源１００は、プレーナ構造のトランス２００を備える。このトランス２００は、基板の同一平面上に巻線としての銅箔のパターンが形成されるため、寄生容量が大きくなる。例えば、トランスの１次側に大きな寄生容量Ｃｐが形成される。
【００４２】
そのため、共振インダクタ３２と上記寄生容量Ｃｐとが共振回路を構成し、その共振周波数とスイッチング電源の駆動周波数とが近い値になる場合には、駆動周波数によるトランス２００の出力の制御が困難となる。
【００４３】
一方、本実施形態に係るスイッチング電源Ａは、スイッチング電源Ａの駆動周波数を制御するのではなく、複数のトーテンポール回路２の間でスイッチ素子の制御信号の位相を制御する。これにより、スイッチング電源Ａは、トランス４の１次側に形成される寄生容量の影響を従来よりも受けずに、トランス４の出力を制御することができる。
【００４４】
また、従来のスイッチング電源１００では、負荷に応じて動作周波数を変化させる。そのために、その変化させる周波数の範囲のすべてにおいて、出力電圧のノイズを低減させる必要があるため、ノイズフィルタの設計が困難である。一方、本実施形態に係るスイッチング電源Ａは、同一周波数の制御信号（第１制御信号及び第２制御信号）を用いるため、ノイズフィルタの設計が容易になる。
【００４５】
また、従来のスイッチング電源１００では、駆動周波数を制御することでトランス２００の出力を制御するため、垂下短絡までの制御が必要な場合には共振インダクタ３２の値を大きくする必要がある。ただし、この場合には共振インダクタ３２に発生する電圧が高くなってしまい、共振インダクタ３２の損失が増える場合がある。一方、本実施形態のスイッチング電源Ａは、固定の駆動周波数で、且つ制御信号の位相をシフトさせることでトランス４の出力を制御するため、垂下短絡までの制御を要求される様な電源に適用される場合でも、共振インダクタ３２−１又は共振インダクタ３２−２の値を大きくする必要がなくなる。そのため、共振インダクタ３２−１又は共振インダクタ３２−２に発生する電圧が抑えられ、損失(鉄損)を少なくできる。
【００４６】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【００４７】
上述の実施形態において、スイッチング電源Ａは、トーテンポール回路構成のうちハーフブリッジ構成のＬＬＣ方式のＤＣ−ＤＣコンバータである場合について説明したが、これに限定されない。例えば、スイッチング電源Ａは、フルブリッジ構成やプッシュプル構成のＬＬＣ方式のＤＣ−ＤＣコンバータ等であってもよい。
【００４８】
上述の実施形態において、制御部６は、ハードウエアにより実現されてもよく、ソフトウエアにより実現されてもよく、ハードウエアとソフトウエアとの組み合わせにより実現されてもよい。また、プログラムが実行されることにより、コンピュータが、制御部６の一部として機能してもよい。プログラムは、コンピュータ読み取り可能な媒体に記憶されていてもよく、ネットワークに接続された記憶装置に記憶されていてもよい。
【符号の説明】
【００４９】
Ａ  スイッチング電源
２  トーテンポール回路
３  共振回路
４  トランス
５  交直変換回路
６  制御部
４０  コア
４１ａ−１，４１ａ−２  一次巻線
４１ｂ  二次巻線
４０１−１，４０１−２  外部磁脚
４０２  中心磁脚
【図１】
2019047539.tif 000003
【図２】
2019047539.tif 000004
【図３】
2019047539.tif 000005