(57)【要約】【課題】力率改善を行わない場合にも、交流電源からの交流電流が逆向きに流れることなく、安定した同期整流を実現し、直流電源装置の変換効率を向上する。【解決手段】同期整流動作とともに交流電源の力率改善を行う第一の動作モード及び、同期整流のみを実施し、力率改善を行わない第二の動作モードで動作する直流電源装置において、正と負の閾値を予め記憶させておく閾値記憶部とを備え、前記交流電源からの交流電圧の極性が正の場合に、交流電流が前記閾値記憶部で記憶した正の閾値未満の時には、少なくとも前記フルブリッジ回路４のローサイド開放することで同期整流を部分的に禁止し、前記交流電源からの交流電圧の極性が負の場合に、交流電流が前記閾値記憶部で記憶した負の閾値超過の時には、少なくとも前記フルブリッジ回路４のハイサイドを開放することで同期整流を部分的に禁止する。【選択図】図１
2019187073.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴあるいはＧａＮトランジスタがそれぞれ直列に接続された第一及び第二の直列回路が並列に接続されたフルブリッジ回路と、前記フルブリッジ回路と交流電源との間に設けられたリアクタと、前記フルブリッジ回路の出力側に並列接続された平滑コンデンサと、前記交流電源からの交流電流を検出する交流電流検出手段と、前記交流電源からの交流電圧の位相を検出する交流電圧位相検出手段と、前記交流電圧位相検出手段からの情報にもとづき交流電圧の極性を判断する交流電圧極性判断部とを有し、前記交流電源からの交流電圧の極性が正であれば、前記第一の直列回路のローサイドを短絡及び開放して、前記交流電源からの交流電流が略正弦波となるように力率改善を行うとともに、前記第一の直列回路のローサイドを開放している期間のみ前記第一の直列回路のハイサイドを短絡することに加え、前記第二の直列回路のローサイドを短絡し、前記第二の直列回路のハイサイドを開放することで同期整流を実施し、前記交流電源からの交流電圧の極性が負であれば、前記第一の直列回路のハイサイドを短絡及び開放して、前記交流電源からの交流電流が略正弦波となるように力率改善を行うとともに、前記第一の直列回路のハイサイドを開放している期間のみ前記第一の直列回路のローサイドを短絡することに加え、前記第二の直列回路のハイサイドを短絡し、前記第二の直列回路のローサイドを開放することで同期整流を実施する第一の動作モードと、前記交流電源からの交流電圧の極性が正であれば、前記第一の直列回路のハイサイド及び前記第二の直列回路のローサイドを短絡し、前記第一の直列回路のローサイド及び前記第二の直列回路のハイサイドを開放することで同期整流を実施し、前記交流電源からの交流電圧の極性が負であれば、前記第一の直列回路のローサイド及び前記第二の直列回路のハイサイドを短絡し、前記第一の直列回路のハイサイド及び前記第二の直列回路のローサイドを開放することで同期整流を実施する第二の動作モードとを有し、前記第一の動作モードと第二の動作モードのいずれかで動作する直流電源装置であって、正と負の閾値を予め記憶させておく閾値記憶部とを備え、前記交流電源からの交流電圧の極性が正の場合に、交流電流が前記閾値記憶部で記憶した正の閾値未満の時には、少なくとも前記第二の直列回路のローサイドを開放することで同期整流を部分的に禁止し、前記交流電源からの交流電圧の極性が負の場合に、交流電流が前記閾値記憶部で記憶した負の閾値超過の時には、少なくとも第二の直列回路のハイサイドを開放することで同期整流を部分的に禁止することを特徴とする直流電源装置。
【請求項２】
前記第二の動作モードよりも、前記第一の動作モードの正と負の両閾値の絶対値が大きくなるようにしたことを特徴とする請求項１に記載の直流電源装置。
【請求項３】
同期整流を実施する閾値と同期整流を禁止する閾値とを設けたことを特徴とする請求項１〜２のいずれか一項に記載の直流電源装置。
【請求項４】
同期整流を実施する閾値あるいは同期整流を禁止する閾値の少なくとも一方を、前記リアクタの値や前記電流検出手段にて検出した交流電流の大きさあるいは前記交流電源の力率改善を行っているか否かに応じて変更することを特徴とする請求項３に記載の直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善機能を有した直流電源装置に関するものである。
【背景技術】
【０００２】
ＭＯＳＦＥＴを用いて同期整流を行うフルブリッジ構成の直流電源装置において、交流電圧が低く、交流電流が流れていないタイミングでＭＯＳＦＥＴがオン状態になると、交流電流が逆向きに流れる期間ができ、歪みなど交流電流波形に影響を及ぼし、直流電源装置の変換効率が低下する。
そこで、交流電流の指令値あるいは検出値の絶対値と所定の閾値との比較結果にもとづき、同期整流を実施あるいは禁止する方法がある（例えば、特許文献１参照。）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１３９３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、交流電流指令値の絶対値と閾値との比較結果にもとづき、同期整流の実施あるいは禁止を判断すると、交流電源の力率改善を行わない場合には、交流電流の指令値がゼロとなるため、同期整流が常時禁止され直流電源装置の変換効率を向上することができない。同様に、交流電流検出値の絶対値を用いて同期整流を実施あるいは禁止を判断する場合にも、交流電流が逆流しているか否かを判断することができない。
本発明は上記課題を解決するもので、力率改善を行わない場合にも、交流電源からの交流電流が逆向きに流れることなく、安定した同期整流を実現し、直流電源装置の変換効率を向上することを目的とする。
【課題を解決するための手段】
【０００５】
前記従来技術の課題を解決するために本発明の直流電源装置では、ＭＯＳＦＥＴあるいはＧａＮトランジスタを用いたフルブリッジ回路と、リアクタと、平滑コンデンサと、交流電流検出手段と、交流電圧位相検出手段と、交流電圧極性判断部と、閾値記憶部とを含み、前記交流電流検出手段にて検出した交流電流と前記閾値記憶部にて予め設けた閾値との比較結果にもとづき同期整流を実施あるいは禁止する。
さらに、前記閾値記憶部において、前記交流電源の力率改善を行わない場合に対し、前記交流電源の力率改善を行う場合の閾値の絶対値が大きくなるように設定する。
あるいは、前記閾値記憶部において、同期整流を実施する閾値と同期整流を禁止する閾値とを設け、同期整流を実施する閾値あるいは同期整流を禁止する閾値の少なくとも一方を、前記リアクタの値や前記交流電源からの交流電流の大きさあるいは前記交流電源の力率改善を行っているか否かに応じて変更する。
【発明の効果】
【０００６】
本発明の直流電源装置は、力率改善を行わない場合にも交流電源からの交流電流が逆向きに流れることなく、安定した同期整流を実現し、直流電源装置の変換効率を向上できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施の形態１における力率改善装置の構成を示す図
【図２】本発明の実施の形態１における、第一及び第二のモードで動作した場合のフルブリッジ回路のスイッチングパターンを示す図
【図３】本発明の実施の形態１における、第一の動作モードでの同期整流判定部９ｄ及びフルブリッジ回路４の動作に関する概要を示す図
【図４】本発明の実施の形態１における、第二の動作モードでの同期整流判定部９ｄ及びフルブリッジ回路４の動作に関する概要を示す図
【図５】本発明の実施の形態２における力率改善装置の構成を示す図
【発明を実施するための形態】
【０００８】
第１の発明は、ＭＯＳＦＥＴあるいはＧａＮトランジスタがそれぞれ直列に接続された第一及び第二の直列回路が並列に接続されたフルブリッジ回路と、前記フルブリッジ回路と交流電源との間に設けられたリアクタと、前記フルブリッジ回路の出力側に並列接続された平滑コンデンサと、前記交流電源からの交流電流を検出する交流電流検出手段と、前記交流電源からの交流電圧の位相を検出する交流電圧位相検出手段と、前記交流電圧位相検出手段からの情報にもとづき交流電圧の極性を判断する交流電圧極性判断部とを有し、前記交流電源からの交流電圧の極性が正であれば、前記第一の直列回路のローサイドを短絡及び開放して、前記交流電源からの交流電流が略正弦波となるように力率改善を行うとともに、前記第一の直列回路のローサイドを開放している期間のみ前記第一の直列回路のハイサイドを短絡することに加え、前記第二の直列回路のローサイドを短絡し、前記第二の直列回路のハイサイドを開放することで同期整流を実施し、前記交流電源からの交流電圧の極性が負であれば、前記第一の直列回路のハイサイドを短絡及び開放して、前記交流電源からの交流電流が略正弦波となるように力率改善を行うとともに、前記第一の直列回路のハイサイドを開放している期間のみ前記第一の直列回路のローサイドを短絡することに加え、前記第二の直列回路のハイサイドを短絡し、前記第二の直列回路のローサイドを開放することで同期整流を実施する第一の動作モードと、前記交流電源からの交流電圧の極性が正であれば、前記第一の直列回路のハイサイド及び前記第二の直列回路のローサイドを短絡し、前記第一の直列回路のローサイド及び前記第二の直列回路のハイサイドを開放することで同期整流を実施し、前記交流電源からの交流電圧の極性が負であれば、前記第一の直列回路のローサイド及び前記第二の直列回路のハイサイドを短絡し、前記第一の直列回路のハイサイド及び前記第二の直列回路のローサイドを開放することで同期整流を実施する第二の動作モードとを有し、前記第一の動作モードと第二の動作モードのいずれかで動作する直流電源装置であって、正と負の閾値を予め記憶させておく閾値記憶部とを備え、前記交流電源からの交流電圧の極性が正の場合に、交流電流が前記閾値記憶部で記憶した正の閾値未満の時には、少なくとも前記第二の直列回路のローサイドを開放することで同期整流を部分的に禁止し、前記交流電源からの交流電圧の極性が負の場合に、交流電流が前記閾値記憶部で記憶した負の閾値超過の時には、少なくとも第二の直列回路のハイサイドを開放することで同期整流を部分的に禁止することを特徴とする直流電源装置である。
これにより、力率改善を行わない場合にも、交流電源からの交流電流が逆向きに流れることなく、安定した同期整流を実現し、直流電源装置の変換効率を向上できる。
第２の発明は、第１の発明において、第二の動作モードよりも、第一の動作モードの正と負の両閾値の絶対値が大きくなるようにしたものである。
第３の発明は、第１の発明あるいは第２の発明において、同期整流を実施する閾値と同期整流を禁止する閾値とを設けたものである。
これにより、交流電源からの交流電流のリプル等の影響により、閾値近傍で同期整流の実施と禁止とが頻繁に発生することを回避し、より一層直流電源装置を安定に動作できる。第４の発明は、第３の発明において、同期整流を実施する閾値あるいは同期整流を禁止する閾値の少なくとも一方を、前記リアクタの値や前記電流検出手段にて検出した交流電流の大きさあるいは前記交流電源の力率改善を行っているか否かに応じて変更するものである。
これにより、交流電源からの交流電流のリプルの大きさに寄与するリアクタの値や交流電
流の大きさあるいは力率改善を行っているか否かに応じて、同期整流を許可する閾値と同期整流を禁止する閾値との差を必要最小限に設定できるため、交流電源からの交流電流のリプル等の影響により、閾値近傍で同期整流の実施と禁止とが頻繁に発生することを回避しつつ、同期整流による直流電源装置の効率を最大限向上できる。
以下、本発明の実施の形態について、図面を参照しながら説明する。尚、この実施の形態によって本発明が限定されるものではない。
（実施の形態１）
図１は、本発明の第１の実施の形態における直流電源装置の構成を示す図である。
図１に示すように、本実施の形態における直流電源装置は、交流電源１の一方の交流ラインに接続されたリアクタ３と、交流電源１の一端に接続され交流電源１から流れる電流を検出する交流電流検出手段２と、ＭＯＳＦＥＴあるいはＧａＮトランジスタがそれぞれ直列に接続された第一及び第二の直列回路が並列に接続されたフルブリッジ回路４と、フルブリッジ回路４の出力側に並列接続された平滑コンデンサ５と、フルブリッジ回路４の出力側の直流電圧を検出する平滑コンデンサ５に並列接続された直流電圧検出手段６を具備する。
本実施の形態の直流電源装置は、マイクロコンピュータなどから構成される制御部９と、交流電源１の両端に接続された交流電圧位相検出手段８（例えばゼロクロス検出回路など）を備えており、制御部９は交流電圧位相検出手段８から得られる交流電源１からの交流電圧のゼロクロス点と交流電圧の周期から、交流電源１からの交流電圧の位相を推定演算する交流電圧位相演算部９ａと、交流電圧位相検出手段８において交流電圧とゼロクロス基準電圧とを比較することで交流電圧の極性を判断する交流電圧極性判定部９ｇと、直流電圧検出手段６の検出値と直流電圧指令値との比較結果に応じて比例積分補償演算を行う電圧制御部９ｆと、電圧位相演算部９ａから得られる交流電圧の位相に相当する略正弦波状の基準電流波形の電流振幅値と電圧制御部９ｆの出力とを乗算することで電流指令を生成し、交流電流検出手段２で検出した交流電流検出値と等しくなるように比例積分補償演算する電流制御部９ｂと、電流制御部９ｂの出力と三角波状の搬送波を比較しフルブリッジ回路４のＰＷＭ駆動信号を生成するＰＷＭ信号生成部９ｃと、正と負の閾値を予め記憶する閾値記憶部９ｅと、交流電圧極性判定部９ｇからの情報にもとづき、交流電圧の極性ごとに交流電流検出手段２から検出した電流値と閾値記憶部１０ｅで記憶した正負の閾値との大小関係に応じて、フルブリッジ回路４の同期整流を実施あるいは禁止を判定する同期整流実施・禁止判定部９ｄを有し、フルブリッジ回路４を短絡及び開放させることで直流電圧が直流電圧指令と等しくなるように制御し、直流電圧を負荷７へ供給する。
以下に、同期整流判定部９ｄと閾値記憶部９ｅの詳細について説明する。
まず、閾値記憶部９ｅでは正と負の閾値を各々設けることに加え、交流電流のリプルなどの影響により、閾値近傍で同期整流の実施と禁止が頻繁に発生することを回避し、より一層安定に同期整流を実施するために、第二の動作モードよりも電流リプルが大きくなる第一の動作モードの方が、正負の両閾値の絶対値が大きくなるようにする。
次に、同期整流判定部９ｄについて、図２〜図４を用いて説明する。
第一の動作モードでは、図２のように交流電圧極性判定部９ｇにおいて交流電圧の極性が正であると判定した場合、交流電流検出手段２で検出した電流値が閾値記憶部９ｅで記憶した正の閾値以上であれば、フルブリッジ回路４の第二の直列回路のハイサイド４ｃを開放し、フルブリッジ回路４の第二の直列回路のローサイド４ｄを短絡することに加え、フルブリッジ回路４の第一の直列回路のローサイド４ｂはＰＷＭ信号生成部９ｃで生成されたＰＷＭ信号を出力するとともに、フルブリッジ回路４の第一の直列回路のハイサイド４ａはＰＷＭ信号生成部９ｃで生成されたＰＷＭ信号に対し相補のＰＷＭ信号、あるいはＰＷＭ信号に対し相補のＰＷＭ信号から所定のデッドタイムを考慮したＰＷＭ信号を出力することで、交流電源の力率改善を行うとともに、同期整流を実施する。一方、交流電流検出手段２で検出した電流値が閾値記憶部９ｅで記憶した正の閾値未満であれば、フルブリッジ回路４の第一の直列回路のローサイド４ｂはＰＷＭ信号生成部９ｃで生成されたＰＷＭ信号を出力するとともに、少なくとも前記フルブリッジ回路４のローサイド４ｄを開放
し、同期整流を部分的に禁止することで、図３のように少なくとも前記フルブリッジ回路４のローサイド４ｄがダイオードの状態となるため、交流電源の力率改善を行いながら、前記交流電源からの交流電流が逆向きに流れることを防止できる。
また、図２のように交流電圧極性判定部９ｇにおいて交流電圧の極性が負であると判定した場合、交流電流検出手段２で検出した電流値が閾値記憶部９ｅで記憶した負の閾値以下であれば、フルブリッジ回路４の第二の直列回路のローサイド４ｄを開放し、フルブリッジ回路４の第二の直列回路のハイサイド４ｃを短絡することに加え、フルブリッジ回路４の第一の直列回路のハイサイド４ａはＰＷＭ信号生成部９ｃで生成されたＰＷＭ信号を出力するとともに、フルブリッジ回路４の第一の直列回路のローサイド４ｂはＰＷＭ信号生成部９ｃで生成されたＰＷＭ信号に対し相補のＰＷＭ信号、あるいはＰＷＭ信号に対し相補のＰＷＭ信号から所定のデッドタイムを考慮したＰＷＭ信号を出力することで、交流電源の力率改善を行うとともに、同期整流を実施する。一方、交流電流検出手段２で検出した電流値が閾値記憶部９ｅで記憶した負の閾値超過であれば、フルブリッジ回路４の第一の直列回路のハイサイド４ａはＰＷＭ信号生成部９ｃで生成されたＰＷＭ信号を出力するとともに、少なくともフルブリッジ回路４のハイサイド４ｃを開放し、同期整流を部分的に禁止することで、図３のように少なくとも前記フルブリッジ回路４のハイサイド４ｃがダイオードの状態となるため、交流電源の力率改善を行いながら、前記交流電源からの交流電流が逆向きに流れることを防止できる。
第二の動作モードでは、図２のように交流電圧極性判定部９ｇにおいて交流電圧の極性が正であると判定した場合、交流電流検出手段２で検出した電流値が閾値記憶部９ｅで記憶した正の閾値以上であれば、フルブリッジ回路４の第一の直列回路のハイサイド４ａ及びフルブリッジ回路４の第二の直列回路のローサイド４ｄを短絡するとともに、フルブリッジ回路４の第一の直列回路のローサイド４ｂ及びフルブリッジ回路４の第二の直列回路のハイサイド４ｃを開放することで同期整流を実施する。一方、交流電流検出手段２で検出した電流値が閾値記憶部９ｅで記憶した正の閾値未満であれば、フルブリッジ回路４の第一の直列回路のローサイド４ｂ及びフルブリッジ回路４の第二の直列回路のハイサイド４ｃに加え、フルブリッジ回路４の第一の直列回路のハイサイド４ａあるいはフルブリッジ回路４の第二の直列回路のローサイド４ｄの少なくとも一方を開放し、同期整流を部分的に禁止することで、図４のようにフルブリッジ回路４の第一の直列回路のハイサイド４ａあるいはフルブリッジ回路４の第二の直列回路のローサイド４ｄの少なくとも一方がダイオードの状態となるため、前記交流電源からの交流電流が逆向きに流れることを防止できる。
また、図２のように交流電圧極性判定部９ｇにおいて交流電圧の極性が負であると判定した場合、交流電流検出手段２で検出した電流値が閾値記憶部９ｅで記憶した負の閾値以下であれば、フルブリッジ回路４の第一の直列回路のローサイド４ｂ及びフルブリッジ回路４の第二の直列回路のハイサイド４ｃを短絡するとともに、フルブリッジ回路４の第一の直列回路のハイサイド４ａ及びフルブリッジ回路４の第二の直列回路のローサイド４ｄを開放することで同期整流を実施する。一方、交流電流検出手段２で検出した電流値が閾値記憶部９ｅで記憶した負の閾値超過であれば、フルブリッジ回路４の第一の直列回路のハイサイド４ａ及びフルブリッジ回路４の第二の直列回路のローサイド４ｄに加え、フルブリッジ回路４の第一の直列回路のローサイド４ｂあるいはフルブリッジ回路４の第二の直列回路のハイサイド４ｃの少なくとも一方を開放し、同期整流を部分的に禁止することで、図４のようにフルブリッジ回路４の第一の直列回路のローサイド４ｂあるいはフルブリッジ回路４の第二の直列回路のハイサイド４ｃの少なくとも一方がダイオードの状態となるため、前記交流電源からの交流電流が逆向きに流れることを防止できる。
本発明では、検出した交流電流と予め設けた閾値との大小関係に応じて、ＭＯＳＦＥＴあるいはＧａＮトランジスタがそれぞれ直列に接続された第一及び第二の直列回路が並列に接続されたフルブリッジ回路の同期整流を実施あるいは禁止することで、力率改善を行わない場合にも、交流電源からの交流電流が逆向きに流れることなく、安定した同期整流を実現し、直流電源装置の変換効率を向上できる。
（実施の形態２）
図５は、本発明の第２の実施の形態における直流電源装置の構成を示す図である。
尚、本発明の第２の実施の形態における力率改善装置は、実施の形態１と同じ回路構成であるため、実施の形態１と差異のある閾値記憶部９ｅの動作についてのみ説明する。
閾値記憶部９ｅでは、交流電流のリプルなどの影響により、閾値近傍で同期整流の実施と禁止が頻繁に発生することを回避し、より一層安定に同期整流を実施するために、交流電流検出手段２から検出した電流値との比較により同期整流を実施する閾値及び同期整流を禁止する閾値を各々設け、同期整流を実施する閾値の絶対値が同期整流を禁止する閾値の絶対値よりも大きくなるように設定する。尚、同期整流を許可する閾値と同期整流を禁止する閾値との差が過度に大きくなると同期整流による、直流電源装置の変換効率向上効果が低下してしまうため、交流電流のリプル幅に応じて、同期整流を許可する閾値と同期整流を禁止する閾値との差を変更する。例えば、電流リプルの大きさは、リアクタ３や交流電流検出手段２で検出した交流入力電流の大きさあるいは交流電源の力率改善を行っているか否かにによって異なる為、それらの関係を予め記憶したマップを設け、リアクタ３や交流電流検出手段２あるいは交流電圧位相検出手段８で検出した交流入力電流の大きさあるいは交流電源の力率改善を行っているか否かにもとづき、予め記憶したマップから電流リプルの大きさを判断し、電流リプルの大きさに応じて同期整流を実施する閾値あるいは同期整流を禁止する閾値の少なくとも一方を変更する。
本発明では、検出した交流電流と予め設けた閾値との大小関係に応じて、ＭＯＳＦＥＴあるいはＧａＮトランジスタがそれぞれ直列に接続された第一及び第二の直列回路が並列に接続されたフルブリッジ回路の同期整流を実施あるいは禁止することで、力率改善を行わない場合にも、交流電源からの交流電流が逆向きに流れることなく、安定した同期整流を実現し、直流電源装置の変換効率を向上できる。
【産業上の利用可能性】
【０００９】
以上のように本発明にかかる直流電源装置は、力率改善を行っていない場合にも電流不連続モード時に同期整流を実施することで、交流電源からの交流電流が想定方向を逆側に流れることを回避しつつ直流電源装置の変換効率向上できるため、エアコンや冷蔵庫、洗濯機等の直流電源装置を用いた電化製品に適用出来る。
【符号の説明】
【００１０】
１  交流電源
２  交流電流検出手段
３  リアクタ
４  フルブリッジ回路
５  平滑コンデンサ
６  直流電圧検出手段
７  負荷
８  交流電圧位相検出手段
９  制御部
【図１】
2019187073.tif 000003
【図２】
2019187073.tif 000004
【図３】
2019187073.tif 000005
【図４】
2019187073.tif 000006
【図５】
2019187073.tif 000007