(57)【要約】【課題】本発明は、スイッチの信頼性の低下を抑制できるスイッチの過電流検出回路を提供する。【解決手段】この検出回路は、互いに並列接続された第１，第２スイッチＳＷＡ，ＳＷＢに適用される。検出回路は、第１，第２スイッチＳＷＡ，ＳＷＢに流れる電流と相関のある微小電流に応じた電圧である第１，第２センス電圧ＶｓＡ，ＶｓＢを検出するための第１，第２センス抵抗体５５Ａ，５５Ｂと、第１，第２センス抵抗体５５Ａ，５５Ｂにより検出された第１，第２センス電圧ＶｓＡ，ＶｓＢを平均化したセンス平均値Ｖａｖｅを算出する平均化回路６０と、算出されたセンス平均値Ｖａｖｅが過電流閾値ＯＣを超えたと判定した場合、過電流が流れていると判定する駆動制御部５１と、を備えている。【選択図】      図２
2019187003.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列接続された複数のスイッチ（ＳＷＡ〜ＳＷＣ）に適用されるスイッチの過電流検出回路において、
前記各スイッチに対応して設けられ、前記スイッチに流れる電流と相関のある微小電流に応じた電圧であるセンス電圧を検出するセンス検出部（５５Ａ〜５５Ｃ）と、
前記各センス検出部により検出された前記センス電圧を平均化した値、前記各センス検出部により検出された前記センス電圧を加算した値又は該加算した値をＫ倍（Ｋは１以外の正数）した値のいずれかである判定電圧を算出する判定電圧算出部（６０，６１Ａ〜６１Ｃ，８０）と、
算出された前記判定電圧が過電流閾値を超えたと判定した場合、前記スイッチに過電流が流れていると判定する判定部（５１）と、を備えるスイッチの過電流検出回路。
【請求項２】
前記判定電圧算出部は、前記各センス検出部に対応して設けられてかつ前記センス検出部に接続された抵抗体（６１Ａ〜６１Ｃ）を備え、前記各センス検出部により検出された前記センス電圧を前記各抵抗体により分圧して平均化した値を前記判定電圧として算出する請求項１に記載のスイッチの過電流検出回路。
【請求項３】
前記判定電圧算出部は、前記各センス検出部により検出された前記センス電圧の相加平均値を前記判定電圧として算出する請求項１又は２に記載のスイッチの過電流検出回路。
【請求項４】
前記判定部は、算出された前記判定電圧が、前記過電流閾値よりも大きい短絡閾値を超えたと判定した場合、前記スイッチに短絡故障が発生していると判定する請求項１〜３のいずれか１項に記載のスイッチの過電流検出回路。
【請求項５】
前記判定部は、前記各センス検出部により検出された前記センス電圧の少なくとも１つが、前記過電流閾値よりも大きい短絡閾値を超えたと判定した場合、前記スイッチに短絡故障が発生していると判定する請求項１〜３のいずれか１項に記載のスイッチの過電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに並列接続された複数のスイッチに適用されるスイッチの過電流検出回路に関する。
【背景技術】
【０００２】
この種の回路としては、例えば特許文献１に見られるように、ＩＧＢＴ等の各スイッチに対応して設けられたセンス検出部と、判定部とを備えるものが知られている。センス検出部は、スイッチに流れる電流と相関のある微小電流に応じた電圧であるセンス電圧を検出する。判定部は、検出された各センス電圧のいずれかが過電流閾値を超えたと判定した場合、スイッチに過電流が流れていると判定する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１０４２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のスイッチがオン状態とされている場合、例えば各スイッチの仕様が同じであったとしても、各スイッチに流れる電流が均等にならない事象である電流アンバランスが発生する。電流アンバランスが発生すると、各スイッチのうち、一部のスイッチには、各スイッチの並列接続体に流れる電流をスイッチ数で等分した値よりも大きい電流が流れる。このため、過電流が流れているとの誤判定を避ける上では、各スイッチに過電流が流れていない場合に各スイッチに流れる電流のうち、最も大きい電流よりも大きい値に対応する過電流閾値を設定することが要求される。しかし、この場合、検出されたセンス電圧が過電流閾値を超えたと判定されたタイミングにおいてスイッチに実際に流れる電流が大きくなってしまい、スイッチの信頼性が低下する懸念がある。
【０００５】
本発明は、スイッチの信頼性の低下を抑制できるスイッチの過電流検出回路を提供することを主たる目的とする。
【課題を解決するための手段】
【０００６】
本発明は、互いに並列接続された複数のスイッチに適用されるスイッチの過電流検出回路において、前記各スイッチに対応して設けられ、前記スイッチに流れる電流と相関のある微小電流に応じた電圧であるセンス電圧を検出するセンス検出部と、前記各センス検出部により検出された前記センス電圧を平均化した値、前記各センス検出部により検出された前記センス電圧を加算した値又は該加算した値をＫ倍（Ｋは１以外の正数）した値のいずれかである判定電圧を算出する判定電圧算出部と、算出された前記判定電圧が過電流閾値を超えたと判定した場合、前記スイッチに過電流が流れていると判定する判定部と、を備える。
【０００７】
本発明では、判定電圧算出部により、各センス検出部により検出されたセンス電圧を平均化した値、各センス検出部により検出されたセンス電圧を加算した値又は上記加算した値をＫ倍した値のいずれかである判定電圧が算出される。各センス検出部により検出されたセンス電圧を平均化した値は、各センス電圧の相加平均値のみならず、各センス電圧をこの相加平均値に近づけた値も含む。判定電圧は、電流アンバランスの影響が緩和されたパラメータである。このため、本発明によれば、より小さい過電流閾値を設定することができる。これにより、検出されたセンス電圧が過電流閾値を超えたと判定されたタイミングにおいてスイッチに実際に流れる電流が大きくなることを抑制でき、スイッチの信頼性の低下を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る回転電機の制御システムの全体構成図。
【図２】スイッチの駆動回路を示す図。
【図３】電流アンバランスを説明するための図。
【図４】マスク期間を示す図。
【図５】駆動制御部の処理手順を示すフローチャート。
【図６】第２実施形態に係るスイッチの駆動回路を示す図。
【図７】第３実施形態に係るスイッチの駆動回路を示す図。
【図８】第３実施形態の効果を説明するための図。
【図９】第４実施形態に係るスイッチの駆動回路を示す図。
【図１０】第５実施形態に係るスイッチの駆動回路を示す図。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
以下、本発明に係る過電流検出回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態に係る過電流検出回路は回転電機の制御システムを構成する。
【００１０】
図１に示すように、制御システムは、直流電源としてのバッテリ１０、電力変換器としてのインバータ２０、回転電機３０及び制御装置４０を備えている。回転電機３０は、インバータ２０を介してバッテリ１０に接続されている。なお、バッテリ１０及びインバータ２０の間には、平滑コンデンサ１１が設けられている。また、回転電機３０としては、例えば永久磁石界磁型の同期機が用いられればよい。
【００１１】
インバータ２０は、３相分の上，下アームスイッチを備えている。上，下アームのそれぞれは、並列接続された第１スイッチＳＷＡ及び第２スイッチＳＷＢで構成されている。各相の上アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子には、平滑コンデンサ１１の第１端が接続されている。各相の上アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子には、各相の下アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子が接続されている。各相の下アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子には、平滑コンデンサ１１の第２端が接続されている。各相において、上アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子と、下アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子との接続点には、回転電機３０の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。
【００１２】
本実施形態では、第１，第２スイッチＳＷＡ，ＳＷＢとして、電圧制御形の半導体スイッチング素子が用いられ、より具体的には、ＳｉのＩＧＢＴが用いられている。このため、第１，第２スイッチＳＷＡ，ＳＷＢにおいて、高電位側端子はコレクタであり、低電位側端子はエミッタである。第１，第２スイッチＳＷＡ，ＳＷＢには、第１，第２フリーホイールダイオードＦＤＡ，ＦＤＢが逆並列に接続されている。
【００１３】
制御装置４０は、回転電機３０の制御量をその指令値に制御すべく、各相において、上アームの第１，第２スイッチＳＷＡ，ＳＷＢと下アームの第１，第２スイッチＳＷＡ，ＳＷＢとを交互にオン状態とする。制御量は、例えばトルクである。制御装置４０は、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号Ｇとして、オン状態を指示するオン指令又はオフ状態を指示するオフ指令を、各相各アームにおける第１，第２スイッチＳＷＡ，ＳＷＢの組に対して個別に設けられた駆動回路Ｄｒに対して出力する。
【００１４】
インバータ２０の備える駆動回路Ｄｒは、制御装置４０からの駆動信号Ｇを取得する。駆動回路Ｄｒは、取得した駆動信号Ｇに基づいて、第１，第２スイッチＳＷＡ，ＳＷＢをオン状態又はオフ状態とする。本実施形態では、駆動回路Ｄｒは、第１，第２スイッチＳＷＡ，ＳＷＢを同期してオン状態又はオフ状態とする。
【００１５】
続いて図２を用いて、駆動回路Ｄｒについて説明する。
【００１６】
駆動回路Ｄｒは、定電圧電源５０、駆動制御部５１、充電スイッチ５２、放電スイッチ５３、第１ゲート抵抗体５４Ａ及び第２ゲート抵抗体５４Ｂを備えている。本実施形態では、充電スイッチ５２としてＰＮＰトランジスタが用いられ、放電スイッチ５３としてＮＰＮトランジスタが用いられている。
【００１７】
充電スイッチ５２のエミッタには、定電圧電源５０が接続され、充電スイッチ５２のコレクタには、第１ゲート抵抗体５４Ａ及び第２ゲート抵抗体５４Ｂそれぞれの第１端が接続されている。第１ゲート抵抗体５４Ａの第２端には、第１スイッチＳＷＡのゲートが接続されている。第２ゲート抵抗体５４Ｂの第２端には、第２スイッチＳＷＢのゲートが接続されている。
【００１８】
第１ゲート抵抗体５４Ａ及び第２ゲート抵抗体５４Ｂそれぞれの第１端には、放電スイッチ５３のコレクタが接続されている。放電スイッチ５３のエミッタには、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。
【００１９】
第１スイッチＳＷＡは、自身に流れるコレクタ電流と相関を有する微小電流が流れる第１センス端子ＳｔＡを有している。第１センス端子ＳｔＡには、駆動回路Ｄｒが備える第１センス抵抗体５５Ａの第１端が接続され、第１センス抵抗体５５Ａの第２端には、第１スイッチＳＷＡのエミッタが接続されている。第１センス端子ＳｔＡに流れる微少電流によって第１センス抵抗体５５Ａに電圧降下量が生じる。このため、第１センス抵抗体５５Ａのうち第１センス端子ＳｔＡ側の電位である第１センス電圧ＶｓＡは、コレクタ電流と相関を有する電気的な状態量となる。本実施形態では、第１スイッチＳＷＡのエミッタ電位を０とし、このエミッタ電位よりも高い第１センス電圧ＶｓＡの符号を正と定義する。なお、第１センス抵抗体５５Ａが、第１スイッチＳＷＡに対応して設けられたセンス検出部に相当する。
【００２０】
第２スイッチＳＷＢは、自身に流れるコレクタ電流と相関を有する微小電流が流れる第２センス端子ＳｔＢを有している。第２センス端子ＳｔＢには、駆動回路Ｄｒが備える第２センス抵抗体５５Ｂの第１端が接続され、第２センス抵抗体５５Ｂの第２端には、第２スイッチＳＷＢのエミッタが接続されている。この構成により、第２センス抵抗体５５Ｂのうち第２センス端子ＳｔＢ側の電位である第２センス電圧ＶｓＢは、コレクタ電流と相関を有する電気的な状態量となる。本実施形態では、第２スイッチＳＷＢのエミッタ電位を０とし、このエミッタ電位よりも高い第２センス電圧ＶｓＢの符号を正と定義する。なお、第２センス抵抗体５５Ｂが、第２スイッチＳＷＢに対応して設けられたセンス検出部に相当する。
【００２１】
駆動回路Ｄｒは、判定電圧算出部に相当する平均化回路６０、第１コンパレータ７０Ａ及び第２コンパレータ７０Ｂを備えている。平均化回路６０には、第１センス抵抗体５５Ａ及び第２センス抵抗体５５Ｂそれぞれの第１端が接続されている。このため、平均化回路６０には、第１センス電圧ＶｓＡ及び第２センス電圧ＶｓＢが入力される。平均化回路６０は、第１センス電圧ＶｓＡ及び第２センス電圧ＶｓＢを平均化した値であるセンス平均値Ｖａｖｅを算出して出力する。センス平均値Ｖａｖｅが判定電圧に相当する。本実施形態において、センス平均値Ｖａｖｅは、第１センス電圧ＶｓＡ及び第２センス電圧ＶｓＢを相加平均した値である。すなわち、センス平均値Ｖａｖｅは、第１センス電圧ＶｓＡ及び第２センス電圧ＶｓＢの加算値を等分した値「（ＶｓＡ＋ＶｓＢ）／２」である。
【００２２】
センス平均値Ｖａｖｅは、第１コンパレータ７０Ａ及び第２コンパレータ７０Ｂそれぞれの非反転入力端子に入力される。第１コンパレータ７０Ａの反転入力端子には、駆動回路Ｄｒが備える第１電源７１Ａの出力電圧である過電流閾値ＯＣが入力される。過電流閾値ＯＣは、例えば、各スイッチＳＷＡ，ＳＷＢの定格電流に設定されている。
【００２３】
第２コンパレータ７０Ｂの反転入力端子には、駆動回路Ｄｒが備える第２電源７１Ｂの出力電圧である短絡閾値ＳＣが入力される。短絡閾値ＳＣは、過電流閾値ＯＣよりも大きい値に設定されている。
【００２４】
センス平均値Ｖａｖｅが過電流閾値ＯＣよりも低い場合、第１コンパレータ７０Ａの出力信号Ｓｇｏｃの論理はＬとなる。一方、センス平均値Ｖａｖｅが過電流閾値ＯＣよりも大きい場合、第１コンパレータ７０Ａの出力信号Ｓｇｏｃの論理はＨとなる。第１コンパレータ７０Ａの出力信号Ｓｇｏｃは、駆動制御部５１に入力される。
【００２５】
センス平均値Ｖａｖｅが短絡閾値ＳＣよりも低い場合、第２コンパレータ７０Ｂの出力信号Ｓｇｓｃの論理はＬとなる。一方、センス平均値Ｖａｖｅが短絡閾値ＳＣよりも大きい場合、第２コンパレータ７０Ｂの出力信号Ｓｇｓｃの論理はＨとなる。第２コンパレータ７０Ｂの出力信号Ｓｇｓｃは、駆動制御部５１に入力される。
【００２６】
駆動制御部５１は、定電圧電源５０から給電されて動作する。駆動制御部５１は、制御装置４０から取得した駆動信号Ｇに基づいて、充電スイッチ５２及び放電スイッチ５３をオンオフする。なお、駆動制御部５１が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
【００２７】
駆動制御部５１は、取得した駆動信号Ｇがオン指令であると判定した場合、充電スイッチ５２をオン状態にし、放電スイッチ５３をオフ状態とする充電処理を行う。これにより、第１，第２スイッチＳＷＡ，ＳＷＢのゲートに充電電流が供給され、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が第１，第２スイッチＳＷＡ，ＳＷＢの閾値電圧Ｖｔｈ以上とされる。その結果、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられ、第１，第２スイッチＳＷＡ，ＳＷＢのコレクタからエミッタへの電流の流通が許容される。
【００２８】
駆動制御部５１は、取得した駆動信号Ｇがオフ指令であると判定した場合、充電スイッチ５２をオフ状態にし、放電スイッチ５３をオン状態にする放電処理を行う。これにより、第１，第２スイッチＳＷＡ，ＳＷＢのゲートから放電電流が放出され、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が閾値電圧Ｖｔｈ未満となる。その結果、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられる。
【００２９】
第１，第２スイッチＳＷＡ，ＳＷＢがオン状態とされている場合、例えば各スイッチＳＷＡ，ＳＷＢが同じ仕様のＩＧＢＴであったとしても、各スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流が均等にならない事象である電流アンバランスが発生する。具体的には、第１，第２スイッチＳＷＡ，ＳＷＢのオン抵抗の設計値が互いに同じ値であったとしても、量産されるスイッチの個体差等に起因して、第１，第２スイッチＳＷＡ，ＳＷＢの実際のオン抵抗が互いに異なり、電流アンバランスが発生する。
【００３０】
電流アンバランスが発生すると、第１，第２スイッチＳＷＡ，ＳＷＢのうち、一方のスイッチには、第１，第２スイッチＳＷＡ，ＳＷＢの並列接続体に流れるコレクタ電流の合計値を２等分した値よりも大きい電流が流れる。図３には、この合計値が想定される最大値Ｉｍａｘとなる場合において、第１スイッチＳＷＡに流れるコレクタ電流ＩＡが、第２スイッチＳＷＢに流れるコレクタ電流ＩＢよりも大きい場合を示す。上記最大値Ｉｍａｘは、例えば、各スイッチＳＷＡ，ＳＷＢの定格電流にスイッチ数「２」を乗算した値である。また、図３には、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流ＩＡ，ＩＢに対応するセンス電圧をＶＡ，ＶＢとして示す。
【００３１】
第１，第２スイッチＳＷＡ，ＳＷＢの並列接続体に流れるコレクタ電流の合計値が「２×Ｉｍａｘ」以下とされる状況において、過電流が流れているとの誤判定を避ける上では、図３に示すセンス電圧ＶＡよりも大きい過電流閾値ＯＣを設定することが要求される。しかし、この場合、検出されたセンス電圧が過電流閾値ＯＣを超えたと判定されたタイミングにおいてスイッチに実際に流れる電流が大きくなってしまい、スイッチの信頼性が低下する懸念がある。
【００３２】
こうした問題に対処すべく、本実施形態では、駆動回路Ｄｒに平均化回路６０が備えられている。平均化回路６０により、第１センス電圧ＶｓＡ及び第２センス電圧ＶｓＢを２等分した値がセンス平均値Ｖａｖｅとして算出される。センス平均値Ｖａｖｅによれば、図３に示すように、電流アンバランスの影響を低減でき、より小さい過電流閾値ＯＣを設定することができる。
【００３３】
図４及び図５を用いて、過電流及び短絡故障の判定方法について説明する。
【００３４】
図４（ａ）は、スイッチのコレクタ及びエミッタ間電圧の推移を示し、図４（ｂ）は、駆動制御部５１に入力される駆動信号Ｇの推移を示し、図４（ｃ）は、センス電圧の推移を示す。図４は、短絡故障と過電流の流通とが発生していない場合の各値の推移を示す。
【００３５】
本実施形態では、駆動制御部５１は、駆動信号Ｇがオン指令とされている期間のうち、駆動信号Ｇがオン指令に切り替えられるタイミングｔ１から第１マスク期間Ｔｍｓｋ１経過したタイミングｔ２において、第２コンパレータ７０Ｂの出力信号Ｓｇｓｃの論理がＨであると判定した場合、短絡故障が発生していると判定する。本実施形態の短絡故障は、例えば同相の上，下アームスイッチの双方がオン状態とされる上下アーム短絡が発生している場合において、スイッチに短絡電流が流れている事象を含む。第１マスク期間Ｔｍｓｋ１が用いられるのは、図４（ｃ）に示すように、スイッチがオン状態に切り替えられる場合にセンス電圧Ｖｓｅに一時的にノイズが重畳し、そのノイズに起因した短絡，過電流発生の誤判定を避けるためである。一時的なノイズは、例えば、対向アームのフリーホイールダイオードのリカバリに起因して発生する。
【００３６】
駆動制御部５１は、駆動信号Ｇがオン指令とされている期間のうち、駆動信号Ｇがオン指令に切り替えられるタイミングｔ１から第２マスク期間Ｔｍｓｋ２（＞Ｔｍｓｋ１）経過したタイミングｔ３において、第１コンパレータ７０Ａの出力信号Ｓｇｏｃの論理がＨであると判定した場合、第１，第２スイッチＳＷＡ，ＳＷＢに過電流が流れていると判定する。第２マスク期間Ｔｍｓｋ２は、コレクタ電圧がＨレベル状態からＬレベル状態へと遷移する期間をマスクできる期間、すなわちスイッチのミラー期間の終了をマスクできる期間に設定されている。
【００３７】
図５に、駆動制御部５１により実行される処理の手順を示す。本実施形態において、駆動制御部５１が判定部に相当する。
【００３８】
ステップＳ１０では、駆動信号Ｇがオン指令に切り替えられることに伴い充電処理を行う。これにより、第１，第２スイッチＳＷＡ，ＳＷＢのゲートに充電電流が供給される。
【００３９】
ステップＳ１１では、タイマを用いて、駆動信号Ｇがオフ指令からオン指令に切り替えられてからの経過時間のカウントを開始する。ステップＳ１２では、上記経過時間が第１マスク期間Ｔｍｓｋ１となるまで待機する。
【００４０】
オン指令に切り替えられてから第１マスク期間Ｔｍｓｋ１経過したと判定した場合には、ステップＳ１３に進み、第２コンパレータ７０Ｂの出力信号Ｓｇｓｃの論理がＨであるか否かを判定する。ステップＳ１３において論理がＨであると判定した場合には、短絡故障が発生していると判定し、ステップＳ１４に進む。ステップＳ１４では、放電処理により第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替えるべく、第１，第２スイッチＳＷＡ，ＳＷＢのゲートから放電電流を放出させる。
【００４１】
ステップＳ１３において短絡故障が発生していないと判定した場合には、ステップＳ１５に進み、上記経過時間が第２マスク期間Ｔｍｓｋ２となるまで待機する。オン指令に切り替えられてから第２マスク期間Ｔｍｓｋ２経過したと判定した場合には、ステップＳ１６に進み、第１コンパレータ７０Ａの出力信号Ｓｇｏｃの論理がＨであるか否かを判定する。ステップＳ１６において論理がＨであると判定した場合には、過電流が流れていると判定し、ステップＳ１７に進む。ステップＳ１７では、放電処理により第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替えるべく、第１，第２スイッチＳＷＡ，ＳＷＢのゲートから放電電流を放出させる。
【００４２】
ステップＳ１６において過電流が流れていないと判定した場合には、ステップＳ１８に進み、駆動信号Ｇがオフ指令に切り替えられるまで待機する。駆動信号Ｇがオフ指令に切り替えられると、ステップＳ１９において放電処理を行い、第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替える。
【００４３】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００４４】
平均化回路６０によりセンス平均値Ｖａｖｅが算出される。このセンス平均値Ｖａｖｅは、電流アンバランスの影響が緩和されたパラメータである。このため、本実施形態によれば、より小さい過電流閾値ＯＣを設定することができる。これにより、第１コンパレータ７０Ａの出力信号Ｓｇｏｃの論理がＨに反転したと判定されたタイミングにおいてスイッチに実際に流れる電流が大きくなることを抑制でき、スイッチの信頼性の低下を抑制することができる。
【００４５】
また本実施形態によれば、過電流判定及び短絡故障判定それぞれに用いられるコンパレータを、並列接続されたスイッチ数だけ備えることなく、１つにすることができる。
【００４６】
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図６に示すように、平均化回路６０に代えて、第１平均化抵抗体６１Ａ及び第２平均化抵抗体６１Ｂを備えている。各平均化抵抗体６１Ａ，６１Ｂが判定電圧算出部に相当する。図６において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００４７】
第１センス抵抗体５５Ａの第１端には、第１平均化抵抗体６１Ａの第１端が接続され、第２センス抵抗体５５Ｂの第１端には、第２平均化抵抗体６１Ｂの第１端が接続されている。第１平均化抵抗体６１Ａ及び第２平均化抵抗体６１Ｂそれぞれの第２端には、第１コンパレータ７０Ａ及び第２コンパレータ７０Ｂそれぞれの非反転入力端子が接続されている。本実施形態において、第１平均化抵抗体６１Ａの抵抗値ＲＡは、第２平均化抵抗体６１Ｂの抵抗値ＲＢと同じ値に設定されている。このため、第１センス電圧ＶｓＡ及び第２センス電圧ＶｓＢの加算値を等分した値「（ＶｓＡ＋ＶｓＢ）／２」がセンス平均値Ｖａｖｅとして出力される。
【００４８】
ちなみに、第１センス端子ＳｔＡ、第１平均化抵抗体６１Ａ、第２平均化抵抗体６１Ｂ及び第２センス端子ＳｔＢを含む閉回路が形成される。この閉回路に流れる電流が大きいと、センス平均値Ｖａｖｅの算出誤差が大きくなる。このため、第１，第２平均化抵抗体６１Ａ，６１Ｂの抵抗値ＲＡ，ＲＢは、第１，第２センス抵抗体５５Ａ，５５Ｂの抵抗値よりも大きく設定されている。具体的には例えば、第１，第２平均化抵抗体６１Ａ，６１Ｂの抵抗値ＲＡ，ＲＢは、第１，第２センス抵抗体５５Ａ，５５Ｂの抵抗値よりも１０倍以上大きい値に設定され、より具体的には、第１，第２センス抵抗体５５Ａ，５５Ｂの抵抗値の１０００倍又は１０００倍よりも大きい値に設定されている。
【００４９】
以上説明した本実施形態によれば、第１実施形態の効果と同様の効果を得ることができる。
【００５０】
＜第２実施形態の変形例＞
第１平均化抵抗体６１Ａの抵抗値ＲＡと、第２平均化抵抗体６１Ｂの抵抗値ＲＢとが異なる値に設定されていてもよい。この場合、第１，第２センス電圧ＶｓＡ，ＶｓＢは、第１センス電圧ＶｓＡと第２センス電圧ＶｓＢとの中間の値であって、「（ＶｓＡ＋ＶｓＢ）／２」以外の値に平均化される。すなわち、センス平均値Ｖａｖｅは、第１，第２センス電圧ＶｓＡ，ＶｓＢよりも「（ＶｓＡ＋ＶｓＢ）／２」に近づけられた値となる。
【００５１】
＜第３実施形態＞
以下、第３実施形態について、第２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、過電流判定のみにセンス平均値Ｖａｖｅが用いられ、短絡故障判定には個別のセンス電圧ＶｓＡ，ＶｓＢが用いられる。
【００５２】
図７に、本実施形態に係る駆動回路Ｄｒを示す。図７において、先の図６に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００５３】
第１センス抵抗体５５Ａの第１端には、第２コンパレータ７０Ｂの非反転入力端子が接続されている。本実施形態では、第２コンパレータ７０Ｂの出力信号をＳｇｓｃ１とする。
【００５４】
第２センス抵抗体５５Ｂの第１端には、駆動回路Ｄｒが備える第３コンパレータ７０Ｃの非反転入力端子が接続されている。第３コンパレータ７０Ｃの反転入力端子には、短絡閾値ＳＣが入力される。第３コンパレータ７０Ｃの出力信号Ｓｇｓｃ２は、駆動制御部５１に入力される。
【００５５】
なお、本実施形態では、先の図５のステップＳ１３の処理が、第２コンパレータ７０Ｂの出力信号Ｓｇｓｃ１の論理がＨであるとの条件、又は第３コンパレータ７０Ｃの出力信号Ｓｇｓｃ２の論理がＨであるとの条件のいずれかが成立しているか否かを判定する処理に置き換えられる。
【００５６】
続いて、図８を用いて本実施形態の効果について説明する。図８には、電流アンバランスにより、第１スイッチＳＷＡに流れるコレクタ電流が第２スイッチＳＷＢに流れるコレクタ電流よりも大きくなっている場合を示す。
【００５７】
図８に示すように、第１センス電圧ＶｓＡに基づいて短絡故障が判定されるタイミングは、センス平均値Ｖａｖｅに基づいて短絡故障が判定されるタイミングよりも所定時間Ｔｄ早い。このため、本実施形態によれば、短絡故障が発生したことを迅速に判定できる。
【００５８】
＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図９に示すように、平均化回路６０に代えて、加算器８０が駆動回路Ｄｒに備えられている。図９において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００５９】
加算器８０は、判定電圧算出部に相当し、第１〜第４抵抗体８１〜８４及びオペアンプ８５を備えている。第１抵抗体８１の第１端には、第１センス抵抗体５５Ａの第１端が接続され、第２抵抗体８２の第１端には、第２センス抵抗体５５Ｂの第１端が接続されている。第１抵抗体８１及び第２抵抗体８２それぞれの第２端には、オペアンプ８５の非反転入力端子が接続されている。
【００６０】
オペアンプ８５の反転入力端子には、第３抵抗体８３を介して第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。オペアンプ８５の出力端子には、第４抵抗体８４を介して第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。オペアンプ８５の出力信号であるセンス加算値Ｖｏは、第１コンパレータ７０Ａ及び第２コンパレータ７０Ｂそれぞれの非反転入力端子に入力される。
【００６１】
センス加算値Ｖｏは、判定電圧に相当し、下式（ｅｑ１）で表される。下式（ｅｑ１）において、Ｒ１，Ｒ２，Ｒ３，Ｒ４は第１，第２，第３，第４抵抗体８１，８２，８３，８４の抵抗値を示す。
【００６２】
【数１】
2019187003.tif 000003
本実施形態では、「Ｒ１＝Ｒ２」，「Ｒ３＝Ｒ４」とされている。このため、センス加算値Ｖｏは「ＶｓＡ＋ＶｓＢ」となる。
【００６３】
第１コンパレータ７０Ａの反転入力端子には、第１電源７１Ａの出力電圧である過電流閾値ＯｓＣが入力される。過電流閾値ＯｓＣは、例えば、各スイッチＳＷＡ，ＳＷＢの定格電流の加算値に設定されている。第２コンパレータ７０Ｂの反転入力端子には、第２電源７１Ｂの出力電圧である短絡閾値ＳｓＣが入力される。短絡閾値ＳｓＣは、過電流閾値ＯｓＣよりも大きい値に設定されている。
【００６４】
以上説明した本実施形態によれば、第１実施形態の効果と同様の効果を得ることができる。
【００６５】
＜第４実施形態の変形例＞
加算器８０において、「ＶｓＡ＋ＶｓＢ」に乗算される定数Ｋを、１未満の正数又は１よりも大きい正数にしてもよい。この場合、例えば、第４実施形態で説明した過電流閾値ＯｓＣに定数Ｋを乗算した値を新たな過電流閾値とし、第４実施形態で説明した短絡閾値ＳｓＣに定数Ｋを乗算した値を新たな短絡閾値とすればよい。
【００６６】
＜第５実施形態＞
以下、第５実施形態について、第２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１０に示すように、インバータ２０の各相各アームが３つのスイッチの並列接続体で構成されている。図１０において、先の図７に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００６７】
第３スイッチＳＷＣは、第１，第２スイッチＳＷＡ，ＳＷＢと同じ仕様のＩＧＢＴである。このため、第１〜第３スイッチＳＷＡ〜ＳＷＣのオン抵抗の設計値は、互いに同じ値である。第３スイッチＳＷＣには、図示しない第３フリーホイールダイオードが逆並列に接続されている。
【００６８】
第３スイッチＳＷＣは、自身に流れるコレクタ電流と相関を有する微小電流が流れる第３センス端子ＳｔＣを有している。第３センス端子ＳｔＣには、駆動回路Ｄｒが備える第３センス抵抗体５５Ｃの第１端が接続され、第３センス抵抗体５５Ｃの第２端には、第３スイッチＳＷＣのエミッタが接続されている。これにより、第３センス抵抗体５５Ｃの電圧降下量を第３センス電圧ＶｓＣとして検出できる。第３センス抵抗体５５Ｃの第１端には、駆動回路Ｄｒが備える第３平均化抵抗体６１Ｃの第１端が接続されている。第３平均化抵抗体６１Ｃ、第１平均化抵抗体６１Ａ及び第２平均化抵抗体６１Ｂそれぞれの第２端は互いに接続されている。
【００６９】
以上説明した本実施形態によれば、センス平均値Ｖａｖｅが「（ＶｓＡ＋ＶｓＢ＋ＶｓＣ）／３」として算出される。これにより、第１実施形態の効果と同様の効果を得ることができる。
【００７０】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００７１】
・第１，第２スイッチＳＷＡ，ＳＷＢが同期してオンオフされるものに限らない。この場合、例えば、第１スイッチＳＷＡがオン状態に切り替えられてから第２スイッチＳＷＢがオン状態に切り替えられるまでの期間において、過電流判定が禁止されてもよい。
【００７２】
・インバータの各相各アームが３つ以上のスイッチの並列接続体で構成されている場合において、第４実施形態及び第４実施形態の変形例で説明した構成を適用してもよい。
【００７３】
・互いに並列接続されるスイッチとしては、同じ仕様のスイッチに限らない。例えば、ＩＧＢＴとＮチャネルＭＯＳＦＥＴとが並列接続されていてもよい。この場合、例えば、ＩＧＢＴが２つであり、ＭＯＳＦＥＴが１つであるとすると、これら３つのスイッチのうち２つのＩＧＢＴのみが駆動対象とされている期間において、各ＩＧＢＴのセンス電圧を用いて本発明を実施することができる。
【００７４】
・互いに並列接続されるスイッチの数は、４つ以上であってもよい。
【００７５】
・電力変換器としては、インバータに限らず、例えば、昇圧機能及び降圧機能のうち少なくとも一方の機能を有するＤＣＤＣコンバータであってもよい。
【符号の説明】
【００７６】
５５Ａ，５５Ｂ…第１，第２センス抵抗体、５１…駆動制御部、６０…平均化回路、Ｄｒ…駆動回路、ＳＷＡ，ＳＷＢ…第１，第２スイッチ。
【図１】
2019187003.tif 000004
【図２】
2019187003.tif 000005
【図３】
2019187003.tif 000006
【図４】
2019187003.tif 000007
【図５】
2019187003.tif 000008
【図６】
2019187003.tif 000009
【図７】
2019187003.tif 000010
【図８】
2019187003.tif 000011
【図９】
2019187003.tif 000012
【図１０】
2019187003.tif 000013