(57)【要約】【課題】電圧コンバータの入力電圧と出力電圧を測定する回路が設けられている回路基板において、抵抗回路の抵抗素子群を回路基板内に少ない面積で実装する技術を提供する。【解決手段】回路基板１９は、第１電圧ＶＬが第１抵抗素子群Ｒｌｐを介して一方の入力端子に入力するとともに、第２電圧ＶＮが第２抵抗素子群Ｒｌｎを介して他方の入力端子に入力するように構成されている第１差動増幅回路６５と、第３電圧ＶＨが第３抵抗素子群Ｒｈｐを介して一方の入力端子に入力するとともに、第２電圧ＶＮが第４抵抗素子群Ｒｈｎを介して他方の入力端子に入力するように構成されている第２差動増幅回路６８と、を備えている。第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎは、第１抵抗素子群Ｒｌｐと第３抵抗素子群Ｒｈｐの間で隣接して配置されている。【選択図】図５
2019187182.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧と第２電圧の差である入力電圧を第３電圧と前記第２電圧の差である出力電圧に変圧する電圧コンバータの前記入力電圧と前記出力電圧を測定する回路が設けられている回路基板であって、
第１抵抗素子群を有する第１抵抗回路と、
第２抵抗素子群を有する第２抵抗回路と、
第３抵抗素子群を有する第３抵抗回路と、
第４抵抗素子群を有する第４抵抗回路と、
一対の入力端子を有する第１差動増幅回路であって、前記第１電圧が前記第１抵抗回路の前記第１抵抗素子群を介して前記一対の入力端子の一方に入力し、前記第２電圧が前記第２抵抗回路の前記第２抵抗素子群を介して前記一対の入力端子の他方に入力するように構成されている、第１差動増幅回路と、
一対の入力端子を有する第２差動増幅回路であって、前記第３電圧が前記第３抵抗回路の前記第３抵抗素子群を介して前記一対の入力端子の一方に入力し、前記第２電圧が前記第４抵抗回路の前記第４抵抗素子群を介して前記一対の入力端子の他方に入力するように構成されている、第２差動増幅回路と、
前記第１差動増幅回路の出力と前記第２差動増幅回路の出力のそれぞれをＡ／Ｄ変換するＡ／Ｄ変換回路を有する制御回路と、を備えており、
前記第２抵抗素子群と前記第４抵抗素子群は、前記第１抵抗素子群と前記第３抵抗素子群の間で隣接して配置されている、回路基板。
【請求項２】
前記第２抵抗素子群と前記第４抵抗素子群が、前記回路基板の同一面上に配置されている、請求項１に記載の回路基板。
【請求項３】
前記第２抵抗素子群と前記第４抵抗素子群が、前記第１抵抗素子群と前記第３抵抗素子群が配置されている面上に配置されており、
前記第１抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第２抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第１距離とし、前記第１抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子と前記第２抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子の間の距離を第２距離とすると、前記第１距離が前記第２距離よりも大きく、
前記第３抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第４抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第３距離とし、前記第３抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子と前記第４抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子の間の距離を第４距離とすると、前記第３距離が前記第４距離よりも大きい、請求項２に記載の回路基板。
【請求項４】
前記第２抵抗素子群が前記回路基板の一方の面に配置され、前記第４抵抗素子群が前記回路基板の他方の面に配置されており、
前記回路基板を平面視したときに、前記第２抵抗素子群に属する複数の抵抗素子の少なくとも一部と前記第４抵抗素子群に属する複数の抵抗素子の少なくとも一部が重複するように配置されている、請求項１に記載の回路基板。
【請求項５】
前記第２抵抗素子群が、前記第１抵抗素子群と前記第３抵抗素子群が配置されている面上に配置されており、
前記第１抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第２抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第１距離とし、前記第１抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子と前記第２抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子の間の距離を第２距離とすると、前記第１距離が前記第２距離よりも大きく、
前記第３抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第２抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第３距離とし、前記第３抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子と前記第２抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子の間の距離を第４距離とすると、前記第３距離が前記第４距離よりも大きい、請求項４に記載の回路基板。
【請求項６】
前記第４抵抗素子群が、前記第１抵抗素子群と前記第３抵抗素子群が配置されている面上に配置されており、
前記第１抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第４抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第１距離とし、前記第１抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子と前記第４抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子の間の距離を第２距離とすると、前記第１距離が前記第２距離よりも大きく、
前記第３抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第４抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第３距離とし、前記第３抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子と前記第４抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子の間の距離を第４距離とすると、前記第３距離が前記第４距離よりも大きい、請求項４に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、電圧コンバータの入力電圧と出力電圧を測定する回路が設けられている回路基板に関する。
【背景技術】
【０００２】
特許文献１は、電力変換装置に含まれる電圧コンバータの入力電圧と出力電圧を測定する回路が設けられている回路基板を開示する。この回路基板に実装されている制御回路は、電圧コンバータの入力電圧と出力電圧に基づいて、電力変換装置を制御するための制御信号を生成するように構成されている。
【０００３】
回路基板に実装されている制御回路は、Ａ／Ｄ変換回路を有しており、電圧コンバータの入力電圧と出力電圧に対応するデジタル値を取得するように構成されている。電圧コンバータの入力電圧と出力電圧は高電圧である。このため、電圧コンバータの入力電圧と出力電圧を制御回路に入力するためには、電圧コンバータの入力電圧と出力電圧がＡ／Ｄ変換回路の入力可能電圧にまで降圧されなければならない。特許文献１の回路基板は、制御回路のＡ／Ｄ変換回路の前段に、電圧コンバータの入力電圧と出力電圧を降圧するための抵抗回路を有している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２３９２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような抵抗回路は、複数の抵抗素子で構成される抵抗素子群を有している。このため、このような抵抗素子群を回路基板内に少ない面積で実装する技術が必要とされている。
【課題を解決するための手段】
【０００６】
本明細書は、第１電圧と第２電圧の差である入力電圧を第３電圧と前記第２電圧の差である出力電圧に変圧する電圧コンバータの前記入力電圧と前記出力電圧を測定する回路が設けられている回路基板を開示する。この回路基板は、第１抵抗素子群を有する第１抵抗回路、第２抵抗素子群を有する第２抵抗回路、第３抵抗素子群を有する第３抵抗回路、第４抵抗素子群を有する第４抵抗回路、第１差動増幅回路、第２差動増幅回路及び制御回路を備えることができる。前記第１差動増幅回路は、一対の入力端子を有しており、前記第１電圧が前記第１抵抗回路の前記第１抵抗素子群を介して前記一対の入力端子の一方に入力し、前記第２電圧が前記第２抵抗回路の前記第２抵抗素子群を介して前記一対の入力端子の他方に入力するように構成されている。前記第２差動増幅回路は、一対の入力端子を有しており、前記第３電圧が前記第３抵抗回路の前記第３抵抗素子群を介して前記一対の入力端子の一方に入力し、前記第２電圧が前記第４抵抗回路の前記第４抵抗素子群を介して前記一対の入力端子の他方に入力するように構成されている。前記制御回路は、前記第１差動増幅回路の出力と前記第２差動増幅回路の出力のそれぞれをＡ／Ｄ変換するＡ／Ｄ変換回路を有している。前記第２抵抗素子群と前記第４抵抗素子群は、前記第１抵抗素子群と前記第３抵抗素子群の間で隣接して配置されている。
【０００７】
上記回路基板では、前記第２抵抗回路の前記第２抵抗素子群と前記第４抵抗回路の前記第４抵抗素子群のいずれにも前記第２電圧が入力しており、両者に印加される電圧が同電圧である。このため、前記第２抵抗素子群と前記第４抵抗素子群の間に沿面距離を確保する必要がない。これにより、前記第２抵抗素子群と前記第４抵抗素子群を前記回路基板内に隣接して配置することができるので、前記第２抵抗素子群と前記第４抵抗素子群を前記回路基板内に少ない面積で実装することができる。
【図面の簡単な説明】
【０００８】
【図１】電力変換装置を含む電気自動車の電力系のブロック図である。
【図２】電力変換装置の筐体内の部品レイアウトを示す平面図である（回路基板を除く）。
【図３】電力変換装置の筐体内の部品レイアウトを示す底面図である。
【図４】電力変換装置の筐体内の部品レイアウトを示す断面図である。
【図５】回路基板に実装される複数の抵抗素子群のレイアウトの一例を示す図であり、半田面に対応した図である。
【図６】回路基板に実装される複数の抵抗素子群のレイアウトの他の一例を示す図であり、半田面に対応した図である。
【図７】回路基板に実装される複数の抵抗素子群のレイアウトの他の一例を示す図であり、部品面に対応した図である。
【発明を実施するための形態】
【０００９】
図１に、電力変換装置２を含む電気自動車１００の電力系のブロック図を示す。電力変換装置２は、バッテリの電力を走行用のモータの駆動電力に変換するデバイスである。電気自動車１００は、２個の走行用のモータ５３ａ、５３ｂを備えている。それゆえ、電力変換装置２は、２セットのインバータ回路４３ａ、４３ｂを備えている。なお、２個のモータ５３ａ、５３ｂの出力は、ギアセット５５で合成されて車軸５６（即ち駆動輪）へと伝送される。
【００１０】
電力変換装置２は、バッテリ５１と接続されている。電力変換装置２は、バッテリ５１の電圧を昇圧する電圧コンバータ回路４２と、昇圧後の直流電力を交流に変換する２セットのインバータ回路４３ａ、４３ｂを備えている。
【００１１】
電圧コンバータ回路４２は、バッテリ側の端子に印加された電圧を昇圧してインバータ回路側の端子に出力する昇圧動作と、インバータ回路側の端子に印加された電圧を降圧してバッテリ側の端子に出力する降圧動作の双方を行うことが可能な双方向ＤＣ−ＤＣコンバータである。説明の便宜上、以下では、バッテリ側（低電圧側）の端子を入力端４８と称し、インバータ回路側（高電圧側）の端子を出力端４９と称する。また、入力端４８の正極と負極を夫々、入力正極端４８ａと入力負極端４８ｂと称する。出力端４９の正極と負極を夫々、出力正極端４９ａと出力負極端４９ｂと称する。入力正極端４８ａの電圧が入力正極電圧ＶＬであり、出力正極端４９ａの電圧が出力正極電圧ＶＨであり、入力負極端４８ｂ及び出力負極端４９ｂの電圧が負極電圧ＶＮである。なお、「入力端４８」、「出力端４９」との表記は説明の便宜を図るためのものであり、先に述べたように、電圧コンバータ回路４２は双方向ＤＣ−ＤＣコンバータであるので、出力端４９から入力端４８へ電力が流れる場合がある。
【００１２】
電圧コンバータ回路４２は、２個のスイッチング素子９ａ、９ｂの直列回路、フィルタコンデンサ４４、リアクトル４５、各スイッチング素子に逆並列に接続されているダイオードを有している。リアクトル４５は、一端が入力正極端４８ａに接続されており、他端は直列回路の中点に接続されている。フィルタコンデンサ４４は、入力正極端４８ａと入力負極端４８ｂの間に接続されている。入力負極端４８ｂは、出力負極端４９ｂと直接に接続されている。スイッチング素子９ｂが主に昇圧動作に関与し、スイッチング素子９ａが主に降圧動作に関与する。符号３ｇが示す破線矩形の範囲の回路が、後述する半導体モジュール３ｇに対応する。図１の電圧コンバータ回路４２は、チョッパタイプと呼ばれる。図１の電圧コンバータ回路４２はよく知られているので詳細な説明は省略する。
【００１３】
インバータ回路４３ａは、２個のスイッチング素子の直列回路が３セット並列に接続された構成を有している。スイッチング素子９ｃと９ｄ、スイッチング素子９ｅと９ｆ、スイッチング素子９ｇと９ｈがそれぞれ直列回路を構成している。各スイッチング素子にはダイオードが逆並列に接続されている。３セットの直列回路の高電圧側は電圧コンバータ回路４２の出力正極端４９ａに接続されており、３セットの直列回路の低電圧側は電圧コンバータ回路４２の出力負極端４９ｂに接続されている。３セットの直列回路の夫々の中点から交流（Ｕ相、Ｖ相、Ｗ相）が出力される。３セットの直列回路の夫々が、後述する半導体モジュール３ａ、３ｂ、３ｃに対応する。
【００１４】
インバータ回路４３ｂの構成はインバータ回路４３ａと同じであるため、図１では具体的な回路の図示を省略している。インバータ回路４３ｂもインバータ回路４３ａと同様に、２個のスイッチング素子の直列回路が３セット並列に接続された構成を有している。３セットの直列回路の高電圧側が電圧コンバータ回路４２の出力正極端４９ａに接続されており、３セットの直列回路の低電圧側が電圧コンバータ回路４２の出力負極端４９ｂに接続されている。３セットの直列回路の中点から三相交流が出力される。各直列回路に対応するハードウエアを半導体モジュール３ｄ、３ｅ、３ｆと称する。
【００１５】
インバータ回路４３ａ、４３ｂの入力端に平滑コンデンサ４６が並列に接続されている。平滑コンデンサ４６は、別言すれば、電圧コンバータ回路４２の出力端４９に並列に接続されている。平滑コンデンサ４６は、電圧コンバータ回路４２の出力電流の脈動を除去することができる。
【００１６】
スイッチング素子９ａ−９ｈは、電力変換用のトランジスタであり、典型的にはＩＧＢＴ（Insulated Gate Bipolar Transistor）であるが、他のトランジスタ、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってもよい。電力変換用のトランジスタはパワー半導体素子と呼ばれることもある。
【００１７】
電力変換装置２はさらに、スイッチング素子９ａ−９ｈを制御するための各種回路が実装されている回路基板１９を備えている。この回路基板１９には、入力正極電圧ＶＬと負極電圧ＶＮとの差である入力電圧（ＶＬ−ＶＮ）を降圧した調整入力電圧ＶＩＮを生成する入力電圧調整回路６１ａ、及び、出力正極電圧ＶＨと負極電圧ＶＮの差である出力電圧（ＶＬ−ＶＮ）を降圧した調整出力電圧ＶＯＵＴを生成する出力電圧調整回路６１ｂが設けられている。調整入力電圧ＶＩＮと調整出力電圧ＶＯＵＴは、制御回路６２に入力する。制御回路６２は、調整入力電圧ＶＩＮと調整出力電圧ＶＯＵＴの各々をデジタル値に変換するＡ／Ｄ変換回路を有している。制御回路６２は、これらデジタル値に加えて、不図示の上位コントローラからの出力目標指令に基づいて、各スイッチング素子９ａ−９ｈのデューティ比を決定する。制御回路６２は、決定したデューティ比を有するＰＷＭ信号を各々のスイッチング素子９ａ−９ｈを駆動する駆動回路に送信する。スイッチング素子９ａ−９ｈの各々の駆動回路も、回路基板１９に実装されている。
【００１８】
入力電圧調整回路６１ａは、調整入力電圧ＶＩＮがＡ／Ｄ変換回路の入力可能電圧となるように、入力電圧（ＶＬ−ＶＮ）を降圧する回路であり、第１抵抗回路６３、第２抵抗回路６４及び第１差動増幅回路６５を有している。第１抵抗回路６３と第２抵抗回路６４は、入力電圧（ＶＬ−ＶＮ）を降圧して第１差動増幅回路６５に出力するように構成されている。第１抵抗回路６３で降圧された入力正極電圧ＶＬは、第１差動増幅回路６５のオペアンプＯＰ１の反転入力端子に入力する。第２抵抗回路６４で降圧された負極電圧ＶＮは、第１差動増幅回路６５のオペアンプＯＰ１の非反転入力端子に入力する。
【００１９】
第１抵抗回路６３は、第１抵抗素子群Ｒｌｐと第１抵抗素子Ｒ１を有している。第１抵抗素子群ＲＩｐの一端は入力正極端４８ａに接続されており、第１抵抗素子群Ｒｌｐの他端は第１抵抗素子Ｒ１の一端に接続されており、第１抵抗素子Ｒ１の他端は基準端子に接続されている。オペアンプＯＰ１の同相入力電圧範囲を調整するために、基準端子には電圧Ｖ１が印加されている。第１抵抗素子群Ｒｌｐと第１抵抗素子Ｒ１の中点がオペアンプＯＰ１の反転入力端子に接続されている。
【００２０】
第２抵抗回路６４は、第２抵抗素子群Ｒｌｎと第２抵抗素子Ｒ２を有している。第２抵抗素子群Ｒｌｎの一端は入力負極端４８ｂに接続されており、第２抵抗素子群Ｒｌｎの他端は第２抵抗素子Ｒ２の一端に接続されており、第２抵抗素子Ｒ２の他端は基準端子に接続されている。オペアンプＯＰ１の同相入力電圧範囲を調整するために、基準端子には電圧Ｖ１が印加されている。第２抵抗素子群Ｒｌｎと第２抵抗素子Ｒ２の中点がオペアンプＯＰ１の非反転入力端子に接続されている。第１抵抗素子群ＲＩｐと第２抵抗素子群Ｒｌｎの各々が複数の抵抗素子で構成されていることにより、各抵抗素子間の絶縁性を確保することができる。
【００２１】
オペアンプＯＰ１の出力と反転入力端子の間に抵抗素子Ｒ１１が接続されており、第１差動増幅回路６５の増幅率が調整されている。また、オペアンプＯＰ１の非反転入力端子には抵抗素子Ｒ１２を介して電圧Ｖ２が印加されており、オペアンプＯＰ１の出力端子には抵抗Ｒ１３を介して接地電圧が印加されている。これにより、入力電圧調整回路６１ａは、抵抗回路６３，６４及び第１差動増幅回路６５を利用して、入力正極電圧ＶＬと負極電圧ＶＮとの差である入力電圧（ＶＬ−ＶＮ）を制御回路６２が有するＡ／Ｄ変換回路の入力可能電圧にまで降圧し、降圧した調整入力電圧ＶＩＮを制御回路６２のＡ／Ｄ変換回路に出力することができる。
【００２２】
出力電圧調整回路６１ｂは、調整出力電圧ＶＯＵＴがＡ／Ｄ変換回路の入力可能電圧となるように、出力電圧（ＶＨ−ＶＮ）を降圧する回路であり、第３抵抗回路６６、第４抵抗回路６７及び第２差動増幅回路６８を有している。第３抵抗回路６６と第４抵抗回路６７は、出力電圧（ＶＨ−ＶＮ）を降圧して第２差動増幅回路６８に出力するように構成されている。第３抵抗回路６６で降圧された出力正極電圧ＶＨは、第２差動増幅回路６８のオペアンプＯＰ２の反転入力端子に入力する。第４抵抗回路６７で降圧された負極電圧ＶＮは、第２差動増幅回路６８のオペアンプＯＰ２の非反転入力端子に入力する。
【００２３】
第３抵抗回路６６は、第３抵抗素子群Ｒｈｐと第３抵抗素子Ｒ３を有している。第３抵抗素子群Ｒｈｐの一端は出力正極端４９ａに接続されており、第３抵抗素子群Ｒｈｐの他端は第３抵抗素子Ｒ３の一端に接続されており、第３抵抗素子Ｒ３の他端は基準端子に接続されている。オペアンプＯＰ２の同相入力電圧範囲を調整するために、基準端子には電圧Ｖ１が印加されている。第３抵抗素子群Ｒｈｐと第３抵抗素子Ｒ３の中点がオペアンプＯＰ２の反転入力端子に接続されている。
【００２４】
第４抵抗回路６７は、第４抵抗素子群Ｒｈｎと第４抵抗素子Ｒ４を有している。第４抵抗素子群Ｒｈｎの一端は入力負極端４８ｂ（即ち、出力負極端４９ｂ）に接続されており、第４抵抗素子群Ｒｈｎの他端は第４抵抗素子Ｒ４の一端に接続されており、第４抵抗素子Ｒ４の他端は基準端子に接続されている。オペアンプＯＰ２の同相入力電圧範囲を調整するために、基準端子には電圧Ｖ１が印加されている。第４抵抗素子群Ｒｈｎと第４抵抗素子Ｒ４の中点がオペアンプＯＰ２の非反転入力端子に接続されている。第３抵抗素子群Ｒｈｐと第４抵抗素子群Ｒｈｎの各々が複数の抵抗素子で構成されていることにより、各抵抗素子間の絶縁性を確保することができる。
【００２５】
オペアンプＯＰ２の出力と反転入力端子の間には抵抗素子Ｒ１４が接続されており、第２差動増幅回路６８の増幅率が調整されている。また、オペアンプＯＰ２の非反転入力端子には抵抗素子Ｒ１５を介して電圧Ｖ２が印加されており、オペアンプＯＰの出力端子には抵抗Ｒ１６を介して接地電圧が印加されている。これにより、出力電圧調整回路６１ｂは、抵抗回路６６，６７及び第２差動増幅回路６８を利用して、出力正極電圧ＶＨと負極電圧ＶＮとの差である出力電圧（ＶＨ−ＶＮ）を制御回路６２が有するＡ／Ｄ変換回路の入力可能電圧にまで降圧し、降圧した調整出力電圧ＶＯＵＴを制御回路６２のＡ／Ｄ変換回路に出力することができる。
【００２６】
図２−図４を参照して電力変換装置２のハードウエア構成を説明する。図２は、電力変換装置２の筐体３０の内部の部品レイアウトを示す平面図である。説明の便宜上、図中の座標系のＺ軸正方向を「上」と定義する。なお、後述するように筐体３０内の最上位には回路基板１９が配置されているが、図２では回路基板１９の図示を省略している。また、後述する筐体中仕切り３０ａも、図２では図示を省略している。筐体３０は上方と下方が開口しており、上下それぞれから部品を収容することができる。図３は、筐体３０を下方からみた底面図である。図４は筐体３０を図中の座標系におけるＹＺ平面でカットした断面図である。図４では、図示明瞭化のために、いくつかの構成の図示を省略している。
【００２７】
電力変換装置２の筐体３０には、積層ユニット１０、コンデンサユニット１３、リアクトルユニット１４、端子ユニット２０、及び、回路基板１９が収容されている。なお、先に述べたように、図２では回路基板１９の図示を省略しており、回路基板１９は図４にのみ描かれている。積層ユニット１０は、複数の半導体モジュール３ａ−３ｇと複数の冷却器１２を積層したデバイスである。図２と図３では、積層ユニット１０の両端の冷却器に符号１２を付し、他の冷却器には符号を省略した。複数の冷却器１２は平行に配置されており、隣り合う冷却器１２の間に半導体モジュールが挟まれている。各半導体モジュールは扁平であり、複数の半導体モジュール３ａ−３ｇは、その幅広面が対向するように積層ユニット１０の中で互いに平行に配置されている。半導体モジュール３ａ−３ｇの夫々には２個のトランジスタと２個のダイオードが収容されており、内部で２個のトランジスタが直列に接続されている。各ダイオードは各トランジスタに逆並列に接続されている。先に述べたように、半導体モジュール３ａ−３ｃはインバータ回路４３ａに用いられ、半導体モジュール３ｄ−３ｆはインバータ回路４３ｂに用いられる。半導体モジュール３ｇは電圧コンバータ回路４２に用いられる。以下、半導体モジュール３ａ−３ｇのいずれか一つを区別なく示すときには半導体モジュール３と称する。
【００２８】
積層ユニット１０は、筐体３０に設けられた内壁３１と支柱３２の間に、板バネ３３とともに挟まれている。なお、内壁３１と支柱３２は、図２と図３では図示を省略している筐体中仕切り３０ａから延びている。板バネ３３は、積層ユニット１０を複数の半導体モジュール３の積層方向に加圧する。図中の座標系のＸ方向が積層方向に相当する。冷媒供給パイプ３４と冷媒排出パイプ３５が複数の冷却器１２を貫いている。冷媒供給パイプ３４を通じて供給される冷媒は、複数の冷却器１２に分配される。冷媒は、各冷却器１２を通過する間に隣接している半導体モジュール３から熱を吸収する。熱を吸収した冷媒は冷媒排出パイプ３５を通じて積層ユニット１０から排出される。
【００２９】
各半導体モジュール３の上面から複数の制御端子３０４が延びている。図２では、左端の一つの半導体モジュール３の制御端子にのみ符号３０４を付し、他の半導体モジュール３の制御端子には符号を省略した。制御端子３０４は、半導体モジュール３に収容されているトランジスタのゲート端子に接続している制御端子や、半導体モジュール３に内蔵されている温度センサの制御端子などを含む。図４に示されているように、制御端子３０４は、回路基板１９を貫通して回路基板１９に実装されている回路に接続されている。
【００３０】
図３に示すように、各半導体モジュール３の下面から３本のパワー端子（正極端子３０１、負極端子３０２、中点端子３０３）が延びている。図３では、右端の一つの半導体モジュール３のパワー端子にのみ符号３０１、３０２、３０３を付し、他の半導体モジュール３のパワー端子には符号を省略した。正極端子３０１、負極端子３０２、中点端子３０３は、それぞれ、半導体モジュール３の内部で、２個のトランジスタの直列接続の高電圧側、低電圧側、及び、中点に接続している。複数の半導体モジュール３の正極端子３０１は正極バスバ３６でコンデンサユニット１３に接続しており、負極端子３０２は負極バスバ３７でコンデンサユニット１３に接続している。コンデンサユニット１３は、図１に示したフィルタコンデンサ４４に相当するコンデンサ素子と、平滑コンデンサ４６に相当するコンデンサ素子を封止している。正極バスバ３６と負極バスバ３７を介して、全ての半導体モジュール３の正極端子３０１と負極端子３０２が、平滑コンデンサ４６に相当するコンデンサ素子と接続している。なお、図２−図４では、図１のフィルタコンデンサ４４、入力端４８、出力端４９に関する接続構造については図示を省略している。
【００３１】
図１のインバータ回路４３ａ、４３ｂを構成する複数の半導体モジュール３ａ−３ｆの各々の中点端子３０３に第１バスバ４が接続している。複数の第１バスバ４は端子ユニット２０につながっている。端子ユニット２０は、モータにつながるパワーケーブルを接続するための部品である。複数の第１バスバ４は、端子ユニット２０の樹脂製の本体を通過しており、その先端は、パワーケーブルを接続するための接続端子４０１になっている。
【００３２】
リアクトルユニット１４の内部には、図１に示したリアクトル４５に相当するリアクトル素子１５が収容されている。リアクトル素子１５の実態はコイルであり、その一端１５ａには第２バスバ１７が接続している。リアクトル素子１５（図１のリアクトル４５）の他端は、図示を省略している。第２バスバ１７も、端子ユニット２０に支持されている。第２バスバ１７は、端子ユニット２０の本体の内部で、半導体モジュール３ｇの中点端子から延びている第３バスバ１８と接続している。なお、先に述べたように、半導体モジュール３ｇは、電圧コンバータ回路４２（図１参照）に用いられるモジュールである。
【００３３】
図４に示されるように、筐体３０の内側面から筐体中仕切り３０ａが延びており、その筐体中仕切り３０ａ上に回路基板１９が固定されている。筐体中仕切り３０ａには開口が形成されており、複数の半導体モジュール３ａ−３ｆの各々から伸びる制御端子３０４がその開口を通過して回路基板１９に接続されている。回路基板１９には、図１に示すように、入力電圧調整回路６１ａ、出力電圧調整回路６１ｂ及び制御回路６２等の各種回路が実装されている。
【００３４】
図５に、回路基板１９に実装される抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎのレイアウトの一例を示す。なお、図５は回路基板１９の部品面を示している。回路基板１９の半田面とは、図４に示す回路基板１９の符号１９ｂに対応する面であり、部品面とは、図４に示す回路基板１９の符号１９ａに対応する面である。
【００３５】
図中の符号７２，７４は、インバータ回路４３ａ、４３ｂを構成する複数の半導体モジュール３ａ−３ｆのうちの１つの半導体モジュールの制御端子３０４が接続される箇所である。例えば、接続領域７２には半導体モジュール３ｇの上側のスイッチング素子９ａから伸びる制御端子３０４が挿入して接続されており、接続領域７４には半導体モジュール３ｇの下側のスイッチング素子９ｂから伸びる制御端子３０４が挿入して接続されている。回路基板１９には、このような接続領域が複数の半導体モジュール３ａ−３ｇの各々に対応して設けられているが、図５では、そのうちの１つの半導体モジュールの接続領域のみを図示している。
【００３６】
図５に示されるように、抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎはいずれも、回路基板１９の半田面に実装されている。さらに、第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎは、第１抵抗素子群Ｒｌｐと第３抵抗素子群Ｒｈｐの間に配置されており、回路基板１９内で隣接して配置されている。この例に代えて、抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎはいずれも、回路基板１９の部品面に実装されてもよい。
【００３７】
第１抵抗素子群Ｒｌｐと第２抵抗素子群Ｒｌｎの間には、絶縁領域９２が設けられている。第３抵抗素子群Ｒｈｐと第４抵抗素子群Ｒｈｎの間にも、絶縁領域９４が設けられている。絶縁領域９２，９４とは、電位差が生じる領域での絶縁破壊を防止するために、必要な沿面距離が確保された領域であり、配線及び素子等の回路要素が設けられていない領域である。一方、第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎの間には、そのような絶縁領域が実質的に設けられていない。具体的には、第２抵抗素子群Ｒｌｎに属する複数の抵抗素子の外縁で画定される実装範囲と第４抵抗素子群Ｒｈｎに属する複数の抵抗素子の外縁で画定される実装範囲が隣接しており、両者の間に絶縁領域が実質的に設けられていない。換言すると、第２抵抗素子群Ｒｌｎの実装範囲と第４抵抗素子群Ｒｈｎの実装範囲の間の面積に比して、第１抵抗素子群Ｒｌｐの実装範囲と第２抵抗素子群Ｒｌｎの実装範囲の間の絶縁領域９２の面積が大きく、第３抵抗素子群Ｒｈｐの実装範囲と第４抵抗素子群Ｒｈｎの実装範囲の間の絶縁領域９４の面積も大きい。
【００３８】
符号８１の端子が入力正極端４８ａに接続されており、符号８２の端子が第１差動増幅回路６５のオペアンプＯＰ１の反転入力端子に接続されている。符号８３の端子が入力負極端４８ｂに接続されており、符号８４の端子が第１差動増幅回路６５のオペアンプＯＰ１の非反転入力端子に接続されている。符号８５の端子が出力正極端４９ａに接続されており、符号８６の端子が第２差動増幅回路６８のオペアンプＯＰ２の反転入力端子に接続されている。符号８７の端子が入力負極端４８ｂ（即ち、出力負極端４９ｂ）に接続されており、符号８８の端子が第２差動増幅回路６８のオペアンプＯＰ２の非反転入力端子に接続されている。
【００３９】
第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎのいずれにも負極電圧ＶＮが入力しており、両者に印加される電圧が同電圧である。このため、第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎの間に沿面距離を確保する必要がない。これにより、第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎを回路基板１９内に隣接して配置することができる。この結果、抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎを回路基板１９内に少ない面積で実装することができる。
【００４０】
第１抵抗素子群Ｒｌｐに属する複数の抵抗素子のうちの端子８１に最も近い側の抵抗素子と第２抵抗素子群Ｒｌｎに属する複数の抵抗素子のうちの端子８３に最も近い側の抵抗素子の間は電圧差が大きいことから、両者の距離Ｄ１が大きく設定されている。一方、第１抵抗素子群Ｒｌｐに属する複数の抵抗素子のうちの端子８２に最も近い側の抵抗素子と第２抵抗素子群Ｒｌｎに属する複数の抵抗素子のうちの端子８４に最も近い側の抵抗素子の間は電圧差が小さいことから、両者の距離Ｄ２が小さく設定されている。このように、第１抵抗素子群Ｒｌｐと第２抵抗素子群ＲｌｎがＤ１＞Ｄ２の関係が成立するようなレイアウトを有することで、回路基板１９の面積の削減に寄与することができる。
【００４１】
同様に、第３抵抗素子群Ｒｈｐに属する複数の抵抗素子のうちの端子８５に最も近い側の抵抗素子と第４抵抗素子群Ｒｈｎに属する複数の抵抗素子のうちの端子８７に最も近い側の抵抗素子の間は電圧差が大きいことから、両者の距離Ｄ３が大きく設定されている。一方、第３抵抗素子群Ｒｈｐに属する複数の抵抗素子のうちの端子８６に最も近い側の抵抗素子と第４抵抗素子群Ｒｈｎに属する複数の抵抗素子のうちの端子８８に最も近い側の抵抗素子の間は電圧差が小さいことから、両者の距離Ｄ４が小さく設定されている。このように、第３抵抗素子群Ｒｈｐと第４抵抗素子群ＲｈｎがＤ３＞Ｄ４の関係が成立するようなレイアウトを有することで、回路基板１９の面積の削減に寄与することができる。
【００４２】
回路基板１９には、半導体モジュールのスイッチング素子を駆動するための駆動回路も実装されている。このような駆動回路は、高速でスイッチング動作をすることから、ノイズを輻射している。このため、このような輻射ノイズの影響を抑えるために、高インピーダンスである抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎは、駆動回路から離れた位置に実装されるのが望ましい。上記したように、抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎは、回路基板１９内に少ない面積で実装することができるので、回路基板１９内におけるレイアウトの制約が緩和される。このため、抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎは、回路基板１９内において、輻射ノイズを受け難い場所に実装可能である。
【００４３】
図６及び図７に、回路基板１９に実装される抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎのレイアウトの他の一例を示す。なお、図６は回路基板１９の半田面を示しており、図７は回路基板１９の部品面を示している。
【００４４】
図６に示されるように、回路基板１９の半田面には、第１抵抗素子群Ｒｌｐと第２抵抗素子群Ｒｌｎと第３抵抗素子群Ｒｈｐが実装されている。図７に示されるように、回路基板１９の部品面には、第４抵抗素子群Ｒｈｎが実装されている。このように、第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎは、回路基板１９の半田面と部品面に分かれて実装されている。この例に代えて、第２抵抗素子群Ｒｌｎが部品面に実装され、第４抵抗素子群Ｒｈｎが半田面に実装されてもよい。
【００４５】
第２抵抗素子群Ｒｌｎに接続する端子８３（図６参照）と第４抵抗素子群Ｒｈｎに接続する端子８７（図７）は、半田面と部品面を貫通して設けられている導体を介して接続されている。第４抵抗素子群Ｒｈｎに接続する端子８８（図６，７）は、半田面と部品面を貫通して設けられている導体によって半田面と部品面の両面に現れている。
【００４６】
第２抵抗素子群Ｒｌｎに属する複数の抵抗素子の少なくとも一部と第４抵抗素子群Ｒｈｎに属する複数の抵抗素子の少なくとも一部は、回路基板１９を平面視したときに、重複するように配置されている。ここで、「回路基板１９を平面視したとき」とは、「回路基板１９の半田面及び部品面に直交する方向から見たとき」という意味である。第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎのいずれにも負極電圧ＶＮが入力しており、両者に印加される電圧が同電圧である（図１参照）。このため、第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎが回路基板１９の表裏面に分かれて配置されていても、これら第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎの間において回路基板１９が絶縁破壊されることが抑えられる。このように、第２抵抗素子群Ｒｌｎと第４抵抗素子群Ｒｈｎを回路基板１９の表裏面に隣接して配置することができるので、抵抗素子群Ｒｌｐ，Ｒｌｎ，Ｒｈｐ，Ｒｈｎを回路基板１９内に少ない面積で実装することができる。
【００４７】
図６に示されるように、第１抵抗素子群Ｒｌｐに属する複数の抵抗素子のうちの端子８１に最も近い側の抵抗素子と第２抵抗素子群Ｒｌｎに属する複数の抵抗素子のうちの端子８３に最も近い側の抵抗素子の間は電圧差が大きいことから、両者の距離Ｄ１１が大きく設定されている。一方、第１抵抗素子群Ｒｌｐに属する複数の抵抗素子のうちの端子８２に最も近い側の抵抗素子と第２抵抗素子群Ｒｌｎに属する複数の抵抗素子のうちの端子８４に最も近い側の抵抗素子の間は電圧差が小さいことから、両者の距離Ｄ１２が小さく設定されている。このように、第１抵抗素子群Ｒｌｐと第２抵抗素子群ＲｌｎがＤ１１＞Ｄ１２の関係が成立するようなレイアウトを有することで、回路基板１９の面積の削減に寄与することができる。
【００４８】
同様に、第３抵抗素子群Ｒｈｐに属する複数の抵抗素子のうちの端子８５に最も近い側の抵抗素子と第２抵抗素子群Ｒｌｎに属する複数の抵抗素子のうちの端子８３に最も近い側の抵抗素子の間は電圧差が大きいことから、両者の距離Ｄ１３が大きく設定されている。一方、第３抵抗素子群Ｒｈｐに属する複数の抵抗素子のうちの端子８６に最も近い側の抵抗素子と第２抵抗素子群Ｒｌｎに属する複数の抵抗素子のうちの端子８４に最も近い側の抵抗素子の間は電圧差が小さいことから、両者の距離Ｄ１４が小さく設定されている。このように、第３抵抗素子群Ｒｈｐと第２抵抗素子群ＲｌｎがＤ１３＞Ｄ１４の関係が成立するようなレイアウトを有することで、回路基板１９の面積の削減に寄与することができる。
【００４９】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００５０】
回路基板には、第１電圧と第２電圧の差である入力電圧を第３電圧と前記第２電圧の差である出力電圧に変圧する電圧コンバータの前記入力電圧と前記出力電圧を測定する回路が設けられている。この回路基板は、第１抵抗素子群を有する第１抵抗回路、第２抵抗素子群を有する第２抵抗回路、第３抵抗素子群を有する第３抵抗回路、第４抵抗素子群を有する第４抵抗回路、第１差動増幅回路、第２差動増幅回路及び制御回路を備えることができる。前記第１差動増幅回路は、一対の入力端子を有しており、前記第１電圧が前記第１抵抗回路の前記第１抵抗素子群を介して前記一対の入力端子の一方に入力し、前記第２電圧が前記第２抵抗回路の前記第２抵抗素子群を介して前記一対の入力端子の他方に入力するように構成されている。前記第２差動増幅回路は、一対の入力端子を有しており、前記第３電圧が前記第３抵抗回路の前記第３抵抗素子群を介して前記一対の入力端子の一方に入力し、前記第２電圧が前記第４抵抗回路の前記第４抵抗素子群を介して前記一対の入力端子の他方に入力するように構成されている。前記制御回路は、前記第１差動増幅回路の出力と前記第２差動増幅回路の出力のそれぞれをＡ／Ｄ変換するＡ／Ｄ変換回路を有している。前記第２抵抗素子群と前記第４抵抗素子群は、前記第１抵抗素子群と前記第３抵抗素子群の間で隣接して配置されている。
【００５１】
上記回路基板の一実施形態では、前記第２抵抗素子群と前記第４抵抗素子群が、前記回路基板の同一面上に配置されていてもよい。
【００５２】
上記回路基板の一実施形態において、前記第２抵抗素子群と前記第４抵抗素子群が、前記第１抵抗素子群と前記第３抵抗素子群が配置されている面上に配置されていてもよい。この場合、前記第１抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第２抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第１距離とし、前記第１抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子と前記第２抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子の間の距離を第２距離とすると、前記第１距離が前記第２距離よりも大きくてもよい。さらに、前記第３抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第４抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第３距離とし、前記第３抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子と前記第４抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子の間の距離を第４距離とすると、前記第３距離が前記第４距離よりも大きくてもよい。
【００５３】
上記回路基板の他の一実施形態では、前記第２抵抗素子群が前記回路基板の一方の面に配置され、前記第４抵抗素子群が前記回路基板の他方の面に配置されてもよい。この場合、前記回路基板を平面視したときに、前記第２抵抗素子群に属する複数の抵抗素子の少なくとも一部と前記第４抵抗素子群に属する複数の抵抗素子の少なくとも一部が重複するように配置されていてもよい。
【００５４】
上記回路基板の他の一実施形態において、前記第２抵抗素子群が、前記第１抵抗素子群と前記第３抵抗素子群が配置されている面上に配置されていてもよい。この場合、前記第１抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第２抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第１距離とし、前記第１抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子と前記第２抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子の間の距離を第２距離とすると、前記第１距離が前記第２距離よりも大きくてもよい。さらに、前記第３抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第２抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第３距離とし、前記第３抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子と前記第２抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子の間の距離を第４距離とすると、前記第３距離が前記第４距離よりも大きくてもよい。
【００５５】
上記回路基板の他の一実施形態において、前記第４抵抗素子群が、前記第１抵抗素子群と前記第３抵抗素子群が配置されている面上に配置されていてもよい。この場合、前記第１抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第４抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第１距離とし、前記第１抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第１差動増幅回路側に接続されている抵抗素子と前記第４抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子の間の距離を第２距離とすると、前記第１距離が前記第２距離よりも大きくてもよい。さらに、前記第３抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子と前記第４抵抗素子群に属する複数の抵抗素子のうちの最も前記電圧コンバータ側に接続されている抵抗素子の間の距離を第３距離とし、前記第３抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子と前記第４抵抗素子群に属する前記複数の抵抗素子のうちの最も前記第２差動増幅回路側に接続されている抵抗素子の間の距離を第４距離とすると、前記第３距離が前記第４距離よりも大きくてもよい。
【００５６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５７】
２：電力変換装置
３ａ−３ｇ：半導体モジュール
１９：回路基板
４２：電圧コンバータ回路
４３ａ、４３ｂ：インバータ回路
４４：フィルタコンデンサ
４５：リアクトル
４６：平滑コンデンサ
５１：バッテリ
５３ａ、５３ｂ：モータ
５５：ギアセット
５６：車軸
６１ａ：入力電圧調整回路
６１ｂ：出力電圧調整回路
６２：制御回路
６３：第１抵抗回路
６４：第２抵抗回路
６５：第１差動増幅回路
６６：第３抵抗回路
６７：第４抵抗回路
６８：第２差動増幅回路
１００：電気自動車
Ｒｌｐ：第１抵抗素子群
Ｒｌｎ：第２抵抗素子群
Ｒｈｐ：第３抵抗素子群
Ｒｈｎ：第４抵抗素子群
【図１】
2019187182.tif 000003
【図２】
2019187182.tif 000004
【図３】
2019187182.tif 000005
【図４】
2019187182.tif 000006
【図５】
2019187182.tif 000007
【図６】
2019187182.tif 000008
【図７】
2019187182.tif 000009