(57)【要約】【課題】簡易な構成でコンデンサレスを実現し得るクロック出力回路を提供する。【解決手段】ＯＣＸＯ（恒温槽付水晶発振器）等の水晶発振器１０は、電圧調整回路により±２．５Ｖの電源電圧で駆動され、ＧＮＤをセンターとした振幅でクロック信号を出力する。後段の出力バッファ回路１２は±６Ｖで動作し、その中点のＧＮＤをセンターとした入力波形を要求するところ、両者の間に乖離がないため、コンデンサを介在させることなく、水晶発振器１０からのクロック信号を直接出力バッファ回路１２に供給される。電圧調整回路は、トランス、ダイオードブリッジ回路、及び複数の電圧レギュレータで構成される。【選択図】図１
2019071555.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を調整して第１正電圧、第１負電圧、第２正電圧及び第２負電圧を生成する電圧調整回路と、
前記電圧調整回路に接続され、前記第１正電圧が電源端子に印加され、前記第１負電圧が接地端子に印加され、接地電位を中心とするクロック信号を出力する水晶発振器と、
前記電圧調整回路に接続され、前記第２正電圧及び前記第２負電圧の印加により動作し、かつ前記水晶発振器にコンデンサを介在することなく接続されて前記水晶発振器からの前記クロック信号が供給される出力バッファ回路と、
を備えるクロック出力回路。
【請求項２】
前記電圧調整回路は、
前記電源電圧を変圧するトランスと、
前記トランスの２次側に接続される第１ダイオードブリッジ回路及び第２ダイオードブリッジ回路と、
前記第１ダイオードブリッジ回路に接続され、前記第１正電圧を生成して前記水晶発振器の前記電源端子に出力する第１電圧レギュレータと、
前記第１ダイオードブリッジ回路に接続され、前記第１負電圧を生成して前記水晶発振器の前記接地端子に出力する第２電圧レギュレータと、
前記第２ダイオードブリッジ回路に接続され、前記第２正電圧を生成して前記出力バッファ回路に出力する第３電圧レギュレータと、
前記第２ダイオードブリッジ回路に接続され、前記第２負電圧を生成して前記出力バッファ回路に出力する第４電圧レギュレータと、
を備える請求項１に記載のクロック出力回路。
【請求項３】
前記第１電圧レギュレータ及び前記第２電圧レギュレータは３端子電圧レギュレータであり、
前記第１電圧レギュレータの入力端子及び前記第２電圧レギュレータの入力端子はともに前記第１ダイオードブリッジ回路の出力端子に接続され、
前記第１電圧レギュレータの接地端子、前記第２電圧レギュレータの接地端子、及び前記水晶発振器の接地端子は第１接地電圧に設定され、
前記第１電圧レギュレータの出力端子は前記水晶発振器の前記電源端子に接続され、前記第２電圧レギュレータの出力端子は０Ｖに設定されることで前記第１電圧レギュレータにより前記第１正電圧を生成するとともに前記第２電圧レギュレータにより前記第１負電圧を生成する
請求項２に記載のクロック出力回路。
【請求項４】
前記電圧調整回路は、
前記電源電圧を変圧するトランスと、
前記トランスの２次側に接続されるダイオードブリッジ回路と、
前記ダイオードブリッジ回路に接続され、前記第２正電圧を生成して前記出力バッファ回路に出力する第５電圧レギュレータと、
前記ダイオードブリッジ回路に接続され、前記第２負電圧を生成して前記出力バッファ回路に出力する第６電圧レギュレータと、
前記第５電圧レギュレータの出力端子に接続され、前記第２正電圧から前記第１正電圧を生成して前記水晶発振器の前記電源端子に出力する第７電圧レギュレータと、
前記第６電圧レギュレータの出力端子に接続され、前記第２負電圧から前記第１負電圧を生成して前記水晶発振器の前記接地端子に出力する第８電圧レギュレータと、
を備える請求項１に記載のクロック出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック出力回路に関する。
【背景技術】
【０００２】
例えばオーディオ装置等において、出力バッファ回路が±６Ｖで動作するものとすると、当該バッファ回路の入力回路は、中点のＧＮＤをセンターとする入力波形を要求する。従って、水晶発振器からのクロック波形がＧＮＤをセンターとしない場合には、コンデンサを介して直流成分をカットし、レベルシフトした上で出力バッファ回路に供給しなければならない。
【０００３】
図６は、従来のクロック出力回路の一例を示す。また、図７は、図６に示すクロック回路の信号波形を示す。
【０００４】
ＯＣＸＯ（恒温槽付水晶発振器）等の水晶発振器１０は、例えば５Ｖの電源電圧で駆動され、５Ｖの大凡半分の電圧（＋２．５Ｖ）を中心とした振幅で出力される。
【０００５】
他方、出力バッファ回路１２が±６Ｖで動作しているものとすると、出力バッファ回路１２は、その中点のＧＮＤをセンターとした入力波形を要求するため、両者の間に乖離が生じる。
【０００６】
そこで、水晶発振器１０と出力バッファ回路１２との間にコンデンサ１４を接続し、直流成分をカットし、入力波形のセンターをＧＮＤまでレベルシフトした上で出力バッファ回路１２に供給する。
【０００７】
特許文献１には、エミッタ接地アンプと差動アンプの回路結合をコンデンサを用いずに回路的に結合を行う回路方式が記載されている。    
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−８８０５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図６に示すようにコンデンサを介在させる回路構成では、直流成分をカットできるものの、元々波形が有している情報も完全な形で出力バッファ回路に供給するのではなく、コンデンサを通過する際に多少とも情報が失われてしまう問題がある。
【００１０】
特許文献１では、同一電源及び同一ＧＮＤを使用し、後段の差動アンプのトランジスタのバイアスの印加方法を変更することでコンデンサを用いないコンデンサレス回路構成を実現しているが、より簡易な構成でコンデンサレスを実現することが求められている。
【００１１】
本発明の目的は、簡易な構成でコンデンサレスを実現し得るクロック出力回路を提供することにある。  
【課題を解決するための手段】
【００１２】
本発明は、電源電圧を調整して第１正電圧、第１負電圧、第２正電圧及び第２負電圧を生成する電圧調整回路と、前記電圧調整回路に接続され、前記第１正電圧が電源端子に印加され、前記第１負電圧が接地端子に印加され、接地電位を中心とするクロック信号を出力する水晶発振器と、前記電圧調整回路に接続され、前記第２正電圧及び前記第２負電圧の印加により動作し、かつ前記水晶発振器にコンデンサを介在することなく接続されて前記水晶発振器からの前記クロック信号が供給される出力バッファ回路とを備えるクロック出力回路である。
【００１３】
本発明の１つの実施形態では、前記電圧調整回路は、前記電源電圧を変圧するトランスと、前記トランスの２次側に接続される第１ダイオードブリッジ回路及び第２ダイオードブリッジ回路と、前記第１ダイオードブリッジ回路に接続され、前記第１正電圧を生成して前記水晶発振器の前記電源端子に出力する第１電圧レギュレータと、前記第１ダイオードブリッジ回路に接続され、前記第１負電圧を生成して前記水晶発振器の前記接地端子に出力する第２電圧レギュレータと、前記第２ダイオードブリッジ回路に接続され、前記第２正電圧を生成して前記出力バッファ回路に出力する第３電圧レギュレータと、前記第２ダイオードブリッジ回路に接続され、前記第２負電圧を生成して前記出力バッファ回路に出力する第４電圧レギュレータとを備える。
【００１４】
本発明の他の実施形態では、前記第１電圧レギュレータ及び前記第２電圧レギュレータは３端子電圧レギュレータであり、前記第１電圧レギュレータの入力端子及び前記第２電圧レギュレータの入力端子はともに前記第１ダイオードブリッジ回路の出力端子に接続され、前記第１電圧レギュレータの接地端子、前記第２電圧レギュレータの接地端子、及び前記水晶発振器の接地端子は第１接地電圧に設定され、前記第１電圧レギュレータの出力端子は前記水晶発振器の前記電源端子に接続され、前記第２電圧レギュレータの出力端子は０Ｖに設定されることで前記第１電圧レギュレータにより前記第１正電圧を生成するとともに前記第２電圧レギュレータにより前記第１負電圧を生成する。
【００１５】
本発明のさらに他の実施形態では、前記電圧調整回路は、前記電源電圧を変圧するトランスと、前記トランスの２次側に接続されるダイオードブリッジ回路と、前記第２ダイオードブリッジ回路に接続され、前記第２正電圧を生成して前記出力バッファ回路に出力する第５電圧レギュレータと、前記第２ダイオードブリッジ回路に接続され、前記第２負電圧を生成して前記出力バッファ回路に出力する第６電圧レギュレータと、前記第５電圧レギュレータの出力端子に接続され、前記第２正電圧から前記第１正電圧を生成して前記水晶発振器の前記電源端子に出力する第７電圧レギュレータと、前記第６電圧レギュレータの出力端子に接続され、前記第２負電圧から前記第１負電圧を生成して前記水晶発振器の前記接地端子に出力する第８電圧レギュレータとを備える。
【発明の効果】
【００１６】
本発明によれば、簡易な構成でクロック出力回路のコンデンサレスを実現し得る。本発明によれば、コンデンサを介在させないため、水晶発振器からのクロック信号波形をそのまま出力することが可能であり、特に高精度のデジタル処理が要求されるオーディオ装置等にクロック信号を供給し得る。
【図面の簡単な説明】
【００１７】
【図１】実施形態の概略構成図である。
【図２】実施形態の信号波形図である。
【図３】実施形態の回路構成図である。
【図４】他の実施形態の回路構成図である。
【図５】さらに他の実施形態の回路構成図である。
【図６】従来の回路構成図である。
【図７】従来の信号波形図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づき本発明の実施形態について説明する。
【００１９】
＜実施形態１＞
図１は、本実施形態のクロック出力回路の概略構成を示す。また、図２は、図１に示すクロック出力回路の信号波形を示す。なお、水晶発振器の動作電源電圧は、５Ｖ系、３．３Ｖ系、１．８Ｖ系に大別されるが、本実施形態では５Ｖ系を例示するがこれに限定されるものではない。
【００２０】
ＯＣＸＯ（恒温槽付水晶発振器）等の水晶発振器１０は、例えば±２．５Ｖの電源電圧で駆動され、ＧＮＤをセンターとした振幅でクロック信号を出力する。
【００２１】
他方、後段の出力バッファ回路１２は±６Ｖで動作しているものとすると、出力バッファ回路１２は、その中点のＧＮＤをセンターとした入力波形を要求するところ、両者の間に乖離がないため、コンデンサを介在させることなく、水晶発振器１０からのクロック信号を直接出力バッファ回路１２に供給することができる。出力バッファ回路１２は、クロック信号を出力バスに出力する。
【００２２】
図６に示す回路構成と比較すると、本実施形態では、＋５Ｖの電源電圧から±２．５Ｖの電源電圧を生成して水晶発振器１０に印加する電圧調整回路を備えており、これによりコンデンサレスを実現しているといえる。
【００２３】
本実施形態のクロック出力回路では、コンデンサを用いない構成であるため、元々波形が有している情報を完全な形で出力バッファ回路に供給することができ、クロック信号の精度が向上する。本実施形態のクロック出力回路は、例えばＤＳＤ（ダイレクトストリームデジタル）２２．５ＭＨｚやＰＣＭ７６８ｋＨｚ等のハイサンプリングレートのハイレゾ音源再生に求められる正確な１０ＭＨｚクロック信号を出力するマスタークロックジェネレータ等に適用され得る。
【００２４】
次に、本実施形態におけるクロック出力回路の構成、特に水晶発振器１０に印加する電源電圧を調整する電圧調整回路の構成について詳細に説明する。
【００２５】
図３は、クロック出力回路の回路構成を示す。本実施形態における電圧調整回路は、＋５Ｖ〜ＧＮＤ（０Ｖ）で動作している水晶発振器１０を＋２．５Ｖ〜−２．５Ｖで動作するように電源電圧を調整する。
【００２６】
クロック出力回路は、水晶発振器１０、出力バッファ回路１２に加え、ＡＣプラグ２０と、トランス２２と、ダイオードブリッジ回路２４，３０と、３端子レギュレータ（電圧レギュレータ）２６，２８と、シャントレギュレータ（電圧レギュレータ）３２，３４を備える。
【００２７】
トランス２２の１次側はＡＣプラグ２０に接続され、トランス２２の２次側はダイオードブリッジ回路２４，３０に接続される。トランス２２は、ＡＣ電源電圧からデジタル系の＋５Ｖ電圧、及びアナログ系の±６Ｖの電圧を取り出し、デジタル系の＋５Ｖ電圧をダイオードブリッジ回路２４に出力するとともに、アナログ系の±６Ｖ電圧をダイオードブリッジ回路３０に出力する。
【００２８】
ダイオードブリッジ回路２４は、第１ダイオードブリッジ回路として機能し、ダイオードブリッジ回路２４の対向する２つの入力端子はトランス２２の２次側に接続され、一方の出力端子はデジタル系のＧＮＤ（ＧＮＤＤ）に接続され、他方の出力端子は３端子レギュレータ２６，２８に接続される。ダイオードブリッジ回路２４は、入力ＡＣ電圧を全波整流して３端子レギュレータ２６，２８に出力する。
【００２９】
３端子レギュレータ２６は、第１電圧レギュレータとして機能し、３端子レギュレータ２６の入力端子ＩＮはダイオードブリッジ回路２４の出力端子に接続され、ＧＮＤ端子はデジタル系のＧＮＤ（ＧＮＤＤ）に接続され、出力端子ＯＵＴは水晶発振器１０の＋ＶＤＣ端子に接続される。３端子レギュレータ２６は、ダイオードブリッジ回路２４の出力から定電圧＋５Ｖ電圧を生成して水晶発振器１０の＋ＶＤＣ端子に出力する。
【００３０】
また、３端子レギュレータ２８は、第２電圧レギュレータとして機能し、３端子レギュレータ２８の入力端子ＩＮはダイオードブリッジ回路２４の出力端子に接続され、ＧＮＤ端子はデジタル系のＧＮＤ（ＧＮＤＤ）に接続され、出力端子ＯＵＴはアナログ系のＧＮＤ（ＧＮＤＡ）に接続される。３端子レギュレータ２８は、ダイオードブリッジ回路２４の出力から定電圧＋２．５Ｖ電圧、すなわちＧＮＤと＋５Ｖ電圧の中間電圧を生成して出力する。
【００３１】
ＯＣＸＯ等の水晶発振器１０のＧＮＤ端子はデジタル系のＧＮＤ（ＧＮＤＤ）に接続され、＋ＶＤＣ端子（電源端子）には上記のように３端子レギュレータ２６からの定電圧＋５Ｖ電圧が印加される。また、出力端子ＯＵＴはアナログ系のＧＮＤ（ＧＮＤＡ）に抵抗を介して接続されるとともに出力バッファ回路１２の非反転入力端子（＋）に接続される。
【００３２】
他方、ダイオードブリッジ回路３０は、第２ダイオードブリッジ回路として機能し、ダイオードブリッジ回路３０の対向する２つの入力端子はトランス２２の２次側に接続され、出力端子はシャントレギュレータ３２，３４に接続される。ダイオードブリッジ回路３０は、入力ＡＣ電圧を全波整流してシャントレギュレータ３２，３４に出力する。
【００３３】
シャントレギュレータ３２は、第３電圧レギュレータとして機能し、シャントレギュレータ３２のレファレンス端子はダイオードブリッジ回路３０の出力端子に接続され、アノード端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続されるとともにシャントレギュレータ３４のカソード端子に接続され、カソード端子は出力バッファ回路１２の電源端子Ｖ＋に接続される。
【００３４】
シャントレギュレータ３４は、第４電圧レギュレータとして機能し、シャントレギュレータ３４のカソード端子はシャントレギュレータ３２のアノード端子に接続され、アノード端子は出力バッファ回路１２の電源端子Ｖ−に接続される。シャントレギュレータ３２，３４は、ダイオードブリッジ回路３０の出力から定電圧±６Ｖを生成し、出力バッファ回路１２に電源電圧として出力する。
【００３５】
出力バッファ回路１２の非反転入力端子（＋）は上記のように水晶発振器１０の出力端子ＯＵＴに接続され、反転入力端子（−）はアナログ系のＧＮＤ（ＧＮＤＡ）に接続される。
【００３６】
このような回路構成において、水晶発振器１０の＋ＶＤＣ端子には３端子レギュレータ２６からの＋５Ｖ電圧が印加されているが、ＧＮＤと＋５Ｖの中間電圧である＋２．５Ｖを生成する３端子レギュレータ２８の出力端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続されており、アナログ系を基準とするとデジタル系の＋２．５ＶがＧＮＤレベル（０Ｖ）に設定されていることになる。すると、水晶発振器１０の＋ＶＤＣに印加されるデジタル系の＋５Ｖはアナログ系を基準とすると２．５Ｖとなり、水晶発振器１０のＧＮＤ端子に印加されるデジタル系のＧＮＤ（ＧＮＤＤ）はアナログ系を基準とすると−２．５Ｖとなり、アナログ系を基準とすると水晶発振器１０には＋２．５Ｖ〜−２．５Ｖの電源電圧が印加されていることと等価となる。
【００３７】
従って、水晶発振器１０は、アナログ系、つまり出力バッファ回路１２を基準として±２．５Ｖの電源電圧で駆動され、アナログ系のＧＮＤ（ＧＮＤＡ）をセンターとした振幅でクロック信号を出力バッファ回路１２に供給することになるので、コンデンサレスが実現する。
【００３８】
＜実施形態２＞  
実施形態１では、アナログ系の±６Ｖ電圧をシャントレギュレータ３２，３４で生成しているが、３端子レギュレータで構成してもよい。
【００３９】
図４は、この場合のクロック出力回路の回路構成を示す。図３と異なる点は、アナログ系のシャントレギュレータ３２，３４に代えて、３端子レギュレータ３６，３８を備える点である。
【００４０】
３端子レギュレータ３６は、第３電圧レギュレータとして機能し、３端子レギュレータ３６の入力端子ＩＮはダイオードブリッジ回路３０の出力端子に接続され、ＧＮＤ端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続されるとともに３端子レギュレータ３８のＧＮＤ端子に接続され、出力端子ＯＵＴは出力バッファ回路１２の電源端子Ｖ＋に接続される。  
【００４１】
３端子レギュレータ３８は、第４電圧レギュレータとして機能し、３端子レギュレータ３８の入力端子ＩＮはダイオードブリッジ回路３０の他方の出力端子に接続され、ＧＮＤ端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続されるとともに３端子レギュレータ３６のＧＮＤ端子に接続され、出力端子ＯＵＴは出力バッファ回路の電源端子Ｖ−に接続される。３端子レギュレータ３６，３８は、ダイオードブリッジ回路３０の出力から定電圧±６Ｖを生成し、出力バッファ回路１２に電源電圧として出力する。
【００４２】
この回路構成においても、水晶発振器１０の＋ＶＤＣ端子には３端子レギュレータ２６からの＋５Ｖ電圧が印加されているが、ＧＮＤと＋５Ｖの中間電圧である＋２．５Ｖを生成する３端子レギュレータ２８の出力端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続されており、アナログ系を基準とするとデジタル系の＋２．５ＶがＧＮＤレベル（０Ｖ）に設定されていることになる。すると、水晶発振器１０の＋ＶＤＣに印加されるデジタル系の＋５Ｖはアナログ系を基準とすると２．５Ｖとなり、水晶発振器１０のＧＮＤ端子に印加されるデジタル系のＧＮＤ（ＧＮＤＤ）はアナログ系を基準とすると−２．５Ｖとなり、アナログ系を基準とすると水晶発振器１０には＋２．５Ｖ〜−２．５Ｖの電源電圧が印加されていることと等価となる。
【００４３】
＜実施形態３＞
図５は、本実施形態におけるクロック出力回路の回路構成を示す。
【００４４】
クロック出力回路は、水晶発振器１０、出力バッファ回路１２に加え、ＡＣプラグ２０と、トランス２２と、ダイオードブリッジ回路４０と、３端子レギュレータ４２，４４，４６，４８を備える。
【００４５】
トランス２２の１次側はＡＣプラグ２０に接続され、トランス２２の２次側はダイオードブリッジ回路４０に接続される。
【００４６】
ダイオードブリッジ回路４０の対向する２つの入力端子はトランス２２の２次側に接続され、出力端子は３端子レギュレータ４２，４４に接続される。ダイオードブリッジ回路４０は、入力ＡＣ電圧を全波整流して３端子レギュレータ４２，４４に出力する。
【００４７】
３端子レギュレータ４２は、第５電圧レギュレータとして機能し、３端子レギュレータ４２の入力端子ＩＮはダイオードブリッジ回路４０の出力端子に接続され、ＧＮＤ端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続されるとともに３端子レギュレータ４４のＧＮＤ端子に接続され、出力端子ＯＵＴは出力バッファ回路１２のＶ＋端子に接続されるとともに、３端子レギュレータ４６の入力端子ＩＮに接続される。３端子レギュレータ４２は、ダイオードブリッジ回路４０の出力から定電圧＋６Ｖ電圧を生成して出力バッファ回路１２のＶ＋端子に出力する。
【００４８】
３端子レギュレータ４４は、第６電圧レギュレータとして機能し、３端子レギュレータ４４の入力端子ＩＮはダイオードブリッジ回路４０の出力端子に接続され、ＧＮＤ端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続されるとともに３端子レギュレータ４２のＧＮＤ端子に接続され、出力端子ＯＵＴは出力バッファ回路１２のＶ−端子に接続されるとともに３端子レギュレータ４８の入力端子ＩＮに接続される。３端子レギュレータ４４は、ダイオードブリッジ回路４０の出力から定電圧−６Ｖ電圧を生成して出力バッファ回路１２のＶ−端子に出力する。
【００４９】
３端子レギュレータ４６は、第７電圧レギュレータとして機能し、３端子レギュレータ４６の入力端子ＩＮは上記のように３端子レギュレータ４２の出力端子ＯＵＴに接続されて定電圧＋６Ｖが入力される。３端子レギュレータ４６のＧＮＤ端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続され、出力端子ＯＵＴは水晶発振器の＋ＶＤＣ端子（電源端子）に接続される。３端子レギュレータ４６は、＋６Ｖ電圧から＋２．５Ｖ電圧を生成して水晶発振器１０の＋ＶＤＣ端子に出力する。
【００５０】
３端子レギュレータ４８は、第８電圧レギュレータとして機能し、３端子レギュレータ４８の入力端子ＩＮは上記のように３端子レギュレータ４４の出力端子ＯＵＴに接続されて定電圧−６Ｖが入力される。３端子レギュレータ４８のＧＮＤ端子はアナログ系のＧＮＤ（ＧＮＤＡ）に接続され、出力端子ＯＵＴは水晶発振器のＧＮＤ端子に接続される。３端子レギュレータ４８は、−６Ｖ電圧から−２．５Ｖ電圧を生成して水晶発振器１０のＧＮＤ端子に出力する。
【００５１】
ＯＣＸＯ等の水晶発振器１０の出力端子ＯＵＴは抵抗を介してアナログ系のＧＮＤ（ＧＮＤＡ）に接続されるとともに出力バッファ回路１２の非反転入力端子（＋）に接続される。
【００５２】
このように、３端子レギュレータ４２，４４で＋６Ｖ及び−６Ｖを生成するとともに、３端子レギュレータ４６，４８でこれらの電圧から＋２．５Ｖ及び−２．５Ｖを生成して水晶発振器１０の電源電圧として出力することができ、コンデンサレスが実現する。
【００５３】
以上説明したように、本実施形態では、トランス２２，ダイオードブリッジ回路２４，３０，４０，及び電圧レギュレータ２６〜４８を用いて簡易な構成で水晶発振器１０の電源電圧として２．５Ｖ〜−２．５Ｖを印加し、これによりセンターがＧＮＤレベルのクロック信号を生成してコンデンサを介在させることなく＋６Ｖ〜−６Ｖで動作する出力バッファ回路１２に供給し、クロック信号を外部に出力できる。
【符号の説明】
【００５４】
１０  水晶発振器、１２  出力バッファ回路、２０  ＡＣプラグ、２２  トランス、２４，３０，４０  ダイオードブリッジ回路、２６，２８，３６，３８，４２，４４，４６，４８  ３端子レギュレータ、３２，３４  シャントレギュレータ。
【図１】
2019071555.tif 000003
【図２】
2019071555.tif 000004
【図３】
2019071555.tif 000005
【図４】
2019071555.tif 000006
【図５】
2019071555.tif 000007
【図６】
2019071555.tif 000008
【図７】
2019071555.tif 000009