(57)【要約】【課題】モーター駆動回路の寄生バイポーラトランジスターが導通して引き起こす構造破壊を防止しつつ、回路面積の増大を抑制する。【解決手段】電源用のノードＮ１及びＮ２と、モーター用のノードＮ３及びＮ４とに接続されたＨブリッジ回路が、Ｐ型半導体基板において、第１のＮ型領域に配置されＮ１−Ｎ３間に接続されたＰｃｈＭＯＳトランジスターと、第２のＮ型領域に配置されＮ２−Ｎ３間に接続されたＮｃｈＭＯＳトランジスターと、第３のＮ型領域に配置されＮ１−Ｎ４間に接続されたＰｃｈＭＯＳトランジスターと、第４のＮ型領域に配置されＮ２−Ｎ４間に接続されたＮｃｈＭＯＳトランジスターとを含み、第１のＮ型領域と第３のＮ型領域との間の距離が、第１のＮ型領域と第２のＮ型領域との間の距離、第３のＮ型領域と第４のＮ型領域との間の距離、第２のＮ型領域と第４のＮ型領域との間の距離よりも小さい。【選択図】図５
2019047104.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電位が供給される第１のノードと、前記第１の電源電位よりも低電位の第２の電源電位が供給される第２のノードと、駆動対象となるモーターの２つの端子にそれぞれ接続される第３のノード及び第４のノードとに接続された第１のＨブリッジ回路を備えるモーター駆動回路であって、前記第１のＨブリッジ回路が、
Ｐ型の半導体基板においてＮ型の第１の不純物領域に配置され、前記第１のノードと前記第３のノードとの間に接続された第１のＰチャネルＭＯＳトランジスターと、
前記半導体基板においてＮ型の第２の不純物領域に配置されるか、又は、前記半導体基板に直接配置されてＮ型の第２の不純物領域を有し、前記第２のノードと前記第３のノードとの間に接続された第１のＮチャネルＭＯＳトランジスターと、
前記半導体基板においてＮ型の第３の不純物領域に配置され、前記第１のノードと前記第４のノードとの間に接続された第２のＰチャネルＭＯＳトランジスターと、
前記半導体基板においてＮ型の第４の不純物領域に配置されるか、又は、前記半導体基板に直接配置されてＮ型の第４の不純物領域を有し、前記第２のノードと前記第４のノードとの間に接続された第２のＮチャネルＭＯＳトランジスターと、
を含み、
前記第１の不純物領域と前記第３の不純物領域との間の距離が、前記第１の不純物領域と前記第２の不純物領域との間の距離よりも小さく、前記第３の不純物領域と前記第４の不純物領域との間の距離よりも小さく、前記第２の不純物領域と前記第４の不純物領域との間の距離よりも小さい、モーター駆動回路。
【請求項２】
前記第１のＰチャネルＭＯＳトランジスターが、ＥＤＭＯＳトランジスターであり、
前記第２のＰチャネルＭＯＳトランジスターが、ＥＤＭＯＳトランジスターであり、
前記第１のＮチャネルＭＯＳトランジスターが、ＬＤＭＯＳトランジスターであり、
前記第２のＮチャネルＭＯＳトランジスターが、ＬＤＭＯＳトランジスターである、
請求項１記載のモーター駆動回路。
【請求項３】
第１の電源電位が供給される第１のノードと、前記第１の電源電位よりも低電位の第２の電源電位が供給される第２のノードと、駆動対象となるモーターの２つの端子にそれぞれ接続される第３のノード及び第４のノードとに接続された第１のＨブリッジ回路を備えるモーター駆動回路であって、前記第１のＨブリッジ回路が、
Ｎ型の半導体基板においてＰ型の第１の不純物領域に配置され、前記第２のノードと前記第３のノードとの間に接続された第１のＮチャネルＥＤＭＯＳトランジスターと、
前記半導体基板においてＰ型の第２の不純物領域に配置され、前記第１のノードと前記第３のノードとの間に接続された第１のＰチャネルＬＤＭＯＳトランジスターと、
前記半導体基板においてＰ型の第３の不純物領域に配置され、前記第２のノードと前記第４のノードとの間に接続された第２のＮチャネルＥＤＭＯＳトランジスターと、
前記半導体基板においてＰ型の第４の不純物領域に配置され、前記第１のノードと前記第４のノードとの間に接続された第２のＰチャネルＬＤＭＯＳトランジスターと、
を含み、
前記第１の不純物領域と前記第３の不純物領域との間の距離が、前記第１の不純物領域と前記第２の不純物領域との間の距離よりも小さく、前記第３の不純物領域と前記第４の不純物領域との間の距離よりも小さく、前記第２の不純物領域と前記第４の不純物領域との間の距離よりも小さい、モーター駆動回路。
【請求項４】
前記第１の不純物領域と前記第２の不純物領域との間の距離と、前記第３の不純物領域と前記第４の不純物領域との間の距離と、前記第２の不純物領域と前記第４の不純物領域との間の距離とが互いに等しい、請求項１〜３のいずれか１項記載のモーター駆動回路。
【請求項５】
前記半導体基板において、前記第１の不純物領域と前記第２の不純物領域との間に、前記第１の不純物領域の前記第２の不純物領域側の辺、及び、前記第２の不純物領域の前記第１の不純物領域側の辺に沿って延在し、前記半導体基板と同一の導電型の少なくとも１つの第１のガード領域と、
前記半導体基板において、前記第３の不純物領域と前記第４の不純物領域との間に、前記第３の不純物領域の前記第４の不純物領域側の辺、及び、前記第４の不純物領域の前記第３の不純物領域側の辺に沿って延在し、前記半導体基板と同一の導電型の少なくとも１つの第２のガード領域と、
前記半導体基板において、前記第２の不純物領域と前記第４の不純物領域との間に、前記第２の不純物領域の前記第４の不純物領域側の辺、及び、前記第４の不純物領域の前記第２の不純物領域側の辺に沿って延在し、前記半導体基板と同一の導電型の少なくとも１つの第３のガード領域と、
をさらに備える、請求項１〜４のいずれか１項記載のモーター駆動回路。
【請求項６】
複数の前記第１のガード領域と、複数の前記第２のガード領域と、複数の前記第３のガード領域とを備えると共に、前記半導体基板において、前記第１の不純物領域と前記第３の不純物領域との間に、前記第１の不純物領域の前記第３の不純物領域側の辺、及び、前記第３の不純物領域の前記第１の不純物領域側の辺に沿って延在し、前記半導体基板と同一の導電型の少なくとも１つの第４のガード領域をさらに備え、前記第４のガード領域の数が、前記第１のガード領域の数よりも少なく、前記第２のガード領域の数よりも少なく、前記第３のガード領域の数よりも少ない、請求項５記載のモーター駆動回路。
【請求項７】
前記半導体基板において、前記第１の不純物領域と前記第３の不純物領域との間に、前記第１の不純物領域の前記第３の不純物領域側の辺、及び、前記第３の不純物領域の前記第１の不純物領域側の辺に沿って延在し、前記半導体基板と同一の導電型の第４のガード領域をさらに備え、前記第４のガード領域の幅が、前記第１のガード領域の幅よりも小さく、前記第２のガード領域の幅よりも小さく、前記第３のガード領域の幅よりも小さい、請求項５記載のモーター駆動回路。
【請求項８】
前記第１のＨブリッジ回路と同一の構成を有する第２のＨブリッジ回路をさらに備え、前記第１のＨブリッジ回路の前記第１〜第４の不純物領域と前記第２のＨブリッジ回路の前記第１〜第４の不純物領域との間の距離が、前記第１又は第２のＨブリッジ回路における前記第２の不純物領域と前記第４の不純物領域との間の距離以上である、請求項１〜７のいずれか１項記載のモーター駆動回路。
【請求項９】
前記第１のＨブリッジ回路と同一の構成を有する第２のＨブリッジ回路と、
前記半導体基板において、前記第１のＨブリッジ回路と前記第２のＨブリッジ回路との間に延在し、前記半導体基板と同一の導電型の複数の第５のガード領域と、
をさらに備え、前記第５のガード領域の数が、前記第１のガード領域の数以上であり、前記第２のガード領域の数以上であり、前記第３のガード領域の数以上である、請求項５又は６記載のモーター駆動回路。
【請求項１０】
前記第１のＨブリッジ回路と同一の構成を有する第２のＨブリッジ回路と、
前記半導体基板において、前記第１のＨブリッジ回路と前記第２のＨブリッジ回路との間に延在し、前記半導体基板と同一の導電型の第５のガード領域と、
をさらに備え、前記第５のガード領域の幅が、前記第１のガード領域の幅以上であり、前記第２のガード領域の幅以上であり、前記第３のガード領域の幅以上である、請求項５又は７記載のモーター駆動回路。
【請求項１１】
請求項１〜１０のいずれか１項記載のモーター駆動回路と、
前記半導体基板において第５の不純物領域に配置されるか、又は、前記半導体基板に直接配置されて第５の不純物領域を有するトランジスターを含む駆動制御回路と、
前記半導体基板において第６の不純物領域に配置されるか、又は、前記半導体基板に直接配置されて第６の不純物領域を有するトランジスターを含むスイッチングレギュレーター制御回路と、
を備える半導体装置であって、前記第５の不純物領域と前記第１〜第４の不純物領域との間の距離が、前記第２の不純物領域と前記第４の不純物領域との間の距離以上であり、前記第６の不純物領域と前記第１〜第４の不純物領域との間の距離が、前記第２の不純物領域と前記第４の不純物領域との間の距離以上である、半導体装置。
【請求項１２】
請求項１〜１０のいずれか１項記載のモーター駆動回路と、
前記第３のノード及び前記第４のノードにそれぞれ接続された前記２つの端子を有する前記モーターと、
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モーターを駆動するためのモーター駆動回路に関する。さらに、本発明は、そのようなモーター駆動回路を内蔵した半導体装置、及び、そのような半導体装置を用いた電子機器等に関する。
【背景技術】
【０００２】
例えば、モータードライバーＩＣにおいて、ハイサイドのトランジスターとローサイドのトランジスターとを直列に接続して構成されるブリッジ回路を有するモーター駆動回路を用いて、直流モーターを駆動することが行われている。一般的には、２組のハイサイド及びローサイドのトランジスターを組み合わせてＨブリッジ回路（フルブリッジ回路ともいう）が構成され、第１組のトランジスターの接続点と第２組のトランジスターの接続点との間にモーターの２つの端子が接続される。それにより、モーターに流れる電流の方向を任意に設定することができる。
【０００３】
モーターに大電流を流すために、ハイサイドのトランジスターがＰチャネルＥＤ（Extended Drain）ＭＯＳトランジスターで構成され、ローサイドのトランジスターがＮチャネルＬＤ（Lateral Double-diffused）ＭＯＳトランジスターで構成される場合がある。その場合に、ハイサイドのトランジスター及びローサイドのトランジスターは、例えば、Ｐ型の半導体基板に設けられたＮ型の第１の不純物領域及びＮ型の第２の不純物領域にそれぞれ配置される。その結果、Ｎ型の第１の不純物領域をコレクター、Ｐ型の半導体基板をベース、Ｎ型の第２の不純物領域をエミッターとして、寄生ＮＰＮバイポーラトランジスターが形成される。
【０００４】
第１の不純物領域には、高電位側の電源電位（例えば、＋４２Ｖ）が供給され、半導体基板には、低電位側の電源電位（例えば、０Ｖ）が供給される。第２の不純物領域には、ローサイドのトランジスターのＮ型のドレインが配置され、ドレインには、モーターの一方の端子が電気的に接続される。高速減衰（ディケイ）モードにおいて回生電流が流れると、モーターの一方の端子から第２の不純物領域に負の電位（例えば、−１Ｖ程度）が印加される。
【０００５】
それにより、寄生トランジスターのベースからエミッターに電流が流れて、寄生トランジスターが導通する。寄生トランジスターのｈＦＥ（直流電流増幅率）が大きい場合には、許容限度を超える大きな寄生電流が流れて、ＩＣの構造破壊を起こす場合がある。従来技術においては、寄生トランジスターのｈＦＥを許容値以下に抑えるために、複数のトランジスター間の距離を十分にとる対策がなされている。
【０００６】
関連する技術として、特許文献１には、１チャンネル当り４つのパワートランジスターで構成され、モーターの駆動制御に用いられるＨブリッジ回路を含む半導体装置が開示されている。特許文献１の図８においては、Ｈブリッジ回路を構成する４つのパワートランジスターに対応するセル部２１、２２、２５、２６の横方向の間隔及び縦方向の間隔が全て等しく、Ｚとして表されている。
【０００７】
また、特許文献２には、４つのトランジスターで構成されたブリッジ整流回路を含み、交流電圧を整流して直流電力を供給する電力供給装置が開示されている。特許文献２の段落００６９−００７０及び図２には、寄生トランジスターが導通して引き起こすラッチアップに対する対策として、ＰチャネルトランジスターＰ１及びＰ２の周りを高電位側電源配線ＬＶｄｄで囲み、ＮチャネルトランジスターＮ３及びＮ４の周りを低電位側電源配線ＬＶｓｓで囲むと共に、それらのトランジスターＰ１、Ｐ２、Ｎ３、Ｎ４間の距離を十分に離間して分離することが記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１８１９９６号公報（段落０００１−０００２、００４９−００５０、図８）
【特許文献２】特開２００３−３０９９７８号公報（段落０００１−０００３、００６９−００７０、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２に記載されているように、複数のトランジスター間の距離を十分にとって、それらのトランジスターを離間して分離すると、寄生トランジスターが導通して引き起こすラッチアップを防止することはできても、回路面積（チップサイズ）が増大してしまう。また、特許文献１及び２には、ハイサイドのトランジスターとローサイドのトランジスターとを同一導電型の複数の不純物領域（ウェル等）に配置することは開示されていない。
【００１０】
そこで、上記の点に鑑み、本発明の第１の目的は、モーター駆動回路において、Ｈブリッジ回路を構成する複数のトランジスターが配置又は構成される同一導電型の複数の不純物領域とそれと反対の導電型の半導体基板とで形成される寄生バイポーラトランジスターが導通して引き起こす構造破壊を防止しつつ、回路面積の増大を抑制することである。また、本発明の第２の目的は、そのようなモーター駆動回路を内蔵した半導体装置を提供することである。さらに、本発明の第３の目的は、そのような半導体装置を用いた電子機器等を提供することである。
【課題を解決するための手段】
【００１１】
以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係るモーター駆動回路は、第１の電源電位が供給される第１のノードと、第１の電源電位よりも低電位の第２の電源電位が供給される第２のノードと、駆動対象となるモーターの２つの端子にそれぞれ接続される第３のノード及び第４のノードとに接続された第１のＨブリッジ回路を備え、第１のＨブリッジ回路が、Ｐ型の半導体基板においてＮ型の第１の不純物領域に配置され、第１のノードと第３のノードとの間に接続された第１のＰチャネルＭＯＳトランジスターと、半導体基板においてＮ型の第２の不純物領域に配置されるか、又は、半導体基板に直接配置されてＮ型の第２の不純物領域を有し、第２のノードと第３のノードとの間に接続された第１のＮチャネルＭＯＳトランジスターと、半導体基板においてＮ型の第３の不純物領域に配置され、第１のノードと第４のノードとの間に接続された第２のＰチャネルＭＯＳトランジスターと、半導体基板においてＮ型の第４の不純物領域に配置されるか、又は、半導体基板に直接配置されてＮ型の第４の不純物領域を有し、第２のノードと第４のノードとの間に接続された第２のＮチャネルＭＯＳトランジスターとを含み、第１の不純物領域と第３の不純物領域との間の距離が、第１の不純物領域と第２の不純物領域との間の距離よりも小さく、第３の不純物領域と第４の不純物領域との間の距離よりも小さく、第２の不純物領域と第４の不純物領域との間の距離よりも小さい。
【００１２】
ここで、第１のＰチャネルＭＯＳトランジスターが、ＥＤＭＯＳトランジスターであり、第２のＰチャネルＭＯＳトランジスターが、ＥＤＭＯＳトランジスターであり、第１のＮチャネルＭＯＳトランジスターが、ＬＤＭＯＳトランジスターであり、第２のＮチャネルＭＯＳトランジスターが、ＬＤＭＯＳトランジスターであっても良い。
【００１３】
また、本発明の第２の観点に係るモーター駆動回路は、第１の電源電位が供給される第１のノードと、第１の電源電位よりも低電位の第２の電源電位が供給される第２のノードと、駆動対象となるモーターの２つの端子にそれぞれ接続される第３のノード及び第４のノードとに接続された第１のＨブリッジ回路を備え、第１のＨブリッジ回路が、Ｎ型の半導体基板においてＰ型の第１の不純物領域に配置され、第２のノードと第３のノードとの間に接続された第１のＮチャネルＥＤＭＯＳトランジスターと、半導体基板においてＰ型の第２の不純物領域に配置され、第１のノードと第３のノードとの間に接続された第１のＰチャネルＬＤＭＯＳトランジスターと、半導体基板においてＰ型の第３の不純物領域に配置され、第２のノードと第４のノードとの間に接続された第２のＮチャネルＥＤＭＯＳトランジスターと、半導体基板においてＰ型の第４の不純物領域に配置され、第１のノードと第４のノードとの間に接続された第２のＰチャネルＬＤＭＯＳトランジスターとを含み、第１の不純物領域と第３の不純物領域との間の距離が、第１の不純物領域と第２の不純物領域との間の距離よりも小さく、第３の不純物領域と第４の不純物領域との間の距離よりも小さく、第２の不純物領域と第４の不純物領域との間の距離よりも小さい。
【００１４】
本発明の第１又は第２の観点によれば、モーター駆動回路において、Ｈブリッジ回路を構成する複数のトランジスターが配置又は構成される同一導電型の複数の不純物領域とそれと反対の導電型の半導体基板とで形成される寄生バイポーラトランジスターのｈＦＥ（直流電流増幅率）を許容値以下に抑えて、寄生トランジスターが導通して引き起こす構造破壊を防止しつつ、回路動作上で寄生トランジスターが導通する可能性が低い第１の不純物領域と第３の不純物領域との間の距離を小さくすることにより、回路面積の増大を抑制してコストを抑えることができる。
【００１５】
ここで、第１の不純物領域と第２の不純物領域との間の距離と、第３の不純物領域と第４の不純物領域との間の距離と、第２の不純物領域と第４の不純物領域との間の距離とが、互いに等しくても良い。それにより、第１の不純物領域と第２の不純物領域との間、第３の不純物領域と第４の不純物領域との間、及び、第２の不純物領域と第４の不純物領域との間にそれぞれ形成される寄生トランジスターのｈＦＥを略同一にして、レイアウト効率を向上させることができる。
【００１６】
また、モーター駆動回路は、半導体基板において、第１の不純物領域と第２の不純物領域との間に、第１の不純物領域の第２の不純物領域側の辺、及び、第２の不純物領域の第１の不純物領域側の辺に沿って延在し、半導体基板と同一の導電型の少なくとも１つの第１のガード領域と、半導体基板において、第３の不純物領域と第４の不純物領域との間に、第３の不純物領域の第４の不純物領域側の辺、及び、第４の不純物領域の第３の不純物領域側の辺に沿って延在し、半導体基板と同一の導電型の少なくとも１つの第２のガード領域と、半導体基板において、第２の不純物領域と第４の不純物領域との間に、第２の不純物領域の第４の不純物領域側の辺、及び、第４の不純物領域の第２の不純物領域側の辺に沿って延在し、半導体基板と同一の導電型の少なくとも１つの第３のガード領域とをさらに備えるようにしても良い。それにより、第１の不純物領域と第２の不純物領域との間、第３の不純物領域と第４の不純物領域との間、及び、第２の不純物領域と第４の不純物領域との間において、空乏層が広がってパンチスルーが生じることを防止できる。
【００１７】
その場合に、モーター駆動回路が、複数の第１のガード領域と、複数の第２のガード領域と、複数の第３のガード領域とを備えると共に、半導体基板において、第１の不純物領域と第３の不純物領域との間に、第１の不純物領域の第３の不純物領域側の辺、及び、第３の不純物領域の第１の不純物領域側の辺に沿って延在し、半導体基板と同一の導電型の少なくとも１つの第４のガード領域をさらに備え、第４のガード領域の数が、第１のガード領域の数よりも少なく、第２のガード領域の数よりも少なく、第３のガード領域の数よりも少なくても良い。それにより、回路動作上でパンチスルーが生じる可能性が低い第１の不純物領域と第３の不純物領域との間に設けられる第４のガード領域の数を少なくして、回路面積の増大を抑制することができる。
【００１８】
あるいは、モーター駆動回路が、半導体基板において、第１の不純物領域と第３の不純物領域との間に、第１の不純物領域の第３の不純物領域側の辺、及び、第３の不純物領域の第１の不純物領域側の辺に沿って延在し、半導体基板と同一の導電型の第４のガード領域をさらに備え、第４のガード領域の幅が、第１のガード領域の幅よりも小さく、第２のガード領域の幅よりも小さく、第３のガード領域の幅よりも小さくても良い。それにより、回路動作上でパンチスルーが生じる可能性が低い第１の不純物領域と第３の不純物領域との間に設けられる第４のガード領域の幅を小さくして、回路面積の増大を抑制することができる。
【００１９】
以上において、モーター駆動回路が、第１のＨブリッジ回路と同一の構成を有する第２のＨブリッジ回路をさらに備え、第１のＨブリッジ回路の第１〜第４の不純物領域と第２のＨブリッジ回路の第１〜第４の不純物領域との間の距離が、第１又は第２のＨブリッジ回路における第２の不純物領域と第４の不純物領域との間の距離以上であっても良い。それにより、第１及び第２のＨブリッジ回路を構成する複数のトランジスターが配置又は構成される同一導電型の複数の不純物領域とそれと反対の導電型の半導体基板とで形成される寄生バイポーラトランジスターのｈＦＥを許容値以下に抑えて、寄生トランジスターが導通して引き起こす構造破壊を防止することができる。
【００２０】
あるいは、モーター駆動回路が、第１のＨブリッジ回路と同一の構成を有する第２のＨブリッジ回路と、半導体基板において、第１のＨブリッジ回路と第２のＨブリッジ回路との間に延在し、半導体基板と同一の導電型の複数の第５のガード領域とをさらに備え、第５のガード領域の数が、第１のガード領域の数以上であり、第２のガード領域の数以上であり、第３のガード領域の数以上であっても良い。それにより、第１のＨブリッジ回路と第２のＨブリッジ回路との間におけるパンチスルーを有効に防止することができる。
【００２１】
あるいは、モーター駆動回路が、第１のＨブリッジ回路と同一の構成を有する第２のＨブリッジ回路と、半導体基板において、第１のＨブリッジ回路と第２のＨブリッジ回路との間に延在し、半導体基板と同一の導電型の第５のガード領域とをさらに備え、第５のガード領域の幅が、第１のガード領域の幅以上であり、第２のガード領域の幅以上であり、第３のガード領域の幅以上であっても良い。それにより、第１のＨブリッジ回路と第２のＨブリッジ回路との間におけるパンチスルーを有効に防止することができる。
【００２２】
本発明の第３の観点に係る半導体装置は、上記いずれかのモーター駆動回路と、半導体基板において第５の不純物領域に配置されるか、又は、半導体基板に直接配置されて第５の不純物領域を有するトランジスターを含む駆動制御回路と、半導体基板において第６の不純物領域に配置されるか、又は、半導体基板に直接配置されて第６の不純物領域を有するトランジスターを含むスイッチングレギュレーター制御回路とを備え、第５の不純物領域と第１〜第４の不純物領域との間の距離が、第２の不純物領域と第４の不純物領域との間の距離以上であり、第６の不純物領域と第１〜第４の不純物領域との間の距離が、第２の不純物領域と第４の不純物領域との間の距離以上である。
【００２３】
本発明の第３の観点によれば、Ｈブリッジ回路を構成する複数のトランジスターが配置又は構成される同一導電型の複数の不純物領域とそれと反対の導電型の半導体基板とで形成される寄生バイポーラトランジスターが導通して引き起こす構造破壊を防止しつつ回路面積の増大を抑制したモーター駆動回路と共に、モーター駆動回路がスイッチング動作を行ってもノイズの影響を受け難い駆動制御回路及びスイッチングレギュレーター制御回路を内蔵した半導体装置を提供することができる。
【００２４】
本発明の第４の観点に係る電子機器は、上記いずれかのモーター駆動回路と、第３のノード及び第４のノードにそれぞれ接続された２つの端子を有するモーターとを備える。
【００２５】
本発明の第４の観点によれば、Ｈブリッジ回路を構成する複数のトランジスターが配置又は構成される同一導電型の複数の不純物領域とそれと反対の導電型の半導体基板とで形成される寄生バイポーラトランジスターが導通して引き起こす構造破壊を防止しつつ回路面積の増大を抑制したモーター駆動回路を用いて、信頼性が高くてコンパクトな電子機器を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態に係る電子機器の一部の構成例を示す回路図。
【図２】図１に示すモーター駆動回路の動作例を説明するための回路図。
【図３】図１に示すモーター駆動回路の具体例を示す断面図。
【図４】寄生トランジスターのｈＦＥの変化の例を示す図。
【図５】図１に示すモーター駆動回路のレイアウトの例を示す平面図。
【図６】本発明の第２の実施形態に係る電子機器の一部の構成例を示す回路図。
【図７】図６に示す半導体装置のレイアウトの第１の例を示す平面図。
【図８】図６に示す半導体装置のレイアウトの第２の例を示す平面図。
【図９】図６に示す半導体装置のレイアウトの第３の例を示す平面図。
【図１０】図６に示す半導体装置のレイアウトの第４の例を示す平面図。
【図１１】第３の実施形態におけるモーター駆動回路の具体例を示す断面図。
【図１２】第４の実施形態におけるモーター駆動回路の具体例を示す断面図。
【図１３】第５の実施形態におけるモーター駆動回路の具体例を示す断面図。
【発明を実施するための形態】
【００２７】
以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る電子機器の一部の構成例を示す回路図である。電子機器としては、モーターを備えるプリンター、スキャナー、プロジェクター等が該当するが、以下においては、一例として、プリンターについて説明する。
【００２８】
図１に示すように、この電子機器は、モーター１００と、本発明の第１の実施形態に係る半導体装置（モータードライバーＩＣ）２００と、ＳｏＣ（System on a Chip）３００と、抵抗Ｒ１とを含んでいる。なお、図１に示す構成要素の一部を省略又は変更しても良いし、あるいは、図１に示す構成要素に他の構成要素を付加しても良い。
【００２９】
モーター１００は、直流ブラシモーター、直流ブラシレスモーター、又は、ステッピングモーター等である。例えば、モーター１００は、プリンターの印刷ヘッドを搭載したキャリッジを移動させたり、又は、印刷ヘッドから吐出されるインクを用いて印刷される印刷媒体（用紙等）を搬送するために用いられる。
【００３０】
半導体装置２００は、駆動制御回路２０１と、駆動制御回路２０１の制御の下でモーター１００を駆動するモーター駆動回路２０２とを含んでいる。なお、駆動制御回路２０１及びモーター駆動回路２０２の少なくとも一部の構成要素がディスクリート部品で構成されても良い。
【００３１】
例えば、半導体装置２００は、シリコン基板に回路が形成されたＩＣチップをパッケージに収納することによって構成される。その場合に、半導体装置２００の第１のノードＮ１〜第６のノードＮ６は、ＩＣチップのパッド（端子）、又は、パッケージに設けられたピン（端子）であっても良い。
【００３２】
抵抗Ｒ１は、モーター駆動回路２０２に流れる駆動電流を測定するための抵抗であり、例えば、１Ω程度の小さい抵抗値を有している。図１には、抵抗Ｒ１が半導体装置２００の外付け部品として示されているが、抵抗Ｒ１は半導体装置２００に内蔵されても良い。あるいは、駆動電流を測定するために他の手段が用いられる場合には、抵抗Ｒ１を省略しても良い。
【００３３】
ＳｏＣ３００は、プロセッサーやメモリー等を含み、電子機器の各部を制御する。なお、ＳｏＣとは、電子機器等に必要とされる一連の機能（システム）を１つの半導体チップに集積した半導体装置のことである。ＳｏＣ３００は、シリアルインターフェース方式によって半導体装置２００と通信を行うことにより、モーター１００を駆動するために必要な制御データＤＡＴＡをクロック信号ＣＬＫと共に半導体装置２００に供給する。
【００３４】
＜モータードライバーの構成＞
モーター駆動回路２０２は、第１の電源電位ＶＢＢ（例えば、＋４２Ｖ）が供給される第１のノードＮ１と、第１の電源電位ＶＢＢよりも低電位の第２の電源電位ＶＳＳ（図１においては、接地電位０Ｖ）が供給される第２のノードＮ２と、駆動対象となるモーター１００の２つの端子にそれぞれ接続される第３のノードＮ３及び第４のノードＮ４とに接続されたＨブリッジ回路を備えている。
【００３５】
第２の電源電位ＶＳＳは、第５のノードＮ５にも供給される。図１に示すように、抵抗Ｒ１が第５のノードＮ５と第２のノードＮ２との間に接続される場合には、第２の電源電位ＶＳＳは、抵抗Ｒ１を介して第２のノードＮ２に供給される。
【００３６】
Ｈブリッジ回路は、第１のノードＮ１と第３のノードＮ３との間に接続された第１のＰチャネルＭＯＳトランジスターＱＰ１と、第２のノードＮ２と第３のノードＮ３との間に接続された第１のＮチャネルＭＯＳトランジスターＱＮ１とを含んでいる。また、Ｈブリッジ回路は、第１のノードＮ１と第４のノードＮ４との間に接続された第２のＰチャネルＭＯＳトランジスターＱＰ２と、第２のノードＮ２と第４のノードＮ４との間に接続された第２のＮチャネルＭＯＳトランジスターＱＮ２とを含んでいる。
【００３７】
第１の実施形態においては、第１のＰチャネルＭＯＳトランジスターＱＰ１が、ＥＤＭＯＳトランジスターであり、第２のＰチャネルＭＯＳトランジスターＱＰ２が、ＥＤＭＯＳトランジスターであり、第１のＮチャネルＭＯＳトランジスターＱＮ１が、ＬＤＭＯＳトランジスターであり、第２のＮチャネルＭＯＳトランジスターＱＮ２が、ＬＤＭＯＳトランジスターである。
【００３８】
ハイサイドのトランジスターＱＰ１は、第１のノードＮ１に接続されたソースと、第３のノードＮ３に接続されたドレインと、駆動信号Ｔ１１が供給されるゲートとを有している。ローサイドのトランジスターＱＮ１は、第３のノードＮ３に接続されたドレインと、第２のノードＮ２に接続されたソースと、駆動信号Ｔ１２が供給されるゲートとを有している。
【００３９】
また、ハイサイドのトランジスターＱＰ２は、第１のノードＮ１に接続されたソースと、第４のノードＮ４に接続されたドレインと、駆動信号Ｔ２１が供給されるゲートとを有している。ローサイドのトランジスターＱＮ２は、第４のノードＮ４に接続されたドレインと、第２のノードＮ２に接続されたソースと、駆動信号Ｔ２２が供給されるゲートとを有している。
【００４０】
駆動制御回路２０１は、制御信号Ｓ１１に従って駆動信号Ｔ１１を生成するハイサイドプリドライバー１１と、制御信号Ｓ１２に従って駆動信号Ｔ１２を生成するローサイドプリドライバー１２と、制御信号Ｓ２１に従って駆動信号Ｔ２１を生成するハイサイドプリドライバー２１と、制御信号Ｓ２２に従って駆動信号Ｔ２２を生成するローサイドプリドライバー２２とを含んでいる。
【００４１】
さらに、駆動制御回路２０１は、コンパレーター３０と、スイッチング制御回路４０とを含んでいる。コンパレーター３０は、モーター１００に電流が流れる際に抵抗Ｒ１の両端間に発生する電圧を、設定された制御電圧ＶＣと比較して、比較結果を表す比較結果信号ＣＯＭＰを生成する。
【００４２】
スイッチング制御回路４０は、例えば、ＲＳ型フリップフロップ等を含む論理回路で構成される。スイッチング制御回路４０は、ＳｏＣ３００から供給されるデータＤＡＴＡ及びクロック信号ＣＬＫに従って動作し、コンパレーター３０から出力される比較結果信号ＣＯＭＰに基づいてパルス幅変調（ＰＷＭ）を行うことにより、パルス幅が変調された制御信号Ｓ１１〜Ｓ２２を生成する。それにより、モーター１００に流れる電流が制御される。
【００４３】
＜モータードライバーの動作＞
図２は、図１に示すモーター駆動回路の動作例を説明するための回路図である。モーター１００は、インダクタンス成分を有しているので、図２においてはインダクターの記号で表されている。モーター１００は、第３のノードＮ３及び第４のノードＮ４にそれぞれ接続された２つの端子を有している。
【００４４】
図２（Ａ）に示すチャージモードにおいては、トランジスターＱＰ１及びＱＮ２がオン状態（ＯＮ）に制御されると共に、トランジスターＱＮ１及びＱＰ２がオフ状態（ＯＦＦ）に制御される。それにより、第１のノードＮ１から、トランジスターＱＰ１、モーター１００、トランジスターＱＮ２、及び、抵抗Ｒ１を介して第５のノードＮ５に電流が流れて、モーター１００が回転する。
【００４５】
チャージモードにおいては、モーター１００に流れる電流が次第に増加して、抵抗Ｒ１の両端間電圧も次第に上昇する。モーター１００の回転数又はトルクを制御するためには、トランジスターＱＰ１及びＱＮ２が間欠的にオン状態とされる。抵抗Ｒ１の両端間電圧が制御電圧ＶＣよりも大きくなると、コンパレーター３０の比較結果信号ＣＯＭＰがハイレベルに活性化される。それにより、スイッチング制御回路４０が、チャージモードから高速減衰モードへの移行を行う。
【００４６】
図２（Ｂ）に示す高速減衰モードにおいては、トランジスターＱＰ１及びＱＮ２がオフ状態に制御されると共に、トランジスターＱＮ１及びＱＰ２がオン状態に制御される。あるいは、トランジスターＱＮ１のソースからドレインに向けて順方向の寄生ダイオードが存在し、トランジスターＱＰ２のドレインからソースに向けて順方向の寄生ダイオードが存在する場合には、トランジスターＱＮ１及びＱＰ２がオフ状態に制御されても良い。
【００４７】
高速減衰モードにおいては、モーター１００の逆起電力によって、第５のノードＮ５から、抵抗Ｒ１、トランジスターＱＮ１、モーター１００、及び、トランジスターＱＰ２を介して第１のノードＮ１に電流が流れる。それにより、モーター１００の速度調整が行われると共に、電力回生動作が行われる。その際に、例えば、第３のノードＮ３の電位が−１Ｖ程度まで下降し、第４のノードＮ４の電位が＋４３Ｖ程度まで上昇する。このようにして、第３のノードＮ３に電気的に接続されたトランジスターＱＰ１及びＱＮ１のドレインに負の電位が印加される。
【００４８】
電力回生動作によって、モーター１００に蓄積されていたエネルギーが放出されるので、モーター１００に流れる電流は次第に減少する。例えば、モーター１００に流れる電流がゼロに近付くか、又は、高速減衰モードの開始から一定の期間が経過すると、スイッチング制御回路４０は、高速減衰モードから低速減衰モードへの移行を行う。なお、スイッチング制御回路４０は、低速減衰モードを省略して、チャージモードを再開しても良い。
【００４９】
図２（Ｃ）に示す低速減衰モードにおいては、トランジスターＱＰ１及びＱＰ２がオフ状態に制御されると共に、トランジスターＱＮ１及びＱＮ２がオン状態に制御される。あるいは、トランジスターＱＮ１のソースからドレインに向けて順方向の寄生ダイオードが存在する場合には、トランジスターＱＮ１がオフ状態に制御されても良い。
【００５０】
低速減衰モードにおいては、モーター１００の逆起電力によって、第４のノードＮ４から、トランジスターＱＮ２及びＱＮ１を介して第３のノードＮ３に電流が流れる。それにより、モーター１００にブレーキがかけられると共に、モーター１００に蓄積されていたエネルギーが放出されるので、モーター１００に流れる電流は次第に減少する。
【００５１】
例えば、モーター１００に流れる電流がゼロに近付くか、又は、低速減衰モードの開始から一定の期間が経過すると、スイッチング制御回路４０は、低速減衰モードからチャージモードへの移行を行う。以降、チャージモードと減衰モードとを繰り返して、モーター１００に流れる電流のピーク値が一定となるような制御を行うことにより、モーター１００の回転速度又はトルクが略一定に保たれる。
【００５２】
一方、トランジスターＱＮ１及びＱＰ２をオン状態に制御すると共に、トランジスターＱＰ１及びＱＮ２をオフ状態に制御することにより、第１のノードＮ１から、トランジスターＱＰ２、モーター１００、トランジスターＱＮ１、及び、抵抗Ｒ１を介して第５のノードＮ５に電流が流れて、モーター１００が逆転する。モーター１００を逆転させる場合においても、モーター１００を正転させる場合と同様の制御を行うことにより、モーター１００の回転速度又はトルクを略一定に保つことができる。
【００５３】
＜モーター駆動回路の具体例＞
図３は、図１に示すモーター駆動回路の具体例を示す断面図である。図３に示す具体例においては、Ｐ型の半導体基板（例えば、ボロン等のＰ型不純物を含むシリコン基板）２１０が用いられる。第１のＰチャネルＭＯＳトランジスターＱＰ１は、ＥＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第１の不純物領域２１１に配置されている。また、第１のＮチャネルＭＯＳトランジスターＱＮ１は、ＬＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第２の不純物領域２１２に配置されている。
【００５４】
図３には示されていないが、第２のＰチャネルＭＯＳトランジスターＱＰ２は、ＥＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第３の不純物領域に配置されている。また、第２のＮチャネルＭＯＳトランジスターＱＮ２は、ＬＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第４の不純物領域に配置されている。以下においては、一例として、トランジスターＱＰ１及びＱＮ１の構成について説明するが、トランジスターＱＰ２及びＱＮ２も同様の構成を有している。
【００５５】
第１の不純物領域２１１には、Ｎ型のコンタクト領域２２１と、トランジスターＱＰ１のソースを構成するＰ型の不純物領域２２２と、トランジスターＱＰ１の拡張ドレインを構成するＰ型の不純物領域２２３と、トランジスターＱＰ１のドレインを構成するＰ型の不純物領域２２４とが配置されている。Ｐ型の不純物領域２２４は、Ｐ型の不純物領域２２３よりも高い不純物濃度を有している。
【００５６】
第２の不純物領域２１２には、Ｐ型のボディ領域２３１と、トランジスターＱＮ１のドレインを構成するＮ型の不純物領域２３２とが配置されている。Ｐ型のボディ領域２３１には、Ｐ型のコンタクト領域２３３と、トランジスターＱＮ１のソースを構成するＮ型の不純物領域２３４とが配置されている。
【００５７】
半導体基板２１０において第１の不純物領域２１１と第２の不純物領域２１２との間には、半導体基板２１０よりも高い不純物濃度を有するＰ型の不純物領域（Ｐ＋）２１７が配置されており、Ｐ型の不純物領域２１７には、Ｐ型のコンタクト領域２１８が配置されている。Ｐ型の不純物領域２１７は、第１の不純物領域２１１と第２の不純物領域２１２との間に空乏層が広がってパンチスルーが生じることを防止するためのガード領域に相当する。
【００５８】
また、半導体基板２１０上には、ゲート絶縁膜を介して、トランジスターＱＰ１のゲート電極２４１及びトランジスターＱＮ１のゲート電極２４２が配置されている。さらに、ゲート電極２４１及び２４２等が配置された半導体基板２１０上には、層間絶縁膜を介して、複数の配線を含む配線層が配置されている。層間絶縁膜及び配線層は、必要に応じて多層構造としても良い。
【００５９】
Ｎ型のコンタクト領域２２１及びＰ型の不純物領域２２２は、配線を介して第１のノードＮ１に接続されている。Ｐ型のコンタクト領域２１８は、配線を介して第５のノードＮ５に接続されている。Ｐ型のコンタクト領域２３３及びＮ型の不純物領域２３４は、配線を介して第２のノードＮ２に接続されている。Ｐ型の不純物領域２２４及びＮ型の不純物領域２３２は、配線を介して第３のノードＮ３に接続されている。
【００６０】
ここで、図３に示すように、Ｎ型の第１の不純物領域２１１をコレクター、Ｐ型の半導体基板２１０をベース、Ｎ型の第２の不純物領域２１２をエミッターとして、寄生ＮＰＮバイポーラトランジスターが形成されている。第１の不純物領域２１１には、第１のノードＮ１からＮ型のコンタクト領域２２１を介して第１の電源電位ＶＢＢ（例えば、＋４２Ｖ）が供給され、半導体基板２１０には、第５のノードＮ５からＰ型のコンタクト領域２１８及びＰ型の不純物領域２１７を介して第２の電源電位ＶＳＳ（例えば、０Ｖ）が供給される。
【００６１】
図２（Ｂ）に示す高速減衰モードにおいて、第５のノードＮ５からトランジスターＱＮ１及びＱＰ２等を介して第１のノードＮ１に向けて回生電流が流れると、第３のノードＮ３に負の電位（例えば、−１Ｖ程度）が印加される。従って、第２の不純物領域２１２には、第３のノードＮ３からＮ型の不純物領域２３２を介して負の電位が印加される。
【００６２】
それにより、寄生トランジスターが導通して、第１の不純物領域２１１から半導体基板２１０を介して第２の不純物領域２１２に向けて寄生電流Ｉｐが流れてしまう。寄生トランジスターのｈＦＥ（直流電流増幅率）が大きい場合には、許容限度を超える大きな寄生電流Ｉｐが流れて、ＩＣの構造破壊を起こす場合がある。
【００６３】
図４は、図３に示す２つのトランジスター間の距離に対する寄生トランジスターのｈＦＥの変化の例を示す図である。図４において、横軸は、図３に示すトランジスターＱＰ１が配置された第１の不純物領域２１１とトランジスターＱＮ１が配置された第２の不純物領域２１２との間の距離Ｄｗを表しており、縦軸は、寄生トランジスターのｈＦＥを表している。
【００６４】
図４に示すように、第１の不純物領域２１１と第２の不純物領域２１２との間の距離Ｄｗが小さいほど寄生トランジスターのｈＦＥが大きくなる。従って、第１の不純物領域２１１と第２の不純物領域２１２との間の距離Ｄｗを所定の距離以上とすることにより、寄生トランジスターのｈＦＥを、ＩＣの構造破壊が生じない許容値以下に抑えることができる。図４に示す例においては、第１の不純物領域２１１と第２の不純物領域２１２との間の距離Ｄｗを約４０μｍ以上とすれば、寄生トランジスターのｈＦＥを許容値以下に抑えることができる。
【００６５】
＜レイアウト＞
図５は、図１に示すモーター駆動回路のレイアウトの例を示す平面図である。図５には、半導体基板２１０におけるＨブリッジ回路のレイアウト領域２１０ａが示されている。レイアウト領域２１０ａ内には、トランジスターＱＰ１が配置される第１の不純物領域２１１と、トランジスターＱＮ１が配置される第２の不純物領域２１２と、トランジスターＱＰ２が配置される第３の不純物領域２１３と、トランジスターＱＮ２が配置される第４の不純物領域２１４とが設けられている。
【００６６】
半導体基板２１０には、第２の電源電位ＶＳＳが供給され、第１の不純物領域２１１及び第３の不純物領域２１３には、第１の電源電位ＶＢＢが供給される。それにより、Ｎ型の第１の不純物領域２１１とＰ型の半導体基板２１０とＮ型の第３の不純物領域２１３とで形成される寄生ＮＰＮバイポーラトランジスターが導通する可能性は低い。
【００６７】
従って、第１の不純物領域２１１と第３の不純物領域２１３との間の距離Ａを所定の距離よりも小さく設定することができる。距離Ａは、ＰＮジャンクションの耐圧等の各種のデバイス特性値に基づいて設定される。なお、本願において、「距離」とは、２つの領域間の最短距離を意味している。
【００６８】
一方、図２（Ｂ）に示す高速減衰モードにおいて、第２の不純物領域２１２に負の電位が印加される場合には、Ｎ型の第１の不純物領域２１１とＰ型の半導体基板２１０とＮ型の第２の不純物領域２１２とで形成される寄生ＮＰＮバイポーラトランジスターが導通するおそれがある。従って、第１の不純物領域２１１と第２の不純物領域２１２との間の距離Ｂ１を所定の距離以上とする必要がある。
【００６９】
同様に、高速減衰モードにおいて、第４の不純物領域２１４に負の電位が印加される場合には、Ｎ型の第３の不純物領域２１３とＰ型の半導体基板２１０とＮ型の第４の不純物領域２１４とで形成される寄生ＮＰＮバイポーラトランジスターが導通するおそれがある。従って、第３の不純物領域２１３と第４の不純物領域２１４との間の距離Ｂ２を所定の距離以上とする必要がある。
【００７０】
また、高速減衰モードにおいて、第２の不純物領域２１２に負の電位が印加されると共に第４の不純物領域２１４に正の電位が印加される場合、及び、第２の不純物領域２１２に正の電位が印加されると共に第４の不純物領域２１４に負の電位が印加される場合には、Ｎ型の第２の不純物領域２１２とＰ型の半導体基板２１０とＮ型の第４の不純物領域２１４とで形成される寄生ＮＰＮバイポーラトランジスターが導通するおそれがある。従って、第２の不純物領域２１２と第４の不純物領域２１４との間の距離Ｃを所定の距離以上とする必要がある。
【００７１】
以上のことから、次式（１）〜（３）が導かれる。
Ａ＜Ｂ１  ・・・（１）
Ａ＜Ｂ２  ・・・（２）
Ａ＜Ｃ    ・・・（３）
即ち、本実施形態においては、第１の不純物領域２１１と第３の不純物領域２１３との間の距離Ａが、第１の不純物領域２１１と第２の不純物領域２１２との間の距離Ｂ１よりも小さく、第３の不純物領域２１３と第４の不純物領域２１４との間の距離Ｂ２よりも小さく、第２の不純物領域２１２と第４の不純物領域２１４との間の距離Ｃよりも小さくなるように設定される。例えば、距離Ａが、距離Ｂ１の１／２以下となり、距離Ｂ２の１／２以下となり、距離Ｃの１／２以下となるように設定しても良い。
【００７２】
それにより、モーター駆動回路２０２において、Ｈブリッジ回路を構成する複数のトランジスターが配置されたＮ型の複数の不純物領域とＰ型の半導体基板２１０とで形成される寄生ＮＰＮバイポーラトランジスターのｈＦＥ（直流電流増幅率）を許容値以下に抑えて、寄生トランジスターが導通して引き起こす構造破壊を防止しつつ、回路動作上で寄生トランジスターが導通する可能性が低い第１の不純物領域２１１と第３の不純物領域２１３との間の距離を小さくすることにより、回路面積の増大を抑制してコストを抑えることができる。
【００７３】
また、第１の不純物領域２１１と第２の不純物領域２１２との間に印加される最大電圧と、第３の不純物領域２１３と第４の不純物領域２１４との間に印加される最大電圧と、第２の不純物領域２１２と第４の不純物領域２１４との間に印加される最大電圧とは略等しい。従って、次式（４）で表されるように、第１の不純物領域２１１と第２の不純物領域２１２との間の距離Ｂ１と、第３の不純物領域２１３と第４の不純物領域２１４との間の距離Ｂ２と、第２の不純物領域２１２と第４の不純物領域２１４との間の距離Ｃとが、互いに等しくなるように設定しても良い。
Ｂ１＝Ｂ２＝Ｃ  ・・・（４）
【００７４】
それにより、第１の不純物領域２１１と第２の不純物領域２１２との間、第３の不純物領域２１３と第４の不純物領域２１４との間、及び、第２の不純物領域２１２と第４の不純物領域２１４との間にそれぞれ形成される寄生トランジスターのｈＦＥを略同一にして、レイアウト効率を向上させることができる。
【００７５】
具体的には、距離Ａを２０μｍ程度に設定し、距離Ｂ１、距離Ｂ２、及び、距離Ｃの各々を６０μｍ程度に設定しても良い。なお、第１の不純物領域２１１の図中左側の境界と第２の不純物領域２１２の図中左側の境界とは一直線上にある必要はなく、また、第３の不純物領域２１３の図中右側の境界と第４の不純物領域２１４の図中右側の境界とは一直線上にある必要はない。
【００７６】
＜第２の実施形態＞
図６は、本発明の第２の実施形態に係る電子機器の一部の構成例を示す回路図である。図６に示すように、この電子機器は、少なくとも１つのモーター１００ａ又は１００ｂと、本発明の第２の実施形態に係る半導体装置（モータードライバーＩＣ）２００と、ＳｏＣ３００と、アナログ回路ＩＣ４００と、電源回路５００とを含んでいる。なお、図６に示す構成要素の一部を省略又は変更しても良いし、あるいは、図６に示す構成要素に他の構成要素を付加しても良い。
【００７７】
半導体装置２００は、少なくとも１つのモーター１００ａ又は１００ｂを駆動する少なくとも１つのモーター駆動回路２０２ａ又は２０２ｂと、駆動制御回路２０３とを内蔵している。図６には、一例として、プリンターの印刷ヘッドを搭載したキャリッジを移動させるためのキャリッジモーター１００ａを駆動するモーター駆動回路２０２ａと、印刷ヘッドから吐出されるインクを用いて印刷される印刷媒体（用紙等）を搬送するための給紙モーター１００ｂを駆動するモーター駆動回路２０２ｂとが示されている。
【００７８】
モーター駆動回路２０２ａ及び２０２ｂは、図１に示す第１の実施形態におけるモーター駆動回路２０２のＨブリッジ回路と同様の第１のＨブリッジ回路及び第２のＨブリッジ回路をそれぞれ備えている。モーター駆動回路２０２ａ及び２０２ｂの各々には、抵抗Ｒ１（図１）が外付けされても良い。駆動制御回路２０３は、論理回路及びアナログ回路で構成され、モーター駆動回路２０２ａ及び２０２ｂを制御する２系統の駆動制御回路２０１（図１）を含んでおり、さらに、電子機器の他の部分を制御する制御回路を含んでも良い。
【００７９】
また、半導体装置２００は、スイッチングレギュレーター制御回路２０４を内蔵している。スイッチングレギュレーター制御回路２０４は、論理回路及びアナログ回路で構成され、ダイオードＤ１、インダクターＬ１、キャパシターＣ１、及び、抵抗Ｒ２及びＲ３等の周辺部品が外付けされて、スイッチングレギュレーターを構成する。スイッチングレギュレーターは、電源回路５００から供給される電源電圧（例えば、４２Ｖ）を降圧して、ＳｏＣ３００及びアナログ回路ＩＣ４００等に供給される電源電圧（例えば、３．３Ｖ）を生成する。
【００８０】
＜レイアウト１＞
図７は、図６に示す半導体装置のレイアウトの第１の例を示す平面図である。図７には、半導体基板２１０において、第１のＨブリッジ回路（Ｃｈ１）が配置されるレイアウト領域２１０ａと、第２のＨブリッジ回路（Ｃｈ２）が配置されるレイアウト領域２１０ｂと、駆動制御回路２０３が配置されるレイアウト領域２１０ｃと、スイッチングレギュレーター制御回路２０４が配置されるレイアウト領域２１０ｄとが示されている。
【００８１】
レイアウト領域２１０ａ及び２１０ｂの各々には、Ｎ型の第１の不純物領域２１１〜第４の不純物領域２１４が設けられている。また、レイアウト領域２１０ｃには、Ｎ型の第５の不純物領域２１５が設けられ、レイアウト領域２１０ｄには、Ｎ型の第６の不純物領域２１６が設けられている。なお、図７においては、レイアウト領域２１０ａとレイアウト領域２１０ｂとが図中の左右に並べられているが、レイアウト領域２１０ａとレイアウト領域２１０ｂとを図中の上下に並べても良い。また、レイアウト領域２１０ｃとレイアウト領域２１０ｄとを逆に配置しても良いし、図中の上下に並べても良い。
【００８２】
第１のＨブリッジ回路（Ｃｈ１）を構成するトランジスターの内で、第１のＰチャネルＭＯＳトランジスターは、レイアウト領域２１０ａにおいて第１の不純物領域２１１に配置され、第１のＮチャネルＭＯＳトランジスターは、レイアウト領域２１０ａにおいて第２の不純物領域２１２に配置されている。また、第２のＰチャネルＭＯＳトランジスターは、レイアウト領域２１０ａにおいて第３の不純物領域２１３に配置され、第２のＮチャネルＭＯＳトランジスターは、レイアウト領域２１０ａにおいて第４の不純物領域２１４に配置されている。
【００８３】
第２のＨブリッジ回路（Ｃｈ２）を構成するトランジスターの内で、第１のＰチャネルＭＯＳトランジスターは、レイアウト領域２１０ｂにおいて第１の不純物領域２１１に配置され、第１のＮチャネルＭＯＳトランジスターは、レイアウト領域２１０ｂにおいて第２の不純物領域２１２に配置されている。また、第２のＰチャネルＭＯＳトランジスターは、レイアウト領域２１０ｂにおいて第３の不純物領域２１３に配置され、第２のＮチャネルＭＯＳトランジスターは、レイアウト領域２１０ｂにおいて第４の不純物領域２１４に配置されている。
【００８４】
第１のＨブリッジ回路（Ｃｈ１）及び第２のＨブリッジ回路（Ｃｈ２）のレイアウトの条件は、第１の実施形態におけるＨブリッジ回路のレイアウトの条件と同一である。図７においては、レイアウト領域２１０ａ及び２１０ｂにおける第２の不純物領域２１２と第４の不純物領域２１４との間の距離が、「Ｃ」で表されている。また、第１のＨブリッジ回路（Ｃｈ１）の第１の不純物領域２１１〜第４の不純物領域２１４と第２のＨブリッジ回路（Ｃｈ２）の第１の不純物領域２１１〜第４の不純物領域２１４との間の距離（最短距離）が、「Ｄ」で表されている。
【００８５】
モーター駆動回路２０２ａとモーター駆動回路２０２ｂとは非同期で動作するので、図７に示す例において、レイアウト領域２１０ａにおいて第１のＨブリッジ回路（Ｃｈ１）の第２のＮチャネルＭＯＳトランジスターが配置される第４の不純物領域２１４の電位と、レイアウト領域２１０ｂにおいて第２のＨブリッジ回路（Ｃｈ２）の第１のＮチャネルＭＯＳトランジスターが配置される第２の不純物領域２１２の電位とが、どのような関係になるかは定まらない。
【００８６】
そこで、本実施形態においては、第１のＨブリッジ回路（Ｃｈ１）の第１の不純物領域２１１〜第４の不純物領域２１４と第２のＨブリッジ回路（Ｃｈ２）の第１の不純物領域２１１〜第４の不純物領域２１４との間の距離Ｄが、第１のＨブリッジ回路（Ｃｈ１）又は第２のＨブリッジ回路（Ｃｈ２）における第２の不純物領域２１２と第４の不純物領域２１４との間の距離Ｃ以上に設定されている。
【００８７】
それにより、第１のＨブリッジ回路（Ｃｈ１）及び第２のＨブリッジ回路（Ｃｈ２）を構成する複数のトランジスターが配置されたＮ型の複数の不純物領域とＰ型の半導体基板２１０とで形成される寄生ＮＰＮバイポーラトランジスターのｈＦＥを許容値以下に抑えて、寄生トランジスターが導通して引き起こす構造破壊を防止することができる。
【００８８】
また、駆動制御回路２０３は、半導体基板２１０において第５の不純物領域２１５に配置されるか、又は、半導体基板２１０に直接配置されて第５の不純物領域２１５を有するＰチャネルＭＯＳトランジスターを含んでいる。図７には、レイアウト領域２１０ｃにおいて第５の不純物領域２１５がレイアウト領域２１０ａ又は２１０ｂの最も近くに配置される場合に、第５の不純物領域２１５と第１の不純物領域２１１〜第４の不純物領域２１４との間の距離が、「Ｅ」で表されている。
【００８９】
同様に、スイッチングレギュレーター制御回路２０４は、半導体基板２１０において第６の不純物領域２１６に配置されるか、又は、半導体基板２１０に直接配置されて第６の不純物領域２１６を有するＰチャネルＭＯＳトランジスター（ＰチャネルＥＤＭＯＳトランジスターでも良い）を含んでいる。図７には、レイアウト領域２１０ｄにおいて第６の不純物領域２１６がレイアウト領域２１０ａ又は２１０ｂの最も近くに配置される場合に、第６の不純物領域２１６と第１の不純物領域２１１〜第４の不純物領域２１４との間の距離が、「Ｆ」で表されている。
【００９０】
本実施形態においては、第５の不純物領域２１５と第１の不純物領域２１１〜第４の不純物領域２１４との間の距離Ｅが、第２の不純物領域２１２と第４の不純物領域２１４との間の距離Ｃ以上であり、第６の不純物領域２１６と第１の不純物領域２１１〜第４の不純物領域２１４との間の距離Ｆが、第２の不純物領域２１２と第４の不純物領域２１４との間の距離Ｃ以上である。
【００９１】
それにより、第１のＨブリッジ回路（Ｃｈ１）又は第２のＨブリッジ回路（Ｃｈ２）を構成する複数のトランジスターがスイッチング動作を行ってノイズを発生したとしても、駆動制御回路２０３及びスイッチングレギュレーター制御回路２０４に対するノイズの影響が低減される。
【００９２】
従って、第１のＨブリッジ回路（Ｃｈ１）又は第２のＨブリッジ回路（Ｃｈ２）を構成する複数のトランジスターが配置されたＮ型の複数の不純物領域とＰ型の半導体基板２１０とで形成される寄生バイポーラトランジスターが導通して引き起こす構造破壊を防止しつつ回路面積の増大を抑制したモーター駆動回路２０２ａ又は２０２ｂと共に、モーター駆動回路２０２ａ又は２０２ｂがスイッチング動作を行ってもノイズの影響を受け難い駆動制御回路２０３及びスイッチングレギュレーター制御回路２０４を内蔵した半導体装置２００を提供することができる。
【００９３】
＜レイアウト２＞
図８は、図６に示す半導体装置のレイアウトの第２の例を示す平面図である。図８には、第１のＨブリッジ回路（Ｃｈ１）の第１の不純物領域２１１〜第４の不純物領域２１４と、第２のＨブリッジ回路（Ｃｈ２）の第１の不純物領域２１１及び第２の不純物領域２１２の一部とが示されている。
【００９４】
第２の例においては、隣り合う２つの不純物領域の間に、半導体基板と同一の導電型の少なくとも１つのガード領域が設けられている。例えば、Ｐ型の半導体基板２１０が用いられる場合に、ガード領域は、半導体基板２１０よりも高い不純物濃度を有するＰ型の不純物領域で構成され、第２の電源電位ＶＳＳが供給される端子（パッド）Ｐ１〜Ｐ３に電気的に接続されている。その他の点に関しては、第２の例は、図７に示す第１の例と同様でも良い。
【００９５】
図８に示すように、第１の不純物領域２１１〜第４の不純物領域２１４の間又は周囲には、他の回路の素子を配置するためのレイアウト領域が設けられているので、各々の不純物領域の形状は長方形に限られない。そのような場合に、例えば、第１の不純物領域２１１と第２の不純物領域２１２との間の距離とは、最も接近している第１の不純物領域２１１の辺と第２の不純物領域２１２の辺との間の距離を意味している。
【００９６】
半導体基板２１０において、第１の不純物領域２１１と第２の不純物領域２１２との間に、第１の不純物領域２１１の第２の不純物領域２１２側の辺、及び、第２の不純物領域２１２の第１の不純物領域２１１側の辺に沿って延在する少なくとも１つの第１のガード領域２５１が設けられている。
【００９７】
また、第３の不純物領域２１３と第４の不純物領域２１４との間に、第３の不純物領域２１３の第４の不純物領域２１４側の辺、及び、第４の不純物領域２１４の第３の不純物領域２１３側の辺に沿って延在する少なくとも１つの第２のガード領域２５２が設けられている。
【００９８】
さらに、第２の不純物領域２１２と第４の不純物領域２１４との間に、第２の不純物領域２１２の第４の不純物領域２１４側の辺、及び、第４の不純物領域２１４の第２の不純物領域２１２側の辺に沿って延在する少なくとも１つの第３のガード領域２５３が設けられている。
【００９９】
以上により、第１の不純物領域２１１と第２の不純物領域２１２との間、第３の不純物領域２１３と第４の不純物領域２１４との間、及び、第２の不純物領域２１２と第４の不純物領域２１４との間において、空乏層が広がってパンチスルーが生じることを防止できる。
【０１００】
さらに、半導体基板２１０において、第１の不純物領域２１１と第３の不純物領域２１３との間に、第１の不純物領域２１１の第３の不純物領域２１３側の辺、及び、第３の不純物領域２１３の第１の不純物領域２１１側の辺に沿って延在する少なくとも１つの第４のガード領域２５４が設けられても良い。
【０１０１】
また、半導体基板２１０において、複数の第１のガード領域２５１と、複数の第２のガード領域２５２と、複数の第３のガード領域２５３とが設けられる場合に、第４のガード領域２５４の数が、第１のガード領域２５１の数よりも少なく、第２のガード領域２５２の数よりも少なく、第３のガード領域２５３の数よりも少なくても良い。例えば、図８においては、１つの第４のガード領域２５４と、２つの第１のガード領域２５１と、２つの第２のガード領域２５２と、２つの第３のガード領域２５３とが設けられている。
【０１０２】
それにより、回路動作上でパンチスルーが生じる可能性が低い第１の不純物領域２１１と第３の不純物領域２１３との間に設けられる第４のガード領域２５４の数を第１のガード領域２５１〜第３のガード領域２５３の各々の数よりも少なくして、回路面積の増大を抑制することができる。
【０１０３】
あるいは、半導体基板２１０において、第１のＨブリッジ回路（Ｃｈ１）と第２のＨブリッジ回路（Ｃｈ２）との間に延在する複数の第５のガード領域２５５が設けられても良い。その場合に、第５のガード領域２５５の数が、第１のガード領域２５１の数以上であり、第２のガード領域２５２の数以上であり、第３のガード領域２５３の数以上であっても良い。
【０１０４】
例えば、図８においては、３つの第５のガード領域２５５と、２つの第１のガード領域２５１と、２つの第２のガード領域２５２と、２つの第３のガード領域２５３とが設けられている。それにより、第１のＨブリッジ回路（Ｃｈ１）と第２のＨブリッジ回路（Ｃｈ１）との間におけるパンチスルーを有効に防止することができる。
【０１０５】
さらに、図７に示す第１のＨブリッジ回路（Ｃｈ１）又は第２のＨブリッジ回路（Ｃｈ２）が配置されるレイアウト領域２１０ａ又は２１０ｂと、駆動制御回路２０３が配置されるレイアウト領域２１０ｃ又はスイッチングレギュレーター制御回路２０４が配置されるレイアウト領域２１０ｄとの間に、第６のガード領域２５６又は第７のガード領域２５７が設けられても良い。
【０１０６】
＜レイアウト３＞
図９は、図６に示す半導体装置のレイアウトの第３の例を示す平面図である。第３の例においては、半導体基板２１０において、第１のＨブリッジ回路（Ｃｈ１）と第２のＨブリッジ回路（Ｃｈ２）との間に延在する２つの第５のガード領域２５５が設けられている。その他の点に関しては、第３の例は、図８に示す第２の例と同様でも良い。
【０１０７】
第３の例によれば、第１のＨブリッジ回路（Ｃｈ１）及び第２のＨブリッジ回路（Ｃｈ２）における第２の不純物領域２１２と第４の不純物領域２１４との間の距離Ｃ（図７参照）と、第１のＨブリッジ回路（Ｃｈ１）の第１の不純物領域２１１〜第４の不純物領域２１４と第２のＨブリッジ回路（Ｃｈ２）の第１の不純物領域２１１〜第４の不純物領域２１４との間の距離Ｄ（図７参照）とを等しくすることができる。
【０１０８】
＜レイアウト４＞
図１０は、図６に示す半導体装置のレイアウトの第４の例を示す平面図である。第４の例においては、ガード領域の形状や数が第２の例と異なっている。その他の点に関しては、第４の例は、図８に示す第２の例と同様でも良い。
【０１０９】
図１０に示すように、半導体基板２１０において、第１の不純物領域２１１と第２の不純物領域２１２との間に延在する第１のガード領域２５１が設けられ、第３の不純物領域２１３と第４の不純物領域２１４との間に延在する第２のガード領域２５２が設けられ、第２の不純物領域２１２と第４の不純物領域２１４との間に延在する第３のガード領域２５３が設けられている。
【０１１０】
さらに、半導体基板２１０において、第１の不純物領域２１１と第３の不純物領域２１３との間に延在する第４のガード領域２５４が設けられても良い。その場合に、第４のガード領域２５４の幅が、第１のガード領域２５１の幅よりも小さく、第２のガード領域２５２の幅よりも小さく、第３のガード領域２５３の幅よりも小さくても良い。
【０１１１】
それにより、回路動作上でパンチスルーが生じる可能性が低い第１の不純物領域２１１と第３の不純物領域２１３との間に設けられる第４のガード領域２５４の幅を第１のガード領域２５１〜第３のガード領域２５３の各々の幅よりも小さくして、回路面積の増大を抑制することができる。
【０１１２】
あるいは、半導体基板２１０において、第１のＨブリッジ回路（Ｃｈ１）と第２のＨブリッジ回路（Ｃｈ２）との間に延在する第５のガード領域２５５が設けられても良い。その場合に、第５のガード領域２５５の幅が、第１のガード領域２５１の幅以上であり、第２のガード領域２５２の幅以上であり、第３のガード領域２５３の幅以上であっても良い。それにより、第１のＨブリッジ回路（Ｃｈ１）と第２のＨブリッジ回路（Ｃｈ１）との間におけるパンチスルーを有効に防止することができる。
【０１１３】
第５のガード領域２５５は、第１のＨブリッジ回路（Ｃｈ１）の第３の不純物領域２１３と第２のＨブリッジ回路（Ｃｈ２）の第１の不純物領域２１１との間に位置する第１の部分２５５ａと、第１のＨブリッジ回路（Ｃｈ１）の第４の不純物領域２１４と第２のＨブリッジ回路（Ｃｈ２）の第２の不純物領域２１２との間に位置する第２の部分２５５ｂとを有している。
【０１１４】
図１０においては、レイアウトを容易にするために、第５のガード領域の第１の部分２５５ａの幅と第２の部分２５５ｂの幅とが同一とされている。しかしながら、第５のガード領域の第１の部分２５５ａの幅は、第４のガード領域２５４の幅以上であれば良く、第５のガード領域の第２の部分２５５ｂの幅よりも小さくても良い。また、第１のＨブリッジ回路（Ｃｈ１）と第２のＨブリッジ回路（Ｃｈ２）との間に、他の回路の素子を配置しても良い。
【０１１５】
＜第３の実施形態＞
図１１は、第３の実施形態におけるモーター駆動回路の具体例を示す断面図である。第３の実施形態においては、図１に示すＨブリッジ回路において、トランジスターＱＮ１及びＱＮ２としてＥＤＭＯＳトランジスターが使用される。その他の点に関しては、第３の実施形態は、第１又は第２の実施形態と同様でも良い。
【０１１６】
図１１に示すように、第１のＰチャネルＭＯＳトランジスターＱＰ１は、ＥＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第１の不純物領域２１１に配置されている。また、第１のＮチャネルＭＯＳトランジスターＱＮ１は、ＥＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第２の不純物領域２３５を有している。
【０１１７】
図１１には示されていないが、第２のＰチャネルＭＯＳトランジスターＱＰ２は、ＥＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第３の不純物領域に配置されている。また、第２のＮチャネルＭＯＳトランジスターＱＮ２は、ＥＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第４の不純物領域を有している。以下においては、一例として、トランジスターＱＰ１及びＱＮ１の構成について説明するが、トランジスターＱＰ２及びＱＮ２も同様の構成を有している。
【０１１８】
半導体基板２１０には、トランジスターＱＮ１の拡張ドレインを構成する第２の不純物領域２３５と、トランジスターＱＮ１のドレインを構成するＮ型の不純物領域２３６と、トランジスターＱＮ１のソースを構成するＮ型の不純物領域２３７と、Ｐ型のコンタクト領域２３８とが配置されている。Ｎ型の不純物領域２３６は、第２の不純物領域２３５よりも高い不純物濃度を有している。
【０１１９】
半導体基板２１０において第１の不純物領域２１１と第２の不純物領域２３５との間には、半導体基板２１０よりも高い不純物濃度を有するＰ型の不純物領域（Ｐ＋）２１７が配置されており、Ｐ型の不純物領域２１７には、Ｐ型のコンタクト領域２１８が配置されている。Ｐ型の不純物領域２１７は、第１の不純物領域２１１と第２の不純物領域２３５との間に空乏層が広がってパンチスルーが生じることを防止するためのガード領域に相当する。
【０１２０】
また、半導体基板２１０上には、ゲート絶縁膜を介して、トランジスターＱＰ１のゲート電極２４１及びトランジスターＱＮ１のゲート電極２４３が配置されている。さらに、ゲート電極２４１及び２４３等が配置された半導体基板２１０上には、層間絶縁膜を介して、複数の配線を含む配線層が配置されている。層間絶縁膜及び配線層は、必要に応じて多層構造としても良い。
【０１２１】
Ｎ型のコンタクト領域２２１及びＰ型の不純物領域２２２は、配線を介して第１のノードＮ１に接続されている。Ｐ型のコンタクト領域２１８は、配線を介して第５のノードＮ５に接続されている。Ｎ型の不純物領域２３７及びＰ型のコンタクト領域２３８は、配線を介して第２のノードＮ２に接続されている。Ｐ型の不純物領域２２４及びＮ型の不純物領域２３６は、配線を介して第３のノードＮ３に接続されている。なお、Ｐ型のコンタクト領域２３８とＰ型の不純物領域２１７との間の半導体基板２１０の抵抗値は、抵抗Ｒ１の抵抗値と比較して十分に大きいので、Ｐ型のコンタクト領域２３８とＰ型の不純物領域２１７との間には電流がほとんど流れない。
【０１２２】
ここで、図１１に示すように、Ｎ型の第１の不純物領域２１１をコレクター、Ｐ型の半導体基板２１０をベース、Ｎ型の第２の不純物領域２３５をエミッターとして、寄生ＮＰＮバイポーラトランジスターが形成されている。第１の不純物領域２１１には、第１のノードＮ１からＮ型のコンタクト領域２２１を介して第１の電源電位ＶＢＢ（例えば、＋４２Ｖ）が供給され、半導体基板２１０には、第５のノードＮ５からＰ型のコンタクト領域２１８及びＰ型の不純物領域２１７を介して第２の電源電位ＶＳＳ（例えば、０Ｖ）が供給される。
【０１２３】
図２（Ｂ）に示す高速減衰モードにおいて、第５のノードＮ５からトランジスターＱＮ１及びＱＰ２等を介して第１のノードＮ１に向けて回生電流が流れると、第３のノードＮ３に負の電位（例えば、−１Ｖ程度）が印加される。従って、第２の不純物領域２３５には、第３のノードＮ３からＮ型の不純物領域２３６を介して負の電位が印加される。
【０１２４】
それにより、寄生トランジスターが導通して、第１の不純物領域２１１から半導体基板２１０を介して第２の不純物領域２３５に向けて寄生電流Ｉｐが流れてしまう。寄生トランジスターのｈＦＥ（直流電流増幅率）が大きい場合には、許容限度を超える大きな寄生電流Ｉｐが流れて、ＩＣの構造破壊を起こす場合がある。
【０１２５】
第１の不純物領域２１１と第２の不純物領域２３５との間の距離Ｄｗが小さいほど寄生トランジスターのｈＦＥが大きくなる。従って、第１の不純物領域２１１と第２の不純物領域２３５との間の距離Ｄｗを所定の距離以上とすることにより、寄生トランジスターのｈＦＥを、ＩＣの構造破壊が生じない許容値以下に抑えることができる。
【０１２６】
あるいは、第３の実施形態において、トランジスターＱＮ１及びＱＮ２として一般的なＭＯＳトランジスターを使用しても良い。その場合には、図１１に示すトランジスターＱＮ１の拡張ドレインの替りにＮ型のオフセット領域が設けられ、Ｎ型のオフセット領域が第２の不純物領域に相当する。また、トランジスターＱＮ２の拡張ドレインの替りにＮ型のオフセット領域が設けられ、Ｎ型のオフセット領域が第４の不純物領域に相当する。
【０１２７】
＜第４の実施形態＞
図１２は、第４の実施形態におけるモーター駆動回路の具体例を示す断面図である。第４の実施形態においては、図１に示すＨブリッジ回路において、トランジスターＱＰ１及びＱＰ２として一般的なＭＯＳトランジスターが使用される。その他の点に関しては、第４の実施形態は、第１〜第３の実施形態のいずれかと同様でも良い。
【０１２８】
図１２に示すように、第１のＰチャネルＭＯＳトランジスターＱＰ１は、一般的なＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第１の不純物領域２１１に配置されている。また、第１のＮチャネルＭＯＳトランジスターＱＮ１は、ＬＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第２の不純物領域２１２に配置されている。
【０１２９】
図１２には示されていないが、第２のＰチャネルＭＯＳトランジスターＱＰ２は、一般的なＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第３の不純物領域に配置されている。また、第２のＮチャネルＭＯＳトランジスターＱＮ２は、ＬＤＭＯＳトランジスターであり、半導体基板２１０においてＮ型の第４の不純物領域に配置されている。以下においては、一例として、トランジスターＱＰ１及びＱＮ１の構成について説明するが、トランジスターＱＰ２及びＱＮ２も同様の構成を有している。
【０１３０】
第１の不純物領域２１１には、Ｎ型のコンタクト領域２２１と、トランジスターＱＰ１のソースを構成するＰ型の不純物領域２２２と、Ｐ型のオフセット領域２２５と、Ｐ型の不純物領域２２６とが配置されている。Ｐ型の不純物領域２２６は、Ｐ型のオフセット領域２２５よりも高い不純物濃度を有しており、Ｐ型のオフセット領域２２５と共にトランジスターＱＰ１のドレインを構成する。
【０１３１】
半導体基板２１０において第１の不純物領域２１１と第２の不純物領域２１２との間には、半導体基板２１０よりも高い不純物濃度を有するＰ型の不純物領域（Ｐ＋）２１７が配置されており、Ｐ型の不純物領域２１７には、Ｐ型のコンタクト領域２１８が配置されている。Ｐ型の不純物領域２１７は、第１の不純物領域２１１と第２の不純物領域２１２との間に空乏層が広がってパンチスルーが生じることを防止するためのガード領域に相当する。
【０１３２】
また、半導体基板２１０上には、ゲート絶縁膜を介して、トランジスターＱＰ１のゲート電極２４４及びトランジスターＱＮ１のゲート電極２４２が配置されている。さらに、ゲート電極２４４及び２４２等が配置された半導体基板２１０上には、層間絶縁膜を介して、複数の配線を含む配線層が配置されている。層間絶縁膜及び配線層は、必要に応じて多層構造としても良い。
【０１３３】
Ｎ型のコンタクト領域２２１及びＰ型の不純物領域２２２は、配線を介して第１のノードＮ１に接続されている。Ｐ型のコンタクト領域２１８は、配線を介して第５のノードＮ５に接続されている。Ｐ型のコンタクト領域２３３及びＮ型の不純物領域２３４は、配線を介して第２のノードＮ２に接続されている。Ｐ型の不純物領域２２６及びＮ型の不純物領域２３２は、配線を介して第３のノードＮ３に接続されている。
【０１３４】
ここで、図１２に示すように、Ｎ型の第１の不純物領域２１１をコレクター、Ｐ型の半導体基板２１０をベース、Ｎ型の第２の不純物領域２１２をエミッターとして、寄生ＮＰＮバイポーラトランジスターが形成されている。第１の不純物領域２１１には、第１のノードＮ１からＮ型のコンタクト領域２２１を介して第１の電源電位ＶＢＢ（例えば、＋４２Ｖ）が供給され、半導体基板２１０には、第５のノードＮ５からＰ型のコンタクト領域２１８及びＰ型の不純物領域２１７を介して第２の電源電位ＶＳＳ（例えば、０Ｖ）が供給される。
【０１３５】
図２（Ｂ）に示す高速減衰モードにおいて、第５のノードＮ５からトランジスターＱＮ１及びＱＰ２等を介して第１のノードＮ１に向けて回生電流が流れると、第３のノードＮ３に負の電位（例えば、−１Ｖ程度）が印加される。従って、第２の不純物領域２１２には、第３のノードＮ３からＮ型の不純物領域２３２を介して負の電位が印加される。
【０１３６】
それにより、寄生トランジスターが導通して、第１の不純物領域２１１から半導体基板２１０を介して第２の不純物領域２１２に向けて寄生電流Ｉｐが流れてしまう。寄生トランジスターのｈＦＥ（直流電流増幅率）が大きい場合には、許容限度を超える大きな寄生電流Ｉｐが流れて、ＩＣの構造破壊を起こす場合がある。
【０１３７】
第１の不純物領域２１１と第２の不純物領域２１２との間の距離Ｄｗが小さいほど寄生トランジスターのｈＦＥが大きくなる。従って、第１の不純物領域２１１と第２の不純物領域２１２との間の距離Ｄｗを所定の距離以上とすることにより、寄生トランジスターのｈＦＥを、ＩＣの構造破壊が生じない許容値以下に抑えることができる。
【０１３８】
＜第５の実施形態＞
図１３は、第５の実施形態におけるモーター駆動回路の具体例を示す断面図である。第５の実施形態においては、図３に示すＰ型の半導体基板２１０の替りに、Ｎ型の半導体基板（例えば、燐又は砒素等のＮ型不純物を含むシリコン基板）２６０が用いられる。それに伴い、半導体基板内におけるＰ型の領域とＮ型の領域とが逆になってＰチャネルトランジスターとＮチャネルトランジスターとが逆になり、それに合わせて回路間の接続関係が変更される。その他の点に関しては、第５の実施形態は、第１〜第４の実施形態のいずれかと同様でも良い。
【０１３９】
第５の実施形態におけるモーター駆動回路は、第１の電源電位ＶＢＢ（例えば、０Ｖ）が供給される第１のノードＮ１と、第１の電源電位ＶＢＢよりも低電位の第２の電源電位ＶＳＳ（例えば、−４２Ｖ）が供給される第２のノードＮ２と、駆動対象となるモーター１００の２つの端子にそれぞれ接続される第３のノードＮ３及び第４のノードＮ４（図１参照）とに接続されたＨブリッジ回路を備えている。
【０１４０】
第１の電源電位ＶＢＢは、第７のノードＮ７にも供給される。図１３に示すように、抵抗Ｒ１が第７のノードＮ７と第１のノードＮ１との間に接続される場合には、第１の電源電位ＶＢＢは、抵抗Ｒ１を介して第１のノードＮ１に供給される。
【０１４１】
第５の実施形態におけるＨブリッジ回路は、図１に示すＨブリッジ回路において、ＰチャネルＥＤＭＯＳトランジスターをＰチャネルＬＤＭＯＳトランジスターに置き換え、ＮチャネルＬＤＭＯＳトランジスターをＮチャネルＥＤＭＯＳトランジスターに置き換えたものとなる。
【０１４２】
従って、第１のＮチャネルＭＯＳトランジスターＱＮ１は、ＥＤＭＯＳトランジスターであり、半導体基板２６０においてＰ型の第１の不純物領域２６１に配置されている。また、第１のＰチャネルＭＯＳトランジスターＱＰ１は、ＬＤＭＯＳトランジスターであり、半導体基板２６０においてＰ型の第２の不純物領域２６２に配置されている。
【０１４３】
図１３には示されていないが、第２のＮチャネルＭＯＳトランジスターＱＮ２は、ＥＤＭＯＳトランジスターであり、半導体基板２６０においてＰ型の第３の不純物領域に配置されている。また、第２のＰチャネルＭＯＳトランジスターＱＰ２は、ＬＤＭＯＳトランジスターであり、半導体基板２６０においてＰ型の第４の不純物領域に配置されている。以下においては、一例として、トランジスターＱＮ１及びＱＰ１の構成について説明するが、トランジスターＱＮ２及びＱＰ２も同様の構成を有している。
【０１４４】
第１の不純物領域２６１には、Ｐ型のコンタクト領域２７１と、トランジスターＱＮ１のソースを構成するＮ型の不純物領域２７２と、トランジスターＱＮ１の拡張ドレインを構成するＮ型の不純物領域２７３と、トランジスターＱＮ１のドレインを構成するＮ型の不純物領域２７４とが配置されている。Ｎ型の不純物領域２７４は、Ｎ型の不純物領域２７３よりも高い不純物濃度を有している。
【０１４５】
第２の不純物領域２６２には、Ｎ型のボディ領域２８１と、トランジスターＱＰ１のドレインを構成するＰ型の不純物領域２８２とが配置されている。Ｎ型のボディ領域２８１には、Ｎ型のコンタクト領域２８３と、トランジスターＱＰ１のソースを構成するＰ型の不純物領域２８４とが配置されている。
【０１４６】
半導体基板２６０において第１の不純物領域２６１と第２の不純物領域２６２との間には、半導体基板２６０よりも高い不純物濃度を有するＮ型の不純物領域（Ｎ＋）２６５が配置されており、Ｎ型の不純物領域２６５には、Ｎ型のコンタクト領域２６６が配置されている。Ｎ型の不純物領域２６５は、第１の不純物領域２６１と第２の不純物領域２６２との間に空乏層が広がってパンチスルーが生じることを防止するためのガード領域に相当する。
【０１４７】
また、半導体基板２６０上には、ゲート絶縁膜を介して、トランジスターＱＮ１のゲート電極２９１及びトランジスターＱＰ１のゲート電極２９２が配置されている。さらに、ゲート電極２９１及び２９２が配置された半導体基板２６０上には、層間絶縁膜を介して、複数の配線を含む配線層が配置されている。
【０１４８】
Ｎ型のコンタクト領域２８３及びＰ型の不純物領域２８４は、配線を介して第１のノードＮ１に接続されている。Ｎ型のコンタクト領域２６６は、配線を介して第７のノードＮ７に接続されている。Ｐ型のコンタクト領域２７１及びＮ型の不純物領域２７２は、配線を介して第２のノードＮ２に接続されている。Ｐ型の不純物領域２８２及びＮ型の不純物領域２７４は、配線を介して第３のノードＮ３に接続されている。
【０１４９】
ここで、図１３に示すように、Ｐ型の第２の不純物領域２６２をエミッター、Ｎ型の半導体基板２６０をベース、Ｐ型の第１の不純物領域２６１をコレクターとして、寄生ＰＮＰバイポーラトランジスターが形成されている。第１の不純物領域２６１には、第２のノードＮ２からＰ型のコンタクト領域２７１を介して第２の電源電位ＶＳＳ（例えば、−４２Ｖ）が供給され、半導体基板２６０には、第７のノードＮ７からＮ型のコンタクト領域２６６及びＮ型の不純物領域２６５を介して第１の電源電位ＶＢＢ（例えば、０Ｖ）が供給される。
【０１５０】
高速減衰モードにおいて、第２のノードＮ２からトランジスターＱＮ２及びＱＰ１等を介して第７のノードＮ７に向けて回生電流が流れると、第３のノードＮ３に正の電位（例えば、＋１Ｖ程度）が印加される。従って、第２の不純物領域２６２には、第３のノードＮ３からＰ型の不純物領域２８２を介して正の電位が供給される。
【０１５１】
それにより、寄生トランジスターが導通して、第２の不純物領域２６２から半導体基板２６０を介して第１の不純物領域２６１に向けて寄生電流Ｉｐが流れてしまう。寄生トランジスターのｈＦＥ（直流電流増幅率）が大きい場合には、許容限度を超える大きな寄生電流Ｉｐが流れて、ＩＣの構造破壊を起こす場合がある。
【０１５２】
そこで、図４〜図１２及びその説明において半導体基板内におけるＰ型の領域とＮ型の領域とを逆にすることにより、第１〜第４の実施形態が第５の実施形態にも適用される。即ち、図５及び図７〜図１０に示すＮ型の第１の不純物領域２１１〜第６の不純物領域２１６の替りに、Ｐ型の第１の不純物領域〜第６の不純物領域が設けられる。
【０１５３】
例えば、第１の不純物領域と第３の不純物領域との間の距離Ａが、第１の不純物領域と第２の不純物領域との間の距離Ｂ１よりも小さく、第３の不純物領域と第４の不純物領域との間の距離Ｂ２よりも小さく、第２の不純物領域と第４の不純物領域との間の距離Ｃよりも小さくなるように設定される。
【０１５４】
それにより、モーター駆動回路において、Ｈブリッジ回路を構成する複数のトランジスターが配置されたＰ型の複数の不純物領域とＮ型の半導体基板２６０とで形成される寄生ＰＮＰバイポーラトランジスターのｈＦＥを許容値以下に抑えて、寄生トランジスターが導通して引き起こす構造破壊を防止しつつ、回路動作上で寄生トランジスターが導通する可能性が低い第１の不純物領域と第３の不純物領域との間の距離を小さくすることにより、回路面積の増大を抑制してコストを抑えることができる。
【０１５５】
また、Ｎ型の半導体基板２６０が用いられる場合に、ガード領域は、半導体基板２６０よりも高い不純物濃度を有するＮ型の不純物領域で構成され、第１の電源電位ＶＢＢが供給される端子（パッド）に電気的に接続されている。従って、図８〜図１０に示すＰ型の第１のガード領域２５１〜第７のガード領域２５７の替りに、Ｎ型の第１のガード領域〜第７のガード領域が設けられる。
【０１５６】
さらに、本発明の第１〜第５の実施形態によれば、Ｈブリッジ回路を構成する複数のトランジスターが配置又は構成される同一導電型の複数の不純物領域とそれと反対の導電型の半導体基板とで形成される寄生バイポーラトランジスターが導通して引き起こす構造破壊を防止しつつ回路面積の増大を抑制したモーター駆動回路を用いて、信頼性が高くてコンパクトな電子機器を提供することができる。
【０１５７】
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。例えば、以上説明した実施形態の内から選択された複数の実施形態を組み合わせて実施することも可能である。
【符号の説明】
【０１５８】
１１、２１…ハイサイドプリドライバー、１２、２２…ローサイドプリドライバー、３０…コンパレーター、４０…スイッチング制御回路、１００…モーター、１００ａ…キャリッジモーター、１００ｂ…給紙モーター、２００…半導体装置、２０１、２０３…駆動制御回路、２０２、２０２ａ、２０２ｂ…モーター駆動回路、２０４…スイッチングレギュレーター制御回路、２１０、２６０…半導体基板、２１０ａ〜２１０ｄ…レイアウト領域、２１１〜２１６、２３２、２３４〜２３７、２６５、２７２〜２７４…Ｎ型の不純物領域、２１７、２２２〜２２４、２２６、２６１、２６２、２８２、２８４…Ｐ型の不純物領域、２１８、２２１、２３３、２３８、２６６、２７１、２８３…コンタクト領域、２２５…オフセット領域、２３１、２８１…ボディ領域、２４１〜２４４、２９１、２９２…ゲート電極、２５１〜２５７…ガード領域、３００…ＳｏＣ、４００…アナログ回路ＩＣ、５００…電源回路、ＱＰ１、ＱＰ２…Ｐチャネルトランジスター、ＱＮ１、ＱＮ２…Ｎチャネルトランジスター、Ｒ１…抵抗、Ｄ１…ダイオード、Ｌ１…インダクター、Ｃ１…キャパシター、Ｐ１〜Ｐ３…端子
【図１】
2019047104.tif 000003
【図２】
2019047104.tif 000004
【図３】
2019047104.tif 000005
【図４】
2019047104.tif 000006
【図５】
2019047104.tif 000007
【図６】
2019047104.tif 000008
【図７】
2019047104.tif 000009
【図８】
2019047104.tif 000010
【図９】
2019047104.tif 000011
【図１０】
2019047104.tif 000012
【図１１】
2019047104.tif 000013
【図１２】
2019047104.tif 000014
【図１３】
2019047104.tif 000015