(57)【要約】 【課題】迅速に動作させることができ、かつ低消費電力で動作可能で、かつ回路面積も縮小する。【解決手段】アナログ−デジタル変換器は、スイッチの切替により充放電を行うキャパシタを有し、入力信号と帰還信号との差分信号に応じた発振信号の周波数と、キャパシタのキャパシタンスと、所定のバイアス電圧と、に応じて、キャパシタの電荷量を変化させるスイッチトキャパシタと、スイッチトキャパシタの出力信号に基づいて帰還信号を生成する帰還信号生成部と、発振信号に基づいて、入力信号をデジタル変換したデジタル信号を生成するデジタル変換部と、を備える。【選択図】図１
2019047149.tif 000002
【特許請求の範囲】
【請求項１】
スイッチの切替により充放電を行うキャパシタを有し、入力信号と帰還信号との差分信号に応じた発振信号の周波数と、前記キャパシタのキャパシタンスと、所定のバイアス電圧と、に応じて、前記キャパシタの電荷量を変化させるスイッチトキャパシタと、
前記スイッチトキャパシタの出力信号に基づいて前記帰還信号を生成する帰還信号生成部と、
前記発振信号に基づいて、前記入力信号をデジタル変換したデジタル信号を生成するデジタル変換部と、を備える、アナログ−デジタル変換器。
【請求項２】
前記スイッチトキャパシタは、前記バイアス電圧と、前記キャパシタの電荷量と、に応じた電流を前記出力信号として出力し、
前記帰還信号生成部は、前記スイッチトキャパシタから出力された電流に基づいて前記帰還信号を生成する、請求項１に記載のアナログ−デジタル変換器。
【請求項３】
前記差分信号を生成する差分器と、
前記差分信号に応じた周波数を持つ前記発振信号を生成する周波数制御発振器と、
前記発振信号の周波数以下の分周信号を生成する分周器と、を備え、
前記スイッチトキャパシタは、前記分周信号の周波数に応じて前記キャパシタの充放電を繰り返す、請求項１または２に記載のアナログ−デジタル変換器。
【請求項４】
前記分周器は、前記分周信号を生成するとともに、前記発振信号の周期数を整数位相情報として計測するカウンタであり、
前記デジタル変換部は、
前記発振信号の小数位相情報を検出する時間−デジタル変換器と、
前記整数位相情報と前記小数位相情報とを加算する加算器と、
前記加算器の出力信号を周波数情報に変換する微分器と、を有する、請求項３に記載のアナログ−デジタル変換器。
【請求項５】
前記入力信号は、電流信号であり、
前記帰還信号生成部は、電流信号からなる前記帰還信号を生成する、請求項１乃至４のいずれか一項に記載のアナログ−デジタル変換器。
【請求項６】
前記スイッチトキャパシタから出力された電流を電圧に変換するトランスインピーダンスアンプを備え、
前記入力信号は、電圧信号であり、
前記帰還信号生成部は、前記トランスインピーダンスアンプの出力に基づいて、電圧信号からなる前記帰還信号を生成する、請求項１乃至４のいずれか一項に記載のアナログ−デジタル変換器。
【請求項７】
前記帰還信号生成部は、前記帰還信号に含まれるスプリアス成分を除去するフィルタを有し、
前記差分信号は、前記入力信号と前記フィルタを通過した帰還信号との差分信号である、請求項１乃至６のいずれか一項に記載のアナログ−デジタル変換器。
【請求項８】
ｍ個（ｍは２以上の整数）の前記スイッチトキャパシタを備え、
前記分周器は、前記ｍ個のスイッチトキャパシタのそれぞれに、位相が異なる前記分周信号を供給し、
前記帰還信号生成部は、前記ｍ個のスイッチトキャパシタのそれぞれから出力される電流に基づいて、前記帰還信号を生成する、請求項３または４に記載のアナログ−デジタル変換器。
【請求項９】
前記入力信号は、電流信号であり、
前記帰還信号生成部は、
前記ｍ個のスイッチトキャパシタから出力された電流が入力されるｍ個の電流バッファと、
前記ｍ個の電流バッファから出力された電流に含まれるスプリアス成分を除去するｍ個のフィルタと、を有し、
前記ｍ個のフィルタを通過した電流を合成して前記帰還信号が生成される、請求項８に記載のアナログ−デジタル変換器。
【請求項１０】
前記入力信号は、電圧信号であり、
前記帰還信号生成部は、
前記ｍ個のスイッチトキャパシタから出力された電流をそれぞれ電圧に変換するｍ個の電流バッファと、
前記ｍ個の電流バッファから出力された電流に含まれるスプリアス成分を除去して電圧に変換するｍ個のフィルタと、を有し、
前記ｍ個のフィルタを通過した電圧を合成して前記帰還信号が生成される、請求項８に記載のアナログ−デジタル変換器。
【請求項１１】
入力信号をデジタル信号に変換するアナログ−デジタル変換器と、
前記デジタル信号に基づいて所定の信号処理を行う信号処理部と、を備える信号処理装置であって、
前記アナログ−デジタル変換器は、
スイッチの切替により充放電を行うキャパシタを有し、入力信号と帰還信号との差分信号に応じた発振信号の周波数と、前記キャパシタのキャパシタンスと、所定のバイアス電圧と、に応じて、前記キャパシタの電荷量が変化するスイッチトキャパシタと、
前記スイッチトキャパシタの出力信号に基づいて前記帰還信号を生成する帰還信号生成部と、
前記発振信号に基づいて、前記入力信号をデジタル変換した前記デジタル信号を生成するデジタル変換部と、を有する、信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アナログ−デジタル変換器と、このアナログ−デジタル変換器を備えた信号処理装置とに関する。
に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）を積分器として利用する１次ΔΣ型Ａ／Ｄ変換器が提案されている。この種のＡ／Ｄ変換器では、ＶＣＯの電圧に対する周波数変化が非線形特性を持っており、分解能が劣化する要因になっていた。これを解決するために、電圧を掃引して周波数の非線形性を校正する技術や、ＶＣＯの負帰還ループにＤ／Ａ変換器を用いて非線形性を緩和する技術などが提案されている。
【０００３】
しかしながら、これらの改良技術には、Ａ／Ｄ変換器を迅速に動作させることができないという問題がある上に、消費電力や回路面積が増大するおそれがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０８９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、迅速に動作させることができ、かつ低消費電力で動作可能で、かつ回路面積も縮小可能なアナログ−デジタル変換器及び信号処理装置を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態によれば、スイッチの切替により充放電を行うキャパシタを有し、入力信号と帰還信号との差分信号に応じた発振信号の周波数と、前記キャパシタのキャパシタンスと、所定のバイアス電圧と、に応じて、前記キャパシタの電荷量を変化させるスイッチトキャパシタと、
前記スイッチトキャパシタの出力信号に基づいて前記帰還信号を生成する帰還信号生成部と、
前記発振信号に基づいて、前記入力信号をデジタル変換したデジタル信号を生成するデジタル変換部と、を備える、アナログ−デジタル変換器が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態によるアナログ−デジタル変換器の内部構成を示すブロック図。
【図２Ａ】スイッチトキャパシタの動作を説明する図。
【図２Ｂ】スイッチトキャパシタとローパスフィルタの出力電流波形図。
【図３】第２の実施形態によるアナログ−デジタル変換器の内部構成を示すブロック図。
【図４】第３の実施形態によるアナログ−デジタル変換器のブロック図。
【図５】カウンタから出力されるｍ相の分周信号と、ｍ個のローパスフィルタの出力電流を合成した帰還信号との信号波形図。
【図６】図５におけるｍ個の電流バッファとｍ個のローパスフィルタの一具体例の回路図。
【図７】第４の実施形態によるアナログ−デジタル変換器のブロック図。
【図８】図７におけるｍ個の電流バッファとローパスフィルタの一具体例の回路図。
【図９】第１〜第４の実施形態によるアナログ−デジタル変換器を備えた信号処理装置の概略構成を示すブロック図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して実施の形態について説明する。なお、本件明細書と添付図面においては、理解のしやすさと図示の便宜上、一部の構成部分を省略、変更または簡易化して説明および図示しているが、同様の機能を期待し得る程度の技術内容も、本実施の形態に含めて解釈することとする。
【０００９】
（第１の実施形態）
図１は第１の実施形態によるアナログ−デジタル変換器１の内部構成を示すブロック図である。図１のアナログ−デジタル変換器１は、ΔΣ型Ａ／Ｄ変換器である。図１のアナログ−デジタル変換器１は、入力信号をデジタル変換してデジタル信号を生成するものである。入力信号はアナログの電流信号であればよく、どのような周波数及び振幅の電流信号であってもよい。図１の例では、二入力の電流バッファ２に入力された差動電流信号ＩINP、ＩINMの差分電流信号を電流バッファ２から出力して、この差分電流信号を入力信号としてアナログ−デジタル変換器１に入力している。電流バッファ２に入力される差動電流信号ＩINP、ＩINMは、正負が逆の電流信号である。なお、二入力の電流バッファ２は一例であり、差分電流信号ではなく、単一の電流信号をアナログ−デジタル変換器１に入力してもよい。
【００１０】
図１のアナログ−デジタル変換器１に入力される入力信号は、電流を出力する任意の電気機器の出力信号である。例えば、電流出力タイプの各種のセンサの出力信号が図１のアナログ−デジタル変換器１の入力信号になりうる。より具体的な一例としては、フォトダイオードや光電子増倍管等の光電変換器の出力信号などである。
【００１１】
図１のアナログ−デジタル変換器１は、差分器３と、ループフィルタ４と、リング発振器５と、カウンタ６と、デジタル変換部７と、スイッチトキャパシタ８と、バイアス回路９と、帰還信号生成部１０とを備えている。
【００１２】
差分器３は、入力信号と帰還信号との差分信号を生成する。この差分信号も電流信号である。ループフィルタ４は、差分信号に含まれる不要な周波数成分を除去し、差分信号に応じた電圧信号Ｖctlを出力する。後述するように、本実施形態によるアナログ−デジタル変換器１は、負帰還経路を備えている。負帰還経路で生成される帰還信号に含まれるスプリアス成分を除去して負帰還ループ利得を向上させるのが望ましいが、そのためにはループフィルタ４の性能が重要である。ループフィルタ４の内部構成は任意であるが、例えば、負帰還ループ利得を向上させるために積分器や増幅器などをループフィルタ４の前後に設けてもよい。また、ループフィルタ４は、差分器３からの差分信号を電圧信号に変換するためのトランスインピーダンス素子であってもよく、このトランスインピーダンス素子の値を調整して利得を向上させてもよい。
【００１３】
リング発振器５は、奇数個の遅延素子５ａをリング状に接続して構成される電圧制御型発振器（ＶＣＯ）である。リング発振器５は、ループフィルタ４から出力された電圧信号に基づいて、発振信号の周波数を制御する。リング発振器５は、電圧信号に応じて発振信号の周波数を変化させ、その結果として位相も変化させる。位相は周波数の積分値であることから、リング発振器５は、位相の観点では積分器として機能する。すなわち、リング発振器５は、ΔΣ型Ａ／Ｄ変換器における積分器Σとして機能する。
【００１４】
リング発振器５の発振信号は、カウンタ６とデジタル変換部７に入力される。カウンタ６は、リング発振器５の発振信号に同期して計数動作を行う。カウンタ６は、発振信号の周期数をカウントする。このカウント値は整数位相情報となる。また、カウンタ６は、発振信号の周波数を分周した分周信号を生成する。
【００１５】
デジタル変換部７は、リング発振器５の発振信号に基づいて、入力信号をデジタル変換したデジタル信号を生成する。デジタル変換部７は、時間−デジタル変換器（ＴＤＣ：Time to Digital Converter）１１と、加算器１２と、微分器１３とを有する。
【００１６】
ＴＤＣ１１は、リング発振器５の発振信号の小数位相情報を検出する。より詳細には、ＴＤＣ１１は、リング発振器５の発振信号と基準信号との位相差に基づいて、小数位相情報を検出する。加算器１２は、カウンタ６の出力信号とＴＤＣ１１の出力信号とを加算する。すなわち、加算器１２は、リング発振器５の整数位相情報と小数位相情報とを加算して位相情報を生成する。カウンタ６の出力ビット数が例えば６ビットで、ＴＤＣ１１の出力信号が例えば４ビットの場合、加算器１２は１０ビットの分解能のデジタル信号を生成する。
【００１７】
微分器１３は、加算器１２の出力信号を微分処理する。すなわち、微分器１３は、リング発振器５の位相情報を周波数情報に変換する。カウンタ６、ＴＤＣ１１及び微分器１３は、ΔΣ型Ａ／Ｄ変換器における量子化器として機能する。
【００１８】
バイアス回路９は、所定の直流電圧レベルのバイアス電圧を生成する。バイアス回路９が生成したバイアス電圧は、スイッチトキャパシタ８に供給される。なお、バイアス電圧は、アナログ−デジタル変換器１の外部から供給してもよく、その場合は、アナログ−デジタル変換器１の内部にバイアス回路９を設ける必要はなくなる。
【００１９】
スイッチトキャパシタ８は、リング発振器５の発振信号を入力側に帰還させる負帰還経路上に接続されている。リング発振器５は、電圧に対する周波数変化が非線形であり、この非線形性はアナログ−デジタル変換器１の分解能を低下させる要因となっているが、負帰還経路上にスイッチトキャパシタ８を設けて帰還信号を入力側に帰還させることで、分解能の向上を図ることができる。
【００２０】
本実施形態においてスイッチトキャパシタ８を用いた理由は、スイッチトキャパシタ８は、リング発振器５の発振信号の周波数を、アナログ値のままで直接、電流に高速かつ高性能に変換できるためである。また、スイッチトキャパシタ８の代わりにＤ／Ａコンバータを用いると、高精度にＤ／Ａ変換を行うには、Ｄ／Ａコンバータのビット数を増やす必要があるが、Ｄ／Ａ変換器の回路規模が大きくなる。これに対して、スイッチトキャパシタ８では、小回路面積で高速かつ高性能にアナログの電流信号を生成できる。
【００２１】
スイッチトキャパシタ８は、交互にオンまたはオフする２つのスイッチ８ａ，８ｂと、キャパシタ８ｃとを有する。これらスイッチは、カウンタ６から出力された分周信号によりオンまたはオフされる。キャパシタ８ｃの蓄積電荷量は、分周信号の周波数すなわち発振信号の周波数と、キャパシタ８ｃのキャパシタンスと、バイアス回路９からのバイアス電圧とに応じて変化する。スイッチトキャパシタ８は、バイアス電圧とキャパシタ８ｃの蓄積電荷量とに応じた電流信号を出力する。
【００２２】
帰還信号生成部１０は、例えば、電流バッファ１０ａと、ローパスフィルタ１０ｂとを有する。電流バッファ１０ａは、スイッチトキャパシタ８から出力された電流信号をバッファリングしてローパスフィルタ１０ｂに供給する。ローパスフィルタ１０ｂは、電流バッファ１０ａから出力された電流信号に含まれるスプリアス成分を除去して帰還信号を生成する。ローパスフィルタ１０ｂから出力された帰還信号は、差分器３に入力される。
【００２３】
図２Ａはスイッチトキャパシタ８の動作を説明する図、図２Ｂはスイッチトキャパシタ８とローパスフィルタ１０ｂの出力電流波形図である。
【００２４】
カウンタ６は、リング発振器５の発振信号の周期数を例えば６ビットで計測する。なお、カウンタ６のビット数は任意であるが、以下では、６ビットとして説明する。これら６ビットの各ビットは、リング発振器５の発振信号を分周した分周信号であり、各ビットごとに分周比が異なっている。本実施形態では、カウンタ６の予め定めたビットの分周信号とその反転信号をスイッチトキャパシタ８のスイッチの切替に用いている。より具体的には、スイッチトキャパシタ８内の２つのスイッチ８ａ，８ｂは、分周信号に応じて交互にオンまたはオフする。例えば、分周信号／ＣＬＫがハイのときは、スイッチ８ａがオンし、バイアス回路９からのバイアス電圧がスイッチ８ａを通ってキャパシタ８ｃに印加され、キャパシタ８ｃには電荷が蓄積される。このとき、分周信号ＣＬＫはロウであり、スイッチ８ｂはオフするため、スイッチトキャパシタ８は電流信号を出力しない。一方、分周信号ＣＬＫがハイで、分周信号／ＣＬＫがロウになると、スイッチ８ａがオフしてキャパシタ８ｃの充電は終了するとともに、スイッチ８ｂがオンしてキャパシタ８ｃからの放電電流が電流バッファ１０ａに流れる。
【００２５】
図２Ｂに示すように、分周信号ＣＬＫ、／ＣＬＫは矩形波信号であるが、キャパシタ８ｃから電流バッファ１０ａに流れる放電電流ＩVCOは、瞬時的にピークになって、徐々に低下するスパイク状の電流波形になる。この電流ＩFBを電流バッファ１０ａとローパスフィルタ１０ｂに通すことで、図２Ｂの破線波形に示すように、理想的にはスパイク部分が除去されて、直流電流ＩFBになる。
【００２６】
カウンタ６から出力される分周信号の分周比を切り替えることで、図２Ｂに示すように、キャパシタ８ｃからの放電電流ＩVCOの周期が変化する。図２Ｂでは、発振信号と同じ分周比の分周信号をｘ１、発振信号の１／２の周波数（分周比が２）の分周信号をｘ２、発振信号の１／４の周波数（分周比が４）の分周信号をｘ４と表記している。分周比が低いほど放電電流ＩVCOの周期が短くなり、ローパスフィルタ１０ｂから出力される電流ＩFBの直流電圧レベルは高くなる。このように、カウンタ６から出力される分周信号の分周比を切り替えることで、スイッチトキャパシタ８の放電周期を変化させて、帰還信号ＩFBの直流電流レベルを最適な値に調整できる。
【００２７】
スイッチトキャパシタ８内の２つのスイッチ８ａ，８ｂは、分周信号に同期して、迅速にオンまたはオフする。また、スイッチトキャパシタ８内のキャパシタ８ｃは、スイッチ８ａ，８ｂのオン／オフにより、高速に充放電を行う。よって、スイッチトキャパシタ８は、分周信号に同期して、極めて追従性よく、出力電流ＩVCOを制御できる。
【００２８】
カウンタ６からスイッチトキャパシタ８に供給される分周信号の分周比は、アナログ−デジタル変換器１の製造ばらつきを考慮に入れて、製造時に適切な分周比を個々に設定してもよい。あるいは、不図示の制御回路による制御により、分周比をプログラマブルに設定変更できるようにしてもよい。あるいは、ディップスイッチ等の切替により、ユーザが必要に応じて分周比を設定変更できるようにしてもよい。
【００２９】
本実施形態によるスイッチトキャパシタ８は、等価的には負帰還経路に接続されたＤ／Ａ変換器と同様の作用を行う。Ｄ／Ａ変換器は、高精度にすればするほど、面積が大きくなり、消費電力も増大する。これに対して、スイッチトキャパシタ８は、２つのスイッチ８ａ，８ｂと１つのキャパシタ８ｃだけで構成でき、Ｄ／Ａ変換器と比べて面積を大幅に縮小できるだけでなく、精度と高速性にも優れており、極めて高速かつ高精度に帰還信号を生成することができる。
【００３０】
このように、第１の実施形態では、リング発振器５、ＴＤＣ１１および微分回路を備えたΔΣ型Ａ／Ｄ変換器の負帰還経路上に、Ｄ／Ａ変換器の代わりにスイッチトキャパシタ８を設けるため、小さな回路面積で、高速かつ高精度に帰還信号を生成でき、アナログ−デジタル変換器１の分解能を向上させることができる。差分器３で入力信号と帰還信号との差分信号を生成した後、ループフィルタ４で電圧信号に変換して、リング発振器５の発振信号の周波数を変化させるため、リング発振器５の発振信号の周波数を入力信号に精度よく追従させることができる。よって、入力信号の周波数が変化しても、その変化に追従した高分解のデジタル信号を微分器１３から出力できる。
【００３１】
（第２の実施形態）
上述した第１の実施形態では、電流信号からなる入力信号をアナログ−デジタル変換する例を示したが、入力信号は電圧信号であってもよい。
【００３２】
図３は第２の実施形態によるアナログ−デジタル変換器１の内部構成を示すブロック図である。図３のアナログ−デジタル変換器１は、電圧信号からなる入力信号をアナログ−デジタル変換する。図３では、図１と共通する構成部材には同一符号を付しており、以下では、図１との相違点を中心に説明する。
【００３３】
図３のアナログ−デジタル変換器１は、２種類の電圧信号の差分電圧信号を出力する電圧バッファ１４と、スイッチトキャパシタ８の出力側に接続されたトランスインピーダンスアンプ１０ｃとを備えている。
【００３４】
図３の電圧バッファ１４は二入力タイプであるが、単一の電圧信号をバッファリングする電圧バッファ１４を用いてもよい。図３のアナログ−デジタル変換器１に入力される入力信号は、電圧を出力する任意の電気機器の出力信号である。例えば、電圧出力タイプの各種のセンサの出力信号が図１のアナログ−デジタル変換器１の入力信号になりうる。より具体的な一例としては、撮像センサの画素信号などである。
【００３５】
電圧バッファ１４の後段側の差分器３は、電圧バッファ１４の出力電圧と、電圧信号からなる帰還信号との差分信号を出力する。ループフィルタ４は、差分信号に含まれる不要な周波数成分を除去し、差分信号に応じた電圧信号を出力する。リング発振器５、カウンタ６、ＴＤＣ１１、加算器１２、微分器１３およびスイッチトキャパシタ８の動作は、図１と同様である。
【００３６】
スイッチトキャパシタ８から出力された電流信号は、トランスインピーダンスアンプ１０ｃに入力される。図３のアナログ−デジタル変換器１には、電圧信号が入力されるため、トランスインピーダンスアンプ１０ｃにて、スイッチトキャパシタ８から出力された電流信号が電圧信号に変換される。これにより、差分器３は、電圧バッファ１４から出力された電圧信号と、トランスインピーダンスアンプ１０ｃからローパスフィルタ１０ｂを介して帰還された電圧信号との差分電圧を生成してループフィルタ４に供給する。
【００３７】
このように、第２の実施形態では、電圧信号が入力される場合であっても、第１の実施形態と同様に、ΔΣ型Ａ／Ｄ変換器の負帰還経路上に、Ｄ／Ａ変換器の代わりにスイッチトキャパシタ８を設けるため、小さな回路面積で、高速かつ高精度に帰還信号を生成でき、アナログ−デジタル変換器１の分解能を向上させることができる。第２の実施形態によるアナログ−デジタル変換器１は、電圧出力タイプの各種の電気機器の出力信号をデジタル変換するために利用できる。
【００３８】
（第３の実施形態）
図２Ｂに示したように、スイッチトキャパシタ８の出力電流は、分周信号に同期して、瞬時的に大きくなり、その後徐々に低くなる周期的なスパイク電流になる。スイッチトキャパシタ８の出力電流を図１の電流バッファ１０ａとローパスフィルタ１０ｂに通すことで、理想的には直流電流波形からなる帰還信号になるはずであるが、実際には、帰還信号にスパイク電流に基づくスプリアス成分が含まれてしまう。帰還信号にスプリアス成分が含まれていると、リング発振器５の発振信号の周波数が変動する要因となり、アナログ−デジタルの変換精度が低下してしまう。
【００３９】
図４は第３の実施形態によるアナログ−デジタル変換器１のブロック図である。図４のアナログ−デジタル変換器１は、帰還信号に含まれるスプリアス成分を抑制するものである。図４のアナログ−デジタル変換器１は、図１の構成を一部変更したものであり、以下では、相違点を中心に説明する。
【００４０】
図４のアナログ−デジタル変換器１は、ｍ個（ｍは２以上の整数）のスイッチトキャパシタ８と、ｍ個の電流バッファ１０ａと、ｍ個のローパスフィルタ１０ｂとを備えている。ｍ個のローパスフィルタ１０ｂの出力信号同士を合成して帰還信号が生成される。
【００４１】
カウンタ６は、ｍ個のローパスフィルタ１０ｂに対して、それぞれ位相が異なる分周信号を供給する。図５は、カウンタ６から出力されるｍ相の分周信号と、ｍ個のローパスフィルタ１０ｂの出力電流を合成した帰還信号との信号波形図である。図５は、ｍ＝４であり、カウンタ６がリング発振器５の発振信号を４分周した４相の分周信号を４個のスイッチトキャパシタ８に供給する例を示している。また、図５には、ｍ＝１の場合の帰還信号ＩFBの信号波形も示している。図５では、帰還信号ＩFBに含まれるスプリアス成分を強調して図示している。
【００４２】
図５に示すように、ｍ個のローパスフィルタ１０ｂを設けて、各ローパスフィルタ１０ｂに位相が異なる分周信号を供給することにより、ｍ個のスイッチトキャパシタ８は分周信号の周波数をｍ倍した周波数で電流を出力（放電）することになり、帰還信号ＩFBのスプリアス成分は、分周信号の周波数をｍ倍した周波数で出現することになる。すなわち、図４のアナログ−デジタル変換器１は、スプリアス成分の周波数を高くすることができ、ループフィルタ４にて、スプリアス成分を除去しやすくなる。別の言い方をすると、ｍの値を最適化することで、ループフィルタ４で最もスプリアス成分を除去しやすい周波数に帰還信号を設定できる。
【００４３】
図６は図５におけるｍ個の電流バッファ１０ａとｍ個のローパスフィルタ１０ｂの一具体例の回路図である。図６に示すように、ｍ個の電流バッファ１０ａはｍ個のカレントミラー回路１６を有する。各カレントミラー回路１６は、対応するスイッチトキャパシタ８の出力ノードから出力された電流を流す第１トランジスタＱ１と、第１トランジスタＱ１に流れる電流に比例した電流を流す第２トランジスタＱ２と、第１トランジスタＱ１及び第２トランジスタＱ２の各ゲート間に接続されるローパスフィルタ１０ｂとを有する。ｍ個のカレントミラー回路１６内のｍ個の第２トランジスタＱ２のドレインは共通に接続されており、これらドレイン電流を合成して帰還信号ＩFBが生成される。
【００４４】
カレントミラー回路１６は、帯域を確保しやすく、オペアンプを用いた電流バッファ１０ａよりも設計が容易である。なお、電流バッファ１０ａの回路構成は、必ずしも図６に示した回路である必要はなく、例えばオペアンプを用いて構成してもよい。
【００４５】
図６のローパスフィルタ１０ｂは、第１トランジスタＱ１のゲートと第２トランジスタＱ２のゲートとの間に接続される抵抗Ｒ１と、第２トランジスタＱ２のゲートと接地ノードとの間に接続されるキャパシタＣ１とを有する。
【００４６】
このように、第３の実施形態では、第１の実施形態によるデジタル−アナログ変換器を一部変更して、ｍ個のスイッチトキャパシタ８と、ｍ個の電流バッファ１０ａと、ｍ個のローパスフィルタ１０ｂを設けて、ｍ個のスイッチトキャパシタ８を時間をずらして動作させるため、帰還信号ＩFBに含まれるスプリアス成分の周波数を高くすることができ、ｍ個のローパスフィルタ１０ｂをループフィルタ４にてスプリアス成分を除去しやすくなる。これにより、ループフィルタ４の出力信号に含まれるスプリアス成分を抑制でき、リング発振器５の発振信号の周波数を安定化することができる。
【００４７】
（第４の実施形態）
第４の実施形態は、第２の実施形態によるデジタル−アナログ変換器に対して、第３の実施形態と同様のスプリアス成分の抑制対策を施したものである。
【００４８】
図７は第４の実施形態によるアナログ−デジタル変換器１のブロック図である。図７のアナログ−デジタル変換器１は、図４と同様に、ｍ個（ｍは２以上の整数）のスイッチトキャパシタ８と、ｍ個の電流バッファ１０ａと、ｍ個のローパスフィルタ１０ｂとを備えている。ｍ個のローパスフィルタ１０ｂの出力信号同士を合成して帰還信号が生成される。図３では、スイッチトキャパシタ８の後段にトランスインピーダンスアンプ１０ｃを接続していたが、図７では図６と同様の電流バッファ１０ａを接続している。
【００４９】
図８は、図７におけるｍ個の電流バッファ１０ａとローパスフィルタ１０ｂの一具体例の回路図である。図８の電流バッファ１０ａは図６と同様のカレントミラー回路１６であるが、図８のローパスフィルタ１０ｂの内部構成が図６とは異なっている。図８のローパスフィルタ１０ｂは、第２トランジスタＱ２のドレインと電源電圧ノードＶDDとの間に並列接続される抵抗及びキャパシタ８ｃを有する。
【００５０】
図６では、ｍ個のローパスフィルタ１０ｂを必要としたが、図８では、ｍ個の電流バッファ１０ａに同一のローパスフィルタ１０ｂが接続されている。よって、ローパスフィルタ１０ｂを小型化できる。並列接続された抵抗およびキャパシタ８ｃの一端側とｍ個のローパスフィルタ１０ｂの共通出力ノードとの接続ノードから帰還信号ＶFBが出力されて、差分器３に入力される。
【００５１】
ローパスフィルタ１０ｂを構成する並列接続された抵抗Ｒ２及びキャパシタＣ２は、ｍ個のカレントミラー回路１６から出力された電流の合計値を電圧に変換する。
【００５２】
このように、第４の実施形態では、第２の実施形態によるデジタル−アナログ変換器を一部変更して、ｍ個のスイッチトキャパシタ８と、ｍ個の電流バッファ１０ａと、ｍ個のローパスフィルタ１０ｂを設けて、ｍ個のスイッチトキャパシタ８を時間をずらして動作させるため、帰還信号ＶFBに含まれるスプリアス成分の周波数を高くすることができ、ｍ個のローパスフィルタ１０ｂとループフィルタ４にてスプリアス成分を除去しやすくなる。これにより、ループフィルタ４の出力信号に含まれるスプリアス成分を抑制でき、リング発振器５の発振信号の周波数を安定化することができる。
【００５３】
上述した第１〜第４の実施形態によるアナログ−デジタル変換器１は、種々のアナログ信号をデジタル変換する目的に適用できる。図９は第１〜第４の実施形態によるアナログ−デジタル変換器１を備えた信号処理装置２１の概略構成を示すブロック図である。図９の信号処理装置２１は、アナログ信号取得部２２と、第１〜第４の実施形態によるアナログ−デジタル変換器（Ａ／Ｄ変換器）１と、信号処理部２３とを備えている。
【００５４】
アナログ信号取得部２２は、例えば、アナログの電流信号または電圧信号を出力する各種のセンサである。センサがセンスする対象は特に問わないが、例えば画像信号を出力するイメージセンサや、温度や湿度等の環境情報を出力する環境センサや、対象物からの反射光信号を受光して電気信号に変換する受光センサなどである。
【００５５】
信号処理部２３は、アナログ−デジタル変換器１で変換されたデジタル信号に基づいて、各種の信号処理を行う。信号処理部２３が行う信号処理内容は特に問わないが、例えば、対象物からの反射光信号に応じたデジタル信号が信号処理部２３に入力された場合は、対象物に照射した光信号の小タイミングと、反射光信号のピーク値のタイミングとの時間差を演算して、演算された時間差に基づいて対象物までの距離を推測する処理を行ってもよい。また、信号処理部２３は、周囲にある複数の対象物までの距離を画像化する処理を行ってもよい。
【００５６】
このように、第１〜第４の実施形態によるアナログ−デジタル変換器１は、種々の信号処理を行う用途に用いることができる。
【００５７】
また、第１〜第４の実施形態によるアナログ−デジタル変換器１は、ハードウェアだけで構成してもよいし、アナログ−デジタル変換器１の少なくとも一部をソフトウェアで構成してもよい。
【００５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１  アナログ−デジタル変換器、２  電流バッファ、３  差分器、４  ループフィルタ、５  リング発振器、６  カウンタ、７  デジタル変換器、８  スイッチトキャパシタ、９  バイアス回路、１０  帰還信号生成部、１０ａ  電流バッファ、１０ｂ  ローパスフィルタ、１０ｃ  トランスインピーダンスアンプ、１１  時間−デジタル変換器、１２  加算器、１３  微分器、１４  電圧バッファ、１６  カレントミラー回路、２１  信号処理装置、２２  アナログ信号取得部、２３  信号処理部
【図１】
2019047149.tif 000003
【図２Ａ】
2019047149.tif 000004
【図２Ｂ】
2019047149.tif 000005
【図３】
2019047149.tif 000006
【図４】
2019047149.tif 000007
【図５】
2019047149.tif 000008
【図６】
2019047149.tif 000009
【図７】
2019047149.tif 000010
【図８】
2019047149.tif 000011
【図９】
2019047149.tif 000012