(57)【要約】【課題】新規な集積回路の提供。【解決手段】ニューラルネットワークの隠れ層および出力層に相当する複数の演算回路を有する集積回路。演算回路は、積和演算回路と階層出力回路を有する。演算回路は、第１のデータと第２のデータの積和演算の結果に対応する、第３のデータを出力する機能を有し、階層出力回路は、前記第３のデータを活性化関数に基づいて変換し、アナログデータまたは多値のデジタルデータを出力する機能を有する。該データは、２値のデジタルデータに変換されることなく、次の演算回路の積和演算回路に入力される。複数の積和演算回路間において、メモリセルが有するトランジスタのチャネル長方向を統一することで、メモリセルを構成するトランジスタ特性のばらつきを低減できる。【選択図】図３
2019047046.tif 000002
【特許請求の範囲】
【請求項１】
第１の演算回路と、第２の演算回路と、を有し、
前記第１の演算回路は、第１のトランジスタを有する第１の積和演算回路と、第１の階層出力回路と、を有し、
前記第２の演算回路は、第２のトランジスタを有する第２の積和演算回路と、第２の階層出力回路と、を有し、
前記第１のトランジスタのチャネル長方向と、前記第２のトランジスタのチャネル長方向は平行であり、
前記第１の積和演算回路及び前記第２の積和演算回路は、第１のデータと第２のデータの積和演算の結果に対応する、第３のデータを出力する機能を有し、
前記第１の階層出力回路及び前記第２の階層出力回路は、前記第３のデータを活性化関数に基づいて変換し、アナログデータまたは多値のデジタルデータを出力する機能を有し、
前記第２の積和演算回路には、前記第１の階層出力回路から出力されたアナログデータまたは多値のデジタルデータが入力される集積回路。
【請求項２】
請求項１において、
前記第１のトランジスタのチャネル幅方向と、前記第２のトランジスタのチャネル幅方向は平行である集積回路。
【請求項３】
請求項１または請求項２において、
第１のトランジスタおよび第２のトランジスタは、チャネル形成領域に金属酸化物を含む集積回路。
【請求項４】
請求項１乃至３のいずれか一項に記載の集積回路を有する演算部と、処理部と、記憶部と、を有するコンピュータ。
【請求項５】
請求項１乃至４のいずれか一項に記載の集積回路、又は請求項４に記載のコンピュータを有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、集積回路、コンピュータ及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、撮像装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
【０００３】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、表示装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
【背景技術】
【０００４】
ＩｏＴ（Ｉｎｔｅｒｎｅｔ  ｏｆ  Ｔｈｉｎｇｓ）、人工知能（ＡＩ：Ａｒｔｉｆｉｃｉａｌ  Ｉｎｔｅｌｌｉｇｅｎｃｅ）などの情報技術の発展により、扱われるデータ量が増大の傾向を示している。電子機器がＩｏＴ、ＡＩなどの情報技術を利用するためには、データを大量に記憶することのできる半導体装置が求められている。さらに、電子機器を快適に使用するためには、高速に処置ができる半導体装置が求められている。
【０００５】
特許文献１では、積和演算を行うデジタル回路において、メモリの使用方法により回路規模が削減された積和演算回路の構成について開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開１９９７−３１９７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、新規な集積回路又は半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力の小さい集積回路又は半導体装置の提供を課題とする。又は、本発明の一態様は、高速動作が可能な集積回路又は半導体装置の提供を課題とする。又は、本発明の一態様は、面積の小さい集積回路又は半導体装置の提供を課題とする。又は、本発明の一態様は、信頼性の高い集積回路又は半導体装置の提供を課題とする。
【０００８】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様は、第１の演算回路と、第２の演算回路と、を有し、第１の演算回路は、第１のトランジスタを有する第１の積和演算回路と、第１の階層出力回路と、を有し、第２の演算回路は、第２のトランジスタを有する第２の積和演算回路と、第２の階層出力回路と、を有し、第１のトランジスタのチャネル長方向と、第２のトランジスタのチャネル長方向は平行であり、第１の積和演算回路及び第２の積和演算回路は、第１のデータと第２のデータの積和演算の結果に対応する、第３のデータを出力する機能を有し、第１の階層出力回路及び第２の階層出力回路は、第３のデータを活性化関数に基づいて変換し、アナログデータまたは多値のデジタルデータを出力する機能を有し、第２の積和演算回路には、第１の階層出力回路から出力されたアナログデータまたは多値のデジタルデータが入力される集積回路である。
【００１０】
上記において、第１のトランジスタのチャネル幅方向と、第２のトランジスタのチャネル幅方向は平行であることが好ましい。
【００１１】
上記において、第１のトランジスタおよび第２のトランジスタは、チャネル形成領域に金属酸化物を含むことが好ましい。
【００１２】
また、本発明の別の一態様は、上記の集積回路を有する演算部と、処理部と、記憶部と、を有するコンピュータである。
【００１３】
また、本発明の別の一態様は、上記の集積回路、またはコンピュータを有する電子機器である。
【発明の効果】
【００１４】
本発明の一態様により、新規な集積回路又は半導体装置を提供することができる。又は、本発明の一態様により、消費電力の小さい集積回路又は半導体装置を提供することができる。又は、本発明の一態様により、高速動作が可能な集積回路又は半導体装置を提供することができる。又は、本発明の一態様により、面積の小さい集積回路又は半導体装置を提供することができる。又は、本発明の一態様により、信頼性の高い集積回路又は半導体装置を提供することができる。
【００１５】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１６】
【図１】集積回路の構成例を示す図。
【図２】ニューラルネットワークの構成例を示す図。
【図３】集積回路の構成例を示す図。
【図４】集積回路の構成例を示す図。
【図５】集積回路の構成例を示す図。
【図６】回路の構成例を示す図。
【図７】メモリセルの構成例を示す図。
【図８】タイミングチャート。
【図９】駆動回路の構成例を示す図。
【図１０】集積回路の構成例を示す図。
【図１１】コンピュータの構成例を示す図。
【図１２】半導体装置の構成例を示す図。
【図１３】トランジスタの構成例を示す図。
【図１４】電子機器及びシステムの構成例を示す図。
【図１５】並列計算機、計算機、及びＰＣカードの構成例を示す図。
【図１６】システムの構成例を示す図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
【００１９】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
【００２０】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２１】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００２２】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００２３】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００２４】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００２５】
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２６】
また、本明細書等において、多値のデジタルデータとは、３値以上のデジタルデータをいうこととする。
【００２７】
また、本明細書等において、トランジスタのチャネル長とは、トランジスタが有するソース電極とドレイン電極の間の最短距離をいうこととする。また異なるトランジスタのチャネル長方向が平行であるとは、異なるトランジスタのチャネル長方向の差が２．５°以内であることをいい、必ずしも厳密な平行でなくてもよい。同様に、トランジスタのチャネル幅とは、半導体と接する領域において、ソース電極とドレイン電極が対向している部分の長さをいうこととする。また異なるトランジスタのチャネル幅方向が平行であるとは、異なるトランジスタのチャネル幅方向の差が２．５°以内であることをいい、必ずしも厳密な平行でなくてもよい。
【００２８】
（実施の形態１）
本実施の形態では、本発明の一態様に係る集積回路について説明する。本発明の一態様に係る集積回路は、人工知能の演算を行う機能を有する。
【００２９】
なお、人工知能とは、人間の知能を模した計算機の総称である。本明細書等において、人工知能には人工ニューラルネットワーク（ＡＮＮ：Ａｒｔｉｆｉｃｉａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）が含まれる。人工ニューラルネットワークは、ニューロンとシナプスで構成される神経網を模した回路である。本明細書等において「ニューラルネットワーク」と記載する場合、特に人工ニューラルネットワークを指す。
【００３０】
＜集積回路の構成例１＞
図１に、集積回路１０の構成例を示す。集積回路１０はニューラルネットワークの演算を行う機能を有し、隠れ層および出力層に相当する複数の演算回路ＡＣを有する。図１には、集積回路１０が、Ｎ個（Ｎは２以上の整数）の演算回路ＡＣ［１］乃至［Ｎ］を有する構成の例を示している。
【００３１】
なお、集積回路１０は、半導体装置によって構成することができる。そのため、集積回路１０は、半導体装置と呼ぶこともできる。
【００３２】
演算回路ＡＣは、電流源回路ＣＭ、オフセット吸収回路ＯＦＳ、セルアレイＣＡ、階層出力回路ＯＵを有する。電流源回路ＣＭは、参照用電流源回路ＣＭＲＥＦを有する。またセルアレイＣＡは、メモリセルＭＵおよび参照用メモリセルＭＵＲＥＦを有する。
【００３３】
電流源回路ＣＭ、オフセット吸収回路ＯＦＳ、およびセルアレイＣＡは、積和演算回路ＭＡＣとして機能することができる。また階層出力回路ＯＵは、活性化関数回路として機能することができる。また階層出力回路ＯＵは、増幅回路としての機能を有していてもよい。
【００３４】
演算回路ＡＣは、積和演算回路ＭＡＣと、階層出力回路ＯＵと、を用いてニューラルネットワークの演算を行うことができる。図２に、ニューラルネットワークの演算の例を示す。
【００３５】
図２（Ａ）に示すように、ニューラルネットワークＮＮは入力層ＩＬ、出力層ＯＬ、中間層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層ＨＬはそれぞれ、１又は複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１層であってもよいし２層以上であってもよい。２層以上の中間層ＨＬを有するニューラルネットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともでき、ディープニューラルネットワークを用いた学習は深層学習と呼ぶこともできる。
【００３６】
入力層ＩＬの各ニューロンには入力データが入力され、中間層ＨＬの各ニューロンには前層又は後層のニューロンの出力信号が入力され、出力層ＯＬの各ニューロンには前層のニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。
【００３７】
図２（Ｂ）に、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニューロンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前層のニューロンの出力ｘ１と、前層のニューロンの出力ｘ２が入力される。そして、ニューロンＮにおいて、出力ｘ１と重みｗ１の乗算結果（ｘ１ｗ１）と、出力ｘ２と重みｗ２の乗算結果（ｘ２ｗ２）と、の和（ｘ１ｗ１＋ｘ２ｗ２）が計算された後、必要に応じてバイアスｂが加算され、値ａ＝ｘ１ｗ１＋ｘ２ｗ２＋ｂが得られる。そして、値ａは活性化関数ｈによって変換され、ニューロンＮから出力信号ｙ＝ｈ（ａ）が出力される。
【００３８】
このように、ニューロンによる演算には、入力データと重みの積を足し合わせる演算、すなわち積和演算が含まれる。この積和演算は、図１に示す電流源回路ＣＭ、オフセット吸収回路ＯＦＳ、およびセルアレイＣＡを有する積和演算回路ＭＡＣによって行うことができる。また、活性化関数ｈによる信号の変換は、図１に示す階層出力回路ＯＵによって行うことができる。すなわち、演算回路ＡＣによって、中間層ＨＬ又は出力層ＯＬの演算を行うことができる。
【００３９】
積和演算回路が有するセルアレイＣＡは、マトリクス状に配置された複数のメモリセルＭＵによって構成されている。
【００４０】
メモリセルＭＵは、第１のデータを格納する機能を有する。第１のデータは、ニューラルネットワークのニューロン間の重みに対応するデータである。また、メモリセルＭＵは、第１のデータと、セルアレイＣＡの外部から入力される第２のデータとの乗算を行う機能を有する。すなわち、メモリセルＭＵは、記憶回路としての機能と乗算回路としての機能を有する。
【００４１】
なお、第１のデータがアナログデータである場合、メモリセルＭＵはアナログメモリとしての機能を有する。また、第１のデータが多値データである場合、メモリセルＭＵは多値メモリとしての機能を有する。
【００４２】
そして、同じ列に属するメモリセルＭＵによる乗算の結果が足し合わされる。これにより、第１のデータと第２のデータの積和演算が行われる。そして、セルアレイＣＡによる演算の結果は、第３のデータとして階層出力回路ＯＵに出力される。なお、セルアレイＣＡによる積和演算の詳細については後述する。
【００４３】
階層出力回路ＯＵは、セルアレイＣＡから出力された第３のデータを、所定の活性化関数に従って変換する機能を有する。階層出力回路ＯＵから出力されるアナログ信号または多値のデジタル信号が、ニューラルネットワークＮＮにおける中間層又は出力層の出力データに相当する。
【００４４】
活性化関数としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、しきい値関数などを用いることができる。階層出力回路ＯＵによって変換された信号は、アナログデータまたは多値のデジタルデータ（データＤａｎａｌｏｇ）として出力される。
【００４５】
このように、一の演算回路ＡＣにより、ニューラルネットワークＮＮの中間層ＨＬ又は出力層ＯＬのいずれか一の演算を実現することができる。なお、演算回路ＡＣ［ｋ］（ｋは１以上Ｎ以下の整数）が有する積和演算回路ＭＡＣ及び階層出力回路ＯＵを、それぞれ積和演算回路ＭＡＣ［ｋ］及び階層出力回路ＯＵ［ｋ］と表記する。また、演算回路ＡＣ［ｋ］から出力されるアナログデータまたは多値のデジタルデータを、データＤａｎａｌｏｇ［ｋ］と表記する。
【００４６】
ここで、本発明の一態様に係る集積回路１０は、複数の演算回路ＡＣを有する。そして、第１の演算回路ＡＣから出力されるアナログデータまたは多値のデジタルデータが、第２の演算回路ＡＣに第２のデータとして供給される。そして、第２の演算回路ＡＣは、メモリセルＭＵに格納された第１のデータと、第１の演算回路ＡＣから入力された第２のデータを用いて演算を行う。これにより、集積回路１０は、複数の層によって構成されるニューラルネットワークの演算を行うことができる。
【００４７】
また、一の演算回路ＡＣから出力されるアナログデータまたは多値のデジタルデータは、２値のデジタルデータに変換されることなく他の演算回路ＡＣに入力される。そのため、アナログ−デジタル（ＡＤ）変換及びデジタル−アナログ（ＤＡ）変換を省略することができ、消費電力の削減、又は演算速度の向上を図ることができる。
【００４８】
さらに、一の演算回路ＡＣから出力されるアナログデータまたは多値のデジタルデータは、メモリを介さずに他の演算回路ＡＣに入力される。そのため、演算回路ＡＣ間でデータを転送する際のメモリへのアクセスを省略することができ、消費電力の削減、又は演算速度の向上を図ることができる。
【００４９】
図１に示すように集積回路１０にＮ個の演算回路ＡＣ［１］乃至［Ｎ］が搭載される場合、演算回路ＡＣ［１］乃至［Ｎ］のセルアレイＣＡには、それぞれ重みＷが格納される。また、演算回路［１］にはデータＸが入力される。
【００５０】
積和演算回路ＭＡＣ［１］は、セルアレイＣＡに格納された重みＷ（第１のデータ）とデータＸ（第２のデータ）の積和演算を行い、その結果を第３のデータとして階層出力回路ＯＵ［１］に出力する。そして、階層出力回路ＯＵ［１］は、活性化関数に基づいて第３のデータを変換する。この変換によって得られたアナログデータまたは多値のデジタルデータは、データＤａｎａｌｏｇ［１］として演算回路ＡＣ［２］に出力される。
【００５１】
積和演算回路ＭＡＣ［２］は、セルアレイＣＡに格納された重みＷ（第１のデータ）とデータＤａｎａｌｏｇ［１］（第２のデータ）の積和演算を行い、その結果を第３のデータとして階層出力回路ＯＵ［２］に出力する。そして、階層出力回路ＯＵ［２］は、活性化関数に基づいて第３のデータを変換する。この変換によって得られたアナログデータまたは多値のデジタルデータは、データＤａｎａｌｏｇ［２］として演算回路ＡＣ［３］に出力される。
【００５２】
同様の演算が、演算回路ＡＣ［３］乃至［Ｎ］においても行われる。そして、演算回路ＡＣ［Ｎ］から出力されるデータＤａｎａｌｏｇ［Ｎ］が集積回路１０の出力データとなり、データＹとして外部に出力される。
【００５３】
演算回路ＡＣ［１］乃至［Ｎ−１］による演算は、それぞれ第１乃至第Ｎ−１層目の中間層ＨＬの演算に相当し、演算回路ＡＣ［Ｎ］の演算は出力層ＯＬの演算に相当する。なお、入力層ＩＬにおいては、入力データと重みの積和演算は行われない。そのため、入力層ＩＬは、集積回路１０の外部から入力されたデータに、適宜データ処理（ＤＡ変換など）を施し、演算回路ＡＣ［１］に出力する回路によって実現することができる。このような回路を集積回路１０に設けることにより、集積回路１０に入力層ＩＬの機能を付加することができる。
【００５４】
このように、集積回路１０にＮ個の演算回路ＡＣを搭載することにより、入力層ＩＬ、Ｎ−１層の中間層ＨＬ、及び出力層ＯＬによって構成される、Ｎ＋１層のニューラルネットワークを構築することができる。
【００５５】
＜集積回路の構成例２＞
次に、図３乃至図６を用いて集積回路１０のより具体的な構成例について説明する。図３は、複数の演算回路ＡＣを有する集積回路１０の、演算回路ＡＣ［１］及び演算回路ＡＣ［２］の部分である。また、図３に示す演算回路ＡＣ［１］を拡大し電気的な接続をより詳細に説明したものが図４である。図３に示す演算回路ＡＣ［２］を拡大し電気的な接続をより詳細に説明したものが図５である。また、図３乃至図５に示す各回路の具体的な構成の例を、図６に示す。
【００５６】
演算回路ＡＣ［１］および演算回路ＡＣ［２］はそれぞれ、電流源ＣＭ、オフセット吸収回路ＯＦＳ、セルアレイＣＡおよび階層出力回路ＯＵを有する。
【００５７】
また集積回路１０は、演算回路ＡＣに加えて、ソースドライバ１１、ゲートドライバ１２およびインプットバッファ１３を有する。
【００５８】
ゲートドライバ１２は、メモリセルＭＵを選択するための信号（以下、選択信号）を供給する機能を有する。ゲートドライバ１２は、配線ＷＷを介してセルアレイＣＡと接続されている。セルアレイＣＡに第１のデータを格納する際は、ゲートドライバ１２から配線ＷＷを介してメモリセルＭＵに選択信号が供給される。なおゲートドライバ１２は、演算回路ＡＣ［１］のメモリセルＭＵと演算回路ＡＣ［２］のメモリセルＭＵの両方に、選択信号を供給する機能を有する。
【００５９】
ソースドライバ１１は、セルアレイＣＡに第１のデータを供給する機能を有する。ソースドライバ１１は、配線ＷＤを介してセルアレイＣＡと接続されている。セルアレイＣＡに第１のデータを格納する際は、ソースドライバ１１配線ＷＤを介してメモリセルＭＵに、第１のデータに対応する電位（以下、書き込み電位ともいう）が供給される。なおソースドライバ１１は、演算回路ＡＣ［１］のメモリセルＭＣと演算回路ＡＣ［２］のメモリセルＭＵの両方に、書き込み電位を供給する機能を有する。ゲートドライバ１２によって選択されたメモリセルＭＵに、ソースドライバ１１から書き込み電位が供給されることにより、メモリセルＭＵに重みＷが格納される。
【００６０】
ソースドライバ１１には、外部から重みＷが入力される。そしてソースドライバ１１に入力された重みＷは、ソースドライバによって適宜信号処理が施され、第１のデータとしてセルアレイＣＡに供給される。なお、重みＷとしてデジタルデータが入力される場合、ソースドライバはＤＡ変換を行う機能を有する。
【００６１】
インプットバッファ１３は、外部から入力されたデータＸに、適宜信号処理を施し、演算回路ＡＣ［１］のセルアレイＣＡに出力する機能を有する。データＸは、演算回路ＡＣ［１］による積和演算に用いられる第２のデータに相当する。なお、データＸとしてデジタルデータが入力される場合、インプットバッファ１３はＤＡ変換を行う機能を有する。
【００６２】
図６（Ａ）に、電流源回路ＣＭの構成の例を示す。電流源回路ＣＭは、第３のトランジスタＴｒ３を有する。第３のトランジスタは、チャネル形成領域にシリコンを有することが好ましい。第３のトランジスタのゲート電極は配線ＣＭＧと電気的に接続され、ソース電極またはドレイン電極の一方は高電源電位と電気的に接続され、ソース電極またはドレイン電極の他方は配線ＣＭＤと電気的に接続される。
【００６３】
図６（Ｂ）に、オフセット吸収回路ＯＦＳの構成の例を示す。オフセット吸収回路ＯＦＳは、第４のトランジスタＴｒ４、第５のトランジスタＴｒ５、第６のトランジスタＴｒ６、第７のトランジスタＴｒ７、第８のトランジスタＴｒ８、第９のトランジスタＴｒ９、第２の容量素子Ｃ２、第３の容量素子Ｃ３を有する。
【００６４】
第４のトランジスタＴｒ４および第７のトランジスタＴｒ７はチャネル形成領域にシリコンを有することが好ましい。第５のトランジスタＴｒ５、第６のトランジスタＴｒ６、第８のトランジスタＴｒ８および第９のトランジスタＴｒ９はチャネル形成領域に金属酸化物を有することが好ましい。
【００６５】
第４のトランジスタＴｒ４のゲート電極は第２の容量素子Ｃ２の一方、第５のトランジスタＴｒ５のソース電極またはドレイン電極の一方、第６のトランジスタのソース電極およびドレイン電極の一方と電気的に接続される。第４のトランジスタＴｒ４のソース電極またはドレイン電極の一方は、第２の容量素子Ｃ２の他方および高電源電位と電気的に接続される。第４のトランジスタＴｒ４のソース電極またはドレイン電極の他方は、第５のトランジスタＴｒ５のソース電極またはドレイン電極の他方、配線ＷＸ、第７のトランジスタＴｒのソース電極またはドレイン電極の一方、および第８のトランジスタＴｒ８のソース電極またはドレイン電極の一方と電気的に接続される。
【００６６】
第５のトランジスタＴｒ５のゲート電極は、配線ＯＳＭと電気的に接続される。第６のトランジスタＴｒ６のゲート電極は、配線ＯＲＭと電気的に接続される。
【００６７】
第７のトランジスタＴｒ７のゲート電極は第３の容量素子Ｃ３の一方、第８のトランジスタＴｒ８のソース電極またはドレイン電極の他方および第９のトランジスタＴｒ９のソース電極またはドレイン電極の一方と電気的に接続される。第７のトランジスタＴｒ７のソース電極またはドレイン電極の他方は第３の容量素子Ｃ３の他方、第９のトランジスタＴｒ９の他方と電気的に接続され、接地される。
【００６８】
第８のトランジスタＴｒ８のゲート電極は配線ＯＳＰと電気的に接続される。第９のトランジスタＴｒ９のゲート電極は配線ＯＲＰと電気的に接続される。
【００６９】
図６（Ｂ）にメモリセルＭＵの構成の例を示す。メモリセルＭＵは、第１のトランジスタＴｒ１、第２のトランジスタＴｒ２および第１の容量素子Ｃ１を有する。第１のトランジスタＴｒ１は、チャネル形成領域に金属酸化物を有することが好ましい。第２のトランジスタＴｒ２は、チャネル形成領域にシリコンを有することが好ましい。
【００７０】
第１のトランジスタＴｒ１のゲート電極は配線ＷＷと電気的に接続され、ソース電極またはドレイン電極の一方は配線ＷＤと電気的に接続され、ソース電極またはドレイン電極の他方は容量素子Ｃ１の一方および第２のトランジスタＴｒ２のゲート電極と電気的に接続される。
【００７１】
第２のトランジスタＴｒ２のソース電極またはドレイン電極の一方は配線ＷＸと電気的に接続され、ソース電極またはドレイン電極の他方は接地される。
【００７２】
第１の容量素子Ｃ１の他方は配線ＲＷと電気的に接続される。
【００７３】
アナログデータまたは多値のデジタルデータで演算する本発明の一態様の演算回路ＡＣでは、メモリセルＭＵの信頼性が演算の精度に大きく影響する。そのため、同じ演算回路ＡＣ内でメモリセルＭＵの特性のばらつきを低減するのはもちろんのこと、異なる演算回路ＡＣが有するメモリセルＭＵにおいても特性のばらつきを低減する必要がある。メモリセルＭＵの特性のばらつきを低減するためには、メモリセルＭＵが有するトランジスタの特性のばらつきを低減する必要がある。これは、メモリセルＭＵが有する、チャネル形成領域にシリコンを有することが好ましいトランジスタ、およびチャネル形成領域に金属酸化物を有することが好ましいトランジスタの両方についていえる。
【００７４】
トランジスタの特性のばらつきを低減するためには、トランジスタを形成するプロセスにおいて、場所により条件が異ならないようにすることが有効である。そのためには、基板上にメモリセルを配置するとき、トランジスタの方向をそろえることが有効である。トランジスタの方向をそろえるとは、たとえばトランジスタのチャネル長方向を平行にすることをいう。または、トランジスタのチャネル幅方向を平行にすることをいう。
【００７５】
このように異なる演算回路ＡＣが有するメモリセル中のトランジスタのチャネル長方向を平行にすることで、より精度の高い演算を行うことができる。
【００７６】
上記を換言すれば、たとえば、演算回路ＡＣ［１］が有するメモリセルＭＵが有する第１のトランジスタＴｒ１のチャネル長方向と、演算回路ＡＣ［２］が有するメモリセルＭＵが有する第１のトランジスタＴｒ１のチャネル長方向を平行にすることが好ましい。または、演算回路ＡＣ［１］が有するメモリセルＭＵが有する第１のトランジスタＴｒ１のチャネル幅方向と、演算回路ＡＣ［２］が有するメモリセルＭＵが有する第１のトランジスタＴｒ１のチャネル幅方向を平行にすることが好ましい。
【００７７】
図６（Ｃ）に階層出力回路ＯＵの構成の例を示す。図６（Ｃ）に示す階層出力回路ＯＵでは、活性化関数としてＲｅＬＵ関数が実装されている。
【００７８】
階層出力回路ＯＵは、第１０のトランジスタＴｒ１０、第１１のトランジスタＴｒ１１、第１２のトランジスタＴｒ１２、第１３のトランジスタＴｒ１３、第２の容量素子Ｃ２、第１の抵抗素子Ｒ１、および第１のスイッチＳ１を有する。
【００７９】
第１０のトランジスタＴｒ１０のゲート電極は配線ＲＳＴと電気的に接続される。第１０のトランジスタＴｒ１０のソース電極またはドレイン電極の一方は配線ＯＰＲと電気的に接続される。第１０のトランジスタＴｒ１０のソース電極またはドレイン電極の他方は第２の容量素子Ｃ２の一方および第１２トランジスタＴｒ１２のゲート電極と電気的に接続される。
【００８０】
第１１のトランジスタＴｒ１１のゲート電極は配線ＯＢＳと電気的に接続される。第１１のトランジスタＴｒ１１のソース電極またはドレイン電極の一方は高電源電位と電気的に接続される。第１１のトランジスタＴｒ１１のソース電極またはドレイン電極の他方は第１２のトランジスタＴｒ１２のソース電極またはドレイン電極の他方、第１３トランジスタＴｒ１３のソース電極またはドレイン電極の一方および配線ＯＵＴと電気的に接続される。
【００８１】
第１２のトランジスタＴｒ１２のゲート電極は高電源電位と電気的に接続される。第１３のトランジスタＴｒ１３のゲート電極は配線ＮＢと電気的に接続され、ソース電極またはドレイン電極の他方は接地される。
【００８２】
第２の容量素子Ｃ２の他方は配線ＩＮおよび第１のスイッチＳ１の他方と電気的に接続される。
【００８３】
第１の抵抗素子Ｒ１の一方は配線ＯＲＥＦと電気的に接続され、他方は第１のスイッチＳ１の一方と電気的に接続される。
【００８４】
配線ＥＲから供給される信号によって、第１のスイッチＳ１のオンとオフが制御される。
【００８５】
図７（Ａ）に、ソースドライバ１１の構成例を示す。ソースドライバ１１は、シフトレジスタＳＬ１、ラッチ回路ＬＡＴ１、ＤＡ変換回路ＤＡＣ１を有する。シフトレジスタＳＬ１にはスタートパルスＳＰ１とクロック信号ＣＬＫ１が入力され、ラッチ回路ＬＡＴ１には重みＷ（デジタルデータ）が入力される。
【００８６】
シフトレジスタＳＬ１は、スタートパルスＳＰ１とクロック信号ＣＬＫ１を用いて、サンプリングパルスを生成する機能を有する。シフトレジスタＳＬ１によって生成されたサンプリングパルスは、ラッチ回路ＬＡＴ１に出力される。
【００８７】
ラッチ回路ＬＡＴ１は、シフトレジスタＳＬ１から入力されたサンプリングパルスに従って、重みＷを所定のタイミングで格納する機能を有する。ラッチ回路ＬＡＴ１に格納された重みＷは、ＤＡ変換回路ＤＡＣ１に出力される。
【００８８】
ＤＡ変換回路ＤＡＣ１は、ラッチ回路ＬＡＴ１から入力された重みＷをアナログ信号に変換し、配線ＷＤに出力する機能を有する。ＤＡ変換回路ＤＡＣ１から配線ＷＤに出力される電位が、書き込み電位に相当する。
【００８９】
図７（Ｂ）に、インプットバッファ１３の構成例を示す。インプットバッファ１３は、シフトレジスタＳＬ２、ラッチ回路ＬＡＴ２、ＤＡ変換回路ＤＡＣ２を有する。シフトレジスタＳＬ２にはスタートパルスＳＰ２とクロック信号ＣＬＫ２が入力され、ラッチ回路ＬＡＴ２にはデータＸ（デジタルデータ）が入力される。
【００９０】
シフトレジスタＳＬ２、ラッチ回路ＬＡＴ２、ＤＡ変換回路ＤＡＣ２は、それぞれシフトレジスタＳＬ１、ラッチ回路ＬＡＴ１、ＤＡ変換回路ＤＡＣ１と同様の機能を有する。そして、ＤＡ変換回路ＤＡＣ２から配線ＲＷに供給される電位が、演算回路ＡＣ［１］に入力される第２のデータに相当する。
【００９１】
＜演算回路の動作例＞
上記の演算回路ＡＣを用いて、第１のデータと第２のデータの積和演算を行うことができる。以下、図８に示すセルアレイの例を用いて、積和演算を行う際の演算回路ＡＣの動作例を説明する。
【００９２】
図９に演算回路ＡＣの動作例のタイミングチャートを示す。図９には、図８における配線ＷＷ［１］、配線ＷＷ［２］、配線ＷＤ［１］、配線ＷＤｒｅｆ、ノードＮＭ［１，１］、ノードＮＭ［２，１］、ノードＮＭｒｅｆ［１］、ノードＮＭｒｅｆ［２］、配線ＲＷ［１］、及び配線ＲＷ［２］の電位の推移と、電流ＩＷＸ［１］−Ｉα［１］、及び電流ＩＷＸｒｅｆの値の推移を示している。電流ＩＷＸ［１］−Ｉα［１］は、配線ＷＸ［１］からメモリセルＭＵ［１，１］、［２，１］に流れる電流の総和に相当する。
【００９３】
なお、ここでは代表例として図８に示すメモリセルＭＵ［１，１］、［２，１］及びメモリセルＭＵｒｅｆ［１］、［２］に着目して動作を説明するが、他のメモリセルＭＵ及びメモリセルＭＵｒｅｆも同様に動作させることができる。
【００９４】
［第１のデータの格納］
まず、時刻Ｔ０１−Ｔ０２において、配線ＷＷ［１］の電位がハイレベルとなり、配線ＷＤ［１］の電位が接地電位（ＧＮＤ）よりもＶＰＲ−ＶＷ［１，１］大きい電位となり、配線ＷＤｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。また、配線ＲＷ［１］、及び配線ＲＷ［２］の電位が基準電位（ＲＥＦＰ）となる。なお、電位ＶＷ［１，１］はメモリセルＭＵ［１，１］に格納される第１のデータに対応する電位である。また、電位ＶＰＲは参照データに対応する電位である。これにより、メモリセルＭＵ［１，１］及びメモリセルＭＵｒｅｆ［１］が有するトランジスタＴｒ１１がオン状態となり、ノードＮＭ［１，１］の電位がＶＰＲ−ＶＷ［１，１］、ノードＮＭｒｅｆ［１］の電位がＶＰＲとなる。
【００９５】
このとき、配線ＷＸ［１］からメモリセルＭＵ［１，１］のトランジスタＴｒ１２に流れる電流ＩＭＵ［１，１］，０は、次の式で表すことができる。ここで、ｋはトランジスタＴｒ１２のチャネル長、チャネル幅、移動度、及びゲート絶縁膜の容量などで決まる定数である。また、ＶｔｈはトランジスタＴｒ１２のしきい値電圧である。
【００９６】
ＩＭＵ［１，１］，０＝ｋ（ＶＰＲ−ＶＷ［１，１］−Ｖｔｈ）２          （Ｅ１）
【００９７】
また、配線ＷＸｒｅｆからメモリセルＭＵｒｅｆ［１］のトランジスタＴｒ１２に流れる電流ＩＭＵｒｅｆ［１］，０は、次の式で表すことができる。
【００９８】
ＩＭＵｒｅｆ［１］，０＝ｋ（ＶＰＲ−Ｖｔｈ）２          （Ｅ２）
【００９９】
次に、時刻Ｔ０２−Ｔ０３において、配線ＷＷ［１］の電位がローレベルとなる。これにより、メモリセルＭＵ［１，１］及びメモリセルＭＵｒｅｆ［１］が有するトランジスタＴｒ１１がオフ状態となり、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位が保持される。
【０１００】
なお、前述の通り、トランジスタＴｒ１１としてＯＳトランジスタを用いることが好ましい。これにより、トランジスタＴｒ１１のリーク電流を抑えることができ、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位を正確に保持することができる。
【０１０１】
次に、時刻Ｔ０３−Ｔ０４において、配線ＷＷ［２］の電位がハイレベルとなり、配線ＷＤ［１］の電位が接地電位よりもＶＰＲ−ＶＷ［２，１］大きい電位となり、配線ＷＤｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。なお、電位ＶＷ［２，１］はメモリセルＭＵ［２，１］に格納される第１のデータに対応する電位である。これにより、メモリセルＭＵ［２，１］及びメモリセルＭＵｒｅｆ［２］が有するトランジスタＴｒ１１がオン状態となり、ノードＮＭ［１，１］の電位がＶＰＲ−ＶＷ［２，１］、ノードＮＭｒｅｆ［１］の電位がＶＰＲとなる。
【０１０２】
このとき、配線ＷＸ［１］からメモリセルＭＵ［２，１］のトランジスタＴｒ１２に流れる電流ＩＭＵ［２，１］，０は、次の式で表すことができる。
【０１０３】
ＩＭＵ［２，１］，０＝ｋ（ＶＰＲ−ＶＷ［２，１］−Ｖｔｈ）２          （Ｅ３）
【０１０４】
また、配線ＷＸｒｅｆからメモリセルＭＵｒｅｆ［２］のトランジスタＴｒ１２に流れる電流ＩＭＵｒｅｆ［２］，０は、次の式で表すことができる。
【０１０５】
ＩＭＵｒｅｆ［２］，０＝ｋ（ＶＰＲ−Ｖｔｈ）２          （Ｅ４）
【０１０６】
次に、時刻Ｔ０４−Ｔ０５において、配線ＷＷ［２］の電位がローレベルとなる。これにより、メモリセルＭＵ［２，１］及びメモリセルＭＵｒｅｆ［２］が有するトランジスタＴｒ１１がオフ状態となり、ノードＮＭ［２，１］及びノードＮＭｒｅｆ［２］の電位が保持される。
【０１０７】
以上の動作により、メモリセルＭＵ［１，１］、［２，１］に第１のデータが格納され、メモリセルＭＵｒｅｆ［１］、［２］に参照データが格納される。
【０１０８】
ここで、時刻Ｔ０４−Ｔ０５において、配線ＷＸ［１］及び配線ＷＸｒｅｆに流れる電流を考える。配線ＷＸｒｅｆには、電流源回路ＣＳから電流が供給される。また、配線ＷＸｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＵｒｅｆ［１］、［２］へ排出される。電流源回路ＣＳから配線ＷＸｒｅｆに供給される電流をＩＣｒｅｆ、配線ＷＸｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，０とすると、次の式が成り立つ。
【０１０９】
ＩＣｒｅｆ−ＩＣＭ，０＝ＩＭＵｒｅｆ［１］，０＋ＩＭＵｒｅｆ［２］，０          （Ｅ５）
【０１１０】
配線ＷＸ［１］には、電流源回路ＣＳからの電流が供給される。また、配線ＷＸ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＵ［１，１］、［２，１］へ排出される。また、配線ＷＸ［１］からオフセット回路ＯＦＳＴに電流が流れる。電流源回路ＣＳから配線ＷＸ［１］に供給される電流をＩＣ，０、配線ＷＸ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，０とすると、次の式が成り立つ。
【０１１１】
ＩＣ−ＩＣＭ，０＝ＩＭＵ［１，１］，０＋ＩＭＵ［２，１］，０＋Ｉα，０          （Ｅ６）
【０１１２】
［第１のデータと第２のデータの積和演算］
次に、時刻Ｔ０５−Ｔ０６において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１］大きい電位となる。このとき、メモリセルＭＵ［１，１］、及びメモリセルＭＵｒｅｆ［１］のそれぞれの容量素子Ｃ１１には電位ＶＸ［１］が供給され、容量結合によりトランジスタＴｒ１２のゲートの電位が上昇する。なお、電位Ｖｘ［１］はメモリセルＭＵ［１，１］及びメモリセルＭＵｒｅｆ［１］に供給される第２のデータに対応する電位である。
【０１１３】
トランジスタＴｒ１２のゲートの電位の変化量は、配線ＲＷの電位の変化量に、メモリセルの構成によって決まる容量結合係数を乗じた値となる。容量結合係数は、容量素子Ｃ１１の容量、トランジスタＴｒ１２のゲート容量、及び寄生容量などによって算出される。以下では便宜上、配線ＲＷの電位の変化量とトランジスタＴｒ１２のゲートの電位の変化量が同じ、すなわち容量結合係数が１であるとして説明する。実際には、容量結合係数を考慮して電位Ｖｘを決定すればよい。
【０１１４】
メモリセルＭＵ［１］及びメモリセルＭＵｒｅｆ［１］の容量素子Ｃ１１に電位ＶＸ［１］が供給されると、ノードＮＮ［１］及びノードＮＭｒｅｆ［１］の電位がそれぞれＶＸ［１］上昇する。
【０１１５】
ここで、時刻Ｔ０５−Ｔ０６において、配線ＷＸ［１］からメモリセルＭＵ［１，１］のトランジスタＴｒ１２に流れる電流ＩＭＵ［１，１］，１は、次の式で表すことができる。
【０１１６】
ＩＭＵ［１，１］，１＝ｋ（ＶＰＲ−ＶＷ［１，１］＋ＶＸ［１］−Ｖｔｈ）２          （Ｅ７）
【０１１７】
すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＷＸ［１］からメモリセルＭＵ［１，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＵ［１，１］＝ＩＭＵ［１，１］，１−ＩＭＵ［１，１］，０増加する。
【０１１８】
また、時刻Ｔ０５−Ｔ０６において、配線ＷＸｒｅｆからメモリセルＭＵｒｅｆ［１］のトランジスタＴｒ１２に流れる電流ＩＭＵｒｅｆ［１］，１は、次の式で表すことができる。
【０１１９】
ＩＭＵｒｅｆ［１］，１＝ｋ（ＶＰＲ＋ＶＸ［１］−Ｖｔｈ）２          （Ｅ８）
【０１２０】
すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＷＸｒｅｆからメモリセルＭＵｒｅｆ［１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＵｒｅｆ［１］＝ＩＭＵｒｅｆ［１］，１−ＩＭＵｒｅｆ［１］，０増加する。
【０１２１】
また、配線ＷＸ［１］及び配線ＷＸｒｅｆに流れる電流について考える。配線ＷＸｒｅｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＷＸｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＵｒｅｆ［１］、［２］へ排出される。配線ＷＸｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，１とすると、次の式が成り立つ。
【０１２２】
ＩＣｒｅｆ−ＩＣＭ，１＝ＩＭＵｒｅｆ［１］，１＋ＩＭＵｒｅｆ［２］，０          （Ｅ９）
【０１２３】
配線ＷＸ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＷＸ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＵ［１，１］、［２，１］へ排出される。さらに、配線ＷＸ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線ＷＸ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，１とすると、次の式が成り立つ。
【０１２４】
ＩＣ−ＩＣＭ，１＝ＩＭＵ［１，１］，１＋ＩＭＵ［２，１］，１＋Ｉα，１          （Ｅ１０）
【０１２５】
そして、式（Ｅ１）乃至式（Ｅ１０）から、電流Ｉα，０と電流Ｉα，１の差（差分電流ΔＩα）は次の式で表すことができる。
【０１２６】
ΔＩα＝Ｉα，０−Ｉα，１＝２ｋＶＷ［１，１］ＶＸ［１］          （Ｅ１１）
【０１２７】
このように、差分電流ΔＩαは、電位ＶＷ［１，１］とＶＸ［１］の積に応じた値となる。
【０１２８】
その後、時刻Ｔ０６−Ｔ０７において、配線ＲＷ［１］の電位は接地電位となり、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位は時刻Ｔ０４−Ｔ０５と同様になる。
【０１２９】
次に、時刻Ｔ０７−Ｔ０８において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１］大きい電位となり、配線ＲＷ［２］の電位が基準電位よりもＶＸ［２］大きい電位が供給される。これにより、メモリセルＭＵ［１，１］、及びメモリセルＭＵｒｅｆ［１］のそれぞれの容量素子Ｃ１１に電位ＶＸ［１］が供給され、容量結合によりノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位がそれぞれＶＸ［１］上昇する。また、メモリセルＭＵ［２，１］、及びメモリセルＭＵｒｅｆ［２］のそれぞれの容量素子Ｃ１１に電位ＶＸ［２］が供給され、容量結合によりノードＮＭ［２，１］及びノードＮＭｒｅｆ［２］の電位がそれぞれＶＸ［２］上昇する。
【０１３０】
ここで、時刻Ｔ０７−Ｔ０８において、配線ＷＸ［１］からメモリセルＭＵ［２，１］のトランジスタＴｒ１２に流れる電流ＩＭＵ［２，１］，１は、次の式で表すことができる。
【０１３１】
ＩＭＵ［２，１］，１＝ｋ（ＶＰＲ−ＶＷ［２，１］＋ＶＸ［２］−Ｖｔｈ）２          （Ｅ１２）
【０１３２】
すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＷＸ［１］からメモリセルＭＵ［２，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＵ［２，１］＝ＩＭＵ［２，１］，１−ＩＭＵ［２，１］，０増加する。
【０１３３】
また、時刻Ｔ０５−Ｔ０６において、配線ＷＸｒｅｆからメモリセルＭＵｒｅｆ［２］のトランジスタＴｒ１２に流れる電流ＩＭＵｒｅｆ［２］，１は、次の式で表すことができる。
【０１３４】
ＩＭＵｒｅｆ［２］，１＝ｋ（ＶＰＲ＋ＶＸ［２］−Ｖｔｈ）２          （Ｅ１３）
【０１３５】
すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＷＸｒｅｆからメモリセルＭＵｒｅｆ［２］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＵｒｅｆ［２］＝ＩＭＵｒｅｆ［２］，１−ＩＭＵｒｅｆ［２］，０増加する。
【０１３６】
また、配線ＷＸ［１］及び配線ＷＸｒｅｆに流れる電流について考える。配線ＷＸｒｅｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＷＸｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＵｒｅｆ［１］、［２］へ排出される。配線ＷＸｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，２とすると、次の式が成り立つ。
【０１３７】
ＩＣｒｅｆ−ＩＣＭ，２＝ＩＭＵｒｅｆ［１］，１＋ＩＭＵｒｅｆ［２］，１          （Ｅ１４）
【０１３８】
配線ＷＸ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＷＸ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＵ［１，１］、［２，１］へ排出される。さらに、配線ＷＸ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線ＷＸ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，２とすると、次の式が成り立つ。
【０１３９】
ＩＣ−ＩＣＭ，２＝ＩＭＵ［１，１］，１＋ＩＭＵ［２，１］，１＋Ｉα，２          （Ｅ１５）
【０１４０】
そして、式（Ｅ１）乃至式（Ｅ８）、及び、式（Ｅ１２）乃至式（Ｅ１５）から、電流Ｉα，０と電流Ｉα，２の差（差分電流ΔＩα）は次の式で表すことができる。
【０１４１】
ΔＩα＝Ｉα，０−Ｉα，２＝２ｋ（ＶＷ［１，１］ＶＸ［１］＋ＶＷ［２，１］ＶＸ［２］）          （Ｅ１６）
【０１４２】
このように、差分電流ΔＩαは、電位ＶＷ［１，１］と電位ＶＸ［１］の積と、電位ＶＷ［２，１］と電位ＶＸ［２］の積と、を足し合わせた結果に応じた値となる。
【０１４３】
その後、時刻Ｔ０８−Ｔ０９において、配線ＲＷ［１］、［２］の電位は接地電位となり、ノードＮＭ［１，１］、［２，１］及びノードＮＭｒｅｆ［１］、［２］の電位は時刻Ｔ０４−Ｔ０５と同様になる。
【０１４４】
式（Ｅ９）及び式（Ｅ１６）に示されるように、オフセット回路ＯＦＳＴに入力される差分電流ΔＩαは、第１のデータ（重み）に対応する電位ＶＸと、第２のデータ（入力データ）に対応する電位ＶＷの積を足し合わせた結果に応じた値となる。すなわち、差分電流ΔＩαをオフセット回路ＯＦＳＴで計測することにより、第１のデータと第２のデータの積和演算の結果を得ることができる。
【０１４５】
なお、上記では特にメモリセルＭＵ［１，１］、［２，１］及びメモリセルＭＵｒｅｆ［１］、［２］に着目したが、メモリセルＭＵ及びメモリセルＭＵｒｅｆの数は任意に設定することができる。メモリセルＭＵ及びメモリセルＭＵｒｅｆの行数ｍを任意の数とした場合の差分電流ΔＩαは、次の式で表すことができる。
【０１４６】
ΔＩα＝２ｋΣｉＶＷ［ｉ，１］ＶＸ［ｉ］          （Ｅ１７）
【０１４７】
また、メモリセルＭＵ及びメモリセルＭＵｒｅｆの列数ｎを増やすことにより、並列して実行される積和演算の数を増やすことができる。
【０１４８】
以上のように、演算回路ＡＣを用いることにより、第１のデータと第２のデータの積和演算を行うことができる。
【０１４９】
演算回路ＡＣをニューラルネットワークにおける演算に用いる場合、メモリセルＭＵの行数ｍは一のニューロンに供給される入力データの数に対応させ、メモリセルＭＵの列数ｎはニューロンの数に対応させることができる。例えば、図２（Ａ）に示す中間層ＨＬにおいて演算回路ＡＣを用いた積和演算を行う場合を考える。このとき、メモリセルＭＵの行数ｍは、入力層ＩＬから供給される入力データの数（入力層ＩＬのニューロンの数）に設定し、メモリセルＭＵの列数ｎは、中間層ＨＬのニューロンの数に設定することができる。
【０１５０】
なお、演算回路ＡＣを適用するニューラルネットワークの構造は特に限定されない。例えば演算回路ＡＣは、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、オートエンコーダ、ボルツマンマシン（制限ボルツマンマシンを含む）などに用いることもできる。
【０１５１】
＜集積回路の構成例３＞
図３では集積回路１０が演算回路ＡＣ［１］、［２］を有する構成例について説明したが、演算回路ＡＣの数はこれに限定されず、自由に設定することができる。図１０に、６個の演算回路ＡＣを有する集積回路１０の構成例を示す。
【０１５２】
集積回路１０は、演算回路ＡＣ［１］乃至［６］を用いて、入力層ＩＬ、５層の中間層ＨＬ、及び出力層ＯＬによって構成される、７層のニューラルネットワークの演算を行うことができる。演算回路ＡＣ［１］乃至［５］は中間層ＨＬの演算を行う機能を有し、演算回路［６］は出力層ＯＬの演算を行う機能を有する。
【０１５３】
また、図１０に示すように、増幅回路［１］乃至［５］を、階層出力回路ＯＵ及びセルアレイＣＡと隣接する位置に設けることにより、データの送受信が行われる演算回路ＡＣを近接させ、配線の配置を簡略化することができる。
【０１５４】
なお、集積回路１０において、ソースドライバ及びゲートドライバは共有化されている。具体的には、ソースドライバは配線ＷＤを介して、演算回路ＡＣ［１］乃至［６］のセルアレイＣＡに選択信号を供給する機能を有する。また、ゲートドライバは配線ＷＷを介して、演算回路ＡＣ［１］乃至［６］のセルアレイＣＡに書き込み電位を供給する機能を有する。
【０１５５】
以上の通り、本発明の一態様に係る集積回路１０は、一の演算回路ＡＣから出力されたアナログデータまたは多値のデジタルデータが他の演算回路ＡＣに入力される構成を有することにより、ニューラルネットワークの演算を低消費電力又は高速に行うことができる。
【０１５６】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１５７】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した集積回路の応用例について説明する。
【０１５８】
上記実施の形態で説明した集積回路１０は、コンピュータに用いることができる。図１１に、コンピュータ５０の構成例を示す。コンピュータ５０は、処理部５１、記憶部５２、演算部５３、入力部５４、及び出力部５５を有する。処理部５１、記憶部５２、演算部５３、入力部５４、及び出力部５５は、伝送路５６と接続されており、これらの間の情報の送受信は、伝送路５６を介して行うことができる。
【０１５９】
処理部５１は、記憶部５２、演算部５３、又は入力部５４などから供給された情報を用いて演算を行う機能を有する。処理部５１による演算の結果は、記憶部５２、演算部５３、又は出力部５５などに供給される。処理部５１は、記憶部５２に格納されたプログラムを実行することで、各種のデータ処理及びプログラム制御を行うことができる。
【０１６０】
処理部５１は、例えば、中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）によって構成することができる。また、処理部１０３は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等のマイクロプロセッサによって構成することもできる。マイクロプロセッサは、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＦＰＡＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｎａｌｏｇ  Ａｒｒａｙ）等のＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）によって構成されていてもよい。
【０１６１】
記憶部５２は、処理部５１による演算に用いられるデータや、処理部５１によって実行されるプログラムなどを記憶する機能を有する。記憶部５２は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの記憶装置によって構成することができる。
【０１６２】
演算部５３は、所定の演算を行う機能を有する。処理部５１は、所定の処理を演算部５３に実行させることができる。つまり、演算部５３は、処理部５１によって行われる処理の一部を、処理部５１に代わって実行することができる。演算部５３による演算の結果は、処理部５１、記憶部５２、又は出力部５５などに供給される。
【０１６３】
演算部５３には、上記実施の形態で説明した集積回路１０を設けることができる。これにより、演算部５３にニューラルネットワークを用いた演算を行う機能を搭載することができる。
【０１６４】
入力部５４は、コンピュータ５０の外部から入力された情報を、処理部５１、記憶部５２、又は演算部５３などに供給する機能を有する。出力部５５は、処理部５１による処理の結果、記憶部５２に格納された情報、又は演算部５３による演算の結果などを、コンピュータ５０の外部に出力する機能を有する。
【０１６５】
このように、コンピュータ５０に集積回路１０を搭載することにより、ニューラルネットワークの演算が可能なコンピュータを構成することができる。
【０１６６】
なお、ここでは集積回路１０をコンピュータに内蔵する例について説明したが、集積回路１０の応用例はこれに限られない。例えば、集積回路１０を表示装置の画像処理回路に用いることにより、ニューラルネットワークを用いた画像処理を行うことができる。
【０１６７】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１６８】
（実施の形態３）
【０１６９】
本実施の形態では、上記実施の形態で説明した集積回路に用いることが可能な半導体装置、及び当該半導体装置に用いることが可能なｏｘトランジスタの構成例について説明する。
【０１７０】
＜半導体装置の構成例＞
図１２に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。図１３（Ａ）はトランジスタ２００のチャネル長方向の断面図であり、図１３（Ｂ）はトランジスタ２００のチャネル幅方向の断面図であり、図１３（Ｃ）はトランジスタ３００のチャネル幅方向の断面図である。
【０１７１】
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、半導体装置の消費電力を十分に低減することができる。
【０１７２】
図１２に示す半導体装置において、配線１００１はトランジスタ３００のソースおよびドレインの一方と接続され、配線１００２はトランジスタ３００のソースおよびドレインの他方と接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と接続され、配線１００４はトランジスタ２００のトップゲートと接続され、配線１００６はトランジスタ２００のボトムゲートと接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と接続され、配線１００５は容量素子１００の電極の他方と接続されている。
【０１７３】
ここで、実施の形態２に示すｏｘメモリに、本実施の形態に示す半導体装置を用いる場合、トランジスタＭ３はトランジスタ３００に、トランジスタＭ２はトランジスタ２００に、容量素子ＣＢは容量素子１００に対応する。また、配線ＳＬは、配線１００１に、配線ＲＷＸは、配線１００２に、配線ＷＢＬは、配線１００３に、配線ＷＯＬは、配線１００４に、配線ＣＡＬは、配線１００５に、配線ＢＧＬは、配線１００６に対応する。
【０１７４】
また、実施の形態３に示す演算回路に、本実施の形態に示す半導体装置を用いる場合、トランジスタＴｒ１２はトランジスタ３００に、トランジスタＴｒ１１はトランジスタ２００に、容量素子ＣＰは容量素子１００に対応する。また、配線ＶＲ０は、配線１００１に、配線ＷＸは、配線１００２に、配線ＷＤは、配線１００３に、配線ＷＷは、配線１００４に、配線ＣＬは、配線１００５に対応する。
【０１７５】
また、ｏｘメモリと演算回路の両方に、本実施の形態に示す半導体装置を用いる場合、トランジスタＭ３とトランジスタＴｒ１２、トランジスタＭ２とトランジスタＴｒ１１、容量素子ＣＢと容量素子ＣＰは、それぞれ同一工程で形成することができる。これにより、製造工程を簡略化し、コストを削減することができる。
【０１７６】
本発明の一態様の半導体装置は、図１２に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
【０１７７】
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０１７８】
トランジスタ３００は、図１３（Ｃ）に示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
【０１７９】
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０１８０】
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０１８１】
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０１８２】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０１８３】
なお、導電体の材料により、仕事関数を定めることで、トランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０１８４】
なお、図１２に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ２００と同様に、トランジスタ３００に酸化物半導体を用いる構成にしてもよい。
【０１８５】
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０１８６】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０１８７】
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０１８８】
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０１８９】
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０１９０】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍ／ｃｍ２以下であればよい。
【０１９１】
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１９２】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。また、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０１９３】
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０１９４】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１２において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０１９５】
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０１９６】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０１９７】
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図１２において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ、または配線として機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０１９８】
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０１９９】
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１２において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ、または配線として機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２００】
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２０１】
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１２において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ、または配線として機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２０２】
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２０３】
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
【０２０４】
絶縁体３８４上には絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０２０５】
例えば、絶縁体２１０、および絶縁体２１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
【０２０６】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２０７】
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２０８】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０２０９】
また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２１０】
また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、およびトランジスタ２００を構成する導電体（導電体２０３）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２１１】
特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２１２】
絶縁体２１６の上方には、トランジスタ２００が設けられている。
【０２１３】
図１３（Ａ）、（Ｂ）に示すように、トランジスタ２００は、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０３と、絶縁体２１６と導電体２０３の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂ上に、互いに離して配置された導電体２４２ａ、および導電体２４２ｂと、導電体２４２ａおよび導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に重畳して開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、および絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、および絶縁体２８０と、絶縁体２５０と、の間に配置された酸化物２３０ｃと、を有する。また、図１３（Ａ）、（Ｂ）に示すように、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、および導電体２４２ｂと、絶縁体２８０の間に絶縁体２４４が配置されることが好ましい。また、図１３（Ａ）、（Ｂ）に示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。また、図１３（Ａ）、（Ｂ）に示すように、絶縁体２８０、導電体２６０、および絶縁体２５０の上に絶縁体２７４が配置されることが好ましい。
【０２１４】
なお、以下において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃをまとめて酸化物２３０という場合がある。また、導電体２４２ａおよび導電体２４２ｂをまとめて導電体２４２という場合がある。
【０２１５】
なお、トランジスタ２００では、チャネルが形成される領域と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００では、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１２、図１３（Ａ）（Ｂ）に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０２１６】
ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、および導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。導電体２６０、導電体２４２ａおよび導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
【０２１７】
さらに、導電体２６０が、導電体２４２ａと導電体２４２ｂの間の領域に自己整合的に形成されるので、導電体２６０は、導電体２４２ａまたは導電体２４２ｂと重畳する領域を有さない。これにより、導電体２６０と導電体２４２ａおよび導電体２４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ２００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
【０２１８】
導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０３は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０３に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のＶｔｈを制御することができる。特に、導電体２０３に負の電位を印加することにより、トランジスタ２００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０３に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０２１９】
導電体２０３は、酸化物２３０、および導電体２６０と、重なるように配置する。これにより、導電体２６０、および導電体２０３に電位を印加した場合、導電体２６０から生じる電界と、導電体２０３から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０２２０】
また、導電体２０３は、導電体２１８と同様の構成であり、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体２０３ａが形成され、さらに内側に導電体２０３ｂが形成されている。
【０２２１】
絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２５０は、ゲート絶縁体としての機能を有する。
【０２２２】
ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
【０２２３】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０２２４】
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。
【０２２５】
絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素は、絶縁体２２０側へ拡散することがなく、好ましい。また、導電体２０３が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
【０２２６】
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０２２７】
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
【０２２８】
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２２９】
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ−ｋ材料の絶縁体と絶縁体２２０とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０２３０】
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０２３１】
トランジスタ２００は、チャネル形成領域を含む酸化物２３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０２３２】
酸化物２３０においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２３３】
酸化物２３０は、酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
【０２３４】
なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
【０２３５】
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
【０２３６】
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２３７】
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２３８】
このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流を得られる。
【０２３９】
酸化物２３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
【０２４０】
また、図１３（Ａ）に示すように、酸化物２３０の、導電体２４２との界面とその近傍には、低抵抗領域として、領域２４３（領域２４３ａ、および領域２４３ｂ）が形成される場合がある。このとき、領域２４３ａはソース領域またはドレイン領域の一方として機能し、領域２４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域２４３ａと領域２４３ｂに挟まれる領域にチャネル形成領域が形成される。
【０２４１】
酸化物２３０と接するように上記導電体２４２を設けることで、領域２４３の酸素濃度が低減する場合がある。また、領域２４３に導電体２４２に含まれる金属と、酸化物２３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域２４３のキャリア密度が増加し、領域２４３は、低抵抗領域となる。
【０２４２】
絶縁体２４４は、導電体２４２を覆うように設けられ、導電体２４２の酸化を抑制する。このとき、絶縁体２４４は、酸化物２３０の側面を覆い、絶縁体２２４と接するように設けられてもよい。
【０２４３】
絶縁体２４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２４４】
特に、絶縁体２４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、導電体２４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体２４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２４５】
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの内側（上面および側面）接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０２４６】
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０２４７】
加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物２３０ｃを通じて、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０２４８】
また、絶縁体２５０が有する過剰酸素を、効率的に酸化物２３０へ供給するために、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体２４４に用いることができる材料を用いればよい。
【０２４９】
第１のゲート電極として機能する導電体２６０は、図１３（Ａ）、（Ｂ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
【０２５０】
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
【０２５１】
また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
【０２５２】
絶縁体２８０は、絶縁体２４４を介して、導電体２４２上に設けられる。絶縁体２８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【０２５３】
絶縁体２８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体２８０を、酸化物２３０ｃと接して設けることで、絶縁体２８０中の酸素を、酸化物２３０ｃを通じて、酸化物２３０の領域２３４へと効率良く供給することができる。なお、絶縁体２８０中の水または水素などの不純物濃度が低減されていることが好ましい。
【０２５４】
絶縁体２８０の開口は、導電体２４２ａと導電体２４２ｂの間の領域に重畳して形成される。これにより、導電体２６０は、絶縁体２８０の開口、および導電体２４２ａと導電体２４２ｂに挟まれた領域に、埋め込まれるように形成される。
【０２５５】
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体２６０の導電性が下がらないようにする必要がある。そのために導電体２６０の膜厚を大きくすると、導電体２６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体２６０を絶縁体２８０の開口に埋め込むように設けるため、導電体２６０をアスペクト比の高い形状にしても、工程中に導電体２６０を倒壊させることなく、形成することができる。
【０２５６】
絶縁体２７４は、絶縁体２８０の上面、導電体２６０の上面、および絶縁体２５０の上面に接して設けられることが好ましい。絶縁体２７４をスパッタリング法で成膜することで、絶縁体２５０および絶縁体２８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物２３０中に酸素を供給することができる。
【０２５７】
例えば、絶縁体２７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２５８】
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
【０２５９】
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０２６０】
また、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２４４に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。導電体２４０ａおよび導電体２４０ｂは、後述する導電体２４６および導電体２４８と同様の構成である。
【０２６１】
絶縁体２８１上には、絶縁体２８２が設けられている。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２６２】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０２６３】
また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２６４】
また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２４４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体２８２、および絶縁体２８６には、導電体２４６、および導電体２４８等が埋め込まれている。
【０２６５】
導電体２４６、および導電体２４８は、容量素子１００、トランジスタ２００、またはトランジスタ３００と接続するプラグ、または配線として機能を有する。導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２６６】
続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０と、導電体１２０、絶縁体１３０とを有する。
【０２６７】
また、導電体２４６、および導電体２４８上に、導電体１１２を設けてもよい。導電体１１２は、トランジスタ２００と接続するプラグ、または配線としての機能を有する。導電体１１０は、容量素子１００の電極としての機能を有する。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
【０２６８】
導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２６９】
図１２では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０２７０】
絶縁体１３０を介して、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０２７１】
導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２７２】
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
【０２７３】
＜トランジスタの電気特性＞
次に、ｏｘトランジスタの電気特性について説明する。以下では一例として、第１のゲート及び第２のゲートを有するトランジスタについて説明する。第１のゲート及び第２のゲートを有するトランジスタは、第１のゲートと第２のゲートに異なる電位を印加することで、閾値電圧を制御することができる。例えば、第２のゲートに負の電位を印加することにより、トランジスタの閾値電圧を０Ｖより大きくし、オフ電流を低減することができる。つまり、第２のゲートに負の電位を印加することにより、第１の電極に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０２７４】
また、酸化物半導体は、水素などの不純物が添加されると、キャリア密度が増加する場合がある。例えば、酸化物半導体は、水素が添加されると、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、水素などの不純物が添加された酸化物半導体は、ｎ型となり、低抵抗化される。
【０２７５】
したがって、酸化物半導体を選択的に低抵抗化することができる。つまり、酸化物半導体に、キャリア密度が低く、チャネル形成領域として機能する半導体として機能する領域と、キャリア密度が高く、ソース領域、またはドレイン領域として機能する低抵抗化した領域と、を設けることができる。
【０２７６】
（実施の形態４）
本実施の形態では、上記の実施の形態で説明したｏｘトランジスタに用いることができる金属酸化物の構成について説明する。
【０２７７】
＜金属酸化物の構成＞
明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０２７８】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２７９】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０２８０】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０２８１】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０２８２】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２８３】
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２８４】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０２８５】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０２８６】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０２８７】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ｏｘトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
【０２８８】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２８９】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０２９０】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０２９１】
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【０２９２】
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０２９３】
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０２９４】
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０２９５】
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０２９６】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２９７】
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
【０２９８】
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２９９】
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０３００】
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３０１】
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０３０２】
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０３０３】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３０４】
（実施の形態５）
本実施の形態では、上記実施の形態で説明した集積回路を適用することができる電子機器等について説明する。
【０３０５】
＜電子機器・システム＞
本発明の一態様に係るＧＰＵ又はコンピュータは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る集積回路又はコンピュータを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
【０３０６】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０３０７】
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０３０８】
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図１４に、電子機器の例を示す。
【０３０９】
［携帯電話］
【０３１０】
図１４（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
【０３１１】
情報端末５５００は、本発明の一態様のコンピュータを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５５１１に表示するアプリケーション、表示部５５１１に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５５１１に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
【０３１２】
［情報端末１］
図１４（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
【０３１３】
デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様のコンピュータを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末５３００を用いることで、新規の人工知能の開発を行うことができる。
【０３１４】
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図１４（Ａ）、（Ｂ）に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
【０３１５】
［電化製品］
図１４（Ｃ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
【０３１６】
電気冷凍冷蔵庫５８００に本発明の一態様のコンピュータを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
【０３１７】
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
【０３１８】
［ゲーム機］
【０３１９】
図１４（Ｄ）は、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
【０３２０】
携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はコンピュータを適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
【０３２１】
更に、携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はコンピュータを適用することによって、人工知能を有する携帯ゲーム機５２００を実現することができる。
【０３２２】
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５２００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
【０３２３】
また、携帯ゲーム機５２００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
【０３２４】
図１４（Ｄ）では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のＧＰＵ又はコンピュータを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵ又はコンピュータを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
【０３２５】
［移動体］
本発明の一態様のＧＰＵ又はコンピュータは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
【０３２６】
図１４（Ｅ１）は移動体の一例である自動車５７００を示し、図１４（Ｅ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図１４（Ｅ１）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
【０３２７】
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
【０３２８】
表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
【０３２９】
本発明の一態様のＧＰＵ又はコンピュータは人工知能の構成要素として適用できるため、例えば、当該コンピュータを自動車５７００の自動運転システムに用いることができる。また、当該コンピュータを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
【０３３０】
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のコンピュータを適用して、人工知能を利用したシステムを付与することができる。
【０３３１】
［放送システム］
本発明の一態様のＧＰＵ又はコンピュータは、放送システムに適用することができる。
【０３３２】
図１４（Ｆ）は、放送システムにおけるデータ伝送を模式的に示している。具体的には、図１４（Ｆ）は、放送局５６８０から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６００に届くまでの経路を示している。ＴＶ５６００は、受信装置を備え（図示しない。）、アンテナ５６５０で受信された放送信号は、当該受信装置を介して、ＴＶ５６００に送信される。
【０３３３】
図１４（Ｆ）では、アンテナ５６５０は、ＵＨＦ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）アンテナを図示しているが、アンテナ５６５０としては、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなども適用できる。
【０３３４】
電波５６７５Ａ、電波５６７５Ｂは地上波放送用の放送信号であり、電波塔５６７０は受信した電波５６７５Ａを増幅して、電波５６７５Ｂの送信を行う。各家庭では、アンテナ５６５０で電波５６７５Ｂを受信することで、ＴＶ５６００で地上波ＴＶ放送を視聴することができる。なお、放送システムは、図１４（Ｆ）に示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
【０３３５】
上述した放送システムは、本発明の一態様のコンピュータを適用して、人工知能を利用した放送システムとしてもよい。放送局５６８０から各家庭のＴＶ５６００に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ５６５０が当該放送データを受信したとき、ＴＶ５６００に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いＴＶ５６００で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
【０３３６】
上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン（ＵＨＤＴＶ：４Ｋ、８Ｋ）放送に対して好適である。
【０３３７】
また、ＴＶ５６００側における人工知能の応用として、例えば、ＴＶ５６００に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
【０３３８】
＜並列計算機＞
本発明の一態様のコンピュータを複数用いてクラスターを組むことで、並列計算機を構成することができる。
【０３３９】
図１５（Ａ）には、大型の並列計算機５４００が図示されている。並列計算機５４００には、ラック５４１０にラックマウント型の計算機５４２０が複数格納されている。
【０３４０】
計算機５４２０は、例えば、図１５（Ｂ）に示す斜視図の構成とすることができる。図１５（Ｂ）において、計算機５４２０は、マザーボード５４３０を有し、マザーボードは、複数のスロット５４３１、複数の接続端子５４３２、複数の接続端子５４３３を有する。スロット５４３１には、ＰＣカード５４２１が挿されている。加えて、ＰＣカード５４２１は、接続端子５４２３、接続端子５４２４、接続端子５４２５を有し、それぞれ、マザーボード５４３０に接続されている。
【０３４１】
ＰＣカード５４２１は、実施の形態１で説明した、ＣＰＵ、ＧＰＵ、記憶装置などを備えた処理ボードである。例えば、図１５（Ｃ）では、ＰＣカード５４２１が、ボード５４２２を有し、ボード５４２２が、接続端子５４２３、接続端子５４２４、接続端子５４２５と、チップ５４２６と、チップ５４２７と、接続端子５４２８と、を有する構成を示している。なお、図１５（Ｃ）には、チップ５４２６、及びチップ５４２７以外のチップを図示しているが、それらのチップについては、以下に記載するチップ５４２６、及びチップ５４２７の説明を参酌する。
【０３４２】
接続端子５４２８は、マザーボード５４３０のスロット５４３１に挿すことができる形状を有しており、接続端子５４２８は、ＰＣカード５４２１とマザーボード５４３０とを接続するためのインターフェースとして機能する。接続端子５４２８の規格としては、例えば、ＰＣＩｅなどが挙げられる。
【０３４３】
接続端子５４２３、接続端子５４２４、接続端子５４２５は、例えば、ＰＣカード５４２１に対して電力供給、信号入力などを行うためのインターフェースとすることができる。また、例えば、ＰＣカード５４２１によって計算された信号の出力などを行うためのインターフェースとすることができる。接続端子５４２３、接続端子５４２４、接続端子５４２５のそれぞれの規格としては、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）などが挙げられる。また、接続端子５４２３、接続端子５４２４、接続端子５４２５から映像信号を出力する場合、それぞれの規格としては、ＨＤＭＩ（登録商標）などが挙げられる。
【０３４４】
チップ５４２６は、信号の入出力を行う端子（図示しない。）を有しており、当該端子をＰＣカード５４２１が備えるソケット（図示しない。）に対して差し込むことで、チップ５４２６とＰＣカード５４２１とを電気的に接続することができる。チップ５４２６としては、例えば、上記実施の形態で説明したＧＰＵとすることができる。
【０３４５】
チップ５４２７は、複数の端子を有しており、当該端子をＰＣカード５４２１が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、チップ５４２７とＰＣカード５４２１とを電気的に接続することができる。チップ５４２７としては、例えば、記憶装置、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＣＰＵなどが挙げられる。
【０３４６】
本発明の一態様のコンピュータを、図１５（Ａ）に示す並列計算機５４００の計算機５４２０に適用することで、例えば、人工知能の学習、及び推論に必要な大規模の計算を行うことができる。
【０３４７】
＜サーバ、及びサーバを含むシステム＞
本発明の一態様のコンピュータは、例えば、ネットワーク上で機能するサーバに適用することができる。また、これにより当該サーバを含むシステムを構成することができる。
【０３４８】
図１６（Ａ）は、一例として、本発明の一態様のコンピュータを適用したサーバ５１００と、上記で説明した情報端末５５００、及びデスクトップ型情報端末５３００と、の間で通信を行う様子を模式的に示している。なお、図１６（Ａ）では、通信を行う様子として、通信５１１０を図示している。
【０３４９】
このような形態を構成することにより、ユーザは、情報端末５５００、デスクトップ型情報端末５３００などからサーバ５１００に対してアクセスすることができる。そして、ユーザは、インターネットを介した通信５１１０によって、サーバ５１００の管理者が提供するサービスを受けることができる。当該サービスとしては、例えば、電子メール、ＳＮＳ（Ｓｏｃｉａｌ  Ｎｅｔｗｏｒｋｉｎｇ  Ｓｅｒｖｉｃｅ）、オンラインソフトウェア、クラウドストレージ、ナビゲーションシステム、翻訳システム、インターネットゲーム、オンラインショッピング、株・為替・債権などの金融取引、公共施設・商業施設・宿泊施設・病院などの予約、インターネット番組・講演・講義などの動画の視聴などが挙げられる。
【０３５０】
特に、本発明の一態様のコンピュータをサーバ５１００に適用することによって、上述したサービスにおいて、人工知能を利用することができる場合がある。例えば、ナビゲーションシステムに人工知能を導入することによって、当該システムは、道路の混雑状況、電車の運行情報などに応じて臨機応変に目的地まで案内することができる場合がある。また、例えば、翻訳システムに人工知能を導入することによって、当該システムは、方言・スラングなど独特の言い回しを適切に翻訳することができる場合がある。また、例えば、病院などの予約のシステムに人工知能を利用することによって、当該システムは、ユーザの症状・怪我の度合いなどから判断して適切な病院・診察所などを紹介することができる場合がある。
【０３５１】
また、ユーザが人工知能の開発を行いたい場合、インターネットを介してサーバ５１００にアクセスして、サーバ５１００上で当該開発を行うことができる。これは、ユーザの手元にある情報端末５５００、デスクトップ型情報端末５３００などでは処理能力が足りない場合、情報端末５５００、デスクトップ型情報端末５３００などで開発環境を構築できない場合などに好適である。
【０３５２】
図１６（Ａ）では、サーバを含むシステムとして、情報端末とサーバ５１００とによって構成されるシステムの一例を示しているが、別の一例として、情報端末以外の電子機器とサーバ５１００とによって構成されるシステムであってもよい。つまり、電子機器をインターネットに接続したＩｏＴ（Ｉｎｔｅｒｎｅｔ  ｏｆ  Ｔｈｉｎｇｓ）の形態としてもよい。
【０３５３】
図１６（Ｂ）は、一例として、図１４で説明した電子機器（電気冷凍冷蔵庫５８００、携帯ゲーム機５２００、自動車５７００、ＴＶ５６００）とサーバ５１００との間で通信を行う様子を模式的に示している。なお、図１６（Ｂ）では、通信を行う様子として、通信５１１０を図示している。
【０３５４】
図１４で説明したそれぞれの電子機器に人工知能を適用する場合、図１６（Ｂ）に示すとおり、当該人工知能を動作するために必要な演算をサーバ５１００で実行することができる。例えば、演算に必要な入力データが、通信５１１０によって、それぞれの電子機器の一からサーバ５１００に送信されることで、サーバ５１００が有する人工知能によって当該入力データを基に出力データが算出され、当該出力データは通信５１１０によってサーバ５１００から電子機器の一に送信される。これにより、電子機器の一は、人工知能が出力したデータに基づいた動作を行うことができる。
【０３５５】
図１６（Ｂ）に示す電子機器は一例であり、図１６（Ｂ）に図示していない電子機器をサーバ５１００に接続して、上述と同様に、相互に通信を行う構成としてもよい。
【０３５６】
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
【０３５７】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【符号の説明】
【０３５８】
１０    集積回路
１１    ソースドライバ
１２    ゲートドライバ
１３    インプットバッファ
５０    コンピュータ
５１    処理部
５２    記憶部
５３    演算部
５４    入力部
５５    出力部
５６    伝送路
１００    容量素子
１０３    処理部
１１０    導電体
１１２    導電体
１２０    導電体
１３０    絶縁体
１５０    絶縁体
２００    トランジスタ
２０３    導電体
２０３ａ    導電体
２０３ｂ    導電体
２１０    絶縁体
２１２    絶縁体
２１４    絶縁体
２１６    絶縁体
２１８    導電体
２２０    絶縁体
２２２    絶縁体
２２４    絶縁体
２３０    酸化物
２３０ａ    酸化物
２３０ｂ    酸化物
２３０ｃ    酸化物
２３４    領域
２４０ａ    導電体
２４０ｂ    導電体
２４２    導電体
２４２ａ    導電体
２４２ｂ    導電体
２４３    領域
２４３ａ    領域
２４３ｂ    領域
２４４    絶縁体
２４６    導電体
２４８    導電体
２５０    絶縁体
２６０    導電体
２６０ａ    導電体
２６０ｂ    導電体
２７４    絶縁体
２８０    絶縁体
２８１    絶縁体
２８２    絶縁体
２８６    絶縁体
３００    トランジスタ
３１１    基板
３１３    半導体領域
３１４ａ    低抵抗領域
３１４ｂ    低抵抗領域
３１５    絶縁体
３１６    導電体
３２０    絶縁体
３２２    絶縁体
３２４    絶縁体
３２６    絶縁体
３２８    導電体
３３０    導電体
３５０    絶縁体
３５２    絶縁体
３５４    絶縁体
３５６    導電体
３６０    絶縁体
３６２    絶縁体
３６４    絶縁体
３６６    導電体
３７０    絶縁体
３７２    絶縁体
３７４    絶縁体
３７６    導電体
３８０    絶縁体
３８２    絶縁体
３８４    絶縁体
３８６    導電体
１００１    配線
１００２    配線
１００３    配線
１００４    配線
１００５    配線
１００６    配線
５１００    サーバ
５１１０    通信
５２００    携帯ゲーム機
５２０１    筐体
５２０２    表示部
５２０３    ボタン
５３００    デスクトップ型情報端末
５３０１    本体
５３０２    ディスプレイ
５３０３    キーボード
５４００    並列計算機
５４１０    ラック
５４２０    計算機
５４２１    ＰＣカード
５４２２    ボード
５４２３    接続端子
５４２４    接続端子
５４２５    接続端子
５４２６    チップ
５４２７    チップ
５４２８    接続端子
５４３０    マザーボード
５４３１    スロット
５４３２    接続端子
５４３３    接続端子
５５００    情報端末
５５１０    筐体
５５１１    表示部
５６００    ＴＶ
５６５０    アンテナ
５６７０    電波塔
５６７５Ａ    電波
５６７５Ｂ    電波
５６８０    放送局
５７００    自動車
５７０１    表示パネル
５７０２    表示パネル
５７０３    表示パネル
５７０４    表示パネル
５８００    電気冷凍冷蔵庫
５８０１    筐体
５８０２    冷蔵室用扉
５８０３    冷凍室用扉
【図１】
2019047046.tif 000003
【図２】
2019047046.tif 000004
【図３】
2019047046.tif 000005
【図４】
2019047046.tif 000006
【図５】
2019047046.tif 000007
【図６】
2019047046.tif 000008
【図７】
2019047046.tif 000009
【図８】
2019047046.tif 000010
【図９】
2019047046.tif 000011
【図１０】
2019047046.tif 000012
【図１１】
2019047046.tif 000013
【図１２】
2019047046.tif 000014
【図１３】
2019047046.tif 000015
【図１４】
2019047046.tif 000016
【図１５】
2019047046.tif 000017
【図１６】
2019047046.tif 000018