(57)【要約】【課題】インピーダンス不整合に起因する電力利得の改善を図る。【解決手段】入力信号を増幅して第１増幅信号を出力する第１電力増幅回路と、第１増幅信号を増幅して第２増幅信号を出力する第２電力増幅回路と、第１および第２電力増幅回路の間に接続された整合回路と、備え、整合回路は、第１および第２電力増幅回路の間に直列に接続された第１キャパシタと、第１キャパシタと第２電力増幅回路との間に直列に接続された第２キャパシタと、第１および第２キャパシタの間と接地との間に接続された第１インダクタと、第１電力増幅回路と第１キャパシタとの間に直列に接続された第２インダクタと、を備える。【選択図】図１
2019071540.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して第１増幅信号を出力する第１電力増幅回路と、
前記第１増幅信号を増幅して第２増幅信号を出力する第２電力増幅回路と、
前記第１および第２電力増幅回路の間に接続された整合回路と、
を備え、
前記整合回路は、
前記第１および第２電力増幅回路の間に直列に接続された第１キャパシタと、
前記第１キャパシタと前記第２電力増幅回路との間に直列に接続された第２キャパシタと、
前記第１および第２キャパシタの間と接地との間に接続された第１インダクタと、
前記第１電力増幅回路と前記第１キャパシタとの間に直列に接続された第２インダクタと、
を備える電力増幅モジュール。
【請求項２】
前記第１インダクタは、前記第１および第２キャパシタが形成されるチップの外部に形成される、
請求項１に記載の電力増幅モジュール。
【請求項３】
前記第２インダクタは、前記第１および第２キャパシタが形成されるチップの外部に形成される、
請求項１または２に記載の電力増幅モジュール。
【請求項４】
前記第１電力増幅回路と前記第２インダクタとの間と接地との間に接続された第３キャパシタをさらに備える、
請求項１から３のいずれか１項に記載の電力増幅モジュール。
【請求項５】
前記第２キャパシタと前記第２電力増幅回路との間と接地との間に接続された第４キャパシタをさらに備える、
請求項１から４のいずれか１項に記載の電力増幅モジュール。
【請求項６】
前記第１電力増幅回路と前記第２インダクタとの間と接地との間において、前記第３キャパシタと直列に接続された第３インダクタをさらに備える、
請求項４に記載の電力増幅モジュール。
【請求項７】
前記第２キャパシタと前記第２電力増幅回路との間と接地との間において、前記第４キャパシタと直列に接続された第４インダクタをさらに備える、
請求項５に記載の電力増幅モジュール。
【請求項８】
直列接続された第５キャパシタ及び第５インダクタをさらに備え、
前記第５キャパシタおよび前記第５インダクタが、前記第１および第２キャパシタの間と接地との間に接続される、
請求項１から７のいずれか１項に記載の電力増幅モジュール。
【請求項９】
前記第１電力増幅回路と前記第１キャパシタとの間に直列に接続された複数のインダクタと、前記複数のインダクタのうち隣り合うインダクタの間と接地との間に接続される少なくとも１つのキャパシタと、を有するフィルタ回路を備え、
前記第２インダクタは、前記複数のインダクタに含まれる、
請求項１から８のいずれか１項に記載の電力増幅モジュール。
【請求項１０】
前記第２インダクタのインダクタンスは、前記第１インダクタのインダクタンスよりも大きい、
請求項１から９のいずれか１項に記載の電力増幅モジュール。
【請求項１１】
前記入力信号の周波数が３．０ＧＨｚよりも大きい、
請求項１から１０のいずれか１項に記載の電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅モジュールに関する。
【背景技術】
【０００２】
携帯電話等の移動通信端末においては、基地局へ送信する信号の電力を増幅するために電力増幅回路（パワーアンプ）が用いられる。近年、携帯電話においては、高速なデータ通信の規格である、ＨＳＵＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｕｐｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）やＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）、ＬＴＥ−Ａｄｖａｎｃｅｄなどの変調方式が採用されてきている。このような通信規格では、通信速度を向上させるために、位相や振幅のずれを小さくすることが重要となる。すなわち、電力増幅回路に高い線形性が求められる。また、このような通信規格では、通信速度を向上させるために、信号の振幅が変化する範囲（ダイナミックレンジ）が広くなることが多い。そして、ダイナミックレンジが大きい場合においても線形性を高くするためには、高い電源電圧が必要となり、電力増幅回路における消費電力が大きくなる傾向にある。そこで、入力される変調信号の振幅レベルに応じて電力増幅回路の電源電圧を制御することによって電力の電力利得の向上を図る、エンベロープトラッキング方式の電力増幅モジュールが検討されている。
【０００３】
バッテリによって駆動する移動通信端末に用いられる電力増幅モジュールは、消費電力を低減させることが求められる一方で、通信方式に合わせて高い線形性の電力利得が求められる。例えば、文献１には、第１および第２の電力増幅回路の整合回路として、直列に接続された第１および第２のキャパシタと第１および第２のキャパシタの間と接地との間に接続されたインダクタと、を備えるエンベロープトラッキング方式の電力増幅モジュールが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５９５８４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、増幅する信号の周波数が高くなると、整合回路に必要とされるキャパシタおよびインダクタの素子値が小さくなる。このため、入力信号の周波数が高くなると、キャパシタおよびインダクタの素子値のばらつきによる整合回路の特性変動が大きくなる。従って、整合回路間のインピーダンス不整合が生じることで電力利得の低下を招くおそれがある。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、インピーダンス不整合に起因する電力利得の改善を図ることができる電力増幅モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る電力増幅モジュールは、入力信号を増幅して第１増幅信号を出力する第１電力増幅回路と、第１増幅信号を増幅して第２増幅信号を出力する第２電力増幅回路と、第１および第２電力増幅回路の間に接続された整合回路と、備え、整合回路は、第１および第２電力増幅回路の間に直列に接続された第１キャパシタと、第１キャパシタと第２電力増幅回路との間に直列に接続された第２キャパシタと、第１および第２キャパシタの間と接地との間に接続された第１インダクタと、第１電力増幅回路と第１キャパシタとの間に直列に接続された第２インダクタと、を備える。
【発明の効果】
【０００８】
本発明によれば、インピーダンス不整合に起因する電力利得の改善を図ることができる電力増幅モジュールを提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。
【図２】整合回路での挿入損失のシミュレーション結果を示すグラフである。
【図３】第２インダクタを備えない整合回路（Ｌ２無し整合回路）における増幅器の周波数特性の一例を示す図である。
【図４】第２インダクタを備える整合回路（Ｌ２有り整合回路）における増幅器の周波数特性の一例を示す図である。
【図５】第２実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。
【図６】第２実施形態にかかる電力増幅モジュールの他の回路構成を概略的に示すブロック図である。
【図７】第２実施形態にかかる電力増幅モジュールの他の回路構成を概略的に示すブロック図である。
【図８】第３実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。
【図９】第４実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。
【図１０】第４実施形態にかかる電力増幅モジュールの他の回路構成を概略的に示すブロック図である。
【図１１】第５実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。
【図１２】第５実施形態にかかる電力増幅モジュールの他の回路構成を概略的に示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら本発明の実施形態について説明する。但し、第２実施形態以降において、第１実施形態と同一または類似の構成要素は、第１実施形態と同一または類似の符号で表し、詳細な説明を適宜省略する。また、第２実施形態以降の実施形態において得られる効果について、第１実施形態と同様のものについては説明を適宜省略する。各実施形態の図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施形態に限定して解するべきではない。
【００１１】
＜第１実施形態＞
まず、図１を参照しつつ、本発明の第１実施形態に係る電力増幅モジュール１０の構成について説明する。図１は、第１実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。
【００１２】
電力増幅モジュール１０は、携帯電話などの移動通信端末において、送信信号の電力を基地局に送信するために必要なレベルまで増幅する高周波モジュールである。ここで、送信信号は、例えば、ＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等により所定の通信方式に応じて変調されたＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号である。
【００１３】
以下において、エンベロープトラッキング方式の電力増幅モジュール１０を例に挙げて説明するが、電力増幅モジュール１０はエンベロープトラッキング（ＥＴ）方式に限定されるものではない。例えば、電力増幅モジュール１０は、平均パワートラッキング（ＡＰＴ）方式であってもよい。
【００１４】
電力増幅モジュール１０は、電力増幅回路ＰＡ１（第１電力増幅回路）、電力増幅回路ＰＡ２（第２電力増幅回路）、および整合回路ＭＮを備えている。電力増幅回路ＰＡ１、電力増幅回路ＰＡ２、および整合回路ＭＮは、１チップのモノシリックマイクロ波集積回路（ＭＭＩＣ）チップに形成されている。但し、後述するように、電力増幅モジュール１０を構成する一部の素子がＭＭＩＣチップの外部に形成されてもよい。
【００１５】
電力増幅モジュール１０は、二段の増幅回路からなり、入力信号ＲＦINを増幅して、出力信号ＲＦOUTを出力する。電力増幅回路ＰＡ１，ＰＡ２は、バイポーラトランジスタ（例えばヘテロ接合バイポーラトランジスタ）を含んで構成され、入力される信号を増幅して出力する。電力増幅回路ＰＡ１，ＰＡ２は、例えば、エミッタ接地型増幅回路であり、コレクタに供給される電源電圧に基づいてベースに入力される信号を増幅する。
【００１６】
電力増幅回路ＰＡ１は、前段の増幅回路に相当する。電力増幅回路ＰＡ１は、所定レベルの電源電圧ＶCC（例えば、バッテリ電圧もしくはレギュレータ電圧）の供給を受けて、入力信号ＲＦINを増幅し、第１増幅信号を出力する。電力増幅回路ＰＡ２は、後段の増幅回路に相当する。電力増幅回路ＰＡ２は、入力信号ＲＦINの振幅レベルに応じたレベルに制御される電源電圧ＶREGの供給を受けて、第１増幅信号を増幅し、第２増幅信号を出力する。この第２増幅信号が出力信号ＲＦOUTに相当する。
【００１７】
整合回路ＭＮは、電力増幅回路ＰＡ１，ＰＡ２の間のインピーダンスを整合させるために設けられている。整合回路ＭＮは、電力増幅回路ＰＡ１，ＰＡ２の間に接続され、キャパシタＣ１（第１キャパシタ），Ｃ２（第２キャパシタ）、インダクタＬ１（第１インダクタ），Ｌ２（第２インダクタ）を備えている。キャパシタＣ１は、電力増幅回路ＰＡ１，ＰＡ２の間に直列に接続されている。キャパシタＣ２は、キャパシタＣ１と電力増幅回路ＰＡ２との間に直列に接続されている。インダクタＬ１は、キャパシタＣ１，Ｃ２の間と接地との間に接続されている。インダクタＬ２は、電力増幅回路ＰＡ１とキャパシタＣ１との間に直列に接続されている。インダクタＬ２によって整合回路ＭＮのインピーダンスを増大させることができるため、電力増幅モジュール１０をエンベロープトラッキング方式で動作させる場合に、ノイズを抑制することが期待できる。
【００１８】
インダクタＬ１，Ｌ２は、ＭＭＩＣチップに設けられる場合には、例えば、ＭＭＩＣチッの配線パターンによって形成される。後述する各実施形態において、同様にＭＭＩＣチップに設けられるインダクタは、ＭＭＩＣチップの配線パターンによって形成される。但し、各々のインダクタは、ＭＭＩＣチップの外部に搭載されるインダクタ素子によって形成されてもよい。また、各々のインダクタは、ＭＭＩＣチップと外部基板とを繋ぐボンディングワイヤによって形成されてもよく、外部基板の配線パターンによって形成されてもよい。
【００１９】
従来、整合回路ＭＮのキャパシタＣ１にインダクタＬ２を直列接続すると挿入損失（Ｉｎｓｅｒｔｉｏｎ  Ｌｏｓｓ）の増加が懸念されるため、キャパシタＣ１に対するインダクタＬ２の直列接続は検討されてこなかった。一方で、インダクタＬ２を有しない場合、整合回路ＭＮは、第１増幅信号の周波数が高くなると、インピーダンス整合のために、使用するキャパシタＣ１およびインダクタＬ１の素子値を小さくする必要がある。しかし、インダクタＬ１の素子値が小さいと、素子のばらつきによるインピーダンス変換の感度が高くなり、所望のインピーダンスに変換するのが困難になる。従って、インダクタＬ１の素子値が小さくかつ、ばらつきがあると、電力増幅回路ＰＡ１の出力と電力増幅回路ＰＡ２の入力でのインピーダンス整合が行えなくなり、整合回路の挿入損失が増加する。
【００２０】
本発明の実施形態に係る整合回路ＭＮでは、インダクタＬ２を備えることで、キャパシタＣ１およびインダクタＬ１の素子値を大きくすることができる。これによって、電力増幅モジュール１０は、インダクタＬ１およびキャパシタＣ１の素子値の変動に対するインピーダンス変換の感度を低減することができる。キャパシタＣ１、インダクタＬ１，Ｌ２それぞれの素子値の調整を検討した結果、高周波を増幅する場合には、インダクタＬ２をキャパシタＣ１に直列接続することによる挿入損失の増加よりも、インダクタＬ１の素子値の低減による挿入損失の増加の方が大きいことが判明した。つまり、インダクタＬ２を備えることによる挿入損失の増加よりも、インダクタＬ２を備えることによるインダクタＬ１の素子値の増大による挿入損失の低減の方が大きく、整合回路ＭＮ全体でみれば挿入損失を低減可能であることが明らかになった。以上のことから、整合回路ＭＮは、第１増幅信号の挿入損失を抑制しつつインピーダンス整合することができる。なお、一例として、インダクタＬ２の素子値（インダクタンス）は、インダクタＬ１の素子値（インダクタンス）よりも大きい。
【００２１】
次に図２〜図４を参照しつつ、インダクタＬ２を備える整合回路ＭＮの特性について説明する。なお、インダクタＬ２を備えない整合回路（Ｌ２無し整合回路）と比較しながら説明する。図２は、整合回路での挿入損失のシミュレーション結果を示すグラフである。図３は、第２インダクタを備えない整合回路（Ｌ２無し整合回路）における増幅器の周波数特性の一例を示す図である。図４は、第２インダクタを備える整合回路（Ｌ２有り整合回路）における増幅器の周波数特性の一例を示す図である。図２に示すグラフにおいて、横軸は入力信号の周波数、縦軸は整合回路での挿入損失である。図３及び図４に示すグラフにおいて、横軸は入力信号の周波数、縦軸はＳパラメータの｜Ｓ（１，１）｜および｜Ｓ（２，１）｜のデシベル表記である。
【００２２】
図２に示すように、インダクタＬ２を備えることによって、整合回路ＭＮは、３．０ＧＨｚよりも大きい周波数帯域（ウルトラハイバンド）において、挿入損失を低減することができる。また、図３および図４に示したグラフを比較すると、インダクタＬ２を備えない整合回路（Ｌ２無し整合回路）では、電力増幅器のＳパラメータの｜Ｓ（２，１）｜が２９ｄＢを超える利得を得る帯域幅がおおよそ２００ＭＨｚとなる。一方で、インダクタＬ２を有する整合回路ＭＮでは、Ｓパラメータ｜Ｓ（２，１）｜が２９ｄＢを超える利得を得る帯域幅がおおよそ１ＧＨｚとなり、Ｌ２無し整合回路に比べて広帯域化が可能であることがわかる。従って、整合回路ＭＮを備える電力増幅モジュール１０は、インダクタＬ２を備えない構成に比べて、広い周波数帯域において高い電力利得を得ることができる。加えてインダクタＬ２を備えることで、電力増幅回路ＰＡ１のコレクタに接続される電源がエンベロープトラッキング方式のレギュレータである場合、インダクタＬ２により、レギュレータから漏れるエンベロープ信号を電力増幅回路ＰＡ２に漏洩することを抑制させることができる。
【００２３】
＜第２実施形態＞
次に、図５〜図７を参照しつつ、本発明の第２実施形態に係る電力増幅モジュール２１，２２，２３の構成について説明する。図５は、第２実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。図６は、第２実施形態にかかる電力増幅モジュールの他の回路構成を概略的に示すブロック図である。図７は、第２実施形態にかかる電力増幅モジュールの他の回路構成を概略的に示すブロック図である。
【００２４】
電力増幅モジュール２１，２２，２３は、電力増幅回路ＰＡ１，ＰＡ２、および整合回路ＭＮを備える。また、電力増幅モジュール２１，２２，２３のそれぞれに備えられた整合回路ＭＮは、キャパシタＣ１，Ｃ２、およびインダクタＬ１，Ｌ２を有する。
【００２５】
図５に示すように、電力増幅モジュール２１は、インダクタＬ１がＭＭＩＣチップの外部に設けられている点で、第１実施形態に係る電力増幅モジュール１０と相違している。図６に示すように、電力増幅モジュール２２は、インダクタＬ２がＭＭＩＣチップの外部に設けられている点で、第１実施形態に係る電力増幅モジュール１０と相違している。図７に示すように、電力増幅モジュール２３は、インダクタＬ１，Ｌ２がＭＭＩＣチップの外部に設けられている点で、第１実施形態に係る電力増幅モジュール１０と相違している。
【００２６】
ＭＭＩＣチップの外部に設けられるインダクタは、ＭＭＩＣチップと外部基板とを電気的に接続するボンディングワイヤをインダクタとして使用したり、もしくは、外部基板の配線を利用したコイル、外部基板に別途実装されるインダクタ素子、などによって形成される。インダクタをＭＭＩＣチップの外部に設けることによって、第２実施形態に係る電力増幅モジュール２１，２２，２３は、第１実施形態に係る電力増幅モジュール１０よりもＭＭＩＣチップのチップサイズを低減することができる。
【００２７】
＜第３実施形態＞
次に、図８を参照しつつ、本発明の第３実施形態に係る電力増幅モジュール３１の構成について説明する。図８は、第３実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。
【００２８】
電力増幅モジュール３１は、電力増幅回路ＰＡ１，ＰＡ２、および整合回路ＭＮを備える。また、電力増幅モジュール３１に備えられた整合回路ＭＮは、第２キャパシタＣ１，Ｃ２、およびインダクタＬ１，Ｌ２を有する。
【００２９】
電力増幅モジュール３１は、整合回路ＭＮがキャパシタＣ３（第３キャパシタ），Ｃ４（第４キャパシタ）を有する点で、第１実施形態に係る電力増幅モジュール１０と相違している。キャパシタＣ３は、第１電力増幅回路ＰＡ１と第２インダクタＬ２との間と接地との間に接続されている。キャパシタＣ４は、第２キャパシタＣ２と第２電力増幅回路ＰＡ２との間と接地との間に接続されている。このように、インピーダンス整合を調整するためにキャパシタＣ３，Ｃ４を備えてもよい。
【００３０】
なお、キャパシタＣ３，Ｃ４は、一方が備えられ、他方が省略されてもよい。また、第２実施形態に係る電力増幅モジュール２１，２２，２３のように、整合回路ＭＮのインダクタＬ１，Ｌ２の少なくとも一方を、ＭＭＩＣチップの外部に設けてもよい。
【００３１】
＜第４実施形態＞
次に、図９および図１０を参照しつつ、本発明の第４実施形態に係る電力増幅モジュール４１，４２の構成について説明する。図９は、第４実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。図１０は、第４実施形態にかかる電力増幅モジュールの他の回路構成を概略的に示すブロック図である。
【００３２】
電力増幅モジュール４１，４２は、電力増幅回路ＰＡ１，ＰＡ２、および整合回路ＭＮを備える。また、電力増幅モジュール４１，４２のそれぞれに備えられた整合回路ＭＮは、キャパシタＣ１，Ｃ２、およびインダクタＬ１，Ｌ２を有する。
【００３３】
図９に示すように、電力増幅モジュール４１は、キャパシタＣ３（第３キャパシタ）およびインダクタＬ３（第３インダクタ）を有する点で、第１実施形態に係る電力増幅モジュール１０と相違している。図１０に示すように、電力増幅モジュール４２は、キャパシタＣ５（第５キャパシタ）およびインダクタＬ５（第５インダクタ）を有する点で、第１実施形態に係る電力増幅モジュール１０と相違している。
【００３４】
図９に示すように、キャパシタＣ３は、電力増幅回路ＰＡ１とインダクタＬ２との間と接地との間に接続されている。インダクタＬ３は、キャパシタＣ３と接地との間に直列に接続されている。キャパシタＣ３及びインダクタＬ３は、直列共振回路を構成し、第１電力増幅回路ＰＡ１から出力される第１増幅信号に含まれる高調波成分を減衰させる高調波終端回路として機能する。また、図１０に示すように、キャパシタＣ５は、キャパシタＣ１，Ｃ２との間と接地との間に接続されている。インダクタＬ５は、キャパシタＣ５と接地との間に直列に接続されている。キャパシタＣ５及びインダクタＬ５は、キャパシタＣ３及びインダクタＬ３と同様に高調波終端回路として機能する。これによれば、電力増幅回路ＰＡ１から出力される第１増幅信号に含まれる高調波成分を減衰させることができる。なお、キャパシタＣ３およびインダクタＬ３は、直列接続であれば接続の順番は特に限定されず、接地とインダクタＬ３との間にキャパシタＣ３が接続されてもよい。同様に、接地とインダクタＬ５との間にキャパシタＣ５が接続されてもよい。また図示を省略しているが、整合回路は、図８に示したキャパシタＣ４と直列に接続されるインダクタＬ４（第４インダクタ）を備えてもよい。このとき、キャパシタＣ４およびインダクタＬ４は、直列共振回路を構成し、高調波終端回路として機能する。
【００３５】
＜第５実施形態＞
次に、図１１および図１２を参照しつつ、本発明の第５実施形態に係る電力増幅モジュール５１，５２の構成について説明する。図１１は、第５実施形態にかかる電力増幅モジュールの回路構成を概略的に示すブロック図である。図１２は、第５実施形態にかかる電力増幅モジュールの他の回路構成を概略的に示すブロック図である。
【００３６】
電力増幅モジュール５１，５２は、電力増幅回路ＰＡ１，ＰＡ２、および整合回路ＭＮを備える。また、電力増幅モジュール５１，５２のそれぞれに備えられた整合回路ＭＮは、キャパシタＣ１，Ｃ２、およびインダクタＬ１を有する。
【００３７】
電力増幅モジュール５１，５２は、それぞれ、電力増幅回路ＰＡ１とキャパシタＣ１との間に、第２インダクタを含むローパスフィルタ（ＬＰＦ）回路が設けられている点で、第１実施形態に係る電力増幅モジュール１０と相違している。
【００３８】
図１１に示すように、電力増幅モジュール５１に設けられたＬＰＦは、電力増幅回路ＰＡ１とキャパシタＣ１との間に直列に接続されたインダクタＬ２１，Ｌ２２と、インダクタＬ２１，Ｌ２２の間と接地との間に接続されたキャパシタＣ２１からなる。インダクタＬ２１，Ｌ２２のいずれか１つが、第２インダクタに相当する。図１２に示すように、電力増幅モジュール５２に設けられたＬＰＦは、電力増幅回路ＰＡ１とキャパシタＣ１との間に直列に接続されたｎ個のインダクタＬ２１，Ｌ２２，…，Ｌ２ｎと、隣り合うインダクタの間と接地との間にそれぞれ接続されたｎ−１個のキャパシタＣ２１，Ｃ２２，…、およびインダクタＬ２ｎとキャパシタＣ１との間と接地との間に接続されたキャパシタＣ２ｎからなる。インダクタＬ２１，Ｌ２２，…，Ｌ２ｎのいずれか１つが、第２インダクタに相当する。一般的に、整合素子の数を多くすることにより、インピーダンス整合が可能な周波数帯域を増加させることができる。したがって、第５実施形態に係る整合回路ＭＮは、第１〜第４実施形態に係る整合回路ＭＮと比較して、より広帯域でインピーダンスを整合させることができる。
【００３９】
以上のように、本発明の一態様によれば、入力信号を増幅して第１増幅信号を出力する第１電力増幅回路と、第１増幅信号を増幅して第２増幅信号を出力する第２電力増幅回路と、第１および第２電力増幅回路の間に接続された整合回路と、備え、整合回路は、第１および第２電力増幅回路の間に直列に接続された第１キャパシタと、第１キャパシタと第２電力増幅回路との間に直列に接続された第２キャパシタと、第１および第２キャパシタの間と接地との間に接続された第１インダクタと、第１電力増幅回路と第１キャパシタとの間に直列に接続された第２インダクタと、を備える電力増幅モジュール、が提供される。
【００４０】
上記態様によれば、整合回路での挿入損失を低減し、充分な利得を得ることが可能な帯域を広げることができる。また、第１インダクタや第１キャパシタの素子値を大きくすることができるため、入力信号の周波数が大きくなった場合において、第１インダクタや第１キャパシタの素子値の変動に対する整合回路の特性変化の感度を低減することができる。したがって、電力増幅モジュールの電力利得を改善することができる。
【００４１】
第１インダクタは、第１および第２キャパシタが形成されるチップの外部に形成されてもよい。これによれば、ＭＭＩＣチップのサイズを低減することができる。
【００４２】
第２インダクタは、第１および第２キャパシタが形成されるチップの外部に形成されてもよい。これによれば、ＭＭＩＣチップのサイズを低減することができる。
【００４３】
第１電力増幅回路と第２インダクタとの間と接地との間に接続された第３キャパシタをさらに備えてもよい。つまり、整合回路は、インピーダンス整合を調整するために第３キャパシタを備えてもよい。
【００４４】
第２キャパシタと第２電力増幅回路との間と接地との間に接続された第４キャパシタをさらに備えてもよい。つまり、整合回路は、インピーダンス整合態を調整するために第３キャパシタを備えてもよい。
【００４５】
第１電力増幅回路と第２インダクタとの間と接地との間において、第３キャパシタと直列に接続された第３インダクタをさらに備えてもよい。これによれば、第３キャパシタおよび第３インダクタは、直列共振回路を構成し、第１電力増幅回路ＰＡ１から出力される第１増幅信号に含まれる高調波成分を減衰させる高調波終端回路として機能することができる。
【００４６】
第２キャパシタと第２電力増幅回路との間と接地との間において、第４キャパシタと直列に接続された第４インダクタをさらに備えてもよい。これによれば、第４キャパシタおよび第４インダクタは、直列共振回路を構成し、第１電力増幅回路ＰＡ１から出力される第１増幅信号に含まれる高調波成分を減衰させる高調波終端回路として機能することができる。
【００４７】
直列接続された第５キャパシタおよび第５インダクタをさらに備え、第５キャパシタおよび第５インダクタが、第１および第２キャパシタの間と接地との間に接続されてもよい。これによれば、第５キャパシタおよび第５インダクタは、直列共振回路を構成し、第１電力増幅回路ＰＡ１から出力される第１増幅信号に含まれる高調波成分を減衰させる高調波終端回路として機能することができる。
【００４８】
第１電力増幅回路と第１キャパシタとの間に直列に接続された複数のインダクタと、複数のインダクタのうち隣り合うインダクタの間と接地との間に接続される少なくとも１つのキャパシタと、を有するフィルタ回路を備え、第２インダクタは、複数のインダクタに含まれてもよい。これによれば、整合回路は、広帯域でインピーダンスを調整することができる。つまり、電力増幅モジュールの増幅可能な周波数帯域を拡大することができる。
【００４９】
第２インダクタのインダクタンスは、第１インダクタのインダクタンスよりも大きくてもよい。
【００５０】
入力信号の周波数が３．０ＧＨｚよりも大きくてもよい。
【００５１】
以上説明したように、本発明の一態様によれば、インピーダンス不整合に起因する電力利得の改善を図ることができる電力増幅モジュールを提供することが可能となる。
【００５２】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００５３】
１０…電力増幅モジュール
ＰＡ１…第１電力増幅回路
ＰＡ２…第２電力増幅回路
ＭＮ…整合回路
Ｃ１…第１キャパシタ
Ｃ２…第２キャパシタ
Ｌ１…第１インダクタ
Ｌ２…第２インダクタ
ＲＦIN…入力信号
ＲＦOUT…出力信号（第２増幅信号）
ＶCC，ＶREG…電源電圧
【図１】
2019071540.tif 000003
【図２】
2019071540.tif 000004
【図３】
2019071540.tif 000005
【図４】
2019071540.tif 000006
【図５】
2019071540.tif 000007
【図６】
2019071540.tif 000008
【図７】
2019071540.tif 000009
【図８】
2019071540.tif 000010
【図９】
2019071540.tif 000011
【図１０】
2019071540.tif 000012
【図１１】
2019071540.tif 000013
【図１２】
2019071540.tif 000014