(57)【要約】【課題】連続して画像が形成される記録材間で光源の目標光量を変更する場合に、光量制御の実行タイミングとシリアル通信による目標光量の変更タイミングとが重なることを防止することができる画像形成装置を提供する。【解決手段】画像形成装置Ａにおいて、制御部５０は、画像が形成される第１のシートＳと、第１のシートＳから連続して画像が形成される第２のシートＳに画像を形成する際に、第１のシートＳと第２のシートＳとの間で目標光量レジスタＤＡＣに記憶された目標光量を変更する場合であり、且つ、ポリゴンミラー２０１が第１のシートＳに画像を形成するために感光体ドラム１１１を複数回走査する期間に亘ってシリアル通信が行われる場合、ＢＤ信号が出力されたタイミングをシリアル通信の開始の起点とし、ＡＰＣ制御を行うタイミングと、目標光量が目標光量レジスタＤＡＣに書き換えられるタイミングが重ならないように、シリアル通信の設定を行う。【選択図】図１２
2019155807.tif 000002
【特許請求の範囲】
【請求項１】
光源から出射される光束を偏向走査手段により偏向し、感光体の表面を走査して静電潜像を形成する画像形成装置において、
前記偏向走査手段により偏向された光束を受光して、前記感光体の走査周期の基準となる基準信号を出力する基準信号出力部と、
前記光源から出射された光束を受光して、前記光束の光量を検出する光量検出部と、
前記光量検出部の検出結果に基づいて前記光源から出射される前記光束の光量が目標光量となるように前記光源を制御する光源制御部であって、前記目標光量を記憶する記憶部と、前記記憶部に記憶される情報を一時的に保持し、所定のタイミングで保持した情報を前記記憶部に書き込むバッファ部と、を有する光源制御部と、
前記目標光量を設定し、シリアル通信により前記バッファ部に前記目標光量の情報を伝送する設定部と、
を備え、
前記設定部は、
画像が形成される第１の記録材と、該第１の記録材から連続して画像が形成される第２の記録材に画像を形成する際に、前記第１の記録材と前記第２の記録材との間で前記記憶部に記憶された前記目標光量を変更する場合であり、且つ、前記偏向走査手段が前記第１の記録材に画像を形成するために前記感光体を複数回走査する期間に亘って前記シリアル通信が行われる場合、
前記基準信号が出力されたタイミングを前記シリアル通信の開始の起点とし、前記光束の光量が前記目標光量となるように前記光源制御部が制御するタイミングと、前記目標光量が前記記憶部に書き換えられるタイミングとが重ならないように、前記シリアル通信の設定を行うことを特徴とする画像形成装置。
【請求項２】
前記設定部は、前記光源制御部が前記光束の光量が前記目標光量となるように制御するタイミングと、前記目標光量が前記記憶部に書き換えられるタイミングとが重ならないように、前記シリアル通信の通信クロック周期の設定を行うことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記設定部は、前記基準信号の周期をＴｂ、前記シリアル通信の開始から終了までの時間をＴｗ、ＴｗをＴｂで除算したときの余りの時間をＴａ、設定前の前記通信クロック周期をＴＳｃｌｋ０、設定後の前記通信クロック周期をＴＳｃｌｋ１としたとき、
ＴＳｃｌｋ１＝ＴＳｃｌｋ０×｛（Ｔｗ＋Ｔｂ−Ｔａ）／Ｔｗ｝
から算出される値を前記通信クロック周期とすることを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記設定部は、前記光束の光量が前記目標光量となるように制御するタイミングと、前記目標光量が前記記憶部に書き換えられるタイミングとが重ならないように、前記シリアル通信の開始時間を遅延させることを特徴とする請求項１に記載の画像形成装置。
【請求項５】
前記設定部は、前記基準信号の周期をＴｂ、前記シリアル通信の開始から終了までの時間をＴｗ、ＴｗをＴｂで除算したときの余りの時間をＴａ、前記シリアル通信の遅延時間をＴｅとするとき、
Ｔｅ＝Ｔｂ−Ｔａ
から算出される値を前記シリアル通信の遅延時間とすることを特徴とする請求項４に記載の画像形成装置。
【請求項６】
前記設定部は、前記光束の光量が前記目標光量となるように制御するタイミングと、前記目標光量が前記記憶部に書き換えられるタイミングとが重ならないように、前記シリアル通信の通信量を増加させることを特徴とする請求項１に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真複写機、電子写真プリンタなどの画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置においては、光源から出射される光束を複数の反射面を有するポリゴンミラーで偏向し、偏向された光束をレンズやミラーを介して感光体の表面に導いて、感光体表面に静電潜像を形成する光走査装置が搭載されている。ポリゴンミラーの１つの反射面は１ラインの走査に対応し、入力された画像信号に従ってパルス幅変調されて光源から出射されたレーザ光束は、１ラインずつ感光体表面で主走査方向に走査される。光源としては、例えばレーザダイオード（以下、ＬＤともいう）が用いられる。
【０００３】
ここで光走査装置には、ＢＤセンサが設けられている。ポリゴンミラーの各反射面で反射されたレーザ光束は、感光体表面での走査に先立ってＢＤセンサに入射する。ＢＤセンサによりレーザ光束が検出されると、ＢＤセンサからはＢＤ信号が出力される。このＢＤ信号は、主走査方向の走査開始基準信号として用いられ、このＢＤ信号を基準として各ラインの主走査方向の書き出し開始位置の同期が取られる。
【０００４】
またＬＤを駆動させるレーザドライバは、ＬＤの発光量が目標の光量となるようにＬＤに供給する電流を制御するＡＰＣ（ＡＰＣ：Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）制御を行う。レーザドライバは、感光体表面での走査１ライン毎にＡＰＣ制御を行うことで、各ラインで目標の光量で安定した静電潜像を形成する。
【０００５】
ここで画像形成装置においては、コート紙や再生紙等、坪量や紙質が異なるシートに画像を形成する場合、シートの種類毎にＬＤの目標光量やポリゴンミラーの回転数等の画像形成条件を変更する構成が知られている。また種類が異なるシートに対して連続して画像を形成する構成が知られている。そこで特許文献１では、種類が異なるシートに対して連続して画像を形成する場合、ＢＤ信号に同期してＤＭＡ転送を行うことで、画像を形成するシート毎に画像形成制御条件を変更する構成が提案されている。画像形成条件の変更としては、例えばＬＤの目標光量の変更が考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−０６９４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、画像形成装置において、制御部とレーザドライバとの通信接続は、シリアル通信インターフェースにより行われることも多い。シリアル通信インターフェースは、ＵＡＲＴ、Ｉ２Ｃ、ＳＰＩ、ＭｉｃｒｏＷｉｒｅなど通信方式の種類も様々であり、安価なものでは５０ｋＨｚレートなどの低速通信レートで構成される。
【０００８】
ここで特許文献１に記載の構成において、シリアル通信インターフェースが低速の場合、通信時間がＢＤ信号の周期よりも長くなり、ＡＰＣ制御の実行タイミングと目標光量の変更タイミングとが重なるおそれがある。この場合、フィードバック回路が不安定となり、異常な電流量でＬＤが駆動されて異常動作を起こすおそれがある。
【０００９】
そこで本発明はこれに鑑み、連続して画像が形成される記録材間で光源の目標光量を変更する場合に、光量制御の実行タイミングとシリアル通信による目標光量の変更タイミングとが重なることを防止することができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するための本発明に係る画像形成装置の代表的な構成は、光源から出射される光束を偏向走査手段により偏向し、感光体の表面を走査して静電潜像を形成する画像形成装置において、前記偏向走査手段により偏向された光束を受光して、前記感光体の走査周期の基準となる基準信号を出力する基準信号出力部と、前記光源から出射された光束を受光して、前記光束の光量を検出する光量検出部と、前記光量検出部の検出結果に基づいて前記光源から出射される前記光束の光量が目標光量となるように前記光源を制御する光源制御部であって、前記目標光量を記憶する記憶部と、前記記憶部に記憶される情報を一時的に保持し、所定のタイミングで保持した情報を前記記憶部に書き込むバッファ部と、を有する光源制御部と、前記目標光量を設定し、シリアル通信により前記バッファ部に前記目標光量の情報を伝送する設定部と、を備え、前記設定部は、画像が形成される第１の記録材と、該第１の記録材から連続して画像が形成される第２の記録材に画像を形成する際に、前記第１の記録材と前記第２の記録材との間で前記記憶部に記憶された前記目標光量を変更する場合であり、且つ、前記偏向走査手段が前記第１の記録材に画像を形成するために前記感光体を複数回走査する期間に亘って前記シリアル通信が行われる場合、前記基準信号が出力されたタイミングを前記シリアル通信の開始の起点とし、前記光束の光量が前記目標光量となるように前記光源制御部が制御するタイミングと、前記目標光量が前記記憶部に書き換えられるタイミングとが重ならないように、前記シリアル通信の設定を行うことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、画像形成装置において、連続して画像が形成される記録材間で光源の目標光量を変更する場合に、光量制御の実行タイミングとシリアル通信による目標光量の変更タイミングとが重なることを防止することができる。
【図面の簡単な説明】
【００１２】
【図１】画像形成装置の断面概略図である。
【図２】光走査装置の模式図である。
【図３】画像形成装置のシステム構成の一部を示すブロック図である。
【図４】レーザドライバの内部構成を示すブロック図である。
【図５】ＡＰＣ制御のタイミングを示す図である。
【図６】画像形成装置の画像形成動作時の制御の概要を示すフローチャートである。
【図７】光走査装置の起動処理を示すフローチャートである。
【図８】ＣＰＵとレーザドライバとのシリアル通信による１レジスタ書込通信波形例である。
【図９】ＣＰＵとレーザドライバとのシリアル通信による１レジスタ読出通信波形例である。
【図１０】画像形成準備処理工程を示すフローチャートである。
【図１１】初期通信クロック周期での１レジスタ書き込み通信波形を示す図である。
【図１２】通信クロック周期変更後の１レジスタ書き込み通信波形を示す図である。
【図１３】シリアル通信の開始遅延を遅延させた時の１レジスタ書き込み通信波形を示す図である。
【図１４】初期設定のシリアル通信における２レジスタ書込通信波形を示す図である。
【図１５】シリアル通信データ追加後の２レジスタ書き込み通信波形を示す図である。
【発明を実施するための形態】
【００１３】
（第１実施形態）
＜画像形成装置＞
以下、まず本発明の第１実施形態に係る画像形成装置の全体構成を画像形成時の動作とともに図面を参照しながら説明する。なお、以下に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１４】
本実施形態に係る画像形成装置Ａは、イエローＹ、マゼンダＭ、シアンＣ、ブラックＫの４色のトナーを中間転写ベルトに転写した後、シートに画像を転写して画像を形成するフルカラーレーザプリンタである。なお、以下の説明において、上記各色のトナーを使用する部材には添え字としてＹ、Ｍ、Ｃ、Ｋを付するものの、各部材の構成や動作は使用するトナーの色が異なることを除いて実質的に同じであるため、区別を要する場合以外は添え字を適宜省略する。
【００１５】
図１に示す様に、画像形成装置Ａは、シートにトナー像を転写して画像を形成する画像形成部と、画像形成部に向けてシートを供給するシート給送部と、シートにトナー像を定着させる定着部を備える。
【００１６】
画像形成部は、感光体ドラム１１１（１１１Ｙ、１１１Ｍ、１１１Ｃ、１１１Ｋ）、感光体ドラム１１１表面を帯電させる帯電器１１２（１１２Ｙ、１１２Ｍ、１１２Ｃ、１１２Ｋ）、現像装置１１４（１１４Ｙ、１１４Ｍ、１１４Ｃ、１１４Ｋ）を備える。また一次転写ローラ３３５（３３５Ｙ、３３５Ｍ、３３５Ｃ、３３５Ｋ）、光走査装置１１３、中間転写ユニット３００を備える。
【００１７】
中間転写ユニット３００は、中間転写ベルト３３１、二次転写ローラ３３６、駆動ローラ３３２、３３３、二次転写対向ローラ３３４を備える。中間転写ベルト３３１は、ＰＥＴ（ポリエチレンテレフタレート）やＰＶｄＦ（ポリフッ化ビニリデン）等で形成された無端状のベルトであり、駆動ローラ３３２、従動ローラ３３３に張架されている。駆動ローラ３３２は、パルスモータ（不図示）により回転駆動し、この回転に伴って中間転写ベルト３３１は周回移動する。また駆動ローラ３３２は、金属ローラの表面に数ｍｍ厚のゴム（ウレタンまたはクロロプレン）コーティングが施され、中間転写ベルト３３１との間でスリップを防いでいる。
【００１８】
また画像形成装置Ａは、原稿の画像を読み取る画像読取部１００と、画像形成装置Ａの各デバイスを制御する制御部５０を有する。制御部５０は、制御基板（不図示）やモータドライブ基板（不図示）等から構成される。
【００１９】
次に、画像形成動作について説明する。まず制御部５０が画像形成ジョブ信号を受信すると、給送ローラ２２２（２２２ａ、２２２ｂ）、搬送ローラ２２３（２２３ａ〜２２３ｄ）によりシート積載部２２１（２２１ａ、２２１ｂ）に積載収納されたシートＳがレジストローラ２２５に送り出される。次に、シートＳは、レジストローラ２２５によってタイミング補正がなされた後に、二次転写ローラ３３６と二次転写対向ローラ３３４から形成される二次転写部に送り込まれる。
【００２０】
一方、画像形成部においては、まず帯電器１１２により感光体ドラム１１１表面が帯電させられる。その後、不図示の外部機器等から送信された画像信号に応じて光走査装置１１３が各色の感光体ドラム１１１表面にレーザ光束Ｌ（ＬＹ、ＬＭ、ＬＣ、ＬＫ）を照射し、感光体ドラム１１１表面に静電潜像を形成する。
【００２１】
その後、現像装置１１４により感光体ドラム１１１表面に形成された静電潜像に各色のトナーを付着させ、感光体ドラム１１１表面にトナー像を形成する。感光体ドラム１１１表面に形成されたトナー像は、一次転写ローラ３３５に一次転写バイアスが印加されることで、中間転写ベルト３３１にそれぞれ一次転写される。これにより中間転写ベルト３３１表面にフルカラーのトナー像が形成される。
【００２２】
その後、中間転写ベルト３３１が周回移動することでトナー像が二次転写部に送られる。そして二次転写部において二次転写ローラ３３６に二次転写バイアスが印加されることで、中間転写ベルト３３１上のトナー像がシートＳに転写される。
【００２３】
次に、トナー像が転写されたシートＳは、定着装置４００において加熱、加圧処理が施され、これによりシートＳ上のトナー像がシートＳに定着される。その後、トナー像が定着されたシートＳは、排出ローラ４４５によって排出部４４４に排出される。
【００２４】
＜光走査装置＞
次に、光走査装置１１３の構成について説明する。
【００２５】
図２は、光走査装置１１３の模式図である。図２に示す様に、光走査装置１１３は、画像信号に応じて変調されたレーザ光束Ｌを出射する光源としてのＬＤ２０３（２０３Ｙ、２０３Ｍ、２０３Ｃ、２０３Ｋ）を有する。またポリゴンミラー２０１（偏向走査手段）、ポリゴンミラー２０１を回転駆動させる駆動モータ２０２、ＢＤセンサ２１２（基準信号出力部）、ミラー２０４（２０４ａ〜２０４ｌ）、不図示のレンズを有する。
【００２６】
画像形成時の動作については、まずＬＤ２０３から出射されたレーザ光束Ｌが不図示のレンズを透過してポリゴンミラー２０１の反射面２０１ａに入射する。次に、レーザ光束Ｌは、ポリゴンミラー２０１が駆動モータ２０２により回転されることで反射面２０１ａに反射されながら偏向される。なお、ポリゴンミラー２０１は、４面の反射面２０１ａを有する。
【００２７】
ポリゴンミラー２０１によって偏向されたレーザ光束Ｌは、まずＢＤセンサ２１２に入射する。このとき、ＢＤセンサ２１２から出力されたＢＤ信号は、主走査方向の走査開始基準信号として用いられ、この信号を基準として各ラインの主走査方向の書き出し開始位置の同期がとられる。つまりこのＢＤ信号を基準として、感光体ドラム１１１に対する主走査方向の画像の書き出しタイミングが決定される。また制御部５０は、このＢＤ信号を用いて、駆動モータ２０２の回転速度制御、位相制御を行う。また制御部５０は、感光体ドラム１１１の走査周期の基準となる基準信号としてＢＤ信号を用い、後述するＡＰＣ制御を行う。
【００２８】
次に、ポリゴンミラー２０１により偏向されたレーザ光束Ｌは、不図示のレンズを透過し、ミラー２０４に反射されて、感光体ドラム１１１表面にスポット像として結像する。具体的には、レーザ光束ＬＹは、ミラー２０４ｇ、２０４ｉ、２０４ｋを介して感光体ドラム１１１Ｙに照射される。レーザ光束ＬＭは、ミラー２０４ａ、２０４ｃ、２０４ｅを介して感光体ドラム１１１Ｍに照射される。レーザ光束ＬＣは、ミラー２０４ｂ、２０４ｄ、２０４ｆを介して感光体ドラム１１１Ｍに照射される。レーザ光束ＬＫは、ミラー２０４ｈ、２０４ｊ、２０４ｌを介して感光体ドラム１１１Ｋに照射される。
【００２９】
このようにして光走査装置１１３は、レーザ光束Ｌを感光体ドラム１１１上に走査して静電潜像を形成する。具体的には、ポリゴンミラー２０１の回転によりレーザ光束Ｌの偏向される角度が変化してレーザ光束Ｌが結像したスポット像が主走査方向に走査される。また感光体ドラム１１１が回転することでレーザ光束Ｌが結像したスポット像が副走査方向に走査される。
【００３０】
＜制御部＞
次に、画像形成装置Ａのシステム構成の概略について説明する。
【００３１】
図３は、画像形成装置Ａのシステム構成の一部を示すブロック図である。図３に示す様に、画像形成装置Ａは、ＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３から構成される制御部５０を備える。また制御部５０には、外部入力Ｉ／Ｆ部６１、画像データ生成部６２、レーザドライバ６４が接続されている。
【００３２】
ＲＯＭ５２は、制御プログラムや各種データ、テーブル等を格納する。ＣＰＵ５１は、ＲＯＭ５２に格納された制御プログラムや情報に基づいて各種の演算処理を行う。ＲＡＭ５３は、プログラムロード領域、作業領域、各種データの格納領域等を備える。
【００３３】
つまり制御部５０は、ＣＰＵ５１が、ＲＯＭ５２に格納された制御プログラムに基づいてＲＡＭ５３を作業領域に用いながら画像形成装置Ａの各デバイスを制御する。そして各デバイスの制御を通じて、画像形成部による上述したトナー像の形成など、画像形成装置Ａ全体を制御する。
【００３４】
外部入力Ｉ／Ｆ部６１は、パーソナルコンピュータ等の外部機器や画像読取部１００等から転送された画像データと制御データが入力されるインターフェースである。外部入力Ｉ／Ｆ部６１は、入力された制御データを用紙サイズや解像度情報等の画像形成制御情報に変換して制御部５０に転送する。また外部入力Ｉ／Ｆ部６１は、入力された画像データを画像データ生成部６２との間で予め決められた転送レートで１画素４ビット画像データとして出力する。また制御部５０は、外部入力Ｉ／Ｆ部６１から入力された制御データに基づいて画像形成動作を開始させる。
【００３５】
画像データ生成部６２は、外部入力Ｉ／Ｆ部６１から入力された画像データに対して、制御部５０から入力された画像形成制御情報に基づいて画像処理を施し、１画素６ビット画像データを画像クロックに同期してＰＷＭ部６３に出力する。また画像データ生成部６２は、ポリゴンミラー２０１の反射面２０１ａの検知を行う。
【００３６】
また画像データ生成部６２は、制御部５０へ割込み信号（以下、ＩＲＱ信号）を発生させる。制御部５０は、このＩＲＱ信号に応じて画像形成制御情報を提供する。このように制御部５０と画像データ生成部６２との間では割込みと割込み応答の形で情報がやりとりされる。なお、画像データ生成部６２は１つの画像処理ＩＣで構成されている。
【００３７】
ＰＷＭ部６３は、画像処理ＩＣであり、パルス幅テーブルを参照して、６ビット画像データに応じて可変するパルス幅をもつレーザ駆動パルス信号を生成してレーザドライバ６４へ出力する。レーザドライバ６４は、レーザ駆動パルス信号に従ってレーザ光束Ｌを出射する。このとき画像データ生成部６２は、制御部５０からの画像形成制御情報に基づき、ポリゴンミラー２０１の回転基準信号であるＧＢＤ信号を駆動モータ回転制御部６５へ出力する。なお、本実施形態では、各ＬＤ２０３がそれぞれＰＷＭ部６３を有するため、画像形成装置Ａは４つのＰＷＭ部６３を備える。
【００３８】
また画像データ生成部６２とレーザドライバ６４は、後述するＡＰＣ制御用の５線のＣＴＬ信号で接続されている。ＣＴＬ信号は制御モード指示信号であり、１つのＩＣのディセーブル信号｛ＣＴＬ０｝と、４つのＬＤ２０３の各ＡＰＣフィードバック区間信号｛ＣＴＬ１、ＣＴＬ２、ＣＴＬ３、ＣＴＬ４｝から構成される。
【００３９】
またＢＤセンサ２１２から出力されるＢＤ信号は、駆動モータ回転制御部６５、画像データ生成部６２、ＰＷＭ部６３に転送される。
【００４０】
また制御部５０とレーザドライバ６４は、シリアル通信バス１２０（図４）として、３線式シリアル通信インターフェースで接続されている。３線は、クロックＳＣＬＫ、送信データＤＩ、受信データＤＯである。クロックＳＣＬＫと送信データＤＩは、制御部５０からレーザドライバ６４へ信号が送られる。受信データＤＯは、レーザドライバ６４から制御部５０へ信号が送られる。なお、制御部５０とレーザドライバ６４は、それぞれ１つのＩＣチップで構成されている。
【００４１】
図４は、レーザドライバ６４の内部構成を示すブロック図である。図４に示す様に、レーザドライバ６４は、レーザ素子モジュール３０１とレーザドライバＩＣ３０２から構成される。レーザ素子モジュール３０１は、ＬＤ２０３と、ＬＤ２０３から出射されたレーザ光束Ｌの光量を検出する光量検出部としての不図示のフォトセンサ（以下、ＰＤ）を有する。またレーザドライバＩＣ３０２内には、シリパラ変換回路３０３、ＩＣ内部パラレルバス３０６、レジスタメモリ３０５、ＡＰＣ回路３０４等が設けられている。
【００４２】
制御部５０とレーザドライバ６４とを繋ぐシリアル通信バス１２０は、レーザドライバＩＣ３０２内のシリパラ変換回路３０３、ＩＣ内部パラレルバス３０６、レジスタメモリ３０５と順に接続されて各制御レジスタを読み書きする。ＡＰＣ回路３０４は、４つのＬＤ２０３のそれぞれの発光量を目標光量とするためのフィードバック制御であるＡＰＣ制御を行う。またレジスタメモリ３０５内には、ＡＰＣ制御で用いられる、４つのＬＤ２０３の各々の目標光量が記憶される記憶部としての４つの目標光量レジスタＤＡＣ（ＤＡＣ１〜ＤＡＣ４）が書き込み可能に構成されている。目標光量レジスタＤＡＣは、それぞれ１つのアドレスを有し、各１６ｂｉｔのバイナリデータである。
【００４３】
＜ＡＰＣ制御＞
次に、ＡＰＣ制御について詳しく説明する。
【００４４】
図４に示す様に、まずＰＷＭ部６３から出力されるレーザ駆動パルス信号と画像データ生成部から出力されるＣＴＬ信号は排他的論理和演算回路３１１に入力される。ここで排他的論理和演算回路３１１がＯＮすると、ＬＤ２０３の点灯消灯を制御するトランジスタ３１０によりＬＤ２０３が点灯される。
【００４５】
ＬＤ２０３が点灯されると、ＬＤ２０３から出射されたレーザ光束Ｌを受光した不図示のＰＤは電流を出力する。この電流は、増幅器３２０で増幅され、不図示のＡＤ変換器によりＡＤ変換されて、受光データとしてＡＰＣ回路３０４に入力される。ＡＰＣ回路３０４は、目標光量レジスタＤＡＣを参照して発光データに対応した電流を出力する。この電流は増幅器３０７で増幅され、不図示のＤＡ変換器でＤＡ変換され、定電流回路３０８で制御される。なお、受光量の検査用に、目標光量レジスタＤＡＣやＡＰＣ状態が、レジスタメモリ３０５からシリアル通信バス１２０で読み出せるように構成されている。
【００４６】
このようにレーザドライバ６４は、ＡＰＣ区間において４つのＬＤ２０３を順に点灯させ、ＬＤ２０３から出射されるレーザ光束Ｌの光量制御を行なう。具体的には、レーザドライバ６４は、不図示のＰＤの出力が目標光量レジスタＤＡＣに記憶された目標値となるように、ＬＤ２０３に流す駆動電流をフィードバック制御する。つまりレーザドライバ６４は、不図示のＰＤの検出結果に応じてＬＤ２０３の光量を制御する光源制御部である。またレーザドライバ６４は、感光体ドラム１１１上で走査を行う時は、ＡＰＣ制御時の最終光量を現在の光量として保持し、ＡＰＣ制御を再開する時にはＬＤ２０３を点灯させて現在の光量からＡＰＣ制御を再開する。
【００４７】
図５は、ＡＰＣ制御のタイミングを示す図である。ここで図５に示すＣＴＬ信号の破線部分は、ＣＴＬ信号がＯＦＦであることを示す。また図５に示すＬＤ２０３の状態において、ＡＰＣはＡＰＣ制御を行うＡＰＣ区間を示し、ＶＤＯは感光体ドラム１１１への走査が行われるＶＤＯ区間を示す。
【００４８】
図５に示す様に、ＬＤ２０３から出射されたレーザ光束ＬがＢＤセンサ２１２に検出されてＢＤ信号が生成されると、ＢＤ信号は画像データ生成部６２、ＰＷＭ部６３に入力される。画像データ生成部６２は、入力されたＢＤ信号（立下りエッジ基準）を起点としてＢＤ信号周期毎に周期的に動作する。具体的には、感光体ドラム１１１を走査する走査区間はＡＰＣ制御を行わないようにＣＴＬ１〜４＝ＯＦＦとし、走査しない区間はＡＰＣ区間としてＣＴＬ１、ＣＴＬ２、ＣＴＬ３、ＣＴＬ４を順にＯＮにする。
【００４９】
つまりＣＴＬ１〜ＣＴＬ４の全てがＯＦＦの場合、感光体ドラム１１１への走査が行われるＶＤＯ区間であり、定電流回路３０８によりパルス信号で静電潜像を形成する。これに対して、ＣＴＬ０がＯＦＦで、且つ、ＣＴＬ１〜ＣＴＬ４のいずれか１つがＯＮの場合、ＡＰＣ区間としてＰＤの受光量をモニタしながら定電流回路３０８を可変して光量の調整を行う。
【００５０】
なお、ＣＴＬ４＝ＯＮのタイミングは、ＬＤ２０３とＢＤセンサ２１２との間でポリゴンミラー２０１の反射面２０１ａを介してレーザ光束Ｌの光軸が一致するよりも前のタイミングである。ＣＴＬ４＝ＯＮの最後の部分は、ＬＤ２０３が点灯したままポリゴンミラー２０１の回転に伴ってレーザ光束ＬがＢＤセンサ２１２へさしかかり、ＢＤ信号が取得されてからＣＴＬ４＝ＯＦＦにする。このような反射面２０１ａ毎の点灯と検出と消灯の順次シーケンスより、ＬＤ２０３によるＢＤ信号取得が毎面で成立するように構成される。
【００５１】
また制御部５０、画像データ生成部６２、レーザドライバ６４等のＩＣ内部バスの動作時間は１ＭＨｚ以上の高速回路動作である。またＢＤ信号周期は、０．１％程度のポリゴンミラー２０１の反射面２０１ａ毎の製造バラつきがある。このような時間は、ＢＤ周期よりも十分短いため、図５においては省略している。
【００５２】
＜画像形成動作時の制御＞
次に、画像形成装置Ａの画像形成動作時の制御の概要について、図６に示すフローチャートを用いて説明する。
【００５３】
図６に示す様に、まず画像形成装置Ａが電源投入される。このとき、上述した画像処理ＩＣのリセット及びリセット解除が行われる。次に、制御部５０に対してパソコン等の外部機器から外部入力Ｉ／Ｆ部６１を介して画像形成ジョブ信号が入力されると、制御部５０は光走査装置１１３の起動処理を行う（Ｓ１、２）。また制御部５０は、画像形成装置Ａ内の各デバイスや各ＩＣに所定の初期値を入力し、初期信号を出力させる（Ｓ３）。これにより駆動モータ２０２は所定の速度で回転を開始し、ＡＰＣ制御が開始され、ＢＤセンサ２１２からはＢＤ信号が出力される。ＢＤ信号がＰＷＭ部６３に入力されると、所定時間経過後、ＰＷＭ部６３は画像データ生成部６２へ同期信号Ｓｙｎｃを出力する。この光走査装置１１３の起動処理工程の詳細は後述する。
【００５４】
次に制御部５０は、外部入力Ｉ／Ｆ部６１から入力された画像形成制御情報に基づいて、画像データ生成部６２の主走査方向の１ライン目の画像データの転送準備や、駆動モータ２０２の回転数の変更等、各デバイスに画像形成準備処理を行わせる（Ｓ４）。この画像形成準備処理工程については、後に詳しく説明する。次に制御部５０は、画像形成開始タイミングに合わせて給送ローラ２２２、搬送ローラ２２３、レジストローラ２２５を動作させ、シートＳの給紙動作を行わせる（Ｓ５）。その後、制御部５０は、画像データ生成部６２に画像データの転送を開始させ、画像形成動作を開始させる（Ｓ６）。
【００５５】
画像データ生成部６２は、ＰＷＭ部６３が生成する同期信号であるＳｙｎｃ信号の入力に合わせた単位で画像データの転送を繰り返す。そして画像データ生成部６２は、ＢＤ信号単位でシート１ページ分の画像データ転送が終了すると、制御部５０に転送終了の信号であるＩＲＱ信号を転送する。
【００５６】
次に制御部５０は、ＩＲＱ信号を受け取ると、全てのページの画像形成が終了したか否かを判定する（Ｓ７）。そして全てのページの画像形成が終了していない場合、上記ステップＳ４に戻って上記動作を繰り返す。
【００５７】
また全てのページの画像を形成したと判定する場合、制御部５０は、ＧＢＤ信号のパルスを停止させ、ＣＴＬ０をＯＮさせる（Ｓ８）。これにより駆動モータ２０２は駆動を停止し、またＬＤ２０３は消灯され、目標光量レジスタＤＡＣに記憶された目標光量は初期化される。これにより画像形成動作は終了する。
【００５８】
＜光走査装置の起動処理＞
次に、光走査装置１１３の起動処理について、図７に示すフローチャートを用いて説明する。なお、この光走査装置１１３の起動処理は、図６に示すフローチャートのステップＳ２で行われる処理である。
【００５９】
図７に示す様に、まず制御部５０は、レーザドライバ６４に４つのＬＤ２０３に関する４つの目標光量レジスタＤＡＣ（ＤＡＣ１〜ＤＡＣ４）を初期設定するため、シリアル通信条件の初期設定を行う（Ｓ１１）。制御部５０は、クロックＳＣＬＫ周波数をレーザドライバ６４の動作上限周波数である４６ｋＨｚとなるように設定する。
【００６０】
次に制御部５０は、レジスタメモリ３０５内の目標光量レジスタＤＡＣのアドレスとデータを設定する（Ｓ１２）。次に制御部５０は、設定されたアドレスとデータを書き込むためにシリアル通信を開始させる（Ｓ１３）。
【００６１】
ここでシリアル通信書込パターンは、先頭アドレスと続くアドレス１６ｂｉｔとデータ１６ｂｉｔを連ねて書き込みが定義されている。つまりアドレスが連続する４つの目標光量レジスタＤＡＣは、４回に分けて書き込まれる。
【００６２】
図８は、制御部５０とレーザドライバ６４とのシリアル通信による１レジスタ書込通信波形例である。５Ｂｙｔｅで４０ｂｉｔから構成され、クロックＳＣＬＫ周波数は４６ｋＨｚであるため初期全体通信時間Ｔｗ０は４０／４６０００＝０．８６ｍ秒となる。１Ｂｙｔｅのコマンドと２Ｂｙｔｅの１６ｂｉｔアドレス｛ａｄｄｒｅＳＳＨ、ａｄｄｒｅＳＳＬ｝と２Ｂｙｔｅの１６ｂｉｔデータ｛ｄａｔａＨ、ｄａｔａＬ｝からなり、１６ｂｉｔの先頭アドレスを指定すると連続する２Ｂｙｔｅにデータが書き込まれる。例えば、以下のように動作する。
【００６３】
｛ａｄｄｒｅＳＳＨ｝＝０ｘ０ａ、｛ａｄｄｒｅＳＳＬ｝＝０ｘ０１、｛ｄａｔａＨ｝＝０ｘ０７、｛ｄａｔａＬ｝＝０ｘ０８とする。このとき、アドレス「０ｘ０ａ０１」には値「０ｘ０７」が書き込まれ、アドレス「０ｘ０ａ０２」には値「０ｘ０８」が書き込まれる。
【００６４】
このシリアル通信において、制御部５０側のシリアル通信マスタ回路における書込通信開始は、図８に示す１回のシリアル通信波形における｛ｃｏｍｍａｎｄ｝の左端のタイミングとなる。またレーザドライバ６４側のシリアル通信スレーブ回路であるシリパラ変換回路３０３は、１Ｂｙｔｅ単位で受信結果をＩＣ内部パラレルバス３０６へ反映させる。そしてシリパラ変換回路３０３は、図８に示す１回のシリアル通信波形における｛ｄａｔａＬ｝の右端の１つタイミングで｛ｄａｔａＨ、ｄａｔａＬ｝の２Ｂｙｔｅ単位でＩＣ内部パラレルバス３０６のライトパルスを１回発生させてレジスタ書込を行う。
【００６５】
つまり制御部５０は、ＬＤ２０３の目標光量を設定し、シリアル通信によりシリパラ変換回路３０３に目標光量の情報を伝送する設定部である。またシリパラ変換回路３０３は、目標光量レジスタＤＡＣに記憶される目標光量の情報を一時的に保持し、所定のタイミングで保持した情報を記憶部としての目標光量レジスタＤＡＣに書き込むバッファ部である。なお、制御部５０の内部バスとレーザドライバ６４の内部バスの動作時間は数ＭＨｚ以上の高速回路動作であり、シリアル通信クロックの１周期より短いため、図８においては記載を省略している。
【００６６】
図９は、制御部５０とレーザドライバ６４とのシリアル通信による１レジスタ読出通信波形例である。５Ｂｙｔｅで４０ｂｉｔから構成され、クロックＳＣＬＫ周波数は４６ｋＨｚであるため初期全体通信時間Ｔｗ０は０．８６ｍ秒となる。１６ｂｉｔの先頭アドレスを指定すると、連続する２Ｂｙｔｅにデータが読み出される。例えば、以下のように動作する。
【００６７】
｛ａｄｄｒｅＳＳＨ｝＝０ｘ０ｂ、｛ａｄｄｒｅＳＳＬ｝＝０ｘ０２、｛ｄａｔａＨ｝＝０ｘ０５、｛ｄａｔａＬ｝＝０ｘ０６とする。このとき、アドレス「０ｘ０ｂ０２」の値「０ｘ０５」とアドレス「０ｘ０ｂ０３」の値「０ｘ０６」が読み出される。
【００６８】
次に制御部５０は、シリアル通信が終了すると、４つの目標光量レジスタＤＡＣ｛ＤＡＣ１、ＤＡＣ２、ＤＡＣ３、ＤＡＣ４｝の設定が全てなされているか否かを判定する（Ｓ１４、Ｓ１５）。そして設定がなされていない目標光量レジスタＤＡＣがある場合、ステップＳ１２からＳ１５の工程を繰り返す。つまり制御部５０は、４つの目標光量レジスタＤＡＣの設定をするために、ステップＳ１２からＳ１６の工程を４回繰り返す。
【００６９】
なお、画像形成装置Ａにおいて、電源投入リセット解除後の初期状態においては、ディセーブル信号ＣＴＬ０はＯＮでディセーブル出力されているので、全てのＬＤ２０３は消灯した状態となっている。従って、どのタイミングで目標光量レジスタＤＡＣを書き込んでもレーザドライバ６４の動作に影響はない。
【００７０】
次に制御部５０は、画像データ生成部６２に駆動モータ２０２の回転基準パルス信号であるＧＢＤ信号を出力させる（Ｓ１７）。このＧＢＤ信号は、標準の画像形成速度かつ副走査倍率となるように生成される。このＧＢＤ信号に応答して、駆動モータ回転制御部６５は、ＧＢＤ信号の周期発生に伴い加速信号を出力して駆動モータ２０２の回転駆動を開始させる。
【００７１】
次に制御部５０は、駆動モータ２０２が目標回転数に達すると、画像データ生成部６２のディセーブル信号ＣＴＬ０をＯＦＦさせるとともに、ＡＰＣ制御を開始するためにＣＴＬ１〜ＣＴＬ４の４線のＣＴＬ信号を順にＯＮさせる。これによりレーザドライバ６４は、ＬＤ２０３に駆動電流を供給して点灯させてＡＰＣ制御を行う（Ｓ１８）。つまりレーザドライバ６４は、目標光量レジスタＤＡＣに記憶された目標光量と現在の光量とが一致するようにフィードバック制御を行う。
【００７２】
また、ＬＤ２０３から出射されたレーザ光束Ｌは、ＢＤセンサ２１２により受光され、ＢＤセンサはＢＤ信号を出力する。出力されたＢＤ信号は、画像データ生成部６２、ＰＷＭ部６３に入力される。画像データ生成部６２は、ＢＤ信号の検出タイミングに基づいて、感光体ドラム１１１がある期間はＬＤ２０３の点灯を行わないようにＣＴＬ信号をＯＦＦにする。また駆動モータ回転制御部６５は、ＢＤ信号とＧＢＤ信号とが同等周期、同等位相となるように加減速信号を発生させる。これにより光走査装置１１３の起動処理は終了する。
【００７３】
＜画像形成準備処理＞
次に、画像形成準備処理工程について、図１０に示すフローチャートを用いて説明する。なお、この画像形成準備処理工程は、図６に示すフローチャートのステップＳ４の工程で行われる処理である。
【００７４】
図１０に示す様に、まず制御部５０は、画像データ生成部６２のＧＢＤ信号の周期を、外部入力された画像形成制御情報に基づいて所定の画像形成速度、且つ、副走査倍率となるように変更する（Ｓ２１）。これにより駆動モータ２０２の回転速度が変更される。
【００７５】
次に制御部５０は、外部入力された画像形成制御情報に応じてＬＤ２０３の目標光量を設定するために、まず制御部５０とレーザドライバ６４とのシリアル通信の条件を次のように設定する（Ｓ２２）。まず設定前の初期通信クロック周期を「ＴＳｃｌｋ０」、初期ＢＤ周期（反射面２０１ａの４面分の平均値）を「Ｔｂ０」、駆動モータ２０２の回転速度変更後のＢＤ周期（反射面２０１ａの４面分の平均値）を「Ｔｂ１」と定義する。またＢＤ信号が出力されてからＡＰＣ区間が開始されるまでの時間を「Ｔｃ」、ＡＰＣ区間の長さを「Ｔｂ１−Ｔｃ」、全体通信時間を「Ｔｗ０」、「Ｔｗ０」を「Ｔｂ１」で除算した時の余り時間を「Ｔａ」、マージン時間を「Ｔｍ」と定義する。
【００７６】
ここでＴａ≦Ｔｃの場合、制御部５０とレーザドライバ６４とのシリアル通信において目標光量レジスタＤＡＣが書き込まれるタイミングは、ＡＰＣ区間内ではなくＶＤＯ区間内となる。このため、制御部５０は、Ｔａ≦Ｔｃの場合には通信クロック周期を初期通信クロック周期ＴＳｃｌｋ０から変更しない。
【００７７】
これに対してＴａ＞Ｔｃの場合、制御部５０とレーザドライバ６４とのシリアル通信において目標光量レジスタＤＡＣが書き込まれるタイミングはＡＰＣ区間内となる。そこで通信クロック周期を初期通信クロック周期ＴＳｃｌｋ０から次の式１により算出された値に変更する。ここで変更後（設定後）の通信クロック周期を「ＴＳｃｌｋ１」とする。
【００７８】
ＴＳｃｌｋ１＝ＴＳｃｌｋ０×｛（Ｔｗ０＋Ｔｂ−Ｔａ＋Ｔｍ）／Ｔｗ０｝・・（１）
【００７９】
次のパラメータは、本実施形態に係る画像形成装置Ａのシリアル通信条件の各パラメータである。
初期通信クロック周波数＝４６ｋＨｚ
初期通信クロック周期ＴＳｃｌｋ０＝２１．７μ秒
初期全体通信時間Ｔｗ０＝０．８７ｍ秒
初期ＢＤ周期Ｔｂ０＝０．３０ｍ秒
変更後のＢＤ周期Ｔｂ１＝０．３１ｍ秒
ＢＤ信号出力からＡＰＣ区間開始までの時間Ｔｃ＝０．２１ｍ秒
ＡＰＣ区間の長さＴｂ１−Ｔｃ＝０．１０ｍ秒
Ｔａ＝０．２５ｍ秒
マージン時間Ｔｍ＝０．０１ｍ秒
【００８０】
この場合、Ｔａ＞Ｔｃとなる。このため、初期通信クロック周期ＴＳｃｌｋ０で目標光量レジスタＤＡＣを変更しようとすると、ＡＰＣ区間内に目標光量レジスタＤＡＣが書き込まれることになり、レーザドライバ６４が異常動作するおそれがある。つまり図１１に示す様に、初期通信クロック周期ＴＳｃｌｋ０でＢＤ信号を制御部５０への割込信号としてシリアル通信を行う場合、｛ｄａｔａＬ｝の右端でライトパルスが発生するため、目標光量レジスタＤＡＣへの書き込みがＡＰＣ区間内となる。
【００８１】
そこで制御部５０は、上記式１を用いて、通信クロック周期を次のように変更する。
ＴＳｃｌｋ１＝ＴＳｃｌｋ０×｛（Ｔｗ０＋Ｔｂ１−Ｔａ＋Ｔｍ）／Ｔｗ０｝＝２１．７×｛（０．８７＋０．３１−０．２５＋０．０１）／０．８７×１０３｝＝２３．５μ秒
【００８２】
図１２は、通信クロック周期を２３．５μ秒（＝４２．６ｋＨｚ）に変更したときの１レジスタ書き込み通信波形を示す図である。図１２に示す様に、通信クロック周期を変更する場合、｛ｄａｔａＬ｝右端でライトパルスが発生するため、目標光量レジスタＤＡＣへの書き込みはＡＰＣ区間外となる。なお、通信クロック周期が遅延しているため、変更後の全体通信時間Ｔｗ１は０．９４ｍ秒となっている。また、マージン時間Ｔｍを確保しているため、ポリゴンミラー２０１の反射面２０１ａの公差等の影響でＢＤ周期に１μ秒程度のバラツキがある場合でも、目標光量レジスタＤＡＣへの書き込みをＡＰＣ区間外とすることができる。
【００８３】
次に制御部５０は、外部入力された画像形成制御情報に基づいて目標光量レジスタＤＡＣのアドレスとデータを設定する（Ｓ２３）。次に制御部５０は、次のＢＤ信号の立下りエッジを検出すると、シリアル通信を開始させる（Ｓ２４、Ｓ２５）。
【００８４】
次に制御部５０は、シリアル通信が終了すると（Ｓ２６）、４つの目標光量レジスタＤＡＣの設定がなされているかを判定し（Ｓ２７）、全ての目標光量レジスタＤＡＣの設定が終わるまで、上記ステップＳ２３からステップＳ２６を繰り返す。このとき、目標光量レジスタＤＡＣ内の各値は、外部入力された画像形成制御情報により、感光体ドラム１１１の表面への露光強度が所定の光強度となるように設定される。このようにして画像形成準備処理工程が終了する。
【００８５】
このように制御部５０は、１枚目のシートＳ（第１の記録材）と２枚目のシートＳ（第２の記録材）に連続して画像を形成し、１枚目のシートＳと２枚目のシートＳに画像形成する際に目標光量レジスタＤＡＣに記憶された目標光量を変更する場合であり、且つ、光走査装置１１３が１枚目のシートＳに画像を形成するために感光体ドラム１１１を複数回走査する期間に亘ってシリアル通信を行う場合、次のようにシリアル通信の設定を行う。すなわち、ＢＤ信号が出力されたタイミングをシリアル通信の開始の起点とし、ＡＰＣ区間と目標光量が目標光量レジスタＤＡＣに書き換えられるタイミングとが重ならないように、通信クロック周期の設定を行う。これによりレーザドライバ６４の異常動作を防止することができる。
【００８６】
（第２実施形態）
次に、本発明の第２実施形態に係る画像形成装置Ａの構成について説明する。上記第１実施形態と説明の重複する部分については、同一の図面を用い、同一の符号を付して説明を省略する。
【００８７】
第１実施形態では、制御部５０とレーザドライバ６４との間のシリアル通信において、通信クロック周期を遅延させることで、目標光量レジスタＤＡＣへの書き込みタイミングがＡＰＣ区間内となることを防止する構成について説明した。
【００８８】
本実施形態では、シリアル通信開始タイミングを調整可能なシリアル通信マスタ回路を用いて通信開始時間を遅延させることで、目標光量レジスタＤＡＣへの書き込みタイミングがＡＰＣ区間内となることを防止する。
【００８９】
本実施形態に係る画像形成装置Ａの構成は、シリアル通信開始タイミングを調整可能なシリアル通信マスタ回路を用いる以外の構成は、第１実施形態と同様である。また本実施形態に係る画像形成装置Ａの制御工程は、外部入力された画像形成制御情報に基づいて制御部５０とレーザドライバ６４とのシリアル通信条件を設定する工程（図１０に示すステップＳ２２の工程）以外は、第１実施形態と同様である。以下、本実施形態における、外部入力された画像形成制御情報に基づいて制御部５０とレーザドライバ６４とのシリアル通信条件を設定する工程について説明する。
【００９０】
本実施形態においても、第１実施形態と同様に、Ｔａ≦Ｔｃの場合、制御部５０とレーザドライバ６４とのシリアル通信において目標光量レジスタＤＡＣが書き込まれるタイミングは、ＡＰＣ区間内ではなくＶＤＯ区間内となる。このため、制御部５０は、Ｔａ≦Ｔｃの場合には、シリアル通信開始タイミングを変更しない。
【００９１】
これに対してＴａ＞Ｔｃの場合、制御部５０とレーザドライバ６４とのシリアル通信において目標光量レジスタＤＡＣが書き込まれるタイミングはＡＰＣ区間内となる。そこでシリアル通信の開始時間を遅延させる。シリアル通信の開始遅延時間を「Ｔｅ」とするとき、Ｔｅは次の式２から算出される。
【００９２】
Ｔｅ＝Ｔｂ−Ｔａ＋Ｔｍ・・・（２）
【００９３】
ここで本実施形態においても、第１実施形態と同様に、Ｔａ＞Ｔｃとなるため、上記式２を用いてシリアル通信の開始遅延時間Ｔｅを次のように設定する。
Ｔｅ＝Ｔｂ−Ｔａ＋Ｔｍ＝０．３１−０．２５＋０．０１＝０．０７ｍ秒
【００９４】
図１３は、シリアル通信の開始遅延を０．０７ｍ秒遅延させた時の１レジスタ書き込み通信波形を示す図である。図１３に示す様に、シリアル通信の開始遅延を０．０７ｍ秒遅延させることで、｛ｄａｔａＬ｝右端でライトパルスが発生するため、目標光量レジスタＤＡＣへの書き込みはＡＰＣ区間外となる。なお、通信クロック周期が遅延しているため、変更後の全体通信時間Ｔｗ１は０．９４ｍ秒となっている。また、マージン時間Ｔｍを確保しているため、ポリゴンミラー２０１の反射面２０１ａの公差等の影響でＢＤ周期に１μ秒程度のバラツキがある場合でも、目標光量レジスタＤＡＣへの書き込みをＡＰＣ区間外とすることができる。
【００９５】
このように制御部５０は、１枚目のシートＳ（第１の記録材）と２枚目のシートＳ（第２の記録材）に連続して画像を形成し、１枚目のシートＳと２枚目のシートＳに画像形成する際に目標光量レジスタＤＡＣに記憶された目標光量を変更する場合であり、且つ、光走査装置１１３が１枚目のシートＳに画像を形成するために感光体ドラム１１１を複数回走査する期間に亘ってシリアル通信を行う場合、次のようにシリアル通信の設定を行う。すなわち、ＢＤ信号が出力されたタイミングをシリアル通信の開始の起点とし、ＡＰＣ区間と目標光量が目標光量レジスタＤＡＣに書き換えられるタイミングとが重ならないように、シリアル通信の開始時間を遅延させる。これによりレーザドライバ６４の異常動作を防止することができる。
【００９６】
（第３実施形態）
次に、本発明の第３実施形態に係る画像形成装置Ａの構成について説明する。上記第１実施形態、第２実施形態と説明の重複する部分については、同一の符号を付して説明を省略する。
【００９７】
第２実施形態では、制御部５０とレーザドライバ６４との間のシリアル通信において、シリアル通信の開始時間を遅延させることで、目標光量レジスタＤＡＣへの書き込みタイミングがＡＰＣ区間内となることを防止する構成について説明した。本実施形態では、シリアル通信の通信データを追加し、シリアル通信時間を延長することで、目標光量レジスタＤＡＣへの書き込みタイミングがＡＰＣ区間内となることを防止する。
【００９８】
本実施形態に係る画像形成装置Ａは、レーザドライバ６４側のシリアル通信スレーブ回路であるシリパラ変換回路３０３は、８ｂｉｔ単位（１Ｂｙｔｅ単位）でＩＣ内部パラレルバス３０６のライトパルスを１回発生させてレジスタ書込を行う。その他の構成は、第１実施形態と同様である。
【００９９】
また本実施形態に係る画像形成装置Ａの制御工程は、外部入力された画像形成制御情報に基づいて制御部５０とレーザドライバ６４とのシリアル通信条件を設定する工程（図１０に示すステップＳ２２の工程）以外は、第１実施形態と同様である。以下、本実施形態における、外部入力された画像形成制御情報に基づいて制御部５０とレーザドライバ６４とのシリアル通信条件を設定する工程について説明する。
【０１００】
図１４は、初期設定のシリアル通信における２レジスタ書込通信波形を示す図である。図１４に示す様に、先頭に１Ｂｙｔｅのコマンドと２Ｂｙｔｅの１６ｂｉｔアドレス｛ａｄｄｒｅＳＳＨ、ａｄｄｒｅＳＳＬ−１｝がある。続いて２Ｂｙｔｅの８ｂｉｔデータ｛ｄａｔａ１、ｄａｔａ２｝がある。この中で１６ｂｉｔの先頭アドレスを指定すると、連続する２Ｂｙｔｅにデータが書き込まれる。
【０１０１】
ここで現状、アドレス０ｘ０ａ０１に０ｘ０４の値が書き込まれており、アドレス０ｘ０ａ０２に０ｘｅｅの値が書き込まれているとする。このとき、以下のように書込を行う。
｛ａｄｄｒｅＳＳＨ｝＝０ｘ０ａ
｛ａｄｄｒｅＳＳＬ−１｝＝０ｘ０１
｛ｄａｔａ１｝＝０ｘ０７
｛ｄａｔａ２｝＝０ｘ０８
【０１０２】
これによりアドレス「０ｘ０ａ０１」には値「０ｘ０７」、アドレス「０ｘ０ａ０２」には値「０ｘ０８」が書き込まれる。また図１４に示すシリアル通信波形における｛ｄａｔａ１｝の右端と、｛ｄａｔａ２｝の右端の２つのタイミングでライトパルスが発生し、｛ｄａｔａ１｝、｛ｄａｔａ２｝のそれぞれのレジスタ書込が発生する。
【０１０３】
ここで初期設定のままでは、図１４に示す様に、目標光量レジスタＤＡＣに対してｄａｔａ２の書き込みを行う際に、ＡＰＣ区間内でライトパルスが発生してしまう。この場合、レーザドライバ６４の異常動作のおそれがある。
【０１０４】
そこでシリアル通信の通信データを追加し、全体で６Ｂｙｔｅ、４８ｂｉｔとする。これにより第１実施形態で説明した各パラメータのうち、変更されたパラメータは次のようになる。なお、本実施形態では、マージン時間Ｔｍを０．１７ｍ秒とする。
変更後の全体通信時間Ｔｗ１＝４８／４６０００＝１．０４ｍ秒
Ｔａ＝０．１１ｍ秒
Ｔｍ＝０．１７ｍ秒
【０１０５】
図１５は、シリアル通信データ追加後の２レジスタ書き込み通信波形を示す図である。図１５に示す様に、先頭に１Ｂｙｔｅのコマンドと２Ｂｙｔｅの１６ｂｉｔアドレス｛ａｄｄｒｅＳＳＨ、ａｄｄｒｅＳＳＬ−１｝がある。続いて３Ｂｙｔｅの８ｂｉｔデータ｛ｄａｔａ０、ｄａｔａ１、ｄａｔａ２｝がある。この中で１６ｂｉｔの先頭アドレスを指定すると、連続する３Ｂｙｔｅにデータが書き込まれる。
【０１０６】
このとき、以下のように書き込みを行う。
｛ａｄｄｒｅＳＳＨ｝＝０ｘ０ａ
｛ａｄｄｒｅＳＳＬ−１｝＝０ｘ００
｛ｄａｔａ０｝＝０ｘ００
｛ｄａｔａ１｝＝０ｘ０４
｛ｄａｔａ２｝＝０ｘ０８
【０１０７】
これによりアドレス「０ｘ０ａ００」には値「０ｘ００」、アドレス「０ｘ０ａ０１」には値「０ｘ０４」、アドレス「０ｘ０ａ０２」には値「０ｘ０８」が書き込まれる。また図１５に示すシリアル通信波形における｛ｄａｔａ０｝の右端と、｛ｄａｔａ１｝の右端と、｛ｄａｔａ２｝の右端の３つのタイミングでライトパルスが発生し、｛ｄａｔａ０｝、｛ｄａｔａ１｝、｛ｄａｔａ２｝のそれぞれのレジスタ書込が発生する。
【０１０８】
次に、変更対象のレジスタが｛ｄａｔａ２｝の場合について説明する。制御部５０は、目標光量レジスタＤＡＣへの初期設定時に、アドレス「０ｘ０ａ００」の値「０ｘ０４」、「０ｘ０ａ０１」の値「０ｘ０７」を予めメモリ５２で保持しておく。この時、各アドレスの初期値として、アドレス「０ｘ０ａ００」には値「０ｘ００」、アドレス「０ｘ０ａ０１」には値「０ｘ０４」、アドレス「０ｘ０ａ０２」には値「０ｘｅｅ」が書き込まれているとする。
【０１０９】
この時、図１５で説明した書き込みでは、｛ｄａｔａ０｝への書込タイミングはＡＰＣ区間内で行われるものの、「０ｘ００」から「０ｘ００」へと同値が書き込まれるため、レーザドライバ６４の異常動作は発生しない。また｛ｄａｔａ１｝へ書込タイミングはＡＰＣ区間内で行われるものの、「０ｘ０４」から「０ｘ０４」へと同値が書き込まれるため、レーザドライバ６４の異常動作は発生しない。また｛ｄａｔａ２｝への書込タイミングはＡＰＣ区間外で行われるので、「０ｘｅｅ」から「０ｘ０８」へ値を変更しても、レーザドライバ６４の異常動作は発生しない。つまり｛ｄａｔａ０、ｄａｔａ１｝は、同値を書き込むダミー書き込みである。
【０１１０】
このように制御部５０は、１枚目のシートＳと２枚目のシートＳに連続して画像を形成し、１枚目のシートＳと２枚目のシートＳに画像形成する際に目標光量レジスタＤＡＣに記憶された目標光量を変更する場合であり、且つ、光走査装置１１３が１枚目のシートＳに画像を形成するために感光体ドラム１１１を複数回走査する期間に亘ってシリアル通信を行う場合、次のようにシリアル通信の設定を行う。すなわち、ＢＤ信号が出力されたタイミングをシリアル通信の開始の起点とし、ＡＰＣ区間と目標光量が目標光量レジスタＤＡＣに書き換えられるタイミングとが重ならないように、シリアル通信の通信量を増加させる。これによりレーザドライバ６４の異常動作を防止することができる。
【０１１１】
なお、本実施形態では、｛ｄａｔａ０、ｄａｔａ１、ｄａｔａ２｝と連続するレジスタの｛ｄａｔａ２｝の変更について説明した。しかしながら、同様に、次の条件で各々ダミー書込番地を確保しつつ最後の目標光量レジスタＤＡＣの値のみを変更することで、連続する４つの目標光量レジスタＤＡＣの全てのレジスタをＡＰＣ区間外で変更することができる。
｛ｄａｔａ１、ｄａｔａ２、ｄａｔａ３｝
｛ｄａｔａ２、ｄａｔａ３、ｄａｔａ４｝
｛ｄａｔａ３、ｄａｔａ４、ｄａｔａ５｝
【０１１２】
なお、上記第１〜３実施形態において、シリアル通信マスタ回路の通信タイミング調整分解能や、ＢＤ周期のバラツキから得られるバラツキ時間の余裕が確保できれば、ＢＤ周期が２倍以上変動する大きな画像形成制御条件の変更であっても対応可能である。
【０１１３】
また上記第１〜３実施形態では、ＧＢＤ信号とＢＤ信号のタイミングをほぼ同期するものとして説明した。これは、ＡＰＣ区間のバラつきが許容レベルであるためである。本発明は、ＢＤ信号を割込基準とした通信開始方法であってもよい。
【０１１４】
また上記第１〜３実施形態において、シリアル通信マスタ回路モジュールの機能により通信条件を変更しても上記同様の効果を得ることができる。すなわち、第１実施形態では全体の通信クロック周期を変更したものの、クロック周期を途中変更してもよい。また第２実施形態では、通信開始遅延時間レジスタのあるシリアル通信マスタ回路について説明したものの、通信クロック単位での先頭ダミークロックやダミーコマンドの挿入であってもよい。このようにシリアル通信マスタ回路モジュールの機能により通信条件を変更することで、制御部５０のタイミング処理負荷を軽減することができる。
【０１１５】
また第１実施形態、第２実施形態では、１レジスタ単位の書き込みをＡＰＣ区間外とする構成について説明した。しかしながら、これを第３実施形態のように、連続する複数レジスタに亘って、書き込みタイミングが全てＡＰＣ区間外となる条件が満たされる場合は、２レジスタ単位以上の連続書き込みの通信パターンで構成してもよい。
【０１１６】
また上記第１〜３実施形態では、制御部５０と割込信号とシリアル通信マスタ回路での構成について説明したものの、ＡＳＩＣ等のロジック回路による通信マスタ構成であっても、本発明を適用することができる。
【０１１７】
また上記第１〜３実施形態では、複数のＬＤ２０３のＡＰＣ制御において、ＢＤ周期中にＡＰＣ区間がまとまって１区間ある構成について説明したものの、各ＬＤ２０３のＡＰＣ区間が離散的に設定される場合でも、本発明を適用することができる。
【符号の説明】
【０１１８】
５０…制御部（設定部）
６４…レーザドライバ（光源制御部）
１１１…感光体ドラム（感光体）
２０１…ポリゴンミラー（偏向走査手段）
２０３…ＬＤ（光源）
２１２…ＢＤセンサ（基準信号出力部）
３０３…シリパラ変換回路（バッファ部）
Ａ…画像形成装置
Ｌ…レーザ光束（光束）
Ｓ…シート（記録材）
ＤＡＣ…目標光量レジスタ（記憶部）
【図１】
2019155807.tif 000003
【図２】
2019155807.tif 000004
【図３】
2019155807.tif 000005
【図４】
2019155807.tif 000006
【図５】
2019155807.tif 000007
【図６】
2019155807.tif 000008
【図７】
2019155807.tif 000009
【図８】
2019155807.tif 000010
【図９】
2019155807.tif 000011
【図１０】
2019155807.tif 000012
【図１１】
2019155807.tif 000013
【図１２】
2019155807.tif 000014
【図１３】
2019155807.tif 000015
【図１４】
2019155807.tif 000016
【図１５】
2019155807.tif 000017