(57)【要約】【課題】リーチスルーを防止しながら、オン状態におけるドリフト層の抵抗を低下させる。【解決手段】ＩＧＢＴ構造を備える半導体装置であって、半導体基板が、セル領域と周辺領域を有している。半導体基板が、セル領域と周辺領域に跨って分布するｐ型のコレクタ層と、セル領域内でコレクタ層に対して上側から接しているｎ型のバッファ層と、セル領域と周辺領域に跨って分布し、セル領域内でバッファ層に対して上側から接しており、周辺領域内でコレクタ層に対して上側から接しているｎ型のドリフト層と、セル領域内でドリフト層に対して上側から接しているｐ型のボディ層を有する。【選択図】図２
2019071387.tif 000002
【特許請求の範囲】
【請求項１】
ＩＧＢＴ構造を備える半導体装置であって、
半導体基板と、
前記半導体基板の上面に配置された上部電極と、
前記半導体基板の下面に配置された下部電極、
を有し、
前記半導体基板が、厚み方向に沿って見たときに、前記上部電極と前記半導体基板とが接している範囲と重複するセル領域と、前記セル領域の周囲に配置されている周辺領域を有しており、
前記下部電極が、前記セル領域から前記周辺領域に跨る範囲で前記半導体基板に接しており、
前記半導体基板が、
前記セル領域と前記周辺領域に跨って分布しており、前記セル領域内と前記周辺領域内で前記下部電極に接するｐ型のコレクタ層と、
前記セル領域内に配置されており、前記コレクタ層に対して上側から接しているｎ型のバッファ層と、
前記セル領域と前記周辺領域に跨って分布しており、前記セル領域では前記バッファ層より上側の深さ範囲に分布しており、前記周辺領域では前記バッファ層の深さ範囲と前記バッファ層より上側の前記深さ範囲に分布しており、前記セル領域内で前記バッファ層に対して上側から接しており、前記周辺領域内で前記コレクタ層に対して上側から接しており、前記バッファ層よりもｎ型不純物濃度が低いｎ型のドリフト層と、
前記セル領域内に配置されており、前記セル領域内で前記ドリフト層に対して上側から接しており、前記上部電極に接するｐ型のボディ層、
を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置に関する。
【０００２】
特許文献１に、ＩＧＢＴ（insulated gate bipolar transistor）構造を備える半導体装置が開示されている。この半導体装置においては、半導体基板が、セル領域と周辺領域を有している。セル領域では、上部電極が半導体基板に接している。周辺領域は、セル領域の周囲に配置されている。下部電極は、セル領域と周辺領域に跨る範囲で半導体基板に接している。半導体基板は、コレクタ層と、バッファ層と、ドリフト層と、ボディ層を有している。コレクタ層は、ｐ型であり、セル領域内と周辺領域内で下部電極に接している。バッファ層は、ｎ型であり、セル領域内と周辺領域内でコレクタ層に対して上側から接している。ドリフト層は、バッファ層よりもｎ型不純物濃度が低いｎ型であり、セル領域内と周辺領域内でバッファ層に対して上側から接している。ボディ層は、ｐ型であり、セル領域内でドリフト層に対して上側から接しており、上部電極に接している。
【０００３】
ＩＧＢＴ構造がオンすると、ボディ層にチャネルが形成される。すると、チャネルを介して上部電極からドリフト層に電子が流入する。また、コレクタ層からバッファ層を介してドリフト層へホールが流入する。ドリフト層にホールが流入することで、伝導度変調現象が生じてドリフト層の抵抗が低下する。したがって、電子がドリフト層内を低損失で流れることができる。電子は、ドリフト層内を下方向に流れ、バッファ層とコレクタ層を通って下部電極へと流れる。このようにして、ＩＧＢＴ構造に電流が流れる。
【０００４】
ＩＧＢＴ構造をオフすると、電流が停止し、ボディ層からドリフト層に空乏層が広がる。バッファ層のｎ型不純物濃度が高いので、空乏層がバッファ層に達すると空乏層の伸びが停止する。したがって、空乏層がコレクタ層まで達すること（いわゆる、リーチスルー）が防止される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−０５４８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、特許文献１の半導体装置では、リーチスルーを防止するために、ドリフト層とコレクタ層の間にバッファ層が設けられている。このため、ＩＧＢＴ構造がオンするときに、ホールがバッファ層を通過してドリフト層に流入する。このとき、バッファ層によってドリフト層へのホールの流入が阻害される。このため、ドリフト層におけるホールの濃度をあまり上昇させることができず、ドリフト層の抵抗がそれほど低下しない。したがって、本明細書では、リーチスルーを防止しながら、オン状態におけるドリフト層の抵抗をより低下させることが可能な半導体装置を提案する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置は、ＩＧＢＴ構造を備える。この半導体装置は、半導体基板と、前記半導体基板の上面に配置された上部電極と、前記半導体基板の下面に配置された下部電極を有する。前記半導体基板が、厚み方向に沿って見たときに、前記上部電極と前記半導体基板とが接している範囲と重複するセル領域と、前記セル領域の周囲に配置されている周辺領域を有している。前記下部電極が、前記セル領域から前記周辺領域に跨る範囲で前記半導体基板に接している。前記半導体基板が、コレクタ層と、バッファ層と、ドリフト層と、ボディ層を有している。前記コレクタ層は、前記セル領域と前記周辺領域に跨って分布しており、前記セル領域内と前記周辺領域内で前記下部電極に接するｐ型層である。前記バッファ層は、前記セル領域内に配置されており、前記コレクタ層に対して上側から接しているｎ型層である。前記ドリフト層は、前記セル領域と前記周辺領域に跨って分布しており、前記セル領域内で前記バッファ層に対して上側から接しており、前記周辺領域内で前記コレクタ層に対して上側から接しており、前記バッファ層よりもｎ型不純物濃度が低いｎ型層である。前記ボディ層は、前記セル領域内に配置されており、前記セル領域内で前記ドリフト層に対して上側から接しており、前記上部電極に接するｐ型層である。
【０００８】
この半導体装置では、周辺領域において、コレクタ層がドリフト層に接している。したがって、半導体装置がオン状態のときに、周辺領域において、コレクタ層からドリフト層に直接ホールが流入する。このため、周辺領域では、バッファ層がドリフト層へのホールの流入を阻害しない。したがって、ドリフト層におけるホールの濃度を従来よりも上昇させることができ、ドリフト層の抵抗を従来よりも低下させることができる。このため、この半導体装置では、オン状態において損失が生じ難い。また、ボディ層と周辺領域内のコレクタ層の間の距離が長いので、オフ状態においてボディ層からドリフト層に伸びる空乏層は、周辺領域内のコレクタ層に到達しない。このため、周辺領域内においてコレクタ層がドリフト層に接していても、リーチスルーは生じない。以上に説明したように、この半導体装置によれば、リーチスルーを防止しながら、オン状態におけるドリフト層の抵抗を従来よりも低下させることができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態の半導体装置１０の平面図。
【図２】図１のＩＩ−ＩＩ線における断面図。
【発明を実施するための形態】
【００１０】
図１、２は、実施形態の半導体装置１０を示している。図２に示すように、半導体装置１０は、シリコンによって構成された半導体基板１２を有している。
【００１１】
図１に示すように、半導体基板１２の上面１２ａには、２つの上部電極６０と複数の信号電極６４が設けられている。上部電極６０は、半導体基板１２の上面１２ａの中央部近傍に配置されている。図２に示すように、上部電極６０は、半導体基板１２の上面１２ａに接している。上部電極６０と半導体基板１２との接触範囲６０ａの周囲では、半導体基板１２の上面１２ａが絶縁膜８０等によって覆われている。以下では、半導体基板１２を上側から見たときに、接触範囲６０ａと重複する半導体領域をセル領域１６と呼び、セル領域１６の周囲の半導体領域を周辺領域１８という。すなわち、セル領域１６と半導体基板１２の外周端１２ｃとの間に位置する半導体領域を、周辺領域１８という。
【００１２】
半導体基板１２の下面１２ｂには、下部電極６２が配置されている。下部電極６２は、セル領域１６から周辺領域１８に跨る範囲で、半導体基板１２の下面１２ｂに接している。下部電極６２は、下面１２ｂの全域に接している。
【００１３】
セル領域１６内の半導体基板１２の上面１２ａには、複数のトレンチが形成されている。各トレンチの内面は、ゲート絶縁膜４２に覆われている。各トレンチ内には、ゲート電極４４が配置されている。ゲート電極４４は、ゲート絶縁膜４２によって半導体基板１２から絶縁されている。ゲート電極４４の上面は、層間絶縁膜４６に覆われている。層間絶縁膜４６は、上部電極６０に覆われている。層間絶縁膜４６は、ゲート電極４４を上部電極６０から絶縁している。
【００１４】
半導体基板１２内には、エミッタ層２０、ボディ層２２、ドリフト層２６、バッファ層２８及びコレクタ層３２が形成されている。
【００１５】
コレクタ層３２は、高濃度のｐ型不純物を含有するｐ型層である。コレクタ層３２は、セル領域１６と周辺領域１８に跨って分布している。コレクタ層３２は、半導体基板１２の下面１２ｂに露出している。コレクタ層３２は、下面１２ｂの全域で下部電極６２にオーミック接触している。
【００１６】
バッファ層２８は、ｎ型層である。バッファ層２８は、セル領域１６内に配置されている。バッファ層２８は、コレクタ層３２の上側に配置されており、コレクタ層３２に対して上側から接している。なお、本実施形態では、バッファ層２８がセル領域１６の外周端（セル領域１６と周辺領域１８の境界）まで分布しているが、バッファ層２８がセル領域１６内のより狭い範囲内に分布していてもよいし、バッファ層２８がセル領域１６よりも広い範囲に分布（すなわち、バッファ層２８の一部が周辺領域１８内に分布）していてもよい。
【００１７】
ドリフト層２６は、バッファ層２８よりもｎ型不純物濃度が低いｎ型層である。ドリフト層２６は、セル領域１６と周辺領域１８に跨って分布している。ドリフト層２６は、バッファ層２８よりも上側の深さ範囲において、セル領域１６から周辺領域１８に跨って分布している。また、周辺領域１８内では、ドリフト層２６は、バッファ層２８の深さ範囲にまで分布している。ドリフト層２６は、セル領域１６内でバッファ層２８に対して上側から接しており、周辺領域１８内でコレクタ層３２に対して上側から接している。
【００１８】
ボディ層２２は、ｐ型層である。ボディ層２２は、セル領域１６内に配置されている。ボディ層２２は、ドリフト層２６の上側に配置されており、ドリフト層２６に対して上側から接している。ボディ層２２は、ボディコンタクト層２２ａと低濃度ボディ層２２ｂを有している。
【００１９】
ボディコンタクト層２２ａは、高濃度のｐ型不純物を含有するｐ型層である。ボディコンタクト層２２ａは、半導体基板１２の上面１２ａに露出している。ボディコンタクト層２２ａは、上部電極６０にオーミック接触している。
【００２０】
低濃度ボディ層２２ｂは、ボディコンタクト層２２ａよりもｐ型不純物濃度が低いｐ型層である。低濃度ボディ層２２ｂは、ボディコンタクト層２２ａに対して下側から接している低濃度ボディ層２２ｂは、ドリフト層２６に対して上側から接している。
【００２１】
エミッタ層２０は、ｎ型層である。エミッタ層２０は、セル領域１６内に配置されている。エミッタ層２０は、ボディコンタクト層２２ａの側方に配置されており、低濃度ボディ層２２ｂに対して上側から接している。エミッタ層２０は、半導体基板１２の上面１２ａに露出している。エミッタ層２０は、上部電極６０にオーミック接触している。エミッタ層２０は、ボディ層２２によってドリフト層２６から絶縁されている。
【００２２】
エミッタ層２０は、トレンチの上端部でゲート絶縁膜４２に接している。低濃度ボディ層２２ｂは、エミッタ層２０の下側でゲート絶縁膜４２に接している。ドリフト層２６は、低濃度ボディ層２２ｂの下側でゲート絶縁膜４２に接している。
【００２３】
セル領域１６内には、エミッタ層２０、ボディ層２２、ドリフト層２６、バッファ層２８、コレクタ層３２及びゲート電極４４等によってＩＧＢＴ構造が形成されている。このＩＧＢＴは、上部電極６０と下部電極６２の間に接続されている。上部電極６０がエミッタ電極として機能し、下部電極６２がコレクタ電極として機能する。
【００２４】
半導体基板１２の周辺領域１８内には、分離層７０及びリサーフ層７２が設けられている。
【００２５】
分離層７０は、ｐ型層であり、ボディ層２２に対して外周側で隣接している。分離層７０は、半導体基板１２の上面１２ａからボディ層２２よりも深い位置まで伸びている。
【００２６】
リサーフ層７２は、分離層７０よりもｐ型不純物濃度が低いｐ型層である。リサーフ層７２は、分離層７０に対して外周側で隣接している。リサーフ層７２は、分離層７０よりも浅い範囲に配置されている。
【００２７】
分離層７０とリサーフ層７２の下側には、ドリフト層２６が配置されている。ドリフト層２６は、分離層７０とリサーフ層７２に対して下側から接している。リサーフ層７２よりも外周側では、ドリフト層２６が半導体基板１２の上面１２ａに露出している。また、ドリフト層２６は、半導体基板１２の外周端１２ｃに露出している。
【００２８】
周辺領域１８内では、半導体基板１２の上面１２ａ（すなわち、分離層７０、リサーフ層７２及びドリフト層２６の表面）が絶縁膜８０によって覆われている。
【００２９】
次に、半導体装置１０の動作について説明する。ゲート電極４４に閾値以上の電位を印加すると、ゲート絶縁膜４２に隣接する範囲のボディ層２２にチャネルが形成される。チャネルが形成されている状態で下部電極６２が上部電極６０よりも高電位となると、ＩＧＢＴがオンし、下部電極６２から上部電極６０に向かって電流が流れる。より詳細には、上部電極６０から、エミッタ層２０とチャネルを通ってドリフト層２６に電子が流入する。それと同時に、下部電極６２からコレクタ層３２を通ってドリフト層２６にホールが流入する。ドリフト層２６にホールが流入することで、伝導度変調現象によってドリフト層２６の抵抗が低下する。このため、電子が、ドリフト層２６内を低損失で流れる。電子は、バッファ層２８とコレクタ層３２を通って下部電極６２へ流れる。
【００３０】
セル領域１６内では、ドリフト層２６とコレクタ層３２の間にバッファ層２８が存在している。バッファ層２８によって、コレクタ層３２からドリフト層２６へのホールの流入が抑制される。周辺領域１８内では、コレクタ層３２がドリフト層２６に直接接している。したがって、周辺領域１８では、コレクタ層３２からドリフト層２６へ効率的にホールが供給される。周辺領域１８内でコレクタ層３２からドリフト層２６へ供給されたホールは、セル領域１６内のドリフト層２６へ分散する。このため、セル領域１６内におけるドリフト層２６の抵抗がより低下し、ドリフト層２６で生じる損失がより低減される。したがって、この半導体装置では、ＩＧＢＴがオン状態のときに生じる損失（定常損失）が小さい。
【００３１】
ゲート電極４４に印加する電圧を閾値未満まで低下させると、チャネルが消失し、電流が停止する。すなわち、ＩＧＢＴがオフする。ＩＧＢＴがオフすると、ボディ層２２とドリフト層２６の間の界面を構成するｐｎ接合から、ドリフト層２６内に空乏層が広がる。図２中の破線１００は、ドリフト層２６内で空乏層が広がる範囲を示している。セル領域１６内では、ボディ層２２から下方向に空乏層が広がる。下部電極６２に最大定格電圧が印加されている状態では、図２に示すように、空乏層がバッファ層２８に達している。バッファ層２８のｎ型不純物濃度がドリフト層２６のｎ型不純物濃度よりも高いので、バッファ層２８内では空乏層が下方向に広がり難い。したがって、空乏層がバッファ層２８に達した段階で、空乏層の下方向への広がりが停止する。このように、セル領域１６内では、空乏層がコレクタ層３２まで達すること（すなわち、リーチスルー）が防止される。
【００３２】
周辺領域１８内のドリフト層２６の上端部（リサーフ層７２の近傍の部分）では、空乏層が外周側に向かって広がる。なお、リサーフ層７２は、周辺領域１８内における空乏層の外周側への伸展を促進する。このとき、リサーフ層７２は少なくとも部分的に空乏化される。周辺領域１８内のドリフト層２６の大部分（上端部を除く部分）では、空乏層が外周側に向かって斜め下方向に広がる。その結果、図２の破線１００に示すように、空乏層の端部は、断面において弧状に分布する。周辺領域１８内のコレクタ層３２からボディ層２２までの距離は長い。また、空乏層の伸展を止めるバッファ層２８が周辺領域１８内のコレクタ層３２の上端よりも上側に突出するように設けられている。このため、図２に示すように、空乏層は、周辺領域１８内のコレクタ層３２に達しない。このため、周辺領域１８内でもリーチスルーが防止される。
【００３３】
このように、セル領域１６と周辺領域１８のそれぞれで、リーチスルーが防止される。したがって、この半導体装置１０は、高い耐圧を有する。
【００３４】
以上に説明したように、この半導体装置１０では、周辺領域１８においてコレクタ層３２をドリフト層２６に直接接触させることで、ＩＧＢＴで生じる定常損失が低減される。また、セル領域１６にバッファ層２８を設け、周辺領域１８ではコレクタ層３２をバッファ層２８よりも下側に配置することで、セル領域１６と周辺領域１８の両方でリーチスルーが防止される。このように、半導体装置１０によれば、リーチスルーを防止しながら、ＩＧＢＴの定常損失を抑制することができる。
【００３５】
また、一般的に、ＩＧＢＴのオン状態において、ドリフト層２６の中心部ではドリフト層２６の外周部よりもホールの濃度が高くなり易い。これに対し、本実施形態の半導体装置では、周辺領域１８においてホールが効率的にドリフト層２６に供給される。その結果、ドリフト層２６内のホールの濃度がより均一化される。これによって、ラッチアップが抑制される。
【００３６】
なお、上述した実施形態において、セル領域１６に、ＩＧＢＴ構造に加えて、ＩＧＢＴ以外の半導体素子構造（例えば、ｐｎダイオード等）が設けられていてもよい。ｐｎダイオードをセル領域１６に追加的に設ける場合には、コレクタ層３２の深さ範囲の一部に、ｎ型のカソード層を設けてもよい。
【００３７】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３８】
１０    ：半導体装置
１２    ：半導体基板
１６    ：セル領域
１８    ：周辺領域
２０    ：エミッタ層
２２    ：ボディ層
２６    ：ドリフト層
２８    ：バッファ層
３２    ：コレクタ層
４２    ：ゲート絶縁膜
４４    ：ゲート電極
４６    ：層間絶縁膜
６０    ：上部電極
６２    ：下部電極
７０    ：分離層
７２    ：リサーフ層
８０    ：絶縁膜
【図１】
2019071387.tif 000003
【図２】
2019071387.tif 000004