(57)【要約】【課題】インバータ装置本体を保持する保持体の少なくとも一部が溶融又は分断された場合であっても、その異常を検出し、負荷の駆動を停止又はインバータ装置本体の運転を停止できるようにしたインバータ装置を提供する。【解決手段】一実施形態は、負荷を駆動するインバータ装置本体を保持し少なくとも一部が溶融又は分断可能な材料により構成された保持体、及び、保持体に一体に構成されると共に電気的に導通可能であり保持体の少なくとも一部が溶融又は分断すると断線するパターン、を備える成形回路部品と、パターンの断線を電気的に検出する検出部と、断線が検出されると成形回路部品の異常と判断する判断部と、異常と判断されると負荷の駆動又はインバータ装置本体の運転を停止する停止部と、を含む。【選択図】図１
2019187152.tif 000002
【特許請求の範囲】
【請求項１】
負荷を駆動するインバータ装置本体を保持するもので、少なくとも一部が溶融又は分断可能な材料により構成された保持体、及び、前記保持体に一体に構成されると共に電気的に導通可能であり、前記保持体の少なくとも一部が溶融又は分断すると断線するパターン、を備える成形回路部品と、
前記パターンの断線を電気的に検出する検出部と、
前記断線が検出されると前記成形回路部品の異常と判断する判断部と、
前記異常と判断されると前記負荷の駆動又は前記インバータ装置本体の運転を停止する停止部と、
を備えるインバータ装置。
【請求項２】
前記成形回路部品は、複数のエリアに区画された多面体により構成され、前記複数のエリアのうち少なくとも一つ以上のエリアに前記パターンを備え、
前記パターンに接続される１又は複数の抵抗と、
前記パターン及び前記抵抗に印加された電圧に対応して変化する電圧を検出する検出回路と、
前記検出された電圧、又は、この検出電圧により算出される前記パターン及び前記抵抗を含む合成抵抗値、により、前記複数のエリアのうち何れの１又は複数のエリアの前記パターンが断線したかを特定する特定部と、
を備える請求項１記載のインバータ装置。
【請求項３】
前記成形回路部品のパターンは、前記複数のエリアに渡って配線されている請求項２記載のインバータ装置。
【請求項４】
前記成形回路部品のパターンは、前記複数のエリアに対しそれぞれ異なる経路で延設されている請求項２記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、インバータ装置に関する。
【背景技術】
【０００２】
一般に、インバータ装置は、その筐体としてプラスチックを成形して用いることがある。プラスチック筐体は、機械油等を原因として亀裂、クラックを生じると、インバータ装置の内部部品が、設置個所から脱落してしまう虞がある。また、インバータ装置の内部部品が異常発熱すると、筐体が溶融してしまうことになる。このような場合、インバータ装置が、負荷を駆動し続けたり、インバータ装置本体を運転し続けると好ましくない。本願に関連する立体回路基板、成形回路部品にかかる技術が、特許文献１、２に開示されているが、これらの技術を適用したとしても前述の課題を解決することはできない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−８６０６８号公報
【特許文献２】国際公開２０１６／１５８１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
インバータ装置本体を保持する保持体の少なくとも一部が溶融又は分断された場合であっても、その異常を検出し、負荷の駆動を停止又はインバータ装置本体の運転を停止できるようにしたインバータ装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態のインバータ装置は、負荷を駆動するインバータ装置本体を保持するもので、少なくとも一部が溶融又は分断可能な材料により構成された保持体、及び、保持体に一体に構成されると共に電気的に導通可能であり、保持体の少なくとも一部が溶融又は分断すると断線するパターン、を備える成形回路部品と、パターンの断線を電気的に検出する検出部と、断線が検出されると成形回路部品の異常と判断する判断部と、異常と判断されると負荷の駆動又はインバータ装置本体の運転を停止する停止部と、を含む。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態について示すインバータ装置の電気的構成図
【図２】第１実施形態にかかるインバータ装置の筐体内部における構成部品の設置例を示す図
【図３】第１実施形態について筐体内部の横断面図を示すもので構成部品の設置例を示す図
【図４】第１実施形態について示す要部の構成図
【図５】第１実施形態においてパターン断線時の検出処理の説明図
【図６】第２実施形態において成形回路部品に構成されたパターンの経路図
【図７】第２実施形態について示す通常時の等価回路
【図８】第２実施形態について示す断線異常時の等価回路のその１
【図９】第２実施形態について示す断線異常時の等価回路のその２
【図１０】第２実施形態について示す断線異常時の等価回路のその３
【図１１】第３実施形態において成形回路部品に構成されたパターンの経路図
【図１２】第３実施形態について示す通常時の等価回路
【図１３】第３実施形態について示す断線異常時の等価回路のその１
【図１４】第３実施形態について示す断線異常時の等価回路のその２
【図１５】第３実施形態について示す断線異常時の等価回路のその３
【図１６】第３実施形態について示す断線異常時の等価回路のその４
【図１７】第３実施形態について示す断線異常時の等価回路のその５
【図１８】第３実施形態について示す断線異常時の等価回路のその６
【図１９】第３実施形態について示す断線異常時の等価回路のその７
【図２０】第４実施形態について示すインバータ装置の電気的構成図
【発明を実施するための形態】
【０００７】
以下、インバータ装置の幾つかの実施形態について図面を参照しながら説明する。
（第１実施形態）
以下、第１実施形態について図１から図５を参照して説明する。図１はインバータ装置１の電気的構成図を示し、図２はインバータ装置（インバータ装置本体相当）１の筐体内部における電気的構成部品の設置例を示しており、図３は上面側から見た横断面図を示している。
図１に示すように、インバータ装置１は、電源回路２、ＥＭＣ（Electro Magnetic Compatibility）フィルタ３、コンバータ部４、主回路コンデンサ４ａ、インバータ部５、検出部としての検出回路６、パターン７、ＣＰＵ８、及びメモリ９を主に備える。このインバータ装置１は、三相交流電源１０から三相交流電圧を入力し、負荷としてのモータ１１を駆動する。
【０００８】
ＥＭＣフィルタ３は、三相交流電源１０とコンバータ部４との間に構成され、インバータ装置１の本体内部で生じるノイズ電流が三相交流電源１０に回り込むことを抑制するために設けられる。このＥＭＣフィルタ３は、後述の図２に示すコモンモードチョークコイル（以下、コイルと略す）１２、及びフィルムコンデンサ（以下、コンデンサと略す）１３を用いてローパスフィルタとして構成されている。コンバータ部４は、例えば三相ダイオードブリッジを用いて構成され、三相交流電源１０からＥＭＣフィルタ３を通じて入力された三相交流電圧を全波整流し、主回路コンデンサ４ａに出力する。主回路コンデンサ４ａは、全波整流された電圧を平滑化し、インバータ部５及び電源回路２に出力する。電源回路２は、例えばＤＣ／ＤＣコンバータにより構成され、コンバータ部４から主回路コンデンサ４ａを通じて入力された直流電圧を用いて所定の直流電源電圧（例えば５Ｖ、３．３Ｖ等）を生成し、主にパターン７、ＣＰＵ８及びメモリ９などの各ブロックに直流電源電圧を供給する。
【０００９】
ＣＰＵ８は、メモリ９に記憶されたプログラムに基づいてインバータ部５を制御することで、インバータ部５が主回路コンデンサ４ａが保持した直流電圧を三相交流電圧に変換しモータ１１に出力する。モータ１１はこの三相交流電圧により駆動される。またＣＰＵ８は、メモリ９に記憶されたプログラムを実行することで判断部、特定部及び停止部としての機能を実現する。
【００１０】
図２に示すように、筐体１４は、例えばプラスチック樹脂による非導電性材料を用いて構成される。この筐体１４は、射出成形技術により内部に空間を有する立方体状の箱に成形されている。この筐体１４は、インバータ装置１の本体を保持する保持体として構成される。筐体１４の構造は、内部に空間を備えた立方体状の箱に限られるものではなく、内部に空間を備えた直方体状の箱であっても良い。筐体１４が、例えばポリカーボネートにより構成されているときには、その融点は約２７０℃〜３００℃である。
筐体１４の内部の空間には、複数枚の回路基板１５、１６が搭載されている。これらの回路基板１５、１６は、例えばフィルタ回路基板１５及び主回路基板１６である。なお図２には、インバータ装置１を構成する前述の電気的構成（例えば２〜９）のうち、主要な電気的構成を図示している。
【００１１】
フィルタ回路基板１５には、ＥＭＣフィルタ３が搭載されている。また主回路基板１６には、ＥＭＣフィルタ３以外の電気的構成ブロック（例えば２、４〜９）が搭載されている。この図２には、インバータ部５及び検出回路６を図示している。なお、検出回路６は、フィルタ回路基板１５に搭載されていても良い。インバータ部５は、三相上下アーム接続されたＩＧＢＴ又はＭＯＳＦＥＴによるスイッチング素子を備えたパワーモジュールにより構成される。ＣＰＵ８が、このインバータ部５のスイッチング素子をオン、オフ制御することで、パワーモジュールはスイッチング素子のスイッチング損失および導通損失により発熱する。
【００１２】
またヒートシンク１７が、インバータ部５のパワーモジュールに接触するように設置されており、パワーモジュールの発熱を放熱する。ヒートシンク１７は、パワーモジュールに接触して設置された基材１８とこの基材１８に一体に構成され複数の薄板状の放熱板１９とを備える。ヒートシンク１７の近傍、例えば下方にはファン２０が設置されている。筐体１４の下部には、ファン２０の吸気口（符号なし）が設けられている。また筐体１４の上部には、このファン２０による風の排気口（符号なし）が設けられている。ファン２０は、筐体１４の下部の吸気口から冷却用の空気を吸い込み、ヒートシンク１７の複数の放熱板１９の間を通過して筐体１４の上部の排気口に抜ける風を送り出す。
【００１３】
このインバータ装置１は、通常壁面に設置して使用されることが多い。このため、固定用の脚部２１、２２が、プラスチック樹脂により筐体１４の外面に一体に設けられている。これらの脚部２１、２２は、それぞれ筐体１４の上部背面両端部に一体構成されている。この脚部２１、２２の中央には、それぞれ、ねじの挿通孔２１ａ、２２ａが設けられており、ねじ（図示せず）がこのねじの挿通孔２１ａ、２２ａを通じて外部から締付けられる。これにより、インバータ装置１を壁面に固定できる。
このように、インバータ装置１の本体は、電源回路２、ＥＭＣフィルタ３、コンバータ部４、主回路コンデンサ４ａ、インバータ部５、検出回路６、パターン７、ＣＰＵ８、メモリ９による主な電気的構成と共に、その筐体１４の内部に、ヒートシンク１７、ファン２０を内蔵し、さらに筐体１４の外面に脚部２１、２２を備える。
【００１４】
図４は、筐体１４の一部を示すと共に要部の電気的構成を示している。この図４に示すように、筐体１４の少なくとも一部には、パターン７が一体に構成されている。筐体１４及びパターン７が、成形回路部品（Molded Interconnect Device (MID)）Ｇ１を構成する。この成形回路部品Ｇ１は、筐体１４にパターン７を組込み形成した部品である。
【００１５】
パターン７は、例えば電気的に導通可能な金属導線により構成されている。このパターン７は、電解メッキ又は無電解メッキによるメッキ技術を用いて形成されている。環境温度が、通常動作温度（例えば２５℃）よりも高くなり、パターン７がある所定の温度環境に晒されると当該パターン７は断線する。
【００１６】
図１及び図４に示すように、検出回路６は、パターン７の導通／断線の状態を電気的に検出してＣＰＵ８に出力する。図４には、パターン７及び検出回路６の具体例も示している。この図４に示すように、パターン７の一端が電源回路２の５Ｖ直流電源電圧の出力端子に接続されており、パターン７の他端には検出回路６が接続されている。検出回路６は、パターン７の断線を電気的に検出するために設けられ、例えばパターン７の他端とグランドとの間にプルダウン接続したプルダウン抵抗Ｒｄにより構成される。
検出回路６は、プルダウン抵抗Ｒｄに限られず、これに代えて第２実施形態以降の検出回路１０６に示すようにプルアップ抵抗Ｒｐを用いても良い。この検出回路６の検出結果はＣＰＵ８のデジタル入力ポートに入力される。ＣＰＵ８は、デジタル入力ポートに入力された検出回路６の検出結果を読み出すことで成形回路部品Ｇ１の正常／異常を判断する。例えば、ＣＰＵ８は、パターン７の他端の電圧が電源回路２の出力電圧と同等レベル（例えば５Ｖ）となるか否かを判定することでパターン７の導通／断線を判定し、パターン７の断線と検出されると成形回路部品Ｇ１の異常と判断する。
【００１７】
上記の構成のうち特徴的な作用、動作を説明する。通常、インバータ装置１内では、ＣＰＵ８が、インバータ部５を制御することでモータ１１を駆動するが、このときインバータ部５のパワーモジュールが発熱する。インバータ部５が発熱すると、この熱はヒートシンク１７に伝導する。ファン２０が、ヒートシンク１７に風を供給しているためインバータ部５の発熱を抑制できる。
図４に示すように、通常時には、電源回路２が、筐体１４に構成されたパターン７を通じて通電する。パターン７の抵抗値は数Ω未満となり無視できるため、検出回路６は、この電源回路２の出力電圧と同等レベルの電圧（例えば５Ｖ）を検出し、ＣＰＵ８のデジタル入力ポートに出力する。するとＣＰＵ８のレジスタにはデジタル入力ポートの状態が書き込まれる。このとき例えば５Ｖに対応したHighレベルを示す値がＣＰＵ８のレジスタに記憶されることになる。このためＣＰＵ８は、この検出回路６の検出結果を入力し、動作正常であると判断する。
【００１８】
筐体１４は、前述した内部搭載部品（例えば、コイル１２）の異常発熱の影響により少なくとも一部が溶融してしまうことがある。また筐体１４は、インバータ装置１の本体周辺で使用される機械油の影響によりクラック、すなわち亀裂を発生し、その少なくとも一部が分断されてしまうことがある。このような異常時には、図５に模式的に表したように、パターン７が断線する。パターン７が断線すると、検出回路６は電源回路２の出力電圧と同等レベルの電圧を検出できず、これにより、検出回路６はパターン７の断線を電気的に検出できる。このときＣＰＵ８は、デジタル入力ポートに０Ｖを入力し、ＣＰＵ８のレジスタにはLowレベルを示す値が記憶され、ＣＰＵ８は、成形回路部品Ｇ１の異常と判断する。ＣＰＵ８は、この成形回路部品Ｇ１の異常と判断すると、インバータ部５の制御動作を停止することで、モータ１１の駆動を停止する。例えば、ＣＰＵ８が、インバータ部５のスイッチング素子を全相オフすることで、モータ１１の駆動を停止できる。
【００１９】
本実施形態によれば、検出回路６が成形回路部品Ｇ１のパターン７の断線を電気的に検出すると、ＣＰＵ８は成形回路部品Ｇ１の異常と判断しモータ１１の駆動を停止する。このため、筐体１４が溶融したり筐体１４にクラックを生じたとしても、ＣＰＵ８は、成形回路部品Ｇ１の異常と判断しモータ１１の駆動を停止できる。
【００２０】
（第２実施形態）
図６から図１０は、第２実施形態の追加説明図を示している。本実施形態においては、パターン７の具体的な引き回し方法を説明する。本実施形態では、検出回路６に代えて、プルアップ抵抗Ｒｐを用いた検出回路１０６を適用した形態を図示して説明する。
図６に示すように、筐体１４は、内部に空間を備えた多面体により構成され、この多面体が複数のエリアＡ１〜Ａ３に区画されている。この図６には、筐体１４の内面が、前面エリアＡ１、上面エリアＡ２、側面エリアＡ３に区画されている例を示している。パターンＰ１〜Ｐ３が、これらの複数のエリアＡ１〜Ａ３に渡って成形回路技術を用いて構成されている。これらのパターンＰ１〜Ｐ３は、筐体１４の箱の内面に沿って構成されている。
これらのパターンＰ１〜Ｐ３は、それぞれ、検出回路１０６から例えば２本の並行導線を伸長して構成されるパターンであり、複数の区画されたエリアＡ１〜Ａ３を渡って配線されている。本実施形態では、これらのパターンＰ１〜Ｐ３が２本の並行導線により構成されているため、外部ノイズを受信することによる悪影響を極力排除できる。また本実施形態では、パターンＰ１〜Ｐ３を２本の並行導線により構成した形態を示したが、必ずしも、導線を並行に伸長しなくても良い。この場合、導線の往路と復路とで別の経路で配線できるようになる。
【００２１】
パターンＰ３は、側面エリアＡ３においてファン２０とヒートシンク１７の側面に沿って通過するように構成されている。パターンＰ２は、上面エリアＡ２において脚部２１，２２の下部、ヒートシンク１７及び主回路コンデンサ４ａの上面に沿って通過するように構成されている。パターンＰ１は、前面エリアＡ１において、コンデンサ１３及びコイル１２の設置領域の脇を通過するように構成されている。成形回路部品Ｇ２は、筐体１４とこれらのパターンＰ１〜Ｐ３とを用いて構成される。
【００２２】
また抵抗Ｒ３が、隣接する側面エリアＡ３及び上面エリアＡ２を跨ぐ領域に位置して２本の並行導線の間に構成されている。そして、さらに抵抗Ｒ２が、２つの上面エリアＡ２及び前面エリアＡ１を跨ぐ領域に位置して２本の並行導線の間に構成されている。さらに抵抗Ｒ１は、前面エリアＡ１の中の並行導線の先端に位置して構成される。これらの抵抗Ｒ１〜Ｒ３は、例えば５ｋΩのチップ抵抗部品により構成される。
【００２３】
図７は、図６に示したパターンＰ１〜Ｐ３を用いた電気的な等価回路を示している。図６に示した検出回路１０６は、図７に示すようにプルアップ抵抗Ｒｐを用いて構成される。この検出回路１０６は、２本の並行導線のうち一方の導線にプルアップ抵抗Ｒｐを通じて電源回路２の５Ｖ電源電圧を入力すると共に、他方の導線をグランドに接続して構成される。検出回路１０６は、この２本の並行導線に生じる電圧を検出した検出結果を、ＣＰＵ８のアナログ入力ポートに入力させる。これにより、検出回路１０６は、パターンＰ１〜Ｐ３及び抵抗Ｒ１〜Ｒ３に印加された電圧に対応して変化する電圧を検出でき、ＣＰＵ８は、この２本の並行導線の間の電圧値を入力できる。この際、ＣＰＵ８は、検出回路１０６の検出電圧値から抵抗値を算出、導出できる。
ここでは、検出回路１０６がプルアップ抵抗Ｒｐを用いて構成されている例を示しているが、第１実施形態に示したプルダウン抵抗Ｒｄを用いて構成しても良い。プルダウン抵抗Ｒｄを用いるときには、抵抗Ｒ１〜Ｒ３を電源回路２の５Ｖ出力端子とＣＰＵ８のアナログ入力ポートとの間に接続すると良い。
【００２４】
図６及び図７に示すように、抵抗Ｒ１が前面エリアＡ１に延びる並行導線の先端に接続されると共に、抵抗Ｒ２が前面エリアＡ１と上面エリアＡ２との間、抵抗Ｒ３が上面エリアＡ２と側面エリアＡ３との間、にそれぞれ位置して並列接続されている。
この場合、５ｋΩの抵抗Ｒ１〜Ｒ３が並列接続されることになるため、通常時には検出回路１０６から見た抵抗Ｒ１〜Ｒ３の合成抵抗値は１．７ｋΩとなる。この結果、電源回路２が、５Ｖ電源電圧を検出回路１０６のプルアップ抵抗Ｒｐを通じてパターンＰ１〜Ｐ３に通電すると、ＣＰＵ８の入力電圧は３．１Ｖとなる。
【００２５】
上記構成の断線時における検出処理について図８から図１０を参照しながら説明する。例えば、ＥＭＣフィルタ３のコイル１２が異常発熱すると、筐体１４にその熱が伝達される。特に、この熱はコイル１２の付近の筐体１４の前面エリアＡ１に影響する。このため、筐体１４の前面エリアＡ１に熱が集中することになり、筐体１４の前面エリアＡ１が溶融し、パターンＰ１が断線する。
【００２６】
また同様に、主回路コンデンサ４ａが異常発熱したときには、筐体１４の上面エリアＡ２が溶融することになりパターンＰ２が断線する。またインバータ装置１は、機械油を原因として、挿通孔２１ａ、２２ａの周辺の脚部２１、２２にクラックを発生させてしまうことがある。クラックが脚部２１、２２に発生すると、パターンＰ２が断線する。同様に、インバータ装置１は、その筐体１４の側面エリアＡ３に機械油を原因としたクラックを生じることがある。クラックが側面エリアＡ３に生じると、側面エリアＡ３のパターンＰ３が断線する。このような場合、検出回路１０６は、パターンＰ１〜Ｐ３及び抵抗Ｒ１〜Ｒ３に印加された電圧に対応して変化する電圧を検出し、ＣＰＵ８は、検出回路１０６の検出電圧により、複数のエリアＡ１〜Ａ３のうち何れの１又は複数のエリアのパターンＰ１〜Ｐ３が断線したかを特定し、モータ１１の駆動を停止する。
【００２７】
以下では、断線異常を生じたエリアＡ１〜Ａ３の特定方法を説明する。
＜理論値の説明＞
図８から図１０は、各エリアＡ１〜Ａ３の断線異常時における等価回路を示す。図８に示すように、前面エリアＡ１のパターンＰ１が断線すると、検出回路１０６から抵抗Ｒ１〜Ｒ３を見た合成抵抗値は、５ｋΩの抵抗を２並列接続した合成抵抗値になるため、２．５ｋΩになる。このため、検出回路１０６の検出電圧は３．６Ｖとなり、通常時の電圧３．１Ｖに比較して上昇変化する。
【００２８】
また図９に示すように、パターンＰ２の上面エリアＡ２が断線すると、検出回路１０６から抵抗Ｒ１〜Ｒ３を見た合成抵抗値は、抵抗Ｒ３の５ｋΩに一致することになる。この結果、検出回路１０６の検出電圧は４．２Ｖとなり、通常時の電圧３．１Ｖに比較して上昇変化する。
【００２９】
さらに図１０に示すように、パターンＰ３の側面エリアＡ３が断線すると、検出回路１０６から抵抗Ｒ１〜Ｒ３を見た場合、全ての抵抗Ｒ１〜Ｒ３に至る通電経路が断線していることから、合成抵抗値は∞Ωとなる。このため、検出回路１０６の検出電圧は５．０Ｖとなり、この場合も通常時の電圧３．１Ｖに比較して上昇変化する。
【００３０】
＜断線異常を生じたエリアの特定方法の説明（その１）＞
ＣＰＵ８は、検出回路１０６により検出された電圧により、断線異常の有無を判定する。例えばＣＰＵ８は、前述した通常時の検出回路１０６の検出電圧３．１Ｖを標準電圧値と見做し、検出電圧が標準電圧値から許容範囲内の電圧値（例えば、２．９〜３．３Ｖ）であるときには正常と判断し、この許容範囲を外れているときには断線異常、すなわち成形回路部品Ｇ２の異常と判断する。
【００３１】
またＣＰＵ８は、検出回路１０６により検出された電圧により、何れのエリアＡ１〜Ａ３のパターンＰ１〜Ｐ３が断線したかを特定する。例えばＣＰＵ８は、前述した前面エリアＡ１のパターンＰ１が断線しているときの理論上の検出回路１０６の検出電圧３．６Ｖを中心値とし、検出電圧がこの中心値から所定範囲内の電圧値（例えば、３．４〜３．８Ｖ）であると判定したときには、前面エリアＡ１のパターンＰ１が断線していると特定する。
【００３２】
例えばＣＰＵ８は、前述した上面エリアＡ２のパターンＰ２が断線しているときの理論上の検出回路１０６の検出電圧４．２Ｖを中心値とし、検出電圧がこの中心値から所定範囲内の電圧値（例えば、４．０〜４．４Ｖ）であると判定したときには、少なくとも上面エリアＡ２のパターンＰ２が断線していると特定する。また例えばＣＰＵ８は、検出電圧が５．０Ｖ（すなわち、パターンＰ３の断線時の理論上の検出電圧）と見做せるときには、少なくとも側面エリアＡ３のパターンＰ３が断線していると特定する。
【００３３】
＜エリア特定方法の説明（その２）＞
また別の方法として、ＣＰＵ８が、検出回路１０６の検出電圧から合成抵抗値を算出し、この合成抵抗値により異常の有無を判定したり、何れのエリアのパターンが断線したかを特定しても良い。
【００３４】
例えばＣＰＵ８は、前述した通常時の合成抵抗値１．７ｋΩを標準の合計抵抗値と見做し、検出回路１０６の検出電圧から合成抵抗値を算出し、この算出される合成抵抗値が、標準の合計抵抗値から許容範囲内の合計抵抗値（例えば、１．４〜２．０ｋΩ）であるときには正常と判断し、この許容範囲を外れているときには異常と判断する。
【００３５】
ＣＰＵ８は、検出回路１０６の検出電圧から算出される合成抵抗値により、前面エリアＡ１、上面エリアＡ２、側面エリアＡ３のうち何れのエリアのパターンが断線したかを特定する。例えばＣＰＵ８は、前述した前面エリアＡ１のパターンＰ１が断線しているときの理論上の合成抵抗値２．５ｋΩを中心値とする。そして、ＣＰＵ８は、検出回路１０６の検出電圧から算出される合成抵抗値が、この中心値から所定範囲内の抵抗値（例えば、２．１〜２．９ｋΩ）であるときには、前面エリアＡ１のパターンＰ１が断線していると特定する。
【００３６】
例えばＣＰＵ８は、上面エリアＡ２のパターンＰ２が断線しているときの理論上の合成抵抗値５．０ｋΩを中心値とする。そして、ＣＰＵ８は、検出回路１０６の検出電圧から算出される合成抵抗値が、この中心値から所定範囲内の抵抗値（例えば、４．６〜５．４ｋΩ）であるときには、少なくとも上面エリアＡ２のパターンＰ２が断線していると特定する。
【００３７】
同様に、ＣＰＵ８は、検出回路１０６の検出電圧から算出される合成抵抗値が∞Ω（側面エリアＡ３のパターンＰ３の断線時の理論上合成抵抗値）となるときには、少なくとも側面エリアＡ３のパターンＰ３が断線していると特定する。ＣＰＵ８は、前面エリアＡ１、上面エリアＡ２、側面エリアＡ３のうち少なくとも一つ以上のエリアのパターン（Ｐ１〜Ｐ３の何れか）が断線していると特定したときには、インバータ部５を制御することでモータ１１の駆動を停止する。例えば、ＣＰＵ８が、インバータ部５の上下アームのスイッチング素子を全相オフすることでモータ１１の駆動を停止できる。
【００３８】
本実施形態によれば、検出回路１０６は、パターンＰ１〜Ｐ３及び抵抗Ｒ１〜Ｒ３に印加された電圧に対応して変化する電圧を検出してＣＰＵ８に出力する。そして、ＣＰＵ８は、検出回路１０６により検出された電圧により、前面エリアＡ１、上面エリアＡ２、側面エリアＡ３のうち何れのエリアのパターンＰ１〜Ｐ３が断線したかを特定する。これにより、これらのエリアＡ１〜Ａ３のうち何れのエリアのパターンＰ１〜Ｐ３が断線しているかを特定でき、断線しているときには、モータ１１の駆動を停止できる。また前述したように、ＣＰＵ８は、検出回路１０６の検出電圧に代えて、この検出電圧から算出される合計抵抗値を用いて何れのエリアＡ１〜Ａ３のパターンＰ１〜Ｐ３が断線しているか特定しても良い。
また本実施形態によれば、パターンＰ１〜Ｐ３が複数のエリアＡ１〜Ａ３に渡って配線されているため、断線したエリアのパターンを１又は複数に絞ることができる。
【００３９】
（第３実施形態）
図１１から図１９は、第３実施形態の追加説明図を示す。本実施形態が、第２実施形態と異なるところは、パターンの引き回し方法にある。前述の特に第２実施形態と同一部分には同一符号を付して説明を省略し、以下では異なる部分を中心に説明する。
【００４０】
図１１に示すように、パターンＰ１１〜Ｐ１３は、複数のエリアＡ１〜Ａ３にそれぞれ構成されている。これらのパターンＰ１１〜Ｐ１３は、成形回路技術を用いて構成されている。これらのパターンＰ１１〜Ｐ１３は、筐体１４の箱の内面に沿って構成されている。パターンＰ１１〜Ｐ１３は、検出回路１０６からエリアＡ１〜Ａ３に沿ってそれぞれ独立して独自の経路で延設され、複数のエリアＡ１〜Ａ３に対しそれぞれ異なる経路で延設されている。成形回路部品Ｇ３は、筐体１４及びパターンＰ１１〜Ｐ１３により構成される。
【００４１】
パターンＰ１３は、筐体１４の側面エリアＡ３に構成されており、パターンＰ１２は、筐体１４の上面エリアＡ２に構成されている。またパターンＰ１１は、筐体１４の前面エリアＡ１に構成されている。これらのパターンＰ１１〜Ｐ１３の先端には、それぞれ抵抗Ｒ１１〜Ｒ１３が設置されている。
【００４２】
抵抗Ｒ１１は、前面エリアＡ１に沿って伸設されたパターンＰ１１の並行導線の先端に設置されるもので、例えば２ｋΩのチップ抵抗部品である。抵抗Ｒ１２は、上面エリアＡ２に沿って伸設されたパターンＰ１２の並行導線の先端に設置されており、例えば１．５ｋΩのチップ抵抗部品である。抵抗Ｒ１３は、側面エリアＡ３に沿って平行に延設された並行導線の先端に設置されており、例えば１ｋΩのチップ抵抗部品である。その他の構成、例えば検出回路１０６の構成は、前述した第２実施形態と同様であるため、説明を省略する。
【００４３】
図１２は、等価回路を示している。この図１２に示すように、検出回路１０６の側から抵抗Ｒ１１〜Ｒ１３を見ると、各エリアＡ１〜Ａ３の各抵抗Ｒ１１〜Ｒ１３は、並列接続されていることになる。このとき合成抵抗値は０．４６ｋΩとなる。この結果、電源回路２が、プルアップ抵抗Ｒｐを通じてパターンＰ１１〜Ｐ１３に通電すると、検出回路１０６の検出電圧は１．６Ｖとなり、この電圧１．６ＶがＣＰＵ８に入力される。
【００４４】
図１３から図１５は、各エリアＡ１〜Ａ３のパターンＰ１１〜Ｐ１３がそれぞれ断線したときの等価回路を示している。図１３に示すように、前面エリアＡ１のパターンＰ１１が断線すると、検出回路１０６から抵抗Ｒ１１〜Ｒ１３を見たときの合成抵抗値は、抵抗Ｒ１２及びＲ１３の並列抵抗値０．６ｋΩとなる。このため、ＣＰＵ８の入力電圧は、１．９Ｖとなり、通常時の電圧１．６Ｖに比較して上昇する。
【００４５】
また図１４に示すように、上面エリアＡ２のパターンＰ１２が断線すると、検出回路１０６から抵抗Ｒ１１〜Ｒ１３を見たときの合成抵抗値は、前面エリアＡ１及び側面エリアＡ３の各抵抗Ｒ１１及びＲ１３の並列接続抵抗値となり、０．６７ｋΩとなる。このため、ＣＰＵ８の入力電圧は、２．０Ｖとなり、通常時の電圧１．６Ｖに比較して上昇する。
【００４６】
さらに図１５に示すように、側面エリアＡ３のパターンＰ１３が断線すると、検出回路１０６から見た抵抗Ｒ１１〜Ｒ１３の合成抵抗値は、前面エリアＡ１及び上面エリアＡ２の各抵抗Ｒ１１及びＲ１２の並列接続抵抗値となり、０．８６ｋΩとなる。このため、ＣＰＵ８の入力電圧は、２．３Ｖとなり、この場合も通常時の電圧１．６Ｖに比較して上昇する。
【００４７】
図１６から図１８は、エリアＡ１〜Ａ３のうち２エリアのパターンが断線したときの等価回路を示し、図１９は、全てのエリアＡ１〜Ａ３のパターンが断線したときの等価回路を示している。
【００４８】
図１６から図１８に示すように、２エリアのパターンが断線したときには、断線していないエリアに設けられた抵抗の抵抗値が、検出回路１０６から見た合成抵抗値となる。このため、検出回路１０６は、プルアップ抵抗Ｒｐと、断線していないエリアの抵抗とにより５Ｖ電源電圧を分圧した分圧電圧を検出し、ＣＰＵ８はこの検出電圧を入力する。
【００４９】
例えば図１６に示すように、前面エリアＡ１と上面エリアＡ２のパターンＰ１１及びＰ１２が共に断線したときには、合成抵抗値は、抵抗Ｒ１３の抵抗値１．００ｋΩである。したがって、検出回路１０６は、プルアップ抵抗Ｒｐと側面エリアＡ３の抵抗Ｒ１３とにより５Ｖ電源電圧を分圧した２．５Ｖを検出し、ＣＰＵ８はこの２．５Ｖを入力する。
【００５０】
同様に、例えば図１７に示すように、前面エリアＡ１と側面エリアＡ３のパターンＰ１１及びＰ１３が共に断線したときには、合成抵抗値は、抵抗Ｒ１２の抵抗値１．５０ｋΩである。したがって検出回路１０６は、プルアップ抵抗Ｒｐと上面エリアＡ２の抵抗Ｒ１２とにより５Ｖ電源電圧を分圧した３．０Ｖを検出し、ＣＰＵ８はこの３．０Ｖを入力する。
【００５１】
さらに同様に、例えば図１８に示すように、前面エリアＡ１と上面エリアＡ２のパターンＰ１１及びＰ１２が共に断線したときには、合成抵抗値は、抵抗Ｒ１１の抵抗値２．００ｋΩである。したがって検出回路１０６は、プルアップ抵抗Ｒｐと前面エリアＡ１の抵抗Ｒ１１とにより５Ｖ電源を分圧した３．３Ｖを検出し、ＣＰＵ８はこの３．３Ｖを入力する。
【００５２】
これらを見ても明らかなように、２エリアのパターンが断線したときの検出回路１０６の検出電圧は、１エリアのパターンが断線したときの検出回路１０６の検出電圧に比較して大きくなるように変化する。
【００５３】
これにより検出回路１０６が、１エリアのパターンが断線したときの検出電圧に比較して大きく変化した電圧を検出することで、ＣＰＵ８は、成形回路部品Ｇ３の異常範囲が広範囲に渡っているということを特定できる。またＣＰＵ８は、これらの異常範囲が異なっているときには、それぞれ検出回路１０６の検出電圧が異なることになり、この検出電圧値により、エリアＡ１〜Ａ３のうち何れのエリアのパターン（Ｐ１１〜Ｐ１３の何れか）が断線したかを特定できる。
【００５４】
また図１９に示すように、全てのエリアＡ１〜Ａ３のパターンＰ１１〜Ｐ１３が断線したときには、検出回路１０６から抵抗Ｒ１１〜Ｒ１３の側を見た合成抵抗値は、∞Ωになることから、検出回路１０６は、プルアップ抵抗Ｒｐを通じて５．０Ｖを検出し、ＣＰＵ８はこの５．０Ｖを入力する。
【００５５】
３つのエリアＡ１〜Ａ３のパターンＰ１１〜Ｐ１３が断線すると、検出回路１０６は、２エリアのパターンが断線したときの検出電圧に比較して、さらに大きく変化した電圧５．０Ｖを検出し、ＣＰＵ８がこの電圧５．０Ｖを入力することになる。この場合、ＣＰＵ８は、１エリア又は２エリアのパターンが断線しているときに比較して、異常範囲がさらに広範囲に渡っているということを特定できる。
このように、ＣＰＵ８は、複数のエリアＡ１〜Ａ３のうち何れのエリアのパターンＰ１１〜Ｐ１３が断線したかを特定できる。異常を生じていれば、ＣＰＵ８は、インバータ部５を制御することでモータ１１の駆動を停止できる。例えば、ＣＰＵ８が、インバータ部５の上下アームのスイッチング素子を全相オフすることでモータ１１の駆動を停止できる。
【００５６】
第３実施形態においても、ＣＰＵ８は、検出回路１０６の検出電圧又は合計抵抗値の何れにより異常の有無を判定しても良く、また何れのエリアＡ１〜Ａ３のパターンＰ１１〜Ｐ１３が断線しているかを特定しても良い。本実施形態によっても前述実施形態と同様の作用効果を奏する。
本実施形態によれば、パターンＰ１１〜Ｐ１３が複数のエリアＡ１〜Ａ３に対しそれぞれ異なる経路で延設されているため、どのエリアＡ１〜Ａ３に断線があっても断線箇所を判別、特定できる。
【００５７】
（第４実施形態）
図２０は、第４実施形態の追加説明図を示している。本実施形態では、前述実施形態で示したように成形回路部品の異常と判断したときに、インバータ装置２０１の本体の運転を停止する形態を示す。前述実施形態と同一構成については同一符号を付して説明を省略し、以下異なる部分を中心に説明する。インバータ装置１に代わるインバータ装置２０１は、電源回路２に代わる電源回路２０２と、リレー２７とを備える。
図２０に示すように、配線用遮断器２３、及び電磁接触器２４が、三相交流電源１０とインバータ装置２０１の交流入力端子との間に縦続接続されている。配線用遮断器２３は、いわゆるブレーカであり、当該配線用遮断器２３の二次側に所定以上の負荷電流が流れたときに当該二次側への出力を遮断する機器である。また電磁接触器２４は、操作コイル２５を備え、当該操作コイル２５に電源が通電されている間、三相交流電源１０をインバータ装置２０１の内部に通電オンする接触器である。
電源回路２０２は、例えばＡＣ／ＤＣコンバータにより構成され、配線用遮断器２３と電磁接触器２４との間に三相交流電源１０から出力される三相のうち二相の交流電圧を入力し、所定の電源電圧（例えば、２４Ｖ）を生成する。この電源回路２０２は、ＣＰＵ８及びメモリ９等を備えた制御回路２６に電源供給する。リレー２７は、ノーマルクローズ型であり、通常時にはクローズされている。
【００５８】
前述したように、筐体１４が溶融するとパターン７が断線し、制御回路２６のＣＰＵ８が検出回路６の検出結果により成形回路部品Ｇ１の異常と判断する。このとき、制御回路２６のＣＰＵ８は、リレー２７をオフ制御することで電磁接触器２４を通電オフ制御する。これにより、電磁接触器２４はインバータ装置２０１への通電を遮断する。
この場合、配線用遮断器２３は、三相交流電源１０の出力をその二次側に遮断しないため、交流電圧が電源回路２０２に供給され続ける。したがって、電源回路２０２は、制御回路２６に制御用電源を供給し続けることができる。
これにより、制御回路２６のＣＰＵ８が、リレー２７のオフ状態を保持し続けることができる。したがって、たとえコンバータ部４及びインバータ部５への通電が遮断されたとしても、リレー２７がクローズすることはなく、制御回路２６は動作し続けることができ、この結果、制御回路２６はリレー２７をオープンに保持し続けることができる。制御回路２６がリレー２７をオープンに保持し続ければ、インバータ装置２０１の本体の運転を停止し続けることができる。
したがって、筐体１４の少なくとも一部が溶融又は分断された場合であっても、制御回路２６のＣＰＵ８が成形回路部品Ｇ１の異常と判断したときに、インバータ装置２０１の本体の運転を停止できる。
【００５９】
（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
脚部２１、２２は金属製であっても良い。脚部２１、２２が金属により構成されている場合には、金属製の脚部２１、２２と筐体１４とを固定する部分にパターンＰ２、Ｐ１２を構成することが望ましい。成形回路部品Ｇ１、Ｇ２、Ｇ３が、樹脂製の筐体１４にパターンＰ１〜Ｐ３、Ｐ１１〜Ｐ１３をメッキ技術により施して構成される形態を示したが、特に、メッキ技術により構成しなくても良く蒸着技術を用いて構成しても良い。
第１実施形態では、ＣＰＵ８が検出回路６の検出結果をデジタル入力ポートに入力した形態を示したが、アナログ入力ポートに入力するようにしても良い。ＣＰＵ８は、アナログ入力ポートに入力されたアナログ電圧が、複数の範囲の何れの範囲内に属しているか否かを判定することで、パターン７が導通しているか断線しているか、すなわち成形回路部品Ｇ１が正常であるか異常であるかを判断できる。
【００６０】
前述の実施形態では、筐体１４が、内部に空間を有する立方箱状に構成されている形態を示したが、必ずしも立方箱状に構成されていなくても良いし、各種の成形技術により多面体に構成されていれば良い。このような場合であっても、筐体１４の全面にパターンＰ１〜Ｐ３、Ｐ１１〜Ｐ１３を構成しなくても良い。
前述の実施形態では、１つのエリア（例えば、前面エリアＡ１）に対して１つの抵抗（例えば、抵抗Ｒ１）を設置した形態を示しているが、この構成に限定されるものではない。例えば、１つのエリアに２つの抵抗を接続しても良いし、その数は限られない。
【００６１】
本発明のいくつかの実施形態を説明したが、各実施形態１〜４に示した構成、条件に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６２】
図面中、１はインバータ装置（インバータ装置本体）、６、１０６は検出回路（検出部）、７、Ｐ１〜Ｐ３、Ｐ１１〜Ｐ１３はパターン、８はＣＰＵ（判断部、停止部）、１４は筐体（保持体）、Ｒ１〜Ｒ３、Ｒ１１〜Ｒ１３は抵抗、Ａ１は前面エリア（エリア）、Ａ２は上面エリア（エリア）、Ａ３は側面エリア（エリア）、Ｇ１、Ｇ２、Ｇ３は成形回路部品、を示す。
【図１】
2019187152.tif 000003
【図２】
2019187152.tif 000004
【図３】
2019187152.tif 000005
【図４】
2019187152.tif 000006
【図５】
2019187152.tif 000007
【図６】
2019187152.tif 000008
【図７】
2019187152.tif 000009
【図８】
2019187152.tif 000010
【図９】
2019187152.tif 000011
【図１０】
2019187152.tif 000012
【図１１】
2019187152.tif 000013
【図１２】
2019187152.tif 000014
【図１３】
2019187152.tif 000015
【図１４】
2019187152.tif 000016
【図１５】
2019187152.tif 000017
【図１６】
2019187152.tif 000018
【図１７】
2019187152.tif 000019
【図１８】
2019187152.tif 000020
【図１９】
2019187152.tif 000021
【図２０】
2019187152.tif 000022