(57)【要約】【課題】アナログフィルタを使用しない保護制御装置において、簡易な構成で装置の異常を検出する。【解決手段】保護制御装置は、入力変換器から出力された電気量に第１高調波信号が重畳されたアナログ信号をディジタル信号に変換する複数のアナログディジタル変換器を含む信号変換部を含む。保護制御装置は、各アナログディジタル変換器により変換されたディジタル信号をフーリエ変換処理することにより、重畳された第１高調波信号の位相を算出し、各アナログディジタル変換器により変換されたディジタル信号から算出された第１高調波信号の位相と、第１信号発生部が発生させた第１高調波信号の位相との位相差を算出し、各位相差に基づいて保護制御装置の異常の有無を判定する。保護制御装置は、各位相差のうちの少なくとも１つの位相差が第１閾値以上である場合、信号変換部が異常であると判定する。【選択図】図２
2019047668.tif 000002
【特許請求の範囲】
【請求項１】
電力系統を保護するための保護制御装置であって、
前記電力系統の電気量を取り込む入力変換器と、
前記電力系統の電気量よりも高い第１周波数成分を有する第１高調波信号を発生させる第１信号発生部と、
前記入力変換器から出力された電気量に前記第１高調波信号が重畳されたアナログ信号を、予め定められたサンプリング周期でディジタル信号に変換する複数のアナログディジタル変換器を含む信号変換部と、
前記複数のアナログディジタル変換器の各々ついて、当該アナログディジタル変換器により変換されたディジタル信号をフーリエ変換処理することにより、前記重畳された第１高調波信号の位相を算出するフーリエ変換部と、
前記複数のアナログディジタル変換器の各々について、当該アナログディジタル変換器により変換されたディジタル信号から算出された第１高調波信号の位相と、前記第１信号発生部が発生させた第１高調波信号の位相との位相差を算出する位相差算出部と、
前記位相差算出部により算出された各位相差に基づいて、前記保護制御装置の異常の有無を判定する異常判定部とを備え、
前記異常判定部は、前記位相差算出部により算出された各位相差のうちの少なくとも１つの位相差が第１閾値以上である場合、前記信号変換部が異常であると判定する、保護制御装置。
【請求項２】
前記フーリエ変換部は、前記複数のアナログディジタル変換器の各々ついて、当該アナログディジタル変換器により変換されたディジタル信号をフーリエ変換処理することにより、前記重畳された第１高調波信号の振幅をさらに算出し、
前記複数のアナログディジタル変換器の各々について、当該アナログディジタル変換器により変換されたディジタル信号から算出された第１高調波信号の振幅と、前記第１信号発生部が発生させた第１高調波信号の振幅との差分である振幅差を算出する振幅差算出部をさらに備え、
前記異常判定部は、前記振幅差算出部により算出された各振幅差のうちの第１振幅差が第１基準振幅差以上である場合、前記第１振幅差に対応するアナログディジタル変換器が異常であると判定する、請求項１に記載の保護制御装置。
【請求項３】
前記電力系統の電気量よりも高い第２周波数成分を有する第２高調波信号を発生させ、当該第２高調波信号を当該電気量に重畳させる第２信号発生部をさらに備え、
前記入力変換器は、当該電気量に前記第２高調波信号が重畳されたアナログ信号を出力し、
前記複数のアナログディジタル変換器の各々は、前記入力変換器から出力されたアナログ信号に前記第１高調波信号をさらに重畳したアナログ信号を、前記予め定められたサンプリング周期でディジタル信号に変換し、
前記振幅差算出部は、前記複数のアナログディジタル変換器のうちの第１アナログディジタル変換器により変換されたディジタル信号から算出された第２高調波信号の振幅と、残余のアナログディジタル変換器の各々により変換されたディジタル信号から算出された第２高調波信号の振幅との差分である振幅差をさらに算出し、
前記異常判定部は、前記振幅差算出部により算出された前記第２高調波信号についての各振幅差に基づいて、前記入力変換器の異常の有無を判定する、請求項２に記載の保護制御装置。
【請求項４】
前記異常判定部は、前記第２高調波信号についての各振幅差のうちの少なくとも１つの振幅差が第２基準振幅値以上である場合に、前記入力変換器が異常であると判定する、請求項３に記載の保護制御装置。
【請求項５】
前記複数のアナログディジタル変換器の各々により変換されたディジタル信号に対して、前記電力系統の系統周波数成分を抽出するためのフィルタ処理を実行するディジタルフィルタ部と、
前記フィルタ処理が実行された各ディジタル信号を用いて前記電力系統を保護するための保護演算を実行する保護演算部とをさらに備える、請求項１〜請求項４のいずれか１項に記載の保護制御装置。
【請求項６】
前記位相差算出部により算出された各位相差のうちの第１位相差が前記第１閾値未満であり、かつ前記第１閾値よりも小さい第２閾値以上である場合、当該第１位相差に対応するアナログディジタル変換器のサンプリング時刻を補正する補正部をさらに備える、請求項１〜請求項５のいずれか１項に記載の保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電力系統を保護するための保護制御装置に関する。
【背景技術】
【０００２】
従来、電力系統で発生した事故を検出するディジタル保護制御装置が使用されている。ディジタル保護制御装置は、電力系統から電流および電圧などの電気量（系統電気量）を収集することにより、事故等による過電圧、電圧の不足、または過電流などが発生したことを検出し、遮断器へ制御信号を送出する。
【０００３】
例えば、特開２０１１−１６０４９７号公報（特許文献１）は、ディジタル保護制御装置を開示している。このディジタル保護制御装置は、電力系統のアナログ交流電気量よりも高い周波数の高調波信号を発生させる高調波発生器と、電力系統から取込まれたアナログ交流電気量と高調波信号とを重畳した信号のフィルタ処理を行う複数のアナログフィルタと、複数のアナログフィルタと少なくとも同数以上のＡＤ（analog to digital）変換器を備え、ＡＤ変換器の出力から重畳した高調波信号成分の振幅値および位相を算出するフーリエ変換手段とを備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１６０４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、製造メーカによってアナログフィルタの特性が異なる場合があるため、アナログフィルタを使用しない保護制御装置が望まれている。また、ディジタル保護制御装置では、高い信頼性が求められることから装置の異常を検出するための機能が必要とされる。
【０００６】
特許文献１に係るディジタル保護制御装置は、高速サンプリングを実現しつつ簡素な構成で不良監視をすることを検討している。しかし、特許文献１に係るディジタル保護制御装置はアナログフィルタを用いた構成となっており、上記ニーズを満たすような技術を何ら教示ないし示唆するものではない。
【０００７】
本開示のある局面における目的は、アナログフィルタを使用しない保護制御装置において、簡易な構成で装置の異常を検出することである。
【課題を解決するための手段】
【０００８】
ある実施の形態に従うと、電力系統を保護するための保護制御装置が提供される。保護制御装置は、電力系統の電気量を取り込む入力変換器と、電力系統の電気量よりも高い第１周波数成分を有する第１高調波信号を発生させる第１信号発生部と、入力変換器から出力された電気量に第１高調波信号が重畳されたアナログ信号を、予め定められたサンプリング周期でディジタル信号に変換する複数のアナログディジタル変換器を含む信号変換部と、複数のアナログディジタル変換器の各々ついて、当該アナログディジタル変換器により変換されたディジタル信号をフーリエ変換処理することにより、重畳された第１高調波信号の位相を算出するフーリエ変換部と、複数のアナログディジタル変換器の各々について、当該アナログディジタル変換器により変換されたディジタル信号から算出された第１高調波信号の位相と、第１信号発生部が発生させた第１高調波信号の位相との位相差を算出する位相差算出部と、位相差算出部により算出された各位相差に基づいて、保護制御装置の異常の有無を判定する異常判定部とを備える。異常判定部は、位相差算出部により算出された各位相差のうちの少なくとも１つの位相差が第１閾値以上である場合、信号変換部が異常であると判定する。
【発明の効果】
【０００９】
本開示によると、アナログフィルタを使用しない保護制御装置において、簡易な構成で装置の異常を検出することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に従う保護制御装置の構成例を示す図である。
【図２】実施の形態１に従う演算処理部の機能構成を示すブロック図である。
【図３】実施の形態１に従う保護制御装置による異常判定処理の一例を示すフローチャートである。
【図４】実施の形態２に従う保護制御装置の構成例を示す図である。
【図５】実施の形態２に従う演算処理部の機能構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、同一または相当する部分に同一の参照符号を付し、その説明を繰返さない場合がある。また、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。
【００１２】
実施の形態１．
＜保護制御装置の構成＞
図１は、実施の形態１に従う保護制御装置１０の構成例を示す図である。例えば、保護制御装置１０は、送電線Ｌを保護するためのディジタル保護リレー装置であり、送電線Ｌに接続された母線を含む電気所に配置される。送電線Ｌは、３相交流送電線であり、３本（Ｕ相、Ｖ相、Ｗ相）の送電線を含む。
【００１３】
図１を参照して、保護制御装置１０は、入力変換器２０，３０と、アナログディジタル（ＡＤ）変換部５０と、演算処理部６０と、ディジタル入力回路７１と、ディジタル出力回路７２と、通信インターフェイス７３と、基準信号発生回路８１とを含む。ＡＤ変換部５０は、複数のＡＤ変換器５１〜５６を含む。
【００１４】
入力変換器２０は、送電線Ｌの電流信号（すなわち、アナログ電流信号）を取り込み、ＡＤ変換器５１〜５３の処理に適したアナログ電圧信号に変換して出力する。具体的には、入力変換器２０は、補助変流器２１，２２，２３を含む。補助変流器２１は、計器用変流器４１により検出された送電線ＬのＵ相の電流Ｉｕを取り込む。補助変流器２２は、計器用変流器４２により検出された送電線ＬのＶ相の電流Ｉｖを取り込む。補助変流器２３は、計器用変流器４３により検出された送電線ＬのＷ相の電流Ｉｗを取り込む。
【００１５】
入力変換器３０は、送電線Ｌの電圧信号（すなわち、アナログ電圧信号）を取り込み、ＡＤ変換器５４〜５６の処理に適したアナログ電圧信号に変換して出力する。具体的には、入力変換器３０は、補助変圧器３１，３２，３３を含む。補助変圧器３１は、計器用変圧器４４により検出された送電線ＬのＵ相の電圧Ｖｕを取り込む。補助変圧器３２は、計器用変圧器４５により検出された送電線ＬのＶ相の電圧Ｖｖを取り込む。補助変圧器３３は、計器用変圧器４６により検出された送電線ＬのＷ相の電圧Ｖｗを取り込む。
【００１６】
基準信号発生回路８１は、高調波の監視用の基準信号Ｍ１を発生させる。具体的には、基準信号発生回路８１は、基準信号Ｍ１として、電力系統（すなわち、送電線Ｌ）の系統周波数よりも高い周波数成分を有する高調波信号を発生させる。具体的には、基準信号Ｍ１は、系統周波数のｎ倍（ｎは２以上の自然数であり、例えばｎ＝６４）の周波数成分を有する。基準信号発生回路８１は、アナログ電圧信号である基準信号Ｍ１を生成し、ＡＤ変換器５１〜５６に印加する。これにより、ＡＤ変換器５１〜５３には、入力変換器２０から出力される電気量に基準信号Ｍ１が重畳されたアナログ電圧信号が入力され、ＡＤ変換器５４〜５６には、入力変換器３０から出力される電気量に基準信号Ｍ１が重畳されたアナログ電圧信号が入力される。
【００１７】
ＡＤ変換器５１〜５６は、入力変換器２０，３０から出力された電気量に基準信号Ｍ１が重畳されたアナログ電圧信号を予め定められたサンプリング周期に従ってサンプリングすることによって、ディジタル信号に変換する。サンプリング周期は、系統周波数の逆数に相当する、系統電力の１サイクル（電気角３６０°）を複数に分割するように定められる。例えば、複数のＡＤ変換器５１〜５６は、アナログ電圧信号を電気角３０度毎にサンプリングすることによって、ディジタル信号を生成する。各ＡＤ変換器５１〜５６は、ディジタル信号を演算処理部６０へ出力する。
【００１８】
具体的には、ＡＤ変換器５１〜５３は、それぞれ電流Ｉｕ，Ｉｖ，Ｉｗに対応するアナログ電圧信号に基準信号Ｍ１を重畳したアナログ電圧信号をディジタル信号に変換する。ＡＤ変換器５４〜５６は、それぞれ電圧Ｖｕ，Ｖｖ，Ｖｗに対応するアナログ電圧信号に基準信号Ｍ１を重畳したアナログ電圧信号をディジタル信号に変換する。
【００１９】
演算処理部６０は、ＦＰＧＡ（Field  Programmable  Gate Array）上に実装するロジックで実現されるハードウェアによって構成される。ＦＰＧＡは、保護制御装置１０の動作を制御する。なお、演算処理部６０は、マイクロコンピュータを主体として構成されていてもよい。この場合、制御部としてのＣＰＵは、予めＲＯＭに格納されたプログラムを読み出して実行することによって、保護制御装置１０の動作を制御する。
【００２０】
演算処理部６０は、各ＡＤ変換器５１〜５６から取り込んだディジタル信号を用いて、各ＡＤ変換器５１〜５６の健全性を確認する。演算処理部６０は、特に、各ＡＤ変換器５１〜５６のサンプリングタイミングの同時性を確認する。
【００２１】
上述したように、アナログフィルタは、製造メーカによって周波数特性（特に、高周波数帯）および温度特性が異なることから、アナログフィルタを使用しない保護制御装置が求められている。アナログフィルタを使用しない保護制御装置においては、アナログフィルタにより除去されていた高調波ノイズを、ディジタルフィルタにより除去する必要があるため、高速サンプリングを実現する必要がある。高速サンプリングのためには、複数のＡＤ変換器を並列構成して高速化を図ることが考えられる。
【００２２】
一方で、複数のＡＤ変換器間のサンプリングタイミングがずれていると、複数の入力要素（例えば、各相電流、各相電圧）のサンプリングタイミングの同時性が前提である保護リレー要素（例えば、電流差動リレー、距離リレー等）が誤動作してしまう可能性がある。そこで、本実施の形態に従う保護制御装置１０（演算処理部６０）は、各ＡＤ変換器５１〜５６の単体としての健全性だけではなく、各ＡＤ変換器５１〜５６のサンプリングタイミングの同時性を確認することにより、ＡＤ変換部５０全体としての健全性も確認する。演算処理部６０の構成および処理についての詳細は後述する。
【００２３】
ディジタル入力回路７１は、例えば、開閉器の開閉情報を示す信号であるディジタル入力信号を受ける。ディジタル入力回路７１には、遮断器（図示しない）からのディジタル入力信号の他、断路器（図示しない）の開閉情報を示すディジタル入力信号が入力されてもよい。
【００２４】
ディジタル出力回路７２は、演算処理部６０により事故が発生したと判定された場合、事故区間を除去するために電力系統（例えば、送電線Ｌ）に接続された遮断器（図示しない）に対して遮断指令を出力する。
【００２５】
通信インターフェイス７３は、伝送路（図示しない）を介して外部装置（図示しない）に接続され、保護制御装置１０と外部装置との間で各種データを送受信する。
【００２６】
＜機能構成＞
図２は、実施の形態１に従う演算処理部６０の機能構成を示すブロック図である。図２を参照して、演算処理部６０は、主な機能構成として、フーリエ変換部６０１と、位相差算出部６０３と、振幅差算出部６０５と、異常判定部６０７と、補正部６０９と、ディジタルフィルタ部６１１と、保護演算部６１３と、出力制御部６１５とを含む。
【００２７】
図２では、説明の容易化のため、各ＡＤ変換器５１〜５６のうちの１つのＡＤ変換器から出力されるディジタル信号をＤｍ（ｍは１〜６のいずれか）として表わしている。以下では、各ＡＤ変換器５１〜５６から出力されるディジタル信号を、Ｄ１〜Ｄ６として説明する。
【００２８】
フーリエ変換部６０１は、複数のＡＤ変換器５１〜５６の各々について、当該ＡＤ変換器より変換されたディジタル信号をフーリエ変換処理することにより、重畳された基準信号Ｍ１の振幅および位相を算出する。フーリエ変換処理は、例えば、ＤＦＴ（Discrete Fourier Transformer）処理である。具体的には、フーリエ変換部６０１は、ディジタル信号Ｄ１〜Ｄ６それぞれから抽出した基準信号Ｍ１の位相θ１〜θ６を位相差算出部６０３に出力する。フーリエ変換部６０１は、ディジタル信号Ｄ１〜Ｄ６それぞれから抽出した基準信号Ｍ１の振幅Ａ１〜Ａ６を振幅差算出部６０５に出力する。
【００２９】
位相差算出部６０３は、複数のＡＤ変換器５１〜５６の各々について、当該ＡＤ変換器により変換されたディジタル信号をフーリエ変換処理することにより算出された基準信号Ｍ１の位相（すなわち、位相θ１〜θ６のいずれか）と、基準信号発生回路８１が発生させた基準信号Ｍ１の位相θ０との位相差を算出する。具体的には、位相差算出部６０３は、基準信号発生回路８１が生成した基準信号Ｍ１の入力を受け付け、当該基準信号Ｍ１の位相θ０を算出する。位相差算出部６０３は、基準信号Ｍ１の位相θｍと、位相θ０との位相差Δθｍ（すなわち、位相差Δθ１〜Δθ６）を算出し、異常判定部６０７に出力する。
【００３０】
振幅差算出部６０５は、複数のＡＤ変換器５１〜５６の各々について、当該ＡＤ変換器により変換されたディジタル信号をフーリエ変換処理することにより算出された基準信号Ｍ１の振幅（すなわち、振幅Ａ１〜Ａ６のいずれか）と、基準信号発生回路８１が発生させた基準信号Ｍ１の振幅Ａ０との振幅差を算出する。具体的には、振幅差算出部６０５は、基準信号発生回路８１が生成した基準信号Ｍ１の入力を受け付け、当該基準信号Ｍ１の振幅Ａ０を算出する。振幅差算出部６０５は、基準信号Ｍ１の振幅Ａｍと、振幅Ａ０との振幅差ΔＡｍ（すなわち、振幅差ΔＡ１〜ΔＡ６）を算出し、異常判定部６０７に出力する。
【００３１】
異常判定部６０７は、位相差算出部６０３により算出された各位相差Δθ１〜Δθ６および各振幅差ΔＡ１〜ΔＡ６に基づいて、保護制御装置１０の異常の有無を判定する。
【００３２】
ある局面では、異常判定部６０７は、各位相差Δθ１〜Δθ６のうちの少なくとも１つの位相差が閾値Ｔｈ１以上である場合、ＡＤ変換部５０が異常であると判定する。閾値Ｔｈ１は、例えば、後述する補正部６０９により補正可能な位相差に設定される。補正可能な位相差の限界値は、例えば、サンプリング周期に対応する位相差である。
【００３３】
このように、異常判定部６０７は、各位相差Δθ１〜Δθ６のうちの１つでも閾値Ｔｈ１以上である場合には、各ＡＤ変換器５１〜５６のサンプリングタイミングがずれており、そのずれを補正することもできないため、ＡＤ変換部５０全体として異常が発生していると判定する。この場合、出力制御部６１５は、保護制御装置１０が異常であることを示す異常情報をディスプレイ（図示しない）に表示したり、外部装置へ送信したりする。異常情報は、具体的な異常内容として、ＡＤ変換器５１〜５６のサンプリングタイミングの同時性が失われていることを示す情報を含んでいてもよい。
【００３４】
他の局面では、異常判定部６０７は、振幅差算出部６０５により算出された基準信号Ｍ１についての各振幅差ΔＡ１〜ΔＡ６のうちの１つの振幅差ΔＡｍ（例えば、振幅差ΔＡ１）が基準振幅差ＡＫ以上である場合、当該振幅差ΔＡ１に対応するＡＤ変換器５１（すなわち、振幅差ΔＡ１を算出するために用いられたディジタル信号Ｄ１を出力するＡＤ変換器５１）が異常であると判定する。このように、振幅差ΔＡｍが基準振幅差ＡＫ以上である場合には、振幅差ΔＡｍに対応するＡＤ変換器単体の異常（例えば、故障等）であると推定できるため、異常判定部６０７は当該ＡＤ変換器が異常であると判定する。この場合、出力制御部６１５は、ＡＤ変換器が異常であることを示す異常情報をディスプレイ（図示しない）に表示したり、外部装置へ送信したりする。
【００３５】
補正部６０９は、各位相差Δθ１〜Δθ６のうちの１つの位相差（例えば、Δθ１）が閾値Ｔｈ１未満であり、かつ閾値Ｔｈ１よりも小さい閾値Ｔｈ２以上である場合（すなわち、Ｔｈ２≦Δθ１＜Ｔｈ１である場合）、当該位相差Δθ１に対応するＡＤ変換器５１（すなわち、位相差Δθ１を算出するために用いられたディジタル信号Ｄ１を出力するＡＤ変換器５１）のサンプリング時刻を補正する。具体的には、補正部６０９は、位相差Δθ１に対応する時間を算出し、当該算出された時間を補正量としてＡＤ変換器５１に出力する。ＡＤ変換器５１は、補正量に従ってサンプリングタイミングを調整する。
【００３６】
ここで、閾値Ｔｈ２を設けている理由は、閾値Ｔｈ２よりも小さい位相差であれば、サンプリングタイミングの同時性を確保できることから、保護演算を精度よく実行することができ、結果として誤動作が発生することがないためである。なお、閾値Ｔｈ１，Ｔｈ２の設定値は、保護制御装置１０に求められる精度に応じて、系統運用者によって適宜定められればよい。
【００３７】
ディジタルフィルタ部６１１は、ある局面では、ディジタル信号Ｄ１〜Ｄ６に対して、電力系統（例えば、送電線Ｌ）の高調波成分および直流分と、重畳された基準信号Ｍ１の周波数成分とを除去するためのフィルタ処理を実行する。すなわち、ディジタルフィルタ部６１１は、送電線Ｌの系統周波数（例えば、５０Ｈｚ，６０Ｈｚ）の成分を抽出するためのフィルタ処理を実行する。
【００３８】
この場合、ディジタルフィルタ部６１１から出力されるディジタル信号は、送電線Ｌの電流Ｉｕ，Ｉｖ，Ｉｗの各々から系統周波数の成分を抽出した交流電流データと、送電線Ｌの電圧Ｖｕ，Ｖｖ，Ｖｗの各々から系統周波数の成分を抽出した交流電圧データとを含む。ディジタルフィルタ部６１１は、交流電流データおよび交流電圧データを保護演算部６１３に出力する。
【００３９】
保護演算部６１３は、交流電流データおよび交流電圧データを用いて、送電線Ｌを保護するための保護演算を実行し、送電線Ｌに事故が発生しているか否かを判断する。保護演算部６１３は、当該保護演算結果により送電線Ｌの事故を検出した場合には、ディジタル出力回路７２を介して、遮断器を開放するための制御信号を当該遮断器に出力する。
【００４０】
典型的には、ディジタルフィルタ部６１１は、異常判定部６０７により保護制御装置１０に何らの異常も発生していないと判定された場合に、上記フィルタ処理を実行する。これにより、信頼性の低いデータを用いた保護演算の実行を防止できる。なお、保護演算部６１３は、異常判定部６０７により保護制御装置１０に何らかの異常が発生したと判定された場合に、保護演算を停止する、または遮断指令をロックするように構成されていてもよい。また、異常判定部６０７により複数回の異常が検出された場合に、保護演算を停止する構成、または遮断指令をロックする構成であってもよい。
【００４１】
また、ディジタルフィルタ部６１１は、他の局面では、ディジタル信号Ｄ１〜Ｄ６に対して、重畳された基準信号Ｍ１の周波数成分を除去するためのフィルタ処理を実行する。すなわち、当該フィルタ処理では、送電線Ｌの高調波成分および直流分は除去されない。ディジタルフィルタ部６１１は、基準信号Ｍ１を除去した交流電流データおよび交流電圧データを出力制御部６１５に出力する。この場合、出力制御部６１５は、交流電流データおよび交流電圧データに基づいて、高調波成分を含む電流波形および電圧波形をディスプレイに表示してもよいし、交流電流データおよび交流電圧データを外部装置に送信してもよい。
【００４２】
＜処理手順＞
図３は、実施の形態１に従う保護制御装置１０による異常判定処理の一例を示すフローチャートである。典型的には、図３に示す保護制御装置１０の各ステップは、演算処理部６０により実行される。
【００４３】
図３を参照して、演算処理部６０は、ディジタル信号Ｄｍをフーリエ変換処理することにより位相θｍおよび振幅Ａｍを算出する（ステップＳ１０）。演算処理部６０は、基準信号Ｍ１の位相θ０と位相θｍとの位相差Δθｍと、基準信号Ｍ１の振幅Ａ０と振幅Ａｍとの振幅差ΔＡｍとを算出する（ステップＳ１２）。
【００４４】
演算処理部６０は、振幅差ΔＡｍが基準振幅差ＡＫ以上であるか否かを判断する（ステップＳ１４）。振幅差ΔＡｍが基準振幅差ＡＫ以上である場合には（ステップＳ１４においてＹＥＳ）、演算処理部６０は、振幅差ΔＡｍに対応するＡＤ変換器が異常であると判定して（ステップＳ１６）、処理を終了する。一方、振幅差ΔＡｍが基準振幅差ＡＫ未満である場合には（ステップＳ１４においてＮＯ）、演算処理部６０は、位相差Δθｍが閾値Ｔｈ２未満であるか否かを判断する（ステップＳ１８）。
【００４５】
位相差Δθｍが閾値Ｔｈ２未満である場合には（ステップＳ１８においてＹＥＳ）、演算処理部６０は後述するステップＳ２６を実行する。位相差Δθｍが閾値Ｔｈ２以上である場合には（ステップＳ１８においてＮＯ）、演算処理部６０は、位相差Δθｍが閾値Ｔｈ２以上であって、かつ閾値Ｔｈ１未満であるか否かを判断する（ステップＳ２０）。
【００４６】
位相差Δθｍが閾値Ｔｈ１未満である場合には（ステップＳ２０においてＹＥＳ）、演算処理部６０は、位相差Δθｍに基づいて、対応するＡＤ変換器のサンプリング時刻を補正する（ステップＳ２２）。具体的には、演算処理部６０は、位相差Δθｍに対応する時間を補正量として算出し、当該補正量に従って当該ＡＤ変換器のサンプリング時刻を補正する。一方、位相差Δθｍが閾値Ｔｈ１以上である場合には（ステップＳ２０においてＹＥＳ）、演算処理部６０は、ＡＤ変換部５０全体としての異常が発生していると判定し（ステップＳ２４）、処理を終了する。具体的には、演算処理部６０は、各ＡＤ変換器５１〜５６のサンプリングタイミングの同時性が失われていると判定する。
【００４７】
続いて、演算処理部６０は、各ディジタル信号Ｄｍについて、ステップＳ１４，Ｓ１８，Ｓ２０の判定処理を実行したか否かを判断する（ステップＳ２６）。全てのディジタル信号について、当該判定処理が実行されていない場合には（ステップＳ２６においてＮＯ）、演算処理部６０は、ステップＳ１０に戻って他のディジタル信号Ｄｍについて当該判定処理を実行する。全てのディジタル信号について、当該判定処理が実行された場合には（ステップＳ２６においてＹＥＳ）、演算処理部６０は処理を終了する。
【００４８】
＜利点＞
実施の形態１によると、アナログフィルタを使用しない保護制御装置において、装置の異常を精度よく検出することができる。例えば、保護制御装置１０は、振幅差ΔＡｍを用いてＡＤ変換器単体の異常を検出でき、位相差Δθｍを用いてＡＤ変換部全体としての異常を検出できる。これにより、保護制御装置１０の誤動作を回避できる。
【００４９】
また、ＡＤ変換器のサンプリングタイミングのずれが補正可能な範囲内であれば、当該ずれを調整できる。これにより、保護制御装置１０を停止することなく誤動作を回避できる。
【００５０】
さらに、アナログフィルタを使用していないため、通常、アナログフィルタで除去される高調波を含む電流波形および電圧波形を観測できる。また、アナログフィルタによる温度特性の影響を受けないため、保護制御装置１０を屋外に配置することもできる。
【００５１】
実施の形態２．
＜保護制御装置の全体構成＞
図４は、実施の形態２に従う保護制御装置１１の構成例を示す図である。保護制御装置１１は、図１中の保護制御装置１０に基準信号発生回路８２を追加するとともに、演算処理部６０を演算処理部６０Ａに置き換えた構成に相当する。保護制御装置１０と同一の構成についてはその詳細な説明は繰り返さない。
【００５２】
基準信号発生回路８２は、基準信号発生回路８１により生成される基準信号Ｍ１とは異なる基準信号Ｍ２を発生させる。具体的には、基準信号発生回路８２は、基準信号Ｍ２として、送電線Ｌの系統周波数よりも高い周波数成分を有する高調波信号を発生させる。具体的には、基準信号Ｍ２は、系統周波数のｐ倍（ｐは２以上の自然数であり、例えばｐ＝４）の周波数成分を有する。基準信号発生回路８２は、アナログ電圧信号である基準信号Ｍ２を生成し、入力変換器２０，３０に印加する。
【００５３】
これにより、入力変換器２０には、計器用変流器４１〜４３から出力されるアナログ電流信号に基準信号Ｍ２が重畳されたアナログ信号が入力される。入力変換器２０は、当該アナログ信号をＡＤ変換器５１〜５３の処理に適したアナログ電圧信号に変換して出力する。入力変換器３０には、計器用変圧器４４〜４６から出力されるアナログ電圧信号に基準信号Ｍ２が重畳されたアナログ信号が入力される。入力変換器３０は、当該アナログ信号をＡＤ変換器５４〜５６の処理に適したアナログ電圧信号に変換して出力する。
【００５４】
各ＡＤ変換器５１〜５３は、入力変換器２０から出力されたアナログ電圧信号に基準信号Ｍ１がさらに重畳されたアナログ電圧信号を予め定められたサンプリング周期に従ってサンプリングすることによって、ディジタル信号に変換する。また、各ＡＤ変換器５４〜５６は、入力変換器３０から出力されたアナログ電圧信号に基準信号Ｍ１がさらに重畳されたアナログ電圧信号をディジタル信号に変換する。
【００５５】
演算処理部６０Ａは、図１中の演算処理部６０の機能に、入力変換器２０，３０の異常判定機能を追加したものである。
【００５６】
＜機能構成＞
図５は、実施の形態２に従う演算処理部６０Ａの機能構成を示すブロック図である。図５を参照して、演算処理部６０Ａは、主な機能構成として、フーリエ変換部６０１Ａと、位相差算出部６０３Ａと、振幅差算出部６０５Ａと、異常判定部６０７Ａと、補正部６０９Ａと、ディジタルフィルタ部６１１Ａと、保護演算部６１３Ａと、出力制御部６１５Ａとを含む。以下では、演算処理部６０と同一の機能については、その詳細な説明は繰り返さない。ここでは、演算処理部６０Ａに追加された機能について説明する。
【００５７】
なお、図５では、各ＡＤ変換器５１〜５６のうちの１つのＡＤ変換器から出力されるディジタル信号をＥｍ（ｍは１〜６のいずれか）として表わしている。ディジタル信号Ｅｍは、電気量に基準信号Ｍ１，Ｍ２が重畳されたアナログ電圧信号をディジタル変換したものである。
【００５８】
フーリエ変換部６０１Ａは、複数のＡＤ変換器５１〜５６の各々について、当該ＡＤ変換器より変換されたディジタル信号をフーリエ変換処理することにより、重畳された基準信号Ｍ２の振幅を算出する。フーリエ変換部６０１Ａは、ディジタル信号Ｅ１〜Ｅ６それぞれから算出した基準信号Ｍ２の振幅Ｂ１〜Ｂ６を振幅差算出部６０５Ａに出力する。
【００５９】
本実施の形態では、入力変換器２０が補助変流器であり、入力変換器３０が補助変圧器であり、これらは互いに出力特性が異なる。そのため、以下では、振幅Ｂ１〜Ｂ３の各振幅差と、振幅Ｂ４〜Ｂ６の各振幅差とを算出し、これらを用いて入力変換器２０，３０の異常判定を実行する構成について説明する。
【００６０】
振幅差算出部６０５Ａは、入力変換器２０の出力を受ける複数のＡＤ変換器５１〜５３のうちの任意のＡＤ変換器（例えば、ＡＤ変換器５１）により変換されたディジタル信号から算出された基準信号Ｍ２の振幅（例えば、振幅Ｂ１）と、残余のＡＤ変換器（例えば、ＡＤ変換器５２，５３）の各々により変換されたディジタル信号から算出された基準信号Ｍ２の振幅（例えば、振幅Ｂ２，Ｂ３のいずれか）との振幅差を算出する。例えば、振幅差算出部６０５Ａは、振幅Ｂ１と振幅Ｂ２との振幅差ΔＢ１２、振幅Ｂ１と振幅Ｂ３との振幅差ΔＢ１３、および、振幅Ｂ２と振幅Ｂ３との振幅差ΔＢ２３を算出する。
【００６１】
また、振幅差算出部６０５Ａは、基準信号Ｍ２の振幅Ｂ４〜Ｂ６についても同様に振幅差を算出する。例えば、振幅差算出部６０５Ａは、振幅Ｂ４と振幅Ｂ５との振幅差ΔＢ４５、振幅Ｂ４と振幅Ｂ６との振幅差ΔＢ４６、および振幅Ｂ５と振幅Ｂ６との振幅差ΔＢ５６を算出する。
【００６２】
異常判定部６０７Ａは、基準信号Ｍ２についての振幅差ΔＢ１２，ΔＢ１３，ΔＢ２３の各々について、当該振幅差が基準振幅差ＢＫ以上であるか否かを判断する。異常判定部６０７Ａは、すべての振幅差が基準振幅差ＢＫ未満である場合には、入力変換器２０は正常（すなわち、どの補助変流器も特性劣化なし）と判定する。異常判定部６０７Ａは、振幅差ΔＢ１２，ΔＢ１３，ΔＢ２３の少なくとも１つが基準振幅差ＢＫ以上である場合には、入力変換器２０は異常（すなわち、いずれかの補助変流器に特性劣化があり）と判定する。
【００６３】
例えば、異常判定部６０７Ａは、振幅差ΔＢ１２のみが基準振幅差ＢＫ未満である場合には、補助変流器２１，２２は正常であり、補助変流器２３は異常であると判定する。同様に、異常判定部６０７Ａは、振幅差ΔＢ１３のみが基準振幅差ＢＫ未満である場合には補助変流器２１，２３は正常であり補助変流器２２は異常であると判定し、振幅差ΔＢ２３のみが基準振幅差ＢＫ未満である場合には補助変流器２２，２３は正常であり補助変流器２１は異常であると判定する。
【００６４】
異常判定部６０７Ａは、振幅差ΔＢ４５，ΔＢ４６，ΔＢ５６の少なくとも１つが基準振幅差ＢＫ以上である場合には、入力変換器３０は異常（すなわち、いずれかの補助変圧器に特性劣化があり）と判定する。補助変圧器３１〜３３の異常判定方式は、上述した補助変流器２１〜２３の異常判定方式と同様である。出力制御部６１５Ａは、入力変換器２０，３０の異常情報を出力してもよい。なお、異常判定部６０７Ａにより入力変換器２０，３０に異常が発生していると判定された場合、ディジタルフィルタ部６１１Ａによるフィルタ処理は実行されない、保護演算部６１３Ａによる保護演算は停止される、または遮断指令がロックされる。
【００６５】
＜利点＞
実施の形態２によると、実施の形態１の利点に加えて、入力変換器の異常を検出することができる。これにより、例えば、入力変換器を屋外に配置する等、温度条件が厳しい環境下においても確実に保護制御装置１０の誤動作を防止できる。
【００６６】
その他の実施の形態．
上述の実施の形態として例示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。
【００６７】
また、上述した実施の形態において、その他の実施の形態で説明した処理や構成を適宜採用して実施する場合であってもよい。
【００６８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６９】
１０，１１  保護制御装置、２０，３０  入力変換器、２１，２２，２３  補助変流器、３１，３２，３３  補助変圧器、４１，４２，４３  計器用変流器、４４，４５，４６  計器用変圧器、５０  ＡＤ変換部、５１〜５６  ＡＤ変換器、６０，６０Ａ  演算処理部、７１  ディジタル入力回路、７２  ディジタル出力回路、７３  通信インターフェイス、８１，８２  基準信号発生回路、６０１，６０１Ａ  フーリエ変換部、６０３，６０３Ａ  位相差算出部、６０５，６０５Ａ  振幅差算出部、６０７，６０７Ａ  異常判定部、６０９，６０９Ａ  補正部、６１１，６１１Ａ  ディジタルフィルタ部、６１３，６１３Ａ  保護演算部、６１５，６１５Ａ  出力制御部。 
【図１】
2019047668.tif 000003
【図２】
2019047668.tif 000004
【図３】
2019047668.tif 000005
【図４】
2019047668.tif 000006
【図５】
2019047668.tif 000007