(57)【要約】【課題】ダイヤモンドにより半導体装置が受けるダメージを低減すること。【解決手段】基板２１の上に形成された電子走行層２２と、電子走行層２２の上に形成された電子供給層２４と、電子供給層２４の上に間隔をおいて形成されたソース電極３５及びドレイン電極３６と、電子供給層２４の上方であって、ソース電極３５とドレイン電極３６との間の領域に形成された保護絶縁層２６と、保護絶縁層２６の上に形成され、第１の粒径G1の第１のダイヤモンド結晶３１ｙを含むと共に、開口３１ａが形成された第１のダイヤモンド層３１と、第１のダイヤモンド層３１の上に形成され、第１の粒径G1よりも大きな第２の粒径G2の第２のダイヤモンド結晶３２ｙを含むと共に、開口３１ａが形成された第２のダイヤモンド層３２と、開口３１ａに形成されたゲート電極３９とを有する半導体装置による。【選択図】図９
2019071339.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたソース電極と、
前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、
前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に形成された保護絶縁層と、
前記保護絶縁層の上に形成され、第１の粒径の第１のダイヤモンド結晶を含むと共に、開口が形成された第１のダイヤモンド層と、
前記第１のダイヤモンド層の上に形成され、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含むと共に、前記開口が形成された第２のダイヤモンド層と、
前記開口に形成されたゲート電極と、
を有する半導体装置。
【請求項２】
前記第１の粒径は、前記保護絶縁層の膜厚よりも小さいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記開口内に、前記保護絶縁層よりもバンドギャップが広いゲート絶縁層が形成され、前記ゲート絶縁層の上に前記ゲート電極が形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記保護絶縁層は、窒化シリコン層又は窒化アルミニウム層であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
基板の上に電子走行層を形成する工程と、
前記電子走行層の上に電子供給層を形成する工程と、
前記電子供給層の上に、ソース電極とドレイン電極とを互いに間隔をおいて形成する工程と、
前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に保護絶縁層を形成する工程と、
前記保護絶縁層の上に、第１の粒径の第１のダイヤモンド結晶を含む第１のダイヤモンド層を形成する工程と、
前記第１のダイヤモンド層の上に、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含む第２のダイヤモンド層を形成する工程と、
前記第１のダイヤモンド層と前記第２のダイヤモンド層の各々に開口を形成する工程と、
前記開口にゲート電極を形成する工程と、
を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
GaN等の窒化物半導体を利用した半導体装置には様々なタイプのものがある。なかでも、HEMT(High Electron Mobility Transistor)は、雑音が小さく高速動作が可能であるという特徴を有する。
【０００３】
そのHEMTにおいては、電子供給層に発生する自発分極やピエゾ分極によってその下の電子走行層に二次元電子ガスを発生させることができる。その二次元電子ガスの濃度は高いため、HEMTは高出力増幅器等のパワーデバイスへの応用が期待されている。
【０００４】
このように高出力のHEMTは動作時における発熱量が高く、故障や特性の劣化が生じることがある。これを防ぐには、熱伝導率が高い放熱部をHEMTに設け、HEMTで生じた熱を放熱部を介して外部に逃がすのが有効である。
【０００５】
そのような放熱部の材料としてダイヤモンドが提案されている。ダイヤモンドは、熱伝導率が３３．２ W/(cm・K)と高いため、HEMTの放熱部の材料として有用である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１６−１６７５２２号公報
【特許文献２】特開２０１２−５１３６７４号公報
【非特許文献】
【０００７】
【非特許文献１】”Profiling the Temperature Distribution in AlGaN/GaNHEMTs with Nanocrystalline Diamond Heat Spreading Layers”, T.J. Anderson et al., session 11a.5, CS MANTECH Conference, April 23rd - 26th, 2012.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、放熱部にダイヤモンドを使用すると、硬度が高いダイヤモンドによってHEMTに傷が付くおそれがあり、製造途中のHEMTがダメージを受けるおそれがある。
【０００９】
一側面によれば、本発明は、ダイヤモンドにより半導体装置が受けるダメージを低減することを目的とする。
【課題を解決するための手段】
【００１０】
一側面によれば、基板と、前記半導体基板の上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成されたソース電極と、前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に形成された保護絶縁層と、前記保護絶縁層の上に形成され、第１の粒径の第１のダイヤモンド結晶を含むと共に、開口が形成された第１のダイヤモンド層と、前記第１のダイヤモンド層の上に形成され、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含むと共に、前記開口が形成された第２のダイヤモンド層と、前記開口に形成されたゲート電極とを有する半導体装置が提供される。
【発明の効果】
【００１１】
一側面によれば、第１のダイヤモンド層における第１のダイヤモンド結晶の粒径が小さいため、第１のダイヤモンド層の成長時に第１のダイヤモンド結晶で保護絶縁層が突き破られ難くなり、第１のダイヤモンド結晶により半導体装置が受けるダメージを低減できる。
【００１２】
更に、第２のダイヤモンド層における第２のダイヤモンド結晶の粒径が大きいため、第２のダイヤモンド層の熱伝導性を阻害する粒界が減り、第２のダイヤモンド層の熱伝導性を高めて放熱効率を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、その調査に使用した半導体装置の断面図である。
【図２】図２（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図３】図３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図４】図４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図５】図５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図６】図６（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。
【図８】図８（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その７）である。
【図９】図９は、第１実施形態に係る半導体装置の動作について説明するための断面図である。
【図１０】図１０は、第１実施形態の別の例に係る半導体装置の断面図である。
【図１１】図１１（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図１２】図１２（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図１３】図１３は、第２実施形態の別の例に係る半導体装置の断面図である。
【図１４】図１４（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図１５】図１５（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図１６】図１６（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図１７】図１７は、第３実施形態の別の例に係る半導体装置の断面図である。
【図１８】図１８（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図１９】図１９（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図２０】図２０（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図２１】図２１（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図２２】図２２（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その５）である。
【図２３】図２３（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その６）である。
【発明を実施するための最良の形態】
【００１４】
本実施形態の説明に先立ち、本願発明者が調査した事項について説明する。
【００１５】
図１は、その調査に使用した半導体装置の断面図である。
【００１６】
この半導体装置１は、HEMTであって、SiC基板等の基板２と、その上に形成された電子走行層３とを有する。その電子走行層３として、この例では不純物を含まないi型のGaN層を形成し、電子走行層３において電子の不純物散乱を抑制する。
【００１７】
そして、その電子走行層３の上にはスペーサ層４と電子供給層５がこの順に形成される。
【００１８】
このうち、スペーサ層４はi型のAlGaN層であり、電子供給層５はn型のAlGaN層である。
【００１９】
電子供給層５のAlGaNは電子走行層３のGaNよりも格子定数が小さく、電子走行層３と電子供給層５には格子定数差が生じる。その格子定数差に起因したピエゾ分極が電子供給層５に発生し、これにより電子走行層３に二次元電子ガスeが発生する。
【００２０】
また、このように電子走行層３と電子供給層５との間に不純物を含まないスペーサ層４を形成することにより、電子供給層５の不純物に起因した不純物散乱が電子走行層３において発生するのを抑制することができる。
【００２１】
その電子供給層５の上にはソース電極６とドレイン電極７とが間隔をおいて形成される。
【００２２】
更に、これらソース電極６とドレイン電極７の間の電子供給層５の上には、キャップ層８としてn型のGaN層が形成される。そのキャップ層８は、電子供給層５のAlGaNが製造途中に酸化されるのを防止する役割を担う。
【００２３】
そして、そのキャップ層８の上には、保護絶縁層９とダイヤモンド層１０とがこの順に形成される。
【００２４】
このうち、保護絶縁層９は、ダイヤモンド層１０を成膜する際の成膜雰囲気から電子供給層５やキャップ層８を保護するための窒化シリコン(SiN)層である。
【００２５】
一方、ダイヤモンド層１０は、熱伝導性に優れたダイヤモンド結晶１０ｄから形成されており、半導体装置１で発生する熱を上方に放熱する放熱部として機能する。そのダイヤモンド層１０は、例えばメタン(CH4)と水素(H2)との混合ガスを成膜ガスとして使用し、かつ基板温度を７００℃〜９００℃とするCVD(Chemical Vapor Deposition)法で成膜される。
【００２６】
そして、ダイヤモンド層１０には開口１０ａが形成されており、開口１０ａ内とその周囲のダイヤモンド層１０の上にゲート電極１１が形成される。
【００２７】
このような半導体装置１によれば、熱伝導性に優れたダイヤモンド層１０を半導体装置１の上側表面に露出させたことにより、半導体装置１で発生した熱をダイヤモンド層１０を介して速やかに上方に放熱することができる。
【００２８】
特に、ダイヤモンド層１０の熱伝導率は、基板２の材料であるSiCよりも５〜６倍程度も高いため、ダイヤモンド層１０によって半導体装置１の上側からの放熱が促され、半導体装置１に熱が籠り難くなる。
【００２９】
また、ダイヤモンド層１０の下に保護絶縁層９を形成したことで、ダイヤモンド１０の成膜雰囲気に含まれる水素から電子供給層５やキャップ層８を保護することができ、これらの層に含まれるガリウムが水素と反応してエッチングされるのを防止できる。
【００３０】
しかしながら、本願発明者の調査によれば、ダイヤモンド層１０の成膜時には、点線円内に示すようにダイヤモンド結晶１０ｄは上方だけでなく下方にも成長し、ダイヤモンド結晶１０ｄが下地の保護絶縁層９を突き破ってしまうことが明らかとなった。
【００３１】
その結果、ダイヤモンド層１０の成膜雰囲気に含まれる水素が保護絶縁層９を透過して電子供給層５やキャップ層８に至り、これらの層に含まれるガリウムが水素と反応して電子供給層５やキャップ層８がエッチングされてしまう。
【００３２】
これを防ぐために、ダイヤモンド層１０のダイヤモンド結晶１０ｄの粒径をなるべく小さくし、ダイヤモンド結晶１０ｄが下地の保護絶縁層９を突き破らないようにすることも考えられる。
【００３３】
しかしながら、ダイヤモンド層１０の熱伝導率はダイヤモンド結晶１０ｄの粒径に依存し、粒径が小さいほど熱伝導を阻害するダイヤモンド結晶１０ｄの粒界が増え、ダイヤモンド層１０の熱伝導性が低下する。よって、上記のようにダイヤモンド結晶１０ｄの粒径を小さくすると、ダイヤモンド層１０の熱伝導性が低下してしまい、ダイヤモンドが有する高い熱伝導性を活かすことができなくなってしまう。
【００３４】
以下に、各実施形態について説明する。
【００３５】
（第１実施形態）
本実施形態に係る半導体装置について、その製造工程を追いながら説明する。
【００３６】
図２〜図８は、第１実施形態に係る半導体装置の製造途中の断面図である。
【００３７】
まず、図２（ａ）に示すように、基板２１としてSiC基板を用意し、その上にMOVPE(Metal Organic Vapor Phase Epitaxy)法で電子走行層２２としてi型のGaN層を３μｍ程度の厚さに形成する。
【００３８】
電子走行層２２の成膜条件は特に限定されない。本実施形態では、成膜ガスとしてTMG(Trimethylgalium)ガス、アンモニア（NH3）ガス、及び水素（H2）ガスの混合ガスを使用しながら、基板温度を１０００℃〜１２００℃程度とすることにより電子走行層２２を形成する。
【００３９】
次に、図２（ｂ）に示すように、電子走行層２２の上にMOVPE法でi型のAlGaN層を５nm程度の厚さに形成し、そのAlGaN層をスペーサ層２３とする。スペーサ層２３の成膜ガスとしては、例えば、TMA(Trimethylaluminum)ガス、TMGガス、アンモニアガス、及び水素ガスの混合ガスがある。
【００４０】
更に、その成膜ガスにn型不純物のシリコンをドープするためのシランガス（SiH4）を添加することにより、スペーサ層２３の上に電子供給層２４としてn型のAlGaN層をMOVPE法で２０nm程度の厚さに形成する。
【００４１】
この例では、電子走行層２２のGaN層と格子定数の異なるAlGaN層を電子供給層２４として形成することにより、その格子定数差に起因したピエゾ分極を電子走行層２２に誘起し、そのピエゾ分極により電子走行層２２に二次元電子ガスを発生させる。
【００４２】
なお、このようにピエゾ分極により二次元電子ガスを発生させるのに代えて、電子供給層２４の自発分極により電子走行層２２に二次元電子ガスを発生させてもよい。その場合は、自発分極が発生するInAlN層やInGaAl層を電子供給層２４として形成すればよい。
【００４３】
次いで、図３（ａ）に示すように、電子供給層２４の上にキャップ層２５としてn型のGaN層をMOVPE法で１０nm程度の厚さに形成し、電子供給層２４のAlGaNが酸化されるのをキャップ層２５で防止する。
【００４４】
なお、電子供給層２４の酸化が問題にならない場合にはキャップ層２５を形成しなくてもよい。
【００４５】
また、キャップ層２５の成膜ガスも特に限定されない。例えば、TMGガス、アンモニアガス、及び水素ガスの混合ガスに、n型不純物のシリコンをドープするためのシランガスを添加した成膜ガスを使用することでキャップ層２５を形成し得る。
【００４６】
続いて、図３（ｂ）に示すように、例えばシランガスとアンモニアガスとを成膜ガスとして使用するプラズマCVD(Chemical Vapor Deposition)法によりキャップ層２５の上に保護絶縁層２６として窒化シリコン層を形成する。なお、窒化シリコン層に代えて窒化アルミニウム(AlN)層を保護絶縁層２６として形成してもよい。
【００４７】
窒化シリコン層や窒化アルミニウム層は、成膜ガスに酸素を添加しなくても形成することができるため、保護絶縁層２６を形成する際に下地の電子走行層２４やキャップ層２５が酸化するのを防止することができる。
【００４８】
また、保護絶縁層２６の膜厚は特に限定されないが、この例では１０nm〜１００nm程度の厚さに保護絶縁層２６を形成する。膜厚の上限を１００nmとしたのは、これによりも厚いと基板の上側への放熱が保護絶縁層２６によって阻害されるおそれがあるからである。また、膜厚の下限を１０nmとしたのは、これよりも薄いと後で形成するダイヤモンド層の成膜雰囲気から電子供給層２４やキャップ層２５を保護絶縁層２６で保護するのが難しくなるためである。
【００４９】
次に、図４（ａ）に示すように、複数の第１のダイヤモンド粒３１ｘが分散したアルコール等の溶媒を用意し、その溶媒中に基板２１を浸漬する。そして、その溶液から基板２１を引き上げた後、保護絶縁層２６の表面に残留している余分な溶媒を乾燥させることにより、保護絶縁層２６の表面に複数の第１のダイヤモンド粒３１ｘを付着させる。
【００５０】
第１のダイヤモンド粒３１ｘの粒径は特に限定されない。この例では、第１のダイヤモンド粒３１ｘの粒径を１０nm程度とすることにより、保護絶縁層２６の膜厚Tよりも第１のダイヤモンド粒３１ｘの粒径を小さくする。
【００５１】
続いて、図４（ｂ）に示すように、基板温度を７００℃〜９００℃を維持しながら、メタンと水素との混合ガスを成膜ガスとして使用するCVD法で保護絶縁層２６の上に第１のダイヤモンド層３１を形成する。
【００５２】
第１のダイヤモンド層３１は、第１のダイヤモンド粒３１ｘを成長核としながら成長し、その膜中には複数のダイヤモンド結晶３１ｙが形成される。各々のダイヤモンド結晶３１ｙの第１の粒径G1は、第１のダイヤモンド粒３１ｘと同程度の大きさであって、保護絶縁層２６の膜厚よりも小さい。
【００５３】
そのため、第１のダイヤモンド層３１の成膜時に保護絶縁層２６がダイヤモンド結晶３１ｙによって突き破られるのが防止され、第１のダイヤモンド層３１の成膜雰囲気に含まれる水素によって電子供給層２４やキャップ層２５がエッチングされるのを防止できる。
【００５４】
但し、このように第１の粒径G1が小さな第１のダイヤモンド層３１は膜中に多くの粒界が含まれるため、その膜厚が厚いと第１のダイヤモンド層３１の熱伝導性が低下する。
【００５５】
そのため、本実施形態では第１のダイヤモンド層３１を１０nm〜２０nm、例えば２０nm程度に薄く形成し、第１のダイヤモンド層３１の熱伝導性が低下するのを防止する。
【００５６】
次に、図５（ａ）に示すように、第１のダイヤモンド粒３１ｘ（図４（ａ）参照）よりも粒径が大きな複数の第２のダイヤモンド粒３２ｘが分散したアルコール等の溶媒を用意し、その溶媒中に基板２１を浸漬する。
【００５７】
そして、その溶液から基板２１を引き上げた後、第１のダイヤモンド層３１の表面に残留している余分な溶媒を乾燥させることにより、第１のダイヤモンド層３１の表面に複数の第２のダイヤモンド粒３２ｘを付着させる。
【００５８】
第２のダイヤモンド粒３２ｘの粒径は第１のダイヤモンド粒３１ｘのそれよりも大きければ特に限定されず、この例では第２のダイヤモンド粒３２ｘの粒径を５０nm程度とする。
【００５９】
続いて、図５（ｂ）に示すように、基板温度を７００℃〜９００℃を維持しながら、メタンと水素との混合ガスを成膜ガスとして使用するCVD法で第１のダイヤモンド層３１の上に第２のダイヤモンド層３２を形成する。
【００６０】
第２のダイヤモンド層３２は、第１のダイヤモンド粒３２ｘを成長核としながら成長し、その膜中には複数のダイヤモンド結晶３２ｙが形成される。各々のダイヤモンド結晶３２ｙの第２の粒径G2は、第２のダイヤモンド粒３２ｘと同程度の大きさであって、下地の第１のダイヤモンド層３１における第１の粒径G1よりも大きい。
【００６１】
その結果、第２のダイヤモンド層３２における第２の粒径G2の平均値は、第１のダイヤモンド層３１における第１の粒径G1の平均値よりも大きくなる。
【００６２】
よって、第２のダイヤモンド層３２に含まれる粒界は第１のダイヤモンド層３１におけるよりも少なくなり、第２のダイヤモンド層３２の熱伝導性は第１のダイヤモンド層３１よりも良好となる。
【００６３】
第２のダイヤモンド層３２の膜厚は特に限定されない。上記のように第２のダイヤモンド層３２は良好な熱伝導性を有しているため、ある程度厚く形成してもその熱伝導性は顕著には低下しない。そこで、本実施形態では第２のダイヤモンド層３２の膜厚を第２のダイヤモンド層３１よりも厚い２０nm〜５０００nm程度、例えば５００nm程度とする。
【００６４】
次いで、図６（ａ）に示すように、第２のダイヤモンド層３２の上にフォトレジストを塗布し、それを露光、現像することにより、ソース領域とドレイン領域が開口された第１のレジスト層３３を形成する。
【００６５】
そして、図６（ｂ）に示すように、第１のレジスト層３３をマスクにしながら、ソース領域とドレイン領域におけるキャップ層２５、保護絶縁層２６、第１のダイヤモンド層３１、及び第２のダイヤモンド層３２の各々をドライエッチングして除去する。
【００６６】
なお、そのドライエッチングではエッチングガスを切り替えることにより各層が除去され、第１及び第２のダイヤモンド層３１、３２のエッチングガスとしては酸素ガスを使用する。また、保護絶縁層２６のエッチングガスとしてはSF6ガス等のフッ素系のガスを使用し、キャップ層２６のエッチングガスとしてはCl2ガスやBCl3ガスを使用する。
【００６７】
その後に、第１のレジスト層３３は除去される。
【００６８】
続いて、図７（ａ）に示すように、半導体基板２１の上側全面に蒸着法でチタン層とアルミニウム層とをこの順に形成した後、これらの金属層をリフトオフ法でパターニングし、電子供給層２４の上にソース電極３５とドレイン電極３６とを間隔をおいて形成する。
【００６９】
その後、窒素雰囲気中で基板温度を４００℃〜１０００℃とする条件でソース電極３５とドレイン電極３６とを加熱する。これにより、ソース電極３５とドレイン電極３６の材料が電子供給層２４に拡散し、ソース電極３５とドレイン電極３６の各々を電子供給層２４にオーミックコンタクトさせることができる。
【００７０】
次に、図７（ｂ）に示すように、基板２１の上側全面にフォトレジストを塗布し、それを露光、現像することにより、開口３８ａを備えた第２のレジスト層３８を形成する。
【００７１】
続いて、図８（ａ）に示すように、エッチングガスとして酸素ガスを使用しながら、開口３８ａを通じて第１のダイヤモンド層３１と第２のダイヤモンド層３２の各々をドライエッチングし、各ダイヤモンド層３１、３２に開口３１ａを形成する。
【００７２】
その後に、第２のレジスト層３８は除去される。
【００７３】
そして、図８（ｂ）に示すように、基板２１の上側全面に蒸着法でニッケル層と金層とをこの順に形成し、更にこれらの金属層をリフトオフ法でパターニングすることにより、開口３１ａ内とその周囲の第２のダイヤモンド層３２の上にゲート電極３９を形成する。
【００７４】
以上により、本実施形態に係る半導体装置４０の基本構造が完成する。
【００７５】
次に、この半導体装置４０の動作について説明する。
【００７６】
図９は、半導体装置４０の動作について説明するための断面図である。
【００７７】
この半導体装置４０においては、電子走行層２２のGaNと電子供給層２４のAlGaNとの格子定数差に起因したピエゾ分極が電子供給層２４に発生し、これにより電子走行層２２に二次元電子ガスeが発生する。なお、電子供給層２４としてInAlN層やInGaAl層を形成する場合には、電子供給層２４の自発分極により二次元電子ガスeが発生する。
【００７８】
その二次元電子ガスeはキャリアとして機能し、保護絶縁層２６を介してゲート電極３９から二次元電子ガスeに作用するゲート電圧によってキャリアの流れを制御することができる。
【００７９】
本実施形態では、熱伝導性に優れた第１のダイヤモンド層３１と第２のダイヤモンド層３２を電子供給層２４の上方に形成したため、二次元電子ガスeの流れ等によって生じる熱を各ダイヤモンド層３１、３２を介して上方に速やかに放熱できる。
【００８０】
しかも、第１のダイヤモンド層３１における第１の粒径G1を第２のダイヤモンド層３２における第２の粒径G2よりも小さくしたことにより、第１のダイヤモンド層３１の第１のダイヤモンド結晶３１ｙが保護絶縁層２６を突き抜け難くなる。これにより、第１のダイヤモンド層３１の成膜雰囲気に含まれる水素によって電子供給層２４やキャップ層２５がエッチングされるのを抑えることができ、これらの層の品質が劣化するのを防止することができる。
【００８１】
更に、第２のダイヤモンド層３２における第２の粒径G2が第１のダイヤモンド層３１における第１の粒径G1よりも大きいため、第２のダイヤモンド層３２の熱伝導性を第１のダイヤモンド層３１よりも向上させることができる。これにより、第１のダイヤモンド層３１のみを形成する場合よりも半導体装置４０の放熱効率が向上し、半導体装置４０の内部に熱が籠り難くすることができる。
【００８２】
しかも、本実施形態ではゲート電極３９の下に保護絶縁層２６を残すため、ゲート電極３９と電子走行層２４との間にリーク電流が流れるのを保護絶縁層２６で防止することができる。
【００８３】
なお、本実施形態は上記に限定されない。
【００８４】
図１０は、本実施形態の別の例に係る半導体装置４０の断面図である。
【００８５】
図１０の例では、電子走行層２４の上にキャップ層２５を形成せずに、電子走行層２４の上に保護絶縁層２６を形成する。このような構造においても、保護絶縁層２６の上に粒径の小さな第１のダイヤモンド層３１を形成することにより、ダイヤモンド結晶が保護絶縁層２６を突き破るのが防止される。
【００８６】
（第２実施形態）
第１実施形態では、図９に示したように、ゲート電極３９の下に保護絶縁層２６を残した。
【００８７】
これに対し、本実施形態では以下のようにしてゲート電極３９の下から保護絶縁層２６を除去する。
【００８８】
図１１〜図１２は、本実施形態に係る半導体装置の製造途中の断面図である。
【００８９】
なお、図１１〜図１２において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【００９０】
まず、第１実施形態で説明した図２（ａ）〜図７（ｂ）の工程を行うことにより、図１１（ａ）に示すように、第１のダイヤモンド層３１と第２のダイヤモンド層３２の各々に開口３１ａが形成された構造を作製する。
【００９１】
次に、図１１（ｂ）に示すように、第２のレジスト層３８の開口３８ａを通じて保護絶縁層２６をドライエッチングすることにより、保護絶縁層２６にも開口３１ａを形成し、開口３１ａからキャップ層２５を露出させる。
【００９２】
なお、そのドライエッチングで使用するエッチングガスとしては、SF6ガス等のフッ素系のガスがある。
【００９３】
続いて、図１２（ａ）に示すように、第２のレジスト層３８を除去する。
【００９４】
この後は、第１実施形態で説明した図８（ｂ）の工程を行うことにより、図１２（ｂ）に示すように開口３１ａ内にゲート電極３９を形成し、本実施形態に係る半導体装置５０の基本構造を完成させる。
【００９５】
以上説明した本実施形態によれば、ゲート電極３９の下の保護絶縁層２６を除去するため、ゲート電極３９がキャップ層２５にショットキー接触した構造を得ることができる。
【００９６】
しかも、保護絶縁層２６を除去したことによりゲート電極３９の下面３９ａと電子走行層２２との間隔Dが狭まるため、ゲート電極３９から二次元電子ガスeに電界が作用し易くなり、二次元電子ガスeの流れをゲート電圧で制御し易くなる。
【００９７】
なお、本実施形態は上記に限定されない。
【００９８】
図１３は、本実施形態の別の例に係る半導体装置の断面図である。
【００９９】
図１３の例では、電子供給層２４の上にキャップ層２５を形成せずに、開口３１ａ内においてゲート電極３９を電子供給層２４にショットキー接触させる。このような構造でも、上記と同様にゲート電極３９の下面３９ａと電子走行層２２との間隔Dが狭まるため、二次元電子ガスeの流れをゲート電圧で制御し易くなる。
【０１００】
（第３実施形態）
本実施形態では、ゲート電極３９の下に以下のようにしてゲート絶縁層を形成する。
【０１０１】
図１４〜図１６は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図１４〜図１６において、第１及び第２実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１０２】
まず、第２実施形態の図１１（ａ）〜図１２（ａ）の工程を行うことにより、図１４（ａ）に示すように、保護絶縁層２６と各ダイヤモンド層３１、３２のそれぞれに開口３１ａが形成された構造を作製する。
【０１０３】
次いで、図１４（ｂ）に示すように、第２のダイヤモンド層３２、ソース電極３５、及びドレイン電極３６のそれぞれの上と開口３１ａ内とにゲート絶縁層５１としてALD(Atomic Layer Deposition)法で酸窒化アルミニウム(AlON)層を形成する。
【０１０４】
ゲート絶縁層５１の膜厚は特に限定されない。この例では、１nm〜２０nm程度の厚さ、例えば２nm程度の厚さにゲート絶縁層５１を形成する。
【０１０５】
ゲート絶縁層５１として形成した酸窒化アルミニウム層は、保護層２６として形成した窒化シリコン層よりもバンドギャップが広く耐圧が高いため、高電界に曝されても破壊され難い。
【０１０６】
このように窒化シリコン層よりもバンドギャップが広い絶縁層としては、酸化アルミニウム(Al2O3)層、二酸化シリコン(SiO2)層、及び酸窒化シリコン(SiON)層もあり、これらのいずれかをゲート絶縁層５１として形成してもよい。
【０１０７】
次に、図１５（ａ）に示すように、窒素雰囲気中で基板温度を５００℃〜８００℃とする条件でゲート絶縁層５１に対して熱処理を行うことによりゲート絶縁層５１に含まれる不純物を除去し、ゲート絶縁層５１の膜質を高める。
【０１０８】
なお、ゲート絶縁層５１として二酸化シリコン層を形成する場合には、酸素雰囲気でこの熱処理を行うことによりゲート絶縁層５１中の酸素を補填してもよい。
【０１０９】
続いて、図１５（ｂ）に示すように、ゲート絶縁層５１の上側全面にフォトレジストを塗布し、それを露光、現像することにより開口３１ａ内に第３のレジスト層５２を形成する。
【０１１０】
そして、図１６（ａ）に示すように、TMAH(Tetramethylammonium hydroxide)溶液をエッチング液として使用しながら、第３のレジスト層５２をマスクにしてゲート絶縁層５１をウエットエッチングすることにより、開口３１ａ内のみにゲート絶縁層５１を残す。
【０１１１】
なお、TMAH溶液に代えてKOH溶液をエッチング液として使用してもよい。
【０１１２】
その後に、第３のレジスト層５２は除去される。
【０１１３】
この後は、第１実施形態で説明した図８（ｂ）の工程を行うことにより、図１６（ｂ）に示すように開口３１ａ内のゲート絶縁層５１上にゲート電極３９を形成し、本実施形態に係る半導体装置６０の基本構造を完成させる。
【０１１４】
以上説明した本実施形態によれば、保護絶縁層２６よりもバンドギャップが広く耐圧が高いゲート絶縁層５１をゲート電極３９の下に形成する。そのため、半導体装置６０の耐圧を高めることができると共に、ゲート電極３９と電子走行層２４との間にリーク電流が流れるのを防止することができる。
【０１１５】
なお、本実施形態は上記に限定されない。
【０１１６】
図１７は、本実施形態の別の例に係る半導体装置の断面図である。
【０１１７】
図１７の例では、電子供給層２４の上にキャップ層２５を形成せずに、電子供給層２４の上にもゲート絶縁層５１を形成する。このような構造でも、耐圧が高いゲート絶縁層５１によって半導体装置６０の耐圧を高めることができる。
【０１１８】
（第４実施形態）
第１実施形態では、第１及び第２のダイヤモンド層３１、３２を形成した後にソース電極３５とドレイン電極３６とを形成した。これに対し、本実施形態では以下のように先にソース電極３５とドレイン電極３６を形成し、その後に第１及び第２のダイヤモンド層３１、３２を形成する。
【０１１９】
図１８〜図２３は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図１８〜図２３において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１２０】
まず、第１実施形態で説明した図２（ａ）〜図３（ａ）の工程を行うことにより、図１８（ａ）に示すように最上層にキャップ層２５が形成された構造を作製する。
【０１２１】
次いで、図１８（ｂ）に示すように、キャップ層２５の上にフォトレジストを塗布し、それを露光、現像することにより、ソース領域とドレイン領域が開口された第１のレジスト層３３を形成する。
【０１２２】
続いて、図１９（ａ）に示すように、第１のレジスト層３３をマスクにしながらキャップ層２５をドライエッチングし、第１のレジスト層３３で覆われていない部分のキャップ層２５を除去する。そのドライエッチングで使用するエッチングガスとしては、例えばCl2ガスやBCl3ガスがある。
【０１２３】
その後に、第１のレジスト層３３は除去される。
【０１２４】
次に、図１９（ｂ）に示すように、半導体基板２１の上側全面に蒸着法でチタン層とアルミニウム層とをこの順に形成した後、これらの金属層をリフトオフ法でパターニングし、電子供給層２４の上にソース電極３５とドレイン電極３６とを間隔をおいて形成する。
【０１２５】
その後、窒素雰囲気中で基板温度を４００℃〜１０００℃とする条件でソース電極３５とドレイン電極３６とを加熱し、これらの電極の各々を電子供給層２４にオーミックコンタクトさせる。
【０１２６】
次いで、図２０（ａ）に示すように、ソース電極３５、ドレイン電極３６、及びキャップ層２５の各々の上にプラズマCVD法で保護絶縁層２６として窒化シリコン層を１０nm〜１００nm程度の厚さに形成する。なお、第１実施形態と同様に、窒化シリコン層に代えて窒化アルミニウム層を保護絶縁層２６として形成してもよい。
【０１２７】
続いて、図２０（ｂ）に示すように、第１実施形態の図４（ａ）と同じ工程を行うことにより、保護絶縁層２６の表面に複数の第１のダイヤモンド粒３１ｘを付着させる。第１実施形態で説明したように、第１のダイヤモンド粒３１ｘの粒径は、保護絶縁層２６の膜厚よりも小さい１０nm程度である。
【０１２８】
そして、図２１（ａ）に示すように、メタンと水素との混合ガスを成膜ガスとして使用するCVD法により、基板温度を７００℃〜９００℃とする条件で保護絶縁層２６の上に第１のダイヤモンド層３１を２０nm程度の厚さに形成する。
【０１２９】
その第１のダイヤモンド層３１は第１のダイヤモンド粒３１ｘを成長核としながら成長し、第１のダイヤモンド粒３１ｘと同程度の第１の粒径G1を有する複数のダイヤモンド結晶３１ｙが第１のダイヤモンド層３１の膜中に形成される。
【０１３０】
次に、図２１（ｂ）に示すように、第１実施形態の図５（ａ）と同じ工程を行うことにより、第１のダイヤモンド層３１の表面に複数の第２のダイヤモンド粒３２ｘを付着させる。その第２のダイヤモンド粒３２ｘの粒径は、第１のダイヤモンド粒３１ｘのそれよりも大きい５０nm程度である。
【０１３１】
続いて、図２２（ａ）に示すように、メタンと水素との混合ガスを成膜ガスとして使用するCVD法により、基板温度を７００℃〜９００℃とする条件で第１のダイヤモンド層３１の上に第２のダイヤモンド層３２を５００nm程度の厚さに形成する。
【０１３２】
第１実施形態で説明したように、第２のダイヤモンド層３２は第２のダイヤモンド粒３２ｘを成長核としながら成長し、第２のダイヤモンド粒３２ｘと同程度の第２の粒径G2を有する複数のダイヤモンド結晶３２ｙが第２のダイヤモンド層３２の膜中に形成される。
【０１３３】
次いで、図２２（ｂ）に示すように、基板２１の上側全面にフォトレジストを塗布し、それを露光、現像することにより、開口３８ａを備えた第２のレジスト層３８を形成する。
【０１３４】
次に、図２３（ａ）に示すように、開口３８ａを通じて第１のダイヤモンド層３１と第２のダイヤモンド層３２の各々をドライエッチングし、各ダイヤモンド層３１、３２に開口３１ａを形成する。そのドライエッチングで使用するエッチングガスとしては、例えば酸素ガスがある。
【０１３５】
その後に、第２のレジスト層３８は除去される。
【０１３６】
そして、図２３（ｂ）に示すように、基板２１の上側全面に蒸着法でニッケル層と金層とをこの順に形成し、更にこれらの金属層をリフトオフ法でパターニングすることにより、開口３１ａ内とその周囲の第２のダイヤモンド層３２の上にゲート電極３９を形成する。
【０１３７】
以上により、本実施形態に係る半導体装置７０の基本構造が完成する。
【０１３８】
上記した本実施形態においても、第１実施形態と同様に第１のダイヤモンド層３１の第１の粒径G1を第２のダイヤモンド層３２の第２の粒径G2よりも小さくする。そのため、第１のダイヤモンド層３１の第１のダイヤモンド粒３１ｙがその下の保護絶縁層２６を突き破るのが防止され、第１のダイヤモンド層３１の成膜雰囲気に含まれる水素によって電子供給層２４やキャップ層２５がエッチングされるのを抑制できる。
【０１３９】
更に、第１のダイヤモンド層３１よりも粒径が大きな第２のダイヤモンド層３２の熱伝導性が良好となるため、半導体装置７０で発生した熱を各ダイヤモンド層３１、３２を介して上方に速やかに逃がすことができる。
【０１４０】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【０１４１】
（付記１）  基板と、
前記基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたソース電極と、
前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、
前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に形成された保護絶縁層と、
前記保護絶縁層の上に形成され、第１の粒径の第１のダイヤモンド結晶を含むと共に、開口が形成された第１のダイヤモンド層と、
前記第１のダイヤモンド層の上に形成され、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含むと共に、前記開口が形成された第２のダイヤモンド層と、
前記開口に形成されたゲート電極と、
を有する半導体装置。
【０１４２】
（付記２）  前記第１の粒径は、前記保護絶縁層の膜厚よりも小さいことを特徴とする付記１に記載の半導体装置。
【０１４３】
（付記３）  前記開口が前記保護絶縁層にも形成され、前記開口内において前記ゲート電極が前記電子供給層に接触したことを特徴とする付記１に記載の半導体装置。
【０１４４】
（付記４）  前記開口内に、前記保護絶縁層よりもバンドギャップが広いゲート絶縁層が形成され、前記ゲート絶縁層の上に前記ゲート電極が形成されたことを特徴とする付記１に記載の半導体装置。
【０１４５】
（付記５）  前記第２のダイヤモンド層における前記第２の粒径の平均値は、前記第１のダイヤモンド層における前記第１の粒径の平均値よりも大きいことを特徴とする付記１に記載の半導体装置。
【０１４６】
（付記６）  前記保護絶縁層は、窒化シリコン層又は窒化アルミニウム層であることを特徴とする付記１に記載の半導体装置。
【０１４７】
（付記７）  基板の上に電子走行層を形成する工程と、
前記電子走行層の上に電子供給層を形成する工程と、
前記電子供給層の上に、ソース電極とドレイン電極とを互いに間隔をおいて形成する工程と、
前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に保護絶縁層を形成する工程と、
前記保護絶縁層の上に、第１の粒径の第１のダイヤモンド結晶を含む第１のダイヤモンド層を形成する工程と、
前記第１のダイヤモンド層の上に、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含む第２のダイヤモンド層を形成する工程と、
前記第１のダイヤモンド層と前記第２のダイヤモンド層の各々に開口を形成する工程と、
前記開口にゲート電極を形成する工程と、
を有する半導体装置の製造方法。
【０１４８】
（付記８）  前記第１のダイヤモンド層を形成する工程は、
前記保護絶縁層の上に複数の第１のダイヤモンド粒を付着させる工程と、
前記第１のダイヤモンド粒を結晶核にして前記第１のダイヤモンド結晶を成長させる工程とを有し、
前記第２のダイヤモンド層を形成する工程は、
前記第１のダイヤモンド層の上に、前記第１のダイヤモンド粒よりも大きな複数の第２のダイヤモンド粒を付着させる工程と、
前記第２のダイヤモンド粒を結晶核にして前記第２のダイヤモンド結晶を成長させる工程とを有することを特徴とする付記７に記載の半導体装置の製造方法。
【符号の説明】
【０１４９】
１…半導体装置、２…基板、３…電子走行層、４…スペーサ層、５…電子供給層、６…ソース電極、７…ドレイン電極、８…キャップ層、９…保護絶縁層、１０…ダイヤモンド層、１０ａ…開口、１０ｄ…ダイヤモンド結晶、１１…ゲート電極、２１…基板、２２…電子走行層、２３…スペーサ層、２４…電子供給層、２５…キャップ層、２６…保護絶縁層、３１…第１のダイヤモンド層、３１ａ…開口、３１ｘ…第１のダイヤモンド粒、３１ｙ…ダイヤモンド結晶、３２…第２のダイヤモンド層、３２ｘ…第２のダイヤモンド粒、３２ｙ…ダイヤモンド結晶、３３…第１のレジスト層、３５…ソース電極、３６…ドレイン電極、３８…第２のレジスト層、３８ａ…開口、３９…ゲート電極、４０、５０、６０、７０…半導体装置、５１…ゲート絶縁層、５２…第３のレジスト層。
【図１】
2019071339.tif 000003
【図２】
2019071339.tif 000004
【図３】
2019071339.tif 000005
【図４】
2019071339.tif 000006
【図５】
2019071339.tif 000007
【図６】
2019071339.tif 000008
【図７】
2019071339.tif 000009
【図８】
2019071339.tif 000010
【図９】
2019071339.tif 000011
【図１０】
2019071339.tif 000012
【図１１】
2019071339.tif 000013
【図１２】
2019071339.tif 000014
【図１３】
2019071339.tif 000015
【図１４】
2019071339.tif 000016
【図１５】
2019071339.tif 000017
【図１６】
2019071339.tif 000018
【図１７】
2019071339.tif 000019
【図１８】
2019071339.tif 000020
【図１９】
2019071339.tif 000021
【図２０】
2019071339.tif 000022
【図２１】
2019071339.tif 000023
【図２２】
2019071339.tif 000024
【図２３】
2019071339.tif 000025