(57)【要約】【課題】サージ電圧の印加に伴う高周波電流を電力変換部に流れにくくする。【解決手段】電力変換部（40）は、電源（20）から複数の電源線（11）を経由して供給された電力をスイッチング動作により所定の出力電力に変換して出力電力を負荷（30）に供給する。保護回路（50）は、複数の電源線（11）とアース線（G）との間に接続されて過電圧時に導通する。複数のバイパスコンデンサ（70）は、複数の電源線（11）とアース線（G）との間にそれぞれ接続される。複数のバイパスコンデンサ（70）のうち少なくとも１つは、直列に接続された複数のセラミックコンデンサ（80）によって構成されている。【選択図】図１
2019047542.tif 000002
【特許請求の範囲】
【請求項１】
電源（20）からの電力を供給するための複数の電源線（11）と、
前記電源（20）から前記複数の電源線（11）を経由して供給された電力をスイッチング動作により所定の出力電力に変換して該出力電力を負荷（30）に供給する電力変換部（40）と、
前記複数の電源線（11）とアース線（G）との間に接続されて過電圧時に導通する保護回路（50）と、
前記複数の電源線（11）と前記アース線（G）との間にそれぞれ接続される複数のバイパスコンデンサ（70）とを備え、
前記複数のバイパスコンデンサ（70）のうち少なくとも１つは、直列に接続された複数のセラミックコンデンサ（80）によって構成されている
ことを特徴とする電力変換装置。
【請求項２】
請求項１において、
前記複数のバイパスコンデンサ（70）のうち少なくとも１つにおいて、該バイパスコンデンサ（70）を構成する前記複数のセラミックコンデンサ（80）の静電容量値は、それぞれ同一の静電容量値に設定されている
ことを特徴とする電力変換装置。
【請求項３】
請求項１または２において、
前記複数のバイパスコンデンサ（70）のうち少なくとも１つは、直列に接続された２つまたは３つのセラミックコンデンサ（80）によって構成されている
ことを特徴とする電力変換装置。
【請求項４】
請求項１〜３のいずれか１項において、
前記複数のバイパスコンデンサ（70）の各々は、直列に接続された複数のセラミックコンデンサ（80）によって構成され、
前記複数のバイパスコンデンサ（70）の各々における前記セラミックコンデンサ（80）の個数は、それぞれ同一の個数となっている
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置に関する。
【背景技術】
【０００２】
従来、電源から供給された電力を所定の出力電力に変換して負荷に供給する電力変換装置が知られている。例えば、特許文献１には、モータで駆動される圧縮機と、ノイズフィルタと、ノイズフィルタを介して入力された交流をスイッチング素子のスイッチング動作によって電力変換してモータに供給する電力変換回路（電力変換部）とを備えたインバータ圧縮機システムが開示されている。このノイズフィルタは、アース端子と交流電源線との間に設けられたコンデンサ（バイパスコンデンサ）を有している。
【０００３】
また、サージ電圧から電力変換装置の各種回路を保護するために、保護回路を設けることが知られている。例えば、特許文献２には、電源線とグランドとの間に直列に接続されたバリスタとギャップアレスタを有するサージアブソーバ回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１２４９８５号公報
【特許文献２】特開２００１−２８６０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記のようなバイパスコンデンサと電力変換部と保護回路とを備えた電力変換装置では、落雷などにより対地間にサージ電圧が印加されると、サージ電圧の印加に伴う高周波電流がバイパスコンデンサと電力変換部とを流れる。具体的には、高周波電流の一部がバイパスコンデンサに流れてバイパスコンデンサが充電され、高周波電流の残部が電力変換部やモータ（電力変換装置の負荷）に流れて電力変換部の浮遊容量（アースに対する浮遊容量）やモータの浮遊容量が充電される。そして、対地間の電圧が閾値を上回ることで保護回路が導通すると、バイパスコンデンサに蓄積されていた電荷が電源線と導通状態の保護回路とを順に経由してアースに放電され、電力変換部の浮遊容量やモータの浮遊容量に蓄積されていた電荷も電源線と導通状態の保護回路とを順に経由してアースに放電される。
【０００６】
また、上記のような電力変換装置において、バイパスコンデンサをセラミックコンデンサによって構成することが考えられる。しかしながら、セラミックコンデンサは、端子間に印加される電圧が高くなるに連れて静電容量値が次第に低くなる特性（バイアス特性）を有している。そのため、落雷などにより対地間にサージ電圧が印加されると、セラミックコンデンサによって構成されたバイパスコンデンサの端子間に高電圧が印加されてバイパスコンデンサの静電容量値が低下することになる。このように、サージ電圧が対地間に印加されてバイパスコンデンサの静電容量値が低下すると、バイパスコンデンサのインピーダンスが上昇してバイパスコンデンサに電流（サージ電圧の印加に伴う高周波電流）が流れにくくなるので、サージ電圧の印加に伴う高周波電流が電力変換部に流れやすくなる。その結果、電力変換部（特にスイッチング動作を制御する制御部）において高周波電流による誤動作が発生しやすくなる。
【０００７】
そこで、この発明は、サージ電圧の印加に伴う高周波電流を電力変換部に流れにくくすることが可能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１の発明は、電源（20）からの電力を供給するための複数の電源線（11）と、前記電源（20）から前記複数の電源線（11）を経由して供給された電力をスイッチング動作により所定の出力電力に変換して該出力電力を負荷（30）に供給する電力変換部（40）と、前記複数の電源線（11）とアース線（G）との間に接続されて過電圧時に導通する保護回路（50）と、前記複数の電源線（11）と前記アース線（G）との間にそれぞれ接続される複数のバイパスコンデンサ（70）とを備え、前記複数のバイパスコンデンサ（70）のうち少なくとも１つは、直列に接続された複数のセラミックコンデンサ（80）によって構成されていることを特徴とする電力変換装置である。
【０００９】
上記第１の発明では、１つのバイパスコンデンサ（70）を直列に接続された複数のセラミックコンデンサ（80）によって構成することにより、１つのバイパスコンデンサ（70）の端子間に印加される電圧（端子間電圧）を複数のセラミックコンデンサ（80）に分圧することができる。これにより、１つのバイパスコンデンサ（70）を１つのセラミックコンデンサ（80）によって構成する場合よりも、１つのセラミックコンデンサ（80）の端子間に印加される電圧（端子間電圧）を低くすることができるので、１つのバイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）の各々において端子間電圧の上昇に伴う静電容量値の低下を抑制することができ、その結果、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を抑制することができる。
【００１０】
そのため、上記第１の発明では、落雷などにより対地間（電源線（11）とアースとの間）にサージ電圧が印加されてバイパスコンデンサ（70）の端子間に高電圧が印加される場合に、バイパスコンデンサ（70）のインピーダンスの上昇（静電容量値の低下によるインピーダンスの上昇）を抑制することができる。これにより、バイパスコンデンサ（70）を１つのセラミックコンデンサ（80）によって構成する場合よりも、サージ電圧の印加に伴う高周波電流をバイパスコンデンサ（70）に流れやすくすることができる。
【００１１】
第２の発明は、上記第１の発明において、前記複数のバイパスコンデンサ（70）のうち少なくとも１つにおいて、該バイパスコンデンサ（70）を構成する前記複数のセラミックコンデンサ（80）の静電容量値は、それぞれ同一の静電容量値に設定されていることを特徴とする電力変換装置である。
【００１２】
上記第２の発明では、１つのバイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）の静電容量値を同一の静電容量値に設定することにより、１つのバイパスコンデンサ（70）の端子間電圧を複数のセラミックコンデンサ（80）に均等に分圧することができる。これにより、１つのバイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）のうち静電容量値が相対的に低いセラミックコンデンサ（80）において端子間電圧の上昇に伴う静電容量値の低下が顕著に現れることを防止することができるので、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を十分に抑制することができる。
【００１３】
第３の発明は、上記第１または第２の発明において、前記複数のバイパスコンデンサ（70）のうち少なくとも１つは、直列に接続された２つまたは３つのセラミックコンデンサ（80）によって構成されていることを特徴とする電力変換装置である。
【００１４】
上記第３の発明では、１つのバイパスコンデンサ（70）を直列に接続された２つまたは３つのセラミックコンデンサ（80）によって構成することにより、バイパスコンデンサ（70）の実装面積および製造コストの増加を抑制しつつ、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を効果的に抑制することができる。
【００１５】
第４の発明は、上記第１〜第３の発明のいずれか１つにおいて、前記複数のバイパスコンデンサ（70）の各々は、直列に接続された複数のセラミックコンデンサ（80）によって構成され、前記複数のバイパスコンデンサ（70）の各々における前記セラミックコンデンサ（80）の個数は、それぞれ同一の個数となっていることを特徴とする電力変換装置である。
【００１６】
上記第４の発明では、複数のバイパスコンデンサ（70）の各々におけるセラミックコンデンサ（80）の個数をそれぞれ同一の個数にすることにより、複数のバイパスコンデンサ（70）の各々において端子間電圧の上昇に伴う静電容量値の低下を抑制する効果を均一に発揮させることができる。これにより、複数のバイパスコンデンサ（70）のうち直列に接続されたセラミックコンデンサ（80）の個数が相対的に少ないバイパスコンデンサ（70）において端子間電圧の上昇に伴う静電容量値の低下を抑制する効果が弱くなることを防止することができるので、落雷などにより対地間にサージ電圧が印加された場合に複数のバイパスコンデンサ（70）の静電容量値の合成値の低下（端子間電圧の上昇に伴う低下）を十分に抑制することができる。
【発明の効果】
【００１７】
第１の発明によれば、バイパスコンデンサ（70）を１つのセラミックコンデンサ（80）によって構成する場合よりも、サージ電圧の印加に伴う高周波電流をバイパスコンデンサ（70）に流れやすくすることができるので、サージ電圧の印加に伴う高周波電流を電力変換部（40）に流れにくくすることができる。
【００１８】
第２の発明によれば、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を十分に抑制することができるので、サージ電圧の印加に伴う高周波電流が電力変換部（40）に流れることを十分に抑制することができる。
【００１９】
第３の発明によれば、バイパスコンデンサ（70）の実装面積および製造コストの増加を抑制しつつ、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を効果的に抑制することができるので、サージ電圧の印加に伴う高周波電流が電力変換部（40）に流れることを効果的に抑制することができる。
【００２０】
第４の発明によれば、落雷などにより対地間にサージ電圧が印加された場合に複数のバイパスコンデンサ（70）の静電容量値の合成値の低下（端子間電圧の上昇に伴う低下）を十分に抑制することができるので、サージ電圧の印加に伴う高周波電流が電力変換部（40）に流れることを十分に抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、実施形態による電力変換装置の構成を例示する回路図である。
【図２】図２は、サージ電圧の印加に伴う高周波電流の経路（保護回路が非導通状態であるときの経路）を例示する回路図である。
【図３】図３は、サージ電圧の印加に伴う高周波電流の経路（保護回路が導通状態であるときの経路）を例示する回路図である。
【図４】図４は、セラミックコンデンサのバイアス特性を例示するグラフである。
【図５】図５は、電力変換装置の比較例においてバイパスコンデンサを構成するセラミックコンデンサの特性を例示するグラフである。
【図６】図６は、バイパスコンデンサを構成する２つのセラミックコンデンサの静電容量値の比とサージ電圧の印加時におけるバイパスコンデンサの静電容量値との関係を例示するグラフである。
【図７】図７は、バイパスコンデンサを構成するセラミックコンデンサの個数とサージ電圧の印加時におけるバイパスコンデンサの静電容量値との関係を例示するグラフである。
【図８】図８は、２つのバイパスコンデンサをそれぞれ構成するセラミックコンデンサの個数（合計数は４つ）とサージ電圧の印加時における２つのバイパスコンデンサの静電容量値の合成値との関係を例示するグラフである。
【図９】図９は、２つのバイパスコンデンサをそれぞれ構成するセラミックコンデンサの個数（合計数は６つ）とサージ電圧の印加時における２つのバイパスコンデンサの静電容量値の合成値との関係を例示するグラフである。
【発明を実施するための形態】
【００２２】
以下、実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００２３】
（電力変換装置）
図１は、実施形態による電力変換装置（10）の構成を例示している。この電力変換装置（10）は、電源（20）から供給された電力を所定の出力電力に変換してモータ（30）（負荷の一例）に供給するように構成されている。この例では、電源（20）は、単相交流電源によって構成されており、モータ（30）は、三相交流モータによって構成されている。すなわち、この電力変換装置（10）では、電源（20）から供給された単相交流電力に基づいて所定の三相交流電力が生成され、その三相交流電力がモータ（30）に供給されてモータ（30）が駆動される。
【００２４】
また、この例では、モータ（30）は、流体を圧縮する圧縮機構（図示を省略）とともに電動式圧縮機を構成している。すなわち、モータ（30）は、圧縮機構を駆動するように構成されている。このような電動式圧縮機は、例えば、空気調和装置や冷凍装置において冷媒を圧縮する圧縮機として利用される。なお、この例では、モータ（20）と圧縮機構により構成される電動式圧縮機は、蒸気圧縮式の冷凍サイクルが行われる冷媒回路（図示を省略）に設けられている。
【００２５】
また、モータ（30）は、アース線（G）に対して浮遊容量（30c）を有している。すなわち、モータ（30）は、浮遊容量（30c）を経由してアース線（G）に電気的に接続されている。具体的には、この例では、モータ（30）が圧縮機構とともに圧縮機ケーシング（図示を省略）に収納され、その圧縮機ケーシングが筐体（図示を省略）に収納され、その筐体にアース線（G）が接続されている。このような構成により、モータ（30）（具体的にはモータ（30）のステータコア（図示を省略））と圧縮機ケーシングと筐体とが電気的に接続されている。また、モータ（30）の巻線（図示を省略）とステータコアとの間には、浮遊容量が形成されている。すなわち、モータ（30）の浮遊容量（30b）は、モータ（30）の巻線とステータコアとの間に形成された浮遊容量などを含んでいる。
【００２６】
電力変換装置（10）は、複数（この例では２つ）の電源線（11）と、電力変換部（40）と、保護回路（50）と、ノイズフィルタ（60）とを備えている。
【００２７】
〔電源線〕
複数の電源線（11）は、電源（20）からの電力を供給するために設けられている。具体的には、複数の電源線（11）は、電源（20）と電力変換部（40）とを電気的に接続している。また、この例では、２つの電源線（11）のうち一方の電源線（正側の電源線（11））には、リアクトル（12）が設けられている。
【００２８】
〔電力変換部〕
電力変換部（40）は、電源（20）から複数の電源線（11）を経由して供給された電力をスイッチング動作により所定の出力電力に変換するように構成されている。そして、電力変換部（40）は、スイッチング動作により得られた所定の出力電力をモータ（30）に供給するように構成されている。なお、電力変換部（40）のスイッチング動作は、例えば、パルス幅変調制御により制御される。この例では、電力変換部（40）は、コンバータ回路（41）と平滑コンデンサ（42）とインバータ回路（43）と制御部（44）とを有している。
【００２９】
《コンバータ回路》
コンバータ回路（41）は、電源（20）から供給された電力（この例では単相交流電力）を整流するように構成されている。例えば、コンバータ回路（41）は、複数の整流ダイオードがブリッジ状に結線されたダイオードブリッジ回路によって構成されている。
【００３０】
《平滑コンデンサ》
平滑コンデンサ（42）は、コンバータ回路（41）の出力を平滑化してインバータ回路（43）に出力するように構成されている。
【００３１】
《インバータ回路》
インバータ回路（43）は、複数のスイッチング素子を有し、平滑コンデンサ（42）からの電力（直流電力）を複数のスイッチング素子のスイッチング動作により所定の出力電力（この例では三相交流電力）に変換するように構成されている。具体的には、インバータ回路（43）は、複数のスイッチング素子と、複数の還流ダイオードとを有している。この例では、インバータ回路（43）は、三相交流電力をモータ（30）に供給するために、ブリッジ結線された６つのスイッチング素子と、６つのスイッチング素子にそれぞれ逆並列に接続された６つの還流ダイオードとを有している。詳しく説明すると、インバータ回路（43）は、２つのスイッチング素子を互いに直列に接続してなる３つのスイッチングレグを備え、３つのスイッチングレグの中点（すなわち上アーム側のスイッチング素子と下アーム側のスイッチング素子との接続点）がモータ（30）の三相の巻線（Ｕ相，Ｖ相，Ｗ相の巻線）にそれぞれ接続されている。
【００３２】
《制御部》
制御部（44）は、インバータ回路（43）のスイッチング動作を制御するように構成されている。例えば、制御部（44）は、パルス幅変調制御によりインバータ回路（43）のスイッチング動作を制御する。なお、制御部（44）は、例えば、ＣＰＵなどの演算処理部や、演算処理部を動作させるためのプログラムや情報を記憶するメモリなどの記憶部や、インバータ回路（43）のスイッチング素子にゲート信号（スイッチング素子のオンオフを制御するための信号）を出力する駆動信号生成部や、冷媒流量を制御する電動弁などのアクチュエータや、温度を検知するサーミスタなどのセンサによって構成されている。
【００３３】
《電力変換部の浮遊容量》
また、電力変換部（40）は、アース線（G）に対して浮遊容量（40c）を有している。すなわち、電力変換部（40）は、浮遊容量（40c）を経由してアース線（G）に電気的に接続されている。具体的には、この例では、電力変換部（40）の構成部品であるコンバータ回路（41）と平滑コンデンサ（42）とインバータ回路（43）と制御部（44）が筐体（図示を省略）に収納され、その筐体にアース線（G）が接続されている。詳しく説明すると、コンバータ回路（41）とインバータ回路（43）がヒートシンク（図示を省略）に接続され、そのヒートシンクと制御部（44）の構成部品である電動弁とサーミスタが冷媒回路の冷媒配管（図示を省略）に接続され、その冷媒配管が筐体に接続されている。このような構成により、電力変換部（40）の構成部品とヒートシンクと冷媒配管と筐体とが電気的に接続されている。また、コンバータ回路（41）およびインバータ回路（43）とヒートシンクとの間や、電動弁およびサーミスタと冷媒配管との間には、浮遊容量が形成されている。すなわち、電力変換部（40）の浮遊容量（40c）は、コンバータ回路（41）およびインバータ回路（43）とヒートシンクとの間に形成された浮遊容量や、電動弁およびサーミスタと冷媒配管との間に形成された浮遊容量などを含んでいる。
【００３４】
〔保護回路〕
保護回路（50）は、複数の電源線（11）とアース線（G）との間に接続されている。そして、保護回路（50）は、過電圧時に導通するように構成されている。具体的には、保護回路（50）は、電源線（11）とアース線（G）との間の電圧（対地間電圧）が予め定められた過電圧閾値を上回ると、非導通状態から導通状態となり、電源線（11）とアース線（G）とを短絡させる。この例では、保護回路（50）は、サージアブソーバ（51）と、複数（この例では２つ）のバリスタ（52）とを有している。サージアブソーバ（51）の一端は、アース線（G）に接続されている。複数のバリスタ（52）の一端は、サージアブソーバ（51）の他端に接続され、複数のバリスタ（52）の他端は、複数の電源線（11）にそれぞれ接続されている。
【００３５】
〔ノイズフィルタ〕
ノイズフィルタ（60）は、複数の電源線（11）に設けられ、ノイズを低減するように構成されている。具体的には、ノイズフィルタ（60）は、コモンモードチョークコイル（61）と、１つまたは複数（この例では１つ）の電源側アクロスコンデンサ（62）と、１つまたは複数（この例では１つ）の負荷側アクロスコンデンサ（63）と、複数（この例では２つ）のバイパスコンデンサ（70）とを有している。
【００３６】
《コモンモードチョークコイル》
コモンモードチョークコイル（61）は、複数の電源線（11）に設けられている。この例では、コモンモードチョークコイル（61）は、２つの電源線（11）にそれぞれ設けられた２つのリアクトル（61a,61b）によって構成されている。
【００３７】
《電源側アクロスコンデンサ》
電源側アクロスコンデンサ（62）は、コモンモードチョークコイル（61）の電源側に設けられている。そして、この例では、電源側アクロスコンデンサ（62）の一端は、２つの電源線（11）のうち一方の電源線（11）に接続され、電源側アクロスコンデンサ（62）の他端は、２つの電源線（11）のうち他方の電源線（11）に接続されている。
【００３８】
《負荷側アクロスコンデンサ》
負荷側アクロスコンデンサ（63）は、コモンモードチョークコイル（61）の負荷側に設けられている。そして、この例では、負荷側アクロスコンデンサ（63）の一端は、２つの電源線（11）のうち一方の電源線（11）に接続され、負荷側アクロスコンデンサ（63）の他端は、２つの電源線（11）のうち他方の電源線（11）に接続されている。
【００３９】
《バイパスコンデンサ》
複数（この例では２つ）のバイパスコンデンサ（70）は、複数（この例では２つ）の電源線（11）とアース線（G）との間にそれぞれ接続されている。この例では、複数のバイパスコンデンサ（70）は、コモンモードチョークコイル（61）の負荷側に配置されている。また、複数のバイパスコンデンサ（70）のうち少なくとも１つ（この例では２つのバイパスコンデンサ（70）の全て）は、直列に接続された複数（この例では２つ）のセラミックコンデンサ（80）によって構成されている。
【００４０】
〔サージ電圧の印加に伴う高周波電流の経路〕
次に、図２および図３を参照して、サージ電圧の印加に伴う高周波電流の経路について説明する。図２および図３は、サージ試験機（LS）により対地間にサージ電圧が印加された場合の高周波電流の経路を例示している。
【００４１】
図２に示すように、落雷などにより対地間（電源線（11）とアースとの間）にサージ電圧が印加されると、サージ電圧の印加に伴う高周波電流がバイパスコンデンサ（70）と電力変換部（40）とを流れる。具体的には、高周波電流の一部がバイパスコンデンサ（70）に流れてバイパスコンデンサ（70）が充電され、高周波電流の残部が電力変換部（40）やモータ（30）に流れて電力変換部（40）の浮遊容量（40c）やモータ（30）の浮遊容量（30c）が充電される。
【００４２】
そして、図３に示すように、対地間電圧（電源線（11）とアースとの間の電圧）が過電圧閾値を上回ることで保護回路（50）が導通すると、バイパスコンデンサ（70）に蓄積されていた電荷が電源線（11）と導通状態の保護回路（50）とを順に経由してアースに放電され、電力変換部（40）の浮遊容量（40c）やモータ（30）の浮遊容量（30c）に蓄積されていた電荷も電源線（11）と導通状態の保護回路（50）とを順に経由してアースに放電される。
【００４３】
〔セラミックコンデンサの特性〕
次に、図４を参照して、セラミックコンデンサ（80）の特性について説明する。図４の横軸は、セラミックコンデンサ（80）の端子間に印加される電圧（端子間電圧）を示し、図４の縦軸は、セラミックコンデンサ（80）の静電容量値を示している。
【００４４】
図４に示すように、セラミックコンデンサ（80）は、端子間電圧が高くなるに連れて静電容量値が次第に低くなる特性（バイアス特性）を有している。なお、セラミックコンデンサ（80）の静電容量値が低くなるに連れて、セラミックコンデンサ（80）のインピーダンスが高くなる。したがって、セラミックコンデンサ（80）の端子間電圧が高くなるに連れて、セラミックコンデンサ（80）のインピーダンスが上昇してセラミックコンデンサ（80）に電流が流れにくくなる。
【００４５】
このように、セラミックコンデンサ（80）がバイアス特性を有しているので、落雷などにより対地間にサージ電圧が印加されると、セラミックコンデンサ（80）によって構成されたバイパスコンデンサ（70）の端子間に高電圧が印加されてバイパスコンデンサ（70）の静電容量値が低下することになる。
【００４６】
〔実施形態と比較例との対比〕
次に、この実施形態による電力変換装置（10）と電力変換装置の比較例とを対比しながらバイパスコンデンサ（70）について詳しく説明する。なお、この電力変換装置の比較例では、バイパスコンデンサ（70）が１つのセラミックコンデンサ（80）によって構成されている。なお、電力変換装置の変形例のその他の構成は、図１に示した電力変換装置（10）と同様となっている。
【００４７】
〈電力変換装置の比較例〉
電力変換装置の比較例では、１つのバイパスコンデンサ（70）の静電容量値を5000pFに設定する場合、5000pFの静電容量値を有する１つのセラミックコンデンサ（80）によって１つのバイパスコンデンサ（70）が構成される。なお、5000pFの静電容量値を有するセラミックコンデンサ（80）は、図５に示すような特性を有している。
【００４８】
ここで、落雷などにより対地間にサージ電圧が印加されて、5000pFの静電容量値を有する１つのセラミックコンデンサ（80）によって構成された１つのバイパスコンデンサ（70）の端子間に2000Vの電圧が印加された場合、そのバイパスコンデンサ（70）を構成する１つのセラミックコンデンサ（80）の端子間に2000Vの電圧が印加されることになる。これにより、セラミックコンデンサ（80）の端子間に2000Vの電圧が印加されると、図５に示すように、セラミックコンデンサ（80）の静電容量値が「5000pF」から「約1200pF」に低下し、バイパスコンデンサ（70）の静電容量値も「5000pF」から「約1200pF」に低下する。すなわち、サージ電圧の印加時のバイパスコンデンサ（70）の静電容量値は、サージ電圧の印加前のバイパスコンデンサ（70）の静電容量値の約1/4となる。
【００４９】
〈実施形態による電力変換装置〉
一方、この実施形態による電力変換装置（10）では、複数のバイパスコンデンサ（70）のうち少なくとも１つのバイパスコンデンサ（70）は、直列に接続されたＮ個（Ｎは２以上の整数）のセラミックコンデンサ（80）によって構成されている。なお、この１つのバイパスコンデンサ（70）の静電容量値（すなわちＮ個のセラミックコンデンサ（80）の静電容量値の合成値）を“Ｃ７０”とし、Ｎ個のセラミックコンデンサ（80）の静電容量値をそれぞれ“Ｃ１，Ｃ２，…，ＣＮ”とすると、次式が成立する。
【００５０】
【数１】
2019047542.tif 000003
【００５１】
説明を簡潔にするために、１つのバイパスコンデンサ（70）が２つのセラミックコンデンサ（80）によって構成されている場合（Ｎ＝２の場合）を例に挙げると、１つのバイパスコンデンサ（70）の静電容量値（C70）は、次式のように表現することができる。
【００５２】
【数２】
2019047542.tif 000004
【００５３】
したがって、この実施形態による電力変換装置（10）では、１つのバイパスコンデンサ（70）の静電容量値を5000pFに設定する場合、例えば、それぞれが10000pFの静電容量値を有する２つのセラミックコンデンサ（80）が直列に接続されることによって１つのバイパスコンデンサ（70）が構成される。なお、10000pFの静電容量値を有するセラミックコンデンサ（80）は、図４に示すような特性を有している。
【００５４】
ここで、落雷などにより対地間にサージ電圧が印加されて、それぞれが10000pFの静電容量値を有する２つのセラミックコンデンサ（80）が直列に接続されて構成されたバイパスコンデンサ（70）の端子間に2000Vの電圧が印加された場合、バイパスコンデンサ（70）の端子間電圧（2000Vの電圧）が２つのセラミックコンデンサ（80）に分圧され、２つのセラミックコンデンサ（80）の各々の端子間に1000Vの電圧が印加されることになる。これにより、２つのセラミックコンデンサ（80）の各々の端子間に1000Vの電圧が印加されると、図４に示すように、２つのセラミックコンデンサ（80）の各々の静電容量値が「10000pF」から「約5000pF」に低下する。その結果、バイパスコンデンサ（70）の静電容量値（すなわち２つのセラミックコンデンサ（80）の静電容量値の合成値）が「5000pF」から「約2500pF」に低下する。サージ電圧の印加時のバイパスコンデンサ（70）の静電容量値は、サージ電圧の印加前のバイパスコンデンサ（70）の静電容量値の約1/2となる。
【００５５】
〔実施形態による効果〕
以上のように、１つのバイパスコンデンサ（70）を直列に接続された複数のセラミックコンデンサ（80）によって構成することにより、１つのバイパスコンデンサ（70）の端子間に印加される電圧（端子間電圧）を複数のセラミックコンデンサ（80）に分圧することができる。これにより、１つのバイパスコンデンサ（70）を１つのセラミックコンデンサ（80）によって構成する場合よりも、１つのセラミックコンデンサ（80）の端子間に印加される電圧を低くすることができるので、１つのバイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）の各々において端子間電圧の上昇に伴う静電容量値の低下を抑制することができ、その結果、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を抑制することができる。
【００５６】
そのため、落雷などにより対地間（電源線（11）とアースとの間）にサージ電圧が印加されてバイパスコンデンサ（70）の端子間に高電圧が印加される場合に、バイパスコンデンサ（70）のインピーダンスの上昇（静電容量値の低下によるインピーダンスの上昇）を抑制することができる。これにより、バイパスコンデンサ（70）を１つのセラミックコンデンサ（80）によって構成する場合よりも、サージ電圧の印加に伴う高周波電流をバイパスコンデンサ（70）に流れやすくすることができるので、サージ電圧の印加に伴う高周波電流を電力変換部（40）に流れにくくすることができる。
【００５７】
そして、サージ電圧の印加に伴う高周波電流を電力変換部（40）に流れにくくすることができるので、電力変換部（40）（特にスイッチング動作を制御する制御部（44））において高周波電流による誤動作を発生させにくくすることができる。
【００５８】
また、１つのバイパスコンデンサ（70）の端子間に印加される電圧（端子間電圧）を複数のセラミックコンデンサ（80）に分圧することができるので、１つのバイパスコンデンサ（70）が１つのセラミックコンデンサ（80）によって構成されている場合よりも、セラミックコンデンサ（80）の耐圧制限を緩和することができる。
【００５９】
〔セラミックコンデンサの静電容量値〕
なお、複数のバイパスコンデンサ（70）のうち少なくとも１つにおいて、そのバイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）の静電容量値は、それぞれ同一の静電容量値に設定されていることが好ましい。その理由を以下に説明する。
【００６０】
なお、以下では、説明を簡潔にするために、１つのバイパスコンデンサ（70）が直列に接続された２つのセラミックコンデンサ（80）によって構成されている場合を例に挙げている。また、以下では、２つのセラミックコンデンサ（80）のうち電源線（11）に接続される一方のセラミックコンデンサ（80）の静電容量値を“Ｃ８１”とし、２つのセラミックコンデンサ（80）のうちアース線（G）に接続される他方のセラミックコンデンサ（80）の静電容量値を“Ｃ８２”とする。すなわち、１つのバイパスコンデンサ（70）の静電容量値（C70）は、次式のように表現することができる。
【００６１】
【数３】
2019047542.tif 000005
【００６２】
図６は、バイパスコンデンサ（70）を構成する２つのセラミックコンデンサ（80）の静電容量値の比（C81/C82）とサージ電圧の印加時におけるバイパスコンデンサ（70）の静電容量値との関係を例示している。なお、図６では、サージ電圧の印加時におけるバイパスコンデンサ（70）の静電容量値（C70）が高くなるほど、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を抑制する効果が高くなっているといえる。
【００６３】
図６に示すように、バイパスコンデンサ（70）を構成する２つのセラミックコンデンサ（80）の静電容量値の比（C81/C82）が「１」である場合（すなわち２つのセラミックコンデンサ（80）の静電容量値が同一の静電容量値となっている場合）に、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を抑制する効果が最も高くなっている。
【００６４】
例えば、２つのセラミックコンデンサ（80）のうち一方のセラミックコンデンサ（80）の静電容量値（C81）を「15000pF」とし、他方のセラミックコンデンサ（80）の静電容量値（C82）を「7500pF」とし、落雷などにより対地間にサージ電圧が印加されてバイパスコンデンサ（70）の端子間に2000Vの電圧が印加されたと仮定すると、15000pFの静電容量値を有する一方のセラミックコンデンサ（80）の端子間には「667V」の電圧が印加され、7500pFの静電容量値を有する他方のセラミックコンデンサ（80）の端子間には「1333V」の電圧が印加されることになる。これにより、一方のセラミックコンデンサ（80）の静電容量値（C81）が「15000pF」から「約9400pF」に低下し、他方のセラミックコンデンサ（80）の静電容量値（C82）が「7500pF」から「約3000pF」に低下し、その結果、バイパスコンデンサ（70）の静電容量値（C70）が「5000pF」から「約2200pF」に低下する。
【００６５】
一方、２つのセラミックコンデンサ（80）の各々の静電容量値を「10000pF」とし、落雷などにより対地間にサージ電圧が印加されてバイパスコンデンサ（70）の端子間に2000Vの電圧が印加されたと仮定すると、２つのセラミックコンデンサ（80）の各々の端子間には「1000V」の電圧が印加される。これにより、２つのセラミックコンデンサ（80）の各々の静電容量値が「10000pF」から「約5000pF」に低下し、その結果、バイパスコンデンサ（70）の静電容量値（C70）が「5000pF」から「約2500pF」に低下する。
【００６６】
上述のように、バイパスコンデンサ（70）を構成するセラミックコンデンサ（80）の静電容量値がそれぞれ同一の静電容量値に設定されていない場合、バイパスコンデンサ（70）の端子間電圧が複数のセラミックコンデンサ（80）に均等に分圧されず、複数のセラミックコンデンサ（80）のうち静電容量値が相対的に低いセラミックコンデンサ（80）の端子間に印加される電圧が相対的に高くなる傾向にある。そのため、落雷などにより対地間にサージ電圧が印加されてバイパスコンデンサ（70）の端子間に高電圧が印加される場合に、複数のセラミックコンデンサ（80）のうち静電容量値が相対的に低いセラミックコンデンサ（80）の端子間に相対的に高い電圧が印加されて、そのセラミックコンデンサ（80）の端子間電圧の上昇に伴う静電容量値の低下が顕著に現れることになるので、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値（すなわち複数のセラミックコンデンサ（80）の静電容量値の合成値）の低下を十分に抑制することができない。
【００６７】
一方、１つのバイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）の静電容量値を同一の静電容量値に設定することにより、１つのバイパスコンデンサ（70）の端子間電圧を複数のセラミックコンデンサ（80）に均等に分圧することができる。これにより、１つのバイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）のうち静電容量値が相対的に低いセラミックコンデンサ（80）において端子間電圧の上昇に伴う静電容量値の低下が顕著に現れることを防止することができるので、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を十分に抑制することができる。そのため、サージ電圧の印加に伴う高周波電流が電力変換部（40）に流れることを十分に抑制することができる。
【００６８】
〔バイパスコンデンサを構成するセラミックコンデンサの個数〕
また、複数のバイパスコンデンサ（70）のうち少なくとも１つは、直列に接続された２つまたは３つのセラミックコンデンサ（80）によって構成されていることが好ましい。その理由を以下に説明する。
【００６９】
図７は、バイパスコンデンサ（70）を構成するセラミックコンデンサ（80）の個数（N）とサージ電圧の印加時におけるバイパスコンデンサ（70）の静電容量値（C70）との関係を例示している。なお、図７では、サージ電圧の印加時におけるバイパスコンデンサ（70）の静電容量値（C70）が高くなるほど、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を抑制する効果が高くなっているといえる。また、図７では、バイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）の静電容量値は、それぞれ同一の静電容量値となっている。
【００７０】
図７に示すように、１つのバイパスコンデンサ（70）を構成するセラミックコンデンサ（80）の個数（N）が多くなるほど、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を抑制する効果が高くなっていく。
【００７１】
しかしながら、１つのバイパスコンデンサ（70）を構成するセラミックコンデンサ（80）の個数（N）が多くなるに連れて、バイパスコンデンサ（70）の実装面積および製造コストが増加していく。また、１つのバイパスコンデンサ（70）を構成するセラミックコンデンサ（80）の個数（N）が多くなるに連れて、バイパスコンデンサ（70）の寄生インダクタンスが増加してバイパスコンデンサ（70）を有するノイズフィルタ（60）の共振周波数が低下していく。このように、ノイズフィルタ（60）の共振周波数が低下すると、ノイズフィルタ（60）の特性が劣化してしまう。
【００７２】
なお、図７に示すように、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を抑制する効果は、１つのバイパスコンデンサ（70）を構成するセラミックコンデンサ（80）の個数（N）が３つ以下である場合では、セラミックコンデンサ（80）の個数（N）の増加に応じて相対的に急峻に上昇するが、１つのバイパスコンデンサ（70）を構成するセラミックコンデンサ（80）の個数（N）が３つよりも大きくなると、セラミックコンデンサ（80）の個数（N）の増加に応じて相対的に緩やかに上昇する傾向にある。すなわち、セラミックコンデンサ（80）の個数（N）が３つ以下である場合に、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を効果的に抑制することができる。
【００７３】
以上のように、１つのバイパスコンデンサ（70）を直列に接続された２つまたは３つのセラミックコンデンサ（80）によって構成することにより、バイパスコンデンサ（70）の実装面積および製造コストの増加（およびノイズフィルタ（60）の特性劣化）を抑制しつつ、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を効果的に抑制することができる。そのため、サージ電圧の印加に伴う高周波電流が電力変換部（40）に流れることを効果的に抑制することができる。
【００７４】
〔各バイパスコンデンサにおけるセラミックコンデンサの個数〕
また、複数のバイパスコンデンサ（70）の各々が直列に接続された複数のセラミックコンデンサ（80）によって構成されている場合、複数のバイパスコンデンサ（70）の各々におけるセラミックコンデンサ（80）の個数は、それぞれ同一の個数となっていることが好ましい。その理由を以下に説明する。
【００７５】
サージ試験機（LS）から見た合計コンデンサ容量（すなわち電力変換装置（10）においてサージ電圧が印加されるコンデンサ要素の静電容量値の合成値）は、概ね、電力変換装置（10）に設けられた複数のバイパスコンデンサ（70）の静電容量値の合計値となっている。そして、複数のバイパスコンデンサ（70）の静電容量値の合成値が高くなるほど、サージ電圧の印加に伴う高周波電流が複数のバイパスコンデンサ（70）に流れやすくなり、その結果、サージ電圧の印加に伴う高周波電流が電力変換部（40）に流れにくくなる。
【００７６】
ここで、説明を簡潔にするために、電力変換装置（10）に２つのバイパスコンデンサ（70）が設けられ、２つのバイパスコンデンサ（70）のうち一方のバイパスコンデンサ（70）がＮａ個（Ｎａは２以上の整数）のセラミックコンデンサ（80）によって構成され、２つのバイパスコンデンサ（70）のうち他方のバイパスコンデンサ（70）がＮｂ個（Ｎｂは２以上の整数）のセラミックコンデンサ（80）によって構成されている場合を例に挙げて説明する。
【００７７】
上記の２つのバイパスコンデンサ（70）の静電容量値の合成値を“Ｃｓｕｍ”とし、一方のバイパスコンデンサ（70）を構成するＮａ個のセラミックコンデンサ（80）の静電容量値をそれぞれ“Ｃａ１，Ｃａ２，…，ＣａＮａ”とし、他方のバイパスコンデンサ（70）を構成するＮｂ個のセラミックコンデンサ（80）の静電容量値をそれぞれ“Ｃｂ１，Ｃｂ２，…，ＣｂＮｂ”とすると、次式が成立する。
【００７８】
【数４】
2019047542.tif 000006
【００７９】
図８は、それぞれ同一の静電容量値を有する４つのセラミックコンデンサ（80）を用いて２つのバイパスコンデンサ（70）を構成する場合に対応し、２つのバイパスコンデンサ（70）をそれぞれ構成するセラミックコンデンサ（80）の個数（Na,Nb）とサージ電圧の印加時における２つのバイパスコンデンサ（70）の静電容量値の合成値（Csum）との関係を例示している。なお、図８では、バイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）の静電容量値は、それぞれ同一の静電容量値となっている。
【００８０】
図９は、それぞれ同一の静電容量値を有する６つのセラミックコンデンサ（80）を用いて２つのバイパスコンデンサ（70）を構成する場合に対応し、２つのバイパスコンデンサ（70）をそれぞれ構成するセラミックコンデンサ（80）の個数（Na,Nb）とサージ電圧の印加時における２つのバイパスコンデンサ（70）の静電容量値の合成値（Csum）との関係を例示している。なお、図９では、バイパスコンデンサ（70）を構成する複数のセラミックコンデンサ（80）の静電容量値は、それぞれ同一の静電容量値となっている。
【００８１】
図８および図９では、サージ電圧の印加時における２つのバイパスコンデンサ（70）の静電容量値の合成値（Csum）が高くなるほど、２つのバイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値（２つのバイパスコンデンサ（70）の静電容量値の合成値）の低下を抑制する効果が高くなっているといえる。
【００８２】
図８および図９に示すように、２つのバイパスコンデンサ（70）の各々におけるセラミックコンデンサ（80）の個数（Na,Nb）が同一の個数となっている場合に、２つのバイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値（２つのバイパスコンデンサ（70）の静電容量値の合成値）の低下を抑制する効果が最も高くなっている。
【００８３】
上述のように、バイパスコンデンサ（70）の端子間電圧の上昇に伴う静電容量値の低下を抑制する効果は、バイパスコンデンサ（70）を構成するセラミックコンデンサ（80）の個数が増加するに連れて次第に緩やかになる傾向にある。そのため、複数のバイパスコンデンサ（70）の各々におけるセラミックコンデンサ（80）の個数が同一の個数ではない場合、複数のバイパスコンデンサ（70）のうち直列に接続されたセラミックコンデンサ（80）の個数が相対的に少ないバイパスコンデンサ（70）において端子間電圧の上昇に伴う静電容量値の低下を抑制する効果が弱くなってしまう。その結果、落雷などにより対地間にサージ電圧が印加された場合に複数のバイパスコンデンサ（70）の静電容量値の合成値の低下（端子間電圧の上昇に伴う低下）を十分に抑制することができない。
【００８４】
一方、複数のバイパスコンデンサ（70）の各々におけるセラミックコンデンサ（80）の個数をそれぞれ同一の個数にすることにより、複数のバイパスコンデンサ（70）の各々において端子間電圧の上昇に伴う静電容量値の低下を抑制する効果を均一に発揮させることができる。これにより、複数のバイパスコンデンサ（70）のうち直列に接続されたセラミックコンデンサ（80）の個数が相対的に少ないバイパスコンデンサ（70）において端子間電圧の上昇に伴う静電容量値の低下を抑制する効果が弱くなることを防止することができるので、落雷などにより対地間にサージ電圧が印加された場合に複数のバイパスコンデンサの静電容量値の合成値の低下（端子間電圧の上昇に伴う低下）を十分に抑制することができる。そのため、サージ電圧の印加に伴う高周波電流が電力変換部（40）に流れることを十分に抑制することができる。
【００８５】
（その他の実施形態）
以上の説明では、複数のバイパスコンデンサ（70）のうち少なくとも１つが直列に接続された２つのセラミックコンデンサ（80）によって構成されている場合を例に挙げたが、複数のバイパスコンデンサ（70）のうち少なくとも１つは、直列に接続された３つ以上のセラミックコンデンサ（80）によって構成されていてもよい。
【００８６】
また、以上の説明では、電源（20）が単相交流電源によって構成されている場合を例に挙げたが、電源（20）は、三相交流電源によって構成されていてもよい。この場合、電源（20）から３つの電源線（11）を経由して電力変換部（40）に電力が供給される。
【００８７】
また、以上の説明では、ノイズフィルタ（60）において複数のバイパスコンデンサ（70）がコモンモードチョークコイル（61）の負荷側に配置されている場合を例に挙げたが、複数のバイパスコンデンサ（70）は、コモンモードチョークコイル（61）の電源側に配置されていてもよい。
【００８８】
また、以上の実施形態や変形例を適宜組み合わせて実施してもよい。以上の実施形態および変形例は、本質的に好ましい例示であって、この発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【産業上の利用可能性】
【００８９】
以上説明したように、上述の電力変換装置は、電源から供給された電力に基づいて負荷に電力を供給する電力変換装置として有用である。
【符号の説明】
【００９０】
１０        電力変換装置
１１        電源線
１２        リアクトル
２０        電源
３０        モータ（負荷）
４０        電力変換部
４１        コンバータ
４２        平滑コンデンサ
４３        インバータ
４４        制御部
５０        保護回路
６０        ノイズフィルタ
６１        コモンモードチョークコイル
６２        電源側アクロスコンデンサ
６３        負荷側アクロスコンデンサ
７０        バイパスコンデンサ
８０        セラミックコンデンサ
【図１】
2019047542.tif 000007
【図２】
2019047542.tif 000008
【図３】
2019047542.tif 000009
【図４】
2019047542.tif 000010
【図５】
2019047542.tif 000011
【図６】
2019047542.tif 000012
【図７】
2019047542.tif 000013
【図８】
2019047542.tif 000014
【図９】
2019047542.tif 000015