(57)【要約】【課題】回路検証において、複数の回路部のうちから、モデル化により検証時間の短縮を図る効果が高いものを優先的に選択可能とした電子回路の検証方法および検証装置を提供する。【解決手段】検証装置は、回路検証部で検証する回路に対して、モデル化回路抽出部により、モデル化が有効となる回路部を抽出する。モデル化回路抽出部は、電子回路を回路部に分割し（Ｂ１）、優先度付けを行う対象の回路部を選別する（Ｂ２）。モデル化回路抽出部は、非線形素子が含まれる回路部に対してヤコビ行列のデタミナントを抽出して評価する（Ｂ３、Ｂ５、Ｂ６）。モデル化回路抽出部は、デタミナントの絶対値が低い順に回路部を並び替えて優先度順位をつけ（Ｂ７）、優先度が高い回路部をモデル化設定する。【選択図】図３
2019012327.tif 000002
【特許請求の範囲】
【請求項１】
検証対象となる電子回路の回路部をモデル化記述して検証装置（１）により検証を行う方法であって、
前記電子回路に含まれる複数の回路部についてヤコビ行列のデタミナントを演算する過程と、
前記演算により得られた前記ヤコビ行列のデタミナントの絶対値を評価することで前記電子回路のうちのモデル化する回路部を抽出する過程と、
を有する電子回路の検証方法。
【請求項２】
前記ヤコビ行列のデタミナントを演算する過程に先立って、
前記電子回路の複数の回路部のうちの検証項目に不必要となる回路部は演算の対象から除外する過程を実施する請求項１に記載の電子回路の検証方法。
【請求項３】
前記ヤコビ行列のデタミナントを演算する過程に先立って、
前記電子回路の複数の回路部のうち、予め用意された回路特徴と一致する回路部を除外する過程を実施する請求項１または２に記載の電子回路の検証方法。
【請求項４】
前記電子回路のうちのモデル化する回路部を抽出する過程では、
前記ヤコビ行列のデタミナントの絶対値に応じて回路部を順位付けした結果に基づいて選定を実施する請求項１から３のいずれか一項に記載の電子回路の検証方法。
【請求項５】
前記電子回路のうちのモデル化する回路部を抽出する過程では、
前記ヤコビ行列のデタミナントの絶対値に応じてモデル化抽出度の選定を実施する請求項１から３のいずれか一項に記載の電子回路の検証方法。
【請求項６】
検証対象となる電子回路について回路部の情報が記憶された回路情報部（２）と、
前記電子回路に含まれる複数の回路部についてヤコビ行列のデタミナントを演算してモデル化回路を抽出するモデル化回路抽出部（３、２１）と、
前記モデル化回路抽出部により抽出された回路部をモデル化して記述して前記電子回路の検証を行う回路検証部（４）と、
を有する電子回路の検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路の検証方法および検証装置に関する。
【背景技術】
【０００２】
電子回路として、アナログ回路とデジタル回路が混在した回路（以下、混在回路）の設計においては、アナログ-デジタル部間の接続ミス等を防止するために、設計初期段階での混在回路の全体検証が行われている。
【０００３】
このように大規模回路となる混在回路の全体検証では多くの計算時間を要するため、実用上においては検証時間の短縮化を図ることが課題となっている。そこで、従来では、混在回路内の各回路部の機能を記述言語で置き換えることで検証速度の向上を狙ったモデル化手法、および、そのモデルと実回路との等価性検証を行う電子回路の検証方法の手法が開発されてきた。
【０００４】
例えば特許文献１に開示されている電子回路の検証方法では、各回路モデルの等価性検証が行える簡易な検証ベンチの作成法が提案されている。このように、混在回路の各回路部の機能を記述したモデル化手法、およびその等価性検証手法について開発がなされ、これによって検証時間の短縮が図られてきた。
【０００５】
しかし、設計に活かせる現実的な時間で混在回路の全体検証を実行するには、複数の回路部のモデル化が不可欠であり、そのモデル化すべき回路部の選定基準が不明瞭であるため、モデル化が必要となる回路部を効率良く選択することで検証時間の短縮を図ることができなかった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６―０３１２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を考慮してなされたもので、その目的は、回路検証において、複数の回路部のうちから、モデル化により検証時間の短縮を図る効果が高いものを優先的に選択可能とした電子回路の検証方法および検証装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載の電子回路の検証方法は、検証対象となる電子回路の回路部をモデル化記述して検証装置により検証を行う方法であって、前記電子回路に含まれる複数の回路部についてヤコビ行列のデタミナントを演算する過程と、前記演算により得られた前記ヤコビ行列のデタミナントの絶対値を評価することで前記電子回路のうちのモデル化する回路部を選定する過程とを有する。
【０００９】
上記構成において、電子回路の検証を実施するに際して、回路検証の時間を短縮して行うために、検証に時間を要することが予想される回路部をモデル化する方法を採用している。このとき、検証対象となる電子回路のうちのモデル化する回路部を抽出する指標として、回路部を記述するヤコビ行列のデタミナントを演算することで、そのデタミナントの絶対値を評価の基準として用いるようにしている。これにより、実際の回路検証において検証に要する時間が長くなる回路部についてモデル化する対象として抽出することで、より効率的で且つ精度の低下を抑制した回路検証を実施することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態を示す概略的構成図
【図２】検証処理の流れ図
【図３】モデル化回路設定処理の流れ図
【図４】回路方程式の説明図
【図５】ニュートン・ラフソン法による計算の説明図（その１）
【図６】ニュートン・ラフソン法による計算の説明図（その２）
【図７】電子回路を回路部に区分けした図（その１）
【図８】電子回路を回路部に区分けした図（その２）
【図９】第２実施形態を示す概略的構成図
【図１０】モデル化回路設定処理の流れ図
【図１１】抽象化モデルとモデル化優先度との対応関係を示す図
【発明を実施するための形態】
【００１１】
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図８を参照して説明する。
図１において、検証装置１は、ＣＰＵ、メモリなどを設けたコンピュータからなるもので、内部回路が実現する機能ブロックとして、回路情報部２、モデル化回路抽出部３、回路検証部４、結果出力部５および抽象化モデル部６を備えている。
【００１２】
回路情報部２は、検証対象となる集積回路などの電子回路の回路情報が、回路部単位で記憶されている。モデル化回路抽出部３は、後述するプログラムに従って検証対象となる電子回路のうちの複数の回路部からモデル化する回路部を抽出するための演算処理を行う。回路検証部４は、検証項目に対応した検証プログラムに従って回路検証を実行し、結果出力部５に出力する。抽象化モデル部６は、モデル化回路抽出部３により抽出された回路部を抽象化回路に置き換えるための抽象化モデルが記憶されている。
【００１３】
次に、上記構成の作用について図２から図８も参照して説明する。
まず、回路検証部４による電子回路の検証方法について概略的に説明する。ここで示す電子回路の検証方法では、検証回路における非線形特性素子の有無を判定する過程、非線形特性素子の素子特性を線形近似する過程、回路方程式を解きバイアス点を導出する過程、導出したバイアス点が妥当かを評価する過程、および検証時間が完了かを評価する過程などを備えている。
【００１４】
図２は検証処理の具体的な流れを示すもので、回路検証部４は、ステップＡ１で、検証対象となる電子回路中に非線形特性を有する素子の有無を判定する。回路検証部４は、非線形素子が存在する場合には、ステップＡ１でＹＥＳと判断して非線形素子の素子特性を線形近似するステップＡ２以降の処理に進む。ステップＡ１でＮＯの場合については後述する。
【００１５】
回路検証部４は、ステップＡ２に進むと、まず、検証開始時刻における各ノードの初期バイアス点Ｖ（Ｎ）を仮定し、Ｖ（Ｎ）における電流‐電圧特性の近似直線を引くことで、素子特性を線形近似して非線形素子のコンダクタンスを導く。この工程により、各タイムステップにおける、各ノードのコンダクタンスを導出できるため、回路検証部４は、ステップＡ３で、オームの法則とキルヒホフの電流則、およびノートンの定理を用いることで回路方程式を作成する。
【００１６】
図４には、回路検証部４がステップＡ３にて導出する回路方程式の例を示している。回路方程式は例えばＧ×Ｖ＝Ｉで表される関係式となる。ここで、Ｇ、Ｖ、Ｉはそれぞれ、各ノードのコンダクタンス、バイアス点の電圧、そして電流値を要素に持つ行列である。また、式中に示すコンダクタンスからなる行列Ｇを、ヤコビ行列と呼ぶ。図４においては簡単に示すため、例えば、バイアス点Ｖは２個の要素ｖ１、ｖ２を有し、電流値Ｉは２個の要素ｉ１、ｉ２を有し、コンダクタンスＧは４個の要素ａ〜ｄを有する場合を示している。
【００１７】
次に、回路検証部４は、ステップＡ４で、上記した回路方程式を解いてバイアス点を導出する。このステップＡ４では、回路検証部４は、上記非線形特性素子の素子特性を線形近似するステップＡ３にて作成した回路方程式における、ヤコビ行列Ｇのデタミナントを計算して逆行列Ｇ−１を作成する。回路検証部４は、ヤコビ行列Ｇから計算された逆行列Ｇ−１を図４の回路方程式の両辺に左から上記逆行列を掛けることで回路方程式を解くことができる。
【００１８】
回路検証部４は、これにより、ステップＡ５で各ノードのバイアス点であるＶ（Ｎ＋１）の導出を行う。次に、回路検証部４は、上記のように導出したバイアス点Ｖ（Ｎ＋１）が妥当かを評価する。回路検証部４は、ステップＡ６で、導出したバイアス点Ｖ（Ｎ＋１）と初期バイアス点Ｖ（Ｎ）を用いて、Ｖ（Ｎ＋１）−Ｖ（Ｎ）の値を計算し、設定した許容範囲内かを評価する。
【００１９】
この場合、回路検証部４は、Ｖ（Ｎ＋１）−Ｖ（Ｎ）の値が設定した許容範囲内である場合は、ステップＡ６でＹＥＳと判断して次のステップＡ７の検証時間が完了かを評価する処理に移る。回路検証部４は、検証時間が完了していない場合には、ステップＡ７でＮＯと判断してステップＡ８に進む。回路検証部４は、ステップＡ８で次のタイムステップの設定をした後、ステップＡ９で、上記した過程で求めたバイアス点Ｖ（Ｎ＋１）を次のタイムステップの初期バイアス点Ｖ（Ｎ）として設定する。回路検証部４は、この後、ステップＡ３に戻り、次のタイムステップの非線形特性素子の素子特性を線形近似する処理Ａ３〜Ａ６を繰り返す。
【００２０】
また、回路検証部４は、Ｖ（Ｎ＋１）−Ｖ（Ｎ）が設定した許容範囲内ではない場合は、ステップＡ６でＮＯと判断してステップＡ９に進み、導出したバイアス点Ｖ（Ｎ＋１）を初期バイアス点Ｖ（Ｎ）として利用するように設定し、ステップＡ３に戻って非線形特性素子の素子特性を線形近似する処理Ａ３〜Ａ６を繰り返す。これにより、新たなバイアス点Ｖ（Ｎ＋１）を導出することができる。
【００２１】
回路検証部４は、ステップＡ１でＮＯの場合すなわち非線形特性素子が存在しない場合には、ステップＡ１０に進み、回路方程式により特性を導出する。続いて、回路検証部４は、ステップＡ１１で検証時間が完了しているかどうかを判断し、ＮＯの場合にはステップＡ１２で次のタイムステップの設定をしてステップＡ１０を繰り返し実施する。検証時間が完了したら、回路検証部４は、ステップＡ１１でＹＥＳと判断して検証処理を終了する。
【００２２】
なお、回路検証部４によりステップＡ６でＮＯとなった後に、ステップＡ９を経て非線形特性素子の素子特性を線形近似する処理Ａ３〜Ａ６を実施する場合の内容について、図５を参照して補足説明する。図５には、非線形特性を持つ素子の電圧電流特性を太実線で示している。電流Ｉは、ここでは電圧Ｖの関数Ｆ（Ｖ）として示している。
【００２３】
図５において、回路中に存在する非線形特性を持つ素子の特性を初期バイアス点Ｖ０で線形近似し、バイアス点Ｖ１を導出する状態を示している。これは、関数Ｆ（Ｖ）のバイアス点Ｖ０での直線近似を示す接線Ｌ０がＶ軸を横切る点を新たなバイアス点Ｖ１として得ることで算出するものである。そして、このようにして得られたバイアス点の差Ｖ１−Ｖ０の大きさが設定した許容範囲内に入らないときには、接線Ｌ０による線形近似として誤差が大きくなるので、以下、同様の手順でこれを繰り返す。
【００２４】
すなわち、上記Ｖ１を初期バイアス点として利用し、バイアス点Ｖ１での直線近似を示す接線Ｌ１がＶ軸を横切る点を新たなバイアス点Ｖ２として導出している。このような繰り返し計算は、回路検証部４により、ステップＡ６で、Ｖ（Ｎ＋１）−Ｖ（Ｎ）が設定した許容範囲内となるまで繰り返し行われ、Ｖ（Ｎ＋１）−Ｖ（Ｎ）が許容範囲内となれば、検証時間が完了かを評価する処理に移る。
【００２５】
上記検証時間が完了したか否かを評価する処理ステップＡ７では、回路検証部４は、設定した解析の検証時間が終了したかを判定する。ここで、検証時間が終了していない場合は、導出したバイアス点Ｖ（Ｎ＋１）を初期バイアス点Ｖ（Ｎ）とする、次のタイムステップに進み、上記非線形特性素子の素子特性を線形近似する工程に移る。また、検証時間を満たしている場合は検証終了とする。
【００２６】
以上が本実施形態における回路検証部４による電子回路の検証処理の内容である。そして、上記の電子回路の検証処理においては、仮定のバイアス点Ｖ（Ｎ）を用いてＶ（Ｎ＋１）を導出するニュートン・ラフソン法を用いている。このニュートン・ラフソン法では、Ｖ（Ｎ＋１）−Ｖ（Ｎ）の値が設定した許容範囲内となるまでの繰り返し計算回数が増えると、回路の検証時間に大きな影響を与える。
【００２７】
そこで、この実施形態では、上記した繰り返し計算回数が増えるか否かという点に着目し、モデル化回路抽出部３を設けることで繰り返し計算回数の増大を抑制するようにしている。すなわち、ニュートン・ラフソン法における繰り返し回数が多い回路ブロックは、検証時間を遅くする要因となる回路部であるから、モデル化回路抽出部３により、繰り返し回数が多くなると予想される回路部を予め選定し、モデル化を行うことで、回路検証にかかる時間の短縮を図るようにしている。
【００２８】
そこで、ニュートン・ラフソン法の繰り返し計算回数と各回路部の関係性を考慮する。繰り返し計算回数とヤコビ行列のデタミナントの関係を示すため、図６に高インピーダンスノードにおけるバイアス点導出の様子を示している。ヤコビ行列のデタミナントが０に近い時は、回路方程式におけるコンダクタンスＧが非常に小さな値となるため、高インピーダンスのノードとなる。その際は、図６に示すように、関数Ｆｘ（Ｖ）の初期バイアス点Ｖ０からバイアス点Ｖ１を求める際に引いた近似直線Ｌｘ０の傾きが小さくなることから、求められるバイアス点Ｖ１の絶対値は、無限大に近い非常に大きな値となる。
【００２９】
このことから、ヤコビ行列Ｇのデタミナントが０に近い回路部は、バイアス点を見つけにくく収束しにくいと言える。そのため、ニュートン・ラフソン法における繰り返し計算回数は、回路方程式のヤコビ行列のデタミナントで評価できることがわかる。以上より、各回路部におけるヤコビ行列のデタミナントを評価することで、検証時間を長くする要因の回路部を検出することができる。
【００３０】
次に、モデル化回路抽出部３により、モデル化をする回路の抽出および設定をする処理について、図３の流れを参照して説明する。この処理では、モデル化回路の抽出に必要な優先度付けの処理を行う。優先度付けの処理では、電子回路を各機能を持った複数の回路部に分割する処理、モデル化優先度付けを行う回路部を選別する処理、対象回路内の非線形特性素子の有無を選別する処理、ヤコビ行列のデタミナントを評価する処理、およびヤコビ行列のデタミナントの絶対値の大きい順に各回路部を並び替える処理を実施する。なお、上記モデル化優先度付けを行う回路部を選別する処理は省いてすべての回路部を対象とすることもできる。
【００３１】
次に、具体的な処理内容について説明する。まず、モデル化回路抽出部３は、ステップＢ１で、検証対象となる電子回路を機能別に複数の回路部に分割する。この場合、モデル化回路抽出部３は、例えば、図７に示すアナログ回路およびデジタル回路を含んだ混在回路としての電子回路１１を分割する。ここでは、電子回路１１を機能別に分割して電源回路部１２、駆動回路部１３、ＡＤ変換回路部１４、通信回路部１５、増幅回路部１６、記憶回路部１７および検出回路部１８などに分割する。
【００３２】
なお、各回路部１２〜１８は、複数の回路部から構成されていても良い。例えば図８に示すように、電源回路部１２に含まれるスイッチングレギュレータ１２ａやチャージポンプ回路１２ｂ等を、別々の回路機能を有する回路部として分割することができる。
【００３３】
次に、モデル化回路抽出部３は、ステップＢ２で、モデル化優先度付けを行う回路部を選別する。ここでは、モデル化回路抽出部３は、上記電子回路１１について、ステップＢ１で分割した回路部１２〜１８を、検証したい内容に応じて、モデル化が必要か不必要かを判断して選別を行う。この例として、図６の混在回路の全体検証において、検証シナリオを電源系の立ち上がり確認とした時には、電源回路部１２はモデル化を行うべきではない。また、電源系の動作に関係ないセンサなどを含む検出回路部１８は、優先度付けをすることなくモデル化すべき回路部であると判断し、優先度付けの対象から除外することができる。
【００３４】
また、予め用意された検証を遅くする要因となる回路の特徴と一致する特徴を有する回路部についても、優先度付けの選定から除外することもできる。前記検証を遅くする要因となる回路部の特徴としては、例えば、信号の変化が急峻な特性を示す回路部では、Ｉ−Ｖ特性の近似直線を引いた際のバイアス点を求めにくくなるため、収束までに時間がかかることがある。そのため、この特徴を有するオシレータ等は回路検証を遅くする要因となるため、予め優先度付けから除外することができる。上記のようにすることで、モデル化検討を行うべき回路部を選別することができる。
【００３５】
次に、モデル化回路抽出部３は、上記のようにして選別した回路部について、ステップＢ３で、各回路部内に非線形特性素子があるかを判別する。この処理では、回路部内に非線形特性素子を持たない回路部は、バイアス点を求める際にニュートン・ラフソン法を適用する必要がないので、回路抽出部３は、ステップＢ３でＮＯと判断してステップＢ４に進み、シミュレーションを遅くする原因に成り得ないとして、モデル化優先度を最低に設定する。
【００３６】
また、非線形特性素子を有する回路部については、バイアス点を求める際にニュートン・ラフソン法が必要となるので、モデル化回路抽出部３は、シミュレーションを遅くする要因になり得る回路部の群として選別し、ステップＢ３でＹＥＳと判断してステップＢ５に進む。このステップＢ３の処理により、モデル化回路抽出部３は、モデル化を行うべき回路部を抽出することができる。
【００３７】
次に、モデル化回路抽出部３は、ステップＢ５で、モデル化を行うべき回路部として抽出されたもののヤコビ行列からデタミナントを算出し、続くステップＢ６で、デタミナントの評価をする。ヤコビ行列のデタミナントを評価する処理では、回路検証部４によるシミュレーションの処理時間を長くする要因になり得る回路部のデタミナントの絶対値を計算することができる。
【００３８】
この後、モデル化回路抽出部３は、上記のようにして求めたヤコビ行列のデタミナントの値について、絶対値の小さい順に各回路部を並び替える処理を実行する。ヤコビ行列のデタミナントの絶対値が０に近い回路部は、ニュートン・ラフソン法の繰り返し回数が多くなりやすいことから、この処理によりモデル化優先度が高い回路部に並べ替えることができる。
【００３９】
最後に、モデル化回路抽出部３は、ステップＢ８で、モデル化優先度の順に並べられた回路部について、上位から所定の割合でモデル化する回路部を設定する。この場合、ステップＢ８では、モデル化回路抽出部３は、ヤコビ行列のデタミナントの絶対値の大きさに対応させてモデル化する回路部を設定することもできる。
【００４０】
上述の場合、例えば、図６に示す電子回路１１では、各回路部におけるヤコビ行列のデタミナントが絶対値の小さい順に並べた時の順序が、電源回路部１２、駆動回路部１３、ＡＤ変換回路部１４であるとすると、モデル化すべき優先度が高い回路部は、電源回路部１２、駆動回路部１３、ＡＤ変換回路部１４の順番となる。以上のように、この処理によりモデル化すべき回路部の優先度付けを行うことができる。
【００４１】
このような第１実施形態によれば、回路検証部４による回路検証に先立って、モデル化回路抽出部３により、ニュートン・ラフソン法における繰り返し回数が多くなる回路部については、検証時間が最も長くなりそうな回路部から順にモデル化をすることができる。この結果、モデル化をすることが有効となる回路部を適切に選択して設定することができるようになり、回路検証部４による回路検証処理の実施を適切且つ効率的に実施することができる。
【００４２】
（第２実施形態）
図９から図１１は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、検証装置２０は、モデル化回路抽出部３に代わるモデル化回路抽出部２１を備えるとともに、抽象化モデル部６に代わる抽象化モデル部２２を備えている。
【００４３】
第１実施形態ではモデル化すべき回路部の優先度付けを行うようにしたのに対して、本実施形態では、電子回路の検証方法において、ヤコビ行列におけるデタミナントの絶対値を、モデル化抽象度の選択に利用するようにしている。
【００４４】
すなわち、回路部のモデル化記述にはどの程度まで抽象化して記述するかという抽象度のレベルがある。そして、モデル化記述する際の抽象度に応じて回路検証の速度や回路検証で得られる情報の量が変化する。この場合、一般的に、検証速度と情報量はトレードオフの関係があるが、検証項目に応じて回路部の最適な抽象度となるようにモデルを選択設定することは容易ではない。
【００４５】
そこで、本実施形態では、回路部のヤコビ行列のデタミナントの絶対値がニュートン・ラフソン法の繰り返し回数に影響することに着目し、モデル化記述の抽象度選択における1つの指標として、ヤコビ行列におけるデタミナントの絶対値あるいは優先度順位を利用するようにした。この利用例として、デタミナントの絶対値の値に応じて３つのブロックに区分する。そして、デタミナントの絶対値が最も０に近く優先度順位が最も高いブロック、つまり、最も繰り返し計算回数が多くなりやすい回路ブロックは、抽象度の高いモデルで記述を行うことで、計算時間の短縮をする等の利用方法がある。
【００４６】
また、デタミナントの絶対値による抽象化レベルの適用に代えて、優先度付けをした結果に基づいて、デタミナントの絶対値で並べたモデル化の優先度によって抽象化レベルを３つのブロックに区分することもできる。例えば、優先度付けをした回路部について、上位の所定割合のブロックの回路部について最も抽象度が高い上位の抽象化モデルを適用し、次の所定割合のブロックの回路部について下位の抽象化モデルを提供し、これ以外のブロックの回路部についてはモデル化をしないようにしても良い。
【００４７】
具体的には、例えば、図７に示した混在回路からなる電子回路１１において、回路部１２〜１８におけるヤコビ行列のデタミナントが絶対値の小さい順に並べた時の順序が、電源回路部１２、駆動回路部１３、ＡＤ変換回路部１４であったとする。また、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）により回路検証の処理を実施する前提で、抽象化モデル部２２にはモデル化記述の抽象度のレベルとして、図１１に示すように、抽象度が高い順にモデルＡ、モデルＢとして記憶されているとする。モデルＡ、モデルＢは、例えばverilog−Ｄ、verilog−Ａの回路記述言語を用いてモデル化することができる。モデル化をしない回路部については、そのまま回路を記述してＳＰＩＣＥにより回路検証の処理を実施する。
【００４８】
すると、電源回路部１２を高い抽象度すなわちモデルＡでモデル化記述することで、繰り返し回数増加による検証時間の増加を未然に防ぐことができる。また、駆動回路部１３は下位の抽象度すなわちモデルＢでモデル化記述することで情報量を保持しながら検証時間の増加を抑制することができる。
【００４９】
次に、図１０を参照してモデル化回路抽出部２１によるモデル化回路設定処理について説明する。この実施形態においても、第１実施形態と同様に、ステップＢ１からステップＢ７までは同じ処理を実施している。そして、モデル化回路抽出部２１は、ステップＢ８ａになると、上記したように、モデル化優先度順に対応して抽象化モデルを適用することでモデル化回路を設定する。
【００５０】
これにより、回路検証部４による検証処理では、回路部のヤコビ行列のデタミナントの絶対値が小さく、ニュートン・ラフソン法の繰り返し回数に影響する回路部については、抽象度の高いモデル化をすることで検証時間が増加するのを抑制し、デタミナントの絶対値レベルが中程度では抽象度が中位のモデル化をすることで情報量が低下するのを抑制しながら検証時間が増加するのを抑制できる。
【００５１】
（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００５２】
第１実施形態においては、モデル化回路抽出部３により、各回路部のヤコビ行列のデタミナントの絶対値が小さい順に優先順位を設定してモデル化回路を抽出するようにしたが、デタミナントの絶対値の大きさを指標としてモデル化回路を抽出することもできる。
【００５３】
第２実施形態においては、モデル化の抽象度を２段階に設定した場合を示したが、３段階以上の抽象度に区分してモデル化をすることもできる。また、モデル化の抽象度として、ＳＰＩＣＥによる回路検証を前提として、ｖｅｒｉｌｏｇ−Ａ、ｖｅｒｉｌｏｇ−Ｄを一例として示したが、これら以外の抽象度のモデル化記述言語を使用することもできる。
【００５４】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００５５】
図面中、１は検証装置、２は回路情報部、３、２１はモデル化回路抽出部、４は回路検証部、５は結果出力部、６、２２は抽象化モデル部、１１は電子回路（検証対象）である。
【図１】
2019012327.tif 000003
【図２】
2019012327.tif 000004
【図３】
2019012327.tif 000005
【図４】
2019012327.tif 000006
【図５】
2019012327.tif 000007
【図６】
2019012327.tif 000008
【図７】
2019012327.tif 000009
【図８】
2019012327.tif 000010
【図９】
2019012327.tif 000011
【図１０】
2019012327.tif 000012
【図１１】
2019012327.tif 000013