(57)【要約】【課題】小型であってサージ電圧を低減できる電動工具の駆動回路等を提供する。【解決手段】回路基板上に実装されかつモータを駆動する複数のスイッチング素子を備えた電動工具の駆動回路において、複数のスイッチング素子を回路基板の互いに対向する第１の面と第２の面とに分割して配置した。複数のスイッチング素子のうち、高電圧側の複数のスイッチング素子を回路基板の第１の面に配置し、低電圧側の複数のスイッチング素子を回路基板の第２の面に配置した。高電圧側の複数のスイッチング素子と、低電圧側の複数のスイッチング素子とは回路基板を挟み対向して配置される。高電圧側の複数のスイッチング素子の各ソースと、低電圧側の複数のスイッチング素子の各ドレインとが回路基板を挟み対向して配置され、高電圧側の複数のスイッチング素子の各ドレインと、低電圧側の複数のスイッチング素子の各ソースとが回路基板を挟み対向して配置される。【選択図】図２
2019154183.tif 000002
【特許請求の範囲】
【請求項１】
回路基板上に実装されかつモータを駆動する複数のスイッチング素子を備えた電動工具の駆動回路において、
前記複数のスイッチング素子を前記回路基板の互いに対向する第１の面と第２の面とに分散して配置したことを特徴とする電動工具の駆動回路。
【請求項２】
前記複数のスイッチング素子のうち、高電圧側の複数のスイッチング素子を前記回路基板の第１の面に配置し、低電圧側の複数のスイッチング素子を前記回路基板の第２の面に配置したことを特徴とする請求項１記載の電動工具の駆動回路。
【請求項３】
前記高電圧側の複数のスイッチング素子と、前記低電圧側の複数のスイッチング素子とは前記回路基板を間に挟んで対向して配置されることを特徴とする請求項２記載の電動工具の駆動回路。
【請求項４】
前記高電圧側の複数のスイッチング素子の各ソースと、前記低電圧側の複数のスイッチング素子の各ドレインとが前記回路基板を間に挟んで対向して配置され、前記高電圧側の複数のスイッチング素子の各ドレインと、前記低電圧側の複数のスイッチング素子の各ソースとが前記回路基板を間に挟んで対向して配置されることを特徴とする請求項３記載の電動工具の駆動回路。
【請求項５】
前記高電圧側の複数のスイッチング素子の各ソースと、前記低電圧側の複数のスイッチング素子の各ドレインとは、前記回路基板の第１の外層の導体、前記回路基板のビア導体、及び前記回路基板の第２の外層の導体を介して互いに電気的に接続されることを特徴とする請求項４記載の電動工具の駆動回路。
【請求項６】
前記高電圧側の複数のスイッチング素子の各ドレインは前記回路基板の第１の外層の別の導体に電気的に接続され、前記低電圧側の複数のスイッチング素子の各ソースは前記回路基板の第２の外層の別の導体に電気的に接続されることを特徴とする請求項５記載の電動工具の駆動回路。
【請求項７】
前記複数のスイッチング素子の各ゲートは、前記回路基板の内層に形成された信号線に電気的に接続されることを特徴とする請求項１〜６のうちのいずれか１つに記載の電動工具の駆動回路。
【請求項８】
請求項１〜７のうちのいずれか１つに記載の電動工具の駆動回路を備えたことを特徴とする電動工具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばドリルドライバ、インパクト工具等の電動工具の駆動回路及びそれを用いた電動工具に関する。
【背景技術】
【０００２】
電動工具は、本体部にモータと回路基板を収納する構成をとり、取り扱い性を考慮し小型であることが求められる。また、回路基板に実装されるモータ駆動用の複数のスイッチング素子は、発熱するために放熱しなければならない。
【０００３】
例えば特許文献１では、モータの冷却用ファンを利用してスイッチング素子を放熱するために、モータの冷却用ファンの後方にモータの電気回路基板を配置する構成が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１５５７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記方法では、下記のような問題点があった。
（１）電池パックからスイッチング素子までの配線距離が長くなり、配線インダクタンスが大きくなり、スイッチングノイズ、又はスイッチングサージが大きくなる。
（２）スイッチングサージが大きいため、スイッチング素子の耐圧を高くしなければならない。また、放熱のための工夫が必要になる。
【０００６】
本発明の目的は以上の問題点を解決し、従来技術に比較して小型であってサージ電圧を低減できる電動工具の駆動回路とそれを用いた電動工具を提供することにある。
【課題を解決するための手段】
【０００７】
第１の発明に係る電動工具の駆動回路は、回路基板上に実装されかつモータを駆動する複数のスイッチング素子を備えた電動工具の駆動回路において、
前記複数のスイッチング素子を前記回路基板の互いに対向する第１の面と第２の面とに分散して配置したことを特徴とする。
【０００８】
前記電動工具の駆動回路において、前記複数のスイッチング素子のうち、高電圧側の複数のスイッチング素子を前記回路基板の第１の面に配置し、低電圧側の複数のスイッチング素子を前記回路基板の第２の面に配置したことを特徴とする。
【０００９】
また、前記電動工具の駆動回路において、前記高電圧側の複数のスイッチング素子と、前記低電圧側の複数のスイッチング素子とは前記回路基板を間に挟んで対向して配置されることを特徴とする。
【００１０】
さらに、前記電動工具の駆動回路において、前記高電圧側の複数のスイッチング素子の各ソースと、前記低電圧側の複数のスイッチング素子の各ドレインとが前記回路基板を間に挟んで対向して配置され、前記高電圧側の複数のスイッチング素子の各ドレインと、前記低電圧側の複数のスイッチング素子の各ソースとが前記回路基板を間に挟んで対向して配置されることを特徴とする。
【００１１】
またさらに、前記電動工具の駆動回路において、前記高電圧側の複数のスイッチング素子の各ソースと、前記低電圧側の複数のスイッチング素子の各ドレインとは、前記回路基板の第１の外層の導体、前記回路基板のビア導体、及び前記回路基板の第２の外層の導体を介して互いに電気的に接続されることを特徴とする。
【００１２】
また、前記電動工具の駆動回路において、前記高電圧側の複数のスイッチング素子の各ドレインは前記回路基板の第１の外層の別の導体に電気的に接続され、前記低電圧側の複数のスイッチング素子の各ソースは前記回路基板の第２の外層の別の導体に電気的に接続されることを特徴とする。
【００１３】
さらに、前記電動工具の駆動回路において、前記複数のスイッチング素子の各ゲートは、前記回路基板の内層に形成された信号線に電気的に接続されることを特徴とする。
【００１４】
第２の発明に係る電動工具は、前記電動工具の駆動回路を備えたことを特徴とする。
【発明の効果】
【００１５】
従って、本発明に係る電動工具の駆動回路等によれば、従来技術に比較して小型であってサージ電圧を低減できる電動工具を提供できる。これにより、スイッチング素子の耐圧を低くでき、電動工具の信頼性向上とコスト削減が図れる。
【図面の簡単な説明】
【００１６】
【図１】実施形態に係る電動工具の構成例を示す回路図である。
【図２】図１のインバータ回路２０の構成例を示す上面図である。
【図３】図１のインバータ回路２０の構成例を示す下面図である。
【図４Ａ】図２のＡ−Ａ’線についての縦断面図である。
【図４Ｂ】図２のＢ−Ｂ’線についての縦断面図である。
【図４Ｃ】図２のＣ−Ｃ’線についての縦断面図である。
【図４Ｄ】図２のＤ−Ｄ’線についての縦断面図である。
【図４Ｅ】図２のＥ−Ｅ’線についての縦断面図である。
【図４Ｆ】図２のＦ−Ｆ’線についての縦断面図である。
【図４Ｇ】図２のＧ−Ｇ’線についての縦断面図である。
【図５】図２のインバータ回路２０の第１層の導体Ｌ１，Ｌ１１〜Ｌ１３の電極パターンを示す平面図である。
【図６】図２のインバータ回路２０の第２層の導体Ｌ２，Ｌ２１〜Ｌ２３及びゲート線導体ＧＬ１，ＧＬ３，ＧＬ５の電極パターンを示す平面図である。
【図７】図２のインバータ回路２０の第３層の導体Ｌ３，Ｌ３１〜Ｌ３３及びゲート線導体ＧＬ２，ＧＬ４，ＧＬ６の電極パターンを示す平面図である。
【図８】図２のインバータ回路２０の第４層の導体Ｌ４，Ｌ４１〜Ｌ４３の電極パターンを示す平面図である。
【図９】比較例に係るインバータ回路２０の半導体素子Ｐ１，Ｐ２の電極間の配置関係及び結線状態を示す模式図である。
【図１０Ａ】図２のインバータ回路２０の半導体素子Ｐ１，Ｐ２の電極間の配置関係及び結線状態を示す模式図である。
【図１０Ｂ】図２のインバータ回路２０の半導体素子Ｐ３，Ｐ４の電極間の配置関係及び結線状態を示す模式図である。
【図１０Ｃ】図２のインバータ回路２０の半導体素子Ｐ５，Ｐ６の電極間の配置関係及び結線状態を示す模式図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明に係る一実施形態の電動工具について説明する。なお、図面において、同一のものについては同一の符号を付し、詳細説明を省略する。
【００１８】
図１は実施形態に係る電動工具の構成例を示す回路図である。図２は図１のインバータ回路２０の構成例を示す上面図であり、図３は図１のインバータ回路２０の構成例を示す下面図である。
【００１９】
図１において、実施形態に係る電動工具は、３相の電機子巻線１ｂを巻装した固定子及び回転子１ａを有する永久磁石同期モータであるモータ１と、トリガボリューム４を用いてユーザによりモータ１のオン／オフ及びその操作量で出力軸の単位時間当たりの回転数、つまりモータ１の回転速度を調整する駆動回路２と、例えば２次電池である充電池３とを備えて構成される。
【００２０】
駆動回路２は、トリガボリューム４の操作量で設定された回転速度となるようにモータ１への印加電圧の調整と３相の電機子巻線１ｂへの通電切換を、インバータ回路２０を通じて行うものであって、インバータ回路２０のドライバ回路２３に指令電圧信号を出力する制御回路２４と、永久磁石を有する回転子１ａの回転位置を検出する位置検出回路２２とを備えている。
【００２１】
インバータ回路２０は６個のスイッチング素子Ｑ１〜Ｑ６をブリッジ接続して構成される。ここで、６個のスイッチング素子Ｑ１〜Ｑ６はそれぞれ例えばＭＯＳＦＥＴ等で構成され、
（１）後述する図２〜図４Ｆの回路基板１０，１１，１２の上側（表面側）に実装されかつ高電圧側（いわゆる、ハイサイド）のパワーラインである導体Ｌ１に接続される上アーム半導体素子群２０Ａと、
（２）回路基板１０，１１，１２の下側（裏面側）に実装されかつ低電圧側（いわゆる、ローサイド）のパワーラインの導体Ｌ４に接続される下アーム半導体素子群２０Ｂとに分類される。
ここで、上アーム半導体素子群２０Ａと下アーム半導体素子群２０Ｂとは回路基板１０，１１，１２の表面と裏面に分散して配置されている。なお、スイッチング素子Ｑ１〜Ｑ６はバイポーラトランジスタであってもよい。また、各スイッチング素子Ｑ１〜Ｑ６はそれぞれ、例えば複数個のＭＯＳＦＥＴを並列に接続して構成してもよい。
【００２２】
各スイッチング素子Ｑ１〜Ｑ６のソース及びドレインと並列にそれぞれ、寄生ダイオードＤ１〜Ｄ６が接続されている。ここで、スイッチング素子Ｑ１と寄生ダイオードＤ１とにより、１チップの半導体素子Ｐ１を構成し、スイッチング素子Ｑ２と寄生ダイオードＤ２とにより、１チップの半導体素子Ｐ２を構成し、スイッチング素子Ｑ３と寄生ダイオードＤ３とにより、１チップの半導体素子Ｐ３を構成する。また、スイッチング素子Ｑ４と寄生ダイオードＤ４とにより、１チップの半導体素子Ｐ４を構成し、スイッチング素子Ｑ５と寄生ダイオードＤ５とにより、１チップの半導体素子Ｐ５を構成し、スイッチング素子Ｑ６と寄生ダイオードＤ６とにより、１チップの半導体素子Ｐ６を構成する。
【００２３】
本実施形態では、半導体素子Ｐ１は、図２に示すように、略直方体のチップパッケージ内に実装され、ゲートＧ１１と、ドレインＤ１１〜Ｄ１４と、ソースＳ１１〜Ｓ１３とを備える。ここで、ゲートＧ１１及びソースＳ１１〜Ｓ１３は、半導体素子Ｐ１の略直方体のチップパッケージの第１の側面において並置し、ドレインＤ１１〜Ｄ１４は前記第１の側面に横方向で対向する第２の側面において並置するように、半導体素子Ｐ１は形成される。
【００２４】
半導体素子Ｐ２は、図３に示すように、略直方体のチップパッケージ内に実装され、ゲートＧ２１と、ドレインＤ２１〜Ｄ２４と、ソースＳ２１〜Ｓ２３とを備える。ここで、ゲートＧ２１及びソースＳ２１〜Ｓ２３は、半導体素子Ｐ２の略直方体のチップパッケージの第１の側面において並置し、ドレインＤ２１〜Ｄ２４は前記第１の側面に横方向で対向する第２の側面において並置するように、半導体素子Ｐ２は形成される。
【００２５】
半導体素子Ｐ３は、図２に示すように、略直方体のチップパッケージ内に実装され、ゲートＧ３１と、ドレインＤ３１〜Ｄ３４と、ソースＳ３１〜Ｓ３３とを備える。ここで、ゲートＧ３１及びソースＳ３１〜Ｓ３３は、半導体素子Ｐ３の略直方体のチップパッケージの第１の側面において並置し、ドレインＤ３１〜Ｄ３４は前記第１の側面に横方向で対向する第２の側面において並置するように、半導体素子Ｐ３は形成される。
【００２６】
半導体素子Ｐ４は、図３に示すように、略直方体のチップパッケージ内に実装され、ゲートＧ４１と、ドレインＤ４１〜Ｄ４４と、ソースＳ４１〜Ｓ４３とを備える。ここで、ゲートＧ４１及びソースＳ４１〜Ｓ４３は、半導体素子Ｐ４の略直方体のチップパッケージの第１の側面において並置し、ドレインＤ４１〜Ｄ４４は前記第１の側面に横方向で対向する第２の側面において並置するように、半導体素子Ｐ４は形成される。
【００２７】
半導体素子Ｐ５は、図２に示すように、略直方体のチップパッケージ内に実装され、ゲートＧ５１と、ドレインＤ５１〜Ｄ５４と、ソースＳ５１〜Ｓ５３とを備える。ここで、ゲートＧ５１及びソースＳ５１〜Ｓ５３は、半導体素子Ｐ５の略直方体のチップパッケージの第１の側面において並置し、ドレインＤ５１〜Ｄ５４は前記第１の側面に横方向で対向する第２の側面において並置するように、半導体素子Ｐ５は形成される。
【００２８】
半導体素子Ｐ６は、図３に示すように、略直方体のチップパッケージ内に実装され、ゲートＧ６１と、ドレインＤ６１〜Ｄ６４と、ソースＳ６１〜Ｓ６３とを備える。ここで、ゲートＧ６１及びソースＳ６１〜Ｓ６３は、半導体素子Ｐ６の略直方体のチップパッケージの第１の側面において並置し、ドレインＤ６１〜Ｄ６４は前記第１の側面に横方向で対向する第２の側面において並置するように、半導体素子Ｐ６は形成される。
【００２９】
本実施形態では，各半導体素子Ｐ１〜Ｐ６は、１個のゲートと、３個のソースと、４個のドレインとを備えて構成されるが、少なくとも１個のゲートが複数個のソースと第１の側面において並置する一方、複数個のドレインが第１の側面に横方向で対向する第２の側面で並置するものであってもよい。なお、各半導体素子Ｐ１〜Ｐ６は、１個のゲートと、少なくとも１個のソースと、少なくとも１個のドレインとを備えて構成してもよい。
【００３０】
図１の電動工具の回路において、上記指令電圧信号に基づいて、ドライバ回路２３が各スイッチング素子Ｑ１〜Ｑ６をそれぞれ、ゲート線導体ＧＬ１〜ＧＬ６を介して伝送されるゲート制御信号Ｇ１〜Ｇ６を用いて、オン／オフ制御して転流させることで、モータ１の電機子巻線１ｂに所定のタイミングで電流が流れて回転子１ａが回転する。さらに、ドライバ回路２３はスイッチング素子Ｑ１〜Ｑ６のオン幅を制御することで（ＰＷＭ制御）、電機子巻線１ｂへの印加電圧を調整している。また、位置検出回路２２は、通電されていない開放相の電機子巻線１ｂに誘起される逆起電圧と基準電圧との高低を比較しており、逆起電圧と基準電圧との高低が反転するタイミングから回転子１ａの磁極位置を検出して位置検出信号を制御回路２４に出力する。
【００３１】
制御回路２４は、回転子１ａの位置検出信号に基づいて所定の電機子巻線１ｂに所定の電圧を印加するようにドライバ回路２３に指令電圧信号を与える。すなわちブラシレス運転時には、通電されていない端子電圧（Ｖｕ，Ｖｖ，Ｖｗの何れか）と基準電圧との高低を比較した結果が反転したタイミングで回転子１ａの位置を検出しており、そのタイミングから所定位相だけ遅延させて転流させることで回転子１ａを回転させる機能と、回転子１ａの位置検出間隔から求めた実際の回転速度とトリガボリューム４の操作量で設定される指令速度とが一致するように速度制御演算を行って印加電圧を求める機能とを備えている。
【００３２】
図１の電動工具の回路において、各電流の符号は以下の通りである。
Ｉｐ：充電池３から上アーム半導体素子群２０Ａのスイッチング素子Ｑ１，Ｑ３，Ｑ５に流れる電流；
Ｉ１：スイッチング素子Ｑ１のドレイン・ソース電流；
Ｉ２：スイッチング素子Ｑ２のドレイン・ソース電流；
Ｉ３：スイッチング素子Ｑ３のドレイン・ソース電流；
Ｉ４：スイッチング素子Ｑ４のドレイン・ソース電流；
Ｉ５：スイッチング素子Ｑ５のドレイン・ソース電流；
Ｉ６：スイッチング素子Ｑ６のドレイン・ソース電流；
Ｉ１２：スイッチング素子Ｑ１からスイッチング素子Ｑ２に流れる電流；
Ｉ３４：スイッチング素子Ｑ３からスイッチング素子Ｑ４に流れる電流；
Ｉ５６：スイッチング素子Ｑ５からスイッチング素子Ｑ６に流れる電流；
Ｉｎ：下アーム半導体素子群２０Ｂのスイッチング素子Ｑ２，Ｑ４，Ｑ６から充電池３に流れる電流。
【００３３】
図４Ａは図２のＡ−Ａ’線についての縦断面図であり、図４Ｂは図２のＢ−Ｂ’線についての縦断面図である。図４Ｃは図２のＣ−Ｃ’線についての縦断面図であり、図４Ｄは図２のＤ−Ｄ’線についての縦断面図である。図４Ｅは図２のＥ−Ｅ’線についての縦断面図であり、図４Ｆは図２のＦ−Ｆ’線についての縦断面図である。図４Ｇは図２のＧ−Ｇ’線についての縦断面図である。
【００３４】
図５は図２のインバータ回路２０の第１層（上面から下面に向かって層番号を付す）の導体Ｌ１，Ｌ１１〜Ｌ１３の電極パターンを示す平面図である。図５に示すように、図２のインバータ回路２０の第１層の電極パターンは、導体Ｌ１，Ｌ１１〜Ｌ１３を含む。
【００３５】
図６は図２のインバータ回路２０の第２層の導体Ｌ２，Ｌ２１〜Ｌ２３及びゲート線導体ＧＬ１，ＧＬ３，ＧＬ５の電極パターンを示す平面図である。図６に示すように、図２のインバータ回路２０の第２層の電極パターンは、導体Ｌ２，Ｌ２１〜Ｌ２３及びゲート線導体ＧＬ１，ＧＬ３，ＧＬ５を含む。
【００３６】
図７は図２のインバータ回路２０の第３層の導体Ｌ３，Ｌ３１〜Ｌ３３及びゲート線導体ＧＬ２，ＧＬ４，ＧＬ６の電極パターンを示す平面図である。図７に示すように、図２のインバータ回路２０の第３層の電極パターンは、導体Ｌ３，Ｌ３１〜Ｌ３３及びゲート線導体ＧＬ２，ＧＬ４，ＧＬ６を含む。
【００３７】
図８は図２のインバータ回路２０の第４層の導体Ｌ４，Ｌ４１〜Ｌ４３の電極パターンを示す平面図である。図８に示すように、図２のインバータ回路２０の第４層の電極パターンは、導体Ｌ４，Ｌ４１〜Ｌ４３を含む。
【００３８】
図４Ａ〜図４Ｇに示すように、回路基板１０上に回路基板１１を介して回路基板１２が形成される。なお、第１層及び第４層は外側に面する外層であり、第２層及び第３層は外側に面しない内層である。
【００３９】
図２に示すように、回路基板１２のおもて面（上面）上に、図２のインバータ回路２０の第１層の導体Ｌ１，Ｌ１１〜Ｌ１３の電極パターンが形成された後、上アーム半導体素子群２０Ａである３個の半導体素子Ｐ１，Ｐ３，Ｐ５が実装される。ここで、各半導体素子Ｐ１，Ｐ３，Ｐ５の各ドレインＤ１１〜Ｄ５４が導体Ｌ１に例えば半田付けで電気的に接続される。また、半導体素子Ｐ１のゲートＧ１１は第２層に配線されるゲート線導体ＧＬ１に電気的に接続され、半導体素子Ｐ３のゲートＧ３１は第２層に配線されるゲート線導体ＧＬ３に電気的に接続され、半導体素子Ｐ５のゲートＧ５１は第２層に配線されるゲート線導体ＧＬ５に電気的に接続される。さらに、半導体素子Ｐ１のソースＳ１１〜Ｓ１３は導体Ｌ１１に例えば半田付けで電気的に接続され、半導体素子Ｐ３のソースＳ３１〜Ｓ３３は導体Ｌ１２に例えば半田付けで電気的に接続され、半導体素子Ｐ５のソースＳ５１〜Ｓ５３は導体Ｌ１３例えば半田付けで電気的に接続される。
【００４０】
図３に示すように、回路基板１０の裏面（下面）上に、図１のインバータ回路２０の第４層の導体Ｌ４，Ｌ４１〜Ｌ４３の電極パターンが形成された後、下アーム半導体素子群２０Ｂである３個の半導体素子Ｐ２，Ｐ４，Ｐ６が実装される。ここで、各半導体素子Ｐ２，Ｐ４，Ｐ６の各ソースＳ２１〜Ｓ６３が導体Ｌ４に例えば半田付けで電気的に接続される。また、半導体素子Ｐ２のゲートＧ２１は第３層に配線されるゲート線導体ＧＬ２に電気的に接続され、半導体素子Ｐ４のゲートＧ４１は第３層に配線されるゲート線導体ＧＬ４に電気的に接続され、半導体素子Ｐ６のゲートＧ６１は後述する第３層に配線されるゲート線導体ＧＬ６に電気的に接続される。さらに、半導体素子Ｐ２のドレインＤ２１〜Ｄ２４は導体Ｌ４１に例えば半田付けで電気的に接続され、半導体素子Ｐ４のドレインＤ４１〜Ｄ４４は導体Ｌ４２に例えば半田付けで電気的に接続され、半導体素子Ｐ６のドレインＤ６１〜Ｄ６４は導体Ｌ４３に例えば半田付けで電気的に接続される。
【００４１】
図４Ａ及び図４Ｂに示すように、第１層の導体Ｌ１１は半導体素子Ｐ１のソースＳ１１〜Ｓ１３に接続されるとともに、回路基板１２のビア導体Ｍ１１、第２層の導体Ｌ２１、回路基板１１のビア導体Ｍ１２、第３層の導体Ｌ３１、回路基板１０のビア導体Ｍ１３を介して、第４層の導体Ｌ４１に電気的に接続される。第４層の導体Ｌ４１は半導体素子Ｐ２のドレインＤ２１〜Ｄ２４に電気的に接続される。また、第１層の導体Ｌ１２は半導体素子Ｐ３のソースＳ３１〜Ｓ３３に接続されるとともに、回路基板１２のビア導体Ｍ２１、第２層の導体Ｌ２２、回路基板１１のビア導体Ｍ２２、第３層の導体Ｌ３２、回路基板１０のビア導体Ｍ２３を介して、第４層の導体Ｌ４２に電気的に接続される。第４層の導体Ｌ４２は半導体素子Ｐ４のドレインＤ４１〜Ｄ４４に電気的に接続される。さらに、第１層の導体Ｌ１３は半導体素子Ｐ５のソースＳ５１〜Ｓ５３に接続されるとともに、回路基板１２のビア導体Ｍ３１、第２層の導体Ｌ２３、回路基板１１のビア導体Ｍ３２、第３層の導体Ｌ３３、回路基板１０のビア導体Ｍ３３を介して、第４層の導体Ｌ４３に電気的に接続される。第４層の導体Ｌ４３は半導体素子Ｐ６のドレインＤ６１〜Ｄ６４に電気的に接続される。
【００４２】
図４Ｄ〜図４Ｇに示すように、第１層の導体Ｌ１は、半導体素子Ｐ１のドレインＤ１１〜Ｄ１４、半導体素子Ｐ３のドレインＤ３１〜Ｄ３４、及び半導体素子Ｐ５のドレインＤ５１〜Ｄ５４に接続される。また、第１層の導体Ｌ１は、回路基板１２のビア導体Ｍ４１を介して第２層の導体Ｌ２に電気的に接続される。また、第３層の導体Ｌ３は、回路基板１０のビア導体Ｍ４３を介して、第４層の導体Ｌ４に電気的に接続される。第４層の導体Ｌ４は、半導体素子Ｐ２のソースＳ２１〜Ｓ２３、半導体素子Ｐ４のソースＳ４１〜Ｓ４３、及び半導体素子Ｐ６のソースＳ６１〜Ｓ６３に電気的に接続される。
【００４３】
図９は比較例に係るインバータ回路２０の半導体素子Ｐ１，Ｐ２の電極間の配置関係及び結線状態を示す模式図である。図９〜図１０Ｃにおいては、各電極の対応関係を分かりやすくするために、すべて上から見た図（上面図）で図示する。
【００４４】
図９の比較例では、上アーム半導体素子群２０Ａの半導体素子Ｐ１のゲートＧ１１及びソースＳ１１〜Ｓ１３がそれぞれ下アーム半導体素子群２０Ｂの半導体素子Ｐ２のソースＳ２１〜Ｓ２３及びゲートＧ２１に回路基板１０，１１，１２を間に挟んで対向するように配置し、上アーム半導体素子群２０Ａの半導体素子Ｐ１のドレインＤ１１〜Ｓ１４がそれぞれ下アーム半導体素子群２０Ｂの半導体素子Ｐ２のドレインＤ２４〜Ｄ２１に回路基板１０，１１，１２を間に挟んで対向するように配置している。この場合において、電流Ｉ１２は、図９に示すように、半導体素子Ｐ１，Ｐ２の互いに対向する１対の電極形成側面間の長さにわたって伝送させる必要がある。これに対して、本実施形態では、図１０Ａ〜図１０Ｃのように、その部分の伝送線路を短縮して配線インダクタンスを低減する。
【００４５】
図１０Ａは図２のインバータ回路２０の半導体素子Ｐ１，Ｐ２の電極間の配置関係及び結線状態を示す模式図である。図１０Ａにおいて、上アーム半導体素子群２０Ａの半導体素子Ｐ１のゲートＧ１１及びソースＳ１１〜Ｓ１３がそれぞれ下アーム半導体素子群２０Ｂの半導体素子Ｐ２のドレインＤ２４〜Ｄ２１に回路基板１０，１１，１２を間に挟んで対向するように配置し、上アーム半導体素子群２０Ａの半導体素子Ｐ１のドレインＤ１４〜Ｄ１１がそれぞれ下アーム半導体素子群２０Ｂの半導体素子Ｐ２のゲートＧ２１及びソースＳ２３〜Ｓ２１に回路基板１０，１１，１２を間に挟んで対向するように配置している。このように配置することで、電流Ｉ１２は、図１０Ａに示すように、半導体素子Ｐ１のソースＳ１１〜Ｓ１３から、その直下に位置する配線Ｌ１１、Ｌ２１，Ｌ３１，Ｌ４１を介して、半導体素子Ｐ２のドレインＤ２１〜Ｄ２４に伝送させることができる。これにより、図９の比較例に比較して、電流Ｉ１２が流れる伝送線路を短縮して配線インダクタンスを低減できる。当該伝送線路の短縮は、図４Ｇの断面図からも明らかである。
【００４６】
図１０Ｂは図２のインバータ回路２０の半導体素子Ｐ３，Ｐ４の電極間の配置関係及び結線状態を示す模式図である。図１０Ｂにおいて、上アーム半導体素子群２０Ａの半導体素子Ｐ３のゲートＧ３１及びソースＳ３１〜Ｓ３３がそれぞれ下アーム半導体素子群２０Ｂの半導体素子Ｐ４のドレインＤ４４〜Ｄ４１に回路基板１０，１１，１２を間に挟んで対向するように配置し、上アーム半導体素子群２０Ａの半導体素子Ｐ３のドレインＤ３４〜Ｄ３１がそれぞれ下アーム半導体素子群２０Ｂの半導体素子Ｐ４のゲートＧ４１及びソースＳ４３〜Ｓ４１に回路基板１０，１１，１２を間に挟んで対向するように配置している。このように配置することで、電流Ｉ３４は、図１０Ｂに示すように、半導体素子Ｐ３のソースＳ３１〜Ｓ３３から、その直下に位置する配線Ｌ１２、Ｌ２２，Ｌ３２，Ｌ４２を介して、半導体素子Ｐ４のドレインＤ４１〜Ｄ４４に伝送させることができる。これにより、図１０Ａと同様に、図９の比較例の同様の場合に比較して、電流Ｉ３４が流れる伝送線路を短縮して配線インダクタンスを低減できる。
【００４７】
図１０Ｃは図２のインバータ回路２０の半導体素子Ｐ５，Ｐ６の電極間の配置関係及び結線状態を示す模式図である。図１０Ｃにおいて、上アーム半導体素子群２０Ａの半導体素子Ｐ５のゲートＧ５１及びソースＳ５１〜Ｓ５３がそれぞれ下アーム半導体素子群２０Ｂの半導体素子Ｐ６のドレインＤ６４〜Ｄ６１に回路基板１０，１１，１２を間に挟んで対向するように配置し、上アーム半導体素子群２０Ａの半導体素子Ｐ５のドレインＤ５４〜Ｄ５１がそれぞれ下アーム半導体素子群２０Ｂの半導体素子Ｐ６のゲートＧ６１及びソースＳ６３〜Ｓ６１に回路基板１０，１１，１２を間に挟んで対向するように配置している。このように配置することで、電流Ｉ５６は、図１０Ｃに示すように、半導体素子Ｐ５のソースＳ５１〜Ｓ５３から、その直下に位置する配線Ｌ１３、Ｌ２３，Ｌ３３，Ｌ４３を介して、半導体素子Ｐ６のドレインＤ６１〜Ｄ６４に伝送させることができる。これにより、図１０Ａと同様に、図９の比較例の同様の場合に比較して、電流Ｉ５６が流れる伝送線路を短縮して配線インダクタンスを低減できる。
【００４８】
以上のように構成された実施形態によれば、以下の作用効果を有する。
【００４９】
（１）インバータ回路２０の上アーム半導体素子群２０Ａを構成する半導体素子Ｐ１，Ｐ３，Ｐ５（スイッチング素子Ｑ１，Ｑ３，Ｑ５）と、下アーム半導体素子群２０Ｂ（スイッチング素子Ｑ２，Ｑ４，Ｑ６）とが互いに異なる面に回路基板１０，１１，１２を間に挟んで対向して実装されている。これにより、インバータ回路２０を含む電動工具を従来例に比較して小型化できる。また、パワーラインである導体Ｌ１と導体Ｌ４とを対向して重ね合わせ、パワーラインである導体Ｌ１１，Ｌ１２，Ｌ１３と導体Ｌ４１，Ｌ４２，Ｌ４３とを対向して重ね合わせることで、パワーラインの電流を伝送する配線のインダクタンスを従来例に比較して低減できる。従って、スイッチングサージ電圧を低減でき、スイッチング素子の耐圧を低くでき、電動工具の信頼性向上とコスト削減が図れる。
【００５０】
（２）インバータ回路２０の上アーム半導体素子群２０Ａを構成する半導体素子Ｐ１，Ｐ３，Ｐ５（スイッチング素子Ｑ１，Ｑ３，Ｑ５）のソースと、下アーム半導体素子群２０Ｂを構成する半導体素子Ｐ２，Ｐ４，Ｐ６（スイッチング素子Ｑ２，Ｑ４，Ｑ６）のドレインとが互いに異なる面に回路基板１０，１１，１２を間に挟んで対向して近接して実装されている。これにより、図１０Ａ〜図１０Ｃを参照して説明したように、電流Ｉ１２，Ｉ３４，Ｉ５６を図９の比較例に比較して、当該電流Ｉ１２，Ｉ３４，Ｉ５６を流す伝送線路を短縮して配線インダクタンスを低減できる。従って、サージ電圧を低減でき、半導体素子Ｐ１〜Ｐ６の耐圧を下げることができ、かつスイッチング速度を向上させることができるので、次世代デバイスであるＧａＮ又はＳｉＣの半導体素子の駆動にも対応できるようになる。
【００５１】
（３）図６に示すように、信号ラインであるゲート線導体ＧＬ１，ＧＬ３，ＧＬ５を内層である第２層であって、パワーラインである導体Ｌ２と、スイッチング電流Ｉ１２，Ｉ３４，Ｉ５６を流す出力ラインである導体Ｌ２１，Ｌ２２，Ｌ２３との間に形成している。また、図７に示すように、信号ラインであるゲート線導体ＧＬ２，ＧＬ４，ＧＬ６を内層である第３層であって、パワーラインである導体Ｌ３と、スイッチング電流Ｉ１２，Ｉ３４，Ｉ５６を流す出力ラインである導体Ｌ３１，Ｌ３２，Ｌ３３との間に形成している。これにより、信号ラインがパワーラインを横切る領域を、比較例に比較して小さくできるので、パワーラインが低抵抗化され、さらに例えば図５〜図８の導体Ｌ１〜Ｌ４，Ｌ１１〜Ｌ４３のベタ電極パターンを用いた放熱効果を大きくできる。従って、場合によっては従来必要であったヒートシンクが不要となり、その占有スペースを削減でき、小型化できる。
【００５２】
以上の実施形態においては、例えばドリルドライバの回転式電動工具について説明しているが、本発明はこれに限らず、インパクト式電動工具にも適用することができる。
【００５３】
以上の実施形態においては、二次電池である充電池３を備えているが、本発明はこれに限らず、一次電池など他の種類の電池であってもよい。
【符号の説明】
【００５４】
１  モータ
１ａ  回転子
１ｂ  電機子巻線
２  駆動回路
３  充電池
４  トリガボリューム
１０，１１，１２  回路基板
２０  インバータ回路
２０Ａ  上アーム半導体素子群
２０Ｂ  下アーム半導体素子群
２２  位置検出回路
２３  ドライバ回路
２４  制御回路
Ｄ１〜Ｄ６  寄生ダイオード
Ｄ１１〜Ｄ６４  ドレイン
Ｇ１〜Ｇ６  ゲート制御信号
Ｇ１１〜Ｇ６１  ゲート
ＧＬ１〜ＧＬ６  ゲート線導体
Ｌ１〜Ｌ４３  導体
Ｍ１１〜Ｍ４３  ビア導体
Ｐ１〜Ｐ６  半導体素子
Ｑ１〜Ｑ６  スイッチング素子
Ｓ１１〜Ｓ６３  ソース
【図１】
2019154183.tif 000003
【図２】
2019154183.tif 000004
【図３】
2019154183.tif 000005
【図４Ａ】
2019154183.tif 000006
【図４Ｂ】
2019154183.tif 000007
【図４Ｃ】
2019154183.tif 000008
【図４Ｄ】
2019154183.tif 000009
【図４Ｅ】
2019154183.tif 000010
【図４Ｆ】
2019154183.tif 000011
【図４Ｇ】
2019154183.tif 000012
【図５】
2019154183.tif 000013
【図６】
2019154183.tif 000014
【図７】
2019154183.tif 000015
【図８】
2019154183.tif 000016
【図９】
2019154183.tif 000017
【図１０Ａ】
2019154183.tif 000018
【図１０Ｂ】
2019154183.tif 000019
【図１０Ｃ】
2019154183.tif 000020