(57)【要約】【課題】  基板の額縁部の幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板の辺部によっては側面導体、貫通導体、周辺回路等を配置するためのスペースを確保できる額縁部の幅とすること。【解決手段】  表示装置は、基板１上の第１の方向（例えば、行方向）に配置されたｍ本（ｍは２以上の整数）の走査信号線２（ＧＬ１〜ＧＬｍ）と、走査信号線２と交差させて第２の方向（例えば、列方向）に配置された発光制御信号線３と、走査信号線２と発光制御信号線３の交差部に対応して配置された発光部としての発光素子１４（ＬＤ１１〜ＬＤｍｎ）と、を有する表示装置であって、走査信号線２とそれに隣接する走査信号線２との間にそれらの一方に接続される走査信号線駆動部５０（ＶＤ１〜ＶＤｍ）が複数配置されている。【選択図】  図１
2019012162.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の第１の方向に配置されたｍ本（ｍは２以上の整数）の走査信号線と、
前記走査信号線と交差させて第２の方向に配置された発光制御信号線と、
前記走査信号線と前記発光制御信号線の交差部に対応して配置された発光部と、を有する表示装置であって、
前記走査信号線とそれに隣接する前記走査信号線との間に、それらの一方に接続される走査信号線駆動部が複数配置されている表示装置。
【請求項２】
複数の前記走査信号線駆動部が配置されている、前記走査信号線とそれに隣接する前記走査信号線との間の線間部は、１番目の前記走査信号線と２番目の前記走査信号線との間の線間部、およびｍ−１番目の前記走査信号線とｍ番目の前記走査信号線との間の線間部、の少なくとも一方である請求項１に記載の表示装置。
【請求項３】
前記走査信号線駆動部は、前記第２の方向に並んで複数が配置されており、
前記第２の方向に並ぶ複数の前記走査信号線駆動部を並列的に接続する駆動信号バスラインと、
前記駆動信号バスラインを介して、前記第２の方向に並ぶ複数の前記走査信号線駆動部のそれぞれに駆動信号を供給する駆動信号供給線と、を有しており、
前記駆動信号供給線は、前記走査信号線とそれに隣接する前記走査信号線との間に、前記走査信号線と平行に配置されている請求項１または請求項２に記載の表示装置。
【請求項４】
前記駆動信号供給線は、１番目の前記走査信号線とｍ番目の前記走査信号線との間の中央部に配置されている請求項３に記載の表示装置。
【請求項５】
前記発光制御信号線は複数配置されており、
前記交差部のそれぞれに対応して前記発光部に接続される発光制御部が配置されており、
複数の前記発光部のうち最外周部に配置されているものにおいて、前記発光制御部が前記発光部よりも平面視で前記基板の内側に配置されている請求項１乃至請求項４のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（Light  Emitting  Diode：ＬＥＤ）等の発光素子を有する表示装置に関するものである。
【背景技術】
【０００２】
従来、ＬＥＤ等の発光素子を複数有する、バックライト装置が不要な自発光型の表示装置が知られている。そのような表示装置の基本構成のブロック回路図を図６に示す。また、図６の構成の表示装置の下面図を図７に示し、図６のＡ１−Ａ２線における断面図を図８に示す。表示装置は、ガラス基板等から成る基板１と、基板１上の所定の方向（例えば、行方向）に配置された走査信号線２と、走査信号線２と交差させて配置された発光制御信号線３と、走査信号線２と発光制御信号線３によって区分けされた画素部（Ｐｍｎ）の複数から構成された表示部１１と、表示部１１を覆う絶縁層上に配置された複数の発光領域（Ｌｍｎ）と、を有する構成である。走査信号線２および発光制御信号線３は、基板１の側面に配置された側面導体１ｓを介して基板１の裏面にある裏面配線９に接続される。裏面配線９は、基板１の裏面に設置されたＩＣ，ＬＳＩ等の駆動素子６に接続される。すなわち、表示装置は基板１の裏面にある駆動素子６によって表示が駆動制御される。駆動素子６は、例えば、基板１の裏面側にＣＯＧ（Chip  On  Glass）方式等の手段によって搭載される。また、基板１の裏面側には、駆動素子６との間で引き出し線を介して駆動信号、制御信号等を入出力するためのＦＰＣが設置される場合がある。また側面導体１ｓに替えてスルーホール等の貫通導体を用いる場合がある。
【０００３】
それぞれの画素部（Ｐｍｎ）には、発光領域（Ｌｍｎ）にある発光素子１４（ＬＤｍｎ）の発光、非発光、発光強度等を制御するための発光制御部２２が配置されている。この発光制御部２２は、発光素子１４のそれぞれに発光信号を入力するためのスイッチ素子としての薄膜トランジスタ（Thin  Film  Transistor：ＴＦＴ）１２（図１０に示す）と、発光制御信号（発光制御信号線３を伝達する信号）のレベル（電圧）に応じた、正電圧（アノード電圧：３〜５Ｖ程度）と負電圧（カソード電圧：−３Ｖ〜０Ｖ程度）の電位差（発光信号）から発光素子１４を電流駆動するための駆動素子としてのＴＦＴ１３（図１０に示す）と、を含む。
【０００４】
発光素子１４は、表示部１１を覆う絶縁層４１（図８に示す）を貫通するスルーホール等の貫通導体２３ａ，２３ｂを介して、発光制御部２２、正電圧入力線１６、負電圧入力線１７に電気的に接続されている。すなわち、発光素子１４の正電極は、貫通導体２３ａおよび発光制御部２２を介して正電圧入力線１６に接続されており、発光素子１４の負電極は、貫通導体２３ｂを介して負電圧入力線１７に接続されている。
【０００５】
また図９のブロック回路図に示すように、場合によっては、基板１上の発光制御信号線３の入力端部に発光制御信号線駆動回路５が配置され、基板１上の走査信号線２の入力端部に走査信号線駆動回路７が配置される。そして表示装置は、平面視において、表示部１１と基板１の端１ｔとの間に額縁部１ｇがあり、この額縁部１ｇに発光制御信号線駆動回路５、走査信号線駆動回路７が配置される。
【０００６】
図１０の詳細なブロック回路図に示すように、表示装置は、基板１上に、第１の方向（例えば、行方向）に形成された複数本の走査信号線２（ＧＬ１，ＧＬ２，ＧＬ３）と、第１の方向と交差する第２の方向（例えば、列方向）に走査信号線２と交差させて形成された複数本の発光制御信号線３（ＳＬ１，ＳＬ２，ＳＬ３）と、走査信号線２と発光制御信号線３の各交差部に対応して形成された画素部１５と、を有している。なお、基板１上の第１の方向（行方向）に３個、第２の方向（列方向）に３個の計９個の画素部１５（Ｐ１１，Ｐ１２，Ｐ１３〜Ｐ３３）および発光素子１４が配置されているが、これらの画素部１５は全体の一部であり、他の画素部１５は省略している。それぞれの画素部１５には発光制御部２２が配置されており、発光制御部２２を構成するＴＦＴ１２，１３はｐチャネル型ＴＦＴであり、それらのゲート電極にロー信号（Ｌ信号）が入力されることによって、ソース−ドレイン間が導通しオン状態となり電流が流れる。そして、ＴＦＴ１３は、そのゲート電極に発光制御信号が入力されており、その発光制御信号のレベルに応じた電位差（発光信号）が発光素子１４の正電極と負電極に印加される。発光素子１４の正電極には正電圧入力線１６を介して正電圧が入力され、発光素子１４の負電極には負電圧入力線１７を介して負電圧が入力される。正電圧入力線１６の入力端部および負電圧入力線１７の入力端部は、それぞれ側面導体１ｓおよび裏面配線９を介して駆動素子６に接続される。
【０００７】
またＴＦＴ１３は、ゲート電極にロー信号が入力されている間オン状態となり、発光素子１４に電流を流す。ＴＦＴ１３のゲート電極とソース電極とを接続する接続線上には容量素子が配置されており、容量素子はＴＦＴ１３のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間（１フレームの期間）保持する保持容量として機能する。ＴＦＴ１２，１３は、例えば、アモルファスシリコン(ａ−Ｓｉ)、低温多結晶シリコン（Low-Temperature  Poly  Silicon：ＬＴＰＳ）等から成る半導体膜を有し、ゲート電極、ソース電極、ドレイン電極の３端子を有する構成である。そして、ゲート電極に所定電位の電圧を印加することにより、ソース電極とドレイン電極の間の半導体膜（チャネル）に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。基板１がガラス基板から成り、駆動素子６、発光制御信号線駆動回路５、走査信号線駆動回路７は、ＬＴＰＳから成る半導体膜を有するＴＦＴを用いて構成されている場合、基板１上にＴＦＴをＣＶＤ（Chemical  Vapor  Deposition）法等の薄膜形成法によって直接的に形成することができる。
【０００８】
そして、発光制御信号（Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３）は、発光制御信号線駆動回路５から発光制御信号線３（ＳＬ１，ＳＬ２，ＳＬ３）を介して画素部１５に入力される。発光制御信号線３のそれぞれの入力端部には、ＣＭＯＳトランスファゲート素子ＴＧ１，ＴＧ２，ＴＧ３がそれぞれ接続されており、ＣＭＯＳトランスファゲート素子ＴＧ１，ＴＧ２，ＴＧ３の各ソース電極は、駆動素子６の信号入力端子に共通接続されている。また、ＣＭＯＳトランスファゲート素子ＴＧ１，ＴＧ２，ＴＧ３の各ドレイン電極は、それぞれ発光制御信号線ＳＬ１，ＳＬ２，ＳＬ３に接続されている。ＣＭＯＳトランスファゲート素子ＴＧ１，ＴＧ２，ＴＧ３はそれぞれ、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴが、それらのソース電極とドレイン電極が共通接続されて成り、ｐチャネル型ＴＦＴのゲート電極とｎチャネル型ＴＦＴのゲート電極が制御入力電極とされている。即ち、ｐチャネル型ＴＦＴのゲート電極にロー（Ｌ）の信号が入力されるとともにｎチャネル型ＴＦＴのゲート電極にハイ（Ｈ）の信号が入力されたときに、ソース電極とドレイン電極との間に電流が流れて発光制御信号が入力される。
【０００９】
また、ＭＵＸ１，ＸＭＵＸ１，ＭＵＸ２，ＸＭＵＸ２，ＭＵＸ３，ＸＭＵＸ３は、発光制御信号線ＳＬ１，ＳＬ２，ＳＬ３を時分割駆動するための時分割信号入力線である。時分割信号入力線ＭＵＸ１は、ＣＭＯＳトランスファゲート素子ＴＧ１のｎチャネルＴＦＴのゲート電極に接続され、時分割信号入力線ＸＭＵＸ１（ＭＵＸ１の反転信号線）はＣＭＯＳトランスファゲート素子ＴＧ１のｐチャネルＴＦＴのゲート電極に接続されており、時分割信号入力線ＭＵＸ１にＨの信号が入力されるとともに時分割信号入力線ＸＭＵＸ１にＬの信号が入力されたときに、駆動素子６から入力された発光制御信号Ｓｉｇ１が、発光制御信号線ＳＬ１を伝送される。このとき、ゲート信号線ＧＬ１が選択されていれば、発光素子１４（ＬＤ１１）に発光制御信号Ｓｉｇ１が入力される。同様に、走査信号線ＧＬ２が選択されていれば、発光素子１４（ＬＤ２１）に発光制御信号Ｓｉｇ１が入力され、走査信号線ＧＬ３が選択されていれば、発光素子１４（ＬＤ３１）に発光制御信号Ｓｉｇ１が入力される。
【００１０】
上記と同様の動作が、時分割信号入力線ＭＵＸ２，ＸＭＵＸ２とＣＭＯＳトランスファゲート素子ＴＧ２と発光制御信号線ＳＬ２とから成る組について、発光制御信号Ｓｉｇ２を用いて行われる。そして、走査信号線ＧＬ１の選択時に発光素子１４（ＬＤ１２）に発光制御信号Ｓｉｇ２が入力され、走査信号線ＧＬ２の選択時に発光素子１４（ＬＤ２２）に発光制御信号Ｓｉｇ２が入力され、走査信号線ＧＬ３の選択時に発光素子１４（ＬＤ３２）に発光制御信号Ｓｉｇ２が入力される。また、上記と同様の動作が、時分割信号入力線ＭＵＸ３，ＸＭＵＸ３とＣＭＯＳトランスファゲート素子ＴＧ３と発光制御信号線ＳＬ３とから成る組について、発光制御信号Ｓｉｇ３を用いて行われる。そして、走査信号線ＧＬ１の選択時に発光素子１４（ＬＤ１３）に発光制御信号Ｓｉｇ３が入力され、走査信号線ＧＬ２の選択時に発光素子１４（ＬＤ２３）に発光制御信号Ｓｉｇ３が入力され、走査信号線ＧＬ３の選択時に発光素子１４（ＬＤ３３）に発光制御信号Ｓｉｇ３が入力される。なお、時分割信号入力線ＭＵＸ１，ＸＭＵＸ１，ＭＵＸ２，ＸＭＵＸ２，ＭＵＸ３，ＸＭＵＸ３は、例えば側面導体あるいは貫通導体を介して駆動素子６に電気的に接続される。
【００１１】
なお、画素部１５は、それぞれが赤色発光用の副画素部、緑色発光用の副画素部、青色発光用の副画素部から成る場合がある。赤色発光用の副画素部は赤色ＬＥＤ等から成る赤色発光素子を有し、緑色発光用の副画素部は緑色ＬＥＤ等から成る緑色発光素子を有し、青色発光用の副画素部は青色ＬＥＤ等から成る青色発光素子を有している。例えば、これらの副画素部は、行方向あるいは列方向に並んでいる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００１−７５５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、図６〜図１０に示す上記従来の表示装置においては、以下の問題点があった。基板１を平面視したときに、表示部１１の周囲に表示に寄与しない額縁部１ｇがあるために、従来額縁部１ｇをブラックマトリクス等の遮光部材によって目立たなくしたり、額縁部１ｇを覆う枠体（ベゼル）等を設ける必要があった。また、複数の発光素子１４を搭載した基板１の複数を、同じ面上において縦横に配置するとともにそれらの側面同士を接着材等によって結合（タイリング）させることによって、複合型かつ大型の表示装置、所謂マルチディスプレイを作製する場合、額縁部１ｇがあると、タイリングの継ぎ目が目立ちやすくなるという問題点があった。この額縁部１ｇをできるだけ小さくするために、発光制御信号線駆動回路５および走査信号線駆動回路７を、ＬＴＰＳから成る半導体膜を有するＴＦＴを用いて小面積なものとして構成する手段等があるが、これらの手段を採用しても額縁部１ｇを完全になくすことはきわめて困難であった。
【００１４】
また、基板１の表面側（発光素子搭載面側）において、側面導体１ｓが配置されている側面に接する辺部は、側面導体１ｓ、貫通導体等を配置するために、場合によっては発光制御信号線駆動回路５、走査信号線駆動回路７を配置するために、ある程度の幅のスペースが必要になる。さらに、一般に、一枚の母基板を切断して複数枚の基板１を切り出すことが行われているが、切断線の位置が例えば５０μｍ程度以下の範囲内でずれるために、５０μｍを超える幅のスペースが、基板１の辺部に必要となる。
【００１５】
このように、基板１の額縁部１ｇの幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板１の辺部によっては側面導体、貫通導体、周辺回路を配置できるスペースを確保できる幅とすることは、きわめて困難であるという問題点があった。
【００１６】
また、特許文献１には、信号配線と走査配線とが直交配列され、信号配線と走査配線との各交差点近傍にアクティブ素子及び画素電極が形成されてなるアクティブマトリクス基板を複数枚配置し、アクティブマトリクス基板の側面同士をそれぞれ接続して構成される基板において、アクティブマトリクス基板上の接続辺に沿って形成される信号配線あるいは走査配線と画素電極のうち、画素電極の方がアクティブマトリクス基板上の接続領域側に形成されている基板が開示されている。しかしながら、特許文献１に開示された構成は、基板の接続領域側の辺を切断すること、画素電極とアクティブ素子の配置関係が全体として一様であることを前提としているために、基板の非接続領域側では画素電極よりも信号配線、走査配線が基板の辺に近くなる。そのため、基板の非接続領域側の辺を切断する場合の問題点および解決手段については何等記載されていない。
【００１７】
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、基板の額縁部の幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板の辺部によっては側面導体、貫通導体、周辺回路等を配置するためのスペースを確保できる額縁部の幅とすることである。
【課題を解決するための手段】
【００１８】
本発明の表示装置は、基板と、前記基板上の第１の方向に配置されたｍ本（ｍは２以上の整数）の走査信号線と、前記走査信号線と交差させて第２の方向に配置された発光制御信号線と、前記走査信号線と前記発光制御信号線の交差部に対応して配置された発光部と、を有する表示装置であって、前記走査信号線とそれに隣接する前記走査信号線との間に、それらの一方に接続される走査信号線駆動部が複数配置されている構成である。
【００１９】
本発明の表示装置は、好ましくは、複数の前記走査信号線駆動部が配置されている、前記走査信号線とそれに隣接する前記走査信号線との間の線間部は、１番目の前記走査信号線と２番目の前記走査信号線との間の線間部、およびｍ−１番目の前記走査信号線とｍ番目の前記走査信号線との間の線間部、の少なくとも一方である。
【００２０】
また本発明の表示装置は、好ましくは、前記走査信号線駆動部は、前記第２の方向に並んで複数が配置されており、前記第２の方向に並ぶ複数の前記走査信号線駆動部を並列的に接続する駆動信号バスラインと、前記駆動信号バスラインを介して、前記第２の方向に並ぶ複数の前記走査信号線駆動部のそれぞれに駆動信号を供給する駆動信号供給線と、を有しており、前記駆動信号供給線は、前記走査信号線とそれに隣接する前記走査信号線との間に、前記走査信号線と平行に配置されている。
【００２１】
また本発明の表示装置は、好ましくは、前記駆動信号供給線は、１番目の前記走査信号線とｍ番目の前記走査信号線との間の中央部に配置されている。
【００２２】
また本発明の表示装置は、好ましくは、前記発光制御信号線は複数配置されており、前記交差部のそれぞれに対応して前記発光部に接続される発光制御部が配置されており、複数の前記発光部のうち最外周部に配置されているものにおいて、前記発光制御部が前記発光部よりも平面視で前記基板の内側に配置されている。
【発明の効果】
【００２３】
本発明の発光装置は、基板と、前記基板上の第１の方向に配置されたｍ本（ｍは２以上の整数）の走査信号線と、前記走査信号線と交差させて第２の方向に配置された発光制御信号線と、前記走査信号線と前記発光制御信号線の交差部に対応して配置された発光部と、を有する表示装置であって、前記走査信号線とそれに隣接する前記走査信号線との間に、それらの一方に接続される走査信号線駆動部が複数配置されている構成であることから、以下の効果を奏する。
【００２４】
１番目の走査信号線とｍ番目の走査信号線との間にすべての走査信号線駆動部を配置することが可能となる。すなわち、基板を平面視したときの１番目の走査信号線の外側およびｍ番目の走査信号線の外側に、走査信号線駆動部を配置する必要がなくなる。その結果、基板の額縁部の幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板の辺部によっては側面導体、貫通導体、周辺回路等を配置するためのスペースを確保できる額縁部の幅とすることもできる。
【００２５】
本発明の表示装置は、複数の前記走査信号線駆動部が配置されている、前記走査信号線とそれに隣接する前記走査信号線との間の線間部は、１番目の前記走査信号線と２番目の前記走査信号線との間の線間部、およびｍ−１番目の前記走査信号線とｍ番目の前記走査信号線との間の線間部、の少なくとも一方である場合、１番目の走査信号線とｍ番目の走査信号線との間にすべての走査信号線駆動部を配置することが容易になる。すなわち、例えば、ｍ本の走査信号線のうち両端にある線間部のいずれか一方においてのみ走査信号線駆動部を複数配置とし、その残余のすべての線間部における走査信号線駆動部を単数配置とすることによって、１番目の走査信号線とｍ番目の走査信号線との間にすべての走査信号線駆動部を配置することができる。
【００２６】
また本発明の表示装置は、前記走査信号線駆動部は、前記第２の方向に並んで複数が配置されており、前記第２の方向に並ぶ複数の前記走査信号線駆動部を並列的に接続する駆動信号バスラインと、前記駆動信号バスラインを介して、前記第２の方向に並ぶ複数の前記走査信号線駆動部のそれぞれに駆動信号を供給する駆動信号供給線と、を有しており、前記駆動信号供給線は、前記走査信号線とそれに隣接する前記走査信号線との間に、前記走査信号線と平行に配置されている場合、従来基板の周縁部に配置されていた駆動信号供給線を走査信号線間に配置することができる。その結果、基板の額縁部の幅をできるだけ小さくする効果が向上する。
【００２７】
また本発明の表示装置は、前記駆動信号供給線は、１番目の前記走査信号線とｍ番目の前記走査信号線との間の中央部に配置されている場合、例えば複数の駆動信号供給線を１番目の走査信号線とｍ番目の走査信号線との間の中央部に集約して配置することができる。その結果、駆動信号供給線を分散配置する場合と比較して、複数の発光部から成る表示部の面積をトータルで小さくすることができる。その結果、平面視で１番目の走査信号線の外側の額縁部以外の部位のスペースとｍ番目の走査信号線の外側の額縁部以外の部位のスペースを大きくすることができ、発光部に対する切断線の影響をより抑えることができる。
【００２８】
また本発明の表示装置は、前記発光制御信号線は複数配置されており、前記交差部のそれぞれに対応して前記発光部に接続される発光制御部が配置されており、複数の前記発光部のうち最外周部に配置されているものにおいて、前記発光制御部が前記発光部よりも平面視で前記基板の内側に配置されている場合、基板の額縁部の幅をできるだけ小さくする効果がより向上する。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の表示装置について実施の形態の１例を示す図であり、表示装置の基本構成のブロック回路図である。
【図２】図２（ａ），（ｂ）は、それぞれ図１の表示装置における一部の発光部および発光制御部を拡大して示す平面図である。
【図３】図３（ａ）〜（ｄ）は、それぞれ本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。
【図４】図４（ａ）〜（ｅ）は、それぞれ本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。
【図５】図５は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の基本構成のブロック回路図である。
【図６】図６は、従来の表示装置の一例を示す図であり、表示装置の基本構成のブロック回路図である。
【図７】図７は、図６の表示装置の下面図である。
【図８】図８は、図６の表示装置のＡ１−Ａ２線における断面図である。
【図９】図９は、図６の表示装置において額縁部に周辺回路を設けた構成のブロック回路図である。
【図１０】図１０は、図９の表示装置のより詳細な構成を示すブロック回路図である。
【発明を実施するための形態】
【００３０】
以下、本発明の表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の表示装置の実施の形態における構成部材のうち、本発明の表示装置を説明するための主要部を示している。従って、本発明に係る表示装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の表示装置の実施の形態を示す図１〜図６において、図７〜図１１と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。
【００３１】
図１〜図６は、本発明の表示装置について実施の形態の各種例を示す図である。これらの図に示すように、本発明の表示装置は、ガラス基板等から成る基板１と、基板１上の第１の方向（例えば、行方向）に配置されたｍ本（ｍは２以上の整数）の走査信号線２（ＧＬ１〜ＧＬｍ）と、走査信号線２と交差させて第２の方向（例えば、列方向）に配置された発光制御信号線３と、走査信号線２と発光制御信号線３の交差部に対応して配置された発光部としての発光素子１４（ＬＤ１１〜ＬＤｍｎ）と、を有する表示装置であって、走査信号線２とそれに隣接する走査信号線２との間にそれらの一方に接続される走査信号線駆動部５０（ＶＤ１〜ＶＤｍ）が複数配置されている構成である。この構成により以下の効果を奏する。
【００３２】
１番目の走査信号線２（ＧＬ１）とｍ番目の走査信号線２（ＧＬｍ）との間にすべての走査信号線駆動部５０（ＶＤ１〜ＶＤｍ）を配置することが可能となる。すなわち、基板１を平面視したときの１番目の走査信号線２（ＧＬ１）の外側およびｍ番目の走査信号線２（ＧＬｍ）の外側に、走査信号線駆動部５０を配置する必要がなくなる。その結果、基板１の額縁部１ｇａ，１ｇｂの幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板１の辺部によっては側面導体１ｓｂ、貫通導体、周辺回路等を配置するためのスペースを確保できる額縁部１ｇｂの幅とすることもできる。
【００３３】
なお、図３、図４に示すように、複数の走査信号線駆動部５０が配置される、走査信号線２とそれに隣接する走査信号線２との間の線間部以外の線間部には、走査信号線駆動部５０は０個、１個、複数個のいずれかの個数でもって配置され得る。
【００３４】
走査信号線駆動部５０は、所謂シフトレジスタの１つのレジスタ部（単位レジスタ）に相当し、１つの走査信号線駆動部５０が１本の走査信号線２に走査信号を供給する。従って、複数の走査信号線駆動部５０は、複数の走査信号線２に走査信号を順次供給する。
【００３５】
本発明の表示装置は、発光制御信号線３は複数配置されており、走査信号線２と発光制御信号線３の交差部のそれぞれに対応して発光素子１４に接続される発光制御部２２が配置されており、複数の発光素子１４のうち最外周部に配置されているもの、例えば図１の構成の場合であれば、ＬＤ１１，ＬＤ１２，ＬＤ１３〜ＬＤ１ｎとＬＤ２１，ＬＤ３１〜ＬＤｑ−１１，ＬＤｑ１，ＬＤｑ＋１１，ＬＤｑ＋２１〜ＬＤｍ−２１，ＬＤｍ−１１，ＬＤｍ１とＬＤ２ｎ，ＬＤ３ｎ，ＬＤｑ−１ｎ，ＬＤｑｎ，ＬＤｑ＋１ｎ，ＬＤｑ＋２ｎ〜ＬＤｍ−２ｎ，ＬＤｍ−１ｎとＬＤｍ１，ＬＤｍ２，ＬＤｍ３〜ＬＤｍｎとにおいて、発光制御部２２が発光素子１４よりも平面視で基板１の内側に配置されていることが好ましい。この場合、基板１の額縁部１ｇａ，１ｇｂ，１ｇｃ，１ｇｄの幅をできるだけ小さくする効果がより向上する。すなわち、基板１の全周において額縁部１ｇａ，１ｇｂ，１ｇｃ，１ｇｄの幅をできるだけ小さくする効果がより向上する。
【００３６】
例えば、基板１の一辺（図１では上辺）に最も近い第１の画素部１５１の離隔幅Ｌ１（額縁部１ｇａの幅に等しい）、および基板１の一辺に対向する対向辺（図１では下辺）に最も近い第２の画素部１５２の離隔幅Ｌ２（額縁部１ｇｂの幅に等しい）を、をできるだけ小さくすることができる。また、第１の画素部１５１および第２の画素部１５２は、発光制御部２２が平面視で発光素子１４よりも基板１の内側の部位に配置されており、これにより基板１の外側の部位にスペースｓａ，ｓｂを有している。その結果、基板１の一辺の部位において額縁部１ｇａとスペースｓａを合わせた幅のスペースが確保され、基板１の対向辺の部位において額縁部１ｇｂとスペースｓｂを合わせた幅のスペースが確保されるので、発光素子１４に対する切断線の影響を効果的に抑えることができる。もし切断線が第１の画素部１５１および第２の画素部１５２に入り込んだとしても、スペースｓａ，ｓｂがあるために切断線の影響がないものとすることができる。この作用効果は、基板１の上記一辺に隣接する他辺（図１では左辺）の部位とそれに対向する他の対向辺（図１では右辺）の部位においても同様に発揮される。すなわち、他辺（図１では左辺）の部位において額縁部１ｇｃとスペースｓｃを合わせた幅のスペースが確保され、他の対向辺（図１では右辺）の部位において額縁部１ｇｄとスペースｓｄを合わせた幅のスペースが確保される。
【００３７】
一例として、額縁部１ｇａ，１ｇｄの各幅は、切断線のずれ量を考慮して２０μｍ〜５０μｍ程度である。
【００３８】
また、額縁部１ｇｂ，１ｇｃの各幅は、切断線の最大ずれ量である５０μｍに、側面導体１ｓａ，１ｓｂ、貫通導体、周辺回路等を配置するのに適した６０μｍ〜２００μｍ程度の幅を加えた、１１０μｍ〜２５０μｍ程度の長さである。ただし、複数の表示装置をタイリングした場合に、継ぎ目を見えにくくするためには、額縁部１ｇｂ，１ｇｃの各幅は７０μｍ程度以下であることが良い。
【００３９】
また、スペースｓａ，ｓｂ，ｓｃ，ｓｄの各幅は同程度であり、１００μｍ〜３００μｍ程度である。
【００４０】
従って、額縁部１ｇａの幅にスペースｓａの幅を加えた幅は１２０μｍ〜３５０μｍ程度であり、額縁部１ｇｄの幅にスペースｓｄの幅を加えた幅も１２０μｍ〜３５０μｍ程度である。また、額縁部１ｇｂの幅にスペースｓｂの幅を加えた幅は２１０μｍ〜５５０μｍ程度であり、額縁部１ｇｃの幅にスペースｓｃの幅を加えた幅は２１０μｍ〜５５０μｍ程度である。
【００４１】
本発明の表示装置において、発光素子１４としては、マイクロチップ型の発光ダイオード（ＬＥＤ）、モノリシック型の発光ダイオード、有機ＥＬ、無機ＥＬ、半導体レーザ素子等の自発光型のものであれば採用し得る。
【００４２】
発光制御部２２は、発光素子１４のそれぞれに発光信号を入力するためのＴＦＴ等から成るスイッチ素子を少なくとも１つ有する。発光制御部２２は、例えば図２（ａ），（ｂ）に示すように、発光素子１４のそれぞれに発光信号を入力するためのスイッチ素子としてのＴＦＴ１２と、発光制御信号（発光制御信号線３を伝達する信号）のレベル（電圧）に応じた、正電圧（アノード電圧：３〜５Ｖ程度）と負電圧（カソード電圧：−３Ｖ〜０Ｖ程度）の電位差（発光信号）から発光素子１４を電流駆動するための駆動素子としてのＴＦＴ１３と、を含む。ＴＦＴ１３のゲート電極とソース電極とを接続する接続線上には容量素子が配置されており、容量素子はＴＦＴ１３のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間（１フレームの期間）保持する保持容量として機能する。
【００４３】
図２（ａ）は、複数の画素部１５から構成された表示部１１の最外周部に配置された画素部１５（Ｐ１１）の拡大平面図であり、（ｂ）は画素部１５（Ｐ１１）の発光制御部２２の詳細な構成を示す拡大平面図である。発光制御部２２の周囲には、走査信号線２と接続するための配線２４ａ、発光制御信号線３と接続するための配線２４ｂ、正電圧入力線１６と接続するための配線２４ｃ、発光素子１４と接続するための配線２４ｄ、負電圧入力線１７と発光素子１４を接続するための配線２４ｅが配置されており、これらを含む発光制御部としての発光制御回路３０が平面視で発光素子１４よりも基板１の内側の部位に配置されることが好ましい。この場合、配線２４ａ〜２４ｅが切断線にかかることを確実に防ぐことができる。
【００４４】
また図１、図２に示すように、最外周部にある発光素子１４は、発光制御部２２と平面視で重なっていないことが好ましい。この場合、発光制御部２２が平面視で発光素子１４よりも基板１のより内側の部位に配置されるので、発光制御部２２に対する切断線の影響をより確実に防ぐことができる。
【００４５】
また、最外周部以外の中間部にある画素部１５は、その中心部に発光制御部２２が配置されており、発光素子１４が絶縁層を介して発光制御部２２の上に平面視で重なって配置されていることが好ましい。この場合、中間の画素部１５において発光制御部２２の周囲にスペースができることから、そのスペースに周辺回路を配置したり周辺回路と発光制御部２２とを接続する配線を配置することができる。絶縁層は、無機材料又は有機材料から構成される。無機材料としては、酸化珪素（ＳｉＯ2），窒化珪素（ＳｉＮx）等を用いることができる。有機材料としては、アクリル樹脂，ポリイミド，ポリアミド，ポリイミドアミド，ベンゾシクロブテン，ポリシロキサン，ポリシラザン等を用いることができる。絶縁層は、ＣＶＤ（Chemical  Vapor  Deposition）法等によって形成され得る。
【００４６】
また、複数の走査信号線２のうち両端にある走査信号線２は、それぞれ平面視で発光素子１４よりも基板１の内側の部位に配置されていることが好ましい。この場合、両端にある走査信号線２が切断線にかかることを確実に防ぐことができる。また、発光制御信号線３が複数ある場合、それらのうち両端にある発光制御信号線３は、それぞれ平面視で発光素子１４よりも基板１の内側の部位に配置されていることが好ましい。この場合、両端にある発光制御信号線３が切断線にかかることを確実に防ぐことができる。
【００４７】
本発明の表示装置は、複数の走査信号線駆動部５０が配置されている、走査信号線２とそれに隣接する走査信号線２との間の線間部は、１番目の走査信号線２（ＧＬ１）と２番目の走査信号線２（ＧＬ２）との間の線間部、およびｍ−１番目の走査信号線２（ＧＬｍ−１）とｍ番目の走査信号線２（ＧＬｍ）との間の線間部、の少なくとも一方であることが好ましい。この場合、１番目の走査信号線２（ＧＬ１）とｍ番目の走査信号線２（ＧＬｍ）との間にすべての走査信号線駆動部５０を配置することが容易になる。すなわち、例えば図４（ｂ），（ｃ）に示すように、ｍ本の走査信号線２のうち両端にある線間部のいずれか一方においてのみ走査信号線駆動部５０を複数配置とし、その残余のすべての線間部５２における走査信号線駆動部５０を単数配置とすることによって、１番目の走査信号線２（ＧＬ１）とｍ番目の走査信号線２（ＧＬｍ）との間にすべての走査信号線駆動部５０を配置することができる。また、走査信号線２とそれに隣接する走査信号線２との間に一つの走査信号線駆動部５０が配置された線間部５２においてスペースとなる領域をまとめて大きくとることができ、その領域に発光制御信号線駆動回路５、貫通導体等を配置することが容易になる。
【００４８】
図３（ａ）〜（ｄ）、図４（ａ）〜（ｅ）は、それぞれ本発明の表示装置の構成を概念的に示すブロック回路図である。図３は走査信号線２が奇数本ある場合、図４は走査信号線２が偶数本ある場合を示す。図３（ａ）は、走査信号線２が３本の場合であり、走査信号線２（ＧＬ１）と走査信号線２（ＧＬ２）との間の線間部に２つの走査信号線駆動部５０が配置され、走査信号線２（ＧＬ２）と走査信号線２（ＧＬ３）との間の線間部に１つの走査信号線駆動部５０が配置されている構成である。図３（ｂ）は、走査信号線２が３本の場合であり、走査信号線２（ＧＬ１）と走査信号線２（ＧＬ２）との間の線間部に１つの走査信号線駆動部５０が配置され、走査信号線２（ＧＬ２）と走査信号線２（ＧＬ３）との間の線間部に２つの走査信号線駆動部５０が配置されている構成である。これらの図に示すように、１番目の走査信号線２（ＧＬ１）とｍ番目の走査信号線２（ＧＬ３）との間にすべての走査信号線駆動部５０が配置される。
【００４９】
図３（ｃ）は、走査信号線２が５本の場合であり、複数の走査信号線駆動部５０が走査信号線２とそれに隣接する走査信号線２との間に配置されている線間部が、１番目の走査信号線２（ＧＬ１）と２番目の走査信号線２（ＧＬ２）との間の線間部、および４番目（ｍ−１番目／ｍ＝５）の走査信号線２（ＧＬ４）と５番目（ｍ番目）の走査信号線２（ＧＬ５）との間の部位、のいずれでもない構成の１例である。２番目の走査信号線２（ＧＬ２）と３番目の走査信号線２（ＧＬ３）との間の線間部に２つの走査信号線駆動部５０が配置されており、その他の走査信号線２間の線間部には１つの走査信号線駆動部５０が配置されている。本発明の表示装置は、このような構成も含み、走査信号線２の数も７本以上であってもよい。
【００５０】
図３（ｄ）は、走査信号線２が５本の場合であり、複数の走査信号線駆動部５０が走査信号線２とそれに隣接する走査信号線２との間に配置されている線間部が、１番目の走査信号線２（ＧＬ１）と２番目の走査信号線２（ＧＬ２）との間の線間部、および４番目の走査信号線２（ＧＬ４）と５番目の走査信号線２（ＧＬ５）との間の線間部、の双方である構成の１例である。２番目の走査信号線２（ＧＬ２）と３番目の走査信号線２（ＧＬ３）との間の線間部に１つの走査信号線駆動部５０が配置されており、３番目の走査信号線２（ＧＬ３）と４番目の走査信号線２（ＧＬ４）との間の線間部には走査信号線駆動部５０が配置されていない。従って、２番目の走査信号線２（ＧＬ３）と４番目の走査信号線２（ＧＬ４）とを近接して配置することができるので、発光装置を小型化することができる。あるいは、発光素子１４を高密度に配置することができる。
【００５１】
図４（ａ）は、走査信号線２が２本の場合であり、１番目の走査信号線２（ＧＬ１）と２番目の走査信号線２（ＧＬ２）との間の線間部に２つの走査信号線駆動部５０が配置されている構成である。このように、１番目の走査信号線２（ＧＬ１）とｍ番目（ｍ＝２）の走査信号線２（ＧＬ２）との間の線間部にすべての走査信号線駆動部５０が配置される。
【００５２】
図４（ｂ）は、走査信号線２が４本の場合であり、１番目の走査信号線２（ＧＬ１）と２番目の走査信号線２（ＧＬ２）との間の線間部に２つの走査信号線駆動部５０が配置され、その他の走査信号線２間の線間部にそれぞれ１つの走査信号線駆動部５０が配置されている構成である。図４（ｃ）は、走査信号線２が４本の場合であり、３番目の走査信号線２（ＧＬ３）と４番目の走査信号線２（ＧＬ４）との間の線間部に２つの走査信号線駆動部５０が配置され、その他の走査信号線２間の線間部にそれぞれ１つの走査信号線駆動部５０が配置されている構成である。走査信号線２の数は６本以上であってもよい。
【００５３】
図４（ｄ）は、走査信号線２が４本の場合であり、複数の走査信号線駆動部５０が走査信号線２とそれに隣接する走査信号線２との間に配置されている線間部が、１番目の走査信号線２（ＧＬ１）と２番目の走査信号線２（ＧＬ２）との間の線間部、および３番目（ｍ−１番目／ｍ＝４）の走査信号線２（ＧＬ３）と４番目（ｍ番目）の走査信号線２（ＧＬ４）との間の線間部、のいずれでもない構成の１例である。２番目の走査信号線２（ＧＬ２）と３番目の走査信号線２（ＧＬ３）との間の線間部に２つの走査信号線駆動部５０が配置されており、その他の走査信号線２間の線間部には１つの走査信号線駆動部５０が配置されている。本発明の表示装置は、このような構成も含む。
【００５４】
図４（ｅ）は、走査信号線２が４本の場合であり、複数の走査信号線駆動部５０が走査信号線２とそれに隣接する走査信号線２との間に配置されている線間部が、１番目の走査信号線２（ＧＬ１）と２番目の走査信号線２（ＧＬ２）との間の線間部、および３番目（ｍ−１番目／ｍ＝４）の走査信号線２（ＧＬ３）と４番目（ｍ番目）の走査信号線２（ＧＬ４）との間の線間部、の双方である構成の１例である。２番目の走査信号線２（ＧＬ２）と３番目の走査信号線２（ＧＬ３）との間の線間部には走査信号線駆動部５０が配置されていない。従って、２番目の走査信号線２（ＧＬ２）と３番目の走査信号線２（ＧＬ３）とを近接して配置することができるので、発光装置を小型化することができる。あるいは、発光素子１４を高密度に配置することができる。図１の構成は、図４（ｅ）の構成を応用したものであり、ｐ番目（ｐは２以上の偶数）の走査信号線２（ＧＬｐ）とｐ＋１番目の走査信号線２（ＧＬｐ＋１）との間の部位には走査信号線駆動部５０が配置されておらず、従ってｐ番目の走査信号線２（ＧＬｐ）とｐ＋１番目の走査信号線２（ＧＬｐ＋１）とがそれぞれ近接配置されており、ｐ−１番目の走査信号線２（ＧＬｐ−１）とｐ番目の走査信号線２（ＧＬｐ）との間の線間部のそれぞれに２つの走査信号線駆動部５０が配置されている構成である。
【００５５】
複数の走査信号線駆動部５０が走査信号線２とそれに隣接する走査信号線２との間に配置されている線間部において、走査信号線駆動部５０は３つ以上配置されていてもよい。この場合、走査信号線２の延伸方向である第１の方向において走査信号の電圧降下が発生したとしても、電圧降下分を補うように補正することができる。
【００５６】
また本発明の表示装置は、図１に示すように、走査信号線駆動部５０は、第２の方向（列方向、縦方向）に並んで複数が配置されており、第２の方向に並ぶ複数の走査信号線駆動部５０を並列的に接続する駆動信号バスライン５１ａと、駆動信号バスライン５１ａを介して、第２の方向に並ぶ複数の走査信号線駆動部５０のそれぞれに駆動信号を供給する駆動信号供給線５１と、を有しており、駆動信号供給線５１は、走査信号線２（ＧＬｑ）とそれに隣接する走査信号線２（ＧＬｑ＋１）との間に、走査信号線２と平行に配置されていることが好ましい。この場合、従来基板１の周縁部に配置されていた駆動信号供給線５１を走査信号線２間に配置することができる。その結果、基板１の額縁部１ｇｃの幅をできるだけ小さくする効果が向上する。
【００５７】
一例として、駆動信号供給線５１は２２本あり、そのうちの１８本が複数の走査信号線駆動部５０（ＶＤ１，ＶＤ３〜ＶＤｑ，ＶＤｑ＋２〜ＶＤｍ−１）に駆動信号バスライン５１ａを介して並列的に接続されており、複数の走査信号線駆動部５０（ＶＤ１，ＶＤ３〜ＶＤｑ，ＶＤｑ＋２〜ＶＤｍ−１）に順次走査信号が供給される。より詳細には、複数の走査信号線駆動部５０（ＶＤ１，ＶＤ３〜ＶＤｑ，ＶＤｑ＋２〜ＶＤｍ−１）は、６つのブロックから構成されており、各ブロックには複数の走査信号線駆動部５０が含まれる。そして、各ブロックに３本ずつの駆動信号バスライン５１ａが接続されており、３本の駆動信号バスライン５１ａがブロック内の複数の走査信号線駆動部５０を並列的に接続（カスコード接続）する。
【００５８】
また、上記１８本と異なる駆動信号供給線５１を含む１８本が複数の走査信号線駆動部５０（ＶＤ２，ＶＤ４〜ＶＤｑ＋１，ＶＤｑ＋３〜ＶＤｍ）に駆動信号バスライン５１ａを介して並列的に接続されており、複数の走査信号線駆動部５０（ＶＤ２，ＶＤ４〜ＶＤｑ＋１，ＶＤｑ＋３〜ＶＤｍ）に順次走査信号が供給される。この場合にも、複数の走査信号線駆動部５０（ＶＤ２，ＶＤ４〜ＶＤｑ＋１，ＶＤｑ＋３〜ＶＤｍ）は、上記と同様に６つのブロックから構成されている。
【００５９】
複数の走査信号線駆動部５０の全体（ＶＤ１，ＶＤ２，ＶＤ３，ＶＤ４〜ＶＤｑ，ＶＤｑ＋１，ＶＤｑ＋２，ＶＤｑ＋３〜ＶＤｍ−１，ＶＤｍ）でみた場合、それらの走査信号線駆動部５０（ＶＤ１，ＶＤ２，ＶＤ３，ＶＤ４〜ＶＤｑ，ＶＤｑ＋１，ＶＤｑ＋２，ＶＤｑ＋３〜ＶＤｍ−１，ＶＤｍ）の順に、順次走査信号が供給されることとなる。このような順次駆動およびその制御は、図８に示す基板１裏面に設置された駆動素子６によって行われる。あるいは、基板１の裏面等に駆動素子６と別個に設けられた駆動素子によって行われる。
【００６０】
また本発明の表示装置は、駆動信号供給線５１は、１番目の走査信号線２（ＧＬ１）とｍ番目の走査信号線２（ＧＬｍ）との間の中央部、図１の場合であればｑ番目の走査信号線２（ＧＬｑ）とｑ＋１番目の走査信号線２（ＧＬｑ＋１）との間に配置されていることが好ましい。この場合、例えば複数の駆動信号供給線５１を１番目の走査信号線（ＧＬ１）とｍ番目の走査信号線（ＧＬｍ）との間の中央部に集約して配置することができる。その結果、駆動信号供給線５１を分散配置する場合と比較して、複数の発光部から成る表示部１１の面積をトータルで小さくすることができる。従って、例えば、平面視で１番目の走査信号線２（ＧＬ１）の外側の額縁部１ｇａ以外の部位のスペースｓａとｍ番目の走査信号線２（ＧＬｍ）の外側の額縁部１ｇｂ以外の部位のスペースｓｂを大きくすることができ、発光部に対する切断線の影響をより抑えることができる。
【００６１】
ＧＬｍのｍが偶数である場合ｑ＝ｍ／２であり、ＧＬｍのｍが奇数である場合ｑ＝（ｍ−１）／２あるいはｑ＝（ｍ＋１）／２である。１番目の走査信号線２（ＧＬ１）とｍ番目の走査信号線２（ＧＬｍ）との間の中央部は、走査信号線２（ＧＬｑ）と走査信号線２（ＧＬｑ＋１）との間に限らず、ある程度の幅のある部位であってもよい。例えば、ＧＬｍのｍの最初から１／３程度に相当する走査信号線２から２／３程度に相当する走査信号線２までの範囲内であってもよい。あるいは、ＧＬｍのｍの最初から２／５程度に相当する走査信号線２から３／５程度に相当する走査信号線２までの範囲内とすることもできる。
【００６２】
また本発明の表示装置は、図１に示すように、偶数番目の走査信号線２とその次の奇数番目の走査信号線２が近接して配置されており、偶数番目の走査信号線２に接続される発光制御部２２および発光素子１４は、平面視で偶数番目の走査信号線２の上側に配置され、奇数番目の走査信号線２に接続される発光制御部２２および発光素子１４は、平面視で奇数番目の走査信号線２の下側に配置されていることが好ましい。この場合、偶数番目の走査信号線２とその次の奇数番目の走査信号線２を１組とした場合、組と組との間にスペースを設けることが容易になる。そして、そのスペースに周辺回路とその配線を配置することができる。
【００６３】
また本発明の表示装置は、基板１の側面に、走査信号線２に接続される側面導体１ｓａが配置されており、発光制御信号線３に接続される側面導体１ｓｂが配置されていることが好ましい。この場合、貫通導体と比較して額縁部１ｇｃの幅および額縁部１ｇｂの幅を小さくすることができる。
【００６４】
図５は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の基本構成のブロック回路図である。図５の表示装置は、図１の構成において、表示部１１に発光制御信号線駆動回路５が配置されている構成である。この場合、発光制御信号線駆動回路５を画素部１５に近接させて配置することができるので、電圧降下を抑えることができ、また高速駆動に有利である。また、スペースｓｂの部位に発光制御信号線駆動回路５を入り込ませて配置することもできる。
【００６５】
本発明の表示装置は、複数の発光素子１４を搭載した基板１の複数を、同じ面上において縦横に配置するとともにそれらの側面同士を接着材等によって結合（タイリング）させることによって、複合型かつ大型の表示装置、所謂マルチディスプレイとすることができる。この場合、額縁部１ｇａ〜１ｇｄの各幅が小さい表示装置であるので、タイリングの継ぎ目が目立ちにくくなる。
【００６６】
本発明の表示装置において、一つの画素部１５に、異なる発光波長（発光色）の発光部が複数配置されており、それぞれに接続される発光制御部がある構成であってもよい。例えば、一つの画素部１５に、赤色ＬＥＤ（ＲＬＥＤ）等から成る赤色発光素子と緑色ＬＥＤ（ＧＬＥＤ）等から成る緑色発光素子と青色ＬＥＤ（ＢＬＥＤ）等から成る青色発光素子と、が配置されており、それぞれに接続される発光制御部（Ｒドライバ、Ｇドライバ、Ｂドライバ）がある構成であってもよい。この場合、例えば、画素部１５の中心部にＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤが集約的に正三角形の各頂点に位置するように配置されており、ＲドライバとＧドライバとＢドライバが、ＲＬＥＤとＧＬＥＤとＢＬＥＤよりも基板１の内側に配置される構成とし得る。また、画素部１５の中心部にＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤが、走査信号線２または発光制御信号線３に平行な一直線上、すなわち第１の方向または第２の方向に平行な一直線上、に配列された構成とすることもできる。
【００６７】
また、隣接する３つの画素部１５のそれぞれに、互いに異なる発光波長（発光色）の発光部が配置されており、それぞれに接続される発光制御部がある構成であってもよい。例えば、第１の画素部１５に赤色ＬＥＤ（ＲＬＥＤ）等から成る赤色発光素子が配置され、第２の画素部１５に緑色ＬＥＤ（ＧＬＥＤ）等から成る緑色発光素子が配置され、第３の画素部１５に青色ＬＥＤ（ＢＬＥＤ）等から成る青色発光素子が配置されており、それぞれに接続される発光制御部（Ｒドライバ、Ｇドライバ、Ｂドライバ）が各画素部１５にある構成であってもよい。第１の画素部１５と第２の画素部１５と第３の画素部１５は、第１の方向（例えば、行方向）に並んでいてもよく、第２の方向（例えば、列方向）に並んでいてもよい。
【００６８】
なお、本発明の表示装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良を含んでいてもよい。例えば、基板１は透明なガラス基板であってもよいが、不透明なものであってもよい。基板１が不透明なものである場合、基板１は着色されたガラス基板、摺りガラスから成るガラス基板、プラスチック基板、セラミック基板、金属基板、あるいはそれらの基板を積層した複合基板であってもよい。基板１が金属基板から成る場合、あるいは基板１が金属基板を含む複合基板である場合には、基板１の熱伝導性が向上し放熱性に有利なものとなる。
【産業上の利用可能性】
【００６９】
本発明の表示装置は、ＬＥＤ表示装置、有機ＥＬ表示装置等の表示装置として構成し得る。また本発明の表示装置は、各種の電子機器に適用できる。その電子機器としては、複合型かつ大型の表示装置（マルチディスプレイ）、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドマウントディスプレイ（ＨＭＤ）、デジタル表示式腕時計、スマートウォッチなどがある。
【符号の説明】
【００７０】
１  基板
１ｇａ，１ｇｂ，１ｇｃ，１ｇｄ  額縁部
１ｓａ，１ｓｂ  側面導体
２  走査信号線
３  発光制御信号線
５  発光制御信号線駆動回路
１１  表示部
１２，１３  ＴＦＴ
１４  発光素子
２２  発光制御部
５０  走査信号線駆動部
５１  駆動信号供給線
５１ａ  駆動信号バスライン
ｓａ，ｓｂ，ｓｃ，ｓｄ  スペース
【図１】
2019012162.tif 000003
【図２】
2019012162.tif 000004
【図３】
2019012162.tif 000005
【図４】
2019012162.tif 000006
【図５】
2019012162.tif 000007
【図６】
2019012162.tif 000008
【図７】
2019012162.tif 000009
【図８】
2019012162.tif 000010
【図９】
2019012162.tif 000011
【図１０】
2019012162.tif 000012