(57)【要約】      （修正有）【課題】信頼性を改善したオーディオアンプを提供する。【解決手段】オペアンプ１１０は、プッシュプル形式の出力段１１２を有する。過電流検出回路１５０は、出力段のハイサイドトランジスタに流れるソース電流ＩＳＲＣを過電流しきい値と比較し、ソース電流ＩＳＲＣが過電流しきい値を超えると検出信号をアサートする。保護回路１７０は、第１モードにおいて検出信号がアサートされると第１保護状態となり、第２モードにおいて検出信号がアサートされると第２保護状態となる。【選択図】図５
2019180044.tif 000002
【特許請求の範囲】
【請求項１】
プッシュプル形式の出力段を有するオペアンプと、
第１モードにおいて過電流しきい値が第１値、第２モードにおいて前記過電流しきい値が前記第１値より大きい第２値となり、前記出力段のハイサイドトランジスタに流れるソース電流を前記過電流しきい値と比較し、前記ソース電流が前記過電流しきい値を超えると検出信号をアサートする過電流検出回路と、
前記第１モードにおいて前記検出信号がアサートされると第１保護状態となり、前記第２モードにおいて前記検出信号がアサートされると第２保護状態となる保護回路と、
を備えることを特徴とするオーディオアンプ。
【請求項２】
前記保護回路は、前記第１保護状態において、前記第１値である前記過電流しきい値を超えないように前記ソース電流を制限し、前記第２保護状態において、前記ハイサイドトランジスタをターンオフすることを特徴とする請求項１に記載のオーディオアンプ。
【請求項３】
前記保護回路は、前記ハイサイドトランジスタのゲートソース間またはベースエミッタ間に設けられた保護トランジスタを含むことを特徴とする請求項１または２に記載のオーディオアンプ。
【請求項４】
前記保護回路は、前記第１保護状態において前記検出信号の信号レベルに応じて前記保護トランジスタのゲート電圧を変化させることを特徴とする請求項３に記載のオーディオアンプ。
【請求項５】
前記保護回路は、前記第２保護状態において前記保護トランジスタをフルオンすることを特徴とする請求項３または４に記載のオーディオアンプ。
【請求項６】
前記保護回路は、前記第２保護状態において、前記検出信号のアサートをラッチし、前記第２保護状態を維持することを特徴とする請求項１から５のいずれかに記載のオーディオアンプ。
【請求項７】
前記オーディオアンプの起動時において前記第１モード、前記オーディオアンプの通常動作時において前記第２モードとなることを特徴とする請求項１から６のいずれかに記載のオーディオアンプ。
【請求項８】
前記オペアンプのバイアス電圧を生成するバイアス回路をさらに備え、
前記バイアス電圧がしきい値電圧より低いとき前記第１モードとなり、前記バイアス電圧が前記しきい値電圧より高いとき前記第２モードとなることを特徴とする請求項１から７のいずれかに記載のオーディオアンプ。
【請求項９】
前記オーディオアンプの起動から所定時間の経過前において前記第１モードとなり、前記所定時間の経過後において前記第２モードとなることを特徴とする請求項１から７のいずれかに記載のオーディオアンプ。
【請求項１０】
外部からの制御信号を受ける制御ピンをさらに備え、
前記制御信号が第１レベルのとき前記第１モードとなり、前記制御信号が第２レベルのとき前記第２モードとなることを特徴とする請求項１から７のいずれかに記載のオーディオアンプ。
【請求項１１】
前記オペアンプの出力電圧がしきい値電圧より低いとき前記第１モードとなり、前記出力電圧が前記しきい値電圧より高いとき前記第２モードとなることを特徴とする請求項１から７のいずれかに記載のオーディオアンプ。
【請求項１２】
前記過電流検出回路は、
前記ハイサイドトランジスタとゲートまたはベースが共通に接続されたレプリカトランジスタと、
前記レプリカトランジスタに流れる電流を、前記第１モードにおいて第１しきい値電流、前記第２モードにおいて前記第１しきい値電流より大きい第２しきい値電流と比較する比較回路と、
を含むことを特徴とする請求項１から１１のいずれかに記載のオーディオアンプ。
【請求項１３】
前記比較回路は、
前記レプリカトランジスタと電源ラインの間に設けられる第１抵抗と、
前記第１モードにおいて第１抵抗値、前記第２モードにおいて第２抵抗値を有する第２抵抗と、
前記第１抵抗および前記第２抵抗をソース／エミッタ負荷とするカレントミラー回路と、
前記カレントミラー回路の入力と接続される第１電流源と、
前記カレントミラー回路の出力と接続される第２電流源と、
を含み、前記検出信号は、前記カレントミラー回路と前記第２電流源の接続ノードの状態に応じていることを特徴とする請求項１２に記載のオーディオアンプ。
【請求項１４】
前記第１モードにおいて過電流しきい値が第１値、第２モードにおいて前記過電流しきい値が前記第１値より大きい第２値となり、前記出力段のローサイドトランジスタに流れるシンク電流を前記過電流しきい値と比較し、前記シンク電流が前記過電流しきい値を超えると第２検出信号をアサートするローサイド用の過電流検出回路と、
前記第１モードにおいて前記第２検出信号がアサートされると第１保護状態となり、前記第２モードにおいて前記第２検出信号がアサートされると第２保護状態となるローサイド用の保護回路と、
をさらに備えることを特徴とする請求項１から１３のいずれかに記載のオーディオアンプ。
【請求項１５】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１４のいずれかに記載のオーディオアンプ。
【請求項１６】
電気音響変換素子と、
電気音響変換素子を駆動するオーディオアンプと、
を備え、
前記オーディオアンプは、
ハイサイドトランジスタおよびローサイドトランジスタを含むプッシュプル形式の出力段と、
オーディオ信号に応じて前記出力段を制御する差動増幅段と、
第１モードにおいて過電流しきい値が第１値、第２モードにおいて前記過電流しきい値が前記第１値より大きい第２値となり、前記出力段のハイサイドトランジスタに流れるソース電流を前記過電流しきい値と比較し、前記ソース電流が前記過電流しきい値を超えると検出信号をアサートする過電流検出回路と、
前記第１モードにおいて前記検出信号がアサートされると第１保護状態となり、前記第２モードにおいて前記検出信号がアサートされると第２保護状態となる保護回路と、
を備えることを特徴とするオーディオ出力装置。
【請求項１７】
請求項１６に記載のオーディオ出力装置を備えることを特徴とする電子機器。
【請求項１８】
オーディオアンプの保護方法であって、
前記オーディオアンプは、ハイサイドトランジスタおよびローサイドトランジスタを含むプッシュプル形式の出力段を備え、
前記保護方法は、
前記オーディオアンプの起動時に、前記ハイサイドトランジスタに流れるソース電流を第１しきい値を超えないように制限するステップと、
前記オーディオアンプの起動完了後に、前記ソース電流が前記第１しきい値より大きい第２しきい値を超えると、前記出力段を停止するステップと、
を備えることを特徴とする保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピーカやヘッドホンを駆動する増幅器に関する。
【背景技術】
【０００２】
オーディオ信号を増幅し、スピーカやヘッドホンなどの電気音響変換素子を駆動するために、オーディオアンプ（パワーアンプともいう）が用いられる。図１は、オーディオアンプ１００Ｒを備えるオーディオ出力装置２００Ｒの回路図である。オーディオアンプ１００Ｒの出力には、負荷である電気音響変換素子２０２がＤＣブロック用の出力キャパシタＣＯＵＴを介して接続される。
【０００３】
説明の簡潔化のため、非反転型のオーディオアンプ１００Ｒを例とすると、オペアンプ１１０の非反転入力端子（＋）に入力信号ＶＩＮ’が、反転入力端子（−）には、出力信号ＶＯＵＴを分圧したフィードバック信号ＶＦＢが入力される。
【０００４】
バイアス回路１２０は、電源電圧ＶＤＤと接地電圧ＶＧＮＤ（０Ｖ）の中点付近のバイアス電圧ＶＢＩＡＳを生成し、オペアンプ１１０の非反転入力端子に供給する。オーディオアンプ１００には、入力キャパシタ（ＤＣブロックキャパシタ）ＣＩＮを介して交流のオーディオ信号ＶＩＮが入力され、バイアス電圧ＶＢＩＡＳに重畳される。オペアンプ１１０の入力電圧ＶＩＮ’は、バイアス電圧ＶＢＩＡＳを中心に、オーディオ信号ＶＩＮの交流成分に応じてスイングする。
【０００５】
オーディオアンプ１００Ｒは過電流保護（ＯＣＰ：Over Current Protection）回路１３０を備える。ＯＣＰ回路１３０は、オーディオ再生中にオペアンプ１１０の出力電流ＩＯＵＴを監視し、過電流保護のしきい値（過電流しきい値）ＩＯＣＰを超えると過電流保護（出力段のラッチ停止）をかける。過電流しきい値ＩＯＣＰは、電気音響変換素子２０２の定格電流や、オペアンプ１１０の出力段のトランジスタの絶対最大定格電流を考慮して規定される。
【０００６】
オーディオアンプ１００Ｒの起動前のシャットダウン状態（スタンバイ状態）において、出力電圧ＶＯＵＴは０Ｖである。オーディオアンプ１００Ｒの電源が投入されたときに、ポップノイズを抑制するために、バイアス回路１２０はバイアス電圧ＶＢＩＡＳを緩やかに増大させる。これにより、出力電圧ＶＯＵＴはバイアス電圧ＶＢＩＡＳに比例して緩やかに増大し、ポップノイズが抑制される。
【０００７】
図２は、図１のオーディオアンプ１００Ｒの起動シーケンスを説明するタイムチャートである。なお本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。時刻ｔ０に電源電圧ＶＤＤが立ち上がる。時刻ｔ１にオーディオアンプ１００Ｒのシャットダウン状態が解除されると、バイアス電圧ＶＢＩＡＳが上昇し、入力信号ＶＩＮ’もそれに追従して増大する。そして時刻ｔ２にバイアス電圧ＶＢＩＡＳが所定のレベル（たとえばＶＤＤ／２）に達すると、オーディオアンプ１００Ｒは、オーディオ信号を増幅可能な状態となる。時刻ｔ２以降、オーディオ信号ＶＩＮが入力され、出力端子ＯＵＴには、オーディオ信号ＶＩＮを増幅した出力電圧ＶＯＵＴが発生する。
【０００８】
起動完了後すなわち通常状態における過電流保護は時刻ｔ３以降に示される。時刻ｔ３に出力端子ＯＵＴが地絡すると、オーディオアンプ１００Ｒの出力電流ＩＯＵＴが増大する。そして時刻ｔ４に出力電流ＩＯＵＴが過電流しきい値ＩＯＣＰを超えると過電流保護がかかり、オーディオアンプ１００Ｒの動作が停止する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者は、図１のオーディオアンプ１００Ｒについて検討した結果、以下の課題を認識するに至った。
【００１０】
図３は、オーディオアンプ１００Ｒの地絡時の等価回路図である。オペアンプ１１０はプッシュプル形式の出力段１１２を有する。ＲＬＯＡＤは電気音響変換素子２０２の抵抗値を、ＲＯＵＴは、出力段１１２と出力端子ＯＵＴの間の抵抗値を、そしてＲＳＨＯＲＴは短絡時の出力端子ＯＵＴと接地ＧＮＤの間の抵抗値を表す。ＲＯＵＴにはたとえばボンディングワイヤの寄生抵抗などが含まれる。
【００１１】
図４は、起動シーケンス中の過電流保護を説明する図である。ここではシャットダウン解除の時刻ｔ１より前において出力端子ＯＵＴが地絡しているケースを説明する。ＲＳＨＯＲＴ≪ＲＬＯＡＤが成り立つとき、出力段１１２に流れる出力電流ＩＯＵＴは、ＩＯＵＴ＝ＶＯＵＴ’／（ＲＯＵＴ＋ＲＳＨＯＲＴ）となる。シャットダウン解除後、バイアス電圧ＶＢＩＡＳは時間とともに緩やかに増加し、オーディオ信号ＶＩＮが入力されるまでの期間、ＶＯＵＴ’≒ＶＢＩＡＳが成り立ち、このときの出力電流ＩＯＵＴは、ＩＯＵＴ≒ＶＢＩＡＳ／（ＲＯＵＴ＋ＲＳＨＯＲＴ）で与えられる。したがって、ＶＢＩＡＳ／（ＲＯＵＴ＋ＲＳＨＯＲＴ）＞ＩＯＣＰとなると過電流保護が有効となる。
【００１２】
たとえばＲＯＵＴ＝１０ｍΩ、ＲＳＨＯＲＴ＝４０ｍΩ、ＩＯＣＰ＝３．５Ａとすると、バイアス電圧ＶＢＩＡＳが１７５ｍＶを超えると、過電流保護がかかる。逆に言えば、シャットダウン解除の時刻ｔ１からバイアス電圧ＶＢＩＡＳが１７５ｍＶに達する時刻ｔ２までは、３．５Ａよりは小さいが、熱的な問題を引き起こしうる大電流がハイサイドトランジスタＭＨに定常的、直流的に流れ続ける。出力地絡時においてハイサイドトランジスタＭＨのドレインソース間の電位差は電源電圧ＶＤＤ−ＶＯＵＴ’＝ＶＤＤ−ＶＢＩＡＳであり、仮にＶＤＤ＝５．０Ｖ、ＶＢＩＡＳ＝０．１Ｖとすれば、ハイサイドトランジスタＭＨの消費電力は（０．１Ｖ÷５０ｍΩ）×（５．０Ｖ−０．１Ｖ）＝９．８Ｗとなる。過電流状態が長く持続すると、ハイサイドトランジスタＭＨの信頼性を低下させる。
【００１３】
過電流状態の長さｔ１〜ｔ２は、バイアス電圧ＶＢＩＡＳの時定数に応じている。したがってバイアス電圧ＶＢＩＡＳの時定数を短くすることでこの問題は解決しうるが、その場合、ポップノイズが発生しやすくなるという別の問題を引き起こす。
【００１４】
あるいは過電流しきい値ＩＯＣＰを出力段のトランジスタの最大定格電流よりも大幅に低くすることでも解決しうるが、その場合、通常のオーディオ再生時の最大出力パワーが小さくなってしまう。
【００１５】
ここでは、オーディオアンプ１００Ｒが非反転型の場合を例としたが、同様の問題は、反転増幅型、あるいはボルテージフォロアにおいても生じうる。またＢＴＬ（Bridged Tied Load）のオーディオアンプにおいても生じうる。
【００１６】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信頼性を改善したオーディオアンプの提供にある。
【課題を解決するための手段】
【００１７】
本発明のある態様は、オーディオアンプあるいは保護方法に関する。オーディオアンプは、プッシュプル形式の出力段を有するオペアンプを備える。オーディオアンプの起動時に、ハイサイドトランジスタに流れるソース電流は、第１しきい値と比較される。起動時にはソース電流が第１しきい値を超えないように制限される。オーディオアンプの起動完了後に、ソース電流が第１しきい値より大きい第２しきい値を超えると、出力段を停止させる。
【００１８】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明によれば、オーディオアンプの信頼性を改善できる。
【図面の簡単な説明】
【００２０】
【図１】オーディオアンプを備えるオーディオ出力装置の回路図である。
【図２】図１のオーディオアンプの起動シーケンスを説明するタイムチャートである。
【図３】オーディオアンプの地絡時の等価回路図である。
【図４】起動シーケンス中の過電流保護を説明する図である。
【図５】実施の形態に係るオーディオアンプを備えるオーディオ出力装置のブロック図である。
【図６】図５のオーディオアンプの動作を説明する図である。
【図７】保護回路および過電流検出回路の構成例を示す図である。
【図８】保護回路および過電流検出回路のより具体的な構成例を示す図である。
【図９】保護実行部の構成例を示す回路図である。
【図１０】バイアス回路およびモードセレクタの構成例を示す回路図である。
【図１１】図１１（ａ）〜（ｄ）は、変形例に係るモードセレクタを示す回路図である。
【図１２】ＢＴＬ形式のオーディオアンプを示すブロック図である。
【図１３】変形例に係るオーディオアンプの過電流保護に関連する部分の回路図である。
【図１４】図１４（ａ）〜（ｃ）は、電子機器の外観図である。
【発明を実施するための形態】
【００２１】
（実施の形態の概要）
本明細書に開示される一実施の形態は、オーディオアンプに関する。オーディオアンプは、第１モードと第２モードが切り替え可能である。オーディオアンプは、プッシュプル形式の出力段を有するオペアンプと、第１モードにおいて過電流しきい値が第１値、第２モードにおいて過電流しきい値が第１値より大きい第２値となり、出力段のハイサイドトランジスタに流れるソース電流を過電流しきい値と比較し、ソース電流が過電流しきい値を超えると検出信号をアサートする検出回路と、第１モードにおいて検出信号がアサートされると第１保護状態となり、第２モードにおいて検出信号がアサートされると第２保護状態となる保護回路と、を備える。
【００２２】
バイアス電圧が低い状態では、第１モードに設定して過電流しきい値を低下させることで、熱的な問題から出力段を保護できる。またバイアス電圧が高い状態では、第２モードに設定して過電流しきい値を高くすることで、出力段の最大出力パワーを犠牲にすることなく、出力段のトランジスタに絶対最大定格電流を超える過電流が流れるのを防止できる。
【００２３】
保護回路は、第１保護状態において、第１値である過電流しきい値を超えないようにソース電流を制限し、第２保護状態において、ハイサイドトランジスタをターンオフしてもよい。これにより第１保護状態では、ソース電流を制限しつつ、バイアス電圧の上昇にともなって、出力電圧を上昇させ、第１保護状態の間に、地絡等の異常の原因がなくなれば、通常の状態に復帰させることができる。地絡等の異常の原因が消滅しなかった場合には、第２保護状態に移行したのちに、ハイサイドトランジスタがターンオフし、回路を保護できる。
【００２４】
保護回路は、ハイサイドトランジスタのゲートソース間またはベースエミッタ間に設けられた保護トランジスタを含んでもよい。第１保護状態では、保護トランジスタのオンの程度（ゲートソース間電圧／ベースエミッタ間電圧）を調節することにより、ハイサイドトランジスタに流れるソース電流をリミット電流に制限できる。また第２保護状態では、保護トランジスタをターンオンすることで、ハイサイドトランジスタをターンオフできる。
【００２５】
保護回路は、第１保護状態において検出信号の信号レベルに応じて保護トランジスタのゲート電圧を変化させてもよい。これによりソース電流がリミット電流を超えないように帰還をかけることができる。
【００２６】
保護回路は、第２保護状態において保護トランジスタをフルオンしてもよい。保護回路は、第２保護状態において、検出信号のアサートをラッチし、第２保護状態を維持してもよい。
【００２７】
オーディオアンプは、起動時（起動シーケンス中）において第１モード、オーディオアンプの通常動作時（起動シーケンス完了後）において第２モードとなってもよい。
【００２８】
オーディオアンプは、オペアンプのバイアス電圧を生成するバイアス回路をさらに備えてもよい。オーディオアンプは、バイアス電圧がしきい値電圧より低いとき第１モードとなり、バイアス電圧がしきい値電圧より高いとき第２モードとなってもよい。
【００２９】
オーディオアンプは、オーディオアンプの起動から所定時間の経過前において第１モードとなり、所定時間の経過後において第２モードとなってもよい。
【００３０】
オーディオアンプは、外部からの制御信号を受ける制御ピンをさらに備えてもよい。オーディオアンプは、制御信号が第１レベルのとき第１モードとなり、制御信号が第２レベルのとき第２モードとなってもよい。
【００３１】
検出回路は、ハイサイドトランジスタとゲートまたはベースが共通に接続されたレプリカトランジスタと、レプリカトランジスタに流れる電流を、第１モードにおいて第１しきい値電流、第２モードにおいて第１しきい値電流より大きい第２しきい値電流と比較する比較回路と、を含んでもよい。
【００３２】
比較回路は、レプリカトランジスタと電源ラインの間に設けられる第１抵抗と、第１モードにおいて第１抵抗値、第２モードにおいて第２抵抗値を有する第２抵抗と、第１抵抗および第２抵抗をソース／エミッタ負荷とするカレントミラー回路と、カレントミラー回路の入力と接続される第１電流源と、カレントミラー回路の出力と接続される第２電流源と、を含み、検出信号は、カレントミラー回路と第２電流源の接続ノードの状態に応じていてもよい。第２抵抗の抵抗値を切りかえることにより、しきい値電流を切り替えることができる。
【００３３】
オーディオアンプは、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００３４】
本明細書に開示される一実施の形態は、オーディオ出力装置である。オーディオ出力装置は、電気音響変換素子と、電気音響変換素子を駆動するオーディオアンプと、を備える。オーディオアンプは、ハイサイドトランジスタおよびローサイドトランジスタを含むプッシュプル形式の出力段と、オーディオ信号に応じて出力段を制御する差動増幅段と、第１モードにおいて過電流しきい値が第１値、第２モードにおいて過電流しきい値が第１値より大きい第２値となり、出力段のハイサイドトランジスタに流れるソース電流を過電流しきい値と比較し、ソース電流が過電流しきい値を超えると検出信号をアサートする検出回路と、第１モードにおいて検出信号がアサートされると第１保護状態となり、第２モードにおいて検出信号がアサートされると第２保護状態となる保護回路と、を備える。
【００３５】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３７】
図５は、実施の形態に係るオーディオアンプ１００を備えるオーディオ出力装置２００のブロック図である。オーディオ出力装置２００は、電気音響変換素子２０２およびオーディオアンプ１００を備える。
【００３８】
オーディオアンプ１００は、主として、オペアンプ１１０、バイアス回路１２０、過電流検出回路１５０、保護回路１７０、モードセレクタ１８０を備え、ひとつの半導体基板（ダイ）に集積化された機能ＩＣ（Integrated Circuit）である。
【００３９】
オペアンプ１１０は、複数の抵抗Ｒ１１〜Ｒ１４とともにアンプ１０２を形成する。図５では、非反転型のアンプ１０２を示すがその限りでなく、反転型であってもよい。
【００４０】
オーディオアンプ１００のシャットダウン（ＳＤＢ）ピンには、シャットダウン（ＳＤＢ）信号が入力される。オーディオアンプ１００は、ＳＤＢ信号が第１レベル（たとえばロー）のときシャットダウン状態となり、第２レベル（たとえばハイ）のときシャットダウン解除となる。
【００４１】
バイアス回路１２０は、アンプ１０２のバイアス電圧ＶＢＩＡＳを生成する。バイアス回路１２０には、バイアス（ＢＩＡＳ）ピンを介してキャパシタＣ１１が外付けされる。バイアス回路１２０は、シャットダウン解除に応答してバイアス電圧ＶＢＩＡＳの生成を開始する。バイアス電圧ＶＢＩＡＳは、キャパシタＣ１１で決まる時定数にしたがって緩やかに上昇する。バイアス電圧ＶＢＩＡＳは、アンプ１０２に供給される。
【００４２】
オペアンプ１１０は、出力段１１２および差動増幅段１１４を含む。出力段１１２は、プッシュプル形式であり、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを含む。差動増幅段１１４は、非反転入力端子（＋）と反転入力端子（−）の電圧が近づくように、出力段１１２を制御する。
【００４３】
オーディオアンプ１００は、第１モードφ１と第２モードφ２が切り替え可能に構成される。モードセレクタ１８０は、第１モードφ１と第２モードφ２を指示するモード信号ＭＯＤＥを生成する。たとえばモード信号ＭＯＤＥは、第１モードφ１においてロー、第２モードφ２においてハイである。モードセレクタ１８０は、オーディオアンプ１００の電源投入直後の起動時において第１モードφ１、その後の通常動作時に第２モードφ２を選択する。本実施の形態において、モードセレクタ１８０は、バイアス電圧ＶＢＩＡＳを監視し、バイアス電圧ＶＢＩＡＳが所定のしきい値電圧ＶＭＯＤＥより低い状態を第１モードφ１とし、バイアス電圧ＶＢＩＡＳがしきい値電圧ＶＭＯＤＥより高い状態を第２モードφ２とする。たとえばしきい値電圧ＶＭＯＤＥは、バイアス電圧ＶＢＩＡＳの目標電圧より数百ｍＶ程度低く規定される。たとえばバイアス電圧ＶＢＩＡＳの目標電圧を２．５Ｖとするとき、しきい値電圧ＶＭＯＤＥは２．２〜２．３Ｖ程度とするとよい。
【００４４】
過電流検出回路１５０は、出力段１１２のハイサイドトランジスタＭＨに流れるソース電流ＩＳＲＣを過電流しきい値ＩＯＣＰと比較し、ソース電流ＩＳＲＣが過電流しきい値ＩＯＣＰを超えると検出信号ＶＤＥＴをアサートする（たとえばロー）。第１モードφ１において過電流しきい値ＩＯＣＰは第１値ＩＯＣＰ１となり、第２モードφ２において過電流しきい値ＩＯＣＰは第１値ＩＯＣＰ１より大きい第２値ＩＯＣＰ２となる。
【００４５】
保護回路１７０は、第１モードφ１において検出信号ＶＤＥＴがアサートされると第１保護状態となり、第２モードφ２において検出信号ＶＤＥＴがアサートされると第２保護状態となる。
【００４６】
より詳しくは保護回路１７０は、第１保護状態において、第１値ＩＯＣＰ１である過電流しきい値ＩＯＣＰを超えないようにソース電流ＩＳＲＣを制限する（ＯＣＰリミッタ）。また第２モードφ２においてソース電流ＩＳＲＣが第２値ＩＯＣＰ２である過電流しきい値ＩＯＣＰを超えると第２保護状態となり、ハイサイドトランジスタＭＨをターンオフする（ＯＣＰラッチ）。
【００４７】
以上がオーディオアンプ１００の構成である。続いてその動作を説明する。図６は、図５のオーディオアンプ１００の動作を説明する図である。図６には、シャットダウン解除時において、ＯＵＴ端子が地絡しているときの動作を示す。図３と同様に、地絡経路の抵抗値をＲＳＨＯＲＴとする。
【００４８】
時刻ｔ０に電源電圧ＶＤＤが供給される。時刻ｔ１にＳＤＢ信号がハイとなり、シャットダウン状態が解除されると、バイアス電圧ＶＢＩＡＳが上昇し始める。バイアス電圧ＶＢＩＡＳの上昇にともない、アンプ１０２の入力電圧ＶＩＮ’および出力電圧ＶＯＵＴも上昇する。ＯＵＴ端子が地絡しているため、ハイサイドトランジスタＭＨには、ソース電流ＩＳＲＣ＝ＶＢＩＡＳ／（ＲＯＵＴ＋ＲＳＨＯＲＴ）が流れる。起動直後はＶＢＩＡＳ＜ＶＭＯＤＥであるから、第１モードφ１が選択されている。
【００４９】
時刻ｔ２にソース電流ＩＳＲＣが第１しきい値ＩＯＣＰ１に達すると、第１保護状態が有効となり、ソース電流ＩＳＲＣが第１しきい値ＩＯＣＰ１をリミット電流として制限される。時刻ｔ３に、バイアス電圧ＶＢＩＡＳがしきい値ＶＭＯＤＥに達すると、第２モードφ２に切り替わる。
【００５０】
時刻ｔ３に第２モードφ２に切り替わると、過電流しきい値ＩＯＣＰが第２値ＩＯＣＰ２に上昇する。その結果、その直後にＩＳＲＣ＜ＩＯＣＰ２となり、検出信号ＶＤＥＴがネゲートされる。第１保護状態が解除された結果、ソース電流ＩＳＲＣのリミットも解除され、ソース電流ＩＳＲＣが増大し、時刻ｔ４に第２値ＩＯＣＰ２に達する。その結果、検出信号ＶＤＥＴが再びアサートされ、第２保護状態となる。第２保護状態では、アンプ１０２がラッチ停止し、ソース電流ＩＳＲＣがゼロとなる。
【００５１】
以上がオーディオアンプ１００の動作である。このオーディオアンプ１００によれば、地絡状態で、シャットダウン状態が解除された場合において、起動直後のバイアス電圧ＶＢＩＡＳが低い状態では、第１モードφ１に設定して過電流しきい値ＩＯＣＰを低下させることで、熱的な問題から出力段１１２を保護できる。またバイアス電圧ＶＢＩＡＳが高い状態では、第２モードφ２に設定して過電流しきい値ＩＯＣＰ２を高くすることで、出力段１１２の最大出力パワーを犠牲にすることなく、出力段１１２のトランジスタＭＨに絶対最大定格電流を超える過電流が流れるのを防止できる。
【００５２】
本発明は、図５のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００５３】
図７は、保護回路１７０および過電流検出回路１５０の構成例を示す図である。
【００５４】
保護回路１７０は、保護トランジスタ１７２および保護実行部１７３を含む。保護トランジスタ１７２は、ハイサイドトランジスタＭＨのゲートソース間に設けられる。
【００５５】
検出信号ＶＤＥＴの信号レベルは、ソース電流ＩＳＲＣに応じて変化する。保護回路１７０の保護実行部１７３は、第１保護状態において検出信号ＶＤＥＴの信号レベルに応じて保護トランジスタ１７２のゲート電圧ＶＧ１を変化させる。この負帰還によりソース電流ＩＳＲＣが、ＩＯＣＰ１にもとづくリミット量に制限される。
【００５６】
また保護実行部１７３は第２保護状態において保護トランジスタ１７２をフルオンする。より好ましくは保護実行部１７３は、第２保護状態において、検出信号ＶＤＥＴのアサートをラッチし、第２保護状態を維持する。これによりラッチ停止が提供される。
【００５７】
過電流検出回路１５０は、出力段１１２のレプリカ回路１５１を含む。レプリカ回路１５１は、ハイサイドトランジスタＭＨのレプリカトランジスタ１５２と、ローサイドトランジスタＭＬのレプリカトランジスタ１５３を含む。レプリカトランジスタ１５２，１５３のゲートは、トランジスタＭＨ，ＭＬのゲートと共通に接続される。レプリカトランジスタ１５２にはハイサイドトランジスタＭＨに流れるソース電流に比例した検出電流ＩＳＲＣ’が流れる。
【００５８】
比較回路１５４は、レプリカトランジスタ１５２に流れる電流ＩＳＲＣ’を、第１モードφ１において第１しきい値電流ＩＯＣＰ１’、第２モードφ２において第１しきい値電流ＩＯＣＰ１’より大きい第２しきい値電流ＩＯＣＰ２’と比較し、比較結果に応じた検出信号ＶＤＥＴを出力する。
【００５９】
図８は、保護回路１７０および過電流検出回路１５０のより具体的な構成例を示す図である。保護実行部１７３は、タイマーラッチ回路１７４、第１スイッチＳＷ１、第２スイッチＳＷ２を含む。第１スイッチＳＷ１は、比較回路１５４の出力と保護トランジスタ１７２のゲートの間に設けられ、第１モードφ１においてオンとなる。その結果、検出電圧ＶＤＥＴが直接、保護トランジスタ１７２のゲートに供給され、負帰還経路が形成され、第１保護状態となる。
【００６０】
タイマーラッチ回路１７４は、検出信号ＶＤＥＴをラッチする。タイマーラッチ回路１７４の出力は、ハイレベル、ローレベルの２値の信号である。第２スイッチＳＷ２は、タイマーラッチ回路１７４の出力と保護トランジスタ１７２のゲートの間に設けられ、第２モードφ２においてオンとなる。第２モードφ２において検出信号ＶＤＥＴがアサートされると、タイマーラッチ回路１７４の出力はローレベル電圧となり、保護トランジスタ１７２がフルオンし、ハイサイドトランジスタＭＨが完全にオフする。
【００６１】
比較回路１５４は、第１抵抗Ｒ２１、第２抵抗Ｒ２２、カレントミラー回路１５６、第１電流源ＣＳ１、第２電流源ＣＳ２を含む。第１抵抗Ｒ２１はレプリカトランジスタ１５２と電源ラインの間に設けられる。第２抵抗Ｒ２２は、第１モードφ１において第１抵抗値Ｒａ、第２モードφ２において第１抵抗値より大きい第２抵抗値Ｒｂ（Ｒｂ＞Ｒａ）を有する可変抵抗である。カレントミラー回路１５６は、第１抵抗Ｒ２１および第２抵抗Ｒ２２をソース負荷（エミッタ負荷）とする。第１電流源ＣＳ１は、カレントミラー回路１５６の入力と接続され、第２電流源ＣＳ２は、カレントミラー回路１５６の出力と接続される。検出信号ＶＤＥＴの信号レベルは、カレントミラー回路１５６と第２電流源ＣＳ２の接続ノードの状態に応じている。
【００６２】
図９は、保護実行部１７３の構成例を示す回路図である。保護実行部１７３は、タイマーラッチ回路１７４を含む。タイマーラッチ回路１７４は、タイマー回路１７６およびラッチ回路１７８を含む。第２モードφ２において検出信号ＶＤＥＴがロー（アサート）となると、トランジスタＴｒ３１がオンとなり、キャパシタＣ３１が抵抗Ｒ３１を介して充電される。そしてキャパシタＣ３１の電圧ＶＣ３１がシュミットバッファ１７７のしきい値を超えると、シュミットバッファ１７７の出力はハイとなる。シュミットバッファ１７７の出力は、インバータＩＮＶ１により反転され、ラッチ回路（フリップフロップ）１７８に入力される。ラッチ回路１７８のハイ出力は、インバータＩＮＶ２により反転され、第２スイッチＳＷ２を介して保護トランジスタ１７２のゲートにローレベル電圧が入力される。これにより保護トランジスタ１７２がフルオンする。
【００６３】
図１０は、バイアス回路１２０およびモードセレクタ１８０の構成例を示す回路図である。バイアス電圧ＶＢＩＡＳは、電源電圧ＶＤＤと接地電圧ＶＧＮＤ（０Ｖ）の中点付近（ＶＤＤ／２）に設定される。バイアス回路１２０は、抵抗Ｒ４１，Ｒ４２を含む分圧回路と、トランジスタＴｒ４１を含む。トランジスタＴｒ４１は、ＳＤＢ信号に応じて制御され、シャットダウン解除とともにオンとなる。２つの抵抗Ｒ４１，Ｒ４２の接続点は、バイアス（ＢＩＡＳ）ピンと接続される。ＢＩＡＳピンには、外付けのキャパシタＣ４１が接続される。バイアス電圧ＶＢＩＡＳの時定数は、キャパシタＣ４１の容量に応じて定まる。
【００６４】
モードセレクタ１８０は、電圧コンパレータ１８２を含む。電圧コンパレータ１８２は、バイアス電圧ＶＢＩＡＳをしきい値電圧ＶＭＯＤＥと比較し、比較結果にもとづくモード信号ＭＯＤＥを出力する。
【００６５】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６６】
実施の形態では、バイアス電圧ＶＢＩＡＳにもとづいてモードを切り替えたがその限りでない。図１１（ａ）〜（ｄ）は、変形例に係るモードセレクタ１８０を示す回路図である。
【００６７】
（変形例１）
図１１（ａ）のモードセレクタ１８０は、タイマー回路１８４を含む。タイマー回路１８４は、ＳＤＢ信号を監視し、スタンバイ解除から所定時間の経過するまでを第１モードφ１とし、経過後を第２モードφ２とする。これによりオーディオアンプ１００の起動から所定時間の経過前を第１モードφ１、所定時間の経過後を第２モードφ２とすることができる。
【００６８】
図１１（ｂ）では、オーディオアンプ１００は、モード制御ピンＭＯＤＥを備え、モードセレクタ１８０の機能は、オーディオアンプ１００の外部、たとえばマイコンの内部に実装される。オーディオアンプ１００は、モード制御ピンＭＯＤＥの状態に応じて、第１モードφ１と第２モードφ２が切り替わる。
【００６９】
図１１（ｃ）では、モードセレクタ１８０は入力検出回路１８６を備える。入力検出回路１８６は、入力ピンＩＮに入力されるオーディオ信号を監視し、オーディオ信号の未検出状態を第１モードφ１とし、オーディオ信号の入力を検出すると、第２モードφ２に切り替わる。
【００７０】
図１１（ｄ）では、モードセレクタ１８０は電圧コンパレータ１８８を備える。電圧コンパレータ１８８は、アンプ１０２の出力信号ＶＯＵＴをしきい値電圧ＶＭＯＤＥと比較し、ＶＯＵＴ＜ＶＭＯＤＥのとき第１モードφ１、ＶＯＵＴ＞ＶＭＯＤＥのとき第２モードφ２を選択する。
【００７１】
（変形例２）
実施の形態ではシングルエンドのオーディオアンプ１００を説明したが、ＢＴＬ形式のオーディオアンプにも本発明は適用可能である。図１２は、ＢＴＬ形式のオーディオアンプ１００Ａを示すブロック図である。オーディオアンプ１００Ａは、アンプ１０２Ｐ、１０２Ｎを備える。アンプ１０２Ｐ，１０２Ｎそれぞれの構成は、上述のアンプ１０２と同様であるが、抵抗Ｒ１３が接地されずに互いの入力と接続されている。
【００７２】
（変形例３）
実施の形態では、ハイサイドトランジスタＭＨの保護について説明したが、ローサイドトランジスタＭＬについても同様に保護対象とすることができる。図１３は、変形例に係るオーディオアンプの過電流保護に関連する部分の回路図である。図１３において、ハイサイドトランジスタＭＨの保護に関する回路ブロックに添え字のＨを、ローサイドトランジスタＭＬの保護に関する回路ブロックに添え字のＬを付している。ハイサイドとローサイドとで対応する回路ブロックは、トランジスタの極性を入れ替えて、天地を反転した構成となっている。ローサイド用の過電流検出回路１５０Ｌは、ローサイドトランジスタＭＬに流れるシンク電流を過電流しきい値と比較し、第２検出信号を生成する。この過電流しきい値も、第１モードと第２モードとで切り替わる。ローサイド用の保護回路１７０Ｌは、第１モードにおいて第２検出信号がアサートされると第１保護状態となり、第２モードにおいて第２検出信号がアサートされると第２保護状態となる。タイマー回路１７６Ｌの入力には、インバータが追加される。また図９のインバータＩＮＶ１は、ＮＡＮＤゲートに置換されている。その他は図９と同様である。
【００７３】
（変形例４）
実施の形態ではＭＯＳトランジスタで構成されるオーディオアンプを説明したが、一部あるいは全部のトランジスタをバイポーラトランジスタで構成してもよい。その場合、ゲート、ソース、ドレインを、ベース、エミッタ、コレクタと読み替えればよい。
【００７４】
（変形例５）
図７などの構成例では、第１保護状態と第２保護状態とで、共通の保護トランジスタ１７２を利用したがその限りでなく、第１保護状態のための保護トランジスタと、第２保護状態のための保護トランジスタとを並列に２個、別々に設けてもよい。
【００７５】
（用途）
最後に、オーディオ出力装置２００のアプリケーションを説明する。図１４（ａ）〜（ｃ）は、電子機器１の外観図である。図１４（ａ）は電子機器１の一例であるディスプレイ装置６００である。ディスプレイ装置６００は、筐体６０２、スピーカ２を備える。オーディオ出力装置２００は筐体に内蔵され、スピーカ２を駆動する。スピーカ２は、電気音響変換素子２０２に相当する。
【００７６】
図１４（ｂ）は電子機器１の一例であるオーディオコンポ７００である。オーディオコンポ７００は、筐体７０２、スピーカ２を備える。オーディオ出力装置２００は筐体７０２に内蔵され、スピーカ２を駆動する。
【００７７】
図１４（ｃ）は電子機器１の一例である小型情報端末８００である。小型情報端末８００は、スマートフォン、タブレットＰＣ（Personal Computer）、オーディオプレイヤ、デジタルカメラ、デジタルビデオカメラなどである。小型情報端末８００は、筐体８０２、スピーカ２、ディスプレイ８０４を備える。オーディオ出力装置２００は筐体８０２に内蔵され、スピーカ２を駆動する。
【００７８】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７９】
１００  オーディオアンプ
１０２  アンプ
１１０  オペアンプ
１１２  出力段
１１４  差動増幅段
ＭＨ  ハイサイドトランジスタ
ＭＬ  ローサイドトランジスタ
１２０  バイアス回路
１５０  過電流検出回路
１５２  レプリカトランジスタ
１５４  比較回路
１５６  カレントミラー回路
ＣＳ１  第１電流源
ＣＳ２  第２電流源
１７０  保護回路
１７２  保護トランジスタ
１７３  保護実行部
１７４  タイマーラッチ回路
１７６  タイマー回路
１７８  ラッチ回路
１８０  モードセレクタ
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
２００  オーディオ出力装置
２０２  電気音響変換素子
【図１】
2019180044.tif 000003
【図２】
2019180044.tif 000004
【図３】
2019180044.tif 000005
【図４】
2019180044.tif 000006
【図５】
2019180044.tif 000007
【図６】
2019180044.tif 000008
【図７】
2019180044.tif 000009
【図８】
2019180044.tif 000010
【図９】
2019180044.tif 000011
【図１０】
2019180044.tif 000012
【図１１】
2019180044.tif 000013
【図１２】
2019180044.tif 000014
【図１３】
2019180044.tif 000015
【図１４】
2019180044.tif 000016