(57)【要約】【課題】オン電圧が低くスイッチングロスが低減されたＩＧＢＴの提供。【解決手段】実施形態のＩＧＢＴは、第１電極と、第２電極との間の第１電極上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、第２導電形の第３半導体層と、第１導電形の第４半導体層と、第２導電形の第５半導体層とを順に有する。第３電極は、第３半導体層、第４半導体層、及び第５半導体層上にゲート絶縁膜を介して設けられ、第１電極及び第２電極と絶縁される。第４電極は、第３電極と第２半導体層との間に設けられ、第３電極及び第２半導体層とは絶縁されている。【選択図】図１
2019012813.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた第１導電形の第１半導体層と、
前記第２電極と前記第１半導体層との間に設けられた第２導電形の第２半導体層と、
前記第２電極と前記第２半導体層との間に設けられ前記第２半導体層よりも不純物濃度が高い前記第２導電形の第３半導体層と、
前記第２電極と前記第３半導体層との間に設けられ前記第２電極に電気的に接続された前記第１導電形の第４半導体層と、
前記第２電極と前記第４半導体層との間に選択的に設けられ、前記第２電極と電気的に接続され、前記第２半導体層よりも不純物濃度が高い前記第２導電形の第５半導体層と、
前記第３半導体層、前記第４半導体層、及び前記第５半導体層上にゲート絶縁膜を介して設けられ、前記第１電極及び前記第２電極と絶縁された第３電極と、
前記第３電極と前記第２半導体層との間に設けられ、前記第３電極及び前記第２半導体層とは絶縁された第４電極と、
を備えた絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記第４電極は、前記第２電極に電気的に接続されている請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項３】
前記第４電極は、前記第２電極側の前記第２半導体層のキャリア濃度を制御するための電圧が与えられる請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項４】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた第１導電形の第１半導体層と、
前記第２電極と前記第１半導体層との間に設けられた第２導電形の第２半導体層と、
前記第２電極と前記第２半導体層との間に設けられ前記第２半導体層よりも不純物濃度が高い前記第２導電形の第３半導体層と、
前記第２電極と前記第３半導体層との間に設けられ前記第２電極に電気的に接続された前記第１導電形の第４半導体層と、
前記第２電極と前記第４半導体層との間に選択的に設けられ、前記第２電極と電気的に接続され、前記第２半導体層よりも不純物濃度が高い前記第２導電形の第５半導体層と、
前記第３半導体層、前記第４半導体層、及び前記第５半導体層上にゲート絶縁膜を介して設けられ、前記第１電極及び前記第２電極と絶縁された第３電極と、
前記第３電極と前記第２半導体層との間に設けられ、前記第３電極及び前記第２半導体層とは絶縁され、前記第２電極に電気的に接続された第４電極と、を備えた絶縁ゲート型バイポーラトランジスタ。
【請求項５】
前記第１電極から前記第２電極に向かう方向において、前記第３電極の長さが、前期第４電極の長さよりも長いことを特徴とする請求項４に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項６】
絶縁膜を介して前記第２半導体層、前記第３半導体層、及び前記第４半導体層上に前記第３電極及び前記第４電極に対向して設けられ、前記第２電極に電気的に接続された第５電極をさらに備えた、請求項４または５に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項７】
前記第４電極の前記第１電極側の一端と前記第２電極との間の距離は、前記第５電極の前記第１電極側の一端と前記第２電極との間の距離と同じである請求項６記載の絶縁ゲート型バイポーラトランジスタ。
【請求項８】
絶縁膜を介して前記第２半導体層、前記第３半導体層、及び前記第４半導体層上に設けられ、前記第２の電極に電気的に接続された第６電極を、前記第３電極と前記第５電極との間にさらに備えた請求項６または７に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項９】
前記第５電極と前記第６電極との間で、前記第２電極と前記第４半導体層との間に設けられ、前記第４半導体層を覆う層間絶縁膜をさらに備える請求項８に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項１０】
前記第５電極は前記絶縁膜を介して前記第５半導体層上に接続している請求項６乃至９のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項１１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた第１導電形の第１半導体層と、
前記第２電極と前記第１半導体層との間に設けられた第２導電形の第２半導体層と、
前記第２電極と前記第２半導体層との間に設けられ前記第２半導体層よりも不純物濃度が高い前記第２導電形の第３半導体層と、
前記第２電極と前記第３半導体層との間に設けられ前記第２電極に電気的に接続された前記第１導電形の第４半導体層と、
前記第２電極と前記第４半導体層との間に選択的に設けられ、前記第２電極と電気的に接続され、前記第２半導体層よりも不純物濃度が高い前記第２導電形の第５半導体層と、
前記第３半導体層、前記第４半導体層、及び前記第５半導体層上にゲート絶縁膜を介して設けられ、前記第１電極及び前記第２電極と絶縁された第３電極と、
少なくとも前記第２半導体層および前記第３電極上に絶縁膜を介して設けられる第４電極と、
を備え、
ターンオン、もしくは、ターンオフ動作の際に、前記第４電極と前記第３電極とは所定時間の間隔をもって電圧が与えられる絶縁ゲート型バイポーラトランジスタ。
【請求項１２】
前記第４電極は、前記第３半導体層上にも前記絶縁膜を介して設けられている請求項１１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項１３】
前記第１電極から前記第２電極に向かう方向において、前記第３電極の長さが、前期第４電極の長さよりも長いことを特徴とする請求項１１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項１４】
前記第３電極および前記第４電極はそれぞれ複数設けられ、一部の前記第４電極は前記第２電極に電気的に接続されている請求項１１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項１５】
絶縁膜を介して前記第２半導体層、前記第３半導体層、及び前記第４半導体層上に前記第３電極及び前記第４電極に対向して設けられ、前記第２電極に電気的に接続された第５電極をさらに備えた請求項１１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項１６】
前記第４電極の前記第１電極側の一端と前記第２電極との間の距離は、前記第５電極の前記第１電極側の一端と前記第２電極との間の距離と同じである請求項１５に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項１７】
前記第５半導体層は複数であり、前記複数の第５半導体層は、前記第３電極および前記第４電極の延伸方向に沿って離間している請求項１乃至１６のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
絶縁ゲート型バイポーラトランジスタに関する。
【背景技術】
【０００２】
６００Ｖ以上の耐圧を有するパワー半導体素子として絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ（Insulated Gate Bipolar Transistor））が一般に用いられている。パワー半導体装置は、一般にスイッチとして用いられるので、オン抵抗が低く、スイッチング速度が速いことが望まれている。オン抵抗低減のために、チャネル領域からさらに深くｎ−形ベース層まで延伸するトレンチゲート構造が用いられる。この構造を用いることにより、隣り合うトレンチゲート間のｎ−形ベース層にキャリアを効率よく閉じ込めて伝導度変調を引き起こし、ＩＧＢＴのオン抵抗が低減される。しかしながら、チャネルより深いトレンチゲート構造により、ＩＧＢＴのオフ状態からオン状態への移行（ターンオン）時にキャリア蓄積の遅延が大きく、また、オン状態から／オフ状態への移行（ターンオフ）時にはキャリアの排出の遅延が大きい。これにより、ターンオン時のスイッチングロス及びターンオフ時のスイッチングロスが大きいという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１５４２１８号公報
【特許文献２】特開２０１３−２５１３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
オン電圧が低くスイッチングロスが低減されたＩＧＢＴの提供。
【課題を解決するための手段】
【０００５】
実施形態の絶縁ゲート型バイポーラトランジスタは  第１電極と、第２電極と、第１半導体層と、第２半導体層と、第３半導体層と、第４半導体層と、第５半導体層と、第３電極と、第４電極と、を備える。第１半導体層は、第１電極と第２電極との間に設けられ第１導電形を有する。第２半導体層は、第２電極と第１半導体層との間に設けられ第２導電形を有する。第３半導体層は、第２電極と第２半導体層との間に設けられ第２導電形であり第２半導体層よりも不純物濃度が高い。第４半導体層は、第２電極と第３半導体層との間に設けられ第１導電形であり第２電極に電気的に接続される。第５半導体層は、第２電極と第４半導体層との間に選択的に設けられ第２導電形であり、第２電極と電気的に接続され、第２半導体層よりも不純物濃度が高い。第３電極は、第３半導体層、第４半導体層、及び第５半導体層上にゲート絶縁膜を介して設けられ、第１電極及び第２電極と絶縁される。第４電極は、第３電極と第２半導体層との間に設けられ、第３電極及び第２半導体層とは絶縁されている。
【図面の簡単な説明】
【０００６】
【図１】本発明の第１の実施形態に係るＩＧＢＴの断面図。
【図２】比較例に係るＩＧＢＴの断面図。
【図３】本発明の第１の実施形態に係るＩＧＢＴと比較例に係るＩＧＢＴのターンオフ特性を比較する図。
【図４】比較例に係るＩＧＢＴのｎ−形ベース層中におけるターンオフ時のキャリア濃度分布の時間推移を示す図。
【図５】本発明の第１の実施形態に係るＩＧＢＴのｎ−形ベース層中におけるターンオフ時のキャリア濃度分布の時間推移を示す図。
【図６】本発明の第１の実施形態に係るＩＧＢＴと比較例に係るＩＧＢＴのターンオン特性を比較する図。
【図７】比較例に係るＩＧＢＴのｎ−形ベース層中におけるターンオン時のキャリア濃度分布の時間推移を示す図。
【図８】本発明の第１の実施形態に係るＩＧＢＴのｎ−形ベース層中におけるターンオン時のキャリア濃度分布の時間推移を示す図。
【図９】本発明の第１の実施形態の変形例に係るＩＧＢＴの断面図。
【図１０】本発明の第２の実施形態に係るＩＧＢＴの断面図。
【図１１】本発明の第３の実施形態に係るＩＧＢＴの断面図。
【図１２】本発明の第４の実施形態に係るＩＧＢＴの断面図。
【図１３】本発明の第５の実施形態に係るＩＧＢＴの断面図。
【図１４】本発明の第６の実施形態に係るＩＧＢＴの斜視断面図。
【図１５】本発明の第７の実施形態に係るＩＧＢＴの断面図。
【図１６】本発明の第７の実施形態に係るＩＧＢＴのターンオフ時の制御方法を示すタイミングチャート。
【図１７】本発明の第７の実施形態に係るＩＧＢＴのキャリア濃度分布図。
【図１８】本発明の第７の実施形態に係るＩＧＢＴのターンオン時の制御方法を示すタイミングチャート。
【図１９】本発明の第７の実施形態に係るＩＧＢＴの制御回路を示すブロック図。
【図２０】本発明の第８の実施形態に係るＩＧＢＴの断面図。
【図２１】本発明の第９の実施形態に係るＩＧＢＴの断面図。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。同様な性質、機能、又は特徴を有する要素は、同一参照番号又は同一参照記号を用い、説明は省略する。
【０００８】
ｎ＋、ｎ、及びｎ−は、ｎ形半導体であることを示し、そのｎ形不純物濃度はこの順に低く設定される。ｐ＋、ｐ、及びｐ−は、ｐ形半導体であることを示し、そのｐ形不純物濃度はこの順に低く設定される。ｎ形不純物濃度及びｐ形不純物濃度は、実際のｎ形不純物の濃度及び実際のｐ形不純物の濃度を示すのではなく、それぞれの補償後の実効的な不純物濃度を示す。例えば、実際のｐ形不純物の濃度が実際のｎ形不純物の濃度よりも大きい場合は、実際のｐ形不純物の濃度から実際のｎ形不純物の濃度を引いた濃度を、ｐ形不純物濃度とする。ｎ形不純物濃度に関しても同様である。
【０００９】
（実施形態１）
図１を用いて、本発明の第１の実施形態に係る絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ）を説明する。図１に示すとおり、本実施形態に係るＩＧＢＴ１は、コレクタ電極１０（第１電極）と、エミッタ電極１１（第２電極）と、ｐ＋形コレクタ層１２（第１半導体層）と、ｎ−形ベース層１３（第２半導体層）と、ｎ形バリア層１４（第３半導体層）と、ｐ形ベース層１５（第４半導体層）と、ｎ＋形エミッタ層１６（第５半導体層）と、ゲート電極１７（第３電極）と、第１フィールドプレート電極１９（第４電極）と、を備える。
【００１０】
ｐ＋形コレクタ層１２は、エミッタ電極１１とコレクタ電極１０との間に設けられ第１導電形を有する半導体層である。本実施例では、第１導電形はｐ形の場合を表し、第２導電形はｎ形の場合を表す。また、半導体層は、シリコン（Ｓｉ）を一例として示すが、これに限定されない。ｐ＋形コレクタ層１２は、１×１０１３〜１×１０１５ ｃｍ−２程度のｐ形不純物総量を有し、層厚は０．１〜１０μｍ程度である。コレクタ電極１０及びエミッタ電極１１は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、ポリシリコン等の群から選ばれる少なくとも１つを含む金属で構成される。
【００１１】
ｎ−形ベース層１３は、エミッタ電極１１とｐ＋形コレクタ層１２との間に設けられ第２導電形（以下、ｎ形）を有する半導体層である。ｎ−形ベース層１３のｎ形不純物濃度は例えば、１×１０１２〜１×１０１５（ａｔｏｍｓ／ｃｍ３）程度であり、素子の耐圧設計により任意の不純物濃度に設定できる。また、層厚は１〜１０００μｍ程度であり、素子の耐圧設計により任意の厚さに設定できる。
【００１２】
ｎ形バリア層１４は、ｎ形半導体層であり、ｎ−形ベース層１３のｎ形不純物濃度よりも高いｎ形不順物濃度を有し、その不純物総量は１×10１２〜１×１０１４ ｃｍ−２程度である。ｎ形バリア層１４の層厚は０．１〜数μｍ程度である。
【００１３】
ｐ形ベース層１５は、ｐ形半導体層であり、エミッタ電極１１とｎ形バリア層１４との間に設けられ、ｐ＋形コレクタ層１２のｐ形不純物濃度よりも一般に低いｐ形不純物濃度を有する。ｐ形ベース層１５のｐ形不純物総量は１×10１２〜１×１０１４ ｃｍ−２程度であり、層厚は０．１〜数μｍ程度である。このため、設計によってはｐ＋形コレクタ層１２のｐ形不純物濃度よりも高いｐ形不純物濃度を有する場合もあり得る。ｐ形ベース層１５は、エミッタ電極１１に電気的に接続される。
【００１４】
ｎ＋形エミッタ層１６は、ｎ形半導体層であり、エミッタ電極１１とｐ形ベース層１５との間に選択的に設けられ、エミッタ電極１１と電気的に接続される。ｎ＋形エミッタ層１６はｎ−形ベース層１３のｎ形不純物濃度よりも高いｎ形不純物濃度を有し、そのｎ形不純物総量は１×10１４〜１×１０１６ ｃｍ−２程度である。ｎ＋形エミッタ層１６の層厚は０．１〜数μｍ程度であり、ｐ形ベース層１５よりも層厚は小さい。
【００１５】
エミッタ電極１１側からｎ＋形エミッタ層１６、ｐ形ベース層１５、及びｎ形バリア層１４を通り抜け、ｎ−形ベース層１３に達する複数のトレンチ２１がｐ形ベース層１５の面内方向（水平方向）に周期的に設けられる。トレンチ２１の深さは、１〜１０μｍ程度である。隣り合うトレンチの周期は、０．１〜数μｍ程度である。トレンチ２１の側壁には、ｎ＋形エミッタ層１６、ｐ形ベース層１５、ｎ形バリア層１４及びｎ−形ベース層１３が露出する。トレンチ２１の側壁において、ｎ＋形エミッタ層１６上、ｐ形ベース層１５上、及びｎ形バリア層１４上をゲート絶縁膜１８が覆う。ゲート電極１７が、ゲート絶縁膜１８を介して、ｎ＋形エミッタ層１６、ｐ形ベース層１５、及びｎ形バリア層１４上に設けられる。ゲート電極１７とエミッタ電極１１との間には、第１層間絶縁膜２３が存在し、第１層間絶縁膜２３はゲート電極１７をエミッタ電極１１から絶縁する。ゲート電極１７は、図示しない領域でゲートパッド領域に電気的に接続される。ゲートパッド領域はゲート端子に電気的に接続される（図示せず）。
【００１６】
トレンチ２１の側壁及び底部において、第１絶縁膜２２は、ｎ形バリア層１４及びｎ−形ベース層１３を覆い、ゲート絶縁膜１８と連続する。第１フィールドプレート電極１９は、ゲート電極１７とｎ−形ベース層１３との間に設けられる。ゲート電極１７と第１フィールドプレート電極１９との間には、電極間絶縁膜２０が存在する。第１フィールドプレート電極１９とｎ−形ベース層１３の間には、第１絶縁膜２２が存在する。また、電極間絶縁膜２０は、ゲート絶縁膜１８及び第１絶縁膜２２と連続する。第１フィールドプレート電極１９は、図示しない領域でエミッタ電極と電気的に接続され、エミッタ電極と同じ電位を有する。
【００１７】
言い換えると、トレンチ２１の側壁において、ゲート電極１７（第３電極）がゲート絶縁膜１８を介してｎ＋形エミッタ層１６、ｐ形ベース層１５、及びｎ形バリア層１４上に設けられる。ゲート電極１７は、エミッタ電極１１とコレクタ電極１０とは絶縁される。また、第１フィールドプレート電極１９は、ゲート電極１７とｎ−形ベース層１３との間に設けられ、ゲート電極１７とｎ−形ベース層１３とは絶縁され、エミッタ電極１１に電気的に接続される。
【００１８】
なお、ゲート電極１７は、ｎ−形ベース層１３上まで延伸してもよい。
【００１９】
上記ゲート絶縁膜１８、第１層間絶縁膜２３、第１絶縁膜２２、及び電極間絶縁膜２０は、例えば酸化シリコン（ＳｉＯ２）であるが、これに限定されない。また、それぞれの絶縁膜は、同じ材料でなく、それぞれ別の材料であっても良い。ゲート絶縁膜１８は、第１絶縁膜２２よりも薄いほうが望ましいが、これに限定されない。ゲート電極１７及び第１フィールドプレート電極１９は、例えば、ｎ形またはｐ形不純物を含むポリシリコンからなるが、これに限定されない。
【００２０】
トレンチ２１内のゲート電極１７、ゲート絶縁膜１８、第１絶縁膜２２、第１フィールドプレート電極１９、電極間絶縁膜２０、及び第１層間絶縁膜２３で構成された第１トレンチゲート構造が、ユニットセルとして、ｐ形ベース層１５の水平面内の少なくとも一方向において、複数繰り返して設けられる。例えば、第１トレンチゲート構造は、０．１〜数μｍ程度の周期でｐ形ベース層１５内に繰返し設けられる。
【００２１】
本実施形態に係るＩＧＢＴ１の動作を説明する前に、比較例のＩＧＢＴ１０１の構造について説明する。図２は、比較例に係るＩＧＢＴ１０１の断面図を示す。比較例に係るＩＧＢＴ１０１と、本実施形態に係るＩＧＢＴ１は、以下の点で相違する。
【００２２】
比較例に係るＩＧＢＴ１０１は、本実施形態に係るＩＧＢＴ１と同様に、エミッタ電極１１と、コレクタ電極１０と、ｐ＋形コレクタ層１２と、ｎ−形ベース層１３と、ｎ形バリア層１４と、ｐ形ベース層１５と、ｎ＋形エミッタ層１６と、を備え、トレンチ２１が設けられる。
【００２３】
本実施形態に係るＩＧＢＴ１は、トレンチ２１内に設けられたゲート電極１７、ゲート絶縁膜１８、第１フィールドプレート電極１９、第１絶縁膜２２、電極間絶縁膜２０、第１層間絶縁膜２３からなるトレンチゲート構造を有する。これに対して、比較例に係るＩＧＢＴ１０１は、トレンチ２１内に設けられた、ゲート電極１１７、ゲート絶縁膜１１８、及び第１層間絶縁膜２３からトレンチゲート構造を有する。
【００２４】
ゲート絶縁膜１１８は、トレンチ２１の側壁に露出したｎ＋形エミッタ層１６、ｐ形ベース層１５、ｎ形バリア層１４及びｎ−形ベース層１３と、底部に露出したｎ−形ベース層１３を覆うように設けられる。ゲート電極１１７は、ゲート絶縁膜１１８だけを介してトレンチ２１内に設けられる。ゲート電極１１７は、トレンチ２１の側壁において、ゲート絶縁膜１１８を介してｎ＋形エミッタ層１６、ｐ形ベース層１５、ｎ形バリア層１４及びｎ−形ベース層１３上に設けられる。ゲート電極１１７は、ｎ＋形エミッタ層１６上からトレンチ２１の底部に位置するｎ−形ベース層１３の一部まで延伸する。
【００２５】
比較例に係るＩＧＢＴ１０１は、本実施形態に係るＩＧＢＴ１と上記の通りトレンチゲート構造において相違する。
【００２６】
本実施形態に係るＩＧＢＴ１のスイッチング特性と比較例に係るＩＧＢＴ１０１のスイッチング特性とを比較する。図３は、本実施形態に係るＩＧＢＴ１及び比較例に係るＩＧＢＴ１０１のターンオフ時のコレクタ−エミッタ間電圧及びコレクタ電流の時間変化のシミュレーション結果を示す。時間が０秒のとき、ゲート電極の電位を駆動電位（例えば１５Ｖ）から例えば０Ｖに変化させる（ターンオフ開始）。
【００２７】
先ず比較例に係るＩＧＢＴ１０１の動作について説明する。ターンオフ開始後一定期間経過しゲート電極の電位が閾値電圧以下になると、チャネル層が消失する。このチャネル層の消失には、ゲート−エミッタ間容量Ｃｇｅとゲート−コレクタ間容量Ｃｇｃの和に応じた時間を要する。
【００２８】
このため、ターンオフ開始からしばらく遅れて、ｎ−形ベース層１３への電子の供給が断たれる一方で、ｎ−形ベース層１３中に蓄積されていた電子はコレクタへ、正孔はエミッタへそれぞれ排出され始める。この結果、ターンオフ開始からしばらくして、コレクタ電流は動作時の電流から減少して０になる。この電流の動作時の電流値から０に減少するまでに要する時間は、ｎ−形ベース層１３中における電子と正孔の排出に要する時間で決まる。
【００２９】
図４は、比較例に係るＩＧＢＴ１０１のターンオフ後の、ｎ−形ベース層１３中の電子と正孔のキャリア濃度の時間変化のシミュレーション結果を示す。電子のキャリア濃度と正孔のキャリア濃度は等しい（以後単にキャリア濃度というときは、電子と正孔の両者のキャリア濃度をさす）。キャリア濃度は、ターンオフ開始後０．４×１０−６秒ごとの値である。なお、図中のｅは冪演算の底が１０であることを意味する。
【００３０】
図４からわかるように、比較例に係るＩＧＢＴ１０１では、１．２マイクロ秒までは、キャリア濃度にほとんど変化がなく、１．６マイクロ秒からエミッタ側からキャリア濃度が減少し始める。これに対応してコレクタ電流が減少し始める。２．８マイクロ秒でキャリアが枯渇し、コレクタ電流がゼロになる。
【００３１】
コレクタ電流の減少と同時に、ｐ形ベース層１５とｎ形バリア層１４との界面からｎ−形ベース層１３に向かって空乏層が伸びていき、コレクタ−エミッタ間電圧が０Ｖから電源電圧に上昇する。ターンオフ時にコレクタ電流がある程度時間をかけて減少し、コレクタ−エミッタ間電圧がある程度時間をかけて上昇するため、スイッチングロスが発生する。比較例に係るＩＧＢＴ１０１では、このターンオフ時のスイッチングロスは２１．１ｍＪであった。
【００３２】
これに対して本実施形態に係るＩＧＢＴ１では、図３に示したように、ターンオフ開始後のコレクタ−エミッタ間の電圧の上昇開始までの時間とコレクタ電流の減少開始までの時間が比較例に係るＩＧＢＴ１０１のそれの約半分に短縮されている。図５は、本実施形態に係るＩＧＢＴ１のターンオフ後の、ｎ−形ベース層１３中における電子と正孔のキャリア濃度の時間変化のシミュレーション結果を示す。ターンオフ開始後の０．４〜０．８マイクロ秒の間にキャリア濃度が減少し始める。１．６マイクロ秒で、キャリア濃度はほとんど枯渇する。この結果、上記のように、コレクタ電流が減少し始めるまでの時間が約半分に短縮される。
【００３３】
比較例に係るＩＧＢＴ１０１は、ゲート絶縁膜１１８を介してトレンチ２１内に設けられたゲート電極１１７を有する。ゲート電極１１７は、トレンチ２１の側壁において、ｎ＋形エミッタ層１６上からトレンチ２１の底部に位置するｎ−形ベース層１３の一部まで延伸する。これにより、ゲート電極１１７は、ｐ形ベース層１５、ゲート絶縁膜１１８、及びゲート電極１１７により形成されたゲート−エミッタ間容量Ｃｇｅを有する。さらに、ゲート電極１１７は、ｎ−形ベース層１３、ゲート絶縁膜１１８、及びゲート電極１１７により形成されたゲート−コレクタ間容量Ｃｇｃ（帰還容量）を有する。ゲート電極１１７がｎ−形ベース層１３中にまで延伸することにより、ｎ−形ベース層１３中にｎ形蓄積層を形成し伝導度変調を引き起こしている。しかしながら、この構造により、ゲートコレクタ間容量Ｃｇｃは大きな値を有する。
【００３４】
これに対して、本実施形態に係るＩＧＢＴ１は、トレンチ２１内に、第１絶縁膜２２を介して設けられた第１フィールドプレート電極１９と、ゲート絶縁膜１８及び電極間絶縁膜２０を介して設けられたゲート電極１７とを有する。第１フィールドプレート電極１９は、ｎ−形ベース層１３上に第１絶縁膜２２を介して設けられる。ゲート電極１７は、第１フィールドプレート電極１９上に電極間絶縁膜２０を介して、また、ｐ形ベース層１５上にゲート絶縁膜１８を介して設けられる。第１フィールドプレート電極１９が、ゲート電極１７とｎ−形ベース層１３との間に存在することにより、ゲート電極１７は、比較例に係るＩＧＢＴ１０１のゲート電極１１７に比べて、ｎ−形ベース層１３中にほとんど延伸しない。
【００３５】
従って、本実施形態に係るＩＧＢＴ１のゲート−コレクタ間容量Ｃｇｃは、比較例に係るＩＧＢＴ１０１のゲート−コレクタ間容量Ｃｇｃに比べて遥かに小さい。ＩＧＢＴのチャネル部の消失は、ゲート−エミッタ間容量Ｃｇｅとゲート−コレクタ間容量Ｃｇｃとの和が大きいほど遅い。本実施形態に係るＩＧＢＴ１のゲート−コレクタ間容量Ｃｇｃは、比較例に係るＩＧＢＴ１０１のゲート−コレクタ間容量Ｃｇｃに比べて無視できるほど小さい。従って、本実施形態に係るＩＧＢＴ１の方が比較例に係るＩＧＢＴ１０１よりもチャネル部が速く消失する。これにより、本実施形態に係るＩＧＢＴ１の方が比較例に係るＩＧＢＴ１０１よりも、コレクタ電流が減少し始めるまでの時間が短くなり、図３及び図５に示した結果が得られる。
【００３６】
コレクタ電流の減少開始に連動して、コレクタ−エミッタ間電圧は上昇し始めるので、コレクタエミッタ間電圧が上昇し始めるまでの時間に関しても、本実施形態に係るＩＧＢＴ１の方が比較例に係るＩＧＢＴ１０１よりも早い。
【００３７】
さらに、ターンオフ時にコレクタ電流がある程度時間をかけて減少し、コレクタ−エミッタ間電圧がある程度時間をかけて上昇するため、スイッチングロスが発生する。本実施形態に係るＩＧＢＴ１では、このターンオフ時のスイッチングロスは１８．２ｍＪであった。この値は、比較例に係るＩＧＢＴ１０１のターンオフ時のスイッチングロスに比べて、１３．７％減少した。スイッチングロスが小さいということは、本実施形態に係るＩＧＢＴ１の方が比較例に係るＩＧＢＴ１０１に比べて、ｎ−形ベース層１３中に蓄積された電子と正孔の排出に要する時間が短いと考えられる。
【００３８】
比較例に係るＩＧＢＴ１０１では、ｎ−形ベース層１３中にゲート電極１１７が延伸している。このため、ゲート−コレクタ間容量Ｃｇｃが大きく、ターンオフ時に、このゲート−コレクタ間容量Ｃｇｃを放電する時間が長くなることによって、キャリアの排出時間が長くなる。
【００３９】
これに対して、本実施形態に係るＩＧＢＴ１では、比較例に係るゲート電極１１７がゲート電極１７と第１フィールドプレート電極１９との二段構造になっており、ｎ−形ベース層１３中に突出している第１フィールドプレート電極１９は、エミッタ電極に接続されている。このため、ゲート−コレクタ間容量Ｃｇｃが小さく、ターンオフ時にこのゲート−コレクタ間容量Ｃｇｃを放電する時間が短くなることによって、キャリアの排出時間が短くなる。
【００４０】
以上により、本実施形態に係るＩＧＢＴ１は、比較例に係るＩＧＢＴ１０１に比べてターンオフ時のスイッチングロスが減少したと考えられる。
【００４１】
次に、本実施形態に係るＩＧＢＴ１のターンオン時の特性と、比較例に係るＩＧＢＴ１０１のターンオン時の特性を比較する。図６は、本実施形態に係るＩＧＢＴ１と比較例に係るＩＧＢＴ１０１とのそれぞれのコレクタ電流とコレクタ−エミッタ間電圧のターンオン時の時間変化を示す。図７は、比較例に係るＩＧＢＴ１０１のターンオン時のｎ−形ベース層１３中のキャリア濃度の時間変化を示す。図８は、本実施形態に係るＩＧＢＴ１のターンオン時のｎ−形ベース層１３中のキャリア濃度の時間変化を示す。いずれの図も、ゲート電極の電位を０Ｖから動作時の駆動電位に切り替えた時を０秒とする（ターンオン開始）。図７及び図８は、時間を０．１マイクロ秒単位で切り替えたときのキャリア濃度プロファイルを示す。横軸は、ｎ−形ベース層１３中の深さを示し、左側がエミッタ側であり、右側がコレクタ側である。
【００４２】
先ず比較例に係るＩＧＢＴ１０１の動作について説明する。ターンオン開始後にゲート電極の電位が閾値電圧以上になると、チャネル層が形成される。このチャネル層の形成には、ゲート−エミッタ間容量Ｃｇｅとゲート−コレクタ間容量Ｃｇｃの和に応じた時間を要する。
【００４３】
このため、ターンオンからしばらく遅れて、チャネル層を介してエミッタからｎ−形ベース層１３へ電子が供給されることで、ｎ−形ベース層１３中にｐ形コレクタ層１２から正孔が供給され始める。この結果、ターンオンからしばらくして、コレクタ電流は０Ａから上昇して動作時の電流（この場合には２００Ａ）になる。このコレクタ電流の０から動作時の電流値に達するまでに要する時間は、ｎ−形ベース層１３中における電子と正孔の蓄積に要する時間できまる。図７は、比較例に係るＩＧＢＴ１０１のターンオン後の、ｎ−形ベース層１３中の電子と正孔のキャリア濃度の時間変化のシミュレーション結果を示す。電子のキャリア濃度と正孔のキャリア濃度は等しい。キャリア濃度は、ターンオン後０．１×１０−６秒（０．１マイクロ秒）ごとの値である。
【００４４】
図７からわかるように、比較例に係るＩＧＢＴ１０１では、０．４マイクロ秒までは、キャリア濃度にほとんど変化がなく、０．５マイクロ秒からコレクタ側からキャリア濃度が増加し始める。これに対応してコレクタ電流が増加し始める。０．５５マイクロ秒ぐらいでコレクタ電流が動作電流にほぼ達する。
【００４５】
コレクタ電流の増加と同時に、ｐ形ベース層１５とｎ形バリア層１４との界面からｎ−形ベース層１３に向かって伸びていた空乏層が縮小し、コレクタ−エミッタ間電圧が電源電圧（６００Ｖ）から０Ｖに減少する。ターンオン時にコレクタ電流がある程度時間をかけて増加し、コレクタ−エミッタ間電圧がある程度時間をかけて減少するため、スイッチングロスが発生する。比較例に係るＩＧＢＴ１０１では、このターンオン時のスイッチングロスは１０．０ｍＪであった。
【００４６】
これに対して本実施形態に係るＩＧＢＴ１では、図６に示したように、ターンオン後のコレクタ−エミッタ間の電圧の減少開始までの時間とコレクタ電流の増加開始までの時間が比較例に係るＩＧＢＴ１０１のそれに比べて短縮している。図８は、本実施形態に係るＩＧＢＴ１のターンオン後の、ｎ−形ベース層１３中における電子と正孔のキャリア濃度の時間変化のシミュレーション結果を示す。ターンオン後の０．４マイクロ秒までの間にキャリア濃度が増加し始める。０．６マイクロ秒で、キャリア濃度はほぼ飽和する。この結果、上記のように、本実施形態に係るＩＧＢＴ１では、コレクタ電流が増加し始めるまでの時間が短縮される。
【００４７】
前述したように、本実施形態に係るＩＧＢＴ１のゲート−コレクタ間容量Ｃｇｃは、比較例に係るＩＧＢＴ１０１のゲート−コレクタ間容量Ｃｇｃに比べて遥かに小さい。ＩＧＢＴのチャネル部の形成は、ゲート−エミッタ間容量Ｃｇｅとゲート−コレクタ間容量Ｃｇｃとの和が大きいほど遅い。本実施形態に係るＩＧＢＴ１のゲート−コレクタ間容量Ｃｇｃは、比較例に係るＩＧＢＴ１０１のゲート−コレクタ間容量Ｃｇｃに比べて無視できるほど小さい。従って、本実施形態に係るＩＧＢＴ１の方が比較例に係るＩＧＢＴ１０１よりもチャネル部が速く形成される。これにより、本実施形態に係るＩＧＢＴ１の方が比較例に係るＩＧＢＴ１０１よりも、コレクタ電流が増加し始めるまでの時間が短くなり、図６及び図８に示した結果が得られる。
【００４８】
コレクタ電流の増加開始に連動して、コレクタ−エミッタ間電圧は減少し始めるので、コレクタ−エミッタ間電圧が減少し始めるまでの時間に関しても、本実施形態に係るＩＧＢＴ１の方が比較例に係るＩＧＢＴ１０１よりも短い。
【００４９】
さらに、ターンオン時にコレクタ電流がある程度時間をかけて増加し、コレクタ−エミッタ間電圧がある程度時間をかけて減少するため、スイッチングロスが発生する。本実施形態に係るＩＧＢＴ１では、このターンオン時のスイッチングロスは３．２ｍＪであった。この値は、比較例に係るＩＧＢＴ１０１のターンオン時のスイッチングロスに比べて、６８％減少した。スイッチングロスが小さいということは、本実施形態に係るＩＧＢＴ１の方が比較例に係るＩＧＢＴ１０１に比べて、ｎ−形ベース層１３中に電子と正孔が蓄積される速度が速いと考えられる。
【００５０】
比較例に係るＩＧＢＴ１０１では、ｎ−形ベース層１３中にゲート電極１１７が延伸している。このため、ゲート−コレクタ間容量Ｃｇｃが大きく、ターンオン時の電圧下降時間が長くなる。
【００５１】
これに対して、本実施形態に係るＩＧＢＴ１では、比較例に係るゲート電極１１７に替えてゲート電極１７と第１フィールドプレート電極１９との二段構造になっており、ｎ−形ベース層１３中に突出している第１フィールドプレート電極１９は、エミッタ電極に接続されている。このため、ゲート−コレクタ間容量Ｃｇｃが小さく、ターンオン時の電圧下降時間が短くなる。
【００５２】
この結果、コレクタ電流が増加し始めるまでの時間においても電圧下降時間においても、本実施形態に係るＩＧＢＴ１は高速化され、比較例に係るＩＧＢＴ１０１に比べてターンオン時のスイッチングロスがターンオフ時と比較して大幅に減少したと考えられる。
【００５３】
（実施形態１の変形例）
図９を用いて、本発明の第１の実施形態の変形に係るＩＧＢＴ１ａを説明する。第１の実施形態に係るＩＧＢＴ１は、トレンチ２１内にゲート電極１７及び第１フィールドプレート電極１９がエミッタ電極１１からコレクタ電極１０方向に向かって積層されている。この変形例では、ゲート電極１７のコレクタ電極１０方向の長さをｔｇ１、第１フィールドプレート電極１９のコレクタ電極１０方向の長さをｔｇ２とするとき、ｔｇ１＞ｔｇ２としている。このようにすることで、ゲート電極１７がｎ−形ベース層１３中にまで延伸し、ｎ−形ベース層１３中にｎ形蓄積層を形成し伝導度変調を引き起こすので、オン電圧を低減することができる。逆に、ｔｇ１を短くするとオン電圧が増加する。これに対して、第１フィールドプレート電極１９の長さｔｇ２は、短くてもゲート−コレクタ間容量Ｃｇｃの低減効果は十分であり、スイッチング損失が効果的に低減できる。以上のことから、ｔｇ１＞ｔｇ２がより良好な構造となる。
【００５４】
（実施形態２）
図１０を用いて、本発明の第２の実施形態に係るＩＧＢＴ２を説明する。本実施形態に係るＩＧＢＴ２は、第２絶縁膜２５を介してｎ−形ベース層１３、ｎ形バリア層１４、及びｐ形ベース層１５上にゲート電極１７と第１フィールドプレート電極１９とに対向して設けられ、エミッタ電極１１に電気的に接続された第２フィールドプレート電極２６（第５電極）を備えている点で、第１の実施形態に係るＩＧＢＴ１とは異なる。すなわち、第２フィールドプレート電極２６は、ｐ形ベース層１５の表面から、ｎ形バリア層１４を抜けてｎ−形ベース層１３中に延伸するトレンチ２４中に第２絶縁膜２５を介して埋め込まれている。
【００５５】
トレンチ２４の深さは、トレンチ２１の深さと概略同じである。第２フィールプレート電極は、第１フィールドプレート電極１９と同様にポリシリコンにより構成される。第１フィールドプレート電極１９のコレクタ電極１０側の一端とエミッタ電極１１との間の距離は、第２フィールドプレート電極のコレクタ電極１０側の一端とエミッタ電極１１との間の距離と概略同じである。第２絶縁膜２５は、第１絶縁膜２２と同様に例えば酸化シリコンから構成される。第２絶縁膜２５の厚さは、第１絶縁膜２２の厚さと概略同じである。
【００５６】
第１の実施形態に係るＩＧＢＴ１は、トレンチ２１内に設けられたゲート電極１７及び第１フィールドプレート電極１９からなる第１トレンチゲート構造が、ｐ形ベース層１５の面内の少なくとも一方向において、複数繰り返して設けられる。これに対して本実施形態に係るＩＧＢＴ２は、第１の実施形態に係るＩＧＢＴ１において、隣り合う第１トレンチゲート構造のうちの一方をトレンチ２４に第２絶縁膜２５を介して埋め込まれた第２フィールドプレート電極２６からなる第２トレンチゲート構造で置き換えて、これをユニットとして複数繰り返して設けられている。また、第２フィールドプレート電極２６には、第２絶縁膜２５を介してｎ＋型エミッタ層１６は隣接していない。
【００５７】
本実施形態の係るＩＧＢＴ２は、上記のように周期的に第１トレンチゲート構造が第２トレンチゲート構造で置き換えられた構造を有する。このため、本実施形態に係るＩＧＢＴ２は、第１の実施形態に係るＩＧＢＴ１に比べてゲートエミッタ間容量が小さい。この結果、本実施形態に係るＩＧＢＴ２は、第１の実施形態に係るＩＧＢＴ１に比べてさらにターンオフ後にコレクタ電流が減少し始めるまでの時間及びターンオン後にコレクタ電流が増加し始める時間が短くなる。したがって、本実施形態に係るＩＧＢＴ２は、第１の実施形態に係るＩＧＢＴ１に比べて良好なスイッチング特性を有する。
【００５８】
（実施形態３）
図１１を用いて、本発明の第３の実施形態に係るＩＧＢＴ３を説明する。第２の実施形態と異なる点を中心に説明する。図１１は、本実施形態に係るＩＧＢＴ３の断面図である。本実施形態に係るＩＧＢＴ３は、第２の実施形態に係るＩＧＢＴ２においてｎ形バリア層１４が存在しない点で、第２の実施形態に係るＩＧＢＴ２と異なる。
【００５９】
本実施形態に係るＩＧＢＴ３は、ｎ形バリア層１４が存在しないので、伝導度変調に関して少々不利益を有するが、ターンオフ時のキャリアの排出に要する時間が短くなるので、スイッチング特性において第２の実施形態に係るＩＧＢＴ２よりも優れる。
【００６０】
（実施形態４）
図１２を用いて、本発明の第４の実施形態に係るＩＧＢＴ４を説明する。第２の実施形態と異なる点を中心に説明する。図１２は、本実施形態に係るＩＧＢＴ４の断面図である。本実施形態に係るＩＧＢＴ４は、第２の実施形態に係るＩＧＢＴ２において第１のトレンチゲート構造をさらに第２のトレンチゲート構造で置換して、１つの第１のトレンチゲート構造の次に３つの第２のトレンチゲート構造からなる構造をユニットとし、このユニットを周期的に複数回繰り返して有する点で、第２の実施形態に係るＩＧＢＴ２と異なる。
【００６１】
言い換えると、本実施形態に係るＩＧＢＴ４は、ゲート電極１７と第２フィールドプレート電極２６との間に第３フィールドプレート電極２８を有する。第３フィールドプレート電極２８は、ｐ形ベース層１５の表面から、ｎ形バリア層１４を抜けてｎ−形ベース層１３中に延伸するトレンチ２７中に第３絶縁膜２９を介して埋め込まれている。
【００６２】
第３フィールドプレート電極２８は、第２フィールドプレート電極２６と同様にポリシリコンから形成される。第３フィールドプレート電極２８のｐ形ベース層１５からｎ−形ベース層１３まで延伸する長さは第２フィールドプレート電極２６の長さと同様である。第３絶縁膜２９は、第２絶縁膜２５と同様に酸化シリコンから構成される。
【００６３】
本実施形態に係るＩＧＢＴ４においても、第２の実施形態に係るＩＧＢＴ２と同様に良好なスイッチング特性を有する。
【００６４】
なお、本実施例の拡張として１つの第１のトレンチゲート構造の次に３つではなく任意の数の第２トレンチゲート構造からなる構造をユニットとしても同様な効果が得られることは明らかである。
【００６５】
（実施形態５）
図１３を用いて、本発明の第５の実施形態に係るＩＧＢＴ５を説明する。第４の実施形態に係るＩＧＢＴ４と異なる点を中心に説明する。図１３は、本実施形態に係るＩＧＢＴ５の断面図である。本実施形態に係るＩＧＢＴ５は、第４の実施形態に係るＩＧＢＴ５において、隣り合う第２のトレンチゲート構造との間に、ｐ形ベース層１５を覆う第２層間絶縁膜３０を有する点で、第４の実施形態に係るＩＧＢＴ４と異なる。
【００６６】
すなわち、第２層間絶縁膜３０は、エミッタ電極１１とｐ形ベース層１５との間に設けられ、ｐ形ベース層１５を覆う。第２層間絶縁膜３０は、第２絶縁膜２５と第３絶縁膜２９と連続し、ｐ形ベース層１５上を跨ぐ。第２層間絶縁膜３０は、例えば酸化シリコンから構成される。
【００６７】
本実施形態に係るＩＧＢＴ５では、第２層間絶縁膜３０により、ｎ−形ベース層１３中の正孔がエミッタ電極１１に抜けるのを抑制されるので、ｎ−形ベース層１３中の正孔と電子のキャリア濃度が増大し、伝導度変調が促進される。本実施形態に係るＩＧＢＴ５は、他の実施形態に係るＩＧＢＴと同様にスイッチング応答性に優れ、スイッチングロスが少なく、オン抵抗が低い。
【００６８】
（実施形態６）
図１４を用いて、本発明の第６の実施形態に係るＩＧＢＴ６を説明する。第２の実施形態に係るＩＧＢＴ２と異なる点を中心に説明する。図１４は、本実施形態に係るＩＧＢＴ６の斜視断面図である。本実施形態に係るＩＧＢＴ６は、第２の実施形態に係るＩＧＢＴ２において、ｎ＋形エミッタ層１６が、ゲート電極１７と第２フィールドプレート電極２６が交互に配置されている方向とｐ形ベース層１５内で垂直な方向に沿って、周期的に離間して複数設けられる。この複数のｎ＋形エミッタ層１６のそれぞれは、ゲート電極１７とゲート絶縁膜１８を介して接続し、第２フィールドプレート電極２６と第２絶縁膜２５を介して接続する。以上の点で、本実施形態に係るＩＧＢＴ６は、第２の実施形態に係るＩＧＢＴ２と異なる。
【００６９】
本実施形態に係るＩＧＢＴ６は、第２の実施形態に係るＩＧＢＴ２と同様にスイッチング応答性に優れ、スイッチングロスが少なく、オン抵抗が低い。さらに、本実施形態に係るＩＧＢＴ６は、微細化を進めてゲート電極１７と第２フィールドプレート電極２６との距離を小さくしたときに、ｎ＋形エミッタ層１６及びｐ形ベース層１５とエミッタ電極１１との良好なコンタクトを有する。
【００７０】
（実施形態７）
本発明の実施形態７に係るＩＧＢＴについて、図１５乃至図１９を用いて説明する。図１５は、本実施形態に係るＩＧＢＴを示す断面図である。本実施形態が実施形態１と同様の部分の説明は省略し、異なる点について説明する。本実施形態が実施形態１と異なる点は、第４電極もゲート電極と同様に電位を変化させられるようにした点にある。その他に関しては、実施形態１と同様である。
【００７１】
即ち、図１５に示すように、本実施形態のＩＧＢＴ５０は、ゲート電極１７（以後、第１ゲート電極１７と称す）各々が図示しない領域でｐ形ベース層１５上に引き出されて、図示しない第１ゲート配線を介して第１ゲートパッド５２に電気的に接続されている。同様に、第４電極１９（以後、便宜的に第２ゲート電極１９と称する。但し、ここでは前述したように電圧が印加される電極という意味で用いるものであり必ずしもゲート機能を有する必要はないものとする）各々は図示しない領域でｐ形ベース層１５上に引き出されて、図示しない第２ゲート配線を介して第２ゲートパッド５３に電気的に接続されている。第１ゲート電極１７と第２ゲート電極１９とは、電気的に分離しており、それぞれ独立して制御電圧が与えられるように構成されている。
【００７２】
図１６は、本実施形態のＩＧＢＴ５０のターンオフ時の制御方法を示すタイミングチャートである。図１６において、横軸は時間、縦軸は第１ゲート電極１７に与えられる第１ゲート電圧Ｖｇ１、第２ゲート電極１９に与えられる第２ゲート電圧Ｖｇ２、コレクタ−エミッタ間電圧Ｖｃｅ、およびコレクタ電流Ｉｃを模式的に示している。
時間ｔ０と時間ｔ１の間はＩＧＢＴ５０がオン状態（定常状態）であり、時間ｔ１と時間ｔ２の間はＩＧＢＴ５０がオン状態ではあるがｎ−ベース層１３のキャリア濃度を調整する期間であることを示している。時間ｔ２と時間ｔ３の間はＩＧＢＴ５０がオン状態からオフ状態に至るターンオフ期間であり、時間ｔ３以降はＩＧＢＴ５０がオフ状態であることを示している。
【００７３】
図１６に示すように、オン状態では、第１ゲート電極１７および第２ゲート電極１９ともに正の電圧（Ｈｉｇｈ）が与えられている。第１ゲート電圧Ｖｇ１は閾値Ｖｔｈ以上の電圧である。第２ゲート電圧Ｖｇ２は正の電圧であればよく、特に限定されないが、第１ゲート電圧Ｖｇ１と同じ電圧とするとよい。
【００７４】
第１ゲート電極１７に第１ゲート電圧Ｖｇ１が与えられると、第１ゲート電極１７の側壁に設けられたゲート絶縁膜１８近傍のｐ形ベース層１５にｎ形チャネル層（反転層）が形成される。第２ゲート電極１９に第２ゲート電圧Ｖｇ２が与えられると、第２ゲート電極１９の側壁に設けられた第１絶縁膜２２近傍のｎ−ベース層１３にｎ形蓄積層が形成される。
【００７５】
これにより、ｎ＋形エミッタ層１６からｎ形チャネル層、ｎ形バリア層１４およびｎ形蓄積層を介して電子がｎ−形ベース層１３に流れ込むとともに、ｐ＋形コレクタ層１２から正孔がｎ−形ベース層１３に流れ込み、伝導度変調によりｎ−形ベース層１３の抵抗値が低下してオン状態（導通状態）になる。
【００７６】
このとき、ｎ形蓄積層の形成によりエミッタ側のキャリア（電子）の蓄積が促進されるとともに、ｎ−形ベース層１３に正孔の蓄積が促進されてオン抵抗の低減が図られる。ｎ−形ベース層１３に正孔の蓄積が促進されるのは、ｎ−形ベース層１３に流れ込んだ正孔は隣り合うトレンチ２１の間の領域を通ってｐ形ベース層１５に抜けていくが、隣り合うｎ形蓄積層に挟まれて、正孔がｐ形ベース層１５に抜ける経路が狭められるためである。第２ゲート電極１９に与えられる第２ゲート電圧Ｖｇ２に応じて、ｎ形蓄積層を制御することができるので、より低いオン抵抗が得られる。
【００７７】
これに加えて、ｎ形バリア層１４によりエミッタ側のキャリア濃度が高い状態にあるので、ｎ−形ベース層１３から正孔がｐ形ベース層１５にさらに抜け難くなる。ｎ−形ベース層１３に正孔の蓄積が促進され、さらに低いオン抵抗を得ることが可能である。
【００７８】
ｎ形バリア層１４の効果について具体的に説明する。図１７はＩＧＢＴ５０のキャリア濃度の深さ方向分布を模式的に示す図である。図１７（ａ）および図１７（ｂ）において、横軸はエミッタ電極１１側からコレクタ電極１０側の深さ方向の距離を示し、縦軸はキャリア濃度を示している。図１７（ａ）において、実線Ａはｎ形バリア層およびｎ形蓄積層を有しない通常のＩＧＢＴのキャリア濃度、破線Ｂはｎ形バリア層を有するＩＧＢＴのキャリア濃度、破線Ｃはｎ形バリア層およびｎ形蓄積層を有するＩＧＢＴのキャリア濃度を示している。図１７（ｂ）において、一点鎖線Ｄはｎ形蓄積層のみを有するＩＧＢＴのキャリア濃度を示している。
【００７９】
図１７（ａ）に示すように、ｎ形バリア層１４を有する場合のエミッタ側のキャリア濃度Ｂはｎ形バリア層１４を有しない場合のキャリア濃度Ａより上昇する。第２ゲート電極１９に第２ゲート電圧Ｖｇ２を与えることにより生じるｎ形蓄積層の効果が加わることにより、ｎ形バリア層およびｎ形蓄積層を有するＩＧＢＴのキャリア濃度Ｃはｎ形バリア層を有するＩＧＢＴのキャリア濃度Ｂより上昇する。
【００８０】
一方、図１７（ｂ）に示すように、ｎ形蓄積層のみを有するＩＧＢＴのキャリア濃度Ｄは、第２ゲート電極１９に第２ゲート電圧Ｖｇ２を与えることにより生じるｎ形蓄積層の効果により、通常のＩＧＢＴのキャリア濃度Ａより上昇するが、ｎ形バリア層１４の効果は得られない。
【００８１】
即ち、本実施形態のＩＧＢＴ５０は、ｎ形バリア層１４によるエミッタ側のキャリア濃度を高める効果と、第２ゲート電極１９に第２ゲート電圧Ｖｇ２を与えることにより生じるｎ形蓄積層によるエミッタ側のキャリア濃度を高める効果とが加算されるので、ｎ−形ベース層１３に電子および正孔の蓄積が促進されて格段にオン抵抗が低減するという特別の効果を奏するものである。
【００８２】
ターンオフに際しては、時間ｔ１で、第２ゲート電圧Ｖｇ２を第１ゲート電圧Ｖｇ１より先にＬｏｗにする。第２ゲート電圧Ｖｇ２は０Ｖでも、負電圧としてもよい。第２ゲート電圧Ｖｇ２を先にＬｏｗにすることにより、ｎ−形ベース層１３に形成されたｎ形蓄積層が消失する。
【００８３】
これにより、エミッタ側のキャリア蓄積量が減少する。さらに、ｎ−形ベース層１３における正孔の流通経路が広がり、正孔がｐ形ベース層１５に抜け易くなるので、ｎ−形ベース層１３における正孔の蓄積量が減少する。時間ｔ１と時間ｔ２の間は、正孔がｐ形ベース層１５に抜けることによるｎ−形ベース層１３のキャリア濃度が低減する期間である。この期間は、オン抵抗がわずかながらも増加するので、同じコレクタ電流Ｉｃを流すためにコレクタ−エミッタ間電圧Ｖｃｅもわずかに増加する。
【００８４】
所定時間（ｔ２−ｔ１）経過後、第１ゲート電圧Ｖｇ１をＬｏｗにすると、ｎ形チャネル層が消失し、ｎ＋形エミッタ層１６からの電子の注入がとまるので、ＩＧＢＴ５０はターンオフする。この際、先に第２ゲート電圧Ｖｇ２をＬｏｗにしてエミッタ側のキャリア蓄積量を減少させているので、ターンオフはより早くなり、ターンオフ損失が減少する。
なお、第２ゲート電圧Ｖｇ２を負電圧にした場合、第２ゲート電極１９下のｎ−形ベース層１３に形成されていたｎ形蓄積層が消失した後にｐ形反転層が形成される。これにより、正孔がｐ形ベース層１５にさらに抜け易くなるので、ターンオフにおけるスイッチング速度の向上に役立つ。
【００８５】
ターンオフ損失の低減量は、第２ゲート電圧Ｖｇ２をＬｏｗにした後、同じコレクタ電流Ｉｃを流すために、コレクタ−エミッタ間電圧Ｖｃｅが増加することによる定常損失の増加量よりはるかに大きい。そのため、スイッチング動作全体での素子の損失を大幅に低減することが可能である。
【００８６】
ここまでは、ターンオフ時の制御方法について説明した。次に、ターンオン時の制御方法について説明する。
【００８７】
図１８は、本実施形態のＩＧＢＴ５０のターンオン時の制御方法を示すタイミングチャートである。図１８において、横軸は時間、縦軸は第１ゲート電極１７に与えられる第１ゲート電圧Ｖｇ１、第２ゲート電極１９に与えられる第２ゲート電圧Ｖｇ２、コレクタ−エミッタ間電圧Ｖｃｅ、およびコレクタ電流Ｉｃを模式的に示している。
時間ｔ０と時間ｔ１の間はＩＧＢＴ５０がオフ状態であり、時間ｔ１と時間ｔ２の間はＩＧＢＴ５０がオフ状態からオン状態に至るターンオン期間であることを示している。時間ｔ２と時間ｔ３の間はＩＧＢＴ５０がオン状態であることを示し、時間ｔ３と時間ｔ４の間はＩＧＢＴ５０がオン状態であるが、ｎ−ベース層１３のキャリア濃度を調整する期間であることを示している。
【００８８】
図１８に示すように、オフ状態では、第１ゲート電極１７および第２ゲート電極１９ともに負の電圧もしくはゼロ電位が与えられている（Ｌｏｗ）。ターンオンに際しては、時間ｔ１で、第１ゲート電圧Ｖｇ１を閾値Ｖｔｈ以上の電圧（Ｈｉｇｈ）にする。第２ゲート電圧Ｖｇ２はＬｏｗのままである。
第１ゲート電極１７に第１ゲート電圧Ｖｇ１が与えられると、第１ゲート電極１７下のトレンチ２１の側壁に設けられたゲート絶縁膜１８近傍のｐ形ベース層１５にｎ形チャネル層（反転層）が形成される。これにより、ｎ＋形エミッタ層１６からｎ形チャネル層、ｎ形バリア層１４を介して電子がｎ−形ベース層１３に流れ込むとともに、ｐ＋形コレクタ層１２から正孔がｎ−形ベース層１３に流れ込み、伝導度変調によりｎ−形ベース層１３の抵抗値が低下してオン状態（導通状態）になる。
【００８９】
所定時間（ｔ３―ｔ１）経過後、第２ゲート電圧Ｖｇ２をＨｉｇｈにする。第２ゲート電圧Ｖｇ２は正の電圧であればよく、特に限定されないが、第１ゲート電圧Ｖｇ１と同じ電圧とするとよい。第２ゲート電極１９に第２ゲート電圧Ｖｇ２が与えられると、第２ゲート電極１９下のトレンチ２１の側壁に設けられた第１絶縁膜２２近傍のｎ−ベース層１３にｎ形蓄積層が形成される。
【００９０】
ｎ形蓄積層の形成により、エミッタ側のキャリア（電子）の蓄積が促進されるとともに、ｎ−形ベース層１３に正孔の蓄積が促進されるので、さらなるオン抵抗の低減が図られる。時間ｔ３と時間ｔ４の間は、ｎ−形ベース層１３のキャリア濃度が増加する期間である。この間コレクタ電流Ｉｃは一定であるが、コレクタ−エミッタ間電圧Ｖｃｅが低下しており、オン抵抗が低減したことがわかる。第２ゲート電極１９に与えられる第２ゲート電圧Ｖｇ２に応じて、ｎ形蓄積層を制御することができるので、より低いオン抵抗が得られる。
【００９１】
ターンオン時には、まず第１ゲート電極１７のみでＩＧＢＴ５０をオンさせることにより、エミッタ側にためるキャリアが少なくてよく、高速でターンオンさせることが可能となる。そして、ターンオンさせた後に、第２ゲート電極１９に第２ゲート電圧Ｖｇ２を印加することにより、トレンチ２１の側壁に設けられた第１絶縁膜２２近傍のｎ−ベース層１３にｎ形蓄積層を形成し、エミッタ側のさらなるキャリアの蓄積を生じさせ、さらに低いオン抵抗を得ることが可能である。
【００９２】
図１９は、第１ゲート電極１７および第２ゲート電極１９のゲート制御回路を示すブロック図である。図１９に示すように、ゲート制御回路５５は、ＩＧＢＴ５０のターンオンおよびターンオフを指示する制御信号Ｖｓを受けて、図１６および図１８に示すタイミングチャートに従った第１ゲート電圧Ｖｇ１および第２ゲート電圧Ｖｇ２を生成する。
【００９３】
ゲート制御回路５５は、例えば制御信号Ｖｓの立ち上がりで、第１ゲート電圧Ｖｇ１をＨｉｇｈにし、制御信号Ｖｓの立ち下がりで所定時間（図１６に示すｔ２−ｔ１）遅延して第１ゲート電圧Ｖｇ１をＬｏｗにする第１ゲート制御回路と、制御信号Ｖｓの立ち上がりで、所定時間（図１８に示すｔ３−ｔ１）遅延して第２ゲート電圧Ｖｇ２をＨｉｇｈにし、制御信号Ｖｓの立ち下がりで第２ゲート電圧Ｖｇ２をＬｏｗにする第２ゲート制御回路とを有している。第１、第２ゲート制御回路は、例えばシュミットトリガ、ラッチ、インバータ、デジタルまたはアナログの遅延回路等を用いて構成することができる。第１、第２ゲート電圧Ｖｇ１、Ｖｇ２が等しい場合、第１、第２ゲート制御回路は遅延に係る回路を除いて共用することができる。
【００９４】
ゲート制御回路５５と第１ゲートパッド５２との間に第１抵抗Ｒ１が接続されている。第１抵抗Ｒ１は、第１ゲート電圧Ｖｇ１の立ち上がりのタイミングを調整するために挿入されている。ゲート制御回路５５と第２ゲートパッド５３との間にも第２抵抗Ｒ２が接続されている。第２抵抗Ｒ２は、第２ゲート電圧Ｖｇ２の立ち上がりのタイミングを調整するために挿入されている。なお、ゲート制御回路５５は、第１、第２抵抗Ｒ１、Ｒ２が無くても動作は可能である。
【００９５】
以上説明したように、本実施形態のＩＧＢＴ５０では、第４電極１９を第１ゲート電極１７と独立して制御可能な第２ゲート電極１９として機能させている。第２ゲート電極１９に与えられる第２ゲート電圧Ｖｇ２に応じて、第２ゲート電極１９の側壁に設けられた第１絶縁膜２２近傍のｎ−ベース層１３にｎ形蓄積層が形成される。ｎ形蓄積層により、エミッタ側のキャリアの蓄積量およびｎ−ベース層１３の正孔の蓄積量を制御することができる。ｎ形バリア層１４により、エミッタ側のキャリアの蓄積およびｎ−形ベース層１３に正孔の蓄積を促進させることができる。
その結果、ｎ形蓄積層による効果とｎ形バリア層１４による効果とが合わさって、オン状態ではより低いオン抵抗が得られ、ターンオフされる際にはターンオフ損失をより低減することができる。従って、オン電圧が低くスイッチングロスが低減されたＩＧＢＴが得られる。
【００９６】
なお、ＩＧＢＴ５０は、図９に示すＩＧＢＴ１ａと同様に、コレクタ電極１０からエミッタ電極１１に向かう方向において、第１ゲート電極１７の長さｔｇ１を、第２ゲート電極１９の長さｔｇ２よりも長くすることもできる。
さらに、ここでは第１ゲート電極１７より先に第２ゲート電極１９をＬｏｗにする場合を記載したが、その順序は逆であってもよい。第２ゲート電極１９をあとからＬｏｗにすることで、ターンオフ動作時の急峻な電圧、電流の変化を抑制し、オーバーシュート電圧を抑制する効果が得られる。
即ち、第１ゲート電圧Ｖｇ１および第２ゲート電圧Ｖｇ２を与えるタイミングは、必ずしも図１６および図１８に示すタイミングに限られるものではなく、目的に応じて適宜設定することができる。
【００９７】
（実施形態８）
本発明の実施形態８に係るＩＧＢＴについて、図２０を用いて説明する。図２０は、本実施形態に係るＩＧＢＴを示す断面図である。本実施形態が実施形態７と同様の部分の説明は省略し、異なる点について説明する。本実施形態が実施形態７と異なる点は、複数の第４電極うち、一部をゲート電極として機能させつつ、他部をフィールドプレート電極として機能させるようにした点にある。その他に関しては、実施形態１と同様である。
言うなれば、本実施形態に係るＩＧＢＴは、図１に示すＩＧＢＴ１と図１５に示すＩＧＢＴ５０とを混載したＩＧＢＴである。
【００９８】
図２０に示すように、本実施形態のＩＧＢＴ６０では、隣接する第４電極１９のうち、一方の第４電極１９を第２ゲート電極として機能させ、他方の第４電極１９を第１フィールドプレート電極として機能させている。すなわち、この図２０の断面図においては、両端及び中央に位置する３つの第４電極１９を第２ゲート電極１９として機能させ、残りの第４電極１９を第１フィールドプレート電極として機能させる。このように、本実施形態では、第２ゲート電極と第１フィールドプレートが交互に隣接して設けられている。ここで、第２ゲート電極１９は、第２ゲートパッド５３に接続され、第２ゲート電圧Ｖｇ２が与えられる。第１フィールドプレート電極１９は、エミッタ電極１１に接続され、固定されたエミッタ電位が与えられる。
【００９９】
第２ゲート電極１９により、ターンオン時にはより低いオン抵抗が得られ、ターンオフされる際にはターンオフ損失がより低減される。さらに、第１フィールドプレート電極１９により、ゲート−コレクタ間容量Ｃｇｃが低減し、ターンオフ時のターンオフ損失が更に低減される。
【０１００】
以上説明したように、本実施形態のＩＧＢＴ６０では、複数配置された第４電極１９を第２ゲート電極１９と第１フィールドプレート電極１９として機能させ、交互に隣接して設けるようにした。その結果、第２ゲート電極１９による効果と第１フィールドプレート電極１９による効果を合わせて得ることができる。従って、オン電圧が低くスイッチングロスが低減されたＩＧＢＴが得られる。
なお、第２ゲート電極１９と第１フィールドプレート電極１９とは、１：１に配置される必要はない。所望の特性に応じて、配置する比率を自由に設定することができる。即ちｎ：ｍ（ｎ、ｍは正の整数）に配置することができる。
【０１０１】
（実施形態９）
本発明の実施形態９に係るＩＧＢＴについて、図２１を用いて説明する。図２１は、本実施形態に係るＩＧＢＴを示す断面図である。本実施形態が実施形態７と同様の部分の説明は省略し、異なる点について説明する。本実施形態が実施形態７と異なる点は、第１、第２ゲート電極に対向するように第２フィールドプレート電極を設けた点にある。その他に関しては、実施形態７と同様である。
【０１０２】
即ち、図２１に示すように、本実施形態のＩＧＢＴ７０は、第２絶縁膜２５を介してｎ−形ベース層１３、ｎ形バリア層１４、及びｐ形ベース層１５上に第１ゲート電極１７と第２ゲート電極１９とに対向して設けられ、エミッタ電極１１に電気的に接続された第２フィールドプレート電極２６（第５電極）を備えている。
第２フィールドプレート電極２６は、エミッタ電極１１側からｐ形ベース層１５、及びｎ形バリア層１４を抜けて、ｎ−形ベース層１３中に延伸するトレンチ２４中に第２絶縁膜２５を介して埋め込まれている。
【０１０３】
第２フィールドプレート電極２６は、第１フィールドプレート電極１９より側面積が大きいので、等価的にフィールドプレート電極が増加したことになる。第２フィールドプレート電極２６は、第１フィールドプレート電極１９より高い遮蔽効果を有している。第２フィールドプレート電極２６により、ゲート−コレクタ間容量Ｃｇｃがより低減するので、ターンオフ時のターンオフ損失を更に低減することが可能である。
【０１０４】
以上説明したように、本実施形態のＩＧＢＴ７０では、第１フィールドプレート電極１９より高い遮蔽効果を有する第２フィールドプレート電極２６を有している。その結果、ゲート−コレクタ間容量Ｃｇｃが低減し、ターンオフ時のターンオフ損失を低減することができる。従って、オン電圧が低くスイッチングロスが低減されたＩＧＢＴが得られる。
【０１０５】
なお、ＩＧＢＴ７０は、図１０に示すＩＧＢＴ２と同様に、第２ゲート電極１９のコレクタ電極１０側の一端とエミッタ電極１１との間の距離は、第２フィールドプレート電極２６のコレクタ電極１０側の一端とエミッタ電極１１との間の距離と同じとすることができる。
第１、第２ゲート電極１７、１９と第２フィールドプレート電極２６とは、１：１に配置される必要はない。所望の特性に応じて、配置する比率を自由に設定することができる。即ちｎ：ｍ（ｎ、ｍは正の整数）に配置することができる。
【０１０６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０７】
１〜６、５０、６０、７０、１０１  絶縁ゲート型バイポーラトランジスタ
１０  コレクタ電極（第２電極）
１１  エミッタ電極（第１電極）
１２  ｐ形コレクタ層
１３  ｎ形ベース層
１４  ｎ形バリア層
１５  ｐ形ベース層
１６  エミッタ層
１７、１１７  ゲート電極（第３電極）
１８、１１８  ゲート絶縁膜
１９  第１フィールドプレート電極（第２ゲート電極、第４電極）
２０  電極間絶縁膜
２１、２４、２７  トレンチ
２２  第１絶縁膜
２３、１２３  第１層間絶縁膜
２５  第２絶縁膜
２６  第２フィールドプレート電極
２８  第３フィールドプレート電極
２９  第３絶縁膜
３０  第２層間絶縁膜
【図１】
2019012813.tif 000003
【図２】
2019012813.tif 000004
【図３】
2019012813.tif 000005
【図４】
2019012813.tif 000006
【図５】
2019012813.tif 000007
【図６】
2019012813.tif 000008
【図７】
2019012813.tif 000009
【図８】
2019012813.tif 000010
【図９】
2019012813.tif 000011
【図１０】
2019012813.tif 000012
【図１１】
2019012813.tif 000013
【図１２】
2019012813.tif 000014
【図１３】
2019012813.tif 000015
【図１４】
2019012813.tif 000016
【図１５】
2019012813.tif 000017
【図１６】
2019012813.tif 000018
【図１７】
2019012813.tif 000019
【図１８】
2019012813.tif 000020
【図１９】
2019012813.tif 000021
【図２０】
2019012813.tif 000022
【図２１】
2019012813.tif 000023