(57)【要約】【課題】強制倍速駆動を許容しながらも、液晶素子の破損を防止できる液晶素子駆動制御装置を提供する。【解決手段】液晶素子駆動制御装置１は、入力映像に含まれるフレーム画像の差分積算量を算出し、算出した差分積算量の閾値判定により、交流電圧の正負の極性で同一のフレーム画像を１フレームおきに表示する通常駆動、及び、連続する２つのフレーム画像を正負の極性で表示する強制倍速駆動を判定する信号解析手段１１と、信号解析手段１１の計算結果を記憶する記憶手段１３と、信号解析手段１１の判定結果に基づいて、通常駆動又は強制倍速駆動を切り替える切替手段１５とを備える。【選択図】図１
2019015940.tif 000002
【特許請求の範囲】
【請求項１】
液晶素子を駆動する交流電圧の正負の極性で同一のフレーム画像を１フレームおきに表示する通常駆動、及び、連続する２つの前記フレーム画像を前記正負の極性で表示する強制倍速駆動を切り替える液晶素子駆動制御装置であって、
入力映像に含まれる前記フレーム画像の変化量を算出し、算出した前記変化量の閾値判定により、前記通常駆動又は前記強制倍速駆動を判定する判定手段と、
前記判定手段の判定結果に基づいて、前記通常駆動又は前記強制倍速駆動を切り替える切替手段と、
を備えることを特徴とする液晶素子駆動制御装置。
【請求項２】
前記判定手段は、前後する前記フレーム画像の対応画素毎に画素値の差分絶対値を求め、前記対応画素毎の差分絶対値の平均により前記フレーム画像毎に差分量を求め、前記変化量として、前記フレーム画像毎の差分量を予め設定した判定フレーム数だけ積算した差分積算量を算出することを特徴とする請求項１に記載の液晶素子駆動制御装置。
【請求項３】
前記判定手段は、前記対応画素同士の間隔が２画素以上であることを特徴とする請求項２に記載の液晶素子駆動制御装置。
【請求項４】
前記判定手段は、
現フレーム画像から、前記判定フレーム数より１を減算したフレーム数だけ遡った前フレーム画像までの前記差分量を記憶手段に記憶し、
次フレーム画像が入力された場合、前記現フレーム画像と前記次フレーム画像との差分量を求めると共に、算出した前記現フレーム画像と前記次フレーム画像との差分量と、前記記憶手段に記憶した差分量とを積算することで、前記次フレーム画像についての差分積算量を算出することを特徴とする請求項２又は請求項３に記載の液晶素子駆動制御装置。
【請求項５】
コンピュータを、請求項１から請求項４の何れか一項に記載の液晶素子駆動制御装置として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶素子駆動制御装置及びそのプログラムに関する。
【背景技術】
【０００２】
従来より、直視型表示装置やプロジェクタなどの表示デバイスとして使用されている液晶素子は、直流駆動すると寿命が短くなるため、一般的に交流電圧を加えることで駆動する交流電圧駆動が行われている（特許文献１）。
【０００３】
このとき、液晶素子は、直流成分が残ると液晶素子の配向が乱れて劣化するので、直流成分が残らないように、交流電圧の正負の極性に合わせて同一のフレーム画像で駆動する。図５（ａ）に示すように、フレーム画像Ｓのフレームレートが６０Ｈｚの場合を考える。この場合、液晶素子は、図５（ｂ）に示すように、１／１２０秒の±の極性で同一のフレーム画像Ｓ（ｔ），Ｓ（ｔ＋２）を表示するので、１／６０秒毎にフレーム画像Ｓが切り替わる。
なお、図５（ｂ）では、液晶素子を駆動する交流電圧の極性が正であれば‘＋’、交流電圧の極性が負であれば‘−’を図示した。また、ｔは、フレーム画像の番号を表す。
【０００４】
ここで、８Ｋスーパーハイビジョンの最上位フォーマットでは、画素数が８Ｋ（７６８０×４３２０画素）であるだけでなく、高フレームレート（１２０Ｈｚ以上）を実現することで、低フレームレートの動画像と比べて、より鮮明な動き表現を可能としている。図６（ａ）に示すように、フレーム画像Ｓのフレームレートが１２０Ｈｚの場合を考える。この場合、液晶素子は、図６（ｂ）に示すように、１／２４０秒の±の極性で同一のフレーム画像Ｓ（ｔ）〜Ｓ（ｔ＋３）を表示するので、１／１２０秒毎にフレーム画像Ｓが切り替わる。
このように、実際のフレームレートの２倍の周波数で液晶素子を駆動する必要があり、画素数８Ｋ・フレームレート１２０Ｈｚのような膨大なデータレートを持つ映像を表示することは極めて難しい。
【０００５】
前記した理由から、液晶素子を用いて高フレームレート表示する際、交流電圧の正負の極性で別々のフレーム画像を液晶素子で表示するような、強制倍速駆動を行う場合もある。この強制倍速駆動の場合、液晶素子は、図７（ｂ）に示すように、１／１２０秒の＋極性でフレーム画像Ｓ（ｔ），Ｓ（ｔ＋２）を表示し、１／１２０秒の−極性でフレーム画像Ｓ（ｔ＋１），Ｓ（ｔ＋３）を表示する。つまり、強制倍速駆動では、液晶素子が１／６０秒（＝６０Ｈｚ）で駆動するにもかかわらず、１／１２０秒毎にフレーム画像Ｓが切り替わる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−２７７８６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前記した強制倍速駆動は、液晶素子に直流成分が残る可能性があるので推奨されないが、一般的な動画像を表示する場合、フレーム差分が少ないため、大きな問題とはならない。しかし、変化が激しいテスト動画像や、フラッシュが発光したシーンを撮影した動画像など、フレーム差分が大きくなる動画像もありうる。このような動画像で長時間、液晶素子を強制倍速駆動すると、液晶素子が劣化し、最悪、液晶素子が破損することがある。
【０００８】
本発明は、強制倍速駆動を許容しながらも、液晶素子の破損を防止できる液晶素子駆動制御装置及びそのプログラムを提供することを課題とする。
【課題を解決するための手段】
【０００９】
前記した課題に鑑みて、本発明にかかる液晶素子駆動制御装置は、液晶素子を駆動する交流電圧の正負の極性で同一のフレーム画像を１フレームおきに表示する通常駆動、及び、連続する２つのフレーム画像を正負の極性で表示する強制倍速駆動を切り替えて、液晶素子を駆動する液晶素子駆動制御装置であって、判定手段と、切替手段とを備える構成とした。
【００１０】
かかる液晶素子駆動制御装置によれば、判定手段は、入力映像に含まれるフレーム画像の変化量を算出し、算出した変化量の閾値判定により、通常駆動又は強制倍速駆動を判定する。そして、切替手段は、判定手段の判定結果に基づいて、通常駆動又は強制倍速駆動を切り替える。
【００１１】
すなわち、判定手段は、フレーム画像の変化量が閾値未満の場合、フレーム画像の変化量が小さく、強制倍速駆動を行っても液晶素子が破損する危険性が低いので強制倍速駆動を行うと判定する。一方、判定手段は、フレーム画像の変化量が閾値未満でない場合、フレーム画像の変化量が大きく、液晶素子が破損する危険性が高いので通常駆動を行うと判定する。
【発明の効果】
【００１２】
本発明によれば、以下のような優れた効果を奏する。
本発明にかかる液晶素子駆動制御装置は、液晶素子が破損する危険性が低い場合に液晶素子を強制倍速駆動し、その危険性が高い場合に液晶素子を通常駆動するので、強制倍速駆動を許容しながらも、液晶素子の破損を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態にかかる液晶素子駆動制御装置の構成を示すブロック図である。
【図２】図１の信号解析手段による差分積算量の算出を説明する説明図である。
【図３】（ａ）は強制倍速駆動を説明する説明図であり、（ｂ）は通常駆動を説明する説明図である。
【図４】図１の液晶素子駆動制御装置の動作を示すフローチャートである。
【図５】（ａ）は低フレームレートの動画像を表し、（ｂ）は従来の液晶素子を６０Ｈｚで通常駆動するときの説明図である。
【図６】（ｂ）は高フレームレートの動画像を表し、（ｂ）は従来の液晶素子を１２０Ｈｚで通常駆動するときの説明図である。
【図７】（ｂ）は高フレームレートの動画像を表し、（ｂ）は従来の液晶素子を１２０Ｈｚで強制倍速駆動するときの説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。なお、実施形態において、同一の手段には同一の符号を付し、説明を省略した。
【００１５】
（実施形態）
［液晶素子駆動制御装置の概略］
図１を参照し、本発明の実施形態にかかる液晶素子駆動制御装置１の概略について説明する。
液晶素子駆動制御装置１は、通常駆動及び強制倍速駆動とを切り替えて、液晶素子９を駆動するものである。
なお、通常駆動とは、液晶素子９を駆動する交流電圧の正負の極性で、同一のフレーム画像を１フレームおきに表示することである。
また、強制倍速駆動とは、液晶素子９を駆動する交流電圧の正負の極性で、連続する２つのフレーム画像を表示することである。
これら通常駆動及び強制倍速駆動の詳細は後記する（図３）。
【００１６】
液晶素子９は、液晶素子駆動制御装置１からの入力信号（入力映像）を表示するものである。本実施形態では、液晶素子９は、６０Ｈｚで駆動することとする。ここで、液晶素子９の駆動方式は、例えば、単純マトリクス方式、アクティブマトリクス方式など、特に制限されない。また、液晶素子９の動作モードは、例えば、ＴＮ（Twisted Nematic）方式、ＶＡ（Vertical Alignment）方式、ＩＰＳ（In Plane Switching）方式など、特に制限されない。
【００１７】
本実施形態では、液晶素子９が表示する入力信号は、図示を省略した送出装置などの外部から、後記する信号解析手段（判定手段）１１及び切替手段１５に入力される。この入力信号は、フレームレートが１２０Ｈｚであり、解像度が８Ｋ（７６８０×４３２０画素）であることとする。
【００１８】
［液晶素子駆動制御装置の構成］
以下、液晶素子駆動制御装置１の構成について説明する。
図１に示すように、液晶素子駆動制御装置１は、信号解析手段１１と、記憶手段１３と、切替手段１５とを備える。
【００１９】
信号解析手段１１は、外部からの入力信号に含まれるフレーム画像の変化量を算出し、算出した変化量の閾値判定により、通常駆動又は強制倍速駆動を判定するものである。本実施形態では、信号解析手段１１は、フレーム画像の変化量として、差分積算量を算出する。
記憶手段１３は、信号解析手段１１の計算結果を記憶するメモリ、ＨＤＤ(Hard Disk Drive)、ＳＳＤ（Solid State Drive）などの記憶装置である。
【００２０】
＜差分積算量の算出及び閾値判定＞
図２を参照し、信号解析手段１１による差分積算量の算出及び閾値判定について詳細に説明する（適宜図１参照）。
具体的には、信号解析手段１１は、前後するフレーム画像の対応画素毎に画素値の差分絶対値を求める。そして、信号解析手段１１は、対応画素毎の差分絶対値の平均によりフレーム画像毎に差分量を求め、フレーム画像毎の差分量を判定フレーム数だけ積算した差分積算量を算出する。
なお、対応画素とは、入力信号を構成する各フレーム画像で同一座標の画素のことである。
【００２１】
ここで、入力信号の時間系列をＳ（ｘ，ｙ，ｔ）とする。つまり、入力信号において、処理対象の現フレーム画像Ｓ（ｔ+Ｎ）から、判定フレーム数Ｎだけ遡った前フレーム画像Ｓ（ｔ）までが、差分積算量Ｄの計算対象となる。ｘは、入力信号の水平座標を表し、１≦ｘ≦Ｘを満たす（Ｘは入力信号の水平画素数）。ｙは、入力信号の垂直座標を表し、１≦ｙ≦Ｙを満たす（Ｙは入力信号の垂直画素数）。入力信号Ｓ（ｘ，ｙ，ｔ）は、０≦Ｓ（ｘ，ｙ，ｔ）≦１を満たすように正規化することとする。
なお、判定フレーム数Ｎは、後記する変形例で詳述する。
【００２２】
図２に示すように、信号解析手段１１は、フレーム画像Ｓ（ｔ）とフレーム画像Ｓ（ｔ＋１）との間で、対応画素（ｘ，ｙ）毎に画素値の差分絶対値を求める。そして、信号解析手段１１は、対応画素（ｘ，ｙ）毎の差分絶対値の平均を求める。この差分絶対値の平均を差分量ｄ１とする。
【００２３】
次に、信号解析手段１１は、フレーム画像Ｓ（ｔ＋１）とフレーム画像Ｓ（ｔ＋２）との間で対応画素（ｘ，ｙ）毎の差分絶対値の平均を求め、差分量ｄ２を算出する。以後、信号解析手段１１は、フレーム画像Ｓ（ｔ＋２）からフレーム画像Ｓ（ｔ＋Ｎ）まで順次、差分量ｄ３〜ｄｎの算出を繰り返す（ただし、ｎは、１≦ｎ≦Ｎを満たす自然数）。
【００２４】
そして、信号解析手段１１は、算出した差分量ｄ１〜ｄｎを積算することで差分積算量Ｄを算出する。つまり、信号解析手段１１は、下記の式（１）及び式（２）を用いて、差分積算量Ｄを算出する。
【００２５】
【数１】
2019015940.tif 000003
【００２６】
【数２】
2019015940.tif 000004
【００２７】
ここで、信号解析手段１１は、フレーム画像Ｓの全対応画素から差分積算量Ｄを算出してもよい。
フレーム画像Ｓの画像サイズが大きい場合、全対応画素の差分絶対値を求めること自体が大きな計算コストとなる。そこで、信号解析手段１１は、対応画素同士の間隔を２画素以上としてもよい。つまり、信号解析手段１１は、対応画素を水平方向でｉ画素ずつ、垂直方向でｊ画素ずつ、フレーム画像Ｓ全体を離散サンプリングした対応画素から差分積算量Ｄを算出してもよい。これにより、信号解析手段１１は、差分積算量Ｄを算出する画素数が、Ｘ／ｉ×Ｙ／ｊ画素となり、計算コストを１／（ｉ×ｊ)に減らすことができる（ただし、ｉ，ｊは２以上の自然数）。
【００２８】
次に、信号解析手段１１は、差分積算量Ｄの閾値判定により、通常駆動を行うか、又は、強制倍速駆動を行うかを判定する。ここで、信号解析手段１１は、差分積算量Ｄが予め設定した閾値Ｔ未満の場合、液晶素子９が破損する危険性が低いので、強制倍速駆動を行うと判定する。一方、信号解析手段１１は、差分積算量Ｄが閾値Ｔ未満でない場合、液晶素子９が破損する危険性が高いので、通常駆動を行うと判定する。なお、閾値Ｔは、後記する変形例で詳述する。
その後、信号解析手段１１は、通常駆動又は強制倍速駆動を表す判定結果を切替手段１５に出力する。
【００２９】
＜計算結果の記憶＞
図２を参照し、記憶手段１３による計算結果の記憶を説明する（適宜図１参照）。
ここで、信号解析手段１１は、現フレーム画像Ｓ（ｔ＋Ｎ）が入力されると、前記手順で差分積算量Ｄを算出すると共に、現フレーム画像Ｓ（ｔ＋Ｎ）についての計算結果を記憶手段１３に書き込んでもよい。ここでは、信号解析手段１１は、現フレーム画像Ｓ（ｔ＋Ｎ）から、判定フレーム数Ｎより１を減算したフレーム数（Ｎ−１）だけ遡った前フレーム画像Ｓ（ｔ＋１）までの差分量ｄ２〜ｄｎを記憶手段１３に書き込む。
【００３０】
そして、信号解析手段１１は、次フレーム画像Ｓ（ｔ＋Ｎ＋１）が入力されると、現フレーム画像Ｓ（ｔ＋Ｎ）と次フレーム画像Ｓ（ｔ＋Ｎ＋１）との差分量ｄｎ＋１を求めると共に、差分量ｄ２〜ｄｎを記憶手段１３から読み出す。さらに、信号解析手段１１は、新たに算出した差分量ｄｎ＋１と、記憶手段１３から読み出した差分量ｄ２〜ｄｎとを積算することで、次フレーム画像Ｓ（ｔ＋Ｎ＋１）についての差分積算量Ｄを算出できる。
【００３１】
このように、信号解析手段１１は、計算結果（差分量ｄ２〜ｄｎ）を記憶手段１３に記憶すると共に、次フレーム画像Ｓ（ｔ＋Ｎ＋１）についての差分積算量Ｄを算出する際、この計算結果を参照することで、計算コストをより低減できるので好ましい。
なお、次フレーム画像Ｓ（ｔ＋Ｎ＋２）以後についても、差分積算量Ｄを同様に算出できることは言うまでもない。
【００３２】
図１に戻り、液晶素子駆動制御装置１の構成について、説明を続ける。
切替手段１５は、信号解析手段１１から入力された判定結果に基づいて、通常駆動又は強制倍速駆動を切り替えるものである。
【００３３】
ここで、信号解析手段１１の判定結果が強制倍速駆動の場合、切替手段１５は、入力信号に含まれるフレーム画像をそのまま液晶素子９に出力する。つまり、切替手段１５は、図３（ａ）に示すように、フレーム画像Ｓ（ｔ）〜Ｓ（ｔ＋３）を順番に出力する。これにより、切替手段１５が出力する入力信号は、フレームレートが１２０Ｈｚ相当となる。
【００３４】
一方、信号解析手段１１の判定結果が通常駆動の場合、切替手段１５は、入力信号に含まれるフレーム画像を１フレームおきに２回繰り返して、液晶素子９に出力する。つまり、切替手段１５は、図３（ｂ）に示すように、フレーム画像Ｓ（ｔ）を２回出力した後、フレーム画像Ｓ（ｔ＋１）を出力せずに、フレーム画像Ｓ（ｔ＋２）を２回出力する。これにより、切替手段１５が出力する入力信号は、フレームレートが６０Ｈｚ相当となる。
【００３５】
このように、液晶素子駆動制御装置１は、新たなフレーム画像が入力される都度、前記手順を行うことで、液晶素子９を１２０Ｈｚで強制倍速駆動しながら、液晶素子９が破損する危険性が高い場合には６０Ｈｚの通常駆動に切り替えることができる。これにより、液晶素子駆動制御装置１は、強制倍速駆動を許容しながらも、液晶素子９の破損を防止することができる。
【００３６】
［液晶素子駆動制御装置の動作］
図４を参照し、図１の液晶素子駆動制御装置１の動作について説明する（適宜図１参照）。
図４に示すように、信号解析手段１１は、差分積算量Ｄを算出する（ステップＳ１）。
信号解析手段１１は、前後するフレーム画像の対応画素毎に画素値の差分絶対値を求める。そして、信号解析手段１１は、対応画素毎の差分絶対値の平均によりフレーム画像毎に差分量を求め、フレーム画像毎の差分量を判定フレーム数だけ積算した差分積算量Ｄを算出する。すなわち、信号解析手段１１は、前記した式（１）及び式（２）を用いて、差分積算量Ｄを算出する。
【００３７】
信号解析手段１１は、差分積算量Ｄが閾値Ｔ未満であるか否かにより、通常駆動を行うか、又は、強制倍速駆動を行うかを判定する（ステップＳ２）。
差分積算量Ｄが閾値Ｔ未満の場合（ステップＳ２でＹｅｓ）、信号解析手段１１は、強制倍速駆動を行うと判定し、ステップＳ３の処理に進む。
差分積算量Ｄが閾値Ｔ未満でない場合（ステップＳ２でＮｏ）、信号解析手段１１は、通常駆動を行うと判定し、ステップＳ４の処理に進む。
【００３８】
切替手段１５は、強制倍速駆動で液晶素子９を駆動する（ステップＳ３）。つまり、切替手段１５は、入力信号に含まれるフレーム画像をそのまま液晶素子９に出力する。これにより、切替手段１５が出力する入力信号は、フレームレートが１２０Ｈｚ相当となる。
【００３９】
切替手段１５は、通常駆動で液晶素子９を駆動する（ステップＳ４）。つまり、切替手段１５は、入力信号に含まれるフレーム画像を１フレームおきに２回繰り返して液晶素子９に出力する。これにより、切替手段１５が出力する入力信号は、フレームレートが６０Ｈｚ相当となる。
【００４０】
［作用・効果］
以上のように、本発明の実施形態にかかる液晶素子駆動制御装置１は、液晶素子９が破損する危険性が低い場合に液晶素子９を強制倍速駆動し、その危険性が高い場合に液晶素子９を通常駆動するので、強制倍速駆動を許容しながらも、液晶素子９の破損を防止することができる。
特に、液晶素子駆動制御装置１は、液晶素子９の駆動周波数を抑えられるので、プロジェクタなど、液晶素子９の素子面積が狭いために駆動周波数が高くなりがちな表示デバイスに有用である。
【００４１】
（実施例）
以下の本発明の実施例として、判定フレーム数Ｎの設定について説明する。
この判定フレーム数Ｎは、差分が大きなフレーム画像がどの程度の時間入力されると、液晶素子９が損傷する危険性があるかという観点から、任意の値で予め設定しておく。この判定フレーム数Ｎの値を小さくすると、迅速な判定が可能であるが、強制倍速駆動と通常駆動との切り替え動作が頻繁に生じる可能性があるため、推奨されない。
【００４２】
ここで、液晶素子９に直流成分が残る可能性を高い確率で排除する必要がある場合、１秒程度の短時間で閾値判定を行えばよく、判定フレーム数Ｎ＝１２０、閾値Ｔ＝０．１×Ｎに設定するとよい。また、通常であれば、５秒程度の長時間で閾値判定を行えばよく、判定フレーム数Ｎ＝６００、閾値Ｔ＝０．２×Ｎに設定するとよい。
【００４３】
（変形例）
以上、本発明の実施形態を詳述してきたが、本発明は前記した実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
前記した実施形態では、液晶素子が６０Ｈｚで駆動することとして説明したが、本発明は、これに限定されない。
前記した実施形態では、入力映像のフレームレートが１２０Ｈｚ、解像度が８Ｋであることとして説明したが、本発明は、これに限定されない。
【００４４】
前記した実施形態では、フレーム画像の全体から差分積算量を算出することとして説明したが、本発明は、これに限定されない。つまり、本発明では、フレーム画像中の一部画像領域から差分積算量を求めてもよい。このとき、変化が少ない画像領域を設定してしまうと、閾値判定を正しく行えず、液晶素子を破損する可能性がある。そこで、フレーム画像の変化が多くなる場所に画像領域を設定することが好ましい。
【００４５】
前記した実施形態では、フレーム画像の変化量として差分積算量を算出することとして説明したが、本発明は、これに限定されない。つまり、本発明では、判定フレーム数だけ連続するフレーム画像の変化量を算出できればよく、計算コストが少ない変化量を用いることが好ましい。
【００４６】
前記した実施形態では、液晶素子駆動制御装置及び液晶素子を別々の構成として説明したが、本発明は、これに限定されない。例えば、本発明は、液晶素子駆動制御装置及び液晶素子を一体化した液晶表示装置としてもよい。
【００４７】
前記した実施形態では、液晶素子駆動制御装置を独立したハードウェアとして説明したが、本発明は、これに限定されない。例えば、本発明は、コンピュータが備えるＣＰＵ、メモリ、ハードディスク等のハードウェア資源を、前記した液晶素子駆動制御装置として協調動作させるプログラムで実現することもできる。これらのプログラムは、通信回線を介して配布してもよく、ＣＤ−ＲＯＭやフラッシュメモリ等の記録媒体に書き込んで配布してもよい。
【符号の説明】
【００４８】
１  液晶素子駆動制御装置
１１  信号解析手段（判定手段）
１３  記憶手段
１５  切替手段
９  液晶素子
【図１】
2019015940.tif 000005
【図２】
2019015940.tif 000006
【図３】
2019015940.tif 000007
【図４】
2019015940.tif 000008
【図５】
2019015940.tif 000009
【図６】
2019015940.tif 000010
【図７】
2019015940.tif 000011