(57)【要約】【課題】機能層の厚さばらつきの光学干渉への影響を低減することで発光素子の特性を制御し、特性ばらつきの小さい発光素子を提供すること、およびこの発光素子を有する表示装置とその製造方法を提供する。【解決手段】発光素子は、反射電極と、反射電極上の透光性電極と、透光性電極上に位置し、透光性電極と重なる第１の開口と第２の開口を有する隔壁と、第１の開口と第２の開口上の電界発光層と、電界発光層上の対向電極を有する。第１の開口と重なる領域における透光性電極の厚さは、第２の開口と重なる領域における透光性電極の厚さよりも小さい。【選択図】図３
2019012595.tif 000002
【特許請求の範囲】
【請求項１】
反射電極と、
前記反射電極上の透光性電極と、
前記透光性電極上に位置し、前記透光性電極と重なる第１の開口と第２の開口を有する隔壁と、
前記第１の開口と前記第２の開口上の電界発光層と、
前記電界発光層上の対向電極を有し、
前記第１の開口と重なる領域における前記透光性電極の厚さは、前記第２の開口と重なる領域における前記透光性電極の厚さよりも小さい発光素子。
【請求項２】
前記第１の開口と重なる前記領域における前記電界発光層の構造は、前記第２の開口と重なる前記領域における前記電界発光層の構造と同一である、請求項１に記載の発光素子。
【請求項３】
前記第１の開口の面積は、前記第２の開口の面積よりも小さい、請求項１に記載の発光素子。
【請求項４】
前記電界発光層は青色に発光するよう構成される、請求項１に記載の発光素子。
【請求項５】
第１の画素と第２の画素を有し、
前記第１の画素は、
第１の反射電極と
前記第１の反射電極上の第１の透光性電極と、
前記第１の透光性電極上に位置し、前記第１の透光性電極と重なる第１の開口と第２の開口を有する隔壁と、
前記第１の開口と前記第２の開口と重なる第１の電界発光層と、
前記第１の電界発光層と重なる対向電極を有し、
前記第２の画素は、
第２の反射電極と
前記第２の反射電極上の第２の透光性電極と、
前記第２の透光性電極上の第２の電界発光層と、
前記第２の電界発光層と重なる前記対向電極を有し、
前記第１の開口と重なる領域における前記第１の透光性電極の厚さは、前記第２の透光性電極の厚さよりも小さく、
前記第２の透光性電極の前記厚さは、前記第２の開口と重なる領域における前記第１の透光性電極の厚さよりも大きい表示装置。
【請求項６】
前記第１の開口と重なる前記領域における前記第１の電界発光層の構造は、前記第２の開口と重なる前記領域における前記第１の電界発光層の構造と同一である、請求項５に記載の表示装置。
【請求項７】
前記第１の開口の面積は、前記第２の開口の面積よりも小さい、請求項５に記載の表示装置。
【請求項８】
前記第１の電界発光層と前記第２の電界発光層は、それぞれ第１の波長と第２の波長を有する光を出射するよう構成され、
前記第１の波長は、前記第２の波長よりも短い、請求項５に記載の表示装置。
【請求項９】
前記第１の電界発光層は、青色に発光するよう構成される、請求項５に記載の表示装置。
【請求項１０】
第１の画素、第２の画素、および第３の画素を有し、
前記第１の画素は、
第１の反射電極と
前記第１の反射電極上の第１の透光性電極と、
前記第１の透光性電極上に位置し、前記第１の透光性電極と重なる第１の開口と第２の開口を有する隔壁と、
前記第１の開口と前記第２の開口と重なる第１の電界発光層と、
前記第１の電界発光層と重なる対向電極を有し、
前記第２の画素は、
第２の反射電極と
前記第２の反射電極上の第２の透光性電極と、
前記第２の透光性電極上の第２の電界発光層と、
前記第２の電界発光層と重なる前記対向電極を有し、
前記第３の画素は、
第３の反射電極と、
前記第３の反射電極上の第３の透光性電極と、
前記第３の透光性電極上の第３の電界発光層と、
前記第３の電界発光層上の前記対向電極を有し、
前記第１の開口と重なる領域における前記第１の透光性電極の厚さは、前記第２の透光性電極の厚さよりも小さく、
前記第２の透光性電極の前記厚さは、前記第２の開口と重なる領域における前記第１の透光性電極の厚さよりも大きい表示装置。
【請求項１１】
前記第３の透光性電極の厚さは、前記第１の開口と重なる前記領域における前記第１の透光性電極の前記厚さよりも大きく、前記第２の開口と重なる前記領域における前記第１の透光性電極の前記厚さよりも小さい、請求項１０に記載の表示装置。
【請求項１２】
前記第２の透光性電極の前記厚さは、前記第３の透光性電極の前記厚さと同一である、請求項１１に記載の表示装置。
【請求項１３】
前記第３の透光性電極の前記厚さは、前記第２の透光性電極の前記厚さ以上である、請求項１１に記載の表示装置。
【請求項１４】
前記第３の透光性電極の前記厚さは、前記第２の開口と重なる前記領域における前記第１の透光性電極の前記厚さよりも大きい、請求項１１に記載の表示装置。
【請求項１５】
前記第１の開口と重なる前記領域における前記第１の電界発光層の構造は、前記第２の開口と重なる前記領域における前記第１の電界発光層の構造と同一である、請求項１０に記載の表示装置。
【請求項１６】
前記第１の開口の面積は、前記第２の開口の面積よりも大きい、請求項１０に記載の表示装置。
【請求項１７】
前記隔壁はさらに、前記第２の透光性電極と前記第２の電界発光層の間、おおよび前記第３の透光性電極と前記第３の電界発光層の間に位置し、前記第２の透光性電極と重なる第３の開口、および前記第３の透光性電極と重なる第４の開口を有し、
前記第３の開口の面積は、前記第４の開口の面積と同一である、請求項１６に記載の表示装置。
【請求項１８】
前記第１の電界発光層、前記第２の電界発光層、および前記第３の電界発光層は、それぞれ第１の波長、第２の波長、および第３の波長を有する光を出射するように構成され、
前記第１の波長は前記第２の波長と前記第３の波長よりも短い、請求項１０に記載の表示装置。
【請求項１９】
前記第１の電界発光層、前記第２の電界発光層、および前記第３の電界発光層は、それぞれ青色、緑色、および赤色の光を出射するように構成される、請求項１０に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、および表示装置の製造方法に関する。例えば、有機発光素子を画素に有する表示装置とその製造方法に関する。
【背景技術】
【０００２】
表示装置の一例として、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置が挙げられる。有機ＥＬ表示装置は、基板上に形成された複数の画素の各々に表示素子として有機発光素子（以下、発光素子）を有している。発光素子は一対の電極（陰極、陽極）間に有機化合物を含む複数の機能層（以下、これらの機能層全体を電界発光層、あるいはＥＬ層と記す）を有しており、電極間に電流を供給することで駆動される。
【０００３】
電界発光層から得られる光は、電界発光層と電極間の界面や機能層間の界面、あるいは電極内において反射を繰り返す。このため、発光素子内に微小共振器が形成され、反射した光は互いに干渉する。この光学干渉を微小共振器の構造によって適切に調整することで発光素子の発光効率や発光色、視野角依存性などの種々の特性を制御することができる。
【０００４】
光学干渉の調整は、種々の方法によって行われる。例えば各機能層の材料や厚さ、電極の反射率、発光素子外の構造などによって調整される。例えば特許文献１や２では、発光素子の一方の電極上に共振構造を設け、これによって発光素子から出射された発光を共振させ、発光強度や発光色の調整を行うことが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３０２８７８号公報
【特許文献２】特開２００６−３０２８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明に係る実施形態の一つは、機能層の厚さばらつきの光学干渉への影響を低減することで発光素子の特性を制御し、特性ばらつきの小さい発光素子を提供すること、およびこの発光素子を有する表示装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施形態の一つは発光素子である。この発光素子は、反射電極と、反射電極上の透光性電極と、透光性電極上に位置し、透光性電極と重なる第１の開口と第２の開口を有する隔壁と、第１の開口と第２の開口上の電界発光層と、電界発光層上の対向電極を有する。第１の開口と重なる領域における透光性電極の厚さは、第２の開口と重なる領域における透光性電極の厚さよりも小さい。
【０００８】
本発明の実施形態の一つは、第１の画素と第２の画素を有する表示装置である。第１の画素は、第１の反射電極と、第１の反射電極上の第１の透光性電極と、第１の透光性電極上に位置し、第１の透光性電極と重なる第１の開口と第２の開口を有する隔壁と、第１の開口と第２の開口と重なる第１の電界発光層と、第１の電界発光層と重なる対向電極を有する。第２の画素は、第２の反射電極と第２の反射電極上の第２の透光性電極と、第２の透光性電極上の第２の電界発光層と、第２の電界発光層と重なる対向電極を有する。第１の開口と重なる領域における第１の透光性電極の厚さは、第２の透光性電極の厚さよりも小さく、第２の透光性電極の厚さは、第２の開口と重なる領域における第１の透光性電極の厚さよりも大きい。
【０００９】
本発明の実施形態の一つは、第１の画素、第２の画素、および第３の画素を有する表示装置である。第１の画素は、第１の反射電極と、第１の反射電極上の第１の透光性電極と、第１の透光性電極上に位置し、第１の透光性電極と重なる第１の開口と第２の開口を有する隔壁と、第１の開口と第２の開口と重なる第１の電界発光層と、第１の電界発光層と重なる対向電極を有する。第２の画素は、第２の反射電極と、第２の反射電極上の第２の透光性電極と、第２の透光性電極上の第２の電界発光層と、第２の電界発光層と重なる対向電極を有する。第３の画素は、第３の反射電極と、第３の反射電極上の第３の透光性電極と、第３の透光性電極上の第３の電界発光層と、第３の電界発光層上の対向電極を有する。第１の開口と重なる領域における第１の透光性電極の厚さは、第２の透光性電極の厚さよりも小さく、第２の透光性電極の厚さは、第２の開口と重なる領域における第１の透光性電極の厚さよりも大きい。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る表示装置の模式的上面図。
【図２】一実施形態に係る表示装置の画素の模式的上面図。
【図３】一実施形態に係る発光素子の模式的断面図。
【図４】一実施形態に係る発光素子における電界発光層の膜厚ばらつきと素子特性ばらつきとの相関を表す模式図。
【図５】一実施形態に係る発光素子における電界発光層の膜厚ばらつきと素子特性ばらつきとの相関を表す模式図。
【図６】一実施形態に係る発光素子の模式的断面図。
【図７】一実施形態に係る表示装置の画素の等価回路。
【図８】一実施形態に係る表示装置の画素の模式的断面図。
【図９】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１０】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１１】一実施形態に係る表示装置の製造方法を示す模式的断面図。
【図１２】一実施形態に係る表示装置の画素の模式的上面図。
【図１３】一実施形態に係る発光素子における電界発光層の膜厚ばらつきと素子特性ばらつきとの相関を表す模式図。
【発明を実施するための形態】
【００１１】
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１２】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１３】
本明細書と請求項において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
【００１４】
本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１５】
本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。
【００１６】
本明細書において、類似する複数の構成要素をそれぞれ区別して指す場合、符号の後にアンダーバーと自然数を用いて表記する。これらを互いに区別せずに全体、あるいはそのうちの任意に選択される複数を表記する場合には、符号のみを用いる。
【００１７】
＜第１実施形態＞
本実施形態では、一実施形態である表示装置１００に含まれる発光素子の構造に主な焦点を当てて説明を行う。
【００１８】
［１．全体構成］
表示装置１００の模式的上面図を図１に示す。表示装置１００は基板１０２を有し、その上に複数の画素群１０４が設けられる。複数の画素群１０４によって表示領域１０６が定義され、これを取り囲む領域（周辺領域）には画素群１０４を駆動するための駆動回路が設けられる。図１に示した例では、表示領域１０６を挟む二つのゲート側駆動回路１０８や、アナログスイッチなどを含むソース側駆動回路１１０が設けられる。表示領域１０６やゲート側駆動回路１０８、ソース側駆動回路１１０からは図示しない配線が基板１０２の一辺へ延び、基板１０２の端部で露出されて端子１１２を形成する。端子１１２はフレキシブル印刷回路（ＦＰＣ）基板などのコネクタ１１４と電気的に接続される。コネクタ１１４上、あるいは基板１０２上には、画素群１０４を制御するためのドライバＩＣ１１０をさらに搭載してもよい。なお、ソース側駆動回路１１０を周辺領域上に設けず、この機能をドライバＩＣ１１０によって実現してもよい。後述するように、各画素群１０４は発光素子１６０が設けられた複数の画素１２０を有する。発光素子１６０はゲート側駆動回路１０８やソース側駆動回路１１０などによって制御され、これにより画像が表示領域１０６に表示される。
【００１９】
［２．画素］
２−１．発光領域
図２に一つの画素群１０４の上面模式図を示す。各画素群１０４には、複数の画素１２０が設けられ、各画素１２０には発光素子１６０が配置される。一つの画素群１０４に設けられる画素１２０の数に制限はなく、ここでは三つの画素（第１の画素１２０＿１、第２の画素１２０＿２、第３の画素１２０＿３）が一つの画素群１０４に設けられる例が示されている。詳細は後述するが、各画素１２０はそれぞれ画素電極１６２を有し、その上に絶縁膜である隔壁１５８（図１では図示しない）が設けられる。隔壁１５８は画素電極１６２の端部を覆い、かつ、画素電極１６２と重なる開口を有する。この開口において画素電極１６２が隔壁１５８から露出され、発光領域１５９を与える。各画素群１０４のうち一つの画素（ここでは第１の画素１２０＿１）では、隔壁１５８は二つの開口（第１の開口、第２の開口）を有しており、このため、第１の画素電極１６２＿１上には二つの発光領域（第１の発光領域１５９＿１、第２の発光領域１５９＿２）が形成される。他の画素（ここでは第２の画素１２０＿２、第３の画素１２０＿３）においては、隔壁１５８はそれぞれ単一の開口（第３の開口、第４の開口）を有しており、それぞれ第２の画素電極１６２＿２と第３の画素電極１６２＿３に第３の発光領域１５９＿３、第４の発光領域１５９＿４を与える。なお、第１の画素１２０＿１内においては、第１の画素電極１６２は二つの発光領域１５９にわたって等電位が維持される。したがって、第１の画素１２０＿１では、発光素子１６０から二つの発光領域１５９を通して同時に発光が得られる。
【００２０】
発光領域１５９の面積（すなわち、隔壁１５８の開口の面積）は任意に決定することができる。図１に示した例では、第１の開口と第２の開口の面積は同一、あるいは実質的に同一であり、したがって、第１の発光領域１５９＿１と第２の発光領域１５９＿２の面積も同一、あるいは実質的に同一である。また、第３の開口と第４の開口の面積も同一、あるいは実質的に同一であり、したがって、第３の発光領域１５９＿３と第４の発光領域１５９＿４の面積も同一、あるいは実質的に同一である。
【００２１】
２−２．発光素子
図３に、一つの画素群１０４に含まれる第１の画素１２０＿１から第３の画素１２０＿３が有する発光素子（第１の発光素子１６０＿１から第３の発光素子１６０＿３）の断面模式図を示す。ここでは、発光領域１５９における発光素子１６０の構造が示されている。これらの発光素子１６０はいずれも画素電極１６２を有し、その上に電界発光層１６４と対向電極１６６が形成される。
【００２２】
各発光素子１６０の画素電極１６２は、積層された複数の層から構成される。例えば図３に示すように、画素電極１６２は第１の導電層１６２ａ、第２の導電層１６２ｂ、第３の導電層１６２ｃがこの順に積層した構造を有することができる。この場合、電界発光層１６４は第３の導電層１６２ｃと接する。
【００２３】
第１の導電層１６２ａは、インジウムとスズの混合酸化物（ＩＴＯ）やインジウムと亜鉛の混合酸化物（ＩＺＯ）などの、可視光を透過可能な導電性酸化物を含む。第２の導電層１６２ｂは第１の導電層１６２ａと接し、銀やアルミニウムなど、可視光に対する反射率が高い金属やこれを含む合金を含有する。第２の導電層１６２ｂは、電界発光層１６４で生成した光を反射する機能を有する反射電極として機能する。第３の導電層１６２ｃは第２の導電層１６２ｂと接し、ＩＴＯやＩＺＯなどの可視光を透過可能な導電性酸化物を含む。第３の導電層１６２ｃは電界発光層１６４へ電荷（ホール）を注入するのみならず、電界発光層１６４からの光を共振させるための空間を提供する透光性電極として働く。なお、第１の導電層１６２ａは必ずしも設けなくてもよい。
【００２４】
ここで、第１の導電層１６２ａは、画素１２０間で同一の厚さを有することができ、かつ、同一の層内に存在することができる。同様に、第２の導電層１６２ｂも画素１２０間で同一の厚さを有することができ、かつ、同一の層内に存在することができる。一方、第３の導電層１６２ｃの厚さは、第１の発光素子１６０＿１内において、発光領域１５９間、すなわち、隔壁１５８の開口と重なる領域間で異なる。具体的には、第１の発光領域１５９＿１（第１の開口と重なる領域）における第３の導電層１６２ｃの厚さｔ1は、第２の発光領域１５９＿２（第２の開口と重なる領域）における第３の導電層１６２ｃの厚さｔ2と比較して小さい。一方、第２の発光素子１６０＿２と第３の発光素子１６０＿３では、第３の導電層１６２ｃの厚さは同一、あるいは実質的に同一である。すなわち、第３の発光領域１５９＿３（第３の開口と重なる領域）における第３の導電層１６２ｃの厚さｔ3は、第４の発光領域１５９＿４（第４の開口と重なる領域）における第３の導電層１６２ｃの厚さｔ4と同一、あるいは実質的に同一である。さらに、厚さｔ3と厚さｔ4は厚さｔ1よりも大きく、厚さｔ2よりも小さい。すなわち、一つの画素群１０４内において、第３の導電層１６２ｃの厚さは以下の関係のいずれかを有する。
【００２５】
【数１】
2019012595.tif 000003
【００２６】
ここで、第１の発光素子１６０＿１において、素子特性が最適化された場合の第３の導電層１６２ｃの厚さ（以下、最適化膜厚）をｔ0とすると、最適化膜厚ｔ0はｔ1よりも大きく、厚さｔ2よりも小さい。すなわち、以下の関係が満たされる。
【００２７】
【数２】
2019012595.tif 000004
【００２８】
最適化膜厚ｔ0を決定するために考慮される素子特性やその最適値は適宜選択することができ、例えば第１の発光素子１６０＿１の電流効率や発光色、視野角依存性、信頼性などの特性を考慮し、最適化膜厚ｔ0が決定される。
【００２９】
電界発光層１６４は複数の機能層から構成される。例えば電荷（ホール、電子）注入層、電荷輸送層、発光層、電荷ブロッキング層、励起子ブロッキング層などを機能層として適宜組み合わせて電界発光層１６４が構成される。図３では、各画素１２０の発光素子１６０は、いずれも代表的な機能層として正孔輸送層ＨＴＬ、発光層ＥｍＬ、および電子輸送層ＥＴＬを有する例が示されている。図３では、電界発光層１６４は画素１２０間で独立しているように示されているが、機能層の一部は、第１の画素１２０＿１から第３の画素１２０＿３にわたり、これらの画素に共有されるように連続的に設けてもよい。
【００３０】
電界発光層１６４は画素１２０間で構造が異なるように形成することができる。例えば発光層ＥｍＬの材料や厚さ、正孔輸送層ＨＴＬの厚さ、電子輸送層ＥＴＬの厚さなどが画素１２０間で異なってもよい。これにより、第１の発光素子１６０＿１から第３の発光素子１６０＿３に含まれる電界発光層１６４をそれぞれ第１の電界発光層１６４＿１から第３の電界発光層１６４＿３とした場合、これらの電界発光層１６４から互いに異なる波長の光が出射されるよう、画素群１０４を構成することができる。例えば第１の電界発光層１６４＿１から第３の電界発光層１６４＿３をそれぞれ青、緑、赤色の光を出射するように構成することにより、フルカラー表示を行うことができる。
【００３１】
ここで、第１の画素１２０＿１内では、第１の発光領域１５９＿１と第２の発光領域１５９＿２において、第１の電界発光層１６４＿１の構造は同一である。また、第１の電界発光層１６４＿１の発光波長（あるいは最大発光ピーク波長λ1）は、第２の電界発光層１６４＿２や第３の電界発光層１６４＿３の発光波長（あるいは最大発光ピーク波長λ2、λ3）よりも短い。最大発光ピーク波長λ2とλ3はいずれが長くてもよい。例えば、第１の電界発光層１６４＿１から第３の電界発光層１６４＿３は、それぞれ青色、緑色、赤色の光を与えるよう、それぞれの電界発光層１６４が構成される。この場合、以下の関係が成立する。
【００３２】
【数３】
2019012595.tif 000005
【００３３】
対向電極１６６は、例えばマグネシウムや銀、アルミニウムなどの金属やこれを含む合金を含有することができる。あるいはこれらの金属や合金を含む膜と導電性酸化物を含む膜の積層構造を有してもよい。対向電極１６６は電界発光層１６４へ電荷（電子）を注入するのみならず、電界発光層１６４からの光を一部透過し、一部反射する機能を有する。したがって、対向電極１６６が上記金属を含む膜を有する場合、この膜は可視光が一部透過可能な厚さで形成される。対向電極１６６も第１の画素１２０＿１から第３の画素１２０＿３にわたって連続的に設けられ、これらによって共有される。
【００３４】
２−３．発光素子の特性ばらつき制御
発光素子１６０内では発光層ＥｍＬからの発光が電界発光層１６４内の機能層間の界面、電界発光層１６４と画素電極１６２の界面、電界発光層１６４と対向電極１６６の界面、および第２の導電層１６２ｂと第３の導電層１６２ｃとの界面において反射し、反射光は互いに干渉、共振する。この干渉効果を大きく左右する要因の一つが電界発光層１６４の厚さであり、電界発光層１６４の厚さのばらつきは、発光素子１６０の様々な特性（電流効率、色度、信頼性、視野角依存性など）のばらつきを誘発する。実際、発明者は、例えば電界発光層１６４の厚さがわずか２％から３％ずれることで、電流効率は２０％前後、発光の色度座標ｘ、ｙはともに０．０１前後ずれることを計算によって確認した。したがって、特性ばらつきの小さい表示装置１００の提供のためには、電界発光層１６４の厚さのばらつきを１％から２％程度に抑制することが好ましい。
【００３５】
電界発光層１６４の厚さのばらつきによる影響は、発光層ＥｍＬからの発光波長が短いほど影響が大きく、このため、発光波長が最も短い第１の発光素子１６０＿１において最大となる。しかしながら、上述した構造、すなわち、第３の導電層１６２ｃの厚さが異なる複数の発光領域１５９を第１の発光素子１６０＿１に形成することで、第１の発光素子１６０＿１の電界発光層１６４＿１の厚さのばらつきの素子特性への影響を低減することができる。
【００３６】
より具体的な説明を図４（Ａ）から図５（Ｂ）を用いて行う。図４（Ａ）は、第３の導電層１６２ｃの厚さｔが最適化膜厚ｔ0の場合の、電界発光層１６４の厚さの設計値からのずれ（以下、膜厚偏差）ｄtに対する発光素子１６０の特性のずれ（以下、特性偏差）ｄpを模式的に表した概念図である。膜厚偏差ｄtが無い場合（ｄt＝０）、発光素子１６０の特性偏差は無く、ｄpは０である。図４（Ａ）は、膜厚偏差ｄtに対して特性偏差ｄpが直線的に変化する例であり、電界発光層１６４の厚さが設計値よりも増大し、膜厚偏差ｄtがｄ1となった時の特性偏差ｄpはｐ1であり、膜厚偏差ｄtが−ｄ1の時の特性偏差ｄpは−ｐ1となる。
【００３７】
このような特性を与える発光素子１６０では、第３の導電層１６２ｃの厚さｔが変化すると、膜厚偏差−膜厚偏差直線（以下、偏差直線と記す）がシフトする。すなわち、図４（Ｂ）に示すように、厚さｔが最適化膜厚ｔ0よりも大きくなると（ｔ＝ｔ2）偏差直線は左にシフトし、小さくなると（ｔ＝ｔ1）右にシフトすることが発明者によって確認された。
【００３８】
上述したように、第１の発光素子１６０＿１は二つの発光領域１５９を有し、これらの領域間で互いに第３の導電層１６２ｃの厚さが異なる。したがって、厚さｔが最適化膜厚ｔ0の時のずれ直線に対し、第１の発光領域１５９＿１の偏差直線は右にシフトし（ｔ＝ｔ1）、第２の発光領域１５９＿２の偏差直線は左にシフトする（ｔ＝ｔ2）。
【００３９】
この場合、第１の電界発光層１６４＿１の厚さがｄ1ずれた場合、第１の発光領域１５９＿１において得られる特性偏差ｄpはｐ1となり、厚さｔが最適化膜厚ｔ0の時のそれ（ｐ0）と比較して小さくなる。これに対し、第２の発光領域１５９＿２において得られる特性偏差ｄpはｐ2となり、ｐ0と比較して大きくなる。本実施形態では第１の発光領域１５９＿と第２の発光領域１５９＿２の面積は同一であるため、第１の発光領域１５９＿と第２の発光領域１５９＿２の発光の寄与は同一である。したがって第１の発光素子１６０＿１全体では、これらの特性偏差ｐ1、ｐ2は平均化された値（ｐave）となり、また、ｐaveはｐ0に等しくなる。その結果、第１の電界発光層１６４＿１の厚さのばらつきに起因する発光素子１６０＿１特性のばらつきを、第３の導電層１６２ｃが最適化膜厚ｔ0を有する場合のそれと同程度に抑制することができる。
【００４０】
さらに、電界発光層１６４の膜厚偏差ｄtに対する特性偏差ｄpが直線的に変化せず、膜厚偏差ｄtの変化とともに特性偏差ｄpの変化が小さくなる場合、第１の電界発光層１６４＿１の膜厚偏差に起因する特性偏差をより効果的に抑制することができる。この場合の膜厚偏差と特性偏差の関係を図５（Ａ）に模式的に示す。図５（Ａ）に示すように、膜厚偏差ｄtに対する特性偏差ｄpのプロットは曲線（以下、偏差曲線と記す）を与え、その傾きは膜厚偏差ｄtの絶対値が大きくなるに従って小さくなる。
【００４１】
このような特性を有する発光素子を用いた場合でも、第３の導電層１６２ｃの厚さｔが最適化膜厚ｔ0よりも大きくなると（ｔ＝ｔ2）、偏差曲線は左にシフトし、小さくなると（ｔ＝ｔ1）右にシフトすることが発明者によって確認された。第１の発光領域１５９＿１では厚さｔはｔ1であるため、第１の電界発光層１６４＿１の厚さがｄ1ずれた時、得られる特性偏差ｄpはｐ1となり、厚さｔが最適化膜厚ｔ0の時のそれ（ｐ0）と比較して小さくなる。これに対し、第２の発光領域１５９＿２において得られる特性偏差ｄpはｐ2となり、ｐ0と比較して大きくなる。しかしながら、特性偏差ｐ2とｐ0の差は、特性偏差ｐ1とｐ0の差よりも小さい。したがって、第１の発光素子１６０＿１全体の特性偏差、すなわち特性偏差ｐ1とｐ2の平均値ｐaveはｐ0よりも小さくなる。このように、第１の電界発光層１６４＿１の膜厚偏差ｄtに起因する特性偏差ｄpは、厚さｔが最適化された場合よりも小さくすることができる。
【００４２】
第１の発光素子１６０＿１の二つの発光領域１５９は互いに近接しているため、同一の画素群１０４内では第１の電界発光層１６４＿１の厚さにはほとんど差が生じない。しかしながら、異なる画素群１０４間、同一のマザーガラス上に作製され異なる表示装置１００間、あるいは異なる基板１０２間では、第１の電界発光層１６４＿１の厚さにばらつきが生じる。電界発光層１６４は蒸着法やインクジェット法によって形成されるが、電界発光層１６４の厚さを精密に（例えば１％から２％以内に）制御することは困難である。発光波長の短い電界発光層１６４の厚さのばらつきの素子特性に対する影響は特に大きく、表示装置間に大きな特性ばらつきを生み出す。
【００４３】
しかしながら上述したように、本実施形態で述べた発光素子１６０の構造を用いることで、特に短波長の発光を与える電界発光層１６４の厚さのばらつきに起因する発光素子１６０の特性ばらつきを抑制することができる。したがって、本実施形態を適用することで、特性ばらつきが低減された表示装置を提供することが可能となる。
【００４４】
＜第２実施形態＞
本実施形態では、第１実施形態で述べた画素群１０４とは異なる構造を有する画素群１０４ａを説明する。画素群１０４と同一、あるいは類似する構造に関する説明は省略することがある。
【００４５】
本実施形態に係る画素群１０４ａの断面模式図を図６に示す。画素群１０４ａは、第３の発光素子１６０＿３の第３の導電層１６２ｃの厚さｔ4が、第２の発光素子１６０＿２の第３の導電層１６２ｃの厚さｔ3よりも大きい点で画素群１０４と異なる。厚さｔ3は厚さｔ1よりも大きく、ｔ2よりも小さい。一方、厚さｔ4は厚さｔ2と同じでも、大きくても、小さくても良い。したがって、以下の関係のいずれかが満たされる。
【００４６】
【数４】
2019012595.tif 000006
【００４７】
【数５】
2019012595.tif 000007
【００４８】
第４の電界発光層１６４＿４の発光波長が第３の電界発光層１６４＿３のそれよりも長い場合、第３の発光素子１６０＿３内に形成される微小共振器の光路長は第２の発光素子１６０＿２のそれよりも長いことが好ましく、これにより、第３の発光素子１６０＿３においてより効果的に光学調整が可能となる。したがって、上述した関係のいずれかを満たすことにより、全ての発光素子１６０おいてより効果的に光学調整を行うことが可能となる。
【００４９】
＜第３実施形態＞
本実施形態では、表示装置１００の構造とその製造方法に関して説明を行う。第１、第２実施形態で述べた内容に関しては、説明を省略することがある。
【００５０】
［１．画素回路］
各画素１２０には、発光素子１６０とともに、発光素子１６０を駆動するための各種素子が設けられ、これらによって画素回路が形成される。画素回路の構成は任意に選択することができ、一例を等価回路として図７に示す。
【００５１】
図７に示した画素回路は、発光素子１６０に加え、駆動トランジスタ１２１、第１のスイッチングトランジスタ１２２、第２のスイッチングトランジスタ１２３、保持容量１２４、付加容量１２５を含む。発光素子１６０は、高電位電源線１２６と低電位電源線１２７との間に設けられる。高電位電源線１２６には高電位ＰＶＤＤが与えられ、低電位電源線１２７には高電位ＰＶＤＤより低い低電位ＰＶＳＳが与えられる。
【００５２】
駆動トランジスタ１２１は、高電位電源線１２６と発光素子１６０との間に設けられる。駆動トランジスタ１２１は、制御端子としてのゲートと、入出力端子としてのソース、およびドレインを有する。本実施形態では、駆動トランジスタ１２１はｎチャネル型とし、高電位電源線１２６と電気的に接続される入出力端子をドレイン、発光素子１６０に電気的に接続される入出力端子をソースとする。駆動トランジスタ１２１のドレインは第２のスイッチングトランジスタ１２３を介して高電位電源線１２６と電気的に接続され、ソースが発光素子１６０の画素電極１６２と電気的に接続される。
【００５３】
駆動トランジスタ１２１のゲートは、第１のスイッチングトランジスタ１２２を介して第１の信号線ＶＳＬと電気的に接続される。すなわち、第１の信号線ＶＳＬと駆動トランジスタ１２１のゲートとの間には、第１のスイッチングトランジスタ１２２が設けられる。第１のスイッチングトランジスタ１２２は、そのゲートに接続される第１の走査信号線ＳＬＡに与えられる走査信号ＳＧによって動作（オン／オフ）が制御される。第１のスイッチングトランジスタ１２２がオンのとき、第１の信号線ＶＳＬの電位が駆動トランジスタ１２１のゲートに与えられる。第１の信号線ＶＳＬには、初期化信号Ｖｉｎｉと映像信号Ｖｓｉｇが所定のタイミングで与えられる。初期化信号Ｖｉｎｉは一定レベルの初期化電位を与える信号である。第１のスイッチングトランジスタ１２２は、第１の信号線ＶＳＬに同期して、所定のタイミングでオン／オフが制御され、駆動トランジスタ１２１のゲートに初期化信号Ｖｉｎｉ、または映像信号Ｖｓｉｇに基づく電位を与える。
【００５４】
駆動トランジスタ１２１は、高電位電源線１２６と低電位電源線１２７との間で、第２のスイッチングトランジスタ１２３を介して発光素子１６０と直列に接続される。駆動トランジスタ１２１は、ゲートの電圧によってドレイン電流が制御され、ドレイン電流に相当する電流が発光素子１６０に流れる。したがって、発光素子１６０の発光強度は駆動トランジスタ１２１によって制御される。
【００５５】
駆動トランジスタ１２１のソースとゲートとの間には、保持容量１２４が設けられる。保持容量１２４は、駆動トランジスタ１２１のゲートとソース間の電圧の保持に寄与する。
【００５６】
駆動トランジスタ１２１のドレインには、第２の信号線ＶＲＳが電気的に接続される。第２の信号線ＶＲＳには、リセットトランジスタ１２８を介してリセット電位Ｖｒｓｔが与えられる。リセットトランジスタ１２８は、リセット信号Ｖｒｓｔを印加するタイミングが第３の信号線ＳＬＣに与えられるリセット信号ＲＧによって制御される。
【００５７】
付加容量１２５の一方の端子は駆動トランジスタ１２１のソースに接続され、他方の端子が高電位電源線１２６に接続される。付加容量１２５は、映像信号Ｖｓｉｇを駆動トランジスタ１２１のゲートに与えるとき、映像信号Ｖｓｉｇに応じたゲート−ソース間電圧Ｖｇｓを確保するために設けられる。付加容量１２５は、他方の端子が低電位電源線１２７に接続されるように設けてもよい。
【００５８】
ソース側駆動回路１１０は、第１の信号線ＶＳＬに初期化信号Ｖｉｎｉ、または映像信号Ｖｓｉｇ出力する。一方、ゲート側駆動回路１０８は第１の走査信号線ＳＬＡに走査信号ＳＧを出力し、第２の走査信号線ＳＬＢに走査信号ＢＧを出力し、第３の信号線ＳＬＣにリセット信号ＲＧを出力する。駆動ＩＣ１１６は、ソース側駆動回路１１０やゲート側駆動回路１０８を動作するための信号を出力する。
【００５９】
［２．断面構造］
図８に第１の画素１２０＿１の断面構造の一例を示す。図８は、第１の画素１２０＿１の画素回路のうち、駆動トランジスタ１２１、第１のスイッチングトランジスタ１２２、保持容量１２４、付加容量１２５、発光素子１６０の断面構造を示す。これらの各素子は、アンダーコート１３０を介して基板１０２上に設けられる。
【００６０】
駆動トランジスタ１２１は、第１の半導体膜１３２ａ、ゲート絶縁膜１３４、第１のゲート電極１３６ａを含む。ゲート絶縁膜１３４は、第１の半導体膜１３２ａを覆うように設けられる。第１のゲート電極１３６ａは、ゲート絶縁膜１３４を介して第１の半導体膜１３２ａの少なくとも一部と交差するように配置される。駆動トランジスタ１２１では、第１の半導体膜１３２ａと第１のゲート電極１３６ａが重なる領域にチャネルが形成される。第１の半導体膜１３２ａは、チャネルが形成される以外の領域がソース領域、あるいはドレイン領域として機能する。第１の半導体膜１３２ａにおいて、ソース領域、およびドレイン領域はチャネルが形成される領域を挟むように配置される。
【００６１】
第１のゲート電極１３６ａの上には層間絶縁膜１３８が設けられる。層間絶縁膜１３８は、画素１２０の全面に広がって設けられ、その上には、配線１４２が設けられる。配線１４２は、層間絶縁膜１３８、およびゲート絶縁膜１３４を貫通するコンタクトホールによって第１の半導体膜１３２ａのソース領域、あるいはドレイン領域と接続される。
【００６２】
第１のスイッチングトランジスタ１２２は、第２の半導体膜１３２ｂ、ゲート絶縁膜１３４、第２のゲート電極１３６ｂを含む。第２の半導体膜１３２ｂは、第１の半導体膜１３２ａと同一層内に存在するが、互いに分離されている。図７の等価回路で示すように、第１のスイッチングトランジスタ１２２の入出力端子に対応するソース領域、およびドレイン領域の一方は、配線１４０により駆動トランジスタ１２１の第１のゲート電極１３６ａと接続され、他方は第１の信号線ＶＳＬと接続される。配線１４０、および第１の信号線ＶＳＬは、配線１４２と同じ導電層によって形成される。また、配線１４２と同じ層に存在する高電位電源線１２６が層間絶縁膜１３８上に設けられる。したがって、配線１４０、第１の信号線ＶＳＬ、配線１４２、および高電位電源線１２６はすべて同一の層内に存在する。
【００６３】
第１の半導体膜１３２ａ、および第２の半導体膜１３２ｂには、アモルファスシリコン、ポリシリコンなどのシリコン半導体、あるいは半導体特性を有する金属酸化物が適用される。典型的には、前者は化学気相堆積（ＣＶＤ）法により、後者はスパッタリング法により形成される。アンダーコート１３０やゲート絶縁膜１３４、層間絶縁膜１３８には、酸化シリコン、窒化シリコンなどのケイ素含有無機化合物を含むことができ、スパッタリング法やＣＶＤ法を適用して形成することができる。
【００６４】
第１のゲート電極１３６ａや第２のゲート電極１３６ｂ、配線１４０、配線１４２、第１の信号線ＶＳＬ、高電位電源線１２６は、銅、モリブデン、タンタル、タングステン、モリブデン、アルミニウムなどの金属、あるいはその合金で構成され、スパッタリング法やＣＶＤ法などによって形成される。これらの電極や配線には、例えばアルミニウムや銅などの高導電性金属の上層、および下層に、チタン、モリブデン、タングステン等の高融点金属を設けた積層構造などを採用してもよい。
【００６５】
配線１４０と配線１４２上には平坦化膜１５０が配置される。平坦化膜１５０は、配線１４０、配線１４２を埋設し平坦な表面を形成する。平坦化膜１５０は、ポリイミドやアクリル樹脂、エポキシ樹脂などの有機絶縁材料により形成することができる。平坦化膜１５０は、有機絶縁材料のモノマーやオリゴマーを用い、塗布法、蒸着重合法、印刷法などにより形成される。
【００６６】
平坦化膜１５０の上面には導電膜１５２、導電膜１５４が配置される。これらは同一の層内に存在することができ、第１のゲート電極１３６ａや第２のゲート電極１３６ｂで使用可能な材料を含み、第１のゲート電極１３６ａや第２のゲート電極１３６ｂと同一、あるいは類似する構造をとることができる。
【００６７】
導電膜１５２、１５４上には誘電体膜１５６が設けられ、その上に画素電極１６２が配置される。誘電体膜１５６は窒化シリコンなどの無機絶縁材料を含むことができ、ＣＶＤ法によって形成される。画素電極１６２は、誘電体膜１５６に設けられたコンタクトホールによって導電膜１５２と接続される。導電膜１５２は、平坦化膜１５０に設けられたコンタクトホールによって配線１４２と接続され、平坦化膜１５０を介して少なくとも一部が配線１４０と重なる。したがって、画素電極１６２と導電膜１５２は等電位となる。
【００６８】
導電膜１５４は、誘電体膜１５６を介して画素電極１６２に覆われ、また、第１のゲート電極１３６ａと重ならない領域に配置される。導電膜１５４は、平坦化膜１５０に設けられたコンタクトホールによって高電位電源線１２６と接続される。
【００６９】
導電膜１５２は、平坦化膜１５０を介して配線１４０と重なることで保持容量１２４を形成する。ここで、導電膜１５２は誘電体膜１５６を介して画素電極１６２とも重なが、導電膜１５２と画素電極１６２は互いに電気的に接続されて同電位となるため、両者の間には実質的に容量が形成されない。一方、導電膜１５４は誘電体膜１５６を介して画素電極１６２と重なることで付加容量１２５を形成する。導電膜１５４は、高電位電源線１２６と同じ電位となるが、配線１４０や第１のゲート電極１３６ａと重ならないため、寄生容量を形成しない。
【００７０】
画素電極１６２は、例えば以下のような方法で形成される。まず、誘電体膜１５６にコンタクトホールを形成した後、基板１０２のほぼ全面に第１の導電層１６２ａ、第２の導電層１６２ｂ、第３の導電層１６２ｃを順次形成する。これらの膜はスパッタリング法やＣＶＤ法を用いて形成することができる。その後、これらを一括でパターニングし、不要な領域（すなわち、画素電極１６２が形成されない領域）に形成された第１の導電層１６２ａ、第２の導電層１６２ｂ、第３の導電層１６２ｃを除去する。この時の状態を図９（Ａ）に示す。ここでは、第１の発光領域１５９＿１から第４の発光領域１５９＿４の断面模式図が示されている。この段階における第３の導電層１６２ｃの厚さｔは、第２の発光領域１５９＿２における第３の導電層１６２ｃの厚さｔ2となるよう、成膜条件、エッチング条件などを選択する。
【００７１】
その後、第２の発光領域１５９＿２上に形成された第３の導電層１６２ｃを覆うようにレジストマスク１６８を形成し（図９（Ｂ））、第１の発光領域１５９＿１、第３の発光領域１５９＿３、および第４の発光領域１５９＿４に位置する第３の導電層１６２ｃの厚さがｔ3（あるいはｔ4）になるよう、第３の導電層１６２ｃをエッチング加工する（図１０（Ａ））。なお、図示していないが、レジストマスク１６８は第２の発光領域１５９＿２に形成された第３の導電層１６２ｃの上面と側面を覆うように形成することが好ましい。これにより、第２の導電層１６２ｂの部分的消失（サイドエッチング）を防止することができる。
【００７２】
この後、レジストマスク１６８を除去し、第２の発光領域１５９＿２から第４の発光領域１５９＿４を覆うレジストマスク１６９を形成する（図１０（Ｂ））。レジストマスク１６８を除去せずにレジストマスク１６９を形成してもよい。この時、第２の導電層１６２ｂのサイドエッチングを防止するため、第２の発光領域１５９＿２から第４の発光領域１５９＿４の第３の導電層１６２ｃの上面と側面を覆うようにレジストマスク１６９を形成することが好ましい。
【００７３】
この状態で再度エッチングを行い、第１の発光領域１５９＿１に位置する第３の導電層１６２ｃの厚さがｔ1になるよう、薄膜化を行う（図１１（Ａ））。その後、レジストマスク１６９を除去することにより、厚さｔ1、ｔ2、ｔ3、ｔ3（あるいはｔ1、ｔ2、ｔ4、ｔ4）を有する第３の導電層１６２ｃを第１の発光領域１５９＿１から第４の発光領域１５９＿４上にそれぞれ形成することができる（図１１（Ｂ））。この方法では、エッチング工程において比較的酸化されやすい第２の導電層１６２ｂがエッチャントに晒されることがないため、第２の導電層１６２ｂの高い反射率を維持することができる。
【００７４】
画素電極１６２の形成後、画素電極１６２の端部を覆うように、隔壁１５８が設けられる（図８）。隔壁１５８は、画素電極１６２の上面を露出させる開口を有し、この開口が発光領域１５９に相当し、発光領域１５９において電界発光層１６４と画素電極１６２が接する。隔壁１５８は、開口の端部が傾斜面を有していることが好ましい。隔壁１５８は、エポキシ樹脂やアクリル樹脂などの有機絶縁材料で形成される。
【００７５】
次に、画素電極１６２と隔壁１５８を覆うように電界発光層１６４が配置される。電界発光層１６４の上には対向電極１６６が配置される。画素電極１６２、電界発光層１６４、および対向電極１６６によって発光素子１６０が構成される。電界発光層１６４は蒸着法やインクジェット法、スピンコート法などを適宜用いて形成される。
【００７６】
任意の構成とし、発光素子１６０上には、発光素子１６０を保護するための保護膜（以下、パッシベーション膜）１７０が設けられる。パッシベーション膜１７０の構造は任意に選択することができるが、例えば図８に示すように、無機化合物を含む第１の層１７２、有機化合物を含む第２の層１７４、および無機化合物を含む第３の層１７６を有する積層構造をパッシベーション膜１７０に適用することができる。この場合、無機化合物としては上述したケイ素を含有する無機化合物を使用することができる。有機化合物としては、エポキシ樹脂やアクリル樹脂などの高分子材料を使用することができる。
【００７７】
第２の層１７４は比較的大きな厚さを有することができ、これにより、隔壁１５８に起因する凹凸を吸収して平坦な上面が与えられ、この上に第３の層１７６を形成することができる。このため、第３の層１７６の平坦性が向上するとともに、第３の層１７６で亀裂やピンホールが発生することを防ぐことができ、不純物の侵入を効果的に抑制することができる。
【００７８】
パッシベーション膜１７０上には、樹脂層１８０が設けられる。樹脂層１８０は、端子１１２上に形成される第１の層１７２や第３の層１７６をエッチング処理によって除去し、端子１１２を露出するためのマスクとして用いられる層であり、エッチング処理の際、パッシベーション膜１７０を保護する機能を有する。樹脂層１８０はアクリル樹脂やエポキシ樹脂などの高分子材料を含む。
【００７９】
対向基板１１８は、発光素子１６０や画素回路を挟持するよう、図示しない接着層によって基板１０２に固定される。これにより、発光素子１６０や画素回路が封止される。図示していないが、パッシベーション膜１７０と樹脂層１８０の間にタッチセンサを形成してもよい。
【００８０】
＜第４実施形態＞
本実施形態では、第１、第２実施形態で述べた画素群１０４、１０４ａとは異なる構造を有する画素群１０４ｂに関して説明する。第１から第３実施形態で述べた内容と同一、あるいは類似する内容については説明を省略することがある。
【００８１】
図１２に、画素群１０４ｂの上面模式図を示す。画素群１０４ｂは、第１の発光領域１５９＿１の面積が第２の発光領域１５９＿２のそれよりも大きい点で画素群１０４、１０４ａと異なる。画素群１０４や１０４ａと同様、第１の発光領域１５９＿１における第３の導電層１６２ｃの厚さｔ1は、第２の発光領域１５９＿２におけるそれ（ｔ2）よりも小さい。また、第２の画素電極１６２＿２の第３の導電層１６２ｃの厚さｔ3、第３の画素電極１６２＿３の第３の導電層１６２ｃの厚さｔ4は、厚さｔ1よりも大きく、厚さｔ2よりも小さい。
【００８２】
このような構造を有する画素群１０４ｂは、電界発光層１６４の膜厚偏差ｄtに対する特性偏差ｄpの変化が、膜厚偏差ｄtの増大とともに大きくなる場合に特に有効であり、電界発光層１６４の厚さのばらつきに起因する特性のばらつきをより効果的に抑制することができる。この場合の膜厚偏差と特性偏差の関係を図１３（Ａ）に模式的に示す。図１３（Ａ）に示すように、電界発光層１６４の膜厚偏差ｄtに対する発光素子１６０の特性偏差ｄpのプロットは曲線（以下、偏差曲線と記す）を与え、その傾きは、膜厚偏差ｄtが正の場合、絶対値が大きくなるに従って大きくなり、膜厚偏差ｄtが負の場合、絶対値が大きくなるに従って小さくなる。
【００８３】
この場合にも、図１３（Ｂ）に示すように、第３の導電層１６２ｃの厚さｔが最適化膜厚ｔ0よりも大きくなると（ｔ＝ｔ2）偏差曲線は左にシフトし、小さくなると（ｔ＝ｔ1）右にシフトすることが発明者によって確認された。なお同時に発明者は、多くの発光素子１６０がこのような偏差曲線を示すことを確認した。
【００８４】
第１の電界発光層１６４＿１の厚さがｄ1ずれた場合、第１の発光領域１５９＿１では第３の導電層１６２ｃの厚さｔはｔ1であるので、得られる特性偏差ｄpはｐ1となり、第３の導電層１６２ｃの厚さｔが最適化膜厚ｔ0の時のそれ（ｐ0）と比較して小さくなる。これに対し、第２の発光領域１５９＿２において得られる特性偏差ｄpはｐ2となり、ｐ0と比較して大きくなる。さらに、特性偏差ｐ2とｐ0の差は、特性偏差ｐ1とずれｐ0の差よりも大きい。
【００８５】
しかしながら、第１の発光領域１５９＿１の面積は第２の発光領域１５９＿２のそれよりも大きいため、第１の電界発光層１６４＿１の寄与が第２の電界発光層１６４＿２の寄与よりも大きい。第１の発光領域１５９＿１の面積が第２の発光領域１５９＿２の２倍であるとき、第１の発光素子１６０＿１の全体の特性偏差ｐaveは、面積を考慮した加重平均となり、以下の式に従う。
【００８６】
【数６】
2019012595.tif 000008
【００８７】
この特性偏差は、単純な算術平均で予想される特性偏差（ｐave＝（ｐ1＋ｐ2）／２）と比較して大幅に小さくなる。したがって、第１の電界発光層１６４＿１の厚さのばらつきに起因する素子特性のばらつきは、第３の導電層１６２ｃの厚さｔが最適化膜厚ｔ0である時のそれよりも小さくすることができる。
【００８８】
なお、多くの発光素子では、電界発光層の厚さが設計値よりも小さくなった場合、図１３に示すように、特性偏差ｄpに与える第３の導電層１６２ｃの膜厚偏差の影響が小さいことを発明者は明らかにした。このため、本発明の実施形態に係る表示装置１００では、電界発光層の膜厚偏差が負の場合には発光素子の特性偏差は小さく、無視することができる。これに対し、厚さのずれが正の場合には、特性偏差ｄpに与える第３の導電層１６２ｃの膜厚偏差の影響が大きい（図１３）。しかしながら、本実施形態で述べた構造を用いることで、電界発光層１６４の厚さが正の方向にずれても、素子の特性は大きく変化しない。このため、ばらつきが低減された表示装置を提供することが可能とともに、表示装置の作製方法に大きなマージンを与えることができる。
【００８９】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００９０】
本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。
【００９１】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００９２】
１００：表示装置、１０２：基板、１０４：画素群、１０４ａ：画素群、１０４ｂ：画素群、１０６：表示領域、１０８：ゲート側駆動回路、１１０：ソース側駆動回路、１１２：端子、１１４：コネクタ、１１８：対向基板、１２０：画素、１２０＿１：第１の画素、１２０＿２：第２の画素、１２０＿３：第３の画素、１２１：駆動トランジスタ、１２２：第１のスイッチングトランジスタ、１２３：第２のスイッチングトランジスタ、１２４：保持容量、１２５：付加容量、１２６：高電位電源線、１２７：低電位電源線、１２８：リセットトランジスタ、１３０：アンダーコート、１３２ａ：第１の半導体膜、１３２ｂ：第２の半導体膜、１３４：ゲート絶縁膜、１３６ａ：第１のゲート電極、１３６ｂ：第２のゲート電極、１３８：層間絶縁膜、１４０：配線、１４２：配線、１５０：平坦化膜、１５２：導電膜、１５４：導電膜、１５６：誘電体膜、１５８：隔壁、１５９：発光領域、１５９＿１第１の発光領域、１５９＿２：第２の発光領域、１５９＿３：第３の発光領域、１５９＿４：第４の発光領域、１６０：発光素子、１６０＿１：第１の発光素子、１６０＿２：第２の発光素子、１６０＿３：第３の発光素子、１６２＿１：第１の導電層、１６２：画素電極、１６２＿１：第１の画素電極、１６２＿２：第２の画素電極、１６２＿３：第３の画素電極、１６２ａ：第１の導電層、１６２ｂ：第２の導電層、１６２ｃ：第３の導電層、１６４：電界発光層、１６４＿１：第１の電界発光層、１６４＿２：第２の電界発光層、１６４＿３：第３の電界発光層、１６４＿４：第４の電界発光層、１６６：対向電極、１６８：レジストマスク、１６９：レジストマスク、１７０：パッシベーション膜、１７２：第１の層、１７４：第２の層、１７６：第３の層、１８０：樹脂層
【図１】
2019012595.tif 000009
【図２】
2019012595.tif 000010
【図３】
2019012595.tif 000011
【図４】
2019012595.tif 000012
【図５】
2019012595.tif 000013
【図６】
2019012595.tif 000014
【図７】
2019012595.tif 000015
【図８】
2019012595.tif 000016
【図９】
2019012595.tif 000017
【図１０】
2019012595.tif 000018
【図１１】
2019012595.tif 000019
【図１２】
2019012595.tif 000020
【図１３】
2019012595.tif 000021