(57)【要約】【課題】光電変換した電荷を効率よく利用することが可能な撮像素子を提供する。【解決手段】撮像素子は、光を電荷に変換する光電変換膜と、光電変換膜で変換された電荷のうち、正孔による信号を出力する第１電極と、光電変換膜で変換された電荷のうち、電子による信号を出力する第２電極と、を有する光電変換部が複数配置されている。【選択図】図３
2019154057.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換する光電変換膜と、前記光電変換膜で変換された電荷のうち、正孔による信号を出力する第１電極と、前記光電変換膜で変換された電荷のうち、電子による信号を出力する第２電極と、を有する光電変換部が複数配置された撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子に関する。
【背景技術】
【０００２】
有機光電変換膜を用いた撮像素子が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６９６７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
有機光電変換膜で発生した電荷の利用効率が低いという問題があった。
【課題を解決するための手段】
【０００５】
本発明の第１の態様による撮像素子は、光を電荷に変換する光電変換膜と、前記光電変換膜で変換された電荷のうち、正孔による信号を出力する第１電極と、前記光電変換膜で変換された電荷のうち、電子による信号を出力する第２電極と、を有する光電変換部が複数配置されている。
【図面の簡単な説明】
【０００６】
【図１】第１の実施の形態に係る撮像装置の構成を模式的に示す断面図である。
【図２】第１の実施の形態に係る撮像素子３を模式的に示す図である。
【図３】第１の実施の形態に係る画素１０３の構成を示す回路図である。
【図４】第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力される差動信号の例を示す図である。
【図５】チョッパ安定化アンプ１１２の構成を示す回路図である。
【図６】変調復調信号生成部１１１が出力する信号の例を示す図である。
【図７】画素１０３からの信号読み出し動作を説明するためのタイミングチャートである。
【図８】第２の実施の形態に係る画素２０３の構成を示す回路図である。
【図９】第３の実施の形態に係る画素３０３の構成を示す回路図である。
【図１０】第４の実施の形態に係る画素４０３の構成を示す回路図である。
【図１１】第５の実施の形態に係る撮像素子３の概要を示す図である。
【図１２】第５の実施の形態に係る撮像素子３の画素配置を示す図である。
【図１３】第５の実施の形態に係る撮像素子３の断面の一部を例示する図である。
【図１４】第５の実施の形態に係る撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。
【図１５】第６の実施の形態に係る撮像素子３を模式的に示す図である。
【図１６】第６の実施の形態に係る画素６０３の構成を示す回路図である。
【図１７】変形例に係る撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。
【図１８】変形例に係る撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。
【図１９】変形例に係る撮像素子３を模式的に示す図である。
【発明を実施するための形態】
【０００７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る撮像装置の構成を模式的に示す断面図である。撮像装置１は、撮像光学系２、撮像素子３、制御部４、レンズ駆動部５、および表示部６を備える。撮像光学系２は、撮像素子３の撮像面に被写体像を結像させる。撮像光学系２は、レンズ２ａ、フォーカシングレンズ２ｂ、およびレンズ２ｃから成る。フォーカシングレンズ２ｂは、撮像光学系２の焦点調節を行うためのレンズである。フォーカシングレンズ２ｂは、光軸Ｏ方向に駆動可能に構成されている。レンズ駆動部５は、不図示のアクチュエータを有する。レンズ駆動部５は、このアクチュエータにより、フォーカシングレンズ２ｂを光軸Ｏ方向に所望の量だけ駆動する。撮像素子３は、被写体像を撮像して画像信号を出力する。制御部４は、撮像素子３等の各部を制御する。制御部４は、撮像素子３により出力された画像信号に対して画像処理等を施して、不図示の記録媒体に記録する。また、制御部４は、撮像素子３により出力された画像信号による画像を表示部６に表示しする。表示部６は、例えば液晶パネル等の表示部材を有する表示装置である。
【０００８】
図２（ａ）は、有機光電変換膜１０の上面１０１を模式的に示す平面図であり、図２（ｂ）は、撮像素子３の断面を模式的に示す断面図であり、図２（ｃ）は、有機光電変換膜１０の下面１０２を模式的に示す平面図である。なお、有機光電変換膜１０の上面１０１とは、撮像面、すなわち被写体光が入射する面である。
【０００９】
撮像素子３は、有機光電変換膜１０と半導体基板１１とを有している。有機光電変換膜１０と半導体基板１１は積層されている。
【００１０】
有機光電変換膜１０は、入射した光を吸収し、吸収した光の量に応じた量の電荷（電子正孔対）を生成する、有機材料により形成された光電変換膜である。有機光電変換膜１０には、画素１０３が二次元状に複数配列されている。画素１０３は、それぞれ、光電変換部１００と読出回路１２とを有する。光電変換部１００は、有機光電変換膜１０と、上面１０１に形成された透明な上部電極１０３ａと、下面１０２に形成された下部電極１０３ｂとを有する。有機光電変換膜１０は、全ての画素１０３に共通な１枚の薄膜として形成されている。上部電極１０３ａは、画素１０３ごとに分離して設けられている。下部電極１０３ｂは、画素１０３ごとに分離して設けられている。下部電極１０３ｂおよび上部電極１０３ａは、有機光電変換膜１０を挟んで互いに対向するように設けられている。
【００１１】
有機光電変換膜１０に光が入射すると、入射光量に応じた電子正孔対が生成される。有機光電変換膜１０で生成された電子正孔対は、画素１０３がそれぞれ有する上部電極１０３ａおよび下部電極１０３ｂにより取り出される。換言すると、各々の画素１０３は、入射した光を電荷に変換する光電変換機能を有する。
【００１２】
半導体基板１１には、有機光電変換膜１０で生成された電荷を読み出す読出回路１２が、画素１０３ごとに形成されている。上部電極１０３ａおよび下部電極１０３ｂは、配線１３により、半導体基板１１に形成された読出回路１２と電気的に接続されている。
【００１３】
図３は、画素１０３の読出回路１２の構成を示す回路図である。画素１０３は、光電変換部１００、読出回路１２、およびノイズ除去回路１４を備える。読出回路１２は、第１ソースフォロア回路１０４、第２ソースフォロア回路１０５、リセットスイッチ１１３ａ、およびリセットスイッチ１１３ｂを備える。ノイズ除去回路１４は、チョッパ安定化アンプ１１２、ローパスフィルタ１０９、および変換部１１０を備える。
【００１４】
上部電極１０３ａは、第１ソースフォロア回路１０４に接続されている。第１ソースフォロア回路１０４は、入力トランジスタ１０４ａおよび定電流源１０４ｂを有する。上部電極１０３ａは、有機光電変換膜１０で生成された電子正孔対のうちの正孔による信号電圧を出力する。入力トランジスタ１０４ａのゲートは、上部電極１０３ａから出力された信号電圧により印加される。これにより、第１ソースフォロア回路１０４は、有機光電変換膜１０で生成された正孔による信号を出力する。
【００１５】
下部電極１０３ｂは、第２ソースフォロア回路１０５に接続されている。第２ソースフォロア回路１０５は、入力トランジスタ１０５ａおよび定電流源１０５ｂを有する。下部電極１０３ｂは、有機光電変換膜１０で生成された電子正孔対のうちの電子による信号電圧を出力する。入力トランジスタ１０５ａのゲートは、下部電極１０３ｂから出力された信号電圧により印加される。これにより、第２ソースフォロア回路１０５は、有機光電変換膜１０で生成された電子による信号を出力する。
【００１６】
上部電極１０３ａは、リセットスイッチ１１３ａに接続されている。リセットスイッチ１１３ａの他端は、例えばグラウンドに接続されている。下部電極１０３ｂには、リセットスイッチ１１３ｂが接続されている。リセットスイッチ１１３ｂの他端は、例えば所定の電源に接続されている。制御部４は、リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂをオンすることで、画素１０３をリセットする。ここで、リセットスイッチ１１３ａの他端は、グラウンドに接続されていることについて説明したが、リセットスイッチ１１３ｂの他端に接続されている電源の電源電圧より低い電圧であれば、グラウンドに限られない。
【００１７】
以上のように構成された第１ソースフォロア回路１０４および第２ソースフォロア回路１０５は、上部電極１０３ａから取り出された正孔による信号と、下部電極１０３ｂから取り出された電子による信号と、から成る差動信号を出力する差動出力部として機能する。以下の説明では、この差動信号を、第１の画素信号と称する。
【００１８】
第１の画素信号は、ノイズ除去回路１４内のチョッパ安定化アンプ１１２に入力される。チョッパ安定化アンプ１１２は、変調回路１０６、演算増幅回路１０７、復調回路１０８、および変調復調信号生成部１１１を備える。チョッパ安定化アンプ１１２は、入力された第１の画素信号を増幅した差動信号を出力する。チョッパ安定化アンプ１１２は、入力された信号を復調する際に、低周波のノイズ成分をチョッパ周波数の１次高調波（奇数次高調波）へシフトさせる。これにより、第１の画素信号は、１／ｆノイズが高周波側にシフトされる。
【００１９】
チョッパ安定化アンプ１１２から出力された第１の画素信号は、ローパスフィルタ１０９に入力される。ローパスフィルタ１０９は、入力された第１の画素信号の高周波成分（すなわち１／ｆノイズ成分）を除去する。ローパスフィルタ１０９から出力される第１の画素信号は、変換部１１０に入力される。変換部１１０は、第１の画素信号を、デジタル信号に変換して出力する。以下の説明では、変換部１１０が出力するデジタル信号を第２の画素信号と称する。
【００２０】
制御部４は、変換部１１０から出力された第２の画素信号に基づき、被写体の画像データを作成する。制御部４は、作成した画像データを、不図示の記録媒体（例えばメモリカード等）に記録する。
【００２１】
図４は、第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力される差動信号の例を示す図である。図４の縦軸は信号の電圧を、横軸は時刻を示す。露光開始前の時点では、リセットスイッチ１１３ａ、１１３ｂは共にオン状態にされている。このとき、第１ソースフォロア回路１０４の出力信号ＳＡは所定の基準電圧ＶＬと等しくなる。同様に、第２ソースフォロア回路１０５の出力信号ＳＢは、所定の基準電圧ＶＨと等しくなる。
【００２２】
露光開始時刻ｔ１に、制御部４がリセットスイッチ１１３ａ、１１３ｂを共にオフ状態にする。時刻ｔ１以降、露光時間に応じて有機光電変換膜１０で生成される電荷量が増加する。そのため、第１ソースフォロア回路１０４の出力信号ＳＡは、基準電圧ＶＬから有機光電編化膜１０で生成された正孔に応じて増加する。一方、第２ソースフォロア回路１０４の出力信号ＳＢは、基準電圧ＶＨから有機光電編化膜１０で生成された電子に応じて減少する。これら２つの信号は、露光時間に応じた電圧の増減方向が逆であることを除き、同様に変化する信号である。
【００２３】
図５は、チョッパ安定化アンプ１１２の構成を示す回路図である。チョッパ安定化アンプ１１２は、入力端子ＩＮＰ、入力端子ＩＮＭ、変調回路１０６、演算増幅回路１０７、復調回路１０８、変調復調信号生成部１１１、負荷容量ＣＬＭ、負荷容量ＣＬＰ、出力端子ＯＵＴＰ、および出力端子ＯＵＴＭを有する。
【００２４】
入力端子ＩＮＰおよび入力端子ＩＮＭを通して入力された入力信号ＶＩＮ（ｔ）は、変調回路１０６に入力される。変調復調信号生成部１１１は、変調回路１０６に変調信号ＣＫ１と変調信号ｎＣＫ１とを入力する。変調回路１０６は、信号ＶＩＮ（ｔ）を変調信号ＣＫ１と変調信号ｎＣＫ１とで変調し、第１の被変調信号Ｖｍｏｄ１として演算増幅回路１０７の入力端子に出力する。
【００２５】
演算増幅回路１０７に入力された第１の被変調信号Ｖｍｏｄ１は、演算増幅回路１０７で増幅され、第２の被変調信号Ｖｍｏｄ２となり、復調回路１０８に出力される。変調復調信号生成部１１１は、復調回路１０８に復調信号ＣＫ２と復調信号ｎＣＫ２とを入力する。復調回路１０８は、第２の被変調信号Ｖｍｏｄ２を復調信号ＣＫ２と復調信号ｎＣＫ２とで復調し、出力信号ＯＵＴ（ｔ）として、出力端子ＯＵＴＭと出力端子ＯＵＴＰから出力する。
【００２６】
演算増幅回路１０７の反転出力端子とグラウンドとの間には負荷容量ＣＬＭが接続されている。演算増幅回路１０７の非反転出力端子とグラウンドとの間には負荷容量ＣＬＰが接続されている。これらの容量は寄生容量、もしくはアンプを安定動作させるための補償容量である。なお、負荷容量ＣＬＭおよび負荷容量ＣＬＰは、ローパスフィルタとしても機能する。
【００２７】
変調回路１０６は、スイッチ部Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４で構成されている。スイッチ部Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４は、それぞれ単一のＮＭＯＳトランジスタにより構成される。
【００２８】
スイッチ部Ｍ１１は入力端子ＩＮＰと演算増幅回路１０７の非反転入力端子との間に介挿されている。スイッチ部Ｍ１２は入力端子ＩＮＭと演算増幅回路１０７の反転入力端子との間に介挿されている。スイッチ部Ｍ１３は入力端子ＩＮＰと演算増幅回路１０７の反転入力端子との間に介挿されている。スイッチ部Ｍ１４は入力端子ＩＮＭと演算増幅回路１０７の非反転入力端子との間に介挿されている。
【００２９】
スイッチ部Ｍ１１およびスイッチ部Ｍ１２のゲートには変調信号ＣＫ１が供給されている。スイッチ部Ｍ１１およびスイッチ部Ｍ１２は変調信号ＣＫ１がハイレベル（以下「Ｈ」と記載）のときオンとなり、ローレベル（以下「Ｌ」と記載）のときにオフとなる。スイッチ部Ｍ１３およびスイッチ部Ｍ１４のゲートには変調信号ｎＣＫ１が供給されている。スイッチ部Ｍ１３およびスイッチ部Ｍ１４は変調信号ｎＣＫ１が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。
【００３０】
復調回路１０８は、スイッチ部Ｍ２１と、スイッチ部Ｍ２２と、スイッチ部Ｍ２３と、スイッチ部Ｍ２４とで構成されている。スイッチ部Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４は、それぞれ単一のＮＭＯＳトランジスタにより構成される。
【００３１】
スイッチ部Ｍ２１は演算増幅回路１０７の反転出力端子と出力端子ＯＵＴＭとの間に介挿されている。スイッチ部Ｍ２２は演算増幅回路１０７の非反転出力端子と出力端子ＯＵＴＰとの間に介挿されている。スイッチ部Ｍ２３は演算増幅回路１０７の反転出力端子と出力端子ＯＵＴＰとの間に介挿されている。スイッチ部Ｍ２４は演算増幅回路１０７の非反転出力端子と出力端子ＯＵＴＭとの間に介挿されている。
【００３２】
スイッチ部Ｍ２３およびスイッチ部Ｍ２４のゲートには復調信号ＣＫ２が供給されている。スイッチ部Ｍ２３およびスイッチ部Ｍ２４は復調信号ＣＫ２が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。スイッチ部Ｍ２１およびスイッチ部Ｍ２２のゲートには復調信号ｎＣＫ２が供給されている。スイッチ部Ｍ２１およびスイッチ部Ｍ２２は復調信号ｎＣＫ２が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。
【００３３】
図６は、変調復調信号生成部１１１が出力する信号の例を示す図である。変調信号ＣＫ１は、所定の周波数で周期的に変化する、なまりのない矩形波である。変調信号ＣＫ２は、変調信号ＣＫ１と同一の周波数で周期的に変化する、なまりのある矩形波である。変調信号ＣＫ１と復調信号ＣＫ２は、略同一のタイミングで論理レベルの切り替えが開始される。変調信号ＣＫ１は、時刻ｔ１１に論理レベルの切り替えが開始された直後に「Ｌ」から「Ｈ」へ切り替わっている。一方、復調信号ＣＫ２は、時刻ｔ１１に論理レベルの切り替えが開始されてから時間Δｔ１が経過した後で論理レベルが「Ｈ」の状態で安定している。
【００３４】
なお、変調信号ｎＣＫ１は、変調信号ＣＫ１の論理レベルを逆にしただけなので、説明を省略する。同様に、復調信号ＣＫ２は、復調信号ｎＣＫ２の論理レベルを逆にしただけなので、説明を省略する。
【００３５】
図７は、画素１０３からの信号読み出し動作を説明するためのタイミングチャートである。説明を簡単にするため、特に記載がない限り、図７における各ノードの電圧は、全差動アンプである演算増幅回路１０７の一方のチャネル（例えば、入力端子ＩＮＰ−演算増幅回路１０７の非反転入力端子−演算増幅回路１０７の非反転出力端子−出力端子ＯＵＴＰで結ばれる系）のみを代表して表示している。他方のチャネルは、代表して表示されているチャネルの信号を上下に反転したものとして考えればよい。また、本説明において、演算増幅回路１０７の周波数特性およびスルーレートは無限であるものとする。なお、図７に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。
【００３６】
露光開始前において、リセットスイッチ１１３ａ、１１３ｂはオン状態である。制御部４は、露光開始時刻ｔ１に、リセットスイッチ１１３ａ、１１３ｂをオフ状態にする。図７に示す入力信号ＶＩＮ（ｔ）は、変調回路１０６において、変調信号ＣＫ１および変調信号ｎＣＫ１により変調される。変調回路１０６では、入力信号ＶＩＮ（ｔ）と変調信号ＣＫ１の掛け算が行われる。この掛け算によって、入力信号ＶＩＮ（ｔ）は、変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調される。変調回路１０６は、第１の被変調信号Ｖｍｏｄ１を出力する。第１の被変調信号Ｖｍｏｄ１は、演算増幅回路１０７の非反転入力端子に入力される。
【００３７】
演算増幅回路１０７の入力端子では、入力換算ノイズが第１の被変調信号Ｖｍｏｄ１に加算される。演算増幅回路１０７は、第１の被変調信号Ｖｍｏｄ１を増幅して第２の被変調信号Ｖｍｏｄ２とする。第２の被変調信号Ｖｍｏｄ２には、増幅された入力換算ノイズが含まれている。
【００３８】
第２の被変調信号Ｖｍｏｄ２は復調回路１０８に入力される。復調回路１０８は、第２の被変調信号Ｖｍｏｄ２を、変調信号ＣＫ２および変調信号ｎＣＫ２により、元の入力信号の周波数帯域（直流を含む低周波数領域）に復調する。復調回路１０８は、演算増幅回路１０７の入力換算ノイズを、変調に用いた変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に復調する。
【００３９】
復調回路１０８が出力した信号ＯＵＴ（ｔ）は、ローパスフィルタ１０９に入力される。信号ＯＵＴ（ｔ）に含まれる入力換算ノイズの成分は、変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調されている。ローパスフィルタ１０９は、入力信号ＶＩＮ（ｔ）よりも大きな周波数帯域を有する信号となった入力換算ノイズを、信号ＯＵＴ（ｔ）から高周波数成分を除去することで取り除く。図７に模式的に示すように、ローパスフィルタ１０９を通過した出力信号ＬＰＯＵＴ（ｔ）は、信号ＯＵＴ（ｔ）に対して、高調波歪がほぼ取り除かれている。これは、変調信号ＣＫ２および変調信号ｎＣＫ２が、図６に示すようななまりのある矩形波としたことによるものである。仮に変調信号ＣＫ２および変調信号ｎＣＫ２が、変調信号ＣＫ１および変調信号ｎＣＫ１のようになまりのない矩形波であった場合、出力信号ＬＰＯＵＴ（ｔ）には、例えば信号ＯＵＴ（ｔ）のような大きな電圧変動が残ってしまうことになる。
【００４０】
以上のように、チョッパ安定化アンプ１１２は、演算増幅回路１０７の入力換算ノイズの影響を抑制し、入力信号ＶＩＮ（ｔ）の周波数成分のみを増幅することができる。
【００４１】
上述した実施の形態によれば、次の作用効果が得られる。
（１）有機光電変換膜１０は、それぞれ、入射光を光電変換して入射光の光量に応じた電荷を発生する有機光電変換膜１０と、有機光電変換膜１０の上面１０１に設けられ、電荷のうちの正孔に基づく信号が取り出される上部電極１０３ａと、有機光電変換膜１０の下面１０２に設けられ、電荷のうちの電子に基づく信号が取り出される下部電極１０３ｂとを有する。このようにしたので、有機光電変換膜１０で発生した電荷を効率よく利用することができる。また、１つあたりの信号の振幅が小さくて済むので、回路の駆動電圧を低電圧にすることができ、回路の消費電力を低減することができる。
【００４２】
（２）複数の画素１０３は、共通の有機光電変換膜１０と、上面１０１に互いに分離して設けられた上部電極１０３ａと、下面１０２に互いに分離して設けられた第２電極１０３ｂとをそれぞれ有する。このようにしたので、撮像素子３の製造が容易になる。
【００４３】
（３）第１ソースフォロア回路１０４および第２ソースフォロア回路１０５は、上部電極１０３ａから取り出された正孔に基づく信号と、下部電極１０３ｂから取り出された電子に基づく信号と、から成る差動信号である第１の画素信号を出力する差動出力部として機能する。変換部１１０は、第１の画素信号を、差動信号でない第２の画素信号に変換する。このようにしたので、電荷の読み出しから最終的にデジタル値を得るまでの一連の動作を、一貫して差動信号で行うことができ、コモンモードノイズへの耐性が高まる。また、途中で差動信号を変換するための余分な回路を必要とせず、回路構成を最小限にすることができる。更に、回路の対称性が高く、チョッパ安定化アンプ１１２を適用しやすい回路構成が実現できる。
【００４４】
（４）変調回路１０６は、第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力された第１の画素信号を、所定の周波数を有する矩形波である変調信号ＣＫ１，ｎＣＫ１を用いてデジタル的に、差動信号である第１の被変調信号Ｖｍｏｄ１に変換する。演算増幅回路１０７は、第１の被変調信号Ｖｍｏｄ１を増幅して、差動信号である第２の被変調信号Ｖｍｏｄ２に変換する。復調回路１０８は、第１の被変調信号Ｖｍｏｄ１と第２の被変調信号Ｖｍｏｄ２との周波数成分の違いに対応する波形をもった復調信号ＣＫ２，ｎＣＫ２を用いて、第２の被変調信号Ｖｍｏｄ２をアナログ的に、差動信号である出力信号に変換する。このようにしたので、１／ｆノイズを低減することができる。
【００４５】
（５）第１ソースフォロア回路１０４および第２ソースフォロア回路１０５が差動出力部として機能するように構成した。このようにしたので、有機光電変換膜１０で発生する電荷が小さくとも、十分な信号量の差動信号を出力することができる。
【００４６】
（６）読出回路１２が形成された半導体基板１１を、光電変換膜１０と積層した。このようにしたので、撮像素子３の実装面積を小さくすることができる。
【００４７】
（第２の実施の形態）
第２の実施の形態に係る撮像装置は、第１の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第１の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第１の実施の形態と同一の部分については、第１の実施の形態と同一の符号を付して説明を省略する。
【００４８】
図８は、第２の実施の形態に係る画素２０３の構成を示す回路図である。画素２０３は、光電変換部１００、読出回路２１２、およびノイズ除去回路１４を備える。読出回路２１２は、第１キャパシタ２０４、第２キャパシタ２０５、リセットスイッチ１１３ａ、およびリセットスイッチ１１３ｂ２を備える。
【００４９】
第１キャパシタ２０４は、図３に示した第１ソースフォロア回路１０４を置き換える形で設けられており、一端が上部電極１０３ａ、他端がチョッパ安定化アンプ１１２に接続される。第２キャパシタ２０５は、図３に示した第２ソースフォロア回路１０５を置き換える形で設けられており、一端が下部電極１０３ｂ、他端がチョッパ安定化アンプ１１２に接続される。
【００５０】
以上のように構成された第１キャパシタ２０４および第２キャパシタ２０５は、上部電極１０３ａから取り出された正孔による信号と、下部電極１０３ｂから取り出された電子による信号と、から成る差動信号である第１の画素信号を出力する差動出力部として機能する。第１の画素信号は、第１の実施の形態と同様に、チョッパ安定化アンプ１１２に入力される。
【００５１】
第１の実施の形態で説明したように、チョッパ安定化アンプ１１２は、演算増幅回路１０７の入力端子で発生した入力換算ノイズを除去することができる。他方、チョッパ安定化アンプ１１２は、演算増幅回路１０７の入力端子よりも前の段階で発生したノイズは除去することができない。従って、演算増幅回路１０７の入力端子よりも前に設けられる回路は、できるだけ単純な構成とし、ノイズ源を限定することが望ましい。
【００５２】
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（７）差動出力部は、一対の第１キャパシタ２０４および第２キャパシタ２０５により構成される。このようにしたので、ノイズ除去回路１４の前段で発生する１／ｆノイズを低減することができる。
【００５３】
（第３の実施の形態）
第３の実施の形態に係る撮像装置は、第２の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第２の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第２の実施の形態と同一の部分については、第２の実施の形態と同一の符号を付して説明を省略する。
【００５４】
図９は、第３の実施の形態に係る画素３０３の構成を示す回路図である。画素３０３は、図８に示す第２の実施の形態に係る画素２０３に、更に、差動対３０６を追加した構成を有している。差動対３０６は、第１キャパシタ２０４および第２キャパシタ２０５とチョッパ安定化アンプ１１２との間に設けられている。差動対３０６には、第１キャパシタ２０４および第２キャパシタ２０５からの差動信号すなわち第１の画素信号が入力される。差動対３０６は、入力された差動信号すなわち第１の画素信号を増幅して、チョッパ安定化アンプ１１２に出力する、差動増幅部として機能する。
【００５５】
差動対３０６は、一対のＮＭＯＳトランジスタ３０６１ａ、３０６１ｂと、一対の負荷抵抗３０６２ａ、３０６２ｂと、一対の出力アンプ３０６３ａ、３０６３ｂと、定電流源３０６４とを備える。差動対３０６に入力される差動信号は、一対のＮＭＯＳトランジスタ３０６１ａ、３０６１ｂのゲート電極に供給される。一対のＮＭＯＳトランジスタ３０６１ａ、３０６１ｂのソース電極は、定電流源３０６４の入力側端子に接続される。定電流源３０６４の出力側端子はグラウンドに接続される。一対のＮＭＯＳトランジスタ３０６１ａ、３０６１ｂのドレイン電極には、それぞれ一対の負荷抵抗３０６２ａ、３０６２ｂの一端が接続される。一対の負荷抵抗３０６２ａ、３０６２ｂの他端には、所定の電源電圧が供給される。一対の出力アンプ３０６３ａ、３０６３ｂの入力側端子には、それぞれＮＭＯＳトランジスタ３０６１ａ、３０６１ｂのドレイン電極が接続される。
【００５６】
なお、図９に示す回路から、第１キャパシタ２０４および第２キャパシタ２０５を取り除いてもよい。この場合、差動対３０６には、直流成分を含む信号が入力されることになるので、差動対３０６への入力信号のレンジを調節する必要がある。
【００５７】
上述した実施の形態によれば、第２の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（８）差動出力部として機能する第１キャパシタ２０４および第２キャパシタ２０５の後段に、更に、第１の画素信号を所定の増幅率で増幅して出力する差動増幅部として機能する差動対３０６を追加した。これにより、チョッパ安定化アンプ１１２に入力される差動信号のゲインを、第２の実施の形態に比べて高くすることができる。
【００５８】
（第４の実施の形態）
第４の実施の形態に係る撮像装置は、第１の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第１の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第１の実施の形態と同一の部分については、第１の実施の形態と同一の符号を付して説明を省略する。
【００５９】
図１０は、第４の実施の形態に係る画素４０３の構成を示す回路図である。画素４０３が有する読出回路４１２は、第１の実施の形態に係る画素１０３が有する各部に加えて、更に、ｋＴＣノイズ低減のためのフィードバック回路を有している。このフィードバック回路は、差動増幅回路４０７、第１バッファ４０８ａ、第２バッファ４０８ｂ、およびリセット制御回路４０９から構成される。
【００６０】
差動増幅回路４０７には、第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力される第１の画素信号が入力される。差動増幅回路４０７は、入力された第１の画素信号を所定の増幅率で増幅し、第１バッファ４０８ａおよび第２バッファ４０８ｂに出力する。第１バッファ４０８ａおよび第２バッファ４０８ｂは、入力された信号のレベルを所定のレベルに調節する。第１バッファ４０８ａの出力端子は、リセットスイッチ１１３ａの一端に接続されている。リセットスイッチ１１３ａの他端は、上部電極１０３ａに接続されている。第２バッファ４０８ｂの出力端子は、リセットスイッチ１１３ｂの一端に接続されている。リセットスイッチ１１３ｂの他端は、下部電極１０３ｂに接続されている。
【００６１】
リセット制御回路４０９は、リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂに、所定のリセット制御信号を出力する。リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂは、例えばＮＭＯＳトランジスタにより構成される。リセット制御信号は、このＮＭＯＳトランジスタのゲート電極に供給される。
【００６２】
リセット制御回路４０９が出力するリセット制御信号は、矩形波の立ち下がりにテーパを掛けた信号である。このようなリセットの制御方法は、例えば米国特許第６４９３０３０号明細書に開示されている。単純な矩形波ではなく、テーパを掛けたのは、急峻にリセットスイッチ１１３ａ、１１３ｂをオンオフするとノイズが大きいためである。
【００６３】
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（９）第１リセット部として機能する第１リセットスイッチ１１３ａおよび第２リセット部として機能する第２リセットスイッチ１１３ｂは、差動出力部として機能する第１ソースフォロア回路１０４および第２ソースフォロア回路１０５から出力された第１の画素信号を、上部電極１０３ａおよび下部電極１０３ｂにフィードバックすることにより、上部電極１０３ａおよび下部電極１０３ｂをリセットする。このようにしたので、リセットに伴うｋＴＣノイズを低減することができる。
【００６４】
（第５の実施の形態）
第５の実施の形態に係る撮像装置は、第１の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第１の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第１の実施の形態と同一の部分については、第１の実施の形態と同一の符号を付して説明を省略する。
【００６５】
図１１は、第５の実施の形態に係る撮像素子３の概要を示す図である。なお、図１１では、撮像素子３の光入射側を上側とした状態を示している。このため、以下の説明では、撮像素子３の光入射側の方向を「上方」または「上」とし、光入射側に対して反対側の方向を「下方」または「下」とする。撮像素子３は、有機光電変換膜１０に加えて、更に、下部光電変換層３２を有する。以下の説明では、第１の実施の形態で説明した有機光電変換膜１０による画素の層を、上部光電変換層３１と称する。
【００６６】
上部光電変換層３１と下部光電変換層３２とは、同一光路上に積層配置されている。上部光電変換層３１は、所定の色成分（詳しくは後述する）の光を吸収（光電変換）する有機光電膜で構成される。上部光電変換層３１で吸収（光電変換）されなかった色成分の光は、上部光電変換層３１を透過して下部光電変換層３２に入射し、下部光電変換層３２で光電変換される。下部光電変換層３２は、半導体基板１１に形成されたフォトダイオードにより光電変換を行う。なお、上部光電変換層３１で光電変換される色成分と、下部光電変換層３２で光電変換される色成分とは、補色関係である。上部光電変換層３１と下部光電変換層３２の各画素位置は一対一に対応する。たとえば上部光電変換層３１の１行１列目の画素は、下部光電変換層３２の１行１列目の画素に対応する。
【００６７】
図１２（ａ）は、上部光電変換層３１の画素配置を示す図である。図１２（ａ）において、水平方向をｘ軸、垂直方向をｙ軸とし、画素Ｐの座標をＰ（ｘ，ｙ）と表記する。図１２（ａ）に示す上部光電変換層３１の例では、奇数行の各画素にＭｇ（マジェンタ）とＹｅ（イエロー）の光を光電変換する有機光電膜を交互に配置し、偶数行の各画素にＣｙ（シアン）とＭｇ（マジェンタ）の光を光電変換する有機光電膜を交互に配置している。そして、各画素で受光されない光は透過される。たとえば画素Ｐ（１，１）はＭｇの光を光電変換してＭｇの補色であるＧ（グリーン）の光を透過する。同様に、画素Ｐ（２，１）はＹｅの光を光電変換してＹｅの補色であるＢ（ブルー）の光を透過し、画素Ｐ（１，２）はＣｙの光を光電変換してＣｙの補色であるＲ（レッド）の光を透過する。
【００６８】
図１２（ｂ）は、下部光電変換層３２の画素配置を示す図である。なお、図１２（ｂ）に示す各画素位置は、図１２（ａ）と同じである。たとえば下部光電変換層３２の画素（１，１）は、上部光電変換層３１の画素（１，１）に対応する。図１２（ｂ）において、下部光電変換層３２には、カラーフィルターなどは設けられておらず、上部光電変換層３１を透過する色成分（すなわち有機光電膜で吸収されて光電変換される色成分の補色）の光を光電変換する。従って、図１２（ｃ）に示すように、下部光電変換層３２において、奇数行の画素ではＧとＢの色成分の画像信号、偶数行の各画素ではＲとＧの色成分の画像信号が得られる。たとえば画素Ｐ（１，１）ではＭｇの補色のＧ成分の画像信号が得られる。同様に、画素Ｐ（２，１）ではＹｅの補色のＢ成分の画像信号、画素Ｐ（１，２）ではＣｙの補色のＲ成分の画像信号がそれぞれ得られる。
【００６９】
このように、本実施形態に係る撮像素子３では、有機光電膜で構成される上部光電変換層３１が下部光電変換層３２に対してカラーフィルターの役割を果たし、下部光電変換層３２から上部光電変換層３１の補色画像（図１２の例ではベイヤー配列の画像）が得られる。したがって、本実施形態に係る撮像素子３では、上部光電変換層３１からはＣｙ、Ｍｇ、Ｙｅの３色からなるＣＭＹ画像を取得することができ、下部光電変換層３２からはＲ、Ｇ、Ｂの３色からなるＲＧＢ画像を取得することができる。
【００７０】
図１３は、撮像素子３の断面の一部を例示する図である。図１３に示すように、撮像素子３では、下部光電変換層３２と上部光電変換層３１とが、配線層４０を介して積層されている。上部光電変換層３１は、第１の実施の形態で説明した有機光電変換膜１０の層である。下部光電変換層３２は、第１の実施の形態で説明した半導体基板１１に形成される層である。上部光電変換層３１の上方には、１つの画素に対して１つのマイクロレンズＭＬが形成されている。たとえば、上部光電変換層３１において、画素Ｐ（１，１）の光電変換部を構成する有機光電膜による受光部ＰＣ（１，１）は、マイクロレンズＭＬ（１，１）から入射された被写体光におけるＭｇの光を光電変換して補色であるＧの光を透過する。下部光電変換層３２において、画素Ｐ（１，１）を構成するフォトダイオードＰＤ（１，１）は、上部光電変換層３１の受光部ＰＣ（１，１）を透過したＧの光を受光して光電変換する。第１の実施の形態で説明した読出回路１２は、一部が配線層４０に形成され、残りは半導体基板１１のフォトダイオードＰＤが存在しない領域に形成される。
【００７１】
図１４は、撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。画素Ｐ（ｘ，ｙ）は、下部光電変換層３２を構成するための回路として、フォトダイオードＰＤと、転送トランジスタＴｘと、リセットトランジスタＲ２と、出力トランジスタＳＦ２と、選択トランジスタＳＥＬ２とを有する。フォトダイオードＰＤは、入射光の光量に応じた電荷を蓄積する。転送トランジスタＴｘは、フォトダイオードＰＤに蓄積された電荷を出力トランジスタＳＦ２側の浮遊拡散領域（ＦＤ部）に転送する。出力トランジスタＳＦ２は選択トランジスタＳＥＬ２を介して電流源ＰＷ２とソースホロワを構成し、ＦＤ部に蓄積された電荷に応じた電気信号を出力信号ＯＵＴ２として垂直信号線ＶＬＩＮＥ２に出力する。なお、リセットトランジスタＲ２は、ＦＤ部の電荷を電源電圧Ｖｃｃにリセットする。
【００７２】
また、画素Ｐ（ｘ，ｙ）は、上部光電変換層３１を構成するための回路として、第１の実施の形態で説明した各部に加えて、選択トランジスタＳＥＬ１を有する。また、本実施形態では、第１の実施の形態で説明した変換部１１０の代わりに、変換部１１０ａを有する構成としている。変換部１１０ａは、入力された差動信号を、単一のアナログ信号として出力する。つまり変換部１１０ａは、第１の実施の形態における変換部１１０から、Ａ／Ｄ変換機能を取り除いた回路である。有機光電変換膜１０から読み出された差動信号は、第１の実施の形態で説明した各部により種々の変換が為されて変換部１１０ａに入力される。変換部１１０ａは、入力された差動信号を差動信号でない電気信号に変換し、選択トランジスタＳＥＬ１を介して出力信号ＯＵＴ１として垂直信号線ＶＬＩＮＥ１に出力する。各トランジスタはＭＯＳＦＥＴで構成される。
【００７３】
ここで、下部光電変換層３２に係る回路の動作について説明する。まず、選択信号φＳＥＬ２が“Ｈｉｇｈ”になると、選択トランジスタＳＥＬ２がオンする。次に、リセット信号φＲ２が“Ｈｉｇｈ”になると、ＦＤ部で電源電圧Ｖｃｃにリセットされ、出力信号ＯＵＴ２もリセットレベルになる。そして、リセット信号φＲ２が“Ｌｏｗ”になった後、転送信号φＴｘが“Ｈｉｇｈ”になり、フォトダイオードＰＤに蓄積された電荷がＦＤ部に転送され、出力信号ＯＵＴ２が電荷量に応じて変化し始め、安定する。そして、転送信号φＴｘが“Ｌｏｗ”になり、画素から垂直信号線ＶＬＩＮＥ２に読み出される出力信号ＯＵＴ２の信号レベルが確定する。そして、垂直信号線ＶＬＩＮＥ２に読み出された各画素の出力信号ＯＵＴ２は、不図示の水平出力回路に行毎に一時的に保持された後、撮像素子３から出力される。このようにして、撮像素子３の下部光電変換層３２の各画素から信号が読み出される。
【００７４】
また、上部光電変換層３１に係る回路の動作について説明する。まず、選択信号φＳＥＬ１が“Ｈｉｇｈ”になると、選択トランジスタＳＥＬ１がオンする。次にリセット信号φＲ１が“Ｈｉｇｈ”になり、出力信号ＯＵＴ１もリセットレベルになる。そして、リセット信号φＲ１が“Ｌｏｗ”になった直後から有機光電変換膜１０の電荷蓄積が開始され、電荷量に応じて出力信号ＯＵＴ１が変化する。そして、出力信号ＯＵＴ１が不図示の水平出力回路に行毎に一時的に保持された後、撮像素子３から出力される。このようにして、撮像素子３の上部光電変換層３１の各画素から信号が読み出される。
【００７５】
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（１０）撮像素子３は、上部光電変換層３１と下部光電変換層３２とで、それぞれ独立して被写体像を撮像することができるように構成されている。このようにしたので、入射光を更に効率よく利用することができる。
【００７６】
（第６の実施の形態）
第６の実施の形態に係る撮像装置は、第２の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第２の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第２の実施の形態と同一の部分については、第２の実施の形態と同一の符号を付して説明を省略する。
【００７７】
図１５（ａ）は、有機光電変換膜１０の上面１０１を模式的に示す平面図であり、図１５（ｂ）は、撮像素子３の断面を模式的に示す断面図であり、図１５（ｃ）は、有機光電変換膜１０の下面１０２を模式的に示す平面図である。画素６０３は、それぞれ、上面１０１に形成された透明な上部電極１０３ａと、下面１０２に形成された下部電極１０３ｂとを有する。有機光電変換膜１０は、全ての画素６０３に共通な１枚の薄膜として形成されている。上部電極１０３ａは、全ての画素６０３について共通な１つの電極として設けられている。下部電極１０３ｂは、互いに分離して設けられている。下部電極１０３ｂは、上部電極１０３ａと対向するように設けられている。
【００７８】
図１６は、第６の実施の形態に係る画素６０３の構成を示す回路図である。画素６０３は、光電変換部１００、読出回路６１２、およびノイズ除去回路１４を備える。読出回路６１２は、キャパシタ５０５およびリセットスイッチ１１３を備える。上部電極１０３ａには、所定のバイアス電圧が印加されている。このバイアス電圧により、有機光電変換膜１０で発生した電荷のうちの正孔は、上部電極１０３ａに引き寄せられる。有機光電変換膜１０で発生した電荷のうちの電子は、第２の実施の形態と同様に、下部電極１０３ｂに引き寄せられる。これにより、下部電極１０３ｂからは、引き寄せられた電子に基づく電位が取り出される。キャパシタ５０５は、第２の実施の形態における第２キャパシタ２０５（図８）と同等に機能する。つまり、下部電極１０３ｂから取り出された電子に基づく信号を、チョッパ安定化アンプ１１２に出力する。チョッパ安定化アンプ１１２が有する一対の入力端子の一方には、キャパシタ５０５からの信号が入力される。その一対の入力端子の他方には、参照信号として、所定の電圧が印加される。以下、ノイズ除去回路１４の動作は、上述した第２の実施の形態と同様であるので説明を省略する。
【００７９】
なお、上部電極１０３ａに印加するバイアス電圧の極性を逆にしてもよい。この場合、上述した電子と正孔の関係は逆転し、下部電極１０３ｂには、電子ではなく正孔が引き寄せられる。
【００８０】
上述した実施の形態によれば、次の作用効果が得られる。
（１１）変調回路１０６は、下部電極１０３ｂから取り出された正孔に基づく画素信号を、所定の周波数を有する矩形波である変調信号ＣＫ１，ｎＣＫ１を用いてデジタル的に、第１の被変調信号Ｖｍｏｄ１に変換する。演算増幅回路１０７は、第１の被変調信号Ｖｍｏｄ１を増幅して、第２の被変調信号Ｖｍｏｄ２に変換する。復調回路１０８は、第１の被変調信号Ｖｍｏｄ１と第２の被変調信号Ｖｍｏｄ２との周波数成分の違いに対応する波形をもった復調信号ＣＫ２，ｎＣＫ２を用いて、第２の被変調信号Ｖｍｏｄ２をアナログ的に出力信号に変換する。このようにしたので、１／ｆノイズを低減することができる。
【００８１】
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
【００８２】
（変形例１）
上述した第６の実施の形態では、有機光電変換膜１０を用いた撮像素子３にチョッパ安定化アンプ１１２等を組み合わせた例について説明したが、有機光電変換膜１０ではなく、フォトダイオードを用いることも可能である。例えば、いわゆる３Ｔｒ型の読み出し回路を有するＣＭＯＳイメージセンサにチョッパ安定化アンプ１１２等を設けてもよい。
【００８３】
（変形例２）
上述した第５の実施の形態では、下部光電変換層３２の読み出し回路を、いわゆる４Ｔｒ型の読み出し回路として構成していたが、これを、いわゆる３Ｔｒ型の読み出し回路としてもよい。
【００８４】
図１７は、変形例２に係る撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。図１４に示した回路との違いは、転送トランジスタＴｘが省略されていることである。読み出し回路をこのように構成することで、下部光電変換層３２に必要な回路素子が減り、フォトダイオードの受光面積をより大きくとることができる。
【００８５】
図１８は、更に、上部光電変換層３１と下部光電変換層３２の読み出し回路を共通化した回路構成を例示する図である。図１７に示した回路との違いは、出力端子が１つしかない点である。この場合、上部光電変換層３１と下部光電変換層３２の一方の画素をリセット中に、他方の画素を読み出すことになる。つまり、画素の読み出しを時分割的に行うことになる。このように構成することで、半導体基板１１に配置する回路素子を更に減らすことができる。
【００８６】
（変形例３）
上述した各実施の形態では、有機光電変換膜１０を全ての画素で共通な１枚の部材としていたが、有機光電変換膜１０は画素ごとに分割してもよい。
【００８７】
図１９（ａ）は、有機光電変換膜１０の上面１０１を模式的に示す平面図であり、図１９（ｂ）は、撮像素子３の断面を模式的に示す断面図であり、図１９（ｃ）は、有機光電変換膜１０の下面１０２を模式的に示す平面図である。図１９（ａ）〜（ｃ）では、有機光電変換膜１０を画素ごとに分離した撮像素子３を例示している。このように、有機光電変換膜１０は、必ずしも全画素で共通の単一の部材とする必要はない。
【００８８】
（変形例４）
第２の実施の形態では、有機光電変換膜１０と積層した半導体基板１１に、読出回路１２を設けていた。半導体基板１１に実装される回路部分を、これとは異なる回路部分とすることも可能である。
【００８９】
例えば、演算増幅回路１０７と、復調回路１０８および変調復調信号生成部１１１との間で回路を分割する。そして、復調回路１０８、ローパスフィルタ１０９、変換部１１０、および変調復調信号生成部１１１を半導体基板１１に実装してもよい。同様に、図９に示した画素３０３の回路について、差動対３０６を半導体基板１１に実装してもよい。
【００９０】
また、半導体基板１１を、有機光電変換膜１０と積層しない構成とすることも可能である。例えば、同一平面上に有機光電変換膜１０と半導体基板１１とを配置して撮像素子３を構成することもできる。
【００９１】
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【００９２】
１…撮像装置、３…撮像素子、１０…有機光電変換膜、１０３…画素、１０３ａ…上部電極、１０３ｂ…下部電極、１０６…変調回路、１０７…演算増幅回路、１０８…復調回路、１０９…ローパスフィルタ、１１０、１１０ａ…変換部、１１２…チョッパ安定化アンプ
【図１】
2019154057.tif 000003
【図２】
2019154057.tif 000004
【図３】
2019154057.tif 000005
【図４】
2019154057.tif 000006
【図５】
2019154057.tif 000007
【図６】
2019154057.tif 000008
【図７】
2019154057.tif 000009
【図８】
2019154057.tif 000010
【図９】
2019154057.tif 000011
【図１０】
2019154057.tif 000012
【図１１】
2019154057.tif 000013
【図１２】
2019154057.tif 000014
【図１３】
2019154057.tif 000015
【図１４】
2019154057.tif 000016
【図１５】
2019154057.tif 000017
【図１６】
2019154057.tif 000018
【図１７】
2019154057.tif 000019
【図１８】
2019154057.tif 000020
【図１９】
2019154057.tif 000021