(57)【要約】【課題】トランスの１つの２次側コイルから異なる２つの電圧を出力することができ、かつ、各電圧の大小関係を必要に応じて逆にすることができる電源装置およびそれを備えた画像形成装置を提供すること。【解決手段】第１トランジスタＴｒ１がオン制御され、第２トランジスタＴｒ２がオフ制御されると、トランス９１の２次側コイルから出力された電流ｉ１は、第２出力ラインＬ２を通じて端子ＤＥＶから端子ＳＲに流れるため、端子ＤＥＶの電位が端子ＳＲの電位よりも高くなる。また、第１トランジスタＴｒ１がオフ制御され、第２トランジスタＴｒ２がオン制御されると、電流ｉ１は、第３出力ラインＬ３を通じて端子ＳＲから端子ＤＥＶに流れるため、端子ＳＲの電位が端子ＤＥＶの電位よりも高くなる。【選択図】図２
2019180146.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランスの２次側コイルに接続されており、前記２次側の電圧を出力する第１出力ラインと、
前記第１出力ラインから分岐した第２および第３出力ラインと、
前記第２出力ラインに直列に接続されており、負荷の一端と接続可能な第１スイッチング素子と、
前記第３出力ラインに直列に接続されており、前記負荷の他端と接続可能な第２スイッチング素子と、
前記負荷に流れた電流をグランドに流すグランドラインと、
前記第１および第２スイッチング素子に接続される制御部と、を備え、
前記制御部は、
前記第１スイッチング素子をオン制御するときに前記第２スイッチング素子をオフ制御し、
前記第１スイッチング素子をオフ制御するときに前記第２スイッチング素子をオン制御することを特徴とする電源装置。
【請求項２】
前記第２出力ラインの電圧の大きさに応じた信号を出力する第１検出回路を備え、
前記グランドラインは、
一端が前記第１スイッチング素子と前記負荷の一端とを接続するラインに接続されており、他端がグランドに接続された第３スイッチング素子を含み、
前記制御部は、
前記第１検出回路から受ける信号が第１設定値となるように前記第３スイッチング素子をパルス駆動してオン制御することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第３出力ラインの電圧の大きさに応じた信号を出力する第２検出回路を備え、
前記グランドラインは、一端が前記負荷の他端と前記第２スイッチング素子とを接続するラインに接続されており、他端がグランドに接続された第４スイッチング素子を含み、
前記制御部は、
前記第２検出回路から受ける信号が第２設定値となるように前記第４スイッチング素子をパルス駆動してオン制御することを特徴とする請求項１または請求項２に記載の電源装置。
【請求項４】
前記制御部は、
前記第１検出回路から受ける信号が前記第１設定値となるように前記第１スイッチング素子をパルス駆動してオン制御するときに、前記第２および第３スイッチング素子をオフ制御し、
前記第１スイッチング素子をオフ制御するときに、前記第２スイッチング素子をオン制御し、かつ、前記第１検出回路から受ける信号が前記第１設定値となるように前記第３スイッチング素子をパルス駆動してオン制御することを特徴とする請求項２に記載の電源装置。
【請求項５】
前記制御部は、
前記第１スイッチング素子をオン制御するときに、前記第２スイッチング素子をオフ制御し、かつ、前記第２検出回路から受ける信号が前記第２設定値となるように前記第４スイッチング素子をパルス駆動してオン制御し、
前記第１スイッチング素子をオフ制御するときに、前記第２検出回路から受ける信号が前記第２設定値となるように前記第２スイッチング素子をパルス駆動してオン制御し、かつ、前記第４スイッチング素子をオフ制御することを特徴とする請求項３に記載の電源装置。
【請求項６】
前記制御部の出力ポートに前記第１スイッチング素子を接続する第１制御ラインと、
前記制御部の前記出力ポートと異なる出力ポートに前記第２スイッチング素子を接続する第２制御ラインと、を備えることを特徴とする請求項１ないし請求項５のいずれか１項に記載の電源装置。
【請求項７】
前記制御部の出力ポートに前記第１スイッチング素子を接続する第１制御ラインと、
前記第１制御ラインから分岐しており、前記出力ポートに前記第２スイッチング素子を接続する第２制御ラインと、
前記第１または第２制御ラインに直列に接続されたインバータと、を備えることを特徴とする請求項１ないし請求項３のいずれか１項に記載の電源装置。
【請求項８】
現像ローラと、
前記現像ローラと接触しており、前記現像ローラに現像剤を供給する供給ローラと、を備え、
前記現像ローラに担持された現像剤を用いてシートに画像を形成する電子写真方式の画像形成装置であって、
請求項１ないし請求項７のいずれか１項に記載の電源装置を備え、
前記現像ローラおよび前記供給ローラが前記負荷として直列接続されており、
前記現像ローラが前記第１スイッチング素子と接続されており、
前記供給ローラが前記第２スイッチング素子と接続されていることを特徴とする画像形成装置。
【請求項９】
前記制御部は、
前記供給ローラおよび前記現像ローラの駆動時間が第１閾値未満である場合は、前記第１スイッチング素子をオン制御し、かつ、前記第２スイッチング素子をオフ制御し、
前記駆動時間が前記第１閾値より大きい第２閾値以上である場合は、前記第１スイッチング素子をオフ制御し、かつ、前記第２スイッチング素子をオン制御することを特徴とする請求項８に記載の画像形成装置。
【請求項１０】
前記制御部は、前記駆動時間が前記第１閾値以上かつ前記第２閾値未満である場合は、前記第１および第２スイッチング素子をそれぞれオン制御することを特徴とする請求項９に記載の画像形成装置。
【請求項１１】
前記第２出力ラインの電圧の大きさに応じた信号を出力する第１検出回路と、
一端が前記第１スイッチング素子と前記第２出力ラインの出力端子との間に接続されており、他端がグランドに接続された第３スイッチング素子と、
前記第３出力ラインの電圧の大きさに応じた信号を出力する第２検出回路と、
一端が前記第２スイッチング素子と前記第３出力ラインの出力端子との間に接続されており、他端がグランドに接続された第４スイッチング素子と、を備えており、
前記制御部は、
前記駆動時間が前記第１閾値以上かつ第２閾値未満である場合は、前記第３および第４スイッチング素子をそれぞれオン制御することを特徴とする請求項１０に記載の画像形成装置。
【請求項１２】
前記制御部は、
前記第１検出回路から受ける信号が第１設定値となるように前記第１または第３スイッチング素子をパルス駆動してオン制御し、
前記第２検出回路から受ける信号が第２設定値となるように前記第２または第４スイッチング素子をパルス駆動してオン制御し、
前記駆動時間に応じて前記第１および第２設定値の少なくとも一方を変更することを特徴とする請求項１１に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置およびそれを備えた画像形成装置に関し、詳しくは、電源装置に設けられたトランスの２次側コイルから負荷に印加する電圧を制御する技術に関する。
【背景技術】
【０００２】
従来、トランスの２次側コイルの第１端部に接続されており、第１電圧を出力する第１出力端子と、この第１出力端子に接続された第１定電圧素子と、トランスの第２端部とグランドとの間に設けられた第２定電圧素子と、第１定電圧素子と電流制限抵抗との間に接続された第２出力端子とを備えた電源装置が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１-１３９５７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、前述した従来の電源装置は、トランスの１つの２次側コイルから異なる２つの電圧を出力することができるが、各電圧の大小関係を必要に応じて逆に制御することができないという問題がある。
【０００５】
そこで、本発明は、上記の問題を解決するために創出されたものであって、トランスの１つの２次側コイルから異なる２つの電圧を出力することができ、かつ、各電圧の大小関係を必要に応じて逆にすることができる電源装置およびそれを備えた画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した目的を達成するため、本発明の電源装置は、トランスと、トランスの２次側コイルに接続されており、２次側の電圧を出力する第１出力ラインと、第１出力ラインから分岐した第２および第３出力ラインと、第２出力ラインに直列に接続されており、負荷の一端と接続可能な第１スイッチング素子と、第３出力ラインに直列に接続されており、負荷の他端と接続可能な第２スイッチング素子と、負荷に流れた電流をグランドに流すグランドラインと、第１および第２スイッチング素子に接続される制御部と、を備え、制御部は、第１スイッチング素子をオン制御するときに第２スイッチング素子をオフ制御し、第１スイッチング素子をオフ制御するときに第２スイッチング素子をオン制御することを特徴とする。
【０００７】
第１スイッチング素子をオン制御し、第２スイッチング素子をオフ制御すると、トランスの２次側の電流は、第２出力ラインから第１スイッチング素子を通じて負荷の一端に流入し、負荷の他端から流出してグランドラインに流れる。また、第１スイッチング素子をオフ制御し、第２スイッチング素子をオン制御すると、トランスの２次側の電流は、第３出力ラインから第２スイッチング素子を通じて負荷の他端に流入し、負荷の一端から流出してグランドラインに流れる。
つまり、第１および第２スイッチング素子の一方をオン制御し、他方をオフ制御することにより、負荷に流れる電流の方向を逆にすることができるため、負荷の一端および他端に発生する電位の大小関係を必要に応じて逆にすることができる。
【発明の効果】
【０００８】
本発明によれば、トランスの１つの２次巻コイルから異なる２つの電圧を出力することができ、かつ、各電圧の大小関係を必要に応じて逆にすることができる電源装置およびそれを備えた画像形成装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係るレーザプリンタの縦断面構造の概略を示す説明図である。
【図２】第１実施形態の電源装置の一部を省略して示す回路図である。
【図３】図２に示す電流の方向が切り替わったことを示す回路図である。
【図４】ＣＰＵが実行する印刷処理の流れを示すフローチャートである。
【図５】第２実施形態の電源装置の一部を省略して示す回路図である。
【図６】図５に示す電流の方向が切り替わったことを示す回路図である。
【図７】ＣＰＵが実行する印刷処理の流れを示すフローチャートである。
【図８】第３実施形態の電源装置の一部を省略して示す回路図である。
【図９】第４実施形態の電源装置の一部を省略して示す回路図である。
【図１０】現像ローラトナー量と現像ローラ累計回転数との関係を示すグラフである。
【図１１】トナー帯電量と現像ローラ累計回転数との関係を示すグラフである。
【発明を実施するための形態】
【００１０】
〈第１実施形態〉
本発明の第１実施形態について図を参照しつつ説明する。
以下の各実施形態では、本発明の画像形成装置の一例としてレーザプリンタを例に挙げて説明する。
【００１１】
［レーザプリンタの概略構成］
以下の説明では、図１において図面上の右側を前、左側を後とし、手前側を左、奥側を右とする。また、図１において図面上の上側を上とし、下側を下とする。
図１に示すように、レーザプリンタ１は、略箱状の筐体２を備える。筐体２の前面にはフロントカバー２ａが、後面にはリアカバー２ｂがそれぞれ開閉可能に設けられている。また、筐体２の上面には、操作パネル６と、排紙トレイ５とが設けられている。筐体２の内部には、給紙部１０と、画像形成部２０とが設けられている。
【００１２】
給紙部１０は、シートＰを画像形成部２０に給紙する部分である。シートＰの定義には、紙製のシートの他、合成樹脂製のシートなど、現像剤像を転写可能なシートを含む。給紙部１０は、給紙トレイ１１と、給紙ローラ１２と、分離パッド１３と、搬送ローラ１４と、レジストローラ１５と、レジ前センサＳｅ１と、レジ後センサＳｅ２とを備える。給紙トレイ１１は、筐体２の下方に着脱可能に装着されており、複数のシートＰを積層可能な状態で収容する。給紙トレイ１１は、Ａ４サイズのシートやＢ５サイズのシートなど、シート搬送方向の全長が異なる種々のシートＰを収容可能に構成されている。給紙ローラ１２は、給紙モータ（図示省略）によって回転駆動され、給紙トレイ１１に収容されている最上部のシートＰを分離パッド１３の方に搬送する。分離パッド１３は、給紙ローラ１２によって複数枚のシートＰが搬送された場合に、最下部のシートＰの下面に接触することにより、搬送抵抗を付与し、最下部のシートＰを分離する。搬送ローラ１４は、分離パッド１３を通過したシートＰを挾持しながらレジストローラ１５へ搬送する。レジストローラ１５は、搬送ローラ１４から搬送されたシートＰを挾持しながら画像形成部２０へ搬送する。レジ前センサＳｅ１は、搬送ローラ１４からレジストローラ１５へ搬送されるシートＰの搬送経路の近傍に配置されており、搬送ローラ１４とレジストローラ１５との間においてシートＰの有無に対応する信号を出力する。レジ後センサＳｅ２は、レジストローラ１５から転写部５０へ搬送されるシートＰの搬送経路の近傍に配置されており、レジストローラ１５と転写部５０との間においてシートＰの有無に対応する信号を出力する。
【００１３】
画像形成部２０は、筐体２の内部に配置されており、ドラムユニット３０と、露光部４０と、転写部５０と、定着部６０とを備える。露光部４０は、筐体２内部の上方に配置されており、図示しないレーザ光源およびポリゴンミラーなどを備える。ドラムユニット３０は、プロセスカートリッジ３０Ｃ，３０Ｍ，３０Ｙ，３０Ｋを備える。プロセスカートリッジ３０Ｃにはシアンのトナーが、プロセスカートリッジ３０Ｍにはマゼンタのトナーがそれぞれ収容されている。プロセスカートリッジ３０Ｙにはイエローのトナーが、プロセスカートリッジ３０Ｋにはブラックのトナーがそれぞれ収容されている。ドラムユニット３０は、フロントカバー２ａを介して着脱可能に収容されている。
【００１４】
ここで、プロセスカートリッジ３０Ｃ〜３０Ｋの構成について説明する。なお、プロセスカートリッジ３０Ｃ〜３０Ｋは、現像剤であるトナーの色が異なるのみで、その他の構成は同一であるため、ここでは、プロセスカートリッジ３０Ｃの構成を代表にして説明する。
プロセスカートリッジ３０Ｃは、感光ドラム３１と、帯電器３２と、トナーカートリッジ３３Ｃとを備える。トナーカートリッジ３３Ｃは、トナー収容室３３ａと、供給ローラ３３ｂと、現像ローラ３３ｆと、層厚規制ブレード３３ｄと、アジテータ３３ｅとを備える。トナー収容室３３ａには、シアンのトナーが収容されている。アジテータ３３ｅは、トナー収容室３３ａに収容されたトナーを撹拌する。この撹拌により発生する摩擦により、トナーが正帯電する。供給ローラ３３ｂは、トナー収容室３３ａ内のトナーを現像ローラ３３ｆの周面に供給する。現像ローラ３３ｆの周面に供給されたトナーは、層厚規制ブレード３３ｄによって所定の厚さに調整される。供給ローラ３３ｂおよび現像ローラ３３ｆは、電気的に直列接続されており、電源装置１００（図２）により、正極性の電圧が印加される。
【００１５】
現像ローラ３３ｆと対向して感光ドラム３１が設けられており、感光ドラム３１の周面近傍に帯電器３２が設けられている。帯電器３２は、帯電ワイヤ３２ａと、グリッド部３２ｂとを有するスコロトロン型の帯電器である。帯電電圧が帯電ワイヤ３２ａに印加されると、感光ドラム３１との間に電位差が形成され、帯電ワイヤ３２ａと感光ドラム３１との間にコロナ放電が発生し、感光ドラム３１の表面が正帯電される。露光部４０は、印刷データに対応したレーザ光を感光ドラム３１の周面に出射する。感光ドラム３１の周面のうち、レーザ光が照射された領域の電位が低下し、その電位が低下した領域に静電潜像が形成される。つまり、感光ドラム３１の表面が露光される。現像ローラ３３ｆと、感光ドラム３１に形成された静電潜像との間に電位差が形成され、現像ローラ３３ｆに供給されたトナーが感光ドラム３１の静電潜像に移動し、その静電潜像の領域にトナーが担持され、現像剤像が担持される。つまり、現像される。そして、転写ローラ５５ｄに負極性の転写電流が出力（負極性の転写電圧が印加）されると、感光ドラム３１と搬送ベルト５３とによってニップされたシートＰに、感光ドラム３１の現像剤像がシートＰに転写される。つまり、印刷される。
【００１６】
供給ローラ３３ｂおよび現像ローラ３３ｆは、それぞれプロセスモータ（図示省略）によって回転駆動される。感光ドラム３１と対向してクリーニングローラ３５が設けられている。クリーニングローラ３５は、感光ドラム３１を押圧し、感光ドラム３１の回転に伴って感光ドラム３１の周面をクリーニングする。
転写部５０は、給紙部１０よりも上方であって、ドラムユニット３０よりも下方に配置されている。転写部５０は、駆動ローラ５１と、従動ローラ５２と、搬送ベルト５３と、４個の転写ローラ５５とを備える。駆動ローラ５１は、プロセスカートリッジ３０Ｃの後端下方に配置されており、従動ローラ５２は、プロセスカートリッジ３０Ｋの前端下方に配置されている。搬送ベルト５３は、ベルトを環状にして構成された無端ベルトであり、駆動ローラ５１と従動ローラ５２との間に掛け渡されている。
【００１７】
搬送ベルト５３の上面には、シートＰを搬送する搬送経路Ｒの一部が形成されている。搬送経路Ｒは、搬送ローラ１４からレジストローラ１５を通過し、搬送ベルト５３の上面から定着部６０を経て排紙ローラ６７に至る経路である。搬送ベルト５３の上面の搬送経路Ｒに沿って複数の感光ドラム３１が配置されており、搬送経路Ｒを挟んで複数の感光ドラム３１のそれぞれと対向して複数の転写ローラ５５が配置されている。
各転写ローラ５５は、それぞれ搬送経路Ｒに沿った搬送ベルト５３の裏面に接触しており、搬送ベルト５３を介して、それぞれ対向する感光ドラム３１を押圧している。つまり、搬送経路Ｒを搬送されるシートＰは、各転写ローラ５５が存在する位置において、転写ローラからの押圧により、感光ドラムと搬送ベルト５３とによってニップされる。各転写ローラ５５には、負極性の転写電流が出力される。これにより、感光ドラム３１の周面に担持された現像剤像が、搬送経路Ｒを搬送されるシートＰに転写される。
【００１８】
定着部６０は、相互に対向する定着ローラ６１および加圧ローラ６２を備える。転写部５０から定着部６０に搬送されたシートＰは、定着ローラ６１および加圧ローラ６２によって押圧され、シートＰに転写された現像剤像は、定着ローラ６１による加熱と、加圧ローラ６２による加圧とによってシートＰに熱定着される。定着ローラ６１には、定着ヒータが内蔵されており、その定着ヒータによって定着ローラ６１が所定温度に加熱される。定着部６０を通過した（抜けた）シートＰは、定着部６０の上方に設けられた排紙ローラ６７によって、筐体２の上面に設けられた排紙トレイ５に排出される。排紙トレイ５は、排出されたシートＰを積層して収容可能に形成されている。定着部６０と排紙ローラ６７との間には、定着部６０から排紙ローラ６７に搬送されるシートＰの有無に対応する信号を出力する排紙センサＳｅ３が設けられている。なお、レーザプリンタ１が本発明の電子写真方式の画像形成装置の一例である。
【００１９】
［現像ローラに担持されるトナー量と現像ローラの累計回転数との関係］
トナーは、経時劣化、または、アジテータ３３ｅによる攪拌に伴う帯電の繰り返しにより、帯電量が徐々に低下していく特性を有する。トナーの帯電量が低下すると、現像ローラ３３ｆに担持されるトナー量が減少し、印刷品質に影響が出るおそれがある。
本願発明者らは、図１０に示すように、現像ローラ３３ｆが担持するトナー量は、現像ローラ３３ｆの累計回転数Ｎに応じて変化すると推測した。また、現像ローラ３３ｆが担持するトナー量は、現像ローラ３３ｆの累計回転数Ｎが第１閾値Ｎ１未満の期間では漸減し、第１閾値Ｎ１以上第２閾値Ｎ２未満の期間では減少が略停滞し、第２閾値Ｎ２以上になると、再度漸減すると推測した。
また、本願発明者らは、図１１に示すように、トナーの帯電量は、現像ローラ３３ｆの累計回転数Ｎに応じて変化すると推測した。また、トナーの帯電量は、現像ローラ３３ｆの累計回転数Ｎが第１閾値Ｎ１未満の期間では漸減し、第１閾値Ｎ１以上第２閾値Ｎ２未満の期間では減少が略停滞し、第２閾値Ｎ２以上になると、再度漸減すると推測した。
そこで、本願発明者らは、上記の推測の下、現像ローラ３３ｆに印加する現像電圧ＤＥＶと、供給ローラ３３ｂに印加する供給電圧ＳＲとを、現像ローラ３３ｆの累計回転数Ｎに応じて次のように制御することを考えた。
【００２０】
先ず、現像ローラ３３ｆの累計回転数Ｎが第１閾値Ｎ１未満の期間では、現像ローラ３３ｆが担持するトナー量およびトナーの帯電量は漸減するが、現像ローラ３３ｆには、印刷のためには必要充分なトナー量が担持されていると推測した。そこで、本願発明者らは、現像ローラ３３ｆの累計回転数Ｎが第１閾値Ｎ１未満の期間では、現像ローラ３３ｆに印加する現像電圧ＤＥＶを供給ローラ３３ｂに印加する供給電圧ＳＲよりも高くすることにより、現像ローラ３３ｆに過剰に担持されたトナーが供給ローラ３３ｂに戻るように制御し、現像ローラ３３ｆに担持されるトナー量を適正量に制御することを考えた。
また、本願発明者らは、現像ローラ３３ｆの累計回転数Ｎが第１閾値Ｎ１以上第２閾値Ｎ２未満の期間では、現像ローラ３３ｆに担持されるトナー量およびトナーの帯電量の減少が略停滞しているため、現像ローラ３３ｆおよび供給ローラ３３ｂ間に電位差を設ける必要がないと考え、現像電圧ＤＥＶと供給電圧ＳＲとが略同一となるように制御すれば良いと考えた。
そして、現像ローラ３３ｆの累計回転数Ｎが第２閾値Ｎ２以上になると、トナーの帯電量が漸減し、現像ローラ３３ｆに担持されるトナー量が漸減するため、供給電圧ＳＲを現像電圧ＤＥＶよりも高くすることにより、供給ローラ３３ｂから現像ローラ３３ｆに移動するトナー量を増加させ、現像ローラ３３ｆに担持されるトナー量を増加させることにより、印刷品質の低下を抑制できると考えた。
そして、本願発明者らは、現像ローラの累計回転数Ｎに応じて現像電圧ＤＥＶおよび供給電圧ＳＲを制御することができる電源装置を開発した。以下、その電源装置について説明する。
【００２１】
［電源装置の電気的構成］
次に、本実施形態の電源装置の電気的構成について図を参照しつつ説明する。なお、本実施形態の電源装置が設けられたレーザプリンタ１は、正極性に帯電したトナーを使用するものとする。
図２に示すように、本実施形態の電源装置１００は、電圧生成回路１１０と、この電圧生成回路１１０を制御するＣＰＵ８０と、ＲＯＭ８６と、ＲＡＭ８７とを備える。ＣＰＵ８０は、出力ポート８１〜８５を備える。ＣＰＵ８０は、出力ポート８１〜８５からそれぞれ制御信号を電圧生成回路１１０へ出力することにより、電圧生成回路１１０の負荷ＲＤ，ＲＳに流れる電流の方向および電流量を制御する。ＲＯＭ８６には、ＣＰＵ８０が実行する制御プログラムなどが読出し可能に記憶されている。ＲＡＭ８７には、ＲＯＭ８６から読出された制御プログラムなどを一時的に記憶するワークエリアが設けられている。また、ＲＡＭ８７には、ＣＰＵ８０が制御プログラムなどを実行するときの処理結果などが一時的に記憶される。ＣＰＵ８０が本発明の制御部の一例である。
【００２２】
電圧生成回路１１０は、トランス９１を備える。トランス９１の１次側コイルの一端には、トランス９１の１次側コイルをオンオフ制御するトランス制御回路９０が接続されている。トランス制御回路９０は、ベースがＣＰＵ８０の出力ポート８２に接続されたＮＰＮ型のトランジスタＴｒ５を備える。そのトランジスタＴｒ５のコレクタはトランス９１の１次側コイルと接続されており、エミッタはグランドと接続されている。トランス９１の２次側コイルの一端には、２次側コイルの電圧を出力する第１出力ラインＬ１が接続されている。第１出力ラインＬ１には、整流ダイオードＤ１が直列に接続されている。整流ダイオードＤ１のカソード側には、電流制限抵抗Ｒ６が直列に接続されている。整流ダイオードＤ１と電流制限抵抗Ｒ６との間には、平滑コンデンサＣ１の一端が接続されており、平滑コンデンサＣ１の他端はグランドに接続されている。
【００２３】
トランジスタＴｒ５は、ＣＰＵ８０の出力ポート８２から出力されるＯＮ／ＯＦＦ３信号（スイッチング信号）によってスイッチング動作する。このトランジスタＴｒ５のスイッチング動作によってトランス９１の１次側コイルが発振し、２次側コイルにパルス電圧が誘起される。そして、そのパルス電圧は整流ダイオードＤ１および平滑コンデンサＣ１によって整流および平滑化され、この整流および平滑化された電流は、電流制限抵抗Ｒ６を通じて第１出力ラインＬ１に流れる。
【００２４】
第１出力ラインＬ１は、電流制限抵抗Ｒ６の出力側から第２出力ラインＬ２および第３出力ラインＬ３に分岐している。ＣＰＵ８０の出力ポート８１には第１制御ラインＧ１が接続されており、第１制御ラインＧ１は、ＮＰＮ型の第１トランジスタＴｒ１のベースに接続されている。第１トランジスタＴｒ１のコレクタは第２出力ラインＬ２に接続されており、エミッタは端子ＤＥＶに接続されている。つまり、第１トランジスタＴｒ１は、第２出力ラインＬ２に流れる電流がコレクタからエミッタに流れるように第２出力ラインＬ２に直列接続されている。ＣＰＵ８０は、第１トランジスタＴｒ１をオン制御およびオフ制御するためのＯＮ／ＯＦＦ１信号を出力ポート８１から第１制御ラインＧ１を通じて第１トランジスタＴｒ１のベースに出力する。電流制限抵抗Ｒ６の出力側と第１トランジスタＴｒ１のコレクタとの間には、第３出力ラインＬ３が接続されている。
【００２５】
第３出力ラインＬ３には、ＮＰＮ型の第２トランジスタＴｒ２のコレクタが接続されている。第２トランジスタＴｒ２のベースは、ＣＰＵ８０の出力ポート８３に接続された第２制御ラインＧ２に接続されており、エミッタは、ＳＲ端子に接続されている。つまり、第２トランジスタＴｒ２は、第３出力ラインＬ３に流れる電流がコレクタからエミッタに流れるように第３出力ラインＬ３に直列接続されている。ＣＰＵ８０は、第２トランジスタＴｒ２をオン制御およびオフ制御するためのＯＮ／ＯＦＦ２信号を出力ポート８３から第２制御ラインＧ２を通じて第２トランジスタＴｒ２のベースに出力する。
【００２６】
第１トランジスタＴｒ１がオン制御され、第２トランジスタＴｒ２がオフ制御されると、トランス９１の２次側コイルから出力され、整流および平滑化された電流は、第１出力ラインＬ１から第２出力ラインＬ２を流れ、第１トランジスタＴｒ１を通じて端子ＤＥＶに流れる。また、第２トランジスタＴｒ２がオン制御され、第１トランジスタＴｒ１がオフ制御されると、トランス９１の２次側コイルから出力され、整流および平滑化された電流は、第１出力ラインＬ１から第３出力ラインＬ３に流れ、第２トランジスタＴｒ２を通じて端子ＳＲに流れる。
【００２７】
端子ＤＥＶと端子ＳＲとの間には、負荷ＲＤおよび負荷ＲＳが直列に接続されている。負荷ＲＤの一端は端子ＤＥＶに接続されており、負荷ＲＤの他端は負荷ＲＳの一端に接続されており、負荷ＲＳの他端は端子ＳＲに接続されている。負荷ＲＤは、現像ローラ３３ｆ（図１）の固有抵抗であり、負荷ＲＳは供給ローラ３３ｂ（図１）の固有抵抗である。負荷ＲＤには、現像ローラ３３ｆの固有抵抗の他、現像ローラ３３ｆに担持されるトナーの抵抗などが含まれる。また、負荷ＲＳには、供給ローラ３３ｂの固有抵抗の他、供給ローラ３３ｂに担持されるトナーの抵抗などが含まれる。
【００２８】
第２出力ラインＬ２のうち、第１トランジスタＴｒ１のエミッタと、端子ＤＥＶとの間には、直列接続された分圧抵抗Ｒ１，Ｒ２のうち分圧抵抗Ｒ１の一端が接続されており、分圧抵抗Ｒ２の他端はグランドに接続されている。分圧抵抗Ｒ１と分圧抵抗Ｒ２との接続点は、ＣＰＵ８０の入力ポート（図示省略）に接続されている。分圧抵抗Ｒ１，Ｒ２は、端子ＤＥＶの電位を検出するための第１検出回路である。分圧抵抗Ｒ１，Ｒ２によって分圧され、端子ＤＥＶの電位に対応するフィードバック信号ＦＢ−ＤＥＶは、ＣＰＵ８０の入力ポート（図示省略）に入力され、その入力されたフィードバック信号ＦＢ−ＤＥＶは、Ａ／Ｄ変換回路（図示省略）によってＡ／Ｄ変換される。ＣＰＵ８０は、そのＡ／Ｄ変換された値と、ＲＯＭ８６などに予め記憶された第１設定値とを比較し、その比較結果に応じて、トランジスタＴｒ３に出力するＰＷＭ信号ＰＷＭ−ＤＥＶのデューティ比を制御し、フィードバック信号ＦＢ−ＤＥＶにより示される電圧が第１設定値になるように制御する。つまり、第１トランジスタＴｒ１がオン制御され、第２トランジスタＴｒ２がオフ制御されているとき、ＣＰＵ８０、トランス制御回路９０、トランス９１、整流ダイオードＤ１、平滑コンデンサＣ１、電流制限抵抗Ｒ６および分圧抵抗Ｒ１，Ｒ２は、スイッチング電源を構成する。
【００２９】
第３出力ラインＬ３のうち、第２トランジスタＴｒ２のエミッタと、端子ＳＲとの間には、直列接続された分圧抵抗Ｒ３，Ｒ４のうち分圧抵抗Ｒ３の一端が接続されており、分圧抵抗Ｒ４の他端はグランドに接続されている。分圧抵抗Ｒ３と分圧抵抗Ｒ４との接続点は、ＣＰＵ８０の入力ポート（図示省略）に接続されている。分圧抵抗Ｒ３，Ｒ４は、端子ＳＲの電位を検出するための第２検出回路である。分圧抵抗Ｒ３，Ｒ４によって分圧され、端子ＳＲの電位に対応するフィードバック信号ＦＢ−ＳＲは、ＣＰＵ８０の入力ポート（図示省略）に入力され、その入力されたフィードバック信号ＦＢ−ＳＲは、Ａ／Ｄ変換回路（図示省略）によってＡ／Ｄ変換される。ＣＰＵ８０は、そのＡ／Ｄ変換された値と、ＲＯＭ８６などに予め記憶された第２設定値とを比較し、その比較結果に応じて、トランジスタＴｒ４に出力するＰＷＭ信号ＰＷＭ−ＳＲのデューティ比を制御し、フィードバック信号ＦＢ−ＳＲにより示される電圧が第２設定値になるように制御する。つまり、第２トランジスタＴｒ２がオン制御され、第１トランジスタＴｒ１がオフ制御されているとき、ＣＰＵ８０、トランス制御回路９０、トランス９１、整流ダイオードＤ１、平滑コンデンサＣ１、電流制限抵抗Ｒ６および分圧抵抗Ｒ３，Ｒ４は、スイッチング電源を構成する。
【００３０】
第２出力ラインＬ２のうち、分圧抵抗Ｒ１の一端と端子ＤＥＶとの間には、ＮＰＮ型の第３トランジスタＴｒ３のコレクタが接続されている。第３トランジスタＴｒ３のエミッタは、負荷抵抗Ｒ５を介してグランドに接続されており、ベースは第３制御ラインＧ３によってＣＰＵ８０の出力ポート８４と接続されている。ＣＰＵ８０は、出力ポート８４からＰＷＭ信号ＰＷＭ−ＤＥＶを第３トランジスタＴｒ３のベースに出力し、第３トランジスタＴｒ３をＰＷＭ(Pulse Width Modulation：パルス幅変調)駆動する。ＣＰＵ８０は、ＰＷＭ信号ＰＷＭ−ＤＥＶのデューティ比を制御することにより、第２出力ラインＬ２から第３トランジスタＴｒ３に流れる電流量、つまり、端子ＤＥＶから負荷ＲＤ，ＲＳを通じて端子ＳＲに流れる電流量を制御する。これにより、ＤＥＶ端子に発生する電位の大きさを制御することができる。
【００３１】
第３出力ラインＬ３のうち、分圧抵抗Ｒ３の一端と端子ＳＲとの間には、ＮＰＮ型の第４トランジスタＴｒ４のコレクタが接続されている。第４トランジスタＴｒ４のエミッタは、負荷抵抗Ｒ７を介してグランドに接続されており、ベースは第４制御ラインＧ４によってＣＰＵ８０の出力ポート８５と接続されている。ＣＰＵ８０は、出力ポート８５からＰＷＭ信号ＰＷＭ−ＳＲを第４トランジスタＴｒ４のベースに出力し、第４トランジスタＴｒ４をＰＷＭ駆動する。ＣＰＵ８０は、ＰＷＭ信号ＰＷＭ−ＳＲのデューティ比を制御することにより、第３出力ラインＬ３から第４トランジスタＴｒ４に流れる電流量、つまり、端子ＳＲから負荷ＲＳ，ＲＤを通じて端子ＤＥＶに流れる電流量を制御する。これにより、ＳＲ端子に発生する電位の大きさを制御することができる。
【００３２】
図２において破線で示すラインは、第１トランジスタＴｒ１がオン制御され、第２トランジスタＴｒ２がオフ制御されているときに、トランス９１の２次側コイルから出力される電流ｉ１の流れを示す。なお、分圧抵抗Ｒ１，Ｒ２と、分圧抵抗Ｒ３，Ｒ４とにそれぞれ流れる電流は図示を省略している。電流ｉ１は、オン制御状態の第１トランジスタＴｒ１を通じて端子ＤＥＶから負荷ＲＤ，ＲＳに流れ、端子ＳＲを経て第４トランジスタＴｒ４からグランドに流れる。第４トランジスタＴｒ４および負荷抵抗Ｒ７と、分圧抵抗Ｒ３，Ｒ４とは、端子ＤＥＶから負荷ＲＤ，ＲＳに流れた電流ｉ１をグランドに流すグランドラインである。このように電流ｉ１が第２出力ラインＬ２に流れるときは、負荷ＲＤの一端側、つまり、端子ＤＥＶの電位（現像電圧ＤＥＶ）の方が、負荷ＲＳの他端側、つまり、端子ＳＲの電位（供給電圧ＳＲ）よりも高くなる。これにより、現像ローラ３３ｆの電位を供給ローラ３３ｂの電位よりも高くすることができる。
【００３３】
図３において破線で示すラインは、第２トランジスタＴｒ２がオン制御され、第１トランジスタＴｒ１がオフ制御されているときに、トランス９１の２次側コイルから出力される電流ｉ２の流れを示す。電流ｉ２は、オン制御状態の第２トランジスタＴｒ２を通じて端子ＳＲから負荷ＲＳ，ＲＤに流れ、端子ＤＥＶを経て、オン制御状態の第３トランジスタＴｒ３からグランドに流れる。第３トランジスタＴｒ３および負荷抵抗Ｒ５と、分圧抵抗Ｒ１，Ｒ２とは、端子ＳＲから負荷ＲＳ，ＲＤに流れた電流ｉ２をグランドに流すグランドラインである。このように電流ｉ２が第３出力ラインＬ３に流れるときは、負荷ＲＳの他端側、つまり、端子ＳＲの電位（供給電圧ＳＲ）の方が、負荷ＲＤの一端側、つまり、端子ＤＥＶの電位（現像電圧ＤＥＶ）よりも高くなる。これにより、供給ローラ３３ｂの電位を現像ローラ３３ｆの電位よりも高くすることができる。
また、第１トランジスタＴｒ１および第２トランジスタＴｒ２を共にオン制御すると、トランス９１の２次側コイルから出力した電流は、第１出力ラインＬ１から第２出力ラインＬ２および第３出力ラインＬ３に分岐して流れるため、端子ＤＥＶに発生する電位（現像電圧ＤＥＶ）と、端子ＳＲに発生する電位（供給電圧ＳＲ）とを略同一にすることができる。これにより、現像ローラ３３ｆおよび供給ローラ３３ｂの各電位を略同一にすることができる。
なお、ＮＰＮ型トランジスタに代えてＮ型ＭＯＳＦＥＴを用いることもできる。また、第２トランジスタＴｒ２および第３トランジスタＴｒ３は、パルス駆動としてＰＦＭ駆動(Pulse Frequency Modulation：パルス周波数変調)を用いることもできる。第１トランジスタＴｒ１が本発明の第１スイッチング素子の一例であり、第２トランジスタＴｒ２が本発明の第２スイッチング素子の一例である。また、第３トランジスタＴｒ３が本発明の第３スイッチング素子の一例であり、第４トランジスタＴｒ４が本発明の第４スイッチング素子の一例である。
【００３４】
［印刷処理］
次に、ＣＰＵ８０が実行する印刷処理の流れについて、それを示す図４のフローチャートを参照しつつ説明する。
なお、現像ローラ３３ｆには、現像ローラ３３ｆの回転数に対応する信号を出力するセンサ（図示省略）が設けられており、そのセンサはＣＰＵ８０の入力ポート（図示省略）に接続されている。そして、ＣＰＵ８０は、上記センサから受ける信号に基づいて、現像ローラ３３ｆの累計回転数を計数し、その計数値をＥＥＰＲＯＭなどの書換え可能不揮発性メモリ（図示省略）に記憶する。上記センサは、現像ローラ３３ｆの回転軸の回転数に対応する信号を出力するものでも良いし、現像ローラ３３ｆを回転駆動するモータのモータ軸、あるいは、そのモータ軸の回転を伝達する歯車の回転軸の回転数に対応する信号を出力するものでも良い。さらに、現像ローラ３３ｆの累計回転数に代えて、供給ローラ３３ｂまたは感光ドラム３１の累計回転数を用いることもできる。さらに、累計印刷時間を用いることもできる。つまり、トナーの使用開始からの経過時間やトナーの消費量を精度良く反映できるものであれば、現像ローラ３３ｆの累計回転数には限定されない。
【００３５】
ＣＰＵ８０は、印刷すべき印刷データを受信したか否かを判定する（ステップ（以下、Ｓと略す）１）。印刷データは、レーザプリンタ１と通信可能に接続されたコンピュータ、あるいは、レーザプリンタ１に電気的に接続されたＵＳＢメモリなどの記憶媒体などから供給される。ここで、ＣＰＵ８０は、印刷データを受信したと判定した場合は（Ｓ１：Ｙｅｓ）、現像ローラ３３ｆの累計回転数Ｎを参照する（Ｓ２）。続いて、ＣＰＵ８０は、累計回転数Ｎが第１閾値Ｎ１未満であるか否かを判定する（Ｓ３）。ここで、ＣＰＵ８０は、累計回転数Ｎが第１閾値Ｎ１未満であると判定した場合は（Ｓ３：Ｙｅｓ）、第１トランジスタＴｒ１をオン制御し、かつ、第２トランジスタＴｒ２をオフ制御し、さらに、第３トランジスタＴｒ３および第４トランジスタＴｒ４をそれぞれＰＷＭ駆動によってオン制御する（Ｓ４）。これにより、トランス９１の２次側コイルから出力される電流が第１出力ラインＬ１から第２出力ラインＬ２に流れ、さらに、端子ＤＥＶを介して負荷ＲＤ，ＲＳに流れ、端子ＳＲに流れる。これにより、現像ローラ３３ｆの電位が供給ローラ３３ｂの電位よりも高くなる。
したがって、現像ローラ３３ｆに過剰に担持されているトナーを供給ローラ３３ｂに戻すことができるため、現像ローラ３３ｆに担持されているトナー量を均一化することができる。
【００３６】
また、ＣＰＵ８０は、Ｓ３において、累計回転数Ｎが第１閾値Ｎ１未満ではないと判定した場合は（Ｓ３：Ｎｏ）、累計回転数Ｎが第２閾値Ｎ２以上であるか否かを判定する（Ｓ５）。ここで、ＣＰＵ８０は、累計回転数Ｎが第２閾値Ｎ２以上ではない、つまり、第１閾値Ｎ１以上かつ第２閾値Ｎ２未満であると判定した場合は（Ｓ５：Ｎｏ）、第１トランジスタＴｒ１および第２トランジスタＴｒ２を共にオン制御し、かつ、第３トランジスタＴｒ３および第４トランジスタＴｒ４をそれぞれＰＷＭ駆動によってオン制御する（Ｓ７）。これにより、トランス９１の２次側コイルから出力される電流が第１出力ラインＬ１から第２出力ラインＬ２および第３出力ラインＬ３に流れる。そして、第２出力ラインに流れる電流は、第３トランジスタＴｒ３を介してグランドに流れ、第３出力ラインＬ３に流れる電流は、第４トランジスタＴｒ４に流れるため、端子ＤＥＶおよび端子ＳＲにおける電位が略同一になる。
したがって、供給ローラ３３ｂに担持されているトナーが、現像ローラ３３ｆに過不足なく移動するため、現像ローラ３３ｆに担持されるトナーを均一にすることができる。
【００３７】
また、ＣＰＵ８０は、Ｓ５において、累計回転数Ｎが第２閾値Ｎ２以上であると判定した場合は（Ｓ５：Ｙｅｓ）、第１トランジスタＴｒ１をオフ制御し、かつ、第２トランジスタＴｒ２をオン制御し、さらに、第３トランジスタＴｒ３および第４トランジスタＴｒ４をそれぞれＰＷＭ駆動によってオン制御する（Ｓ６）。これにより、トランス９１の２次側コイルから出力される電流が第３出力ラインＬ３から端子ＳＲを介して負荷ＲＳ，ＲＤに流れ、端子ＤＥＶに流れるため、供給ローラ３３ｂの電位が現像ローラ３３ｆの電位よりも高くなる。
したがって、供給ローラ３３ｂから現像ローラ３３ｆに移動するトナー量が増加するため、トナーの帯電量の減少によるトナー移動量の減少を補うことができる。つまり、現像ローラ３３ｆに担持されるトナー量の減少を抑制してトナー量を均一にすることができる。
【００３８】
［第１実施形態の効果］
（１）上述した第１実施形態の電源装置１００を実施すれば、トランス９１の２次側コイルから現像ローラ３３ｆおよび供給ローラ３３ｂに流れる電流の方向を切替えることができるため、現像ローラ３３ｆの電位を供給ローラ３３ｂの電位よりも高くしたり低くしたりすることができる。つまり、現像ローラ３３ｆおよび供給ローラ３３ｂの各電位の大小関係を必要に応じて逆にすることができる。
したがって、電源装置１００を備えたレーザプリンタ１を実施すれば、現像ローラ３３ｆの累計回転数Ｎに応じて現像ローラ３３ｆおよび供給ローラ３３ｂの各電位の高低を切替えることにより、現像ローラ３３ｆに担持されるトナー量を最適な量に制御することができるため、現像ローラ３３ｆの累計回転数Ｎが変化しても印刷品質が低下しないようにすることができる。
【００３９】
（２）しかも、第３トランジスタＴｒ３および第４トランジスタＴｒ４をそれぞれ駆動するＰＷＭ信号のデューティ比を制御することにより、現像ローラ３３ｆおよび供給ローラ３３ｂの各電位を調整することができる。
したがって、現像ローラ３３ｆの累計回転数Ｎに応じて現像ローラ３３ｆに担持されるトナー量を精度良く制御することができるため、現像ローラ３３ｆの累計回転数Ｎが変化しても印刷品質が低下しないようにすることができる。
（３）さらに、第１制御ラインＧ１および第２制御ラインＧ２がそれぞれＣＰＵ８０の異なる出力ポートに接続されているため、第１制御ラインＧ１または第２制御ラインＧ２にインバータを接続する回路構成と比較すると、インバータを設ける必要がないので、その分、電源装置の製造コストを低減することができる。
【００４０】
〈第２実施形態〉
次に、本発明の第２実施形態について図を参照しつつ説明する。なお、第１実施形態と同じ構成および作用については説明を省略または簡略化する。
図５は、本実施形態の電源装置の一部を省略して示す回路図である。
【００４１】
本実施形態の電源装置２００は、電圧生成回路２１０と、この電圧生成回路２１０を制御するＣＰＵ８０とを備える。ＣＰＵ８０の出力ポート８１に接続された第１制御ラインＧ１には、ＮＰＮ型の第１トランジスタＴｒ１のベースが接続されている。ＣＰＵ８０は、第１トランジスタＴｒ１をＰＷＭ制御するためのＰＷＭ１信号を出力ポート８１から第１制御ラインＧ１を通じて第１トランジスタＴｒ１のベースに出力する。出力ポート８３に接続された第２制御ラインＧ２には、ＮＰＮ型の第２トランジスタＴｒ２のベースが接続されている。ＣＰＵ８０は、第２トランジスタＴｒ２をＰＷＭ制御するためのＰＷＭ２信号を出力ポート８３から第２制御ラインＧ２を通じて第２トランジスタＴｒ２のベースに出力する。出力ポート８４に接続された第３制御ラインＧ３には、ＮＰＮ型の第３トランジスタＴｒ３のベースが接続されている。ＣＰＵ８０は、第３トランジスタＴｒ３をＰＷＭ制御するためのＰＷＭ３信号を出力ポート８４から第３制御ラインＧ３を通じて第３トランジスタＴｒ３のベースに出力する。出力ポート８５に接続された第４制御ラインＧ４には、ＮＰＮ型の第４トランジスタＴｒ４のベースが接続されている。ＣＰＵ８０は、第４トランジスタＴｒ４をＰＷＭ制御するためのＰＷＭ４信号を出力ポート８５から第４制御ラインＧ４を通じて第４トランジスタＴｒ４のベースに出力する。
【００４２】
第１出力ラインＬ１は、電流制限抵抗Ｒ６の出力側から第２出力ラインＬ２および第３出力ラインＬ３に分岐している。第１トランジスタＴｒ１のコレクタは、第２出力ラインＬ２に接続されており、エミッタは、第３トランジスタＴｒ３のコレクタに接続されている。つまり、第１トランジスタＴｒ１は、第２出力ラインＬ２に流れる電流がコレクタからエミッタに流れるように第２出力ラインＬ２に直列接続されている。第１トランジスタＴｒ１のエミッタは第３トランジスタＴｒ３のコレクタと接続されており、その接続点は、端子ＤＥＶと接続されている。第３出力ラインＬ３には、第２トランジスタＴｒ２のコレクタが接続されており、第２トランジスタＴｒ２のエミッタは第４トランジスタＴｒ４のコレクタに接続されている。つまり、第２トランジスタＴｒ２は、第３出力ラインＬ３に流れる電流がコレクタからエミッタに流れるように第３出力ラインＬ３に直列接続されている。第２トランジスタＴｒ２のエミッタと第４トランジスタＴｒ４のコレクタとの接続点は、端子ＳＲと接続されている。端子ＤＥＶと端子ＳＲとの間には、負荷ＲＤおよび負荷ＲＳが直列に接続されている。負荷ＲＤの一端は端子ＤＥＶに接続されており、負荷ＲＤの他端は負荷ＲＳの一端に接続されており、負荷ＲＳの他端は端子ＳＲに接続されている。
【００４３】
第１トランジスタＴｒ１がＰＷＭ１信号によってオン制御され、第２トランジスタＴｒ２がオフ制御されると、トランス９１の２次側コイルから出力され、整流・平滑化された電流は、第１出力ラインＬ１から第２出力ラインＬ２に流れ、第１トランジスタＴｒ１を通じて端子ＤＥＶに流入し、端子ＳＲから流出する。また、第２トランジスタＴｒ２がＰＷＭ２信号によってオン制御され、第１トランジスタＴｒ１がオフ制御されると、トランス９１の２次側コイルから出力され、整流・平滑化された電流は、第１出力ラインＬ１から第３出力ラインＬ３に流れ、第２トランジスタＴｒ２を通じて端子ＳＲに流入し、端子ＤＥＶから流出する。
第２出力ラインＬ２のうち、第１トランジスタＴｒ１のエミッタと第３トランジスタＴｒ３との接続点と端子ＤＥＶとを接続するラインには、直列接続された分圧抵抗Ｒ１，Ｒ２のうち分圧抵抗Ｒ１の一端が接続されており、分圧抵抗Ｒ２の他端はグランドに接続されている。分圧抵抗Ｒ１と分圧抵抗Ｒ２との接続点は、ＣＰＵ８０の入力ポート（図示省略）に接続されている。分圧抵抗Ｒ１，Ｒ２は、端子ＤＥＶの電位を検出するための第１検出回路である。
【００４４】
第２トランジスタＴｒ２のエミッタには、直列接続された分圧抵抗Ｒ３，Ｒ４のうち分圧抵抗Ｒ３の一端が接続されており、分圧抵抗Ｒ４の他端はグランドに接続されている。分圧抵抗Ｒ３と分圧抵抗Ｒ４との接続点は、ＣＰＵ８０の入力ポート（図示省略）に接続されている。分圧抵抗Ｒ３，Ｒ４は、端子ＳＲの電位を検出するための第２検出回路である。第３トランジスタＴｒ３のエミッタは負荷抵抗Ｒ５を通じてグランドに接続されている。第３トランジスタＴｒ３のエミッタと負荷抵抗Ｒ５との接続点と、第２トランジスタＴｒ２のエミッタと分圧抵抗Ｒ３との接続点とは、第４出力ラインＬ４によって接続されている。第４出力ラインＬ４には第４トランジスタＴｒ４が直列に接続されている。第４トランジスタＴｒ４のコレクタは、第２トランジスタＴｒ２のエミッタと分圧抵抗Ｒ３との接続点に接続されており、エミッタは、第３トランジスタＴｒ３のエミッタと負荷抵抗Ｒ５との接続点に接続されている。つまり、第４トランジスタＴｒ４は、第２トランジスタＴｒ２のエミッタから出力された電流がコレクタからエミッタに流れるように、第４出力ラインＬ４に直列接続されている。
【００４５】
図５において破線で示すラインは、第１トランジスタＴｒ１および第４トランジスタＴＲ４がそれぞれＰＷＭ駆動によってオン制御され、第２トランジスタＴｒ２および第３トランジスタＴｒ３がそれぞれオフ制御されているときに、トランス９１の２次側コイルから出力された電流ｉ３の流れを示す。なお、分圧抵抗Ｒ１，Ｒ２と、分圧抵抗Ｒ３，Ｒ４とに流れる電流は図示を省略している。
ＣＰＵ８０は、フィードバック信号ＦＢ−ＤＥＶにより示される電圧値が第１設定値となるように、第１トランジスタＴｒ１を駆動するＰＷＭ１信号のデューティ比を制御するときに、第２トランジスタＴｒ２および第３トランジスタＴｒ３をオフ制御する。また、ＣＰＵ８０は、第１トランジスタＴｒ１を駆動するＰＷＭ１信号のデューティ比を制御するときに、第２トランジスタＴｒ２をオフ制御し、フィードバック信号ＦＢ−ＳＲにより示される電圧値が第２設定値となるように、第４トランジスタＴｒ４を駆動するＰＷＭ４信号のデューティ比を制御する。
電流ｉ３は、ＣＰＵ８０の出力ポート８１から出力されるＰＷＭ１信号によってＰＷＭ駆動されている第１トランジスタＴｒ１を通じて端子ＤＥＶから負荷ＲＤ，ＲＳに流れ、端子ＳＲに流れる。そして、電流ｉ３は、ＣＰＵ８０の出力ポート８５から出力されるＰＷＭ４信号によってＰＷＭ駆動されている第４トランジスタＴｒ４から負荷抵抗Ｒ５を通じてグランドに流れる。第４トランジスタＴｒ４および負荷抵抗Ｒ５と、分圧抵抗Ｒ３，Ｒ４とは、端子ＤＥＶから負荷ＲＤ，ＲＳに流れる電流ｉ３をグランドに流すグランドラインである。このような経路で電流ｉ３が流れるときは、負荷ＲＤの一端側、つまり、端子ＤＥＶの電位の方が、負荷ＲＳの他端側、つまり、端子ＳＲの電位よりも高くなる。これにより、現像ローラ３３ｆの電位を供給ローラ３３ｂの電位よりも高くすることができる。
【００４６】
図６において破線で示すラインは、第２トランジスタＴｒ２および第３トランジスタＴｒ３がそれぞれＰＷＭ駆動によってオン制御され、第１トランジスタＴｒ１および第４トランジスタＴｒ４がそれぞれオフ制御されているときに、トランス９１の２次側コイルから出力された電流ｉ４の流れを示す。
ＣＰＵ８０は、第１トランジスタＴｒ１をオフ制御し、第２トランジスタＴｒ２をＰＷＭ２信号によってオン制御するときは、フィードバック信号ＦＢ−ＤＥＶにより示される電圧値が第１設定値となるように、第３トランジスタＴｒ３を駆動するＰＷＭ３信号のデューティ比を制御する。また、ＣＰＵ８０は、第１トランジスタＴｒ１をオフ制御するときは、フィードバック信号ＦＢ−ＳＲにより示される電圧値が第２設定値となるように、第２トランジスタＴｒ２を駆動するＰＷＭ２信号のデューティ比を制御し、第４トランジスタＴｒ４をオフ制御する。
電流ｉ４は、ＣＰＵ８０の出力ポート８３から出力されるＰＷＭ２信号によってＰＷＭ駆動されている第２トランジスタＴｒ２を通じて端子ＳＲから負荷ＲＳ，ＲＤに流れ、端子ＤＥＶに流れる。そして、電流ｉ４は、ＣＰＵ８０の出力ポート８４から出力されるＰＷＭ３信号によってＰＷＭ駆動されている第３トランジスタＴｒ３から負荷抵抗Ｒ５を介してグランドに流れる。第３トランジスタＴｒ３および負荷抵抗Ｒ５と、分圧抵抗Ｒ１，Ｒ２とは、端子ＳＲから負荷ＲＳ，ＲＤに流れる電流ｉ４をグランドに流すグランドラインである。このような経路で電流ｉ４が流れるときは、負荷ＲＳの他端側、つまり、端子ＳＲの電位の方が、負荷ＲＤの一端側、つまり、端子ＤＥＶの電位よりも高くなる。これにより、供給ローラ３３ｂの電位を現像ローラ３３ｆの電位よりも高くすることができる。
また、第１トランジスタＴｒ１〜第４トランジスタＴｒ４を総てＰＷＭ駆動してオン制御すると、トランス９１の２次側コイルから出力した電流は、第１出力ラインＬ１から第２出力ラインＬ２および第３出力ラインＬ３に分岐して流れるため、端子ＤＥＶおよび端子ＳＲを略同電位にすることができる。これにより、現像ローラ３３ｆおよび供給ローラ３３ｂ各電位を略同一にすることができる。
なお、ＮＰＮ型トランジスタに代えてＮ型ＭＯＳＦＥＴを用いることもできる。また、第１トランジスタＴｒ１〜第４トランジスタＴｒ４をパルス駆動する方式としてＰＦＭ駆動(Pulse Frequency Modulation：パルス周波数変調)を用いることもできる。
【００４７】
［印刷処理］
次に、ＣＰＵ８０が実行する印刷処理の流れについて、それを示す図７のフローチャートを参照しつつ説明する。
ＣＰＵ８０は、印刷すべき印刷データを受信したと判定した場合は（Ｓ１：Ｙｅｓ）、現像ローラ３３ｆの累計回転数Ｎを参照する（Ｓ２）。続いて、ＣＰＵ８０は、累計回転数Ｎが第１閾値Ｎ１未満であるか否かを判定する（Ｓ３）。ここで、ＣＰＵ８０は、累計回転数Ｎが第１閾値Ｎ１未満であると判定した場合は（Ｓ３：Ｙｅｓ）、第２トランジスタＴｒ２および第３トランジスタＴｒ３をそれぞれオフ制御し、かつ、第１トランジスタＴｒ１および第４トランジスタＴｒ４をそれぞれＰＷＭ駆動してオン制御する（Ｓ４）。これにより、トランス９１の２次側コイルから出力される電流が第１出力ラインＬ１および第２出力ラインＬ２を通じて端子ＤＥＶから流入し、負荷ＲＤ，ＲＳに流れ、端子ＳＲから流出するため、現像ローラ３３ｆの電位が供給ローラ３３ｂの電位よりも高くなる。
したがって、現像ローラ３３ｆに過剰に担持されているトナーを供給ローラ３３ｂに戻すことができるため、現像ローラ３３ｆに担持されているトナー量を均一化することができる。
【００４８】
また、ＣＰＵ８０は、Ｓ３において、累計回転数Ｎが第１閾値Ｎ１未満ではないと判定した場合は（Ｓ３：Ｎｏ）、累計回転数Ｎが第２閾値Ｎ２以上であるか否かを判定する（Ｓ５）。ここで、ＣＰＵ８０は、累計回転数Ｎが第２閾値Ｎ２以上ではない、つまり、第１閾値Ｎ１以上かつ第２閾値Ｎ２未満であると判定した場合は（Ｓ５：Ｎｏ）、第１トランジスタＴｒ１〜第４トランジスタＴｒ４を総てＰＷＭ駆動してオン制御する（Ｓ７）。これにより、トランス９１の２次側コイルから出力される電流が第２出力ラインＬ２および第３出力ラインＬ３に流れるため、端子ＤＥＶおよび端子ＳＲが略同電位になる。
したがって、供給ローラ３３ｂに担持されているトナーが、現像ローラ３３ｆに過不足なく移動するため、現像ローラ３３ｆに担持されるトナーを均一にすることができる。
【００４９】
また、ＣＰＵ８０は、Ｓ５において、累計回転数Ｎが第２閾値Ｎ２以上であると判定した場合は（Ｓ５：Ｙｅｓ）、第１トランジスタＴｒ１および第４トランジスタＴＲ４を共にオフ制御し、かつ、第２トランジスタＴｒ２および第３トランジスタＴｒ３をそれぞれＰＷＭ駆動してオン制御する（Ｓ６）。これにより、トランス９１の２次側コイルから出力される電流が第１出力ラインＬ１および第３出力ラインＬ３を通じて端子ＳＲに流入し、負荷ＲＳ，ＲＤに流れ、端子ＤＥＶから流出するため、供給ローラ３３ｂの電位が現像ローラ３３ｆの電位よりも高くなる。
したがって、供給ローラ３３ｂから現像ローラ３３ｆに移動するトナー量が増加するため、トナーの帯電量の減少によるトナー移動量の減少を補うことができる。つまり、現像ローラ３３ｆに担持されるトナー量の減少を抑制してトナー量を均一にすることができる。
【００５０】
［第２実施形態の効果］
（１）上述した第２実施形態の電源装置２００を実施すれば、トランス９１の２次側コイルから現像ローラ３３ｆおよび供給ローラ３３ｂに流れる電流の方向を切替えることができるため、現像ローラ３３ｆの電位を供給ローラ３３ｂの電位よりも高くしたり低くしたりすることができる。つまり、現像ローラ３３ｆおよび供給ローラ３３ｂの各電位の大小関係を必要に応じて逆にすることができる。
したがって、電源装置２００を備えたレーザプリンタ１を実施すれば、現像ローラ３３ｆの累計回転数Ｎに応じて現像ローラ３３ｆおよび供給ローラ３３ｂの各電位の高低を切替えることにより、現像ローラ３３ｆに担持されるトナー量を最適な量に制御することができるため、現像ローラ３３ｆの累計回転数Ｎが変化しても印刷品質が低下しないようにすることができる。
【００５１】
（２）しかも、第１トランジスタＴｒ１〜第４トランジスタＴｒ４をそれぞれ駆動するＰＷＭ信号のデューティ比を制御することにより、現像ローラ３３ｆおよび供給ローラ３３ｂの各電位を調整することができる。
したがって、現像ローラ３３ｆの累計回転数Ｎに応じて現像ローラ３３ｆに担持されるトナー量を精度良く制御することができるため、現像ローラ３３ｆの累計回転数Ｎが変化しても印刷品質が低下しないようにすることができる。
（３）さらに、第１制御ラインＧ１および第２制御ラインＧ２がそれぞれＣＰＵ８０の異なる出力ポートに接続されているため、第１制御ラインＧ１または第２制御ラインＧ２にインバータを接続する回路構成と比較すると、インバータを設ける必要がないので、その分、電源装置の製造コストを低減することができる。
【００５２】
〈第３実施形態〉
次に、本発明の第３実施形態について図を参照しつつ説明する。なお、第１実施形態と同じ構成および作用については説明を省略または簡略化する。
図８は、本実施形態の電源装置の一部を省略して示す回路図である。
【００５３】
本実施形態の電源装置３００は、電圧生成回路３１０と、この電圧生成回路３１０を制御するＣＰＵ８０とを備える。ＣＰＵ８０の出力ポート８１と第１トランジスタＴｒ１とを接続する第１制御ラインＧ１からは、第２制御ラインＧ２が分岐している。第２制御ラインＧ２にはインバータＢ１が直列接続されており、インバータＢ１の出力は第２トランジスタＴｒ２のベースに接続されている。ＣＰＵ８０が出力ポート８１から出力するＯＮ／ＯＦＦ１信号がオン状態（ハイレベル）になると、第１トランジスタＴｒ１がオン制御される。一方、第２制御ラインＧ２に流れたオン状態のＯＮ／ＯＦＦ１信号は、インバータＢ１によって反転され、オフ状態（ローレベル）になるため、第２トランジスタＴｒ２はオフ制御される。
また、ＣＰＵ８０が出力ポート８１から出力するＯＮ／ＯＦＦ１信号がオフ状態（ローレベル）になると、第１トランジスタＴｒ１がオフ制御される。一方、第２制御ラインＧ２に流れたオフ状態のＯＮ／ＯＦＦ１信号は、インバータＢ１によって反転され、オン状態（ハイレベル）になるため、第２トランジスタＴｒ２がオン制御される。
【００５４】
［第３実施形態の効果］
上述した第３実施形態の電源装置３００を実施すれば、ＣＰＵ８０は、第２トランジスタＴｒ２を制御するための処理を実行する必要がないため、その分、ＣＰＵ８０の処理負荷を軽減することができる。
しかも、第２トランジスタＴｒ２を制御するための出力ポートをＣＰＵ８０に設ける必要がないため、出力ポートの数を減らすことができるので、その分、電源装置３００の回路構成を簡易なものにすることができる。
【００５５】
〈第４実施形態〉
次に、本発明の第４実施形態について図を参照しつつ説明する。なお、第１実施形態と同じ構成および作用については説明を省略または簡略化する。
図９は、本実施形態の電源装置の一部を省略して示す回路図である。
【００５６】
本実施形態の電源装置は、負極性に帯電したトナーを使用するレーザプリンタに設けられる。本実施形態の電源装置４００は、電圧生成回路４１０と、この電圧生成回路４１０を制御するＣＰＵ８０とを備える。電圧生成回路４１０に設けられたトランス９１の２次側コイルには、整流ダイオードＤ１のアノードが接続されている。つまり、トランス９１の２次側コイルは負極性の電圧を発生する。第１トランジスタＴｒ１〜第４トランジスタＴｒ４は、それぞれＰＮＰ型のトランジスタである。したがって、端子ＤＥＶおよび端子ＳＲの各電位を負極性にすることができる。
また、第３トランジスタＴｒ３のエミッタには、プルアップ抵抗Ｒ９を介して電源Ｖｃｃが接続されている。また、第４トランジスタＴｒ４のエミッタには、プルアップ抵抗Ｒ１１を介して電源Ｖｃｃが接続されている。さらに、第１検出回路を構成する分圧抵抗Ｒ１，Ｒ２の接続点には、プルアップ抵抗Ｒ８を介して電源Ｖｃｃが接続されている。これにより、フィードバック信号ＦＢ−ＤＥＶを正極性の信号に変換することができる。また、第２検出回路を構成する分圧抵抗Ｒ３，Ｒ４の接続点には、プルアップ抵抗Ｒ１０を介して電源Ｖｃｃが接続されている。これにより、フィードバック信号ＦＢ−ＳＲを正極性の信号に変換することができる。各電源Ｖｃｃは、たとえば、それぞれ３．３Ｖである。このように、ＣＰＵ８０にフィードバックされる各フィードバック信号を正極性の信号に変換することができるため、第１実施形態のＣＰＵ８０と同じＣＰＵを用いることができる。
【００５７】
［第４実施形態の効果］
上述した第４実施形態の電源装置４００を実施すれば、現像ローラ３３ｆおよび供給ローラ３３ｂにそれぞれ負極性の電位を発生することができるため、負極性に帯電したトナーを使用するレーザプリンタにも適用することができる。
【００５８】
〈他の実施形態〉
（１）第２実施形態において、現像ローラ３３ｆの駆動時間（たとえば、累計回転数Ｎ）に応じてＣＰＵ８０の第１および第２設定値の少なくとも一方を変更し、その変更された設定値に応じて第１トランジスタＴｒ１〜第４トランジスタＴｒ４を駆動するＰＷＭ信号のデューティ比を制御することもできる。この構成を実施すれば、現像ローラ３３ｆの駆動時間に応じて現像電圧ＤＥＶおよび供給電圧ＳＲの少なくとも一方を制御することができるため、現像ローラ３３ｆの駆動時間に応じて現像ローラ３３ｆに担持されるトナー量を細かく制御することができる。
（２）現像ローラ３３ｆの累計回転数Ｎに代えて、供給ローラ３３ｂの累計回転数を用いることもできる。また、累計回転数に代えて、現像ローラ３３ｆまたは供給ローラ３３ｂの累計駆動時間を用いることもできる。さらに、トナーの減少を検知できるものであれば、現像ローラ３３ｆや供給ローラ３３ｂなどのローラ以外のものの累計回転数または累計駆動時間でも良い。さらに、累計印刷時間を用いても良い。
【００５９】
（３）レーザプリンタ１が、クリーニングローラ３５（図１）に付着したトナーや紙粉などを除去するための紙粉除去ローラ（図示省略）を備えており、クリーニングローラ３５および紙粉除去ローラが負荷として直列接続されている場合に、その負荷に電源を供給する電源装置として本発明の電源装置を用いることもできる。この構成を実施すれば、クリーニングローラ３５および紙粉除去ローラの各電位を制御することにより、両ローラの付着量を制御することができる。
（４）本発明の電源装置は、レーザプリンタの他、ＬＥＤから出射する光によって露光する方式のプリンタにも適用することができる。
【符号の説明】
【００６０】
１    レーザプリンタ
３０Ｃ〜３０Ｋ  プロセスカートリッジ
３１  感光体ドラム
３３ａ  トナー収容室
３３ｂ  供給ローラ
３３ｆ  現像ローラ
５５  転写ローラ
６１    定着ローラ
８０    ＣＰＵ
８１〜８５  出力ポート
９０    トランス制御回路
９１    トランス
１００  電源装置
１１０  電圧生成回路
Ｌ１    第１出力ライン
Ｌ２    第２出力ライン
Ｌ３    第３出力ライン
Ｇ１    第１制御ライン
Ｇ２    第２制御ライン
ＲＤ，ＲＳ  負荷
Ｐ    シート
【図１】
2019180146.tif 000003
【図２】
2019180146.tif 000004
【図３】
2019180146.tif 000005
【図４】
2019180146.tif 000006
【図５】
2019180146.tif 000007
【図６】
2019180146.tif 000008
【図７】
2019180146.tif 000009
【図８】
2019180146.tif 000010
【図９】
2019180146.tif 000011
【図１０】
2019180146.tif 000012
【図１１】
2019180146.tif 000013