(57)【要約】【課題】ノイズの抑制機能を向上する。【解決手段】内部電圧発生回路は、負電圧発生回路（Ｐ，Ｎ）を備え、負電圧発生回路（Ｐ，Ｎ）は、並列接続され、駆動信号が信号駆動回路（２１）から互いに逆位相にてチャージポンプ回路（２２）へ入力される。負電圧発生回路（Ｐ，Ｎ）の対は、複数対設けられ、かつ互いに隣り合う位置に配置されている。【選択図】図１
2019154092.tif 000002
【特許請求の範囲】
【請求項１】
発振信号を発生する発振回路と、
チャージポンプ回路、および前記発振信号を入力し、前記チャージポンプ回路を駆動する１以上の駆動信号を発生する信号駆動回路をそれぞれ有する第１および第２電圧発生部と、
前記チャージポンプ回路からの出力電圧を調整する出力調整回路とを備え、
半導体集積回路に形成される内部電圧発生回路であって、
前記第１電圧発生部と前記第２電圧発生部とは、並列接続され、前記駆動信号が互いに逆位相にて前記チャージポンプ回路へ入力され、
前記第１電圧発生部と前記第２電圧発生部との対は、複数対設けられ、かつ互いに隣り合う位置に配置されていることを特徴とする内部電圧発生回路。
【請求項２】
互いに隣り合う前記第１電圧発生部と前記第２電圧発生部との任意の組み合わせを同時にオン、オフするように設定されていることを特徴とする請求項１に記載の内部電圧発生回路。
【請求項３】
前記第１電圧発生部および前記第２電圧発生部を含む互いに並列接続された列を複数列有し、
前記第１電圧発生部と前記第２電圧発生部とは、列方向かつ行方向に交互に配置され、
前記同時にオン、オフする組み合わせは、前記行方向に並ぶ前記第１電圧発生部と前記第２電圧発生部とを含んでいることを特徴とする請求項２に記載の内部電圧発生回路。
【請求項４】
前記任意の組み合わせは、前記第１および前記第２電圧発生部の並び方向の少なくとも一方の端部に位置する前記第１または前記第２電圧発生部を除いて設定することを特徴とする請求項２または３に記載の内部電圧発生回路。
【請求項５】
前記発振回路は、位相が互いに異なる発振信号を生成し、
前記信号駆動回路は、前記発振信号を入力し、前記駆動信号を一定の位相間隔で発生することを特徴とする請求項１から４のいずれか１項に記載の内部電圧発生回路。
【請求項６】
正電圧発生回路であることを特徴とする請求項１から５のいずれか１項に記載の内部電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路内部で使用する所定の電圧を発生する内部電圧発生回路に関するものである。
【背景技術】
【０００２】
例えばシリコン基板上に形成される様々な半導体回路では、半導体回路にて使用可能な電源電圧は、適用される半導体プロセスや、半導体回路に要求される仕様により決定される。しかしながら、半導体回路にて使用する電源電圧は、半導体回路の外部電源から適切に供給されるとは限らない。このため、半導体回路は、半導体回路に必要な電源電圧が外部電源から供給されない場合、外部電源の電源電圧から必要な内部電圧を生成する内部電圧発生回路を搭載することになる。
【０００３】
例えば、ＣＭＯＳ型の個体撮像素は、次のような動作を行うことが知られている。すなわち、上記個体撮像素は、外部の光を電子に変換し、電子を蓄積したフォトダイオードで発生する電荷の蓄積および転送をオン、オフするゲートに対し、負の電圧をかけている。これにより、上記個体撮像素は、基板表面付近からの電荷がフォトダイオードに影響する事態を抑制している。
【０００４】
しかしながら、ＣＭＯＳ型の個体撮像素以外の他のデジタル処理半導体に負電圧が必要無い場合、一般に、外部から上記負電圧を供給することはシステム全体の不要部分を増加させることになる。このような場合には、半導体デバイスの内部にて必要な電圧を外部電源の電源電圧から生成する内部電圧発生回路を使用する。従来の内部電圧発生回路として、特許文献１にはチャージポンプ回路を用いた負電圧発生回路が開示されている。
【０００５】
特許文献１に示されている従来の負電圧発生回路は、図１１の（ａ）のような構成となっている。図１１の（ａ）は、従来の負電圧発生回路構成を示すブロック図である。図１１の（ｂ）は、図１１の（ａ）に示した発振信号ＣＬＫ1と発振信号ＣＬＫ2との関係を示す波形図である。なお、以下では、説明の便宜上、図１１の（ａ）に示す回路を内部電圧発生回路とし、信号駆動回路２１およびチャージポンプ回路２２からなる回路を負電圧発生回路として説明する。
【０００６】
図１１の（ａ）に示す内部電圧発生回路１０１は、１つの発振回路１１、２つの負電圧発生回路Ｐ１，Ｎ１、および１つの出力調整回路１２を備える。負電圧発生回路Ｐ１１，Ｎ１１は、それぞれ信号駆動回路２１およびチャージポンプ回路２２を有する。
【０００７】
内部電圧発生回路１０１では、発振回路１１が基準信号である発振信号ＣＬＫ1を発生し、この発振信号ＣＬＫ1を受けて負電圧発生回路Ｐ１１の信号駆動回路２１が動作し、この信号駆動回路２１に駆動されて負電圧発生回路Ｐ１１のチャージポンプ回路２２が動作する。発振回路１１は、発振信号ＣＬＫ1と同時に、発振信号ＣＬＫ1とは逆位相の基準信号である発振信号ＣＬＫ2を発生する。この発振信号ＣＬＫ2を受けて負電圧発生回路Ｎ１１の信号駆動回路２１が動作し、この信号駆動回路２１に駆動されて負電圧発生回路Ｎ１１のチャージポンプ回路２２が動作する。２つのチャージポンプ回路２２からの出力は出力調整回路１２へ入力される。出力調整回路１２は、２つのチャージポンプ回路２２からの出力に基づいて出力電圧を調整し、他の回路へ電流を供給する。
【０００８】
一般に、チャージポンプ回路２２では、図１１の（ｂ）に示す発振信号のハイ期間およびロウ期間によって、キャパシタの電荷の充電と放電を周期的に繰り返すことにより、周期的なノイズが発生する。そこで、内部電圧発生回路１０１では、上記のように、負電圧発生回路Ｐ１１の信号駆動回路２１およびチャージポンプ回路２２と、負電圧発生回路Ｎ１１の信号駆動回路２１およびチャージポンプ回路２２とを逆位相の発振信号にて動かすことにより、周期的なノイズの発生を抑制している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−１６３７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ここで、近年、大型化するＣＭＯＳ型の個体撮像素子では、画面を構成する画素数の増加により多くの電流を必要とする。一方、内部電圧発生回路１０１では、このような電流量の増加の要求に対して、動作モードに応じて発生するノイズを抑え、消費電流を抑えて必要なだけの電流を供給することが必要である。
【００１１】
内部電圧発生回路１０１において、半導体集積回路に形成されるチャージポンプ回路２２を用いて電流供給能力を増加させる場合、図１２の（ａ）に示す内部電圧発生回路１０２のように、負電圧発生回路Ｐ，Ｎを複数個並列に接続することにより実現することになる。
【００１２】
図１２の（ａ）は、図１１に示した内部電圧発生回路１０１において、電流を増加させ、かつ消費電流の切り替え動作を可能にした構成を示すブロック図である。図１２の（ｂ）は、図１２の（ａ）に示した負電圧発生回路Ｐ１〜Ｐ４，Ｎ１〜Ｎ４の並び順序を示す説明図である。
【００１３】
しかしながら、図１２の（ａ）に示した内部電圧発生回路１０２では、以下のような問題が生じる。
【００１４】
周期的ノイズを打ち消すために組み合わせた、対をなす負電圧発生回路Ｐ１とＮ１，Ｐ２とＮ２，Ｐ３とＮ３，Ｐ４とＮ４の距離は、並列接続する負電圧発生回路Ｐ，Ｎを増やす程、Ｌ１、Ｌ２、Ｌ３、Ｌ４（Ｌ１＜Ｌ２＜Ｌ３＜Ｌ４）のように離れていくことになる。
【００１５】
一方、半導体集積回路ではチャージポンプ回路２２、あるいはその他の回路が相互に影響し、回路基板あるいは配線を介して、電源電圧やグラウンド電圧の変動、あるいはチャージポンプ回路２２へ供給する駆動信号の時間的な揺らぎなどが生じる。これにより、半導体集積回路では、チャージポンプ回路２２の周囲から時間的にランダムなノイズや、チャージポンプ回路２２の配置位置に依存したチャージポンプ回路２２同士の間での固定的な電源電圧差が発生する。例えば、互いに最も離れた負電圧発生回路Ｐ４，Ｎ４間にてΔＶの電源電圧差が生じた場合、この電圧差を受けて、負電圧発生回路Ｐ４，Ｎ４にて生成する電圧が変動する。
【００１６】
こうしたノイズや電源電圧差に対して、従来の技術で構成される内部電圧発生回路１０２では、上記のように、ノイズを打ち消すために組み合わせた対となる負電圧発生回路Ｐ，Ｎ間の配置距離が増加する。このため、内部電圧発生回路１０２では、負電圧発生回路Ｐ，Ｎを対としたことによるノイズの抑制機能が低下することになる。
【００１７】
本発明の一態様は、ノイズを抑制する負電圧発生回路対を備える構成において、ノイズの抑制機能を向上することができる内部電圧発生回路の提供を目的としている。
【課題を解決するための手段】
【００１８】
上記の課題を解決するために、本発明の一態様に係る内部電圧発生回路は、発振信号を発生する発振回路と、チャージポンプ回路、および前記発振信号を入力し、前記チャージポンプ回路を駆動する１以上の駆動信号を発生する信号駆動回路をそれぞれ有する第１および第２電圧発生部と、前記チャージポンプ回路からの出力電圧を調整する出力調整回路とを備え、半導体集積回路に形成される内部電圧発生回路であって、前記第１電圧発生部と前記第２電圧発生部とは、並列接続され、前記駆動信号が互いに逆位相にて前記チャージポンプ回路へ入力され、前記第１電圧発生部と前記第２電圧発生部との対は、複数対設けられ、かつ互いに隣り合う位置に配置されている。
【発明の効果】
【００１９】
本発明の一態様によれば、半導体集積回路の電源電圧やグラウンド電圧の変動、あるいはチャージポンプ回路へ供給する駆動信号の時間的な揺らぎ等が生じた場合に、それら電圧変動や揺らぎによって生じるノイズに対し、抑制機能を高めることができる。
【図面の簡単な説明】
【００２０】
【図１】図１の（ａ）は、本発明の実施形態の内部電圧発生回路の構成を示すブロック図、図１の（ｂ）は、図１の（ａ）に示した負電圧発生回路の配置順序を示す説明図である。
【図２】図２の（ａ）は、図１の（ａ）に示した負電圧発生回路のチャージポンプ回路の一例であって、図２の（ｂ）に示す入力信号の時刻Ｔ０でのチャージポンプ回路の状態を示す回路図、図２の（ｂ）は、図２の（ａ）に示したチャージポンプ回路の入力０および入力１への入力信号を示す波形図である。
【図３】図３の（ａ）は、上記チャージポンプ回路の、図３の（ｂ）に示す入力信号の時刻Ｔ１での状態を示す回路図、図３の（ｂ）は、図３の（ａ）に示したチャージポンプ回路の入力０および入力１への入力信号を示す波形図である。
【図４】図４の（ａ）は、図１の（ａ）に示した内部電圧発生回路の負電圧発生回路のうちの動作する負電圧発生回路を切り替えた状態を示す内部電圧発生回路のブロック図、図４の（ｂ）は、図４の（ａ）に示した負電圧発生回路の配置順序、および動作する負電圧発生回路を切り替えた状態を示す説明図である。
【図５】図５の（ａ）は、図１の（ａ）に示した内部電圧発生回路の負電圧発生回路のうちの動作する負電圧発生回路を切り替えた他の状態を示す内部電圧発生回路のブロック図、図５の（ｂ）は、図５の（ａ）に示した負電圧発生回路の配置順序、および動作する負電圧発生回路を切り替えた他の状態を示す説明図である。
【図６】図６の（ａ）は、本発明の他の実施形態の内部電圧発生回路の構成を示すブロック図、図６の（ｂ）は、図６の（ａ）に示した負電圧発生回路の配置順序を示す説明図である。
【図７】図７の（ａ）は、図６の（ａ）に示した内部電圧発生回路の負電圧発生回路のうちの動作する負電圧発生回路を切り替えた状態を示す内部電圧発生回路のブロック図、図７の（ｂ）は、図７の（ａ）に示した負電圧発生回路の配置順序、および動作する負電圧発生回路を切り替えた状態を示す説明図である。
【図８】図８の（ａ）は、図６の（ａ）に示した内部電圧発生回路の負電圧発生回路のうちの動作する負電圧発生回路を切り替えた他の状態を示す内部電圧発生回路のブロック図、図８の（ｂ）は、図８の（ａ）に示した負電圧発生回路の配置順序、および動作する負電圧発生回路を切り替えた他の状態を示す説明図である。
【図９】本発明のさらに他の実施形態の内部電圧発生回路の構成を示すブロック図である。
【図１０】図１０の（ａ）は、図９に示した負電圧発生回路に、発振回路から互いに位相が異なる発振信号が順次入力される状態を示す説明図、図１０の（ｂ）は図１０の（ａ）に示した発振信号の波形図である。
【図１１】図１１の（ａ）は、従来の負電圧発生回路の構成を示すブロック図、図１１の（ｂ）は、図１１の（ａ）に示した両発振信号同士の関係を示す波形図である。
【図１２】図１２の（ａ）は、図１１に示した内部電圧発生回路において、電流を増加させ、かつ消費電流の切り替え動作を可能にした構成を示すブロック図、図１２の（ｂ）は、図１２の（ａ）に示した負電圧発生回路の並び順序を示す説明図である。
【発明を実施するための形態】
【００２１】
〔実施形態１〕
本発明の実施形態を図面に基づいて以下に説明する。
【００２２】
（内部電圧発生回路の構成）
図１の（ａ）は、本実施形態の内部電圧発生回路の構成を示すブロック図、図１の（ｂ）は、図１の（ａ）に示した負電圧発生回路Ｐ，Ｎの配置順序を示す説明図である。
【００２３】
本実施形態の内部電圧発生回路は、回路内部で使用する所定の負電圧を発生する負電圧発生回路であり、半導体基板上に形成されている。図１の（ａ）に示すように、内部電圧発生回路１は、１つの発振回路１１、４つの負電圧発生回路Ｐ（Ｐ１〜Ｐ４、第１電圧発生部）、４つの負電圧発生回路Ｎ（Ｎ１〜Ｎ４、第２電圧発生部）および１つの出力調整回路１２を備えている。なお、負電圧発生回路Ｐ，Ｎの数は４対に限定されず、複数対であればよい。この点は、以下の他の実施形態においても同様である。
【００２４】
発振回路１１は、基準となる１つの発振信号ＣＬＫを発生し、発生した発振信号ＣＬＫを負電圧発生回路Ｐ，Ｎの全ての信号駆動回路２１へ出力する。
【００２５】
負電圧発生回路Ｐと負電圧発生回路Ｎとは、発振回路１１と出力調整回路１２との間に互いに並列に、かつ交互に設けられている。したがって、負電圧発生回路Ｐ，Ｎの並び順序は、図１の（ｂ）に示すように、負電圧発生回路Ｐ１，Ｎ１，Ｐ２，Ｎ２，Ｐ３，Ｎ３，Ｐ４，Ｎ４となっている。
【００２６】
負電圧発生回路Ｐは、信号駆動回路２１とチャージポンプ回路２２とを備える。信号駆動回路２１は、上記発振信号ＣＬＫを入力し、駆動信号Ａおよび駆動信号Ａとは逆位相の駆動信号Ｂを生成する。駆動信号Ａは、チャージポンプ回路２２の一方の入力端子である入力０へ入力され、駆動信号Ｂは、チャージポンプ回路２２の他方の入力端子である入力１へ入力される。チャージポンプ回路２２は、信号駆動回路２１から駆動信号Ａ，Ｂが入力されることにより、所定の負電圧を発生する。
【００２７】
負電圧発生回路Ｎは、負電圧発生回路Ｐと同様、信号駆動回路２１とチャージポンプ回路２２とを備え、信号駆動回路２１は、駆動信号Ａおよび駆動信号Ｂを生成する。ただし、負電圧発生回路Ｎでは、負電圧発生回路Ｐとは逆に、駆動信号Ａは、チャージポンプ回路２２の入力１へ入力され、駆動信号Ｂは、チャージポンプ回路２２の入力０へ入力される。
【００２８】
負電圧発生回路Ｐ１〜Ｐ４は、各信号駆動回路２１へそれぞれ制御信号SEL_P[1]〜SEL_P[4]を入力して、信号駆動回路２１の動作および停止を切り替えることにより、負電圧発生回路Ｐ１〜Ｐ４自体の動作および停止を切り替え可能である。同様に、負電圧発生回路Ｎ１〜Ｎ４は、各信号駆動回路２１へそれぞれ制御信号SEL_N[1]〜SEL_N[4]を入力して、信号駆動回路２１の動作および停止を切り替えることにより、負電圧発生回路Ｎ１〜Ｎ４自体の動作および停止を切り替え可能である。
【００２９】
出力調整回路１２は、負電圧発生回路Ｐ，Ｎの出力を入力し、それら出力の電圧を所定の電圧に調整することにより、他の回路に供給する電圧を生成する。
【００３０】
（内部電圧発生回路の動作および利点）
上記の構成において、内部電圧発生回路１の動作を以下に説明する。図２の（ａ）は、図１の（ａ）に示した負電圧発生回路Ｐのチャージポンプ回路２２の一例であって、図２の（ｂ）に示す入力信号の時刻Ｔ０でのチャージポンプ回路２２の状態を示す回路図、図２の（ｂ）は、図２の（ａ）に示したチャージポンプ回路２２の入力０および入力１への入力信号を示す波形図である。図３の（ａ）は、上記チャージポンプ回路２２の、図３の（ｂ）に示す入力信号の時刻Ｔ１での状態を示す回路図、図３の（ｂ）は、図３の（ａ）に示したチャージポンプ回路２２の入力０および入力１への入力信号を示す波形図である。
【００３１】
図２の（ｂ）に示すように、信号駆動回路２１からチャージポンプ回路２２への入力信号（駆動信号）は、周期的に０ＶとＶａとに変動している。この場合、図２の（ｂ）に示す時刻Ｔ０では、チャージポンプ回路２２は、入力０が０Ｖ、入力１がＶａであり、各ノードの状態は図３の（ａ）のようになる。なお、図２の（ａ）および図３の（ａ）において、ＩＮＶ０およびＩＮＶ１はインバータ、Ｃ１、Ｃ０およびＣＯＵＴはキャパシタ、ＴＲ１、ＴＲ２およびＴＲ３はＰＭＯＳトランジスタを示す。
【００３２】
図２の（ａ）において、入力０、入力１への入力信号は、それぞれインバータＩＮＶ０、ＩＮＶ１にて反転される。図２の（ａ）の状態では、トランジスタＴＲ１およびＴＲ３はオフ状態であり、トランジスタＴＲ２はオン状態である。この状態では、トランジスタＴＲ１がオフであるため、チャージポンプ回路２２からの出力ＶＯＵＴでは、キャパシタＣＯＵＴに蓄積された信号（電荷）が外部の負荷に向って放電していく。
【００３３】
図３の（ａ）は、チャージポンプ回路２２において、図２の（ａ）の状態から入力０、入力１の入力信号（駆動信号）が変化し、図３の（ｂ）に示すように、入力０がＶａ、入力１が０Ｖになった時刻Ｔ１の状態を示している。このとき、トランジスタＴＲ１、ＴＲ３はオン状態、トランジスタＴＲ２はオフ状態である。時刻Ｔ０から時刻Ｔ１へ遷移するときに、インバータＩＮＶ０の出力はＶａから０Ｖへ変化し、このときにキャパシタＣ０を介した出力は、０Ｖから−Ｖａに変化する。このとき、トランジスタＴＲ１はオン状態であるから、出力ＶＯＵＴには負の電圧が現れ、この電圧はキャパシタＣＯＵＴに蓄積される。
【００３４】
負電圧発生回路Ｐでは、上記のようして、チャージポンプ回路２２の状態が図２の（ａ）の状態と図３の（ａ）の状態とに順次切り替わり、その切り替わりを繰り返すことにより負電圧を生成する。したがって、負電圧発生回路Ｐでは、チャージポンプ回路２２でのキャパシタの充放電による動作および回路全体のクロック動作により、出力電圧に周期的な変動ノイズが発生する。この点は、負電圧発生回路Ｎにおいても同様である。
【００３５】
一方、電圧発生回路Ｎでは、負電圧発生回路Ｐとは逆に、駆動信号Ａは、チャージポンプ回路２２の入力１へ入力され、駆動信号Ｂは、チャージポンプ回路２２の入力０へ入力される。これにより、負電圧発生回路Ｎが生成する負電圧は、負電圧発生回路Ｐとは逆位相となる。
【００３６】
ここで、半導体集積回路の電源電圧やグラウンド電圧の変動、およびチャージポンプ回路２２へ供給する駆動信号の時間的な揺らぎは、半導体基板や、配線メタル層を通して一定の分布を有し、また時間的に変動しながら伝わる。したがって、内部電圧発生回路１では、負電圧発生回路Ｐと負電圧発生回路Ｎとの距離が近いほど、任意の時刻において任意の位置にて見た場合、負電圧発生回路Ｐと負電圧発生回路Ｎがそれら変動や揺らぎから受ける影響が同じになり、結果的に、発生する電圧変動も互いに逆位相で等しくなる。
【００３７】
本実施形態の内部電圧発生回路１では、図１の（ａ）（ｂ）に示すように、対をなす負電圧発生回路Ｐ，Ｎは、負電圧発生回路Ｐ，Ｎの並び方向において、隣り合う位置に配置されている。これにより、内部電圧発生回路１では、ノイズの抑制機能を高めることができる。
【００３８】
例えば、電源電圧が図１の（ｂ）に示す負電圧発生回路Ｐ，Ｎの並び方向の上から下に変動するような場合であっても、電源電圧の変動は、隣り合う負電圧発生回路Ｐ，Ｎ間での電源電圧差は常に小さく、ノイズの発生を良好に抑制することができる。
【００３９】
（動作する負電圧発生回路を切り替えた構成）
図４の（ａ）は、内部電圧発生回路１の負電圧発生回路Ｐ，Ｎのうちの動作する負電圧発生回路Ｐ，Ｎを切り替えた状態を示す内部電圧発生回路１のブロック図、図４の（ｂ）は、図４の（ａ）に示した負電圧発生回路Ｐ，Ｎの配置順序、および動作する負電圧発生回路Ｐ，Ｎを切り替えた状態を示す説明図である。
【００４０】
図１の（ａ）（ｂ）に示した内部電圧発生回路１が発生する負電圧の電流の消費が少なくてもよい場合、例えば電流の消費が内部電圧発生回路１にて発生する負電圧の電流全体の３／４以下でよい場合には、図４の（ａ）（ｂ）に示すように、３対の負電圧発生回路Ｐ（Ｐ１〜Ｐ３），Ｎ（Ｎ１〜Ｎ３）のみを動作させる。この場合には、内部電圧発生回路１から供給する電流が減ることにより、内部電圧発生回路１の全体にて発生するノイズをさらに低減することができる。
【００４１】
また、図４の（ａ）（ｂ）のような内部電圧発生回路１の動作状態では、動作する負電圧発生回路Ｐ１〜Ｐ３，Ｎ１〜Ｎ３の並びの端の負電圧発生回路Ｎ３と他の回路との間に動作しない負電圧発生回路Ｐ４，Ｎ４が存在する。したがって、図４の（ａ）（ｂ）の動作状態の場合には、動作する負電圧発生回路Ｐ１〜Ｐ３，Ｎ１〜Ｎ３と、動作しない負電圧発生回路Ｎ４に隣り合う他の回路との距離が大きくなる。これにより、負電圧発生回路Ｐ，Ｎへの他回路からの影響、および負電圧発生回路Ｐ，Ｎから他回路への影響を抑制することができる。
【００４２】
（動作する負電圧発生回路を切り替えた他の構成）
図５の（ａ）は、内部電圧発生回路１の負電圧発生回路Ｐ，Ｎのうちの動作する負電圧発生回路Ｐ，Ｎを切り替えた他の状態を示す内部電圧発生回路１のブロック図、図５の（ｂ）は、図５の（ａ）に示した負電圧発生回路Ｐ，Ｎの配置順序、および動作する負電圧発生回路Ｐ，Ｎを切り替えた他の状態を示す説明図である。
【００４３】
内部電圧発生回路１の負電圧発生回路Ｐ１〜Ｐ４は、全て同じ電圧を発生する回路であり、同様に、負電圧発生回路Ｎ１〜Ｎ４は、全て同じ電圧を発生する回路である。したがって、３対の負電圧発生回路Ｐ，Ｎのみを動作させる場合には、図５の（ａ）（ｂ）に示すように、負電圧発生回路Ｐ２〜Ｐ４，Ｎ１〜Ｎ３のみを動作させてもよい。
【００４４】
この場合には、動作する負電圧発生回路Ｐ２〜Ｐ４，Ｎ１〜Ｎ３の並びの、一方の端の負電圧発生回路Ｐ２と他の回路との間には動作しない負電圧発生回路Ｐ１が存在し、他方の端の負電圧発生回路Ｐ４と他の回路との間に動作しない負電圧発生回路Ｎ４が存在する。したがって、図５の（ａ）（ｂ）の場合には、動作する負電圧発生回路Ｐ２〜Ｐ４，Ｎ１〜Ｎ３と他の回路との距離が大きくなる。これにより、負電圧発生回路Ｐ，Ｎへの他回路からのノイズ等の影響、および負電圧発生回路Ｐ，Ｎから他回路へのノイズ等の影響を抑制することができる。
【００４５】
〔実施形態２〕
本発明の他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【００４６】
（内部電圧発生回路の構成）
図６の（ａ）は、本実施形態の内部電圧発生回路の構成を示すブロック図、図６の（ｂ）は、図６の（ａ）に示した負電圧発生回路Ｐ，Ｎの配置順序を示す説明図である。
【００４７】
本実施形態の内部電圧発生回路２は、前述した内部電圧発生回路１と同様、図６の（ａ）に示すように、１つの発振回路１１、４つの負電圧発生回路Ｐ（Ｐ１〜Ｐ４）、４つの負電圧発生回路Ｎ（Ｎ１〜Ｎ４）および１つの出力調整回路１２を備えている。負電圧発生回路Ｐ１〜Ｐ４および負電圧発生回路Ｎ１〜Ｎ４は、第１例（図中の縦方向の並び）と第２列とに振り分けて配置されている。
【００４８】
具体的には、第１列には、負電圧発生回路Ｐ１，Ｎ２，Ｐ３，Ｎ４がこの順序に配置され、第２列には、負電圧発生回路Ｎ１，Ｐ２，Ｎ３，Ｐ４がこの順序に配置されている。また、第１行（図中の横方向の並び）には負電圧発生回路Ｐ１，Ｎ１が並び、第２行にはＮ２，Ｐ２が並び、第３行にはＰ３，Ｎ３が並び、第４行にはＮ４，Ｐ４が並んでいる。したがって、負電圧発生回路Ｐと負電圧発生回路Ｎとは、列方向および行方向において交互に並んでいる。
【００４９】
（内部電圧発生回路の動作および利点）
内部電圧発生回路２における負電圧の発生動作は、前記内部電圧発生回路１において説明した動作と同様であるので、説明を省略する。
【００５０】
先の実施形態１にて説明したように、負電圧発生回路Ｐ，Ｎが受ける、外部電源の電源電圧の変動などによるノイズは、基板や配線を介して伝わる。したがって、負電圧発生回路Ｐと負電圧発生回路Ｎとが近い距離にて隣り合うように配置されている程、負電圧発生回路Ｐ，Ｎ間での電源電圧の変動幅が小さくなり、内部電圧発生回路２が生成する電圧のノイズが抑制される。
【００５１】
具体的には、図６の（ｂ）に示す内部電圧発生回路２において、列方向（図６の（ｂ）の例えば上方から下方）へ電源電圧が変動した場合、負電圧発生回路Ｐ１，Ｎ１の対、負電圧発生回路Ｎ２，Ｐ２の対、……、負電圧発生回路Ｎ４，Ｐ４の対は、それぞれ同じ程度の電源変動の影響を受ける。これにより、内部電圧発生回路２では、上記電源電圧の変動に起因したノイズに対する抑制機能を高めることができる。
【００５２】
また、内部電圧発生回路２において、行方向（図６の（ｂ）の例えば左から右方向）へ電源電圧が変動した場合、負電圧発生回路Ｐ１，Ｎ２の対、負電圧発生回路Ｎ１，Ｐ２の対、負電圧発生回路Ｐ３，Ｎ４の対、負電圧発生回路Ｎ３，Ｐ４の対は、それぞれ同じ程度の電源変動の影響を受ける。これにより、内部電圧発生回路２では、同様に、上記電源電圧の変動に起因したノイズに対する抑制機能を高めることができる。
【００５３】
（動作する負電圧発生回路を切り替えた構成）
図７の（ａ）は、内部電圧発生回路２の負電圧発生回路Ｐ，Ｎのうちの動作する負電圧発生回路Ｐ，Ｎを切り替えた状態を示す内部電圧発生回路２のブロック図、図７の（ｂ）は、図７の（ａ）に示した負電圧発生回路Ｐ，Ｎの配置順序、および動作する負電圧発生回路Ｐ，Ｎを切り替えた状態を示す説明図である。
【００５４】
図６の（ａ）（ｂ）に示した内部電圧発生回路２が発生する負電圧の電流の消費が少なくてもよい場合、例えば電流の消費が内部電圧発生回路２が発生する負電圧の電流全体の３／４以下でよい場合には、図４の（ａ）（ｂ）の場合と同様、図７の（ａ）（ｂ）に示すように、３対の負電圧発生回路Ｐ（Ｐ１〜Ｐ３），Ｎ（Ｎ１〜Ｎ３）のみを動作させて内部電圧発生回路２から供給する電流を減らすことにより、内部電圧発生回路２の全体にて発生するノイズをさらに低減することができる。
【００５５】
また、図７の（ａ）（ｂ）のような内部電圧発生回路２の動作状態では、動作する負電圧発生回路Ｐ１〜Ｐ３，Ｎ１〜Ｎ３の並びの端の負電圧発生回路Ｐ３，Ｎ３と他の回路との間には動作しない負電圧発生回路Ｎ４，Ｐ４が存在する。したがって、図７の（ａ）（ｂ）の動作状態の場合には、動作する負電圧発生回路Ｐ１〜Ｐ３，Ｎ１〜Ｎ３と、動作しない負電圧発生回路Ｎ４，Ｐ４に隣り合う他の回路との距離が大きくなる。これにより、負電圧発生回路Ｐ，Ｎへの他回路からの影響、および負電圧発生回路Ｐ，Ｎから他回路への影響を抑制することができる。
【００５６】
（動作する負電圧発生回路を切り替えた他の構成）
図８の（ａ）は、内部電圧発生回路２の負電圧発生回路Ｐ，Ｎのうちの動作する負電圧発生回路Ｐ，Ｎを切り替えた他の状態を示す内部電圧発生回路２のブロック図、図８の（ｂ）は、図８の（ａ）に示した負電圧発生回路Ｐ，Ｎの配置順序、および動作する負電圧発生回路Ｐ，Ｎを切り替えた他の状態を示す説明図である。
【００５７】
図８の（ａ）（ｂ）に示す内部電圧発生回路２の動作状態では、３対の負電圧発生回路Ｐ（Ｐ２〜Ｐ４），Ｎ（Ｎ２〜Ｎ４）のみを動作させている。これにより、図８の（ａ）（ｂ）に示す内部電圧発生回路２の動作状態では、図７の（ａ）（ｂ）に示した内部電圧発生回路２の動作状態の場合と同様、内部電圧発生回路２から供給する電流を減らすことにより、内部電圧発生回路２の全体にて発生するノイズをさらに低減することができる。
【００５８】
また、図８の（ａ）（ｂ）の動作状では、図７の（ａ）（ｂ）の動作状態の場合と同様、動作する負電圧発生回路Ｐ２〜Ｐ４，Ｎ２〜Ｎ４と、動作しない負電圧発生回路Ｐ１，Ｎ１に隣り合う他の回路との距離が大きくなる。これにより、負電圧発生回路Ｐ，Ｎへの他回路からの影響、および負電圧発生回路Ｐ，Ｎから他回路への影響を抑制することができる。
【００５９】
〔実施形態３〕
本発明のさらに他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【００６０】
（内部電圧発生回路の構成）
図９は、本実施形態の内部電圧発生回路の構成を示すブロック図である。図１０の（ａ）は、一例として図９に示した負電圧発生回路Ｐ１に、発振回路１１から互いに位相が異なる発振信号ＣＬＫ０〜ＣＬＫ６が入力される状態を示す説明図、図１０の（ｂ）は図１０の（ａ）に示した発振信号ＣＬＫ０〜ＣＬＫ６の波形図である。
【００６１】
本実施形態の内部電圧発生回路３は、図９に示すように、図６の（ａ）（ｂ）に示した内部電圧発生回路２と同様、１つの発振回路１１、４つの負電圧発生回路Ｐ（Ｐ１〜Ｐ４）、４つの負電圧発生回路Ｎ（Ｎ１〜Ｎ４）および１つの出力調整回路１２を備えている。負電圧発生回路Ｐ１〜Ｐ４，Ｎ１〜Ｎ４の配置状態は、図６の（ａ）に示した負電圧発生回路Ｐ１〜Ｐ４，Ｎ１〜Ｎ４の配置状態と同様である。
【００６２】
内部電圧発生回路３では、発振回路１１は、図１０の（ｂ）に示すように、一定時間ごとに、互いに位相が異なる７つの発振信号ＣＬＫ０〜ＣＬＫ６を生成し、それら発振信号ＣＬＫ０〜ＣＬＫ６を負電圧発生回路Ｐ１〜Ｐ４，Ｎ１〜Ｎ４へ出力する。
【００６３】
（内部電圧発生回路の動作および利点）
上記の構成において、内部電圧発生回路３では、発振回路１１は、負電圧発生回路Ｐ，Ｎの信号駆動回路２１へ、一定の位相間隔を有する７つの信号ＣＬＫ０〜ＣＬＫ６を出力する。信号駆動回路２１は、入力される信号ＣＬＫ０〜ＣＬＫ６を受けて動作し、チャージポンプ回路２２を駆動する駆動信号Ａ，Ｂを発生する。これら駆動信号Ａ，Ｂは、発振信号ＣＬＫ０〜ＣＬＫ６と同様、一定の位相間隔を有する。これにより、チャージポンプ回路２２は、一定の位相間隔を持って動作するので、周期的に発生するノイズを均質化でき、ノイズを抑制することができる。
【００６４】
また、負電圧発生回路Ｎは、負電圧発生回路Ｐと位相が反転した状態にて動作するので、これら負電圧発生回路Ｐ，Ｎが同時に動作することにより、内部電圧発生回路３は、ノイズの抑制機能を高めることができる。
【００６５】
〔実施形態４〕
本発明のさらに他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【００６６】
本実施形態の内部電圧発生回路は、以上の実施形態の内部電圧発生回路において、チャージポンプ回路２２が正の電圧を発生する構成であってもよい。この場合、チャージポンプ回路２２は、供給されている電源電圧より高い低ノイズの電圧を発生させることができる。このような内部電圧発生回路は、例えばアナログ回路に対して、動作マージンを確保するなどの目的で使用可能である。
【００６７】
〔まとめ〕
本発明の態様１に係る内部電圧発生回路は、発振信号を発生する発振回路１１と、チャージポンプ回路２２、および前記発振信号を入力し、前記チャージポンプ回路２２を駆動する１以上の駆動信号を発生する信号駆動回路２１をそれぞれ有する第１および第２電圧発生部（負電圧発生回路Ｐ，Ｎ）と、前記チャージポンプ回路２２からの出力電圧を調整する出力調整回路１２とを備え、半導体集積回路に形成される内部電圧発生回路であって、前記第１電圧発生部と前記第２電圧発生部とは、並列接続され、前記駆動信号が互いに逆位相にて前記チャージポンプ回路２２へ入力され、前記第１電圧発生部と前記第２電圧発生部との対は、複数対設けられ、かつ互いに隣り合う位置に配置されている。
【００６８】
上記の構成によれば、第１電圧発生部と第２電圧発生部との対は、複数対設けられ、かつ互いに隣り合う位置に配置されている。したがって、半導体集積回路の電源電圧やグラウンド電圧の変動、あるいはチャージポンプ回路２２へ供給する駆動信号の時間的な揺らぎ等が生じた場合に、第１電圧発生部と第２電圧発生部とは、それら変動や揺らぎによって受ける電圧変動が互いに逆位相でほぼ等しくなる。これにより、上記電圧変動によって生じるノイズを互いに打ち消し合い、ノイズに対する抑制機能を高めることができる。
【００６９】
本発明の態様２に係る内部電圧発生回路は、上記態様１において、互いに隣り合う前記第１電圧発生部（負電圧発生回路Ｐ）と前記第２電圧発生部（負電圧発生回路Ｎ）との任意の組み合わせを同時にオン、オフするように設定されている構成としてもよい。
【００７０】
上記の構成によれば、例えば内部電圧発生回路から出力する電流が少なくてもよい場合に、出力する電流を容易に調整（増減）することができる。
【００７１】
本発明の態様３に係る内部電圧発生回路は、上記態様２において、前記第１電圧発生部（負電圧発生回路Ｐ）および前記第２電圧発生部（負電圧発生回路Ｎ）を含む互いに並列接続された列を複数列有し、前記第１電圧発生部と前記第２電圧発生部とは、列方向かつ行方向に交互に配置され、前記同時にオン、オフする組み合わせは、前記行方向に並ぶ前記第１電圧発生部と前記第２電圧発生部とを含んでいる構成としてもよい。
【００７２】
上記の構成によれば、同時にオン、オフする組み合わせは、行方向に並ぶ第１電圧発生部と第２電圧発生部とを含んでいる。したがって、列方向から見て同じ位置に存在する第１電圧発生部と第２電圧発生部とが同時にオン、オフされる。これら第１電圧発生部と第２電圧発生部とは、半導体集積回路の電源電圧やグラウンド電圧の変動、あるいはチャージポンプ回路２２へ供給する駆動信号の時間的な揺らぎ等が生じた場合に、それら変動や揺らぎによって受ける電圧変動の影響を同程度に受ける。これにより、上記電圧変動によって生じるノイズを互いに打ち消し合い、ノイズに対する抑制機能をさらに高めることができる。
【００７３】
本発明の態様４に係る内部電圧発生回路は、上記態様２または３において、前記任意の組み合わせは、前記第１および前記第２電圧発生部（負電圧発生回路Ｐ，Ｎ）の並び方向の少なくとも一方の端部に位置する前記第１または前記第２電圧発生部を除いて設定する構成としてもよい。
【００７４】
上記の構成によれば、第１および第２電圧発生部（負電圧発生回路Ｐ，Ｎ）の並び方向の少なくとも一方の端部に位置する第１または第２電圧発生部を除いて、同時にオン、オフする任意の組み合わせが設定される。これにより、同時に動作する第１および第２電圧発生部の組み合わせの少なくとも一方の端部に位置する第１または第２電圧発生部と他の回路との間には、動作しない第１または第２電圧発生部が存在することになる。これにより、動作する第１および第２電圧発生部への他回路からのノイズ等の影響、および動作する第１および第２電圧発生部から他回路へのノイズ等の影響を抑制することができる。
【００７５】
本発明の態様５に係る内部電圧発生回路は、上記態様１から４のいずれか１態様において、前記発振回路１１は、位相が互いに異なる発振信号を一定時間間隔にて生成し、前記信号駆動回路２１は、前記発振信号を入力し、前記駆動信号を発生する構成としてもよい。
【００７６】
上記の構成によれば、発振回路１１は、位相が互いに異なる発振信号を生成し、信号駆動回路２１は、前記発振信号を入力して駆動信号を発生し、チャージポンプ回路２２を駆動する。これにより、チャージポンプ回路２２は、一定の位相間隔にて動作し、周期的に発生するノイズを均質化でき、ノイズを抑制することができる。
【００７７】
本発明の態様６に係る内部電圧発生回路は、上記態様１から５のいずれか１態様において、正電圧発生回路であってもよい。
【００７８】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【００７９】
１〜３    内部電圧発生回路
１１    発振回路
１２    出力調整回路
２１    信号駆動回路
２２    チャージポンプ回路
Ｐ，Ｐ１〜Ｐ４    負電圧発生回路（第１電圧発生部）
Ｎ，Ｎ１〜Ｎ４    負電圧発生回路（第２電圧発生部）
【図１】
2019154092.tif 000003
【図２】
2019154092.tif 000004
【図３】
2019154092.tif 000005
【図４】
2019154092.tif 000006
【図５】
2019154092.tif 000007
【図６】
2019154092.tif 000008
【図７】
2019154092.tif 000009
【図８】
2019154092.tif 000010
【図９】
2019154092.tif 000011
【図１０】
2019154092.tif 000012
【図１１】
2019154092.tif 000013
【図１２】
2019154092.tif 000014