(57)【要約】【課題】  減流時にスイッチング素子のサージ電圧の抑制と減流抵抗の消費電力量の削減を両立すること。【解決手段】  直流架線に接続された断流器と電力変換装置に接続されたフィルタリアクトルとを結ぶ経路の中に配置されて、そのオン動作により直流架線からの電力をフィルタリアクトルに供給する第一のスイッチング素子と、第一のスイッチング素子のオン動作時に、第一のスイッチング素子に並列接続され、第一のスイッチング素子のオフ動作時に、直流架線からの電流をフィルタリアクトルに導くバイパス経路を形成し、バイパス経路における電流を減流する複数の減流手段と、を備え、複数の減流手段は、電力変換装置の故障もしくは地絡により直流架線に生じた過電流を段階的に減流する。【選択図】  図２
2019180224.tif 000002
【特許請求の範囲】
【請求項１】
直流架線に接続された断流器と電力変換装置に接続されたフィルタリアクトルとを結ぶ経路の中に配置されて、そのオン動作により前記直流架線からの電力を前記フィルタリアクトルに供給する第一のスイッチング素子と、
前記第一のスイッチング素子のオン動作時に、前記第一のスイッチング素子に並列接続され、前記第一のスイッチング素子のオフ動作時に、前記直流架線からの電流を前記フィルタリアクトルに導くバイパス経路を形成し、前記バイパス経路における電流を減流する複数の減流手段と、を備え、
前記複数の減流手段は、
前記電力変換装置の故障もしくは地絡により前記直流架線に生じた過電流を段階的に減流することを特徴とする減流装置。
【請求項２】
請求項１に記載の減流装置において、
前記複数の減流手段は、
前記第一のスイッチング素子に並列接続される主減流手段と、
前記第一のスイッチング素子のオフ動作時に、前記第一のスイッチング素子に並列接続された状態から、その後、前記第一のスイッチング素子との並列接続が外される１又は２以上の補助減流手段と、を備えることを特徴とする減流装置。
【請求項３】
請求項１に記載の減流装置において、
前記複数の減流手段は、
前記第一のスイッチング素子に並列接続される第一の減流手段と、
前記第一のスイッチング素子のオフ動作時に、前記第一のスイッチング素子に並列接続された状態から、その後、前記第一のスイッチング素子との並列接続が外される第二の減流手段と、を備え、
前記第一の減流手段は、
前記第一のスイッチング素子に並列に接続される回路であって、第一の抵抗器と第二の抵抗器を含む第一の直列回路と、前記第二の抵抗器に並列に配置される第二のスイッチング素子と、を有し、前記第一の抵抗器は、前記第二のスイッチング素子のオン動作により、前記第一のスイッチング素子に並列接続され、
前記第二の減流手段は、
第三の抵抗器と第三のスイッチング素子を含む第二の直列回路を有し、前記第二の直列回路は、前記第一のスイッチング素子のオン動作時に、前記第三のスイッチング素子のオン動作により、前記第一の抵抗器と共に前記第一のスイッチング素子に並列接続され、前記第一のスイッチング素子がオフ動作した後、前記第三のスイッチング素子のオフ動作により、前記第一のスイッチング素子との並列接続が外されることを特徴とする減流装置。
【請求項４】
請求項１に記載の減流装置において、
前記複数の減流手段は、
前記第一のスイッチング素子に並列接続される第一の減流手段と、
前記第一のスイッチング素子のオフ動作時に、前記第一のスイッチング素子との並列接続が段階的に外される第二の減流手段と第三の減流手段を備え、
前記第一の減流手段は、
前記第一のスイッチング素子に並列に接続される回路であって、第一の抵抗器と第二の抵抗器を含む第一の直列回路と、前記第二の抵抗器に並列に配置される第二のスイッチング素子と、を有し、前記第一の抵抗器は、前記第二のスイッチング素子のオン動作により、前記第一のスイッチング素子に並列接続され、
前記第二の減流手段は、
第三の抵抗器と第三のスイッチング素子を含む第二の直列回路を有し、前記第二の直列回路は、前記第一のスイッチング素子のオン動作時に、前記第三のスイッチング素子のオン動作により、前記第一の抵抗器と共に前記第一のスイッチング素子に並列接続され、前記第一のスイッチング素子がオフ動作した後、前記第三のスイッチング素子のオフ動作により、前記第一のスイッチング素子との並列接続が外され、
前記第三の減流手段は、
前記第一のスイッチング素子のオン動作時に、前記第二の直列回路に並列接続される回路であって、第四の抵抗器と第四のスイッチング素子を含む第三の直列回路を有し、前記第三の直列回路は、前記第一のスイッチング素子のオン動作時に、前記第四のスイッチング素子のオン動作により、前記第一の抵抗器と共に前記第一のスイッチング素子に並列接続され、前記第一のスイッチング素子のオフ動作時に、前記第三のスイッチング素子がオフ動作した後の、前記第四のスイッチング素子のオフ動作により、前記第一のスイッチング素子との並列接続が外されることを特徴とする減流装置。
【請求項５】
請求項１に記載の減流装置において、
前記複数の減流手段は、
前記第一のスイッチング素子に並列接続される第一の減流手段と、
前記第一のスイッチング素子のオフ動作時に、前記第一のスイッチング素子に並列接続された状態から、その後、前記第一のスイッチング素子との並列接続が外される第二の減流手段と、を備え、
前記第一の減流手段は、
第一の抵抗器と第二のスイッチング素子を含む第一の直列回路と、前記第一のスイッチング素子と並列に接続される第二の抵抗器と、を有し、前記第一の直列回路は、前記第二のスイッチング素子のオン動作により、前記第一のスイッチング素子に並列接続され、
前記第二の減流手段は、
第三の抵抗器と第三のスイッチング素子を含む第二の直列回路を有し、前記第二の直列回路は、前記第一のスイッチング素子のオン動作時に、前記第三のスイッチング素子のオン動作により、前記第一のスイッチング素子に並列接続され、前記第一のスイッチング素子のオフ動作時に、前記第三のスイッチング素子のオフ動作により、前記第一のスイッチング素子との並列接続が外されることを特徴とする減流装置。
【請求項６】
請求項１〜５のうちいずれか１項に記載の減流装置において、
前記スイッチング素子は、シリコン又はシリコンより大きいバンドギャップを有する半導体材料を母材とすることを特徴とする遮断装置。
【請求項７】
請求項１〜５のうちいずれか１項に記載の減流装置において、
前記スイッチング素子は、ＭＯＳＦＥＴ又はＩＧＢＴの電圧駆動型素子であることを特徴とする遮断装置。
【請求項８】
直流架線に接続された断流器と電力変換装置に接続されたフィルタリアクトルとを結ぶ経路の中に配置されて、そのオン動作により前記直流架線からの電力を前記フィルタリアクトルに供給する第一のスイッチング素子と、
前記第一のスイッチング素子のオン動作時に、前記第一のスイッチング素子に並列接続され、前記第一のスイッチング素子のオフ動作時に、前記直流架線からの電流を前記フィルタリアクトルに導くバイパス経路を形成し、前記バイパス経路における電流を減流する複数の減流手段と、を備えた減流装置における減流方法であって、
前記複数の減流手段が、前記電力変換装置の故障もしくは地絡により前記直流架線に生じた過電流を段階的に減流する複数の減流ステップを有することを特徴とする減流方法。
【請求項９】
請求項８に記載の減流方法において、
前記複数の減流ステップは、
前記複数の減流手段のうち主減流手段が、前記第一のスイッチング素子に並列接続される主減流ステップと、
前記複数の減流手段のうち１又は２以上の補助減流手段が、前記第一のスイッチング素子のオフ動作時に、前記第一のスイッチング素子に並列接続された状態から、その後、前記第一のスイッチング素子との並列接続が外される１又は２以上の補助減流ステップと、を含むことを特徴とする減流方法。
【請求項１０】
請求項８に記載の減流方法において、
前記複数の減流手段は、
前記第一のスイッチング素子に並列接続される第一の減流手段と、
前記第一のスイッチング素子のオフ動作時に、前記第一のスイッチング素子に並列接続された状態から、その後、前記第一のスイッチング素子との並列接続が外される第二の減流手段と、を備え、
前記第一の減流手段は、
前記第一のスイッチング素子に並列に接続される回路であって、第一の抵抗器と第二の抵抗器を含む第一の直列回路と、前記第二の抵抗器に並列に配置される第二のスイッチング素子と、を有し、
前記第二の減流手段は、
第三の抵抗器と第三のスイッチング素子を含む第二の直列回路を有し、前記第二の直列回路は、前記第一のスイッチング素子のオン動作時に、前記第三のスイッチング素子のオン動作により、前記第一の抵抗器と共に前記第一のスイッチング素子に並列接続され、
前記複数の減流ステップのうち第一の減流ステップでは、
前記第一の抵抗器が、前記第二のスイッチング素子のオン動作により、前記第一のスイッチング素子に並列接続され、
前記複数の減流ステップのうち第二の減流ステップでは、
前記第二の直列回路が、前記第一のスイッチング素子がオフ動作した後、前記第三のスイッチング素子のオフ動作により、前記第一のスイッチング素子との並列接続が外されることを特徴とする減流方法。
【請求項１１】
請求項８に記載の減流方法において、
前記複数の減流手段は、
前記第一のスイッチング素子に並列接続される第一の減流手段と、
前記第一のスイッチング素子のオフ動作時に、前記第一のスイッチング素子との並列接続が段階的に外される第二の減流手段と第三の減流手段を備え、
前記第一の減流手段は、
前記第一のスイッチング素子に並列に接続される回路であって、第一の抵抗器と第二の抵抗器を含む第一の直列回路と、前記第二の抵抗器に並列に配置される第二のスイッチング素子と、を有し、
前記第二の減流手段は、
第三の抵抗器と第三のスイッチング素子を含む第二の直列回路を有し、前記第二の直列回路は、前記第一のスイッチング素子のオン動作時に、前記第三のスイッチング素子のオン動作により、前記第一の抵抗器と共に前記第一のスイッチング素子に並列接続され、
前記第三の減流手段は、
前記第一のスイッチング素子のオン動作時に、前記第二の直列回路に並列接続される回路であって、第四の抵抗器と第四のスイッチング素子を含む第三の直列回路を有し、前記第三の直列回路は、前記第一のスイッチング素子のオン動作時に、前記第四のスイッチング素子のオン動作により、前記第一の抵抗器と共に前記第一のスイッチング素子に並列接続され、
前記複数の減流ステップのうち第一の減流ステップでは、
前記第一の抵抗器が、前記第二のスイッチング素子のオン動作により、前記第一のスイッチング素子に並列接続され、
前記複数の減流ステップのうち第二の減流ステップでは、
前記第二の直列回路が、前記第一のスイッチング素子がオフ動作した後、前記第三のスイッチング素子のオフ動作により、前記第一のスイッチング素子との並列接続が外され、
前記複数の減流ステップのうち第三の減流ステップでは、
前記第三の直列回路が、前記第一のスイッチング素子のオフ動作時に、前記第三のスイッチング素子がオフ動作した後の、前記第四のスイッチング素子のオフ動作により、前記第一のスイッチング素子との並列接続が外されることを特徴とする減流方法。
【請求項１２】
請求項８に記載の減流方法において、
前記複数の減流手段は、
前記第一のスイッチング素子に並列接続される第一の減流手段と、
前記第一のスイッチング素子のオフ動作時に、前記第一のスイッチング素子に並列接続された状態から、その後、前記第一のスイッチング素子との並列接続が外される第二の減流手段と、を備え、
前記第一の減流手段は、
第一の抵抗器と第二のスイッチング素子を含む第一の直列回路と、前記第一のスイッチング素子と並列に接続される第二の抵抗器と、を有し、
前記第二の減流手段は、
第三の抵抗器と第三のスイッチング素子を含む第二の直列回路を有し、前記第二の直列回路は、前記第一のスイッチング素子のオン動作時に、前記第三のスイッチング素子のオン動作により、前記第一のスイッチング素子に並列接続され、
前記複数の減流ステップのうち第一の減流ステップでは、
前記第一の直列回路が、前記第二のスイッチング素子のオン動作により、前記第一のスイッチング素子に並列接続され、
前記複数の減流ステップのうち第二の減流ステップでは、
前記第二の直列回路が、前記第一のスイッチング素子のオフ動作時に、前記第三のスイッチング素子のオフ動作により、前記第一のスイッチング素子との並列接続が外されることを特徴とする減流方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、減流装置および減流方法に関する。
【背景技術】
【０００２】
鉄道車両駆動用の電気品である電力変換装置やフィルタリアクトルは車両の床下に搭載されている。近年では、車両のメンテナンス性を向上するために、車両機器や設備の劣化・故障を把握するためのモニタリング装置の搭載が検討されている。車両の床下スペースは有限であることから、これらのモニタリング装置を新たに車両に搭載するためには、駆動電気品を小型化する必要がある。電力変換装置では、電圧駆動型のパワー半導体であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が適用されている。ＩＧＢＴやＭＯＳＦＥＴをはじめとするパワー半導体は、高速なスイッチング動作により、スイッチング損失を低減できることから、電力変換装置の冷却器を小型化することができる。
【０００３】
フィルタリアクトルを小型化するためには、そのインダクタンス値を低減することが有効である。しかし、インダクタンス値を低減すると、電力変換装置が故障、もしくは地絡が生じたときに、架線から流入する単位時間当たりの電流が増大する。通常、この大電流は、高速度遮断器など機械式の装置で遮断していたが、インダクタンス値を低減すると単位時間当たりの電流が増大するため、機械式遮断器の遮断速度では変電所の許容電流を超過することが懸念される。そこで、半導体減流装置と機械式遮断器を組み合わせることで、従来の機械式遮断器単体に比べて大電流を高速に減流し遮断することが可能になり、フィルタリアクトルのインダクタンス値の低減と遮断電流の低減を両立することが検討されている。
【０００４】
本技術分野の背景技術として特開２００４−９６８７７号公報（特許文献１）がある。この公報には、「架線から電力を供給されるパンタグラフと、前記パンタグラフと接続され前記パンタグラフから供給される架線電力を遮断する接触器と、前記接触器を介して供給された架線電力を三相交流電力に変換するインバータと、前記接触器と直列接続された第一の抵抗と、前記第一の抵抗と直列に接続され、前記第一の抵抗よりも抵抗値の高い第二の抵抗と、前記第一の抵抗と前記第二の抵抗からなる直列回路に並列に接続された第一のスイッチング素子と、前記第二の抵抗と並列接続された第二のスイッチング素子とを備えることを特徴とする電気車用電源装置」と記載されている（要約参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−９６８７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１において、半導体減流装置が大電流を減流するために、スイッチング素子をオフすると、大電流が減流抵抗に流れるため、過大なサージ電圧が発生しスイッチング素子が破壊する。サージ電圧の抑制には、減流抵抗の抵抗値を低くすることが有効である。一方、半導体減流装置で減流してから機械式遮断器が動作するまでの間は、半導体減流装置の減流抵抗に電流が流れ続けるため、減流抵抗の消費電力量が増大する。この消費電力量の削減には減流抵抗の抵抗値を高くすることが有効である。すなわち、減流時のサージ電圧の抑制と消費電力量の削減は、減流抵抗の抵抗値に対してトレードオフの関係にある。
【０００７】
本発明の課題は、減流時にスイッチング素子のサージ電圧の抑制と減流抵抗の消費電力量の削減を両立することにある。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明は、直流架線に接続された断流器と電力変換装置に接続されたフィルタリアクトルとを結ぶ経路の中に配置されて、そのオン動作により前記直流架線からの電力を前記フィルタリアクトルに供給する第一のスイッチング素子と、前記第一のスイッチング素子のオン動作時に、前記第一のスイッチング素子に並列接続され、前記第一のスイッチング素子のオフ動作時に、前記直流架線からの電流を前記フィルタリアクトルに導くバイパス経路を形成し、前記バイパス経路における電流を減流する複数の減流手段と、を備え、前記複数の減流手段は、前記電力変換装置の故障もしくは地絡により前記直流架線に生じた過電流を段階的に減流することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、減流時にスイッチング素子のサージ電圧の抑制と減流抵抗の消費電力量の削減を両立することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１における電気車の概略図である。
【図２】本発明の実施例１における電動機駆動システムの回路図である。
【図３】本発明の実施例１における半導体減流装置の動作波形図である。
【図４】本発明の実施例２における電動機駆動システムの回路図である。
【図５】本発明の実施例３における電動機駆動システムの回路図である。
【発明を実施するための形態】
【００１１】
以下、図面を用いて実施例を説明する。
【実施例１】
【００１２】
図１は、本発明の実施例１における電気車の概略図である。図１において、電気車を加速するための力行時には、電力源である架線（直流架線）１から集電装置７を介して車両８に電力が供給される。供給された電力は断流器１１と半導体減流装置１０とフィルタリアクトル９と電力変換装置６を介して直流−交流電力変換され、変換された交流電力により電動機５が駆動される。電動機５の駆動により、車輪３が回転することで車両８が前進する。電動機５は誘導電動機または永久磁石同期電動機のどちらでもよい。
【００１３】
電気車を減速するための回生時には、電力の流れが力行時とは逆になる。すなわち、電動機５が発電機として動作し、電力変換装置６により交流−直流電力変換されたのちにフィルタリアクトル９と半導体減流装置１０と断流器１１と集電装置７を介して架線１に電力が回生される。電気的なグランドとして、電力変換装置６の負電圧側は車輪３を介してレール２に接続されている。電動機５は台車４に搭載されており、台車４は車両８を支えている。以下では架線１の電圧は一例として直流１５００Ｖとして説明する。
【００１４】
図２は、本発明の実施例１における電動機駆動システムの全体構成を示す回路図である。図２において、電動機５を駆動するための電動機駆動システムは、電力変換装置６、フィルタリアクトル９、半導体減流装置１０、断流器１１、電流センサ１２、制御回路１３を備えている。電力変換装置６は、直流−交流電力変換装置としてキャパシタ１０５およびスイッチング素子Ｑ１〜Ｑ６を備えている。スイッチング素子Ｑ１、Ｑ２は、直列接続されてＵ相を、スイッチング素子Ｑ３、Ｑ４は、直列接続されてＶ相を、スイッチング素子Ｑ５、Ｑ６は、直列接続されてＷ相をそれぞれ構成する。
【００１５】
各スイッチング素子Ｑ１〜Ｑ６には、通流方向が逆方向となるようにダイオードＤ１〜Ｄ６が並列接続される。ここで、スイッチング素子Ｑ１〜Ｑ６がＩＧＢＴの場合にはダイオードＤ１〜Ｄ６を接続する必要があるが、スイッチング素子Ｑ１〜Ｑ６がＭＯＳＦＥＴなどボディダイオードを有する素子である場合には、ダイオードＤ１〜Ｄ６を接続せずにＭＯＳＦＥＴのボディダイオードを利用することができる。また、直列接続されたスイッチング素子もしくはダイオードが同一のパッケージに搭載された２ｉｎ１素子を用いても良い。
【００１６】
キャパシタ１０５は架線１から流入するノイズを除去し、直流電力を平滑化する。電力変換装置６のＵ相、Ｖ相、Ｗ相のスイッチング素子Ｑ１〜Ｑ６が、たとえばＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御することにより、キャパシタ１０５の直流電力を交流電力に変換し、電動機５に交流電力を供給する。
【００１７】
架線１に接続されて、架線１からの電力を遮断する断流器１１と、電力変換装置６に接続されたフィルタリアクトル９とを結ぶ経路の中に半導体減流装置１０を配置している。半導体減流装置１０は、スイッチング素子Ｑ７〜Ｑ９と、各スイッチング素子Ｑ７〜Ｑ９と通流方向が逆方向となるように並列接続されたダイオード（逆並列ダイオード）Ｄ７〜Ｄ９と、減流抵抗（抵抗器）１０１、１０２および充電抵抗（抵抗器）１０４で構成されている。
【００１８】
スイッチング素子Ｑ７は、架線１に接続された断流器１１と、電力変換装置６に接続さされたフィルタリアクトル９とを結ぶ経路の中に配置されて、そのオン動作により架線１らの電力を、フィルタリアクトル９を介して電力変換装置６に供給する。スイッチング素子Ｑ７には、減流抵抗１０１、充電抵抗１０４を含む直列回路が並列接続され、減流抵抗１０１には、減流抵抗１０２、スイッチング素子Ｑ８とその逆並列ダイオードＤ８を含む直列回路が並列接続されている。充電抵抗１０４には、スイッチング素子Ｑ９とその逆並列ダイオードＤ９が並列接続されている。
【００１９】
スイッチング素子Ｑ７〜Ｑ９のベース（ゲート）には、制御回路１３からの制御信号が供給され、スイッチング素子Ｑ７〜Ｑ９は、制御回路１３からの制御信号によってオンオフ動作が制御される。制御回路１３は、電流センサ１２の検出信号を基に制御信号を段階的に出力する。例えば、制御回路１３は、キャパシタ１０５の初期充電時に、スイッチング素子Ｑ７〜Ｑ９を全てオフ動作させる制御信号（オフ信号）をスイッチング素子Ｑ７〜Ｑ９に出力し、キャパシタ１０５の充電後に、スイッチング素子Ｑ７〜Ｑ９を全てオン動作させる制御信号（オン信号）をスイッチング素子Ｑ７〜Ｑ９に出力する。その後、電流センサ１２が、架線１からの電流が過電流（例えば、２０００Ａ以上の電流）になったことを検出した場合、制御回路１３は、電流センサ１２の検出信号に応答して、オフ動作させる制御信号（オフ信号）をスイッチング素子Ｑ７に出力し、その後、オフ動作させる制御信号（オフ信号）をスイッチング素子Ｑ８に出力する。
【００２０】
スイッチング素子Ｑ７〜Ｑ９がＭＯＳＦＥＴの場合、逆並列ダイオードＤ７〜Ｄ９はボディダイオードでもよい。ボディダイオードを使用した場合、ダイオードのチップが不要となるため、スイッチング素子Ｑ７〜Ｑ９を小型化できる。また、スイッチング素子Ｑ７には冷却器（図示せず）が接続されており、スイッチング素子Ｑ７の発熱は冷却器により冷却される。
【００２１】
スイッチング素子Ｑ１〜Ｑ１０は、ＭＯＳＦＥＴやＩＧＢＴなどの電圧制御型スイッチング素子や、サイリスタなどの電流制御型スイッチング素子でよい。ダイオードＤ１〜Ｄ１０は、ＰＮダイオードやＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）などでよい。スイッチング素子Ｑ１〜Ｑ１０およびダイオードＤ１〜Ｄ１０の半導体は、その母材として、Ｓｉ（シリコン）やＳｉよりもバンドギャップが広い半導体であるＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）でもよい。
【００２２】
電力変換装置６から電動機５に供給される交流電力はキャパシタ１０５から供給される。電力変換装置６を駆動するためにキャパシタ１０５は初期充電をする必要がある。初期充電時には、スイッチング素子Ｑ７〜Ｑ９はすべてオフ状態である。キャパシタ１０５の充電電流は、架線１から断流器１１と減流抵抗１０１と充電抵抗１０４とフィルタリアクトル９を介して流れる。この電流によりキャパシタ１０５は充電され、キャパシタ１０５の電圧は架線１の電圧まで上昇する。
【００２３】
キャパシタ１０５が充電されると、半導体減流装置１０のスイッチング素子Ｑ７〜Ｑ９はすべてオン状態になる。電力変換装置６が動作を開始すると、架線１から断流器１１とスイッチング素子Ｑ７とフィルタリアクトル９を介して電力変換装置６に直流電力が供給される。
【００２４】
ここで、たとえば、フィルタリアクトル９と電力変換装置６との間で地絡が起きた場合、若しくは電力変換装置６のＵ相、Ｖ相、Ｗ相のいずれかの相が短絡故障すると、架線１から大電流が流れる。この大電流は、架線１に接続された変電所から供給されるため、大電流が変電所の許容電流を超過すると、変電所からの電力の供給が停止する。
【００２５】
架線１やフィルタリアクトル９の配線抵抗を無視すると、この大電流が時間とともに増加する傾きは、架線１の電圧とフィルタリアクトル９のインダクタンス値の除算となる。すなわち、フィルタリアクトル９のインダクタンスが小さいほど時間とともに大電流が増加する傾きは急峻となるため、大電流を高速に遮断する必要がある。
【００２６】
図３の動作波形を用いて、大電流を高速に遮断する半導体減流装置１０および断流器１１の動作を説明する。スイッチング素子Ｑ７のオン、オフ状態は、電流センサ１２の信号を基に制御回路１３によって制御される。たとえば、地絡や電力変換装置６の短絡故障を判定する大電流の検出閾値を２０００Ａとすると、スイッチング素子Ｑ７に流れている電流が２０００Ａ未満の場合、スイッチング素子Ｑ７はオン状態である。一方、電流センサ１２の電流検出値が２０００Ａ以上となると、スイッチング素子Ｑ７をオフ状態にするように、制御回路１３が制御信号（オフ信号）をスイッチング素子Ｑ７に出力する。
【００２７】
ここで、時刻ｔ＝ｔ１で地絡もしくは電力変換装置６の故障が生じると、架線１の電流は急峻に上昇する。時刻ｔ＝ｔ２において、図３（ａ）の特性２０１に示すように、架線１の電流が、スイッチング素子Ｑ７をオフ動作にするための検出閾値である２０００Ａに達すると、制御信号（オフ信号）によりスイッチング素子Ｑ７はオフ状態になる。ここで、スイッチング素子Ｑ７は、半導体であるため、ターンオフ動作に要する時間は数μｓから数十μｓ程度である。
【００２８】
スイッチング素子Ｑ７がオフ状態になると、スイッチング素子Ｑ８、Ｑ９はオン状態であるため、図３（ｂ）の特性２０２に示すように、大電流（過電流）が、減流抵抗１０１、１０２の並列回路およびスイッチング素子Ｑ９を介して流れる。このとき、スイッチング素子Ｑ７のコレクタ−エミッタ間には、図３（ｄ）の特性２０４に示すように、減流抵抗１０１、１０２の抵抗値と大電流の乗算で算出されるサージ電圧が発生する。たとえば、減流抵抗１０１、１０２の抵抗値がそれぞれ４Ω、大電流の検出閾値が２０００Ａとすると、スイッチング素子Ｑ７のコレクタ−エミッタ間に生じるサージ電圧は、４０００Ｖ（＝４Ω／２×２０００Ａ）となる。すなわち、スイッチング素子Ｑ７のコレクタ−エミッタ間に生じるサージ電圧を低減するためには、減流抵抗１０１、１０２の抵抗値を小さくすることが有効である。
【００２９】
時刻ｔ＝ｔ２で生じた架線１の大電流は、減流抵抗１０１、１０２で減流される。減流後の架線１の電流は、架線１の直流電圧と減流抵抗１０１、１０２の抵抗値（減流抵抗１０１、１０２の合成抵抗値）の除算で定まる。たとえば、架線１の直流電圧が１５００Ｖで減流抵抗１０１、１０２の抵抗値がそれぞれ４Ωとすると、減流後の架線１の電流は７５０Ａ（＝１５００Ｖ／４Ω／２）となる。
【００３０】
時刻ｔ＝ｔ３でスイッチング素子Ｑ８がオフ状態となる。スイッチング素子Ｑ８をオフ状態とする制御信号は、スイッチング素子Ｑ７のオフ信号に遅延回路を入れることや、電流センサ１２の信号を基に生成される。スイッチング素子Ｑ８がオフ状態になると、スイッチング素子Ｑ７、Ｑ８のコレクタ−エミッタ間には、図３（ｄ）の特性２０４に示すように、減流抵抗１０２の抵抗値と減流電流の乗算で算出されるサージ電圧が発生する。上記のとおり、減流抵抗１０２の抵抗値が４Ω、減流電流が７５０Ａとすると、スイッチング素子Ｑ７、Ｑ８のコレクタ−エミッタ間に生じるサージ電圧は、３０００Ｖ（＝４Ω×７５０Ａ）となる。
【００３１】
スイッチング素子Ｑ８がオフ状態になると、減流抵抗１０２に電流が流れなくなり、減流抵抗１０１で架線１の電流を減流する。このとき、減流後の架線１の電流は、架線１と減流抵抗１０１の抵抗値の除算で定まる。上記の通り、架線１の直流電圧が１５００Ｖで減流抵抗１０１の抵抗値が４Ωとすると、減流後の架線１の電流は３７５Ａ（＝１５００Ｖ／４Ω）となる。本実施例の効果により架線１の大電流は段階的に減流される。
【００３２】
時刻ｔ＝ｔ４で断流器１１を釈放し、架線１から供給される電力を遮断する。時刻ｔ＝ｔ２から時刻ｔ＝ｔ４までの間、架線１の電流は、減流抵抗１０１、１０２により減流されるため、減流抵抗１０１、１０２は損失が発生する。この消費電力量は、架線１の電圧の二乗と減流抵抗１０１、１０２の抵抗値の除算に、断流器１１が動作するまでの時間の乗算となる。たとえば、架線１の直流電圧が１５００Ｖで減流抵抗１０１、１０２の抵抗値がそれぞれ４Ω、時刻ｔ＝ｔ２から時刻ｔ＝ｔ３までの間が１０ｍｓをすると、当該期間の減流抵抗１０１、１０２の合計消費電力量は、図３（ｃ）の特性２０３に示すように、１１２５０Ｊ（＝１５００Ｖ２／２Ω×１０ｍｓ）となる。時刻ｔ＝ｔ３から時刻ｔ＝ｔ４までの間が９０ｍｓとすると、当該期間の減流抵抗１０１の消費電力量は、図３（ｃ）の特性２０３に示すように、５０６２５Ｊ（＝１５００Ｖ２／４Ω×９０ｍｓ）となる。すなわち、減流抵抗１０１、１０２の消費電力量を削減するためには、減流抵抗１０１、１０２の抵抗値を大きくすることが有効である。なお、特性２０１〜２０４に対する従来技術の特性は、特性３０１〜３０４である。
【００３３】
このように、時刻ｔ＝ｔ２で生じるスイッチング素子Ｑ７のコレクタ−エミッタ間のサージ電圧の低減と、時刻ｔ＝ｔ２から時刻ｔ＝ｔ４で生じる減流抵抗１０１、１０２の消費電力量の削減には、トレードオフの関係にある。すなわち、スイッチング素子Ｑ７のサージ電圧の低減のために、減流抵抗１０１、１０２の抵抗値を小さくすると、減流抵抗１０１、１０２の消費電力量が増大し、減流抵抗１０１、１０２の体積が大きくなる。一方、減流抵抗１０１、１０２の消費電力量を削減するために、減流抵抗１０１、１０２の抵抗値を大きくすると、スイッチング素子Ｑ７のサージ電圧が増大するため、スイッチング素子Ｑ７の定格電圧を高くする必要があり、導通損失の増大に伴い冷却器の体積が大きくなる。
【００３４】
そこで、本実施例おいては、スイッチング素子Ｑ７のオン動作時に、スイッチング素子Ｑ７に減流抵抗１０１、１０２を並列接続し、スイッチング素子Ｑ７のオフ動作時に、減流抵抗１０１、１０２とスイッチング素子Ｑ８、Ｑ９で架線１からの電流（過電流）を、フィルタリアクトル９を介して電力変換装置６に導くバイパス経路を形成し、減流抵抗１０１、１０２単体の抵抗値よりも抵抗値の小さい（合成抵抗値の小さい）減流抵抗１０１、１０２で過電流を減流（第一段階の減流）し、時刻ｔ＝ｔ２で生じるスイッチング素子Ｑ７のコレクタ−エミッタ間のサージ電圧を低減している。さらに、時刻ｔ＝ｔ３では、スイッチング素子Ｑ８をオフ動作させて、減流抵抗１０２を、スイッチング素子Ｑ７との並列接続から外し、減流抵抗１０１、１０２の合成抵抗値よりも抵抗値が大きい減流抵抗１０１のみで過電流を減流（第二段階の減流）し、時刻ｔ＝ｔ２から時刻ｔ＝ｔ４で生じる減流抵抗１０１の消費電力量を削減している。
【００３５】
この際、減流抵抗１０１、１０２と充電抵抗１０４及びスイッチング素子Ｑ８、Ｑ９は、スイッチング素子Ｑ７のオン動作時に、スイッチング素子Ｑ７に並列接続され、スイッチング素子Ｑ７のオフ動作時に、架線１からの大電流、例えば、電力変換装置６の故障もしくは地絡により架線１に生じた過電流を、フィルタリアクトル９を介して電力変換装置６に導くバイパス経路を形成し、バイパス経路における電流を段階的に減流する複数の減流手段を構成する。減流抵抗１０１と充電抵抗１０４及びスイッチング素子Ｑ９は、スイッチング素子Ｑ９のオン動作により、スイッチング素子Ｑ７に常時並列接続される第一の減流手段又は主減流手段として構成される。減流抵抗１０２とスイッチング素子Ｑ８は、スイッチング素子Ｑ７のオフ動作時に、スイッチング素子Ｑ８のオン動作でスイッチング素子Ｑ７に並列接続された状態から、その後、スイッチング素子Ｑ８のオフ動作により、スイッチング素子Ｑ７との並列接続が外される第二の減流手段又は補助減流手段として構成される。
【００３６】
本実施例によれば、新たにスイッチング素子Ｑ８と減流抵抗１０２を搭載することにより、減流抵抗１０１、１０２を用いて、過電流を２段階で減流するための抵抗器の抵抗値が変更可能となることで、スイッチング素子Ｑ７のサージ電圧の低減と、減流抵抗１０１、１０２の消費電力量の削減を両立することが可能となる。
【００３７】
また、図３における特性２０１、２０２、２０３は、時刻ｔ＝ｔ３を経過した後、特性３０１、３０２、３０３よりも小さい値を示している。特性２０４は、時刻ｔ＝ｔ２では、特性３０４よりも小さい値を示している。すなわち、図３の特性から、本実施例では、スイッチング素子Ｑ７のサージ電圧の低減と、減流抵抗１０１、１０２の消費電力量の削減を両立していることが分かる。
【実施例２】
【００３８】
図４は、本発明の実施例２における電動機駆動システムの回路図である。本実施例において、電力変換装置６や電動機５の動作は、実施例１と同様のため省略する。
【００３９】
実施例２の半導体減流装置１０は実施例１に加えて、減流抵抗１０３とスイッチング素子Ｑ１０の直列回路が減流抵抗１０１に並列に接続されている。なお、スイッチング素子Ｑ１０には、逆並列ダイオードＤ１０が接続されている。
【００４０】
スイッチング素子Ｑ１０のオン、オフ状態は、スイッチング素子Ｑ８のオフ信号に対して遅延時間を入れて生成された制御信号や、電流センサ１２の検出値を基に生成される制御信号を制御回路１３から出力することで制御される。たとえば、スイッチング素子Ｑ８のオフ信号から１０ｍｓ後に、制御回路１３からスイッチング素子Ｑ１０に制御信号（オフ信号）を入力する。この制御信号により、時刻ｔ＝ｔ３から時刻ｔ＝ｔ４の間に、スイッチング素子Ｑ１０がオフ動作することで、架線１の電流が、減流抵抗１０１によってさらに減流される。すなわち、時刻ｔ＝ｔ２で、スイッチング素子Ｑ７をオフにして、減流抵抗１０１、１０２、１０３の合成抵抗値で、架線１の電流を減流（第一段階の減流）した後、時刻ｔ＝ｔ３で、スイッチング素子Ｑ８をオフにして、減流抵抗１０１、１０３の合成抵抗値で、架線１の電流を減流（第二段階の減流）し、時刻ｔ＝ｔ３から時刻ｔ＝ｔ４の間に、スイッチング素子Ｑ１０をオフにして、架線１の電流を、減流抵抗１０１によってさらに減流（第三段階の減流）することになる。
【００４１】
この際、たとえば、減流抵抗１０１〜１０３の合計抵抗値を実施例１にあわせて２Ωとすると、減流抵抗１０１〜１０３はそれぞれ６Ωとなる。この結果、時刻ｔ＝ｔ２におけるスイッチング素子Ｑ７に発生するサージ電圧は、実施例１と同様の４０００Ｖである。一方、時刻ｔ＝ｔ３からｔ＝ｔ４の間にスイッチング素子Ｑ１０がオフすることで、減流後の架線１の電流は、２５０Ａ（１５００Ｖ／６Ω）となる。この電流は実施例１よりも低くなり、減流抵抗１０１〜１０３の合計消費電力量を削減することができる。
【００４２】
この際、減流抵抗１０１と充電抵抗１０４は、スイッチング素子Ｑ９のオン動作により、スイッチング素子Ｑ７に常時並列接続される第一の減流手段又は主減流手段として構成される。減流抵抗１０２とスイッチング素子Ｑ８は、スイッチング素子Ｑ７のオフ動作時に、スイッチング素子Ｑ８のオン動作でスイッチング素子Ｑ７に並列接続された状態から、その後、スイッチング素子Ｑ８のオフ動作により、スイッチング素子Ｑ７との並列接続が外される第二の減流手段又は補助減流手段として構成される。減流抵抗１０３とスイッチング素子Ｑ１０は、スイッチング素子Ｑ７のオフ動作時に、スイッチング素子Ｑ１０のオン動作でスイッチング素子Ｑ７に並列接続された状態から、その後（第二の減流手段又は補助減流手段が、スイッチング素子Ｑ７との並列接続から外された後）、スイッチング素子Ｑ１０のオフ動作により、スイッチング素子Ｑ７との並列接続が外される第三の減流手段又は補助減流手段として構成される。
【００４３】
本実施例によれば、減流抵抗１０２とスイッチング素子Ｑ８の直列回路と、減流抵抗１０３とスイッチング素子Ｑ１０の直列回路をそれぞれ減流抵抗１０１に対して並列に、複数段接続することにより、スイッチング素子Ｑ７のサージ電圧をより抑制しつつ、減流抵抗１０１〜１０３の合計消費電力量をより削減することができる。なお、実施例２は、減流抵抗１０１〜１０３およびスイッチング素子Ｑ８、Ｑ１０を用いることで、減流抵抗の抵抗値を３段階に切り替えたが、スイッチング素子と減流抵抗の直列回路を減流抵抗１０１に並列に接続する段数は２段以上の複数段であればよい。スイッチング素子と減流抵抗の直列回路を２段以上の複数段とすることで、スイッチング素子Ｑ７のサージ電圧を更に抑制しつつ、減流抵抗１０１〜１０３の合計消費電力量を更に削減することができる。
【実施例３】
【００４４】
図５は、本発明の実施例３における電動機駆動システムの回路図である。本実施例において、電力変換装置６や電動機５の動作は、実施例１と同様のため省略する。
【００４５】
実施例３に示す半導体減流装置１０は、スイッチング素子Ｑ７〜Ｑ９とその逆並列ダイオードＤ７〜Ｄ９および減流抵抗１０１、１０２と充電抵抗１０４で構成されている。減流抵抗１０１とスイッチング素子Ｑ９の直列回路および減流抵抗１０２とスイッチング素子Ｑ９の直列回路および充電抵抗１０４は、それぞれスイッチング素子Ｑ７に対して並列に接続されている。
【００４６】
電力変換装置６が動作を開始する前のキャパシタ１０５の初期充電において、スイッチング素子Ｑ７〜Ｑ９はすべてオフ状態である。すなわち、キャパシタ１０５の充電電流は架線１から断流器１１および充電抵抗１０４を介して流れる。
【００４７】
地絡や電力変換装置６の故障に伴うスイッチング素子Ｑ７〜Ｑ９のオン、オフ状態は実施例１と同様である。大電流を減流するためにスイッチング素子Ｑ７がオフ状態になると、大電流（過電流）は、減流抵抗１０１、１０２および充電抵抗１０４を流れる。実施例１では、減流抵抗１０１、１０２で過電流を減流していた。これに対して、実施例３では、過電流を減流抵抗１０１、１０２および充電抵抗１０４に分散して流し、実施例１に比べて減流時に流れる抵抗器が多くなるので、各抵抗器における消費電力量が分散される。このため、実施例１に比べて、少なくとも充電抵抗１０４を構成する抵抗器の数を少なくすることができ、抵抗器の小型化及び装置全体の小型化を図ることができる。
【００４８】
この際、減流抵抗１０１と充電抵抗１０４及びスイッチング素子Ｑ９は、スイッチング素子Ｑ９のオン動作でスイッチング素子Ｑ７に常時並列接続される第一の減流手段又は主減流手段として構成される。減流抵抗１０２とスイッチング素子Ｑ８は、スイッチング素子Ｑ７のオフ動作時に、スイッチング素子Ｑ８のオン動作でスイッチング素子Ｑ７に並列接続された状態から、その後、スイッチング素子Ｑ８のオフ動作により、スイッチング素子Ｑ７との並列接続が外される第二の減流手段又は補助減流手段として構成される。
【００４９】
本実施例によれば、実施例１と同様の効果を奏することができると共に、実施例１に比べて、減流動作に伴う減流抵抗１０１、１０２および充電抵抗１０４の消費電力量を削減することができると共に抵抗器の小型化を図ることができる。
【００５０】
なお、実施例３において、スイッチング素子と減流抵抗を含む直列回路のスイッチング素子Ｑ７に対する並列数は２段であるが、実施例２に示すように、スイッチング素子Ｑ１０と減流抵抗１０３を含む直列回路を３段以上にしても良い。
【００５１】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、制御回路１３を半導体減流装置１０と一体化することができる。また、断流器１１と、半導体減流装置１０とを有する減流装置を構成したり、断流器１１と、半導体減流装置１０及び制御回路１３を有する減流装置を構成したりすることもできる。この際、制御回路１３としては、例えば、スイッチング素子Ｑ７、Ｑ８、Ｑ９をオン動作させる制御信号（オン信号）を出力した後、架線１に生じた過電流を検出する電流センサ１２の検出出力を基に、スイッチング素子Ｑ７をオフ動作させる制御信号（オフ信号）を出力し、その後、スイッチング素子Ｑ８をオフ動作させる制御信号（オフ信号）を出力する制御回路を構成することができる。
【００５２】
また、制御回路１３としては、例えば、スイッチング素子Ｑ７、Ｑ８、Ｑ９、Ｑ１０をオン動作させる制御信号（オン信号）を出力した後、架線１に生じた過電流を検出する電流センサ１２の検出出力を基に、スイッチング素子Ｑ７をオフ動作させる制御信号（オフ信号）を出力し、その後、スイッチング素子Ｑ８をオフ動作させる制御信号（オフ信号）を出力し、さらに、その後、スイッチング素子Ｑ１０をオフ動作させる制御信号（オフ信号）を出力する制御回路を構成することができる。
【００５３】
上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００５４】
また、上記の各構成、機能等は、それらの一部又は全部を、例えば、集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid  State  Drive）等の記録装置、または、ＩＣ（Integrated  Circuit）カード、ＳＤ（Secure  Digital）メモリカード、ＤＶＤ（Digital  Versatile  Disc）等の記録媒体に記録して置くことができる。
【符号の説明】
【００５５】
１  架線、２  レール、３  車輪、４  台車、５  電動機、６  電力変換装置、７  集電装置、８  車両、９  フィルタリアクトル、１０  半導体減流装置、１１  断流器、１２  電流センサ、Ｑ１〜Ｑ１０  スイッチング素子、Ｄ１〜Ｄ１０  ダイオード、１０１〜１０３  減流抵抗、１０４  充電抵抗、１０５  キャパシタ
【図１】
2019180224.tif 000003
【図２】
2019180224.tif 000004
【図３】
2019180224.tif 000005
【図４】
2019180224.tif 000006
【図５】
2019180224.tif 000007