(57)【要約】【課題】本発明は、互いに並列接続された第１〜第４スイッチＳＷＡ〜ＳＷＤに対応して設けられた各オフ保持スイッチ７１，７２，８１，８２の誤動作の発生を抑制できる駆動対象スイッチの駆動回路を提供する。【解決手段】駆動回路４０は、互いに並列接続された第１〜第４スイッチＳＷＡ〜ＳＷＤを駆動する。駆動回路４０は、オフ保持スイッチ７１，７２，８１，８２と、第１オフ制御部７０と、第２オフ制御部８０とを備えている。各オフ保持スイッチ７１，７２，８１，８２は、第１オフ制御部７０及び第２オフ制御部８０の双方により駆動される。【選択図】      図２
2019154095.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列接続された複数の駆動対象スイッチ（ＳＷＡ〜ＳＷＤ）を駆動する駆動対象スイッチの駆動回路（４０）において、
前記各駆動対象スイッチに対応して設けられ、前記駆動対象スイッチの制御端子と、該制御端子の電荷の放電先となる基準電位部とを短絡するオフ保持スイッチ（７１〜７４，８１〜８４）と、
前記各オフ保持スイッチに対応して設けられたオフ制御部（７０，８０）と、を備え、
前記各オフ保持スイッチは、前記各オフ制御部のうち自身に対応するオフ制御部である自制御部と、前記各オフ制御部のうち前記自制御部以外の少なくとも１つのオフ制御部である他制御部とにより駆動される駆動対象スイッチの駆動回路。
【請求項２】
前記各オフ制御部と、対応する前記オフ保持スイッチの制御端子とを接続する個別信号経路（ＧＳ１，ＧＳ２）と、
前記各個別信号経路同士を接続する共通信号経路（ＧＣ）と、
前記各個別信号経路において前記共通信号経路との接続点よりも前記オフ制御部側に設けられた抵抗体（７５，８５）と、を備える請求項１に記載の駆動対象スイッチの駆動回路。
【請求項３】
前記オフ保持スイッチは、前記各駆動対象スイッチに対応して複数設けられており、
前記各駆動対象スイッチに対応して設けられた複数の前記オフ保持スイッチのうち、一部のスイッチは前記自制御部により駆動され、残りのスイッチは前記他制御部により駆動される請求項１に記載の駆動対象スイッチの駆動回路。
【請求項４】
前記一部のスイッチは、前記自制御部に入力される前記駆動対象スイッチの駆動信号に基づいて、前記自制御部により駆動され、前記残りのスイッチは、前記他制御部に入力される前記駆動対象スイッチの駆動信号に基づいて、前記他制御部により駆動される請求項３に記載の駆動対象スイッチの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに並列接続された複数の駆動対象スイッチを駆動する駆動対象スイッチの駆動回路に関する。
【背景技術】
【０００２】
従来、例えば特許文献１に見られるように、互いに並列接続された複数の駆動対象スイッチそれぞれを駆動する駆動回路が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−５５２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
駆動対象スイッチをオフ状態に維持したいにもかかわらず、駆動対象スイッチが誤ってオン状態に切り替えられしまう現象が発生し得る。この現象の発生を抑制するために、駆動回路は、互いに並列接続された各駆動対象スイッチに対応して設けられたオフ保持スイッチと、各オフ保持スイッチを駆動するオフ制御部とを備えている。オフ保持スイッチは、駆動対象スイッチの制御端子と、この制御端子の電荷の放電先となる基準電位部とを短絡するためのものである。ここで、オフ制御部に異常が発生する場合、各駆動対象スイッチに対応して設けられたオフ保持スイッチが誤動作する懸念がある。
【０００５】
本発明は、互いに並列接続された各駆動対象スイッチに対応して設けられたオフ保持スイッチの誤動作の発生を抑制できる駆動対象スイッチの駆動回路を提供することを主たる目的とする。
【課題を解決するための手段】
【０００６】
本発明は、互いに並列接続された複数の駆動対象スイッチを駆動する駆動対象スイッチの駆動回路において、前記各駆動対象スイッチに対応して設けられ、前記駆動対象スイッチの制御端子と、該制御端子の電荷の放電先となる基準電位部とを短絡するオフ保持スイッチと、前記各オフ保持スイッチに対応して設けられたオフ制御部と、を備え、前記各オフ保持スイッチは、前記各オフ制御部のうち自身に対応するオフ制御部である自制御部と、前記各オフ制御部のうち前記自制御部以外の少なくとも１つのオフ制御部である他制御部とにより駆動される。
【０００７】
本発明では、各オフ保持スイッチに対応してオフ制御部が設けられている。また、各オフ保持スイッチは、各オフ制御部のうち自身に対応するオフ制御部である自制御部と、各オフ制御部のうち自制御部以外の少なくとも１つのオフ制御部である他制御部とにより駆動される。このため、自制御部に異常が発生した場合であっても、他制御部により、自制御部の駆動対象となるオフ保持スイッチを駆動することができる。このため、各駆動対象スイッチに対応するオフ保持スイッチの誤動作の発生を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る回転電機の制御システムの全体構成図。
【図２】駆動回路を示す図。
【図３】第１ドライブＩＣの処理手順を示すフローチャート。
【図４】第２ドライブＩＣの処理手順を示すフローチャート。
【図５】第２実施形態に係る駆動回路を示す図。
【図６】オフ制御部の構成を示す図。
【図７】第３実施形態に係る駆動回路を示す図。
【図８】第４実施形態に係る駆動回路を示す図。
【図９】第１オフ制御部の処理手順を示すフローチャート。
【図１０】第２オフ制御部の処理手順を示すフローチャート。
【図１１】その他の実施形態に係る駆動回路を示す図。
【図１２】その他の実施形態に係る駆動回路を示す図。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。
【００１０】
図１に示すように、制御システムは、回転電機１０と、インバータ２０と、直流電源としての蓄電池２１と、制御装置３０とを備えている。本実施形態において、制御システムは車両に搭載されている。回転電機１０は、星形結線された３相の巻線１１を備えている。回転電機１０のロータは、車両の駆動輪と動力伝達が可能なように接続されている。回転電機１０は、例えば同期機である。
【００１１】
回転電機１０は、インバータ２０を介して蓄電池２１に接続されている。蓄電池２１及びインバータ２０の間には、平滑コンデンサ２２が設けられている。インバータ２０は、Ｕ，Ｖ，Ｗ相それぞれについて、上，下アームスイッチの直列接続体を備えている。本実施形態では、上，下アームそれぞれが、第１，第２，第３，第４スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤの並列接続体で構成されている。第１，第２，第３，第４スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤには、第１，第２，第３，第４フリーホイールダイオードＤＡ，ＤＢ，ＤＣ，ＤＤが逆並列に接続されている。上アームにおいて、各スイッチＳＷＡ〜ＳＷＤの高電位側端子には、平滑コンデンサ２２の第１端が接続され、下アームにおいて、各スイッチＳＷＡ〜ＳＷＤの低電位側端子には、平滑コンデンサ２２の第２端が接続されている。上アームの各スイッチＳＷＡ〜ＳＷＤの低電位側端子と下アームの各スイッチＳＷＡ〜ＳＷＤの高電位側端子との接続点には、回転電機１０の巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。本実施形態において、各スイッチＳＷＡ〜ＳＷＤは、ＳｉデバイスのＩＧＢＴが用いられている。このため、各スイッチＳＷＡ〜ＳＷＤの高電位側端子はコレクタであり、低電位側端子はエミッタである。また、各スイッチＳＷＡ〜ＳＷＤのゲートが制御端子に相当する。
【００１２】
制御装置３０は、回転電機１０の制御量をその指令値に制御すべく、インバータ２０を操作する。制御量は、例えばトルクである。制御装置３０は、デッドタイムを挟みつつインバータ２０の上，下アームのスイッチを交互にオン状態とすべく、上，下アームそれぞれに対応する駆動回路４０に対して駆動信号を出力する。駆動信号は、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。
【００１３】
続いて、図２を用いて、駆動回路４０の構成について説明する。
【００１４】
駆動回路４０は、第１ドライブＩＣ５０及び第２ドライブＩＣ６０を備えている。第１〜第４スイッチＳＷＡ〜ＳＷＤのうち、第１，第２スイッチＳＷＡ，ＳＷＢが第１ドライブＩＣ５０の駆動対象スイッチとして割り振られており、第３，第４スイッチＳＷＣ，ＳＷＤが第２ドライブＩＣ６０の駆動対象スイッチとして割り振られている。
【００１５】
第１ドライブＩＣ５０は、第１充電スイッチ５１及び第１放電スイッチ５２を備えている。本実施形態において、第１充電スイッチ５１はＰチャネルＭＯＳＦＥＴであり、第１放電スイッチ５２はＮチャネルＭＯＳＦＥＴである。第１充電スイッチ５１のソースには、第１定電圧電源５３が接続され、第１充電スイッチ５１のドレインには、第１ドライブＩＣ５０の第１Ａ端子Ｔ１Ａが接続されている。第１充電スイッチ５１及び第１放電スイッチ５２は、第１ドライブＩＣ５０の備える第１駆動制御部５７により駆動される。
【００１６】
駆動回路４０は、第１充電抵抗体５４、第１Ａ抵抗体５５Ａ、第１Ｂ抵抗体５５Ｂ及び第１放電抵抗体５６を備えている。第１Ａ端子Ｔ１Ａには、第１充電抵抗体５４の第１端が接続され、第１充電抵抗体５４の第２端には、第１Ａ抵抗体５５Ａの第１端が接続されている。第１Ａ抵抗体５５Ａの第２端には、第１スイッチＳＷＡのゲートが接続されている。第１充電抵抗体５４の第２端には、第１Ｂ抵抗体５５Ｂの第１端が接続されている。第１Ｂ抵抗体５５Ｂの第２端には、第２スイッチＳＷＢのゲートが接続されている。本実施形態において、第１Ａ抵抗体５５Ａの抵抗値は、第１Ｂ抵抗体５５Ｂの抵抗値と同じ値に設定されている。
【００１７】
第１Ａ抵抗体５５Ａ及び第１Ｂ抵抗体５５Ｂそれぞれの第１端には、第１放電抵抗体５６の第１端が接続されている。第１放電抵抗体５６の第２端には、第１ドライブＩＣ５０の第１Ｂ端子Ｔ１Ｂが接続されている。第１Ｂ端子Ｔ１Ｂには、第１放電スイッチ５２のドレインが接続され、第１放電スイッチ５２のソースには、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。
【００１８】
駆動回路４０は、第１Ａオフ保持スイッチ７１及び第１Ｂオフ保持スイッチ７２を備えている。本実施形態において、第１Ａ，第１Ｂオフ保持スイッチ７１，７２はＮチャネルＭＯＳＦＥＴである。第１スイッチＳＷＡのゲートには、第１Ａオフ保持スイッチ７１のドレインが接続され、第１Ａオフ保持スイッチ７１のソースには、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。第２スイッチＳＷＢのゲートには、第１Ｂオフ保持スイッチ７２のドレインが接続され、第１Ｂオフ保持スイッチ７２のソースには、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。第１Ａ，第１Ｂオフ保持スイッチ７１，７２は、第１ドライブＩＣ５０の備える第１オフ制御部７０により駆動される。本実施形態において、第１Ａ，第１Ｂオフ保持スイッチ７１，７２のソースの接続先であるエミッタが基準電位部に相当する。
【００１９】
第２ドライブＩＣ６０は、第２充電スイッチ６１及び第２放電スイッチ６２を備えている。本実施形態において、第２充電スイッチ６１はＰチャネルＭＯＳＦＥＴであり、第２放電スイッチ６２はＮチャネルＭＯＳＦＥＴである。第２充電スイッチ６１のソースには、第２定電圧電源６３が接続され、第２充電スイッチ６１のドレインには、第２ドライブＩＣ６０の第２Ａ端子Ｔ２Ａが接続されている。第２充電スイッチ６１及び第２放電スイッチ６２は、第２ドライブＩＣ６０の備える第２駆動制御部６７により駆動される。
【００２０】
駆動回路４０は、第２充電抵抗体６４、第２Ａ抵抗体６５Ａ、第２Ｂ抵抗体６５Ｂ及び第２放電抵抗体６６を備えている。第２Ａ端子Ｔ２Ａには、第２充電抵抗体６４の第１端が接続され、第２充電抵抗体６４の第２端には、第２Ａ抵抗体６５Ａの第１端が接続されている。第２Ａ抵抗体６５Ａの第２端には、第３スイッチＳＷＣのゲートが接続されている。第２充電抵抗体６４の第２端には、第２Ｂ抵抗体６５Ｂの第１端が接続されている。第２Ｂ抵抗体６５Ｂの第２端には、第４スイッチＳＷＤのゲートが接続されている。本実施形態において、第２Ａ抵抗体６５Ａの抵抗値は、第２Ｂ抵抗体６５Ｂの抵抗値と同じ値に設定されている。
【００２１】
第２Ａ抵抗体６５Ａ及び第２Ｂ抵抗体６５Ｂそれぞれの第１端には、第２放電抵抗体６６の第１端が接続されている。第２放電抵抗体６６の第２端には、第２ドライブＩＣ６０の第２Ｂ端子Ｔ２Ｂが接続されている。第２Ｂ端子Ｔ２Ｂには、第２放電スイッチ６２のドレインが接続され、第２放電スイッチ６２のソースには、第３，第４スイッチＳＷＣ，ＳＷＤのエミッタが接続されている。
【００２２】
駆動回路４０は、第２Ａオフ保持スイッチ８１及び第２Ｂオフ保持スイッチ８２を備えている。本実施形態において、第２Ａ，第２Ｂオフ保持スイッチ８１，８２はＮチャネルＭＯＳＦＥＴである。第３スイッチＳＷＣのゲートには、第２Ａオフ保持スイッチ８１のドレインが接続され、第２Ａオフ保持スイッチ８１のソースには、第３，第４スイッチＳＷＣ，ＳＷＤのエミッタが接続されている。第４スイッチＳＷＤのゲートには、第２Ｂオフ保持スイッチ８２のドレインが接続され、第２Ｂオフ保持スイッチ８２のソースには、第３，第４スイッチＳＷＣ，ＳＷＤのエミッタが接続されている。第２Ａ，第２Ｂオフ保持スイッチ８１，８２は、第２ドライブＩＣ６０の備える第２オフ制御部８０により駆動される。本実施形態において、第２Ａ，第２Ｂオフ保持スイッチ８１，８２のソースの接続先であるエミッタが基準電位部に相当する。
【００２３】
駆動回路４０は、第１個別信号経路ＧＳ１、第２個別信号経路ＧＳ２及び共通信号経路ＧＣを備えている。第１個別信号経路ＧＳ１は、第１Ａ，第１Ｂオフ保持スイッチ７１，７２の制御端子であるゲートと、第１ドライブＩＣ５０の第１Ｃ端子Ｔ１Ｃとを接続している。第１Ｃ端子Ｔ１Ｃは、第１オフ制御部７０に接続されている。第２個別信号経路ＧＳ２は、第２Ａ，第２Ｂオフ保持スイッチ８１，８２のゲートと、第２ドライブＩＣ６０の第２Ｃ端子Ｔ２Ｃとを接続している。第２Ｃ端子Ｔ２Ｃは、第２オフ制御部８０に接続されている。第１個別信号経路ＧＳ１と第２個別信号経路ＧＳ２とは、共通信号経路ＧＣにより接続されている。
【００２４】
この構成によれば、第１オフ制御部７０及び第２オフ制御部８０のうち少なくとも一方から論理Ｈのゲート信号が出力されることにより、第１Ａ，第１Ｂオフ保持スイッチ７１，７２及び第２Ａ，第２Ｂオフ保持スイッチ８１，８２がオン状態とされる。すなわち、第１Ａ，第１Ｂオフ保持スイッチ７１，７２は、自制御部に相当する第１オフ制御部７０に加え、他制御部に相当する第２オフ制御部８０により駆動される。また、第２Ａ，第２Ｂオフ保持スイッチ８１，８２は、自制御部に相当する第２オフ制御部８０に加え、他制御部に相当する第１オフ制御部７０により駆動される。
【００２５】
駆動回路４０は、抵抗体５８Ａ，５８Ｂ，６８Ａ，６８Ｂを備えている。本実施形態において、各抵抗体５８Ａ，５８Ｂ，６８Ａ，６８Ｂの抵抗値は互いに同じ値に設定されている。抵抗体５８Ａ，５８Ｂの直列接続体は、第１スイッチＳＷＡのゲートと第２スイッチＳＷＢのゲートとを接続している。抵抗体５８Ａ，５８Ｂの接続点の電圧である第１電圧Ｖ１は、第１オフ制御部７０に入力される。抵抗体６８Ａ，６８Ｂの直列接続体は、第３スイッチＳＷＣのゲートと第４スイッチＳＷＤのゲートとを接続している。抵抗体６８Ａ，６８Ｂの接続点の電圧である第２電圧Ｖ２は、第２オフ制御部８０に入力される。
【００２６】
本実施形態では、第１〜第４スイッチＳＷＡ〜ＳＷＤのオン状態への切替タイミング及びオフ状態への切替タイミングを同期させるようにしている。このため、本実施形態では、第１駆動制御部５７及び第２駆動制御部６７には、制御装置３０により生成された共通の駆動信号が入力される。詳しくは、第１駆動制御部５７には、第１ドライブＩＣ５０の第１Ｄ端子Ｔ１Ｄを介して駆動信号が入力され、第２駆動制御部６７には、第２ドライブＩＣ６０の第２Ｄ端子Ｔ２Ｄを介して駆動信号が入力される。なお、各駆動制御部５７，６７、各オフ制御部７０，８０及び制御装置３０が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
【００２７】
図３に、第１駆動制御部５７及び第１オフ制御部７０により実行される処理の手順を示す。この処理は、例えば所定の制御周期毎に繰り返し実行される。
【００２８】
ステップＳ１０では、制御装置３０から出力された駆動信号を取得する。そして、取得した駆動信号がオフ指令であるか否かを判定する。
【００２９】
ステップＳ１０において否定判定した場合には、オン指令であると判定し、ステップＳ１１に進む。ステップＳ１１では、第１充電スイッチ５１をオン操作し、第１放電スイッチ５２をオフ操作する。また、第１Ｃ端子Ｔ１Ｃから論理Ｌのゲート信号を出力する。これにより、各オフ保持スイッチ７１，７２，８１，８２がオフ状態とされる。ステップＳ１１の処理によれば、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が閾値電圧Ｖｔｈ以上となる。その結果、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態からオン状態に切り替えられる。
【００３０】
一方、ステップＳ１０において肯定判定した場合には、ステップＳ１２に進み、第１電圧Ｖ１に基づいて、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧Ｖｇｅ１を算出する。そして、算出したゲート電圧Ｖｇｅ１が閾値電圧Ｖｔｈ未満であるか否かを判定する。
【００３１】
ステップＳ１２においてゲート電圧Ｖｇｅ１が閾値電圧Ｖｔｈ以上であると判定した場合には、ステップＳ１３に進み、第１放電スイッチ５２をオン操作し、第１充電スイッチ５１をオフ操作する。また、第１Ｃ端子Ｔ１Ｃから論理Ｌのゲート信号を出力する。これにより、各オフ保持スイッチ７１，７２，８１，８２がオフ状態とされる。ステップＳ１３の処理によれば、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が閾値電圧Ｖｔｈ未満となる。その結果、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態からオフ状態に切り替えられる。
【００３２】
一方、ステップＳ１２において肯定判定した場合には、ステップＳ１４に進み、第１放電スイッチ５２をオン操作し、第１充電スイッチ５１をオフ操作する。また、第１Ｃ端子Ｔ１Ｃから論理Ｈのゲート信号を出力する。これにより、各オフ保持スイッチ７１，７２，８１，８２がオン状態とされる。その結果、各スイッチＳＷＡ〜ＳＷＤのゲートがエミッタと短絡される。
【００３３】
図４に、第２駆動制御部６７及び第２オフ制御部８０により実行される処理の手順を示す。この処理は、例えば所定の制御周期毎に繰り返し実行される。
【００３４】
ステップＳ２０では、制御装置３０から出力された駆動信号を取得する。そして、取得した駆動信号がオフ指令であるか否かを判定する。
【００３５】
ステップＳ２０において否定判定した場合には、オン指令であると判定し、ステップＳ２１に進む。ステップＳ２１では、第２充電スイッチ６１をオン操作し、第２放電スイッチ６２をオフ操作する。また、第２Ｃ端子Ｔ２Ｃから論理Ｌのゲート信号を出力する。これにより、各オフ保持スイッチ７１，７２，８１，８２がオフ状態とされる。ステップＳ２１の処理によれば、第３，第４スイッチＳＷＣ，ＳＷＤのゲート電圧が閾値電圧Ｖｔｈ以上となる。その結果、第３，第４スイッチＳＷＣ，ＳＷＤがオフ状態からオン状態に切り替えられる。
【００３６】
一方、ステップＳ２０において肯定判定した場合には、ステップＳ２２に進み、第２電圧Ｖ２に基づいて、第３，第４スイッチＳＷＣ，ＳＷＤのゲート電圧Ｖｇｅ２を算出する。そして、算出したゲート電圧Ｖｇｅ２が閾値電圧Ｖｔｈ未満であるか否かを判定する。
【００３７】
ステップＳ２２においてゲート電圧Ｖｇｅ２が閾値電圧Ｖｔｈ以上であると判定した場合には、ステップＳ２３に進み、第２放電スイッチ６２をオン操作し、第２充電スイッチ６１をオフ操作する。また、第２Ｃ端子Ｔ２Ｃから論理Ｌのゲート信号を出力する。ステップＳ２３の処理によれば、第３，第４スイッチＳＷＣ，ＳＷＤのゲート電圧が閾値電圧Ｖｔｈ未満となる。その結果、第３，第４スイッチＳＷＣ，ＳＷＤがオン状態からオフ状態に切り替えられる。
【００３８】
一方、ステップＳ２２において肯定判定した場合には、ステップＳ２４に進み、第２放電スイッチ６２をオン操作し、第２充電スイッチ６１をオフ操作する。また、第２Ｃ端子Ｔ２Ｃから論理Ｈのゲート信号を出力する。これにより、各オフ保持スイッチ７１，７２，８１，８２がオン状態とされる。
【００３９】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００４０】
各オフ保持スイッチ７１，７２，８１，８２が第１，第２オフ制御部７０，８０の双方により駆動される。このため、第１，第２オフ制御部７０，８０のうち、いずれか一方のオフ制御部に異常が発生した場合であっても、他方のオフ制御部により各オフ保持スイッチ７１，７２，８１，８２の駆動を継続できる。これにより、各オフ保持スイッチ７１，７２，８１，８２の誤動作の発生を抑制することができる。
【００４１】
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図５に示すように、駆動回路４０が第１抵抗体７５及び第２抵抗体８５を備えている。図５において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００４２】
第１抵抗体７５は、第１個別信号経路ＧＳ１において共通信号経路ＧＣとの接続点よりも第１Ｃ端子Ｔ１Ｃ側に設けられている。第２抵抗体８５は、第２個別信号経路ＧＳ２において共通信号経路ＧＣとの接続点よりも第２Ｃ端子Ｔ２Ｃ側に設けられている。本実施形態において、第１抵抗体７５の抵抗値は、第２抵抗体８５の抵抗値と同じ値に設定されている。
【００４３】
図６に、各オフ制御部７０，８０及びそれらの周辺構成を示す。
【００４４】
第１オフ制御部７０は、第１電源７０ａ、第１高電位側スイッチ７０ｂ、第１低電位側スイッチ７０ｃ及び第１処理部７０ｄを備えている。第１電源７０ａには、第１高電位側スイッチ７０ｂ及び第１低電位側スイッチ７０ｃを介して、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。第１高電位側スイッチ７０ｂ及び第１低電位側スイッチ７０ｃの接続点には、第１Ｃ端子Ｔ１Ｃが接続されている。
【００４５】
第２オフ制御部８０は、第２電源８０ａ、第２高電位側スイッチ８０ｂ、第２低電位側スイッチ８０ｃ及び第２処理部８０ｄを備えている。第２電源８０ａには、第２高電位側スイッチ８０ｂ及び第２低電位側スイッチ８０ｃを介して、第３，第４スイッチＳＷＣ，ＳＷＤのエミッタが接続されている。第２高電位側スイッチ８０ｂ及び第２低電位側スイッチ８０ｃの接続点には、第２Ｃ端子Ｔ２Ｃが接続されている。
【００４６】
本実施形態において、第１駆動制御部５７及び第２駆動制御部６７には、制御装置３０から各別の駆動信号が入力される。詳しくは、第１駆動制御部５７には、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号が第１Ｄ端子Ｔ１Ｄを介して入力され、第２駆動制御部６７には、第３，第４スイッチＳＷＣ，ＳＷＤの駆動信号が第２Ｄ端子Ｔ２Ｄを介して入力される。
【００４７】
第１処理部７０ｄは、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号としてオン指令が入力された場合、第１高電位側スイッチ７０ｂをオン操作してかつ第１低電位側スイッチ７０ｃをオフ操作する。これにより、第１Ｃ端子Ｔ１Ｃから論理Ｈのゲート信号が出力される。一方、第１処理部７０ｄは、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号としてオフ指令が入力された場合、第１高電位側スイッチ７０ｂをオフ操作してかつ第１低電位側スイッチ７０ｃをオン操作する。これにより、第１Ｃ端子Ｔ１Ｃから論理Ｌのゲート信号が出力される。
【００４８】
第２処理部８０ｄは、第３，第４スイッチＳＷＣ，ＳＷＤの駆動信号としてオン指令が入力された場合、第２高電位側スイッチ８０ｂをオン操作してかつ第２低電位側スイッチ８０ｃをオフ操作する。これにより、第２Ｃ端子Ｔ２Ｃから論理Ｈのゲート信号が出力される。一方、第２処理部８０ｄは、第３，第４スイッチＳＷＣ，ＳＷＤの駆動信号としてオフ指令が入力された場合、第２高電位側スイッチ８０ｂをオフ操作してかつ第２低電位側スイッチ８０ｃをオン操作する。これにより、第２Ｃ端子Ｔ２Ｃから論理Ｌのゲート信号が出力される。
【００４９】
本実施形態では、第１，第２スイッチＳＷＡ，ＳＷＢのオフ状態への切替タイミングと、第３，第４スイッチＳＷＣ，ＳＷＤのオフ状態への切替タイミングとをずらずように、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号と、第３，第４スイッチＳＷＣ，ＳＷＤの駆動信号とが制御装置３０により生成される。この場合、第１Ｃ端子Ｔ１Ｃから出力されるゲート信号の論理がＬからＨに切り替えられるタイミングと、第２Ｃ端子Ｔ２Ｃから出力されるゲート信号の論理がＬからＨに切り替えられるタイミングとがずれる。以下、第１Ｃ端子Ｔ１Ｃから出力されるゲート信号の論理がＨに切り替えられるタイミングが、第２Ｃ端子Ｔ２Ｃから出力されるゲート信号の論理がＨに切り替えられるタイミングよりも早い場合を例にして、比較例について説明する。比較例は、駆動回路４０に第１抵抗体７５及び第２抵抗体８５が備えられていない構成のことである。
【００５０】
比較例においては、第２低電位側スイッチ８０ｃがオン操作されていると、第１Ｃ端子Ｔ１Ｃが第１，第２スイッチＳＷＡ，ＳＷＢのエミッタと短絡される。このため、第１高電位側スイッチ７０ｂがオン操作されてかつ第１低電位側スイッチ７０ｃがオフ操作されたとしても、第２低電位側スイッチ８０ｃがオン操作されていると、第１Ｃ端子Ｔ１Ｃから出力されるゲート信号の論理をＨにしたいにもかかわらずＬになってしまう。
【００５１】
これに対し、本実施形態では、第１抵抗体７５及び第２抵抗体８５が備えられている。このため、第１Ｃ端子Ｔ１Ｃが第１，第２スイッチＳＷＡ，ＳＷＢのエミッタと短絡されることを防止し、第１Ｃ端子Ｔ１Ｃから出力されるゲート信号の論理がＬになってしまうことを防止できる。
【００５２】
ちなみに、第１電源７０ａから出力される直流電圧は、例えば、第１抵抗体７５の両端のうち共通信号経路ＧＣ側の電圧が、第１Ａ，第１Ｂオフ保持スイッチ７１，７２の閾値電圧以上となるように設定されればよい。また、第２電源８０ａから出力される直流電圧は、例えば、第２抵抗体８５の両端のうち共通信号経路ＧＣ側の電圧が、第２Ａ，第２Ｂオフ保持スイッチ８１，８２の閾値電圧以上となるように設定されればよい。
【００５３】
＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図７に示すように、各スイッチＳＷＡ〜ＳＷＤに対応してオフ保持スイッチが複数設けられている。図７において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００５４】
駆動回路４０は、第１Ｃオフ保持スイッチ７３及び第１Ｄオフ保持スイッチ７４を備えている。本実施形態において、第１Ｃ，第１Ｄオフ保持スイッチ７３，７４はＮチャネルＭＯＳＦＥＴである。第１スイッチＳＷＡのゲートには、第１Ｃオフ保持スイッチ７３のドレインが接続され、第１Ｃオフ保持スイッチ７３のソースには、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。第２スイッチＳＷＢのゲートには、第１Ｄオフ保持スイッチ７４のドレインが接続され、第１Ｄオフ保持スイッチ７４のソースには、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。
【００５５】
駆動回路４０は、第２Ｃオフ保持スイッチ８３及び第２Ｄオフ保持スイッチ８４を備えている。本実施形態において、第２Ｃ，第２Ｄオフ保持スイッチ８３，８４はＮチャネルＭＯＳＦＥＴである。第３スイッチＳＷＣのゲートには、第２Ｃオフ保持スイッチ８３のドレインが接続され、第２Ｃオフ保持スイッチ８３のソースには、第３，第４スイッチＳＷＣ，ＳＷＤのエミッタが接続されている。第４スイッチＳＷＤのゲートには、第２Ｄオフ保持スイッチ８４のドレインが接続され、第２Ｄオフ保持スイッチ８４のソースには、第３，第４スイッチＳＷＣ，ＳＷＤのエミッタが接続されている。
【００５６】
第１Ａ，第１Ｂオフ保持スイッチ７１，７２及び第２Ｃ，第２Ｄオフ保持スイッチ８３，８４のゲートには、第１個別信号経路ＧＳ１を介して第１Ｃ端子Ｔ１Ｃが接続されている。これにより、第１Ａ，第１Ｂオフ保持スイッチ７１，７２及び第２Ｃ，第２Ｄオフ保持スイッチ８３，８４は、第１オフ制御部７０により駆動される。
【００５７】
第２Ａ，第２Ｂオフ保持スイッチ８１，８２及び第１Ｃ，第１Ｄオフ保持スイッチ７３，７４のゲートには、第２個別信号経路ＧＳ２を介して第２Ｃ端子Ｔ２Ｃが接続されている。これにより、第２Ａ，第２Ｂオフ保持スイッチ８１，８２及び第１Ｃ，第１Ｄオフ保持スイッチ７３，７４は、第２オフ制御部８０により駆動される。
【００５８】
以上説明したように、本実施形態では、第１〜第４スイッチＳＷＡ〜ＳＷＤのそれぞれのゲートに２つのオフ保持スイッチが接続されている。そして、２つのオフ保持スイッチのうち、一方が第１オフ制御部７０により駆動され、他方が第２オフ制御部８０により駆動される。この構成によれば、第１実施形態と同様の効果を奏することができる。
【００５９】
＜第４実施形態＞
以下、第４実施形態について、第３実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、第１駆動制御部５７及び第２駆動制御部６７に、制御装置３０から各別の駆動信号が入力される。これに伴い、各オフ制御部７０，８０の処理を変更する。図８において、先の図７に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００６０】
第１Ａ，第１Ｂオフ保持スイッチ７１，７２のゲートには、第１個別信号経路ＧＳ１を介して第１Ｃ端子Ｔ１Ｃが接続されている。また、第２Ｃ，第２Ｄオフ保持スイッチ８３，８４のゲートには、第３個別信号経路ＧＳ３を介して、第１ドライブＩＣ５０の第１Ｅ端子Ｔ１Ｅが接続されている。これにより、第１Ａ，第１Ｂオフ保持スイッチ７１，７２及び第２Ｃ，第２Ｄオフ保持スイッチ８３，８４は、第１オフ制御部７０により駆動される。
【００６１】
第２Ａ，第２Ｂオフ保持スイッチ８１，８２のゲートには、第２個別信号経路ＧＳ２を介して第２Ｃ端子Ｔ２Ｃが接続されている。また、第１Ｃ，第１Ｄオフ保持スイッチ７３，７４のゲートには、第４個別信号経路ＧＳ４を介して、第２ドライブＩＣ６０の第２Ｅ端子Ｔ２Ｅが接続されている。これにより、第２Ａ，第２Ｂオフ保持スイッチ８１，８２及び第１Ｃ，第１Ｄオフ保持スイッチ７３，７４は、第２オフ制御部８０により駆動される。
【００６２】
第１オフ制御部７０には、第３，第４スイッチＳＷＣ，ＳＷＤの駆動信号が第１Ｆ端子Ｔ１Ｆを介して入力され、第２オフ制御部８０には、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号が第２Ｆ端子Ｔ２Ｆを介して入力される。また、第１オフ制御部７０及び第２オフ制御部８０それぞれには、第１，第２電圧Ｖ１，Ｖ２が入力される。
【００６３】
続いて、第１ドライブＩＣ５０における処理について説明する。
【００６４】
第１駆動制御部５７及び第１オフ制御部７０は、先の図３に示した処理を行う。ただし、図３のステップＳ１０の処理は、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号がオフ指令であるか否かを判定する処理とする。また、第１オフ制御部７０は、図９に示す処理を行う。この処理は、例えば所定の制御周期毎に繰り返し実行される。
【００６５】
ステップＳ３０では、制御装置３０から出力された第３，第４スイッチＳＷＣ，ＳＷＤの駆動信号を取得する。そして、取得した駆動信号がオフ指令であるか否かを判定する。
【００６６】
ステップＳ３０において否定判定した場合には、オン指令であると判定し、ステップＳ３１に進む。ステップＳ３１では、第１Ｅ端子Ｔ１Ｅから論理Ｌのゲート信号を出力する。これにより，第２Ｃ，第２Ｄオフ保持スイッチ８３，８４がオフ状態とされる。
【００６７】
一方、ステップＳ３０において肯定判定した場合には、ステップＳ３２に進み、第２電圧Ｖ２に基づいて、第３，第４スイッチＳＷＣ，ＳＷＤのゲート電圧Ｖｇｅ２を算出する。そして、算出したゲート電圧Ｖｇｅ２が閾値電圧Ｖｔｈ未満であるか否かを判定する。
【００６８】
ステップＳ３２においてゲート電圧Ｖｇｅ２が閾値電圧Ｖｔｈ以上であると判定した場合には、ステップＳ３１に進む。
【００６９】
一方、ステップＳ３２において肯定判定した場合には、ステップＳ３３に進み、第１Ｅ端子Ｔ１Ｅから論理Ｈのゲート信号を出力する。これにより、第２Ｃ，第２Ｄオフ保持スイッチ８３，８４がオン状態とされる。
【００７０】
続いて、第２ドライブＩＣ６０における処理について説明する。
【００７１】
第２駆動制御部６７及び第２オフ制御部８０は、先の図４に示した処理を行う。ただし、図４のステップＳ２０の処理は、第３，第４スイッチＳＷＣ，ＳＷＤの駆動信号がオフ指令であるか否かを判定する処理とする。また、第２オフ制御部８０は、図１０に示す処理を行う。この処理は、例えば所定の制御周期毎に繰り返し実行される。
【００７２】
ステップＳ４０では、制御装置３０から出力された第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号を取得する。そして、取得した駆動信号がオフ指令であるか否かを判定する。
【００７３】
ステップＳ４０において否定判定した場合には、オン指令であると判定し、ステップＳ４１に進む。ステップＳ４１では、第２Ｅ端子Ｔ２Ｅから論理Ｌのゲート信号を出力する。これにより，第１Ｃ，第１Ｄオフ保持スイッチ７３，７４がオフ状態とされる。
【００７４】
一方、ステップＳ４０において肯定判定した場合には、ステップＳ４２に進み、第１電圧Ｖ１に基づいて、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧Ｖｇｅ１を算出する。そして、算出したゲート電圧Ｖｇｅ１が閾値電圧Ｖｔｈ未満であるか否かを判定する。
【００７５】
ステップＳ４２においてゲート電圧Ｖｇｅ１が閾値電圧Ｖｔｈ以上であると判定した場合には、ステップＳ４１に進む。
【００７６】
一方、ステップＳ４２において肯定判定した場合には、ステップＳ４３に進み、第２Ｅ端子Ｔ２Ｅから論理Ｈのゲート信号を出力する。これにより、第１Ｃ，第１Ｄオフ保持スイッチ７３，７４がオン状態とされる。
【００７７】
以上説明した本実施形態によれば、第１，第２オフ制御部７０，８０のいずれかに異常が発生した場合であっても、オフ保持スイッチの駆動を継続できる。特に、第１，第２スイッチＳＷＡ，ＳＷＢのオフ状態への切替タイミングと、第３，第４スイッチＳＷＣ，ＳＷＤのオフ状態への切替タイミングとがずらされている場合、本実施形態を採用するメリットが大きい。
【００７８】
＜第４実施形態の変形例＞
第１，第２スイッチＳＷＡ，ＳＷＢのオフ状態への切替タイミングと、第３，第４スイッチＳＷＣ，ＳＷＤのオフ状態への切替タイミングとがずらされている場合、図９のステップＳ３２の処理と、図１０のステップＳ４２の処理とを、各ゲート電圧Ｖｇｅ１，Ｖｇｅ２の双方が閾値電圧Ｖｔｈ未満であるか否かを判定する処理に置き換えればよい。
【００７９】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００８０】
・図１１に示すように、駆動回路４０が負電圧源９０を備えていてもよい。負電圧源９０は、基準電位部に相当し、第１〜第４スイッチＳＷＡ〜ＳＷＤのエミッタ電位よりも低い直流電圧を出力する。各オフ保持スイッチ７１，７２，８１，８２のソースには、負電圧源９０が接続されている。なお、図１１において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００８１】
・動作を停止させる指令又は消費電力を低減させる指令のいずれかを示す指令信号が、制御装置３０から各駆動制御部５７，６７及び各オフ制御部７０，８０に入力される構成であってもよい。図１２には、第１ドライブＩＣ５０の第１Ｇ端子Ｔ１Ｇを介して第１駆動制御部５７及び第１オフ制御部７０に指令信号が入力され、第２ドライブＩＣ６０の第２Ｇ端子Ｔ２Ｇを介して第２駆動制御部６７及び第２オフ制御部８０に指令信号が入力される構成を示す。なお、図１２において、先の図２に示した構成と同一の構成又は対応する構成については、便宜上、同一の符号を付している。
【００８２】
・オフ保持スイッチとしては、ＭＯＳＦＥＴに限らず、例えばバイポーラトランジスタであってもよい。この場合、バイポーラトランジスタのベースが制御端子に相当する。
【００８３】
・１つの駆動回路４０にドライブＩＣがＮ個（Ｎ≧３）備えられていてもよい。この場合、１つの駆動回路４０に対してＮ個の駆動対象スイッチが存在する。また、各ドライブＩＣにオフ制御部が備えられるため、１つの駆動回路４０にオフ制御部がＮ個備えられることとなる。この場合、各駆動対象スイッチのゲートに接続されたオフ保持スイッチは、Ｎ個のオフ制御部全てにより駆動される構成に限らず、少なくとも２つのオフ制御部により駆動される構成であってもよい。
【００８４】
・インバータ２０を構成するスイッチの並列接続数は、４つに限らず、２つ又は３つであったり、５つ以上であったりしてもよい。
【００８５】
・互いに並列接続される駆動対象スイッチとしては、ＩＧＢＴのみの並列接続体に限らず、例えば、ＩＧＢＴ及びＮチャネルＭＯＳＦＥＴの並列接続体であってもよい。
【００８６】
・駆動対象スイッチを備える電力変換器としては、インバータに限らず、例えばＤＣＤＣコンバータであってもよい。
【００８７】
・制御システムとしては、車両に搭載されるものに限らない。
【符号の説明】
【００８８】
４０…駆動回路、５０…第１ドライブＩＣ、６０…第２ドライブＩＣ、７０…第１オフ制御部、８０…第２オフ制御部、ＳＷＡ〜ＳＷＤ…第１〜第４スイッチ。
【図１】
2019154095.tif 000003
【図２】
2019154095.tif 000004
【図３】
2019154095.tif 000005
【図４】
2019154095.tif 000006
【図５】
2019154095.tif 000007
【図６】
2019154095.tif 000008
【図７】
2019154095.tif 000009
【図８】
2019154095.tif 000010
【図９】
2019154095.tif 000011
【図１０】
2019154095.tif 000012
【図１１】
2019154095.tif 000013
【図１２】
2019154095.tif 000014