(57)【要約】【課題】フラットパネルディスプレイの基板に形成されたゲート信号線駆動回路を構成するシフトレジスタのサージ耐性を向上する。【解決手段】ゲート信号線駆動回路１４は、縦続接続された複数の単位レジスタ回路３２からなるシフトレジスタ３０を含み、複数のゲート信号線２０へ順番にゲート信号を出力する。単位レジスタ回路３２のうちシフトレジスタ３０のシフト動作の先頭側に位置する２つのレジスタ回路３２-1，３２-2は、スタート信号を並列に入力されて動作する。一方のレジスタ回路の出力信号は、ゲート信号生成回路３６を介してゲート信号線に入力され、他方のレジスタ回路の出力信号は、後続段の単位レジスタ回路３２に入力されるように、レジスタ回路の出力先がそれぞれ異なるように構成される。【選択図】図２
2019015900.tif 000002
【特許請求の範囲】
【請求項１】
基板上に表示領域および前記表示領域の周辺に設けられた周辺領域を有し、
前記表示領域に、
マトリクス状に配列された複数の画素と、
前記表示領域に配列され、映像信号の書き込みを可能とする前記画素にゲート信号を供給する複数のゲート信号線と、を有し、
前記周辺領域に、
レジスタ回路と、前記レジスタ回路の出力信号に基づいて前記ゲート信号を出力するゲート信号生成回路とからなる回路ユニットを複数有するゲート信号線駆動回路と、
前記ゲート信号線駆動回路へ制御信号を出力する制御回路と、を有し、
前記回路ユニットとして、前記制御回路の前記制御信号が入力される第１の回路ユニット及び第２の回路ユニットを有し、
前記制御信号が入力された前記第１の回路ユニットにおいて、前記レジスタ回路は出力を他の回路ユニットへ出力するとともに、前記ゲート信号生成回路は、前記ゲート信号を出力せず、
前記制御信号が入力された前記第２の回路ユニットにおいて、前記レジスタ回路は出力を他の回路ユニットへ出力せず、前記ゲート信号生成回路は、前記ゲート信号を前記ゲート信号線に出力すること、
を特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記回路ユニットは、前記周辺領域において、前記表示領域に沿って一列に並んで配置され、
前記第１の回路ユニットは、前記回路ユニットの列の端部に配置され、前記第２の回路ユニットは、前記第１の回路ユニットに隣接して配置されること、
を特徴とする表示装置。
【請求項３】
請求項１に記載の表示装置において、
前記回路ユニットは、前記周辺領域において、前記表示領域に沿って一列に並んで配置され、
前記第２の回路ユニットは、前記回路ユニットの列の端部に配置され、前記第１の回路ユニットは、前記第２の回路ユニットに隣接して配置されること、
を特徴とする表示装置。
【請求項４】
請求項１に記載の表示装置において、
前記回路ユニットとして、前記制御回路の前記制御信号が入力される第３の回路ユニット及び第４の回路ユニットを更に有し、
前記制御信号が入力された前記第３の回路ユニットにおいて、前記レジスタ回路は出力を他の回路ユニットへ出力するとともに、前記ゲート信号生成回路は、前記ゲート信号を出力せず、
前記制御信号が入力された前記第４の回路ユニットにおいて、前記レジスタ回路は出力を他の回路ユニットへ出力せず、前記ゲート信号生成回路は、前記ゲート信号を前記ゲート信号線に出力すること、
を特徴とする表示装置。
【請求項５】
請求項４に記載の表示装置において、
前記回路ユニットは、前記周辺領域において、前記表示領域に沿って一列に並んで配置され、
前記第１の回路ユニットは、前記回路ユニットの列の一方の端部に配置され、前記第２の回路ユニットは、前記第１の回路ユニットの隣に配置され、
前記第３の回路ユニットは、前記回路ユニットの列の他方の端部に配置され、前記第４の回路ユニットは、前記第３の回路ユニットに隣接して配置されること、
を特徴とする表示装置。
【請求項６】
請求項４に記載の表示装置において、
前記回路ユニットは、前記周辺領域において、前記表示領域に沿って一列に並んで配置され、
前記第２の回路ユニットは、前記回路ユニットの列の端部に配置され、前記第１の回路ユニットは、前記第２の回路ユニットの隣に配置され、
前記第４の回路ユニットは、前記回路ユニットの列の他方の端部に配置され、前記第３の回路ユニットは、前記第４の回路ユニットに隣接して配置されること、
を特徴とする表示装置。
【請求項７】
請求項４に記載の表示装置において、
前記シフトレジスタは双方向シフトレジスタであり、
前記制御回路は、前記第１及び第２の回路ユニット、または、前記第３及び第４回路ユニットの何れかに制御信号を入力すること、
を特徴とする表示装置。
【請求項８】
請求項１に記載の表示装置において、
前記表示領域の端部は、平面視において、非矩形部を有し、
前記第１及び第２の回路ユニットは、前記非矩形部に沿って配列されること、
を特徴とする表示装置。
【請求項９】
請求項４に記載の表示装置において、
前記表示領域の端部は、平面視において、非矩形部を有し、
前記第３及び第４の回路ユニットは、前記非矩形部に沿って配列されること、
を特徴とする表示装置。
【請求項１０】
請求項１に記載の表示装置において、
前記ゲート信号生成回路は、前記レジスタ回路の前記出力信号に基づいて複数の前記ゲート信号を生成し、
前記ゲート信号生成回路は、前記複数のゲート信号線に対して、前記ゲート信号を出力すること、
を特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に表示領域の縁に沿って配置されゲート信号線を駆動するゲート信号線駆動回路に関する。
【背景技術】
【０００２】
アクティブマトリクス型の表示パネルは、例えば、画素がマトリクス状に二次元配列された表示領域に、画素行ごとにゲート信号線を配置し、これと交差して画素列ごとに映像信号線を配置する。そしてゲート信号線及び映像信号線に信号を入力する回路が表示パネルの基板における表示領域の外側の領域（額縁領域）に配置される。具体的には、ゲート信号線駆動回路からゲート信号線に印加される信号により画素行が選択され、選択された画素に映像信号線駆動回路から映像信号線を介して映像信号が入力される。
【０００３】
ゲート信号線駆動回路はシフトレジスタを備え、当該シフトレジスタは縦続接続された複数段の単位レジスタ回路からなり、その単位レジスタ回路列の一方端にスタートパルスを入力されると当該一方端から他方端へ各段の単位レジスタ回路が順番にパルスを１回出力するシフト動作を映像の垂直走査に連動して行う。
【０００４】
ここで、表示パネルの高解像度化に伴い、ゲート信号線の配列ピッチが狭くなり、それと共に当該シフトレジスタの各段を構成する単位レジスタ回路も縮小することが求められる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−２２４３４１号公報
【特許文献２】特許第４９７０５５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ゲート信号線駆動回路のシフトレジスタのスタートパルスは、単位レジスタ回路の入力端子に接続された薄膜トランジスタ（thin film transistor：ＴＦＴ）のゲート電極に印加される。スタートパルス配線に接続される素子数は少なく、また、単位レジスタ回路のサイズ縮小に伴い当該ＴＦＴのゲート電極も小さくなるため、スタートパルス配線に生じた静電気放電（electrostatic discharge：ＥＳＤ）等のサージにより当該ＴＦＴが破壊されやすいという問題があった。
【０００７】
本願発明は当該問題点を解決するものであり、ゲート信号線駆動回路を構成するシフトレジスタのサージ耐性を向上した表示装置を提供する。
【課題を解決するための手段】
【０００８】
本発明に係る表示装置は、基板上に表示領域および前記表示領域の周辺に設けられた周辺領域を有し、前記表示領域に、マトリクス状に配列された複数の画素と、前記表示領域に配列され、映像信号の書き込みを可能とする前記画素にゲート信号を供給する複数のゲート信号線と、を有し、前記周辺領域に、レジスタ回路と、前記レジスタ回路の出力信号に基づいて前記ゲート信号を出力するゲート信号生成回路とからなる回路ユニットを複数有するゲート信号線駆動回路と、前記ゲート信号線駆動回路へ制御信号を出力する制御回路と、を有し、前記回路ユニットとして、前記制御回路の前記制御信号が入力される第１の回路ユニット及び第２の回路ユニットを更に有し、前記制御信号が入力された前記第１の回路ユニットにおいて、前記レジスタ回路は出力を他の回路ユニットへ出力するとともに、前記ゲート信号線駆動回路は、前記ゲート信号を出力せず、前記制御信号が入力された前記第２の回路ユニットにおいて、前記レジスタ回路は出力を他の回路ユニットへ出力せず、前記ゲート信号生成回路は、前記ゲート信号を前記ゲート信号線に出力すること、を特徴とする。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る画像表示装置の概略の構成を示す模式図である。
【図２】本発明の実施形態に係るゲート信号線駆動回路の概略の回路構成を示すブロック図である。
【図３】ゲート信号線駆動回路を構成する回路ユニットの一例の概略の回路構成図である。
【図４】ゲート信号線駆動回路を構成する回路ユニットの一例の概略の回路構成図である。
【図５】図３及び図４の単位レジスタ回路の動作の概略のタイミング図である。
【図６】ＥＮＢ回路の回路構成例を示す概略の回路図である。
【図７】ＥＮＢ回路の動作の概略のタイミング図である。
【図８】本発明の実施形態に係るゲート信号線駆動回路の他の構成例を示すブロック図である。
【図９】本発明の実施形態に係るゲート信号線駆動回路の他の構成例を示すブロック図である。
【図１０】画像表示装置の画素回路、ゲート信号線駆動回路等が形成される基板の模式的な平面図である。
【図１１】図１０に示す基板の左上部分の模式的な拡大図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１１】
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１２】
図１は、実施形態に係る画像表示装置１０の概略の構成を示す模式図である。画像表示装置１０は例えば、液晶ディスプレイなどの表示パネルである。画像表示装置１０は、複数の画素回路１２、ゲート信号線駆動回路１４、映像信号線駆動回路１６及び制御回路１８を有する。これらの表示パネルの構成要素は基本的に、ガラスなどを材料とする基板の表面に積層される薄膜を用いて形成され、例えば、それら回路を構成するトランジスタとして薄膜トランジスタ（thin film transistor：ＴＦＴ）が形成される。また、表示パネルは、基板とは別に形成されて基板に搭載又は接続される集積回路（integrated circuit：ＩＣ）を含み得る。例えば、制御回路１８はドライバＩＣにより構成される部分を有する。
【００１３】
画素回路１２は画素に対応して表示部（表示領域）にマトリクス状に配列される。なお、本実施形態ではマトリクス状とは画素が互いに直交する行方向及び列方向にそれぞれ配列されていることを表現しており、画素が配列された全体の領域の形状が矩形であることは意味していない。
【００１４】
ゲート信号線駆動回路１４には複数のゲート信号線２０が接続される。各ゲート信号線２０には、水平方向（行方向）に並ぶ複数の画素回路１２が接続される。ゲート信号線駆動回路１４はゲート信号線２０に順番にゲート信号を出力し、当該ゲート信号線２０に接続される画素回路１２をデータ書き込み可能にする。
【００１５】
映像信号線駆動回路１６には複数の映像信号線２２が接続される。各映像信号線２２には、垂直方向（列方向）に並ぶ複数の画素回路１２が接続される。映像信号線駆動回路１６は１走査線分の表示データに応じた電圧の映像信号を映像信号線２２に出力する。各映像信号線２２に出力された映像信号は、ゲート信号により書き込み可能とされている画素回路１２に書き込まれ、各画素回路１２は書き込まれた映像信号に応じて画素から出射される光量を制御する。
【００１６】
例えば、画像表示装置１０が液晶表示装置である場合、画素回路１２として画素ＴＦＴ１２ａや画素電極１２ｂなどが基板表面に形成される。各画素行に並ぶ複数の画素ＴＦＴ１２ａは、ゲート電極を共通のゲート信号線２０に接続され、当該ゲート信号線２０に供給されるゲートパルスを印加されて行単位でオン状態となる。一方、各画素列に並ぶ複数の画素ＴＦＴ１２ａのドレインは共通の映像信号線２２に接続され、ゲートパルスでオンした画素ＴＦＴ１２ａのソースに接続される画素電極１２ｂが映像信号線２２から映像信号に応じた電圧を印加される。
【００１７】
制御回路１８は、ゲート信号線駆動回路１４及び映像信号線駆動回路１６の動作を制御する。
【００１８】
画像表示装置１０はゲート信号線駆動回路１４として表示部の左側部に配置されるゲート信号線駆動回路１４Ｌと、右側部に配置されるゲート信号線駆動回路１４Ｒとを備えた構成とすることができる。本実施形態では、各ゲート信号線２０は左右両側のゲート信号線駆動回路１４に接続され、両側から同じゲート信号を給電される。ちなみに例えば、ゲート信号線駆動回路１４Ｒは奇数行のゲート信号線２０に、またゲート信号線駆動回路１４Ｌは偶数行のゲート信号線２０にゲート信号を供給するといった構成とすることもできる。
【００１９】
本実施形態ではゲート信号線駆動回路１４及び制御回路１８は、一方向のシフト動作を行うシフトレジスタを構成し、具体的には、ゲート信号を表示部の上側のゲート信号線２０から下側のゲート信号線２０へ順番に供給する。なお、当該シフトレジスタを双方向のシフト動作を行う双方向シフトレジスタとすることもでき、その場合には、ゲート信号の供給順序を表示部の上側から下側へ向かう順方向と、下側から上側へ向かう逆方向とに切り替えることができる。
【００２０】
図２はゲート信号線駆動回路１４の概略の回路構成を示すブロック図である。ゲート信号線駆動回路１４は制御回路１８から制御信号、電源を供給されて動作する。ゲート信号線駆動回路１４におけるシフトレジスタ３０は、縦続接続された複数段の単位レジスタ回路３２からなり、ゲート信号線駆動回路１４は、それぞれ単位レジスタ回路３２を１つずつ含んで基板上の互いに分離した領域に配置された複数段の回路ユニット３４からなる。シフトレジスタ３０は、基本的にその単位レジスタ回路列における一方端から他方端へ各段の単位レジスタ回路３２が順番にパルスを１回出力する動作を、垂直走査等に連動して行う。
【００２１】
ここで、ゲート信号線駆動回路１４は額縁領域の基板表面に形成され、表示領域の縁のうちゲート信号線２０への接続端が並ぶ接続縁部に沿って基板上に配置される。具体的には、表示領域には画素行方向に延在する複数のゲート信号線２０が画素列方向に配列され、当該ゲート信号線２０の接続端は表示領域の左右両側の縁に引き出される。よって、ゲート信号線駆動回路１４は、表示領域の縁のうち接続縁部となる左右両側の部分に沿って配置され、単位レジスタ回路３２及び回路ユニット３４は基本的に画素列方向に配列される。これに対応して図２においても、単位レジスタ回路３２及び回路ユニット３４を表すブロックを縦方向に並べており、この配列にて、シフトレジスタ３０は上から下へシフト動作を行う。
【００２２】
ゲート信号線駆動回路１４は単位レジスタ回路３２の出力に基づいてゲート信号ＳＧを生成するゲート信号生成回路３６を有し、シフトレジスタ３０における画素列方向の上から下へのパルスの転送動作に連動して、ゲート信号線２０へ画素列方向の上側のものから順番にゲートパルスを供給する。なお、本実施形態のゲート信号生成回路３６は４相のイネーブル信号ＳＥＮＢ１〜ＳＥＮＢ４を用い、単位レジスタ回路３２の出力パルスに連動して、画素列方向に連続して配置される４本のゲート信号線２０へのゲートパルスを順番に生成する。
【００２３】
図２に示すゲート信号線駆動回路１４の特徴の１つは、列をなす複数の回路ユニット３４のうち当該列の一方端側に位置する２つが制御回路１８から制御信号を並列して入力されることにある。つまり、単位レジスタ回路３２のうちシフトレジスタ３０のシフト動作の先頭側に位置する２つである端部レジスタ回路が制御回路１８からスタート信号ＳＳＴを並列して入力されて動作する。これにより、単位レジスタ回路３２の入力に設けられるＴＦＴのゲート電極が２つ並列にスタート信号線３８に接続される。つまり、スタート信号線３８に接続されるＴＦＴのゲート電極容量が増え、スタート信号線３８に生じたＥＳＤ等のサージ電圧が緩和されるので、ゲート信号線駆動回路１４への悪影響が低減される。
【００２４】
具体的には、上から１つ目及び２つ目の単位レジスタ回路３２-1，３２-2が端部レジスタ回路として、入力端子ＩＮにスタート信号線３８からスタートパルスを入力され動作する。
【００２５】
ゲート信号線駆動回路１４において基本的に単位レジスタ回路３２の出力パルスは、ゲート信号を生成する機能（ゲート信号生成機能）と、後続段の単位レジスタ回路３２に入力され当該後続段を動作させる機能（後続段トリガ機能）との２つの役割を有する。これに対し、単位レジスタ回路３２-1，３２-2はそれぞれ当該２つの機能の１つずつを与えられている。具体的には、単位レジスタ回路３２-1の出力パルスは、ゲート信号生成機能のみに用いられ、単位レジスタ回路３２-2の出力パルスは後続段トリガ機能のみに用いられる。このように、端部レジスタ回路は、シフトレジスタ３０における単位レジスタ回路３２同士の接続関係において、それ以外の単位レジスタ回路３２とは異なる構成を有する。
【００２６】
つまり、図２において、単位レジスタ回路３２-1が、入力されたスタートパルスに対してパルスを出力すると、それに連動してゲート信号生成回路３６-1が上側から１〜４番目のゲート信号線２０への信号ＳＧ(1)〜ＳＧ(4)として順次、ゲートパルスを生成し出力する。一方、単位レジスタ回路３２-1の出力パルスは他の単位レジスタ回路３２には入力されず、よって、他の単位レジスタ回路３２の動作を起動しない。
【００２７】
これに対し、単位レジスタ回路３２-2の出力端子ＯＵＴは上から３つ目の単位レジスタ回路３２-3の入力端子ＩＮに接続され、単位レジスタ回路３２-2が入力されたスタートパルスに対してパルスを出力すると、当該出力パルスは単位レジスタ回路３２-3に転送され、当該単位レジスタ回路の動作を起動する。一方、単位レジスタ回路３２と併せて１つの回路ユニットとして基板上に形成されるゲート信号生成回路３６-2はゲート信号線２０には接続されず、ゲート信号生成回路３６-2は単位レジスタ回路３２-2からパルスを入力されても実質的にゲート信号生成機能を果たさない。この点に関し、回路ユニット３４-2はゲート信号生成回路３６-2を省略した構成とすることもできる。
【００２８】
ちなみに、シフトレジスタ３０を構成する単位レジスタ回路３２の数をＮとすると、上から３〜Ｎ番目の端部レジスタ回路３２-3〜３２-Nが端部レジスタ回路以外の単位レジスタ回路３２となる。それらのうち、最終段である単位レジスタ回路３２-Nの出力は後続段トリガ機能には用いられずゲート信号生成機能のみに用いられるが、それ以外の単位レジスタ回路３２-3〜３２-(N-1)の出力はゲート信号生成機能と後続段トリガ機能との両方に用いられる。具体的には、ｊ番目（３≦ｊ≦Ｎ）の単位レジスタ回路３２-jは前段となる単位レジスタ回路３２から入力端子ＩＮへ入力されるパルスに応じてパルスを出力する。ゲート信号生成回路３６-jは単位レジスタ回路３２-jからパルスを入力されると、（４ｊ−７）〜（４ｊ−４）番目のゲート信号線２０への信号ＳＧ(4j-7)〜ＳＧ(4j-4)として順次、ゲートパルスを出力する。一方、単位レジスタ回路３２-jの出力パルスは、ｊ＝Ｎの場合を除き、後続段となる単位レジスタ回路３２-(j+1)の入力端子ＩＮに入力される。なお、単位レジスタ回路３２-Nの出力パルスは例えば、制御回路１８へ入力され、シフト動作の終了に伴う制御等に利用することができる。
【００２９】
ここで、ゲート信号生成機能の有無に着目すると、端部レジスタ回路以外の単位レジスタ回路３２を含んだ回路ユニット３４と、端部レジスタ回路のうちゲート信号生成機能を担う単位レジスタ回路３２-1を含んだ回路ユニット３４-1とは構成が共通するのに対し、端部レジスタ回路のうち後続段トリガ機能を担う単位レジスタ回路３２-2を含んだ回路ユニット３４-2はゲート信号生成回路３６-2を省略でき、その場合、回路ユニット３４-2の構成は他の段と相違する。
【００３０】
図３及び図４は回路ユニット３４の一例の概略の回路構成図である。図３の回路ユニット３４ａと図４の回路ユニット３４ｂとでは単位レジスタ回路３２の構成に違いがある。図５は図３及び図４の単位レジスタ回路３２の動作の概略のタイミング図である。
【００３１】
図３に示す単位レジスタ回路３２ａは、ＮＯＲゲート４０、インバータ４２、ｐチャネルのＴＦＴ（ｐ−ＴＦＴ）であるトランジスタＱＰ１、ｎチャネルのＴＦＴ（ｎ−ＴＦＴ）であるトランジスタＱＮ１を含んで構成される。ＱＰ１及びＱＮ１はゲートを共にＮＯＲゲート４０の出力端子に接続され、ドレインを共にノードＮ１に接続され、ゲート電位に応じていずれか一方が選択的にオンする。ＱＰ１のソースはクロック入力端子ＣＫに接続され、ＱＮ１のソースは所定の低電位（Ｌレベル）の電源ＶＧＬに接続される。ＮＯＲゲート４０は単位レジスタ回路３２ａの入力端子ＩＮへの入力信号とノードＮ１の電位とを入力される。インバータ４２はノードＮ１の電位レベルを反転して単位レジスタ回路３２ａの出力端子ＯＵＴに出力する。
【００３２】
図４に示す単位レジスタ回路３２ｂは、ＮＡＮＤゲート４４、インバータ４６、ｐ−ＴＦＴであるトランジスタＱＰ２、ｎ−ＴＦＴであるトランジスタＱＮ２を含んで構成される。ＱＰ２及びＱＮ２はゲートを共にＮＡＮＤゲート４４の出力端子に接続され、ドレインを共にノードＮ２に接続され、ゲート電位に応じていずれか一方が選択的にオンする。ＱＮ２のソースはクロック入力端子ＣＫに接続され、ＱＰ２のソースは所定の高電位（Ｈレベル）の電源ＶＧＨに接続される。ＮＡＮＤゲート４４は単位レジスタ回路３２ｂの入力端子ＩＮへの入力信号と、ＱＰ２及びＱＮ２のドレインの電位とを入力される。インバータ４６はＱＰ２及びＱＮ２のドレインの電位レベルを反転して単位レジスタ回路３２ｂの出力端子ＯＵＴに出力する。
【００３３】
図５に示すように、図３の単位レジスタ回路３２ａは入力端子ＩＮに入力信号ＳＩＮとしてＬレベルからＨレベルに立ち上がるパルス（正パルスとする）であるパルス５０を入力されると、出力端子ＯＵＴに出力信号ＳＯＵＴとしてＨレベルからＬレベルに立ち下がるパルス（負パルスとする）であるパルス５２を出力し、一方、図４の単位レジスタ回路３２ｂは、入力端子ＩＮに入力信号ＳＩＮとして負パルス５４を入力されて、出力端子ＯＵＴに出力信号ＳＯＵＴとして正パルス５６を出力する。そのため、シフトレジスタ３０における縦続接続にて図３の単位レジスタ回路３２ａと図４の単位レジスタ回路３２ｂとは交互に接続される。例えば、図２に示す単位レジスタ回路３２-2の構成を単位レジスタ回路３２ａとした場合、ｊ番目（３≦ｊ≦Ｎ）の単位レジスタ回路３２-jのうち奇数番目のものが単位レジスタ回路３２ｂとされ、偶数番目のものが単位レジスタ回路３２ａとされる。
【００３４】
単位レジスタ回路３２ａに関しては、例えば、単位レジスタ回路３２-2は入力端子ＩＮに、入力信号ＳＩＮの正パルス５０としてスタート信号ＳＳＴのパルスを入力され、ＱＰ１がオン状態となる。ＳＳＴのスタートパルスはそのＨレベルを、クロック信号ＳＣＫがＨレベルとなるまで保つようにタイミングを設定される。これにより、ＱＰ１のオン期間内にクロック信号ＳＣＫがＨレベルに切り替わり、そのＨレベルが継続する期間、ＱＰ１のオン状態が維持される。その結果、ノードＮ１にはＳＣＫのＨレベルの期間に対応する正パルスが得られ、出力端子ＯＵＴからは当該パルスを反転した負パルス５２が出力される。
【００３５】
ちなみに、単位レジスタ回路３２ａ内での信号遅延に起因して、負パルス５２のＬレベルの期間はＳＣＫのＨレベルの期間とは完全には一致せず、ＳＣＫのＬレベルの期間にずれ込む。次に述べる図４の単位レジスタ回路３２ｂの動作でも、同様の理由により、出力される正パルス５６のＨレベルの期間はＳＣＫのＬレベルの期間とは完全には一致せず、ＳＣＫのＨレベルの期間にずれ込む。
【００３６】
つまり、上述したｊ＝３〜Ｎの単位レジスタ回路３２において、奇数番目の単位レジスタ回路３２ｂからの正パルス５６を正パルス５０として入力される偶数番目の単位レジスタ回路３２ａも、正パルス５０がクロック信号ＳＣＫのＨレベルの期間と重なりを有するので、上述した単位レジスタ回路３２-2と同様に動作する。
【００３７】
なお、単位レジスタ回路３２-1は単位レジスタ回路３２-2と同じく、入力端子ＩＮにスタート信号ＳＳＴのパルスを入力されて動作するので、図３の単位レジスタ回路３２ａとされる。
【００３８】
単位レジスタ回路３２ｂはＩＮに負パルス５４として、先行段の単位レジスタ回路３２ａからの負パルス５２を入力され、ＱＮ２がオン状態となる。上述したように、負パルス５２はＬレベルの期間はクロック信号ＳＣＫのＬレベルの期間と重なりを有するので、ＱＮ２のオン期間にクロック信号ＳＣＫがＬレベルに切り替わり、そのＬレベルが継続する期間、ＱＮ２のオン状態が維持される。その結果、インバータ４６の出力端子であるノードＮ２にはＳＣＫのＬレベルの期間に対応する正パルスが得られ、出力端子ＯＵＴからは正パルス５６が出力される。
【００３９】
単位レジスタ回路３２ａ，３２ｂの動作にてノードＮ１，Ｎ２に現れる信号は基本的に同じであるので、ノードＮ１，Ｎ２に接続されるゲート信号生成回路３６の回路構成は各回路ユニット３４で共通とすることができる。
【００４０】
例えば、ゲート信号生成回路３６は、ｐ−ＴＦＴであるＱＰ３及びｎ−ＴＦＴであるＱＮ３を用いて構成されたインバータ回路を有し、ノードＮ１，Ｎ２の電位レベルを反転しノードＮ３に出力する。当該インバータ回路はバッファ回路として機能し、ノードＮ３に４つ並列に接続されるＥＮＢ回路５８-1〜５８-4の同時駆動を可能とする。
【００４１】
図６は各ゲート信号生成回路３６に４つ設けられるＥＮＢ回路５８の単体の回路構成例を示す概略の回路図である。図７はＥＮＢ回路５８の動作の概略のタイミング図である。
【００４２】
ＥＮＢ回路５８はｐ−ＴＦＴであるＱＰ４、ｎ−ＴＦＴであるＱＮ４を含んで構成される。ＱＰ４及びＱＮ４はゲートを共にノードＮ３に接続され、ドレインを共にゲート信号出力端子ＧＯＵＴに接続され、ゲート電位に応じていずれか一方が選択的にオンする。ＱＰ４のソースはイネーブル信号入力端子ＥＩＮに接続され、ＱＮ４のソースは電源ＶＧＬに接続される。各ゲート信号生成回路３６は制御回路１８からイネーブル信号ＳＥＮＢ１〜ＳＥＮＢ４として、互いに異なるタイミングで正パルス６０（６０-1〜６０-4）を生じる４相のクロック信号を供給され、ＥＮＢ回路５８-k（ｋ＝１〜４）は端子ＥＩＮにイネーブル信号ＳＥＮＢｋを入力される。イネーブル信号ＳＥＮＢ１〜ＳＥＮＢ４の周期はクロック信号ＳＣＫの周期λの１／２に設定され、各ゲート信号生成回路３６にて、単位レジスタ回路３２のパルス出力に対応してノードＮ３に現れる電位信号ＳＮ３がＬレベルになり４つのＥＮＢ回路５８のＱＰ４が同時にオンする幅λ／２の期間内に、イネーブル信号ＳＥＮＢ１〜ＳＥＮＢ４それぞれのパルスが１回ずつ入力される。これにより、ＥＮＢ回路５８-kの出力端子ＧＯＵＴからゲート信号線２０への信号ＳＧｋとして、ＳＥＮＢｋのパルス６０-kに対応した正パルスが出力される。
【００４３】
図８は、本発明の実施形態に係るゲート信号線駆動回路の他の構成例を示すブロック図である。図８に示すゲート信号線駆動回路１４Ａは、端部レジスタ回路である単位レジスタ回路３２-1，３２-2が有する機能が図２のゲート信号線駆動回路１４とは逆である。つまり、ゲート信号線駆動回路１４Ａでは、単位レジスタ回路３２-1の出力パルスは、後続段トリガ機能のみに用いられ、単位レジスタ回路３２-2の出力パルスはゲート信号生成機能のみに用いられる。
【００４４】
図９は、本発明の実施形態に係るゲート信号線駆動回路の他の構成例を示すブロック図である。図９に示すゲート信号線駆動回路１４Ｂ及び制御回路１８Ｂは、双方向シフトレジスタを構成する点で図２のゲート信号線駆動回路１４及び制御回路１８の構成と相違する。双方向シフトレジスタであることに対応して、複数の回路ユニット３４がなす列において一方端側に位置する上述の２つに加えて、他方端側に位置する２つの回路ユニット３４-N，３４-(N-1)も制御回路１８から制御信号を並列して入力され得る。つまり、ゲート信号線駆動回路１４Ｂのシフトレジスタ３０は、図２のゲート信号線駆動回路１４に関して述べた２つの端部レジスタ回路を、縦続接続の両端にそれぞれ有する。よって、順方向のシフト動作における先頭側に位置する単位レジスタ回路３２-1，３２-2が端部レジスタ回路であるだけでなく、逆方向のシフト動作における先頭側に位置する単位レジスタ回路３２-N，３２-(N-1)も端部レジスタ回路である。
【００４５】
具体的には、単位レジスタ回路３２-N，３２-(N-1)の入力端子がスタート信号線３８に接続され、逆方向のシフト動作では単位レジスタ回路３２-N，３２-(N-1)が制御回路１８Ｂからスタート信号ＳＳＴを並列して入力されて動作する。これにより、逆方向のシフト動作においても、上述した順方向のシフト動作の場合と同様に、スタート信号線３８に生じたＥＳＤ等のサージ電圧が緩和され、ゲート信号線駆動回路１４Ｂへの悪影響が低減される。
【００４６】
端部レジスタ回路である単位レジスタ回路３２-N，３２-(N-1)は、上述した単位レジスタ回路３２-1，３２-2と同様、ゲート信号生成機能と後続段トリガ機能とを別々に与えられている。具体的には、単位レジスタ回路３２-Nの出力パルスは、ゲート信号生成機能のみに用いられ、単位レジスタ回路３２-(N-1)の出力パルスは後続段トリガ機能のみに用いられる。なお、単位レジスタ回路３２-N，３２-(N-1)が分担する機能は、図２の構成に対する図８の構成と同様、逆にすることもできる。
【００４７】
ちなみに、シフト動作の順方向と逆方向との切り替えを可能とするために、制御回路１８の制御信号の入力先を、回路ユニット３４-1，３４-2と回路ユニット３４-(N-1)，３４-Nとのいずれの組とするかを切り替えられるように回路が構成される。例えば、図９の単位レジスタ回路３２は、順方向シフト動作用の入力端子ＩＮＦと、逆方向シフト動作用の入力端子ＩＮＲと、ＩＮＦ及びＩＦＲへの入力信号のいずれを単位レジスタ回路３２の動作に用いるかを制御回路１８Ｂからの制御信号に基づいて切り替えるスイッチとを有する構成とすることができる。具体的には、図９における単位レジスタ回路３２は、図３、図４の単位レジスタ回路３２においてＮＯＲゲート４０やＮＡＮＤゲート４４に入力端子ＩＮが直接、接続される構成に代えて、切替スイッチを介して入力端子ＩＮＦ，ＩＮＲが接続される構成とすることができる。
【００４８】
そして、スタート信号線３８は単位レジスタ回路３２-1，３２-2では入力端子ＩＮＦに接続され、単位レジスタ回路３２-N，３２-(N-1)では入力端子ＩＮＲに接続される。また、ｊ番目（４≦ｊ≦Ｎ−３）の単位レジスタ回路３２の出力端子ＯＵＴは、（ｊ＋１）番目の単位レジスタ回路３２の入力端子ＩＮＦ及び（ｊ−１）番目の単位レジスタ回路３２の入力端子ＩＮＲに接続される。
【００４９】
ここで、上側の端部レジスタ回路とそれ以外の単位レジスタ回路との間の縦続接続に関しては、端部レジスタ回路に隣接する単位レジスタ回路３２-3は、順方向シフト動作にて端部レジスタ回路のうちの後続段トリガ機能を担う方の出力パルスを入力されて動作し、逆方向シフト動作にて端部レジスタ回路のうちのゲート信号生成機能を担う方に出力パルスを入力する。具体的には、図９の構成では、上側の端部レジスタ回路のうち単位レジスタ回路３２-1がゲート信号生成機能を担い、単位レジスタ回路３２-2が後続段トリガ機能を担うので、単位レジスタ回路３２-2の出力端子ＯＵＴは３番目の単位レジスタ回路３２-3の入力端子ＩＮＦに接続され、一方、当該３番目の単位レジスタ回路３２-3の出力端子ＯＵＴは単位レジスタ回路３２-2ではなく、単位レジスタ回路３２-1の入力端子ＩＮＲに接続される。
【００５０】
下側の端部レジスタ回路とそれ以外の単位レジスタ回路との間の縦続接続に関しても、上側と同様である。すなわち、端部レジスタ回路に隣接する単位レジスタ回路３２-(N-2)は、逆方向シフト動作にて端部レジスタ回路のうちの後続段トリガ機能を担う方、つまり図９の構成では単位レジスタ回路３２-(N-1)の出力パルスを入力端子ＩＮＲに入力されて動作し、順方向シフト動作にて端部レジスタ回路のうちのゲート信号生成機能を担う方、つまり図９の構成では単位レジスタ回路３２-Nの入力端子ＩＮＦに出力パルスを入力する。
【００５１】
図１０は画像表示装置１０の画素回路１２、ゲート信号線駆動回路１４等が形成される基板７０の模式的な平面図である。表示領域７２には図１に示した画素回路１２、ゲート信号線２０、映像信号線２２が配列される。ここで、表示領域７２は非矩形とすることができる。例えば、図１０では表示領域７２の縁７６には、上側と下側とにそれぞれ水平方向に延びる直線部分７６Ｕ，７６Ｄと、左側と右側とにそれぞれ垂直方向に延びる直線部分７６Ｌ，７６Ｒとが存在する一方、それら直線部分同士は間に円弧部分７６ＵＬ，７６ＤＬ，７６ＵＲ，７６ＤＲを挟んでつながる。つまり、図１０の例では表示領域７２は基本的に矩形の角を丸めた形状を呈する。なお、円弧、直線等の表現はおおよその形を表現したものであり、必ずしも厳密な形を意味しない。つまり、表示領域７２の縁の形状には厳密には画素に応じたスケールでの凹凸が生じ得、一般に滑らかな円弧や直線とはならないが、ここではそのような微視的な形状は捨象している。
【００５２】
例えば、非矩形の表示領域７２に対応して基板７０を表示領域７２と似た形状として基板７０の狭額縁化を図り、ひいては画像表示装置１０における表示パネルの小型化を図ることができる。この狭額縁化において、基板７０にて表示領域７２の周辺に設けられた周辺領域、つまり表示領域７２より外側の領域に形成されるゲート信号線駆動回路１４、映像信号線駆動回路１６、配線等を表示領域７２の縁に沿ったレイアウトとすることができる。例えば、上述したようにゲート信号線駆動回路１４は、表示領域７２の縁のうちゲート信号線２０への接続端が並ぶ接続縁部に対向して基板７０上に配置される。当該接続縁部が平面視にて曲がった部分（非矩形部）を有する場合に、ゲート信号線駆動回路１４を構成する複数段の回路ユニット３４を接続縁部に応じて曲がった部分を有する線に沿って配列することで狭額縁化が図れる。
【００５３】
具体的には、図１０の例では、ゲート信号線駆動回路１４に対する接続縁部は表示領域７２の左側を向いた縁（円弧部分７６ＵＬ，直線部分７６Ｌ，円弧部分７６ＤＬ）と右側を向いた縁（円弧部分７６ＵＲ，直線部分７６Ｒ，円弧部分７６ＤＲ）であり、ゲート信号線駆動回路１４Ｌ，１４Ｒは当該接続縁部に沿って曲がったレイアウトとされる。
【００５４】
図１１は図１０に示す基板７０の左上部分の模式的な拡大図である。図２の説明で述べたように、回路ユニット３４は縦方向に並べられるが、接続縁部のうち曲がっている部分（図１１では円弧部分７６ＵＬ）の近傍では回路ユニット３４は縦方向の座標を順次ずらして設定されるだけでなく、横方向の座標も順次ずらして設定される。例えば、図１１ではゲート信号線駆動回路１４の上側の４つの回路ユニット３４-1〜３４-4が円弧部分７６ＵＬに沿って、上側のものほど右側にずれて配置されている。これにより、回路ユニット３４と表示領域７２との間隔を狭めることができ狭額縁化が図れる。なお、基板７０の左下、右上、右下の部分においても表示領域７２の曲がっている縁に沿って回路ユニット３４が配置される。
【００５５】
ここで、本実施形態のゲート信号線駆動回路１４の上側の２つの回路ユニット３４、つまり回路ユニット３４-1，３４-2に設けられる単位レジスタ回路３２は端部レジスタ回路である。よって、図１０の例のように、接続縁部の曲がっている部分が上側に存在する場合には、当該部分に沿って、端部レジスタ回路を含む回路ユニット３４が配列される。また、当該部分に沿って配列される回路ユニット３４には、端部レジスタ回路を含むものに加えて、端部レジスタ回路以外の単位レジスタ回路３２を含むものも配列され得る。
【００５６】
また、双方向シフトレジスタを有する図９に示すゲート信号線駆動回路１４Ｂでは、上側の２つの回路ユニット３４と、下側の２つの回路ユニット３４とがそれぞれ端部レジスタ回路を有する。図１０の例のように、接続縁部の曲がっている部分が上側と下側との両方に存在する場合には、上側の部分に沿って、端部レジスタ回路を含む回路ユニット３４-1，３４-2が配列され、下側の部分に沿って、端部レジスタ回路を含む回路ユニット３４-N，３４-(N-1)が配列される。
【００５７】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【００５８】
また、上記実施形態の画像表示装置は液晶表示パネルである例を説明したが、本発明は他の種類の表示装置にも適用可能である。例えば、画像表示装置は有機エレクトロルミネッセンス（electroluminescence：ＥＬ）表示装置であってもよい。
【００５９】
また、上記実施形態では、非矩形の表示領域の例として矩形の角を丸めた形状を示したが、非矩形の表示領域は他の形状であってもよい。つまり、上述の形状以外の非矩形の表示領域を有する画像表示装置においても、端部レジスタ回路に対応する部分とそれ以外の単位レジスタ回路に対応する部分とで構成に違いがある複数段の回路ユニットからなるゲート信号線駆動回路を、曲がった部分を有する接続縁部に沿って配列する構成とすることができる。
【符号の説明】
【００６０】
１０  画像表示装置、１２  画素回路、１４  ゲート信号線駆動回路、１６  映像信号線駆動回路、１８  制御回路、２０  ゲート信号線、２２  映像信号線、３０  シフトレジスタ、３２  単位レジスタ回路、３４  回路ユニット、３６  ゲート信号生成回路、３８  スタート信号線、５８  ＥＮＢ回路。
【図１】
2019015900.tif 000003
【図２】
2019015900.tif 000004
【図３】
2019015900.tif 000005
【図４】
2019015900.tif 000006
【図５】
2019015900.tif 000007
【図６】
2019015900.tif 000008
【図７】
2019015900.tif 000009
【図８】
2019015900.tif 000010
【図９】
2019015900.tif 000011
【図１０】
2019015900.tif 000012
【図１１】
2019015900.tif 000013