(57)【要約】【課題】  一部の画素に第１電位を供給する第１電圧供給線と、他の一部の画素に第２電位を供給する第２電圧供給線とを設ける場合が有る。この第１電圧供給線と、第２電圧供給線とが仮に短絡すると、故障検出用の複数の画素に対し、所定の電位を供給できなくなるという課題が有る。【解決手段】  第１検出画素の第１半導体領域に第１電位を供給する第３配線と、前記第２検出画素の第１半導体領域に第２電位を供給する第４配線とを備え、第３配線の部分配線と、第４配線の部分配線との間隔が、第３配線の部分配線および第４配線の部分配線に沿って延在する、第１配線の部分配線および第２配線の部分配線の間隔よりも長いことを特徴とする。【選択図】  図４
2019012752.tif 000002
【特許請求の範囲】
【請求項１】
複数行および複数列に渡って配された複数の画素を有する画素アレイを備える撮像装置であって、
前記複数の画素は、第１検出画素と、第２検出画素と、有効画素とを有し、
前記第１検出画素と前記第２検出画素の各々は、第１導電型の第１半導体領域と、前記第１導電型の第２半導体領域と、前記第１半導体領域と前記第２半導体領域とに接続された転送ゲートと、前記第２半導体領域に接続された増幅トランジスタとを有し、
前記撮像装置は、
前記有効画素に接続された第１配線および第２配線と、
前記第１検出画素の前記第１半導体領域と、第１電位を供給する第３配線と、
前記第２検出画素の前記第１半導体領域に、第２電位を供給する第４配線とを有し、
前記第１配線と前記第２配線のそれぞれは、前記画素アレイにおいて第１方向に沿って延在する部分配線を備え、前記第１配線の部分配線と前記第２配線の部分配線は互いに隣り合い、
前記第３配線と前記第４配線のそれぞれは、前記画素アレイにおいて前記第１方向に沿って延在する部分配線を備え、
平面視において、前記第３配線の部分配線と、前記第４配線の部分配線の間隔が、前記第１配線の部分配線と前記第２配線の部分配線の間隔よりも長いことを特徴とする撮像装置。
【請求項２】
前記有効画素は、光電変換部と、複数のトランジスタを有し、
前記第１配線と前記第２配線のそれぞれは、前記有効画素の前記複数のトランジスタのいずれかに接続されており、
前記有効画素は前記複数のトランジスタとして、増幅トランジスタと、前記光電変換部および前記増幅トランジスタに接続された転送トランジスタとを有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像装置は、複数の前記有効画素を有し、
前記複数の有効画素は、第１の有効画素と第２の有効画素とを有し、
前記第１の有効画素と前記第２の有効画素のそれぞれの前記第２半導体領域は前記第１配線の部分配線によって接続されており、
前記第２配線が、前記有効画素に電源電圧を供給する配線、あるいは、前記有効画素が出力する信号を伝送する配線であることを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記撮像装置は、複数の前記有効画素を有し、
前記複数の有効画素は、第１の有効画素と第２の有効画素とを有し、
前記第１有効画素の前記第２有効画素のそれぞれの前記第２半導体領域は接続配線によって接続されており、
前記接続配線は、前記第１方向に沿って延在する部分配線を有し、
平面視において、前記第３配線の部分配線と、前記第４配線の部分配線の間隔が、前記第１配線と前記第２配線の一方の部分配線と、前記接続配線の部分配線の間隔よりも長いことを特徴とする請求項１または２に記載の撮像装置。
【請求項５】
前記第１有効画素と前記第２有効画素の各々は前記複数のトランジスタとして、前記増幅トランジスタに接続された選択トランジスタをさらに有し、
前記第１配線が、前記増幅トランジスタに接続され、
前記第２配線が、前記選択トランジスタに接続されていることを特徴とする請求項３または４に記載の撮像装置。
【請求項６】
前記第１配線は、前記第１有効画素と前記第２有効画素とに電源電圧を供給する配線であり、
前記第２配線は、前記第１有効画素と前記第２有効画素のそれぞれから、信号が出力される配線であることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記第３配線の部分配線と、前記第４配線の部分配線との間に、前記第１方向に沿って延在するとともに、所定の電位が供給される第５配線をさらに備えることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【請求項８】
前記第３配線の部分配線の幅は、前記第１配線の部分配線および前記第２配線の部分配線の幅よりも太く、
前記第４配線の部分配線の幅は、前記第１配線の部分配線および前記第２配線の部分配線の幅よりも太いことを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記第３配線の部分配線と、前記第１半導体領域は、第１コンタクトを介して接続され、
さらに、前記第３配線の部分配線と、前記第１半導体領域は、前記第１コンタクトが設けられた高さと同じ高さに設けられた第２コンタクトを介して接続されることを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の撮像装置と、
前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。
【請求項１１】
請求項１〜９のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、移動体に関する。
【背景技術】
【０００２】
近年、固体撮像装置の微細化とともに信頼性の向上が求められている。特に、車載等の用途では、使用環境が厳しいうえ安全対策は極めて重要であり、機能安全対応として、故障検出機能を備えた撮像システムが求められている。それに伴い、撮像装置にも故障検出用の仕組みを組み込むことが検討されている。
【０００３】
特許文献１には、故障検出用の手段を有する撮像装置として、各画素に光電変換部に加え、基準信号を生成する手段を設け、基準信号を出力する構成とした撮像装置が開示されている。出力される基準信号のレベルを予想される値と比較することで、比較結果が予想範囲から外れている場合に、撮像装置が故障していると判定することができるとされる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００６／１２０８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
故障検出用の複数の画素のうち、一部の画素に第１電位を供給する第１電圧供給線と、他の一部の画素に第２電位を供給する第２電圧供給線とを設ける場合が有る。この第１電圧供給線と、第２電圧供給線とが仮に短絡すると、故障検出用の複数の画素に対し、所定の電位を供給できなくなるという課題が有る。
【０００６】
本発明は、第１電圧供給線と第２電圧供給線との短絡が生じにくい撮像装置を提供する。
【課題を解決するための手段】
【０００７】
本発明は上記の課題を解決するために為されたものであり、一の態様は、複数行および複数列に渡って配された複数の画素を有する画素アレイを備える撮像装置であって、前記複数の画素は、第１検出画素と、第２検出画素と、有効画素とを有し、前記第１検出画素と前記第２検出画素の各々は、第１導電型の第１半導体領域と、前記第１導電型の第２半導体領域と、前記第１半導体領域と前記第２半導体領域とに接続された転送ゲートと、前記第２半導体領域に接続された増幅トランジスタとを有し、前記撮像装置は、前記有効画素に接続された第１配線および第２配線と、前記第１検出画素の前記第１半導体領域と、第１電位を供給する第３配線と、前記第２検出画素の前記第１半導体領域に、第２電位を供給する第４配線とを有し、前記第１配線と前記第２配線のそれぞれは、前記画素アレイにおいて第１方向に沿って延在する部分配線を備え、前記第１配線の部分配線と前記第２配線の部分配線は互いに隣り合い、前記第３配線と前記第４配線のそれぞれは、前記画素アレイにおいて前記第１方向に沿って延在する部分配線を備え、平面視において、前記第３配線の部分配線と、前記第４配線の部分配線の間隔が、前記第１配線の部分配線と前記第２配線の部分配線の間隔よりも長いことを特徴とする撮像装置である。
【発明の効果】
【０００８】
本発明により、第１電圧供給線と第２電圧供給線の短絡が生じにくい撮像装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】撮像装置の全体図
【図２】画像取得用画素と故障検知用画素の等価回路図
【図３】画素の動作を示した図
【図４】画素の上面図と、画素の断面図
【図５】光電変換部、転送トランジスタの上面図
【図６】光電変換部、転送トランジスタの断面図
【図７】光電変換部、転送トランジスタの上面図
【図８】光電変換部、転送トランジスタの断面図
【図９】画素の上面図
【図１０】撮像システムの全体図
【図１１】移動体の全体図
【図１２】移動体の制御フローを示す図
【発明を実施するための形態】
【００１０】
（実施例１）
図１は、本実施例における撮像装置の概略構成を示すブロック図である。図２は、本実施例による撮像装置における画素の構成例を示す回路図である。図３は、本実施例による撮像装置の駆動方法を示すタイミング図である。
【００１１】
はじめに、本実施例による撮像装置の構造について、図１及び図２を用いて説明する。
【００１２】
本実施例による撮像装置１００は、図１に示すように、第１領域１０、第２領域１１、垂直走査回路１０２、列回路１０３、水平走査回路１０４、出力回路１１５、制御部１０７、電圧供給部１２、電圧スイッチ１３を含む。
【００１３】
画素アレイ２０は、複数行および複数列に渡って配された複数の画素を有する。画素アレイ２０は、その複数の画素の一部の画素が含まれる第１領域１０と、複数の画素の他の一部の画素が含まれる第２領域１１を有する。
【００１４】
第１領域１０には、第１のグループの画素１０５と、第２のグループの画素１０６とが、複数の行及び複数の列に渡って配されている。第１領域１０は、画像取得用の画素（有効画素）が配された、画像取得用画素領域である。画素１０５は、光電変換部を備えた画素であり、図１には白抜きのブロックで示している。画素１０６は、遮光された光電変換部を備えた画素であり、図１には斜線を付したブロックで示している。画素１０６は、黒レベルの基準となる基準信号を出力するための画素であり、典型的には第１領域１０の周縁部に配される。なお、画素１０６は、必ずしも設ける必要はない。
【００１５】
第２領域１１には、第３のグループの画素１１０と、第４のグループの画素１１１とが、複数の行及び複数の列に渡って配されている。第２領域１１は、故障検出用の画素が配された、故障検出用画素領域である。画素１１０は、固定電圧端子Ｖ０の電位に応じた信号を出力する画素であり、図１には「Ｖ０」と記載されたブロックで示している。画素１１１は、固定電圧端子Ｖ１の電位に応じた信号を出力する画素であり、図１には「Ｖ１」と記載されたブロックで示している。
【００１６】
第１領域１０と第２領域１１とは行方向（図１において横方向）に隣接して配されており、第１領域１０と第２領域１１とが配された行は同じであるが列は異なっている。
【００１７】
第１領域１０及び第２領域１１の各行には、行方向に延在する画素制御線１０９が配されている。それぞれの行の画素制御線１０９は、対応する行に属する画素１０５，１０６，１１０，１１１に共通の信号線をなしている。画素制御線１０９は、垂直走査回路１０２に接続されている。
【００１８】
第１領域１０及び第２領域１１の各列には、列方向に延在する垂直出力線１０８が配されている。第１領域１０のそれぞれの列の垂直出力線１０８は、対応する列に属する画素１０５，１０６に共通の信号線をなしている。第２領域１１のそれぞれの列の垂直出力線１０８は、対応する列に属する画素１１０，１１１に共通の信号線をなしている。垂直出力線１０８は、列回路１０３に接続されている。
【００１９】
垂直走査回路１０２は、画素制御線１０９を介して画素１０５，１０６，１１０，１１１を駆動するための所定の制御信号を供給する。垂直走査回路１０２には、シフトレジスタやアドレスデコーダなどの論理回路が用い得る。図１には各行の画素制御線１０９を１本の信号線で示しているが、実際には複数の制御信号線を含む。垂直走査回路１０２により選択された行の画素１０５，１０６，１１０，１１１は、それぞれが対応する垂直出力線１０８に同時に信号を出力するように動作する。
【００２０】
列回路１０３は、垂直出力線１０８に出力された画素信号を増幅し、リセット時の信号と光電変換時の信号とに基づく相関二重サンプリング処理を行う。故障検出用の画素１１０、１１１から出力された画素信号に対しては、リセット時の信号と固定電圧入力時の信号とに基づく相関二重サンプリング処理を、画像取得用の画素１０５，１０６と同様に行う。
【００２１】
水平走査回路１０４は、列回路１０３において処理された画素信号を列毎に順次、出力回路１１５に転送するための制御信号を、列回路１０３に供給する。
【００２２】
出力回路１１５は、バッファアンプ、差動増幅器などから構成され、列回路１０３から転送される画素信号を撮像装置１００の外部の信号処理部（図示せず）に出力する。なお、列回路１０３や出力回路１１５にＡＤ変換部を設け、デジタルの画像信号を外部に出力するようにしてもよい。
【００２３】
電圧供給部１２は、所定の固定電圧端子Ｖ０，Ｖ１の電位を供給する電源回路である。電圧スイッチ１３は、スイッチＳＷ０，ＳＷ１を含む。スイッチＳＷ０は、電圧供給部１２の固定電圧端子Ｖ０と電圧供給線１１２との間に設けられており、制御部１０７から制御信号線１１４を介して供給される制御信号（ＶＰＤ＿ＯＮ）に応じて、電圧供給線１１２に固定電圧端子Ｖ０の電位を供給する。スイッチＳＷ１は、電圧供給部１２の固定電圧端子Ｖ１と電圧供給線１１３との間に設けられており、制御部１０７から制御信号線１１４を介して供給される制御信号（ＶＰＤ＿ＯＮ）に応じて、電圧供給線１１３に固定電圧端子Ｖ１の電位を供給する。
【００２４】
電圧供給線１１２，１１３は、第２領域１１に配された画素１１０，１１１に電圧供給部１２からの固定電圧端子Ｖ０，Ｖ１の電位を供給するための配線である。第２領域１１内の複数の画素１１０，１１１において、例えば図示するように電圧供給線１１２，１１３を共通化することで、省回路化を図ることが可能である。
【００２５】
第２領域１１には、固定電圧端子Ｖ０の電位が供給される画素１１０と、固定電圧端子Ｖ０の電位とは異なる固定電圧端子Ｖ１の電位が供給される画素１１１とが、特定のパターンに従って行列状に配置されている。
【００２６】
第２領域１１が３列で構成される場合を例にして説明すると、例えば、ある行（例えば、図１において一番下の行）には、各列に画素１１０，１１０，１１０が配されている。また、別の行（例えば、図１において下から二番目の行）には、各列に画素１１１，１１０，１１１が配されている。すなわち、垂直走査の行によって、画素１１０，１１１に印加される固定電圧のパターンが変わっている。
【００２７】
同じ行に属する故障検出用の画素１１０と画像取得用の画素１０５とは、画素制御線１０９を共有している。したがって、第２領域１１における出力のパターンを期待値と照合することにより、垂直走査回路１０２が正常に動作しているのか、故障して想定と異なる行を走査しているのか、を検出することが可能となる。
【００２８】
なお、本実施例では第２領域１１を３列で構成した場合を例示しているが、第２領域１１を構成する列の数は３列に限定されるものではない。
【００２９】
図２は、第１領域１０及び第２領域１１を構成する画素１０５，１０６，１１０，１１１の構成例を示す回路図である。図２には、第１領域１０のうちの１列から第１行に配された画素１０５と第２行の配された画素１０６とを、第２領域１１のうちの１列から第１行に配された画素１１１と第ｍ行の配された画素１１０とを抜き出して記載している。
【００３０】
第１領域１０に配された画素１０５の各々は、光電変換部ＰＤ、転送トランジスタＭ１を含む。画素セル２００は、２つの画素１０５を有する。画素セル２００は、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を含む。光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤのフォトダイオードは、アノードが基準電圧端子ＧＮＤに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ５のゲートの接続ノードは、フローティングディフュージョンＦＤを構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧端子ＶＤＤに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１０８に接続されている。１行目の画素１０５と２行目の画素１０５は、１つの増幅トランジスタＭ３のゲートの入力ノードであるフローティングディフュージョンＦＤを共有している。
【００３１】
第２領域１１に配された画素１１０、画素１１１は、遮光されたフォトダイオードＰＤ、転送トランジスタＭ１を含む。画素セル３００は、画素１１０、画素１１１を有する。さらに画素セル３００は、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を含む。画素１１１の転送トランジスタＭ１のソース（ソースとドレインの一方）は、電圧供給線１１２に接続されている。以下、画素１１１について説明する。転送トランジスタＭ１のドレイン（ソースとドレインの他方）は、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ５のゲートの接続ノードは、フローティングディフュージョンＦＤを構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧端子ＶＤＤに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１０８に接続されている。１行目の画素１１１と２行目の画素１１０は、１つの増幅トランジスタＭ３のゲートの入力ノードであるフローティングディフュージョンＦＤを共有している。
【００３２】
第２領域１１に配された画素１１０は、転送トランジスタＭ１のソースが電圧供給線１１２ではなく電圧供給線１１３に接続されている。
【００３３】
図２の画素構成の場合、各行に配された画素制御線１０９は、信号線ＴＸ，ＲＥＳ，ＳＥＬを含む。信号線ＴＸは、対応する行に属する画素の転送トランジスタＭ１のゲートにそれぞれ接続されている。信号線ＲＥＳは、対応する行に属する画素のリセットトランジスタＭ２のゲートにそれぞれ接続されている。信号線ＳＥＬは、対応する行に属する画素の選択トランジスタＭ４のゲートにそれぞれ接続されている。なお、図２には、信号線の参照符号に行番号を付記している（例えば、ＳＥＬ（１），ＲＥＳ（１））。
【００３４】
信号線ＴＸには、垂直走査回路１０２から、転送トランジスタＭ１を制御するための駆動パルスである制御信号ＰＴＸが出力される。信号線ＲＥＳには、垂直走査回路１０２から、リセットトランジスタＭ２を制御するための駆動パルスである制御信号ＰＲＥＳが出力される。信号線ＳＥＬには、垂直走査回路１０２から、選択トランジスタＭ４を制御するための駆動パルスである制御信号ＰＳＥＬが出力される。各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路１０２からハイレベルの制御信号が供給されると対応するトランジスタがオンとなり、垂直走査回路１０２からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。
【００３５】
画像取得用の画素１０５が備える光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。画素１０５の転送トランジスタＭ１は、オンすることにより光電変換部ＰＤの電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、その容量による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。画素１１０，１１１の転送トランジスタＭ１は、オンすることにより電圧供給線１１２，１１３から供給された電圧をフローティングディフュージョンＦＤに印加する。増幅トランジスタＭ３は、ドレインに電源電圧が供給され、ソースに選択トランジスタＭ４を介して図示しない電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、フローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１０８に出力する。リセットトランジスタＭ２は、オンすることによりフローティングディフュージョンＦＤを電源電圧ＶＤＤに応じた電圧にリセットする。
【００３６】
同一行の画素に対しては、第１領域１０と第２領域１１とに、共通の制御信号ＰＴＸ，ＰＲＥＳ，ＰＳＥＬが垂直走査回路１０２から供給される。例えば、第ｍ行の画素１０５，１０６，１１０，１１１の転送トランジスタＭ１、リセットトランジスタＭ２、選択トランジスタＭ４には、制御信号ＰＴＸ（ｍ）、ＰＳＥＬ（ｍ）、ＰＲＥＳ（ｍ）が、それぞれ供給される。
【００３７】
次に、本実施例による撮像装置の駆動方法について、図３を用いて説明する。図３（ａ）は、１フレーム期間における読み出し走査とシャッタ走査との関係を示すタイミング図である。図３（ｂ）は、読み出し走査行とシャッタ走査行の走査における画素の動作の詳細を示すタイミング図である。
【００３８】
図３（ａ）には、時刻Ｔ１０に開始し時刻Ｔ２０に終了する第Ｎフレームと、時刻Ｔ２０から開始する第Ｎ＋１フレームの動作の概略を示している。各フレームの動作には、画素１０５，１０６，１１０，１１１からの読み出し動作を行順次で行う読み出し走査と、画素１０５，１０６の光電変換部ＰＤへの電荷蓄積を行順次で開始するシャッタ走査とが含まれる。
【００３９】
第Ｎフレームの読み出し走査は、時刻Ｔ１０に開始され、時刻Ｔ２０に終了するものとする。時刻Ｔ１０が１行目の画素からの読み出し動作の開始時刻であり、時刻Ｔ２０が最終行の画素からの読み出し動作の終了時刻である。
【００４０】
第Ｎフレームのシャッタ走査は、時刻Ｔ１１に開始され、時刻Ｔ２１に終了するものとする。時刻Ｔ１１が１行目の画素におけるシャッタ動作の開始時刻であり、時刻Ｔ２１が最終行の画素におけるシャッタ動作の終了時刻である。シャッタ動作の開始時刻から次の読み出し動作の開始時刻までの期間が、電荷蓄積時間となる。例えば１行目に着目すると、時刻Ｔ１１から時刻Ｔ２０までの期間が電荷蓄積時間となる。シャッタ動作の開始タイミングを制御することで、電荷蓄積時間を制御することが可能となる。
【００４１】
ここで、１行目の画素のシャッタ動作が開始する時刻Ｔ１１において、ｍ行目の画素からの読み出し動作が開始するものとする。１行目の画素のシャッタ動作及びｍ行目の画素１０６からの読み出し動作は、時刻Ｔ１９に終了するものとする。
【００４２】
図３（ｂ）は、時刻Ｔ１１から時刻Ｔ１９における画素の動作の詳細を示したものである。なお、シャッタ動作と読み出し動作とにおける画素の動作は同じである。
【００４３】
時刻Ｔ１１において、読み出し走査行（第ｍ行）の制御信号ＰＳＥＬ（ｍ）がハイレベルとなり、読み出し走査行の画素の選択トランジスタＭ４がオンになる。この動作により、読み出し走査行の画素から垂直出力線１０８への信号の読み出しが可能な状態となる。
【００４４】
次いで、時刻Ｔ１１から時刻Ｔ１２の間に、シャッタ走査行（第１行）の制御信号ＰＲＥＳ（１）と読み出し走査行の制御信号ＰＲＥＳ（ｍ）がハイレベルとなる。この動作により、シャッタ走査行及び読み出し走査行の画素のリセットトランジスタＭ２がオンになり、フローティングディフュージョンＦＤがリセットされる。
【００４５】
次いで、時刻Ｔ１２において、読み出し走査行の制御信号ＰＲＥＳ（ｍ）がローレベルとなり、読み出し走査行の画素のリセットトランジスタＭ２がオフになる。この動作により、フローティングディフュージョンＦＤに存在する電荷が電源電圧端子ＶＤＤに排出され、フローティングディフュージョンＦＤの電圧がソースフォロワ動作によって増幅され、垂直出力線１０８に読み出される。
【００４６】
次いで、時刻Ｔ１３において、制御信号ＶＰＤ＿ＯＮがハイレベルとなることによって電圧スイッチ１３のスイッチＳＷ０，ＳＷ１がオンになり、電圧供給部１２から電圧供給線１１２，１１３にそれぞれ固定電圧端子Ｖ０，Ｖ１の電位が供給される。
【００４７】
次いで、時刻Ｔ１３から時刻Ｔ１４の間に読み出し走査行の制御信号ＰＴＸ（ｍ）がハイレベルとなり、読み出し走査行の画素の転送トランジスタＭ１がオンになる。この動作により、読み出し走査行の画素１０５，１０６では、光電変換部ＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤへと転送される。また、読み出し走査行の画素１１０，１１１では、電圧供給部１２から供給される固定電圧端子Ｖ０，Ｖ１の電位がフローティングディフュージョンＦＤに書き込まれる。
【００４８】
次いで、時刻Ｔ１４において、読み出し走査行の制御信号ＰＴＸ（ｍ）がローレベルとなり、読み出し走査行の画素の転送トランジスタＭ１がオフになる。この動作により、読み出し走査行のフローティングディフュージョンＦＤの電圧が確定し、確定した電圧がソースフォロワ動作によって増幅され、垂直出力線１０８に読み出される。
【００４９】
次いで、時刻Ｔ１５において、制御信号ＶＰＤ＿ＯＮがローレベルとなることによって電圧スイッチ１３のスイッチＳＷ０，ＳＷ１がオフとなり、電圧供給部１２から電圧供給線１１２，１１３への固定電圧端子Ｖ０，Ｖ１の電位の供給が遮断される。
【００５０】
次いで、時刻Ｔ１６において、シャッタ走査行の制御信号ＰＴＸ（１）がハイレベルとなり、シャッタ走査行の画素の転送トランジスタＭ１がオンになる。この際、シャッタ走査行の画素のリセットトランジスタＭ２もオンのため、光電変換部ＰＤの電荷が転送トランジスタＭ１及びリセットトランジスタＭ２を介して電源電圧端子ＶＤＤに排出される。
【００５１】
次いで、時刻Ｔ１７において、シャッタ走査行の制御信号ＰＴＸ（１）がローレベルとなり、シャッタ走査行の画素の転送トランジスタＭ１がオフになる。また、時刻Ｔ１８において、シャッタ走査行の制御信号ＰＲＥＳ（１）がローレベルとなり、シャッタ走査行の画素のリセットトランジスタＭ２がオフになる。この動作により、シャッタ走査行のシャッタ動作が終了する。
【００５２】
次いで、時刻Ｔ１９において、読み出し走査行の制御信号ＰＳＥＬ（ｍ）がローレベルとなり、読み出し走査行の画素の選択トランジスタＭ４がオフになる。この動作により、読み出し走査行の画素の選択が解除され、読み出し走査行の読み出し動作が終了する。
【００５３】
本実施例では、上述のように、シャッタ走査行の転送トランジスタＭ１をオンにしている期間に、電圧スイッチ１３のスイッチＳＷ０，ＳＷ１をオフ（制御信号ＶＰＤ＿ＯＮをローレベル）にしている。この理由について以下に説明する。
【００５４】
シャッタ動作によって第１領域１０の画素１０５，１０６の光電変換部ＰＤの電荷を完全に除去するためには、シャッタ走査行のリセットトランジスタＭ２と転送トランジスタＭ１とを同時にオンすることが望ましい。特に、光電変換部ＰＤの飽和電荷量がフローティングディフュージョンＦＤの飽和電荷量を上回る場合は、リセットトランジスタＭ２と転送トランジスタＭ１とを同時にオンすることが必須である。
【００５５】
しかしながら、その状態で、故障検出用画素領域である第２領域１１の画素１１０，１１１に電圧供給部１２からの電圧供給がなされたままであると、固定電圧端子Ｖ１，Ｖ０と電源電圧端子ＶＤＤとが短絡してしまう。典型的には固定電圧端子Ｖ１の電位が約１．６Ｖ、電源電圧ＶＤＤが３．３Ｖであるため、短絡電流が流れることによって第２領域１１の画素１１０，１１１の電位が正しく読めなくなる等の悪影響が発生する。
【００５６】
そこで、本実施例では、電圧供給部１２と第２領域１１の画素１１０，１１１との間に電圧スイッチ１３を設ける構成としている。そして、シャッタ走査行の転送トランジスタＭ１をオンにするときには、電圧スイッチ１３のスイッチＳＷ０，ＳＷ１がオフになるように駆動する。
【００５７】
これにより、シャッタ走査時に固定電圧端子Ｖ０，Ｖ１と電源電圧端子ＶＤＤとが短絡することを回避し、故障検出の検出精度を高めることが可能となる。すなわち、シャッタ走査時の電圧端子間の短絡を回避することで、撮像と故障検出とをリアルタイムで行いつつ、故障検出の検出精度を高めるという効果が得られる。
【００５８】
なお、本実施例では、シャッタ走査行の転送トランジスタＭ１をオンにするタイミングが読み出し走査行の転送トランジスタＭ１をオンにするタイミングよりも後とした。本実施例は、必ずしもこの動作に限定されるものではない。すなわち、シャッタ走査行の転送トランジスタＭ１をオンにするタイミングは、読み出し走査行の転送トランジスタＭ１をオンにするタイミングよりも前であってもよい。
【００５９】
＜画素の上面図＞
図４（ａ）は、画素１０５、１１０、１１１の上面図である。図２で示した部材と同じ機能を有する部材については、図２で付した符号と同じ符号が図４（ａ）においても付されている。
【００６０】
画素電源配線２０１は、画像取得用の画素に電源電圧ＶＤＤを伝送する配線である。画素セル２００は、光電変換部ＰＤの一部である、半導体領域２０３Ａ、２０３Ｂを有する。半導体領域２０３Ａ、２０３Ｂは、光電変換によって生じた電荷を蓄積する電荷蓄積部である。ここでは、半導体領域２０３Ａ、２０３Ｂの導電型はＮ型であるとする。また、半導体領域２０３Ａ、２０３Ｂが蓄積する電荷が電子であるとする。
【００６１】
さらに画素セル２００は、転送トランジスタＭ１のゲート２０４Ａ、２０４Ｂ、フローティングディフュージョン（以下、ＦＤと表す。）の一部である浮遊拡散領域２０５Ａ、２０５Ｂを有する。さらに画素セル２００は、選択トランジスタＭ４のゲート２０６、増幅トランジスタＭ３のゲート２０７、リセットトランジスタＭ２のゲート２０８を有する。さらに画素セル２００は、ＦＤ接続コンタクト（以下、コンタクトをＣＮＴと表す）２０９Ａ、２０９Ｂ、ＦＤ接続配線２１０Ａ、２１０Ｂ、ＦＤ接続配線２１１を含む。以下、リセットトランジスタのゲートをリセットゲート、転送トランジスタのゲートを転送ゲート、増幅トランジスタのゲートを増幅ゲート、選択トランジスタのゲートを選択ゲートと表す。
【００６２】
半導体領域２０３Ａは転送ゲート２０４Ａを介して浮遊拡散領域２０５Ａに接続されている。半導体領域２０３Ａに蓄積された電荷は、転送ゲート２０４Ａを介して浮遊拡散領域２０５Ａへ転送される。浮遊拡散領域２０５ＡはＦＤ接続ＣＮＴ２０９ＡとＦＤ接続配線Ａ２１０Ａ、ＦＤ接続配線２１１を介して増幅ゲート２０７に接続される。
【００６３】
半導体領域２０３Ｂは、転送ゲート２０４Ｂを介して浮遊拡散領域２０５Ｂへ接続されている。半導体領域２０３Ｂに蓄積された電荷は、転送ゲート２０４Ｂを介して浮遊拡散領域２０５Ｂへ転送される。浮遊拡散領域２０５ＢはＦＤ接続ＣＮＴ２０９ＢとＦＤ接続配線Ａ２１０Ｂ、ＦＤ接続配線２１１を介して増幅ゲート２０７へ接続される。
【００６４】
浮遊拡散領域２０５ＡはＦＤ接続ＣＮＴ２０９ＡとＦＤ接続配線Ａ２１０ＡとＦＤ接続配線２１１を介してリセットトランジスタＭ２に接続される。浮遊拡散領域２０５ＢはＦＤ接続ＣＮＴ２０９ＢとＦＤ接続配線Ａ２１０ＢとＦＤ接続配線２１１を介してリセットトランジスタＭ２に接続される。
【００６５】
画素電源配線３０１は、故障検出用の画素に電源電圧ＶＤＤを伝送する配線である。
【００６６】
故障検出用の画素セル３００は、遮光された光電変換部ＰＤの一部である半導体領域３０３Ａ、３０３Ｂを有する。画素セル３００は、転送ゲート３０４Ａ、３０４Ｂ、浮遊拡散領域３０５Ａ、３０５Ｂ、選択ゲート３０６、増幅ゲート３０７、リセットゲート３０８を有する。半導体領域３０３Ａは、第１導電型（Ｎ型）の第１半導体領域である。また、浮遊拡散領域３０５Ａは、第１導電型（Ｎ型）の第２半導体領域である。
【００６７】
さらに画素セル３００は、ＦＤ接続ＣＮＴ３０９Ａ、３０９Ｂ、ＦＤ接続配線Ａ３１０Ａ、３１０Ｂ、ＦＤ接続配線３１１、電圧供給線１１２、１１３を有する。さらに画素セル３００は、故障検出用ＶＩＡ３１３Ａ、３１３Ｂ、故障検出用配線Ｃ３１４Ａ、３１４Ｂ、故障検出用ＣＮＴ３１５Ａ、３１５Ｂを有する。
【００６８】
電圧供給線１１２と電圧供給線１１３は、画素セル３００の光電変換部ＰＤの上部に配されている。換言すれば、平面視において、電圧供給線１１２と光電変換部ＰＤとが重なっており、電圧供給線１１３と光電変換部ＰＤとが重なっている。
【００６９】
電圧供給線１１２は故障検出用ＶＩＡ３１３Ａを介して故障検出用配線Ｃ３１４Ａに接続される。更に、故障検出用配線Ｃ３１４Ａは故障検出用ＣＮＴ３１５Ａを介して半導体領域３０３Ａに接続される。
【００７０】
半導体領域３０３Ａに電圧供給線１１２より印加された電位が、転送トランジスタＭ２を介して浮遊拡散領域３０５Ａへ出力される。
【００７１】
電圧供給線１１３は故障検出用ＶＩＡ３１３Ｂを介して故障検出用配線Ｃ３１４Ｂに接続される。更に、故障検出用配線Ｃ３１４Ｂは故障検出用ＣＮＴ３１５Ｂを介して半導体領域３０３Ｂに接続される。
【００７２】
半導体領域３０３Ｂに電圧供給線１１３より印加された電位が、転送トランジスタＭ２を介して浮遊拡散領域３０５Ｂへ出力される。
【００７３】
増幅トランジスタＭ３は、増幅ゲート３０７の電位に応じた信号を、選択トランジスタＭ４を介して垂直出力線１０８に出力する。
【００７４】
浮遊拡散領域３０５ＡはＦＤ接続ＣＮＴ３０９ＡとＦＤ接続配線Ａ３１０ＡとＦＤ接続配線３１１を介してリセットトランジスタＭ２に接続される。浮遊拡散領域３０５ＢはＦＤ接続ＣＮＴ３０９ＢとＦＤ接続配線Ａ３１０ＢとＦＤ接続配線３１１を介してリセットトランジスタＭ２に接続される。
【００７５】
故障検出用の画素セル３００の出力は、電圧供給線１１２もしくは電圧供給線１１３の電位に応じた信号レベルとなる。
【００７６】
図４（ａ）に示した、垂直出力線１０８、画素電源配線２０１、画素電源配線３０１のそれぞれは、垂直出力線１０８、画素電源配線２０１、３０１のそれぞれの、図１に示した画素アレイ２０において、第１方向に沿って延在する部分配線を示している。以下、説明を簡単にするために、特に断りのない限りは、垂直出力線１０８、画素電源配線２０１、画素電源配線３０１のそれぞれを、画素電源配線２０１、画素電源配線３０１のそれぞれの、第１方向に沿って延在する部分配線であるとして表記する。
【００７７】
画素電源配線２０１は、第１、第２有効画素１０５のそれぞれの増幅トランジスタＭ３のドレインに接続された、第１配線である。垂直出力線１０８は、第１、第２有効画素１０５のそれぞれの選択トランジスタＭ４のソースに接続された第２配線である。
【００７８】
画素電源配線２０１と、垂直出力線１０８との間隔を、図４（ａ）では長さＹ１として示している。この長さＹ１は、画素電源配線２０１の端部と、当該端部に対して対向する垂直出力線１０８の端部との間の最短の長さである。
【００７９】
電圧供給線１１２は、第１検出画素である画素１１１に第１電位を供給する第３配線である。電圧供給線１１３は、第２検出画素である画素１１０に第２電位を供給する第４配線である。
【００８０】
電圧供給線１１２と電圧供給線１１３との間隔を、図４（ａ）では長さＸとして示している。この長さＸは、電圧供給線１１２の端部と、当該端部に対して対向する電圧供給線１１３の端部との間の最短の長さである。
【００８１】
図４（ｂ）は、図４（ａ）に示したＭ−Ｎの線の位置における断面図である。半導体基板の主面３５０の上部に、転送ゲート２０４Ｂ、３０４Ｂが設けられている。電圧供給線１１２、１１３が設けられた高さに、ＦＤ接続配線２１１、３１１、垂直出力線１０８、画素電源配線２０１、３０１が設けられている。
【００８２】
＜長さＸが長さＹ１よりも長いことによる効果＞
電圧供給線１１２と電圧供給線１１３とがショートすると、画素１１１の半導体領域３０３Ａと画素１１０の半導体領域３０３Ｂとに供給される電圧が所定の値とは異なるものとなる。これにより、画素１１０、画素１１１が出力する信号の値が所定の値とは異なるものとなる。この結果、撮像装置が不図示の故障判定回路により、故障と判定される。しかし、有効画素の動作が正常であるにもかかわらず、故障と判定されることとなる。よって、電圧供給線１１２と電圧供給線１１３がショートすると、有効画素の動作に対する正常な故障判定が行われなくなる。
【００８３】
本実施例では、長さＸを、長さＹ１よりも長く設定している。これにより、電圧供給線１１２と電圧供給線１１３とのショートの発生確率を低減することができる。よって、有効画素に対する故障判定の精度を向上させることができる。また、故障と判定される頻度が低下することにより、撮像装置の製造の歩留りの向上の効果を得ることができる。
【００８４】
また、ＦＤ接続配線２１１の端部と、当該端部に対向する、画素電源配線２０１の端部との間の平面視における長さを、長さＺ１として表している。仮に、ＦＤ接続配線２１１が、画素電源配線２０１と、半導体基板の主面との間の高さに配されている場合には、この長さＺ１は、平面視における長さである。
【００８５】
本実施例では、長さＸを、長さＺ１よりも長くしている。これにより、上述したように、電圧供給線１１２と電圧供給線１１３とのショートの発生確率を低減することできる。
【００８６】
また、画素電源配線３０１の端部と、当該端部に対向する、垂直出力線１０８の端部との間隔を、図４（ａ）では長さＹ２として表している。長さＸは、長さＹ２よりも長くなるようにしてもよい。
【００８７】
また、画素電源配線３０１の端部と、当該端部に対向する、ＦＤ接続配線３１１の端部との間隔を、図４（ａ）では長さＺ２として表している。長さＸは、長さＺ２よりも長くなるようにしてもよい。
【００８８】
また、長さＹ１と長さＹ２は同じ長さであってもよい。また、長さＺ１と長さＺ２は同じ長さであってもよい。
【００８９】
また、画素電源配線２０１と垂直出力線１０８とが入れ替わった配置であってもよい。また、画素電源配線３０１と垂直出力線１０８とが入れ替わった配置であってもよい。
【００９０】
また、長さＸとの比較の対象を、画素電源配線２０１と垂直出力線１０８との間隔、あるいは、電源配線２０１とＦＤ接続配線２１１との間隔とした。この例に限定されるものでは無く、第１方向に沿って延在する、隣り合う配線同士の長さを、長さＸとの比較の対象とすることができる。好ましくは、画素が備えるトランジスタのソースあるいはドレインに接続する配線の、第１方向に沿って延在する部分配線同士の間隔を、長さＸの比較対象とするのが良い。本実施例で言えば画素電源配線２０１は、増幅トランジスタＭ３、リセットトランジスタＭ２のドレインに接続された配線である。また、垂直出力線１０８は、選択トランジスタＭ４のソースに接続された配線である。また、ＦＤ接続配線２１１は、転送トランジスタＭ１のソースとドレインの一方に接続された配線の部分配線である。
【００９１】
より好ましくは、長さＸとの比較の対象を、複数の画素に渡って延在する配線同士の間隔とするのが良い。これは、電圧供給線１１２、電圧供給線１１３が複数の画素に渡って配される配線であるからである。すなわち、電圧供給線１１２、電圧供給線１１３と同じく、複数の画素に渡って配される画素電源配線２０１、垂直出力線１０８との間隔と比較することが好ましい。また、電圧供給線１１２、電圧供給線１１３の間隔に対する比較対象を、画素電源配線３０１と垂直出力線１０８との間隔よりも、画素電源配線２０１と垂直出力線１０８との間隔とするのが好ましい。例えば、複数行の有効画素からの信号の読み出しの高速化のため、１列の有効画素に対し、複数の垂直出力線１０８を設けることが有る。このように、有効画素については、第１方向に延在する配線の微細化が求められる傾向が有る。一方、電圧供給線１１２、電圧供給線１１３については、微細化を進めると、製造不良等による短絡の可能性が高まる。よって、第１方向に延在する配線において、有効画素に関わる配線については微細化を進め、故障検出用画素に関わる配線については、有効画素に関わる配線よりも微細化の進展を抑制する。これにより、有効画素の信号の読み出しの高速化と、故障検出の精度の低下の抑制とを両立することができる。
【００９２】
さらに言えば、電圧供給線１１２、電圧供給線１１３を同じ配線層に設ける場合には、長さＸとの比較の対象を、電圧供給線１１２、電圧供給線１１３の配線層と同じ配線層に配された配線同士の間隔とするのが良い。電圧供給線１１２、電圧供給線１１３が設けられた配線層に画素電源配線２０１、垂直出力線１０８が設けられている場合には、画素電源配線２０１と垂直出力線１０８との間隔を長さＸとの比較の対象とするのが良い。これは、同じ配線層に配される配線は、撮像装置の製造時に、並行して形成される。したがって、電圧供給線１１２、電圧供給線１１３と並行して形成される、第１方向に沿って延在する配線同士の間隔に対して長さＸを大きくする。これにより、電圧供給線１１２、電圧供給線１１３のショートの発生確率を低減することができる効果が得られる。
【００９３】
＜画素が選択トランジスタＭ４を備えない例＞
なお、本実施例では、各画素に選択トランジスタＭ４が設けられていた。他の例として、各画素が選択トランジスタＭ４を有さない形態とすることができる。この場合には、第２配線である垂直出力線１０８は、増幅トランジスタＭ３のソースに接続される。また、信号を出力する画素行の選択は、リセットトランジスタＭ２のドレインに接続される電源電圧端子ＶＤＤの電位を変更することによって可能である。つまり、信号を出力しない画素行である、非選択の画素行に対しては、電源電圧端子ＶＤＤの電位を、増幅トランジスタＭ３がオフするための電位（オフ電位）とする。そして、リセットトランジスタＭ２をオンとし、フローティングディフュ−ジョンＦＤに、オフ電位を与える。これにより、オフ電位が与えられた増幅トランジスタＭ３はオフ状態となる。一方、信号を出力する画素行に対しては、電源電圧端子ＶＤＤの電位を、増幅トランジスタＭ３がオンするための電位（オン電位）とする。そして、リセットトランジスタＭ２をオンとし、フローティングディフュ−ジョンＦＤに、オン電位を与える。これにより、オン電位が与えられた増幅トランジスタＭ３はオン状態となって、垂直出力線１０８に信号を出力する。
【００９４】
＜故障検出用ＶＩＡ、故障検出用ＣＮＴの他の例＞
本実施例では、画素１１１は、１つの故障検出用ＶＩＡ３１３Ａと、１つの故障検出用ＣＮＴ３１５Ａとを備えていた。（画素１１０についても同様）
【００９５】
他の例として、図９に示すように、故障検出用ＶＩＡ３１３Ａを複数設けてもよい。つまり、一の故障検出用ＶＩＡ３１３Ａが設けられた高さに、さらに別の故障検出用ＶＩＡ３１３Ａを設けてもよい。また、故障検出用ＣＮＴ３１５Ａを複数設けてもよい。つまり、一の故障検出用ＣＮＴ３１５Ａが設けられた高さに、さらに別の故障検出用ＣＮＴ３１５Ａを設けてもよい。これにより、電圧供給線１１２と半導体領域３０３Ａとの間の抵抗を下げることができる。（画素１１０についても同様）
【００９６】
また、複数の故障検出用ＶＩＡ３１３Ａのうちのいずれかと、複数の故障検出用ＣＮＴ３１５Ａのいずれかが導通不良を生じていたとする。この場合、他の故障検出用ＶＩＡ３１３Ａと、他の故障検出用ＣＮＴ３１５Ａとが設けられていることにより、電圧供給線１１２と半導体領域３０３Ａとを導通させることができる。
【００９７】
＜光電変換部の上面図、断面図＞
図４（ａ）で説明した画素の上面について、さらに光電変換部を中心に、図５を用いて説明する。
【００９８】
図５は、画像取得用の画素１０６と、故障検出用の画素１１１の光電変換部ＰＤと、転送トランジスタＭ２とを示した上面図である。図４（ａ）で示した部材と同じ機能を有する部材については、図４（ａ）で付された符号と同じ符号が図５でも付されている。
【００９９】
まず、画像取得用の画素１０６について説明する。平面視において、電荷を蓄積する半導体領域２０３Ａは、Ｐ型の半導体領域４０２と重なっている。図６を用いて後述するが、半導体領域４０２は、半導体領域２０３の表面を保護する表面保護層として機能する。以降、半導体領域４０２を表面保護層として表記することがある。
【０１００】
次に、故障検出用の画素１１１について説明する。平面視において、半導体領域３０３Ａにおいて故障検出用ＣＮＴ３１５Ａが接続された部分と、転送ゲート３０４Ａとの間に、Ｐ型の半導体領域５０２が設けられている。
【０１０１】
図６（ａ）は、図５において、Ｃ−Ｄとして示した線が通過する位置における画素の断面図である。図６（ｂ）は、図５において、Ａ−Ｂとして示した線が通過する位置における画素の断面図である。
【０１０２】
まず、図６（ａ）に示した、画像取得用の画素１０６（Ｃ−Ｄの線に対応する断面）について説明する。電荷を蓄積する半導体領域２０３Ａは、Ｐ型の半導体領域４０２の下部に形成されている。これにより、半導体領域４０２は、半導体領域２０３の表面を保護する表面保護層として機能する。半導体領域４０２は、半導体基板の主面３５０と、半導体領域２０３Ａとの間に形成されている。
【０１０３】
次に図６（ｂ）に示した、故障検出用の画素１１１（Ａ−Ｂの線に対応する断面）について説明する。電荷を蓄積する半導体領域３０３Ａの一部の領域に、故障検出用ＣＮＴ３１５Ａが接続されている。この故障検出用ＣＮＴ３１５Ａの下部には、半導体領域５０２は形成されていない。また、半導体領域３０３Ａにおいて故障検出用ＣＮＴ３１５Ａが接続された部分と、転送ゲート３０４Ａとの間には、半導体領域５０２が設けられている。また、半導体領域５０２と半導体領域３０３Ａが平面視において重なる部分については、半導体領域５０２の下部に半導体領域３０３Ａが設けられている。半導体領域５０２は、半導体基板の主面３５０と、半導体領域３０３Ａとの間に形成されている。
【０１０４】
＜半導体領域５０２による効果＞
半導体領域３０３Ａの導電型がＮ型であるとすると、半導体領域５０２の導電型はＰ型である。このため、半導体領域５０２は半導体領域３０３Ａに比べて低い電位となっている。つまり、半導体領域５０２の電位は、転送ゲート３０４Ａのオフ時の電位と、半導体領域３０３Ａの電位との間の電位となっている。半導体領域５０２が形成されていない場合には、転送ゲート３０４Ａには、転送ゲート３０４と半導体領域３０３Ａとの間の電位差に対応する電界が印加されている。一方、本実施例では半導体領域５０２を備えることにより、転送ゲート３０４には、転送ゲート３０４と半導体領域５０２との間の電位差に対応する電界に緩和される。これにより、故障検出用の画素１１１の転送トランジスタＭ２の故障を生じにくくさせることができる。つまり、本実施例の画素構成は、画素１１１の故障を生じにくくすることができる。また、本実施例の撮像装置は、製造不良を生じにくくさせることができる。これにより、本実施例の撮像装置は、撮像装置の製造の歩留りを向上させることができる効果も得られる。
【０１０５】
（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。
【０１０６】
図７は、本実施例の撮像装置の画素１０５、１１０、１１１の上面図である。本実施例では、電圧供給線１１２、電圧供給線１１３の線幅を、第１方向に沿って延在する他の配線よりも太くしている。この第１方向に沿って延在する他の配線とは、画素電源配線２０１、３０１、垂直出力線１０８、ＦＤ接続配線２１１、３１１の少なくとも１つである。
【０１０７】
図７では、電圧供給線１１２、１１３の配線幅を幅ＷＡとして示している。垂直出力線１０８の線幅は幅ＷＢであり、画素電源配線２０１、３０１の線幅は幅ＷＣである。また、ＦＤ接続配線２１１、３１１の線幅は幅ＷＤである。
【０１０８】
本実施例では、ＷＡ＞ＷＢ、ＷＡ＞ＷＣ、ＷＡ＞ＷＤの関係としている。
【０１０９】
一般的には、配線幅を細くするほど、断線などの不良が生じやすくなる。本実施例の撮像装置では、第１方向に沿って延在する他の配線よりも、電圧供給線１１２、１１３の配線幅を太くする。これにより、電圧供給線１１２、１１３の断線の発生確率を下げることができる。また、電圧供給線１１２、１１３の配線幅を太くすることにより、第１方向に沿って延在する他の配線と同じ太さとした場合に比べて、抵抗を下げることができる効果も得られる。
【０１１０】
（実施例３）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。
【０１１１】
図８は、本実施例の撮像装置の画素１０５、１１０、１１１の上面図である。
【０１１２】
本実施例の撮像装置は、電圧供給線１１２と、電圧供給線１１３との間に、シールド配線８０１を有する。図４（ｂ）で示したように、電圧供給線１１２、電圧供給線１１３は同じ高さに配されている。シールド配線８０１もまた、電圧供給線１１２、電圧供給線１１３が配された高さに配されている。
【０１１３】
本実施例の撮像装置は、シールド配線８０１を備える。これにより、電圧供給線１１２の電位を変化させる場合に、電圧供給線１１３と電圧供給線１１２との間の容量カップリングにより引き起こされる、電圧供給線１１３の電位変動を低減させることが可能になる。これにより、電圧供給線１１３の電位変動による、故障の誤検出を生じにくくすることができる。
【０１１４】
（実施例４）
図１０は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の各実施例で述べた撮像装置のいずれかの構成を適用した撮像装置２００を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１０に、上述の各実施例のいずれかの撮像装置を撮像装置２００として適用したデジタルスチルカメラの構成例を示す。
【０１１５】
図１０に例示した撮像システム５００は、撮像装置２００、被写体の光学像を撮像装置２００に結像させるレンズ５０２０、レンズ５０２０を通過する光量を可変にするための絞り５０４、レンズ５０２０の保護のためのバリア５０６を有する。レンズ５０２０及び絞り５０４は、撮像装置２００に光を集光する光学系である。
【０１１６】
撮像システム５００は、また、撮像装置２００から出力される出力信号の処理を行う信号処理部５０８０を有する。信号処理部５０８０は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。信号処理部５０８０は、撮像装置２００より出力される出力信号に対してＡＤ変換処理を実施する機能を備えていてもよい。この場合、撮像装置２００の内部には、必ずしもＡＤ変換回路を有する必要はない。
【０１１７】
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
【０１１８】
更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置２００と信号処理部５０８０に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置２００と、撮像装置２００から出力された出力信号を処理する信号処理部５０８０とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、撮像装置２００の制御機能の一部又は全部を実施するように構成してもよい。
【０１１９】
撮像装置２００は、画像用信号を信号処理部５０８０に出力する。信号処理部５０８０は、撮像装置２００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８０は、画像用信号を用いて、画像を生成する。
【０１２０】
上述した各実施例の撮像装置による撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
【０１２１】
（実施例５）
本実施例の撮像システム及び移動体について、図１１及び図１２を用いて説明する。
【０１２２】
図１１は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図１２は、本実施例による撮像システムの動作を示すフロー図である。
【０１２３】
本実施例では、車載カメラに関する撮像システムの一例を示す。図１１は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、実施例１乃至実施例４のいずれかの撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。
【０１２４】
集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検出部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検出部７０９は、撮像装置７０２の異常を検出すると、主制御部７１３に異常を発報する。
【０１２５】
集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１２６】
主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。
【０１２７】
集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチ１３をパルス駆動させるための設定や、フレーム毎に電圧スイッチ１３を切り替える設定等を送信する。
【０１２８】
撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
【０１２９】
また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１３０】
本実施例では、車両の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図１１（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。
【０１３１】
２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。
【０１３２】
次に、撮像システム７０１における撮像装置７０２の故障検出動作について、図１２を用いて説明する。撮像装置７０２の故障検出動作は、図１２に示すステップＳ８１０〜Ｓ８８０に従って実施される。
【０１３３】
ステップＳ８１０は、撮像装置７０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム７０１の外部（例えば主制御部７１３）又は撮像システム７０１の内部から、撮像装置７０２の動作のための設定を送信し、撮像装置７０２の撮像動作及び故障検出動作を開始する。撮像装置７０２の動作のための設定には、電圧スイッチ１３の制御のための設定が含まれる。
【０１３４】
次いで、ステップＳ８２０において、走査行に属する画像取得用画素領域である第１領域１０の画素１０５，１０６からの信号を取得する。また、ステップＳ８３０において、走査行に属する第２領域１１の画素１１０，１１１からの出力値を取得する。なお、ステップＳ８２０とステップＳ８３０とは逆でもよい。
【０１３５】
次いで、ステップＳ８４０において、画素１１０，１１１への固定電圧端子Ｖ０，Ｖ１の接続設定に基づく画素１１０，１１１の出力期待値と、実際の画素１１０，１１１からの出力値との該非判定を行う。
【０１３６】
ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ８５０に移行し、第１領域１０における撮像動作が正常に行われていると判定し、処理ステップがステップＳ８６０へと移行する。ステップＳ８６０では、走査行の画素信号をメモリ７０５に送信して一次保存する。そののち、ステップＳ８２０に戻り、故障検出動作を継続する。
【０１３７】
一方、ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ８７０に移行する。ステップＳ８７０において、第１領域１０における撮像動作に異常があると判定し、主制御部７１３、又は警報装置７１２に警報を発報する。警報装置７１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ８８０において撮像装置７０２を停止し、撮像システム７０１の動作を終了する。
【０１３８】
なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。
【０１３９】
また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム７０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１４０】
［変形実施例］
本発明は、上記実施例に限らず種々の変形が可能である。
【０１４１】
例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。
【０１４２】
また、上記実施例では、画素１０５，１０６，１１０，１１１のトランジスタをＮ型トランジスタにより構成する場合を想定して説明を行ったが、画素１０５，１０６，１１０，１１１のトランジスタをＰ型トランジスタにより構成するようにしてもよい。この場合、上記説明における各駆動信号の信号レベルは逆になる。
【０１４３】
また、これまで説明してきた画素の回路構成は、図２に示したものに限定されるものではなく、適宜変更が可能である。例えば、画素１０５，１０６，１１０，１１１は、１つのマイクロレンズに対し、２つの光電変換部が配されたデュアルピクセル構造であってもよい。
【０１４４】
［変形実施例］
上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
【符号の説明】
【０１４５】
１０  第１領域（画像取得用画素領域）
１１  第２領域（故障検出用画素領域）
２０  画素アレイ
１０８  垂直出力線
１１２、１１３  電圧供給線
２０１、３０１  画素電源配線
２０３Ａ、３０３Ａ  第１導電型の半導体領域（光電変換部ＰＤの一部）
２０４Ａ、３０４Ａ  転送ゲート
２０５Ａ、３０５Ａ  第１導電型の半導体領域（転送トランジスタの一部）
２１１、３１１  ＦＤ接続配線
４０２、５０２  第２導電型の半導体領域
５０３  第１導電型の半導体領域（半導体領域３０３Ａよりも高い不純物濃度を備える）
３１５Ａ  コンタクト
【図１】
2019012752.tif 000003
【図２】
2019012752.tif 000004
【図３】
2019012752.tif 000005
【図４】
2019012752.tif 000006
【図５】
2019012752.tif 000007
【図６】
2019012752.tif 000008
【図７】
2019012752.tif 000009
【図８】
2019012752.tif 000010
【図９】
2019012752.tif 000011
【図１０】
2019012752.tif 000012
【図１１】
2019012752.tif 000013
【図１２】
2019012752.tif 000014