(57)【要約】      （修正有）【課題】昇圧回路などを追加することなくキャパシタの充電電位Ｖｃを主電源ＶＤＤと等しくできるバックアップ電源回路を提供する。【解決手段】主電源から負荷回路に電力を供給するための第１の電力供給線と、主電源とキャパシタ３に電力を供給するための第２の電力供給線と、キャパシタから負荷回路に電力を供給するための第３の電力供給線と、第１の電力供給線に介挿される第１のスイッチ回路（ダイオード１）と、第２の電力供給線に介挿される第２のスイッチ回路１０と、第３の電力供給線に介挿される第３のスイッチ回路１２と、を有する。第２のスイッチ回路と第３のスイッチ回路は、主電源からの電力供給の有無に応じて通電状態を切り替える。【選択図】図１
2019154185.tif 000002
【特許請求の範囲】
【請求項１】
主電源から負荷回路に電力供給がなくなった際に、バックアップ電力を供給するキャパシタを有するバックアップ電源回路において、
前記主電源から前記負荷回路に電力を供給するための第１の電力供給線と、
前記主電源と前記キャパシタに電力を供給するための第２の電力供給線と、
前記キャパシタから前記負荷回路に電力を供給するための第３の電力供給線と、
前記第１の電力供給線に介挿される第１のスイッチ回路と、
前記第２の電力供給線に介挿される第２のスイッチ回路と、
前記第３の電力供給線に介挿される第３のスイッチ回路と、
前記第２のスイッチ回路と第３のスイッチ回路は、前記主電源からの電力供給の有無に応じて通電状態が切り替わること
を特徴とするバックアップ電源回路。
【請求項２】
前記第２のスイッチ回路と第３のスイッチ回路は、
前記主電源の電位に基づいて、相補的に通電状態が切り替わること
を特徴とする請求項１に記載のバックアップ電源回路。
【請求項３】
前記第２のスイッチ回路は、
第２のスイッチ素子と、
前記主電源の電位を分圧する分圧回路と、
前記分圧回路によって分圧された前記主電源の電位に基づいて、通電状態が切り替わるトランジスタと、
前記トランジスタのコレクタ端子と前記第２の電力供給線との間に接続される抵抗と、
を更に有していること
を特徴とする請求項２に記載のバックアップ電源回路。
【請求項４】
前記第３のスイッチ回路は、
第３のスイッチ素子と、
第１の電力供給線と前記第３のスイッチ素子のゲート端子との間に接続される抵抗と、
を更に有していること
を特徴とする請求項３に記載のバックアップ電源回路。
【請求項５】
前記第１のスイッチ回路は、
前記主電源側にアノード端子が、前記負荷回路側にカソード端子が接続されるダイオード素子であること
を特徴とする請求項１から４のいずれか一項に記載のバックアップ電源回路。
【請求項６】
前記第２のスイッチ回路と第３のスイッチ回路は、
ｐチャネルＭＯＳＦＥＴ素子であること
を特徴とする請求項１から５のいずれか一項に記載のバックアップ電源回路。
【請求項７】
前記負荷回路は、
リアルタイムクロック回路であること
を特徴とする請求項１から６のいずれか一項に記載のバックアップ電源回路。
【請求項８】
前記キャパシタは、
電気二重層キャパシタであること
を特徴とする請求項１から７のいずれか一項に記載のバックアップ電源回路。
【発明の詳細な説明】
【背景技術】
【０００１】
多くの電源システムで、システムの主電源とは別に二次電池等のキャパシタを有するバックアップ電源回路が備えられている。バックアップ電源回路は、例えばリアルタイムクロックデバイス（ＲＴＣデバイス）等の時計機能を有するデバイスが主電源オフの状態でも時計動作を継続させるための電源である。
【０００２】
バックアップ電源回路としては、一般的に図４に示す構成がある。バックアップ電源回路１００は、主電源ＶＤＤから電力が供給されるＲＴＣデバイス４、制御部５、主電源ＶＤＤとＲＴＣデバイス４との間に介挿されるダイオード１、抵抗２、抵抗２とＲＴＣデバイス４との間に接続されるキャパシタ３、第１電源部の出力電圧Vbを分圧してスイッチ回路６のゲートに入力する分圧抵抗部７を含む。バックアップ電源回路１００は、主電源ＶＤＤに電流が逆流しないようにダイオード１が設けられ、突入電流を抑制するために抵抗２が設けられている。そのため、キャパシタ３は、ダイオード１と抵抗２の電圧降下分だけ低い電圧で充電される。すなわち、当該電圧降下分だけキャパシタ３のバックアップ時間が短くなってしまう。
【０００３】
これに対して、特許文献１では、図３に示すバックアップ電源回路２００が提供されている。バックアップ電源２００は、主電源ＶＤＤに接続され所定電圧を出力する第１電源部と、第２電源部からの電圧に基づいて充電可能なキャパシタ３と、当該キャパシタ３と第２電源部との間に設けられるスイッチ回路部６と、前記主電源ＶＤＤ、またはキャパシタ３からの電力供給によって作動するＲＴＣデバイス４と、を備え、スイッチ回路部６（ＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ））は、前記主電源ＶＤＤからの電力供給の有無に応じて通電状態を切り替える。
バックアップ電源回路２００は、キャパシタ３の充電電圧を制御部と同じ電圧とすることができるため、バックアップ時間を長くすることができる
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−７８６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、キャパシタ３の充電電圧Ｖｃを制御部５の電位と同じ電圧Ｖｒｅｇとするためには、第１電源部の出力電圧Ｖｂが、スイッチ回路部６の特性により、Ｖｒｅｇとスイッチ回路部６の閾値電圧を足した値以上である必要がある。
【０００６】
このため、単一電源であるバックアップ電源においては、電源キャパシタ３の充電電圧ＶｃをＶｒｅｇにする昇圧回路が必要になり、回路構成が複雑になってしまう。
また、キャパシタの充電電圧ＶｃがＲＴＣデバイス４の駆動電圧となるため、キャパシタ３が充電されるまでは制御部５からＲＴＣデバイス４へのアクセスが出来ず、電源システムの起動が遅いという課題がある。
そこで本発明は、昇圧回路などを追加することなくキャパシタの充電電圧Ｖｃを電源システムの主電源ＶＤＤと等しい値にできるバックアップ電源回路を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は以下の技術的特徴を有する。    
本発明のバックアップ電源回路は、主電源から負荷回路に電力供給がなくなった際に、バックアップ電力を供給するキャパシタを有するバックアップ電源回路において、前記主電源から前記負荷回路に電力を供給するための第１の電力供給線と、前記主電源と前記キャパシタに電力を供給するための第２の電力供給線と、前記キャパシタから前記負荷回路に電力を供給するための第３の電力供給線と、前記第１の電力供給線に介挿される第１のスイッチ回路と、前記第２の電力供給線に介挿される第２のスイッチ回路と、前記第３の電力供給線に介挿される第３のスイッチ回路と、前記第２のスイッチ回路と第３のスイッチ回路は、前記主電源からの電力供給の有無に応じて通電状態が切り替わること、を特徴とするバックアップ電源回路である。
【発明の効果】
【０００８】
上記のような構成とすることで、キャパシタの充電電位を電源システムの主電源と等しくできるため、バックアップ時間を長期化することができる。
キャパシタの充電電圧がＲＴＣデバイスの駆動電圧となり、キャパシタの充電電圧に関わらずシステムを起動可能となるため、起動時間を短くすることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態によるバックアップ電源回路の構成を説明するための概略図である。
【図２】本発明の実施形態によるバックアップ電源の動作を説明するためのタイムチャートである。
【図３】従来のバックアップ電源に関するバックアップ電源の実装形態を示した概略図である。
【図４】従来のバックアップ電源に関するバックアップ電源の実装形態を示した概略図である。
【発明を実施するための形態】
【００１０】
以下、発明の実施形態を通じて本発明を説明するが、特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１１】
図１〜図２を参照して、本発明に係る実施形態によるバックアップ電源回路３００について説明する。
図１は本発明の実施形態に係るバックアップ電源回路３００の構成を示した概略図である。なお、図３、図４に示した従来のバックアップ電源回路１００、２００と同様または相当部分を示す箇所は、同じ番号を付与している。
【００１２】
バックアップ電源回路３００は、第１のスイッチ回路部１、第２のスイッチ回路部１０、第３のスイッチ回路部１２、キャパシタ３、主電源ＶＤＤからの電圧を分圧する分圧抵抗部７、当該分圧された電圧でオンオフするトランジスタ８、第１の抵抗９、第２の抵抗１１を含む。
主電源ＶＤＤは、制御部５に接続され、ＲＴＣデバイス４はバックアップ電源回路３００を介して主電源ＶＤＤに接続される。
バックアップ電源回路３００において、主電源ＶＤＤとＲＴＣデバイス４は第１の電力供給線により接続される。また、主電源ＶＤＤとキャパシタ３は第２の電力供給線により接続される。さらにキャパシタ３とＲＴＣデバイス４は第３の電力供給線により接続される。
【００１３】
第１のスイッチ回路部１は、ダイオードであり、第１の電力供給線に介挿される。
第２のスイッチ回路部１０は、第２の電力供給線に介挿され、主電源側にドレイン端子、キャパシタ３側にソース端子が接続される。
第３のスイッチ回路部１２は、第３の電力供給線に介挿され、ＲＴＣデバイス側にソース端子、キャパシタ３側にドレイン端子が接続される。
【００１４】
第２のスイッチ回路部１０、第３のスイッチ回路部１２は、本実施形態ではPチャネルＭＯＳＦＥＴを用いているが、これに限らない。また、第２のスイッチ回路部１０、第３のスイッチ回路部１２は、順方向通電の向きとは逆向きにダイオードが並列に接続されている。なお、ダイオードは、ＭＯＳＦＥＴ素子の構造上において、不可避的に形成される寄生ダイオードとしてもよい。
【００１５】
第３のスイッチ回路部１２のゲート端子は第２の抵抗１１を介して、第１の電力供給線に接続されている。
分圧抵抗部７は、抵抗７ａ、抵抗７ｂを含み、抵抗７ａと抵抗７ｂの抵抗値の比率で電圧Ｖｂを分圧した電圧をトランジスタ８のベースに供給する
トランジスタ８はエミッタ端子がグランドに接続され、コレクタ端子は第２のスイッチ回路部１０のゲート端子に接続されている。加えて、第１の抵抗９を介して第２のスイッチ回路部１０のソース端子側に接続される
第１の抵抗９は、第２のスイッチ回路部１０のゲート端子へ入力される電圧をキャパシタ３の充電電圧Ｖｃにプルアップする。
【００１６】
ＲＴＣデバイス４は、低消費電流の時計カウント回路を適用でき、主電源供給時、またはキャパシタ３からのバックアップが有効時に時計のカウントを行う。
次に、バックアップ電源回路３００の動作について図２を参照しながら説明する
＜主電源ＶＤＤの立ち上げ＞
ここで、Ｖｃはキャパシタ３の充電電圧、ＶｃｃはＲＴＣデバイス４の駆動電圧、Ｖｆは第１のスイッチ回路部１（ダイオード１）のフォーワード電圧、Ｖｆｐは第２スイッチ回路部１０及び第３スイッチ回路部１２の寄生ダイオードのフォーワード電圧、Ｖｏｎはトランジスタ８の閾値電圧である。なお、本実施形態において主電源ＶＤＤとＶｂは、等しい値である。
【００１７】
まず主電源ＶＤＤが上昇するとダイオード１のフォーワード電圧Ｖｆを超える（ｔ１）。この時点で、ＶＤＤからＶｆを減じた電圧がＲＴＣデバイス４の駆動電圧Ｖｃｃとして印可される。
さらに主電源ＶＤＤが上昇し続け、第２スイッチ回路部１０のフォーワード電圧Ｖｆｐを超える（ｔ２）。この時点から第２のスイッチ回路部１０の寄生ダイオードを通じてキャパシタ３への充電が開始し、Ｖｃが上昇し始める。
さらに主電源ＶＤＤがＶｏｎを超えると（ｔ３）、第２のスイッチ回路部１０がオンされ、第２のスイッチ回路部１０の寄生ダイオードではなく、第２のスイッチ回路部１０のチャネルを通してキャパシタ３への充電がなされる。このため充電電圧Ｖｃは、ほぼ主電源ＶＤＤと等しい電圧まで上昇し、すなわちキャパシタ３は主電源ＶＤＤと等しい電圧まで充電される。
【００１８】
＜主電源ＶＤＤの立ち下がり＞
主電源ＶＤＤがオフされると、ＶＤＤが低下し始める（ｔ５）。このとき第２のスイッチ回路部１０がオンされているため、Ｖｃも低下し始める。
ＶＤＤはさらに低下し続け、Ｖｏｎを下回る（ｔ６）。このときトランジスタ８がオフになり、第２のスイッチ回路部１０もオフとなる。このため、Ｖｃは減少しなくなる。
Ｖｃｃと比較してＶＤＤが第３のスイッチ回路部１２の閾値電圧以上に低下すると、第３のスイッチ回路部１２がオンされる。
【００１９】
次にキャパシタ３は、オン状態の第３のスイッチ回路部１２のチャネルを通じて電流を通電させる。このためＶｃｃがＶｃまで上昇する（ｔ７）。
ＶｃｃがＶｃまで上昇した後は、ＲＴＣデバイス４の時計動作によって電力が消費されるため、緩やかに低下し続ける。なお、ＲＴＣデバイス４は、ＶｃｃがＶｒｔｃを下回るまで時計動作を継続する。
以上、本発明を実施形態に沿って説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施形態に、変更または改良を加えることが可能であることは当業者には明らかである。
【符号の説明】
【００２０】
１  ダイオード
２  抵抗
３、キャパシタ
４  ＲＴＣデバイス
５、制御部
６、スイッチ回路部
７、分圧抵抗部
７ａ、７ｂ、抵抗
８、トランジスタ
９、第１の抵抗
１０、第１のスイッチ回路部
１１、第２の抵抗
１２、第２のスイッチ回路部
【図１】
2019154185.tif 000003
【図２】
2019154185.tif 000004
【図３】
2019154185.tif 000005
【図４】
2019154185.tif 000006
【手続補正書】
【提出日】平成31年4月16日(2019.4.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源システムにおける電気二重層キャパシタを用いたバックアップ電源回路に関する。
【背景技術】
【０００２】
多くの電源システムで、システムの主電源とは別に二次電池等のキャパシタを有するバックアップ電源回路が備えられている。バックアップ電源回路は、例えばリアルタイムクロックデバイス（ＲＴＣデバイス）等の時計機能を有するデバイスが主電源オフの状態でも時計動作を継続させるための電源である。
【０００３】
バックアップ電源回路としては、一般的に図４に示す構成がある。バックアップ電源回路１００は、主電源ＶＤＤから電力が供給されるＲＴＣデバイス４、制御部５、主電源ＶＤＤとＲＴＣデバイス４との間に介挿されるダイオード１、抵抗２、抵抗２とＲＴＣデバイス４との間に接続されるキャパシタ３、第１電源部の出力電圧Vbを分圧してスイッチ回路６のゲートに入力する分圧抵抗部７を含む。バックアップ電源回路１００は、主電源ＶＤＤに電流が逆流しないようにダイオード１が設けられ、突入電流を抑制するために抵抗２が設けられている。そのため、キャパシタ３は、ダイオード１と抵抗２の電圧降下分だけ低い電圧で充電される。すなわち、当該電圧降下分だけキャパシタ３のバックアップ時間が短くなってしまう。
【０００４】
これに対して、特許文献１では、図３に示すバックアップ電源回路２００が提供されて
いる。バックアップ電源２００は、主電源ＶＤＤに接続され所定電圧を出力する第１電源部と、第２電源部からの電圧に基づいて充電可能なキャパシタ３と、当該キャパシタ３と第２電源部との間に設けられるスイッチ回路部６と、前記主電源ＶＤＤ、またはキャパシタ３からの電力供給によって作動するＲＴＣデバイス４と、を備え、スイッチ回路部６（ＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ））は、前記主電源ＶＤＤからの電力供給の有無に応じて通電状態を切り替える。
バックアップ電源回路２００は、キャパシタ３の充電電圧を制御部と同じ電圧とすることができるため、バックアップ時間を長くすることができる
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−７８６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、キャパシタ３の充電電圧Ｖｃを制御部５の電位と同じ電圧Ｖｒｅｇとするためには、第１電源部の出力電圧Ｖｂが、スイッチ回路部６の特性により、Ｖｒｅｇとスイッチ回路部６の閾値電圧を足した値以上である必要がある。
【０００７】
このため、単一電源であるバックアップ電源においては、電源キャパシタ３の充電電圧ＶｃをＶｒｅｇにする昇圧回路が必要になり、回路構成が複雑になってしまう。
また、キャパシタの充電電圧ＶｃがＲＴＣデバイス４の駆動電圧となるため、キャパシタ３が充電されるまでは制御部５からＲＴＣデバイス４へのアクセスが出来ず、電源システムの起動が遅いという課題がある。
【０００８】
そこで本発明は、昇圧回路などを追加することなくキャパシタの充電電圧Ｖｃを電源システムの主電源ＶＤＤと等しい値にできるバックアップ電源回路を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は以下の技術的特徴を有する。
【００１０】
本発明のバックアップ電源回路は、主電源から負荷回路に電力供給がなくなった際に、バックアップ電力を供給するキャパシタを有するバックアップ電源回路において、前記主電源から前記負荷回路に電力を供給するための第１の電力供給線と、前記主電源と前記キャパシタに電力を供給するための第２の電力供給線と、前記キャパシタから前記負荷回路に電力を供給するための第３の電力供給線と、前記第１の電力供給線に介挿される第１のスイッチ回路と、前記第２の電力供給線に介挿される第２のスイッチ回路と、前記第３の電力供給線に介挿される第３のスイッチ回路と、前記第２のスイッチ回路と第３のスイッチ回路は、前記主電源からの電力供給の有無に応じて通電状態が切り替わること、を特徴とするバックアップ電源回路である。
【発明の効果】
【００１１】
上記のような構成とすることで、キャパシタの充電電位を電源システムの主電源と等しくできるため、バックアップ時間を長期化することができる。
キャパシタの充電電圧がＲＴＣデバイスの駆動電圧となり、キャパシタの充電電圧に関わらずシステムを起動可能となるため、起動時間を短くすることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態によるバックアップ電源回路の構成を説明するための概略図である。
【図２】本発明の実施形態によるバックアップ電源の動作を説明するためのタイムチャートである。
【図３】従来のバックアップ電源に関するバックアップ電源の実装形態を示した概略図である。
【図４】従来のバックアップ電源に関するバックアップ電源の実装形態を示した概略図である。
【発明を実施するための形態】
【００１３】
以下、発明の実施形態を通じて本発明を説明するが、特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１〜図２を参照して、本発明に係る実施形態によるバックアップ電源回路３００について説明する。
【００１５】
図１は本発明の実施形態に係るバックアップ電源回路３００の構成を示した概略図である。なお、図３、図４に示した従来のバックアップ電源回路１００、２００と同様または相当部分を示す箇所は、同じ番号を付与している。
【００１６】
バックアップ電源回路３００は、第１のスイッチ回路部１、第２のスイッチ回路部１０、第３のスイッチ回路部１２、キャパシタ３、主電源ＶＤＤからの電圧を分圧する分圧抵抗部７、当該分圧された電圧でオンオフするトランジスタ８、第１の抵抗９、第２の抵抗１１を含む。
【００１７】
主電源ＶＤＤは、制御部５に接続され、ＲＴＣデバイス４はバックアップ電源回路３００を介して主電源ＶＤＤに接続される。
バックアップ電源回路３００において、主電源ＶＤＤとＲＴＣデバイス４は第１の電力供給線により接続される。また、主電源ＶＤＤとキャパシタ３は第２の電力供給線により接続される。さらにキャパシタ３とＲＴＣデバイス４は第３の電力供給線により接続される。
【００１８】
第１のスイッチ回路部１は、ダイオードであり、第１の電力供給線に介挿される。第２のスイッチ回路部１０は、第２の電力供給線に介挿され、主電源側にドレイン端子、キャパシタ３側にソース端子が接続される。
第３のスイッチ回路部１２は、第３の電力供給線に介挿され、ＲＴＣデバイス側にソース端子、キャパシタ３側にドレイン端子が接続される。
【００１９】
第２のスイッチ回路部１０、第３のスイッチ回路部１２は、本実施形態ではPチャネルＭＯＳＦＥＴを用いているが、これに限らない。また、第２のスイッチ回路部１０、第３のスイッチ回路部１２は、順方向通電の向きとは逆向きにダイオードが並列に接続されている。なお、ダイオードは、ＭＯＳＦＥＴ素子の構造上において、不可避的に形成される寄生ダイオードとしてもよい。
【００２０】
第３のスイッチ回路部１２のゲート端子は第２の抵抗１１を介して、第１の電力供給線に接続されている。
【００２１】
分圧抵抗部７は、抵抗７ａ、抵抗７ｂを含み、抵抗７ａと抵抗７ｂの抵抗値の比率で電圧Ｖｂを分圧した電圧をトランジスタ８のベースに供給する。
【００２２】
トランジスタ８はエミッタ端子がグランドに接続され、コレクタ端子は第２のスイッチ回路部１０のゲート端子に接続されている。加えて、第１の抵抗９を介して第２のスイッチ回路部１０のソース端子側に接続される。
【００２３】
第１の抵抗９は、第２のスイッチ回路部１０のゲート端子へ入力される電圧をキャパシタ３の充電電圧Ｖｃにプルアップする。
【００２４】
ＲＴＣデバイス４は、低消費電流の時計カウント回路を適用でき、主電源供給時、またはキャパシタ３からのバックアップが有効時に時計のカウントを行う。
次に、バックアップ電源回路３００の動作について図２を参照しながら説明する
＜主電源ＶＤＤの立ち上げ＞
ここで、Ｖｃはキャパシタ３の充電電圧、ＶｃｃはＲＴＣデバイス４の駆動電圧、Ｖｆは第１のスイッチ回路部１（ダイオード１）のフォーワード電圧、Ｖｆｐは第２スイッチ回路部１０及び第３スイッチ回路部１２の寄生ダイオードのフォーワード電圧、Ｖｏｎはトランジスタ８の閾値電圧である。なお、本実施形態において主電源ＶＤＤとＶｂは、等しい値である。
【００２５】
まず主電源ＶＤＤが上昇するとダイオード１のフォーワード電圧Ｖｆを超える（ｔ１）。この時点で、ＶＤＤからＶｆを減じた電圧がＲＴＣデバイス４の駆動電圧Ｖｃｃとして印可される。
【００２６】
さらに主電源ＶＤＤが上昇し続け、第２スイッチ回路部１０のフォーワード電圧Ｖｆｐを超える（ｔ２）。この時点から第２のスイッチ回路部１０の寄生ダイオードを通じてキャパシタ３への充電が開始し、Ｖｃが上昇し始める。
【００２７】
さらに主電源ＶＤＤがＶｏｎを超えると（ｔ３）、第２のスイッチ回路部１０がオンされ、第２のスイッチ回路部１０の寄生ダイオードではなく、第２のスイッチ回路部１０のチャネルを通してキャパシタ３への充電がなされる。このため充電電圧Ｖｃは、ほぼ主電源ＶＤＤと等しい電圧まで上昇し、すなわちキャパシタ３は主電源ＶＤＤと等しい電圧まで充電される。
【００２８】
＜主電源ＶＤＤの立ち下がり＞
主電源ＶＤＤがオフされると、ＶＤＤが低下し始める（ｔ５）。このとき第２のスイッチ回路部１０がオンされているため、Ｖｃも低下し始める。
ＶＤＤはさらに低下し続け、Ｖｏｎを下回る（ｔ６）。このときトランジスタ８がオフになり、第２のスイッチ回路部１０もオフとなる。このため、Ｖｃは減少しなくなる。
Ｖｃｃと比較してＶＤＤが第３のスイッチ回路部１２の閾値電圧以上に低下すると、第３のスイッチ回路部１２がオンされる。
【００２９】
次にキャパシタ３は、オン状態の第３のスイッチ回路部１２のチャネルを通じて電流を通電させる。このためＶｃｃがＶｃまで上昇する（ｔ７）。
【００３０】
ＶｃｃがＶｃまで上昇した後は、ＲＴＣデバイス４の時計動作によって電力が消費されるため、緩やかに低下し続ける。なお、ＲＴＣデバイス４は、ＶｃｃがＶｒｔｃを下回るまで時計動作を継続する。
【００３１】
以上、本発明を実施形態に沿って説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施形態に、変更または改良を加えることが可能であることは当業者には明らかである。
【符号の説明】
【００３２】
１  ダイオード
２  抵抗
３、キャパシタ
４  ＲＴＣデバイス
５、制御部
６、スイッチ回路部
７、分圧抵抗部
７ａ、７ｂ、抵抗
８、トランジスタ
９、第１の抵抗
１０、第１のスイッチ回路部
１１、第２の抵抗
１２、第２のスイッチ回路部