(57)【要約】【課題】半導体素子を搭載後、樹脂封止し導電性基板を除去して完成させる半導体装置において、導電性基板の除去時等に封止樹脂からのリード部等の脱落及び剥離を防止し、かつ、多ピン化を図るために隣り合うリード部等同士の間隔を狭くでき、個々のパッケージに切断する境界位置をリード部等に極力近づけてパッケージサイズを最小化可能な半導体素子搭載用基板及びその製造方法の提供。【解決手段】導電性基板１０の上側の面に、リード部等をなすめっき層からなる略四角柱体１１を複数個有する半導体素子搭載用基板において、夫々の略四角柱体における側面全体が、導電性基板の上側の面に対して略垂直な垂直面１１ａと、略四角柱体の上面１０ｃが下面１０ｄよりも大きくなる方向に傾斜した傾斜面１１ｂとで構成されている。【選択図】図１
2019012788.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板の上側の面に、少なくともリード部をなす、めっき層からなる略四角柱体を複数個有する半導体素子搭載用基板において、
夫々の前記略四角柱体における側面全体が、前記導電性基板の上側の面に対して略垂直な垂直面と、前記略四角柱体の上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成されていることを特徴とする半導体素子搭載用基板。
【請求項２】
夫々の前記略四角柱体における四つの側面のうち、少なくとも一つの側面が、前記垂直面で構成され、残りの側面が、前記傾斜面で構成されていることを特徴とする請求項１に記載の半導体素子搭載用基板。
【請求項３】
夫々の前記略四角柱体における四つの側面のうち、少なくとも一つの側面が、前記垂直面で構成され、残りの側面が、前記垂直面と前記傾斜面とを有する面で構成されていることを特徴とする請求項１に記載の半導体素子搭載用基板。
【請求項４】
夫々の前記略四角柱体における四つの側面の夫々が、前記垂直面と前記傾斜面とを有する面で構成されていることを特徴とする請求項１に記載の半導体素子搭載用基板。
【請求項５】
夫々の前記略四角柱体における四つの側面の夫々が、角部に前記傾斜面を有することを特徴とする請求項４に記載の半導体素子搭載用基板。
【請求項６】
夫々の前記略四角柱体における四つの側面の夫々の角部に形成された隣り合う傾斜面同士が、面一に形成されていることを特徴とする請求項５に記載の半導体素子搭載用基板。
【請求項７】
一つの半導体装置領域の境界近傍に配置された、前記略四角柱体における前記垂直面を有して構成される少なくとも一つの側面が、一つの半導体装置領域の境界方向を向いていることを特徴とする請求項１〜６のいずれかに記載の半導体素子搭載用基板。
【請求項８】
隣り合う前記略四角柱体同士の対向する側面において、一方の前記略四角柱体の側面が、前記垂直面で構成され、他方の前記略四角柱体の側面が、前記傾斜面又は前記垂直面と前記傾斜面とを有する面で構成されていることを特徴とする請求項１〜３のいずれかに記載の半導体素子搭載用基板。
【請求項９】
導電性基板の上側の面に、少なくともリード部をなす、めっき層からなる略四角柱体を複数個有する半導体素子搭載用基板の製造方法であって、
前記導電性基板の上側の面上に、第１の波長で感光する第１のレジスト層、該第１のレジスト層上に、前記第１のレジスト層が感光しない第２の波長を少なくとも含む所定波長で感光する第２のレジスト層、を順次形成するとともに、前記導電性基板の下側の面上に前記第１の波長で感光する第３のレジスト層を形成する工程と、
前記第１の波長を少なくとも含む所定波長で第１の露光を行い、前記第１、第２のレジスト層における前記略四角柱体の上面領域に対応する所定領域以外の領域を硬化させるとともに、前記第３のレジスト層の全領域を硬化させ、次に、前記第２の波長で第２の露光を行い、前記第２のレジスト層における未硬化部分のうちの、少なくとも一部が前記略四角柱体の上面の辺縁と位置が一致し、他部が前記略四角柱体の上面の辺縁よりも内側に位置する、前記略四角柱体の下面領域に対応する所定領域以外の領域を硬化させ、次に、前記第１、第２のレジスト層の未硬化部分を現像し、前記第２のレジスト層における前記第２の露光による硬化部分の直下に位置する前記第１のレジスト層の未露光部分が削れて該第１のレジスト層の下面が上面よりも大きくなる方向に傾斜した傾斜面を有して残存するように前記第１、第２のレジスト層の未硬化部分を除去し、次に、前記第１の波長を少なくとも含む所定波長で第３の露光を行い、傾斜した形状に残存する前記第１のレジスト層の未露光部分を硬化させて、めっき用レジストマスクを形成する工程と、
前記めっき用レジストマスクを用いてめっき加工を施し、側面全体が、前記導電性基板の上側の面に対して略垂直な垂直面と、上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成された、めっき層からなる略四角柱体を形成する工程と、
前記めっき用レジストマスクを除去する工程と、
を有することを特徴とする半導体素子搭載用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子搭載用基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話に代表されるように、電子機器の小型・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型・軽量化・高機能化が要求されている。
特に、半導体装置の厚みについて、薄型化が要求され、ＱＦＮ（Quad  Flat  No-Lead）等の金属材料を加工したリードフレームを用いた半導体装置から、導電性基板を最終的に除去する態様の半導体装置が開発されてきている。
【０００３】
例えば、導電性基板の一方の側の面に、所定のパターニングを施したレジストマスクを形成し、レジストマスクから露出した導電性基板に金属をめっきし、半導体素子搭載用のダイパッド部と、半導体素子と接続する内部端子及び外部機器と接続するための外部端子として機能するリード部とを形成した後、レジストマスクを除去することにより、半導体素子搭載用基板を形成し、形成した半導体素子搭載用基板に半導体素子を搭載し、ワイヤボンディング又はフリップチップ接続した後に樹脂封止を行い、樹脂封止した樹脂封止体から導電性基板を除去して封止樹脂の裏面にダイパッド部やリード部を露出させて、薄型の半導体装置を完成させる。
この種の半導体装置によれば、リード部等がめっき層で形成され、しかも、導電性基板が除去されるため、半導体装置の厚みを薄くすることができる。
【０００４】
ところで、この種の半導体装置は、めっき層で形成されるリード部等の封止樹脂との密着度が低くなるため、封止樹脂からリード部等が脱落や離脱等して、半導体装置の信頼性が低下する問題がある。
従来、封止樹脂との密着性の向上を図りながら、半導体装置を薄型化する技術は、例えば、次の特許文献１、２に記載されている。
【０００５】
特許文献１に記載の技術では、レジストマスクの上面を超えるように金属をめっきして、ダイパッド部やリード部をなすめっき層の上端部周縁に張り出し部を形成した半導体素子搭載用基板を得て、樹脂封止した際に張り出し部を封止樹脂に食い込ませ、樹脂封止体から導電性基板を引き剥がす際にめっき層が封止樹脂側に残るようにしている。
また、特許文献２に記載の技術では、散乱紫外光を用いてレジスト層の開口部の断面形状を台形に形成することで、ダイパッド部やリード部をなすめっき層を断面が逆台形形状となるように形成した半導体素子搭載用基板を得て、封止樹脂との密着性を向上させるようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３６２６０７５号公報
【特許文献２】特許第４５０８０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
昨今の半導体装置においては、ＩｏＴ（Internet of Things）構築に必要な通信回線・通信機器の高速化及び高集積化の需要が高まっており、一つの半導体装置に多数の信号を処理するための多ピン化と、半導体装置が組み込まれる通信機器の軽量化・最小化で対応機器の多様化を図るためにパッケージサイズの最少化は、今後の半導体装置の開発における必須の要求事項となっている。
【０００８】
しかし、特許文献１に記載されたレジストマスクの上面を超えるように金属をめっきしてダイパッド部やリード部をなすめっき層の上端部周縁に張り出し部を形成する技術や、特許文献２に記載された、薄型の半導体装置のダイパッド部やリード部をなすめっき層を断面が逆台形形状となるように形成する技術では、リード部等の形状を維持しながら、多ピン化を図るために隣り合うリード部等同士の間隔を狭めることや、パッケージサイズの最小化を図るために樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけることが難しくなる。
【０００９】
本発明は、上記従来の課題を鑑みてなされたものであり、半導体素子を搭載後、樹脂封止し導電性基板を除去して完成させる半導体装置において、樹脂封止後、導電性基板の除去時等における封止樹脂からのリード部等の脱落及び剥離を防止し、かつ、多ピン化を図るために隣り合うリード部等同士の間隔を狭くすることや、樹脂封止後の個々の半導体装置に切断するための境界位置をリード部等に極力近づけてパッケージサイズを最小化することが可能な半導体素子搭載用基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明による半導体素子搭載用基板は、導電性基板の上側の面に、少なくともリード部をなす、めっき層からなる略四角柱体を複数個有する半導体素子搭載用基板において、夫々の前記略四角柱体における側面全体が、前記導電性基板の上側の面に対して略垂直な垂直面と、前記略四角柱体の上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成されていることを特徴としている。
【００１１】
また、本発明の半導体素子搭載用基板においては、夫々の前記略四角柱体における四つの側面のうち、少なくとも一つの側面が、前記垂直面で構成され、残りの側面が、前記傾斜面で構成されているのが好ましい。
【００１２】
また、本発明の半導体素子搭載用基板においては、夫々の前記略四角柱体における四つの側面のうち、少なくとも一つの側面が、前記垂直面で構成され、残りの側面が、前記垂直面と前記傾斜面とを有する面で構成されているのが好ましい。
【００１３】
また、本発明の半導体素子搭載用基板においては、夫々の前記略四角柱体における四つの側面の夫々が、前記垂直面と前記傾斜面とを有する面で構成されているのが好ましい。
【００１４】
また、本発明の半導体素子搭載用基板においては、夫々の前記略四角柱体における四つの側面の夫々が、角部に前記傾斜面を有するのが好ましい。
【００１５】
また、本発明の半導体素子搭載用基板においては、夫々の前記略四角柱体における四つの側面の夫々の角部に形成された隣り合う傾斜面同士が、面一に形成されているのが好ましい。
【００１６】
また、本発明の半導体素子搭載用基板においては、一つの半導体装置領域の境界近傍に配置された、前記略四角柱体における前記垂直面を有して構成される少なくとも一つの側面が、一つの半導体装置領域の境界方向を向いているのが好ましい。
【００１７】
また、本発明の半導体素子搭載用基板においては、隣り合う前記略四角柱体同士の対向する側面において、一方の前記略四角柱体の側面が、前記垂直面で構成され、他方の前記略四角柱体の側面が、前記傾斜面又は前記垂直面と前記傾斜面とを有する面で構成されているのが好ましい。
【００１８】
また、本発明による半導体素子搭載用基板の製造方法は、導電性基板の上側の面に、少なくともリード部をなす、めっき層からなる略四角柱体を複数個有する半導体素子搭載用基板の製造方法であって、前記導電性基板の上側の面上に、第１の波長で感光する第１のレジスト層、該第１のレジスト層上に、前記第１のレジスト層が感光しない第２の波長を少なくとも含む所定波長で感光する第２のレジスト層、を順次形成するとともに、前記導電性基板の下側の面上に前記第１の波長で感光する第３のレジスト層を形成する工程と、前記第１の波長を少なくとも含む所定波長で第１の露光を行い、前記第１、第２のレジスト層における前記略四角柱体の上面領域に対応する所定領域以外の領域を硬化させるとともに、前記第３のレジスト層の全領域を硬化させ、次に、前記第２の波長で第２の露光を行い、前記第２のレジスト層における未硬化部分のうちの、少なくとも一部が前記略四角柱体の上面の辺縁と位置が一致し、他部が前記略四角柱体の上面の辺縁よりも内側に位置する、略四角柱体の下面領域に対応する所定領域以外の領域を硬化させ、次に、前記第１、第２のレジスト層の未硬化部分を現像し、前記第２のレジスト層における前記第２の露光による硬化部分の直下に位置する前記第１のレジスト層の未露光部分が削れて該第１のレジスト層の下面が上面よりも大きくなる方向に傾斜した傾斜面を有して残存するように前記第１、第２のレジスト層の未硬化部分を除去し、次に、前記第１の波長を少なくとも含む所定波長で第３の露光を行い、傾斜した形状に残存する前記第１のレジスト層の未露光部分を硬化させて、めっき用レジストマスクを形成する工程と、前記めっき用レジストマスクを用いてめっき加工を施し、側面全体が、前記導電性基板の上側の面に対して略垂直な垂直面と、上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成された、めっき層からなる略四角柱体を形成する工程と、前記めっき用レジストマスクを除去する工程と、を有することを特徴としている。
【発明の効果】
【００１９】
本発明によれば、導電性基板の除去時におけるリード部の脱落及び剥離を防止し、かつ、多ピン化を図るために隣り合うリード部等同士の間隔を狭くすることができ、また、樹脂封止後の個々の半導体装置に切断するための境界位置をリード部等に極力近づけてパッケージサイズを最小化することが可能な半導体素子搭載用基板及びその製造方法が得られる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る半導体素子搭載用基板の概略構成の一例を示す説明図で、(a)は断面図、(b)は半導体素子を搭載後に封止樹脂で封止した状態を示す図、(c)は個々の半導体装置に切断するための境界位置とリード部等との位置関係を示す図、(d)は個々の半導体装置に切断された状態を示す図である。
【図２】図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体の一例を示す説明図で、(a)は上面図、(b)は(a)のＣ−Ｃ断面図、(c)は(a)のＤ−Ｄ断面図である。
【図３】図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体の他の例を示す説明図で、(a)は上面図、(b)は(a)のＥ−Ｅ断面図、(c)は(a)のＦ−Ｆ断面図である。
【図４】図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体のさらに他の例を示す説明図で、(a)は上面図、(b)は(a)のＧ−Ｇ断面図、(c)は(a)のＨ−Ｈ断面図である。
【図５】図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体のさらに他の例を示す説明図で、(a)は上面図、(b)は(a)のＩ−Ｉ断面図、(c)は(a)のＪ−Ｊ断面図である。
【図６】図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体のさらに他の例を示す説明図で、(a)は上面図、(b)は(a)のＫ−Ｋ断面図、(c)は(a)のＬ−Ｌ断面図である。
【図７】図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体のさらに他の例を示す説明図で、(a)は上面図、(b)は(a)のＭ−Ｍ断面図、(c)は(a)のＮ−Ｎ断面図である。
【図８】図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体のさらに他の例を示す説明図で、(a)は上面図、(b)は(a)のＯ−Ｏ断面図、(c)は(a)のＰ−Ｐ断面図である。
【図９】図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体のさらに他の例を示す説明図で、(a)は上面図、(b)は(a)のＱ−Ｑ断面図、(c)は(a)のＲ−Ｒ面図である。
【図１０】本発明の実施形態の半導体素子搭載用基板に適用可能な半導体素子搭載用基板を示す説明図で、(a)はフリップチップ実装にて半導体素子を搭載するタイプの半導体素子搭載用基板の上面図、(b)は(a)の半導体素子搭載用基板に半導体素子を搭載して作製された半導体装置の断面図、(c)はワイヤボンディングにて半導体素子を搭載するタイプの半導体素子搭載用基板の上面図、(d)は(c)の半導体素子搭載用基板に半導体素子を搭載して作製された半導体装置の断面図、(e)はワイヤボンディングにて光半導体素子を搭載するタイプの光半導体素子搭載用基板の上面図、(f)は(e)の光半導体素子搭載用基板に光半導体素子を搭載して作製された照明装置の断面図である。
【図１１】本発明の実施形態に係る半導体素子搭載用基板の製造工程の一例を示す説明図である。
【図１２】本発明の実施形態に係る半導体素子搭載用基板を用いた半導体装置の製造工程の一例を示す説明図である。
【図１３】従来の一例にかかる半導体素子搭載用基板の要部構成を示す説明図で、(a)はリード部等を形成するときのレジストマスクとめっき層との高さ方向の位置関係を示す図、(b)はリード部等の形状を示す図、(c)はリード部等の形状を示す図、(c)は(b)に示す半導体素子搭載用基板に半導体素子を搭載し、封止樹脂で封止した状態を示す図、(d)は(c)の樹脂封止体から導電性基板を引き剥がした状態を示す図である。
【図１４】従来の一例にかかる半導体素子搭載用基板の要部構成を示す説明図で、(a)はレジストマスクを形成する状態を示す図、(b)は形成されたレジストマスクの形状を示す図、(c)は基板にエッチングを施した状態を示す図、(d)はめっき層を形成した状態を示す図、(e)はめっき層により構成されるリード部等の形状を示す図、(e)は(d)の半導体素子搭載用基板を封止樹脂で封止した後に、導電性基板を剥離除去した状態を示す図である。
【図１５】図１４の半導体素子搭載用基板におけるリード部等をなす略四角柱体の一例を示す説明図で、(a)は上面図、(b)は(a)のＡ−Ａ断面図、(c)は(a)のＢ−Ｂ断面図である。
【図１６】図１４の半導体素子搭載用基板の概略構成の一例を示す説明図で、(a)は断面図、(b)は半導体素子を搭載後に封止樹脂で封止した状態を示す図、(c)は個々の半導体装置に切断するための境界位置とリード部等との位置関係を示す図、(d)は個々の半導体装置に切断された状態を示す図である。
【発明を実施するための形態】
【００２１】
実施形態の説明に先立ち、本発明を導出するに至った経緯及び本発明の作用効果について説明する。
【００２２】
図１３は特許文献１に記載の技術を用いた半導体素子搭載用基板の要部構成を示す説明図で、(a)はリード部等を形成するときのレジストマスクとめっき層との高さ方向の位置関係を示す図、(b)はリード部等の形状を示す図、(c)は(b)に示す半導体素子搭載用基板に半導体素子を搭載し、封止樹脂で封止した状態を示す図、(d)は(c)の樹脂封止体から導電性基板を引き剥がした状態を示す図である。
【００２３】
特許文献１に記載の技術を用いた半導体素子搭載用基板は、図１３(a)に示すように、レジストマスク５１の上面を超えるように金属をめっきすることで、図１３(b)に示すように、ダイパッド部とリード部をなすめっき層５２の上端部周縁に張り出し部５２ａが形成されている。そして、図１３(c)に示すように、半導体素子５３を搭載し、ボンディングワイヤ５４で半導体素子５３とめっき層５２とを接続後、樹脂封止した際に張り出し部５２ａを封止樹脂５５に食い込ませ、樹脂封止体から導電性基板５０を引き剥がす際にめっき層５２が封止樹脂５５側に残るようにしている。
しかし、特許文献１に記載の技術は、レジストマスク５１の上面を超えるように金属のめっき量をコントロールすることが難しく、形成するめっき層５２の全てが同じ張り出し長さにならず、また、張り出し部５２ａが大きくなって隣のめっき層５２と繋がってしまい易い。
しかも、特許文献１に記載の技術を用いた半導体装置において、隣り合うリード部等同士の間隔を狭め、また、パッケージサイズの最小化を図るべく樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけるには、リード部等を構成するめっき層５２をより薄く形成する必要があるが、めっき層５２を薄くすると、張り出し部５２ａの幅も厚みも小さくなり、封止樹脂５５との密着性が低下し易い。
また、特許文献１に記載の技術のように、レジストマスク５１の上面を超えるように金属をめっきすることで張り出し部５２ａを形成すると、張り出し部５２ａが大きく形成された場合、レジストマスク５１を除去する際に張り出し部５２の根元部にレジストが残り易く、品質の低下を招き易い。
【００２４】
図１４は特許文献２に記載の技術を用いた半導体素子搭載用基板の要部構成を示す説明図で、(a)はレジストマスクを形成する状態を示す図、(b)は形成されたレジストマスクの形状を示す図、(c)は基板にエッチングを施した状態を示す図、(d)はめっき層を形成した状態を示す図、(e)はめっき層により構成されるリード部等の形状を示す図、(f)は(e)の半導体素子搭載用基板を封止樹脂で封止した後に、導電性基板を剥離除去した状態を示す図である。図１５は図１４の半導体素子搭載用基板におけるリード部等をなす略四角柱体の一例を示す説明図で、(a)は上面図、(b)は(a)のＡ−Ａ断面図、(c)は(a)のＢ−Ｂ断面図である。図１６は図１４の半導体素子搭載用基板の概略構成の一例を示す説明図で、(a)は断面図、(b)は半導体素子を搭載後に封止樹脂で封止した状態を示す図、(c)は個々の半導体装置に切断するための境界位置とリード部等との位置関係を示す図、(d)は個々の半導体装置に切断された状態を示す図である。なお、図１６中、１０は導電性基板、１５は半田ボール、２０は半導体素子、３０は封止樹脂である。
【００２５】
特許文献２に記載の技術を用いた半導体素子搭載用基板は、図１４(a)〜図１４(c)に示すように、散乱光を用いてレジスト層６１の開口部の断面形状を台形に形成することで、ダイパッド部やリード部をなすめっき層６２が逆台形形状に形成されている。そして、逆台形形状に形成されためっき層６２により封止樹脂６３との密着性を向上させるようにしている。
しかるに、特許文献２に記載の技術により形成されるダイパッド部やリード部をなす金属層６２は、図１５(a)〜図１５(c)に示すように、四方の側面が、下面６２ｄよりも上面６２ｃが大きくなる方向に傾斜した傾斜面６２ｂとなる。
しかし、四方の側面が下面６２ｄよりも上面６２ｃが大きくなるように傾斜した傾斜面６２ｂでは、例えば、図１６(a)に示すような半導体素子搭載用基板において、隣り合うリード部等６２同士の間隔を狭めたり、図１６(b)〜図１６(d)に示すような半導体装置の製造において、樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけたりすることが難しくなる。
【００２６】
即ち、例えば、図１５(a)〜図１５(c)に示すような逆台形形状のダイパッド部やリード部をなす金属層６２の半導体素子搭載側の面（上面６２ｃ）を基準として小さくしようとすると、半導体素子搭載側とは反対側の面（下面６２ｄ）が四方から各辺全体にわたって狭まる結果、下面６２ｄが小さくなりすぎ、また、形成すること自体が難しくなり易い。
一方、図１５(a)〜図１５(c)に示すような逆台形形状のダイパッド部やリード部をなす金属層６２の上面６２ｃを基準として小さくしようとしても、逆台形形状である分、上面６２ｃが四方から各辺全体にわたって広がる結果、上面６２ｃを小さくすることができない。
このため、四方の側面が下面６２ｄよりも上面６２ｃが大きくなるように傾斜した傾斜面６２ｂで構成された特許文献２に記載の半導体素子搭載用基板では、金属層６２の上面６２ｃが下面６２ｄよりも水平方向に突出する分、隣り合うリード部等同士の間隔を狭めたり、樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけたりすることが難しい。
また、特許文献２に記載のような、四方の側面が下面６２ｄよりも上面６２ｃが大きくなるように傾斜した傾斜面６２ｂで構成されたリード部の下面６２ｃ近傍に、個々の半導体装置に切断するための境界位置を極力近づけると、リード部の上面６２ｄの一部が切断されて、リード部を構成するめっき層が半導体装置の切断面から露出し、露出しためっき層断面と封止樹脂との界面から水分が浸入して半導体装置の耐久性に大きな支障が生じる虞がある。
【００２７】
また、特許文献２に記載の技術では、四方の側面が下面６２ｄよりも上面６２ｃが大きくなるように傾斜した傾斜面に形成するために、散乱光を使用しているが、散乱光を使用してレジスト層に傾斜形状を形成する技術では、平行光を用いてレジスト層に所定形状を形成する場合に比べて、下面の寸法精度のバラツキが大きく精度が悪くなる。特に、半導体装置の小型化、薄型化により、リード形状が小さくなる傾向にある中では、下面の寸法精度の向上は重要であるが、特許文献２に記載の散乱光を使用してレジスト層に傾斜形状を形成する技術ではこの要請に十分応えることが困難である。
【００２８】
しかるに、本発明者らは、これらの問題を検討し、試行錯誤の末に、リード部等をなす金属層の封止樹脂との密着性を向上させると同時に、隣り合うリード部等同士の間隔を狭くすることができ、また、樹脂封止後の個々の半導体装置に切断するための境界位置をリード部等に極力近づけてパッケージサイズを最小化することが可能な本発明の半導体素子搭載用基板を導出するに至った。
【００２９】
本発明の半導体素子搭載用基板は、導電性基板の上側の面に、少なくともリード部をなす、めっき層からなる略四角柱体を複数個有する半導体素子搭載用基板において、夫々の略四角柱体における側面全体が、導電性基板の上側の面に対して略垂直な垂直面と、略四角柱体の上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成されている。
【００３０】
本発明の半導体素子搭載用基板のように、夫々の略四角柱体における側面全体を、導電性基板の上側の面に対して略垂直な垂直面と、略四角柱体の上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成すれば、垂直面により、隣り合うリード部等同士の間隔を狭めたり、樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけたりすることができると同時に、上面が下面よりも大きくなる方向に傾斜した傾斜面により、封止樹脂への食いつきや引っ掛かりができ、導電性基板を封止樹脂から剥離する際に、リード部の封止樹脂からの脱落等を防止することができ、封止樹脂との密着性を向上させることができる。
【００３１】
詳しくは、本発明のように、夫々の略四角柱体における側面全体を、導電性基板の上側の面に対して略垂直な垂直面と、略四角柱体の上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成するようにすれば、特許文献１に記載の技術とは異なり、レジスト層により、リード部等をなす略四角柱体における垂直面の辺の長さ、傾斜面の角度等を任意に設定して形状を制御でき、また、張り出し部の根元にレジストが残るようなことが無い。そして、垂直面を個々の半導体装置に切断する側に配置することにより、傾斜面に比べて、個々の半導体装置に切断するための境界位置をリード部に近づけることができる。その結果、その分、半導体装置のパッケージサイズを縮小させることができる。
【００３２】
また、特許文献２に記載の技術とは異なり、垂直面を有する側面部分で、隣り合うリード部等同士の間隔を狭めたり、樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけたりすることが可能となる。
【００３３】
即ち、例えば、略四角柱体の上面を基準として小さくしようとした場合、略四角柱体の下面が四方から各辺全体にわたって狭まることはなく、略四角柱体の下面における垂直面と接する辺は狭まらない。このため、下面が小さくなりすぎず、形成すること自体が難しくなり難い。
一方、略四角柱体の下面を基準として小さくしようとした場合、略四角柱体の上面が四方から各辺全体にわたって広がることはなく、略四角柱体の上面における垂直面と接する辺は広がらない。
このため、本発明の半導体素子搭載用基板のようにすれば、略四角柱体の垂直面が水平方向に突出しない長さ分、隣り合うリード部等同士の間隔を狭めたり、樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけたりすることができる。
そして、特許文献２に記載の技術とは異なり、個々の半導体装置に切断するための境界位置を、リード部等をなすめっき層の垂直面を有する側面近傍に近づけることによって、リード部等をなす、めっき層からなる略四角柱体が半導体装置の切断面から露出することもない。
【００３４】
また、本発明は、特許文献２に記載の技術とは異なり、導電性基板の上側の面に対して略垂直な垂直面を有するため、略四角柱体をめっき形成するためのめっき用レジストマスクを、平行光を使用して形成し、散乱光を使用しない。このため、特許文献２に記載の技術のような散乱光を用いた場合における、下面の寸法精度のバラツキが大きく精度が悪くなることもない。
【００３５】
そして、このような本発明の半導体素子搭載用基板は、導電性基板の上側の面上に、第１の波長で感光する第１のレジスト層、第１のレジスト層上に、第１のレジスト層が感光しない第２の波長を少なくとも含む所定波長で感光する第２のレジスト層、を順次形成するとともに、導電性基板の下側の面上に第１の波長で感光する第３のレジスト層を形成する工程と、第１の波長を少なくとも含む所定波長で第１の露光を行い、第１、第２のレジスト層における略四角柱体の上面領域に対応する所定領域以外の領域を硬化させるとともに、第３のレジスト層の全領域を硬化させ、次に、第２の波長で第２の露光を行い、第２のレジスト層における未硬化部分のうちの、少なくとも一部が略四角柱体の上面の辺縁と位置が一致し、他部が略四角柱体の上面の辺縁よりも内側に位置する、略四角柱体の下面領域に対応する所定領域以外の領域を硬化させ、次に、第１、第２のレジスト層の未硬化部分を現像し、第２のレジスト層における第２の露光による硬化部分の直下に位置する第１のレジスト層の未露光部分が削れて第１のレジスト層の下面が上面よりも大きくなる方向に傾斜した傾斜面を有して残存するように第１、第２のレジスト層の未硬化部分を除去し、次に、第１の波長を少なくとも含む所定波長で第３の露光を行い、傾斜した形状に残存する第１のレジスト層の未露光部分を硬化させて、めっき用レジストマスクを形成する工程と、めっき用レジストマスクを用いてめっき加工を施し、側面全体が、導電性基板の上側の面に対して略垂直な垂直面と、上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成された、めっき層からなる略四角柱体を形成する工程と、めっき用レジストマスクを除去する工程と、を有することによって製造可能である。
【００３６】
従って、本発明によれば、半導体素子を搭載後、樹脂封止し導電性基板を除去して完成させる半導体装置において、樹脂封止後、導電性基板の除去時等における封止樹脂からのリード部等の脱落及び剥離を防止し、かつ、多ピン化を図るために隣り合うリード部等同士の間隔を狭くすることができ、また、樹脂封止後の個々の半導体装置に切断するための境界位置をリード部等に極力近づけてパッケージサイズを最小化することが可能な半導体素子搭載用基板及びその製造方法が得られる。
【００３７】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００３８】
図１は本発明の一実施形態に係る半導体素子搭載用基板の概略構成の一例を示す説明図で、(a)は断面図、(b)は半導体素子を搭載後に封止樹脂で封止した状態を示す図、(c)は個々の半導体装置に切断するための境界位置とリード部等との位置関係を示す図、(d)は個々の半導体装置に切断された状態を示す図である。図２は図１の実施形態の半導体素子搭載用基板におけるリード部等をなす略四角柱体の一例を示す説明図で、(a)は上面図、(b)は(a)のＣ−Ｃ断面図、(c)は(a)のＤ−Ｄ断面図である。
【００３９】
本実施形態の半導体素子搭載用基板は、図１(a)に示すように、導電性基板１０と、その上側の面上に配置された半導体素子搭載用及び外部機器と接続するためのリード部等をなす、めっき層からなる略四角柱体１１を複数有している。なお、本実施形態の半導体素子搭載用基板においては、リード部等は、リード部の他にダイパッド部も含むが、後述するように、フリップチップ実装により半導体素子を搭載するタイプには、ダイパッド部がない。このため、本実施形態の半導体素子搭載用基板における、めっき層からなる略四角柱体１１は、少なくともリード部をなしている。
導電性基板１０は、上側の面上にめっき層からなる略四角柱体１１が形成される基板であり、電気めっきによりめっき層を形成することが可能なように、導電性を有する材料で構成されている。
夫々の略四角柱体１１は、図２(a)〜図２(c)に示すように、側面全体が、導電性基板１０の上側の面に対して略垂直な垂直面１１ａと、略四角柱体１１の上面１１ｃが下面１１ｄよりも大きくなる方向に傾斜した傾斜面１１ｂとで構成されている。より詳しくは、図２に示す例では、夫々の略四角柱体１１における四つの側面のうち、一つの側面（図２(a)において、左側の側面）が、垂直面１１ａで構成され、残りの三つの側面（図２(a)において、上下及び右側の側面）が、傾斜面１１ｂで構成されている。
【００４０】
なお、本実施形態の半導体素子搭載用基板は、夫々の略四角柱体１１における側面全体が、導電性基板１０の上側の面に対して略垂直な垂直面１１ａと、略四角柱体１１の上面１１ｃが下面１１ｄよりも大きくなる方向に傾斜した傾斜面１１ｂとで構成されていれば、図２に示す例の構成に限定されない。
例えば、図３(a)〜図３(c)に示すように、夫々の略四角柱体１１における四つの側面のうち、三つの側面（図３(a)において、上下及び左側の側面）が、垂直面１１ａで構成され、残りの一つの側面（図３(a)において、右側の側面）が、傾斜面１１ｂで構成されていてもよい。
また、例えば、図４(a)〜図４(c)に示すように、夫々の略四角柱体１１における四つの側面のうち、隣り合う二つの側面（図４(a)において、下及び左側の側面）が、垂直面１１ａで構成され、残りの隣り合う二つの側面（図４(a)において、上及び右側の側面）が、傾斜面１１ｂで構成されていてもよい。
また、例えば、図５(a)〜図５(c)に示すように、夫々の略四角柱体１１における四つの側面のうち、対向する二つの側面（図５(a)において、上下の側面）が、垂直面１１ａで構成され、残りの隣り合う二つの側面（図５(a)において、左右の側面）が、傾斜面１１ｂで構成されていてもよい。
【００４１】
また、本実施形態の半導体素子搭載用基板は、夫々の略四角柱体１１における四つの側面の夫々が、垂直面１１ａの部分と傾斜面１１ｂの部分とを有していてもよい。
例えば、図６(a)〜図６(c)に示すように、夫々の略四角柱体１１の略四角柱体における四つの側面の全ての角部が傾斜面１１ｂで構成され、角部以外の部分が垂直面１１ｂで構成されていてもよい。
また、例えば、図７(a)〜図７(c)に示すように、夫々の略四角柱体１１の略四角柱体における四つの側面のうち、上面１１ｃ及び下面１１ｄの一方の対角線上に位置する角部（図７(a)において、右上と左下の角部）が傾斜面１１ｂで構成されていてもよい。また、図７(a)に示すように、角部に形成された隣り合う傾斜面１１ｂ同士が、面一に形成されていてもよい。
また、例えば、図８(a)〜図８(c)に示すように、短手方向に対向する二つの側面（図８(a)において、左右の側面）が垂直面１１ａで構成され、長手方向に対向する二つの側面（図８(a)において、上下の側面）が、両端部を垂直面１１ａ、両端部の間を傾斜面１１ｂで構成されていてもよい。
また、例えば、図９(a)〜図９(c)に示すように、短手方向に対向する二つの側面（図９(a)において、左右の側面）が両端部を垂直面１１ａ、両端部の間を傾斜面１１ｂで構成され、長手方向に対向する二つの側面（図９(a)において、上下の側面）が、傾斜面１１ｂで構成されていてもよい。
【００４２】
次に、図１(c)〜図１(d)を用いて、本発明の実施形態に係る半導体素子搭載用基板を用いた半導体装置の一例について説明する。図１(c)〜図１(d)は図１(a)に示す半導体素子搭載用基板を用いた半導体装置の概略構成の一例を示す断面図である。
【００４３】
図１(d)に示す半導体装置は、図１(a)に示す半導体素子搭載用基板のダイパッド部又はリード部をなす略四角柱体１１の上面１１ｃに半導体素子２０を搭載し、半導体素子２０の電極とリード部をなす略四角柱体１１の上面１１ｃとを接続し、半導体素子搭載空間を封止樹脂３０により樹脂封止した後、導電性基板１０を除去し（図１(b)参照）、個々の半導体装置に切断する（図１(c)参照）ことにより作製される。導電性基板１０の除去により露出したリード部等をなす略四角柱体１１の下面１１ｄは、外部機器とはんだ接合するための外部端子となる。
【００４４】
なお、本実施形態のリード部等をなす略四角柱体を適用可能な半導体素子搭載用基板は、例えば、図１０(a)、図１０(b)に示すような、半導体素子２０の電極を、リード部をなす略四角柱体１１の上面１１ｃに直接接合するフリップチップ実装タイプ、あるいは、図１０(c)、図１０(d)に示すような、ダイパッド部として機能する略四角柱体１１’の周辺にリード部をなす略四角柱体１１を配置し、ワイヤボンディングにて半導体素子２０’を搭載するタイプ、あるいは、図１０(e)、図１０(f)に示すように、ワイヤボンディングにて光半導体素子２０’’を搭載するタイプのいずれにも適用可能である。
図１０中、１５は半田ボール、１５’はボンディングワイヤ、１６はダイアタッチ材、３０は封止樹脂、３１はリフレクタ樹脂である。
【００４５】
このように構成される本実施形態の半導体素子搭載用基板は、例えば、次のようにして製造する。図１１は本発明の実施形態に係る半導体素子搭載用基板の製造工程の一例を示す説明図である。なお、図１１では便宜上、図２に示すリード部等をなす略四角柱体１１を有する半導体素子搭載用基板の製造工程を示すこととする。また、製造の各工程において実施される、薬液洗浄や水洗洗浄を含む前処理・後処理等は、便宜上説明を省略する。
【００４６】
まず、導電性基板１０を準備する（図１１(a)参照）。使用する導電性基板１０の材質は、導電性が得られれば特に限定はないが、一般的には、例えば、ＣｕまたはＣｕ合金等の金属材料を用いる。なお、導電性基板を引き剥がし除去する場合は、ＳＵＳ材を用いてもよい。
次に、導電性基板１０の上側の面上に、第１の波長で感光する第１のレジスト層Ｒ１、第１のレジスト層Ｒ１上に、第１のレジスト層Ｒ１が感光しない第２の波長を少なくとも含む所定波長で感光する第２のレジスト層Ｒ２を、順次形成するとともに、導電性基板１０の下側の面上に第１の波長で感光する第３のレジスト層Ｒ３を形成する（図１１(b)参照）。
次に、所定パターンのガラスマスクを用いて第１の波長を少なくとも含む所定波長で第１の露光を行い、第１、第２のレジスト層Ｒ１、Ｒ２における略四角柱体の上面領域に対応する所定領域以外の領域を硬化させるとともに、第３のレジスト層Ｒ３の全領域を硬化させる（図１１(c)参照）。
次に、第２の波長で第２の露光を行い、第２のレジスト層Ｒ２における未硬化部分のうちの、少なくとも一部が略四角柱体の上面の辺縁と位置が一致し、他部が略四角柱体の上面の辺縁よりも内側に位置する、略四角柱体の下面領域に対応する所定領域以外の領域を硬化させる（図１１(d)参照）。
次に、第１、第２のレジスト層Ｒ１、Ｒ２の未硬化部分を現像し、第２のレジスト層Ｒ２における第２の露光による硬化部分の直下に位置する第１のレジスト層Ｒ１の未露光部分が削れて第１のレジスト層の下面が上面よりも大きくなる方向に傾斜した傾斜面を有して残存するように第１、第２のレジスト層Ｒ１、Ｒ２の未硬化部分を除去する（図１１(e)参照）。
次に、第１の波長を少なくとも含む所定波長で第３の露光を行い、傾斜した形状に残存する第１のレジスト層Ｒ１の未露光部分を硬化させて、めっき用レジストマスク４１を形成する（図１１(f)参照）。
【００４７】
次に、めっき用レジストマスク４１を用いてめっき加工を施し、側面全体が、導電性基板１０の上側の面に対して略垂直な垂直面１１ａと、上面１１ｃが下面１１ｄよりも大きくなる方向に傾斜した傾斜面１１ｂとで構成された、めっき層からなる略四角柱体１１を形成する（図１１(g)参照）。
なお、めっきの種類は、特に限定は無い。例えば、導電性基板１０の上側の面上に、Ａｕめっき層、第１のＰｄめっき層、Ｎｉめっき層、第２のＰｄめっきを順に層状に積み重ねる４層めっき、あるいは、更にＡｕめっき又はＡｇめっき又はＡｇめっきとＡｕめっきの順の積層を行う５層又は６層めっき等を行う。リード部等をなす略四角柱体１１のめっき厚さも、特に限定は無いが、封止樹脂との密着性を考慮すれば、比較的硬度があり安価であるＮｉめっきを下段側から上段側をまたぐように厚さを設定することが好ましい。また、最表面には、ボンディング性の良い金属材料であるＰｄ、Ａｇ、Ａｕ等のめっき層を必要最低限形成する。
【００４８】
次に、めっき用レジストマスク４１を除去する（図１１(h)参照）。
これにより、夫々の略四角柱体１１における側面全体が、導電性基板１０の上側の面に対して略垂直な垂直面１１ａと、略四角柱体１１の上面１１ｃが下面１１ｄよりも大きくなる方向に傾斜した傾斜面１１ｂとで構成された、本実施形態の半導体素子搭載用基板が得られる。
【００４９】
なお、略四角柱体１１の厚さは、略四角柱体１１の上面１１ｃが第２のレジスト層Ｒ２の下面よりも低い位置に位置するように設定する。好ましくは、第１のレジスト層Ｒ１の厚さの１／２から４／５の位置に、略四角柱体１１の上面１１ｃが位置するようにめっき厚さを設定する。
【００５０】
また、第１のレジスト層Ｒ１の下面が上面よりも大きくなる方向に傾斜した傾斜面における傾斜角度は、第１のレジスト層Ｒ１の厚みや現像工程での現像時間、現像液の吐出圧力等により調整することができる。また、この傾斜角度は、水平方向を基準に任意に設定することができるが、封止樹脂との密着性を考慮すると、３０°〜８０°に設定することが好ましく、３０°〜６０°に設定することがより好ましい。
【００５１】
次に、上述の製造工程を経て作製された半導体素子搭載用基板を用いた半導体装置の製造について説明する。図１２は本発明の実施形態に係る半導体素子搭載用基板を用いた半導体装置の製造工程の一例を示す説明図である。
【００５２】
まず、半導体素子搭載用基板における、リード部等をなす略四角柱体１１上に半導体素子２０を搭載する。その際、半導体素子２０は、リード部等をなす略四角柱体１１上に、例えば、半田ボール１５を用いて接着固定する（図１２(a)参照）。なお、ワイヤボンディング法によって半導体素子とリード部とを電気的に接合することも可能であるが、図１２の例では便宜上フリップチップ実装により半導体素子を搭載する例についてのみ説明することとする。
次に、半導体素子搭載用基板の半導体素子２０を搭載した空間領域を封止樹脂３０で封止する（図１２(b)参照）。
次に、樹脂封止３０で封止した樹脂封止体から、導電性基板１０を除去する。導電性基板１０の除去方法は、溶解液を用いて、導電性基板を溶解除去する。あるいは、導電性基板１０がＡｌからなる場合には、引き剥がし除去する方法を用いる（図１２(c)参照）。
最後に、個々の半導体装置に切断し（図１２(d)参照）、半導体装置を完成させる（図１２(e)参照）。
【００５３】
本実施形態の半導体素子搭載用基板によれば、夫々の略四角柱体１１における側面全体を、導電性基板１０の上側の面に対して略垂直な垂直面１１ａと、略四角柱体１１の上面１１ｃが下面１１ｄよりも大きくなる方向に傾斜した傾斜面１１ｂとで構成したので、垂直面１１ａにより、隣り合うリード部等同士の間隔を狭めたり、樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけたりすることができると同時に、上面１１ｃが下面１１ｄよりも大きくなる方向に傾斜した傾斜面１１ｂにより、封止樹脂３０への食いつきや引っ掛かりができ、導電性基板１０を封止樹脂３０から剥離する際に、リード部の封止樹脂３０からの脱落等を防止することができ、封止樹脂３０との密着性を向上させることができる。
【００５４】
詳しくは、夫々の略四角柱体１１における側面全体を、導電性基板１０の上側の面に対して略垂直な垂直面と、略四角柱体の上面が下面よりも大きくなる方向に傾斜した傾斜面とで構成するようにしたので、特許文献１に記載の技術とは異なり、レジスト層により、リード部等をなす略四角柱体における垂直面の辺の長さ、傾斜面の角度等を任意に設定して形状を制御でき、また、張り出し部の根元にレジストが残るようなことが無い。そして、垂直面１１ａを個々の半導体装置に切断する側に配置することにより、傾斜面に比べて個々の半導体装置に切断するための境界位置をリード部に近づけることができる。その結果、その分、半導体装置のパッケージサイズを縮小させることができる。
【００５５】
また、特許文献２に記載の技術とは異なり、垂直面１１ａを有する側面部分で、隣り合うリード部等同士の間隔を狭めたり、樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけたりすることが可能となる。
【００５６】
即ち、例えば、略四角柱体１１の上面１１ｃを基準として小さくしようとした場合、略四角柱体１１の下面１１ｄが四方から各辺全体にわたって狭まることはなく、略四角柱体１１の下面１１ｄにおける垂直面１１ａと接する辺は狭まらない。このため、下面１１ｄが小さくなりすぎず、形成すること自体が難しくなり難い。
一方、略四角柱体１１の下面１１ｄを基準として小さくしようとした場合、上面１１ｃが四方から各辺全体にわたって広がることはなく、上面１１ｃにおける垂直面１１ａと接する辺は広がらない。
このため、本発明の半導体素子搭載用基板のようにすれば、略四角柱体１１の垂直面１１ａが水平方向に突出しない長さ分、隣り合うリード部等同士の間隔を狭めたり、樹脂封止後の個々の半導体装置に切断するための境界位置を可能な限りリード部等に近づけたりすることができる。
そして、特許文献２に記載の技術とは異なり、個々の半導体装置に切断するための境界位置を、リード部等をなすめっき層１１の垂直面１１ａを有する側面に近づけることによって、リード部等をなす、めっき層からなる略四角柱体１１が半導体装置の切断面から露出することもない。
【００５７】
また、本実施形態の半導体素子搭載用基板によれば、特許文献２に記載の技術とは異なり、導電性基板１０の上側の面に対して略垂直な垂直面１１ａを有するため、略四角柱体１１をめっき形成するためのめっき用レジストマスクを、平行光を使用して形成し、散乱光を使用しない。このため、特許文献２に記載の技術のような散乱光を用いた場合における、下面の寸法精度のバラツキが大きく精度が悪くなることもない。
【００５８】
従って、本実施形態によれば、半導体素子を搭載後、樹脂封止し導電性基板を除去して完成させる半導体装置において、樹脂封止後、導電性基板の除去時等における封止樹脂からのリード部等の脱落及び剥離を防止し、かつ、多ピン化を図るために隣り合うリード部等同士の間隔を狭くすることができ、また、樹脂封止後の個々の半導体装置に切断するための境界位置をリード部等に極力近づけてパッケージサイズを最小化することが可能な半導体素子搭載用基板及びその製造方法が得られる。
【実施例】
【００５９】
以下、本発明の半導体素子搭載用基板の実施例について説明する。なお、理解の容易のため、上述の実施形態の構成要素に対応する構成要素については、実施形態と同一の参照符号を付すこととする。また、以下の実施例では、便宜上、図２に示した略四角柱体１１を有する半導体素子搭載用基板を製造した。なお、図３〜図９に示した略四角柱体１１を有する半導体素子搭載用基板も同様に製造可能である。
【００６０】
実施例１
導電性基材１０として、板厚０．２ｍｍのＳＵＳ板（ＳＵＳ４３０）を幅１４０ｍｍの長尺板状に加工したものを用意した（図１１(a)参照）。次に、導電性基板１０の上側の面上に、第１のレジスト層Ｒ１として、第１の波長（３６５ｎｍ）で感光する厚み０．０４０ｍｍの感光性ドライフィルムレジストを、ラミネートロールを用いて貼り付けた。次に、第１のレジスト層Ｒ１の上に、第２のレジスト層Ｒ２として、第１の波長で感光せず、第１のレジスト層Ｒ１が感光しない第２の波長（４０５ｎｍ）で感光する厚み０．０２５ｍｍの感光性ドライフィルムレジストを貼り付けた。また、導電性基板１０の下側の面上に、第３のレジスト層Ｒ３として、第１の波長（３６５ｎｍ）で感光する厚み０．０４０ｍｍの感光性ドライフィルムレジストをラミネートロールで貼り付けた（図１１(b)参照）。
【００６１】
次に、導電性基板１０の上側の面側に、第１、第２のレジスト層Ｒ１、Ｒ２におけるリード部等をなす、めっき層からなる略四角柱体１１の上面１１ｃの領域に対応する所定領域以外の領域を開口し、その他の領域を覆うパターンを形成したガラスマスク、下側の面側に、第３のレジスト層Ｒ３の全領域を開口するパターンを形成したガラスマスクを夫々のドライフィルムレジストの上に被せ、第１の波長と第２の波長を含む紫外光で第１の露光を行い、第１、第２のレジスト層Ｒ１，Ｒ２における略四角柱体１１の上面１１ｃの領域に対応する所定領域以外の領域を硬化させるとともに、第３のレジスト層Ｒ３の全領域を硬化させた（図１１(c)参照）。次に、略四角柱体１１の下面領域に対応する所定領域以外の領域を開口するパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、第２の波長のみを含む紫外光で第２の露光を行い、第２のレジスト層Ｒ２における未硬化部分のうちの、少なくとも一部が略四角柱体１１の上面１１ｃの辺縁と位置が一致し、他部が略四角柱体１１の上面１１ｃの辺縁よりも内側に位置する、略四角柱体１１の下面１１ｄの領域に対応する所定領域以外の領域を硬化させた（図１１(d)参照）。このとき、第１のレジスト層Ｒ１の一部の感光エリア内のドライフィルムは、第１の波長のみに感光するため、未露光状態であった。
【００６２】
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った（図１１(e)参照）。現像時間、現像液の吐出圧力等適宜調整することで、第１のレジスト層Ｒ１の未硬化部分に形成される傾斜面の傾斜角度が約４５°になるように設定した。その後、第１の波長と第２の波長を含む紫外光による第３の露光を行い、第１のレジスト層Ｒ１の現像で残った未露光部分を硬化処理した（図１１(f)参照）。
【００６３】
次に、レジスト層が除去されて開口部が形成された導電性基材１０の露出部表面に、電気めっきを行った（図１１(g)参照）。リード部をなすめっき層からなる略四角柱体を形成するため、Ａｕめっきを約０．０２μｍ、第Ｐｄめっきを０．０２μｍ、Ｎｉめっきを２７μｍ、Ｐｄめっきを０．０５μｍ順次施した。めっき層の厚さは、第１のレジスト層Ｒ１の略２／３を目安に設定した。
【００６４】
最後に、水酸化ナトリウム溶液でドライフィルムレジストを剥離して、本発明の実施例１に係る半導体素子搭載用基板を得た（図１１(h)参照）。
【００６５】
次に、作製した半導体素子搭載用基板に半導体素子２０をフリップチップ実装にて搭載し、半導体素子２０とリード部をなすめっき層からなる略四角柱体１１を半田ボール１５で接続し（図１２(a)参照）、半導体素子２０が搭載されている空間を封止樹脂３０で封止（図１２(b)参照）した後、樹脂封止体から導電性基材１０を引き剥がし除去した（図１２(c)参照）。最後に、所定の半導体装置の寸法になるように切断し、実施例１に係る半導体装置を完成させた（図１２(e)参照）。
【００６６】
比較例１
比較例１では、レジスト被覆工程で、導電性基板１０の両面に厚み０．０２５ｍｍの感光性ドライフィルムレジストを、ラミネートロールを用いて貼り付け、露光現像を行った。めっき工程では、レジスト層を超える厚さ（４０μｍ）で、めっき層を形成した。その他の条件は、実施例１と同様にして半導体素子搭載用基板及び半導体装置を完成させた。
【００６７】
比較例２
比較例２では、レジスト被覆工程で導電性基板１０の上側の面に厚み０．０５ｍｍの感光性ドライフィルムレジスト、下側の面に厚み０．０２５ｍｍ感光性ドライフィルムレジストを、ラミネートロールを用いて貼り付け、露光工程では散乱紫外光を用いて露光を行い、その後、現像を行った。散乱紫外光で露光することで、レジスト層は半露光状態となり、台形形状のレジストマスクが形成された。めっき工程では、形成された台形形状のレジストマスクの開口部にめっきを行い、逆台形形状のリード部を作製した。その他の条件は実施例１と同様にして半導体素子搭載用基板及び半導体装置を完成させた。
【００６８】
評価
実施例１、比較例１及び比較例２の半導体素子搭載用基板に対し、以下の方法を用いて評価を行った。
【００６９】
半導体素子搭載用基板において、１単位のリードフレームサイズを７０ｍｍ×２５０ｍｍとするとともに、その中を５ブロックに区画し、リードフレーム周辺とブロック間には必要サイズのレール部を設定し、この中で設計することのできる半導体素子搭載部の個数を比較した。比較結果を表１に示す。
【００７０】
【表１】
2019012788.tif 000003
【００７１】
表１に示すように、実施例１の半導体素子搭載用基板では、１ブロック当り１６００個、１リードフレーム当り８０００個の半導体装置が配置可能であったが、比較例１、比較例２の半導体素子搭載用基板では、半導体装置の配置可能数が１ブロック当り１４４４個、１リードフレーム当り７２２０個に留まった。そして、比較例１、２の半導体素子搭載用基板における半導体装置の配置可能数と比較して実施例１の半導体素子搭載用基板における半導体装置の配置可能数は、１０．８％の集積率向上となった。また、半導体装置１個当りのサイズ比較は、比較例１、２の半導体素子搭載用基板における半導体装置サイズと比較して実施例１の半導体素子搭載用基板における半導体装置サイズは、４．８％縮小可能となった。
【００７２】
また、半導体素子搭載用基板の製作工程のレジスト剥離工程で、レジスト残り不具合の有無を顕微鏡で１００枚ずつ観察した。その結果、実施例１、比較例２の半導体素子搭載用基板に関してはレジスト残りの発生が無かったが、比較例１の半導体素子搭載用基板では、一部のリード部にレジスト残りの発生が見られた。
【００７３】
また、実施例１、比較例１及び比較例２の半導体素子搭載用基板を使用して半導体素子を搭載し樹脂封止後、導電性基板を引き剥がし除去工程で、リード部が導電性基板に残る不具合の有無を顕微鏡観察により確認した。
その結果、実施例１、比較例１、比較例２の半導体素子搭載用基板は、いずれも、封止樹脂と導電性基板との間でリード部が導電性基板に残る不具合はなく良好であり、実施例１においても十分封止樹脂と密着性を確保していることが確認できた。
【００７４】
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
例えば、上述した実施例１の半導体素子搭載用基板の製造では、第２のレジスト層として、第１の波長で感光せず、第２の波長で感光するものを用いたが、第２のレジスト層として、第２の波長に加えて、第１の波長でも感光するものを用いてもよい。
また、例えば、上述した実施例１の半導体素子搭載用基板の製造において、第２のレジスト層として、第２の波長に加えて、第１の波長でも感光するものを用いるとともに、第１の露光波長として、第１の波長のみを用いてもよい。
また、例えば、上述した実施例１の半導体素子搭載用基板の製造において、第３の露光波長として、第１の波長のみを用いてもよい。
即ち、本発明の半導体素子搭載用基板の製造方法においては、例えば、次の表２に示すように、第１〜第３のレジスト層の感光波長、第１〜第３の露光波長を組み合わせることができる。
【表２】
2019012788.tif 000004
【産業上の利用可能性】
【００７５】
本発明の半導体素子搭載用基板及びその製造方法は、一つの半導体装置に多数の信号を処理するための多ピン化と、半導体装置が組み込まれる通信機器の軽量化・最小化で対応機器の多様化を図るためにパッケージサイズの最少化が求められる分野に有用である。
【符号の説明】
【００７６】
１０          導電性基板
１１、１１’  めっき層からなる略四角柱体
１１ａ        垂直面
１１ｂ        傾斜面
１１ｃ        上面
１１ｄ        下面
１５          半田ボール
１５’        ボンディングワイヤ
１６          ダイアタッチ材
２０、２０’  半導体素子
２０”        光半導体素子
３０          封止樹脂
３１          リフレクタ樹脂
Ｒ１          第１のレジスト層
Ｒ２          第２のレジスト層
Ｒ３          第３のレジスト層
４１          めっき用レジストマスク
５１          レジストマスク
５２          ダイパッド部とリード部をなすめっき層
５２ａ        張り出し部
５３          半導体素子
５４          ボンディングワイヤ
５５          封止樹脂
６１          レジスト層
６２          ダイパッド部とリード部をなす金属層
６２ｂ        傾斜面
６２ｃ        上面
６２ｄ        下面
６３          封止樹脂
【図１】
2019012788.tif 000005
【図２】
2019012788.tif 000006
【図３】
2019012788.tif 000007
【図４】
2019012788.tif 000008
【図５】
2019012788.tif 000009
【図６】
2019012788.tif 000010
【図７】
2019012788.tif 000011
【図８】
2019012788.tif 000012
【図９】
2019012788.tif 000013
【図１０】
2019012788.tif 000014
【図１１】
2019012788.tif 000015
【図１２】
2019012788.tif 000016
【図１３】
2019012788.tif 000017
【図１４】
2019012788.tif 000018
【図１５】
2019012788.tif 000019
【図１６】
2019012788.tif 000020
【手続補正書】
【提出日】平成29年8月17日(2017.8.17)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2019012788.tif 000021
【図２】
2019012788.tif 000022
【図３】
2019012788.tif 000023
【図４】
2019012788.tif 000024
【図５】
2019012788.tif 000025
【図６】
2019012788.tif 000026
【図７】
2019012788.tif 000027
【図８】
2019012788.tif 000028
【図９】
2019012788.tif 000029
【図１０】
2019012788.tif 000030
【図１１】
2019012788.tif 000031
【図１２】
2019012788.tif 000032
【図１３】
2019012788.tif 000033
【図１４】
2019012788.tif 000034
【図１５】
2019012788.tif 000035
【図１６】
2019012788.tif 000036