(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置の組立てのダイボンディング工程は、チップ搭載部１ｃの上面１ｃａの複数の第１領域１ｃａａのそれぞれに焼結銀用ペースト６ｂを塗布する工程、焼結銀用ペースト６ｂを乾燥させる工程、複数の第１領域１ｃａａのそれぞれの間に位置する第２領域１ｃａｂに、銀ペースト７を塗布する工程を有する。さらに、半導体チップ２の裏面とチップ搭載部１ｃの上面１ｃａとが、焼結銀用ペースト６ｂおよび銀ペースト７を介して向かい合うように、半導体チップ２をチップ搭載部１ｃに搭載する工程を有し、チップ搭載後、半導体チップ２の主面２ａの第１角部、第２角部、第３角部および第４角部のそれぞれの一部は、複数の第１領域１ｃａａのそれぞれに位置している。【選択図】図２１
2019012755.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を有する半導体装置の製造方法：
（ａ）第１表面と、前記第１表面の反対側に位置する第１裏面とを有する半導体チップを準備する工程；
（ｂ）第２表面と、前記第２表面の反対側に位置する第２裏面とを備えたチップ搭載部を有するリードフレームを準備する工程；
（ｃ）前記（ａ）工程と前記（ｂ）工程の後、前記チップ搭載部の前記第２表面の複数の第１領域のそれぞれに、第１接合材を塗布する工程；
（ｄ）前記（ｃ）工程の後、前記第１接合材を乾燥させる工程；
（ｅ）前記（ｄ）工程の後、前記複数の第１領域のそれぞれの間に位置する第２領域に、第２接合材を塗布する工程；
（ｆ）前記（ｅ）工程の後、前記半導体チップの前記第１裏面と前記チップ搭載部の前記第２表面とが、前記第１接合材と前記第２接合材を介して向かい合うように、前記半導体チップを前記チップ搭載部に搭載する工程；
（ｇ）前記（ｆ）工程の後、前記半導体チップに熱と圧力を加え、前記半導体チップの前記第１裏面と、前記第1接合材および前記第２接合材とを接続する工程；
ここで、
前記半導体チップは、平面視において、第１方向に延在する第１辺、前記第１辺の反対側に位置し、前記第１方向に延在する第２辺、前記第１方向に交差する第２方向に延在する第３辺、および前記第３辺の反対側に位置し、前記第２方向に延在する第４辺を有しており、
平面視において、前記半導体チップは、さらに、前記第１辺と前記第３辺が交わる第１角部、前記第３辺と前記第２辺が交わる第２角部、前記第２辺と前記第４辺が交わる第３角部、および前記第４辺と前記第１辺が交わる第４角部を有しており、
前記（ｆ）工程の後、平面視において、前記第１角部、前記第２角部、前記第３角部および前記第４角部のそれぞれの一部は、前記複数の第１領域のそれぞれに位置している。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記（ｆ）工程の後、平面視において、前記複数の第１領域の面積の和は、前記第２領域の面積よりも小さい、半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記（ｆ）工程の後、前記チップ搭載部の前記第２裏面から前記半導体チップの前記第１表面に向かう第３方向における断面視において、
前記第３方向に垂直な第４方向において、前記複数の第１領域に含まれる第３領域と前記複数の第１領域に含まれる第４領域との間に、前記第２領域が位置し、
前記第２領域の前記第４方向における長さは、前記第３領域の前記第４方向における長さと前記第４領域の前記第４方向における長さとの和より大きい、半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記（ｆ）工程の後、前記チップ搭載部の前記第２裏面から前記半導体チップの前記第１表面に向かう第３方向における断面視において、
前記複数の第１領域のそれぞれに塗布された前記第１接合材は、前記第３方向において、前記半導体チップと前記チップ搭載部に挟まれる第１部分と、前記第３方向において前記半導体チップと前記チップ搭載部に挟まれない第２部分とを有し、
前記第３方向に垂直な第４方向における第１部分の長さは、前記第４方向における第２部分の長さよりも大きい、半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
前記（ｆ）工程における前記第１接合材および前記第２接合材を加熱する温度は、前記（ｄ）工程における前記第１接合材を乾燥させる温度より高い、半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記（ｇ）工程の後、前記半導体チップおよび前記チップ搭載部の少なくとも一部を覆い、第３表面と前記第３表面の反対側に位置する第３裏面とを備える封止体を形成する（ｈ）工程を有し、
前記（ｈ）工程の後、前記チップ搭載部の前記第２裏面は、前記封止体の前記第３裏面に露出している、半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記第１接合材を前記チップ搭載部の前記第２表面に多点塗布する、半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記半導体チップの前記第１表面にソース用電極およびゲート用電極が露出しており、
前記半導体チップの前記第１裏面にドレイン用電極を有している、半導体装置の製造方法。
【請求項９】
以下の工程を有する半導体装置の製造方法：
（ａ）第１表面と、前記第１表面の反対側に位置する第１裏面とを有する半導体チップを準備する工程；
（ｂ）第２表面と、前記第２表面の反対側に位置する第２裏面とを備えたチップ搭載部を有するリードフレームを準備する工程；
（ｃ）前記（ａ）工程と前記（ｂ）工程の後、前記チップ搭載部の前記第２表面に、焼結銀を形成するための焼結銀用ペーストもしくは銀ペーストの何れか一方を塗布する工程；
（ｄ）前記（ｃ）工程の後、前記チップ搭載部の前記第２表面に前記焼結銀用ペーストもしくは前記銀ペーストの何れか他方を塗布する工程；
（ｅ）前記（ｄ）工程の後、前記半導体チップの前記第１裏面と前記チップ搭載部の前記第２表面とが、前記焼結銀用ペーストと前記銀ペーストを介して向かい合うように、前記半導体チップを前記チップ搭載部に搭載する工程；
（ｆ）前記（ｅ）工程の後、前記半導体チップに熱を加え、前記半導体チップの前記第１裏面と、前記焼結銀用ペーストおよび前記銀ペーストとを接続する工程；
ここで、
前記（ｃ）工程および前記（ｄ）工程において、前記焼結銀用ペーストは、前記チップ搭載部の前記第２表面の複数の第１領域のそれぞれに塗布し、前記銀ペーストは、前記複数の第１領域のそれぞれの間に位置する第２領域に塗布し、
前記半導体チップは、平面視において、第１方向に延在する第１辺、前記第１辺の反対側に位置し、前記第１方向に延在する第２辺、前記第１方向に交差する第２方向に延在する第３辺、および前記第３辺の反対側に位置し、前記第２方向に延在する第４辺を有しており、
平面視において、前記半導体チップは、さらに、前記第１辺と前記第３辺が交わる第１角部、前記第３辺と前記第２辺が交わる第２角部、前記第２辺と前記第４辺が交わる第３角部、および前記第４辺と前記第１辺が交わる第４角部を有しており、
前記（ｅ）工程の後、平面視において、前記第１角部、前記第２角部、前記第３角部および前記第４角部のそれぞれの一部は、前記複数の第１領域のそれぞれに位置している。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記（ｅ）工程の後、平面視において、前記複数の第１領域の面積の和は、前記第２領域の面積よりも小さい、半導体装置の製造方法。
【請求項１１】
請求項９に記載の半導体装置の製造方法において、
前記（ｅ）工程の後、前記チップ搭載部の前記第２裏面から前記半導体チップの前記第１表面に向かう第３方向における断面視において、
前記第３方向に垂直な第４方向において、前記複数の第１領域に含まれる第３領域と前記複数の第１領域に含まれる第４領域との間に、前記第２領域が位置し、
前記第２領域の前記第４方向における長さは、前記第３領域の前記第４方向における長さと前記第４領域の前記第４方向における長さとの和より大きい、半導体装置の製造方法。
【請求項１２】
請求項９に記載の半導体装置の製造方法において、
前記（ｅ）工程の後、前記チップ搭載部の前記第２裏面から前記半導体チップの前記第１表面に向かう第３方向における断面視において、
前記複数の第１領域のそれぞれに塗布された前記焼結銀用ペーストは、前記第３方向において、前記半導体チップと前記チップ搭載部に挟まれる第１部分と、前記第３方向において前記半導体チップと前記チップ搭載部に挟まれない第２部分とを有し、
前記第３方向に垂直な第４方向における第１部分の長さは、前記第４方向における第２部分の長さよりも大きい、半導体装置の製造方法。
【請求項１３】
請求項９に記載の半導体装置の製造方法において、
前記（ｆ）工程の後、前記半導体チップおよび前記チップ搭載部の少なくとも一部を覆い、第３表面と前記第３表面の反対側に位置する第３裏面とを備える封止体を形成する（ｇ）工程を有し、
前記（ｇ）工程の後、前記チップ搭載部の前記第２裏面は、前記封止体の前記第３裏面に露出している、半導体装置の製造方法。
【請求項１４】
請求項９に記載の半導体装置の製造方法において、
前記（ｃ）工程または前記（ｄ）工程では、前記焼結銀用ペーストを前記チップ搭載部の前記第２表面に多点塗布する、半導体装置の製造方法。
【請求項１５】
請求項９に記載の半導体装置の製造方法において、
前記半導体チップの前記第１表面にソース用電極およびゲート用電極が露出しており、
前記半導体チップの前記第１裏面にドレイン用電極を有している、半導体装置の製造方法。
【請求項１６】
第１電極および第２電極が露出する第１表面と、前記第１表面の反対側であり、第３電極が形成された第１裏面とを有する半導体チップと、
前記半導体チップが搭載された第２表面と、前記第２表面の反対側の第２裏面とを有するチップ搭載部と、
前記半導体チップの前記第１電極と第１導電性部材を介して電気的に接続される第１リードと、
前記半導体チップの前記第２電極と第２導電性部材を介して電気的に接続される第２リードと、
前記半導体チップ、前記第１導電性部材、前記第２導電性部材、前記チップ搭載部の一部、前記第１リードの一部、前記第２リードの一部を封止する封止体とを備え、
前記半導体チップの前記第１裏面は、第１接合材と第２接合材を介して前記チップ搭載部の前記第２表面と向き合っており、
平面視において、前記チップ搭載部の前記第２表面は、前記第１接合材が位置する複数の第１領域と、前記複数の第１領域のそれぞれの間に位置し、前記第２接合材が位置する第２領域を有しており、
前記半導体チップは、平面視において、第１方向に延在する第１辺、前記第１辺の反対側に位置し、前記第１方向に延在する第２辺、前記第１方向に交差する第２方向に延在する第３辺、および前記第３辺の反対側に位置し、前記第２方向に延在する第４辺を有しており、
平面視において、前記半導体チップは、さらに、前記第１辺と前記第３辺が交わる第１角部、前記第３辺と前記第２辺が交わる第２角部、前記第２辺と前記第４辺が交わる第３角部、および前記第４辺と前記第１辺が交わる第４角部を有しており、
平面視において、前記第１角部、前記第２角部、前記第３角部および前記第４角部のそれぞれの一部は、前記複数の第１領域のそれぞれに位置している、半導体装置。
【請求項１７】
請求項１６に記載の半導体装置において、
平面視において、前記複数の第１領域の面積の和は、前記第２領域の面積よりも小さい、半導体装置。
【請求項１８】
請求項１７に記載の半導体装置において、
前記チップ搭載部の前記第２裏面から前記半導体チップの前記第１表面に向かう第３方向における断面視において、
前記第３方向に垂直な第４方向において、前記複数の第１領域に含まれる第３領域と前記複数の第１領域に含まれる第４領域との間に、前記第２領域が位置し、
前記第２領域の前記第４方向における長さは、前記第３領域の前記第４方向における長さと前記第４領域の前記第４方向における長さとの和より大きい、半導体装置。
【請求項１９】
請求項１６に記載の半導体装置において、
前記チップ搭載部の前記第２裏面から前記半導体チップの前記第１表面に向かう第３方向における断面視において、
前記複数の第１領域のそれぞれに塗布された前記第１接合材は、前記第３方向において、前記半導体チップと前記チップ搭載部に挟まれる第１部分と、前記第３方向において前記半導体チップと前記チップ搭載部に挟まれない第２部分とを有し、
前記第３方向に垂直な第４方向における第１部分の長さは、前記第４方向における第２部分の長さよりも大きい、半導体装置。
【請求項２０】
請求項１６に記載の半導体装置において、
前記第１接合材の粒子は、前記第２接合材の粒子に比べて粒径が小さい、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、パワー系半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
高放熱対応が要求されるパワー系半導体装置では、環境対策の観点（鉛フリー）を考慮して、ダイパッド（チップ搭載部）に半導体チップを搭載する際に用いられるダイボンド材の一例として、銀ペーストや焼結銀用ペースト（焼結銀を形成するためのペースト）が知られている。
【０００３】
ダイボンド材として、焼結接合材を用いた半導体装置の構造が、特開２０１４−２９８９７号公報（特許文献１）に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２９８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記パワー系半導体装置において、ダイボンド材として銀ペーストを用いた場合、製品完成後の温度サイクル試験などで半導体チップとダイパッドの線膨張係数差により熱応力が発生し、この熱応力が半導体チップの角部の直下の銀ペーストに集中する。
【０００６】
その結果、半導体チップの角部の直下における銀ペーストの半導体チップとの接合部付近で破壊（クラック、剥離）が発生することが本願発明者の検討で分かった。そこで、半導体チップの角部でのダイボンド材の破壊対策として、ダイボンド材に焼結銀用ペーストを用いた場合を、本願発明者は検討した。この検討によれば、熱応力が集中する半導体チップの角部に高強度な焼結銀が配置されるため、銀ペーストで問題となったダイボンド材の破壊を抑制することができる。
【０００７】
一方で、高放熱対応が要求される半導体装置の構造として、ダイパッド露出型の半導体装置が知られているが、更なる放熱性向上のためダイパッドの厚さを薄くしている半導体装置がある。
【０００８】
ところが、ダイパッドの厚さを薄くした半導体装置のダイボンド材として焼結銀用ペーストを使用した場合には、ペーストキュア時の収縮によりダイパッドが変形して、半導体装置（製品）の反り量に影響があることが本願発明者の検討で分かった。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態による半導体装置の製造方法は、（ａ）第１表面と第１裏面とを有する半導体チップを準備する工程、（ｂ）第２表面と第２裏面とを備えたチップ搭載部を有するリードフレームを準備する工程、（ｃ）上記チップ搭載部の上記第２表面の複数の第１領域のそれぞれに焼結銀用ペーストを塗布する工程、（ｄ）上記焼結銀用ペーストを乾燥させる工程、を有する。さらに、（ｅ）上記複数の第１領域のそれぞれの間に位置する第２領域に銀ペーストを塗布する工程、（ｆ）上記半導体チップの上記第１裏面と上記チップ搭載部の上記第２表面とが上記焼結銀用ペーストと上記銀ペーストを介して向かい合うように、上記半導体チップを上記チップ搭載部に搭載する工程、を有する。さらに、（ｇ）上記半導体チップに熱と圧力を加え、上記半導体チップの上記第１裏面と上記焼結銀用ペーストおよび上記銀ペーストとを接続する工程、を有する。ここで、上記半導体チップは、平面視において、第１方向に延在する第１辺および第２辺、上記第１方向に交差する第２方向に延在する第３辺および第４辺を有している。また、平面視において、上記半導体チップは、上記第１辺と上記第３辺が交わる第１角部、上記第３辺と上記第２辺が交わる第２角部、上記第２辺と上記第４辺が交わる第３角部および上記第４辺と上記第１辺が交わる第４角部を有している。さらに、上記（ｆ）工程の後、平面視において、上記第１角部、上記第２角部、上記第３角部および上記第４角部のそれぞれの一部は、上記複数の第１領域のそれぞれに位置している。
【００１１】
また、一実施の形態による他の半導体装置の製造方法は、（ａ）第１表面と第１裏面とを有する半導体チップを準備する工程、（ｂ）第２表面と第２裏面とを備えたチップ搭載部を有するリードフレームを準備する工程、（ｃ）上記チップ搭載部の上記第２表面に焼結銀用ペーストもしくは銀ペーストの何れか一方を塗布する工程、を有する。さらに、（ｄ）上記チップ搭載部の上記第２表面に焼結銀用ペーストもしくは銀ペーストの何れか他方を塗布する工程、（ｅ）上記半導体チップの上記第１裏面と上記チップ搭載部の上記第２表面とが上記焼結銀用ペーストと上記銀ペーストを介して向かい合うように、上記半導体チップを上記チップ搭載部に搭載する工程、を有する。さらに、（ｆ）上記半導体チップに熱を加え、上記半導体チップの上記第１裏面と上記焼結銀用ペーストおよび上記銀ペーストとを接続する工程、を有する。ここで、上記焼結銀用ペーストは、上記チップ搭載部の上記第２表面の複数の第１領域のそれぞれに塗布し、上記銀ペーストは、上記複数の第１領域のそれぞれの間に位置する第２領域に塗布する。また、上記半導体チップは、平面視において、第１方向に延在する第１辺および第２辺、上記第１方向に交差する第２方向に延在する第３辺および第４辺を有している。また、平面視において、上記半導体チップは、上記第１辺と上記第３辺が交わる第１角部、上記第３辺と上記第２辺が交わる第２角部、上記第２辺と上記第４辺が交わる第３角部および上記第４辺と上記第１辺が交わる第４角部を有している。さらに、上記（ｅ）工程の後、平面視において、上記第１角部、上記第２角部、上記第３角部および上記第４角部のそれぞれの一部は、上記複数の第１領域のそれぞれに位置している。
【００１２】
また、一実施の形態による半導体装置は、第１表面と第１裏面とを有する半導体チップと、上記半導体チップが搭載されたチップ搭載部と、上記半導体チップと第１導電性部材を介して電気的に接続される第１リードと、上記半導体チップと第２導電性部材を介して電気的に接続される第２リードと、を有している。さらに、上記半導体チップ、上記第１導電性部材、上記第２導電性部材、上記チップ搭載部の一部、上記第１リードの一部、上記第２リードの一部を封止する封止体を備えており、上記半導体チップの上記第１裏面は、第１接合材と第２接合材を介して上記チップ搭載部の上記第２表面と向き合っている。平面視において、上記チップ搭載部の上記第２表面は、上記第１接合材が位置する複数の第１領域と、上記複数の第１領域のそれぞれの間に位置し、上記第２接合材が位置する第２領域とを有している。また、上記半導体チップは、平面視において、第１方向に延在する第１辺、上記第１辺の反対側に位置し、上記第１方向に延在する第２辺、上記第１方向に交差する第２方向に延在する第３辺、および上記第３辺の反対側に位置し、上記第２方向に延在する第４辺を有している。また、平面視において、上記半導体チップは、さらに、上記第１辺と上記第３辺が交わる第１角部、上記第３辺と上記第２辺が交わる第２角部、上記第２辺と上記第４辺が交わる第３角部、および上記第４辺と上記第１辺が交わる第４角部を有している。さらに、平面視において、上記第１、第２、第３および第４角部のそれぞれの一部は、上記複数の第１領域のそれぞれに位置している。
【発明の効果】
【００１３】
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態の半導体装置の構造の一例を内部を透過して示す平面図である。
【図２】図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図３】図２のＢ部の構造を拡大して示す拡大部分断面図である。
【図４】本願発明者が検討した半導体装置の構造を示す第１課題図である。
【図５】本願発明者が検討した半導体装置の構造を示す第２課題図である。
【図６】図１に示す半導体装置の組立てに用いられるリードフレームの要部構造の一例を示す部分平面図である。
【図７】図６のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図８】図１に示す半導体装置のダイボンディング工程における焼結銀用ペーストの塗布方法の一例を示す断面図である。
【図９】図１に示す半導体装置のダイボンディング工程における焼結銀用ペーストの塗布方法の変形例を示す断面図である。
【図１０】図１に示す半導体装置のダイボンディング工程における焼結銀用ペーストの塗布後の構造の一例を示す部分平面図である。
【図１１】図１０のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図１２】図１に示す半導体装置のダイボンディング工程における銀ペーストの塗布方法の一例を示す断面図である。
【図１３】本実施の形態で用いられる焼結銀用ペーストと銀ペーストにおける銀の含有量の比較図である。
【図１４】図１に示す半導体装置のダイボンディング工程における銀ペーストの塗布後の構造の一例を示す部分平面図である。
【図１５】図１４のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図１６】図１に示す半導体装置のダイボンディング工程におけるチップ配置方法の一例を示す断面図である。
【図１７】図１に示す半導体装置のダイボンディング後の構造の一例を示す部分平面図である。
【図１８】図１７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【図１９】図１８のＣ部の構造を拡大して示す拡大部分断面図である。
【図２０】図１に示す半導体装置のダイボンディング後の構造の一例を示す部分平面図である。
【図２１】図２０のＣ−Ｃ線に沿って切断した構造の一例を示す断面図である。
【図２２】図２０のＤ−Ｄ線に沿って切断した構造の一例を示す断面図である。
【図２３】図２０に示す構造の半導体チップと銀ペーストと焼結銀用ペーストの領域の関係の一例を示す第１概念図である。
【図２４】図２０に示す構造の半導体チップと銀ペーストと焼結銀用ペーストの領域の関係の一例を示す第２概念図である。
【図２５】図２３に示す半導体チップと銀ペーストと焼結銀用ペーストの領域の関係の変形例を示す概念図である。
【図２６】図１に示す半導体装置のワイヤボンディング後の構造の一例を示す部分平面図である。
【図２７】図２６のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【図２８】図１に示す半導体装置の樹脂モールディング後の構造の一例を示す部分平面図である。
【図２９】図２８のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【図３０】図１に示す半導体装置のめっき膜形成後の構造の一例を示す部分平面図である。
【図３１】図３０のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【図３２】図１に示す半導体装置における変形例の銀ペーストの塗布方法を示す断面図である。
【図３３】図１に示す半導体装置における変形例の銀ペースト塗布後の構造を示す部分平面図である。
【図３４】図３３のＡ−Ａ線に沿って切断した構造を示す断面図である。
【図３５】図１に示す半導体装置における変形例の焼結銀用ペーストの塗布方法を示す断面図である。
【図３６】図１に示す半導体装置における他の変形例の焼結銀用ペーストの塗布方法を示す断面図である。
【図３７】図１に示す半導体装置における変形例の焼結銀用ペーストの塗布後の構造を示す部分平面図である。
【図３８】図３７のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図３９】図１に示す半導体装置のダイボンディング工程における変形例のチップ配置方法を示す断面図である。
【発明を実施するための形態】
【００１５】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１６】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１７】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１８】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１９】
また、以下の実施の形態において、構成要素等について、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２１】
（実施の形態）
＜半導体装置の構造＞
図１は実施の形態の半導体装置の構造の一例を内部を透過して示す平面図、図２は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図２のＢ部の構造を拡大して示す拡大部分断面図である。
【００２２】
図１および図２に示す本実施の形態の半導体装置は、半導体チップ（ペレットとも言う）２を封止し、かつ絶縁性の樹脂からなる封止体３を備え、さらに封止体３の内部と外部とに位置する複数のリード部１を有する半導体パッケージである。なお、複数のリード部１のそれぞれは、封止体３で覆われたインナーリード部１ａと、封止体３から外部に露出（突出）するアウターリード部１ｂとを有しており、複数（ここでは３本）のアウターリード部１ｂのそれぞれは、半導体装置の外部接続用端子部（外部端子部）である。
【００２３】
そして、本実施の形態の半導体装置は、図１に示すように、封止体３の所望の１つの側面３ｃから複数のアウターリード部１ｂが突出している。さらに、図２に示すように、半導体チップ２を上面（第２表面、チップ搭載面）１ｃａで支持する板状のチップ搭載部（アイランド、ダイパッド、ヘッダもしくはタブとも言う）１ｃの下面（第２裏面）１ｃｂが、封止体３の下面（第４裏面）３ｂから露出している。すなわち、本実施の形態の半導体装置は、面実装型の半導体装置であるとともに、高放熱対応が要求される半導体装置でもある。
【００２４】
つまり、チップ搭載部１ｃの下面１ｃｂが封止体３の下面３ｂから露出しているため、半導体チップ２から発せられる熱をチップ搭載部１ｃを介して外部に放出することができ、高放熱に対応した、Ｔｏ−パッケージなどと呼ばれるパワー系の半導体装置である。
【００２５】
また、本実施の形態の半導体装置では、複数のアウターリード部１ｂのそれぞれが、封止体３から露出して真っ直ぐに延在している。本実施の形態では、上述の構造を備えた半導体装置の一例として、パワーデバイス５を取り上げて説明する。例えば、半導体チップ２には、パワートランジスタとしてトレンチゲート型構造を有する縦型のパワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor) が形成されている。パワーＭＯＳＦＥＴのデバイス構造は、表面に溝を形成しその中にゲートを埋め込んだものであり、図２に記載されているように、半導体チップ２の主面（第１表面）２ａに露出するように形成されたソース（Ｓ）電極およびゲート（Ｇ）電極、さらに裏面（第１裏面）２ｂに形成されたドレイン（Ｄ）電極を有しており、裏面２ｂには、大きな電流が印加される。なお、図には記載していないが、半導体装置内に組み込む素子としては、パワートランジスタがパワーバイポーラトランジスタ(Bipolar Transistor)やＩＧＢＴ（Insulated Gate Bipolar Transistor)であってもよい。
【００２６】
図１〜図３を用いてパワーデバイス５の詳細構造について説明すると、上面１ｃａおよび上面１ｃａとは反対側に位置する下面１ｃｂを有するチップ搭載部１ｃと、接合材（ダイボンド材）を介してチップ搭載部１ｃの上面１ｃａに搭載された半導体チップ２と、を有している。この半導体チップ２は、主面２ａ、主面２ａに露出するように形成されたソース用電極パッド（ボンディング電極、ボンディングパッド、第１電極）２ｃおよびゲート用電極パッド（ボンディング電極、ボンディングパッド、第２電極）２ｄを有している。さらに、半導体チップ２は、主面２ａとは反対側に位置する裏面２ｂを備えており、この裏面２ｂがチップ搭載部１ｃの上面１ｃａと対向するようにチップ搭載部１ｃ上に搭載されている。
【００２７】
なお、半導体チップ２の裏面２ｂは電極となっており、本実施の形態のパワーデバイス５では、ドレイン（Ｄ）用電極２ｅである。つまり、半導体チップ２は、ソース用電極パッド２ｃおよびゲート用電極パッド２ｄが露出する主面２ａと、ドレイン用電極２ｅが形成された裏面２ｂとを有している。したがって、半導体チップ２の裏面２ｂ（ドレイン用電極２ｅ、第３電極）とチップ搭載部１ｃとは、導電性の接合材によって電気的に、かつ機械的に接続される必要がある。
【００２８】
本実施の形態のパワーデバイス５では、導電性の接合材として、焼結銀６と銀ペースト７が用いられている。すなわち、半導体チップ２の裏面２ｂ（ドレイン用電極２ｅ）とチップ搭載部１ｃの上面１ｃａとは、焼結銀６および銀ペースト７によって固着（機械的に接続）され、かつ電気的に接続されている。
【００２９】
ここで、半導体チップ２の裏面２ｂには、ドレイン用電極（裏面電極）２ｅが形成されているため、半導体チップ２からの発熱量も多い。したがって、接合材（ダイボンド材）として、焼結銀６と銀ペースト７を用いることで、半導体チップ２の裏面２ｂ側が放熱経路となっている。つまり、半導体チップ２の裏面２ｂ側から焼結銀６および銀ペースト７を介してチップ搭載部１ｃに伝熱が行えるようになっており、さらに、封止体３の下面３ｂにチップ搭載部１ｃの下面１ｃｂが露出する構造となっている。
【００３０】
また、図１に示す平面視において、チップ搭載部１ｃの１つの辺に沿って配置された複数（ここでは２本）のリード部１のインナーリード部１ａと、半導体チップ２の主面２ａの２つの電極パッドとは、それぞれ導電性のワイヤによって電気的に接続されている。そして、インナーリード部１ａのそれぞれの半導体チップ２側の端部には、リード幅が広くなった幅広部１ａａが形成されており、この幅広部１ａａにＡｌワイヤ４が接続されている。
【００３１】
また、本実施の形態のパワーデバイス５における半導体チップ２の主面２ａに露出する複数の電極パッドは、ソース用電極パッド２ｃと、ソース用電極パッド２ｃより平面視の大きさが小さいゲート用電極パッド２ｄである。
【００３２】
また、図１および図２に示す封止体３は、各リード部１が突出する側面３ｃを有しており、この側面３ｃから３本のアウターリード部１ｂが突出している。さらに、封止体３は、上面（第３表面）３ａと、その反対側に位置する下面（第４裏面）３ｂとを備えており、チップ搭載部１ｃの下面１ｃｂが封止体３の下面３ｂに露出するように、チップ搭載部１ｃの一部（上面１ｃａ側）、かつ半導体チップ２および複数のＡｌワイヤ４（Ａｌワイヤ４ａ、Ａｌワイヤ４ｂ）を封止している。
【００３３】
本実施の形態の半導体装置は、パワーデバイス５であるため、図１に示すように、封止体３の側面３ｃから突出する３本のリード部１のうちの２本のアウターリード部１ｂは、ソースリード（Ｓ）１ｄとゲートリード（Ｇ）１ｅである。また、図２に示すように半導体チップ２の裏面２ｂは、上述のようにドレイン（Ｄ）用電極（裏面電極）２ｅとなっており、したがって、封止体３の下面３ｂに露出するチップ搭載部１ｃの下面１ｃｂは、ドレイン（Ｄ）用電極である。そして、側面３ｃから突出する残りの１本のアウターリード部１ｂは、チップ搭載部１ｃに繋がるドレインリードである。
【００３４】
なお、半導体チップ２の主面２ａの２つの電極パッドのそれぞれとＡｌワイヤ４を介して電気的に接続されるアウターリード部１ｂのそれぞれは、インナーリード部１ａと一体で形成されている。すなわち、図１に示すようにアウターリード部１ｂのソースリード１ｄは、インナーリード部１ａのソースリード１ｄと一体で繋がっており、また、アウターリード部１ｂのゲートリード１ｅは、インナーリード部１ａのゲートリード１ｅと一体で繋がっている。したがって、ソースリード（第１リード）１ｄのインナーリード部（一部）１ａおよびゲートリード（第２リード）１ｅのインナーリード部（一部）１ａのそれぞれは、封止体３内に埋め込まれている。
【００３５】
そして、ソースリード１ｄの幅広部１ａａには、直径（線径）が大きなＡｌワイヤ（第１導電性部材）４ａが電気的に接続され、さらに、このＡｌワイヤ４ａは、半導体チップ２の接続用電極（ボンディング電極）のうちのソース用電極パッド（第１電極）２ｃに電気的に接続されている。
【００３６】
すなわち、複数のリード部１のうちのソースリード（第１リード）１ｄには、大きな電流が印加されるため、ソースリード１ｄと、半導体チップ２のソース用電極パッド２ｃとが直径（線径）が大きなＡｌワイヤ４ａを介して電気的に接続されている。
【００３７】
一方、インナーリード部１ａのゲートリード（第２リード）１ｅの幅広部１ａａには、Ａｌワイヤ４ａより直径（線径）が小さなＡｌワイヤ（第２導電性部材）４ｂが電気的に接続され、さらに、このＡｌワイヤ４ｂは、半導体チップ２の接続用電極（ボンディング電極）のうちのゲート用電極パッド（第２電極）２ｄに電気的に接続されている。
【００３８】
すなわち、複数のリード部１のうちのゲートリード１ｅには、小さな電流が印加されるため、ゲートリード１ｅと、半導体チップ２のゲート用電極パッド２ｄとが細いＡｌワイヤ４ｂを介して電気的に接続されている。
【００３９】
また、図１に示すように、封止体３の側面３ｃには、チップ搭載部１ｃと繋がる吊りリード１ｆであるアウターリード部１ｂが突出している。
【００４０】
なお、チップ搭載部１ｃやこのチップ搭載部１ｃと繋がる吊りリード１ｆ、およびインナーリード部１ａとアウターリード部１ｂとを含む複数のリード部１は、例えばＣｕ（銅）を主成分とするＣｕ合金から成る。そして、ワイヤは、例えばＡｌ（アルミニウム）等から成る。また、封止体３は、例えば熱硬化性のエポキシ樹脂から成る。ただし、上述の寸法や各部材の材料は、上述のものに限定されるものではない。
【００４１】
また、本実施の形態のパワーデバイス５では、図２に示すように、半導体チップ２の接合材として、焼結銀（第１接合材）６と銀ペースト（第２接合材）７が用いられている。具体的には、半導体チップ２の裏面２ｂは、焼結銀６と銀ペースト７を介してチップ搭載部１ｃの上面１ｃａと向き合っている。そのうち、焼結銀６は、断面視で、半導体チップ２の４つの角部のそれぞれが含まれる領域である第１領域１ｃａａ（後述する図２１参照）に配置されている。つまり、チップ搭載部１ｃの上面１ｃａは、それぞれに焼結銀６が位置する複数の第１領域１ｃａａを有している。一方、銀ペースト７は、第１領域１ｃａａと第１領域１ｃａａとの間の領域である第２領域１ｃａｂ（後述する図２１参照）に配置されている。つまり、チップ搭載部１ｃの上面１ｃａは、複数の第１領域１ｃａａのそれぞれの間に位置し、かつ銀ペースト７が位置する第２領域１ｃａｂを有している。すなわち、焼結銀６は、平面視で、半導体チップ２の４つのそれぞれの角部付近に配置され、銀ペースト７は、半導体チップ２の中央付近に配置されている。
【００４２】
そして、図３に示すように、焼結銀６の粒子６ａは、焼き固められているため、銀ペースト７の粒子７ａに比べて粒径が小さい。例えば、焼結銀６の粒子６ａは、ｎｍオーダーであり、銀ペースト７の粒子７ａは、μｍオーダーである。ただし、焼結銀６のうち、半導体チップ２からはみ出した領域の焼結銀６は、その粒子６ａの大きさが、半導体チップ２によって加圧されていない分、チップ下に配置された粒子６ａより粒径が大きい。
【００４３】
＜本願発明者が検討した構造＞
図４は本願発明者が検討した半導体装置の構造を示す第１課題図、図５は本願発明者が検討した半導体装置の構造を示す第２課題図である。
【００４４】
本願発明者が検討した半導体装置について、図４を用いて説明する。
【００４５】
図４に示す半導体装置は、高放熱対応が求められる半導体装置５０である。主に、ＥＣＵ（Engine Control Unit)周りに使用される車載用の半導体装置５０であり、自動車のエンジン直載用途では、１２５℃の周囲温度条件まで動作保障された製品が出荷されている。また、現在ではジャンクション温度が１５０℃まで保障された製品も市販されている。このような半導体装置５０においては、半導体チップ２を固着するダイボンド材として、銀ペースト７や焼結銀用ペーストなどが適用されるが、銀ペースト７を用いた場合、製品完成後の温度サイクル試験などで半導体チップ２とダイパッド（チップ搭載部１ｃ）の線膨張係数差により熱応力が発生する。そして、この熱応力により、半導体チップ２の角部の直下（図４に示すＣ部）において、チップ−ダイボンド材間の破壊（クラック、剥離）が発生することが本願発明者の検討により分かった。
【００４６】
半導体チップ２の角部付近で上記破壊が起こるメカニズムは、平面視で、半導体チップ２の中央部付近のダイボンド材は、その周囲が外周付近のダイボンド材によって拘束されているため、収縮がしづらい。一方、外周付近（端部付近）のダイボンド材は、さらにその外側が開放されているため、拘束が少なく収縮し易い。さらに、外周付近の中でも、角部は、平面視で中心からの距離が最も遠いため、収縮しようとする力も大きくなる。これにより、角部のダイボンド材が最も収縮して角部に応力が集中し、その結果、上記破壊に至る。
【００４７】
これに対し、ダイボンド材に、焼結銀６を形成するためのペーストである焼結銀用ペーストを用いた場合を本願発明者はさらに検討した。
【００４８】
図５に示すように、熱応力が集中する半導体チップ２の角部に高強度の焼結銀用ペースト６ｂが配置されるため、上記銀ペースト７で問題であった上記破壊を抑制することができる。
【００４９】
ところが、ダイパッド露出型の半導体装置の中で、更なる放熱性向上のためダイパッド（チップ搭載部１ｃ）を薄くしている（厚さの一例値が０．４ｍｍ以下）製品があり、この製品のダイボンド材として焼結銀用ペースト６ｂを使用した場合には、ペーストキュア時の収縮によりダイパッド（チップ搭載部１ｃ）が変形し（図５のＰ部）、製品反り量に影響することが分かった。
【００５０】
さらに、焼結銀用ペースト６ｂを用いた半導体装置５０の製造方法（後述する加圧プロセスの場合）において、「焼結銀用ペーストの塗布」→「乾燥」→「半導体チップを搭載」の順番で組立てを実施すると、焼結銀用ペースト６ｂを乾燥させる乾燥工程において、焼結銀用ペースト６ｂの密着性が低下し、半導体チップ２の位置ズレが起きることが本願発明者の検討で分かった。
【００５１】
そこで、図１および図２に示す本実施の形態のパワーデバイス５においては、半導体チップ２のダイボンド材として、平面視で、半導体チップ２の角部を含む領域である第１領域１ｃａａ（図２１参照）には焼結銀６を適用し、それ以外の領域（第１領域１ｃａａと第１領域１ｃａａの間の第２領域１ｃａｂ（図２１参照））には、銀ペースト７を適用する。
【００５２】
これにより、半導体装置完成後の温度サイクル試験などで半導体チップ２とチップ搭載部１ｃの線膨張係数差により発生する熱応力が印加されても、半導体チップ２の角部の直下でのチップ−ダイボンド材間の破壊（クラック、剥離）が発生し難くなる。
【００５３】
これにより、パワーデバイス（半導体装置）５の信頼性を向上させることができる。
【００５４】
なお、本実施の形態では、パワー系の半導体装置として、Ｔｏ−パッケージを取り上げて説明したが、本実施の形態の半導体装置は、他のダイパッド露出型のパッケージ（例えば、マイコンを内蔵したダイパッド露出型のＱＦＰ（Quad Flat Package)）なども含まれることは言うまでもない。
【００５５】
＜半導体装置の製造方法＞
１．リードフレーム準備
図６は図１に示す半導体装置の組立てに用いられるリードフレームの要部構造の一例を示す部分平面図、図７は図６のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【００５６】
まず、図６および図７に示すようなリードフレーム８を準備する。リードフレーム８には、図１に示す１つのパワーデバイス５を形成可能なデバイス領域８ａが複数個形成されている。デバイス領域８ａには、チップ搭載部１ｃと、チップ搭載部１ｃの横（近傍、周囲）に配置された複数のリード部１とが形成されている。本実施の形態のリードフレーム８では、１つのデバイス領域８ａに、平面視が略四角形の１つのチップ搭載部１ｃと、略四角形のチップ搭載部１ｃの１つの辺に対応して配置された２本のリード部１および１本の吊りリード１ｆと、が含まれている。
【００５７】
なお、チップ搭載部１ｃは、図１に示す半導体チップ２が搭載される上面（第２表面）１ｃａと、その反対側に位置する図２に示す下面（第２裏面）１ｃｂとを備えている。
【００５８】
また、各リード部１と吊りリード１ｆにおいて、それぞれのチップ搭載部１ｃ側と反対側の端部は、枠部８ｂに繋がっており、枠部８ｂによって支持されている。チップ搭載部１ｃは、枠部８ｂに繋がる吊りリード１ｆによって支持されている。
【００５９】
そして、各リード部１のそれぞれのチップ搭載部１ｃ側の端部には、リード幅が広くなった幅広部１ａａが形成されている。この幅広部１ａａは、ワイヤが接続される領域である。
【００６０】
ここで、リードフレーム８は、例えば、銅（Ｃｕ）を主成分とする基材によって形成され、図６に示すパターンは、エッチング加工またはプレス加工などによって形成されたものである。
【００６１】
２．ダイボンディング
図８は図１に示す半導体装置のダイボンディング工程における焼結銀用ペーストの塗布方法の一例を示す断面図、図９は図１に示す半導体装置のダイボンディング工程における焼結銀用ペーストの塗布方法の変形例を示す断面図である。また、図１０は図１に示す半導体装置のダイボンディング工程における焼結銀用ペーストの塗布後の構造の一例を示す部分平面図、図１１は図１０のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【００６２】
まず、図１および図２に示すような半導体チップ２を準備する。なお、半導体チップ２は、主面（第１表面）２ａと、その反対側に位置する裏面（第１裏面）２ｂと、を備えている。主面２ａには、ソース用電極パッド２ｃとゲート用電極パッド２ｄとが露出しており、一方、裏面２ｂには、裏面電極であるドレイン用電極２ｅが形成されている。
【００６３】
そして、図１に示す半導体チップ２および図６に示すリードフレーム８を準備した後、ダイボンディングを行う。本実施の形態では、半導体チップ２を固着するダイボンド材として、焼結銀（第１接合材）６と銀ペースト（第２接合材）７を用いる。すなわち、リードフレーム８のチップ搭載部１ｃの上面１ｃａに配置された焼結銀６と、同じく上面１ｃａに塗布された銀ペースト７とを介してチップ搭載部１ｃに半導体チップ２をダイボンディングする。
【００６４】
ダイボンディング工程では、図８に示すように、まず、リードフレーム８のチップ搭載部１ｃの上面１ｃａに、焼結銀用ペースト（第１接合材）６ｂを塗布する。ここで扱う焼結銀用ペースト６ｂとはペースト状の焼結銀材料である。すなわち、焼結銀６を形成するためのペーストであり、以降、焼結銀用ペースト６ｂと呼ぶ。また、焼結銀用ペースト６ｂを塗布する領域は、具体的には、チップ搭載部１ｃの上面１ｃａの複数の第１領域１ｃａａ（後述する図２１参照）のそれぞれに焼結銀用ペースト６ｂを塗布する。すなわち、図１０に示すように、平面視が略四角形のチップ搭載部１ｃの上面１ｃａの４つの角部付近のそれぞれに焼結銀用ペースト６ｂを塗布する。
【００６５】
この時、例えば、スクリーン印刷によって、ペースト状の焼結銀材料である焼結銀用ペースト６ｂを塗布する。具体的には、図８に示すようにリードフレーム８をステージ９に載置し、この状態でリードフレーム８のチップ搭載部１ｃの上面１ｃａ上に、メタルマスク１０を用いて焼結銀用ペースト６ｂを塗布する。この時、チップ搭載部１ｃの上面１ｃａの複数の上記第１領域１ｃａａのそれぞれに焼結銀用ペースト６ｂを塗布する。
【００６６】
また、代替方法として、図９に示すように、リードフレーム８のチップ搭載部１ｃの上面１ｃａ上にシャワーノズル（多点ノズル）１２を用いて、焼結銀用ペースト６ｂを塗布することもできる。すなわち、シリンジ１１に取り付けられたシャワーノズル１２を用いて、焼結銀用ペースト６ｂをチップ搭載部１ｃの上面１ｃａに多点塗布する。
【００６７】
このようにシャワーノズル１２を用いて焼結銀用ペースト６ｂを多点塗布することにより、チップ搭載部１ｃの上面１ｃａの複数の第１領域１ｃａａに対して効率良く焼結銀用ペースト６ｂを塗布することができ、パワーデバイス５を量産する際の生産性を向上させることができる。
【００６８】
ただし、変形例として、単点ノズル１３（後述する図１２参照）を用いて、チップ搭載部１ｃの上面１ｃａに焼結銀用ペースト６ｂを塗布してもよい。
【００６９】
なお、本実施の形態において、焼結銀用ペースト６ｂとは、硬化前の体積比が、銀を１とすると、樹脂成分は、０．３程度であり、したがって、硬化後は、樹脂成分は殆ど存在しないものを言う。
【００７０】
焼結銀用ペースト６ｂの塗布を完了した構造を、図１０および図１１に示す。図１０に示すように、リードフレーム８のチップ搭載部１ｃの上面１ｃａの４つの角部付近（後述する第１領域１ｃａａであり、この後工程であるチップ搭載後に半導体チップ２の４つの角部のそれぞれが配置される領域）のそれぞれに焼結銀用ペースト６ｂが塗布された構造である。
【００７１】
焼結銀用ペースト塗布後、焼結銀用ペースト６ｂを乾燥させる。
【００７２】
例えば、約１２０℃で焼結銀用ペースト６ｂを乾燥（ベーク）させる。これにより、焼結銀用ペースト６ｂの流動性を低下させることができる。なお、焼結銀用ペースト６ｂの乾燥工程を行うため、本実施の形態の組立てでは、焼結銀用ペースト６ｂを塗布する前に、銀ペースト７を塗布してはならない。
【００７３】
銀ペースト７を塗布する前に焼結銀用ペースト６ｂを乾燥させることにより、乾燥によって銀ペースト７の半導体チップ２に対する密着性（タック性）が減少することを抑制できる。すなわち、銀ペースト７の半導体チップ２に対する密着性が減少すると、半導体チップ２の位置ズレを引き起こす原因になるが、銀ペースト７を塗布する前に焼結銀用ペースト６ｂを乾燥させることで、銀ペースト７の半導体チップ２に対する密着性の減少を抑制して半導体チップ２の位置ズレの発生を低減することができる。
【００７４】
次に、銀ペースト７を塗布する。
【００７５】
図１２は図１に示す半導体装置のダイボンディング工程における銀ペーストの塗布方法の一例を示す断面図、図１３は本実施の形態で用いられる焼結銀用ペーストと銀ペーストにおける銀の含有量の比較図、図１４は図１に示す半導体装置のダイボンディング工程における銀ペーストの塗布後の構造の一例を示す部分平面図、図１５は図１４のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【００７６】
まず、図１２に示すように、リードフレーム８のチップ搭載部１ｃをステージ９上に配置し、配置後、リードフレーム８のチップ搭載部１ｃの上面（第２表面）１ｃａ上に、シリンジ１１に取り付けられた単点ノズル１３を用いて銀ペースト７を塗布する。銀ペースト７は、図１４に示すように、４つの焼結銀用ペースト６ｂを結んで成る領域内に塗布する。言い換えると、平面視でチップ搭載部１ｃの中央部付近に塗布する。別の表現で述べると、後述する図２１に示す複数の第１領域１ｃａａのそれぞれの間に位置する第２領域１ｃａｂに、銀ペースト７を塗布する。
【００７７】
この時、多点ノズル（図９に示すシャワーノズル１２）を用いて、銀ペースト７を塗布してもよい。また、図１４および図１５に示すように、焼結銀用ペースト６ｂの４つの箇所の合計の塗布量に比較して、銀ペースト７の塗布量は多い。
【００７８】
なお、本実施の形態では、銀（Ａｇ）ペースト７とは、硬化前の体積比が、銀を１とすると、樹脂成分は、０．７程度である。そして、硬化後の体積比は、銀を１とすると、樹脂成分は、０．５程度になるものを言う。
【００７９】
また、焼結銀用ペースト６ｂと銀ペースト７は、図１３に示すようにも比較することができる。すなわち、銀含有量は、銀ペースト７が、６０−９０ｗｔ％であり、焼結銀用ペースト６ｂが、８０ｗｔ％以上である。また、レジン＆溶剤配合量は、銀ペースト７が、〜４０ｗｔ％であり、焼結銀用ペースト６ｂが、〜２０ｗｔ％である。
【００８０】
さらに、空隙率（単位体積あたりの隙間の割合を百分率で表したもの）で銀ペースト７と焼結銀用ペースト６ｂを比較すると、焼結銀用ペースト６ｂの空隙率＞銀ペースト７との空隙率の関係となる。なお、空孔率（接合層の任意断面において空孔の占める割合を、複数断面で平均した値）で銀ペースト７と焼結銀用ペースト６ｂを比較すると、焼結銀用ペースト６ｂの空孔率＞銀ペースト７の空孔率となる。
【００８１】
次に、半導体チップ２をチップ搭載部１ｃ上に搭載する。
【００８２】
図１６は図１に示す半導体装置のダイボンディング工程におけるチップ配置方法の一例を示す断面図、図１７は図１に示す半導体装置のダイボンディング後の構造の一例を示す部分平面図、図１８は図１７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図１９は図１８のＣ部の構造を拡大して示す拡大部分断面図である。
【００８３】
ここでは、図１６に示すように、コレット１４を用いて半導体チップ２をチップ搭載部１ｃ上に搭載する。この時、コレット１４によって半導体チップ２を保持して半導体チップ２を搬送した後、半導体チップ２の裏面２ｂとチップ搭載部１ｃの上面１ｃａとが、焼結銀用ペースト６ｂおよび銀ペースト７を介して向かい合うように、半導体チップ２をチップ搭載部１ｃ上に配置する。
【００８４】
配置後、半導体チップ２に熱と圧力とを加え、半導体チップ２の裏面２ｂと、焼結銀用ペースト６ｂおよび銀ペースト７とを接続する。具体的には、コレット１４に荷重を印加させて、ステージ９からの熱によりリードフレーム８のチップ搭載部１ｃ、焼結銀用ペースト６ｂおよび銀ペースト７を加熱することで半導体チップ２をチップ搭載部１ｃに圧着する。そして、この時のステージ９からの加熱温度は、例えば、２５０℃程度であり、焼結銀用ペースト６ｂを乾燥させる際の加熱温度（例えば、１２０℃）に比べて高い。さらに、この２５０℃の加熱により、焼結銀用ペースト６ｂはさらに硬化する。
【００８５】
なお、半導体チップ２に荷重を印加するのは、コレット１４以外のブロック材などで行ってもよい。
【００８６】
ここで、図１７の平面図、図１８および図１９の断面図を用いて、半導体チップ２に対する焼結銀用ペースト６ｂの位置関係について説明する。
【００８７】
図１９において、焼結銀用ペースト６ｂの埋め込まれ部（半導体チップ２とチップ搭載部１ｃとに挟まれている第１部分）の水平方向Ｓの長さをＸとし、焼結銀用ペースト６ｂの半導体チップ２からはみ出したはみ出し部（第２部分）の水平方向Ｓの長さをＹとする。そして、ＸとＹの長さを比較した時、Ｘ＜Ｙの時よりも、Ｘ＞Ｙとなる時の方が好ましい。Ｘ＞Ｙにより、チップ角部における直下での焼結銀用ペースト６ｂによる接続面積が大きくなるため、チップ角部の直下での接続強度を高めることができる。その結果、チップ角部の直下の応力が大きく付与されてもこの応力に対する耐性を高めることができる。
【００８８】
さらに、上記埋め込まれ部（第１部分）Ｘおよびはみ出し部（第２部分）Ｙについて詳細に説明する。
【００８９】
図２０は図１に示す半導体装置のダイボンディング後の構造の一例を示す部分平面図、図２１は図２０のＣ−Ｃ線に沿って切断した構造の一例を示す断面図、図２２は図２０のＤ−Ｄ線に沿って切断した構造の一例を示す断面図である。
【００９０】
まず、図２０に示す平面図を用いて、半導体チップ２のチップ搭載部１ｃに対する位置関係の定義について説明する。半導体チップ２は、平面視において、第１方向１５に延在する第１辺２ａｅ、第１辺２ａｅの反対側に位置し、かつ第１方向１５に延在する第２辺２ａｆ、第１方向１５に交差する第２方向１６に延在する第３辺２ａｇおよび第３辺２ａｇの反対側に位置し、かつ第２方向１６に延在する第４辺２ａｈを有している。
【００９１】
さらに、半導体チップ２は、平面視において、第１辺２ａｅと第３辺２ａｇが交わる第１角部２ａａ、第３辺２ａｇと第２辺２ａｆが交わる第２角部２ａｂ、第２辺２ａｆと第４辺２ａｈが交わる第３角部２ａｃおよび第４辺２ａｈと第１辺２ａｅが交わる第４角部２ａｄを有している。
【００９２】
そして、図２０に示す半導体チップ２をチップ搭載部１ｃに搭載した構造において、第１角部２ａａ、第２角部２ａｂ、第３角部２ａｃおよび第４角部２ａｄのそれぞれの一部は、複数の第１領域１ｃａａ（図２１に示す（Ｘ１＋Ｙ１）領域）のそれぞれに位置している。
【００９３】
詳細には、図２０のＣ−Ｃ線（辺に沿った線）における断面図（図２１）、図２０のＤ−Ｄ線（対角線）における断面図（図２２）を眺めてみると次のように表すことができる。
【００９４】
まず、半導体チップ２の辺に沿った断面図である図２１において、半導体チップ２の周縁領域＝焼結銀用ペースト６ｂの塗布領域＝（Ｘ１＋Ｙ１）領域＝第１領域１ｃａａである。そして、銀ペースト７の塗布領域＝Ｚ１領域＝第２領域１ｃａｂである。
【００９５】
また、半導体チップ２の対角線に沿った断面図である図２２において、半導体チップ２の周縁領域＝焼結銀用ペースト６ｂの塗布領域＝（Ｘ２＋Ｙ２）領域＝第１領域１ｃａａである。そして、銀ペースト７の塗布領域＝Ｚ２領域＝第２領域１ｃａｂである。
【００９６】
すなわち、半導体チップ２の辺に沿った断面構造においても、半導体チップ２の対角線に沿った断面構造においても、Ｘ１＞Ｙ１、Ｘ２＞Ｙ２の関係は満たされている。
【００９７】
また、半導体チップ２の密着性を得る観点からは、Ｚ１＞２×（Ｘ１＋Ｙ１）、Ｚ２＞２×（Ｘ２＋Ｙ２）となっていることが好ましい。さらに、銀ペースト７の塗布面積＞焼結銀用ペースト６ｂの塗布面積であることが好ましい。
【００９８】
本実施の形態では、半導体チップ２の辺に沿った断面構造（図２１）および半導体チップ２の対角線に沿った断面構造（図２２）において、半導体チップ２の中心領域（中央領域）とは、銀ペースト７の塗布領域（第２領域１ｃａｂ）に重なる領域である。
【００９９】
また、半導体チップ２の辺に沿った断面構造（図２１）および半導体チップ２の対角線に沿った断面構造（図２２）において、半導体チップ２の周縁領域（角部領域）とは、焼結銀用ペースト６ｂの塗布領域（第１領域１ｃａａ）に重なる領域のことである。
【０１００】
そして、図２０に示す平面構造において、半導体チップ２の辺ａ１（第１辺２ａｅ）と辺ａ２（第３辺２ａｇ）の成す角（第１角部２ａａ）の一部は、焼結銀用ペースト６ｂの塗布領域（第１領域１ｃａａ）に位置している。同様に、半導体チップ２の辺ａ２（第３辺２ａｇ）と辺ａ３（第２辺２ａｆ）の成す角（第２角部２ａｂ）の一部、半導体チップ２の辺ａ３（第２辺２ａｆ）と辺ａ４（第４辺２ａｈ）の成す角（第３角部２ａｃ）の一部のそれぞれは、平面視において、複数の焼結銀用ペースト６ｂの塗布領域（第１領域１ｃａａ）のそれぞれに位置している。同様に、半導体チップ２の辺ａ４（第４辺２ａｈ）と辺ａ１（第１辺２ａｅ）の成す角（第４角部２ａｄ）の一部のそれぞれは、平面視において、複数の焼結銀用ペースト６ｂの塗布領域（第１領域１ｃａａ）のそれぞれに位置している。
【０１０１】
なお、平面視において、半導体チップ２の複数の角のそれぞれの一部を焼結銀用ペースト６ｂの塗布領域に配置するという考え方なら次のような概念図が考えれる。図２３は図２０に示す構造の半導体チップと銀ペーストと焼結銀用ペーストの領域の関係の一例を示す第１概念図、図２４は図２０に示す構造の半導体チップと銀ペーストと焼結銀用ペーストの領域の関係の一例を示す第２概念図、図２５は図２３に示す半導体チップと銀ペーストと焼結銀用ペーストの領域の関係の変形例を示す概念図である。
【０１０２】
図２３〜図２５では、焼結銀用ペースト６ｂの塗布領域にはハッチングを付しており、銀ペースト７の塗布領域にはハッチングを付していない（白抜きの領域）。
【０１０３】
ここで、図２３に示す第１概念図の場合、ハッチングを付した１〜２０の外周領域の何れかに焼結銀用ペースト６ｂを塗布した後で、銀ペースト７は、半導体チップ２で押して流動させてチップ下の領域（ハッチングを付していない１〜１６の中央領域の何れか）に濡れ広がらせる。そのため、銀ペースト７の濡れ広がる先を焼結銀用ペースト６ｂで限定（規定）するということになり、濡れ広がり不足（＝ボイドの発生）のリスクが増す。すなわち、ボイドが発生することが懸念される。
【０１０４】
そこで、図２４に示す第２概念図のように、平面視において、半導体チップ２の複数の角のそれぞれの一部を焼結銀用ペースト６ｂの塗布領域（ハッチングを付した１〜１６の角部領域）に配置する。図２４に示す構造では、複数の焼結銀用ペースト６ｂの塗布領域（ハッチングを付した１〜１６の角部領域）は、銀ペースト７の塗布領域（ハッチングを付していない１〜２０の領域）によってそれぞれ独立（孤立）した状態となっている。これにより、図２３の第１概念図の構造に比べてボイドの発生を抑制することができる。
【０１０５】
なお、図２３に示す第１概念図の変形例として、図２５に示す概念図の構造が考えられる。ただし、半導体チップ２の４辺のうちの対向する何れか２辺において、図２３の第１概念図と同様のボイドの懸念が発生することが想定されるため、好ましくない。すなわち、半導体チップ２の４辺のうちの対向する何れか２辺において、銀ペースト７の濡れ広がる先を焼結銀用ペースト６ｂで限定（規定）することになり、ボイドが発生することが懸念される。
【０１０６】
以上のように、焼結銀用ペースト６ｂの塗布領域と銀ペースト７の塗布領域の関係においては、図２４に示す第２概念図のように、複数の焼結銀用ペースト６ｂの塗布領域が、銀ペースト７の塗布領域によってそれぞれ独立（孤立）した状態となるような構造が好ましい。ただし、図２３に示す第１概念図の構造や図２５に示す第１概念図の変形例の構造を採用してもよい。
【０１０７】
ここで、複数の第１領域１ｃａａからなる焼結銀用ペースト６ｂの塗布領域と、第２領域１ｃａｂである銀ペースト７の塗布領域の関係において、平面視において、複数の第１領域１ｃａａの面積の和は、第２領域１ｃａｂの面積よりも小さい方が好ましい。例えば、図２４に示す構造もしくは図２５に示す構造である。
【０１０８】
上記内容は、別の言い方でも表現可能である。例えば、図２１および図２２に示すように、チップ搭載部１ｃの下面１ｃｂから半導体チップ２の主面２ａに向かう第３方向１７における断面視において、かつ第３方向１７に垂直な第４方向１８において、複数の第１領域１ｃａａに含まれる第３領域１ｃａｃと複数の第１領域１ｃａａに含まれる第４領域１ｃａｄとの間に、第２領域１ｃａｂが位置している。すなわち、複数の第１領域１ｃａａのうちの第３領域１ｃａｃと複数の第１領域１ｃａａのうちの第４領域１ｃａｄとの間に、第２領域１ｃａｂが位置している。そして、第２領域１ｃａｂの第４方向１８における長さＺ１（またはＺ２）は、第３領域１ｃａｃの第４方向１８における長さと第４領域１ｃａｄの第４方向１８における長さとの和より大きい。すなわち、（Ｘ１＋Ｙ１）＋（Ｘ１＋Ｙ１）＜Ｚ１、（Ｘ２＋Ｙ２）＋（Ｘ２＋Ｙ２）＜Ｚ２である。
【０１０９】
また、図１９に示すように、チップ搭載部１ｃの下面１ｃｂから半導体チップ２の主面２ａに向かう第３方向１７における断面視において、図２０に示す平面視における複数の第１領域１ｃａａ（図２１参照）のそれぞれに塗布された焼結銀用ペースト６ｂは、第３方向１７において、半導体チップ２とチップ搭載部１ｃに挟まれる第１部分Ｘを有している。さらに、第３方向１７において半導体チップ２とチップ搭載部１ｃに挟まれない第２部分Ｙを有している。すなわち、焼結銀用ペースト６ｂは、第１部分Ｘと第２部分Ｙとを有している。そして、第３方向１７に垂直な第４方向（Ｓ）１８における第１部分Ｘの長さは、第４方向（Ｓ）１８における第２部分Ｙの長さよりも大きい方が好ましい。つまり、Ｘ＞Ｙである方が好ましい。これにより、チップ角部における直下での焼結銀用ペースト６ｂによる接続面積が大きくなるため、チップ角部の直下での接続強度を高めることができる。
【０１１０】
以上により、ダイボンディング工程を終了する。すなわち、半導体チップ２の裏面２ｂが焼結銀６および銀ペースト７によってチップ搭載部１ｃの上面１ｃａに固着された状態となる。なお、ダイボンディング工程において、焼結銀用ペースト６ｂは加熱されて硬化しているため、ダイボンディング工程より後の組立て工程においては、焼結銀用ペースト６ｂを焼結銀６と呼ぶことにする。
【０１１１】
３．ワイヤボンディング
図２６は図１に示す半導体装置のワイヤボンディング後の構造の一例を示す部分平面図、図２７は図２６のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【０１１２】
ダイボンディング後、図２６および図２７に示すようにワイヤボンディングを行う。ここでは、半導体チップ２の主面２ａのソース用電極パッド２ｃとソースリード１ｄの幅広部１ａａとを、ソースワイヤであるＡｌワイヤ４ａによって電気的に接続し、また、半導体チップ２の主面２ａのゲート用電極パッド２ｄとゲートリード１ｅの幅広部１ａａとを、ゲートワイヤであり、かつ線径がＡｌワイヤ４ａより小さなＡｌワイヤ４ｂによって電気的に接続する。
【０１１３】
この時、ソースワイヤ、ゲートワイヤの順にワイヤボンディングを行う。すなわち、まず、線径の大きなＡｌワイヤ４ａによって半導体チップ２のソース用電極パッド２ｃとソースリード１ｄとを電気的に接続し、その後、線径の小さなＡｌワイヤ４ｂによって半導体チップ２のゲート用電極パッド２ｄとゲートリード１ｅとを電気的に接続する。
【０１１４】
Ａｌワイヤ４ａ、４ｂは、アルミニウム（Ａｌ）を主成分とする金属ワイヤであるが、ソースワイヤおよびゲートワイヤは、銅（Ｃｕ）または金（Ａｕ）を主成分とする金属ワイヤを用いてもよい。さらに、ソースワイヤは、ＯＮ抵抗を低減するため、ワイヤの線径が大きい。その大きさは、例えばゲートワイヤの線径よりも大きい。
【０１１５】
４．樹脂封止（樹脂モールド）
図２８は図１に示す半導体装置の樹脂モールディング後の構造の一例を示す部分平面図、図２９は図２８のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【０１１６】
ワイヤボンディング後、図２８および図２９に示すように樹脂封止を行う。ここでは、半導体チップ２およびチップ搭載部１ｃの少なくとも一部を覆い、上面３ａと上面３ａの反対側に位置する下面３ｂとを備える封止体３を形成する。すなわち、チップ搭載部１ｃの下面１ｃｂが、封止体３の下面３ｂに露出するように封止体３を形成する。そして、封止樹脂によって半導体チップ２、ソースワイヤおよびゲートワイヤなどのＡｌワイヤ４、さらにチップ搭載部１ｃ、ソースリード１ｄ、ゲートリード１ｅそれぞれの一部が封止される。
【０１１７】
なお、封止樹脂は、例えばエポキシ系樹脂などの熱可塑性樹脂からなる。
【０１１８】
５．メッキ形成
図３０は図１に示す半導体装置のめっき膜形成後の構造の一例を示す部分平面図、図３１は図３０のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【０１１９】
樹脂封止後、メッキ形成を行う。
【０１２０】
メッキ形成工程では、図３０および図３１に示すように、アウターリード部（外部端子、ソースリード、ゲートリード）１ｂ、および封止体３から露出するチップ搭載部１ｃの下面１ｃｂに、金属膜であるメッキ膜１９を形成する。
【０１２１】
６．リード成形（個片化）
メッキ形成後、リード成形を行う。
【０１２２】
リード成形工程では、図１に示すパワーデバイス５を、図６に示すリードフレーム８から切り離して個片化（切断・成形）する。具体的には、図６に示すリードフレーム８の枠部８ｂから図１に示す各アウターリード部１ｂおよび吊りリード１ｆを切り離して個片化し、パワーデバイス５を取得する。
【０１２３】
以上により、図１に示すパワーデバイス５の組立てを完了する。
【０１２４】
＜変形例＞
本実施の形態の変形例について説明する。ここでは、ダイボンディング工程に関して、焼結銀用ペースト６ｂの乾燥を実施しない組立てについて説明する。
【０１２５】
図３２は図１に示す半導体装置における変形例の銀ペーストの塗布方法を示す断面図、図３３は図１に示す半導体装置における変形例の銀ペースト塗布後の構造を示す部分平面図、図３４は図３３のＡ−Ａ線に沿って切断した構造を示す断面図である。
【０１２６】
ダイボンディング工程において、まず、図３２に示すように、リードフレーム８のチップ搭載部１ｃをステージ９上に配置し、配置後、リードフレーム８のチップ搭載部１ｃの上面（第２表面）１ｃａ上に、シリンジ１１に取り付けられた単点ノズル１３を用いて銀（Ａｇ）ペースト７を塗布する。銀ペースト７は、図３３の平面視および図３４の断面視に示すように、チップ搭載部１ｃの中央部付近に塗布する。別の表現で述べると、図２１に示す複数の第１領域１ｃａａのそれぞれの間に位置する第２領域１ｃａｂに、銀ペースト７を塗布する。
【０１２７】
この時、多点ノズルを用いて、銀ペースト７を塗布してもよい。
【０１２８】
なお、本変形例においても、銀ペースト７とは、硬化前の体積比が、銀を１とすると、樹脂成分は、０．７程度である。そして、硬化後の体積比は、銀を１とすると、樹脂成分は、０．５程度になるものを言う。
【０１２９】
銀ペースト７を塗布した後、焼結銀用ペースト６ｂを塗布する。
【０１３０】
図３５は図１に示す半導体装置における変形例の焼結銀用ペーストの塗布方法を示す断面図、図３６は図１に示す半導体装置における他の変形例の焼結銀用ペーストの塗布方法を示す断面図、図３７は図１に示す半導体装置における変形例の焼結銀用ペーストの塗布後の構造を示す部分平面図、図３８は図３７のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【０１３１】
図３５に示すように、銀ペースト７が塗布されたチップ搭載部１ｃの上面１ｃａに、焼結銀用ペースト６ｂを塗布する。ここで扱う焼結銀用ペースト６ｂとはペースト状の焼結銀材料である。また、塗布する領域は、具体的には、図２１に示すチップ搭載部１ｃの上面１ｃａの複数の第１領域１ｃａａのそれぞれであり、複数の第１領域１ｃａａのそれぞれに焼結銀用ペースト６ｂを塗布する。ここでは、図３７に示すように、平面視が略四角形のチップ搭載部１ｃの上面１ｃａの４つの角部付近のそれぞれに焼結銀用ペースト６ｂを塗布する。
【０１３２】
その際、例えば、スクリーン印刷によって、ペースト状の焼結銀材料である焼結銀用ペースト６ｂを塗布する。詳細には、図３５に示すようにリードフレーム８をステージ９に載置し、この状態でリードフレーム８のチップ搭載部１ｃの上面１ｃａ上に、メタルマスク１０を用いて焼結銀用ペースト６ｂを塗布する。この時、チップ搭載部１ｃの上面１ｃａにおいて、図２１に示す複数の上記第１領域１ｃａａのそれぞれに焼結銀用ペースト６ｂを塗布する。
【０１３３】
なお、本変形例において、焼結銀用ペースト６ｂとは、硬化前の体積比が、銀を１とすると、樹脂成分は、０．３程度であり、したがって、硬化後は、樹脂成分は殆ど存在しないものを言う。
【０１３４】
また、代替方法として、図３６に示すように、リードフレーム８のチップ搭載部１ｃの上面１ｃａ上にシャワーノズル（多点ノズル）１２を用いて、焼結銀用ペースト６ｂを塗布することもできる。すなわち、シリンジ１１に取り付けられたシャワーノズル１２を用いて、焼結銀用ペースト６ｂをチップ搭載部１ｃの上面１ｃａに多点塗布する。
【０１３５】
このようにシャワーノズル１２を用いて焼結銀用ペースト６ｂを多点塗布することにより、チップ搭載部１ｃの上面１ｃａの複数の第１領域１ｃａａに対して効率良く焼結銀用ペースト６ｂを塗布することができ、パワーデバイス５を量産する際の生産性を向上させることができる。
【０１３６】
ただし、変形例として、単点ノズル１３（図３２参照）を用いて、チップ搭載部１ｃの上面１ｃａに焼結銀用ペースト６ｂを塗布してもよい。
【０１３７】
なお、図３７および図３８に示すように、焼結銀用ペースト６ｂの４つの箇所の合計の塗布量に比較して、銀ペースト７の塗布量は多い。
【０１３８】
また、本変形例においても、銀ペースト７と焼結銀用ペースト６ｂは、図１３に示すように比較することができる。すなわち、銀含有量は、銀ペースト７が、６０−９０ｗｔ％であり、焼結銀用ペースト６ｂが、８０ｗｔ％以上である。また、レジン＆溶剤配合量は、銀ペースト７が、〜４０ｗｔ％であり、焼結銀用ペースト６ｂが、〜２０ｗｔ％である。さらに、空隙率（単位体積あたりの隙間の割合を百分率で表したもの）で銀ペースト７と焼結銀用ペースト６ｂを比較すると、焼結銀用ペースト６ｂの空隙率＞銀ペースト７との空隙率の関係となる。なお、空孔率（接合層の任意断面において空孔の占める割合を、複数断面で平均した値）で銀ペースト７と焼結銀用ペースト６ｂを比較すると、焼結銀用ペースト６ｂの空孔率＞銀ペースト７の空孔率となる。
【０１３９】
銀ペースト７と焼結銀用ペースト６ｂとを塗布した後、図３９に示すように、コレット１４を用いて半導体チップ２をチップ搭載部１ｃ上に搭載する。この時、コレット１４によって半導体チップ２を保持して半導体チップ２を搬送した後、半導体チップ２の裏面２ｂとチップ搭載部１ｃの上面１ｃａとが、焼結銀用ペースト６ｂおよび銀ペースト７を介して向かい合うように、半導体チップ２をチップ搭載部１ｃ上に配置する。
【０１４０】
チップ搭載後、銀ペースト７および焼結銀用ペースト６ｂのキュア工程を行ってダイボンディング工程を完了する。
【０１４１】
本変形例のダイボンディングにおいても、図１７〜図２２に示す構造と同様に、チップ搭載部１ｃの第１領域１ｃａａに焼結銀用ペースト６ｂが塗布され、かつ第２領域１ｃａｂに銀ペースト７が塗布され、さらに平面視において、半導体チップ２がその４つの角部のそれぞれが第１領域１ｃａａに配置されるようにダイボンディングされていればよい。
【０１４２】
なお、本変形例のダイボンディングでは、焼結銀用ペースト６ｂの乾燥工程が無いため、銀ペースト７を塗布した後に焼結銀用ペースト６ｂを塗布する場合について説明したが、本変形例のダイボンディングは、焼結銀用ペースト６ｂを塗布してから銀ペースト７を塗布してもよい。
【０１４３】
＜効果＞
本実施の形態の半導体装置（パワーデバイス５）の製造方法によれば、平面視において、半導体チップ２の角部に焼結銀用ペースト６ｂ（焼結銀６）から成る接合部を配置したことにより、半導体チップ２の複数の角部のそれぞれの直下でチップ−ダイボンド材間の破壊（クラック、剥離）が発生し難くなる。
【０１４４】
すなわち、製品完成後の温度サイクル試験などで半導体チップ２とチップ搭載部（ダイパッド）１ｃの線膨張係数差により発生する熱応力が印加されても、半導体チップ２の角部に焼結銀用ペースト６ｂ（焼結銀６）からなる接合部が配置されているため、上記接合部の強度を高めることができる。これにより、半導体チップ２のそれぞれの角部の直下でのチップ−ダイボンド材間の破壊が発生し難くなる。つまり、半導体チップ２のそれぞれの角部の直下でのチップ−ダイボンド材間の破壊の発生を抑制することができる。
【０１４５】
その結果、半導体装置（パワーデバイス５）の信頼性を向上させることができる。
【０１４６】
また、平面視において、チップ搭載部１ｃで焼結銀用ペースト６ｂが塗布された領域よりも銀ペースト７が塗布された領域の方が大きいため、焼結銀用ペースト６ｂの硬化によるチップ搭載部１ｃの変形を防ぐことができる。
【０１４７】
言い換えれば、銀ペースト７が半導体チップ２に接着している面積の方が、焼結銀用ペースト６ｂが半導体チップ２に接着している面積よりも大きい。これにより、焼結銀用ペースト６ｂの硬化によるチップ搭載部１ｃの変形を防ぐことができ、上記同様、半導体装置（パワーデバイス５）の信頼性を向上させることができる。
【０１４８】
さらに、高放熱対応が要求される半導体装置（パワーデバイス５）において、更なる放熱性向上のため、チップ搭載部１ｃの厚さを薄くした構造であっても、チップ搭載部１ｃの変形を防ぐことができ、半導体装置（パワーデバイス５）の信頼性および品質を高めることができる。
【０１４９】
また、ダイボンディング工程において、焼結銀用ペースト６ｂを乾燥させることにより、焼結銀用ペースト６ｂの流動性を低下させることができる。また、銀ペースト７を塗布する前に焼結銀用ペースト６ｂを乾燥させることにより、乾燥によって銀ペースト７の半導体チップ２に対する密着性が減少することを抑制できる。すなわち、銀ペースト７を塗布する前に焼結銀用ペースト６ｂを乾燥させることにより、銀ペースト７の半導体チップ２に対する密着性の減少を抑制して半導体チップ２を搭載した際の半導体チップ２の位置ズレの発生を低減することができる。
【０１５０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１５１】
例えば、上記実施の形態では、半導体装置（パワーデバイス５）の複数のアウターリード部１ｂのそれぞれが、封止体３から露出して真っ直ぐに延在している場合を説明したが、複数のアウターリード部１ｂのそれぞれは、例えば、ガルウィング状に折り曲げられていてもよい。
【０１５２】
さらに、半導体装置内に組み込む素子としては、半導体装置がダイパッド露出型のＱＦＰなどの場合には、ＭＣＵ（Micro Control Unit）を内蔵したＩＣ(Integrated Circuit)などであってもよい。
【０１５３】
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、実施例と変形例を組み合わせて適用することができる。
【符号の説明】
【０１５４】
１  リード部
１ａ  インナーリード部
１ａａ  幅広部
１ｂ  アウターリード部
１ｃ  チップ搭載部
１ｃａ  上面（第２表面）
１ｃａａ  第１領域
１ｃａｂ  第２領域
１ｃａｃ  第３領域
１ｃａｄ  第４領域
１ｃｂ  下面（第２裏面）
２  半導体チップ
２ａ  主面（第１表面）
２ａａ  第１角部
２ａｂ  第２角部
２ａｃ  第３角部
２ａｄ  第４角部
２ａｅ  第１辺
２ａｆ  第２辺
２ａｇ  第３辺
２ａｈ  第４辺
２ｂ  裏面（第１裏面）
３  封止体
３ａ  上面（第３表面）
３ｂ  下面（第４裏面）
４  Ａｌワイヤ
５  パワーデバイス（半導体装置）
６  焼結銀（第１接合材）
６ｂ  焼結銀用ペースト（第１接合材）
７  銀ペースト（第２接合材）
８  リードフレーム
８ａ  デバイス領域
１３  単点ノズル
１５  第１方向
１６  第２方向
１７  第３方向
１８  第４方向
【図１】
2019012755.tif 000003
【図２】
2019012755.tif 000004
【図３】
2019012755.tif 000005
【図４】
2019012755.tif 000006
【図５】
2019012755.tif 000007
【図６】
2019012755.tif 000008
【図７】
2019012755.tif 000009
【図８】
2019012755.tif 000010
【図９】
2019012755.tif 000011
【図１０】
2019012755.tif 000012
【図１１】
2019012755.tif 000013
【図１２】
2019012755.tif 000014
【図１３】
2019012755.tif 000015
【図１４】
2019012755.tif 000016
【図１５】
2019012755.tif 000017
【図１６】
2019012755.tif 000018
【図１７】
2019012755.tif 000019
【図１８】
2019012755.tif 000020
【図１９】
2019012755.tif 000021
【図２０】
2019012755.tif 000022
【図２１】
2019012755.tif 000023
【図２２】
2019012755.tif 000024
【図２３】
2019012755.tif 000025
【図２４】
2019012755.tif 000026
【図２５】
2019012755.tif 000027
【図２６】
2019012755.tif 000028
【図２７】
2019012755.tif 000029
【図２８】
2019012755.tif 000030
【図２９】
2019012755.tif 000031
【図３０】
2019012755.tif 000032
【図３１】
2019012755.tif 000033
【図３２】
2019012755.tif 000034
【図３３】
2019012755.tif 000035
【図３４】
2019012755.tif 000036
【図３５】
2019012755.tif 000037
【図３６】
2019012755.tif 000038
【図３７】
2019012755.tif 000039
【図３８】
2019012755.tif 000040
【図３９】
2019012755.tif 000041