(57)【要約】【課題】アクティブマトリックス型の有機発光ダイオード表示装置を提供する。【解決手段】表示パネルと、ゲート駆動部と、データ駆動部とを含む有機発光ダイオード表示装置とする。表示パネルは、有機発光ダイオード及び有機発光ダイオードを駆動する駆動トランジスタを含み、複数のゲートライン及びデータラインと接続されるピクセルが配置される。ゲート駆動部は、ゲートラインにゲート信号を供給する。データ駆動部は、映像データを受け、映像データ電圧または映像データ電圧より大きい値に設定される補償データ電圧を生成する。そして、データ駆動部は、第１サンプリング期間に補償データ電圧をデータラインに供給し、第２サンプリング期間に映像データ電圧をデータラインに供給する。【選択図】図１
2019012257.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオード及び前記有機発光ダイオードを駆動する駆動トランジスタを含み、ゲートライン及びデータラインと接続されるピクセルが配置される表示パネルと、
前記ゲートラインにゲート信号を供給するゲート駆動部と、
映像データを受け、映像データ電圧または前記映像データ電圧より大きい値に設定される補償データ電圧を生成し、前記映像データ電圧または補償データ電圧を前記データラインに供給するデータ駆動部とを含み、
前記データ駆動部は、
第１サンプリング期間に、前記補償データ電圧を前記データラインに供給し、
第２サンプリング期間に、前記映像データ電圧を前記データラインに供給する有機発光ダイオード表示装置。
【請求項２】
前記第１及び第２サンプリング期間において、
前記駆動トランジスタのゲート電極とドレイン電極は、フローティング状態で互いにダイオード接続され、前記駆動トランジスタのソース電極は、前記映像データ電圧または前記補償データ電圧の入力を受け、
前記駆動トランジスタの前記ゲート電極は、前記ソース電極から前記ドレイン電極に流れる駆動電流によって電圧レベルが上昇する請求項１に記載の有機発光ダイオード表示装置。
【請求項３】
全体のピクセルラインがｎ個であり、フレームレートがｋ（Ｈｚ）である場合に、前記第１及び第２サンプリング期間は、「１／（ｎ×ｋ）」で定義される１水平期間内で実行される請求項２に記載の有機発光ダイオード表示装置。
【請求項４】
前記データ駆動部は、
前記映像データの入力を受けてラッチするラッチ部と、
前記ラッチ部からの前記映像データを前記映像データ電圧に変換する第１デジタルアナログコンバータと、
前記ラッチ部と前記第１デジタルアナログコンバータとを選択的にスイッチングする第１スイッチと、
前記ラッチ部から前記映像データを受け、前記補償データ電圧を生成する補償データ生成部と、
前記補償データ生成部からの前記補償データをラッチする補償ラッチ部と、
前記補償ラッチ部からの前記補償データの入力を受け、前記補償データ電圧を生成する第２デジタルアナログコンバータと、
前記補償ラッチ部と前記第２デジタルアナログコンバータとを選択的にスイッチングする第２スイッチとを含む請求項２に記載の有機発光ダイオード表示装置。
【請求項５】
前記第１スイッチは、前記第２サンプリング期間にターンオンされ、
前記第２スイッチは、前記第１サンプリング期間にターンオンされる請求項４に記載の有機発光ダイオード表示装置。
【請求項６】
前記補償データ生成部は、
前記映像データに補償値を乗じて前記補償データを生成し、
前記補償値は、Ｖｓａｔ／Ｖｓａｍで算定され、
前記Ｖｓａｔは前記映像データ電圧によって前記駆動トランジスタのゲート電極が理想的に飽和される値であり、
前記Ｖｓａｍは１水平期間に、前記映像データ電圧によって前記駆動トランジスタのゲート電極が飽和される測定値である請求項５に記載の有機発光ダイオード表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス型の有機発光ダイオード表示装置に関する。
【背景技術】
【０００２】
アクティブマトリックス型の有機発光ダイオード表示装置は、自発光する有機発光ダイオード（Organic Light Emitting Diode：ＯＬＥＤ）を含み、応答速度が速く、発光効率、輝度及び視野角が大きい長所がある。
【０００３】
自発光素子である有機発光ダイオードは、アノード電極及びカソード電極と、これらの間に形成された有機化合物層（ＨＩＬ，ＨＴＬ，ＥＭＬ，ＥＴＬ，ＥＩＬ）を含む。この有機化合物層は、正孔注入層（Hole Injection layer：ＨＩＬ）、正孔輸送層（Hole transport layer：ＨＴＬ）、発光層（Emission layer、ＥＭＬ）、電子輸送層（Electron transport layer：ＥＴＬ）及び電子注入層（Electron Injection layer：ＥＩＬ）からなる。アノード電極とカソード電極の間に駆動電圧が印加されると正孔輸送層（ＨＴＬ）を通過した正孔及び電子輸送層（ＥＴＬ）を通過した電子が、発光層（ＥＭＬ）に移動して励起子を形成し、その結果、発光層（ＥＭＬ）が可視光を発生するようになる。
【０００４】
有機発光ダイオード表示装置は、有機発光ダイオードに流れる駆動電流を制御するために、駆動トランジスタとして薄膜トランジスタ（Thin Film Transistor）を含む。しきい値電圧、移動度などのような駆動トランジスタの電気的特性は、すべてのピクセル（pixel：画素）において同じように設計されるのが望ましいが、実際には、工程条件、駆動環境等によりピクセルごとに駆動トランジスタの電気的特性は、不均一である。このような理由から、同一のデータ電圧に応じた駆動電流は、ピクセルごとに異なり、その結果、ピクセルの間の輝度ばらつきが発生することになる。これを解決するために、各ピクセルから駆動トランジスタの特性パラメータ（しきい値電圧、移動度）をセンシングし、センシング結果に応じて入力データを適切に補正することにより、輝度不均一を減少させる画質補償技術が知られている。
【０００５】
画質補償技術の内、内部補償方式は、有機発光ダイオードが発光する間、駆動トランジスタの電気的特性を排除させるように、ピクセル構造と駆動タイミングを制御する。内部補償方式は、基本的に駆動トランジスタのゲート電圧をソースフォロワ方式で上昇させて一定のレベルに飽和（sturation）させるサンプリング動作を実行する。内部補償方式で駆動トランジスタのゲート電圧を所望のレベルに飽和させるためには十分な時間が必要である。しかし、表示パネルが大画面化され、解像度が高くなり、更には１つのピクセルラインをサンプリングするための時間が短くなり、サンプリング動作が円滑に行われない問題が発生している。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、短い時間内でサンプリング動作を正確に行うことができる有機発光ダイオード表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る有機発光ダイオード表示装置は、表示パネルと、ゲート駆動部と、データ駆動部とを含む。表示パネルは、有機発光ダイオード及び有機発光ダイオードを駆動する駆動トランジスタを含み、複数のゲートライン及びデータラインと接続されるピクセルが配置される。ゲート駆動部は、ゲートラインにゲート信号を供給する。データ駆動部は、映像データを受け、映像データ電圧または映像データ電圧より大きい値に設定される補償データ電圧を生成する。そして、データ駆動部は、第１サンプリング期間に補償データ電圧をデータラインに供給し、第２サンプリング期間に映像データ電圧をデータラインに供給する。
【発明の効果】
【０００８】
本発明に係る有機発光ダイオード表示装置は、第１サンプリング期間にオーバードライビングをし、第２サンプリング期間に実際の映像データに基づいて駆動することにより、短い時間内に正確なサンプリング動作を実行することができる。特に、本発明は、駆動周波数を上げずに二段階のサンプリング動作を実行することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る有機発光ダイオード表示装置を示す図である。
【図２】本発明の第１実施形態に係る有機発光ダイオード表示装置のピクセル構造の一例を示す図である。
【図３】本発明の第１実施形態において、内部補償動作を実行するピクセルの一例を示す図である。
【図４】図３に示されたピクセルを駆動するためのゲート信号のタイミングを示す図である。
【図５】図３に示されたピクセルにおいて、第１ノードの電圧変化を示す図である。
【図６】本発明の第１実施形態におけるデータ駆動部を示す図である。
【図７】図６に示された第１及び第２制御信号のタイミングを示す図である。
【図８】本発明の第１実施形態において、イニシャル期間とサンプリング期間での第１ノードの電圧変化を示す図である。
【図９】本発明の第２実施形態におけるデータ駆動部を示す図である。
【図１０】本発明の第３実施形態におけるデータ駆動部を示す図である。
【発明を実施するための形態】
【００１０】
以下、添付した図面を参照して本発明に係る好ましい実施形態を詳細に説明する。明細書の全体に亘って同一の参照番号は実質的に同一の構成要素を意味する。以下の説明において、本発明と関連した公知機能または構成に対する具体的な説明が本発明の要旨を曖昧にすることがあると判断される場合、その詳細な説明を省略する。
【００１１】
以下、図を参照して、本発明の実施形態について説明する。
【００１２】
図１は、本発明の第１実施形態に係る有機発光ダイオード表示装置を示す図である。
【００１３】
図１を参照すると、本発明の実施形態に係る有機発光ダイオード表示装置は、表示パネル１０、データ駆動部１２、ゲート駆動部１３及びタイミングコントローラ１１を備える。
【００１４】
表示パネル１０では、複数のデータライン部１４と複数のゲートライン部１５とが交差し、この交差領域ごとにピクセル（画素Ｐ）がマトリックス形態で配置される。ピクセル（Ｐ）のそれぞれは、図示しない電源発生部から高電位駆動電圧（ＶＤＤ）と低電位駆動電圧（ＶＳＳ）の供給を受ける。
【００１５】
タイミングコントローラ１１は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、ドットクロック信号（ＤＣＬＫ）及びデータイネーブル信号（ＤＥ）などのタイミング信号に基づいて、データ駆動部１２の動作タイミングを制御するためのデータ制御信号（ＤＤＣ）と、ゲート駆動部１３の動作タイミングを制御するためのゲート制御信号（ＧＤＣ）とを発生する。
【００１６】
また、タイミングコントローラ１１は、補償値設定部１００を含む。補償値設定部１００は、データ駆動部１２が出力する補償データ電圧の倍率を算定する。補償データ電圧はサンプリング期間に駆動トランジスタのしきい値電圧をセンシングする過程でオーバードライビング（Over Driving）するためのものであり、詳細な説明は後述する。
【００１７】
データ駆動部１２は、補償期間に、センシング用データ電圧をピクセル（Ｐ）に供給し、データライン部１４を介して表示パネル１０から入力されるセンシング電圧をデジタル値に変換して、タイミングコントローラ１１に供給する。データ駆動部１２は、画像表示期間に、画像表示用のデータ電圧をデータライン部１４に供給する。
【００１８】
ゲート駆動部１３は、タイミングコントローラ１１からのゲート制御信号（ＧＤＣ）に基づいてゲート信号を発生し、ゲート信号は、スキャン信号とエミッション信号とを含むことができる。ピクセル構造によって、ゲート信号は異なり、また、補償期間に印加されるゲート信号及び画像表示期間に印加されるゲート信号のタイミングも異なる。ゲート駆動部１３は、ＧＩＰ（Gate-driver In Panel）の形で表示パネル１０に直接形成することができる。
【００１９】
図２（ａ），（ｂ）は、本発明の第１実施形態に係る有機発光ダイオード表示装置のピクセル構造の一例を示す図である。
【００２０】
図２（ａ）を参照すると、１つのピクセルは、スイッチングトランジスタ（ＳＷ）、駆動トランジスタ（ＤＴ）、補償回路（ＣＣ）及び有機発光ダイオード（ＯＬＥＤ）を含む。有機発光ダイオード（ＯＬＥＤ）は、駆動トランジスタ（ＤＴ）によって生成された駆動電流に応じて発光するように動作する。
【００２１】
スイッチングトランジスタ（ＳＷ）は、第１ゲートライン（ＧＬ１）を介して供給されたゲート信号に応答して、第１データライン（ＤＬ１）を介して供給されるデータ信号がキャパシタ（Ｃｓｔ）にデータ電圧として蓄積されるようにスイッチング動作する。駆動トランジスタ（ＤＴ）は、キャパシタ（Ｃｓｔ）に蓄積されたデータ電圧に応じて高電位駆動電圧（ＶＤＤ）の電源ラインと低電位駆動電圧（ＧＮＤ）の電源ラインとの間に駆動電流が流れるように動作する。補償回路（ＣＣ）は、駆動トランジスタ（ＤＴ）のしきい電圧などを補償するための回路である。また、スイッチングトランジスタ（ＳＷ）や駆動トランジスタ（ＤＴ）に接続されたキャパシタ（Ｃｓｔ）は、補償回路（ＣＣ）の内部に位置することができる。
【００２２】
補償回路（ＣＣ）は、複数の薄膜トランジスタとキャパシタで構成される。補償回路（ＣＣ）の構成は、補償方法に応じて非常に多様であるため、これに対する具体的な例示と説明は省略する。
【００２３】
また、図２（ｂ）に示すように、補償回路（ＣＣ）が含まれた場合、ピクセルには補償用の薄膜トランジスタを駆動するとともに、特定の信号や電源を供給するための信号ラインと電源線などがさらに含まれる。追加された信号ラインは、ピクセルに含まれた補償用の薄膜トランジスタを駆動するための第１−２ゲートライン（ＧＬ１ｂ）と定義することができる（既設のゲートラインは第１−１ゲートライン（ＧＬ１ａ）とする）。そして追加された電源ラインは、ピクセルの特定のノードを特定の電圧に初期化するための初期化電源ライン（Ｉｉｎｉ）と定義することができる。しかし、これは一例であり、これに限定されない。
【００２４】
図３は、本発明の第１実施形態において、内部補償動作を実行するピクセルの一例を示す図である。図３に示されたピクセルを中心に、内部補償方法は次の通りである。
【００２５】
図３を参照すると、実施形態に係るピクセルは、駆動トランジスタ、第１〜第６トランジスタ（Ｔ１〜Ｔ６）及びストレージキャパシタ（Ｃｓｔ）を含む。
【００２６】
駆動トランジスタ（ＤＴ）は、ソースゲート間電圧（Ｖｇｓ）に基づいて、有機発光素子（ＯＬＥＤ）に供給される駆動電流を制御する。駆動トランジスタ（ＤＴ）のゲート電極は第１ノード（Ｎ１）に接続され、ソース電極は第３ノード（Ｎ３）に接続され、ドレイン電極は第２ノード（Ｎ２）に接続される。第１トランジスタ（Ｔ１）は、第ｎスキャン信号（ＳＣＡＮ（ｎ））に応答して、第１ノード（Ｎ１）と第２ノード（Ｎ２）とを接続させる。第２トランジスタ（Ｔ２）は、第ｎスキャン信号（ＳＣＡＮ（ｎ））に応答して、データライン部１４（Ｖｄａｔａ）と第３ノード（Ｎ３）とを接続させる。第３トランジスタ（Ｔ３）は、第ｎエミッション信号（ＥＭ（ｎ））に応答して、第３ノード（Ｎ３）と高電位駆動電圧（ＶＤＤ）の入力端とを接続させる。第４トランジスタ（Ｔ４）は、第ｎエミッション信号（ＥＭ（ｎ））に応答して、第２ノード（Ｎ２）と第４ノード（Ｎ４）を接続させる。第５トランジスタ（Ｔ５）は、第ｎ−１スキャン信号（ＳＣＡＮ（ｎ−１））に応答して、第１ノード（Ｎ１）と初期化電圧（Ｖｉｎｉｔ）の入力端を接続させる。第６トランジスタ（Ｔ６）は、第ｎスキャン信号（ＳＣＡＮ（ｎ））に応答して、初期化電圧（Ｖｉｎｉｔ）の入力端と第４ノード（Ｎ４）を接続させる。また、ストレージキャパシタ（Ｃｓｔ）は、第１ノード（Ｎ１）と高電位駆動電圧（ＶＤＤ）の入力端との間に接続される。
【００２７】
図４は、図３に示されたピクセルを駆動するためのゲート信号のタイミングを示す図である。図３及び図４を参照して、ピクセルの駆動は以下の通りである。
【００２８】
イニシャル期間（Ｔｉ）において、第５トランジスタ（Ｔ５）は、第ｎ−１スキャン信号（ＳＣＡＮ（ｎ−１））に応答して、第１ノード（Ｎ１）と初期化電圧（Ｖｉｎｉｔ）の入力端を接続させる。その結果、第１ノード（Ｎ１）は、初期化電圧（Ｖｉｎｉｔ）に初期化される。初期化電圧（Ｖｉｎｉｔ）は、有機発光ダイオード（ＯＬＥＤ）の動作電圧より十分に低い電圧範囲内で選択され、低電位駆動電圧（ＶＳＳ）と同じか、低電位駆動電圧（ＶＳＳ）より低く設定することができる。
【００２９】
サンプリング期間（Ｔｓ）において、第ｎスキャン信号（ＳＣＡＮ（ｎ））に応答して、第１トランジスタ（Ｔ１）及び第２トランジスタ（Ｔ２）はターンオンされる。その結果、第１トランジスタ（Ｔ１）は、第１ノード（Ｎ１）及び第２ノード（Ｎ２）をダイオード接続（diode connection）させる。第２トランジスタ（Ｔ２）は、データライン（ＤＬ１）から供給されるデータ電圧（Ｖｄａｔａ）を第３ノード（Ｎ３）に充電する。第６トランジスタ（Ｔ６）は、初期化電圧（Ｖｉｎｉｔ）を第４ノード（Ｎ４）に充電する。
【００３０】
サンプリング期間（Ｔｓ）において、駆動トランジスタ（ＤＴ）のソースドレイン間には電流（Ｉｄｓ）が流れ、これにより、第２ノード（Ｎ２）の電圧は、データ電圧（Ｖｄａｔａ）から駆動トランジスタ（ＤＴ）のしきい値電圧（Ｖｔｈ）の絶対値を引いた値（Ｖｄａｔａ−｜Ｖｔｈ｜）となる。第１ノード（Ｎ１）は、第２ノード（Ｎ２）と同じ電圧になる。
【００３１】
エミッション期間（Ｔｅ）において、第３トランジスタ（Ｔ３）は、第ｎエミッション信号（ＥＭ（ｎ））に応答して、高電位駆動電圧（ＶＤＤ）を第２ノード（Ｎ２）に供給する。そして、第４トランジスタ（Ｔ４）もターンオンして、第２ノード（Ｎ２）と第４ノード（Ｎ４）が接続される。エミッション期間（Ｔｅ）において、駆動トランジスタ（ＤＴ）のゲートソース間にセッティングされた電圧に応じて、第３ノード（Ｎ３）で第２ノード（Ｎ２）を経由する電流が発生する。
【００３２】
エミッション期間（Ｔｅ）から有機発光ダイオード（ＯＬＥＤ）に流れる駆動電流（Ｉｏｌｅｄ）の関係式は、下記式（１）のようになる。
【００３３】
Ｉｏｌｅｄ＝ｋ／２（Ｖｇｓ−Ｖｔｈ）２＝ｋ／２（Ｖｇ−Ｖｓ−Ｖｔｈ）２＝ｋ／２｛（Ｖｄａｔａ−｜Ｖｔｈ｜）−ＶＤＤ−Ｖｔｈ）｝２  …（１）
【００３４】
このとき、Ｖｔｈ＜０であるので、上記式（１）は、結局「ｋ／２（Ｖｄａｔａ−ＶＤＤ）２」になる。
【００３５】
上記式（１）において、ｋ／２は、駆動トランジスタ（ＤＴ）の電子移動度、寄生キャパシタンスとチャネル容量などによって決定される比例定数を示す。結局、発光期間（Ｔｅ）の間、有機発光ダイオード（ＯＬＥＤ）に流れる駆動電流は、駆動トランジスタ（ＤＴ）のしきい値電圧（Ｖｔｈ）の影響を受けない。
【００３６】
このような内部補償回路の動作で発光期間（Ｔｅ）に駆動トランジスタ（ＤＴ）のしきい値電圧（Ｖｔｈ）の影響を排除するためには、サンプリング期間（Ｔｓ）の間に第１ノードが「Ｖｄａｔａ−｜Ｖｔｈ｜」の値で十分飽和（saturation）するようにしなければならない。
【００３７】
しかしながら、表示パネル１０の解像度が高くなり、１つのピクセルラインを駆動するための１水平期間（１Ｈ）が短くなり、それに応じてサンプリング期間（Ｔｓ）もまた短くなる。図５は、図３に示されたピクセルにおいて、第１ノードの電圧変化を示す図である。もし、図５のように、１水平期間（１Ｈ）のサンプリング期間（Ｔｓ）の間に第１ノード（ｎ１）の値が十分な値に飽和されないのであれば、サンプリング偏差（ΔＶ）が発生し、内部補償に誤差が発生する。
【００３８】
補償値設定部１００及びデータ駆動部１２は、短いサンプリング期間内で駆動トランジスタのしきい値電圧をさらに正確にサンプリングすることができる。これを説明すると以下の通りである。
【００３９】
タイミングコントローラ１１の補償値設定部１００は、補償データ電圧を生成するのに利用される補償値（α）を設定する。補償値（α）は、サンプリング期間（Ｔｓ）を十分に長くしたときに、第１ノード（Ｎ１）が飽和される電圧値（Ｖｓａｔ）に対する、１水平期間（１Ｈ）のサンプリング期間（Ｔｓ）に第１ノード（ｎ１）に充電される電圧値（Ｖｓａｍ）の割合で算定することができる。つまり、補償値（α）は、「Ｖｓａｔ／Ｖｓａｍ」で算定される。１水平期間（１Ｈ）の間に第１ノード（Ｎ１）に充電される電圧値（Ｖｓａｍ）は、第１ノード（Ｎ１）が飽和される電圧値（Ｖｓａｔ）より同じまたは小さいので、補償値（α）は、１より大きい値になる。補償値（α）は、すべての階調に対して同様に適用されるか、または階調ごとに異なるように設定されることもできる。
【００４０】
図１において補償値設定部１００は、タイミングコントローラ１１に属する実施形態を示しているが、補償値設定部１００は、別の集積回路によって実現することもできる。
【００４１】
図６は、本発明の第１実施形態におけるデータ駆動部を示す図である。図６には、１つのデータラインにデータ電圧を出力する構成を示している。
【００４２】
図６を参照すると、第１実施形態におけるデータ駆動部１２は、ラッチ部（Ｌａｔｃｈ１，Ｌａｔｃｈ２）、第１スイッチ（ＳＷ１）、第１デジタルアナログコンバータ（ＤＡＣ１）、補償データ生成部１２０、補償ラッチ部（ＭＬａｔｃｈ１，ＭＬａｔｃｈ２）、第２スイッチ（ＳＷ２）、第２デジタルアナログコンバータ（ＤＡＣ２）及び出力バッファ（ＢＦ）を含む。ラッチ部（Ｌａｔｃｈ１，Ｌａｔｃｈ２）は、第１ラッチ（Ｌａｔｃｈ１）及び第２ラッチ（Ｌａｔｃｈ２）を含み、補償ラッチ部（ＭＬａｔｃｈ１，ＭＬａｔｃｈ２）は、第１補償ラッチ（ＭＬａｔｃｈ１）及び第２補償ラッチ（ＭＬａｔｃｈ２）を含む。
【００４３】
第１ラッチ（Ｌａｔｃｈ１）は、タイミングコントローラ１１からのデジタル形式の映像データ（Ｄａｔａ）をサンプリングしてラッチし、ラッチしたデータを同時に出力する。第２ラッチ（Ｌａｔｃｈ２）は、第１ラッチ（Ｌａｔｃｈ１）からの映像データ（Ｄａｔａ）をラッチして、他のソースドライバの第２ラッチ（Ｌａｔｃｈ２）と同期してラッチした映像データ（Ｄａｔａ）を同時に出力する。
【００４４】
第１スイッチ（ＳＷ１）は、第１制御信号（Ｓ１）に応答して、第２ラッチ（Ｌａｔｃｈ２）と第１デジタルアナログコンバータ（ＤＡＣ１）とを接続させる。
【００４５】
第１デジタルアナログコンバータ（ＤＡＣ１）は、第２ラッチ（Ｌａｔｃｈ２）から入力される映像データ（Ｄａｔａ）をアナログ形態であるデータ電圧（Ｖｄａｔａ）に変換する。
【００４６】
補償データ生成部１２０は、第１ラッチ（Ｌａｔｃｈ１）からのデータに補償値（α）を適用して補償データ（Ｍｄａｔａ）を生成する。補償データ（Ｍｄａｔａ）は、データ（Ｄａｔａ）に補償値（α）を乗算することにより生成できる。補償データ生成部１２０は、補償データ（Ｍｄａｔａ）を第１補償ラッチ（ＭＬａｔｃｈ１）に出力する。
【００４７】
第１補償ラッチ（ＭＬａｔｃｈ１）は補償データ生成部１２０からの補償データ（Ｍｄａｔａ）をサンプリングしてラッチし、ラッチしたデータを同時に出力する。
【００４８】
第２補償ラッチ（ＭＬａｔｃｈ２）は、第１補償ラッチ（ＭＬａｔｃｈ１）からの補償データ（Ｍｄａｔａ）をラッチし、他のソースドライバの第２補償ラッチ（ＭＬａｔｃｈ２）と同期してラッチした補償データを同時に出力する。
【００４９】
第２スイッチ（ＳＷ２）は、第２制御信号（Ｓ２）に応答して、第２補償ラッチ（ＭＬａｔｃｈ２）と第２デジタルアナログコンバータ（ＤＡＣ２）とを接続させる。
【００５０】
第２デジタルアナログコンバータ（ＤＡＣ２）は、第２補償ラッチ（ＭＬａｔｃｈ２）から入力される補償データ（Ｍｄａｔａ）をアナログ形態である補償データ電圧（ＭＶｄａｔａ）に変換する。
【００５１】
出力部（ＢＦ）は、第１デジタルアナログコンバータ（ＤＡＣ１）または第２デジタルアナログコンバータ（ＤＡＣ２）からのデータ電圧（Ｖｄａｔａ）または補償データ電圧（ＭＶｄａｔａ）をデータライン（ＤＬ１）に供給する。
【００５２】
図７は、図６に示された第１及び第２制御信号のタイミングを示す図である。図８は、本発明の第１実施形態において、イニシャル期間とサンプリング期間での第１ノードの電圧変化を示す図である。第１実施形態において、ピクセルを駆動するためのゲート信号は、比較例と同じである。すなわち、図３に示されたピクセルを駆動するために、図４に示されたゲート信号を利用することができる。
【００５３】
図３及び図４と、図６〜図８を参照して、補償データ電圧を利用したサンプリング動作を説明すると、以下の通りである。
【００５４】
イニシャル期間（Ｔｉ）において、第５トランジスタ（Ｔ５）は、第ｎ−１スキャン信号（ＳＣＡＮ（ｎ−１））に応答して、第１ノード（Ｎ１）と初期化電圧（Ｖｉｎｉｔ）の入力端を接続させる。その結果、第１ノード（Ｎ１）は、初期化電圧（Ｖｉｎｉｔ）に初期化される。初期化電圧（Ｖｉｎｉｔ）は、有機発光ダイオード（ＯＬＥＤ）の動作電圧より十分に低い電圧範囲内で選択され、低電位駆動電圧（ＶＳＳ）と同じか、低電位駆動電圧（ＶＳＳ）より低く設定することができる。
【００５５】
第１サンプリング期間（Ｔｓ１）及び第２サンプリング期間（Ｔｓ２）において、第ｎスキャン信号（ＳＣＡＮ（ｎ））に応答して、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）及び第６トランジスタ（Ｔ６）はターンオンされる。その結果、第１トランジスタ（Ｔ１）は、第１ノード（Ｎ１）及び第２ノード（Ｎ２）をダイオード接続（diode connection）させる。
【００５６】
第１サンプリング期間（Ｔｓ１）に第２制御信号（Ｓ２）は、ターンオン電圧となる。その結果、データ駆動部１２の第２デジタルアナログコンバータ（ＤＡＣ２）は、第２補償ラッチ（ＭＬａｔｃｈ２）から補償データ（ＭＤａｔａ）を受け、補償データ電圧（ＭＶｄａｔａ）を生成する。出力部（ＢＦ）は、第１サンプリング期間（Ｔｓ１）に補償データ電圧（ＭＶｄａｔａ）をデータライン（ＤＬ１）に出力する。
【００５７】
第２トランジスタ（Ｔ２）は、データライン（ＤＬ１）から供給されるデータ電圧（Ｖｄａｔａ）を第３ノード（Ｎ３）に充電する。補償データ電圧（ＭＶｄａｔａ）は、データ電圧（Ｖｄａｔａ）より大きい値であるので、第１サンプリング期間（Ｔｓ１）で第３ノード（Ｎ３）は、データ電圧（Ｖｄａｔａ）より大きい値に充電される。その結果、第１サンプリング期間（Ｔｓ１）で第１ノード（Ｎ１）の電圧は、オーバードライビングの効果で第３ノード（Ｎ３）にデータ電圧（Ｖｄａｔａ）が充電されるよりもさらに大きい値まで充電される。
【００５８】
第２サンプリング期間（Ｔｓ２）に、第２制御信号（Ｓ２）は、ターンオフ電圧となり、第１制御信号（Ｓ１）は、ターンオン電圧となる。その結果、データ駆動部１２の第１デジタルアナログコンバータ（ＤＡＣ１）は、第１ラッチ（Ｌａｔｃｈ１）から映像データ（Ｄａｔａ）を受け、映像データ電圧（Ｖｄａｔａ）を生成する。出力部（ＢＦ）は、第２サンプリング期間（Ｔｓ２）に、映像データ電圧（Ｖｄａｔａ）をデータライン（ＤＬ１）に出力する。
【００５９】
第２トランジスタ（Ｔ２）は、データライン（ＤＬ１）から供給されるデータ電圧（Ｖｄａｔａ）を第３ノード（ｎ３）に充電する。映像データ電圧（Ｖｄａｔａ）は補償データ電圧（ＭＶｄａｔａ）より小さい値であるので、第２サンプリング期間（Ｔｓ２）に、第１ノード（Ｎ１）の電圧が充電される速度は小さくなる。特に、映像データ電圧（Ｖｄａｔａ）は、タイミングコントローラ１１が入力を受けた映像データ（ｄａｔａ）に対応する電圧であるため、第２サンプリング期間（Ｔｓ２）の後に、第１ノード（Ｎ１）は、所望の階調表現に対応する大きさの電圧値（Ｖｄａｔａ−｜Ｖｔｈ｜）で正確にサンプリングすることができる。
【００６０】
エミッション期間（Ｔｅ）においては、駆動トランジスタ（ＤＴ）のゲートソース間にセッティングされた電圧に応じて、第３ノード（Ｎ３）で第２ノード（Ｎ２）を経由する電流が発生し、有機発光ダイオード（ＯＬＥＤ）は、所望の階調で発光する。
【００６１】
上記のように、本発明に係るデータ駆動部１１は、第１サンプリング期間（Ｔｓ１）の間、補償値（α）が適用された補償データ電圧（ＭＶｄａｔａ）を利用して、サンプリング動作を実行することにより、サンプリング動作を速くすることができる。従って、１水平期間（１Ｈ）が短くなっても所望のサンプリング期間にしきい値電圧が反映された正確な大きさの電圧（Ｖｓａｔ）で駆動トランジスタ（ＤＴ）のゲートソース電圧をサンプリングすることができる。つまり、１水平期間（１Ｈ）が短くなると、サンプリング期間（Ｔｓ１，Ｔｓ２）の間に第１ノード（Ｎ１）は、「Ｖｓａｍ」の電圧レベルに充電されてサンプリング動作が正確ではないことがある。しかし、本発明によれば、第１サンプリング期間（Ｔｓ１）のオーバードライビング駆動によってで１水平期間（１Ｈ）内でしきい値電圧が反映された正確な大きさの電圧（Ｖｓａｔ）に第１ノード（ｎ１）の電圧をサンプリングすることができる。
【００６２】
特に、本発明は、駆動周波数を上げずに、オーバードライビング効果を行うことができる。したがって、単純にデータ電圧を大きくして、サンプリング動作を実行すると、サンプリングされる電圧値が所望の大きさを超えうる。これを防止するためには、サンプリング期間に印加されるデータ電圧を、最終的に入力映像データに対応する大きさで制御しなければならない。しかしながら、有機発光ダイオード表示装置でサンプリング期間を決定するスキャン信号のパルス幅の長さは、少なくとも１水平期間に該当するので、サンプリング動作を２回行うためには、駆動周波数を高めなければならない。
【００６３】
対して、本発明では、データ駆動部１１において映像データ（Ｄａｔａ）を利用した映像データ電圧（Ｖｄａｔａ）と補償値（α）が反映された補償データ電圧（ＭＶｄａｔａ）の出力を１水平期間（１Ｈ）内で分割して出力する。したがって、駆動周波数を高くすることなく、スキゃン信号のタイミングを可変にすることなく、オーバードライビング駆動を行うことができる。
【００６４】
図９は、本発明の第２実施形態におけるデータ駆動部を示す図である。
【００６５】
図９を参照すると、第２実施形態におけるデータ駆動部１２は、ラッチ部（Ｌａｔｃｈ１）、第１スイッチ（ＳＷ１）、第１デジタルアナログコンバータ（ＤＡＣ１）、補償データ生成部１２０、補償ラッチ部（ＭＬａｔｃｈ１）、第２スイッチ（ＳＷ２）、第２デジタルアナログコンバータ（ＤＡＣ２）及び出力バッファ（ＢＦ）を含む。すなわち、第２実施形態におけるラッチ部及び補償ラッチ部は、それぞれ１つのラッチで構成される。第１及び第２実施形態に区分されるラッチ部（Ｌａｔｃｈ）の数は、タイミングコントローラまたはデータ駆動部の設計に応じて変えることができる。第２実施形態において、補償ラッチ部（ＭＬａｔｃｈ）の動作は、前述した第１実施形態と同一であり、データ駆動部が補償データ電圧を出力するタイミングもまた、第１実施形態と同様である。
【００６６】
図１０は、本発明の第３実施形態におけるデータ駆動部を示す図である。
【００６７】
図１０を参照すると、第３実施形態におけるデータ駆動部１２は、ラッチ部（Ｌａｔｃｈ１，Ｌａｔｃｈ２）、第１スイッチ（ＳＷ１）、補償データ生成部１２０、補償ラッチ部（ＭＬａｔｃｈ１，ＭＬａｔｃｈ２）、第２スイッチ（ＳＷ２）、デジタルアナログコンバータ（ＤＡＣ）及び出力バッファ（ＢＦ）を含む。ラッチ部（Ｌａｔｃｈ１，Ｌａｔｃｈ２）は、第１ラッチ（Ｌａｔｃｈ１）及び第２ラッチ（Ｌａｔｃｈ２）を含み、補償ラッチ部（ＭＬａｔｃｈ１，ＭＬａｔｃｈ２）は、第１補償ラッチ（ＭＬａｔｃｈ１）及び第２補償ラッチ（ＭＬａｔｃｈ２）を含む。デジタルアナログコンバータ（ＤＡＣ）は、第１スイッチ（ＳＷ１）のターンオン時に、第２ラッチ（Ｌａｔｃｈ２）から入力される映像データ（Ｄａｔａ）をアナログ形態であるデータ電圧（Ｖｄａｔａ）に変換する。デジタルアナログコンバータ（ＤＡＣ）は、第２スイッチ（ＳＷ２）のターンオン時に、第２補償ラッチ（ＭＬａｔｃｈ２）から入力される映像データ（Ｍｄａｔａ）をアナログ形態である補償データ電圧（Ｖｄａｔａ）に変換する。
【００６８】
このように、第３実施形態では、１つのデジタルアナログコンバータ（ＤＡＣ）を利用して映像データ電圧（Ｖｄａｔａ）または補償データ電圧（ＭＶｄａｔａ）を選択的に生成して出力することができる。
【００６９】
図１０に示されたラッチ部と補償ラッチ部は第２実施形態と同様に１つのラッチによって実現されてもよい。
【図１】
2019012257.tif 000003
【図２】
2019012257.tif 000004
【図３】
2019012257.tif 000005
【図４】
2019012257.tif 000006
【図５】
2019012257.tif 000007
【図６】
2019012257.tif 000008
【図７】
2019012257.tif 000009
【図８】
2019012257.tif 000010
【図９】
2019012257.tif 000011
【図１０】
2019012257.tif 000012