(57)【要約】      （修正有）【課題】スケーラビリティ、大量生産を可能にし、拡張されたアーキテクチャ複雑性を可能にするコンポーネント、および、その製造方法を提供する。【解決手段】量子通信システムのためのコンポーネントは、入力セクションとデコーダセクションとを備え、入力セクションはｎ個の導波路を備え、ｎは少なくとも２の整数であり、デコーダセクションはｍ個のデコーダを備え、ｍは少なくとも２の整数であり、各デコーダは少なくとも１個の導波路を備え、入力セクションおよびデコーダセクションは、導波路が入力セクションとデコーダセクションとの間で連続的であって一体化されるように、単一基板上に設けられ、入力セクションおよびデコーダセクションの導波路は、光パルスが入力セクションの導波路を介してデコーダセクションの導波路に入り、ｍ個のデコーダが並列に動作するように、構成される。【選択図】図３
2019015949.tif 000002
【特許請求の範囲】
【請求項１】
量子通信システムのためのコンポーネントであって、
入力セクションとデコーダセクションとを備え、
前記入力セクションがｎ個の導波路を備え、ｎは少なくとも２の整数であり、
前記デコーダセクションがｍ個のデコーダを備え、ｍは少なくとも２の整数であり、各デコーダが少なくとも１個の導波路を備え、
前記入力セクションおよび前記デコーダセクションが、前記導波路が前記入力セクションと前記デコーダセクションとの間で連続的であって一体化されるように、単一基板上に設けられ、
前記入力セクションおよび前記デコーダセクションの前記導波路が、光パルスが前記入力セクションの前記導波路を介して前記デコーダセクションの前記導波路に入り、前記ｍ個のデコーダが並列に動作するように、構成される、
コンポーネント。
【請求項２】
前記コンポーネントが出力セクションをさらに備え、前記出力セクションがｐ個の導波路を備え、ｐは少なくとも２の整数であり、前記出力セクションおよび前記デコーダセクションが、前記導波路が前記出力セクションと前記デコーダセクションとの間で連続的であって一体化されるように、単一基板上に設けられる、請求項１に記載のコンポーネント。
【請求項３】
前記コンポーネントがルータセクションをさらに備え、前記ルータセクションがｑ個の導波路を備え、ｑは少なくとも２の整数であり、前記ルータセクションおよび前記入力セクションが、前記導波路が前記ルータセクションと前記入力セクションとの間で連続的であって一体化されるように、単一基板上に設けられる、請求項１または２に記載のコンポーネント。
【請求項５】
前記基板がパッシブ材料である、請求項１から３のいずれか一項に記載のコンポーネント。
【請求項６】
前記基板が、Ｓｉ、ＳＯＩ（silicon on insulator）、ＳｉＮ（窒化ケイ素）、ＳｉＯ２（二酸化ケイ素）、ＳｉＯＮ（酸窒化ケイ素）、ガラス、ポリマー、ダイアモンド、または炭化ケイ素から選択される、請求項１から５のいずれか一項に記載のコンポーネント。
【請求項７】
前記デコーダセクションの少なくとも１つのデコーダが、非対称マッハ−ツェンダー干渉計（ＡＭＺＩ）を備え、前記ＡＭＺＩが、前記導波路のうちの少なくとも２つを備える、請求項１から６のいずれか一項に記載のコンポーネント。
【請求項８】
前記ＡＭＺＩが位相変調器を備える、請求項７に記載のコンポーネント。
【請求項９】
前記ＡＭＺＩが、前記ＡＭＺＩ内に備えられた前記導波路のうちの前記２つの導波路のうちの１つの一部に設けられた電極を備える、請求項８に記載のコンポーネント。
【請求項１０】
前記デコーダセクションが、前記複数のｍ個のデコーダのうちの第１のデコーダと第２のデコーダとを備え、前記第１のデコーダが、第１の測定基底を使用して復号するように構成され、前記第２のデコーダが、前記第１の測定基底とは異なる第２の測定基底を使用して復号するように構成され、前記入力セクションの前記導波路が、パッシブスイッチング構成を使用して、光子を前記第１のデコーダまたは前記第２のデコーダにランダムに導くように構成される、請求項１から９のいずれか一項に記載のコンポーネント。
【請求項１１】
前記パッシブスイッチング構成が、少なくとも２個の出力を備えたカプラを備え、前記カプラが、パッシブカプラであり、それによって、前記カプラに入る光子が、前記少なくとも２個の出力のうちの１つを通じて前記カプラをランダムに出る、請求項１０に記載のコンポーネント。
【請求項１２】
並列復号が、少なくとも２つのプロトコルを使用して並列復号を提供するように構成される、請求項１から１１のいずれか一項に記載のコンポーネント。
【請求項１３】
前記プロトコルが、ＢＢ８４、Ｂ９２、ＣＯＷ、ＤＰＳ、ＲＦＩ、および６状態ＢＢ８４から選択される、請求項１２に記載のコンポーネント。
【請求項１４】
各デコーダが複数の要素を備え、前記要素が前記導波路を備え、異なるプロトコルが、異なるデコーダからの異なる要素を結合することによって実現される、請求項１２または１３に記載のコンポーネント。
【請求項１５】
入力インターフェースが光パルスを２個以上のデコーダに導くように構成される、請求項１から１４のいずれか一項に記載のコンポーネント。
【請求項１６】
前記入力インターフェースが、前記光パルスの前記波長に応じて、入力光パルスを異なるデコーダに送るように構成された波長分割マルチプレクサを備える、請求項１５に記載のコンポーネント。
【請求項１７】
前記出力セクションが検出器を備える、請求項２に記載のコンポーネント。
【請求項１８】
量子通信システムのための受信機であって、請求項１から１７のいずれか一項に記載のコンポーネントを備える、受信機。
【請求項１９】
エミッタと、請求項１８に記載の受信機とを備えた、量子通信システム。
【請求項２０】
コンポーネントを作製する方法であって、
基板を用意することと、
前記基板上にクラッディング層を形成することと、
前記クラッディング層上に導波路層を形成することと、
前記導波路層をパターン化することと、
前記導波路層を覆うクラッディング層を形成することと
を備え、
前記導波路層をパターン化することが、複数の導波路を形成するために、入力セクションおよびデコーダセクションをパターン化することを備え、
前記入力セクションがｎ個の導波路を備え、ｎは少なくとも２の整数であり、
前記デコーダセクションがｍ個のデコーダを備え、ｍは少なくとも２の整数であり、各デコーダが少なくとも１個の導波路を備え、
前記入力セクションおよび前記デコーダセクションが、前記導波路が前記入力セクションと前記デコーダセクションとの間で連続的であって一体化されるように、前記基板上に設けられ、
前記入力セクションおよび前記デコーダセクションの前記導波路が、光パルスが前記入力セクションの前記導波路を介して前記デコーダセクションの前記導波路に入り、前記ｍ個のデコーダが並列に動作するように、構成される、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で説明する実施形態は、一般に、量子通信システムに関する。
【背景技術】
【０００２】
量子通信システムでは、情報は、単一光子など、符号化された単一量子によって送信機と受信機の間で送られる。各光子は、その偏光、位相、時間、またはエネルギーなど、光子の属性に関して符号化された１ビットの情報を搬送する。光子は、たとえば、角運動量などの属性を使用することによって、１ビットを超える情報すら搬送することができる。
【０００３】
量子鍵配送（ＱＫＤ）は、２つの当事者、すなわち、しばしば「Ａｌｉｃｅ（アリス）」と呼ばれる送信機と、しばしば「Ｂｏｂ（ボブ）」と呼ばれる受信機との間の暗号鍵の共有をもたらす技法である。この技法の魅力は、この技術は、しばしば「Ｅｖｅ（イブ）」と呼ばれる不正な盗聴者に潜在的に知られている最大情報を定量化することを可能にすることである。多くの形態のＱＫＤでは、ＡｌｉｃｅおよびＢｏｂは、ビット値を符号化する２つ以上の非直交基底を使用する。これらの基底は、量子通信の間、秘密にされ、Ｂｏｂによってすべての測定が完成した後でのみ公開ディスカッションで開示される。量子力学の法則は、符号化基底の事前知識なしのＥｖｅによる光子の測定は光子のうちの一部の量子状態に不可避の変更を生じさせることを定める。
【図面の簡単な説明】
【０００４】
【図１】量子通信システムの図。
【図２】ＱＫＤ送信機のアレイとの量子通信の図。
【図３】一実施形態による量子通信システムのための受信機の図。
【図４】一実施形態によるコンポーネントのデコーダセクションの図。
【図５】ＤＰＳプロトコル、ＢＢ８４プロトコル、およびＣＯＷプロトコルを実行するように構成された一実施形態によるコンポーネントの図。
【図６】図５のコンポーネントの変形形態を示す図。
【図７】図５のコンポーネントの変形形態を示す図。
【図８】ＤＰＳプロトコル、ＢＢ８４プロトコル、６状態ＢＢ８４（６−ＢＢ８４）プロトコル、ＲＦＩプロトコル、およびＣＯＷプロトコルを実行するように構成された一実施形態によるコンポーネントの図。
【図９】図８のコンポーネントの変形形態を示す図。
【図１０】図８のコンポーネントの変形形態を示す図。
【図１１】ＤＰＳプロトコル、ＢＢ８４プロトコル、およびＲＦＩプロトコルを実行するように構成された一実施形態によるコンポーネントの図。
【図１２】図１１のコンポーネントの変形形態を示す図。
【図１３】ＤＰＳプロトコルおよびＢＢ８４プロトコルを実行するように構成された一実施形態によるコンポーネントの図。
【図１４】ルータを有する一実施形態によるコンポーネントの図。
【図１５】ルータセクションの一実装形態を示す図。
【図１６】図１５のルータセクションの変形形態を示す図。
【図１７】図１６のルータセクションの変形形態を示す図。
【図１８】出力セクションの一実装形態を示す図。
【図１９】図１８の出力セクションの変形形態を示す図。
【図２０（ａ）】一実施形態による、コンポーネントを作製するためのフロー図。
【図２０（ｂ）】一実施形態による、コンポーネントを作製するためのフロー図。
【図２０（ｃ）】一実施形態による、コンポーネントを作製するためのフロー図。
【発明を実施するための形態】
【０００５】
一実施形態では、量子通信システムのためのコンポーネントが提供され、
このコンポーネントは、入力セクションとデコーダセクションとを備え、
入力セクションはｎ個の導波路を備え、ここで、ｎは少なくとも２の整数であり、
デコーダセクションはｍ個のデコーダを備え、ここで、ｍは少なくとも２の整数であり、各デコーダが少なくとも１個の導波路を備え、
入力セクションおよびデコーダセクションは、導波路が入力セクションとデコーダセクションとの間で連続的であり、一体化されるように、単一基板上に設けられ、
入力セクションおよびデコーダセクションの導波路は、光パルスが入力セクションの導波路を介してデコーダセクションの導波路に入り、ｍ個のデコーダが並列に動作するように、構成される。
【０００６】
入力セクションおよびデコーダセクションは別個のセクションであり得る。しかしながら、入力セクションおよびデコーダセクションという用語は、ｎ個の導波路がパルスを準備して干渉計または他のデコーダに導く機能を有することを示すために上記で示されている。
【０００７】
さらなる実施形態では、コンポーネントは出力セクションをさらに備え、出力セクションはｐ個の導波路を備え、ここで、ｐは少なくとも２の整数であり、出力セクションおよびデコーダセクションは、導波路が出力セクションとデコーダセクションとの間で連続的であり、一体化されるように、単一基板上に設けられる。
【０００８】
出力セクションは、検出器、またはデコーダセクションの出力を検出器に導く単なる導波路を備え得る。
【０００９】
一実施形態では、コンポーネントはルータセクションをさらに備え、ルータセクションはｑ個の導波路を備え、ここで、ｑは少なくとも２の整数であり、ルータセクションおよび入力セクションは、導波路がルータセクションと入力セクションとの間で連続的であり、一体化されるように、単一基板上に設けられる。いくつかの実施形態では、ルータセクションおよび入力セクションは同じであってよい。さらなる実施形態では、ルータセクションは、入射多重波形をその異なる周波数成分に分離するのに役立つ波長分割デマルチプレクサを備える。
【００１０】
実施形態は、ＩｎＰ、Ｓｉ、ＳＯＩ、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＧａＡｓに限定されないが、これらなどの半導体に基づいて、およびガラスおよびポリマーに基づいて、幅広いプラットフォーム上で一体化され得る。
【００１１】
一実施形態では、基板はパッシブ材料（passive material）である。しかしながら、基板はアクティブ材料（active material）であってもよい。パッシブプラットフォームは、概して、アクティブプラットフォームよりも低い伝搬損失を有することになる。一般に、アクティブプラットフォーム上の伝搬損失は、３ｄＢ／ｃｍ（回路内の伝搬のｃｍ当たり５０％の損失）程度であり得るが、パッシブプラットフォーム上の伝搬損失は、０．１ｄＢ／ｃｍ（回路内の伝搬のｃｍ当たり２．３％の損失）であり得る。受信機装置内の損失は、量子通信がセキュアな距離を減少させる。
【００１２】
一実施形態では、基板は、Ｓｉ、ＳＯＩ（シリコンオンインシュレータ（silicon on insulator））、ＳｉＮ（窒化ケイ素）、ＳｉＯ２（二酸化ケイ素）、ＳｉＯＮ（酸窒化ケイ素）ガラス、ポリマー、ダイアモンド、または炭化ケイ素から選択される。
【００１３】
デコーダセクションの少なくとも１つのデコーダは、非対称マッハ−ツェンダー干渉計（ＡＭＺＩ）を備えてよく、前記ＡＭＺＩは、前記導波路のうちの少なくとも２つを備える。ＡＭＺＩは位相変調器を備え得る。一例では、ＡＭＺＩは、ＡＭＺＩ内に備えられた前記導波路のうちの２つのうちの１つの一部に設けられた電極を備える。
【００１４】
一実施形態では、デコーダセクションは、複数のｍ個のデコーダのうちの第１のデコーダと第２のデコーダとを備える、第１のデコーダは、第１の測定基底を使用して復号するように構成され、第２のデコーダは、第１の測定基底とは異なる第２の測定基底を使用して復号するように構成され、入力セクションの導波路は、パッシブスイッチング構成（passive switching arrangement）を使用して、光子を第１のデコーダまたは第２のデコーダにランダムに導くように構成される。パッシブスイッチング構成は、少なくとも２個の出力を備えたカプラを備えてよく、カプラは、パッシブカプラであり、それによって、カプラに入る光子は、少なくとも２個の出力のうちの１つを通じてカプラをランダムに出る。
【００１５】
コンポーネントにおいて、ｍ個のデコーダは、入力パルスの２つのストリームの並列復号を実行するように構成され得る。たとえば、並列復号は、少なくとも２つのプロトコルを使用することができる。プロトコルは、ＢＢ８４、Ｂ９２、ＣＯＷ、ＤＰＳ、ＲＦＩ、および６状態ＢＢ８４から選択され得る。
【００１６】
各デコーダは複数の要素を備え、前記要素は前記導波路を備え、異なるプロトコルは異なるデコーダからの異なる要素を結合することによって実現され得る。
【００１７】
一実施形態では、入力インターフェースは光パルスを２個以上のデコーダに導くように構成される。入力インターフェースおよび／またはルータは、光パルスの波長に応じて、入力光パルスを異なるデコーダに送るように構成された波長分割マルチプレクサを備え得る。
【００１８】
出力セクションは、デマルチプレクサをやはり備え得る。出力セクションは、アクティブプラットフォーム上に提供される場合、検出器を備え得る。
【００１９】
さらなる実施形態では、コンポーネントを作製する方法が提供され、
前記方法は、
基板を用意することと、
前記基板上にクラッディング層を形成することと、
前記クラッディング層上に導波路層を形成することと、
前記導波路層をパターン化することと、
前記導波路層を覆うクラッディング層を形成することと
を備え、
前記導波路層をパターン化することは、複数の導波路を形成するために、入力セクションおよびデコーダセクションをパターン化することを備え、
入力セクションはｎ個の導波路を備え、ここで、ｎは少なくとも２の整数であり、
デコーダセクションはｍ個のデコーダを備え、ここで、ｍは少なくとも２の整数であり、各デコーダは少なくとも１個の導波路を備え、
入力セクションおよびデコーダセクションは、導波路が入力セクションとデコーダセクションとの間で連続的であり、一体化されるように、前記基板上に設けられ、
入力セクションおよびデコーダセクションの導波路は、光パルスが入力セクションの導波路を介してデコーダセクションの導波路に入り、ｍ個のデコーダが並列に動作するように、構成される。
【００２０】
（光および／または電子）リソグラフィ（プラズマおよび／または化学）エッチング、直接レーザ書込み（direct laser writing）、イオン交換、ナノインプリントなどを含めて、導波路をパターン化するために異なる技法が使用され得る。
【００２１】
図１は、基本的な量子鍵配送システムを示す。送信機「Ａｌｉｃｅ」１０１は、符号化された光子を、光ファイバ１０５を介して受信機「Ｂｏｂ」に送る。
【００２２】
Ａｌｉｃｅの機器１０１は、信号レーザダイオード１０７と、信号レーザダイオードの出力に接続されたアンバランスファイバ（imbalanced fibre）非対称マッハ−ツェンダー干渉計（ＡＭＺＩ）１３３と、ＡＭＺＩ１３３の出力に結合された減衰器１３７と、ブライトクロックレーザ（bright clock laser）１０２と、減衰器１３７およびクロックレーザ１０２からの出力を結合する波長分割多重（ＷＤＭ）カプラ１３９と、前記信号レーザダイオード１０７およびクロックレーザ１０２に接続されたバイアスエレクトロニクス（bias electronics）１０９とを備える。
【００２３】
ＡＭＺＩ１３３は入口カプラ（entrance coupler）１３０を備え、入口カプラ１３０の１つの出口アームはロングアーム１３２に接合され、ロングアーム１３２は、光学遅延を引き起こすように設計されたファイバのループ１３５を備え、入口カプラ１３０のもう１つの出口アームはショートアーム１３１に接合され、ショートアーム１３１は位相変調器１３４を備え、出口偏光ビーム結合器１３６は、ロングアーム１３２およびショートアーム１３１の他の終端に接続される。ＡｌｉｃｅのＡＭＺＩ１３３内で使用されるすべてのコンポーネントは偏光維持（polarisation maintaining）である。
【００２４】
各クロック信号の間に、信号ダイオードレーザ１０７は１つの光パルスを出力する。信号ダイオードレーザ１０７は、光パルスを出力するように信号ダイオードレーザ１０７に指示するバイアスエレクトロニクス１０９に接続される。バイアスエレクトロニクスは、クロックレーザ１０２にも接続される。
【００２５】
信号パルスは、次いで、偏光維持ファイバカプラ１３０を通じてＡＭＺＩ干渉計１３３に供給される。信号パルスは、偏光維持ファイバカプラ１３０の両方の出力アームの、偏光維持ファイバの同じ軸（通常、遅軸）へ結合される。ファイバカプラ１３０の１個の出力アームは、ＡＭＺＩのロングアーム１３２に接続され、カプラ１３０のもう１個の出力アームは、ＡＭＺＩ１３３のショートアーム１３１に接続される。
【００２６】
ＡＭＺＩ１３３のロングアーム１３２は光ファイバ遅延ループ１３５を含み、ショートアーム１３１は光ファイバ位相変調器１３４を含む。光ファイバ位相変調器１３４は、後により詳細に説明するバイアスエレクトロニクス１０９に接続される。２個のアーム１３１および１３２の長さの差は、ｔdelayの光伝搬遅延に対応する。一般に、遅延ループ１３５の長さは、遅延ｔdelay〜５ｎｓを生み出すように選定されてよい。したがって、ロングアーム１３２を通って移動する光子は、ショートアーム１３１を通る移動を、干渉計１３３の出口１３６においての時間ｔdelayだけ遅らせることになる。
【００２７】
２個のアーム１３１、１３２はともに偏光ビーム結合器１３６で結合されて、単一モードファーバー１３８になる。偏光ビーム結合器１３６のファイバ入力は、偏光維持ファイバの特定の軸に沿って伝搬する光子のみが結合器１３６から出力するように整合される。一般に、遅軸または速軸に沿って伝搬する光子は、結合器１３６によってファイバ１３８に出力される。
【００２８】
偏光ビーム結合器１３６は、２個の入力ポート、すなわち、インライン入力ポートおよび９０°入力ポートを有する。入力ポートのうちの１個は干渉計１３３のロングアーム１３２に接続され、もう１個の入力ポートは干渉計１３３のショートアーム１３１に接続される。
【００２９】
この例では、インライン入力ポートのインライン入力ファイバの遅軸に沿って偏光された光子のみが、偏光ビーム結合器１３６によって送信されて、ファイバ１３８に渡される。入力ポートのインライン入力ファイバの速軸に沿って偏光された光子は反射されて失われる。
【００３０】
一方、ビーム結合器１３６の９０°入力ポートにおいて、９０°入力ファイバの遅軸に沿って偏光された光子のみがビーム結合器１３６によって反射されて出力ポートに渡され、速軸に沿って偏光された光子は、ビーム結合器１３６の外部に送信されて失われる。
【００３１】
これは、２個の入力ファイバのうちの１つの遅軸が出力ポートに対して９０°だけ回転されることを意味する。代替として、偏光は、偏光ビーム結合器（１３６）の入力ポートのうちの１つの前の偏光回転子（図示せず）を使用して回転され得る。
【００３２】
したがって、ロングアーム１３２およびショートアーム１３１を通過した光子パルスは、直交偏光を有することになる。
【００３３】
信号パルスは、次いで、信号パルス当たりの光子の平均数がμ＜＜１になるように、減衰器１３７によって強く減衰される。
【００３４】
結合器１３６によって単一モードファイバ１３８内に出力される信号パルスは、次いで、ＷＤＭカプラ１３９を使用して異なる波長においてブライトクロックレーザソース１０２と多重化される。多重化された信号は、次いで、光ファイバリンク１０５に沿って受信機Ｂｏｂ１０３に送信される。バイアスエレクトロニクス１０９は、クロックソース１０２の出力を信号パルスと同期させる。
【００３５】
Ｂｏｂの機器１０３は、ＷＤＭカプラ１４１と、カプラ１４１の出力に接続されたクロック復元ユニット１４２と、カプラ１４１の出力に接続されたＡＭＺＩ１５６と、ＡＭＺＩ１５６の出力アームに接続された２個の単一光子検出器Ａ１６１、Ｂ１６３と、検出器１６１、１６３に接続されたバイアスエレクトロニクス１４３とを備える。Ｂｏｂの干渉計１５６は、遅延ループ１５４を含むロングアーム１５３と位相変調器１５５を含むショートアーム１５２の両方に接続された入口偏光ビームスプリッタ１５１を含む。ロングアーム１５３およびショートアーム１５２は、出口偏光維持５０／５０ファイバカプラ１５８に接続される。ＢｏｂのＡＭＺＩ１５６内のすべてのコンポーネントは偏光維持である。
【００３６】
Ｂｏｂは、最初に、ＷＤＭカプラ１４１を使用して、ファイバ１０５を介してＡｌｉｃｅ１０１から受信された送信信号を逆多重化する（de-multiplex）。Ｂｏｂ１０３がＡｌｉｃｅ１０１と同期するためのクロック信号を復元するために、ブライトクロックレーザ１０２信号が受光器１４２にルーティングされる。
【００３７】
ＷＤＭカプラ１４１によってクロックパルスから分離された信号パルスは、信号パルスの元の偏光を回復させるために偏光コントローラ１４４に供給される。これは、Ａｌｉｃｅの干渉計１３３内のショートアーム１３１を移動した信号パルスがＢｏｂのＡＭＺＩ１５６内のロングアーム１５３に渡されることになるように行われる。同様に、ＡｌｉｃｅのＡＭＺＩ１３３のロングアーム１３２を通って移動した信号パルスは、Ｂｏｂの干渉計のショートアーム１５２を通って移動することになる。
【００３８】
信号は、次いで、ＢｏｂのＡＭＺＩ１５６を通過する。入口偏光ビームスプリッタ１５１は、直交直線偏光を用いて入射パルスを分割する。入口偏光ビームスプリッタ１５１の２個の出力は、２個の出力偏光が両方とも、特定の軸内、通常、偏光維持ファイバの遅軸に結合されるように整合される。これは、いずれかのアームを利用する信号パルスが、出口５０／５０偏光維持カプラ１５８において同じ偏光を有することになるのを確実にする。Ｂｏｂの干渉計１５６のロングアーム１５３は光ファイバ遅延ループ１５４を含み、ショートアーム１５２は位相変調器１５５を含む。２個のアーム１５２、１５３は、各出力アームに単一光子検出器Ａ１６１、Ｂ１６３が接続されている５０／５０偏光維持ファイバカプラ１５８に接続される。
【００３９】
偏光コンポーネントの使用により、理想的な場合には、ＡｌｉｃｅのＡＭＺＩの入口からＢｏｂのＡＭＺＩの出口に移動する信号パルス用に２つのルートのみが存在する。
ｉ．Ａｌｉｃｅのロングアーム１３２−Ｂｏｂのショートアーム１５２（Ｌ−Ｓ）
ｉｉ．Ａｌｉｃｅのショートアーム１３１−Ｂｏｂのロングアーム１５３（Ｓ−Ｌ）
それらの位相変調器１３４、１５５に加えられる電圧を制御することによって、ＡｌｉｃｅおよびＢｏｂは、経路（ｉ）および（ｉｉ）が検出器Ａ１６１およびＢ１６３において、強め合う干渉を受けるかまたは弱め合う干渉を受けるかを決定する。位相変調器１３４、１５５は、同期を確実にするために、それぞれのバイアス手段１０９および１４３に接続される。
【００４０】
Ａｌｉｃｅの位相変調器とＢｏｂの位相変調器との間のゼロ位相差に関して検出器Ａ１６１において強め合う干渉（したがって、検出器Ｂ１６３において弱め合う干渉）が存在するように、様々な遅延線１５７が設定され得る。したがって、Ａｌｉｃｅの変調器とＢｏｂの変調器との間のゼロ位相差に対して、および１００％のビジビリティ（visibility）を有する完全な干渉計に対して、検出器Ｂ１６３においてごくわずかな計数率およびＡ１６１において有限の計数率が存在することになる。
【００４１】
他方で、Ａｌｉｃｅの変調器１３４とＢｏｂの変調器１５５との間の位相差が１８０°である場合、検出器Ａ１６１において弱め合う干渉（したがって、ごくわずかな計数率）が存在し、検出器Ｂ１６３において強め合う干渉が存在するはずである。それらの２個の変調器同士の間の任意の他の位相差に対して、光子が検出器Ａ１６１または検出器Ｂ１６３において出力し得る有限の確率が存在することになる。
【００４２】
ＢＢ８４と呼ばれることがある４状態プロトコルでは、Ａｌｉｃｅは、その位相変調器上で、０°、９０°、１８０°、および２７０°の位相シフトに対応する、４つの異なる値のうちの１つに電圧を設定する。位相０°および１８０°は、第１の符号化基底内でビット０および１に関連付けられ、９０°および２７０°は、第２の符号化基底内で０および１に関連付けられる。第２の符号化基底は、第１の符号化基底に対して非直交になるように選定される。位相シフトは、各信号パルスに関してランダムに選定され、Ａｌｉｃｅは各クロックサイクルに加えられる位相シフトを記録する。
【００４３】
一方、Ｂｏｂは、その位相変調器に加えられた電圧を０°および９０°に対応する２つの値の間でランダムに変化させる。これは、それぞれ、第１の測定基底と第２の測定基底との間の選択になる。Ｂｏｂは、各クロックサイクルに関して、適用された位相シフト、および測定結果（すなわち、検出器Ａ１６１における光子、検出器Ｂ１６３における光子、検出器Ａ１６１および検出器Ｂ１６５における光子、または何の光子も検出されないこと）を記録する。
【００４４】
ＢＢ８４プロトコルでは、Ｂｏｂの測定が発生した後で、ＡｌｉｃｅおよびＢｏｂは、古典チャネル上で通信することによって共有鍵を形成することができる。ＢｏｂはＡｌｉｃｅに、どのクロックサイクル内でＢｏｂが光子を測定したか、およびＢｏｂがどの測定基底を使用したかを伝えるが、測定の結果は伝えない。次いで、ＡｌｉｃｅはＢｏｂに、Ａｌｉｃｅが同じ符号化基底を使用したクロックサイクルを伝え、ＡｌｉｃｅおよびＢｏｂは、それらの結果のみを維持することに合意し、この場合、Ｂｏｂは、符号化された光子に関して決定的測定を行ったことになる。この後に、それらの共有鍵内の何らかの誤りを除去するための誤り訂正、および盗聴者に知られている何らかの情報を除外するためのプライバシー増幅が続く。
【００４５】
図１のシステムは、Ｂ９２として知られている２状態プロトコルの実装にも適している。この場合、Ｂｏｂの干渉計１５６の１個の出力アーム上に１個の検出器のみが必要とされる。ゼロ位相遅延の場合、検出器内への光子率（photon rate）が最大である（強め合う干渉）ようにアーム長さが較正される。
【００４６】
Ｂ９２プロトコルの場合、Ａｌｉｃｅは、その位相変調器において０°および９０°の位相シフトをランダムに適用する。Ａｌｉｃｅは、０位相遅延をビット０に関連付け、９０°位相遅延をビット＝１に関連付ける。Ｂｏｂは、その位相変調器に１８０°または２７０°をランダムに適用し、１８０°をビット＝１に関連付け、２７０°をビット＝０に関連付ける。Ｂｏｂの検出後、ＢｏｂはＡｌｉｃｅに、どのクロックサイクル内でＢｏｂが光子を検出したかを伝え、ＢｏｂおよびＡｌｉｃｅは共有シフト鍵を形成するために、これらのビットを維持する。次いでＢｏｂおよびＡｌｉｃｅは、シフト鍵に関して誤り訂正およびプライバシー増幅を実行する。
【００４７】
上記は、システムがＢＢ８４プロトコルまたはＢ９２プロトコルのいずれかに適応され得る位相符号化の一例である。しかしながら、同じハードウェアを使用する他のプロトコル、たとえば、ＳＡＲＧ０４プロトコルが可能である。上記のシステムでは、１つのプロトコルのみが一度に実装される。また、パルスの１つのシーケンスのみが符号化され、次いで復号される。
【００４８】
ＳＡＲＧ０４プロトコル
このプロトコルは次のように働く。まず、Ａｌｉｃｅは４つの対のうちの１つおよびその対の中の２つの状態のうちの１つを選定し、それをＢｏｂに送信する。次いで、Ｂｏｂは２つの基底｛｜０＞，｜１＞｝または｛｜＋＞，｜−＞｝を用いて測定を実行する。その後、告知された対の中の状態の間の明確な識別に対してシフトが実行される。たとえば、Ａｌｉｃｅはセット｛｜０＞、｜＋＞｝内で｜０＞状態を送信し、Ｂｏｂは基底｛｜＋＞，｜−＞｝を用いてそれを測定する。Ｂｏｂが｜＋＞状態を測定した場合、｜＋＞は｜０＞または｜＋＞のいずれかの測定の結果であり得るため、それは廃棄される。Ｂｏｂが｜−＞状態を測定した場合、｜−＞は｜０＞を測定することによってのみ取得され得るため、それは後処理のために記憶される。セット内の２つの状態は非直交であるため、ＰＮＳ攻撃は符号化されたビットに関する完全な情報をＥｖｅに提供することができない。
【００４９】
差動位相シフトプロトコル
差動位相シフト（ＤＰＳ）ＱＫＤは、分布位相基準（distributed-phase-reference）ＱＫＤプロトコルの第１の例である。最も一般的なＤＰＳプロトコルは、固定遅延によって分離された一連のコヒーレント光パルスを活用する。情報は、２つの隣接するパルスの間の相対位相において符号化される。この符号化を実現するために、Ａｌｉｃｅは一連のパルスを生成し、パルスの各々に対してランダムな位相変調を適用する。この情報を復調するために、Ｂｏｂは、ロングアームとショートアームとの間の経路差がＡｌｉｃｅからの２つの連続パルス間の遅延に一致する状態で、非対称マッハ−ツェンダー干渉計内にＡｌｉｃｅからの入射パルスを送る。Ｂｏｂが入射パルスの検出イベントを取得するとき、Ｂｏｂは、Ｂｏｂが採用した測定設定を告知し、すなわち、Ｂｏｂは、相対位相の読出しの際にＢｏｂがそれらのパルスのどのペアを継承したかを告知し、Ａｌｉｃｅは対応する情報をシフトされたビットとして維持する。ＡｌｉｃｅおよびＢｏｂは、シフトされたビットの誤り訂正に進み、次いで、彼らは秘密鍵を生成するためにプライバシー増幅を実行する。
【００５０】
コヒーレント一方向プロトコル
コヒーレント一方向（ＣＯＷ：Coherent One Way）プロトコルでは、２つの考えられる時間ビンのうち１つの中で弱いコヒーレントパルスを送ることによって各ビットが符号化されるが、他の時間ビンは理想的には真空を含む。これらの状態は、各状態に関する単なる到着時間測定によって区別される。さらに、両方の時間ビンが弱いコヒーレントパルスを含む、デコイシーケンス（decoy sequence）と呼ばれる第３の状態がランダムに準備される。分布位相基準ＱＫＤの場合と同様に、デコイシーケンスが準備されたときはビット内で、または対応するシーケンスが準備されているときはいつでもビット分離にわたってのいずれかで、２個の連続的な非空時間ビン内のパルス同士の間のコヒーレンスを測定することによって、チャネルが監視される。コヒーレンス測定は、ロングアームとショートアームとの間の経路差がＡｌｉｃｅからの２個の連続パルス間の遅延に一致する状態で、非対称マッハ−ツェンダー干渉計内で実行される。２つの連続的な非空時間ビンが、ビット内でまたは２個の連続ビットにわたって生じる事例は、時間復号線内のコヒーレントパルスの一部を送ることによって区別され、この場合、パルスは、到着時間を記録する光検出器に達する前に移動することになる。干渉計のビジビリティは、盗聴者に関するテストパラメータを提供する。ビット分離にわたるこの追加の測定は、光子数分割（ＰＮＳ：photon number splitting）攻撃により盗聴者が得る可能性がある利点を大いに低減する。結果として、量子ビットごとに送られ得る光子の最適平均数は、ファイバ送信とは無関係になるが、時間ビン検出の、および干渉計のビジビリティの量子ビット誤り率（ＱＢＥＲ）に左右される。ＣＯＷプロトコルは、基底選定に関して何のアクティブ要素もなしに完全にパッシブな受信機とともに使用され得、２個の検出器のみを必要とするという利点を提示する。
【００５１】
６状態ＢＢ８４プロトコル
ＢＢ８４プロトコルは、４の代わりに６つの状態（６−ＢＢ８４）を用いて実現され得る。標準的な６状態ＢＢ８４では、ポアンカレ球の２つの基底のみが利用される。情報は、２個の連続パルスの間の位相差において符号化される。位相０°および１８０°は、第１の符号化基底内でビット０および１に関連付けられ、９０°および２７０°は、第２の符号化基底内で０および１に関連付けられる。第３の基底は、第１の基底および第２の基底のコヒーレント重畳と見なされ得、ビット０および１に関連する状態は、２個の連続パルスが１個のコヒーレントパルスと１個の真空パルスとを備える状態に対応し、真空パルスは、２個の連続パルスの第１（ビット０）または第２（ビット１）のいずれかである。我々はこの基底を時間ビン基底と呼ぶ。６−ＢＢ８４情報を復号するために、ＢＯＢは、ＢＢ８４基底の状態を測定するために２個のＡＭＺＩデコーダと、第３の基底の状態を測定するために時間復号線とが必要である。
【００５２】
基準フレーム独立プロトコル
基準フレーム独立（ＲＦＩ：Reference Frame Independent）プロトコルは、６−ＢＢ８４プロトコルと同じ基底を使用する。両方のプロトコル同士の間の差は、量子情報の後処理に存在する。６−ＢＢ８４では、ＢＯＢおよびＡＬＩＣＥが、盗聴を防止するために、各基底内のＱＢＥＲを最小に抑えることを望む情報を送信するために、すべての基底が使用される。しかしながら、送信媒体内の変動、すなわち、基準フレーム変動は、連続パルス同士の間の相対位相にさらなるノイズを発生させる可能性がある。ＲＦＩプロトコルは、したがって、情報を送信して、第１の２つの基底からの結果を結合させることによって、基準フレーム独立ＱＢＥＲを計算するために、時間ビン基底を使用する。
【００５３】
下記の表は、上記で説明した各プロトコルを実現するために必要とされるハードウェアを要約している。ＢＢ８４プロトコルの２個のＡＭＺＩは、測定基底を選択するために１個のアーム内のアクティブ位相変調器と組み合わせて１×ＡＭＺＩによって置換され得る。
【００５４】
【表１】
2019015949.tif 000003
【００５５】
一実施形態による図２は、並列符号化および復号のために構成されたシステムを示す。
【００５６】
送信機のアレイ２０１が提供される。送信機は、すべて同じロケーション（たとえば、サーバルーム内または同じチップ上）にあってよく、または異なるロケーション（たとえば、通信ネットワークの異なるポイント）にあってもよい。アレイ内の各送信機は、弱い光パルスを出力するように構成される。一実施形態では、これらの弱い光パルスは、暗号鍵を生み出すために上記で説明した方法と同様の方法で符号化される。送信機の出力は、次いで、マルチプレクサ２０３を使用して多重化され、光ファイバケーブル２０５を介して送信される。暗号鍵は、同じプロトコルまたは異なるプロトコルを使用して符号化され得る。マルチプレクサ２０３は、任意のタイプの多重化、たとえば、時分割多重化、波長分割多重化などを使用することができる。
【００５７】
次いで、多重化信号が、次いで到来暗号鍵を並列デコーダ２０９に導くルータ２０７によって受信される。並列デコーダ２０９は、到来鍵を復号し、復号情報が検出器２１１に送られる。
【００５８】
図１に関して説明した技術を使用してデコーダ２０９を実装することは、粗大なデコーダをもたらし、大規模展開向けのマルチプロトコル受信機の実装を非実用的にする。
【００５９】
図３は、オンチップ統合マルチプロコル、多波長検出装置用の統合シングルチップソリューションに関し、この場合、単一回路は、量子情報を並列に復号することができ、この場合、並列復号は同じプロトコルまたは異なるプロトコルを実装し得る。
【００６０】
図３の光集積デバイスは、ルータ２５１と、入力インターフェース２５３と、並列デコーダ２５５と、出力インターフェース２５７とを備える。光集積デバイスは、１つまたは複数の量子鍵配送プロトコルに従って、１つまたは複数の波長において、量子暗号鍵を並列に生成するために、位相符号化光パルスを受信および測定するように構成される。
【００６１】
下記でコンポーネントについてより詳細に説明する。
【００６２】
並列デコーダ２５５：異なるＱＫＤプロトコルに従って、位相で符号化された光パルスを復号し、並列に動作するように構成された一体型光導波路およびさらなる光集積コンポーネントのアセンブリ。
【００６３】
入力インターフェース２５３：インターフェースが固定数の入力導波路を備えるように、デコーダ内の復号のために入射光パルスシーケンスを準備するように構成された集積光導波路およびさらなる光集積コンポーネントのアセンブリ。２個以上の入力導波路の場合、所与の入力導波路に入射するパルスのシーケンスは、特定のプロトコルに従って復号されるように準備されることになる。単一の入力導波路の場合、インターフェースは、所与のプロトコルに従って復号を準備するように動的に再構成され得る。
【００６４】
ルータ２５１：複数の入力導波路を備えたインターフェースの場合、ルータは、入射符号化パルスシーケンスをさらなるＱＫＤ送信機デバイスから入力インターフェースの特定の入力導波路にルーティングするように構成された光集積デバイスまたはオプトエレクトロメカニカル（opto-electro-mechanical）デバイスである。
【００６５】
出力インターフェース２５７：復号パルスシーケンスをさらなる光検出コンポーネントに送るように構成された、集積光導波路およびさらなる光集積コンポーネントのアセンブリ。
【００６６】
図４は、一実施形態による並列エンコーダの図である。この実施形態は、いくつかの異なるプロトコルの並列復号をサポートするために使用され得る。しかしながら、異なるプロトコルの復号をサポートするために、必要に応じて、ＡＭＺＩの異なる構成が使用され得る。
【００６７】
この実施形態では、並列デコーダ３０１は、位相復号のための少なくとも２個の非対称マッハ−ツェンダー干渉計（ＡＭＺＩ）３０３および３０５からなる。
【００６８】
第１のＡＭＺＩ３０３は、２個の入力導波路３０７、３０９を備える。２個の入力導波路３０７、３０９は、入力カプラ３１１に通じる。この例で、入力カプラは５０：５０入力カプラであり、この場合、入力３０７、３０９のいずれかからカプラ３１１に入る光子は、２個の出力のうちのいずれかを抜け出る等しい機会を有する。入力カプラ３１１は、ＡＭＺＩの１個のアーム上で第１の遅延線３１３に通じる第１の出力を有する。カプラ３１１の出力のうちの一方の出力は、ＢＢ８４プロトコルおよびＢ９２プロトコルに関して図１に関して説明したように、アームの各々内のパルスの位相状態を復号するために、位相変調器３１５を用いてＡＭＺＩの一方のアームに通じる。図４の例では、位相変調器３１５は、ＡＭＺＩのショートアーム内に示されている。しかしながら、位相変調器３１５は、ロングアーム内に配置されてもよい。ロングアーム内の余剰伝搬損失を明らかにするために、入力カプラは、ロングアームおよびショートアームの出力における電力の平衡をとるために、５０：５０と異なってよい。
【００６９】
ＡＭＺＩのロングアームおよびショートアームは、次いで、出力カプラ３１７によって結合される。この例では、出力カプラ３１７は５０：５０カプラである。出力カプラの出力は、出力導波路３１９および３２１である。
【００７０】
デコーダは、第１のＡＭＺＩ３０３と同じ方法で構成されている第２のＡＭＺＩ３０５を備える。不要な反復を回避するために、同様の特徴を示すために、同様の参照番号が使用される。
【００７１】
上記の設計では、基底は光子が２個のＡＭＺＩのうちの１つにランダムに入ることによって切り替わるため、位相変調器は、システムの動作の間に切り替えられる必要がない。したがって、上記のデコーダは、高速再構成を必要とせず、したがって、超低損失プラットフォーム上に作製され得るため、上記のデコーダは、パッシブプラットフォームとアクティブプラットフォームの両方の上で実現され得る。
【００７２】
基底をランダムに変更するために、位相変調器が切り替えられることが必要とされる場合、位相変調器は、高周波数（＞１ＧＨｚ）において基底を選択することが必要になり、これは、回路は少なくともその速度で再構成可能である必要があることを意味する。今まで、任意の既存のパッシブプラットフォーム上でこれは不可能である。しかしながら、図４を参照して説明した設計では、両方のＡＭＺＩは直交基底を測定するように構成され得るため、高速においてＱＫＤを動作させることが可能である。アクティブプラットフォーム上の伝搬損失はパッシブプラットフォーム上よりも少なくとも一桁高いため、パッシブプラットフォームを使用する能力は有利である。送信機内の損失が多ければ多いほど、ＱＫＤがセキュアに実現され得る距離は短くなる。
【００７３】
１．並列デコーダは、時間ビン復号（または、パルス到着時間記録）のためにさらなる導波路３３１を備え得る。さらなる実施形態では、並列デコーダは、両方のＡＭＺＩ３０３、３０５の間の位相差を安定させるために、４個の入力光導波路のうちの１つまたは複数の上に１つまたは複数のさらなる位相変調器３２３を備え得る。
【００７４】
２．並列デコーダの説明。ＤＳＰプロトコルに従って位相において符号化されたパルスのシーケンスを復号するためのマルチプロトコル動作：
１．入射光パルスは、ＡＭＺＩ３０３、３０５の入力導波路３０７、３１１のうちの１つに送られる。
２．対応するＡＭＺＩの位相変調器３１５は、ＡＭＺＩのショートアームおよびロングアーム内を移動しているパルス同士の間のＰＩラジアンの位相差を与えるように構成される。
【００７５】
３．ＢＢ８４プロトコルに従って、位相において符号化されたパルスのシーケンスを復号するために：
１．入射パルスは、第１のＡＭＺＩ３０３または第２のＡＭＺＩ３０５の入力のうちのいずれか１つにランダムに送られる。
２．各ＡＭＺＩ３０３、３０５の位相変調器３１５は、各ＡＭＺＩのショートアームおよびロングアーム内を移動しているパルス同士の間のＰＩラジアンの位相差を与えるように構成される。
３．位相変調器３２３は、一方のＡＭＺＩのロング（ショート）アーム内を移動しているパルスともう一方のＡＭＺＩのロング（ショート）アーム内を移動しているパルスとの間のＰＩ／２ラジアンの位相差を安定させるために使用され得、したがって、測定基底は、ＡＭＺＩ３０３、３０５のうちのどちらがパルスを復号するかによって決定される。
【００７６】
４．ＣＯＷプロトコルに従って、位相において符号化されたパルスのシーケンスを復号するために：
１．入射パルスは、１個のＡＭＺＩ３０３、３０５の１個の入力と１個の時間ビンデコーダ３１１との間で分割される。
２．対応するＡＭＺＩ３０３、３０５の位相変調器３１５は、ＡＭＺＩのショートアームおよびロングアームに沿って移動しているパルス同士の間のＰＩラジアンの位相差を伝えるように構成される。
３．代替として：入射パルスは、第１のＡＭＺＩ３０３の１個の入力と第２のＡＭＺＩ３０５の両方の入力との間で分割される。
１．第１のＡＭＺＩ３０３の位相変調器は、ＡＭＺＩのショートアームおよびロングアーム内に沿って移動しているパルス同士の間のＰＩラジアンの位相差を与えるように構成される。
【００７７】
第２のＡＭＺＩの各入力導波路内を移動しているパルスの相対位相は、パルスがショートアームに沿ってのみ移動するように調整される、または、第２のＡＭＺＩのショートアームおよびロングアーム内を移動しているパルスの相対位相は、第２のＡＭＺＩの両方のアームの出力におけるジョイント信号が復号された時間ビン信号に対応するように、ＰＩ／２に設定される。図５は、多入力インターフェースの図である。入力インターフェース（Ｉ）は、集積光導波路およびさらなる光集積コンポーネントの構成を備えた光集積デバイスのセクションである。この実施形態では、入力インターフェースは、図４を参照して説明したタイプの並列デコーダにパルスを導く。しかしながら、並列デコーダの他の構成が使用されてもよい。不要な反復を回避するために、同様の特徴を示すために、同様の参照番号が使用される。
【００７８】
一実施形態では、インターフェースは、以下を備える。
【００７９】
５個の入力導波路１１０１、１１０３、１１０５、１１０７、および１１０９。入力インターフェースは、光パルスを準備して、並列デコーダに導く。
【００８０】
１個の導波路１１０９は、ＤＰＳプロトコルに従って復号するために、入射パルスを並列デコーダセクション内の１個のＡＭＺＩの単一入力１２０９に送るために使用される。
【００８１】
ＢＢ８４プロトコルに従って復号するために、入力導波路１１０７、１１０５のうちの１つの中の入射パルスを、各々が、並列デコーダセクションの別個のＡＭＺＩの１個の入力導波路１２０７、１２０５に（それぞれ）接続される、２個の出力導波路１１１７および１１１５に分割するために使用される１個の２×２カプラ１１００。
【００８２】
ＣＯＷプロトコルに従って復号するために、入力導波路１１０３、１０１１のうちの１つの中の入射パルスを、１個が並列デコーダセクションの１個のＡＭＺＩの１個の入力導波路１２０３に接続され、１個が並列デコーダセクションの時間ビン復号導波路１２０１接続される、２個の出力導波路１１１１、１１１３に分割するために使用される１個の２×２カプラ１２００。
【００８３】
入力インターフェースは、両方のＡＭＺＩ同士の間の位相差を安定させるために、１つまたは両方の出力光導波路（１１１５および１１１７）上に少なくとも１個のさらなる位相変調器１１１６を備え得る。
【００８４】
光カプラ１１１０および１２００は、５０：５０の光学分割比、または復号プロトコルの最適動作のために、アーム１１１５および１１１７ならびに１１１１および１１１３内のパルスの強度において不平衡を生み出すことが可能ないずれかの任意の比率を有し得る。
【００８５】
図５では、インターフェースは次のように動作する。
１．入力導波路１１０９上の入射パルスシーケンスがＤＰＳプロトコルに従ってさらに復号されることになるように、１１０９は入力導波路１２０９に接続される。
２．入力導波路１１０７は、２×２カプラ１１００内の出力導波路１１１７および１１１５に結合される。
入力導波路１１０５は、２×２カプラ１１００によって出力導波路１１１７および１１１５に結合される。
１１０５または１１０７上の入射パルスシーケンスがＢＢ８４プロトコルに従って復号されることになるように、出力導波路１１１７は入力導波路１２０７に接続され、出力導波路１１１５は入力導波路１２０５に接続される。
３．入力導波路１１０３は、２×２カプラ１２００内で出力導波路１１１３および１１１１に結合され、入力導波路１１０１は、２×２カプラ１２００内で出力導波路１１１３および１１１１に結合される。
１１０１または１１０３上の入射パルスシーケンスがＣＯＷプロトコルに従って復号されることになるように、出力導波路１１１３は入力導波路１２０３に接続され、出力導波路１１１１は入力導波路１２０１に接続される。
４．２個のＡＭＺＩは、各々、出力導波路の対１２１９、１２１７および１２１５、１３１２を有する。
【００８６】
図５はまた、多出力インターフェースを示している。出力インターフェース（Ｏ）は、並列デコーダセクションの各ＡＭＺＩ出力導波路および時間ビン復号導波路用の１個の導波路を備える一集積光導波路のセクションである。
【００８７】
図５では、導波路１２０１は、出力インターフェース内の導波路１３０１に直接接続される。
【００８８】
ＡＭＺＩのうちの１つからの出力導波路１２１３および１２１５の対は、それぞれ出力インターフェースにおいて導波路１３０３および１３０５に接続される。同様に、ＡＭＺＩのうちの他方からの出力導波路１２１７および１２１９の対は、それぞれ出力インターフェースにおいて導波路１３０７および１３０９に接続される。
【００８９】
図６は、図５の入力インターフェースの変形形態を示す。図６の入力インターフェースは、図５の同じ並列デコーダセクションにインターフェースする。図５の上記の例では、５個の入力導波路が存在する。しかしながら、ＢＢ８４プロトコルおよびＣＯＷプロトコルには、１個の入力のみが必要とされる。図６は、２×２カプラとは対照的に、１個から２個のカプラを使用する。
【００９０】
インターフェースは以下を備える：
１．３個の入力導波路１１０１、１１０５、および１１０９。
２．１個の導波路１１０９は、ＤＰＳプロトコルに従って復号するために、入射パルスを並列デコーダセクション内の１個のＡＭＺＩの単一入力１２０９に送るために使用される。
３．ＢＢ８４プロトコルに従って復号するために、入力導波路１１０５内の入射パルスを、各々が、並列デコーダセクションの別個のＡＭＺＩの１個の入力１２０５、１２０７導波路に接続される、２個の出力導波路に分割するために使用される１個の１×２光カプラ１０９８。
４．ＣＯＷプロトコルに従って復号するために、入力導波路１０１１内の入射パルスを、１個が並列デコーダセクションの１個のＡＭＺＩの１個の入力導波路に接続され、１個が並列デコーダセクションの時間ビン復号導波路１２０１に接続される、２個の出力導波路に分割するために使用される１個の１×２カプラ（１０９９）。
５．入力インターフェースは、両方のＡＭＺＩ同士の間の位相差を安定させるために、１つまたは両方の出力光導波路１１１５、１１１７上に少なくとも１個のさらなる位相変調器１１１６を備え得る。
６．光カプラ１０９８および１０９９は、５０：５０の光学分割比、または復号プロトコルの最適動作のために、アーム１１１５および１１１７ならびに１１１１および１１１３内のパルスの強度において不平衡を生み出すことが可能ないずれかの任意の比率を有し得る。
【００９１】
図６では、インターフェースは次のように動作する。
１．入力導波路１１０９上の入射パルスシーケンスがＤＰＳプロトコルに従ってさらに復号されることになるように、１１０９は入力導波路１２０９に接続される。
２．入力導波路１１０５は、１×２カプラ内の出力導波路１１１７および１１１５に結合される。
１１０５上の入射パルスシーケンスがＢＢ８４プロトコルに従って復号されることになるように、出力導波路１１１７は入力導波路１２０７に接続され、出力導波路１１１５は入力導波路１２０５に接続される。
３．入力導波路１１０１は、２×２カプラ内の出力導波路１１１３および１１１１に結合される、
さらに、１１０１上の入射パルスシーケンスがＣＯＷプロトコルに従って復号されることになるように、出力導波路１１１３は入力導波路１２０３に接続され、出力導波路１１１１は入力導波路１２０１に接続される。
【００９２】
多出力インターフェースも図６に示されている。図６のデコーダセクションおよび多出力インターフェースは、図５に関して説明したデコーダセクションおよび多出力インターフェースと同じである。
【００９３】
図６の実施形態は、図７に示す時分割多重化のためにも適応され得る。不要な反復を回避するために、同様の特徴を示すために、同様の参照番号が使用される。図７では、入力インターフェースは、プロトコル実行を時間多重化するために、インターフェースの複数の導波路のうちの１つの上にさらなるショート遅延線１１０８（たとえば、図４の線３１３の遅延の半分）を備える。
【００９４】
１１０５上のショート遅延線１１０８は、ＤＰＳプロトコルおよびＣＯＷプロトコルの実行に対してＢＢ８４プロトコルの実行を時間オフセットすることを可能にする。
【００９５】
図８では、インターフェースは、以下を備える。
１．４個の入力導波路（１１０１、１１０３、１１０７、および１１０９）。
２．１個の直線導波路１１０９は、ＤＰＳプロトコルに従って復号するために、入射パルスを並列デコーダセクション内のＡＭＺＩの単一入力に送るために使用される。
３．ＢＢ８４プロトコルに従って復号するために、入力導波路１１０７内の入射パルスを、各々が、それぞれ並列デコーダセクションの別個のＡＭＺＩの１個の入力導波路１２０５、１２０７に接続された、２個の出力導波路１１１５、１１１７に分割するために使用される、１個の２×２光カプラ１１００。
４．ＲＦＩプロトコルまたはＣＯＷプロトコルに従って復号するために、入力導波路１１０１および１１０３のうちの１つの中の入射パルスを、１個の導波路１１０５が入力インターフェースセクションの２×２カプラ１１００の１個の入力導波路に接続され、１個の導波路１１１１が並列デコーダセクションの時間ビン復号導波路１２０１に接続された、２個の出力導波路１１０５、１１１１に分割するために使用される１個の２×２光カプラ１２００。
５．入力インターフェースは、両方のＡＭＺＩ同士の間の位相差を安定させるために、１つまたは両方の出力光導波路（１１１５および１１１７）上に少なくとも１個のさらなる位相変調器１１１６を備え得る。
６．光カプラ１１００および１２００は、５０：５０の光学分割比、または復号プロトコルの最適動作のために、アーム１１１５および１１１７ならびに１１１１および１１１３内のパルスの強度において不平衡を生み出すことが可能ないずれかの任意の比率を有し得る。
【００９６】
図８では、インターフェースは次のように動作する。
１．入力導波路１１０９上の入射パルスシーケンスがＤＰＳプロトコルに従ってさらに復号されることになるように、１１０９は入力導波路１２０９に接続される。
２．入力導波路１１０７は、２×２カプラ１１００内の出力導波路１１１７および１１１５に結合される。
導波路１１０５は、２×２カプラ１１００内の出力導波路１１１７および１１１５に結合される。
１１０５または１１０７上の入射パルスシーケンスがＢＢ８４プロトコルに従って復号されることになるように、出力導波路１１１７は入力導波路１２０７に結合され、出力導波路１１１５は入力導波路１２０５に接続される。
３．入力導波路１１０１および１１０３は、２×２カプラ１２００内で導波路セクション１１０５および出力導波路１１１１に結合される。
入力導波路１１０１は、２×２カプラ１２００内で出力導波路１１０５および１１１１に結合される。
ＡＭＺＩ設定がＢＢ８４プロトコルの設定である場合、ＲＦＩプロトコルに従って、またはＡＭＺＩ設定が同一である場合、ＣＯＷプロトコルに従って、１１０１または１１０３上の入射パルスシーケンスが復号されることになるように、出力導波路１１１１は入力導波路１２０１に接続される。
４．出力インターフェースの出力導波路は、さらなる一体型光検出器またはさらなる一体型光出力カプラ２０２に接続される。
【００９７】
図８の実施形態は、図９に示す時分割多重のためにも適応され得る。不要な反復を回避するために、同様の特徴を示すために、同様の参照番号が使用される。図９では、入力インターフェースは、
プロトコル実行を時分割多重化するために、インターフェースの複数の導波路のうちの１つの上にさらなるショート遅延線１１０８（たとえば、図４の線３１３の遅延の半分）を備える。
動作
１１０５上のショート遅延線１１０８は、ＤＰＳプロトコルおよびＣＯＷプロトコルの実行に対してＢＢ８４プロトコルの実行を時間オフセットすることを可能にする。
【００９８】
図１０では、インターフェースは、以下を備える。
１．３個の入力導波路１１０３、１１０７、および１１０９。
２．１個の直線導波路１１０９は、ＤＰＳプロトコルに従って復号するために、入射パルスを並列デコーダセクション内のＡＭＺＩの単一入力に送るために使用される。
３．１個の１×２光カプラ１０９８は入力導波路１１０３内の入射パルスを２個の出力導波路１１０５、１１１１に分割するために使用され、１個の導波路１１１１は、並列デコーダセクションのＡＭＺＩの１個の入力導波路１２０１に接続され、１個の導波路１１０５は２個の出力導波路１１１５、１１１７を用いて２×２光カプラ１１００に接続され、１個の導波路１１１５は時間復号線１２０５に接続され、１個の導波路１１１７は、並列デコーダセクションのさらなるＡＭＺＩの１個の入力に接続される。この構成は、ＲＦＩプロトコルに従って入射パルスシーケンスを復号することを可能にする。
４．２×２光カプラ１１００は、ＣＯＷプロトコルに従って復号するために、入射パルスを２個の出力導波路１１１５、１１１７に分割するために使用され、１個の導波路１１１５は時間復号線１２０５に接続され、１個の導波路１１１７は並列デコーダセクションのさらなるＡＭＺＩの１個の入力に接続される。
５．入力インターフェースは、両方のＡＭＺＩ同士の間の位相差を安定させるために、１つまたは両方の出力光導波路１１１５、１１１７上に少なくとも１個のさらなる位相変調器１１１６を備え得る。
６．２×２カプラ１１００は、５０：５０の光分割比、または復号プロトコルの最適な動作のためにアーム１１１５および１１１７内のパルスの強度における不平衡を生み出すことが可能ないずれかの任意の比率を有し得る。
７．１×２カプラ１０９８は、５０：５０の光分割比、または復号プロトコルの最適な動作のために１１１１および１１０５内のパルスの強度における不平衡を生み出すことが可能ないずれかの任意の比率を有し得る。
【００９９】
図１０では、インターフェースは次のように動作する。
１．入力導波路１１０９上の入射パルスシーケンスがＤＰＳプロトコルに従ってさらに復号されることになるように、１１０９は入力導波路１２０９に接続される。
２．入力導波路１１０７は、２×２カプラ内の出力導波路１１１７および１１１５に結合される。
１１０７上の入射パルスシーケンスがＣＯＷプロトコルに従って復号されることになるように、出力導波路１１１７は入力導波路１２０７に接続され、出力導波路１１１５は入力導波路１２０５に接続される。
３．入力導波路１１０３は、１×２カプラ内の出力導波路１１０５および１１１１に結合される。
導波路１１０５は、２×２カプラ１１００内の出力導波路１１１５および１１１７に結合される。
１１０３上の入射パルスシーケンスがＲＦＩプロトコルに従って復号されることになるように、出力導波路１１１は入力導波路１２０１に接続される。
４．出力インターフェースの出力導波路１３０９、１３０７、１３０５、１３０３、１３０１は、一体型光検出器または一体型光出力カプラに接続される。
【０１００】
図１１では、インターフェースは、以下を備える。
１．２個の入力導波路１１０１、１１０３。
２．１個の直線導波路１１０１は、ＤＰＳプロトコルに従って復号するために、入射パルスを並列デコーダセクション内のＡＭＺＩの単一入力に送るために使用される。
３．入力導波路内の入射パルスを３個の出力導波路１５０１、１５０３、および１５０５に分割するために使用される１個の１×３カプラ６００。導波路１５０１および１５０５は、各々、ＲＦＩプロトコルに従って復号するために、並列デコーダセクションの別個のＡＭＺＩの１個の入力導波路に接続される。他の導波路１５０３は、時間ビン復号線１２０５に接続される。
４．入力インターフェースは、両方のＡＭＺＩ同士の間の位相差を安定させるために、１つまたは両方の出力光導波路１５０１および１５０５上に少なくとも１個のさらなる位相変調器（１０６ｐ）を備え得る。
【０１０１】
図１２では、インターフェースは、図１１を参照して説明した入力インターフェースと同様である。しかしながら、図１１の１×３カプラ６００は、再構成可能な１×３光カプラ６０４によって置換され得る。カプラおよびＴＯＭ位相変調のそのような構成では、入射パルスを１個、２個、または３個の導波路に沿って分割し、したがって、実装するためのプロトコルを選定することができる。この場合、１つのプロトコルのみ、または２つの異なるプロトコルを同時に実行していてもよいが、時間および／または波長多重化を使用して、いくつかのプロトコルを並列に実行することが依然として可能である。
【０１０２】
図１３では、並列デコーダは２個のＡＭＺＩを備える。この実施形態では、デコーダを介した光子用の経路のみが２個のＡＭＺＩのうちの１つを経由する。ＡＭＺＩは、図４を参照して説明したＡＭＺＩと同一であり、不要な反復を避けるために、同様の特徴を示すために、同様の参照番号が使用される。
【０１０３】
インターフェースは以下を備える：
１．２個の入力導波路１１０５および１１０９。
２．１個の導波路１１０９は、ＤＰＳプロトコルに従って復号するために、入射パルスを並列デコーダセクション内のＡＭＺＩの単一入力に送るために使用される。
３．ＢＢ８４プロトコルに従って復号するために、入力導波路１１０５内の入射パルスを、各々が、並列デコーダセクションの別個のＡＭＺＩの１個の入力導波路１２０５、１２７０に接続された、２個の出力導波路１１１５、１１１７に分割するために使用される、１個の１×２光カプラ１０９８。
４．入力インターフェースは、両方のＡＭＺＩ同士の間の位相差を安定させるために、１つまたは両方の出力光導波路１１１５、１１１７上に少なくとも１個のさらなる位相変調器１１１６を備える。
５．入力インターフェースは、ＡＭＺＩの第１のカプラにおける出力を制御するために、１１０５上に少なくとも１個のさらなる位相変調器１１１６を備える。
６．光カプラ１０９８は、５０：５０の光分割比、または復号プロトコルの最適な動作のためにアーム１１１５および１１１７内のパルスの強度における不平衡を生み出すことが可能ないずれかの任意の比率を有し得る。
【０１０４】
図１３では、インターフェースは次のように動作する。
１．入力導波路１１０９上の入射パルスシーケンスがＤＰＳプロトコルに従ってさらに復号されることになるように、１１０９は入力導波路１２０９に接続される。
２．入力導波路１１０５は、１×２カプラ内の出力導波路１１１７および１１１５に結合される。
１１０５上の入射パルスシーケンスがＢＢ８４プロトコルに従って復号されることになるように、出力導波路１１１７は入力導波路１２０７に接続され、出力導波路１１１５は入力導波路１２０５に接続される。
３．図１３はまた、多出力インターフェースを示している。出力インターフェース（Ｏ）は、並列デコーダセクションの各ＡＭＺＩ出力導波路用の１個の導波路１３０３、１３０５、１３０７、および１３０９を備える集積光導波路のセクションである。
【０１０５】
図１４は、図５のコンポーネントの変形形態を示す。入力インターフェース、デコーダ、および出力インターフェースは、図５を参照して説明した入力インターフェース、デコーダ、および出力インターフェースと同じである。しかしながら、コンポーネントはルータも備える。複数の結合された同調可能なカプラおよび導波路の構成は、ルーティング動作を実行するように設計され得る。入射光を入力インターフェースに導くための、そのような複数の同調可能なカプラおよび導波路のいずれの構成もルータを構成する。この場合、ルータおよび入力インターフェースのアセンブラは、より一般的な方法でルーティングインターフェースと呼ばれる場合がある。
【０１０６】
ルータは、特定のプロトコルに従って復号するために、入射パルスを、インターフェースの異なる入力導波路１１０１、１１０３、１１０５、１１０７、および１１０９に導く。
【０１０７】
ルータはオンチップまたはオフチップである。
【０１０８】
一実施形態では、ルータ以下を備え得る。
０  パッチパネル
１  ＭＥＭＳスイッチ
２  同調可能なカプラのアレイ
３  ＡＷＧ
ＭＥＭＳ作動と互換性のあるいくつかのプラットフォーム上で、ＭＥＭＳスイッチを使用してルーティングが行われ得る。ルータは、パルスシーケンスの波長に従って、光を異なるプロトコル入力にルーティングするためのＡＷＧデマルチプレクサをやはり備え得る。
【０１０９】
図１５は、図１３のコンポーネントの変形形態を示す。入力インターフェース、デコーダ、および出力インターフェースは、図５を参照して説明した入力インターフェース、デコーダ、および出力インターフェースと同じである。しかしながら、コンポーネントはルータも備える。ルータは、（Ｉ）の各導波路内の入力を制御するために、１個のアーム上の位相変調器１１１６と平衡のとれた１個のＭＺＩ１００を備える。
【０１１０】
１１０９において１００％→ＤＰＳプロトコル。
１１０５において１００％→ＢＢ８４プロトコル。
１２０９上の入射パルスと１２０７上の入射パルスとの間のＰＩ位相シフトを設定するように位相変調器１１０９が構成され、１１０９において１：３および１１０５において２：３→ＣＯＷプロトコル。
【０１１１】
ＤＳＰ、ＣＯＷ、ＢＢ８４では、時間ビンデコーダは存在しないが、上部干渉計が時間線の役目を果たすことができるように回路を再構成するために、入力干渉計が提供される。
【０１１２】
図１６は、図１５のコンポーネントの変形形態である。図１６では、入力インターフェース、デコーダ、および出力インターフェースは、図１５を参照して説明した入力インターフェース、デコーダ、および出力インターフェースと同じである。しかしながら、ルータ内で、ＭＺＩ１００は１×２カプラ１０９８によって置換され得る。
【０１１３】
図１７は、図１６のコンポーネントの変形形態を示す。ここで、入力インターフェースは、直接ＤＰＳのために第２のＡＭＺＩの導波路に接続するさらなる導波路１１０１を備える。この構成は、導波路に沿った低損失を可能にし得る。
【０１１４】
図１８は、ＡＷＧデマルチプレクサを用いたルータを備えたコンポーネントを示す。入力インターフェースおよびデコーダセクションは、図５を参照して説明した入力インターフェースおよびデコーダセクションと同じである。しかしながら、出力セクションは、復号された信号の時分割多重化のための遅延線を備える。出力セクション内の導波路１３０９、１３０７、および１３０５、１３０３の各ペアは、干渉計の各々からの出力を搬送し、出力の対と見なされる。この実施形態では、第１の出力の対１３０７、１３０９と、第２の出力の対１３０３、１３０５とが存在する。各出力の出力導波路１３０９、１３０５のうちの１つは、各対の中の導波路のうちの一方の長さがもう一方の導波路の長さよりも長くなるように、遅延ループを備える。
【０１１５】
導波路１３０９、１３０７および１３０５、１３０３の第１の対および第２の対の出力は、それぞれ、第１の２×１出力カプラおよび第２の２×１出力カプラにおいて結合される。導波路の第１の対の出力は導波路１３０８内に結合され、導波路の第２の対の出力は導波路１３０４内に結合される。導波路の各対内の遅延ループにより、遅延ループを有する導波路からの出力は、その対の他の導波路と比較して遅延される。したがって、対内の各導波路からの出力は、時間の点で分離され、従って、単一導波路によって出力され得る。３ｄＢコストが受け入れられる場合、これは、検出器の数の削減を可能にする。２×１カプラ内で２個の導波路を結合するとき、入力光の５０％のみが出力に結合される。これはしたがって余剰損失であるが、チップの他の場所の損失に応じて、この３ｄＢ損失は、依然としてユーザに受け入れられる可能性がある。
【０１１６】
図１９
潜在的なアプリケーションにおいて、プロトコルを選択するためにＣＷＤＭが使用されることになり、入力と出力の両方において帯域幅多重を増大するためにＤＷＤＭグリッドが使用され得る。たとえば：Ａｌｉｃｅ１から４は、疎波長分割多重化グリッドにおいて４個の異なる光バンドを使用した異なるプロトコルに従って情報を送る（チャネル同士の間に２０ｎｍの間隔）。ＤＰＳがバンド１５１１内の波長に関して使用され、ＢＢ８４がバンド１５３１に関して使用され、ＣＯＷがバンド１５５１に関して使用される。このとき、各Ａｌｉｃｅは、様々な波長において信号を送り、同じプロトコルを並列に動作させるために、密波長分割多重化を使用することもできる（チャネル同士の間に０．２ｎｍの間隔）。受信機ＢＯＢは、したがって、ルータにおいてＣＷＤＭグリッドの逆多重化を必要とし、各出力導波路の出力においてＤＷＤＭの逆多重化を必要とすることになる。
【０１１７】
図１９は、図１８のコンポーネントの変形形態を示す。ルータ、入力インターフェース、およびデコーダは、図１８を参照して説明したルータ、入力インターフェースおよびデコーダと同じである。図１９の出力インターフェースにおいて、出力インターフェースの各出力導波路は、ＡＷＧデマルチプレクサと、検出器または出力カプラコンポーネントに通じるさらなる導波路とを備える。
【０１１８】
様々な理由で、回路の各アーム内の損失を制御することが好都合である。一例として、セキュリティ上の理由は、各基底において光子検出確率を平衡させることを必要とする。別の例として、光子を測定するために使用される検出器は、チップによって補償され得る異なる検出効率性を有し得る。これらの目的で、チップの出力セクションの導波路は、不平衡カプラまたは同調可能なカプラを導入することによってさらに強化され得る。
【０１１９】
いくつかのビルディングブロック構成は同等であり、したがって、ここで描かれる回路は、いくつかのビルディングブロックをいくつかの他のビルディングブロックと交換することに基づいて、すべての可能な同様の回路を含む。
【０１２０】
ビルディングブロックの交換可能性
たとえば：
単一導波路は、異なるチャネル同士の間の損失の追加制御を有するために、１×２カプラによって同等に置換され得る。
１×２カプラ９８は、２×２カプラ１００によって同等に置換され得る。
２×２カプラ１００は、同調可能なＭＺＩアセンブリによって同等に置換され得る（干渉計アーム内で２×１００および１×１０６または２×１０６）。
時間多重遅延線は、１×２カプラまたは２×２カプラの入力／出力導波路と同等に結合され得る。
遅延線および位相変調器の修正されたロケーションを有し、描かれた回路と同じ動作を実現する任意の回路は、描かれた回路と同等である。
一般性または機能を損失せずに、描かれた回路に低減され得る任意の回路は描かれた回路と同等である。
アクティブプラットフォーム上で、直交基底用に構成された２個のＡＭＺＩは、復号基底を選択するために、１個のアーム内に高速アクティブ変調器を備えた１個のシングルＡＭＺＩによって同等に置換され得る。
【０１２１】
上記のコンポーネントは、たとえば、図２０のプロセスフローを使用して、いくつかの異なる技法によって作製され得る。製作システムに関して多くの可能性が存在し、たとえば：シリコンベース：Ｓｉ、ＳＯＩ（シリコンオンインシュレータ）、ＳｉＮ（窒素ケイ素）、ＳｉＯ2（二酸化ケイ素）、ＳｉＯＮ（シリコンオキシナイトライド−混合物）だけでなく、ガラス、ポリマー、ダイアモンド、炭化ケイ素、および他のパッシブ材料もある。導波路は、メンブレン（ＳｉＯ２絶縁膜上のＳｉメンブレンまたはＳｉＮメンブレン）の表面にあってよく、独立型（ＳＯＩウエハ内のぶらさがった（suspended）Ｓｉ導波路、またはＳｉＮウエハもしくはＳｉウエハ上のぶらさがったＳｉＮ）であってよく、またはクラッディング内に埋め込まれてもよい（たとえば、ＳｉＯ２クラッディング内のＳｉＮ、またはＳｉＯ２クラッディング内のＳｉＯＮ）。
【０１２２】
図２０Ａでは、Ｅｐｉ基板５００、たとえば、シリコン基板が用意される。次に、図２０Ｂでは、Ｓｉ基板５００を覆ってＳｉ基板５００と接触して、クラッディング材料５０３が提供される。この例では、クラッディング材料５０３は、ＳｉＯ２であり、ＣＶＤ堆積によって成長される。
【０１２３】
図２０Ｃでは、導波路材料５０５は、クラッディング材料５０３上に成長される。この例では、導波路は、導波路材料の堆積、たとえば、ＳｉＮまたはＳｉＯＮのＣＶＤ堆積によって形成される。この例では、導波路は電子ビームリソグラフィ技法を使用してパターン化される。しかしながら、フォトリソグラフィ＋（プラズマおよび／または化学）エッチング、直接レーザ書込み、イオン交換、ナノインプリントなど、他の技法が使用され得る。図２０Ｄでは、導波路材料５０５上にＺＥＰ−５２０Ａなどのリソグラフィレジスト５０７がスピンされて（spun）焼成される（baked）。図２０Ｅでは、レジストは電子ビームを使用してパターン化される。次に、図２０Ｆに示すように、現像液としてＮ酢酸アミル溶液を使用し、リンス溶液としてメチルイソブチルケトンを使用して、パターン化されたレジストが現像される。
【０１２４】
次に、図２０Ｇでは、たとえば、誘導結合プラズマ反応性イオンエッチングを使用して、導波路パターンは導波路材料に転写される。残留レジストは、たとえば、図２０Ｈに示されるように、１１６５またはジメチルアセトアミノの溶液を使用して除去される。
【０１２５】
さらなるクラッディング材料５０９、たとえば、ＳｉＯ２の追加のＣＶＤ堆積で導波路材料５０７を過剰にクラッディングすることが図２０Ｉに示される。図２０Ｉに示されるように、さらなるクラッディング材料の堆積の後に、材料層５１１、たとえば、５ｎｍクロームおよび１５０ｎｍ金が、たとえば、図２０Ｊに示されるように、電子ビーム蒸着を使用して堆積される。
【０１２６】
図２０Ｄから図２０Ｆを参照して説明したのと同様のリソグラフィステップを使用して、金属接点用のパターンが定められる。図２０Ｋに示されるように、化学エッチ、たとえば、パターンを金属層に転写するために、消散＋塩酸およびクロームエッチャントが使用され得る。
【０１２７】
図２０Ｌは、クラッディング層内に埋め込まれた導波路５０７の上部の上にパターン化された金属層５１１の上面図を示す。このタイプのパターンは、導波路が２個の光路を形成する干渉計を形成するために使用され得る。この図では、上部経路は、電流が電極を通過することを可能にする電極５１１によってカバーされる。これは、電極を温め、金属層５１１の真下の導波路内の位相変化をもたらす。
【０１２８】
さらなる実施形態では、図２０Ｍから図２０Ｑに示されるように、金属パターンを定義するためにリフトオフプロセスが使用される。図２０Ｍに示されるように、クラッディング材料上に第１のレジスト５２１がスピンされて焼成され、材料パターンを備えて露出される。これは、図２０Ｄから図２０Ｆを参照して上記で説明したプロセスと同様である。図２０Ｎに示されるように、若干のアンダーエッチングを生じさせるために、この露出は高用量で行われる。レジストを除去するとき、レジスト／クラッディングインターフェースにおける開口５２３はレジスト／エアインターフェースにおけるよりも幅広い。
【０１２９】
図２０Ｏに示されるように、材料５２２は、レジスト５２１上に、クラッディング材料の上部の上の開口５２３内部に堆積される。
【０１３０】
図２０Ｐに示されるように、レジストは剰余材料とともに除去され、材料パターンのみをクラッディング材料に接着した状態に残す。図２０Ｑに示される上面図は、図２０Ｌに示される上面図と同様である。
【０１３１】
図２０は、導波路と、導波路をオーバーレイする接触とを作製することが可能な１つの作製システムを示した。図１から図１９に関して説明した構造のすべては、必要に応じて、位相を変更させるための電極を用いた導波路を使用して作製され得る。
【０１３２】
パッシブ媒体上で、上記の方法が「充填された」断面積を有する導波路の作製に関係付ける導波路からの損失を制御するために、エッチの深さおよび導波路の形状が使用され得、この場合、導波路の断面積が固体２Ｄ形状を形成する。しかしながら、たとえば、導波路材料の１つ、２つ、またはそれ以上のストリップによって定義される断面積など、他の断面積が可能である。上記の導波路は、いわゆる、ディープエッチされた導波路またはシャローエッチされた導波路であってよい。ディープエッチされた導波路は、パッシブ材料システムにおける損失がより低い。
【０１３３】
上記のシステムは、パッシブ材料システムを参照して説明されている。しかしながら、実施形態はパッシブプラットフォームとアクティブプラットフォームの両方で実現され得る。
【０１３４】
上記の実施形態では、デコーダセクションの要素を結合することによって異なるプロトコルが実現される。
【０１３５】
要約例として：
ＢＢ８４：入力セクションの出力の第ｎ番目のセットは、入射パルスが２個のＡＭＺＩに分割されるように、および相対的強度と各ＡＭＺＩに送られるパルスの位相との間に明瞭な関係が存在するように構成される。たとえば、入力セクションは、ＡＭＺＩ１に入るパルスとＡＭＺＩ２に入るパルスとの間にｐｉ／２位相シフトが存在するような方法で、ＡＭＺＩ１とＡＭＺＩ２との間の入射パルスを分割する。さらに、入力セクションの出力の第ｎ番目のセットは、１：１とは異なり得る明瞭な強度比で入射パルスを分割するように構成される。
【０１３６】
ＤＰＳ：入力セクションの出力の第ｎ番目のセットは光を１個のＡＭＺＩに送る。
【０１３７】
ＣＯＷ：入力セクションの出力の第ｎ番目のセットは、１：１とは異なり得る強度比で、１個のＡＭＺＩと１個の時間線との間で入射パルスを分割するように構成される。
【０１３８】
ＲＦＩ：入力セクションの出力の第ｎ番目のセットは、各ＡＭＺＩに入るパルス同士の間にｐｉ／２位相シフトが存在するように、および両方のＡＭＺＩ同士の間の強度比および時間線とＡＭＺＩとの間の強度比が１：１と異なり得るように、２個のＡＭＺＩと１個の時間線との間で入射パルスを分割するように構成される。
【０１３９】
上記の実施形態は以下を提供する：
増大されたキーレート容量を備えたＱＫＤ受信機
低損失一体型ＱＫＤ受信機
コンパクト並列マルチプロトコル多波長ＱＫＤ受信機
受信機は、異なる送信機とともに使用されてよく、異なるＱＫＤプロトコルの同時実行を可能にする。
【０１４０】
導波管および干渉計は、この特定の波長において動作するように調整され、したがって、異なる波長に対するデバイスの適応性を制限する。上記の実施形態では、複数の導波路と物理信号のオンチップ周波数多重を円滑にする干渉計光ルーティング要素のコンパクト並列アセンブリとして回路が設計される。さらに、受信機の入力における波長分割デマルチプレクサは、セキュアキーレートを増大するために、特定のＱＫＤプロトコルを選択するための、または並列に複数の単一光子検出器を使用するための１つの方法である。
【０１４１】
従来のＱＫＤ技術においておよび先行技術において使用されるシーケンシャルアーキテクチャは、新しいプロトコルが実行されなければならないときはいつでも再構成される必要がある干渉計のシーケンスに基づく。干渉計の再構成は、通常、低速動作であり、これはＱＫＤシステムのキーレートを制限する。上記の実施形態では、並列アーキテクチャが提供され、これは、干渉計は、考慮されるＱＫＤプロトコルにかかわらず、送信機から入る物理信号を受け入れる準備が常に整っていることを意味する。
【０１４２】
従来の技術との差違：
上記の実施形態は、フォトニクス集積オンチップに基づく。これは、スケーラビリティ、大量再生を提供し、従来の技術よりも拡張されたアーキテクチャ複雑性を可能にする。
【０１４３】
上記の実施形態は、物理信号の多重化および複数のＱＫＤプロトコルの同時実行を円滑にするマルチチャネルシステムを構成するためにフォトニクス集積および並列アーキテクチャを活用する方法を特定する。
【０１４４】
直列アーキテクチャでは、入射光は受信機の単一チャネル内で送られ、後で、１個の時間線と１個のＡＭＺＩとを含む単一検出システム内で分割される。一連のＭＺＩスイッチは、唯一無二のプロトコルが一度に実現され得る方法で、異なるＱＫＤプロトコルに対して回路を再構成することを可能にする。上記の実施形態では、異なるＱＫＤプロトコルに対して異なる入力を備えた並列受信機アーキテクチャが提供される。並列アーキテクチャにより、そのようなＱＫＤプトコルはやはり同時に実行され得る。
【０１４５】
上記の実施形態は、単一の検出器（ＢＯＢ）が、異なるプロトコルおよび／または異なる波長を自由に使用することができる異なる送信機（ＡＬＩＣＥ）と通信することができるように設計される。
【０１４６】
上記の実施形態は高速再構成を必要としないため、これらの実施形態は、パッシブプラットフォームとアクティブプラットフォームの両方の上で実現され得る。本発明は、先行技術には該当しない超低速プラットフォームと互換性があるため、これは著しい相違である。先行技術の設計は、アクティブ位相変調器が、基底が高周波数（＞１ＧＨｚ）において選択されなければならないＢＢ８４プロトコルを実現するために、アクティブ位相変調器を機能させることを必要とし、これは、回路が少なくともその速度において再構成可能であることを必要とすることを意味し、これは、これまで、いずれの既存のパッシブプラットフォーム上でも不可能である。アクティブプラットフォーム上の伝搬損失はパッシブプラットフォーム上よりも少なくとも一桁高いため、これは先行技術の相当な欠点である。送信機内の損失が多ければ多いほど、ＱＫＤがセキュアに実現され得る距離はより短い。
【０１４７】
いくつかの実施形態が説明されてきたが、これらの実施形態は、例としてのみ提示され、本発明の範囲を限定することは意図されない。実際に、本明細書で説明した新規の方法およびコンポーネントは、様々な他の形態で具現化され得、さらに、本発明の趣旨から逸脱せずに、本明細書で説明した方法およびコントローラの形態における様々な省略、置換、および変更が行われ得る。添付の特許請求の範囲およびそれらの均等物は、本発明の範囲および趣旨の範囲内であるとしてそのような形態の修正を含むことが意図される。
【図１】
2019015949.tif 000004
【図２】
2019015949.tif 000005
【図３】
2019015949.tif 000006
【図４】
2019015949.tif 000007
【図５】
2019015949.tif 000008
【図６】
2019015949.tif 000009
【図７】
2019015949.tif 000010
【図８】
2019015949.tif 000011
【図９】
2019015949.tif 000012
【図１０】
2019015949.tif 000013
【図１１】
2019015949.tif 000014
【図１２】
2019015949.tif 000015
【図１３】
2019015949.tif 000016
【図１４】
2019015949.tif 000017
【図１５】
2019015949.tif 000018
【図１６】
2019015949.tif 000019
【図１７】
2019015949.tif 000020
【図１８】
2019015949.tif 000021
【図１９】
2019015949.tif 000022
【図２０（ａ）】
2019015949.tif 000023
【図２０（ｂ）】
2019015949.tif 000024
【図２０（ｃ）】
2019015949.tif 000025
【外国語明細書】
2019015949000001.pdf