(57)【要約】【課題】半導体層と絶縁体層との界面特性が優れている窒化ガリウム系半導体を用いた半導体装置を提供する。【解決手段】半導体装置１００が、窒化ガリウムを含む半導体層１０１と、ゲート電極１０５と、半導体層１０１とゲート電極１０５との間に設けられた絶縁体層１０２とを備え、窒化ガリウムは単結晶であり、絶縁体層１０２が、半導体層１０１に隣接する部分において、酸化ガリウムの結晶を含む第１の絶縁膜１０３を少なくとも有し、酸化ガリウムの結晶は、窒化ガリウムの結晶格子と面内格子定数ａが整合している。【選択図】図１
2019012827.tif 000002
【特許請求の範囲】
【請求項１】
窒化ガリウムを含む半導体層と、
ゲート電極と、
前記半導体層と前記ゲート電極との間に設けられた絶縁体層と
を備え、
前記窒化ガリウムは単結晶であり、
前記絶縁体層が、前記半導体層に隣接する部分において、酸化ガリウムの結晶を含む第１の絶縁膜を少なくとも有し、
前記酸化ガリウムの結晶は、前記窒化ガリウムの結晶格子と面内格子定数ａが整合している、半導体装置。
【請求項２】
前記窒化ガリウムはウルツ鉱構造の単結晶であり、
前記酸化ガリウムの結晶は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶の結晶である、請求項１に記載の半導体装置。
【請求項３】
前記窒化ガリウムはウルツ鉱構造の単結晶であり、
前記酸化ガリウムの結晶は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の立方晶の結晶である、請求項１に記載の半導体装置。
【請求項４】
前記窒化ガリウムはウルツ鉱構造の単結晶であり、
前記酸化ガリウムの結晶は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶及び立方晶の結晶である、請求項１に記載の半導体装置。
【請求項５】
前記酸化ガリウムの結晶は、ε構造の酸化ガリウム、γ構造の酸化ガリウム、及びこれらの組合せからなる群から少なくとも１つ選択される、請求項１に記載の半導体装置。
【請求項６】
前記酸化ガリウムの結晶面が、前記半導体層の結晶面に揃えて配列されている、請求項１から５の何れか一項に記載の半導体装置。
【請求項７】
前記第１の絶縁膜の膜厚が、前記酸化ガリウムの結晶の一原子層の厚さ以上であって、１０ｎｍ以下である、請求項１から６の何れか一項に記載の半導体装置。
【請求項８】
前記第１の絶縁膜の膜厚が、５ｎｍ以下である、請求項７に記載の半導体装置。
【請求項９】
前記第１の絶縁膜が、前記窒化ガリウムの結晶格子と面内格子定数ａが整合された酸化ガリウムの結晶、又はａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１である酸化ガリウムの結晶を有する場合であって、前記第１の絶縁膜における前記酸化ガリウムの結晶が占める体積の割合は９５％以上である、請求項１から６の何れか一項に記載の半導体装置。
【請求項１０】
前記第１の絶縁膜がε構造の酸化ガリウム及びγ構造の酸化ガリウムの組合せを有する場合であって、前記第１の絶縁膜においてε構造の酸化ガリウムの結晶が占める体積の割合は７０％以上９０％以下であり、前記第１の絶縁膜の残余部分をγ構造の酸化ガリウムの結晶が占めている、請求項５に記載の半導体装置。
【請求項１１】
前記第１の絶縁膜においてε構造の酸化ガリウムの結晶が占める体積の割合は８０％であって、γ構造の酸化ガリウムの結晶が占める体積の割合は２０％である、請求項１０に記載の半導体装置。
【請求項１２】
前記第１の絶縁膜がε構造の酸化ガリウム及びγ構造の酸化ガリウムの組合せを有する場合であって、前記第１の絶縁膜においてε構造の酸化ガリウム及びγ構造の酸化ガリウムが占める体積の割合は９５％以上である、請求項５に記載の半導体装置。
【請求項１３】
前記絶縁体層が、前記ゲート電極と前記第１の絶縁膜との間に設けられた第２の絶縁膜を含み、前記第２の絶縁膜が、Ａｌ、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｇａ、Ｙ、Ｓｃ、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、又は酸窒化物を有する、請求項１から１２の何れか一項に記載の半導体装置。
【請求項１４】
前記ゲート電極が、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つを有する、請求項１から１３の何れか一項に記載の半導体装置。
【請求項１５】
請求項１から１４の何れか一項に記載の半導体装置の製造方法であって、
前記半導体層を準備する半導体層準備工程と、
前記絶縁体層を形成する絶縁体層形成工程と、
前記ゲート電極を形成するゲート電極形成工程と
を少なくとも有する製造方法。
【請求項１６】
前記絶縁体層形成工程は、前記半導体層を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つを使用して表面処理することによって、前記第１の絶縁膜を形成するステップを含む、請求項１５に記載の製造方法。
【請求項１７】
前記絶縁体層形成工程は、前記半導体層を、５００℃以下でプラズマ酸化処理及び／又はオゾン酸化処理することによって、前記第１の絶縁膜を形成するステップを含む、請求項１５に記載の製造方法。
【請求項１８】
前記絶縁体層形成工程は、前記半導体層上に、７００℃以下で電子ビーム蒸着法及び／又はＭＢＥ法を使用して、８７０℃以下でＣＶＤ法を使用して、７００℃以下でＨＶＰＥ法を使用して、５００℃以下でＡＬＤ法を使用して、及び／又は、５００℃以下でスパッタリング法を使用して前記第１の絶縁膜を積層するステップを含む、請求項１５に記載の製造方法。
【請求項１９】
前記絶縁体層形成工程は、前記半導体層上に、５００℃以上８７０℃以下の熱処理により酸化ガリウムの結晶を形成し、その後エッチングを行って前記酸化ガリウムの結晶の厚さを１０ｎｍ以下にして、前記第１の絶縁膜を形成するステップを含む、請求項１５に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層と絶縁体層との界面特性が優れている窒化ガリウム系の半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
窒化ガリウム系の半導体は、青色の半導体レーザのような短波長の光デバイスだけでなく、その高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度によって、高周波のパワーデバイスとしても注目されている。例えば、ＧａＮ半導体の場合、そのバンドギャップは３．４ｅＶであり、ＳｉやＧａＡｓと比較して２倍以上の飽和電子速度（Ｖｓａｔ）と、Ｓｉの約１０倍、ＧａＡｓの約７．５倍の絶縁破壊電界強度（Ｅｃ）を有する。半導体を用いた高周波・高出力増幅器の性能を比較する指標としてよく用いられるＶｓａｔ・Ｅｃ／２πで表されるＪｏｈｎｓｏｎ指数で比較すると、ＧａＮは、Ｓｉと比較して約２７倍、ＧａＡｓと比較しても約１５倍の大きさであり、これらのことからＧａＮは圧倒的な優位性を有する半導体と認識されている。
【０００３】
しかし、窒化ガリウム系の半導体を用いたＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置では、非特許文献１に開示されているように、窒化ガリウム系の半導体の表面の酸化物と被着した金属との反応等によってゲート・ドレイン間にゲートリーク電流が発生することがある。
【０００４】
このゲートリーク電流の発生を抑制するために、窒化ガリウム系の半導体の表面にＳｉＮ膜（シリコン窒化膜）、ＳｉＯ２膜（シリコン酸化膜）等の絶縁膜を堆積する態様があるが、窒化ガリウム系の半導体の表面の酸化物の存在等によって半導体の表面と絶縁膜との界面に界面準位が発生してトラップサイトが導入されやすくなる。そのため、そうような態様のＭＩＳＦＥＴやＭＯＳＦＥＴにおいては、周波数による特性が変化しやすくなるという問題が発生する。
【０００５】
このような問題点を回避するために、特許文献１においては、（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ(０≦ｘ≦１、０≦ｙ≦１)で表される窒化ガリウム系の半導体の表面に熱酸化の酸化ガリウム（Ｇａ２Ｏ３）熱酸化膜が形成され、形成された熱酸化膜の上にプラズマＣＶＤによるＳｉＯ２などの絶縁膜が形成され、更に絶縁膜の上にゲート電極が形成されてなる構造を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２５８２５８号公報
【非特許文献】
【０００７】
【非特許文献１】Surf. Sci. pp.532-535, pp.759-763 (2003)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、窒化ガリウム系半導体装置、特に窒化ガリウム系半導体を用いたＭＩＳＦＥＴ、ＭＯＳＦＥＴにおいて、上記ゲートリーク電流の問題や周波数特性劣化の問題を解消するものであり、半導体層と絶縁体層との界面特性が優れている窒化ガリウム系の半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の１つの観点によれば、半導体装置が、窒化ガリウムを含む半導体層と、ゲート電極と、半導体層とゲート電極との間に設けられた絶縁体層とを備え、窒化ガリウムは単結晶であり、絶縁体層が、半導体層に隣接する部分において、酸化ガリウムの結晶を含む第１の絶縁膜を少なくとも有し、酸化ガリウムの結晶は、窒化ガリウムの結晶格子と面内格子定数ａが整合している。
【００１０】
本発明の一具体例によれば、半導体装置において、窒化ガリウムはウルツ鉱構造の単結晶であり、酸化ガリウムの結晶は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶の結晶である。
【００１１】
本発明の一具体例によれば、半導体装置において、窒化ガリウムはウルツ鉱構造の単結晶であり、酸化ガリウムの結晶は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の立方晶の結晶である。
【００１２】
本発明の一具体例によれば、半導体装置において、窒化ガリウムはウルツ鉱構造の単結晶であり、酸化ガリウムの結晶は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶及び立方晶の結晶である。
【００１３】
本発明の一具体例によれば、半導体装置において、酸化ガリウムの結晶は、ε構造の酸化ガリウム、γ構造の酸化ガリウム、及びこれらの組合せからなる群から少なくとも１つ選択される。
【００１４】
本発明の一具体例によれば、半導体装置において、酸化ガリウムの結晶の結晶面が、半導体層の結晶面に揃えて配列されている。
【００１５】
本発明の一具体例によれば、半導体装置において、第１の絶縁膜の膜厚が、酸化ガリウムの結晶の一原子層の厚さ以上であって、１０ｎｍ以下である。
【００１６】
本発明の一具体例によれば、半導体装置において、第１の絶縁膜の膜厚が、５ｎｍ以下である。
【００１７】
本発明の一具体例によれば、半導体装置において、第１の絶縁膜が、窒化ガリウムの結晶格子と面内格子定数ａが整合された酸化ガリウムの結晶、又はａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１である酸化ガリウムの結晶を有する場合であって、第１の絶縁膜における前記酸化ガリウムの結晶が占める体積の割合は９５％以上である。
【００１８】
本発明の一具体例によれば、半導体装置において、第１の絶縁膜がε構造の酸化ガリウム及びγ構造の酸化ガリウムの組合せを有する場合であって、第１の絶縁膜においてε構造の酸化ガリウムの結晶が占める体積の割合は７０％以上９０％以下であり、第１の絶縁膜の残余部分をγ構造の酸化ガリウムの結晶が占めている。
【００１９】
本発明の一具体例によれば、半導体装置の第１の絶縁膜において、ε構造の酸化ガリウムの結晶が占める体積の割合は８０％であって、γ構造の酸化ガリウムの結晶が占める割合は２０％である。
【００２０】
本発明の一具体例によれば、半導体装置において、第１の絶縁膜がε構造の酸化ガリウム及びγ構造の酸化ガリウムの組合せを有する場合であって、第１の絶縁膜においてε構造の酸化ガリウム及びγ構造の酸化ガリウムが占める体積の割合は９５％以上である。
【００２１】
本発明の一具体例によれば、半導体装置において、絶縁体層が、ゲート電極と第１の絶縁膜との間に設けられた第２の絶縁膜を含み、第２の絶縁膜が、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、又は酸窒化物を有する。
【００２２】
本発明の一具体例によれば、半導体装置において、ゲート電極が、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つを有する。
【００２３】
本発明の一具体例によれば、上記半導体装置の製造方法が、半導体層を準備する半導体層準備工程と、絶縁体層を形成する絶縁体層形成工程と、ゲート電極を形成するゲート電極形成工程とを少なくとも有する。
【００２４】
本発明の一具体例によれば、上記半導体装置の製造方法において、絶縁体層形成工程は、半導体層を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つを使用して表面処理することによって、第１の絶縁膜を形成するステップを含む。
【００２５】
本発明の一具体例によれば、上記半導体装置の製造方法において、絶縁体層形成工程は、半導体層を、５００℃以下でプラズマ酸化処理及び／又はオゾン酸化処理することによって、第１の絶縁膜を形成するステップを含む。
【００２６】
本発明の一具体例によれば、上記半導体装置の製造方法において、絶縁体層形成工程は、半導体層上に、７００℃以下で電子ビーム蒸着法及び／又はＭＢＥ法を使用して、８７０℃以下でＣＶＤ法を使用して、７００℃以下でＨＶＰＥ法を使用して、５００℃以下でＡＬＤ法を使用して、及び／又は、５００℃以下でスパッタリング法を使用して、第１の絶縁膜を積層するステップを含む。
【００２７】
本発明の一具体例によれば、上記半導体装置の製造方法において、絶縁体層形成工程は、半導体層上に、５００℃以上８７０℃以下の熱処理により酸化ガリウムの結晶を形成し、その後エッチングを行って酸化ガリウムの結晶の厚さを１０ｎｍ以下にして、第１の絶縁膜を形成するステップを含む。
【発明の効果】
【００２８】
本発明によれば、半導体層と絶縁体層との間の界面準位によるトラップサイトを少なくすることによって、良好な電気特性を有する窒化ガリウム系の半導体装置及びその製造方法が与えられる。ここで、窒化ガリウム系の半導体装置とは窒化ガリウムを含む半導体層を有する半導体装置のことをいう。
【００２９】
なお、本発明の他の目的、特徴及び利点は、添付図面に関する以下の本発明の実施例の記載から明らかになるであろう。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態としての半導体装置の断面概略図である。
【図２】本発明の第１の実施の形態の半導体装置の製造工程を示す断面概略図である。
【図３】本発明の第２の実施の形態の半導体装置の製造工程を示す断面概略図である。
【図４】本発明の第３の実施の形態の半導体装置の製造工程を示す断面概略図である。
【図５】本発明の第３の実施の形態の半導体装置の製造工程を示す断面概略図である。
【図６】本発明の第３の実施の形態の半導体装置の製造工程を示す断面概略図である。
【図７】本発明の実施例としてのＭＩＳキャパシタの概略断面図である。
【図８】図７のＭＩＳキャパシタの製造工程における表面処理後のＸＰＳ  Ｇａ３ｄスペクトルを示す特性図である。
【図９Ａ】図７のＭＩＳキャパシタのＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によるミラー指数［１−１００］面における一部拡大断面図である。
【図９Ｂ】図７のＭＩＳキャパシタのＴＥＭによるミラー指数［１１−２０］面における一部拡大断面図である。
【図１０】図７のＭＩＳキャパシタのＣ−Ｖ（容量−電圧）特性を示す特性図である。
【図１１】（１００）面から見た酸化ガリウムの立方晶結晶の構造図である。
【図１２】（１１１）面から見た酸化ガリウムの立方晶結晶の構造図である。
【図１３】立方晶の酸化ガリウムを（１１１）面でスライスしたときの切り口における酸素原子の配置を示す構造図である。
【図１４】本発明の第４の実施の形態の半導体装置の製造工程を示す断面概略図である。
【図１５】本発明の第４の実施の形態の半導体装置の製造工程を示す断面概略図である。
【図１６】本発明の絶縁膜の構造を示す断面ＴＥＭ観察像とＦＦＴ図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施例について図面を参照して説明するが、本発明はこれらの実施例に限定されるものではない。
【００３２】
＜実施の形態１＞
実施の形態１では、図１を参照して、横型のＭＩＳＦＥＴである窒化ガリウム系の半導体装置１００を説明する。
半導体装置１００は、窒化ガリウムの自立基板１１１上に形成された窒化ガリウムを含む半導体層（チャネル層）１０１と、ゲート電極１０５と、半導体層１０１とゲート電極１０５との間に設けられた絶縁体層（ゲート絶縁膜）１０２とを備える。
半導体層１０１の窒化ガリウムは単結晶であることが好ましく、その窒化ガリウムはウルツ鉱構造の単結晶であることがより好ましい。また、半導体層１０１は単結晶の窒化ガリウムからなることがより好ましい。
【００３３】
絶縁体層１０２は、半導体層１０１に隣接する部分において第１の絶縁膜１０３を含む。また、絶縁体層１０２は、ゲート電極１０５と第１の絶縁膜１０３との間に設けられた第２の絶縁膜１０４を含んでいてもよい。ここで、第２の絶縁膜１０４は単層の膜でも複数の膜からなる積層膜でもよい。
また、半導体装置１００は、ＭＩＳＦＥＴを構成するために、半導体層１０１に不純物を注入することにより、ソース領域１０７及びドレイン領域１０８を備えていてもよい。例えば、半導体層１０１がｎ型の窒化ガリウムである場合には、半導体層１０１にｐ型の不純物を注入することによりソース領域１０７及びドレイン領域１０８を形成する。
半導体装置１００は、ソース領域１０７上及びドレイン領域１０８上に、それぞれソース電極１０９及びドレイン電極１１０を備える。
【００３４】
第１の絶縁膜１０３は、半導体層１０１を構成する窒化ガリウムの結晶格子と面内格子定数ａが整合している酸化ガリウムの結晶を含む。
ここで、面内格子定数ａが整合しているとは、窒化ガリウムと酸化ガリウムの結晶格子定数ａの差が±１５％以内に収まっていることをいう。窒化ガリウムと酸化ガリウムの結晶格子定数ａの差が±１５％以内に収まっていると、絶縁体層１０２のトラップサイトの発生が抑えられる。
【００３５】
半導体層１０１を構成する窒化ガリウムの単結晶としては、結晶の安定性からウルツ鉱構造の単結晶を好んで挙げることができる。半導体層１０１を構成する窒化ガリウムとしてウルツ鉱構造の単結晶を用いた場合は、第１の絶縁膜１０３を構成する酸化ガリウムの結晶は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１であることが好ましい。
【００３６】
ここで、本発明におけるａ軸の格子定数とは、六方晶結晶の場合は通常のａ軸の格子定数を指し、立方晶結晶の場合は、（１１１）面でスライスしたときの切り口における結晶格子の格子定数を指す。
【００３７】
図１１は、立方晶の酸化ガリウム、例えばγ―Ｇａ２Ｏ３の結晶を（１００）面から見た図で、同図の１は酸素原子（Ｏ）を、２はガリウム原子（Ｇａ）を表す。（１００）面でスライスした面（インプレーン）においては、六角形の酸素原子配置は認められず、この面に接するＧａＮ半導体とは格子整合はしない。
【００３８】
図１２は、立方晶の酸化ガリウム、例えばγ―Ｇａ２Ｏ３の結晶を（１１１）面から見た図である。ここで、図１２の１は、図１１の場合と同様に、酸素原子（Ｏ）を、２はガリウム原子（Ｇａ）を表す。そして、この結晶を（１１１）面、かつ酸素原子１がある場所でスライスしたとき、その切り口に位置する原子の配置を図１３に示す。図１３からわかるように、この切り口における（このインプレーンにおける）酸素原子１は六方晶と同じ結晶配置（結晶格子１１）をなす。
本発明では、このインプレーンでの図１３の２１に示されるａ１、２２に示されるａ２、２３に示されるａ３をａ軸の格子定数とするが、ほぼ正六角形をなすため、ａ１、ａ２およびａ３の値はほぼ等しく、格子定数ａで表させる。
【００３９】
ウルツ鉱構造の窒化ガリウムの結晶構造は、ａ軸の格子定数が０．３１９ｎｍの六方晶である。発明者は、酸化ガリウムが、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶構造をなすと、格子が整合されてトラップサイトの発生が十分に抑制されることを見出した。また、発明者は、酸化ガリウムが（１１１）面の立方晶の場合、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下において六方晶構造であるウルツ鉱構造の窒化ガリウムと格子が十分に整合されて、トラップサイトの発生が十分に抑制されることを見出した。さらに、発明者は、酸化ガリウムが、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶構造の酸化ガリウムと立方晶構造の酸化ガリウムからなる場合に、格子が整合されてトラップサイトの発生が十分に抑制されることを見出した。
【００４０】
また、第１の絶縁膜１０３は、ε構造の酸化ガリウム若しくはγ構造の酸化ガリウムから構成され、又は、ε構造の酸化ガリウム及びγ構造の酸化ガリウムの組合せから構成されてもよい。
ここで、ε構造の酸化ガリウムは、六方晶の結晶構造であり、そのａ軸の結晶格子定数は０．２９０ｎｍである。また、γ構造の酸化ガリウムは、立方晶の結晶構造であり、（１１１）面におけるそのａ軸の結晶格子定数は０．２９１ｎｍである。
ちなみに、特許文献１に示された熱酸化の酸化ガリウムは、９００℃ドライ酸素雰囲気中で形成されていることから、β−Ｇａ２Ｏ３である。β−Ｇａ２Ｏ３は単斜晶系であり、その格子定数はａ＝１．２２１４ｎｍ、ｂ＝０．３０３７１ｎｍ、ｃ＝０．５７９８１ｎｍである。また、α＝γ＝９０°、β＝１０８．８３°であって、β−Ｇａ２Ｏ３は、ウルツ鉱構造の窒化ガリウムとは格子整合しないものである。
【００４１】
第１の絶縁膜１０３を構成する酸化ガリウムの結晶面は、半導体層１０１の結晶面に揃えて配列されているのが好ましい。例えば、半導体層１０１の窒化ガリウムのミラー指数［０００１］の結晶面上に六方系単結晶である酸化ガリウムの結晶面を揃えるように第１の絶縁膜１０３は形成されていてもよい。
【００４２】
第１の絶縁膜１０３の膜厚は、１０ｎｍ以下であることが好ましい。１０ｎｍより大きくすると、形成される酸化ガリウムの結晶において格子不整合が発生しやすく、トラップサイトが増加するからである。更には、第１の絶縁膜１０３の膜厚は、５ｎｍ以下であるであることがより好ましい。このように、第１の絶縁膜１０３の膜厚をできるだけ小さくすることが好ましい。一方で、第１の絶縁膜１０３の膜厚は、半導体層１０１上に酸化ガリウムが確実に形成されるようにするために、酸化ガリウムの一原子層の厚さ以上とする必要がある。また、第１の絶縁膜１０３の膜厚は、酸化ガリウムの二原子層の厚さ以上とすると欠陥部の発生が少なくなるという効果がある。
【００４３】
第１の絶縁膜１０３が窒化ガリウムと面内格子定数ａが格子整合された酸化ガリウムの結晶を有する場合、第１の絶縁膜１０３における窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶が占める体積の割合は、９５％以上であることが好ましい。また、第１の絶縁膜１０３が、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する場合、第１の絶縁膜１０３におけるａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶が占める体積の割合は、９５％以上であることが好ましい。この構成にすることにより、窒化ガリウム系半導体層１０１とゲート電極１０５の間に形成されるゲート絶縁膜１０２のトラップサイトの発生が十分に抑制される。
【００４４】
第１の絶縁膜１０３が、ε構造の酸化ガリウム及びγ構造の酸化ガリウムの組合せにより構成されている場合、第１の絶縁膜１０３の体積において、ε構造の酸化ガリウムが占める割合は７０％以上９０％以下であって、γ構造の酸化ガリウムが占める割合は１０％以上３０％以下であって、ε構造の酸化ガリウム及びγ構造の酸化ガリウムの合計が占める割合が９５％以上１００％以下になっていることが好ましい。例えば、第１の絶縁膜１０３の体積において、ε構造の酸化ガリウムが占める割合は８０％であって、第１の絶縁膜１０３の残余部分である２０％をγ構造の酸化ガリウムが占めていてもよい。また、第１の絶縁膜１０３の体積において、ε構造の酸化ガリウムが占める割合は７８％であって、γ構造の酸化ガリウムが占める割合は１８％であって、ε構造の酸化ガリウム及びγ構造の酸化ガリウム以外が占める割合は４％になるように、ε構造の酸化ガリウム及びγ構造の酸化ガリウムの合計が占める割合が９６％であってもよい。この構成にすることにより、窒化ガリウム系半導体層１０１とゲート電極１０５の間に形成されるゲート絶縁膜１０２のトラップサイトの発生が十分に抑制される。
【００４５】
絶縁体層１０２の第２の絶縁膜１０４は、第１の絶縁膜１０３上に設けられ、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、又は酸窒化物から形成されている。第２の絶縁膜１０４の具体的な材料としては、Ａｌ２Ｏ３、ＳｉＯ２、ＨｆＯ２、ＺｒＯ３、Ｔａ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３、ＹＯ３、Ｓｃ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどを挙げることができる。
第２の絶縁膜の膜厚は３ｎｍ以上１００ｎｍ以下が好ましく、５ｎｍ以上５０ｎｍ以下がさらに好ましい。３ｎｍ以下の場合、トンネル電流が発生しやすくなったり、ゲート耐圧不良が発生しやすくなったりする。１００ｎｍ以上では電流駆動能力（Ｇｍ）などのＦＥＴの特性が不十分になりやすい。
【００４６】
ゲート電極１０５は、第２の絶縁膜１０４上に設けられ、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、ｐｏｌｙ−Ｓｉ（ポリシリコン）からなる群から選択された少なくとも１つから形成されている。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。そして、ＭＩＳＦＥＴのゲート電極としての仕事関数、抵抗率、製造プロセス工程での耐熱性、汚染及び加工性を鑑みてこれらの中から最適な材料が選択される。
【００４７】
次に、実施の形態１による窒化ガリウム系半導体装置１０１の製造工程を、製造フローを断面概要図で示した図２を参照しながら説明する。
本明細書において、ｎ又はｐは、それぞれ電子又は正孔が多数キャリアであることを意味する。また、ｎ又はｐの右肩に記載した＋又は−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
【００４８】
以下、説明をわかりやすくするために自立基板１１１としてｎ＋型ＧａＮ単結晶基板を用いた場合を説明する。ｐ型基板を用いた場合は、以下、ｎをｐに、ｐをｎに置き換えればよい。また、本明細書において、「上」及び「上方」とは、自立基板１１１から半導体層１０１への向きである第１方向を意味する。
【００４９】
最初に、自立基板１１１上に半導体層１０１を形成する（図２（ａ））。例えば、自立基板１１１としてｎ＋型ＧａＮ単結晶基板を用い、直接接して、半導体層１０１として、ｐ型ＧａＮ層を第１方向に２μｍ程度の厚みにエピタキシャル形成する。ＧａＮに対するｐ型不純物の例としてはＭｇ（マグネシウム）を挙げることができる。
【００５０】
次に、半導体層１０１の主面に直接接して、主面全面にスクリーン層１５１を形成する（図２（ｂ））。スクリーン層１５１としては、例えば、第１方向に２０ｎｍ程度の厚みを有するＳｉＯ２を挙げることができる。スクリーン層１５１は、イオン注入時に半導体層１０１に生じるチャネリングを防ぐ機能を有する。
【００５１】
その後、半導体層１０１にスクリーン層１５１を介して不純物を注入してソース領域１０７及びドレイン領域１０８を形成する（図２（ｃ））。この注入は、フォトレジスト層１６１をマスクにして行うことができるが、マスクレスでイオンを描画注入することもできる。注入する不純物（ｎ型）としては、例えばＳｉを挙げることができるが、Ｓｉに限るものではなくＯ（酸素）などを用いてもよい。Ｓｉを注入する場合は、例えば、４５ｋｅＶで５×１０１５ｃｍ−２注入する。なお、フォトレジスト層１６１はＳｉを遮蔽するほど十分に厚いものとし、チャネル形成領域にはＳｉを注入しないようにする。なお、フォトレジスト層１６１に代えてＳｉＯ２等のハードマスクを用いてもよい。
【００５２】
しかる後、フォトレジスト層１６１を除去し（図２（ｄ））、引き続きスクリーン層１５１上に絶縁層１５２を形成する（図２（ｅ））。これにより、スクリーン層１５１と絶縁層１５２からなるキャップ層１５３を主面上の全体に形成する。
【００５３】
仮に、ソース領域１０７及びドレイン領域１０８を形成する不純物注入工程の直後にスクリーン層１５１を一度除去すると、アモルファス状態のソース領域１０７及びドレイン領域１０８の表面が露出することとなる。この状態は活性であり、すぐに酸素と結合し酸化ガリウムを形成してしまう。そこで、本例のように、スクリーン層１５１を除去することなく絶縁層１５２を積み増す。
【００５４】
他方、スクリーン層１５１を除去した後に、主面に接して絶縁層１５２を設けてもよい。この場合、絶縁層１５２のみがキャップ層１５３となる。これにより、イオン注入する際にスクリーン層１５１に混入した不純物を、スクリーン層１５１と共に除去することができる。
【００５５】
絶縁層１５２としては、例えば、第１方向に４８０ｎｍ程度の厚みを有するＳｉＯ２を挙げることができる。スクリーン層１５１にさらに絶縁層１５２を積み増すことにより、この場合キャップ層１５３の厚みは５００ｎｍ程度となる。なお、キャップ層１５３としては、Ａｌ２Ｏ３，ＳｉＮ及びＡｌＮを用いることもできる。
半導体層１０１中の不純物をＭｇとした場合、Ａｌ２Ｏ３，ＳｉＮ及びＡｌＮは、ＳｉＯ２と比較して半導体層１０１のＭｇを吸収しにくい。この場合は、キャップ層１５３に半導体層１０１の主面近傍におけるＭｇを吸収させる目的で、キャップ層１５３としてＳｉＯ２を用いることが望ましい。
【００５６】
その後、アニールを行う。アニールの温度は、例えば、１０５０℃以上１２００℃以下を挙げることができる。雰囲気ガスとしてはＡｒ（アルゴン）及び／又はＮ２（窒素）などを挙げることができるが、このガスに限るものではない。
【００５７】
キャップ層２０は、このアニール段階において、半導体層１０１中の不純物（例えばＭｇ）を吸収することができる。半導体層１０１としてＭｇを不純物とするｐ型ＧａＮ層とした場合は、半導体層１０１中のｐ型の不純物濃度が実質的に低下するので、ｎ型のソース領域１６及びドレイン領域１８を低抵抗にすることができる。なお、キャップ層１５３にＳｉＯ２を用いた場合、Ｓｉを含んでいるので、キャップ層１５３はＳｉを吸収しない。
【００５８】
その後、キャップ層１５３を除去する（図２（ｆ））。アニールを行ったことでソース領域１０７及びドレイン領域１０８は再結晶化している。仮に、アニール前にキャップ層１５３を除去すると、ソース領域１０７及びドレイン領域１０８がキャップ層１５３と共に剥離する可能性がある。アニール後にキャップ層１５３を除去すると、ソース領域１０７及びドレイン領域１０８の剥離を防止することができる。
【００５９】
次に、主面上に第１の絶縁膜１０３及び第２の絶縁膜１０４を順次形成し、絶縁膜１０３及び第２の絶縁膜１０４からなる絶縁体層１０２を形成する（図２（ｇ））。
ここで、第１の絶縁膜１０３は、上述の窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する絶縁膜である。又は、第１の絶縁膜１０３は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する絶縁膜である。
【００６０】
又は、第１の絶縁膜１０３は、酸化ガリウムの結晶を含む絶縁膜であって、例えば、上述のε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを有する絶縁膜である。
一般に、酸化ガリウムの結晶はβ構造が安定構造で、ε構造やγ構造は準安定構造とされているが、第１の絶縁膜１０３をε構造やγ構造の酸化ガリウムの結晶とすることで、ゲート絶縁膜として好適なトラップサイトの少ない良好な界面状態の絶縁膜１０３を形成することができる。
【００６１】
第１の絶縁膜１０３を形成する第１の方法は、窒化ガリウムを含む半導体層１０１の表面を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つの化学溶液によって酸化させる方法である。
この酸化方法としては、ＳＣ１（Ｓｔａｎｄａｒｄ  Ｃｌｅａｎｉｎｇ  ｓｏｌｕｔｉｏｎ  １）（ＮＨ４ＯＨ（アンモニア水）−Ｈ２Ｏ２（過酸化水素）−Ｈ２Ｏ（水））、ＳＣ２（Ｓｔａｎｄａｒｄ  Ｃｌｅａｎｉｎｇ  ｓｏｌｕｔｉｏｎ  ２）（ＨＣｌ（塩酸）−Ｈ２Ｏ２−Ｈ２Ｏ）、ＳＰＭ（Ｓｕｌｆｕｒｉｃ  ａｃｉｄ  ｈｙｄｒｏｇｅｎ  Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）（Ｈ２ＳＯ４（硫酸）−Ｈ２Ｏ２−Ｈ２Ｏ）、バッファードフッ酸溶液（Ｂｕｆｆｅｒｅｄ  Ｈｙｄｒｏｇｅｎ  Ｆｌｕｏｒｉｄｅ：ＢＨＦ）など通常は洗浄として用いられる方法を挙げることができる。バッファードフッ酸溶液は通常酸化膜を除去する方法として知られているが、除去とともに生成される窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜や、ε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを有する酸化膜は、第１の絶縁膜１０３として好適な膜となる。
【００６２】
この第１の方法によると、第１の絶縁膜１０３の結晶面（酸化ガリウムの結晶面）は半導体層１０１表面の結晶面に揃えて配列される。このため、トラップの少ない良質な絶縁膜１０２を形成する上で第１の方法は特に好ましい。
【００６３】
なお、この第１の方法に際し、光照射を併用してもよい（Ｐｈｏｔｏ−Ｅｌｃｔｒｏｃｈｅｍｉｃａｌ  Ｏｘｉｄａｔｉｏｎ）。例えば、水酸化カリウム、リン酸、グリコール、等の化学溶液に半導体層１０１を浸し、半導体層１０１の表面に波長２８０ｎｍ以上３８０ｎｍ未満の紫外線（ＵＶ）光や波長１９０ｎｍ以上２８０ｎｍ未満の遠視外光（ＤＵＶ）を照射することによって、半導体層１０１の表面を酸化させて第１の絶縁膜１０３を形成してもよい。
また、第１の方法は、常温か加熱処理が加わっても２８０℃以下の処理であるため、熱酸化処理に比べて熱負荷が少ないという特徴がある。大きな熱負荷が加わると、注入された不純物のプロファイルが変化したり、応力が発生するなどの問題を生じやすい。
【００６４】
第１の絶縁膜１０３を形成する第２の方法は、半導体層１０１の表面を、５００℃以下の雰囲気においてプラズマ酸化処理することによって酸化させ、窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを形成する方法である。また、半導体層１０１の表面を、５００℃以下の雰囲気においてオゾン酸化処理することによって酸化させて、窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを形成してもよい。
【００６５】
第１の絶縁膜１０３を形成する第３の方法は、半導体層１０１の表面上に、７００℃以下の雰囲気において電子ビーム蒸着法及び／又は分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：ＭＢＥ）法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させる方法である。また、半導体層１０１の表面上に、８７０℃以下の雰囲気において化学的気相成長（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。また、半導体層１０１の表面上に、７００℃以下の雰囲気においてハイドライド気相成長（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ：ＨＶＰＥ）法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。また、半導体層１０１の表面上に、５００℃以下の雰囲気において原子層堆積（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させもよい。また、半導体層１０１の表面上に、５００℃以下の雰囲気においてスパッタリング法によって酸化ガリウムを堆積させ、その後アニールを行って窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。
【００６６】
なお、これらの第１の絶縁膜の形成において酸素リッチな条件で成膜すると、ε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムが形成される。
【００６７】
第１の絶縁膜１０３を形成する第４の方法は、半導体層１０１の表面上に、５００℃以上の熱処理により酸化ガリウムを形成し、その後エッチングを行ってこの酸化ガリウムの厚さを１０ｎｍ以下にして、第１の絶縁膜を形成する方法である。
【００６８】
第２の絶縁膜１０４は、Ａｌ、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｇａ、Ｙ、Ｓｃ、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、又は酸窒化物を、スパッタリング法、ＣＶＤ法、ＡＬＤ法などで形成する。第２の絶縁膜１０４の具体的な材料としては、Ａｌ２Ｏ３、ＳｉＯ２、ＨｆＯ２、ＺｒＯ３、Ｔａ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３、ＹＯ３、Ｓｃ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどが挙げられるが、例えば、第２の絶縁膜としてＡｌ２Ｏ３をスパッタリング法で形成する場合は、ターゲットとしてＡｌを用い、酸素ガス中でＤＣスパッタリングを行うこともできるし、ターゲットとしてＡｌ２Ｏ３を用いてＲＦスパッタリングを行うこともできる。また、トリメチルアルミニウムを用いたＡＬＤ法により形成することもできる。
【００６９】
その後、絶縁体層１０２の上にゲート電極１０５を形成する（図２（ｈ））。
ゲート電極１０５は、ゲート電極を構成するゲート材料を絶縁体層１０２の全面に堆積後、所望のパターンを有するフォトレジスト層をリソグラフィによって形成し、そのフォトレジスト層をエッチングマスクにしてゲート材料をエッチングして形成する。ゲート電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されている。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。ゲート電極材料の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、ＣＶＤ法などがある。この方法は、ゲート電極加工精度が高いという特徴がある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、ＣＶＤ法などによりゲート材料を堆積させ、フォトレジスト層を剥離することによりゲート電極１０５を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
また、ゲート電極を形成する場所を開口部とした層間膜を絶縁体層１０２の上に形成し、ゲート電極材料を堆積させた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｎｇ）法やエッチバック法などでゲート絶縁材料を層間膜の開口部に埋め込んでゲート電極１０５を形成してもよい。この方法は、エッチングが難しい電極材料を用いた場合においても、十分精度の高い加工が可能になるとともに、エッチングによる半導体装置へのダメージも入りにくいという特徴がある。
【００７０】
その後、ソース電極１０９及びドレイン電極１１０を形成する（図２（ｉ））。この際、ソース電極１０９及びドレイン電極１１０部の絶縁体層１０２には開口を予めエッチングにより開けておき、ソース電極１０９とソース領域１０７及びドレイン電極１１０とドレイン領域１０８が電気的に接触するようにしておく。この電気的接触においては、オーミックコンタクトが好ましい。ソース電極１０９及びドレイン電極１１０は、Ｔｉ（チタン）及びＡｌ（アルミニウム）の積層体であってよいが、これに限るものではない。ソース電極１０９及びドレイン電極１１０としては、Ａｌ、Ｔｉのほか、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されていてもよい。また、これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
以上の工程により、ＭＩＳＦＥＴ１００が製造される。
【００７１】
第１の実施の形態の製造方法によるＭＩＳＦＥＴ１００は、ゲート電極１０５を形成する前に半導体層１０１の不純物やそのプロファイルにとって所望の熱処理を行えることから、所定の電気特性を得やすいという特徴がある。
【００７２】
＜実施の形態２＞
第２の実施の形態の半導体装置は、第１の実施の形態と同じく横型のＭＩＳＦＥＴである窒化ガリウム系の半導体装置１００であるが、その製造方法が第１の実施の形態と異なる。その製造方法を断面概要図で示した図３を参照しながら説明する。
【００７３】
最初に、自立基板１１１上に半導体層１０１を形成する（図３（ａ））。
次に、半導体層１０１の主面上に第１の絶縁膜１０３及び第２の絶縁膜１０４を順次形成し、絶縁膜１０３及び第２の絶縁膜１０４からなる絶縁体層１０２を形成する（図３（ｂ））。
ここで、第１の絶縁膜１０３は、酸化ガリウムの結晶を含む絶縁膜であり、例えば、窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又は上述のε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを有する絶縁膜である。
第１の絶縁膜１０３を窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造やγ構造の酸化ガリウムとすることで、ゲート絶縁膜として好適なトラップサイトの少ない良好な界面状態の絶縁膜１０３を形成することができる。
【００７４】
第１の絶縁膜１０３を形成する第１の方法は、窒化ガリウムを含む半導体層１０１の表面を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つの化学溶液によって酸化させる方法である。
この酸化方法としては、ＳＣ１、ＳＣ２、ＳＰＭ、バッファードフッ酸溶液など通常は洗浄として用いられる方法を挙げることができる。
この第１の方法によると、第１の絶縁膜１０３の結晶面は半導体層１０１表面の結晶面に揃えて配列される。このため、トラップの少ない良質な絶縁膜１０２を形成する上で第１の方法は特に好ましい。
【００７５】
なお、この第１の方法に際し、光照射を併用してもよい。例えば、水酸化カリウム、リン酸、グリコール、等の化学溶液に半導体層１０１を浸し、半導体層１０１の表面に波長２８０ｎｍ以上３８０ｎｍ未満の紫外線（ＵＶ）光や波長１９０ｎｍ以上２８０ｎｍ未満の遠視外光（ＤＵＶ）を照射することによって、半導体層１０１の表面を酸化させて第１の絶縁膜１０３を形成してもよい。
また、第１の方法は、常温か加熱処理が加わっても２８０℃以下の処理であるため、熱酸化処理に比べて熱負荷が少ないという特徴がある。大きな熱負荷が加わると、注入された不純物のプロファイルが変化したり、応力が発生するなどの問題を生じやすい。
【００７６】
第１の絶縁膜１０３を形成する第２の方法は、半導体層１０１の表面を、５００℃以下の雰囲気においてプラズマ酸化処理することによって酸化させ、窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを形成する方法である。また、半導体層１０１の表面を、５００℃以下の雰囲気においてオゾン酸化処理することによって酸化させて、窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを形成してもよい。
【００７７】
第１の絶縁膜１０３を形成する第３の方法は、半導体層１０１の表面上に、７００℃以下の雰囲気において電子ビーム蒸着法及び／又はＭＢＥ法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させる方法である。また、半導体層１０１の表面上に、８７０℃以下の雰囲気においてＣＶＤ法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。また、半導体層１０１の表面上に、７００℃以下の雰囲気においてＨＶＰＥ法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。また、半導体層１０１の表面上に、５００℃以下の雰囲気においてＡＬＤ法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させもよい。また、半導体層１０１の表面上に、５００℃以下の雰囲気においてスパッタリング法によって酸化ガリウムを堆積させ、その後アニールを行って窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。
【００７８】
第１の絶縁膜１０３を形成する第４の方法は、半導体層１０１の表面上に、５００℃以上８７０℃以下の熱処理により酸化ガリウムを形成し、その後エッチングを行ってこの酸化ガリウムの厚さを１０ｎｍ以下にして、第１の絶縁膜を形成する方法である。
【００７９】
第２の絶縁膜１０４は、Ａｌ、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｇａ、Ｙ、Ｓｃ、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、又は酸窒化物を、スパッタリング法、ＣＶＤ法、ＡＬＤ法などで形成する。第２の絶縁膜１０４の具体的な材料としては、Ａｌ２Ｏ３、ＳｉＯ２、ＨｆＯ２、ＺｒＯ３、Ｔａ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３、ＹＯ３、Ｓｃ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどが挙げられるが、例えば、第２の絶縁膜としてＡｌ２Ｏ３をスパッタリング法で形成する場合は、ターゲットとしてＡｌを用い、酸素ガス中でＤＣスパッタリングを行うこともできるし、ターゲットとしてＡｌ２Ｏ３を用いてＲＦスパッタリングを行うこともできる。また、トリメチルアルミニウムを用いたＡＬＤ法により形成することもできる。
【００８０】
その後、絶縁体層１０２の上にゲート電極１０５を形成する（図３（ｃ））。
ゲート電極１０５は、ゲート電極を構成するゲート材料を絶縁体層１０２の全面に堆積後、所望のパターンを有するフォトレジスト層をリソグラフィによって形成し、そのフォトレジスト層をエッチングマスクにしてゲート材料をエッチングして形成する。ゲート電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されている。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。ゲート電極材料の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、ＣＶＤ法などがある。この方法は、ゲート電極加工精度が高いという特徴がある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、ＣＶＤ法などによりゲート材料を堆積させ、フォトレジスト層を剥離することによりゲート電極１０５を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
また、ゲート電極を形成する場所を開口部とした層間膜を絶縁体層１０２の上に形成し、ゲート電極材料を堆積させた後、ＣＭＰ法やエッチバック法などでゲート絶縁材料を層間膜の開口部に埋め込んでゲート電極１０５を形成してもよい。この方法は、エッチングが難しい電極材料を用いた場合においても、十分精度の高い加工が可能になるとともに、エッチングによる半導体装置へのダメージも入りにくいという特徴がある。
【００８１】
その後、ゲート電極をマスクにして半導体層１０１に不純物を注入し、ソース領域１０７及びドレイン領域１０８を形成する（図３（ｄ））。注入する不純物などは実施の形態１と同じである。
【００８２】
しかる後、ソース電極１０９及びドレイン電極１１０を形成する（図３（ｅ））。この際、ソース電極１０９及びドレイン電極１１０部の絶縁体層１０２には開口を予めエッチングにより開けておき、ソース電極１０９とソース領域１０７及びドレイン電極１１０とドレイン領域１０８が電気的に接触するようにしておく。この電気的接触においては、オーミックコンタクトが好ましい。ソース電極１０９及びドレイン電極１１０は、Ｔｉ（チタン）及びＡｌ（アルミニウム）の積層体であってよいが、これに限るものではない。ソース電極１０９及びドレイン電極１１０としては、Ａｌ、Ｔｉのほか、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されていてもよい。また、これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
以上の工程により、ＭＩＳＦＥＴ１００が製造される。
【００８３】
第２の実施の形態の製造方法によるＭＩＳＦＥＴ１００は、ゲート電極１０５をマスクにしてセルフアラインでソース領域１０７、ドレイン領域１０８、及びチャンネル領域が形成されるため、微細化を行ったときに各寸法の精度が出しやすいという特徴がある。このため、第２の実施の形態の製造方法は、高集積化を行う上で好適な方法である。
【００８４】
＜実施の形態３＞
第３の実施の形態では、図４から図６を参照して、縦型のＭＩＳＦＥＴ３００について説明する。
【００８５】
本明細書において、ゲート電極３４０が設けられる側のｎ型半導体基板３５０の面を便宜的に表面と称し、ドレイン電極３４６が設けられる側のｎ型半導体基板３５０の面を便宜的に裏面と称する。また、裏面から表面に向かう方向を表面方向と称し、表面から裏面に向かう方向を裏面方向と称する。層又は膜の表面方向の側の面を表面側と称し、裏面方向の側の面を裏面側と称する。
また、本明細書において、ｎ又はｐは、それぞれ電子又は正孔が多数キャリアであることを意味する。また、ｎ又はｐの右肩に記載した＋又は−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
なお、本明細書においては、第１導電型をｐ型又はｐ＋型とし、第２導電型をｎ型又はｎ＋型とする。ただし、他の例においては、第１導電型をｎ型又はｎ＋型とし、第２導電型をｐ型又はｐ＋型としてもよい。
【００８６】
縦型ＭＩＳＦＥＴ３００は、ｎ型半導体基板３５０に設けられる（図６（ｃ）参照）。ｎ型半導体基板３５０の表面の一部にはソース電極３４４が設けられる。また、ｎ型半導体基板３５０の表面の他の一部にはゲート絶縁膜となる絶縁体層３４２が設けられる。ゲート絶縁膜（絶縁体層）３４２の表面側にゲート電極３４０が設けられる。ソース電極３４４は、ゲート絶縁膜３４２及びゲート電極３４０を挟むように又は囲むように設けられてよい。
【００８７】
ゲート絶縁膜３４２は、第１の絶縁膜３５１と第２の絶縁膜３５２の積層膜であり、第１の絶縁膜３５１はｎ型半導体基板３５０側に設けられる。
【００８８】
第１の絶縁膜３５１は、酸化ガリウムの結晶を含む絶縁膜であり、特に、窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム若しくはγ構造の酸化ガリウムから構成されるかε構造の酸化ガリウム及びγ構造の酸化ガリウムの組合せから構成されている膜であることが好ましい。
【００８９】
また、第１の絶縁膜３５１の結晶面が、ｎ型半導体基板３５０の結晶面に揃えて配列されている。例えば、ｎ型半導体基板３５０の窒化ガリウムのミラー指数［０００１］の結晶面上に六方晶系単結晶である酸化ガリウムの結晶面を揃えるように第１の絶縁膜３５１は形成されていてよい。
【００９０】
第１の絶縁膜３５１の膜厚は、１０ｎｍ以下であることが好ましい。１０ｎｍより大きくすると、形成される酸化ガリウムにおいて格子不整合が発生しやすく、トラップサイトが増加するからである。更には、第１の絶縁膜３５１の膜厚は、５ｎｍ以下であるであることがより好ましい。このように、第１の絶縁膜３５１の膜厚をできるだけ小さくすることが好ましい。一方で、第１の絶縁膜３５１の膜厚は、ｎ型半導体基板３５０上に酸化ガリウムの結晶が確実に形成されるようにするために、酸化ガリウムの一原子層以上の厚さとする必要がある。また、第１の絶縁膜３５１の膜厚は、酸化ガリウムの二原子層以上の厚さとすると欠陥部の発生が少なくなくなるという効果がある。
【００９１】
第１の絶縁膜３５１が窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する場合、第１の絶縁膜３５１における窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶が占める体積の割合は、９５％以上であることが好ましい。また、第１の絶縁膜３５１が、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する場合、第１の絶縁膜３５１におけるａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶が占める体積の割合は、９５％以上であることが好ましい。この構成にすることにより、窒化ガリウム系半導体層であるｎ型半導体基板３５０とゲート電極１０５の間に形成されるゲート絶縁膜３４２のトラップサイトの発生が十分に抑制される。
【００９２】
また、第１の絶縁膜３５１が、ε構造の酸化ガリウム及びγ構造の酸化ガリウムの組合せにより構成されている場合、第１の絶縁膜３５１の体積において、ε構造の酸化ガリウムが占める割合は７０％以上９０％以下であって、γ構造の酸化ガリウムが占める割合は１０％以上３０％以下であって、ε構造の酸化ガリウム及びγ構造の酸化ガリウムの合計が占める割合が９５％以上１００％以下になっていることが好ましい。例えば、第１の絶縁膜１０３の体積において、ε構造の酸化ガリウムが占める割合は８０％であって、第１の絶縁膜３５１の残余部分である２０％をγ構造の酸化ガリウムが占めていてもよい。また、第１の絶縁膜３５１の体積において、ε構造の酸化ガリウムが占める割合は７８％であって、γ構造の酸化ガリウムが占める割合は１８％であって、ε構造の酸化ガリウム及びγ構造の酸化ガリウム以外が占める割合は４％になるように、ε構造の酸化ガリウム及びγ構造の酸化ガリウムの合計が占める割合が９６％であってもよい。この構成にすることにより、窒化ガリウム系半導体層であるｎ型半導体基板３５０とゲート電極１０５の間に形成されるゲート絶縁膜３４２のトラップサイトの発生が十分に抑制される。
【００９３】
ゲート絶縁膜３４２の第２の絶縁膜３５２は、第１の絶縁膜３５１上に設けられ、Ａｌ、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｇａ、Ｙ、Ｓｃ、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、又は酸窒化物から形成されている。第２の絶縁膜１０４の具体的な材料としては、Ａｌ２Ｏ３、ＳｉＯ２、ＨｆＯ２、ＺｒＯ３、Ｔａ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３、ＹＯ３、Ｓｃ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどを挙げることができる。
第２の絶縁膜の膜厚は３ｎｍ以上１００ｎｍ以下が好ましく、５ｎｍ以上５０ｎｍ以下がさらに好ましい。３ｎｍ以下の場合、トンネル電流が発生しやすくなったり、ゲート耐圧不良が発生しやすくなったりする。１００ｎｍ以上では電流駆動能力（Ｇｍ）などのＦＥＴの特性が不十分になりやすい。
【００９４】
ｎ型半導体基板３５０の裏面にはドレイン電極３４６が設けられる。ｎ型半導体基板３５０の裏面側であって、ドレイン電極３４６と接する領域にはｎ＋型半導体層３３２が設けられる。ｎ＋型半導体層３３２は、所定の厚みを有してよい。ｎ＋型半導体層３３２は、ドレイン電極３４６との接触抵抗を下げるべく、ｎ型半導体基板３５０中の不純物濃度よりも高い不純物濃度を有する。
【００９５】
縦型ＭＩＳＦＥＴ３００は、第２導電型のドリフト層としてのｎ型ドリフト層３３０と、ｎ型ドリフト層３３０の表面側に設けられた電流遮断層３２０を有する。ｎ型半導体基板３５０は、電流遮断層３２０の表面側に設けられた第１導電型の半導体層としてのｐ型半導体層３１０をさらに有する。ｐ型半導体層３１０は、ＧａＮである。
【００９６】
本例の電流遮断層３２０は、ｐ型であり、且つ、ｐ型半導体層３１０よりも不純物の濃度が高い。本例のｐ型半導体層３１０は、電流遮断層３２０に接して設けられたエピタキシャル層である。本例のように、電流遮断層３２０がｐ＋型半導体層である場合には、電流遮断層３２０とｐ型半導体層３１０とは電気的に接続されている。
【００９７】
電流遮断層３２０は、ｎ型ソース側領域３１２の裏面側の端部と、ｎ型のドリフト層３３０の間に位置して、ソース電極３４４からｎ型ソース側領域３１２の裏面側の端部を通ってドレイン電極３４６に流れる電流を遮断する。なお、他の例においては、電流遮断層３２０は、絶縁層であってもよい。ただし、電流遮断層３２０が絶縁層ではなく半導体領域である場合において、ドレイン電極からソース電極へ大電流が流れる場合、電流遮断層３２０は電流を流すことがある。
【００９８】
ｐ型半導体層３１０は、第２導電型のソース側領域及びドレイン側領域としての、ｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４を有する。ｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４は、ｐ型半導体層３１０の表面において互いに離間して設けられる。
【００９９】
ｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４は、ｐ型半導体層３１０において同一の深さまで形成されている。なお、ｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４を形成するに当たり、不純物ドーピングプロセスは一度だけ行われる。当該一度の不純物ドーピングプロセスにおいて、ｎ型ソース側領域３１２とｎ型ドレイン側領域３１４との間の距離により、チャネル長３４３が規定される。なお、チャネル長３４３は、ゲート絶縁膜の裏面側におけるｐ型半導体層３１０の一部の領域である。
【０１００】
ｐ型半導体層３１０の裏面側にある電流遮断層３２０の更に裏面側において、ｎ型ドリフト層３３０はｎ型ドレイン側領域３１４の裏面側の端部に接する。これに対して、電流遮断層３２０の存在により、ｎ型ドリフト層３３０はｎ型ソース側領域３１２の裏面側の端部には接していない。
【０１０１】
ドレイン電極３４６及びゲート電極３４０をＬｏｗ電位とするオフ条件において、電流遮断層３２０とｎ型ドリフト層３３０と間の空乏層、及び、電流遮断層３２０とｎ型ドレイン側領域３１４との間の空乏層が拡大する。空乏層は、ｎ型ドリフト層３３０とｎ型ドレイン側領域３１４の裏面側の端部との間全体にまで達する。これにより、オフ条件におけるドレイン電極３４６からソース電極３４４への電流は確実に遮断される。
【０１０２】
縦型ＭＩＳＦＥＴ３００は、第２導電型のコンタクト層としてのｎ＋型コンタクト層３１８をさらに備える。ｎ＋型コンタクト層３１８は、ｎ型半導体基板３５０とソース電極３４４との接触抵抗を下げるべく設けられる。同じ目的で、ソース電極３４４の裏面側にｐ＋型コンタクト層３１６が設けられる。
【０１０３】
ｎ＋型コンタクト層３１８は、少なくとも一部がｎ型ソース側領域３１２に形成される。ｎ＋型コンタクト層３１８は、ｎ型ドレイン側領域３１４及びｎ型ソース側領域３１２のいずれよりも不純物の濃度が高い。
【０１０４】
本例では、ｎ型ドレイン側領域３１４からｎ＋型コンタクト層３１８までの距離Ｌ２は、ｎ型ドレイン側領域３１４からｎ型ソース側領域３１２までの距離Ｌ１より大きい。つまり、Ｌ１＜Ｌ２である。
【０１０５】
なお、距離Ｌ２は、ｎ型半導体基板３５０の表面におけるｎ型ドレイン側領域３１４からｎ＋型コンタクト層３１８までの最短距離であってよい。又は、距離Ｌ２は、ｎ＋型コンタクト層３１８の裏面側端部の深さ位置における、ｎ型ドレイン側領域３１４からｎ＋型コンタクト層３１８までの最短距離であってよい。
【０１０６】
また、距離Ｌ１は、ｎ型半導体基板３５０の表面におけるｎ型ドレイン側領域３１４からｎ型ソース側領域３１２までの最短距離であってよい。又は、距離Ｌ１は、ｎ＋型コンタクト層３１８の裏面側端部の深さ位置における、ｎ型ドレイン側領域３１４からｎ型ソース側領域３１２までの最短距離であってよい。
【０１０７】
本例の縦型ＭＩＳＦＥＴ３００において、ｎ＋型コンタクト層３１８は、チャネル長を規定することに全く関与しない。チャネル長は、ｎ型ソース側領域３１２とｎ型ドレイン側領域３１４との間の距離によってのみ規定される。それゆえ、本例の縦型ＭＩＳＦＥＴ３００においては、チャネル長を精密に制御することができる。つまり、本例の縦型ＭＩＳＦＥＴ３００は、チャネル長の制御性に優れる。
【０１０８】
なお他の例では、ｎ型ドレイン側領域３１４からｎ＋型コンタクト層３１８までの距離Ｌ２は、ｎ型ドレイン側領域３１４からｎ型ソース側領域３１２までの距離Ｌ１以上であるとしてもよい。上記記載から自明であるが、当該他の例では、Ｌ１＝Ｌ２としてもよい。この場合も、ｎ＋型コンタクト層３１８は、チャネル長を規定することに全く関与しない。なお、ｎ＋型コンタクト層３１８の製造時の精度は、Ｌ１＜Ｌ２の場合よりもＬ１＝Ｌ２の場合の方が高い精度が要求される。それゆえ、Ｌ１＜Ｌ２の場合の方が、製造がより容易である。
【０１０９】
また、更に他の例では、ｎ＋型コンタクト層３１８は、ｎ型ソース側領域３１２からｎ型ドレイン側領域３１４とは反対方向に延びて形成されてもよい。つまり、ソース電極３４４は、ｐ＋型コンタクト層３１６ではなくｎ＋型コンタクト層３１８と主に接してもよい。なお、ｎ型ドレイン側領域３１４の表面には、ｎ型ドレイン側領域３１４よりも不純物の濃度が高いコンタクト層は形成されていない。
【０１１０】
次に、縦型ＭＩＳＦＥＴ３００の製造方法を説明する。
上述の様に、ｎ型半導体基板３５０は、ＧａＮである。ｐ型不純物はマグネシウム（Ｍｇ）、カルシウム（Ｃａ）又はベリリウム（Ｂｅ）であってよく、ｎ型不純物はシリコン（Ｓｉ）又は酸素（Ｏ）であってよい。図４から図６においては、ｎ型半導体基板３５０がＧａＮである例を説明する。
【０１１１】
図４（ａ）は、電流遮断層３２０を形成する段階を示す図である。まず、ＧａＮのｎ型半導体基板３５０の表面にパターニングされたフォトレジスト層３６０を形成する。フォトレジスト層３６０は、紙面に対して垂直な方向に伸びた直線形状であってよく、矩形のアイランド形状であってもよい。
【０１１２】
次に、フォトレジスト層３６０をマスクとしてｎ型半導体基板３５０の表面側からｐ型不純物をドープする。フォトレジスト層３６０を設けた領域以外の領域には、ｐ型不純物がドープされる。ｐ型不純物は、予め定められた範囲の深さで一定の不純物濃度であるボックスプロファイルを構成する。
【０１１３】
ｐ型不純物は、Ｍｇであってよい。トータルドーズ量は１×１０１４以上５×１０１５ｃｍ−２以下であってよい。ｐ型不純物は、ｎ型半導体基板３５０の表面から裏面方向に０．５μｍの深さだけドープされてよい。なお、ｎ型半導体基板３５０の厚み及び不純物濃度は、耐圧に応じて適宜定めてよい。
【０１１４】
ｐ型不純物をドープした後、１０００℃以上１５００℃以下でアニールを行う。これにより、電流遮断層３２０を形成する。なお、電流遮断層３２０は、後述のｐ型半導体層３１０よりもｐ型の不純物濃度が高いｐ＋型半導体層である。
【０１１５】
図４（ｂ）は、ｐ型半導体層３１０を形成する段階を示す図である。電流遮断層３２０を形成する段階の後に、フォトレジスト層３６０をアッシングや剥離液などにより除去し、しかる後、電流遮断層３２０上にｐ型半導体層３１０を形成する。本例では、ｐ型半導体層３１０を形成する段階において、電流遮断層３２０上にｐ型半導体層１０をエピタキシャル成長により形成する。エピタキシャル成長したｐ型半導体層３１０は、０．５μｍ以上２．０μｍ以下の厚みとしてよく、１×１０１７ｃｍ−３のｐ型不純物を含んでよい。
【０１１６】
図４（ｃ）は、ｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４を同時に形成する段階を示す図である。ｐ型半導体層３１０を形成する段階の後に、ｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４を同時に形成する。本例では、まず、ｎ型半導体基板３５０の表面にパターニングされたフォトレジスト層３６２を設ける。フォトレジスト層３６２は断面視上において互いに離間されて設けられる。フォトレジスト層３６２は、平面視した場合に、ストライプ形状であってよいし、正方形セル形状又は六角形セル形状であってもよい。
【０１１７】
次に、フォトレジスト層３６２をマスクとしてｎ型半導体基板３５０の表面側からｎ型不純物をドープする。フォトレジスト層３６２を設けた領域以外の領域はｎ型不純物がドープされる。ｎ型不純物はボックスプロファイルを構成してよい。ｎ型不純物は、Ｓｉ又はＯであってよい。トータルドーズ量は５×１０１２以上１×１０１４ｃｍ−２以下としてよい。
【０１１８】
ｎ型不純物をドープした後、アニールを行う。これによりｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４を同時に形成する。形成されたｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４は、ｐ型半導体層３１０の表面において互いに離間する。これにより、チャネル長３４３が規定される。チャネル長３４３は０．５μｍ以上２．０μｍ以下であってよい。
【０１１９】
なお、ドープされたｎ型不純物は、アニール時にｐ型半導体層３１０内を拡散する。アニール後においては、ｎ型ソース側領域３１２の裏面側端部は電流遮断層３２０に達する。また、ｎ型ドレイン側領域３１４の裏面側端部はｎ型ドリフト層３３０に達する。
【０１２０】
図５（ａ）は、ｐ＋型コンタクト層３１６を形成する段階を示す図である。ｎ型ソース側領域３１２及びｎ型ドレイン側領域３１４を同時に形成する段階の後に、ｐ＋型コンタクト層３１６を形成する。まず、ｎ型半導体基板３５０の表面にパターニングされたフォトレジスト層３６４を設ける。本例のフォトレジスト層３６４は、断面視上において、ｎ型ドレイン側領域３１４を完全に覆い、かつ、ｎ型ソース側領域３１２を部分的に覆うように形成される。フォトレジスト層３６４は、平面視した場合に、ストライプ形状であってよいし、正方形セル形状又は六角形セル形状であってもよい。
【０１２１】
次に、フォトレジスト層３６４をマスクとしてｎ型半導体基板３５０の表面側からｐ型不純物をドープする。この段階でドープするｐ型不純物は、ｐ型半導体層３１０よりも高い不純物濃度とする。これにより、フォトレジスト層３６４を設けた領域以外の領域はｐ＋型となる。ｐ型不純物をドープした後、アニールを行う。これによりｐ＋型コンタクト層３１６を形成する。
【０１２２】
図５（ｂ）は、ｎ＋型コンタクト層３１８を形成する段階を示す図である。ｐ＋型コンタクト層３１６を形成する段階の後に、ｎ＋型コンタクト層３１８を形成する。まず、ｎ型半導体基板３５０の表面にパターニングされたフォトレジスト層３６６を設ける。フォトレジスト層３６６は、少なくともｎ型ソース側領域３１２に開口を有する。本例のフォトレジスト層３６６は、断面視上において、平面視した場合に、ストライプ形状であってよいし、正方形セル形状又は六角形セル形状であってもよい。
【０１２３】
ただし、フォトレジスト層３６６の開口のうちｎ型ドレイン側領域３１４側の開口端部３６７は、ｎ型ソース側領域３１２のｎ型ドレイン側領域３１４側の表面側端部３１３よりもｎ型ドレイン側領域３１４の側には設けない。フォトレジスト層３６６の開口のうちｎ型ドレイン側領域３１４側の開口端部３６７は、ｎ型ソース側領域３１２のｎ型ドレイン側領域３１４側の表面側端部３１３と一致してもよい。
【０１２４】
次に、フォトレジスト層３６６をマスクとしてｎ型半導体基板３５０の表面側からｎ型不純物をドープする。フォトレジスト層３６６を設けた領域以外の領域はｎ型不純物がドープされる。ｎ型不純物は、０．２μｍの深さのボックスプロファイルを構成してよい。ｎ型不純物は、Ｓｉ又はＯであってよい。トータルドーズ量は５×１０１５ｃｍ−２としてよい。
【０１２５】
ｎ型不純物をドープした後、アニールを行う。これにより、ｎ型ドレイン側領域３１４及びｎ型ソース側領域３１２のいずれよりも不純物の濃度が高いｎ＋型コンタクト層３１８の少なくとも一部を、ｎ型ソース側領域３１２に形成する。また、ｎ型ドレイン側領域３１４からｎ＋型コンタクト層３１８までの距離Ｌ２は、ｎ型ドレイン側領域３１４からｎ型ソース側領域３１２までの距離Ｌ１以上とする。
【０１２６】
なお変形例として、図４（ａ）から図５（ｂ）の段階におけるアニールは、図５（ｂ）におけるｎ＋型コンタクト層３１８を形成するアニールを行う際に、一括して行ってもよい。これにより、製造工程時間を短縮することができる。
【０１２７】
次に、図５（ｃ）に示すように、ｎ型半導体基板３５０の表面に第１の絶縁膜３５１及び第２の絶縁膜３５２を順次形成し、第１の絶縁膜３５１及び第２の絶縁膜３５２からなるゲート絶縁膜３４２を形成する。
ここで、第１の絶縁膜３５１は、酸化ガリウムの結晶を含む絶縁膜であり、特に、上述の窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜や、ε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを有する絶縁膜であることが好ましい。
第１の絶縁膜３５１を窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜や、ε構造やγ構造の酸化ガリウムとすることで、ゲート絶縁膜として好適なトラップサイトの少ない良好な界面状態のゲート絶縁膜３４２を形成することができる。
【０１２８】
第１の絶縁膜３５１を形成する第１の方法は、ｎ型半導体基板３５０の表面を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つの化学溶液によって酸化させる方法である。
この酸化方法としては、ＳＣ１、ＳＣ２、ＳＰＭ、バッファードフッ酸溶液など通常は洗浄として用いられる方法を挙げることができる。
この第１の方法によると、第１の絶縁膜３５１の結晶面はｎ型半導体基板３５０表面の結晶面に揃えて配列される。このため、トラップの少ない良質なゲート絶縁膜３４２を形成する上で第１の方法は特に好ましい。
【０１２９】
なお、この第１の方法に際し、光照射を併用してもよい。例えば、水酸化カリウム、リン酸、グリコール、等の化学溶液にｎ型半導体基板３５０を浸し、ｎ型半導体基板３５０の表面に波長２８０ｎｍ以上３８０ｎｍ未満の紫外線（ＵＶ）光や波長１９０ｎｍ以上２８０ｎｍ未満の遠視外光（ＤＵＶ）を照射することによって、ｎ型半導体基板３５０の表面を酸化させて第１の絶縁膜３５１を形成してもよい。
また、第１の方法は、常温か加熱処理が加わっても２８０℃以下の処理であるため、熱酸化処理に比べて熱負荷が少ないという特徴がある。大きな熱負荷が加わると、注入された不純物のプロファイルが変化したり、応力が発生するなどの問題を生じやすい。
【０１３０】
第１の絶縁膜３５１を形成する第２の方法は、ｎ型半導体基板３５０の表面を、５００℃以下の雰囲気においてプラズマ酸化処理することによって酸化させ、窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを形成する方法である。また、ｎ型半導体基板３５０の表面を、５００℃以下の雰囲気においてオゾン酸化処理することによって酸化させて、窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを形成してもよい。
【０１３１】
第１の絶縁膜３５１を形成する第３の方法は、ｎ型半導体基板３５０の表面上に、７００℃以下の雰囲気において電子ビーム蒸着法及び／又はＭＢＥ法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させる方法である。また、ｎ型半導体基板３５０の表面上に、８７０℃以下の雰囲気においてＣＶＤ法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。また、ｎ型半導体基板３５０の表面上に、７００℃以下の雰囲気においてＨＶＰＥ法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。また、ｎ型半導体基板３５０の表面上に、５００℃以下の雰囲気においてＡＬＤ法によって窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させもよい。また、ｎ型半導体基板３５０の表面上に、５００℃以下の雰囲気においてスパッタリング法によって酸化ガリウムを堆積させ、その後アニールを行って窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。
【０１３２】
第１の絶縁膜３５１を形成する第４の方法は、ｎ型半導体基板３５０の表面上に、５００℃以上８７０℃以下の熱処理により酸化ガリウムの結晶を形成し、その後エッチングを行ってこの酸化ガリウムの厚さを１０ｎｍ以下にして、第１の絶縁膜を形成する方法である。
【０１３３】
第２の絶縁膜３５２は、Ａｌ、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｇａ、Ｙ、Ｓｃ、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、又は酸窒化物を、スパッタリング法、ＣＶＤ法、ＡＬＤ法などで形成する。第２の絶縁膜３５２の具体的な材料としては、Ａｌ２Ｏ３、ＳｉＯ２、ＨｆＯ２、ＺｒＯ３、Ｔａ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３、ＹＯ３、Ｓｃ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどが挙げられるが、例えば、第２の絶縁膜としてＡｌ２Ｏ３をスパッタリング法で形成する場合は、ターゲットとしてＡｌを用い、酸素ガス中でＤＣスパッタリングを行うこともできるし、ターゲットとしてＡｌ２Ｏ３を用いてＲＦスパッタリングを行うこともできる。また、トリメチルアルミニウムを用いたＡＬＤ法により形成することもできる。
【０１３４】
次に、図６（ａ）に示すように、ゲート絶縁膜３４２の表面側にゲート電極３４０を設ける。
ゲート電極３４０は、ゲート電極を構成するゲート材料をゲート絶縁膜３４２の全面に堆積後、所望のパターンを有するフォトレジスト層をリソグラフィによって形成し、そのフォトレジスト層をエッチングマスクにしてゲート材料をエッチングして形成する。ゲート電極材料の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、ＣＶＤ法などがある。この方法は、ゲート電極加工精度が高いという特徴がある。
【０１３５】
次に、図６（ｂ）に示すように、ｐ＋型コンタクト層３１６及びｎ＋型コンタクト層３１８に接してソース電極３４４を設ける。
その後、図６（ｃ）に示すように、ｎ型半導体基板３５０の裏面にｎ型不純物をドープしてｎ＋型半導体層３３２を形成し、しかる後、ｎ＋型半導体層３３２に裏面にドレイン電極３４６を設ける。ゲート電極３４０、ソース電極３４４、ドレイン電極３４６は、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されていてよい。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
以上により、縦型ＭＩＳＦＥＴ３００が完成する。
【０１３６】
第３の実施の形態の製造方法によるＭＩＳＦＥＴ３００は、半導体層として窒化ガリウム系半導体を用いた縦型ＭＩＳＦＥＴであって、トラップサイトの少ない良好な界面状態のゲート絶縁膜を有することを特徴とする。このため、第３の実施の形態の製造方法によるＭＩＳＦＥＴ３００は、周波数特性に優れ、ヒステリシスの少ないＭＩＳＦＥＴとなる。
【０１３７】
なお、実施の形態１から３では、ＭＩＳＦＥＴのゲート絶縁膜に前記窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウム膜を適用した場合を示したが、前記窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造及び／又はγ構造の酸化ガリウム膜の好適な適用はこれに限るものではない。
例えば、ＭＩＳキャパシタの絶縁膜に使用しても、トラップサイトが少ないことから、ヒステリシスが少なく、周波数特性に優れるＭＩＳキャパシタを提供することが可能になる。
また、窒化ガリウム半導体を用いた高周波デバイスにおいて、窒化ガリウム半導体表面に直接接触する層として、前記窒化ガリウムと面内格子定数ａが整合された結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを有するパッシベーション膜を用いることも有効である。この場合、高周波デバイスにおける電流コラプスを十分に抑制できるという効果がある。ここで、パッシベーション膜は窒化ガリウムと面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムの結晶を有する酸化膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを有する膜を含んだ多層膜からなる構造でもよい。
【０１３８】
＜実施の形態４＞
第４の実施の形態では、図１４及び図１５を参照して、ＤＭＯＳ（Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）４００について説明する。
【０１３９】
図１４及び図１５は、プレーナ型ＤＭＯＳ構造のパワーＭＯＳＦＥＴを製造するプロセスの概略を順次断面構造を用いて説明したものである。図１５（ｄ）に、作製したＤＭＯＳ（４００）の断面構造をより具体的に示す。図１４（ａ）〜（ｄ）及び図１５（ａ）〜（ｄ）に示す工程を行って、その製造プロセスを説明する。
【０１４０】
まず、高濃度のｎ型ＧａＮ基板（ｎ＋基板）４０２の上に、このｎ＋基板４０２を種結晶としてｎ型のＧａＮエピタキシャル層（ｎ−エピ層）４０３を成長させる（図１４（ａ）参照）。ここで、ｎ−エピ層４０３の結晶構造はウルツ鉱構造である。
【０１４１】
その後、後程形成するゲート電極の領域がマスキングされるようにレジストパターンを形成して、基板表面にイオン注入を行う。そして、イオン注入後に基板を熱処理することによって、打ち込まれたｐ型不純物の活性化を行う。その際、活性化と同時に、わずかに拡散が起こる。この工程により、ゲートが形成される領域以外の部分にｐ型不純物が注入されたｐ型ウェル４０４が形成される（図１４（ｂ）参照）。
【０１４２】
次に、ｐ型ウェル４０４中に、ｎ＋の拡散層４０５を形成するため、レジストからなるマスクを形成し、その開口部により限定された範囲に、ｎ型不純物を高濃度かつ浅い条件で注入を行う。この際、後程形成するゲート電極領域がマスキングされるようにレジストパターンを形成する。
この注入後、熱処理を行い、注入したｎ型不純物の活性化を行う。この熱処理に伴い、わずかな横方向の拡散が起きる。この工程により、ｎ＋の拡散層４０５が形成される（図１４（ｃ）参照）。
【０１４３】
次に、図１４（ｄ）に示すように、この試料の表面に第１の絶縁膜として酸化ガリウム層４０６ａを形成する。
ここで、酸化ガリウム層４０６ａは、酸化ガリウムの結晶を含む絶縁膜であり、特に、上述の窒化ガリウムからなるｎ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜や、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを有する絶縁膜であることが好ましい。
酸化ガリウム層４０６ａをｎ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜や、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造やγ構造の酸化ガリウムとすることで、後述の第２の絶縁膜４０７ａとの積層膜で、ゲート絶縁膜として好適なトラップサイトの少ない良好な界面状態のゲート絶縁体層４２１ａを形成することができる。
【０１４４】
酸化ガリウム層４０６ａを形成する第１の方法は、ｎ−エピ層４０３の露出面を含む表面を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つの化学溶液によって酸化させる方法である。
この酸化方法としては、ＳＣ１、ＳＣ２、ＳＰＭ、バッファードフッ酸溶液など通常は洗浄として用いられる方法を挙げることができる。
この第１の方法によると、酸化ガリウム層４０６ａの結晶面はｎ−エピ層４０３表面の結晶面に揃えて配列される。このため、トラップの少ない良質なゲート絶縁体層４２１ａを形成する上で第１の方法は特に好ましい。
【０１４５】
なお、この第１の方法に際し、光照射を併用してもよい。例えば、水酸化カリウム、リン酸、グリコール、等の化学溶液にｎ−エピ層４０３を含む表面を浸し、その表面に波長２８０ｎｍ以上３８０ｎｍ未満の紫外線（ＵＶ）光や波長１９０ｎｍ以上２８０ｎｍ未満の遠視外光（ＤＵＶ）を照射することによって、ｎ−エピ層４０３の露出面を含む表面を酸化させて酸化ガリウム層４０６ａを形成してもよい。
ここで、第１の方法は、常温か加熱処理が加わっても２８０℃以下の処理であるため、熱酸化処理に比べて熱負荷が少ないという特徴がある。大きな熱負荷が加わると、注入された不純物のプロファイルが変化したり、応力が発生するなどの問題を生じやすい。
【０１４６】
酸化ガリウム層４０６ａを形成する第２の方法は、ｎ−エピ層４０３の露出面を含む表面を、５００℃以下の雰囲気においてプラズマ酸化処理することによって酸化させ、ｎ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを形成する方法である。また、ｎ−エピ層４０３の露出面を含む表面を、５００℃以下の雰囲気においてオゾン酸化処理することによって酸化させて、ｎ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを形成してもよい。
【０１４７】
酸化ガリウム層４０６ａを形成する第３の方法は、ｎ−エピ層４０３の露出面を含む表面上に、７００℃以下の雰囲気において電子ビーム蒸着法及び／又はＭＢＥ法によってｎ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させる方法である。
また、ｎ−エピ層４０３の露出面を含む表面上に、８７０℃以下の雰囲気においてＣＶＤ法によってｐ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。
また、ｎ−エピ層４０３の露出面を含む表面上に、７００℃以下の雰囲気においてＨＶＰＥ法によってｎ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。
また、ｎ−エピ層４０３の露出面を含む表面上に、５００℃以下の雰囲気においてＡＬＤ法によってｎ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させもよい。
また、ｎ−エピ層４０３の露出面を含む表面上に、５００℃以下の雰囲気においてスパッタリング法によって酸化ガリウムを堆積させ、その後アニールを行ってｎ−エピ層４０３と面内格子定数ａが整合された酸化ガリウムの結晶を有する酸化膜、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを有する絶縁膜、又はε構造の酸化ガリウム及び／又はγ構造の酸化ガリウムを堆積させてもよい。
【０１４８】
酸化ガリウム層４０６ａを形成する第４の方法は、ｎ−エピ層４０３の露出面を含む表面上に、５００℃以上８７０℃以下の熱処理により酸化ガリウムの結晶を形成し、その後エッチングを行ってこの酸化ガリウムの厚さを１０ｎｍ以下にして、酸化ガリウム層４０６ａを形成する方法である。
【０１４９】
その後、図１５（ａ）に示すように、酸化ガリウム層４０６ａの上に第２の絶縁膜４０７ａを形成し、酸化ガリウム層４０６ａ及び第２の絶縁膜４０７ａからなるゲート絶縁体層４２１ａを形成する。
【０１５０】
第２の絶縁膜４０７ａは、Ａｌ、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｇａ、Ｙ、Ｓｃ、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、又は酸窒化物を、スパッタリング法、ＣＶＤ法、ＡＬＤ法などで形成する。第２の絶縁膜４０７ａの具体的な材料としては、Ａｌ２Ｏ３、ＳｉＯ２、ＨｆＯ２、ＺｒＯ３、Ｔａ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３、ＹＯ３、Ｓｃ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどが挙げられる。例えば、第２の絶縁膜４０７ａとしてＡｌ２Ｏ３をスパッタリング法で形成する場合は、ターゲットとしてＡｌを用い、酸素ガス中でＤＣスパッタリングを行うこともできるし、ターゲットとしてＡｌ２Ｏ３を用いてＲＦスパッタリングを行うこともできる。また、トリメチルアルミニウムを用いたＡＬＤ法により形成することもできる。
【０１５１】
次に、図１５（ｂ）に示すように、第２の絶縁膜４０７ａの表面に金属膜４０８ａを形成する。ここで、金属膜４０８ａとしては、例えば、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎからなる群から選択された少なくとも１つを挙げることができる。形態としては単層膜でも積層膜でもよい。また、これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。また、金属膜４０８ａとして、ポリシリコンも用いることができるし、ポリシリコンと上記金属との積層膜を挙げることもできる。金属膜４０８ａの形成方法としては、スパッタリング法、蒸着法などを挙げることができる。
【０１５２】
次に、レジストをマスクにして、金属膜４０８ａ、第２の絶縁膜４０７ａ及び酸化ガリウム層４０６ａを、ドライエッチングして、第１の絶縁膜４０６、第２の絶縁膜４０７及びゲート電極４０８からなるＤＭＯＳのゲート形状を形成する（図１５（ｃ）参照）。
【０１５３】
次に、減圧ＣＶＤ法を用いてＰＳＧ膜（リン原子を３％〜５％含む低温酸化膜）を基板表面の全面に成膜した後、ｎ＋の拡散層４０５と接続するメタルコンタクトを形成するための開口部分が形成されたＰＳＧ膜からなる絶縁膜４１１を形成する。
最後に、前記開口部分に金属、例えばチタンとアルミニウムの合金からなるメタルコンタクトを形成し、エミッタ電極４１２とする。一方、ｎ＋基板４０２の裏面に、ｎ＋基板と低抵抗のオーミックコンタクトを得るニッケル、チタン、銀、金などからなる多層膜による裏面電極を形成し、コレクタ電極４０１とする（図１５（ｄ）参照）。
以上の工程により、ＤＭＯＳ（４００）が作製される。
【０１５４】
第４の実施の形態の製造方法によるＤＭＯＳ（４００）は、半導体層として窒化ガリウム系半導体を用いたＤＭＯＳ構造のＭＯＳＦＥＴであって、トラップサイトの少ない良好な界面状態のゲート絶縁膜を有することを特徴とする。このため、第４の実施の形態の製造方法によるＤＭＯＳ（４００）は、周波数特性及びスイッチング特性が安定して優れたパワーＭＯＳＦＥＴになる。
【実施例１】
【０１５５】
実施例１では、図７に示すＭＩＳキャパシタ（ＭＯＳキャパシタ）２００を作製して、そのＭＩＳキャパシタの電気特性を評価した。
【０１５６】
実施例１のＭＩＳキャパシタは、自立基板２０１、半導体層としてのｎ−ＧａＮエピタキシャル層２０２、第１の絶縁膜２０４と第２の絶縁膜２０５からなる絶縁層２０３、電極２０６と２０７からなる。
【０１５７】
実施例１のＭＩＳキャパシタの作製方法は以下のとおりである。
【０１５８】
半導体基板及び半導体層として、厚さが２７０μｍのｎ−ＧａＮである自立基板２０１の上に、有機金属気相成長法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法により、膜厚が５μｍで、Ｓｉドープしたキャリア濃度が１×１０１６ｃｍ−３のｎ−ＧａＮエピタキシャル層２０２が形成されたものを準備した。ここで、ｎ−ＧａＮエピタキシャル層２０２表面の結晶面は（０００１）である。
【０１５９】
ｎ−ＧａＮエピタキシャル層２０２の表面を、イソプロピルアルコール及びアセトン溶液にて室温（２３℃）下で洗浄した後に、濃度３体積％の希フッ酸溶液で表面処理した。
続いて、Ｈ２ＳＯ４−Ｈ２Ｏ２−Ｈ２ＯからなるＳＰＭを酸化膜形成法として使用して、ｎ−ＧａＮエピタキシャル層２０２の表面に酸化ガリウムの結晶（Ｇａ２Ｏ３）を生成し、その酸化ガリウムの結晶層を第１の絶縁膜２０４とした。ここで、ｎ−ＧａＮエピタキシャル層２０２をＳＰＭ液に浸漬させ、硫酸過水作製時の自発熱の温度で処理した。Ｈ２ＳＯ４とＨ２Ｏ２の体積比率は２：1である。
【０１６０】
ＳＰＭによって表面処理したｎ−ＧａＮエピタキシャル層２０２の表面状態をＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法で測定した。図８にＸＰＳ法によるＸＰＳ  Ｇａ３ｄスペクトルを示す。測定データを□印で示し、シミュレーションによるデータを実線で示す。
結合エネルギー１９．８ｅＶでピークを有するＧａ−Ｎ結合の成分（太い実線）と結合エネルギー２０．３ｅＶでピークを有するＧａ−Ｏ結合の成分（太い実線）とを合算したシミュレーションによるデータ（細い実線）は、測定データとよく一致している。これによって、ｎ−ＧａＮエピタキシャル層２０２の表面をＳＰＭにより表面処理することによって、ｎ−ＧａＮエピタキシャル層２０２の表面に、酸化ガリウムが生成されていることが確認された。
【０１６１】
また、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による断面解析を行って、ｎ−ＧａＮエピタキシャル層２０２の表面に形成された酸化ガリウムの結晶の構造を調べた。図９Ａ及び図９Ｂに、それぞれミラー指数［１−１００］面における断面解析図及びミラー指数［１１−２０］面における断面解析図を示す。その結果、生成された酸化ガリウムの膜厚は１．７ｎｍであり、この酸化ガリウムの結晶の構造は、ε構造及びγ構造の結晶であることが確認された。
さらに、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｙ）によって、この酸化ガリウムは、体積比で、ε構造が８０％、γ構造が２０％の結晶からなることが確認された。
また、このε構造及びγ構造の結晶面は、ｎ−ＧａＮエピタキシャル層２０２の結晶面に揃えて配列されていることが確認された。
【０１６２】
続いて、第１の絶縁膜２０４の表面上に、前駆体としてのトリメチルアルミニウム（ＴＭＡ）と酸化ガスとして水蒸気を用いたＡＬＤ法によって、成長温度３００℃で、膜厚１０ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）を生成して、第２の絶縁膜２０５とした。
詳細には、窒素ガス（Ｎ２ガス）をパージとして、ＴＭＡ投入、Ｎ２ガスパージ、２０℃の水ガス投入、Ｎ２ガスパージの４ステップを１サイクルにして膜厚が１０ｎｍになるまでそのサイクルを繰り返した。ここで、ＴＭＡ及び水ガスはパルス供給した。
そして、Ａｌ２Ｏ３膜を形成後、窒素雰囲気ガス中で３００℃の熱処理を行った。
【０１６３】
続いて、第２の絶縁膜２０５の表面上に、電子線蒸着法及びフォトリソプロセスによって、膜厚１００ｎｍの白金（Ｐｔ）膜を生成して、電極２０６を形成した。
最後に、ｎ−ＧａＮ自立基板２０１の表面（裏面）上に、膜厚２０ｎｍのチタン（Ｔｉ）膜及び膜厚１００ｎｍの白金（Ｐｔ）膜を連続して生成して、オーミックコンタクトの電極２０７を形成した。
以上の工程により、図７に示すＭＩＳキャパシタ２００を作製した。
【０１６４】
図１０に、作製したＭＩＳキャパシタ２００のＣ−Ｖ特性を示す。
電極２０６と２０７との間にフォワードに電圧を印加した場合の測定データを○印で示し、リバースに電圧を印加した場合の測定データを□印で示す。
フォワードの場合とリバースの場合のフラットバンド電圧におけるヒステリシスは、無視できるくらい小さいことが確認された。これは、ε構造及びγ構造からなる酸化ガリウムによる第１の絶縁膜２０４と、酸化アルミニウムによる第２の絶縁膜２０５とからなる絶縁層２０３において、欠陥に起因したトラップサイトが非常に少ないことを意味している。
【０１６５】
また、ｎ−ＧａＮエピタキシャル層２０２のフェルミレベル、Ｐｔによる電極２０６の仕事関数、絶縁膜２０３の膜厚と誘電率の値から得られる実線で示される理想曲線と○印及び□印で示される測定データが非常に良く一致した。
なお、非特許文献１においては、ｎ−ＧａＮエピタキシャル層２０２と絶縁体層２０３との界面を特に注意して作製していないために、Ｃ−Ｖ特性の周波数分散が報告されており、界面の状態が良くないことを示唆している。
【０１６６】
以上より、半導体層が窒化ガリウムであり、絶縁層２０３がε構造及びγ構造の酸化ガリウムからなる第１の絶縁膜２０４と酸化アルミニウムからなる第２の絶縁膜２０５からなるＭＩＳキャパシタ２００は、トラップサイトの少ない良好な界面特性を有することが確認された。
【０１６７】
このように、窒化ガリウム半導体層上に形成されたε構造及びγ構造の酸化ガリウムからなる第１の絶縁膜と酸化アルミニウムからなる第２の絶縁膜からなる絶縁層２０３は、トラップサイトの少ない界面特性の良好な絶縁層が形成されるが、このことはＭＩＳキャパシタに留まらない。ＭＩＳＦＥＴ（ＭＯＳＦＥＴ）のゲート絶縁膜にε構造及びγ構造の酸化ガリウムからなる第１の絶縁膜と２の絶縁膜からなる絶縁層２０３を用いると、そのゲート絶縁膜はトラップサイトの少ない界面特性の良好なものとなり、その結果、周波数特性に優れ、ヒステリシスの少ない良好なＭＩＳＦＥＴ（ＭＯＳＦＥＴ）を提供することが可能になる。
【実施例２】
【０１６８】
半導体基板上の半導体層として、厚さが５μｍで、Ｓｉをドープしたキャリア濃度が２×１０１６ｃｍ−３の市販のｎ−ＧａＮ基板を入手した。ここで、この半導体基板表面の結晶面は（０００１）である。
【０１６９】
ｎ−ＧａＮ基板の表面を、イソプロピルアルコール及びアセトン溶液にて室温（２３℃）下で洗浄した後に、濃度３体積％の希フッ酸溶液で表面処理した。
続いて、Ｈ２ＳＯ４−Ｈ２Ｏ２−Ｈ２ＯからなるＳＰＭを酸化膜形成法として使用して、ｎ−ＧａＮ基板の表面に酸化ガリウムを生成し、その酸化ガリウム層を第１の絶縁膜とした。すなわち、ｎ−ＧａＮ基板をＳＰＭ液に浸漬させ、硫酸過水作製時の自発熱の温度で処理した。Ｈ２ＳＯ４とＨ２Ｏ２の体積比率は２：1である。
【０１７０】
その後、酸化ガリウムからなる第１の絶縁膜の上に、膜厚１００ｎｍのＳｉＯ２からなる第２の絶縁膜をプラズマＣＶＤ法によって形成した。第２の絶縁膜はアモルファス膜である。そして、両者の絶縁膜を断面ＴＥＭ観察により評価した。
【０１７１】
図１６に断面ＴＥＭ観察結果を示す。ここで、図１６の（ａ）は明視野断面ＴＥＭ像、（ｂ）は暗視野断面ＴＥＭ像、そして（ｃ）は暗視野断面ＴＥＭ像にＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）信号解析による回折像を重ねた像である。（ｃ）の白線及び輝度の高い白点列が回折結果を示す。
【０１７２】
その結果、図１６（ｃ）からわかるように、ＧａＮ結晶領域から第１の絶縁膜にかけて、輝度の高い白点列は一直線上に並んでおり、ＧａＮ結晶と第１の絶縁膜の結晶格子は整合していることが確認された。なお、第１の絶縁膜がガリウム酸化膜からなることは低速イオン散乱分光法から確認されている。
【０１７３】
その後、第２の絶縁膜の膜厚を１０ｎｍに変えて、実施例１と同様にしてＭＩＳキャパシタを作製した。また、第２の絶縁膜を実施例１で示した膜厚１０ｎｍのＡｌ２Ｏ３膜を形成し、実施例１と同様にしてＭＩＳキャパシタを作製した。その結果、作製されたＭＩＳキャパシタは、トラップサイトの少ない良好な界面特性を有するものであった。
【０１７４】
上記記載は特定の実施例についてなされたが、本発明はそれに限らず、本発明の原理と添付の特許請求の範囲の範囲内で種々の変更及び修正をすることができることは当業者に明らかである。
【符号の説明】
【０１７５】
１        酸素原子（Ｏ）
２        ガリウム原子（Ｇａ）
１１      結晶格子
２１      格子定数ａ１
２２      格子定数ａ２
２３      格子定数ａ３
１００    半導体装置
１０１    半導体層
１０２    絶縁体層（ゲート絶縁膜）
１０３    第１の絶縁膜
１０４    第２の絶縁膜
１０５    ゲート電極
１０７    ソース領域
１０８    ドレイン領域
１０９    ソース電極
１１０    ドレイン電極
１１１    自立基板
１５１    スクリーン層
１５２    絶縁層
１５３    キャップ層
１６１    フォトレジスト層
２００    ＭＩＳキャパシタ
２０１    ｎ−ＧａＮ自立基板
２０２    ｎ−ＧａＮエピタキシャル層
２０３    絶縁体層
２０４    第１の絶縁膜
２０５    第２の絶縁膜
２０６    電極
２０７    電極
３００    縦型ＭＩＳＦＥＴ
３１０    ｐ型半導体層
３１２    ｎ型ソース側領域
３１３    表面側端部
３１４    ｎ型ドレイン側領域
３１６    ｐ＋型コンタクト層
３１８    ｎ＋型コンタクト層
３２０    電流遮断層
３２２    ｐ＋型カラム
３３０    ドリフト層
３３２    ｎ＋型半導体層
３４０    ゲート電極
３４２    ゲート絶縁膜（絶縁体層）
３４３    チャネル長
３４４    ソース電極
３４６    ドレイン電極
３５０    半導体基板
３５１    第１の絶縁膜
３５２    第２の絶縁膜
３６０    フォトレジスト層
３６２    フォトレジスト層
３６４    フォトレジスト層
３６６    フォトレジスト層
３６７    開口端部
４００    ＤＭＯＳ
４０１    コレクタ電極
４０２    ｎ型ＧａＮ基板（ｎ＋基板）
４０３    ＧａＮエピタキシャル層（ｎ−エピ層）
４０４    ｐ型ウェル
４０５    拡散層
４０６    第１の絶縁膜
４０６ａ  酸化ガリウム層
４０７    第２の絶縁膜
４０７ａ  第２の絶縁膜
４０８    ゲート電極
４０８ａ  金属膜
４１１    絶縁膜（ＰＳＧ膜）
４１２    エミッタ電極
４２１ａ  ゲート絶縁体層
【図１】
2019012827.tif 000003
【図２】
2019012827.tif 000004
【図３】
2019012827.tif 000005
【図４】
2019012827.tif 000006
【図５】
2019012827.tif 000007
【図６】
2019012827.tif 000008
【図７】
2019012827.tif 000009
【図８】
2019012827.tif 000010
【図９Ａ】
2019012827.tif 000011
【図９Ｂ】
2019012827.tif 000012
【図１０】
2019012827.tif 000013
【図１１】
2019012827.tif 000014
【図１２】
2019012827.tif 000015
【図１３】
2019012827.tif 000016
【図１４】
2019012827.tif 000017
【図１５】
2019012827.tif 000018
【図１６】
2019012827.tif 000019