(57)【要約】【課題】部品点数を削減しつつ効率の低下を抑制する。【解決手段】スナバ回路２は、ハイサイドのアームＱ１，Ｑ３と、ローサイドのアームＱ２，Ｑ４と、を有するインバータ回路１用のスナバ回路である。スナバ回路２は、第１クランプ回路２１と、第２クランプ回路２２と、回生回路２３と、を備える。第１クランプ回路２１は、ハイサイドのアームＱ１，Ｑ３の両端電圧をクランプする。第２クランプ回路２２は、ローサイドのアームＱ２，Ｑ４の両端電圧をクランプする。回生回路２３は、第１クランプ回路２１及び第２クランプ回路２２の少なくとも一方がインバータ回路１から吸収した電気エネルギをインバータ回路１に回生させる。【選択図】図１
2019180190.tif 000002
【特許請求の範囲】
【請求項１】
出力端子と高電位側の入力端子との間に電気的に接続されているハイサイドのアームと、前記出力端子と低電位側の入力端子との間に電気的に接続されているローサイドのアームと、を有するインバータ回路用のスナバ回路であって、
前記ハイサイドのアームの両端電圧をクランプする第１クランプ回路と、
前記ローサイドのアームの両端電圧をクランプする第２クランプ回路と、
前記第１クランプ回路及び前記第２クランプ回路の両方に電気的に接続されている１つの回生回路と、を備え、
前記回生回路は、前記第１クランプ回路及び前記第２クランプ回路の少なくとも一方が前記インバータ回路から吸収した電気エネルギを前記インバータ回路に回生させる回生動作を行う、
スナバ回路。
【請求項２】
前記回生回路は、
前記第１クランプ回路の電気エネルギを放電させる第１放電期間と前記第２クランプ回路の電気エネルギを放電させる第２放電期間とが少なくとも一部で重なる放電モードを有し、
前記放電モードにおいて前記回生動作を行う、
請求項１に記載のスナバ回路。
【請求項３】
前記回生回路は、前記回生動作において、前記第２クランプ回路の電気エネルギを前記インバータ回路に回生させる、
請求項１又は２に記載のスナバ回路。
【請求項４】
前記回生回路は、前記回生動作において、前記第１クランプ回路の電気エネルギを前記インバータ回路に回生させる、
請求項１〜３のいずれか１項に記載のスナバ回路。
【請求項５】
前記第１クランプ回路は、
ハイサイド用コンデンサと、
前記ハイサイド用コンデンサに前記インバータ回路の電気エネルギを充電するハイサイド用充電経路と、を含む、
請求項１〜４のいずれか１項に記載のスナバ回路。
【請求項６】
前記第２クランプ回路は、
ローサイド用コンデンサと、
前記ローサイド用コンデンサに前記インバータ回路の電気エネルギを充電するローサイド用充電経路と、を含む、
請求項１〜５のいずれか１項に記載のスナバ回路。
【請求項７】
前記回生回路は、
スイッチング素子と、
ダイオードと、
一次巻線及び二次巻線を有するトランスと、を含み、
前記スイッチング素子と前記一次巻線とが直列回路を構成し、
前記直列回路における前記スイッチング素子側の第１端が前記第１クランプ回路に電気的に接続され、前記直列回路における前記一次巻線側の第２端が前記第２クランプ回路に電気的に接続されており、
前記二次巻線は、前記高電位側の入力端子と前記低電位側の入力端子との間に電気的に接続されている蓄電デバイスの両端間に、前記ダイオードを介して電気的に接続されている、
請求項１〜６のいずれか１項に記載のスナバ回路。
【請求項８】
前記回生回路は、前記回生動作において、前記第１クランプ回路及び前記第２クランプ回路の少なくとも一方が前記インバータ回路から吸収した電気エネルギを、前記高電位側の入力端子及び前記低電位側の入力端子間に電気的に接続されている蓄電デバイスに回生させる、
請求項１〜７のいずれか１項に記載のスナバ回路。
【請求項９】
請求項１〜８のいずれか１項に記載のスナバ回路と、
前記インバータ回路と、を備える、
電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般にスナバ回路、及び電力変換システムに関し、より詳細には、インバータ回路で発生するサージ電圧を抑制するためのスナバ回路、及び電力変換システムに関する。
【背景技術】
【０００２】
従来、スナバ回路を備えた電力変換装置が知られている（例えば、特許文献１参照）。特許文献１に記載の電力変換装置では、商用三相入力をコンバータで直流に変換し、この直流をコンデンサで平滑してインバータに供給する。インバータでは、複数個のパワーデバイスと、複数個のパワーデバイスにそれぞれ逆並列に接続された複数個のフライホイールダイオードとから構成される複数個のアームがブリッジ接続されている。複数個のパワーデバイスの各々には、スナバダイオード、スナバコンデンサ及びスナバ抵抗で形成されるスナバ回路が並列に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−７３４４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の電力変換装置（電力変換システム）では、パワーデバイスごとにスナバ回路が必要であり、部品点数が増加するという問題があった。また、特許文献１に記載の電力変換装置では、パワーデバイスで発生するサージエネルギを抵抗で消費しており、効率が低下するという問題があった。
【０００５】
本開示の目的は、部品点数を削減しつつ効率の低下を抑制することができるスナバ回路、及び電力変換システムを提供することにある。
【課題を解決するための手段】
【０００６】
本開示の一態様に係るスナバ回路は、ハイサイドのアームと、ローサイドのアームと、を有するインバータ回路用のスナバ回路である。前記ハイサイドのアームは、出力端子と高電位側の入力端子との間に電気的に接続されている。前記ローサイドのアームは、前記出力端子と低電位側の入力端子との間に電気的に接続されている。前記スナバ回路は、第１クランプ回路と、第２クランプ回路と、１つの回生回路と、を備える。前記第１クランプ回路は、前記ハイサイドのアームの両端電圧をクランプする。前記第２クランプ回路は、前記ローサイドのアームの両端電圧をクランプする。前記回生回路は、前記第１クランプ回路及び前記第２クランプ回路の両方に電気的に接続されている。前記回生回路は、前記第１クランプ回路及び前記第２クランプ回路の少なくとも一方が前記インバータ回路から吸収した電気エネルギを前記インバータ回路に回生させる回生動作を行う。
【０００７】
本開示の一態様に係る電力変換システムは、上述のスナバ回路と、前記インバータ回路と、を備える。
【発明の効果】
【０００８】
本開示によれば、部品点数を削減しつつ効率の低下を抑制することができる、という効果がある。
【図面の簡単な説明】
【０００９】
【図１】図１は、本開示の一実施形態に係るスナバ回路及び電力変換システムの回路図である。
【図２】図２Ａは、同上のスナバ回路においてスイッチング素子がオンの場合の動作を説明するための説明図である。図２Ｂは、同上のスナバ回路においてスイッチング素子がオフの場合の動作を説明するための説明図である。
【図３】図３は、同上のスナバ回路の動作を説明するためのタイミングチャートである。
【図４】図４Ａは、本開示の一実施形態の変形例１に係るスナバ回路及び電力変換システムの回路図である。図４Ｂは、本開示の一実施形態の変形例２に係るスナバ回路及び電力変換システムの回路図である。
【発明を実施するための形態】
【００１０】
（１）概要
まず、本実施形態に係るスナバ回路及び電力変換システムの概要について、図１を参照して説明する。
【００１１】
電力変換システム１０は、インバータ回路１、トランス３及び整流回路４を含む主回路と、スナバ回路２と、を備えている。主回路は、電力の変換を行う電力変換回路である。スナバ回路２は、主回路において発生するサージ電圧を抑制すための保護回路である。主回路において電力の変換を行う際に、インバータ回路１の動作に起因してサージ電圧が発生することがある。本実施形態に係る電力変換システム１０は、このようなサージ電圧をスナバ回路２にて抑制することが可能である。
【００１２】
電力変換システム１０は、一例として、図１に示すように、蓄電池７と、直流負荷８との間における電力変換に用いられる。図１の例では、電力変換システム１０は、蓄電池７が電気的に接続される一対の入力用外部端子Ｔ１１，Ｔ１２と、直流負荷８が電気的に接続される一対の出力用外部端子Ｔ２１，Ｔ２２と、を有する。この電力変換システム１０は、蓄電池７から入力される直流電力を交流電力に変換し、さらに交流電力を直流電力に変換して直流負荷８に供給する。すなわち、本実施形態に係る電力変換システム１０は、単方向に電力の変換を行うように構成されている。本実施形態では一例として、このような電力変換システム１０が、オフィスビル、病院、商業施設及び学校等の、非住宅施設に導入される場合を想定して説明する。
【００１３】
（２）詳細
次に、本実施形態に係るスナバ回路及び電力変換システムの詳細について、図１を参照して説明する。
【００１４】
電力変換システム１０は、一対の入力用外部端子Ｔ１１，Ｔ１２と、一対の出力用外部端子Ｔ２１，Ｔ２２と、インバータ回路１と、スナバ回路２と、トランス３と、整流回路４と、第１制御回路５と、第２制御回路６と、を備えている。
【００１５】
（２．１）端子
図１の例では、入力用外部端子Ｔ１１が高電位（正極）側となるように、一対の入力用外部端子Ｔ１１，Ｔ１２間には蓄電池７が電気的に接続されている。また、一対の出力用外部端子Ｔ２１，Ｔ２２間には、直流負荷８が電気的に接続されている。ただし、ここでいう「端子」は、電線等を接続するための部品でなくてもよく、例えば、電子部品のリード、回路基板に含まれる導体の一部等であってもよい。以下で説明する入力端子Ｐ１１，Ｐ１２及び出力端子Ｐ２１，Ｐ２２も同様である。
【００１６】
一対の入力用外部端子Ｔ１１，Ｔ１２間には、コンデンサＣ１１が電気的に接続されている。言い換えると、コンデンサＣ１１は、一対の入力用外部端子Ｔ１１，Ｔ１２間において電気的に並列に接続されている。
【００１７】
（２．２）インバータ回路
インバータ回路１は、図１に示すように、第１〜第４のスイッチング素子Ｑ１〜Ｑ４を含む。インバータ回路１は、コンデンサＣ１１とトランス３との間において、直流電圧から交流電圧への変換を行う絶縁型のＤＣ／ＡＣインバータを構成する。本実施形態では一例として、第１〜第４スイッチング素子Ｑ１〜Ｑ４の各々は、デプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。
【００１８】
第１〜第４スイッチング素子Ｑ１〜Ｑ４は、フルブリッジ接続されている。第１スイッチング素子Ｑ１は、コンデンサＣ１１の両端間において、第２スイッチング素子Ｑ２と電気的に直列に接続されている。第３スイッチング素子Ｑ３は、コンデンサＣ１１の両端間において、第４スイッチング素子Ｑ４と電気的に直列に接続されている。言い換えると、コンデンサＣ１１の両端間には、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の直列回路と、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の直列回路とが、電気的に並列に接続されている。具体的には、第１スイッチング素子Ｑ１のドレイン、及び第３スイッチング素子Ｑ３のドレインは、いずれも高電位側の入力端子Ｐ１１に電気的に接続されている。第２スイッチング素子Ｑ２のソース、及び第４スイッチング素子Ｑ４のソースは、いずれも低電位側の入力端子Ｐ１２に電気的に接続されている。
【００１９】
本実施形態では、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２により第１レグ１１が構成され、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４により第２レグ１２が構成されている。また、本実施形態では、第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３がハイサイドのアームであり、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４がローサイドのアームである。
【００２０】
ハイサイドのアームは、図１に示すように、出力端子Ｐ２１，Ｐ２２と高電位側の入力端子Ｐ１１との間に電気的に接続されている。また、ローサイドのアームは、出力端子Ｐ２１，Ｐ２２と低電位側の入力端子Ｐ１２との間に電気的に接続されている。出力端子Ｐ２１は、第１スイッチング素子Ｑ１のソース及び第２スイッチング素子Ｑ２のドレインの電気的な接続点である。また、出力端子Ｐ２２は、第３スイッチング素子Ｑ３のソース及び第４スイッチング素子Ｑ４のドレインの電気的な接続点である。高電位側の入力端子Ｐ１１は、入力用外部端子Ｔ１１及びコンデンサＣ１１の電気的な接続点であり、低電位側の入力端子Ｐ１２は、入力用外部端子Ｔ１２とコンデンサＣ１１の電気的な接続点である。
【００２１】
（２．３）トランス
トランス３は、互いに磁気的に結合された一次巻線３１及び二次巻線３２を有する高周波絶縁トランスである。一次巻線３１は、出力端子Ｐ２１，Ｐ２２間に電気的に接続されている。二次巻線３２は、整流回路４に電気的に接続されている。また、二次巻線３２の中点は、出力用外部端子Ｔ２２に電気的に接続されている。本実施形態では一例として、一次巻線３１と二次巻線３２との巻数比は、１：１であることとする。
【００２２】
（２．４）整流回路
整流回路４は、第１〜第４ダイオードＤ４１〜Ｄ４４を有している。第１ダイオードＤ４１及び第２ダイオードＤ４２のアノードは、トランス３の二次巻線３２の第１端に電気的に接続されている。第３ダイオードＤ４３及び第４ダイオードＤ４４のアノードは、二次巻線３２の第２端に電気的に接続されている。第１〜第４ダイオードＤ４１〜Ｄ４４のカソードは、互いに電気的に接続されており、インダクタＬ１を介して出力用外部端子Ｔ２１に電気的に接続されている。整流回路４は、トランス３を介して受け取ったインバータ回路１からの交流電力を直流電力に変換（整流）し、この直流電力を直流負荷７に供給する。
【００２３】
（２．５）制御回路
第１制御回路５は、インバータ回路１の第１〜第４スイッチング素子Ｑ１〜Ｑ４を制御するための制御信号Ｓ１〜Ｓ４を出力する。制御信号Ｓ１〜Ｓ４は、直接的に、又は駆動回路を介して、第１〜第４スイッチング素子Ｑ１〜Ｑ４のゲートに印加され、第１〜第４スイッチング素子Ｑ１〜Ｑ４を個別にオン／オフする。第１制御回路５は、デューティ比を調節可能なＰＷＭ（Pulse Width Modulation）方式によって、第１〜第４スイッチング素子Ｑ１〜Ｑ４を制御する。
【００２４】
第２制御回路６は、後述する回生回路２３のスイッチング素子Ｑ１１を制御するための制御信号Ｓ５を出力する。制御信号Ｓ５は、直接的、又は駆動回路を介して、スイッチング素子Ｑ１１のゲートに印加され、スイッチング素子Ｑ１１を個別にオン／オフする。第２制御回路６は、例えば、ＰＷＭ方式によって、スイッチング素子Ｑ１１を制御する。
【００２５】
第１制御回路５及び第２制御回路６は、例えば、プロセッサ及びメモリを有するマイクロコンピュータ、ＦＰＧＡ（Field-Programmable Gate Array）、又はＡＳＩＣ（Application Specific Integrated Circuit）等で構成される。
【００２６】
第１〜第４スイッチング素子Ｑ１〜Ｑ４の駆動周波数は、例えば、２０ｋＨｚである。スイッチング素子Ｑ１１の駆動周波数は、例えば、４０ｋＨｚ〜１００ｋＨｚである。つまり、スイッチング素子Ｑ１１の駆動周波数は第１〜第４スイッチング素子Ｑ１〜Ｑ４の駆動周波数の２倍以上であればよく、インバータ回路１と回生回路２３とは同期していてもよいし、同期していなくてもよい。
【００２７】
（２．６）スナバ回路
スナバ回路２は、インバータ回路１の動作時に、第１〜第４スイッチング素子Ｑ１〜Ｑ４の両端間に発生するサージ電圧を抑制するための保護回路である。スナバ回路２は、図１に示すように、第１クランプ回路２１と、第２クランプ回路２２と、１つの回生回路２３と、を備えている。第１クランプ回路２１は、インバータ回路１のハイサイドのアームに対応しており、ハイサイドのアームの両端電圧をクランプする。第２クランプ回路２２は、ローサイドのアームに対応しており、ローサイドのアームの両端電圧をクランプする。回生回路２３は、第１クランプ回路２１及び第２クランプ回路２２の両方に電気的に接続されている。回生回路２３は、第１クランプ回路２１及び第２クランプ回路２２の少なくとも一方がインバータ回路１から吸収した電気エネルギをインバータ回路１に回生する回生動作を行う。
【００２８】
第１クランプ回路２１は、ハイサイドのアームの両端電圧の大きさが第１クランプ値を下回る場合に、後述するハイサイド用コンデンサＣ１に電気エネルギを充電（蓄積）するための回路である。例えば、第１スイッチング素子Ｑ１の両端電圧Ｖ１（図２Ａ参照）が第１クランプ値Ｖｃ１（図２Ａ参照）を下回る場合に、第１クランプ回路２１は、ハイサイド用コンデンサＣ１に電気エネルギを充電させる。これにより、第１クランプ回路２１は、第１スイッチング素子Ｑ１の両端電圧Ｖ１を第１クランプ値Ｖｃ１にクランプする。つまり、第１スイッチング素子Ｑ１の両端電圧Ｖ１が第１クランプ値Ｖｃ１を下回る場合には、第１クランプ回路２１が、第１クランプ値Ｖｃ１を下回る分の電気エネルギをハイサイド用コンデンサＣ１に充電させる。これにより、第１スイッチング素子Ｑ１の両端電圧Ｖ１の下限値が、第１クランプ値Ｖｃ１にクランプされる。
【００２９】
第１クランプ回路２１は、ハイサイド用コンデンサＣ１（以下、「コンデンサＣ１」ともいう）と、２つのダイオードＤ１，Ｄ２と、を含む。コンデンサＣ１の第１端は、ダイオードＤ１，Ｄ２のアノードに電気的に接続され、コンデンサＣ１の第２端は、第１，第３スイッチング素子Ｑ１，Ｑ３のドレインに電気的に接続されている。ダイオードＤ１のカソードは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の接続点に電気的に接続されている。ダイオードＤ２のカソードは、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の接続点に電気的に接続されている。これらのダイオードＤ１，Ｄ２は、コンデンサＣ１に電気エネルギを充電するハイサイド用充電経路Ａ１（図２Ａ参照）を形成する。つまり、第１クランプ回路２１は、ハイサイド用コンデンサＣ１と、ハイサイド用コンデンサＣ１にインバータ回路１の電気エネルギを充電するハイサイド用充電経路Ａ１と、を含む。
【００３０】
第２クランプ回路２２は、ローサイドのアームの両端電圧の大きさが第２クランプ値を超える場合に、後述するローサイド用コンデンサＣ２に電気エネルギを充電（蓄積）するための回路である。例えば、第２スイッチング素子Ｑ２の両端電圧Ｖ２（図２Ａ参照）が第２クランプ値Ｖｃ２（図２Ａ参照）を超える場合に、第２クランプ回路２２は、ローサイド用コンデンサＣ２に電気エネルギを充電させる。これにより、第２クランプ回路２２は、第２スイッチング素子Ｑ２の両端電圧Ｖ２を第２クランプ値Ｖｃ２にクランプする。つまり、第２スイッチング素子Ｑ２の両端電圧Ｖ２が第２クランプ値Ｖｃ２を超える場合には、第２クランプ回路２２が、第２クランプ値Ｖｃ２を超える分の電気エネルギをローサイド用コンデンサＣ２に充電させる。これにより、第２スイッチング素子Ｑ２の両端電圧Ｖ２の上限値が、第２クランプ値Ｖｃ２にクランプされる。
【００３１】
第２クランプ回路２２は、ローサイド用コンデンサＣ２（以下、「コンデンサＣ２」ともいう）と、２つのダイオードＤ３，Ｄ４と、を含む。コンデンサＣ２の第１端は、ダイオードＤ３，Ｄ４のカソードに電気的に接続され、コンデンサＣ２の第２端は、第２，第４スイッチング素子Ｑ２，Ｑ４のソースに電気的に接続されている。ダイオードＤ３のアノードは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の接続点に電気的に接続されている。ダイオードＤ４のアノードは、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の接続点に電気的に接続されている。これらのダイオードＤ３，Ｄ４は、コンデンサＣ２に電気エネルギを充電するローサイド用充電経路Ａ２（図２Ａ参照）を形成する。つまり、第２クランプ回路２２は、ローサイド用コンデンサＣ２と、ローサイド用コンデンサＣ２にインバータ回路１の電気エネルギを充電するローサイド用充電経路Ａ２と、を含む。
【００３２】
回生回路２３は、例えば、フライバック方式の絶縁型のＤＣ／ＤＣコンバータである。回生回路２３は、スイッチング素子Ｑ１１と、ダイオードＤ５と、トランス６と、を含む。トランス６は、互いに磁気的に結合された一次巻線６１及び二次巻線６２を有している。スイッチング素子Ｑ１１のソースは、コンデンサＣ１の第１端に電気的に接続されており、スイッチング素子Ｑ１１のドレインは、トランス６の一次巻線６１の第１端に電気的に接続されている。一次巻線６１の第２端は、コンデンサＣ２の第１端に電気的に接続されている。二次巻線６２の第１端は、ダイオードＤ５のアノードに電気的に接続され、ダイオードＤ５のカソードは、コンデンサＣ１１の第１端（高電位側の入力端子Ｐ１１と電気的に接続されている端部）に電気的に接続されている。二次巻線６２の第２端は、コンデンサＣ１１の第２端（低電位側の入力端子Ｐ１２と電気的に接続されている端部）に電気的に接続されている。
【００３３】
ここで、スイッチング素子Ｑ１１のオンデューティをＤ、入力電圧をＶｉｎ、第１スイッチング素子Ｑ１に発生したサージ電圧をＶｓ１、第２スイッチング素子Ｑ２に発生したサージ電圧をＶｓ２と仮定する。また、トランス６の一次巻線６１の巻き数をＮ１、二次巻線６２の巻き数をＮ２と仮定する。この場合、（１）式が成り立つ。
【００３４】
【数１】
2019180190.tif 000003
【００３５】
（１）式から、スイッチング素子Ｑ１１のオンデューティは、（２）式のように求められる。
【００３６】
【数２】
2019180190.tif 000004
【００３７】
（２）式から、第１クランプ値Ｖｃ１（＝Ｖｓ１）及び第２クランプ値Ｖｃ２（＝Ｖｓ２）を小さくする場合には、スイッチング素子Ｑ１１のオンデューティＤを大きくすればよい。また、第１クランプ値Ｖｃ１及び第２クランプ値Ｖｃ２を大きくする場合には、オンデューティＤを小さくすればよい。
【００３８】
（３）動作
（３．１）インバータ回路の動作
まず、インバータ回路１の動作について説明する。ここでは、一対の入力用外部端子Ｔ１１，Ｔ１２間の電圧が「＋Ｅ」であることと仮定する。
【００３９】
第１制御回路５は、第１，第４スイッチング素子Ｑ１，Ｑ４の組み合わせと、第２，第３スイッチング素子Ｑ２，Ｑ３の組み合わせとが交互にオンするように、第１〜第４スイッチング素子Ｑ１〜Ｑ４を制御する。本実施形態では、上述のように、第１〜第４スイッチング素子Ｑ１〜Ｑ４がオン／オフする駆動周波数は２０ｋＨｚである。ここで、第１，第４スイッチング素子Ｑ１，Ｑ４（又は、第２，第３スイッチング素子Ｑ２，Ｑ３）のデューティ比は５０％である。これにより、第１，第４スイッチング素子Ｑ１，Ｑ４がオンのときには、トランス３の一次巻線３１の両端電圧の大きさが「−Ｅ」となる。また、第２，第３スイッチング素子Ｑ２，Ｑ３がオンのときには、トランス３の一次巻線３１の両端電圧の大きさが「＋Ｅ」となる。そのため、二次巻線３２の両端電圧の大きさは、「＋Ｅ」と「−Ｅ」とが交互に変化する。
【００４０】
二次巻線３２の両端電圧が「＋Ｅ」の場合、整流回路４の第１，第２ダイオードＤ４１，Ｄ５により交流電圧から直流電圧に整流される。また、二次巻線３２の両端電圧が「−Ｅ」の場合、整流回路４の第３，第４ダイオードＤ４３，Ｄ４４により交流電圧から直流電圧に整流される。
【００４１】
以上説明したような動作を繰り返すことにより、インバータ回路１は、蓄電池７からの直流電力を交流電力に変換し、さらに整流回路４により直流電力に変換して、一対の出力用外部端子Ｔ２１，Ｔ２２から直流負荷８に出力する。
【００４２】
ところで、このようなインバータ回路１の動作に伴って、ハイサイドのアームである第１，第３スイッチング素子Ｑ１，Ｑ３の両端間に負（マイナス）のサージ電圧Ｖｓ１（図３参照）が発生することがある。また、インバータ回路１の動作に伴って、ローサイドのアームである第２，第４スイッチング素子Ｑ２，Ｑ４の両端間に正（プラス）のサージ電圧Ｖｓ２（図３参照）が発生することがある。
【００４３】
（３．２）スナバ回路の動作
次に、スナバ回路２の動作について、図２Ａ、図２Ｂ及び図３を参照して説明する。以下では、ハイサイドのアームが第１スイッチング素子Ｑ１であり、ローサイドのアームが第２スイッチング素子Ｑ２である場合について例示する。なお、第３スイッチング素子Ｑ３については第１スイッチング素子Ｑ１と同様であり、第４スイッチング素子Ｑ４については第２スイッチング素子Ｑ２と同様であるため、ここでは説明を省略する。
【００４４】
図３において、「Ｖ１」は第１スイッチング素子Ｑ１の両端電圧であり、「Ｉｃ１」はダイオードＤ１を流れるクランプ電流である。また、図３において、「Ｖ２」は第２スイッチング素子Ｑ２の両端電圧であり、「Ｉｃ２」はダイオードＤ２を流れるクランプ電流である。さらに、図３において、「Ｖ３」はトランス６の一次巻線６１の両端電圧であり、「Ｉ３」は一次巻線６１を流れる放電電流である。また、図３において、「Ｉ４」は二次巻線６２を流れる回生電流であり、「Ｓ１」はスイッチング素子Ｑ１１のゲート信号である。さらに、図３における横軸は時間軸である。
【００４５】
第１時刻において、第１スイッチング素子Ｑ１に負のサージ電圧Ｖｓ１が発生すると、コンデンサＣ１→ダイオードＤ１→第１スイッチング素子Ｑ１の寄生ダイオード→コンデンサＣ１のハイサイド用充電経路Ａ１でクランプ電流Ｉｃ１が流れる。この場合、第１クランプ回路２１は、第１スイッチング素子Ｑ１の両端電圧Ｖ１を第１クランプ値Ｖｃ１（＝Ｖｓ１）にクランプする。これにより、コンデンサＣ１に電気エネルギ（電荷）が充電（蓄積）される。コンデンサＣ１に蓄積される電気エネルギが大きくなるにつれて、コンデンサＣ１とダイオードＤ１，Ｄ２との接続点である第１点Ｐ１（図２Ａ参照）の電位は低下する。
【００４６】
第２時刻において、第２スイッチング素子Ｑ２に正のサージ電圧Ｖｓ２が発生すると、コンデンサＣ２→第２スイッチング素子Ｑ２の寄生ダイオード→ダイオードＤ３→コンデンサＣ２のローサイド用充電経路Ａ２でクランプ電流Ｉｃ２が流れる。この場合、第２クランプ回路２２は、第２スイッチング素子Ｑ２の両端電圧Ｖ２を第２クランプ値Ｖｃ２（＝Ｖｓ２）にクランプする。これにより、ローサイド用コンデンサＣ２に電気エネルギ（電荷）が充電（蓄積）される。ローサイド用コンデンサＣ２に蓄積される電気エネルギが大きくなるにつれて、ローサイド用コンデンサＣ２とダイオードＤ３，Ｄ４との接続点である第２点Ｐ２（図２Ａ参照）の電位は上昇する。
【００４７】
スイッチング素子Ｑ１１がオンになる第１期間Ｔ１において、第２点Ｐ２の電位が高電位側の入力端子Ｐ１１の電位よりも高く、かつ第１点Ｐ１の電位が低電位側の入力端子Ｐ１２の電位よりも低くなった場合を想定する。この場合、第１点Ｐ１と第２点Ｐ２との電位差により、第２クランプ回路２２から第１クランプ回路２１に放電電流Ｉ３が流れる。この放電電流Ｉ３は、スイッチング素子Ｑ１１がオフになるまで流れ、このときトランス６の一次巻線６１に電気エネルギが蓄積される。本実施形態では、一次巻線６１は、第１クランプ回路２１（厳密には、コンデンサＣ１）の電気エネルギ及び第２クランプ回路２２（厳密には、コンデンサＣ２）の電気エネルギを蓄積する。その結果、コンデンサＣ１，Ｃ２の両端電圧、つまり第１クランプ値Ｖｃ１及び第２クランプ値Ｖｃ２が一定に保持される。
【００４８】
スイッチング素子Ｑ１１がオフになる第２期間Ｔ２では、スイッチング素子Ｑ１１がオフであるため、放電電流Ｉ３はゼロになる。このとき、一次巻線６１に蓄積された電気エネルギによって二次巻線６２に回生電流Ｉ４が流れる。この回生電流Ｉ４は、ダイオードＤ５を介してコンデンサＣ１１に回生される。言い換えると、回生回路２３は、回生動作において、第１クランプ回路２１及び第２クランプ回路２２がインバータ回路１から吸収した電気エネルギを、高電位側の入力端子Ｐ１１及び低電位側の入力端子Ｐ１２間に電気的に接続されているコンデンサＣ１１（蓄電デバイス）に回生させている。
【００４９】
本実施形態に係るスナバ回路２は、上述のように、コンデンサＣ１，Ｃ２の電気エネルギを放電させる放電モードを有している。この放電モードでは、第１クランプ回路２１の電気エネルギを放電する第１放電期間と、第２クランプ回路２２の電気エネルギを放電する第２放電期間とが一致している。そして、回生回路２３は、この放電モードにおいて、上記回生動作を行っている。
【００５０】
（４）変形例
上述の実施形態は、本開示の様々な実施形態の一つに過ぎない。上述の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。以下、上述の実施形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。
【００５１】
本開示における電力変換システム１０の実行主体は、コンピュータシステムを含んでいる。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを有する。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における電力変換システム１０の実行主体としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよい。また、プログラムは、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ等の非一時的な記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。
【００５２】
また、電力変換システム１０の第１制御回路５及び第２制御回路６の機能は、１つの装置に設けられていてもよいし、複数の装置に分散して設けられていてもよい。さらに、第１制御回路５及び第２制御回路６の少なくとも一部の機能は、例えば、クラウド（クラウドコンピューティング）によって実現されていてもよい。
【００５３】
（４．１）変形例１
上述の実施形態では、フルブリッジ型のインバータ回路１について例示したが、図４Ａに示すように、ハーフブリッジ型のインバータ回路１Ａであってもよい。以下、変形例１に係る電力変換システム１０Ａについて、図４Ａを参照して説明する。
【００５４】
変形例１に係る電力変換システム１０Ａは、インバータ回路１Ａと、スナバ回路２Ａと、トランス３（図１参照）と、整流回路４（図１参照）と、第１制御回路５（図１参照）と、第２制御回路６（図１参照）と、を備えている。なお、トランス３、整流回路４、第１制御回路５及び第２制御回路６については、上述の実施形態に係るトランス３、整流回路４、第１制御回路５及び第２制御回路６と同様であり、ここでは詳細な説明を省略する。
【００５５】
インバータ回路１Ａは、ここではハーフブリッジ型のインバータ回路である。インバータ回路１Ａは、第１，第２スイッチング素子Ｑ１，Ｑ２と、２つのコンデンサＣ３，Ｃ４と、を含む。第１，第２スイッチング素子Ｑ１，Ｑ２の各々は、上述の実施形態と同様、デプレッション型のｎチャネルＭＯＳＦＥＴである。
【００５６】
第１スイッチング素子Ｑ１は、コンデンサＣ１１の両端間において、第２スイッチング素子Ｑ２と電気的に直列に接続されている。第１，第２スイッチング素子Ｑ１，Ｑ２は、第１レグ１１を構成する。コンデンサＣ３は、コンデンサＣ１１の両端間において、コンデンサＣ４と電気的に直列に接続されている。コンデンサＣ３，Ｃ４は、直列回路１３を構成する。つまり、コンデンサＣ１１の両端間には、第１レグ１１と直列回路１３とが電気的に並列に接続されている。
【００５７】
スナバ回路２Ａは、第１クランプ回路２１Ａと、第２クランプ回路２２Ａと、回生回路２３と、を備えている。第１クランプ回路２１Ａは、コンデンサＣ１と、１つのダイオードＤ１と、を含む。第２クランプ回路２２Ａは、コンデンサＣ２と、１つのダイオードＤ３と、を含む。回生回路２３は、スイッチング素子Ｑ１１と、ダイオードＤ５と、トランス６と、を含む。
【００５８】
なお、第１クランプ回路２１Ａにおいて、コンデンサＣ１及びダイオードＤ１の接続関係は、上述の実施形態に係るコンデンサＣ１及びダイオードＤ１の接続関係と同様であり、ここでは説明を省略する。また、第２クランプ回路２２Ａにおいて、コンデンサＣ２及びダイオードＤ３の接続関係は、上述の実施形態に係るコンデンサＣ２及びダイオードＤ３の接続関係と同様であり、ここでは説明を省略する。
【００５９】
なお、インバータ回路１Ａ及びスナバ回路２Ａの動作については、上述の実施形態に係るインバータ回路１及びスナバ回路２の動作と同様であり、ここでは説明を省略する。
【００６０】
この構成によれば、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の両端間に発生するサージ電圧（Ｖｓ１，Ｖｓ２）を、スナバ回路２Ａにより抑制することができる。また、この構成によれば、コンデンサＣ１，Ｃ２に蓄積される電気エネルギを回生回路２３によってインバータ回路１Ａに回生することができ、これにより効率の低下を抑制することもできる。
【００６１】
（４．２）変形例２
上述の実施形態では、単相出力のインバータ回路１について例示したが、図４Ｂに示すように、３相出力のインバータ回路１Ｂであってもよい。以下、変形例２に係る電力変換システム１０Ｂについて、図４Ｂを参照して説明する。
【００６２】
変形例２に係る電力変換システム１０Ｂは、インバータ回路１Ｂと、スナバ回路２Ｂと、トランス３（図１参照）と、整流回路４（図１参照）と、第１制御回路５（図１参照）と、第２制御回路６（図１参照）と、を備えている。なお、トランス３、整流回路４、第１制御回路５及び第２制御回路６については、上述の実施形態に係るトランス３、整流回路４、第１制御回路５及び第２制御回路６と同様であり、ここでは詳細な説明を省略する。
【００６３】
インバータ回路１Ｂは、第１〜第６スイッチング素子Ｑ１〜Ｑ６を含む。第１〜第６スイッチング素子Ｑ１〜Ｑ６の各々は、上述の実施形態と同様、デプレッション型のｎチャネルＭＯＳＦＥＴである。
【００６４】
第１スイッチング素子Ｑ１は、コンデンサＣ１１の両端間において、第２スイッチング素子Ｑ２と電気的に直列に接続されている。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２は、第１レグ１１を構成する。第３スイッチング素子Ｑ３は、コンデンサＣ１１の両端間において、第４スイッチング素子Ｑ４と電気的に直列に接続されている。第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４は、第２レグ１２を構成する。第５スイッチング素子Ｑ５は、コンデンサＣ１１の両端間において、第６スイッチング素子Ｑ６と電気的に直列に接続されている。第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６は、第３レグ１４を構成する。つまり、コンデンサＣ１１の両端間には、第１レグ１１と第２レグ１２と第３レグ１４とが電気的に並列に接続されている。
【００６５】
スナバ回路２Ｂは、第１クランプ回路２１Ｂと、第２クランプ回路２２Ｂと、回生回路２３と、を含む。なお、回生回路２３は、上述の実施形態に係る回生回路２３と同様であり、ここでは詳細な説明を省略する。
【００６６】
第１クランプ回路２１Ｂは、コンデンサＣ１と、３つのダイオードＤ１，Ｄ２，Ｄ５と、を含む。コンデンサＣ１の第１端は、ダイオードＤ１，Ｄ２，Ｄ５のアノードに電気的に接続され、コンデンサＣ１の第２端は、第１，第３，第５スイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインに電気的に接続されている。ダイオードＤ１のカソードは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の接続点に電気的に接続されている。ダイオードＤ２のカソードは、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の接続点に電気的に接続されている。ダイオードＤ５のカソードは、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６の接続点に電気的に接続されている。
【００６７】
第２クランプ回路２２Ｂは、コンデンサＣ２と、３つのダイオードＤ３，Ｄ４，Ｄ６と、を含む。コンデンサＣ２の第１端は、ダイオードＤ３，Ｄ４，Ｄ６のカソードに電気的に接続され、コンデンサＣ２の第２端は、第２，第４，第６スイッチング素子Ｑ２，Ｑ４，Ｑ６のソースに電気的に接続されている。ダイオードＤ３のアノードは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の接続点に電気的に接続されている。ダイオードＤ４のアノードは、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の接続点に電気的に接続されている。ダイオードＤ６のアノードは、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６の接続点に電気的に接続されている。
【００６８】
なお、インバータ回路１Ｂ及びスナバ回路２Ｂの動作については、上述の実施形態に係るインバータ回路１及びスナバ回路２の動作と同様であり、ここでは説明を省略する。
【００６９】
この構成によれば、第１〜第６スイッチング素子Ｑ１〜Ｑ６の両端間に発生するサージ電圧をスナバ回路２Ｂにより抑制することができる。また、この構成によれば、コンデンサＣ１，Ｃ２に蓄積される電気エネルギを回生回路２３によってインバータ回路１に回生することができ、これにより効率の低下を抑制することもできる。さらに、この構成によれば、６つのアームに対して１つのスナバ回路２Ｂを設けるだけでよく、アームごとにスナバ回路が設けられている場合と比較して部品点数を削減することもできる。
【００７０】
（４．３）その他の変形例
以下、上述の実施形態のその他の変形例を列挙する。
【００７１】
上述の実施形態では、蓄電池７から直流負荷８への単方向に電力の変換を行う電力変換システム１０にスナバ回路２を適用した場合を例示したが、双方向に電力の変換を行う電力変換システムにスナバ回路２を適用してもよい。
【００７２】
上述の実施形態では、回生回路２３が、トランス６を含むフライバック方式の絶縁型のＤＣ／ＤＣコンバータの場合を例示したが、回生回路２３は、コンデンサＣ１，Ｃ２の少なくとも一方の電気エネルギを回生できるようになっていれば他の構成であってもよい。
【００７３】
上述の実施形態では、スナバ回路２が、第２クランプ回路２２の電気エネルギを回生する場合を例示したが、スナバ回路２は、第１クランプ回路２１及び第２クランプ回路２２の少なくとも一方の電気エネルギを回生するように構成されていればよい。
【００７４】
上述の実施形態では、スナバ回路２が、第１クランプ回路２１の電気エネルギを放電する第１放電期間と第２クランプ回路２２の電気エネルギを放電する第２放電期間とが一致するように構成されている。これに対して、スナバ回路２は、第１放電期間と第２放電期間とが少なくとも一部で重なるように構成されていてもよい。
【００７５】
上述の実施形態では、蓄電デバイスがコンデンサ（キャパシタ）Ｃ１１である場合を例示したが、蓄電デバイスはコンデンサＣ１１に限定されない。蓄電デバイスは、例えば、リチウムイオン電池、鉛蓄電池等の二次電池、又は電気二重層コンデンサ（ＥＰＤＣ：Electric Double-Layer Capacitor）等であってもよい。
【００７６】
インバータ回路１の動作モードは、連続モード、不連続モード、臨界モードのいずれであってもよい。
【００７７】
（まとめ）
以上説明したように、第１の態様に係るスナバ回路（２）は、ハイサイドのアーム（Ｑ１，Ｑ３）と、ローサイドのアーム（Ｑ２，Ｑ４）と、を有するインバータ回路（１）用のスナバ回路である。ハイサイドのアーム（Ｑ１，Ｑ３）は、出力端子（Ｐ２１，Ｐ２２）と高電位側の入力端子（Ｐ１１）との間に電気的に接続されている。ローサイドのアーム（Ｑ２，Ｑ４）は、出力端子（Ｐ２１，Ｐ２２）と低電位側の入力端子（Ｐ１１）との間に電気的に接続されている。スナバ回路（２）は、第１クランプ回路（２１）と、第２クランプ回路（２２）と、１つの回生回路（２３）と、を備える。第１クランプ回路（２１）は、ハイサイドのアーム（Ｑ１，Ｑ３）の両端電圧をクランプする。第２クランプ回路（２２）は、ローサイドのアーム（Ｑ２，Ｑ４）の両端電圧をクランプする。回生回路（２３）は、第１クランプ回路（２１）及び第２クランプ回路（２２）の両方に電気的に接続されている。回生回路（２３）は、第１クランプ回路（２１）及び第２クランプ回路（２２）の少なくとも一方がインバータ回路（１）から吸収した電気エネルギをインバータ回路（１）に回生させる回生動作を行う。
【００７８】
この態様によれば、アームごとにスナバ回路を設ける場合と比較して部品点数を削減しながらインバータ回路（１）で発生するサージ電圧（Ｖｓ１，Ｖｓ２）を抑制することができる。また、この態様によれば、インバータ回路（１）から吸収した電気エネルギをインバータ回路（１）に回生するので、効率の低下を抑制することもできる。
【００７９】
第２の態様に係るスナバ回路（２）では、第１の態様において、回生回路（２３）は、放電モードを有する。この放電モードでは、第１クランプ回路（２１）の電気エネルギを放電させる第１放電期間と、第２クランプ回路（２２）の電気エネルギを放電させる第２放電期間とが少なくとも一部で重なる。回生回路（２３）は、放電モードにおいて上記回生動作を行う。
【００８０】
この態様によれば、第１放電期間と第２放電期間とが重なっていない場合と比較して放電期間を短くすることができる。
【００８１】
第３の態様に係るスナバ回路（２）では、第１又は２の態様において、回生回路（２３）は、上記回生動作において、第２クランプ回路（２２）の電気エネルギをインバータ回路（１）に回生させる。
【００８２】
この態様によれば、第２クランプ回路（２２）の電気エネルギによって効率の低下を抑制することができる。
【００８３】
第４の態様に係るスナバ回路（２）では、第１〜３のいずれかの態様において、回生回路（２３）は、上記回生動作において、第１クランプ回路（２１）の電気エネルギをインバータ回路（１）に回生させる。
【００８４】
この態様によれば、第１クランプ回路（２１）の電気エネルギによって効率の低下を抑制することができる。
【００８５】
第５の態様に係るスナバ回路（２）では、第１〜４のいずれかの態様において、第１クランプ回路（２１）は、ハイサイド用コンデンサ（Ｃ１）と、ハイサイド用充電経路（Ａ１）と、を含む。ハイサイド用充電経路（Ａ１）は、ハイサイド用コンデンサ（Ｃ１）にインバータ回路（１）の電気エネルギを充電する経路である。
【００８６】
この態様によれば、ハイサイドのアーム（Ｑ１，Ｑ３）の両端電圧（Ｖ１）をクランプ値（Ｖｃ１）にクランプすることができる。
【００８７】
第６の態様に係るスナバ回路（２）では、第１〜５のいずれかの態様において、第２クランプ回路（２２）は、ローサイド用コンデンサ（Ｃ２）と、ローサイド用充電経路（Ａ２）と、を含む。ローサイド用充電経路（Ａ２）は、ローサイド用コンデンサ（Ｃ２）にインバータ回路（１）の電気エネルギを充電する経路である。
【００８８】
この態様によれば、ローサイドのアーム（Ｑ２，Ｑ４）の両端電圧（Ｖ２）をクランプ値（Ｖｃ２）にクランプすることができる。
【００８９】
第７の態様に係るスナバ回路（２）では、第１〜６のいずれかの態様において、回生回路（２３）は、スイッチング素子（Ｑ１１）と、ダイオード（Ｄ５）と、一次巻線（６１）及び二次巻線（６２）を有するトランス（６）と、を含む。スイッチング素子（Ｑ１１）と一次巻線（６１）とが直列回路を構成する。上記直列回路におけるスイッチング素子（Ｑ１１）側の第１端が第１クランプ回路（２１）に電気的に接続され、上記直列回路における一次巻線（６１）側の第２端が第２クランプ回路（２２）に電気的に接続されている。二次巻線（６２）は、高電位側の入力端子（Ｐ１１）と低電位側の入力端子（Ｐ１２）との間に電気的に接続されている蓄電デバイス（例えばコンデンサＣ１１）の両端間に、ダイオード（Ｄ５）を介して電気的に接続されている。
【００９０】
この態様によれば、効率の低下を抑制しながらもインバータ回路（１）で発生するサージ電圧（Ｖｓ１，Ｖｓ２）を抑制することができる。
【００９１】
第８の態様に係るスナバ回路（２）では、第１〜７のいずれかの態様において、回生回路（２３）は、上記回生動作において、第１クランプ回路（２１）及び第２クランプ回路（２２）の少なくとも一方がインバータ回路（１）から吸収した電気エネルギを、蓄電デバイス（例えばコンデンサ１１）に回生させる。蓄電デバイスは、高電位側の入力端子（Ｐ１１）及び低電位側の入力端子（Ｐ１２）間に電気的に接続されている。
【００９２】
この態様によれば、効率の低下を抑制しながらもインバータ回路（１）で発生するサージ電圧（Ｖｓ１，Ｖｓ２）を抑制することができる。
【００９３】
第９の態様に係る電力変換システム（１０）は、第１〜８のいずれかの態様のスナバ回路（２）と、インバータ回路（１）と、を備える。
【００９４】
この態様によれば、アームごとにスナバ回路を設ける場合と比較して部品点数を削減しながらインバータ回路（１）で発生するサージ電圧を抑制することができる。また、この態様によれば、インバータ回路（１）から吸収した電気エネルギをインバータ回路（１）に回生するので、効率の低下を抑制することもできる。
【００９５】
第２〜８の態様に係る構成については、スナバ回路（２）の必須の構成ではなく、適宜省略可能である。
【符号の説明】
【００９６】
１，１Ａ，１Ｂ  インバータ回路
Ｑ１  第１スイッチング素子（ハイサイドのアーム）
Ｑ２  第２スイッチング素子（ローサイドのアーム）
Ｑ３  第３スイッチング素子（ハイサイドのアーム）
Ｑ４  第４スイッチング素子（ローサイドのアーム）
２，２Ａ，２Ｂ  スナバ回路
２１，２１Ａ，２１Ｂ  第１クランプ回路
Ａ１  ハイサイド用充電経路
Ｃ１  ハイサイド用コンデンサ
２２，２２Ａ，２２Ｂ  第２クランプ回路
Ａ２  ローサイド用充電経路
Ｃ２  ローサイド用コンデンサ
２３  回生回路
Ｃ１１  コンデンサ（蓄電デバイス）
Ｄ５  ダイオード
Ｑ１１  スイッチング素子
６  トランス
６１  一次巻線
６２  二次巻線
１０，１０Ａ，１０Ｂ  電力変換システム
Ｐ１１  高電位側の入力端子
Ｐ１２  低電位側の入力端子
Ｐ２１，Ｐ２２  出力端子
【図１】
2019180190.tif 000005
【図２】
2019180190.tif 000006
【図３】
2019180190.tif 000007
【図４】
2019180190.tif 000008