(57)【要約】      （修正有）【課題】マイナスサージ電圧からの保護機能と逆接保護機能を維持しつつ、小型化と低コスト化が図れる電子制御装置を提供する。【解決手段】電子制御装置は、第１、第２電源端子ＶＢＡＴＴ，ＶＩＧＮ、第１、第２電圧制限素子Ｚ１，Ｚ２、第１、第２ダイオードＤ１，Ｄ２及び電源ＩＣ１１を備える。第１電源端子には、バッテリＶＢから電圧が印加される。第２電源端子には、バッテリから始動スイッチＩＧＮＳＷを介して電圧が印加される。第１電圧制限素子は、第１電源端子と電源ＩＣの入力端子との間に設けられる。第１ダイオードのカソードは電源ＩＣの入力端子に接続される。第２電圧制限素子は、第２電源端子と第１ダイオードのアノードとの間に設けられる。第２ダイオードのカソードは、第１ダイオードのアノードに接続され、アノードは接地される。第１電圧制限素子の制限電圧は、第２電圧制限素子の制限電圧よりも高く構成される。【選択図】図１
2019054653.tif 000002
【特許請求の範囲】
【請求項１】
車両に搭載されたバッテリから電圧が印加される第１電源端子と、
前記バッテリから始動スイッチを介して電圧が印加される第２電源端子と、
前記第１及び第２電源端子に印加された前記バッテリの電圧から内部動作電圧を生成する電源ＩＣと、
前記第１電源端子と前記電源ＩＣの入力端子との間に設けられ、前記第１電源端子側の電圧を負の所定電圧に制限する第１電圧制限素子と、
カソードが前記電源ＩＣの入力端子に接続された第１ダイオードと、
前記第２電源端子と前記第１ダイオードのアノードとの間に設けられ、前記第２電源端子側の電圧を前記第１電圧制限素子の制限電圧よりも高い負の所定電圧に制限する第２電圧制限素子と、
カソードが前記第１ダイオードのアノードに接続され、アノードが接地された第２ダイオードと
を具備することを特徴とする電子制御装置。
【請求項２】
前記第１電源端子と前記第１電圧制限素子との間に介在される電流遮断用の第１スイッチング素子と、負荷を駆動する負荷駆動回路と、前記第１電源端子と前記負荷駆動回路の入力端子との間に直列に設けられる、電流遮断用の第２スイッチング素子及び逆接保護用の第３スイッチング素子と、を更に具備することを特徴とする請求項１に記載の電子制御装置。
【請求項３】
前記第１電源端子と前記第１電圧制限素子との間に介在される電流遮断用の第１スイッチング素子と、負荷を駆動する負荷駆動回路と、前記負荷駆動回路の入力端子と前記第１スイッチング素子と前記第１電圧制限素子との接続点間に設けられる逆接保護用の第２スイッチング素子と、を更に具備することを特徴とする請求項１に記載の電子制御装置。
【請求項４】
前記第１電圧制限素子が第１ツェナーダイオードであり、前記第２電圧制限素子が第２ツェナーダイオードであり、前記第１ツェナーダイオードのツェナー電圧は、前記逆接保護用の第３スイッチング素子の絶対最大定格電圧よりも低い、ことを特徴とする請求項２に記載の電子制御装置。
【請求項５】
前記第１電圧制限素子が第１ツェナーダイオードであり、前記第２電圧制限素子が第２ツェナーダイオードであり、前記第１ツェナーダイオードのツェナー電圧は、前記逆接保護用の第２スイッチング素子の絶対最大定格電圧よりも低い、ことを特徴とする請求項３に記載の電子制御装置。
【請求項６】
前記第１ツェナーダイオードのツェナー電圧は、前記第２ツェナーダイオードのツェナー電圧よりも低い、ことを特徴とする請求項４又は５に記載の電子制御装置。
【請求項７】
前記電源ＩＣの入力端子が当該電源ＩＣの遮断ポートに接続される、ことを特徴とする請求項１乃至６いずれか１項に記載の電子制御装置。
【請求項８】
前記電源ＩＣの作動停止をするときに、前記第１スイッチング素子をオフする、ことを特徴とする請求項２乃至７いずれか１項に記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイナスサージから電源入力部を保護するサージ保護機能を有する車載用の電子制御装置に関する。
【背景技術】
【０００２】
従来、車載用の電子制御装置には、人為的ミスなどによるバッテリ端子の逆接続から内部回路を保護するために、逆接保護回路が設けられている。また、負荷を駆動する際のスイッチング動作等で発生したサージ電圧から内部回路を保護するために、電源入力部にサージ保護回路が設けられる。
【０００３】
例えば、特許文献１には、ＭＯＳＦＥＴにより逆接保護回路を構成し、サージ電圧の発生時に当該ＭＯＳＦＥＴの保護を行う車載用制御装置が記載されている。この特許文献１の技術では、バッテリの電圧がＥＣＵ（Electronic Control Unit）の動作可能な限界電圧付近まで低下してもＥＣＵの動作保証ができ、サージ電圧印加時にＥＣＵの内部回路の保護やＥＣＵのリセットを防止できるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−６６３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１のような回路構成では、バッテリ端子にマイナスサージが印加されると、このサージ電圧が逆接保護用ＦＥＴのドレインに直接印加されるため、耐圧の高い高価な素子が必要となる。また、逆接保護用ＦＥＴ及びこのＦＥＴのスイッチング用ＦＥＴをマイナスサージ電圧からの保護用に使用した場合、これらのＦＥＴを制御する周辺回路を含めた多数の素子が必要となり、回路基板の実装面積が大きくなる。このため、電子制御装置の大型化と製品コストの増大の一因となる。
【０００６】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、マイナスサージ電圧からの保護機能と逆接保護機能を維持しつつ、小型化と低コスト化が図れる電子制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る電子制御装置は、車両に搭載されたバッテリから電圧が印加される第１電源端子と、前記バッテリから始動スイッチを介して電圧が印加される第２電源端子と、前記第１及び第２電源端子に印加された前記バッテリの電圧から内部動作電圧を生成する電源ＩＣと、前記第１電源端子と前記電源ＩＣの入力端子との間に設けられ、前記第１電源端子側の電圧を負の所定電圧に制限する第１電圧制限素子と、カソードが前記電源ＩＣの入力端子に接続された第１ダイオードと、前記第２電源端子と前記第１ダイオードのアノードとの間に設けられ、前記第２電源端子側の電圧を前記第１電圧制限素子の制限電圧よりも高い負の所定電圧に制限する第２電圧制限素子と、カソードが前記第１ダイオードのアノードに接続され、アノードが接地された第２ダイオードとを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、第１電圧制限素子で第１電源端子側の電圧を負の所定電圧に制限し、第２電圧制限素子で第２電源端子側の電圧を負の所定電圧に制限するので、第１及び／または第２電源端子に過大な負電圧が印加されるのを抑制して、内部回路をマイナスサージから保護できる。また、第１電圧制限素子の制限電圧が、第２電圧制限素子の制限電圧よりも高いことで、電源ＩＣの動作停止の発生要因となる入力端子電圧の低下を回避できる。更に、第２電源端子から電源ＩＣへの電流経路に設けた第２ダイオードを、第１及び第２の電源端子への保護経路で共有できるので部品点数を削減できる。
【０００９】
このように、簡素な回路構成でありながら、従来と同等のサージ保護機能と逆接保護機能を実現できる。
従って、部品点数を削減することで回路基板の実装面積を縮小して小型化が図れる。また、第１及び第２の電圧制限素子を用いて、高電圧印加部が生成されないようにしてサージ保護を行うので、高価な高耐圧素子を用いる必要がなく、低コスト化が図れる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る電子制御装置における電源入力部近傍の回路図である。
【図２】本発明の電子制御装置が適用されるＣＶＴ用電子制御装置の概略構成を示す分解図、及び配線基板の平面図である。
【図３】図１に示した回路において、二つの電源端子に個別にサージ電圧が印加された場合の保護経路を示す回路図である。
【図４】図１に示した回路において、二つの電源端子に同時にサージ電圧が印加された場合の保護経路を示す回路図である。
【図５】電源端子にマイナスサージが印加された場合の、逆接保護用ＭＯＳＦＥＴのドレイン電圧と電源ＩＣの入力電圧について説明するための図である。
【図６】本発明の第２の実施形態に係る電子制御装置における電源入力部近傍の回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る電子制御装置における電源入力部近傍の回路構成を示している。また、図２は、本発明の電子制御装置が適用されるＣＶＴ（Continuously Variable Transmission）用電子制御装置の概略構成を示している。図２（ａ）に示すように、電子制御装置は、回路基板（ＰＣＢ）１と、この回路基板１を搭載する金属ベース２及び樹脂カバー３と、を含んで構成される。回路基板１は、金属ベース２と樹脂カバー３で形成される空間内に収容され、図２（ｂ）に示すような平面形状を有している。図示しないが、この回路基板１には各種の電子部品が実装されており、外部機器との電気接続用のコネクタ４が、樹脂カバー３の側面から接続部が露出するように設けられる。
【００１２】
金属ベース２は、例えばアルミや鉄等の放熱性に優れた金属材料で成形されている。コネクタ４及び樹脂カバー３は、例えばＰＢＴ（ポリブチレンテレフタレート）樹脂やＰＰＳ（ポリフェニレンサルファイド）樹脂等の強度と耐熱性に優れたプラスチック材で形成される。回路基板１の角部は、回路基板固定用ネジ６−１〜６−４を用いて金属ベース２に固定される。電子部品の内、特に高発熱電子部品からの発熱は、金属ベース２における回路基板１の搭載面側に設けられた放熱材５に伝えられる。
【００１３】
また、電子制御装置の気密性を確保するために、金属ベース２と樹脂カバー３、金属ベース２とコネクタ４及び樹脂カバー３とコネクタ４の間に、シール材７ａ，７ｂ，７ｃがそれぞれ介在される。シール材７ａ，７ｂ，７ｃには、液状ガスケット（ＦＩＰＧ：Formed In Place Gasket）を用いることができる。電子制御装置の気密性を満足できれば良いので、例えば、硬化前に流動性を有する液状接着剤やＯリングを用いることもできる。樹脂カバー３には、通気孔が設けられ、電子制御装置の内部と外部環境を通気する呼吸フィルタ８が熱溶着されている。この呼吸フィルタ８は、水や汚染物質等は通さず、空気のみを通すようになっている。金属ベース２と樹脂カバー３は、例えば樹脂カバー３の外周部四隅から突出したボス３ａ，３ｂ，３ｃを熱成形した熱かしめによって固定される。
【００１４】
図１に示すように、回路基板１（電子制御装置）の電源入力部１０には、電源端子ＶＢＡＴＴと電源端子ＶＩＧＮが設けられている。電源端子ＶＢＡＴＴは車両に搭載されたバッテリ（直流電源）ＶＢの正極に接続され、電源端子ＶＩＧＮはイグニッションスイッチ（始動スイッチ）ＩＧＮＳＷを介してバッテリＶＢの正極に接続される。
【００１５】
電源端子ＶＢＡＴＴには、電源遮断用のスイッチング素子として働くＰチャネル型ＭＯＳＦＥＴ Ｔｒ１のソースが接続される。このＭＯＳＦＥＴ Ｔｒ１のドレインには、電圧制限素子として働くツェナーダイオードＺ１のアノードが接続され、そのカソードは電源ＩＣ１１の入力端子（接続点）Ｎ１に接続される。また、電源端子ＶＩＧＮには、電圧制限素子として働くツェナーダイオードＺ２のアノードが接続され、そのカソードはダイオードＤ１のアノードに接続される。ダイオードＤ１のカソードはツェナーダイオードＺ１のカソード及び電源ＩＣ１１の入力端子Ｎ１に接続される。ダイオードＤ２のカソードはダイオードＤ１のアノード及びツェナーダイオードＺ２のカソードに接続され、このダイオードＤ２のアノードは接地点に接続される。更に、電源ＩＣ１１の入力端子Ｎ１と接地点間には、電圧の変動を抑制するコンデンサＣ１が接続される。この電源ＩＣ１１の入力端子Ｎ１には、当該電源ＩＣ１１の遮断ポート１１ａが接続される。
【００１６】
電源ＩＣ１１は、電源端子ＶＢＡＴＴに印加されたバッテリＶＢの電圧から内部動作電圧を生成するものである。この電源ＩＣ１１で生成された内部動作電圧は、例えばトランスミッションのドライブプーリの油圧制御用ポンプを制御するＭＣＵ（Micro Controller Unit）１２に供給される。上記ＭＯＳＦＥＴ Ｔｒ１は、電源ＩＣ１１あるいはＭＣＵ１２の作動停止をするときにオフされる。
【００１７】
更に、電源端子ＶＢＡＴＴには、電源遮断用のスイッチング素子として働くＰチャネル型ＭＯＳＦＥＴ Ｔｒ２と、逆接保護用のＰチャネル型ＭＯＳＦＥＴ Ｔｒ３の電流通路を直列に介して、負荷駆動回路１３の入力端子が接続される。ＭＯＳＦＥＴ Ｔｒ２のソースは電源端子ＶＢＡＴＴに接続され、ドレインはＭＯＳＦＥＴ Ｔｒ３のドレインに接続される。また、ＭＯＳＦＥＴ Ｔｒ３のソースは負荷駆動回路１３の入力端子に接続される。これらＭＯＳＦＥＴ Ｔｒ２，Ｔｒ３の寄生ダイオードは、通電方向が逆になっている。そして、負荷駆動回路１３でソレノイド等の負荷１４を駆動するようになっている。
【００１８】
上記のような回路構成において、ツェナーダイオードＺ１のツェナー電圧Ｖｚ１は、ツェナーダイオードＺ２のツェナー電圧Ｖｚ２よりも高く設定されている。すなわち、「Ｖｚ１＞Ｖｚ２」である。また、電源ＩＣ１１の作動電圧をＶＩ１としたときに、マイナスサージ電圧発生時の電源ＩＣ１１の作動電圧を確保するために、ツェナーダイオードＺ１，Ｚ２のツェナー電圧Ｖｚ１，Ｖｚ２は次式（１）の条件を満たす。ここでは、電源端子ＶＢＡＴＴ，ＶＩＧＮに同時にマイナスサージ電圧が印加されるものとする。
（−Ｖｚ１−Ｖｆｄ１）−（−Ｖｚ２）≧Ｖｌ１…（１）
但し、Ｖｆｄ１はダイオードＤ１の順方向電圧である。
【００１９】
図３は、図１に示した回路において、電源端子ＶＢＡＴＴと電源端子ＶＩＧＮに個別にマイナスサージが印加された場合の保護経路（サージ放電経路）を示している。電源端子ＶＢＡＴＴにマイナスのサージ電圧が印加されると、ツェナーダイオードＺ１がブレークダウンし、破線２０で示すように接地点からダイオードＤ２のアノード・カソード、ダイオードＤ１のアノード・カソード、ツェナーダイオードＺ１のカソード・アノード及びＭＯＳＦＥＴ Ｔｒ１の寄生ダイオードのカソード・アノードを介して電源端子ＶＢＡＴＴに電流が流れる。これによって、ＭＯＳＦＥＴ Ｔｒ３のドレイン電圧ＶＤは、
ＶＤ＝Ｖｉｇｎ−Ｖｆｚ２−Ｖｆｄ１−Ｖｆｚ１…（２）
となり、電源ＩＣ１１の入力電圧ＶＩは、
ＶＩ＝Ｖｉｇｎ−Ｖｆｚ２−Ｖｆｄ１…（３）
となる。上式（２），（３）において、Ｖｉｇｎは電源端子ＶＩＧＮに印加されている電圧（バッテリＶＢの電圧）、Ｖｆｚ１はツェナーダイオードＺ１の順方向電圧、Ｖｆｚ２はツェナーダイオードＺ２の順方向電圧である。
従って、負の過大電圧が電子制御装置の内部回路に印加されるのが抑制される。
【００２０】
一方、電源端子ＶＩＧＮにマイナスのサージ電圧が印加された場合には、ツェナーダイオードＺ２がブレークダウンし、一点鎖線２１で示すように接地点からダイオードＤ２のアノード・カソード、及びツェナーダイオードＺ２のカソード・アノードを介して電源端子ＶＩＧＮに電流が流れる。これによって、ＭＯＳＦＥＴ Ｔｒ３のドレイン電圧ＶＤは、
ＶＤ＝Ｖｂａｔｔ…（４）
となり、電源ＩＣ１１の入力電圧ＶＩは、
ＶＩ＝Ｖｂａｔｔ−Ｖｆｚ１…（５）
となる。上式（４），（５）において、Ｖｂａｔｔは電源端子ＶＢＡＴＴに印加されている電圧（バッテリＶＢの電圧）である。
従って、負の過大電圧が電子制御装置の内部回路に印加されるのが抑制される。このように、ダイオードＤ２は、電源端子ＶＢＡＴＴにサージ電圧が印加された場合と、電源端子ＶＩＧＮにサージ電圧が印加された場合の両方の保護動作で共用される。
【００２１】
次に、具体例を挙げて説明する。説明を簡単にするために、ツェナーダイオードＺ１のツェナー電圧Ｖｚ１を４０Ｖ、ツェナーダイオードＺ２のツェナー電圧Ｖｚ２を２０Ｖ、ダイオードＤ１，Ｄ２の順方向電圧Ｖｆｄ１，Ｖｆｄ２をそれぞれ１Ｖとし、電源端子ＶＩＧＮにバッテリＶＢから１４Ｖの電圧が印加された状態で、電源端子ＶＢＡＴＴに−１００Ｖのサージ電圧が印加されたと仮定する。ツェナーダイオードＺ１のアノード側の電圧は、「１４−１−１−４０＝−２８」となり、電源端子ＶＢＡＴＴに印加されたマイナスサージ電圧そのものではなく、逆接保護用のＭＯＳＦＥＴ Ｔｒ３のソース・ドレイン間に印加される電位差が小さくなる。よって、ＭＯＳＦＥＴ Ｔｒ３には、低耐圧の安価な素子を用いることができる。
【００２２】
これに対し、電源端子ＶＢＡＴＴにバッテリＶＢから１４Ｖの電圧が印加された状態で、電源端子ＶＩＧＮに−１００Ｖのサージ電圧が印加されたと仮定すると、ツェナーダイオードＺ２がブレークダウンするので、やはり逆接保護用のＭＯＳＦＥＴ Ｔｒ３のソース・ドレイン間には大きな電圧は印加されない。
【００２３】
図４は、図１に示した回路において、電源端子ＶＢＡＴＴと電源端子ＶＩＧＮに同時にマイナスサージが印加された場合の保護経路を示している。例えば、イグニッションスイッチＩＧＮＳＷがオンしている状態で、電源端子ＶＢＡＴＴまたは電源端子ＶＩＧＮにマイナスのサージ電圧が印加された場合である。ツェナーダイオードＺ１のツェナー電圧Ｖｚ１は、ツェナーダイオードＺ２のツェナー電圧Ｖｚ２よりも高く設定されているので、マイナスサージが印加されるとツェナーダイオードＺ２が先にブレークダウンし、二点鎖線２２で示すように接地点からダイオードＤ２のアノード・カソード、及びツェナーダイオードＺ２のカソード・アノードを介して電源端子ＶＩＧＮに電流が流れる。
【００２４】
これによって、ＭＯＳＦＥＴ Ｔｒ３のドレイン電圧ＶＤは、
ＶＤ＝−Ｖｆｄ２−Ｖｚ２…（６）
となり、電源ＩＣ１１の入力電圧ＶＩは、
ＶＩ＝−Ｖｆｄ２−Ｖｚ２＋Ｖｚ１…（７）
となる。
従って、負の過大電圧が電子制御装置の内部回路に印加されるのが抑制される。また、ツェナーダイオードＺ１がブレークダウンしないことで、電源ＩＣ１１の入力端子Ｎ１の電圧を維持（電源電圧）でき、電源ＩＣ１１の動作が停止したり、次段のＭＣＵ１２がリセットされたりするのを抑制できる。
【００２５】
図５は、上述した各電源端子にマイナスサージが印加された場合の、逆接保護用ＭＯＳＦＥＴ Ｔｒ３のドレイン電圧ＶＤと電源ＩＣ１１の入力電圧ＶＩの関係をまとめて示している。電源端子ＶＢＡＴＴ及び電源端子ＶＩＧＮの一方、または両方に−１００Ｖの過大なサージ電圧が印加されても、ＭＯＳＦＥＴ Ｔｒ３のドレインに印加される電圧ＶＤを低くできるので、当該ＭＯＳＦＥＴ Ｔｒ３の破壊を抑制できると共に、ＭＯＳＦＥＴ Ｔｒ３に耐圧の高い高価な素子は不要であるのでコストの上昇を抑制できる。また、電源ＩＣ１１の入力電圧ＶＩが作動電圧ＶＩ１以下になることは無いので、電源ＩＣ１１の動作が停止したり、この電源ＩＣ１１から動作電源が供給されるＭＣＵ１２がリセットされたりするのを抑制できる。
【００２６】
このように、ツェナーダイオードＺ１で電源端子ＶＢＡＴＴ側の電圧を第１の負の所定電圧（ツェナー電圧Ｖｚ１）に制限し、ツェナーダイオードＺ２で電源端子ＶＩＧＮ側の電圧を第２の負の所定電圧（ツェナー電圧Ｖｚ２）に制限するので、電源端子ＶＢＡＴＴ，ＶＩＧＮに過大な負電圧が印加されるのを抑制して、内部回路をマイナスサージ電圧から保護できる。
【００２７】
また、ツェナーダイオードＺ１のツェナー電圧Ｖｚ１（制限電圧）が、ツェナーダイオードＺ２のツェナー電圧Ｖｚ２よりも高いことで、電源ＩＣ１１の動作停止やＭＣＵ１２のリセットの発生要因となる入力端子電圧の低下を回避できる。更に、電源端子ＶＩＧＮから電源ＩＣ１１への電流経路に設けたダイオードＤ２を、第１及び第２のサージ放電経路（破線２０及び一点鎖線２１）で共有化するので、部品点数を削減した簡素な回路構成でありながら、従来と同等のサージ保護機能と逆接保護機能を実現できる。
従って、部品点数を削減できるので回路基板１の実装面積を縮小して小型化が図れ、高価な高耐圧ＭＯＳＦＥＴを用いる必要がないので低コスト化が可能である。
【００２８】
［第２の実施形態］
図６は、本発明の第２の実施形態に係る電子制御装置における電源入力部近傍の回路構成を示している。本第２の実施形態は、第１の実施形態におけるＭＯＳＦＥＴ Ｔｒ１とＴｒ２を共用し、１つのＭＯＳＦＥＴ Ｔｒ１’にしたものである。すなわち、ＭＯＳＦＥＴ Ｔｒ２を除去し、ＭＯＳＦＥＴ Ｔｒ１’のソースを電源端子ＶＢＡＴＴに接続し、ドレインをツェナーダイオードＺ１のアノードとＭＯＳＦＥＴ Ｔｒ３のドレインに接続している。
他の構成は、図１と同様であるので同じ部分に同一符号を付して、その詳細な説明は省略する。
【００２９】
そして、上記のような構成において、電源端子ＶＩＧＮに印加される電圧をＶｉｇｎ、ツェナーダイオードＺ２の順方向電圧をＶｆｚ２、ダイオードＤ１の順方向電圧をＶｆｄ１、ツェナーダイオードＺ２のツェナー電圧をＶｚ２、ＭＯＳＦＥＴ Ｔｒ３のドレイン・ソース最大定格電圧をＶｄｃ_ｍａｘとすると、次式（８）の関係を満たすようになっている。
Ｖｉｇｎ−Ｖｆｚ２−Ｖｆｄ１−Ｖｚ２＜Ｖｄｃ_ｍａｘ…（８）
【００３０】
そして、ＭＯＳＦＥＴ Ｔｒ３の印加電圧が絶対最大定格電圧以下となるように、ツェナーダイオードＺ１のツェナー電圧Ｖｚ１が設定される。これによって、ツェナーダイオードＺ１は、ＭＯＳＦＥＴ Ｔｒ３の印加電圧が絶対最大定格電圧以下でブレークダウンするので、第１の実施形態に比べて更に素子数を削減しながら、ＭＯＳＦＥＴ Ｔｒ３を効果的に保護できる。
従って、回路基板１の実装面積を縮小して小型化が図れ、高価な高耐圧ＭＯＳＦＥＴを用いる必要がないので低コスト化が可能である。
【００３１】
以上第１、第２の実施形態を用いて本発明の説明を行ったが、本発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。例えばＣＶＴ用の電子制御装置を例に取って説明したが、ＣＶＴ用に限られるものではない。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００３２】
１…回路基板、１０…電源入力部、１１…電源ＩＣ、１１ａ…遮断ポート、１２…ＭＣＵ、１３…負荷駆動回路、１４…負荷（ソレノイド）、ＶＢ…バッテリ、ＩＧＮＳＷ…イグニッションスイッチ（始動スイッチ）、ＶＢＡＴＴ…電源端子（第１電源端子）、ＶＩＧＮ…電源端子（第２電源端子）、Ｔｒ１〜Ｔｒ３…ＭＯＳＦＥＴ（スイッチング素子）、Ｚ１…ツェナーダイオード（第１電圧制限素子）、Ｚ２…ツェナーダイオード（第２電圧制限素子）、Ｄ１…ダイオード（第１ダイオード）、Ｄ２…ダイオード（第２ダイオード）
【図１】
2019054653.tif 000003
【図２】
2019054653.tif 000004
【図３】
2019054653.tif 000005
【図４】
2019054653.tif 000006
【図５】
2019054653.tif 000007
【図６】
2019054653.tif 000008