(57)【要約】【課題】ＡＣ／ＤＣコンバータの力率を改善する。【解決手段】二次巻線からフォワード電圧とフライバック電圧の双方を取り出すことにより交流入力電圧Ｖｉを直流出力電圧Ｖｏに直接変換するＡＣ／ＤＣコンバータにおいて、制御回路７０は、一次巻線に流れる一次電流（センス電圧Ｖｃｓ）が過電流検出閾値Ｖ２１及びＶ２２よりも大きくなったときに双方向スイッチを強制的にオフさせる過電流保護部７４０を含む。なお、過電流保護部７４０は、負荷が軽いほど過電流検出閾値Ｖ２１及びＶ２２を引き下げる過電流検出閾値設定部７４１を含む。例えば、過電流検出閾値設定部７４１は、直流出力電圧Ｖｏに応じた帰還信号Ｓｆｂと所定の基準信号Ｖｒｅｆとの誤差信号ＥＲＲに係数α（固定値またはＶｉに応じた可変値）を乗じることにより過電流検出閾値Ｖ２１及びＶ２２を設定する。【選択図】図１２
2019054563.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電圧が印加される一次巻線と、
前記一次巻線に電磁結合された二次巻線と、
前記一次巻線に直列接続された双方向スイッチと、
前記双方向スイッチ及び前記一次巻線の少なくとも一方に並列接続された共振コンデンサと、
共振インダクタンス成分と、
前記二次巻線に生じる誘起電圧を全波整流する全波整流回路と、
前記全波整流回路の出力を平滑する平滑コンデンサと、
前記双方向スイッチをオン／オフさせる制御回路と、
を有し、
前記二次巻線からフォワード電圧とフライバック電圧の双方を取り出すことにより、前記交流入力電圧を直流出力電圧に直接変換するＡＣ／ＤＣコンバータであって、
前記制御回路は、前記一次巻線に流れる一次電流が過電流検出閾値よりも大きくなったときに前記双方向スイッチを強制的にオフさせる過電流保護部を含み、
前記過電流保護部は、負荷が軽いほど前記過電流検出閾値を引き下げる過電流検出閾値設定部を含むことを特徴とするＡＣ／ＤＣコンバータ。
【請求項２】
前記制御回路は、前記直流出力電圧に応じた帰還信号と所定の基準信号との誤差信号に基づいて前記双方向スイッチのオフタイミングを設定するオフタイミング設定部を含み、
前記過電流検出閾値設定部は、前記誤差信号に所定の係数を乗じて前記過電流検出閾値を設定することを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。
【請求項３】
前記係数は、所定の固定値または前記交流入力電圧に応じた可変値であることを特徴とする請求項２に記載のＡＣ／ＤＣコンバータ。
【請求項４】
前記オフタイミング設定部は、
前記帰還信号と前記基準信号との差分を増幅するエラーアンプと、
前記エラーアンプの第１出力端に接続された位相補償部と、
前記エラーアンプの第１出力端と第２出力端との間に接続された抵抗と、
を含み、
前記エラーアンプの第２出力端に現れるノード信号を前記誤差信号として用いることを特徴とする請求項２または請求項３に記載のＡＣ／ＤＣコンバータ。
【請求項５】
前記制御回路は、前記双方向スイッチの両端間電圧またはその分圧電圧とゼロクロス検出閾値との比較結果に基づいて前記双方向スイッチのオンタイミングを設定するオンタイミング設定部を含み、
前記オンタイミング設定部は、負荷が軽いほど前記ゼロクロス検出閾値を引き上げるゼロクロス検出閾値設定部を含むことを特徴とする請求項１〜請求項４のいずれか一項に記載のＡＣ／ＤＣコンバータ。
【請求項６】
前記制御回路は、前記直流出力電圧に応じた帰還信号と所定の基準信号との誤差信号に基づいて前記双方向スイッチのオフタイミングを設定するオフタイミング設定部を含み、
前記ゼロクロス検出閾値設定部は、前記誤差信号の逆数に所定の係数を乗じて前記ゼロクロス検出閾値を設定することを特徴とする請求項５に記載のＡＣ／ＤＣコンバータ。
【請求項７】
前記双方向スイッチの両端間電圧を容量分圧して前記分圧電圧を生成する容量分圧回路を有することを特徴とする請求項５または請求項６に記載のＡＣ／ＤＣコンバータ。
【請求項８】
前記制御回路は、前記交流入力電圧またはその分圧電圧が低入力検出閾値よりも低いときに前記双方向スイッチのオンタイミングをスキップするスキップ制御部を含み、
前記スキップ制御部は、負荷が軽いほど前記低入力検出閾値を引き上げる低入力検出閾値設定部を含むことを特徴とする請求項１〜請求項７のいずれか一項に記載のＡＣ／ＤＣコンバータ。
【請求項９】
前記制御回路は、前記直流出力電圧に応じた帰還信号と所定の基準信号との誤差信号に基づいて前記双方向スイッチのオフタイミングを設定するオフタイミング設定部を含み、
前記低入力検出閾値設定部は、前記誤差信号の逆数に所定の係数を乗じて前記低入力検出閾値を設定することを特徴とする請求項８に記載のＡＣ／ＤＣコンバータ。
【請求項１０】
入力電圧から出力電圧を生成するスイッチング電源の制御回路であって、
前記出力電圧に応じた帰還信号と所定の基準信号との差分を増幅するエラーアンプと、
前記エラーアンプの第１出力端に接続された位相補償部と、
前記エラーアンプの第１出力端と第２出力端との間に接続された抵抗と、
を含み、
前記エラーアンプの第２出力端に現れる誤差信号に基づいて前記スイッチング電源のオンデューティを制御することを特徴とする制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書中に開示されている発明は、ＡＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
近年、交流入力電圧を直流出力電圧に直接変換することのできるＡＣ／ＤＣコンバータが提案されている（例えば、本願出願人による特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−９９２６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のＡＣ／ＤＣコンバータでは、その力率について更なる改善の余地があった。
【０００５】
そこで、本明細書中に開示されている発明は、本願の発明者に見出された上記課題に鑑み、力率を改善することのできるＡＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書中に開示されているＡＣ／ＤＣコンバータは、交流入力電圧が印加される一次巻線と、前記一次巻線に電磁結合された二次巻線と、前記一次巻線に直列接続された双方向スイッチと、前記双方向スイッチ及び前記一次巻線の少なくとも一方に並列接続された共振コンデンサと、共振インダクタンス成分と、前記二次巻線に生じる誘起電圧を全波整流する全波整流回路と、前記全波整流回路の出力を平滑する平滑コンデンサと、前記双方向スイッチをオン／オフさせる制御回路と、を有し、前記二次巻線からフォワード電圧とフライバック電圧の双方を取り出すことにより、前記交流入力電圧を直流出力電圧に直接変換するＡＣ／ＤＣコンバータであって、前記制御回路は、前記一次巻線に流れる一次電流が過電流検出閾値よりも大きくなったときに前記双方向スイッチを強制的にオフさせる過電流保護部を含み、前記過電流保護部は、負荷が軽いほど前記過電流検出閾値を引き下げる過電流検出閾値設定部を含む構成（第１の構成）とされている。
【０００７】
なお、上記第１の構成から成るＡＣ／ＤＣコンバータにおいて、前記制御回路は、前記直流出力電圧に応じた帰還信号と所定の基準信号との誤差信号に基づいて前記双方向スイッチのオフタイミングを設定するオフタイミング設定部を含み、前記過電流検出閾値設定部は、前記誤差信号に所定の係数を乗じて前記過電流検出閾値を設定する構成（第２の構成）にするとよい。
【０００８】
また、上記第２の構成から成るＡＣ／ＤＣコンバータにおいて、前記係数は、所定の固定値または前記交流入力電圧に応じた可変値である構成（第３の構成）にするとよい。
【０００９】
また、上記第２または第３の構成から成るＡＣ／ＤＣコンバータにおいて、前記オフタイミング設定部は、前記帰還信号と前記基準信号との差分を増幅するエラーアンプと、前記エラーアンプの第１出力端に接続された位相補償部と、前記エラーアンプの第１出力端と第２出力端との間に接続された抵抗と、を含み、前記エラーアンプの第２出力端に現れるノード信号を前記誤差信号として用いる構成（第４の構成）にするとよい。
【００１０】
また、上記第１〜第４いずれかの構成から成るＡＣ／ＤＣコンバータにおいて、前記制御回路は、前記双方向スイッチの両端間電圧またはその分圧電圧とゼロクロス検出閾値との比較結果に基づいて前記双方向スイッチのオンタイミングを設定するオンタイミング設定部を含み、前記オンタイミング設定部は、負荷が軽いほど前記ゼロクロス検出閾値を引き上げるゼロクロス検出閾値設定部を含む構成（第５の構成）にするとよい。
【００１１】
また、上記第５の構成から成るＡＣ／ＤＣコンバータにおいて、前記制御回路は、前記直流出力電圧に応じた帰還信号と所定の基準信号との誤差信号に基づいて前記双方向スイッチのオフタイミングを設定するオフタイミング設定部を含み、前記ゼロクロス検出閾値設定部は、前記誤差信号の逆数に所定の係数を乗じて前記ゼロクロス検出閾値を設定する構成（第６の構成）にするとよい。
【００１２】
また、上記第５または第６の構成から成るＡＣ／ＤＣコンバータは、前記双方向スイッチの両端間電圧を容量分圧して前記分圧電圧を生成する容量分圧回路を有する構成（第７の構成）にするとよい。
【００１３】
また、上記第１〜第７いずれかの構成から成るＡＣ／ＤＣコンバータにおいて、前記制御回路は、前記交流入力電圧またはその分圧電圧が低入力検出閾値よりも低いときに前記双方向スイッチのオンタイミングをスキップするスキップ制御部を含み、前記スキップ制御部は、負荷が軽いほど前記低入力検出閾値を引き上げる低入力検出閾値設定部を含む構成（第８の構成）にするとよい。
【００１４】
また、上記第８の構成から成るＡＣ／ＤＣコンバータにおいて、前記制御回路は、前記直流出力電圧に応じた帰還信号と所定の基準信号との誤差信号に基づいて前記双方向スイッチのオフタイミングを設定するオフタイミング設定部を含み、前記低入力検出閾値設定部は、前記誤差信号の逆数に所定の係数を乗じて前記低入力検出閾値を設定する構成（第９の構成）にするとよい。
【００１５】
また、本明細書中に開示されている制御回路は、入力電圧から出力電圧を生成するスイッチング電源の制御主体であって、前記出力電圧に応じた帰還信号と所定の基準信号との差分を増幅するエラーアンプと、前記エラーアンプの第１出力端に接続された位相補償部と、前記エラーアンプの第１出力端と第２出力端との間に接続された抵抗と、を含み、前記エラーアンプの第２出力端に現れる誤差信号に基づいて前記スイッチング電源のオンデューティを制御する構成（第１０の構成）とされている。
【発明の効果】
【００１６】
本明細書中に開示されている発明によれば、力率（特に軽負荷時の力率）を改善することのできるＡＣ／ＤＣコンバータを提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１Ａ】ＡＣ／ＤＣコンバータの基本構成（比較例）を示す回路図
【図１Ｂ】ＡＣ／ＤＣコンバータの第１変形例を示す回路図
【図１Ｃ】ＡＣ／ＤＣコンバータの第２変形例を示す回路図
【図２】トランスの等価回路図
【図３】トランスの入出力比と巻線比との関係を説明するための模式図
【図４】交流入力電圧と動作モードとの関係を示す模式図
【図５】第１動作モードでのスイッチオン期間における電流経路を示す回路図
【図６】第１動作モードでのスイッチオフ期間における電流経路を示す回路図
【図７】第１動作モードでの電流挙動を示す波形図
【図８】第２動作モードでのスイッチオン期間における電流経路を示す回路図
【図９】第２動作モードでのスイッチオフ期間における電流経路を示す回路図
【図１０】第２動作モードでの電流挙動を示す波形図
【図１１】ＡＣ／ＤＣコンバータの第１実施形態を示す回路図
【図１２】制御回路の第１実施例を示す回路図
【図１３】セット信号の生成動作を示すタイミングチャート
【図１４】過電流保護信号の生成動作を示すタイミングチャート
【図１５】過電流検出閾値の負荷連動動作を示すタイミングチャート
【図１６】制御回路の第２実施例を示す回路図
【図１７】制御回路の第３実施例を示す回路図
【図１８】ゼロクロス検出閾値の負荷連動動作を示すタイミングチャート
【図１９】ＡＣ／ＤＣコンバータの第２実施形態を示す回路図
【図２０】制御回路の第４実施例を示す回路図
【図２１】スキップ信号の生成動作を示すタイミングチャート
【図２２】低入力検出閾値の負荷連動動作を示すタイミングチャート
【発明を実施するための形態】
【００１８】
＜基本構成（比較例）＞
図１Ａは、ＡＣ／ＤＣコンバータの基本構成（＝後出の実施形態と対比される比較例に相当）を示す回路図である。本構成例のＡＣ／ＤＣコンバータ１は、一次回路系１ｐ（ＧＮＤ１系）と二次回路系１ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ、交流電源ＰＷから供給される交流入力電圧Ｖｉを直流出力電圧Ｖｏに直接変換して負荷Ｚに供給する電源装置であり、トランス１０と、双方向スイッチ２０と、共振コンデンサ３０と、全波整流回路４０と、平滑コンデンサ５０と、帰還回路６０と、制御回路７０と、センス抵抗８０と、電力フューズ９０と、フィルタ回路１００と、を有する。
【００１９】
トランス１０は、一次回路系１ｐに設けられた一次巻線１１と、二次回路系１ｓに設けられて一次巻線１１に磁気結合された二次巻線１２と、を含む。一次巻線１１の第１タップＴ１１は、フィルタ回路１００と電力フューズ９０を介して交流電源ＰＷの第１端に接続されている。一次巻線１１の第２タップＴ１２は、双方向スイッチ２０、センス抵抗８０、及び、フィルタ回路１００を介して交流電源ＰＷの第２端に接続されている。二次巻線１２の第１タップＴ２１と第２タップＴ２２は、それぞれ、全波整流回路４０を介して直流出力電圧Ｖｏの出力端（＝負荷Ｚの第１端）に接続されている。二次巻線１２のセンタータップＴ２３は、二次側コモンＧＮＤ２（＝負荷Ｚの第２端）に接続されている。
【００２０】
特に、本構成例のＡＣ／ＤＣコンバータ１では、トランス１０として、漏れインダクタンス１１ｘを持つリーケージトランスないしは共振トランスが用いられている（その理由については後述）。なお、本図では、図示の便宜上、漏れインダクタンス１１ｘが一次巻線１１の第１タップＴ１１側に付随しているものとして描写されている。
【００２１】
双方向スイッチ２０の第１端は、一次巻線１１の第２タップＴ１２に接続されている。双方向スイッチ２０の第２端は、センス抵抗８０の第１端と一次側コモンＧＮＤ１にそれぞれ接続されている。このようにして接続された双方向スイッチ２０は、制御回路７０から入力される制御信号Ｓｃｔｒｌに応じて、一次巻線１１に流れる一次電流Ｉ１をオン／オフするための出力スイッチとして機能する。
【００２２】
共振コンデンサ３０は、双方向スイッチ２０に並列接続されており、トランス１０の一次巻線１１及び漏れインダクタンス１１ｘと共に、ＬＬＣ共振回路を形成している。従って、トランス１０としてリーケージトランスないしは共振トランスを用いたことに伴い、一次巻線１１から二次巻線１２に供給されない余剰エネルギが生じても、これを回生して利用することができるので、ＡＣ／ＤＣコンバータ１の変換効率を低下させずに済む。
【００２３】
また、共振コンデンサ３０を設けることにより、双方向スイッチ２０のオフ時におけるトランス１０のエネルギ変動が緩やかとなる。従って、従来必須とされていたスナバ回路等のサージ吸収素子が不要となる上、高調波成分も軽減することが可能となる。
【００２４】
なお、共振コンデンサ３０の接続位置については、図１Ｂで示したように、双方向スイッチ２０に直列接続する構成（＝共振コンデンサ３０をトランス１０の一次巻線１１に並列接続する構成）としてもよいし、図１Ｃで示したように、双方向スイッチ２０に並列接続される共振コンデンサ３０ａと、双方向スイッチ２０に直列接続される共振コンデンサ３０ｂの双方を有する構成としてもよい。
【００２５】
全波整流回路４０は、二次巻線１２に生じる誘起電圧（＝フライバック電圧ないしはフォワード電圧、詳細は後述）を全波整流する回路部であり、ダイオード４１及び４２を含む。ダイオード４１のアノードは、二次巻線１２の第１タップＴ２１に接続されている。ダイオード４２のアノードは、二次巻線１２の第２タップＴ２２に接続されている。ダイオード４１のカソードとダイオード４２のカソードは、いずれも直流出力電圧Ｖｏの出力端に接続されている。
【００２６】
なお、ダイオード４１が順バイアスでダイオード４２が逆バイアスであるときには、二次巻線１２の第１タップＴ２１からダイオード４１を介して直流出力電圧Ｖｏの出力端に至る電流経路で二次電流Ｉ２が流れる。一方、ダイオード４２が順バイアスでダイオード４１が逆バイアスであるときには、二次巻線１２の第２タップＴ２２からダイオード４２を介して直流出力電圧Ｖｏの出力端に至る電流経路で二次電流Ｉ２が流れる。
【００２７】
また、二次巻線１２のセンタータップＴ２３を廃止した上で、全波整流回路４０をダイオードブリッジ化してもよい。
【００２８】
平滑コンデンサ５０は、直流出力電圧Ｖｏの出力端と二次側コモンＧＮＤ２との間に接続されており、全波整流回路４０の出力を平滑化して直流出力電圧Ｖｏを生成する。
【００２９】
帰還回路６０は、直流出力電圧Ｖｏに応じた帰還信号Ｓｆｂを生成して制御回路７０に出力する。なお、帰還信号Ｓｆｂを二次回路系１ｓから一次回路系１ｐへ伝達するためには、フォトカプラなどの絶縁伝達素子を用いればよい。
【００３０】
制御回路７０は、一次側コモンＧＮＤ１を基準電位として動作し、双方向スイッチ２０をオン／オフさせるための制御信号Ｓｃｔｒｌを生成する。なお、制御回路７０は、帰還回路６０から入力される帰還信号Ｓｆｂを監視して、直流出力電圧Ｖｏが所望の目標値と一致するように双方向スイッチ２０をオン／オフさせる機能（＝出力帰還制御機能）を備えている。このような機能を具備することにより、負荷Ｚに対して一定の直流出力電圧Ｖｏを安定供給することが可能となる。
【００３１】
また、制御回路７０は、センス抵抗８０の第２端に現れるセンス電圧Ｖｃｓ（＝一次電流Ｉ１に応じた電圧信号）を監視して、一次電流Ｉ１が所定の上限値を超えないように双方向スイッチ２０をオン／オフさせる機能（＝定電流制御機能）を備えている。このような機能を具備することにより、一次回路系１ｐに過大な一次電流Ｉ１が流れないので、ＡＣ／ＤＣコンバータ１の安全性を高めることが可能となる。
【００３２】
また、制御回路７０は、共振コンデンサ３０の両端間電圧（延いては双方向スイッチ２０の両端間電圧）を監視し、その電圧値が０Ｖとなるタイミングを見計らって双方向スイッチ２０をオンさせる機能（＝ＺＶＳ［zero-volt switching］機能）を備えている。このような機能を具備することにより、双方向スイッチ２０の寄生コンデンサや共振コンデンサ３０によるスイッチング損失を低減することができるので、ＡＣ／ＤＣコンバータ１の変換効率を高めることが可能となる。
【００３３】
また、制御回路７０は、帰還信号Ｓｆｂやセンス電圧Ｖｃｓを監視して力率が１に近付くように双方向スイッチ２０をオン／オフさせる機能（＝力率改善機能）を備えている。このような機能を具備することにより、別途の力率改善回路が不必要となるので、１コンバータ形式のＡＣ／ＤＣコンバータ１を実現することが可能となる。なお、力率改善精度を高めるためには、制御回路７０において交流入力電圧Ｖｉも監視することが望ましい。
【００３４】
センス抵抗８０（抵抗値：Ｒ８０）は、一次電流Ｉ１の流れる電流経路に挿入されており、一次電流Ｉ１に応じたセンス電圧Ｖｃｓ（＝Ｉ１×Ｒ８０）を生成する。
【００３５】
電力フューズ９０は、定格以上の電流が流れたときに溶断して後段の回路を保護する。
【００３６】
フィルタ回路１００は、ディファレンシャルモードノイズ（またはノーマルモードノイズとも呼ばれる）を低減するためのＸコンデンサや、コモンモードノイズを低減するためのコモンモードフィルタ（＝環状コアとこれに同方向で巻き回された２本のコイル）を含み、交流入力電圧Ｖｉに重畳する種々のノイズ成分を除去する。フィルタ回路１００の第１入力端は、電力フューズ９０を介して交流電源ＰＷの第１端に接続されている。フィルタ回路１００の第２入力端は、交流電源ＰＷの第２端に接続されている。フィルタ回路１００の第１出力端は、一次巻線１１の第１タップＴ１１に接続されている。フィルタ回路１００の第２出力端は、センス抵抗８０の第２端に接続されている。
【００３７】
図２は、トランス１０の等価回路図である。本図の上段で示したように、トランス１０の結合係数をＫとした場合、トランス１０の励磁インダクタンスはＫＬで表され、トランス１０の漏れインダクタンスは（１−Ｋ）Ｌで表される。
【００３８】
今、トランス１０の二次側に接続される負荷Ｒが０Ωである場合（ＡＣ／ＤＣコンバータ１の起動時や出力短絡時など）を考える。この場合には、本図の中段で示したように、励磁インダクタンスＫＬの両端間がショートされた形となる。従って、トランス１０の等価インダクタンスは、本図の下段で示したように、（１−Ｋ２）Ｌとして表される。
【００３９】
ここで、トランス１０の結合係数Ｋが大きい場合（例えばＫ≒１である場合）には、トランス１０の等価インダクタンス（１−Ｋ２）Ｌがほぼ０となる。従って、トランス１０に極めて大きい電流が流れてしまう状態となり具合が悪い。
【００４０】
そこで、本構成例のＡＣ／ＤＣコンバータ１では、トランス１０として、結合係数Ｋの小さいリーケージトランスないしは共振トランス（例えばＫ＝０．６〜０．９）が用いられている。このような構成とすることにより、ＡＣ／ＤＣコンバータ１の起動時や出力短絡時においても、トランス１０の等価インダクタンス（１−Ｋ２）Ｌが小さくなり過ぎないので、上記の課題を解消することが可能となる。
【００４１】
また、先にも述べたように、トランス１０の漏れインダクタンス１１ｘは、ＬＬＣ共振回路の構成要素としても利用することができるので、ＡＣ／ＤＣコンバータ１の変換効率向上にも寄与し得る。
【００４２】
さらに、トランス１０の漏れインダクタンス１１ｘは、チョークコイルとしても機能する。従って、本構成例のＡＣ／ＤＣコンバータ１であれば、フライバック方式の回路構成でありながら、フライバック方式とフォワード方式を併用することが可能となる。
【００４３】
なお、仮にトランス１０として、結合係数Ｋの大きい密結合トランス（Ｋ＝０．９９程度）を用いた場合には、フォワード動作時における双方向スイッチ２０のオン時間が短くなり過ぎるので、制御回路７０によるスイッチング制御が非常に難しくなる。そのため、制御安定性の観点から考えても、トランス１０として、結合係数Ｋの小さいリーケージトランスないしは共振トランスを用いることが重要であると言える。
【００４４】
図３は、トランス１０の入出力比と巻線比との関係を説明するための模式図である。一次巻線１１の巻数をｎ１とし、二次巻線１２の巻数（本構成例では、第１タップＴ２１または第２タップＴ２２からセンタータップＴ２３までの巻数）をｎ２とし、一次巻線１１の印加電圧をＶ１とし、二次巻線１２の印加電圧をＶ２とした場合には、一般的に、次の（１）式が成立する。
【００４５】
Ｖ２＝（ｎ２／ｎ１）×Ｖ１×Ｋ  …  （１）
【００４６】
ここで、フライバック方式のみを用いてトランス１０を駆動するためには、次の（２）式を満たす必要がある。なお、（２）式中のＶ１ｍａｘは、一次巻線１１の最大印加電圧を示している。
【００４７】
ｎ２／ｎ１＜Ｖ２／（Ｖ１ｍａｘ×Ｋ）  …  （２）
【００４８】
これに対して、本構成例のＡＣ／ＤＣコンバータ１では、次の（３）式を成立させることにより、フライバック方式とフォワード方式の併用が実現されている。
【００４９】
ｎ２／ｎ１≧Ｖ２／（Ｖ１ｍａｘ×Ｋ）  …  （３）
【００５０】
図４は、交流入力電圧Ｖｉ（＝一次巻線１１の印加電圧Ｖ１）とＡＣ／ＤＣコンバータ１の動作モードとの相関関係を示す模式図である。本図で示したように、本構成例のＡＣ／ＤＣコンバータ１の動作モードは、交流入力電圧Ｖｉの周期的な変動に応じて、フライバック方式が単独で用いられる第１動作モード（電圧範囲（１）を参照）と、フライバック方式とフォワード方式が併用される第２動作モード（電圧範囲（２）を参照）のいずれか一方となる。
【００５１】
具体的に述べると、−Ｖ１ｍａｘ＜−Ｖｔｈ＜０＜＋Ｖｔｈ＜＋Ｖ１ｍａｘとなるように、閾値電圧±Ｖｔｈが設定されている場合、−Ｖｔｈ＜Ｖｉ＜＋Ｖｔｈとなる電圧範囲（１）では、フライバック方式が単独で用いられる第１動作モードとなる。一方、−Ｖ１ｍａｘ≦Ｖｉ≦−Ｖｔｈ、または、＋Ｖｔｈ≦Ｖｉ≦＋Ｖ１ｍａｘとなる電圧範囲（２）では、フライバック方式とフォワード方式が併用される第２動作モードとなる。
【００５２】
図５は、第１動作モード（フライバック方式のみ）でのスイッチオン期間における電流経路を示す回路図である。双方向スイッチ２０のオン期間には、一次回路系１ｐに一次電流Ｉ１が流れるので、一次巻線１１にエネルギが蓄えられる。例えば、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）であるときには、本図中の太い実線矢印で示したように、交流電源ＰＷ→一次巻線１１→双方向スイッチ２０→交流電源ＰＷという向きで、一次電流Ｉ１が流れる。一方、二次巻線１２には何ら電流が流れない。
【００５３】
図６は、第１動作モード（フライバック方式のみ）でのスイッチオフ期間における電流経路を示す回路図である。双方向スイッチ２０のオフ期間には、一次巻線１１と磁気結合された二次巻線１２に誘起電圧（ここではフライバック電圧と呼ぶ）が生じるので、二次回路系１ｓに二次電流Ｉ２が流れる。例えば、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）の状態で一次巻線１１にエネルギが蓄えられていた場合には、本図中の太い破線矢印で示したように、二次巻線１２（第２タップＴ２２）→ダイオード４２→負荷Ｚ→二次巻線１２（センタータップＴ２３）という向きで、二次電流Ｉ２が流れる。
【００５４】
また、双方向スイッチ２０がオフされると、一次回路系１ｐでは共振コンデンサ３０によるＬＬＣ共振が生じる。その結果、本図中の太い実線矢印で示したように、直前のスイッチオン期間とは逆向きに一次電流Ｉ１が流れる。
【００５５】
図７は、第１動作モード（フライバック方式のみ）での電流挙動を示す波形図である。実線は一次電流Ｉ１を示しており、破線は二次電流Ｉ２を示している。なお、本図は、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）であるときの電流挙動を描写したものである。
【００５６】
本図で示したように、双方向スイッチ２０がオンされている間、一次電流Ｉ１は、一次巻線１１のインダクタンスに応じた正の傾きで直線的に増大していく。その後、双方向スイッチ２０がオフされると、一次電流Ｉ１は減少に転じ、さらには負方向に流れ始める。
【００５７】
一方、二次電流Ｉ２は、双方向スイッチ２０がオンされている間には流れず、双方向スイッチ２０がオフされたときに大きく跳ね上がる。このように、第１動作モードでは、従来のフライバック方式と同様、二次電流Ｉ２の波高値が比較的大きくなる。ただし、先の図４でも示したように、ＡＣ／ＤＣコンバータ１が第１動作モードとなるのは、−Ｖｔｈ＜Ｖｉ＜＋Ｖｔｈである期間に限られるので、大きな問題となることはない。
【００５８】
図８は、第２動作モード（フライバック方式＋フォワード方式）でのスイッチオン期間における電流経路を示す回路図である。双方向スイッチ２０のオン期間には、第１動作モードと同様、一次回路系１ｐに一次電流Ｉ１が流れるので、一次巻線１１にエネルギが蓄えられる。例えば、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）であるときには、本図中の太い実線矢印で示したように、交流電源ＰＷ→一次巻線１１→双方向スイッチ２０→交流電源ＰＷという向きで、一次電流Ｉ１が流れる。
【００５９】
また、第２動作モードでは、双方向スイッチ２０のオン期間において、二次巻線１２に誘起電圧（ここではフォワード電圧と呼ぶ）が生じるので、二次回路系１ｓに二次電流Ｉ２が流れる。具体的には、本図の太い破線矢印で示したように、二次巻線１２（第１タップＴ２１）→ダイオード４１→負荷Ｚ→二次巻線１２（センタータップＴ２３）という向きで、二次電流Ｉ２が流れる。
【００６０】
図９は、第２動作モード（フライバック方式＋フォワード方式）でのスイッチオフ期間における電流経路を示す回路図である。双方向スイッチ２０のオフ期間には、第１動作モードと同様、一次巻線１１と磁気結合された二次巻線１２に誘起電圧（＝フライバック電圧）が生じるので、二次回路系１ｓに二次電流Ｉ２が流れる。具体的には、本図中の太い破線矢印で示したように、二次巻線１２（第２タップＴ２２）→ダイオード４２→負荷Ｚ→二次巻線１２（センタータップＴ２３）という向きで、二次電流Ｉ２が流れる。
【００６１】
また、双方向スイッチ２０がオフされると、一次回路系１ｐでは共振コンデンサ３０によるＬＬＣ共振が生じる。その結果、本図中の太い実線矢印で示したように、直前のスイッチオン期間とは逆向きに一次電流Ｉ１が流れる。この点についても、先の第１動作モードと同様である。
【００６２】
図１０は、第２動作モード（フライバック方式＋フォワード方式）での電流挙動を示す波形図である。先の図７と同様、実線は一次電流Ｉ１を示しており、破線は二次電流Ｉ２を示している。また、本図も、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）であるときの電流挙動を描写したものである。
【００６３】
本図で示したように、一次電流Ｉ１の挙動については、第１動作モード（図７）と基本的に同様である。すなわち、一次電流Ｉ１は、双方向スイッチ２０のオン期間中には正方向に流れ、双方向スイッチ２０のオフ期間中には負方向に流れる。
【００６４】
一方、二次電流Ｉ２の挙動は、双方向スイッチ２０のオフ期間中だけでなく、双方向スイッチ２０のオン期間中にも流れるという点で、第１動作モード（図７）と大きく異なっている。また、双方向スイッチ２０のオン期間中に二次電流Ｉ２が流れることに伴い、一次巻線１１に蓄えられるエネルギがその分だけ減少する。その結果、第１動作モード（図７）と比べて、双方向スイッチ２０がオフされたときに生じる二次電流Ｉ２の波高値が低く抑えられていることが分かる。
【００６５】
このように、フライバック方式とフォワード方式を併用するＡＣ／ＤＣコンバータ１であれば、二次巻線１２に現れるフォワード電圧とフライバック電圧の双方を出力として取り出すことができる。従って、二次電流Ｉ２の波高値が大きいというフライバック方式の欠点を解消し、中・大電力適用時にも高効率で交流入力電圧Ｖｉを直流出力電圧Ｖｏに直接変換することが可能となる。
【００６６】
＜第１実施形態＞
図１１は、ＡＣ／ＤＣコンバータ１の第１実施形態を示す回路図である。本実施形態のＡＣ／ＤＣコンバータ１は、先の基本構成（図１Ｃ）をベースとしつつ、制御回路７０の内部構成や動作に新規な特徴を有している。また、本実施形態のＡＣ／ＤＣコンバータ１には、容量分圧回路１５０が別途新たに設けられている。そこで、先と同様の構成要素については、図１Ｃと同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について、重点的な説明を行う。
【００６７】
まず、制御回路７０の説明に先立ち、容量分圧回路１５０について説明する。容量分圧回路１５０は、双方向スイッチ２０の両端間電圧Ｖ２０を容量分圧して分圧電圧Ｖｓｗを生成する回路部であり、コンデンサ１５１及び１５２と、放電スイッチ１５３とを含む。
【００６８】
コンデンサ１５１及び放電スイッチ１５３それぞれの第１端は、いずれも、双方向スイッチ２０の第２端（＝制御回路７０の基準電位端に相当する一次側コモンＧＮＤ１）に接続されている。コンデンサ１５１及び放電スイッチ１５３それぞれの第２端とコンデンサ１５２の第１端は、いずれも、分圧電圧Ｖｓｗの出力端に接続されている。コンデンサ１５２の第２端は、双方向スイッチ２０の第１端（＝一次巻線１１の第２タップＴ１２）に接続されている。
【００６９】
このように、コンデンサ１５１及び１５２は、双方向スイッチ２０の両端間で互いに直列接続されており、相互間の接続ノードから分圧電圧Ｖｓｗを出力する。
【００７０】
今、コンデンサ１５１の容量値をＣ１５１とし、コンデンサ１５２の容量値をＣ１５２とした場合、分圧電圧Ｖｓｗは、次の（４）式で表される。
【００７１】
Ｖｓｗ＝Ｖ２０×Ｃ１５２／（Ｃ１５１＋Ｃ１５２）  …  （４）
【００７２】
従って、Ｃ１５２＜＜Ｃ１５１となるように、コンデンサ１５１及び１５２の各容量値を適宜選択すれば、制御回路７０の入力ダイナミックレンジに収まる分圧電圧Ｖｓｗを生成することが可能となる。
【００７３】
ＡＣ／ＤＣコンバータ１の共振動作時（＝双方向スイッチ２０のオフ時）において、双方向スイッチ２０の両端間電圧Ｖ２０は、一般に、数百Ｖ〜１０００Ｖを超えるほどの高電圧となる。従って、双方向スイッチ２０の両端間電圧Ｖ２０を制御回路７０に直接入力して監視することは困難である。
【００７４】
一方、容量分圧回路１５０で生成される分圧電圧Ｖｓｗについては、先述の通り、その電圧値を制御回路７０の入力ダイナミックレンジに収めることができるので、制御回路７０に直接入力することが可能となる。
【００７５】
特に、両端間電圧Ｖ２０の波形と分圧電圧Ｖｓｗの波形は、互いに相似している。従って、制御回路７０において、分圧電圧Ｖｓｗを監視することにより、双方向スイッチ２０のオンタイミングを適切に検出することが可能となる。
【００７６】
また、本構成例の容量分圧回路１５０であれば、検出信号の位相を進めてしまう抵抗が用いられていないので、別途の遅延回路が不要となる。また、抵抗での電力損失を生じることもない。
【００７７】
さらに、本構成例の容量分圧回路１５０は、共振コンデンサ３０ａ及び３０ｂとは別に設けられているので、共振コンデンサ３０の容量値に依らず、任意に分圧比を設定することができる。
【００７８】
なお、分圧電圧Ｖｓｗの入力を受け付ける制御回路７０は、分圧電圧Ｖｓｗが０Ｖとなるタイミングを見計らって双方向スイッチ２０をオンさせるソフトスイッチング機能（＝ＺＶＳ機能）を備えている。このようなソフトスイッチング機能を具備することにより、先にも述べたように、双方向スイッチ２０の寄生コンデンサや共振コンデンサ３０によるスイッチング損失を低減することができるので、ＡＣ／ＤＣコンバータ１の変換効率を高めることが可能となる。
【００７９】
放電スイッチ１５３は、コンデンサ１５１に並列接続されている。放電スイッチ１５３は、制御回路７０からの制御信号Ｓｃｔｒｌに応じて、双方向スイッチ２０と同期してオン／オフされる。より具体的に述べると、放電スイッチ１５３は、双方向スイッチ２０のオン期間中にオンとなり、双方向スイッチ２０のオフ期間中にオフとなる。
【００８０】
すなわち、本構成例の容量分圧回路１５０であれば、双方向スイッチ２０がオンされる毎にコンデンサ１５１の両端間がショートされて分圧電圧Ｖｓｗが０Ｖに初期化される。従って、双方向スイッチ２０がオンからオフに切り替わる際には、分圧電圧Ｖｓｗが常に０Ｖを起点として変化するようになる。
【００８１】
その結果、制御回路７０では、共振動作に伴う分圧電圧Ｖｓｗのオフセットを一切考慮することなく、分圧電圧Ｖｓｗと所定の閾値電圧（０Ｖないしはその近傍値）とを単純に比較することにより、分圧電圧Ｖｓｗのゼロクロスタイミング（延いては双方向スイッチ２０のオンタイミング）を高精度に検出することが可能となる。
【００８２】
＜制御回路（第１実施例）＞
図１２は、制御回路７０の第１実施例（＝第１実施形態のＡＣ／ＤＣコンバータ１に好適な回路構成の一例）を示す回路図である。本実施例の制御回路７０は、オンタイミング設定部７１０と、オフタイミング設定部７２０と、ＲＳフリップフロップ７３０と、過電流保護部７４０と、を含む。
【００８３】
オンタイミング設定部７１０は、コンパレータ７１１及び７１２と、ＡＮＤゲート７１３と、信号遅延部７１４と、を含む。
【００８４】
コンパレータ７１１は、非反転入力端（＋）に入力される分圧電圧Ｖｓｗと反転入力端（−）に入力されるゼロクロス検出閾値Ｖ１１とを比較して比較信号Ｓ１１を生成する。比較信号Ｓ１１は、Ｖｓｗ＞Ｖ１１であるときにハイレベルとなり、Ｖｓｗ＜Ｖ１１であるときにローレベルとなる。
【００８５】
コンパレータ７１２は、反転入力端（−）に入力される分圧電圧Ｖｓｗと非反転入力端（＋）に入力されるゼロクロス検出閾値Ｖ１２（＞Ｖ１１）とを比較して比較信号Ｓ１２を生成する。比較信号Ｓ１２は、Ｖｓｗ＞Ｖ１２であるときにローレベルとなり、Ｖｓｗ＜Ｖ１２であるときにハイレベルとなる。
【００８６】
ＡＮＤゲート７１３は、比較信号Ｓ１１及びＳ１２の論理積信号Ｓ１３を生成する。論理積信号Ｓ１３は、比較信号Ｓ１１及びＳ１２がいずれもハイレベルであるときにハイレベルとなり、比較信号Ｓ１１及びＳ１２の少なくとも一方がローレベルであるときにローレベルとなる。
【００８７】
信号遅延部７１４は、論理積信号Ｓ１３のパルスエッジを所定の遅延時間τだけ遅らせることにより、セット信号ＳＥＴ（＝双方向スイッチ２０のオンタイミング設定信号に相当）を生成する。
【００８８】
図１３は、オンタイミング設定部７１０におけるセット信号ＳＥＴの生成動作を示すタイミングチャートであり、上から順に、分圧電圧Ｖｓｗ、比較信号Ｓ１１及びＳ１２、論理積信号Ｓ１３、並びに、セット信号ＳＥＴが描写されている。
【００８９】
なお、本図では、分圧電圧Ｖｓｗを０Ｖ基準の正弦波電圧とし、ゼロクロス検出閾値Ｖ１１及びＶ１２をそれぞれ固定値（ただしＶ１１＜０Ｖ＜Ｖ１２）として説明を行う。
【００９０】
時刻ｔ１１において、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１１よりも高くなると、比較信号Ｓ１１がハイレベルに立ち上がる。また、この時点では、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１２よりも低いので、比較信号Ｓ１２がハイレベルに維持されている。従って、比較信号Ｓ１１及びＳ１２がいずれもハイレベルとなるので、論理積信号Ｓ１３がハイレベルに立ち上がる。ただし、この時点では、遅延時間τが経過していないので、セット信号ＳＥＴは、ローレベルに維持されたままとなる。
【００９１】
時刻ｔ１１から遅延時間τが経過すると、時刻ｔ１２において、セット信号ＳＥＴがハイレベルに立ち上がる。その結果、制御信号Ｓｃｔｒｌ（不図示）がハイレベルにセットされるので、双方向スイッチ２０がターンオンされる。従って、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１１から０Ｖに上昇するまでの所要時間を遅延時間τとしておけば、双方向スイッチ２０のソフトスイッチング（ＺＶＳ）を実現することができる。
【００９２】
時刻ｔ１３において、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１２よりも高くなると、比較信号Ｓ１２がローレベルに立ち下がるので、論理積信号Ｓ１３もローレベルに立ち下がる。なお、本図では、論理積信号Ｓ１３がローレベルに立ち下がったことを受けて、セット信号ＳＥＴも遅滞なくローレベルに立ち下げられているが、その立下りタイミングはこれに限定されるものではなく、例えば、時刻ｔ１３から遅延時間τが経過した時点でセット信号ＳＥＴをローレベルに立ち下げても構わない。
【００９３】
その後、分圧電圧Ｖｓｗが上昇から下降に転じ、時刻ｔ１４において、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１２よりも低くなると、比較信号Ｓ１２がローレベルに立ち下がる。また、この時点では、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１１よりも高いので、比較信号Ｓ１１がハイレベルに維持されている。従って、比較信号Ｓ１１及びＳ１２がいずれもハイレベルとなるので、論理積信号Ｓ１３がハイレベルに立ち上がる。ただし、この時点では、遅延時間τが経過していないので、セット信号ＳＥＴは、ローレベルに維持されたままとなる。
【００９４】
時刻ｔ１４から遅延時間τが経過すると、時刻ｔ１５において、セット信号ＳＥＴがハイレベルに立ち上がる。その結果、制御信号Ｓｃｔｒｌ（不図示）がハイレベルにセットされるので、双方向スイッチ２０がターンオンされる。従って、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１２から０Ｖに低下するまでの所要時間を遅延時間τとしておけば、双方向スイッチ２０のソフトスイッチング（ＺＶＳ）を実現することができる。
【００９５】
時刻ｔ１６において、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１１よりも低くなると、比較信号Ｓ１１がローレベルに立ち下がるので、論理積信号Ｓ１３もローレベルに立ち下がる。なお、本図では、論理積信号Ｓ１３がローレベルに立ち下がったことを受けて、セット信号ＳＥＴも遅滞なくローレベルに立ち下げられているが、その立下りタイミングはこれに限定されるものではなく、例えば、時刻ｔ１６から遅延時間τが経過した時点でセット信号ＳＥＴをローレベルに立ち下げても構わない。
【００９６】
時刻ｔ１６以降、分圧電圧Ｖｓｗが下降から上昇に転じると、上記同様の挙動が繰り返され、オンタイミング設定部７１０によるセット信号ＳＥＴの生成動作が継続される。
【００９７】
このように、上記構成から成るオンタイミング設定部７１０によれば、正負双方に変動する分圧電圧Ｖｓｗとゼロクロス検出閾値Ｖ１１及びＶ１２との比較結果に基づいて、双方向スイッチ２０のソフトスイッチング（ＺＶＳ）に必要なオンタイミングを適切に設定することができるので、ＡＣ／ＤＣコンバータ１の変換効率を高めることが可能となる。
【００９８】
図１２に戻り、制御回路７０の構成要素について説明を続ける。オフタイミング設定部７２０は、オシレータ７２１と、エラーアンプ７２２と、位相補償部７２３と、コンパレータ７２４と、ＯＲゲート７２５と、を含む。
【００９９】
オシレータ７２１は、鋸波状のスロープ信号ＳＬＰを生成する。例えば、オシレータ７２１は、セット端（Ｓ）に入力される制御信号Ｓｃｔｒｌの立上りタイミングでスロープ信号ＳＬＰの上昇を開始する一方、リセット端（Ｒ）に入力されるリセット信号ＲＳＴの立上りタイミングでスロープ信号ＳＬＰをゼロ値にリセットする。
【０１００】
エラーアンプ７２２は、電流出力型のトランスコンダクタンスアンプ（いわゆるｇｍアンプ）であり、反転入力端（−）に入力される帰還信号Ｓｆｂと非反転入力端（＋）に入力される基準信号Ｖｒｅｆとの差分値を増幅して誤差信号ＥＲＲを出力する。誤差信号ＥＲＲは、帰還信号Ｓｆｂと基準信号Ｖｒｅｆとの差分値が大きいほど高くなり、逆に、帰還信号Ｓｆｂと基準信号Ｖｒｅｆとの差分値が小さいほど低くなる。なお、負荷の重さと誤差信号ＥＲＲとの関係に着目した場合、誤差信号ＥＲＲは、負荷が重いほど高くなり、逆に、負荷が軽いほど低くなる。
【０１０１】
位相補償部７２３は、エラーアンプ７２２の出力端と一次側コモンＧＮＤ１との間に直列接続されたコンデンサ７２３ａ及び抵抗７２３ｂを含み、エラーアンプ７２２が発振しないように誤差信号ＥＲＲの位相補償を行う。
【０１０２】
なお、位相補償部７２３のカットオフ周波数ｆｃは、通常、数百Ｈｚ〜数ｋＨｚに設定されていることが多い。これに対して、本実施例の制御回路７０では、ＡＣ／ＤＣコンバータ１の力率を１に近付けるべく、カットオフ周波数ｆｃが通常よりも低い値（数Ｈｚ）に設定されている。
【０１０３】
コンパレータ７２４は、非反転入力端（＋）に入力されるスロープ信号ＳＬＰと反転入力端（−）に入力される誤差信号ＥＲＲとを比較して比較信号ＣＭＰを生成する。比較信号ＣＭＰは、ＳＬＰ＜ＥＲＲであるときにローレベルとなり、ＳＬＰ＞ＥＲＲであるときにハイレベルとなる。
【０１０４】
ＯＲゲート７２５は、比較信号ＣＭＰと過電流保護信号ＯＣＰの論理和信号を生成し、これをリセット信号ＲＳＴ（＝双方向スイッチ２０のオフタイミング設定信号に相当）として出力する。リセット信号ＲＳＴは、比較信号ＣＭＰと過電流保護信号ＯＣＰがいずれもローレベルであるときにローレベルとなり、比較信号ＣＭＰと過電流保護信号ＯＣＰの少なくとも一方がハイレベルであるときにハイレベルとなる。
【０１０５】
なお、過電流保護信号ＯＣＰがローレベル（＝正常時の論理レベル）である場合、リセット信号ＲＳＴの立上りタイミング（＝双方向スイッチ２０のオフタイミング）は、誤差信号ＥＲＲが低いほど早くなり、逆に、誤差信号ＥＲＲが高いほど遅くなる。
【０１０６】
このように、上記構成から成るオフタイミング設定部７２０によれば、帰還信号Ｓｆｂと所定の基準信号Ｖｒｅｆとの差分値に応じた誤差信号ＥＲＲに基づいて、双方向スイッチ２０のオフタイミングを設定することができる。
【０１０７】
ＲＳフリップフロップ７３０は、セット端（Ｓ）に入力されるセット信号ＳＥＴと、リセット端（Ｒ）に入力されるリセット信号ＲＳＴに応じて、出力端（Ｑ）から出力される制御信号Ｓｃｔｒｌの論理レベルを決定する。より具体的に述べると、ＲＳフリップフロップ７３０は、例えば、セット信号ＳＥＴの立上りタイミングで制御信号Ｓｃｔｒｌをハイレベルにセットする一方、リセット信号ＲＳＴの立上りタイミングで制御信号Ｓｃｔｒｌをローレベルにリセットする。
【０１０８】
過電流保護部７４０は、過電流検出閾値設定部７４１と、コンパレータ７４２及び７４３と、ＯＲゲート７４４と、を含む。
【０１０９】
過電流検出閾値設定部７４１は、誤差信号ＥＲＲに係数±αを乗じて過電流検出閾値Ｖ２１及びＶ２２（例えば、Ｖ２１＝＋αＥＲＲ、Ｖ２２＝−αＥＲＲ）を設定する。先にも述べたように、誤差信号ＥＲＲは、負荷が軽いほど低くなる。従って、過電流検出閾値設定部７４１では、負荷が軽いほど過電流検出閾値Ｖ２１及びＶ２２それぞれの絶対値が引き下げられる。特に、誤差信号ＥＲＲに係数±αを乗じて過電流検出閾値Ｖ２１及びＶ２２を設定する構成であれば、過電流検出閾値設定部７４１を簡易に実装することができる。なお、過電流検出閾値Ｖ２１及びＶ２２の負荷連動動作については後ほど詳述する。
【０１１０】
コンパレータ７４２は、非反転入力端（＋）に入力されるセンス電圧Ｖｃｓと反転入力端（−）に入力される過電流検出閾値Ｖ２１とを比較して比較信号Ｓ２１を生成する。比較信号Ｓ２１は、Ｖｃｓ＞Ｖ２１であるときにハイレベルとなり、Ｖｃｓ＜Ｖ２１であるときにローレベルとなる。なお、センス電圧Ｖｃｓと過電流検出閾値Ｖ２１との比較動作は、正方向に流れる一次電流Ｉ１（＞０）が正の過電流検出閾値＋Ｉｏｃｐ（＞０）よりも大きいか否かを判定する動作と等価である。
【０１１１】
コンパレータ７４３は、反転入力端（−）に入力されるセンス電圧Ｖｃｓと非反転入力端（＋）に入力される過電流検出閾値Ｖ２２（＜Ｖ２１）とを比較して比較信号Ｓ２２を生成する。比較信号Ｓ２２は、Ｖｃｓ＞Ｖ２２であるときにローレベルとなり、Ｖｃｓ＜Ｖ２２であるときにハイレベルとなる。なお、センス電圧Ｖｃｓと過電流検出閾値Ｖ２２との比較動作は、負方向に流れる一次電流Ｉ１（＜０）が負の過電流検出閾値−Ｉｏｃｐ（＜０）よりも大きいか否かを判定する動作と等価である。
【０１１２】
ＯＲゲート７４４は、比較信号Ｓ２１及びＳ２２の論理和信号を生成し、これを過電流保護信号ＯＣＰとして出力する。過電流保護信号ＯＣＰは、比較信号Ｓ２１及びＳ２２がいずれもローレベルであるときにローレベルとなり、比較信号Ｓ２１及びＳ２２の少なくとも一方がハイレベルであるときにハイレベルとなる。
【０１１３】
図１４は、過電流保護部７４０における過電流保護信号ＯＣＰの生成動作を示すタイミングチャートであり、上から順に、センス電圧Ｖｃｓ、比較信号Ｓ２１及びＳ２２、並びに、過電流保護信号ＯＣＰが描写されている。
【０１１４】
なお、本図では、センス電圧Ｖｃｓを０Ｖ基準の正弦波電圧とし、過電流検出閾値Ｖ２１及びＶ２２をそれぞれ誤差信号ＥＲＲに応じた可変値（Ｖ２１＝＋αＥＲＲ、Ｖ２２＝−αＥＲＲ）として説明を行う。
【０１１５】
時刻ｔ２１において、センス電圧Ｖｃｓが過電流検出閾値Ｖ２２よりも高くなると、比較信号Ｓ２２がローレベルに立ち下がる。また、この時点では、センス電圧Ｖｃｓが過電流検出閾値Ｖ２１よりも低いので、比較信号Ｓ２１がローレベルに維持されている。従って、比較信号Ｓ２１及びＳ２２がいずれもローレベルとなるので、過電流保護信号ＯＣＰがローレベルに立ち下がる。その結果、双方向スイッチ２０の強制オフが解除される。
【０１１６】
時刻ｔ２２において、センス電圧Ｖｃｓが過電流検出閾値Ｖ２１よりも高くなると、比較信号Ｓ２１がハイレベルに立ち上がるので、過電流保護信号ＯＣＰもハイレベルに立ち上がる。その結果、双方向スイッチ２０が強制的にオフされる。
【０１１７】
その後、センス電圧Ｖｃｓが上昇から下降に転じ、時刻ｔ２３において、センス電圧Ｖｃｓが過電流検出閾値Ｖ２１よりも低くなると、比較信号Ｓ２１がローレベルに立ち下がる。また、この時点では、センス電圧Ｖｃｓが過電流検出閾値Ｖ２２よりも高いので、比較信号Ｓ２２がローレベルに維持されている。従って、比較信号Ｓ２１及びＳ２２が共にローレベルとなるので、過電流保護信号ＯＣＰがローレベルに立ち下がる。その結果、双方向スイッチ２０の強制オフが解除される。
【０１１８】
時刻ｔ２４において、センス電圧Ｖｃｓが過電流検出閾値Ｖ２２よりも低くなると、比較信号Ｓ２２がハイレベルに立ち上がるので、過電流保護信号ＯＣＰもハイレベルに立ち上がる。その結果、双方向スイッチ２０が強制的にオフされる。
【０１１９】
時刻ｔ２４以降、センス電圧Ｖｃｓが下降から上昇に転じると、上記同様の挙動が繰り返され、過電流保護部７４０による過電流保護信号ＯＣＰの生成動作が継続される。
【０１２０】
このように、上記構成から成る過電流保護部７４０によれば、トランス１０の一次巻線１１に流れる正負の一次電流Ｉ１が所定の過電流検出閾値±Ｉｏｃｐよりも大きくなったときに、双方向スイッチ２０を強制的にオフさせることができる。
【０１２１】
なお、本図中の白抜き矢印で示したように、過電流検出閾値Ｖ２１及びＶ２２（延いては過電流検出閾値±Ｉｏｃｐ）は、誤差信号ＥＲＲ（延いては負荷の重さ）に応じた可変値とされている。以下では、このような過電流検出閾値±Ｉｏｃｐの負荷連動動作について、詳細に説明する。
【０１２２】
図１５は、過電流検出閾値±Ｉｏｃｐの負荷連動動作を示したタイミングチャートであり、上から順に、交流入力電圧Ｖｉ、過電流検出閾値±Ｉｏｃｐが固定値である場合の一次電流Ｉ１、及び、過電流検出閾値±Ｉｏｃｐが可変値である場合の一次電流Ｉ１がそれぞれ描写されている。
【０１２３】
なお、一次電流Ｉ１について、細い実線及び破線は、それぞれ、重負荷時及び軽負荷時の理想波形（力率＝１）を示している。一方、太い実線及び破線は、それぞれ、重負荷時及び軽負荷時における実波形（力率≠１）を示している。
【０１２４】
また、本図下段の白抜き矢印で示したように、負荷に連動して変動する過電流検出閾値±Ｉｏｃｐについては、重負荷時のそれを±ＩｏｃｐＨとし、軽負荷時のそれを±ＩｏｃｐＬとするように、それぞれを区別して表記している。
【０１２５】
本図において、時刻ｔ３１〜ｔ３２、時刻ｔ３３〜ｔ３４、及び、時刻ｔ３５〜ｔ３６では、−Ｖｔｈ＜Ｖｉ＜＋Ｖｔｈとなっている。従って、それぞれの期間において、ＡＣ／ＤＣコンバータ１は、フライバック方式のみを用いた第１動作モード（１）となる。
【０１２６】
このとき、一次電流Ｉ１の大きさは、誤差信号ＥＲＲに基づくオンデューティ制御（オン時間制御）により、交流入力電圧Ｖｉの電圧値とトランス１０のＬ値に応じて決定される。特に、位相補償部７２３のカットオフ周波数ｆｃを適切に設定しておけば、第１動作モード（１）での力率を１に近付けることができる。
【０１２７】
一方、本図において、時刻ｔ３２〜ｔ３３では、Ｖｉ＞＋Ｖｔｈとなっており、時刻ｔ３４〜ｔ３５では、Ｖｉ＜−Ｖｔｈとなっている。従って、それぞれの期間において、ＡＣ／ＤＣコンバータ１は、フライバック方式とフォワード方式の双方を併用した第２動作モード（２）となる。その結果、フライバック方式の欠点を解消し、中・大電力適用時にも高効率で交流入力電圧Ｖｉを直流出力電圧Ｖｏに直接変換することが可能となる。
【０１２８】
ただし、第２動作モード（２）では、第１動作モード（１）と比べて、一次電流Ｉ１の波高値が高くなり、その立上りや立下りも急峻となる。そのため、誤差信号ＥＲＲに基づくオンデューティ制御により双方向スイッチ２０がオフされるよりも先に、一次電流Ｉ１が過電流検出閾値±Ｉｏｃｐに達してしまい、一次電流Ｉ１の制限が掛かるようになる。
【０１２９】
ここで、過電流検出閾値±Ｉｏｃｐが固定値とされている場合には、本図中段で示したように、第２動作モード（２）において、一次電流Ｉ１の実波形（太線）と理想波形（細線）との相似性が崩れてしまうので、力率が悪化する。特に、軽負荷時（破線）には、理想波形のピーク値と過電流検出閾値±Ｉｏｃｐとの乖離が大きくなるので、力率の悪化がより顕著となる。
【０１３０】
これに対して、本実施形態のＡＣ／ＤＣコンバータ１では、過電流検出閾値±Ｉｏｃｐが誤差信号ＥＲＲ（延いては負荷の重さ）に応じた可変値とされている。より具体的に述べると、負荷が重いほど誤差信号ＥＲＲが上昇するので、過電流検出閾値±Ｉｏｃｐの絶対値が大きくなる（本図下段の±ＩｏｃｐＨを参照）。逆に、負荷が軽いほど誤差信号ＥＲＲが低下するので、過電流検出閾値±Ｉｏｃｐの絶対値が小さくなる（本図下段の±ＩｏｃｐＬを参照）。
【０１３１】
このように、過電流検出閾値±Ｉｏｃｐの負荷連動動作を行うことにより、負荷の重さに依らず、第２動作モード（２）での力率を１に近付けることができる。
【０１３２】
また、第１動作モード（１）と第２動作モード（２）の双方で、一次電流Ｉ１のピーク値を負荷に応じた最適値（例えば理想波形のピーク値）に抑えることができるので、ＡＣ／ＤＣコンバータ１の効率向上にも繋がる。
【０１３３】
なお、本図では、誤差信号ＥＲＲに乗算される係数αを固定値とし、負荷の重さのみに応じて過電流検出閾値±ＩｏｃｐＨ及び±ＩｏｃｐＬを一義的に設定する例を挙げたが、係数αは、例えば、交流入力電圧Ｖｉに応じた可変値としても構わない。このような変更を加えることにより、過電流検出閾値±ＩｏｃｐＨ及び±ＩｏｃｐＬが交流入力電圧Ｖｉと同等の挙動で変化するようになるので、一次電流Ｉ１の実波形（太線）と理想波形（細線）との相似性をさらに高めることが可能となり、延いては、第２動作モード（２）での力率をさらに改善することが可能となる。
【０１３４】
＜制御回路（第２実施例）＞
図１６は、制御回路７０の第２実施例を示す回路図である。第２実施例の制御回路７０は、先の第１実施例（図１２）をベースとしつつ、オフタイミング設定部７２０の回路構成に変更が加えられている。
【０１３５】
より具体的に述べると、本実施例のオフタイミング設定部７２０では、エラーアンプ７２２に第１出力端（１）と第２出力端（２）が設けられており、その第１出力端（１）と第２出力端（２）との間には、抵抗７２６（抵抗値：Ｒ）が別途新たに接続されている。なお、先出の位相補償部７２３は、エラーアンプ７２２の第１出力端（１）と一次側コモンＧＮＤ１との間に接続されている。
【０１３６】
以下では、エラーアンプ７２２の第１出力端（１）及び第２出力端（２）にそれぞれ現れるノード信号をそれぞれ誤差信号ＥＲＲ及びＥＲＲ２というように区別して表記する。
【０１３７】
エラーアンプ７２２の第１出力端（１）と第２出力端（２）は、いずれも同相の出力電流Ｉｏｕｔを出力する。例えば、帰還信号Ｓｆｂが低下して基準信号Ｖｒｅｆとの差分値が大きくなると、エラーアンプ７２２の出力電流Ｉｏｕｔが大きくなるので、誤差信号ＥＲＲ及びＥＲＲ２はいずれも上昇する。
【０１３８】
ただし、負荷変動時における両者の上昇速度には有意差が現れる。具体的に述べると、誤差信号ＥＲＲは、位相補償部７２３を介して緩やかに上昇する。一方、誤差信号ＥＲＲ２は、抵抗７２６の両端間に現れる電位差分（＝Ｉｏｕｔ×Ｒ）だけ急峻に上昇する。
【０１３９】
ここで、後段のコンパレータ７２４には、誤差信号ＥＲＲに代えて誤差信号ＥＲＲ２が入力されている。従って、先の第１実施例（図１２）と比べて、負荷変動に対する出力帰還ループの応答速度が高まる。その結果、ＡＣ／ＤＣコンバータ１の負荷応答特性を改善することができるので、例えば、負荷変動に伴う直流出力電圧Ｖｏのオーバーシュートやアンダーシュートを抑制することが可能となる。
【０１４０】
また、誤差信号ＥＲＲ２は、過電流保護部７４０の過電流検出閾値設定部７４１にも入力されている。従って、過電流検出閾値±Ｉｏｃｐの負荷連動動作についても、その負荷応答特性を高めることが可能となる。
【０１４１】
また、負荷変動がなくなると、誤差信号ＥＲＲ及びＥＲＲ２が同値に収束する。すなわち、出力帰還ループの応答速度が高まるのは、あくまで負荷変動時だけであり、出力帰還ループの安定性が損われることはない。
【０１４２】
なお、本実施例のオフタイミング設定部７２０は、ＡＣ／ＤＣコンバータ１に限らず、入力電圧から出力電圧を生成するスイッチング電源全般に適用することが可能である。
【０１４３】
＜制御回路（第３実施例）＞
図１７は、制御回路７０の第３実施例を示す回路図である。第３実施例の制御回路７０は、先の第２実施例（図１６）をベースとしつつ、オンタイミング設定部７１０の回路構成に変更が加えられている。
【０１４４】
より具体的に述べると、本実施例のオンタイミング設定部７１０は、ゼロクロス検出閾値設定部７１５を含む。ゼロクロス検出閾値設定部７１５は、誤差信号ＥＲＲの逆数に係数±βを乗じてゼロクロス検出閾値Ｖ１１及びＶ１２（例えば、Ｖ１１＝−β／ＥＲＲ、Ｖ１２＝＋β／ＥＲＲ）を設定する。
【０１４５】
なお、先にも述べたように、誤差信号ＥＲＲは、負荷が軽いほど低くなる。従って、ゼロクロス検出閾値設定部７１５では、負荷が軽いほどゼロクロス検出閾値Ｖ１１及びＶ１２それぞれの絶対値が引き上げられる。
【０１４６】
図１８は、ゼロクロス検出閾値Ｖ１１及びＶ１２それぞれの負荷連動動作を示すタイミングチャートであり、上から順に、分圧電圧Ｖｓｗ、比較信号Ｓ１１及びＳ１２、論理積信号Ｓ１３、並びに、セット信号ＳＥＴが描写されている。
【０１４７】
本図のタイミングチャートは、基本的に先の図１３と同様であるが、図中の白抜き矢印で示したように、ゼロクロス検出閾値Ｖ１１及びＶ１２が誤差信号ＥＲＲ（延いては負荷の重さ）に応じた可変値とされている点に違いがある。
【０１４８】
一般に、負荷が軽いほど分圧電圧Ｖｓｗの波高値が低くなり、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１１及びＶ１２を跨ぎにくくなる。このような状況に陥ると、セット信号ＳＥＴがハイレベルに立ち上がらず、双方向スイッチ２０のオンタイミングを逸してしまうおそれがあるので、直流出力電圧Ｖｏが不安定となりやすい。
【０１４９】
そこで、本実施例の制御回路７０では、負荷が軽いほどゼロクロス検出閾値Ｖ１１及びＶ１２それぞれの絶対値が引き上げられる。その結果、軽負荷時には、分圧電圧Ｖｓｗの波高値が低くなっても、分圧電圧Ｖｓｗがゼロクロス検出閾値Ｖ１１及びＶ１２を跨ぎやすくなるので、双方向スイッチ２０のオンタイミングを逸さずに済む。一方、重負荷時には、ゼロクロス検出閾値Ｖ１１及びＶ１２それぞれの絶対値が引き下げられるので、ゼロクロスタイミングの検出精度を高めることが可能となる。
【０１５０】
なお、本実施例では、第２実施例（図１６）をベースとしたが、第１実施例（図１２）をベースとしても構わない。
【０１５１】
＜第２実施形態＞
図１９は、ＡＣ／ＤＣコンバータ１の第２実施形態を示す回路図である。本実施形態のＡＣ／ＤＣコンバータ１では、先出の第１実施形態（図１１）をベースとしつつ、さらにいくつかの変更が加えられている。そこで、先と同様の構成要素については、図１１と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的な説明を行う。
【０１５２】
第１の変更点として、本実施形態のＡＣ／ＤＣコンバータ１は、交流分圧部１７０をさらに有する。交流分圧部１７０は、フィルタ回路１００の出力端（＝交流入力電圧Ｖｉの印加端）と一次側コモンＧＮＤ１との間に直列接続された抵抗１７１及び１７２（抵抗値Ｒ１７１及びＲ１７２）を含み、それらの接続ノードから、交流入力電圧Ｖｉの交流分圧電圧Ｖａｃ（＝Ｖｉ×｛Ｒ１７２／（Ｒ１７１＋Ｒ１７２）｝）を出力する。なお、制御回路７０は、交流分圧電圧Ｖａｃの入力を受け付けて、双方向スイッチ２０のオンタイミングをスキップするか否かを決定する。このスキップ制御については、後ほど詳述する。
【０１５３】
次に、第２の変更点として、本実施形態のＡＣ／ＤＣコンバータ１では、トランス１０としてリーケージトランスないしは共振トランスが用いられておらず、二次巻線１２のセンタータップＴ２３と二次側コモンＧＮＤ２との間に、共振インダクタンス成分（先の漏れインダクタンス１１ｘ）に相当する素子として、コイル１２０が接続されている。
【０１５４】
このような構成を採用することでも、先の基本構成（図１Ａ〜図１Ｃ）や第１実施形態（図１１）と同様の作用・効果を享受することができるので、中・大電力適用時にも高効率で交流入力電圧Ｖｉを直流出力電圧Ｖｏに直接変換することが可能となる。
【０１５５】
また、本実施形態のＡＣ／ＤＣコンバータ１であれば、その第２動作モード（フライバック方式＋フォワード方式）において、双方向スイッチ２０のオフ期間における二次電流Ｉ２をさらに引き下げることが可能となり、かつ、双方向スイッチ２０のオン期間における二次電流Ｉ２をさらに引き上げることが可能となる。
【０１５６】
特に、本実施形態のＡＣ／ＤＣコンバータ１であれば、その第２動作モード（フライバック方式＋フォワード方式）において、双方向スイッチ２０のオン期間における二次電流Ｉ２が０Ａを下回らないようになるので、二次回路系１ｓを電流連続モードで動作させることが可能となる。
【０１５７】
なお、コイル１２０は、一次巻線１１の第１タップＴ１１とフィルタ回路１００の出力端との間、二次巻線１２の第１タップＴ２１ないし第２タップＴ２２と全波整流回路４０の入力端との間、若しくは、全波整流回路４０の出力端と直流出力電圧Ｖｏの出力端との間に接続することも考えられる。ただし、上記の効果を最大限に享受するためには、二次巻線１２のセンタータップＴ２３と二次側コモンＧＮＤ２との間にコイル１２０を接続することが望ましい、という知見がシミュレーションから得られている。
【０１５８】
＜制御回路（第４実施例）＞
図２０は、制御回路７０の第４実施例（＝第２実施形態のＡＣ／ＤＣコンバータ１に好適な回路構成の一例）を示す回路図である。本実施例の制御回路７０は、先出の第１実施例（図１２）をベースとしつつ、スキップ制御部７５０が別途新たに追加されている。
【０１５９】
スキップ制御部７５０は、低入力検出閾値設定部７５１と、コンパレータ７５２及び７５３と、ＮＡＮＤゲート７５４と、を含む。
【０１６０】
低入力検出閾値設定部７５１は、誤差信号ＥＲＲの逆数に所定の係数±γを乗じて低入力検出閾値Ｖ３１及びＶ３２（例えば、Ｖ３１＝−γ／ＥＲＲ、Ｖ３２＝＋γ／ＥＲＲ）を設定する。なお、先にも述べたように、誤差信号ＥＲＲは、負荷が軽いほど低くなる。従って、低入力検出閾値設定部７５１では、負荷が軽いほど低入力検出閾値Ｖ３１及びＶ３２それぞれの絶対値が引き上げられる。このような低入力検出閾値Ｖ３１及びＶ３２の負荷連動動作については、後ほど詳細に説明する。
【０１６１】
コンパレータ７５２は、非反転入力端（＋）に入力される交流分圧電圧Ｖａｃと反転入力端（−）に入力される低入力検出閾値Ｖ３１とを比較して比較信号Ｓ３１を生成する。比較信号Ｓ３１は、Ｖａｃ＞Ｖ３１であるときにハイレベルとなり、Ｖａｃ＜Ｖ３１であるときにローレベルとなる。
【０１６２】
コンパレータ７５３は、反転入力端（−）に入力される交流分圧電圧Ｖａｃと非反転入力端（＋）に入力される低入力検出閾値Ｖ３２（＞Ｖ３１）とを比較して比較信号Ｓ３２を生成する。比較信号Ｓ３２は、Ｖａｃ＞Ｖ３２であるときにローレベルとなり、Ｖａｃ＜Ｖ３２であるときにハイレベルとなる。
【０１６３】
ＮＡＮＤゲート７５４は、比較信号Ｓ３１及びＳ３２の否定論理積信号を生成し、これをスキップ信号ＳＫＩＰとして出力する。スキップ信号ＳＫＩＰは、比較信号Ｓ３１及びＳ３２がいずれもハイレベルであるときにローレベルとなり、比較信号Ｓ３１及びＳ３２の少なくとも一方がローレベルであるときにハイレベルとなる。
【０１６４】
このスキップ信号ＳＫＩＰは、オンタイミング設定部７１０のＡＮＤゲート７１３に入力されている。従って、スキップ信号ＳＫＩＰがローレベルであるときには、比較信号Ｓ１１及びＳ１２それぞれの論理レベルに依ることなく、論理積信号Ｓ１３がローレベルに固定される。このように、論理積信号Ｓ１３がローレベルに固定されていると、分圧電圧Ｖｓｗのゼロクロスタイミングが到来しても、セット信号ＳＥＴがハイレベルに立ち上がらなくなるので、双方向スイッチ２０のオンタイミングがスキップされることになる。
【０１６５】
図２１は、スキップ制御部７５０によるスキップ信号ＳＫＩＰの生成動作を示すタイミングチャートであり、上から順に、交流分圧電圧Ｖａｃ、比較信号Ｓ３１及びＳ３２、並びに、スキップ信号ＳＫＩＰが描写されている。
【０１６６】
なお、本図では、交流分圧電圧Ｖａｃを０Ｖ基準の正弦波電圧とし、低入力検出閾値Ｖ３１及びＶ３２をそれぞれ誤差信号ＥＲＲに応じた可変値（Ｖ３１＝−γ／ＥＲＲ、Ｖ３２＝＋γ／ＥＲＲ）として説明を行う。
【０１６７】
時刻ｔ４１において、交流分圧電圧Ｖａｃが低入力検出閾値Ｖ３１よりも高くなると、比較信号Ｓ３１がハイレベルに立ち上がる。また、この時点では、交流分圧電圧Ｖａｃが低入力検出閾値Ｖ３２よりも低いので、比較信号Ｓ３２がハイレベルに維持されている。従って、比較信号Ｓ３１及びＳ３２がいずれもハイレベルとなるので、スキップ信号ＳＫＩＰがローレベルに立ち下がる。その結果、論理積信号Ｓ１３がローレベルに固定されるので、双方向スイッチ２０のオンタイミングがスキップされる。
【０１６８】
時刻ｔ４２において、交流分圧電圧Ｖａｃが低入力検出閾値Ｖ３２よりも高くなると、比較信号Ｓ３２がローレベルに立ち下がるので、スキップ信号ＳＫＩＰがハイレベルに立ち上がる。その結果、論理積信号Ｓ１３のローレベル固定が解除されるので、双方向スイッチ２０のソフトスイッチング（ＺＶＳ）が再開される。
【０１６９】
その後、交流分圧電圧Ｖａｃが上昇から下降に転じ、時刻ｔ４３において、交流分圧電圧Ｖａｃが低入力検出閾値Ｖ３２よりも低くなると、比較信号Ｓ３２がハイレベルに立ち上がる。また、この時点では、交流分圧電圧Ｖａｃが低入力検出閾値Ｖ３１よりも高いので、比較信号Ｓ３１がハイレベルに維持されている。従って、比較信号Ｓ３１及びＳ３２がいずれもハイレベルとなるので、スキップ信号ＳＫＩＰがローレベルに立ち下がる。その結果、論理積信号Ｓ１３がローレベルに固定されるので、双方向スイッチ２０のオンタイミングがスキップされる。
【０１７０】
時刻ｔ４４において、交流分圧電圧Ｖａｃが低入力検出閾値Ｖ３１よりも低くなると、比較信号Ｓ３１がローレベルに立ち下がるので、スキップ信号ＳＫＩＰがハイレベルに立ち上がる。その結果、論理積信号Ｓ１３のローレベル固定が解除されるので、双方向スイッチ２０のソフトスイッチング（ＺＶＳ）が再開される。
【０１７１】
時刻ｔ４４以降、交流分圧電圧Ｖａｃが下降から上昇に転じると、上記同様の挙動が繰り返され、スキップ制御部７５０によるスキップ信号ＳＫＩＰの生成動作が継続される。
【０１７２】
このように、上記構成から成るスキップ制御部７５０によれば、交流分圧電圧Ｖａｃが低下しているとき（例えばＶ３１＜Ｖａｃ＜Ｖ３２が満たされているとき）に、双方向スイッチ２０のオンタイミングをスキップすることができる。
【０１７３】
なお、本図中の白抜き矢印で示したように、低入力検出閾値Ｖ３１及びＶ３２は、誤差信号ＥＲＲ（延いては負荷の重さ）に応じた可変値とされている。以下では、このような低入力検出閾値Ｖ３１及びＶ３２それぞれの負荷連動動作について、詳細に説明する。
【０１７４】
図２２は、低入力検出閾値Ｖ３１及びＶ３２それぞれの負荷連動動作を示すタイミングチャートであり、上から順に、交流分圧電圧Ｖａｃ、重負荷時におけるスキップ信号ＳＫＩＰ（Ｈ）、及び、軽負荷時におけるスキップ信号ＳＫＩＰ（Ｌ）が描写されている。
【０１７５】
また、負荷に連動して変動する低入力検出閾値Ｖ３１及びＶ３２については、重負荷時のそれをＶ３１（Ｈ）及びＶ３２（Ｈ）とし、軽負荷時のそれをＶ３１（Ｌ）及びＶ３２（Ｌ）とするように、それぞれを区別して表記している。
【０１７６】
交流入力電圧Ｖｉが低いときには、スイッチング動作による二次回路系１ｓへの電力伝達が悪くなるので、スイッチングロスが目立ってくる。特に、軽負荷時には、スイッチングロスの影響が大きく、ＡＣ／ＤＣコンバータ１の効率低下が顕著となる。
【０１７７】
そこで、本実施例のスキップ制御部７５０では、負荷が軽いほどスキップ信号ＳＫＩＰのローレベル期間（＝双方向スイッチ２０のオンタイミングをスキップする期間）が長くなるように、低入力検出閾値Ｖ３１及びＶ３２それぞれの負荷連動動作が行われる（スキップ信号ＳＫＩＰ（Ｈ）及びＳＫＩＰ（Ｌ）を比較参照）。
【０１７８】
従って、軽負荷時には、双方向スイッチ２０を不必要にオン／オフさせずに済むので、スイッチングロスを削減することが可能となる。一方、重負荷時には、スキップ信号ＳＫＩＰのハイレベル期間（＝双方向スイッチ２０をオン／オフさせる期間）が延びるので、二次回路系１ｓへの電力伝達を高めることが可能となる。
【０１７９】
このように、本実施例のスキップ制御部７５０を用いれば、負荷に応じて最適な変換効率を得ることが可能となる。
【０１８０】
ところで、軽負荷時にスイッチング周波数を低下して効率を改善する技術については、従来より提案されているが、交流入力電圧Ｖｉが低いときに双方向スイッチ２０のオンタイミングをスキップしてスイッチング動作を完全に停止するものではなかった。
【０１８１】
また、従来のスイッチング電源には、その交流入力電圧を検出する機能を備えた機種も存在しているが、あくまで、交流入力電圧が規定電圧値に達しているか否か（瞬停などの異常状態に陥っていないかどうか）を確認するためのものであり、スイッチング動作を停止するか否かを判定するためのものではなかった。
【０１８２】
なお、本実施例では、第１実施例（図１２）をベースとしたが、第２実施例（図１６）や第３実施例（図１７）をベースとしても構わない。
【０１８３】
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１８４】
本明細書中に開示されているＡＣ／ＤＣコンバータは、例えば、一般電気機器や産業機器などの電源として利用することが可能である。
【符号の説明】
【０１８５】
１    ＡＣ／ＤＣコンバータ
１ｐ    一次回路系
１ｓ    二次回路系
１０    トランス
１１    一次巻線
１１ｘ    漏れインダクタンス
１２    二次巻線
２０    双方向スイッチ
３０、３０ａ、３０ｂ    共振コンデンサ
４０    全波整流回路
４１、４２    ダイオード
５０    平滑コンデンサ
６０    帰還回路
７０    制御回路
７１０    オンタイミング設定部
７１１、７１２    コンパレータ
７１３    ＡＮＤゲート
７１４    信号遅延部
７１５    ゼロクロス検出閾値設定部
７２０    オフタイミング設定部
７２１    オシレータ
７２２    エラーアンプ
７２３    位相補償部
７２３ａ    コンデンサ
７２３ｂ    抵抗
７２４    コンパレータ
７２５    ＯＲゲート
７２６    抵抗
７３０    ＲＳフリップフロップ
７４０    過電流保護部
７４１    過電流検出閾値設定部
７４２、７４３    コンパレータ
７４４    ＯＲゲート
７５０    スキップ制御部
７５１    低入力検出閾値設定部
７５２、７５３  コンパレータ
７５４    ＮＡＮＤゲート
８０    センス抵抗
９０    電力フューズ
１００    フィルタ回路
１２０    コイル
１５０    容量分圧回路
１５１、１５２    コンデンサ
１５３    放電スイッチ
１７０    交流分圧部
１７１、１７２    抵抗
ＰＷ    交流電源
Ｚ    負荷
【図１Ａ】
2019054563.tif 000003
【図１Ｂ】
2019054563.tif 000004
【図１Ｃ】
2019054563.tif 000005
【図２】
2019054563.tif 000006
【図３】
2019054563.tif 000007
【図４】
2019054563.tif 000008
【図５】
2019054563.tif 000009
【図６】
2019054563.tif 000010
【図７】
2019054563.tif 000011
【図８】
2019054563.tif 000012
【図９】
2019054563.tif 000013
【図１０】
2019054563.tif 000014
【図１１】
2019054563.tif 000015
【図１２】
2019054563.tif 000016
【図１３】
2019054563.tif 000017
【図１４】
2019054563.tif 000018
【図１５】
2019054563.tif 000019
【図１６】
2019054563.tif 000020
【図１７】
2019054563.tif 000021
【図１８】
2019054563.tif 000022
【図１９】
2019054563.tif 000023
【図２０】
2019054563.tif 000024
【図２１】
2019054563.tif 000025
【図２２】
2019054563.tif 000026