(57)【要約】【課題】記憶密度を向上できる磁気記憶装置を提供する。【解決手段】実施形態によれば、磁気記憶装置は、磁性部、第１磁性層、第１非磁性層、第１素子部、第１〜第３配線、制御部を含む。磁性部は、第１〜第３部分を含む。第１非磁性層は、第１磁性層と第３部分との間に設けられる。第１素子部は、第１〜第３半導体領域を含む。第１半導体領域は第２部分と電気的に接続される。第１配線は、第１部分と電気的に接続される。第２配線は、第２半導体領域と電気的に接続される。第３配線は、第１磁性層と電気的に接続される。制御部は、第１動作において、第１〜第３配線を第１〜第３電位に設定する。第２電位と第３電位との差は、第１電位と第３電位との差よりも大きい。制御部は、第２動作において、第１〜第３配線を第４〜第６電位に設定する。第５電位と第６電位との差は、第４電位と第６電位との差よりも小さい。【選択図】図１
2019054190.tif 000002
【特許請求の範囲】
【請求項１】
第１部分、第２部分、及び、前記第１部分と前記第２部分との間の第３部分を含む磁性部と、
第１磁性層と、
前記第１磁性層と前記第３部分との間に設けられた第１非磁性層と、
第１素子部であって、第１導電形の第１半導体領域、前記第１導電形の第２半導体領域、及び、前記第１半導体領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域を含み、前記第１半導体領域は前記第２部分と電気的に接続された、前記第１素子部と、
前記第１部分と電気的に接続された第１配線と、
前記第２半導体領域と電気的に接続された第２配線と、
前記第１磁性層と電気的に接続された第３配線と、
前記第１配線、前記第２配線、及び、前記第３配線と電気的に接続された制御部と、
を備え、
前記制御部は、第１動作において、前記第１配線を第１電位に設定し、前記第２配線を第２電位に設定し、前記第３配線を第３電位に設定し、前記第２電位と前記第３電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、
前記制御部は、第２動作において、前記第１配線を第４電位に設定し、前記第２配線を第５電位に設定し、前記第３配線を第６電位に設定し、前記第５電位と前記第６電位との差の絶対値は、前記第４電位と前記第６電位との差の絶対値よりも小さい、磁気記憶装置。
【請求項２】
第１部分、第２部分、及び、前記第１部分と前記第２部分との間の第３部分を含む磁性部と、
第１磁性層と、
前記第１磁性層と前記第３部分との間に設けられた第１非磁性層と、
第２磁性層と、
前記第２磁性層と前記第１部分との間に設けられた第２非磁性層と、
第１素子部であって、第１導電形の第１半導体領域、前記第１導電形の第２半導体領域、及び、前記第１半導体領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域を含み、前記第１半導体領域は前記第２部分と電気的に接続された、前記第１素子部と、
前記第２磁性層と電気的に接続された第１配線と、
前記第２半導体領域と電気的に接続された第２配線と、
前記第１磁性層と電気的に接続された第３配線と、
前記第１配線、前記第２配線、及び、前記第３配線と電気的に接続された制御部と、
を備え、
前記制御部は、第１動作において、前記第１配線を第１電位に設定し、前記第２配線を第２電位に設定し、前記第３配線を第３電位に設定し、前記第２電位と前記第３電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、
前記制御部は、第２動作において、前記第１配線を第４電位に設定し、前記第２配線を第５電位に設定し、前記第３配線を第６電位に設定し、前記第５電位と前記第６電位との差の絶対値は、前記第４電位と前記第６電位との差の絶対値よりも小さい、磁気記憶装置。
【請求項３】
前記制御部は、第３動作において、前記第１配線を第７電位に設定し、前記第２配線を第８電位に設定し、前記第３配線を第９電位に設定し、前記第８電位と前記第９電位との差の絶対値は、前記第７電位と前記第９電位との差の絶対値よりも小さく、
前記第７電位と前記第９電位との差の前記絶対値は、前記第４電位と前記第６電位との差の前記絶対値よりも小さい、請求項１または２に記載の磁気記憶装置。
【請求項４】
前記第３動作において、前記制御部は、前記第１配線と前記第２配線との間の電気抵抗に対応する値を検出する、請求項３記載の磁気記憶装置。
【請求項５】
前記第８電位と前記第９電位との前記差の前記絶対値は、前記第１素子部のしきい値電圧の絶対値よりも小さい、請求項３または４に記載の磁気記憶装置。
【請求項６】
前記第２電位と前記第３電位との前記差の前記絶対値は、前記第１素子部のしきい値電圧の絶対値よりも大きい、請求項１〜５のいずれか１つに記載の磁気記憶装置。
【請求項７】
前記第５電位と前記第６電位との前記差の前記絶対値は、前記しきい値電圧の前記絶対値よりも小さい、請求項６記載の磁気記憶装置。
【請求項８】
前記第１電位と前記第３電位との前記差の前記絶対値は、前記第４電位と前記第６電位との前記差の前記絶対値よりも小さい、請求項１〜７のいずれか１つに記載の磁気記憶装置。
【請求項９】
前記制御部は、前記第１動作において、前記第２電位を前記第３電位よりも高くする第４動作、または、前記第２電位を前記第３電位よりも低くする第５動作を実施し、
前記第４動作において前記磁性部に書き込まれる情報は、前記第５動作において前記磁性部に書き込まれる情報と異なる、請求項１〜８のいずれか１つに記載の磁気記憶装置。
【請求項１０】
前記第２動作において、前記磁性部の磁壁は、前記第１部分と前記第３部分との間をシフトする、請求項１〜９のいずれか１つに記載の磁気記憶装置。
【請求項１１】
前記磁性部は、第１方向に延びる筒状部分を含み、
前記第２部分から前記第３部分に向かう第２方向は、前記第１方向と交差する、請求項１〜１０のいずれか１つに記載の磁気記憶装置。
【請求項１２】
前記第２方向における前記第３部分の位置は、前記第２方向における前記第１部分の位置と、前記第２方向における第２部分の位置と、の間にある、請求項１１記載の磁気記憶装置。
【請求項１３】
前記第２方向における前記第１部分の少なくとも一部の位置は、前記第２方向における前記第３部分の位置と、前記第２方向における第２部分の位置と、の間にある、請求項１１記載の磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気記憶装置に関する。
【背景技術】
【０００２】
磁性細線に記録された情報を磁壁の移動により移動させる磁気記憶装置が提案されている。磁気記憶装置において、記憶密度の向上が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−９８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、記憶密度を向上できる磁気記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、磁気記憶装置は、磁性部、第１磁性層、第１非磁性層、第１素子部、第１配線、第２配線、第３配線及び制御部を含む。前記磁性部は、第１部分、第２部分、及び、前記第１部分と前記第２部分との間の第３部分を含む。前記第１非磁性層は、前記第１磁性層と前記第３部分との間に設けられる。前記第１素子部は、第１導電形の第１半導体領域、前記第１導電形の第２半導体領域、及び、前記第１半導体領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域を含む。前記第１半導体領域は前記第２部分と電気的に接続される。前記第１配線は、前記第１部分と電気的に接続される。前記第２配線は、前記第２半導体領域と電気的に接続される。前記第３配線は、前記第１磁性層と電気的に接続される。前記制御部は、前記第１配線、前記第２配線、及び、前記第３配線と電気的に接続される。前記制御部は、第１動作において、前記第１配線を第１電位に設定し、前記第２配線を第２電位に設定し、前記第３配線を第３電位に設定する。前記第２電位と前記第３電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きい。前記制御部は、第２動作において、前記第１配線を第４電位に設定し、前記第２配線を第５電位に設定し、前記第３配線を第６電位に設定する。前記第５電位と前記第６電位との差の絶対値は、前記第４電位と前記第６電位との差の絶対値よりも小さい。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る磁気記憶装置を例示する模式図である。
【図２】第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
【図３】第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
【図４】第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
【図５】第２実施形態に係る磁気記憶装置を例示する模式図である。
【図６】第２実施形態に係る磁気記憶装置の動作を例示する模式図である。
【図７】第２実施形態に係る磁気記憶装置の動作を例示する模式図である。
【図８】第２実施形態に係る磁気記憶装置の動作を例示する模式図である。
【図９】第３実施形態に係る磁気記憶装置を例示する模式図である。
【図１０】第３実施形態に係る別の磁気記憶装置を例示する模式図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）  
図１は、第１実施形態に係る磁気記憶装置を例示する模式図である。  
図１に示すように、磁気記憶装置１１０は、磁性部１０、第１磁性層２１、第１非磁性層１０ｎ、第１素子部３５、第１配線７１、第２配線７２、第３配線７３及び制御部７０を含む。
【０００９】
磁性部１０は、第１部分１１、第２部分１２及び第３部分を含む。第３部分１３は、第１部分１１と第２部分１２との間に位置する。
【００１０】
この例では、磁性部１０は、第１方向に沿って延びる。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【００１１】
第１非磁性層１０ｎは、第１磁性層２１と第３部分１３との間に設けられる。この例では、第３部分１３から第１磁性層２１に向かう方向は、Ｘ軸方向に沿う。
【００１２】
第１素子部３５は、第１半導体領域３１、第２半導体領域３２及び第３半導体領域３３を含む。第３半導体領域３３は、第１半導体領域３１と第２半導体領域３２との間に設けられる。例えば、第３半導体領域３３は、第１半導体領域３１及び第２半導体領域３２と接している。第１半導体領域３１及び第２半導体領域３２は、第１導電形である。第３半導体領域３３は、第２導電形である。
【００１３】
第１導電形は、ｎ形及びｐ形の一方である。第２導電形は、ｎ形及びｐ形の他方である。第１半導体領域３１は、第２部分１２と電気的に接続される。
【００１４】
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子（トランジスタなどのスイッチ素子など）が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。
【００１５】
第１配線７１は、第１部分１１と電気的に接続される。第２配線は、第２半導体領域３２と電気的に接続される。第３配線７３は、第１磁性層２１と電気的に接続される。
【００１６】
この例では、第１電極５１が設けられている。第１電極５１は、例えば非磁性である。第１電極５１は、第１部分１１と電気的に接続されている。第１配線７１は、第１電極５１と電気的に接続されている。
【００１７】
制御部７０は、第１配線７１、第２配線７２、及び、第３配線７３と電気的に接続される。
【００１８】
磁性部１０は、情報を記憶する記憶部として機能する。磁性部１０は、第１部分１１と第３部分１３との間に設けられた第４部分１４を含む。第４部分１４は、記憶部として機能する。第４部分１４に情報が保持される。
【００１９】
第１磁性層２１、第１非磁性層１０ｎ及び第３部分１３は、情報の書き込みまたは読み出し部として機能する。第１磁性層２１、第１非磁性層１０ｎ及び第３部分１３は、例えば、ＭＴＪ素子として機能しても良い。磁性部１０の第４部分１４に保持された情報は、磁性部１０をシフトする。
【００２０】
制御部７０は、以下に説明する動作を実施可能である。
【００２１】
図２は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。  
図２は、第１動作ＯＰ１に対応する。図２に示すように、第１素子部３５は、例えば、ダイオードペアとして機能する。
【００２２】
図２に示すように、制御部７０は、第１動作ＯＰ１において、第１配線７１を第１電位Ｖ１に設定し、第２配線７２を第２電位Ｖ２に設定し、第３配線７３を第３電位Ｖ３に設定する。
【００２３】
第２電位Ｖ２と第３電位Ｖ３との差の絶対値は、第１電位Ｖ１と第３電位Ｖ３との差の絶対値よりも大きい。第２電位Ｖ２と第３電位Ｖ３との差が大きいため、第３配線７３及び第２配線７２を含む電流経路を第１電流Ｉ１が流れる。
【００２４】
第１電流Ｉ１は、例えば、第１磁性層２１から第２半導体領域３２に向かって流れる。または、第１電流Ｉ１は、例えば、第２半導体領域３２から第１磁性層２１に向かって流れる。
【００２５】
第１動作ＯＰ１は、例えば、書き込み動作である。
【００２６】
制御部７０は、第１動作ＯＰ１において、第４動作または第５動作を実施する。第４動作において、制御部７０は、第２電位Ｖ２を第３電位Ｖ３よりも高くする。第５動作において、制御部７０は、第２電位Ｖ２を第３電位Ｖ３よりも低くする。第４動作において磁性部１０に書き込まれる情報は、第５動作において磁性部１０に書き込まれる情報と異なる。情報は、例えば、磁性部１０の磁化１０ｍの向きに対応する。
【００２７】
例えば、第１動作ＯＰ１において、第１電流Ｉ１の向きに応じて、”０”または”１”の情報が書き込まれる。例えば、上記の第４動作において、”０”または”１”の一方の情報が書き込まれる。例えば、上記の第５動作において、”０”または”１”の他方の情報が書き込まれる。
【００２８】
この情報の書き込みにより、磁性部１０の磁化１０ｍは、例えば、第１磁性層２１の磁化２１ｍと平行、または、反平行となる。この磁化１０ｍの変化は、例えば、スピントランスファトルクによる。
【００２９】
第１素子部３５は、例えば、「しきい値電圧」を有する。「しきい値電圧」は、正のしきい値電圧と、負のしきい値電圧と、を含む。正のしきい値電圧の絶対値が、負のしきい値電圧の絶対値以上のときは、「しきい値電圧」の絶対値を、正のしきい値電圧の絶対値とする。正のしきい値電圧の絶対値が、負のしきい値電圧の絶対値よりも小さいときは、「しきい値電圧」の絶対値を、負のしきい値電圧の絶対値とする。第１素子部３５に加わる電圧が「しきい値電圧」を超えると、第１素子部３５は、導通状態となる。第１素子部３５に加わる電圧が「しきい値電圧」以下のとき、第１素子部３５には実質的に電流は流れない。
【００３０】
上記の第１動作ＯＰ１において、第２電位Ｖ２と第３電位Ｖ３との差の絶対値は、第１素子部３５のしきい値電圧の絶対値よりも大きい。これにより、第１素子部３５に電流が流れ、上記の動作（書き込み動作）が行われる。
【００３１】
図３は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。  
図３は、第２動作ＯＰ２に対応する。
【００３２】
図３に示すように、制御部７０は、第２動作ＯＰ２において、第１配線７１を第４電位Ｖ４に設定し、第２配線７２を第５電位Ｖ５に設定し、第３配線７３を第６電位Ｖ６に設定する。第５電位Ｖ５と第６電位Ｖ６との差の絶対値は、第４電位Ｖ４と第６電位Ｖ６との差の絶対値よりも小さい。第２動作ＯＰ２においては、第５電位Ｖ５と第６電位Ｖ６との差が小さいため、第１素子部３５に電流は実質的に流れない。第２動作ＯＰ２においては、第１配線７１及び第３配線７３を含む電流経路を第２電流Ｉ２が流れる。
【００３３】
第２電流Ｉ２は、例えば、第３部分１３から第１部分１１に向かって流れる。または、第２電流Ｉ２は、例えば、第１部分１１から第３部分１３に向かって流れる。第２動作ＯＰ２において、磁性部１０の磁壁（第１部分１１と第３部分１３との間に含まれる磁壁）は、第１部分１１と第３部分１３との間をシフトする。第２動作ＯＰ２は、例えばシフト動作である。
【００３４】
上記の第２動作ＯＰ２において、第５電位Ｖ５と第６電位Ｖ６との差の絶対値は、第１素子部３５のしきい値電圧の絶対値よりも小さい。これにより、上記の動作（例えばシフト動作）が行われる。
【００３５】
例えば、第１電位Ｖ１と第３電位Ｖ３との差の絶対値は、第４電位Ｖ４と第６電位Ｖ６との差の絶対値よりも小さい。これにより、例えば、第１動作ＯＰ１（書き込み動作）において、第２動作ＯＰ２（シフト動作）が行われない。
【００３６】
実施形態において、第６電位Ｖ６は、第３電位Ｖ３と実質的に同じでも良い。例えば、第６電位Ｖ６は、第３電位Ｖ３の０．９５倍以上１．０５倍以下でも良い。
【００３７】
図４は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。  
図４は、第３動作ＯＰ３に対応する。
【００３８】
図４に示すように、制御部７０は、第３動作ＯＰ３において、第１配線７１を第７電位Ｖ７に設定し、第２配線７２を第８電位Ｖ８に設定し、第３配線７３を第９電位Ｖ９に設定する。第８電位Ｖ８と第９電位Ｖ９との差の絶対値は、第７電位Ｖ７と第９電位Ｖ９との差の絶対値よりも小さい。第３動作ＯＰ３においては、第８電位Ｖ８と第９電位Ｖ９との差が小さいため、第１素子部３５に電流は実質的に流れない。第３動作ＯＰ３においては、第１配線７１及び第３配線７３を含む電流経路を第３電流Ｉ３が流れる。
【００３９】
第３電流Ｉ３は、例えば、第３部分１３から第１部分１１に向かって流れる。または、第３電流Ｉ３は、例えば、第１部分１１から第３部分１３に向かって流れる。
【００４０】
第３動作ＯＰ３において、制御部７０は、第１配線７１と第３配線７３との間の電気抵抗に対応する値（例えば、電気抵抗、電圧及び電流の少なくともいずれかの値）を検出する。
【００４１】
第３動作ＯＰ３は、例えば読み出し動作である。第１配線７１と第３配線７３との間の電気抵抗に対応する値は、例えば、第１磁性層２１の磁化２１ｍの向き、及び、第３部分１３の磁化１０ｍの向きに応じて変化する。この変化は、例えば磁気抵抗効果に基づく。
【００４２】
実施形態において、第７電位Ｖ７と第９電位Ｖ９との差の絶対値は、第４電位Ｖ４と第６電位Ｖ６との差の絶対値よりも小さい。例えば、読み出し動作において印加される電圧は、シフト動作において印加される電圧よりも低い。シフトが生じずに、読み出しが行われる。第８電位Ｖ８と第９電位Ｖ９との差の絶対値は、第４電位Ｖ４と第６電位Ｖ６との差の絶対値よりも小さい。シフトが生じずに、読み出しが行われる。
【００４３】
第８電位Ｖ８と第９電位Ｖ９との差の絶対値は、第１素子部のしきい値電圧の絶対値よりも小さい。これにより、上記の動作（例えば読み出し動作）が行われる。
【００４４】
実施形態において、第９電位Ｖ９は、第６電位Ｖ６と実質的に同じでも良い。第９電位Ｖ９は、第３電位Ｖ３と実質的に同じでも良い。例えば、第９電位Ｖ９は、第６電位Ｖ６の０．９５倍以上１．０５倍以下でもよい。例えば、第９電位Ｖ９は、第３電位Ｖ３の０．９５倍以上１．０５倍以下でもよい。
【００４５】
磁気記憶装置１１０においては、安定した動作が実施できる。磁気記憶装置１１０においては、配線の数が少ない。記憶密度を向上できる磁気記憶装置が提供できる。
【００４６】
（第２実施形態）  
図５は、第２実施形態に係る磁気記憶装置を例示する模式図である。  
図５に示すように、磁気記憶装置１２０は、磁性部１０、第１磁性層２１、第１非磁性層１０ｎ、第２磁性層２２、第２非磁性層２０ｎ、第１素子部３５、第１配線７１、第２配線７２、第３配線７３及び制御部７０を含む。磁気記憶装置１２０において、第２磁性層２２及び第２非磁性層２０ｎ以外の構成は、磁気記憶装置１１０と同様である。
【００４７】
第２非磁性層２０ｎは、第２磁性層２２と第１部分１１との間に設けられる。第１配線７１は、第２磁性層２２と電気的に接続される。第２配線７２は、第２半導体領域３２と電気的に接続される。第３配線７３は、第１磁性層２１と電気的に接続される。この例においても、制御部７０は、第１配線７１、第２配線７２、及び、第３配線７３と電気的に接続される。
【００４８】
磁気記憶装置１２０においては、第１磁性層２１、第１非磁性層１０ｎ及び第３部分１３は、例えば、書き込み素子として機能する。第２磁性層２２、第２非磁性層２０ｎ及び第１部分１１は、例えば、読み出し素子として機能する。
【００４９】
磁気記憶装置１２０における動作は、磁気記憶装置１１０における動作と同様である。
【００５０】
図６は、第２実施形態に係る磁気記憶装置の動作を例示する模式図である。  
図６は、第１動作ＯＰ１（例えば、書き込み動作）に対応する。図６に示すように、制御部７０は、第１動作ＯＰ１において、第１配線７１を第１電位Ｖ１に設定し、第２配線７２を第２電位Ｖ２に設定し、第３配線７３を第３電位Ｖ３に設定する。第２電位Ｖ２と第３電位Ｖ３との差の絶対値は、第１電位Ｖ１と第３電位Ｖ３との差の絶対値よりも大きい。例えば、書き込み動作が実施される。
【００５１】
図７は、第２実施形態に係る磁気記憶装置の動作を例示する模式図である。  
図７は、第２動作ＯＰ２（例えば、シフト動作）に対応する。図７に示すように、制御部７０は、第２動作ＯＰ２において、第１配線７１を第４電位Ｖ４に設定し、第２配線７２を第５電位Ｖ５に設定し、第３配線７３を第６電位Ｖ６に設定する。第５電位Ｖ５と第６電位Ｖ６との差の絶対値は、第４電位Ｖ４と第６電位Ｖ６との差の絶対値よりも小さい。例えば、シフト動作が実施される。
【００５２】
図８は、第２実施形態に係る磁気記憶装置の動作を例示する模式図である。  
図８は、第３動作ＯＰ３（例えば、読み出し動作）に対応する。図８に示すように、制御部７０は、第３動作ＯＰ３において、第１配線７１を第７電位Ｖ７に設定し、第２配線７２を第８電位Ｖ８に設定し、第３配線７３を第９電位Ｖ９に設定する。第８電位Ｖ８と第９電位Ｖ９との差の絶対値は、第７電位Ｖ７と第９電位Ｖ９との差の絶対値よりも小さい。例えば、第７電位Ｖ７と第９電位Ｖ９との差の絶対値は、第４電位Ｖ４と第６電位Ｖ６との差の絶対値よりも小さい。第３動作ＯＰ３により、例えば、読み出し動作が実施される。第３動作ＯＰ３において、制御部７０は、第１配線７１と第２配線７２との間の電気抵抗に対応する値を検出する。
【００５３】
磁気記憶装置１１０に関する説明は、磁気記憶装置１２０に適用できる。例えば、第９電位Ｖ９は、第６電位Ｖ６の０．９５倍以上１．０５倍以下でも良い。例えば、第６電位Ｖ６は、第３電位Ｖ３の０．９５倍以上１．０５倍以下でも良い。
【００５４】
磁気記憶装置１２０において、安定した動作が実施できる。磁気記憶装置１２０においては、配線の数が少ない。記憶密度を向上できる磁気記憶装置が提供できる。
【００５５】
（第３実施形態）  
図９は、第３実施形態に係る磁気記憶装置を例示する模式図である。  
図９に示すように、磁気記憶装置１３０は、磁性部１０、第１磁性層２１、第１非磁性層１０ｎ、第１素子部３５、第１配線７１、第２配線７２、第３配線７３及び制御部７０を含む。
【００５６】
磁性部１０は、第１部分１１、第２部分１２、及び、第３部分１３を含む。第３部分１３は、第１部分１１と第２部分１２との間に位置する。第１非磁性層１０ｎは、第１磁性層２１と第３部分１３との間に設けられる。
【００５７】
第１素子部３５は、第１導電形の第１半導体領域３１、第１導電形の第２半導体領域３２、及び、第２導電形の第３半導体領域３３を含む。この例では、基板４０ｓ（例えば、半導体基板）が設けられる。基板４０ｓの一部が、これらの半導体領域となる。例えば、第３半導体領域３３は、第１半導体領域３１及び第２半導体領域３２と接する。
【００５８】
磁気記憶装置１３０において、磁性部１０は、第１方向に延びる筒状部分１８を含む。筒状部分１８の一部が、第１部分１１となる。筒状部分１８の別の一部が、第４部分１４となる。第１方向は、Ｚ軸方向に沿う。
【００５９】
この例では、筒状部分１８の中に絶縁部材６１が設けられている。磁性部１０の周りに、絶縁部材６３が設けられている。
【００６０】
第２部分１２から第３部分１３に向かう第２方向（例えばＸ軸方向）は、第１方向（Ｚ軸方向）と交差する。第３部分１３から、第４部分１４の端部に向かう方向は、第２方向に沿う。
【００６１】
第１電極５１が設けられている。第１電極５１は、第１部分１１と電気的に接続される。
【００６２】
この例では、基板４０ｓに、第２素子部４５がさらに設けられている。第２素子部４５は、例えば、第１基板領域４５ａ、第２基板領域４５ｂ及び第３基板領域４５ｃを含む。第１基板領域４５ａは、例えば、ソース領域及びドレイン領域の一方である。第２基板領域４５ｂは、例えば、ソース領域及びドレイン領域の他方である。第３基板領域４５ｃの少なくとも一部は、第１基板領域４５ａと第２基板領域４５ｂの間に位置する。第２素子部４５は、例えば、トランジスタとして機能する。
【００６３】
第２素子部４５は、第１磁性層２１と制御部７０との間の電流経路に設けられる。第１素子部３５から第２素子部４５に向かう方向は、第１方向（Ｚ軸方向）と交差する。
【００６４】
第１磁性層２１と第１基板領域４５ａとが、接続部材４８ｃにより電気的に接続される。第２基板領域４５ｂに、接続部材４８ｄが接続される。第２部分１２と第１半導体領域３１とが、接続部材４８ｂにより電気的に接続される。第２半導体領域３２に、接続部材４８ａが接続される。
【００６５】
第１電極５１と制御部７０とが、第１配線７１により電気的に接続される。接続部材４８ａと制御部７０とが、第２配線７２により電気的に接続される。接続部材４８ｄと制御部７０とが、第３配線７３により電気的に接続される。
【００６６】
第１電極５１は、第１配線７１の一部と見なされても良い。接続部材４８ａは、第２配線７２の一部と見なされても良い。接続部材４８ｄは、第３配線７３の一部と見なされても良い。
【００６７】
磁気記憶装置１３０において、安定した動作が実施できる。磁気記憶装置１３０においては、配線の数が少ない。記憶密度を向上できる磁気記憶装置が提供できる。
【００６８】
磁気記憶装置１３０において、第１磁性層２１から第３部分１３に向かう方向は、第１方向（Ｚ軸方向）に沿っている。
【００６９】
第２方向（例えば、Ｘ軸方向）における第３部分１３の位置は、第２方向における第１部分１１の位置と、第２方向における第２部分１２の位置と、の間にある。
【００７０】
図１０は、第３実施形態に係る別の磁気記憶装置を例示する模式図である。  
図１０に示すように、磁気記憶装置１３１も、磁性部１０、第１磁性層２１及び第１非磁性層１０ｎを含む。磁気記憶装置１３１においても、第１素子部３５、第１配線７１、第２配線７２、第３配線７３及び制御部７０が設けられる。図１０においては、これらは省略されている。
【００７１】
磁気記憶装置１３１においては、第３部分１３は、筒状部分１８の底部に位置する。例えば、第２方向（例えばＸ軸方向）における第１部分１１の少なくとも一部の位置は、第２方向における第３部分１３の位置と、第２方向における第２部分１２の位置と、の間にある。
【００７２】
磁気記憶装置１３０及び１３１における動作は、磁気記憶装置１１０（または磁気記憶装置１２０）における動作と同様である。
【００７３】
以下、実施形態における材料の例について説明する。  
第１非磁性層１０ｎは、例えば、酸化マグネシウム、酸化アルミニウム、窒化マグネシウム、窒化アルミニウム、酸窒化マグネシウム及び酸窒化アルミニウムよりなる群から選択された少なくとも１つを含む。
【００７４】
または、第１非磁性層１０ｎは、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、及びＢｉよりなる群から選択された少なくとも１つを含んでも良い。
【００７５】
第２非磁性層２０ｎは、例えば、酸化マグネシウム、酸化アルミニウム、窒化マグネシウム、窒化アルミニウム、酸窒化マグネシウム及び酸窒化アルミニウムよりなる群から選択された少なくとも１つを含む。
【００７６】
第２非磁性層２０ｎの材料は、第１非磁性層１０ｎの材料と同じでも良く、異なっても良い。
【００７７】
第１磁性層２１及び第２磁性層２２の少なくともいずれかは、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。
【００７８】
磁性部１０は、例えば、垂直磁化膜を含んでも良い。  
磁性部１０は、例えば、希土類―遷移金属アモルファス合金を含んでも良い。希土類―遷移金属アモルファス合金は、例えば、希土類遷移金属と３ｄ遷移金属とを含む合金を含む。希土類―遷移金属アモルファス合金は、例えば、フェリ磁性体である。希土類―遷移金属アモルファス合金は、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）及びＧｄ（ ガドリニウム）よりなる群から選択された少なくとも１つと、遷移金属の少なくとも１つを含む。希土類―遷移金属アモルファス合金は、例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ及びＧｄＦｅＣｏよりなる群から選択された少なくとも１つを含む。
【００７９】
磁性部１０は、例えば、多層膜を含んでも良い。磁性部１０は、例えば、Ｃｏ膜とＮｉ膜とを含む多層膜、Ｃｏ膜とＰｄ膜とを含む多層膜、及び、Ｃｏ膜とＰｔ膜とを含む多層膜よりなる群から選択された少なくとも１つを含む。
【００８０】
磁性部１０は、例えば、規則合金を含んでも良い。規則合金は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つと、Ｐｔ及びＰｄよりなる群から選択された少なくとも１つと、を含む。規則合金における結晶構造は、例えば、Ｌ１０型である。規則合金は、例えば、Ｃｏ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｆｅ３０Ｎｉ２０Ｐｄ５０、Ｃｏ３０Ｆｅ１０Ｎｉ１０Ｐｔ５０、及び、Ｃｏ３０Ｎｉ２０Ｐｔ５０よりなる群から選択された少なくとも１つを含んでも良い。規則合金における組成比は、上記に限定されない。
【００８１】
磁性部１０は、規則合金と、他の元素と、を含んでも良い。他の元素は、例えば、Ｖ、Ｍｎ、Ｃｕ、Ｃｒ及びＡｇよりなる群から選択された少なくとも１つを含む。これらの元素の添加により、例えば、磁気異方性エネルギーまたは飽和磁化が調整されても良い。例えば、大きな磁気異方性エネルギーが得られる。
【００８２】
第１素子部３５及び第２素子部４５は、例えば、シリコンなどを含む。
【００８３】
実施形態においては、例えば、３次元の磁壁移動型メモリが提供される。実施形態においては、構造がシンプルである。加工プロセスが簡易である。設計マージン及び製造マージンが広い。配線が単純である。
【００８４】
実施形態は、以下の構成（例えば技術案）を含んでも良い。  
（構成１）  
第１部分、第２部分、及び、前記第１部分と前記第２部分との間の第３部分を含む磁性部と、
第１磁性層と、
前記第１磁性層と前記第３部分との間に設けられた第１非磁性層と、
第１素子部であって、第１導電形の第１半導体領域、前記第１導電形の第２半導体領域、及び、前記第１半導体領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域を含み、前記第１半導体領域は前記第２部分と電気的に接続された、前記第１素子部と、
前記第１部分と電気的に接続された第１配線と、
前記第２半導体領域と電気的に接続された第２配線と、
前記第１磁性層と電気的に接続された第３配線と、
前記第１配線、前記第２配線、及び、前記第３配線と電気的に接続された制御部と、
を備え、
前記制御部は、第１動作において、前記第１配線を第１電位に設定し、前記第２配線を第２電位に設定し、前記第３配線を第３電位に設定し、前記第２電位と前記第３電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、
前記制御部は、第２動作において、前記第１配線を第４電位に設定し、前記第２配線を第５電位に設定し、前記第３配線を第６電位に設定し、前記第５電位と前記第６電位との差の絶対値は、前記第４電位と前記第６電位との差の絶対値よりも小さい、磁気記憶装置。
（構成２）  
第１部分、第２部分、及び、前記第１部分と前記第２部分との間の第３部分を含む磁性部と、
第１磁性層と、
前記第１磁性層と前記第３部分との間に設けられた第１非磁性層と、
第２磁性層と、
前記第２磁性層と前記第１部分との間に設けられた第２非磁性層と、
第１素子部であって、第１導電形の第１半導体領域、前記第１導電形の第２半導体領域、及び、前記第１半導体領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域を含み、前記第１半導体領域は前記第２部分と電気的に接続された、前記第１素子部と、
前記第２磁性層と電気的に接続された第１配線と、
前記第２半導体領域と電気的に接続された第２配線と、
前記第１磁性層と電気的に接続された第３配線と、
前記第１配線、前記第２配線、及び、前記第３配線と電気的に接続された制御部と、
を備え、
前記制御部は、第１動作において、前記第１配線を第１電位に設定し、前記第２配線を第２電位に設定し、前記第３配線を第３電位に設定し、前記第２電位と前記第３電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、
前記制御部は、第２動作において、前記第１配線を第４電位に設定し、前記第２配線を第５電位に設定し、前記第３配線を第６電位に設定し、前記第５電位と前記第６電位との差の絶対値は、前記第４電位と前記第６電位との差の絶対値よりも小さい、磁気記憶装置。
（構成３）  
前記制御部は、第３動作において、前記第１配線を第７電位に設定し、前記第２配線を第８電位に設定し、前記第３配線を第９電位に設定し、前記第８電位と前記第９電位との差の絶対値は、前記第７電位と前記第９電位との差の絶対値よりも小さく、
前記第７電位と前記第９電位との差の前記絶対値は、前記第４電位と前記第６電位との差の前記絶対値よりも小さい、構成１または２に記載の磁気記憶装置。
（構成４）  
前記第９電位は、前記第６電位の０．９５倍以上１．０５倍以下である、構成３記載の磁気記憶装置。
（構成５）  
前記第３動作において、前記制御部は、前記第１配線と前記第２配線との間の電気抵抗に対応する値を検出する、構成３または４に記載の磁気記憶装置。
（構成６）  
前記第８電位と前記第９電位との前記差の前記絶対値は、前記第４電位と前記第６電位との前記差の前記絶対値よりも小さい、構成３〜５のいずれか１つに記載の磁気記憶装置。
（構成７）  
前記第８電位と前記第９電位との前記差の前記絶対値は、前記第１素子部のしきい値電圧の絶対値よりも小さい、構成３〜６のいずれか１つに記載の磁気記憶装置。
（構成８）  
前記第２電位と前記第３電位との前記差の前記絶対値は、前記第１素子部のしきい値電圧の絶対値よりも大きい、構成１〜６のいずれか１つに記載の磁気記憶装置。
（構成９）  
前記第５電位と前記第６電位との前記差の前記絶対値は、前記しきい値電圧の前記絶対値よりも小さい、構成８記載の磁気記憶装置。
（構成１０）  
前記第１電位と前記第３電位との前記差の前記絶対値は、前記第４電位と前記第６電位との前記差の前記絶対値よりも小さい、構成１〜８のいずれか１つに記載の磁気記憶装置。
（構成１１）  
前記制御部は、前記第１動作において、前記第２電位を前記第３電位よりも高くする第４動作、または、前記第２電位を前記第３電位よりも低くする第５動作を実施し、
前記第４動作において前記磁性部に書き込まれる情報は、前記第５動作において前記磁性部に書き込まれる情報と異なる、構成１〜１０のいずれか１つに記載の磁気記憶装置。
（構成１２）  
前記第２動作において、前記磁性部の磁壁は、前記第１部分と前記第３部分との間をシフトする、構成１〜１１のいずれか１つに記載の磁気記憶装置。
（構成１３）
前記第６電位は、前記第３電位の０．９５倍以上１．０５倍以下である、構成１〜１０のいずれか１つに記載の磁気記憶装置。
（構成１４）  
前記磁性部は、第１方向に延びる筒状部分を含み、
前記第２部分から前記第３部分に向かう第２方向は、前記第１方向と交差する、構成１〜１３のいずれか１つに記載の磁気記憶装置。
（構成１５）  
前記第１磁性層から前記第３部分に向かう方向は、前記第１方向に沿う、構成１４記載の磁気記憶装置。
（構成１６）  
前記第２方向における前記第３部分の位置は、前記第２方向における前記第１部分の位置と、前記第２方向における第２部分の位置と、の間にある、構成１４または１５に記載の磁気記憶装置。
（構成１７）  
前記第２方向における前記第１部分の少なくとも一部の位置は、前記第２方向における前記第３部分の位置と、前記第２方向における第２部分の位置と、の間にある、構成１４または１５に記載の磁気記憶装置。
（構成１８）  
前記第３部分は、前記筒状部分の底部に位置する、構成１７記載の磁気記憶装置。
（構成１９）  
前記第１磁性層と前記制御部との間の電流経路に設けられた第２素子部をさらに備え、
前記第１素子部から前記第２素子部に向かう方向は、前記第１方向と交差する、構成１〜１８に記載の磁気記憶装置。
（構成２０）  
前記第３半導体領域は、前記第１半導体領域及び前記第２半導体領域と接した、構成１〜１９に記載の磁気記憶装置。
【００８５】
実施形態によれば、記憶密度を向上できる磁気記憶装置が提供できる。
【００８６】
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【００８７】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる磁性部、磁性層、非磁性層、素子部、半導体領域、配線、電極及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【００８８】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００８９】
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００９０】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００９１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９２】
１０…磁性部、  １０ｍ…磁化、  １０ｎ…第１非磁性層、  １１〜１４…第１〜第４部分、  １８…筒状部分、  ２０ｎ…第２非磁性層、  ２１…第１磁性層、  ２１ｍ…磁化、  ２２…第２磁性層、  ３１〜３３…第１〜第３半導体領域、  ３５…第１素子部、  ４０ｓ…基板、  ４５…第２素子部、  ４５ａ〜４５ｃ…第１〜第３基板領域、  ４８ａ〜４８ｄ…接続部材、  ５１…第１電極、  ６１、６３…絶縁部材、  ７０…制御部、  ７１〜７３…第１〜第３配線、  １１０、１２０、１３０、１３１…磁気記憶装置、  Ｉ１〜Ｉ３…第１〜第３電流、  ＯＰ１〜ＯＰ３…第１〜第３動作、  Ｖ１〜Ｖ９…第１〜第９電位
【図１】
2019054190.tif 000003
【図２】
2019054190.tif 000004
【図３】
2019054190.tif 000005
【図４】
2019054190.tif 000006
【図５】
2019054190.tif 000007
【図６】
2019054190.tif 000008
【図７】
2019054190.tif 000009
【図８】
2019054190.tif 000010
【図９】
2019054190.tif 000011
【図１０】
2019054190.tif 000012