(57)【要約】【課題】相互に異なる電源から生成された基準電圧を有する複数のＡ／Ｄ変換器が同じセンサからの出力値をＡ／Ｄ変換する場合において、各Ａ／Ｄ変換器からの出力電圧の誤差を抑制する測定電圧出力装置を提供する。【解決手段】対応する基準電圧に従って入力電圧をＡ／Ｄ変換し、測定電圧を出力する複数のＡ／Ｄ変換器と、測定対象物から取得した測定値に応じて測定電流を生成する測定電流生成部と、複数のＡ／Ｄ変換器夫々の対応する基準電圧の中から選択された１つの基準電圧に使用基準電圧を切り替えてオフセット電圧を生成するオフセット電圧生成回路と、オフセット電圧を分圧し、測定電流により印加された電圧とオフセット電圧の和を入力電圧として出力する分圧抵抗と、複数のＡ／Ｄ変換器の内の１つ以上のＡ／Ｄ変換器がＡ／Ｄ変換するタイミングで１つ以上のＡ／Ｄ変換器に対応する１つの基準電圧を選択する制御部とを測定電圧出力装置は備える。【選択図】図１
2019054433.tif 000002
【特許請求の範囲】
【請求項１】
測定対象物から取得した測定値に対応する測定電圧を出力する測定電圧出力装置であって、
対応する基準電圧に従って入力電圧をＡ／Ｄ（Analog/Digital）変換し、前記測定電圧を出力する複数のＡ／Ｄ変換器と、
前記測定対象物から取得した前記測定値に応じて測定電流を生成する測定電流生成部と、
前記複数のＡ／Ｄ変換器夫々の対応する前記基準電圧の中から選択された１つの基準電圧に使用基準電圧を切り替え、前記使用基準電圧を基にオフセット電圧を生成するオフセット電圧生成回路と、
前記オフセット電圧を分圧する分圧抵抗であって、前記分圧抵抗に流れた前記測定電流により印加された電圧と前記オフセット電圧の和を前記入力電圧として出力する分圧抵抗と、
前記複数のＡ／Ｄ変換器の内の１つ以上のＡ／Ｄ変換器がＡ／Ｄ変換するタイミングで、前記１つ以上のＡ／Ｄ変換器に対応する前記１つの基準電圧を選択する制御部と
を備えることを特徴とする測定電圧出力装置。
【請求項２】
請求項１に記載の測定電圧出力装置であって、
前記オフセット電圧生成回路は、
前記複数のＡ／Ｄ変換器其々の対応する前記基準電圧を其々分圧する２つ以上の基準電圧分圧回路と、
前記２つ以上の基準電圧分圧回路の中から選択された基準電圧分圧回路に使用分圧回路を切り替える切り替え回路と、
前記使用分圧回路が分圧した電圧を前記オフセット電圧に増幅する増幅器と
を備え、
制御部は、前記複数のＡ／Ｄ変換器の内の１つ以上のＡ／Ｄ変換器がＡ／Ｄ変換するタイミングで、前記２つ以上の基準電圧分圧回路の中から選択した前記基準電圧分圧回路に前記使用分圧回路を切り替える切り替え制御信号を前記切り替え回路へ出力し、
前記切り替え回路は、前記切り替え制御信号に従って前記使用分圧回路を切り替える
ることを特徴とする測定電圧出力装置。
【請求項３】
請求項１又は２に記載の測定電圧出力装置であって、
前記制御部は、
前記複数のＡ／Ｄ変換器が其々Ａ／Ｄ変換するタイミングを決定し、
前記タイミングに従って前記１つの基準電圧を選択し、
前記タイミングを示すタイミング信号を前記複数のＡ／Ｄ変換器へ出力する
ことを特徴とする測定電圧出力装置。
【請求項４】
請求項３に記載の測定電圧出力装置であって、
前記制御部は、前記複数のＡ／Ｄ変換器の中の任意のＡ／Ｄ変換器側から受け付けたＡ／Ｄ変換要求に基づいて、前記複数のＡ／Ｄ変換器が其々Ａ／Ｄ変換する前記タイミングを変更することを特徴とする測定電圧出力装置。
【請求項５】
請求項１〜４の何れか一項に記載の測定電圧出力装置であって、
前記複数のＡ／Ｄ変換器夫々の対応する前記基準電圧の中で相対的に低い基準電圧に対応するＡ／Ｄ変換器に入力する前記入力電圧を分圧する入力電圧分圧回路
を更に備えることを特徴とする測定電圧出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定電圧出力装置に関する。
【背景技術】
【０００２】
近年、マイクロコンピュータ、ＡＳＩＣ（Application Specific Integrated Circuit）、及びＦＰＧＡ（Field Programmable Gate Array）等の集積回路には、Ａ／Ｄ（Analog/Digital）変換器が内蔵されることがある。該Ａ／Ｄ変換器には、電流センサや光度センサ等のセンサが出力したアナログ電圧が入力する。例えば、センサでは、基準電圧を基に所定のオフセット電圧が生成され、該オフセット電圧を分圧抵抗が分圧する。分圧抵抗には、測定対象物から取得した測定値に応じて電流が流れ、流れた電流により分圧抵抗に発生した電圧とオフセット電圧との和がＡ／Ｄ変換器に入力する。Ａ／Ｄ変換器は、入力したアナログ電圧を基準電圧に従ってデジタルの電圧値に変換して出力する。
【０００３】
上述したような複数の集積回路が同じセンサからの出力値を用いて所望の処理を実行する場合には、複数の集積回路夫々が備えるＡ／Ｄ変換器は同じセンサからの出力値をＡ／Ｄ変換する。しかしながら、集積回路の駆動電圧は集積回路の種類によって異なり得るため、Ａ／Ｄ変換器の基準電圧は、該Ａ／Ｄ変換器を内蔵する集積回路の種類によって異なり得る。そこで、例えば、センサの基準電圧がＡ／Ｄ変換器の基準電圧よりも高い場合には、センサからの出力電圧を分圧回路により分圧することで、Ａ／Ｄ変換器の入力電圧がＡ／Ｄ変換器の基準電圧から所定範囲内に収まるように調整される。
【０００４】
なお、関連する技術として、特許文献１〜５に記載の技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５０３１１号公報
【特許文献２】特開２００６−６７１９９号公報
【特許文献３】特開２００７−２００２１号公報
【特許文献４】特開２００９−２７１０３４号公報
【特許文献５】特開平７−１５３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
センサ及びＡ／Ｄ変換器の基準電圧が二次電池等の同じ電源から同じ電圧レギュレータ等を用いて生成される場合には、電源電圧の変動等により各基準電圧が変動しても、センサのオフセット電圧と、Ａ／Ｄ変換での１ｂｉｔ当たりの電圧値とは同じ割合で変動する。したがって、仮に各基準電圧が変動したとしても、Ａ／Ｄ変換器において、オフセット電圧に対するＡ／Ｄ変換値は変わらない。
【０００７】
しかしながら、複数のＡ／Ｄ変換器が同じセンサからの出力値をＡ／Ｄ変換する場合、複数のＡ／Ｄ変換器を備える複数の集積回路の種類、構成、或いは配置如何によっては、複数のＡ／Ｄ変換器の基準電圧の電源は相互に異なり得る。この場合、複数のＡ／Ｄ変換器の内、センサとは異なる電源から生成された基準電圧を有するＡ／Ｄ変換器では、該Ａ／Ｄ変換器及びセンサの基準電圧の変動が一致せず、オフセット電圧の変動と、Ａ／Ｄ変換での１ｂｉｔ当たりの電圧値の変動とは異なる。この結果、センサとは異なる電源から生成された基準電圧を有するＡ／Ｄ変換器では、オフセット電圧に対するＡ／Ｄ変換値が変化し、Ａ／Ｄ変換器からの出力電圧に誤差が発生する。
【０００８】
本発明の一側面に係る目的は、相互に異なる電源から生成された基準電圧を有する複数のＡ／Ｄ変換器が同じセンサからの出力値をＡ／Ｄ変換する場合において、各Ａ／Ｄ変換器からの出力電圧の誤差を抑制する測定電圧出力装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る一つの形態である測定電圧出力装置は、測定対象物から取得した測定値に対応する測定電圧を出力する装置であり、複数のＡ／Ｄ（Analog/Digital）変換器、測定電流生成部、オフセット電圧生成回路、分圧抵抗、及び制御部を備える。複数のＡ／Ｄ変換器は、対応する基準電圧に従って入力電圧をＡ／Ｄ変換し、測定電圧を出力する。測定電流生成部は、測定対象物から取得した測定値に応じて測定電流を生成する。オフセット電圧生成回路は、複数のＡ／Ｄ変換器夫々の対応する基準電圧の中から選択された１つの基準電圧に使用基準電圧を切り替え、使用基準電圧を基にオフセット電圧を生成する。分圧抵抗は、オフセット電圧を分圧し、分圧抵抗に流れた測定電流により印加された電圧とオフセット電圧の和を入力電圧として出力する。制御部は、複数のＡ／Ｄ変換器の内の１つ以上のＡ／Ｄ変換器がＡ／Ｄ変換するタイミングで、１つ以上のＡ／Ｄ変換器に対応する１つの基準電圧を選択する。
【発明の効果】
【００１０】
一実施形態に従った測定電圧出力装置によれば、相互に異なる電源から生成された基準電圧を有する複数のＡ／Ｄ変換器が同じセンサからの出力値をＡ／Ｄ変換する場合において、各Ａ／Ｄ変換器からの出力電圧の誤差を抑制できる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に従った測定電圧出力装置の構成例を示す図である。
【図２】実施形態に従った測定電圧出力装置が備える構成要素の配置例を示す図である。
【発明を実施するための形態】
【００１２】
以下図面に基づいて実施形態について詳細を説明する。
図１は、実施形態に従った測定電圧出力装置の構成例を示す図である。図１に示す構成例では、測定電圧出力装置１は、複数のＡ／Ｄ（Analog/Digital）変換器１１−１〜１１−Ｎ（Ｎは２以上の整数）、センサ１２、制御部１３、及び入力電圧分圧回路１４を備える。以下の説明において複数のＡ／Ｄ変換器を特に区別しない場合には、Ａ／Ｄ変換器１１と記載することがある。
【００１３】
Ａ／Ｄ変換器１１−１〜１１−Ｎは、対応する基準電圧Ｖｒｅｆ−１〜Ｖｒｅｆ−Ｍ（Ｍは２以上でＮ以下の整数）に従ってセンサ１２からの出力電圧を夫々Ａ／Ｄ変換する。以下の説明において基準電圧Ｖｒｅｆ−１〜Ｖｒｅｆ−Ｍを特に区別しない場合には基準電圧Ｖｒｅｆと記載することがある。Ａ／Ｄ変換によって、Ａ／Ｄ変換器１１−１〜１１−Ｎは、センサ１２が測定対象物から取得した測定値に対応する測定電圧を夫々出力する。
【００１４】
Ａ／Ｄ変換器１１は、第１の入力端子Ｐ１及び第２の入力端子Ｐ２を備える。第１の入力端子Ｐ１には、該Ａ／Ｄ変換器１１に対応する基準電圧Ｖｒｅｆであって、二次電池等の電源（図示せず）からの出力電圧を基に生成された基準電圧Ｖｒｅｆが入力する。入力端子Ｐ２には、センサ１２からの出力電圧が入力する。複数のＡ／Ｄ変換器１１−１〜１１−Ｎの内、１つ以上のＡ／Ｄ変換器１１に対応する基準電圧Ｖｒｅｆは、その他のＡ／Ｄ変換器１１に対応する基準電圧Ｖｒｅｆが生成される電源とは異なる電源から生成されてもよい。
【００１５】
複数のＡ／Ｄ変換器１１−１〜１１−Ｎが夫々Ａ／Ｄ変換するタイミングは、任意のタイミングであってもよい。例えば、複数のＡ／Ｄ変換器１１−１〜１１−Ｎが夫々Ａ／Ｄ変換するタイミングは、周期的であってもよいし、非周期的であってもよい。また、複数のＡ／Ｄ変換器１１−１〜１１−Ｎが夫々Ａ／Ｄ変換するタイミングは、連続的であってもよいし、非連続的であってもよい。各Ａ／Ｄ変換器１１は、Ａ／Ｄ変換するタイミングにおいて入力電圧、すなわち、センサ１２からの出力電圧をＡ／Ｄ変換し、測定電圧を出力する。Ａ／Ｄ変換するタイミング以外のその他のタイミングでは、各Ａ／Ｄ変換器１１は、Ａ／Ｄ変換せず、最新の測定電圧を保持して出力する。
【００１６】
図２（Ａ）に示すように、複数のＡ／Ｄ変換器１１−１〜１１−Ｎの内、１つ以上のＡ／Ｄ変換器１１は、マイクロコンピュータ、ＡＳＩＣ、及びＦＰＧＡ等の集積回路ＩＣに備えられてもよい。図２は、実施形態に従った測定電圧出力装置が備える構成要素の配置例を示す図であり、図２（Ａ）は、第１の配置例を示す図である。
【００１７】
センサ１２は、例えば、電流センサ又は光度センサ等である。センサ１２は、測定電流生成部１２１と、オフセット電圧生成回路１２２と、分圧抵抗１２３−１及び１２３−２とを備える。
【００１８】
測定電流生成部１２１は、測定対象物から取得した測定値に応じて、分圧抵抗１２３−１及び１２３−２に流れる測定電流を生成する素子である。例えば、センサ１２が電流センサである場合、測定電流生成部１２１は、一次導体に流れた一次電流に応じて二次巻線に流れる二次電流を生成するカレントトランスであってもよい。一次導体は測定対象物の一例であり、一次電流は測定値の一例であり、二次電流は測定電流の一例である。
【００１９】
オフセット電圧生成回路１２２は、測定電流が流れたことにより分圧抵抗１２３−１及び１２３−２に印加される電圧に対するオフセット電圧を生成する回路である。オフセット電圧生成回路１２２は、複数のＡ／Ｄ変換器１１夫々の対応する基準電圧Ｖｒｅｆと同じ基準電圧Ｖｒｅｆであって、複数のＡ／Ｄ変換器１１夫々の対応する基準電圧Ｖｒｅｆが生成される電源と同じ電源から生成された基準電圧Ｖｒｅｆを有する。オフセット電圧生成回路１２２は、複数のＡ／Ｄ変換器１１夫々の対応する基準電圧Ｖｒｅｆの中から選択された１つの基準電圧Ｖｒｅｆに使用基準電圧を切り替え、該使用基準電圧を基にオフセット電圧を生成する。使用基準電圧とは、オフセット電圧生成回路１２２がオフセット電圧の生成に使用する基準電圧Ｖｒｅｆを指す。
【００２０】
図１に示す構成例では、オフセット電圧生成回路１２２は、２つ以上の基準電圧分圧回路ＶＤＣ−１〜ＶＤＣ−Ｍ（Ｍは２以上でＮ以下の整数）と、切り替え回路ＳＣと、増幅器ＡＭＰとを備える。以下の説明において２つ以上の基準電圧分圧回路ＶＤＣ−１〜ＶＤＣ−Ｍを特に区別しない場合には基準電圧分圧回路ＶＤＣと記載することがある。
【００２１】
２つ以上の基準電圧分圧回路ＶＤＣ−１〜ＶＤＣ−Ｍは、複数のＡ／Ｄ変換器１１−１〜１１−Ｎ其々の対応する基準電圧Ｖｒｅｆを其々分圧する回路である。切り替え回路ＳＣは、２つ以上の基準電圧分圧回路ＶＤＣ−１〜ＶＤＣ−Ｍの中から選択された基準電圧分圧回路ＶＤＣに使用分圧回路を切り替える。使用分圧回路とは、オフセット電圧生成回路１２２がオフセット電圧の生成に使用する基準電圧分圧回路ＶＤＣを指す。増幅器ＡＭＰは、使用分圧回路が分圧した電圧を所定の増幅率でオフセット電圧に増幅する。図１に示すように、増幅器ＡＭＰは、オペアンプＯＰと、該オペアンプＯＰの出力端子と反転入力端子とを接続する抵抗Ｒとにより構成されてもよい。
【００２２】
分圧抵抗１２３−１及び１２３−２は、オフセット電圧生成回路１２２が生成したオフセット電圧を分圧する抵抗である。分圧抵抗１２３−１及び１２３−２には、測定値に応じた測定電流が測定電流生成部１２１から流れる。分圧抵抗１２３−１及び１２３−２は、測定電流に従って印加された電圧とオフセット電圧の和を、複数のＡ／Ｄ変換器１１に夫々入力する入力電圧として出力する。
【００２３】
制御部１３は、例えば、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、ロジックデバイス、又はプログラマブルなロジックデバイス（ＦＰＧＡやＰＬＤ（Programmable Logic Device）等）により構成される。図２（Ａ）に示すように、制御部１３は、複数のＡ／Ｄ変換器１１−１〜１１−Ｎの内の１つのＡ／Ｄ変換器１１と共に集積回路ＩＣに備えられてもよい。
【００２４】
制御部１３は、複数のＡ／Ｄ変換器１１−１〜１１−Ｎの内の１つ以上のＡ／Ｄ変換器１１がＡ／Ｄ変換するタイミングで、該１つ以上のＡ／Ｄ変換器１１に対応する１つの基準電圧Ｖｒｅｆを選択する。図１に示す構成例では、制御部１３は、複数のＡ／Ｄ変換器１１−１〜１１−Ｎの内の１つ以上のＡ／Ｄ変換器１１がＡ／Ｄ変換するタイミングで切り替え制御信号を切り替え回路ＳＣへ出力する。切り替え制御信号は、２つ以上の基準電圧分圧回路ＶＤＣ−１〜ＶＤＣ−Ｍの中から選択した基準電圧分圧回路ＶＤＣに使用分圧回路を切り替え回路ＳＣに切り替えさせる制御信号である。切り替え回路ＳＣは、切り替え制御信号に従って使用分圧回路を切り替える。
【００２５】
入力電圧分圧回路１４は、複数のＡ／Ｄ変換器１１−１〜１１−Ｎ夫々の対応する基準電圧Ｖｒｅｆの中で相対的に低い基準電圧Ｖｒｅｆを有するＡ／Ｄ変換器１１に入力する入力電圧を分圧する。これにより、Ａ／Ｄ変換するタイミング以外のタイミングにおいて、対応する基準電圧Ｖｒｅｆよりも高い基準電圧Ｖｒｅｆを基に生成されたオフセット電圧を含む入力電圧が入力することでＡ／Ｄ変換器１１に不具合が発生することを防止する。なお、図１及び図２には、１つのＡ／Ｄ変換器１１−Ｍへの入力電圧を分圧する１つの入力電圧分圧回路１４が示されている。しかしながら、各Ａ／Ｄ変換器１１が有する基準電圧の大きさに応じて、複数のＡ／Ｄ変換器１１への入力電圧を分圧する複数の入力電圧分圧回路１４が備えられてもよい。
【００２６】
以上の説明のように、測定電圧出力装置１では、センサ１２は、複数のＡ／Ｄ変換器１１に夫々対応する基準電圧と同じ電源から生成された基準電圧を有する。そして、制御部１３は、複数のＡ／Ｄ変換器１１の内の任意のＡ／Ｄ変換器１１がＡ／Ｄ変換するタイミングで、該任意のＡ／Ｄ変換器１１に対応する基準電圧と同じ基準電圧に使用基準電圧をセンサ１２に切り替えさせる。センサ１２は、制御部１３の指示に従って使用基準電圧に切り替えてオフセット電圧を生成する。センサ１２の使用基準電圧は、任意のＡ／Ｄ変換器が有する基準電圧と同じ電源から生成されるため、各基準電圧が変動したとしても、センサ１２のオフセット電圧と、任意のＡ／Ｄ変換器における１ｂｉｔ当たりの電圧値とは同じ割合で変動する。したがって、仮に電源電圧の変動等に起因して各基準電圧が変動したとしても、Ａ／Ｄ変換器において、オフセット電圧に対するＡ／Ｄ変換値は変わらない。
【００２７】
したがって、測定電圧出力装置によれば、相互に異なる電源から生成された基準電圧を有する複数のＡ／Ｄ変換器が同じセンサからの出力値をＡ／Ｄ変換する場合において、各Ａ／Ｄ変換器からの出力電圧の誤差を抑制できる。
【００２８】
本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
例えば、実施形態によっては、制御部１３は、複数のＡ／Ｄ変換器１１−１〜１１−Ｎが其々Ａ／Ｄ変換するタイミングを決定してもよい。制御部１３は、決定したタイミングに従って対応する１つの基準電圧Ｖｒｅｆを選択し、選択した１つの基準電圧Ｖｒｅｆを分圧する基準電圧分圧回路ＶＤＣに使用分圧回路を切り替える切り替え制御信号を切り替え回路ＳＣへ出力する。切り替え回路ＳＣは、切り替え制御信号に従って使用分圧回路を切り替える。
【００２９】
また、制御部１３は、決定したタイミングを示すタイミング信号を複数のＡ／Ｄ変換器１１へ出力する。タイミング信号は、例えば、Ａ／Ｄ変換するタイミングで振幅が大きくなるパルス信号である。各Ａ／Ｄ変換器１１は、タイミング信号が示すＡ／Ｄ変換するタイミングで、入力電圧、すなわち、センサ１２からの出力電圧をＡ／Ｄ変換する。
【００３０】
こうした実施形態によれば、制御部１３は、相互に基準電圧Ｖｒｅｆが異なり得る複数のＡ／Ｄ変換器１１がＡ／Ｄ変換するタイミングを調整及び決定することができる。
また、実施形態によっては、制御部１３は、複数のＡ／Ｄ変換器１１−１〜１１−Ｎの中の任意のＡ／Ｄ変換器１１側から受け付けたＡ／Ｄ変換要求に基づいて、複数のＡ／Ｄ変換器１１が其々Ａ／Ｄ変換するタイミングを変更してもよい。例えば、図２（Ｂ）に示すように、対応するＡ／Ｄ変換器１１を制御する制御回路１５がＡ／Ｄ変換要求を制御部１３に出力してもよい。図２（Ｂ）は、実施形態に従った測定電圧出力装置が備える構成要素の第２の配置例を示す図である。
【００３１】
制御回路１５は、例えば、ＣＰＵ、マルチコアＣＰＵ、ロジックデバイス、又はプログラマブルなロジックデバイス（ＦＰＧＡやＰＬＤ等）により構成される。図２（Ｂ）に示すように、制御回路１５は、制御対象のＡ／Ｄ変換器１１と共に、制御部１３を備える集積回路ＩＣとは別の集積回路ＩＣに備えられてもよい。制御回路１５は、制御対象のＡ／Ｄ変換器１１がＡ／Ｄ変換するためのＡ／Ｄ変換要求を制御部１３へ出力する。制御部１３は、制御回路１５から受け付けたＡ／Ｄ変換要求に基づきＡ／Ｄ変換器１１がＡ／Ｄ変換するタイミングと、他のＡ／Ｄ変換器１１がＡ／Ｄ変換するタイミングとを調整する。そして、受け付けたＡ／Ｄ変換要求を許可する場合には、要求されたタイミングでタイミング信号を制御回路１５へ出力する。制御回路１５は、入力されたタイミング信号に従って制御対象のＡ／Ｄ変換器１１がＡ／Ｄ変換するように制御する。
【００３２】
こうした実施形態によれば、制御部１３は、複数のＡ／Ｄ変換器１１がＡ／Ｄ変換を夫々要求するタイミングに基づいて、複数のＡ／Ｄ変換器１１がＡ／Ｄ変換するタイミングを調整及び決定することができる。
【符号の説明】
【００３３】
１    測定電圧出力装置
１１−１〜１１−Ｎ（１１）    Ａ／Ｄ変換器
１２    センサ
１３    制御部
１４    入力電圧分圧回路
１５    制御回路
１２１    測定電流生成部
１２２    オフセット電圧生成回路
１２３−１、１２３−２    分圧抵抗
ＡＭＰ    増幅器
ＩＣ    集積回路
ＯＰ    オペアンプ
Ｒ    抵抗
ＳＣ    切り替え回路
ＶＤＣ−１〜ＶＤＣ−Ｍ（ＶＤＣ）    基準電圧分圧回路
Ｖｒｅｆ−１〜Ｖｒｅｆ−Ｍ（Ｖｒｅｆ）    基準電圧
【図１】
2019054433.tif 000003
【図２】
2019054433.tif 000004