(57)【要約】【課題】エッチストップ層でのポテンシャル井戸の形成を抑制して、電子の輸送特性を改善してＶｂｅ／Ｉｃ特性でのオン電圧を低減する。【解決手段】第２エミッタ層５９および第３エミッタ層６０の材料を同一とし、エッチストップ層５８を第２エミッタ層５９および第３エミッタ層６０に対して選択的にエッチング可能な材料で構成し、且つ第１エミッタ層５７をエッチストップ層５８に対して選択的にエッチング可能な材料で構成するとともに、エッチストップ層５８の組成を、第２エミッタ層５９とエッチストップ層５８の間、およびエッチストップ層５８と第１エミッタ層５７の間の伝導帯不連続量ΔＥｃの絶対値が０．１ｅＶ以下となる組成にしている。【選択図】図１
2019054021.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（５１）、
前記半導体基板の上のコレクタコンタクト層（５２）、
前記コレクタコンタクト層の上のコレクタ電極（５３）およびコレクタ層（５４）、
前記コレクタ層の上のベース層（５５）、
前記ベース層の上のベース電極（５６）および第１エミッタ層（５７）、
前記第１エミッタ層の上のエッチストップ層（５８）、
前記エッチストップ層の上の第２エミッタ層（５９）、
前記第２エミッタ層の上のドーピング濃度が高い第３エミッタ層（６０）、
前記第３エミッタ層の上のエミッタコンタクト層（６１）、
前記エミッタコンタクト層の上のエミッタ電極（６２）とを有し、
前記第１エミッタ層は、前記第３エミッタ層から前記第１エミッタ層までの重なり合う部分であるエミッタ領域と、該エミッタ領域の周辺のレッジ部を含み、前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層が、前記ベース層よりバンドギャップエネルギーが大きい材料で構成されたヘテロ接合バイポーラトランジスタにおいて、
前記第２エミッタ層および前記第３エミッタ層の材料は同一であり、前記エッチストップ層が前記第２エミッタ層および前記第３エミッタ層に対して選択的にエッチング可能な材料で構成され、且つ前記第１エミッタ層が前記エッチストップ層に対して選択的にエッチング可能な材料で構成され、
さらに、前記エッチストップ層は、前記第２エミッタ層と前記エッチストップ層の間、および、前記エッチストップ層と前記第１エミッタ層の間の伝導帯不連続量ΔＥｃの絶対値が０．１ｅＶ以下となる組成であることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層の材料がＩｎＰ（インジウム・リン）で、前記エッチストップ層の材料は、組成割合をｘとして、Ｉｎ(x) Ｇａ(1-x) Ａｓ（インジウム・ガリウム・砒素）であって、組成割合ｘが０．０９４〜０．３４０の範囲にあることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層の材料がＩｎＰ（インジウム・リン）で、前記エッチストップ層の材料は、組成割合をｘとして、Ｉｎ(x) Ｇａ(1-x) Ａｓ（インジウム・ガリウム・砒素）であって、組成割合ｘが０．１８３〜０．２４６の範囲にあることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層の材料がＩｎＰ（インジウム・リン）で、前記エッチストップ層の材料は、組成割合をそれぞれｘ、ｙとして、Ｉｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)（インジウム・ガリウム・砒素・リン）であって、組成割合ｙが０．３１８以上１未満の範囲にあり、組成割合ｘが、前記組成割合ｙに対して次のｘ１〜ｘ２の範囲にあることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
ｘ１＝０．３８４ｙ２−１．１８ｙ＋１．１３
ｘ２＝０．２３４ｙ２−０．８３３ｙ＋０．６９２
【請求項５】
前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層の材料がＩｎＰ（インジウム・リン）で、前記エッチストップ層の材料は、組成割合をｘ、ｙとして、Ｉｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)（インジウム・ガリウム・砒素・リン）であって、組成割合ｙが０．３１８以上１未満の範囲にあり、組成割合ｘが、前記組成割合ｙに対して次のｘ３〜ｘ４の範囲にあることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ
。
ｘ３＝０．２３４ｙ２−０．９１２ｙ＋０．９１７
ｘ４＝０．２５７ｙ２−０．９０６ｙ＋０．８３２
【請求項６】
前記エッチストップ層の厚さが、１．５ｎｍ以上、臨界膜厚以下であることを特徴とする請求項１〜５のいずれかに記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
半導体基板（５１）、
前記半導体基板の上に形成されたコレクタコンタクト層（５２）、
前記コレクタコンタクト層の上に形成されたコレクタ電極（５３）およびコレクタ層（５４）、
前記コレクタ層の上に形成されたベース層（５５）、
前記ベース層の上に形成されたベース電極（５６）および第１エミッタ層（５７）、
前記第１エミッタ層の上に形成されたエッチストップ層（５８）、
前記エッチストップ層の上に形成された第２エミッタ層（５９）、
前記第２エミッタ層の上に形成されたドーピング濃度が高い第３エミッタ層（６０）、
前記第３エミッタ層の上に形成されたエミッタコンタクト層（６１）、
前記エミッタコンタクト層の上に形成されたエミッタ電極（６２）とを有し、
前記第１エミッタ層は、前記第３エミッタ層から前記第１エミッタ層までの重なり合う部分であるエミッタ領域と、該エミッタ領域の周辺のレッジ部を含み、前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層が、前記ベース層よりバンドギャップエネルギーが大きい材料で構成されたヘテロ接合バイポーラトランジスタの製造方法において、
前記第２エミッタ層および前記第３エミッタ層の材料を同一とし、前記エッチストップ層を前記第２エミッタ層および前記第３エミッタ層に対して選択的にエッチング可能な材料で構成し、且つ前記第１エミッタ層を前記エッチストップ層に対して選択的にエッチング可能な材料で構成するとともに、
前記エッチストップ層の組成を、前記第２エミッタ層と前記エッチストップ層の間、および、前記エッチストップ層と前記第１エミッタ層の間の伝導帯不連続量ΔＥｃの絶対値が０．１ｅＶ以下となる組成にしたことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタのエミッタ層内に形成したエッチストップ層による電子の輸送特性の劣化を抑制し、オン電圧を低減するための技術に関する。
【背景技術】
【０００２】
ＩｎＰ（インジウム・リン）系のヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと記す）は優れた材料特性により、高速で高耐圧を実現することが可能である。ＨＢＴは、半導体層がエピタキシャル成長法により形成されるために、立ち上り電圧の均一性に優れており、高速の高集積デジタルＩＣを実現するのに有利とされている。
【０００３】
高集積デジタルＩＣでは長期信頼性の確保が重要になるが、ＨＢＴではエミッタ層の一部をガードリングとして残したレッジ構造を形成することが必須である。レッジ構造とは、電流集中が起きやすいエミッタ領域の周辺に、エミッタ層の一部をレッジ部として残した構造をいう。ＨＢＴでレッジ構造を形成するのはＧａＡｓ（ガリウム・砒素）系、ＩｎＰ系等の材料系に依存することはなく、長期信頼性を確保するための構造としては一般的な知見である。
【０００４】
ＩｎＰ系のＨＢＴでレッジを形成するための手法がいくつか報告されている。一例として、特許文献１に開示されたレッジ構造のＩｎＰ系ＨＢＴの断面図を図１５に示す。
【０００５】
このＩｎＰ系ＨＢＴは、ＩｎＰ等の半導体基板１の上にｎ＋−ＩｎＰのサブコレクタ層２が形成され、サブコレクタ層２の上に、ｎ−ＩｎＰのコレクタ層３とコレクタ電極２１が形成され、コレクタ層３の上にｐ＋−ＩｎＧａＡｓのベース層４が形成され、ベース層４の上に、ｎ−ＩｎＰのエミッタ層５とベース電極２２が形成され、エミッタ層５の上に、ｎ＋−ＩｎＰのエミッタコンタクト層（キャップ層）６が形成され、さらにその上にｎ＋−ＩｎＧａＡｓのエミッタコンタクト層（キャップ層）７が形成され、その上にエミッタ電極２３が形成されている。
【０００６】
ここで、ベース層４とエミッタコンタクト層７のＩｎとＧａの組成割合（化学量論的な組成比）をｘ、１−ｘとすると、ベース層４の組成はｐ＋−Ｉｎ(x) Ｇａ(1-x) Ａｓで表され、エミッタコンタクト層７の組成はｎ＋−Ｉｎ(x) Ｇａ(1-x) Ａｓで表されるが、一般的に、基板であるＩｎＰに対して格子整合する組成割合としてｘ＝０．５３２が用いられている。なお、一組の組成割合はｘ、１−ｘのように表され、一方の値ｘが決まれば他方も一義的に決まるので、以下の説明では一組の組成割合を一方の値ｘで表すものとする。
【０００７】
また、ＨＢＴとしてのエミッタ領域は、エミッタ層５、エミッタコンタクト層６、７の重なりあった部分であり、このエミッタ領域より広く形成されたエミッタ層５′は、一部エッチングして薄くした部分をレッジとして使用されている。
【０００８】
また、製造過程において、エミッタ電極２３及びエミッタ領域の側面にはＳｉＮ膜などでレッジ保護膜３１（サイドウォール）を形成して、それをマスクとしてレッジ部のＩｎＰがエッチングされる。その後にベース電極２２を形成して、ベースメサエッチングを行ってコレクタ電極２１を形成してレッジ構造のＨＢＴが完成する。
【０００９】
このＨＢＴの場合、エミッタ層５のＩｎＰの一部をエッチング除去して残り部分をレッジ部として使用するが、このように半導体層を一部厚さのみエッチングするには高い制御性を要求され、一般に材料がＩｎＰのエッチングは制御性が悪いためにレッジ構造を安定して形成することは困難であった。
【００１０】
これを解決する方法として、特許文献１には、エミッタ層中にエッチストップ層を挿入してレッジ部を確実に形成する方法が提案されている。エッチストップ層とはエミッタ層と材料の異なるごく薄い層のことであり、ウエットエッチングで選択的にエッチングできる材料で構成される。
【００１１】
例えばエミッタ層をＩｎＰとした場合、エッチストップ層として、基板であるＩｎＰに格子整合するＩｎ(x) Ｇａ(1-x) Ａｓ（ｘ＝０．５３２）を材料として選択すると、ＩｎＰのエッチングは例えば塩酸系エッチャントで行い、Ｉｎ(x) Ｇａ(1-x) Ａｓのウエットエッチングはクエン酸系や硫酸系エッチントで行えば選択エッチングが可能になり、ＩｎＰ系の材料は結晶の異方性が大きいためにアンダーカットも大きくなることはない。
【００１２】
信頼性確保で必須となるレッジを確実に形成するために、エッチストップ層を導入することは極めて有効な手法であり、発明者らの経験ではウエハ面内の均一性の点でもエミッタ層のエッチングを途中で止める方法と比較して大幅な改善がみられている。
【００１３】
なお、エミッタ層５、５′、６とエミッタコンタクト（キャップ）層７であるＩｎ(x) Ｇａ(1-x) Ａｓ（ｘ＝０．５３２）とのヘテロ界面（異物質間の界面）の抵抗成分を低減するために、エミッタ層は、ｎ−ＩｎＰ５、５′とｎ＋−ＩｎＰ６の積層構造とする必要がある。通常レッジ５′は表面効果によりキャリアが空乏化されてエミッタ電流が流れることは無いが、ｎ＋−ＩｎＰのエミッタコンタクト層（キャップ層）６をレッジ部に残すと、そのｎ＋−ＩｎＰを経由してエミッタ電流がレッジ部に流れてしまう。レッジはエミッタ電流が流れる領域の周辺での電流集中を緩和させるために形成するが、レッジ部自体に電流が流れてしまうと、電流集中を抑制させることができずに信頼性の低下を招く等、レッジ構造としての特徴を失ってしまう。したがって、レッジ部のエミッタの構造は、ｎ＋−ＩｎＰのエミッタコンタクト層（キャップ層）６を含まない構造となり、ｎ−ＩｎＰとｎ＋−ＩｎＰの積層構造であるエミッタ領域のエミッタと同一の構造にすることはできない。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１１−００３８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
前記のようにＨＢＴにおいてエッチストップ層を導入することにより、デバイス特性の均一性は飛躍的に向上できることが分かっている。
【００１６】
しかしながら、エッチストップ層をエミッタ層中に挿入することによる弊害も存在する。具体的にはエッチストップ層をエミッタＩｎＰ中に挿入するため、後述の図１１の（ａ）のように、ヘテロ界面の伝導帯不連続量ΔＥｃ（以下、単にΔＥｃと記す）によるポテンシャル井戸がエミッタ中に形成されて、電子の輸送特性が低下してしまうことが挙げられる。これにより、電子の輸送特性が劣化して、Ｇｕｍｍｅｌ特性、即ち、トランジスタのベースエミッタ間電圧Ｖｂｅ対コレクタ電流Ｉｃの特性（以下、Ｖｂｅ／Ｉｃ特性と記す）でのオン電圧が大きくなってしまうことが分かっている。したがって、エッチストップ層前後のＩｎＰ/ＩｎＧａＡｓのヘテロ界面におけるΔＥｃの影響を抑制することができれば、エッチストップ層の恩恵だけを受け取ることができるようになる。
【００１７】
例えば、エッチストップ層の厚さを１ｎｍ以下にすれば、量子効果により量子化準位が発生して実効的にΔＥｃを小さくする方法が理論的には可能と考えられるが、量子化準位のレベルは厚さに大きく依存するため、エピタキシャル成長時の製造上の厚さバラツキを考慮すると結果的に安定したデバイス特性を得るのは難しい。
【００１８】
また、ＩｎＰ/ＩｎＧａＡｓ界面のΔＥｃの影響を低減する他の方法として、特許文献１のようにエッチストップ層を縮退する程度までキャリアをドーピングする方法も考えられるが、この特許文献１に示されるような１Ｅ１９ｃｍ−３（＝１×１０１９ｃｍ−３）を超えるドーピングを行うと結晶成長時にヘイズが発生して、その後のエピタキシャル成長を継続するのは難しい。また、数ｎｍという薄い半導体層に対して高濃度のドーピングを制御性よく行うことも容易ではない。
【００１９】
本発明は、エッチストップ層の組成や材料を適切に選択することにより、エッチストップ層でのポテンシャル井戸の形成を抑制して、電子の輸送特性を改善してＶｂｅ／Ｉｃ特性でのオン電圧を低減したＨＢＴを提供することを目的とする。
【課題を解決するための手段】
【００２０】
前記目的を達成するために、本発明の請求項１のヘテロ接合バイポーラトランジスタは、
半導体基板（５１）、
前記半導体基板の上のコレクタコンタクト層（５２）、
前記コレクタコンタクト層の上のコレクタ電極（５３）およびコレクタ層（５４）、
前記コレクタ層の上のベース層（５５）、
前記ベース層の上のベース電極（５６）および第１エミッタ層（５７）、
前記第１エミッタ層の上のエッチストップ層（５８）、
前記エッチストップ層の上の第２エミッタ層（５９）、
前記第２エミッタ層の上のドーピング濃度が高い第３エミッタ層（６０）、
前記第３エミッタ層の上のエミッタコンタクト層（６１）、
前記エミッタコンタクト層の上のエミッタ電極（６２）とを有し、
前記第１エミッタ層は、前記第３エミッタ層から前記第１エミッタ層までの重なり合う部分であるエミッタ領域と、該エミッタ領域の周辺のレッジ部を含み、前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層が、前記ベース層よりバンドギャップエネルギーが大きい材料で構成されたヘテロ接合バイポーラトランジスタにおいて、
前記第２エミッタ層および前記第３エミッタ層の材料は同一であり、前記エッチストップ層が前記第２エミッタ層および前記第３エミッタ層に対して選択的にエッチング可能な材料で構成され、且つ前記第１エミッタ層が前記エッチストップ層に対して選択的にエッチング可能な材料で構成され、
さらに、前記エッチストップ層は、前記第２エミッタ層と前記エッチストップ層の間、および、前記エッチストップ層と前記第１エミッタ層の間の伝導帯不連続量ΔＥｃの絶対値が０．１ｅＶ以下となる組成であることを特徴とする。
【００２１】
また、本発明の請求項２のヘテロ接合バイポーラトランジスタは、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層の材料がＩｎＰ（インジウム・リン）で、前記エッチストップ層の材料は、組成割合をｘとして、Ｉｎ(x) Ｇａ(1-x) Ａｓ（インジウム・ガリウム・砒素）であって、組成割合ｘが０．０９４〜０．３４０の範囲にあることを特徴とする。
【００２２】
また、本発明の請求項３のヘテロ接合バイポーラトランジスタは、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層の材料がＩｎＰ（インジウム・リン）で、前記エッチストップ層の材料は、組成割合をｘとして、Ｉｎ(x) Ｇａ(1-x) Ａｓ（インジウム・ガリウム・砒素）であって、組成割合ｘが０．１８３〜０．２４６の範囲にあることを特徴とする。
【００２３】
また、本発明の請求項４のヘテロ接合バイポーラトランジスタは、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層の材料がＩｎＰ（インジウム・リン）で、前記エッチストップ層の材料は、組成割合をそれぞれｘ、ｙとして、Ｉｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)（インジウム・ガリウム・砒素・リン）であって、組成割合ｙが０．３１８以上１未満の範囲にあり、組成割合ｘが、前記組成割合ｙに対して次のｘ１〜ｘ２の範囲にあることを特徴とする。
ｘ１＝０．３８４ｙ２−１．１８ｙ＋１．１３
ｘ２＝０．２３４ｙ２−０．８３３ｙ＋０．６９２
【００２４】
また、本発明の請求項５のヘテロ接合バイポーラトランジスタは、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層の材料がＩｎＰ（インジウム・リン）で、前記エッチストップ層の材料は、組成割合をｘ、ｙとして、Ｉｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)（インジウム・ガリウム・砒素・リン）であって、組成割合ｙが０．３１８以上１未満の範囲にあり、組成割合ｘが、前記組成割合ｙに対して次のｘ３〜ｘ４の範囲にあることを特徴とする。
ｘ３＝０．２３４ｙ２−０．９１２ｙ＋０．９１７
ｘ４＝０．２５７ｙ２−０．９０６ｙ＋０．８３２
【００２５】
また、本発明の請求項６のヘテロ接合バイポーラトランジスタは、請求項１〜５のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、
前記エッチストップ層の厚さが、１．５ｎｍ以上、臨界膜厚以下であることを特徴とする。
【００２６】
また、本発明の請求項７のヘテロ接合バイポーラトランジスタの製造方法は、
半導体基板（５１）、
前記半導体基板の上に形成されたコレクタコンタクト層（５２）、
前記コレクタコンタクト層の上に形成されたコレクタ電極（５３）およびコレクタ層（５４）、
前記コレクタ層の上に形成されたベース層（５５）、
前記ベース層の上に形成されたベース電極（５６）および第１エミッタ層（５７）、
前記第１エミッタ層の上に形成されたエッチストップ層（５８）、
前記エッチストップ層の上に形成された第２エミッタ層（５９）、
前記第２エミッタ層の上に形成されたドーピング濃度が高い第３エミッタ層（６０）、
前記第３エミッタ層の上に形成されたエミッタコンタクト層（６１）、
前記エミッタコンタクト層の上に形成されたエミッタ電極（６２）とを有し、
前記第１エミッタ層は、前記第３エミッタ層から前記第１エミッタ層までの重なり合う部分であるエミッタ領域と、該エミッタ領域の周辺のレッジ部を含み、前記第１エミッタ層、前記第２エミッタ層および前記第３エミッタ層が、前記ベース層よりバンドギャップエネルギーが大きい材料で構成されたヘテロ接合バイポーラトランジスタの製造方法において、
前記第２エミッタ層および前記第３エミッタ層の材料を同一とし、前記エッチストップ層を前記第２エミッタ層および前記第３エミッタ層に対して選択的にエッチング可能な材料で構成し、且つ前記第１エミッタ層を前記エッチストップ層に対して選択的にエッチング可能な材料で構成するとともに、
前記エッチストップ層の組成を、前記第２エミッタ層と前記エッチストップ層の間、および、前記エッチストップ層と前記第１エミッタ層の間の伝導帯不連続量ΔＥｃの絶対値が０．１ｅＶ以下となる組成にしたことを特徴とする。
【発明の効果】
【００２７】
上記のように、本発明では、第２エミッタ層および第３エミッタ層の材料を同一とし、エッチストップ層を第２エミッタ層および第３エミッタ層に対して選択的にエッチング可能な材料で構成し、且つ第１エミッタ層をエッチストップ層に対して選択的にエッチング可能な材料で構成するとともに、エッチストップ層の組成を、第２エミッタ層とエッチストップ層の間、およびエッチストップ層と第１エミッタ層の間の伝導帯不連続量ΔＥｃの絶対値が０．１ｅＶ以下となる組成にしている。
【００２８】
これにより、エッチストップ層をエミッタ層内に形成してもエミッタの輸送特性の劣化がなく、Ｖｂｅ／Ｉｃ特性でのオン電圧の低減が可能となる。
【００２９】
また、エッチストップ層を用いてレッジ構造を形成できるため、均一性に優れたヘテロ接合バイポーラトランジスタを容易に提供することができる。
【００３０】
また、エミッタ層とエミッタコンタクト層間を高濃度層でつなぐことができるため、エミッタ抵抗の低減が可能となる。
【００３１】
さらに、レッジ構造を容易に形成できるため、高い信頼性を確保することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態の構造図
【図２】Ｉｎ(x) Ｇａ(1-x) Ａｓの組成割合ｘとΔＥｃとの相関を表す図
【図３】本発明の実施形態のＨＢＴの製造プロセスを説明するための図
【図４】本発明の実施形態のＨＢＴの製造プロセスを説明するための図
【図５】本発明の実施形態のＨＢＴの製造プロセスを説明するための図
【図６】本発明の実施形態のＨＢＴの製造プロセスを説明するための図
【図７】本発明の実施形態のＨＢＴの製造プロセスを説明するための図
【図８】本発明の実施形態のＨＢＴの製造プロセスを説明するための図
【図９】本発明の実施形態のＨＢＴの製造プロセスを説明するための図
【図１０】本発明の実施形態のＨＢＴの製造プロセスを説明するための図
【図１１】従来構造のＨＢＴと実施形態構造のＨＢＴのエミッタ領域のエネルギーバンド図
【図１２】従来構造のＨＢＴと実施形態構造のＨＢＴのＶｂｅ／Ｉｃ特性図
【図１３】４元混晶のエッチストップ層Ｉｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)を用いた場合で、ΔＥｃの絶対値が０．１ｅＶ以下となる組成範囲を示す図
【図１４】４元混晶のエッチストップ層Ｉｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)を用いた場合で、ΔＥｃの絶対値がｋＢＴ（Ｔ＝３００Ｋ）以下となる組成範囲を示す図
【図１５】従来構造のＨＢＴの構造図
【発明を実施するための形態】
【００３３】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したＨＢＴ５０の構造を示す断面図である。
【００３４】
このＨＢＴ５０は、ＩｎＰの半導体基板５１上にコレクタコンタクト層５２が形成され、その上にコレクタ電極５３と、コレクタ層５４が形成され、コレクタ層５４の上にベース層５５が形成されている。
【００３５】
また、ベース層５５の上には、ベース電極５６および第１エミッタ層５７が形成され、第１エミッタ層５７の上には、下から順にエッチストップ層５８、第２エミッタ層５９、第３エミッタ層６０、エミッタコンタクト層６１が積層されている。また、エミッタコンタクト層６１の上にはエミッタ電極６２が形成されている。
【００３６】
第３エミッタ層６０から第１エミッタ層５７までの重なり部（メサ部）であるエミッタ領域の周囲には、第１エミッタ層５７からなるレッジ部が形成され、第１エミッタ層５７、第２エミッタ層５８および第３エミッタ層６０が、ベース層５５よりバンドギャップエネルギーが大きい材料で構成されている。
【００３７】
ここで、上記各層の材料、厚さ（ｔ）、不純物濃度（Ｎｄ、Ｎａ）の一例を示す。
コレクタコンタクト層５２    ｎ＋−ＩｎＰ，ｔ＝２５０ｎｍ，Ｎｄ＝１Ｅ１９ｃｍ−３
コレクタ層５４    ｎ−Ｉｎ(x) Ｇａ(1-x) Ａｓ（ｘ＝０．５３２），ｔ＝４００ｎｍ、Ｎｄ＝１Ｅ１７ｃｍ−３
ベース層５５    ｐ＋−Ｉｎ(x) Ｇａ(1-x) Ａｓ（ｘ＝０．５３２），ｔ＝５０ｎｍ、Ｎａ＝４Ｅ１９ｃｍ−３
第１エミッタ層５７    ｎ−ＩｎＰ，ｔ＝３０ｎｍ，Ｎｄ＝３Ｅ１７ｃｍ−３
エッチストップ層５８    ｎ−Ｉｎ(x) Ｇａ(1-x) Ａｓ（ｘ＝０．２１４），ｔ＝２ｎｍ、Ｎｄ＝３Ｅ１７ｃｍ−３
第２エミッタ層５９    ｎ−ＩｎＰ，ｔ＝２０ｎｍ，Ｎｄ＝３Ｅ１７ｃｍ−３
第３エミッタ層６０    ｎ＋−ＩｎＰ，ｔ＝２０ｎｍ，Ｎｄ＝１Ｅ１９ｃｍ−３
エミッタコンタクト層６１    ｎ＋−Ｉｎ(x) Ｇａ(1-x) Ａｓ（ｘ＝０．５３２），ｔ＝７０ｎｍ、Ｎｄ＝１Ｅ１９ｃｍ−３
【００３８】
第１エミッタ層５７の外縁は、エミッタ領域の外にガードリング状にエミッタ領域よりも長さＬだけ広い範囲で形成されたレッジ構造を有している。以降Ｌをレッジ部の長さと定義する。レッジ部の長さＬは、発明者らの経験によれば、最小はベース層の厚さ程度あればレッジとしての機能を果たす。ただし、製造上のばらつきを考慮して例えばレッジ部の長さを１μｍ程度まで大きくすることも可能であるが、そうした場合は容量の増加を招いて高周波特性が低下するため、一般には０．５〜０．８μｍ程度が上限になる。
【００３９】
また、エミッタ電極６２とエミッタメサ部の側面とレッジ部の上部に、窒化シリコンＳｉＮ等による絶縁膜７０が形成されている。
【００４０】
上記したように、エッチストップ層５８として、Ｉｎ(x) Ｇａ(1-x) Ａｓの組成割合をｘ＝０．２１４としているが、発明者らは、このように組成割合を決めることで、上下のＩｎＰの第１エミッタ層５７と第２エミッタ層５９との間のΔＥｃをほぼゼロにすることができ、ポテンシャル井戸が形成されないことを見いだした。
【００４１】
以下、この点について説明する。
ＧａＡｓ、ＩｎＡｓ及びＩｎＰの電子親和力はそれぞれ４．９０ｅＶ、４．０７ｅＶ、４．４０ｅＶであることから、ＧａＡｓとＩｎＡｓの混晶であるＩｎ(x) Ｇａ(1-x) ＡｓとＩｎＰとのヘテロ接合では、ΔＥｃがゼロとなる最適な組成割合（ｘ）が存在するはずである。
【００４２】
発明者らが結晶の歪を考慮したモデルソリッド理論による計算を行って、Ｉｎ(x) Ｇａ(1-x) Ａｓの組成割合ｘとΔＥｃとの相関を求めたところ、図２に示すように、ｘ＝０．２１４において、ΔＥｃはほぼゼロになることを確認した。
【００４３】
ポテンシャル井戸の深さはΔＥｃと相関があり、室温（絶対温度でＴ＝３００Ｋ）でのｋＢＴ（＝０．０２６ｅＶ）の概ね３〜４倍以下であればポテンシャル井戸の影響は受けにくいことから、ΔＥｃの絶対値が０．１ｅＶ以下である組成割合を求めると、３元混晶のＩｎ(x) Ｇａ(1-x) Ａｓの場合、組成割合ｘが０．０９４〜０．３４０の範囲Ａとなる（ｋＢはボルツマン定数）。
【００４４】
また、素子の特性を重要視して、ΔＥｃの絶対値をｋＢＴ以下に限定する場合、組成割合ｘは、０．１８３〜０．２４６の範囲Ｂである必要がある。エッチストップ層５８の厚さについては、量子準位の影響を受けずに、発明者らの経験上、製造上問題なく形成できる１．５ｎｍ以上（より製造の容易性を求める場合２ｎｍ以上）で、格子整合歪の影響を受けないよう臨界膜厚（結晶成長可能な最大膜厚）以下である必要がある。例えば、Ｉｎ(x) Ｇａ(1-x) Ａｓ  （ｘ＝０．２１４）での臨界膜厚は約５ｎｍである。
【００４５】
なお、ＩｎＰの価電子帯端を基準（０ｅＶ）と設定した場合における、ΔＥｃ＝０となる構造のＩｎＰと３元混晶のエッチストップ層Ｉｎ(x) Ｇａ(1-x) Ａｓの間の価電子帯不連続量ΔＥvhh 、ΔＥvlh およびエッチストップ層自体のバンドギャップＥghh 、Ｅglh について計算した結果、
ΔＥvhh ＝０．３５８５ｅＶ
ΔＥvlh ＝０．５３０１ｅＶ
Ｅghh ＝０．９９１５ｅＶ
Ｅglh ＝０．８１９９ｅＶ
が得られ、
価電子帯不連続量とエッチストップ層のバンドギャップの和を取ると、
ΔＥvhh ＋Ｅghh ＝１．３５ｅＶ
ΔＥvlh ＋Ｅglh ＝１．３５ｅＶ
となり、いずれもＩｎＰのバンドギャップである１．３５ｅＶと等しくなることが判る。このことから、上記ｘ＝０．２１４の組成で伝導帯不連続ΔＥｃ＝０であることが十分に裏付けられている。
【００４６】
このことは、後述する４元混晶のエッチストップ層Ｉｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)の場合で、組成割合ｙを０〜１の間で変化させた場合でも同様に成立することが確かめられている。
【００４７】
なお、ＨＢＴの動作原理上、ベース層から注入された正孔がエミッタ層に入り込まないように価電子帯にも配慮する必要があるが、上記の組成割合の範囲Ａ、Ｂでの価電子帯不連続量ΔＥｖを求めた結果は以下の通りである。
【００４８】
価電子帯の不連続量は重い正孔と軽い正孔それぞれに対して、ｘ＝０．０９４〜０．３４０の範囲で、ΔＥvhh＝０．３６０〜０．３５８ｅＶ、ΔＥvlh＝０．６０５〜０．４５７ｅＶ、ｘ＝０．１８３〜０．２４６の範囲で、ΔＥvhh＝０．３５９〜０．３５８ｅＶ、ΔＥvlh＝０．５４９〜０．５１１ｅＶであり、ＨＢＴ動作に影響を与えることはない。
【００４９】
次に、上記構成のＨＢＴ５０の製造プロセスについて説明する。ここでは上記構造のＨＢＴ５０単体の製造プロセスを説明するが、実際に複数のＨＢＴを有する集積回路を製造する場合、より大きな半導体基板上に上記各層の材料となる半導体層をエピタキシャル成長させ、エッチング等の処理により回路素子を形成する。また、上記構造のＨＢＴ５０で半導体基板５１上に積層された各層の材料となる半導体層については、完成後の各層の名称「……層」に対応した「……材料層」の名称を用い、完成後の各層の符号に１００を加えて表すものとし、これらの材料層の組成は、完成後の各層の組成と同じものとする。
【００５０】
始めに、図３に示しているように、ＩｎＰの半導体基板５１上に、下から順に、コレクタコンタクト層５２、コレクタ材料層１５４、ベース材料層１５５、第１エミッタ材料層１５７、エッチストップ材料層１５８、第２エミッタ材料層１５９、第３エミッタ材料層１６０、エミッタコンタクト材料層１６１を、それぞれ所定の厚さでエピタキシャル成長させ、さらに、その上に、例えばＷＳｉ（タングステン・シリコン）膜でエミッタ電極６２を形成する。このエミッタ電極６２は、所望のエミッタ領域の寸法（例えば１μｍ）よりもやや大きめのパターンで形成する。
【００５１】
次に、図４のように、エミッタ電極６２をマスクとして、エミッタコンタクト材料層１６１のＩｎ(x) Ｇａ(1-x) Ａｓ（ｘ＝０．５３２）を、例えばクエン酸系エッチング液でエッチングし、第２エミッタ材料層１５９と第３エミッタ材料層１６０であるＩｎＰを例えば塩酸系エッチング液でそれぞれ選択エッチングで除去して、幅がほぼ１μｍのエミッタ領域（第１領域）に含まれる第２エミッタ層５９、第３エミッタ層６０、エミッタコンタクト層６１を形成する。
【００５２】
次に、図５のように、エッチストップ材料層１５８のうちエミッタ領域の外側の領域を、例えばクエン酸系のエッチング液で除去してエッチストップ層５８を形成し、さらに、図６のように、ウエハ全面にプラズマＣＶＤ法等によりＳｉＮの絶縁膜１７０を形成する。
【００５３】
そして、図７のように、フォトリソグラフィーを行ってエミッタ電極６２上にレジスト８０による開口パターンを形成し、例えば、ＳＦ６ガス等の反応性ドライエッチング（ＲＩＥ）により絶縁膜１７０の一部を除去し、その後レジスト８０を有機溶剤等で除去する。
【００５４】
この開口パターン幅はエミッタ電極６２よりも細く、例えば０．８μｍ幅程度として、アライメントずれなどが起きてもエミッタ電極６２の側壁までレジストがカバーされるようにする。
【００５５】
次に、図８のように、フォトリソグラフィーを行ってレッジ部（第２領域）となるレジスト８１のパターンを形成し、絶縁膜１７０の周縁部をＲＩＥエッチングにて除去した後に、残りの絶縁膜７０をマスクとして、第１エミッタ材料層１５７の周縁部を、レッジ部となる部分を残してエッチングで除去する。このレジスト８１は有機溶剤等で除去する。
【００５６】
そして、図９のように、ベース材料層１５５の上にベース電極５６を蒸着により形成する。なお、このベース電極５６を形成する際に、電極材料をエミッタ電極６２の上にも蒸着させ、エミッタ電極を２層構造としてもよい。
【００５７】
最後に、図１０のように、ベースメサエッチングを行ってベース材料層１５５とコレクタ材料層１５４をエッチングし、コレクタ電極５３を形成すれば、図１に示したＨＢＴ５０が完成する。
【００５８】
上記実施形態の構造のＨＢＴ５０と従来構造（エッチストップ層組成割合ｘ＝０．５３２）のＨＢＴのエミッタ層のエネルギーバンド図を図１１（ａ）、（ｂ）に示す。図１１の（ａ）に示した従来構造のエネルギーバンド図で、上方に示された伝導帯端(Conduction Band Edge)のエミッタ層中のエッチストップ層（ＥＳＬ）の位置で大きく凹んで表されたポテンシャル井戸（量子井戸）が存在するのに対し、図１１の（ｂ）に示した実施形態の構造のバンド図の上方に示された伝導帯端のエッチストップ層（ＥＳＬ）の位置には、このポテンシャル井戸が見られない。なお、図１１の（ａ）、（ｂ）の下方の特性は価電子帯端（Valence Band Edge)の特性である。
【００５９】
また、図１２に、上記実施形態のＨＢＴ５０のＶｂｅ／Ｉｃ特性（図では新構造と記す）と従来構造のＨＢＴのＶｂｅ／Ｉｃ特性（図では従来と記す）を示す。両者を比較すると、新構造の特性は、従来の特性より上方にあって同一コレクタ電流に対して、ベース・エミッタ電圧が低くなっている。つまりＯＮ（オン）電圧が低減されていることが判る。これは、前記したように、実施形態のＨＢＴ５０のエッチストップ層の量子井戸の凹みが解消され、電子の輸送特性が改善されたことによるものである。
【００６０】
前記実施形態では、エッチストップ層５８として、３元混晶のＩｎ(x) Ｇａ(1-x) Ａｓを用いたが、４元混晶のＩｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)（インジウム・ガリウム・砒素・リン）であってもよい。
【００６１】
４元混晶のＩｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)に対して、前記したモデルソリッド理論により得られた計算結果から、エッチストップ層の伝導帯端が、ＩｎＰの伝導帯端より０．１ｅＶ高エネルギー側にあるＩｎの組成割合ｘおよびＡｓの組成割合ｙの関係は、図１３内の上方の曲線ｘ１であり、一方、エッチストップ層の伝導帯端が、ＩｎＰの伝導帯端より０．１ｅＶ低エネルギー側にあるＩｎの組成割合ｘおよびＡｓの組成割合ｙの関係は、図１３内の下方の曲線ｘ２となる。
【００６２】
また、４元混晶のＩｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)のエッチストップ層がＩｎＰに比較して塩酸系エッチング液に対し十分な耐エッチング性を有するためには、上記４元混晶中のＡｓの組成割合ｙが、０．３１８以上であればよいことが発明者らの知見としてある。
【００６３】
したがって、ＩｎＰの伝導帯端に対する４元混晶のＩｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)のエッチストップ層のヘテロ障壁の絶対値を０．１ｅＶ以下(|ΔＥｃ|≦０．１ｅＶ)とするためには、組成割合ｙが０．３１８以上１未満の範囲で、組成割合ｘが、ｘ１〜ｘ２の範囲にあればよいことが判る（ｙ＝１は、３元混晶となるので除外する）。
【００６４】
ここで、曲線ｘ１、ｘ２は、ｙについて以下の２次曲線で近似することができる。
ｘ１＝０．３８４ｙ２−１．１８ｙ＋１．１３
ｘ２＝０．２３４ｙ２−０．８３３ｙ＋０．６９２
【００６５】
同様に、ＩｎＰの伝導帯端に対する４元混晶のＩｎ(x) Ｇａ(1-x) Ａｓ(y) Ｐ(1-y)のエッチストップ層のヘテロ障壁の絶対値をｋＢＴ（Ｔ＝３００Ｋ）以下(|ΔＥｃ|≦ｋＢＴ≒２５．９ｍｅＶ）にするための組成範囲を求めると、図１４のように、０．３１８以上１未満のｙの範囲内で、上方の曲線ｘ３と下方の曲線ｘ４に囲まれた領域に限定される。この領域は、図１３の条件に対して、ΔＥｃの幅が狭まるため減退範囲面積が約１／３以下程度となる。
【００６６】
ここで、曲線ｘ３、ｘ４は、ｙについて以下の２次曲線で近似することができる。
ｘ３＝０．２３４ｙ２−０．９１２ｙ＋０．９１７
ｘ４＝０．２５７ｙ２−０．９０６ｙ＋０．８３２
【００６７】
また、上記実施形態では、ｎｐｎ型のＩｎＰ／ＩｎＧａＡｓ系ＨＢＴの例であったが、前記したように、ΔＥｃの絶対値が０．１ｅＶ以下あるいはｋＢＴ以下にできる組成のものであれば本発明を同様に適用できる。例えば、ベース層にＧａＡｓＳｂ（ガリウム・砒素・アンチモン）を用いたＩｎＰ／ＧａＡｓＳｂ系ＨＢＴにも適用でき、その他、各エミッタ層、エッチストッパ層の材料として前記以外の材料を用いたＨＢＴについても適用可能である。
【符号の説明】
【００６８】
５０……ＨＢＴ、５１……半導体基板、５２……コレクタコンタクト層、５３……コレクタ電極、５４……コレクタ層、５５……ベース層、５６……ベース電極、５７……第１エミッタ層、５８……エッチストップ層、５９……第２エミッタ層、６０……第３エミッタ層、６１……エミッタコンタクト層、６２……エミッタ電極、７０……絶縁膜、１５４……コレクタ材料層、１５５……ベース材料層、１５７……第１エミッタ材料層、１５８……エッチストップ材料層、１５９……第２エミッタ材料層、１６０……第３エミッタ材料層、１６１……エミッタコンタクト材料層、１７０……絶縁膜
【図１】
2019054021.tif 000003
【図２】
2019054021.tif 000004
【図３】
2019054021.tif 000005
【図４】
2019054021.tif 000006
【図５】
2019054021.tif 000007
【図６】
2019054021.tif 000008
【図７】
2019054021.tif 000009
【図８】
2019054021.tif 000010
【図９】
2019054021.tif 000011
【図１０】
2019054021.tif 000012
【図１１】
2019054021.tif 000013
【図１２】
2019054021.tif 000014
【図１３】
2019054021.tif 000015
【図１４】
2019054021.tif 000016
【図１５】
2019054021.tif 000017