(57)【要約】      （修正有）【課題】容量ばらつきを最小限に抑えることができる内部電極の構造を有する積層セラミックキャパシタを提供する。【解決手段】積層セラミックキャパシタ１００は、誘電体層１１１及び誘電体層を間に挟んで交互に配置される第１及び第２内部電極１２１、１２２を含む本体１１０と、本体の一面に配置され、第１及び第２内部電極とそれぞれ連結される第１及び第２外部電極１４１、１４２と、を含む。第１内部電極は、第１メイン部１２１ａ及び第１メイン部と第１外部電極とを連結する第１リード部１２１ｂを含む。第２内部電極は、第２メイン部１２２ａ及び第２メイン部と第２外部電極とを連結する第２リード部１２２ｂを含む。第２メイン部は、第１メイン部よりもサイズが大きく、第１リード部と第２メイン部とが重なる面積によって形成される容量を相殺するためのスペース部を有する。【選択図】図３
2019054229.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層、及び前記誘電体層を間に挟んで交互に配置される第１及び第２内部電極を含む本体と、
前記本体の一面に配置され、前記第１及び第２内部電極とそれぞれ連結される第１及び第２外部電極と、を含み、
前記第１内部電極は、第１メイン部、及び前記第１メイン部と前記第１外部電極とを連結する第１リード部を含み、
前記第２内部電極は、第２メイン部、及び前記第２メイン部と前記第２外部電極とを連結する第２リード部を含み、
前記第２メイン部は、前記第１メイン部よりもサイズが大きく、前記第１リード部と前記第２メイン部とが重なる面積によって形成される容量を相殺するためのスペース部を有する、積層セラミックキャパシタ。
【請求項２】
前記第１及び第２リード部はそれぞれ、前記第１及び第２メイン部の一側下部に形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２リード部はそれぞれ、前記第１及び第２メイン部の一部側面に形成される、請求項１または２に記載の積層セラミックキャパシタ。
【請求項４】
前記スペース部は、前記第１リード部の対角線方向の端に形成される、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
【請求項５】
前記第２メイン部は、前記第１メイン部よりもＸ％大きく形成され、前記スペース部は、前記第１リード部と前記第２メイン部とが重なる面積よりもＸ％大きく形成され、前記Ｘは２〜１０である、請求項１から４のいずれか一項に記載の積層セラミックキャパシタ。
【請求項６】
前記第１内部電極は、前記第１リード部と、前記第１外部電極と連結される第１延長部と、をさらに含み、
前記第２内部電極は、前記第２リード部と、前記第２外部電極と連結される第２延長部と、をさらに含む、請求項１から５のいずれか一項に記載の積層セラミックキャパシタ。
【請求項７】
前記第１及び第２延長部はＬ字形状である、請求項６に記載の積層セラミックキャパシタ。
【請求項８】
前記第１内部電極と同一平面に形成され、前記第２延長部と重なる位置に形成される第１ダミー部と、前記第２内部電極と同一平面に形成され、前記第１延長部と重なる位置に形成される第２ダミー部と、をさらに含む、請求項６または７に記載の積層セラミックキャパシタ。
【請求項９】
前記第１ダミー部は、前記第２延長部と同一の形状を有し、前記第２ダミー部は、前記第１延長部と同一の形状を有する、請求項８に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１外部電極及び第２外部電極はメッキ層を含む、請求項１から９のいずれか一項に記載の積層セラミックキャパシタ。
【請求項１１】
前記第１及び第２外部電極はＬ字形状である、請求項１から１０のいずれか一項に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関するものである。
【背景技術】
【０００２】
移動通信機器及び電子機器の小型化に伴い、これらに適用される電子部品の軽量化、集積化、薄型化が急速に進んでいる。また、移動通信機器及び電子機器に適用される受動素子は、能動素子よりもさらに多く、いくつかの受動素子の中でも特にキャパシタが多くの注目を浴びている。その理由は、キャパシタが他の受動素子に比べて回路上において圧倒的に多く求められるものであり、マイクロエレクトロニクスの発展に伴い、大きい静電容量及び短い連結長さを有するデカップリングキャパシタに対するニーズも増え、電気回路においてその重要性が増加しているためである。
【０００３】
一方、移動通信機器に適用される周波数帯域（Ｂａｎｄ）が増加している。また、高周波に適用されるキャパシタの場合、容量ばらつきが小さい狭偏差製品が市場の７０％以上を占め、その傾向は増加し続けている実情である。容量ばらつきが小さいキャパシタを実現するためには、静電容量値に影響する支配的な要素因子のうちの一つである内部電極の有効面積を制御することが重要である。
【０００４】
下記特許文献１には、内部電極の形状を制御して内部電極の有効面積を制御した積層セラミックキャパシタが開示されているが、周波数帯域が次第に増加するにつれて、さらに容量ばらつきが小さい積層セラミックキャパシタの開発が求められている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１３０２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的のうちの一つは、容量ばらつきを最小限に抑えることができる内部電極の構造を有する積層セラミックキャパシタを提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を解決するための方法として、本発明は、一例を通じて新規な構造の積層セラミックキャパシタを提案する。具体的には、誘電体層、及び上記誘電体層を間に挟んで交互に配置される第１及び第２内部電極を含む本体と、上記本体の一面に配置され、上記第１及び第２内部電極とそれぞれ連結される第１及び第２外部電極と、を含み、上記第１内部電極は、第１メイン部、及び上記第１メイン部と上記第１外部電極とを連結する第１リード部を含み、上記第２内部電極は、第２メイン部、及び上記第２メイン部と上記第２外部電極とを連結する第２リード部を含み、上記第２メイン部は、上記第１メイン部よりもサイズが大きく、上記第１リード部と上記第２メイン部とが重なる面積によって形成される容量を相殺するためのスペース部を有する。
【発明の効果】
【０００８】
本発明の一実施形態による積層セラミックキャパシタは、内部電極の形状を制御することにより積層精度に加わる影響を減らして、内部電極の積層時の有効面積のばらつきを最小限に抑えることで容量ばらつきを最小化することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態による積層セラミックキャパシタの斜視図を概略的に示したものである。
【図２】図１の本体内部を透視して示したものである。
【図３】図２のＩ−Ｉ'による断面図を概略的に示したものである。
【図４】本発明の一実施形態による積層セラミックキャパシタの製造に用いられる第１内部電極が印刷されたセラミックグリーンシートを示したものである。
【図５】本発明の一実施形態による積層セラミックキャパシタの製造に用いられる第２内部電極が印刷されたセラミックグリーンシートを示したものである。
【図６】積層時の図４及び図５のセラミックグリーンシートがずれることなく整列された場合を示したものである。
【図７】積層時の図４及び図５のセラミックグリーンシートがずれて整列された場合を示したものである。
【図８】本発明の他の一実施形態による積層セラミックキャパシタの製造に用いられる第１内部電極が印刷されたセラミックグリーンシートを示したものである。
【図９】本発明の他の一実施形態による積層セラミックキャパシタの製造に用いられる第２内部電極が印刷されたセラミックグリーンシートを示したものである。
【図１０】積層時の図８及び図９のセラミックグリーンシートがずれることなく整列された場合を示したものである。
【図１１】積層時の図８及び図９のセラミックグリーンシートがずれて整列された場合を示したものである。
【発明を実施するための形態】
【００１０】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００１１】
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができるということを意味する。
【００１２】
図面において、Ｘ方向は第１方向又は長さ方向、Ｙ方向は第２方向又は厚さ方向、Ｚ方向は第３方向、幅方向もしくは積層方向と定義することができる。
【００１３】
図１は本発明の一実施形態による積層セラミックキャパシタの斜視図を概略的に示したものであり、図２は図１の本体内部を透視して示したものであり、図３は図２のＩ−Ｉ'による断面図を概略的に示したものである。
【００１４】
図１〜図３を参照して、本発明の一実施形態による積層セラミックキャパシタ１００の構造について説明する。
【００１５】
本発明の一実施形態による積層セラミックキャパシタ１００は、本体１１０と、本体の外側に配置される第１及び第２外部電極１４１、１４２と、を含む。
【００１６】
本体１１０は、複数の誘電体層１１１が積層された形態であり、複数のグリーンシートを積層した後、これを焼結することで得ることができる。かかる焼結工程により、複数の誘電体層１１１は一体化された形態を有することができる。本体１１０の形状及び寸法ならびに誘電体層１１１の積層数が本実施形態に示したものに限定されるものではなく、例えば、図１に示す形態のように、本体１１０は直方体形状を有することができる。
【００１７】
本体１１０に含まれる誘電体層１１１は、高誘電率を有するセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系物質を含んでもよいが、十分な静電容量を得ることができる限り、当技術分野で知られている他の物質も用いることができる。上記ＢａＴｉＯ３系セラミック粉末としては、例えば、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などが挙げられる。誘電体層１１１には、主成分である上記セラミック材料とともに、必要に応じて、添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに含まれることができる。このうち、添加剤としては、内部電極１２１、１２２に添加されたものと同一の物質を含むことができ、この添加剤の濃度は、均一な焼結特性を確保するように局部的に適宜調節される。
【００１８】
本体１１０は、誘電体層１１１が４層以上積層されて形成されることができ、例えば、４００〜５００層積層されて形成されることができる。積層方向を基準に、本体１１０の上下部には、内部電極を含まない誘電体層を積層することで形成されるカバー層が配置されることができる。
【００１９】
本体１１０の内側には、誘電体層１１１を間に挟んで互いに対向するように配置される第１及び第２内部電極１２１、１２２が含まれる。第１及び第２内部電極１２１、１２２は、互いに異なる外部電極１４１、１４２と連結されて、駆動時に異なる極性を有することができる。第１及び第２内部電極１２１、１２２は、セラミックグリーンシートの一面に所定の厚さで導電性金属を含むペーストを印刷した後、これを焼結することで得ることができる。第１及び第２内部電極１２１、１２２を成す主要構成物質としては、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）などが挙げられ、これらの合金も用いることができる。
【００２０】
第１及び第２内部電極１２１、１２２はそれぞれ、第１及び第２メイン部１２１ａ、１２２ａと、第１及び第２リード部１２１ｂ、１２２ｂと、を含み、第２メイン部１２２ａにはスペース部１２２ａ'が形成される。
【００２１】
第１及び第２メイン部１２１ａ、１２２ａは、有効面積を決定するのに最も大きく寄与し、第１及び第２リード部１２１ｂ、１２２ｂは、第１及び第２メイン部１２１ａ、１２２ａと第１及び第２外部電極１４１、１４２とを電気的に連結する。
【００２２】
スペース部１２２ａ'は、第１リード部１２１ｂと第２メイン部１２２ａとが重なる面積によって形成される容量を相殺するためのものである。
【００２３】
スペース部１２２ａ'ならびに第１及び第２メイン部１２１ａ、１２２ａについてはより詳細に後述する。
【００２４】
一方、内部電極と外部電極とをさらに円滑に連結するために、第１内部電極１２１は、上記第１リード部１２１ｂと、第１外部電極１４１と連結される第１延長部１２１ｃと、をさらに含み、第２内部電極１２２は、第２リード部１２２ｂと、第２外部電極１４２と連結される第２延長部１２２ｃと、をさらに含むことができる。この際、第１及び第２延長部１２１ｃ、１２２ｃはＬ字形状であればよい。
【００２５】
また、電極厚さによる段差の発生を抑制するために、第１内部電極１２１と同一平面に形成され、第２延長部１２２ｃと重なる位置に形成される第１ダミー部１３１と、第２内部電極１２２と同一平面に形成され、第１延長部１２１ｃと重なる位置に形成される第２ダミー部１３２と、をさらに含むことができる。
【００２６】
この際、第１ダミー部１３１は、第２延長部１２２ｃと同一の形状を有し、第２ダミー部１３２は、第１延長部１２１ｃと同一の形状を有することができる。
【００２７】
第１及び第２外部電極１４１、１４２は、本体の外側に配置されて、第１及び第２内部電極１２１、１２２とそれぞれ電気的に連結される。
【００２８】
下面実装の場合、第１及び第２外部電極１４１、１４２は、本体１１０の下面に配置されることができる。
【００２９】
第１及び第２外部電極１４１、１４２は、本体１１０の下面から本体１１０の側面に延長されて、本体１１０の下面の端の一部を覆うようにＬ字形状に配置されることができる。
【００３０】
第１及び第２外部電極１４１、１４２には、導電性ペーストを用いて形成される第１電極層が形成され、第１電極層にそれぞれメッキ層により第２電極層及び第３電極層が形成されることができる。
【００３１】
第２電極層及び第３電極層は、表面への半田接合のために、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）又はニッケル（Ｎｉ）、スズ（Ｓｎ）を順にメッキして形成したものであればよい。
【００３２】
以下、本発明のスペース部１２２ａ'ならびに第１及び第２メイン部１２１ａ、１２２ａについてより詳細に説明する。
【００３３】
誘電体層１１１を間に挟んで第１内部電極１２１と第２内部電極１２２とが互いに重なる面積である有効面積は、積層セラミックキャパシタの容量を決定する支配的な要素である。しかし、積層セラミックキャパシタの内部電極の積層時に生じる工程上の限界により、内部電極が互いに重なる面積においてはばらつきが発生せざるを得ない。特に積層セラミックキャパシタが小型化するにつれて、かかる有効面積のばらつきが発生しやすくなる。
【００３４】
かかる問題点を解決するために、内部電極のサイズを異ならせて有効面積のばらつきを最小化する方案が開発された。内部電極のサイズを異ならせると、若干ずれて整列されても、メイン部が重なる面積は一定に維持することができるため、有効面積のばらつきを最小限に抑えることができるようになる。
【００３５】
しかし、内部電極のサイズが異なるため、サイズが小さい内部電極のリード部とサイズが大きい内部電極のメイン部とが重なる部分によっても容量が形成される可能性があり、サイズが小さい内部電極のリード部とサイズが大きい内部電極のメイン部とが重なる部分は整列がずれるにつれて変動するため、有効面積のばらつきを増加させるおそれがある。
【００３６】
また、サイズが小さい内部電極のリード部とサイズが大きい内部電極のメイン部とが重なる部分による有効面積のばらつきに対する影響を最小限に抑えるためにリード部を薄く形成すると、内部電極と外部電極との間の連結性が低下するおそれがある。
【００３７】
これに対し、本発明の一実施形態による積層セラミックキャパシタ１００では、第１リード部１２１ｂと第２メイン部１２２ａとが重なる面積Ａ１、Ａ１'によって形成される容量を相殺するためのスペース部１２２ａ'を形成することで、有効面積のばらつきをさらに最小限に抑えることができる。
【００３８】
図４は本発明の一実施形態による積層セラミックキャパシタの製造に用いられる第１内部電極が印刷されたセラミックグリーンシートを示したものであり、図５は本発明の一実施形態による積層セラミックキャパシタの製造に用いられる第２内部電極が印刷されたセラミックグリーンシートを示したものであり、図６は積層時の図４及び図５のセラミックグリーンシートがずれることなく整列された場合を示したものであり、図７は積層時の図４及び図５のセラミックグリーンシートがずれて整列された場合を示したものである。
【００３９】
図４〜図７を参照して、スペース部の役割についてより詳細に説明する。図５に示すように、スペース部１２２ａ'とは、第２メイン部１２２ａにおいて導電性金属を含むペーストが印刷されていない空き空間のことである。
【００４０】
積層時の整列がずれると、第１リード部１２１ｂと第２メイン部１２２ａとが重なる面積Ａ１、Ａ１'が増加して、有効面積のばらつきが発生するようになる。すなわち、図６のＡ１よりも図７のＡ１'が大きくなるため、その差の分だけ有効面積のばらつきが発生する。
【００４１】
スペース部１２２ａ'は、内部電極が印刷されず容量形成に寄与しないため、第１リード部１２１ｂと第２メイン部１２２ａとが重なる面積Ａ１、Ａ１'によって形成される容量を相殺することができ、Ｙ方向にずれて整列されて第１リード部と第２メイン部とが重なる面積が変動する場合にも、第１リード部と第２メイン部とが重なる面積Ａ１、Ａ１'に比例して、スペース部と第１メイン部とが重なる面積Ａ２、Ａ２'が変動するため、有効面積のばらつきが発生しない。
【００４２】
第１及び第２リード部１２１ｂ、１２２ｂが第１及び第２メイン部１２１ａ、１２２ａの一側下部に形成される場合、図７に示すように、Ｙ方向にずれて整列されると、第１リード部１２１ｂの幅ｌ１、ｌ１'、及び第１メイン部１２１ａとスペース部１２２ａ'とが重なる面積Ａ２、Ａ２'の幅ｌ２、ｌ２'は変動しないため、ｌ１とｌ１'、ｌ２とｌ２'は同一であるが、Ｙ方向にずれて整列される分だけｔ１がｔ１'に増加してＡ１がＡ１'に大きくなり、Ｙ方向にずれて整列される分だけｔ２がｔ２'に増加してＡ２がＡ２'に大きくなる。これにより、第１リード部１２１ｂと第２メイン部１２２ａとが重なる面積Ａ１、Ａ１'に比例して、スペース部と第１メイン部とが重なる面積Ａ２、Ａ２'が変動するため、有効面積のばらつきが発生しない。
【００４３】
この際、スペース部１２２ａ'は、第１リード部１２１ｂの対角線方向の端に形成されることができる。これは、スペース部１２２ａ'が第１リード部１２１ｂと重なることを防止するためである。
【００４４】
一方、第２メイン部１２２ａは、第１メイン部１２１ａよりもＸ％大きく形成され、スペース部の第１リード部１２１ｂと第２メイン部１２２ａとが重なる面積であるＡ１よりもＸ％大きく形成される。ここで、Ｘは２〜１０であればよい。Ｘが２未満の場合には有効面積のばらつきが発生するおそれがあり、Ｘが１０を超えると確保することができる有効面積が減少して容量が小さくなるか、又は積層セラミックキャパシタのサイズが大きくなって小型化に適さない。
【００４５】
例えば、第２メイン部１２２ａが第１メイン部１２１ａよりも５％大きい場合、スペース部１２２ａ'を第１リード部１２１ｂと第２メイン部１２２ａとが重なる面積であるＡ１よりも５％大きく形成することで、第１リード部１２１ｂと第２メイン部１２２ａとが重なる面積であるＡ１と、スペース部と第１メイン部とが重なる面積であるＡ２とを同一にすることができる。
【００４６】
図８は本発明の他の一実施形態による積層セラミックキャパシタの製造に用いられる第１内部電極が印刷されたセラミックグリーンシートを示したものであり、図９は本発明の他の一実施形態による積層セラミックキャパシタの製造に用いられる第２内部電極が印刷されたセラミックグリーンシートを示したものであり、図１０は積層時の図８及び図９のセラミックグリーンシートがずれることなく整列された場合を示したものであり、図１１は積層時の図８及び図９のセラミックグリーンシートがずれて整列された場合を示したものである。
【００４７】
本発明の他の一実施形態によると、第１及び第２リード部２２１ｂ、２２２ｂが第１及び第２メイン部２２１ａ、２２２ａの一部側面に形成される場合、図１１に示すように、Ｘ方向にずれて整列されると、第１リード部２２１ｂの幅ｌｌ１、ｌｌ１'、及び第１メイン部２２１ａとスペース部２２２ａ'とが重なる面積Ｂ２、Ｂ２'の幅ｌｌ２、ｌｌ２'は変動しないため、ｌｌ１とｌｌ１'、ｌｌ２とｌｌ２'は同一であるが、Ｘ方向にずれて整列される分だけｔｔ１がｔｔ１'に減少してＢ１がＢ１'に小さくなり、Ｘ方向にずれて整列される分だけｔｔ２がｔｔ２'に減少してＢ２がＢ２'に小さくなる。これにより、第１リード部と第２メイン部とが重なる面積Ｂ１、Ｂ１'に比例して、スペース部と第１メイン部とが重なる面積Ｂ２、Ｂ２'は変動するため、有効面積のばらつきが発生しない。
【００４８】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００４９】
１００  積層セラミックキャパシタ
１１０  本体
１１１  誘電体層
１２１  第１内部電極
１２１ａ  第１メイン部
１２１ｂ  第１リード部
１２１ｃ  第１延長部
１２２  第２内部電極
１２２ａ  第２メイン部
１２２ａ'  スペース部
１２２ｂ  第２リード部
１２２ｃ  第２延長部
１３１  第１ダミー部
１３２  第２ダミー部
１４１  第１外部電極
１４２  第２外部電極
【図１】
2019054229.tif 000003
【図２】
2019054229.tif 000004
【図３】
2019054229.tif 000005
【図４】
2019054229.tif 000006
【図５】
2019054229.tif 000007
【図６】
2019054229.tif 000008
【図７】
2019054229.tif 000009
【図８】
2019054229.tif 000010
【図９】
2019054229.tif 000011
【図１０】
2019054229.tif 000012
【図１１】
2019054229.tif 000013