(57)【要約】      （修正有）【課題】ダイオードのスナップバックを抑制することが可能な半導体装置を提供する。【解決手段】半導体装置は、第１のアノード領域１２と、第１のカソード領域１６と、ドリフト領域１８と、第１の方向に伸長する第１のトレンチ２４と、第１のトレンチ電極２８と、を有する第１のダイオード部と、第１の方向の幅が、第１のダイオード領域の第１の方向に直交する第２の方向の幅よりも大きく、第１のダイオード部の第１の方向に隣り合って設けられた第２のダイオード部と、第１のエミッタ領域３０と、第１のコレクタ領域３６と、ドリフト領域１８と、第１のベース領域３４と、第１の方向に伸長する第３のトレンチ４４と、第１のゲート電極４８と、を有し、第１のダイオード部の第２の方向、第２のダイオード部の第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、を備える。【選択図】図３
2019054070.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と第２の面を有する半導体層の中に設けられた第１導電型の第１のアノード領域と、
前記第１のアノード領域と前記第２の面との間に設けられた第２導電型の第１のカソード領域と、
前記第１のアノード領域と前記第１のカソード領域との間に設けられ、前記第１のカソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、
前記半導体層の中に設けられて第１の方向に伸長する第１のトレンチと、
前記第１のトレンチの中に設けられた第１のトレンチ絶縁膜と、
前記第１のトレンチの中であって、前記第１のトレンチ絶縁膜の上に設けられ、前記第１のアノード領域に電気的に接続された第１のトレンチ電極と、を有する第１のダイオード部と、
前記半導体層の中に設けられた第１導電型の第２のアノード領域と、
前記第２のアノード領域と前記第２の面との間に設けられた第２導電型の第２のカソード領域と、
前記第２のアノード領域と前記第２のカソード領域との間に設けられた前記ドリフト領域と、
前記半導体層の中に設けられて前記第１の方向に伸長する第２のトレンチと、
前記第２のトレンチの中に設けられた第２のトレンチ絶縁膜と、の中であって、前記第２のトレンチ絶縁膜の上に設けられ、前記第２のアノード領域に電気的に接続された第２のトレンチ電極と、を有し、
前記第１の方向の幅が、前記第１のダイオード部の前記第１の方向に直交する第２の方向の幅よりも大きく、
前記第１のダイオード部の前記第１の方向に隣り合って設けられた第２のダイオード部と、
前記半導体層の中に設けられた第２導電型の第１のエミッタ領域と、
前記第１のエミッタ領域と前記第２の面との間に設けられた第１導電型の第１のコレクタ領域と、
前記第１のエミッタ領域と前記第１のコレクタ領域との間に設けられた前記ドリフト領域と、
前記第１のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第１のベース領域と、
前記半導体層の中に設けられて前記第１の方向に伸長する第３のトレンチと、
前記第３のトレンチの中に設けられた第１のゲート絶縁膜と、
前記第３のトレンチの中であって、前記第１のゲート絶縁膜の上に設けられた第１のゲート電極と、を有し、
前記第１のダイオード部の前記第２の方向に隣り合って設けられ、前記第２のダイオード部の前記第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、
を備える半導体装置。
【請求項２】
前記第２のダイオード部の前記第１の方向の幅が６０μｍ以上である請求項１記載の半導体装置。
【請求項３】
前記第１のトレンチと前記第２のトレンチは連続している請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第２のトレンチと前記第３のトレンチは離間している請求項１又は請求項２記載の半導体装置。
【請求項５】
前記第１のコレクタ領域が前記第１のダイオード部に設けられた請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第１のカソード領域が前記第１のＩＧＢＴ部に設けられた請求項５記載の半導体装置。
【請求項７】
前記第１のコレクタ領域と前記第１のカソード領域とが前記第１の方向に交互に配置され、前記第１のコレクタ領域と前記第１のカソード領域が接続されている請求項６記載の半導体装置。
【請求項８】
第２のＩＧＢＴ部を更に、備え、
前記第２のＩＧＢＴ部は、
前記第１のダイオード部及び前記第２のダイオード部の前記第２の方向に隣り合って設けられ、
前記半導体層の中に設けられた第２導電型の第２のエミッタ領域と、
前記第２のエミッタ領域と前記第２の面との間に設けられた第１導電型の第２のコレクタ領域と、
前記第２のエミッタ領域と前記第２のコレクタ領域との間に設けられた前記ドリフト領域と、
前記第２のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第２のベース領域と、
前記半導体層の中に設けられて前記第１の方向に伸長する第４のトレンチと、
前記第４のトレンチの中に設けられた第２のゲート絶縁膜と、
前記第４のトレンチの中であって、前記第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、
前記第２のコレクタ領域と前記第１のコレクタ領域が接続され、
前記第２のコレクタ領域の前記第２の方向の幅が前記第１のコレクタ領域の前記第１の方向の幅よりも大きい請求項１乃至請求項７いずれか一項記載の半導体装置。
【請求項９】
前記第２のコレクタ領域の前記第２の方向の幅が６００μｍ以上である請求項８記載の半導体装置。
【請求項１０】
前記半導体層は単結晶シリコンである請求項１乃至請求項９いずれか一項記載の半導体装置。
【請求項１１】
前記第１導電型はｐ型であり、前記第２導電型はｎ型である請求項１乃至請求項１０いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ＲＣ（Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）は、ＩＧＢＴが形成されたＩＧＢＴ部と、ＩＧＢＴ部に隣接しダイオードが形成されたダイオード部とが、同一の半導体層に形成される。ＲＣ−ＩＧＢＴでは、ダイオードが順方向動作する際に、隣接するＩＧＢＴ部のゲート電極に電圧が印加されるとチャネルが形成されて、キャリアが排出される。このため、ダイオードの電流電圧特性にスナップバックが生じるおそれがある。ダイオード部でスナップバックが生じると、例えば、複数のＲＣ−ＩＧＢＴを並列接続している場合に、特定のＲＣ−ＩＧＢＴに電流が集中し、特定のＲＣ−ＩＧＢＴが破壊するおそれがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５０４５７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、ダイオードのスナップバックを抑制することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
一つの実施形態の半導体装置は、第１の面と第２の面を有する半導体層の中に設けられた第１導電型の第１のアノード領域と、前記第１のアノード領域と前記第２の面との間に設けられた第２導電型の第１のカソード領域と、前記第１のアノード領域と前記第１のカソード領域との間に設けられ、前記第１のカソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、前記半導体層の中に設けられて第１の方向に伸長する第１のトレンチと、前記第１のトレンチの中に設けられた第１のトレンチ絶縁膜と、前記第１のトレンチの中であって前記第１のトレンチ絶縁膜の上に設けられ、前記第１のアノード領域に電気的に接続された第１のトレンチ電極と、を有する第１のダイオード部と、前記半導体層の中に設けられた第１導電型の第２のアノード領域と、前記第２のアノード領域と前記第２の面との間に設けられた第２導電型の第２のカソード領域と、前記第２のアノード領域と前記第２のカソード領域との間に設けられた前記ドリフト領域と、前記半導体層の中に設けられて前記第１の方向に伸長する第２のトレンチと、前記第２のトレンチの中に設けられた第２のトレンチ絶縁膜と、前記第２のトレンチの中であって前記第２のトレンチ絶縁膜の上に設けられ、前記第２のアノード領域に電気的に接続された第２のトレンチ電極と、を有し、前記第１の方向の幅が、前記第１のダイオード領域の前記第１の方向に直交する第２の方向の幅よりも大きく、前記第１のダイオード部の前記第１の方向に隣り合って設けられた第２のダイオード部と、前記半導体層の中に設けられた第２導電型の第１のエミッタ領域と、前記第１のエミッタ領域と前記第２の面との間に設けられた第１導電型の第１のコレクタ領域と、前記第１のエミッタ領域と前記第１のコレクタ領域との間に設けられた前記ドリフト領域と、前記第１のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第１のベース領域と、前記半導体層の中に設けられて前記第１の方向に伸長する第３のトレンチと、前記第３のトレンチの中に設けられた第１のゲート絶縁膜と、前記第３のトレンチの中であって前記第１のゲート絶縁膜の上に設けられた第１のゲート電極と、を有し、前記第１のダイオード部の前記第２の方向に隣り合って設けられ、前記第２のダイオード部の前記第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態の半導体装置の模式平面図。
【図２】第１の実施形態の半導体装置の活性領域の模式平面図。
【図３】第１の実施形態の半導体装置の活性領域の一部の模式断面図。
【図４】第１の実施形態の半導体装置の活性領域の一部の模式断面図。
【図５】第１の実施形態の半導体装置の活性領域の模式平面図。
【図６】第１の実施形態の半導体装置の活性領域の模式平面図。
【図７】比較例の半導体装置の活性領域の模式平面図。
【図８】比較例の半導体装置の電流電圧特性を示す図。
【図９】比較例の半導体装置の活性領域の一部の模式断面図。
【図１０】第２の実施形態の半導体装置の活性領域の模式平面図。
【図１１】第３の実施形態の半導体装置の活性領域の模式平面図。
【図１２】第３の実施形態の半導体装置の活性領域の一部の模式断面図。
【図１３】第３の実施形態の半導体装置の活性領域の模式平面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００８】
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記で、各導電型における不純物濃度の相対的な高低を表す場合がある。すなわち、ｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【０００９】
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と第２の面を有する半導体層の中に設けられた第１導電型の第１のアノード領域と、第１のアノード領域と第２の面との間に設けられた第２導電型の第１のカソード領域と、第１のアノード領域と第１のカソード領域との間に設けられ、第１のカソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、半導体層の中に設けられて第１の方向に伸長する第１のトレンチと、第１のトレンチの中に設けられた第１のトレンチ絶縁膜と、第１のトレンチの中であって、第１のトレンチ絶縁膜の上に設けられ、第１のアノード領域に電気的に接続された第１のトレンチ電極と、を有する第１のダイオード部と、半導体層の中に設けられた第１導電型の第２のアノード領域と、第２のアノード領域と第２の面との間に設けられた第２導電型の第２のカソード領域と、第２のアノード領域と第２のカソード領域との間に設けられたドリフト領域と、半導体層の中に設けられて第１の方向に伸長する第２のトレンチと、第２のトレンチの中に設けられた第２のトレンチ絶縁膜と、第２のトレンチの中であって、第２のトレンチ絶縁膜の上に設けられ、第２のアノード領域に電気的に接続された第２のトレンチ電極と、を有し、第１の方向の幅が、第１のダイオード領域の第１の方向に直交する第２の方向の幅よりも大きく、第１のダイオード部の第１の方向に隣り合って設けられた第２のダイオード部と、半導体層の中に設けられた第２導電型の第１のエミッタ領域と、第１のエミッタ領域と第２の面との間に設けられた第１導電型の第１のコレクタ領域と、第１のエミッタ領域と第１のコレクタ領域との間に設けられたドリフト領域と、第１のエミッタ領域とドリフト領域との間に設けられた第１導電型の第１のベース領域と、半導体層の中に設けられて第１の方向に伸長する第３のトレンチと、第３のトレンチの中に設けられた第１のゲート絶縁膜と、第３のトレンチの中であって、第１のゲート絶縁膜の上に設けられた第１のゲート電極と、を有し、第１のダイオード部の第２の方向に隣り合って設けられ、第２のダイオード部の第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、を備える。
【００１０】
図１は、第１の実施形態の半導体装置の模式平面図である。第１の実施形態の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴ１００である。
【００１１】
ＲＣ−ＩＧＢＴ１００は、活性領域１０１と、活性領域１０１を囲む終端領域１０２を備える。活性領域１０１は、ＲＣ−ＩＧＢＴ１００のオン動作時に電流を流す領域として機能する。終端領域１０２は、ＲＣ−ＩＧＢＴ１００のオフ動作時に活性領域１０１の端部に印加される電界の強度を緩和し、ＲＣ−ＩＧＢＴ１００の耐圧を向上させる領域として機能する。
【００１２】
図２は、第１の実施形態の半導体装置の活性領域の模式平面図である。活性領域１０１は、複数のセルダイオード部１１１（第１のダイオード部）、リーディングダイオード部１１２（第２のダイオード部）、複数のセルＩＧＢＴ部１１３（第１のＩＧＢＴ部）を備える。なお、図２中の第１の方向と第２の方向は直交する。
【００１３】
セルダイオード部１１１とセルＩＧＢＴ部１１３は、第２の方向に隣り合って設けられる。セルダイオード部１１１とセルＩＧＢＴ部１１３は、第２の方向に交互に配置される。
【００１４】
リーディングダイオード部１１２は、セルダイオード部１１１の第１の方向に隣り合って設けられる。また、セルＩＧＢＴ部１１３は、リーディングダイオード部１１２の第１の方向に隣り合って設けられる。
【００１５】
図３は、第１の実施形態の半導体装置の活性領域の一部の模式断面図である。図２のＡ−Ａ’断面を示す。図３は、セルダイオード部１１１とセルＩＧＢＴ部１１３の断面図である。
【００１６】
セルダイオード部１１１には、ダイオードが設けられる。セルダイオード部１１１は、半導体層１０、ｐ型のアノード領域１２（第１のアノード領域）、ｐ＋型のコンタクト領域１４、ｎ＋型のカソード領域１６（第１のカソード領域）、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ２４（第１のトレンチ）、トレンチ絶縁膜２６（第１のトレンチ絶縁膜）、トレンチ電極２８（第１のトレンチ電極）を備える。
【００１７】
半導体層１０は、第１の面Ｐ１（以後、表面Ｐ１とも称する）と、第１の面に対向する第２の面Ｐ２（以後、裏面Ｐ２とも称する）を備える。半導体層１０は、例えば、単結晶シリコンである。
【００１８】
ｐ型のアノード領域１２は、半導体層１０の中に設けられる。アノード領域１２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。
【００１９】
ｐ＋型のコンタクト領域１４は、半導体層１０の表面Ｐ１に接して設けられる。コンタクト領域１４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。コンタクト領域１４のｐ型不純物濃度は、アノード領域１２のｐ型不純物濃度より高い。コンタクト領域１４は、第１の共通電極２０のコンタクト抵抗を低減する機能を備える。
【００２０】
ｎ＋型のカソード領域１６は、アノード領域１２と半導体層１０の裏面Ｐ２との間に設けられる。カソード領域１６は半導体層１０の裏面Ｐ２に接して設けられる。カソード領域１６は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）である。カソード領域１６は、第２の共通電極２２のコンタクト抵抗を低減する機能を備える。
【００２１】
ｎ−型のドリフト領域１８は、アノード領域１２とカソード領域１６との間に設けられる。ドリフト領域１８は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）である。
【００２２】
トレンチ２４は、半導体層１０の中に設けられる。トレンチ２４は、半導体層１０の第１の面側に設けられる。トレンチ２４は、第１の方向に伸長する。トレンチ２４は、アノード領域１２を貫通し、底部はドリフト領域１８に位置する。
【００２３】
トレンチ絶縁膜２６は、トレンチ２４の中に設けられる。トレンチ絶縁膜２６は、例えば、酸化シリコンである。
【００２４】
トレンチ電極２８は、トレンチ２４の中に設けられる。トレンチ電極２８は、トレンチ絶縁膜２６の上に設けられる。トレンチ電極２８は、第１の共通電極２０に接する。トレンチ電極２８は、第１の共通電極２０及びアノード領域１２に電気的に接続される。トレンチ電極２８は、例えば、導電性不純物を含む多結晶シリコンである。
【００２５】
第１の共通電極２０は、半導体層１０の表面Ｐ１に設けられる。第１の共通電極２０は、金属電極である。第１の共通電極２０は、トレンチ電極２８に接する。第１の共通電極２０は、セルダイオード部１１１では、ダイオードのアノード電極として機能する。第１の共通電極２０とコンタクト領域１４との間のコンタクトは、オーミックコンタクトである。
【００２６】
第２の共通電極２２は、半導体層１０の裏面Ｐ２に設けられる。第２の共通電極２２は、金属電極である。第２の共通電極２２は、セルダイオード部１１１では、ダイオードのカソード電極として機能する。第２の共通電極２２とカソード領域１６との間のコンタクトは、オーミックコンタクトである。
【００２７】
セルＩＧＢＴ部１１３には、ＩＧＢＴが設けられる。セルＩＧＢＴ部１１３は、半導体層１０、ｎ＋型のエミッタ領域３０（第１のエミッタ領域）、ｐ＋型のコンタクト領域３２、ｐ型のベース領域３４（第１のベース領域）、ｐ＋型のコレクタ領域３６（第１のコレクタ領域）、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ４４（第３のトレンチ）、ゲート絶縁膜４６（第１のゲート絶縁膜）、ゲート電極４８（第１のゲート電極）、絶縁層４９を備える。
【００２８】
ｎ＋型のエミッタ領域３０は、半導体層１０の中に設けられる。ｎ＋型のエミッタ領域３０は、半導体層１０の表面Ｐ１に接して設けられる。ｎ＋型のエミッタ領域３０は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）である。
【００２９】
ｐ＋型のコンタクト領域３２は、半導体層１０の表面Ｐ１に接して設けられる。コンタクト領域３２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。コンタクト領域３２のｐ型不純物濃度は、ベース領域３４のｐ型不純物濃度より高い。コンタクト領域３２は、第１の共通電極２０のコンタクト抵抗を低減する機能を備える。また、コンタクト領域３２は、ドリフト領域１８に注入され蓄積された正孔を掃き出す機能を備える。
【００３０】
ｐ＋型のコレクタ領域３６は、エミッタ領域３０と半導体層１０の裏面Ｐ２との間に設けられる。コレクタ領域３６は半導体層１０の裏面Ｐ２に接して設けられる。コレクタ領域３６は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。コレクタ領域３６は、ホールをドリフト領域１８に注入するとともに、第２の共通電極２２のコンタクト抵抗を低減する機能を備える。
【００３１】
ｎ−型のドリフト領域１８は、エミッタ領域３０とコレクタ領域３６との間に設けられる。ドリフト領域１８は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）である。
【００３２】
ｐ型のベース領域３４は、エミッタ領域３０とドリフト領域１８との間に設けられる。ｐ型のベース領域３４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。ｐ型のベース領域３４は、ＩＧＢＴのオン動作時に、反転層が形成され、チャネル領域として機能する。
【００３３】
ｐ型のベース領域３４は、例えば、セルダイオード部１１１のアノード領域１２と同時に形成される。ベース領域３４は、例えば、アノード領域１２と略同一の不純物濃度、略同一の深さである。
【００３４】
なお、本明細書中、「深さ」とは、第１の面Ｐ１から、各領域の第２の面Ｐ２側の端部までの距離を意味する。
【００３５】
なお、ここで、トレンチ４４は、半導体層１０の中の第１の方向（深さ方向）に伸長して設けられた、半導体層１０の領域の一部を指す。トレンチ４４は、半導体層１０の第１の面Ｐ１側から、ベース領域３４を貫通し、底部はドリフト領域１８に達するように設けられる。
【００３６】
ゲート絶縁膜４６は、トレンチ２４の中に設けられる。ゲート絶縁膜４６は、は、例えば、酸化シリコンである。
【００３７】
ゲート電極４８は、トレンチ４４の中に設けられる。ゲート電極４８は、ゲート絶縁膜４６の上に設けられる。ゲート電極４８に印加されるゲート電圧を制御することにより、ＩＧＢＴのオンオフ動作を制御する。ゲート電極４８は、例えば、導電性不純物を含む多結晶シリコンである。
【００３８】
第１の共通電極２０は、セルＩＧＢＴ部１１３では、ＩＧＢＴのエミッタ電極として機能する。第１の共通電極２０とエミッタ領域３０との間のコンタクトは、オーミックコンタクトである。
【００３９】
第２の共通電極２２は、セルＩＧＢＴ部１１３では、ＩＧＢＴのコレクタ電極として機能する。第２の共通電極２２とコレクタ領域３６との間のコンタクトは、オーミックコンタクトである。
【００４０】
絶縁層４９は、第１の共通電極２０とゲート電極４８との間に設けられる。絶縁層４９は、第１の共通電極２０とゲート電極４８とを電気的に分離する。
【００４１】
図４は、第１の実施形態の半導体装置の活性領域の一部の模式断面図である。図２のＢ−Ｂ’断面を示す。図４は、リーディングダイオード部１１２の断面図である。
【００４２】
リーディングダイオード部１１２には、ダイオードが設けられる。ＲＣ−ＩＧＢＴ１００がゲート電極に正電圧が印加された状態で逆導通モードになる際に、リーディングダイオード部１１２のダイオードは、セルダイオード部１１１のダイオードに先行してオン動作する機能を有する。
【００４３】
リーディングダイオード部１１２は、半導体層１０、ｐ型のアノード領域５２（第２のアノード領域）、ｐ＋型のコンタクト領域５４、ｎ＋型のカソード領域５６（第２のカソード領域）、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ６４（第２のトレンチ）、トレンチ絶縁膜６６（第２のトレンチ絶縁膜）、トレンチ電極６８（第２のトレンチ電極）を備える。
【００４４】
リーディングダイオード部１１２のｐ型のアノード領域５２（第２のアノード領域）、ｐ＋型のコンタクト領域５４、ｎ＋型のカソード領域５６（第２のカソード領域）、トレンチ６４（第２のトレンチ）、トレンチ絶縁膜６６（第２のトレンチ絶縁膜）、トレンチ電極６８（第２のトレンチ電極）は、それぞれ、セルダイオード部１１１のｐ型のアノード領域１２（第１のアノード領域）、ｐ＋型のコンタクト領域１４、ｎ＋型のカソード領域１６（第１のカソード領域）、トレンチ２４（第１のトレンチ）、トレンチ絶縁膜２６（第１のトレンチ絶縁膜）、トレンチ電極２８（第１のトレンチ電極）と同様の構成及び機能を有する。
【００４５】
第１の共通電極２０は、リーディングダイオード部１１２では、ダイオードのアノード電極として機能する。第２の共通電極２２は、リーディングダイオード部１１２では、ダイオードのカソード電極として機能する。
【００４６】
リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、セルダイオード部１１１の第２の方向の幅（図２中のＷ１）よりも大きい。リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、例えば、６０μｍ以上である。
【００４７】
図５は、第１の実施形態の半導体装置の活性領域の模式平面図である。図５は、セルダイオード部１１１のトレンチ２４（第１のトレンチ）、リーディングダイオード部１１２のトレンチ６４（第２のトレンチ）、セルＩＧＢＴ部１１３のトレンチ４４（第３のトレンチ）のレイアウトパターンを示す図である。
【００４８】
トレンチ２４、トレンチ６４、トレンチ４４は、第１の方向に伸長する。トレンチ２４とトレンチ６４は連続している。トレンチ２４とトレンチ６４が連続することで、トレンチ２４の中のトレンチ電極２８と、トレンチ６４の中のトレンチ電極６８が接続されている。
【００４９】
トレンチ６４とトレンチ４４は離間している。トレンチ６４とトレンチ４４が離間することで、トレンチ６４の中のトレンチ電極６８と、トレンチ４４の中のゲート電極４８が分離している。
【００５０】
図６は、第１の実施形態の半導体装置の活性領域の模式平面図である。図６は、セルダイオード部１１１のｎ＋型のカソード領域１６（第１のカソード領域）、リーディングダイオード部１１２のｎ＋型のカソード領域５６（第２のカソード領域）、セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６のレイアウトパターンを示す図である。
【００５１】
ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、第２の方向に交互に配置される。ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、物理的に接続されている。
【００５２】
ｎ＋型のカソード領域５６は、ｎ＋型のカソード領域１６の第１の方向に配置される。ｎ＋型のカソード領域５６は、ｐ＋型のコレクタ領域３６の第１の方向に配置される。ｎ＋型のカソード領域５６とｎ＋型のカソード領域１６は物理的に接続される。
【００５３】
次に、第１の実施形態の作用及び効果について説明する。
【００５４】
図７は、比較例の半導体装置の活性領域の模式平面図である。比較例の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴである。
【００５５】
比較例のＲＣ−ＩＧＢＴは、活性領域９０１を備える。活性領域９０１は、複数のセルダイオード部１１１、複数のセルＩＧＢＴ部１１３を備える。比較例のＲＣ−ＩＧＢＴは、リーディングダイオード部１１２を備えない点で第１の実施形態のＲＣ−ＩＧＢＴ１００と異なる。セルダイオード部１１１、セルＩＧＢＴ部１１３の構成は第１の実施形態のＲＣ−ＩＧＢＴ１００と同様である。
【００５６】
図８は、比較例の半導体装置の電流電圧特性を示す図である。図８は、比較例のＲＣ−ＩＧＢＴがゲート電極に正電圧が印加された状態で逆導通モードになる場合の電流電圧特性を示す。実線が比較例の場合の電流電圧特性、点線が理想的な電流電圧特性である。
【００５７】
ＲＣ−ＩＧＢＴの逆導通モードでは、セルダイオード部１１１のダイオードが順方向動作する。理想的には、電流が順方向電圧（Ｖｆ）で急速に立ち上がる。しかし、比較例のＲＣ−ＩＧＢＴでは、一定の電圧まで電流の急速な立ち上がりが抑制される現象、いわゆるスナップバックが生じる。
【００５８】
セルダイオード部１１１で、スナップバックが生じると、例えば、複数のＲＣ−ＩＧＢＴを並列接続している場合に、それぞれのＲＣ−ＩＧＢＴを流れる電流のアンバランスが生じ得る。電流のアンバランスが生じると、特定のＲＣ−ＩＧＢＴに過剰な電流が流れて、特定のＲＣ−ＩＧＢＴが破壊するおそれがある。
【００５９】
図９は、比較例の半導体装置の活性領域の一部の模式断面図である。図７のＣ−Ｃ’断面を示す。図９は、セルダイオード部１１１とセルＩＧＢＴ部１１３の断面図である。
【００６０】
ＲＣ−ＩＧＢＴの逆導通モードの場合は、第２の共通電極２２に対し、第１の共通電極２０に相対的に正電圧が印加される。ＲＣ−ＩＧＢＴの逆導通モードでは、セルＩＧＢＴ部１１３のゲート電極４８には、ＩＧＢＴのオン動作時のゲート電圧が印加される場合がある。この場合、ベース領域３４には、反転層が形成され、チャネル領域が形成される。
【００６１】
セルＩＧＢＴ部１１３のＩＧＢＴにチャネル領域が形成されることで、第２の共通電極２２から、カソード領域１６、ドリフト領域１８、ベース領域３４、エミッタ領域３０を経由して第１の共通電極２０に至る電子のパスが形成される。したがって、セルダイオード部１１１の電子が、セルＩＧＢＴ部１１３から排出される。よって、セルダイオード部１１１のキャリア濃度が上昇せず、セルダイオード部１１１のダイオードの電流の立ち上がりが抑制され、スナップバックが生じると考えられる。
【００６２】
第１の実施形態のＲＣ−ＩＧＢＴ１００では、リーディングダイオード部１１２を新たに設ける。リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、セルダイオード部１１１の第２の方向の幅（図２中のＷ１）よりも大きい。リーディングダイオード部１１２は、セルＩＧＢＴ部１１３からの距離が遠い領域を備えている。
【００６３】
セルＩＧＢＴ部１１３からの距離が遠い領域では、逆導通モードの場合にセルＩＧＢＴ部１１３からの電子の排出が抑制され、ダイオードのスナップバックが抑制される。したがって、リーディングダイオード部１１２のダイオードは、図８に点線で示すような、電流が順方向電圧（Ｖｆ）で急速に立ち上がる理想的な電流電圧特性を備えることになる。
【００６４】
リーディングダイオード部１１２のダイオードの電流電圧特性が順方向電圧（Ｖｆ）で急速に立ち上がると、リーディングダイオード部１１２からリーディングダイオード部１１２に接続されるセルダイオード部１１１にキャリアが供給される。したがって、セルダイオード部１１１の電流も順方向電圧（Ｖｆ）で急速に立ち上がるようになる。言い換えれば、セルダイオード部１１１でのスナップバックも抑制され、セルダイオード部１１１でも、電流が順方向電圧（Ｖｆ）で急速に立ち上がる理想的な電流電圧特性を備えることになる。
【００６５】
リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、６０μｍ以上であることが好ましい。セルＩＧＢＴ部１１３から６０μｍ以上離れると、ダイオードのスナップバックが十分に抑制されることが、デバイスシュミレーションの結果から明らかになっている。第１の実施形態のＲＣ−ＩＧＢＴ１００のようにリーディングダイオード部１１２の両側にセルＩＧＢＴ部１１３が存在する場合は、リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、１２０μｍ以上であることが好ましい。
【００６６】
第１の実施形態によれば、逆導通モードの場合のダイオードのスナップバックが抑制されたＲＣ−ＩＧＢＴ１００が実現できる。
【００６７】
（第２の実施形態）
第２の実施形態の半導体装置は、第１のコレクタ領域が第１のダイオード部に設けられた点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【００６８】
第２の実施形態のＲＣ−ＩＧＢＴは、カソード領域１６、カソード領域５６、コレクタ領域３６のレイアウトパターンが異なる以外は第１の実施形態と同様である。
【００６９】
図１０は、第２の実施形態の半導体装置の活性領域の模式平面図である。第２の実施形態の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴである。
【００７０】
活性領域２０１は、複数のセルダイオード部１１１（第１のダイオード部）、リーディングダイオード部１１２（第２のダイオード部）、複数のセルＩＧＢＴ部１１３（第１のＩＧＢＴ部）を備える。
【００７１】
図１０には、セルダイオード部１１１のｎ＋型のカソード領域１６（第１のカソード領域）、リーディングダイオード部１１２のｎ＋型のカソード領域５６（第２のカソード領域）、セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６のレイアウトパターンを示す。
【００７２】
セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６が、セルダイオード部１１１にも設けられる。セルダイオード部１１１の裏面Ｐ２にもｐ＋型のコレクタ領域３６が存在する。
【００７３】
また、セルダイオード部１１１のｎ＋型のカソード領域１６が、セルＩＧＢＴ部１１３に設けられる。セルＩＧＢＴ部１１３の裏面Ｐ２にもｎ＋型のカソード領域１６が存在する。
【００７４】
ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、第１の方向に交互に配置される。ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、接続されている。
【００７５】
第２の実施形態のＲＣ−ＩＧＢＴでは、セルダイオード部１１１の裏面Ｐ２にもｐ＋型のコレクタ領域３６が存在する。これにより、セルＩＧＢＴ部１１３のＩＧＢＴのオン動作時に、セルダイオード部１１１にもＩＧＢＴのオン電流が流れる。言い換えれば、セルダイオード部１１１もＩＧＢＴの有効領域として機能する。したがって、ＲＣ−ＩＧＢＴのオン動作時のオン電流が増加する。
【００７６】
第２の実施形態によれば、第１の実施形態同様、逆導通モードの場合のダイオードのスナップバックが抑制されたＲＣ−ＩＧＢＴが実現できる。更に、オン動作時のオン電流が増加したＲＣ−ＩＧＢＴが実現できる。
【００７７】
（第３の実施形態）
第３の実施形態の半導体装置は、第２のＩＧＢＴ部を更に、備え、第２のＩＧＢＴ部は、第１のダイオード部及び第２のダイオード部の第２の方向に隣り合って設けられ、半導体層の中に設けられた第２導電型の第２のエミッタ領域と、第２のエミッタ領域と第２の面との間に設けられた第１導電型の第２のコレクタ領域と、第２のエミッタ領域と第２のコレクタ領域との間に設けられたドリフト領域と、第２のエミッタ領域とドリフト領域との間に設けられた第１導電型の第２のベース領域と、半導体層の中に設けられて第１の方向に伸長する第４のトレンチと、第４のトレンチの中に設けられた第２のゲート絶縁膜と、第４のトレンチの中であって第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、第２のコレクタ領域と第１のコレクタ領域が物理的に接続され、第２のコレクタ領域の第２の方向の幅が第１のコレクタ領域の第１の方向の幅よりも大きい点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【００７８】
図１１は、第３の実施形態の半導体装置の活性領域の模式平面図である。第３の実施形態の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴである。
【００７９】
活性領域３０１は、複数のセルダイオード部１１１（第１のダイオード部）、リーディングダイオード部１１２（第２のダイオード部）、複数のセルＩＧＢＴ部１１３（第１のＩＧＢＴ部）、リーディングＩＧＢＴ部１１４（第２のＩＧＢＴ部）を備える。なお、第１の方向と第２の方向は直交する。
【００８０】
セルダイオード部１１１とセルＩＧＢＴ部１１３は、第２の方向に隣り合って設けられる。セルダイオード部１１１とセルＩＧＢＴ部１１３は、第２の方向に交互に配置される。
【００８１】
リーディングダイオード部１１２は、セルダイオード部１１１の第１の方向に隣り合って設けられる。また、セルＩＧＢＴ部１１３は、リーディングダイオード部１１２の第１の方向に隣り合って設けられる。
【００８２】
リーディングＩＧＢＴ部１１４は、セルダイオード部１１１及びリーディングダイオード部１１２の第２の方向に隣り合って設けられる。
【００８３】
図１２は、第３の実施形態の半導体装置の活性領域の一部の模式断面図である。図１２は、図１１のＤ−Ｄ’断面を示す。図１２は、リーディングＩＧＢＴ部１１４の断面図である。
【００８４】
リーディングＩＧＢＴ部１１４には、ＩＧＢＴが設けられる。リーディングＩＧＢＴ部１１４は、半導体層１０、ｎ＋型のエミッタ領域７０（第２のエミッタ領域）、ｐ＋型のコンタクト領域７２、ｐ型のベース領域７４（第２のベース領域）、ｐ＋型のコレクタ領域７６（第２のコレクタ領域）、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ８４（第４のトレンチ）、ゲート絶縁膜８６（第２のゲート絶縁膜）、ゲート電極８８（第２のゲート電極）、絶縁層８９を備える。
【００８５】
リーディングＩＧＢＴ部１１４のｎ＋型のエミッタ領域７０（第２のエミッタ領域）、ｐ＋型のコンタクト領域７２、ｐ型のベース領域７４（第２のベース領域）、ｐ＋型のコレクタ領域７６（第２のコレクタ領域）、トレンチ８４（第４のトレンチ）、ゲート絶縁膜８６（第２のゲート絶縁膜）、ゲート電極８８（第２のゲート電極）、絶縁層８９は、セルＩＧＢＴ部１１３のｎ＋型のエミッタ領域３０（第１のエミッタ領域）、ｐ＋型のコンタクト領域３２、ｐ型のベース領域３４（第１のベース領域）、ｐ＋型のコレクタ領域３６（第１のコレクタ領域）、トレンチ４４（第３のトレンチ）、ゲート絶縁膜４６（第１のゲート絶縁膜）、ゲート電極４８（第１のゲート電極）、絶縁層４９と同様の構成及び機能を有する。
【００８６】
図１３は、第３の実施形態の半導体装置の模式平面図である。図１３は、セルダイオード部１１１のｎ＋型のカソード領域１６（第１のカソード領域）、リーディングダイオード部１１２のｎ＋型のカソード領域５６（第２のカソード領域）、セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６（第１のコレクタ領域）、リーディングＩＧＢＴ部１１４のｐ＋型のコレクタ領域７６（第２のコレクタ領域）のレイアウトパターンを示す図である。
【００８７】
セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６が、セルダイオード部１１１に伸長している。セルダイオード部１１１にもｐ＋型のコレクタ領域３６が存在する。
【００８８】
また、セルダイオード部１１１のｎ＋型のカソード領域１６が、セルＩＧＢＴ部１１３に伸長している。セルＩＧＢＴ部１１３にもｎ＋型のカソード領域１６が存在する。
【００８９】
ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、第１の方向に交互に配置される。ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、物理的に接続されている。
【００９０】
ｐ＋型のコレクタ領域７６とｐ＋型のコレクタ領域３６は物理的に接続される。ｐ＋型のコレクタ領域７６とｎ＋型のカソード領域１６は物理的に接続される。
【００９１】
ｐ＋型のコレクタ領域７６の第２の方向の幅（図１３中のＷ４）は、ｐ＋型のコレクタ領域３６の第１の方向の幅（図１３中のＷ３）よりも大きい。
【００９２】
次に、第３の実施形態の作用及び効果について説明する。
【００９３】
例えば、第２の実施形態のＲＣ−ＩＧＢＴがオン動作する場合には、第１の共通電極２０に対し、第２の共通電極２２に相対的に正電圧が印加される。また、ゲート電極４８には、ベース領域３４にチャネル領域が形成されるように正のゲート電圧が印加される。
【００９４】
第２の実施形態のＲＣ−ＩＧＢＴでは、セルＩＧＢＴ部１１３がオン動作をする際に、第１の共通電極２０から、セルＩＧＢＴ部１１３のエミッタ領域３０、ベース領域３４、ドリフト領域１８、カソード領域１６を経由して第２の共通電極２２に至る電子のパスが形成される。したがって、セルＩＧＢＴ部１１３の電子が、第２の共通電極２２から排出される。よって、セルＩＧＢＴ部１１３のキャリア濃度が上昇せず、セルＩＧＢＴ部１１３のＩＧＢＴの電流の立ち上がりが抑制され、スナップバックが生じる。
【００９５】
セルＩＧＢＴ部１１３で、スナップバックが生じると、例えば、複数のＲＣ−ＩＧＢＴを並列接続している場合に、それぞれのＲＣ−ＩＧＢＴを流れる電流のアンバランスが生じ得る。電流のアンバランスが生じると、特定のＲＣ−ＩＧＢＴに過剰な電流が流れて、特定のＲＣ−ＩＧＢＴが破壊するおそれがある。
【００９６】
第３の実施形態のＲＣ−ＩＧＢＴでは、第２の実施形態のＲＣ−ＩＧＢＴに対し、リーディングＩＧＢＴ部１１４を新たに設ける。リーディングＩＧＢＴ部１１４のｐ＋型のコレクタ領域７６の第２の方向の幅（図１３中のＷ４）は、セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６の第１の方向の幅（図１３中のＷ３）よりも大きい。リーディングＩＧＢＴ部１１４は、ｎ＋型のカソード領域１６からの距離が遠いｐ＋型のコレクタ領域７６を有する領域を備えている。
【００９７】
リーディングＩＧＢＴ部１１４のカソード領域１６からの距離が遠いｐ＋型のコレクタ領域７６を有する領域では、ＩＧＢＴがオン動作する際に、第２の共通電極２２からの電子の排出が抑制される。したがって、リーディングＩＧＢＴ部１１４のＩＧＢＴのスナップバックが抑制される。
【００９８】
リーディングＩＧＢＴ部１１４のＩＧＢＴがオン動作し、電流が急速に流れるようになると、リーディングＩＧＢＴ部１１４にｐ＋型のコレクタ領域３６で接続されるセルＩＧＢＴ部１１３にキャリアが供給される。これにより、セルＩＧＢＴ部１１３のＩＧＢＴもオン動作し電流が急速に立ち上がることになる。したがって、セルＩＧＢＴ部１１３のＩＧＢＴのスナップバックも抑制される。
【００９９】
リーディングＩＧＢＴ部１１４のｐ＋型のコレクタ領域７６の第２の方向の幅（図１３中のＷ４）は、６００μｍ以上であることが好ましい。ｐ＋型のコレクタ領域７６が、ｎ＋型のカソード領域１６から６００μｍ以上離れると、ＩＧＢＴのスナップバックが十分に抑制されることが、デバイスシュミレーションの結果から明らかになっている。
【０１００】
第３の実施形態によれば、第１の実施形態同様、逆導通モードの場合のダイオードのスナップバックが抑制されたＲＣ−ＩＧＢＴが実現できる。また、第２の実施形態同様、オン動作時のオン電流が増加したＲＣ−ＩＧＢＴが実現できる。更に、ＩＧＢＴのスナップバックが抑制されたＲＣ−ＩＧＢＴが実現できる。
【０１０１】
以上、実施形態では、半導体層１０がシリコンである場合を例に説明したが、半導体層１０は、ＳｉＣ、ＧａＮ系半導体など、その他の半導体であってもかまわない。
【０１０２】
また、実施形態では、第１導電型がｐ型、第２導電型がｎ型の場合を例に説明したが、第１導電型をｎ型、第２導電型をｐ型とすることも可能である。
【０１０３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０４】
１０      半導体層
１２      ｐ型のアノード領域（第１のアノード領域）
１６      ｎ＋型のカソード領域（第１のカソード領域）
１８      ｎ−型のドリフト領域
２４      トレンチ（第１のトレンチ）
２６      トレンチ絶縁膜（第１のトレンチ絶縁膜）
２８      トレンチ電極（第１のトレンチ電極）
３０      ｎ＋型のエミッタ領域（第１のエミッタ領域）
３４      ｐ型のベース領域（第１のベース領域）
３６      ｐ＋型のコレクタ領域（第１のコレクタ領域）
４４      トレンチ（第３のトレンチ）
４６      ゲート絶縁膜（第１のゲート絶縁膜）
４８      ゲート電極（第１のゲート電極）
５２      ｐ型のアノード領域（第２のアノード領域）
５６      ｎ＋型のカソード領域（第２のカソード領域）
６４      トレンチ（第２のトレンチ）
６６      トレンチ絶縁膜（第２のトレンチ絶縁膜）
６８      トレンチ電極（第２のトレンチ電極）
７０      ｎ＋型のエミッタ領域（第２のエミッタ領域）
７４      ｐ型のベース領域（第２のベース領域）
７６      ｐ＋型のコレクタ領域（第２のコレクタ領域）
８４      トレンチ（第４のトレンチ）
８６      ゲート絶縁膜（第２のゲート絶縁膜）
８８      ゲート電極（第２のゲート電極）
１００    ＲＣ−ＩＧＢＴ（半導体装置）
１１１    セルダイオード部（第１のダイオード部）
１１２    リーディングダイオード部（第２のダイオード部）
１１３    セルＩＧＢＴ部（第１のＩＧＢＴ部）
１１４    リーディングＩＧＢＴ部（第２のＩＧＢＴ部）
【図１】
2019054070.tif 000003
【図２】
2019054070.tif 000004
【図３】
2019054070.tif 000005
【図４】
2019054070.tif 000006
【図５】
2019054070.tif 000007
【図６】
2019054070.tif 000008
【図７】
2019054070.tif 000009
【図８】
2019054070.tif 000010
【図９】
2019054070.tif 000011
【図１０】
2019054070.tif 000012
【図１１】
2019054070.tif 000013
【図１２】
2019054070.tif 000014
【図１３】
2019054070.tif 000015
【手続補正書】
【提出日】平成30年3月6日(2018.3.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の面と第２の面を有する半導体層の中に設けられた第１導電型の第１のアノード領域と、
前記第１のアノード領域と前記第２の面との間に設けられた第２導電型の第１のカソード領域と、
前記第１のアノード領域と前記第１のカソード領域との間に設けられ、前記第１のカソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、
前記半導体層の中に設けられて第１の方向に伸長する第１のトレンチと、
前記第１のトレンチの中に設けられた第１のトレンチ絶縁膜と、
前記第１のトレンチの中であって、前記第１のトレンチ絶縁膜の上に設けられ、前記第１のアノード領域に電気的に接続された第１のトレンチ電極と、を有する第１のダイオード部と、
前記半導体層の中に設けられた第１導電型の第２のアノード領域と、
前記第２のアノード領域と前記第２の面との間に設けられた第２導電型の第２のカソード領域と、
前記第２のアノード領域と前記第２のカソード領域との間に設けられた前記ドリフト領域と、
前記半導体層の中に設けられて前記第１の方向に伸長する第２のトレンチと、
前記第２のトレンチの中に設けられた第２のトレンチ絶縁膜と、
第２のトレンチの中であって、前記第２のトレンチ絶縁膜の上に設けられ、前記第２のアノード領域に電気的に接続された第２のトレンチ電極と、を有し、
前記第１の方向の幅が、前記第１のダイオード部の前記第１の方向に直交する第２の方向の幅よりも大きく、
前記第１のダイオード部の前記第１の方向に隣り合って設けられた第２のダイオード部と、
前記半導体層の中に設けられた第２導電型の第１のエミッタ領域と、
前記第１のエミッタ領域と前記第２の面との間に設けられた第１導電型の第１のコレクタ領域と、
前記第１のエミッタ領域と前記第１のコレクタ領域との間に設けられた前記ドリフト領域と、
前記第１のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第１のベース領域と、
前記半導体層の中に設けられて前記第１の方向に伸長する第３のトレンチと、
前記第３のトレンチの中に設けられた第１のゲート絶縁膜と、
前記第３のトレンチの中であって、前記第１のゲート絶縁膜の上に設けられた第１のゲート電極と、を有し、
前記第１のダイオード部の前記第２の方向に隣り合って設けられ、前記第２のダイオード部の前記第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、
を備える半導体装置。
【請求項２】
前記第２のダイオード部の前記第１の方向の幅が６０μｍ以上である請求項１記載の半導体装置。
【請求項３】
前記第１のトレンチと前記第２のトレンチは連続している請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第２のトレンチと前記第３のトレンチは離間している請求項１又は請求項２記載の半導体装置。
【請求項５】
前記第１のコレクタ領域が前記第１のダイオード部に設けられた請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第１のカソード領域が前記第１のＩＧＢＴ部に設けられた請求項５記載の半導体装置。
【請求項７】
前記第１のコレクタ領域と前記第１のカソード領域とが前記第１の方向に交互に配置され、前記第１のコレクタ領域と前記第１のカソード領域が接続されている請求項６記載の半導体装置。
【請求項８】
第２のＩＧＢＴ部を更に、備え、
前記第２のＩＧＢＴ部は、
前記第１のダイオード部及び前記第２のダイオード部の前記第２の方向に隣り合って設けられ、
前記半導体層の中に設けられた第２導電型の第２のエミッタ領域と、
前記第２のエミッタ領域と前記第２の面との間に設けられた第１導電型の第２のコレクタ領域と、
前記第２のエミッタ領域と前記第２のコレクタ領域との間に設けられた前記ドリフト領域と、
前記第２のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第２のベース領域と、
前記半導体層の中に設けられて前記第１の方向に伸長する第４のトレンチと、
前記第４のトレンチの中に設けられた第２のゲート絶縁膜と、
前記第４のトレンチの中であって、前記第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、
前記第２のコレクタ領域と前記第１のコレクタ領域が接続され、
前記第２のコレクタ領域の前記第２の方向の幅が前記第１のコレクタ領域の前記第１の方向の幅よりも大きい請求項１乃至請求項７いずれか一項記載の半導体装置。
【請求項９】
前記第２のコレクタ領域の前記第２の方向の幅が６００μｍ以上である請求項８記載の半導体装置。
【請求項１０】
前記半導体層は単結晶シリコンである請求項１乃至請求項９いずれか一項記載の半導体装置。
【請求項１１】
前記第１導電型はｐ型であり、前記第２導電型はｎ型である請求項１乃至請求項１０いずれか一項記載の半導体装置。