(57)【要約】【課題】  並列に接続された複数のスイッチング素子の発振を抑制することができる技術を提供する。【解決手段】  スイッチング回路は、第１スイッチング素子と、第２スイッチング素子と、第１高電位端子と第２高電位端子を接続する高電位配線と、第１低電位端子と第２低電位端子を接続する低電位配線と、第１ゲート端子と第２ゲート端子を接続するゲート配線と、低電位配線とゲート配線に接続されている駆動回路と、第１コイル及び第２コイルを有する第１コモンモードチョークコイル、を備える。第１コイルが駆動回路と第１ゲート端子の間でゲート配線に介装され、第２コイルが駆動回路と第１低電位端子の間で低電位配線に介装され、駆動回路から第１ゲート端子に向かって第１コイルを通る向きと駆動回路から第１低電位端子に向かって第２コイルを通る向きがコモンモードとなるように、第１コモンモードチョークコイルが構成されている。【選択図】図２
2019054441.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング回路であって、
第１高電位端子と第１低電位端子と第１ゲート端子を備える第１スイッチング素子と、
第２高電位端子と第２低電位端子と第２ゲート端子を備える第２スイッチング素子と、
前記第１高電位端子と前記第２高電位端子を接続する高電位配線と、
前記第１低電位端子と前記第２低電位端子を接続する低電位配線と、
前記第１ゲート端子と前記第２ゲート端子を接続するゲート配線と、
前記低電位配線と前記ゲート配線に接続されており、前記第１ゲート端子の電位と、前記第２ゲート端子の電位を制御する駆動回路と、
第１コイル及び第２コイルを有する第１コモンモードチョークコイル、
を備えており、
前記第１コイルが前記駆動回路と前記第１ゲート端子の間で前記ゲート配線に介装され、前記第２コイルが前記駆動回路と前記第１低電位端子の間で前記低電位配線に介装され、前記駆動回路から前記第１ゲート端子に向かって前記第１コイルを通る向きと前記駆動回路から前記第１低電位端子に向かって前記第２コイルを通る向きがコモンモードとなるように、前記第１コモンモードチョークコイルが構成されている、
スイッチング回路。
【請求項２】
前記第１スイッチング素子は、前記第１低電位端子に流れる前記第１スイッチング素子の主電流よりも小さい電流が流れる第１センス端子をさらに備えており、
前記第２スイッチング素子は、前記第２低電位端子に流れる前記第２スイッチング素子の主電流よりも小さい電流が流れる第２センス端子をさらに備えており、
前記スイッチング回路は、
前記第１センス端子と前記第２センス端子を接続するセンス配線と、
一端が前記第１センス端子に接続されており、他端が前記低電位配線に接続されている第１抵抗と、
一端が前記第２センス端子に接続されており、他端が前記低電位配線に接続されている第２抵抗と、
第３コイル及び第４コイルを有する第２コモンモードチョークコイル、
をさらに備えており、
前記駆動回路が、前記センス配線に接続されており、
前記第３コイルが前記駆動回路と前記第１センス端子の間で前記センス配線に介装され、前記第４コイルが前記第２コイルに対して並列に前記駆動回路と前記第１低電位端子の間に接続され、前記駆動回路から前記第１センス端子に向かって前記第３コイルを通る向きと前記駆動回路から前記第１低電位端子に向かって前記第４コイルを通る向きがコモンモードとなるように、前記第２コモンモードチョークコイルが構成されている、
請求項１に記載のスイッチング回路。
【請求項３】
前記第１スイッチング素子は、前記第１低電位端子に流れる前記第１スイッチング素子の主電流よりも小さい電流が流れる第１センス端子をさらに備えており、
前記第２スイッチング素子は、前記第２低電位端子に流れる前記第２スイッチング素子の主電流よりも小さい電流が流れる第２センス端子をさらに備えており、
前記スイッチング回路は、
前記第１センス端子と前記第２センス端子を接続するセンス配線と、
一端が前記第１センス端子に接続されており、他端が前記低電位配線に接続されている第１抵抗と、
一端が前記第２センス端子に接続されており、他端が前記低電位配線に接続されている第２抵抗、
をさらに備えており、
前記駆動回路が、前記センス配線に接続されており、
前記第１コモンモードチョークコイルが、第５コイルをさらに備えており、
前記第５コイルが前記駆動回路と前記第１センス端子の間で前記センス配線に介装され、前記駆動回路から前記第１センス端子に向かって前記第５コイルを通る向きと前記駆動回路から前記第１低電位端子に向かって前記第２コイルを通る向きがコモンモードとなるように、前記第１コモンモードチョークコイルが構成されている、
請求項１に記載のスイッチング回路。
【請求項４】
前記高電位配線に接続されている第３高電位端子と、前記低電位配線に接続されている第３低電位端子と、前記ゲート配線に接続されている第３ゲート端子を備える第３スイッチング素子と、
第６コイル及び第７コイルを有する第３コモンモードチョークコイル、
をさらに備えており、
前記駆動回路は、前記第３ゲート端子の電位を制御し、
前記第６コイルが前記駆動回路と前記第３ゲート端子の間で前記ゲート配線に介装され、前記第７コイルが前記駆動回路と前記第３低電位端子の間で前記低電位配線に介装され、前記駆動回路から前記第３ゲート端子に向かって前記第６コイルを通る向きと前記駆動回路から前記第３低電位端子に向かって前記第７コイルを通る向きがコモンモードとなるように、前記第３コモンモードチョークコイルが構成されている、
請求項１〜３のいずれか一項に記載のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、スイッチング回路に関する。
【０００２】
インバータやコンバータといった電力制御回路において、並列に接続された２つのスイッチング素子を同時にスイッチングしたときに、それぞれのスイッチング素子に流れる電流が強く振動（発振）することがある。このような現象は、スイッチング素子の製造誤差やスイッチングのタイミングのずれ等により、２つのスイッチング素子に流れる電流のアンバランスが生じることによって誘発される。電流のアンバランスが生じると、２つのスイッチング素子それぞれの低電位端子に接続された配線の寄生インダクタンスによって、２つのスイッチング素子の低電位端子間に電位差が発生する。これを起因として、スイッチング素子に発振が生じる。
【０００３】
図９のスイッチング回路１００を例として、発振現象について説明する。スイッチング回路１００は、２つのスイッチング素子１１１、１１２を備えている。スイッチング素子１１１、１１２は、高電位配線１９２と低電位配線１９４の間に並列に接続されている。２つのスイッチング素子１１１、１１２には、還流ダイオード１２１、１２２が逆並列に接続されている。スイッチング素子１１１、１１２は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。スイッチング素子１１１は、高電位端子１１１ｃと、低電位端子１１１ｅと、ゲート端子１１１ｇを備えている。スイッチング素子１１２は、高電位端子１１２ｃと、低電位端子１１２ｅと、ゲート端子１１２ｇを備えている。ゲート端子１１１ｇとゲート端子１１２ｇは、ゲート配線１８０により接続されている。ゲート配線１８０には、ゲート端子１１１ｇの電位とゲート端子１１２ｇの電位を制御する駆動回路２１０が接続されている。また、駆動回路２１０は、低電位配線１９４に接続されている。高電位端子１１１ｃと高電位端子１１２ｃは、高電位配線１９２に接続されている。低電位端子１１１ｅと低電位端子１１２ｅは、低電位配線１９４に接続されている。
【０００４】
スイッチング素子１１１、１１２が共にオフしており、駆動回路２１０からスイッチング素子１１１、１１２に駆動信号が供給され、スイッチング素子１１１、１１２がオフからオンにスイッチングする状態を想定する。まず、駆動回路２１０からの駆動信号の供給により、ゲート端子１１１ｇ、１１２ｇの電位が共に上昇する。スイッチング素子１１１、１１２それぞれのゲート端子１１１ｇ、１１２ｇの電位が閾値を超えると、スイッチング素子１１１、１１２が共にオン状態となり、図９に示す電流Ｉ１、Ｉ２が流れ始める。このとき、スイッチング素子１１１とスイッチング素子１１２の製造誤差等により、スイッチング素子１１１を流れる電流Ｉ１と、スイッチング素子１１２を流れる電流Ｉ２にアンバランスが生じる。このとき、Ｉ１＜Ｉ２の関係が成立する場合を考える。電流Ｉ１が低電位端子１１１ｅから低電位配線１９４に流れると、低電位配線１９４が有する寄生インダクタンスにより起電力が生じる。このため、低電位端子１１１ｅの電位Ｖｅ１が低電位配線１９４上の点１９４ａよりも高電位となる。同様に、電流Ｉ２が低電位端子１１２ｅから低電位配線１９４に流れると、低電位配線１９４が有する寄生インダクタンスにより起電力が生じる。このため、低電位端子１１２ｅの電位Ｖｅ２が低電位配線１９４上の点１９４ａよりも高電位となる。電流Ｉ２が電流Ｉ１よりも大きいので、低電位端子１１２ｅの電位が低電位端子１１１ｅの電位よりも高くなる。このために、スイッチング素子１１２のゲート端子１１２ｇの電位Ｖｇ２は、スイッチング素子１１１のゲート端子１１１ｇの電位Ｖｇ１よりも高くなる。すると、ゲート配線１８０には、ゲート端子１１２ｇからゲート端子１１１ｇに向かって電流が流れる。この結果、電位Ｖｇ１が上昇し、電位Ｖｇ２が下降する。すると、スイッチング素子１１１を流れる電流Ｉ１が大きくなり、スイッチング素子１１２を流れる電流Ｉ２が小さくなる。この結果、低電位配線１９４の寄生インダクタンスの起電力の影響によって、低電位端子１１１ｅの電位Ｖｅ１が低電位端子１１２ｅの電位Ｖｅ２よりも高くなる。このために、スイッチング素子１１１のゲート端子１１１ｇの電位Ｖｇ１は、スイッチング素子１１２のゲート端子１１２ｇの電位Ｖｇ２よりも高くなる。すると、ゲート配線１８０に、ゲート端子１１１ｇからゲート端子１１２ｇに向かって電流が流れ、ゲート端子１１２ｇの電位がゲート端子１１１ｇの電位よりも高くなる。その結果、再び、スイッチング素子１１２を流れる電流Ｉ２が、スイッチング素子１１１を流れる電流Ｉ１よりも大きくなる。このように、２つのスイッチング素子１１１、１１２を流れる電流Ｉ１、Ｉ２のアンバランスによって、電位Ｖｇ１及び電位Ｖｇ２が上昇と下降を繰り返すことにより、電流Ｉ１、Ｉ２が発振する。
【０００５】
特許文献１には、互いに並列に接続された２つのスイッチング素子を備えるスイッチング回路が開示されている。このスイッチング回路では、双方のスイッチング素子をオンする過程で、一方のスイッチング素子をオン状態とするとともに、他方のスイッチング素子をオフ状態に維持する待機期間が設けられている。そして、待機期間が経過した後に他方のスイッチング素子をオン状態とする。特許文献１の技術によると、スイッチング素子の発振を抑制することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１７−０２８９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の技術では、一方のスイッチング素子がオンしたときに、他方のスイッチング素子がオフ状態に維持される待機期間が設けられている。したがって、待機期間においては、一方のスイッチング素子に大電流が流れる。このため、オン状態となった一方のスイッチング素子に高い負荷がかかるという問題がある。本明細書では、特許文献１とは異なる構成により、並列に接続された複数のスイッチング素子の発振を抑制することができる技術を提供する。
【課題を解決するための手段】
【０００８】
本明細書に開示するスイッチング回路は、第１高電位端子と第１低電位端子と第１ゲート端子を備える第１スイッチング素子と、第２高電位端子と第２低電位端子と第２ゲート端子を備える第２スイッチング素子と、前記第１高電位端子と前記第２高電位端子を接続する高電位配線と、前記第１低電位端子と前記第２低電位端子を接続する低電位配線と、前記第１ゲート端子と前記第２ゲート端子を接続するゲート配線と、前記低電位配線と前記ゲート配線に接続されており、前記第１ゲート端子の電位と、前記第２ゲート端子の電位を制御する駆動回路と、第１コイル及び第２コイルを有する第１コモンモードチョークコイル、を備えている。前記第１コイルが前記駆動回路と前記第１ゲート端子の間で前記ゲート配線に介装され、前記第２コイルが前記駆動回路と前記第１低電位端子の間で前記低電位配線に介装され、前記駆動回路から前記第１ゲート端子に向かって前記第１コイルを通る向きと前記駆動回路から前記第１低電位端子に向かって前記第２コイルを通る向きがコモンモードとなるように、前記第１コモンモードチョークコイルが構成されている。
【０００９】
なお、高電位配線の電位や低電位配線の電位が変動することで、低電位配線の電位が高電位配線の電位よりも瞬間的に高くなる場合があってもよい。すなわち、高電位配線は、低電位配線よりも平均電位が高い配線を意味する。
【００１０】
このスイッチング回路は、第１コモンモードチョークコイルを備えている。第１コイルと第２コイルに同じ向きの電流（以下、コモンモード電流という。）が流れる場合、第１コイルと第２コイルに発生する磁束が足し合わされる。その結果、第１コモンモードチョークコイルがインダクタとして機能する。一方で、第１コイルと第２コイルに逆向きの電流（以下、ディファレンシャルモード電流という。）が流れる場合である場合、第１コイルと第２コイルに発生する磁束は打ち消し合う。その結果、第１コモンモードチョークコイルがインダクタとして機能しない。
【００１１】
上記のスイッチング回路において、第１スイッチング素子と第２スイッチング素子をオフ状態からオン状態にスイッチングする場合の動作について説明する。駆動回路は、第１スイッチング素子の第１ゲート端子を充電することで第１スイッチング素子をオンさせ、第２スイッチング素子の第２ゲート端子を充電することで第２スイッチング素子をオンさせる。第１スイッチング素子をオンさせる場合には、第１スイッチング素子の第１低電位端子から駆動回路を介して第１ゲート端子に向かってゲート電流が流れることで、第１ゲート端子が充電される。このとき、ゲート電流は、第２コイルを第１低電位端子から駆動回路に向かう向きで流れるとともに、第１コイルを駆動回路から第１ゲート端子に向かう向きで流れる。つまり、ゲート電流は、ディファレンシャルモード電流となる。このため、第１コイル及び第２コイルはインダクタとして機能せず、高速で第１スイッチング素子の第１ゲート端子を充電することができる。
【００１２】
第１スイッチング素子と第２スイッチング素子がオン状態になったときに、電流のアンバランスが生じる場合がある。第２スイッチング素子に流れる電流が第１スイッチング素子に流れる電流よりも大きい場合には、低電位配線の寄生インダクタンスの起電力によって、第２低電位端子の電位が第１低電位端子の電位よりも高くなる。したがって、低電位配線には、第２低電位端子から第１低電位端子に向かう方向に電流が流れる。このため、第２コイルに、駆動回路から第１低電位端子に向かう向きで電流が流れる。また、第２低電位端子の電位が第１低電位端子の電位よりも高くなると、第２ゲート端子の電位が第１ゲート端子の電位よりも高くなる。すると、ゲート配線には、第２ゲート端子から第１ゲート端子に向かう方向に電流が流れる。すなわち、第１コイルに、駆動回路から第１低電位端子に向かう向きで電流が流れる。このように、第１コイル（ゲート配線）と第２コイル（低電位配線）を流れる電流は、コモンモード電流となる。したがって、第１コイル及び第２コイルがインダクタとして機能し、ゲート配線と低電位配線に流れる電流を抑制する。このため、発振を抑制することができる。また、第１スイッチング素子に流れる電流が第２スイッチング素子に流れる電流よりも大きい場合にも、第１コイルと第２コイルを流れる電流がコモンモード電流となり、同様に発振を抑制することができる。
【００１３】
以上に説明したように、第１コモンモードチョークコイルは、第１ゲート端子を充電する際にはインダクタとして機能せず、高速で第１ゲート端子を充電することが可能である。その一方で、第１スイッチング素子と第２スイッチング素子がオン状態となったときに電流のアンバランスが生じた場合には、第１コモンモードチョークコイルは、インダクタとして機能し、発振を抑制する。このスイッチング回路によれば、スイッチング素子のスイッチング速度を低下させることなく、スイッチング素子の発振を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】インバータ９０の回路図。
【図２】実施例１のスイッチング回路１０の回路図（各スイッチング素子の充電時の電流経路を示す）。
【図３】実施例１のスイッチング回路１０の回路図（スイッチング素子間に電流アンバランスが生じたときの電流経路を示す）。
【図４】実施例２のスイッチング回路１０ａの回路図。
【図５】実施例２のスイッチング回路１０ａの一部を示す回路図。
【図６】実施例３のスイッチング回路１０ｂの回路図。
【図７】実施例４のスイッチング回路１０ｃの回路図。
【図８】変形例のスイッチング回路の回路図。
【図９】比較例のスイッチング回路１００の回路図。
【発明を実施するための形態】
【実施例１】
【００１５】
図面を参照して、実施例１のスイッチング回路１０を説明する。図１に、本実施形態のスイッチング回路１０が適用されたインバータ９０の回路図を示す。インバータ９０は、プラス側電源配線９２とマイナス側電源配線９４を有している。プラス側電源配線９２とマイナス側電源配線９４の間には、図示しない直流電源によって直流電圧が印加される。プラス側電源配線９２がマイナス側電源配線９４に対して高電位となるように直流電圧が印加される。インバータ９０は、この直流電力を交流電力に変換してモータ９５へ供給する。
【００１６】
プラス側電源配線９２とマイナス側電源配線９４の間に、接続配線９６によって２つのスイッチング回路１０を直列接続した回路が３組設けられている。なお、スイッチング回路１０Ａは、上アーム（プラス側電源配線９２側）のスイッチング回路１０であり、スイッチング回路１０Ｂは、下アーム（マイナス側電源配線９４側）のスイッチング回路１０である。各スイッチング回路１０の構成は互いに等しい。インバータ９０は、３つの中間配線９８を有している。直列接続された２つのスイッチング回路１０の間の接続配線９６のそれぞれに、各中間配線９８が接続されている。各中間配線９８の他端は、モータ９５に接続されている。各スイッチング回路１０が接続配線９６のオンとオフを切り換えることで、プラス側電源配線９２とマイナス側電源配線９４の間に印加されている直流電圧が三相交流電圧に変換され、変換された三相交流電圧が３つの中間配線９８の間に出力される。三相交流電圧は、３つの中間配線９８を介してモータ９５に供給される。
【００１７】
次に、スイッチング回路１０の構成を、詳細に説明する。なお、各スイッチング回路１０の構成は互いに等しいので、１つのスイッチング回路の構成について説明する。図２は、各スイッチング回路１０の回路図を示している。スイッチング回路１０は、第１スイッチング素子１１と第２スイッチング素子１２を有している。本実施形態では、各スイッチング素子１１、１２はＩＧＢＴ（Insulated Gate Bipolar Transistor）である。高電位配線６０によって、第１スイッチング素子１１のコレクタ端子ｃ１と第２スイッチング素子１２のコレクタ端子ｃ２が互いに接続されている。高電位配線６０は、上流側の回路に向かう配線６５に接続されている。すなわち、上アーム側のスイッチング回路１０Ａでは、高電位配線６０はプラス側電源配線９２に接続されている。下アーム側のスイッチング回路１０Ｂでは、高電位配線６０は中間配線９８とスイッチング回路１０Ａに接続されている。第１低電位配線６２によって、第１スイッチング素子１１のエミッタ端子ｅ１と第２スイッチング素子１２のエミッタ端子ｅ２が接続されている。すなわち、第１スイッチング素子１１と第２スイッチング素子１２は、並列に接続されている。さらに、第２低電位配線６４によっても、第１スイッチング素子１１のエミッタ端子ｅ１と第２スイッチング素子１２のエミッタ端子ｅ２が互いに接続されている。第２低電位配線６４は、下流側の回路に向かう配線６６に接続されている。すなわち、上アーム側のスイッチング回路１０Ａでは、第２低電位配線６４は中間配線９８とスイッチング回路１０Ｂに接続されている。下アーム側のスイッチング回路１０Ｂでは、第２低電位配線６４はマイナス側電源配線９４に接続されている。ゲート配線８０によって、第１スイッチング素子１１のゲート端子ｇ１と第２スイッチング素子１２のゲート端子ｇ２が接続されている。第１スイッチング素子１１には、ダイオード２１が逆並列に接続されている。すなわち、ダイオード２１のアノードがエミッタ端子ｅ１に接続されており、ダイオード２１のカソードがコレクタ端子ｃ１に接続されている。第２スイッチング素子１２には、ダイオード２２が逆並列に接続されている。すなわち、ダイオード２２のアノードがエミッタ端子ｅ２に接続されており、ダイオード２２のカソードがコレクタ端子ｃ２に接続されている。
【００１８】
図２に示すように、スイッチング回路１０は、駆動回路１１０と、第１コモンモードチョークコイル３１、を有している。
【００１９】
駆動回路１１０は、ゲート配線８０と第１低電位配線６２に接続されている。駆動回路１１０は、第１スイッチング素子１１のゲート端子ｇ１の電位と第２スイッチング素子１２のゲート端子ｇ２の電位を制御する。第１スイッチング素子１１のゲート端子ｇ１と第２スイッチング素子１２のゲート端子ｇ２には、駆動回路１１０から共通の駆動信号が供給される。このため、第１スイッチング素子１１と第２スイッチング素子１２は、略同じタイミングでスイッチングする。したがって、第１スイッチング素子１１と第２スイッチング素子１２の並列回路には、第１スイッチング素子１１と第２スイッチング素子１２の電流容量の合計値の電流を流すことができる。
【００２０】
第１コモンモードチョークコイル３１は、第１コイル３１ａと第２コイル３１ｂを有している。第１コイル３１ａは、駆動回路１１０とゲート端子ｇ１の間でゲート配線８０に介装されている。第２コイル３１ｂは、駆動回路１１０とエミッタ端子ｅ１の間で第１低電位配線６２に介装されている。第１コモンモードチョークコイル３１は、駆動回路１１０からゲート端子ｇ１に向かって第１コイル３１ａを通る向きと、駆動回路１１０からエミッタ端子ｅ１に向かって第２コイル３１ｂを通る向きが、コモンモードとなるように構成されている。第１コモンモードチョークコイル３１は、第１コイル３１ａと第２コイル３１ｂが減極性となるように構成されている。
【００２１】
次に、スイッチング回路１０のオン動作について説明する。スイッチング回路１０のオフ状態においては、駆動回路１１０が、ゲート配線８０を第１低電位配線６２と同電位に維持している。オン動作では、駆動回路１１０が、ゲート配線８０の電位を第１低電位配線６２の電位よりも高い電位に引き上げる。このとき、エミッタ端子ｅ１から、第１低電位配線６２、駆動回路１１０及びゲート配線８０を介してゲート端子ｇ１に向かってゲート電流Ｉｇ１が流れ、ゲート端子ｇ１が充電される。ゲート端子ｇ１が充電されることで、第１スイッチング素子１１がオンする。同時に、エミッタ端子ｅ２から、第１低電位配線６２、駆動回路１１０及びゲート配線８０を介してゲート端子ｇ２に向かってゲート電流Ｉｇ２が流れ、ゲート端子ｇ２が充電される。第１スイッチング素子１１のゲート電流Ｉｇ１は、第１コイル３１ａと第２コイル３１ｂを流れる。ゲート電流Ｉｇ１は、第２コイル３１ｂを第１スイッチング素子１１側から駆動回路１１０側に向かって流れるとともに、第１コイル３１ａを駆動回路１１０側から第１スイッチング素子１１側に向かって流れる。つまり、ゲート電流Ｉｇ１は、第１コモンモードチョークコイル３１に対してディファレンシャルモードで流れる。第１コイル３１ａに流れる電流値と第２コイル３１ｂに流れる電流値は略等しいので、第１コイル３１ａと第２コイル３１ｂに生じる磁束が打ち消される。このため、第１コモンモードチョークコイル３１は、インダクタとして機能せず、ゲート端子ｇ１及びゲート端子ｇ２が速やかに充電される。ゲート端子ｇ１の電位とゲート端子ｇ２の電位それぞれが閾値を超えると、第１スイッチング素子１１と第２スイッチング素子１２はオン状態となり、各スイッチング素子１１、１２に主電流が流れ始める。このように、第１スイッチング素子１１のゲート端子ｇ１を充電する場合には、第１コモンモードチョークコイル３１はインダクタとして機能せず、ゲート端子ｇ１が高速で充電される。したがって、第１スイッチング素子１１を第２スイッチング素子１２と同等の高速でスイッチングさせることができる。また、この場合には、第１コモンモードチョークコイル３１で損失がほとんど発しないので、スイッチング時の損失を低減することができる。
【００２２】
次に、各スイッチング素子１１、１２がオンした直後に、電流アンバランスが生じた場合の動作について説明する。図３に示すように、第１スイッチング素子１１がオンすると第１スイッチング素子１１に電流Ｉ１が流れ、第２スイッチング素子１２がオンすると第２スイッチング素子１２に電流Ｉ２が流れる。電流Ｉ１は、第２低電位配線６４の第１スイッチング素子１１側の部分（以下、配線６４ａという）を介して下流側の配線６６へ流れる。電流Ｉ２は、第２低電位配線６４の第２スイッチング素子１２側の部分（以下、配線６４ｂという）を介して下流側の配線６６へ流れる。各スイッチング素子１１、１２がオンした直後に、各スイッチング素子１１、１２の特性の誤差等によって、電流Ｉ１と電流Ｉ２がアンバランスとなる場合がある。
【００２３】
電流Ｉ２が電流Ｉ１よりも大きい場合について説明する。電流Ｉ１が流れると、配線６４ａの寄生インダクタンスにより起電力が生じる。このため、第１スイッチング素子１１のエミッタ端子ｅ１の電位Ｖｅ１が、下流側の配線６６の電位よりも高くなる。同様に、電流Ｉ２が流れると、配線６４ｂの寄生インダクタンスにより起電力が生じる。このため、第２スイッチング素子１２のエミッタ端子ｅ２の電位Ｖｅ２が、下流側の配線６６の電位よりも高くなる。電流Ｉ２が電流Ｉ１よりも大きい場合には、電位Ｖｅ２が電位Ｖｅ１よりも高くなる。したがって、第１低電位配線６２に、エミッタ端子ｅ２からエミッタ端子ｅ１に向かって電流Ｉａ１が流れる。また、エミッタ端子ｅ１の電位Ｖｅ１が上昇すると、容量結合によってゲート端子ｇ１の電位Ｖｇ１も上昇する。エミッタ端子ｅ２の電位Ｖｅ２が上昇すると、容量結合によってゲート端子ｇ２の電位Ｖｇ２も上昇する。電位Ｖｅ２の上昇量が電位Ｖｅ１の上昇量よりも大きいので、電位Ｖｇ２の上昇量は電位Ｖｇ１の上昇量よりも大きくなる。このため、電位Ｖｇ２が電位Ｖｇ１よりも高くなる。すると、ゲート配線８０に、ゲート端子ｇ２からゲート端子ｇ１に向かう方向に電流Ｉａ２が流れる。電流Ｉａ１は、第２コイル３１ｂを、駆動回路１１０側から第１スイッチング素子１１側に向かって流れる。電流Ｉａ２は、第１コイル３１ａを、駆動回路１１０側から第１スイッチング素子１１側に向かって流れる。すなわち、電流Ｉａ１、Ｉａ２は、第１コモンモードチョークコイル３１をコモンモードで流れる。このように、電流のアンバランスが生じる場合には、第１コイル３１ａと第２コイル３１ｂに流れる電流がコモンモード電流となる。したがって、第１コイル３１ａ及び第２コイル３１ｂに流れる電流により発生する磁束が足し合わされる。その結果、第１コモンモードチョークコイル３１は、インダクタとして機能し、電流Ｉａ１と電流Ｉａ２を抑制する。その結果、短時間で、電流Ｉａ１、Ｉａ２が減衰するとともにゲート端子ｇ１の電位Ｖｇ１とゲート端子ｇ２の電位Ｖｇ２が略同電位となる。このため、電流Ｉ１と電流Ｉ２が略同じ大きさとなり、電流のアンバランスが解消される。したがって、このスイッチング回路１０では、電流のアンバランスが生じたときに、発振現象が生じ難い。
【００２４】
また、各スイッチング素子１１、１２がオンした直後に、電流Ｉ１が電流Ｉ２よりも大きい場合には、図３とは逆向きに電流Ｉａ１及び電流Ｉａ２が流れる。この場合にも、第１コモンモードチョークコイル３１にコモンモードで電流が流れるので、第１コモンモードチョークコイルがインダクタとして機能する。したがって、短時間で、電流Ｉａ１、Ｉａ２が減衰するとともにゲート端子ｇ１の電位Ｖｇ１とゲート端子ｇ２の電位Ｖｇ２が略同電位となる。このため、この場合にも、発振現象が生じ難い。
【００２５】
次に、スイッチング回路１０のオフ動作について説明する。オフ動作では、駆動回路１１０が、ゲート配線８０の電位を第１低電位配線６２と同電位まで引き下げる。このとき、図２とは逆向きの電流Ｉｇ１、Ｉｇ２が流れる。これによって、ゲート端子ｇ１、ｇ２が放電され、各スイッチング素子１１、１２がオフする。この場合には、ゲート電流Ｉｇ１が、第１コモンモードチョークコイル３１に対してディファレンシャルモードで流れる。したがって、オフ動作では、第１コモンモードチョークコイル３１はインダクタとして機能せず、ゲート端子ｇ１が高速で放電される。したがって、第１スイッチング素子１１を第２スイッチング素子１２と同等の高速でスイッチングさせることができる。また、この場合には、第１コモンモードチョークコイル３１で損失がほとんど発しないので、スイッチング時の損失を低減することができる。
【００２６】
上述したように、第１コモンモードチョークコイル３１は、各スイッチング素子１１、１２のゲート端子ｇ１、ｇ２の充電電流及び放電電流に対しては、インダクタとして機能しない一方で、電流アンバランスが生じるときの電流Ｉａ１、Ｉａ２に対しては、インダクタとして機能する。本実施例のスイッチング回路１０によれば、スイッチング速度の低下を抑制しつつ、発振現象を抑制することができる。なお、本実施例のスイッチング回路１０では、第１スイッチング素子１１及び第２スイッチング素子１２がオン状態からオフ状態にスイッチングする際に生じる発振現象についても、同様に抑制することができる。
【実施例２】
【００２７】
次に、図４を参照して、実施例２のスイッチング回路１０ａについて説明する。なお、実施例２のスイッチング回路１０ａの構成のうち、実施例１のスイッチング回路１０と共通する構成については、説明を省略する。スイッチング回路１０ａでは、第１スイッチング素子１１は、主電流が流れるエミッタ端子ｅ１に加えて、主電流よりも小さい電流が流れるセンスエミッタ端子ｓｅ１をさらに有している。第２スイッチング素子１２は、主電流が流れるエミッタ端子ｅ２に加えて、主電流よりも小さい電流が流れるセンスエミッタ端子ｓｅ２をさらに有している。また、スイッチング回路１０ａは、センス配線８２と、第２コモンモードチョークコイル３２と、電流センス抵抗４１、４２をさらに有している。
【００２８】
センスエミッタ端子ｓｅ１は、電流センス抵抗４１を介して第１低電位配線６２に接続されている。センスエミッタ端子ｓｅ１には、エミッタ端子ｅ１に流れる主電流に略比例する小電流が流れる。この小電流は、センスエミッタ端子ｓｅ１から、電流センス抵抗４１を介して第２低電位配線６４へ向かって流れる。したがって、センスエミッタ端子ｓｅ１の電位は、センスエミッタ端子ｓｅ１に流れる電流（すなわち、電流センス抵抗４１に流れる電流）に比例する。したがって、センスエミッタ端子ｓｅ１の電位は、エミッタ端子ｅ１に流れる主電流（すなわち、第１スイッチング素子１１に流れる主電流）に略比例する。このため、センスエミッタ端子ｓｅ１の電位を検出することで、第１スイッチング素子１１に流れる主電流を検出することができる。センスエミッタ端子ｓｅ２は、電流センス抵抗４２を介して第１低電位配線６２に接続されている。センスエミッタ端子ｓｅ２の電位を検出することで、第２スイッチング素子１２に流れる主電流を検出することができる。
【００２９】
センス配線８２は、第１スイッチング素子１１のセンスエミッタ端子ｓｅ１と第２スイッチング素子１２のセンスエミッタ端子ｓｅ２を接続している。また、センス配線８２は、駆動回路１１０に接続されている。
【００３０】
第２コモンモードチョークコイル３２は、第３コイル３２ａと第４コイル３２ｂを有している。第３コイル３２ａは、駆動回路１１０とセンスエミッタ端子ｓｅ１の間でセンス配線８２に介装されている。第４コイル３２ｂは、駆動回路１１０とエミッタ端子ｅ１の間で第１低電位配線６２に介装されている。より詳細には、第４コイル３２ｂは、第１コモンモードチョークコイル３１の第２コイル３１ｂに対して並列に、駆動回路１１０とエミッタ端子ｅ１の間に接続されている。そして、第２コモンモードチョークコイル３２は、駆動回路１１０からセンスエミッタ端子ｓｅ１に向かって第３コイル３２ａを通る向きと、駆動回路１１０からエミッタ端子ｅ１に向かって第４コイル３２ｂを通る向きが、コモンモードとなるように構成されている。第２コモンモードチョークコイル３２は、第３コイル３２ａと第４コイル３２ｂが減極性となるように構成されている。
【００３１】
実施例２のスイッチング回路１０ａでも、第１コモンモードチョークコイル３１は、実施例１と同様に機能する。実施例２のスイッチング回路１０ａにおいては、各スイッチング素子１１、１２を流れる主電流のアンバランスにより、センス電流にもアンバランスが生じる。第２スイッチング素子１２を流れる主電流Ｉ２が第１スイッチング素子１１を流れる主電流Ｉ１よりも大きい場合、すなわち、センスエミッタ端子ｓｅ２を流れるセンス電流がセンスエミッタ端子ｓｅ１を流れるセンス電流よりも大きい場合、センスエミッタ端子ｓｅ２の電位がセンスエミッタ端子ｓｅ１の電位よりも高くなる。これにより、センス配線８２には、センスエミッタ端子ｓｅ２からセンスエミッタ端子ｓｅ１に向かって電流Ｉａ３が流れる。電流Ｉａ３がセンスエミッタ端子ｓｅ１とセンスエミッタ端子ｓｅ２の間で往復（振動）するように流れると、発振現象が生じる。しかしながら、実施例２のスイッチング回路１０ａでは、以下に説明するように、第２コモンモードチョークコイル３２によって、電流Ｉａ３に起因する発振現象が抑制される。
【００３２】
実施例２のスイッチング回路１０ａでは、電流Ｉａ３が流れるときに、実施例１と同様にして、第１低電位配線６２に電流Ｉａ１が流れる。実施例２では、図４に示すように、電流Ｉａ１が、第２コイル３１ｂと第４コイル３２ｂに分岐して流れる。図４から明らかなように、電流Ｉａ１、Ｉａ３は、第２コモンモードチョークコイル３２に対してコモンモードで流れる。したがって、第３コイル３２ａ及び第４コイル３２ｂに流れる電流により発生する磁束が足し合わされる。その結果、第２コモンモードチョークコイル３２は、インダクタとして機能し、電流Ｉａ１及びＩａ３を抑制する。これにより、電流Ｉａ３の振動に起因するゲート端子ｇ１とゲート端子ｇ２の電位の変動を抑制することができる。すなわち、発振現象を抑制することができる。
【００３３】
また、センス電流を検出する際には、図５に示すように、第３コイル３２ａと第４コイル３２ｂにディファレンシャルモードで電流Ｉａ４が流れる。駆動回路１１０は、電流Ｉａ４に基づいてセンス電流を検出する。このため、第３コイル３２ａと第４コイル３２ｂがインダクタとして機能せず、センス電流を好適に検出することができる。
【００３４】
このように、スイッチング回路１０ａによれば、第２コモンモードチョークコイル３２が電流のアンバランス時にインダクタとして機能するため、発振を好適に抑制することができる。また、第２コモンモードチョークコイル３２がセンス電流を検出するときにインダクタとして機能しないので、損失を抑制することができる。
【実施例３】
【００３５】
次に、図６を参照して、実施例３のスイッチング回路１０ｂについて説明する。スイッチング回路１０ａは、第２コモンモードチョークコイル３２を有していない点が実施例２のスイッチング回路１０ａと異なる。また、スイッチング回路１０ｂでは、第１コモンモードチョークコイル３１が第５コイル３１ｃをさらに有している。すなわち、第１コモンモードチョークコイル３１が、１つのコアに３つのコイル３１ａ〜３１ｃが巻回された構造を有している。
【００３６】
第５コイル３１ｃは、駆動回路１１０とセンスエミッタ端子ｓｅ１の間でセンス配線８２に介装されている。第１コモンモードチョークコイル３１は、駆動回路１１０からセンスエミッタ端子ｓｅ１に向かって第５コイル３１ｃを通る向きと、駆動回路１１０からエミッタ端子ｅ１に向かって第２コイル３１ｂを通る向きがコモンモードとなるように構成されている。第１コモンモードチョークコイル３１は、第１コイル３１ａと第２コイル３１ｂと第５コイル３１ｃのそれぞれが、互いに減極性となるように構成されている。
【００３７】
実施例２のスイッチング回路１０ａでは、２つのコモンモードチョークコイル３１、３２を有していた。このため、スイッチング回路１０ａのサイズが比較的大きくなる。また、２つのコモンモードチョークコイルを挿入するために、４本の配線が必要であった。本実施例のスイッチング回路１０ｂでは、１つのコモンモードチョークコイル３１が３つのコイル３１ａ、３１ｂ、３１ｃを有する構成となっている。スイッチング素子の充放電時には、コイル３１ａ、３１ｂにディファレンシャルモードでゲート電流が流れることで、高速なスイッチングが実現される。主電流にアンバランスが生じたときには、コイル３１ａ、３１ｂにコモンモードで電流（図３の電流Ｉａ１、Ｉａ２に相当する電流）が流れることで、発振現象が抑制される。センス電流を検出するときには、コイル３１ｂ、３１ｃにディファレンシャルモードで電流が流れることで、センス電流が正確に検出される。センス電流にアンバランスが生じたときには、コイル３１ｂ、３１ｃにコモンモードで電流（図４の電流Ｉａ３、Ｉａ１に相当する電流）が流れることで、発振現象が抑制される。このように、本実施例のスイッチング回路１０ｂによれば、１つのコモンモードチョークコイルで、主電流のアンバランス及びセンス電流のアンバランスに起因する発振現象を抑制することができる。また、この構成によれば、スイッチング回路を小型化することができる。
【実施例４】
【００３８】
次に、図７を参照して、実施例４のスイッチング回路１０ｃについて説明する。スイッチング回路１０ｃは、第３スイッチング素子１３と、第３コモンモードチョークコイル３３をさらに備えている点が実施例１のスイッチング回路１０と異なる。
【００３９】
第３スイッチング素子１３は、コレクタ端子ｃ３と、エミッタ端子ｅ３と、ゲート端子ｇ３を有している。コレクタ端子ｃ３は、高電位配線６０に接続されている。すなわち、コレクタ端子ｃ３は、コレクタ端子ｃ１及びコレクタ端子ｃ２に接続されている。エミッタ端子ｅ３は、第１低電位配線６２と第２低電位配線６４に接続されている。すなわち、エミッタ端子ｅ３は、エミッタ端子ｅ１及びエミッタ端子ｅ２に接続されている。したがって、第３スイッチング素子１３は、第１スイッチング素子１１及び第２スイッチング素子１２に対して並列に接続されている。ゲート端子ｇ３は、ゲート配線８０に接続されている。ゲート端子ｇ３の電位は、駆動回路１１０によって制御される。第３スイッチング素子１３には、ダイオード２３が逆並列に接続されている。すなわち、ダイオード２３のアノードがエミッタ端子ｅ３に接続されており、ダイオード２３のカソードがコレクタ端子ｃ３に接続されている。
【００４０】
第３コモンモードチョークコイル３３は、第６コイル３３ａと第７コイル３３ｂを有している。第６コイル３３ａは、駆動回路１１０とゲート端子ｇ３の間でゲート配線８０に介装されている。第７コイル３３ｂは、駆動回路１１０とエミッタ端子ｅ３の間で第１低電位配線６２に介装されている。第３コモンモードチョークコイル３３は、駆動回路１１０からゲート端子ｇ３に向かって第６コイル３３ａを通る向きと、駆動回路１１０からエミッタ端子ｅ３に向かって第７コイル３３ｂを通る向きがコモンモードとなるように構成されている。第３コモンモードチョークコイル３３は、第６コイル３３ａと第７コイル３３ｂが減極性となるように構成されている。
【００４１】
本実施例のスイッチング回路１０ｃでは、３つのスイッチング素子が並列に接続されているため、大電流での動作が可能となる。また、第３コモンモードチョークコイル３３が設けられているため、第３スイッチング素子１３の電流の他のスイッチング素子に対するアンバランスが生じても、発振現象を抑制することができる。このように、スイッチング回路１０ｃでは、第１スイッチング素子１１と第２スイッチング素子１２と第３スイッチング素子１３のそれぞれの間における発振現象を抑制することができる。
【００４２】
上述した実施例１〜４のスイッチング回路では、第２スイッチング素子１２と駆動回路１１０の間の配線（ゲート配線８０、第１低電位配線６２、センス配線８２）にコモンモードチョークコイルが設けられていなかったが、当該配線にコモンモードチョークコイルを設けてもよい。但し、第２スイッチング素子１２と駆動回路１１０の間の配線にコモンモードチョークコイルを設けない方が、スイッチング回路を小型化することができる。
【００４３】
また、上述した実施例のスイッチング回路では、２つまたは３つのスイッチング素子が並列に接続されていた。しかしながら、本明細書が開示する技術は、４つ以上のスイッチング素子を並列に接続したスイッチング回路に適用してもよい。Ｎ個のスイッチング素子が並列に接続されたスイッチング回路の場合、Ｎ−１個（またはＮ個）のコモンモードチョークコイルを設けることで、上述した実施例と同様に各スイッチング素子間に生じる発振を抑制することができる。
【００４４】
また、上述した実施例のスイッチング回路では、コレクタからエミッタへ電流が流れるＩＧＢＴをスイッチング素子として用いた。しかしながら、本明細書が開示する技術は、他のスイッチング素子（ｎチャネル型のＭＯＳＦＥＴ、ｐチャネル型のＭＯＳＦＥＴ等）に適用してもよい。
【００４５】
また、上述した実施例では、駆動回路１１０の外部にゲート配線８０が設けられていた。しかしながら、図８に示すように、駆動回路１１０がＩＣ１２０に内蔵されており、ＩＣ１２０の内部の配線がゲート配線８０の一部を構成していてもよい。
【００４６】
（対応関係）
第１低電位配線６２が低電位配線の一例である。コレクタ端子ｃ１が第１高電位端子の一例である。エミッタ端子ｅ１が第１低電位端子の一例である。ゲート端子ｇ１が第１ゲート端子の一例である。コレクタ端子ｃ２が第２高電位端子の一例である。エミッタ端子ｅ２が第２低電位端子の一例である。ゲート端子ｇ２が第２ゲート端子の一例である。センスエミッタ端子ｓｅ１が第１センス端子の一例である。センスエミッタ端子ｓｅ２が第２センス端子の一例である。電流センス抵抗４１が第１抵抗の一例である。電流センス抵抗４２が第２抵抗の一例である。コレクタ端子ｃ３が第３高電位端子の一例である。エミッタ端子ｅ３が第３低電位端子の一例である。ゲート端子ｇ３が第３ゲート端子の一例である。
【００４７】
本明細書が開示する技術要素について、以下に列挙する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００４８】
本明細書が開示する一例の構成では、第１スイッチング素子は、第１低電位端子に流れる第１スイッチング素子の主電流よりも小さい電流が流れる第１センス端子をさらに備えてもよい。第２スイッチング素子は、第２低電位端子に流れる第２スイッチング素子の主電流よりも小さい電流が流れる第２センス端子をさらに備えてもよい。スイッチング回路は、第１センス端子と第２センス端子を接続するセンス配線と、一端が第１センス端子に接続されており、他端が低電位配線に接続されている第１抵抗と、一端が第２センス端子に接続されており、他端が低電位配線に接続されている第２抵抗と、第３コイル及び第４コイルを有する第２コモンモードチョークコイル、をさらに備えてもよい。駆動回路が、センス配線に接続されてもよい。第３コイルが駆動回路と第１センス端子の間でセンス配線に介装され、第４コイルが第２コイルに対して並列に駆動回路と第１低電位端子の間に接続されてもよい。駆動回路から第１センス端子に向かって第３コイルを通る向きと駆動回路から第１低電位端子に向かって第４コイルを通る向きがコモンモードとなるように、第２コモンモードチョークコイルが構成されていてもよい。
【００４９】
このような構成によれば、第１センス端子に流れる電流値（すなわち、第１抵抗の両端の電位差）に基づいて第１スイッチング素子に流れる電流を検出することができる。また、第２センス端子に流れる電流値（すなわち、第２抵抗の両端の電位差）に基づいて第２スイッチング素子に流れる電流を検出することができる。また、駆動回路から第１センス端子に向かって第３コイルを通る向きと駆動回路から第１低電位端子に向かって第４コイルを通る向きがコモンモードとなるように、第２コモンモードチョークコイルが構成されているため、第１センス端子と第２センス端子に流れる電流にアンバランスが生じた場合であっても、第２コモンモードチョークコイルによって発振現象を抑制することができる。
【００５０】
本明細書が開示する一例の構成では、第１スイッチング素子は、第１低電位端子に流れる第１スイッチング素子の主電流よりも小さい電流が流れる第１センス端子をさらに備えてもよい。第２スイッチング素子は、第２低電位端子に流れる第２スイッチング素子の主電流よりも小さい電流が流れる第２センス端子をさらに備えてもよい。スイッチング回路は、第１センス端子と第２センス端子を接続するセンス配線と、一端が第１センス端子に接続されており、他端が低電位配線に接続されている第１抵抗と、一端が第２センス端子に接続されており、他端が低電位配線に接続されている第２抵抗、をさらに備えてもよい。駆動回路が、センス配線に接続されてもよい。第１コモンモードチョークコイルが、第５コイルをさらに備えてもよい。第５コイルが駆動回路と第１センス端子の間でセンス配線に介装されてもよい。駆動回路から第１センス端子に向かって第５コイルを通る向きと駆動回路から第１低電位端子に向かって第２コイルを通る向きがコモンモードとなるように、第１コモンモードチョークコイルが構成されていてもよい。
【００５１】
このような構成によれば、第１センス端子に流れる電流値（すなわち、第１抵抗の両端の電位差）に基づいて第１スイッチング素子に流れる電流を検出することができる。また、第２センス端子に流れる電流値（すなわち、第２抵抗の両端の電位差）に基づいて第２スイッチング素子に流れる電流を検出することができる。また、駆動回路から第１センス端子に向かって第５コイルを通る向きと駆動回路から第１低電位端子に向かって第２コイルを通る向きがコモンモードとなるように、第１コモンモードチョークコイルが構成されているため、第１センス端子と第２センス端子に流れる電流にアンバランスが生じた場合であっても、第２コモンモードチョークコイルによって発振現象を抑制することができる。また、この構成によれば、スイッチング回路を小型化することができる。
【００５２】
本明細書が開示する一例の構成では、高電位配線に接続されている第３高電位端子と、低電位配線に接続されている第３低電位端子と、ゲート配線に接続されている第３ゲート端子を備える第３スイッチング素子と、第６コイル及び第７コイルを有する第３コモンモードチョークコイル、をさらに備えてもよい。駆動回路は、第３ゲート端子の電位を制御してもよい。第６コイルが駆動回路と第３ゲート端子の間でゲート配線に介装され、第７コイルが駆動回路と第３低電位端子の間で低電位配線に介装されてもよい。駆動回路から第３ゲート端子に向かって第６コイルを通る向きと駆動回路から第３低電位端子に向かって第７コイルを通る向きがコモンモードとなるように、第３コモンモードチョークコイルが構成されていてもよい。
【００５３】
このような構成によれば、第３スイッチング素子の電流の他のスイッチング素子に対するアンバランスが生じても、好適に発振現象を抑制することができる。また、第１スイッチング素子と第２スイッチング素子と第３スイッチング素子の電流容量の合計値の電流を流すことができるため、大電流を流すことができる。
【００５４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５５】
１０：スイッチング回路
１１：第１スイッチング素子
１２：第２スイッチング素子
１３：第３スイッチング素子
２１、２２、２３：ダイオード
３１：第１コモンモードチョークコイル
３１ａ：第１コイル
３１ｂ：第２コイル
３１ｃ：第５コイル
３２：第２コモンモードチョークコイル
３２ａ：第３コイル
３２ｂ：第４コイル
３３：第３コモンモードチョークコイル
３３ａ：第６コイル
３３ｂ：第７コイル
４１、４２：電流センス抵抗
６０：高電位配線
６２：第１低電位配線
６４：第２低電位配線
８０：ゲート配線
８２：センス配線
９０：インバータ
９２：プラス側電源配線
９４：マイナス側電源配線
９５：モータ
１１０：駆動回路
ｃ１、ｃ２、ｃ３：コレクタ端子
ｅ１、ｅ２、ｅ３：エミッタ端子
ｇ１、ｇ２、ｇ３：ゲート端子
ｓｅ１、ｓｅ２：センスエミッタ端子
【図１】
2019054441.tif 000003
【図２】
2019054441.tif 000004
【図３】
2019054441.tif 000005
【図４】
2019054441.tif 000006
【図５】
2019054441.tif 000007
【図６】
2019054441.tif 000008
【図７】
2019054441.tif 000009
【図８】
2019054441.tif 000010
【図９】
2019054441.tif 000011