(57)【要約】【課題】表示品位の低下を抑制できる表示装置を提供する。【解決手段】スイッチング素子と、共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜を貫通する第１コンタクトホールにおいて前記スイッチング素子と電気的に接続された第１画素電極と、前記絶縁膜を貫通する第２コンタクトホールにおいて前記共通電極と電気的に接続された透明導電膜と、を備え、前記第１画素電極及び前記透明導電膜は、同層において第１方向に並び、前記第１画素電極は、画像を表示する表示部において前記共通電極に対向し、前記透明導電膜は、前記表示部を囲む非表示部において前記共通電極に対向し、前記共通電極は、前記表示部及び前記非表示部に亘って延出し、平面視で、前記第１コンタクトホールの大きさは、前記第２コンタクトホールの大きさとは異なる、表示装置。【選択図】  図６
2019152745.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
共通電極と、
前記共通電極を覆う絶縁膜と、
前記絶縁膜を貫通する第１コンタクトホールにおいて前記スイッチング素子と電気的に接続された第１画素電極と、
前記絶縁膜を貫通する第２コンタクトホールにおいて前記共通電極と電気的に接続された透明導電膜と、を備え、
前記第１画素電極及び前記透明導電膜は、同層において第１方向に並び、
前記第１画素電極は、画像を表示する表示部において前記共通電極に対向し、
前記透明導電膜は、前記表示部を囲む非表示部において前記共通電極に対向し、
前記共通電極は、前記表示部及び前記非表示部に亘って配置され、
平面視で、前記第１コンタクトホールの大きさは、前記第２コンタクトホールの大きさとは異なる、表示装置。
【請求項２】
前記第１画素電極は、複数の帯電極を備え、
前記透明導電膜は、線状電極であり、
前記線状電極の幅は、前記帯電極の幅より大きい、請求項１に記載の表示装置。
【請求項３】
前記線状電極は、前記帯電極と平行な方向に延出している、請求項２に記載の表示装置。
【請求項４】
さらに、前記第１画素電極と前記線状電極との間に位置する信号線を備え、
前記帯電極と前記信号線との間隔は、前記線状電極と前記信号線との間隔と同等である、請求項２に記載の表示装置。
【請求項５】
さらに、前記信号線と交差する走査線と、
前記走査線と交差し、前記信号線及び前記第１画素電極と電気的に接続された前記スイッチング素子の半導体層と、
前記走査線と交差し、前記線状電極に重畳し、電気的にフローティングのダミー半導体層と、を備えた、請求項４に記載の表示装置。
【請求項６】
平面視で、前記第２コンタクトホールのエッジと前記透明導電膜のエッジとの距離は、１μｍ以上である、請求項１に記載の表示装置。
【請求項７】
さらに、無機絶縁膜と、前記無機絶縁膜上に位置する信号線及び前記スイッチング素子のドレイン電極と、前記信号線及び前記ドレイン電極を覆い前記無機絶縁膜に積層された有機絶縁膜と、を備え、
前記共通電極は、前記有機絶縁膜上に位置し、
前記第１画素電極は、前記有機絶縁膜を貫通する第３コンタクトホールにおいて前記ドレイン電極と電気的に接続され、
前記第３コンタクト―ホール及び前記第２コンタクトホールにおいて、前記ドレイン電極と前記第１画素電極は、接続電極で中継されており、
前記第２コンタクトホールの直下において、前記有機絶縁膜が前記無機絶縁膜に積層され、前記信号線と同層の導電層が存在しない、請求項１に記載の表示装置。
【請求項８】
さらに、第２画素電極を備え、
前記第１画素電極及び前記第２画素電極は、第２方向に並び、
前記第２画素電極及び前記透明導電膜は、第１方向に並んでいる、請求項１に記載の表示装置。
【請求項９】
さらに、前記非表示部に位置する固定電位の配線と、
前記第１画素電極及び前記透明導電膜と同層に位置し、前記共通電極と電気的に接続された電極と、を備え、
前記電極は、前記第１画素電極及び前記配線から離間し、前記第１画素電極と前記配線との間に広がっている、請求項１に記載の表示装置。
【請求項１０】
前記透明導電膜は、第１電極部と、前記第１電極部とは異なる方向に延出した第２電極部とを有し、
前記第１画素電極及び前記第１電極部は、第１方向に並び、
前記第１画素電極及び前記第２電極部は、第２方向に並んでいる、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、表示装置の表示品位を向上するための技術が種々検討されている。一例では、表示部の外側に画素電極と同層のダミー画素電極を配置することで、導電膜をパターニングして形成される画素電極の寸法精度を均一化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１１１３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、表示品位の低下を抑制できる表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態によれば、
スイッチング素子と、共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜を貫通する第１コンタクトホールにおいて前記スイッチング素子と電気的に接続された第１画素電極と、前記絶縁膜を貫通する第２コンタクトホールにおいて前記共通電極と電気的に接続された透明導電膜と、を備え、前記第１画素電極及び前記透明導電膜は、同層において第１方向に並び、前記第１画素電極は、画像を表示する表示部において前記共通電極に対向し、前記透明導電膜は、前記表示部を囲む非表示部において前記共通電極に対向し、前記共通電極は、前記表示部及び前記非表示部に亘って延出し、平面視で、前記第１コンタクトホールの大きさは、前記第２コンタクトホールの大きさとは異なる、表示装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】図１は、本実施形態の表示装置ＤＳＰの外観を示す平面図である。
【図２】図２は、タッチセンサＴＳの一構成例を示す平面図である。
【図３】図３は、図２に示したセンサ電極Ｒｘ及び画素ＰＸを示す平面図である。
【図４】図４は、画素ＰＸの基本構成及び等価回路を示す図である。
【図５Ａ】図５Ａは、図１に示した直線部Ｅ１４付近の領域ＡＲ１を拡大した平面図である。
【図５Ｂ】図５Ｂは、図１に示した直線部Ｅ１４付近の領域ＡＲ１を拡大した他の平面図である。
【図６】図６は、図５Ｂに示した画素電極ＰＥ１１及び線状電極ＥＬ１１を拡大した平面図である。
【図７】図７は、図６に示したＡ−Ｂ線に沿った第１基板ＳＵＢ１の断面図である。
【図８Ａ】図８Ａは、線状電極ＥＬ１１とコンタクトホールＣＨ１１とが重畳した状態を示す平面図である。
【図８Ｂ】図８Ｂは、線状電極ＥＬ１１とコンタクトホールＣＨ１１とが重畳した状態を示す他の平面図である。
【図９】図９は、図５Ｂに示したＣ−Ｄ線に沿った表示パネルＰＮＬの断面図である。
【図１０】図１０は、図１に示したラウンド部Ｒ１２付近の領域ＡＲ２の一構成例を示す平面図である。
【図１１】図１１は、図１に示したラウンド部Ｒ１２付近の領域ＡＲ２の他の構成例を示す平面図である。
【図１２】図１２は、図１に示したラウンド部Ｒ１２付近の領域ＡＲ２の他の構成例を示す平面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
本実施形態においては、表示装置ＤＳＰの一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
【０００９】
図１は、本実施形態の表示装置ＤＳＰの外観を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端側の位置を上と称し、矢印の先端とは逆側の位置を下と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面に向かって見ることを平面視という。
【００１０】
ここでは、Ｘ−Ｙ平面における表示装置ＤＳＰの平面図を示している。表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板１と、ＩＣチップ２と、を備えている。
【００１１】
表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、後述する液晶層ＬＣと、シールＳＥと、遮光層ＬＳと、を備えている。表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡとを備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。  
【００１２】
シールＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。遮光層ＬＳは、非表示部ＮＤＡに位置している。シールＳＥは、平面視で、遮光層ＬＳと重畳する位置に設けられている。図１において、シールＳＥが配置された領域と、遮光層ＬＳが配置された領域とでは、互いに異なる斜線で示し、シールＳＥと遮光層ＬＳとが重畳する領域はクロスハッチングで示している。遮光層ＬＳは、第２基板ＳＵＢ２に設けられている。
【００１３】
表示部ＤＡは、遮光層ＬＳによって囲まれた内側に位置している。表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置された複数の画素ＰＸを備えている。表示部ＤＡは、第１方向Ｘに沿って延出した一対の縁部Ｅ１及びＥ２と、第２方向Ｙに沿って延出した一対の縁部Ｅ３及びＥ４と、４つのラウンド部Ｒ１乃至Ｒ４と、を有している。表示パネルＰＮＬは、第１方向Ｘに沿って延出した一対の直線部Ｅ１１及びＥ１２と、第２方向Ｙに沿って延出した一対の直線部Ｅ１３及びＥ１４と、２つのラウンド部Ｒ１１及びＲ１２と、を有している。ラウンド部Ｒ１１及びＲ１２は、それぞれラウンド部Ｒ１及びＲ２の外側に位置している。ラウンド部Ｒ１１の曲率半径は、ラウンド部Ｒ１の曲率半径と同一であってもよいし、異なっていてもよい。
【００１４】
フレキシブルプリント回路基板１及びＩＣチップ２は、実装部ＭＡに実装されている。なお、ＩＣチップ２は、フレキシブルプリント回路基板１に実装されてもよい。ＩＣチップ２は、画像を表示する表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。図示した例では、ＩＣチップ２は、表示装置ＤＳＰへの物体の接近又は接触を検出するタッチセンシングモードを制御するタッチコントローラＴＣを内蔵している。
【００１５】
本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。  
また、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。
【００１６】
図２は、タッチセンサＴＳの一構成例を示す平面図である。ここでは、自己容量方式のタッチセンサＴＳについて説明するが、タッチセンサＴＳは相互容量方式であってもよい。タッチセンサＴＳは、複数のセンサ電極Ｒｘ（Ｒｘ１、Ｒｘ２…）と、複数のセンサ配線Ｌ（Ｌ１、Ｌ２…）と、を備えている。複数のセンサ電極Ｒｘは、表示部ＤＡに位置し、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。１つのセンサ電極Ｒｘは、タッチセンシングが可能な最小単位であるセンサブロックを構成している。複数のセンサ配線Ｌは、表示部ＤＡにおいて、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。センサ配線Ｌの各々は、例えば後述する信号線Ｓと重畳する位置に設けられている。また、センサ配線Ｌの各々は、非表示部ＮＤＡに引き出され、ＩＣチップ２に電気的に接続されている。
【００１７】
ここで、第１方向Ｘに並んだセンサ配線Ｌ１乃至Ｌ３と、第２方向Ｙに並んだセンサ電極Ｒｘ１乃至Ｒｘ３との関係に着目する。センサ配線Ｌ１は、センサ電極Ｒｘ１乃至Ｒｘ３と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２は、センサ電極Ｒｘ２及びＲｘ３と重畳し、センサ電極Ｒｘ２と電気的に接続されている。ダミー配線Ｄ２０は、センサ配線Ｌ２から離間している。ダミー配線Ｄ２０は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２及びダミー配線Ｄ２０は、同一の信号線上に位置している。センサ配線Ｌ３は、センサ電極Ｒｘ３と重畳し、センサ電極Ｒｘ３と電気的に接続されている。ダミー配線Ｄ３１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。ダミー配線Ｄ３２は、ダミー配線Ｄ３１及びセンサ配線Ｌ３から離間している。ダミー配線Ｄ３２は、センサ電極Ｒｘ２と重畳し、センサ電極Ｒｘ２と電気的に接続されている。センサ配線Ｌ３、ダミー配線Ｄ３１及びＤ３２は、同一の信号線上に位置している。
【００１８】
タッチセンシングモードにおいては、タッチコントローラＴＣは、センサ配線Ｌにタッチ駆動電圧を印加する。これにより、センサ電極Ｒｘにはタッチ駆動電圧が印加され、センサ電極Ｒｘでのセンシングが行われる。センサ電極Ｒｘでのセンシング結果に対応したセンサ信号は、センサ配線Ｌを介してタッチコントローラＴＣに出力される。タッチコントローラＴＣあるいは外部のホストは、センサ信号に基づいて、表示装置ＤＳＰへの物体の接近又は接触の有無及び物体の位置座標を検出する。  
なお、表示モードにおいては、センサ電極Ｒｘは、コモン電圧（Ｖｃｏｍ）が印加された共通電極ＣＥとして機能する。コモン電圧は、タッチ駆動電圧とは異なる電圧であり、例えばディスプレイドライバＤＤに含まれる電圧供給部からセンサ配線Ｌを介して印加される。
【００１９】
非表示部ＮＤＡにおいては、配線ＷＬ１乃至ＷＬ３が配置されている。図示した例では、配線ＷＬ１乃至ＷＬ３は、直線部Ｅ１３、ラウンド部Ｒ１１、直線部Ｅ１１、ラウンド部Ｒ１２、及び、直線部Ｅ１４に沿って配置されている。配線ＷＬ１乃至ＷＬ３のうち、配線ＷＬ２が最も表示部ＤＡに近接している。配線ＷＬ１は、配線ＷＬ２と配線ＷＬ３との間に位置している。一例では、配線ＷＬ１の電位は、配線ＷＬ２及び配線ＷＬ３の電位とは異なる固定電位である。また、配線ＷＬ２の電位は、配線ＷＬ３の電位と同電位である。例えば、配線ＷＬ２及び配線ＷＬ３には、コモン電圧が印加される。配線ＷＬ１の電位は、配線ＷＬ２の電位に対して相対的に低電位であってもよいし、高電位であってもよい。配線ＷＬ１は、その電位が配線ＷＬ２の電位よりも低電位である場合に、正極性の不純物イオンを捕捉するイオントラップ配線として機能する。あるいは、配線ＷＬ１は、その電位が配線ＷＬ２の電位よりも高電位である場合に、負極性の不純物イオンを捕捉するイオントラップ配線として機能する。
【００２０】
図３は、図２に示したセンサ電極Ｒｘ及び画素ＰＸを示す平面図である。図３において、第２方向Ｙに対して反時計回りに鋭角に交差する方向を方向Ｄ１と定義し、第２方向Ｙに対して時計回りに鋭角に交差する方向を方向Ｄ２と定義する。なお、第２方向Ｙと方向Ｄ１とのなす角度θ１は、第２方向Ｙと方向Ｄ２とのなす角度θ２とほぼ同一である。
【００２１】
１つのセンサ電極Ｒｘは、複数の画素ＰＸに亘って配置されている。図示した例では、第２方向Ｙに沿って奇数行目に位置する画素ＰＸは、方向Ｄ１に沿って延出している。また、第２方向Ｙに沿って偶数行目に位置する画素ＰＸは、方向Ｄ２に沿って延出している。なお、ここでの画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、副画素と称する場合がある。また、カラー表示を実現するための最小単位を主画素ＭＰと称する場合がある。主画素ＭＰは、互いに異なる色を表示する複数の副画素ＰＸを備えて構成されるものである。一例では、主画素ＭＰは、副画素ＰＸとして、赤色を表示する赤画素、緑色を表示する緑画素、及び、青色を表示する青画素を備えている。また、主画素ＭＰは、白色を表示する白画素を備えていてもよい。  
一例では、１つのセンサ電極Ｒｘには、第１方向Ｘに沿って６０〜７０個の主画素ＭＰが配置され、第２方向に沿って６０〜７０個の主画素ＭＰが配置されている。
【００２２】
図４は、画素ＰＸの基本構成及び等価回路を示す図である。複数本の走査線Ｇは、走査線駆動回路ＧＤに接続されている。複数本の信号線Ｓは、信号線駆動回路ＳＤに接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。
【００２３】
共通電極ＣＥは、センサブロックＢ毎にそれぞれ設けられている。共通電極ＣＥは、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の画素ＰＸに亘って配置されている。また、共通電極ＣＥは、それぞれ上記の通りタッチコントローラＴＣにも接続され、センサ電極Ｒｘとしても機能する。  
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷのゲート電極ＧＥと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷのソース電極ＳＥと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷのドレイン電極ＤＥと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
【００２４】
図５Ａ及び図５Ｂは、図１に示した直線部Ｅ１４付近の領域ＡＲ１を拡大した平面図である。図５Ａでは、第１基板ＳＵＢ１に含まれる半導体層ＳＣ、走査線Ｇ、及び、信号線Ｓの各層を図示し、図５Ｂでは、走査線Ｇ、信号線Ｓ、画素電極ＰＥの各層を図示している。なお、共通電極ＣＥの層は、点線で示している。配線ＷＬ２と直線部Ｅ１３との間の構成については図示を省略している。
【００２５】
図５Ａに示すように、走査線Ｇ１１乃至Ｇ１３は、それぞれ第１方向Ｘに沿って直線的に延出し、第２方向Ｙに間隔を置いて並んでいる。信号線Ｓ１１乃至Ｓ１４は、それぞれ概ね第２方向Ｙに沿って延出し、第１方向Ｘに間隔をおいて並んでいる。走査線Ｇ１１乃至Ｇ１３、及び、信号線Ｓ１１乃至Ｓ１４は、互いに交差している。共通電極ＣＥは、表示部ＤＡ及び非表示部ＮＤＡに亘って配置されている。  
表示部ＤＡにおいては、走査線Ｇ１１乃至Ｇ１３の各々と、複数の半導体層ＳＣとが交差している。また、信号線Ｓ１１乃至Ｓ１４の各々には、複数の半導体層ＳＣが電気的に接続されている。信号線Ｓ１３及び１４の間に位置する画素ＰＸＥ１乃至ＰＸＥ３は、表示部ＤＡにおける最外画素に相当する。つまり、画素ＰＸＥ１乃至ＰＸＥ３は、画素ＰＸのうち、最も非表示部ＮＤＡに近接している画素、あるいは、最も直線部Ｅ１４に近接している画素に相当する。例えば、画素ＰＸＥ１における半導体層ＳＣ１１は、走査線Ｇ１１と２か所で交差し、コンタクトホールＣＨ１において信号線Ｓ１４と電気的に接続されている。  
非表示部ＮＤＡにおいては、走査線Ｇ１１乃至Ｇ１３の各々と、複数のダミー半導体層ＤＳＣとが交差している。各ダミー半導体層ＤＳＣは、いずれの信号線Ｓ１１乃至Ｓ１４とも電気的に接続されず、電気的にフローティングである。表示部ＤＡに近接したダミー半導体層ＤＳＣは、共通電極ＣＥに重畳している。表示部ＤＡから離間したダミー半導体層ＤＳＣは、固定電位の配線ＷＬ２に重畳している。  
配線ＷＬ２は、共通電極ＣＥから離間している。配線ＷＬ２は、第１層ＷＬ２１及び第２層ＷＬ２２を備えている。第１層ＷＬ２１は、信号線Ｓと同一層に位置し、信号線Ｓと同一材料によって形成された金属層である。第２層ＷＬ２２は、共通電極ＣＥと同一層に位置し、共通電極ＣＥと同一材料によって形成された透明導電層であり、第１層ＷＬ２１の上に重畳している。なお、第１層ＷＬ２１と第２層ＷＬ２２との間には、絶縁膜が介在している。
【００２６】
図５Ｂに示すように、画素電極ＰＥは、表示部ＤＡにおいて、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、各画素電極ＰＥは、表示部ＤＡにおいて共通電極ＣＥに対向している。例えば、走査線Ｇ１１及びＧ１２の間に位置する画素電極ＰＥ１は、方向Ｄ１に沿って延出した複数の帯電極Ｐａ１を有している。また、走査線Ｇ１２及びＧ１３の間に位置する画素電極ＰＥ２は、方向Ｄ２に沿って延出した複数の帯電極Ｐａ２を有している。図示した例では、帯電極Ｐａ１及びＰａ２は、それぞれ２本であるが、３本以上であってもよい。また、帯電極Ｐａ１の本数が帯電極Ｐａ２の本数と異なっていてもよい。  
画素ＰＸＥ１の画素電極ＰＥ１１は、図５Ａに示した半導体層ＳＣ１１と電気的に接続されている。画素ＰＸＥ２の画素電極ＰＥ１２は、画素電極ＰＥ１と同一形状である。画素電極ＰＥ１１、及び、画素ＰＸＥ３の画素電極ＰＥ１３は、画素電極ＰＥ２と同一形状である。
【００２７】
線状電極ＥＬ１１及びＥＬ１３は、非表示部ＮＤＡに位置している。線状電極ＥＬ１１及びＥＬ１３は、いずれも、画素電極ＰＥと同層に位置し、画素電極ＰＥと同一材料によって形成された透明導電膜（あるいは透明電極）である。線状電極ＥＬ１１及びＥＬ１３は、非表示部ＮＤＡにおいて、共通電極ＣＥに対向している。画素電極ＰＥ１１及び線状電極ＥＬ１１は、第１方向Ｘに並んでいる。また、画素電極ＰＥ１２及び線状電極ＥＬ１３は、第１方向Ｘに並び、しかも、画素電極ＰＥ１３及び線状電極ＥＬ１３も第１方向Ｘに並んでいる。画素電極ＰＥ１１と線状電極ＥＬ１１との間、及び、画素電極ＰＥ１２と線状電極ＥＬ１３との間には、信号線Ｓ１４が位置している。
【００２８】
線状電極ＥＬ１３についてより詳細に説明すると、線状電極ＥＬ１３は、走査線Ｇ１２と交差し、第２方向Ｙに並んだ２つの画素ＰＸＥ２及びＰＸＥ３に隣接して設けられている。線状電極ＥＬ１３は、方向Ｄ１に沿って延出した電極部１３１と、方向Ｄ２に沿って延出した電極部１３２と、基部１３３と、を有している。画素電極ＰＥ１２及び電極部１３１が第１方向Ｘに並び、画素電極ＰＥ１３及び電極部１３２が第１方向Ｘに並んでいる。基部１３３は、走査線Ｇ１３と信号線Ｓ１４との交差部の近傍に位置し、コンタクトホールＣＨ１３において共通電極ＣＥと電気的に接続されている。
【００２９】
配線ＷＬ２は、さらに、第３層ＷＬ２３を備えている。第３層ＷＬ２３は、画素電極ＰＥ１１及び線状電極ＥＬ１１などと同一層に位置し、画素電極ＰＥと同一材料によって形成された透明導電層である。
【００３０】
図５Ｂに示した例において、画素電極ＰＥ１１は第１画素電極に相当する。あるいは、画素電極ＰＥ１２は第１画素電極に相当し、画素電極ＰＥ１３は第２画素電極に相当する。
【００３１】
図６は、図５Ｂに示した画素電極ＰＥ１１及び線状電極ＥＬ１１を拡大した平面図である。
【００３２】
スイッチング素子ＳＷは、走査線Ｇ１１及び信号線Ｓ１４と電気的に接続されている。図示した例のスイッチング素子ＳＷは、ダブルゲート構造を有している。スイッチング素子ＳＷは、半導体層ＳＣ１１と、ドレイン電極ＤＥ１１と、を備えている。なお、スイッチング素子ＳＷにおいて、ドレイン電極ＤＥ１１はソース電極と称される場合がある。半導体層ＳＣ１１は、その一部分が信号線Ｓ１４と重なるように配置され、他の部分が信号線Ｓ１３及びＳ１４の間に延出し、略Ｕ字状に形成されている。半導体層ＳＣ１１は、信号線Ｓ１４と重なる領域、及び、信号線Ｓ１３及びＳ１４の間の領域において、それぞれ走査線Ｇ１１と交差している。走査線Ｇ１１において、半導体層ＳＣ１１と重畳する領域がそれぞれゲート電極ＧＥとして機能する。信号線Ｓ１４は、コンタクトホールＣＨ１において半導体層ＳＣ１１の一端部ＳＣＡと電気的に接続されている。ドレイン電極ＤＥ１１は、島状に形成され、信号線Ｓ１３及びＳ１４の間に配置されている。ドレイン電極ＤＥ１１は、コンタクトホールＣＨ２において半導体層ＳＣ１１の他端部ＳＣＢと電気的に接続されている。  
画素電極ＰＥ１１は、複数の帯電極Ｐａ２と一体の基部ＢＳを備えている。基部ＢＳは、ドレイン電極ＤＥ１１と重畳している。基部ＢＳは、ドレイン電極ＤＥ１１と電気的に接続される。図示した例において、ドレイン電極ＤＥ１１と画素電極ＰＥ１１との接続構造について簡単に説明する。ドレイン電極ＤＥ１１と基部ＢＳとの間には、接続電極ＲＥ１１が配置されている。接続電極ＲＥ１１は、共通電極ＣＥと同一材料によって形成された透明電極であり、共通電極ＣＥと同じ工程で形成される。接続電極ＲＥ１１は、コンタクトホールＣＨ３においてドレイン電極ＤＥ１１と電気的に接続されている。基部ＢＳは、コンタクトホールＣＨ１０において接続電極ＲＥ１１と電気的に接続されている。
【００３３】
線状電極ＥＬ１１は、電極部１１２と、基部１１３と、を有している。基部１１３は、コンタクトホールＣＨ１１において共通電極ＣＥと電気的に接続されている。基部１１３は、平面視で、コンタクトホールＣＨ１１の全体と重畳している。ここでのコンタクトホールＣＨ１１とは、共通電極ＣＥと基部１１３との間に介在する絶縁膜を貫通する孔であり、平面視で、絶縁膜と共通電極ＣＥとの境界を示している。つまり、基部１１３は、コンタクトホールＣＨ１１から露出した共通電極ＣＥの全体を覆っている。
【００３４】
画素電極ＰＥ１１及び線状電極ＥＬ１１に着目する。帯電極Ｐａ２の幅Ｗ１１と、電極部１１２の幅Ｗ１２とを比較すると、幅Ｗ１２は、幅Ｗ１１より大きい。なお、ここでの幅Ｗ１１及びＷ１２は、第１方向Ｘに沿った長さである。  
電極部１１２は、帯電極Ｐａ２と平行な方向に延出している。図示した例では、帯電極Ｐａ２及び電極部１１２は、いずれも方向Ｄ２に沿って延出している。  
帯電極Ｐａ２と信号線Ｓ１４との間隔Ｄ１１は、電極部１１２と信号線Ｓ１４との間隔Ｄ１２と同等である。間隔Ｄ１１及びＤ１２は、第１方向Ｘに沿った長さである。  
コンタクトホールＣＨ１０の大きさは、コンタクトホールＣＨ１１の大きさとは異なる。図示した例では、平面視で、コンタクトホールＣＨ１１の大きさは、コンタクトホールＣＨ１０の大きさより大きい。なお、コンタクトホールＣＨ１０の大きさとは、例えば、コンタクトホールＣＨ１０内における接続電極ＲＥ１１の面積として定義することができ、同様に、コンタクトホールＣＨ１１の大きさとは、コンタクトホールＣＨ１１内における共通電極ＣＥの面積として定義することができる。  
ダミー半導体層ＤＳＣの一つは、線状電極ＥＬ１１に重畳している。
【００３５】
図６に示した例において、画素電極ＰＥ１１は第１画素電極に相当し、コンタクトホールＣＨ１０は第１コンタクトホールに相当し、コンタクトホールＣＨ１１は第２コンタクトホールに相当する。
【００３６】
図７は、図６に示したＡ−Ｂ線に沿った第１基板ＳＵＢ１の断面図である。図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。
【００３７】
第１基板ＳＵＢ１は、絶縁基板１０、絶縁膜１１乃至１５、半導体層ＳＣ１１、ダミー半導体層ＤＳＣ、ドレイン電極ＤＥ１１、信号線Ｓ１４、接続電極ＲＥ１１、共通電極ＣＥ、画素電極ＰＥ１１、線状電極ＥＬ１１、配向膜ＡＬ１などを備えている。
【００３８】
絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜１１は、絶縁基板１０の上に位置している。半導体層ＳＣ１１は、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。ドレイン電極ＤＥ１１及び信号線Ｓ１４は、絶縁膜１３の上に位置し、絶縁膜１４によって覆われている。接続電極ＲＥ１１及び共通電極ＣＥは、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。接続電極ＲＥ１１は、絶縁膜１４を貫通するコンタクトホールＣＨ３においてドレイン電極ＤＥ１１にコンタクトしている。図示した共通電極ＣＥは、絶縁膜１４の平坦な上面１４Ａに位置しており、絶縁膜１１乃至１４のいずれのコンタクトホールとも重畳しない。画素電極ＰＥ１１及び線状電極ＥＬ１１は、絶縁膜１５の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥ１１の基部ＢＳは、絶縁膜１５を貫通するコンタクトホールＣＨ１０において接続電極ＲＥ１１にコンタクトしている。線状電極ＥＬ１１の基部１１３は、絶縁膜１５を貫通するコンタクトホールＣＨ１１において共通電極ＣＥにコンタクトしている。配向膜ＡＬ１は、コンタクトホールＣＨ１１において、共通電極ＣＥとコンタクトすることはなく、線状電極ＥＬ１１の上に直接積層されている。コンタクトホールＣＨ１１の直下においては、絶縁膜１４が絶縁膜１３の上に直接積層され、信号線Ｓ１４と同層の導電層が存在しない。つまり、ダミー半導体層ＤＳＣと共通電極ＣＥとの間では、絶縁膜１３が絶縁膜１２の上に直接積層され、絶縁膜１４が絶縁膜１３の上に直接積層され、共通電極ＣＥはダミー半導体層ＤＳＣにコンタクトしていない。信号線Ｓ１４の直上においては、絶縁膜１５が絶縁膜１４の上に直接積層されている。
【００３９】
信号線Ｓ１４及びドレイン電極ＤＥ１１は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。接続電極ＲＥ１１、共通電極ＣＥ、画素電極ＰＥ１１、及び、線状電極ＥＬ１１は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成された透明電極である。  
絶縁膜１１乃至１３、及び、絶縁膜１５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜１４は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁膜である。
【００４０】
上記の通り、コンタクトホールＣＨ１１は、コンタクトホールＣＨ１０より大きい。これは、コンタクトホールＣＨ１０及びＣＨ１１のそれぞれの下層の構造上の相違に起因している。すなわち、コンタクトホールＣＨ１０は、その一部がコンタクトホールＣＨ３と重なるため、絶縁膜１４の段差の影響を受ける。一方で、コンタクトホールＣＨ１１は、平坦な上面１４Ａと重なる。このため、絶縁膜１４をエッチングする際に、コンタクトホールＣＨ１０及びＣＨ１１にそれぞれ対応した領域でエッチング条件が異なり、コンタクトホールＣＨ１０及びＣＨ１１のそれぞれの大きさに差が生ずる。
【００４１】
本実施形態では、コンタクトホールＣＨ１１がたとえ拡張されたとしても、コンタクトホールＣＨ１１から露出した共通電極ＣＥは、その全体が線状電極ＥＬ１１によって覆われている。したがって、コンタクトホールＣＨ１１からの水分浸入を抑制することができる。
【００４２】
コンタクトホールＣＨ１１からの水分浸入は、例えば共通電極ＣＥと絶縁膜１５との剥離を招くおそれがある。表示部ＤＡの画素ＰＸにおいて、共通電極ＣＥと絶縁膜１５との剥離が生じた場合には、画素電極ＰＥと共通電極ＣＥとの間で液晶印加電圧を保持できなくなり、表示不良（黒ムラ）を招く。  
発明者は、コンタクトホールＣＨ１１の全体が線状電極で覆われた第１サンプルと、コンタクトホールＣＨ１１の一部が線状電極で覆われた第２サンプルとを用意し、高温高湿環境に放置する実験を行った。実験条件として、温度は８５℃であり、湿度は８５％であり、放置時間は２４０時間とした。実験の結果、第２サンプルでは黒ムラが生じたが、第１サンプルでは黒ムラは生じなかった。このような実験によれば、水分浸入による黒ムラ発生を抑制する観点では、コンタクトホールＣＨ１１の全体を線状電極で覆うことが有効であることが確認された。  
したがって、本実施形態によれば、表示品位の低下を抑制することができる。
【００４３】
図８Ａ及び図８Ｂの各々は、線状電極ＥＬ１１とコンタクトホールＣＨ１１とが重畳した状態を示す平面図である。図示した各構成例では、基部１１３のエッジ１１３Ｅ及びコンタクトホールＣＨ１１のエッジＣＨＥは、いずれも長方形状に形成されているが、これに限らず、円形状、楕円形状等の他の形状に形成されていてもよい。
【００４４】
図８Ａに示した構成例では、基部１１３の一端部１１３Ａは幅Ｗ２１を有し、基部１１３の他端部１１３Ｂは幅Ｗ２２を有している。幅Ｗ２１及びＷ２２は、第２方向Ｙに沿った長さである。幅Ｗ２１は、幅Ｗ２２と同等である。コンタクトホールＣＨ１１は、一端部１１３Ａと他端部１１３Ｂとの間に位置している。エッジＣＨＥの全体は、基部１１３に重畳している。つまり、平面視で、エッジ１１３Ｅは、エッジＣＨＥと交差することなく、エッジ１１３Ｅの全体がエッジＣＨＥよりも外側に位置している。エッジ１１３ＥとエッジＣＨＥとの最短距離Ｌは、１μｍ以上であり、望ましくは２μｍ以上であり、より望ましくは２．２５μｍ以上である。
【００４５】
図８Ｂに示した構成例は、図８Ａに示した構成例と比較して、基部１１３が拡張された点で相違している。具体的には、他端部１１３Ｂが一端部１１３Ａよりも第２方向Ｙに沿って拡張されている。幅Ｗ２２は、幅Ｗ２１より大きい。このため、図８Ａに示した構成例と比較して、エッジ１１３Ｅの全体がエッジＣＨＥよりもさらに外側に位置し、エッジ１１３ＥとエッジＣＨＥとの最短距離Ｌを拡大される。このような構成例によれば、線状電極ＥＬ１１とコンタクトホールＣＨ１１との間に相対的なずれが生じたとしても、コンタクトホールＣＨ１１の全体が線状電極ＥＬ１１によって覆われるため、水分浸入を抑制することができる。
【００４６】
図９は、図５Ｂに示したＣ−Ｄ線に沿った表示パネルＰＮＬの断面図である。第１基板ＳＵＢ１の構成については、図７を参照して説明した通りである。なお、図７では、図示と説明を省略したが、例えば絶縁膜１４は絶縁膜１４１及び絶縁膜１４２の２層構造で形成され、金属配線ＭＬ１３及びＭＬ１４は絶縁膜１４１と絶縁膜１４２との間に配置されてもよい。金属配線ＭＬ１３は、信号線Ｓ１３の直上に位置し、信号線Ｓ１３と平行に延出している。金属配線ＭＬ１４は、信号線Ｓ１４の直上に位置し、信号線Ｓ１４と平行に延出している。これらの金属配線ＭＬ１３及びＭＬ１４は、図２を参照して説明したタッチセンサＴＳのセンサ配線（Ｌ１、Ｌ２、Ｌ３・・・）あるいはダミー配線Ｄを形成することができる。この場合、表示部ＤＡに形成される共通電極ＣＥは、絶縁膜１４２上に形成され絶縁膜１４２に形成されたコンタクトホールを介してセンサ配線Ｌと電気的に接続される。絶縁膜１４１は、絶縁膜１３と絶縁膜１４２との間に位置し、スイッチング素子を覆い、平坦な上面（絶縁膜１４２と接する面、あるいは、センサ配線Ｌと接する面）を形成する。絶縁膜１４１は有機材料で形成され、絶縁膜１４２は絶縁膜１４１と同じ有機材料で形成されてもよいし、無機材料で形成されてもよい。さらに、センサ配線Ｌと同一材料であり同一工程で形成される接続電極が接続電極ＲＥ１１とドレイン電極ＤＥとの間に形成されてもよい。
【００４７】
第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。カラーフィルタＣＦは、画素電極ＰＥ１１と対向している。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、透明な樹脂によって形成されている。カラーフィルタＣＦとしては、赤カラーフィルタ、緑カラーフィルタ、青カラーフィルタなどが含まれる。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及びＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。
【００４８】
上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、配向膜ＡＬ１及びＡＬ２が対向するように配置されている。第１基板ＳＵＢ１と第２基板ＳＵＢ２との間のセルギャップは、例えば２〜５μｍである。  
液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子ＬＭを備えている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。
【００４９】
偏光板ＰＬ１を含む光学素子ＯＤ１は、絶縁基板１０に接着されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、絶縁基板２０に接着されている。なお、光学素子ＯＤ１及びＯＤ２は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。照明装置ＩＬは、白色の照明光で表示パネルＰＮＬの第１基板ＳＵＢ１を照明する。
【００５０】
このような表示パネルＰＮＬにおいては、画素電極ＰＥ１１と共通電極ＣＥとの間に電界が形成されていないオフ状態において、液晶分子ＬＭは、配向膜ＡＬ１及びＡＬ２の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ＩＬから表示パネルＰＮＬに向けて照射された照明光は、光学素子ＯＤ１及びＯＤ２によって吸収され、暗表示となる。一方、画素電極ＰＥ１１と共通電極ＣＥとの間に電界が形成されたオン状態においては、液晶分子ＬＭは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ＩＬからの照明光の一部は、光学素子ＯＤ１及びＯＤ２を透過し、明表示となる。
【００５１】
図１０は、図１に示したラウンド部Ｒ１２付近の領域ＡＲ２の一構成例を示す平面図である。
【００５２】
図示したように、領域ＡＲ２においては、各行において第１方向Ｘに並んだ画素電極ＰＥの個数が異なる。行とは、第１方向Ｘに並んだ画素によって構成されるものである。各行において、最外画素に配置された画素電極ＰＥＸと線状電極ＥＬ１とは第１方向Ｘに並んでいる。図示した例では、線状電極ＥＬ１は、各行にそれぞれ１つ設けられ、１つの線状電極ＥＬ１と１つの画素電極ＰＥＸとが第１方向Ｘに並んでいる。
【００５３】
線状電極ＥＬ１と配線ＷＬ２との間には、画素電極ＰＥＸ及び線状電極ＥＬ１と同層に位置する電極ＥＬ２が配置されている。電極ＥＬ２は、複数のコンタクトホールＣＨ２０において、共通電極ＣＥと電気的に接続されている。つまり、線状電極ＥＬ１及び電局ＥＬ２は、いずれも共通電極ＣＥと電気的に接続されており、同電位である。電極ＥＬ２は、画素電極ＰＥＸのみならず、他の画素電極ＰＥから離間しており、配線ＷＬ２からも離間している。電極ＥＬ２は、画素電極ＰＥ及び線状電極ＥＬ１と、配線ＷＬ２との間の隙間に亘って広がっている。
【００５４】
一例では、電極ＥＬ２は、線状電極ＥＬ１の第１部分ＥＬ１Ａと配線ＷＬ２との間に幅Ｗ３１を有し、線状電極ＥＬ１の第２部分ＥＬ１Ｂと配線ＷＬ２との間に幅Ｗ３２を有している。第１部分ＥＬ１Ａは、第２部分ＥＬ１ＢよりもコンタクトホールＣＨ１１に近接している。幅Ｗ３１は、幅Ｗ３２よりも大きい。これらの幅Ｗ３１及びＷ３２は、第１方向Ｘに沿った長さである。  
また、電極ＥＬ２は、画素電極ＰＥＸと配線ＷＬ２との間に幅Ｗ４１を有し、線状電極ＥＬ１と配線ＷＬ２との間に幅Ｗ４２を有している。幅Ｗ４１は、幅Ｗ４２よりも大きい。これらの幅Ｗ４１及びＷ４２は、第２方向Ｙに沿った長さである。
【００５５】
画素電極ＰＥ、線状電極ＥＬ１、及び、電極ＥＬ２は、同一の透明導電膜をパターニングすることで形成される。本構成例によれば、パターニングの際に、最外画素の画素電極ＰＥＸが表示部ＤＡの中央付近の画素電極ＰＥと比較して細線化されることを抑制することができる。したがって、画素電極ＰＥの寸法精度を均一化することができる。
【００５６】
図１１は、図１に示したラウンド部Ｒ１２付近の領域ＡＲ２の他の構成例を示す平面図である。  
図１１に示した構成例は、図１０に示した構成例と比較して、線状電極ＥＬ１を省略し、画素電極ＰＥＸと電極ＥＬ２とが第１方向Ｘに並んだ点で相違している。上記の通り、線状電極ＥＬ１は電極ＥＬ２と同電位であるため、線状電極は省略することができる。なお、画素電極ＰＥＸと電極ＥＬ２との間隔Ｄ２１は、画素電極ＰＥと画素電極ＰＥＸとの間隔Ｄ２２と同等である。これらの間隔Ｄ２１及びＤ２２は、第１方向Ｘに沿った長さである。  
このような構成例においても、図１０に示した構成例と同様の効果が得られる。
【００５７】
図１２は、図１に示したラウンド部Ｒ１２付近の領域ＡＲ２の他の構成例を示す平面図である。  
図示した構成例は、図１に示した構成例と比較して、電極ＥＬ２を省略し、線状電極ＥＬ１が略Ｌ字状に屈曲している点で相違している。すなわち、線状電極ＥＬ１は、第１電極部１０１と、第１電極部１０１とは異なる方向に延出した第２電極部１０２と、を有している。第１電極部１０１は、第２電極部１０２よりもコンタクトホールＣＨ１１に近接している。第１電極部１０１は、画素電極ＰＥＸと平行に延出している。画素電極ＰＥＸ及び第１電極部１０１は、第１方向Ｘに並んでいる。第２電極部１０２は、第１電極部１０１に繋がっている。第２電極部１０２は、第１方向Ｘに沿って延出している。第２電極部１０２及び画素電極ＰＥＸは、第２方向Ｙに並んでいる。また、第２電極部１０２は、他の画素電極ＰＥとも第２方向Ｙに並んでいる。  
このような構成例においても、図１０に示した構成例と同様の効果が得られる。
【００５８】
以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を提供することができる。
【００５９】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００６０】
例えば、本実施形態においては、赤画素、緑画素、及び、白画素のそれぞれの画素幅が同一であるが、これらの画素幅が異なっていてもよい。また、本実施形態においては、赤画素、緑画素、及び、白画素のそれぞれの画素電極が同一形状を有しているが、これらの画素電極の形状が異なっていてもよい。
【符号の説明】
【００６１】
ＤＳＰ…表示装置  ＰＮＬ…表示パネル
ＳＵＢ１…第１基板  ＳＵＢ２…第２基板  ＬＣ…液晶層
ＣＥ…共通電極  ＲＥ…接続電極
ＰＥ…画素電極  ＥＬ１…線状電極
【図１】
2019152745.tif 000003
【図２】
2019152745.tif 000004
【図３】
2019152745.tif 000005
【図４】
2019152745.tif 000006
【図５Ａ】
2019152745.tif 000007
【図５Ｂ】
2019152745.tif 000008
【図６】
2019152745.tif 000009
【図７】
2019152745.tif 000010
【図８Ａ】
2019152745.tif 000011
【図８Ｂ】
2019152745.tif 000012
【図９】
2019152745.tif 000013
【図１０】
2019152745.tif 000014
【図１１】
2019152745.tif 000015
【図１２】
2019152745.tif 000016