(57)【要約】【課題】高速かつ回路規模の小さい光演算器を提供する。【解決手段】光演算器は、縦続接続された２入力１出力のＮ個のＹ合流素子１−１〜１−Ｎと、Ｎ個の光強度変調器５−１〜５−Ｎとを備える。Ｎ個の光強度変調器５−１〜５−Ｎは、縦続接続されたＮ個の各Ｙ合流素子１−１〜１−Ｎの２つの光入力ポートのうち、入力光が無い若しくは前段のＹ合流素子の光出力ポートからの信号光が入力される第１の光入力ポートと異なる第２の光入力ポートへの連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に強度変調して第２の光入力ポートへの信号光を生成する。最終段のＹ合流素子１−Ｎから得られる出力光がＮビットデジタル・アナログ演算の結果となる。【選択図】  図１
2019152848.tif 000002
【特許請求の範囲】
【請求項１】
１乃至２の信号光を入力とする２入力１出力の第１のＹ合流素子と、１乃至２の信号光を入力とする２入力２出力のＹ合流・Ｙ分岐素子とのうち少なくとも１種類の素子をＮ個（Ｎは２以上の整数）縦続接続し、
この縦続接続されたＮ個の各素子の２つの光入力ポートのうち、入力光が無い第１の光入力ポート若しくは前段の素子の光出力ポートからの信号光が入力される第１の光入力ポートと異なる第２の光入力ポートへの連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調して前記第２の光入力ポートへの信号光を生成するＮ個の光変調器を備え、
最終段の素子から得られた出力光を演算結果とすることを特徴とする光演算器。
【請求項２】
請求項１記載の光演算器において、
Ｎ個の前記第１のＹ合流素子を備え、
これらＮ個の第１のＹ合流素子は、最上流の第１のＹ合流素子を除く（Ｎ−１）個の第１のＹ合流素子が、上流の第１のＹ合流素子の光出力ポートから出力された光を前記第１の光入力ポートへの入力光とし、かつ最上流の第１のＹ合流素子を含むＮ個の第１のＹ合流素子が、前記Ｎ個の光変調器によって変調された信号光を前記第２の光入力ポートへの入力光とするように縦続接続され、
前記Ｎ個の光変調器は、Ｎ個の同一波長の前記連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調してＮ個の前記第１のＹ合流素子の第２の光入力ポートへの信号光を生成し、
最終段の前記第１のＹ合流素子から得られた出力光をＮビットデジタル・アナログ演算の結果とすることを特徴とする光演算器。
【請求項３】
請求項１記載の光演算器において、
（Ｎ−１）個の前記Ｙ合流・Ｙ分岐素子と１個の前記第１のＹ合流素子とを備え、
これら（Ｎ−１）個のＹ合流・Ｙ分岐素子と１個の第１のＹ合流素子とは、最上流のＹ合流・Ｙ分岐素子を除く（Ｎ−２）個のＹ合流・Ｙ分岐素子と１個の第１のＹ合流素子とが、上流のＹ合流・Ｙ分岐素子の第１の光出力ポートから出力された光を前記第１の光入力ポートへの入力光とし、かつ最上流のＹ合流・Ｙ分岐素子を含む（Ｎ−１）個のＹ合流・Ｙ分岐素子と１個の第１のＹ合流素子とが、前記Ｎ個の光変調器によって変調された信号光を前記第２の光入力ポートへの入力光とするように縦続接続され、
前記Ｎ個の光変調器は、Ｎ個の同一波長の前記連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調して（Ｎ−１）個の前記Ｙ合流・Ｙ分岐素子の第２の光入力ポートおよび１個の前記第１のＹ合流素子の第２の光入力ポートへの信号光を生成し、
（Ｎ−１）個の各Ｙ合流・Ｙ分岐素子の２つの光出力ポートのうち、後段の素子への信号光を出力する第１の光出力ポートと異なる第２の光出力ポートから得られた出力光および最終段の前記第１のＹ合流素子から得られた出力光を、１〜Ｎビットデジタル・アナログ演算の結果とすることを特徴とする光演算器。
【請求項４】
請求項１記載の光演算器において、
Ｎ個の前記Ｙ合流・Ｙ分岐素子を備え、
これらＮ個のＹ合流・Ｙ分岐素子は、最上流のＹ合流・Ｙ分岐素子を除く（Ｎ−１）個のＹ合流・Ｙ分岐素子が、上流のＹ合流・Ｙ分岐素子の第１の光出力ポートから出力された光を前記第１の光入力ポートへの入力光とし、かつ最上流のＹ合流・Ｙ分岐素子を含むＮ個のＹ合流・Ｙ分岐素子が、前記Ｎ個の光変調器によって変調された信号光を前記第２の光入力ポートへの入力光とするように縦続接続され、
前記Ｎ個の光変調器は、Ｎ個の同一波長の前記連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調してＮ個の前記Ｙ合流・Ｙ分岐素子の第２の光入力ポートへの信号光を生成し、
縦続接続された２入力１出力の（Ｎ−１）個の第２のＹ合流素子をさらに備え、
初段の前記Ｙ合流・Ｙ分岐素子の２つの光出力ポートのうち、後段の前記Ｙ合流・Ｙ分岐素子への信号光を出力する第１の光出力ポートと異なる第２の光出力ポートから得られた信号光を初段の前記第２のＹ合流素子の第１の光入力ポートに入力し、（ｋ−１）段目（ｋは２〜（Ｎ−１）の整数）の前記第２のＹ合流素子の光出力ポートから得られた信号光をｋ段目の前記第２のＹ合流素子の第１の光入力ポートに入力し、（ｊ＋１）段目（ｊは１〜（Ｎ−１）の整数）の前記Ｙ合流・Ｙ分岐素子の第２の光出力ポートから得られた信号光をｊ段目の前記第２のＹ合流素子の第２の光入力ポートに入力し、
最終段の前記Ｙ合流・Ｙ分岐素子の第１の光出力ポートから得られた出力光をＮビットデジタル・アナログ演算の結果とし、
最終段の前記第２のＹ合流素子から得られた出力光をＮビットカウンタ演算の結果とすることを特徴とする光演算器。
【請求項５】
請求項１記載の光演算器において、
Ｎ個の前記第１のＹ合流素子を備え、
これらＮ個の第１のＹ合流素子は、最上流の第１のＹ合流素子を除く（Ｎ−１）個の第１のＹ合流素子が、上流の第１のＹ合流素子の光出力ポートから出力された光を前記第１の光入力ポートへの入力光とし、かつ最上流の第１のＹ合流素子を含むＮ個の第１のＹ合流素子が、前記Ｎ個の光変調器によって変調された信号光を前記第２の光入力ポートへの入力光とするように縦続接続され、
さらに、１入力２出力のＮ個のＹ分岐素子を備え、
これらＮ個のＹ分岐素子は、単一の連続光を入力とする最上流のＹ分岐素子を除く各Ｙ分岐素子が、上流のＹ分岐素子の２つの光出力ポートのうち第１の光出力ポートから出力される光を入力とするように縦続接続され、
これらＮ個のＹ分岐素子の第２の光出力ポートから得られた出力光を前記Ｎ個の光変調器への入力光とし、
最終段の前記第１のＹ合流素子から得られた出力光をＮビットデジタル・アナログ演算の結果とすることを特徴とする光演算器。
【請求項６】
請求項１乃至５のいずれか１項に記載の光演算器において、
前記第１のＹ合流素子のうちの少なくとも１つ、または前記Ｙ合流・Ｙ分岐素子を構成するＹ合流素子のうちの少なくとも１つは、第１、第２の２つの光入力ポートの他に、固定強度のバイアス光が入力されるバイアスポートを有することを特徴とする光演算器。
【請求項７】
請求項１乃至５のいずれか１項に記載の光演算器において、
さらに、前記最終段の素子から得られた出力光を第１の光入力ポートへの入力光とし、固定強度のバイアス光を第２の光入力ポートへの入力光とするＹ合流素子を備え、
このＹ合流素子から得られた出力光をＮビットデジタル・アナログ演算の結果とすることを特徴とする光演算器。
【請求項８】
請求項１乃至７のいずれか１項に記載の光演算器において、
前記光変調器は、光強度変調器であることを特徴とする光演算器。
【請求項９】
請求項１乃至７のいずれか１項に記載の光演算器において、
前記光変調器は、光位相変調器であり、
さらに、デジタル・アナログ変換後の電気信号を取り出すコヒーレント検波部を備え、
前記コヒーレント検波部は、
前記Ｎビットデジタル・アナログ演算の結果となる出力光と、この出力光と同一波長の参照光との位相差がπ／２となるように調整可能な移相器と、
前記Ｎビットデジタル・アナログ演算の結果となる出力光と前記参照光とを合流させ２等分して出力するカプラと、
前記カプラの一方の出力光を電気信号に変換する第１の光検出器と、
前記カプラの他方の出力光を電気信号に変換する第２の光検出器と、
前記第１、第２の光検出器から出力された２つの電気信号の差分を求める減算器とを備えることを特徴とする光演算器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光回路を用いた光デジタル・アナログ変換器（ＤＡＣ）等の光演算器に関するものである。
【背景技術】
【０００２】
電気回路を用いたデジタル・アナログ変換器（ＤＡＣ：Digital to Analog converter）は、既に様々な方式のものが提案されており、サンプリングレート、分解能、消費電力、サイズといった性能がそれぞれ異なる。つまり、適用対象によって異なる方式のＤＡＣを使い分けているのが現状である。例えば現状の市販品でサンプリングレートは１ＧＳ／ｓ程度が高速とされており、分解能は１６ビット以上が高分解能とされている。今後の通信または映像技術等の発展により、さらに高速かつ高分解能、低消費電力、小型なＤＡＣが要求されると考えられる。また高分解能なＤＡＣに要するレイテンシ（遅延）も今後のボトルネックになっていくことが予想される。
【０００３】
以上のような要求に応え得るＤＡＣとして、光回路を用いた光ＤＡＣが提案されている（非特許文献１参照）。
しかしながら、従来の光ＤＡＣは、一部が電気回路で動いているため、速度が電気回路に律速されてしまうという問題点があり、また膨大な素子や回路規模が必要になるという問題点があった。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】L.Yang et al.，“Demonstration of a 3-bit optical digital-to-analog converter based on silicon microring resonators”，OPTICS LETTERS，Vol.39，No.19，pp.5736-5739，2014
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記課題を解決するためになされたもので、高速かつ高密度に実装可能な光演算器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の光演算器は、１乃至２の信号光を入力とする２入力１出力の第１のＹ合流素子と、１乃至２の信号光を入力とする２入力２出力のＹ合流・Ｙ分岐素子とのうち少なくとも１種類の素子をＮ個（Ｎは２以上の整数）縦続接続し、この縦続接続されたＮ個の各素子の２つの光入力ポートのうち、入力光が無い第１の光入力ポート若しくは前段の素子の光出力ポートからの信号光が入力される第１の光入力ポートと異なる第２の光入力ポートへの連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調して前記第２の光入力ポートへの信号光を生成するＮ個の光変調器を備え、最終段の素子から得られた出力光を演算結果とすることを特徴とするものである。
【０００７】
また、本発明の光演算器の１構成例は、Ｎ個の前記第１のＹ合流素子を備え、これらＮ個の第１のＹ合流素子は、最上流の第１のＹ合流素子を除く（Ｎ−１）個の第１のＹ合流素子が、上流の第１のＹ合流素子の光出力ポートから出力された光を前記第１の光入力ポートへの入力光とし、かつ最上流の第１のＹ合流素子を含むＮ個の第１のＹ合流素子が、前記Ｎ個の光変調器によって変調された信号光を前記第２の光入力ポートへの入力光とするように縦続接続され、前記Ｎ個の光変調器は、Ｎ個の同一波長の前記連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調してＮ個の前記第１のＹ合流素子の第２の光入力ポートへの信号光を生成し、最終段の前記第１のＹ合流素子から得られた出力光をＮビットデジタル・アナログ演算の結果とすることを特徴とするものである。
【０００８】
また、本発明の光演算器の１構成例は、（Ｎ−１）個の前記Ｙ合流・Ｙ分岐素子と１個の前記第１のＹ合流素子とを備え、これら（Ｎ−１）個のＹ合流・Ｙ分岐素子と１個の第１のＹ合流素子とは、最上流のＹ合流・Ｙ分岐素子を除く（Ｎ−２）個のＹ合流・Ｙ分岐素子と１個の第１のＹ合流素子とが、上流のＹ合流・Ｙ分岐素子の第１の光出力ポートから出力された光を前記第１の光入力ポートへの入力光とし、かつ最上流のＹ合流・Ｙ分岐素子を含む（Ｎ−１）個のＹ合流・Ｙ分岐素子と１個の第１のＹ合流素子とが、前記Ｎ個の光変調器によって変調された信号光を前記第２の光入力ポートへの入力光とするように縦続接続され、前記Ｎ個の光変調器は、Ｎ個の同一波長の前記連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調して（Ｎ−１）個の前記Ｙ合流・Ｙ分岐素子の第２の光入力ポートおよび１個の前記第１のＹ合流素子の第２の光入力ポートへの信号光を生成し、（Ｎ−１）個の各Ｙ合流・Ｙ分岐素子の２つの光出力ポートのうち、後段の素子への信号光を出力する第１の光出力ポートと異なる第２の光出力ポートから得られた出力光および最終段の前記第１のＹ合流素子から得られた出力光を、１〜Ｎビットデジタル・アナログ演算の結果とすることを特徴とするものである。
【０００９】
また、本発明の光演算器の１構成例は、Ｎ個の前記Ｙ合流・Ｙ分岐素子を備え、これらＮ個のＹ合流・Ｙ分岐素子は、最上流のＹ合流・Ｙ分岐素子を除く（Ｎ−１）個のＹ合流・Ｙ分岐素子が、上流のＹ合流・Ｙ分岐素子の第１の光出力ポートから出力された光を前記第１の光入力ポートへの入力光とし、かつ最上流のＹ合流・Ｙ分岐素子を含むＮ個のＹ合流・Ｙ分岐素子が、前記Ｎ個の光変調器によって変調された信号光を前記第２の光入力ポートへの入力光とするように縦続接続され、前記Ｎ個の光変調器は、Ｎ個の同一波長の前記連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調してＮ個の前記Ｙ合流・Ｙ分岐素子の第２の光入力ポートへの信号光を生成し、縦続接続された２入力１出力の（Ｎ−１）個の第２のＹ合流素子をさらに備え、初段の前記Ｙ合流・Ｙ分岐素子の２つの光出力ポートのうち、後段の前記Ｙ合流・Ｙ分岐素子への信号光を出力する第１の光出力ポートと異なる第２の光出力ポートから得られた信号光を初段の前記第２のＹ合流素子の第１の光入力ポートに入力し、（ｋ−１）段目（ｋは２〜（Ｎ−１）の整数）の前記第２のＹ合流素子の光出力ポートから得られた信号光をｋ段目の前記第２のＹ合流素子の第１の光入力ポートに入力し、（ｊ＋１）段目（ｊは１〜（Ｎ−１）の整数）の前記Ｙ合流・Ｙ分岐素子の第２の光出力ポートから得られた信号光をｊ段目の前記第２のＹ合流素子の第２の光入力ポートに入力し、最終段の前記Ｙ合流・Ｙ分岐素子の第１の光出力ポートから得られた出力光をＮビットデジタル・アナログ演算の結果とし、最終段の前記第２のＹ合流素子から得られた出力光をＮビットカウンタ演算の結果とすることを特徴とするものである。
【００１０】
また、本発明の光演算器の１構成例は、Ｎ個の前記第１のＹ合流素子を備え、これらＮ個の第１のＹ合流素子は、最上流の第１のＹ合流素子を除く（Ｎ−１）個の第１のＹ合流素子が、上流の第１のＹ合流素子の光出力ポートから出力された光を前記第１の光入力ポートへの入力光とし、かつ最上流の第１のＹ合流素子を含むＮ個の第１のＹ合流素子が、前記Ｎ個の光変調器によって変調された信号光を前記第２の光入力ポートへの入力光とするように縦続接続され、さらに、１入力２出力のＮ個のＹ分岐素子を備え、これらＮ個のＹ分岐素子は、単一の連続光を入力とする最上流のＹ分岐素子を除く各Ｙ分岐素子が、上流のＹ分岐素子の２つの光出力ポートのうち第１の光出力ポートから出力される光を入力とするように縦続接続され、これらＮ個のＹ分岐素子の第２の光出力ポートから得られた出力光を前記Ｎ個の光変調器への入力光とし、最終段の前記第１のＹ合流素子から得られた出力光をＮビットデジタル・アナログ演算の結果とすることを特徴とするものである。
【００１１】
また、本発明の光演算器の１構成例において、前記第１のＹ合流素子のうちの少なくとも１つ、または前記Ｙ合流・Ｙ分岐素子を構成するＹ合流素子のうちの少なくとも１つは、第１、第２の２つの光入力ポートの他に、固定強度のバイアス光が入力されるバイアスポートを有することを特徴とするものである。
また、本発明の光演算器の１構成例は、さらに、前記最終段の素子から得られた出力光を第１の光入力ポートへの入力光とし、固定強度のバイアス光を第２の光入力ポートへの入力光とするＹ合流素子を備え、このＹ合流素子から得られた出力光をＮビットデジタル・アナログ演算の結果とすることを特徴とするものである。
また、本発明の光演算器の１構成例において、前記光変調器は、光強度変調器である。
また、本発明の光演算器の１構成例において、前記光変調器は、光位相変調器であり、さらに、デジタル・アナログ変換後の電気信号を取り出すコヒーレント検波部を備え、前記コヒーレント検波部は、前記Ｎビットデジタル・アナログ演算の結果となる出力光と、この出力光と同一波長の参照光との位相差がπ／２となるように調整可能な移相器と、前記Ｎビットデジタル・アナログ演算の結果となる出力光と前記参照光とを合流させ２等分して出力するカプラと、前記カプラの一方の出力光を電気信号に変換する第１の光検出器と、前記カプラの他方の出力光を電気信号に変換する第２の光検出器と、前記第１、第２の光検出器から出力された２つの電気信号の差分を求める減算器とを備えることを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば、１乃至２の信号光を入力とする２入力１出力の第１のＹ合流素子と、１乃至２の信号光を入力とする２入力２出力のＹ合流・Ｙ分岐素子とのうち少なくとも１種類の素子をＮ個縦続接続し、縦続接続されたＮ個の各素子の第２の光入力ポートへの連続光を、それぞれＮビット電気デジタル信号の対応するビットに応じて個別に変調して第２の光入力ポートへの信号光を生成するＮ個の光変調器を設けることにより、高速かつ高密度に実装可能な光ＤＡＣ等の光演算器を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１の実施例に係るＮビット光ＤＡＣの構成を示すブロック図である。
【図２】図２は、本発明の第１の実施例に係るＮビット光ＤＡＣの入出力特性を示す図である。
【図３】図３は、本発明の第２の実施例に係るＮビット光ＤＡＣの構成を示すブロック図である。
【図４】図４は、本発明の第２の実施例に係るＮビット光ＤＡＣの入出力特性を示す図である。
【図５】図５は、本発明の第３の実施例に係るＮビット光ＤＡＣの構成を示すブロック図である。
【図６】図６は、本発明の第３の実施例に係るＮビット光ＤＡＣの入出力特性を示す図である。
【図７】図７は、本発明の第４の実施例に係るＮビット光ＤＡＣの構成を示すブロック図である。
【図８】図８は、本発明の第４の実施例に係るＮビット光ＤＡＣのバイアスポート付きＹ合流素子の構成を示す斜視図である。
【図９】図９は、本発明の第４の実施例に係るＮビット光ＤＡＣのバイアスポート付きＹ合流素子の構成を示す平面図である。
【図１０】図１０は、本発明の第４の実施例に係るＮビット光ＤＡＣのバイアスポート付きＹ合流素子の別の構成を示す斜視図である。
【図１１】図１１は、本発明の第４の実施例に係るＮビット光ＤＡＣのバイアスポート付きＹ合流素子の別の構成を示す平面図である。
【図１２】図１２は、本発明の第４の実施例に係るＮビット光ＤＡＣの入出力特性を示す図である。
【図１３】図１３は、本発明の第５の実施例に係るＮビット光ＤＡＣの構成を示すブロック図である。
【図１４】図１４は、本発明の第６の実施例に係るＮビット光ＤＡＣの構成を示すブロック図である。
【図１５】図１５は、ビット数と光ＤＡＣの演算損失との関係を示す図である。
【図１６】図１６は、図１４の光ＤＡＣを実際に運用する具体的な構成のパターンを示す図である。
【図１７】図１７は、本発明の第６の実施例においてシミュレーションの対象となる光ＤＡＣの構成を示すブロック図である。
【図１８】図１８は、図１７の構成について各ビットの光信号強度の時間変化をシミュレーションで求めた結果を示す図である。
【図１９】図１９は、図１７の構成について光検出器で検出される光信号の強度の時間変化をシミュレーションで求めた結果を示す図である。
【図２０】図２０は、本発明の第７の実施例に係るＮビット光ＤＡＣの構成を示すブロック図である。
【図２１】図２１は、本発明の第７の実施例においてシミュレーションの対象となる光ＤＡＣの構成を示すブロック図である。
【図２２】図２２は、図２１の構成について各ビットの光信号の絶対位相の時間変化をシミュレーションで求めた結果を示す図である。
【図２３】図２３は、図２１の構成について光検出器で検出される光信号の強度の時間変化をシミュレーションで求めた結果を示す図である。
【図２４】図２４は、図２１の構成について光検出器で検出される光信号の絶対位相の時間変化をシミュレーションで求めた結果を示す図である。
【図２５】図２５は、図２１の構成について減算器から出力される電気信号の強度の時間変化をシミュレーションで求めた結果を示す図である。
【図２６】図２６は、本発明の第１、第５の実施例に係るＮビット光ＤＡＣに位相変調方式を適用した場合の構成を示すブロック図である。
【図２７】図２７は、本発明の第２の実施例に係るＮビット光ＤＡＣに位相変調方式を適用した場合の構成を示すブロック図である。
【図２８】図２８は、本発明の第３の実施例に係るＮビット光ＤＡＣに位相変調方式を適用した場合の構成を示すブロック図である。
【図２９】図２９は、本発明の第８の実施例に係るＮビット光ＤＡＣの構成を示すブロック図である。
【図３０】図３０は、本発明の第８の実施例に係るＮビット光ＤＡＣの他の構成を示すブロック図である。
【図３１】図３１は、Ｙ合流素子のバイアスポートにバイアス光を入力する効果を説明する図である。
【図３２】図３２は、本発明の第１、第５の実施例に係るＮビット光ＤＡＣの最終段にＹ合流素子を追加した場合の構成を示すブロック図である。
【図３３】図３３は、本発明の第２の実施例に係るＮビット光ＤＡＣの最終段にＹ合流素子を追加した場合の構成を示すブロック図である。
【図３４】図３４は、本発明の第３の実施例に係るＮビット光ＤＡＣの最終段にＹ合流素子を追加した場合の構成を示すブロック図である。
【図３５】図３５は、本発明の第６の実施例に係るＮビット光ＤＡＣの最終段にＹ合流素子を追加した場合の構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る光演算器であるＮビット光ＤＡＣの構成を示すブロック図である。Ｎビット光ＤＡＣは、縦続接続された２入力１出力のＮ個のＹ合流素子１−１〜１−Ｎと（Ｎは２以上の整数）、初段のＹ合流素子１−１の一方の光入力ポートに接続された光導波路２−１と、（Ｍ−１）段目のＹ合流素子１−（Ｍ−１）の光出力ポートとＭ段目のＹ合流素子１−Ｍの一方の光入力ポートとを接続して、Ｙ合流素子１−（Ｍ−１）から出力された信号光をＹ合流素子１−Ｍに入力する光導波路２−Ｍと（Ｍは２以上Ｎ以下の整数）、Ｙ合流素子１−１〜１−Ｎの他方の光入力ポートに接続された光導波路３−１〜３−Ｎと、最終段のＹ合流素子１−Ｎの光出力ポートに接続された光導波路４と、光導波路３−１〜３−Ｎに設けられた光強度変調器５−１〜５−Ｎ（光変調器）とから構成される。
【００１５】
Ｙ合流素子１−１〜１−Ｎおよび光導波路２−１〜２−Ｎ，３−１〜３−Ｎ，４としては、例えばＰＬＣ（Planar Lightwave Circuit）などの誘電体光配線、またはＳｉ細線などの半導体光配線を用いることができる。
【００１６】
光導波路３−１〜３−Ｎには、それぞれ同一波長かつ等しい強度の連続光が入力される。このような連続光の入力を行うためには、連続レーザ光源からの連続レーザ光を１：ＮスプリッタによってＮ等分して、光導波路３−１〜３−Ｎのそれぞれに連続光を入力すればよい。
【００１７】
光導波路２−１は、ゼロ入力に対応する。すなわち、光導波路２−１には光を入力しない。光導波路３−ｉ（ｉは１〜Ｎの整数）への光入力は、ｉ番目（ｉ＝１〜Ｎの整数）のビットの入力に対応する。つまり、光導波路３−１への光入力は、最低位ビット（ＬＳＢ：Least Significant Bit）に対応し、光導波路３−Ｎへの光入力は、最上位ビット（ＭＳＢ：Most Significant Bit）に対応する。
【００１８】
Ｎビット電気デジタル信号のビット毎に設けられる光強度変調器５−１〜５−Ｎとしては、ＶＯＡ（Variable Optical Attenuator）を用いることができる。光強度変調器５−１〜５−Ｎは、それぞれ対応する電気デジタル信号のビット入力が“０”の場合は光導波路３−１〜３−Ｎを伝播する連続光を遮断し、ビット入力が“１”の場合は連続光を通過させる。これにより、光導波路３−１〜３−Ｎを伝播する連続光が、それぞれＮビット電気デジタル信号の対応するビットに応じて個別にオン／オフされる。こうして、Ｙ合流素子１−１〜１−Ｎの他方の光入力ポートに入力される信号光が生成される。
【００１９】
Ｙ合流素子１−ｉ（ｉ＝１〜Ｎ）は、光導波路２−ｉと光導波路３−ｉの伝播光を等しい比率で合流させて出力する。このとき、Ｙ合流素子１−ｉの２つの光入力ポートそれぞれから入力された光の、Ｙ合流素子１−ｉの光出力ポートへの透過率Ｔは共に０．２５である。なお、初段のＹ合流素子１−１の代わりに６ｄＢの損失の固定光減衰器を設け、光導波路３−１を伝播する光が６ｄＢだけ減衰して光導波路２−２に導入されるようにしてもよい。または、入力光に対する出力光の相対強度が０．２５になるように、光強度変調器５−１の入出力を調整してもよい。
【００２０】
また、光導波路２−ｉからＹ合流素子１−ｉへの入力光と光導波路３−ｉからＹ合流素子１−ｉへの入力光の位相が同相になるように調節することが好ましい。このような調整を実現するためには、光導波路３−１〜３−Ｎにそれぞれ移相器を設けるようにすればよい。このような移相器の例としては、例えば熱光学効果により光導波路の屈折率を変化させて導波光の位相を制御するヒーター型の移相器、電気光学効果により光導波路の屈折率を変化させて導波光の位相を制御する移相器などがある。
【００２１】
以上のような構成により、光導波路４からＮビット光ＤＡＣの最終的な光出力（DAC output）が得られる。
図１の構成の入出力特性の数値計算例（Ｎ＝８）を図２に示す。図２の横軸は電気デジタル信号、縦軸はＮビット光ＤＡＣの光出力の振幅を正規化した値であり、電気デジタル信号の全ての組み合わせ（“００００００００”〜“１１１１１１１１”）に対するＮビット光ＤＡＣの光出力の振幅値がプロットされている。
【００２２】
図２によれば、デジタル入力の増大に対して光出力の振幅値が線形に上昇しており、Ｎビット光ＤＡＣが正常に動作していることが分かる。全ての入力ビットが“１”の場合の最大光出力振幅値は（（２N−１）／２N）1/2〜１となる。光入力の合計値はＮなので、光ＤＡＣの演算による損失ＬDACは１０ｌｏｇ10（Ｎ／（２N−１）／２N））〜１０ｌｏｇ10（Ｎ）［ｄＢ］となる。
【００２３】
［第２の実施例］
次に、本発明の第２の実施例について説明する。図３は本発明の第２の実施例に係る光演算器であるＮビット光ＤＡＣの構成を示すブロック図である。本実施例のＮビット光ＤＡＣは、縦続接続された２入力２出力の（Ｎ−１）個のＹ合流・Ｙ分岐素子１０−１〜１０−（Ｎ−１）と、最終段のＹ合流・Ｙ分岐素子１０−（Ｎ−１）の一方の光出力を一方の入力とするＹ合流素子１３と、初段のＹ合流・Ｙ分岐素子１０−１の一方の光入力ポートに接続された光導波路１４−１と、（ｋ−１）段目のＹ合流・Ｙ分岐素子１０−（ｋ−１）の一方の光出力ポートとｋ段目のＹ合流・Ｙ分岐素子１０−ｋの一方の光入力ポートとを接続して、Ｙ合流・Ｙ分岐素子１０−（ｋ−１）から出力された信号光をＹ合流・Ｙ分岐素子１０−ｋに入力する光導波路１４−ｋと（ｋは２〜（Ｎ−１）の整数）、最終段のＹ合流・Ｙ分岐素子１０−（Ｎ−１）の一方の光出力ポートとＹ合流素子１３の一方の光入力ポートとを接続する光導波路１４−Ｎと、Ｙ合流・Ｙ分岐素子１０−１〜１０−（Ｎ−１）およびＹ合流素子１３の他方の光入力ポートに接続された光導波路１５−１〜１５−Ｎと、Ｙ合流・Ｙ分岐素子１０−１〜１０−（Ｎ−１）の他方の光出力ポートに接続された光導波路１６−１〜１６−（Ｎ−１）と、最終段のＹ合流素子１３の光出力ポートに接続された光導波路１７と、光導波路１５−１〜１５−Ｎに設けられた光強度変調器１８−１〜１８−Ｎ（光変調器）とから構成される。
【００２４】
各Ｙ合流・Ｙ分岐素子１０−１〜１０−（Ｎ−１）は、それぞれ２入力１出力のＹ合流素子１１と、このＹ合流素子１１の光出力を入力とするＹ分岐素子１２とを組み合わせた構成となっている。
【００２５】
各Ｙ合流・Ｙ分岐素子１０−ｊ（ｊは１〜（Ｎ−１）の整数）のＹ合流素子１１は、光導波路１４−ｊと光導波路１５−ｊの伝播光を等しい比率で合流させて出力する。このとき、Ｙ合流素子１１の２つの光入力ポートそれぞれに入力された光の、Ｙ合流素子１１の光出力ポートへの透過率Ｔ11は共に０．５である。
【００２６】
また、各Ｙ合流・Ｙ分岐素子１０−ｊ（ｊ＝１〜（Ｎ−１））のＹ分岐素子１２は、Ｙ合流素子１１からの入力光を２等分する。このとき、Ｙ分岐素子１２の光入力ポートに入力された光の、Ｙ分岐素子１２の２つの光出力ポートへの透過率Ｔ12は共に０．５である。
【００２７】
第１の実施例と同様に、光導波路１５−１〜１５−Ｎには、それぞれ同一波長かつ等しい強度の連続光が入力される。光導波路１５−ｉ（ｉ＝１〜Ｎ）への光入力は、ｉ番目のビットの入力に対応する。
【００２８】
第１の実施例と同様に、Ｎ個の光強度変調器１８−１〜１８−Ｎは、それぞれ対応する電気デジタル信号のビット入力が“０”の場合は光導波路１５−１〜１５−Ｎを伝播する連続光を遮断し、ビット入力が“１”の場合は連続光を通過させる。こうして、Ｙ合流・Ｙ分岐素子１０−１〜１０−（Ｎ−１）およびＹ合流素子１３の他方の光入力ポートに入力される信号光が生成される。
【００２９】
第１の実施例と同様に、光導波路１４−ｊからＹ合流・Ｙ分岐素子１０−ｊへの入力光と光導波路１５−ｊからＹ合流・Ｙ分岐素子１０−ｊへの入力光の位相が同相になるように調節することが好ましく、また光導波路１４−ＮからＹ合流素子１３への入力光と光導波路１５−ＮからＹ合流素子１３への入力光の位相が同相になるように調節することが好ましい。このような調整を実現するためには、光導波路１５−１〜１５−Ｎにそれぞれ移相器を設けるようにすればよい。
【００３０】
以上のような構成により、光導波路１７からＮビット光ＤＡＣの最終的な光出力（DAC output）が得られる。
また、本実施例では、Ｙ合流・Ｙ分岐素子１０−１〜１０−（Ｎ−１）にそれぞれＹ分岐素子１２を設けていることから、光出力ポートが（Ｎ−１）個増える。すなわち、光導波路１６−１〜１６−（Ｎ−１）の光出力は、１〜（Ｎ−１）ビットのＤＡＣ出力に対応している。
【００３１】
図３の構成の入出力特性の数値計算例（Ｎ＝８）を図４に示す。図４によれば、第１の実施例と同様に、本実施例のＮビット光ＤＡＣが正常に動作していることが分かる。本実施例では、全ての入力ビットが“１”の場合の最大光出力振幅値は（（２N−１）／２N-1）1/2〜√２となる。
【００３２】
第１の実施例の構成と比較した場合の本実施例の利点は次のとおりである。
（Ａ）ビット数Ｎによらず、光ＤＡＣの演算による損失ＬDACは３ｄＢである。本実施例では、上記のように最大光出力振幅値が〜√２なので、第１の実施例よりも大きい光出力を得ることができる。
【００３３】
（Ｂ）Ｔ〜０．５のＹ合流・Ｙ分岐素子の方が低反射率かつ設計が容易である。第１の実施例の構成で必要なＴ＝０．２５のＹ合流素子１−１〜１−Ｎは一般的な素子ではなく、場合によっては光の反射率が増大する可能性がある。これに対して、本実施例で用いるＴ＝０．５のＹ合流・Ｙ分岐素子１０−１〜１０−（Ｎ−１）およびＹ合流素子１３の場合、低損失・低反射率かつ作製が容易な設計方法が既に知られている。
【００３４】
（Ｃ）低ビット数のＤＡＣの同時生成が可能。本実施例では、上記のように１〜（Ｎ−１）ビットのＤＡＣ出力を光導波路１６−１〜１６−（Ｎ−１）から取り出すことができる。低ビット数のＤＡＣ出力は、動作キャリブレーションのためのモニターポートに活用できる。さらに、本実施例のＮビット光ＤＡＣと、光導波路１６−１〜１６−（Ｎ−１），１７の出力のうちいずれか１つを選択する光スイッチとを組み合わせることで、分解能の切替機能を実現することができる。
【００３５】
［第３の実施例］
次に、本発明の第３の実施例について説明する。図５は本発明の第３の実施例に係る光演算器であるＮビット光ＤＡＣの構成を示すブロック図である。本実施例のＮビット光ＤＡＣは、縦続接続された２入力２出力のＮ個のＹ合流・Ｙ分岐素子１０−１〜１０−Ｎと、初段のＹ合流・Ｙ分岐素子１０−１の一方の光入力ポートに接続された光導波路１４−１と、（Ｋ−１）段目のＹ合流・Ｙ分岐素子１０−（Ｋ−１）の一方の光出力ポートとＫ段目のＹ合流・Ｙ分岐素子１０−Ｋの一方の光入力ポートとを接続する光導波路１４−Ｋと（Ｋは２〜Ｎの整数）、Ｙ合流・Ｙ分岐素子１０−１〜１０−Ｎの他方の光入力ポートに接続された光導波路１５−１〜１５−Ｎと、最終段のＹ合流・Ｙ分岐素子１０−１〜１０−Ｎの一方の光出力ポートに接続された光導波路１７と、光導波路１５−１〜１５−Ｎに設けられた光強度変調器１８−１〜１８−Ｎと、縦続接続された２入力１出力の（Ｎ−１）個のＹ合流素子１９−１〜１９−（Ｎ−１）と、Ｙ合流・Ｙ分岐素子１０−１の他方の光出力ポートとＹ合流素子１９−１の一方の光入力ポートとを接続する光導波路２０−１と、（ｋ−１）段目のＹ合流素子１９−（ｋ−１）の光出力ポートとｋ段目のＹ合流素子１９−ｋの一方の光入力ポートとを接続する光導波路２０−ｋと（ｋは２〜（Ｎ−１）の整数）、（ｊ＋１）段目のＹ合流・Ｙ分岐素子１０−（ｊ＋１）の他方の光出力ポートとｊ段目のＹ合流素子１９−ｊの他方の光入力ポートとを接続する光導波路２１−ｊと（ｊは１〜（Ｎ−１）の整数）、最終段のＹ合流素子１９−（Ｎ−１）の光出力ポートに接続された光導波路２２とから構成される。
【００３６】
本実施例のＮビット光ＤＡＣは、第２の実施例とほぼ同じ構成であり、連続光の入力方法は第２の実施例と同じである。第２の実施例と異なる点は、Ｙ合流素子１３の代わりにＹ合流・Ｙ分岐素子１０−Ｎを用いてＹ合流・Ｙ分岐素子の総数を１個多いＮ個とし、さらに縦続接続した（Ｎ−１）個のＹ合流素子１９−１〜１９−（Ｎ−１）を設け、最終段のＹ合流素子１９−（Ｎ−１）の出力をビットカウンタの出力（Bit counter output）としている点である。このビットカウンタの出力からは、入力デジタル信号の“１”の個数に比例した振幅値の光が出力される。
【００３７】
つまり、本実施例の回路は、ＮビットＤＡＣ演算とＮビットカウンタ演算とを同時に実行できる回路である。
なお、本実施例では、光導波路２０−（Ｋ−１）からＹ合流素子１９−（Ｋ−１）への入力光と光導波路２１−（Ｋ−１）からＹ合流素子１９−（Ｋ−１）への入力光の位相が同相になるように調節することが好ましい。このような調整を実現するためには、光導波路２０−（Ｋ−１）または２１−（Ｋ−１）のうち少なくとも一方に移相器を設けるようにすればよい。
【００３８】
図５の構成の入出力特性（Ｎ＝４）を、オプティウェーブ（Optiwave）社の光通信システムシミュレータであるOptiSystemを用いてシミュレーションした結果を図６に示す。ここでは、信号発生器のビットレートを１０Ｇｂｐｓとし、Ｎビット光ＤＡＣの光出力（DAC output）の振幅値をローパスフィルタで処理して高周波ノイズをカットした波形と、Ｎビットカウンタの光出力（Bit counter output）の振幅値をローパスフィルタで処理して高周波ノイズをカットした波形とを示している。図６の横軸は時間（ｎｓ）である。
【００３９】
図６によれば、電気デジタル信号の全ての組み合わせ（“００００”〜“１１１１”）を順次入力したときに、Ｎビット光ＤＡＣとＮビットカウンタとが正常に動作していることが確認された。
【００４０】
［第４の実施例］
第１の実施例では、光導波路４の光出力を光検出器６で光電変換することにより電気信号を得ることができる。第２の実施例では、光導波路１６−１〜１６−（Ｎ−１），１７の光出力を光検出器２３−１〜２３−Ｎで光電変換することにより電気信号を得ることができる。第３の実施例では、光導波路１７の出力を光検出器２４で光電変換し、光導波路２２の出力を光検出器２５で光電変換することにより電気信号を得ることができる。
【００４１】
ただし、これら第１〜第３の実施例では、光出力で検出対象としている物理量は光振幅値である。光出力を光検出器６，２３−１〜２３−Ｎ，２４，２５で光電変換して光強度値を得ると、振幅が２乗され、出力は２次関数になる。したがって、電気回路側で強度値の平方根処理をして線形化する必要がある。平方根処理での演算遅延の累積を避けるためには、次の２つの方法がある。
（I）バイアスポートによる制御。
（II）コヒーレント検波による光振幅値の検出。
【００４２】
本実施例は、上記の（I）の方法を採用したものである。図７は本実施例に係るＮビット光ＤＡＣの構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施例のＮビット光ＤＡＣは、縦続接続された３入力１出力のＮ個の、バイアスポート付きＹ合流素子１ａ−１〜１ａ−Ｎと、初段のバイアスポート付きＹ合流素子１ａ−１の一方の光入力ポートに接続された光導波路２−１と、（Ｍ−１）段目のバイアスポート付きＹ合流素子１ａ−（Ｍ−１）の光出力ポートとＭ段目のバイアスポート付きＹ合流素子１ａ−Ｍの一方の光入力ポートとを接続する光導波路２−Ｍと（Ｍは２以上Ｎ以下の整数）、バイアスポート付きＹ合流素子１ａ−１〜１ａ−Ｎの他方の光入力ポートに接続された光導波路３−１〜３−Ｎと、最終段のバイアスポート付きＹ合流素子１ａ−Ｎの光出力ポートに接続された光導波路４と、光導波路３−１〜３−Ｎに設けられた光強度変調器５−１〜５−Ｎとから構成される。
【００４３】
第１の実施例と異なる点は、Ｙ合流素子１−１〜１−Ｎの代わりにバイアスポート付きＹ合流素子１ａ−１〜１ａ−Ｎを用いる点である。図８はバイアスポート付きＹ合流素子１ａ−１の構成を示す斜視図、図９はバイアスポート付きＹ合流素子１ａ−１の構成を示す平面図である。
【００４４】
バイアスポート付きＹ合流素子１ａ−１は、図８に示すように、第１の誘電体材料からなる基板１０１と、この基板１０１の一の面１０１ａ上に形成され、第１の誘電体材料より高い屈折率を有する第２の誘電体材料からなる光導波路１０２、光導波路１０３、光導波路１０４、光導波路１０５（バイアスポート）とを備える。
【００４５】
基板１０１を構成する第１の誘電体としては、例えば、石英等のシリカ（ＳｉＯ2）が挙げられる。
また、光導波路１０２〜１０５を構成する第２の誘電体は、例えば、シリコン（Ｓｉ）である。シリカの屈折率は、通信波長帯（例えば波長１．５μｍ）で１．４であるのに対し、シリコン（Ｓｉ）の屈折率は、３．５である。したがって、光導波路１０２〜１０５をシリコンから構成した場合、基板および空気がクラッドとして作用して、光導波路１０２〜１０５内に光が閉じ込められる。
また、光導波路１０２〜１０５を基板１０１の一の面１０１ａ上に形成することによって、バイアスポート付きＹ合流素子１ａ−１は平面光導波路上に構成されている。
【００４６】
図８、図９に示すように、本実施例に係るバイアスポート付きＹ合流素子１ａ−１において、光導波路１０２と光導波路１０３と光導波路１０４とは、それぞれの一端が互いに接続されて、Ｙ合流素子を構成している。光導波路１０２および光導波路１０３は、それぞれ信号光入力用の光導波路であり、１組の光入力ポートとして作用する。また、光導波路１０４は、信号光出力用の光導波路であり、光出力ポートとして作用する。
本実施例において、光入力ポートとなる光導波路１０２と光導波路１０３とは、光出力ポートとなる光導波路１０４の延長線に対して対称に配置されている。
【００４７】
一方、光導波路１０５は、バイアス光入力用の光導波路であり、バイアスポートとして作用する。
バイアスポートとなる光導波路１０５は、光導波路１０２と光導波路１０３との間に配置されている。より具体的には、光導波路１０５は、光導波路１０４の延長線上に配置されている。
【００４８】
光導波路１０５のＹ合流素子に近い方の一端は、平面視でテーパー状に形成されている。このテーパー状に形成された光導波路１０５の一端を「テーパー部１０５ａ」とよぶ。このテーパー部１０５ａは、Ｙ合流素子の光導波路１０２と光導波路１０３とに空隙を隔てて近接して配置されている。その結果、光導波路１０２および光導波路１０３と光導波路１０５とが互いに光学的に結合する。
【００４９】
このようなバイアスポート付きＹ合流素子１ａ−１においては、光入力ポートである光導波路１０２と光導波路１０３をそれぞれ伝播してきた入力信号光が、光導波路１０５を伝播してきたバイアス光と干渉して、光出力ポートとなる光導波路１０４から出力光が出力される。
【００５０】
バイアスポート付きＹ合流素子１ａ−１は、次のような工程によって製造することができる。すなわち、低損失な単結晶シリコン層をもつSilicon on insulator（SOI）基板を用意し、フォトリソグラフィ技術により、単結晶シリコン層の表面に塗布した感光材を、例えば図９に示すような所定のパターンにパターンニングした後、シリコン層をエッチングすれば、図８に示すような素子を得ることができる。
【００５１】
図１０はバイアスポート付きＹ合流素子１ａ−１の別の構成を示す斜視図、図１１はバイアスポート付きＹ合流素子１ａ−１の別の構成を示す平面図である。
このバイアスポート付きＹ合流素子１ａ−１は、図１０に示すように、シリカ（ＳｉＯ2）等の第１の誘電体材料からなる基板２０１と、この基板２０１の一の面２０１ａ上に形成され、シリコン（Ｓｉ）等、第１の誘電体材料より高い屈折率を有する第２の誘電体材料からなる光導波路２０２、光導波路２０３、光導波路２０４、光導波路２０５とを備える。ここで光導波路２０２および光導波路２０３は、光入力ポートとして作用し、光導波路２０４は光出力ポートとして作用し、光導波路２０５はバイアスポートとして作用する。
【００５２】
図１０、図１１のバイアスポート付きＹ合流素子１ａ−１においては、光入力ポートとして作用する光導波路２０２と光導波路２０３との間に、バイアスポートとして作用する光導波路２０５が配置されている。また、光導波路２０２と光導波路２０３とは、平面視で光導波路２０５に対して互いに対称となるように配置されている。
光導波路２０５と、光出力ポートとして作用する光導波路２０４とは、その一端において互いに接続されている。
【００５３】
光入力ポートである光導波路２０２および光導波路２０３は、それぞれバイアスポートである光導波路２０５と結合する結合部２０２ａ，２０３ａを有する。すなわち、結合部２０２ａ，２０３ａは、それぞれ光導波路２０４と間隔ｇDCを隔てて平行に配置された、光導波路２０２と光導波路２０３の先端部近傍の長さＬDC分の部分である。このように光導波路２０２と光導波路２０３とがそれぞれ結合部２０２ａ，２０３ａを備えることによって、光導波路２０２および光導波路２０３と光導波路２０５とは、互いに結合可能な程度に離間して、方向性結合器を形成している。結合部２０２ａ、２０３ａの長さＬDCは、３ｄＢ結合長の９０％程度とすることが望ましい。
【００５４】
以上のように、バイアスポート付きＹ合流素子１ａ−１の構成について説明したが、他のバイアスポート付きＹ合流素子１ａ−２〜１ａ−Ｎの構成もバイアスポート付きＹ合流素子１ａ−１と同様である。
【００５５】
本実施例では、図示しない連続レーザ光源から全てのバイアスポート付きＹ合流素子１ａ−１〜１ａ−Ｎのバイアスポートに固定強度Ｐbiasのバイアス光を入力する。各バイアスポート付きＹ合流素子１ａ−１〜１ａ−Ｎの２つの光入力ポートに入力される信号光とバイアスポートに入力されるバイアス光の位相は同相とする。
【００５６】
第１の実施例と同様に、バイアスポート付きＹ合流素子１ａ−ｉ（ｉ＝１〜Ｎ）の２つの光入力ポートそれぞれから入力された光の、Ｙ合流素子１ａ−ｉの光出力ポートへの透過率Ｔを共に０．２５とした場合に、異なるバイアス光強度下での入出力特性を図１２（Ａ）〜図１２（Ｃ）に示す。図１２（Ａ）〜図１２（Ｃ）の横軸は電気デジタル信号、縦軸はＮビット光ＤＡＣの光出力強度を正規化した値である。
【００５７】
図１２（Ａ）はバイアス光の透過率Ｔbiasとバイアス光の強度Ｐbiasとの積ＴbiasＰbiasが０の場合を示し、図１２（Ｂ）はＴbiasＰbiasが０．０６２５の場合を示し、図１２（Ｃ）はＴbiasＰbiasが０．２５の場合を示している。図１２（Ａ）〜図１２（Ｃ）中に破線３０１で示した特性は、実線３００で示す実際の入出力特性を線形近似した特性を表す。Ｒ2は実際の入出力特性と線形近似との平均２乗誤差である。図１２（Ａ）〜図１２（Ｃ）の例では、平均２乗誤差Ｒ2は０．９３７３、０．９９２６、０．９９７３である。このように、ＴbiasＰbiasが増大するほど、Ｎビット光ＤＡＣの入出力関係が２次関数から１次関数に漸近する。
【００５８】
したがって、バイアス光の強度Ｐbiasを適切に調整すれば、入力デジタル信号と光検出器６の出力との関係を線形な関係にすることができ、電気回路側で光検出器６の出力を平方根処理する必要がなくなる。
【００５９】
ただし、図１２（Ａ）〜図１２（Ｃ）から明らかなように、ＴbiasＰbiasが増大するほど、切片（全ての入力ビットが“０”のときの光出力強度）もゼロから徐々に増大する。したがって，光電変換後の平方根処理の代わりに、電気回路側で切片を除去する減算処理が必要になるが、この処理はしきい値処理器を用いて比較的簡単かつ高速に実現できる。
【００６０】
なお、本実施例は第２、第３の実施例に適用することもできる。第２、第３の実施例に適用する場合には、各Ｙ合流・Ｙ分岐素子１０−１〜１０−ＮのＹ合流素子１１と、Ｙ合流素子１３とをそれぞれバイアスポート付きＹ合流素子に置き換えるようにすればよい。
【００６１】
［第５の実施例］
次に、本発明の第５の実施例について説明する。本実施例は、上記の（II）の方法を採用したものである。図１３は本実施例に係る光演算器であるＮビット光ＤＡＣの構成を示すブロック図であり、図１と同様の構成には同一の符号を付してある。図１３の例では、Ｎ＝８とし、図１に相当する光ＤＡＣ演算部３０とコヒーレント検波部３１とを集積化している。
【００６２】
連続レーザ光源３２からの連続レーザ光は、Ｙ分岐素子３３によって２等分される。Ｙ分岐素子３３によって分岐された一方の連続光は、光導波路３４を介してＹ分岐素子３５に入力される。Ｙ分岐素子３５は、光導波路３４から入力される連続光を２等分する。Ｙ分岐素子３５によって分岐された一方の連続光は、光導波路３６を介してＹ分岐素子３８に入力され、分岐された他方の連続光は、光導波路３７を介してＹ分岐素子３９に入力される。
【００６３】
Ｙ分岐素子３８は、光導波路３６から入力される連続光を２等分し、Ｙ分岐素子３９は、光導波路３７から入力される連続光を２等分する。Ｙ分岐素子３８によって分岐された一方の連続光は、光導波路４０を介してＹ分岐素子４４に入力され、分岐された他方の連続光は、光導波路４１を介してＹ分岐素子４５に入力される。Ｙ分岐素子３９によって分岐された一方の連続光は、光導波路４２を介してＹ分岐素子４６に入力され、分岐された他方の連続光は、光導波路４３を介してＹ分岐素子４７に入力される。
【００６４】
Ｙ分岐素子４４は、光導波路４０から入力される連続光を２等分し、Ｙ分岐素子４５は、光導波路４１から入力される連続光を２等分する。Ｙ分岐素子４６は、光導波路４２から入力される連続光を２等分し、Ｙ分岐素子４７は、光導波路４３から入力される連続光を２等分する。
【００６５】
Ｙ分岐素子４４によって分岐された一方の連続光は、光導波路３−８に入力され、分岐された他方の連続光は、光導波路３−５に入力される。Ｙ分岐素子４５によって分岐された一方の連続光は、光導波路３−４に入力され、分岐された他方の連続光は、光導波路３−１に入力される。Ｙ分岐素子４６によって分岐された一方の連続光は、光導波路３−２に入力され、分岐された他方の連続光は、光導波路３−３に入力される。Ｙ分岐素子４７によって分岐された一方の連続光は、光導波路３−６に入力され、分岐された他方の連続光は、光導波路３−７に入力される。こうして、第１の実施例で説明した光導波路３−１〜３−８への連続光の入力を実現することができる。
図１３の４８−１〜４８−８は第１の実施例で説明した移相器である。
【００６６】
コヒーレント検波部３１は、Ｙ分岐素子３３の他方の光出力ポートに接続された光導波路５０と、光導波路５０に設けられた移相器５１と、光導波路４と光導波路５０の伝播光を等しい比率で合流させ２等分して出力する３ｄＢカプラ５２（ＭＭＩカプラ）と、３ｄＢカプラ５２の一方の出力光を電気信号に変換する光検出器５３と、３ｄＢカプラ５２の他方の出力光を電気信号に変換する光検出器５４とから構成される。
【００６７】
移相器５１については、図１３の構成を８ビット光ＤＡＣとして動作させる前に、光ＤＡＣ演算部３０から光導波路４を伝播して３ｄＢカプラ５２に入力される出力光と、光導波路５０を伝播して３ｄＢカプラ５２に入力される参照光との位相差がπ／２となるように予め調整しておけばよい。
【００６８】
３ｄＢカプラ５２からの２つの出力を異なる２つの光検出器５３，５４で受け、光検出器５３，５４から出力された２つの電気信号の差分を減算器（不図示）によって求める。こうして、所謂バランスドディテクタの構成を用いることにより、光振幅値を検出することができる。
【００６９】
通常のコヒーレント光受信器では、信号光の光源と異なる局発光の位相を同期させて参照光とする。この位相同期に大きなコストを要する。一方、本実施例のような光演算器の場合は送信器と受信器が至近距離で一体化したような構成をとるため、参照光用にコヒーレント検波部３１を用意するだけで、光ＤＡＣ演算部３０と同一の連続レーザ光源３２によるホモダイン検波が可能である。
【００７０】
本実施例では、ホモダイン検波を第１の実施例に適用した例を説明したが、第２〜第４の実施例に適用してもよい。
第２の実施例に適用する場合には、光導波路１５−１〜１５−Ｎと同じ連続レーザ光源からの光が３ｄＢカプラの一方の光入力ポートに入力され、光導波路１６−１〜１６−（Ｎ−１），１７からの光が３ｄＢカプラの他方の光入力ポートに入力されるようにコヒーレント検波部を、それぞれ光検出器２３−１〜２３−Ｎの代わりに設けるようにすればよい。
【００７１】
第３の実施例に適用する場合には、光導波路１５−１〜１５−Ｎと同じ連続レーザ光源からの光が３ｄＢカプラの一方の光入力ポートに入力され、光導波路１７，２２からの光が３ｄＢカプラの他方の光入力ポートに入力されるようにコヒーレント検波部を、それぞれ光検出器２４，２５の代わりに設けるようにすればよい。
【００７２】
第４の実施例に適用する場合には、光導波路３−１〜３−Ｎと同じ連続レーザ光源からの光が３ｄＢカプラの一方の光入力ポートに入力され、光導波路４からの光が３ｄＢカプラの他方の光入力ポートに入力されるようにコヒーレント検波部を、光検出器６の代わりに設けるようにすればよい。
【００７３】
［第６の実施例］
次に、本発明の第６の実施例について説明する。第１、第４、第５の実施例では、Ｙ合流素子１−ｉ，１ａ−ｉ（ｉ＝１〜Ｎ）の２つの光入力ポート（第４の実施例のバイアスポートを除く）それぞれから入力された光の、Ｙ合流素子１−ｉ，１ａ−ｉの光出力ポートへの透過率Ｔを０．２５としている。また、第２、第３の実施例では、Ｙ合流・Ｙ分岐素子１０−ｊ（ｊは１〜（Ｎ−１）の整数）を構成するＹ合流素子１１の２つの光入力ポートそれぞれに入力された光の、Ｙ合流素子１１の光出力ポートへの透過率Ｔ11を０．５とし、Ｙ合流・Ｙ分岐素子１０−ｊを構成するＹ分岐素子１２の光入力ポートに入力された光の、Ｙ分岐素子１２の２つの光出力ポートへの透過率Ｔ12を０．５としている。これにより、第１〜第５の実施例では、Ｎビット電気デジタル信号のＬＳＢを除く各ビットに対応する（Ｎ−１）個の光がそれぞれ隣接する下位ビットに対応する光に対して４倍（６ｄＢ）の光強度を有するように、Ｎ個の光に光強度差が付与される。
【００７４】
このように第１〜第５の実施例では、変調器の出力側でＮビット電気デジタル信号に対応するＮ個の光に光強度差を付与しているが、本実施例は、変調器の出力側だけでなく入力側においてもＮ個の光に光強度差を付与するようにしたものである。
図１４は本実施例に係る光演算器であるＮビット光ＤＡＣの構成を示すブロック図である。
【００７５】
本実施例のＮビット光ＤＡＣ６０は、縦続接続された１入力２出力のＮ個のＹ分岐素子６１−１〜６１−Ｎ（本実施例ではＮ＝４）と、初段のＹ分岐素子６１−１の光入力ポートに接続された光導波路６２−１と、（Ｍ−１）段目のＹ分岐素子６１−（Ｍ−１）の一方の光出力ポートとＭ段目のＹ分岐素子６１−Ｍの光入力ポートとを接続して、Ｙ分岐素子６１−（Ｍ−１）から出力された光をＹ分岐素子６１−Ｍに入力する光導波路６２−Ｍと（Ｍ＝２〜Ｎの整数）、Ｙ分岐素子６１−１〜６１−Ｎの他方の光出力ポートに接続された光導波路６３−Ｎ〜６３−１と、光導波路６３−１〜６３−Ｎに設けられた光強度変調器６４−１〜６４−Ｎ（光変調器）と、一方の光入力ポートが光導波路６３−１〜６３−Ｎに接続され、他方の光入力ポートが前段のＹ合流素子の光出力ポートに接続されるように縦続接続された２入力１出力のＮ個のＹ合流素子６５−１〜６５−Ｎと、初段のＹ合流素子６５−１の他方の光入力ポートに接続された光導波路６６−１と、（Ｍ−１）段目のＹ合流素子６５−（Ｍ−１）の光出力ポートとＭ段目のＹ合流素子６５−Ｍの他方の光入力ポートとを接続して、Ｙ合流素子６５−（Ｍ−１）から出力された光をＹ合流素子６５−Ｍに入力する光導波路６６−Ｍと、最終段のＹ合流素子６５−Ｎの光出力ポートに接続された光導波路６７と、Ｙ合流素子６５−１〜６５−Ｎによって合流する光の位相が同相となるように調整可能な移相器６８−１〜６８−Ｎとから構成される。上記のとおり、図１４の例では、Ｎ＝４としている。
【００７６】
各Ｙ分岐素子６１−ｉ（ｉ＝１〜Ｎ）は、光導波路６２−ｉの伝播光を２等分する（分岐比１：１）。このとき、Ｙ分岐素子６１−ｉの光入力ポートに入力された光の、Ｙ分岐素子６１−ｉの２つの光出力ポートへの透過率Ｔは共に０．５である。このように、各Ｙ分岐素子６１−ｉは、単一の連続光を入力とする最上流のＹ分岐素子を除く各Ｙ分岐素子が、上流のＹ分岐素子の２つの光出力ポートのうち一方の光出力ポートから出力される光を入力とするように縦続接続されている。
【００７７】
これにより、単一の連続レーザ光源（不図示）からの連続レーザ光をＮビット電気デジタル信号の各ビットに対応するＮ個の連続光に分岐させると共に、Ｎビット電気デジタル信号のＬＳＢを除く各ビットに対応する（Ｎ−１）個の連続光がそれぞれ隣接する下位ビットに対応する連続光に対して２倍（３ｄＢ）の光強度を有するように、Ｎ個の連続光に光強度差を付与することができる。
【００７８】
Ｎビット電気デジタル信号のＭＳＢから数えてｉ番目のビットに対応する光は、最上流からｉ番目のＹ分岐素子６１−ｉの２つの光出力ポートのうち後段のＹ分岐素子が接続されていない光出力ポートから出力される。光導波路６３−ｉへの光入力は、ＬＳＢから数えてｉ番目のビットの入力に対応する。
【００７９】
光強度変調器５−１〜５−Ｎと同様に、Ｎビット電気デジタル信号のビット毎に設けられる光強度変調器６４−１〜６４−Ｎは、それぞれ対応する電気デジタル信号のビット入力が“０”の場合は光導波路６３−１〜６３−Ｎを伝播する連続光を遮断し、ビット入力が“１”の場合は連続光を通過させる。
【００８０】
光導波路２−１と同様に、光導波路６６−１は、ゼロ入力に対応する。すなわち、光導波路６６−１には光を入力しない。Ｙ合流素子６５−ｉは、光導波路６６−ｉと光導波路６３−ｉの伝播光を等しい比率（合流比１：１）で合流させて出力する。このとき、Ｙ合流素子６５−ｉの２つの光入力ポートそれぞれから入力された光の、Ｙ合流素子６５−ｉの光出力ポートへの透過率Ｔは共に０．５である。このように、各Ｙ合流素子６５−ｉは、光強度変調器６４−ｉによって強度変調された信号光を一方の光入力とし、最上流のＹ合流素子を除く各Ｙ合流素子が、上流のＹ合流素子の光出力ポートから出力された光を他方の光入力とするように縦続接続されている。
【００８１】
これにより、光強度変調器６４−１〜６４−Ｎによって強度変調されたＮ個の信号光を１つに合流させると共に、Ｎビット電気デジタル信号のＬＳＢを除く各ビットに対応する（Ｎ−１）個の信号光がそれぞれ隣接する下位ビットに対応する連続光に対して２倍（３ｄＢ）の光強度を有するように、Ｎ個の信号光に光強度差を付与することができる。
【００８２】
移相器６８−１〜６８−Ｎは、光強度変調器６４−１〜６４−Ｎが通過状態のときに、Ｙ合流素子６５−１〜６５−Ｎの光出力強度が最大となるように（各Ｙ合流素子６５−１〜６５−Ｎによって合流する光の位相が同相となるように）予め位相調整されている。
【００８３】
以上のような構成により、光導波路６７からＮビット光ＤＡＣ６０の最終的な光出力（output）が得られる。
本実施例における演算損失Ｌｏｓｓは次式のように定義することができる。
【００８４】
【数１】
2019152848.tif 000003
【００８５】
式（１）において、Ｐout＿maxはＮビット電気デジタル信号の入力が全て“１”であった場合の最大光出力強度、Ｐinは光入力強度（本実施例ではＰin＝１に固定）、Ａout＿maxは光出力振幅であり，Ｐout＿maxの２乗根である。
【００８６】
上記のとおりＮビット光ＤＡＣ６０への入力光（input）の強度をＰin＝１としたとき、Ｎビット光ＤＡＣ６０の光出力（output）の振幅Ａout＿maxは次式のような漸化式で与えられる。
【００８７】
【数２】
2019152848.tif 000004
【００８８】
ここで、ＴはＹ合流素子６５−１〜６５−Ｎの光強度透過率（理想的には０．５）である。式（２）の両辺を√（２n）で割ると、次式のようになる。
【００８９】
【数３】
2019152848.tif 000005
【００９０】
したがって、ａn＝ｐａn-1＋ｑになるので、式（３）を解くと次式が得られる。
【００９１】
【数４】
2019152848.tif 000006
【００９２】
式（４）にｎ＝Ｎを代入すると次式のように整理できる。
【００９３】
【数５】
2019152848.tif 000007
【００９４】
式（５）を式（１）に代入して求めた、ビット数ＮとＮビット光ＤＡＣの演算損失Ｌｏｓｓとの関係は図１５のようになる。図１５の４００は本実施例のＮビット光ＤＡＣ６０の演算損失Ｌｏｓｓを示し、４０１は第２、第３の実施例のＮビット光ＤＡＣの演算損失Ｌｏｓｓを示している。第２、第３の実施例では、ビット数Ｎに対して演算損失Ｌｏｓｓが単調増加であるのに対して、本実施例では、ビット数Ｎに対して演算損失Ｌｏｓｓが単調減少し、損失ゼロに漸近することが分かる。
本実施例では、ビット数Ｎに対して演算損失Ｌｏｓｓが減少するため、高分解能化に適した構成を実現することができる。
【００９５】
図１４のＮビット光ＤＡＣ６０を実際に運用する際の具体的な構成のパターンを図１６（Ａ）〜図１６（Ｄ）に示す。図１６（Ａ）は光出力のまま取り出す場合を示している。この場合、連続レーザ光源７０からの連続レーザ光をＮビット光ＤＡＣ６０に入力する。
【００９６】
図１６（Ｂ）はＮビット光ＤＡＣ６０の光出力を単一の光検出器７１で直接検波する場合を示している。この場合、Ｎビット光ＤＡＣ６０の光出力を光検出器７１で光電変換することにより電気信号を得ることができる。
【００９７】
図１６（Ｃ）は特定振幅および位相の連続光をＹ合流素子７４で足し合わせてから単一の光検出器７５で直接検波する場合を示している。図１６（Ｃ）の例では、連続レーザ光源７０からの連続レーザ光をＹ分岐素子７２によって２等分して、一方の連続光をＮビット光ＤＡＣ６０に入力し、他方の連続光をＹ合流素子７４によってＮビット光ＤＡＣ６０の出力光と合波する。このとき、移相器７３については、Ｙ合流素子７４の光出力強度が最大となるように予め位相調整されている。
【００９８】
図１６（Ｄ）はいわゆるコヒーレント検波をする場合を示している。図１６（Ｄ）の例では、連続レーザ光源７０からの連続レーザ光をＹ分岐素子７６によって２等分して、一方の連続光をＮビット光ＤＡＣ６０に入力し、他方の連続光を３ｄＢカプラ（ＭＭＩカプラ）７８によってＮビット光ＤＡＣ６０の出力光と合流させる。移相器７７については、Ｎビット光ＤＡＣ６０から３ｄＢカプラ７８に入力される出力光と、Ｙ分岐素子７６によって分岐された他方の連続光（参照光）との位相差がπ／２となるように予め調整しておけばよい。
【００９９】
３ｄＢカプラ７８は、Ｎビット光ＤＡＣ６０の出力光と移相器７７によって位相調整された参照光とを等しい比率で合流させ２等分して出力する。光検出器７９．８０は、それぞれ３ｄＢカプラ７８の２つの出力光を電気信号に変換する。減算器８１は、光検出器７９，８０から出力された２つの電気信号の差分を求める。
図１６（Ｂ）、図１６（Ｃ）の直接検波の場合は二次関数の非線形な出力となるが、コヒーレント検波の場合は線形な出力となる。
【０１００】
以下、本実施例の構成についてＯｐｔｉｗａｖｅ社製のＯｐｔｉＳｙｓｔｅｍを用いたシミュレーション結果を示す。ここでは、図１７の構成、すなわち図１４と図１６（Ｂ）を組み合わせた構成についてのシミュレーション結果を示す。シミュレーションの条件は以下のとおりである。
【０１０１】
（I）レーザ光源７０については、波長を１５５０ｎｍ、光強度を１ｍＷ、線幅を１０ＭＨｚ、初期位相を−９０°とする。
（II）光強度変調器６４−１〜６４−４については、損失無しとし、ＬＳＢのビットレートを１０Ｇｂｐｓ、消光比無限大、立ち上がり時間および立ち下がり時間を０．０５ビット（８ｐｓ）とする。各ビットの光強度変調器６４−１〜６４−４に電気デジタル信号“００００”から“１１１１”までを順次入力する。
（III）図１７の構成で用いる光導波路およびカプラについては、損失無しとし、さらに光路長差による各ビットの光信号の伝搬遅延差および位相ずれも無しとする。したがって、常に同相で光が合流するため、図１７の構成では、調整用の移相器６８−１〜６８−Ｎを省いている。
（IV）光検出器７１については、変換効率を１Ａ／Ｗとし、ノイズ無し、帯域無制限とする。
【０１０２】
図１７の構成について、各ビットの光信号強度の時間変化をシミュレーションで求めた結果を図１８に示す。図１８の縦軸は各ビットの光信号強度、横軸は時間である。図１８によれば、Ｙ合流素子６５−１〜６５−４による合流の前に各ビット間で既に２倍（３ｄＢ）ずつ強度差がついていることが分かる。
【０１０３】
光検出器７１で検出される光信号の強度Ｐoutの時間変化をシミュレーションで求めた結果を図１９に示す。図１９によれば、光強度変調器６４−１〜６４−４に電気デジタル信号“００００”から“１１１１”までを順次入力することにより、Ｐoutが徐々に増大することが分かる。電気デジタル信号が“１１１１”のとき，Ｐout〜８７９μＷなので演算損失Ｌｏｓｓ〜０．５６ｄＢであった。この光信号強度Ｐoutの値は、式（５）で得られる値と一致している。
【０１０４】
また、図１９によると、ビット遷移、特に“０１１１”から“１０００”間で見られる信号のスパイクが生じている。このスパイクは、光変調信号の立ち上がり時間および立ち下がり時間が有限であるため、瞬間的に意図しない信号同士が重なり合うことで生じているが、適切なローパスフィルタを用いることで除去できる。
【０１０５】
［第７の実施例］
次に、本発明の第７の実施例について説明する。本実施例は、第６の実施例において光強度変調器の代わりに、光位相変調器を用いる例である。図２０は本実施例に係る光演算器であるＮビット光ＤＡＣの構成を示すブロック図であり、図１４と同一の構成には同一の符号を付してある。
【０１０６】
本実施例のＮビット光ＤＡＣ６０ａは、Ｙ分岐素子６１−１〜６１−Ｎ（本実施例ではＮ＝４）と、光導波路６２−１〜６２−Ｎ，６３−１〜６３−Ｎ，６６−１〜６６−Ｎ，６７と、Ｙ合流素子６５−１〜６５−Ｎと、光導波路６３−１〜６３−Ｎに設けられた光位相変調器６９−１〜６９−Ｎ（光変調器）とから構成される。上記のとおり、図２０の例では、Ｎ＝４としている。
【０１０７】
Ｎビット電気デジタル信号のビット毎に設けられる光位相変調器６９−１〜６９−Ｎは、それぞれ対応する電気デジタル信号のビット入力が“０”の場合は光導波路６３−１〜６３−Ｎを伝播する連続光の位相を変化させずに出力し（同相）、対応する電気デジタル信号のビット入力が“１”の場合は光導波路６３−１〜６３−Ｎを伝播する連続光の位相をπだけずらして出力する（逆相）。こうして、光導波路６３−１〜６３−Ｎを伝播する連続光に、それぞれＮビット電気デジタル信号の対応するビットに応じて同相（０）または逆相（π）の位相が個別に割り当てられる。
【０１０８】
その他の構成は第６の実施例で説明したとおりである。本実施例では、Ｎビット光ＤＡＣ６０ａ内の移相器が不要となり、構成要素を減らすことができる。
ただし、本実施例では、信号の振幅の正負を区別するためにコヒーレント検波が必須となる。すなわち、図２０のＮビット光ＤＡＣ６０ａを実際に運用する際の具体的な構成のパターンは図１６（Ｄ）のみとなる。
【０１０９】
次に、本実施例の構成について第６の実施例と同様にＯｐｔｉｗａｖｅ社製のＯｐｔｉＳｙｓｔｅｍを用いたシミュレーション結果を示す。ここでは、図２１の構成、すなわち図２０と図１６（Ｄ）を組み合わせた構成についてのシミュレーション結果を示す。光強度変調器６４−１〜６４−４の代わりに光位相変調器６９−１〜６９−４を用いる点を除いて、シミュレーションの条件は上記の（I）〜（IV）と同じである。
【０１１０】
図２１の構成について、各ビットの光信号の絶対位相の時間変化をシミュレーションで求めた結果を図２２に示す。本実施例は位相変調方式なので、各ビット間の位相差（相対位相）を０／πに変調している。各ビット間で４倍（６ｄＢ）ずつの光強度差がついているが、各ビットの光強度は時間に対して一定である。レーザ光の線幅が１０ＭＨｚなので、絶対位相は初期位相を保つことなく変動しているが、全てのビットで同じレーザ光を共有しているので、ビット間の相対位相は０またはπに保たれている。
【０１１１】
図２１の光導波路６７に設けた光検出器８２に１００％の光を結合した場合に得られる光信号強度Ｐoutの時間変化をシミュレーションで求めた結果を図２３に示し、光検出器８２で検出される光信号の絶対位相の時間変化をシミュレーションで求めた結果を図２４に示す。光信号強度Ｐoutが入力の電気デジタル信号の“０１１１”と“１０００”の境で対称になっているのに対し、絶対位相は反転していることが確認された。
【０１１２】
図２１の減算器８１から出力される電気信号強度の時間変化をシミュレーションで求めた結果を図２５に示す。ホモダイン検波によって光信号の正負の電界振幅が検出され、デジタル入力の増大に対して出力が線形に増大していることを確認できた。
【０１１３】
本実施例では、位相変調方式を第６の実施例に適用した場合について説明しているが、位相変調方式を第１〜第５の実施例に適用することが可能である。
第１、第５の実施例に位相変調方式を適用した場合の構成を図２６に示し、第２の実施例に位相変調方式を適用した場合の構成を図２７に示し、第３の実施例に位相変調方式を適用した場合の構成を図２８に示す。上記のとおり、位相変調方式ではコヒーレント検波が必須となるが、図２６〜図２８ではホモダイン検波に関わる構成（図１３のコヒーレント検波部３１とＹ分岐素子３３、図１６（Ｄ）のＹ分岐素子７６と移相器７７と３ｄＢカプラ７８と光検出器７９，８０と減算器８１）を省略している。
【０１１４】
［第８の実施例］
第４の実施例では、第１、第５の実施例の全てのＹ合流素子１−１〜１−Ｎをバイアスポート付きＹ合流素子に置き換え、また第２、第３の実施例の全てのＹ合流・Ｙ分岐素子１０−１〜１０−ＮのＹ合流素子１１とＹ合流素子１３とをバイアスポート付きＹ合流素子に置き換えているが、同様に、第６、第７の実施例の全てのＹ合流素子６５−１〜６５−Ｎをバイアスポート付きＹ合流素子に置き換えるようにしてもよい。
【０１１５】
第６の実施例のＹ合流素子６５−１〜６５−Ｎをバイアスポート付きＹ合流素子６５ａ−１〜６５ａ−Ｎに置き換えた構成を図２９に示し、第７の実施例のＹ合流素子６５−１〜６５−Ｎをバイアスポート付きＹ合流素子６５ａ−１〜６５ａ−Ｎに置き換えた構成を図３０に示す。同様に、図２６〜図２８に示した構成においてＹ合流素子１−１〜１−ＮとＹ合流・Ｙ分岐素子１０−１〜１０−ＮのＹ合流素子１１とＹ合流素子１３とをバイアスポート付きＹ合流素子に置き換えるようにしてもよい。
【０１１６】
Ｙ合流素子のバイアスポートにバイアス光を入力する本質的な意味は、光強度にオフセットを与えることで、入力デジタル信号と光ＤＡＣの出力との線形性を向上させることにある。図３１は入力デジタル信号と光ＤＡＣの光検出器８２で検出される光信号の強度との関係を示す図であり、３１０はバイアス光を入力しない場合の光ＤＡＣの動作領域を示し、３１１はバイアス光を入力した場合の光ＤＡＣの動作領域を示している。
【０１１７】
したがって、光検出器の前にあるＹ合流素子のうちいずれか１つをバイアスポート付きＹ合流素子に置き換えるようにしてもよい。具体的には、図１、図１３、図２６のＹ合流素子１−１〜１−Ｎのうちいずれか１つをバイアスポート付きＹ合流素子に置き換えてもよいし、図３、図５、図２７、図２８のＹ合流・Ｙ分岐素子１０−１〜１０−ＮのＹ合流素子１１とＹ合流素子１３のうちいずれか１つをバイアスポート付きＹ合流素子に置き換えてもよいし、図１４、図２０のＹ合流素子６５−１〜６５−Ｎのうちいずれか１つをバイアスポート付きＹ合流素子に置き換えるようにしてもよい。
【０１１８】
さらに、最終段にＹ合流素子を１つ追加して、このＹ合流素子にバイアス光を入力してもよい。第１、第５の実施例の光ＤＡＣの最終段にＹ合流素子８３を追加した場合の構成を図３２に示し、第２の実施例の光ＤＡＣの最終段にＹ合流素子８３を追加した場合の構成を図３３に示し、第３の実施例の光ＤＡＣの最終段にＹ合流素子８３を追加した場合の構成を図３４に示し、第６の実施例の光ＤＡＣの最終段にＹ合流素子８３を追加した場合の構成を図３５に示す。これら図３２〜図３５の構成を位相変調方式にするには、光強度変調器５−１〜５−Ｎ，１８−１〜１８−Ｎ，６４−１〜６４−Ｎを光位相変調器に置き換えるようにすればよい。
【産業上の利用可能性】
【０１１９】
本発明は、例えば電気デジタル信号を光回路を用いてアナログ信号に変換する技術に適用することができる。
【符号の説明】
【０１２０】
１，１１，１３，１９，６５，７４，８３…Ｙ合流素子、１ａ，６５ａ…バイアスポート付きＹ合流素子、２〜４，１４〜１７，２０〜２２，３４，３６，３７，４０〜４３，５０，６２，６３，６６，６７，１０２〜１０５，２０２〜２０５…光導波路、５，１８，６４…光強度変調器、６，２３〜２５，５３，５４，７１，７５，７９．８０，８２…光検出器、１０…Ｙ合流・Ｙ分岐素子、１２，３３，３５，３８，３９，４４〜４７，６１，７２，７６…Ｙ分岐素子、３０…光ＤＡＣ演算部、３１…コヒーレント検波部、３２，７０…連続レーザ光源、４８−１〜４８−８，５１，６８，７３，７７…移相器、５２，７８…３ｄＢカプラ、６０，６０ａ…Ｎビット光ＤＡＣ、６９…光位相変調器、８１…減算器、１０１，２０１…基板。
【図１】
2019152848.tif 000008
【図２】
2019152848.tif 000009
【図３】
2019152848.tif 000010
【図４】
2019152848.tif 000011
【図５】
2019152848.tif 000012
【図６】
2019152848.tif 000013
【図７】
2019152848.tif 000014
【図８】
2019152848.tif 000015
【図９】
2019152848.tif 000016
【図１０】
2019152848.tif 000017
【図１１】
2019152848.tif 000018
【図１２】
2019152848.tif 000019
【図１３】
2019152848.tif 000020
【図１４】
2019152848.tif 000021
【図１５】
2019152848.tif 000022
【図１６】
2019152848.tif 000023
【図１７】
2019152848.tif 000024
【図１８】
2019152848.tif 000025
【図１９】
2019152848.tif 000026
【図２０】
2019152848.tif 000027
【図２１】
2019152848.tif 000028
【図２２】
2019152848.tif 000029
【図２３】
2019152848.tif 000030
【図２４】
2019152848.tif 000031
【図２５】
2019152848.tif 000032
【図２６】
2019152848.tif 000033
【図２７】
2019152848.tif 000034
【図２８】
2019152848.tif 000035
【図２９】
2019152848.tif 000036
【図３０】
2019152848.tif 000037
【図３１】
2019152848.tif 000038
【図３２】
2019152848.tif 000039
【図３３】
2019152848.tif 000040
【図３４】
2019152848.tif 000041
【図３５】
2019152848.tif 000042