(57)【要約】【課題】  サイドローブ上昇を抑圧し規模縮小を図ったアンテナ装置を提供すること。【解決手段】  アンテナ装置は、Ｎ列のアンテナアレイと（ただしＮ≧２）、アンテナアレイの出力を受信する受信機と、受信機の出力をそれぞれディジタル変換するＡＤ変換器と、プロセッサとを具備する。プロセッサは、実アレイビーム形成機能、仮想アレイビーム形成機能、および合成機能を備える。実アレイビーム形成機能は、｛Ｎ−（Ｍ＋１）｝個のアンテナアレイからのディジタル変換された信号により実アレイビームをディジタル形成する（ただしＮ＞Ｍ≧１）。仮想アレイビーム形成機能は、実アレイビームの形成に係わらないアンテナアレイからの信号により（２Ｍ＋１）個の仮想アレイビームをディジタル形成する。合成機能は、実アレイビームと仮想アレイビームとをディジタル合成して、（Ｎ＋Ｍ）個のアンテナアレイによるビームと等価なビームを形成する。【選択図】  図７
2019152488.tif 000002
【特許請求の範囲】
【請求項１】
規則的に配列されるＮ列のアンテナアレイと（ただしＮ≧２）、
前記アンテナアレイの各々の出力を受信処理する複数の受信機と、
前記受信機の各々の出力をそれぞれディジタル変換する複数のアナログ／ディジタル変換器と、
プロセッサとを具備し、
前記プロセッサは、
｛Ｎ−（Ｍ＋１）｝個のアンテナアレイからのディジタル変換された信号により実アレイビームをディジタル形成する実アレイビーム形成機能と（ただしＮ＞Ｍ≧１）、
前記実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイからのディジタル変換された信号により、（２Ｍ＋１）個の仮想アレイビームをディジタル形成する仮想アレイビーム形成機能と、
前記実アレイビームと前記仮想アレイビームとをディジタル合成して、（Ｎ＋Ｍ）個のアンテナアレイによるビームと等価な合成ビームを形成する合成機能とを備える、アンテナ装置。
【請求項２】
規則的に配列されるＮ列のアンテナアレイと（ただしＮ≧２）、
｛Ｎ−（Ｍ＋１）｝個のアンテナアレイの各々の出力をアナログ合成して実アレイビームを形成する合成器と（ただしＮ＞Ｍ≧１）、
前記合成器の出力を受信処理する第１受信機と、
前記第１受信機の出力をディジタル変換して前記実アレイビームをディジタル化する第１アナログ／ディジタル変換器と、
前記実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイの各々の出力を受信処理する複数の第２受信機と、
前記第２受信機の各々の出力をそれぞれディジタル変換する複数の第２アナログ／ディジタル変換器と、
プロセッサとを具備し、
前記プロセッサは、
前記実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイからのディジタル変換された信号により、（２Ｍ＋１）個の仮想アレイビームをディジタル形成する仮想アレイビーム形成機能と、
前記ディジタル化された実アレイビームと前記仮想アレイビームとをディジタル合成して、（Ｎ＋Ｍ）個のアンテナアレイによるビームと等価な合成ビームを形成する合成機能とを備える、アンテナ装置。
【請求項３】
前記ディジタル化された実アレイビームと、前記仮想アレイビームとの間のビーム間相関を保証するディジタル等化器をさらに具備する、請求項２に記載のアンテナ装置。
【請求項４】
前記アンテナアレイは、素子アンテナを一次元状に配列した直線アレイである、請求項１乃至３のいずれか１項に記載のアンテナ装置。
【請求項５】
規則的に配列されるＮ列×Ｈ行のアンテナアレイと（ただしＮ≧２またはＨ≧２）、
前記アンテナアレイの各々からの信号をそれぞれディジタル信号に変換する複数のアナログ／ディジタル変換器と、
プロセッサとを具備し、
前記プロセッサは、
｛Ｎ−（Ｍ＋１）｝×Ｈ個のアンテナアレイからのディジタル信号により実アレイビームを形成する実アレイビーム形成機能と（ただしＮ＞Ｍ≧１）、
前記実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイからのディジタル信号により、（２Ｍ＋１）×Ｈ個の仮想アレイビームを形成する仮想アレイビーム形成機能と、
前記実アレイビームと前記仮想アレイビームとをディジタル合成して、（Ｎ＋Ｍ）×Ｈ個のアンテナアレイによるビームと等価な合成ビームを形成する合成機能とを備える、アンテナ装置。
【請求項６】
前記アンテナアレイは、素子アンテナを二次元状に配列した平面アレイである、請求項５に記載のアンテナ装置。
【請求項７】
前記プロセッサは、前記仮想アレイビーム形成機能に入力される前のディジタル信号に対してパルス圧縮処理を施すパルス圧縮処理機能をさらに備える、請求項１乃至６のいずれか１項に記載のアンテナ装置。
【請求項８】
レーダ波を送信する送信機と、
規則的に配列され前記レーダ波のエコーを捕捉するＮ列のアンテナアレイと（ただしＮ≧２）、
前記アンテナアレイの各々の出力を受信処理する複数の受信機と、
前記受信機の各々の出力をそれぞれディジタル変換する複数のアナログ／ディジタル変換器と、
プロセッサとを具備し、
前記プロセッサは、
｛Ｎ−（Ｍ＋１）｝個のアンテナアレイからのディジタル変換された信号により実アレイビームをディジタル形成する実アレイビーム形成機能と（ただしＮ＞Ｍ≧１）、
前記実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイからのディジタル変換された信号により、（２Ｍ＋１）個の仮想アレイビームをディジタル形成する仮想アレイビーム形成機能と、
前記実アレイビームと前記仮想アレイビームとをディジタル合成して、（Ｎ＋Ｍ）個のアンテナアレイによるビームと等価な合成ビームを形成する合成機能とを備える、レーダ装置。
【請求項９】
レーダ波を送信する送信機と、
規則的に配列され前記レーダ波のエコーを捕捉するＮ列のアンテナアレイと（ただしＮ≧２）、
｛Ｎ−（Ｍ＋１）｝個のアンテナアレイの各々の出力をアナログ合成して実アレイビームを形成する合成器と（ただしＮ＞Ｍ≧１）、
前記合成器の出力を受信処理する第１受信機と、
前記第１受信機の出力をディジタル変換して前記実アレイビームをディジタル化する第１アナログ／ディジタル変換器と、
前記実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイの各々の出力を受信処理する複数の第２受信機と、
前記第２受信機の各々の出力をそれぞれディジタル変換する複数の第２アナログ／ディジタル変換器と、
プロセッサとを具備し、
前記プロセッサは、
前記実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイからのディジタル変換された信号により、（２Ｍ＋１）個の仮想アレイビームをディジタル形成する仮想アレイビーム形成機能と、
前記ディジタル化された実アレイビームと前記仮想アレイビームとをディジタル合成して、（Ｎ＋Ｍ）個のアンテナアレイによるビームと等価な合成ビームを形成する合成機能とを備える、レーダ装置。
【請求項１０】
レーダ波を送信する送信機と、
規則的に配列され前記レーダ波のエコーを捕捉するＮ列×Ｈ行のアンテナアレイと（ただしＮ≧２またはＨ≧２）、
前記アンテナアレイの各々からの信号をそれぞれディジタル信号に変換する複数のアナログ／ディジタル変換器と、
プロセッサとを具備し、
前記プロセッサは、
｛Ｎ−（Ｍ＋１）｝×Ｈ個のアンテナアレイからのディジタル信号により実アレイビームを形成する実アレイビーム形成機能と（ただしＮ＞Ｍ≧１）、
前記実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイからのディジタル信号により、（２Ｍ＋１）×Ｈ個の仮想アレイビームを形成する仮想アレイビーム形成機能と、
前記実アレイビームと前記仮想アレイビームとをディジタル合成して、（Ｎ＋Ｍ）×Ｈ個のアンテナアレイによるビームと等価な合成ビームを形成する合成機能とを備える、レーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アンテナ装置およびレーダ装置に関する。
【背景技術】
【０００２】
フェーズドアレイアンテナは、多数の素子アンテナを有しており、受信増幅器（アンプ）や移送器なども含めると部品点数が非常に多くなる。そこで、素子アンテナを間引く（シンニング）ことで部品点数を削減し、コスト低減や装置規模の縮小などが図られてきた。シンニングの手法としては、素子アンテナをランダムに間引くランダムシンニングが一般的である。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】吉田  孝  監修  「改訂レーダ技術」  電子情報通信学会、平成８年１０月１日（初版）pp.87-89、pp.134-135、pp.260-264、pp.275-280、pp.289-291
【非特許文献２】菊間  信良  著  「アレーアンテナによる適応信号処理」  科学技術出版、pp.67-86（1999）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
シンニングを施したアンテナは、シンニング無しのアンテナに比べて利得が低下しやすいが、それよりもサイドローブが上昇することの影響の方が大きく、対処を求められている。そもそも、ランダムシンニングは乱数を用いたカット＆トライ計算に基づくので再現性に乏しく、設計手法としても脆弱である。ランダムシンニングとは一線を画すシンニング手法が求められている。
【０００５】
そこで、目的は、サイドローブ上昇を抑圧し規模縮小を図ったアンテナ装置およびレーダ装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態によれば、アンテナ装置は、規則的に配列されるＮ列のアンテナアレイと（ただしＮ≧２）、アンテナアレイの各々の出力を受信処理する複数の受信機と、受信機の各々の出力をそれぞれディジタル変換する複数のアナログ／ディジタル変換器と、プロセッサとを具備する。プロセッサは、実アレイビーム形成機能、仮想アレイビーム形成機能、および合成機能を備える。実アレイビーム形成機能は、｛Ｎ−（Ｍ＋１）｝個のアンテナアレイからのディジタル変換された信号により実アレイビームをディジタル形成する（ただしＮ＞Ｍ≧１）。仮想アレイビーム形成機能は、実アレイビームの形成に係わるアンテナアレイ以外のアンテナアレイからのディジタル変換された信号により、（２Ｍ＋１）個の仮想アレイビームをディジタル形成する。合成機能は、実アレイビームと仮想アレイビームとをディジタル合成して、（Ｎ＋Ｍ）個のアンテナアレイによるビームと等価な合成ビームを形成する。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態に係わるアンテナ装置の正面開口の一例を示す図である。
【図２】図２は、図１に示される部分開口Ａを開口面から見た第１の例を示す模式図である。
【図３】図３は、シンニング後の部分開口Ａを開口面から見た一例を示す模式図である。
【図４】図４は、第１の実施形態に係わるアンテナ装置を備えるレーダ装置の一例を示す系統図である。
【図５】図５は、二次元サブアレイ８０における素子配置の一例を示す図である。
【図６】図６は、一次元サブアレイ１０の系統の一例を示す図である。
【図７】図７は、第１の実施形態に係わるプロセッサ４０の一例を示す機能ブロック図である。
【図８】図８は、Σ／Δ演算機能１０７の一例を示す機能ブロック図である。
【図９】図９は、図１に示される部分開口Ａを開口面から見た第２の例を示す模式図である。
【図１０】図１０は、シンニング後の部分開口Ａを開口面から見た第２の例を示す模式図である。
【図１１】図１１は、第２の実施形態に係わるアンテナ装置を備えるレーダ装置の一例を示す系統図である。
【図１２】図１２は、二次元サブアレイ８０における素子配置の一例を示す図である。
【図１３】図１３は、二次元サブアレイ８０の系統の一例を示す図である。
【図１４】図１４は、第２の実施形態に係わるプロセッサ４０の一例を示す機能ブロック図である。
【図１５】図１５は、第３の実施形態に係わるアンテナ装置を備えるレーダ装置の一例を示す系統図である。
【図１６】図１６は、第３の実施形態に係わるプロセッサ４０の一例を示す機能ブロック図である。
【発明を実施するための形態】
【０００８】
図１は、実施形態に係わるアンテナ装置の正面開口の一例を示す図である。以下の説明では、議論を簡単にするために、送受分離フェーズドアレイを想定する。すなわち、送信開口と受信開口とを分離した形態のフェーズドアレイアンテナが想定される。図１は、送信開口と、受信開口とを備えるアンテナ装置の一例を示す。受信開口は例えば４分割され、それぞれの部分開口に参照符号Ａ，Ｂ，Ｃ，Ｄを示して示す。ビーム形状としては、例えば、送信ビームを横方向ファンビームとし、受信ビームを、横方向に複数本同時形成可能なペンシルビームとすることができる。
【０００９】
＜１＞第１の実施形態（一次元サブアレイのシンニング）
第１の実施形態について説明する。第１の実施形態では、一次元サブアレイ（直線アレイ）を用いた受信アンテナのシンニングについて説明する。
【００１０】
＜１−１＞原理的な説明
図２は、第１の実施形態における部分開口Ａの一例を示す模式図である。部分開口Ｂ，Ｃ，Ｄも同様の構成とする。部分開口Ａは、一定の方向（例えばアジマス（ＡＺ）方向）に配列される複数の一次元サブアレイ（アンテナアレイ）を備える。各一次元サブアレイの長さ方向が、エレベーション（ＥＬ）方向に沿う形となる。つまり図２は、縦長の一次元サブアレイが横に並べて配列された状態を示す。もちろん、横長の一次元サブアレイを縦に並べて配列したアレイアンテナについても以下では同様の説明が成り立つ。
【００１１】
図２において、１次元サブアレイのそれぞれにインデックス＃１、＃２、＃３、…、＃Ｎ、…、＃Ｌを付して区別する。第１の実施形態では、＃１〜＃Ｌの一次元サブアレイにより形成されるビームと等価なビームを、＃１〜＃Ｎの一次元サブアレイを用いて形成することを考える。つまりＬ列の一次元サブアレイからＭ列の一次元サブアレイをシンニングして、Ｎ列の一次元サブアレイにより、Ｌ列の一次元サブアレイと等価なビームを形成する。図２は「シンニング前」を示し、この状態からＭ列の一次元サブアレイをシンニングすると、「シンニング後」となる。
【００１２】
図３は、シンニング後の部分開口Ａの一例を示す模式図である。シンニングによりＮ列の一次元サブアレイが残る。このうち左からの＃１〜＃Ｎ−（Ｍ＋１）の一次元サブアレイで実アレイビームを形成する。一方、残りの＃Ｎ−Ｍ〜＃Ｎの一次元サブアレイで仮想アレイビームが形成される。つまり、シンニング範囲の側から（Ｍ＋１）個の一次元サブアレイを使用して、仮想アレイ演算によるビーム形成を行う。仮想アレイ演算に際しては、右端の一次元サブアレイ（＃Ｎ）を軸中心とし、さらにその右側に、あたかも＃Ｎ＋１、＃Ｎ＋２、…、＃Ｌの一次元サブアレイが存在するような仮想アレイビームが計算される。ここで、実アレイビーム形成に係わる一次元サブアレイは互いに隣接し、同様に、仮想アレイビーム形成に係わる一次元サブアレイも互いに隣接する。
【００１３】
＜１−２＞一般化
一般的に説明すれば、以下のとおりである。
（１）  シンニング前のアレイをＬ個（Ｌ≧３）の一次元サブアレイの配列からなるものとする。
（２）  このＬ個（Ｌ≧３）の一次元サブアレイからＭ個（Ｍ≧１）の一次元サブアレイをシンニングして、Ｎ個（Ｎ≧２）の一次元サブアレイとする。
【００１４】
（３）  Ｎ個（Ｎ≧２）の一次元サブアレイから（Ｍ＋１）個（Ｍ≧１）の一次元サブアレイを分割して、Ｎ−（Ｍ＋１）個のサブアレイ配列と、（Ｍ＋１）個のサブアレイ配列とする。
【００１５】
（４）  分割したサブアレイ配列のうち、Ｎ−（Ｍ＋１）個の一次元サブアレイから実アレイビームをディジタル形成する。また、（Ｍ＋１）個の一次元サブアレイから仮想アレイビームをディジタル形成する。得られる仮想アレイビームの数は（Ｍ＋１）＋Ｍ＝２Ｍ＋１個となる。最後に、実アレイビームと仮想アレイビームとをディジタルビーム合成する。
【００１６】
（５）  以上により、Ｌ個の一次元サブアレイからＭ個の一次元サブアレイをシンニングし、シンニングの前後でビーム幅（分解能）およびサイドローブが等価な合成ビームを形成する。
【００１７】
（６）  サブアレイ単位でシンニングすることで生じるグレーティングアレイは、仮想アレイの形成にかかるウェイト演算により抑圧することができる。従って、シンニング後のビーム幅（分解能）とサイドローブを、シンニング前と等価にすることが可能になる。
【００１８】
＜１−３＞構成
図４は、第１の実施形態に係わるアンテナ装置を備えるレーダ装置の一例を示す系統図である。レーダ装置は、アンテナ部と、走査制御器５０と、送信機７０と、これらを制御するプロセッサ４０とを具備する。アンテナ部は、送信開口（図１）を形成する送信アレイ６０と、部分開口Ａ，Ｂ，Ｃ，Ｄを形成する受信アレイとを含む。なお図４では部分開口Ａに関して示すが、部分開口Ｂ，Ｃ，Ｄも同様である。
【００１９】
プロセッサ４０は、送信機７０にレーダ波の送信指示を与える。これに応じて送信機７０は、レーダ送信信号を送信アレイ６０に出力する。走査制御器５０は、送信アレイ６０の各素子アンテナの移相器に、ビーム指向方向に対応する送信移相値を設定する。これにより、指向制御されたＲＦ帯域のレーダ波が送信アレイ６０から空間に放射される。レーダ波の反射エコーが受信開口に帰来すると、このエコーは一次元サブアレイにより捕捉される。
また、走査制御器５０は、受信アレイの一次元サブアレイの各素子アンテナの移相器に、ビーム指向方向に対応する受信移相値を設定する。
【００２０】
部分開口Ａは、複数の一次元サブアレイ１０、受信機２０、ＡＤ（アナログ／ディジタル）変換器３０を備える。一次元サブアレイ１０ごとに一つの受信機２０が接続され、さらに、受信機２０ごとに一つのＡＤ変換器３０が接続される。複数の一次元サブアレイ１０は、実アレイビームを形成する一次元サブアレイ＃１〜＃Ｎ−（Ｍ＋１）と、仮想アレイビーム演算に係わる一次元サブアレイ＃Ｎ−Ｍ〜＃Ｎとに分割される。受信機２０およびＡＤ変換器３０にもこれに対応するインデックスを付して示す。
【００２１】
受信機２０は、一次元サブアレイ１０からの無線周波数帯（ＲＦ）信号をフィルタリングして不要波を除去し、局発信号とミキシングして中間周波数帯（ＩＦ）信号に変換する。ＡＤ変換器３０は、ＩＦ信号をベースバンドにディジタル変換し、Ｉ，Ｑ直交検波を行う。ＡＤ変換器３０からのＩ，Ｑ信号はプロセッサ４０に入力され、信号処理（信号検出）およびビーム形成などの演算処理が実施される。
【００２２】
図５は、一次元サブアレイ１０における素子配置の一例を示す図である。一次元サブアレイ１０は、長さ方向に一次元状に配列される、複数の素子アンテナ１１を備える。
図６は、一次元サブアレイ１０の系統の一例を示す図である。素子アンテナ１１で捕捉されたＲＦ信号はアイソレータ１２を介して増幅器１３に入力され、低雑音増幅される。増幅されたＲＦ信号は、移相器１４を経てサブアレイ合成回路１５に入力され、１系統に合成された出力が受信機２０に出力される。
【００２３】
素子アンテナ１１ごとの移相器１４の移相量は、移相設定回路１６により個別に制御される。その制御量は、走査制御器５０から与えられる受信位相値に基づいて設定される。これにより、一次元サブアレイ１０内でのビーム形成が制御される。
【００２４】
図７は、プロセッサ４０の一例を示す機能ブロック図である。プロセッサ４０は、第１の実施形態に係わる機能として、ビーム形成処理機能４１、Σ／Δ演算機能１０７、検出処理機能１０８、および、追跡処理機能１０９を備える。ビーム形成処理機能４１は、部分開口Ａ〜Ｄ毎に受信ビームを形成する。Σ／Δ演算機能１０７は、目標の位置を測角する。検出処理機能１０８は、目標を検出する。追跡処理機能１０９は、目標を追跡する。検出処理機能１０８および追跡処理機能１０９の出力は、例えば表示器４２に渡されて視覚的に表示される。
【００２５】
ビーム形成処理機能４１は、ＭＴＩ（Moving Target Indicator）処理機能１０１、ＰＣ（Pulse Compression）処理機能１０２、ＰＤ（Pulse Doppler）処理機能１０３、ビーム形成演算処理機能１０４、仮想アレイビーム形成演算処理機能１０５、および、ビーム合成処理機能１０６を備える。
【００２６】
ＭＴＩ処理機能１０１は、一次元サブアレイ１０からそれぞれ出力された各Ｉ，Ｑ信号のクラッタ成分を抑圧する。クラッタ抑圧されたＩ，Ｑ信号は、ＰＣ処理機能１０２によりパルス圧縮処理され、信号相関がとられる。その出力に、ＰＤ処理機能１０３によりＦＦＴ（Fast Fourier Transformation）処理が施され、ビーム形成演算処理機能１０４、または仮想アレイビーム形成演算処理機能１０５に入力される。＃１〜＃Ｎ−（Ｍ＋１）の信号は実アレイビーム形成のためのビーム形成演算処理機能１０４に入力され、＃Ｎ−Ｍ〜＃Ｎの信号が、仮想アレイビーム形成のための仮想アレイビーム形成演算処理機能１０５に入力される。
【００２７】
なお、上記の各機能は、プロセッサ４０により実行されるプログラムとして実現可能である。例えば、Ｃ言語で記述される関数（function）として、それぞれの機能を実装することができる。
【００２８】
図８は、Σ／Δ演算機能１０７の一例を示す機能ブロック図である。Σ／Δ演算機能１０７は、部分開口Ａ，Ｂ，Ｃ，Ｄからのビーム合成出力（Ａ，Ｂ，Ｃ，Ｄ）を取り込み、Σ／Δ演算に基づく目標測角処理を行う。これにより、例えばインターフェロメータ方式に基づいて全開口に対するΣビーム、ΔＡＺビーム、およびΔＥＬビームが求められる。そして、Σビームを用いてＣＦＡＲ等の信号検出処理で信号を検出し、そのときのΔＡＺ、ΔＥＬから測角値を算出し、測距、測角値を基に追跡処理等を実施する。次に、上記構成における作用を説明する。
【００２９】
＜１−４＞作用  
＜１−４−１＞ビーム形成演算処理機能１０４による実アレイビーム形成演算について
サブアレイ配列＃１〜＃Ｎ−（Ｍ＋１）の信号を用いて実アレイビームを形成する処理について説明する。
アンテナ受信信号は、式（１）で示される。添え字Ｒは実アレイ（Real Array）であることを示す。
【００３０】
【数１】
2019152488.tif 000003
【００３１】
ここで、Ｓは時間軸の信号であり、式（２）で示される。
【００３２】
【数２】
2019152488.tif 000004
【００３３】
式（１）のＡＲはステアリングベクトルと称され、素子アンテナの配列をλ／２配列とすると式（３）で表される。
【００３４】
【数３】
2019152488.tif 000005
【００３５】
ステアリングベクトルのθに指向角を代入し、ビーム指向方向を制御するための複素ウェイトとする。このとき、同時にＰ種類の指向方向（θ１，θ２・・・・，θＰ）を与えることで、Ｐ種類の方向への同時ビーム形成に対応する。さらに、サイドローブ低減用のテーラウェイト等を乗算する。
【００３６】
次に、式（４）の相関行列を計算する。
【００３７】
【数４】
2019152488.tif 000006
【００３８】
式（４）は、具体的には式（５）となる。
【００３９】
【数５】
2019152488.tif 000007
【００４０】
式（５）の枠で囲まれた部分を抽出して次式（６）が得られる。
【００４１】
【数６】
2019152488.tif 000008
【００４２】
二乗項である式（６）の平方根をとり、式（７）が得られる。
【００４３】
【数７】
2019152488.tif 000009
【００４４】
すなわち、実アレイビームは式（７）により表される。これが、ビーム形成演算処理機能１０４の出力となる。
【００４５】
＜１−４−２＞仮想アレイビーム形成演算処理機能１０５による仮想アレイビーム形成演算について
次に、サブアレイ配列＃Ｎ−Ｍ〜＃Ｎの信号を用いて仮想アレイビームを形成する処理について説明する。
仮想アレイビーム形成演算は、素子アンテナの無いところに素子アンテナが有ると仮想し、この仮想された素子アンテナに、実アンテナと同じ信号が入力されるとしてビームを計算する。
【００４６】
図２に示したように、インデックスＬからＭ番目までをシンニングの範囲とすれば、Ｌから数えて（Ｍ＋１）番目の一次元サブアレイを軸中心（図３）として、対称に一次元サブアレイを想定することができる。仮想アレイ演算に用いる実アレイのアンテナ受信信号は、式（８）で示される。添え字Ｉは仮想アレイ（Imaginary Array）であることを示す。
【００４７】
【数８】
2019152488.tif 000010
【００４８】
ここで、Ｓは時間軸の信号であり、式（９）で示される。
【００４９】
【数９】
2019152488.tif 000011
【００５０】
式（８）のＡＩはステアリングベクトルと称され、素子アンテナの配列をλ／２配列とすると式（１０）で表される。
【００５１】
【数１０】
2019152488.tif 000012
【００５２】
ステアリングベクトルのθに指向角を代入し、ビーム指向方向を制御するための複素ウェイトとする。このとき、同時にＰ種類の指向方向（θ１，θ２・・・・，θＰ）を与えることで、Ｐ種類の方向への同時ビーム形成に対応する。さらに、サイドローブ低減用のテーラウェイト等を乗算する。
【００５３】
次に、（Ｍ＋１）番目の一次元サブアレイを軸中心として、実アレイの共役成分の乗算により、式（１１）の相関行列を計算する。
【００５４】
【数１１】
2019152488.tif 000013
【００５５】
式（１１）は、具体的には式（１２）となる。
【００５６】
【数１２】
2019152488.tif 000014
【００５７】
式（１２）に示される相関行列の、枠で囲まれた部分を全て足し算することで、実アレイ配置の信号から仮想アレイ配置の信号を推定し、仮想アレイビームを計算することができる。その結果が式（１３）に示される。
【００５８】
【数１３】
2019152488.tif 000015
【００５９】
二乗項である式（１３）の平方根をとり、式（１４）が得られる。
【００６０】
【数１４】
2019152488.tif 000016
【００６１】
すなわち、仮想アレイビームは式（１４）により表される。これが、仮想アレイビーム形成演算処理機能１０５の出力となる。
【００６２】
＜１−４−３＞ビーム合成について
ビーム合成処理機能１０６によるビーム合成処理について説明する。ビーム合成処理機能１０６は、式（７）の実アレイビームと式（１４）の仮想アレイビームとを、式（１５）に示されるように合成する。
【００６３】
【数１５】
2019152488.tif 000017
【００６４】
＜１−５＞効果
以上説明したように第１の実施形態では、本来、Ｌ列の一次元サブアレイであったフェーズドアレイアンテナの開口をシンニングし、Ｎ（＝Ｌ−Ｍ）列の一次元サブアレイとして構成する。そして、Ｎ−（Ｍ＋１）の一次元サブアレイにより実アレイビームを形成し、（Ｍ＋１）の一次元サブアレイにより仮想アレイビームを形成する。そして、実アレイビームと仮想アレイビームとをディジタル合成し、ＤＢＦ（Digital Beam Forming）処理により、Ｌ列の一次元サブアレイと等価なアンテナ開口を、Ｎ列の一次元サブアレイにより得られるようにした。
【００６５】
このように、フェーズドアレイアンテナをシンニングすることで、サブアレイ構成品（素子アンテナ、サーキュレータ、受信アンプ、移送器、フィルタ、等の部品）の使用数を減らすことができる。しかも、アンテナ性能（受信ビーム幅、受信サイドローブ）が劣化することもない。
【００６６】
さらに、仮想アレイビームの形成の前の段階で、ＰＣ処理、ＰＤ処理等の、位相項の関係する処理を済ませ、時間方向、周波数方向の演算を済ませた状態で仮想アレイビームを形成するようにしている。仮想アレイビームの計算に係わる処理は、いわば拡張アレイ形成処理であり、二乗項を用いることから位相情報が失われる。しかし第１の実施形態では、仮想アレイビームの形成前に位相情報を用いる処理を行うようにしているので、位相情報が失われる虞が無い。
【００６７】
すなわち、仮想アレイ演算を行うと結果が絶対値になる。そこで、位相情報を必要とする処理を仮想アレイ演算前に実施することで、レーダのレンジ分解能、クラッタ抑圧、検出等の処理に仮想アレイ演算が影響することを防止できる。
【００６８】
これらのことから、第１の実施形態によれば、サイドローブ上昇を抑圧し規模縮小を図ったアンテナ装置およびレーダ装置を提供することが可能となる。
【００６９】
＜２＞第２の実施形態（二次元サブアレイのシンニング）
第２の実施形態について説明する。第２の実施形態では、二次元サブアレイ（平面アレイ）を用いた受信アンテナのシンニングについて説明する。
【００７０】
＜２−１＞原理的な説明
図９は、第２の実施形態における部分開口Ａの一例を示す模式図である。部分開口Ｂ，Ｃ，Ｄも同様の構成とする。部分開口Ａは、ＡＺ方向およびＥＬ方向に二次元状に配列される、複数の二次元サブアレイ（アンテナアレイ）を備える。図９は、正方形状の二次元サブアレイが縦横に並べて配列された状態を示す。
【００７１】
図９において、二次元サブアレイのそれぞれにインデックス［＃１，１、＃２，１、…、＃Ｈ，１］、［＃１，２、＃２，２、…、＃Ｈ，２］、…、［＃１，Ｌ、＃２，Ｌ、…、＃Ｈ，Ｌ］を付して区別する。見やすくするために、列ごとのまとまりを［  ］で囲って示す。
【００７２】
第２の実施形態では、Ｌ×Ｈの二次元サブアレイにより形成されるビームと等価なビームを、Ｎ×Ｈの二次元サブアレイを用いて形成することを考える。つまりＬ×Ｈ列の二次元サブアレイからＭ列の二次元サブアレイをシンニングして、Ｎ列×Ｈ行の二次元サブアレイにより、シンニング前の二次元サブアレイと等価なビームを形成する。
【００７３】
図９に示すように、シンニング前は二次元サブアレイをＬ×Ｈ個配置する。次にＭ×Ｈ個の二次元サブアレイをシンニングするものとする。また、図１０に示すようにシンニング範囲の側から（Ｍ＋１）×Ｈ個の二次元サブアレイ（斜線部分）を使用して、仮想アレイ演算によるビーム形成を行う。また、二次元サブアレイ（Ｎ−（Ｍ＋１））×Ｈ個までを使用して実アレイビーム形成を行う。
【００７４】
図１０は、シンニング後の部分開口Ａの一例を示す模式図である。シンニングによりＮ列×Ｈ行の二次元サブアレイが残る。このうち左からの｛＃１〜＃Ｎ−（Ｍ＋１）｝×Ｈの二次元サブアレイで実アレイビームを形成する。一方、残りの｛＃Ｎ−Ｍ〜＃Ｎ｝×Ｈの二次元サブアレイで仮想アレイビームが形成される。つまり、シンニング範囲の側から（Ｍ＋１）×Ｈ個の二次元サブアレイを使用して、仮想アレイ演算によるビーム形成を行う。仮想アレイ演算に際しては、右端の二次元サブアレイ（＃１，Ｎ〜＃Ｈ，Ｎ）を軸中心とし、さらにその右側に、あたかも＃１，Ｎ〜＃Ｈ，Ｎ、＃１，Ｎ＋１〜＃Ｈ，Ｎ＋１、…、＃１，Ｌ〜＃Ｈ，Ｌの二次元サブアレイが存在するような仮想アレイビームが計算される。
【００７５】
＜２−２＞一般化
一般的に説明すれば、以下のとおりである。
（１）  シンニング前のアレイをＬ×Ｈ個（Ｌ，Ｈ≧２）の二次元配列サブアレイからなるものとする。
（２）  このＬ×Ｈ個（Ｌ，Ｈ≧２）の二次元サブアレイからＭ×Ｈ個（Ｍ≧１）の二次元サブアレイをシンニングして、Ｎ×Ｈ個の二次元サブアレイとする。
【００７６】
（３）  Ｎ×Ｈ個の二次元サブアレイから（Ｍ＋１）×Ｈ個の二次元サブアレイを分割して、（Ｎ−（Ｍ＋１））×Ｈ個のサブアレイ配列と（Ｍ＋１）×Ｈのサブアレイ配列とする。
【００７７】
（４）  分割したサブアレイ配列のうち、（Ｎ−（Ｍ＋１））×Ｈ個の二次元サブアレイから実アレイビームをディジタル形成する。また、（Ｍ＋１）×Ｈ個の二次元サブアレイから仮想アレイビームをディジタル形成する。得られる仮想アレイビームの数は、（２Ｍ＋１）×Ｈ個となる。最後に、実アレイビームと仮想アレイビームとをディジタルビーム合成する。
【００７８】
（５）  以上により、Ｌ×Ｈ個の二次元サブアレイからＭ×Ｈ個の二次元サブアレイをシンニングし、シンニングの前後でビーム幅（分解能）およびサイドローブが等価な合成ビームを得る。
【００７９】
（６）  サブアレイ単位でシンニングすることで生じるグレーティングアレイは、仮想アレイの形成にかかるウェイト演算により抑圧することができる。従って、シンニング後のビーム幅（分解能）とサイドローブを、シンニング前と等価にすることが可能になる。
【００８０】
＜２−３＞構成
図１１は、第２の実施形態に係わるアンテナ装置を備えるレーダ装置の一例を示す系統図である。図１１において図４と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。
【００８１】
図１１において、走査制御器５０は、受信アレイの二次元サブアレイの各素子アンテナの移相器に、ビーム指向方向に対応する受信移相値を設定する。
【００８２】
部分開口Ａは、複数の二次元サブアレイ８０、受信機２０、ＡＤ変換器３０を備える。二次元サブアレイ８０ごとに一つの受信機２０が接続され、さらに、受信機２０ごとに一つのＡＤ変換器３０が接続される。二次元サブアレイ８０は、実アレイビームを形成する二次元サブアレイ｛＃１〜＃Ｎ−（Ｍ＋１）｝×Ｈと、仮想アレイビーム演算に係わる二次元サブアレイ｛＃Ｎ−Ｍ〜＃Ｎ｝×Ｈとに分割される。受信機２０およびＡＤ変換器３０にもこれに対応するインデックスを付して示す。
【００８３】
受信機２０は、二次元サブアレイ８０からの無線周波数帯（ＲＦ）信号をフィルタリングして不要波を除去し、局発信号とミキシングして中間周波数帯（ＩＦ）信号に変換する。ＡＤ変換器３０は、ＩＦ信号をベースバンドにディジタル変換し、Ｉ，Ｑ直交検波を行う。ＡＤ変換器３０からのＩ，Ｑ信号はプロセッサ４０に入力され、信号処理（信号検出）およびビーム形成などの演算処理が実施される。
【００８４】
図１２は、二次元サブアレイ８０における素子配置の一例を示す図である。二次元サブアレイ８０は、二次元状に配列される、複数の素子アンテナ１１を備える。
図１３は、二次元サブアレイ８０の系統の一例を示す図である。素子アンテナ１１で捕捉されたＲＦ信号はアイソレータ１２を介して増幅器１３に入力され、低雑音増幅される。増幅されたＲＦ信号は、移相器１４を経てサブアレイ合成回路１５に入力され、１系統に合成された出力が受信機２０に出力される。
【００８５】
素子アンテナ１１ごとの移相器１４の移相量は、移相設定回路１６により個別に制御される。その制御量は、走査制御器５０から与えられる受信位相値に基づいて設定される。これにより、二次元サブアレイ８０内でのビーム形成が制御される。
【００８６】
図１４は、プロセッサ４０の一例を示す機能ブロック図である。図１４において図７と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。プロセッサ４０は、第２の実施形態に係わる機能として、ビーム形成処理機能４３、Σ／Δ演算機能１０７、検出処理機能１０８、および、追跡処理機能１０９を備える。ビーム形成処理機能４３は、部分開口Ａ〜Ｄ毎に受信ビームを形成する。検出処理機能１０８および追跡処理機能１０９の出力は、例えば表示器９０に渡されて視覚的に表示される。
【００８７】
ビーム形成処理機能４３のＭＴＩ処理機能１０１は、二次元サブアレイ８０からそれぞれ出力された各Ｉ，Ｑ信号のクラッタ成分を抑圧する。クラッタ抑圧されたＩ，Ｑ信号は、ＰＣ処理機能１０２によりパルス圧縮処理され、信号相関がとられる。その出力に、ＰＤ処理機能１０３によりＦＦＴ処理が施され、ビーム形成演算処理機能１０４、または仮想アレイビーム形成演算処理機能１０５に入力される。
【００８８】
＃１，１〜＃Ｈ，Ｎ−（Ｍ＋１）の信号は実アレイビーム形成のためのビーム形成演算処理機能１０４に入力される。＃１，（Ｎ−Ｍ）〜＃Ｈ，Ｎの信号は、仮想アレイビーム形成のための仮想アレイビーム形成演算処理機能１０５に入力される。以上の各機能は、プロセッサ４３により実行されるプログラムとして実現可能である。次に、上記構成における作用を説明する。
【００８９】
＜２−４＞作用  
＜２−４−１＞ビーム形成演算処理機能１０４による実アレイビーム形成演算について
サブアレイ配列＃１，１〜＃Ｈ，Ｎ−（Ｍ＋１）の信号を用いて実アレイビームを形成する処理について説明する。
アンテナ受信信号は、式（１６）で示される。
【００９０】
【数１６】
2019152488.tif 000018
【００９１】
ここで、Ｓは時間軸の信号であり、式（１７）で示される。
【００９２】
【数１７】
2019152488.tif 000019
【００９３】
式（１６）のＡＲはステアリングベクトルと称され、素子アンテナの配列をλ／２配列とすると式（１８）で表される。
【００９４】
【数１８】
2019152488.tif 000020
【００９５】
ステアリングベクトルのθＡＺとθＥＬに指向角を代入し、ビーム指向方向を制御するための複素ウェイトとする。このとき、同時にＰ種類の指向方向（θ１，θ２・・・・，θＰ）を与えることで、Ｐ種類の方向への同時ビーム形成に対応する。さらに、サイドローブ低減用のテーラウェイト等を乗算する。
【００９６】
次に、（Ｎ−（Ｍ＋１））×Ｈ個（列×行）の二次元サブアレイを使用し、列（１からＨ）ごとに加算して一次元サブアレイとする。
【００９７】
一列目を式（１９）で置換する。
【００９８】
【数１９】
2019152488.tif 000021
【００９９】
二列目を式（２０）で置換する。
【０１００】
【数２０】
2019152488.tif 000022
【０１０１】
一次元サブアレイに関する第１の実施形態と同様に考えて、式（２１）の相関行列を計算する。
【０１０２】
【数２１】
2019152488.tif 000023
【０１０３】
式（２１）は、具体的には式（２２）となる。
【０１０４】
【数２２】
2019152488.tif 000024
【０１０５】
式（２２）の枠で囲まれた部分を抽出して次式（２３）が得られる。
【０１０６】
【数２３】
2019152488.tif 000025
【０１０７】
二乗項である式（２３）の平方根をとり、式（２４）が得られる。
【０１０８】
【数２４】
2019152488.tif 000026
【０１０９】
すなわち、実アレイビームは式（２４）により表される。これが、ビーム形成演算処理機能１０４の出力となる。
【０１１０】
＜２−４−２＞仮想アレイビーム形成演算処理機能１０５による仮想アレイビーム形成演算について
次に、サブアレイ配列＃１，（Ｎ−Ｍ）〜＃Ｈ，Ｎの信号を用いて仮想アレイビームを形成する処理について説明する。
【０１１１】
図９に示したように、シンニング範囲はＬ個からＭ番目であるとすれば、（Ｍ＋１）番目の一次元サブアレイを軸中心として、対称に一次元サブアレイを想定することができる。仮想アレイ演算に用いる実アレイのアンテナ受信信号は、式（２５）で示される。
【０１１２】
【数２５】
2019152488.tif 000027
【０１１３】
ここで、Ｓは時間軸の信号であり、式（２６）で示される。
【０１１４】
【数２６】
2019152488.tif 000028
【０１１５】
式（２５）のＡＩはステアリングベクトルと称され、素子アンテナの配列をλ／２配列とすると式（２７）で表される。
【０１１６】
【数２７】
2019152488.tif 000029
【０１１７】
ステアリングベクトルのθＡＺとθＥＬに指向角を代入し、ビーム指向方向を制御するための複素ウェイトとする。このとき、同時にＰ種類の指向方向（θ１，θ２・・・・，θＰ）を与えることで、Ｐ種類の方向への同時ビーム形成に対応する。さらに、サイドローブ低減用のテーラウェイト等を乗算する。
【０１１８】
次に、二次元サブアレイ配列（Ｍ＋１）×Ｈ個（行×列）の信号を用いて、列（１からＨ）毎に加算して一次元サブアレイとして取り扱えるようにしてから、仮想アレイビーム形成演算を実施する。
【０１１９】
一列目を式（２８）のように置換する。
【０１２０】
【数２８】
2019152488.tif 000030
【０１２１】
二列目を式（２９）のように置換する。
【０１２２】
【数２９】
2019152488.tif 000031
【０１２３】
そして、（Ｍ＋１）番目のサブアレイを軸中心として、実アレイの共役成分の乗算により、式（３０）の相関行列を計算する。
【０１２４】
【数３０】
2019152488.tif 000032
【０１２５】
式（３０）は、具体的には式（３１）となる。
【０１２６】
【数３１】
2019152488.tif 000033
【０１２７】
式（３１）に示される相関行列の、枠で囲まれた部分を全て足し算することで、実アレイ配置の信号から、仮想アレイ配置の信号を推定し、仮想アレイビームを計算することができる。その結果が式（３２）に示される。
【０１２８】
【数３２】
2019152488.tif 000034
【０１２９】
二乗項である式（３２）の平方根をとり、式（３３）が得られる。
【０１３０】
【数３３】
2019152488.tif 000035
【０１３１】
すなわち、仮想アレイビームは式（３３）により表される。これが、仮想アレイビーム形成演算処理機能１０５の出力となる。
【０１３２】
＜２−４−３＞ビーム合成について
ビーム合成処理機能１０６によるビーム合成処理について説明する。ビーム合成処理機能１０６は、式（２４）の実アレイビームと式（３３）の仮想アレイビームとを、式（３４）に示されるように合成する。
次に、ビーム合成にて、上記で求めた実アレイのビームと仮想アレイのビームを次式のように合成する。
【０１３３】
【数３４】
2019152488.tif 000036
【０１３４】
次に測角のためのΣ／Δ演算を行う。全開口に対するΣ、ΔＡＺ、ΔＥＬを図９のように求める。
【０１３５】
その後、Σビームを用いてＣＦＡＲ等の信号検出処理で信号を検出し、そのときのΔＡＺ、ΔＥＬから測角値を算出し、測距、測角値を基に追跡処理等を実施する。
【０１３６】
＜２−５＞効果
以上説明したように第２の実施形態では、本来、Ｌ列×Ｈ行の二次元サブアレイであったフェーズドアレイアンテナの開口をシンニングし、Ｎ（＝Ｌ−Ｍ）列×Ｈ行の二次元サブアレイとして構成する。そして、Ｎ×Ｈ（Ｎ，Ｈ≧２）個の二次元サブアレイにより実アレイビームを形成し、（Ｍ＋１）×Ｈ個の二次元サブアレイにより仮想アレイビームを形成する。そして、実アレイビームと仮想アレイビームとをディジタル合成し、ＤＢＦ処理により、Ｌ列×Ｈ行の二次元サブアレイと等価なアンテナ開口を、Ｎ列×Ｈ行の二次元サブアレイにより得られるようにした。
【０１３７】
これらのことから、第２の実施形態によれば、サイドローブ上昇を抑圧し規模縮小を図ったアンテナ装置およびレーダ装置を提供することが可能になる。
【０１３８】
＜３＞第３の実施形態（アナログ／ディジタル混合（ハイブリッド）ビーム形成）
第３の実施形態について説明する。第３の実施形態では再び一次元サブアレイを用いた受信アンテナのシンニングについて説明するが、二次元サブアレイを用いた受信アンテナのシンニングについても同様の説明が成り立つ。
【０１３９】
＜３−１＞構成
図１５は、第３の実施形態に係わるアンテナ装置を備えるレーダ装置の一例を示す系統図である。図１５において図４と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。
【０１４０】
部分開口Ａは、複数の一次元サブアレイ１０、受信機２０、ＡＤ変換器３０、および、アナログ合成器８１と複数の等化器１００を備える。複数の一次元サブアレイ１０は、実アレイビームを形成する一次元サブアレイ＃１〜＃Ｎ−（Ｍ＋１）と、仮想アレイビーム演算に係わる一次元サブアレイ＃Ｎ−Ｍ〜＃Ｎとに分割される。このうち、前者の一次元サブアレイ＃１〜＃Ｎ−（Ｍ＋１）の各々の出力がアナログ合成器８１によりアナログ合成される。これにより実アレイビームがアナログ的に形成される。アナログ合成器８１の出力は一つの受信機２０により受信処理され、一つのＡＤ変換器３０によりディジタル化されてプロセッサ４０に入力される。
【０１４１】
図４との比較から分かるように、アナログ合成器８１により実アレイビームを形成してこれをディジタル化することで、受信機２０およびＡＤ変換器３０の数を格段に減らすことができる。
【０１４２】
一方、一次元サブアレイ＃Ｎ−Ｍ〜＃Ｎについては図４と同様に、個別に受信機２０およびＡＤ変換器３０が設けられる。さらに、それぞれのＡＤ変換器３０からのＩ，Ｑ信号がプロセッサ４０に入力されて、仮想アレイビームが形成される。
【０１４３】
ここで、各ＡＤ変換器３０からのＩ，Ｑ信号は、等化器１００を介してプロセッサ４０に入力される。等化器１００は、ディジタル化されたアナログ合成器８１からの実アレイビームと、仮想アレイビームとの間の、線路長の差異を補償する。つまり、実アレイビームの形成に係わる系統では線路長が増大する。そこで、仮想アレイビームを形成する系統に等化器１００を設け、アナログ合成の線路長と同等の遅延を加えることで全体系統の遅延を揃える。これにより、実アレイビームと、仮想アレイビームとの間のビーム間相関を保証することができる。
【０１４４】
図１６は、プロセッサ４０の一例を示す機能ブロック図である。プロセッサ４０は、第３の実施形態に係わる機能として、ビーム形成処理機能４４、Σ／Δ演算機能１０７、検出処理機能１０８、および、追跡処理機能１０９を備える。ビーム形成処理機能４１は、部分開口Ａ〜Ｄ毎に受信ビームを形成する。Σ／Δ演算機能１０７は、目標の位置を測角する。検出処理機能１０８は、目標を検出する。追跡処理機能１０９は、目標を追跡する。検出処理機能１０８および追跡処理機能１０９の出力は、例えば表示器９０に渡されて視覚的に表示される。
【０１４５】
ビーム形成処理機能４１は、ＭＴＩ処理機能１０１、ＰＣ処理機能１０２、ＰＤ処理機能１０３、仮想アレイビーム形成演算処理機能１０５、およびビーム合成処理機能１０６、さらに、遅延処理機能１１０を備える。遅延処理機能１１０は、プロセッサ４０により実行されるプログラムとして実現可能である。
【０１４６】
ビーム形成処理機能４１において、仮想アレイビームの生成に係わる処理は第１の実施形態と同様である。
一方、ディジタル化された実アレイビームは、ＭＴＩ処理機能１０１に入力されて、クラッタ成分が抑圧される。クラッタ抑圧された実アレイビームは、ＰＣ処理機能１０２によりパルス圧縮処理され、信号相関がとられる。その出力に、ＰＤ処理機能１０３によりＦＦＴ処理が施され、遅延処理機能１１０に入力される。遅延処理機能１１０は、実アレイビームの演算遅延を、仮想アレイビーム形成にかかる演算と整合させる。次に、上記構成における作用を説明する。
【０１４７】
＜３−２＞作用
実アレイビームは素子信号のアナログ合成により、アナログ的に形成される。よって以下では、仮想アレイビーム形成演算処理機能１０５による仮想アレイビーム形成演算について説明する。
【０１４８】
＜３−２−１＞
サブアレイ配列＃Ｎ−Ｍ〜＃Ｎの信号を用いて仮想アレイビームを形成する処理について説明する。
仮想アレイ演算に用いる実アレイのアンテナ受信信号は、式（３５）で示される。
【０１４９】
【数３５】
2019152488.tif 000037
【０１５０】
ここで、Ｓは時間軸の信号であり、式（３６）で示される。
【０１５１】
【数３６】
2019152488.tif 000038
【０１５２】
式（３６）のＡＩはステアリングベクトルと称され、素子アンテナの配列をλ／２配列とすると次式（３７）のように表される。
【０１５３】
【数３７】
2019152488.tif 000039
【０１５４】
（Ｍ＋１）番目のサブアレイを軸中心として、実アレイの共役成分の乗算により、式（３８）の相関行列を計算する。
【０１５５】
【数３８】
2019152488.tif 000040
【０１５６】
式（３８）は、具体的には式（３９）となる。
【０１５７】
【数３９】
2019152488.tif 000041
【０１５８】
式（３９）に示される相関行列の、枠で囲まれた部分（次式（４０））が、実アレイ配置の信号から仮想アレイ配置の信号を推定し、ビーム形成を計算していることを示す。
【０１５９】
【数４０】
2019152488.tif 000042
【０１６０】
式（４０）の平方根をとって、仮想アレイビームは式（４１）で表される。
【０１６１】
【数４１】
2019152488.tif 000043
【０１６２】
ステアリングベクトルのθに指向角を代入し、ビーム指向方向を制御するための複素ウェイトとする。さらに、サイドローブ低減用のテーラウェイト等を乗算する。
【０１６３】
＜１−４−３＞ビーム合成について
ビーム合成処理機能１０６によるビーム合成処理について説明する。ビーム合成処理機能１０６は、アナログ合成された実アレイビームと式（４１）の仮想アレイビームとを、式（４２）に示されるように合成する。
アナログビーム合成については、ビーム合成されたＩＡＢ＋ｊＱＡＢから、その大きさを、式（４２）により絶対値で求める。
【０１６４】
【数４２】
2019152488.tif 000044
【０１６５】
そして、式（４３）を用いて、アナログ合成ビーム（実アレイビーム）と仮想アレイビームとを加算する。
【０１６６】
【数４３】
2019152488.tif 000045
【０１６７】
＜３−４＞効果
以上説明したようにこの実施形態では、アナログ合成器８１により、実アレイビームの形成をアナログ領域で行うようにした。すなわち、ビーム形成処理を、アナログビーム形成とディジタルビーム形成のハイブリッドで行うようにした。これにより、受信機２０およびＡＤ変換器３０の数を他の実施形態に比べて格段に少なくすることができ、よって装置規模の縮小、コストの削減においても大きな効果を得られる。
【０１６８】
しかも、仮想アレイビームを形成する系統に等化器１００を設け、実アレイビームをディジタル的に遅延する遅延処理機能１１０を設けるようにした。これにより、アナログ系のとディジタル系との遅延差を抑圧し、ビーム間相関を保証することができる。
【０１６９】
これらのことから、第３の実施形態によれば、サイドローブ上昇を抑圧し規模縮小を図ったアンテナ装置およびレーダ装置を提供することが可能となる。
【０１７０】
なお、この発明は上記実施の形態に限定されるものではない。例えば実施形態では、送受分離フェーズドアレイを想定したが、このほか、送受共用フェーズドアレイアンテナの受信アンテナに、上記実施形態のシンニング手法を適用することも可能である。
また、上記の計算ではＮ≧２とし、Ｍ≧１としたが、これに限られるものではない。
【０１７１】
コンピュータに関連して用いられる「プロセッサ」という用語は、例えばＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＧＰＵ（Graphics Processing Unit）、或いは、ＡＳＩＣ（Application Specific Integrated Circuit）、ＳＰＬＤ（Simple Programmable Logic Device）、ＣＰＬＤ（Complex Programmable Logic Device）、またはＦＰＧＡ（Field Programmable Gate Array）等の回路と理解され得る。
【０１７２】
プロセッサは、メモリに記憶されたプログラムを読み出し実行することで、プログラムに基づく特有の機能を実現する。メモリに代えて、プロセッサの回路内にプログラムを直接組み込むよう構成することも可能である。このケースでは、プロセッサは回路内に組み込まれたプログラムを読み出し実行することでその機能を実現する。
【０１７３】
いくつかの実施形態を説明したが、これらの実施形態は例として提示するものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７４】
１０…一次元サブアレイ、１１…素子アンテナ、１２…アイソレータ、１３…増幅器、１４…移相器、１５…サブアレイ合成回路、１６…移相設定回路、２０…受信機、３０…ＡＤ変換器、４０…プロセッサ、４１…ビーム形成処理機能、４２…表示器、４３…ビーム形成処理機能、４３…プロセッサ、４４…ビーム形成処理機能、５０…走査制御器、６０…送信アレイ、７０…送信機、８０…二次元サブアレイ、８１…アナログ合成器、９０…表示器、１００…等化器、１０１…ＭＴＩ処理機能、１０２…ＰＣ処理機能、１０３…ＰＤ処理機能、１０４…ビーム形成演算処理機能、１０５…仮想アレイビーム形成演算処理機能、１０６…ビーム合成処理機能、１０７…Σ／Δ演算機能、１０８…検出処理機能、１０９…追跡処理機能、１１０…遅延処理機能、Ａ〜Ｄ…部分開口。
【図１】
2019152488.tif 000046
【図２】
2019152488.tif 000047
【図３】
2019152488.tif 000048
【図４】
2019152488.tif 000049
【図５】
2019152488.tif 000050
【図６】
2019152488.tif 000051
【図７】
2019152488.tif 000052
【図８】
2019152488.tif 000053
【図９】
2019152488.tif 000054
【図１０】
2019152488.tif 000055
【図１１】
2019152488.tif 000056
【図１２】
2019152488.tif 000057
【図１３】
2019152488.tif 000058
【図１４】
2019152488.tif 000059
【図１５】
2019152488.tif 000060
【図１６】
2019152488.tif 000061