(57)【要約】  【課題】トランスを用いたスイッチング回路で発生するサージ電圧を低減させるスナバ回路及びスイッチング素子を備えた直流電源装置において、安価な低耐圧の部品を採用できる回路を提供する。  【解決手段】直流電源装置１は、入力電圧を整流した直流電圧を降圧させて出力するバックコンバータ２と、バックコンバータ２の出力電圧をスイッチング制御により交流電圧に変換し、同交流電圧をトランス４１により降圧して負荷に出力するフライバックコンバータ４と、バックコンバータ２を制御するバックコンバータ制御部３とを備え、バックコンバータ制御部３は、直流電源装置１の負荷が大きくなるに従ってバックコンバータの出力電圧を低下させる。【選択図】図１
2019208308.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を整流した電圧が入力され、前記電圧を降圧してＤＣ電圧として出力する非絶縁型バックコンバータと、
前記ＤＣ電圧を降圧して負荷に供給する絶縁型バックコンバータとを備え、
前記絶縁型バックコンバータは、
巻線を備えたトランスの前記巻線に流れる電流を断続させるスイッチング素子と、
前記電流の断続により発生するサージ電圧を抑制するスナバ回路とを備えた直流電源装置であって、
前記直流電源装置は、前記非絶縁型バックコンバータを制御する非絶縁型バックコンバータ制御手段を備え、
前記非絶縁型バックコンバータ制御手段は、前記負荷が大きくなるに従って前記非絶縁型バックコンバータの出力電圧を低下させることを特徴とする直流電源装置。
【請求項２】
前記非絶縁型バックコンバータ制御手段は、前記負荷が最小の時の前記スイッチング素子の両端に印加される最大電圧よりも小さくなるように前記非絶縁型バックコンバータの出力電圧を低下させることを特徴とする請求項１記載の直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源装置に係わり、より詳細には、広範囲な入力電圧に対応可能なワイドレンジ対応のスイッチング電源に関する。
【背景技術】
【０００２】
従来、ワイドレンジに対応したスイッチング電源は特許文献１に記載の回路を備えたものがある。
このスイッチング電源は、入力された交流電圧を整流・平滑して直流電圧を生成し、この直流電圧をトランスの一次側巻線に印加し、スイッチングによりトランスの二次側の巻線に誘起した電圧を整流して必要な直流電圧を得る構成になっている。なお、トランスの一次側巻線と直列にスイッチング素子が配置されており、これをオンオフすることでトランスの一次側巻線に流れる電流を断続している。
【０００３】
このため、スイッチング素子の両端にはサージ電圧が発生する。このサージ電圧を低減させるため、スナバ回路の一種であるアクティブクランプ回路が備えられている。このようなスナバ回路はサージ電圧が印加された電圧に耐える性能が要求されるため高価であった。特にワイドレンジに対応したスイッチング電源は、その最大入力電圧に耐える耐圧が必要であり、スナバ回路の部品のみならず、スイッチング素子も同様の耐圧が必要であり、共に高価な部品となる問題があった。
【０００４】
図５はスナバ回路を備えてワイドレンジに対応したスイッチング電源を備えた直流電源装置７１の具体例である。
直流電源装置７１は、交流電圧入力端子５ａ，５ｂと、これらに入力側が接続された整流器７と、整流された電圧を平滑する平滑コンデンサ６０と、平滑コンデンサ６０の両端電圧を検出するＤＣ電圧検出部８と、平滑コンデンサ６０の両端電圧が入力される絶縁型のフライバックコンバータ４０を備えている。
【０００５】
フライバックコンバータ４０は、一次巻線４１ａと二次巻線４１ｂと二次巻線４１ｃを備えたトランス４１と、一次巻線４１ａに並列に接続されたスナバ回路６２と、フライバックコンバータ４０を制御するフライバックコンバータ制御部７０と、フライバックコンバータ制御部７０の内部に備えられ、一次巻線４１ａに直列に接続されたＭＯＳＦＥＴ７０ａを備えている。
【０００６】
また、フライバックコンバータ４０は、二次巻線４１ｂの一端に接続された第１出力端子４８ａとＭＯＳＦＥＴ６３と、スナバ回路６４と、平滑コンデンサ４５と、第１出力端子４８ｂとを備えている。
そして、二次巻線４１ｂの他端にＭＯＳＦＥＴ６３のドレイン端子が、またＭＯＳＦＥＴ６３のソース端子に第１出力端子４８ｂがそれぞれ接続されており、ＭＯＳＦＥＴ６３のドレイン端子とソース端子の間にスナバ回路６４が接続されている。さらに、平滑コンデンサ４５の正極が第１出力端子４８ａに、また、平滑コンデンサ４５の負極がＭＯＳＦＥＴ６３のソース端子にそれぞれ接続されている。なお、第１出力端子４８ｂはグランドに接続されている。
【０００７】
また、フライバックコンバータ４０は、二次巻線４１ｃの一端に接続された第２出力端子５８ａと、ＭＯＳＦＥＴ７３と、スナバ回路７４と、平滑コンデンサ５５と、第２出力端子５８ｂとを備えている。
そして、二次巻線４１ｃの他端にＭＯＳＦＥＴ７３のドレイン端子が、またＭＯＳＦＥＴ７３のソース端子が第２出力端子５８ｂにそれぞれ接続されており、ＭＯＳＦＥＴ７３のドレイン端子とソース端子の間にスナバ回路７４が接続されている。さらに、平滑コンデンサ５５の正極が第２出力端子５８ａに、また、平滑コンデンサ５５の負極がＭＯＳＦＥＴ７３のソース端子にそれぞれ接続されている。なお、第２出力端子５８ｂはグランドに接続されている。
【０００８】
さらに、フライバックコンバータ４０は、二次側出力電圧のフィードバック用の抵抗４６と抵抗５６と抵抗４９を備えており、抵抗４６の一端は第１出力端子４８ａに、また、抵抗５６の一端は第２出力端子５８ａにそれぞれ接続され、抵抗４６の他端と抵抗５６の他端は抵抗４９の一端にそれぞれ接続されている。なお、抵抗４９の他端はグランドに接続されている。そして、抵抗４９の一端とＭＯＳＦＥＴ６３のゲート端子とＭＯＳＦＥＴ７３のゲート端子がフライバックコンバータ制御部７０にそれぞれ接続されている。
【０００９】
スナバ回路６２は、一次巻線４１ａに流れる電流がＭＯＳＦＥＴ７０ａのオンオフにより断続されることで発生するサージ電圧を低減させるものである。また、スナバ回路６４は二次巻線４１ｂに流れる電流がＭＯＳＦＥＴ６３のオンオフにより断続されることで発生するサージ電圧を、また、スナバ回路７４は二次巻線４１ｃに流れる電流がＭＯＳＦＥＴ７３のオンオフにより断続されることで発生するサージ電圧を、それぞれ低減させるものである。
【００１０】
このフライバックコンバータ４０は、一次巻線４１ａに流れる電流をスイッチングして二次巻線４１ｂと二次巻線４１ｃに電圧を誘起させ、各二次巻線に誘起された電圧をＭＯＳＦＥＴ６３とＭＯＳＦＥＴ７３を用いて同期整流して必要なＤＣ電圧、つまり、第１出力端子４８ａと第１出力端子４８ｂから出力する＋１２Ｖの電圧を、また、第２出力端子５８ａと第２出力端子５８ｂから出力する＋５Ｖの電圧をそれぞれ生成するようになっている。
【００１１】
このようにスナバ回路６２は、ワイドレンジの入力電圧に対応して高耐圧のスナバ回路部品が必要となり、コストアップとなる問題があった。また、一次側だけでなく二次側もスイッチングし、さらに複数のＤＣ電圧を生成しているため、複数のスナバ回路が必要になる。前述したように、スナバ回路の数が増えれば高耐圧のスナバ回路部品が多数必要となり、コストアップとなる問題があった。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−１９３８７８号公報（段落番号００４５〜００５０）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は以上述べた問題点を解決し、トランスを用いたスイッチング回路で発生するサージ電圧を低減させるスナバ回路及びスイッチング素子を備えた直流電源装置において、安価な低耐圧の部品を採用できる回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は上述の課題を解決するため、本発明の請求項１に記載の発明は、
入力電圧を整流した電圧が入力され、前記電圧を降圧してＤＣ電圧として出力する非絶縁型バックコンバータと、
前記ＤＣ電圧を降圧して負荷に供給する絶縁型バックコンバータとを備え、
前記絶縁型バックコンバータは、
巻線を備えたトランスの前記巻線に流れる電流を断続させるスイッチング素子と、
前記電流の断続により発生するサージ電圧を抑制するスナバ回路とを備えた直流電源装置であって、
前記直流電源装置は、前記非絶縁型バックコンバータを制御する非絶縁型バックコンバータ制御手段を備え、
前記非絶縁型バックコンバータ制御手段は、前記負荷が大きくなるに従って前記非絶縁型バックコンバータの出力電圧を低下させることを特徴とする。
【００１５】
また、本発明の請求項２に記載の発明は、
前記非絶縁型バックコンバータ制御手段は、前記負荷が最小の時の前記スイッチング素子の両端に印加される最大電圧よりも小さくなるように前記非絶縁型バックコンバータの出力電圧を低下させることを特徴とする。
【発明の効果】
【００１６】
以上の手段を用いることにより、本発明による直流電源装置によれば、非絶縁型バックコンバータ制御手段が直流電源装置の負荷が大きくなるに従って非絶縁型バックコンバータの出力電圧を低下させることにより、スイッチング素子の両端に印加されるピーク電圧を低減させる。このためスナバ回路の部品及びスイッチング素子について耐圧の低い安価な部品を採用することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明による直流電源装置の実施例を示すブロック図である。
【図２】バックコンバータ制御部の内部を示すブロック図である。
【図３】本発明の原理を説明する説明図である。
【図４】直流電源装置の動作を説明する説明図である。
【図５】従来の直流電源装置を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。
【実施例１】
【００１９】
図１は本発明によるワイドレンジに対応したスイッチング電源を備えた直流電源装置１の実施例を示すブロック図である。
直流電源装置１は、図示しない商用電源が接続される交流電圧入力端子５ａ，５ｂと、これらに入力側が接続された整流器７と、交流電圧入力端子５ａ，５ｂの間に接続されて検出した交流電圧をＡＣ電圧信号として出力するＡＣ電圧検出部６と、整流器７で整流された電圧が入力される非絶縁型のバックコンバータ２と、バックコンバータ２の出力電圧（ＤＣ電圧）を検出してＤＣ電圧信号として出力するＤＣ電圧検出部８と、入力されたＤＣ電圧を降圧した二系統のＤＣ電圧を出力する絶縁型のフライバックコンバータ４と、バックコンバータ２を制御するバックコンバータ制御部（非絶縁型バックコンバータ制御手段）３を備えている。
【００２０】
バックコンバータ２は、第１ＭＯＳＦＥＴ２１と、インダクタ２２と、平滑コンデンサ２４と、ダイオード２５と、スイッチング制御部２３を備えている。
バックコンバータ２の内部は、整流器７の正極とフライバックコンバータ４の正極入力の間に直列に第１ＭＯＳＦＥＴ２１のドレイン端子、第１ＭＯＳＦＥＴ２１のソース端子、インダクタ２２が順次接続され、整流器７の負極とフライバックコンバータ４の負極入力の間が接続されている。また、ダイオード２５のカソード端子が第１ＭＯＳＦＥＴ２１のソース端子に、また、ダイオード２５のアノード端子が整流器７の負極にそれぞれ接続されている。そして、バックコンバータ２の出力側にはＤＣ電圧検出部８と並列に平滑コンデンサ２４が接続されている。
【００２１】
スイッチング制御部２３は第１ＭＯＳＦＥＴ２１のゲート端子にスイッチングパルス信号を出力しており、このスイッチングパルス信号のデューティを可変することでバックコンバータ２の出力電圧を制御する。このため、スイッチング制御部２３はバックコンバータ制御部３が出力する電圧指示信号で示される電圧とＤＣ電圧信号で示される電圧が等しくなるようにスイッチングパルス信号のデューティを制御する。なお、スイッチング制御部２３はバックコンバータ制御部３が出力する運転指示信号が入力されており、運転指示信号がハイレベルの時、バックコンバータ２を運転し、運転指示信号がローレベルの時、バックコンバータ２を停止させる。なお、バックコンバータ２が停止している場合、スイッチング制御部２３は第１ＭＯＳＦＥＴ２１をオン状態に維持する。つまり、この場合、バックコンバータ２の入力電圧がそのまま出力電圧となる。
【００２２】
一方、フライバックコンバータ４は、一次巻線４１ａと二次巻線４１ｂと二次巻線４１ｃを備えたトランス４１と、一次巻線４１ａに並列に接続された第１スナバ回路４２と、フライバックコンバータ４を制御するフライバックコンバータ制御部５０と、フライバックコンバータ制御部５０の内部に備えられ、一次巻線４１ａに直列に接続された第２ＭＯＳＦＥＴ（スイッチング素子）５０ａを備えている。
そして、フライバックコンバータ４の正極入力が一次巻線４１ａの一端に、また、一次巻線４１ａの他端が第２ＭＯＳＦＥＴ５０ａのドレイン端子に接続され、第２ＭＯＳＦＥＴ５０ａのソース端子がフライバックコンバータ４の負極入力に接続されている。
【００２３】
また、フライバックコンバータ４は、二次巻線４１ｂの一端に接続された第１出力端子４８ａと、第３ＭＯＳＦＥＴ（スイッチング素子）４３と、第２スナバ回路４４と、平滑コンデンサ４５と、第１電流検出部４７と、第１出力端子４８ｂを備えている。
そして、二次巻線４１ｂの他端に第３ＭＯＳＦＥＴ４３のドレイン端子が、また第３ＭＯＳＦＥＴ４３のソース端子に第１電流検出部４７の一端が、第１電流検出部４７の他端が第１出力端子４８ｂにそれぞれ接続されており、第３ＭＯＳＦＥＴ４３のドレイン端子とソース端子の間に第２第２スナバ回路４４が接続されている。さらに、平滑コンデンサ４５の正極が第１出力端子４８ａに、また、平滑コンデンサ４５の負極が第３ＭＯＳＦＥＴ４３のソース端子にそれぞれ接続されている。なお、第１出力端子４８ｂはグランドに接続されている。また、第１電流検出部４７で検出された電流は、第１出力端子４８ａと第１出力端子４８ｂに接続される負荷の大きさを表す第１電流検出信号としてバックコンバータ制御部３へ出力される。
【００２４】
また、フライバックコンバータ４は、二次巻線４１ｃの一端に接続された第２出力端子５８ａと、第４ＭＯＳＦＥＴ（スイッチング素子）５３と、第３スナバ回路５４と、平滑コンデンサ５５と、第２電流検出部５７と、第２出力端子５８ｂを備えている。
そして、二次巻線４１ｃの他端に第４ＭＯＳＦＥＴ５３のドレイン端子が、また第４ＭＯＳＦＥＴ５３のソース端子に第２電流検出部５７の一端が、第２電流検出部５７の他端が第２出力端子５８ｂにそれぞれ接続されており、第４ＭＯＳＦＥＴ５３のドレイン端子とソース端子の間に第３スナバ回路５４が接続されている。さらに、平滑コンデンサ５５の正極が第２出力端子５８ａに、また、平滑コンデンサ５５の負極が第４ＭＯＳＦＥＴ５３のソース端子にそれぞれ接続されている。なお、第２出力端子５８ｂはグランドに接続されている。また、第２電流検出部５７で検出された電流は、第２出力端子５８ａと第２出力端子５８ｂに接続される負荷の大きさを表す第２電流検出信号としてバックコンバータ制御部３へ出力される。
【００２５】
さらに、フライバックコンバータ４０は、二次側出力電圧のフィードバック用の抵抗４６と抵抗５６と抵抗４９を備えており、抵抗４６の一端は第１出力端子４８ａに、また、抵抗５６の一端は第２出力端子５８ａにそれぞれ接続され、抵抗４６の他端と抵抗５６の他端は抵抗４９の一端にそれぞれ接続されている。なお、抵抗４９の他端はグランドに接続されている。そして、抵抗４９の一端と第３ＭＯＳＦＥＴ４３のゲート端子と第４ＭＯＳＦＥＴ５３のゲート端子がフライバックコンバータ制御部５０にそれぞれ接続されている。
【００２６】
一方、第１スナバ回路４２は、一次巻線４１ａに流れる電流が第２ＭＯＳＦＥＴ５０ａのオンオフにより断続されることで発生するサージ電圧を低減させるものである。また、第２スナバ回路４４は二次巻線４１ｂに流れる電流が第３ＭＯＳＦＥＴ４３のオンオフにより断続されることで発生するサージ電圧を、また、第３スナバ回路５４は二次巻線４１ｃに流れる電流が第４ＭＯＳＦＥＴ５３のオンオフにより断続されることで発生するサージ電圧を、それぞれ低減させるものである。
【００２７】
このフライバックコンバータ４は、一次巻線４１ａに流れる電流をスイッチングして二次巻線４１ｂと二次巻線４１ｃに電圧を誘起させ、各二次巻線に誘起された電圧を第３ＭＯＳＦＥＴ４３と第４ＭＯＳＦＥＴ５３を用いてそれぞれ同期整流して必要なＤＣ電圧、つまり、第１出力端子４８ａと第１出力端子４８ｂから出力する＋１２Ｖの電圧を、また、第２出力端子５８ａと第２出力端子５８ｂから出力する＋５Ｖの電圧をそれぞれ生成して、各出力端子に接続されたそれぞれの負荷へ供給するようになっている。
【００２８】
バックコンバータ制御部３は、フライバックコンバータ４０から出力される＋１２Ｖと＋５Ｖのそれぞれの負荷の大きさを示す信号として、第１電流検出信号と第２電流検出信号が入力され、さらにバックコンバータ２が運転される入力電圧を監視するためにＡＣ電圧信号が入力されている。そして、バックコンバータ制御部３は、ＡＣ電圧が予め定めた動作電圧閾値（１４１ボルト）以上になった時にバックコンバータ２を運転状態にする運転指示信号をバックコンバータ２へ出力する。バックコンバータ制御部３は、第１電流検出信号と第２電流検出信号が大きくなるに従って、つまり、負荷が大きくなるに従ってバックコンバータ２の出力電圧を低下させる電圧指示信号をバックコンバータ２へ出力する。      なお、この出力電圧を低下させる理由については後で詳細に説明する。
【００２９】
次に図２のブロック図を用いてバックコンバータ制御部３の内部を説明する。
バックコンバータ制御部３は、入力電圧監視部３１と、電圧指示部３２と、電流加算部３３を備えている。
【００３０】
入力電圧監視部３１にはＡＣ電圧信号が入力されており、入力電圧が予め定めた動作電圧閾値（１４１ボルト）以上になった時にバックコンバータ２を運転状態にするためにハイレベルの運転指示信号を出力する。
この運転指示信号は電圧指示部３２へも出力されており、ハイレベルの運転指示信号が入力されると電圧指示部３２が動作を開始する。なお、運転指示信号がローレベルの時、電圧指示部３２は動作を停止すると共に電圧指示信号をローレベル（０ボルトの指示）にしてバックコンバータ２に出力する。
【００３１】
電流加算部３３は入力された第１電流検出信号と第２電流検出信号を加算して加算電流信号として電圧指示部３２へ出力する。前述したように各電流信号は直流電源装置１の負荷の大きさを示すものである。後で詳細に説明するが、第１電流検出信号や第２電流検出信号の値が大きいほどトランス４１の一次巻線と二次側巻線に流れる電流（負荷）が大きくなり、また、サージ電圧も大きくなる。このため、電圧指示部３２は加算電流信号の値が大きいほど電圧指示信号の大きさを小さくしてバックコンバータ２の出力電圧を低下させるように制御する。
【００３２】
次に図３を用いて一次側と二次側で使用するＭＯＳＦＥＴのドレイン端子とソース端子間の電圧について説明し、本発明に関わる動作原理を説明する。
図３（１）は第２ＭＯＳＦＥＴ５０ａのドレイン端子とソース端子間の電圧（Ｖｄｓ）を示す波形図であり、図３（２）は第３ＭＯＳＦＥＴ４３のドレイン端子とソース端子間の電圧（Ｖｄｓ）を示す波形図である。
【００３３】
図３（１）において各記号の意味は、Ｖｐｐｅａｋ：第２ＭＯＳＦＥＴ５０ａのドレイン端子とソース端子間に印加される最大電圧、Ｖｐｓｒｇ：サージ電圧、ＶＯＲｐ：フライバック電圧、Ｎｐ：トランス４１の一次側巻線数、Ｎｓ：トランス４１の二次側巻線数、Ｖｏｕｔ：二次側出力電圧、Ｖｉｎ：フライバックコンバータ４の入力電圧である。なお、ＶＯＲｐ＝Ｎｐ／Ｎｓ＊Ｖｏｕｔで表される。
【００３４】
第２ＭＯＳＦＥＴ５０ａのドレイン端子とソース端子間に印加される最大電圧Ｖｐｐｅａｋは次のようになる。
Ｖｐｐｅａｋ＝Ｖｐｓｒｇ＋ＶＯＲｐ＋Ｖｉｎ・・・・・式１
つまりフライバックコンバータ４の入力電圧であるＶｉｎが小さいほど第２ＭＯＳＦＥＴ５０ａに印加される最大電圧が小さくなるため、第２ＭＯＳＦＥＴ５０ａと第１スナバ回路４２の部品の最大耐圧が小さくて安価な部品を採用することができる。
【００３５】
一方、図３（２）において各記号の意味は、Ｖｓｐｅａｋ：第３ＭＯＳＦＥＴ４３のドレイン端子とソース端子間に印加される最大電圧、Ｖｓｓｒｇ：サージ電圧、ＶＯＲｓ：フライバック電圧、Ｎｐ：トランス４１の一次側巻線数、Ｎｓ：トランス４１の二次側巻線数、Ｖｏｕｔ：二次側出力電圧、Ｖｉｎ：フライバックコンバータ４の入力電圧である。なお、ＶＯＲｓ＝Ｎｓ／Ｎｐ＊Ｖｉｎで表される。
【００３６】
第３ＭＯＳＦＥＴ４３のドレイン端子とソース端子間に印加される最大電圧Ｖｓｐｅａｋは次のようになる。
Ｖｓｐｅａｋ＝Ｖｓｓｒｇ＋Ｖｏｕｔ＋ＶＯＲｓ・・・・・式２
つまりＶＯＲｓ＝Ｎｓ／Ｎｐ＊Ｖｉｎの式で表されるように、フライバックコンバータ４の入力電圧であるＶｉｎが小さいほど第３ＭＯＳＦＥＴ４３に印加される最大電圧が小さくなるため、第３ＭＯＳＦＥＴ４３と第２スナバ回路４４の部品の耐圧が小さくて安価な部品を採用することができる。なお、第４ＭＯＳＦＥＴ５３と第３スナバ回路５４についても式２が適用できる。
【００３７】
図４は直流電源装置１の動作を説明する説明図である。直流電源装置１はワイドレンジの入力電圧に対応しており、１００ボルトの日本向け、１２０ボルトの北米向け、２２０ボルト〜２４０ボルトの欧州向けの機器で電圧選択操作をすることなく使用可能である。なお、ここでは説明の都合上、入力電圧が１２０ボルトで直流電源装置１を起動して徐々に入力電圧を上昇させ、定格電圧が２４０ボルトの機器の上限定格電圧である２６４ボルトになった場合を説明する。
【００３８】
図４の横軸は時間であり、縦軸に関して、図４（１）はＡＣ電圧信号、図４（２）は整流器７の出力電圧である整流出力電圧、図４（３）はＤＣ電圧信号、図４（４）は運転指示信号、図４（５）は加算電流信号、図４（６）は電圧指示信号をそれぞれ示している。なお、ｔ０〜ｔ８は時刻である。
【００３９】
ｔ０においてＡＣ電圧が供給されていないため、全ての信号はローレベルとなっている。ｔ１でＡＣ電圧が１２０ボルトで電源が供給されると、図４（２）に示すように整流出力電圧は０ボルトから徐々に上昇して１７０ボルトになる。この状態においてバックコンバータ制御部３の入力電圧監視部３１はＡＣ電圧が動作電圧閾値である１４１ボルト未満であるため、運転指示信号をローレベル（運転停止）のままとする。このためバックコンバータ２は動作を停止しており、バックコンバータ２は入力された電圧をそのまま出力している。
【００４０】
一方、ｔ２から入力電圧が徐々に上昇し、ｔ３で入力電圧が動作電圧閾値である１４１ボルトに達すると、入力電圧監視部３１は運転指示信号をハイレベル（運転）にする。この結果、電圧指示部３２は動作を開始する。ｔ３においてフライバックコンバータ４の二次側出力は無負荷であるため、第１電流検出信号と第２電流検出信号は共に０アンペアである。このため電流加算部３３は加算電流信号としてローレベル（０アンペア）を電圧指示部３２へ出力する。電圧指示部３２は加算電流信号が０アンペアであるため、無負荷の時の電圧指示信号として２００ボルトの指示をバックコンバータ２へ出力する。この電圧指示信号に従ってバックコンバータ２はＤＣ電圧を２００ボルトで出力する。
【００４１】
なお、ｔ３以降、ＡＣ電圧はさらに上昇してｔ４で２６４ボルトに到達し、これに対応して整流出力電圧もｔ３で２００ボルトに到達した後、ｔ４で３７３ボルトに達する。これ以降この電圧が維持されている。電圧指示部３２は負荷の大きさに対応して電圧指示信号を出力するため、ｔ５で負荷が増加するまで電圧指示信号を２００ボルトのままにする。この結果、ＤＣ電圧はｔ５まで２００ボルトのままである。
【００４２】
一方、ｔ５以降に負荷が徐々に増大し加算電流信号がｔ５の０アンペアからｔ６の３アンペアまで徐々に増加すると、電圧指示部３２はこれに対応して電圧指示信号を２００ボルトから１２０ボルトへ低下させる。このため、ＤＣ電圧も２００ボルトから１２０ボルトへ低下する。そして、ｔ６〜ｔ７まで加算電流信号が３アンペアであり、電圧指示部３２も電圧指示信号を１２０ボルトまま維持する。そして、ｔ７以降に加算電流信号が低下し、ｔ８以降に２アンペアの状態が継続している。このため、電圧指示部３２はこれに対応して電圧指示信号を１２０ボルトから１４７ボルトへ上昇させる。バックコンバータ２は、この電圧指示信号に従ってＤＣ電圧を制御する。
【００４３】
このようにバックコンバータ制御部３は、ＡＣ電圧が１４１ボルト以上の場合にフライバックコンバータ４の入力のＤＣ電圧がＤＣ２００ボルトに固定され、さらに負荷の大きさによってさらにこのＤＣ電圧を１２０ボルトまで低下させる。なお、バックコンバータ制御部３は、ＤＣ電圧：１２０ボルトを電圧の下限値とし、これ以下の電圧には降圧しない。この下限値はＡＣ電圧が８５ボルト（ＡＣ１００Ｖ−１５％）時のＤＣ電圧と同じであり、バックコンバータ４の動作限界の下限電圧である。
一方、図３を用いて説明したように、図４（５）で示す負荷の電流が増加してサージ電圧が増加したとしても、各ＭＯＳＦＥＴのドレイン端子とソース端子間の電圧を抑制することができる。
【００４４】
例えば、トランス４１の一次側巻線数Ｎｐ：５０、トランス４１の二次側巻線数Ｎｓ：５、さらに出力電圧Ｖｏｕｔ：１２Ｖ、ＡＣ電圧が２６４ボルトの場合でかつ、＋１２Ｖと＋５Ｖの出力が無負荷（負荷が最小）の場合を図１の回路と従来の図５の回路の場合とで比較する。
従来の図５の回路の場合、フライバックコンバータ４０の入力ＤＣ電圧Ｖｉｎは３７３ボルトになる。従ってトランス４１の一次側の場合には式１を用いて、
Ｖｐｐｅａｋ＝Ｖｐｓｒｇ＋ＶＯＲｐ＋Ｖｉｎ＝Ｖｐｓｒｇ＋（５０／５＊１２）＋３７３＝Ｖｐｓｒｇ＋４９３（Ｖ）
となる。
一方、図１の回路の場合、フライバックコンバータ４の入力ＤＣ電圧Ｖｉｎは２００ボルトになる。従って式１を用いて、
Ｖｐｐｅａｋ＝Ｖｐｓｒｇ＋ＶＯＲｐ＋Ｖｉｎ＝Ｖｐｓｒｇ＋（５０／５＊１２）＋２００＝Ｖｐｓｒｇ＋３２０（Ｖ）
となる。従って、本発明を用いることで４９３ボルトと３２０ボルトの差である１７３ボルトだけ低い耐圧の部品を選定できることになる。
【００４５】
次に上記と同じ条件でトランス４１の二次側が＋１２Ｖの場合には式２を用いて、従来の図５の回路の場合、
Ｖｓｐｅａｋ＝Ｖｓｓｒｇ＋Ｖｏｕｔ＋ＶＯＲｓ＝Ｖｓｓｒｇ＋１２＋（５／５０＊３７３）＝Ｖｓｓｒｇ＋４９．３（Ｖ）
となる。
一方、図１の回路の場合、フライバックコンバータ４の入力ＤＣ電圧Ｖｉｎは２００ボルトになる。従って式２を用いた場合、
Ｖｓｐｅａｋ＝Ｖｓｓｒｇ＋Ｖｏｕｔ＋ＶＯＲｓ＝Ｖｓｓｒｇ＋１２＋（５／５０＊２００）＝Ｖｓｓｒｇ＋３２（Ｖ）
となる。従って、本発明を用いることで４９．３ボルトと３２ボルトの差である１７．３ボルトだけ低い耐圧の部品を選定できることになる。
【００４６】
なお、ＶｐｓｒｇとＶｓｓｒｇはトランス４１の巻線に流れる電流と巻線のインダクタンスで決定されるため、負荷が大きい、つまり負荷に供給される電流が大きくなるに従って大きくなる。このため、本発明では負荷が大きくなるに従ってフライバックコンバータ４の入力ＤＣ電圧を低下させるように制御し、負荷に供給される電流がどのような値になっても、無負荷（負荷が最小）の時のＶｐｐｅａｋ＝Ｖｐｓｒｇ＋３２０（Ｖ）、及びＶｓｐｅａｋ＝Ｖｓｓｒｇ＋３２（Ｖ）を超えないようにバックコンバータ２の出力電圧を制御する。なお、サージ電圧については予め実験的に求めておき、ＶｐｐｅａｋとＶｓｐｅａｋの最大電圧を求めてから各ＭＯＳＦＥＴと各スナバ回路の部品の耐圧を決定する。以上の説明は二次側出力電圧が＋１２Ｖの場合を説明したが、二次側出力電圧が＋５Ｖの場合も同様にＶｓｐｅａｋの最大電圧を求めてから第４ＭＯＳＦＥＴ５３と第３スナバ回路５４の部品の耐圧を決定する。
【００４７】
以上説明したように、バックコンバータ制御部３が直流電源装置１の負荷が大きくなるに従ってバックコンバータ２の出力電圧を低下させることにより、スイッチング制御により発生するサージ電圧を抑制する第１スナバ回路４２，第２スナバ回路４４，第３スナバ回路５４の印加電圧を低減させる。このため各スナバ回路の部品及び第２ＭＯＳＦＥＴ５０ａ，第３ＭＯＳＦＥＴ４３，第４ＭＯＳＦＥＴ５３について耐圧の低い安価な部品を採用できる。
このような方式は各部品の耐圧マージンを下げることなく、耐圧の小さい部品を採用できるため、信頼性を損ねることなくコストダウンを図ることができる。
また、バックコンバータ制御部３は、バックコンバータ２をＡＣ電圧が予め定めた動作電圧閾値以上の時にのみ動作させる。このため、比較的電圧が低いＡＣ電圧が１４１ボルト未満の時、つまり、各スナバ回路の部品及びＭＯＳＦＥＴの耐圧よりもＶｐｐｅａｋやＶｓｐｅａｋが小さい時にバックコンバータ２の電力損失を抑制することができる。
【００４８】
なお、本実施例では負荷の大きさを負荷電流の大きさで判定しているが、これに限るものでなく、この直流電源装置１が使用される装置、例えば空気調和機の制御部からモータやソレノイドの動作に先立って予想される消費電流を加算電流信号として電圧指示部３２が受け取るようにしてもよい。
また、本実施例では絶縁型のフライバックコンバータの例を説明しているがこれに限るものでなく、絶縁型のフォワード方式のコンバータも同様の効果を得ることができる。
【符号の説明】
【００４９】
１  直流電源装置
２  バックコンバータ
２１  第１ＭＯＳＦＥＴ
２２  インダクタ
２３  スイッチング制御部
２４  平滑コンデンサ
２５  ダイオード
３  バックコンバータ制御部（非絶縁型バックコンバータ制御手段）
３１  入力電圧監視部
３２  電圧指示部
３３  電流加算部
４  フライバックコンバータ
４１  トランス
４１ａ  一次巻線
４１ｂ  二次巻線
４１ｃ  二次巻線
４２  第１スナバ回路
４３  第３ＭＯＳＦＥＴ（スイッチング素子）
４４  第２スナバ回路
４５  平滑コンデンサ
４６  抵抗
４７  第１電流検出部
４８ａ  第１出力端子
４８ｂ  第１出力端子
４９  抵抗
５０  フライバックコンバータ制御部
５０ａ  第２ＭＯＳＦＥＴ（スイッチング素子）
５３  第４ＭＯＳＦＥＴ（スイッチング素子）
５４  第３スナバ回路
５５  平滑コンデンサ
５６  抵抗
５７  第２電流検出部
５８ａ  第２出力端子
５８ｂ  第２出力端子
５ａ  交流電圧入力端子
５ｂ  交流電圧入力端子
６  ＡＣ電圧検出部
７  整流器
８  ＤＣ電圧検出部
【図１】
2019208308.tif 000003
【図２】
2019208308.tif 000004
【図３】
2019208308.tif 000005
【図４】
2019208308.tif 000006
【図５】
2019208308.tif 000007