(57)【要約】【課題】本願明細書に開示される技術は、簡易な構成で、かつ、高い減衰量を実現することができる技術を提供することを目的とする。【解決手段】アッテネータは、入力部（１００）および出力部（１０１）を結ぶ伝送線路において直列に接続される、複数の個別抵抗素子（２Ｒ１，２Ｒ２，２Ｒ３，２Ｒ（ｎ−１），２Ｒｎ）と、個別抵抗素子（２Ｒ１）と入力部との接続部とグラウンドとを接続する第１の抵抗（１１）と、個別抵抗素子（２Ｒｎ）と出力部との接続部とグラウンドとを接続する第２の抵抗（１２）とを備える。【選択図】図２
2019208094.tif 000002
【特許請求の範囲】
【請求項１】
入力部および出力部を結ぶ伝送線路において直列に接続される、複数の個別抵抗素子と、
前記個別抵抗素子と前記入力部との接続部とグラウンドとを接続する第１の抵抗と、
前記個別抵抗素子と前記出力部との接続部とグラウンドとを接続する第２の抵抗とを備える、
アッテネータ。
【請求項２】
前記出力部よりも前記入力部に近い位置に配置される前記個別抵抗素子のそれぞれを、前記入力部に近い順に序数を付けて第１の序数抵抗素子とし、
前記入力部よりも前記出力部に近い位置に配置される前記個別抵抗素子のそれぞれを、前記出力部に近い順に序数を付けて第２の序数抵抗素子とし、
それぞれの前記第１の序数抵抗素子の抵抗値と、対応する序数が付けられた前記第２の序数抵抗素子の抵抗値とが等しく、また、
前記第１の抵抗の抵抗値と、前記第２の抵抗の抵抗値とが等しい、
請求項１に記載のアッテネータ。
【請求項３】
前記個別抵抗素子同士の間の接続部とグラウンドとを接続する少なくとも１つの第３の抵抗をさらに備える、
請求項１または請求項２に記載のアッテネータ。
【請求項４】
伝送線路のインピーダンスをＩとし、
前記第１の抵抗の抵抗値および前記第２の抵抗の抵抗値をｒｐａｒ１とし、
前記入力部に最も近い位置に配置される前記個別抵抗素子の抵抗値、および、前記出力部に最も近い位置に配置される前記個別抵抗素子の抵抗値をｒｓｅｒ１とし、それ以外の前記個別抵抗素子の抵抗値をｒｓｅｒ２とし、
前記第３の抵抗の抵抗値をｒｐａｒ２として、
ｒｐａｒ１と、ｒｐａｒ２と、ｒｓｅｒ２とは、
【数１】
2019208094.tif 000014
を満たす、
請求項３に記載のアッテネータ。
【請求項５】
誘電体層と、
前記誘電体層の上面に形成される、請求項１から請求項４のうちのいずれか１項に記載のアッテネータと、
前記誘電体層の上面に形成され、かつ、平面視において前記アッテネータを挟んで配置される、一対の第１のグラウンドパターンと、
前記誘電体層の下面に形成される、第２のグラウンドパターンとを備え、
前記アッテネータにおける複数の前記個別抵抗素子は、前記伝送線路を形成する信号パターンによって直列に接続される、
高周波回路装置。
【請求項６】
複数の前記個別抵抗素子のうちの一部は、前記第１のグラウンドパターンに接続され、
前記信号パターンの幅と、前記個別抵抗素子の幅とが等しく、
前記第１のグラウンドパターンと前記信号パターンとの間の距離が、前記第１のグラウンドパターンに接続される前記個別抵抗素子と、前記信号パターンによって直列に接続される前記個別抵抗素子との間の距離と等しくなるように、前記誘電体層の厚みが調整される、
請求項５に記載の高周波回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願明細書に開示される技術は、アッテネータおよび高周波回路装置に関するものである。
【背景技術】
【０００２】
近年、次世代の移動通信システムとして第５世代移動通信システムの規格化が進められている。第５世代移動通信システムでは、利用可能な周波数帯域を広げるために、Ｋバンド帯といった高周波数帯域の利用が議論されている。
【０００３】
しかしながら、利用周波数が高くなるにつれて、無線信号は空間減衰の影響を強く受けるようになる。そのため、アンテナの高利得化または無線フロントエンド回路部の受信利得および送信出力の改善が重要となる。
【０００４】
無線フロントエンド回路部の受信利得および送信出力を改善するためには、回路に用いられる増幅器の送信電力および受信利得を高めることが重要である。そのために、高出力増幅器が採用されたり、さらには、増幅器が多段化されたりしてきた。しかしながら、増幅器に入力される信号強度が適切でない場合、信号波形の歪などに起因する信号品質の劣化が発生してしまうという問題があった。
【０００５】
これに対し、増幅器などの入出力部にアッテネータが挿入され、当該アッテネータによって信号強度のレベル調整が行われることで、最適な入力信号強度において無線フロントエンド回路部を動作させることが一般的に行われている。この場合、高周波特性の良好なアッテネータが必要となる。
【０００６】
たとえば、特許文献１（特開２０１１−１６６３５８号公報）では、特にマイクロ波帯またはミリ波帯などの高周波数帯で良好な信号反射特性と周波数特性とを両立することを目的とする高周波用アッテネータが開示されている。一方で、複雑なパターン構造、および、薄膜抵抗などの特殊部材を用いるものであるため、製造コストが高くなりがちであった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１６６３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
低コストで製造されるアッテネータとしては、チップ抵抗を組み合わせて構成されたアッテネータが一般的である。高周波数帯で用いる場合には、入出力の浮遊容量によるインピーダンスバラつきを抑える目的で、π型アッテネータがよく用いられる。
【０００９】
π型アッテネータによれば、入出力部と直列に接続される抵抗素子によって信号のアッテネーションが実現されるとともに、グラウンドに接続される抵抗素子によって、入出力インピーダンスとの整合が取れるようにインピーダンス調整が行われる。
【００１０】
ただし、実現可能なアッテネーション量は、直列に接続されている抵抗素子が実現可能なアイソレーション量に制限されてしまう。
【００１１】
抵抗素子として０６０３サイズなどの一般的な小型チップ抵抗を用いる場合、小型化および低コスト化を実現することができる一方で、高周波数帯では、チップ抵抗の内部で共振することによって、チップ単体で確保することができるアイソレーション量に限界が生じる。
【００１２】
そのため、チップ抵抗の抵抗値とは関係なく、一定強度の信号が透過してしまう。その結果、高い減衰量を実現するアッテネータを構成することが困難となり、十分な高周波特性を確保することができなかった。
【００１３】
一方で、複雑なパターン構造、および、薄膜抵抗などの特殊部材を用いることによって、アッテネータ、同軸型アッテネータ、または、ＩＣパッケージングされたアッテネータなどを用いる方法も考えられるが、このような手法では、一般的な小型チップ抵抗を用いる場合よりも設計および実装時のコストが高くなるとともに、実装面積も大きくなりがちであった。
【００１４】
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、簡易な構成で、かつ、高い減衰量を実現することができる技術を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本願明細書に開示される技術の第１の態様は、入力部および出力部を結ぶ伝送線路において直列に接続される、複数の個別抵抗素子と、前記個別抵抗素子と前記入力部との接続部とグラウンドとを接続する第１の抵抗と、前記個別抵抗素子と前記出力部との接続部とグラウンドとを接続する第２の抵抗とを備える。
【発明の効果】
【００１６】
本願明細書に開示される技術の第１の態様は、入力部および出力部を結ぶ伝送線路において直列に接続される、複数の個別抵抗素子と、前記個別抵抗素子と前記入力部との接続部とグラウンドとを接続する第１の抵抗と、前記個別抵抗素子と前記出力部との接続部とグラウンドとを接続する第２の抵抗とを備えるものである。このような構成によれば、直列に接続された個別抵抗素子によって十分なアイソレーション量を確保することができるため、簡易な構成で、高い減衰量を実現することができる。
【００１７】
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態に関する、基板実装型のπ型アッテネータの回路図である。
【図２】実施の形態に関する、基板実装型のπ型アッテネータの回路図である。
【図３】実施の形態に関する、基板実装型のπ型アッテネータの回路図である。
【図４】実施の形態に関する基板実装型のπ型アッテネータの、それぞれの抵抗素子の抵抗値を示す回路図である。
【図５】チップ抵抗で構成される基板実装型のアッテネータの、高周波回路装置における基板パターンの例を概略的に示す平面図である。
【図６】図５におけるＡ−Ａ’断面を示す断面図である。
【図７】チップ抵抗で構成される基板実装型のアッテネータの、高周波回路装置における基板パターンの例を概略的に示す平面図である。
【図８】図７におけるＢ−Ｂ’断面を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、添付される図面を参照しながら実施の形態について説明する。
【００２０】
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
【００２１】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
【００２２】
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
【００２３】
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
【００２４】
＜第１の実施の形態＞
以下、本実施の形態に関するアッテネータについて説明する。説明の便宜上、まず、π型アッテネータの構成について説明する。
【００２５】
図１は、本実施の形態に関する基板実装型のπ型アッテネータの回路図である。図１に例が示されるように、π型アッテネータは、入力部１００と出力部１０１との間に直列に接続される抵抗素子１３と、抵抗素子１３の入力部１００に近い側とグラウンドとの間に接続される抵抗素子１１と、抵抗素子１３の出力部１０１に近い側とグラウンドとの間に接続され、かつ、抵抗素子１１と並列に接続される抵抗素子１２とを備える。
【００２６】
このような構成によれば、抵抗素子１３によって信号のアッテネーションが実現されるとともに、抵抗素子１１および抵抗素子１２によって、入出力インピーダンスとの整合が取れるようにインピーダンス調整が行われる。
【００２７】
ただし、実現可能なアッテネーション量は、直列に接続されている抵抗素子１１が実現可能なアイソレーション量に制限されてしまう。
【００２８】
そのため、チップ抵抗の抵抗値とは関係なく、一定強度の信号が透過してしまう。その結果、高い減衰量を実現するアッテネータを構成することが困難となり、十分な高周波特性を確保することができなかった。
【００２９】
＜アッテネータの構成について＞
図２は、本実施の形態に関する基板実装型のπ型アッテネータの回路図である。
【００３０】
図２に例が示されるように、基板実装型のπ型アッテネータは、抵抗素子１１と、抵抗素子１２と、入力部１００と出力部１０１との間に互いに直列に接続される抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎとを備える。
【００３１】
抵抗素子１１、抵抗素子１２、抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎは、たとえば、チップ型抵抗器などの基板実装型の抵抗素子でよい。
【００３２】
抵抗素子１１は、抵抗素子２Ｒ１と入力部１００との接続部とグラウンドとの間に接続される。抵抗素子１２は、抵抗素子２Ｒｎと出力部１０１との接続部とグラウンドとの間に接続される。抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎは、その順で互いに直列に接続される。また、抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎは、抵抗素子１１よりも出力部１０１に近い位置で、かつ、抵抗素子１２よりも入力部１００に近い位置に接続される。
【００３３】
次に、効果について説明する。従来のπ型アッテネータでは、入出力間のアイソレーションは、チップ型抵抗器が実現可能なアイソレーション量に制限されてしまっていた。そのため、十分なアッテネーション量を確保することができなかった。
【００３４】
これに対し本実施の形態に示された構成では、入出力間に複数の抵抗素子を直列に接続することによって、入出力アイソレーション量を改善する。
【００３５】
たとえば、チップ型抵抗器を２つ直列に接続する場合、チップ型抵抗器が１つ接続されている場合に比べて２倍のアイソレーション量を確保することができる。
【００３６】
これによって、図２に例が示されるように、ｎ個の抵抗素子を直列に接続することによって、抵抗素子が１つ接続されている場合と比較してｎ倍のアイソレーション量を実現することができるようになる。
【００３７】
直列接続される抵抗素子の増加分に応じてアイソレーション量が改善するため、入出力間のアイソレーションで決まっていた最大アッテネーション量も、従来よりも高くすることが可能となる。この結果、低コスト、かつ、小型なアッテネータを用いて、高い減衰量が実現することができる。
【００３８】
＜第２の実施の形態＞
本実施の形態に関するアッテネータについて説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００３９】
＜アッテネータの構成について＞
第１の実施の形態では、高い減衰量を実現するアッテネータの例が示されたが、本実施の形態では、それぞれの抵抗値の設計方針を示すことによって、高い減衰量を実現しつつ、入出力インピーダンスの設計を簡略化する構成について説明する。
【００４０】
図２における構成では、互いに直列に接続される抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎの抵抗値の合計によってアイソレーション量が定まる。一方で、特に高周波数帯においては、入力部のインピーダンスおよび出力部のインピーダンスは、入力部１００および出力部１０１ともに、それぞれに近い抵抗素子の影響を強く受ける。
【００４１】
そのため、アッテネーション量のみを勘案して抵抗値を設定した場合、高周波数帯における入出力インピーダンスが異なるアッテネータとなる。
【００４２】
他方で、増幅器などのアクティブ回路を最大効率で使用するためには、当該アクティブ回路とアッテネータとの接続部におけるインピーダンス整合をとり、電気信号を損失させずに伝送することが必要となる。そうすると、入力段および出力段では異なるインピーダンス整合設計を行う必要が生じてしまう。
【００４３】
これに対し、本実施の形態では、それぞれの抵抗素子の抵抗値の配列が、入力部１００および出力部１０１に対して対称となるように抵抗値を設定する方式を提案する。
【００４４】
具体的には抵抗素子１１の抵抗値をｒ１１、抵抗素子１２の抵抗値をｒ１２、抵抗素子２Ｒｎの抵抗値をｒｎとした場合に、以下の式（１）および式（２）のようにする。
【００４５】
【数１】
2019208094.tif 000003
【００４６】
【数２】
2019208094.tif 000004
【００４７】
上記の式（１）および式（２）に従えば、入力部１００から見た場合の抵抗素子の抵抗値と、出力部１０１から見た場合の抵抗素子の抵抗値とが等しくなる。そのため、双方のインピーダンスも同一となる。
【００４８】
その結果、入力部１００および出力部１０１のインピーダンス整合設計を共通化することができるため、インピーダンス整合を容易にとることができる。
【００４９】
＜第３の実施の形態＞
本実施の形態に関するアッテネータについて説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００５０】
＜アッテネータの構成について＞
第１の実施の形態および第２の実施の形態では、互いに直列に接続されている抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間の接続部において、浮遊容量などによってインピーダンスがずれてしまう場合がある。その場合は、インピーダンスミスマッチによって高周波特性が劣化してしまう。
【００５１】
これに対し、本実施の形態では、抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部に、インピーダンス調整用の抵抗素子３Ｒ１、抵抗素子３Ｒ２…抵抗素子３Ｒ（ｎ−１）を挿入することによって、上記のインピーダンスミスマッチを緩和して、高周波特性の劣化を抑制する手法を説明する。
【００５２】
図３は、本実施の形態に関する基板実装型のπ型アッテネータの回路図である。
【００５３】
図３に例が示されるように、基板実装型のπ型アッテネータは、抵抗素子１１と、抵抗素子１２と、入力部１００と出力部１０１との間に互いに直列に接続される抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎと、抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部とグラウンドとの間にそれぞれが接続される抵抗素子３Ｒ１、抵抗素子３Ｒ２…抵抗素子３Ｒ（ｎ−１）とを備える。
【００５４】
第１の実施の形態および第２の実施の形態に例が示されるように、入出力間に挿入する抵抗素子の数を増やすことによって、実現可能なアッテネーション量は増えていく。
【００５５】
一方で、直列に接続される抵抗素子の抵抗値は実現するアッテネーション量によって決まるため、設計アッテネーション量によっては、直列に接続される抵抗素子間のインピーダンスは、入出力部のインピーダンスおよび伝送線路のインピーダンスとは大きく異なる値になる場合がある。その場合、インピーダンスのズレによる高周波信号の反射量の増大、または、それに伴う多重反射の発生などで、高周波の主信号を大幅に劣化させてしまう。
【００５６】
これに対し、本実施の形態に関する基板実装型のπ型アッテネータでは、直列に接続される抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部とグラウンドとの間に、インピーダンス調整用の抵抗素子３Ｒ１、抵抗素子３Ｒ２…抵抗素子３Ｒ（ｎ−１）がそれぞれ挿入される。
【００５７】
このように構成することによって、直列に接続される抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部におけるインピーダンスを見かけ上変更することができる。本実施の形態では、直列に接続される抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部におけるインピーダンスを伝送線路のインピーダンスと等しい値になるように、抵抗素子３Ｒ１、抵抗素子３Ｒ２…抵抗素子３Ｒ（ｎ−１）の抵抗値を調整する。そうすることによって、抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部におけるインピーダンスと、伝送線路のインピーダンスとのずれを低減することができる。
【００５８】
次に、図３におけるそれぞれの抵抗素子の算出方法を示す。図４は、本実施の形態に関する基板実装型のπ型アッテネータの、それぞれの抵抗素子の抵抗値を示す回路図である。
【００５９】
π型アッテネータの入出力部のインピーダンスおよび伝送線路のインピーダンスをＩ［Ω］とする場合、それぞれの抵抗素子の抵抗値は図４のように示すことができる。
【００６０】
すなわち、抵抗素子１１の抵抗値および抵抗素子１２の抵抗値は、ｒｐａｒ１［Ω］とする。また、抵抗素子２Ｒ１の抵抗値および抵抗素子２Ｒｎの抵抗値は、ｒｓｅｒ１［Ω］とする。また、抵抗素子３Ｒ１の抵抗値、抵抗素子３Ｒ２の抵抗値…抵抗素子３Ｒ（ｎ−１）の抵抗値（このとき、ｎ≧２）は、ｒｐａｒ２［Ω］とする。また、抵抗素子２Ｒ２の抵抗値、抵抗素子２Ｒ３の抵抗値…抵抗素子２Ｒ（ｎ−１）の抵抗値（このとき、ｎ≧３）は、ｒｓｅｒ２［Ω］とする。
【００６１】
本実施の形態では、図４における合成抵抗部として点線でそれぞれ囲まれた部分の合成抵抗値が、基板設計時の伝送線路のインピーダンスＩ［Ω］と等しくなるように、それぞれの抵抗値を設定する必要がある。
【００６２】
図４における合成抵抗部１の合成抵抗値は、以下の式（３）によって導出される。
【００６３】
【数３】
2019208094.tif 000005
【００６４】
また、図４における合成抵抗部２の合成抵抗値、合成抵抗部３の合成抵抗値…合成抵抗部（ｎ−１）の合成抵抗値は、以下の式（４）によって導出される。
【００６５】
【数４】
2019208094.tif 000006
【００６６】
また、図４における合成抵抗部ｎの合成抵抗値は、以下の式（５）によって導出される。
【００６７】
【数５】
2019208094.tif 000007
【００６８】
さらに、式（３）、式（４）および式（５）をｒｓｅｒ１およびＩに関して解くと、以下の式（６）、式（７）および式（８）がそれぞれ得られる（ただし、式（８）は、ｎ≧３の場合にのみ成立する）。
【００６９】
【数６】
2019208094.tif 000008
【００７０】
【数７】
2019208094.tif 000009
【００７１】
【数８】
2019208094.tif 000010
【００７２】
インピーダンスＩ［Ω］は、回路設計上でアッテネータの前後に接続される回路によって決まる値であり、また、ｒｓｅｒ１は、設計アッテネーション量に対して一意に決まる値である。
【００７３】
そのため、式（６）、式（７）および式（８）を満たすｒｐａｒ１、ｒｐａｒ２、ｒｓｅｒ２に設定することによって、多段アッテネータにおける、直列に接続される抵抗素子間のインピーダンスを、インピーダンスＩ［Ω］と等しく保つことができる。そのため、インピーダンスの乱れによる主信号特性の劣化を抑制することができる。
【００７４】
＜第４の実施の形態＞
本実施の形態に関するアッテネータおよび高周波回路装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００７５】
＜アッテネータの構成について＞
第４の実施の形態では、第３の実施の形態に加えて、チップ抵抗の実装パッドによって生じるインピーダンス不連続を抑制する構成について説明する。
【００７６】
第３の実施の形態に示された構成のように、チップ抵抗を基板上において多段で接続する場合、基板パターンは、信号パターンとチップ抵抗の実装パッドとが多段で接続される構造となる。
【００７７】
図５は、チップ抵抗で構成される基板実装型のアッテネータの、高周波回路装置における基板パターンの例を概略的に示す平面図である。
【００７８】
図５に例が示されるように、当該基板パターンは、グラウンドパターン４１と、グラウンドパターン４２と、グラウンドパターン４２に接触して実装される抵抗実装パッド３５および抵抗実装パッド３６と、グラウンドパターン４１とグラウンドパターン４２との間において、グラウンドパターン４１およびグラウンドパターン４２に沿って配列される、抵抗実装パッド３１、抵抗実装パッド３２、抵抗実装パッド３３および抵抗実装パッド３４と、抵抗実装パッド３１に接続される信号パターン２１と、抵抗実装パッド３４に接続される信号パターン２４と、抵抗実装パッド３１と抵抗実装パッド３２とを接続する信号パターン２２と、抵抗実装パッド３３と抵抗実装パッド３４とを接続する信号パターン２３とを備える。
【００７９】
信号パターン２１は、抵抗実装パッド３１を介して信号パターン２２と接続される。また、信号パターン２３は、抵抗実装パッド３４を介して信号パターン２４と接続される。
【００８０】
また、図６は、図５におけるＡ−Ａ’断面を示す断面図である。図６に例が示されるように、当該基板パターンは、グラウンドパターン４３と、グラウンドパターン４３の上面に形成される誘電体層５１と、誘電体層５１の上面にそれぞれ選択的に形成されるグラウンドパターン４１、信号パターン２４およびグラウンドパターン４２とを備える。
【００８１】
この場合、チップ抵抗である抵抗実装パッドのパッドサイズと、抵抗実装パッド間の距離とは、チップ抵抗に応じて定められる。一方で、伝送線路のインピーダンスは、伝送線路幅と、伝送線路パターンとグラウンドパターンとの間の距離とによって定められる。
【００８２】
そのため、図５に例が示されるように、抵抗実装パッドの幅と信号パターンの幅とが異なっていると、抵抗実装パッドの幅が信号パターンの幅よりも広いことによって伝送線路幅が変化してしまう。また、グラウンドパターン４１またはグラウンドパターン４２に接触して実装される抵抗実装パッドがある部分では、伝送線路パターンとグラウンドパターンとの間の距離が変化してしまう。
【００８３】
上記の構成では、これらによってインピーダンス不連続となり、主信号特性の劣化が発生しうる。
【００８４】
図７は、チップ抵抗で構成される基板実装型のアッテネータの、高周波回路装置における基板パターンの例を概略的に示す平面図である。
【００８５】
図７に例が示されるように、当該基板パターンは、グラウンドパターン４１Ａと、グラウンドパターン４２Ａと、平面視においてグラウンドパターン４２Ａに周囲の一部を囲まれた状態で実装される抵抗実装パッド３５Ａおよび抵抗実装パッド３６Ａと、グラウンドパターン４１Ａとグラウンドパターン４２Ａとの間において、グラウンドパターン４１Ａおよびグラウンドパターン４２Ａに沿って直列に接続される、抵抗実装パッド３１、抵抗実装パッド３２、抵抗実装パッド３３および抵抗実装パッド３４と、抵抗実装パッド３１に接続される信号パターン２１Ａと、抵抗実装パッド３４に接続される信号パターン２４Ａと、抵抗実装パッド３１と抵抗実装パッド３２とを接続する信号パターン２２Ａと、抵抗実装パッド３３と抵抗実装パッド３４とを接続する信号パターン２３Ａとを備える。
【００８６】
信号パターン２１Ａは、抵抗実装パッド３１を介して信号パターン２２Ａと接続される。また、信号パターン２３Ａは、抵抗実装パッド３４を介して信号パターン２４Ａと接続される。
【００８７】
また、信号パターン２１Ａ、信号パターン２２Ａ、信号パターン２３Ａおよび信号パターン２４Ａは、たとえば、図２における伝送線路に対応する。また、抵抗実装パッド３１、抵抗実装パッド３２、抵抗実装パッド３３および抵抗実装パッド３４は、たとえば、図２における抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎにそれぞれ対応する。また、抵抗実装パッド３５Ａおよび抵抗実装パッド３６Ａは、たとえば、図２における抵抗素子１１および抵抗素子１２にそれぞれ対応する。
【００８８】
ここで、グラウンドパターン４１Ａは、図５におけるグラウンドパターン４１よりも幅が広い。また、グラウンドパターン４２Ａは、図５におけるグラウンドパターン４２よりも幅が広い。また、グラウンドパターン４１Ａとグラウンドパターン４２Ａとの間の距離は、図５におけるグラウンドパターン４１とグラウンドパターン４２との間の距離よりも短い。
【００８９】
また、信号パターン２１Ａは、図５における信号パターン２１よりも幅が広い。また、信号パターン２１Ａの幅は、抵抗実装パッド３１の幅と等しい。
【００９０】
同様に、信号パターン２２Ａは、図５における信号パターン２２よりも幅が広い。また、信号パターン２２Ａの幅は、抵抗実装パッド３１の幅および抵抗実装パッド３２の幅と等しい。
【００９１】
同様に、信号パターン２３Ａは、図５における信号パターン２３よりも幅が広い。また、信号パターン２３Ａの幅は、抵抗実装パッド３３の幅および抵抗実装パッド３４の幅と等しい。
【００９２】
同様に、信号パターン２４Ａは、図５における信号パターン２４よりも幅が広い。また、信号パターン２４Ａの幅は、抵抗実装パッド３４の幅と等しい。
【００９３】
このように、信号パターンの幅とチップ抵抗である抵抗実装パッドの幅とを等しくすることによって、抵抗実装パッドの幅によって伝送線路の幅が変化することがなくなる。よって、インピーダンス不連続の発生を抑制することができる。
【００９４】
また、抵抗実装パッド３５Ａおよび抵抗実装パッド３６Ａが、グラウンドパターン４２Ａに周囲の一部を囲まれた状態で実装されることによって、抵抗実装パッド３５Ａおよび抵抗実装パッド３６Ａが実装される箇所における伝送線路パターンとグラウンドパターンとの間の距離が、これらが実装されない箇所における伝送線路パターンとグラウンドパターンとの間の距離と等しくなる。また、グラウンドパターン４２Ａと伝送線路パターンとの間の距離が、抵抗実装パッド３１と抵抗実装パッド３５Ａとの間の距離と等しい。そのため、伝送線路パターンとグラウンドパターンとの間の距離が変化しないため、インピーダンス不連続の発生を抑制することができる。
【００９５】
また、グラウンドパターン４１Ａとグラウンドパターン４２Ａとの間の距離を、抵抗実装パッド間の距離よりも短くすることによって、グラウンドパターン４２Ａに接触して実装される抵抗実装パッド３５Ａおよび抵抗実装パッド３６Ａで信号パターンとグラウンドパターンとの間の距離が短くなることによる影響を小さくすることができる。
【００９６】
これらによれば、抵抗実装パッドを備える信号パターンにおけるインピーダンス不連続を抑制することができる。そのため、主信号特性の劣化を最小限に抑えることができる。
【００９７】
また、図８は、図７におけるＢ−Ｂ’断面を示す断面図である。図８に例が示されるように、当該基板パターンは、グラウンドパターン４３と、グラウンドパターン４３の上面に形成される誘電体層５１Ａと、誘電体層５１Ａの上面にそれぞれ選択的に形成されるグラウンドパターン４１Ａ、信号パターン２４Ａおよびグラウンドパターン４２Ａとを備える。
【００９８】
ここで、誘電体層５１Ａの厚さは、図６における誘電体層５１とは異なる厚さに調整することができる。そうすることによって、信号パターン２４Ａと、グラウンドパターン４３との間の距離を調整して、インピーダンス不連続を抑制することができる。
【００９９】
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
【０１００】
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
【０１０１】
以上に記載された実施の形態によれば、アッテネータは、複数の個別抵抗素子と、第１の抵抗と、第２の抵抗とを備える。ここで、個別抵抗素子は、たとえば、抵抗素子２Ｒ１、抵抗素子２Ｒ２、抵抗素子２Ｒ３、抵抗素子２Ｒ（ｎ−１）および抵抗素子２Ｒｎのうちの少なくとも１つに対応するものである。また、第１の抵抗は、たとえば、抵抗素子１１に対応するものである。また、第２の抵抗は、たとえば、抵抗素子１２に対応するものである。複数の個別抵抗素子は、入力部１００および出力部１０１を結ぶ伝送線路において直列に接続される。抵抗素子１１は、抵抗素子２Ｒ１と入力部１００との接続部とグラウンドとを接続する。抵抗素子１２は、抵抗素子２Ｒｎと出力部１０１との接続部とグラウンドとを接続する。
【０１０２】
このような構成によれば、直列に接続された個別抵抗素子によって十分なアイソレーション量を確保することができるため、簡易な構成で、高周波数帯域でも高い減衰量を実現することができる。また、製造コストを抑えつつ、実装面積の小さいアッテネータを実現することができる。
【０１０３】
なお、これらの構成以外の本願明細書に例が示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
【０１０４】
しかしながら、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
【０１０５】
また、以上に記載された実施の形態によれば、出力部１０１よりも入力部１００に近い位置に配置される個別抵抗素子のそれぞれを、入力部１００に近い順に序数を付けて第１の序数抵抗素子とする。ここで、第１の序数抵抗素子は、たとえば、抵抗素子２Ｒ１、抵抗素子２Ｒ２がその順で序数が付けられることに対応する。また、入力部１００よりも出力部１０１に近い位置に配置される個別抵抗素子のそれぞれを、出力部１０１に近い順に序数を付けて第２の序数抵抗素子とする。ここで、第２の序数抵抗素子は、たとえば、抵抗素子２Ｒｎ、抵抗素子２Ｒ（ｎ−１）がその順で序数が付けられることに対応する。また、抵抗素子１１の抵抗値と、抵抗素子１２の抵抗値とが等しい。そして、それぞれの第１の序数抵抗素子の抵抗値と、対応する序数が付けられた第２の序数抵抗素子の抵抗値とが等しい。すなわち、抵抗素子２Ｒ１の抵抗値と抵抗素子２Ｒｎの抵抗値とが等しい。また、抵抗素子２Ｒ２の抵抗値と抵抗素子２Ｒ（ｎ−１）の抵抗値とが等しい。このような構成によれば、入力部１００から見た場合の抵抗素子の抵抗値と、出力部１０１から見た場合の抵抗素子の抵抗値とが等しくなる。そのため、双方のインピーダンスも同一となる。その結果、入力部１００および出力部１０１のインピーダンス整合設計を共通化することができるため、インピーダンス整合を容易にとることができる。
【０１０６】
また、以上に記載された実施の形態によれば、アッテネータは、個別抵抗素子同士の間の接続部とグラウンドとを接続する少なくとも１つの第３の抵抗を備える。ここで、第３の抵抗は、たとえば、抵抗素子３Ｒ１、抵抗素子３Ｒ２および抵抗素子３Ｒ（ｎ−１）のうちの少なくとも１つに対応するものである。このような構成によれば、直列に接続される抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部におけるインピーダンスを見かけ上変更することができる。直列に接続される抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部におけるインピーダンスを伝送線路のインピーダンスと等しい値になるように、抵抗素子３Ｒ１、抵抗素子３Ｒ２…抵抗素子３Ｒ（ｎ−１）の抵抗値を調整すれば、抵抗素子２Ｒ１、抵抗素子２Ｒ２…抵抗素子２Ｒｎ間のそれぞれの接続部におけるインピーダンスと、伝送線路のインピーダンスとのずれを低減することができる。
【０１０７】
また、以上に記載された実施の形態によれば、伝送線路のインピーダンスをＩとし、抵抗素子１１の抵抗値および抵抗素子１２の抵抗値をｒｐａｒ１とし、入力部１００に最も近い位置に配置される抵抗素子２Ｒ１の抵抗値、および、出力部１０１に最も近い位置に配置される抵抗素子２Ｒｎの抵抗値をｒｓｅｒ１とし、それ以外の個別抵抗素子の抵抗値をｒｓｅｒ２とし、抵抗素子３Ｒ１の抵抗値、抵抗素子３Ｒ２の抵抗値および抵抗素子３Ｒ（ｎ−１）の抵抗値をｒｐａｒ２とする。この場合、ｒｐａｒ１と、ｒｐａｒ２と、ｒｓｅｒ２とは、以下の式を満たす。
【０１０８】
【数９】
2019208094.tif 000011
【０１０９】
【数１０】
2019208094.tif 000012
【０１１０】
【数１１】
2019208094.tif 000013
【０１１１】
このような構成によれば、多段アッテネータにおける、直列に接続される抵抗素子間のインピーダンスを、インピーダンスＩ［Ω］と等しく保つことができる。そのため、インピーダンスの乱れによる主信号特性の劣化を抑制することができる。
【０１１２】
また、以上に記載された実施の形態によれば、誘電体層５１と、上記のアッテネータと、一対の第１のグラウンドパターンと、第２のグラウンドパターンとを備える。ここで、一対の第１のグラウンドパターンは、たとえば、グラウンドパターン４１Ａおよびグラウンドパターン４２Ａに対応する。また、第２のグラウンドパターンは、たとえば、グラウンドパターン４３に対応する。アッテネータは、誘電体層５１の上面に形成される。一対の第１のグラウンドパターンは、誘電体層５１の上面に形成され、かつ、平面視においてアッテネータを挟んで配置される。グラウンドパターン４３は、誘電体層５１の下面に形成される。アッテネータにおける複数の個別抵抗素子は、伝送線路を形成する信号パターン２１Ａ、信号パターン２２Ａ、信号パターン２３Ａおよび信号パターン２４Ａによって直列に接続される。ここで、個別抵抗素子は、たとえば、抵抗実装パッド３１、抵抗実装パッド３２、抵抗実装パッド３３および抵抗実装パッド３４のうちの少なくとも１つに対応するものである。このような構成によれば、直列に接続された個別抵抗素子によって十分なアイソレーション量を確保することができるため、簡易な構成で、高周波数帯域でも高い減衰量を実現することができる。また、製造コストを抑えつつ、実装面積の小さいアッテネータを備えることができる。
【０１１３】
また、以上に記載された実施の形態によれば、誘電体層５１の厚さが調整可能である。このような構成によれば、信号パターン２４Ａと、グラウンドパターン４３との間の距離を調整して、インピーダンス不連続を抑制することができる。
【０１１４】
また、以上に記載された実施の形態によれば、信号パターン２１Ａの幅、信号パターン２２Ａの幅、信号パターン２３Ａの幅および信号パターン２４Ａの幅と、抵抗実装パッド３１の幅、抵抗実装パッド３２の幅、抵抗実装パッド３３の幅および抵抗実装パッド３４の幅とが等しい。このような構成によれば、抵抗実装パッドの幅によって伝送線路の幅が変化することがなくなる。よって、インピーダンス不連続の発生を抑制することができる。
【０１１５】
また、以上に記載された実施の形態によれば、グラウンドパターン４１Ａとグラウンドパターン４２Ａとの間の距離が、個別抵抗素子同士の間の距離よりも短い。このような構成によれば、グラウンドパターン４２Ａに接触して実装される抵抗実装パッド３５Ａおよび抵抗実装パッド３６Ａで信号パターンとグラウンドパターンとの間の距離が短くなることによる影響を小さくすることができる。
【０１１６】
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
【０１１７】
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【０１１８】
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
【０１１９】
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
【０１２０】
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
【０１２１】
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【０１２２】
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
【符号の説明】
【０１２３】
１１，１２，１３，２Ｒ１，２Ｒ２，２Ｒ３，２Ｒ（ｎ−１），２Ｒｎ，３Ｒ１，３Ｒ２，３Ｒ（ｎ−１）  抵抗素子、２１，２１Ａ，２２，２２Ａ，２３，２３Ａ，２４，２４Ａ  信号パターン、３１，３２，３３，３４，３５，３５Ａ，３６，３６Ａ  抵抗実装パッド、４１，４１Ａ，４２，４２Ａ，４３  グラウンドパターン、５１，５１Ａ  誘電体層、１００  入力部、１０１  出力部。
【図１】
2019208094.tif 000015
【図２】
2019208094.tif 000016
【図３】
2019208094.tif 000017
【図４】
2019208094.tif 000018
【図５】
2019208094.tif 000019
【図６】
2019208094.tif 000020
【図７】
2019208094.tif 000021
【図８】
2019208094.tif 000022