(57)【要約】【課題】化合物半導体層と各電極との間に要求される、低抵抗及び高抵抗という相反する特性を共に満たす化合物半導体装置を実現する。【解決手段】化合物半導体装置は、化合物半導体層２と、化合物半導体層２に設けられた、ソース電極４及びドレイン電極５並びにース電極４及びドレイン電極５よりも仕事関数の高いゲート電極６と、ソース電極４及びドレイン電極５の下方の化合物半導体層２内の位置に設けられ、ゲート電極６の下方の位置には不在である構造物１１，１２とを備えており、化合物半導体層２は、構造物１１，１２とソース電極４及びドレイン電極５との間の第１領域１３がゲート電極６の下方の第２領域１４よりも転位欠陥の密度が高い。【選択図】図１
2019054133.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体層と、
前記化合物半導体層の上方に設けられた第１電極と、
前記化合物半導体層の上方に設けられており、前記第１電極よりも仕事関数の高い第２電極と、
前記第１電極の下方で前記化合物半導体層内の位置に設けられており、前記第２電極の下方には不在である構造物と
を備えており、
前記化合物半導体層は、前記構造物と前記第１電極との間の第１領域が前記第２電極の下方の第２領域よりも転位欠陥の密度が高いことを特徴とする化合物半導体装置。
【請求項２】
前記構造物は、複数の構造体が集合してなるものであることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第１領域における転位欠陥の密度が１×１０5／ｃｍ2以上で５×１０11／ｃｍ2以下の範囲内の値であることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記化合物半導体層は、前記第１電極下の少なくとも最表面にｎ型不純物を含有することを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記化合物半導体層は、前記第２領域のうちの最表面を含む上層部分がｎ型不純物を含有しておらず、前記第１領域のうちの最表面を含む上層部分がｎ型不純物を含有することを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
【請求項６】
基板上に前記化合物半導体層が設けられており、
前記構造物は、前記基板上に位置していることを特徴とする請求項１〜５のいずれか１項に記載の化合物半導体装置。
【請求項７】
前記化合物半導体層は、バッファ層と、前記バッファ層の上方の電子走行層とを有しており、
前記構造物は、前記バッファ層上に位置していることを特徴とする請求項１〜５のいずれか１項に記載の化合物半導体装置。
【請求項８】
前記化合物半導体層は、電子走行層を有しており、
前記構造物は、前記電子走行層内に位置していることを特徴とする請求項１〜５のいずれか１項に記載の化合物半導体装置。
【請求項９】
前記化合物半導体層と前記第２電極との間に絶縁膜が設けられていることを特徴とする請求項１〜８のいずれか１項に記載の化合物半導体装置。
【請求項１０】
構造物を形成する工程と、
前記構造物を埋め込んで、前記構造物の上方の第１領域が、前記構造物が不在である第２領域よりも転位欠陥の密度が高い化合物半導体層を形成する工程と、
前記化合物半導体層の上方において、前記第１領域に第１電極を形成する工程と、
前記化合物半導体層の上方において、前記第２領域に前記第１電極よりも仕事関数の高い第２電極を形成する工程と
を備えたことを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いたデバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。また、ダイオードへの適用についても盛んに研究されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１６６５５号公報
【特許文献２】特開２００６−３５１７９４号公報
【特許文献３】特開２００６−１７９５４６号公報
【特許文献４】特開２００６−１４８０１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
窒化物半導体デバイスにおいては、例えば２種類の電極（第１電極及び第２電極）が設けられている。第１電極は、窒化物半導体層との間で低抵抗が要求される。これに対して第２電極は、窒化物半導体層との間で高抵抗が要求される。例えば、窒化物半導体デバイスとしてＨＥＭＴを例に採れば、第１電極がソース電極及びドレイン電極であり、第２電極がゲート電極である。ＨＥＭＴでは、第１電極については、デバイスの動作電流の向上及び動作効率の改善のために、第１電極と窒化物半導体層との間のコンタクト抵抗を低く抑えることが要求される。一方、第２電極については、窒化物半導体層のリーク電流を低く抑えることが要求される。
【０００６】
このように、窒化物半導体デバイスでは、第１電極及び第２電極は相反する特性が要求される関係にあり、双方の特性を共に満足させることは極めて困難である。
【０００７】
本発明は、化合物半導体層と第１電極及び第２電極との間に要求される、低抵抗及び高抵抗という相反する特性を共に満たす化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
一つの態様では、化合物半導体装置は、化合物半導体層と、前記化合物半導体層の上方に設けられた第１電極と、前記化合物半導体層の上方に設けられており、前記第１電極よりも仕事関数の高い第２電極と、前記第１電極の下方で前記化合物半導体層内の位置に設けられており、前記第２電極の下方には不在である構造物とを備えており、前記化合物半導体層は、前記構造物と前記第１電極との間の第１領域が前記第２電極の下方の第２領域よりも転位欠陥の密度が高い。
【０００９】
一つの態様では、化合物半導体装置の製造方法は、構造物を形成する工程と、前記構造物を埋め込んで、前記構造物の上方の第１領域が、前記構造物が不在である第２領域よりも転位欠陥の密度が高い化合物半導体層を形成する工程と、前記化合物半導体層の上方において、前記第１領域に第１電極を形成する工程と、前記化合物半導体層の上方において、前記第２領域に前記第１電極よりも仕事関数の高い第２電極を形成する工程とを備えている。
【発明の効果】
【００１０】
一つの側面では、化合物半導体層と第１電極及び第２電極との間に要求される、低抵抗及び高抵抗という相反する特性を共に満たす化合物半導体装置が実現する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】化合物半導体層に高密度の転位欠陥が形成される様子について、化合物半導体層のうち最初に成長する初期層に着目して説明するための概略断面図である。
【図４】化合物半導体層の表面の形状像及び電流像を取得した結果について示す写真図である。
【図５】第１の実施形態及び比較例であるサンプル１，２のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、ゲート−ソース電圧（Ｖgs）とゲート電流（Ｉg）、ドレイン電流（Ｉd）との関係について示す特性図である。
【図６】転位欠陥密度（／ｃｍ2）とリーク電流（相対値）との関係を示す特性図である。
【図７】第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図８】図７に引き続き、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図９】第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１０】図９に引き続き、第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１１】第１の実施形態の変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２】図１１に引き続き、第１の実施形態の変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１３】第１の実施形態の変形例４によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１４】第１の実施形態の変形例５によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１５】図１４に引き続き、第１の実施形態の変形例５によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１６】第２の実施形態によるダイオードの製造方法を工程順に示す概略断面図である。
【図１７】図１６に引き続き、第２の実施形態によるダイオードの製造方法を工程順に示す概略断面図である。
【図１８】第３の実施形態による電源装置の概略構成を示す結線図である。
【図１９】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１２】
［第１の実施形態］
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１３】
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、構造物１１，１２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００１４】
詳細には、Ｓｉ基板１上に例えば絶縁物、具体的にはＳｉＯ2、ＳｉＮ、ＳｉＯＮ等、ここではＳｉＯ2をＣＶＤ法により例えば４０ｎｍ程度の厚みに堆積する。堆積されたＳｉＯ2をリソグラフィー及びエッチングにより加工し、Ｓｉ基板１上で後のソース電極及びドレイン電極の形成領域の形成領域の下方に位置整合する部位のみに例えば１μｍ程度の幅にＳｉＯ2を残す。以上により、Ｓｉ基板１上にＳｉＯ2からなる構造物１１，１２が形成される。
【００１５】
続いて、図１（ｂ）に示すように、Ｓｉ基板１上に、構造物１１，１２を埋め込むように化合物半導体層２を形成する。
化合物半導体層２は、初期層２ａ、バッファ層２ｂ、電子走行層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有している。電子走行層２ｃと電子供給層２ｄとの間に薄いスペーサ層を形成しても良い。
【００１６】
電子走行層２ｃの電子供給層２ｄとの界面近傍には、２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｃの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成されるものである。
【００１７】
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、ＡｌＮ、Ａｌ組成を変化させた多層構造（０．２＜ｘ＜０．８）のＡｌxＧａ1-xＮ、ｉ（インテンショナリ・アンドープ）−ＧａＮ、ＡｌＧａＮ、及びｎ−ＧａＮを順次成長する。ＡｌＮは１６０ｎｍ程度の厚みに、ＡｌxＧａ1-xＮの多層構造は総厚で５００ｎｍ程度の厚みに、ｉ−ＧａＮは１μｍ程度の厚みに、ＡｌＧａＮは５ｎｍ程度〜２０ｎｍ程度の厚みに、ｎ−ＧａＮは４ｎｍ程度の厚みにそれぞれ成長する。以上により、初期層２ａ、バッファ層２ｂ、電子走行層２ｃ、電子供給層２ｄ、及びキャップ層２ｅが形成される。
【００１８】
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr程度〜３００Torr程度、成長温度は１０００℃程度〜１２００℃程度とする。
【００１９】
キャップ層２ｅのｎ−ＧａＮの成長時には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮにシリコン（Ｓｉ）をドープする。ｎ型不純物としては、Ｓｉの代わりにゲルマニウム（Ｇｅ）又は酸素（Ｏ）等を用いても良い。キャップ層２ｅは、下面から上面に向かうにつれて徐々にｎ型不純物濃度が高くなる濃度プロファイルを有する。この場合、ＧａＮへのＳｉドーピングは、ＳｉＨ4ガスの流量を徐々に増加させてゆき、上面近傍で例えば５×１０16／ｃｍ3以上の所定値、ここでは、１×１０18／ｃｍ3程度となるように調節する。なお、キャップ層２ｅは、上記の濃度プロファイルに代わって、その膜厚方向についてｎ型不純物濃度が均一の濃度プロファイルを有するものでも良い。
【００２０】
キャップ層２ｅを形成しない場合もある。この場合には、電子供給層２ｄは、例えば下面から上面に向かうにつれて徐々にｎ型不純物濃度が高くなる濃度プロファイルを有する。ＡｌＧａＮへのＳｉドーピングは、上記のキャップ層２ｅの場合と同様にＳｉ等のｎ型不純物をドープする。
【００２１】
本実施形態では、Ｓｉ基板１上の構造物１１，１２を埋め込むように化合物半導体層２が形成されている。化合物半導体層２において、Ｓｉ基板１の上方で構造物１１，１２が不在である位置の第２領域１４では、生成される転位欠陥は低密度のものとなる。当該転位欠陥については、図２では図示を省略する。一方、構造物１１，１２に起因して、化合物半導体層２の構造物１１，１２の上方に位置する第１領域１３には、第２領域１４の転位密度よりも高い密度の転位欠陥１３ａが生成される。転位欠陥１３ａの密度は、後述する理由から、例えば１×１０5／ｃｍ2程度以上で５×１０11／ｃｍ2程度以下の範囲内の所定値、例えば１×１０9／ｃｍ2程度とされる。
【００２２】
図３は、化合物半導体層に高密度の転位欠陥が形成される様子について、化合物半導体層のうち最初に成長する初期層に着目して説明するための概略断面図である。
先ず、図３（ａ）に示すように、上記と同様に、Ｓｉ基板１上にＳｉＯ2からなる構造物１１，１２を形成する。
次に、図３（ｂ）に示すように、Ｓｉ基板１上に初期層２ａとなるＡｌＮを成長する。ＡｌＮは、Ｓｉ基板１上の構造物１１，１２の不在である領域から縦方向に成長が開始される。
【００２３】
次に、図３（ｃ）に示すように、構造物１１，１２の厚みを越えてＡｌＮが成長してゆき、徐々に構造物１１，１２の上面を覆うように、縦方向から横方向への成長が始まり、図３（ｄ）に示すように、ＡｌＮの横方向への成長が続いてゆく。
【００２４】
次に、図３（ｅ）に示すように、図中で左右から成長したＡｌＮが相互に衝突してＡｌＮ結晶が結合する。ここで、構造物１１，１２の右側又は左側から成長を始めたＡｌＮ結晶の結晶方位は、完全には一致せず、僅かに面内において窒化物半導体の基本構造である六角柱の向きが異なる。そのため、別の領域から成長を開始したＡｌＮ結晶が結合する位置において高密度の転位欠陥が生成し易くなる。
【００２５】
そして、図３（ｆ）に示すように、Ｓｉ基板１上の構造物１１，１２を埋め込むように、表面が平坦化され、図３（ｇ）に示すように、初期層２ａが形成される。初期層２ａには、Ｓｉ基板１の上方で構造物１１，１２が不在である位置の第２領域１４では、低密度の転位欠陥１４ａが形成される。一方、構造物１１，１２に起因して、初期層２ａの構造物１１，１２の上方に位置する第１領域１３には、転位欠陥１４ａよりも高密度の転位欠陥１３ａが形成される。
しかる後、初期層２ａに形成されるバッファ層２ｂ、電子走行層２ｃ、電子供給層２ｄ、及びキャップ層２ｅに転位欠陥１３ａ，１４ａが引き継がれてゆく。以上により、図１（ｂ）に示すように、第１領域１３に高密度の転位欠陥１３ａを有し、第２領域１４では転位欠陥の密度が転位欠陥１３ａよりも低い化合物半導体層２が形成される。
【００２６】
本実施形態では、化合物半導体層２の最上層は、ｎ型不純物を含有するキャップ層２ｅ又はｎ型不純物を含有する電子供給層２ｄとされている。当該最上層にｎ型不純物をドープする理由について、図４を用いて説明する。図４では、本実施形態の構造物１１，１２を有しない２種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴ（サンプル１，２）について、化合物半導体層の表面の形状像及び電流像を取得した結果について示す。サンプル１では、化合物半導体層の最上層にｎ−ＧａＮのキャップ層が設けられている。サンプル２では、化合物半導体層の最上層にｎ型不純物を含有しないｉ−ＧａＮのキャップ層が設けられている。（ａ）がサンプル１の形状像、（ｂ）がサンプル１の電流像、（ｃ）がサンプル２の形状像、（ｄ）がサンプル２の電流像である。
【００２７】
サンプル１では、化合物半導体層の表面に高密度の転位欠陥に関連する微小な表面ピットが観察される（図４（ａ））。更にサンプル１では、それぞれのピットがスクリュー転位又はミックス転位を介した電流リークパスとして働いていることが読み取ることができる（図４（ｂ））。一方、サンプル２では、サンプル１と同様に、化合物半導体層の表面に転位欠陥に関連したピットが観察される（図４（ｃ））。これは、最表面のキャップ層の導電型を変更しただけで転位密度に変化が起こるとは考え難く、当然の結果であると言える。これに対して、サンプル２では、化合物半導体層の表面に高密度の転位欠陥が存在するにも関わらず、電流輸送経路となるリーク電流パスとしては働いていない（図４（ｄ））。サンプル１では、化合物半導体層の表面に各電極が形成されることから、当該表面に転位欠陥の電流輸送経路が存在することを要する。図４（ａ）〜（ｄ）により、転位欠陥が電流輸送経路となるには、転位欠陥が化合物半導体層の表面に到達するだけでなく、表面にｎ型不純物がドーピングされていることが必要であることが判る。
【００２８】
図１（ｂ）に引き続き、図１（ｃ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体層２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体層２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００２９】
続いて、図２（ａ）に示すように、第１電極として、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、ソース電極及びドレイン電極の形成部位を露出させる各開口を形成する。第１電極であるソース電極の形成部位は、化合物半導体層２上において、構造物１１の上方に位置する高密度の転位欠陥１３ａが形成された第１領域１３である。同様に、第１電極であるドレイン電極の形成部位は、化合物半導体層２上において、構造物１２の上方に位置する高密度の転位欠陥１３ａが形成された第１領域１３である。以上により、当該開口を有するレジストマスクが形成される。
【００３０】
このレジストマスクを用いて、第１電極材料を、例えば蒸着法により、化合物半導体層２の表面におけるソース電極及びドレイン電極の形成部位（第１領域１３）を露出させる開口内を含むレジストマスク上に堆積する。第１電極材料としては、後述する第２電極であるゲート電極の第２電極材料よりも仕事関数の低い材料、例えばＴｉ，Ａｌ，Ｉｎ等から適宜選ばれたものを用いる。ここでは、例えばＴｉ（下層）／Ａｌ（上層）を用いる。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴｉ／Ａｌをキャップ層２ｅとオーミックコンタクトさせる。Ｔｉ／Ａｌのキャップ層２ｅとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、化合物半導体層２の表面における高密度の転位欠陥１３ａが形成された第１領域１３上にソース電極４及びドレイン電極５が形成される。
【００３１】
続いて、図２（ｂ）に示すように、第２電極として、ゲート電極６を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２の表面に塗布し、ゲート電極の形成部位を露出させる開口を形成する。第２電極であるゲート電極の形成部位は、化合物半導体層２上において、下方に構造物１１，１２が不在であって第１領域１３よりも転位欠陥が低密度の第２領域１４である。以上により、当該開口を有するレジストマスクが形成される。
【００３２】
このレジストマスクを用いて、第２電極材料を、例えば蒸着法により、ゲート電極の形成部位（転位欠陥１４が形成された領域）を露出させる開口内を含むレジストマスク上に堆積する。第２電極材料としては、ソース電極４及びドレイン電極５の第１電極材料よりも仕事関数の高い材料、例えばＮｉ，Ｐｔ，Ｐｄ，Ａｕ等から適宜選ばれたものを用いる。ここでは、例えばＮｉ（下層）／Ａｕ（上層）を用いる。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、化合物半導体層２の表面における、転位欠陥が低密度である第２領域１４上にゲート電極６が形成される。
【００３３】
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３４】
本実施形態においては、化合物半導体層２のソース電極４及びドレイン電極５の直下には、高密度の転位欠陥１３ａによる電流リークパスが形成されており、低いコンタクト抵抗が得られ、大電流動作が実現する。高密度の転位欠陥１３ａ及び化合物半導体層２の最表面（キャップ層２ｅ）におけるｎ型不純物の両者が揃うことによるリーク電流パスの形成は、以下のように理解できる。転位欠陥においては、不純物や点欠陥がその周りに集まることが知られている。このため、化合物半導体層２の最表面にドープされたｎ型不純物は転位線の近傍に集まり易く、ｎ型不純物濃度が局所的に増加する。これにより、最表面におけるピット位置が電流リークパスとして働くと考えられる。
【００３５】
一方、化合物半導体層２のゲート電極６の直下には、高密度の転位欠陥１３ａが存在しない（転位欠陥の密度が転位欠陥１３ａよりも低い。）。化合物半導体層２の最表面にｎ型不純物が存在するが、このことのみでは、大きな電流リークパスが形成されることはない。従ってゲート電極６については、化合物半導体層２との間で高抵抗が得られ、ゲートリーク電流の小さいゲート構造が実現する。
【００３６】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるトランジスタ動作特性について、比較例との比較に基づいて調べた結果について、図５を用いて説明する。図５は、本実施形態及び比較例であるサンプル１，２のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、ゲート−ソース電圧（Ｖgs）とゲート電流（Ｉg）、ドレイン電流（Ｉd）との関係について示す特性図である。
【００３７】
サンプル１では、大電流動作を実現するために、ソース電極及びドレイン電極と化合物半導体層との界面のコンタクト抵抗が小さくなるように、キャップ層を薄く形成し、キャップ層の表面例えば５×１０19／ｃｍ3を超える高濃度のｎ型不純物を有する構造とされている。サンプル１によれば、コンタクト抵抗が低減するためにトランジスタの大電流動作が実現できる一方で、ゲート電極と化合物半導体層との間のバリア性も一緒に低下することになり、ゲートリーク電流が増加する。これにより、トランジスタをオフ状態としたときに、ゲート電極から流入した電子がドレイン電極に向かって流れるため、トランジスタのオフ特性が劣化する。
【００３８】
サンプル２では、ゲートリーク電流を低減して良好なショットキーバリアを形成するために、表面全体において転位欠陥密度の低い化合物半導体層を有する構造とされている。サンプル２によれば、ゲートリーク電流の小さい特性を実現できる一方で、大電流動作を実現するために、ソース電極及びドレイン電極と化合物半導体層との界面のコンタクト抵抗が増大し、トランジスタの大電流動作が実現できない。
【００３９】
サンプル１，２に対して、本実施形態によれば、ソース電極及びドレイン電極と化合物半導体層との界面においては、高密度の転位欠陥及びｎ型不純物の存在により、電流リークパスが形成されて大電流動作が実現する。一方、ゲート電極下においては転位密度を抑制した構造としているために、電流リークパスの形成が不十分となり、低いゲートリーク電流が実現する。
【００４０】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、リーク特性に寄与する転位欠陥の密度（転位密度）について調べた結果について、図６を用いて説明する。図６は、転位欠陥密度（／ｃｍ2）とリーク電流（相対値）との関係を示す特性図である。図６では、転位欠陥がなくリーク電流が発生しない部位（平坦部）の１×１０5倍のリーク電流を有意なリーク電流として規定し、シミュレーションを行った。
【００４１】
転位密度が１×１０5／ｃｍ2未満である場合には、平坦部の電流に対応するリーク電流が１×１０5倍のリーク電流を上回っている。この場合、リーク特性は平坦部において支配的であり、転位密度が１×１０5／ｃｍ2未満ではリーク電流は転位密度に依存しない。一方、転位密度が１×１０5／ｃｍ2以上である場合には、１×１０5倍のリーク電流が平坦部のリーク電流を上回っている。この場合、リーク特性は転位欠陥を介したリーク電流が支配的となり、転位密度が１×１０5／ｃｍ2以上でリーク電流は転位密度に依存することになる。以上により、本実施形態において、ソース電極４及びドレイン電極５の下方の位置における構造物１１に起因して生じる転位欠陥１３の転位密度は、１×１０5／ｃｍ2以上であることが好ましい。
【００４２】
一方、転位欠陥１３の転位密度が５×１０11／ｃｍ2を超えると、第１領域１３の結晶において空乏化が生じる懸念があるため、当該転位密度は５×１０11／ｃｍ2以下であることが好ましい。
以上により、転位欠陥１３の転位密度は、１×１０5／ｃｍ2程度以上で５×１０11／ｃｍ2程度以下の範囲内の所定値であることが好適である。これにより、第１領域１３の結晶において空乏化することなく、ソース電極４及びドレイン電極５と化合物半導体層２との間におけるコンタクト抵抗が十分に低減することになる。
【００４３】
以上説明したように、本実施形態によれば、化合物半導体層２とソース電極４及びドレイン電極５並びにゲート電極６との間に要求される、低抵抗及び高抵抗という相反する特性が共に満たされる。これにより、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４４】
［変形例］
ここで、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの諸変形例について説明する。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００４５】
（変形例１）
変形例１では、ソース電極の下方及びドレイン電極の下方に位置する構造物の構成が異なる点で第１の実施形態と相違する。
図７〜図８は、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００４６】
先ず、図７（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、構造物２１，２２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００４７】
詳細には、Ｓｉ基板１上に例えば絶縁物、具体的にはＳｉＯ2、ＳｉＮ、ＳｉＯＮ等、ここではＳｉＯ2をＣＶＤ法により例えば４０ｎｍ程度の厚みに堆積する。堆積されたＳｉＯ2をリソグラフィー及びエッチングにより加工し、Ｓｉ基板１上で後のソース電極及びドレイン電極の形成領域の下方に位置整合する部位のみに、例えば１μｍ程度の幅に亘って、複数の構造体２１ａ，２２ａが離間して並んで集合するようにＳｉＯ2を残す。以上により、Ｓｉ基板１上に複数の構造体２１ａ，２２ａからなる構造物２１，２２が形成される。
【００４８】
続いて、図７（ｂ）に示すように、第１の実施形態の図１（ｂ）と同様に、Ｓｉ基板１上に、構造物２１，２２を埋め込むように化合物半導体層２を形成する。
【００４９】
変形例１では、Ｓｉ基板１上の構造物２１，２２を埋め込むように化合物半導体層２が形成されている。化合物半導体層２において、Ｓｉ基板１の上方で構造物２１，２２が不在である位置の第２領域２４では、生成される転位欠陥が低密度となる。当該転位欠陥については、図示を省略する。一方、構造物２１，２２に起因して、化合物半導体層２の構造物２１，２２の上方に位置する第１領域２３には、第２領域２４の転位欠陥よりも高い密度の転位欠陥２３ａが生成される。転位欠陥２３ａの密度は、上述した理由から、例えば１×１０5／ｃｍ2程度以上で５×１０11／ｃｍ2程度以下の範囲内の所定値、例えば１×１０9／ｃｍ2程度とされる。
【００５０】
変形例１では、化合物半導体層２の成長時（ここでは、初期層２ａとなるＡｌＮの成長時）において、構造物２１，２２を構成する微細な構造体２１ａ，２２ａの夫々の表面でその略中央部位から高密度の転位欠陥が生成してゆく。構造体２１ａ，２２ａは、Ｓｉ基板１上でソース電極及びドレイン電極の形成領域の下方に位置整合する第１領域２３に亘って、並んで集合しているため、第１領域２３の全体に亘って略均一にきめ細かく高密度の転位欠陥が形成されることになる。
【００５１】
続いて、第１の実施形態の図１（ｃ）と同様に、素子分離構造３を形成する。
続いて、図７（ｃ）に示すように、第１の実施形態の図２（ａ）と同様に、第１電極として、ソース電極４及びドレイン電極５を形成する。ソース電極４及びドレイン電極５は、化合物半導体層２の表面における高密度の転位欠陥２３ａが形成された第１領域２３上に形成される。
【００５２】
続いて、図８に示すように、第１の実施形態の図２（ｂ）と同様に、第２電極として、ゲート電極６を形成する。ゲート電極６は、化合物半導体層２の表面における、転位欠陥が低密度である第２領域２４上に形成される。
【００５３】
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５４】
変形例１においては、化合物半導体層２のソース電極４及びドレイン電極５の直下には、高密度の転位欠陥２３による電流リークパスが形成されており、低いコンタクト抵抗が得られ、大電流動作が実現する。転位欠陥２３ａは、構造物２１，２２により、ソース電極４及びドレイン電極５の領域の全体に亘って略均一にきめ細かく高密度に形成され、確実に低コンタクト抵抗が得られる。
【００５５】
一方、化合物半導体層２のゲート電極６の直下には、高密度の転位欠陥２３が存在しない（転位欠陥の密度が転位欠陥２３ａよりも低い。）。化合物半導体層２の最表面にｎ型不純物が存在するが、このことのみでは、大きな電流リークパスが形成されることはない。従ってゲート電極６については、化合物半導体層２との間で高抵抗が得られ、ゲートリーク電流の小さいゲート構造が実現する。
【００５６】
以上説明したように、変形例１によれば、化合物半導体層２とソース電極４及びドレイン電極５並びにゲート電極６との間に要求される、低抵抗及び高抵抗という相反する特性が共に満たされる。これにより、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５７】
（変形例２）
変形例２では、ソース電極の下方及びドレイン電極の下方に位置する構造物の配置部位が異なる点で第１の実施形態と相違する。
図９〜図１０は、第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００５８】
先ず、図９（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体層２の一部である初期層２ａ及びバッファ層２ｂを形成する。
【００５９】
続いて、図９（ｂ）に示すように、バッファ層２ｂ上に、構造物１１，１２を形成する。
詳細には、バッファ層２ｂ上に例えば絶縁物、具体的にはＳｉＯ2、ＳｉＮ、ＳｉＯＮ等、ここではＳｉＯ2をＣＶＤ法により例えば４０ｎｍ程度の厚みに堆積する。堆積されたＳｉＯ2をリソグラフィー及びエッチングにより加工し、バッファ層２ｂ上で後のソース電極及びドレイン電極の形成領域の形成領域の下方に位置整合する部位のみに例えば１μｍ程度の幅にＳｉＯ2を残す。以上により、バッファ層２ｂ上にＳｉＯ2からなる構造物１１，１２が形成される。
【００６０】
続いて、図９（ｃ）に示すように、バッファ層２ｂ上に、構造物１１，１２を埋め込むように、化合物半導体層２の残余部分である電子走行層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを形成する。以上により、構造物１１，１２を内部に包含する化合物半導体層２が形成される。
【００６１】
変形例２では、バッファ層２ｂ上の構造物１１，１２を埋め込むように化合物半導体層２が形成されている。化合物半導体層２において、バッファ層２ｂの上方で構造物１１，１２が不在である位置の第２領域１４では、生成される転位欠陥が低密度となる。当該転位欠陥については、図示を省略する。一方、構造物１１，１２に起因して、化合物半導体層２の構造物１１，１２の上方に位置する第１領域１３には、第２領域１４の転位欠陥よりも高い密度の転位欠陥１３ａが生成される。転位欠陥１３ａの密度は、上述した理由から、例えば１×１０5／ｃｍ2程度以上で５×１０11／ｃｍ2程度以下の範囲内の所定値、例えば１×１０9／ｃｍ2程度とされる。
【００６２】
バッファ層に転位線が存在すると、転位線は電流リークパスとなるため、このデバイス奥部まで電子が転位線を伝達する形で拡散する。これは、デバイス動作時に電子がバッファ層にまで到達し易くなることを意味している。品質の低いバッファ層には電子トラップが多く存在するため、電子トラップが電子を捕獲して電流コラプスの要因となることが懸念される。変形例２では、バッファ層２ｂ上に構造物１１，１２が形成されているため、化合物半導体層２のうち初期層２ａ及びバッファ層２ｂには高密度の転位欠陥１３ａは形成されない。そのため、化合物半導体層２の品質に大きな影響を与える初期層２ａ及びバッファ層２ｂには、高密度の転位欠陥１３ａの影響はなく、高品質の化合物半導体層２が得られる。
【００６３】
また、化合物半導体層２の結晶品質を大きく左右するのは、Ｓｉ基板１の直上に成長する初期層２ａである。変形例２では、初期層２ａの成長時に、転位密度を制御する表面保護層が存在しないため、例えば超高温条件や、腐食性が高い超高ＮＨ3分圧等の過酷な条件など、成長条件を自由に設定することが可能となる。これにより、化合物半導体層２のうちバッファ層２ｂの上方に成長される化合物半導体の結晶品質が向上する。
【００６４】
続いて、第１の実施形態の図１（ｃ）〜図２（ｂ）と同様の諸工程を行う。以上により、図１０に示すように、化合物半導体層２の表面において、高密度の転位欠陥１３ａが形成された第１領域１３上に第１電極であるソース電極４及びドレイン電極５が形成される。一方、転位欠陥の密度が転位欠陥１３ａよりも低い第２領域１４上に第２電極であるゲート電極６が形成される。
【００６５】
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００６６】
変形例２においては、化合物半導体層２のソース電極４及びドレイン電極５の直下には、高密度の転位欠陥１３ａによる電流リークパスが形成されており、低いコンタクト抵抗が得られ、大電流動作が実現する。
【００６７】
一方、化合物半導体層２のゲート電極６の直下には、高密度の転位欠陥１３ａが存在しない（転位欠陥の密度が転位欠陥１３ａよりも低い。）。化合物半導体層２の最表面にｎ型不純物が存在するが、このことのみでは、大きな電流リークパスが形成されることはない。従ってゲート電極６については、化合物半導体層２との間で高抵抗が得られ、ゲートリーク電流の小さいゲート構造が実現する。
【００６８】
以上説明したように、変形例２によれば、化合物半導体層２とソース電極４及びドレイン電極５並びにゲート電極６との間に要求される、低抵抗及び高抵抗という相反する特性が共に満たされる。これにより、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６９】
（変形例３）
変形例３では、ソース電極の下方及びドレイン電極の下方に位置する構造物の配置部位が異なる点で第１の実施形態と相違する。
図１１〜図１２は、第１の実施形態の変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００７０】
先ず、図１１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体層２の一部である初期層２ａ、バッファ層２ｂ、及び電子走行層２ｃの下層部分２ｃ１を形成する。下層部分２ｃ１は、電子走行層２ｃにおける２ＤＥＧの発生箇所よりも下方の部分である。
【００７１】
続いて、図１１（ｂ）に示すように、下層部分２ｃ１上に、構造物１１，１２を形成する。
詳細には、下層部分２ｃ１上に例えば絶縁物、具体的にはＳｉＯ2、ＳｉＮ、ＳｉＯＮ等、ここではＳｉＯ2をＣＶＤ法により例えば４０ｎｍ程度の厚みに堆積する。堆積されたＳｉＯ2をリソグラフィー及びエッチングにより加工し、バッファ層２ｂ上で後のソース電極及びドレイン電極の形成領域の形成領域の下方に位置整合する部位のみに例えば１μｍ程度の幅にＳｉＯ2を残す。以上により、下層部分２ｃ１上にＳｉＯ2からなる構造物１１，１２が形成される。
【００７２】
続いて、図１１（ｃ）に示すように、下層部分２ｃ１上に、構造物１１，１２を埋め込むように、化合物半導体層２の残余部分である、電子走行層２ｃの上層部分２ｃ２、電子供給層２ｄ、及びキャップ層２ｅを形成する。以上により、構造物１１，１２を内部に包含する（電子走行層２ｃ内に含む）化合物半導体層２が形成される。
【００７３】
変形例３では、電子走行層２ｃの下層部分２ｃ１上の構造物１１，１２を埋め込むように化合物半導体層２が形成されている。化合物半導体層２において、下層部分２ｃ１の上方で構造物１１，１２が不在である位置の第２領域１４では、生成される転位欠陥が低密度となる。当該転位欠陥については、図示を省略する。一方、構造物１１，１２に起因して、化合物半導体層２の構造物１１，１２の上方に位置する第１領域１３には、第２領域１４の転位欠陥よりも高い密度の転位欠陥１３ａが生成される。転位欠陥１３ａの密度は、上述した理由から、例えば１×１０5／ｃｍ2程度以上で５×１０11／ｃｍ2程度以下の範囲内の所定値、例えば１×１０9／ｃｍ2程度とされる。
【００７４】
バッファ層に転位線が存在すると、転位線は電流リークパスとなるため、このデバイス奥部まで電子が転位線を伝達する形で拡散する。これは、デバイス動作時に電子がバッファ層にまで到達し易くなることを意味している。品質の低いバッファ層には電子トラップが多く存在するため、電子トラップが電子を捕獲して電流コラプスの要因となることが懸念される。変形例３では、バッファ層２ｂの上方の下層部分２ｃ１上に構造物１１，１２が形成されているため、化合物半導体層２のうち初期層２ａ及びバッファ層２ｂには高密度の転位欠陥１３ａは形成されない。そのため、化合物半導体層２の品質に大きな影響を与える初期層２ａ及びバッファ層２ｂには、高密度の転位欠陥１３ａの影響はなく、高品質の化合物半導体層２が得られる。
【００７５】
また、化合物半導体層２の結晶品質を大きく左右するのは、Ｓｉ基板１の直上に成長する初期層２ａである。変形例３では、初期層２ａの成長時に、転位密度を制御する表面保護層が存在しないため、例えば超高温条件や、腐食性が高い超高ＮＨ3分圧等の過酷な条件など、成長条件を自由に設定することが可能となる。これにより、化合物半導体層２のうち下層部分２ｃ１の上方に成長される化合物半導体の結晶品質が向上する。
【００７６】
続いて、第１の実施形態の図１（ｃ）〜図２（ｂ）と同様の工程を行う。以上により、図１２に示すように、化合物半導体層２の表面において、高密度の転位欠陥１３ａが形成された第１領域１３上に第１電極であるソース電極４及びドレイン電極５が形成される。一方、転位欠陥の密度が転位欠陥１３ａよりも低い第２領域１４上に第２電極であるゲート電極６が形成される。
【００７７】
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００７８】
変形例３においては、化合物半導体層２のソース電極４及びドレイン電極５の直下には、高密度の転位欠陥１３ａによる電流リークパスが形成されており、低いコンタクト抵抗が得られ、大電流動作が実現する。
【００７９】
一方、化合物半導体層２のゲート電極６の直下には、高密度の転位欠陥１３ａが存在しない（転位欠陥の密度が転位欠陥１３ａよりも低い。）。化合物半導体層２の最表面にｎ型不純物が存在するが、このことのみでは、大きな電流リークパスが形成されることはない。従ってゲート電極６については、化合物半導体層２との間で高抵抗が得られ、ゲートリーク電流の小さいゲート構造が実現する。
【００８０】
以上説明したように、変形例３によれば、化合物半導体層２とソース電極４及びドレイン電極５並びにゲート電極６との間に要求される、低抵抗及び高抵抗という相反する特性が共に満たされる。これにより、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８１】
（変形例４）
変形例４では、ゲート絶縁膜を備えた所謂ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１３は、第１の実施形態の変形例４によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００８２】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）と同様の諸工程を行う。このとき、図１３（ａ）に示すように、化合物半導体層２上に第１電極であるソース電極４及びドレイン電極５が形成される。
【００８３】
続いて、図１３（ｂ）に示すように、化合物半導体層２上にゲート絶縁膜７を形成する。
詳細には、化合物半導体層２上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜７が形成される。
【００８４】
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００８５】
続いて、図１３（ｃ）に示すように、ゲート絶縁膜７上に、第２電極として、ゲート電極６を形成する。ゲート電極６は、化合物半導体層２の表面における低密度の転位欠陥２４が形成された領域に、ゲート絶縁膜７を介して形成される。
【００８６】
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、変形例４によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００８７】
変形例４においては、化合物半導体層２のソース電極４及びドレイン電極５の直下には、高密度の転位欠陥１３ａによる電流リークパスが形成されており、低いコンタクト抵抗が得られ、大電流動作が実現する。
【００８８】
一方、化合物半導体層２のゲート電極６の下方には、高密度の転位欠陥１３ａが存在しない（転位欠陥の密度が転位欠陥１３ａよりも低い。）。化合物半導体層２の最表面にｎ型不純物が存在するが、このことのみでは、大きな電流リークパスが形成されることはない。変形例４では、ゲート電極６と化合物半導体層２の表面との間にゲート絶縁膜７が設けられており、ゲートリーク電流の更なる抑制に寄与する。従ってゲート電極６については、化合物半導体層２との間で高抵抗が得られ、ゲートリーク電流の小さいゲート構造が実現する。
【００８９】
以上説明したように、変形例４によれば、化合物半導体層２とソース電極４及びドレイン電極５並びにゲート電極６との間に要求される、低抵抗及び高抵抗という相反する特性が共に満たされる。これにより、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００９０】
なお、変形例４においても、変形例１〜３を適用することができる。
具体的には、変形例１を適用して、構造物１１，１２を、複数の微細な構造体が並んで集合するように形成することができる。
変形例２を適用して、構造物１１，１２を、バッファ層２ｂ上に形成することができる。
変形例３を適用して、構造物１１，１２を、電子走行層２ｃ内に形成することができる。
【００９１】
（変形例５）
変形例５では、化合物半導体層２の一部構成が異なる点で第１の実施形態と相違する。
図１４〜図１５は、第１の実施形態の変形例５によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００９２】
先ず、第１の実施形態の図１（ａ）〜図１（ｂ）と同様の諸工程を行う。ここで、ｎ−ＧａＮのキャップ層２ｅを形成する代わりに、ｎ型不純物をドープすることなく、ｉ−ＧａＮのキャップ層３１ａを形成する。以上により、図１４（ａ）に示すように、Ｓｉ基板１上の構造物１１，１２を埋め込む化合物半導体層３１が形成される。化合物半導体層３１は、初期層２ａ、バッファ層２ｂ、電子走行層２ｃ、電子供給層２ｄ、及びｉ−ＧａＮのキャップ層３１ａを有している。
【００９３】
化合物半導体層３１において、Ｓｉ基板１の上方で構造物１１，１２が不在である位置の第２領域１４では、生成される転位欠陥が低密度となる。当該転位欠陥については、図示を省略する。一方、構造物１１，１２に起因して、化合物半導体層３１の構造物１１，１２の上方に位置する第１領域１３には、第２領域１４の転位欠陥よりも高い密度の転位欠陥１３ａが生成される。転位欠陥１３ａの密度は、上述した理由から、例えば１×１０5／ｃｍ2程度以上で５×１０11／ｃｍ2程度以下の範囲内の所定値、例えば１×１０9／ｃｍ2程度とされる。
【００９４】
続いて、図１４（ｂ）に示すように、化合物半導体層３１に溝３２，３３を形成する。
詳細には、先ず、化合物半導体層３１上に例えばＳｉＮ膜３４を形成する。ＳｉＮ膜３４上にレジストを塗布し、リソグラフィーによりレジストを加工して、ソース電極及びドレイン電極の形成部位を含む領域を露出させる各開口を有するレジストマスクを形成する。
このレジストマスクを用いて、ＳｉＮ膜３４及び化合物半導体層３１の各開口から露出する部位をエッチングする。このエッチングにより、レジストマスクの各開口に対応するＳｉＮ膜３４、及び化合物半導体層３１のキャップ層３１ａ、電子供給層２ｄ、電子走行層２ｃの一部が除去され、溝３２，３３が形成される。レジストマスクは、薬液を用いたウェット処理等により除去される。
【００９５】
続いて、図１４（ｃ）に示すように、溝３２，３３を埋め込む最成長層３５，３６を形成する。
詳細には、例えばＭＯＶＰＥ法により、溝３２，３３を埋め込むようにｎ−ＧａＮを最成長する。化合物半導体層３１のＳｉＮ膜３４の形成部分には、ｎ−ＧａＮは成長しない。これにより、最成長層３５，３６が選択的に形成される。最成長層３５，３６を形成する際には、溝３２，３３の底面には転位欠陥１３ａが位置しており、最成長層３５，３６にも同様に転位欠陥１３ａが引き継がれて形成されることになる。ＧａＮにドープするｎ型不純物は例えばＳｉを用いる。ＧａＮへのＳｉドーピングは、ＳｉＨ4ガスの流量を徐々に増加させてゆき、上面近傍で例えば５×１０16／ｃｍ3以上の所定値、ここでは、１×１０18／ｃｍ3程度となるように調節する。なお、最成長層３５，３６は、その膜厚方向についてｎ型不純物濃度が均一の濃度プロファイルを有するものでも良い。ＳｉＮ膜３４は、ウェットエッチング等により除去される。
【００９６】
続いて、第１の実施形態の図１（ｃ）と同様に、素子分離構造３を形成する。
続いて、図１５（ａ）に示すように、第１の実施形態の図２（ａ）と同様に、第１電極として、ソース電極４及びドレイン電極５を形成する。ソース電極４及びドレイン電極５は、化合物半導体層３１の最成長層３５，３６の表面における高密度の転位欠陥１３ａが形成された第１領域１３上に形成される。
【００９７】
続いて、図１５（ｂ）に示すように、第１の実施形態の図２（ｂ）と同様に、第２電極として、ゲート電極６を形成する。ゲート電極６は、転位欠陥の密度が転位欠陥１３ａよりも低い第２領域１４上に形成される。
【００９８】
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、変形例５によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００９９】
変形例５においては、化合物半導体層３１のソース電極４及びドレイン電極５の直下には、高密度の転位欠陥１３ａによる電流リークパスが形成されており、低いコンタクト抵抗が得られ、大電流動作が実現する。高密度の転位欠陥１３ａ及び化合物半導体層３１の最表面（第１領域１３のうちの最表面を含む上層部分である最成長層３５，３６）におけるｎ型不純物の両者が揃うことによるリーク電流パスの形成は、以下のように理解できる。転位欠陥においては、不純物や点欠陥がその周りに集まることが知られている。このため、化合物半導体層３１の最表面にドープしたｎ型不純物は転位線の近傍に集まり易く、ｎ型不純物濃度が局所的に増加する。これにより、最表面におけるピット位置が電流リークパスとして働くと考えられる。
【０１００】
一方、化合物半導体層３１のゲート電極６の直下には、高密度の転位欠陥１３ａが存在しない（転位欠陥の密度が転位欠陥１３ａよりも低い。）。変形例５では、ゲート電極６の直下（第２領域１４のうちの最表面を含む上層部分であるキャップ層３１ａ）にはｎ型不純物が存在しないため、更にゲートリークが抑止される。従ってゲート電極６については、化合物半導体層３１との間で高抵抗が得られ、ゲートリーク電流の小さいゲート構造が実現する。
【０１０１】
以上説明したように、変形例５によれば、化合物半導体層３１とソース電極４及びドレイン電極５並びにゲート電極６との間に要求される、低抵抗及び高抵抗という相反する特性が共に満たされる。これにより、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１０２】
なお、変形例５においても、変形例１〜４を適用することができる。
具体的には、変形例１を適用して、構造物１１，１２を、複数の微細な構造体が並んで集合するように形成することができる。
変形例２を適用して、構造物１１，１２を、バッファ層２ｂ上に形成することができる。
変形例３を適用して、構造物１１，１２を、電子走行層２ｃ内に形成することができる。
変形例４を適用して、ゲート電極６と化合物半導体層２との間に例えば厚みが２ｎｍ程度の薄い絶縁膜を形成することができる。
【０１０３】
［第２の実施形態］
本実施形態では、化合物半導体装置として、窒化物半導体のダイオードを開示する。
図１６〜図１７は、第２の実施形態によるダイオードの製造方法を工程順に示す概略断面図である。
【０１０４】
先ず、図１６（ａ）に示すように、成長用基板として例えばＳｉ基板４１上に、構造物５１を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【０１０５】
詳細には、Ｓｉ基板４１上に例えば絶縁物、具体的にはＳｉＯ2、ＳｉＮ、ＳｉＯＮ等、ここではＳｉＯ2をＣＶＤ法により例えば４０ｎｍ程度の厚みに堆積する。堆積されたＳｉＯ2をリソグラフィー及びエッチングにより加工し、Ｓｉ基板４１上で後のカソード電極の形成領域の形成領域の下方に位置整合する部位のみに例えば１μｍ程度の幅にＳｉＯ2を残す。以上により、Ｓｉ基板４１上にＳｉＯ2からなる構造物５１が形成される。
【０１０６】
続いて、図１６（ｂ）に示すように、Ｓｉ基板４１上に、構造物５１を埋め込むように化合物半導体層４２を形成する。
化合物半導体層４２は、初期層４２ａ、バッファ層４２ｂ、及びドリフト層４２ｃを有している。
【０１０７】
詳細には、Ｓｉ基板４１上に、例えばＭＯＶＰＥ法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、ＭＢＥ法等を用いても良い。
Ｓｉ基板１上に、ＡｌＮ、Ａｌ組成を変化させた多層構造（０．２＜ｘ＜０．８）のＡｌxＧａ1-xＮ、及びｎ−ＧａＮを順次成長する。ＡｌＮは５ｎｍ程度の厚みに、ＡｌxＧａ1-xＮの多層構造は総厚で５００ｎｍ程度の厚みに、ｎ−ＧａＮは１μｍ程度の厚みにそれぞれ成長する。以上により、初期層４２ａ、バッファ層４２ｂ、及びドリフト層４２ｃが形成される。
【０１０８】
ＡｌＮの成長条件としては、原料ガスとしてＴＭＡガス及びＮＨ3ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【０１０９】
ドリフト層４２ｃのｎ−ＧａＮの成長時には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮにＳｉをドープする。ｎ型不純物としては、Ｓｉの代わりにＧｅ又はＯ等を用いても良い。ドリフト層４２ｃは、下面から上面に向かうにつれて徐々にｎ型不純物濃度が高くなる濃度プロファイルを有する。この場合、ＧａＮへのＳｉドーピングは、ＳｉＨ4ガスの流量を徐々に増加させてゆき、上面近傍で例えば５×１０16／ｃｍ3以上の所定値、ここでは、１×１０18／ｃｍ3程度となるように調節する。なお、ドリフト層４２ｃは、その膜厚方向についてｎ型不純物濃度が均一の濃度プロファイルを有するものでも良い。
【０１１０】
本実施形態では、Ｓｉ基板４１上の構造物５１を埋め込むように化合物半導体層４２が形成されている。化合物半導体層４２において、Ｓｉ基板４１の上方で構造物５１が不在である位置の第２領域５３では、生成される転位欠陥が低密度となる。当該転位欠陥については、図示を省略する。一方、構造物５１に起因して、化合物半導体層４２の構造物５１の上方に位置する第１領域５２には、第２領域５３の転位密度よりも高い密度の転位欠陥５２ａが生成される。転位欠陥５２ａの密度は、第１の実施形態で説明した理由から、例えば１×１０5／ｃｍ2程度以上で５×１０11／ｃｍ2程度以下の範囲内の所定値、例えば１×１０9／ｃｍ2程度とされる。
【０１１１】
図１６（ｂ）に引き続き、図１６（ｃ）に示すように、素子分離構造４３を形成する。
詳細には、化合物半導体層４２の素子分離領域に、例えばＡｒを注入する。これにより、化合物半導体層４２及びＳｉ基板１の表層部分に素子分離構造４３が形成される。素子分離構造４３により、化合物半導体層４２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ法を用いて行っても良い。このとき、化合物半導体層４２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【０１１２】
続いて、図１７（ａ）に示すように、第１電極として、アノード電極４４を形成する。
詳細には、先ず、アノード電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層４２上に塗布し、アノード電極の形成部位を露出させる開口を形成する。第１電極であるアノード電極の形成部位は、化合物半導体層４２の表面において、構造物５１の上方に位置する高密度の転位欠陥５２ａが形成された第１領域５２である。以上により、当該開口を有するレジストマスクが形成される。
【０１１３】
このレジストマスクを用いて、第１電極材料を、例えば蒸着法により、化合物半導体層２の表面におけるアノード電極の形成部位（第１領域５２）を露出させる開口内を含むレジストマスク上に堆積する。第１電極材料としては、後述する第２電極であるカソード電極の第２電極材料よりも仕事関数の低い材料、例えばＴｉ，Ａｌ，Ｉｎ等から適宜選ばれたものを用いる。ここでは、例えばＴｉ（下層）／Ａｌ（上層）を用いる。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴｉ／Ａｌをドリフト層４２ｃとオーミックコンタクトさせる。Ｔｉ／Ａｌのドリフト層４２ｃとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、化合物半導体層４２の表面における高密度の転位欠陥５２ａが形成された各第１領域５２上にアノード電極４４が形成される。
【０１１４】
続いて、図１７（ｂ）に示すように、第２電極として、カソード電極４５を形成する。
詳細には、先ず、カソード電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層４２の表面に塗布し、カソード電極の形成部位を露出させる開口を形成する。第２電極であるカソード電極の形成部位は、化合物半導体層４２の表面において、下方に構造物５１が不在であって転位欠陥が低密度の第２領域５３である。以上により、当該開口を有するレジストマスクが形成される。
【０１１５】
このレジストマスクを用いて、第２電極材料を、例えば蒸着法により、カソード電極の形成部位（第２領域５３）を露出させる開口内を含むレジストマスク上に堆積する。第２電極材料としては、カソード電極の第１電極材料よりも仕事関数の低い材料、例えばＮｉ，Ｐｔ，Ｐｄ，Ａｕ等から適宜選ばれたものを用いる。ここでは、例えばＮｉ（下層）／Ａｕ（上層）を用いる。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、化合物半導体層４２の表面における、転位欠陥が低密度である第２領域５３上にカソード電極４５が形成される。
【０１１６】
しかる後、層間絶縁膜の形成、カソード電極４４、アノード電極４５と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるダイオードが形成される。
【０１１７】
本実施形態においては、化合物半導体層４２のアノード電極４４の直下には、高密度の転位欠陥５２ａが形成されている。そのため、化合物半導体層４２のアノード電極４４下では低抵抗となり、アノード電極４４からカソード電極４４に向かう順方向は、低抵抗の電流経路となる。一方、化合物半導体層４２のカソード電極４５の直下には、高密度の転位欠陥５２ａが存在しない（転位欠陥の密度が転位欠陥５２ａよりも低い。）。そのため、化合物半導体層４２のアノード電極４４下では高抵抗となり、カソード電極４４からアノード電極４４に向かう逆方向は、順方向よりも高抵抗の電流経路となる。
【０１１８】
以上説明したように、本実施形態によれば、化合物半導体層４２とアノード電極４４及びカソード電極４５との間に要求される、低抵抗及び高抵抗という相反する特性が共に満たされる。これにより、順方向及び逆方向が確実に規定されたダイオードが実現する。
【０１１９】
なお、本実施形態についても、第１の実施形態の諸変形例を適用することができる。
具体的には、変形例１を適用して、構造物５１を、複数の微細な構造体が並んで集合するように形成することができる。
変形例２を適用して、構造物５１を、バッファ層４２ｂ上に形成することができる。
変形例３を適用して、構造物５１を、ドリフト層４２ｃ内に形成することができる。
変形例４を適用して、カソード電極４５と化合物半導体層４２との間に例えば厚みが２ｎｍ程度の薄い絶縁膜を形成することができる。
変形例５を適用して、化合物半導体層４２のアノード電極４５の直下の部位をｉ−ＧａＮとし、カソード電極４４の直下の部位にｎ−ＧａＮの再成長層を形成することができる。
【０１２０】
（第３の実施形態）
本実施形態では、第１の実施形態及びその諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１８は、第３の実施形態による電源装置の概略構成を示す結線図である。
【０１２１】
本実施形態による電源装置は、高圧の一次側回路６１及び低圧の二次側回路６２と、一次側回路６１と二次側回路６２との間に配設されるトランス６３とを備えて構成される。
一次側回路６１は、交流電源６４と、いわゆるブリッジ整流回路６５と、複数（ここでは４つ）のスイッチング素子６６ａ，６６ｂ，６６ｃ，６６ｄとを備えて構成される。また、ブリッジ整流回路６５は、スイッチング素子６６ｅを有している。
二次側回路６２は、複数（ここでは３つ）のスイッチング素子６７ａ，６７ｂ，６７ｃを備えている。
【０１２２】
本実施形態では、一次側回路６１のスイッチング素子６６ａ，６６ｂ，６６ｃ，６６ｄ，６６ｅが、第１の実施形態及びその諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路６２のスイッチング素子６７ａ，６７ｂ，６７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【０１２３】
本実施形態では、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【０１２４】
（第４の実施形態）
本実施形態では、第１の実施形態及びその諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１９は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【０１２５】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路７１と、ミキサー７２ａ，７２ｂと、パワーアンプ７３とを備えている。
ディジタル・プレディストーション回路７１は、入力信号の非線形歪みを補償するものである。ミキサー７２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ７３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及びその諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１９では、例えばスイッチの切り替えにより、出力側の信号をミキサー７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路７１に送出できる構成とされている。
【０１２６】
本実施形態では、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【０１２７】
［他の実施形態］
第１、第３及び第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【０１２８】
（その他のＨＥＭＴ例１）
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１、第３及び第４の実施形態では、電子走行層がｉ−ＧａＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極が殆ど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【０１２９】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができる信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１３０】
（その他のＨＥＭＴ例２）
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第５の実施形態では、電子走行層がｉ−ＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
【０１３１】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ゲートリーク電流が小さいにも関わらず大電流動作を得ることができる信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１３２】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【０１３３】
（付記１）化合物半導体層と、
前記化合物半導体層の上方に設けられた第１電極と、
前記化合物半導体層の上方に設けられており、前記第１電極よりも仕事関数の高い第２電極と、
前記第１電極の下方で前記化合物半導体層内の位置に設けられており、前記第２電極の下方には不在である構造物と
を備えており、
前記化合物半導体層は、前記構造物と前記第１電極との間の第１領域が前記第２電極の下方の第２領域よりも転位欠陥の密度が高いことを特徴とする化合物半導体装置。
【０１３４】
（付記２）前記構造物は、複数の構造体が集合してなるものであることを特徴とする付記１に記載の化合物半導体装置。
【０１３５】
（付記３）前記第１領域における転位欠陥の密度が１×１０5／ｃｍ2以上で５×１０11／ｃｍ2以下の範囲内の値であることを特徴とする付記１又は２に記載の化合物半導体装置。
【０１３６】
（付記４）前記化合物半導体層は、前記第１電極下の少なくとも最表面にｎ型不純物を含有することを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
【０１３７】
（付記５）前記化合物半導体層は、前記第２領域のうちの最表面を含む上層部分がｎ型不純物を含有しておらず、前記第１領域のうちの最表面を含む上層部分がｎ型不純物を含有することを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【０１３８】
（付記６）基板上に前記化合物半導体層が設けられており、
前記構造物は、前記基板上に位置していることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
【０１３９】
（付記７）前記化合物半導体層は、バッファ層と、前記バッファ層の上方の電子走行層とを有しており、
前記構造物は、前記バッファ層上に位置していることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
【０１４０】
（付記８）前記化合物半導体層は、電子走行層を有しており、
前記構造物は、前記電子走行層内に位置していることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
【０１４１】
（付記９）前記化合物半導体層と前記第２電極との間に絶縁膜が設けられていることを特徴とする付記１〜８のいずれか１項に記載の化合物半導体装置。
【０１４２】
（付記１０）構造物を形成する工程と、
前記構造物を埋め込んで、前記構造物の上方の第１領域が、前記構造物が不在である第２領域よりも転位欠陥の密度が高い化合物半導体層を形成する工程と、
前記化合物半導体層の上方において、前記第１領域に第１電極を形成する工程と、
前記化合物半導体層の上方において、前記第２領域に前記第１電極よりも仕事関数の高い第２電極を形成する工程と
を備えたことを特徴とする化合物半導体装置の製造方法。
【０１４３】
（付記１１）前記構造物は、複数の構造体が集合してなるものであることを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【０１４４】
（付記１２）前記第１領域における転位欠陥の密度が１×１０5／ｃｍ2以上で５×１０11／ｃｍ2以下の範囲内の値であることを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
【０１４５】
（付記１３）前記化合物半導体層は、前記第１電極下の少なくとも最表面にｎ型不純物を含有することを特徴とする付記１０〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
【０１４６】
（付記１４）前記化合物半導体層は、前記第２領域のうちの最表面を含む上層部分がｎ型不純物を含有しておらず、前記第１領域のうちの最表面を含む上層部分がｎ型不純物を含有することを特徴とする付記１０〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
【０１４７】
（付記１５）基板上に前記化合物半導体層が設けられており、
前記構造物は、前記基板上に位置することを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
【０１４８】
（付記１６）前記化合物半導体層は、バッファ層と、前記バッファ層の上方の電子走行層とを有しており、
前記構造物は、前記バッファ層上に位置することを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
【０１４９】
（付記１７）前記化合物半導体層は、電子走行層を有しており、
前記構造物は、前記電子走行層内に位置することを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
【０１５０】
（付記１８）前記化合物半導体層と前記第２電極との間に絶縁膜が形成されることを特徴とする付記１０〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
【０１５１】
（付記１９）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に設けられた第１電極と、
前記化合物半導体層の上方に設けられており、前記第１電極よりも仕事関数の高い第２電極と、
前記第１電極の下方で前記化合物半導体層内の位置に設けられており、前記第２電極の下方には不在である構造物と
を備えており、
前記化合物半導体層は、前記構造物と前記第１電極との間の第１領域が前記第２電極の下方の第２領域よりも転位欠陥の密度が高いことを特徴とする電源回路。
【０１５２】
（付記２０）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に設けられた第１電極と、
前記化合物半導体層の上方に設けられており、前記第１電極よりも仕事関数の高い第２電極と、
前記第１電極の下方で前記化合物半導体層内の位置に設けられており、前記第２電極の下方には不在である構造物と
を備えており、
前記化合物半導体層は、前記構造物と前記第１電極との間の第１領域が前記第２電極の下方の第２領域よりも転位欠陥の密度が高いことを特徴とする高周波増幅器。
【符号の説明】
【０１５３】
１，４１  Ｓｉ基板
２，３１，４２  化合物半導体層
２ａ，４２ａ  初期層
２ｂ，４２ｂ  バッファ層
２ｃ  電子走行層
２ｃ１  下層部分
２ｃ２  上層部分
２ｄ  電子供給層
２ｅ，３１ａ  キャップ層
３，４３  素子分離構造
４  ソース電極４
５  ドレイン電極
６  ゲート電極
７  ゲート絶縁膜
１１，１２，２１，２２，５１  構造物
１３，２３，５２  第１領域
１３ａ，１４ａ，２３ａ，５２ａ  転位欠陥
１４，２４，５３  第２領域
２１ａ，２２ａ  構造体
３２，３３  溝
３４  ＳｉＮ膜
３５，３６  最成長層
４２ｃ  ドリフト層
４４  アノード電極
４５  カソード電極
６１  一次側回路
６２  二次側回路
６３  トランス
６４  交流電源
６５  ブリッジ整流回路
６６ａ，６６ｂ，６６ｃ，６６ｄ，６６ｅ，６７ａ，６７ｂ，６７ｃ  スイッチング素子
７１  ディジタル・プレディストーション回路
７２ａ，７２ｂ  ミキサー
７３  パワーアンプ
【図１】
2019054133.tif 000003
【図２】
2019054133.tif 000004
【図３】
2019054133.tif 000005
【図４】
2019054133.tif 000006
【図５】
2019054133.tif 000007
【図６】
2019054133.tif 000008
【図７】
2019054133.tif 000009
【図８】
2019054133.tif 000010
【図９】
2019054133.tif 000011
【図１０】
2019054133.tif 000012
【図１１】
2019054133.tif 000013
【図１２】
2019054133.tif 000014
【図１３】
2019054133.tif 000015
【図１４】
2019054133.tif 000016
【図１５】
2019054133.tif 000017
【図１６】
2019054133.tif 000018
【図１７】
2019054133.tif 000019
【図１８】
2019054133.tif 000020
【図１９】
2019054133.tif 000021