(57)【要約】【課題】信号線の本数を削減することが可能な液体噴射ヘッドおよび液体噴射記録装置を提供する。【解決手段】本開示の一実施の形態に係る液体噴射ヘッドは、液体を噴射する複数のノズルを有する噴射部と、外部のヘッド制御部から供給される画像データ信号およびクロック信号に基づいて、ノズルから液体を噴射させるための駆動信号を生成し、その駆動信号を噴射部に対して出力する複数の駆動回路部とを備えたものである。これら複数の駆動回路部はそれぞれ、複数のノズルごとの駆動信号を生成する駆動信号生成部と、所定の入力信号におけるジッタを抑制して出力するジッタ抑制回路とを有している。複数の駆動回路部同士において、相対的に前段側に位置する駆動回路部におけるジッタ抑制回路によるジッタ抑制後の信号が、相対的に後段側に位置する駆動回路部に対して入力されていることにより、複数の駆動回路部同士が、互いに直列的に多段接続されている。【選択図】図３
2019209600.tif 000002
【特許請求の範囲】
【請求項１】
液体を噴射する複数のノズルを有する噴射部と、
外部のヘッド制御部から供給される画像データ信号およびクロック信号に基づいて、前記ノズルから前記液体を噴射させるための駆動信号を生成し、前記駆動信号を前記噴射部に対して出力する、複数の駆動回路部と
を備え、
前記複数の駆動回路部がそれぞれ、
前記複数のノズルごとの前記駆動信号を生成する駆動信号生成部と、
所定の入力信号におけるジッタを抑制して出力するジッタ抑制回路と
を有しており、
前記複数の駆動回路部同士において、
相対的に前段側に位置する前記駆動回路部における前記ジッタ抑制回路によるジッタ抑制後の信号が、
相対的に後段側に位置する前記駆動回路部に対して入力されていることにより、
前記複数の駆動回路部同士が、互いに直列的に多段接続されている
液体噴射ヘッド。
【請求項２】
前記複数の駆動回路部はそれぞれ、
前記ジッタ抑制回路からの出力信号と、前記画像データ信号を含む他の信号とがそれぞれ、複数の入力信号として入力されると共に、前記複数の入力信号間におけるスキューを調整する、パラレル／シリアル変換部を更に有し、
前記パラレル／シリアル変換部からの出力信号が、前記駆動回路部の外部へと出力される
請求項１に記載の液体噴射ヘッド。
【請求項３】
前記ヘッド制御部から前記駆動回路部へと供給される前記画像データ信号および前記クロック信号がそれぞれ、差動伝送信号である
請求項１または請求項２に記載の液体噴射ヘッド。
【請求項４】
前記所定の入力信号が、前記クロック信号である
請求項１ないし請求項３のいずれか１項に記載の液体噴射ヘッド。
【請求項５】
前記駆動信号生成部は、前記複数のノズルごとの前記駆動信号に対応して、前記画像データ信号を前段側から後段側へと順次転送して保持する、シフトレジスタ部を有しており、
前記シフトレジスタ部は、前記クロック信号とストローブ信号との論理積信号に同期して、前記前段側から前記後段側への順次転送を行う
請求項４に記載の液体噴射ヘッド。
【請求項６】
請求項１ないし請求項５のいずれか１項に記載の液体噴射ヘッドと、
前記画像データ信号および前記クロック信号をそれぞれ、前記液体噴射ヘッドに対して供給する前記ヘッド制御部と
を備えた液体噴射記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、液体噴射ヘッドおよび液体噴射記録装置に関する。
【背景技術】
【０００２】
液体噴射ヘッドを備えた液体噴射記録装置が様々な分野に利用されており、液体噴射ヘッドとしては、各種方式のものが開発されている。また、例えば特許文献１には、液体噴射ヘッドにおけるデータ転送の手法が、提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１１６７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような液体噴射ヘッドでは一般に、データ転送の際の信号線の本数を削減することが求められている。信号線の本数を削減することが可能な液体噴射ヘッドおよび液体噴射記録装置を提供することが望ましい。
【課題を解決するための手段】
【０００５】
本開示の一実施の形態に係る液体噴射ヘッドは、液体を噴射する複数のノズルを有する噴射部と、外部のヘッド制御部から供給される画像データ信号およびクロック信号に基づいて、ノズルから液体を噴射させるための駆動信号を生成し、その駆動信号を噴射部に対して出力する複数の駆動回路部とを備えたものである。これら複数の駆動回路部はそれぞれ、複数のノズルごとの駆動信号を生成する駆動信号生成部と、所定の入力信号におけるジッタを抑制して出力するジッタ抑制回路とを有している。複数の駆動回路部同士において、相対的に前段側に位置する駆動回路部におけるジッタ抑制回路によるジッタ抑制後の信号が、相対的に後段側に位置する駆動回路部に対して入力されていることにより、複数の駆動回路部同士が、互いに直列的に多段接続されている。
【０００６】
本開示の一実施の形態に係る液体噴射記録装置は、上記本開示の一実施の形態に係る液体噴射ヘッドと、画像データ信号およびクロック信号をそれぞれ、上記液体噴射ヘッドに対して供給するヘッド制御部とを備えたものである。
【発明の効果】
【０００７】
本開示の一実施の形態に係る液体噴射ヘッドおよび液体噴射記録装置によれば、信号線の本数を削減することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本開示の一実施の形態に係る液体噴射装置の概略構成例を表すブロック図である。
【図２】図１に示した液体噴射ヘッドにおける各駆動回路基板内の構成例を表すブロック図である。
【図３】図２に示した各駆動回路部の構成例を表すブロック図である。
【図４】図３に示した駆動信号生成部の構成例を表すブロック図である。
【図５】図３に示した各駆動回路部における動作例を模式的に表すタイミング図である。
【図６】比較例に係る液体噴射ヘッドにおける各駆動回路部の構成例を表すブロック図である。
【図７】実施の形態および比較例に係る動作例同士を対比して表す模式タイミング図である。
【発明を実施するための形態】
【０００９】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（ジッタ抑制回路を含む複数の駆動回路部同士をカスケード接続した例）
２．変形例
【００１０】
＜１．実施の形態＞
［プリンタ３の構成］
図１は、本開示の一実施の形態に係る液体噴射記録装置としてのプリンタ３の概略構成例を、ブロック図で表したものである。図２は、図１に示した液体噴射ヘッドとしてのインクジェットヘッド１における、各駆動回路基板内（後述する駆動回路基板５２ａ，５２ｂ，５２ｃ内）の構成例を、ブロック図で表したものである。図３は、図２に示した各駆動回路部（後述する駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ）の構成例を、ブロック図で表したものである。図４は、図３に示した駆動信号生成部（後述する駆動信号生成部１２２）の構成例を、ブロック図で表したものである。なお、これらの図１〜図４において、信号の配線上に示した「／Ｎ」（Ｎ：正の整数）は、配線の本数を示しており、以降のブロック図（後述する図６）においても同様である。また、本明細書の説明に用いられる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１１】
プリンタ３は、後述するインク９を利用して、被記録媒体（例えば記録紙）に対し、画像や文字等の記録（印刷）を行うインクジェットプリンタである。このプリンタ３は、図１に示したように、インクジェットヘッド１と、ヘッド制御部２とを備えている。
【００１２】
なお、インクジェットヘッド１は、本開示における「液体噴射ヘッド」の一具体例に対応し、プリンタ３は、本開示における「液体噴射記録装置」の一具体例に対応している。また、インク９は、本開示における「液体」の一具体例に対応している。
【００１３】
（Ａ．ヘッド制御部２）
ヘッド制御部２は、インクジェットヘッド１に対して、各種の情報（データ）を供給するものである。具体的には図１に示したように、ヘッド制御部２は、インクジェットヘッド１内の後述する複数の駆動部１２に対してそれぞれ、２つのシリアルデータ信号Ｄｓ１，Ｄｓ２と、１つのクロック信号ＣＬＫとを、それぞれ供給するようになっている。
【００１４】
ここで、これらのシリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫはそれぞれ、例えば、ＬＶＤＳ（Low Voltage Differential Signaling：低電圧差動信号）にて伝送されるようになっている。すなわち、図１中に示したように、シリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫはそれぞれ、一対（２本）の差動伝送信号を用いて構成されている。これにより、小振幅信号による高速伝送が可能となるとともに、差動伝送信号を用いることで同相ノイズの除去能力が向上するようになっている。更に、詳細は後述するが（図５）、シリアルデータ信号Ｄｓ１，Ｄｓ２はそれぞれ、クロック信号ＣＬＫに同期しており、１クロック期間（後述する１つの周期Ｔの期間）内に、７ビット分のシリアルデータを含んでいる。ただし、７ビットには限られず、７ビット以外のビット数（１または複数のビット数）のシリアルデータであってもよい。
【００１５】
また、本実施の形態では、これらのシリアルデータ信号Ｄｓ１，Ｄｓ２にはそれぞれ、詳細は後述するが（図５参照）、ｍビット（ｍ：２以上の整数，この例では４ビット）のシリアル画素データ信号ＰＤｓとともに、他の信号が多重化されている。具体的には、この例ではシリアルデータ信号Ｄｓ１は、４ビットのシリアル画素データ信号ＰＤｓとともに、後述するストローブ信号ＳＴＢを含んで構成されている。また、この例ではシリアルデータ信号Ｄｓ２は、４ビットのシリアル画素データ信号ＰＤｓとともに、後述するファイアリング信号（吐出開始信号）ＦＩＲＥを含んで構成されている。更に、本実施の形態では、シリアルデータ信号Ｄｓ１には、インクジェットヘッド１における後述する複数のノズルのうちの奇数番目に位置するノズルに対応して個別に規定された、シリアル画素データ信号ＰＤｓが含まれるようになっている。一方、シリアルデータ信号Ｄｓ２には、インクジェットヘッド１における後述する複数のノズルのうちの偶数番目に位置するノズルに対応して個別に規定された、シリアル画素データ信号ＰＤｓが含まれるようになっている。
【００１６】
なお、このようなシリアル画素データ信号ＰＤｓは、本開示における「画像データ信号」の一具体例に対応している。
【００１７】
（Ｂ．インクジェットヘッド１）
インクジェットヘッド１は、図１，図２中の破線の矢印で示したように、後述する複数のノズルから被記録媒体に対して液滴状のインク９を噴射（吐出）して、画像や文字等の記録を行うヘッドである。このインクジェットヘッド１は、図１に示したように、１つのコネクタ５０と、１つの中継基板５１と、４つの駆動回路基板５２ａ，５２ｂ，５２ｃ，５２ｄとを備えている。
【００１８】
コネクタ５０は、図１に示したように、ヘッド制御部２からインクジェットヘッド１（各駆動回路基板５２ａ，５２ｂ，５２ｃ，５２ｄ）へ向けて供給された、シリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫがそれぞれ入力される、コネクタ部分である。
【００１９】
中継基板５１は、図１に示したように、コネクタ５０と各駆動回路基板５２ａ，５２ｂ，５２ｃ，５２ｄとの間において、シリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫをそれぞれ中継する基板である。
【００２０】
駆動回路基板５２ａ，５２ｂ，５２ｃ，５２ｄはそれぞれ、図１に示したように、噴射部１１と駆動部１２とを備えている基板である。これらの駆動回路基板５２ａ，５２ｂ，５２ｃ，５２ｄにおける各駆動部１２には、ヘッド制御部２から上記したコネクタ５０および中継基板５１を介して、シリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫがそれぞれ入力されるようになっている。また、各駆動部１２は、図２に示したように、複数の駆動回路部（この例では、４つの駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ）を有している。
【００２１】
（Ｂ−１．噴射部１１）
噴射部１１は、上記した複数のノズルを有しており、駆動部１２（各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ）から供給される駆動信号Ｓｄ（駆動電圧Ｖｄ）に従って、これらのノズルからインク９を噴射するようになっている（図１，図２参照）。
【００２２】
このような噴射部１１は、例えば図２に示したように、圧電アクチュエータ（アクチュエータプレート）１１１およびノズルプレート１１２を含んで構成されている。
【００２３】
ノズルプレート１１２は、ポリイミド等のフィルム材または金属材料により構成されたプレートであり、図２に示したように、上記した複数のノズル（この例では５１２個のノズル孔Ｈｎ１〜Ｈｎ５１２：以下では適宜、ノズル孔Ｈｎと総称する）を有している。これらのノズル孔Ｈｎ１〜Ｈｎ５１２は、例えば、所定の間隔をおいて一直線上（１列）に並んで形成されており、例えば円形状となっている。
【００２４】
なお、これらのノズル孔Ｈｎ１〜Ｈｎ５１２（複数のノズル孔Ｈｎ）はそれぞれ、本開示における「ノズル」の一具体例に対応している。
【００２５】
圧電アクチュエータ１１１は、例えばＰＺＴ（チタン酸ジルコン酸鉛）等の圧電材料により構成されたプレートである。この圧電アクチュエータ１１１には、図示しない複数のチャネル（圧力室）が設けられている。これらのチャネルは、インク９に対して圧力を印加するための部分であり、所定の間隔をおいて互いに平行となるよう、並んで配置されている。各チャネルは、圧電体からなる駆動壁（不図示）によってそれぞれ画成されており、断面視にて凹状の溝部となっている。
【００２６】
このようなチャネルには、インク９を吐出させるための吐出チャネルと、インク９を吐出させないダミーチャネル（非吐出チャネル）とが存在している。言い換えると、吐出チャネルにはインク９が充填される一方、ダミーチャネルにはインク９が充填されないようになっている。また、各吐出チャネルは、上記したノズルプレート１１２におけるノズル孔Ｈｎと連通している一方、各ダミーチャネルは、ノズル孔Ｈｎには連通しないようになっている。これらの吐出チャネルとダミーチャネルとは、交互に並んで配置されている。
【００２７】
上記した駆動壁における対向する内側面にはそれぞれ、駆動電極（不図示）が設けられている。この駆動電極には、吐出チャネルに面する内側面に設けられたコモン電極（共通電極）と、ダミーチャネルに面する内側面に設けられたアクティブ電極（個別電極）とが存在している。これらの駆動電極と、後述する駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄとの間は、フレキシブル基板（不図示）に形成された複数の引き出し電極（不図示）を介して、電気的に接続されている。これにより、このフレキシブル基板を介して、駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄから各駆動電極に対し、前述した駆動電圧Ｖｄ（駆動信号Ｓｄ）が印加されるようになっている（図１〜図４参照）。
【００２８】
（Ｂ−２．駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ）
駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄはそれぞれ、図２に示したように、噴射部１１における対応する複数のノズル孔Ｈｎ対して、各ノズル孔Ｈｎからインク９を噴射させるための駆動信号Ｓｄ（駆動電圧Ｖｄ）を供給する回路である。具体的には、駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄはそれぞれ、前述したヘッド制御部２から供給される、シリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫに基づいて、駆動信号Ｓｄを生成する。そして、駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄはそれぞれ、このようにして生成した駆動信号Ｓｄを、噴射部１１における対応する複数のノズル孔Ｈｎに対して、出力するようになっている。
【００２９】
なお、図２に示したように、駆動回路部１２ａからは、ノズル孔Ｈｎ１〜Ｈｎ１２８に対応する駆動信号Ｓｄが出力され、駆動回路部１２ｂからは、ノズル孔Ｈｎ１２９〜Ｈｎ２５６に対応する駆動信号Ｓｄが出力されている。また、駆動回路部１２ｃからは、ノズル孔Ｈｎ２５７〜Ｈｎ３８４に対応する駆動信号Ｓｄが出力され、駆動回路部１２ｄからは、ノズル孔Ｈｎ３８５〜Ｈｎ５１２に対応する駆動信号Ｓｄが出力されている。すなわち、駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄからはそれぞれ、１２８個分のノズル孔Ｈｎに対応した駆動信号Ｓｄが、出力されるようになっている（図２参照）。
【００３０】
また、図２に示したように、これら複数の駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ同士は、インクジェットヘッド１内（各駆動回路基板５２ａ，５２ｂ，５２ｃ，５２ｄ上）において、互いに直列的に多段接続（カスケード接続）されている。言い換えると、インクジェットヘッド１（各駆動回路基板５２ａ，５２ｂ，５２ｃ，５２ｄ上）における駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ同士のカスケード接続の段数は、４段となっている。具体的には図２に示したように、ヘッド制御部２、駆動回路部１２ｄ（最前段）、駆動回路部１２ｃ、駆動回路部１２ｂおよび駆動回路部１２ａ（最後段）の順に、前段側から後段側へのカスケード接続がなされており、詳細は後述するが、この順にデータ転送が行われるようになっている。
【００３１】
ここで、例えば図３に示したように、このような駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄはそれぞれ、シリアル／パラレル変換部１２１、駆動信号生成部１２２、パラレル／シリアル変換部１２３およびジッタ抑制回路１２４を有している。
【００３２】
（シリアル／パラレル変換部１２１）
シリアル／パラレル変換部１２１は、前述したｍビット（この例では４ビット）のシリアル画素データ信号ＰＤｓをそれぞれ含んで構成されたシリアルデータ信号Ｄｓ１，Ｄｓ２と、クロック信号ＣＬＫとに基づいて、所定のシリアル／パラレル変換を行う回路である。このようなシリアル／パラレル変換により、図３に示したように、ｍビット（この例では４ビット）のパラレル画素データ信号ＰＤｐ（ＰＤｐ［３：０］）が生成されるようになっている。
【００３３】
具体的には図３に示したように、シリアル／パラレル変換部１２１は、このようなシリアル／パラレル変換を行うことにより、４ビットのパラレル画素データ信号ＰＤｐとともに、前述したストローブ信号ＳＴＢおよびファイアリング信号ＦＩＲＥを、それぞれ生成している。なお、このシリアル／パラレル変換部１２１からは、クロック信号ＣＬＫも出力されるようになっている（図３参照）。
【００３４】
（駆動信号生成部１２２）
駆動信号生成部１２２は、前述した駆動信号Ｓｄ（駆動電圧Ｖｄ）を複数のノズル孔Ｈｎごとに生成するものである。具体的には図３に示したように、駆動信号生成部１２２は、ｍビット（この例では４ビット）のパラレル画素データ信号ＰＤｐと、ストローブ信号ＳＴＢと、ファイアリング信号ＦＩＲＥと、クロック信号ＣＬＫと、サンプルクロック信号ＳＣＬＫとに基づいて、そのような駆動信号Ｓｄを生成する。なお、このサンプルクロック信号ＳＣＬＫは、各駆動回路基板５２ａ，５２ｂ，５２ｃ，５２ｄ内において、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄに対してそれぞれ、個別に供給されるようになっている（図２参照）。
【００３５】
このような駆動信号生成部１２２は、例えば図４に示したように、シフトレジスタ部１２２Ａ、ラッチ回路部１２２Ｂ、波形選択回路部１２２Ｃ、レベル変換部１２２Ｄおよび波形生成回路１２２Ｅを有している。
【００３６】
波形生成回路１２２Ｅは、図４に示したように、サンプルクロック信号ＳＣＬＫとファイアリング信号ＦＩＲＥとに基づいて、ラッチイネーブル信号ＥＮと吐出波形データＤｗとを、それぞれ生成する回路である。なお、このようにして生成されたラッチイネーブル信号ＥＮは、後述するラッチ回路部１２２Ｂにおける各ラッチ回路４２へと出力され、吐出波形データＤｗは、後述する波形選択回路部１２２Ｃにおける各波形選択回路４３へと出力されるようになっている（図４参照）。
【００３７】
シフトレジスタ部１２２Ａは、図４に示したように、複数のノズル孔Ｈｎごとのパラレル画素データ信号ＰＤｐを、複数のノズル孔Ｈｎごとの駆動信号Ｓｄに対応して、前段側から後段側へと順次転送して保持する回路である。このシフトレジスタ部１２２Ａは、対応する複数のノズル孔Ｈｎの個数と同数（この例では１２８個）の、ＦＦ（フリップフロップ）回路４１を有しており、各ＦＦ回路４１において、４ビットのパラレル画素データ信号ＰＤｐを保持することが可能となっている。また、各ＦＦ回路４１には、順次転送の際のシフトクロックとして、例えば、クロック信号ＣＬＫとストローブ信号ＳＴＢ（シフトイネーブル信号）との論理積信号（ＡＮＤ信号）が、入力されるようになっている（図４参照）。言い換えると、このシフトレジスタ部１２２Ａは、このような論理積信号に同期して、上記したパラレル画素データ信号ＰＤｐの順次転送を行うようになっている。
【００３８】
ラッチ回路部１２２Ｂは、図４に示したように、シフトレジスタ部１２２Ａ内の各ＦＦ回路４１から出力される、複数のノズル孔Ｈｎごとの４ビットのパラレル画素データ信号ＰＤｐを、上記したラッチイネーブル信号ＥＮに同期して保持する回路である。このラッチ回路部１２２Ｂは、対応する複数のノズル孔Ｈｎの個数と同数（この例では１２８個）の、ラッチ回路４２を有しており、各ラッチ回路４２において、４ビットのパラレル画素データ信号ＰＤｐを保持することが可能となっている。
【００３９】
波形選択回路部１２２Ｃは、図４に示したように、ラッチ回路部１２２Ｂ内の各ラッチ回路４２から出力される、複数のノズル孔Ｈｎごとの４ビットのパラレル画素データ信号ＰＤｐと、上記した吐出波形データＤｗとに基づいて、駆動信号Ｓｄの基となる波形信号を生成する回路である。この波形選択回路部１２２Ｃは、対応する複数のノズル孔Ｈｎの個数と同数（この例では１２８個）の、波形選択回路４３を有しており、各波形選択回路４３において、そのような波形信号の生成を行うようになっている。
【００４０】
レベル変換部１２２Ｄは、図４に示したように、波形選択回路部１２２Ｃ内の各波形選択回路４３から出力される、複数のノズル孔Ｈｎごとの波形信号に基づいて、複数のノズル孔Ｈｎごとの駆動信号Ｓｄを生成する回路である。このレベル変換部１２２Ｄは、対応する複数のノズル孔Ｈｎの個数と同数（この例では１２８個）の、レベル変換回路４４を有している。そして、各レベル変換回路４４は、各波形信号のレベル（電圧値）の変換を行うことにより、各ノズル孔Ｈｎに対応する駆動電圧Ｖｄを有する駆動信号Ｓｄを、それぞれ生成するようになっている（図４参照）。
【００４１】
（ジッタ抑制回路１２４）
ジッタ抑制回路１２４は、所定の入力信号におけるジッタを抑制して出力する回路である。具体的には図３に示したように、ジッタ抑制回路１２４は、シリアル／パラレル変換部１２１から出力されるクロック信号ＣＬＫにおけるジッタを抑制して出力する（ジッタ抑制後のクロック信号ＣＬＫ１として出力する）ようになっている。
【００４２】
なお、このようにしてジッタ抑制回路１２４へ入力されるクロック信号ＣＬＫは、本開示における「所定の入力信号」の一具体例に対応している。また、このジッタ抑制回路１２４から出力されるクロック信号ＣＬＫ（ＣＬＫ１）は、本開示における「ジッタ抑制後の信号」および「ジッタ抑制回路からの出力信号」の一具体例に対応している。
【００４３】
（パラレル／シリアル変換部１２３）
パラレル／シリアル変換部１２３は、前述したｍビット（この例では４ビット）のパラレル画素データ信号ＰＤｐと、クロック信号ＣＬＫとに基づいて、所定のパラレル／シリアル変換を行う回路である。このようなパラレル／シリアル変換により、図３に示したように、前述した２つのシリアルデータ信号Ｄｓ１，Ｄｓ２がそれぞれ生成（再生成）され、これらシリアルデータ信号Ｄｓ１，Ｄｓ２とクロック信号ＣＬＫとがそれぞれ、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄの外部へと出力されるようになっている。
【００４４】
具体的には、パラレル／シリアル変換部１２３は、シフトレジスタ部１２２Ａにおける最後段のＦＦ回路４１（図４参照）から出力される４ビットのパラレル画素データ信号ＰＤｐと、ジッタ抑制回路１２４から出力されるジッタ抑制後のクロック信号ＣＬＫ（ＣＬＫ１）と、ストローブ信号ＳＴＢと、ファイアリング信号ＦＩＲＥとに基づいて、上記したパラレル／シリアル変換を行うようになっている（図４参照）。
【００４５】
また、このパラレル／シリアル変換部１２３は、図４に示したように、スキュー調整部としても機能するようになっている。具体的には、パラレル／シリアル変換部１２３は、ジッタ抑制回路１２４から出力されるジッタ抑制後のクロック信号ＣＬＫ（ＣＬＫ１）と、パラレル画素データ信号ＰＤｐを含む他の信号との間（これらの複数の入力信号間）における、スキューを調整するようになっている。すなわち、パラレル／シリアル変換部１２３は、クロック信号ＣＬＫ１と、パラレル画素データ信号ＰＤｐ、ストローブ信号ＳＴＢおよびファイアリング信号ＦＩＲＥとの間において、そのようなスキュー調整を行う（図３参照）。
【００４６】
なお、これらのパラレル画素データ信号ＰＤｐ、ストローブ信号ＳＴＢおよびファイアリング信号ＦＩＲＥはそれぞれ、本開示における「画像データ信号を含む他の信号」の一具体例に対応している。また、クロック信号ＣＬＫ（ＣＬＫ１）、パラレル画素データ信号ＰＤｐ、ストローブ信号ＳＴＢおよびファイアリング信号ＦＩＲＥはそれぞれ、本開示における「複数の入力信号」の一具体例に対応している。
【００４７】
ここで、図２，図３に示したように、相対的に前段側に位置する駆動回路部におけるパラレル／シリアル変換部１２３から出力される、シリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫはそれぞれ、相対的に後段側に位置する駆動回路部における、シリアル／パラレル変換部１２１に対して入力されている。すなわち、相対的に前段側に位置する駆動回路部におけるジッタ抑制回路１２４によるジッタ抑制後の信号（クロック信号ＣＬＫ１）が、クロック信号ＣＬＫとして、相対的に後段側に位置する駆動回路部へと入力されるようになっている（図３参照）。
【００４８】
具体的には図２に示したように、相対的に前段側（最前段）の駆動回路部１２ｄから出力されるシリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫ（ＣＬＫ１）がそれぞれ、相対的に後段側の駆動回路部１２ｃへと入力されている。同様に、相対的に前段側の駆動回路部１２ｃから出力されるシリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫ（ＣＬＫ１）がそれぞれ、相対的に後段側の駆動回路部１２ｂへと入力されている。同様に、相対的に前段側の駆動回路部１２ｂから出力されるシリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫ（ＣＬＫ１）がそれぞれ、相対的に後段側（最後段）の駆動回路部１２ａへと入力されている。これにより図２に示したように、複数の駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ同士が、互いに直列的に多段接続（カスケード接続）されるようになっている。
【００４９】
［動作および作用・効果］
（Ａ．プリンタ３の基本動作）
このプリンタ３では、以下のようなインクジェットヘッド１によるインク９の噴射動作を用いて、被記録媒体に対する画像や文字等の記録動作（印刷動作）が行われる。具体的には、本実施の形態のインクジェットヘッド１では、以下のようにして、せん断（シェア）モードを用いたインク９の噴射動作が行われる。
【００５０】
まず、各駆動部１２内における駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄはそれぞれ、噴射部１１における圧電アクチュエータ１１１内の前述した駆動電極（コモン電極およびアクティブ電極）に対し、駆動電圧Ｖｄ（駆動信号Ｓｄ）を印加する。具体的には、各駆動回路部１２ａ，１２ｂ，１２ｃは、前述した吐出チャネルを画成する一対の駆動壁に配置された各駆動電極に対し、駆動電圧Ｖｄを印加する。これにより、これら一対の駆動壁がそれぞれ、その吐出チャネルに隣接するダミーチャネル側へ、突出するように変形する。
【００５１】
このとき、駆動壁における深さ方向の中間位置を中心として、駆動壁がＶ字状に屈曲変形することになる。そして、このような駆動壁の屈曲変形により、吐出チャネルがあたかも膨らむように変形する。このように、一対の駆動壁での圧電厚み滑り効果による屈曲変形によって、吐出チャネルの容積が増大する。そして、吐出チャネルの容積が増大することにより、インク９が吐出チャネル内へ誘導されることになる。
【００５２】
次いで、このようにして吐出チャネル内へ誘導されたインク９は、圧力波となって吐出チャネルの内部に伝播する。そして、ノズルプレート１１２のノズル孔Ｈｎにこの圧力波が到達したタイミングで、駆動電極に印加される駆動電圧Ｖｄが、０（ゼロ）Ｖとなる。これにより、上記した屈曲変形の状態から駆動壁が復元する結果、一旦増大した吐出チャネルの容積が、再び元に戻ることになる。
【００５３】
このようにして、吐出チャネルの容積が元に戻ると、吐出チャネル内部の圧力が増加し、吐出チャネル内のインク９が加圧される。その結果、液滴状のインク９が、ノズル孔Ｈｎを通って外部へと（被記録媒体へ向けて）吐出される（図１，図２参照）。このようにしてインクジェットヘッド１におけるインク９の噴射動作（吐出動作）がなされ、その結果、被記録媒体に対する画像や文字等の記録動作が行われることになる。
【００５４】
（Ｂ．データ転送動作）
次に、図１〜図４に加えて図５〜図７を参照して、ヘッド制御部２と駆動回路部１２ｄとの間、および、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ間でのデータ転送動作について、後述する比較例（図６）と比較しつつ詳細に説明する。
【００５５】
（Ｂ−１．本実施の形態）
図５は、図３に示した各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄにおける動作例（データ転送動作例）を、模式的にタイミング図で表したものである。なお、この図５において、クロック信号ＣＬＫの１周期を周期Ｔとして示しており、後述する図７においても同様である。
【００５６】
この図５において、（Ａ）〜（Ｄ）はそれぞれ、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄにおけるシリアル／パラレル変換部１２１から出力されると共に、パラレル／シリアル変換部１２３に入力される、パラレルデータを示している。具体的には、（Ａ）はストローブ信号ＳＴＢを、（Ｂ）は４ビットのパラレル画素データ信号ＰＤｐ［３：０］（ＰＤｐ［０］〜ＰＤｐ［３］の各ビットのデータ）を、（Ｃ）はファイアリング信号ＦＩＲＥを、（Ｄ）はクロック信号ＣＬＫを、それぞれ示している。
【００５７】
一方、図５において、（Ｅ）〜（Ｇ）はそれぞれ、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄにおけるシリアル／パラレル変換部１２１に入力されると共に、パラレル／シリアル変換部１２３から出力される、シリアルデータを示している。具体的には、（Ｅ）はクロック信号ＣＬＫを、（Ｆ），（Ｇ）は、各々が４ビットのシリアル画素データ信号ＰＤｓ［３：０］を含む、シリアルデータ信号Ｄｓ１，Ｄｓ２を、それぞれ示している。
【００５８】
なお、この図５では、パラレル画素データ信号ＰＤｐおよびシリアル画素データ信号ＰＤｓについて、複数のノズル孔Ｈｎのうちのｎ番目（ｎ：１〜５１２の整数）に位置するノズル孔Ｈｎに対応した信号をそれぞれ、便宜上、ＰＤｐ（ｎ），ＰＤｓ（ｎ）として示している。
【００５９】
本実施の形態のデータ転送動作は、例えば図５に示したように、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ内においては、以下のようになる。
【００６０】
すなわち、まず、シリアルデータ信号Ｄｓ１，Ｄｓ２はそれぞれ、クロック信号ＣＬＫに同期して、周期Ｔの期間（１クロック期間）内に、７ビット分のシリアルデータを含んでいる（図５（Ｅ）〜（Ｇ）におけるタイミングｔ１〜ｔ２，ｔ３〜ｔ４，ｔ５〜ｔ６参照）。これらのシリアルデータ信号Ｄｓ１，Ｄｓ２のうち、シリアルデータ信号Ｄｓ１は、シリアル／パラレル変換部１２１においてシリアル／パラレル変換されることで、４ビットのパラレル画素データ信号ＰＤｐ［３：０］（奇数番目に位置するノズル孔Ｈｎに対応）と、ストローブ信号ＳＴＢとが、それぞれ生成される（図５（Ｆ）参照）。一方、シリアルデータ信号Ｄｓ２は、シリアル／パラレル変換部１２１においてシリアル／パラレル変換されることで、４ビットのパラレル画素データ信号ＰＤｐ［３：０］（偶数番目に位置するノズル孔Ｈｎに対応）と、ファイアリング信号ＦＩＲＥとが、それぞれ生成される（図５（Ｇ）参照）。なお、この例では、シリアルデータ信号Ｄｓ１，Ｄｓ２における先頭からの４ビット分が、シリアル画素データ信号ＰＤｓ［３：０］となっている。
いる。
【００６１】
ここで、このようにして生成されたストローブ信号ＳＴＲＯＢＥ＝「Ｈ（１）」の期間（図５（Ａ）参照）のみ、シフトレジスタ部１２２Ａにおける各ＦＦ回路４１に対し、シフトクロック（前述したクロック信号ＣＬＫとストローブ信号ＳＴＢとの論理積信号）が入力される。したがって、この期間が、シフトレジスタ部１２２Ａに対するデータ入力（パラレル画素データ信号ＰＤｐの入力）の有効期間となる（図５（Ｂ）参照）。
【００６２】
この期間において、まず、各ノズル孔Ｈｎ１〜Ｈｎ５１２に対応した、４ビットのパラレル画素データ信号ＰＤｐ（１）〜ＰＤｐ（５１２）がそれぞれ、シフトレジスタ部１２２Ａに順次入力される（図４，図５（Ｂ）参照）。なお、駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ内ではそれぞれ、前述したように、１２８個分のノズル孔Ｈｎに対応したパラレル画素データ信号ＰＤｐを処理することになるため、以下では便宜上、ＰＤｐ（１）〜ＰＤｐ（１２８）として示す。次いで、このシフトレジスタ部１２２Ａ内において、順次転送されて保持されているパラレル画素データ信号ＰＤｐ（１）〜ＰＤｐ（１２８）はそれぞれ、ラッチイネーブル信号ＥＮに同期して、ラッチ回路部１２２Ｂ内の各ラッチ回路４２に保持される（図４参照）。続いて、ファイアリング信号ＦＩＲＥが「Ｌ（０）」から「Ｈ（１）」に変化するタイミングで、波形選択回路部１２２Ｃ内の各波形選択回路４３は、各ラッチ回路４２に保持されているパラレル画素データ信号ＰＤｐ（１）〜ＰＤｐ（１２８）に基づき、駆動信号Ｓｄの基となる波形信号の生成を開始する（図４，図５（Ｃ）参照）。そして、レベル変換部１２２Ｄでは、このような各波形信号に基づき、１２８個分の各ノズル孔Ｈｎに対応した駆動信号Ｓｄ（Ｓｄ（１）〜Ｓｄ（１２８））を生成し、この駆動信号Ｓｄに基づいて各ノズル孔Ｈｎからインク９が吐出されることになる（図１，図２，図４参照）。
【００６３】
また、このとき、シフトレジスタ部１２２Ａの最後段のＦＦ回路４１から出力された、４ビットのパラレル画素データ信号ＰＤｐ［３：０］は、パラレル／シリアル変換部１２３においてパラレル／シリアル変換がなされる（図３，図４参照）。具体的には、この４ビットのパラレル画素データ信号ＰＤｐ［３：０］と、ファイアリング信号ＦＩＲＥと、ストローブ信号ＳＴＢと、ジッタ抑制回路１２４から出力されるクロック信号ＣＬＫ（ＣＬＫ１）と、に基づいてパラレル／シリアル変換が行われることで、上記したシリアルデータ信号Ｄｓ１，Ｄｓ２がそれぞれ再生成される（図３，図５（Ｅ）〜（Ｇ）参照）。そして、このようにして再生成されたシリアルデータ信号Ｄｓ１，Ｄｓ２はそれぞれ、クロック信号ＣＬＫとともに、パラレル／シリアル変換部１２３から各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄの外部へと出力される（図３，図５（Ｆ），図５（Ｇ）参照）。
【００６４】
また、本実施の形態では、図２に示した駆動部１２全体でのデータ転送動作は、以下のようになる。
【００６５】
すなわち、まず、最前段の駆動回路部１２ｄ内における４ビットのパラレル画素データ信号ＰＤｐは、上記したようにしてシリアルデータ信号Ｄｓ１，Ｄｓ２となって、この駆動回路部１２ｄの後段の駆動回路部１２ｃへと出力される。同様に、この駆動回路部１２ｃ内における４ビットのパラレル画素データ信号ＰＤｐは、上記したようにしてシリアルデータ信号Ｄｓ１，Ｄｓ２となって、この駆動回路部１２ｃの後段の駆動回路部１２ｂへと出力される。同様に、この駆動回路部１２ｂ内における４ビットのパラレル画素データ信号ＰＤｐは、上記したようにしてシリアルデータ信号Ｄｓ１，Ｄｓ２となって、この駆動回路部１２ｂの後段（最後段）の駆動回路部１２ａへと出力される。
【００６６】
このようにして、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄの分のパラレル画素データ信号ＰＤｐはそれぞれ、クロック信号ＣＬＫ（ＣＬＫ１）とともに、順次シフトしながら、駆動回路部１２ｄから駆動回路部１２ｃ，１２ｂ，１２ａの順に、順次転送されていくことになる（図２参照）。
【００６７】
（Ｂ−２．比較例）
ここで、図６は、比較例に係る液体噴射ヘッド（インクジェットヘッド１０１）における各駆動回路部１０２ａ，１０２ｂ，１０２ｃの構成例を、ブロック図で表したものである。なお、この比較例のインクジェットヘッド１０１においても、図２に示した本実施の形態のインクジェットヘッド１と同様に、各駆動部１２内において、複数の駆動回路部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ同士が、互いに直列的に多段接続（カスケード接続）されているものとする。
【００６８】
このインクジェットヘッド１０１における各駆動回路部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄは、インクジェットヘッド１における各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ（図３参照）において、以下のようにしたものに対応している。すなわち、図６に示したように、各駆動回路部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄは、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄにおいて、ジッタ抑制回路１２４を設けないようにした（省いた）ものに対応しており、他の構成は基本的には同様となっている。
【００６９】
また、ジッタ抑制回路１２４が設けられていないことから、各駆動回路部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄでは、以下のようになっている。すなわち、シリアル／パラレル変換部１２１から出力されたクロック信号ＣＬＫが、そのまま（ジッタ抑制されずに）、クロック信号ＣＬＫ２として、パラレル／シリアル変換部１２３へ入力されるようになっている（図６参照）。
【００７０】
したがって、この比較例のインクジェットヘッド１０１では、互いにカスケード接続されている各駆動回路部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ自体およびその外部において発生するノイズに起因して、以下のようになる場合がある。すなわち、このようなノイズに起因して発生する、入力されるクロック信号ＣＬＫにおけるジッタと自回路におけるジッタとが、出力されるクロック信号ＣＬＫに合成されるため、ジッタが増加していってしまう場合がある。このようにしてジッタが増加していくと、カスケード接続の段数数を増加させることが困難となってしまうことから、この比較例では、各種のデータ信号の伝送に必要となる信号の個数（信号線の本数）が、増加してしまうことになる。具体的には、ヘッド制御部２と駆動回路部１０２ｄとの間や、駆動回路部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ同士の間における信号の個数が、増加してしまう（図２参照）。このようにして信号線の本数が増加してしまう結果、この比較例では、インクジェットヘッド１０１の大型化や、インクジェットヘッド１０１における設計の自由度の低下等が、生じるおそれがある。
【００７１】
（Ｂ−３．作用・効果）
これに対して、本実施の形態のインクジェットヘッド１では、図３に示したように、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ内に、入力されるクロック信号ＣＬＫのジッタを抑制する、ジッタ抑制回路１２４が設けられている。また、相対的に前段側に位置する駆動回路部におけるジッタ抑制回路１２４によるジッタ抑制後のクロック信号ＣＬＫ（ＣＬＫ１）が、相対的に後段側に位置する駆動回路部に対して入力されていることにより、これらの駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ同士が、互いに直列的に多段接続（カスケード接続）されている（図２参照）。
【００７２】
これにより、本実施の形態のインクジェットヘッド１では、そのようなジッタ抑制回路１２４が各駆動回路部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ内に設けられていない、上記比較例のインクジェットヘッド１０１と比べ、以下のようになる。
【００７３】
すなわち、本実施の形態では上記比較例と比べ、複数の駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ同士のカスケード接続におけるカスケード接続の段数を、容易に増加させることができる。具体的には、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ内にジッタ抑制回路１２４が設けられていることで、前述したようなジッタの増加（入力されるクロック信号ＣＬＫにおけるジッタと自回路におけるジッタとが、出力されるクロック信号ＣＬＫに合成されることに起因した、ジッタの増加）が、抑制される。したがって本実施の形態では、ジッタ抑制回路１２４からの出力信号（クロック信号ＣＬＫ１）に含まれるジッタが少ない状態に保たれるため、カスケード接続の段数数を、容易に増加させることができる。
【００７４】
このようにして本実施の形態では、カスケード接続の段数数を容易に増加させることができることから、各種のデータ信号の伝送に必要となる信号の個数（信号線の本数）が、上記比較例と比べて少なくて済むようになる（信号線の本数を削減することができる）。具体的には、ヘッド制御部２と駆動回路部１２ｄとの間や、駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄ同士の間における信号線の本数が、上記比較例と比べ、少なくて済むようになる（図２参照）。
【００７５】
以上のようにして、本実施の形態のインクジェットヘッド１では、信号線の本数を削減することができる結果、上記比較例と比べて、インクジェットヘッド１の小型化や、インクジェットヘッド１における設計の自由度の向上等を、図ることが可能となる。具体的には、設計の自由度が高まることから、例えば、プリンタ３におけるハードウェアの変更を伴うことなく、ノズル数（ノズル孔Ｈｎの個数）の拡張対応等を行うことが可能となる。また、例えば、低速のクロック信号ＣＬＫを用いつつ、高速でのデータ転送を行うことが可能となる。
【００７６】
また、本実施の形態では、パラレル／シリアル変換部１２３において、ジッタ抑制回路１２４からの出力信号（ジッタ抑制後のクロック信号ＣＬＫ１）と他の信号との間（複数の入力信号間）のスキュー調整が行われた後の出力信号が、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄの外部へと出力される（図２，図３参照）。すなわち、上記したジッタ抑制に加えてスキュー調整も行われた出力信号（シリアルデータ信号Ｄｓ１，Ｄｓ２）が、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄの外部（例えば後段側の駆動回路部）へと出力されることから、カスケード接続の段数を、更に容易に増加させることができる。よって本実施の形態では、インクジェットヘッド１の更なる小型化や、インクジェットヘッド１における設計の自由度の更なる向上等を、図ることが可能となる。
【００７７】
ここで、図７は、上記したジッタ抑制およびスキュー調整について、本実施の形態および比較例に係る動作例同士を対比して、模式的にタイミング図で表したものである。具体的には、この図７において、（Ａ）は、本実施の形態におけるクロック信号ＣＬＫ１（ジッタ抑制回路１２４から出力される、ジッタ抑制後のクロック信号ＣＬＫ）を、示している。また、（Ｂ）は、本実施の形態の各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄの外部へと出力される、ジッタ抑制およびスキュー調整が行われた後のシリアルデータ信号Ｄｓ１，Ｄｓ２（データ信号Ｄａｔａ１：図３参照）を、示している。一方、（Ｃ）は、上記比較例におけるクロック信号ＣＬＫ２（シリアル／パラレル変換部１２１からパラレル／シリアル変換部１２３へと直接入力されるクロック信号ＣＬＫ）を、示している（図６参照）。また、（Ｄ）は、上記比較例の各駆動回路部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄの外部へと出力されるシリアルデータ信号Ｄｓ１，Ｄｓ２（データ信号Ｄａｔａ２：図６参照）を、示している。
【００７８】
まず、比較例ではジッタ抑制回路１２４が設けられていないことから、クロック信号ＣＬＫ２に含まれるジッタに起因して、このクロック信号ＣＬＫ２における「Ｌ（Low）」から「Ｈ（High）」への変化の周期が、一定ではなく変動している（図７（Ｃ）中の周期Ｔ１，Ｔ２，Ｔ３，Ｔ４参照）。このようなジッタを含むクロック信号ＣＬＫ２が、パラレル／シリアル変換部１２３に直接入力されてスキュー調整されると、ジッタを含むデータ信号Ｄａｔａ２が、例えば図７（Ｃ），（Ｄ）中の実線の矢印で示したように、遅延時間Δｔの後に、このパラレル／シリアル変換部１２３から出力される（図７（Ｄ）参照）。このようにしてパラレル／シリアル変換部１２３から出力されたクロック信号ＣＬＫ２およびデータ信号Ｄａｔａ２はそれぞれ、後段の駆動回路部において、同期したタイミングにて入力データとして処理されるが、その際に、異常なデータの受け取りが発生するおそれがある（図７（Ｃ），（Ｄ）中の破線の矢印参照）。
【００７９】
これに対して本実施の形態では、ジッタ抑制回路１２４から出力されるジッタ抑制後のクロック信号ＣＬＫ１においては、「Ｌ」から「Ｈ」への変化の周期Ｔが、一定となっている（図７（Ａ）中の周期Ｔ参照）。このようなジッタ抑制後のクロック信号ＣＬＫ１が、パラレル／シリアル変換部１２３に入力されてスキュー調整されると、ジッタ抑制およびスキュー調整がなされたデータ信号Ｄａｔａ１が、例えば図７（Ａ），（Ｂ）中の実線の矢印で示したように、遅延時間Δｔの後に、このパラレル／シリアル変換部１２３から出力される（図７（Ｂ）参照）。このようにしてパラレル／シリアル変換部１２３から出力されたクロック信号ＣＬＫ１およびデータ信号Ｄａｔａ１はそれぞれ、後段の駆動回路部において、同期したタイミングにて入力データとして処理される際に、上記比較例とは異なり、正常なデータの受け取りが可能となる（図７（Ａ），（Ｂ）中の破線の矢印参照）。このようにして、スキュー調整を行うパラレル／シリアル変換部１２３に対する入力信号として、ジッタ抑制回路１２４によるジッタ抑制後のクロック信号ＣＬＫ１を使用することは、非常に有意義であると言える。
【００８０】
また、本実施の形態では、各駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄへの入力信号（シリアルデータ信号Ｄｓ１，Ｄｓ２およびクロック信号ＣＬＫ）が、いずれも差動伝送信号（前述したＬＶＤＳ）であることから（図１〜図４参照）、以下のようになる。すなわち、ヘッド制御部２から駆動回路部１２ａ，１２ｂ，１２ｃ，１２ｄへのデータ伝送の際に、高速伝送が実現されるとともに、ノイズ耐性を向上させることが可能となる。
【００８１】
更に、本実施の形態では、ジッタ抑制回路１２４に対する入力信号をクロック信号ＣＬＫとして、このクロック信号ＣＬＫにおけるジッタが抑制されるようにしたので（図３参照）、より高いデータレートの信号を送信することが可能となる。信号の周波数が高くなるのに従って、ジッタの抑制効果がより大きくなるためである。これは、信号の周波数が高いときにジッタの抑制を行わないと、データの受け取りの際のエラーの頻度が、より顕著となってしまう（上記した図７参照）ことに起因している。
【００８２】
加えて、本実施の形態では、シフトレジスタ部１２２Ａにおいて、パラル画素データ信号ＰＤｐの前段側から後段側への順次転送が行われることから、駆動対象となるノズル孔Ｈｎの位置番号（ノズル番号）を指定せずに、パラレル画素データ信号ＰＤｐの転送を行うことができる。その結果、例えば、回路規模の小型化や、データ転送の手続きの簡便化を図ることが可能となる。また、クロック信号ＣＬＫとストローブ信号ＳＴＢ（シフトイネーブル信号）との論理積信号に同期して、シフトレジスタ部１２２Ａにおけるパラレル画素データ信号ＰＤｐの順次転送が行われるため、ストローブ信号ＳＴＢ、すなわち、そのような順次転送動作の動作イネーブル信号によって、不要な回路動作時間を削減することができ、省電力化を図ることが可能となる。
【００８３】
＜２．変形例＞
以上、実施の形態を挙げて本開示を説明したが、本開示はこの実施の形態に限定されず、種々の変形が可能である。
【００８４】
例えば、上記実施の形態では、プリンタ３およびインクジェットヘッド１における各部材の構成例（形状、配置、個数等）を具体的に挙げて説明したが、上記実施の形態で説明したものには限られず、他の形状や配置、個数等であってもよい。
【００８５】
また、インクジェットヘッドの構造としては、各タイプのものを適用することが可能である。すなわち、例えば、圧電アクチュエータ１１１における各吐出チャネルの延在方向の中央部からインク９を吐出する、いわゆるサイドシュートタイプのインクジェットヘッドであってもよい。あるいは、例えば、各吐出チャネルの延在方向に沿ってインク９を吐出する、いわゆるエッジシュートタイプのインクジェットヘッドであってもよい。更には、プリンタの方式としても、上記実施の形態で説明した方式には限られず、例えば、サーマル式（バブルジェット（登録商標）式）やＭＥＭＳ（Micro Electro Mechanical Systems）方式、感熱紙方式、ドットインパクト方式など、各種の方式を適用することが可能である。
【００８６】
更に、例えば、インク容器とインクジェットヘッドとの間でインク９を循環させて利用する、循環式のインクジェットヘッド、あるいは、インク９を循環させずに利用する、非循環式のインクジェットヘッドのいずれであっても、本開示を適用することが可能である。
【００８７】
加えて、上記実施の形態では、データ転送方法の例を具体的に挙げて説明したが、上記実施の形態で挙げた例には限られず、他の手法を用いてデータ転送を行うようにしてもよい。
【００８８】
また、上記実施の形態で説明した一連の処理は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。ソフトウェアで行われるようにした場合、そのソフトウェアは、各機能をコンピュータにより実行させるためのプログラム群で構成される。各プログラムは、例えば、上記コンピュータに予め組み込まれて用いられてもよいし、ネットワークや記録媒体から上記コンピュータにインストールして用いられてもよい。
【００８９】
更に、上記実施の形態では、本開示における「液体噴射記録装置」の一具体例として、プリンタ３（インクジェットプリンタ）を挙げて説明したが、この例には限られず、インクジェットプリンタ以外の他の装置にも、本開示を適用することが可能である。換言すると、本開示の「液体噴射ヘッド」（インクジェットヘッド）を、インクジェットプリンタ以外の他の装置に適用するようにしてもよい。具体的には、例えば、ファクシミリやオンデマンド印刷機などの装置に、本開示の「液体噴射ヘッド」を適用するようにしてもよい。
【００９０】
加えて、これまでに説明した各種の例を、任意の組み合わせで適用させるようにしてもよい。
【００９１】
なお、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、また、他の効果があってもよい。
【００９２】
また、本開示は、以下のような構成を取ることも可能である。
（１）
液体を噴射する複数のノズルを有する噴射部と、
外部のヘッド制御部から供給される画像データ信号およびクロック信号に基づいて、前記ノズルから前記液体を噴射させるための駆動信号を生成し、前記駆動信号を前記噴射部に対して出力する、複数の駆動回路部と
を備え、
前記複数の駆動回路部がそれぞれ、
前記複数のノズルごとの前記駆動信号を生成する駆動信号生成部と、
所定の入力信号におけるジッタを抑制して出力するジッタ抑制回路と
を有しており、
前記複数の駆動回路部同士において、
相対的に前段側に位置する前記駆動回路部における前記ジッタ抑制回路によるジッタ抑制後の信号が、
相対的に後段側に位置する前記駆動回路部に対して入力されていることにより、
前記複数の駆動回路部同士が、互いに直列的に多段接続されている
液体噴射ヘッド。
（２）
前記複数の駆動回路部はそれぞれ、
前記ジッタ抑制回路からの出力信号と、前記画像データ信号を含む他の信号とがそれぞれ、複数の入力信号として入力されると共に、前記複数の入力信号間におけるスキューを調整する、パラレル／シリアル変換部を更に有し、
前記パラレル／シリアル変換部からの出力信号が、前記駆動回路部の外部へと出力される
上記（１）に記載の液体噴射ヘッド。
（３）
前記ヘッド制御部から前記駆動回路部へと供給される前記画像データ信号および前記クロック信号がそれぞれ、差動伝送信号である
上記（１）または（２）に記載の液体噴射ヘッド。
（４）
前記所定の入力信号が、前記クロック信号である
上記（１）ないし（３）のいずれかに記載の液体噴射ヘッド。
（５）
前記駆動信号生成部は、前記複数のノズルごとの前記駆動信号に対応して、前記画像データ信号を前段側から後段側へと順次転送して保持する、シフトレジスタ部を有しており、
前記シフトレジスタ部は、前記クロック信号とストローブ信号との論理積信号に同期して、前記前段側から前記後段側への順次転送を行う
上記（４）に記載の液体噴射ヘッド。
（６）
上記（１）ないし（５）のいずれかに記載の液体噴射ヘッドと、
前記画像データ信号および前記クロック信号をそれぞれ、前記液体噴射ヘッドに対して供給する前記ヘッド制御部と
を備えた液体噴射記録装置。
【符号の説明】
【００９３】
１…インクジェットヘッド、１１…噴射部、１１１…圧電アクチュエータ（アクチュエータプレート）、１１２…ノズルプレート、１２…駆動部、１２ａ，１２ｂ，１２ｃ，１２ｄ…駆動回路部、１２１…シリアル／パラレル変換部、１２２…駆動信号生成部、１２２Ａ…シフトレジスタ部、１２２Ｂ…ラッチ回路部、１２２Ｃ…波形選択回路部、１２２Ｄ…レベル変換部、１２２Ｅ…波形生成回路、１２３…パラレル／シリアル変換部（スキュー調整部）、１２４…ジッタ抑制回路、２…ヘッド制御部、３…プリンタ、４１…ＦＦ回路、４２…ラッチ回路、４３…波形選択回路、４４…レベル変換回路、５０…コネクタ、５１…中継基板、５２ａ，５２ｂ，５２ｃ，５２ｄ…駆動回路基板、９…インク、Ｈｎ，Ｈｎ１〜Ｈｎ５１２…ノズル孔、Ｄｓ１，Ｄｓ２…シリアルデータ信号、Ｄａｔａ１，Ｄａｔａ２…データ信号、ＰＤｓ…シリアル画素データ信号、ＰＤｐ…パラレル画素データ信号、Ｄｗ…吐出波形信号、ＣＬＫ，ＣＬＫ１，ＣＬＫ２…クロック信号、ＳＣＬＫ…サンプルクロック信号、ＳＴＢ…ストローブ信号、ＥＮ…ラッチイネーブル信号、ＦＩＲＥ…ファイアリング信号、Ｓｄ…駆動信号、Ｖｄ…駆動電圧、ｔ…時間、ｔ１〜ｔ６…タイミング、Δｔ…遅延時間、Ｔ，Ｔ１，Ｔ２，Ｔ３，Ｔ４…周期。
【図１】
2019209600.tif 000003
【図２】
2019209600.tif 000004
【図３】
2019209600.tif 000005
【図４】
2019209600.tif 000006
【図５】
2019209600.tif 000007
【図６】
2019209600.tif 000008
【図７】
2019209600.tif 000009