(57)【要約】 【課題】信頼性を向上させることが可能な半導体パッケージを提供する。【解決手段】実施形態によれば、半導体パッケージは、基板と、銅を含んだ配線と、配線上に設けられたソルダーレジストと、有機膜と、を備える。配線は、基板上で互いに離れた端面を有する。ソルダーレジストは端面間に開口部を有する。有機膜は、端面を覆う。【選択図】図１
2019054058.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上で互いに離れた端面を有し、銅を含んだ配線と、
前記配線上に設けられ、前記端面間に開口部を有するソルダーレジストと、
前記端面を覆う有機膜と、
を備える半導体パッケージ。
【請求項２】
前記有機膜が、前記開口部から露出している、請求項１に記載の半導体パッケージ。
【請求項３】
前記有機膜が、銅とイミダゾール化合物との錯体を含んでいる、請求項１または２に記載の半導体パッケージ。
【請求項４】
前記基板下に半導体素子が設けられ、
前記配線が、前記半導体素子に入出力される信号を伝送する信号線である、請求項１から３のいずれかに記載の半導体パッケージ。
【請求項５】
前記半導体素子が半導体メモリである、請求項４に記載の半導体パッケージ。
【請求項６】
基板上に設けられた銅を含んだ配線上にソルダーレジストを形成し、
前記ソルダーレジストに開口部を形成し、
前記ソルダーレジストをマスクとして用いて前記開口部から露出している前記配線をエッチングし、
前記エッチングによって露出した前記配線の端面に有機膜を形成する、
半導体パッケージの製造方法。
【請求項７】
前記ソルダーレジストに前記開口部を複数形成し、
一部の前記開口部に前記ソルダーレジストとは異種のレジストを塗布し、
前記レジストを前記マスクとして用いて前記配線をエッチングした後に前記レジストを剥離し、
前記一部の開口部から露出している前記配線の表面と、前記端面とに前記有機膜を無電解めっき処理により同時に形成する、請求項６に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
半導体パッケージの製造工程では、基板上に設けられた配線へ通電することによって電解めっき処理を実施する場合がある。このとき、配線密度が高いと、配線を短絡させた状態で通電し、電解めっき処理後、配線を分断する場合がある。配線は、例えば、配線上に設けられたソルダーレジストをマスクとして用いてエッチングすることによって分断される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−０３８０４４号公報
【特許文献２】特開２０１５−１１９１９５号公報
【特許文献３】特許第５５８０３７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のように配線が分断されると、分断された配線の端面が露出する。この端面が露出した状態のまま出荷されると、例えば、ダストによる配線ショート等の不具合が起こり得る。
【０００５】
本発明の実施形態は、信頼性を向上させることが可能な半導体パッケージおよびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本実施形態に係る半導体パッケージは、基板と、銅を含んだ配線と、配線上に設けられたソルダーレジストと、有機膜と、を備える。配線は、基板上で互いに離れた端面を有する。ソルダーレジストは端面間に開口部を有する。有機膜は、端面を覆う。
【図面の簡単な説明】
【０００７】
【図１】（ａ）および（ｃ）は本実施形態に係る半導体パッケージの平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。
【図２】本実施形態に係る半導体パッケージの製造工程を示すフローチャートである。
【図３】（ａ）および（ｃ）は、ソルダーレジスト形成工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。
【図４】（ａ）および（ｃ）は、開口部形成工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。
【図５】（ａ）および（ｃ）は、開口部形成工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。
【図６】（ａ）および（ｃ）は、レジスト塗布工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。
【図７】（ａ）および（ｃ）は、配線分断工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。
【図８】（ａ）および（ｃ）は、有機膜形成工程後の半導体パッケージを説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００９】
図１（ａ）は、本実施形態に係る半導体パッケージの配線分断領域を示す平面図であり、図１（ｂ）は、図１（ａ）に示す切断線Ｘ−Ｘに沿った断面図である。また、図１（ｃ）は、本実施形態に係る半導体パッケージのランド領域を示す平面図であり、図１（ｄ）は、図１（ｃ）に示す切断線Ｙ−Ｙに沿った断面図である。
【００１０】
本実施形態に係る半導体パッケージは、ＢＧＡ（Ball Grid Array）タイプのパッケージである。この半導体パッケージは、基板１０と、複数の配線２０と、ソルダーレジスト３０と、有機膜４０と、を備える。
【００１１】
基板１０には、例えば、ガラスエポキシ基板を適用することができる。基板１０上には、配線２０が設けられている。
【００１２】
配線２０は、銅線である。配線２０は、配線分断領域で互いに対向する２つの端面２１（図１（ｂ）参照）を有する。また、配線２０は、実装用のはんだボール（図１では不図示）と接合される接合面２２（図１（ｄ）参照）も有する。
【００１３】
ソルダーレジスト３０は、配線２０の表面を覆う絶縁膜である。ソルダーレジスト３０は、はんだの付着を防止する保護膜として機能する。ソルダーレジスト３０は、端面２１同士の間と、接合面２２上に開口部３１を有する。換言すると、開口部３１は、配線２０の分断領域とランド領域とに設けられている。
【００１４】
有機膜４０は、端面２１および接合面２２を覆うことによって配線２０に含まれた銅の酸化を防止する。有機膜４０は、例えば、銅とイミダゾール化合物との錯体を含んでいる。
【００１５】
以下、本実施形態に係る半導体パッケージの製造方法について説明する。図２は、本実施形態に係る半導体パッケージの製造工程を示すフローチャートである。図２に示すように、本実施形態では、ソルダーレジスト工程（ステップＳ１）、開口部形成工程（ステップＳ２）、レジスト塗布工程（ステップＳ３）、配線分断工程（ステップＳ４）、および有機膜形成工程（ステップＳ５）が、順次に実施される。以下、各工程について説明する。
【００１６】
まず、ソルダーレジスト形成工程（ステップＳ１）について図３（ａ）〜図３（ｄ）を参照して説明する。図３（ａ）〜図３（ｄ）は、図１（ａ）〜図１（ｄ）にそれぞれ対応する平面図および断面図である。
【００１７】
図３（ａ）〜図３（ｄ）に示すように、ソルダーレジスト形成工程では、ソルダーレジスト３０が、配線２０上に塗布される。その結果、配線２０の表面がソルダーレジスト３０で覆われる。
【００１８】
次に、開口部形成工程（ステップＳ２）について図４（ａ）〜図４（ｄ）および図５（ａ）〜図５（ｄ）を参照して説明する。これらの図も、図１（ａ）〜図１（ｄ）にそれぞれ対応する平面図および断面図である。
【００１９】
開口部形成工程では、まず、図４（ａ）および図４（ｄ）に示すように、マスク１１０および露光１２０によって、配線分断領域およびランド領域に開口部３１のパターンを形成する。次に、図５（ａ）〜図５（ｄ）に示すように、現像によって、配線分断領域およびランド領域に開口部３１を形成する。
【００２０】
次に、レジスト塗布工程（ステップＳ３）について図６（ａ）〜図６（ｄ）を参照して説明する。図６（ａ）〜図６（ｄ）も、図１（ａ）〜図１（ｄ）にそれぞれ対応する平面図および断面図である。
【００２１】
レジスト塗布工程では、図６（ａ）〜図６（ｄ）に示すように、レジスト１３０が、ランド領域に形成された開口部３１のみに塗布される。その結果、当該開口部３１は、レジスト１３０によって塞がれる。レジスト１３０は、ソルダーレジスト３０とは異種の保護膜であり、後述する配線分断工程で配線２０の接合面２２を保護するためのマスクとして機能する。
【００２２】
次に、配線分断工程（ステップＳ４）について図７（ａ）〜図７（ｄ）を参照して説明する。図７（ａ）〜図７（ｄ）も、図１（ａ）〜図１（ｄ）にそれぞれ対応する平面図および断面図である。
【００２３】
配線分断工程では、開口部３１から露出している配線２０をウエットエッチングする。その結果、図７（ａ）および図７（ｂ）に示すように、配線２０が分断される。このとき、後述の有機膜形成工程で有機膜４０を無電解めっき処理で形成するために、配線２０の端面２１がソルダーレジスト３０に対して凹まない、すなわちオーバーエッチングが生じないように配線２０をエッチングする。配線２０の分断後、図７（ｃ）および図７（ｄ）に示すように、レジスト１３０を剥離する。
【００２４】
次に、有機膜形成工程（ステップＳ５）について説明する。有機膜形成工程では、無電解めっき処理によって有機膜４０が配線２０の端面２１および接合面２２に同時に形成される。具体的には、配線分断工程後の半導体パッケージを、イミダゾール化合物を主成分とする処理液内に所定時間浸漬する。処理液内では、端面２１および接合面２２では銅とイミダゾール化合物との化学反応が発生する。その結果、図１（ａ）〜図１（ｄ）に示すように、有機膜４０が端面２１および接合面２２に同時に形成される。このとき、端面２１に形成された有機膜４０は、開口部３１から露出する。
【００２５】
有機膜４０が形成された半導体パッケージには、図８（ａ）〜図８（ｄ）に示すように、半導体素子２００が、基板１０下、すなわち配線２０が設けられた面とは反対側の面に実装される（図８（ｂ）、（ｄ）参照）。これにより、配線２０は、半導体素子２００に入出力される信号を伝送する信号線として機能する。半導体素子２００が、例えば半導体メモリの場合、配線２０で伝送される信号は、半導体メモリに書き込まれるデータ、半導体メモリから読み出されるデータ、または半導体メモリを駆動するためのコマンド等を含んでいる。
【００２６】
また、配線２０の接合面２２には、はんだボール２１０が接合される（図８（ｃ）、（ｄ）参照）。このとき、接合面２２に形成されていた有機膜４０は、はんだボール２１０内に吸収されて消失する。
【００２７】
以上説明した本実施形態によれば、配線２０の分断によって露出した端面２１が有機膜４０で覆われる。そのため、ダスト等の異物が端面２１に付着することを防ぐことができるので、配線ショート等の不具合を回避できる。したがって、信頼性を向上させることが可能となる。
【００２８】
また、本実施形態では、オーバーエッチングが生じないように配線２０を分断する。そのため、端面２１への有機膜４０の形成は、従来実施されていた無電解めっき処理による接合面２２への有機膜形成と同時に実施される。これにより、新たな工程は不要であるので、製造効率を低下させることなく信頼性を向上させることが可能となる。
【００２９】
なお、本実施形態では、配線分断領域が、一直線状に形成された配線２０の途中に設けられるので、端面２０は配線分断領域で互いに対向している。しかし、端面２０の位置関係は、配線分断領域で互いに離れていればよく、対向配置に限定されない。例えば、配線分断領域が、Ｌ字形、Ｔ字形、またはＹ字形等に形成された配線２０の交差箇所である場合、端面２０は、配線分断領域で互いに離れた配置となる。
【００３０】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３１】
１０  基板、２０  配線、２１  端面、３０  ソルダーレジスト、３１  開口部、４０  有機膜、１３０  レジスト、２００  半導体素子
【図１】
2019054058.tif 000003
【図２】
2019054058.tif 000004
【図３】
2019054058.tif 000005
【図４】
2019054058.tif 000006
【図５】
2019054058.tif 000007
【図６】
2019054058.tif 000008
【図７】
2019054058.tif 000009
【図８】
2019054058.tif 000010