(57)【要約】      （修正有）【課題】表示品位の劣化を抑制することが可能な表示装置を提供する。【解決手段】第１方向に間隔を置いて並んでいる第１ソース線Ｓ１及び第２ソース線Ｓ２と、第１ソース線と第２ソース線との間に位置する第１電極ＲＥ１と、第１ソース線、第２ソース線及び第１電極と重畳している共通電極ＣＥと、共通電極ＣＥに電気的に接続し、第１ソース線Ｓ１と重畳している金属配線ＴＭ１と、第１ソース線と第２ソース線との間に位置し、共通電極ＣＥと重畳している第１画素電極ＰＥ１を備え、第１電極ＲＥ１は、第１コンタクトホールＣＨ１を介して第１画素電極ＰＥ１に電気的に接続されている第１接続部ＣＴ１と、第１接続部ＣＴ１から第１ソース線Ｓ１に向かって第１方向に突出する第１突出部ＰＴ１とを有し、金属配線ＴＭ１は、第１ソース線に重畳している配線部ＭＷ１と、配線部から第１方向に延出し、第１突出部ＰＴ１と重畳している第１延出部ＥＰ１とを有する。【選択図】図２
2019152697.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に間隔を置いて並んでいる第１ソース線及び第２ソース線と、前記第１ソース線と前記第２ソース線との間に位置する第１電極と、前記第１ソース線、前記第２ソース線及び第１電極と重畳している共通電極と、前記共通電極に電気的に接続し、前記第１ソース線と重畳している金属配線と、前記第１ソース線と前記第２ソース線との間に位置し、前記共通電極と重畳している第１画素電極とを備え、
前記第１電極は、第１コンタクトホールを介して前記第１画素電極に電気的に接続されている第１接続部と、前記第１接続部から前記第１ソース線に向かって前記第１方向に突出する第１突出部とを有し、
前記金属配線は、前記第１ソース線に重畳している配線部と、前記配線部から前記第１方向に延出し、前記第１突出部と重畳している第１延出部とを有する、表示装置。
【請求項２】
前記第１ソース線、前記第２ソース線及び前記第１電極は、第１絶縁層と第２絶縁層との間に位置し、
前記共通電極と前記金属配線とは、前記第２絶縁層と第３絶縁層との間に位置し、
前記第２絶縁層は、前記第１突出部と前記第１延出部とが重畳する位置において、第１凹部を有している、請求項１に記載の表示装置。
【請求項３】
前記第１コンタクトホールは、前記第２絶縁層と前記第３絶縁層とを貫通している、請求項２に記載の表示装置。
【請求項４】
前記金属配線は、前記共通電極と前記第３絶縁層との間に位置し、前記共通電極に直接接続している、請求項２又は３に記載の表示装置。
【請求項５】
前記第１接続部は、前記第１ソース線から第１距離で離間し、前記第２ソース線から前記第１距離よりも小さい第２距離で離間している、請求項２乃至４のいずれか１項に記載の表示装置。
【請求項６】
第１基板と対向する第２基板と、前記第１基板と前記第２基板との間に位置し、前記第２ソース線と対向する第１スペーサと、をさらに備える、請求項２乃至５のいずれか１項に記載の表示装置。
【請求項７】
前記第１方向において前記第２ソース線と反対側に前記第１ソース線と間隔を置いて配置されている第３ソース線と、
前記第１方向において前記第１ソース線と前記第３ソース線との間に位置している第２電極と第２画素電極と、をさらに備え、
前記第２電極は、前記第２絶縁層及び前記第３絶縁層を貫通する第２コンタクトホールを介して前記第２画素電極に電気的に接続している第２接続部と、前記第２接続部から前記第１ソース線に向かって前記第１方向に突出する第２突出部とを有し、
前記第２絶縁層は、前記第２突出部と対向する位置において、第２凹部を有する、請求項２乃至６のいずれか１項に記載の表示装置。
【請求項８】
前記金属配線は、前記配線部から前記第２凹部に延出している第２延出部をさらに有している、請求項７に記載の表示装置。
【請求項９】
前記第２延出部は、前記第２凹部において前記第２突出部と対向している、請求項８に記載の表示装置。
【請求項１０】
前記第２接続部は、前記第１ソース線から第３距離で離間し、前記第３ソース線から前記第３距離よりも小さい第４距離で離間している、請求項７乃至９のいずれか１項に記載の表示装置。
【請求項１１】
前記第１方向において前記第２ソース線と反対側に前記第１ソース線と間隔を置いて配置されている第３ソース線と、
前記第１方向において前記第１ソース線と前記第３ソース線との間に位置している第２電極と第２画素電極と、をさらに備え、
前記第２電極は、前記第２絶縁層及び前記第３絶縁層を貫通する第２コンタクトホールを介して前記第２画素電極に電気的に接続している第２接続部と、前記第２接続部から前記第１ソース線に向かって前記第１方向に突出する第２突出部とを有し、
前記第２絶縁層は、前記第２突出部と対向する位置において、第２凹部を有し、
前記第２接続部は、前記第１ソース線から第３距離で離間し、前記第３ソース線から前記第３距離よりも小さい第４距離で離間し、
前記第３距離は、前記第１距離と同じ距離である、請求項５に記載の表示装置。
【請求項１２】
前記第１電極と前記第１コンタクトホールを介して、前記第１画素電極と電気的に接続する第１スイッチング素子と、
前記第２電極と前記第２コンタクトホールを介して、前記第２画素電極と電気的に接続する第２スイッチング素子と、をさらに備え、
前記第１スイッチング素子は、前記第２ソース線と電気的に接続し、
前記第２スイッチング素子は、前記第１ソース線と電気的に接続する、請求項７乃至１１のいずれか１項に記載の表示装置。
【請求項１３】
前記第２絶縁層は、有機系材料で形成されている、請求項２乃至１２のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
表示装置は、第１基板と、第１基板に対向する第２基板とを備えている。第１基板は、ソース線、ソース線に絶縁層を介して交差するゲート線、ソース線及びゲート線等に電気的に接続されたスイッチング素子、及びスイッチング素子と電気的に接続された画素電極などの導電層を備えている。このような第１基板は、各種絶縁層や各種導電層のパターニング等を経て製造される。導電層のパターニングでは、加工不良等が生じる可能性がある。このような導電層の加工不良等が生じた場合、各種リペア技術により加工不良が生じた導電層をリペアする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−５８９５号公報
【特許文献２】特開２０１３−１１７６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、表示品位の劣化を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
一実施形態に係る表示装置は、第１方向に間隔を置いて並んでいる第１ソース線及び第２ソース線と、前記第１ソース線と前記第２ソース線との間に位置する第１電極と、前記第１ソース線、前記第２ソース線及び第１電極と重畳している共通電極と、前記共通電極に電気的に接続し、前記第１ソース線と重畳している金属配線と、前記第１ソース線と前記第２ソース線との間に位置し、前記共通電極と重畳している第１画素電極とを備え、
前記第１電極は、第１コンタクトホールを介して前記第１画素電極に電気的に接続されている第１接続部と、前記第１接続部から前記第１ソース線に向かって前記第１方向に突出する第１突出部とを有し、前記金属配線は、前記第１ソース線に重畳している配線部と、前記配線部から前記第１方向に延出し、前記第１突出部と重畳している第１延出部とを有する。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係る表示装置を構成する表示パネルの構成例を示す平面図である。
【図２】図２は、第１実施形態の表示装置に係る第１基板の構成例を示す平面図である。
【図３】図３は、第１実施形態の表示装置に係る第２基板の構成例を示す平面図である。
【図４】図４は、図２に示したＩＶ−ＩＶに沿って切断した表示装置の構成例を示す断面図である。
【図５】図５は、図２に示したＶ−Ｖに沿って切断した表示装置の構成例を示す断面図である。
【図６】図６は、第１実施形態の変形例に係る表示装置の第１基板の構成例を示す平面図である。
【図７】図７は、第２実施形態の表示装置に係る第１基板の構成を示す平面図である。
【図８】図８は、図７に示したＶＩＩＩ−ＶＩＩＩに沿って切断した表示装置の構成例を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、タブレット端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。  
図１は、本実施形態に係る表示装置ＤＳＰを構成する表示パネルＰＮＬの構成例を示す平面図である。図１では、互いに交差する第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面における表示パネルＰＮＬの平面図を示している。なお、図示した例では、第１方向Ｘ及び第２方向Ｙは、互いに直交しているが、９０°以外の角度で交差していてもよい。以下、第１方向Ｘの長さを横幅と称し、第２方向Ｙの長さを縦幅と称する場合もある。
【０００９】
平面視した場合、表示パネルＰＮＬは、例えば、略長方形状に形成されている。なお、表示パネルＰＮＬは、例えば、角部に丸みを帯びたラウンド形状に形成されていてもよい。表示パネルＰＮＬは、第１基板ＳＵＢ１と、第１基板ＳＵＢ１と対向する第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持された表示機能層（本実施形態では、後述する液晶層ＬＣ）と、を備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、これらの間に所定のギャップを形成した状態で、シール材ＳＬによって貼り合わせられている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間とシール材ＳＬとによって囲まれた空間に充填されている。表示パネルＰＮＬは、シール材ＳＬによって囲まれた内側に画像を表示する表示領域ＤＡを有している。表示領域ＤＡは、例えば、略矩形状である。なお、表示領域ＤＡは、他の多角形状であってもよいし、ラウンド形状であってもよい。また、表示パネルＰＮＬは、表示領域ＤＡの外側に非表示領域ＮＤＡを有している。
【００１０】
表示パネルＰＮＬは、表示領域ＤＡに複数の副画素ＰＸを備えている。ここで、副画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述するゲート線とソース線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。また、主画素は、複数の副画素で構成される。例えば、赤色に対応する副画素、緑色に対応する副画素、青色に対応する副画素により１つの主画素が構成される。他の例では、赤色に対応する副画素、緑色に対応する副画素、青色に対応する副画素、白色に対応する副画素により１つの主画素が構成される。主画素は、表示領域ＤＡに表示される画像の最小単位に相当する。複数の副画素ＰＸは、表示領域ＤＡにマトリクス状に配置されている。
【００１１】
表示パネルＰＮＬは、表示領域ＤＡにおいて、第１方向Ｘに沿って延出したゲート線Ｇ、第２方向Ｙに沿って延出したソース線Ｓ、各副画素ＰＸにおいてゲート線Ｇ及びソース線Ｓと電気的に接続されたスイッチング素子ＳＷ、各副画素ＰＸにおいてスイッチング素子ＳＷと電気的に接続された画素電極ＰＥ、及び、共通電極ＣＥなどを備えている。  
表示パネルＰＮＬは、その背面側に配置されたバックライトユニットからの光を選択的に透過することによって画像を表示する透過型パネルとして構成されてもよいし、表示領域ＤＡに入射する外光を選択的に反射することによって画像を表示する反射型パネルとして構成されてもよいし、透過型及び反射型を組み合わせた半透過型パネルとして構成されてもよい。
【００１２】
駆動ＩＣチップ２及びフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などの表示パネルＰＮＬの駆動に必要な信号供給源は、非表示領域ＮＤＡに位置している。図示した例では、駆動ＩＣチップ２及びＦＰＣ基板３は、第２基板ＳＵＢ２の１つの基板側縁ＳＵＢ２ｅよりも外側に延出した第１基板ＳＵＢ１の実装部ＭＴに実装されている。実装部ＭＴは、第１基板ＳＵＢ１の１つの基板側縁ＳＵＢ１ｅに沿って形成されている。図示した例では、基板側縁ＳＵＢ１ｅ及びＳＵＢ２ｅは、第１方向Ｘに沿って互いに略平行に形成されている。また、図示した例では、実装部ＭＴは、基板側縁ＳＵＢ１ｅ及びＳＵＢ２ｅの間に位置している。図示していないが、第１基板ＳＵＢ１は、実装部ＭＴに信号供給源を接続するための接続端子（以下、パッドと称する）を備えている。パッドには、上記のゲート線Ｇやソース線Ｓなどと電気的に接続されたものが含まれる。なお、図示した例では、第２基板ＳＵＢ２の基板側縁ＳＵＢ２ｅ以外の他の３つの基板側縁は、それぞれ、第１基板ＳＵＢ１の基板側縁ＳＵＢ１ｅ以外の他の３つの基板側縁と対向している。
シール材ＳＬは、非表示領域ＮＤＡに配置され、表示領域ＤＡを囲んでいる。図示した例では、シール材ＳＬは、矩形枠状に形成されている。なお、シール材ＳＬは、例えば、角部に丸みを帯びた枠状に形成されていてもよい。
【００１３】
図２は、第１実施形態の表示装置ＤＳＰに係る第１基板ＳＵＢ１の構成例を示す平面図である。図２では、図１基板ＳＵＢ１の主要部を示している。図示した例では、横電界を利用する表示モードであるＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、又はＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。  
第１基板ＳＵＢ１は、ゲート線Ｇ（Ｇ１、Ｇ２…）、ソース線Ｓ（Ｓ１、Ｓ２、Ｓ３…）、画素電極ＰＥ（ＰＥ１、ＰＥ２…）、接続電極ＲＥ（ＲＥ１、ＲＥ２…）、スイッチング素子ＳＷ（ＳＷ１、ＳＷ２…）、共通電極ＣＥ、及び金属配線ＴＭ（ＴＭ１、ＴＭ２、ＴＭ３…）などを備えている。
【００１４】
ゲート線Ｇは、第１方向Ｘに延出し、第２方向Ｙに一定間隔を置いて並んでいる。図２に示した例では、ゲート線Ｇ１及びＧ２が、第２方向Ｙに間隔を置いて並んでいる。言い換えると、ゲート線Ｇ１及びＧ２は、第２方向Ｙにおいて間隔を置いて連続して配置されている。なお、ゲート線Ｇは、一部が屈曲していてもよい。ソース線Ｓは、第２方向Ｙに延出し、第１方向Ｘに一定間隔を置いて並んでいる。図２に示した例では、ソース線Ｓ１、Ｓ２、及びＳ３が、第１方向Ｘに一定間隔を置いて並んでいる。言い換えると、ソース線Ｓ１乃至Ｓ３は、第１方向において一定間隔毎に連続して配置されている。なお、ソース線Ｓは、第２方向Ｙに直線状に延出していてもよい。図示した例では、ゲート線Ｇとソース線Ｓとは、互いに交差し、格子状に配置されている。図中において、副画素ＰＸ（ＰＸ１、ＰＸ２…）は、第２方向Ｙに連続して配置された２本のゲート線Ｇと第１方向Ｘに連続して配置された２本のソース線Ｓとによって区画される領域に相当する。一例として、副画素ＰＸ１は、ゲート線Ｇ１及びＧ２とソース線Ｓ１及びＳ２とによって区画される領域に相当し、副画素ＰＸ２は、ゲート線Ｇ１及びＧ２とソース線Ｓ２及びＳ３とによって区画される領域に相当する。
【００１５】
画素電極ＰＥは、各副画素ＰＸに配置されている。言い換えると、画素電極ＰＥは、第１方向Ｘで連続して配置された２つのソース線Ｓと第２方向Ｙで連続して配置された２つのゲート線Ｇとで囲われた領域に位置している。画素電極ＰＥは、コンタクトホールＣＨ１（ＣＨ１１、ＣＨ１２…）を介して接続電極ＲＥ（ＲＥ１、ＲＥ２…）に電気的に接続されている。一例として、画素電極ＰＥ１は、副画素ＰＸ１に配置されている。言い換えると、画素電極ＰＥ１は、ソース線Ｓ１及びＳ２とゲート線Ｇ１及びＧ２とで囲われた領域に位置している。画素電極ＰＥ１は、コンタクトホールＣＨ１１を介して接続電極ＲＥ１に電気的に接続されている。画素電極ＰＥ２は、副画素ＰＸ２に配置されている。言い換えると、画素電極ＰＥ２は、ソース線Ｓ２及びＳ３とゲート線Ｇ１及びＧ２とで囲われた領域に位置している。画素電極ＰＥ２は、コンタクトホールＣＨ１２を介して接続電極ＲＥ２に電気的に接続されている。画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。なお、画素電極ＰＥの形状は、図示した例に限定されるものではなく、副画素ＰＸの形状などに合わせて適宜変更することができる。
【００１６】
接続電極ＲＥは、各副画素ＰＸに配置されている。言い換えると、接続電極ＲＥは、第１方向Ｘで連続して配置された２つのソース線Ｓと第２方向Ｙで連続して配置された２つのゲート線Ｇとで囲われた領域に位置している。接続電極ＲＥは、画素電極ＰＥ及びスイッチング素子ＳＷに電気的に接続されている接続部ＣＴと、接続部ＣＴから突出している突出部ＰＴとを備えている。接続部ＣＴは、コンタクトホールＣＨ１を介して画素電極ＰＥに接続され、コンタクトホールＣＨ２を介してスイッチング素子ＳＷに電気的に接続されている。突出部ＰＴの縦幅は、例えば、接続部ＣＴの縦幅以下である。図２に示した例では、突出部ＰＴは、第２方向Ｙにおいてゲート線Ｇに近い側に形成された切り欠き部ＮＤと、第２方向Ｙにおいて切り欠き部ＮＤと反対側に形成された切り欠き部ＮＵとを有している。ゲート線Ｇとの間に形成される静電容量（又は寄生容量）を抑制するために、切り欠き部ＮＤは、第２方向Ｙにおいて可能な限りゲート線Ｇから離れるように窪んでいることが望ましい。なお、接続電極ＲＥは、切り欠き部ＮＤを有していなくともよい。接続電極ＲＥは、例えば、チタン及びアルミニウムなどの金属材料やチタン及びアルミニウムを主成分とする金属材料を組み合わせた合金などによって形成されている。接続電極ＲＥは、単層構造であってもよいし、多層構造であってもよい。
【００１７】
一例では、接続電極ＲＥ１は、副画素ＰＸ１に配置されている。言い換えると、接続電極ＲＥ１は、ソース線Ｓ１及びＳ２とゲート線Ｇ１及びＧ２とで囲われた領域に位置している。接続電極ＲＥ１は、画素電極ＰＥ１及びスイッチング素子ＳＷ１に電気的に接続されている接続部ＣＴ１と、接続部ＣＴ１からソース線Ｓ１に向かって第１方向Ｘに延出している突出部ＰＴ１とを備えている。接続部ＣＴ１は、コンタクトホールＣＨ１１及びＣＨ２１と重畳している。接続部ＣＴ１は、コンタクトホールＣＨ１１を介して画素電極ＰＥ１に電気的に接続され、コンタクトホールＣＨ２１を介してスイッチング素子ＳＷ１に電気的に接続されている。接続部ＣＴ１は、ソース線Ｓ１から距離ＤＣ１１で第１方向Ｘに離間し、ソース線Ｓ２から距離ＤＣ１１よりも小さい距離ＤＣ１２で第１方向Ｘに離間している。突出部ＰＴ１は、第１方向においてコンタクトホールＣＨ１１及びソース線Ｓ１の間に位置している。突出部ＰＴ１の縦幅は、接続部ＣＴ１の縦幅よりも小さい。突出部ＰＴ１は、第２方向Ｙにおいてゲート線Ｇ２側に形成された切り欠き部ＮＤ１と、第２方向Ｙにおいて切り欠き部ＮＤ１と反対側に形成された切り欠き部ＮＵ１とを有している。切り欠き部ＮＤ１は、第２方向Ｙにおいてゲート線Ｇ２と反対側に窪んでいる。切り欠き部ＮＵ１は、第２方向Ｙにおいてゲート線Ｇ２側に窪んでいる。
【００１８】
また、接続電極ＲＥ２は、副画素ＰＸ２に配置されている。言い換えると、接続電極ＲＥ１は、ソース線Ｓ２及びＳ３とゲート線Ｇ１及びＧ２とで囲われた領域に位置している。接続電極ＲＥ２は、画素電極ＰＥ２及びスイッチング素子ＳＷ２に電気的に接続されている接続部ＣＴ２と、接続部ＣＴ２からソース線Ｓ２に向かって第１方向Ｘに延出している突出部ＰＴ２とを備えている。接続部ＣＴ２は、コンタクトホールＣＨ１２及びＣＨ２２と重畳している。接続部ＣＴ２は、コンタクトホールＣＨ１２を介して画素電極ＰＥ２に電気的に接続され、コンタクトホールＣＨ２２を介してスイッチング素子ＳＷ２に電気的に接続されている。接続部ＣＴ２は、ソース線Ｓ２から距離ＤＣ２１で第１方向Ｘに離間し、ソース線Ｓ３から距離ＤＣ２１よりも小さい距離ＤＣ２２で第１方向Ｘに離間している。突出部ＰＴ２は、第１方向においてコンタクトホールＣＨ１２及びソース線Ｓ２の間に位置している。突出部ＰＴ２の縦幅は、接続部ＣＴ２の縦幅よりも小さい。突出部ＰＴ２は、第２方向Ｙにおいてゲート線Ｇ２側に形成された切り欠き部ＮＤ２と、第２方向Ｙにおいて切り欠き部ＮＤ２と反対側に形成された切り欠き部ＮＵ２とを有している。切り欠き部ＮＤ２は、第２方向Ｙにおいてゲート線Ｇ２と反対側に窪んでいる。切り欠き部ＮＵ２は、第２方向Ｙにおいてゲート線Ｇ２側に窪んでいる。例えば、接続部ＣＴ１の横幅Ｗｃ１１と接続部ＣＴ２の横幅Ｗｃ２１とは、同じである。また、例えば、距離ＤＣ１１と距離ＤＣ２１とは、同じであり、距離ＤＣ１２と距離ＤＣ２２とは、同じである。なお、接続電極ＲＥの形状は、図示した例に限定されるものではなく、他の形状であってもよい。また、距離ＤＣ１１と距離ＤＣ１２とは、同じであってもよい。距離ＤＣ２１と距離ＤＣ２２とは、同じであってもよい。
【００１９】
スイッチング素子ＳＷは、接続電極ＲＥ、コンタクトホールＣＨ１、及びコンタクトホールＣＨ２を介して、画素電極ＰＥに電気的に接続されている。スイッチング素子ＳＷは、コンタクトホールＣＨ３（ＣＨ３１、ＣＨ３２…）を介してソース線Ｓに電気的に接続されている。スイッチング素子ＳＷは、半導体層ＳＣ（ＳＣ１、ＳＣ２…）を備えている。図２に示した例では、スイッチング素子ＳＷは、ゲート線Ｇと２回交差するダブルゲート型である。なお、スイッチング素子ＳＷは、ゲート線Ｇと１回のみ交差するシングルゲート型であってもよい。一例では、スイッチング素子ＳＷ１は、接続電極ＲＥ１、コンタクトホールＣＨ１１、及びコンタクトホールＣＨ２１を介して、画素電極ＰＥ１に電気的に接続されている。スイッチング素子ＳＷ１は、コンタクトホールＣＨ３１を介してソース線Ｓ２に電気的に接続されている。スイッチング素子ＳＷ１は、半導体層ＳＣ１を備えている。スイッチング素子ＳＷ１は、ゲート線Ｇ２と２回交差している。また、スイッチング素子ＳＷ２は、接続電極ＲＥ２、コンタクトホールＣＨ１２、及びコンタクトホールＣＨ２２を介して、画素電極ＰＥ２に電気的に接続されている。スイッチング素子ＳＷ２は、コンタクトホールＣＨ３２を介してソース線Ｓ３に電気的に接続されている。スイッチング素子ＳＷ２は、半導体層ＳＣ２を備えている。スイッチング素子ＳＷ２は、ゲート線Ｇ２と２回交差している。  
共通電極ＣＥは、複数の副画素ＰＸに亘って配置され、共通電位を印加されている。共通電極ＣＥは、例えば、略平面状に配置されている。共通電極ＣＥは、開口部ＣＯＰを有している。図２に示した例では、共通電極ＣＥは、開口部ＣＯＰ１と、開口部ＣＯＰ２とを有している。開口部ＣＯＰ１は、接続電極ＲＥ１に重畳している。開口部ＣＯＰ２は、接続電極ＲＥ２に重畳している。
【００２０】
金属配線ＴＭは、共通電極ＣＥに電気的に接続されている。金属配線ＴＭは、ソース線Ｓに重畳している。金属配線ＴＭは、ソース線Ｓに重畳している配線部ＭＷと、配線部ＭＷから延出している延出部ＥＰとを備えている。配線部ＭＷの横幅は、例えば、ソース線Ｓの横幅とほぼ同じであってもよい。延出部ＥＰの縦幅は、例えば、突出部ＰＴの縦幅以下である。金属配線ＴＭは、例えば、モリブデンなどの金属材料やモリブデンを主成分とする金属材料を組み合わせた合金などによって形成されている。金属配線ＴＭは、単層構造であってもよいし、多層構造であってもよい。一例では、金属配線ＴＭ１は、ソース線Ｓ１に重畳している。金属配線ＴＭ１は、第２方向Ｙに延出している配線部ＭＷ１と、配線部ＭＷ１から接続電極ＲＥ１に向かって第１方向Ｘに延出している延出部ＥＰ１とを備えている。配線部ＭＷ１は、ソース線Ｓ１に重畳している。延出部ＥＰ１は、突出部ＰＴ１に重畳している。金属配線ＴＭ２は、ソース線Ｓ２に重畳している。金属配線ＴＭ２は、第２方向Ｙに延出している配線部ＭＷ２と、配線部ＭＷ２から接続電極ＲＥ２に向かって第１方向Ｘに延出している延出部ＥＰ２とを備えている。配線部ＭＷ２は、ソース線Ｓ２に重畳している。延出部ＥＰ２は、突出部ＰＴ２に重畳している。なお、金属配線ＴＭの形状は、図示した例に限定されるものではなく、他の形状であってもよい。例えば、金属配線ＴＭは、ソース線Ｓやゲート線Ｇに沿って延出する格子形状に形成されていてもよい。また、金属配線ＴＭは、図示しない検出電極との間に容量を発生させることで被検出部を検出するタッチセンサに使用されてもよい。
【００２１】
図３は、第１実施形態の表示装置ＤＳＰに係る第２基板ＳＵＢ２の構成例を示す平面図である。図３には、第２基板ＳＵＢ２の主要部と、図２に示した第１基板ＳＵＢ１の構成の一部とを示している。  
第２基板ＳＵＢ２は、遮光層ＢＭ及びカラーフィルタＣＦなどを備えている。遮光層ＢＭは、遮光層ＢＭＸと、遮光層ＢＭＹとを有している。以下、説明の便宜上、「遮光層ＢＭＸ」を「横遮光層ＢＭＸ」と称し、「遮光層ＢＭＹ」を「縦遮光層ＢＭＹ」と称する。横遮光層ＢＭＸは、第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。横遮光層ＢＭＸは、接続電極ＲＥ、延出部ＥＰ、ゲート線Ｇ、スイッチング素子ＳＷなどに重畳している。横遮光層ＢＭＸの縦幅は、接続電極ＲＥの縦幅よりも大きい。接続電極ＲＥで光が反射して表示ムラ等が生じる可能性があるため、接続電極ＲＥは、横遮光層ＢＭＸよりも第２方向Ｙに延出していないことが望ましい。なお、接続電極ＲＥは、横遮光層ＢＭＸよりも第２方向Ｙに僅かに延出していてもよい。そのため、切り欠き部ＮＵは、第２方向Ｙにおいてゲート線Ｇ２側に可能な限り窪んでいることが望ましい。縦遮光層ＢＭＹは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。縦遮光層ＢＭＹは、ソース線Ｓや金属配線ＴＭなどに重畳している。横遮光層ＢＭＸと縦遮光層ＢＭＹとは、格子状に配置されている。なお、横遮光層ＢＭＸと縦遮光層ＢＭＹとは、格子状以外に配置されていてもよい。これらの横遮光層ＢＭＸと縦遮光層ＢＭＹとによって区画され、開口部ＯＰが形成されている。開口部ＯＰは、表示に寄与する領域である。図３に示した例では、開口部ＯＰは、Ｘ−Ｙ平面上にマトリクス状に配置されている。なお、遮光層ＢＭは、横遮光層ＢＭＸのみで構成されていてもよい。  
カラーフィルタＣＦは、例えば、縦遮光層ＢＭＹに沿って、ストライプ状に形成され、開口部ＯＰに配置されている。カラーフィルタＣＦは、例えば、赤色カラーフィルタ、緑色カラーフィルタ、及び青色カラーフィルタを有している。また、カラーフィルタＣＦは、他の色のカラーフィルタ、例えば、白色カラーフィルタを有していてもよい。
【００２２】
図４は、図２に示したＩＶ−ＩＶに沿って切断した表示装置ＤＳＰの構成例を示す断面図である。図４では、互いに交差する第１方向Ｘ及び第３方向Ｚで規定されるＸ−Ｚ平面における表示装置ＤＳＰの断面図を示している。なお、図示した例では、第１方向Ｘ及び第３方向Ｚは、互いに直交しているが、９０°以外の角度で交差していてもよい。以下、第３方向Ｚを示す矢印の先端の向かう方向を上と定義し、矢印の先端と逆方向を下と定義する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。第３方向Ｚにおいて上から第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面に向かってみることを平面視という。また、第３方向Ｚの長さを厚さと称する場合もある。
【００２３】
第１基板ＳＵＢ１は、ソース線Ｓ、接続電極ＲＥ、スイッチング素子ＳＷ、共通電極ＣＥ、金属配線ＴＭ、画素電極ＰＥ、第１絶縁基板１０、絶縁層１１、１２、１３、１４、１５、及び第１配向膜ＡＬ１などを備えている。なお、第１基板ＳＵＢ１は、図示した例に限らず、他の絶縁層や他の各種層を含んでいてもよい。
【００２４】
第１絶縁基板１０は、例えば、無アルカリガラスや透明樹脂等によって形成されている。絶縁層１１は、第１絶縁基板１０の上に位置している。半導体層ＳＣ（スイッチング素子ＳＷ）は、第１絶縁基板１０及び絶縁層１１の間に位置している。半導体層ＳＣの一部は、ソース線Ｓに対向している。なお、第１絶縁基板１０と絶縁層１１との間には、他の絶縁層や他の各種層、例えば、半導体層ＳＣの下に遮光層が位置していてもよい。絶縁層１２は、絶縁層１１の上に位置している。絶縁層１３は、絶縁層１２の上に位置している。ソース線Ｓ及び接続電極ＲＥは、絶縁層１３の上に位置している。図４に示した例では、ソース線Ｓ１乃至Ｓ３は、絶縁層１３の上に位置し、第１方向Ｘにおいて間隔を置いて並んでいる。接続電極ＲＥ１は、第１方向Ｘにおいてソース線Ｓ１及びＳ２の間に位置している。接続電極ＲＥ２は、第１方向Ｘにおいてソース線Ｓ２及びＳ３の間に位置している。絶縁層１４は、絶縁層１３の上に位置し、ソース線Ｓ及び接続電極ＲＥを覆っている。絶縁層１４は、例えば、有機系材料で形成された絶縁層である。絶縁層１４は、突出部ＰＴに対向し、突出部ＰＴに向かって窪んでいる凹部ＤＴを備えている。凹部ＤＴは、例えば、第１方向ＸにおいてコンタクトホールＣＨ１とソース線Ｓとの間に位置している。凹部ＤＴの厚さは、例えば、周囲の絶縁層１４の厚さの１／３乃至２／３である。凹部ＤＴは、例えば、ハーフトーンマスク等を用いてポジ型フォトレジストで形成された絶縁層１４を露光することで形成され得る。図示した例では、凹部ＤＴ１は、突出部ＰＴ１に対向し、突出部ＰＴ１に向かって窪んでいる。凹部ＤＴ１は、第１方向ＸにおいてコンタクトホールＣＨ１１とソース線Ｓ１との間に位置している。凹部ＤＴ２は、突出部ＰＴ２に対向し、突出部ＰＴ２に向かって窪んでいる。凹部ＤＴ２は、第１方向ＸにおいてコンタクトホールＣＨ１２とソース線Ｓ２との間に位置している。絶縁層１５は、絶縁層１４の上に位置している。絶縁層１１、１２、１３、及び１５は、例えば、無機絶縁層である。
【００２５】
共通電極ＣＥは、絶縁層１４及び絶縁層１５の間に位置し、ソース線Ｓに対向している。なお、共通電極ＣＥは、絶縁層１４に接触していてもよい。図４に示した例では、共通電極ＣＥ１、ＣＥ２、及びＣＥ３は、絶縁層１４及び絶縁層１５の間に位置し、第１方向Ｘにおいて間隔を置いて並んでいる。ここで、共通電極ＣＥ１、ＣＥ２、及びＣＥ３は、共通電極ＣＥの一部である。共通電極ＣＥ１、ＣＥ２、及びＣＥ３は、それぞれ、ソース線Ｓ１、Ｓ２、及びＳ３に対向している。共通電極ＣＥ１及びＣＥ２は、第１方向Ｘにおいて開口部ＣＯＰ１を挟んで離間している。共通電極ＣＥ２及びＣＥ３は、第１方向Ｘにおいて開口部ＣＯＰ２を挟んで離間している。
【００２６】
金属配線ＴＭは、絶縁層１４及び絶縁層１５の間に位置している。金属配線ＴＭは、例えば、共通電極ＣＥの上に位置している。配線部ＭＷは、ソース線Ｓ及び共通電極ＣＥに対向している。配線部ＭＷは、例えば、共通電極ＣＥに直接接続している。延出部ＥＰは、配線部ＭＷから凹部ＤＴまで延出している。延出部ＥＰは、凹部ＤＴにおいて突出部ＰＴと対向している。一例では、金属配線ＴＭ１は、絶縁層１４及び絶縁層１５の間に位置している。金属配線ＴＭ１は、共通電極ＣＥ１の上に位置している。配線部ＭＷ１は、ソース線Ｓ１及び共通電極ＣＥ１に対向している。配線部ＭＷ１は、例えば、共通電極ＣＥ１に直接接続している。延出部ＥＰ１は、配線部ＭＷ１から絶縁層１４の上面に沿って凹部ＤＴ１の底部まで延出している。延出部ＥＰ１は、凹部ＤＴ１において突出部ＰＴ１と対向している。金属配線ＴＭ２は、絶縁層１４及び絶縁層１５の間に位置している。金属配線ＴＭ２は、共通電極ＣＥ２の上に位置している。配線部ＭＷ２は、ソース線Ｓ２及び共通電極ＣＥ２に対向している。配線部ＭＷ２は、例えば、共通電極ＣＥ２に直接接続している。延出部ＥＰ２は、配線部ＭＷ２から絶縁層１４の上面に沿って凹部ＤＴ２の底部まで延出している。延出部ＥＰ２は、凹部ＤＴ２において突出部ＰＴ２と対向している。なお、金属配線ＴＭは、共通電極ＣＥの下に位置していてもよい。共通電極ＣＥの下に位置する場合、金属配線ＴＭは、絶縁層１４に接触していてもよい。また、金属配線ＴＭと共通電極ＣＥとの間には、他の絶縁層等が位置していてもよい。
【００２７】
画素電極ＰＥは、絶縁層１５の上に位置し、接続電極ＲＥに対向している。画素電極ＰＥは、絶縁層１４及び１５を貫通して接続部ＣＴに到達するコンタクトホールＣＨ１を介して接続部ＣＴに電気的に接続している。図４に示した例では、画素電極ＰＥ１は、絶縁層１５の上に位置し、接続電極ＲＥ１に対向し、絶縁層１４及び１５を貫通して接続部ＣＴ１に到達するコンタクトホールＣＨ１１を介して接続部ＣＴ１に電気的に接続している。画素電極ＰＥ２は、絶縁層１５の上に位置し、接続電極ＲＥ２に対向し、絶縁層１４及び１５を貫通して接続部ＣＴ２に到達するコンタクトホールＣＨ１２を介して接続部ＣＴ２に電気的に接続している。第１配向膜ＡＬ１は、画素電極ＰＥ及び絶縁層１５を覆っている。
【００２８】
第２基板ＳＵＢ２は、第２絶縁基板２０、遮光層ＢＭ、オーバーコート層ＯＣ、及び第２配向膜ＡＬ２などを備えている。なお、第２基板ＳＵＢ２は、図示した例に限らず、他の絶縁層や他の各種層を含んでいてもよい。  
第２絶縁基板２０は、例えば、無アルカリガラス又は透明樹脂によって形成されている。遮光層ＢＭは、第２絶縁基板２０の下に位置している。オーバーコート層ＯＣは、遮光層ＢＭの下に位置している。第２配向膜ＡＬ２は、オーバーコート層ＯＣの下に位置している。
【００２９】
図５は、図２に示したＶ−Ｖに沿って切断した表示装置ＤＳＰの構成例を示す断面図である。なお、ここでは、説明に必要な構成のみを示し、主に図４に示した構成とは異なる構成について説明する。  
第１基板ＳＵＢ１は、ゲート線Ｇの一部であるゲート電極ＷＧなどを備えている。ゲート電極ＷＧは、絶縁層１１及び絶縁層１２の間に位置し、半導体層ＳＣに対向している。図５に示した例では、ゲート線Ｇ２の一部であるゲート電極ＷＧ２は、絶縁層１１及び絶縁層１２の間に位置し、半導体層ＳＣ１に対向している。接続電極ＲＥは、絶縁層１１乃至１３を貫通してスイッチング素子ＳＷに到達するコンタクトホールＣＨ２を介してスイッチング素子ＳＷに電気的に接続している。図５に示した例では、接続電極ＲＥ１は、絶縁層１１乃至１３を貫通してスイッチング素子ＳＷ１に到達するコンタクトホールＣＨ２１を介してスイッチング素子ＳＷ１に電気的に接続している。接続電極ＲＥは、遮光層ＢＭに対向している。  
第２基板ＳＵＢ２は、カラーフィルタＣＦを備えている。カラーフィルタＣＦは、第２絶縁基板２０及びオーバーコート層ＯＣの間に位置している。図５に示した例では、カラーフィルタＣＦは、第２方向Ｙにおいて遮光層ＢＭに隣接している。
【００３０】
本実施形態によれば、表示装置ＤＳＰは、絶縁層１３乃至１５、ソース線Ｓ、接続電極ＲＥ、画素電極ＰＥ、共通電極ＣＥ、及び金属配線ＴＭなどを備えている。絶縁層１４は、絶縁層１３の上に位置し、絶縁層１５は、絶縁層１４の上に位置している。絶縁層１４は、例えば、有機絶縁層である。ソース線Ｓは、絶縁層１３及び絶縁層１４の間に位置している。接続電極ＲＥは、絶縁層１３及び絶縁層１４の間に位置している。また、接続電極ＲＥは、第１方向Ｘにおいて連続して配置されている２つのソース線Ｓの間に位置している。接続電極ＲＥは、絶縁層１４及び絶縁層１５を貫通するコンタクトホールＣＨ１を介して画素電極ＰＥに電気的に接続された接続部と、接続部ＣＴから隣接する２つのソース線Ｓの少なくとも一方に向かって第１方向Ｘに突出する突出部ＰＴとを有している。絶縁層１４は、突出部ＰＴに対向する凹部ＤＴを有している。共通電極ＣＥ及び金属配線ＴＭは、絶縁層１４及び絶縁層１５の間に位置している。共通電極ＣＥは、ソース線Ｓに対向している。金属配線ＴＭは、共通電極ＣＥに電気的に接続している。金属配線ＴＭは、ソース線Ｓに対向している配線部ＭＷと、配線部ＭＷから凹部ＤＴまで延出している延出部ＥＰとを有している。延出部ＥＰは、凹部ＤＴにおいて突出部ＰＴと対向している。
【００３１】
このような構成によれば、表示装置ＤＳＰの製造工程において第１基板ＳＵＢ１が完成した後であっても、延出部ＥＰと突出部ＰＴとが重畳している部分にレーザ等を照射することで、金属配線ＴＭと接続電極ＲＥとを接続することができる。つまり、金属配線ＴＭと画素電極ＰＥとを接続して滅点化することができる。そのため、第１基板ＳＵＢ１の製造工程に新たな工程を加えなくとも、導電層に加工不良等が生じた場合にリペアすることが可能となる。延出部ＥＰ及び突出部ＰＴが遮光層ＢＭに重畳しているため、開口率を低下することなくリペアするための部分が形成できる。また、絶縁層１４に周囲の厚さよりも厚さの薄い凹部ＤＴで延出部ＥＰと突出部ＰＴとを対向させることで、凹部ＤＴにレーザを照射した場合に延出部ＥＰと突出部ＰＴとを接続し易くすることができる。したがって、表示品位の劣化を抑制することができる表示装置ＤＳＰを提供できる。
【００３２】
次に、本実施形態に係る表示装置ＤＳＰの変形例及び他の実施形態について説明する。以下に説明する本実施形態に係る表示装置ＤＳＰの変形例や他の実施形態において、前述した実施形態と同一の部分には、同一の参照符号を付しその詳細な説明を省略し、前述の実施形態と異なる部分を中心に詳細に説明する。なお、変形例や他の実施形態においても、第１実施形態と同様の効果を得ることができる。  
変形例に係る表示装置ＤＳＰは、第１実施形態の表示装置ＤＳＰと比較して、接続電極ＲＥの構成が相違している。  
図６は、第１実施形態の変形例に係る表示装置ＤＳＰの第１基板の構成例を示す平面図である。図６に示した例では、突出部ＰＴは、切り欠き部ＮＵ及び切り欠き部ＮＤを備えていない。言い換えると、突出部ＰＴの縦幅は、接続部ＣＴの縦幅と同じである。変形例によれば、第１実施形態と同様の効果が得られる。
【００３３】
第２実施形態に係る表示装置ＤＳＰは、前述した実施形態の表示装置ＤＳＰと比較して、金属配線ＴＭと接続電極ＲＥとの構成が相違している。  
図７は、第２実施形態の表示装置ＤＳＰに係る第１基板ＳＵＢ１の構成を示す平面図である。  
スペーサＰＳ（ＰＳ１、ＰＳ２…）は、ソース線Ｓに重畳している。一例では、スペーサＰＳ１は、ソース線Ｓ１に重畳し、スペーサＰＳ２は、ソース線Ｓ２に重畳している。スペーサＰＳ１及びＰＳ２は、第１方向Ｘにおいて接続電極ＲＥ１及びＲＥ２と並んでいる。  
一例では、接続電極ＲＥ３は、副画素ＰＸ１に配置されている。言い換えると、接続電極ＲＥ３は、ソース線Ｓ１及びＳ２とゲート線Ｇ１及びＧ２とで囲われた領域に位置している。接続電極ＲＥ３は、画素電極ＰＥ１及びスイッチング素子ＳＷ３に電気的に接続されている接続部ＣＴ３と、接続部ＣＴ３からソース線Ｓ２に向かって第１方向Ｘに延出している突出部ＰＴ３とを備えている。接続部ＣＴ３は、コンタクトホールＣＨ１３及びＣＨ２３と重畳している。接続部ＣＴ３は、コンタクトホールＣＨ１３を介して画素電極ＰＥ１に電気的に接続され、コンタクトホールＣＨ１３を介してスイッチング素子ＳＷ３に電気的に接続されている。接続部ＣＴ３は、ソース線Ｓ２から距離ＤＣ１４で第１方向Ｘに離間し、ソース線Ｓ１から距離ＤＣ１４よりも小さい距離ＤＣ１３で第１方向Ｘに離間している。突出部ＰＴ３は、第１方向においてコンタクトホールＣＨ１３及びソース線Ｓ２の間に位置している。突出部ＰＴ３の縦幅は、接続部ＣＴ３の縦幅よりも小さい。突出部ＰＴ３は、第２方向Ｙにおいてゲート線Ｇ２側に形成された切り欠き部ＮＤ３と、第２方向Ｙにおいて切り欠き部ＮＤ３と反対側に形成された切り欠き部ＮＵ３とを有している。切り欠き部ＮＤ３は、第２方向Ｙにおいてゲート線Ｇ２と反対側に窪んでいる。切り欠き部ＮＵ３は、第２方向Ｙにおいてゲート線Ｇ２側に窪んでいる。例えば、接続部ＣＴ３の横幅Ｗｃ１３と接続部ＣＴ２の横幅Ｗｃ２１とは、同じである。また、例えば、距離ＤＣ１４と距離ＤＣ２１とは、同じであり、距離ＤＣ１３と距離ＤＣ２２とは、同じである。なお、距離ＤＣ１３と距離ＤＣ１４とは、同じであってもよい。
【００３４】
一例では、スイッチング素子ＳＷ１は、接続電極ＲＥ３、コンタクトホールＣＨ１３、及びコンタクトホールＣＨ２３を介して、画素電極ＰＥ１に電気的に接続されている。スイッチング素子ＳＷ３は、コンタクトホールＣＨ３１を介してソース線Ｓ２に電気的に接続されている。スイッチング素子ＳＷ３は、半導体層ＳＣ３を備えている。スイッチング素子ＳＷ３は、ゲート線Ｇ２と２回交差している。  
図７に示した例では、金属配線ＴＭは、スペーサＰＳが重畳しているソース線Ｓ以外のソース線Ｓに重畳している。一例では、金属配線ＴＭ２は、配線部ＭＷ２と、配線部ＭＷ２から接続電極ＲＥ２に向かって第１方向Ｘに延出している延出部ＥＰ２と、配線部ＭＷ２から接続電極ＲＥ１に向かって第１方向Ｘに延出している延出部ＥＰ３とを備えている。延出部ＥＰ３は、突出部ＰＴ３に重畳している。スペーサＰＳ１が重畳しているソース線Ｓ１には、金属配線ＴＭは、配置されていない。
【００３５】
図８は、図７に示したＶＩＩＩ−ＶＩＩＩに沿って切断した表示装置ＤＳＰの構成例を示す断面図である。  
スペーサＰＳは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間で、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを支持している。図８に示した例では、スペーサＰＳ１は、ソース線Ｓ１及び共通電極ＣＥ１に対向している。スペーサＰＳ１は、例えば、オーバーコート層ＯＣの下に位置し、第２基板ＳＵＢ２に固定されている。スペーサＰＳ１は、第１基板ＳＵＢ１に接触していてもよいし、接触していなくともよい。スペーサＰＳ２は、ソース線Ｓ３及び共通電極ＣＥ３に対向している。スペーサＰＳ２は、例えば、オーバーコート層ＯＣの下に位置し、第２基板ＳＵＢ２に固定されている。スペーサＰＳ１及びスペーサＰＳ２は、第１基板ＳＵＢ１に向かって先細るテーパー形状に形成されている。なお、スペーサＰＳ１及びＰＳ２は、それぞれ、絶縁層１５の上に位置し、第１基板ＳＵＢ１に固定されていてもよい。この場合、スペーサＰＳ１及びＰＳ２は、第２基板ＳＵＢ２に接触していてもよいし、接触していなくともよい。また、スペーサＰＳ１及びＰＳ２は、第１基板ＳＵＢ１に向かって先細るテーパー形状以外の形状に形成されていてもよい。
【００３６】
図８に示した例では、接続電極ＲＥ３は、第１方向Ｘにおいてソース線Ｓ１及びＳ２の間に位置している。凹部ＤＴ３は、突出部ＰＴ３に対向し、突出部ＰＴ３に向かって窪んでいる。凹部ＤＴ３は、第１方向ＸにおいてコンタクトホールＣＨ１３とソース線Ｓ２との間に位置している。一例では、延出部ＥＰ３は、配線部ＭＷ２から絶縁層１４の上面に沿って凹部ＤＴ３の底部まで延出している。延出部ＥＰ３は、凹部ＤＴ３において突出部ＰＴ３と対向している。ソース線Ｓ１とスペーサＰＳ１との間には、金属配線ＴＭは、設けられていない。また、ソース線Ｓ３とスペーサＰＳ２との間には、金属配線ＴＭは、設けられていない。図８に示した例では、画素電極ＰＥ１は、接続電極ＲＥ３に対向し、絶縁層１４及び１５を貫通して接続部ＣＴ３に到達するコンタクトホールＣＨ１３を介して接続部ＣＴ３に電気的に接続している。  
図８に示した例では、第２配向膜ＡＬ２は、オーバーコート層ＯＣ及びスペーサＰＳを覆っている。
【００３７】
第２実施形態によれば、第１実施形態と同様の効果が得られる。加えて、スペーサＰＳに対向する部分に金属配線ＴＭを配置していないため、スペーサＰＳが第１基板ＳＵＢ１に接触した場合に金属配線ＴＭに生じる影響を防止することができる。また、スペーサＰＳに対向する部分に金属配線ＴＭを配置すると、金属配線ＴＭによって段差が生じ、第１配向膜ＡＬ１が削れるおそれがあるが、第２実施形態によれば、スペーサＰＳに対向する部分に金属配線ＴＭを配置していないため、スペーサＰＳが第１基板ＳＵＢ１に接触しても、第１配向膜ＡＬ１の削れを抑制できる。
【００３８】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３９】
ＤＳＰ…表示装置  ＰＮＬ…表示パネル
ＳＵＢ１…第１基板  ＳＵＢ２…第２基板  １０…第１絶縁基板
２０…第２絶縁基板  ＤＡ…表示領域  ＮＤＡ…非表示領域
Ｇ…ゲート線  Ｓ…ソース線  ＢＭ…遮光層  ＣＥ…共通電極
ＰＥ…画素電極  ＴＭ…金属配線  ＲＥ…接続電極
【図１】
2019152697.tif 000003
【図２】
2019152697.tif 000004
【図３】
2019152697.tif 000005
【図４】
2019152697.tif 000006
【図５】
2019152697.tif 000007
【図６】
2019152697.tif 000008
【図７】
2019152697.tif 000009
【図８】
2019152697.tif 000010