(57)【要約】【課題】固定パルスパターンを適用した３レベル電力変換器において、パルスパターンテーブルの規模を抑制しつつ、中性点電位のアンバランス状態を改善する。【解決手段】電圧振幅指令値Ｖ＊に補正直流電圧偏差ΔＶｄｃ’を乗算した補正電圧指令値Ｖ＊’を固定パルスパターン選択部１２に入力する。固定パルスパターン選択部１２では、位相偏差θ’＝０，π／２，π，３π／２の時の補正電圧指令値Ｖ＊’をＵ相の補正電圧指令値Ｖｕ＊’とし、位相偏差θ’＝π／６，２π／３，７π／６，５π／３の時の補正電圧指令値Ｖ＊’をＶ相の補正電圧指令値Ｖｖ＊’とし、位相偏差θ’＝π／３，５π／６，４π／３，１１π／６の時の補正電圧指令値Ｖ＊’をＷ相の補正電圧指令値Ｖｗ＊’とする。Ｕ相，Ｖ相，Ｗ相の補正電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ’に応じた固定パルスパターンのゲート指令を生成する。【選択図】図１
2019054569.tif 000002
【特許請求の範囲】
【請求項１】
直列接続した各相共通の第１，第２直流コンデンサを有する３相の３レベル電力変換器であって、
出力電圧の位相と出力電流に基づいて電圧指令値を出力する電流制御部と、
前記電圧指令値に基づいて、電圧振幅指令値と電圧位相指令値を出力する位相振幅演算部と、
前記第２直流コンデンサの直流電圧値と前記第１直流コンデンサの直流電圧値との直流電圧偏差にゲインを乗算する第１乗算器と、
前記出力電圧の位相と前記電圧位相指令値との位相偏差θ’が、π／６≦θ’＜π／２，５π／６≦θ’＜７π／６，３π／２≦θ’＜１１π／６のとき１を出力し、０≦θ’＜π／６，π／２≦θ’＜５π／６，７π／６≦θ’＜３π／２，１１π／６≦θ’＜２πのとき−１を出力するスイッチと、
前記第１乗算器の出力と前記スイッチの出力を乗算する第２乗算器と、
前記第２乗算器の出力に１を加算し、補正直流電圧偏差を出力する加算器と、
前記電圧振幅指令値に前記補正直流電圧偏差を乗算し、補正電圧指令値を出力する第３乗算器と、
前記位相偏差θ’＝０，π／２，π，３π／２の時の前記補正電圧指令値をＵ相の補正電圧指令値とし、前記位相偏差θ’＝π／６，２π／３，７π／６，５π／３の時の前記補正電圧指令値をＶ相の補正電圧指令値とし、前記位相偏差θ’＝π／３，５π／６，４π／３，１１π／６の時の前記補正電圧指令値をＷ相の補正電圧指令値とし、前記Ｕ相，Ｖ相，Ｗ相の補正電圧指令値に応じたＵ相，Ｖ相，Ｗ相の固定パルスパターンを選択する固定パルスパターン選択部と、
を備え、選択した前記Ｕ相，Ｖ相，Ｗ相の固定パルスパターンに基づいて、各スイッチングデバイスのゲート指令を生成することを特徴とする３レベル電力変換器。
【請求項２】
前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に順次直列接続された各相の第１〜第４スイッチングデバイスと、
前記第１，第２スイッチングデバイスの共通接続点と、前記第３，第４スイッチングデバイスの共通接続点と、の間に順次直列接続された各相の第１，第２ダイオードと、
を備え、前記第１，第２ダイオードの共通接続点と、前記第１，第２直流コンデンサの中性点を接続し、前記第２，第３スイッチングデバイスの共通接続点を各相の出力端子としたことを特徴とする請求項１記載の３レベル電力変換器。
【請求項３】
前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に順次直列接続された各相の第１，第２スイッチングデバイスと、
前記第１，第２直流コンデンサの中性点と前記第１，第２スイッチングデバイスの共通接続点との間に順次直列接続された各相の第３，第４スイッチングデバイスと、
を備え、前記第１，第２スイッチングデバイスの共通接続点を各相の出力端子とすることを特徴とする請求項１記載の３レベル電力変換器。
【請求項４】
出力端子にリアクトルを有するフィルタが接続されたことを特徴とする請求項１〜３のうち何れかに記載の３レベル電力変換器。
【請求項５】
負荷として系統が連系されたことを特徴とする請求項１〜４のうち何れかに記載の３レベル電力変換器。
【請求項６】
負荷としてモータが接続されたことを特徴とする請求項１〜４のうち何れかに記載の３レベル電力変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベル電力変換器に係り、特に、固定パルスパターン適用時の中性点電位制御に関する。
【背景技術】
【０００２】
固定パルスパターンは、インバータ等の電力変換器におけるゲート指令の生成方法の一つである。ここでの固定パルスパターンとは、ある電圧指令値の振幅に対して一定のパルスパターンを出力することと定義する。
【０００３】
この方法は出力電圧指令値の特定の位相でパルス（電力変換器内にあるスイッチングデバイスをオンオフさせるゲート指令）を出力する方式であり、３レベル電力変換器の相電圧指令をパルスパターン化することで、高調波を低減できる。
【０００４】
パルス数とその位相の選択は、電力変換器の適用事例に応じて設計者が任意に設計できる。なお、より高調波を低減するためには、スイッチングデバイスのスイッチング回数（つまり、パルスパターンの切り替え回数）を増加させる必要がある。本明細書では図７に示す３レベル電力変換器を代表例として説明を行う。図７に示す３レベル電力変換器についての詳細は非特許文献１に開示されている。
【０００５】
図６に３レベル電力変換器に固定パルスパターンを適用した場合の出力電圧波形を示す。これは、図７に示す３レベル電力変換器において、ＮＰ端子を基準とした出力端子Ｕｏの電圧である。
【０００６】
図６のＶＰ１、ＶＮ１は、図７に示すように、３レベル電力変換器の第１，第２直流コンデンサＣｄｃ１、Ｃｄｃ２に印加される直流電圧値である。図６のθ１、θ２は固定パルスパターンの制御位相である。これらの制御位相θ１，θ２は、電圧指令値の振幅に応じて変動する。ここでパルス数は、出力周波数１周期あたり４個である。また、図６の出力電圧波形を生成するための第１〜第４スイッチングデバイスＳ１〜Ｓ４のゲート指令を表１に示す。
【０００７】
【表１】
2019054569.tif 000003
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０７−０７９５７４号公報
【特許文献２】特開２０１３−２５５３１７号公報
【非特許文献】
【０００９】
【非特許文献１】Ｒｅｚａ  Ｆｏｔｏｕｈｉ，Ａｌｅｘｅｙ  Ｓｏｒｏｋｉｎ，Ｒａｌｐｈ  Ｋｅｎｎｅｌ，Ｈｅｎｄｒｉｋ  ｄｕ  Ｔｏｉｔ  Ｍｏｕｔｏｎ，“Ａｎ  Ｅｆｆｉｃｉｅｎｔ  Ｍｅｔｈｏｄ  ｔｏ  Ｃａｌｃｕｌａｔｅ  Ｏｐｔｉｍａｌ  Ｐｕｌｓｅ  Ｐａｔｔｅｒｎｓ  ｆｏｒ  Ｍｕｌｔｉ−Ｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒｓ”，Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  ＥＣＣＥ  Ａｓｉａ，２０１５  ９ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、３レベル電力変換器では負荷などの条件、第１〜第４スイッチングデバイスＳ１〜Ｓ４や第１，第２直流コンデンサＣｄｃ１，Ｃｄｃ２の特性のばらつきなどの外乱により中性点電位がアンバランス状態になること（つまり、図７の直流電圧値ＶＰ１と直流電圧値ＶＮ１が不平衡となること）がある。この中性点電位のアンバランス状態により第１〜第４スイッチングデバイスＳ１〜Ｓ４や第１，第２直流コンデンサＣｄｃ１，Ｃｄｃ２に印加される電圧が過大になり、電力変換器に異常が生じてしまうおそれがある。
【００１１】
また、固定パルスパターンは制御周期が基本波に依存するため外乱に弱く、中性点電位がアンバランス状態になると出力電圧に意図しない高調波が重畳してしまう。この中性点電位のアンバランス状態を解決するための手法が、特許文献１，２に開示されている。特許文献１，２では、電圧指令値に偶数次高調波や直流成分を加算している。例として、図８に電圧指令値に２次高調波を重畳した波形を示す。ここで、各電圧指令値は以下の通りである。
・電圧指令値１：電流制御部から出力された電圧指令値。
・電圧指令値２：電圧指令値１に２次高調波を加算した電圧指令値。
【００１２】
図９は、特許文献２に記載されている制御ブロックである。上記の電圧指令値１は、図９のｄｑ逆変換３６の出力に相当する。上記の電圧指令値２は、図９の加算器２０の出力に相当する。
【００１３】
しかし、一般的に固定パルスパターンは、上述のように高調波を抑制するように、および、偶数次高調波や直流成分ができる限り零になるように、パターンを設計する。固定パルスパターンを有する３レベル電力変換器に特許文献１，２の技術を適用しようとすると、偶数次高調波や直流成分を加算するために新しくパルスパターンを設計し直す必要がある。
【００１４】
さらに、加算する偶数次高調波や直流成分の振幅をある程度変更できるようにする必要があるため、制御位相θ１，θ２を以下のように設計する必要がある。
・出力電圧の基本波振幅が零から定格の範囲で偶数次高調波が零になるよう制御位相θ１、θ２を設計。
・出力電圧の基本波振幅が零から定格の範囲で偶数次高調波が定格の±１％になるようθ１、θ２を設計。
・出力電圧の基本波振幅が零から定格の範囲で偶数次高調波が定格の±２％になるようθ１、θ２を設計。
・出力電圧の基本波振幅が零から定格の範囲で偶数次高調波が定格の±４％になるようθ１、θ２を設計。
【００１５】
以上のように固定パルスパターンを複数設計する必要があり、設計の手間や、パルスパターンテーブルの規模が大幅に増加し、パルスパターンテーブルを搭載する電力変換器の制御装置が大型化、高コスト化する。
【００１６】
よって、図７に示すような３レベル電力変換器では、固定パルスパターンの適用が非常に難しくなる問題があった。
【００１７】
以上示したようなことから、固定パルスパターンを適用した３レベル電力変換器において、パルスパターンテーブルの規模を抑制しつつ、中性点電位のアンバランス状態を改善することが課題となる。
【課題を解決するための手段】
【００１８】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直列接続した各相共通の第１，第２直流コンデンサを有する３相の３レベル電力変換器であって、出力電圧の位相と出力電流に基づいて電圧指令値を出力する電流制御部と、前記電圧指令値に基づいて、電圧振幅指令値と電圧位相指令値を出力する位相振幅演算部と、前記第２直流コンデンサの直流電圧値と前記第１直流コンデンサの直流電圧値との直流電圧偏差にゲインを乗算する第１乗算器と、前記出力電圧の位相と前記電圧位相指令値との位相偏差θ’が、π／６≦θ’＜π／２，５π／６≦θ’＜７π／６，３π／２≦θ’＜１１π／６のとき１を出力し、０≦θ’＜π／６，π／２≦θ’＜５π／６，７π／６≦θ’＜３π／２，１１π／６≦θ’＜２πのとき−１を出力するスイッチと、前記第１乗算器の出力と前記スイッチの出力を乗算する第２乗算器と、前記第２乗算器の出力に１を加算し、補正直流電圧偏差を出力する加算器と、前記電圧振幅指令値に前記補正直流電圧偏差を乗算し、補正電圧指令値を出力する第３乗算器と、前記位相偏差θ’＝０，π／２，π，３π／２の時の前記補正電圧指令値をＵ相の補正電圧指令値とし、前記位相偏差θ’＝π／６，２π／３，７π／６，５π／３の時の前記補正電圧指令値をＶ相の補正電圧指令値とし、前記位相偏差θ’＝π／３，５π／６，４π／３，１１π／６の時の前記補正電圧指令値をＷ相の補正電圧指令値とし、前記Ｕ相，Ｖ相，Ｗ相の補正電圧指令値に応じたＵ相，Ｖ相，Ｗ相の固定パルスパターンを選択する固定パルスパターン選択部と、を備え、選択した前記Ｕ相，Ｖ相，Ｗ相の固定パルスパターンに基づいて、各スイッチングデバイスのゲート指令を生成することを特徴とする。
【００１９】
また、その一態様として、前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に順次直列接続された各相の第１〜第４スイッチングデバイスと、前記第１，第２スイッチングデバイスの共通接続点と、前記第３，第４スイッチングデバイスの共通接続点と、の間に順次直列接続された各相の第１，第２ダイオードと、を備え、前記第１，第２ダイオードの共通接続点と、前記第１，第２直流コンデンサの中性点を接続し、前記第２，第３スイッチングデバイスの共通接続点を各相の出力端子としたことを特徴とする。
【００２０】
また、他の態様として、前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に順次直列接続された各相の第１，第２スイッチングデバイスと、前記第１，第２直流コンデンサの中性点と前記第１，第２スイッチングデバイスの共通接続点との間に順次直列接続された各相の第３，第４スイッチングデバイスと、を備え、前記第１，第２スイッチングデバイスの共通接続点を各相の出力端子とすることを特徴とする。
【００２１】
また、その一態様として、出力端子にリアクトルを有するフィルタが接続されたことを特徴とする。
【００２２】
また、一態様として、負荷として系統が連系されたことを特徴とする。
【００２３】
また、一態様として、負荷としてモータが接続されたことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、固定パルスパターンを適用した３レベル電力変換器において、パルスパターンテーブルの規模を抑制しつつ、中性点電位のアンバランス状態を改善することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】実施形態における３レベル電力変換器の制御ブロック図。
【図２】実施形態における各相の固定パルスパターン選択部を示すブロック図。
【図３】実施形態における各波形を示すタイムチャート。
【図４】実施形態における出力電圧、および、出力電圧を誘導性負荷に印加した場合の電流波形を示すタイムチャート。
【図５】Ｔ型３レベルインバータ（１相分）の構成を示す回路図。
【図６】３レベル電力変換器における固定パルスパターン適用時の出力電圧波形を示すタイムチャート。
【図７】３レベル電力変換器の主回路の一例を示す回路図。
【図８】従来における電圧指令値に２次高調波を重畳した波形を示すタイムチャート。
【図９】特許文献２における３レベル電力変換器の制御ブロックを示す図。
【発明を実施するための形態】
【００２６】
以下、本願発明における３レベル電力変換器の実施形態を図１〜図５，図７に基づいて詳述する。
【００２７】
［実施形態］
本実施形態は、図７に示すような中性点を有する３レベル電力変換器の中性点電位制御を規模の小さいパルスパターンテーブルで行うものである。最初に図７に示す３レベル電力変換器について説明する。
【００２８】
第１直流コンデンサＣｄｃ１と第２直流コンデンサＣｄｃ２が直列接続される。第１，第２直流コンデンサＣｄｃ１，Ｃｄｃ２の共通接続点を中性点ＮＰとし、中性点ＮＰを通過する電流を中性点電流ＩＮＰとする。また、第１直流コンデンサＣｄｃ１の直流電圧値をＶＰ１とし、第２直流コンデンサＣｄｃ２の直流電圧値をＶＮ１とする。
【００２９】
第１直流コンデンサＣｄｃ１の正極端と第２直流コンデンサＣｄｃ２の負極端との間に各相（Ｕ相，Ｖ相，Ｗ相）の第１〜第４スイッチングデバイスＳ１〜Ｓ４が順次直列接続される。
【００３０】
第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点と、第３，第４スイッチングデバイスＳ３，Ｓ４の共通接続点と、の間に各相の第１，第２ダイオードＤ１，Ｄ２が順次直列接続される。
【００３１】
第１，第２ダイオードＤ１，Ｄ２の共通接続点と、第１，第２直流コンデンサＣｄｃ１，Ｃｄｃ２の中性点ＮＰを接続する。第２，第３スイッチングデバイスＳ２，Ｓ３の共通接続点を各相の出力端子Ｕｏ，Ｖｏ，Ｗｏとする。
【００３２】
図１に本実施形態における３レベル電力変換器の制御ブロックを示す。まず、電流制御部７において、３相の電流検出値Ｉｉｎｖと出力電圧の位相θに基づいて、電圧指令値Ｖｄ＊，Ｖｑ＊を算出する。ｄｑ変換部１は、位相θに基づいて、３相の電流検出値Ｉｉｎｖを２相の回転座標上におけるｄ軸電流検出値Ｉｄとｑ軸電流検出値Ｉｑに変換する。減算器２ａ，２ｂは、ｄ軸電流指令値Ｉｄ＊およびｑ軸電流指令値Ｉｑ＊とｄｑ変換したｄ軸電流検出値Ｉｄおよびｑ軸電流検出値Ｉｑとの偏差を演算する。ＰＩ制御器ＰＩは、比例制御と積分制御により前記偏差を増幅し、２相の回転座標上における電圧指令値Ｖｄ＊，Ｖｑ＊を得る。
【００３３】
位相振幅演算器３は、２相の回転座標上における電圧指令値Ｖｄ＊，Ｖｑ＊から、電圧振幅指令値Ｖ＊および電圧位相指令値φ＊を以下の（１）式で求める。
【００３４】
【数１】
2019054569.tif 000004
【００３５】
減算器４は、位相θと電圧位相指令値φ＊との位相偏差θ’＝θ−φ＊を求める。減算器５は、直流電圧値ＶＮ１から直流電圧値ＶＰ１を減算し、直流電圧偏差ΔＶｄｃを算出する。
【００３６】
補正直流電圧偏差演算部６は、直流電圧偏差ΔＶｄｃの大きさと位相偏差θ’に応じて直流電圧偏差ΔＶｄｃを増減する。演算した結果を補正直流電圧偏差ΔＶｄｃ’とする。
【００３７】
補正直流電圧偏差演算部６では、乗算器８において、任意に設定することのできる乗算ゲインＧ（Ｇ＞０）を直流電圧偏差ΔＶｄｃに乗算する。スイッチＳＷ１は位相偏差θ’が、π／６≦θ’＜π／２，５π／６≦θ’＜７π／６，３π／２≦θ’＜１１π／６のとき１を出力し、０≦θ’＜π／６，π／２≦θ’＜５π／６，７π／６≦θ’＜３π／２，１１π／６≦θ’＜２πのとき−１を出力する。
【００３８】
乗算器９は、スイッチＳＷ１の出力と乗算器８の出力ＧΔＶｄｃとを乗算する。加算器１０は、乗算器９の出力に１を加算する。加算器１０の出力が補正直流電圧偏差ΔＶｄｃ’となる。
【００３９】
乗算器１１は、位相振幅演算器３から出力された電圧振幅指令値Ｖ＊と補正直流電圧偏差演算部６から出力された補正直流電圧偏差ΔＶｄｃ’を乗算し、補正電圧指令値Ｖ＊’を出力する。
【００４０】
固定パルスパターン選択部１２は、位相偏差θ’＝０，π／２，π，３π／２でＵ相の固定パルスパターンを選択し、位相偏差θ’＝π／６，２π／３，７π／６，５π／３でＶ相の固定パルスパターンを選択し、位相偏差θ’＝π／３，５π／６，４π／３，１１π／６でＷ相の固定パルスパターンを選択する。
【００４１】
これらの位相偏差θ’のタイミングが、補正電圧指令値Ｖ＊’＝Ｖ＊×ΔＶｄｃ’をラッチして、後述のＵ相，Ｖ相，Ｗ相の補正電圧指令値Ｖｕ＊’、Ｖｖ＊’、Ｖｗ＊’を生成するタイミングとなる。
【００４２】
図２（ａ）にＵ相の固定パルスパターン選択部１２を示す。Ｕ相の固定パルスパターン選択部１２は、補正電圧指令値Ｖ＊’と位相偏差θ’を入力する。４つの比較器１３ａ〜１３ｄは、それぞれ位相偏差θ’が０，π／２，π，３π／２に等しいときに１を出力する。論理和部１４は、４つの比較器１３ａ〜１３ｄの出力を入力し、いずれかが１の時に１を出力する。
【００４３】
ホールド器ｈｏｌｄは、論理和部１４の出力が１となるタイミング（位相偏差θ’が０，π／２，π，３π／２のいずれかに等しいタイミング）で補正電圧指令値Ｖ＊’をホールドし、Ｕ相の補正電圧指令値Ｖｕ＊’として出力する。
【００４４】
パルスパターンテーブル１５は、Ｕ相の補正電圧指令値Ｖｕ＊’と位相偏差θ’を入力し、振幅（Ｕ相の補正電圧指令値）Ｖｕ＊’に対応した位相偏差θ’におけるゲート指令を出力する。パルスパターンテーブル１５の出力はＵ相のスイッチングデバイスのゲート指令となる。
【００４５】
図２（ｂ）にＶ相の固定パルスパターン選択部１２を示す。Ｖ相の固定パルスパターン選択部１２は、減算器１６において、位相偏差θ’から２π／３を減算し、比較器１３ａ〜１３ｄとパルスパターンテーブル１５に入力する点がＵ相とは異なる。
【００４６】
補正電圧指令値Ｖ＊’がホールドされるタイミングは、位相偏差θ’−２π／３＝０，π／２，π，３π／２となる。すなわち、位相偏差θ’＝π／６，２π／３，７π／６，５π／３で補正電圧指令値Ｖ＊’をホールドし、Ｖ相の補正電圧指令値Ｖｖ＊’として出力する。Ｖ相のパルスパターンテーブル１５から出力されるゲート指令は、Ｕ相のものに比べて位相２π／３遅れる。
【００４７】
図２（ｃ）にＷ相の固定パルスパターン選択部１２を示す。Ｗ相の固定パルスパターン選択部１２は、加算器１７において、位相偏差θ’に２π／３を加算し、比較器１３ａ〜１３ｄとパルスパターンテーブル１５に入力する点がＵ相とは異なる。
【００４８】
補正電圧指令値Ｖ＊’がホールドされるタイミングは、位相偏差θ’＋２π／３＝０，π／２，π，３π／２となる。すなわち、位相偏差θ’＝π／３，５π／６，４π／３，１１π／６で補正電圧指令値Ｖ＊’をホールドし、Ｗ相の補正電圧指令値Ｖｗ＊’として出力する。Ｗ相のパルスパターンテーブル１５から出力されるゲート指令は、Ｕ相のものに比べて位相２π／３進む。
【００４９】
出力電圧ひずみをできる限り抑えた単一の固定パルスパターンだけを使用し、出力電圧に２次高調波を重畳し、微量の２次高調波電流を流すことによって中性点電位制御を行う。
【００５０】
本実施形態は、Ｕ相，Ｖ相，Ｗ相それぞれについて電圧指令値の１／４周期ごとに、電圧振幅指令値Ｖ＊に、補正直流電圧偏差演算部６で得た補正直流電圧偏差ΔＶｄｃ’を乗算することで２次高調波成分を含む補正電圧指令値Ｖ＊’を生成する。
【００５１】
例えば、図３のような電圧振幅指令値Ｖ＊，電圧位相指令値φ＊（遅れをプラス）を考える。また、直流電圧値ＶＰ１＞ＶＮ１を仮定し、直流電圧偏差ΔＶｄｃをマイナスとする。
【００５２】
補正直流電圧偏差ΔＶｄｃ’は、図３に示すように、スイッチＳＷ１により位相偏差θ’＝π／６，π／２，５π／６，７π／６，３π／２，１１π／６のタイミング（位相θ＝π／６＋φ＊，π／２＋φ＊，５π／６＋φ＊，７π／６＋φ＊，３π／２＋φ＊，１１π／６＋φ＊のタイミング）で切り替わる矩形波になる。
【００５３】
そして、Ｕ相については、固定パルスパターン選択部１２において、位相偏差θ’＝０，π／２，π，３π／２のタイミング（位相θ＝φ＊，π／２＋φ＊，π＋φ＊，３π／２＋φ＊のタイミング）で補正電圧指令値Ｖ＊’＝Ｖ＊×ΔＶｄｃ’を入力し、そのときの値をラッチする。そのラッチした値をＵ相の補正電圧指令値Ｖｕ＊’とする。そして、Ｕ相の補正電圧指令値Ｖｕ＊’に応じた固定パルスパターンが選択され、Ｕ相のスイッチングデバイスのゲート指令として出力される。
【００５４】
図３に示すＶｕのパルス状の波形は実際に出力されるＵ相の出力電圧の波形を示し、図３のＶｕの正弦波状の波形は実際に出力されるＵ相の出力電圧の波形よりスイッチング周波数成分を除去した波形である。Ｕ相の出力電圧Ｖｕの正弦波状の波形の振幅は、前述のＵ相の補正電圧指令値Ｖｕ＊’の値と対応する。
【００５５】
Ｖ相，Ｗ相の出力電圧Ｖｖ，Ｖｗについても、固定パルスパターン選択部１２で処理されるタイミングが２π／３ずれるだけで、図３に示すようにＵ相の出力電圧Ｖｕと同じ波形が得られる。Ｖ相の補正電圧指令値Ｖｖ＊’は、位相偏差θ’＝π／６，２π／３，７π／６，５π／３のタイミングで補正電圧指令値Ｖ＊’＝Ｖ＊×ΔＶｄｃ’をラッチすることで得られる。
【００５６】
Ｗ相の補正電圧指令値Ｖｗ＊’は、位相偏差θ’＝π／３，５π／６，４π／３，１１π／６のタイミングで補正電圧指令値Ｖ＊’＝Ｖ＊×ΔＶｄｃ’をラッチすることで得られる。
【００５７】
図４に、Ｕ相の出力電圧Ｖｕを誘導性負荷に印加した時の電流波形を示す。説明を簡単にするため、この波形は出力がＵ相のみで構成される主回路をモデルとしている。図４は、Ｕ相の出力電圧ＶｕとＵ相の出力電流ＩｉｎｖＵと、Ｕ相の出力電流ＩｉｎｖＵに含まれる基本波ＩｉｎｖＵ１と、２次高調波ＩｉｎｖＵ２と、４次高調波ＩｉｎｖＵ４と、を示している。
【００５８】
負荷を誘導性とした理由を以下に示す。
・電力変換器の出力端には高調波やノイズ流出を防ぐためのフィルタリアクトルが接続される場合が多いため。
・一般的な系統連系インバータならば、接続先のインピーダンスが小さく寄生インピーダンスもインダクタンス成分が中心であるため、負荷がリアクトルと見なせるため。
・一般的なモータ駆動インバータならば、負荷（モータ）をリアクトルと抵抗で置き換えられるため。
【００５９】
Ｕ相の出力電流ＩｉｎｖＵは、Ｕ相の出力電圧Ｖｕの積分結果にほぼ比例し、Ｕ相の出力電圧Ｖｕの零付近（位相偏差θ’＝π／２、および、θ’＝３π／２）において、プラス側の振幅（ｉ１）が小さくなりマイナス側の振幅（ｉ２）が大きいひずんだ波形となる。Ｕ相の出力電圧Ｖｕが零付近（θ’＝π／２、および、θ＝３π／２の時）ならば、３レベル電力変換器の中アームのスイッチングデバイス（図７では第２，第３スイッチングデバイスＳ２，Ｓ３）がＯＮする期間の割合が最も多くなり、Ｕ相の出力電流ＩｉｎｖＵのほぼ全てが中性点ＮＰを通過する。
【００６０】
位相偏差θ’＝π／２では、出力電流Ｉｉｎｖ１がプラスなので中性点ＮＰから電流が流れ出し（図７の矢印の向きに中性点電流ＩＮＰが流れ）、第１直流コンデンサＣｄｃ１が充電、第２直流コンデンサＣｄｃ２が放電される。
【００６１】
位相偏差θ’＝３π／２では、Ｕ相の出力電流ＩｉｎｖＵがマイナスなので中性点ＮＰに電流が流れ込み（図７の矢印とは逆向きに中性点電流ＩＮＰが流れ）、第１直流コンデンサＣｄｃ１が放電、第２直流コンデンサＣｄｃ２が充電される。Ｕ相の出力電流ＩｉｎｖＵの振幅の絶対値は、位相偏差θ’＝π／２における値（ｉ１）よりもθ’＝３π／２における値（ｉ２）のほうが大きいため、θ’＝３π／２における第１直流コンデンサＣｄｃ１放電・第２直流コンデンサＣｄｃ２充電による直流電圧変動量がθ’＝π／２における第１直流コンデンサＣｄｃ１充電・第２直流コンデンサＣｄｃ２放電による直流電圧変動よりも上回る。
【００６２】
よって、図４の１周期（θ＝０〜２π）では、直流電圧値ＶＰ１を小さく、直流電圧値ＶＮ１を大きくすることができ、中性点電位のアンバランス状態（ＶＰ１＞ＶＮ１）を改善することができる。図４は、出力がＵ相のみのモデルの波形だが、図７に示す３相出力の主回路構成でもこの効果は得られる。
【００６３】
以下、図４に示すＵ相の出力電流ＩｉｎｖＵに含まれる基本波ＩｉｎｖＵ１と高調波電流について説明する。
【００６４】
ここで、補正電圧指令値Ｖ＊’を以下の（２）式とする。
【００６５】
【数２】
2019054569.tif 000005
【００６６】
（２）式の第一項は基本波成分、第二項は歪み成分を示す。以下の（３）式に示すように、歪み成分をフーリエ級数展開する。
【００６７】
【数３】
2019054569.tif 000006
【００６８】
Ｕ相の出力電流ＩｉｎｖＵの正の電流ピークをｉ１、負の電流ピークを−ｉ２とする。Ｕ相の出力電流ＩｉｎｖＵの直流成分は零である。６次以降の波形は省略している。図４から以下のことが分かる。
・基本波ＩｉｎｖＵ１は位相偏差θ’＝π／２においてプラス、位相偏差θ’＝３π／２においてマイナスとなる。ただし、位相偏差θ’＝π／２における基本波ＩｉｎｖＵ１の絶対値と位相偏差θ’＝３π／２における基本波ＩｉｎｖＵ１の絶対値はともにＶ１／ωＬで等しい。
・２次高調波ＩｉｎｖＵ２は位相偏差θ’＝π／２および位相偏差θ’＝３π／２において、マイナスとなる。ただし、位相偏差θ’＝π／２における２次高調波ＩｉｎｖＵ２の値と位相偏差θ’＝３π／２における２次高調波ＩｉｎｖＵ２の値はともに−４ｄ／３πωＬで等しい。
・４次高調波ＩｉｎｖＵ４は位相偏差θ’＝π／２および位相偏差θ’＝３π／２において、プラスとなる。ただし、位相偏差θ’＝π／２における４次高調波ＩｉｎｖＵ４の値と位相偏差θ’＝３π／２における４次高調波ＩｉｕｖＵ４の値はともに４ｄ／１５πωＬで等しい。
【００６９】
６次以降も位相偏差θ’＝π／２および位相偏差θ’＝３π／２においてプラスとマイナスの値を取るが、歪み成分は２次にかかる係数（４ｄ／３πωＬ）が最も大きく、２次の歪み成分（高調波電流）が出力電流に与える影響も大きい。したがって、ｉ１−ｉ２≒−２×４ｄ／３πωＬ、つまりｉ１＜ｉ２となり、１周期では中性点電流ＩＮＰはマイナスとなる。
【００７０】
図４では、位相θ＝πにおいて直流電圧偏差ΔＶｄｃ＝ＶＮ１−ＶＰ１の絶対値は増加している。しかし、位相θ＝２π（図４の右端）においては、位相θ＝０（図４の左端）と比べて直流電圧偏差ΔＶｄｃ＝ＶＮ１−ＶＰ１の絶対値は低減している。
【００７１】
この制御を数周期繰り返すことによって、１周期毎に下アームの直流電圧値ＶＮ１は増加し、上アームの直流電圧値ＶＰ１は減少していくため、直流電圧偏差ΔＶｄｃ＝ＶＮ１−ＶＰ１は零に収縮していき、中性点電位のアンバランス状態が改善される。
【００７２】
なお、本実施形態は、中性点をもつ３レベル電力変換器であれば、図７の構成以外に対しても適用できる。他例として、図５にＴ型３レベルインバータ（１相分）の回路図を示す。以下、図５に示すＴ型３レベルインバータについて説明する。
【００７３】
第１直流コンデンサＣｄｃ１と第２直流コンデンサＣｄｃ２が直列接続される。第１直流コンデンサＣｄｃ１と第２直流コンデンサＣｄｃ２の共通接続点を中性点ＮＰとする。第１直流コンデンサＣｄｃ１の正極端と第２直流コンデンサＣｄｃ２の負極端との間に各相の第１，第２スイッチングデバイスＳ１，Ｓ２が順次直列接続される。
【００７４】
中性点ＮＰと第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点との間に各相の第３，第４スイッチングデバイスＳ３，Ｓ４が順次直列接続される。第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点を出力端子とする。
【００７５】
以上示したように、本実施形態によれば、固定パルスパターン方式を適用した３レベル電力変換器において、パルスパターンテーブルの規模を抑制しつつ、２次高調波電流を用いて中性点電位のアンバランス状態を改善することができる。
【００７６】
また、固定パルスパターンを用いるため、電圧指令値とキャリア三角波との比較によるゲート指令作成方法よりも、高調波電圧・電流を低減した３レベル電力変換器を実現できる。
【００７７】
さらに、パルスパターンテーブルの規模を抑制できるため、３レベル電力変換器の制御装置の低コスト化、小型化を図ることが可能となる。
【００７８】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【００７９】
１…ｄｑ変換部
２ａ，２ｂ…減算器
３…位相振幅演算器
４…減算器
５…減算器
６…補正直流電圧偏差演算部
７…電流制御部
８…第１乗算器
９…第２乗算器
１０…加算器
１１…第３乗算器
１２…固定パルスパターン選択部
１３ａ〜１３ｄ…比較器
１４…論理和部
１５…パルスパターンテーブル
１６…減算器
１７…加算器
ＳＷ…スイッチ
ｈｏｌｄ…ホールド器
Ｃｄｃ１，Ｃｄｃ２…第１，第２直流コンデンサ
【図１】
2019054569.tif 000007
【図２】
2019054569.tif 000008
【図３】
2019054569.tif 000009
【図４】
2019054569.tif 000010
【図５】
2019054569.tif 000011
【図６】
2019054569.tif 000012
【図７】
2019054569.tif 000013
【図８】
2019054569.tif 000014
【図９】
2019054569.tif 000015