(57)【要約】      （修正有）【課題】簡単な構成で起動判定値を任意に設定可能とし、遮断時間遅れを抑制することができる起動回路を提供する。【解決手段】車両に搭載される起動回路２０は、イグニッション電圧Ｖｉｇが印加されるイグニッション信号入力端子２１と、イグニッション信号入力端子２１に接続された高電位ラインＬＨと、出力電圧Ｖ１を出力する出力端子２２と、コレクタ端子が出力端子２２に接続され、オンになったときに出力端子２２に出力電圧Ｖ１を出力するＰＮＰトランジスタＴｒ１と、高電位ラインＬＨとグランドＧＮＤとの間で逆方向に接続され、予め定められたツェナー電圧Ｖｚ１でクランプするツェナーダイオードＺ１と、ツェナーダイオードＺ１と直列に接続された抵抗Ｒ１と、ツェナーダイオードＺ１と抵抗Ｒ１の接続点をＰＮＰトランジスタＴｒ１のベース端子に接続するラインＬ１とを備えた。【選択図】図２
2019208258.tif 000002
【特許請求の範囲】
【請求項１】
バッテリから供給されるイグニッション電圧が予め定められた起動判定値以上であるときに起動信号を出力する起動回路において、
前記イグニッション電圧が印加される入力端子と、
前記入力端子に接続された第１のラインと、
前記起動信号を出力する出力端子と、
コレクタ端子又はドレイン端子が前記出力端子に接続され、オンになったときに前記出力端子に前記起動信号を出力するスイッチング素子と、
前記第１のラインとグランドとの間で逆方向に接続され、予め定められたクランプ電圧でクランプする定電圧素子と、
前記定電圧素子と直列に接続された抵抗と、
前記定電圧素子と前記抵抗の接続点を前記スイッチング素子のベース端子又はゲート端子に接続する第２のラインと、
前記スイッチング素子と並列に接続されるとともに、コレクタ端子又はドレイン端子が前記第２のラインに接続されて、前記スイッチング素子のコレクタ電圧によりオンになる第２のスイッチング素子と、
前記第２のスイッチング素子のコレクタ端子又はドレイン端子と前記第２のラインとの間に設けられた第２の抵抗とを備え、
オンとなっている前記第２のスイッチング素子により前記スイッチング素子のベース・エミッタ間電圧又はゲート・ソース間電圧が拡大されることを特徴とする起動回路。
【請求項２】
前記スイッチング素子は、エミッタ端子が前記第１のラインに接続されたＰＮＰトランジスタであり、前記抵抗は、前記定電圧素子と前記第１のラインの間に接続されている請求項１に記載の起動回路。
【請求項３】
前記第２のスイッチング素子は、エミッタ端子が前記グランドに接続されたＮＰＮトランジスタである請求項１または２に記載の起動回路。
【請求項４】
前記スイッチング素子は、エミッタ端子が前記グランドに接続されたＮＰＮトランジスタであり、前記抵抗は、前記定電圧素子と前記グランドの間に接続されている請求項１に記載の起動回路。
【請求項５】
前記第２のスイッチング素子は、エミッタ端子が前記第１のラインに接続されたＰＮＰトランジスタである請求項１または４に記載の起動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、車両に搭載され、イグニッション信号により電気駆動部品の起動及び停止を行う制御装置に用いられる起動回路に関するものである。
【背景技術】
【０００２】
従来、車両に搭載された電気駆動部品の起動及び停止を制御する制御装置に用いられる起動回路は、電気駆動部品を起動／停止させるトランジスタを有し、このトランジスタのオン／オフを切り替えることで電気駆動部品を起動／停止させている。このような起動回路は、イグニッションスイッチを介してバッテリーラインと接続され、上位コントローラからのオン指令によってバッテリーラインと導通し、トランジスタのベース端子に所定値以上の電圧を印加させてトランジスタをオンにするとともに、上位コントローラからのオフ指令によりバッテリーラインから遮断されて、トランジスタをオフにしている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１８４０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のようなものでは、イグニッションスイッチが容量性等の負荷と接続されている場合、負荷の影響により電圧の応答性が悪化し、トランジスタがオフに切り替わるまでの時間が長くなるなど、電気駆動部品の停止判定に対する遅れ要素が発生する。このため、起動判定値が低くせざるを得なくなり起動／停止判定が遅れ、上位コントローラのオフ指令に対する遮断時間遅れが発生してしまう。なお、比較器を用いることで起動判定値を任意に設定することもできるが、比較器の電源構成や起動判定値の設定など、構成が複雑となるとともに、回路の大型化によるコスト増大、部品の信頼性の低下を招いてしまう。
【０００５】
本願は、上記のような課題を解決するための技術を開示するものであり、簡単な構成で起動判定値を任意に設定可能とし、遮断時間遅れを抑制することができる起動回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
本願に開示される起動回路は、バッテリから供給されるイグニッション電圧が予め定められた起動判定値以上であるときに起動信号を出力する起動回路において、イグニッション電圧が印加される入力端子と、入力端子に接続された第１のラインと、起動信号を出力する出力端子と、コレクタ端子又はドレイン端子が出力端子に接続され、オンになったときに出力端子に起動信号を出力するスイッチング素子と、第１のラインとグランドとの間で逆方向に接続され、予め定められたクランプ電圧でクランプする定電圧素子と、定電圧素子と直列に接続された抵抗と、定電圧素子と抵抗の接続点をスイッチング素子のベース端子又はゲート端子に接続する第２のラインと、スイッチング素子と並列に接続されるとともに、コレクタ端子又はドレイン端子が第２のラインに接続されて、スイッチング素子のコレクタ電圧によりオンになる第２のスイッチング素子と、第２のスイッチング素子のコレクタ端子又はドレイン端子と第２のラインとの間に設けられた第２の抵抗とを備え、オンとなっている第２のスイッチング素子によりスイッチング素子のベース・エミッタ間電圧又はゲート・ソース間電圧が拡大されるものである。
【発明の効果】
【０００７】
本願に開示される起動回路によれば、簡単な構成で起動判定値を任意に設定することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１における起動回路を示す回路図である。
【図２】実施の形態２における起動回路を示す回路図である。
【図３】実施の形態３における起動回路を示す回路図である。
【図４】実施の形態４における起動回路を示す回路図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
以下に、実施の形態１を図１に基づいて説明する。図１は、実施の形態１における起動回路を示す回路図である。起動回路１０は、上位コントローラ９０と接続され、イグニッション信号ＩＧが入力されるイグニッション信号入力端子１１と、後段インターフェース（図示なし）に接続され、出力電圧Ｖ１、すなわち起動信号を出力する出力端子１２と、コレクタ端子が出力端子１２と接続されたＰＮＰトランジスタＴｒ１、すなわちスイッチング素子と、ＰＮＰトランジスタＴｒ１のエミッタ端子とイグニッション信号入力端子１１とを接続する高電位ラインＬＨ、すなわち第１のラインと、カソード端子が抵抗Ｒ１を介して高電位ラインＬＨに接続され、アノード端子がグランドＧＮＤに接続されたツェナーダイオードＺ１、すなわち逆方向に接続された定電圧素子とを備えている。抵抗Ｒ１及びツェナーダイオードＺ１の接続点とＰＮＰトランジスタＴｒ１のベース端子とは、抵抗Ｒ２が直列に設けられたラインＬ１、すなわち第２のラインにより接続されている。
【００１０】
上位コントローラ９０は、イグニッション信号ＩＧを起動回路１０に送信するもので、バッテリＢａｔｔと、イグニッション信号ＩＧを外部に出力するイグニッション信号出力端子９１と、バッテリＢａｔｔとイグニッション信号出力端子９１との間に接続されたイグニッションスイッチＳＷを備え、イグニッションスイッチＳＷがオンになるとバッテリＢａｔｔとイグニッション信号出力端子９１との間が導通し、イグニッション信号ＩＧが起動回路１０に送信される。また、イグニッションスイッチＳＷがオフになるとバッテリＢａｔｔとイグニッション信号出力端子９１との間が遮断され、イグニッション信号ＩＧの送信が停止する。なお、バッテリＢａｔｔのバッテリ電圧はツェナーダイオードＺ１のツェナー電圧Ｖｚ１、すなわちクランプ電圧よりも十分に大きい。
【００１１】
次に、動作について説明する。イグニッションスイッチＳＷがオンになると、イグニッション信号出力端子９１から起動回路１０にイグニッション信号ＩＧが送信され、イグニッション信号入力端子１１にイグニッション電圧Ｖｉｇが印加される。イグニッション電圧Ｖｉｇは、バッテリＢａｔｔのバッテリ電圧と等しくなって安定し、ツェナーダイオードＺ１に印加される電圧がツェナー電圧Ｖｚ１でクランプされて、高電位ラインＬＨとラインＬ１の間にＶｉｇ−Ｖｚ１の電位差が生じる。この結果、ＰＮＰトランジスタＴｒ１のベース・エミッタ間にベース・エミッタ間飽和電圧Ｖｂｅ以上の電圧が印加されてベース・エミッタ間に電流が流れ、ＰＮＰトランジスタＴｒ１がオンになる。ＰＮＰトランジスタＴｒ１がオンになるとコレクタ電圧がＨとなり、出力電圧Ｖ１として出力端子１２から出力されて、後段インターフェースでＨ判定がなされて起動処理が行われる。ＰＮＰトランジスタＴｒ１がオンのとき、ＰＮＰトランジスタＴｒ１のベース・エミッタ間電圧はベース・エミッタ間飽和電圧Ｖｂｅでほぼ一定となる。
【００１２】
イグニッションスイッチＳＷに容量性の負荷（図示なし）が接続されている場合、負荷の影響によりイグニッションスイッチＳＷをオンにしてからイグニッション電圧Ｖｉｇがバッテリ電圧に達するまでには所定の時間がかかる。ここで、イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ１の差がベース・エミッタ間飽和電圧Ｖｂｅより小さいときはベース・エミッタ間に電流が流れずＰＮＰトランジスタＴｒ１はオフのままである。イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ１の差がベース・エミッタ間飽和電圧Ｖｂｅ以上になると、ベース・エミッタ間に電流が流れてＰＮＰトランジスタＴｒ１はオンになる。
【００１３】
イグニッションスイッチＳＷがオフになると、イグニッション電圧Ｖｉｇはゼロになるが、イグニッションスイッチＳＷに容量性の負荷が接続されている場合、イグニッションスイッチＳＷをオフにしてからイグニッション電圧Ｖｉｇがゼロになるまでには所定の時間かかる。ここで、イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ１の差がベース・エミッタ間飽和電圧Ｖｂｅ以上であるときは、ベース・エミッタ間に電流が流れるのでＰＮＰトランジスタＴｒ１はオンのままである。イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ１の差がベース・エミッタ間飽和電圧Ｖｂｅを下回ると、ベース・エミッタ間に電流が流れなくためＰＮＰトランジスタＴｒ１がオフになり、後段インターフェースに送られる出力電圧Ｖ１がゼロになって停止処理が行われる。
【００１４】
このように、イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ１の差がベース・エミッタ間飽和電圧Ｖｂｅ以上のときはＰＮＰトランジスタＴｒ１がオンになって起動処理が行われ、イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ１の差がベース・エミッタ間飽和電圧Ｖｂｅより小さいときＰＮＰトランジスタＴｒ１がオフになって停止処理が行われるため、起動回路１０における起動判定値及び停止判定値は、ツェナー電圧Ｖｚ１とベース・エミッタ間飽和電圧Ｖｂｅの和である。ここで、ベース・エミッタ間飽和電圧ＶｂｅはＰＮＰトランジスタＴｒ１の特性によりほぼ一定に決まるが、ツェナー電圧Ｖｚ１は任意の値に調整することが可能であるので、起動回路１０の起動判定値はツェナー電圧Ｖｚ１を調整することで任意に設定可能である。
【００１５】
実施の形態１によれば、簡単な構成で起動判定値を任意に設定可能とし、遮断時間遅れを抑制することができる。より具体的には、バッテリから供給されるイグニッション電圧が予め定められた起動判定値以上であるときに起動信号を出力する起動回路において、ツェナーダイオードのツェナー電圧とＰＮＰトランジスタのベース・エミッタ間飽和電圧の和がイグニッション電圧の起動判定値となっており、所望のツェナー電圧を持つツェナーダイオードを用いることで起動判定値を調整できる。このように、簡単な構成で起動判定値を任意に設定可能であるため、起動判定値を適切に設定することで上位コントローラからのオフ指令に対する遮断時間遅れを抑制することができる。また、比較器などの機器を用いることがなく、回路規模を縮小することができるため製品サイズをコンパクトにすることができるとともに、低コスト化及び信頼性向上を図ることができる。
【００１６】
実施の形態２．
以下に、実施の形態２を図２に基づいて説明する。図２は、実施の形態２における起動回路を示す回路図である。なお、図１と同一又は相当部分については同一の符号を付し、その説明を省略する。起動回路２０は、上位コントローラ９０と接続され、イグニッション信号ＩＧが入力されるイグニッション信号入力端子２１と、後段インターフェース（図示なし）に接続され、出力電圧Ｖ１を出力する出力端子２２と、出力端子２２に接続されたラインＬ２にコレクタ端子が接続されたＰＮＰトランジスタＴｒ１と、ＰＮＰトランジスタＴｒ１のエミッタ端子とイグニッション信号入力端子２１とを接続する高電位ラインＬＨと、カソード端子が抵抗Ｒ１を介して高電位ラインＬＨに接続され、アノード端子がグランドＧＮＤに接続されたツェナーダイオードＺ１とを備えている。抵抗Ｒ１及びツェナーダイオードＺ１の接続点とＰＮＰトランジスタＴｒ１のベース端子とは、抵抗Ｒ２が直列に設けられたラインＬ１により接続されている。
【００１７】
ツェナーダイオードＺ１とＰＮＰトランジスタＴｒ１との間には、抵抗Ｒ３、すなわち第２の抵抗とＮＰＮトランジスタＴｒ２、すなわち第２のスイッチング素子の直列接続体が、ツェナーダイオードＺ１及びＰＮＰトランジスタＴｒ１と並列に接続されている。ＮＰＮトランジスタＴｒ２は、コレクタ端子が抵抗Ｒ３及びラインＬ１を介してＰＮＰトランジスタＴｒ１のベース端子に接続され、ベース端子がラインＬ２を介してＰＮＰトランジスタＴｒ１のコレクタ端子及び出力端子２２に接続されている。また、エミッタ端子がグランドＧＮＤに接続されている。ラインＬ２は、抵抗Ｒ４を介してグランドＧＮＤに接続されている。
【００１８】
次に、動作について説明する。実施の形態１と同様に、イグニッションスイッチＳＷがオンになるとイグニッション信号入力端子２１にイグニッション電圧Ｖｉｇが印加され、ツェナーダイオードＺ１に印加される電圧がツェナー電圧Ｖｚ１でクランプされる。高電位ラインＬＨとラインＬ１の間にＶｉｇ−Ｖｚ１の電位差が生じてＰＮＰトランジスタＴｒ１のベース・エミッタ間にベース・エミッタ間飽和電圧Ｖｂｅ以上の電圧が印加されてＰＮＰトランジスタＴｒ１がオンになる。また、ＰＮＰトランジスタＴｒ１がオンになることでコレクタ電圧がＨとなり出力電圧Ｖ１として出力端子２２から出力され、後段インターフェースでＨ判定がなされて起動処理が行われる。
【００１９】
ＰＮＰトランジスタＴｒ１がオンになってコレクタ電圧が生じると、抵抗Ｒ４における電圧降下によりラインＬ２とグランドＧＮＤとの間に電位差が生じ、ＮＰＮトランジスタＴｒ２のベース・エミッタ間にベース・エミッタ間飽和電圧Ｖｂｅ２以上の電圧が印加されてＮＰＮトランジスタＴｒ２がオンになる。ＮＰＮトランジスタＴｒ２がオンになると、抵抗Ｒ１、抵抗Ｒ３及びＮＰＮトランジスタＴｒ２を通って高電位ラインＬＨからグランドＧＮＤに電流が流れ、抵抗Ｒ１における電圧降下により高電位ラインＬＨとラインＬ１の間に電位差が生じる。この結果、ＰＮＰトランジスタＴｒ１のベース・エミッタ間電圧が拡大し、ＰＮＰトランジスタＴｒ１をオンの状態で維持するために必要なイグニッション電圧Ｖｉｇが小さくなるので、ＰＮＰトランジスタＴｒ１をオフにする停止判定値が起動判定値よりも小さくなり、ヒステリシスが発生する。
その他については実施の形態１と同様であるので、その説明を省略する。
【００２０】
実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
【００２１】
また、簡単な構成で起動時にヒステリシスを発生させるため、低コストでチャタリングを回避し、信頼性をさらに向上させることができる。より具体的には、イグニッションスイッチがオンになったときに出力電圧を発生させるＰＮＰトランジスタのコレクタ端子と、これと並列に接続されたＮＰＮトランジスタのベース端子とを接続し、このＮＰＮトランジスタのコレクタ端子とＰＮＰトランジスタのベース端子を接続した。これにより、ＰＮＰトランジスタがオンになるとＮＰＮトランジスタもオンになり、ＰＮＰトランジスタのベース・エミッタ間電圧を拡大させる。このため、ＰＮＰトランジスタをオンの状態で維持するために必要なイグニッション電圧が下がり、停止判定値が起動判定値よりも小さくなった。このようにヒステリシスを発生させることにより、ノイズ等の影響により起動判定値付近でイグニッション電圧が振動してもチャタリングが発生しにくくなるので、信頼性がさらに向上している。
【００２２】
実施の形態３．
以下に、実施の形態３を図３に基づいて説明する。図３は、実施の形態３における起動回路を示す回路図である。なお、図１、図２と同一又は相当部分については同一の符号を付し、その説明を省略する。起動回路３０は、上位コントローラ９０と接続され、イグニッション信号ＩＧが入力されるイグニッション信号入力端子３１と、後段インターフェース（図示なし）に接続され、出力電圧Ｖ２、すなわち起動信号を出力する出力端子３２と、コレクタ端子が出力端子３２と接続され、エミッタ端子がグランドＧＮＤに接続されたＮＰＮトランジスタＴｒ３、すなわちスイッチング素子と、高電位ラインＬＨを介してカソード端子がイグニッション信号入力端子３１と接続され、アノード端子が抵抗Ｒ５を介してグランドＧＮＤに接続されたツェナーダイオードＺ２、すなわち定電圧素子とを備えている。ツェナーダイオードＺ２のツェナー電圧Ｖ２は、バッテリＢａｔｔのバッテリ電圧よりも小さい。ツェナーダイオードＺ２及び抵抗Ｒ５の接続点とＮＰＮトランジスタＴｒ３のベース端子とは、抵抗Ｒ６が直列に設けられたラインＬ３、すなわち第２のラインにより接続されている。ラインＬ３は、抵抗Ｒ５を介してグランドＧＮＤに接続されている。
【００２３】
次に、動作について説明する。イグニッションスイッチＳＷがオンになると、イグニッション信号出力端子９１から起動回路３０にイグニッション信号ＩＧが送信され、イグニッション信号入力端子３１にイグニッション電圧Ｖｉｇが印加される。イグニッション電圧Ｖｉｇは、バッテリＢａｔｔのバッテリ電圧と等しくなって安定し、ツェナーダイオードＺ２に印加される電圧がツェナー電圧Ｖｚ２、すなわちクランプ電圧でクランプされて、ラインＬ３とグランドＧＮＤの間にはＶｉｇ−Ｖｚ２の電位差が生じる。この結果、ＮＰＮトランジスタＴｒ３のベース・エミッタ間にベース・エミッタ間飽和電圧Ｖｂｅ３以上の電圧が印加されてベース・エミッタ間に電流が流れ、ＮＰＮトランジスタＴｒ３がオンになる。ＮＰＮトランジスタＴｒ３がオンになるとコレクタ電圧がＬとなり、出力電圧Ｖ２として出力端子３２から出力されて、後段インターフェースでＬ判定がなされて起動処理が行われる。ＮＰＮトランジスタＴｒ３がオンのとき、ＮＰＮトランジスタＴｒ３のベース・エミッタ間電圧はベース・エミッタ間飽和電圧Ｖｂｅ３でほぼ一定となる。
【００２４】
イグニッションスイッチＳＷをオンにしてからイグニッション電圧Ｖｉｇがバッテリ電圧に達するまでに所定の時間がかかる場合、実施の形態１と同様に、イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ２の差がベース・エミッタ間飽和電圧Ｖｂｅ３より小さいときＮＰＮトランジスタＴｒ３はオフのままであり、イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ２の差がベース・エミッタ間飽和電圧Ｖｂｅ３以上にＮＰＮトランジスタＴｒ３がオンになる。イグニッションスイッチＳＷをオフにした場合も実施の形態１と同様に、イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ２の差がベース・エミッタ間飽和電圧Ｖｂｅ３以上であるときＮＰＮトランジスタＴｒ３はオンのままであり、イグニッション電圧Ｖｉｇとツェナー電圧Ｖｚ２の差がベース・エミッタ間飽和電圧Ｖｂｅ３を下回るとＮＰＮトランジスタＴｒ３がオフになり、後段インターフェースに送られる出力電圧Ｖ１がゼロになって停止処理が行われる。このように、起動回路３０における起動判定値及び停止判定値はツェナー電圧Ｖｚ２とベース・エミッタ間飽和電圧Ｖｂｅ３の和となる。ベース・エミッタ間飽和電圧Ｖｂｅ３はＮＰＮトランジスタＴｒ３の特性によりほぼ一定に決まるが、ツェナー電圧Ｖｚ２は任意の値に調整することが可能であるので、起動回路３０の起動判定値及び停止判定値はツェナー電圧Ｖｚ２を調整することで任意に設定可能である。
その他については実施の形態１と同様であるので、その説明を省略する。
【００２５】
実施の形態３によれば、後段インターフェースでＬ判定が行われる場合に実施の形態１と同様の効果を得ることができる。
【００２６】
実施の形態４．
以下に、実施の形態４を図４に基づいて説明する。図４は、実施の形態４における起動回路を示す回路図である。なお、図１から図３と同一又は相当部分については同一の符号を付し、その説明を省略する。起動回路４０は、上位コントローラ９０と接続され、イグニッション信号ＩＧが入力されるイグニッション信号入力端子４１と、後段インターフェース（図示なし）に接続され、出力電圧Ｖ２を出力する出力端子４２と、出力端子４２に接続されたラインＬ４にコレクタ端子が接続され、エミッタ端子がグランドＧＮＤに接続されたＮＰＮトランジスタＴｒ３と、抵抗Ｒ８が設けられ、イグニッション信号入力端子４１とラインＬ４とを接続する高電位ラインＬＨと、カソード端子がイグニッション信号入力端子４１と接続され、アノード端子が抵抗Ｒ５を介してグランドＧＮＤに接続されたツェナーダイオードＺ２とを備えている。ツェナーダイオードＺ２及び抵抗Ｒ５の接続点とＮＰＮトランジスタＴｒ３のベース端子とは、抵抗Ｒ６が直列に設けられたラインＬ３により接続されている。
【００２７】
ツェナーダイオードＺ２とＰＮＰトランジスタＴｒ３との間には、ＰＮＰトランジスタＴｒ４、すなわち第２のスイッチング素子と抵抗Ｒ７、すなわち第２の抵抗の直列接続体がツェナーダイオードＺ２及びＮＰＮトランジスタＴｒ３と並列に接続されている。ＰＮＰトランジスタＴｒ４は、コレクタ端子が抵抗Ｒ７及びラインＬ３を介してＮＰＮトランジスタＴｒ３のベース端子に接続され、ベース端子がラインＬ４を介してＮＰＮトランジスタＴｒ３のコレクタ端子及び出力端子４２に接続されている。また、エミッタ端子が高電位ラインＬＨに接続されている。
【００２８】
次に、動作について説明する。実施の形態３と同様に、イグニッションスイッチＳＷがオンになるとイグニッション信号入力端子４１にイグニッション電圧Ｖｉｇが印加され、ツェナーダイオードＺ２に印加される電圧がツェナー電圧Ｖｚ２でクランプされる。ラインＬ３とグランドＧＮＤの間にＶｉｇ−Ｖｚ２の電位差が生じてＮＰＮトランジスタＴｒ３のベース・エミッタ間にベース・エミッタ間飽和電圧Ｖｂｅ３以上の電圧が印加されてＮＰＮトランジスタＴｒ３がオンになる。また、ＮＰＮトランジスタＴｒ３がオンになることでコレクタ電圧がＬとなり出力電圧Ｖ２として出力端子４２から出力され、後段インターフェースでＬ判定がなされて起動処理が行われる。
【００２９】
ＮＰＮトランジスタＴｒ３がオンになってコレクタ電圧が生じると、抵抗Ｒ８における電圧降下によりラインＬ４と高電位ラインＬＨとの間に電位差が生じ、ＰＮＰトランジスタＴｒ４のベース・エミッタ間にベース・エミッタ間飽和電圧Ｖｂｅ４以上の電圧が印加されてＰＮＰトランジスタＴｒ４がオンになる。ＰＮＰトランジスタＴｒ４がオンになると、ＰＮＰトランジスタＴｒ４、抵抗Ｒ７及び抵抗Ｒ５を通って高電位ラインＬＨからグランドＧＮＤに電流が流れ、抵抗Ｒ５における電圧降下によりラインＬ３とグランドＧＮＤの間に電位差が生じる。この結果、ＮＰＮトランジスタＴｒ３のベース・エミッタ間電圧が拡大し、ＮＰＮトランジスタＴｒ３をオンの状態で維持するために必要なイグニッション電圧Ｖｉｇが小さくなるので、ＮＰＮトランジスタＴｒ３をオフにする停止判定値が起動判定値よりも小さくなり、ヒステリシスが発生する。
その他については実施の形態３と同様であるので、その説明を省略する。
【００３０】
実施の形態４によれば、後段インターフェースでＬ判定が行われる場合に実施の形態２と同様の効果を得ることができる。
【００３１】
なお、各実施の形態では定電圧素子として１つのツェナーダイオードを用いているが、降伏電圧を所定の値に設定できるものであればよく、複数のツェナーダイオードを直列に接続したものを用いてもよい。また、アバランシェダイオードを用いてもよい。また、スイッチング素子及び第２のスイッチング素子としてＰＮＰトランジスタ及びＮＰＮトランジスタ用いたが、これらをＭＯＳＦＥＴなどの他の半導体スイッチング素子に置き換えてもよい。ＭＯＳＦＥＴを用いる場合、ＰＮＰトランジスタ及びＮＰＮトランジスタのエミッタ端子、ベース端子、コレクタ端子は、ＭＯＳＦＥＴのソース端子、ゲート端子、ドレイン端子にそれぞれ置き換わり、ベース・エミッタ間電圧は、ゲート・ソース間電圧に置き換わる。
【００３２】
なお、本願において以上のとおり開示した技術は、各実施の形態や構成を適宜組み合わせたり、構成を一部変形、省略したりすることが可能である。
【符号の説明】
【００３３】
１０、２０、３０、４０  起動回路、１１、２１、３１、４１  イグニッション信号入力端子、１２、２２、３２、４２  出力端子、９０  上位コントローラ、９１  イグニッション信号出力端子、Ｂａｔｔ  バッテリ、Ｒ１、Ｒ３、Ｒ５、Ｒ７  抵抗、Ｔｒ１、Ｔｒ４  ＰＮＰトランジスタ、Ｔｒ２、Ｔｒ３  ＮＰＮトランジスタ、Ｚ１、Ｚ２  ツェナーダイオード、ＧＮＤ  グランド、ＬＨ  高電位ライン、Ｌ１〜Ｌ４  ライン、Ｖ１、Ｖ２  出力電圧
【図１】
2019208258.tif 000003
【図２】
2019208258.tif 000004
【図３】
2019208258.tif 000005
【図４】
2019208258.tif 000006