(57)【要約】【課題】保護層容量を抑制して、高温時や高湿度時においても高いＱ値をもつキャパシタを提供することを目的とする。【解決手段】本発明の一側面に係るキャパシタは、基板と、基板上に形成された下部電極と、下部電極上に形成された誘電体膜と、誘電体膜上の一部に形成された上部電極と、下部電極及び上部電極を覆う保護層と、保護層を貫通する外部電極と、を備え、外部電極は、キャパシタを上から見た平面視において、上部電極の周縁で画定される領域内にのみ形成されている。【選択図】図１
2019208053.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成された誘電体膜と、
前記誘電体膜上の一部に形成された上部電極と、
前記下部電極及び前記上部電極を覆う保護層と、
前記保護層を貫通する外部電極と、
を備え、
前記外部電極は、キャパシタを上から見た平面視において、前記上部電極の周縁で画定される領域内にのみ形成されている、
キャパシタ。
【請求項２】
前記上部電極は、離間して形成された第１上部電極及び第２上部電極を備え、
前記外部電極は、前記第１上部電極に接続された第１外部電極、及び、前記第２上部電極に接続された第２外部電極を備え、
前記第１外部電極は、前記第１上部電極の周縁で画定される領域内にのみ形成され、
前記第２外部電極は、前記第２上部電極の周縁で画定される領域内にのみ形成されている、
請求項１に記載のキャパシタ。
【請求項３】
前記下部電極は、離間して形成された第１下部電極及び第２下部電極を備え、
前記上部電極は、前記第１下部電極上に形成された前記第１上部電極、前記第２下部電極上に形成された前記第２上部電極、及び、前記第１下部電極及び前記第２下部電極を跨いで形成された第３上部電極を備える、
請求項２に記載のキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタに関する。
【背景技術】
【０００２】
半導体集積回路に用いられる代表的なキャパシタ素子として、例えばＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）キャパシタがよく知られている。ＭＩＭキャパシタは、絶縁体を下部電極と上部電極とで挟んだ平行平板型の構造を有するキャパシタである。
【０００３】
例えば特許文献１には、絶縁特性及びリーク電流特性の劣化を防止する薄膜ＭＩＭキャパシタを提供する技術について開示されている。特許文献１に記載の薄膜ＭＩＭキャパシタは、基板と、該基板上に形成された貴金属からなる下部電極と、該下部電極上に形成された誘電体層薄膜と、該誘電体薄膜上に形成された貴金属からなる上部電極と、を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１０９０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
キャパシタは、上部電極及び下部電極を、外部と電気的に接続させるための外部電極を備える。しかしながら、外部電極が、上部電極の形成領域を超えて延在した場合、外部電極と下部電極が接近し、保護層（層間膜ともいう）を挟んで容量結合する場合がある。この結果、上部電極、誘電体膜、下部電極からなる真正容量と並列接続した、外部電極、保護層、下部電極からなる寄生容量が生じる。本願明細書では、この寄生容量を保護層容量と称する。
【０００６】
例えばＲＦ回路内のＱ値が要求されるキャパシタでは、保護層容量があることによって、キャパシタに不要な寄生容量が生じ、キャパシタのＱ値を低下させる要因となる。また、この保護層容量は、高温時や高湿時の保護層材料の物性変化により変動するため、キャパシタのＱ値が変動する要因となる。
【０００７】
本発明はこのような事情に鑑みてなされたものであり、保護層容量を抑制して、高温時や高湿度時においても高いＱ値をもつキャパシタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面に係るキャパシタは、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上の一部に形成された上部電極と、前記下部電極及び前記上部電極を覆う保護層と、前記保護層を貫通する外部電極と、を備え、前記外部電極は、キャパシタを上から見た平面視において、前記上部電極の周縁で画定される領域内にのみ形成されている。
【発明の効果】
【０００９】
本発明によれば、保護層容量を抑制して、高温時や高湿度時においても高いＱ値をもつキャパシタを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係るキャパシタの上面図である。
【図２】第１実施形態に係るキャパシタの断面図である。
【図３】比較例のキャパシタの断面図である。
【図４】第１実施形態に係るキャパシタの工程断面図である。
【図５】第１実施形態に係るキャパシタの工程断面図である。
【図６】第１実施形態に係るキャパシタの工程断面図である。
【図７】第１実施形態に係るキャパシタの工程断面図である。
【図８】第１実施形態に係るキャパシタの工程断面図である。
【図９】第１実施形態に係るキャパシタの工程断面図である。
【図１０】第２実施形態に係るキャパシタの上面図である。
【図１１】第２実施形態に係るキャパシタの断面図である。
【図１２】第３実施形態に係るキャパシタの上面図である。
【図１３】第３実施形態に係るキャパシタの断面図である。
【図１４】第３実施形態に係るキャパシタにより形成される容量を示す断面図である。
【図１５】第４実施形態に係るキャパシタの上面図である。
【図１６】第４実施形態に係るキャパシタの断面図である。
【図１７】第４実施形態に係るキャパシタにより形成される容量を示す断面図である。
【発明を実施するための形態】
【００１１】
（第１実施形態）
図１は、本実施形態に係るキャパシタの上面図である。図２は、本実施形態に係るキャパシタの断面図である。なお、図１に示す上面図は、キャパシタを上から見た場合の外観をそのまま示すものではなく、キャパシタを上から見た場合の各層のレイアウトを示すものである。
【００１２】
基板１上には絶縁膜２が形成されており、絶縁膜２上に下部電極３が形成されている。絶縁膜２及び下部電極３上には、下部電極３を被覆する誘電体膜４が形成されている。誘電体膜４上の一部には上部電極５が形成されている。誘電体膜４及び上部電極５上には、下部電極３及び上部電極５を覆う保護層６が形成されている。保護層６上には、保護層６を貫通する第１外部電極７ａと、保護層６及び誘電体膜４を貫通する第２外部電極７ｂが形成されている。第１外部電極７ａは上部電極５に接続されており、第２外部電極７ｂは下部電極３に接続されている。なお、第１外部電極７ａ及び第２外部電極７ｂを区別する必要がない場合には、単に外部電極７という。
【００１３】
本実施形態では、第１外部電極７ａは、キャパシタを上（外部電極側）から見た平面視において（図１）、上部電極５の周縁で画定される領域内にのみ形成されている。以下、本実施形態のキャパシタを構成する各層の材料及び厚さの一例について説明する。
【００１４】
基板１の材料に限定はないが、シリコン基板やガリウム砒素基板等の半導体基板、ガラスやアルミナ等の絶縁性基板が好ましい。例えば、基板１の長辺の長さは２００μｍ〜６００μｍ、短辺の長さは１００μｍ〜３００μｍである。また、基板の厚さに限定はないが、５００μｍ以上７００μｍ以下が好ましい。基板の厚さが５００μｍより薄い場合、基板の機械的強度が弱くなるため、後述するキャパシタの製造において、バックグラインドやダイシング時にウエハに割れや欠けが生じる。基板の厚さが７００μｍより厚い場合、キャパシタの縦、横の長さよりも厚くなってしまい、キャパシタの実装時のハンドリングが難しくなる。また、基板を含めたキャパシタ全体の厚さは、１０μｍ以上３００μｍ以下が好ましい。
【００１５】
絶縁膜２の材料に限定はないが、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＨｆＯ2、Ｔａ2Ｏ5、ＺｒＯ2等からなる絶縁膜が好ましい。絶縁膜の厚さに限定はないが、基板とその上部に形成されるキャパシタが絶縁できればよく、０．１μｍ以上であることが好ましい。絶縁膜２は、スパッタリング法やＣＶＤ（化学的気相堆積）法で形成することができる。
【００１６】
下部電極３の材料に限定はないが、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等からなる金属又はこれらの金属を含む導電体が好ましい。下部電極の厚さに限定はないが、０．５μｍ以上１０μｍ以下が好ましく、２μｍ以上６μｍ以下がさらに好ましい。下部電極厚が０．５μｍより薄い場合、電極の抵抗が大きくなり、キャパシタの高周波特性に影響を及ぼす。下部電極厚が１０μｍより厚い場合、電極の応力によって素子の機械的強度が弱くなり、キャパシタが歪む可能性がある。
【００１７】
誘電体膜４の材料に限定はないが、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＨｆＯ2、Ｔａ2Ｏ5、ＺｒＯ2等の酸化物、窒化物が好ましい。誘電体膜の厚さは、特に限定はないが、０．１μｍ以上１．５μｍ以下が好ましく、所望の容量値に従って調節される。誘電体膜４は、スパッタリング法やＣＶＤ法で形成することができる。
【００１８】
上部電極５の材料に限定はないが、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等からなる金属又はこれらの金属を含む導電体が好ましい。上部電極５の厚さは、限定はないが、下部電極３と同様の理由から、０．５μｍ以上１０μｍ以下が好ましく、２μｍ以上６μｍ以下がさらに好ましい。また、下部電極３の厚さは上部電極５の厚さよりも厚いことが好ましい。下部電極３の長さは上部電極５の長さより長い。このため、下部電極３の厚さが薄い場合、等価直列抵抗（ＥＳＲ）が大きくなるためである。
【００１９】
保護層６の材料に特に限定はないが、ポリイミド等の樹脂材料が好ましい。保護層６の厚さに限定はないが、１μｍ以上２０μｍ以下が好ましい。保護層の厚さが１μｍより薄い場合、下地の段差を解消することができず、平滑な面が得られない可能性がある。保護層６の厚さを２０μｍより厚くしようとすると、高粘度の保護層材料が必要となり、厚さの制御が難しく、キャパシタ容量にばらつきを生じる要因となる。また、保護層６の周縁は、上面から見た場合、ダイシングした基板１の端部と下部電極３を覆う誘電体膜４の側壁の間にあってもよい。下部電極３の側壁部の誘電体膜厚は薄くなったり、段差部分で堆積していないことがあり、本実施形態に係るキャパシタが、はんだ実装される際に、はんだと下部電極３が接触することを回避することができる。
【００２０】
外部電極７の材料に限定はないが、下部電極３及び上部電極５の材料よりも抵抗率の低い材料であることが好ましく、ＣｕやＡｌ等からなる金属であることが好ましい。これにより抵抗を下げることが可能となるからである。また、はんだ実装を想定した場合、外部電極７の最表面は、ＡｕやＳｎであってもよい。
【００２１】
本実施形態では、第１外部電極７ａは、キャパシタを上から見た平面視において、上部電極５の周縁で画定される領域内にのみ形成されている（図１）。このような構造にすることによって、電圧印加時に、上部電極５と下部電極３との間の電気力線は、誘電体膜４のみを通過する。第１外部電極７ａは上部電極５の外側に形成されていないため、第１外部電極７ａは下部電極３に対して保護層６を挟んだ容量結合をしない。
【００２２】
これに対して図３に示す比較例の構造では、第１外部電極７ａは上部電極５の外側にまで延在している。このため、電圧印加時に、第１外部電極７ａから出る電気力線の一部が、保護層６を通って、下部電極３に入る。この結果、上部電極５、誘電体膜４、下部電極３からなる真正容量と並列接続した、第１外部電極７ａ、保護層６、下部電極３からなる保護層容量が生じる。例えばＲＦ回路内の高いＱ値が要求されるキャパシタでは、保護層容量があることによって、キャパシタに不要な寄生容量が生じ、キャパシタのＱ値を低下させる要因となる。また、この保護層容量は、高温時や高湿時の保護層材料の物性変化により変動するため、キャパシタのＱ値が変動する要因となる。
【００２３】
本実施形態によれば、第１外部電極７ａと下部電極３は保護層６を挟んだ容量結合をしないため、キャパシタ全体のQ値から保護層６の影響を除去することができる。従って、保護層６の寄生容量や高温時や高湿時の保護層材料（層間材料）の物性変化によるQ値への影響を除去することができる。
【００２４】
また、本実施形態では、上部電極５と下部電極３は基板１を介した容量結合もしないため、電圧が印加されたときに基板容量の変動が全体の容量に影響しない。このように、基板容量が顕在化しないため、全体のキャパシタ容量の周波数特性に基板容量が影響することを防止できる。
【００２５】
さらに、本実施形態では、外部電極７は保護層６の側壁部分に形成されておらず、平坦な形状をしている。上部電極５や保護層６に段差があると、外部電極７を形成する金属膜が前記段差で途切れたり、段差で電圧印加時に電界が集中して、キャパシタの絶縁耐性に悪影響がある。本実施形態では、このような不具合を抑制して、キャパシタの絶縁耐性を向上させることができる。
【００２６】
次に、本実施形態に係るキャパシタの製造方法について図４〜図９を参照して説明する。
【００２７】
図４に示すように、基板１上に絶縁膜２を形成する。絶縁膜２は、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3からなる絶縁膜が好ましい。絶縁膜２は、スパッタリング法やＣＶＤ（化学的気相堆積）法で形成することができる。絶縁膜２の厚さは、０．１μｍ以上であることが好ましい。
【００２８】
次に、図５に示すように、絶縁膜２上に下部電極３のパターンを形成する。下部電極３として、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｌからなる金属又はこれらを含む導電体を堆積する。下部電極３の厚さは、０．５μｍ以上１０μｍ以下が好ましく、２〜６μｍがさらに好ましい。下部電極３のパターン形成の方法に限定はないが、例えばセミアディティブ工法を使用する。セミアディティブ工法では、スパッタリングや無電解めっきによりシード層を成膜し、フォトリソグラフィ技術によりシード層の一部を開口するレジストパターンを形成し、無電解めっきにより開口部に下部電極材料を形成し、レジストを剥離し、最後に下部電極材料が形成されていない部位のシード層を除去する。
【００２９】
次に、図６に示すように、下部電極３の領域を含む基板全面に誘電体膜４を形成し、パターニングを行って、誘電体膜４の一部を露出させる開口部４ａを形成する。誘電体膜４として、例えば、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＨｆＯ2、Ｔａ2Ｏ5等の酸化物又は窒化物を０．１μｍ以上１．５μｍ以下の厚さで形成する。誘電体膜４は、スパッタリング法やＣＶＤ法で形成することができる。パターニングは、例えばフォトリソグラフィ及びエッチングにより行う。
【００３０】
次に、図７に示すように、誘電体膜４の一部に上部電極５のパターンを形成する。上部電極５として、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｌからなる金属又はこれらを含む導電体を堆積する。上部電極５の厚さは、０．５μｍ以上１０μｍ以下が好ましく、２〜６μｍがさらに好ましい。上部電極５のパターン形成の方法に限定はないが、下部電極３と同様に、例えばセミアディティブ工法を使用する。
【００３１】
次に、図８に示すように、保護層６を堆積し、パターニングを行って、保護層６に上部電極５を露出させる開口部６ａと、誘電体膜４を露出させる開口部６ｂとを形成する。例えば、保護層６として、ポリイミド等の樹脂材料を堆積する。保護層６の厚さは、１〜２０μｍが好ましい。パターニングでは、フォトリソグラフィ技術により保護層６上にレジストパターンを形成し、レジストパターンをマスクとして保護層６の不要な部分をエッチングする。
【００３２】
次に、図９に示すように、保護層６の開口部６ａ，６ｂをそれぞれ埋め込む第１外部電極７ａ及び第２外部電極７ｂのパターンを形成する。本実施形態では、第１外部電極７ａを上部電極５の周縁で画定される領域内にのみ形成する。また、保護層６の上面のみに外部電極７を形成し、保護層６の側壁に外部電極７を形成しないことが好ましい。外部電極７として、例えばＣｕ又はＡｌを用いる。Ｃｕ又はＡｌからなる外部電極７は、スパッタリングやめっきで形成することができる。また、外部電極７はＮｉ／Ａｕをめっきすることが好ましい。外部電極７のパターン形成の方法に限定はないが、下部電極３と同様に、例えばセミアディティブ工法を使用する。
【００３３】
以上のようにして本実施形態に係るキャパシタが製造される。
【００３４】
（第２実施形態）
第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００３５】
図１０は、第２実施形態に係るキャパシタの上面図である。図１１は、第２実施形態に係るキャパシタの断面図である。
【００３６】
第２実施形態に係るキャパシタは、上部電極として、誘電体膜４上に離間して形成された第１上部電極５ａ及び第２上部電極５ｂを備える。外部電極７は、第１上部電極５ａに接続された第１外部電極７ａ、及び、第２上部電極５ｂに接続された第２外部電極７ｂを備える。第１外部電極７ａは、第１上部電極５ａの周縁で画定される領域内にのみ形成され、第２外部電極７ｂは、第２上部電極５ｂの周縁で画定される領域内にのみ形成されている。
【００３７】
第２実施形態に係るキャパシタは、第１上部電極５ａと下部電極３の間、及び、第２上部電極５ｂと下部電極３の間で形成された２つのキャパシタが直列接続されたキャパシタとなっている。このため、キャパシタの合成容量は、各キャパシタの容量値よりも小さくなる。
【００３８】
第１実施形態に係るキャパシタにおいて、小容量のキャパシタを構成する場合、上部電極５の面積を小さくする必要があり、第１外部電極７ａを上部電極５の周縁で画定される領域内のみに形成することが困難になる可能性がある。これに対して、第２実施形態では、小容量のキャパシタを構成する場合であっても、上部電極５ａ，５ｂの面積を小さくする必要はなく、外部電極７ａ，７ｂを上部電極５ａ，５ｂの周縁で画定される領域内のみに形成することが可能となる。その結果、外部電極７ａ，７ｂと下部電極３は保護層６を挟んだ容量結合をしないため、保護層容量によるキャパシタのＱ値の低下を防止することができる。
【００３９】
また、第２実施形態に係るキャパシタは、左右対称構造であるため、包装時や実装時にキャパシタ方向を気にしなくてよい。また、実効的な誘電体膜厚が２倍になるため、絶縁性を向上することができる。
【００４０】
（第３実施形態）
図１２は、第３実施形態に係るキャパシタの上面図である。図１３は、第３実施形態に係るキャパシタの断面図である。図１４は、第３実施形態に係るキャパシタにより形成される容量を示す断面図である。
【００４１】
第３実施形態に係るキャパシタは、第２実施形態と異なり、下部電極として、絶縁膜２上に離間して形成された第１下部電極３ａ及び第２下部電極３ｂを備える。２つの下部電極３ａ，３ｂの上面と側面を囲むようにして誘電体膜４が形成されている。第３実施形態では、上部電極として、第１下部電極３ａ上に形成された第１上部電極５ａ、第２下部電極３ｂ上に形成された第２上部電極５ｂ、及び、第１下部電極３ａ及び第２下部電極３ｂを跨いで形成された第３上部電極５ｃが形成されている。
【００４２】
図１４に示すように、第３実施形態では、第１下部電極３ａと第１上部電極５ａにより構成されるキャパシタＣ１と、第１下部電極３ａと第３上部電極５ｃにより構成されるキャパシタＣ２と、第２下部電極３ｂと第３上部電極５ｃにより構成されるキャパシタＣ３と、第２下部電極３ｂと第２上部電極５ｂにより構成されるキャパシタＣ４が構成される。キャパシタ全体としては、キャパシタＣ１〜Ｃ４の直列接続となっている。
【００４３】
第３実施形態では、上部電極５ａ，５ｂの面積を小さくすることなく、外部電極７ａ，７ｂを上部電極５ａ，５ｂの周縁で画定される領域内のみに形成する構成を維持したまま、第２実施形態よりもさらに小容量のキャパシタを実現できる。その結果、保護層容量を抑制して、高温時や高湿度時においても高いＱ値をもつ小容量のキャパシタを提供できる。
【００４４】
また、第３実施形態に係るキャパシタは、第２実施形態と同様、左右対称構造であるため、包装時や実装時にキャパシタ方向を気にしなくてよい。また、実効的な誘電体膜厚が４倍になるため、絶縁性を向上することができる。
【００４５】
（第４実施形態）
図１５は、第４実施形態に係るキャパシタの上面図である。図１６は、第４実施形態に係るキャパシタの断面図である。図１７は、第４実施形態に係るキャパシタにより形成される容量を示す断面図である。
【００４６】
第４実施形態に係るキャパシタは、第３実施形態における第１上部電極５ａ及び上部電極５ｂをなくして、第１外部電極７ａ及び第２外部電極７ｂをそれぞれ第１下部電極３ａ及び第２下部電極３ｂに接続させたものである。
【００４７】
すなわち、第４実施形態に係るキャパシタは、基板１と、基板１上に互いに離間して形成された第１下部電極３ａ及び第２下部電極３ｂと、第１下部電極３ａ及び第２下部電極３ｂ上に形成された誘電体膜４と、誘電体膜４上において第１下部電極３ａ及び第２下部電極３ｂを跨ぐように形成された上部電極５ｃと、下部電極３ａ，３ｂ及び上部電極５ｃを覆う保護層６と、保護層６を貫通して第１下部電極３ａ及び第２下部電極３ｂにそれぞれ接続された第１外部電極７ａ及び第２外部電極７ｂとを備える。そして、第１外部電極７ａ及び第２外部電極７ｂはキャパシタを上から見た平面視において、上部電極５ｃに重ならないように形成されている（図１５，１６）。
【００４８】
図１７に示すように、第４実施形態では、第１下部電極３ａと上部電極５ｃにより構成されるキャパシタＣ５、及び、第２下部電極３ｂと上部電極５ｃにより構成されるキャパシタＣ６が形成される。キャパシタ全体としては、キャパシタＣ５，Ｃ６の直列接続となっている。
【００４９】
第４実施形態では、外部電極７ａ，７ｂは下部電極３ａ，３ｂに接続されていることから、外部電極７ａ，７ｂと下部電極３ａ，３ｂとの間で保護層６を挟んだ寄生容量が生じない。その結果、保護層容量を抑制して、高温時や高湿度時においても高いＱ値をもつ小容量のキャパシタを提供できる。
【００５０】
また、第４実施形態に係るキャパシタは、第２実施形態と同様、左右対称構造であるため、包装時や実装時にキャパシタ方向を気にしなくてよい。また、実効的な誘電体膜厚が２倍になるため、絶縁性を向上することができる。
【００５１】
なお、第３及び第４実施形態のように、２つの外部電極７ａ，７ｂの間で下部電極および上部電極の数を増やし、直列接続することによって、小容量のキャパシタを作製することが可能となる。上部電極や下部電極の数は２つに制限されず、更に多数の電極を形成することができる。また、外部電極は上部電極または下部電極のどちらに接続されていても問題はなく、２つの外部電極の一方が上部電極に接続され、もう一方が下部電極に接続されていてもよい。
【００５２】
以上、本発明の例示的な実施形態について説明した。
【００５３】
本実施形態に係るキャパシタは、基板１と、基板１上に形成された下部電極３と、下部電極３上に形成された誘電体膜４と、誘電体膜４上の一部に形成された上部電極５と、下部電極３及び上部電極５を覆う保護層６と、保護層６を貫通する外部電極７ａと、を備え、外部電極７ａは、キャパシタを上から見た平面視において、上部電極５の周縁で画定される領域内にのみ形成されている（図１，２）。上記構成によれば、保護層６を介した容量結合がないため、キャパシタ全体のＱ値から保護層６の影響を除去することができる。従って、保護層６の寄生容量や高温時や高湿時の層間膜材料の物性変化によるＱ値への影響を除去することができる。
【００５４】
また、上部電極は、離間して形成された第１上部電極５ａ及び第２上部電極５ｂを備え、外部電極は、第１上部電極５ａに接続された第１外部電極７ａ、及び、第２上部電極５ｂに接続された第２外部電極７ｂを備え、第１外部電極７ａは、第１上部電極５ａの周縁で画定される領域内にのみ形成され、第２外部電極７ｂは、第２上部電極５ｂの周縁で画定される領域内にのみ形成されていてもよい（図１０，１１）。これにより、第１上部電極５ａと下部電極３の間、及び、第２上部電極５ｂと下部電極３の間で形成された２つのキャパシタが直列接続されることとなり、キャパシタの合成容量は、各キャパシタの容量値よりも小さくなる。よって、上部電極５ａ，５ｂの面積を小さくすることなく、小容量キャパシタを作製できる。また、実効的な誘電体膜厚が増加することから、絶縁耐性を上げることができる。
【００５５】
また、下部電極は、離間して形成された第１下部電極３ａ及び第２下部電極３ｂを備え、上部電極は、第１下部電極３ａ上に形成された第１上部電極５ａ、第２下部電極３ｂ上に形成された第２上部電極５ｂ、及び、第１下部電極３ａ及び第２下部電極３ｂを跨いで形成された第３上部電極５ｃを備えていてもよい（図１２，１３）。これにより、キャパシタＣ１〜Ｃ４が直列接続された構造となり（図１４）、上部電極５ａ，５ｂの面積を小さくすることなく、小容量キャパシタを作製できる。
【００５６】
また、他の実施形態に係るキャパシタは、基板１と、基板１上に互いに離間して形成された第１下部電極３ａ及び第２下部電極３ｂと、第１下部電極３ａ及び第２下部電極３ｂ上に形成された誘電体膜４と、誘電体膜４上において第１下部電極３ａ及び第２下部電極３ｂを跨ぐように形成された上部電極５ｃと、下部電極３ａ，３ｂ及び上部電極５ｃを覆う保護層６と、保護層６を貫通して第１下部電極３ａ及び第２下部電極３ｂにそれぞれ接続された第１外部電極７ａ及び第２外部電極７ｂとを備え、第１外部電極７ａ及び第２外部電極７ｂはキャパシタを上から見た平面視において、上部電極５ｃに重ならないように形成されている（図１５，１６）。上記構成によれば、保護層６を挟んだ容量結合がないため、キャパシタ全体のＱ値から保護層６の影響を除去することができる。従って、保護層６の寄生容量や高温時や高湿時の層間膜材料の物性変化によるＱ値への影響を除去することができる。
【００５７】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。さらに、図面の寸法比率は図示の比率に限られるものではない。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００５８】
１…基板、２…絶縁膜、３，３ａ，３ｂ…下部電極、４…誘電体膜、４ａ…開口部、５，５ａ，５ｂ，５ｃ…上部電極、６…保護層、６ａ，６ｂ…開口部、７，７ａ，７ｂ…外部電極。
【図１】
2019208053.tif 000003
【図２】
2019208053.tif 000004
【図３】
2019208053.tif 000005
【図４】
2019208053.tif 000006
【図５】
2019208053.tif 000007
【図６】
2019208053.tif 000008
【図７】
2019208053.tif 000009
【図８】
2019208053.tif 000010
【図９】
2019208053.tif 000011
【図１０】
2019208053.tif 000012
【図１１】
2019208053.tif 000013
【図１２】
2019208053.tif 000014
【図１３】
2019208053.tif 000015
【図１４】
2019208053.tif 000016
【図１５】
2019208053.tif 000017
【図１６】
2019208053.tif 000018
【図１７】
2019208053.tif 000019
【手続補正書】
【提出日】令和1年7月29日(2019.7.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成された誘電体膜と、
前記誘電体膜上の一部に形成された上部電極と、
前記下部電極及び前記上部電極を覆う保護層と、
前記保護層を貫通する外部電極と、
を備え、
前記外部電極は、キャパシタを上から見た平面視において、前記上部電極の周縁で画定される領域内にのみ形成されている、
キャパシタ。
【請求項２】
前記上部電極は、離間して形成された第１上部電極及び第２上部電極を備え、
前記外部電極は、前記第１上部電極に接続された第１外部電極、及び、前記第２上部電極に接続された第２外部電極を備え、
前記第１外部電極は、前記第１上部電極の周縁で画定される領域内にのみ形成され、
前記第２外部電極は、前記第２上部電極の周縁で画定される領域内にのみ形成されている、
請求項１に記載のキャパシタ。
【請求項３】
前記外部電極は、前記保護層を貫通し前記上部電極に接続された第１外部電極、前記保護層及び前記誘電体膜を貫通し前記下部電極に接続された第２外部電極を備え、
前記第２外部電極は、前記誘電体膜に接した状態で設けられている、
請求項１に記載のキャパシタ。
【請求項４】
前記誘電体層は、前記下部電極の上面と側面を囲むように設けられている
請求項２に記載のキャパシタ。
【請求項５】
前記下部電極の下面には、絶縁膜が設けられることで、前記下部電極が前記誘電体層と前記絶縁膜とに囲まれる
請求項４に記載のキャパシタ。