(57)【要約】【課題】通電経路上に直列に挿入される２個のトランジスタを含んだ電子制御装置において、２個のトランジスタの両端の片側電位しか設定できない場合であっても、２個のトランジスタのショート故障を検出する。【解決手段】電圧印加回路ＶＡＰ＿Ｈは、電力用トランジスタＱＨ１，ＱＨ２が共にオフに制御された状態で、電力用トランジスタＱＨ１と電力用トランジスタＱＨ２の共通接続ノードＮｘに、診断用電位Ｖｘｈ（例えば、ボディダイオードＤｈ１，Ｄｈ２が共にオフ状態を維持できるレベル）を印加する。電圧判定回路ＶＪＧ＿Ｈは、共通接続ノードＮｘに印加された診断用電位Ｖｘｈの変化を検出することで、電力用トランジスタＱＨ１，ＱＨ２のショート故障の有無を判定する。【選択図】図３
2019054384.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間の通電経路上に直列に挿入される第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタおよび前記第２のトランジスタを診断する診断回路と、
を備える半導体装置であって、
前記診断回路は、
前記第１のトランジスタおよび前記第２のトランジスタが共にオフに制御された状態で、前記第１のトランジスタと前記第２のトランジスタの共通接続ノードに、診断用電位を印加する電圧印加回路と、
前記共通接続ノードに印加された前記診断用電位の変化を検出することで、前記第１のトランジスタおよび前記第２のトランジスタのショート故障の有無を判定する電圧判定回路と、
を有する、
半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１のトランジスタおよび前記第２のトランジスタは、それぞれ、第１のボディダイオードおよび第２のボディダイオードを有し、
前記電圧印加回路の前記診断用電位は、前記第１のボディダイオードおよび前記第２のボディダイオードが共にオフ状態を維持できるレベルである、
半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１のトランジスタは、高電位側の前記電源となる第１の電源と前記共通接続ノードとの間に設けられ、
前記第２のトランジスタは、前記共通接続ノードと前記負荷との間に設けられ、
前記第２のボディダイオードのカソードは、前記共通接続ノードに接続される、
半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１のボディダイオードのカソードは、前記共通接続ノードに接続される、
半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記電圧印加回路は、前記第１の電源の電位レベルを“ＶＤ”、前記第１のトランジスタの順方向電圧を“ＶＦ”として、“ＶＤ−ＶＦ”よりも大きく、“ＶＤ”よりも小さい前記診断用電位を前記共通接続ノードに印加し、
前記電圧判定回路は、前記診断用電位が上昇した場合に前記第１のトランジスタをショート故障と判定し、低下した場合に前記第２のトランジスタをショート故障と判定する、
半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記電圧印加回路は、
前記第１の電源と前記共通接続ノードとの間に直列に接続される第１のスイッチおよび第１の抵抗素子と、
前記第１の電源と前記共通接続ノードとの間に直列に接続され、前記第１のスイッチおよび前記第１の抵抗素子と並列に接続される第２のスイッチおよび第２の抵抗素子と、
前記共通接続ノードと、前記第１の電源よりも低電位である第２の電源との間に第１の電流を流す定電流源と、
を有し、
前記共通接続ノードの電位は、前記第１の抵抗素子に前記第１の電流が流れた場合には、所定の基準電位よりも低い第１の電位レベルとなり、前記第２の抵抗素子に前記第１の電流が流れた場合には、前記所定の基準電位よりも高い第２の電位レベルとなり、
前記電圧判定回路は、前記第１のスイッチがオン、前記第２のスイッチがオフの状態で前記共通接続ノードの電位が前記所定の基準電位よりも高い場合には前記第１のトランジスタをショート故障と判定し、前記第１のスイッチがオフ、前記第２のスイッチがオンの状態で前記共通接続ノードの電位が前記所定の基準電位よりも低い場合には前記第２のトランジスタをショート故障と判定する、
半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記電圧印加回路は、さらに
前記共通接続ノードと前記第２の電源との間に接続され、所定の期間オンに制御されることで、前記共通接続ノードの電位を前記第１の電位レベルに定める際の前準備を行う第３のスイッチと、
前記第１の電源と前記共通接続ノードとの間に接続され、所定の期間オンに制御されることで、前記共通接続ノードの電位を前記第２の電位レベルに定める際の前準備を行う第４のスイッチと、
を有する、
半導体装置。
【請求項８】
請求項３記載の半導体装置において、
前記診断回路は、前記第１の電源と、第２の電源とに接続され、
前記第２の電源の電位レベルは、前記第１の電源よりも低電位である所定の電位レベルか、前記第１の電源と同じ電位レベルのいずれかに切り替え可能となっている、
半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記診断回路は、１個の半導体チップに実装され、
前記半導体チップには、さらに、前記第１のトランジスタおよび前記第２のトランジスタを駆動するプリドライバが実装される、
半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記第１のトランジスタおよび前記第２のトランジスタは、前記負荷を駆動するドライバの一部である、
半導体装置。
【請求項１１】
請求項１記載の半導体装置において、
さらに、前記負荷への通電オンを指示する外部からの第１の制御信号を受けて、前記診断回路を起動し、前記診断回路による診断結果が正常である場合に前記第１のトランジスタおよび前記第２のトランジスタをオンに制御し、前記診断結果が異常である場合に、前記第１のトランジスタおよび前記第２のトランジスタをオンに制御せずに、外部へ異常を通知する第１の制御回路を有する、
半導体装置。
【請求項１２】
マイクロコントローラと、
前記マイクロコントローラからの指示に応じてバッテリ電源と負荷との間の通電を制御する半導体リレー装置と、
を有する電子制御装置であって、
前記半導体リレー装置は、
前記バッテリ電源と前記負荷との間の通電経路上に直列に挿入される第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタおよび前記第２のトランジスタを診断する診断回路と、
を備え、
前記診断回路は、
前記第１のトランジスタおよび前記第２のトランジスタが共にオフに制御された状態で、前記第１のトランジスタと前記第２のトランジスタの共通接続ノードに、診断用電位を印加する電圧印加回路と、
前記共通接続ノードに印加された前記診断用電位の変化を検出することで、前記第１のトランジスタおよび前記第２のトランジスタのショート故障の有無を判定する電圧判定回路と、
を有する、
電子制御装置。
【請求項１３】
請求項１２記載の電子制御装置において、
前記第１のトランジスタおよび前記第２のトランジスタは、それぞれ、第１のボディダイオードおよび第２のボディダイオードを有し、
前記電圧印加回路の前記診断用電位は、前記第１のボディダイオードおよび前記第２のボディダイオードが共にオフ状態を維持できるレベルである、
電子制御装置。
【請求項１４】
請求項１３記載の電子制御装置において、
前記診断回路は、一つの半導体チップに実装され、
前記半導体チップには、さらに、前記第１のトランジスタおよび前記第２のトランジスタを駆動するプリドライバ回路が実装される、
電子制御装置。
【請求項１５】
請求項１４記載の電子制御装置において、
前記第１のトランジスタは、高電位側の前記バッテリ電源となる第１の電源と前記共通接続ノードとの間に設けられ、
前記第２のトランジスタは、前記共通接続ノードと前記負荷との間に設けられ、
前記第１のボディダイオードおよび前記第２のボディダイオードのカソードは、前記共通接続ノードに接続される、
電子制御装置。
【請求項１６】
請求項１５記載の電子制御装置において、
前記電圧印加回路は、前記第１の電源の電位レベルを“ＶＤ”、前記第１のトランジスタの順方向電圧を“ＶＦ”として、“ＶＤ−ＶＦ”よりも大きく、“ＶＤ”よりも小さい前記診断用電位を前記共通接続ノードに印加し、
前記電圧判定回路は、前記診断用電位が上昇した場合に前記第１のトランジスタをショート故障と判定し、低下した場合に前記第２のトランジスタをショート故障と判定する、
電子制御装置。
【請求項１７】
請求項１５記載の電子制御装置において、
前記診断回路は、前記第１の電源と、第２の電源とに接続され、
前記第２の電源の電位レベルは、前記第１の電源よりも低電位である所定の電位レベルか、前記第１の電源と同じ電位レベルのいずれかに切り替え可能となっている、
電子制御装置。
【請求項１８】
請求項１２記載の電子制御装置において、
前記第１のトランジスタおよび前記第２のトランジスタは、前記負荷を駆動するドライバの一部である、
電子制御装置。
【請求項１９】
請求項１２記載の電子制御装置において、
前記半導体リレー装置は、さらに、前記第１のトランジスタおよび前記第２のトランジスタのオンを指示する前記マイクロコントローラからの第１の制御信号を受けて、前記診断回路を起動し、前記診断回路による診断結果が正常である場合に前記第１のトランジスタおよび前記第２のトランジスタをオンに制御し、前記診断結果が異常である場合に、前記第１のトランジスタおよび前記第２のトランジスタをオンに制御せずに、前記マイクロコントローラへ異常を通知する第１の制御回路を有する、
電子制御装置。
【請求項２０】
請求項１２記載の電子制御装置において、
前記半導体リレー装置は、さらに、前記第１のトランジスタおよび前記第２のトランジスタのオンを指示する前記マイクロコントローラからの第１の制御信号を受けて、前記第１のトランジスタおよび前記第２のトランジスタをオンに制御し、診断の実行を指示する前記マイクロコントローラからの第２の制御信号を受けて、前記診断回路を起動し、前記診断回路による診断結果を前記マイクロコントローラへ通知する第２の制御回路を有する、
電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および電子制御装置に関し、例えば、通電経路上に直列に挿入される２個のトランジスタの故障検出技術に関する。
【背景技術】
【０００２】
特許文献１、特許文献２および特許文献３には、バッテリ（主電源）とモータ駆動回路（電子制御部）との間の通電経路上に直列に挿入される２個のスイッチング素子を対象に、各スイッチング素子のショート故障／オープン故障を検出する方式が示される。具体的には、２個のスイッチング素子のバッテリとは異なる側の電位がコンデンサ（補助電源）によって保持される構成を前提として、２個のスイッチング素子のオン／オフを適宜制御しながら、２個のスイッチング素子の間の電位や、２個のスイッチング素子の両端の電位が所望の値となったか否かが判定される。また、２個のスイッチング素子のそれぞれは、共通接続ノード側をアノードとするダイオードを備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５７４２３５６号公報
【特許文献２】特許第６００９６６５号公報
【特許文献３】特開２００７−１４５２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、車両用の電子制御装置（ＥＣＵ：Electronic Control Unit）等は、特許文献１〜特許文献３に示されるように、通電経路上に直列に挿入される２個のトランジスタを備える場合がある。当該２個のトランジスタには、互い向きが異なる２個のダイオードが接続される。これにより、例えば、バッテリの逆接続に伴う逆方向の通電等を防止することが可能になる。
【０００５】
一方、当該２個のトランジスタでは、特に、ショート故障が生じ易く、機能安全の観点から、それを検出することが求められる。しかし、特許文献１〜特許文献３に示される方式は、２個のトランジスタの両端の電位を個々に設定できる構成を前提としており、２個のトランジスタの両端の片側電位（例えば、バッテリ側電位）しか設定できないような構成には適用困難となる。
【０００６】
後述する実施の形態は、このようなことに鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態による半導体装置は、電源と負荷との間の通電経路上に直列に挿入される第１および第２のトランジスタと、第１および第２のトランジスタを診断する診断回路とを備える。診断回路は、電圧印加回路と電圧判定回路とを有する。電圧印加回路は、第１および第２のトランジスタが共にオフに制御された状態で、第１のトランジスタと第２のトランジスタの共通接続ノードに診断用電位を印加する。電圧判定回路は、共通接続ノードに印加された診断用電位の変化を検出することで、第１および第２のトランジスタのショート故障の有無を判定する。
【発明の効果】
【０００８】
前記一実施の形態によれば、通電経路上に直列に挿入される２個のトランジスタを含んだ電子制御装置において、２個のトランジスタの両端の片側電位しか設定できない場合であっても、２個のトランジスタのショート故障を検出することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１による電子制御装置の主要部の構成例を示す概略図である。
【図２】図１とは異なる電子制御装置の主要部の構成例を示す概略図である。
【図３】本発明の実施の形態１による半導体装置の主要部の構成例および動作例を示す模式図である。
【図４】図３の変形例を示す模式図である。
【図５】図３の半導体装置における主要部の構成例を示す回路図である。
【図６】本発明の実施の形態２による半導体装置における主要部の構成例を示す回路図である。
【図７】図６の電圧判定回路の変形例を示す回路図である。
【図８】（ａ）、（ｂ）および（ｃ）は、図６における定電流源のそれぞれ異なる構成例を示す回路図である。
【図９】本発明の実施の形態２による半導体装置の各種実装形態の一例を示す概略図である。
【図１０】本発明の実施の形態２による半導体装置の各種実装形態の一例を示す概略図である。
【図１１】本発明の実施の形態２による半導体装置の各種実装形態の一例を示す概略図である。
【図１２】本発明の実施の形態３による半導体装置において、診断回路の構成例を示す回路図である。
【図１３】図１２の診断回路の動作例を示す模式図である。
【図１４】図１２の診断回路とそのシーケンスを制御する診断制御回路とを含めた診断回路ユニットの構成例を示す回路図である。
【図１５】電力用トランジスタにショート故障が無い場合の図１４の診断回路ユニットの動作例を示すタイミングチャートである。
【図１６】上流側の電力用トランジスタにショート故障が有る場合の図１４の診断回路ユニットの動作例を示すタイミングチャートである。
【図１７】下流側の電力用トランジスタにショート故障が有る場合の図１４の診断回路ユニットの動作例を示すタイミングチャートである。
【図１８】図１４の診断回路ユニットを含んだ半導体装置の構成例を示す概略図である。
【図１９】本発明の実施の形態４による半導体装置の構成例を示す概略図である。
【図２０】本発明の実施の形態４による半導体装置の別の構成例を示す概略図である。
【図２１】本発明の実施の形態５による半導体装置において、診断回路の構成例を示す回路図である。
【図２２】本発明の実施の形態５による半導体装置において、診断回路の別の構成例を示す回路図である。
【図２３】本発明の比較例となる電子制御装置の構成例を示す概略図である。
【発明を実施するための形態】
【００１０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１２】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。また、明細書では、ｎチャネル型のＭＯＳトランジスタをｎＭＯＳトランジスタと呼び、ｐチャネル型のＭＯＳトランジスタをｐＭＯＳトランジスタと呼ぶ。
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
（実施の形態１）
《電子制御装置（比較例）の概略および問題点》
まず、実施の形態の電子制御装置の説明に先立ち、比較例となる電子制御装置について説明する。図２３は、本発明の比較例となる電子制御装置の構成例を示す概略図である。図２３に示す電子制御装置は、負荷であるモータＭＴを駆動するモータ駆動回路ＭＤＶと、バッテリＢＡＴへの接続をオン／オフするイグニッションスイッチＳＷｐと、電源スイッチとして機能するトランジスタＱ１，Ｑ２と、モータ駆動回路ＭＤＶの入力電位を保持するコンデンサＣ１とを備える。トランジスタＱ１，Ｑ２は、ソースを共通接続ノードとして直列接続される２個のｎＭＯＳトランジスタで構成される。また、トランジスタＱ１，Ｑ２には、ぞれぞれ、共通接続ノード側をアノードとするボディダイオードＤ１，Ｄ２が並列に接続される。
【００１５】
トランジスタＱ１，Ｑ２の共通接続ノード（ソース）の電位は、分圧抵抗を介してモニタ電位Ｖ１として監視される。また、トランジスタＱ２のドレインの電位も、分圧抵抗を介してモニタ電位Ｖ２として監視される。当該電子制御装置は、各トランジスタＱ１，Ｑ２のオン・オフと、これに応じて得られるモニタ電位Ｖ１，Ｖ２とを用いて、トランジスタＱ１，Ｑ２のオープン故障およびショート故障を検出する。
【００１６】
具体的には、まず、トランジスタＱ１のショート故障を検出するため、電子制御装置は、トランジスタＱ１，Ｑ２がオフの状態で、イグニッションスイッチＳＷｐをオンに制御し、モニタ電位Ｖ１を監視する。モニタ電位Ｖ１は、トランジスタＱ１にショート故障が無ければ接地電源電位ＧＮＤのレベルとなるが、ショート故障が有れば、トランジスタＱ１のショート抵抗値と、分圧抵抗とに応じた所定の電位レベルとなる。
【００１７】
続いて、トランジスタＱ１のオープン故障を検出するため、電子制御装置は、トランジスタＱ１，Ｑ２をオフからオンに制御し、モニタ電位Ｖ１を監視する。この際に、モータ駆動回路ＭＤＶ（例えば３相インバータ）の各駆動トランジスタは、オフ状態である。モニタ電位Ｖ１は、トランジスタＱ１のオープン故障が無ければ、分圧抵抗で決まる所定の電位レベルとなり、オープン故障が有れば、接地電源電位ＧＮＤのレベルとなる。
【００１８】
次に、この状態を維持したまま、トランジスタＱ１が正常であることを前提として、トランジスタＱ２（およびボディダイオードＤ２）のオープン故障を検出するため、電子制御装置は、モニタ電位Ｖ２を監視する。モニタ電位Ｖ２は、トランジスタＱ２（およびボディダイオードＤ２）のオープン故障が無ければ、分圧抵抗で決まる所定の電位レベルとなり、オープン故障が有れば、接地電源電位ＧＮＤのレベルとなる。
【００１９】
最後に、トランジスタＱ２のショート故障を検出するため、電子制御装置は、トランジスタＱ１，Ｑ２をオンからオフに制御し、モニタ電位Ｖ１を監視する。モニタ電位Ｖ１は、トランジスタＱ２のショート故障が無ければ接地電源電位ＧＮＤのレベルとなり、ショート故障が有れば、コンデンサＣ１で保持されている電源電位と、トランジスタＱ２のショート抵抗値と、分圧抵抗とに応じた所定の電位レベルとなる。
【００２０】
しかし、図２３の方式では、補助電源として機能するコンデンサＣ１が無ければ（すなわち、トランジスタＱ２のドレイン電位を設定できなければ）、トランジスタＱ２のショート故障を検出できない。さらに、オープン故障／ショート故障を検出する際には、トランジスタＱ１，Ｑ２の接続先のユニット（この例では、モータ駆働回路ＭＤＶ）をオフ状態に制御できることが必要となる。仮にオフ状態に制御できない場合、オープン故障／ショート故障の検出に伴いモータＭＴの駆動が生じる恐れがある。このため、電子制御装置の構成によっては、図２３のような方式を適用することが困難となる場合がある。
【００２１】
具体的に説明すると、後述する実施の形態では、例えば、図２３に示したようなトランジスタＱ１，Ｑ２を、電源スイッチに限らず、ドライバの駆動トランジスタ（例えば、モータ駆動回路ＭＤＶの一部）として使用することを想定する。この場合、バッテリＢＡＴからの電力が駆動トランジスタ（トランジスタＱ１，Ｑ２）を介して負荷に供給されることになる。この際に、駆動トランジスタと負荷の間には、通常、コンデンサＣ１は設けられないため、図２３の方式は適用困難となる。さらに、負荷は、一般的に、モータやランプ等の受動部品であるため、オフ状態には制御できない場合が多い。このため、図２３の方式をそのまま適用すると、オープン故障／ショート故障の検出に伴い負荷の駆動が生じる恐れがある。
【００２２】
《電子制御装置（実施の形態１）の概略》
図１は、本発明の実施の形態１による電子制御装置の主要部の構成例を示す概略図である。図１に示す電子制御装置ＥＣＵは、マイクロコントローラＭＣＵと、半導体装置（半導体リレー装置とも呼ぶ）ＲＬＹ＿Ｈと、電源レギュレータＶＲＥＧと、外部抵抗Ｒｅとを含み、これらが配線基板上に実装された構成となっている。当該電子制御装置ＥＣＵには、コネクタ等を介して、バッテリＢＡＴからの正極側の電源（電源電位とも呼ぶ）ＶＤ１ｐと、負極側の電源（電源電位とも呼ぶ）ＶＤ１ｎとが供給される。電源電位ＶＤ１ｎを０Ｖとした場合、電源電位ＶＤ１ｐは、例えば、１２Ｖ等である。
【００２３】
電源レギュレータＶＲＥＧは、電源電位ＶＤ１ｐからマイクロコントローラＭＣＵ用の電源電位（例えば５Ｖ等）を生成する。マイクロコントローラＭＣＵは、広く知られているように、各種プログラムやデータを格納するメモリや、メモリに格納されたプログラムを実行するプロセッサや、各種アナログ周辺回路および各種ディジタル周辺回路を備える。半導体リレー装置ＲＬＹ＿Ｈは、マイクロコントローラＭＣＵからの指示に応じて電源ＶＤ１ｐと負荷ＬＤとの間の通電を制御する。この例では、半導体リレー装置ＲＬＹ＿Ｈは、負荷ＬＤへの通電オン・オフを指示する制御入力信号ＩＮをマイクロコントローラＭＣＵから受けて通電を制御する。
【００２４】
また、半導体リレー装置ＲＬＹ＿Ｈは、詳細は後述するが、自己診断を実行する診断回路を備える。半導体リレー装置ＲＬＹ＿Ｈは、当該診断回路による診断結果となる結果通知信号ＰＦをマイクロコントローラＭＣＵへ出力する。この例では、半導体リレー装置ＲＬＹ＿Ｈは、診断結果が異常である場合、結果通知信号ＰＦの電位レベルを外部抵抗Ｒｅを介して所定のレベルに制御することで、マイクロコントローラＭＣＵへ異常を通知する。マイクロコントローラＭＣＵは、結果通知信号ＰＦの電位レベルをアナログ・ディジタル変換回路によってディジタル信号に変換することで異常を認識する。
【００２５】
負荷ＬＤは、半導体リレー装置ＲＬＹ＿Ｈの出力端子Ｎｏｕｔと、電源ＶＤ１ｎとの間に、コネクタ等を介して接続される。負荷ＬＤは、自動車用の各種電装部品であり、例えば、ＤＣモータや、ランプや、ヒータや、各種インダクタンス負荷等が挙げられる。ここで、図１の半導体リレー装置ＲＬＹ＿Ｈは、図２３のトランジスタＱ１，Ｑ２に示したような電源スイッチとしての機能ではなく、負荷ＬＤを駆動するドライバとしての機能を担う。
【００２６】
図２は、図１とは異なる電子制御装置の主要部の構成例を示す概略図である。図２に示す電子制御装置ＥＣＵは、図１と異なり、負荷となるモータＭＴをＨブリッジ回路で駆動する構成となっている。このため、当該電子制御装置ＥＣＵは、Ｈブリッジ回路の２個の上アームをそれぞれ構成する２個の半導体リレー装置ＲＬＹ＿Ｈ１，ＲＬＹ＿Ｈ２と、Ｈブリッジ回路の２個の下アームをそれぞれ構成する２個の電力用トランジスタ（この例ではｎＭＯＳトランジスタ）ＱＬ１１，ＱＬ１２とを備える。
【００２７】
マイクロコントローラＭＣＵは、図１の場合と同様に、２個の半導体リレー装置ＲＬＹ＿Ｈ１，ＲＬＹ＿Ｈ２へ制御入力信号ＩＮ１，ＩＮ２をそれぞれ送信し、２個の半導体リレー装置ＲＬＹ＿Ｈ１，ＲＬＹ＿Ｈ２からの結果通知信号ＰＦ１，ＰＦ２をそれぞれ受信する。これに伴い、当該電子制御装置ＥＣＵは、２個の外部抵抗Ｒｅ１，Ｒｅ２を備える。図２の半導体リレー装置ＲＬＹ＿Ｈ１，ＲＬＹ＿Ｈ２も、図１の場合と同様に、電源スイッチとしての機能ではなく、モータＭＴを駆動するドライバとしての機能を担う。
【００２８】
《半導体装置（実施の形態１）の概略》
図３は、本発明の実施の形態１による半導体装置の主要部の構成例および動作例を示す模式図である。図３に示す半導体装置（半導体リレー装置）ＲＬＹ＿Ｈは、例えば、図１に示したような電子制御装置ＥＣＵに適用される。当該半導体リレー装置ＲＬＹ＿Ｈは、電力用トランジスタＱＨ１，ＱＨ２と、診断回路ＤＩＧ＿Ｈと、プリドライバＰＤＶと、制御回路ＣＴＬとを備える。
【００２９】
電力用トランジスタＱＨ１，ＱＨ２は、この例では、ｎＭＯＳトランジスタで構成され、電源ＶＤ１ｐと負荷ＬＤとの間の通電経路上に直列に挿入される。具体的には、電力用トランジスタＱＨ１は、電源ＶＤ１ｐと共通接続ノードＮｘとの間に設けられ、電力用トランジスタＱＨ２は、共通接続ノードＮｘと負荷ＬＤ（出力端子Ｎｏｕｔ）との間に設けられる。また、電力用トランジスタＱＨ１，ＱＨ２は、ソース・ドレイン間に、それぞれ、ボディダイオードＤｈ１，Ｄｈ２を備える。電力用トランジスタＱＨ１，ＱＨ２がｎＭＯＳトランジスタの場合、ボディダイオードＤｈ１，Ｄｈ２は、例えば、ソースをアノード、ドレインをカソードとする寄生ダイオードによって構成される。この例では、ボディダイオードＤｈ１，Ｄｈ２のカソード（言い換えれば、電力用トランジスタＱＨ１，ＱＨ２のドレイン）が、共通接続ノードＮｘに接続される。
【００３０】
診断回路ＤＩＧ＿Ｈは、電圧印加回路ＶＡＰ＿Ｈと、電圧判定回路ＶＪＧ＿Ｈとを備え、電力用トランジスタＱＨ１，ＱＨ２を自己診断する。電圧印加回路ＶＡＰ＿Ｈは、電力用トランジスタＱＨ１，ＱＨ２が共にオフに制御された状態で、共通接続ノードＮｘに診断用電位Ｖｘｈを印加する。診断用電位Ｖｘｈは、具体的には、ボディダイオードＤｈ１，Ｄｈ２が共にオフ状態を維持できるレベル（言い換えれば、各ダイオードが共に順バイアスとならないレベル）である。診断用電位Ｖｘｈは、ボディダイオードＤｈ１の順方向電圧を“ＶＦｈ”として、“ＶＤ１ｐ−ＶＦｈ”よりも大きければよく、例えば、“ＶＤ１ｐ−ＶＦｈ”よりも大きく“ＶＤ１ｐ”よりも小さいレベルに設定される。
【００３１】
電圧判定回路ＶＪＧ＿Ｈは、共通接続ノードＮｘに印加された診断用電位Ｖｘｈの変化を検出することで、電力用トランジスタＱＨ１，ＱＨ２のショート故障の有無を判定する。具体的には、診断用電位Ｖｘｈは、電力用トランジスタＱＨ１にショート故障がある場合、電源電位ＶＤ１ｐ側に近づき、電力用トランジスタＱＨ２にショート故障がある場合、電源電位ＶＤ１ｎ側に近づく。そこで、電圧判定回路ＶＪＧ＿Ｈは、診断用電位Ｖｘｈが上昇した場合に電力用トランジスタＱＨ１をショート故障と判定し、低下した場合に電力用トランジスタＱＨ２をショート故障と判定する。
【００３２】
ここで、より具体的な診断方式として、例えば、次の２つの方式が挙げられる。１つ目の方式は、電圧印加回路ＶＡＰ＿Ｈが所定の基準電位Ｖｒｅｆｈ（ＶＤ１ｐ＞Ｖｒｅｆｈ＞ＶＤ１ｐ−ＶＦｈ）よりもΔＶだけ低い診断用電位Ｖｘｈ＿Ｌと、ΔＶだけ高い診断用電位Ｖｘｈ＿Ｈとを順に印加し、電圧判定回路ＶＪＧ＿Ｈが１個の基準電位Ｖｒｅｆｈを比較対象として大小判定を行う方式である。すなわち、電圧判定回路ＶＪＧ＿Ｈは、印加した低い側の診断用電位Ｖｘｈ＿Ｌが基準電位Ｖｒｅｆｈを超えて上昇した場合、電力用トランジスタＱＨ１をショート故障と判定することができる。一方、電圧判定回路ＶＪＧ＿Ｈは、印加した高い側の診断用電位Ｖｘｈ＿Ｈが基準電位Ｖｒｅｆｈを超えて低下した場合、電力用トランジスタＱＨ２をショート故障と判定することができる。
【００３３】
２つ目の方式は、電圧印加回路ＶＡＰ＿Ｈが１個の診断用電位Ｖｘｈを印加し、電圧判定回路ＶＪＧ＿Ｈが当該診断用電位ＶｘｈよりもΔＶだけ高い基準電位Ｖｒｅｆｈ＿Ｈと、ΔＶだけ低い基準電位Ｖｒｅｆｈ＿Ｌとを比較対象として大小判定を行う方式である。すなわち、電圧判定回路ＶＪＧ＿Ｈは、印加した診断用電位Ｖｘｈが高い側の基準電位Ｖｒｅｆｈ＿Ｈを超えて上昇した場合、電力用トランジスタＱＨ１をショート故障と判定することができる。一方、電圧判定回路ＶＪＧ＿Ｈは、印加した診断用電位Ｖｘｈが低い側の基準電位Ｖｒｅｆｈ＿Ｌを超えて低下した場合、電力用トランジスタＱＨ２をショート故障と判定することができる。
【００３４】
プリドライバＰＤＶは、電力用トランジスタＱＨ１，ＱＨ２を駆動する。前述したように、診断回路ＤＩＧ＿Ｈによってショート故障の判定を行う場合、プリドライバＰＤＶは、電力用トランジスタＱＨ１，ＱＨ２を共にオフに駆動する。制御回路ＣＴＬは、外部（例えばマイクロコントローラＭＣＵ）からの制御入力信号ＩＮに応じて、プリドライバＰＤＶを介して電力用トランジスタＱＨ１，ＱＨ２のオン・オフを制御する。また、制御回路ＣＴＬは、必要に応じて診断回路ＤＩＧ＿Ｈを起動し、診断回路ＤＩＧ＿Ｈの診断シーケンスを適宜制御しながら、診断回路ＤＩＧ＿Ｈに自己診断を行わせる。そして、制御回路ＣＴＬは、診断回路ＤＩＧ＿Ｈからの診断結果に基づいて、外部（例えばマイクロコントローラＭＣＵ）へ結果通知信号ＰＦを出力する。
【００３５】
以上のように、診断回路ＤＩＧ＿Ｈは、共通接続ノードＮｘがハイインピーダンス状態になるような電位レベルを設定することで電力用トランジスタＱＨ１，ＱＨ２のショート故障を検出する。このため、図２３に示したようなコンデンサＣ１が設けられず、２個の電力用トランジスタＱＨ１，ＱＨ２の両端の片側電位（電力用トランジスタＱＨ１のソース電位）しか設定できない場合であっても、各トランジスタのショート故障を検出することが可能になる。
【００３６】
また、これにより、電力用トランジスタＱＨ１，ＱＨ２が、図２３に示されるような電源スイッチではなく、図１および図３に示されるような負荷ＬＤを駆動するドライバの一部となる場合（この場合、コンデンサＣ１は通常設けられない）であっても、各トランジスタのショート故障を検出することが可能になる。さらに、電力用トランジスタＱＨ１，ＱＨ２がオフ状態で診断を行えるため、診断に伴い負荷ＬＤが不必要に駆動されるような事態が生じず、負荷ＬＤに関わらない自己診断を行うことが可能になる。
【００３７】
なお、ここでは、電力用トランジスタＱＨ１，ＱＨ２がドライバの一部である場合を想定して説明を行ったが、勿論、図２３に示したような電源スイッチである場合でも、図３の診断方式を適用することが可能である。ただし、前述した説明から判るように、電力用トランジスタＱＨ１，ＱＨ２が電源スイッチである場合よりもドライバの一部である場合の方が、より有益な効果が得られる。
【００３８】
ここで、電力用トランジスタが電源スイッチとして機能する場合、当該トランジスタのゲートには、当該トランジスタを完全にオンさせるための電位か完全にオフさせるための電位が印加される。これに応じて、当該トランジスタは、単に、負荷ＬＤを電源に接続するか否かを制御し、例えば、ＤＣモータの回転有無やランプの点灯有無等を定めることになる。一方、電力用トランジスタがドライバの一部として機能する場合、当該トランジスタのゲートは、プリドライバを介して、例えば、制御されたアナログ電位や、または、ＰＷＭ（Pulse Width Modulation）信号等によっても駆動される。この場合、当該トランジスタは、負荷ＬＤの駆動電力（負荷ＬＤに供給する電源電位（または電源電流）のレベル）を制御することができ、例えば、ＤＣモータの回転有無やランプの点灯有無等に限らず、ＤＣモータの回転数や、ランプの明るさ等も制御することができる。
【００３９】
また、電力用トランジスタＱＨ１，ＱＨ２に関しては、電力用トランジスタＱＨ２側のボディダイオードＤｈ２のカソードが共通接続ノードＮｘに接続されていれば、その他の箇所は、トランジスタの種類（ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタ等）およびボディダイオードの向きを含めて適宜変更可能である。すなわち、ボディダイオードＤｈ２の向きが反対の場合、共通接続ノードＮｘをハイインピーダンス状態に保つことが困難となり得る。一方、例えば、ボディダイオードＤｈ１の向きが反対の場合、診断用電位Ｖｘｈを“ＶＤ１ｐ＋ＶＦｈ”よりも小さいレベルに設定することで、共通接続ノードＮｘをハイインピーダンス状態に保てる。
【００４０】
図３において、電力用トランジスタＱＨ１およびボディダイオードＤｈ１は、図１のバッテリＢＡＴが逆極性で接続された際の逆流電流を遮断する役目を担う。例えば、電力用トランジスタＱＨ１，ＱＨ２は、通常動作の際には共にオンに制御され、逆流電流が検出された際には共にオフに制御される。このため、図３のボディダイオードＤｈ１は、カソードが共通接続ノードＮｘに接続される向きに配置される。一方、ボディダイオードＤｈ１の向きを入れ替える（言い換えれば、電力用トランジスタＱＨ２およびボディダイオードＤｈ２を２段積みにする）ことで、トランジスタに冗長性を持たせる構成も考えられる。この場合、一方のトランジスタにショート故障が生じた場合であっても、他方のトランジスタで通電制御を行うことができる。図３の診断方式は、このような構成に対しても適用可能である。また、このような構成は、例えば、図２の電子制御装置ＥＣＵに適用することができる。
【００４１】
図４は、図３の変形例を示す模式図である。実施の形態１の半導体リレー装置は、図３に示したようなハイサイド（上アーム側）に限らず、図４に示されるようなロウサイド（下アーム側）に適用することも可能である。図４に示す半導体装置（半導体リレー装置）ＲＬＹ＿Ｌは、電力用トランジスタＱＬ１，ＱＬ２と、診断回路ＤＩＧ＿Ｌと、プリドライバＰＤＶと、制御回路ＣＴＬとを備える。
【００４２】
電力用トランジスタＱＬ１，ＱＬ２は、この例では、ｎＭＯＳトランジスタで構成され、電源ＶＤ１ｎと負荷ＬＤとの間の通電経路上に直列に挿入される。具体的には、電力用トランジスタＱＬ１は、電源ＶＤ１ｎと共通接続ノードＮｘとの間に設けられ、電力用トランジスタＱＬ２は、共通接続ノードＮｘと負荷ＬＤ（出力端子Ｎｏｕｔ）との間に設けられる。また、電力用トランジスタＱＬ１，ＱＬ２は、ソース・ドレイン間に、それぞれ、ボディダイオードＤｌ１，Ｄｌ２を備える。この例では、ボディダイオードＤｌ１，Ｄｌ２のアノード（言い換えれば、電力用トランジスタＱＬ１，ＱＬ２のソース）が、共通接続ノードＮｘに接続される。
【００４３】
診断回路ＤＩＧ＿Ｌは、図３の場合と同様の電圧印加回路ＶＡＰ＿Ｌおよび電圧判定回路ＶＪＧ＿Ｌを備え、電力用トランジスタＱＬ１，ＱＬ２を自己診断する。電圧印加回路ＶＡＰ＿Ｌは、電力用トランジスタＱＬ１，ＱＬ２が共にオフに制御された状態で、共通接続ノードＮｘに診断用電位Ｖｘｌを印加する。診断用電位Ｖｘｌは、具体的には、ボディダイオードＤｌ１，Ｄｌ２が共にオフ状態を維持できるレベルである。診断用電位Ｖｘｌは、ボディダイオードＤｌ１の順方向電圧を“ＶＦｌ”として、“ＶＤ１ｎ＋ＶＦｌ”よりも小さければよく、例えば、“ＶＤ１ｎ＋ＶＦｌ”よりも小さく“ＶＤ１ｎ”よりも大きいレベルに設定される。
【００４４】
電圧判定回路ＶＪＧ＿Ｌは、図３の場合と同様にして、共通接続ノードＮｘに印加された診断用電位Ｖｘｌの変化を検出することで、電力用トランジスタＱＬ１，ＱＬ２のショート故障の有無を判定する。具体的には、診断用電位Ｖｘｌは、電力用トランジスタＱＬ１にショート故障がある場合、電源電位ＶＤ１ｎ側に近づき、電力用トランジスタＱＬ２にショート故障がある場合、電源電位ＶＤ１ｐ側に近づく。そこで、電圧判定回路ＶＪＧ＿Ｌは、診断用電位Ｖｘｌが低下した場合に電力用トランジスタＱＬ１をショート故障と判定し、上昇した場合に電力用トランジスタＱＬ２をショート故障と判定する。
【００４５】
勿論、図３と同様に、共通接続ノードＮｘに、電力用トランジスタＱＬ１，ＱＬ２のボディダイオードＤｌ１，Ｄｌ２のカソード（言い換えれば、電力用トランジスタＱＬ１，ＱＬ２のドレイン）が接続されてもよい。その場合、診断用電位Ｖｘ１は、“ＶＤ１ｐ”より小さく“ＶＤ１ｎ”より大きいレベルに設定される。
【００４６】
《診断回路（実施の形態１）の構成および動作》
図５は、図３の半導体装置における主要部の構成例を示す回路図である。図５に示す診断回路ＤＩＧ＿Ｈａは、例えば、図１の電子制御装置ＥＣＵを構成する配線基板上に、複数のディスクリート部品を実装することで構成される。また、この例では、電力用トランジスタＱＨ１，ＱＨ２のゲート・ソース間に、それぞれ、ディスクリート部品となる抵抗素子Ｒ８，Ｒ９が接続される。抵抗素子Ｒ８，Ｒ９は、プリドライバＰＤＶが電力用トランジスタＱＨ１，ＱＨ２をオンに駆動しない期間で、電力用トランジスタＱＨ１，ＱＨ２をオフに制御する（すなわちゲート・ソース間をショートさせる）ために設けられる。
【００４７】
診断回路ＤＩＧ＿Ｈａは、電源ＶＤ１ｐと電源（電源電位とも呼ぶ）ＶＤ３とに接続され、抵抗素子Ｒ１〜Ｒ７と、スイッチＳＷ１〜ＳＷ４と、コンパレータＣＭＰ１と、アンプＡＭＰ１と、複数のバイポーラトランジスタＢＮ１〜ＢＮ４，ＢＰ１，ＢＰ２とを備える。バイポーラトランジスタＢＮ１〜ＢＮ４は、ｎｐｎバイポーラトランジスタであり、バイポーラトランジスタＢＰ１，ＢＰ２は、ｐｎｐバイポーラトランジスタである。電源電位ＶＤ３は、例えば、電源電位ＶＤ１ｎと同一電位（例えばグラウンド電位）である。
【００４８】
バイポーラトランジスタＢＮ１，ＢＮ２は、それぞれ、電流Ｉ１，Ｉ２を流す。この電流Ｉ１，Ｉ２は、アンプＡＭＰ１、抵抗素子Ｒ６，Ｒ７およびバイポーラトランジスタＢＮ４で生成される定電流を、カレントミラー回路を構成するバイポーラトランジスタＢＰ１，ＢＰ２で折り返し、さらに、バイポーラトランジスタＢＮ３で折り返すことで供給される。バイポーラトランジスタＢＮ３は、バイポーラトランジスタＢＮ１，ＢＮ２のそれぞれとの間でカレントミラー回路を構成する。電流Ｉ１，Ｉ２は、同じ電流値であってもよい。
【００４９】
アンプＡＭＰ１の非反転入力端子には、図示されないレギュレータ電位が入力される。スイッチＳＷ１，ＳＷ４は、それぞれ、アンプＡＭＰ１およびコンパレータＣＭＰ１の暗電流カット用として設けられる。抵抗素子Ｒ４，Ｒ５は、アンプＡＭＰ１の非動作時にバイポーラトランジスタＢＮ１，ＢＮ２，ＢＮ３およびバイポーラトランジスタＢＰ１，ＢＰ２のベース電位がフローティングとならないように（これに伴う暗電流や誤動作を防止するために）設けられる。
【００５０】
電圧印加回路ＶＡＰ＿Ｈａは、スイッチＳＷ２，ＳＷ３、抵抗素子Ｒ２，Ｒ３およびバイポーラトランジスタＢＮ２によって構成される。スイッチＳＷ２および抵抗素子Ｒ２は、電源ＶＤ１ｐと共通接続ノードＮｘとの間に直列に接続される。スイッチＳＷ３および抵抗素子Ｒ３は、電源ＶＤ１ｐと共通接続ノードＮｘとの間に直列に接続され、スイッチＳＷ２および抵抗素子Ｒ２と並列に接続される。バイポーラトランジスタＢＮ２は、定電流源として機能し、共通接続ノードＮｘと、電源ＶＤ３との間に電流Ｉ２を流す。
【００５１】
共通接続ノードＮｘの電位は、スイッチＳＷ２のオン（スイッチＳＷ３のオフ）に伴い抵抗素子Ｒ２に電流Ｉ２が流れた場合には、電源電位ＶＤ１ｐからドロップ電圧Ｖｄｒｐ２（＝Ｒ２×Ｉ２）分降下した電位レベルとなる。また、共通接続ノードＮｘの電位は、スイッチＳＷ３のオン（スイッチＳＷ２のオフ）に伴い抵抗素子Ｒ３に電流Ｉ２が流れた場合には、電源電位ＶＤ１ｐからドロップ電圧Ｖｄｒｐ２（＝Ｒ３×Ｉ２）分降下した電位レベルとなる。
【００５２】
電圧判定回路ＶＪＧ＿Ｈａは、コンパレータＣＭＰ１で構成される。コンパレータＣＭＰ１の反転入力端子には、抵抗素子Ｒ１および電流Ｉ１によって、電源電位ＶＤ１ｐからドロップ電圧Ｖｄｒｐ１（＝Ｒ１×Ｉ１）分降下した電位が入力される。コンパレータＣＭＰ１は、この反転入力端子の電位と、非反転入力端子に入力される共通接続ノードＮｘの電位とを比較することで、ショート故障の判定を行う。
【００５３】
具体的には、抵抗素子Ｒ１〜Ｒ３の各抵抗値および電流Ｉ１，Ｉ２の各電流値は、式（１）および式（２）を満たすように設定される。その結果、コンパレータＣＭＰ１の反転入力端子の電位を基準電位（Ｖｒｅｆｈ）として、共通接続ノードＮｘの電位は、抵抗素子Ｒ２に電流Ｉ２が流れた場合には、当該基準電位よりも低い電位レベルとなり、抵抗素子Ｒ３に電流Ｉ２が流れた場合には、当該基準電位よりも高い電位レベルとなる。また、ドロップ電圧Ｖｄｒｐ１，Ｖｄｒｐ２は、図３で説明したように共通接続ノードＮｘがハイインピーダンス状態となるような電圧に設定するため、ボディダイオードＤｈ１の温度特性等も考慮して、例えば、０．１Ｖ前後の小さい値に定められる。
【００５４】
Ｖｄｒｐ２（＝Ｒ２×Ｉ２）＞Ｖｄｒｐ１（＝Ｒ１×Ｉ１）      （１）
Ｖｄｒｐ２（＝Ｒ３×Ｉ２）＜Ｖｄｒｐ１（＝Ｒ１×Ｉ１）      （２）
なお、ここでは、ドロップ電圧Ｖｄｒｐ２をスイッチＳＷ２，ＳＷ３によって切り替える構成を用いたが、図３で述べたように、共通接続ノードＮｘを固定電位とし、ドロップ電圧Ｖｄｒｐ１をスイッチによって切り替える構成を用いてもよい。
【００５５】
以下、電力用トランジスタＱＨ１，ＱＨ２のそれぞれに対するショート故障の検出方法について具体的に説明する。このショート故障の検出期間では、電力用トランジスタＱＨ１，ＱＨ２は、オフ状態を維持する。
【００５６】
まず、電力用トランジスタＱＨ１のショート故障の検出に際し、スイッチＳＷ２はオン（スイッチＳＷ３はオフ）に制御される。電力用トランジスタＱＨ１にショート故障が無ければ、式（１）の関係がそのまま成立し、コンパレータＣＭＰ１の出力は“Ｌ”レベルとなる。一方、電力用トランジスタＱＨ１にショート故障が有れば、共通接続ノードＮｘに生じるドロップ電圧Ｖｄｒｐ２は、ショート抵抗を“ＲＳ１”として、式（３）となる。式（３）のドロップ電圧Ｖｄｒｐ２は、“ＲＳ１”が並列抵抗として寄与するため、式（１）のドロップ電圧Ｖｄｒｐ２よりも小さい値となる。そして、式（３）のドロップ電圧Ｖｄｒｐ２が式（１）のドロップ電圧Ｖｄｒｐ１よりも小さくなる程度に“ＲＳ１”の値が小さい場合、コンパレータＣＭＰ１の出力が“Ｈ”レベルとなることで、電力用トランジスタＱＨ１のショート故障が検出される。
【００５７】
Ｖｄｒｐ２＝Ｉ２×（Ｒ２×ＲＳ１）／（Ｒ２＋ＲＳ１）      （３）
次に、電力用トランジスタＱＨ２のショート故障の検出に際し、スイッチＳＷ３はオン（スイッチＳＷ２はオフ）に制御される。電力用トランジスタＱＨ２にショート故障が無ければ、式（２）の関係がそのまま成り立ち、コンパレータＣＭＰ１の出力は“Ｈ”レベルとなる。一方、電力用トランジスタＱＨ２にショート故障が有れば、共通接続ノードＮｘに生じるドロップ電圧Ｖｄｒｐ２は、リーク電流を“Ｉｌｋ”として、式（４）となる。式（４）のドロップ電圧Ｖｄｒｐ２は、“Ｉｌｋ”の分だけ式（２）のドロップ電圧Ｖｄｒｐ２よりも大きい値となる。そして、式（４）のドロップ電圧Ｖｄｒｐ２が式（２）のドロップ電圧Ｖｄｒｐ１よりも大きくなる程度に“Ｉｌｋ”の値が大きい場合、コンパレータＣＭＰ１の出力が“Ｌ”レベルとなることで、電力用トランジスタＱＨ２のショート故障が検出される。
【００５８】
Ｖｄｒｐ２＝Ｒ３×（Ｉ２＋Ｉｌｋ）      （４）
なお、この場合、コンパレータＣＭＰ１から出力される論理レベルは、電力用トランジスタＱＨ１のショート故障時と、電力用トランジスタＱＨ２のショート故障時とで異なる。このため、実際には、例えば、スイッチＳＷ２，ＳＷ３の制御に併せて論理レベルを整合させるような論理回路を別途設けることが望ましい。
【００５９】
ここで、図５の構成（図３および図４の構成も同様）では、ショート故障の検出に限らず、オープン故障の検出を行うことも可能である。電力用トランジスタＱＨ１のオープン故障の検出に際し、ショート故障の検出時と同じく、スイッチＳＷ２はオン（スイッチＳＷ３はオフ）に制御される。そして、この状態で、ショート故障の検出時と異なり、電力用トランジスタＱＨ１はオン（電力用トランジスタＱＨ２はオフ）に駆動される。
【００６０】
電力用トランジスタＱＨ１にオープン故障が有れば、前述した電力用トランジスタＱＨ１にショート故障が無い場合と同じ電位関係となり、コンパレータＣＭＰ１の出力は“Ｌ”レベルとなる。一方、電力用トランジスタＱＨ１にオープン故障が無ければ、共通接続ノードＮｘに生じるドロップ電圧Ｖｄｒｐ２は、電力用トランジスタＱＨ１のオン抵抗を“Ｒｏｎ１”として、式（５）となる。その結果、当該ドロップ電圧Ｖｄｒｐ２は、“Ｒｏｎ１”が並列抵抗として寄与するため、前述した電力用トランジスタＱＨ１にショート故障が有る場合と同じ電位関係となり、コンパレータＣＭＰ１の出力は“Ｈ”レベルとなる。
【００６１】
Ｖｄｒｐ２＝Ｉ２×（Ｒ２×Ｒｏｎ１）／（Ｒ２＋Ｒｏｎ１）      （５）
同様にして、スイッチＳＷ３をオン（スイッチＳＷ２をオフ）に制御し、電力用トランジスタＱＨ２をオン（電力用トランジスタＱＨ１をオフ）に駆動することで、電力用トランジスタＱＨ２のオープン故障を検出することも可能である。ただし、この場合、電力用トランジスタＱＨ２のオンに伴い、図２３の場合と同様に、負荷ＬＤの不必要な駆動が生じ得るため、負荷ＬＤによっては適用困難となる場合がある。そこで、電力用トランジスタＱＨ２のオープン故障の検出は、例えば、通常動作時の非通電を検出すること等で行ってもよい。
【００６２】
なお、通常は、オープン故障よりもショート故障の方が生じ易く、また、ショート故障が生じた場合には、その他の部品の破損等を招く恐れがある。このため、ショート故障の検出の方がオープン故障の検出よりも優先度が高い場合が多く、オープン故障の検出は適宜省略できる場合がある。また、図５の構成を用いてオープン故障の検出を行う場合、ショート故障時とオープン故障時とでコンパレータＣＭＰ１から出力される論理レベルが不整合となるため、実際には、例えば、オープン故障の検出を行なっているという信号（ショート故障が無かったという信号）を用いて論理レベルを整合させることが望ましい。
【００６３】
《実施の形態１の主要な効果》
以上、実施の形態１の方式を用いることで、代表的には、２個の電力用トランジスタの両端の片側電位しか設定できない場合であっても、各トランジスタのショート故障を検出することが可能になる。この際には、式（１）および式（２）に示した各ドロップ電圧Ｖｄｒｐ１，Ｖｄｒｐ２の差分値を適切に調整することで、低抵抗のショート故障が生じる前段階の高抵抗のショート故障（すなわちショート故障の予兆）を検出することも可能である。また、２個の電力用トランジスタがオフ状態でショート故障の検出を行えるため、負荷ＬＤに関わらない自己診断が行えるようになる。
【００６４】
（実施の形態２）
《診断回路（実施の形態２）の構成および動作》
図６は、本発明の実施の形態２による半導体装置における主要部の構成例を示す回路図である。図６に示す診断回路ＤＩＧ＿Ｈｂは、図５に示した診断回路ＤＩＧ＿Ｈａと異なり、プリドライバＰＤＶを含めて同一の半導体チップＣＨＰに実装される。当該診断回路ＤＩＧ＿Ｈｂの基本的な回路方式および回路動作は、図５の場合と同様であるため、以下、主な相違点に着目して説明を行う。
【００６５】
診断回路ＤＩＧ＿Ｈｂは、電源ＶＤ１ｐ（例えば１２Ｖ等）と電源（電源電位とも呼ぶ）ＶＤ２とに接続される。電源ＶＤ２は、各回路素子を低圧素子で構成できるように、例えば、電源電位ＶＤ１ｐをツェナーダイオード等を用いてドロップした電位レベル（例えば６Ｖ等）に設定される。さらに、電源ＶＤ２の電位レベルは、当該ドロップした電位レベル（例えば６Ｖ等）か、電源ＶＤ１ｐと同じ電位レベルのいずれかに切り替え可能となっている。具体的には、例えば、電源ＶＤ１ｐと電源ＶＤ２とをショートするスイッチ等を設ければよい。
【００６６】
電源ＶＤ２は、診断回路ＤＩＧ＿Ｈｂの動作が必要な期間（すなわち活性状態の期間）では、所定の電位レベル（６Ｖ等）に設定される。一方、電源ＶＤ２は、診断回路ＤＩＧ＿Ｈｂの動作が不必要な期間（すなわち非活性状態の期間）では電源ＶＤ１ｐと同じ電位レベル（１２Ｖ等）に設定される。その結果、非活性状態の期間では、診断回路ＤＩＧ＿Ｈｂに対する電源供給が停止するため、診断回路ＤＩＧ＿Ｈｂの消費電力を低減すると共に診断回路ＤＩＧ＿Ｈｂの誤作動を防止することが可能となる。また、非活性状態の期間では、診断回路ＤＩＧ＿Ｈｂが共通接続ノードＮｘを介して電力用トランジスタＱＨ１，ＱＨ２の通常動作に与える影響も実質的に無視できる。
【００６７】
電圧印加回路ＶＡＰ＿Ｈｂは、抵抗素子Ｒ２，Ｒ３と、ｐＭＯＳトランジスタＭＰ３，ＭＰ４と、定電流源ＩＳ２（およびｐＭＯＳトランジスタＭＰ２）とを備える。ｐＭＯＳトランジスタＭＰ３，ＭＰ４は、それぞれ、図５のスイッチＳＷ２，ＳＷ３に対応する。定電流源ＩＳ２（およびｐＭＯＳトランジスタＭＰ２）は、図５において定電流源として機能するバイポーラトランジスタＢＮ２に対応する。
【００６８】
電圧判定回路ＶＪＧ＿Ｈｂは、抵抗素子Ｒ１の一端（基準ノードＮｒ）に接続されるｐＭＯＳトランジスタＭＰ１と、共通接続ノードＮｘに接続されるｐＭＯＳトランジスタＭＰ２と、ｐＭＯＳトランジスタＭＰ１，ＭＰ２にそれぞれ電流を供給する定電流源ＩＳ１，ＩＳ２と、インバータ回路ＩＶ１とを備える。当該電圧判定回路ＶＪＧ＿Ｈｂは、コンパレータとして機能し、インバータ回路ＩＶ１の出力がコンパレータの出力となり、基準ノードＮｒおよび共通接続ノードＮｘが、それぞれ、コンパレータの反転入力端子および非反転入力端子となる。
【００６９】
ｐＭＯＳトランジスタＭＰ１，ＭＰ２のサイズは、同一であり、定電流源ＩＳ１，ＩＳ２の電流値も同一である。ｐＭＯＳトランジスタＭＰ２は、ダイオード接続となっており、ｐＭＯＳトランジスタＭＰ１は、ゲートがｐＭＯＳトランジスタＭＰ２と共通化される。インバータ回路ＩＶ１の論理閾値電位は、非反転入力端子と反転入力端子の電位が等しい場合のｐＭＯＳトランジスタＭＰ１のドレイン電位と等しくなるように設定される。
【００７０】
ここで、例えば、非反転入力端子（共通接続ノードＮｘ）の電位が反転入力端子（基準ノードＮｒ）よりも高い場合を想定する。この場合、ｐＭＯＳトランジスタＭＰ１のゲート・ソース間電圧はｐＭＯＳトランジスタＭＰ２に比べて小さいため、ｐＭＯＳトランジスタＭＰ１のドレイン電位は、電源電位ＶＤ２に近い電位レベルとなる。その結果、インバータ回路ＩＶ１の入力電位（ｐＭＯＳトランジスタＭＰ１のドレイン電位）は、論理閾値電位よりも“Ｌ”レベル側にシフトし、インバータ回路ＩＶ１の出力は“Ｈ”レベルとなる。なお、仮に、図１のバッテリＢＡＴが逆極性で接続された場合、電源ＶＤ２から電源ＶＤ１ｐへの逆流電流の発生が懸念される。このような場合であっても、図６の構成例では、ｐＭＯＳトランジスタＭＰ１，ＭＰ２がオフとなるため、逆流電流を遮断できる。
【００７１】
プリドライバＰＤＶは、例えば、チャージポンプ回路ＣＰと、電力用トランジスタＱＨ１，ＱＨ２をそれぞれ駆動するドライバ回路ＤＶ１，ＤＶ２とを備える。チャージポンプ回路ＣＰは、例えば、発振回路、コンデンサおよびダイオード等を用いて電源電位ＶＤ１ｐを昇圧した昇圧電源を生成する。ドライバ回路ＤＶ１は、当該昇圧電源と電源ＶＤ１ｐとに接続される。ドライバ回路ＤＶ２は、当該昇圧電源と出力端子Ｎｏｕｔとに接続される。
【００７２】
図７は、図６の電圧判定回路の変形例を示す回路図である。図７の電圧判定回路ＶＪＧ＿Ｈｂ２において、ｐＭＯＳトランジスタＭＰ１ａ，ＭＰ２ａは、共にダイオード接続であり、それぞれ、基準ノードＮｒおよび共通接続ノードＮｘの電位を一定の電圧だけドロップさせるレベルシフタとして機能する。コンパレータＣＭＰ２は、図６のインバータ回路ＩＶ１の代わりに設けられ、レベルシフタでドロップした２個の電位を比較する。基準ノードＮｒおよび共通接続ノードＮｘの電位は、電源電位ＶＤ１ｐに近い電位レベルとなるため、レベルシフタによってコンパレータＣＭＰ２の同相入力範囲内にレベル変換される。また、ｐＭＯＳトランジスタＭＰ１ａ，ＭＰ２ａは、図６の場合と同様に、逆流電流を遮断することができる。
【００７３】
電圧判定回路には、図６および図７のような構成の他にも様々な構成を用いることができる。ただし、回路規模を低減する観点からは、図６の構成例が有益となる。前述したように、診断回路ＤＩＧ＿Ｈｂは活性状態の期間で動作するため、その消費電力も特に問題とならない。
【００７４】
図８（ａ）、図８（ｂ）および図８（ｃ）は、図６における定電流源のそれぞれ異なる構成例を示す回路図である。図８（ａ）において、抵抗素子Ｒ１１には、電源電位ＶＤ１ｐと電源電位ＶＤ２の差電圧から、ｎＭＯＳトランジスタＭＮ１１の両端電圧を引いた電圧が印加され、それによって定める電流が抵抗素子Ｒ１１に流れる。ｎＭＯＳトランジスタＭＮ１２，ＭＮ１３は、ｎＭＯＳトランジスタＭＮ１１とのサイズ比に応じたミラー電流を流すことで、それぞれ、図６の定電流源ＩＳ１，ＩＳ２として機能する。ここで、抵抗素子Ｒ１１と、図６における抵抗素子Ｒ１〜Ｒ３とを同一構造にすることで、温度依存性等に伴う相対的な電位変動等を低減することが可能になる。
【００７５】
図８（ｂ）では、図８（ａ）の抵抗素子Ｒ１１の代わりにｎＭＯＳトランジスタＭＮ１４が設けられる。ｎＭＯＳトランジスタＭＮ１４は、ノーマリーオンのデプレッションタイプのトランジスタであり、ゲートとソースが接続されることで定電流源として機能する。ｎＭＯＳトランジスタＭＮ１４は飽和領域で動作するため、抵抗素子Ｒ１１を用いる場合と比較して、電源電位ＶＤ１ｐと電源電位ＶＤ２の差電圧変動に対する依存性が小さくなる。
【００７６】
図８（ｃ）では、図８（ａ）の構成に対して、バンドギャップリファレンス回路ＢＧＲ１１およびｐＭＯＳトランジスタＭＰ１１が追加されている。ｐＭＯＳトランジスタＭＰ１１のゲートにバンドギャップリファレンス回路ＢＧＲ１１の出力電位を印加することで、抵抗素子Ｒ１１の両端電圧は一定になる。その結果、図８（ａ）の場合と比較して、高精度な定電流源を得ることが可能になる。すなわち、図８（ａ）の場合、電源電位ＶＤ１ｐと電源電位ＶＤ２の差電圧変動や、ｎＭＯＳトランジスタＭＮ１１の閾値ばらつきや、抵抗素子Ｒ１１自身のばらつきによって抵抗素子Ｒ１１の両端電圧が変動するが、図８（ｃ）では、この両端電圧の変動を抑制できる。
【００７７】
以上のように、診断回路ＤＩＧ＿ＨｂをプリドライバＰＤＶを含めて１個の半導体チップＣＨＰに搭載することで、図５の場合のように複数のディスクリート部品で構成した場合と比較して、電子制御装置ＥＣＵとしての実装面積の低減やコストの低減が図れる。具体的に説明すると、例えば、プリドライバＰＤＶは、図６に示されるように、チャージポンプ回路ＣＰや、互いにプルダウン側の電位レベルが異なるドライバ回路ＤＶ１，ＤＶ２といった特殊な回路が必要とされるため、１個の半導体チップＣＨＰで構成されることが望ましい。そこで、この半導体チップＣＨＰを利用して、さらに診断回路ＤＩＧ＿Ｈｂを搭載することで、実装面積やコストの観点で効率化が図れる。
【００７８】
また、診断回路ＤＩＧ＿Ｈｂを１個の半導体チップＣＨＰに搭載することで、各種特性ばらつきの補償を行うことが可能になる。具体的に説明すると、例えば、図６に示されるドロップ電圧Ｖｄｒｐ１，Ｖｄｒｐ２は、ボディダイオードＤｈ１の順方向電圧に対して十分なマージンを持たせるため、ボディダイオードＤｈ１の温度特性に連動して、低温では大きく、高温では小さくなるように設定されるのが望ましい。図５のようなディスクリート部品の組み合わせでは、このような微妙な温度係数の調整は困難となるが、半導体チップＣＨＰ内であれば、各抵抗素子Ｒ１〜Ｒ３や各定電流源ＩＳ１，ＩＳ２の設計パラメータまたは製造パラメータの調整によって微妙な温度係数の調整が可能となる。
【００７９】
なお、この各種特性ばらつきの補償の観点では、制御対象となる電力用トランジスタＱＨ１，ＱＨ２が予め定まっていることが望まれる。したがって、図６の半導体チップＣＨＰ内に、更に、電力用トランジスタＱＨ１，ＱＨ２を搭載することや、または、電力用トランジスタＱＨ１，ＱＨ２を別チップとして、それと図６の半導体チップＣＨＰとを同一のパッケージに搭載することが望ましい。
【００８０】
《半導体装置（実施の形態２）の各種実装形態》
図９、図１０および図１１は、本発明の実施の形態２による半導体装置の各種実装形態の一例を示す概略図である。図９のタイプ１〜タイプ４では、直列接続される２個の電力用トランジスタＱＨｍｎ１，ＱＨｍｎ２は、共にｎＭＯＳトランジスタで構成され、ボディダイオードＤｈ１，Ｄｈ２は、カソードが共通に接続される。タイプ１では、１個の半導体チップＣＨＰ１に、診断回路ＤＩＧ＿Ｈと電力用トランジスタＱＨｍｎ１，ＱＨｍｎ２が搭載される。タイプ２では、１個のパッケージに２個の半導体チップＣＨＰ２ａ，ＣＨＰ２ｂが搭載され、半導体チップＣＨＰ２ａには、診断回路ＤＩＧ＿Ｈと下流側の電力用トランジスタＱＨｍｎ２が搭載され、半導体チップＣＨＰ２ｂには、上流側の電力用トランジスタＱＨｍｎ１が搭載される。
【００８１】
タイプ３では、１個のパッケージに２個の半導体チップＣＨＰ３ａ，ＣＨＰ３ｂが搭載され、半導体チップＣＨＰ３ａには、診断回路ＤＩＧ＿Ｈが搭載され、半導体チップＣＨＰ３ｂには、電力用トランジスタＱＨｍｎ１，ＱＨｍｎ２が搭載される。タイプ４では、１個のパッケージに３個の半導体チップＣＨＰ４ａ，ＣＨＰ４ｂ，ＣＨＰ４ｃが搭載される。半導体チップＣＨＰ４ａには、診断回路ＤＩＧ＿Ｈが搭載され、半導体チップＣＨＰ４ｂには、上流側の電力用トランジスタＱＨｍｎ１が搭載され、半導体チップＣＨＰ４ｃには、下流側の電力用トランジスタＱＨｍｎ２が搭載される。
【００８２】
図９のタイプ５〜タイプ８では、それぞれ、タイプ１〜タイプ４の場合と同様の形態で各半導体チップが分割されている。タイプ５〜タイプ８では、タイプ１〜タイプ４と異なり、上流側の電力用トランジスタＱＨｍｎ１のソースとドレインが入れ替えられ、これに伴い、ボディダイオードＤｈ１のアノードとボディダイオードＤｈ２のカソードが接続される。すなわち、タイプ５〜タイプ８の構成は、実施の形態１で述べたように、２段積みのトランジスタによって冗長性を確保する構成となっている。
【００８３】
図１０のタイプ９〜タイプ１２では、それぞれ、図９のタイプ１〜タイプ４の場合と同様の形態で各半導体チップが分割されている。タイプ９〜タイプ１２では、タイプ１〜タイプ４と異なり、上流側の電力用トランジスタＱＨｍｐ１がｐＭＯＳトランジスタで構成される。図１０のタイプ１３〜タイプ１６では、それぞれ、図９のタイプ５〜タイプ８の場合と同様の形態で各半導体チップが分割されている。タイプ１３〜タイプ１６では、タイプ５〜タイプ８と異なり、上流側の電力用トランジスタＱＨｍｐ１がｐＭＯＳトランジスタで構成される。
【００８４】
図９および図１０では、電力用トランジスタとしてＭＯＳトランジスタを用いたが、図１１に示されるように、適宜、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いることも可能である。例えば、図１１のタイプＡでは、上流側の電力用トランジスタＱＨｂｐ１がｐｎｐバイポーラトランジスタで構成され、タイプＢでは、上流側の電力用トランジスタＱＨｉｂ１がＩＧＢＴで構成される。また、図１１のタイプＣでは、タイプＡに対して、さらに、下流側の電力用トランジスタＱＨｂｎ２がｎｐｎバイポーラトランジスタで構成され、タイプＤでは、タイプＢに対して、さらに、下流側の電力用トランジスタＱＨｉｂ２がＩＧＢＴで構成される。
【００８５】
なお、図示は省略されているが、診断回路ＤＩＧ＿Ｈが搭載されるチップには、実際には、診断回路ＤＩＧ＿Ｈに加えて、プリドライバＰＤＶ等、他の回路も併せて搭載される。その詳細に関しては、図１８等で後述する。
【００８６】
《実施の形態２の主要な効果》
以上、実施の形態２の方式を用いることで、実施の形態１で述べた各種効果に加えて、電子制御装置ＥＣＵとしての実装面積の低減や、コストの低減が実現可能になる。また、各種特性ばらつきの補償が可能になり、電子制御装置ＥＣＵの様々な使用環境（例えば温度環境）において安定した自己診断を行うことが可能になる。
【００８７】
（実施の形態３）
《診断回路（実施の形態３）の構成および動作》
図１２は、本発明の実施の形態３による半導体装置において、診断回路の構成例を示す回路図である。図１２に示す診断回路ＤＩＧ＿Ｈｃは、図６に示した診断回路ＤＩＧ＿Ｈｂとは次ぎの点が異なっている。１点目として、抵抗素子Ｒ１と電源ＶＤ１ｐとの間にｐＭＯＳトランジスタＭＰ７が追加されている。２点目として、電圧印加回路ＶＡＰ＿Ｈｃが、さらに、スイッチとして機能するｐＭＯＳトランジスタＭＰ５，ＭＰ６を備える。
【００８８】
ｐＭＯＳトランジスタＭＰ５は、共通接続ノードＮｘと電源ＶＤ２との間に接続され、詳細は後述するが、所定の期間オンに制御されることで、共通接続ノードＮｘの電位を抵抗素子Ｒ２を用いた電位レベル（電力用トランジスタＱＨ１のショート故障検出用の電位レベル）に定める際の前準備を行う。また、ｐＭＯＳトランジスタＭＰ６は、電源ＶＤ１ｐと共通接続ノードＮｘとの間に接続され、詳細は後述するが、所定の期間オンに制御されることで、共通接続ノードＮｘの電位を抵抗素子Ｒ３を用いた電位レベル（電力用トランジスタＱＨ２のショート故障検出用の電位レベル）に定める際の前準備を行う。
【００８９】
ｐＭＯＳトランジスタＭＰ７は、ｐＭＯＳトランジスタＭＰ３，ＭＰ４とインピーダンス整合を行うためのダミートランジスタであり、ｐＭＯＳトランジスタＭＰ３，ＭＰ４と同一サイズを備える。ｐＭＯＳトランジスタＭＰ７のゲートは、例えば、オン抵抗がｐＭＯＳトランジスタＭＰ３，ＭＰ４と同等になるように、電源ＶＤ２に常時接続される。
【００９０】
ここで、電力用トランジスタＱＨ１，ＱＨ２は、大電流を扱うことが多いため、一般的に低オン抵抗の素子となり、非常に大きなサイズを備える。このため、電力用トランジスタＱＨ１，ＱＨ２の寄生容量（出力容量（Ｃｏｓｓ）、入力容量（Ｃｉｓｓ）、帰還容量（Ｃｒｓｓ）は、一般的に大きくなる。また、共通接続ノードＮｘでは、例えば、電源電位ＶＤ１ｐに変動があった場合、当該寄生容量により過渡的な電位変動が発生する場合がある。一方、図１２のドロップ電圧Ｖｄｒｐ２は、図５で述べたように、例えば、０．１Ｖ前後に設定される。消費電流を考慮すると、定電流源ＩＳ２は、小さい電流値（例えば数μＡ程度）に設定されることが望ましく、当該０．１Ｖ前後の電圧を生成するため、抵抗素子Ｒ２，Ｒ３は、高い抵抗値（例えば数１０ｋΩ程度）に設定される。
【００９１】
したがって、実施の形態２の図６の構成例では、電力用トランジスタＱＨ１，ＱＨ２の寄生容量と、抵抗素子Ｒ２，Ｒ３と、定電流源ＩＳ２とで決まる時定数が非常に大きくなり得る。これに加えて、電源電位の変動を考慮すると、ショート故障の検出に要する時間が非常に長くなる恐れがある。例えば、電力用トランジスタＱＨ１のショート故障（またはオープン故障）の検出時には、（基準ノードＮｒの電位）＞（共通接続ノードＮｘの電位）に定める必要があり、電力用トランジスタＱＨ２のショート故障（またはオープン故障）の検出時には、その逆の電位関係に定める必要がある。共通接続ノードＮｘに対する寄生容量が大きいと、この電位関係に定めるのに多くの時間を要する恐れがある。そこで、図１２に示したようなｐＭＯＳトランジスタＭＰ５，ＭＰ６を設けることが有益となる。
【００９２】
図１３は、図１２の診断回路の動作例を示す模式図である。図１３では、共通接続ノードＮｘの初期値が電源電位ＶＤ１ｐ寄りである場合を例として、順に、電力用トランジスタＱＨ１のショート故障の検出と、電力用トランジスタＱＨ２のショート故障の検出とを行っている。期間Ｔ１では、電力用トランジスタＱＨ１のショート故障の検出に際しての前準備として、ｐＭＯＳトランジスタＭＰ５がオンに制御され、これに応じて共通接続ノードＮｘの電位は、基準ノードＮｒの電位よりも低下する。この際の過渡的な電位変動は、電力用トランジスタＱＨ１，ＱＨ２の寄生容量とｐＭＯＳトランジスタＭＰ５の電流駆動能力に依るが、当該電流駆動能力をある程度大きく設定することで、共通接続ノードＮｘの電位は、十分な速度で低下する。
【００９３】
次いで、期間Ｔ２では、ｐＭＯＳトランジスタＭＰ５がオフに制御され、ｐＭＯＳトランジスタＭＰ３がオンに制御される。ただし、ｐＭＯＳトランジスタＭＰ３は、予め、期間Ｔ１において、ｐＭＯＳトランジスタＭＰ５と同時にオンに制御されてもよい。この場合であっても、期間Ｔ１で流れる電流は、ｐＭＯＳトランジスタＭＰ５によって支配される。ｐＭＯＳトランジスタＭＰ５がオフに制御された後の過渡的な電位変動は、抵抗素子Ｒ２と、定電流源ＩＳ２と、電力用トランジスタＱＨ１，ＱＨ２の寄生容量に依る。ただし、過渡的な状態でショート故障の検出を行なっても、ショート抵抗値の検出感度が低下するだけで動作上特に大きな問題は生じない。すなわち、低抵抗のショート故障は、問題なく検出でき、高抵抗のショート故障の検出感度に影響が生じる。
【００９４】
電力用トランジスタＱＨ１が正常であった場合、電力用トランジスタＱＨ２に対するショート故障の検出が行われる。期間Ｔ３では、電力用トランジスタＱＨ２のショート故障の検出に際しての前準備として、ｐＭＯＳトランジスタＭＰ６がオンに制御され、これに応じて共通接続ノードＮｘの電位は、基準ノードＮｒの電位よりも上昇する。この際の過渡的な電位変動は、電力用トランジスタＱＨ１，ＱＨ２の寄生容量と、ｐＭＯＳトランジスタＭＰ６の電流駆動能力に依るが、当該電流駆動能力をある程度大きく設定することで、共通接続ノードＮｘの電位は、十分な速度で上昇する。
【００９５】
次いで、期間Ｔ４では、ｐＭＯＳトランジスタＭＰ６がオフに制御され、ｐＭＯＳトランジスタＭＰ４がオンに制御される。ｐＭＯＳトランジスタＭＰ４は、予め、期間Ｔ３において、ｐＭＯＳトランジスタＭＰ６と同時にオンに制御されてもよい。ｐＭＯＳトランジスタＭＰ６がオフに制御された後の過渡的な電位変動は、抵抗素子Ｒ３と、定電流源ＩＳ２と、電力用トランジスタＱＨ１，ＱＨ２の寄生容量に依る。ただし、過渡的な状態でショート故障の検出を行なっても、電力用トランジスタＱＨ１の場合と同様、動作上特に大きな問題は生じない。
【００９６】
なお、電力用トランジスタＱＨ１のオープン故障を検出する場合は、その前準備として、期間Ｔ４の後に、再度、ｐＭＯＳトランジスタＭＰ５をオンに制御することで、共通接続ノードＮｘの電位を下げればよい。また、効率化の観点からは、期間Ｔ２における電力用トランジスタＱＨ１のショート故障の検出後に続けてオープン故障の検出を行ってもよい。
【００９７】
《診断回路（実施の形態３）のシーケンス制御方式》
図１４は、図１２の診断回路とそのシーケンスを制御する診断制御回路とを含めた診断回路ユニットの構成例を示す回路図である。図１４の診断回路ユニットＤＩＧＵでは、図１２の診断回路ＤＩＧ＿Ｈｃにおける一部の構成が抽出して示されている。診断制御回路ＤＣＴＬは、図２の制御回路ＣＴＬに含まれる。診断制御回路ＤＣＴＬは、タイマ回路ＴＭＲ１〜ＴＭＲ５と、インバータ回路ＩＶ２１〜ＩＶ２３と、ナンド演算回路ＮＤ１と、ＲＳフリップフロップＲＳＦＦ１，ＲＳＦＦ２とを備える。
【００９８】
図１５は、電力用トランジスタにショート故障が無い場合の図１４の診断回路ユニットの動作例を示すタイミングチャートである。診断イネーブル信号ＥＮ＿ＤＩＧは、“Ｈ”レベルがアサートレベルである。診断制御回路ＤＣＴＬは、診断イネーブル信号ＥＮ＿ＤＩＧのアサートに応じて診断回路ＤＩＧ＿Ｈｃを順次制御しながらショート故障の検出を行い、ショート故障が無い場合には、診断出力信号ＯＵＴ＿ＤＩＧを“Ｌ”レベルにアサートし、ショート故障が有る場合には、診断出力信号ＯＵＴ＿ＤＩＧを“Ｈ”レベルにネゲートする。
【００９９】
具体的には、まず、診断イネーブル信号ＥＮ＿ＤＩＧのアサートに応じて電源ＶＤ２が有効化され（電源電位ＶＤ２が電源電位ＶＤ１ｐと同一レベルから異なるレベル（６Ｖ等）に推移し）、タイマ回路ＴＭＲ１が動作を開始する（時刻ｔ１）。タイマ回路ＴＭＲ１は、ＲＳフリップフロップＲＳＦＦ１，ＲＳＦＦ２の初期化とタイマ回路ＴＭＲ２の初期化を行う機能を担う。タイマ回路ＴＭＲ１のタイマ期間が満了すると、電力用トランジスタＱＨ１のショート故障を検出するための前準備として、タイマ回路ＴＭＲ２が動作を開始し、そのタイマ期間でｐＭＯＳトランジスタＭＰ５はオンに制御される（時刻ｔ２）。ｐＭＯＳトランジスタＭＰ５のオンに伴い、共通接続ノードＮｘは低電位側（電源電位ＶＤ２寄り）に推移する（時刻ｔ３〜ｔ４）。
【０１００】
タイマ回路ＴＭＲ２のタイマ期間が満了すると、続いてタイマ回路ＴＭＲ３が動作を開始し、ｐＭＯＳトランジスタＭＰ３がオンに制御される（時刻ｔ４）。これに応じて、共通接続ノードＮｘは、抵抗素子Ｒ２および定電流源ＩＳ２で定まる電位に推移する。タイマ回路ＴＭＲ３のタイマ期間中で電力用トランジスタＱＨ１のショート故障の検出が行われ、ショート故障が無ければ、共通接続ノードＮｘと基準ノードＮｒの電位関係が変わらないまま、タイマ回路ＴＭＲ３のタイマ期間が満了する（時刻ｔ５）。ＲＳフリップフロップＲＳＦＦ１は、この時刻ｔ５のタイミングで“Ｈ”レベルとなる。これは、電力用トランジスタＱＨ１にショート故障が無いことを意味する。
【０１０１】
なお、図１４の診断制御回路ＤＣＴＬは、タイマ回路ＴＭＲ２のタイマ期間でｐＭＯＳトランジスタＭＰ３，ＭＰ５をオンに制御し、タイマ回路ＴＭＲ３のタイマ期間でｐＭＯＳトランジスタＭＰ５をオフに制御するような構成であってもよい。また、電力用トランジスタＱＨ１のオープン故障を検出する場合は、タイマ回路ＴＭＲ３の後に動作するタイマ回路およびＲＳフリップフロップを別途追加すればよい。そして、これらを用いて、ショート故障の検出を行えた後に電力用トランジスタＱＨ１をオンに制御し、タイマ回路のタイマ期間中に、共通接続ノードＮｘと基準ノードＮｒの電位関係が変わることを確認すればよい。電力用トランジスタＱＨ１がｎＭＯＳトランジスタの場合、図６のチャージポンプ回路ＣＰの起動に時間を要する場合があるため、ある程度のタイマ期間が必要とされる場合がある。続いて、電力用トランジスタＱＨ２のショート故障の検出に移る。
【０１０２】
電力用トランジスタＱＨ２のショート故障の検出に際し、その前準備として、タイマ回路ＴＭＲ４が動作を開始し、そのタイマ期間でｐＭＯＳトランジスタＭＰ６がオンに制御される（時刻ｔ５）。タイマ回路ＴＭＲ４のタイマ期間中、共通接続ノードＮｘは基準ノードＮｒの電位を超え、高電位側（電源電位ＶＤ１ｐ寄り）に推移する（時刻ｔ６）。タイマ回路ＴＭＲ４のタイマ期間が満了すると、続いて、タイマ回路ＴＭＲ５が動作を開始し、そのタイマ期間で、ｐＭＯＳトランジスタＭＰ４はオンに制御される（時刻ｔ７）。これに応じて、共通接続ノードＮｘは、抵抗素子Ｒ３および定電流源ＩＳ２で定まる電位に推移する。なお、図１４の診断制御回路ＤＣＴＬは、タイマ回路ＴＭＲ４のタイマ期間でｐＭＯＳトランジスタＭＰ４，ＭＰ６をオンに制御し、タイマ回路ＴＭＲ５のタイマ期間でｐＭＯＳトランジスタＭＰ６をオフに制御するような構成であってもよい。
【０１０３】
タイマ回路ＴＭＲ５のタイマ期間中に電力用トランジスタＱＨ２のショート故障の検出が行われ、ショート故障が無ければ、共通接続ノードＮｘと基準ノードＮｒの電位関係が変わらないまま、タイマ回路ＴＭＲ５のタイマ期間が満了する（時刻ｔ８）。ＲＳフリップフロップＲＳＦＦ２の出力（診断結果信号Ｒ＿ＤＩＧ）は、この時刻ｔ８のタイミングで“Ｈ”レベルとなる。これは、電力用トランジスタＱＨ２（加えてＱＨ１）にショート故障が無いことを意味する。診断出力信号ＯＵＴ＿ＤＩＧは、このＲＳフリップフロップＲＳＦＦ２の“Ｈ”レベルを受けて“Ｌ”レベルにアサートされる。また、電源ＶＤ２は、タイマ回路ＴＭＲ５のタイマ期間の満了を受けて、無効化される（電源電位ＶＤ１ｐと同一レベルに戻される）。
【０１０４】
図１６は、上流側の電力用トランジスタにショート故障が有る場合の図１４の診断回路ユニットの動作例を示すタイミングチャートである。図１６において、タイマ回路ＴＭＲ１のタイマ期間が満了するまで（時刻ｔ２まで）は、図１５の場合と同じである。その後、タイマ回路ＴＭＲ２の動作に伴い、共通接続ノードＮｘの電位は低電位側に推移するが、電力用トランジスタＱＨ１のショート抵抗値が小さい場合には、基準ノードＮｒよりも高電位側に位置することもある。
【０１０５】
タイマ回路ＴＭＲ２がタイマ期間が満了した後、タイマ回路ＴＭＲ３が動作を開始し（時刻ｔ４）、電力用トランジスタＱＨ１のショート故障の検出が行われる。電力用トランジスタＱＨ１にショート故障が有ると、共通接続ノードＮｘの電位は、基準ノードＮｒを超えて、高電位側（電源電位ＶＤ１ｐ寄り）に推移する（時刻ｔ５）。すなわち、タイマ回路ＴＭＲ３のタイマ期間中に（基準ノードＮｒの電位）＜（共通接続ノードＮｘの電位）となり、これに伴い、ＲＳフリップフロップＲＳＦＦ１の出力は“Ｌ”レベルに固定される。これは、電力用トランジスタＱＨ１のショート故障有りを意味する。
【０１０６】
なお、電力用トランジスタＱＨ１のショート抵抗値が低く、タイマ回路ＴＭＲ３が動作する前から、（基準ノードＮｒの電位）＜（共通接続ノードＮｘの電位）となっている場合、タイマ回路ＴＭＲ３の動作直後に、ＲＳフリップフロップＲＳＦＦ１の出力は“Ｌ”レベルに固定される。図１４の診断制御回路ＤＣＴＬでは、ＲＳフリップフロップＲＳＦＦ１の出力が“Ｈ”レベルになることで、次の診断に移るため、次の診断は行われず、ＲＳフリップフロップＲＳＦＦ２の出力（診断結果信号Ｒ＿ＤＩＧ）は“Ｌ”レベルを維持する。その結果、診断出力信号ＯＵＴ＿ＤＩＧは、“Ｈ”レベル（ネゲートレベル）を維持する。
【０１０７】
図１７は、下流側の電力用トランジスタにショート故障が有る場合の図１４の診断回路ユニットの動作例を示すタイミングチャートである。ＲＳフリップフロップＲＳＦＦ１の出力が“Ｈ”レベルとなるまで（時刻ｔ４まで）は、図１５の場合と同じである。その後、タイマ回路ＴＭＲ４が動作を開始し、ｐＭＯＳトランジスタＭＰ６のオンに伴い共通接続ノードＮｘの電位は、高電位側に推移する。ただし、図１７では、電力用トランジスタＱＨ２のショート抵抗値が小さく、共通接続ノードＮｘの電位が基準ノードＮｒの電位を超えられない場合を例示している。
【０１０８】
タイマ回路ＴＭＲ４のタイマ期間が満了した後、タイマ回路ＴＭＲ５が動作を開始し（時刻ｔ５）、電力用トランジスタＱＨ２のショート故障の検出が行われる。電力用トランジスタＱＨ２のショート故障が有ると、共通接続ノードＮｘの電位は、基準ノードＮｒよりも低い電位を維持する。このため、タイマ回路ＴＭＲ５が動作を開始したタイミング（時刻ｔ５）で、ＲＳフリップフロップＲＳＦＦ２の出力（診断結果信号Ｒ＿ＤＩＧ）は“Ｌ”レベル固定となる。これは、電力用トランジスタＱＨ２（またはＱＨ１）のショート故障有りを意味する。
【０１０９】
なお、電力用トランジスタＱＨ２のショート抵抗値が大きく、時刻ｔ４〜ｔ５の期間で（基準ノードＮｒの電位）＜（共通接続ノードＮｘの電位）となった場合も、タイマ回路ＴＭＲ５のタイマ期間中に、（基準ノードＮｒの電位）＞（共通接続ノードＮｘの電位）となることで、ＲＳフリップフロップＲＳＦＦ２の出力は“Ｌ”レベル固定となる。ＲＳフリップフロップＲＳＦＦ２の出力が“Ｌ”レベル固定の場合、診断出力信号ＯＵＴ＿ＤＩＧは、“Ｈ”レベル（ネゲートレベル）を維持する。
【０１１０】
《半導体装置（実施の形態３）の構成》
図１８は、図１４の診断回路ユニットを含んだ半導体装置の構成例を示す概略図である。図１８のような半導体装置（半導体リレー装置）ＲＬＹ＿Ｈａは、インテリジェントパワーデバイス（ＩＰＤ）とも呼ばれる。当該半導体リレー装置ＲＬＹ＿Ｈａは、外部端子ＰＮ１〜ＰＮ４と、入力バッファＩＢＦ１と、レベルシフタＬＳａと、全体制御回路ＡＣＴＬａと、診断回路ユニットＤＩＧＵと、プリドライバＰＤＶと、診断出力回路ＰＦＯＵＴと、電力用トランジスタＱＨ１，ＱＨ２とを備える。
【０１１１】
外部端子ＰＮ２は、負荷ＬＤに接続される出力端子Ｎｏｕｔである。外部端子ＰＮ３は、例えば、図１に示した外部抵抗Ｒｅが接続される端子である。入力バッファＩＢＦ１、レベルシフタＬＳａ、全体制御回路ＡＣＴＬａ、診断出力回路ＰＦＯＵＴ、および診断回路ユニットＤＩＧＵ内の診断制御回路ＤＣＴＬは、例えば、図３の制御回路ＣＴＬに対応する。外部端子ＰＮ４はバッテリＢＡＴに接続される端子である。
【０１１２】
外部端子ＰＮ１には、例えば、マイクロコントローラＭＣＵから、負荷ＬＤへの通電のオン・オフを指示するための制御入力信号ＩＮが入力される。制御入力信号ＩＮが通電オンの指示を表す“Ｈ”レベルになると、当該信号は、入力バッファＩＢＦ１で反転されたのち、レベルシフタＬＳａで、再度反転され、かつ電源電位ＶＤ１ｐと電源電位ＶＤ３との間の信号レベルに変換される。これにより、レベルシフタＬＳａは、診断回路ユニットＤＩＧＵに向けて、“Ｈ”レベル（アサートレベル）の診断イネーブル信号ＥＮ＿ＤＩＧを出力する。なお、電源電位ＶＤ３は、例えば、電源電位ＶＤ１ｎと同電位（グラウンド電位）である。
【０１１３】
診断回路ユニットＤＩＧＵは、図１４〜図１７に示したように、診断イネーブル信号ＥＮ＿ＤＩＧのアサートに応じて、電力用トランジスタＱＨ１，ＱＨ２のショート故障を検出する。全体制御回路ＡＣＴＬａは、電源電位ＶＤ１ｐと電源電位ＶＤ４とに接続される。電源電位ＶＤ４は、例えば、６Ｖ等であり、診断回路ユニットＤＩＧＵの電源電位ＶＤ２と異なり、切り替えが行われない電位である。
【０１１４】
全体制御回路ＡＣＴＬａは、診断回路ユニットＤＩＧＵからの診断出力信号ＯＵＴ＿ＤＩＧが“Ｌ”レベル（アサートレベル）であれば、プリドライバＰＤＶを介して電力用トランジスタＱＨ１，ＱＨ２をオンに制御する。一方、全体制御回路ＡＣＴＬａは、診断出力信号ＯＵＴ＿ＤＩＧが“Ｈ”レベル（ネゲートレベル）であれば、電力用トランジスタＱＨ１，ＱＨ２をオンに制御せず、診断回路ユニットＤＩＧＵで異常を検知したことを診断出力回路ＰＦＯＵＴへ通知する。これを受けて、診断出力回路ＰＦＯＵＴは、外部端子ＰＮ３を介して外部抵抗Ｒｅに所定の電流を流すことで、所定の電圧レベルを持つ結果通知信号ＰＦを生成する。なお、全体制御回路ＡＣＴＬａは、その他にも各種保護回路（例えば、過熱検知回路等）を備えており、異常の種類に応じて結果通知信号ＰＦの電圧レベルを変化させる場合もある。
【０１１５】
マイクロコントローラＭＣＵは、当該結果通知信号ＰＦの電圧レベルを監視することで、半導体リレー装置にショート故障が発生したことを検知することが可能となる。この場合、マイクロコントローラＭＣＵは、例えば、制御入力信号ＩＮを通電オフの指示を表す“Ｌ”レベルに変更し、自動車のインパネのインジケータ等に異常を知らせる等の処理を行う。
【０１１６】
このように、半導体リレー装置ＲＬＹ＿Ｈａの制御回路（ＩＢＦ１，ＬＳａ，ＡＣＴＬａ，ＰＦＯＵＴ、ＤＩＧＵ内のＤＣＴＬ）は、概略的には、負荷ＬＤへの通電オンを指示する外部からの制御信号（制御入力信号ＩＮ）を受けて、診断回路（ＤＩＧＵ内のＤＩＧ＿Ｈｃ）を起動する。そして、当該制御回路は、診断回路による診断結果が正常である場合に電力用トランジスタＱＨ１，ＱＨ２をオンに制御し、診断結果が異常である場合に、電力用トランジスタＱＨ１，ＱＨ２をオンに制御せずに、外部へ異常を通知する。これにより、電力用トランジスタＱＨ１，ＱＨ２にショート故障が有る状態で、電力用トランジスタＱＨ１，ＱＨ２がオンに駆動されるような事態を防止でき、半導体リレー装置および電子制御装置としての信頼性の向上が図れる。
【０１１７】
《実施の形態３の主要な効果》
以上、実施の形態３の方式を用いることで、実施の形態２で述べた各種効果に加えて、診断回路による診断時間を短縮することが可能になる。また、電力用トランジスタにショート故障が有る状態で、電力用トランジスタがオンに駆動されるような事態を防止することができる。
【０１１８】
（実施の形態４）
《半導体装置（各種変形例）の構成》
図１９は、本発明の実施の形態４による半導体装置の構成例を示す概略図である。図１９に示す半導体装置（半導体リレー装置）ＲＬＹ＿Ｈｂは、図１８に示した構成例と比較して、外部端子ＰＮ５および入力バッファＩＢＦ２が追加され、これに伴い、レベルシフタＬＳｂおよび全体制御回路ＡＣＴＬｂの構成および動作が若干異なっている。外部端子ＰＮ５には自己診断の実行を指示する診断入力信号ＩＮ＿ＤＩＧが入力される。これにより、半導体リレー装置ＲＬＹ＿Ｈｂは、制御入力信号ＩＮとは独立に自己診断を行うことが可能となっている。
【０１１９】
具体的には、自己診断を行なわない通常動作では、レベルシフタＬＳｂは、マイクロコントローラＭＣＵからの“Ｈ”レベル（通電オン）の制御入力信号ＩＮを入力バッファＩＢＦ１を介して受け、それをレベルシフトした信号となる内部制御信号ＩＮｓを全体制御回路ＡＣＴＬｂへ出力する。全体制御回路ＡＣＴＬｂは、内部制御信号ＩＮｓに応じてプリドライバＰＤＶを介して電力用トランジスタＱＨ１，ＱＨ２をオンに制御する。
【０１２０】
一方、マイクロコントローラＭＣＵは、必要に応じて、制御入力信号ＩＮとは独立に“Ｈ”レベル（アサートレベル）の診断入力信号ＩＮ＿ＤＩＧを出力する。当該診断入力信号ＩＮ＿ＤＩＧは、入力バッファＩＢＦ２およびレベルシフタＬＳｂを介して診断イネーブル信号ＥＮ＿ＤＩＧとして診断回路ユニットＤＩＧＵへ入力される。ここで、制御入力信号ＩＮが“Ｈ”レベル（電力用トランジスタＱＨ１，ＱＨ２がオン）の期間では、自己診断を行えないため、マイクロコントローラＭＣＵは、制御入力信号ＩＮが“Ｌ”レベルの期間で診断入力信号ＩＮ＿ＤＩＧをアサートする必要がある。また、このようにマイクロコントローラＭＣＵが排他的な制御を行う場合、図１４のナンド演算回路ＮＤ１は不要である。
【０１２１】
ここで、前述した図１８の構成例では、電力用トランジスタＱＨ１，ＱＨ２をオンに制御する際に、毎回、ショート故障の検出を経てオンに制御されるため、制御入力信号ＩＮに対する応答遅延が生じ得る。そこで、診断入力信号ＩＮ＿ＤＩＧ用の外部端子ＰＮ５を別途設けると、電力用トランジスタＱＨ１，ＱＨ２のオフ期間における任意のタイミングで自己診断を行えるため、応答遅延の問題が生じず、自己診断の実行頻度も任意に設定できるようになる。
【０１２２】
例えば、自動車がパーキング状態の期間で、マイクロコントローラＭＣＵが診断入力信号ＩＮ＿ＤＩＧを定期的に生成することで、一定間隔で自己診断を行うことができる。すなわち、停車時（キーオフ時）に、電力用トランジスタＱＨ１，ＱＨ２の異常を検知することが可能となる。その結果、例えば、運転手が自動車に乗る前に、所有者のモバイル端末やディーラーなどに異常を知らせ、事前にメンテナンスの必要性を判断するといったようなサービスを実施することができる。また、ライドシェアでのメンテナンス方法への応用も図れる。また、異常検知後の処理自体もマイクロコントローラＭＣＵに委ねることが可能となり、例えば、異常検知された場合であっても負荷ＬＤへの通電が必要な場合には通電を実行するなど、自由度が高い処理が行えるようになる。
【０１２３】
図２０は、本発明の実施の形態４による半導体装置の別の構成例を示す概略図である。図２０に示す半導体装置（半導体リレー装置）ＲＬＹ＿Ｈｃは、図１８に示した構成例と比較して、スタンバイ回路ＳＢＹＣが追加され、これに伴い、レベルシフタＬＳｃおよび全体制御回路ＡＣＴＬｂの構成および動作が若干異なっている。スタンバイ回路ＳＢＹＣは、例えば、コンデンサの充電時間または放電時間を利用して所定の期間を計測するタイマ回路等を備える。そして、スタンバイ回路ＳＢＹＣは、制御入力信号ＩＮの“Ｌ”レベル（ネゲートレベル）期間で、当該タイマ回路からのトリガに基づいて、診断イネーブル信号ＥＮ＿ＤＩＧを介して定期的に診断回路ユニットＤＩＧＵを起動する。
【０１２４】
すなわち、図１９に示した構成例では、診断入力信号ＩＮ＿ＤＩＧを定期的に生成するため、マイクロコントローラＭＣＵを動作させる必要があったが、図２０の構成例では、マイクロコントローラＭＣＵを動作させずとも、定期的に自己診断を行うことが可能になる。その結果、例えば、停車時等での電子制御装置ＥＣＵの待機電流を低減することができ、バッテリＢＡＴの電圧低下等を抑制することが可能になる。
【０１２５】
《実施の形態４の主要な効果》
以上、実施の形態４の方式を用いることで、実施の形態３の場合と比べて、制御入力信号ＩＮに対する応答遅延を低減することが可能になる。さらに、ユーザの要求に応じて柔軟に自己診断を実行することが可能になる。なお、信頼性の観点や、外部端子数の削減の観点からは、実施の形態３の方式が有益となる。ただし、例えば、図１９の構成例においても、マイクロコントローラＭＣＵが、制御入力信号ＩＮをアサートする前に、毎回、診断入力信号ＩＮ＿ＤＩＧをアサートすれば、制御入力信号ＩＮをアサートした後の遅延を無くした状態で、図１８とほぼ等価な動作が行える。
【０１２６】
（実施の形態５）
《診断回路（各種変形例）の構成および動作》
図２１は、本発明の実施の形態５による半導体装置において、診断回路の構成例を示す回路図である。図２１において、電圧印加回路ＶＡＰ＿Ｈｄは、実施の形態１等の場合と同様に、電力用トランジスタＱＨ１，ＱＨ２が共にオフに制御された状態で、共通接続ノードＮｘに、ボディダイオードＤｈ１，Ｄｈ２が共にオフ状態を維持できるレベル（図２１の場合、ボディダイオードＤｈ１，Ｄｈ２の逆方向耐圧以下）の診断用電位を印加する。この例では、電圧印加回路ＶＡＰ＿Ｈｄは、例えば、外付け部品（すなわち図６のようなプリドライバＰＤＶを含む半導体チップＣＨＰの外付け部品）となるコンデンサＣ３１と、その一端に接続されるインバータ回路ＩＶ３１とを備える。
【０１２７】
インバータ回路ＩＶ３１は、電源（電源電位とも呼ぶ）ＶＤ５と電源ＶＤ３とに接続され、電源電位ＶＤ５は、例えば、図１の電源レギュレータＶＲＥＧからの電位（例えば５Ｖ等）であり、電源電位ＶＤ３は、グラウンド電位である。インバータ回路ＩＶ３１には、例えば、マイクロコントローラＭＣＵからの診断用制御信号ＴＩＮが入力される。
【０１２８】
初期状態では、コンデンサＣ３１の一端は、インバータ回路ＩＶ３１を介して電源電位ＶＤ３となっており、コンデンサＣ３１の他端は、ボディダイオードＤｈ１を介して電源電位ＶＤ１ｐ（例えば１２Ｖ等）に近いレベルとなっている。ショート故障の検出に際し、診断用制御信号ＴＩＮを“Ｈ”レベルから“Ｌ”レベルに変更することで、コンデンサＣ３１の一端は、電源電位ＶＤ３のレベルから、電源電位ＶＤ５のレベルとなり、これに応じて、共通接続ノードＮｘの電位も電源電位ＶＤ５と電源電位ＶＤ３の電位差分だけ昇圧される。
【０１２９】
電力用トランジスタＱＨ１，ＱＨ２に共にショート故障が無ければ、共通接続ノードＮｘは、ボディダイオードＤｈ１，Ｄｈ２の逆バイアスに伴いハイインピーダンス状態であるため、昇圧された電位（例えば、１７Ｖ等）を保持する。一般的に電力用トランジスタの寄生容量（Ｃｏｓｓ）は大きいため、コンデンサＣ３１も、大きな容量値（例えば１０ｎＦ）を用いる必要がある。また、インバータ回路ＩＶ３１もこのようなコンデンサＣ３１を駆動するのに十分な電流駆動能力を有する必要がある。なお、マイクロコントローラＭＣＵが十分な電流駆動能力を有していれば、コンデンサＣ３１の一端をマイクロコントローラＭＣＵに直接接続することも可能である。
【０１３０】
電圧判定回路ＶＪＧ＿Ｈｄは、実施の形態１等の場合と同様に、共通接続ノードＮｘに印加された診断用電位の変化を検出することで、電力用トランジスタＱＨ１，ＱＨ２のショート故障の有無を判定する。電圧判定回路ＶＪＧ＿Ｈｄは、図６のようなプリドライバＰＤＶを含む半導体チップＣＨＰ内に実装される。この例では、電圧判定回路ＶＪＧ＿Ｈｄは、ツェナーダイオードＺＤ３１、抵抗素子Ｒ３１、ｎＭＯＳトランジスタＭＮ３１，ＭＮ３２、定電流源ＩＳ３１およびインバータ回路ＩＶ３２を備える。
【０１３１】
電力用トランジスタＱＨ１，ＱＨ２に共にショート故障が無い場合、共通接続ノードＮｘに昇圧電位が保持される。この場合、当該昇圧電位をツェナーダイオードＺＤ３１で降圧した電位と、抵抗素子Ｒ３１およびｎＭＯＳトランジスタＭＮ３１の特性とで定まる電流がｎＭＯＳトランジスタＭＮ３２にミラーされる。定電流源ＩＳ３１の電流は、当該ミラー電流よりも小さい値に設定され、これに伴い、インバータ回路ＩＶ３２の出力は正常状態を意味する“Ｈ”レベルとなる。なお、抵抗素子Ｒ３１およびｎＭＯＳトランジスタＭＮ３１で定まる電流は、昇圧電位に与える影響を無視できるように、微小な電流値に設定される。
【０１３２】
一方、電力用トランジスタＱＨ１，ＱＨ２のいずれか一方または両方にショート故障が有る場合、共通接続ノードＮｘの昇圧電位は、ショート故障に伴うリーク電流によって低下していく。これに伴い、ｎＭＯＳトランジスタＭＮ３２のミラー電流も減少するため、共通接続ノードＮｘの電位がある閾値を下回ると、当該ミラー電流が定電流源ＩＳ３１の電流よりも小さくなり、インバータ回路ＩＶ３２の出力は“Ｌ”レベルとなる。
【０１３３】
このように、診断用制御信号ＴＩＮを推移させたのち、一定時間内にインバータ回路ＩＶ３２の出力が“Ｌ”レベルになるか否かで電力用トランジスタＱＨ１，ＱＨ２のショート故障を検出することが可能になる。図２１のような構成例を用いると、外付けコンデンサＣ３１が必要となる（これに伴い半導体チップの外部端子が増加する）ものの、半導体チップの内部回路は簡素化できる。
【０１３４】
図２２は、本発明の実施の形態５による半導体リレー装置において、診断回路の別の構成例を示す回路図である。図２２では、図２１と比較して、電圧印加回路ＶＡＰ＿Ｈｅの構成が異なっている。当該電圧印加回路ＶＡＰ＿Ｈｅは、図２１の場合と異なり電圧判定回路ＶＪＧ＿Ｈｄと同一の半導体チップに実装され、発振回路ＯＳＣ、コンデンサＣ３２、ツェナーダイオードＺＤ３２およびダイオードＤ３３を含んだ昇圧回路を備える。共通接続ノードＮｘがハイインピーダンス状態であることを利用することでショート故障を検出するという基本方式は、図２１の場合と同様である。
【０１３５】
ここでは、ショート故障の検出を行う場合、発振回路ＯＳＣの動作を有効化することで、共通接続ノードＮｘの電位を昇圧する。電力用トランジスタＱＨ１，ＱＨ２に共にショート故障が無ければ、共通接続ノードＮｘの電位は、徐々に昇圧されるため、電圧判定回路ＶＪＧ＿Ｈｄ内のインバータ回路ＩＶ３２の出力は、一定時間経過後に“Ｌ”レベルから“Ｈ”レベルに遷移する。一方、電力用トランジスタＱＨ１，ＱＨ２のいずれか一方または両方にショート故障が有る場合、共通接続ノードＮｘの電位は、昇圧されないため、一定時間経過後もインバータ回路ＩＶ３２の出力は“Ｌ”レベルのままとなる。このように、発振回路ＯＳＣの動作を有効化したのち、一定時間経過後に、インバータ回路ＩＶ３２の出力が“Ｈ”レベルか“Ｌ”レベルかによって、電力用トランジスタＱＨ１，ＱＨ２のショート故障を検出することが可能になる。
【０１３６】
《実施の形態５の主要な効果》
以上、実施の形態５の方式を用いることで、実施の形態２の場合とほぼ同様の効果が得られる。ただし、実施の形態５の方式では、電力用トランジスタＱＨ１，ＱＨ２のどちら側にショート故障が有るかを特定することが困難となる。また、電源電位ＶＤ１ｐを超える電位を生成するため、例えば、耐圧等の観点で好まれない場合がある。さらに、例えば、図９のタイプ５のような２段積みの構成には、適用困難となる。したがって、このような観点からは、実施の形態２の方式が望ましい。
【０１３７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【０１３８】
《付記》
（１）電源と負荷との間の通電経路上に直列に挿入される第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタおよび前記第２のトランジスタを診断する診断回路と、
を備える半導体装置であって、
前記診断回路は、
前記第１のトランジスタおよび前記第２のトランジスタが共にオフに制御された状態で、前記第１のトランジスタと前記第２のトランジスタの共通接続ノードに、診断用電位を印加する電圧印加回路と、
前記共通接続ノードに印加された前記診断用電位の変化を検出することで、前記第１のトランジスタおよび前記第２のトランジスタのショート故障の有無を判定する電圧判定回路と、
を有する。
【０１３９】
（２）前記（１）において、さらに、前記負荷への通電オンを指示する外部からの第１の制御信号を受けて、前記第１のトランジスタおよび前記第２のトランジスタをオンに制御し、自己診断の実行を指示する外部からの第２の制御信号を受けて、前記診断回路を起動し、前記診断回路による診断結果を外部へ通知する第２の制御回路を有する。
【０１４０】
（３）マイクロコントローラと、
前記マイクロコントローラからの指示に応じてバッテリ電源と負荷との間の通電を制御する半導体リレー装置と、
を有する電子制御装置であって、
前記半導体リレー装置は、
前記バッテリ電源と前記負荷との間の通電経路上に直列に挿入される第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタおよび前記第２のトランジスタを診断する診断回路と、
を備え、
前記診断回路は、
前記第１のトランジスタおよび前記第２のトランジスタが共にオフに制御された状態で、前記第１のトランジスタと前記第２のトランジスタの共通接続ノードに、診断用電位を印加する電圧印加回路と、
前記共通接続ノードに印加された前記診断用電位の変化を検出することで、前記第１のトランジスタおよび前記第２のトランジスタのショート故障の有無を判定する電圧判定回路と、
を有する。
【０１４１】
（４）前記（３）において、前記半導体リレー装置は、さらに、前記マイクロコントローラからの指示が無い期間で定期的に前記診断回路を起動するスタンバイ回路を有する。
【符号の説明】
【０１４２】
ＡＣＴＬ  全体制御回路
ＢＡＴ  バッテリ
ＢＮ，ＢＰ  バイポーラトランジスタ
ＣＨＰ  半導体チップ
ＣＭＰ  コンパレータ
ＣＴＬ  制御回路
ＤＣＴＬ  診断制御回路
ＤＩＧ  診断回路
ＤＩＧＵ  診断回路ユニット
Ｄｈ，Ｄｌ  ボディダイオード
ＥＣＵ  電子制御装置
ＩＮ  制御入力信号
ＩＮ＿ＤＩＧ  診断入力信号
ＩＳ  定電流源
ＬＤ  負荷
ＭＣＵ  マイクロコントローラ
ＭＮ，ＭＰ  ＭＯＳトランジスタ
Ｎｘ  共通接続ノード
ＰＤＶ  プリドライバ
ＰＦ  結果通知信号
ＰＦＯＵＴ  診断出力回路
ＰＮ  外部端子
ＱＨ，ＱＬ  電力用トランジスタ
Ｒ  抵抗素子
ＲＬＹ  半導体リレー装置
ＶＡＰ  電圧印加回路
ＶＤ  電源
ＶＪＧ  電圧判定回路
Ｖｘｈ，Ｖｘｌ  診断用電位
【図１】
2019054384.tif 000003
【図２】
2019054384.tif 000004
【図３】
2019054384.tif 000005
【図４】
2019054384.tif 000006
【図５】
2019054384.tif 000007
【図６】
2019054384.tif 000008
【図７】
2019054384.tif 000009
【図８】
2019054384.tif 000010
【図９】
2019054384.tif 000011
【図１０】
2019054384.tif 000012
【図１１】
2019054384.tif 000013
【図１２】
2019054384.tif 000014
【図１３】
2019054384.tif 000015
【図１４】
2019054384.tif 000016
【図１５】
2019054384.tif 000017
【図１６】
2019054384.tif 000018
【図１７】
2019054384.tif 000019
【図１８】
2019054384.tif 000020
【図１９】
2019054384.tif 000021
【図２０】
2019054384.tif 000022
【図２１】
2019054384.tif 000023
【図２２】
2019054384.tif 000024
【図２３】
2019054384.tif 000025