(57)【要約】      （修正有）【課題】低消費電流でありながら、負荷容量が出力に接続された場合であっても、素早く起動する基準電圧回路を提供する。【解決手段】基準電圧回路１０は、ゲートが共通に接続され、直列に接続されたデプレッション型ＭＯＳトランジスタ１１とエンハンスメント型ＭＯＳトランジスタ１２を備え、エンハンスメント型ＭＯＳトランジスタ１２のドレインから基準電圧Ｖｒｅｆを出力する。デプレッション型ＭＯＳトランジスタ１１は、少なくとも直列に接続された第一及び第二のデプレッション型ＭＯＳトランジスタ１１ｂ、１１ａを備え、一端が第一のデプレッション型ＭＯＳトランジスタ１１ｂのドレインに接続され、他端が第一のデプレッション型ＭＯＳトランジスタ１１ｂのソースに接続されたコンデンサ１３を備える。【選択図】図１
2019139427.tif 000002
【特許請求の範囲】
【請求項１】
ゲートが共通に接続され、直列に接続されたデプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタを備え、前記エンハンスメント型ＭＯＳトランジスタのドレインから基準電圧を出力する基準電圧回路であって、
前記デプレッション型ＭＯＳトランジスタは、少なくとも直列に接続された第一及び第二のデプレッション型ＭＯＳトランジスタで構成され、
一端が前記第一のデプレッション型ＭＯＳトランジスタのドレインに接続され、他端が前記第一のデプレッション型ＭＯＳトランジスタのソースに接続されたコンデンサを備えた
ことを特徴とする基準電圧回路。
【請求項２】
前記第二のデプレッション型ＭＯＳトランジスタは、前記第一のデプレッション型ＭＯＳトランジスタよりも電流供給能力が高いことを特徴とする請求項１に記載の基準電圧回路。
【請求項３】
前記基準電圧回路はカレントミラー回路を備え、
前記カレントミラー回路は、前記デプレッション型ＭＯＳトランジスタが流す電流を前記エンハンスメント型ＭＯＳトランジスタのドレインに流すことを特徴とする請求項１または２に記載の基準電圧回路。
【請求項４】
前記第二のデプレッション型ＭＯＳトランジスタは、前記第一のデプレッション型ＭＯＳトランジスタよりもゲート・ドレイン間耐圧、及び、ソース・ドレイン間耐圧が高いことを特徴とする請求項１〜３に記載の基準電圧回路。
【請求項５】
前記基準電圧回路は、第三のデプレッション型ＭＯＳトランジスタを備え、
前記第三のデプレッション型ＭＯＳトランジスタは、ゲートが前記第二のデプレッション型ＭＯＳトランジスタのソースに接続され、前記第二のデプレッション型ＭＯＳトランジスタにカスコード接続されたことを特徴とする請求項１〜３のいずれかに記載の基準電圧回路。
【請求項６】
ゲートが共通に接続され、直列に接続されたデプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタを備え、前記エンハンスメント型ＭＯＳトランジスタのドレインから基準電圧を出力する基準電圧回路であって、
前記デプレッション型ＭＯＳトランジスタは、少なくとも直列に接続された第一及び第二のデプレッション型ＭＯＳトランジスタで構成され、
ゲートが前記第二のデプレッション型ＭＯＳトランジスタのソースに接続され、前記第二のデプレッション型ＭＯＳトランジスタにカスコード接続された第三のデプレッション型ＭＯＳトランジスタと、
一端が前記第三のデプレッション型ＭＯＳトランジスタのソースに接続され、他端が前記第一のデプレッション型ＭＯＳトランジスタのソースに接続されたコンデンサを備えた
ことを特徴とする基準電圧回路。
【請求項７】
前記第三のデプレッション型ＭＯＳトランジスタは、前記第一及び第二のデプレッション型ＭＯＳトランジスタよりも電流供給能力が高いことを特徴とする請求項６に記載の基準電圧回路。
【請求項８】
前記基準電圧回路はカレントミラー回路を備え、
前記カレントミラー回路は、前記デプレッション型ＭＯＳトランジスタが流す電流を前記エンハンスメント型ＭＯＳトランジスタのドレインに流すことを特徴とする請求項６または７に記載の基準電圧回路。
【請求項９】
前記第三のデプレッション型ＭＯＳトランジスタは、前記第二のデプレッション型ＭＯＳトランジスタよりもゲート・ドレイン間耐圧、及び、ソース・ドレイン間耐圧が高いことを特徴とする請求項５から８のいずれかに記載の基準電圧回路。
【請求項１０】
請求項１から９のいずれかに記載の基準電圧回路を備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一定の電圧を生成する基準電圧回路に関する。
【背景技術】
【０００２】
従来から、半導体集積回路において基準電圧を生成する手段として、ＥＤ型の基準電圧回路が用いられてきた（例えば、特許文献１参照）。図５に、基本的なＥＤ型の基準電圧回路を示す。図５のＥＤ型の基準電圧回路５０は、直列に接続されたデプレッション型のＭＯＳトランジスタ５１とエンハンスメント型のＭＯＳトランジスタ５２で構成される。このように構成されたＥＤ型の基準電圧回路６０は、簡便な回路でありながら、電源電圧依存性が小さく、且つ、温度依存性の小さな基準電圧Ｖｒｅｆを生成することが出来る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２６６７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＥＤ型の基準電圧回路では、低消費電流にするためにデプレッション型ＭＯＳトランジスタの電流を小さくした場合、回路の起動に時間が掛かるという課題が発生する。特に、出力端子３に容量性の負荷が接続された場合に、その課題は顕著になる。
【０００５】
本発明は、上記課題に鑑みて為され、低消費電流でありながら、負荷容量が出力に接続された場合であっても、素早く起動することが可能な基準電圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の基準電圧回路は、ゲートが共通に接続され、直列に接続されたデプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタを備え、エンハンスメント型ＭＯＳトランジスタのドレインから基準電圧を出力する基準電圧回路であって、デプレッション型ＭＯＳトランジスタは、少なくとも直列に接続された第一及び第二のデプレッション型ＭＯＳトランジスタを備え、一端が第一のデプレッション型ＭＯＳトランジスタのドレインに接続され、他端が第一のデプレッション型ＭＯＳトランジスタのソースに接続されたコンデンサを備えたことを特徴とする。
【発明の効果】
【０００７】
本発明の基準電圧回路によれば、デプレッション型ＭＯＳトランジスタを複数に分割して、その接続点と出力端子３の間にコンデンサを備えたので、低消費電流でありながら、負荷容量が出力に接続された場合であっても、素早く起動することが出来る。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態の基準電圧回路を説明するための回路図である。
【図２】本発明の第２の実施形態の基準電圧回路を説明するための回路図である。
【図３】本発明の第３の実施形態の基準電圧回路を説明するための回路図である。
【図４】第３の実施形態の基準電圧回路の他の例を説明するための回路図である。
【図５】従来の基準電圧回路を説明するための回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
【００１０】
［第１の実施形態］
図１は、本発明の第１の実施形態の基準電圧回路１０を説明するための回路図である。基準電圧回路１０は、基準端子２を基準とした一定の基準電圧Ｖｒｅｆを出力端子３に出力する回路である。
【００１１】
基準電圧回路１０は、デプレッション型ＮＭＯＳトランジスタ１１ａ及び１１ｂと、エンハンスメント型ＮＭＯＳトランジスタ１２と、コンデンサ１３と、を備えている。
デプレッション型ＮＭＯＳトランジスタ１１ａは、ドレインが電源端子１に接続され、ソースがデプレッション型ＮＭＯＳトランジスタ１１ｂのドレインに接続され、ゲートがデプレッション型ＮＭＯＳトランジスタ１１ｂのゲートに接続される。デプレッション型ＮＭＯＳトランジスタ１１ｂは、ゲートとソースがエンハンスメント型ＮＭＯＳトランジスタ１２のゲートとドレインに接続される。エンハンスメント型ＮＭＯＳトランジスタ１２は、ソースが基準端子２に接続される。コンデンサ１３は、一方の端子がデプレッション型ＮＭＯＳトランジスタ１１ｂのドレインに接続され、他方の端子がデプレッション型ＮＭＯＳトランジスタ１１ｂのソースに接続される。出力端子３は、デプレッション型ＮＭＯＳトランジスタ１１ｂのソースとエンハンスメント型ＮＭＯＳトランジスタ１２のドレインとの接続ノードに接続される。
【００１２】
以下、本実施形態の基準電圧回路１０の動作について説明する。
基準電圧回路１０は、動作するのに十分な電源電圧が電源端子１に与えられている場合、デプレッション型ＮＭＯＳトランジスタ１１ａとエンハンスメント型ＮＭＯＳトランジスタ１２は飽和領域で動作し、デプレッション型ＮＭＯＳトランジスタ１１ｂは非飽和領域で動作する。そして、デプレッション型ＮＭＯＳトランジスタ１１ａ及び１１ｂは、ゲート・ソース間電圧がしきい値電圧よりも大きいので共にオンする。従って、デプレッション型ＮＭＯＳトランジスタ１１ａ及び１１ｂのドレイン電流がエンハンスメント型ＮＭＯＳトランジスタ１２に流れるので、エンハンスメント型ＮＭＯＳトランジスタ１２はゲートに基準電圧Ｖｒｅｆを発生させる。
【００１３】
定常状態ではコンデンサ１３は充電されており、デプレッション型ＮＭＯＳトランジスタ１１ａのソースに流れる電流は全てデプレッション型ＮＭＯＳトランジスタ１１ｂのドレインに流れ込む。また、出力端子３に接続される負荷容量も充電されているため、デプレッション型ＮＭＯＳトランジスタ１１ｂのソースに流れる電流は全てエンハンスメント型ＮＭＯＳトランジスタ１２のドレインに流れ込む。負荷容量は、図示しないが、出力端子３に接続される容量性の負荷、及び、基準電圧回路１０を構成するトランジスタの出力端子３に接続されるゲートや接合、配線の容量の総和とする。
【００１４】
この状態では、デプレッション型ＮＭＯＳトランジスタ１１ａ及び１１ｂは１つのデプレッション型ＮＭＯＳトランジスタ１１として機能する。即ち、デプレッション型ＮＭＯＳトランジスタ１１ａ及び１１ｂのＷ長Ｗが等しく、それぞれのＬ長をＬ11a、Ｌ11bとすると、デプレッション型ＮＭＯＳトランジスタ１１はＷ長がＷ、Ｌ長がＬ11a＋Ｌ11bのデプレッション型ＮＭＯＳトランジスタとして機能する。従って、デプレッション型ＮＭＯＳトランジスタ１１は、Ｗ長ＷとＬ長Ｌ11a＋Ｌ11bに応じた電流を流す。
【００１５】
次に、電源端子１に電源電圧が与えられていない状態から電源電圧が与えられて、基準電圧回路１０が起動する場合の動作を説明する。
【００１６】
電源端子１に電源電圧が与えられていない状態では、コンデンサ１３、及び、負荷容量は放電されており、基準電圧Ｖｒｅｆは０Ｖである。電源端子１に電源電圧が与えられると、デプレッション型ＮＭＯＳトランジスタ１１ａからコンデンサ１３に過渡的に電流が流れ、コンデンサ１３は充電され始める。また、コンデンサ１３に過渡的に流れる電流は、エンハンスメント型ＮＭＯＳトランジスタ１２のドレイン、及び、負荷容量に流れ、負荷容量が充電されて基準電圧Ｖｒｅｆが起動する。
【００１７】
即ち、起動時においてコンデンサ１３の充電が完了する迄の期間、デプレッション型ＮＭＯＳトランジスタ１１ａからコンデンサ１３に流れる電流によって負荷容量を充電することが出来る。そのため、定常状態における基準電圧回路１０の消費電流を小さく出来て、且つ基準電圧Ｖｒｅｆを高速に立ち上げることが出来る。
【００１８】
かかる構成において、基準電圧基準電圧Ｖｒｅｆをより高速に立ち上げるため、デプレッション型ＮＭＯＳトランジスタ１１ｂのＬ長（Ｌ11b）よりもデプレッション型ＮＭＯＳトランジスタ１１ａのＬ長（Ｌ11a）を短くすることが望ましい。このようにすることで、起動時の充電電流を大きく、且つ電圧ＶCの到達電圧を高めることによって基準電圧Ｖｒｅｆを高速に立ち上げることが出来て、定常状態の消費電流を小さくすることが出来る。
【００１９】
［第２の実施形態］
図２は、第２の実施形態の基準電圧回路２０を説明するための回路図である。なお、図１に示す第１の実施形態の基準電圧回路１０と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００２０】
基準電圧回路２０は、第１の実施形態の基準電圧回路１０に対し、デプレッション型ＮＭＯＳトランジスタ１１ａ、１１ｂとコンデンサ１３を図のように配置し、ＰＭＯＳトランジスタ２４とＰＭＯＳトランジスタ２５によるカレントミラー回路が追加されている。
【００２１】
以下、上記のように構成された基準電圧回路２０の動作について説明する。
定常状態ではコンデンサ１３及び負荷容量は充電されており、デプレッション型ＮＭＯＳトランジスタ１１ａに流れる電流は、カレントミラー回路によって折り返されて、エンハンスメント型ＮＭＯＳトランジスタ１２に流れることによって基準電圧Ｖｒｅｆを発生させる。以上の動作は、基準電圧回路１０と同様である。
【００２２】
次に、電源端子１に電源電圧が与えられていない状態から電源電圧が与えられて、基準電圧回路２０が起動する場合の動作を説明する。
【００２３】
電源端子１に電源電圧が与えられていない状態では、コンデンサ１３、及び、負荷容量は放電されており、基準電圧Ｖｒｅｆは０Ｖである。電源端子１に電源電圧が与えられると、コンデンサ１３が充電され始める。デプレッション型ＮＭＯＳトランジスタ１１は、過渡的にコンデンサ１３が充電されている間はデプレッション型ＮＭＯＳトランジスタ１１ａが支配的でＬ長が短いので、流れる電流は定常状態より大きい。その電流は、カレントミラーによってエンハンスメント型ＮＭＯＳトランジスタ１２のドレイン、及び、負荷容量に流される。従って、負荷容量が充電されて基準電圧Ｖｒｅｆが起動する。以上の動作により、基準電圧回路２０は、基準電圧回路１０と同様の効果を得ることが出来る。
【００２４】
上述のようにカレントミラー回路を備えて構成した基準電圧回路２０は、Ｐ型基板を用いた安価なＣＭＯＳプロセスであっても、ＮＭＯＳトランジスタはバックゲート効果の影響を受けにくいという効果がある。
【００２５】
［第３の実施形態］
図３は、本発明の第３の実施形態の基準電圧回路３０を説明するための回路図である。なお、図１に示す第１の実施形態の基準電圧回路１０と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００２６】
第３の実施形態の基準電圧回路３０は、第１の実施形態の基準電圧回路１０に対し、デプレッション型ＮＭＯＳトランジスタ１１ａと電源端子１との間にカスコード接続されたデプレッション型ＮＭＯＳトランジスタ３１が追加されている。具体的には、デプレッション型ＮＭＯＳトランジスタ３１は、ゲートがデプレッション型ＮＭＯＳトランジスタ１１ａのソースに接続され、ドレインが電源端子１に接続され、ソースがデプレッション型ＮＭＯＳトランジスタ１１ａのドレインに接続される。その他は、基準電圧回路１０と同一の構成となっている。
【００２７】
基準電圧回路３０は、定常状態及び起動時の動作については基準電圧回路１０と同様であり、また効果も同様である。本実施形態の基準電圧回路３０によれば、第１の実施形態で説明した効果に加えて、電源端子１の電源電圧の変動に対してより安定した基準電圧Ｖｒｅｆが得られるという効果がある。
【００２８】
図４は、第３の実施形態の他の例を説明するための回路図である。基準電圧回路４０は、基準電圧回路３０に対し、コンデンサ１３の接続位置を変更している。具体的には、コンデンサ１３の一方の端子は出力端子３に接続され、他方の端子はデプレッション型ＮＭＯＳトランジスタ３１のソースに接続されている。その他の点は、基準電圧回路３０と同一の構成となっている。
【００２９】
基準電圧回路４０の定常状態の動作については、基準電圧回路１０と同様である。基準電圧回路４０の起動時の動作については、デプレッション型ＮＭＯＳトランジスタ３１のみを介してコンデンサ１３を充電するように構成されているため、基準電圧回路３０より高速に基準電圧Ｖｒｅｆが起動する。
【００３０】
即ち、基準電圧回路４０によれば、基準電圧回路３０の効果に加えて、基準電圧Ｖｒｅｆの起動をより高速にすることが出来るという効果がある。
【００３１】
以上説明したように本発明の基準電圧回路は、デプレッション型ＭＯＳトランジスタを複数に分割して、その接続点と出力端子３の間にコンデンサを備えたので、低消費電流でありながら、負荷容量が出力に接続された場合であっても、素早く起動することが出来る。
【００３２】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
【００３３】
例えば、電源電圧の高いアプリケーション向けの半導体集積回路においては、デプレッション型ＮＭＯＳトランジスタ１１ａに代えて、高耐圧デプレッション型ＮＭＯＳトランジスタで構成しても良い。
【００３４】
また例えば、デプレッション型ＮＭＯＳトランジスタ１１ａとデプレッション型ＮＭＯＳトランジスタ１１ｂのＷ長を等しいとして説明したが、本発明の効果を奏するようにＷ長を適宜調整しても良い。
【００３５】
また例えば、第２の実施形態において、第３の実施形態におけるデプレッション型ＮＭＯＳトランジスタ３１のようにカスコード接続トランジスタをデプレッション型ＮＭＯＳトランジスタ１１ａとＰＭＯＳトランジスタ２４の間に追加した回路構成とすることも可能である。
【００３６】
また例えば、デプレッション型ＮＭＯＳトランジスタの代わりにデプレッション型ＰＭＯＳトランジスタを、エンハンスメント型ＮＭＯＳトランジスタの代わりにエンハンスメント型ＰＭＯＳトランジスタを用いた回路構成とすることも可能である。
【符号の説明】
【００３７】
１０、２０、３０、４０、  基準電圧回路
１１、１１ａ、１１ｂ、３１  デプレッション型ＮＭＯＳトランジスタ
１２  エンハンスメント型ＮＭＯＳトランジスタ
１３  コンデンサ
２４、２５  ＰＭＯＳトランジスタ
【図１】
2019139427.tif 000003
【図２】
2019139427.tif 000004
【図３】
2019139427.tif 000005
【図４】
2019139427.tif 000006
【図５】
2019139427.tif 000007