(57)【要約】【課題】  複数の印刷ヘッドを複数の回路装置を用いて制御する場合に、回路装置間の同期制御を適切に実行する印刷装置の提供。【解決手段】  印刷装置１０は、第１印刷ヘッド４１０を制御する第１回路装置１００と、第２印刷ヘッド４２０を制御する第２回路装置２００と、印刷の進捗を検知するセンサー６００を含む。第１回路装置１００は、センサー６００の出力信号を取り込む第１取り込み回路１１０と、第１取り込み回路１１０の出力信号を外部に出力する出力端子ＴＯと、第１取り込み回路１１０の出力信号を遅延させる第１遅延回路１２０と、第１信号生成回路１３０を含む。第２回路装置２００は、出力端子ＴＯの出力信号を取り込む第２取り込み回路２１０と、第２取り込み回路２１０の出力信号を遅延させる第２遅延回路２２０と、第２信号生成回路２３０を含む。【選択図】      図１０
2019166713.tif 000002
【特許請求の範囲】
【請求項１】
第１印刷タイミング信号を生成する第１回路装置と、
前記第１回路装置で生成された前記第１印刷タイミング信号を受けて印刷を行う第１印刷ヘッドと、
第２印刷タイミング信号を生成する第２回路装置と、
前記第２回路装置で生成された前記第２印刷タイミング信号を受けて印刷を行う第２印刷ヘッドと、
印刷の進捗を検知するセンサーと、
を含み、
前記第１回路装置は、
前記センサーの出力信号を受けて取り込む第１取り込み回路と、前記第１取り込み回路の出力信号を前記第１回路装置の外部に出力する出力端子と、前記第１取り込み回路の出力信号を遅延させる第１遅延回路と、前記第１遅延回路の出力信号に基づいて前記第１印刷タイミング信号を生成する第１信号生成回路と、を含み、
前記第２回路装置は、
前記第１回路装置の前記出力端子の出力信号を受けて取り込む第２取り込み回路と、前記第２取り込み回路の出力信号を遅延させる第２遅延回路と、前記第２遅延回路の出力信号に基づいて前記第２印刷タイミング信号を生成する第２信号生成回路と、を含む、
ことを特徴とする印刷装置。
【請求項２】
請求項１において、
前記第１回路装置はマスターに設定され、前記第２回路装置はスレーブに設定されることを特徴とする印刷装置。
【請求項３】
請求項１又は２において、
前記第１遅延回路での信号遅延量である第１信号遅延量は、前記第２遅延回路での信号遅延量である第２信号遅延量よりも大きいことを特徴とする印刷装置。
【請求項４】
請求項３において、
前記第１回路装置は、
前記第１信号遅延量を設定する第１設定回路を含み、
前記第２回路装置は、
前記第２信号遅延量を設定する第２設定回路を含むことを特徴とする印刷装置。
【請求項５】
請求項４において、
前記第１印刷ヘッドの取り付け位置と前記第２印刷ヘッドの取り付け位置の主走査方向における相対的な位置関係に基づいて、前記第１信号遅延量と前記第２信号遅延量が設定されることを特徴とする印刷装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１回路装置は、
第１発振子を発振させて第１クロック信号を生成する第１クロック生成回路を含み、
前記第２回路装置は、
第２発振子を発振させて第２クロック信号を生成する第２クロック生成回路を含み、
前記第１取り込み回路は、前記第１クロック信号に基づいて、前記センサーの出力信号を受けて取り込み、
前記第２取り込み回路は、前記第２クロック信号に基づいて、前記第１回路装置の前記出力端子の出力信号を受けて取り込むことを特徴とする印刷装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記センサーの前記出力信号は、前記第１印刷ヘッド及び前記第２印刷ヘッドの位置を特定するエンコーダー信号であることを特徴とする印刷装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第１遅延回路及び前記第２遅延回路は、ノイズ低減回路であることを特徴とする印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷装置等に関する。
【背景技術】
【０００２】
近年、生産性向上のため、プリンターの印刷ヘッドの複数化が進んでいる。１つの制御コントローラーで制御できる印刷ヘッドの数は限られ、例えば印刷ヘッドと制御コントローラーはＸ対１（Ｘは１以上の整数）で接続される。印刷ヘッドをＸよりも多い数に複数化した場合、複数の制御コントローラーで複数の印刷ヘッドの制御を行うことが想定される。その際、印刷品質を保つために、制御コントローラーには複数ヘッドの印刷タイミング信号の同期制御を行うことが求められる。
【０００３】
特許文献１には、プリンターに適用可能な同期手法であって、同期信号を遅延させることで画像露光の開始タイミングを調整する手法が開示されている。具体的には、レーザービームによる露光を同期させる手法であって、特定のレーザービームによる画像露光において、作像指示信号（Ｅｎａｂｌｅ）との前後関係がばらつかないように同期信号を遅延させる手法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−９８４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１等の従来手法では、複数の印刷ヘッドを複数の制御コントローラーを用いて制御する際の、制御コントローラー間での適切な同期手法が開示されていない。
【課題を解決するための手段】
【０００６】
本発明の一態様は、第１印刷タイミング信号を生成する第１回路装置と、前記第１回路装置で生成された前記第１印刷タイミング信号を受けて印刷を行う第１印刷ヘッドと、第２印刷タイミング信号を生成する第２回路装置と、前記第２回路装置で生成された前記第２印刷タイミング信号を受けて印刷を行う第２印刷ヘッドと、印刷の進捗を検知するセンサーと、を含み、前記第１回路装置は、前記センサーの出力信号を受けて取り込む第１取り込み回路と、前記第１取り込み回路の出力信号を前記第１回路装置の外部に出力する出力端子と、前記第１取り込み回路の出力信号を遅延させる第１遅延回路と、前記第１遅延回路の出力信号に基づいて前記第１印刷タイミング信号を生成する第１信号生成回路と、を含み、前記第２回路装置は、前記第１回路装置の前記出力端子の出力信号を受けて取り込む第２取り込み回路と、前記第２取り込み回路の出力信号を遅延させる第２遅延回路と、前記第２遅延回路の出力信号に基づいて前記第２印刷タイミング信号を生成する第２信号生成回路と、を含む印刷装置に関係する。
【０００７】
本発明の一態様では、前記第１回路装置はマスターに設定され、前記第２回路装置はスレーブに設定されてもよい。
【０００８】
本発明の一態様では、前記第１遅延回路での信号遅延量である第１信号遅延量は、前記第２遅延回路での信号遅延量である第２信号遅延量よりも大きくてもよい。
【０００９】
本発明の一態様では、前記第１回路装置は、前記第１信号遅延量を設定する第１設定回路を含み、前記第２回路装置は、前記第２信号遅延量を設定する第２設定回路を含んでもよい。
【００１０】
本発明の一態様では、前記第１印刷ヘッドの取り付け位置と前記第２印刷ヘッドの取り付け位置の主走査方向における相対的な位置関係に基づいて、前記第１信号遅延量と前記第２信号遅延量が設定されてもよい。
【００１１】
本発明の一態様では、前記第１回路装置は、第１発振子を発振させて第１クロック信号を生成する第１クロック生成回路を含み、前記第２回路装置は、第２発振子を発振させて第２クロック信号を生成する第２クロック生成回路を含み、前記第１取り込み回路は、前記第１クロック信号に基づいて、前記センサーの出力信号を受けて取り込み、前記第２取り込み回路は、前記第２クロック信号に基づいて、前記第１回路装置の前記出力端子の出力信号を受けて取り込んでもよい。
【００１２】
本発明の一態様では、前記センサーの前記出力信号は、前記第１印刷ヘッド及び前記第２印刷ヘッドの位置を特定するエンコーダー信号であってもよい。
【００１３】
本発明の一態様では、前記第１遅延回路及び前記第２遅延回路は、ノイズ低減回路であってもよい。
【図面の簡単な説明】
【００１４】
【図１】印刷装置の構成例を示す正面図。
【図２】複数の印刷ヘッドの位置関係の例。
【図３】比較例における印刷装置の構成例。
【図４】比較例における印刷装置の構成例。
【図５】同期制御が行われた場合の印刷結果を説明する模式図。
【図６】同期制御が行われない場合の印刷結果を説明する模式図。
【図７】複数の印刷ヘッドの位置関係の例。
【図８】同期制御が行われた場合の印刷結果を説明する模式図。
【図９】同期制御が行われない場合の印刷結果を説明する模式図。
【図１０】本実施形態に係る印刷装置の構成例。
【図１１】取り込み回路の構成例。
【図１２】遅延回路の構成例。
【図１３】信号生成回路の構成例。
【図１４】印刷制御を説明するフローチャート。
【図１５】３つ以上の回路装置を含む印刷装置の構成例。
【図１６】マスターとスレーブを設定可能な印刷装置の構成例。
【図１７】取り付けバラツキが発生する場合の複数の印刷ヘッドの位置関係の例。
【図１８】取り付けバラツキが発生する場合であって、同期制御が行われた場合の印刷結果を説明する模式図。
【図１９】取り付けバラツキが発生する場合の複数の印刷ヘッドの位置関係の例。
【発明を実施するための形態】
【００１５】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが、本発明の必須構成要件であるとは限らない。
【００１６】
１．システム構成例
図１は、本実施形態に係る印刷装置１０の構成例を示す正面図である。印刷装置１０は、紙、布、プラスチックなどを材料とするシート状の印刷対象の媒体３に対して、染料や顔料といった印刷インクの液滴を吐出することでカラー画像を形成するインクジェット式のカラープリンターである。
【００１７】
具体的には、印刷装置１０は、印刷機制御ボード１２と、キャリッジ部２０とを搭載する。印刷機制御ボード１２は、印刷装置１０の動作を統合的に制御する制御基板である。印刷装置１０は、印刷機制御ボード１２の制御によってキャリッジ部２０を主走査方向Ｄｓに沿って移動させながら印刷インクを媒体３に噴射して印刷を行う。本実施形態の印刷装置１０は、印刷対象の媒体３としてＡ２サイズ以上を扱うことができるＬＦＰ（Large Format Printer：大判プリンター）とするが、中型・小型のインクジェット式の印刷装置であってもよい。
【００１８】
なお、図１及び後述する図２等では方向を次のように定義する。前後方向は、印刷装置１０が印刷後の媒体３を排出する側を正面・前とする。左右方向は、前後方向に対して直交する主走査方向Ｄｓに沿っており、正面から向かった左右とする。また、以下では媒体３の搬送方向である前後方向を、副走査方向とも表記する。
【００１９】
近年、印刷装置は印刷ヘッドの複数化が進んでいる。複数の印刷ヘッドを用いることで、生産性の向上が可能になる。図２は、キャリッジ部２０に２つの印刷ヘッドが設けられる場合の構成例である。図２の例では、第１印刷ヘッド４１０と第２印刷ヘッド４２０が、副走査方向に並んで配置される。ここではカラー印刷を実行可能な印刷装置１０を想定しており、第１印刷ヘッド４１０及び第２印刷ヘッド４２０は、それぞれ複数のノズルを有する。本実施形態では第１印刷ヘッド４１０及び第２印刷ヘッド４２０は、それぞれＣ（シアン）、Ｍ（マゼンダ）、Ｙ（イエロー）、Ｋ（ブラック）に対応する４つのノズルが主走査方向に並んで設けられる。
【００２０】
図２の構成の印刷装置１０では、主走査方向Ｄｓに沿った１回のキャリッジ部２０の移動により、第１印刷ヘッド４１０と第２印刷ヘッド４２０による２ライン分の印刷が可能になる。よって１つの印刷ヘッドを用いる場合に比べて主走査方向での移動回数を少なくでき、生産性向上が可能である。
【００２１】
印刷ヘッドの動作は、回路装置により制御される。ここでの回路装置とは、狭義には制御コントローラーである。制御コントローラーは、印刷装置１０における印刷の進捗を表す信号をセンサーから受信し、当該信号に基づいて、各ノズルから適切なタイミングで適切なインクを吐出することで、所望の画像を媒体３に印刷する。以下、ノズルからのインクの吐出タイミングを制御する信号を、印刷タイミング信号と表記する。印刷タイミング信号は、センサーの出力信号から生成される信号である。
【００２２】
ただし、１つの制御コントローラーで制御できる印刷ヘッドの数は限られるため、複数の印刷ヘッドを用いる構成では、複数の制御コントローラーが必要となる。印刷品質を保つためには、複数ヘッドの印刷タイミング信号の同期制御が求められている。
【００２３】
図３及び図４は、本実施形態の手法に対する比較例における、複数の回路装置での制御を説明する図である。なお、センサー６００、第１印刷ヘッド４１０、第２印刷ヘッド４２０、第１発振子５１０、第２発振子５２０については、図１０を用いて後述する本実施形態と同様の構成であるため、同じ符号を付して説明する。
【００２４】
図３の比較例では、センサー６００からの出力信号が第１回路装置４０及び第２回路装置５０にそれぞれ入力される。比較例の第１回路装置４０は、第１取り込み回路４１と、第１ノイズ低減回路（第１遅延回路）４２と、第１信号生成回路４３を含む。第１回路装置４０の各回路は、第１発振子５１０を用いて第１クロック生成回路４４により生成された第１クロック信号に基づいて動作する。比較例の第２回路装置５０も同様に、第２取り込み回路５１と、第２ノイズ低減回路（第２遅延回路）５２と、第２信号生成回路５３と、第２発振子５２０を用いて第２クロック信号を生成する第２クロック生成回路５４を含む。第１回路装置４０と第２回路装置５０は異なる回路装置であるため、クロック信号の源振が異なる。
【００２５】
入力であるセンサー６００の出力信号を第１回路装置４０の動作クロックに同期化するために、第１取り込み回路４１は、第１クロック信号を用いて信号の取り込みを行う。同様に第２取り込み回路５１は、第２クロック信号を用いてセンサー６００の出力信号の取り込みを行う。
【００２６】
ここで、第１クロック信号や第２クロック信号は、４８ＭＨｚ等の比較的高い周波数の信号であるのに対して、入力であるセンサー６００の出力信号の立上り、立下り変化時間は十分に長く、例えばμｓｅｃオーダーの時間となる。このため、図３に示した構成では、第１回路装置４０と第２回路装置５０との間で入力信号の変化を観測する時間に大きな差異が生じ、同期制御を行うことが難しい。
【００２７】
図４は、複数の制御コントローラーを１つのマスター、１つ（または複数）のスレーブという関係で構成する例である。センサー６００の出力信号はマスター側である第１回路装置４０に入力され、第１回路装置４０の第１取り込み回路４１による取り込み、及び第１ノイズ低減回路４２によるノイズ低減が行われる。スレーブである第２回路装置５０には、第１回路装置４０でのノイズ低減後の信号が入力される。
【００２８】
図４では、スレーブ側の入力信号の信号変化は数ナノ秒（以下ｎｓと表記）単位となるため、図３の構成と比較した場合、信号変化の検出タイミングのずれを抑制できる。しかしマスターとスレーブは源振が違うため、スレーブ側の第２回路装置５０は、入力信号を自身の動作クロックに同期化するために、第２取り込み回路５１による取り込みを行う必要がある。ここでの取り込み回路は、例えば図１１を用いて後述するような２段のフリップフロップであり、取り込み回路を用いることで、マスターとスレーブ間で少なくとも２クロック分のずれが生じる。また、第２回路装置５０で第２ノイズ低減回路５２によるノイズ低減を行う場合、ずれはさらに拡大する。なお、第１ノイズ低減回路４２や第２ノイズ低減回路５２の具体的な構成は、例えば図１２を用いて後述する第１遅延回路１２０、第２遅延回路２２０と同様である。
【００２９】
図５は、複数の制御コントローラー間での同期制御が実行できている場合の印刷結果を表す模式図である。図５は図２に示したように、副走査方向に２つの印刷ヘッドが並ぶ場合を想定した図である。第１印刷ヘッド４１０は、第１回路装置４０からの第１印刷タイミング信号に基づいて、所与のタイミングでＡ１に示したインクの吐出を行い、次のタイミングでＡ２の吐出を行い、さらに次のタイミングでＡ３の吐出を行うことで、Ａ４に示したパターンを印刷する。同様に、第２印刷ヘッド４２０は、第２回路装置５０からの印刷タイミング信号に基づいて、異なる３タイミングでＢ１〜Ｂ３に示したインクの吐出を行うことで、Ｂ４に示したパターンを印刷する。第１回路装置４０と第２回路装置５０の同期がとれている場合、Ａ１とＢ１の印刷タイミング、Ａ２とＢ２の印刷タイミング、Ａ３とＢ３の印刷タイミングが揃う。
【００３０】
図６は、複数の制御コントローラー間での同期制御が実行できていない場合の印刷結果を表す模式図である。図６では、第１印刷タイミング信号に対して、第２印刷タイミング信号が遅れた場合の例を示している。同期制御が出来ていない場合は、印刷ヘッド内のバラツキは発生しないが、印刷ヘッドを跨いだ間隔でバラツキが発生する。図６の例であれば、所与のタイミングで第１印刷ヘッド４１０のＣ１の印刷が実行され、それよりも遅いタイミングで第２印刷ヘッド４２０のＤ１の印刷が実行される。つまり、Ｃ１の印刷とＤ１の印刷との間に、キャリッジ部２０が主走査方向に移動してしまい、図５と比較した場合、主走査方向での印刷位置にバラツキが生じてしまう。同様に、Ｃ２とＤ２の印刷タイミング、Ｃ３とＤ３の印刷タイミングもバラツキが発生する。このバラツキが大きいほど印刷品質は低下するため、同期制御を行う必要がある。
【００３１】
なお、図２、図５及び図６では、複数の印刷ヘッドが副走査方向に並ぶ例を説明したが、同期制御が重要となる状況はこれに限定されない。図７〜図９を用いて他の例を説明する。
【００３２】
図７は、キャリッジ部２０における印刷ヘッドの配置を説明する他の図である。図７の例では、第１印刷ヘッド４１０と第２印刷ヘッド４２０が、主走査方向に並んで配置される。図７の構成の印刷装置１０では、主走査方向Ｄｓに沿った１回のキャリッジ部２０の移動において、各印刷ヘッドのノズルが重複するライン上を移動する。よって１つの印刷ヘッドを用いる場合に比べて、各ノズルのインク吐出回数を少なくでき、生産性向上が可能である。
【００３３】
図８は、図７の構成において、複数の制御コントローラー間での同期制御が実行できている場合の印刷結果を表す模式図である。Ｅ１〜Ｅ３とＦ１〜Ｆ３の印刷タイミングがそれぞれ揃うため、図８のＴに示した間隔は、キャリッジ部２０での第１印刷ヘッド４１０の取り付け位置と第２印刷ヘッド４２０の取り付け位置の主走査方向での相対的な関係に応じた間隔となる。つまり同期制御を行うことで、所望の画像を高い品質で印刷できる。
【００３４】
図９は、複数の制御コントローラー間での同期制御が実行できていない場合の印刷結果を表す模式図である。図９では、第１印刷タイミング信号に対して、第２印刷タイミング信号が遅れた場合の例を示している。同期制御ができていない場合、Ｇ１〜Ｇ３に比べて、Ｈ１〜Ｈ３の印刷タイミングが遅れる。結果として、Ｔ’に示した間隔が、第１印刷ヘッド４１０と第２印刷ヘッド４２０の取り付け位置に応じた間隔（図８のＴ）に比べて広がってしまい、印刷品質が低下してしまう。
【００３５】
以上のように、図２や図３の従来手法では、複数の制御コントローラー間の同期制御を高い精度で行うことが難しい。そのため図６や図９に示したように、印刷品質が低下するおそれがある。
【００３６】
図１０は、本実施形態の印刷装置１０の構成を説明する図である。図１０に示したように、印刷装置１０は、第１印刷タイミング信号を生成する第１回路装置１００と、第１回路装置１００で生成された第１印刷タイミング信号を受けて印刷を行う第１印刷ヘッド４１０と、第２印刷タイミング信号を生成する第２回路装置２００と、第２回路装置２００で生成された第２印刷タイミング信号を受けて印刷を行う第２印刷ヘッド４２０と、印刷の進捗を検知するセンサー６００を含む。
【００３７】
第１回路装置１００及び第２回路装置２００は、その一部または全部が、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、ＳｏＣ（System on a Chip）等により実現できる。第１回路装置１００及び第２回路装置２００は、例えば印刷装置１０のメイン制御基板である印刷機制御ボード１２に搭載される。メイン制御基板は、印刷ヘッド制御用の第１回路装置１００及び第２回路装置２００の他に、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit），ＤＳＰ（Digital Signal Processor）などの各種プロセッサーや、ＲＡＭやＲＯＭ等の各種ＩＣメモリー、インターフェース回路などを搭載可能である。また、第１回路装置１００及び第２回路装置２００は、メイン制御基板とは異なる制御基板に搭載されてもよい。例えば、第１回路装置１００及び第２回路装置２００は、キャリッジ部２０に設けられるサブ制御基板に搭載される。
【００３８】
第１回路装置１００は、第１取り込み回路１１０と、第１遅延回路１２０と、第１信号生成回路１３０を含む。第１取り込み回路１１０は、センサー６００の出力信号を受けて取り込む。第１取り込み回路１１０は、センサー６００の出力信号を、第１回路装置１００の動作クロックである第１クロック信号に同期化する回路である。第１遅延回路１２０は、第１取り込み回路１１０の出力信号を遅延させる。第１信号生成回路１３０は、第１遅延回路１２０の出力信号に基づいて第１印刷タイミング信号を生成する。また、第１回路装置１００は、第１取り込み回路１１０の出力信号を第１回路装置１００の外部に出力する出力端子ＴＯを含む。
【００３９】
第２回路装置２００は、第２取り込み回路２１０と、第２遅延回路２２０と、第２信号生成回路２３０を含む。第２取り込み回路２１０は、第１回路装置１００の出力端子ＴＯの出力信号を受けて取り込む。第２遅延回路２２０は、第２取り込み回路２１０の出力信号を遅延させる。第２信号生成回路２３０は、第２遅延回路２２０の出力信号に基づいて第２印刷タイミング信号を生成する。
【００４０】
本実施形態の手法は、第２回路装置２００の入力信号を、第１取り込み回路１１０の出力信号とする。第１回路装置１００では、第１取り込み回路１１０の出力信号を、第１遅延回路１２０で遅延させてから第１信号生成回路１３０に入力する。第２回路装置２００では、第１取り込み回路１１０の出力信号を、第２取り込み回路２１０で取り込み、さらに第２遅延回路２２０で遅延させてから第２信号生成回路２３０に入力する。
【００４１】
図４の構成では、第２回路装置５０の入力信号は第１ノイズ低減回路４２の出力信号であり、第１回路装置４０では当該信号が第１信号生成回路４３に直接入力されていた。そのため、第１回路装置４０側で、同期制御のために信号の遅延量を調整する余地が乏しかった。これに対して本実施形態の構成では、第１回路装置１００において、第１遅延回路１２０を用いて信号の遅延量を調整することが可能である。そのため、印刷タイミングのバラツキを抑制し、回路装置間の同期制御を適切に行うことが可能になる。複数の回路装置間の印刷タイミング信号のバラツキを抑えることで、印刷品質が向上する。また印刷タイミングのバラツキを考慮する必要がなくなるため、制御が容易になる。
【００４２】
具体的には、第１信号生成回路１３０に入力される信号は、第１取り込み回路１１０の出力信号を、第１遅延回路１２０による遅延量分だけ遅延させた信号である。一方、第２信号生成回路２３０に入力される信号は、第１取り込み回路１１０の出力信号を、第２取り込み回路２１０による遅延量及び第２遅延回路２２０による遅延量の合計分だけ遅延させた信号である。よって第１回路装置１００と第２回路装置２００で、遅延量の差が十分小さくなるように、第１遅延回路１２０、第２取り込み回路２１０、第２遅延回路２２０を構成すればよい。詳細については図１１、図１２等を用いて後述する。
【００４３】
図１０に示したように、本実施形態の手法でも図４と同様にマスターとスレーブの関係が維持される。即ち、第１回路装置１００はマスターに設定され、第２回路装置２００はスレーブに設定される。このようにすれば、図３の構成と比較した場合に、印刷タイミング信号のズレを抑制することが可能になる。
【００４４】
なおセンサー６００の出力信号は、第１印刷ヘッド４１０及び第２印刷ヘッド４２０の位置を特定するエンコーダー信号である。例えばセンサー６００は、ＬＥＤ（light emitting diode）等の発光部と、ＰＤ（Photodiode）等の受光部を含む光電センサーである。光電センサーを用いたエンコーダー信号の出力形式としては、インクリメンタル形やアブソリュート形が知られているが、本実施形態のエンコーダー信号はこれらを広く適用可能である。またセンサー６００の構成は光電センサーに限定されず、種々の変形実施が可能である。
【００４５】
ここでのエンコーダー信号とは、具体的にはキャリッジ部２０を駆動するキャリッジモーターのエンコーダー信号や、媒体３を搬送する搬送モーターのエンコーダー信号である。第１信号生成回路１３０及び第２信号生成回路２３０は、キャリッジモーターのエンコーダー信号に基づいて媒体３と印刷ヘッドの主走査方向での相対位置を特定可能である。また、搬送モーターのエンコーダー信号に基づいて媒体３と印刷ヘッドの副走査方向での相対位置を特定可能である。即ち、エンコーダー信号を受信することで、印刷の進捗を判定し適切な印刷タイミング信号を生成することが可能になる。
【００４６】
なお、エンコーダー信号として、位相の異なる複数の信号を出力する手法も広く知られている。例えば、Ａ相と、Ａ相に対して１／４周期だけ位相の異なるＢ相の２つの信号がエンコーダー信号として出力され、位相の進み／遅れによりキャリッジ部２０の移動方向が判定される。
【００４７】
このようにエンコーダー信号が複数の信号を含む場合、第１取り込み回路１１０は２つの信号を取り込み、第１遅延回路１２０は取り込まれた２つの信号をそれぞれ所与の遅延量だけ遅延させる。第１信号生成回路１３０は、第１遅延回路１２０の２つの出力信号に基づいて、第１印刷タイミング信号を生成する。第２取り込み回路２１０は、第１遅延回路１２０の２つの出力信号を取り込み、第２遅延回路２２０は取り込まれた２つの信号をそれぞれ所与の遅延量だけ遅延させる。第２信号生成回路２３０は、第２遅延回路２２０の２つの出力信号に基づいて、第２印刷タイミング信号を生成する。
【００４８】
２．各部の詳細
次に回路装置の各部の詳細について説明する。図１０に示したように、第１回路装置１００は、第１発振子５１０を発振させて第１クロック信号を生成する第１クロック生成回路１４０を含む。第２回路装置２００は、第２発振子５２０を発振させて第２クロック信号を生成する第２クロック生成回路２４０を含む。
【００４９】
ここで第１発振子５１０及び第２発振子５２０は、電気的な信号により機械的な振動を発生する振動素子である。第１発振子５１０及び第２発振子５２０は、例えば水晶振動片などの圧電振動片により実現できる。例えばカット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。なお本実施形態の発振子は、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば発振子として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。
【００５０】
第１クロック生成回路１４０は、第１発振子５１０を駆動する駆動回路であり、例えば反転増幅回路等により実現できる。なお、発振子の駆動回路は種々の構成が知られており、第１クロック生成回路１４０はそれらの駆動回路を広く適用可能である。第２クロック生成回路２４０についても同様である。
【００５１】
第１回路装置１００の第１取り込み回路１１０は、第１クロック信号に基づいて、センサー６００の出力信号を受けて取り込む。第２回路装置２００の第２取り込み回路２１０は、第２クロック信号に基づいて、第１回路装置１００の出力端子ＴＯの出力信号を受けて取り込む。
【００５２】
図１１は、第１取り込み回路１１０の構成例である。第１取り込み回路１１０は、フリップフロップＦＦａ１、フリップフロップＦＦａ２を含む。フリップフロップＦＦａ１は例えばＤ型フリップフロップであり、クロック端子Ｃに第１クロック信号が入力され、入力端子Ｄに入力信号が入力される。上述したように、第１取り込み回路１１０の入力信号とは、センサー６００からのエンコーダー信号である。フリップフロップＦＦａ２も例えばＤ型フリップフロップであり、クロック端子Ｃに第１クロック信号が入力され、入力端子ＤにフリップフロップＦＦａ１の出力（Ｑ）が入力される。フリップフロップＦＦａ２の出力（Ｑ）が、第１取り込み回路１１０の出力となる。なお、上述したようにエンコーダー信号がＡ相とＢ相の２つの信号を含む場合、第１取り込み回路１１０は、Ａ相を取り込むための２つのフリップフロップと、Ｂ相を取り込むための２つのフリップフロップと、を含む。即ち、この場合の第１取り込み回路１１０は、図１１に示した構成を２つ含む。
【００５３】
また、第２取り込み回路２１０も図１１と同様の構成により実現される。第２取り込み回路２１０では、２つのフリップフロップのクロック端子Ｃに第２クロック信号が入力される。また１段目のフリップフロップの入力信号が、第１回路装置１００の出力端子ＴＯからの出力信号、即ち第１取り込み回路１１０の出力信号となる。
【００５４】
このように、第１回路装置１００の動作クロックである第１クロック信号を用いて、第１取り込み回路１１０での取り込みを行うことで、入力信号を第１回路装置１００の動作クロックに同期させることが可能になる。第２回路装置２００についても同様である。なお、取り込み回路は外部信号を回路装置に取り込むためのフィルターであり、回路装置がマスターであるかスレーブであるかに関わらず一律に設けられていて、必ず通過する必要がある。
【００５５】
図１２は、第１遅延回路１２０の構成例である。第１遅延回路１２０は、１５個のフリップフロップＦＦｂ１〜ＦＦｂ１５を含む。フリップフロップＦＦｂ１は例えばＤ型フリップフロップであり、クロック端子Ｃに第１クロック信号が入力され、入力端子Ｄに第１取り込み回路１１０からの信号が入力される。フリップフロップＦＦｂ２〜ＦＦｂ１５も例えばＤ型フリップフロップであり、クロック端子Ｃに第１クロック信号が入力され、入力端子Ｄに前段のフリップフロップの出力（Ｑ）が入力される。即ち、フリップフロップＦＦｂｉ（ｉは１以上１５以下の整数）の出力Ｑｉは、入力信号を第１クロック信号のｉクロック分遅延させた信号となる。また、Ｑ０は入力信号そのものを表す。
【００５６】
第１遅延回路１２０は、ロジック回路ＬＣを含み、入力信号Ｑ０及びフリップフロップＦＦｂ１〜ＦＦｂ１５の出力信号Ｑ１〜Ｑ１５がロジック回路ＬＣに入力される。ロジック回路ＬＣは、Ｑ０〜Ｑ１５の１６入力の組み合わせに応じた出力信号を出力する回路である。
【００５７】
ロジック回路ＬＣは、例えばＱ０〜Ｑｓ（ｓは０以上１５以下の整数）の全てがＨレベルのときにＨレベルを出力する。第１遅延回路１２０の出力信号は、入力信号がＬレベルからＨレベルに切り替わった後、Ｈレベルが継続された場合に、ＬレベルからＨレベルに切り替わる。即ち、入力信号の立ち上がりに対して、出力信号の立ち上がりをｓクロック分遅延させることが可能になる。
【００５８】
また、第２遅延回路２２０も図１２と同様の構成により実現される。第２取り込み回路２１０では、１５個のフリップフロップのクロック端子Ｃに第２クロック信号が入力される。また１段目のフリップフロップの入力信号が、第２取り込み回路２１０の出力信号となる。第２遅延回路２２０のロジック回路ＬＣは、例えばＱ０〜Ｑｔ（ｔは０以上１５以下の整数）の全てがＨレベルのときにＨレベルを出力する。即ち、入力信号の立ち上がりに対して、出力信号の立ち上がりをｔクロック分遅延させる。
【００５９】
ここで、遅延に用いるフリップフロップの段数、即ち上記ｓ及びｔの値は任意に変更できる。本実施形態では、第１遅延回路１２０の信号遅延量である第１信号遅延量は、第２遅延回路２２０での信号遅延量である第２信号遅延量よりも大きい。第１信号遅延量とは、第１クロック信号のｓクロック分に相当する遅延量である。第２遅延量とは、第２クロック信号のｔクロック分に相当する遅延量である。ここでは、第１クロック信号と第２クロック信号の周波数が同じ（例えば４８ＭＨｚ）例を考えているため、第１信号遅延量が第２信号遅延量よりも大きいとは、ｓ＞ｔであることに対応する。
【００６０】
図１０を用いて上述したように、第１回路装置１００では、第１取り込み回路１１０の出力信号が第１遅延回路１２０を経て第１信号生成回路１３０に入力される。それに対して、第２回路装置２００では、第１取り込み回路１１０の出力信号が第２取り込み回路２１０及び第２遅延回路２２０を経て第２信号生成回路２３０に入力される。つまり第２回路装置２００では、第２取り込み回路２１０分だけ余計に遅延するため、当該遅延量を第１信号遅延量と第２信号遅延量の差により吸収する必要がある。
【００６１】
図１１の例であれば、第２取り込み回路２１０による遅延は２クロック分である。つまり、第１信号遅延量を第２信号遅延量よりも２クロック分だけ多くすることで、回路装置間の同期制御が可能になる。例えば、第２遅延回路２２０がｔ＝４に設定されている場合、第１遅延回路１２０はｓ＝２＋４＝６に設定される。これにより、第１回路装置１００と第２回路装置２００のタイミング差を、動作クロックの位相差のみにすることが可能になる。
【００６２】
なお、本実施形態の手法では、上記のように各遅延回路の信号遅延量が可変である必要がある。よって第１回路装置１００は、第１信号遅延量を設定する第１設定回路を含み、第２回路装置２００は、第２信号遅延量を設定する第２設定回路を含む。ここでの第１設定回路、第２設定回路とは、例えば各遅延回路に含まれるロジック回路ＬＣである。この場合、ロジック回路ＬＣは、Ｑ０〜Ｑ１５の入力を受け付けた上で、そのうちのＱ０〜Ｑｓ、或いはＱ０〜Ｑｔに基づいて出力信号を生成する。
【００６３】
ただし、第１設定回路、第２設定回路はこれに限定されない。例えば、図１２においてフリップフロップＦＦｂ１〜ＦＦｂ１５の各出力端子（Ｑ）と、ロジック回路ＬＣとの間にヒューズ等の素子を設けておき、当該ヒューズを溶断してもよい。例えば、ｓ＝６の場合、フリップフロップＦＦｂ７〜ＦＦｂ１５に対応するヒューズを溶断し、各フリップフロップとロジック回路ＬＣとの接続を遮断する。この場合、第１設定回路及び第２設定回路は、配線の接続／非接続を切り替えるヒューズ等の素子を含む回路である。
【００６４】
また、本実施形態の手法は複数の回路装置間の同期制御に関する手法であるため、図１２に示した回路を遅延回路と表現した。しかし、図１２に示した第１遅延回路１２０及び第２遅延回路２２０は、ノイズ低減回路と考えることも可能である。上述したように、第１遅延回路１２０や第２遅延回路２２０は、所定回数だけＨレベルが継続するか否かに応じて、出力信号を変化させる。そのため、通常Ｌレベルであることが期待される信号期間に、Ｈレベルとなるパルス状のノイズ（グリッチノイズ）が混入したとしても、当該グリッチノイズを入力信号の立ち上がりであると誤認することを抑制可能である。即ち、本実施形態の手法では、ノイズ低減用の回路を、同期制御用の遅延回路として兼用することが可能であり、効率的な構成により同期制御を実現できる。
【００６５】
図１３は、第１信号生成回路１３０の構成例である。第１信号生成回路１３０は、エッジ検出回路１３１と、逓倍パルス生成回路１３２と、分周回路１３３を含む。ただし第１信号生成回路１３０は図１３の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００６６】
エッジ検出回路１３１は、入力信号のエッジを検出する回路である。エッジとは、立ち上がりであってもよいし、立ち上がりと立ち下がりの両方であってもよい。逓倍パルス生成回路１３２は、エッジ検出結果に基づいて、入力信号を所定の倍率で逓倍して逓倍パルスを生成する。所定の倍率は種々の変形実施が可能であるが例えば３２倍である。分周回路１３３は、逓倍後の信号を所定の分周比で分周する。分周比は種々の変形実施が可能であるが例えば１６である。
【００６７】
印刷装置１０の構成によっては、エンコーダー信号の分解能に比べて高い分解能で印刷を行う必要がある。その際、第１信号生成回路１３０及び第２信号生成回路２３０で信号を逓倍することで、より高い分解能での印刷が可能になる。また、分周した際に残すパルスの位置を調整することで、印刷タイミングの細かい制御も可能になる。例えば、３２逓倍した逓倍パルスを１６分周する際、１パルス目を必ず残すのではなく、任意のパルス位置を選択可能である。以上のように、第１信号生成回路１３０及び第２信号生成回路２３０は、エンコーダー信号のエッジ間を分割したタイミングの印刷タイミング信号を生成する。なお上述したように、第１信号生成回路１３０及び第２信号生成回路２３０での処理対象は、センサー６００が出力するエンコーダー信号そのものではなく、取り込み回路や遅延回路による処理後のエンコーダー信号である。
【００６８】
図１４は、本実施形態の印刷装置１０の制御を説明するフローチャートである。この処理が開始されると、まず印刷装置１０の電源がオンにされ（Ｓ１０１）、初期設定が行われる（Ｓ１０２）。ここでの初期設定とは、例えば印刷装置１０の出荷時に行われる工程であり、第１設定回路による第１遅延回路１２０の第１信号遅延量の設定、及び第２設定回路による第２遅延回路２２０の第２信号遅延量の設定を含む。また、図１６を用いて後述する変形例のようにマスターとスレーブを切り替え可能である場合、マスターとスレーブの設定もＳ１０２の初期設定で行われる。
【００６９】
次に、印刷が実行されるか否かを判定し（Ｓ１０３）、Ｙｅｓの場合は印刷前設定を行い（Ｓ１０４）、印刷を実行する（Ｓ１０５）。Ｓ１０３以降の処理は、例えば印刷装置１０の印刷機制御ボード１２により行われる。Ｓ１０４の印刷前設定とは、媒体３のサイズに応じた印刷開始位置の設定や、印刷解像度の設定である。これらの設定に応じて、第１信号生成回路１３０及び第２信号生成回路２３０での逓倍の倍率や分周比が決定される。Ｓ１０５の処理後、印刷を終了するか否かが判定され（Ｓ１０６）、Ｙｅｓの場合は印刷を終了し（Ｓ１０７）、Ｓ１０３に戻る。またＳ１０６でＮｏの場合はＳ１０４に戻る。
【００７０】
またＳ１０３でＮｏの場合、電源をオフにするか否かが判定され（Ｓ１０８）、Ｎｏの場合はＳ１０３に戻る。Ｓ１０８でＹｅｓの場合、終了設定が行われる（Ｓ１０９）。終了設定とは、例えば出力端子をハイインピーダンスに設定する処理等を含む。終了設定後、電源がオフにされ（Ｓ１１０）、処理が終了する。
【００７１】
３．変形例
以下、いくつかの変形例について説明する。
【００７２】
３．１  ３つ以上の回路装置を用いる場合の構成例
以上では回路装置が２つである例を説明したが、回路装置は３つ以上に拡張可能である。この場合も、印刷タイミングのバラツキを抑制するためには、いずれか１つの回路装置をマスターとし、その他の回路装置をスレーブとすることが望ましい。その際、マスターからの出力を第１スレーブに入力し、第１スレーブの出力を第２スレーブに入力する、といったように、各回路装置を順次接続していく手法が考えられる。ただしこの例では、後段の回路装置ほど信号遅延量が多くなる。回路装置の数や、各回路装置での信号遅延量によっては、マスターの遅延回路の信号遅延量を最大値に設定しても、全ての回路装置で同期制御を行うことが難しいおそれもある。図１２を用いて上述した例であれば、信号遅延量の最大値とは、ｓ＝１５での信号遅延量である。
【００７３】
図１５は、本変形例における印刷装置１０の構成例である。印刷装置１０は、第１印刷ヘッド４１０を制御する第１回路装置１００と、第２印刷ヘッド４２０を制御する第２回路装置２００と、第３印刷ヘッド４３０を制御する第３回路装置３００を含む。なお図１５では３つの回路装置を例示したが４つ以上に拡張可能である。
【００７４】
図１５の第１回路装置１００及び第２回路装置２００は、図１０と同様であり、第１回路装置１００がマスター、第２回路装置２００がスレーブである。
【００７５】
第３回路装置３００は、第３取り込み回路３１０と、第３遅延回路３２０と、第３信号生成回路３３０と、第３発振子５３０を用いて第３クロック信号を生成する第３クロック生成回路３４０を含む。第３取り込み回路３１０は、第１回路装置１００の出力端子ＴＯの出力信号を受けて取り込む。第３遅延回路３２０は、第３取り込み回路３１０の出力信号を遅延させる。第３信号生成回路３３０は、第３遅延回路３２０の出力信号に基づいて第３印刷タイミング信号を生成する。
【００７６】
図１５に示したように、複数のスレーブを用いる場合、各スレーブにマスターの出力信号が入力される。この場合、（１）第１遅延回路１２０での信号遅延量、（２）第２取り込み回路２１０及び第２遅延回路２２０での信号遅延量、（３）第３取り込み回路３１０及び第３遅延回路３２０での信号遅延量、の３つの信号遅延量を揃えることで、３つの回路装置の同期制御が可能になる。第３取り込み回路３１０は、第１取り込み回路１１０及び第２取り込み回路２１０と同様に、図１１の構成により実現できる。この場合、第３遅延回路３２０の信号遅延量である第３信号遅延量を、第２信号遅延量と等しくする。例えば上述したように（ｓ，ｔ）＝（６，４）の場合、第３遅延回路３２０も４クロック分の遅延を行う構成とする。
【００７７】
図１５の構成であれば、印刷ヘッドの数が増えることでスレーブとなる回路装置の数が増えた場合にも、回路装置間の同期制御を容易に実現することが可能になる。
【００７８】
３．２  マスターとスレーブを調整工程で決定する場合の構成例
以上では、マスターに設定される回路装置を第１回路装置１００とし、スレーブに設定される回路装置を第２回路装置２００とした。ただし、図１０〜図１３を用いて上述したように、第１回路装置１００と第２回路装置２００は共通の構成により実現できる。そのため、複数の回路装置のいずれをマスターにし、いずれをスレーブとするかを選択可能に構成してもよい。
【００７９】
図１６は本変形例の印刷装置１０の構成を説明する図である。図１６に示したように、印刷装置１０は、回路装置ＩＣ１及び回路装置ＩＣ２を含む。各回路装置は、上述した例と同様に、取り込み回路（ＩＣ１１，ＩＣ２１）、遅延回路（ＩＣ１２，ＩＣ２２）、信号生成回路（ＩＣ１３，ＩＣ２３）、クロック生成回路（ＩＣ１４，ＩＣ２４）、出力端子（ＴＯ１，ＴＯ２）を含む。また、各回路装置はセレクター（ＳＥ１，ＳＥ２）を含む。
【００８０】
回路装置ＩＣ１のセレクターＳＥ１には、センサー６００からのエンコーダー信号と、回路装置ＩＣ２の出力端子ＴＯ２からの出力信号が入力される。出力端子ＴＯ２からの出力信号とは、回路装置ＩＣ２の取り込み回路ＩＣ２１の出力信号である。同様に、回路装置ＩＣ２のセレクターＳＥ２には、センサー６００からのエンコーダー信号と、回路装置ＩＣ１の出力端子ＴＯ１からの出力信号が入力される。出力端子ＴＯ１からの出力信号とは、回路装置ＩＣ１の取り込み回路ＩＣ１１の出力信号である。このように、本変形例では、あらかじめ両方の回路装置にエンコーダー信号等を入力できるようにする必要がある。同時に、一方の回路装置の出力を、他方の回路装置の入力に接続することも必要である。
【００８１】
セレクターＳＥ１でエンコーダー信号を選択し、セレクターＳＥ２で出力端子ＴＯ１からの出力信号を選択した場合、回路装置ＩＣ１がマスターとなり回路装置ＩＣ２がスレーブとなる。換言すれば、回路装置ＩＣ１が上述してきた第１回路装置１００となり、回路装置ＩＣ２が第２回路装置２００となる。
【００８２】
セレクターＳＥ１で出力端子ＴＯ２からの出力信号を選択し、セレクターＳＥ２でエンコーダー信号を選択した場合、回路装置ＩＣ１がスレーブとなり回路装置ＩＣ２がマスターとなる。換言すれば、回路装置ＩＣ１が上述してきた第２回路装置２００となり、回路装置ＩＣ２が第１回路装置１００となる。
【００８３】
このようにすれば、２つの回路装置のマスター／スレーブを状況に応じて選択することが可能になる。例えば、基板内配線の信号評価後に、より品質の良い方の構成を選択することが可能になる。
【００８４】
３．３  取り付け誤差を信号遅延量を用いて調整する例
印刷ヘッドには製品製造時に取り付けのバラツキが発生する場合がある。図１７は、印刷ヘッドの取り付けバラツキを例示する図である。図１７の例では、正常な取り付け位置（図２）に比べて、第２印刷ヘッド４２０が主走査方向にずれている。より具体的には、第２印刷ヘッド４２０が、主走査方向の印刷開始側（ＤＬ１）の位置にずれている。ここではズレ量をＳとする。
【００８５】
図１８は、図１７に示した取り付けのバラツキが発生している場合の印刷結果を例示する模式図である。上述してきた同期制御により、第１印刷ヘッド４１０と第２印刷ヘッド４２０の印刷タイミングの差は十分小さくなっている。具体的にはＩ１とＪ１、Ｉ２とＪ２、Ｉ３とＪ３の各タイミングが揃う。しかし図１７の取り付けのバラツキにより、第２印刷ヘッド４２０の印刷結果（Ｊ４）は、理想位置に対してＤＬ１側にずれてしまう。そのため、第１印刷ヘッド４１０の印刷結果（Ｉ４）と第２印刷ヘッド４２０の印刷結果（Ｊ４）は、主走査方向での位置が揃っていない。
【００８６】
図５及び図６に示したように、主走査方向での印刷位置は、上述した信号遅延量の制御により調整可能である。そこで本変形例では、取り付けのバラツキによって印刷ヘッドの位置がずれた際に、同期制御していた設定をあえてずらすことで、正常な印刷結果を得る。具体的には遅延回路での信号遅延量を変更する。より具体的には、フリップフロップの段数を変更する。
【００８７】
図１７において、第１印刷ヘッド４１０をマスターである第１回路装置１００が制御し、第２印刷ヘッド４２０をスレーブである第２印刷ヘッド４２０が制御している場合を考える。通常通り同期制御を行うと、図１８に示した通り、印刷ヘッド毎の印刷結果がずれる。この場合、第２回路装置２００の第２遅延回路２２０での第２信号遅延量をあえて大きく設定することで、第２印刷ヘッド４２０の印刷タイミングを遅くする。具体的には、フリップフロップの段数（ｔ）の値を、同期した状態に比べて大きくする。印刷タイミングが遅くなれば、第２印刷ヘッド４２０の印刷結果はＤＬ１と反対方向にずれるため、正常な印刷結果（図５）が得られる。
【００８８】
信号遅延量の具体的な調整処理について説明する。第１クロック信号及び第２クロック信号が４８ＭＨｚ程度である場合、１クロック分の遅延により、約２０ｎｓだけ印刷タイミングを遅らせることができる。印刷ヘッドの移動速度をＶとし、印刷ヘッドの取り付けバラツキを図１７のようにＳとした場合、バラツキによる印刷タイミングの時間的なズレはＳ／Ｖで表される。この時間的なズレをクロック数に換算した場合、Ｓ／（Ｖ×２０）となる。なおここでは移動速度Ｖがｎｓ単位で表現されているものとする。
【００８９】
同期がとれている状態での第２遅延回路２２０の第２信号遅延量は、第１遅延回路１２０の第１信号遅延量よりも小さく、フリップフロップの段数（クロック数）で表現した場合、ｔ＝（ｓ−２）である。図１７の例では、第２信号遅延量をＳ／（Ｖ×２０）クロック分だけ増加させればよい。つまり、ｔ＝Ｓ／（Ｖ×２０）＋（ｓ−２）とする。
【００９０】
図１９は、印刷ヘッドの取り付けバラツキを例示する他の図であり、図１７と比較した場合、理想位置に対して、第２印刷ヘッド４２０がＤＬ１と反対方向（ＤＬ２）の位置にずれている。図１９の場合、第１印刷ヘッド４１０側の印刷タイミングを遅らせることで、２つの印刷ヘッド間のバラツキを抑制できる。具体的には、第１信号遅延量を、同期した状態に比べてＳ／（Ｖ×２０）クロック分だけ増加させる。つまりｓ＝Ｓ／（Ｖ×２０）＋（ｔ＋２）とする。なおｓ及びｔの範囲は遅延回路の構成により決定され、例えば上述したように０≦ｓ≦１５、０≦ｔ≦１５となる。
【００９１】
以上のように、本変形例では、第１印刷ヘッド４１０の取り付け位置と第２印刷ヘッド４２０の取り付け位置の主走査方向における相対的な位置関係に基づいて、第１信号遅延量と第２信号遅延量が設定される。なお厳密に言えば、印刷ヘッドの主走査方向における相対的な位置関係と印刷ヘッドの移動速度とに基づいて、上述した２つの式のように、第１信号遅延量と第２信号遅延量の関係がされ、当該関係に基づいて各信号遅延量が設定される。例えば、第１印刷ヘッド４１０の取り付け位置と第２印刷ヘッド４２０の取り付け位置が、設計通りの位置となっている状態を基準状態とする。当該基準状態に対して、第２印刷ヘッド４２０の相対的な取り付け位置が主走査方向にずれた場合、ズレ方向及びズレ量に基づいて、第１信号遅延量と第２信号遅延量が設定される。
【００９２】
図１７に示したように、第２印刷ヘッド４２０が相対的に印刷開始側（ＤＬ１）にずれている場合は、第２印刷ヘッド４２０の印刷を遅らせるとよいため、第２信号遅延量を大きくする。一方、図１９に示したように、第２印刷ヘッド４２０が相対的に印刷開始側と反対側（ＤＬ２）にずれている場合は、第１印刷ヘッド４１０の印刷を遅らせるとよいため、第１信号遅延量を大きくする。取り付けバラツキがある程度小さく、第１信号遅延量＞第２信号遅延量という関係が維持されるのであれば、図１７の場合は第１信号遅延量と第２信号遅延量の差を小さくし、図１９の場合は第１信号遅延量と第２信号遅延量の差を大きくする制御となる。
【００９３】
なお、ｓ＝Ｓ／（Ｖ×２０）＋（ｔ＋２）との関係式はｔ＝−Ｓ／（Ｖ×２０）＋（ｓ−２）と変形可能であり、ｔ＝Ｓ／（Ｖ×２０）＋（ｓ−２）との関係式はｓ＝−（Ｓ／Ｖ×２０）＋（ｔ＋２）と変形可能である。つまり、図１７の場合に第２信号遅延量を大きくする制御とは、第１信号遅延量を小さくする制御に変更可能である。すなわち、バラツキ次第で、第１信号遅延量≦第２信号遅延量とすることもありえる。同様に、図１９の場合に第１信号遅延量を大きくする制御とは、第２信号遅延量を小さくする制御に変更可能である。即ち、印刷位置を調整するための第１信号遅延量と第２信号遅延量の設定とは、２つの信号遅延量の相対関係を変化させる設定であればよく、一方を基準値より大きくする設定でもよいし、他方を基準値より小さくする設定でもよい。基準値とは、取り付け位置のバラツキが発生していない場合での信号遅延量であり、例えば（ｓ，ｔ）＝（６，４）である。或いは、信号遅延量が所望の相対関係になるように、第１信号遅延量と第２信号遅延量の両方を、基準値から変更する設定が行われてもよい。
【００９４】
また、図１７〜図１９では、複数の印刷ヘッドが副走査方向に並ぶ例を示した。しかし図７に示したように、複数の印刷ヘッドが主走査方向に並ぶ場合において、印刷ヘッドの取り付けバラツキが生じた場合にも、本変形例の手法は適用可能である。
【００９５】
例えば、第２印刷ヘッド４２０が基準位置に対して相対的に印刷開始側（ＤＬ１）の位置にずれた場合、第１印刷ヘッド４１０と第２印刷ヘッド４２０の取り付け間隔が近くなる。この場合、図１７の例と同様に、第２信号遅延量を相対的に大きくすることで、適切な印刷が可能になる。第２印刷ヘッド４２０が基準位置に対して相対的に印刷開始側の反対側（ＤＬ２）の位置にずれた場合、第１印刷ヘッド４１０と第２印刷ヘッド４２０の取り付け間隔が遠くなる。この場合、図１９の例と同様に、第１信号遅延量を相対的に大きくすることで、適切な印刷が可能になる。即ち、第１印刷ヘッド４１０と第２印刷ヘッド４２０との取り付け間隔が近い場合は、取り付け間隔が遠い場合に比べて、第１信号遅延量と第２信号遅延量の差が小さく設定される。
【００９６】
また、それぞれの遅延量は上述のように印刷ヘッドの移動速度にも依存するパラメーターであるため、加減速中に印刷を行う場合には加減速中に遅延量を複数回変更することが望ましいし、加減速中に印刷を行わない場合であっても、通常は印刷設定によって印刷ヘッドの移動速度が変わるため、印刷ごとに印刷設定に基づいて遅延量を変更するようにすることが望ましい。特に、加減速中に遅延量を変更する場合は、データの損失を防ぐために、遅延量を増大する方向での変更を行い、遅延量を減少させる方向での変更を行わないことが望ましい。
【００９７】
以上、本発明を適用した実施形態およびその変形例について説明したが、本発明は、各実施形態やその変形例そのままに限定されるものではなく、実施段階では、発明の要旨を逸脱しない範囲内で構成要素を変形して具体化することができる。また、上記した各実施形態や変形例に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、各実施形態や変形例に記載した全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施の形態や変形例で説明した構成要素を適宜組み合わせてもよい。また、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。このように、発明の主旨を逸脱しない範囲内において種々の変形や応用が可能である。
【００９８】
例えば、１個の回路装置あたり複数個の印刷ヘッドを有して、これらを用いて印刷を行うものにも適用可能であるし、回路装置が３個以上存在してこれらを用いて印刷を行うものにも適用可能である。また、狭義の印刷装置に限定されずに、液体材料などの機能性液体を吐出する広義の印刷装置に適用しても良い。
【符号の説明】
【００９９】
３…媒体、１０…印刷装置、１２…印刷機制御ボード、２０…キャリッジ部、
４０…第１回路装置（比較例）、４１…第１取り込み回路（比較例）、
４２…第１ノイズ低減回路（比較例）、４３…第１信号生成回路（比較例）、
４４…第１クロック生成回路（比較例）、５０…第２回路装置（比較例）、
５１…第２取り込み回路（比較例）、５２…第２ノイズ低減回路（比較例）、
５３…第２信号生成回路（比較例）、５４…第２クロック生成回路（比較例）、
１００…第１回路装置、１１０…第１取り込み回路、１２０…第１遅延回路、
１３０…第１信号生成回路、１３１…エッジ検出回路、１３２…逓倍パルス生成回路、
１３３…分周回路、１４０…第１クロック生成回路、２００…第２回路装置、
２１０…第２取り込み回路、２２０…第２遅延回路、２３０…第２信号生成回路、
２４０…第２クロック生成回路、３００…第３回路装置、３１０…第３取り込み回路、
３２０…第３遅延回路、３３０…第３信号生成回路、３４０…第３クロック生成回路、
４１０…第１印刷ヘッド、４２０…第２印刷ヘッド、４３０…第３印刷ヘッド、
５１０…第１発振子、５２０…第２発振子、５３０…第３発振子、６００…センサー、
ＦＦａ１、ＦＦａ２、ＦＦｂ１〜ＦＦｂ１５…フリップフロップ、ＬＣ…ロジック回路、
ＳＥ１、ＳＥ２…セレクター、ＴＯ、ＴＯ１、ＴＯ２…出力端子
ＩＣ１、ＩＣ２…回路装置、ＩＣ１１、ＩＣ２１…取り込み回路、
ＩＣ１２、ＩＣ２２…遅延回路、ＩＣ１３、ＩＣ２３…信号生成回路、
ＩＣ１４、ＩＣ２４…クロック生成回路、Ｘｉ１、Ｘｉ２…発振子、
ＰＨ１、ＰＨ２…印刷ヘッド
【図１】
2019166713.tif 000003
【図２】
2019166713.tif 000004
【図３】
2019166713.tif 000005
【図４】
2019166713.tif 000006
【図５】
2019166713.tif 000007
【図６】
2019166713.tif 000008
【図７】
2019166713.tif 000009
【図８】
2019166713.tif 000010
【図９】
2019166713.tif 000011
【図１０】
2019166713.tif 000012
【図１１】
2019166713.tif 000013
【図１２】
2019166713.tif 000014
【図１３】
2019166713.tif 000015
【図１４】
2019166713.tif 000016
【図１５】
2019166713.tif 000017
【図１６】
2019166713.tif 000018
【図１７】
2019166713.tif 000019
【図１８】
2019166713.tif 000020
【図１９】
2019166713.tif 000021