(57)【要約】【課題】表示品位、信頼性、及び、製造歩留りの低下を抑制することが可能な表示装置を提供する。【解決手段】第１ドレイン電極を有するスイッチング素子と、前記第１ドレイン電極まで貫通した第１貫通孔を有し、有機絶縁材料によって形成された第１絶縁膜と、前記第１貫通孔において前記第１ドレイン電極に接し、金属材料によって形成された第１金属電極と、前記第１絶縁膜の上に位置し、前記第１金属電極まで貫通した第２貫通孔を有し、有機絶縁材料によって形成された第２絶縁膜と、前記第２貫通孔において前記第１金属電極に接し、透明な導電材料によって形成された第１透明電極と、前記第２絶縁膜の上に位置し、前記第１透明電極まで貫通した第３貫通孔を有し、無機絶縁材料によって形成された第３絶縁膜と、前記第３絶縁膜の上に位置し、前記第３貫通孔において前記第１透明電極に接する画素電極と、前記第１絶縁膜と前記第２絶縁膜との間に位置し、前記第１金属電極と同一材料によって形成された金属配線と、を備える、表示装置。【選択図】  図１１
2019139357.tif 000002
【特許請求の範囲】
【請求項１】
第１ドレイン電極を有するスイッチング素子と、
前記第１ドレイン電極まで貫通した第１貫通孔を有し、有機絶縁材料によって形成された第１絶縁膜と、
前記第１貫通孔において前記第１ドレイン電極に接し、金属材料によって形成された第１金属電極と、
前記第１絶縁膜の上に位置し、前記第１金属電極まで貫通した第２貫通孔を有し、有機絶縁材料によって形成された第２絶縁膜と、
前記第２貫通孔において前記第１金属電極に接し、透明な導電材料によって形成された第１透明電極と、
前記第２絶縁膜の上に位置し、前記第１透明電極まで貫通した第３貫通孔を有し、無機絶縁材料によって形成された第３絶縁膜と、
前記第３絶縁膜の上に位置し、前記第３貫通孔において前記第１透明電極に接する画素電極と、
前記第１絶縁膜と前記第２絶縁膜との間に位置し、前記第１金属電極と同一材料によって形成された金属配線と、を備える、表示装置。
【請求項２】
さらに、前記第１透明電極と同一材料によって形成された第１共通電極及び第２共通電極と、
前記第１共通電極と前記第２共通電極との間に位置し、前記第１共通電極と前記第２共通電極とを電気的に接続するブリッジ部と、を備え、
前記金属配線は、線部と、前記ブリッジ部と重なる台座部と、を有し、
前記台座部の幅は、前記線部の幅より大きく、
前記第２絶縁膜は、前記台座部と重なる位置において第４貫通孔を有し、
前記ブリッジ部は、前記第４貫通孔において前記台座部に接する、請求項１に記載の表示装置。
【請求項３】
さらに、第１方向に延出した第１部分と、前記第１方向に交差する第２方向に延出した第２部分と、を有する遮光層を備え、
前記第１部分の幅は、前記第２部分の幅より大きく、
前記台座部及び前記第４貫通孔は、前記第１部分と重なる、請求項２に記載の表示装置。
【請求項４】
さらに、前記第１ドレイン電極の前記第１方向に並列した第２ドレイン電極と、
前記第１絶縁膜を前記第２ドレイン電極まで貫通する第５貫通孔において前記第２ドレイン電極と接する第２金属電極と、
前記第２絶縁膜を前記第２金属電極まで貫通する第６貫通孔において前記第２金属電極と接する第２透明電極と、を備え、
前記台座部及び前記第４貫通孔は、前記第１金属電極と前記第２金属電極との間に位置する、請求項３に記載の表示装置。
【請求項５】
前記第１共通電極及び前記第２共通電極は、前記第２方向に並び、
前記第１透明電極及び前記第２透明電極は、前記第１共通電極と前記第２共通電極との間において前記第１方向に並び、
前記ブリッジ部は、前記第１透明電極と前記第２透明電極との間に位置する、請求項４に記載の表示装置。
【請求項６】
前記第１金属電極は、前記第１貫通孔よりも前記台座部側の第１幅と、前記第１貫通孔よりも前記台座部とは反対側の第２幅と、を有し、
前記第２幅は前記第１幅よりも大きく、
前記第２金属電極は、前記第５貫通孔よりも前記台座部側の第３幅と、前記第５貫通孔よりも前記台座部とは反対側の第４幅と、を有し、
前記第４幅は、前記第３幅よりも大きい、請求項４又は５に記載の表示装置。
【請求項７】
前記第１透明電極は、前記第２貫通孔よりも前記ブリッジ部側の第５幅と、前記第２貫通孔よりも前記ブリッジ部とは反対側の第６幅と、を有し、
前記第６幅は前記第５幅よりも大きく、
前記第２透明電極は、前記第６貫通孔よりも前記ブリッジ部側の第７幅と、前記第６貫通孔よりも前記ブリッジ部とは反対側の第８幅と、を有し、
前記第８幅は、前記第７幅よりも大きい、請求項４乃至６の何れか１項に記載の表示装置。
【請求項８】
前記第１貫通孔において、前記第１ドレイン電極、前記第１金属電極、前記第１透明電極、前記画素電極がこの順に積層された第１積層体と、
前記第１ドレイン電極、前記第１金属電極、前記第１透明電極、前記第３絶縁膜、及び、前記画素電極がこの順に積層された第２積層体と、が配置されている、請求項１乃至７の何れか１項に記載の表示装置。
【請求項９】
前記第２絶縁膜は、前記第１金属電極と前記第１透明電極との間に位置する端部を有し、
前記画素電極は、前記端部の直上で前記第１透明電極に接している、請求項１乃至８の何れか１項に記載の表示装置。
【請求項１０】
前記第１共通電極及び前記第２共通電極は、タッチセンシングモードにおいて、タッチ駆動電圧が印加されるセンサ電極を形成する、請求項２乃至７の何れか１項に記載の表示装置。
【請求項１１】
さらに、前記スイッチング素子と電気的に接続され、前記第１ドレイン電極と同一材料によって形成された信号線を備え、
前記金属配線は、前記信号線の直上に位置している、請求項１乃至１０の何れか１項に記載の表示装置。
【請求項１２】
さらに、表示部と、前記表示部を囲む非表示部と、を有し、
前記第１金属電極と、前記第１透明電極と、前記金属配線と、前記第１絶縁膜と、前記第２絶縁膜と、前記第３絶縁膜と、前記画素電極と、前記画素電極及び前記第３絶縁膜を覆う配向膜と、前記非表示部において前記第２絶縁膜を前記第１絶縁膜まで貫通する溝部と、を備える第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板と前記第２基板とを貼り合わせるシールと、
前記第１基板と前記第２基板とシールとによって囲まれた液晶層と、を備え、
前記溝部は、前記シールよりも前記表示部側に位置する、請求項１乃至１１の何れか１項に記載の表示装置。
【請求項１３】
前記溝部の幅は、１００μｍ以上である、請求項１２に記載の表示装置。
【請求項１４】
前記シールは、前記第３絶縁膜に接する、請求項１２又は１３に記載の表示装置。
【請求項１５】
さらに、前記シールと前記第３絶縁膜との間に位置し、前記画素電極と同一材料によって形成された第１周辺電極を備える、請求項１２乃至１４の何れか１項に記載の表示装置。
【請求項１６】
さらに、前記シールと重なる領域において前記第２絶縁膜と前記第３絶縁膜との間に位置し、前記第１透明電極と同一材料によって形成された第２周辺電極を備える、請求項１２乃至１４の何れか１項に記載の表示装置。
【請求項１７】
さらに、表示部と、前記表示部を囲む非表示部と、を有し、
前記非表示部に位置する第１周辺配線を備え、
前記金属配線は、前記第１絶縁膜を前記第１周辺配線まで貫通する第７貫通孔において前記第１周辺配線と接する端子部を有し、
前記第７貫通孔の第１方向の幅は、前記第１貫通孔の前記第１方向の幅と略等しく、
前記第７貫通孔の前記第１方向に交差する第２方向の幅は、前記第１貫通孔の前記第２方向の幅と略等しい、請求項１乃至１６の何れか１項に記載の表示装置。
【請求項１８】
前記第１絶縁膜は、前記端子部と重なる位置に前記第１周辺配線まで貫通した第８貫通孔を有し、
前記端子部は、前記第８貫通孔において前記第１周辺配線に接し、
前記第８貫通孔の前記第１方向の幅は、前記第７貫通孔の前記第１方向の幅と略等しく、
前記第８貫通孔の前記第２方向の幅は、前記第７貫通孔の前記第２方向の幅と略等しい、請求項１７に記載の表示装置。
【請求項１９】
さらに、表示部と、前記表示部を囲む非表示部と、を有し、
前記非表示部に位置する第１周辺配線と、
前記第３絶縁膜の上に位置し前記第１周辺配線と重なる第２周辺配線と、を備え、
前記第１周辺配線及び前記第２周辺配線と重なる位置において前記第１絶縁膜と前記第２絶縁膜との間に配置された第３金属電極と、を備え、
前記第３金属電極は、前記第１絶縁膜を前記第１周辺配線まで貫通する第９貫通孔において前記第１周辺配線に接し、
前記第９貫通孔の第１方向の幅は、前記第１貫通孔の前記第１方向の幅と略等しく、
前記第９貫通孔の前記第１方向に交差する第２方向の幅は、前記第１貫通孔の前記第２方向の幅と略等しい、請求項１乃至１８の何れか１項に記載の表示装置。
【請求項２０】
前記第２周辺配線は、前記第２絶縁膜を前記第３金属電極まで貫通する第１０貫通孔において前記第３金属電極に接し、
前記第１０貫通孔の前記第１方向の幅は、前記第２貫通孔の前記第１方向の幅と略等しく、
前記第１０貫通孔の前記第２方向の幅は、前記第２貫通孔の前記第２方向の幅と略等しい、請求項１９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、タッチセンサを内蔵した表示装置が種々提案されている。一例では、表示パネルに形成された複数の電極がタッチセンシングモードである場合にセンサ電極の役割を果たし、表示モードである場合に共通電極の役割を果たす表示装置が開示されている。タッチセンシング方式としては、相互容量方式及び自己容量方式のいずれかが適用される。タッチセンシングモードでは、タッチ駆動電圧が信号ラインを通じてセンサ電極に印加されることにより、センシングが行われるものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１２２０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、表示品位、信頼性、及び、製造歩留りの低下を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態によれば、第１ドレイン電極を有するスイッチング素子と、前記第１ドレイン電極まで貫通した第１貫通孔を有し、有機絶縁材料によって形成された第１絶縁膜と、前記第１貫通孔において前記第１ドレイン電極に接し、金属材料によって形成された第１金属電極と、前記第１絶縁膜の上に位置し、前記第１金属電極まで貫通した第２貫通孔を有し、有機絶縁材料によって形成された第２絶縁膜と、前記第２貫通孔において前記第１金属電極に接し、透明な導電材料によって形成された第１透明電極と、前記第２絶縁膜の上に位置し、前記第１透明電極まで貫通した第３貫通孔を有し、無機絶縁材料によって形成された第３絶縁膜と、前記第３絶縁膜の上に位置し、前記第３貫通孔において前記第１透明電極に接する画素電極と、前記第１絶縁膜と前記第２絶縁膜との間に位置し、前記第１金属電極と同一材料によって形成された金属配線と、を備える、表示装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１乃至第３実施形態の表示装置の外観を示す平面図である。
【図２】図２は、タッチセンサの一構成例を示す平面図である。
【図３】図３は、図２に示したセンサ電極及び画素を示す平面図である。
【図４】図４は、画素の基本構成及び等価回路を示す図である。
【図５】図５は、画素レイアウトの一例を示す平面図である。
【図６】図６は、図５に示した画素の一例を示す平面図である。
【図７】図７は、図６に示したＡ−Ｂ線に沿った第１基板の断面図である。
【図８】図８は、図６に示したＣ−Ｄ線に沿った表示パネルの断面図である。
【図９】図９は、図５に示した画素レイアウトにおけるブリッジ部周辺を詳細に示す平面図である。
【図１０】図１０は、図９に示した画素レイアウトに対応した遮光層、金属配線、第１金属電極及び第２金属電極の位置を示す平面図である。
【図１１】図１１は、図９に示したＥ−Ｆ線に沿った第１基板の断面図である。
【図１２】図１２は、図１に示したＧ−Ｈ線に沿った表示パネルの断面図である。
【図１３】図１３は、図１２に示した溝部の位置を示す平面図である。
【図１４】図１４は、図１２に示した第２実施形態にかかる表示パネルの変形例を示す断面図である。
【図１５】図１５は、図１２に示した第２実施形態にかかる表示パネルの変形例を示す断面図である。
【図１６】図１６は、図１３に示した領域Ｉ及び領域Ｊの拡大図である。
【図１７】図１７は、図２に示したセンサ配線の端子部の比較例を示す平面図である。
【図１８】図１８は、図１７に示したＫ−Ｍ線に沿った第１基板の断面図である。
【図１９】図１９は、第３実施形態にかかる端子部を示す平面図である。
【図２０】図２０は、図１９に示したＮ−Ｏ線に沿った第１基板の断面図である。
【図２１】図２１は、図１６に示した領域Ｕにおける周辺配線の比較例を示す平面図である。
【図２２】図２２は、図２１に示したＰ−Ｑ線に沿った第１基板の断面図である。
【図２３】図２３は、第３実施形態にかかる周辺配線の領域Ｕを示す平面図である。
【図２４】図２４は、図２３に示したＲ−Ｓ線に沿った第１基板の断面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
まず、第１乃至第３実施形態に係る表示装置ＤＳＰについて詳細に説明する。第１乃至第３実施形態においては、表示装置ＤＳＰの一例として、液晶表示装置について説明する。
【０００９】
図１は、第１乃至第３実施形態の表示装置ＤＳＰの外観を示す平面図である。  
一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面に向かって見ることを平面視という。
【００１０】
ここでは、Ｘ−Ｙ平面における表示装置ＤＳＰの平面図を示している。表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板１と、ＩＣチップ２と、回路基板３と、を備えている。
【００１１】
表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、遮光層ＢＭと、スペーサＳＰ１乃至ＳＰ４と、後述する液晶層ＬＣと、を備えている。また、表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡと、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。
【００１２】
シールＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。遮光層ＢＭは、非表示部ＮＤＡに位置している。シールＳＥは、平面視で、遮光層ＢＭと重畳する位置に設けられている。図１において、シールＳＥが配置された領域と、遮光層ＢＭが配置された領域とでは、互いに異なる斜線で示し、シールＳＥと遮光層ＢＭとが重畳する領域はクロスハッチングで示している。遮光層ＢＭは、第２基板ＳＵＢ２に設けられている。
【００１３】
スペーサＳＰ１乃至ＳＰ４は、いずれも非表示部ＮＤＡに位置している。スペーサＳＰ１は、表示パネルＰＮＬの最外周に位置している。スペーサＳＰ２は、スペーサＳＰ１よりも表示部ＤＡ側に位置している。スペーサＳＰ１及びＳＰ２は、シールＳＥと重畳している。スペーサＳＰ３及びＳＰ４は、シールＳＥよりも表示部ＤＡ側に位置している。スペーサＳＰ１乃至ＳＰ４は、例えば第２基板ＳＵＢ２に設けられているが、第１基板ＳＵＢ１に設けられてもよい。
【００１４】
表示部ＤＡは、遮光層ＢＭによって囲まれた内側に位置している。表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置された複数の画素ＰＸを備えている。
【００１５】
フレキシブルプリント回路基板１は、実装部ＭＡに実装され、回路基板３に接続されている。ＩＣチップ２は、フレキシブルプリント回路基板１に実装されている。なお、ＩＣチップ２は、実装部ＭＡに実装されてもよい。ＩＣチップ２は、画像を表示する表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。また、図示した例では、ＩＣチップ２は、表示装置ＤＳＰへの物体の接近又は接触を検出するタッチセンシングモードを制御するタッチコントローラＴＣを内蔵している。図中において、ＩＣチップ２は一点鎖線で示し、ディスプレイドライバＤＤ及びタッチコントローラＴＣは点線で示している。
【００１６】
本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
【００１７】
また、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。
【００１８】
図２は、タッチセンサＴＳの一構成例を示す平面図である。ここでは、自己容量方式のタッチセンサＴＳについて説明するが、タッチセンサＴＳは相互容量方式であってもよい。
【００１９】
タッチセンサＴＳは、マトリクス状に配置された複数のセンサ電極Ｒｘ（Ｒｘ１、Ｒｘ２…）と、複数のセンサ配線Ｌ（Ｌ１、Ｌ２…）と、を備えている。複数のセンサ電極Ｒｘは、表示部ＤＡに位置し、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。１つのセンサ電極Ｒｘは、１つのセンサブロックＢを構成している。センサブロックＢとは、タッチセンシングが可能な最小単位である。複数のセンサ配線Ｌは、表示部ＤＡにおいて、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。センサ配線Ｌの各々は、例えば後述する信号線Ｓと重畳する位置に設けられている。また、センサ配線Ｌの各々は、非表示部ＮＤＡに引き出され、フレキシブルプリント回路基板１を介してＩＣチップ２に電気的に接続されている。センサ配線Ｌは、非表示部ＮＤＡにおいて端子部Ｔを有している。
【００２０】
ここで、第１方向Ｘに並んだセンサ配線Ｌ１乃至Ｌ３と、第２方向Ｙに並んだセンサ電極Ｒｘ１乃至Ｒｘ３との関係に着目する。センサ配線Ｌ１は、センサ電極Ｒｘ１乃至Ｒｘ３と重畳し、センサ電極Ｒｘ１と電気的に接続されている。
【００２１】
センサ配線Ｌ２は、センサ電極Ｒｘ２及びＲｘ３と重畳し、センサ電極Ｒｘ２と電気的に接続されている。ダミー配線Ｄ２０は、センサ配線Ｌ２から離間している。ダミー配線Ｄ２０は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２及びダミー配線Ｄ２０は、同一の信号線上に位置している。
【００２２】
センサ配線Ｌ３は、センサ電極Ｒｘ３と重畳し、センサ電極Ｒｘ３と電気的に接続されている。ダミー配線Ｄ３１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。ダミー配線Ｄ３２は、ダミー配線Ｄ３１及びセンサ配線Ｌ３から離間している。ダミー配線Ｄ３２は、センサ電極Ｒｘ２と重畳し、センサ電極Ｒｘ２と電気的に接続されている。センサ配線Ｌ３、ダミー配線Ｄ３１及びＤ３２は、同一の信号線上に位置している。
【００２３】
タッチセンシングモードにおいては、タッチコントローラＴＣは、センサ配線Ｌにタッチ駆動電圧を印加する。これにより、センサ電極Ｒｘにはタッチ駆動電圧が印加され、センサ電極Ｒｘでのセンシングが行われる。センサ電極Ｒｘでのセンシング結果に対応したセンサ信号は、センサ配線Ｌを介してタッチコントローラＴＣに出力される。タッチコントローラＴＣあるいは外部のホストは、センシング信号に基づいて、表示装置ＤＳＰへの物体の接近又は接触の有無及び物体の位置座標を検出する。  
なお、表示モードにおいては、センサ電極Ｒｘは、コモン電圧（Ｖｃｏｍ）が印加された共通電極ＣＥとして機能する。コモン電圧は、例えばディスプレイドライバＤＤに含まれる電圧供給部からセンサ配線Ｌを介して印加される。
【００２４】
図３は、図２に示したセンサ電極Ｒｘ及び画素ＰＸを示す平面図である。図３において、第２方向Ｙに対して反時計回りに鋭角に交差する方向を方向Ｄ１と定義し、第２方向Ｙに対して時計回りに鋭角に交差する方向を方向Ｄ２と定義する。なお、第２方向Ｙと方向Ｄ１とのなす角度θ１は、第２方向Ｙと方向Ｄ２とのなす角度θ２とほぼ同一である。
【００２５】
１つのセンサ電極Ｒｘは、複数の画素ＰＸに亘って配置されている。図示した例では、第２方向Ｙに沿って奇数行目に位置する画素ＰＸは、方向Ｄ１に沿って延出している。また、第２方向Ｙに沿って偶数行目に位置する画素ＰＸは、方向Ｄ２に沿って延出している。なお、ここでの画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、副画素と称する場合がある。また、カラー表示を実現するための最小単位を主画素ＭＰと称する場合がある。主画素ＭＰは、互いに異なる色を表示する複数の副画素ＰＸを備えて構成されるものである。一例では、主画素ＭＰは、副画素ＰＸとして、赤色を表示する赤画素、緑色を表示する緑画素、及び、青色を表示する青画素を備えている。また、主画素ＭＰは、白色を表示する白画素を備えていてもよい。  
一例では、１つのセンサ電極Ｒｘには、第１方向Ｘに沿って６０〜７０個の主画素ＭＰが配置され、第２方向に沿って６０〜７０個の主画素ＭＰが配置されている。
【００２６】
図４は、画素ＰＸの基本構成及び等価回路を示す図である。  
複数の走査線Ｇは、走査線駆動回路ＧＤに接続されている。複数の信号線Ｓは、信号線駆動回路ＳＤに接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。
【００２７】
共通電極ＣＥは、センサブロックＢ毎にそれぞれ設けられている。共通電極ＣＥは、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の画素ＰＸに亘って配置されている。また、共通電極ＣＥは、それぞれ上記の通りタッチコントローラＴＣにも接続され、タッチセンシングモードにおいてタッチ駆動電圧が印加されるセンサ電極Ｒｘを形成している。
【００２８】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
【００２９】
図５は、画素レイアウトの一例を示す平面図である。  
走査線Ｇ１乃至Ｇ３は、それぞれ第１方向Ｘに沿って直線的に延出し、第２方向Ｙに間隔を置いて並んでいる。信号線Ｓ１乃至Ｓ３は、それぞれ概ね第２方向Ｙに沿って延出し、第１方向Ｘに間隔をおいて並んでいる。
【００３０】
画素電極ＰＥ１及びＰＥ２は、走査線Ｇ１及びＧ２の間に配置されている。画素電極ＰＥ１及びＰＥ２は、第１方向Ｘに沿って並んでいる。画素電極ＰＥ３及びＰＥ４は、走査線Ｇ２及びＧ３の間に配置されている。画素電極ＰＥ３及びＰＥ４は、第１方向Ｘに沿って並んでいる。画素電極ＰＥ１及びＰＥ３は信号線Ｓ１及びＳ２の間に配置され、画素電極ＰＥ２及びＰＥ４は信号線Ｓ２及びＳ３の間に配置されている。
【００３１】
画素電極ＰＥ１及びＰＥ２は、それぞれ方向Ｄ１に沿って延出した帯電極Ｐａ１及びＰａ２を有している。画素電極ＰＥ３及びＰＥ４は、それぞれ方向Ｄ２に沿って延出した帯電極Ｐａ３及びＰａ４を有している。図示した例では、帯電極Ｐａ１乃至Ｐａ４は、２本であるが、１本でもよいし、３本以上であってもよい。
【００３２】
共通電極（第１共通電極）ＣＥ１は、画素ＰＸ１及びＰＸ２に亘って配置されている。共通電極（第２共通電極）ＣＥ２は、画素ＰＸ３及びＰＸ４に亘って配置されている。共通電極ＣＥ１及びＣＥ２は、第２方向Ｙに並んでいる。共通電極ＣＥ１及びＣＥ２は、図２に示した１つのセンサ電極Ｒｘに含まれている。共通電極ＣＥ１は、走査線Ｇ１、及び、信号線Ｓ１乃至Ｓ３の上に重畳している。画素電極ＰＥ１及びＰＥ２は、共通電極ＣＥ１の上に重畳している。共通電極ＣＥ２は、走査線Ｇ３、及び、信号線Ｓ１乃至Ｓ３の上に重畳している。画素電極ＰＥ３及びＰＥ４は、共通電極ＣＥ２の上に重畳している。図示した例では、走査線Ｇ２は、共通電極ＣＥ１及びＣＥ２の間に位置している。
【００３３】
ブリッジ部ＢＲは、図中に斜線で示された領域に相当する。ブリッジ部ＢＲは、共通電極ＣＥ１と共通電極ＣＥ２との間に位置し、信号線Ｓ２に重畳している。ブリッジ部ＢＲは、共通電極ＣＥ１及び共通電極ＣＥ２と一体的に形成され、共通電極ＣＥ１及び共通電極ＣＥ２を電気的に接続している。ブリッジ部ＢＲは、共通電極ＣＥ１及び共通電極ＣＥ２と同様にセンサ電極Ｒｘに含まれている。
【００３４】
図６は、図５に示した画素の一例を示す平面図である。ここでは、図５に示した走査線Ｇ１及びＧ２と信号線Ｓ１及びＳ２とで囲まれた画素ＰＸ１に着目して、主要部について説明する。
【００３５】
スイッチング素子ＳＷは、走査線Ｇ２及び信号線Ｓ２と電気的に接続されている。スイッチング素子ＳＷは、半導体層ＳＣと、ドレイン電極（第１ドレイン電極）ＤＥ１と、を備えている。
【００３６】
半導体層ＳＣは、その一部分が信号線Ｓ２と重なるように配置され、他の部分が信号線Ｓ１及びＳ２の間に延出し、略Ｕ字状に形成されている。半導体層ＳＣは、信号線Ｓ２と重なる位置において走査線Ｇ２と交差し、信号線Ｓ１とＳ２との間においても走査線Ｇ２と交差している。走査線Ｇ２において、半導体層ＳＣと重畳する領域がそれぞれゲート電極ＧＥ１及びＧＥ２として機能する。すなわち、図示した例のスイッチング素子ＳＷは、ダブルゲート構造を有している。半導体層ＳＣは、その一端部ＳＣＡにおいて貫通孔ＣＨ１を通じて信号線Ｓ２と電気的に接続され、また、その他端部ＳＣＢにおいて貫通孔ＣＨ２を通じてドレイン電極ＤＥ１と電気的に接続されている。
【００３７】
ドレイン電極ＤＥ１は、島状に形成され、信号線Ｓ１と信号線Ｓ２との間に配置されている。なお、スイッチング素子ＳＷにおいて、ドレイン電極ＤＥ１はソース電極と称される場合がある。
【００３８】
画素電極ＰＥ１は、複数の帯電極Ｐａ１と一体の基部ＢＳ１を備えている。基部ＢＳ１は、ドレイン電極ＤＥ１と重畳し、ドレイン電極ＤＥ１と電気的に接続される。画素電極ＰＥ１とスイッチング素子ＳＷとを接続する接続部については後述する。
【００３９】
図７は、図６に示したＡ−Ｂ線に沿った第１基板ＳＵＢ１の断面図である。  
第１基板ＳＵＢ１は、絶縁基板１０、絶縁膜１１乃至１６、半導体層ＳＣ、走査線Ｇ２、信号線Ｓ２、金属配線ＭＬ２、共通電極ＣＥ１、ブリッジ部ＢＲ、配向膜ＡＬ１などを備えている。
【００４０】
絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜１１は、絶縁基板１０の上に位置している。半導体層ＳＣは、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。
【００４１】
走査線Ｇ２の一部であるゲート電極ＧＥ１は、絶縁膜１２の上に位置し、絶縁膜１３によって覆われている。なお、図示しない他の走査線も、走査線Ｇ２と同一層に位置している。走査線Ｇ２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、走査線Ｇ２は、モリブデン−タングステン合金によって形成されている。
【００４２】
信号線Ｓ２は、絶縁膜１３の上に位置し、絶縁膜（第１絶縁膜）１４によって覆われている。なお、図示しない他の信号線も、信号線Ｓ２と同一層に位置している。信号線Ｓ２は、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、信号線Ｓ２は、チタン（Ｔｉ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、チタン（Ｔｉ）を含む第３層がこの順に積層された積層体である。信号線Ｓ２は、絶縁膜１２及び絶縁膜１３を貫通する貫通孔ＣＨ１を通じて半導体層ＳＣにコンタクトしている。
【００４３】
金属配線ＭＬ２は、絶縁膜１４の上に位置し、絶縁膜（第２絶縁膜）１５によって覆われている。金属配線ＭＬ２は、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、金属配線ＭＬ２は、チタン（Ｔｉ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、チタン（Ｔｉ）を含む第３層がこの順に積層された積層体、あるいは、モリブデン（Ｍｏ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、モリブデン（Ｍｏ）を含む第３層がこの順に積層された積層体である。
【００４４】
共通電極ＣＥ１及びブリッジ部ＢＲは、絶縁膜１５の上に位置し、絶縁膜（第３絶縁膜）１６によって覆われている。共通電極ＣＥ１及びブリッジ部ＢＲは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成された透明電極である。共通電極ＣＥ１は、絶縁膜１５を貫通する貫通孔ＣＨ３を通じて金属配線ＭＬ２にコンタクトしている。配向膜ＡＬ１は、絶縁膜１６の上に位置している。
【００４５】
絶縁膜１１乃至１３、及び、絶縁膜１６は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜１４及び１５は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁膜である。
【００４６】
上記の通り、共通電極ＣＥ１はセンサ電極Ｒｘとしても機能し、金属配線ＭＬ２はセンサ電極Ｒｘと電気的に接続されるセンサ配線Ｌとしても機能する。
【００４７】
図８は、図６に示したＣ−Ｄ線に沿った表示パネルＰＮＬの断面図である。図示した例は、横電界を利用する表示モードが適用された例に相当する。
【００４８】
第１基板ＳＵＢ１において、信号線Ｓ１及びＳ２は、絶縁膜１３の上に位置し、絶縁膜１４によって覆われている。金属配線ＭＬ１及びＭＬ２は、それぞれ信号線Ｓ１及びＳ２の直上に位置している。画素電極ＰＥ１は、絶縁膜１６の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥ１は、ＩＴＯやＩＺＯなどの透明な導電材料によって形成された透明電極である。
【００４９】
第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。
【００５０】
絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。カラーフィルタＣＦは、画素電極ＰＥ１と対向する位置に配置され、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色のカラーフィルタＣＦＲ、緑色のカラーフィルタＣＦＧ、青色のカラーフィルタＣＦＢを有している。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、透明な樹脂によって形成されている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及び配向膜ＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。
【００５１】
上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、配向膜ＡＬ１及び配向膜ＡＬ２が対向するように配置されている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、所定のセルギャップが形成された状態でシールによって接着されている。液晶層ＬＣは、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子ＬＭを備えている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。
【００５２】
偏光板ＰＬ１を含む光学素子ＯＤ１は、絶縁基板１０に接着されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、絶縁基板２０に接着されている。なお、光学素子ＯＤ１及び光学素子ＯＤ２は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。
【００５３】
このような表示パネルＰＮＬにおいては、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていないオフ状態において、液晶分子ＬＭは、配向膜ＡＬ１及び配向膜ＡＬ２の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ＩＬから表示パネルＰＮＬに向けて照射された光は、光学素子ＯＤ１及び光学素子ＯＤ２によって吸収され、暗表示となる。一方、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されたオン状態においては、液晶分子ＬＭは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ＩＬからの光の一部は、光学素子ＯＤ１及び光学素子ＯＤ２を透過し、明表示となる。
【００５４】
次に、第１実施形態に係る表示装置ＤＳＰについて詳細に説明する。
【００５５】
図９は、図５に示した画素レイアウトにおけるブリッジ部ＢＲ周辺を詳細に示す平面図である。  
画素ＰＸ１は、画素電極ＰＥ１と、ドレイン電極ＤＥ１と、第１金属電極ＭＥ１と、第１透明電極ＴＥ１と、を備えている。第１金属電極ＭＥ１及び第１透明電極ＴＥ１は、基部ＢＳ１及びドレイン電極ＤＥ１と重畳し、画素電極ＰＥ１とドレイン電極ＤＥ１とを電気的に接続する接続部ＣＮ１を構成している。画素ＰＸ２は、画素電極ＰＥ２と、ドレイン電極（第２ドレイン電極）ＤＥ２と、第２金属電極ＭＥ２と、第２透明電極ＴＥ２と、を備えている。ドレイン電極ＤＥ１及びＤＥ２は、第１方向Ｘに並列している。第２金属電極ＭＥ２及び第２透明電極ＴＥ２は、基部ＢＳ２及びドレイン電極ＤＥ２と重畳し、画素電極ＰＥ２とドレイン電極ＤＥ２とを電気的に接続する接続部ＣＮ２を構成している。
【００５６】
共通電極ＣＥ１及びＣＥ２、第１透明電極ＴＥ１、第２透明電極ＴＥ２、ブリッジ部ＢＲは、後述するように、同層に配置される。第１透明電極ＴＥ１及び第２透明電極ＴＥ２は、共通電極ＣＥ１と共通電極ＣＥ２との間において第１方向Ｘに並んでいる。ブリッジ部ＢＲは、第１透明電極ＴＥ１と第２透明電極ＴＥ２との間に位置している。
【００５７】
金属配線ＭＬ１乃至ＭＬ３は、それぞれ信号線Ｓ１乃至Ｓ３と重畳している。金属配線ＭＬ２は、線部ＬＰと、ブリッジ部ＢＲと重なる位置において台座部１００と、を有している。線部ＬＰは、幅Ｗ１を有している。台座部１００は、幅Ｗ２を有している。幅Ｗ２は、幅Ｗ１より大きい。金属配線ＭＬ２は、台座部１００においてブリッジ部ＢＲと電気的に接続される。すなわち、台座部１００は、台座部１００と重なる貫通孔においてブリッジ部ＢＲと接している。台座部１００は、ブリッジ部ＢＲとコンタクトする領域を確保するために、幅広に形成されている。金属電極ＭＬ２は、ブリッジ部ＢＲを介して共通電極ＣＥ１及びＣＥ２と電気的に接続されている。
【００５８】
図１０は、図９に示した画素レイアウトに対応した遮光層ＢＭ、金属配線ＭＬ１乃至ＭＬ３、第１金属電極ＭＥ１及び第２金属電極ＭＥ２の位置を示す平面図である。
【００５９】
第１金属電極ＭＥ１は、金属配線ＭＬ１と金属配線ＭＬ２との間に位置している。第２金属電極ＭＥ２は、金属配線ＭＬ２と金属配線ＭＬ３との間に位置している。金属配線ＭＬ２の台座部１００は、第１金属電極ＭＥ１と第２金属電極ＭＥ２との間に位置している。例えば、台座部１００の幅Ｗ２は、約７．６μｍである。また、例えば、第１金属電極ＭＥ１及び第２金属電極ＭＥ２の第１方向Ｘに沿った幅は、それぞれ約８．０μｍである。
【００６０】
後述するが、貫通孔ＣＨ１１及びＣＨ１２は絶縁膜１４を貫通し、貫通孔ＣＨ２３は絶縁膜１５を貫通している。貫通孔ＣＨ１１は、第１金属電極ＭＥ１と重なる位置に形成されている。貫通孔ＣＨ１２は、第２金属電極ＭＥ２と重なる位置に形成されている。貫通孔ＣＨ２３は、第１金属電極ＭＥ１と第２金属電極ＭＥ２との間に位置し、台座部１００と重なる位置に形成されている。貫通孔ＣＨ２３の第１方向Ｘに沿った幅は、約４μｍである。
【００６１】
貫通孔ＣＨ１１は、平面視で、金属配線ＭＬ１と金属配線ＭＬ２との間の略中央に位置している。第１金属電極ＭＥ１は、貫通孔ＣＨ１１よりも台座部１００側の幅（第１幅）Ｗ１１と、貫通孔ＣＨ１１よりも台座部１００とは反対側の幅（第２幅）Ｗ１２と、を有している。幅Ｗ１２は、幅Ｗ１１より大きい。すなわち、第１金属電極ＭＥ１は、金属配線ＭＬ２よりも金属配線ＭＬ１に近接して配置されている。
【００６２】
貫通孔ＣＨ１２は、平面視で、金属配線ＭＬ２とＭＬ３との間の略中央に位置している。第２金属電極ＭＥ２は、貫通孔ＣＨ１２よりも台座部１００側の幅（第３幅）Ｗ１３と、貫通孔ＣＨ１２よりも台座部１００とは反対側の幅（第４幅）Ｗ１４と、を有している。幅Ｗ１４は、幅Ｗ１３より大きい。すなわち、第２金属電極ＭＥ２は、金属配線ＭＬ２よりも金属配線ＭＬ３に近接して配置されている。よって、第１金属電極ＭＥ１及び第２金属電極ＭＥ２は、台座部１００から離間するように片寄って配置されている。
【００６３】
遮光層ＢＭは、格子状に形成され、図９に示した走査線Ｇ１乃至Ｇ３、信号線Ｓ１乃至Ｓ３、金属配線ＭＬ１乃至ＭＬ３、接続部ＣＮ１及びＣＮ２、基部ＢＳ１及びＢＳ２、ドレイン電極ＤＥ１及びＤＥ２とそれぞれ重畳している。遮光層ＢＭは、第１方向Ｘに延出した第１部分ＢＭ１１と、第２方向Ｙに延出した第２部分ＢＭ２１乃至ＢＭ２３と、を有している。第１部分ＢＭ１１は、第２方向Ｙに沿った幅Ｗ２１を有し、第２部分ＢＭ２１乃至ＢＭ２３は、それぞれ第１方向Ｘに沿った幅Ｗ２２を有している。幅Ｗ２１は、幅Ｗ２２より大きい。第１部分ＢＭ１１は、台座部１００、第１金属電極ＭＥ１、第２金属電極ＭＥ２、貫通孔ＣＨ１１、ＣＨ２３、ＣＨ１２と重なっている。
【００６４】
本実施形態によれば、第１金属電極ＭＥ１及び第２金属電極ＭＥ２は、金属配線ＭＬ２から離間する側に片寄って配置されている。そのため、第１金属電極ＭＥ１と第２金属電極ＭＥ２との間に台座部１００を配置することができる。すなわち、台座部１００を遮光層ＢＭの第１部分ＢＭ１１と重なる位置に配置することができる。例えば、台座部１００が遮光層ＢＭの第２部分ＢＭ２２と重なる位置に配置された場合、台座部１００で反射した光が第２部分ＢＭ２２の両脇から漏れる恐れがある。本実施形態においては、第２部分ＢＭ２２より幅が大きい第１部分ＢＭ１と重なる位置に台座部１００が位置するため、台座部１００周辺の光漏れを抑制することができる。したがって、光漏れによる表示装置のコントラストの低下を抑制することができる。よって、表示品位の低下を抑制することができる。
【００６５】
図１１は、図９に示したＥ−Ｆ線に沿った第１基板ＳＵＢ１の断面図である。なお、図示した第１基板ＳＵＢ１において、絶縁膜１３より下方の層及び配向膜ＡＬ１の図示を省略している。また、図１１には、断面と対応する第１透明電極ＴＥ１、第２透明電極ＴＥ２、及び、ブリッジ部ＢＲの平面図も示している。
【００６６】
第１基板ＳＵＢ１は、上記したドレイン電極ＤＥ１及びＤＥ２、信号線Ｓ１乃至Ｓ３、第１金属電極ＭＥ１、第２金属電極ＭＥ２、第１透明電極ＴＥ１、第２透明電極ＴＥ２、金属配線ＭＬ１乃至ＭＬ３、絶縁膜１３乃至１６、画素電極ＰＥ１及びＰＥ２、ブリッジ部ＢＲを備えている。
【００６７】
信号線Ｓ１乃至Ｓ３、ドレイン電極ＤＥ１及びＤＥ２は、絶縁膜１３の上に位置し、絶縁膜１４によって覆われている。ドレイン電極ＤＥ１及びＤＥ２は、信号線Ｓ１乃至Ｓ３と同一層に位置し、信号線Ｓ１乃至Ｓ３と同一材料によって形成されている。
【００６８】
絶縁膜１４は、ドレイン電極ＤＥ１まで貫通した貫通孔（第１貫通孔）ＣＨ１１と、ドレイン電極ＤＥ２まで貫通した貫通孔（第５貫通孔）ＣＨ１２と、を有している。
【００６９】
金属配線ＭＬ１乃至ＭＬ３、第１金属電極ＭＥ１及び第２金属電極ＭＥ２は、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。第１金属電極ＭＥ１は、貫通孔ＣＨ１１においてドレイン電極ＤＥ１に接している。同様に、第２金属電極ＭＥ２は、貫通孔ＣＨ１２においてドレイン電極ＤＥ２に接している。第１金属電極ＭＥ１及び第２金属電極ＭＥ２は、金属配線ＭＬ１乃至ＭＬ３と同一層に位置し、金属配線ＭＬ１乃至ＭＬ３と同一の金属材料によって形成されている。金属配線ＭＬ１乃至ＭＬ３は、それぞれ信号線Ｓ１乃至Ｓ３の直上に位置している。
【００７０】
図１０に示したように、第１金属電極ＭＥ１及び第２金属電極ＭＥ２は、金属配線ＭＬ２から離間する側にずれている。第１金属電極ＭＥ１、第２金属電極ＭＥ２、台座部１００は、同一層に位置するが、このようなレイアウトによれば、第１金属電極ＭＥ１と台座部１００との間、及び、第２金属電極ＭＥ２と台座部１００との間のショートを抑制することができる。
【００７１】
絶縁膜１４は、金属配線ＭＬ１乃至ＭＬ３、第１金属電極ＭＥ１、及び、第２金属電極ＭＥ２がドライエッチングされる際に削られる。そのため、絶縁膜１４は、金属配線ＭＬ１乃至ＭＬ３、第１金属電極ＭＥ１、及び、第２金属電極ＭＥ２と重なる領域と重ならない領域との間に段差を有している。
【００７２】
絶縁膜１５は、絶縁膜１４の上に位置し、第１金属電極ＭＥ１まで貫通した貫通孔（第２貫通孔）ＣＨ２１と、第２金属電極ＭＥ２まで貫通した貫通孔（第６貫通孔）ＣＨ２２と、台座部１００まで貫通した貫通孔（第４貫通孔）ＣＨ２３と、を有している。貫通孔ＣＨ２１の幅は貫通孔ＣＨ１１の幅より小さく、貫通孔ＣＨ２２の幅は貫通孔ＣＨ１２の幅より小さい。
【００７３】
第１透明電極ＴＥ１及び第２透明電極ＴＥ２、ブリッジ部ＢＲは、絶縁膜１５の上に位置し、絶縁膜１６によって覆われている。第１透明電極ＴＥ１は、貫通孔ＣＨ２１において第１金属電極ＭＥ１に接している。同様に、第２透明電極ＴＥ２は、貫通孔ＣＨ２２において第２金属電極ＭＥ２に接している。ブリッジ部ＢＲは、貫通孔ＣＨ２３において台座部１００に接している。第１透明電極ＴＥ１、第２透明電極ＴＥ２、及び、ブリッジ部ＢＲは、図９に示した共通電極ＣＥ１及びＣＥ２と同一層に位置し、共通電極ＣＥ１及びＣＥ２と同一の透明な導電材料によって形成されている。
【００７４】
貫通孔ＣＨ２１は、金属配線ＭＬ１と金属配線ＭＬ２との間の略中央に位置している。第１透明電極ＴＥ１は、貫通孔ＣＨ２１よりもブリッジ部ＢＲ側の幅（第５幅）Ｗ１５と、貫通孔ＣＨ２１よりもブリッジ部ＢＲとは反対側の幅（第６幅）Ｗ１６と、を有している。幅Ｗ１６は、幅Ｗ１５より大きい。すなわち、第１透明電極ＴＥ１は、貫通孔ＣＨ２１に対してブリッジ部ＢＲから離間する側にずれて配置されている。
【００７５】
貫通孔ＣＨ２２は、金属配線ＭＬ２と金属配線ＭＬ３との間の略中央に位置している。第２透明電極ＴＥ２は、貫通孔ＣＨ２２よりもブリッジ部ＢＲ側の幅（第７幅）Ｗ１７と、貫通孔ＣＨ２２よりもブリッジ部ＢＲとは反対側の幅（第８幅）Ｗ１８と、を有している。幅Ｗ１８は、幅Ｗ１７より大きい。すなわち、第２透明電極ＴＥ２は、貫通孔ＣＨ２２に対してブリッジ部ＢＲから離間する側にずれて配置されている。
【００７６】
上記したように、第１透明電極ＴＥ１及び第２透明電極ＴＥ２は、ブリッジ部ＢＲから離間する側にずれている。第１透明電極ＴＥ１、第２透明電極ＴＥ２、ブリッジ部ＢＲは、同一層に位置するが、このようなレイアウトによれば、第１透明電極ＴＥ１とブリッジ部ＢＲとの間、及び、第２透明電極ＴＥ２とブリッジ部ＢＲとの間のショートを抑制することができる。
【００７７】
絶縁膜１６は、絶縁膜１５の上に位置し、第１透明電極ＴＥ１まで貫通した貫通孔（第３貫通孔）ＣＨ３１と、第２透明電極ＴＥ２まで貫通した貫通孔ＣＨ３２と、を有している。貫通孔ＣＨ３１は、貫通孔ＣＨ１１及びＣＨ２１に対して、ブリッジ部ＢＲから離間する側に片寄っている。貫通孔ＣＨ３２は、貫通孔ＣＨ１２及びＣＨ２２に対して、ブリッジ部ＢＲから離間する側に片寄っている。
【００７８】
画素電極ＰＥ１の基部ＢＳ１及び画素電極ＰＥ２の基部ＢＳ２は、絶縁膜１６の上に位置し、図示しない配向膜ＡＬ１によって覆われている。画素電極ＰＥ１は、貫通孔ＣＨ３１において第１透明電極ＴＥ１に接している。同様に、画素電極ＰＥ２は、貫通孔ＣＨ３２において第２透明電極ＴＥ２に接している。
【００７９】
貫通孔ＣＨ１１に着目すると、積層体ＳＢ１及びＳＢ２が配置されている。積層体ＳＢ１は、ドレイン電極ＤＥ１、第１金属電極ＭＥ１、第１透明電極ＴＥ１、及び、画素電極ＰＥ１がこの順に積層されたものである。積層体ＳＢ２は、ドレイン電極ＤＥ１、第１金属電極ＭＥ１、第１透明電極ＴＥ１、絶縁膜１６、及び、画素電極ＰＥ１がこの順に積層されたものである。図示した例では、積層体ＳＢ１は、信号線Ｓ１及び金属配線ＭＬ１に近接する側に位置し、積層体ＳＢ２は、信号線Ｓ２及び金属配線ＭＬ２に近接する側に位置している。
【００８０】
絶縁膜１５は、信号線Ｓ１及び金属配線ＭＬ１と貫通孔ＣＨ２１との間において、第１金属電極ＭＥ１と第１透明電極ＴＥ１との間に位置する端部１５１Ｅを有している。画素電極ＰＥ１は、端部１５１Ｅの直上で第１透明電極ＴＥ１に接している。同様に、絶縁膜１５は、信号線Ｓ３及び金属配線ＭＬ３と貫通孔ＣＨ２２との間において、第２金属電極ＭＥ２と第２透明電極ＴＥ２との間に位置する端部１５２Ｅを有している。画素電極ＰＥ２は、端部１５２Ｅの直上で第２透明電極ＴＥ２に接している。
【００８１】
以上説明したように、第１実施形態によれば、表示品位の低下を抑制することが可能な表示装置を得ることができる。
【００８２】
次に、第２実施形態に係る表示装置について詳細に説明する。
図１２は、図１に示したＧ−Ｈ線に沿った表示パネルＰＮＬの断面図である。図１２は、表示パネルＰＮＬの非表示部ＮＤＡを示している。  
第１基板ＳＵＢ１は、非表示部ＮＤＡにおいて周辺配線ＷＲ１乃至ＷＲ３を備えている。周辺配線ＷＲ１は、絶縁膜１２の上に配置され絶縁膜１３に覆われている。周辺配線ＷＲ１は、走査線と同層に配置され、走査線と同一材料により形成されている。周辺配線ＷＲ２は、絶縁膜１３の上に配置され絶縁膜１４に覆われている。周辺配線ＷＲ２は、信号線と同層に配置され、信号線と同一材料により形成されている。周辺配線ＷＲ３は、絶縁膜１６の上に配置され、配向膜ＡＬ１によって覆われている。周辺配線ＷＲ３は、画素電極と同層に配置され、画素電極と同一材料により形成されている。
【００８３】
第１基板ＳＵＢ１は、非表示部ＮＤＡにおいて絶縁膜１５を絶縁膜１４まで貫通する溝部ＧＲ１を有している。溝部ＧＲ１は、シールＳＥより表示部ＤＡ側に位置している。また、第１基板ＳＵＢ１は、非表示部ＮＤＡにおいて絶縁膜１４及び１５を絶縁膜１３まで貫通する溝部ＧＲ２を有している。溝部ＧＲ２は、シールＳＥと重なっている。
【００８４】
絶縁膜１６は、絶縁膜１５の上に配置され、溝部ＧＲ１の内部及び溝部ＧＲ２の内部にも配置されている。絶縁膜１６は、溝部ＧＲ１の側面及び底面に接し、溝部ＧＲ２の側面に接している。溝部ＧＲ２の側面は、絶縁膜１４及び１５によって段差が形成されているため、絶縁膜１６は、溝部ＧＲ２の側面に付着しやすい。
【００８５】
配向膜ＡＬ１は、周辺配線ＷＲ３の上と、溝部ＧＲ１の内部及び溝部ＧＲ２の内部に配置されている。配向膜ＡＬ１は、シールＳＥと重なる領域において、絶縁膜１５の上に配置されていない。そのため、シールＳＥは、絶縁膜１６に接している。例えば、シールＳＥの下に配向膜ＡＬ１が配置されると、配向膜ＡＬ１と絶縁膜１６との間の密着強度が弱いため剥離する恐れがある。
【００８６】
本実施形態においては、第１基板ＳＵＢ１は、シールＳＥより表示部ＤＡ側に位置する溝部ＧＲ１を有している。そのため、印刷された配向膜ＡＬ１がシールＳＥ側に流れたとしても、溝部ＧＲ１で堰き止められシールＳＥと重なる領域まで流れるのを抑制することができる。また、表示装置ＤＳＰを狭額縁化したとしても、シールＳＥ下に配向膜ＡＬ１が流れ込むのを抑制することができる。したがって、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間の接着強度の低下や剥離界面からの水分侵入を抑制することができる。
【００８７】
なお、配向膜ＡＬ１が溝部ＧＲ１内で堰き止められるために、溝部ＧＲ１の深さは、０．２μｍ以上であることが望ましい。本実施形態においては、例えば、溝部ＧＲ１の深さは約１．５μｍである。
【００８８】
また、本実施形態においては、第１基板ＳＵＢ１は、有機絶縁材料によって形成された２層の絶縁膜１４及び１５を有している。そのため、２層の有機絶縁膜のうち、液晶層ＬＣに近い絶縁膜１５を貫通させることによって溝部ＧＲ１を形成することができる。１層の有機絶縁膜にハーフ露光を用いて溝部を形成する場合と比較して、本実施形態では溝部ＧＲ１の側面を底面に対して急峻に形成することができる。溝部ＧＲ１の側面の形状が急峻であるため、配向膜ＡＬ１が流れてシールＳＥ下の領域に乗り上げるのを抑制することができる。また、溝部ＧＲ１によってより確実にシールＳＥを堰き止めるために、絶縁膜１４を貫通させない程度に溝部ＧＲ１をより深く掘り下げることも可能である。
【００８９】
また、溝部ＧＲ２によって、表示パネルＰＮＬの外部から絶縁膜１４及び１５を伝わる水分の侵入経路を遮断することができる。
【００９０】
遮光層ＢＭは、第２絶縁基板２０まで貫通するスリットＳＬ１を有している。遮光層ＢＭを伝わる水分の侵入経路をスリットＳＬ１によって遮断することができる。なお、第１基板ＳＵＢ１は、スリットＳＬ１と重なる位置において、周辺配線ＷＲ１を備えているため、スリットＳＬ１からの光漏れを抑制することができる。
【００９１】
遮光層ＢＭは、液晶層ＬＣと重なる領域においてスリットＳＬ２を有している。このため、遮光層ＢＭを介した表示部ＤＡへの電荷の移動経路をスリットＳＬ２において遮断することができる。これにより、表示パネルＰＮＬの製造工程において、静電気が表示部ＤＡに集中するのを抑制し、表示パネルＰＮＬが損傷するのを抑制することが可能である。なお、第１基板ＳＵＢ１は、スリットＳＬ２と重なる位置において、周辺配線ＷＲ２を備えているため、スリットＳＬ２からの光漏れを抑制することができる。また、カラーフィルタＣＦＲ及びＣＦＢは、スリットＳＬ２内に第３方向Ｚに重なって配置されている。このため、周辺配線ＷＲ２の周囲を透過した光に対してもスリットＳＬ２からの光漏れを抑制することができる。
【００９２】
スペーサＳＰ１乃至ＳＰ４は、第２基板ＳＵＢ２に配置され、第１基板ＳＵＢ１側に突出している。スペーサＳＰ１乃至ＳＰ４は、樹脂材料によって形成されている。また、スペーサＳＰ１及びＳＰ２と重なる位置に高さ調整のためのカラーフィルタＣＦＢが配置されている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とシールＳＥとによって囲まれている。
【００９３】
図１３は、図１２に示した溝部ＧＲ１及びＧＲ２の位置を示す平面図である。  
溝部ＧＲ１は、第２方向Ｙに延出した部分ＧＲ１１及びＧＲ１２と、第１方向Ｘに延出した部分ＧＲ１３と、を有している。部分ＧＲ１１、ＧＲ１２はそれぞれ部分ＧＲ１３と繋がっている。本実施形態においては、溝部ＧＲ１の幅は、１００μｍ以上であることが望ましい。溝部ＧＲ１は、表示部ＤＡと実装部ＭＡとの間に形成されていない。実装部ＭＡ側においては表示部ＤＡからシールＳＥまでの距離が大きいため、配向膜ＡＬ１がシールＳＥに到達しない。そのため、表示部ＤＡの実装部ＭＡ側には配向膜ＡＬ１を堰き止めるための溝部ＧＲ１が形成されていなくても良い。溝部ＧＲ２は、第２方向Ｙに延出した部分ＧＲ２１及びＧＲ２２と、第１方向Ｘに延出した部分ＧＲ２３及びＧＲ２４と、を有している。部分ＧＲ２１及びＧＲ２２は、それぞれ部分ＧＲ２３及びＧＲ２４と繋がっている。
【００９４】
図１４は、図１２に示した第２実施形態にかかる表示パネルＰＮＬの変形例を示す断面図である。図１４に示す構成は、図１２に示した構成と比較して、周辺電極（第１周辺電極）ＰＲＥ１がシールＳＥの下に配置されている点で相違している。  
周辺電極ＰＲＥ１は、シールＳＥと絶縁膜１６との間に位置している。周辺電極ＰＲＥ１は、周辺配線ＷＲ３及び画素電極と同層に配置されており同一材料を用いて形成される。周辺電極ＰＲＥ１がシールＳＥ下に配置されることによって、シールＳＥの接着強度を強化することができるとともに、周辺配線ＷＲ１からの電界をシールドすることができる。  
このような構成においても、図１２に示したのと同様の効果を得ることができる。
【００９５】
図１５は、図１２に示した第２実施形態にかかる表示パネルＰＮＬの変形例を示す断面図である。図１５に示す構成は、図１２に示した構成と比較して、周辺電極（第２周辺電極）ＰＲＥ２がシールＳＥと重なる位置に配置されている点で相違している。  
周辺電極ＰＲＥ２は、絶縁膜１５の上に配置され、絶縁膜１６によって覆われている。周辺電極ＰＲＥ２は、共通電極、第１透明電極、第２透明電極と同層に配置されており同一材料を用いて形成される。周辺電極ＰＲＥ２がシールＳＥと重なる位置に配置されることによって、シールＳＥの接着強度を強化することができるとともに、周辺配線ＷＲ１からの電界をシールドすることができる。  
このような構成においても、図１２に示したのと同様の効果を得ることができる。
【００９６】
図１６は、図１３に示した領域Ｉ及び領域Ｊの拡大図である。  
図１６の（ａ）は、領域Ｉの拡大図である。溝部ＧＲ１の部分ＧＲ１１は、第１方向Ｘに幅Ｗ３１を有している。幅Ｗ３１は、約１５０μｍである。図１３に示した部分ＧＲ１２は、部分ＧＲ１１と同様の幅を有している。周辺配線ＷＲ３は、部分ＧＲ１１と表示部ＤＡとの間において第２方向Ｙに延出している。  
図１６の（ｂ）は、領域Ｊの拡大図である。部分ＧＲ１３は、第２方向Ｙに幅Ｗ３２を有している。幅Ｗ３２は、幅Ｗ３１より大きい。幅Ｗ３２は、約３５０μｍである。周辺配線ＷＲ３は、部分ＧＲ１３と表示部ＤＡとの間において第１方向Ｘに延出している。
【００９７】
以上説明したように、第２実施形態によれば、信頼性の低下を抑制することが可能な表示装置を得ることができる。
【００９８】
次に、第３実施形態に係る表示装置について詳細に説明する。
図１７は、図２に示したセンサ配線Ｌの端子部Ｔの比較例を示す平面図である。  
貫通孔ＣＨ６１は、端子部Ｔと重なる領域に位置している。貫通孔ＣＨ６１は、第１方向Ｘに幅Ｗ４１を有し、第２方向Ｙに幅Ｗ４２を有している。例えば、幅Ｗ４１は約５μｍであり、幅Ｗ４２は約１０μｍである。貫通孔ＣＨ６１は、側面ＳＳ１乃至ＳＳ４を有している。
【００９９】
図１８は、図１７に示したＫ−Ｍ線に沿った第１基板ＳＵＢ１の断面図である。  
貫通孔ＣＨ６１は、絶縁膜１４を周辺配線ＷＲ２まで貫通している。図１８に示す比較例においては、側面ＳＳ１と周辺配線ＷＲ２との間の角度θ１１、及び、側面ＳＳ２と周辺配線ＷＲ２との間の角度θ１２は、９０°より大きい。そのため、端子部Ｔは、側面ＳＳ１及びＳＳ２に追従できず断線してしまう。なお、図１７に示した側面ＳＳ３及びＳＳ４についても同様である。
【０１００】
図１９は、第３実施形態にかかる端子部Ｔを示す平面図である。図１９に示す構成は、図１７に示した構成と比較して、貫通孔（第７貫通孔）ＣＨ７１及び貫通孔（第８貫通孔）ＣＨ７２の幅が異なっている。  
貫通孔ＣＨ７１及びＣＨ７２は、端子部Ｔと重なる領域に位置している。貫通孔ＣＨ７１及びＣＨ７２は、第１方向Ｘに幅Ｗ５１を有し、第２方向Ｙに幅Ｗ５２を有している。幅Ｗ５１は図１７に示した貫通孔ＣＨ６１の幅Ｗ４１より小さく、幅Ｗ５２は幅Ｗ４２より小さい。例えば、幅Ｗ５１及び幅Ｗ５２は、それぞれ約３．５μｍである。貫通孔ＣＨ７１は側面ＳＳ１１乃至ＳＳ１４を有し、貫通孔ＣＨ７２は側面ＳＳ１５乃至ＳＳ１８を有している。
【０１０１】
本実施形態においては、幅Ｗ５１は図１０に示した貫通孔ＣＨ１１の第１方向Ｘの幅と略等しく、幅Ｗ５２は貫通孔ＣＨ１１の第２方向Ｙの幅と略等しい。
【０１０２】
図２０は、図１９に示したＮ−Ｏ線に沿った第１基板ＳＵＢ１の断面図である。  
貫通孔ＣＨ７１及びＣＨ７２は、絶縁膜１４を周辺配線（第１周辺配線）ＷＲ２まで貫通している。第３実施形態においては、側面ＳＳ１１と周辺配線ＷＲ２との間の角度θ２１、側面１２と周辺配線ＷＲ２との間の角度θ２２、側面ＳＳ１５と周辺配線ＷＲ２との間の角度θ２３、側面ＳＳ１６と周辺配線ＷＲ２との間の角度θ２４は、９０°以下である。そのため、端子部Ｔは、側面ＳＳ１１、ＳＳ１２、ＳＳ１５、ＳＳ１６に追従し、貫通孔ＣＨ７１及びＣＨ７２において周辺配線ＷＲ２と電気的に接続される。なお、図１９に示した側面ＳＳ１３、ＳＳ１４、ＳＳ１７、ＳＳ１８についても同様である。  
よって、端子部Ｔと重なる貫通孔ＣＨ７１及びＣＨ７２の幅を表示部ＤＡの貫通孔ＣＨ２１の幅と同等にすることによって、端子部Ｔの断線を抑制することができる。
【０１０３】
なお、図示した例では、端子部Ｔと重なる領域に２つの貫通孔ＣＨ７１及びＣＨ７２が形成されているが、貫通孔の数は、１つでも良いし、３つ以上でも良い。
【０１０４】
図２１は、図１６に示した領域Ｕにおける周辺配線ＷＲ３の比較例を示す平面図である。  
貫通孔ＣＨ８１及びＣＨ８２は、周辺配線ＷＲ３及び金属電極ＭＥと重なる領域に位置している。貫通孔ＣＨ８１は、第１方向Ｘに幅Ｗ６１を有し、第２方向Ｙに幅Ｗ６２を有している。貫通孔ＣＨ８２は、第１方向Ｘに幅Ｗ７１を有し、第２方向Ｙに幅Ｗ７２を有している。例えば、幅Ｗ６１及び幅Ｗ７１は略等しく約５μｍであり、幅Ｗ６２及び幅Ｗ７２は略等しく約１０μｍである。貫通孔ＣＨ８１は、側面ＳＳ２１乃至ＳＳ２４を有している。貫通孔ＣＨ８２は、側面ＳＳ２５乃至ＳＳ２８を有している。
【０１０５】
図２２は、図２１に示したＰ−Ｑ線に沿った第１基板ＳＵＢ１の断面図である。  
金属電極ＭＥは、絶縁膜１４と絶縁膜１５との間に位置している。貫通孔ＣＨ８１は、絶縁膜１４を周辺配線ＷＲ２まで貫通している。貫通孔ＣＨ８２は、絶縁膜１５を金属電極ＭＥまで貫通している。貫通孔ＣＨ８１において、側面ＳＳ２１と周辺配線ＷＲ２との間の角度θ３１、及び、側面ＳＳ２２と周辺配線ＷＲ２との間の角度θ３２は、９０°より大きい。そのため、金属電極ＭＥは、側面ＳＳ２１及びＳＳ２２に追従できず断線してしまう。なお、図２１に示した側面ＳＳ２３及びＳＳ２４についても同様である。貫通孔ＣＨ８２において、側面ＳＳ２５と金属電極ＭＥとの間の角度θ３３、及び、側面ＳＳ２６と金属電極ＭＥとの間の角度θ３４は、９０°より大きい。そのため、周辺配線ＷＲ３は、側面ＳＳ２５及びＳＳ２６に追従できず断線してしまう。なお、図２１に示した側面ＳＳ２７及びＳＳ２８についても同様である。
【０１０６】
図２３は、第３実施形態にかかる周辺配線ＷＲ３の領域Ｕを示す平面図である。図２３に示す構成は、図２１に示した構成と比較して、貫通孔（第９貫通孔）ＣＨ９１、貫通孔ＣＨ９２、貫通孔（第１０貫通孔）ＣＨ９３、貫通孔ＣＨ９４の幅が異なっている。  
貫通孔ＣＨ９１乃至ＣＨ９４は、周辺配線（第２周辺配線）ＷＲ３及び金属電極（第３金属電極）ＭＥと重なる領域に位置している。貫通孔ＣＨ９１及びＣＨ９２は、第１方向Ｘに幅Ｗ８１を有し、第２方向Ｙに幅Ｗ８２を有している。幅Ｗ８１は図２１に示した貫通孔ＣＨ８１の幅Ｗ６１より小さく、幅Ｗ８２は幅Ｗ６２より小さい。例えば、幅Ｗ８１及び幅Ｗ８２は、それぞれ約３．５μｍである。貫通孔ＣＨ９３及びＣＨ９４は、第１方向Ｘに幅Ｗ９１を有し、第２方向Ｙに幅Ｗ９２を有している。幅Ｗ９１は図２１に示した貫通孔ＣＨ８２の幅Ｗ７１より小さく、幅Ｗ９２は幅Ｗ７２より小さい。例えば、幅Ｗ９１及び幅Ｗ９２は、それぞれ約４μｍである。貫通孔ＣＨ９１は側面ＳＳ３１乃至ＳＳ３４を有し、貫通孔ＣＨ９２は側面ＳＳ３５乃至ＳＳ３８を有している。貫通孔ＣＨ９３は側面ＳＳ４１乃至ＳＳ４４を有し、貫通孔ＣＨ９４は側面ＳＳ４５乃至ＳＳ４８を有している。
【０１０７】
本実施形態においては、幅Ｗ８１は図１０に示した貫通孔ＣＨ１１の第１方向Ｘの幅と略等しく、幅Ｗ８２は貫通孔ＣＨ１１の第２方向Ｙの幅と略等しい。また、幅Ｗ９１は図１１に示した貫通孔ＣＨ２１の第１方向Ｘの幅と略等しく、幅Ｗ９２は貫通孔ＣＨ２１の第２方向Ｙの幅と略等しい。
【０１０８】
図２４は、図２３に示したＲ−Ｓ線に沿った第１基板ＳＵＢ１の断面図である。  
貫通孔ＣＨ９１及びＣＨ９２は、絶縁膜１４を周辺配線ＷＲ２まで貫通している。第３実施形態においては、側面ＳＳ３１と周辺配線ＷＲ２との間の角度θ４１、側面ＳＳ３２と周辺配線ＷＲ２との間の角度θ４２、側面ＳＳ３５と周辺配線ＷＲ２との間の角度θ４３、側面ＳＳ３６と周辺配線ＷＲ２との間の角度θ４４は、９０°以下である。そのため、金属電極ＭＥは、側面ＳＳ３１、ＳＳ３２、ＳＳ３５、ＳＳ３６に追従し、貫通孔ＣＨ９１及びＣＨ９２において周辺配線ＷＲ２と電気的に接続される。なお、図２３に示した側面ＳＳ３３、ＳＳ３４、ＳＳ３７、ＳＳ３８についても同様である。
【０１０９】
貫通孔ＣＨ９３及びＣＨ９４は、絶縁膜１５を金属電極ＭＥまで貫通している。第３実施形態においては、側面ＳＳ４１と金属電極ＭＥとの間の角度θ５１、側面ＳＳ４２と金属電極ＭＥとの間の角度θ５２、側面ＳＳ４５と金属電極ＭＥとの間の角度θ５３、側面ＳＳ４６と金属電極ＭＥとの間の角度θ５４は、９０°以下である。そのため、周辺配線ＷＲ３は、側面ＳＳ４１、ＳＳ４２、ＳＳ４５、ＳＳ４６に追従し、貫通孔ＣＨ９３及びＣＨ９４において金属電極ＭＥと電気的に接続される。なお、図２３に示した側面ＳＳ４３、ＳＳ４４、ＳＳ４７、ＳＳ４８についても同様である。
【０１１０】
よって、周辺配線ＷＲ３と重なる貫通孔ＣＨ９１及びＣＨ９２の幅を表示部ＤＡの貫通孔ＣＨ１１の幅と同等にし、貫通孔ＣＨ９３及びＣＨ９４の幅を表示部ＤＡの貫通孔ＣＨ２１の幅と同等にすることによって、金属電極ＭＥ及び周辺配線Ｗ３の断線を抑制することができる。
【０１１１】
なお、図示した例では、金属電極ＭＥと重なる領域において絶縁膜１４を貫通する２つの貫通孔ＣＨ９１及びＣＨ９２が形成されているが、絶縁膜１４を貫通する貫通孔の数は、１つでも良いし、３つ以上でも良い。同様に、金属電極ＭＥと重なる領域において絶縁膜１５を貫通する２つの貫通孔ＣＨ９３及びＣＨ９４が形成されているが、絶縁膜１５を貫通する貫通孔の数は、１つでも良いし、３つ以上でも良い。
【０１１２】
以上説明したように、第３実施形態によれば、製造歩留りの低下を抑制することが可能な表示装置を得ることができる。
【０１１３】
なお、第１及び第３実施形態にて開示した主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。また、第２実施形態にて開示した主要な構成は、液晶表示装置に適用可能である。
また、本明細書中の、略等しい、という表現は製造工程上の誤差を考慮したものである。例えば、貫通孔の幅は、各貫通孔の下底から上底の高さにおいて共通する高さ位置にて測定した場合で考えるものとする。
【０１１４】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１５】
ＤＳＰ…表示装置、ＤＥ１、ＤＥ２…ドレイン電極、ＳＷ…スイッチング素子、ＣＨ…貫通孔、１１〜１６…絶縁膜、ＭＥ１…第１金属電極、ＭＥ２…第２金属電極、
ＴＥ１…第１透明電極、ＴＥ２…第２透明電極、ＰＥ…画素電極、ＣＥ…共通電極、
ＢＲ…ブリッジ部、ＭＬ…金属配線、ＬＰ…線部、１００…台座部、
ＢＭ…遮光層、ＢＭ１１…第１部分、ＢＭ２１〜２３…第２部分、
ＳＢ１、ＳＢ２…積層体、１５１Ｅ、１５２Ｅ…端部、
ＤＡ…表示部、ＮＤＡ…非表示部、ＡＬ１、ＡＬ２…配向膜、
ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＳＥ…シール、ＬＣ…液晶層、
ＧＲ１、ＧＲ２…溝部、ＰＲＥ１、ＰＲＥ２…周辺電極、ＷＲ１〜ＷＲ３…周辺配線、
Ｔ…端子部、Ｗ…幅。
【図１】
2019139357.tif 000003
【図２】
2019139357.tif 000004
【図３】
2019139357.tif 000005
【図４】
2019139357.tif 000006
【図５】
2019139357.tif 000007
【図６】
2019139357.tif 000008
【図７】
2019139357.tif 000009
【図８】
2019139357.tif 000010
【図９】
2019139357.tif 000011
【図１０】
2019139357.tif 000012
【図１１】
2019139357.tif 000013
【図１２】
2019139357.tif 000014
【図１３】
2019139357.tif 000015
【図１４】
2019139357.tif 000016
【図１５】
2019139357.tif 000017
【図１６】
2019139357.tif 000018
【図１７】
2019139357.tif 000019
【図１８】
2019139357.tif 000020
【図１９】
2019139357.tif 000021
【図２０】
2019139357.tif 000022
【図２１】
2019139357.tif 000023
【図２２】
2019139357.tif 000024
【図２３】
2019139357.tif 000025
【図２４】
2019139357.tif 000026