(57)【要約】【課題】チャネルごとのデータ出力の優先順の設定と、優先順の低いチャネルにおけるデータの滞留とのバランスをとることを可能にする出力装置の提供。【解決手段】出力装置は、保持するデータの出力を要求する要求信号に対する許可信号が送付された場合に前記データを含むデータ信号の前記調停部への送付を逐次行い、前記要求信号の送付時と前記許可信号の受領時との差が閾値以上の場合に、通知信号を前記調停部に送付するチャネル部群と、各チャネル部から送付された前記データ信号について、前記通知信号がない場合は予め設定された前記チャネル部についての優先順に従う後段への出力を行い、また、前記通知信号があった場合には、前記送付があった前記通知信号の組合せから定めた前記チャネル部が送付する前記データ信号の前記出力を行う、調停部と、を備える。【選択図】      図１
2019139410.tif 000002
【特許請求の範囲】
【請求項１】
保持するデータの出力信号への組み込みを要求する要求信号を調停部に送付し、前記要求信号に対する許可信号を受けた場合に前記データを含むデータ信号を前記調停部へ逐次送り、それとともに、前記要求信号の送付時と前記許可信号の受領時との差が閾値以上の場合に、通知信号を前記調停部に送る送付部からなる送付部群と、
前記送付部群の各送付部から送られた前記データ信号について、前記通知信号を受けない場合は予め設定された前記送付部についての優先順に従う後段への出力を行い、また、前記通知信号を受けた場合には、当該通知信号から定めた前記送付部から受けた前記データ信号の前記出力を行う、前記調停部と
を備え、
前記要求信号、前記データ信号、前記許可信号及び前記通知信号の各々について前記送付部又は前記調停部が行う処理がプログラムの実行によるものを含まない、
出力装置。
【請求項２】
前記出力が、一つの信号に組み込んだ上でのものである、請求項１に記載された出力装置。
【請求項３】
前記優先順の設定を、前記要求信号の各々をある時間無効化するマスク信号の設定により行う、請求項１又は請求項２に記載された出力装置。
【請求項４】
前記通知信号の組合せと前記マスク信号の組合せとの対応が予め定められている、請求項３に記載された出力装置。
【請求項５】
入力される第一信号により、前記対応が変更可能である、請求項４に記載された出力装置。
【請求項６】
入力される第二信号により、前記マスク信号の信号レベルを、すべて、前記無効化を行う信号レベルにする、請求項３乃至請求項５のうちのいずれか一に記載された出力装置。
【請求項７】
特定の前記送付部からの前記要求信号についての前記許可信号が、前記調停部からその前記送付部に送付されている間は、その前記調停部は、その前記許可信号を、他の前記送付部に係る前記許可信号に切り替えない、請求項１乃至６のうちのいずれか一に記載された出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを出力する方法に関する。
【背景技術】
【０００２】
データの転送処理を行うデータ転送装置には、通信用に割り当てられた周波数帯域のチャネルに対応して、転送対象のデータを一時的に保存するためのメモリとして機能する複数のＦＩＦＯを備えるものがある。上記は、例えば、特許文献１の背景技術の項及び特許文献２乃至４に記述がある。ここで、ＦＩＦＯは、Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔの略である。上記データ転送装置は、複数のチャネルに予め設定された優先順に従い、複数のＦＩＦＯに蓄積されたデータを順次出力する。具体的には、そのデータ転送装置は、優先順の高いチャネルのデータを優先して転送処理を行い、優先順の高いチャネルのＦＩＦＯが空になってから優先順の低いＦＩＦＯのデータの転送処理を開始する。
【０００３】
上記データ転送装置は、全体のデータ処理量が増えると、優先順の低いチャネルのデータの滞留時間が積み重なり、優先順の高いチャネルのデータに比べて、出力されるまでの時間が大幅に遅延することがある。上記データ転送装置は、当該遅延により、いずれかのＦＩＦＯのデータの蓄積数が蓄積可能なデータ数に到達すると、データ転送装置は、そのチャネルのデータを受け入れることができなくなる。
【０００４】
ここで、特許文献１は、上記課題を解決するために、複数のバッファ部と調停回路と制御部とを有するデータ転送装置を開示する。前記バッファ部は、予め決められた優先順に対応して設けられ、入力されるデータを保存し、該データの保存時間を計測する。前記調停回路は、前記複数のバッファ部に格納されるデータの出力順序を、前記優先順に従い決める。前記制御部は、前記複数のバッファ部のそれぞれが計測する前記保存時間のうち、いずれかの保存時間が第１の閾値に達すると、該保存時間が第１の閾値に達したデータの出力順序を、前記調停回路が決めた出力順序のうち最も早い順序に設定する。
【０００５】
また、非特許文献３は、前述のＦＩＦＯの製品例を開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−２３５３７０号公報
【特許文献２】特開２００５−３１６８６６号公報
【特許文献３】特開平０２−０４５８５７号公報
【特許文献４】特開平０９−１９８３４２号公報
【非特許文献】
【０００７】
【非特許文献１】非同期デュアルポートＲＡＭ、Ｉｎｔｅｇｒａｔｅｄ  Ｄｅｖｉｃｅ  Ｔｅｃｈｎｏｌｏｇｙ、［平成２９年１１月２７日検索］、インターネット（ｈｔｔｐｓ：／／ｊａ．ｉｄｔ．ｃｏｍ／ｐｒｏｄｕｃｔｓ／ｍｅｍｏｒｙ−ｌｏｇｉｃ／ｍｕｌｔｉ−ｐｏｒｔ−ｍｅｍｏｒｙ／ａｓｙｎｃｈｒｏｎｏｕｓ−ｄｕａｌ−ｐｏｒｔ−ｒａｍｓ）
【非特許文献２】同期デュアルポートＲＡＭ、Ｉｎｔｅｇｒａｔｅｄ  Ｄｅｖｉｃｅ  Ｔｅｃｈｎｏｌｏｇｙ、［平成２９年１１月２７日検索］、インターネット（ｈｔｔｐｓ：／／ｊａ．ｉｄｔ．ｃｏｍ／ｐｒｏｄｕｃｔｓ／ｍｅｍｏｒｙ−ｌｏｇｉｃ／ｍｕｌｔｉ−ｐｏｒｔ−ｍｅｍｏｒｙ／ｓｙｎｃｈｒｏｎｏｕｓ−ｄｕａｌ−ｐｏｒｔ−ｒａｍｓ）
【非特許文献３】ＬｏｇｉＣＯＲＥ  ＩＰ  ＦＩＦＯ  Ｇｅｎｅｒａｔｏｒ  ｖ９．３  Ｐｒｏｄｕｃｔ  Ｇｕｉｄｅ  ＰＧ０５７  Ｄｅｃｅｍｂｅｒ  １８，  ２０１２，  ＸＩＬＩＮＸ社、［平成３０年１月２３日検索］、インターネット（ｈｔｔｐｓ：／／ｗｗｗ．ｘｉｌｉｎｘ．ｃｏｍ／ｓｕｐｐｏｒｔ／ｄｏｃｕｍｅｎｔａｔｉｏｎ／ｉｐ＿ｄｏｃｕｍｅｎｔａｔｉｏｎ／ｆｉｆｏ＿ｇｅｎｅｒａｔｏｒ／ｖ９＿３／ｐｇ０５７−ｆｉｆｏ−ｇｅｎｅｒａｔｏｒ．ｐｄｆ）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１が開示する方法は、各チャネルのデータを後段に出力する優先順の設定処理を行うために、所定のプログラムがコンピュータに上記処理を実行させることを必要とする。そのため、前記方法は、コンピュータが備える中央演算処理装置の負荷を増大させ、また、プログラムによる処理の暴走の懸念があり、さらには、プログラムの作り込みが必要になるという課題がある。
【０００９】
本発明は、チャネル部ごとのデータに係る出力優先順と滞留とのバランスをとる出力装置を、中央演算処理装置への負荷が少なく、またプログラムによる処理の暴走の懸念がなくプログラムの作り込みが必要ない構成にすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明の出力装置は、保持するデータの出力信号への組み込みを要求する要求信号を調停部に送付し、前記要求信号に対する許可信号を受けた場合に前記データを含むデータ信号を前記調停部へ逐次送り、それとともに、前記要求信号の送付時と前記許可信号の受領時との差が閾値以上の場合に、通知信号を前記調停部に送るチャネル部からなるチャネル部群と、前記チャネル部群の各チャネル部から送られた前記データ信号について、前記通知信号を受けない場合は予め設定された前記チャネル部についての優先順に従う後段への出力を行い、また、前記通知信号を受けた場合には、当該通知信号から定めた前記チャネル部から受けた前記データ信号の前記出力を行う、前記調停部と、を備え、前記要求信号、前記データ信号、前記許可信号及び前記通知信号の各々について前記送付部又は前記調停部が行う処理がプログラムの実行によるものを含まない。
【発明の効果】
【００１１】
本発明の出力装置は、チャネル部ごとのデータに係る出力優先順と滞留とのバランスをとる出力装置を、中央演算処理装置への負荷が少なく、またプログラムによる処理の暴走の懸念がなくプログラムの作り込みが必要ない構成で実現し得る。
【図面の簡単な説明】
【００１２】
【図１】第一実施形態の出力装置の構成例を表す概念図である。
【図２】ＡＬＭ（Ａｌａｒｍ）検出部の構成例を表す概念図である。
【図３】ＡＬＭ検出部の動作例を表す概念図である。
【図４】第一実施形態の調停部の構成例を表す概念図である。
【図５】マスク部の構成例を表す概念図である。
【図６】プライオリティエンコーダ（ＰＥ）の構成例を表す概念図である。
【図７】各信号の動作タイミング例を表す図（その１）である。
【図８】各信号の動作タイミング例を表す図（その２）である。
【図９】各信号の動作タイミング例を表す図（その３）である。
【図１０】各信号の動作タイミング例を表す図（その４）である。
【図１１】第一実施形態における、アラーム信号の信号レベルとマスク信号の信号レベルとの対応関係の例を表す図である。
【図１２】第二実施形態の調停部の構成例を表す概念図である。
【図１３】第二実施形態における、アラーム信号の信号レベルとマスク信号の信号レベルとの対応関係の例を表す図である。
【図１４】第三実施形態の調停部の構成例を表す概念図である。
【図１５】信号ｓｖｆｌ及びデータ信号ｓｖｒｄｔにより搬送されるデータの例であるパケット７０１を表すイメージ図である。
【図１６】第四実施形態のプライオリティエンコーダ（ＰＥ）の構成例を表す概念図である。
【図１７】最終データ検出部の構成例を表す概念図である。
【図１８】ラッチ回路の構成例を表す概念図である。
【図１９】タイミング生成回の構成例を表す概念図である。
【図２０】ＰＥにおける信号のタイミングチャート例（その１）を表す概念図である。
【図２１】ＰＥにおける信号のタイミングチャート例を表す概念図である。
【図２２】実施形態の出力装置の最小限の構成を表すブロック図である。
【発明を実施するための形態】
【００１３】
実施形態において説明する出力装置は、いずれも、特許文献１が開示する転送装置をプログラムによる処理を用いずに構成したものである。
＜第一実施形態＞
第一実施形態は、チャネル（以下、ＣＨとも記す）ごとのデータ出力の優先順と、優先順の低いＣＨにおけるデータの滞留とのバランスをとり得る出力装置に関する実施形態である。
【００１４】
なお、以下の実施形態の説明は、各信号のレベルを、１をアクティブレベル、０を非アクティブレベルとする正論理で表すが、負論理を適用しても良い。また、後述のマスクを行う信号については、マスクを行う信号レベルを非アクティブレベルとし、マスクを行わない信号レベルをアクティブレベルとする。
［構成と動作］
図１は、第一実施形態の出力装置の例である出力装置１００の構成を表す概念図である。
【００１５】
出力装置１００は、予め設定されたＣＨの優先順に従い各ＣＨに係るデータ列の部分をつなぎ合わせ、出力装置１００の後段に出力するための装置である。ここで、前記ＣＨは、通信用に割り当てられた周波数帯域を表すものである。
出力装置１００は、例えば、モバイルワイヤレス通信における基地局において用いられる（特許文献１参照）。
【００１６】
出力装置１００の各構成は、図示しない共通のクロック信号発生源からのクロック信号に同期して、各処理を行うものとする。
【００１７】
図１に表すように、出力装置１００はＣＨ部９０１乃至９０ｎのｎ個のＣＨ部と、調停部４０１とを備える。
【００１８】
ＣＨ部９０ｖ（ｖは１以上ｎ以下）は、マスタ１０ｖと、ＦＩＦＯ２０ｖと、ＡＬＭ検出部３０ｖとを備える。ここで、ＦＩＦＯは、Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔの略である。また、ＡＬＭはＡｌａｒｍの略である。
【００１９】
なお、ｖが２以上の各ＣＨ部が備える上述の構成は、図示を省略してある。
【００２０】
各ＣＨ部には、前述のＣＨの優先順に対応する優先順が設定されている。ここでは、仮に、前記ｖの値が小さいものほど優先順が高いものとする。
【００２１】
まず、出力装置１００の構成及び動作の概要の説明を行う。
【００２２】
ＦＩＦＯ２０ｖは、マスタ１０ｖ（ｖは１以上ｎ以下）から送付されたデータを格納し、調停部４０１との間で送付に関する合意が取れた場合に、そのデータを調停部４０１に送付する。当該合意は、ＦＩＦＯ２０ｖ（ｖは１以上ｎ以下）からの送付要求に対する許可が調停部４０１から得られることにより成立する。
【００２３】
ＦＩＦＯ２０ｖから調停部４０１に前記データが送付された場合は、調停部４０１は、その信号を、一本の出力信号に組み込んで、調停部４０１の後段に出力する。
【００２４】
前記許可は、原則は、前記優先順に従って行われる。従い、二つのＦＩＦＯ２０ｖから、調停部４０１に対して、同時に前記送付要求が送付された場合には、前記許可は、原則として、ｖの値がより小さいＦＩＦＯ２０ｖからの前記送付要求に対して、調停部４０１から送られる。
【００２５】
ＡＬＭ検出部３０ｖ（ｖは１以上ｎ以下）は、ＦＩＦＯ２０ｖから調停部４０１に対して前記送付要求を送付してから、調停部４０１からＦＩＦＯ２０ｖに対して、その送付要求についての前記許可が送付される間での時間を監視する。当該時間は、ＦＩＦＯ２０ｖから調停部４０１への前記データの送付が滞留している時間を表す。
【００２６】
ＡＬＭ検出部３０ｖは、前記時間が所定の閾値を超えると、調停部４０１に、その送付要求に対する前記許可を、前記優先順に拘わらず強制的に送付させるための信号を送付する。
【００２７】
それにより、調停部４０１は、その送付要求に対する前記許可をＦＩＦＯ２０ｖに対して送付する。これにより、ＦＩＦＯ２０１は、保持する前記データを、調停部４０１に送付する。
【００２８】
以上により、出力装置１００においては、原則前記優先順に従う各ＣＨ部からのデータの出力と、各ＣＨ部のデータの出力に所定の滞留が生じた場合のそのＣＨ部のデータの強制出力とが行われる。
【００２９】
以下、図１に表す構成を、より詳細に説明する。
【００３０】
マスタ１０ｖ（ｖは１以上ｎ以下）は、前述の所定のデータを保持している。そして、マスタ１０ｖは、前記データを含むデータ信号ｓｖｄｔをＦＩＦＯ２０ｖに送り、格納させる。
【００３１】
マスタ１０ｖは、また、ＦＩＦＯ２０ｖに、データ信号ｓｖｄｔの書き込みと停止とを行わせるための信号ｓ１ｗｅを送付する。
【００３２】
マスタ１０ｖは、また、ＦＩＦＯ２０ｖから送付された信号ｓｖｆｌの信号レベルが１か０かを判定する。信号ｓｖｆｌは、ＦＩＦＯ２０ｖが備える図示しない記録部が保持している前記データの量が閾値を超えた場合に、１のレベルになる信号である。
【００３３】
ＦＩＦＯ２０ｖ（ｖは１以上ｎ以下）は、マスタ１０ｖから送付される信号ｓｖｗｅが、ＦＩＦＯ２０ｖにデータ信号ｓｖｄｔが１のレベルである時間帯に、データ信号ｓｖｄｔにより送られたデータを格納する。
【００３４】
ＦＩＦＯ２０ｖは、また、ＦＩＦＯ２０ｖの備える前記記録部が格納するデータの量が前記閾値を超えた場合に、マスタ１０ｖに送付する信号ｓｖｆｌを１の信号レベルにする。
【００３５】
ＦＩＦＯ２０ｖは、また、前記記録部が前記データを格納している場合に、調停部４０１に送付する読み込みを要求する要求信号ｓｖｒｑを、要求することを表すｖの信号レベルにする。
【００３６】
ＦＩＦＯ２０ｖは、また、調停部４０１がＦＩＦＯ２０ｖに入力する、データ信号の送付を許可する許可信号ｓｖａｋが、許可することを表す１の信号レベルである場合に、ＦＩＦＯ２０ｖが保持する前記データを順次読み出す。そして、ＦＩＦＯ２０ｖは、読み出した前記データを、データ信号ｓｖｒｄｔに含め、調停部４０１に送付する。
【００３７】
ＦＩＦＯ２０ｖから調停部４０１に送付される要求信号ｓｖｒｑと、調停部４０１からＦＩＦＯ２０ｖに送付される許可信号ｓｖａｋとは、ＡＬＭ検出部３０ｖにも送付される。
【００３８】
ＡＬＭ検出部３０ｖ（ｖは１以上ｎ以下）は、ＦＩＦＯ２０ｖから送付された要求信号ｓｖｒｑが１の信号レベルに変わった時刻から、調停部４０１から入力された許可信号ｓｖａｋが１の信号レベルに変わる時刻までの時間をカウントする。ＡＬＭ検出部３０ｖは、前記カウントに係るカウント値が閾値Ｔｔｈに到達すると、調停部４０１に送るアラーム信号ｓｖａｌを、アラームがあることを表す１の信号レベルにする。
【００３９】
図１に表す調停部４０１には、ＣＨ部９０ｖ（ｖは１以上ｎ以下）の各々が送付する、要求信号ｓｖｒｑ、アラーム信号ｓｖａｌ及びデータ信号ｓｖｒｄｔが入力される。調停部４０１は、これらの信号から、調停後データ信号ｓｄｔと、調停後データ信号ｓｄｔに係るイネーブル信号である可能化信号ｓｅｎとを作成し、調停部４０１の後段に出力する。ここで、調停は、ＣＨ部９０ｖ（ｖは１以上ｎ以下）に設定された優先順を考慮して調停部４０１からのデータの出力順序を決めることである。また、前記優先順は、調停部４０１がそのＣＨ部のデータを出力する優先度の順位である。ただし前記優先度は原則的なものであり、後述のようにあるＣＨ部においてデータの滞留が生じた場合には、そのＣＨ部のデータを優先的に出力する処理が行われる。
【００４０】
図１に表すＦＩＦＯ２０１としては、例えば、非特許文献３に記載されたものを用いる。同文献が開示するＦＩＦＯは、ハードウェアであるＦＰＧＡにより構成されている。
【００４１】
図２は、図１に表すＡＬＭ検出部３０１の構成例を表す概念図である。
【００４２】
ＡＬＭ検出部３０１は、ＡＮＤ素子３１１と、カウンタ３１６と、比較器３２１と、反転素子３２６と、ＡＮＤ素子３３１と、反転素子３３６とを備える。
【００４３】
図２に表す端子Ｈ及びＩは、図１に表すＦＩＦＯ２０１及び調停部４０１に接続されている。また、端子Ｊは、調停部４０１に接続されている。
【００４４】
ＡＮＤ素子３３１は、端子Ｈを介してＦＩＦＯ２０１から入力される要求信号ｓ１ｒｑと、調停部４０１から端子Ｉを介して入力される許可信号ｓ１ａｋとの信号レベルが等しい場合には０を、異なる場合には１を、それぞれ、出力する。当該出力に係る出力先は、反転素子３３６及びカウンタ３１６のリセット（Ｒ）端子である。
【００４５】
その結果、ＡＮＤ素子３１１は、要求信号ｓ１ｒｑの信号レベルが１で、かつ、許可信号ｓ１ａｋの信号レベルが０の場合に１を、それ以外の場合は０を、それぞれ、カウンタ３１６に出力する。
【００４６】
カウンタ３１６には、前述のクロック信号が入力されている。カウンタ３１６は、ＡＮＤ素子３３１からの出力が１に変わるとクロック周期のカウントを開始する。そして、カウンタ３１６は、ＡＮＤ素子３１１から入力される信号の信号レベルが１の間、１クロック周期ごとに１加算した出力信号を、比較器３２１に出力する。カウンタ３１６は、ＡＮＤ素子３１１から入力される信号の信号レベルが０の間は、０を出力する。
【００４７】
比較器３２１は、カウンタ３１６からの出力信号の値が、設定されている閾値を超えるとアラーム信号ｓ１ａｌの信号レベルを０から１に切り替える。比較器３２１は、カウンタ３１６からの出力信号の値が、設定されている閾値を下回ると、アラーム信号ｓ１ａｌの信号レベルを０に切り替える。
【００４８】
図３は、図２に表すＡＬＭ検出部３０１の動作例を表す概念図である。ここでは、前述の閾値は１２７であるものとしている。
【００４９】
図３に表すように時刻ｔ１で要求信号ｓ１ｒｑの信号レベルが０から１に切り替わり、許可信号の信号レベルは０のままだとする。この場合、図２に表すＡＮＤ素子３１１は、カウンタ３１６に１の信号レベルの信号を出力し、カウンタ３１６はカウントを開始する。
【００５０】
そして、カウンタ３１６のカウント値が１２０の時に、許可信号ｓ１ａｋの信号レベルが０に切り替わったとする。その場合、ＡＮＤ素子３１１からの信号レベルが０に切り替わるので、カウンタ３１６は出力値を０に切り替える。
【００５１】
図２に表す比較器３２１は、カウンタ３１６からの出力値が保持している１２７より小さいので、アラーム信号ｓ１ａｌの信号レベルを０に維持する。
【００５２】
その後、時刻ｔ３で要求信号ｓ１ｒｑの信号レベルが０になるが、ＡＮＤ素子３１１からの信号レベルは０のままである。
【００５３】
その後、図３に表すように時刻ｔ４で要求信号ｓ１ｒｑの信号レベルが０から１に切り替わり、許可信号の信号レベルは０のままだとする。この場合、図２に表すＡＮＤ素子３１１は、カウンタ３１６に１の信号レベルの信号を出力し、カウンタ３１６はカウントを開始する。
【００５４】
そして、時刻ｔ５で、比較器３２１は、カウンタ３１６からのカウント値が１２７に達した場合に、アラーム信号ｓ１ａｌの信号レベルを１にする。
【００５５】
その後、時刻ｔ６で、要求信号ｓ１ｒｑの信号レベルが０になり、それにともない、ＡＮＤ素子３１１からの信号レベルが０に切り替わる。そして、カウンタ３１６はカウント値を０にする。そして、比較器３２１は、アラーム信号ｓ１ａｌの信号レベルを０に切り替える。
【００５６】
図４は、図１に表す調停部４０１の構成例を表す概念図である。
【００５７】
図１に表す調停部４０１は、例えば、図４に表すように、変換部４１１と、マスク部４１２と、ＰＥ４１３とを備える。ここで、ＰＥは、プライオリティエンコーダの略である。
【００５８】
変換部４１１には、各ＣＨ部から出力されたアラーム信号ｓｖａｌ（ｖは１以上ｎ以下）が入力される。変換部４１１は、アラーム信号ｓｖａｌの入力により、マスク信号ｓｖｍｋを、マスク部４１２に出力する。変換部４１１に入力されるアラーム信号と変換部４１１から出力されるマスク信号との対応関係の例は、図１１を参照して後述する。ここで、マスク信号は、そのマスク信号がマスクを行う０の信号レベルの期間、相手方の信号を０の信号レベルにする信号である。
【００５９】
前記対応関係を表す情報は、変換部４１１に、予め格納されている。
【００６０】
変換部４１１としては、例えば、周知のデュアルポートＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ、非特許文献１及び２参照）を用いる。
【００６１】
マスク部４１２は、要求信号ｓｖｒｑ（ｖは１以上ｎ以下）の各々を、この順に、変換部４１１から入力されたマスク信号ｓｖｍｋの各々によりマスクしたマスク後要求信号ｓｖｍｒｑをＰＥ４１３に入力する。
【００６２】
ＰＥ４１３は、マスク部４１２から入力されたマスク後要求信号ｓｖｍｒｑ（ｖは１以上ｎ以下）により定める優先順に従い、要求信号ｓｖｒｑのいずれかを有効化し、他を無効化する。そして、ＰＥ４１３は、有効化した要求信号に係るＣＨ部についての、許可信号を１の信号レベルにする。
【００６３】
ＰＥ４１３は、また、ＣＨ部９０ｖ（ｖは１以上ｎ以下）より入力されたデータ信号ｓｖｒｄｔから、１の信号レベルの許可信号に対応するＣＨ部のデータ信号ｓｖｒｄｔのいずれかを選択する。そして、ＰＥ４１３は、選択したデータ信号を、調停後データ信号ｓｄｔとして、前記後段に出力する。ＰＥ４１３は、調停後データ信号ｓｄｔの出力とともに、前記後段において調停後データ信号ｓｄｔに関する処理を可能にする可能化信号ｓｅｎ信号を、前記後段に出力する。
【００６４】
図５は、図４に表すマスク部４１２の構成例を表す概念図である。
【００６５】
図５に表すマスク部４１２は、ｎ個のＡＮＤ素子であるＡＮＤ素子４２ｖ（ｖは１以上ｎ以下）を備える。
【００６６】
各ＡＮＤ素子には、図１に表すＣＨ部９０ｖ（ｖは１以上ｎ以下）の対応する各々からの要求信号（要求信号ｓｖｒｑのいずれか）と、マスク信号（マスク信号ｓｖｍｋのいずれか）とが入力される。
【００６７】
各ＡＮＤ素子は、入力された要求信号とマスク信号との論理積であるマスク後要求信号ｓｖｍｒｑ（ｖは１以上ｎ以下）を、図４に表すＰＥ４１３に出力する。
【００６８】
図６は、図４に表すＰＥ４１３の構成例を表す概念図である。図６に表す各素子において、同図に向かって左側の端子が入力端子であり、右側の端子が出力端子である。
【００６９】
ＰＥ４１３は、ｎ−１個のＡＮＤ素子であるＡＮＤ素子４３２乃至４３ｎと、ｎ個のＳＲタイプのフリップフロップ（ＦＦ）であるＦＦ４４１乃至４４ｎと、セレクタ（ＳＥＬ）であるＳＥＬ４５１と、を備える。
【００７０】
図６に表すＰＥ４１３は、図１に表す出力装置１００において、符号の数字の小さいＣＨ部ほど、前記優先順が高いことを前提としている。
【００７１】
各ＡＮＤ素子には、同図においてそのＡＮＤ素子の並びの左側からマスク後要求信号（マスク後要求信号ｓｖｍｒｑのうちのいずれか）が入力される。
【００７２】
ＡＮＤ素子４３２乃至４３ｎの各々には、また、入力されるマスク後要求信号のｓの次の数字よりｓの次の数字が小さい符号で表す二次マスク後要求信号の１と０とを反転させた信号が、すべて、入力される。ここで、二次マスク後要求信号は、次に説明するように、各ＡＮＤ素子からの出力信号である。
【００７３】
各ＡＮＤ素子は、入力されたすべての信号の論理積である、前述の二次マスク後要求信号（二次マスク後要求信号ｓ２ａｍｒｑ乃至ｓｎａｍｒｑのいずれか）を出力する。
【００７４】
なお、二次マスク後要求信号ｓ１ａｍｒｑは、マスク後要求信号ｓ１ｍｒｑに等しい。
【００７５】
このように、いずれの前記二次マスク後信号も、前記二次マスク後信号を表す符号がより小さい前記二次マスク後信号のいずれかの信号レベルが１の間は０になる。そのため、二次マスク後要求信号ｓ２ａｍｒｑ乃至ｓｎａｍｒｑの各々における１の信号レベルは、時間軸において、互いに重なり合わない。また、二次マスク後要求信号ｓｍａｍｒｑ（ｍは１以上ｎ以下）においては、ｍが小さいものほど、１の信号レベルをとることが、優先されている。
【００７６】
一方、各ＦＦのＲ端子（リセット端子）には、データ出力完了信号が入力される。データ出力完了信号は、パルス状の信号であり、すべてのマスタのデータの転送が完了したタイミングで、各ＦＦに入力される。各ＦＦが保持する情報は、データ出力完了信号の入力によりクリアされる。
【００７７】
ＰＥ４１３においては、マスク後要求信号ｓ１ｍｒｑは、特に他の信号によりマスクされずに、ＦＦ４４１のＳ端子に入力される。また、ＰＥ４１３においては、ｗの値が２以上ｎ以下のマスク後要求信号ｓｗｍｒｑは、マスク後要求信号ｓ（ｗ−１）ｍｒｑの反転信号によりマスクされる。そのため、マスク後要求信号ｓｗｍｒｑは、マスク後要求信号ｓ（ｗ−１）ｍｒｑが１の期間は０になる。当該マスクが行われたマスク後要求信号ｓｗｍｒｑである第二マスク後要求信号ｓｗａｍｒｑは、対応する各ＦＦのＳ端子に入力される。上記により、各第二マスク後要求信号は、一段上位の第二マスク後信号が１の期間はマスクされ０になる。
【００７８】
各ＦＦのＲ端子に入力されるデータ出力信号の信号レベルは、いずれかのマスタに転送すべきデータがある間は０である。その間、ＦＦ４４１乃至４４ｎの各々は、Ｓ端子に１が入力される期間は、１を出力し、Ｓ端子に０が入力される期間は何も出力しない。
【００７９】
各ＦＦからの出力は、対応する許可信号（許可信号ｓ１ａｋ乃至ｓｎａｋのいずれか）になる。許可信号ｓ１ａｋ乃至ｓｎａｋは、図１に表すＣＨ部のうちの対応するものが備えるＦＩＦＯに入力される。許可信号ｓ１ａｋ乃至ｓｎａｋは、また、ＳＥＬ４５１にも入力される。
【００８０】
ＳＥＬ４５１には、許可信号ｓ１ａｋ乃至ｓｎａｋと、データ信号ｓ１ｒｄｔ乃至ｓｎｒｄｔとが入力される。
【００８１】
ＳＥＬ４５１は、許可信号ｓｐａｋ（ｐは１以上ｎ以下）が１の信号レベルの時に、データ信号ｓｐｒｄｔを、調停後データ信号ｓｄｔとして出力する。
【００８２】
ＳＥＬ４５１は、許可信号ｓｐａｋ（ｐは１以上ｎ以下）のうちのいずれかが１の信号レベルの時に信号レベルを１とする可能化信号ｓｅｎを、出力装置１００の後段に出力する。
【００８３】
ＰＥ４１３は、優先順のより高いＣＨ部のマスク後要求信号により、優先順のより低いＣＨ部の読み込み要求信号をマスクする。そのため、ＰＥ４１３は、原則、優先順の高いＣＨ部のデータ信号を、原則、優先的に、調停後データ信号に組み込んで、後段に出力する。
【００８４】
ただし、優先順のより高いＣＨ部のデータ信号の後段への出力が過度に優先されると、優先順の低いＣＨ部のデータ信号の後段への出力に過度の滞留が生じる場合があり得る。この問題を防ぐための調整は、ＡＬＭ検出部３０ｑ（ｑは１以上ｎ以下）と図４に表す変換部４１１と、マスク部４１２とが行う。ＡＬＭ検出部３０ｑは、ＦＩＦＯが要求信号を１の信号レベルに変更してから、調停部４０１がその要求信号に対応する許可信号を１の信号レベルに変更するまでの時間により、あるＣＨ部のデータ信号に滞留があることを検出する。そして、ＡＬＭ検出部３０ｑは、そのＣＨについてのアラーム信号を変換部４１１に送付する。そして、変換部４１１及びマスク部４１２は、当該滞留の解消を目指すように予め設定されたマスク後要求信号を、ＰＥ４１３に入力する。
【００８５】
これらにより、出力装置１００は、ＣＨ部ごとのデータ出力の優先順と、優先順の低いＣＨ部におけるデータの滞留とのバランスをとることを、可能にする。
【００８６】
出力装置１００は、さらに、上記説明により明らかなように、プログラムによる処理を用いずに構成することが可能である。
［具体例］
図７乃至図１０は、図１に表す出力装置１００における、各信号の動作タイミング例を表す図である。
【００８７】
図７乃至図９の各々は、この順に、ＣＨ部９０１乃至９０３の各々における各信号の動作タイミング例を表す。また、図１０は、調停部４０１における各信号の動作タイミング例を表す。
【００８８】
また、図７乃至図１０では、図１に表す出力装置１００は、ＣＨ部９０１乃至９０３の三つのＣＨ部を備え、各ＣＨ部から出力されるデータの前記優先順は、チャンネルを表す符号の番号が小さいものほど高いとする。また、ＡＬＭ検出部３０１が調停部４０１にアラーム信号を出力するまでのカウント値をＦＦＦＦとする。
【００８９】
また、以下の説明においては、変換部４１１が保持する、入力されるアラーム信号と出力するマスク信号との対応関係は、後述の図１１に表すものとする。
【００９０】
ＦＩＦＯ２０１は、図７に表すように、時刻Ｔ１以降において、要求信号ｓ１ｒｑの信号レベルを１にすることを仮定する。
【００９１】
また、ＦＩＦＯ２０２は、図８に表すように、時刻Ｔ３からＴ８の間で、要求信号ｓ２ｒｑの信号レベルを１にすることを仮定する。
【００９２】
ＦＩＦＯ２０３は、図９に表すように、時刻Ｔ２からＴ７の間で、要求信号ｓ３ｒｑを１にすることを仮定する。
【００９３】
これらを受けて、図１に表す調停部４０１は、図７に表すように、時刻Ｔ１からＴ５の間及びＴ８以降で許可信号ｓ１ａｋを１にすることを仮定する。また、調停部４０１は、時刻Ｔ７とＴ８の間で、許可信号ｓ２ａｋを１にすることを仮定する。また、調停部４０１は、時刻Ｔ５とＴ７の間で、許可信号ｓ２ａｋを１にすることを仮定する。
【００９４】
以下、以上説明した事項を前提に、出力装置１００の動作例を説明する。
【００９５】
図７に表すように、要求信号ｓ１ｒｑの信号レベルが０から１に変化した時刻と許可信号ｓ１ａｋの信号レベルが０から１に変化した時刻とは共に時刻Ｔ１である。ＡＬＭ検出部３０１は、要求信号ｓ１ｒｑが０から１になってから時間のカウント値がＦＦＦＦにならないうちに許可信号ｓ１ａｋが０から１になったため、図７に表すようにアラーム信号ｓ１ａｌの信号レベルを０に維持し続ける。
【００９６】
また、時刻Ｔ１からＴ５及びＴ８以降において要求信号ｓ１ｒｑの信号レベルと許可信号ｓ１ａｋの信号レベルとは、共に１である。そのため、ＦＩＦＯ２０１は、調停部４０１へのデータ信号ｓ１ｒｄｔの送付を行う。図７は、時刻Ｔ１からＴ５において、データ信号ｓ１ｒｄｔにより、データＤ１−１乃至Ｄ１−１００が送付され、時刻Ｔ８以降において、データＤ１−１０１以降が送付された旨を表す。
【００９７】
一方、図８は、要求信号ｓ２ｒｑの信号レベルが時刻Ｔ３において０から１に変化しても、許可信号ｓ２ａｋの信号レベルはすぐには０から１に変化しないことを表す。そのため、ＡＬＭ検出部３０２は、要求信号ｓ２ｒｑが０から１になってから時間のカウントをはじめる。そして、ＡＬＭ検出部３０１は、時刻Ｔ６において、当該カウント値がＦＦＦＦを超えたとする。その場合、ＡＬＭ検出部３０１は、アラーム信号ｓ２ａｌの信号レベルを０から１に切り替える。その後、ＡＬＭ検出部３０１は、時刻Ｔ８において、要求信号ｓ２ｒｑが１から０に変化すると、アラーム信号ｓ２ａｌを１から０に切り替える。
【００９８】
図８に表すように、時刻Ｔ７からＴ８の間は、要求信号ｓ２ｒｑの信号レベルとアラーム信号ｓ２ａｌの信号レベルとは共に１である。そのため、ＦＩＦＯ２０２は、時刻Ｔ７からＴ８の間、調停部４０１へのデータ信号ｓ２ｒｄｔの送付を行う。図８には、データ信号ｓ２ｒｄｔにより、データＤ２−１乃至Ｄ２−３の送付が行われたことを表してある。
【００９９】
また、図９に表すように、要求信号ｓ３ｒｑの信号レベルが時刻Ｔ２において０から１に変わっても、許可信号ｓ３ａｋの信号レベルはすぐには０から１に変わらない。そのため、ＡＬＭ検出部３０３は、要求信号ｓ３ｒｑの信号レベルが０から１に切り替わった時刻Ｔ２から、時間のカウントをはじめる。そして、ＡＬＭ検出部３０１は、時刻Ｔ４において、当該カウントに係るカウント値がＦＦＦＦを超えたことを判定したとする。その場合、ＡＬＭ検出部３０１は、時刻Ｔ４において、アラーム信号ｓ３ａｌの信号レベルを０から１に切り替える。そして、ＡＬＭ検出部３０１は、時刻Ｔ７において、要求信号ｓ３ｒｑの信号レベルが１から０に切り替わると、アラーム信号ｓ３ａｌの信号レベルを１から０に切り替える。
【０１００】
図９に表すように、また、時刻Ｔ５からＴ７の間は、要求信号ｓ３ｒｑの信号レベルとアラーム信号ｓ３ａｌの信号レベルとが共に１である。そのため、ＦＩＦＯ２０３は、時刻Ｔ５からＴ７の間、調停部４０１へのデータ信号ｓ３ｒｄｔの送付を行う。図９は、データ信号ｓ３ｒｄｔにより、データＤ３−１乃至Ｄ３−３が調停部４０１に送付されたことを表す。
【０１０１】
一方、図１０に表す、図４に表す調停部４０１での各信号のタイミングチャートの説明は次の通りである。
【０１０２】
図７乃至図９に表すように、時刻Ｔ１とＴ４との間の期間は、図４に表す変換部４１１には、ＡＬＭ検出部３０１乃至３０３のいずれからも１の信号レベルのアラーム信号は入力されない。そのため、変換部４１１は、図１１に表す対応に従い、図１０に表すように、時刻Ｔ１とＴ４との間の期間は、マスク信号ｓ１ｍｋ乃至ｓ３ｍｋの信号レベルはいずれもマスクを行わない信号レベルである１とする。
【０１０３】
すると、時刻Ｔ１とＴ４との間の期間の要求信号ｓ１ｒｑの信号レベルが１であることに従い、マスク後要求信号ｓ１ｍｒｑの信号レベルは、時刻Ｔ１とＴ４との間の期間は１になる。
【０１０４】
これにともない、二次マスク後要求信号ｓ１ａｍｒｑの信号レベルは、時刻Ｔ１とＴ４との間の期間は１になる。
【０１０５】
また、時刻Ｔ２とＴ４との間の期間の要求信号ｓ３ｒｑの信号レベルが１であることに従い、マスク後要求信号ｓ３ｍｒｑの信号レベルは、時刻Ｔ２とＴ４との間の期間は１になる。
【０１０６】
マスク後要求信号ｓ３ｍｒｑは、図６では図示を省略してあるＡＮＤ素子４３３により、マスク後要求信号ｓ１ｍｒｑの信号レベルが１の間はマスクされる。
【０１０７】
そのため、二次マスク後要求信号３１ｍｒｑの信号レベルは、時刻Ｔ１とＴ４との間の期間は０になる。
【０１０８】
そのため、前述のように、図７に表すように、時刻Ｔ１とＴ４との間の期間は、ＰＥ４１３において予め最も優先順が高く設定されている二次マスク後要求信号ｓ１ａｒｑに対応する許可信号ｓ１ａｋの信号レベルが１になる。
【０１０９】
許可信号ｓ１ａｋは、図６に表すＳＥＬ４５１にも入力される。前述のように、時刻Ｔ１とＴ４との間の期間は、図１に表すＦＩＦＯ２０１が、ＳＥＬ４５１のデータ信号ｓ１ｒｄｔを送付する期間である。
【０１１０】
そのため、ＳＥＬ４５１は、時刻Ｔ１とＴ４との間の期間は、データ信号ｓ１ｒｄｔに含まれるデータＤ１−１乃至Ｄ１−１００を調停後データ信号ｓｄｔとして後段に出力する。
【０１１１】
次に、図９に表すように、時刻Ｔ４において、ＡＬＭ検出部３０３から変換部４１１に入力されるアラーム信号ｓ３ａｌの信号レベルが０から１に切り替わる。これにより、アラーム信号ｓ１ａｌ、ｓ２ａｌ及びｓ３ａｌの信号レベルは、この順に、０、０及び１となる。これを受けて、変換部４１１は、図１１に表す対応に従い、マスク信号ｓ１ｍｋ、ｓ２ｍｋ及びｓ２ｍｋの信号レベルを、この順に、０、０及び１とする。
【０１１２】
この時、要求信号ｓ１ｒｑ、ｓ２ｒｑ及びｓ３ｒｑの信号レベルは、この順に１、１及び１なので、マスク後要求信号ｓ１ｍｒｑ、ｓ２ｍｒｑ及びｓ３ｍｒｑの信号レベルは、この順に、０、０、１になる。
【０１１３】
これにより、二次マスク後要求信号ｓ１ａｍｒｑ、ｓ２ａｍｒｑ及びｓ３ａｍｒｑの信号レベルは、この順に、０、０、１になる。
【０１１４】
これにより、データ信号ｓ１ｒｄｔ及びｓ２ｒｄｔのＰＥ４１３による調停後データ信号ｓｄｔとしての出力は行われなくなる。一方、データ信号ｓ３ｒｄｔのＰＥ４１３による調停後データ信号ｓｄｔとしての出力は行われる。そのため、時刻Ｔ４とＴ６との間の期間においては、データ信号ｓ３ｒｄｔに含まれるデータＤ３−１乃至Ｄ３−３が調停後データ信号ｓｄｔに組み込まれ、後段に出力される。
【０１１５】
そして、図８に表すように、時刻Ｔ６において、ＡＬＭ検出部３０３から変換部４１１に入力されるアラーム信号ｓ２ａｌの信号レベルが０から１に切り替わる。それにより、アラーム信号ｓ１ａｌ、ｓ２ａｌ及びｓ３ａｌの信号レベルは、この順に、０、１及び１となる。これを受けて、変換部４１１は、後述の図１１に表す対応関係に従い、マスク信号ｓ１ｍｋ、ｓ２ｍｋ及びｓ３ｍｋの信号レベルを、この順に、０、１及び１とする。
【０１１６】
時刻Ｔ６において、要求信号ｓ１ｒｑ、ｓ２ｒｑ及びｓ３ｒｑの信号レベルは、この順に１、１及び１なので、マスク後要求信号ｓ１ｍｒｑ、ｓ２ｍｒｑ及びｓ３ｍｒｑの信号レベルは、この順に、０、１、１になる。
【０１１７】
これにより、時刻Ｔ６以降、二次マスク後要求信号ｓ１ａｍｒｑの信号レベルは、０である。
【０１１８】
二次マスク後要求信号ｓ１ａｍｒｑの信号レベルが０なので、二次マスク後要求信号ｓ２ａｍｒｑの信号レベルは時刻Ｔ６で１になる。
【０１１９】
また、二次マスク後要求信号ｓ３ａｍｒｑの信号レベルは、二次マスク後要求信号ｓ２ａｍｒｑの信号レベルが１の間はマスクされる。そのため、二次マスク後要求信号ｓ２ａｍｒｑの信号レベルは時刻Ｔ６で１に切り替わるが、二次マスク後要求信号ｓ３ａｍｒｑの信号レベルは０のままである。
【０１２０】
これらにより、データ信号ｓ１ｒｄｔ及びｓ２ｒｄｔのＰＥ４１３による調停後データ信号ｓｄｔとしての出力は行われなくなる。一方、データ信号ｓ３ｒｄｔのＰＥ４１３による調停後データ信号ｓｄｔとしての出力は行われる。そのため、時刻Ｔ４とＴ６との間においては、データ信号ｓ２ｒｄｔに含まれるデータＤ２−１乃至Ｄ２−３が調停後データ信号ｓｄｔに組み込まれ、後段に出力される。
【０１２１】
その後、図９に表すように、時刻Ｔ７において、アラーム信号ｓ３ａｌの信号レベルが１から０に切り替わる。これにより、アラーム信号ｓ１ａｌ、ｓ２ａｌ及びｓ３ａｌの信号レベルは、この順に、０、１及び０となる。これを受けて、変換部４１１は、図１１に表す対応関係に従い、マスク信号ｓ１ｍｋ、ｓ２ｍｋ及びｓ３ｍｋの信号レベルを、この順に、０、１及び１とする。
【０１２２】
図７乃至図９に表すように、時刻Ｔ７において、要求信号ｓ１ｒｑ、ｓ２ｒｑ及びｓ３ｒｑの信号レベルは、この順に１、１及び０である。そのため、マスク後要求信号ｓ１ｍｒｑ、ｓ２ｍｒｑ及びｓ３ｍｒｑの信号レベルは、図１０に表すように、この順に、０、１、０になる。
【０１２３】
これを受けて、二次マスク後要求信号ｓ２ａｍｒｑの信号レベルは、Ｔ７以降１になる。一方、二次マスク後要求信号ｓ１ａｍｒｑ及びｓ３ａｍｒｑの信号レベルは、共に０である。
【０１２４】
これらにより、時刻Ｔ７以降、データ信号ｓ１ｒｄｔ及びｓ３ｒｄｔの、ＰＥ４１３による調停後データ信号ｓｄｔとしての出力は行われない。一方、データ信号ｓ２ｒｄｔのＰＥ４１３による調停後データ信号ｓｄｔとしての出力は行われる。そのため、時刻Ｔ７とＴ８との間においては、データ信号ｓ２ｒｄｔが含むデータＤ２−１乃至Ｄ２−３のみが、調停後データ信号ｓｄｔに組み込まれ、後段に出力される。
【０１２５】
その後、時刻Ｔ８において、アラーム信号ｓ２ａｌの信号レベルが１から０に切り替わる。これにより、アラーム信号ｓ１ａｌ、ｓ２ａｌ及びｓ３ａｌの信号レベルは、この順に、０、０及び０となる。これを受けて、変換部４１１は、図１１に表す対応関係に従い、マスク信号ｓ１ｍｋ、ｓ２ｍｋ及びｓ３ｍｋの信号レベルを、この順に、１、１及び１とする。
【０１２６】
図７乃至図９に表すように、時刻Ｔ８において、要求信号ｓ１ｒｑ、ｓ２ｒｑ及びｓ３ｒｑの信号レベルは、この順に１、０及び０である。そのため、図１０に表すように、マスク後要求信号ｓ１ｍｒｑ、ｓ２ｍｒｑ及びｓ３ｍｒｑの信号レベルは、この順に、１、０、０になる。
【０１２７】
そのため、二次マスク後要求信号ｓ１ａｍｒｑ、ｓ２ａｍｒｑ及びｓ３ａｍｒｑの信号レベルは、この順に、１、０、０になる。
【０１２８】
これらにより、時刻Ｔ８以降は、データ信号ｓ２ｒｄｔ及びｓ３ｒｄｔのＰＥ４１３による調停後データ信号ｓｄｔとしての出力は行われなくなる。一方、データ信号ｓ１ｒｄｔのＰＥ４１３による調停後データ信号ｓｄｔとしての出力は行われる。そのため、時刻Ｔ８以降においては、データ信号ｓ１ｒｄｔに含まれるデータＤ１−１０１以降のデータが調停後データ信号ｓｄｔに組み込まれ、後段に出力される。
【０１２９】
図１１は、変換部４１１に入力されるアラーム信号の信号レベルと、変換部４１１が出力するマスク信号の信号レベルとの関係例を表す図である。
【０１３０】
変換部４１１は、アラーム信号ａ１ａｌ乃至ａ３ａｌの信号レベルが、いずれかの行に表される組合せの場合に、その行のマスク信号ａ１ｍｋ乃至ａ３ｍｋの信号レベルの組合せを出力する。
【０１３１】
なお、図１１に表す「状態」は、変換部４１１にその状態の行に表されたアラーム信号ａ１ａｌ乃至ａ３ａｌの信号レベルの組合せとマスク信号ａ１ｍｋ乃至ａ３ｍｋの信号レベルの組合せとの対応が設定された理由である。当該理由は、変換部４１１が直接保持する情報ではなく、本説明のために記述されたものである。
【０１３２】
例えば、Ｎｏ．１及び８の各行の「正常」は次を表す。すなわち、アラーム信号ａ１ａｌ乃至ａ３ａｌがすべて０であるということは、全く異常がなく正常であることを表す。そのため、マスク信号ａ１ｍｋ乃至ａ３ｍｋをすべて１にし、マスクを行わないということである。
【０１３３】
また、Ｎｏ．２の行の「後段異常」は、次を表す。すなわち、アラーム信号ａ１ａｌが１であるということは、変換部４１１の後段において異常が発生していることを意味する。そのため、マスク信号ｓ１ｍｋの信号レベルを０にし、要求信号ｓ１ｒｑをマスク部４１２においてマスクし、ＰＥ４１３におけるデータ信号ｓ１ｒｄｔの読み込みを行わせない。これにより、アラーム信号ａ１ａｌが０になるのを待つということである。
【０１３４】
また、Ｎｏ．３、４及び７の各行の「ＣＨ部２の調整出力」は次を表す。アラーム信号ｓ２ａｌが１であるということは、要求信号ｓ２ｒｑが送付されているにも拘らずなかなか許可信号ｓ２ａｋが送付されないことを意味する。従い、データ信号ｓ２ｒｄｔの出力装置１００から後段への出力にかなりの滞留が生じていることを意味する。そこで、マスク信号ｓ１ｍｋの信号レベルを０にし、マスク部４１２において要求信号ｓ１ｒｑの信号レベルを０にマスクする。これにより、マスク後要求信号ｓ２ｍｒｑとｓ３ｍｒｑの信号レベルが１になり得る。ＰＥ４１３においては、前述のように、マスク後要求信号ｓ２ｍｒｑとｓ３ｍｒｑとでは、マスク後要求信号ｓ２ｍｒｑの方が優先される。そのため、データ信号ｓ２ｒｄｔの出力装置１００からの後段への出力を、予め設定された前記優先中順に反しても優先的に行う、調整出力を行うということである。当該調整出力は、データ信号ｓ２ｒｄｔの出力装置１００から後段への出力の滞留量が、所定の信号レベル以下になり、アラーム信号ｓ２ａｌの信号レベルが０になるまで行われる。
【０１３５】
また、Ｎｏ５及び６の各行の、「ＣＨ部３の調整出力」は次を表す。アラーム信号ｓ３ａｌの信号レベルが１であるということは、要求信号ｓ３ｒｑの信号レベルが１であるにも拘らずなかなか許可信号ｓ３ａｋの信号レベルが１にならないことを意味する。その間、データ信号ｓ２ｒｄｔの出力装置１００から後段への出力にかなりの滞留が生じる。そこで、マスク信号ｓ１ｍｋ及びｓ２ｍｋの信号レベルを共に０にし、マスク部４１２において要求信号ｓ１ｒｑ及びｓ１ｒｑの信号レベルを共に０にする。これにより、マスク後要求信号ｓ３ｍｒｑの信号レベルのみが１になる。これにより、データ信号ｓ３ｒｄｔの出力装置１００から後段への出力を、予め設定された前記優先中順に反しても優先的に行う、調整出力を行う。当該調整出力は、データ信号ｓ３ｒｄｔの出力装置１００から後段への出力の滞留量が、所定の信号レベル以下になり、アラーム信号ｓ３ａｌが０になるまで、行われる。
【０１３６】
第一実施形態の出力装置のＰＥは、優先順のより高いＣＨ部のマスク後要求信号により、優先順のより低いＣＨ部の読み込み要求信号をマスクする。そのため、前記出力装置は、原則として、優先順の高いＣＨ部のデータ信号を、優先的に、調停後データ信号に組み込んで、後段に出力する。
【０１３７】
ただし、優先順のより高いＣＨ部のデータ信号の後段への出力が過度に優先されると、優先順の低いＣＨ部のデータ信号の後段への出力に過度の滞留が生じる場合があり得る。この問題を防ぐため、前記出力装置の所定のＣＨ部のデータ信号の後段への出力に滞留があることを、ＦＩＦＯが要求信号を出力してから、調停部がその要求信号に対応する許可信号をそのＦＩＦＯに出力するまでの時間により検出する。そして、前記出力装置は、当該滞留の解消を目指した前述の調整出力を行うための、マスク後要求信号を、ＰＥに入力する。
【０１３８】
これらにより、前記出力装置１００は、ＣＨ部ごとのデータ出力の優先順と、優先順の低いＣＨ部におけるデータの滞留とのバランスをとることを、可能にする。
【０１３９】
前記出力装置は、さらに、以上の説明により明らかなように、各構成をプログラムによる処理を用いずに構成することが可能である。そのため、前記出力装置は、上記に加えて、中央演算処理装置の負荷が少なく、プログラムによる処理の暴走の懸念やプログラムの作り込みが不要であるという効果を奏する。
［効果］
第一実施形態の出力装置は、要求信号の送付時と許可信号の受領時との時刻差が閾値より小さい場合は、ＣＨ部から送付されたデータ信号について予め定められた優先順に従い、前記データ信号を送付する。
【０１４０】
前記出力装置は、また、前記時刻差が前記閾値以上の場合は、予め定められた対応に従い、前記時刻差が前記閾値以上であるＣＨ部から定めたＣＨ部のデータ信号を出力する前記調整出力を行う。これにより、前記出力装置は、優先順の低いＣＨ部におけるデータ出力の滞留を緩和することができる。
【０１４１】
そのため、前記出力装置は、ＣＨ部ごとのデータ出力の優先順と、優先順の低いＣＨ部におけるデータの滞留とのバランスをとることを、可能にする。
【０１４２】
すなわち、前記出力装置は、チャネル部ごとのデータに係る出力優先順と滞留とのバランスをとることが可能である。前記出力装置は、中央演算処理装置への負荷が少なく、またプログラムによる処理の暴走の懸念がなくプログラムの作り込みが必要ない構成で実現できている。
＜第二実施形態＞
本実施形態は、変換部にアラーム信号以外の信号を入力することにより変換部からの出力を変更する、出力装置に関する実施形態である。
［構成と効果］
第二実施形態の出力装置の構成例は、図１に表す第一実施形態の出力装置１００の構成と同じである。
【０１４３】
図１２は、図１に表す第二実施形態の調停部４０１の構成例を表す概念図である。
【０１４４】
図１２に表す第二実施形態の調停部４０１においては、変換部４１１に、アラーム信号ｓ１ａｌ乃至ｓｎａｌに加えて追加信号ｓａｄが、出力装置１００の外部から入力される。当該外部は、例えば、出力装置１００を含むシステムが備える中央演算処理装置である。
【０１４５】
変換部４１１は、追加信号ｓａｄの信号レベルが所定（ここでは、仮に、１とする）の場合は、出力するすべてのマスク信号の信号レベルを０にする。これにより、マスク部４１２から出力されるマスク後要求信号の信号レベルはすべて０になる。そのため、ＰＥ４１３は、調停後データ信号ｓｄｔ及び可能化信号ｓｅｎの後段への出力を停止する。
【０１４６】
前記外部は、例えば、前記システムの異常を検出した場合に、追加信号ｓａｄの信号レベルを１にすることにより出力装置１００からの調停後データ信号ｓｄｔ等の出力を停止する。
【０１４７】
変換部４１１は、追加信号ｓａｄの信号レベルが０の場合は、第一実施形態の変換部４１１と同じ動作を行う。
【０１４８】
第二実施形態の変換部４１１の説明は、上記を除いて、第一実施形態の変換部４１１の説明と同じである。ただし、上記説明と第一実施形態の説明とが矛盾する場合は、上記説明を優先する。
【０１４９】
なお、図１に表す第二実施形態のマスク部４１２の構成例は、図５に表す第一実施形態のマスク部４１２の構成と同じである。
【０１５０】
また、図１に表す第二実施形態のＰＥ４１３の構成例は、図６に表す第一実施形態のＰＥ４１３の構成と同じである。
【０１５１】
図１３は、変換部４１１に入力されるアラーム信号と、変換部４１１が出力するマスク信号との対応関係の例を表す図である。図１３に表す対応関係は、図１１に表すものと同様に、出力装置１００が３つのＣＨ部であるＣＨ部９０１、ＣＨ部９０２及びＣＨ部９０３を備えることを前提とする。
【０１５２】
図１３に表す対応関係は、追加信号ｓａｄの信号レベルが０の時は、図８に表すものと同じである。また、追加信号ｓａｄの信号レベルが１の時は、変換部４１１に入力されるアラーム信号の信号レベルに関係なく、マスク信号の信号レベルはいずれも０である。
［効果］
第二実施形態の出力装置は、第一実施形態の出力装置と同様の構成を備えることから、まず、第一実施形態の出力装置と同様の効果を奏する。
【０１５３】
それに加えて、第二実施形態の出力装置は、所定の信号レベルの追加信号が入力された場合には、調停後信号等の出力を停止する。これにより、第二実施形態の出力装置は、出力装置を含むシステムに異常が検出された場合に、調停後信号等の出力を停止することが可能である。
＜第三実施形態＞
第三実施形態は、変換部におけるアラーム信号とマスク信号との対応関係を変更し得る出力装置に関する実施形態である。
［構成と動作］
第三実施形態の出力装置の構成例は、図１に表す第一実施形態の出力装置１００の構成と同じである。
【０１５４】
図１４は、図１に表す第二実施形態の調停部４０１の構成例を表す概念図である。
【０１５５】
図１４に表す第二実施形態の調停部４０１においては、変換部４１１に、アラーム信号ｓ１ａｌ乃至ｓｎａｌに加えてライト信号ｓｗ、ライトアドレス信号ｓｗａｄ及びライトデータ信号ｓｗｄが、出力装置１００の外部から入力される。当該外部は、例えば、出力装置１００を含むシステムが備える中央演算処理装置である。
【０１５６】
変換部４１１は、格納している対応関係を表す情報のうち、ライトアドレス信号ｓｗａｄが表すアドレスに格納された内容を、ライト信号ｓｗに従い、ライトデータ信号ｓｗｄが表す内容に、書き換える。前記対応関係は、入力される各アラーム信号の信号レベルと出力する各マスク信号の信号レベルとの対応関係である。
【０１５７】
例えば、何かの原因によりアラーム信号ｓ２ａｌが頻繁に送付されたとする。そして、前記外部が、当該送付をＣＨ９０２関連の異常である旨を判定したとする。その場合、前記外部は、例えば、アラーム信号ｓ２ａｌの信号レベルが１の場合は、マスク信号ｓ２ｍｋが０になるように。前記対応関係を変更する。
【０１５８】
前記外部は、上記により、異常であるが判定されたＣＨ２からのデータ信号ｓ２ｒｄｔが、調停後データ信号ｓｄｔに組み込まれて出力されないようにする。
【０１５９】
第三実施形態の変換部４１１の説明は、上記を除いて、第一実施形態の変換部４１１の説明と同じである。ただし、上記説明と第一実施形態の説明とが矛盾する場合は、上記説明を優先する。
【０１６０】
なお、図１に表す第二実施形態のマスク部４１２の構成例は、図５に表す第一実施形態のマスク部４１２の構成と同じである。
【０１６１】
また、図１に表す第二実施形態のＰＥ４１３の構成例は、図６に表す第一実施形態のＰＥ４１３の構成と同じである。
［効果］
第三実施形態の出力装置は、第一実施形態の出力装置と同様の構成を備えることから、まず、第一実施形態の出力装置と同様の効果を奏する。
【０１６２】
それに加えて、第三実施形態の出力装置は、外部から入力されるライト信号及びライトデータ信号により、各アラーム信号の信号レベルと各マスク信号の信号レベルとの関係を変更する。そのため、第三実施形態の出力装置は、異常等が生じた可能性があるＣＨ部のデータ信号が、調停後データ信号に組み込まれて出力されるのを防ぎ得る。
＜第四実施形態＞
第四実施形態は、出力データに、パケットのような、一連のデータを連続して出力する必要のあるものを用いることが可能な出力装置についての実施形態である。
［構成と動作］
第四実施形態の出力装置１００の構成、動作及びそれらの説明は、以下の説明を除いて、図１乃至図６に表す第一実施形態の出力装置１００の構成と同じである。以下の説明と第一実施形態の説明とが矛盾する場合は、以下の説明を優先する。
【０１６３】
以下の説明においては、図１に表す信号ｓｖｆｌ（ｖは１以上ｎ以下）及びデータ信号ｓｖｒｄｔにより搬送されるデータはパケットである場合についてのものである。
【０１６４】
図１５は、信号ｓｖｆｌ及びデータ信号ｓｖｒｄｔにより搬送されるパケットの例であるパケット７０１を表すイメージ図である。
【０１６５】
パケット７０１は、１６ビットのワードをｙワード、備える。
【０１６６】
図１５に表すｂｉｔ列番号を付与された各ｂｉｔ列（同図の縦の並び）の各データは、並列で処理されることが想定されている。さらに、ワード番号が付与されたあるワード（図１５に表すある一行）の各ビット列のビット情報は、同一の１クロック周期において処理されることが想定されている。
【０１６７】
１ワード目（同図の１行目）には、先頭パターンが格納されている。また、２ワード目（２行目）の０ビット目から７ビット目には、パケット７０１のワード数ｙが８ビットのデータとして格納されており、８ビット目以降は０が格納されている。ここで、ｙは、３以上２５５以下の数である。３ワード目（３行目）以降には、データが格納されている。ｙワード目（ｙ行目）には、最終パターンが格納されている。
【０１６８】
以下の説明においては、図１に表すデータ信号ｓｖｄｔ及びｓｖｒｄｔ（ｖは１以上ｎ以下）の各々においては、１クロック周期に図１５に表す各ｂｉｔ列の情報が同時に転送されるものとする。すなわち、図１に表すデータ信号ｓｖｒｄｔの各々が通過する信号線は図１では１本で表してあるが、その一本は、１６ｂｉｔの各ｂｉｔ列に対応する１６本の信号線を束ねたものであるとする。
【０１６９】
図１６は、図４に表す第四実施形態のＰＥ４１３の構成例を表す概念図である。
【０１７０】
図１６に表すＰＥ４１３は、図６に表すＰＥ４１３の構成に、ＡＮＤ素子４３１と、ＮＯＲ素子４５６と最終データ検出部４６１とを追加した構成を備える。
【０１７１】
ＮＯＲ素子４５６は、ＦＦ４４１乃至４４ｎから入力された許可信号ｓ１ａｋ乃至ｓｎａｋの信号レベルのうちのいずれもがゼロの場合に、ｎ個のＡＮＤ素子４３１乃至４３ｎの各々に１を出力する。ＮＯＲ素子４５６は、それ以外の時は、ＡＮＤ素子４３１乃至４３ｎの各々に０を出力する。
【０１７２】
ＡＮＤ素子４３１乃至４３ｎの各々は、ＮＯＲ素子４５６からの出力信号と、その他の入力信号との論理和を表す信号を、二次マスク後要求信号ｓ１ａｍｒｑ乃至ｓｎａｍｒｑの各々をＦＦ４４１乃至４４ｎの対応する各々に出力する。
【０１７３】
最終データ検出部４６１は、図１５に表すパケット７０１の２ワード目に格納されている転送ワード数を読み込む。そして、ＳＥＬ４５１に入力されるデータ信号が最終データパターンであるクロック周期になったとする。その場合、最終データ検出部４６１は、次の１クロック周期、ＦＦ４４１乃至４４ｎの各々のＲ入力に入力するデータ転送完了信号の信号レベルを１に保持する。ただし、最終データ検出部４６１は、当該保持を、マスク後要求信号と許可信号との論理積の、各ＣＨ部についての論理積である有効要求信号ｓｍｒｑの信号レベルが１の場合のみに行う。
【０１７４】
ＦＦ４４１乃至４４ｎの各々は、Ｒ端子に入力される信号レベルが１になると、動作をリセットする。
【０１７５】
そして、ＦＦ４４１乃至４４ｎの各々は、次のクロック周期における要求信号の信号レベルが１であることを検出すると、許可信号ｓ１ａｋ乃至ｓｎａｋの各々の信号レベルを１にする。
【０１７６】
なお、図１６に表すデータ信号ｓｖｒｄｔ（ｖは１以上ｎ以下）及び調停後データ信号ｓｄｔの各々においては、１クロック周期に図１５に表す各ｂｉｔ列の情報が同時に転送されるものとする。図１６に表すデータ信号ｓｖｒｄｔ及び調停後データ信号ｓｄｔの各々が通過する信号線は図１６では１本で表してある。当該一本は、図１５に表す各ワードの１６ｂｉｔの各ｂｉｔ列のｂｉｔが同じクロック周期に通過する、１６本の信号線を束ねたものであるとする。
【０１７７】
図１７は、図１６に表す最終データ検出部４６１の構成例を表す概念図である。
【０１７８】
最終データ検出部４６１は、ＡＮＤ素子４７１乃至４７ｎと、ＯＲ素子４６６及び４８１と、データカウンタ４８６と、ラッチ回路４９１と、タイミング生成回路４９６とを備える。
【０１７９】
ＡＮＤ素子４７１乃至４７ｎの各々は、この順に、マスク後要求信号ｓ１ｍｒｑ乃至ｓｎｍｒｑの各々と、許可信号ｓ１ａｋ乃至ｓｎａｋの各々との論理和を表す信号をＯＲ素子４８１に出力する。
【０１８０】
ＯＲ素子４８１は、これらの信号の論理和を表す有効要求信号ｓｍｒｑを、タイミング生成回路４９６に出力する。
【０１８１】
ＯＲ素子４６６は、可能化信号ｓｅｎの信号レベルが１であるか最終データタイミング信号の信号レベルが１であるかのいずれかの場合に信号レベルの１をデータカウンタ４８６のＲ端子（リセット端子）に出力する。
【０１８２】
データカウンタ４８６は、ＯＲ素子４６６から入力される信号の信号レベルが１の場合に、カウント値を０にリセットする。そして、データカウンタ４８６は、リセット後の次のクロック周期から、クロック周期のカウントを行い、当該カウントに係るカウント値をラッチ回路１９１及びタイミング生成回路４９６に出力する。
【０１８３】
ラッチ回路４９１は、入力されたカウント値が２である場合に、次のクロック周期で、調停後データ信号ｓｄｔに含まれる０ビット目から７ビット目のデータの値の各々を保持する。当該値は、図１５に表すパケット７０１のワード数ｙを表す。ラッチ回路４９１は、保持したワード数ｙを、さらに次のクロック周期で、タイミング生成回路４９６に出力する。
【０１８４】
タイミング生成回路４９６は、データカウンタ４８６から入力されたカウント値が、ラッチ回路４９１から送付されたワード数より２少ない値である場合に、最終ワードタイミング信号の信号レベルを１クロック周期分１にする。ワード数より２少ない値である場合に最終ワードタイミング信号を出力する理由は、調停後データ信号ｓｄｔの出力を、データ信号の入力に対して遅延させることにしているためである。すなわち、調停後データ信号ｓｄｔ中のあるデータのＳＥＬ４５１からの出力タイミングが、その信号のデータ信号ｓ１ｒｄｔ乃至ｓｎｒｄｔのいずれかにおけるＳＥＬ４５１への入力タイミングから、２クロック周期分遅延させるためである。
【０１８５】
タイミング生成回路４９６は、また、ＯＲ素子４８１から入力された有効要求信号ｓｍｒｑの信号レベルが１である場合には、最終ワードタイミング信号と同じタイミングでデータ転送完了信号の信号レベルを１クロック周期分１にする。
【０１８６】
以上により、データ転送完了信号の信号レベルは、あるＣＨ部からのデータ信号の調停後データ信号としての出力が継続されている場合は０である。データ転送完了信号の信号レベルは、あるＣＨ部からのデータ信号の調停後データ信号としての出力が終了した次のクリック周期に１になる。
【０１８７】
なお、図１７に表す調停後データ信号ｓｄｔにおいては、１クロック周期に図１５に表す各ｂｉｔ列の情報が同時に転送されるものとする。図１７に表す調停後データ信号ｓｄｔが通過する信号線は図１７では１本で表してあるが、その一本は、図１５に表す各ワードの１６ｂｉｔの各ｂｉｔ列のｂｉｔが同じクロック周期に通過する１６本の信号線を束ねたものであるとする。
【０１８８】
図１８は、図１７に表すラッチ回路４９１の構成例を表す概念図である。
【０１８９】
ラッチ回路４９１は、反転素子４９１１と、ＮＯＲ素子４９１２と、８個のセレクタであるＳＥＬ群４９１３と、８個のフリップフロップであるＦＦ群４９１４とを備える。
【０１９０】
ここで、図１７に表すデータカウンタ４８６は８ビットのカウンタであることを前提としている。データカウンタ４８６からは、カウンタｂｉｔ０乃至７の各々の信号レベルが入力される。
【０１９１】
反転素子４９１１は、カウンタｂｉｔ１の信号の信号レベルが１の場合に０の信号レベルをＮＯＲ素子４９１２に出力する。
【０１９２】
ＮＯＲ素子４９１２からの出力信号の信号レベルは、カウンタｂｉｔ１の信号の信号レベルが１になったクロック周期で１になり、それ以外のクロック周期では０になる。すなわち、当該信号レベルは、カウンタ値が２の時に１クロック周期の間１になり、それ以外のタイミングでは０である。
【０１９３】
ＳＥＬ群４９１３に含まれる各セレクタは、ＮＯＲ素子４９１２からの入力信号が１の間の１クロック周期内に、調停後データ信号ｓｄｔのワードに含まれるデータ列の０ｂｉｔ目から７ビット目の各々を、ＦＦ群４９１４の各ＦＦに導く。そして、そのクロック周期内に、前記ＦＦの各々は、データ列の０ｂｉｔ目から７ビット目の各々を格納する。
【０１９４】
そして、前記ＦＦの各々は、次のクロック周期において、格納したデータを、図１７に表すタイミング生成回路４９６に出力する。
【０１９５】
図１５に表すパケット７０１の、ワード数が２の０ビット目から７ビット目のデータは、パケット７０１のワード数である。従い、上述の動作により、パケット７０１のワード数が、図１７に表すタイミング生成回路４９６に出力される。
【０１９６】
なお、図１８に表す調停後データ信号ｓｄｔにおいては、１クロック周期に図１５に表す各ｂｉｔ列の情報が同時に転送されるものとする。図１８に表す調停後データ信号ｓｄｔが通過する信号線は図１７では１本で表してあるが、その一本は、図１５に表す各ワードの１６ｂｉｔの各ｂｉｔ列のｂｉｔが同じクロック周期に通過する１６本の信号線を束ねたものであるとする。
【０１９７】
また、ＦＦ群４９１４から出力されるワード数は８ｂｉｔで表されている。ワード数を表す信号の通過する信号線は、図１８には一本で表してあるが、当該一本の信号線は、前記８ｂｉｔの各々が同じクロック周期に通過する８本の信号線を束ねたものである。
【０１９８】
図１９は、図１７に表すタイミング生成回路４９６の構成例を表す概念図である。
【０１９９】
タイミング生成回路４９６は、減算回路４９６１と８個のＸＮＯＲ素子であるＸＮＯＲ素子４９７０乃至４９７７と、ＡＮＤ素子４９６２と、ＮＯＴ素子４９６３と、ＡＮＤ素子４９６４と、ＦＦ４９８１乃至４９８４とを備える。
【０２００】
減算回路４９６１には、図１７に表すラッチ回路４９１から、ワード数が入力される。ワード数は、ｂｉｔ０乃至ｂｉｔ７の８ビットにより表されている。
【０２０１】
減算回路４９６１は、ワード数から２を減算した値についての各ｂｉｔの値を、ＸＮＯＲ素子４９７０乃至４９７７の各々に出力する。
【０２０２】
ＸＮＯＲ素子４９７０乃至４９７７の各々には、図１７に表すカウンタ値を表すカウンタｂｉｔ０乃至カウンタｂｉｔ７の各々が図１９に表すように入力される。
【０２０３】
ＸＮＯＲ素子４９７０乃至４９７７の各々は、入力された二つの信号の排他的論理和を出力する。
【０２０４】
ＡＮＤ素子４９６２は、ＸＮＯＲ素子４９７０乃至４９７７の各々についての論理積を出力する。これにより、ＡＮＤ素子４９６２からの出力の信号レベルは、カウンタ値の各カウンタｂｉｔの値が、減算回路４９６１からの各ｂｉｔの値とすべて一致したタイミングで１クロック周期の間１になり、それ以外のタイミングでは０になる。
【０２０５】
ＡＮＤ素子４９６２からの出力の１の信号レベルの出力は、ＦＦ４９８３及び４９８４により２クロック周期分遅延され、最終ワードタイミング信号として出力される。
【０２０６】
ＮＯＴ素子４９６３は、有効要求信号ｓｍｒｑの信号レベルが１の場合に０を、有効要求信号ｓｍｒｑの信号レベルが０の場合に１を、それぞれ出力する。
【０２０７】
ＡＮＤ素子４９６４は、ＡＮＤ素子４９６２からの出力とＮＯＴ素子４９６３との論理積を表す信号をＦＦ４９８１に出力する。当該信号は、調停後データ信号ｓｄｔの出力が行われている期間は、０の信号レベルになる。すなわち、当該期間は、ＡＮＤ素子４９６２からの出力の１の信号レベルの出力があっても、当該信号の信号レベルは０である。
【０２０８】
ＡＮＤ素子４９６４からの出力の１の信号レベルの出力は、ＦＦ４９８１及び４９８２により２クロック周期分遅延され、データ転送完了信号として出力される。
【０２０９】
次に、図１７及び図１８を参照して、図１６に表すＰＥ４１３が行う動作の具体例を説明する。
【０２１０】
ここで、図１に表すＣＨ部の数は３であるとする。また、調停後データ信号ｓｄｔには、クロック信号の３周期分の遅延が与えられているものとする。そのため、許可信号ｓ１ａｋ乃至ｓ３ａｋの各々の調停後データ信号ｓｄｔへの反映は、クロック信号の２周期分遅延して行われる。また、図１５に表す各ワードは、クロック信号の各周期に同期して、調停後データ信号ｓｄｔとして出力される。
【０２１１】
図２０は、ＰＥにおける信号のタイミングチャート例（その１）を表す概念図である。図２０においては、ＰＥは、要求信号ｓ１ｒｑに従い、ワード数ｙが３２の図１５に表すパケット７０１を一つ出力する場合を想定されている。
【０２１２】
まず、時刻ａ１において、二次マスク後要求信号ｓ１ａｍｒｑの信号レベルが０から１になり、この際に二次マスク後要求信号ｓ２ａｍｒｑ及びｓ３ａｍｒｑの信号レベルはいずれも０であるとする。
【０２１３】
時刻ａ１より１クロック周期前において、各許可信号の信号レベルは０である。そのため、図１６に表すＮＯＲ素子４５６は、時刻ａ１において、１の信号レベルを図１５に表すＡＮＤ素子４３１乃至４３３の各々に出力する。
【０２１４】
これにより、時刻ａ１において、ＦＦ４４１には１のレベルが格納される。そして、時刻ａ１より１クロック周期分遅れた時刻である時刻ａ２において、ＦＦ４４１は１のレベルの許可信号ｓ１ａｋを出力する。その後、ＦＦ４４１は１のレベルの許可信号ｓ１ａｋの出力を継続する。
【０２１５】
図１５に表すＳＥＬ４５１は、許可信号ｓ１ａｋの信号レベルが０から１に切り替わってから、クロック信号の２周期遅れた時刻ａ３から、調停後データ信号ｓｄｔの出力を行う。
【０２１６】
要求信号ｓ１ｒｑの信号レベルは、時刻ａ１からクロック信号の３２周期経過した時刻ａ４において、１から０に切り替わる。
【０２１７】
ＡＮＤ素子４３１からの二次マスク後要求信号ｓ１ａｍｒｑは、時刻ａ４において、１から０に切り替わる。
【０２１８】
ＦＦ４４１は、時刻ａ４から１クロック周期遅れた時刻ａ５に、許可信号ｓ１ａｋを１から０に切り替える。
【０２１９】
一方、図１５に表す最終データ検出部４６１は、図１５に表すデータ信号ｓ１ｒｄｔ乃至ｓ３ｒｄｔのいずれかに、図１５に表すｙ行目の最終パターンを検出すると、１クロック周期分遅れた時刻ａ４においてデータ転送完了信号の信号レベルを１にする。
【０２２０】
これにより、ＦＦ４４１は、時刻ａ５における許可信号ｓ１ａｋの信号レベルを０にリセットする。すなわち、図２０に表す例では、許可信号ｓ１ａｋは、二次マスク後要求信号ｓ１ａｍｒｑの１から０への切替えと、最終データ検出部４６１によるＦＦ４４１のリセットにより、二重にゼロに切り替えられる。
【０２２１】
ＳＥＬ４５１からの調停後データ信号ｓｄｔの出力は、許可信号ｓ１ａｋが０に切り替わった後も、時刻ａ６まで、固定遅延の２クロック周期分行われる。
【０２２２】
図２１は、ＰＥにおける信号のタイミングチャート例（その２）を表す概念図である。図２１においては、ＣＨ部９０１に係るデータ信号ｓ１ｒｄｔの調停後データ信号ｓｄｔとしての出力が行われている期間に、二次マスク後要求信号がｓ１ａｍｒｑからｓ３ａｍｒｑに切り替わる場合を想定している。
【０２２３】
図２１では、図１に表すＦＩＦＯ２０１は、データ信号ｓ１ｒｄとして、まず３２ワードの第一パケットを調停部４０１に送付し、それに続いて１６ワードの第二パケットを調停部４０１に送付することを想定している。そして、前記第二パケットの送付中に、二次マスク後要求信号が切り替わった場合を想定している。
【０２２４】
図２１に表すように、二次マスク後要求信号ｓ１ａｍｒｑの信号レベルが、時刻ｂ１で０から１に切り替わったとする。
【０２２５】
そして、時刻ｂ１より１クロック周期次に時刻ｂ２で、図１６に表すＦＦ４４１から許可信号ｓ１ａｋが、図１に表すＦＩＦＯ２０１に出力されたする。
【０２２６】
すると、時刻ｂ２より二クロック周期分遅れた時刻ｂ３で、ＣＨ１データの調停後データ信号ｓｄｔとしての出力が開始される。
【０２２７】
そして、図１７に表すタイミング生成回路４９６は、時刻ｂ４において、データ信号ｓ１ｒｄｔにおける前述の最終  ワードタイミング信号の信号レベルが１クロック周期の間１になる。なお、前述の２クロック周期分の固定遅延があるので、最終ワードタイミングは、調停後データ信号ｓｄｔにおいては、データ信号上より２クロック周期分遅れた、時刻ｂ５とｂ６の間になる。
【０２２８】
時刻ｂ４とｂ５との間では、データ転送完了信号の出力レベルは０に維持される。これは、図１６に表すＳＥＬ４５１へのデータ信号ｓ１ｒｄｔの入力が続いていることを表す、前述の有効要求信号ｓｍｒｑの信号レベルが１であるためである（図１９に表すＡＮＤ素子４９６４の前述の動作参照）。
【０２２９】
その後、時刻ｂ７で、二次マスク後要求信号ｓ１ａｍｒｑの信号レベルが０になり、それによ二次マスク後要求信号ｓ３ａｍｒｑの信号レベルが１になるとする。
【０２３０】
この時、図１６に表すＦＦ４４１乃至ＦＦ４４３の各々のＲ端子に入力されるデータ転送完了信号の信号レベルは０に維持されるので、ＦＦ４４１は許可信号ｓ１ａｋの信号レベルを１に維持する。また、ＳＳ４４２及びＦＦ４４３の各々は、許可信号ｓ２ａｋ及びｓ３ａｋの信号レベルを１に維持する。
【０２３１】
次に、前記第二パケットの最終ワードである１６ワード目の調停後データ信号としての出力が行われる時刻より２クロック周期分早い、時刻ｂ８とｂ９との間に、最終ワードタイミング信号の信号レベルを１にする。
【０２３２】
時刻ｂ８とｂ９との間では、ＦＩＦＯ２０１からの第二パケットの図６に表すＳＥＬ４５１への送付は完了しており、有効要求信号ｓｍｒｑの信号レベルは０である。
【０２３３】
そのため、図１６に表す最終データ検出部４６１は、ＦＦ４４１乃至４４３の各々のＲ端子に入力するデータ転送完了信号の信号レベルを、時刻ｂ８とｂ９の間の１クロック周期の間１にする。
【０２３４】
これにより、ＦＦ４４１乃至４４３の各々はリセットされる。
【０２３５】
そして、ＦＦ４４３は、次のクロック周期において、ｓ３ａｋの信号レベルを１にする。
【０２３６】
これにより時刻ｂ１０から、ＣＨ部９０２のＦＩＦＯから図１６に表すＳＥＬ４５１へのデータ信号ｓ３ｄｔの入力が開始される。これにともない、時刻ｂ１０より固定遅延分の２クロック周期分遅れた時刻ｂ１２かた、データ信号ｓ３ｄｔに含まれるＣＨ３データの調停後データ信号としての出力が開始される。
［効果］
第四実施形態の出力装置は、第一実施形態の出力装置が備える構成を備え、第一実施形態の出力装置と同様の効果を奏する。
【０２３７】
それに加えて、第四実施形態の出力装置の調停部は、あるチャネルについてのデータ信号の調停部への入力が継続している間は、許可信号の信号レベルを切り替えない。そのため、パケットデータのように一連のデータを連続して送付する必要があるデータについても、出力することが可能である。
【０２３８】
図２２は、実施形態の出力装置の最小限の構成である出力装置１００ｘの構成を表すブロック図である。
【０２３９】
出力装置１００ｘは、送付部群９００ｘと、調停部４００ｘとを備える。
【０２４０】
送付部群９００ｘの各送付部は、保持するデータの出力信号への組み込みを要求する要求信号を調停部に送付し、前記要求信号に対する許可信号を受けた場合に前記データを含むデータ信号を前記調停部へ逐次送る。
【０２４１】
前記各送付部は、それとともに、前記要求信号の送付時と前記許可信号の受領時との差が閾値以上の場合に、通知信号を前記調停部に送る。
【０２４２】
調停部４００ｘは、前記送付部群の各送付部から送られた前記データ信号について、前記通知信号を受けない場合は予め設定された前記送付部についての優先順に従う後段への出力を行う。調停部４００ｘは、また、前記通知信号を受けた場合には、当該通知信号から定めた前記送付部から受けた前記データ信号の前記出力を行う。
【０２４３】
前記要求信号、前記データ信号、前記許可信号及び前記通知信号の各々について前記送付部又は前記調停部が行う処理がプログラムの実行によるものを含まない。
【０２４４】
出力装置１００ｘは、前記要求信号の送付時と許可信号の受領時との時刻差が閾値より小さい場合は、送付部から送付されたデータ信号について予め定められた優先順に従い、前記データ信号を送付する。
【０２４５】
出力装置１００ｘは、また、前記時刻差が前記閾値以上の場合は、予め定められた対応に従い、前記時刻差が前記閾値以上である送付部におけるデータ出力の滞留を緩和することができる。
【０２４６】
そのため、出力装置１００ｘは、送付部ごとのデータ出力の優先順の設定と、優先順の低い送付部におけるデータの滞留とのバランスをとることを、可能にする。
【０２４７】
出力装置１００ｘは、さらに、各構成をプログラムによる処理を用いずに構成する。そのため、出力装置１００ｘは、上記に加えて、中央演算処理装置の負荷が少なく、プログラムによる処理の暴走の懸念やプログラムの作り込みが不要であるという効果を奏する。
【０２４８】
そのため、出力装置１００ｘは、前記構成により、［発明の効果］の項に記載した効果を奏する。
【０２４９】
なお、調停部４００ｘは、例えば、図１、図１２及び図１４に表す調停部４０１である。また、前記送付部は、例えば、図１、図１２及び図１４に表すＣＨ部９０１乃至９０ｎの各々のうちの、各ＦＩＦＯと各ＡＬＭ検出部からなる部分である。
【０２５０】
以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。
【符号の説明】
【０２５１】
１００、１００ｘ    出力装置
１０１、１０２、１０ｎ    マスタ
２０１、２０２、２０ｎ    ＦＩＦＯ
３０１、３０ｎ    ＡＬＭ検出部
３１１、３３１、４２１、４２２、４２ｎ、４３１、４３２、４３ｎ、４７１、４７２、４７３、４７ｎ、４９６２、４９６２    ＡＮＤ素子
３１６    カウンタ
３２１    比較器
３２６、３３６、４９１１    反転素子
４０１、４０２、４０ｎ、４００ｘ    調停部
４１１    変換部
４１２    マスク部
４１３    ＰＥ
４４１、４４２、４４ｎ、４９８１、４９８２、４９８３、４９８４    ＦＦ
４５１    ＳＥＬｓ１ｒｄｔ
４５６、４９１２    ＮＯＲ素子
４６１    最終データ検出部
４６６、４８１    ＯＲ素子
４８６    データカウンタ
４９１    ラッチ回路
４９１３    ＳＥＬ群
４９１４    ＦＦ群
４９６    タイミング生成回路
４９６１    減算回路
４９７０、４９７１、４９７７    ＸＮＯＲ素子
７０１    パケット
９００ｘ    送付部群
９０１、９０２、９０ｎ    ＣＨ部
Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ、Ｊ    端子
ｓ１ｗｅ、ｓ１ｄｔ、ｓ１ｆｌ    信号
ｓ１ｒｑ、ｓ２ｒｑ、ｓ３ｒｑ、ｓｎｒｑ    要求信号
ｓ１ａｌ、ｓ２ａｌ、ｓ３ａｌ、ｓｎａｌ    アラーム信号
ｓ１ａｋ、ｓ２ａｋ、ｓ３ａｋ、ｓｎａｋ    許可信号
ｓ１ｒｄｔ、ｓ２ｒｄｔ、ｓ３ｒｄｔ、ｓｎｒｄｔ    データ信号
ｓｄｔ    調停後データ信号
ｓｅｎ    可能化信号
ｓ１ｍｋ、ｓ２ｍｋ、ｓ３ｍｋ、ｓｎｍｋ    マスク信号
ｓ１ｍｒｑ、ｓ２ｍｒｑ、ｓ３ｍｒｑ、ｓｎｍｒｑ    マスク後要求信号
【図１】
2019139410.tif 000003
【図２】
2019139410.tif 000004
【図３】
2019139410.tif 000005
【図４】
2019139410.tif 000006
【図５】
2019139410.tif 000007
【図６】
2019139410.tif 000008
【図７】
2019139410.tif 000009
【図８】
2019139410.tif 000010
【図９】
2019139410.tif 000011
【図１０】
2019139410.tif 000012
【図１１】
2019139410.tif 000013
【図１２】
2019139410.tif 000014
【図１３】
2019139410.tif 000015
【図１４】
2019139410.tif 000016
【図１５】
2019139410.tif 000017
【図１６】
2019139410.tif 000018
【図１７】
2019139410.tif 000019
【図１８】
2019139410.tif 000020
【図１９】
2019139410.tif 000021
【図２０】
2019139410.tif 000022
【図２１】
2019139410.tif 000023
【図２２】
2019139410.tif 000024