(57)【要約】【課題】キャパシタを内蔵する高性能の回路基板を実現する。【解決手段】回路基板１は、誘電体層１１、その一方の面１１ａに設けられた電極１２、及び他方の面１１ｂに設けられ電極１２よりも電気抵抗率の高い電極１３を含むキャパシタ１０と、電極１３上に設けられそれよりも電気抵抗率の低い導体層４０とを有する基板１０ａを含む。回路基板１は更に、基板１０ａを覆う絶縁層３０と、絶縁層３０内に設けられ導体層４０の一部と接続された導体ビア６０とを含む。電極１３と導体ビア６０との間に導体層４０が設けられることで、抵抗成分が低減され、それによってインピーダンスが低減されて、電源ノイズの低減効果が高められる。【選択図】図１
2019179865.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と、前記誘電体層の第１面に設けられた第１導体層と、前記誘電体層の前記第１面とは反対の第２面に設けられ前記第１導体層よりも電気抵抗率の高い第２導体層とを含むキャパシタと、
前記第２導体層の表面に設けられ前記第２導体層よりも電気抵抗率の低い第３導体層と
を有する基板と、
前記基板を覆う絶縁層と、
前記絶縁層内に設けられ前記第３導体層の一部と接続された導体ビアと
を含むことを特徴とする回路基板。
【請求項２】
前記導体ビアは、前記第２導体層よりも電気抵抗率が低いことを特徴とする請求項１に記載の回路基板。
【請求項３】
前記絶縁層は、前記第３導体層を覆い、
前記導体ビアは、一端面が前記第３導体層の表面の一部と接続されることを特徴とする請求項１又は２に記載の回路基板。
【請求項４】
前記第３導体層は、前記第２導体層の表面の一部に設けられることを特徴とする請求項１乃至３のいずれかに記載の回路基板。
【請求項５】
前記導体ビアは、前記絶縁層内に設けられ前記第３導体層の一部に通じる開口部に充填されていることを特徴とする請求項１乃至４のいずれかに記載の回路基板。
【請求項６】
誘電体層と、前記誘電体層の第１面に設けられた第１導体層と、前記誘電体層の前記第１面とは反対の第２面に設けられ前記第１導体層よりも電気抵抗率の高い第２導体層とを含むキャパシタと、
前記第２導体層の表面に設けられ前記第２導体層よりも電気抵抗率の低い第３導体層と
を有する基板を形成する工程と、
前記基板を覆う絶縁層を形成する工程と、
前記絶縁層内に前記第３導体層の一部と接続される導体ビアを形成する工程と
を含むことを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び回路基板の製造方法に関する。
【背景技術】
【０００２】
回路基板にコンデンサを内蔵する技術が知られている。コンデンサは、所定の材料を用いた誘電体層を一対の導体層で挟んだ構造とされる。
例えば、内層回路の表面に誘電材料を印刷して誘電体を形成し、その誘電体の表面に銅ペーストを印刷して金属層を形成し、これらの上に設けた絶縁層にレーザーを照射して穴を形成し、その穴に無電解銅めっき処理でめっき層を形成する技術が知られている。また、コンデンサの電極の一方を形成した内層回路板表面に、コンデンサの電極の他方となる銅箔を備えた高誘電率材料シートを積層し、その上に設けた絶縁層にレーザー穴あけを行い、無電解銅めっき層を形成して外層回路を形成する技術が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２１８６６０号公報
【特許文献２】特開２００４−１０３６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、回路基板に内蔵されるコンデンサ（キャパシタ）では、その誘電体層を挟む導体層のうち、一方には他方に比べて電気抵抗率の高い材料が用いられることがある。このような電気抵抗率の高い材料が用いられた導体層に、導体ビアのような他の導体を接続すると、それらの間の電気抵抗が比較的高くなるために、キャパシタを内蔵する回路基板の性能を低下させてしまう場合があった。
【０００５】
１つの側面では、本発明は、キャパシタを内蔵する高性能の回路基板を実現することを目的とする。
【課題を解決するための手段】
【０００６】
１つの態様では、誘電体層と、前記誘電体層の第１面に設けられた第１導体層と、前記誘電体層の前記第１面とは反対の第２面に設けられ前記第１導体層よりも電気抵抗率の高い第２導体層とを含むキャパシタと、前記第２導体層の表面に設けられ前記第２導体層よりも電気抵抗率の低い第３導体層とを有する基板と、前記基板を覆う絶縁層と、前記絶縁層内に設けられ前記第３導体層の一部と接続された導体ビアとを含む回路基板が提供される。
【０００７】
また、１つの態様では、誘電体層と、前記誘電体層の第１面に設けられた第１導体層と、前記誘電体層の前記第１面とは反対の第２面に設けられ前記第１導体層よりも電気抵抗率の高い第２導体層とを含むキャパシタと、前記第２導体層の表面に設けられ前記第２導体層よりも電気抵抗率の低い第３導体層とを有する基板を形成する工程と、前記基板を覆う絶縁層を形成する工程と、前記絶縁層内に前記第３導体層の一部と接続される導体ビアを形成する工程とを含む回路基板の製造方法が提供される。
【発明の効果】
【０００８】
１つの側面では、キャパシタを内蔵する高性能の回路基板を実現することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態に係る回路基板の一例を示す図である。
【図２】回路基板の別例を示す図である。
【図３】キャパシタの電極上の導体層及びそれと接続される導体ビアの配置の一例を示す図である。
【図４】キャパシタの電極上の導体層及びそれと接続される導体ビアの配置の別例を示す図である。
【図５】回路基板の構成例を示す図である。
【図６】抵抗成分の評価について説明する図（その１）である。
【図７】抵抗成分の評価について説明する図（その２）である。
【図８】電源ノイズの評価について説明する図である。
【図９】導体層の面積が特性に及ぼす影響の評価について説明する図（その１）である。
【図１０】導体層の面積が特性に及ぼす影響の評価について説明する図（その２）である。
【図１１】導体層の厚さが特性に及ぼす影響の評価について説明する図（その１）である。
【図１２】導体層の厚さが特性に及ぼす影響の評価について説明する図（その２）である。
【図１３】第２の実施の形態に係る回路基板形成方法の一例を示す図（その１）である。
【図１４】第２の実施の形態に係る回路基板形成方法の一例を示す図（その２）である。
【図１５】第２の実施の形態に係る回路基板形成方法の一例を示す図（その３）である。
【図１６】第２の実施の形態に係る回路基板形成方法の一例を示す図（その４）である。
【図１７】第２の実施の形態に係る回路基板形成方法の一例を示す図（その５）である。
【図１８】第２の実施の形態に係る回路基板形成方法の一例を示す図（その６）である。
【図１９】第２の実施の形態に係る回路基板形成方法の一例を示す図（その７）である。
【図２０】第２の実施の形態に係る回路基板形成方法の一例を示す図（その８）である。
【図２１】第３の実施の形態に係る回路基板の一例を示す図である。
【図２２】第４の実施の形態に係る回路基板の一例を示す図である。
【図２３】第５の実施の形態に係る電子機器について説明する図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態について図面を参照して説明する。
［第１の実施の形態］
近年、電子装置、電子機器に搭載される半導体チップ、半導体パッケージ等の半導体装置の高性能化、動作の高速化、大電流化、低電圧化が進行している。このような半導体装置の安定な動作には、電源電圧の変動を抑制すること、電源ノイズ（高周波ノイズ、高周波電源ノイズとも称される）を除去することが重要になる。そのため、半導体装置が実装される回路基板には、インピーダンスの低減が求められている。
【００１１】
インピーダンスを低減するための手法の１つに、チップコンデンサを回路基板に実装し、回路基板の電源線とグランド（ＧＮＤ）線との間にチップコンデンサを接続する手法が知られている。また、半導体装置からコンデンサまでの配線長を短くして配線のインダクタンス成分を抑える観点から、回路基板にチップコンデンサを内蔵する手法や、誘電体層とそれを挟む一対の導体層で形成されるキャパシタ（薄膜キャパシタ）を内蔵する手法が知られている。
【００１２】
図１は第１の実施の形態に係る回路基板の一例を示す図である。図１には、回路基板の一例の要部断面図を模式的に示している。
図１に示す回路基板１は、キャパシタ内蔵回路基板の一例である。回路基板１は、キャパシタ１０、絶縁層２０、絶縁層３０、導体層４０、導体ビア５０及び導体ビア６０を備える。
【００１３】
キャパシタ１０は、誘電体層１１と、誘電体層１１の一方の面１１ａに設けられた電極（導体層）１２と、誘電体層１１の他方の面１１ｂに設けられた電極（導体層）１３とを含む。このようにキャパシタ１０は、誘電体層１１が一対の電極１２及び電極１３で挟まれた構造を有する。
【００１４】
誘電体層１１には、各種誘電体材料が用いられる。例えば、誘電体層１１には、セラミック材料が用いられる。誘電体層１１のセラミック材料としては、チタン酸バリウム（ＢａＴｉＯ３；ＢＴＯ）等の各種高誘電体材料を用いることができる。誘電体層１１のセラミック材料としては、ＢＴＯにストロンチウム（Ｓｒ）を添加したチタン酸バリウムストロンチウム（ＢａｘＳｒ１−ｘＴｉＯ３；ＢＳＴＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ３；ＳＴＯ）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３；ＰＺＴ）、ランタン（Ｌａ）を添加したＰＺＴ（ＰＬＺＴ）等の高誘電体材料を用いることもできる。誘電体層１１の厚さは、例えば１μｍ〜３μｍとされる。
【００１５】
電極１２及び電極１３には、各種導体材料が用いられる。例えば、電極１２及び電極１３には、金属材料が用いられる。電極１２及び電極１３の金属材料としては、銅（Ｃｕ）、ニッケル（Ｎｉ）等を用いることができる。例えば、この回路基板１では、電極１２に比較的電気抵抗率の低い導体材料の１つであるＣｕが用いられ、電極１３に比較的電気抵抗率の高い導体材料の１つであるＮｉが用いられる。電極１２及び電極１３の厚さはそれぞれ、例えば１５μｍ〜３０μｍとされる。電極１２及び電極１３は、それぞれ所定の平面形状とされる。電極１２及び電極１３には、それぞれ開口部１２ａ及び開口部１３ａが設けられる。
【００１６】
導体層４０は、キャパシタ１０の電極１３上（その表面１３ｂ）に設けられる。導体層４０には、それが接続される電極１３よりも電気抵抗率の低い各種導体材料が用いられる。例えば、導体層４０には、金属材料が用いられる。導体層４０の金属材料としては、Ｃｕのほか、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）等を用いることができる。導体層４０は、例えば、キャパシタ１０の電極１３の一部の上に設けられる。このほか、導体層４０は、キャパシタ１０の電極１３の全体の上に設けられてもよい。導体層４０は、所定の厚さで、且つ平面視で円形状や矩形状といった所定の平面形状とされる。
【００１７】
絶縁層２０及び絶縁層３０は、キャパシタ１０とその電極１３上に設けられた導体層４０とを含む基板１０ａ（その上下）を覆うように設けられる。
絶縁層２０は、キャパシタ１０の電極１２（その表面１２ｂ）の側に設けられる。絶縁層２０は、例えば、１層又は複数層の配線を有するベース基板上に設けられた、樹脂、プリプレグ等の絶縁層である。絶縁層２０には、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等の樹脂材料、又はこのような樹脂材料にガラス等の繊維やクロスが含有されたものを用いることができる。
【００１８】
絶縁層３０は、キャパシタ１０の電極１３（その表面１３ｂ）及び導体層４０（その表面４０ｂ）の側に設けられる。絶縁層３０にも絶縁層２０と同様に、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等の樹脂材料、又はこのような樹脂材料にガラス等の繊維やクロスが含有されたものを用いることができる。
【００１９】
導体ビア５０及び導体ビア６０は、絶縁層３０を貫通し、それぞれキャパシタ１０の電極１２及び電極１３と電気的に接続されるように設けられる。導体ビア５０とキャパシタ１０の電極１３とは、電気的に分離される。導体ビア６０とキャパシタ１０の電極１２とは、電気的に分離される。導体ビア５０及び導体ビア６０には、各種導体材料が用いられる。例えば、導体ビア５０及び導体ビア６０には、金属材料が用いられる。導体ビア５０及び導体ビア６０の金属材料としては、Ｃｕ等を用いることができる。
【００２０】
キャパシタ１０の電極１２と電気的に接続される導体ビア５０は、絶縁層３０の、キャパシタ１０の電極１３に設けられた開口部１３ａと対応する位置（重なる位置）に設けられる。導体ビア５０は、絶縁層３０を貫通し、更にキャパシタ１０の誘電体層１１を貫通して、キャパシタ１０の電極１２と直接接続される。
【００２１】
キャパシタ１０の電極１３と電気的に接続される導体ビア６０は、絶縁層３０の、キャパシタ１０の電極１３上に設けられた導体層４０と対応する位置（重なる位置）に設けられる。導体ビア６０は、絶縁層３０を貫通し、キャパシタ１０の電極１３上の導体層４０と直接接続される。導体ビア６０は、導体層４０の一部と接続される。このように接続されるように、導体ビア６０の径（導体層４０と接続される部位（下端）の径）が設定され、或いは、導体ビア６０が接続される導体層４０の平面サイズ、平面形状、平面配置が設定される。
【００２２】
導体ビア５０及び導体ビア６０は、例えば、これらがそれぞれ設けられる開口部５０ａ及び開口部６０ａが導体材料で充填されることによって得られるフィルドビアとされる。尚、導体ビア５０及び導体ビア６０は、これらがそれぞれ設けられる開口部５０ａ及び開口部６０ａの内壁に導体材料が形成されることによって得られるコンフォーマルビアとされてもよく、その内側には樹脂が充填されてもよい。
【００２３】
上記のように回路基板１では、キャパシタ１０の電極１３上に、それよりも電気抵抗率の低い導体層４０が設けられ、その導体層４０に、導体ビア６０が接続される。これにより、キャパシタ１０の電極１３に、比較的電気抵抗率の高い導体材料が用いられる場合にも、導体ビア６０とキャパシタ１０との間の抵抗成分の増大が抑えられる。
【００２４】
ここで比較のため、回路基板の別例を図２に示す。
図２に示す回路基板１０００は、キャパシタ１０の電極１３上に上記のような導体層４０が設けられず、導体ビア６０が電極１３に直接接続された構成を有する点で、上記図１に示した回路基板１と相違する。
【００２５】
例えば、キャパシタ１０の形成では、電極１３上に誘電体材料が形成され、その熱処理が行われて誘電体層１１が形成され、その上に電極１２が形成されるという方法が用いられる。誘電体材料の熱処理が高温で行われる場合、その下地の電極１３には、熱的に安定した材料であることが要求されるため、このような熱的安定性に更にコストや製造容易性等も加味されて、例えばＮｉが用いられる。
【００２６】
しかし、電極１３のＮｉ等の導体材料が、それと接続される導体ビア６０のＣｕ等の導体材料よりも電気抵抗率が高いと、図２に示すような回路基板１０００では、電極１３と導体ビア６０との間の抵抗成分が大きくなり、インピーダンスの増大を招く。インピーダンスが増大すると、回路基板１０００では、そのキャパシタ１０による電源ノイズの低減効果が十分に得られないことが起こり得る。
【００２７】
これに対し、上記図１に示した回路基板１では、キャパシタ１０の電極１３上に、それよりも電気抵抗率の低い導体層４０が設けられ、その導体層４０に、導体ビア６０が接続される。これにより、キャパシタ１０の電極１３に、Ｎｉのような比較的電気抵抗率の高い導体材料が用いられる場合にも、電極１３と導体ビア６０との間の抵抗成分を低減し、それによってインピーダンスを低減して、電源ノイズの低減効果を高めることができる。上記構成により、優れた電源ノイズ低減効果を有する回路基板１が実現される。
【００２８】
キャパシタ１０の電極１３上に設けられる導体層４０は、それと接続される導体ビア６０の下端よりも大きな平面サイズとされる。
図３はキャパシタの電極上の導体層及びそれと接続される導体ビアの配置の一例を示す図である。図３には、電極及びその上の導体層並びにそれと接続される導体ビアの下端の平面配置を模式的に示している。
【００２９】
導体層４０は、例えば図３に示すように、キャパシタ１０の電極１３上に、電極１３よりも小さな平面サイズで設けられる。導体層４０は、例えば図３に示すように、平面視で円形状とされる。このような導体層４０の一部に、導体ビア６０の下端６１が接続される。導体層４０は、導体ビア６０の下端６１よりも大きな平面サイズとなるように、キャパシタ１０の電極１３上に設けられる。このように、導体ビア６０がその下端６１よりも大きな平面サイズの導体層４０を介して電極１３と電気的に接続されることで、導体層４０を介さずに下端６１が電極１３と直接接続される場合に比べ、抵抗成分が低減され、インピーダンスの低減が図られる。
【００３０】
図４はキャパシタの電極上の導体層及びそれと接続される導体ビアの配置の別例を示す図である。図４（Ａ）及び図４（Ｂ）にはそれぞれ、電極及びその上の導体層並びにそれと接続される導体ビアの下端の平面配置を模式的に示している。
【００３１】
例えば図４（Ａ）に示すように、キャパシタ１０の電極１３上には、電極１３よりも小さな平面サイズで、平面視で矩形状の導体層４０が設けられてもよい。図４（Ａ）に示すような導体層４０の一部に、導体ビア６０の下端６１が接続される。導体ビア６０の下端６１が、この図４（Ａ）に示すような平面サイズ及び平面形状の導体層４０を介して電極１３と接続される場合も同様に、導体層４０を介さずに電極１３と直接接続される場合に比べ、抵抗成分の低減、それによるインピーダンスの低減が図られる。
【００３２】
また、例えば図４（Ｂ）に示すように、導体層４０は、キャパシタ１０の電極１３の全体の上に設けられてもよい。尚、図４（Ｂ）には便宜上、導体層４０を電極１３よりも若干小さく図示している。図４（Ｂ）に示すような導体層４０の一部に、導体ビア６０の下端６１が接続される。導体ビア６０の下端６１が、この図４（Ｂ）に示すような導体層４０を介して電極１３と接続される場合も同様に、導体層４０を介さずに電極１３と直接接続される場合に比べ、抵抗成分の低減、それによるインピーダンスの低減が図られる。
【００３３】
第１の実施の形態に係る回路基板の構成及び特性について更に説明する。
図５は回路基板の構成例を示す図である。図５には、回路基板の一例の要部断面図を模式的に示している。
【００３４】
図５に示す回路基板１Ａは、上記図１に示したような回路基板１の構成を採用した回路基板の一構成例である。回路基板１Ａは、キャパシタ１０、その電極１３上に設けられた導体層４０、これらを覆う絶縁層２０及び絶縁層３０、並びに、絶縁層３０に設けられた導体ビア５０及び導体ビア６０を備える。回路基板１Ａは更に、絶縁層２０の、キャパシタ１０とは反対の側に設けられたベース基板７０を備える。回路基板１Ａはまた、絶縁層３０の、キャパシタ１０とは反対の側に設けられた配線８０及び配線９０を備える。絶縁層３０上には更に、絶縁層１００、導体ビア１１０，１２０，１３０，１４０、及び配線１５０，１６０，１７０，１８０が設けられる。
【００３５】
ベース基板７０は、１層又は複数層の絶縁層、及び１層又は複数層の配線を有する。図５には、絶縁層７１とその表面に設けられた配線７２とを有するベース基板７０を図示している。このようなベース基板７０上に、絶縁層２０を介して、キャパシタ１０がその電極１２の側をベース基板７０に向けて、積層される。
【００３６】
絶縁層３０上に設けられる配線８０及び配線９０は、それぞれ所定の平面形状とされる。配線８０は、キャパシタ１０の電極１２と接続された導体ビア５０と接続される。配線９０は、キャパシタ１０の電極１３上の導体層４０と接続された導体ビア６０と接続される。配線８０及び配線９０には、各種導体材料、例えば、Ｃｕ等の金属材料が用いられる。
【００３７】
絶縁層１００は、絶縁層３０並びに配線８０及び配線９０の上に設けられる。絶縁層１００には、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等の樹脂材料、又はこのような樹脂材料にガラス等の繊維やクロスが含有されたものを用いることができる。
【００３８】
導体ビア１１０及び導体ビア１２０は、絶縁層１００を貫通し、配線８０と接続される。導体ビア１３０及び導体ビア１４０は、絶縁層１００を貫通し、配線９０と接続される。導体ビア１１０，１２０，１３０，１４０には、各種導体材料、例えば、Ｃｕ等の金属材料が用いられる。
【００３９】
配線１５０，１６０，１７０，１８０は、それぞれ所定の平面形状とされる。配線１５０は導体ビア１１０と接続され、配線１６０は導体ビア１２０と接続され、配線１７０は導体ビア１３０と接続され、配線１８０は導体ビア１４０と接続される。
【００４０】
例えば、配線１５０，１６０，１７０，１８０は、回路基板１Ａの外部接続用の端子として用いられる。Ｃｕのような比較的電気抵抗率の低い導体材料が用いられたキャパシタ１０の電極１２と、導体ビア５０、配線８０、導体ビア１１０及び導体ビア１２０を介して電気的に接続される配線１５０及び配線１６０が、電源端子として用いられる。Ｎｉのような比較的電気抵抗率の高い導体材料が用いられたキャパシタ１０の電極１３と、導体ビア６０、配線９０、導体ビア１３０及び導体ビア１４０を介して電気的に接続される配線１７０及び配線１８０が、ＧＮＤ端子として用いられる。
【００４１】
続いて、回路基板１Ａの特性を評価した結果について述べる。
図６及び図７は抵抗成分の評価について説明する図である。図６（Ａ）及び図６（Ｂ）にはそれぞれ、キャパシタの電極及びこれと電気的に接続される導体ビア及び配線における伝送信号の周波数と抵抗との関係の電磁界シミュレーション（３次元電磁界シミュレーション）に用いたモデルを示している。図７には、電磁界シミュレーションの結果を示している。
【００４２】
図６（Ａ）には比較のため、上記導体層４０を有しないモデル２１０を示し、図６（Ｂ）には、上記導体層４０を有するモデル２２０を示している。即ち、図６（Ａ）に示す、導体層４０を有しないモデル２１０は、キャパシタ１０の電極１３、並びに電極１３と電気的に接続された導体ビア６０、配線９０、導体ビア１３０及び配線１７０を含む。図６（Ｂ）に示す、導体層４０を有するモデル２２０は、キャパシタ１０の電極１３及びこの上に設けられた導体層４０、並びに電極１３と電気的に接続された導体ビア６０、配線９０、導体ビア１３０及び配線１７０を含む。
【００４３】
モデル２１０及びモデル２２０を用いた電磁界シミュレーションにおいて、キャパシタ１０の電極１３の導体材料はＮｉとし、導体層４０、導体ビア６０、配線９０、導体ビア１３０及び配線１７０の導体材料はＣｕとしている。キャパシタ１０の電極１３は、平面サイズ５００μｍ×５００μｍ、厚さ３０μｍとしている。導体層４０は、直径１００μｍの平面円形状で、厚さ１０μｍとしている。導体ビア６０は、直径５０μｍの円筒状で、モデル２１０では高さ１００μｍ、モデル２２０では高さ９０μｍ（導体層４０と合わせて１００μｍ）としている。配線９０は、直径１００μｍの平面円形状で、厚さ１０μｍとしている。導体ビア１３０は、直径５０μｍの円筒状で、高さ１００μｍとしている。配線１７０は、直径１００μｍの平面円形状で、厚さ１０μｍとしている。
【００４４】
このようなモデル２１０及びモデル２２０を用い、Ｎｉの電極１３の下面とＣｕの配線１７０の上面との間の、伝送信号の周波数［ＧＨｚ］と抵抗［ｍΩ］との関係を、電磁界シミュレーションにより評価した。結果を図７に示す。
【００４５】
図７において、関係Ｐ１はモデル２１０について得られた結果を示し、関係Ｐ２はモデル２２０について得られた結果を示す。
図７より、抵抗は、伝送信号の周波数が高くなるにつれて増大していく。そして、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられたモデル２２０では、そのような導体層４０が設けられないモデル２１０に比べ、抵抗が低減される効果が認められる。更に、モデル２２０では、伝送信号の周波数が高くなるほど、モデル２１０よりも抵抗の低減効果が大きくなる。
【００４６】
図８は電源ノイズの評価について説明する図である。図８には、回路基板に入力される電源にノイズを挿入した時に出力される出力信号の、時間［μｓ］に対する電圧［ｍＶ］の変化（経時変化）を示している。
【００４７】
図８の関係Ｑ１は、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられない回路基板における出力信号の電圧の経時変化を示す。図８の関係Ｑ２は、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられた回路基板１Ａにおける出力信号の電圧の経時変化を示す。
【００４８】
図８より、導体層４０が設けられない回路基板における出力信号の電圧の変動幅は約６４ｍＶとなるのに対し、導体層４０が設けられた回路基板１Ａにおける出力信号の電圧の変動幅は約６０ｍＶとなる。導体層４０が設けられることで、約７％の電源ノイズの低減効果が認められる。
【００４９】
このように回路基板１Ａでは、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられることで、抵抗成分が低減され、それによってインピーダンスが低減されて、電源ノイズの低減効果が高められる。上記構成により、優れた電源ノイズ低減効果を有する回路基板１Ａが実現される。
【００５０】
続いて、キャパシタ１０の電極１３と導体ビア６０との間に設けられる導体層４０のサイズが特性に及ぼす影響を評価した結果について述べる。
図９及び図１０は導体層の面積が特性に及ぼす影響の評価について説明する図である。図９（Ａ）〜図９（Ｄ）にはそれぞれ、キャパシタの電極及びこれと電気的に接続される導体ビア及び配線における伝送信号の周波数と抵抗及びインダクタンスとの関係の電磁界シミュレーションに用いたモデルを示している。図１０（Ａ）及び図１０（Ｂ）にはそれぞれ、電磁界シミュレーションの結果を示している。
【００５１】
図９（Ａ）には比較のため、導体層４０を有しないモデル３１０を示し、図９（Ｂ）、図９（Ｃ）及び図９（Ｄ）にはそれぞれ、導体層４０を有するモデル３２０、モデル３３０及びモデル３４０を示している。即ち、図９（Ａ）に示す、導体層４０を有しないモデル３１０は、キャパシタ１０の電極１３、並びに電極１３と電気的に接続された導体ビア６０及び配線９０を含む。図９（Ｂ）、図９（Ｃ）及び図９（Ｄ）に示す、導体層４０を有するモデル３２０、モデル３３０及びモデル３４０は、キャパシタ１０の電極１３及びこの上に設けられた導体層４０、並びに電極１３と電気的に接続された導体ビア６０及び配線９０を含む。
【００５２】
モデル３１０及びモデル３２０，３３０，３４０を用いた電磁界シミュレーションにおいて、キャパシタ１０の電極１３の導体材料はＮｉとし、導体層４０、導体ビア６０及び配線９０の導体材料はＣｕとしている。キャパシタ１０の電極１３は、平面サイズ５００μｍ×５００μｍ、厚さ３０μｍとしている。導体層４０は、モデル３２０では直径１００μｍの平面円形状、モデル３３０では直径２００μｍの平面円形状、モデル３４０では直径４００μｍの平面円形状とし、いずれも厚さ１０μｍとしている。導体ビア６０は、直径５０μｍの円筒状で、モデル３１０では高さ１００μｍとし、モデル３２０、モデル３３０及びモデル３４０ではいずれも高さ９０μｍ（導体層４０と合わせて１００μｍ）としている。配線９０は、直径１００μｍの平面円形状で、厚さ１０μｍとしている。
【００５３】
このようなモデル３１０及びモデル３２０，３３０，３４０を用い、Ｎｉの電極１３の下面とＣｕの配線９０の上面との間の、伝送信号の周波数［ＧＨｚ］と抵抗［ｍΩ］及びインダクタンス［ｐＨ］との関係を、電磁界シミュレーションにより評価した。周波数［ＧＨｚ］と抵抗［ｍΩ］との関係を評価した結果を図１０（Ａ）に、周波数［ＧＨｚ］とインダクタンス［ｐＨ］との関係を評価した結果を図１０（Ｂ）に、それぞれ示す。
【００５４】
図１０（Ａ）において、関係Ｒ１はモデル３１０について得られた結果を示し、関係Ｒ２はモデル３２０について得られた結果を示し、関係Ｒ３はモデル３３０について得られた結果を示し、関係Ｒ４はモデル３４０について得られた結果を示す。
【００５５】
図１０（Ｂ）において、関係Ｌ１はモデル３１０について得られた結果を示し、関係Ｌ２はモデル３２０について得られた結果を示し、関係Ｌ３はモデル３３０について得られた結果を示し、関係Ｌ４はモデル３４０について得られた結果を示す。
【００５６】
図１０（Ａ）より、抵抗は、伝送信号の周波数が高くなるにつれて増大していく。そして、関係Ｒ１と関係Ｒ２〜Ｒ４に示すように、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられると抵抗が低減され、関係Ｒ２〜Ｒ４に示すように、Ｃｕの導体層４０の平面サイズが大きくなるほど抵抗が低減される。
【００５７】
また、図１０（Ｂ）より、インダクタンスは、伝送信号の周波数が高くなるにつれて減少していく。そして、関係Ｌ１と関係Ｌ２〜Ｌ４に示すように、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられるとインダクタンスが低減され、関係Ｌ２〜Ｌ４に示すように、Ｃｕの導体層４０の平面サイズが大きくなるほどインダクタンスが低減される。
【００５８】
このように、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられることで、抵抗成分及びインダクタンス成分が低減され、その低減効果は、Ｃｕの導体層４０の平面サイズが大きくなるほど大きくなる。キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０を設け、その平面サイズを調整することで、様々な特性を示す回路基板１，１Ａを実現することができる。
【００５９】
図１１及び図１２は導体層の厚さが特性に及ぼす影響の評価について説明する図である。図１１（Ａ）〜図１１（Ｄ）にはそれぞれ、キャパシタの電極及びこれと電気的に接続される導体ビア及び配線における伝送信号の周波数と抵抗及びインダクタンスとの関係の電磁界シミュレーションに用いたモデルを示している。図１２（Ａ）及び図１２（Ｂ）にはそれぞれ、電磁界シミュレーションの結果を示している。
【００６０】
図１１（Ａ）には比較のため、導体層４０を有しないモデル３５０を示し、図１１（Ｂ）、図１１（Ｃ）及び図１１（Ｄ）にはそれぞれ、導体層４０を有するモデル３６０、モデル３７０及びモデル３８０を示している。即ち、図１１（Ａ）に示す、導体層４０を有しないモデル３５０は、キャパシタ１０の電極１３、並びに電極１３と電気的に接続された導体ビア６０及び配線９０を含む。図１１（Ｂ）、図１１（Ｃ）及び図１１（Ｄ）に示す、導体層４０を有するモデル３６０、モデル３７０及びモデル３８０は、キャパシタ１０の電極１３及びこの上に設けられた導体層４０、並びに電極１３と電気的に接続された導体ビア６０及び配線９０を含む。
【００６１】
モデル３５０及びモデル３６０，３７０，３８０を用いた電磁界シミュレーションにおいて、キャパシタ１０の電極１３の導体材料はＮｉとし、導体層４０、導体ビア６０及び配線９０の導体材料はＣｕとしている。キャパシタ１０の電極１３は、平面サイズ５００μｍ×５００μｍ、厚さ３０μｍとしている。導体層４０は、モデル３６０で厚さ１０μｍ、モデル３７０で厚さ２０μｍ、モデル３８０で厚さ５０μｍとし、いずれも直径１００μｍの平面円形状としている。導体ビア６０は、直径５０μｍの円筒状で、モデル３５０では高さ１００μｍとし、モデル３６０、モデル３７０及びモデル３８０では導体層４０と合わせて高さ１００μｍとしている。配線９０は、直径１００μｍの平面円形状で、厚さ１０μｍとしている。
【００６２】
このようなモデル３５０及びモデル３６０，３７０，３８０を用い、Ｎｉの電極１３の下面とＣｕの配線９０の上面との間の、伝送信号の周波数［ＧＨｚ］と抵抗［ｍΩ］及びインダクタンス［ｐＨ］との関係を、電磁界シミュレーションにより評価した。周波数［ＧＨｚ］と抵抗［ｍΩ］との関係を評価した結果を図１２（Ａ）に、周波数［ＧＨｚ］とインダクタンス［ｐＨ］との関係を評価した結果を図１２（Ｂ）に、それぞれ示す。
【００６３】
図１２（Ａ）において、関係Ｒ５はモデル３５０について得られた結果を示し、関係Ｒ６はモデル３６０について得られた結果を示し、関係Ｒ７はモデル３７０について得られた結果を示し、関係Ｒ８はモデル３８０について得られた結果を示す。
【００６４】
図１２（Ｂ）において、関係Ｌ５はモデル３５０について得られた結果を示し、関係Ｌ６はモデル３６０について得られた結果を示し、関係Ｌ７はモデル３７０について得られた結果を示し、関係Ｌ８はモデル３８０について得られた結果を示す。
【００６５】
図１２（Ａ）より、抵抗は、伝送信号の周波数が高くなるにつれて増大していく。そして、関係Ｒ５と関係Ｒ６〜Ｒ８に示すように、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられると抵抗が低減される。但し、関係Ｒ６〜Ｒ８に示すように、Ｃｕの導体層４０の厚さが大きくなっても、抵抗の低減効果の違いは殆ど認められない。
【００６６】
また、図１２（Ｂ）より、インダクタンスは、伝送信号の周波数が高くなるにつれて減少していく。そして、関係Ｌ５と関係Ｌ６〜Ｌ８に示すように、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられるとインダクタンスが低減される。但し、関係Ｌ６〜Ｌ８に示すように、Ｃｕの導体層４０の厚さが大きくなっても、インダクタンスの低減効果の違いは殆ど認められない。
【００６７】
このように、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間に設けられるＣｕの導体層４０の厚さが抵抗成分及びインダクタンス成分の低減に及ぼす影響は、導体層４０の平面サイズが及ぼす影響に比べ、小さいと言うことができる。
【００６８】
［第２の実施の形態］
ここでは、上記のような構成を有する回路基板１Ａを例に、その形成方法の一例を、第２の実施の形態として説明する。
【００６９】
図１３〜図２０は第２の実施の形態に係る回路基板形成方法の一例を示す図である。図１３（Ａ）及び図１３（Ｂ）並びに図１４〜図２０にはそれぞれ、各工程の要部断面図を模式的に示している。
【００７０】
図１３（Ａ）に示すように、電極１３となる導体材料の上に、誘電体層１１となるＢＴＯ等の高誘電体材料が形成され、その上に、電極１２となる導体材料が形成される。これにより、図１３（Ａ）に示すような、誘電体層１１が電極１３と電極１２とで挟まれたキャパシタ１０が形成される。例えば、誘電体層１１の厚さは１μｍ、電極１３及び電極１２の厚さは３０μｍとされる。
【００７１】
キャパシタ１０の形成において、高誘電体材料は、電極１３上に焼結形成され、その上に電極１２が被覆形成される。高誘電体材料が焼結形成されるため、その下地となる電極１３には、焼結時の温度に対し、熱的に安定な導体材料が用いられることを要する。このような熱的安定性に更にコストや製造容易性等も加味されて、下地となる電極１３には、例えばＮｉが用いられる。一方、高誘電体材料の焼結後にその上に形成される電極１２には、電極１３のような熱的安定性の制約がないため、例えば電気抵抗率の低いＣｕが用いられる。
【００７２】
このように、形成されるキャパシタ１０は、一方の電極１２に比較的電気抵抗率の低い導体材料であるＣｕが用いられ、他方の電極１３に比較的電気抵抗率の高い導体材料であるＮｉが用いられた構成となる。
【００７３】
次いで、図１３（Ｂ）に示すように、キャパシタ１０の電極１２が、所定のパターン形状となるようにパターニングされる。パターニングは、電極１２上に形成した所定のパターン形状のレジストをマスクとするウェットエッチングによって行われる。パターニング後、レジストは除去される。パターニングにより、図１３（Ｂ）に示すような、所定の位置に開口部１２ａが設けられた電極１２が形成される。
【００７４】
次いで、図１４に示すように、電極１２がパターニングされたキャパシタ１０が、ベース基板７０上に絶縁層２０を介して積層され一体化される。その際は、キャパシタ１０の電極１２の側が、ベース基板７０の配線７２が設けられている面に向けられ、これらの間にエポキシ樹脂等が用いられた絶縁層２０が介在された状態で、熱圧着される。これにより、図１４に示すような、ベース基板７０上に絶縁層２０を介してキャパシタ１０が積層された構造体（又は基板）が形成される。
【００７５】
次いで、図１５に示すように、ベース基板７０上に絶縁層２０を介して積層されたキャパシタ１０の電極１３が、所定のパターン形状となるようにパターニングされる。パターニングは、電極１３上に形成した所定のパターン形状のレジストをマスクとするウェットエッチングによって行われる。パターニング後、レジストは除去される。パターニングにより、図１５に示すような、所定の位置に開口部１３ａが設けられた電極１３が形成される。
【００７６】
次いで、図１６に示すように、キャパシタ１０の電極１３上に、導体層４０が形成される。導体層４０には、電極１３よりも電気抵抗率の低い導体材料、例えばＣｕが用いられる。導体層４０は、例えば、無電解Ｃｕメッキ及び電解Ｃｕメッキにより形成される。導体層４０は、メッキ法のほか、スパッタ法等を用いて形成されてもよい。導体層４０は、後述のようにして形成される導体ビア６０の下端６１よりも大きな平面サイズで形成される。導体層４０は、上記第１の実施の形態で述べたような形状、平面サイズ及び厚さ（図３，図４，図６〜図１２）で形成することができる。
【００７７】
これにより、図１６に示すような、キャパシタ１０とその電極１３上に形成された導体層４０とを含む基板１０ａを備えた構造体（又は基板）２が形成される。
次いで、図１７に示すように、キャパシタ１０の電極１３上への導体層４０の形成まで行われた構造体２（その基板１０ａ）の上に、エポキシ樹脂等が用いられた絶縁層３０が、熱圧着により積層される。
【００７８】
次いで、図１８に示すように、キャパシタ１０の電極１２に通じる開口部５０ａ、及び電極１３上の導体層４０の一部に通じる開口部６０ａが、レーザー加工によって形成される。
【００７９】
ここで、開口部６０ａを形成するレーザー加工の際には、導体層４０にレーザーが直接照射される一方、キャパシタ１０の電極１３にはレーザーが直接照射されない。そのため、レーザー照射によってキャパシタ１０に生じる熱ストレスが軽減される。更に、キャパシタ１０の電極１３上に導体層４０が形成されていることで、開口部６０ａを形成する領域の絶縁層３０の膜厚が、他の領域の絶縁層３０の膜厚よりも薄くなる。そのため、絶縁層３０の、開口部６０ａを形成する領域が、レーザーに曝される時間も短縮され、レーザー照射によってキャパシタ１０に生じる熱ストレスが軽減される。
【００８０】
キャパシタ１０の電極１３上に導体層４０が設けられていない場合には、電極１３に対する直接レーザー照射によってキャパシタ１０に生じる熱ストレスが、電極１３と誘電体層１１との間の剥離を引き起こし、製造歩留まりを低下させる恐れがある。上記のように、キャパシタ１０の電極１３上に導体層４０が設けられることで、レーザー照射による熱ストレスを軽減し、電極１３と誘電体層１１との間の剥離を抑え、製造歩留まりを向上させることが可能になる。
【００８１】
次いで、図１９に示すように、形成された開口部５０ａ内及び開口部６０ａ内に、それぞれ導体ビア５０及び導体ビア６０が形成され、導体ビア５０上及び導体ビア６０上に、それぞれ配線８０及び配線９０が形成される。導体ビア５０及び導体ビア６０並びに配線８０及び配線９０には、電極１３よりも電気抵抗率の低い導体材料、例えばＣｕが用いられる。導体ビア５０及び導体ビア６０並びに配線８０及び配線９０は、例えば、無電解Ｃｕメッキ及び電解Ｃｕメッキにより形成される。導体ビア５０及びそれと接続される配線８０は、一体のものとして形成され、導体ビア６０及びそれと接続される配線９０は、一体のものとして形成される。導体ビア５０及び配線８０と、導体ビア６０及び配線９０とは、同じメッキ工程を経て形成される。
【００８２】
尚、ここでは、導体ビア５０及び導体ビア６０を、それぞれ開口部５０ａ内及び開口部６０ａ内に充填されたフィルドビアとして形成する例を示すが、導体ビア５０及び導体ビア６０は、コンフォーマルビアとして形成されてもよい。
【００８３】
次いで、図２０に示すように、導体ビア５０及び導体ビア６０並びに配線８０及び配線９０が形成された絶縁層３０上に、絶縁層１００、導体ビア１１０，１２０，１３０，１４０、及び配線１５０，１６０，１７０，１８０が形成される。絶縁層１００、導体ビア１１０，１２０，１３０，１４０、及び配線１５０，１６０，１７０，１８０は、図１７〜図１９の例に従って形成される。即ち、まず絶縁層３０上に、エポキシ樹脂等が用いられた絶縁層１００が熱圧着により積層される。次いで、その絶縁層１００にレーザー加工によって形成された開口部内に、無電解Ｃｕメッキ及び電解Ｃｕメッキによって導体ビア１１０，１２０，１３０，１４０及び配線１５０，１６０，１７０，１８０が形成される。
【００８４】
図１３〜図２０に示したような方法により、回路基板１Ａが形成される。
回路基板１Ａでは、キャパシタ１０のＮｉの電極１３とＣｕの導体ビア６０との間にＣｕの導体層４０が設けられることで、抵抗成分が低減され、それによってインピーダンスが低減されて、電源ノイズの低減効果が高められる。また、回路基板１Ａの形成では、絶縁層３０の開口部５０ａ及び開口部６０ａの形成工程（図１８）において、電極１３上に設けられた導体層４０に対してレーザー照射が行われる。そのため、レーザー照射による熱ストレスが軽減され、電極１３と誘電体層１１との間の剥離が抑えられ、製造歩留まりの向上が図られる。上記方法によれば、優れた電源ノイズ低減効果を有する回路基板１Ａを、製造歩留まりの低下を抑えて形成することができる。
【００８５】
［第３の実施の形態］
図２１は第３の実施の形態に係る回路基板の一例を示す図である。図２１には、回路基板の一例の要部断面図を模式的に示している。
【００８６】
図２１に示す回路基板１Ｂは、キャパシタ１０とその電極１３上に設けられた導体層４０とを含む基板１０ａの、電極１３及び導体層４０の側が絶縁層２０で覆われ、電極１２の側が絶縁層３０で覆われた構造を有する。
【００８７】
回路基板１Ｂにおいて、導体ビア５０は、絶縁層３０を貫通し、キャパシタ１０の電極１２と接続される。導体ビア５０とキャパシタ１０の電極１３とは、電気的に分離される。また、導体ビア６０は、キャパシタ１０の電極１２の開口部１２ａと対応する位置に設けられ、絶縁層３０を貫通し、キャパシタ１０の誘電体層１１及び電極１３を貫通して、導体層４０と接続される。導体ビア６０とキャパシタ１０の電極１２とは、電気的に分離される。
【００８８】
回路基板１Ｂにおいて、導体ビア５０及び導体ビア６０が形成される開口部５０ａ及び開口部６０ａは、例えば、レーザー加工によって形成される。このようにして形成される開口部５０ａ及び開口部６０ａに、それぞれＣｕ等の導体材料が設けられて導体ビア５０及び導体ビア６０が形成される。
【００８９】
尚、導体ビア５０及び導体ビア６０は、フィルドビアとされてもよいし、コンフォーマルビアとされてもよい。コンフォーマルビアとされる場合には、その内側に樹脂が充填されてもよい。
【００９０】
回路基板１Ｂでは、導体ビア６０が、その側面でキャパシタ１０の電極１３と接続されると共に、下端６１で電極１３上に設けられた導体層４０と接続される。そのため、回路基板１Ｂでは、導体ビア６０が電極１３のみと接続される場合に比べ、導体ビア６０と電極１３との間の抵抗成分が低減される。
【００９１】
回路基板１Ｂのように、キャパシタ１０の誘電体層１１及び電極１３を貫通して導体層４０と接続されるように導体ビア６０が設けられる場合でも、抵抗成分を低減し、それによってインピーダンスを低減して、電源ノイズの低減効果を高めることができる。上記構成により、優れた電源ノイズ低減効果を有する回路基板１Ｂを実現することができる。
【００９２】
［第４の実施の形態］
図２２は第４の実施の形態に係る回路基板の一例を示す図である。図２２には、回路基板の一例の要部断面図を模式的に示している。
【００９３】
図２２に示す回路基板１Ｃは、導体ビア５０及び導体ビア６０が、キャパシタ１０とその電極１３上に設けられた導体層４０とを含む基板１０ａ、並びにそれを覆う絶縁層２０及び絶縁層３０を、貫通するように設けられた構造を有する。
【００９４】
回路基板１Ｃにおいて、導体ビア５０は、キャパシタ１０の電極１３の開口部１３ａと対応する位置に設けられ、絶縁層３０を貫通し、キャパシタ１０の誘電体層１１及び電極１２を貫通し、絶縁層２０を貫通する。導体ビア５０とキャパシタ１０の電極１３とは、電気的に分離される。また、導体ビア６０は、キャパシタ１０の電極１２の開口部１２ａと対応する位置に設けられ、絶縁層３０を貫通し、導体層４０、キャパシタ１０の電極１３及び誘電体層１１を貫通し、絶縁層２０を貫通する。導体ビア６０とキャパシタ１０の電極１２とは、電気的に分離される。
【００９５】
回路基板１Ｃにおいて、導体ビア５０及び導体ビア６０が形成される開口部５０ａ及び開口部６０ａは、例えば、レーザー加工又はドリル加工によって形成される。このようにして形成される開口部５０ａ及び開口部６０ａに、それぞれＣｕ等の導体材料が設けられて導体ビア５０及び導体ビア６０が形成される。
【００９６】
尚、導体ビア５０及び導体ビア６０は、フィルドビアとされてもよいし、コンフォーマルビアとされてもよい。コンフォーマルビアとされる場合には、その内側に樹脂が充填されてもよい。
【００９７】
回路基板１Ｃでは、導体ビア６０が、その側面でキャパシタ１０の電極１３及びその上に設けられた導体層４０と接続される。そのため、回路基板１Ｃでは、導体ビア６０が電極１３のみと接続される場合に比べ、導体ビア６０と電極１３との間の抵抗成分が低減される。
【００９８】
回路基板１Ｃのように、キャパシタ１０の電極１３及び導体層４０に、それらを貫通して導体ビア６０が接続される場合でも、抵抗成分を低減し、それによってインピーダンスを低減して、電源ノイズの低減効果を高めることができる。上記構成により、優れた電源ノイズ低減効果を有する回路基板１Ｃを実現することができる。
【００９９】
［第５の実施の形態］
以上述べたような回路基板１，１Ａ，１Ｂ，１Ｃは、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
【０１００】
図２３は第５の実施の形態に係る電子機器について説明する図である。図２３には、電子機器を模式的に示している。
図２３に示すように、例えば、上記第１の実施の形態で述べたような回路基板１Ａ（図５）が、各種電子機器４００の筐体４１０の内部に搭載（内蔵）される。回路基板１Ａ上には、半導体チップや半導体チップを含む半導体パッケージ等の半導体装置５００が実装される。回路基板１Ａの、外部接続用の端子として用いられる配線１５０，１６０，１７０，１８０と、半導体装置５００の端子５１０，５２０，５３０，５４０とが、それぞれ半田等のバンプ６１０，６２０，６３０，６４０を用いて接合される。このような回路基板１Ａとその上に実装された半導体装置５００とを含む電子装置７００が、電子機器４００の筐体４１０の内部に搭載される。
【０１０１】
尚、回路基板１Ａ上には、半導体装置５００のほか、抵抗、コンデンサ、インダクタ等の各種電子部品が実装されてもよい。また、回路基板１Ａのベース基板７０側にも外部接続用の端子を設け、電子装置７００を更に別の回路基板上に実装したうえで、電子機器４００に搭載してもよい。
【０１０２】
回路基板１Ａでは、キャパシタ１０の、比較的電気抵抗率の高い材料が用いられる電極１３と、比較的電気抵抗率の低い材料が用いられる導体ビア６０との間に、比較的電気抵抗率の低い材料が用いられる導体層４０が設けられる。これにより、電極１３と導体ビア６０との間の抵抗成分を低減し、それによってインピーダンスを低減して、電源ノイズの低減効果を高めることができる。回路基板１Ａ上に実装される半導体装置５００を電源電圧の変動を抑えて安定に動作させることのできる高性能の電子装置７００が実現され、このような電子装置７００を搭載した高性能の電子機器４００が実現される。
【０１０３】
ここでは、回路基板１Ａ及びそれを用いた電子装置７００を搭載する電子機器４００を例に示したが、回路基板１，１Ｂ，１Ｃ及びそれを用いた電子装置も同様に、各種電子機器に搭載することができる。
【符号の説明】
【０１０４】
１，１Ａ，１Ｂ，１Ｃ，１０００  回路基板
２  構造体
１０  キャパシタ
１０ａ  基板
１１  誘電体層
１１ａ，１１ｂ  面
１２，１３  電極
１２ａ，１３ａ，５０ａ，６０ａ  開口部
１２ｂ，１３ｂ，４０ｂ  表面
２０，３０，７１，１００  絶縁層
４０  導体層
５０，６０，１１０，１２０，１３０，１４０  導体ビア
６１  下端
７０  ベース基板
７２，８０，９０，１５０，１６０，１７０，１８０  配線
２１０，２２０，３１０，３２０，３３０，３４０，３５０，３６０，３７０，３８０  モデル
４００  電子機器
４１０  筐体
５００  半導体装置
５１０，５２０，５３０，５４０  端子
６１０，６２０，６３０，６４０  バンプ
７００  電子装置
【図１】
2019179865.tif 000003
【図２】
2019179865.tif 000004
【図３】
2019179865.tif 000005
【図４】
2019179865.tif 000006
【図５】
2019179865.tif 000007
【図６】
2019179865.tif 000008
【図７】
2019179865.tif 000009
【図８】
2019179865.tif 000010
【図９】
2019179865.tif 000011
【図１０】
2019179865.tif 000012
【図１１】
2019179865.tif 000013
【図１２】
2019179865.tif 000014
【図１３】
2019179865.tif 000015
【図１４】
2019179865.tif 000016
【図１５】
2019179865.tif 000017
【図１６】
2019179865.tif 000018
【図１７】
2019179865.tif 000019
【図１８】
2019179865.tif 000020
【図１９】
2019179865.tif 000021
【図２０】
2019179865.tif 000022
【図２１】
2019179865.tif 000023
【図２２】
2019179865.tif 000024
【図２３】
2019179865.tif 000025