(57)【要約】【課題】低電圧破壊耐量を向上させることが出来る半導体装置を提供する。【解決手段】半導体装置は、第１導電型の第１半導体層と、第１半導体層上に配置された第２導電型の第２半導体層と、第２半導体層上に配置された第１導電型の第３半導体層と、第２半導体層を貫通する溝と、溝内に絶縁膜を介して第２半導体層と対向するように配置された制御電極と、溝と離間した外側トレンチと、外側トレンチ内に絶縁された電極とを備える半導体装置であって、平面的に見て、外側溝は、溝と交差する方向に延伸する第１の外側トレンチと、溝と並行に延伸する第２の外側トレンチとを含み、第１の外側トレンチと第２の外側トレンチは半導体装置のコーナー部において離間し、第１の外側トレンチと第２の外側トレンチとによって挟まれた領域の導電型は第１の外側トレンチの内側の領域及び外側の領域の導電型と同じであることを特徴とする。【選択図】図１
2019179897.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層上に配置された第２導電型の第２半導体層と、
前記第２半導体層上に配置された第１導電型の第３半導体層と、
前記第２半導体層を貫通する溝と、
前記溝内に絶縁膜を介して前記第２半導体層と対向するように配置された制御電極と、
前記溝と離間した外側トレンチと、
前記外側トレンチ内に絶縁された電極とを備える半導体装置であって、
平面的に見て、
前記外側溝は、溝と交差する方向に延伸する第１の外側トレンチと、前記溝と並行に延伸する第２の外側トレンチとを含み、
前記第１の外側トレンチと前記第２の外側トレンチは前記半導体装置のコーナー部において離間し、
前記第１の外側トレンチと前記第２の外側トレンチとによって挟まれた領域の導電型は前記第１の外側トレンチの内側の領域及び外側の領域の導電型と同じであることを特徴とする半導体装置。
【請求項２】
前記第１の外側トレンチと前記第２の外側トレンチとによって挟まれた領域は第１半導体層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記溝の端部は前記第１の外側トレンチと前記第２の外側トレンチとによって挟まれた領域の導電型と同じ導電型の半導体領域と接していることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第２半導体層は前記溝の端部と接していないことを特徴とする請求項１〜３何れか１項に記載の半導体装置。
【請求項５】
前記第１の外側トレンチは前記第２の外側トレンチの仮想延長線上で交差することを特徴とする請求項１〜４何れか１項に記載の半導体装置。
【請求項６】
前記第１の外側トレンチと前記第２の外側トレンチとの間の距離は、前記溝と前記第２の外側トレンチとの間の距離よりも短いことを特徴とする請求項１〜５何れか１項に記載の半導体装置。
【請求項７】
前記第１の外側トレンチと前記第２の外側トレンチの少なくとも一方は複数形成され、
前記外側トレンチ内の絶縁された電極は第３半導体層と電気的に接続した電極と電気的に接続されていることを特徴とする請求項１から６何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート電極を備える半導体装置に関する。
【背景技術】
【０００２】
半導体基板の活性領域には、トレンチゲート型のＭＯＳＦＥＴ等のトレンチゲート型スイッチング素子が形成されている。さらに活性領域を囲む半導体基板の外周領域には、外側溝（外側トレンチ）を設けた半導体装置の構造が公知である（例えば、特許文献１）。特許文献１の外側溝内には、エピタキシャル成長で形成され、導電性がＮ型の半導体基板の導電型と異なる導電型のシリコン単結晶（p層）が充填されている。シリコン単結晶（p層）は半導体装置を平面的に見て、活性領域を取り囲むように形成されている。一方、特許文献１の外側溝は、図１で示すように平面的に見て、平面形状が細長の直角四角形の溝であり、仮想的な直角四角形の各辺上に配置している。つまり、p層はリング形状となっているが、外側溝は半導体装置のコーナー部近傍で離間しておりリング形状となっていない。外側溝は活性領域を囲むリング形状ではないので、半導体装置のコーナー部近傍の外側溝内の充填物にボイドが生じない。さらに、特許文献１の半導体装置は、外側溝の側面と底面の面方位を同じにでき、外側溝内に充填される充填物を均一に形成させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2004-179511号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の半導体装置において、外側トレンチ内のシリコン単結晶（p層）の導電型が外側トレンチの側壁と接する半導体基板の導電型（Ｎ型）と異なっている。すると、低電圧動作時に外側トレンチ内のシリコン単結晶（p層）から半導体基板へホールが生成されてしまい、半導体装置の低電圧破壊耐量を向上させることが困難となる。また、活性領域の周囲の外側トレンチ内のシリコン単結晶（p層）はトレンチを掘ってからエピタキシャル成長で充填しているため、工程数が増えてコスト増大につながる。
【０００５】
そこで、本発明はかかる問題点に鑑みてなされたものであり、上記問題点を解決することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第１導電型の第１半導体層と、第１半導体層上に配置された第２導電型の第２半導体層と、第２半導体層上に配置された第１導電型の第３半導体層と、第２半導体層を貫通する溝と、溝内に絶縁膜を介して第２半導体層と対向するように配置された制御電極と、溝と離間した外側トレンチと、外側トレンチ内に絶縁された電極とを備える半導体装置であって、平面的に見て、外側溝は、溝と交差する方向に延伸する第１の外側トレンチと、溝と並行に延伸する第２の外側トレンチとを含み、第１の外側トレンチと第２の外側トレンチは半導体装置のコーナー部において離間し、第１の外側トレンチと第２の外側トレンチとによって挟まれた領域の導電型は第１の外側トレンチの内側の領域及び外側の領域の導電型と同じであることを特徴とする。
【発明の効果】
【０００７】
本発明は以上のように構成されているので、低電圧破壊耐量を向上させた半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置１００の断面図である。
【図２】半導体装置１００の平面図である。
【図３】半導体装置１００の変形例の平面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態となる半導体装置について説明する。但し、図面は模式的なものであり、各層の厚みの比率などは現実のものとは異なることに留意すべきである。また、以下に示す実施形態は、この発明の技術的思想を具現化するための装置を例示するものであって、この発明の実施形態は構成部品の材質、形状、構造、配置などを下記のものに限定するものでは無い。
【００１０】
一実施形態の半導体装置１００の断面図を図１で示す。半導体装置１００の活性領域１０１は、第１導電型（例えばＮ型）の第１半導体層５と、第１半導体層５の一方の主面上に形成され第１導電型と反対導電型である第２導電型（例えばＰ型）の第２半導体層４と、第２半導体層４上に形成され第１導電型（例えばＮ型）の第３半導体層６を備える。第３半導体層６から第２半導体層４を貫通して第１半導体層５に達するトレンチ（溝）１０と、溝１０の底面および側面に形成された絶縁膜２と、絶縁膜２の内側に充填された第１電極３a及び３ｂを備える。第１電極３aは絶縁膜２を介して第２半導体層４と対向するように配置され、第１電極３ｂは第１電極３aと溝１０の底部との間に配置されている。さらに、第１半導体層５の他方の主面上には、第１導電型又は第２導電型の第４半導体層７と、第４半導体層７と電気的に接続した第３電極８を備える。さらに、第３半導体層６と電気的に接続された第２電極１を備えるが、第２電極１は第２半導体層４とも接続していてもよい。また、第１電極３ｂは半導体装置１００がオフした際に溝から広がる空乏層をより広げるためのものであり、第１電極３ｂは第２電極１と電気的に接続していてもよい。また、第１電極３ｂは設けなくてもよい。
ここで、第１電極３aは第３電極８から第２電極１へ流れる電流をオン・オフ制御する制御電極である。
【００１１】
活性領域１０１を囲む外周領域１０２に外側トレンチ２０を備える。外側トレンチ２０は第１半導体層５の一方の主面側に形成されている。図１で示すように、外側トレンチの活性領域１０１側は第３半導体層６が形成されておらず、外側トレンチ２０の活性領域１０１側の側面は第２半導体層４と接している。また、外側トレンチ２０の活性領域１０１と反対側の側面は第２半導体層４が設けられておらず、外側トレンチ２０が第２半導体層４を貫通しない構造となっている。なお、外側トレンチ２０が第２半導体層４を貫通するように、外側トレンチ２０の活性領域１０１と反対側の側面にも第２半導体層４が設けられていてもよいし、外側トレンチ２０の活性領域１０１側の側面は第２半導体層４と接していなくてもよい。
外側トレンチ２０の底部と側面には絶縁膜２ｂが設けられており、外側トレンチ２０の中は電極３ｃで充填されている。電極３ｃは第２電極１と電気的に接続していても良いし、図１で示すように第２電極１と電気的に絶縁されていてもよい。これにより、外側トレンチ２０内の電極３ｃは第１半導体層５と接しないため、低電圧動作時に外側トレンチ２０内の電極３ｃからホールが生成されることが無い。よって、半導体装置１００は低電圧時の破壊耐量を向上させることができる。
また、絶縁膜２ｂは第１半導体層５の一方の主面上（外側トレンチ２０の開口部から外側の領域）にも設けられており、電極３ｃは活性領域１０１と反対側に絶縁膜２ｂ上を延びている。
【００１２】
図２は半導体装置１００を平面的に見た平面図である。溝１０は直線的に延びており、溝１０の端部は他の溝と接続していない。図２において、溝１０は４本であるが、実際の半導体装置１００は多数の溝１０が形成されている。溝１０の両側には第３半導体層６が設けられているが、溝１０の端部まで第３半導体層６は形成されていないことが望ましい。また、第２半導体層４は第３半導体層６を囲むように第３半導体層６よりも溝１０の端部側まで形成されている。
【００１３】
外側トレンチ２０は外側トレンチ２０a外側トレンチ２０ｂを含む。溝１０の端部から外側に離間するように、外側トレンチ２０aが溝１０の延伸方向と交わる方向に延伸している。また、最も外側の溝１０の側面から更に外側に離間するように、外側トレンチ２０ｂが溝１０の延伸方向と並行に配置されている。半導体装置１００のコーナー部近傍において、外側トレンチ２０ｂと外側トレンチ２０aとは離間しているが、外側トレンチ２０ｂは外側トレンチ２０aの仮想される延伸方向まで延びている。外側トレンチ２０aを仮想的に延伸すると、外側トレンチ２０ｂと交差するように外側トレンチ２０aと外側トレンチ２０ｂとが配置されている。
【００１４】
外側トレンチ２０ｂの内側の側壁は第２半導体層４と接しており、外側トレンチ２０ｂの外側の側壁は第１半導体層５と接している。外側トレンチ２０aの内側の側壁は第１半導体層５と接しており、外側トレンチ２０aの外側の側壁は第１半導体層５と接している。更に、半導体装置１００のコーナー部近傍において、外側トレンチ２０aと外側トレンチ２０ｂとの間の領域は第１半導体層５である。つまり、外側トレンチ２０aの外側の側壁と接する半導体領域と、外側トレンチ２０aの内側の側壁と接する半導体領域と、外側トレンチ２０aと外側トレンチ２０ｂとの間の半導体領域が同じ導電型である。よって、外側トレンチ２０aの内側の側壁と接する半導体領域と、外側トレンチ２０aの外側の側壁と接する半導体領域をほぼ同電位とすることができる。
【００１５】
溝１０は直線的のために溝１０の終端部分は先が尖がり電界強度が強くなり、ブレイクダウンの低下や第２電極１と第３電極８との間のリーク電流の増加の原因となりやすい。しかし、半導体装置１００によれば、外側トレンチ２０aの外側の側壁と接する半導体領域をほぼ同電位とすることができるので、溝１０の終端部分の電解強度を緩和し、ブレイクダウン電圧の上昇やリーク電流の低減が可能となる。
また外側トレンチ２０aと外側トレンチ２０ｂが上記で示すようにリング状に繋がっていないため、外側トレンチ２０によって外周領域と活性領域が分断されることが無く、平面的な不均一動作による破壊を抑制することが出来る。
【００１６】
図２の半導体装置１００において、外側トレンチ２０aと外側トレンチ２０ｂとの間の距離ｘを溝１０と外側トレンチ２０ｂとの距離ｙよりも小さいことが望ましい。これにより、外周領域から活性領域へと侵入するホールを外側トレンチ２０aが良好に抑制するので、半導体装置１００のリーク電流を低減することができる。
また、図２の半導体装置１００において、外側トレンチ２０aと溝１０の端部との距離ｚを半導体装置１００のピンチオフする距離よりも短いことが望ましい。
【００１７】
図３は外側トレンチ２０aと外側トレンチ２０ｂを複数本設けた半導体装置の変形例の平面図である。図３で示す半導体装置の変形例は、外側トレンチ２０aと外側トレンチ２０ｂを複数本並行に設けた構造である点が図２の半導体装置と異なる。図３で示す半導体装置の変形例において、外側トレンチ２０aと外側トレンチ２０ｂは適宜本数を増加したり減少したりしてもよいし、外側トレンチ２０aの本数が外側トレンチ２０ｂの本数と異なるように設けてもよい。また、外側トレンチ２０aと外側トレンチ２０ｂのうち、最も活性領域１０１側の１本又は複数本に対して、外側トレンチ２０a内の電極３ｃと外側トレンチ２０ｂ内の電極３ｃは第２電極１と電気的に接続し、残りの外側トレンチ２０a内の電極３ｃと外側トレンチ２０ｂ内の電極３ｃは第２電極１と電気的に絶縁して、フローティング状態としてもよい。図３に示す半導体装置に対しても上記の半導体装置１００と同様の効果が得られることは言うまでもない。
【００１８】
また、図３の半導体装置において、外側の１本又は複数本の外側トレンチ２０aと外側トレンチ２０ｂとが接続し、外側トレンチ２０aと外側トレンチ２０ｂによってリング状の外側トレンチを形成してもよい。更に内側の領域では上記の半導体装置１００と同様の効果が得られることは言うまでもない。
【００１９】
このように、本発明はここでは記載していない、様々な実施形態を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００２０】
１      第２電極
２      絶縁膜
３      第１電極
４      第２半導体層
５      第１半導体層
６      第３半導体層
７      第４半導体層
８      第３電極
１０    溝
２０    外側溝
１００  半導体装置
１０１  活性領域
１０２  外周領域
【図１】
2019179897.tif 000003
【図２】
2019179897.tif 000004
【図３】
2019179897.tif 000005