(57)【要約】【課題】バイアホール形成のためにＶｉａエッチングをする際に、エッチングに使用されるガスによってバイアホール上にある電極の変質や浸食が起きるのを防ぎ、信頼性を確保する半導体素子を提供することである。【解決手段】実施形態の半導体装置１００は、第一面とこの第一面と対向する第二面を有する半導体基板１０と、前記半導体基板の第一面上に設けられた各電極と、前記各電極の少なくとも1つの直下に設けられた前記半導体基板を貫通するバイアホール５０の内面および前記半導体基板の第二面上に設けられ、前記各電極に電気的に接続される接地メタル６０と、を有し、前記各電極は、前記各電極の直下の前記接地メタル６０と接する部分が、Ａｕによって形成されることを、特徴とする。【選択図】図１
2019179857.tif 000002
【特許請求の範囲】
【請求項１】
第一面と、この第一面と対向する第二面を有する半導体基板と、
前記半導体基板の第一面上に設けられた各電極と、
前記各電極の少なくとも1つの直下に設けられた前記半導体基板を貫通するバイアホー
ルの内面および前記半導体基板の第二面上に設けられ、前記各電極に電気的に接続される
接地メタルと、を有し、
前記各電極は、前記各電極の直下の前記接地メタルと接する部分が、Ａｕによって形成
されることを、特徴とする半導体装置。
【請求項２】
前記半導体基板は、
ＳｉＣ基板と、
前記ＳｉＣ基板の上に電子走行層として形成されたＧａＮ層と、
前記ＧａＮ層の上に電子供給層として形成されたＡｌＧａＮ層と、
の積層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記各電極と、前記半導体基板または前記半導体基板を覆っている保護膜との間に、Ｔ
ｉ層を有することを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
第一面とこの第一面と対向する第二面を有する半導体基板の、第一面に各電極を設け、
各電極の少なくとも1つの直下に前記半導体基板を貫通するバイアホールを形成し、
前記バイアホールの内面および前記半導体基板の第二面上に、前記各電極に電気的に接
続される接地メタルを形成する、半導体装置の製造方法であって、
前記各電極は、直下の前記接地メタルと接する部分がＡｕによって形成されることを特
徴とする半導体装置の製造方法。
【請求項５】
前記各電極は、前記半導体基板または前記半導体基板を覆っている保護膜との間に、Ｔ
ｉ層を設けることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
パッド電極を有した半導体装置にバイアホールを形成する方法として、Ｖｉａエッチン
グが用いられている。しかしこのＶｉａエッチングは、使用ガスによる変質層の形成やパ
ッド電極の浸食が発生し、素子の信頼性が低下することがあり、課題となっていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２３２５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
バイアホール形成のためのＶｉａエッチングをする際に、エッチングに使用されるガス
による、バイアホール上にある電極の変質や浸食を防ぎ、信頼性を向上させることができ
る半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第一面とこの第一面と対向する第二面を有する半導体基板と
、前記半導体基板の第一面上に設けられた各電極と、前記各電極の少なくとも1つの直下
に設けられた前記半導体基板を貫通するバイアホールの内面および前記半導体基板の第二
面上に設けられ、前記各電極に電気的に接続される接地メタルと、を有し、前記各電極は
、前記各電極の直下の前記接地メタルと接する部分が、Ａｕによって形成されることを、
特徴とする。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る半導体装置を模式的に示す上面図。
【図２】実施形態に係る半導体装置の断面を示す図。
【図３】実施形態に係る半導体装置の断面を示す図。
【図４】実施形態に係る半導体装置の製造過程を示す図。
【図５】実施形態に係る半導体装置の製造過程を示す図。
【図６】実施形態に係る半導体装置の製造過程を示す図。
【図７】実施形態に係る半導体装置の製造過程を示す図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本実施形態に係る半導体装置を説明する。
【０００８】
図１は、本実施形態に係る半導体装置１００を模式的に示す上面図である。半導体基板
１０には、半導体素子として、例えばドレイン電極２０、ソース電極３０、およびゲート
電極４０を有する光電子移動度トランジスタ（ＨＥＭＴ）が設けられている。
【０００９】
各電極、つまりドレイン電極２０、ソース電極３０、およびゲート電極４０はそれぞれ
半導体基板１０の表面（第一面）上に設けられている。ドレイン電極２０は、複数本のド
レインフィンガー部２０ｆと、これらのドレインフィンガー部２０ｆの各々の一端が接続
されるドレインパッド部２０ｐによって構成される。同様に、ソース電極３０は、複数本
のソースフィンガー部３０ｆと、これらのソースフィンガー部３０ｆの各々の一端が接続
されるソースパッド部３０ｐによって構成される。また、ゲート電極４０は、複数本のゲ
ートフィンガー部４０ｆと、これらのゲートフィンガー部４０ｆの各々の一端が接続され
るゲートパッド部４０ｐによって構成される。
【００１０】
これらの各種電極は、ドレインフィンガー部２０ｆの間にソースフィンガー部３０ｆが
配置されるとともに、ドレインフィンガー部２０ｆとソースフィンガー部３０ｆの間にゲ
ートフィンガー部４０ｆが配置され、かつこれらのフィンガー部が互いに並行になるよう
に、半導体基板１０の表面上に設けられている。
【００１１】
図２は、図１の一点鎖線Ｘ−Ｘ´に沿った半導体装置の断面図である。半導体基板１０
において、各々のソースパッド部３０ｐの直下の半導体には、この基盤をテーパ状に貫通
するバイアホール５０が設けられている。そして、このバイアホール５０の内面および半
導体基板１０の表面と対向する位置にある裏面（第二面）上の全面には、バイアホール５
０から露出するソースパッド部３０ｐに接触するように、裏面側配線である接地メタル６
０が、例えばＡｕにより設けられている。
【００１２】
ソースパッド部３０ｐは、従来は、例えばＴｉ、Ｐｔ、Ａｕの積層により形成されるが
、本実施形態によれば、Ａｕのみによって形成される。これは、詳細は後述するが、バイ
アホール５０を設けるためにエッチングをする際、エッチングに用いられるガスの成分に
よってソースパッド部３０ｐの変質や浸食を防ぐためである。Ａｕ以外の成分が積層して
形成されることも可能だが、効果を発揮するためには、少なくともエッチングの影響を強
く受ける部分（例えば図２のホール接触部３６）はＡｕのみによって形成されていなけれ
ばならない。
【００１３】
また、図３に示すように、ソースパッド部３０ｐと保護膜１５との間にＴｉ層３８を形
成しても良い。Ｔｉ層３８を形成することで、Ａｕから成るソースパッド部３０ｐと半導
体基板１０との密着性が高まり、ソースパッド部３０ｐがはがれるのを防ぐことができ、
半導体装置としての信頼性が向上する。Ｔｉ層３８は、ソースパッド部３０ｐと半導体基
板１０の間に形成されても構わないし、ソースパッド部３０ｐと保護膜１５との間に形成
されても、それらを併用しても構わない。
【００１４】
もし、ドレインパッド部２０ｐの直下の半導体にもバイアホール５０を設ける場合は、
同様に、ドレインパッド部２０ｐをＡｕのみによって形成することで、バイアホール５０
を設けるためにエッチングする際、エッチングに用いられるガスの成分によるドレインパ
ッド部２０ｐの変質や浸食を防ぐことができる。さらに、ドレインパッド部２０ｐと半導
体基板１０の間、またはドレインパッド部２０ｐと保護膜１５の間にＴｉ層３８を設ける
ことで、ドレインパッド部２０ｐと半導体基板１０との密着性を高めることができる。
【００１５】
ゲートパッド部４０ｐの直下の半導体にもバイアホール５０を設ける場合も、同様に、
ゲートパッド部４０ｐをＡｕのみによって形成することで、バイアホール５０を設けるた
めにエッチングする際に、エッチングに用いられるガスの成分によるゲートパッド部４０
ｐの変質や浸食を防ぐことができる。さらに、ゲートパッド部４０ｐと半導体基板１０の
間、またはゲートパッド部４０ｐと保護膜１５の間にＴｉ層３８を設けることで、ゲート
パッド部４０ｐと半導体基板１０との密着性を高めることができる。
【００１６】
なお、バイアホール５０は半導体基板１０のみを貫通することが好ましいが、バイアホ
ール５０を形成する工程において、半導体基板１０を確実に貫通させる観点から、バイア
ホール５０は、ソースパッド部３０ｐの下部に達する程度延伸していても良い。
【００１７】
また、各種電極が設けられた半導体基板１０の表面上には、各種電極のフィンガー部を
覆い、各種電極のパッド部の少なくとも一部を露出する保護膜１５が、例えばＳｉＮによ
り設けられている。また、半導体基板１０は、例えばＳｉＣ基板１０aの表面上に電子走
行層としてのＧａＮ層１０ｂを設け、さらに電子供給層としてのＡｌＧａＮ層１０ｃが設
けられた、積層構造体である。
【００１８】
次に、以上に説明した本実施形態に係る半導体装置の製造方法について、図４〜図７を
参照して説明する。図４〜図７のそれぞれは、本実施形態に係る半導体装置１００の製造
方法を説明するための、図２に対応する断面図である。
【００１９】
まず図４に示すように、例えばＳｉＣ基板１０aの表面上にＧａＮ層１０ｂおよびＡｌ
ＧａＮ層１０ｃをそれぞれエピタキシャル成長させる等して、半導体基板１０を形成する
。
【００２０】
次に、半導体基板１０の表面（ＡｌＧａＮ層１０ｃの表面）上に、例えばＣＶＤ法によ
り保護膜１５を形成する。この後、ソースパッド部３０ｐの一部が保護膜１５から露出す
るように保護膜１５に開口部１５ａを形成する。
【００２１】
この後、図５に示すように、蒸着法またはめっきによってＡｕを密着させ、ソースパッ
ド部３０ｐ（場合によってはドレインパッド部２０ｐ、またはゲートパッド部４０ｐ）を
形成する。
【００２２】
次に、図６に示すように、半導体基板１０の裏面上にレジスト層７０を形成し、ソース
パッド部３０ｐの直下に相当するレジスト層７０の領域に開口部７０ａを形成する。そし
て、このように開口部７０ａが形成されたレジスト層７０をマスクとして用いて、半導体
基板１０を例えばフッ素系のエッチングガスを用いたＲＩＥ法によりエッチングし、少な
くとも半導体基板１０を貫通するバイアホール５０を形成する。
【００２３】
最後に、レジスト層７０を例えばアッシング等によって除去し、図７に示すように、バ
イアホール５０の内面を含む半導体基板１０の裏面全面に、めっきまたは蒸着法等を用い
て接地メタル６０を形成する。
【００２４】
このように、ソースパッド部３０ｐ、特にバイアホール５０と接する部分をＡｕにより
形成することで、バイアホール５０をエッチングする際に、エッチングに用いられるガス
によるソースパッド部３０ｐの変質や、ソースパッド部３０ｐの浸食を防ぐことができる
。そのため、素子の信頼性の低下を防ぎ、半導体装置としての性能が確保できるようにな
る。
【００２５】
なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したもの
であり、発明の範囲を限定する事は意図していない。これら新規な実施形態は、その他の
様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略
、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨
に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００２６】
１０  半導体基板
１０ａ  ＳｉＣ基板
１０ｂ  ＧａＮ層
１０ｃ  ＡｌＧａＮ層
１５  保護膜
１５ａ  開口部
２０  ドレイン電極
２０ｆ  ドレインフィンガー部
２０ｐ  ドレインパッド部
３０  ソース電極
３０ｆ  ソースフィンガー部
３０ｐ  ソースパッド部
３６  ホール接触部
４０  ゲート電極
４０ｆ  ゲートフィンガー部
４０ｐ  ゲートパッド部
５０  バイアホール
６０  接地メタル
７０  レジスト層
７０ａ  開口部
１００  半導体装置
【図１】
2019179857.tif 000003
【図２】
2019179857.tif 000004
【図３】
2019179857.tif 000005
【図４】
2019179857.tif 000006
【図５】
2019179857.tif 000007
【図６】
2019179857.tif 000008
【図７】
2019179857.tif 000009