(57)【要約】      （修正有）【課題】ゲート抵抗の面内分布をさらに低減することの可能な炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、ソースパッド部ＳＰ１、ＳＰ２を含む上部ソース電極と、ソースパッド部ＳＰ１，ＳＰ２を囲むように延びるゲートグローバル配線部ＧＬとを備える。上部ソース電極のうち、ゲートグローバル配線部ＧＬを囲むように延びる外周ソース配線部は、ソースパッド部ＳＰ１、ＳＰ２とソース接続部ＳＣ１、ＳＣ２とにおいてそれぞれ接続される。ゲートグローバル配線部ＧＬは、基板角部ｃ１とｃ２の間に位置しゲート接続配線部と接する第１部分ｇ１と、基板角部ｃ１で第１部分ｇ１と分断された第２部分ｇ２と、基板角部ｃ２で第１部分と分断された第３部分ｇ３とに、基板角部ｃ１、ｃ２でそれぞれ分断される。ソース接続部ＳＣ１は第１部分ｇ１と第２部分ｇ２との間、ソース接続部ＳＣ２は第１部分ｇ１と第３部分ｇ３との間に配置されている。【選択図】図１Ａ
2019140169.tif 000002
【特許請求の範囲】
【請求項１】
活性領域と前記活性領域を囲む終端領域とを含む炭化珪素半導体基板を有し、前記活性領域に位置し、それぞれがトランジスタ構造を有する複数のユニットセルと、前記終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、
前記複数のユニットセルのゲート電極に電気的に接続された上部ゲート電極であって、ゲートパッド部と前記ゲートパッド部から延びるゲート配線とを含む、上部ゲート電極と、
前記複数のユニットセルのソース電極に電気的に接続された上部ソース電極であって、前記活性領域に配置された第１ソースパッド部および第２ソースパッド部を含む複数のソースパッド部を含む、上部ソース電極と
をさらに備え、
前記ゲート配線は、前記終端領域において、前記複数のソースパッド部を囲むように延びるゲートグローバル配線部と、前記ゲートパッド部から、前記活性領域において前記第１ソースパッド部および前記第２ソースパッド部の間を延びるゲート接続配線部とを含み、
前記上部ソース電極は、前記終端領域において、前記ゲートグローバル配線部を囲むように延びる外周ソース配線部と、前記外周ソース配線部と前記第１ソースパッド部とを接続する第１ソース接続部と、前記外周ソース配線部と前記第２ソースパッド部とを接続する第２ソース接続部とをさらに含み、
前記炭化珪素半導体基板は、平面視において、第１の基板角部および第２の基板角部を含む複数の基板角部を有し、前記ゲートグローバル配線部は、前記第１の基板角部および前記第２の基板角部のそれぞれで分断されており、
前記ゲートグローバル配線部は、前記第１の基板角部および前記第２の基板角部の間に位置し、前記ゲート接続配線部と接する第１部分と、前記第１の基板角部において前記第１部分と分断された第２部分と、前記第２の基板角部において前記第１部分と分断された第３部分とを含み、
前記第１ソース接続部は、前記第１の基板角部において、前記第１部分と前記第２部分との間に配置され、前記第２ソース接続部は、前記第２の基板角部において、前記第１部分と前記第３部分との間に配置されている、炭化珪素半導体装置。
【請求項２】
前記外周ソース配線部は、前記第１の基板角部および前記第２の基板角部にそれぞれ位置する第１の配線角部および第２の配線角部を有し、
前記第１ソース接続部は、前記外周ソース配線部の前記第１の配線角部と接し、
前記第２ソース接続部は、前記外周ソース配線部の前記第２の配線角部と接している、請求項１に記載の炭化珪素半導体装置。
【請求項３】
平面視において、前記第１部分と前記第２部分および前記第３部分との最短距離は、前記外周ソース配線部の幅以上であり、前記外周ソース配線部の幅の４倍以下である、請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記炭化珪素半導体基板は矩形であり、
前記ゲートパッド部は、前記炭化珪素半導体基板における前記第１の基板角部および前記第２の基板角部に対向する辺の略中央に位置している、請求項１または２に記載の炭化珪素半導体装置。
【請求項５】
前記炭化珪素半導体基板は、前記第１の基板角部、前記第２の基板角部、第３の基板角部および第４の基板角部を有する矩形であり、
前記ゲートパッド部は、前記炭化珪素半導体基板の略中央に位置し、
前記複数のソースパッド部は、第３ソースパッド部および第４ソースパッド部をさらに含み、
前記ゲートグローバル配線部は、前記第１の基板角部〜前記第４の基板角部のそれぞれで分断されており、
前記第３の基板角部に位置し、前記外周ソース配線部と前記第３ソースパッド部とを接続する第３ソース接続部と、
前記第４の基板角部に位置し、前記外周ソース配線部と前記第４ソースパッド部とを接続する第４ソース接続部とをさらに備える、請求項１または２に記載の炭化珪素半導体装置。
【請求項６】
前記炭化珪素半導体基板は、第１導電型の半導体基板と、前記半導体基板の主面上に配置された第１導電型の炭化珪素半導体層とを有し、
前記活性領域において、前記複数のユニットセルのそれぞれは、
前記炭化珪素半導体層の表面に選択的に形成された第２導電型の第１ボディ領域と、
前記第１ボディ領域内に選択的に形成された第１導電型のソース領域と、
前記炭化珪素半導体層の上方に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置する前記ゲート電極と、
前記第１ボディ領域および前記ソース領域に電気的に接続された前記ソース電極と、
を有し、
前記終端構造は、
前記炭化珪素半導体層の前記表面に選択的に形成され、前記活性領域を囲む環形状を有する第２導電型の第２ボディ領域と、
前記炭化珪素半導体層の前記表面に位置し、前記第２ボディ領域を囲む少なくとも１つの第２導電型のリング領域と
を有する、請求項１から５のいずれかに記載の炭化珪素半導体装置。
【請求項７】
前記複数のユニットセルの前記ゲート電極と、前記複数のユニットセルの前記ゲート電極を囲むゲートフレーム部とを含むゲート電極層と、
前記ゲートグローバル配線部と前記ゲートフレーム部とを電気的に接続するゲートコンタクト部と
をさらに備え、
前記ゲートグローバル配線部の下方における前記ゲートフレーム部の幅は、前記第１ソース接続部および前記第２ソース接続部の下方における前記ゲートフレーム部の幅と略等しい、請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記第１の基板角部において、前記第１ソース接続部と前記第２ボディ領域とを接続する複数の第１のコーナーボディコンタクト部と、
前記第２の基板角部において、前記第２ソース接続部と前記第２ボディ領域とを接続する複数の第２のコーナーボディコンタクト部と
をさらに備える、請求項７に記載の炭化珪素半導体装置。
【請求項９】
前記外周ソース配線部と前記第２ボディ領域とを接続する外周ボディコンタクト部をさらに備え、
前記複数の第１のコーナーボディコンタクト部および前記複数の第２のコーナーボディコンタクト部は、前記ゲート電極層と前記外周ボディコンタクト部と間に配置されている、請求項８に記載の炭化珪素半導体装置。
【請求項１０】
前記複数の第１のコーナーボディコンタクト部および前記複数の第２のコーナーボディコンタクト部は、前記ゲートフレーム部の外側に、前記ゲートフレーム部の外周に沿って配列されている、請求項８または９に記載の炭化珪素半導体装置。
【請求項１１】
活性領域と前記活性領域を囲む終端領域とを含む炭化珪素半導体基板を有し、前記活性領域に位置し、それぞれがトランジスタ構造を有する複数のユニットセルと、前記終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、
前記複数のユニットセルのゲート電極に電気的に接続された上部ゲート電極であって、ゲートパッド部と前記ゲートパッド部から延びるゲート配線とを含む、上部ゲート電極と、
前記複数のユニットセルのソース電極に電気的に接続された上部ソース電極であって、前記活性領域に配置された少なくとも１つのソースパッド部を含む、上部ソース電極と
をさらに備え、
前記ゲート配線は、前記終端領域において、前記少なくとも１つのソースパッド部を囲むように延びるゲートグローバル配線部を含み、
前記上部ソース電極は、前記終端領域において、前記ゲートグローバル配線部を囲むように延びる外周ソース配線部と、前記外周ソース配線部と前記少なくとも１つのソースパッド部とを接続するソース接続部をさらに含み、
前記炭化珪素半導体基板は、平面視において、複数の基板角部を有し、
前記ゲートグローバル配線部は、少なくとも前記複数の基板角部のうち前記ゲートパッド部から最も遠い第１の基板角部で、第１部分と第２部分とに分断されており、
前記ソース接続部は、前記第１の基板角部において、前記第１部分と前記第２部分との間に配置されている、炭化珪素半導体装置。
【請求項１２】
前記炭化珪素半導体基板は、第１導電型の半導体基板と、前記半導体基板の主面上に配置された第１導電型の炭化珪素半導体層とを有し、
前記活性領域において、前記複数のユニットセルのそれぞれは、
前記炭化珪素半導体層の表面に選択的に形成された第２導電型の第１ボディ領域と、
前記第１ボディ領域内に選択的に形成された第１導電型のソース領域と、
前記炭化珪素半導体層の上方に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置する前記ゲート電極と、
前記第１ボディ領域および前記ソース領域に電気的に接続された前記ソース電極と、
を有し、
前記終端構造は、
前記炭化珪素半導体層の前記表面に選択的に形成され、前記活性領域を囲む環形状を有する第２導電型の第２ボディ領域と、
前記炭化珪素半導体層の前記表面に位置し、前記第２ボディ領域を囲む少なくとも１つの第２導電型のリング領域と
を有する、請求項１１に記載の炭化珪素半導体装置。
【請求項１３】
前記複数のユニットセルの前記ゲート電極と、前記複数のユニットセルの前記ゲート電極を囲むゲートフレーム部とを含むゲート電極層と、
前記ゲートグローバル配線部と前記ゲートフレーム部とを電気的に接続するゲートコンタクト部と
をさらに備え、
前記ゲートグローバル配線部の下方における前記ゲートフレーム部の幅は、前記ソース接続部の下方における前記ゲートフレーム部の幅と略等しい、請求項１２に記載の炭化珪素半導体装置。
【請求項１４】
前記第１の基板角部において、前記ソース接続部と前記第２ボディ領域とを接続する複数のコーナーボディコンタクト部をさらに備える、請求項１３に記載の炭化珪素半導体装置。
【請求項１５】
前記外周ソース配線部と前記第２ボディ領域とを接続する外周ボディコンタクト部をさらに備え、
前記複数のコーナーボディコンタクト部は、前記ゲート電極層と前記外周ボディコンタクト部と間に配置されている、請求項１４に記載の炭化珪素半導体装置。
【請求項１６】
前記複数のコーナーボディコンタクト部は、前記ゲートフレーム部の外側に、前記ゲートフレーム部の外周に沿って配列されている、請求項１４または１５に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、炭化珪素半導体装置に関する。
【背景技術】
【０００２】
パワー半導体デバイスは、高耐圧で大電流を流す用途に用いられる半導体素子であり、低損失であることが望まれている。従来は、シリコン（Ｓｉ）基板を用いたパワー半導体デバイスが主流であったが、近年、炭化珪素（ＳｉＣ）基板を用いたパワー半導体デバイスが注目され、開発が進められている。
【０００３】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて材料自体の絶縁破壊電圧が一桁高いので、ｐｎ接合部またはショットキー接合部における空乏層を薄くしても耐圧を維持することができるという特徴を有している。このため、炭化珪素を用いると、ドリフト層を薄くすることができ、また、そのドーピング濃度を高めることができるので、炭化珪素は、オン抵抗が低く、高耐圧で低損失のパワー半導体デバイスを形成するための材料として期待されている。
【０００４】
近年、ハイブリッド車、電気自動車、燃料電池自動車など、モータを駆動源とする車両が開発されている。上述した特徴は、これらの車両のモータを駆動するインバータ回路のスイッチング素子に有利であるため、車載用の炭化珪素パワー半導体デバイスが開発されている。
【０００５】
ＳｉＣを用いた代表的な半導体素子として、金属−絶縁体−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）が挙げられる。金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。
【０００６】
ＳｉＣを用いたＭＩＳＦＥＴは、通常、トランジスタ構造を有する複数のユニットセルが２次元に配列されたセル領域を有している。これらのユニットセルは並列に接続されている。このようなＭＩＳＦＥＴの構造は、例えば特許文献１、特許文献２などに開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−２５２１６６号公報
【特許文献２】特開平５−１９８８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述の従来技術の炭化珪素半導体装置では、複数のユニットセルが配列されたセル領域において、ゲート抵抗の面内分布を低減することが求められていた。ゲート抵抗が局所的に高い領域が生じると、その領域内のユニットセルのスイッチング速度が低下する。この結果、高速スイッチング時に電流集中が起こりやすくなるという問題が生じ得る。
【０００９】
本開示の一態様は、ゲート抵抗の面内分布をさらに低減することの可能な炭化珪素半導体装置を提供する。
【課題を解決するための手段】
【００１０】
本開示の一態様は、活性領域と活性領域を囲む終端領域とを含む炭化珪素半導体基板を有し、活性領域に位置し、それぞれがトランジスタ構造を有する複数のユニットセルと、終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、複数のユニットセルのゲート電極に電気的に接続された上部ゲート電極であって、ゲートパッド部とゲートパッド部から延びるゲート配線とを含む、上部ゲート電極と、複数のユニットセルのソース電極に電気的に接続された上部ソース電極であって、活性領域に配置された第１ソースパッド部および第２ソースパッド部を含む複数のソースパッド部を含む、上部ソース電極とをさらに備え、ゲート配線は、終端領域において、複数のソースパッド部を囲むように延びるゲートグローバル配線部と、ゲートパッド部から、活性領域において第１ソースパッド部および第２ソースパッド部の間を延びるゲート接続配線部とを含み、上部ソース電極は、終端領域において、ゲートグローバル配線部を囲むように延びる外周ソース配線部と、外周ソース配線部と第１ソースパッド部とを接続する第１ソース接続部と、外周ソース配線部と第２ソースパッド部とを接続する第２ソース接続部とをさらに含み、炭化珪素半導体基板は、平面視において、第１の基板角部および第２の基板角部を含む複数の基板角部を有し、ゲートグローバル配線部は、第１の基板角部および第２の基板角部のそれぞれで分断されており、ゲートグローバル配線部は、第１の基板角部および第２の基板角部の間に位置し、ゲート接続配線部と接する第１部分と、第１の基板角部において第１部分と分断された第２部分と、第２の基板角部において第１部分と分断された第３部分とを含み、第１ソース接続部は、第１の基板角部において、第１部分と第２部分との間に配置され、第２ソース接続部は、第２の基板角部において、第１部分と第３部分との間に配置されている、炭化珪素半導体装置を含む。
【００１１】
本開示の他の一態様は、活性領域と活性領域を囲む終端領域とを含む炭化珪素半導体基板を有し、活性領域に位置し、それぞれがトランジスタ構造を有する複数のユニットセルと、終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、複数のユニットセルのゲート電極に電気的に接続された上部ゲート電極であって、ゲートパッド部とゲートパッド部から延びるゲート配線とを含む、上部ゲート電極と、複数のユニットセルのソース電極に電気的に接続された上部ソース電極であって、活性領域に配置された少なくとも１つのソースパッド部を含む、上部ソース電極とをさらに備え、ゲート配線は、終端領域において、少なくとも１つのソースパッド部を囲むように延びるゲートグローバル配線部を含み、上部ソース電極は、終端領域において、ゲートグローバル配線部を囲むように延びる外周ソース配線部と、外周ソース配線部と少なくとも１つのソースパッド部とを接続するソース接続部をさらに含み、炭化珪素半導体基板は、平面視において、複数の基板角部を有し、ゲートグローバル配線部は、少なくとも複数の基板角部のうちゲートパッド部から最も遠い第１の基板角部で、第１部分と第２部分とに分断されており、
ソース接続部は、第１の基板角部において、第１部分と第２部分との間に配置されている、炭化珪素半導体装置を含む。
【発明の効果】
【００１２】
本開示の一態様によれば、炭化珪素半導体装置のゲート抵抗の面内分布をさらに低減することが可能である。
【図面の簡単な説明】
【００１３】
【図１Ａ】図１Ａは、実施形態の炭化珪素半導体装置２０１を示す平面図である。
【図１Ｂ】図１Ｂは、炭化珪素半導体装置２０１の各領域を説明するための平面図である。
【図２】図２は、図１ＡのＡ−Ａ’線における炭化珪素半導体装置２０１の断面図である。
【図３】図３は、炭化珪素半導体装置２０１における基板角部を示す拡大平面図である。
【図４】図４は、図３に示すＢ−Ｂ’線における炭化珪素半導体装置２０１の断面図である。
【図５】図５は、図３に示すＣ−Ｃ’線における炭化珪素半導体装置２０１の断面図である。
【図６】図６は、実施形態の他の炭化珪素半導体装置２０２を示す平面図である。
【図７】図７は、実施形態のさらに他の炭化珪素半導体装置２０３を示す平面図である。
【図８】図８は、比較例の炭化珪素半導体装置９０１を示す平面図である。
【図９Ａ】図９Ａは、炭化珪素半導体装置２０１の基板面内におけるゲート抵抗分布を示す図である。
【図９Ｂ】図９Ｂは、比較例の炭化珪素半導体装置９０１の基板面内におけるゲート抵抗分布を示す図である。
【図１０】図１０は、ソースパッド部ＳＰと上部ゲート電極との配置関係を説明するための模式的な平面図である。
【発明を実施するための形態】
【００１４】
本開示の炭化珪素半導体装置の概略は以下の通りである。
【００１５】
本開示の一態様の炭化珪素半導体装置は、活性領域と前記活性領域を囲む終端領域とを含む炭化珪素半導体基板を有し、前記活性領域に位置し、それぞれがトランジスタ構造を有する複数のユニットセルと、前記終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、前記複数のユニットセルのゲート電極に電気的に接続された上部ゲート電極であって、ゲートパッド部と前記ゲートパッド部から延びるゲート配線とを含む、上部ゲート電極と、前記複数のユニットセルのソース電極に電気的に接続された上部ソース電極であって、前記活性領域に配置された第１ソースパッド部および第２ソースパッド部を含む複数のソースパッド部を含む、上部ソース電極とをさらに備え、前記ゲート配線は、前記終端領域において、前記複数のソースパッド部を囲むように延びるゲートグローバル配線部と、前記ゲートパッド部から、前記活性領域において前記第１ソースパッド部および前記第２ソースパッド部の間を延びるゲート接続配線部とを含み、前記上部ソース電極は、前記終端領域において、前記ゲートグローバル配線部を囲むように延びる外周ソース配線部と、前記外周ソース配線部と前記第１ソースパッド部とを接続する第１ソース接続部と、前記外周ソース配線部と前記第２ソースパッド部とを接続する第２ソース接続部とをさらに含み、前記炭化珪素半導体基板は、平面視において、第１の基板角部および第２の基板角部を含む複数の基板角部を有し、前記ゲートグローバル配線部は、前記第１の基板角部および前記第２の基板角部のそれぞれで分断されており、前記ゲートグローバル配線部は、前記第１の基板角部および前記第２の基板角部の間に位置し、前記ゲート接続配線部と接する第１部分と、前記第１の基板角部において前記第１部分と分断された第２部分と、前記第２の基板角部において前記第１部分と分断された第３部分とを含み、前記第１ソース接続部は、前記第１の基板角部において、前記第１部分と前記第２部分との間に配置され、前記第２ソース接続部は、前記第２の基板角部において、前記第１部分と前記第３部分との間に配置されている。
【００１６】
前記外周ソース配線部は、例えば、前記第１の基板角部および前記第２の基板角部にそれぞれ位置する第１の配線角部および第２の配線角部を有し、前記第１ソース接続部は、前記外周ソース配線部の前記第１の配線角部と接し、前記第２ソース接続部は、前記外周ソース配線部の前記第２の配線角部と接していてもよい。
【００１７】
平面視において前記第１部分と前記第２部分および前記第３部分との最短距離は、例えば、前記外周ソース配線部の幅以上であり、前記外周ソース配線部の幅の４倍以下であってもよい。
【００１８】
前記炭化珪素半導体基板は、例えば、矩形であり、前記ゲートパッド部は、前記炭化珪素半導体基板における前記第１の基板角部および前記第２の基板角部に対向する辺の略中央に位置していてもよい。
【００１９】
前記炭化珪素半導体基板は、例えば、前記第１の基板角部、前記第２の基板角部、第３の基板角部および第４の基板角部を有する矩形であり、前記ゲートパッド部は、前記炭化珪素半導体基板の略中央に位置し、前記複数のソースパッド部は、第３ソースパッド部および第４ソースパッド部をさらに含み、前記ゲートグローバル配線部は、前記第１の基板角部〜前記第４の基板角部のそれぞれで分断されており、前記第３の基板角部に位置し、前記外周ソース配線部と前記第３ソースパッド部とを接続する第３ソース接続部と、前記第４の基板角部に位置し、前記外周ソース配線部と前記第４ソースパッド部とを接続する第４ソース接続部とをさらに備えてもよい。
【００２０】
前記炭化珪素半導体基板は、例えば、第１導電型の半導体基板と、前記半導体基板の主面上に配置された第１導電型の炭化珪素半導体層とを有し、前記活性領域において、前記複数のユニットセルのそれぞれは、前記炭化珪素半導体層の表面に選択的に形成された第２導電型の第１ボディ領域と、前記第１ボディ領域内に選択的に形成された第１導電型のソース領域と、前記炭化珪素半導体層の上方に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置する前記ゲート電極と、前記第１ボディ領域および前記ソース領域に電気的に接続された前記ソース電極と、を有し、前記終端構造は、前記炭化珪素半導体層の前記表面に選択的に形成され、前記活性領域を囲む環形状を有する第２導電型の第２ボディ領域と、前記炭化珪素半導体層の前記表面に位置し、前記第２ボディ領域を囲む少なくとも１つの第２導電型のリング領域とを有してもよい。
【００２１】
上記の炭化珪素半導体装置は、例えば、前記複数のユニットセルの前記ゲート電極と、前記複数のユニットセルの前記ゲート電極を囲むゲートフレーム部とを含むゲート電極層と、前記ゲートグローバル配線部と前記ゲートフレーム部とを電気的に接続するゲートコンタクト部とをさらに備え、前記ゲートグローバル配線部の下方における前記ゲートフレーム部の幅は、前記第１ソース接続部および前記第２ソース接続部の下方における前記ゲートフレーム部の幅と略等しくてもよい。
【００２２】
上記の炭化珪素半導体装置は、例えば、前記第１の基板角部において、前記第１ソース接続部と前記第２ボディ領域とを接続する複数の第１のコーナーボディコンタクト部と、前記第２の基板角部において、前記第２ソース接続部と前記第２ボディ領域とを接続する複数の第２のコーナーボディコンタクト部とをさらに備えてもよい。
【００２３】
上記の炭化珪素半導体装置は、例えば、前記外周ソース配線部と前記第２ボディ領域とを接続する外周ボディコンタクト部をさらに備え、前記複数の第１のコーナーボディコンタクト部および前記複数の第２のコーナーボディコンタクト部は、前記ゲート電極層と前記外周ボディコンタクト部と間に配置されていてもよい。
【００２４】
前記複数の第１のコーナーボディコンタクト部および前記複数の第２のコーナーボディコンタクト部は、例えば、前記ゲートフレーム部の外側に、前記ゲートフレーム部の外周に沿って配列されていてもよい。
【００２５】
本開示の他の一態様の炭化珪素半導体装置は、活性領域と前記活性領域を囲む終端領域とを含む炭化珪素半導体基板を有し、前記活性領域に位置し、それぞれがトランジスタ構造を有する複数のユニットセルと、前記終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、前記複数のユニットセルのゲート電極に電気的に接続された上部ゲート電極であって、ゲートパッド部と前記ゲートパッド部から延びるゲート配線とを含む、上部ゲート電極と、前記複数のユニットセルのソース電極に電気的に接続された上部ソース電極であって、前記活性領域に配置された少なくとも１つのソースパッド部を含む、上部ソース電極とをさらに備え、前記ゲート配線は、前記終端領域において、前記少なくとも１つのソースパッド部を囲むように延びるゲートグローバル配線部を含み、前記上部ソース電極は、前記終端領域において、前記ゲートグローバル配線部を囲むように延びる外周ソース配線部と、前記外周ソース配線部と前記少なくとも１つのソースパッド部とを接続するソース接続部をさらに含み、前記炭化珪素半導体基板は、平面視において、複数の基板角部を有し、前記ゲートグローバル配線部は、少なくとも前記複数の基板角部のうち前記ゲートパッド部から最も遠い第１の基板角部で、第１部分と第２部分とに分断されており、前記ソース接続部は、前記第１の基板角部において、前記第１部分と前記第２部分との間に配置されている。
【００２６】
前記炭化珪素半導体基板は、例えば、第１導電型の半導体基板と、前記半導体基板の主面上に配置された第１導電型の炭化珪素半導体層とを有し、前記活性領域において、前記複数のユニットセルのそれぞれは、前記炭化珪素半導体層の表面に選択的に形成された第２導電型の第１ボディ領域と、前記第１ボディ領域内に選択的に形成された第１導電型のソース領域と、前記炭化珪素半導体層の上方に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置する前記ゲート電極と、前記第１ボディ領域および前記ソース領域に電気的に接続された前記ソース電極と、を有し、前記終端構造は、前記炭化珪素半導体層の前記表面に選択的に形成され、前記活性領域を囲む環形状を有する第２導電型の第２ボディ領域と、前記炭化珪素半導体層の前記表面に位置し、前記第２ボディ領域を囲む少なくとも１つの第２導電型のリング領域とを有してもよい。
【００２７】
上記の炭化珪素半導体装置は、例えば、前記複数のユニットセルの前記ゲート電極と、前記複数のユニットセルの前記ゲート電極を囲むゲートフレーム部とを含むゲート電極層と、前記ゲートグローバル配線部と前記ゲートフレーム部とを電気的に接続するゲートコンタクト部とをさらに備え、前記ゲートグローバル配線部の下方における前記ゲートフレーム部の幅は、前記ソース接続部の下方における前記ゲートフレーム部の幅と略等しくてもよい。
【００２８】
上記の炭化珪素半導体装置は、例えば、前記第１の基板角部において、前記ソース接続部と前記第２ボディ領域とを接続する複数のコーナーボディコンタクト部をさらに備えてもよい。
【００２９】
上記の炭化珪素半導体装置は、例えば、前記外周ソース配線部と前記第２ボディ領域とを接続する外周ボディコンタクト部をさらに備え、前記複数のコーナーボディコンタクト部は、前記ゲート電極層と前記外周ボディコンタクト部と間に配置されていてもよい。
【００３０】
前記複数のコーナーボディコンタクト部は、例えば、前記ゲートフレーム部の外側に、前記ゲートフレーム部の外周に沿って配列されていてもよい。
【００３１】
（実施形態）
以下、図面を参照しながら、本開示の炭化珪素半導体装置の実施形態を説明する。
【００３２】
図１Ａは、本実施形態の炭化珪素半導体装置２０１の平面図である。図１Ｂは、炭化珪素半導体装置２０１の各領域を説明するための平面図である。図２は、図１Ａに示すＡ−Ａ’線における炭化珪素半導体装置２０１の断面図である。
【００３３】
炭化珪素半導体装置２０１は、第１主面および第２主面を有する第１導電型の半導体基板１０１と、半導体基板１０１の第１主面に位置する第１導電型の第１炭化珪素半導体層（ドリフト層）１０２とを備える。半導体基板１０１は、例えば、炭化珪素基板である。半導体基板１０１の第２主面にはドレイン電極１１０およびドレイン電極１１０上に配置された裏面電極１１３が位置している。本実施形態では、第１導電型はｎ型であり、第２導電型はｐ型である。しかし、第１導電型がｐ型であり、第２導電型はｎ型であってもよい。
【００３４】
本明細書では、第１導電型の半導体基板１０１と第１炭化珪素半導体層１０２とを含む半導体構造を「炭化珪素半導体基板」と呼ぶ。炭化珪素半導体基板は、図１Ｂに示すように、活性領域１００Ａと、終端領域１００Ｅとを含む。終端領域１００Ｅは、活性領域１００Ａの周辺に、活性領域１００Ａを囲むように配置された領域である。活性領域１００Ａは、複数のユニットセル１００ｕが配列されたセル領域１００Ｂを含む。各ユニットセル１００ｕは、後で詳述するように、ソース電極１０９、ドレイン電極１１０およびゲート電極１０８を含むトランジスタ構造を有している。
【００３５】
この例では、炭化珪素半導体基板は、平面視において、４つの角部を有する矩形形状を有している。以下の説明では、図１Ａにおいて、炭化珪素半導体基板の右上、右下、左上および左下に位置する角およびその近傍の領域を、それぞれ、「第１の基板角部ｃ１」、「第２の基板角部ｃ２」、「第３の基板角部ｃ３」、「第４の基板角部ｃ４」と呼ぶ。各基板角部は、平面視において、明瞭な頂点を有していなくてもよく、例えば円弧状に丸まっていてもよい。また、第１の基板角部ｃ１と第２の基板角部ｃ２との間の辺を「第１の辺Ｓ１」、第１の基板角部ｃ１と第３の基板角部ｃ３との間の辺を「第２の辺Ｓ２」、第２の基板角部ｃ２と第４の基板角部ｃ４との間の辺を「第３の辺Ｓ３」、第３の基板角部ｃ３と第４の基板角部ｃ４との間の辺を「第４の辺Ｓ４」と呼ぶ。
【００３６】
炭化珪素半導体基板の主面上には、図１Ａに示すように、ゲートパッド部ＧＰを含む上部ゲート電極と、複数のソースパッド部ＳＰを含む上部ソース電極とが設けられている。上部ゲート電極は、複数のユニットセル１００ｕのゲート電極１０８に電気的に接続されている。上部ソース電極は、複数のユニットセル１００ｕのソース電極１０９に電気的に接続されている。上部ゲート電極および上部ソース電極は、互いに電気的に分離されている。上部ゲート電極および上部ソース電極は、例えばＡｌ膜などの同一の導電膜を用いて形成されていてもよい。
【００３７】
ゲートパッド部ＧＰおよびソースパッド部ＳＰは、炭化珪素半導体装置２０１に対して電気的な信号を与えるためのパッドであり、例えばアルミニウムからなるワイヤがこれらのパッドにボンディングされる。ゲートパッド部ＧＰは、例えば、セル領域１００Ｂ以外の領域に配置される。この例では、ゲートパッド部ＧＰは、終端領域１００Ｅにおいて、炭化珪素半導体基板の１辺（ここでは第４の辺Ｓ４）の中央部近傍に配置されている。ソースパッド部ＳＰは、例えば活性領域１００Ａに配置される。この例では、ソースパッド部ＳＰとして、セル領域１００Ｂに配置された第１および第２ソースパッド部ＳＰ１、ＳＰ２を有する。平面視において、第１ソースパッド部ＳＰ１および第２ソースパッド部ＳＰ２は、それぞれ、ゲートパッド部ＧＰおよび後述するゲート接続配線部ＧＣＬの両側に配置されている。
【００３８】
上部ゲート電極は、また、ゲートパッド部ＧＰから延びるゲート配線を含む。ゲートパッド部ＧＰおよびゲート配線は繋がっており、互いに電気的に接続されている。ゲート配線は、ゲートグローバル配線部ＧＬと、ゲート接続配線部ＧＣＬとを有している。ゲートグローバル配線部ＧＬは、終端領域１００Ｅにおいて、複数のソースパッド部ＳＰを囲むように延びている。ゲート接続配線部ＧＣＬは、活性領域１００Ａ内を延びる部分を含む。ゲート接続配線部ＧＣＬは、例えば、ゲートパッド部ＧＰから、第１ソースパッド部ＳＰ１および第２ソースパッド部ＳＰ２の間を終端領域１００Ｅまで延び、ゲートグローバル配線部ＧＬに接続されている。
【００３９】
ゲートグローバル配線部ＧＬは、複数の基板角部のうち、少なくとも、ゲートパッド部ＧＰから最も遠い位置にある基板角部で分断されている。「ゲートグローバル配線部ＧＬが基板角部で分断されている」とは、例えば、平面視において、少なくとも、基板角部と、その基板角部に近接する活性領域１００Ａの角部とを結ぶ線分ｚ上に、ゲートグローバル配線部ＧＬが存在していないことをいう。ソースパッド部ＳＰがｎ個ある場合、ゲートグローバル配線部ＧＬは、少なくともｎ箇所で分断されてもよい。ゲートグローバル配線部ＧＬの分断された各部分は、直接または他のゲート配線を介して、ゲートパッド部ＧＰと電気的に接続される。
【００４０】
この例では、ゲートグローバル配線部ＧＬは、第１の基板角部ｃ１および第２の基板角部ｃ２の２箇所で分断されている。ゲートパッド部ＧＰは、第１の基板角部ｃ１と第２の基板角部ｃ２との間の第１の辺Ｓ１に対向する第４の辺Ｓ４の略中央に配置されている。従って、第１の基板角部ｃ１および第２の基板角部ｃ２は、他の基板角部ｃ３、ｃ４よりもゲートパッド部ＧＰから遠い位置にある。ゲートパッド部ＧＰから第１の基板角部ｃ１および第２の基板角部ｃ２までの、炭化珪素半導体基板の周縁に沿った距離は略等しくてもよい。
【００４１】
ゲートグローバル配線部ＧＬは、上記の２箇所で分断されることにより、３つの部分に分離される。第１の基板角部ｃ１および第２の基板角部ｃ２の間に位置する部分ｇ１を「第１部分」、第１の基板角部ｃ１において第１部分ｇ１と分断された部分ｇ２を「第２部分」、第２の基板角部ｃ２において第１部分ｇ１と分断された部分ｇ３を「第３部分」と呼ぶ。
【００４２】
第１部分ｇ１は、ゲート接続配線部ＧＣＬに接続されており、ゲート接続配線部ＧＣＬを介してゲートパッド部ＧＰと電気的に接続される。第１部分ｇ１は、第１の辺Ｓ１に沿って延びていてもよい。この例では、第１の辺Ｓ１に沿って延びる第１部分ｇ１と、ゲートパッド部ＧＰから第２の辺Ｓ２に平行に延びるゲート接続配線部ＧＣＬとで「Ｔ字形」を構成している。
【００４３】
第２部分ｇ２は、ゲートパッド部ＧＰから、第４の辺Ｓ４および第２の辺Ｓ２に沿って第１の基板角部ｃ１の手前まで延びていてもよい。第３部分ｇ３は、ゲートパッド部ＧＰから、第４の辺Ｓ４および第３の辺Ｓ３に沿って第２の基板角部ｃ２の手前まで延びていてもよい。
【００４４】
一方、上部ソース電極は、外周ソース配線部ＳＬと、外周ソース配線部ＳＬとソースパッド部ＳＰとを接続するソース接続部ＳＣとを含む。外周ソース配線部ＳＬは、終端領域１００Ｅにおいて、ゲートグローバル配線部ＧＬを囲むように延びている。ソース接続部ＳＣは、例えば、終端領域１００Ｅにおいて、基板角部の近傍に配置されている。図１Ｂに示すように、ソース接続部ＳＣによって外周ソース配線部ＳＬとソースパッド部ＳＰとが接続される領域１００Ｃを「接続領域」と呼ぶ。ソースパッド部ＳＰがｎ個ある場合、各ソースパッド部ＳＰと外周ソース配線部ＳＬとをそれぞれ接続するために、ｎ個のソース接続部ＳＣが設けられ得る。
【００４５】
この例では、平面視において、外周ソース配線部ＳＬは、炭化珪素半導体基板の４辺Ｓ１〜Ｓ４に沿って環状に延びている。外周ソース配線部ＳＬの４つの角部（「配線角部」と呼ぶ）は、円弧状に丸まった形状を有していてもよい。配線角部のうち第１および第２の基板角部ｃ１、ｃ２に位置する角部を、それぞれ、「第１の配線角部」および「第２の配線角部」と呼ぶ。
【００４６】
ソース接続部ＳＣは、第１ソースパッド部ＳＰ１と外周ソース配線部ＳＬとを接続する第１ソース接続部ＳＣ１、および、外周ソース配線部ＳＬと第２ソースパッド部ＳＰ２とを接続する第２ソース接続部ＳＣ２を含む。
【００４７】
第１ソース接続部ＳＣ１は、第１の基板角部ｃ１に位置し、ゲートグローバル配線部ＧＬの第１部分ｇ１と第２部分ｇ２との間に配置されている。第２ソース接続部ＳＣ２は、第２の基板角部ｃ２に位置し、ゲートグローバル配線部ＧＬの第１部分ｇ１と第３部分ｇ３との間に配置されている。このような構成では、第１の基板角部ｃ１において、第１ソース接続部ＳＣ１は、外周ソース配線部ＳＬの第１の配線角部と活性領域１００Ａの角部との間に位置し、外周ソース配線部ＳＬの第１の配線角部と接している。同様に、第２の基板角部ｃ２において、第１ソース接続部ＳＣ１は、外周ソース配線部ＳＬの第２の配線角部と活性領域１００Ａの角部との間に位置し、外周ソース配線部ＳＬの第２の配線角部と接している。
【００４８】
次いで、図２を参照しながら、各ユニットセル１００ｕの構成を説明する。
【００４９】
複数のユニットセル１００ｕのそれぞれは、ＭＯＳＦＥＴとして機能し、互いに並列に接続されている。つまり、ユニットセル１００ｕにおいて、トランジスタが構成されており、炭化珪素半導体装置２０１は複数のトランジスタを含む。炭化珪素半導体基板の主面に垂直な方向からみて、複数のユニットセル１００ｕは、セル領域１００Ｂに２次元に配列されている。
【００５０】
各ユニットセル１００ｕは、半導体基板１０１と、第１炭化珪素半導体層１０２と、第１炭化珪素半導体層１０２の表面に選択的に形成された第２導電型の第１ボディ領域１０３と、第１ボディ領域１０３の表面に選択的に形成されたソース領域１０４と、第１炭化珪素半導体層１０２の上方に位置するゲート絶縁膜１０７と、ゲート絶縁膜１０７上に位置するゲート電極１０８と、ドレイン電極１１０とを備えている。第１炭化珪素半導体層１０２とゲート絶縁膜１０７との間に、チャネル層として第２炭化珪素半導体層１０６が設けられていてもよい。
【００５１】
第１炭化珪素半導体層１０２において、ソース領域１０４は、高濃度で第１導電型の不純物を含む（ｎ＋型）。第１ボディ領域１０３への電気的接続のため、第１ボディ領域１０３よりも高い濃度で第２導電型の不純物を含む第２導電型の第１コンタクト領域１０５がソース領域１０４内であって、ソース領域１０４の下方で第１ボディ領域１０３と接する位置に設けられている。また、第１炭化珪素半導体層１０２の表面には、ソース領域１０４および第１コンタクト領域１０５とオーミック接合によって電気的に接続されたソース電極１０９が設けられている。従って、第１ボディ領域１０３は、第１コンタクト領域１０５を介してソース電極１０９と電気的に接続される。
【００５２】
第１ボディ領域１０３、ソース領域１０４および第１コンタクト領域１０５は、例えば、第１炭化珪素半導体層１０２に対して不純物を注入する工程と、第１炭化珪素半導体層１０２に注入された不純物を活性化させる高温熱処理（活性化アニール）工程とによって形成される。ソース電極１０９は、例えば、第１炭化珪素半導体層１０２におけるソース領域１０４および第１コンタクト領域１０５の上に例えば導電材料（Ｎｉ）層を形成した後、高温で熱処理することによって形成できる。
【００５３】
ソース領域１０４と第１炭化珪素半導体層１０２とは、チャネル層である第２炭化珪素半導体層１０６を介して接続されている。第２炭化珪素半導体層１０６は、例えば、エピタキシャル成長によって第１炭化珪素半導体層１０２の上に形成された４Ｈ−ＳｉＣ層であり、第１導電型の不純物がドープされている。第２炭化珪素半導体層１０６の厚さは例えば７５ｎｍ以下であり、かつ、ドーピング濃度は１×１０１８ｃｍ−３以上であってもよい。
【００５４】
ソース領域１０４および第１コンタクト領域１０５は、それぞれ、ソース電極１０９とオーミック接触を形成している。炭化珪素半導体装置２０１が第２炭化珪素半導体層１０６を備えていない場合には、ゲート電圧を印加することにより、第１ボディ領域１０３の表面近傍にチャネルとなる反転層を形成させてトランジスタを動作させることができる。
【００５５】
ゲート絶縁膜１０７は、例えば、第２炭化珪素半導体層１０６の表面を熱酸化することによって形成された熱酸化膜（ＳｉＯ２膜）である。
【００５６】
ゲート電極１０８は、例えば導電性のポリシリコンを用いて形成されている。隣接するユニットセル１００ｕのゲート電極１０８は互いに接続されている。複数のユニットセル１００ｕのゲート電極１０８を含む導電層１１８を「ゲート電極層」と呼ぶ。活性領域１００Ａにおいては、ゲート電極層１１８は、ソース電極１０９およびベース電極１１９ａが位置する部分を除いて、ゲート絶縁膜１０７上に網目構造の形状で設けられている。このため、図２に示すように、ソース電極１０９を横切るＡ−Ａ’線断面では、ゲート電極層１１８はソース電極１０９の位置において分断されている。図示していないが、ソース電極１０９を横切らない断面では、ゲート電極層１１８は連続している。
【００５７】
層間絶縁膜１１１は、活性領域１００Ａおよび終端領域１００Ｅにおいて、ゲート電極層１１８等を覆って第１炭化珪素半導体層１０２または第２炭化珪素半導体層１０６の上方に位置している。層間絶縁膜１１１には開口部１１１ｃが形成されており、各ユニットセルにおけるソース電極１０９は、この開口部１１１ｃを介して、上部ソース電極（例えばＡｌ電極）のソースパッド部ＳＰに並列に接続されている。ソースパッド部ＳＰと各ユニットセル１００ｕのソース電極１０９とを電気的に接続するコンタクト部Ｐｓを「ソースコンタクト部」と呼ぶ。
【００５８】
炭化珪素半導体装置２０１は、終端領域１００Ｅにおいて、終端構造１００ｅを有する。炭化珪素半導体はＳｉに比べて１０倍以上高い絶縁破壊電界強度を有する。このため、炭化珪素半導体装置では、半導体装置の表面構造における電界集中による絶縁破壊を抑制することが重要であり、終端構造１００ｅは、半導体装置の表面での電界の集中を緩和させる。終端領域１００Ｅにはトランジスタとして動作するユニットセル１００ｕは設けられていない。
【００５９】
終端構造１００ｅは、終端領域１００Ｅにおいて、半導体基板１０１と、半導体基板１０１の主面に位置する第１炭化珪素半導体層１０２とを備える。また、終端構造１００ｅは、第１炭化珪素半導体層１０２の表面に選択的に形成され、活性領域１００Ａを囲む第２導電型の第２ボディ領域１１５と、第２ボディ領域１１５の表面に選択的に形成された第２導電型の第２コンタクト領域１１６とを含む。第２ボディ領域１１５および第２コンタクト領域１１６の上方には、層間絶縁膜１１１が延設されている。第２コンタクト領域１１６も第２ボディ領域１１５と同様、活性領域１００Ａを囲んでいる。第２ボディ領域１１５は、深さ方向において、第１ボディ領域１０３と同じ不純物濃度プロファイルを有してもよい。同様に、第２コンタクト領域１１６は、深さ方向において、第１コンタクト領域１０５と、同じ不純物濃度プロファイルを有してもよい。つまり、第２ボディ領域１１５は第１ボディ領域１０３と同じ工程によって形成してもよく、第２コンタクト領域１１６は第１コンタクト領域１０５と同じ工程によって形成してもよい。なお、第１炭化珪素半導体層１０２は、第２コンタクト領域１１６および第１コンタクト領域１０５を有していなくてもよい。
【００６０】
終端構造１００ｅは、複数のベース電極（第１ベース電極）１１９ａおよびベース電極（第２ベース電極）１１９ｂ、１１９ｃを備える。ベース電極１１９ａ、１１９ｂ、１１９ｃは、第２コンタクト領域１１６と接触するように第１炭化珪素半導体層１０２の表面に形成されている。ベース電極１１９ａは、終端領域１００Ｅの第２コンタクト領域１１６のうち、活性領域１００Ａに近接する内周側（図の左側）の領域に位置している。第１炭化珪素半導体層１０２の表面において、ベース電極１１９ａは、島状に形成されており、例えば、各ユニットセル１００ｕのソース電極１０９と同様に配列されている。一方、ベース電極１１９ｂ、１１９ｃは、後述するゲート電極１０８の外周縁よりも外側であって、第２コンタクト領域１１６の外周側（図の右側）の領域に位置し、活性領域１００Ａを囲む。つまり、半導体基板１０１の主面に垂直な方向からみて環形状を有している。本実施形態では、終端構造１００ｅは、環形状を有する２つのベース電極１１９ｂ、１１９ｃを含む。活性領域１００Ａに対して外側に位置するベース電極１１９ｃがより内側に位置するベース電極１１９ｂを囲んでいる。環形状のベース電極は１つであってもよいし、３以上であってもよい。ベース電極１１９ａ、１１９ｂ、１１９ｃは、例えば、第１炭化珪素半導体層１０２における第２コンタクト領域１１６の上に例えば導電材料（Ｎｉ）層を形成した後、高温で熱処理することによって形成でき、ソース電極１０９と同一の材質で形成することができる。
【００６１】
終端領域１００Ｅにおいて、第１炭化珪素半導体層１０２の上には、チャネル層として機能する第２炭化珪素半導体層１０６と、ゲート絶縁膜１０７とが位置している。ゲート絶縁膜１０７上には、ゲート電極層１１８が延設されている。ゲート電極層１１８のうち、終端領域１００Ｅに位置する部分１０８ｆを「ゲートフレーム部」と呼ぶ。ゲートフレーム部１０８ｆは、ゲート電極層１１８の網目構造を有する部分、すなわち複数のユニットセル１００ｕのゲート電極１０８として機能する部分を囲むように配置されている（後述する図３参照）。ゲート電極層１１８は、層間絶縁膜１１１で覆われている。これらの構成要素は、活性領域１００Ａにおける対応する構成要素と連続している。
【００６２】
層間絶縁膜１１１には開口部１１１ｄが形成されており、ベース電極１１９ａ、１１９ｂ、１１９ｃは、この開口部１１１ｄ内で上部ソース電極に接続されている。つまり、上部ソース電極は、ベース電極１１９ａ〜１１９ｃを介して、第２ボディ領域１１５に電気的に接続されている。この例では、上部ソース電極における外周ソース配線部ＳＬは、環形状のベース電極１１９ｂ、１１９ｃに接続されている。外周ソース配線部ＳＬは、ベース電極１１９ｂ、１１９ｃに対応して環形状を有している。なお、外周ソース配線部ＳＬは、ベース電極１１９ｂに接する部分と、ベース電極１１９ｃに接する部分とに分離されていてもよい。上部ソース電極におけるソースパッド部ＳＰは、各ユニットセル１００ｕのソース電極１０９およびベース電極１１９ａに接続されている。本明細書では、外周ソース配線部ＳＬと第２ボディ領域１１５とを電気的に接続するコンタクト部Ｐｏｂを「外周ボディコンタクト部」、ソースパッド部ＳＰと第２ボディ領域１１５とを電気的に接続するコンタクト部Ｐｉｂを「内周ボディコンタクト部」と呼ぶ。外周ボディコンタクト部Ｐｏｂは、例えば環状に延びていてもよい。
【００６３】
同様に、層間絶縁膜１１１には開口部１１１ｇが形成されており、ゲート電極層１１８のゲートフレーム部１０８ｆは、開口部１１１ｇを介して、上部ゲート電極のゲートグローバル配線部ＧＬに接続されている。ゲート電極層１１８と上部ゲート電極とを接続するコンタクト部Ｐｇを「ゲートコンタクト部」と呼ぶ。図示していないが、ゲート接続配線部ＧＣＬの下方にも、ゲート電極層１１８とゲート接続配線部ＧＣＬとを接続するゲートコンタクト部が設けられている。
【００６４】
終端構造１００ｅは、第１炭化珪素半導体層１０２の表面に位置し、第２ボディ領域１１５を囲むＦＬＲ領域１００Ｆにおいて、少なくとも１つの第２導電型のリング領域１２０を有する。ｐ型のリング領域１２０は、半導体基板１０１の表面に垂直な方向から見て、活性領域１００Ａの外側に位置する第２ボディ領域１１５を囲むリング形状を有する。本実施形態では、複数のリング領域１２０を備え、ＦＬＲ構造を構成している。半導体基板１０１の表面に垂直な方向から見て、それぞれのリングは四隅が円弧状に丸まった四角形の形状を有している。リングの四隅が円弧状に丸まっていることにより、四隅に電界が集中することが防止される。例えば、リング領域１２０は、深さ方向において、活性領域１００Ａの第１ボディ領域１０３及び第２ボディ領域１１５と同一の不純物濃度プロファイルを有してもよい。
【００６５】
炭化珪素半導体装置２０１は、各構成要素の説明に合わせて説明した半導体装置の製造における要素技術を用いて、一般的な半導体装置の製造と同様の手順に従い、製造することができる。
【００６６】
＜炭化珪素半導体装置２０１の上部電極構造による効果＞
炭化珪素半導体装置２０１では、ソース接続部ＳＣを基板角部に配置している。これにより、次のような効果が得られる。
【００６７】
前述したように、炭化珪素半導体基板には、耐圧を高めるためにＦＬＲ構造のリング領域１２０が形成されている。しかしながら、基板角部（図示する例では、基板角部ｃ１〜ｃ４）では、隣接する２つの基板角部の間に位置する部分（直線部）よりも耐圧が低くなる。このため、ドレイン電圧がアバランシェ電圧に達するアバランシェ時には、耐圧の低い基板角部において、大電流（アバランシェ電流）が発生し得る。この大電流が配線幅の小さい外周ソース配線部ＳＬに流れると、外周ソース配線部ＳＬの劣化（例えば断線）が起こる可能性がある。外周ソース配線部ＳＬの劣化を抑制するためには、アバランシェ電流を、できるだけ外周ソース配線部ＳＬを介さずに、直接ソースパッド部ＳＰへと逃がすことが好ましい。本実施形態では、基板角部にソース接続部ＳＣを配置しているので、アバランシェ電流を、外周ソース配線部ＳＬを介さずに、ソース接続部ＳＣによってソースパッド部ＳＰに流すことが可能になる。従って、アバランシェ電流に起因する配線の劣化を抑制できる。
【００６８】
ソース接続部ＳＣは、炭化珪素半導体基板の基板角部のうちゲートパッド部ＧＰから遠い基板角部に配置されてもよい。このメリットを以下に説明する。
【００６９】
炭化珪素半導体装置２０１では、炭化珪素半導体基板は矩形であり、４つの基板角部のうちゲートパッド部ＧＰが配置された辺の両側にある基板角部ｃ３、ｃ４が、「ゲートパッド部ＧＰから近い基板角部」、ゲートパッド部ＧＰが配置された辺に対向する辺の両側にある基板角部ｃ１、ｃ２が、「ゲートパッド部ＧＰから遠い基板角部」となる。ゲートパッド部ＧＰに近い基板角部ｃ３、ｃ４でゲートグローバル配線部ＧＬを分断してソース接続部ＳＣを配置すると、ゲートパッド部ＧＰから基板角部ｃ３、ｃ４まで辺Ｓ４に沿って延びる各ゲートグローバル配線部ＧＬの長さは、炭化珪素半導体基板の１辺の長さをａとするとａ×（１／２）となる。この場合、ゲート接続配線部ＧＣＬおよび辺Ｓ１〜Ｓ３に沿って延びる残りのゲートグローバル配線部ＧＬを含む配線部の全体の長さは、ａ×５となる。なお、ここでは、ゲート接続配線部ＧＣＬは、その両側にある２つのセル領域に電流を供給するため、ゲート接続配線部ＧＣＬの長さを２本分（ａ×２）としている。このように、各配線部の総距離が大きく異なると、総距離の長い配線部にゲート電流が集中する。この結果、配線部の信頼性を低下させるおそれがある。これに対し、ゲートパッド部ＧＰに遠い基板角部ｃ１、ｃ２でゲートグローバル配線部ＧＬを分断してソース接続部ＳＣを配置すると、ゲートパッド部ＧＰから基板角部ｃ１、ｃ２まで延びる各ゲートグローバル配線部ＧＬの長さは、ａ×（３／２）となる。ゲート接続配線部ＧＣＬおよび辺Ｓ１に沿って延びる残りのゲートグローバル配線部ＧＬを含む配線の全体の長さは、ａ×３となる。従って、基板角部ｃ３、ｃ４にソース接続部ＳＣを配置する場合よりも、配線部の長さの最大値と最小値との差を小さくできるので、各配線部に流れるゲート電流の大きさの差を低減することが可能になる。
【００７０】
基板角部ｃ１、ｃ２にソース接続部ＳＣを配置する場合、基板角部ｃ３、ｃ４にはソース接続部ＳＣを配置しなくてもよい。基板角部ｃ１、ｃ２にソース接続部ＳＣを配置すると、アバランシェ時の基板角部ｃ１、ｃ２の電位は、ソースパッド部ＳＰの電位と近い値になり、基板角部ｃ３、ｃ４の電位は、外周ソース配線部ＳＬにおける電圧降下によって基板角部ｃ１、ｃ２の電位よりも高くなる。このため、基板角部ｃ３、ｃ４におけるドレイン−ソース間電圧は、基板角部ｃ１、ｃ２におけるドレイン−ソース間電圧よりも小さくなる。つまり、ソース接続部ＳＣが存在する基板角部ｃ１、ｃ２で最もアバランシェ降伏が起こりやすくなり、ソース接続部ＳＣから遠い基板角部ｃ３、ｃ４ではアバランシェ降伏が起こり難くなる。従って、基板角部ｃ１、ｃ２にソース接続部ＳＣを配置することにより、基板角部ｃ３、ｃ４にソース接続部ＳＣを配置しなくても、アバランシェ降伏を抑制することが可能になる。
【００７１】
また、炭化珪素半導体装置２０１では、ゲートグローバル配線部ＧＬが複数のソースパッド部ＳＰを囲むように延びている。これにより、ゲート電極層１１８に、抵抗（以下、「ゲート抵抗」）が局所的に高くなる領域が発生することを抑制できるので、高速スイッチング時におけるチップ面内の電流集中を解消し、信頼性を高めることが可能である。なお、ゲートグローバル配線部ＧＬは、複数のソースパッド部ＳＰを略包囲していればよく、上述したように１つまたは複数箇所で分断されていてもよい。
【００７２】
炭化珪素半導体装置２０１における各ソースパッド部ＳＰは、上部ゲート電極（ゲートパッド部ＧＰ、ゲートグローバル配線部ＧＬおよびゲート接続配線部ＧＣＬ）によって略包囲されていてもよい。これにより、ゲート抵抗が局所的に高くなることをより効果的に抑制できる。炭化珪素半導体装置２０１では、セル領域１００Ｂがゲート接続配線部ＧＣＬで２つに分離されており、分離された２つの領域に、それぞれ、ソースパッド部ＳＰが設けられる。上部ゲート電極は、各ソースパッド部ＳＰを囲むように配置されている。このように、ソースパッド部を複数に分離することで、上部ゲート電極で囲まれた領域の面積を小さくできるので、ゲート抵抗の面内ばらつきをさらに効果的に低減できる。
【００７３】
ここで、「上部ゲート電極がソースパッド部ＳＰを囲むように配置されている」とは、例えば、ソースパッド部ＳＰの外周の９５％以上が上部ゲート電極に隣接していることを指す。図１０を参照しながら、炭化珪素半導体装置２０１の第１ソースパッド部ＳＰ１を例に説明する。第1ソースパッド部ＳＰ１は、平面視において、６つの辺ｐ１〜ｐ６を有する多角形の外周を有している。ここでいう外周とは、図１０に破線で示すように、第１ソースパッド部ＳＰの各辺で規定される直線で構成される仮想的な外周である。図１０の右側の辺ｐ１に着目すると、辺ｐ１の大部分はゲートグローバル配線部ＧＬに隣接しているが、辺ｐ１のうち右上にある頂点近傍に位置する部分（長さ：ｘ１）はいずれの上部ゲート電極とも隣接していない。なお、「上部ゲート電極に隣接している」とは、その辺に直交する方向に隣接して上部ゲート電極が配置されていることをいう。同様に、辺ｐ２の大部分はゲートグローバル配線部ＧＬに隣接しているが、辺ｐ２のうち右上にある頂点近傍に位置する部分（長さ：ｘ２）はいずれの上部ゲート電極とも隣接していない。他の辺ｐ３〜ｐ６については、いずれも、その全部が上部ゲート電極に隣接している。具体的には、辺ｐ３はゲートグローバル配線部ＧＬ、辺ｐ４、ｐ５はゲートパッド部ＧＰ、辺ｐ６はゲート接続配線部ＧＣＬに隣接している。この場合、第1ソースパッド部ＳＰの仮想的な外周（辺ｐ１〜ｐ６）の合計長さを外周長さＹとすると、外周長さＹに対する、辺ｐ１〜ｐ６のうち上部ゲート配線と隣接している部分の合計長さ（この例ではＹ−ｘ１−ｘ２）の割合Ｒは、例えば、９５％以上１００％未満である。好ましくは、割合Ｒは９８％以上であってもよい。
【００７４】
以下、シミュレーション結果を参照して、この効果を詳しく説明する。
【００７５】
図８は、比較例の炭化珪素半導体装置９０１を示す平面図である。炭化珪素半導体装置９０１の構造は、例えば特許文献１に開示されている。図８において、図１Ａと同様の構成要素には同じ参照符号を付している。
【００７６】
炭化珪素半導体装置９０１では、活性領域１００Ａに１つのソースパッド部ＳＰが配置されている。ソースパッド部ＳＰの外側にゲートグローバル配線部ＧＬが配置され、ゲートグローバル配線部ＧＬの外側には外周ソース配線部ＳＬが配置されている。ゲートグローバル配線部ＧＬは、ソースパッド部ＳＰを囲んでおらず、ゲートパッド部ＧＰに対向する辺の中央部で大きく開口している。この例では、ソースパッド部ＳＰの外周長さＹに対する上部ゲート配線（ゲートグローバル配線部ＧＬ）と隣接している部分の合計長さ（ここでは開口部分ｒ１の長さ）の割合Ｒは、９０％程度である。ゲートグローバル配線部ＧＬの開口部分ｒ１において、ソースパッド部ＳＰと外周ソース配線部ＳＬとが接続されている。炭化珪素半導体装置９０１は、図１Ａに示す炭化珪素半導体装置２０１と、上部ゲート電極の形状は異なるが、ゲート電極層の形状などの他の構造は同様である。
【００７７】
図９Ａおよび図９Ｂは、それぞれ、図１Ａに示す炭化珪素半導体装置２０１および図８に示す炭化珪素半導体装置９０１のゲート抵抗分布を示す平面図である。
【００７８】
これらの図から、比較例では、ゲートグローバル配線部ＧＬの開口部分ｒ１の中心近傍でゲート抵抗が局所的に高くなることが分かる。ゲート抵抗が局所的に高くなる領域では、炭化珪素半導体装置９０１の高速スイッチング時に電流集中が起こりやすくなる。
【００７９】
これに対し、炭化珪素半導体装置２０１では、ゲートグローバル配線部ＧＬは、第１および第２の基板角部ｃ１、ｃ２に開口部分ｒ２、ｒ３を有するものの、活性領域１００Ａを略包囲している。また、各ソースパッド部ＳＰは上部ゲート電極に略包囲されている。この例では、各ソースパッド部ＳＰの外周長さＹに対する上部ゲート配線と隣接している部分の合計長さの割合Ｒは９５％以上である。このため、活性領域１００Ａにおいて、ゲート抵抗が局所的に高くなる領域の発生が抑えられている。
【００８０】
なお、本実施形態において、ゲートグローバル配線部ＧＬの開口部分ｒ２、ｒ３の幅ｄ、個数などは特に限定しない。本明細書では、開口部分ｒ２、ｒ３の幅ｄは、平面視において、ゲートグローバル配線部ＧＬの第１部分ｇ１と第２部分ｇ２または第３部分ｇ３との最短距離を指す。幅ｄは、例えば、外周ソース配線部ＳＬの幅以上である。これにより、ソース接続部ＳＣの幅を十分に確保できるので、ソース接続部ＳＣで抵抗が増大することを抑制できる。一方、幅ｄは、例えば、外周ソース配線部ＳＬの幅の４倍以下であってもよい。これにより、基板角部に配置された開口部分ｒ２、ｒ３の近傍において、ゲート抵抗が増大することをより効果的に抑制しつつ、最大４辺（Ｓ１〜Ｓ４）から発生する変位電流を導通することが可能となる。
【００８１】
＜基板角部の構造＞
次に、炭化珪素半導体装置２０１における、ゲートグローバル配線部ＧＬが分断される基板角部の構造をより具体的に説明する。ここでは、第１の基板角部ｃ１を例に示すが、第２の基板角部ｃ２も同様の構造を有する。
【００８２】
図３は、炭化珪素半導体装置２０１の第１の基板角部ｃ１を示す拡大平面図である。図４および図５は、それぞれ、図３に示すＢ−Ｂ’線およびＣ−Ｃ’線に沿った模式的な断面図である。これらの図では、図１Ａおよび図２と同様の構成要素には同じ参照符号を付している。図４および図５の断面図では、図２に示した一部の構成要素を省略している。
【００８３】
第１の基板角部ｃ１において、ゲートグローバル配線部ＧＬは、第１部分ｇ１と第２部分ｇ２とに分断されている。第１部分ｇ１および第２部分ｇ２は、それぞれ、ゲートコンタクト部Ｐｇにおいて、ゲート電極層１１８のうち活性領域１００Ａの外側に位置するゲートフレーム部１０８ｆに電気的に接続されている。
【００８４】
ゲート電極層１１８の周縁は、活性領域１００Ａの周縁から間隔ｔ１、ｔ２を空けて配置されている。この間隔ｔ１、ｔ２は、ゲートフレーム部１０８ｆの幅に相当する。ゲートフレーム部１０８ｆのソース接続部ＳＣの下方に位置する部分の幅ｔ１は、ゲートグローバル配線部ＧＬの下方に位置する部分の幅ｔ２と略等しくてもよい。
【００８５】
従来は、ゲート電極層１１８のうち活性領域１００Ａの外側に位置する部分の電位を制御する目的で、ゲート電極層１１８は、ゲートグローバル配線部ＧＬの下方においてのみ延設されていた。つまり、平面視において、ゲート電極層１１８の周縁は、ゲートグローバル配線部ＧＬの開口部分で凹部を有していた。しかしながら、このような従来の構成では、ゲートグローバル配線部ＧＬの開口部分近傍に位置するユニットセル、すなわち活性領域１００Ａの角部近傍に位置するユニットセルのゲート抵抗が局所的に高くなりやすい。これに対し、本実施形態では、ゲートグローバル配線部ＧＬの開口部分、すなわちソース接続部ＳＣの下方においても、ゲート電極層１１８は活性領域１００Ａから外側に一定の距離ｔ１だけ延設されている。このため、活性領域１００Ａの角部近傍に位置するユニットセルのゲート抵抗が局所的に増大することを抑制できる。従って、炭化珪素半導体装置２０１の安全動作領域をより拡大できる。
【００８６】
なお、ゲートフレーム部１０８ｆのソース接続部ＳＣの下方に位置する部分の幅ｔ１は、ゲートグローバル配線部ＧＬの下方に位置する部分の幅ｔ２と略等しくなくてもよい。幅ｔ１は、外周ボディコンタクト部Ｐｏｂと内周ボディコンタクト部Ｐｉｂとの最短距離Ｐｄ以下であればよい。これにより、活性領域１００Ａから延設されたゲートフレーム部１０８ｆ下方における、変位電流によるゲート絶縁膜１０７の破壊を抑制することができる。一方、幅ｔ１は、例えばユニットセル１００ｕの幅以上であればよい。幅ｔ１は、例えばユニットセル１００ｕの２倍の幅以上であってもよい。これにより、活性領域１００Ａの角部近傍に位置するユニットセルのゲート抵抗をさらに低減しつつ、ゲートフレーム部１０８ｆ下方における変位電流が外周ボディコンタクト部Ｐｏｂと後述するコーナーボディコンタクト部Ｐｃｂの二手に分流する特性をより効果的に活用することができる。
【００８７】
第１の基板角部ｃ１において、ゲート電極層１１８の外側に、ソース接続部ＳＣ（ここでは第１ソース接続部ＳＣ１）と第２ボディ領域１１５とを接続する複数のボディコンタクト部（以下、「コーナーボディコンタクト部」と呼ぶ）Ｐｃｂが配置されてもよい。ソース接続部ＳＣの下方において、ゲートフレーム部１０８ｆの幅ｔ１を大きくすると、スイッチング時に第２ボディ領域１１５内に生じた電荷が変位電流として内周ボディコンタクト部Ｐｉｂに流れ込み、第２ボディ領域１１５の電位が変位電流と第２ボディ領域１１５のシート抵抗および内周ボディコンタクト部Ｐｉｂのコンタクト抵抗に比例して上昇する。このため、ゲートフレーム部１０８ｆの下方でゲート絶縁膜１０７の破壊が生じるおそれがある。これに対し、ゲートフレーム部１０８ｆの外側にコーナーボディコンタクト部Ｐｃｂを設けると、コーナーボディコンタクト部Ｐｃｂを介してソースに電荷を逃がすことができるので、前述した変位電流を低減することが可能となり、高い信頼性を確保できる。
【００８８】
コーナーボディコンタクト部Ｐｃｂは、外周ソース配線部ＳＬと第２ボディ領域１１５とを接続する外周ボディコンタクト部Ｐｏｂと、ゲート電極層１１８との間に配置される。コーナーボディコンタクト部Ｐｃｂは、ゲートフレーム部１０８ｆの外周に沿って、互いに間隔を空けて配列されていてもよいし、互いに接続し、一つのコーナーボディコンタクト部Ｐｃｂを形成していてもよい。この例では、コーナーボディコンタクト部Ｐｃｂは一列に配列されているが、複数の列に配置されていてもよい。
【００８９】
（変形例）
図６および図７は、それぞれ、本実施形態の他の炭化珪素半導体装置２０２、２０３を例示する平面図である。以下では、図１Ａに示す炭化珪素半導体装置２０１と異なる点を主に説明する。
【００９０】
図６に示す炭化珪素半導体装置２０２では、ゲートパッド部ＧＰは、活性領域１００Ａの略中央に配置されている。ゲートパッド部ＧＰの周囲には、４つのソースパッド部ＳＰ１〜ＳＰ４が配置されている。
【００９１】
ゲートグローバル配線部ＧＬは、終端領域において、ソースパッド部ＳＰ１〜ＳＰ４を囲むように配置されている。ゲートグローバル配線部ＧＬは、第１の基板角部ｃ１〜第４の基板角部ｃ４のそれぞれで分断されており、辺Ｓ１〜Ｓ４のそれぞれに沿って延びる４つの部分ｇ１〜ｇ４を有する。
【００９２】
ゲートパッド部ＧＰとゲートグローバル配線部ＧＬの部分ｇ１〜ｇ４のそれぞれとの間には、ゲート接続配線部ＧＣＬ１〜ＧＣＬ４が配置されている。ゲート接続配線部ＧＣＬ１は、ゲートパッド部ＧＰから、隣接するソースパッド部の間を辺Ｓ１に向かって延び、ゲートグローバル配線部ＧＬの部分ｇ１に接続されている。同様に、ゲート接続配線部ＧＣＬ２〜ＧＣＬ４のそれぞれは、ゲートパッド部ＧＰから、隣接するソースパッド部の間を辺Ｓ２〜Ｓ４に向かって延び、ゲートグローバル配線部ＧＬの部分ｇ２〜ｇ４に接続されている。
【００９３】
外周ソース配線部ＳＬは、終端領域１００Ｅにおいて、ゲートグローバル配線部ＧＬを囲むように配置されている。第１ソースパッド部ＳＰ１〜ＳＰ４は、それぞれ、ソース接続部ＳＣ１〜ＳＣ４によって外周ソース配線部ＳＬに接続されている。ソース接続部ＳＣ１〜ＳＣ４は、それぞれ、基板角部ｃ１〜ｃ４において、ゲートグローバル配線部ＧＬにおける分断された２つの部分の間に位置している。
【００９４】
炭化珪素半導体装置２０２によると、セル領域を４つに分離した各領域を、ゲートグローバル配線部ＧＬおよびゲート接続配線部ＧＣＬで囲むことが可能になる。ゲート配線によって囲まれる面積をより小さくできるので、ゲート抵抗の分布をさらに効果的に低減できる。
【００９５】
図７に示す炭化珪素半導体装置２０３では、ゲートパッド部ＧＰは、炭化珪素半導体基板の１つの基板角部ｃ４に配置されている。ソースパッド部ＳＰは、ゲート配線で分離されておらず、１つである。
【００９６】
ゲートグローバル配線部ＧＬは、終端領域において、ソースパッド部ＳＰを囲むように延びている。ゲートグローバル配線部ＧＬは、４つの基板角部のうちゲートパッド部ＧＰから最も遠い位置にある基板角部ｃ１において、第１部分ｇ１と第２部分ｇ２とに分断されている。この例では、ゲート接続配線部ＧＣＬは設けられていない。
【００９７】
外周ソース配線部ＳＬは、ゲートグローバル配線部ＧＬを囲むように配置されている。外周ソース配線部ＳＬとソースパッド部ＳＰとは、ソース接続部ＳＣによって接続されている。ソース接続部ＳＣは、基板角部ｃ１において、ゲートグローバル配線部ＧＬの第１部分ｇ１と第２部分ｇ２との間に位置している。
【００９８】
炭化珪素半導体装置２０２、２０３のその他の構造、および、ソース接続部ＳＣを含む基板角部の詳細な構造は、前述した炭化珪素半導体装置２０１と同様であってもよい。
【００９９】
本実施形態における炭化珪素半導体装置は、上述したプレーナ構造の縦型ＭＩＳＦＥＴに限定されず、トレンチ構造の縦型ＭＩＳＦＥＴであってもよい。あるいは、炭化珪素半導体層と異なる導電型の炭化珪素基板を用いた絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）であってもよい。
【産業上の利用可能性】
【０１００】
本開示の炭化珪素半導体装置は、種々の用途の半導体装置およびそれを備えたインバータ回路等の種々の駆動装置に広く適用できる。例えば、車載用、産業機器用等の半導体装置に好適に用いることができる。
【符号の説明】
【０１０１】
１００Ａ      活性領域
１００Ｂ      セル領域
１００Ｃ      接続領域
１００Ｅ      終端領域
１００ｕ      ユニットセル
１０１        半導体基板
１０２        第１炭化珪素半導体層
１０３        第１ボディ領域
１０４        ソース領域
１０５        第１コンタクト領域
１０６        第２炭化珪素半導体層
１０７        ゲート絶縁膜
１０８        ゲート電極
１０８ｆ      ゲートフレーム部
１０９        ソース電極
１１０        ドレイン電極
１１１        層間絶縁膜
１１１ｃ、１１１ｄ、１１１ｇ       開口部
１１３        裏面電極
１１５        第２ボディ領域
１１６        第２コンタクト領域
１１８        ゲート電極層
１１９ａ、１１９ｂ、１１９ｃ       ベース電極
１２０        リング領域
２０１、２０２、２０３      炭化珪素半導体装置
ｃ１、ｃ２、ｃ３、ｃ４             炭化珪素半導体基板の基板角部
Ｓ１、Ｓ２、Ｓ３、Ｓ４      炭化珪素半導体基板の辺
ＧＰ          ゲートパッド部
ＧＣＬ、ＧＣＬ１〜ＧＣＬ４         ゲート接続配線部
ＧＬ          ゲートグローバル配線部
ｇ１〜ｇ４           ゲートグローバル配線の部分
ｒ１、ｒ２、ｒ３            ゲートグローバル配線部の開口部分
ＳＰ１〜ＳＰ４       ソースパッド部
ＳＬ          外周ソース配線部
ＳＣ、ＳＣ１〜ＳＣ４        ソース接続部
Ｐｃｂ        コーナーボディコンタクト部
Ｐｇ          ゲートコンタクト部
Ｐｉｂ        内周ボディコンタクト部
Ｐｏｂ        外周ボディコンタクト部
Ｐｓ          ソースコンタクト部
【図１Ａ】
2019140169.tif 000003
【図１Ｂ】
2019140169.tif 000004
【図２】
2019140169.tif 000005
【図３】
2019140169.tif 000006
【図４】
2019140169.tif 000007
【図５】
2019140169.tif 000008
【図６】
2019140169.tif 000009
【図７】
2019140169.tif 000010
【図８】
2019140169.tif 000011
【図９Ａ】
2019140169.tif 000012
【図９Ｂ】
2019140169.tif 000013
【図１０】
2019140169.tif 000014