(57)【要約】【課題】差動増幅回路を広帯域のまま（狭帯域化しないで）低消費電力化できるトラック・アンド・ホールド回路を提供する。【解決手段】差動増幅回路１０、スイッチ回路２０、及びホールド容量Ｃ２１を備えるトラック・アンド・ホールド回路１において、差動増幅回路１０は、差動対を構成する第１トランジスタＱ１１のコレクタ電極に一端が接続される第１抵抗Ｒ１１と、差動対を構成する第２トランジスタＱ１２のコレクタ電極に一端が接続される第２抵抗Ｒ１２と、第１抵抗Ｒ１１の他端と第２抵抗Ｒ１２の他端が接続され、該他端と電源ＶＣＣの間に接続される第３抵抗Ｒ１３とを含む。【選択図】図１
2019179978.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
前記差動増幅回路は、
差動対を構成する第１トランジスタのコレクタ電極に一端が接続される第１抵抗と、
前記差動対を構成する第２トランジスタのコレクタ電極に一端が接続される第２抵抗と、
前記第１抵抗の他端と前記第２抵抗の他端が接続され、該他端と電源の間に接続される第３抵抗と
を含むことを特徴とするトラック・アンド・ホールド回路。
【請求項２】
差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
前記差動増幅回路は、
差動対を構成する第１トランジスタと第２トランジスタのそれぞれのコレクタ電極の間に接続される第４抵抗と、
前記第１トランジスタのコレクタ電極と電源の間に接続される第５抵抗と、
前記第２トランジスタのコレクタ電極と電源の間に接続される第６抵抗と
を含むことを特徴とするトラック・アンド・ホールド回路。
【請求項３】
請求項１又は２に記載のトラック・アンド・ホールド回路において、
前記スイッチ回路は、
差動出力を備え、前記ホールド容量は前記差動出力の間に接続される
ことを特徴とするトラック・アンド・ホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トラック・アンド・ホールド回路に関する。
【背景技術】
【０００２】
トラック・アンド・ホールド回路は、例えばアナログ信号をディジタル信号に変換する場合に、変換の精度を高めるため、アナログ／ディジタル変換回路の前段で使用される回路であり、差動増幅回路、スイッチ回路、及びホールド容量で構成される。トラック・アンド・ホールド回路は、入力されるクロック信号のレベル（High/Low）によってトラックモードおよびホールドモードの二つのモードに切り替わる。
【０００３】
トラックモードの場合は、ホールド容量に並列に接続されるスイッチ回路のスイッチングトランジスタはエミッタフォロワとして動作し、差動増幅回路の出力する電圧信号をそのままホールド容量に出力する。ホールドモードの場合は、トラックモードからホールドモードに切り替わったタイミングで差動増幅回路が出力する電圧値をホールド容量に保持する。ホールドモードでは、スイッチングトランジスタはオフ状態にされる。
【０００４】
トラック・アンド・ホールド回路は、サンプル・ホールド回路とも称される例えば非特許文献１に開示された周知な回路である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】S.Shahramian, et al, “A40-GSample/Sec Track & Hold Amplifier in 0.18um SiGe BiCMOS Technology,” IEEE Compound Semiconductor Integrated Circuit Symposium, 2005.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のトラック・アンド・ホールド回路の構成では、差動増幅回路の広帯域性を確保する目的で、差動増幅回路の差動対を構成するトランジスタの負荷抵抗の抵抗値を小さくする必要がある。そのため、ホールドモードにおいて、スイッチングトランジスタを完全にオフさせるためにスイッチ回路に流す電流値を大きく設定する必要がある。その結果、回路の消費電力が増大してしまうという課題がある。
【０００７】
つまり、従来のトラック・アンド・ホールド回路の構成のままで、低消費電力化するためにスイッチ回路に流す電流値を小さくすると、負荷抵抗の抵抗値を大きくする必要が生じ、差動増幅回路の広帯域性が損なわれ、狭帯域化してしまうという課題がある。
【０００８】
本発明は、この課題を鑑みてなされたものであり、差動増幅回路を広帯域のまま（狭帯化しないで）低消費電力化したトラック・アンド・ホールド回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本実施形態の一態様に係るトラック・アンド・ホールド回路は、差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、前記差動増幅回路は、差動対を構成する第１トランジスタのコレクタ電極に一端が接続される第１抵抗と、前記差動対を構成する第２トランジスタのコレクタ電極に一端が接続される第２抵抗と、前記第１抵抗の他端と前記第２抵抗の他端が接続され、該他端と電源の間に接続される第３抵抗とを含むことを要旨とする。
【００１０】
本実施形態の他の態様に係るトラック・アンド・ホールド回路は、差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、前記差動増幅回路は、差動対を構成する第１トランジスタと第２トランジスタのそれぞれのコレクタ電極の間に接続される第４抵抗と、前記第１トランジスタのコレクタ電極と電源の間に接続される第５抵抗と、前記第２トランジスタのコレクタ電極と電源の間に接続される第６抵抗とを含むことを要旨とする。
【発明の効果】
【００１１】
本発明によれば、差動増幅回路を広帯域のまま（狭帯域化しないで）低消費電力化したトラック・アンド・ホールド回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態のトラック・アンド・ホールド回路の構成例を示す図である。
【図２】図１に示す第３抵抗の抵抗値と電流源の電流値の関係を示すグラフである。
【図３】第２実施形態のトラック・アンド・ホールド回路の構成例を示す図である。
【図４】第３実施形態のトラック・アンド・ホールド回路の構成例を示す図である。
【図５】第４実施形態のトラック・アンド・ホールド回路の構成例を示す図である。
【図６】第５実施形態のトラック・アンド・ホールド回路の構成例を示す図である。
【図７】比較例のトラック・アンド・ホールド回路の構成例を示す図である。
【図８】図１に示すトラック・アンド・ホールド回路の差動増幅回路を変形した構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。
【００１４】
〔第１実施形態〕
（トラック・アンド・ホールド回路の構成）
図１は、第１実施形態のトラック・アンド・ホールド回路１の構成例を示す図である。図１に示すトラック・アンド・ホールド回路１は、差動増幅回路１０、スイッチ回路２０、及びホールド容量Ｃ２１を備える。
【００１５】
差動増幅回路１０は、第１トランジスタＱ１１と第２トランジスタＱ１２から成る差動対と、該差動対のそれぞれのエミッタ電極に直列に接続される電流源Ｉ１１と電流源Ｉ１２と、該差動対のエミッタ電極の間に接続される抵抗Ｒ１０とを備える。また、第１トランジスタＱ１１のコレクタ電極に一端が接続される第１抵抗Ｒ１１と、第２トランジスタＱ１２のコレクタ電極に一端が接続される第２抵抗Ｒ１２と、第１抵抗Ｒ１１の他端と第２抵抗Ｒ１２の他端が接続され、該他端と正電源ＶＣＣの間に接続される第３抵抗Ｒ１３とを備える。
【００１６】
第１トランジスタＱ１１のベース電極は、反転信号入力端子であり反転入力信号ｖｉｎが入力される。第２トランジスタＱ１２のベース電極は非反転信号入力端子であり非反転入力信号ｖｉｐが入力される。差動入力信号ｖｉｎ，ｖｉｐは、差動増幅回路１０で増幅され、第１トランジスタＱ１１のコレクタ電極から出力される。この第１トランジスタＱ１１のコレクタ電極が、差動増幅回路１０の非反転出力である。
【００１７】
スイッチ回路２０は、コレクタ電極が正電源ＶＣＣに接続されるスイッチングトランジスタＱ２１と、スイッチングトランジスタＱ２１のベース電極にコレクタ電極が接続されるトランジスタＱ３１、スイッチングトランジスタＱ２１のエミッタ電極にコレクタ電極が接続されるトランジスタＱ３２、及びトランジスタＱ３１とＱ３２のエミッタ電極と負電源ＶＥＥの間に接続される電流源Ｉ３１とを備える。
【００１８】
トランジスタＱ３１のベース電極には、クロック反転入力端子とされ反転クロック信号Ｖｃｎが入力される。また、トランジスタＱ３２のベース電極には、クロック入力端子とされ非反転クロック信号Ｖｃｐが入力される。反転クロック信号Ｖｃｎと非反転クロック信号Ｖｃｐは、差動クロック信号である。
【００１９】
ホールド容量Ｃ２１は、スイッチングトランジスタＱ２１に並列に接続される。つまり、ホールド容量Ｃ２１の一端はスイッチングトランジスタＱ２１のエミッタ電極に接続され、ホールド容量Ｃ２１の他端は正電源ＶＣＣに接続される。そして、ホールド容量Ｃ２１の一端は、
トラック・アンド・ホールド回路１の出力端子となり出力信号ｖｏを出力する。
【００２０】
（作用）
トラック・アンド・ホールド回路１は、差動クロック信号Ｖｃｐ，Ｖｃｎの入力値に応じて出力信号ｖｏの状態が変化する。差動クロック信号がハイ（High）、つまりＶｃｐ＞Ｖｃｎの場合（トラック状態）は、トランジスタＱ３１はオフであり、トランジスタＱ３２はオンである。
【００２１】
このトラック状態では、電流源Ｉ３１が発生する電流は、スイッチングトランジスタＱ２１のエミッタ−コレクタ間を流れ、スイッチングトランジスタＱ２１はエミッタフォロワとして動作する。この場合の差動入力信号ｖｉｎ，ｖｉｐは、差動増幅回路１０で増幅され第１トランジスタＱ１１のコレクタ電極から出力される。その差動増幅回路１０の出力信号（非反転出力）は、エミッタフォロワとして動作しているスイッチングトランジスタＱ２１を介してトラック・アンド・ホールド回路１の出力信号ｖｏとして出力される。
【００２２】
この場合（トラック状態）のトラック・アンド・ホールド回路１の出力信号ｖｏの電圧は、差動入力信号ｖｉｎ，ｖｉｐの変化に応じて変化する。
【００２３】
一方、差動クロック信号がロー（Low）、つまりＶｃｐ＜Ｖｃｎの場合（ホールド状態）は、トランジスタＱ３１はオンであり、トランジスタＱ３２はオフである。このホールド状態では、電流源Ｉ３１が発生する電流は、第１抵抗Ｒ１１に流れる。その結果、スイッチングトランジスタＱ２１のベース電極の電位が低下し、スイッチングトランジスタＱ２１はオフする。
【００２４】
スイッチングトランジスタＱ２１がオフするホールド状態では、ホールド容量Ｃ２１は出力信号ｖｏの電位を保持するように作用する。そのため出力信号ｖｏは、差動入力信号ｖｉｎ，ｖｉｐの変化とは無関係に、クロック信号ＶｃｐがHighからLowに切り替わる直前の差動増幅回路１０の出力信号（非反転出力の電位）を保持する。
【００２５】
ここで、電流源Ｉ１１と電流源Ｉ１２の電流値の和をＩＡ、第１抵抗Ｒ１１と第２抵抗Ｒ１２のそれぞれの抵抗値をＲＬ、及び第３抵抗Ｒ１３の抵抗値をＲＣとする。また、トラック状態で、スイッチングトランジスタＱ２１がオン状態のベースーエミッタ間の電圧をＶＢＥｏｎとする。スイッチングトランジスタＱ２１がオン状態であるトラック状態では、出力信号ｖｏの電位はＶＣＣ−ＲＣＩＡ−ＲＬＩＡ−ＶＢＥｏｎからＶＣＣ―ＲＣＩＡ−ＶＢＥｏｎの範囲で変化しうる。
【００２６】
一方、スイッチングトランジスタＱ２１がオフ状態であるホールド状態では、第１抵抗Ｒ１１に、更に電流源Ｉ３１の発生する電流値ＩＳが流れる。このため、差動増幅回路１０の出力である第１トランジスタＱ１１のコレクタ電極の電位は、ＶＣＣ−ＲＣＩＳ−ＲＬＩＳ−ＲＣＩＡ−ＲＬＩＡからＶＣＣ−ＲＣＩＳ−ＲＬＩＳ−ＲＣＩＡの範囲で変化するようになる。
【００２７】
ホールド状態では、スイッチングトランジスタＱ２１は常にオフ状態でなければならないため、次式に示す関係が成り立っている必要がある。ここでＶＢＥｏｆｆは、スイッチングトランジスタＱ２１がオフ状態にある場合のベース−エミッタ間の電圧である。
【００２８】
【数１】
2019179978.tif 000003
【００２９】
なお、式（１）の左辺第１項は、ホールド状態のスイッチングトランジスタＱ２１のベース電極の電位の最大値を表す。また、左辺第２項は、同状態のスイッチングトランジスタＱ２１のエミッタ電極の電位の最小値を表す。
【００３０】
式（１）を、電流源Ｉ３１の電流値ＩＳについて整理すると次式を得る。
【００３１】
【数２】
2019179978.tif 000004
【００３２】
式（２）は、電流源Ｉ３１の発生する電流値ＩＳは、後述する比較例の同じ電流値ＩＳよりも小さくて良いことを表している。つまり、第１抵抗Ｒ１１と第２抵抗Ｒ１２の接続点と、正電源ＶＣＣとの間に第３抵抗Ｒ１３を設けることによって、差動増幅回路１０の帯域を狭めることなく、電流源Ｉ３１の電流値ＩＳを削減することができる。つまり、第１抵抗Ｒ１１と第２抵抗Ｒ１２の抵抗値を大きくしなくてよいので、差動増幅回路１０の帯域を狭帯域化せずに電流値ＩＳを削減することができる。
【００３３】
図２は、第３抵抗Ｒ１３の抵抗値と、電流源Ｉ３１の発生する電流値ＩＳとの関係を示すグラフである。図２は、ＩＡ＝2mA，ＲＬ＝100Ω、ＶＢＥｏｎ−ＶＢＥｏｆｆ＝250mVの条件でシミュレーションした結果である。図２の横軸は第３抵抗Ｒ１３の抵抗値（Ω）、縦軸は電流源Ｉ３１の電流値（ｍＡ）である。
【００３４】
図２に示すように第３抵抗Ｒ１３を設けない（Ｒ１３＝0Ω）と、電流源Ｉ３１は4.5mA以上の電流を発生させる必要がある。第３抵抗Ｒ１３を設け、その抵抗値をＲ１３＝150Ω程度に設定すると、電流源Ｉ３１は2mA程度の電流を発生させれば良いことが分かる。
【００３５】
以上述べたように本実施形態に係るトラック・アンド・ホールド回路１は、差動増幅回路１０、スイッチ回路２０、及びホールド容量Ｃ２１を備えたトラック・アンド・ホールド回路において、差動増幅回路１０は、差動対を構成する第１トランジスタＱ１１のコレクタ電極に一端が接続される第１抵抗Ｒ１１と、差動対を構成する第２トランジスタＱ１２のコレクタ電極に一端が接続される第２抵抗Ｒ１２と、第１抵抗Ｒ１１の他端と第２抵抗Ｒ１２の他端が接続され、該他端と電源（正電源ＶＣＣ）の間に接続される第３抵抗Ｒ１３とを含む。これにより、差動増幅回路１０の帯域を狭めることなく、電流源Ｉ３１の電流値ＩＳを削減することができる。つまり、差動増幅回路１０を広帯域のまま低消費電力化したトラック・アンド・ホールド回路を提供することができる。
【００３６】
〔第２実施形態〕
図３は、第２実施形態のトラック・アンド・ホールド回路２の構成例を示す図である。図３に示すトラック・アンド・ホールド回路２は、トラック・アンド・ホールド回路１の差動増幅回路１０（図１）に代えて、差動増幅回路１２を備える点で異なる。
【００３７】
差動増幅回路１２は、差動対を構成する第１トランジスタＱ１１と第２トランジスタＱ１２のそれぞれのコレクタ電極の間に接続される第４抵抗Ｒ１４と、第１トランジスタＱ１１のコレクタ電極と正電源ＶＣＣの間に接続される第５抵抗Ｒ１５と、第２トランジスタＱ１２のコレクタ電極と正電源ＶＣＣの間に接続される第６抵抗Ｒ１６とを含む。
【００３８】
第４抵抗Ｒ１４の抵抗値をＲＤ、第５抵抗Ｒ１５と第６抵抗Ｒ１６の抵抗値をＲＢとし、次式が成立するように抵抗値を設定する。
【００３９】
【数３】
2019179978.tif 000005
【００４０】
式（３）及び式（４）に示すように各抵抗値を設定すると、第４抵抗Ｒ１４、第５抵抗Ｒ１５、及び第６抵抗Ｒ１６とからなる回路網は、図１に示した第１抵抗Ｒ１１、第２抵抗Ｒ１２、及び第３抵抗Ｒ１３とからなる回路網と等価になる。よって、上記のように各抵抗値を設定したトラック・アンド・ホールド回路２は、トラック・アンド・ホールド回路１と同じ作用効果を奏する。
【００４１】
つまり、本実施形態に係るトラック・アンド・ホールド回路２は、差動増幅回路１２、スイッチ回路２０、及びホールド容量Ｃ２１を備えるトラック・アンド・ホールド回路において、差動増幅回路１２は、差動対を構成する第１トランジスタＱ１１と第２トランジスタＱ１２のそれぞれのコレクタ電極の間に接続される第４抵抗Ｒ１４と、第１トランジスタＱ１１のコレクタ電極と電源（正電源ＶＣＣ）の間に接続される第５抵抗Ｒ１５と、第２トランジスタＱ１２のコレクタ電極と電源の間に接続される第６抵抗Ｒ１６とを含む。これにより、差動増幅回路１２を狭帯域化することなく低消費電力化したトラック・アンド・ホールド回路２を提供することができる。
【００４２】
〔第３実施形態〕
図４は、第３実施形態のトラック・アンド・ホールド回路３の構成例を示す図である。図４に示すトラック・アンド・ホールド回路３は、スイッチ回路２２とホールド容量Ｃ２２を備える点で、トラック・アンド・ホールド回路１（図１）と異なる。
【００４３】
スイッチ回路２２は、図１に示すスイッチ回路２０に対して、更に、コレクタ電極が正電源ＶＣＣに接続されるスイッチングトランジスタＱ２２、スイッチングトランジスタＱ２２のベース電極にコレクタ電極が接続されるトランジスタＱ３３、スイッチングトランジスタＱ２２のエミッタ電極にコレクタ電極が接続されるトランジスタＱ３４、及びトランジスタＱ３３とＱ３４のエミッタ電極と負電源ＶＥＥの間に接続される電流源Ｉ３２を備える。
【００４４】
スイッチ回路２２のトランジスタＱ３３のベース電極には、クロック反転入力端子とされ反転クロック信号Ｖｃｎが入力される。また、トランジスタＱ３４のベース電極には、クロック入力端子とされクロック信号Ｖｃｐが入力される。
【００４５】
ホールド容量Ｃ２２は、スイッチングトランジスタＱ２２に並列に接続される。つまり、ホールド容量Ｃ２２の一端はスイッチングトランジスタＱ２２のエミッタ電極に接続され、ホールド容量Ｃ２２の他端は正電源ＶＣＣに接続される。そして、ホールド容量Ｃ２２は、差動増幅回路１０の反転出力（第２トランジスタＱ１２のコレクタ電極）の出力電圧を保持するように作用する。
【００４６】
スイッチングトランジスタＱ２２、トランジスタＱ３３、トランジスタＱ３４、及び電流源Ｉ３２の作用は、スイッチングトランジスタＱ２１、トランジスタＱ３１、トランジスタＱ３２、及び電流源Ｉ３１のそれぞれと同じである。よって、図４にその構成を示し、動作説明は省略する。
【００４７】
本実施形態に係るトラック・アンド・ホールド回路３によれば、差動増幅回路１０の非反転出力をホールド容量Ｃ２１に、差動増幅回路１０の反転出力をホールド容量Ｃ２２にそれぞれ保持することができる。また、トラック・アンド・ホールド回路３は、トラック・アンド・ホールド回路１，２と同様に差動増幅回路１０を狭帯域化することなく低消費電力化したトラック・アンド・ホールド回路を提供する。
【００４８】
〔第４実施形態〕
図５は、第４実施形態のトラック・アンド・ホールド回路４の構成例を示す図である。図５に示すトラック・アンド・ホールド回路４は、１個のホールド容量Ｃ２０で構成される点で上記の実施形態と異なる。
【００４９】
ホールド容量Ｃ２０は、スイッチングトランジスタＱ２１のエミッタ電極と、スイッチングトランジスタＱ２２のエミッタ電極との間に接続され、出力信号ｖｏｐとｖｏｎの差分の電圧を保持する。
【００５０】
つまり、本実施形態に係るトラック・アンド・ホールド回路４は、上記のトラック・アンド・ホールド回路３において、スイッチングトランジスタＱ２１とスイッチングトランジスタＱ２２のそれぞれのエミッタ電極の間に接続されるホールド容量Ｃ２０を備える。
【００５１】
このトラック・アンド・ホールド回路４によれば、差動増幅回路１０を狭帯域化することなく低消費電力化できる上記の効果に加え、部品点数を削減することができる。
【００５２】
〔第５実施形態〕
図６は、第５実施形態のトラック・アンド・ホールド回路５の構成例を示す図である。図６に示すように、トラック・アンド・ホールド回路５は、差動増幅回路１２（図３）とスイッチ回路２２（図４）を組み合わせた構成である。
【００５３】
本実施形態に係るトラック・アンド・ホールド回路５の作用効果は、トラック・アンド・ホールド回路３（図４）と同じである。よって、その説明は省略する。
【００５４】
〔比較例〕
図７は、比較例のトラック・アンド・ホールド回路６の構成例を示す図である。図７に示すようにトラック・アンド・ホールド回路６は、トラック・アンド・ホールド回路１の差動増幅回路１０の第３抵抗Ｒ１３を削除し、第１トランジスタＱ１１のコレクタ電極に接続される負荷抵抗を第１抵抗Ｒ１１、及び第２トランジスタＱ１２のコレクタ電極に接続される負荷抵抗を第２抵抗Ｒ１２としたものである。
【００５５】
比較例における上記の式（１）に対応する式は次式で表せる。
【００５６】
【数４】
2019179978.tif 000006
【００５７】
式（５）を、電流源Ｉ３１の電流値ＩＳについて整理すると次式を得る。
【００５８】
【数５】
2019179978.tif 000007
【００５９】
式（６）によれば、電流源Ｉ３１の電流値ＩＳは、電流源Ｉ１１と電流源Ｉ１２の電流値の和ＩＡに、更にＶＢＥｏｎとＶＢＥｏｆｆとの差を第１抵抗Ｒ１１の抵抗値ＲＬで除した値よりも大きくしなければならないことが分かる。つまり、比較例の電流源Ｉ３１の電流値ＩＳは、本実施形態に係るトラック・アンド・ホールド回路１〜５のどれよりも大きい。
【００６０】
このように本実施形態に係るトラック・アンド・ホールド回路１〜５によれば、差動増幅回路１０，１１を狭帯域化することなく、トラック・アンド・ホールド回路を低消費電力化できることが分かる。
【００６１】
以上説明したように本実施形態のトラック・アンド・ホールド回路１〜５によれば、差動増幅回路を狭帯域にすることなく低消費電力化したトラック・アンド・ホールド回路を提供する。
【００６２】
また、本実施形態のトラック・アンド・ホールド回路１〜５によれば、スイッチングトランジスタが、トラック状態でより高速で動作することが可能になるという効果が得られる。本実施形態のトラック・アンド・ホールド回路１と３、及び４によれば、第３抵抗Ｒ１３に電流源Ｉ１１と電流源Ｉ１２の電流が流れるので、スイッチングトランジスタＱ２１のベース電極の電位は比較例（図７）よりも低くなるため、スイッチングトランジスタＱ２１のベース−コレクタ間の電圧が大きくなって当該接合部の接合容量が減少する。その結果、より高速な動作が可能になる。
【００６３】
また、本実施形態のトラック・アンド・ホールド回路２と５によれば、第４抵抗Ｒ１４、第５抵抗Ｒ１５、及び第６抵抗Ｒ１６とからなる回路網は、第１抵抗Ｒ１１、第２抵抗Ｒ１２、及び第３抵抗Ｒ１３とからなる回路網と等価であるので、本実施形態のトラック・アンド・ホールド回路１，３，４と同様の作用効果が得られる。
【００６４】
なお、トラック・アンド・ホールド回路３（図４）とトラック・アンド・ホールド回路４（図５）の関係と同様に、トラック・アンド・ホールド回路５（図５）のホールド容量を１個に削減することも可能である。また、トラック・アンド・ホールド回路１〜３、及び５では、ホールド容量Ｃ２１（Ｃ２２）の一端を正電源ＶＣＣに接続したが、ホールド容量Ｃ２１（Ｃ２２）の一端は負電源ＶＥＥに接続してもよい。
【００６５】
また、差動増幅回路１０は、図８に示すように、第１トランジスタＱ１１と第２トランジスタＱ１２から成る差動対と、第１トランジスタＱ１１のエミッタ電極に一端が接続される第７抵抗Ｒ１７と、第２トランジスタＱ１２のエミッタ電極に一端が接続される第８抵抗Ｒ１８と、第７抵抗Ｒ１７の他端と第８抵抗Ｒ１８の他端とが接続され、該他端と負電源ＶＥＥの間に接続される電流源Ｉ１０とで構成してもよい。差動増幅回路１２についても同様に構成してもよい。
【００６６】
つまり、本実施形態のトラック・アンド・ホールド回路１〜５の差動増幅回路の電流源は1個に削減することが可能である。差動増幅回路の電流源を1個で構成したトラック・アンド・ホールド回路１〜５は、電流源の数が2個の場合と同じ作用効果を奏する。
【００６７】
また、本実施形態のトラック・アンド・ホールド回路は、ＮＰＮトランジスタを例に説明したが他の一般的な回路と同様に、極性の異なるＰＮＰトランジスタで構成することも可能である。このように本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
【符号の説明】
【００６８】
１，２，３，４，５，６，７：トラック・アンド・ホールド回路
１０，１２：差動増幅回路
２０，２２：スイッチ回路
Ｃ２１，Ｃ２２，Ｃ２０：ホールド容量
Ｑ１１：第１トランジスタ（差動対の片方）
Ｑ１２：第２トランジスタ（差動対のもう片方）
ｖｏｐ，ｖｏｎ：差動出力
Ｒ１１：第１抵抗
Ｒ１２：第２抵抗
Ｒ１３：第３抵抗
Ｒ１４：第４抵抗
Ｒ１５：第５抵抗
Ｒ１６：第６抵抗
Ｒ１７：第７抵抗
Ｒ１８７第８抵抗
ＶＣＣ：正電源（電源）
ＶＥＥ：負電源（電源）
【図１】
2019179978.tif 000008
【図２】
2019179978.tif 000009
【図３】
2019179978.tif 000010
【図４】
2019179978.tif 000011
【図５】
2019179978.tif 000012
【図６】
2019179978.tif 000013
【図７】
2019179978.tif 000014
【図８】
2019179978.tif 000015