(57)【要約】【課題】３レベル電力変換装置において、スイッチング損失を低減する 。【解決手段】第１メインスイッチング素子Ｓ１に対して並列接続された第１スナバコンデンサＣｓ１と、第３メインスイッチング素子Ｓ３に対して並列接続された第２スナバコンデンサＣｓ２と、第２，第４メインスイッチング素子Ｓ２，Ｓ４に対して並列接続され、第１補助スイッチング素子Ｓａ１と第１コンデンサＣａ１と第１リアクトルＬａ１とを直列接続した第１ソフトスイッチング経路Ｐａｔｈ１と、第２，第４メインスイッチング素子Ｓ２，Ｓ４に対して並列接続され、第２補助スイッチング素子Ｓａ２と第２コンデンサＣａ２と第２リアクトルＬａ２とを直列接続した第２ソフトスイッチング経路Ｐａｔｈ２と、を設ける。【選択図】図１
2019140890.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された第１，第２直流電源と、
前記第１，第２直流電源に並列接続された第１，第３メインスイッチング素子と、
前記第１，第２直流電源の共通接続点と、前記第１，第３メインスイッチング素子の共通接続点と、の間に逆直列接続された第４，第２メインスイッチング素子と、
前記第１メインスイッチング素子に対して並列接続された第１スナバコンデンサと、
前記第３メインスイッチング素子に対して並列接続された第２スナバコンデンサと、
前記第２，第４メインスイッチング素子に対して並列接続され、第１補助スイッチング素子と第１コンデンサと第１リアクトルとを直列接続した第１ソフトスイッチング経路と、
前記第２，第４メインスイッチング素子に対して並列接続され、第２補助スイッチング素子と第２コンデンサと第２リアクトルとを直列接続した第２ソフトスイッチング経路と、
を備えたことを特徴とする３レベル電力変換装置。
【請求項２】
前記第１メインスイッチング素子のターンオン時に、前記第４メインスイッチング素子のゲート指令信号がオン指令→オフ指令に切り替わった時の前記第１，第２コンデンサ電圧Ｖｃａ１，Ｖｃａ２、負荷電流ｉｏを検出して、ターンオン時の第１，第２初期コンデンサ電圧Ｖ’ｃａ１，Ｖ’ｃａ２，負荷電流Ｉｏとして出力し、
前記第３メインスイッチング素子のターンオン時に、前記第２メインスイッチング素子のゲート指令信号がオン指令→オフ指令に切り替わった時の前記第１，第２コンデンサ電圧Ｖｃａ１，Ｖｃａ２、負荷電流ｉｏを検出して、ターンオン時の第１，第２初期コンデンサ電圧Ｖ’ｃａ１，Ｖ’ｃａ２，負荷電流Ｉｏとして出力する第１サンプルホールド回路と、
前記第１サンプルホールド回路が出力した第１，第２初期コンデンサ電圧Ｖ’ｃａ１，Ｖ’ｃａ２，負荷電流Ｉｏに基づいて、ダイオード逆回復電流Ｉｒｒｍ，第１ソフトスイッチング時間Ｔ１，前記第１ソフトスイッチング時間Ｔ１時における前記第１，第２コンデンサ電圧Ｖｃａ１（Ｔ１），Ｖｃａ２（Ｔ１）を演算する第１演算部と、
前記負荷電流Ｉｏと前記ダイオード逆回復電流Ｉｒｒｍ，前記第１ソフトスイッチング時間Ｔ１における前記第１，第２コンデンサ電圧Ｖｃａ１（Ｔ１），Ｖｃａ２（Ｔ１）に基づいて、第２ソフトスイッチング時間Ｔ２を演算する第２演算部と、
前記第１，第３メインスイッチング素子のターンオフ時に、前記第１、第３メインスイッチング素子のゲート指令信号がオン指令→オフ指令に切り替わる時刻ｔ３よりも共振周期Ｔａ前の時刻での前記第１，第２コンデンサの電圧Ｖｃａ１，Ｖｃａ２，負荷電流ｉｏを検出して、ターンオフ時の第１，第２初期コンデンサ電圧Ｖ”ｃａ１，Ｖ”ｃａ２，負荷電流Ｉｏとして出力する第２サンプルホールド回路と、
前記負荷電流Ｉｏから、第２補助スイッチング素子Ｓａ２がターンオンした時の第２コンデンサ電圧ベクトルＶ→ｃａ２から第１補助スイッチング素子Ｓａ１がターンオンした時の第２コンデンサ電圧ベクトルＶ→ｃａ２の角度αを演算するα演算部と、
前記角度α，前記負荷電流Ｉｏ，前記ターンオフ時の第１，第２初期コンデンサ電圧Ｖ”ｃａ１，Ｖ”ｃａ２，から、（２３）式〜（２５）式により、θ１，θ２を演算する第３演算部と、
を備え、
前記第１，第３メインスイッチング素子のターンオン時、負荷電流Ｉｏ＞０の場合、前記第２補助スイッチング素子がターンオンとなるタイミングを前記第１，第３メインスイッチング素子がターンオンするよりもＴａ／２＋Ｔ１＋Ｔ２前に設定し、前記第１補助スイッチング素子がターンオンとなるタイミングを前記第１，第３メインスイッチング素子がターンオンするよりもＴ１＋Ｔ２前に設定し、
前記第１，第３メインスイッチング素子のターンオン時、負荷電流Ｉｏ＜０の場合、前記第１補助スイッチング素子がターンオンとなるタイミングを前記第１，第３メインスイッチング素子がターンオンするよりもＴａ／２＋Ｔ１＋Ｔ２前に設定し、前記第２補助スイッチング素子がターンオンとなるタイミングを前記第１，第３メインスイッチング素子がターンオンするよりもＴ１＋Ｔ２前に設定し、
前記第１，第３メインスイッチング素子のターンオフ時、負荷電流Ｉｏ＞０の場合、前記第２補助スイッチング素子がターンオンするタイミングを前記第１，第３メインスイッチング素子がターンオフするよりもＴａ／２＋（π−θ２）／ωａ前に設定し、前記第１補助スイッチング素子がターンオンするタイミングを前記第１，第３メインスイッチング素子がターンオフするよりも（π＋θ１）／ωａ前に設定し、
前記第１，第３メインスイッチング素子のターンオフ時、負荷電流Ｉｏ＜０の場合、前記第１補助スイッチング素子はターンオンするタイミングを第１，第３スイッチング素子がターンオフするよりもＴａ／２＋（π−θ２）／ωａ前に設定し、前記第２補助スイッチング素子がターンオンするタイミングを第１，第３メインスイッチング素子がターンオフするよりも（π＋θ１）／ωａ前に設定することを特徴とする請求項１記載の３レベル電力変換装置。
【数２０】
2019140890.tif 000062
【数２１】
2019140890.tif 000063
Ｚａ＝√（Ｌａ／Ｃａ）：インピーダンス
β＝１８０°−α
Ｅ：第１，第２直流電源の電圧
Ｌａ：第１，第２ソフトスイッチング経路のインダクタンス
Ｃａ：第１，第２コンデンサの静電容量
【請求項３】
直列接続された第１，第２直流電源と、
前記第１，第２直流電源に並列接続された第１，第３メインスイッチング素子と、
前記第１，第２直流電源の共通接続点と、前記第１，第３メインスイッチング素子の共通接続点と、の間に逆直列接続された第４，第２メインスイッチング素子と、
前記第１メインスイッチング素子に対して並列接続された第１スナバコンデンサと、
前記第３メインスイッチング素子に対して並列接続された第２スナバコンデンサと、
前記第１直流電源の正極側と前記第２直流電源の負極側との間に直列接続された第３，第４補助スイッチング素子と、
前記第３，第４補助スイッチング素子の共通接続点と前記第１，第３メインスイッチング素子の共通接続点との間に直列接続された第３コンデンサと第３リアクトルと、
を備えたことを特徴とする３レベル電力変換装置。
【請求項４】
負荷電圧が正、負荷電流が負の場合、領域１とし、
負荷電圧が正、負荷電流が正の場合、領域２とし、
負荷電圧が負、負荷電流が正の場合、領域３とし、
負荷電圧が負、負荷電流が負の場合、領域４とし、
前記領域１において、前記第４メインスイッチング素子がターンオンしている場合、Ｖｃａ≦−Ｅのとき前記第３補助スイッチング素子をオンし、Ｖｃａ＞−Ｅのとき前記第４補助スイッチング素子をオンし、
前記領域２において、前記第１メインスイッチング素子がターンオンしている場合、Ｖｃａ＞０のとき前記第４補助スイッチング素子をオンし、Ｖｃａ≦０のとき前記第３補助スイッチング素子をオンし、
前記領域３において、前記第２メインスイッチング素子がターンオンしている場合、Ｖｃａ＞Ｅのとき前記第４補助スイッチング素子をオンし、Ｖｃａ≦Ｅのとき前記第３補助スイッチング素子をオンし、
前記領域４において、前記第３メインスイッチング素子がターンオンしている場合、Ｖｃａ≦０のとき前記第３補助スイッチング素子をオンし、Ｖｃａ＞０のとき前記第４補助スイッチング素子をオンし、
前記領域１において、前記第４メインスイッチング素子がターンオフしている場合、前記負荷電流の絶対値がストップエリア閾値より大きいノーマルエリアのとき前記第４補助スイッチング素子をオンし、前記負荷電流の絶対値がストップエリア閾値以下でゼロクロスエリア閾値以上のストップエリアのとき前記第３，第４補助スイッチング素子をオフし、前記負荷電流の絶対値がゼロクロスエリア閾値より小さいゼロクロスエリアでＶｃａ＞０のとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ゼロクロスエリアでＶｃａ≦０のとき前記第３補助スイッチング素子をオンし、
前記領域２において、前記第１メインスイッチング素子がターンオフしている場合、前記負荷電流が前記ノーマルエリアのとき前記第３補助スイッチング素子をオンし、前記負荷電流が前記ストップエリアのとき前記第３，第４補助スイッチング素子をオフし、前記負荷電流が前記ゼロクロスエリアでＶｃａ＞−Ｅのとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ゼロクロスエリアでＶｃａ≦−Ｅのとき前記第３補助スイッチング素子をオンし、
前記領域３において、前記第２メインスイッチング素子がターンオフしている場合、前記負荷電流が前記ノーマルエリアのとき前記第３補助スイッチング素子をオンし、前記負荷電流が前記ストップエリアのとき前記第３，第４補助スイッチング素子をオフし、前記負荷電流が前記ゼロクロスエリアでＶｃａ＞０のとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ゼロクロスエリアでＶｃａ≦０のとき前記第３補助スイッチング素子をオンし、
前記領域４において、前記第３メインスイッチング素子がターンオフしている場合、前記負荷電流が前記ノーマルエリアのとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ストップエリアのとき前記第３，第４補助スイッチング素子をオフし、前記負荷電流が前記ゼロクロスエリアでＶｃａ＞Ｅのとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ゼロクロスエリアでＶｃａ≦０のとき前記第３補助スイッチング素子をオンすることを特徴とする請求項３記載の３レベル電力変換装置。
【請求項５】
前記第１〜第４メインスイッチング素子のターンオン時において、
前記負荷電流が前記ノーマルエリアの場合、領域２では（３３）式、領域４では（４５）式、領域１，３では（４６）式に基づいて第１の期間Ｔｏｎ＿Ｎ１を算出し、（３４）式で第２の期間Ｔｏｎ＿Ｎ２を算出し、（３８）式でソフトスイッチング時間Ｔｏｎ＿Ｎを演算し、
前記負荷電流が前記ストップエリアの場合、領域２では（４２）式、領域４では（４９）式、領域１，３では（５０）式に基づいて第１の期間Ｔｏｎ＿Ｓ１を算出し、（３４）式でＴｏｎ＿Ｎ２を第２の期間Ｔｏｎ＿Ｓ２として算出し、（３８）式でＴｏｎ＿Ｎをソフトスイッチング時間Ｔｏｎ＿Ｓとして演算し、
前記負荷電流が前記ゼロクロスエリアにおいて、
前記領域１で前記第３補助スイッチング素子がターンオンの場合（４６）式、
前記領域１で前記第４補助スイッチング素子がターンオンの場合（５０）式、
前記領域２で前記第３補助スイッチング素子がターンオンの場合（４２）式、
前記領域２で前記第４補助スイッチング素子がターンオンの場合（３３）式、
前記領域３で前記第３補助スイッチング素子がターンオンの場合（４６）式、
前記領域３で前記第４補助スイッチング素子がターンオンの場合（５０）式、
前記領域４で前記第３補助スイッチング素子がターンオンの場合（４９）式、
前記領域４で前記第４補助スイッチング素子がターンオンの場合（４５）式、
に基づいて、Ｔｏｎ＿Ｎ１，またはＴｏｎ＿Ｓ１を第１の期間Ｔｏｎ＿Ｚ１として演算し、（３４）式でＴｏｎ＿Ｎ２を第２の期間Ｔｏｎ＿Ｚ２として算出し、（３８）式でＴｏｎ＿Ｎをソフトスイッチング時間Ｔｏｎ＿Ｚとして演算し、
前記第１〜第４メインスイッチング素子のターンオンのタイミングから前記ソフトスイッチング時間Ｔｏｎ＿Ｎもしくは前記ソフトスイッチング時間Ｔｏｎ＿Ｓもしくは前記ソフトスイッチング時間Ｔｏｎ＿Ｚより前のタイミングを、第３補助スイッチング素子Ｓa３または第４補助スイッチング素子Ｓａ４のターンオンするタイミングとし、
前記負荷電流が前記ノーマルエリアにおいて、第１〜第４メインスイッチング素子のターンオフ時には、（５１）式を満足するソフトスイッチング時間Ｔｏｆｆ＿Ｎを演算し、
前記ノーマルエリアにおいて、前記第１〜第４メインスイッチング素子のターンオフのタイミングから前記ソフトスイッチング時間Ｔｏｆｆ＿Ｎより前のタイミングを、前記第３補助スイッチング素子または前記第４補助スイッチング素子のターンオンするタイミングとすることを特徴とする請求項４記載の３レベル電力変換装置。
【数２７】
2019140890.tif 000064
【数２８】
2019140890.tif 000065
【数２９】
2019140890.tif 000066
【数３０】
2019140890.tif 000067
【数３２】
2019140890.tif 000068
【数３７】
2019140890.tif 000069
【数３５】
2019140890.tif 000070
【数３９】
2019140890.tif 000071
【数４０】
2019140890.tif 000072
Ｖｃａ：第３コンデンサ電圧
Ｅ：第１，第２直流電源の電圧
Ｖｃａ（ｔ０）：第３コンデンサの初期電圧
Ｃｓ：第１，第２スナバコンデンサの静電容量
τ＝Ｌ／Ｒ：パラメータ
Ｉｒｒｍ：ダイオード逆回復電流
Ｉｏ：負荷電流
Ｌａ：第３リアクトルのインダクタンス
Ｃａ：第３コンデンサの静電容量
ωａ＝１／√（ＬａＣａ）：角周波数
Ｚａ＝√（Ｌａ／Ｃａ）：インピーダンス
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベル電力変換装置に係り、特に、ソフトスイッチング技術に関する。  
【背景技術】
【０００２】
ＺＣＴ（Ｚｅｒｏ  Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｉｔｉｏｎ）ソフトスイッチング技術では、電力変換装置のメインスイッチング素子（図３８ではＳ１、Ｓ２、Ｓ３、Ｓ４）がターンオフする前に負荷電流を補助共振回路に移行させる。これにより、メインスイッチング素子をゼロ電流状態でスイッチングさせることができる。Ｔ型コンバータに適用されている従来のＺＣＴ（Ｚｅｒｏ  Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｉｔｉｏｎ）ソフトスイッチング技術の一例を図３８に示す（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＷＯ２０１５／０９８６５１
【非特許文献】
【０００４】
【非特許文献１】Eiji Hiraki, Toshihiko Tanaka, Mutsuo Nakaoka, “Zero-Voltage and Zero-Current Soft-Switching PWM Inverter”, EPE 2005， ISBN: 90-75815-08-5
【非特許文献２】C.M.O. Stein, H.L Hey, J.R. Pinheiro, H. Pinheiro and H.A. Grundling, “Analysis, Design, and Implementation of ａ New ZCZVT Commutation Cell for PWM DC-AC Converters”, Industry Application Conference, 30 Sep. 2001
【非特許文献３】C. M. O. Stein, H. A. Grundling, J R. Pinheiro and Ｈ. L. Hey, “Zero-Current and Zero-Voltage Soft-Transition Commutation Cell for PWM Inverters”, IEEE Trans. on Power Electronics, Vol. 19, No. 2, pp. 396-403, March 2004
【非特許文献４】M.L da S. Martins, CM. de O. stein, J.L. Russi, J.R. Pinheiro, H.L. Hey, “Zero-current zero-voltage transition inverters with magnetically coupled auxiliary circuits: analysis and experimental results”, IET Power Electronics, Vol. 4, Iss. 9, pp. 968-978, 2011
【非特許文献５】Alan Courtay, “MAST Power Diode and Thyristor Models Including Automatic Parameter Extraction”, Saber User Group Meeting, Sep. 1995
【非特許文献６】Yong Li, “Unified Zero-Current-Transition Techniques for High-Power Three-Phase PWM Inverters”, Thesis of Ph. D, 2002
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＺＣＴソフトスイッチング技術は、ダイオードの逆回復特性の影響が大きな課題となっている。ダイオード逆回復特性は、ＩＧＢＴのターンオンとターンオフ、およびダイオードのターンオフ時のスイッチング損失に関係する。
【０００６】
図３９〜４２は、図３８の回路の各スイッチング素子のオンオフ動作時の実験波形である。
【０００７】
図３９に示すように、ダイオードの逆回復特性の電流により、第１メインスイッチング素子Ｓ１のＩＧＢＴがターンオフしたとき電力損失が生じる。
【０００８】
図４０に示すように、第１メインスイッチング素子Ｓ１のＩＧＢＴのターンオン時に電力損失が生じる。
【０００９】
図４１に示すように、第４メインスイッチング素子Ｓ４のフリーホイールダイオードのターンオフ時に、零電流スイッチングが完了しない。
【００１０】
図４２に示すように、第２メインスイッチング素子Ｓ２のフリーホイールダイオードのターンオフ時に、エネルギー不足により、ゼロ電流スイッチングが完了していない。また、第２メインスイッチング素子Ｓ２のフリーホイールダイオードがオフすると、Ｓ２の電圧（Ｖｓ２）には高電圧リップルが現れる。
【００１１】
ダイオードの逆回復特性には以下の（ａ）〜（ｃ）の３つの問題がある。
（ａ）ＩＧＢＴのオフ時の電力損失はダイオード逆回復の電力損失に依存する。したがって、図３９に示すように、ＩＧＢＴのオフ時のスイッチング損失はなくならない。
（ｂ）前回のソフトスイッチング動作でダイオード逆回復特性によって放電されたコンデンサ電圧Ｖｃａによって、ソフトスイッチングのエネルギーが不十分となる。例えば、フリーホイールダイオードのターンオフ時には、図４１および図４２に示すように、ｉｓ２（またはｉｓ４）≠０となる。
（ｃ）ダイオードの接合容量に起因する電圧リップルは、図４２に示すように、電力損失を増加させる。
【００１２】
さらに、この電圧リップルが大きくなると，スイッチング素子が過電圧破壊する恐れがある。
【００１３】
以上示したようなことから、３レベル電力変換装置において、スイッチング損失を低減することが課題となる。
【課題を解決するための手段】
【００１４】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、 直列接続された第１，第２直流電源と、前記第１，第２直流電源に並列接続された第１，第３メインスイッチング素子と、前記第１，第２直流電源の共通接続点と、前記第１，第３メインスイッチング素子の共通接続点と、の間に逆直列接続された第４，第２メインスイッチング素子と、前記第１メインスイッチング素子に対して並列接続された第１スナバコンデンサと、前記第３メインスイッチング素子に対して並列接続された第２スナバコンデンサと、前記第２，第４メインスイッチング素子に対して並列接続され、第１補助スイッチング素子と第１コンデンサと第１リアクトルとを直列接続した第１ソフトスイッチング経路と、前記第２，第４メインスイッチング素子に対して並列接続され、第２補助スイッチング素子と第２コンデンサと第２リアクトルとを直列接続した第２ソフトスイッチング経路と、を備えたことを特徴とする。
【００１５】
また、その一態様として、前記第１メインスイッチング素子のターンオン時に、前記第４メインスイッチング素子のゲート指令信号がオン指令→オフ指令に切り替わった時の前記第１，第２コンデンサ電圧Ｖｃａ１，Ｖｃａ２、負荷電流ｉｏを検出して、ターンオン時の第１，第２初期コンデンサ電圧Ｖ’ｃａ１，Ｖ’ｃａ２，負荷電流Ｉｏとして出力し、前記第３メインスイッチング素子のターンオン時に、前記第２メインスイッチング素子のゲート指令信号がオン指令→オフ指令に切り替わった時の前記第１，第２コンデンサ電圧Ｖｃａ１，Ｖｃａ２、負荷電流ｉｏを検出して、ターンオン時の第１，第２初期コンデンサ電圧Ｖ’ｃａ１，Ｖ’ｃａ２，負荷電流Ｉｏとして出力する第１サンプルホールド回路と、前記第１サンプルホールド回路が出力した第１，第２初期コンデンサ電圧Ｖ’ｃａ１，Ｖ’ｃａ２，負荷電流Ｉｏに基づいて、ダイオード逆回復電流Ｉｒｒｍ，第１ソフトスイッチング時間Ｔ１，前記第１ソフトスイッチング時間Ｔ１時における前記第１，第２コンデンサ電圧Ｖｃａ１（Ｔ１），Ｖｃａ２（Ｔ１）を演算する第１演算部と、前記負荷電流Ｉｏと前記ダイオード逆回復電流Ｉｒｒｍ，前記第１ソフトスイッチング時間Ｔ１における前記第１，第２コンデンサ電圧Ｖｃａ１（Ｔ１），Ｖｃａ２（Ｔ１）に基づいて、第２ソフトスイッチング時間Ｔ２を演算する第２演算部と、前記第１，第３メインスイッチング素子のターンオフ時に、前記第１、第３メインスイッチング素子のゲート指令信号がオン指令→オフ指令に切り替わる時刻ｔ３よりも共振周期Ｔａ前の時刻での前記第１，第２コンデンサの電圧Ｖｃａ１，Ｖｃａ２，負荷電流ｉｏを検出して、ターンオフ時の第１，第２初期コンデンサ電圧Ｖ”ｃａ１，Ｖ”ｃａ２，負荷電流Ｉｏとして出力する第２サンプルホールド回路と、前記負荷電流Ｉｏから、第２補助スイッチング素子Ｓａ２がターンオンした時の第２コンデンサ電圧ベクトルＶ→ｃａ２から第１補助スイッチング素子Ｓａ１がターンオンした時の第２コンデンサ電圧ベクトルＶ→ｃａ２の角度αを演算するα演算部と、前記角度α，前記負荷電流Ｉｏ，前記ターンオフ時の第１，第２初期コンデンサ電圧Ｖ”ｃａ１，Ｖ”ｃａ２，から、（２３）式〜（２５）式により、θ１，θ２を演算する第３演算部と、を備え、前記第１，第３メインスイッチング素子のターンオン時、負荷電流Ｉｏ＞０の場合、前記第２補助スイッチング素子がターンオンとなるタイミングを前記第１，第３メインスイッチング素子がターンオンするよりもＴａ／２＋Ｔ１＋Ｔ２前に設定し、前記第１補助スイッチング素子がターンオンとなるタイミングを前記第１，第３メインスイッチング素子がターンオンするよりもＴ１＋Ｔ２前に設定し、前記第１，第３メインスイッチング素子のターンオン時、負荷電流Ｉｏ＜０の場合、前記第１補助スイッチング素子がターンオンとなるタイミングを前記第１，第３メインスイッチング素子がターンオンするよりもＴａ／２＋Ｔ１＋Ｔ２前に設定し、前記第２補助スイッチング素子がターンオンとなるタイミングを前記第１，第３メインスイッチング素子がターンオンするよりもＴ１＋Ｔ２前に設定し、前記第１，第３メインスイッチング素子のターンオフ時、負荷電流��ｏ＞０の場合、前記第２補助スイッチング素子がターンオンするタイミングを前記第１，第３メインスイッチング素子がターンオフするよりもＴａ／２＋（π−θ２）／ωａ前に設定し、前記第１補助スイッチング素子がターンオンするタイミングを前記第１，第３メインスイッチング素子がターンオフするよりも（π＋θ１）／ωａ前に設定し、前記第１，第３メインスイッチング素子のターンオフ時、負荷電流Ｉｏ＜０の場合、前記第１補助スイッチング素子はターンオンするタイミングを第１，第３スイッチング素子がターンオフするよりもＴａ／２＋（π−θ２）／ωａ前に設定し、前記第２補助スイッチング素子がターンオンするタイミングを第１，第３メインスイッチング素子がターンオフするよりも（π＋θ１）／ωａ前に設定することを特徴とする。
【００１６】
【数２０】
2019140890.tif 000003
【００１７】
【数２１】
2019140890.tif 000004
【００１８】
Ｚａ＝√（Ｌａ／Ｃａ）：インピーダンス
β＝１８０°−α
Ｅ：第１，第２直流電源の電圧  
Ｌａ：第１，第２ソフトスイッチング経路のインダクタンス
Ｃａ：第１，第２コンデンサの静電容量
また、他の態様として、 直列接続された第１，第２直流電源と、前記第１，第２直流電源に並列接続された第１，第３メインスイッチング素子と、前記第１，第２直流電源の共通接続点と、前記第１，第３メインスイッチング素子の共通接続点と、の間に逆直列接続された第４，第２メインスイッチング素子と、前記第１メインスイッチング素子に対して並列接続された第１スナバコンデンサと、前記第３メインスイッチング素子に対して並列接続された第２スナバコンデンサと、前記第１直流電源の正極側と前記第２直流電源の負極側との間に直列接続された第３，第４補助スイッチング素子と、前記第３，第４補助スイッチング素子の共通接続点と前記第１，第３メインスイッチング素子の共通接続点との間に直列接続された第３コンデンサと第３リアクトルと、を備えたことを特徴とする。
【００１９】
また、その一態様として、負荷電圧が正、負荷電流が負の場合、領域１とし、負荷電圧が正、負荷電流が正の場合、領域２とし、負荷電圧が負、負荷電流が正の場合、領域３とし、負荷電圧が負、負荷電流が負の場合、領域４とし、前記領域１において、前記第４メインスイッチング素子がターンオンしている場合、Ｖｃａ≦−Ｅのとき前記第３補助スイッチング素子をオンし、Ｖｃａ＞−Ｅのとき前記第４補助スイッチング素子をオンし、前記領域２において、前記第１メインスイッチング素子がターンオンしている場合、Ｖｃａ＞０のとき前記第４補助スイッチング素子をオンし、Ｖｃａ≦０のとき前記第３補助スイッチング素子をオンし、前記領域３において、前記第２メインスイッチング素子がターンオンしている場合、Ｖｃａ＞Ｅのとき前記第４補助スイッチング素子をオンし、Ｖｃａ≦Ｅのとき前記第３補助スイッチング素子をオンし、前記領域４において、前記第３メインスイッチング素子がターンオンしている場合、Ｖｃａ≦０のとき前記第３補助スイッチング素子をオンし、Ｖｃａ＞０のとき前記第４補助スイッチング素子をオンし、前記領域１において、前記第４メインスイッチング素子がターンオフしている場合、前記負荷電流の絶対値がストップエリア閾値より大きいノーマルエリアのとき前記第４補助スイッチング素子をオンし、前記負荷電流の絶対値がストップエリア閾値以下でゼロクロスエリア閾値以上のストップエリアのとき前記第３，第４補助スイッチング素子をオフし、前記負荷電流の絶対値がゼロクロスエリア閾値より小さいゼロクロスエリアでＶｃａ＞０のとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ゼロクロスエリアでＶｃａ≦０のとき前記第３補助スイッチング素子をオンし、前記領域２において、前記第１メインスイッチング素子がターンオフしている場合、前記負荷電流が前記ノーマルエリアのとき前記第３補助スイッチング素子をオンし、前記負荷電流が前記ストップエリアのとき前記第３，第４補助スイッチング素子をオフし、前記負荷電流が前記ゼロクロスエリアでＶｃａ＞−Ｅのとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ゼロクロスエリアでＶｃａ≦−Ｅのとき前記第３補助スイッチング素子をオンし、前記領域３において、前記第２メインスイッチング素子がターンオフしている場合、前記負荷電流が前記ノーマルエリアのとき前記第３補助スイッチング素子をオンし、前記負荷電流が前記ストップエリアのとき前記第３，第４補助スイッチング素子をオフし、前記負荷電流が前記ゼロクロスエリアでＶｃａ＞０のとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ゼロクロスエリアでＶｃａ≦０のとき前記第３補助スイッチング素子をオンし、前記領域４において、前記第３メインスイッチング素子がターンオフしている場合、前記負荷電流が前記ノーマルエリアのとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ストップエリアのとき前記第３，第４補助スイッチング素子をオフし、前記負荷電流が前記ゼロクロスエリアでＶｃａ＞Ｅのとき前記第４補助スイッチング素子をオンし、前記負荷電流が前記ゼロクロスエリアでＶｃａ≦０のとき前記第３補助スイッチング素子をオンすることを特徴とする。
【００２０】
また、その一態様として、前記第１〜第４メインスイッチング素子のターンオン時において、前記負荷電流が前記ノーマルエリアの場合、領域２では（３３）式、領域４では（４５）式、領域１，３では（４６）式に基づいて第１の期間Ｔｏｎ＿Ｎ１を算出し、（３４）式で第２の期間Ｔｏｎ＿Ｎ２を算出し、（３８）式でソフトスイッチング時間Ｔｏｎ＿Ｎを演算し、前記負荷電流が前記ストップエリアの場合、領域２では（４２）式、領域４では（４９）式、領域１，３では（５０）式に基づいて第１の期間Ｔｏｎ＿Ｓ１を算出し、（３４）式でＴｏｎ＿Ｎ２を第２の期間Ｔｏｎ＿Ｓ２として算出し、（３８）式でＴｏｎ＿Ｎをソフトスイッチング時間Ｔｏｎ＿Ｓとして演算し、前記負荷電流が前記ゼロクロスエリアにおいて、前記領域１で前記第３補助スイッチング素子がターンオンの場合（４６）式、前記領域１で前記第４補助スイッチング素子がターンオンの場合（５０）式、前記領域２で前記第３補助スイッチング素子がターンオンの場合（４２）式、前記領域２で前記第４補助スイッチング素子がターンオンの場合（３３）式、前記領域３で前記第３補助スイッチング素子がターンオンの場合（４６）式、前記領域３で前記第４補助スイッチング素子がターンオンの場合（５０）式、前記領域４で前記第３補助スイッチング素子がターンオンの場合（４９）式、前記領域４で前記第４補助スイッチング素子がターンオンの場合（４５）式、に基づいて、Ｔｏｎ＿Ｎ１，またはＴｏｎ＿Ｓ１を第１の期間Ｔｏｎ＿Ｚ１として演算し、（３４）式でＴｏｎ＿Ｎ２を第２の期間Ｔｏｎ＿Ｚ２として算出し、（３８）式でＴｏｎ＿Ｎをソフトスイッチング時間Ｔｏｎ＿Ｚとして演算し、前記第１〜第４メインスイッチング素子のターンオンのタイミングから前記ソフトスイッチング時間Ｔｏｎ＿Ｎもしくは前記ソフトスイッチング時間Ｔｏｎ＿Ｓもしくは前記ソフトスイッチング時間Ｔｏｎ＿Ｚより前のタイミングを、第３補助スイッチング素子Ｓa３または第４補助スイッチング素子Ｓａ４のターンオンするタイミングとし、前記負荷電流が前記ノーマルエリアにおいて、第１〜第４メインスイッチング素子のターンオフ時には、（５１）式を満足するソフトスイッチング時間Ｔｏｆｆ＿Ｎを演算し、前記ノーマルエリアにおいて、前記第１〜第４メインスイッチング素子のターンオフのタイミングから前記ソフトスイッチング時間Ｔｏｆｆ＿Ｎより前のタイミングを、前記第３補助スイッチング素子または前記第４補助スイッチング素子のターンオンするタイミングとすることを特徴とする請求項４記載の３レベル電力変換装置。
【００２１】
【数２７】
2019140890.tif 000005
【００２２】
【数２８】
2019140890.tif 000006
【００２３】
【数２９】
2019140890.tif 000007
【００２４】
【数３０】
2019140890.tif 000008
【００２５】
【数３２】
2019140890.tif 000009
【００２６】
【数３７】
2019140890.tif 000010
【００２７】
【数３５】
2019140890.tif 000011
【００２８】
【数３９】
2019140890.tif 000012
【００２９】
【数４０】
2019140890.tif 000013
【００３０】
Ｖｃａ：第３コンデンサ電圧
Ｅ：第１，第２直流電源の電圧
Ｖｃａ（ｔ０）：第３コンデンサの初期電圧
Ｃｓ：第１，第２スナバコンデンサの静電容量
τ＝Ｌ／Ｒ：パラメータ
Ｉｒｒｍ：ダイオード逆回復電流
Ｉｏ：負荷電流
Ｌａ：第３リアクトルのインダクタンス
Ｃａ：第３コンデンサの静電容量
ωａ＝１／√（ＬａＣａ）：角周波数
Ｚａ＝√（Ｌａ／Ｃａ）：インピーダンス
【発明の効果】
【００３１】
本発明によれば、３レベル電力変換装置において、スイッチング損失を低減することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】実施形態１における３レベル電力変換装置の主回路を示す回路図。
【図２】第２補助スイッチング素子Ｓａ２ターンオン後、第１補助スイッチング素子Ｓａ１ターンオン前（ｔ０〜ｔ１）における３レベル電力変換装置の等価回路図。
【図３】第１メインスイッチング素子Ｓ１ターンオン時の各波形を示すタイムチャート。
【図４】第１メインスイッチング素子Ｓ１のＩＧＢＴターンオン時のソフトスイッチング動作を示す状態平面図。
【図５】第１補助スイッチング素子Ｓａ１のＩＧＢＴターンオン後における３レベル電力変換装置の等価回路図。
【図６】第１メインスイッチング素子Ｓ１ターンオン時における第１，第２補助スイッチング素子Ｓａ１，Ｓａ２の制御ブロック図。
【図７】ダイオードモデルを示す図。
【図８】第２補助スイッチング素子Ｓａ２ターンオン後の３レベル電力変換装置の等価回路図。
【図９】時刻ｔ１時における状態平面図。
【図１０】α演算部を示すブロック図。
【図１１】第１メインスイッチング素子Ｓ１ターンオフ時における各波形を示すタイムチャート。
【図１２】第１メインスイッチング素子Ｓ１ターンオフ時における第１，第２補助スイッチング素子Ｓａ１，Ｓａ２の制御ブロック図。
【図１３】時刻ｔ３時における状態平面図。
【図１４】第１メインスイッチング素子Ｓ１のＩＧＢＴターンオフ時における電圧と電流を示すタイムチャート。
【図１５】第１メインスイッチング素子Ｓ１のＩＧＢＴターンオン時における電圧と電流を示すタイムチャート。
【図１６】第４メインスイッチング素子Ｓ４のフリーホイールダイオードターンオフ時における電圧と電流を示すタイムチャート。
【図１７】第２メインスイッチング素子Ｓ２のフリーホイールダイオードターンオフ時における電圧と電流を示すタイムチャート。
【図１８】実施形態２における３レベル電力変換装置の主回路を示す回路図。
【図１９】４つの動作領域を示す図。
【図２０】３つの電流エリアを示す図。
【図２１】第１メインスイッチング素子ターンオフ後の充電経路を示す図。
【図２２】第１メインスイッチング素子ターンオフ時の各波形を示す図。
【図２３】Ｖｃａの正の方向を示す図。
【図２４】実施形態２における全体の制御処理を示すフローチャート。
【図２５】実施形態２におけるインターロックの論理図。
【図２６】領域２における第１メインスイッチング素子ターンオン時の等価回路。
【図２７】第１メインスイッチング素子ターンオン時の電圧と電流波形を示す図。
【図２８】第１メインスイッチング素子ターンオフ時の等価回路を示す図。
【図２９】第１メインスイッチング素子ターンオフ時の電圧と電流の波形を示す図。
【図３０】ＩＧＢＴターンオン時の等価回路を示す図。
【図３１】第１メインスイッチング素子ターンオン時の電圧と電流の波形を示す図。
【図３２】ＩＧＢＴターンオフ時の電圧と電流の波形図。
【図３３】｜Ｖｃａ｜＞Ｅの場合の等価回路図。
【図３４】第１メインスイッチング素子ターンオン時のＺＶＴソフトスイッチング処理の状態平面図。
【図３５】第１メインスイッチング素子ターンオフ時の電圧と電流の波形を示す図。
【図３６】ダイオードモデルを示す図。
【図３７】Ｌａ，Ｃａ，Ｃｓ計算処理を示すフローチャート。
【図３８】従来のＺＣＴソフトスイッチング技術を用いたＴ型コンバータを示す回路図。
【図３９】第１メインスイッチング素子Ｓ１のＩＧＢＴのターンオフ時における電圧と電流を示すタイムチャート。
【図４０】第１メインスイッチング素子Ｓ１のＩＧＢＴのターンオン時における電圧と電流を示すタイムチャート。
【図４１】第４メインスイッチング素子Ｓ４のフリーホイールダイオードのターンオフ時における電圧と電流を示すタイムチャート。
【図４２】第２メインスイッチング素子Ｓ２のフリーホイールダイオードのターンオフ時における電圧と電流を示すタイムチャート。
【発明を実施するための形態】
【００３３】
以下、本願発明における３レベル電力変換装置の実施形態１，２を図１〜図３７に基づいて詳述する。
【００３４】
［実施形態１］
まず、図１に基づいて、本実施形態１におけるＺＶＺＣＴ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｚｅｒｏ  Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｉｔｉｏｎ）３レベル電力変換装置の回路構成を説明する。
【００３５】
第１，第２直流電源Ｅ１，Ｅ２が直列接続される。第１，第２直流電源Ｅ１，Ｅ２の共通接続点をＮとする。第１，第２直流電源Ｅ１，Ｅ２に対して第１，第３メインスイッチング素子Ｓ１，Ｓ３が並列接続される。第１，第３メインスイッチング素子Ｓ１，Ｓ３の共通接続点をＯとする。第１，第２直流電源Ｅ１，Ｅ２の共通接続点Ｎと、第１，第３メインスイッチング素子Ｓ１，Ｓ３の共通接続点Ｏとの間に第４，第２メインスイッチング素子Ｓ４，Ｓ２が逆直列接続される。
【００３６】
第１，第３メインスイッチング素子Ｓ１，Ｓ３に対して、ｄｖ／ｄｔを遅くするためのスナバ回路として、第１，第２スナバコンデンサＣｓ１，Ｃｓ２が並列接続される。
【００３７】
第１ソフトスイッチング経路Ｐａｔｈ１は、第２，第４メインスイッチング素子Ｓ２，Ｓ４に対して並列接続される。第１ソフトスイッチング経路Ｐａｔｈ１は、第１補助スイッチング素子Ｓａ１と第１コンデンサＣａ１と第１リアクトルＬａ１とが直列接続される。
【００３８】
第２ソフトスイッチング経路Ｐａｔｈ２は、第２，第４メインスイッチング素子Ｓ２，Ｓ４に対して並列接続される。第２ソフトスイッチング経路Ｐａｔｈ２は、第２補助スイッチング素子Ｓａ２と第２コンデンサＣａ２と第２リアクトルＬａ２とが直列接続される。通常、第１，第２コンデンサＣａ１，Ｃａ２の静電容量はＣａ１＝Ｃａ２、第１，第２リアクトルＬａ１，Ｌａ２のインダクタンスはＬａ１＝Ｌａ２とする。
【００３９】
第１補助スイッチング素子Ｓａ１、第１コンデンサＣａ１、第１リアクトルＬａ１、および、第２補助スイッチング素子Ｓａ２、第２コンデンサＣａ２、第２リアクトルＬａ２の直列接続順序は入れ替えてもよい。
【００４０】
図１の回路において、第１〜第４メインスイッチング素子Ｓ１〜Ｓ４のスイッチングパターンは、出力電圧（図１のＯ端子−Ｎ端子間の電圧）の指令値によって定まる。第１〜第４メインスイッチング素子Ｓ１〜Ｓ４のスイッチングパターンを以下の表１に示す。なお、図１の上アーム側の直流電源Ｅ１と下アーム側の直流電源Ｅ２の電圧は、共にＥとする。
【００４１】
【表１】
2019140890.tif 000014
【００４２】
（動作原理）
動作原理を２つのソフトスイッチング動作（第１メインスイッチング素子Ｓ１のＩＧＢＴのターンオン、ターンオフ）を例に説明する。
【００４３】
以下、図２に示す負荷電流Ｉｏ＞０の条件（図２の矢印の方向に負荷電流Ｉｏが流れている条件）での動作例を示す。
【００４４】
（１）第１メインスイッチング素子Ｓ１（ＩＧＢＴ）のターンオン時の動作説明
メインスイッチング素子のオンオフ周期が非常に短く、その期間に電力変換装置から負荷側に流れる負荷電流Ｉｏを一定と仮定すると、第１メインスイッチング素子Ｓ１のＩＧＢＴ部分がターンオンする前に、第４メインスイッチング素子Ｓ４のフリーホイールダイオードを経由して負荷電流Ｉｏが流れる。
【００４５】
第１，第２ソフトスイッチング経路Ｐａｔｈ１，Ｐａｔｈ２はそれぞれ独立しているため、第１補助スイッチング素子Ｓａ１と第２補助スイッチング素子Ｓａ２は別々にオンオフ制御することができる。図３に、第１メインスイッチング素子Ｓ１のＩＧＢＴをソフトスイッチングによりターンオンする場合の各波形を示す。図３（ｅ）に示すように、第２補助スイッチング素子Ｓａ２が最初に（時刻ｔ０で）オンに制御される。これにより第２コンデンサＣａ２と第２リアクトルＬａ２の共振経路が形成される。図２に、この時の等価回路を示す。図２の等価回路からわかるように、電流ｉａ２の方向は負荷電流Iｏと逆になっている。したがって、電流ｉａ２の増加に伴い、まず電流ｉｓ４が増加する。
【００４６】
しかし、共振回路の特性により、電流ｉａ２は時刻ｔ１で方向（極性）を変える。第１補助スイッチング素子Ｓａ１をオンにした時刻ｔ１の後は、電流ｉａ１と電流ｉａ２の両方が負荷電流Ｉｏと同じ方向となり、電流を共振回路に流す。そのため、電流ｉｓ４は時刻ｔ２でゼロになる。時刻ｔ２から時刻ｔ４まで、第４メインスイッチング素子Ｓ４のフリーホイールダイオードが逆回復し、その後、第１スナバコンデンサＣｓ１の電圧（図３のＶｓ１）が第１直流電源Ｅ１の電圧Ｅからゼロに放電され、ソフトスイッチング動作の全てが完了する。
【００４７】
なお、図３に示す期間において、第２メインスイッチング素子Ｓ２のゲート指令信号Ｇｓ２（図示省略）は常時オン指令、第３メインスイッチング素子Ｓ３のゲート指令信号Ｇｓ３（図示省略）は常時オフ指令である。
【００４８】
図３に示すように、ソフトスイッチング電流により、第１メインスイッチング素子Ｓ１のフリーホイールダイオードがターンオンした状態で第１メインスイッチング素子Ｓ１のＩＧＢＴがターンオンするため、第１メインスイッチング素子Ｓ１のターンオン損失がゼロになる。さらに、第１スナバコンデンサＣｓ１と第２スナバコンデンサＣｓ２が存在するため、第１メインスイッチング素子Ｓ１と第４メインスイッチング素子Ｓ４の電圧の変化はゆるやかになる。その結果、図３（ｂ）に示すように、電流ｉｓ４と電圧Ｖｓ４の交差領域が小さくなる。
【００４９】
したがって、第４メインスイッチング素子Ｓ４のフリーホイールダイオードのターンオフ損失は小さくなる。ダイオードの逆回復と第１スナバコンデンサ電圧Ｖｃｓ１および第２スナバコンデンサ電圧Ｖｃｓ２の放電を含むソフトスイッチング動作全体に必要なエネルギーは、第１，第２ソフトスイッチング経路Ｐａｔｈ１，Ｐａｔｈ２から供給される。
【００５０】
以下に理論的分析を説明する。一般的に、第４メインスイッチング素子Ｓ４のフリーホイールダイオードの定常オン電圧が無視される場合、第４メインスイッチング素子Ｓ４がオフする前、電流ｉａ１および電流ｉａ２は、以下の（１）式となる。
【００５１】
【数１】
2019140890.tif 000015
【００５２】
ここでＶ’ｃａ１とＶ’ｃａ２は第１コンデンサＣａ１と第２コンデンサＣａ２のターンオン時の初期コンデンサ電圧であり、インピーダンスＺａ＝√（Ｌａ／Ｃａ），角周波数ωａ＝１／√（ＣａＬａ）（Ｌａ＝Ｌａ１＝Ｌａ２、Ｃａ＝Ｃａ１＝Ｃａ２）である。
【００５３】
第１，第２ソフトスイッチング経路Ｐａｔｈ１，Ｐａｔｈ２の電圧と電流の軌跡を図４に示す。スイッチング経路の電圧と電流の軌跡は、中心を０としたいくつかの円である状態平面図で示される。破線の円は、第２ソフトスイッチング経路Ｐａｔｈ２（Ｌａ２とＣａ２）の電流と電圧の軌跡を示す。二点鎖線の円は第１ソフトスイッチング経路Ｐａｔｈ１（Ｌａ１とＣａ１）の電流と電圧の軌跡を示す。
【００５４】
ここで、角度αは、第２補助スイッチング素子Ｓａ２がＯＮした時の第２コンデンサ電圧ベクトルＶ→ｃａ２から第１補助スイッチング素子Ｓａ１がＯＮした時の第２コンデンサ電圧ベクトルＶ→ｃａ２の角度とする。すなわちこの角度αは、図３のｔ０〜ｔ１間の時間に対応する（本明細書では、ＶベクトルはＶ→と表記する。以下同様。）
第１補助スイッチング素子Ｓａ１がターンオンした後、図４の実線で示された電流及び電圧の軌道を有する合成ベクトルＶ→ｃａ＝Ｖ→ｃａ１＋Ｖ→ｃａ２が形成される。α＝πの時（例えば、電流ｉａ２が方向を変えた後に第１補助スイッチング素子Ｓａ１を時刻ｔ１でオンした時）、最大の合成ベクトルＶ→ｃａ＝（｜Ｖ→ｃａ｜＝｜Ｖ’ｃａ１｜＋｜｜Ｖ’ｃａ２｜）となる。
【００５５】
第１補助スイッチング素子Ｓａ１がオンした後、２つの第１，第２ソフトスイッチング経路Ｐａｔｈ１，Ｐａｔｈ２を１つの結合経路として考えると、対応する等価回路は、Ｃａ＝Ｃａ１＝Ｃａ２、Ｌａ＝Ｌａ１＝Ｌａ２とすると、図５（ａ），（ｂ）に示すようになる。したがって、時刻ｔ１〜時刻ｔ２の間は、以下の（２）式および（３）式となる。
【００５６】
【数２】
2019140890.tif 000016
【００５７】
時刻ｔ２〜時刻ｔ３の間は、電流ｉｓ４が逆回復電流になるので、電流ｉａはそれをサポートする必要がある。そのため、電流ｉａは以下の（４）式となる。
【００５８】
【数３】
2019140890.tif 000017
【００５９】
しかし、時刻ｔ３以前では、図５（ａ）に示すように、第４メインスイッチング素子Ｓ４は短絡回路とみなすことができる。そのため、第１メインスイッチング素子Ｓ１を流れる電流ｉs1，電流ｉcs1は以下の（５）式となる。
【００６０】
【数４】
2019140890.tif 000018
【００６１】
時刻ｔ３の後、第４メインスイッチング素子Ｓ４は、以下の（６）式に示されるような電流を有する電流源として動作する。この場合、図５（ｂ）に示すように、第１スナバコンデンサＣｓ１は放電され、ソフトスイッチングの共振経路は負荷が必要とするエネルギーを供給する。
【００６２】
【数５】
2019140890.tif 000019
【００６３】
本実施形態１における第１メインスイッチング素子Ｓ１のＩＧＢＴターンオン時の第１，第２補助スイッチング素子Ｓａ１，Ｓａ２のＩＧＢＴをオンにするソフトスイッチング制御方法を図６に示す。
【００６４】
図６のサンプルホールド回路１は、第４メインスイッチング素子Ｓ４のゲート指令信号Ｇｓ４がオン指令→オフ指令に切り替わった時のコンデンサ電圧Ｖｃａ１，Ｖｃａ２、負荷電流ｉｏを検出してホールドし、初期コンデンサ電圧Ｖ’ｃａ１、Ｖ’ｃａ２、負荷電流Ｉｏとして出力する。
【００６５】
第１演算部２は、ダイオード逆回復電流Ｉｒｒｍの最大電流を計算する。また、第１ソフトスイッチング時間Ｔ１（ｔ１〜ｔ３）と、時刻ｔ３での第１コンデンサ電圧Ｖｃａ１（Ｔ１）および第２コンデンサ電圧Ｖｃａ２（Ｔ１）を計算する。第２演算部３は時刻ｔ３から時刻ｔ４までの第２ソフトスイッチング時間Ｔ２を計算する。
【００６６】
第１補助スイッチング素子Ｓａ１がターンオンするタイミングは、第１メインスイッチング素子Ｓ１がターンオンするよりもＴ１＋Ｔ２前に設定する。また、第２補助スイッチング素子Ｓａ２がターンオンするタイミングは、第１メインスイッチング素子Ｓ１がターンオンするよりもＴａ／２＋Ｔ１＋Ｔ２前に設定する。ここで、Ｔａ（＝２π／ωａ）は、共振周期とする。
【００６７】
図７は、逆回復を伴うダイオードモデルを示す図である。図７の点Ａ，点Ｃは、図５（ａ）の第４メインスイッチング素子Ｓ４の両端の点Ａ，点Ｃに対応している。図７に示すように、理想ダイオード（Ｉｄｅａｌ  Ｄｉｏｄｅ）のアノードと点Ａとの間には、抵抗Ｒｆを有する。また、理想ダイオード（Ｉｄｅａｌ  Ｄｉｏｄｅ）のカソードと点Ｃとの間には、抵抗ＲとインダクタＬの並列回路を有する。
【００６８】
図７において、ｉＤは理想ダイオード通過電流、ｉＲは抵抗通過電流、ｉＬはインダクタ通過電流、ＶLはインダクタ電圧を示す。また、理想ダイオード通過電流ｉＤとは逆極性に流れる逆回復電流ｉは、理想ダイオードとは別な経路に流れることになる。そこで図７では、逆回復電流ｉの経路を設けている。さらに、逆回復電流ｉ＝ＫＶLと表している（Ｋは、逆回復電流ｉの流れる経路のアドミタンスに相当する。）。
【００６９】
このダイオードモデルを図５（ａ），（ｂ）に示す等価回路に適用する。
【００７０】
このダイオードモデルでは、ダイオードの定格電流ＩFOでのダイオード逆回復電流Ｉｒｒｍ、逆回復時間ｔｒｒ（Ｉｒｒｍが流れている時間）、ｄＩｒ／ｄｔがデータシートまたはテストから既知であるため、パラメータτ（＝Ｌ／Ｒ）およびＫＬは以下の（８）式および（９）式から得ることができる。通常、電圧ＶLはダイオードオン電圧と比較して無視できる値であるため、インダクタＬのインダクタンス値Ｌは例えば１０ｐＨのように非常に小さく設定される。
【００７１】
【数６】
2019140890.tif 000020
【００７２】
（８）式には、ダイオードのデータシートに基づいて、ダイオードに流れる電流が定格電流ＩFOの時のダイオード逆回復電流Ｉｒｒｍ，逆回復時間ｔｒｒ，ｄＩｒ／ｄｔを代入する。
【００７３】
【数７】
2019140890.tif 000021
【００７４】
（９）式には、ダイオードのデータシートに基づいて、ダイオードに流れる電流が定格電流ＩFOの時のダイオード逆回復電流Ｉｒｒｍ，逆回復時間ｔｒｒ，ｄＩｒ／ｄｔを代入する。さらに（８）式で求めたＬ／Ｒを（９）式に代入すれば、パラメータＫＬを算出できる。
【００７５】
なお、（８）式（９）式では、Ｒは図７の抵抗Ｒの抵抗値、Ｌは図７のインダクタＬのインダクタンス値を意味している。以降の式についても同様である。
【００７６】
パラメータ（Ｌ／ＲおよびＫＬ）が分かれば、ダイオードモデルが図５（ａ），（ｂ）に適用される。図６の第１演算部２（Ｆｕｎｃｔｉｏｎ１）は、図５（ａ）から導出される。例えば、以下の（１０）式となる。
【００７７】
【数８】
2019140890.tif 000022
【００７８】
ここで、α＝πとする。このとき、Ｖ’ｃａ＝｜Ｖ’ｃａ１｜＋｜Ｖ’ｃａ２｜となる。また、ｉLはダイオードモデルのインダクタＬの電流である。
【００７９】
（１０）式を解くと、電流ｉLは以下の（１１）式のように表される。
【００８０】
【数９】
2019140890.tif 000023
【００８１】
そして、理想ダイオードを通る電流ｉDは、以下の（１２）式として得られる。
【００８２】
【数１０】
2019140890.tif 000024
【００８３】
第１ソフトスイッチング時間Ｔ１は、時刻ｔ１から電流ｉｓ４がダイオード逆回復電流Ｉｒｒｍに達するまでの時間である。例えば、以下の（１３）式を満たす条件では、電流ｉDはゼロになる。
【００８４】
【数１１】
2019140890.tif 000025
【００８５】
また、ダイオード逆回復電流Ｉｒｒｍは、以下の（１４）式となる。
【００８６】
【数１２】
2019140890.tif 000026
【００８７】
なお、（１４）式のダイオード逆回復電流Ｉｒｒｍは、図３に示す時刻ｔ３のときの電流ｉｓ４の値である。よって、（８）式，（９）式に代入した定格電流ＩＦ０時のダイオード逆回復電流Ｉｒｒｍとは異なる。
【００８８】
【数１３】
2019140890.tif 000027
【００８９】
したがって、図６の第１演算部２（Ｆｕｎｃｔｉｏｎ１）は、（１３）式，（１４）式および（１５）式を含んでいる。 ここで、α＝πであるので、（１５）式は、以下の（１６）式と表せる。
【００９０】
【数１４】
2019140890.tif 000028
【００９１】
（１６）式のダイオード逆回復電流Ｉｒｒｍに（１４）式を代入することで、第１ソフトスイッチング時間Ｔ１が算出できる。さらに、第１ソフトスイッチング時間Ｔ１の第１，第２コンデンサ電圧ｖca1（Ｔ1），ｖca2（Ｔ1）が以下の（１７）式から算出できる。
【００９２】
【数１５】
2019140890.tif 000029
【００９３】
以上が、図６の第１演算部２（Ｆｕｎｃｔｉｏｎ１）の説明となる。  次に図６第２演算部３（Ｆｕｎｃｔｉｏｎ２）について説明する。
【００９４】
第２ソフトスイッチング時間Ｔ２（Ｔ２＝ｔ４−ｔ３）を計算するには、図５（ｂ）に示す等価回路と（６）式、（７）式を使用する。第２ソフトスイッチング時間Ｔ２はスナバコンデンサ電圧Ｖｃｓ（Ｖｓ１）が第１直流電源Ｅ１の電圧Ｅからゼロに達するまでの時間で、図６に示す第２演算部３（Ｆｕｎｃｔｉｏｎ２）により、（１８）式を解いて第２ソフトスイッチング時間Ｔ２を求める。
【００９５】
【数１６】
2019140890.tif 000030
【００９６】
ここで、Ｃｓはスナバコンデンサの静電容量とする。（１８）式のＡs0，Ａs1，Ａs2，Ａs3，Ａs4は、以下の（１９）式となる。
【００９７】
【数１７】
2019140890.tif 000031
【００９８】
また、（１９）式のＡ0，Ａ1，Ａ2，Ａ3，ω’は以下の（２０）式となる。
【００９９】
【数１８】
2019140890.tif 000032
【０１００】
ここで、Ｌａをスイッチング経路のインダクタンス、Ｃａをスイッチング経路の静電容量とする。これらの式のτには（８）式を、ダイオード逆回復電流Ｉｒｒｍには（１４）式を代入する。
【０１０１】
なお、図３に示すように、第２補助スイッチング素子Ｓａ２のゲート指令信号Ｇｓａ２は、時刻ｔ１〜ｔ２の期間中にオン指令→オフ指令に切り換える。同様に、第１補助スイッチング素子Ｓａ１のゲート指令信号Ｇｓａ１は、時刻ｔ４の後にオン指令→オフ指令に切り換える。
【０１０２】
（２）第１メインスイッチング素子Ｓ１（ＩＧＢＴ）のターンオフ時の動作説明
第１メインスイッチング素子Ｓ１のＩＧＢＴのターンオン時の動作と同様に、電力変換装置から負荷に流れる負荷電流（つまり、図２のＩｏ＞０）を想定する。したがって、最初に第２補助スイッチング素子Ｓａ２をオンにし、しばらくして第１補助スイッチング素子Ｓａ１をオンにする。図８に、第２補助スイッチング素子Ｓａ２のターンオン時の等価回路を示し、図９に、この時の電圧および電流の軌跡の状態平面図を示す。
【０１０３】
この場合、第１直流電源Ｅ１の電圧Ｅは第１メインスイッチング素子Ｓ１を介してソフトスイッチング経路に印加されるため、ソフトスイッチング経路における電流および電圧の軌跡は、中心をＥとしたいくつかの円となる。点線の円は第２コンデンサ電圧ベクトルＶ→ｃａ２の軌跡を示し、二点鎖線の円は第１コンデンサ電圧ベクトルＶ→ｃａ１を示し、実線の円は結合ベクトルＶ→ｃａを示す。
【０１０４】
電流と電圧のストレスを抑制し、ソフトスイッチングのための十分なエネルギーを確保するため、図１０に示すように負荷電流ｉｏに応じてαを設定する。
【０１０５】
図１０に示すように、α演算部８は、乗算器４と、乗算器５と、リミッタ６と、を備える。｜Ｉｏ｜は負荷電流を絶対値を示す。
【０１０６】
乗算器４は、負荷電流の絶対値｜Ｉｏ｜に１／Ｉｏｐを乗算する。Ｉｏｐは負荷電流Ｉｏのピーク値を示す。乗算器５は、乗算器４の出力にｋπを乗算する。ｋはスイッチング素子の特性に応じて０．５〜１の間の値を選択する。リミッタ６は、乗算器５の出力をπ／２〜πの間に制限する。リミッタ６の出力がαとなる。
【０１０７】
第１補助スイッチング素子Ｓａ１がターンオンすると、結合ベクトルＶ→ｃａが形成され、ソフトスイッチング電流が得られる。しかし、第１，第２スナバコンデンサＣｓ１、Ｃｓ２により、Ｖｓ１の電圧はゆっくりと充電され、スイッチング素子の電圧とダイオード逆回復電流の交差面積が小さくなり、第１メインスイッチング素子Ｓ１のＩＧＢＴのスイッチング損失は通常のＺＣＴ技術に比べて小さくなる。第１メインスイッチング素子Ｓ１のＩＧＢＴターンオフ時におけるソフトスイッチング動作中の波形を図１１に示す。
【０１０８】
なお、図１１に示す期間では、第２メインスイッチング素子Ｓ２のゲート指令信号Ｇｓ２（図示省略）は常時オン指令である。第３，第４メインスイッチング素子Ｓ３，Ｓ４のＩＧＢＴのゲート指令信号Ｇｓ３，Ｇｓ４(図示省略）は常時オフ指令である。
【０１０９】
図１２に、第１メインスイッチング素子Ｓ１のＩＧＢＴのターンオフ時の第１，第２補助スイッチング素子Ｓａ１，Ｓａ２のＩＧＢＴをオンにするソフトスイッチング制御方法を示す。
【０１１０】
図１２のサンプルホールド回路７は、第１メインスイッチング素子Ｓ１のゲート指令信号Ｇｓ１がオン指令→オフ指令に切り替わる時刻（ｔ３）よりも共振周期Ｔａ前の時刻でのコンデンサ電圧Ｖｃａ１、Ｖｃａ２、負荷電流ｉｏを検出してホールドし、ターンオフ時の第１，第２初期コンデンサ電圧Ｖ”ｃａ１、Ｖ”ｃａ２、負荷電流Ｉｏとして出力する。
【０１１１】
α演算部８は、図１０に示すように、負荷電流Ｉｏからαを演算する。第３演算部９は、負荷電流Ｉｏ、αからθ１，θ２を算出する。
【０１１２】
αを図１０に示すように算出すると、第１補助スイッチング素子Ｓａ１と第２補助スイッチング素子Ｓａ２の第１，第２ソフトスイッチング時間Ｔ１，Ｔ２は以下の（２１）式および（２２）式のようになる。
【０１１３】
【数１９】
2019140890.tif 000033
【０１１４】
θ１およびθ２は、結合ベクトルＶ→ｃａがＩｏ×Ｚａの線に到達した時の第１コンデンサ電圧ベクトルＶ→ｃａ１および第２コンデンサ電圧ベクトルＶ→ｃａ２とＸ軸との角度である。図１３に示す状態平面図から、以下の（２３）式，（２４）式に示すように、θ１とθ２を簡単に求めることができる。
【０１１５】
【数２０】
2019140890.tif 000034
【０１１６】
ここで、β＝１８０°−αとする。また、ターンオフ時の第１，第２初期コンデンサ電圧Ｖ”ｃａ１，Ｖ”ｃａ２を測定することにより、以下の（２５）式から第１コンデンサ電圧Ｖｃａ１および第２コンデンサ電圧Ｖｃａ２を得ることができる。
【０１１７】
【数２１】
2019140890.tif 000035
【０１１８】
さらに、算出したθ１とθ２に基づいて、図１２に示す時刻ｔ０（第２補助スイッチング素子Ｓａ２のゲート指令信号Ｇｓａ２がオフ指令→オン指令となるタイミング）と時刻ｔ１（第１補助スイッチング素子Ｓａ１のゲート指令信号Ｇｓａ１がオフ指令→オン指令となるタイミング）を定める。ここで、時刻ｔ０は時刻ｔ３（第１メインスイッチング素子Ｓ１がターンオフするタイミング）よりもＴａ／２＋（π−θ２）／ωａ前とし、時刻ｔ１は時刻ｔ３よりも（π＋θ１）／ωａ前とする。
【０１１９】
なお、図１１に示すように、第２補助スイッチング素子Ｓａ２のゲート指令信号Ｇｓａ２は、ｔ２〜ｔ３の期間中にオン指令→オフ指令に切り換える。同様に、第１補助スイッチング素子Ｓａ１のゲート指令信号Ｇｓａ１は、時刻ｔ３より後にオン指令→オフ指令に切り換える。
【０１２０】
以上、例として、負荷電流Ｉｏ＞０のときの第１メインスイッチング素子Ｓ１のターンオン、ターンオフ時の動作を説明した。
【０１２１】
負荷電流Ｉｏ＜０のときは、第１メインスイッチング素子Ｓ１のターンオン、ターンオフ時に動作する第１，第２補助スイッチング素子Ｓａ１、Ｓａ２が置き換わる。負荷電流Ｉｏ＜０での第１メインスイッチング素子Ｓ１のターンオン時は、図６において、Ｇｓａ１→Ｇｓａ２、Ｇｓａ２→Ｇｓａ１に置き換わる。 負荷電流Ｉｏ＜０での第１メインスイッチング素子Ｓ１のターンオフ時は、図１２において、Ｇｓａ１→Ｇｓａ２、Ｇｓａ２→Ｇｓａ１に置き換わる。
【０１２２】
なお、第３メインスイッチング素子Ｓ３のターンオン、ターンオフ時の動作についても、同様の方式で各スイッチング素子のスイッチングのタイミングを定めればよい。
【０１２３】
負荷電流Ｉｏ＞０での第３メインスイッチング素子Ｓ３のターンオン時は、図６において、Ｇｓ１→Ｇｓ３、Ｇｓ４→Ｇｓ２に置き換わる。
【０１２４】
負荷電流Ｉｏ＜０での第３メインスイッチング素子Ｓ３のターンオン時は、図６において、Ｇｓ１→Ｇｓ３、Ｇｓ４→Ｇｓ２、Ｇｓａ１→Ｇｓａ２、Ｇｓａ２→Ｇｓａ１に置き換わる。
【０１２５】
負荷電流Ｉｏ＞０での第３メインスイッチング素子Ｓ３のターンオフ時は、図１２において、Ｇｓ１→Ｇｓ３に置き換わる。
【０１２６】
負荷電流Ｉｏ＜０での第３メインスイッチング素子Ｓ３のターンオフ時は、図１２において、Ｇｓ１→Ｇｓ３、Ｇｓａ２→Ｇｓａ１、Ｇｓａ１→Ｇｓａ２に置き換わる。
【０１２７】
これらの動作を以下の表２，表３に示す。
【０１２８】
第１，第３メインスイッチング素子Ｓ１，Ｓ３のターンオン時
【０１２９】
【表２】
2019140890.tif 000036
【０１３０】
第１，第３メインスイッチング素子Ｓ１，Ｓ３のターンオフ時
【０１３１】
【表３】
2019140890.tif 000037
【０１３２】
図１４〜図１７に、本実施形態１におけるスイッチング素子のターンオン，ターンオフ時の各部の電圧・電流波形のシミュレーション結果を示す。
【０１３３】
図１４に第１メインスイッチング素子Ｓ１のＩＧＢＴがターンオフした時の電圧および電流波形を示す。図１５に第１メインスイッチング素子Ｓ１のＩＧＢＴがターンオンした時の電圧および電流波形を示す。図１６に第４メインスイッチング素子Ｓ４のフリーホイールダイオードがターンオフした時の電圧および電流の波形を示す。図２、図３および図４と比較して、シミュレーション結果から、本実施形態がスイッチング損失を低減し、ダイオード逆回復の影響を抑制していることがわかる。
【０１３４】
図１４において、時刻ａまでの波形がＩＧＢＴを流れる電流ｉｓ１である。時刻ａ以降は、ＩＧＢＴを流れる電流ｉｓ１≒０である。時刻ａから時刻ｂまでの波形がダイオードを流れる電流ｉｓ１である。時刻ａ以前と時刻ｂ以降では、フリーホイールダイオードを流れる電流ｉｓ１≒０である。時刻ｂからの波形がＶＳ１（第１メインスイッチング素子Ｓ１のコレクタ−エミッタ間電圧）である。時刻ｂ以前は、ＶＳ１≒０である。
【０１３５】
図１５において、時刻ａまでの波形が電圧ＶＳ１である。時刻ａ以降は、ＶＳ１≒０である。時刻ａから時刻ｂまでの波形がフリーホイールダイオードに流れる電流ｉｓ１である。時刻ａ以前と時刻ｂ以降では、フリーホイールダイオードを流れる電流ｉｓ１≒０である。時刻ｂ以降の波形がＩＧＢＴを流れる電流ｉｓ１である。時刻ｂ以前は、ＩＧＢＴを流れる電流ｉｓ１≒０である。
【０１３６】
図１６において、時刻ａまでの波形がダイオードを流れる電流ｉｓ４である。時刻ａ以降は、ダイオードを流れる電流ｉｓ４≒０である。時刻ａ以降の波形がＶＳ４である。時刻ａ以前は、ＶＳ４≒０である。
【０１３７】
本実施形態１の対称性により、第３メインスイッチング素子Ｓ３および第２メインスイッチング素子Ｓ２の動作におけるソフトスイッチング性能は、第１メインスイッチング素子Ｓ１および第４メインスイッチング素子Ｓ４の動作と同じである。図１７は第２メインスイッチング素子Ｓ２のフリーホイールダイオードにおけるターンオフの波形を示しており、図１６とほぼ同じ図であるが、図４２に示すように、非特許文献１と同様、十分なエネルギーと電圧Ｖｓ２の緩やかな立ち上がりにより、ゼロ電流およびゼロ電圧状態で第２メインスイッチング素子Ｓ２を強制的にオフにする。
【０１３８】
図１７において、時刻ａまでの波形がフリーホイールダイオードを流れる電流ｉｓ２である。時刻ａ以降は、フリーホイールダイオードを流れる電流ｉｓ２≒０である。時刻ａ以降の波形が電圧ＶＳ２である。時刻ａ以前は、ＶＳ２≒０である。
【０１３９】
以上示したように、本実施形態１によれば、以下の（ａ）〜（ｃ）により、非特許文献１に比べてスイッチング損失をさらに低減することが可能となる。
【０１４０】
（ａ）図３（ａ）に示すように、第１メインスイッチング素子Ｓ１のＩＧＢＴのターンオン損失はゼロである。
【０１４１】
（ｂ）第１メインスイッチング素子Ｓ１のＩＧＢＴのターンオフ損失がさらに低減される。図１１（ａ）に示すように、ＩＧＢＴのターンオフはダイオードのターンオフとなり、非特許文献１と同様である。しかしながら、第１スナバコンデンサＣｓ１および第２スナバコンデンサＣｓ２のために、電圧及び電流の交差領域はより小さくなる。たとえば、図１１（ａ）は、図３９と比較して損失は減少している。
【０１４２】
（ｃ）図３（ｂ）は、図４１と比較して、第１スナバコンデンサＣｓ１および第２スナバコンデンサＣｓ２により、ダイオード逆回復による電力損失が最小限に抑えられている。
【０１４３】
よって、３レベル電力変換装置の効率を向上できる。
【０１４４】
以下に二次的な効果を示す。
【０１４５】
（ダイオード逆回復の影響の抑制）
ダイオード逆回復によるスイッチング損失に加えて、第１，第２スナバコンデンサＣｓ１，Ｃｓ２によって電圧リップルも抑制される。よって、スイッチング素子が過電圧破壊しにくくなり、３レベル電力変換装置の信頼性が向上する。
【０１４６】
（電圧ストレスを低減する）
各ソフトスイッチング動作では、第１補助スイッチング素子Ｓａ１と第２補助スイッチング素子Ｓａ２の両方がターンオンするため、第１，第２コンデンサ電圧Ｖｃａ１，Ｖｃａ２は図３（ｃ）と図１１（ｃ）に示すように低減される。したがって、一方のみがターンオンしたときの第１コンデンサ電圧Ｖｃａ１と第２コンデンサ電圧Ｖｃａ２との差である第１補助スイッチング素子Ｓａ１と第２補助スイッチング素子Ｓａ２の印加電圧は自動的にクランプされる。
【０１４７】
各コンデンサヘの印加電圧を低減することで、第１，第２コンデンサＣａ１，Ｃａ２を小型化することが可能となる。これにより、３レベル電力変換装置を小型化できる。
【０１４８】
（小型化、低コスト化）
印加電圧を自動的に低減できるため、電圧クランプには図３８に示すダイオードＤａのような特別な部品は必要ない。ダイオードＤａが不要となるため、３レベル電力変換装置を小型化、低コスト化することが可能となる。
【０１４９】
（第１〜第４メインスイッチング素子Ｓ１〜Ｓ４のＰＷＭ制御は影響を受けない）
本実施形態１のＺＶＺＣＴソフトスイッチング動作は、特別なＰＷＭ方式を必要としない。したがって、第１〜第４メインスイッチング素子Ｓ１〜Ｓ４のＰＷＭ制御は一般的な方式を用いることができ、制御構成が複雑になることを抑制することができる。
【０１５０】
（メインスイッチング素子の電圧ストレスは増加しない）
ソフトスイッチングの共振経路はメインスイッチング素子と並列であるため、第１〜第４メインスイッチング素子Ｓ１〜Ｓ４の電圧ストレスは増加しない。
【０１５１】
（種々のスイッチング素子に適している）
図３８に示すＺＣＴは主に、スイッチング素子のターンオフ損失を低減するためのもので、末尾電流によるターンオフ損失が大きいため、ＩＧＢＴ、ＢＪＴ、ＧＴＯなどの限られたスイッチング素子にのみ適している。しかし、本実施形態１のＺＶＺＣＴは、種々のスイッチング素子に適している。ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴＯ、サイリスタなどでは、ゼロ電圧とゼロ電流の両方のスイッチングが可能となる。
【０１５２】
［実施形態２］
図１８に、本実施形態２におけるＺＶＺＣＴの３レベル電力変換装置の回路構成を示す。実施形態１と同様の箇所は同一の符号を付し、その説明を省略する。
【０１５３】
図１８に示すように、本実施形態２のＺＶＺＣＴの３レベル電力変換装置は、Ｔタイプの３レベルコンバータである。第１直流電源Ｅ１の正極側と第２直流電源Ｅ２の負極側との間に第３，第４補助スイッチング素子Ｓａ３，Ｓａ４が直列接続される。
【０１５４】
第３，第４補助スイッチング素子Ｓａ３，Ｓａ４の共通接続点には、ＬＣ共振回路の一端が接続される。ＬＣ共振回路の他端は第１，第３メインスイッチング素子Ｓ１，Ｓ３の共通接続点に接続される。ＬＣ共振回路は第３リアクトルＬａ３と第３コンデンサＣａ３とが直列接続される。第３リアクトルＬａと第３コンデンサＣａ３の接続順序は逆でも良い。
【０１５５】
なお、図１８の回路において、第１〜第４メインスイッチング素子Ｓ１〜Ｓ４のスイッチングパターンは、出力電圧（図１８のＯ端子−Ｎ端子間の電圧）の指令値によって定まる。第１〜第４メインスイッチング素子Ｓ１〜Ｓ４のスイッチングパターンを表４に示す。なお、図１８の上アーム側の第１直流電源Ｅ１と下アーム側の第２直流電源Ｅ２の電圧は共にＥとする。
【０１５６】
【表４】
2019140890.tif 000038
【０１５７】
まず、図１９に示すように、負荷電圧（出力電圧）と負荷電流の方向に基づいて４つの動作領域（Ｚｏｎｅ）を定義する。ここで、負荷電流Ｉｏは、図１８に示すように、電力変換装置から負荷に流れる電流を正とする。
【０１５８】
すなわち、負荷電圧が正、負荷電流が負の場合、領域１とし、負荷電圧が正、負荷電流が正の場合、領域２とし、負荷電圧が負、負荷電流が正の場合、領域３とし、負荷電圧が負、負荷電流が負の場合、領域４とする。
【０１５９】
次に、図２０に示すように、負荷電流をノーマルエリア、ストップエリア、ゼロクロスエリアの３つの電流エリアに分割する。負荷電流の絶対値がストップエリア閾値より大きい場合ノーマルエリアとし、負荷電流の絶対値がストップエリア閾値以下でゼロクロスエリア閾値以上の場合ストップエリアとし、負荷電流の絶対値がゼロクロスエリア閾値未満の場合ゼロクロスエリア閾値とする。
【０１６０】
本実施形態２のソフトスイッチング制御方式は、４つの動作領域と３つ電流エリアで異なる。
【０１６１】
（ａ）ノーマルエリアにおける４つの動作領域の制御方式
領域１（Ｖ＋、Ｉ−）
第４メインスイッチング素子Ｓ４がターンオフしている場合、第４補助スイッチング素子Ｓａ４をオン（ＺＣＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフする。第４メインスイッチング素子Ｓ４ターンオン時において、Ｖｃａ≦−Ｅの場合、第３補助スイッチング素子Ｓａ３をオン（ＺＶＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフし、Ｖｃａ＞−Ｅの場合、第４補助スイッチング素子Ｓａ４をオン（ＺＶＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフする。なお、コンデンサ電圧Ｖｃａの方向は図１８に示されている。
【０１６２】
領域２（Ｖ＋、Ｉ＋）
第１メインスイッチング素子Ｓ１がターンオフしている場合、第３補助スイッチング素子Ｓａ３をオン（ＺＣＴソフトスイッチング），第４補助スイッチング素子Ｓａ４をオフする。第１メインスイッチング素子Ｓ１ターンオン時において、Ｖｃａ＞０の場合、第４補助スイッチング素子Ｓａ４をオン（ＺＶＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフし、Ｖｃａ≦０の場合、第３補助スイッチング素子Ｓａ３をオン（ＺＶＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフする。
【０１６３】
領域３（Ｖ−、Ｉ＋）
第２メインスイッチング素子Ｓ２がターンオフしている場合、第３補助スイッチング素子Ｓａ３をオン（ＺＣＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフする。第２メインスイッチング素子Ｓ２ターンオン時において、Ｖｃａ＞Ｅの場合、第４補助スイッチング素子Ｓａ４をオン（ＺＶＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフし、Ｖｃａ≦Ｅの場合、第３補助スイッチング素子Ｓａ３をオン（ＺＶＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフにする。
【０１６４】
領域４（Ｖ−、Ｉ−）
第３メインスイッチング素子Ｓ３がターンオフしている場合、第４補助スイッチング素子Ｓａ４をオン（ＺＣＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフする。第３メインスイッチング素子Ｓ３ターンオン時において、Ｖｃａ≦０の場合、第３補助スイッチング素子Ｓａ３をオン（ＺＶＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフし、Ｖｃａ＞０の場合、第４補助スイッチング素子Ｓａ４をオン（ＺＶＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフにする。
【０１６５】
（ｂ）ストップエリアにおける４つの動作領域の制御方式
負荷電流が小さい場合、メインスイッチング素子（ＩＧＢＴ）のターンオフ時のＺＣＴソフトスイッチングに起因する電力損失（主に導通損失）がメインスイッチング素子のスイッチング損失低減よりも大きくなる可能性がある。この場合、第３補助スイッチング素子Ｓａ３と第４補助スイッチング素子Ｓａ４による導通損が、メインスイッチング素子のターンオフ損失の低減分よりも大きくなる。したがって、メインスイッチング素子（ＩＧＢＴ）のオフ時にＺＣＴソフトスイッチングを停止する必要がある。
【０１６６】
しかし、メインスイッチング素子（ＩＧＢＴ）のターンオン時に第１，第２スナバコンデンサＣｓ１，Ｃｓ２を放電するためにはＺＶＴソフトスイッチングが必要となる。そこで４つの動作領域における制御方式は以下のようになる。
【０１６７】
領域１（Ｖ＋、Ｉ−）
第４メインスイッチング素子Ｓ４のターンオフの間、ＺＣＴを停止し、第３補助スイッチング素子Ｓａ３と第４補助スイッチング素子Ｓａ４の両方をオフに保つ。第４メインスイッチング素子Ｓ４ターンオン時において、Ｖｃａ＞−Ｅの場合、第４補助スイッチング素子Ｓａ４をオン（ＺＶＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフする。第４メインスイッチング素子Ｓ４ターンオン時において、Ｖｃａ≦−Ｅの場合、第３補助スイッチング素子Ｓａ３をオン（ＺＶＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフにする。
【０１６８】
領域２（Ｖ＋、Ｉ＋）
第１メインスイッチング素子Ｓ１のターンオフの間、ＺＣＴを停止し、第３，第４補助スイッチング素子Ｓａ３，Ｓａ４の両方をオフにする。第１メインスイッチング素子Ｓ１ターンオン時において、Ｖｃａ≦０の場合、第３補助スイッチング素子Ｓａ３をオン（ＺＶＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフする。第１メインスイッチング素子Ｓ１をターンオン時において、Ｖｃａ＞０の場合、第４補助スイッチング素子Ｓａ４をオン（ＺＶＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフにする。
【０１６９】
領域３（Ｖ−、Ｉ＋）
第２メインスイッチング素子Ｓ２のターンオフの間、ＺＣＴを停止し、第３，第４補助スイッチング素子Ｓａ３，Ｓａ４の両方をオフに保つ。第２メインスイッチング素子Ｓ２ターンオン時において、Ｖｃａ≦Ｅの場合、第３補助スイッチング素子Ｓａ３をオン（ＺＶＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフする。第２メインスイッチング素子Ｓ２ターンオン時において、Ｖｃａ＞Ｅの場合、第４補助スイッチング素子Ｓａ４をオン（ＺＶＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフにする。
【０１７０】
領域４（Ｖ−、Ｉ−）
第３メインスイッチング素子Ｓ３のターンオフの間、ＺＣＴを停止し、第３，第４補助スイッチング素子Ｓａ３，Ｓａ４の両方をオフに保つ。第３メインスイッチング素子Ｓ３ターンオン時において、Ｖｃａ＞０の場合、第４補助スイッチング素子Ｓａ４をオン（ＺＶＴソフトスイッチング）、第３補助スイッチング素子Ｓａ３をオフする。第３メインスイッチング素子Ｓ３ターンオン時において、Ｖｃａ≦０の場合、第３補助スイッチング素子Ｓａ３をオン（ＺＶＴソフトスイッチング）、第４補助スイッチング素子Ｓａ４をオフにする。
【０１７１】
なお、ＺＣＴの停止は必須ではない。電力損失を重視しないのであれば、ＺＣＴを行ってもよい。ＺＣＴ停止期間中、第１，第２スナバコンデンサＣｓ１，Ｃｓ２は負荷電流Ｉｏによって充電される。
【０１７２】
（ｃ）ゼロクロスエリアにおける４つの動作領域のＩＧＢＴターンオフのＺＶＴ制御方式
以下の２つの状況で突入電流が生じるため、負荷電流がゼロに近いときに特別な制御方式が必要となる。
【０１７３】
状況１（｜Ｖｃａ｜＜Ｅ）
負荷電流が低すぎる場合、第１，第２スナバコンデンサＣｓ１，Ｃｓ２を充電する能力を失って方向が変わるため突入電流が発生することがある。
【０１７４】
領域２を例にとると、通常、負荷電流が十分に高い場合、図２１（ａ）に示すように、第１メインスイッチング素子Ｓ１のオフ後に第１スナバコンデンサＣｓ１を充電する（または、第２スナバコンデンサＣｓ２を放電する）ことができる。
【０１７５】
したがって、第１スナバコンデンサ電圧Ｖｃｓ１はすぐにＥ以上に達し、第４メインスイッチング素子Ｓ４のフリーホイールダイオードを突入電流なしでオンさせることができる。
【０１７６】
負荷電流Ｉｏがゼロに近くなり方向が変わると、第１スナバコンデンサＣｓ１の充電期間は長くなる。この期間が第１メインスイッチング素子Ｓ１のデッドタイムよりも長くなると、例えば、Ｖｃｓ１＜Ｅの場合、第４メインスイッチング素子Ｓ４のＩＧＢＴ部分は図２１（ｂ）のようにすぐにオンになる。この場合、伝導ループが非常に低いインピーダンスとなるため、第４メインスイッチング素子Ｓ４を通る突入電流が発生する。
【０１７７】
状況２（｜Ｖｃａ｜＞Ｅ）
小さな負荷電流によってスナバコンデンサＣｓの長い充電期間中に不必要な共振経路が形成されると、突入電流が発生する可能性がある。
【０１７８】
領域２を例にとると、この領域の第３コンデンサＣａ３のコンデンサ電圧Ｖｃａは負であり、図２２（ａ）に示すような方向（＋側が正電位）となる。第１メインスイッチング素子Ｓ１のターンオフ後、第１スナバコンデンサＣｓ１の充電期間は非常に長くなる。したがって、フリーホイールダイオードが導通しないので、第４メインスイッチング素子Ｓ４はオフのままである。
【０１７９】
しかし、第１スナバコンデンサ電圧Ｖｃｓ１が増加すると、第２スナバコンデンサ電圧Ｖｃｓ２が減少し、｜Ｖｃａ｜＞｜Ｖｃｓ２｜の場合、第３コンデンサＣａ３が第４補助スイッチング素子Ｓａ４，第３リアクトルＬａ３を介して第２スナバコンデンサＣｓ２を充電する。これにより、図２２（ａ）に示すようなＬＣ共振経路が形成される。この不要な共振は、第１スナバコンデンサＣｓ１の充電プロセス（または第２スナバコンデンサＣｓ２の放電期間）をさらに長くする。第４メインスイッチング素子Ｓ４のオン指令が来たときに第１スナバコンデンサ電圧Ｖｃｓ１が電源電圧Ｅより小さいと、図２２（ｂ）のＩｓ４に示すように突入電流が発生する。
【０１８０】
したがって、メインスイッチング素子（ＩＧＢＴ）のターンオンとターンオフの両方の期間にＺＶＴ制御が必要となる。メインスイッチング素子（ＩＧＢＴ）のターンオン時には、ＺＶＴソフトスイッチングはメインスイッチング素子（ＩＧＢＴ）がターンオンする前にスナバコンデンサＣｓを放電し、メインスイッチング素子（ＩＧＢＴ）のターンオフ時には前述のようにメインスイッチング素子（ＩＧＢＴ）のターンオフ後にスナバコンデンサＣｓを充電する。
【０１８１】
領域１（Ｖ＋、Ｉ−）
（ｉ）第４メインスイッチング素子Ｓ４がターンオフの場合、Ｖｃａ＞０のときに第４補助スイッチング素子Ｓａ４をオンにし（図１８および図２３参照）、Ｖｃａ≦０のとき第３補助スイッチング素子Ｓａ３をオンにする。
【０１８２】
（ｉｉ）第４メインスイッチング素子Ｓ４のターンオンの場合、Ｖｃａ＞−Ｅのときに第４補助スイッチング素子Ｓａ４をオンにし、Ｖｃａ≦−Ｅのときに第３補助スイッチング素子Ｓａ３をオンにする。
【０１８３】
領域２（Ｖ＋、Ｉ＋）
（ｉ）第１メインスイッチング素子Ｓ１のターンオフの場合、Ｖｃａ＞−Ｅのときに第４補助スイッチング素子Ｓａ４をオンにし、Ｖｃａ≦−Ｅのとき第３補助スイッチング素子Ｓａ３をオンにする。
【０１８４】
（ｉｉ）第１メインスイッチング素子Ｓ１のターンオンの場合、Ｖｃａ＞０のとき第４補助スイッチング素子Ｓａ４をオンにし、Ｖｃａ≦０のときに第３補助スイッチング素子Ｓａ３をオンにする。
【０１８５】
領域３（Ｖ−、Ｉ＋）
（ｉ）第２メインスイッチング素子Ｓ２のターンオフの場合、Ｖｃａ＞０のときに第４補助スイッチング素子Ｓａ４をオンにし、Ｖｃａ≦０のときに第３補助スイッチング素子Ｓａ３をオンにする。
【０１８６】
（ｉｉ）第２メインスイッチング素子Ｓ２のターンオンの場合、Ｖｃａ＞Ｅのときに第４補助スイッチング素子Ｓａ４をオンにし、Ｖｃａ≦Ｅ（Ｖｃａ＜０を含む）のときに第３補助スイッチング素子Ｓａ３をオンにする。
【０１８７】
領域４（Ｖ−、Ｉ−）
（ｉ）第３メインスイッチング素子Ｓ３のターンオフの場合、Ｖｃａ＞Ｅのときに第４補助スイッチング素子Ｓａ４をオンにする。Ｖｃａ≦Ｅ（Ｖｃａ＜０を含む）のときに第３補助スイッチング素子Ｓａ３をオンにする。
【０１８８】
（ｉｉ）第３メインスイッチング素子Ｓ３のターンオンの場合、Ｖｃａ＞０のときに第４補助スイッチング素子Ｓａ４をオンにする。Ｖｃａ≦０のときに第３補助スイッチング素子Ｓａ３をオンにする。
【０１８９】
３つの電流エリア全体の制御フローチャートを図２４に示す。領域２を例に説明する。
【０１９０】
Ｓｔ１において、第１メインスイッチング素子Ｓ１がターンオンしているか、ターンオフしているか判定する。第１メインスイッチング素子Ｓ１がターンオンしている場合、Ｓｔ２に移行し、第１メインスイッチング素子Ｓ１がターンオフしている場合Ｓｔ３に移行する。
【０１９１】
Ｓｔ２において、第３コンデンサ電圧Ｖｃａが０より大きいか否か判定する。第３コンデンサ電圧Ｖｃａが０より大きい場合、第４補助スイッチング素子Ｓａ４をＺＶＴソフトスイッチングでターンオンし、第３コンデンサ電圧Ｖｃａが０以下の場合、第３補助スイッチング素子Ｓａ３をターンオンする。
【０１９２】
Ｓｔ３において、負荷電流Ｉｏの絶対値がストップエリア閾値Ｉ＿ｓｔｏｐより小さいか否かを判定する。負荷電流Ｉｏの絶対値がストップエリア閾値Ｉ＿ｓｔｏｐ以上の場合、第３補助スイッチング素子Ｓａ３をターンオンし、負荷電流Ｉｏの絶対値がストップエリア閾値Ｉ＿ｓｔｏｐよりも小さい場合、Ｓｔ４に移行する。
【０１９３】
Ｓｔ４において、負荷電流Ｉｏの絶対値が第１ゼロクロスエリア閾値Ｉ＿ｚｅｒｏ＿ｃｒｏｓｓｉｎｇ１以下か否かを判定する。負荷電流Ｉｏの絶対値が第１ゼロクロスエリア閾値Ｉ＿ｚｅｒｏ＿ｃｒｏｓｓｉｎｇ１以下の場合、Ｓｔ５に移行し、負荷電流Ｉｏの絶対値が第１ゼロクロスエリア閾値Ｉ＿ｚｅｒｏ＿ｃｒｏｓｓｉｎｇ１より大きい場合、第３，第４補助スイッチング素子Ｓａ３，Ｓａ４をターンオンしない。
【０１９４】
Ｓｔ５において、第３コンデンサ電圧Ｖｃａが電源電圧（−Ｅ）以下か否かを判定する。第３コンデンサ電圧Ｖｃａが電源電圧（−Ｅ）以下の場合、第３補助スイッチング素子Ｓａ３をＺＶＴソフトスイッチングでターンオンし、第３コンデンサ電圧Ｖｃａが電源電圧（−Ｅ）より大きい場合、Ｓｔ６に移行する。
【０１９５】
Ｓｔ６において、負荷電流Ｉｏの絶対値が第２ゼロクロスエリア閾値Ｉ＿ｚｅｒｏ＿ｃｒｏｓｓｉｎｇ２以下か否かを判定する。負荷電流Ｉｏの絶対値が第２ゼロクロスエリア閾値Ｉ＿ｚｅｒｏ＿ｃｒｏｓｓｉｎｇ２以下の場合、第４補助スイッチング素子Ｓａ４をＺＶＴソフトスイッチングでターンオンし、負荷電流Ｉｏの絶対値が第２ゼロクロスエリア閾値Ｉ＿ｚｅｒｏ＿ｃｒｏｓｓｉｎｇ２より大きい場合、第３，第４補助スイッチング素子Ｓａ３，Ｓａ４をターンオンしない。
【０１９６】
第１メインスイッチング素子Ｓ１を該当するメインスイッチング素子に置き換えることで、他の領域にも適用できる。（領域１は第４メインスイッチング素子Ｓ４、領域３の第２メインスイッチング素子Ｓ２および領域４の第３メインスイッチング素子Ｓ３）さらに、図２４のＡ，Ｂ，Ｃの判定式は、領域によって以下の表５のように置き換わる。
【０１９７】
【表５】
2019140890.tif 000039
【０１９８】
また、判定式Ａ，ＢのＶｃａは、第３補助スイッチング素子Ｓａ３または第４補助スイッチング素子Ｓａ４がターンオンする直前の第３コンデンサＣａ３の電圧を検出する（例：図２７のｔ０でのＶｃａ、図３５のｔ２でのＶｃａ）。
【０１９９】
ここで、ストップエリア閾値Ｉ＿ｓｔｏｐは、スイッチング素子の特性に応じて決定されるストップエリアの閾値である。第１ゼロクロスエリア閾値Ｉ＿ｚｅｒｏ＿ｃｒｏｓｓｉｎｇ１および第２ゼロクロスエリア閾値Ｉ＿ｚｅｒｏ＿ｃｒｏｓｓｉｎｇ２は、ゼロクロスエリアの２つの閾値であり、以下の（２６）式、（２７）式のように計算できる。すなわち、状況１（｜Ｖｃａ｜＜Ｅ）の場合は、第２ゼロクロスエリア閾値、状況２（｜Ｖｃａ｜＞Ｅ）の場合は第１ゼロクロスエリア閾値として使用する。
【０２００】
【数２２】
2019140890.tif 000040
【０２０１】
（２６）式は状況２によって決定され、Ｔ’a＝２π√（Ｌa・２ＣsＣa／（Ｃa＋２Ｃs））となる。Ｌａは第３リアクトルＬａ３のインダクタンス、Ｃｓは第１，第２スナバコンデンサＣｓ１，Ｃｓ２の静電容量、Ｃａは第３コンデンサＣａ３の静電容量を示す。（２７）式は状況１によって決定され、Ｔdeadtimeはメインスイッチング素子のデッドタイムである。ｋは係数であり、１．１〜１．３の間で選択できる。
【０２０２】
したがって、以上の説明から、メインスイッチング素子（ＩＧＢＴ）のターンオン期間にはＺＶＴソフトスイッチングが適用されなければならない。また、メインスイッチング素子（ＩＧＢＴ）のターンオフには３つの電流エリアに基づいてソフトスイッチング方式が選択されていることが分かる。
【０２０３】
（１）ノーマルエリア（高電流）でのＺＣＴソフトスイッチング。
【０２０４】
（２）ストップエリア（低電流）でのソフトスイッチング動作なし。
【０２０５】
（３）ゼロクロスエリアにおけるＺＶＴソフトスイッチング。
【０２０６】
通常、第３補助スイッチング素子Ｓａ３と第４補助スイッチング素子Ｓａ４の動作は別々に行われる。例えば、それらのうちの１つだけがメインスイッチング素子（ＩＧＢＴ）のターンオンまたはターンオフのためにスイッチングしている。しかしながら、第３，第４補助スイッチング素子Ｓａ３，Ｓａ４は直列接続されているため、図２５に示すような誤動作の場合に第３，第４補助スイッチング素子Ｓａ３，Ｓａ４の同時オンを回避するためのインターロック装置が必要となる。
【０２０７】
図２５に示すように、ＮＯＴ回路１１は信号Ｓａ４−ｉｎを反転し、ＮＯＴ回路１２は信号Ｓａ３−ｉｎを反転する。遅延回路１３は、信号Ｓａ４−ｉｎの反転信号の前回値を格納および出力する。遅延回路１４は信号Ｓａ３−ｉｎの反転信号の前回値を格納および出力する。ＡＮＤ回路１５は、信号Ｓａ４−ｉｎの反転信号の前回値および現在値の両方が「１」で信号Ｓａ３−ｉｎが「１」の場合、「１」を、それ以外の場合「０」を信号Ｓａ３−ｏｕｔとして出力する。ＡＮＤ回路１６は、信号Ｓａ３−ｉｎの反転信号の前回値および現在値の両方が「１」で信号Ｓａ４−ｉｎが「１」の場合「１」を、それ以外の場合「０」を、信号Ｓａ４−ｏｕｔとして出力する。信号Ｓａ３−ｏｕｔ，Ｓａ４−ｏｕｔを第３，第４補助スイッチング素子Ｓａ３，Ｓａ４に入力し、第３，第４補助スイッチング素子Ｓａ３，Ｓａ４をオンオフする。
【０２０８】
以下の説明では動作領域２を例にとって動作原理を説明するが、他の領域も動作原理は同様である。
【０２０９】
（ノーマルエリア）
（第１メインスイッチング素子Ｓ１ターンオン（ＺＶＴ）のソフトスイッチング処理）
この工程では、第１メインスイッチング素子Ｓ１は「オフ」から「オン」に変化している。したがって、第１メインスイッチング素子Ｓ１のオン指令が来る前にＶｓ１をＥからゼロに放電しなければならない。さもなければ、第１メインスイッチング素子Ｓ１がオンになった後に第１メインスイッチング素子Ｓ１を通して大きな放電電流が流れる。第１メインスイッチング素子Ｓ１がターンオンする前にＶｓ１をゼロに放電し、ＺＶＴソフトスイッチングにより、零電圧条件下で第１メインスイッチング素子Ｓ１をターンオンする。
【０２１０】
そのため、第１メインスイッチング素子Ｓ１をオンにする前に、第４補助スイッチング素子Ｓａ４をオンする。第４補助スイッチング素子Ｓａ４をオンした場合の等価回路を図２６（ａ）に示す。図２６（ａ）に示すように、第４補助スイッチング素子Ｓａ４を先にオンすると、Ｓ４、Ｌａ３、Ｃａ３、Ｓａ４および第２直流電源Ｅ２を介してＬＣ共振回路が形成される。電源電圧Ｅと第３コンデンサＣａ３の初期電圧Ｖｃａ（ｔ０）の方向は同じであるため、図２６（ａ）と図２７に示すように、電源Ｅとコンデンサ電圧Ｖｃａ（ｔ０）の両方がソフトスイッチングをサポートするエネルギーを供給する。
【０２１１】
ωｔ≧πのとき、電流ｉａはその方向を変え、電流ｉｓ４は零に減少する。そして、第４メインスイッチング素子Ｓ４のフリーホイールダイオードは逆回復動作を行う。ｔ１において、電流ｉｓ４がダイオード逆回復電流Ｉｒｒｍに達する。その後、第４メインスイッチング素子Ｓ４はターンオフを開始し、電流は指数関数Ｉrrmｅ-t/τ（非特許文献５参照）として減衰する。一方、電流ｉａは第１スナバコンデンサＣｓ１と第２スナバコンデンサＣｓ２を放電および充電させる。この期間の現象を説明する等価回路を図２６（ｂ）に示し、波形を図２７のｔ１〜ｔ２として示す。
【０２１２】
第１スナバコンデンサＣｓ１が完全に放電された後、第１メインスイッチング素子Ｓ１はフリーホイールダイオードが導通してオンになり、図２６（ｃ）および図２７（ｔ２以降）に示すように、第１メインスイッチング素子Ｓ１にオン指令が入ると緩やかにＩＧＢＴ導通モードに移行する。
【０２１３】
したがって、第１メインスイッチング素子Ｓ１のターンオン損失はゼロとなる。ダイオード逆回復による第４メインスイッチング素子Ｓ４のターンオフ損失は、第１，第２スナバコンデンサＣｓ１，Ｃｓ２の充放電動作によって電圧Ｖｓ４が徐々に上昇することによって大きく減少する。したがって、ＺＶＴソフトスイッチングが達成される。
【０２１４】
（第１メインスイッチング素子Ｓ１ターンオフ（ＺＣＴ）のソフトスイッチング処理）
この処理では、第１メインスイッチング素子Ｓ１をターンオフする前に、第３補助スイッチング素子Ｓａ３をターンオンする。図２８（ａ）に示すように、ＬＣ共振回路が形成され、第３コンデンサＣａ３に蓄えられたエネルギーのみがこのソフトスイッチング処理の電源となる。
【０２１５】
電流ｉａは負荷電流Ｉｏと同じ方向を持つため、電流ｉｓ１は強制的にゼロまで減少し、次に第１メインスイッチング素子Ｓ１のフリーホイールダイオードを導通し、最後にターンオフする。この期間の等価回路および電圧・電流波形を図２８および図２９に示す。
【０２１６】
図２９に示す波形から、第１スナバコンデンサＣｓ１充電処理（ｔ１〜ｔ２）により第１スナバコンデンサ電圧Ｖｃｓ１がゆっくりと上昇することが分かる。したがって、第１メインスイッチング素子Ｓ１の回復電流とその電圧の交差領域はより小さくなり、ターンオフ損失を低下させる。
【０２１７】
（ストップエリア）
（第１メインスイッチング素子Ｓ１ターンオン時のソフトスイッチング処理）（ＺＶＴ）
この領域では、第１メインスイッチング素子Ｓ１のターンオンにはまだＺＶＴソフトスイッチングが適用される。ただし、ノーマルエリアにおいて第４補助スイッチング素子Ｓａ４で動作を実行したが、ストップエリアでは第３補助スイッチング素子Ｓａ３で動作を実行する。その理由は、第１メインスイッチング素子Ｓ１（ＩＧＢＴ）のターンオフ時にＺＣＴのソフトスイッチングを停止させると、コンデンサ電圧Ｖｃａが負方向に維持されるためである。
【０２１８】
したがって、第３補助スイッチング素子Ｓａ３を使用すると、コンデンサ電圧Ｖｃａと電源電圧Ｅの両方を使用して、図３０（ａ）に示すような同じ電圧方向のソフトスイッチングのエネルギーを供給することができる。
【０２１９】
ソフトスイッチング電流ｉａと負荷電流Ｉｏの方向が同じであるため、図３１に示すように、電流ｉｓ４がゼロに減少し、ωｔ＜π以内で逆回復することを除いて、この領域でのＺＶＴソフトスイッチングの動作原理はノーマルエリアと同様となる。
【０２２０】
（第１メインスイッチング素子Ｓ１ターンオフ時のソフトスイッチング停止）
第１メインスイッチング素子Ｓ１のターンオフ時の電圧・電流波形を図３２に示す。ソフトスイッチング制御は停止しているが、負荷電流によって充電された第１スナバコンデンサＣｓ１と第２スナバコンデンサＣｓ２により、第１メインスイッチング素子Ｓ１の電圧Ｖｓ１はｔ０からｔ１にゆっくりと上昇する。そのため、ＺＶＴソフトスイッチングとなってスイッチング損失が低減される。
【０２２１】
｜Ｖｃａ｜＞Ｅの場合には、第４メインスイッチング素子Ｓ４がオフされた後（ｔ１）、図３２および図３３に示すように、第３コンデンサＣａ３の電荷が第４補助スイッチング素子Ｓａ４、第４メインスイッチング素子Ｓ４および第３リアクトルＬａ３を介して放電される。この処理は、ストップエリアの制御方式において、コンデンサ電圧Ｖｃａの過電圧を避けることに役立つ。図３１，図３４から、第１メインスイッチング素子Ｓ１のターオン時の第３コンデンサＣａ３の終了電圧Ｖｃａ（ｔ３）は、その開始電圧Ｖｃａ（ｔ０）よりも大きいことが分かる（｜Ｖｃａ（ｔ３）｜＞｜Ｖｃａ（ｔ０）｜）。したがって、前述のような放電がなければ、過電圧が容易に発生する。
【０２２２】
（ゼロクロスエリア）
（第１メインスイッチング素子Ｓ１ターンオン時（ＺＶＴ）のソフトスイッチング処理）
この電流領域では、依然としてＺＶＴソフトスイッチングの動作が必要である。波形と動作原理は他の電流エリアと同様である。実際、第１メインスイッチング素子Ｓ１のターンオンのソフトスイッチング制御方式は、図２４のフローチャートから分かるように、Ｖｃａの方向にのみ依存し、どの領域でも実施できる。
【０２２３】
（第１メインスイッチング素子Ｓ１ターンオフ時のソフトスイッチング処理（ＺＶＴ））
図３５に示されているように、ｔ０の前にソフトスイッチング指令は出されない。したがって、ＺＣＴソフトスイッチングは依然として停止している。ｔ０後に、第１メインスイッチング素子Ｓ１オフ後の第１スナバコンデンサＣｓ１を充電する負荷電流は非常に小さいため、第１スナバコンデンサ電圧Ｖｃｓ１はゆっくりと増加し、第２スナバコンデンサ電圧Ｖｃｓ２は減少する。
【０２２４】
｜Ｖｃａ｜＞Ｖｃｓ２のとき、第３コンデンサＣａ３の電荷が第２スナバコンデンサＣｓ２に放電され、第４補助スイッチング素子Ｓａ４（図２２（ａ））に不要な共振経路が形成される。そのため、ｔ１〜ｔ２において第２スナバコンデンサ電圧Ｖｃｓ２が増加し、第１スナバコンデンサ電圧Ｖｃｓ１が減少する。
【０２２５】
しかし、ｔ２において、第３補助スイッチング素子Ｓａ３がオンにされて上記の不要な共振が停止する。第１スナバコンデンサ電圧Ｖｃｓ１が急速に放電され、第１メインスイッチング素子Ｓ１のフリーホイールダイオードがオンになる。しかし、電流ｉａがその方向を変えた後、第４メインスイッチング素子Ｓ４のオン指令がくる前に、ソフトスイッチング電流により、第１スナバコンデンサ電圧Ｖｃｓ１が電源電圧Ｅに充電される。したがって、図２２（ｂ）と異なり、突入電流が第４メインスイッチング素子Ｓ４を流れることなく、第４メインスイッチング素子Ｓ４はゼロ電圧状態（ＺＶＴ）でターンオンする。
【０２２６】
（ソフトスイッチング時間の決定）
ソフトスイッチング時間の決定のために、図３６（ａ）に示すように、非特許文献５でマクロモデルと呼ばれる以下のダイオードモデルが適用される。
【０２２７】
このダイオードモデルでは、ダイオード電流ＩFO（ＩFOはダイオードの定格電流である）を流したときのデータシート値または試験結果からＩｒｒｍ（ダイオード逆回復電流）、ｔｒｒ（逆回復時間）、ｄＩｒ／ｄｔが得られ、さらに（２８）式、（２９）式からパラメータＬ、ＲおよびＫを得ることができる。
【０２２８】
ＬとＲには自由度がある。通常、Ｌはダイオード接合電圧に比べてＶＬを無視できるように１０ｐＨなど非常に小さな値が設定される。なお、Ｒは図３６の抵抗Ｒの抵抗値、Ｌは図３６のインダクタンスＬのインダクタンス値を意味している。
【０２２９】
【数２３】
2019140890.tif 000041
【０２３０】
（２８）式には、ダイオードのデータシート上に記載されているダイオードに流れる電流がＩFOの時のダイオード逆回復電流Ｉrrm，逆回復時間ｔrr，ｄＩr／ｄｔを代入する。
【０２３１】
【数２４】
2019140890.tif 000042
【０２３２】
（２９）式には、ダイオードのデータシート上に記載されている、ダイオードに流れる電流がＩFOの時のダイオード逆回復電流Ｉrrm，ｄＩr／ｄｔを代入する。
【０２３３】
（メインスイッチング素子ターンオン時のソフトスイッチング時間）
まず、領域２を例に説明する。図２７にノーマルエリアの場合のソフトスイッチング時間Ｔｏｎ＿Ｎを示す。
【０２３４】
ソフトスイッチング時間Ｔon＿Ｎは、図２７に示すように、第１の期間Ｔon＿Ｎ1と第２の期間Ｔon＿Ｎ2の２つの期間に分けることができる。Ｔon＿Ｎ1＝ｔ１−ｔ０、Ｔon＿Ｎ2＝ｔ２−ｔ１、Ｔon＿Ｎ＝Ｔon＿Ｎ1＋Ｔon＿Ｎ2となる。
【０２３５】
図２６（ａ）に示す等価回路から、以下の（３０）式、（３１）式を得ることができる。
【０２３６】
【数２５】
2019140890.tif 000043
【０２３７】
ここで、Ｉoはこのタイミングの負荷電流であり、Ｉam＝（Ｅ＋Ｖca（ｔ0））／Ｚaはソフトスイッチング経路の電流振幅であり、Ｖca（ｔ0）がコンデンサＣａの初期電圧であり、Ｅが電源電圧である。また、インピーダンスＺａ＝√（Ｌａ／Ｃａ）、角周波数ωa＝１／√（ＬａＣａ）、ｉＬはダイオードモデルのＬの電流、ＩＲはダイオードモデルのＲの電流である。
【０２３８】
（３０）式と（３１）式を解くと、電流ｉＬは以下の（３２）式のように表される。
【０２３９】
【数２６】
2019140890.tif 000044
【０２４０】
そして、図３６（ａ）に示す理想ダイオードを通る電流ＩDは、以下の（１２）式となる。
【０２４１】
【数１０】
2019140890.tif 000045
【０２４２】
第１の期間Ｔｏｎ＿Ｎ１は、第４補助スイッチング素子Ｓａ４をオンしてから電流ｉｓ４がダイオード逆回復電流Ｉｒｒｍに達する時刻である。この時刻ではＩDはゼロとなり、（１３）式が成立する。（非特許文献２参照）。
【０２４３】
【数１１】
2019140890.tif 000046
【０２４４】
（３２）式を（１３）式に代入して、（１３）式を満たすｔ（つまり第１の期間Ｔｏｎ＿Ｎ１）を算出する。ここで算出した第１の期間Ｔｏｎ＿Ｎ１は、（３３）式を満足する。
【０２４５】
【数２７】
2019140890.tif 000047
【０２４６】
Ｖｃａ（ｔ０）は第4補助スイッチング素子Ｓａ４がターンオンする直前（ｔ０）でのコンデンサＣａの初期電圧である。
【０２４７】
第２の期間Ｔon＿Ｎ2を計算するために、図２６に示す等価回路を用いる。第２の期間Ｔon＿Ｎ2は、以下の（３４）式から、スナバコンデンサ電圧Ｖｃｓ１がゼロに達する時間でなければならない。
【０２４８】
【数２８】
2019140890.tif 000048
【０２４９】
【数２９】
2019140890.tif 000049
【０２５０】
【数３０】
2019140890.tif 000050
【０２５１】
【数３１】
2019140890.tif 000051
【０２５２】
（３７）式のτには、（２８）式で求めた値を代入する。また、（３７）式のダイオード逆回復電流Ｉｒｒｍは、図２７に示すｔ１のときの電流ｉｓ４の値である。よって、（２８）式（２９）式に代入したダイオード逆回復電流Ｉｒｒｍとは異なる。
【０２５３】
（３０），（３１），（３２），（１２），（１３）式で求めた第１の期間Ｔｏｎ＿Ｎ１を（３７）式に代入し、さらに（３７）式のＩｒｒｍを（３４）式に代入して（８）式を解くことで、第２の期間Ｔｏｎ＿Ｎ２が算出される。さらに、ソフトスイッチング時間Ｔｏｎ＿Ｎは、以下の（３８）式によって算出する。ソフトスイッチング時間Ｔｏｎ＿Ｎはノーマルエリアにおいて、第１〜第４メインスイッチング素子Ｓ１〜Ｓ４ターンオンのタイミングと第３，第４補助スイッチング素子Ｓａ３，Ｓａ４のターンオンのタイミングとの間の時間となる。
【０２５４】
【数３２】
2019140890.tif 000052
【０２５５】
ストップエリアかつ領域２のソフトスイッチング時間Ｔｏｎ＿Ｓを図３１に示す。この領域では、図３０（ａ）、（ｂ）に示す等価回路を用いてソフトスイッチング時間Ｔon＿Ｓを算出する。ソフトスイッチング時間Ｔｏｎ＿Ｓにおける電流ｉａ，電流ｉＬ（ｔ）はノーマルエリアでのソフトスイッチング時間Ｔｏｎ＿Ｎにおける電流ｉａ、電流ｉＬ（ｔ）の（３１）、（３２）式と符号が反対の（３９）式および（４０）式となる。ソフトスイッチング時間Ｔｏｎ＿Ｓはストップエリアにおいて、第１〜第４メインスイッチング素子Ｓ１〜Ｓ４ターンオンのタイミングと第３，第４補助スイッチング素子ターンオンのタイミングとの間の時間となる。
【０２５６】
【数３３】
2019140890.tif 000053
【０２５７】
さらに、（３７）、（３３）式を下記の（４１）、（４２）式に置き換える。
【０２５８】
【数３４】
2019140890.tif 000054
【０２５９】
【数３５】
2019140890.tif 000055
【０２６０】
そして、（３４）式と同様に、Ｔｏｎ＿Ｎ２の代わりに、Ｔｏｎ＿Ｓ２を算出する。また、Ｔｏｎ＿Ｓ１＋Ｔｏｎ＿Ｓ２＝Ｔｏｎ＿Ｓとして、ソフトスイッチング時間Ｔｏｎ＿Ｓを算出する。
【０２６１】
図３５にゼロクロスエリアかつ領域２のソフトスイッチング時間Ｔｏｎ＿Ｚの電流を示す。この領域におけるソフトスイッチング時間Ｔｏｎ＿Ｚは、ソフトスイッチング処理を制御する第３補助スイッチング素子Ｓａ３または第４補助スイッチング素子Ｓａ４の選択に依存する。第４補助スイッチング素子Ｓａ４を選択した（オンさせた）場合、図２６に示す等価回路と同じとなり、ソフトスイッチング時間Ｔｏｎ＿Ｎと同じ計算式を使用できる。第３補助スイッチング素子Ｓａ３を選択する（オンさせる）と、ソフトスイッチング時間Ｔｏｎ＿Ｓと同じ計算式を使用できる。
【０２６２】
すなわち、領域２で第３補助スイッチング素子Ｓａ３ターンオンの場合（４２）式、領域２で第４補助スイッチング素子Ｓａ４ターンオンの場合（３３）式と同様にＴｏｎ＿Ｎ１，Ｔｏｎ＿Ｓ１を第１の期間Ｔｏｎ＿Ｚ１として算出する。そして、（３４）式と同様にＴｏｎ＿Ｎ２を第２の期間Ｔｏｎ＿Ｚ２として算出し、（３８）式と同様にＴｏｎ＿Ｚ１＋Ｔｏｎ＿Ｚ２＝Ｔｏｎ＿Ｚにより、ソフトスイッチング時間Ｔｏｎ＿Ｚを算出する。
【０２６３】
（他の動作領域の場合）
領域２と領域４、領域１と領域３は対称化されているため、領域２の方程式は領域４の方程式と同じあり、領域１の方程式は領域３の方程式と同じである。
【０２６４】
（Ｔｏｎ＿Ｎ）
領域２のＴｏｎ＿Ｎについて導出された式を使用できるが、（３１）式、（３２）式内のＩａｍにおいて、（４３）式、（４４）式を用いる。
【０２６５】
【数３６】
2019140890.tif 000056
【０２６６】
また、（３３）式が以下の（４５）式，（４６）式に置き換わる。
【０２６７】
【数３７】
2019140890.tif 000057
【０２６８】
（Ｔｏｎ＿Ｓ）
領域１，３，４のストップエリアのソフトスイッチング時間Ｔｏｎ＿Ｓは領域２のソフトスイッチング時間Ｔｏｎ＿Ｓの式を使用することができるが、（３９）式、（４０）式内のＩａｍは以下の（４７）式、（４８）式を用いる。
【０２６９】
【数３８】
2019140890.tif 000058
【０２７０】
また、（４２）式が以下の（４９）式，（５０）式に置き換わる。
【０２７１】
【数３９】
2019140890.tif 000059
【０２７２】
（Ｔｏｎ＿Ｚ）
どの補助スイッチング素子を選択するかによって計算式が異なる。領域２と領域４では、第４補助スイッチング素子Ｓａ４をターンオンにする必要があれば、Ｔｏｎ＿Ｎ（領域２，４）の計算式が使用される。第３補助スイッチング素子Ｓａ３をターンオンする必要がある場合、Ｔｏｎ＿Ｓ（領域２，４）の式が使用される。
【０２７３】
領域１と領域３では、第３補助スイッチング素子Ｓａ３をターンオンする必要があれば、Ｔｏｎ＿Ｎ（領域１と領域３）の計算式が使用される。第４補助スイッチング素子Ｓａ４をターンオンする必要がある場合、Ｔｏｎ＿Ｓ（領域１および領域３）の式が使用される。
【０２７４】
すなわち、前記負荷電流が前記ゼロクロスエリアにおいて、領域１で前記第３補助スイッチング素子がターンオンの場合（４６）式、領域１で前記第４補助スイッチング素子がターンオンの場合（５０）式、領域２で前記第３補助スイッチング素子がターンオンの場合（４２）式、領域２で前記第４補助スイッチング素子がターンオンの場合（３３）式、領域３で前記第３補助スイッチング素子がターンオンの場合（４６）式、領域３で前記第４補助スイッチング素子がターンオンの場合（５０）式、領域４で前記第３補助スイッチング素子がターンオンの場合（４９）式、領域４で前記第４補助スイッチング素子がターンオンの場合（４５）式、に基づいて、Ｔｏｎ＿Ｎ１，またはＴｏｎ＿Ｓ１を第１の期間Ｔｏｎ＿Ｚ１として演算する。また、（３４）式でＴｏｎ＿Ｎ２を第２の期間Ｔｏｎ＿Ｚ２として算出し、（３８）式と同様に、Ｔｏｎ＿Ｚ１＋Ｔｏｎ＿Ｚ２＝Ｔｏｎ＿Ｚにより、ソフトスイッチング時間Ｔｏｎ＿Ｚを算出する。
【０２７５】
（ＩＧＢＴターンオフ時のソフトスイッチング時間）
（Ｔｏｆｆ＿Ｎ）
ソフトスイッチング時間Ｔｏｆｆ＿Ｎは、ノーマルエリアでのＩＧＢＴターンオフのソフトスイッチング時間である。図２９に示すように、ダイオード逆回復動作はＴｏｆｆ＿Ｎの計算には関与しない。図２８（ａ）に示す等価回路のみがソフトスイッチング時間Ｔｏｆｆ＿Ｎを決定し、以下の（５１）式、（５２）式、（５３）式からソフトスイッチング時間Ｔｏｆｆ＿Ｎが導出される。図２９に示すように、ソフトスイッチング時間Ｔｏｆｆ＿Ｎは第３補助スイッチング素子Ｓａ３がターンオンするタイミングと第１メインスイッチング素子Ｓ１がターンオフするタイミングとの間の時間である。
【０２７６】
【数４０】
2019140890.tif 000060
【０２７７】
負荷電流Ｉｏはこの時の負荷電流、Ｖｃａ（ｔ０）はＩＧＢＴがターンオフする直前のコンデンサＣａの初期電圧である。
【０２７８】
つまり、ソフトスイッチング時間Ｔｏｆｆ＿Ｎは、電流ｉａが負荷電流Ｉｏに到達するまでの時間以上の時間幅とする。なお、図２９に示すように、第３補助スイッチング素子Ｓａ３はｔ２〜ｔ３の期間中にオフする。
【０２７９】
（Ｔｏｆｆ＿Ｚ）
Ｔｏｆｆ＿Ｚは、ゼロクロスエリアのメインスイッチング時間（ＩＧＢＴ）ターンオフのソフトスイッチング時間である。図３５に示すように、ソフトスイッチング時間（Ｔｏｆｆ＿Ｚ）の計算は、別なメインスイッチング素子（ＩＧＢＴ）のターンオンのタイミング（ｔ４）を基準として行われる。よってＴｏｆｆ＿Ｚは、メインスイッチング素子（ＩＧＢＴ）のターンオンのソフトスイッチング時間と同じである。また、どの補助スイッチング素子が選択されているかによって計算式が異なる。
【０２８０】
領域２と領域４の場合、第３補助スイッチング素子Ｓａ３が選択されると、領域１と領域３のソフトスイッチング時間Ｔｏｎ＿Ｎを計算するための式が使用される。第４補助スイッチング素子Ｓａ４を選択すると、領域１と領域３のソフトスイッチング時間Ｔｏｎ＿Ｓを計算する式が使用される。
【０２８１】
領域１と領域３の場合、第４補助スイッチング素子Ｓａ４が選択されると、領域２と領域４のソフトスイッチング時間Ｔｏｎ＿Ｎを計算するための式が使用される。第３補助スイッチング素子Ｓａ３を選択すると、領域１と領域３のソフトスイッチング時間Ｔｏｎ＿Ｓの式が使用される。なお、図３５に示すように、第３補助スイッチング素子Ｓａ３はｔ２〜ｔ３の期間中にオフする。
【０２８２】
すなわち、前記負荷電流が前記ゼロクロスエリアにおいて、領域１で前記第３補助スイッチング素子がターンオンの場合（５０）式、領域１で前記第４補助スイッチング素子がターンオンの場合（３３）（４５）式、領域２で前記第３補助スイッチング素子がターンオンの場合（４６）式、領域２で前記第４補助スイッチング素子がターンオンの場合（５０）式、領域３で前記第３補助スイッチング素子がターンオンの場合（５０）式、領域３で前記第４補助スイッチング素子がターンオンの場合（３３）（４５）式、領域４で前記第３補助スイッチング素子がターンオンの場合（４６）式、領域４で前記第４補助スイッチング素子がターンオンの場合（５０）式、に基づいて、Ｔｏｎ＿Ｎ１，Ｔｏｎ＿Ｓ１を第１の期間Ｔｏｆｆ＿Ｚ１として算出する。また、（３４）式でＴｏｎ＿Ｎ２を第２の期間Ｔｏｆｆ＿Ｚ２として算出し、（３８）式と同様にＴｏｆｆ＿Ｚ１＋ＴｏｆｆＺ２＝Ｔｏｆｆ＿Ｚにより、ソフトスイッチング時間Ｔｏｆｆ＿Ｚを算出する。
【０２８３】
図３７に示すように、ソフトスイッチングのための成分Ｌａ、Ｃａ、Ｃｓ（通常、Ｃｓ１＝Ｃｓ２＝Ｃｓ）の値は、以下の処理によって設計される。
【０２８４】
Ｓｔ１１において、Ｌａの初期値を設定する。
【０２８５】
Ｓｔ１２において、Ｔ’ａ／４≧（５〜１０）τ、Ｔ’ａ＝２π√（２ＬａＣｓ）により、Ｃｓを決定する。
【０２８６】
Ｓｔ１３において、Ｉａｍ≧Ｉｏｍ＋Ｉｒｒｍ＋Ｉｃｓ１＋Ｉｃｓ２により、Ｉａｍを計算する。
【０２８７】
Ｓｔ１４において、Ｚａを決定する。ＺａはＥ／０．７Ｉａｍ＞Ｚａ＞Ｅ／１．１Ｉａｍとする。
【０２８８】
Ｓｔ１５において、Ｃａ＝Ｌａ／Ｚａ2により、Ｃａを計算する。
【０２８９】
Ｓｔ１６において、Ｔａ＝２π√（ＬａＣａ）により、Ｔａを計算する。
【０２９０】
Ｓｔ１７において、Ｔａがπ×Ｔｔｒａｎ／ｃｏｓ-1（Ｉｏｍ／Ｉａｍ）以上か否かを判定する。Ｔａがπ×Ｔｔｒａｎ／ｃｏｓ-1（Ｉｏｍ／Ｉａｍ）以上であれば、その制御周期での処理を終了する。Ｔａがπ×Ｔｔｒａｎ／ｃｏｓ-1（Ｉｏｍ／Ｉａｍ）よりも小さければＳｔ１８に移行する。
【０２９１】
Ｓｔ１８において、Ｌａを調整し、Ｓｔ１２にもどる。
【０２９２】
ここで、τはダイオードの逆回復時定数であり、デバイスのデータシートまたはテストから得ることができ、（４０）式および（４１）式となる。
【０２９３】
【数４１】
2019140890.tif 000061
【０２９４】
ＩａｍはＩａｍ≧Ｉｏｍ＋Ｉｒｒｍ＋Ｉｃｓ１＋Ｉｃｓ２を満たす必要があるため、Ｉｃｓ１＋Ｉｃｓ２はＩａｍを含む方程式（５４）および（５５）によって計算される。Ｉａｍは収束シーケンス法によって得ることができる（この方法については非特許文献５に説明がある）。Ｉｏｍは負荷電流の振幅である。
【０２９５】
Ｔｔｒａｎは、ＩＧＢＴオフ時間ｔｏｆｆによって決定される。Ｔｔｒａｎ≧（１．５〜２）ｔｏｆｆに設定する（これは、非特許文献６の１１６，１１７，１１９頁に説明がある）。ｔｏｆｆはＩＧＢＴのデータシートから得られる。
【０２９６】
（本実施形態２の効果）
特許文献１のＺＣＴと比較して、一般的なＺＶＺＣＴの利点を有する。
（ａ）メインスイッチング素子（ＩＧＢＴ）ターンオン損失が零となる。デバイス電圧の立ち上がりが遅いためメインスイッチング素子（ＩＧＢＴ）のターンオフ損失とダイオードのターンオフ損失が減少する。よって、メインスイッチング素子の損失が低減して電力変換装置の効率が向上する。
（ｂ）ダイオードの逆回復によって生じる電力損失を低減する。第１，第２スナバコンデンサＣｓ１、Ｃｓ２のスナバ機能による電圧リップルが低減される。
（ｃ）種々のスイッチング素子に適している。
【０２９７】
第３補助スイッチング素子Ｓａ３または第４補助スイッチング素子Ｓａ４の柔軟な制御によって十分なエネルギーを提供することができる。第３補助スイッチング素子Ｓａ３と第４補助スイッチング素子Ｓａ４の選択可能な制御方法により、ソフトスイッチングのエネルギーは、第３コンデンサＣａ３と電源Ｅのエネルギーの両方を用いることができる。すべての電流エリアと全ての動作領域の十分なエネルギーが補償される。
【０２９８】
また、回路構成が簡単で、補助部品が少ないため、実装面積が小さくなる。
【０２９９】
（自動電圧クランプ）
第３補助スイッチング素子Ｓａ３と第４補助スイッチング素子Ｓａ４は第１，第２直流電源Ｅ１，Ｅ２に直列接続されているため、最大電圧は２Ｅに自動クランプされる。よって、追加の電圧クランプ回路または部品は必要ない。よって、構成が簡素となり、小形化、低コスト化しやすくなる。
【０３００】
（メインスイッチング素子のＰＷＭ制御に影響ない。）
本実施形態２のＺＶＺＣＴソフトスイッチング動作は、特別なＰＷＭ方式を必要としない。そのため、メインスイッチング素子のＰＷＭ制御に影響を与えない。第１〜第４メインスイッチングデバイスＳ１〜Ｓ４のオンオフは、従来の一般的な制御方式を用いればよい。
【０３０１】
（メインスイッチング素子の印加電圧は影響を受けない）
ソフトスイッチングの共振経路はメインスイッチング素子と並列であるため、第１〜第４メインスイッチング素子Ｓ１〜Ｓ４の印加電圧は影響を受けない。図４２のような電圧振動はなくなり、メインスイッチング素子が過電圧破壊しにくくなる。
【０３０２】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【０３０３】
Ｅ１，Ｅ２…第１，第２直流電源
Ｓ１〜Ｓ４…第１〜第４メインスイッチング素子
Ｃｓ１，Ｃｓ２…第１，第２スナバコンデンサ
Ｓａ１，Ｓａ２…第１，第２補助スイッチング素子
Ｃａ１，Ｃａ２…第１，第２コンデンサ
Ｌａ１，Ｌａ２…第１，第２リアクトル
Ｐａｔｈ１，Ｐａｔｈ２…第１，第２ソフトスイッチング経路
【図１】
2019140890.tif 000073
【図２】
2019140890.tif 000074
【図３】
2019140890.tif 000075
【図４】
2019140890.tif 000076
【図５】
2019140890.tif 000077
【図６】
2019140890.tif 000078
【図７】
2019140890.tif 000079
【図８】
2019140890.tif 000080
【図９】
2019140890.tif 000081
【図１０】
2019140890.tif 000082
【図１１】
2019140890.tif 000083
【図１２】
2019140890.tif 000084
【図１３】
2019140890.tif 000085
【図１４】
2019140890.tif 000086
【図１５】
2019140890.tif 000087
【図１６】
2019140890.tif 000088
【図１７】
2019140890.tif 000089
【図１８】
2019140890.tif 000090
【図１９】
2019140890.tif 000091
【図２０】
2019140890.tif 000092
【図２１】
2019140890.tif 000093
【図２２】
2019140890.tif 000094
【図２３】
2019140890.tif 000095
【図２４】
2019140890.tif 000096
【図２５】
2019140890.tif 000097
【図２６】
2019140890.tif 000098
【図２７】
2019140890.tif 000099
【図２８】
2019140890.tif 000100
【図２９】
2019140890.tif 000101
【図３０】
2019140890.tif 000102
【図３１】
2019140890.tif 000103
【図３２】
2019140890.tif 000104
【図３３】
2019140890.tif 000105
【図３４】
2019140890.tif 000106
【図３５】
2019140890.tif 000107
【図３６】
2019140890.tif 000108
【図３７】
2019140890.tif 000109
【図３８】
2019140890.tif 000110
【図３９】
2019140890.tif 000111
【図４０】
2019140890.tif 000112
【図４１】
2019140890.tif 000113
【図４２】
2019140890.tif 000114