(57)【要約】【課題】スイッチング回路のコストを下げる。【解決手段】ハイサイドトランジスタＭ１としてＮチャンネルトランジスタを用いるスイッチング回路２００は、ブートストラップ用の電源回路３００を備える。基準電圧源３１０は、基準電圧ＶＲＥＦを生成する。出力トランジスタ３０４は、ゲートまたはベースである制御電極に基準電圧ＶＲＥＦを受け、ソースまたはエミッタが出力ノードと接続される。帰還回路３２０は、（i）出力トランジスタ３０４の制御電極と出力ノード３０２の電圧差をクランプするとともに、（ii）出力ノード３０２の電圧ＶＨＲＥＧが上昇したときに、それに追従して出力トランジスタ３０４の制御電極の電圧ＶＧを上昇させる。【選択図】図３
2019140752.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
スイッチング端子と、
ブートストラップ端子と、
前記入力端子と前記スイッチング端子の間に設けられたハイサイドトランジスタと、
前記スイッチング端子と前記ブートストラップ端子の間に設けられるブートストラップキャパシタと、
電源回路と、
前記電源回路の出力ノードと前記ブートストラップ端子の間に設けられる第１整流素子と、
を備え、
前記電源回路は、
基準電圧を生成する基準電圧源と、
ゲートまたはベースである制御電極に前記基準電圧を受け、ソースまたはエミッタが前記出力ノードと接続される出力トランジスタと、
（i）前記出力トランジスタの制御電極と前記出力ノードの電圧差をクランプするとともに、（ii）前記出力ノードの電圧が上昇したときに、それに追従して前記出力トランジスタの制御電極の電圧を上昇させる帰還回路と、
を含むことを特徴とするスイッチング回路。
【請求項２】
前記帰還回路は、前記出力トランジスタの前記制御電極と前記出力ノードとの間に設けられたツェナーダイオードを含むことを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記帰還回路は、前記出力トランジスタの前記制御電極と前記出力ノードとの間に、逆直列接続された２個のツェナーダイオードを含むことを特徴とする請求項１に記載のスイッチング回路。
【請求項４】
前記電源回路は、前記基準電圧源と前記出力トランジスタの前記制御電極との間に設けられた第２整流素子をさらに含むことを特徴とする請求項１から３のいずれかに記載のスイッチング回路。
【請求項５】
前記第２整流素子はダイオードを含むことを特徴とする請求項４に記載のスイッチング回路。
【請求項６】
前記第２整流素子は、前記ハイサイドトランジスタのスイッチングと同期して制御されるトランジスタを含むことを特徴とする請求項４に記載のスイッチング回路。
【請求項７】
ＤＣ／ＤＣコンバータの制御回路であって、
スイッチング端子およびブートストラップ端子と、
前記ＤＣ／ＤＣコンバータもしくは負荷の状態に応じたフィードバック信号が目標値に近づくように、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、
電源回路と、
前記電源回路の出力ノードと前記ブートストラップ端子の間に設けられる第１整流素子と、
上側電源端子に前記ブートストラップ端子の電圧を受け、前記パルス信号にもとづき前記ハイサイドトランジスタを駆動するドライバと、
を備え、
前記電源回路は、
基準電圧を生成する基準電圧源と、
ゲートまたはベースである制御電極に前記基準電圧を受け、ソースまたはエミッタが前記出力ノードと接続される出力トランジスタと、
（i）前記出力トランジスタの制御電極と前記出力ノードの電圧差をクランプするとともに、（ii）前記出力ノードの電圧が上昇したときに、それに追従して前記出力トランジスタの制御電極の電圧を上昇させる帰還回路と、
を含むことを特徴とする制御回路。
【請求項８】
前記帰還回路は、前記出力トランジスタの前記制御電極と前記出力ノードとの間に設けられたツェナーダイオードを含むことを特徴とする請求項７に記載の制御回路。
【請求項９】
前記帰還回路は、前記出力トランジスタの前記制御電極と前記出力ノードとの間に、逆直列接続された２個のツェナーダイオードを含むことを特徴とする請求項７に記載の制御回路。
【請求項１０】
前記電源回路は、前記基準電圧源と前記出力トランジスタの前記制御電極との間に設けられた第２整流素子をさらに含むことを特徴とする請求項７から９のいずれかに記載の制御回路。
【請求項１１】
前記第２整流素子はダイオードを含むことを特徴とする請求項１０に記載の制御回路。
【請求項１２】
前記第２整流素子は、前記ハイサイドトランジスタのスイッチングと同期して制御されるトランジスタを含むことを特徴とする請求項１０に記載の制御回路。
【請求項１３】
ひとつの半導体基板に一体集積化されることを特徴とする請求項７から１２のいずれかに記載の制御回路。
【請求項１４】
請求項７から１３のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路に関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータやインバータなどに、スイッチング回路が用いられる。図１は、スイッチング回路の回路図である。スイッチング回路１００は、入力端子（ＶＣＣ）とスイッチング端子（ＬＸ）の間に設けられたハイサイドトランジスタＭ１、ＬＸ端子と接地端子（ＧＮＤ）の間に設けられたローサイドトランジスタＭ２を備える。ハイサイドトランジスタＭ１がオン、ローサイドトランジスタＭ２がオフの状態では、ＬＸ端子はハイレベル（ＶＣＣ端子の電圧ＶＣＣが発生）となり、ハイサイドトランジスタＭ１がオフ、ローサイドトランジスタＭ２がオンの状態では、ＬＸ端子には、ローレベル（ＧＮＤ端子の電圧ＶＧＮＤ）が発生する。なお、ローサイドトランジスタＭ２に代えて、ショットキーダイオードなどの整流素子を設けてもよい。
【０００３】
ハイサイドトランジスタＭ１として、Ｎチャンネル（あるいはＮＰＮ型）のトランジスタを用いることがある。この場合、ハイサイドトランジスタＭ１をターンオンするためには、そのゲートに、入力電圧ＶＣＣより高いゲート電圧ＶＨＧを与える必要がある。入力電圧ＶＣＣより高いゲート電圧ＶＨＧを生成するために、ブートストラップ回路が利用される。
【０００４】
ブートストラップ端子（ＢＳＴ）と、ＬＸ端子の間には、ブートストラップキャパシタＣＢＳＴが接続される。ブートストラップ回路用の電源回路１１０は、定電圧ＶＨＲＥＧを生成する。定電圧ＶＨＲＥＧは、ハイサイドトランジスタＭ１のゲートソース間のしきい値電圧ＶＧＳ（ｔｈ）より高く定められる。定電圧ＶＨＲＥＧは、ダイオードＤ１およびＢＳＴ端子を介して、ブートストラップキャパシタＣＢＳＴに印加される。
【０００５】
ＬＸ端子がロー（０Ｖ）の状態では、ブートストラップキャパシタＣＢＳＴが、ΔＶ＝ＶＨＲＥＧ−Ｖｆで充電される。ＶｆはダイオードＤ１の順電圧である。ＢＳＴ端子の電圧ＶＢＳＴは、ＶＬＸ＋ΔＶとなる。ＢＳＴ端子の電圧ＶＢＳＴは、ハイサイドドライバ１０２の上側の電源端子に供給される。ハイサイドドライバ１０２の下側電源端子は、ＬＸ端子と接続される。ハイサイドドライバ１０２は、制御信号ＳＨがオンレベル（たとえばハイ）のときにＶＢＳＴを、オフレベル（たとえばロー）のときにＶＬＸを出力する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−０１４７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ハイサイドトランジスタＭ１がオンとなり、ＬＸ＝ＶＣＣであるとき、ＢＳＴ端子の電圧ＶＢＳＴは、ＶＣＣ＋ΔＶとなる。負荷の状態によってはＬＸ端子の電圧、入力電圧ＶＣＣを超えてさらに跳ね上がる場合もある。
【０００８】
電源回路１１０の出力ＨＲＥＧは、ダイオードＤ１のアノードカソード間の寄生容量を介してＢＳＴ端子と結合している。したがってＢＳＴ端子の電圧ＶＢＳＴの跳ね上がりは、電源回路１１０の出力ＨＲＥＧの電圧ＶＨＲＥＧを上昇させる。電源回路１１０を５Ｖ程度の低耐圧の素子で構成しようとした場合、電圧ＶＨＲＥＧの上昇は許容すべきでない。
【０００９】
図２（ａ）、（ｂ）は、電圧ＶＨＲＥＧの上昇を抑制するための対策を説明する図である。図２（ａ）では、電源回路１１０の出力ＨＲＥＧに、容量の大きな（数百ｐＦ〜ｎＦオーダー）のキャパシタ１０４を接続し、電圧ＶＨＲＥＧの上昇を抑制している。このキャパシタ１０４をＩＣに内蔵しようとすれば、チップ面積が大きくなり、コストアップの要因となる。キャパシタ１０４を外付けする場合、チップ部品に加えて新たな追加の端子も必要となるため、やはりコストアップの要因となる。
【００１０】
別のアプローチとして、図２（ｂ）に示すように、電源回路１１０の出力ＨＲＥＧに、電圧クランプ回路１０６を設けることも考えられる。しかしながら電圧クランプ回路１０６を追加すると、やはりチップサイズが大きくなり、コストアップは避けられない。また電圧クランプ回路１０６は電流を捨てるため、消費電力の増大という別の問題を引き起こす。
【００１１】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、スイッチング回路のコストを下げることにある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、スイッチング回路に関する。スイッチング回路は、入力端子と、スイッチング端子と、ブートストラップ端子と、入力端子とスイッチング端子の間に設けられたハイサイドトランジスタと、スイッチング端子とブートストラップ端子の間に設けられるブートストラップキャパシタと、電源回路と、電源回路の出力ノードとブートストラップ端子の間に設けられる第１整流素子と、を備える。電源回路は、基準電圧を生成する基準電圧源と、ゲートまたはベースである制御電極に基準電圧を受け、ソースまたはエミッタが出力ノードと接続される出力トランジスタと、（i）出力トランジスタの制御電極と出力ノードの電圧差をクランプするとともに、(ii)出力ノードの電圧が上昇したときに、それに追従して出力トランジスタの制御電極の電圧を上昇させる帰還回路と、を含む。
【００１３】
本発明の別の態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、スイッチング端子およびブートストラップ端子と、ＤＣ／ＤＣコンバータもしくは負荷の状態に応じたフィードバック信号が目標値に近づくように、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、電源回路と、電源回路の出力ノードとブートストラップ端子の間に設けられる第１整流素子と、上側電源端子にブートストラップ端子の電圧を受け、パルス信号にもとづきハイサイドトランジスタを駆動するドライバと、を備える。電源回路は、基準電圧を生成する基準電圧源と、ゲートまたはベースである制御電極に基準電圧を受け、ソースまたはエミッタが出力ノードと接続される出力トランジスタと、（i）出力トランジスタの制御電極と出力ノードの電圧差をクランプするとともに、（ii）出力ノードの電圧が上昇したときに、それに追従して出力トランジスタの制御電極の電圧を上昇させる帰還回路と、を含む。
【００１４】
本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは上述の制御回路を備える。
【００１５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明のある態様によれば、ブートストラップ用の電源回路の信頼性を向上できる。
【図面の簡単な説明】
【００１７】
【図１】スイッチング回路の回路図である。
【図２】図２（ａ）、（ｂ）は、電圧ＶＨＲＥＧの上昇を抑制するための対策を説明する図である。
【図３】実施の形態に係るスイッチング回路の回路図である。
【図４】電源回路の第１構成例の回路図である。
【図５】図４の電源回路を備えるスイッチング回路の動作波形図である。
【図６】電源回路の第２構成例の回路図である。
【図７】図７（ａ）は、図６の電源回路を備えるスイッチング回路の動作波形図であり、図７（ｂ）は、図４の電源回路を備えるスイッチング回路の動作波形図である。
【図８】ＤＣ／ＤＣコンバータの回路図である。
【発明を実施するための形態】
【００１８】
（実施の形態の概要）
本明細書に開示される一実施の形態は、スイッチング回路に関する。スイッチング回路は、入力端子と、スイッチング端子と、ブートストラップ端子と、入力端子とスイッチング端子の間に設けられたハイサイドトランジスタと、スイッチング端子とブートストラップ端子の間に設けられるブートストラップキャパシタと、電源回路と、電源回路の出力ノードとブートストラップ端子の間に設けられる第１整流素子と、を備える。電源回路は、基準電圧を生成する基準電圧源と、ゲートまたはベースである制御電極に基準電圧を受け、ソースまたはエミッタが出力ノードと接続される出力トランジスタと、（i）出力トランジスタの制御電極と出力ノードの電圧差をクランプするとともに、(ii)出力ノードの電圧が上昇したときに、それに追従して出力トランジスタの制御電極の電圧を上昇させる帰還回路と、を含む。
【００１９】
この実施の形態では、出力ノードの電圧の跳ね上がりを許容することで、出力ノードの電圧上昇を抑制するためのクランプ回路や大容量のキャパシタが不要となり、コストを下げることができる。ただし、出力ノードの電圧のみ上昇すると、出力トランジスタのゲートソース間（ベースエミッタ間）に過電圧が発生することから、帰還回路を設けて、出力ノード（ソース・エミッタ）の電圧上昇に追従して、出力トランジスタの制御電極（ゲート、ベース）の電圧を上昇させることとした。これにより出力トランジスタを保護できる。
【００２０】
帰還回路は、出力トランジスタの制御電極と出力ノードとの間に設けられたツェナーダイオードを含んでもよい。これにより、出力トランジスタの制御電極の電圧の方が出力ノードの電圧より高い状態では、出力ノードのゲートソース間（ベースエミッタ間）の電位差を、ツェナー電圧ＶＺを超えないようにクランプできる。スイッチング端子のハイへの遷移が発生して、出力ノードの電圧ＶＨＲＥＧが上昇すると、それに追従して制御電極の電圧をＶＨＲＥＧ−ＶＦまで上昇させることができる。ＶＦはツェナーダイオードの順電圧である。
【００２１】
帰還回路は、出力トランジスタの制御電極と出力ノードとの間に、逆直列接続された２個のツェナーダイオードを含んでもよい。この場合、出力トランジスタの制御電極の電圧の方が出力ノードの電圧より高い状態では、出力ノードのゲートソース間（ベースエミッタ間）の電位差をＶＺ＋ＶＦを超えないようにクランプできる。スイッチング端子のハイへの遷移が発生して、出力ノードの電圧ＶＨＲＥＧが上昇したとき、制御電極の電圧はＶＨＲＥＧ−（ＶＦ＋ＶＺ）まで上昇する。つまり、制御電極の電圧のピークを抑制できる。これにより、スイッチング端子がローに遷移するときに、出力トランジスタがターンオンするのを防止できる。
【００２２】
電源回路は、基準電圧源と出力トランジスタの制御電極との間に設けられた第２整流素子をさらに含んでもよい。これにより、出力トランジスタの制御電極と基準電圧源を分離でき、制御電極の電圧の跳ね上がりが基準電圧源に印加されるのを防止できる。これは、基準電圧源を低電圧プロセスで構成できるという利点を生む。
【００２３】
第２整流素子はダイオードを含んでもよい。第２整流素子は、ハイサイドトランジスタのスイッチングと同期して制御されるトランジスタを含んでもよい。
【００２４】
本発明の別の態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、スイッチング端子およびブートストラップ端子と、ＤＣ／ＤＣコンバータもしくは負荷の状態に応じたフィードバック信号が目標値に近づくように、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、電源回路と、電源回路の出力ノードとブートストラップ端子の間に設けられる第１整流素子と、上側電源端子にブートストラップ端子の電圧を受け、パルス信号にもとづきハイサイドトランジスタを駆動するドライバと、を備える。電源回路は、基準電圧を生成する基準電圧源と、ゲートまたはベースである制御電極に基準電圧を受け、ソースまたはエミッタが出力ノードと接続される出力トランジスタと、（i）出力トランジスタの制御電極と出力ノードの電圧差をクランプするとともに、（ii）出力ノードの電圧が上昇したときに、それに追従して出力トランジスタの制御電極の電圧を上昇させる帰還回路と、を含む。
【００２５】
制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００２６】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２７】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２８】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２９】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００３０】
図３は、実施の形態に係るスイッチング回路２００の回路図である。スイッチング回路２００は、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２、ハイサイドドライバ２０２、ローサイドドライバ２０４、ブートストラップキャパシタＣＢＳＴ、整流素子Ｄ１、電源回路３００を備える。
【００３１】
スイッチング回路２００の構成部品のうち、ブートストラップキャパシタＣＢＳＴは外付けされており、残りの部品は集積回路である制御回路４００に集積化される。なお、ハイサイドトランジスタＭ１やローサイドトランジスタＭ２にディスクリート素子を採用して、制御回路４００に外付けしてもよい。
【００３２】
入力（ＶＣＣ）端子には、外部からの直流電圧ＶＣＣが供給される。接地（ＧＮＤ）端子は接地される。スイッチング端子ＬＸには、図示しない負荷やインダクタ、トランスが接続される。スイッチング回路２００は、スイッチング端子ＬＸに、ハイ（ＶＣＣ）とロー（ＶＧＮＤ）の間を遷移するスイッチング信号ＶＬＸを発生する。
【００３３】
ブートストラップ（ＢＳＴ）端子とＬＸ端子の間には、ブートストラップキャパシタＣＢＳＴが外付けされる。ハイサイドトランジスタＭ１は、ＶＣＣ端子とＬＸ端子の間に設けられる。ローサイドトランジスタＭ２は、ＬＸ端子とＧＮＤ端子の間に設けられる。
【００３４】
この実施の形態では、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２をＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としたがトランジスタの種類は限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを用いることもできる。ハイサイドドライバ２０２は、ハイサイドパルスＳＨにもとづいてハイサイドトランジスタＭ１を駆動する。ハイサイドドライバ２０２の上側電源端子はＢＳＴ端子と接続され、電圧ＶＢＳＴを受ける。ハイサイドドライバ２０２の下側電源端子は、ＬＸ端子と接続され、スイッチング電圧ＶＬＸを受ける。ローサイドドライバ２０４はローサイドパルスＳＬにもとづいてローサイドトランジスタＭ２を駆動する。
【００３５】
電源回路３００は、ブートストラップ用の電源電圧ＶＨＲＥＧを生成する。第１整流素子Ｄ１は、電源回路３００の出力ノード３０２とＢＳＴ端子の間に設けられる。電源回路３００はソースフォロア（エミッタフォロア）型の出力を有する。
【００３６】
電源回路３００は、出力トランジスタ３０４、基準電圧源３１０、帰還回路３２０、第２整流素子３３０を備える。
【００３７】
基準電圧源３１０は、基準電圧ＶＲＥＦを生成する。出力トランジスタ３０４は、ＮチャンネルＭＯＳＦＥＴでありゲート（またはベース）である制御電極に基準電圧ＶＲＥＦを受け、ソース（またはエミッタ）が出力ノード３０２と接続される。出力トランジスタ３０４としてバイポーラトランジスタを用いてもよい。
【００３８】
第２整流素子３３０は、帰還回路３２０の出力と出力トランジスタ３０４のゲートの間に設けられたダイオードである。第２整流素子３３０の順電圧をＶｆとする。抵抗３３２は、出力トランジスタ３０４のゲートと接地の間に設けられ、放電経路を形成する。
【００３９】
定常状態では、出力トランジスタ３０４のゲートには、ＶＲＥＦ−Ｖｆが与えられ、出力トランジスタ３０４のソース（出力ノード）３０２の電圧ＶＨＲＥＧは、以下の式で表される。
ＶＨＲＥＧ＝ＶＲＥＦ−Ｖｆ−Ｖｇｓ
Ｖｇｓは、出力トランジスタ３０４のゲートソース間電圧である。
【００４０】
帰還回路３２０は、（i）出力トランジスタ３０４の制御電極（ゲート）と出力ノード３０２の電圧差を、所定の電圧（クランプレベル）を超えないようにクランプする。所定の電圧は、出力トランジスタ３０４のゲートソース間（ベースエミッタ間）の耐圧を考慮して規定すればよい。具体的には、クランプレベルは、耐圧よりもマージンを考慮して小さく定めればよい。
【００４１】
また帰還回路３２０は、（ii）出力ノード３０２の電圧ＶＨＲＥＧが上昇したときに、それに追従して出力トランジスタ３０４のゲートの電圧ＶＧを上昇させる。このとき、出力トランジスタ３０４がターンオンしないようにＶＨＲＥＧ＞ＶＧの関係が維持される。
【００４２】
以下、帰還回路３２０の具体的な構成を説明する。図４は、電源回路３００の第１構成例（３００Ａを付す）の回路図である。帰還回路３２０Ａは、出力トランジスタ３０４の制御電極（ゲート）と出力ノード３０２との間に設けられたツェナーダイオード３２２を含む。ツェナーダイオード３２２のツェナー電圧をＶＺとする。またツェナーダイオード３２２の順電圧をＶＦとして第２整流素子３３０の順電圧Ｖｆと区別する。
【００４３】
図５は、図４の電源回路３００Ａを備えるスイッチング回路２００の動作波形図である。時刻ｔ０より前は、ハイサイドトランジスタＭ１がオフ、ローサイドトランジスタＭ２がオンであり、ＬＸ端子の電圧ＶＬＸはロー（０Ｖ）である。
【００４４】
出力トランジスタ３０４のゲート電圧ＶＧはＶＲＥＦ−Ｖｆであり、出力ノードの電圧ＶＨＲＥＧは、ＶＧ−Ｖｇｓとなる。理解の容易化のため、整流素子Ｄ１の電圧降下は無視するものとすれば、ＢＳＴ端子の電圧ＶＢＳＴと電源回路３００の出力電圧ＶＨＲＥＧは等しくなり、ブートストラップキャパシタＣＢＳＴの両端間は、ΔＶ≒ＶＨＲＥＧで充電される。
【００４５】
時刻ｔ０にハイサイドトランジスタＭ１がターンオン、ローサイドトランジスタＭ２がターンオフし、ＬＸ端子の電圧ＶＬＸがハイＶＣＣに上昇する。ＢＳＴ端子の電圧ＶＢＳＴは、ＶＢＳＴ＝ＶＬＸ＋ΔＶの関係を維持しながら上昇する。整流素子Ｄ１の寄生容量の影響によって、電圧ＶＢＳＴの上昇は、出力ノード３０２の電圧ＶＨＲＥＧの上昇を引き起こす。電圧ＶＨＲＥＧがゲート電圧ＶＧを超えると、ゲート電圧ＶＧは、ＶＧ＝ＶＨＲＥＧ−ＶＦの関係を維持しながら上昇する。
【００４６】
時刻ｔ１に、ハイサイドトランジスタＭ１がターンオフ、ローサイドトランジスタＭ２がターンオンし、ＬＸ端子の電圧ＶＬＸがロー（０Ｖ）に向かって低下し始める。出力ノード３０２の電圧ＶＨＲＥＧの傾きは、スイッチング電圧ＶＬＸの傾きとほぼ等しい。一方、ゲート電圧ＶＧは、抵抗３３２と帰還回路３２０のインピーダンスに応じた傾きで低下していく。
【００４７】
ゲート電圧ＶＧは、もとの電圧レベルＶＲＥＦ−Ｖｆまで低下する。一方、出力ノード３０２の電圧ＶＨＲＥＧが、ゲート電圧ＶＧにより規定される電圧レベルＶＧ−Ｖｇｓ＝ＶＲＥＦ−Ｖｆ−Ｖｇｓまで低下する。
【００４８】
以上がスイッチング回路２００の動作である。続いてその利点を説明する。
スイッチング回路２００によれば、出力ノードＶＨＲＥＧの電圧の跳ね上がりを許容するため、出力ノード３０２の電圧上昇を抑制するためのクランプ回路や大容量のキャパシタが不要となり、コストを下げることができる。なお、出力ノード３０２には、顕著なコストアップとならない程度の小容量のキャパシタを接続してもよい。
【００４９】
一方で制御電極の電圧ＶＧを維持したまま出力ノード３０２の電圧ＶＨＲＥＧのみが上昇すると、出力トランジスタのゲートソース間（ベースエミッタ間）に過電圧が発生することとなる。そこで帰還回路３２０を設けて、出力ノード（ソース・エミッタ）の電圧上昇に追従して、出力トランジスタ３０４の制御電極（ゲート、ベース）の電圧ＶＧを上昇させることとした。これにより、出力トランジスタ３０４を保護できる。
【００５０】
続いて帰還回路３２０の別の構成を説明する。図６は、電源回路３００の第２構成例（３００Ｂを付す）の回路図である。帰還回路３２０Ｂは、帰還回路３２０Ａのツェナーダイオード３２２に加えて、ツェナーダイオード３２２に対して逆直列接続されるツェナーダイオード３２４をさらに備える。その他は第１構成例と同様である。
【００５１】
続いて、電源回路３００Ｂを備えるスイッチング回路２００の動作を説明する。図７（ａ）は、図６の電源回路３００Ｂを備えるスイッチング回路２００の動作波形図である。図７（ｂ）は、図４の電源回路３００Ａを備えるスイッチング回路２００の動作波形図である。
【００５２】
はじめに図７（ｂ）を参照して、スイッチング回路２００において生じうる問題を説明する。ＬＸ端子のスイッチング電圧ＶＬＸがハイからローに遷移するときの傾きは、ローサイドトランジスタＭ２のサイズや、ローサイドドライバ２０４の駆動能力に依存する。図７（ｂ）と図５では、ＬＸ端子のスイッチング電圧ＶＬＸの傾きが異なっており、図７（ｂ）では、スイッチング電圧ＶＬＸの傾きが急である。
【００５３】
上述したように、ゲート電圧ＶＧが低下する傾きは、抵抗３３２や帰還回路３２０のインピーダンスに依存する。図７（ｂ）のように、スイッチング電圧ＶＬＸが急速に低下すると、ゲート電圧ＶＧが基準電圧ＶＲＥＦより高い状態で、ＶＧとＶＬＸの大小関係が反転する状況が生じうる。もし、ゲート電圧ＶＧが高い状態で、ＶＧ−ＶＬＸ＞Ｖｇｓ（ｔｈ）となると、出力トランジスタ３０４がターンオンし、本来、ΔＶ＝ＶＲＥＦ−Ｖｆ−Ｖｇｓまで低下すべき出力ノード３０２の電圧ＶＨＲＥＧが、実線で示すようにΔＶ’＝ＶＧ−Ｖｇｓまでしか低下しない。その結果、ブートストラップキャパシタＣＢＳＴが、高い電圧ΔＶ’で充電されてしまう。次のスイッチングサイクルで、スイッチング電圧ＶＬＸがハイに遷移すると、ブートストラップ電圧ＶＢＳＴは、ＶＣＣ＋ΔＶ’まで上昇し、過電圧状態を引き起こす。以上がスイッチング回路２００において生じうる問題である。
【００５４】
第２構成例に係る電源回路３００Ｂを用いると、この問題が解決できる。これを図７（ａ）を参照して説明する。
【００５５】
スイッチング電圧ＶＬＸがハイの間、ゲート電圧ＶＧは、ＶＧ＝ＶＨＲＥＧ−（ＶＺ＋ＶＦ）まで上昇する。これは図７（ｂ）のＶＨＲＥＧ−ＶＦよりも低く、基準電圧ＶＲＥＦとの差は、小さくなっている。したがってスイッチング電圧ＶＬＸがローに遷移する際に、ゲート電圧ＶＧが基準電圧ＶＲＥＦまで低下するのに要する時間を短縮することができる。したがって、ＶＧ＞ＶＲＥＦの状態で、ＶＨＲＥＧがＶＧより低くなるのを防止でき、図７（ｂ）に示す問題を解決できる。
【００５６】
当業者によれば、以上の説明から、帰還回路３２０の構成が図４や図６のそれらに限定されないことが理解される。帰還回路３２０は、出力ノード３０２の電圧ＶＨＲＥＧが跳ね上がったときに、ゲート電圧ＶＧとの間に適切な電位差ＶＤＩＦＦが生ずるように、帰還回路３２０を構成すればよいことがわかる。電位差ＶＤＩＦＦは、ダイオードやツェナーダイオードの段数で調節可能であり、あるいはその他の定電圧素子を用いて調節することができる。
【００５７】
続いて、実施の形態に係るスイッチング回路を用いたＤＣ／ＤＣコンバータを説明する。図８は、ＤＣ／ＤＣコンバータ５００の回路図である。ＤＣ／ＤＣコンバータ５００は、制御回路４００Ｃと、ブートストラップキャパシタＣＢＳＴ、インダクタＬ１、出力キャパシタＣ１、抵抗Ｒ１１，Ｒ１２を備える。制御回路４００Ｃは、ひとつの半導体基板に集積化された機能ＩＣである。
【００５８】
このＤＣ／ＤＣコンバータ５００は、定電圧出力であり、図示しない負荷に、所定のレベルに安定化された出力電圧ＶＯＵＴを供給する。制御回路４００Ｃのフィードバック（ＦＢ）端子には、ＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴを、抵抗Ｒ１１，Ｒ１２によって分圧して得られるフィードバック信号ＶＦＢが入力される。定電流出力のコンバータでは、出力電流に応じたフィードバック信号ＶＦＢがフィードバックされる。
【００５９】
パルス変調器４１０は、フィードバック信号ＶＦＢが目標値ＶＲＥＦに近づくように、ハイサイドトランジスタＭ１のオンオフを指示するパルス信号ＳＰＷＭを生成する。ロジック回路４２０は、パルス信号ＳＰＷＭに応じて、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２それぞれを制御するためのパルス信号ＳＰＷＭＨ，ＳＰＷＭＬを生成する。ハイサイドのパルス信号ＳＰＷＭＨは、レベルシフタ５０４によってハイサイドパルスＳＨに変換され、ハイサイドドライバ２０２に供給される。ローサイドのパルス信号ＳＰＷＭＬは、ローサイドパルスＳＬとしてローサイドドライバ２０４に供給される。
【００６０】
スイッチング回路２００の用途はＤＣ／ＤＣコンバータに限定されず、インバータやコンバータなどの電力変換器などにも利用可能である。
【００６１】
実施の形態において、ダイオードとして示される整流素子は、トランジスタに置換することができる。たとえば第２整流素子３３０は、ハイサイドトランジスタＭ１のスイッチングと同期して制御されるトランジスタで構成することができる。同様に、第１整流素子Ｄ１も同様である。
【００６２】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６３】
Ｍ１  ハイサイドトランジスタ
Ｍ２  ローサイドトランジスタ
ＣＢＳＴ  ブートストラップキャパシタ
２００  スイッチング回路
２０２  ハイサイドドライバ
２０４  ローサイドドライバ
３００  電源回路
３０２  出力ノード
３０４  出力トランジスタ
３１０  基準電圧源
３２０  帰還回路
３２２，３２４  ツェナーダイオード
３３０  第２整流素子
４００  制御回路
４１０  パルス変調器
Ｄ１  整流素子
５００  ＤＣ／ＤＣコンバータ
【図１】
2019140752.tif 000003
【図２】
2019140752.tif 000004
【図３】
2019140752.tif 000005
【図４】
2019140752.tif 000006
【図５】
2019140752.tif 000007
【図６】
2019140752.tif 000008
【図７】
2019140752.tif 000009
【図８】
2019140752.tif 000010