(57)【要約】【課題】本発明は、ビデオ処理システムを提供する。【解決手段】第１のデータを受信するメインチップと、メインチップに結合され、第２のデータを受信し、メインチップからの第１のデータと第２のデータの少なくとも１つに対してビデオ処理を行って、ディスプレイパネルを駆動する処理チップと、を含み、第１のデータに含まれている第１のビデオ又は第２のデータに含まれている第２のビデオは、少なくとも８Ｋスーパーハイクオリティである第１の解像度を有するビデオ処理システム。【選択図】図１Ａ
2019140679.tif 000002
【特許請求の範囲】
【請求項１】
第１のデータを受信するためのメインチップと、
前記メインチップに結合され、第２のデータを受信し、前記メインチップからの前記第１のデータと前記第２のデータの少なくとも１つに対してビデオ処理を行って、ディスプレイパネルを駆動することに用いられる処理チップと、
を含み、
前記第１のデータに含まれている第１のビデオ又は前記第２のデータに含まれている第２のビデオは、少なくとも８Ｋスーパーハイクオリティである第１の解像度を有するビデオ処理システム。
【請求項２】
前記第１のビデオが前記第１の解像度よりも低い第２の解像度を有すると、前記メインチップは前記第１のビデオを処理することに用いられる請求項１に記載のビデオ処理システム。
【請求項３】
前記第１のビデオが前記第１の解像度に等しい第２の解像度を有すると、前記メインチップは前記第１のデータに含まれている前記第１のビデオを圧縮ビデオデータ又はビデオストリームとして前記処理チップに送信し、且つ前記処理チップは前記圧縮ビデオデータ又は前記ビデオストリームに対して前記ビデオ処理を行うことに用いられる請求項１に記載のビデオ処理システム。
【請求項４】
前記第１のデータはビデオデータとキーデータを含み、前記ビデオデータが、前記第１のビデオ又は第１の画像がまもなく前記ディスプレイパネルの全画面領域に表示されるように指示し、前記キーデータが、前記全画面領域内の特定の領域を定義することに用いられ、前記特定の領域が、前記第２のビデオを表示することに用いられ、且つ前記処理チップが、更に前記ビデオデータと前記キーデータにより前記ビデオ処理を行って、ブレンディングビデオデータを表示するように前記ディスプレイパネルを駆動することに用いられる請求項１に記載のビデオ処理システム。
【請求項５】
前記メインチップは第１の伝送インターフェースを含み、前記処理チップは第２の伝送インターフェースを含み、前記メインチップと前記処理チップが前記第１の伝送インターフェースと前記第２の伝送インターフェースを介して前記第１のデータと前記第１のビデオに関連する少なくとも１つの制御信号を互いに伝送することに用いられ、且つ前記処理チップが前記少なくとも１つの制御信号に基づいて前記ビデオ処理を行う請求項１〜４の何れか１項に記載のビデオ処理システム。
【請求項６】
前記メインチップと前記処理チップは更に前記第１の伝送インターフェースと前記第２の伝送インターフェースを介してオンスクリーンディスプレイ情報を伝送することに用いられる請求項５に記載のビデオ処理システム。
【請求項７】
前記メインチップは第１の伝送インターフェースを含み、前記処理チップは第２の伝送インターフェースを含み、前記メインチップと前記処理チップが前記第１の伝送インターフェースと前記第２の伝送インターフェースを介して前記第１のデータと少なくとも１つのブレンディング係数を伝送することに用いられ、ただし、前記第１のデータが第１のビデオデータを含み、且つ前記処理チップが前記第１のビデオデータ、少なくとも１つのブレンディング係数及び前記第２のデータに基づいて前記ビデオ処理を行って、ディスプレイパネルを駆動するようにブレンディングビデオデータを生成する請求項１〜４の何れか１項に記載のビデオ処理システム。
【請求項８】
前記少なくとも１つのブレンディング係数が前記第１のデータ内にカプセル化されて前記第１のデータと共に前記処理チップに伝送され、又は前記少なくとも１つのブレンディング係数と前記第１のデータが異なる時間区間で前記メインチップから前記処理チップに伝送される請求項７に記載のビデオ処理システム。
【請求項９】
前記ブレンディングビデオデータに応じて、前記ディスプレイパネルは、
前記第１のビデオデータの第１の部分を表示することに用いられる第１の領域と、
前記第１のビデオデータの第２の部分を表示することに用いられる第２の領域と、
を含み、
前記第２の部分と前記第２のビデオとブレンディングされる請求項７に記載のビデオ処理システム。
【請求項１０】
メインチップに結合されて、前記メインチップからの第１のデータを受信するための第１の伝送インターフェースと、
前記第１の伝送インターフェースに結合され、前記第１のデータにおける第１のビデオ又は第２のデータの第２のビデオの少なくとも１つによりビデオ処理を行って、ディスプレイパネルを駆動することに用いられるビデオ処理回路システムと、
を含み、
前記第２のビデオの解像度範囲は前記第１のビデオの解像度範囲のスーパーセットであり、且つ前記第２のビデオの前記解像度範囲の最大値は少なくとも８Ｋスーパーハイクオリティである処理チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ処理システムに関し、特に少なくとも８Ｋスーパーハイクオリティの最大解像度を有するビデオを処理可能なビデオ処理システムに関する。
【背景技術】
【０００２】
より高いビデオ品質を追求するために、ビデオデータの解像度は急速に増加した。しかしながら、より高い解像度のビデオデータは、例えば、高いデータ転送速度、より高いデータスループットなどを必要とするなど、ビデオデータを処理することに対するより高い要求を表す。このようにして、従来のチップの中には、標準で最大の解像度を有するビデオデータを処理できない。
なお、本発明に関して記載すべき先行技術文献はない。出願人が知っている先行技術が文献公知発明に係るものではないからである。
【発明の概要】
【０００３】
上記の問題を解決するために、本発明のいくつかの態様は、第１のデータを受信するためのメインチップと、メインチップに結合され（ｃｏｕｐｌｅｄ）、第２のデータを受信し、メインチップからの第１のデータと第２のデータの少なくとも１つに対してビデオ処理を行って、ディスプレイパネルを駆動することに用いられる処理チップと、を含み、第１のデータに含まれている第１のビデオ又は第２のデータに含まれている第２のビデオは、少なくとも８Ｋスーパーハイクオリティである第１の解像度を有するビデオ処理システムを提供する。
【０００４】
本発明のいくつかの態様は、メインチップに結合されて、メインチップからの第１のデータを受信するための第１の伝送インターフェースと、第１の伝送インターフェースに結合され、第１のデータにおける第１のビデオ又は第２のデータの第２のビデオの少なくとも１つによりビデオ処理を行って、ディスプレイパネルを駆動することに用いられるビデオ処理回路システムと、を含み、第２のビデオの解像度範囲が第１のビデオの解像度範囲のスーパーセット（ｓｕｐｅｒｓｅｔ）であり、且つ第２のビデオの解像度範囲の最大値が少なくとも８Ｋスーパーハイクオリティである処理チップを提供する。
【０００５】
要するに、上記の少なくとも１つの実施例における処理チップにより、ビデオ処理システムは、８Ｋスーパーハイクオリティ解像度又はその後継標準におけるより高い解像度を有するビデオデータを処理することができる。
【図面の簡単な説明】
【０００６】
本発明に添付される図面に関する説明は以下の通りである。
【図１Ａ】本発明のいくつかの実施例によるビデオ処理システムを示す模式図である。
【図１Ｂ】本発明のいくつかの実施例による図１Ａの処理チップの回路を示す模式図である。
【図２】本発明のいくつかの実施例による図１Ａのメインチップからのビデオデータと処理チップからのビデオデータをブレンディングする過程を示す模式図である。
【図３】本発明のいくつかの実施例による図１Ａのメインチップからのビデオデータと処理チップからのビデオデータをブレンディングする過程を示す模式図である。
【図４】本発明のいくつかの実施例による図１Ａのメインチップが画像データと少なくとも１つのブレンディング係数を処理チップに伝送する過程を示す模式図である。
【図５Ａ】本発明のいくつかの実施例によるより多くの処理チップを有する図１Ａのビデオ処理システムを示す模式図である。
【図５Ｂ】本発明のいくつかの実施例によるビデオウォールアプリケーションを示す模式図である。
【発明を実施するための形態】
【０００７】
図１Ａは、本発明のいくつかの実施例によるビデオ処理システム１００を示す模式図である。ある実施例において、ビデオ処理システム１００は解像度範囲を有するビデオの処理に用いられてよく、この解像度範囲の最大値が少なくとも８Ｋスーパーハイクオリティ（ｕｌｔｒａ  ｈｉｇｈ  ｄｅｆｉｎｉｔｉｏｎ；ＵＨＤ）である。
【０００８】
図１Ａに示すように、ディスプレイパネル１００Ａはビデオ処理システム１００に結合されて、ビデオ処理システム１００によって処理されるデータに基づいてビデオを表示する。ある実施例において、ビデオ処理システム１００は処理後のビデオデータと１つ又は複数の制御信号ＳＣ１をディスプレイパネル１００Ａにおける少なくとも１つのコントローラーに伝送して、ディスプレイパネル１００Ａを駆動する。ある実施例において、ディスプレイパネル１００Ａにおける少なくとも１つのコントローラーは、タイミングコントローラー、ソースドライバ、ゲートドライバ等を含んでよい。ある実施例において、ディスプレイパネル１００Ａは、８Ｋ  ＵＨＤ又はより高い解像度を有する。
【０００９】
ある実施例において、ビデオ処理システム１００はメインチップ１１０と処理チップ１２０を含む。ある実施例において、メインチップ１１０は伝送インターフェース１１１を含み、且つ処理チップ１２０は伝送インターフェース１２２を含む。ある実施例において、メインチップ１１０と処理チップ１２０は伝送インターフェース１１１と１２２を介して各種類の情報（例えばビデオデータ、制御信号、オンスクリーンディスプレイ（ｏｎ−ｓｃｒｅｅｎ  ｄｉｓｐｌａｙ；ＯＳＤ）情報、オーディオデータ等）を互いに伝送するように構成される。
【００１０】
ある実施例において、メインチップ１１０はデータＤ１に基づいてビデオ処理及び／又はオーディオ処理を行って、データＤ１内に含まれている画像及び／又はビデオを表示するようにディスプレイパネル１００Ａを駆動する。ある実施例において、データＤ１に含まれているビデオＳＶ１は第１の所定の解像度を有する。ある実施例において、この第１の所定の解像度は８Ｋ  ＵＨＤよりも低い。
【００１１】
ある実施例において、符号化ビデオストリームＥＶはデータＤ１内に含まれてもよい。ある実施例において、符号化ビデオストリームＥＶは４Ｋよりも高い解像度（例えば８Ｋであってよい）を有してよい。ある実施例において、メインチップ１１０はこの符号化ビデオストリームＥＶを処理できない可能性がある。この場合、メインチップ１１０は伝送インターフェース１１１と１２２を介して符号化ビデオストリームＥＶを処理チップ１２０に伝送することができる。このように、符号化ビデオストリームＥＶは処理チップ１２０によって処理されることができる。ある実施例において、符号化ビデオストリームＥＶは無線伝送を介してネットワーク又はラジオから受信することができる。
【００１２】
ある実施例において、伝送インターフェース１１１と１２２は少なくとも１つのプロトコルによって実施されてよく、前記少なくとも１つのプロトコルがユニバーサルシリアルバス（ＵＳＢ）、集積回路バス（Ｉ２Ｃ）等を含んでよい。ある実施例において、伝送インターフェース１１１と１２２は非圧縮ビデオデータを伝送する又は受信することに用いられてよい。例えば、データＤ１に関連する非圧縮ビデオデータは伝送インターフェース１１１を介して処理チップ１２０に伝送されてよい。いくつかの非圧縮ビデオデータを伝送した実施例において、伝送インターフェース１１１と１２２はＶ−ｂｙ−Ｏｎｅ、高解像度マルチメディアインターフェース（ＨＤＭＩ（登録商標））等によって実施されてよい。上記の伝送インターフェース１１１と１２２を実施するための少なくとも１つのプロトコルのタイプは例示に用いられ、且つ本発明はこれに限定されない。
【００１３】
ある実施例において、メインチップ１１０は、１つ又は複数の入力インターフェース（未図示）を提供して、データＤ１を受信するように１つ又は複数の外部オーディオ／ビデオ（ａｕｄｉｏ／ｖｉｄｅｏ；Ａ／Ｖ）ソースに接続されることに用いられる。ある実施例において、前記１つ又は複数の入力インターフェースは、デジタルビデオインターフェース（ＤＶＩ）、ＨＤＭＩ、ディスプレイポート、ＵＳＢ、ラジオ、ネットワーク等を含んでよい。ある実施例において、メインチップ１１０は無線伝送インターフェース（未図示）、例えばＷｉ−Ｆｉ、モバイルネットワークインターフェース等を提供することができる。上記メインチップ１１０に提供される各種類のインターフェースのタイプは例示に用いられ、且つ本発明はこれに限定されない。
【００１４】
ある実施例において、処理チップ１２０はデータＤ２に基づいてビデオ処理及び／又はオーディオ処理を行う。ある実施例において、データＤ２に含まれているビデオＳＶ２は第２の所定の解像度を有する。ある実施例において、第２の所定の解像度の最大値は第１の所定の解像度よりも高い。ある実施例において、第２の所定の解像度の最大値は４Ｋよりも高い。ある実施例において、第２の所定の解像度の最大値は８Ｋ  ＵＨＤ又は業界標準のにおける８Ｋ解像度の後継者であってよい。ある実施例において、メインチップ１１０は既存のテレビチップによって実施されてよい。これにより、処理チップ１２０との協力オペレーションにより、より高い解像度を有するビデオの処理能力を実現する。
【００１５】
ある実施例において、処理チップ１２０はビデオデータに基づいてビデオ処理を行ってよく、ビデオデータがメインチップ１１０からのデータＤ１に関連する。言い換えれば、処理チップ１２０は第１の所定の解像度及び／又は第２の所定の解像度を有するビデオデータの処理と互換性がある。別の言い方をすると、処理チップ１２０によって処理され得るビデオデータの解像度範囲はメインチップ１１０によって処理され得るビデオデータの解像度範囲のスーパーセットである。例えば、処理チップ１２０によって処理されるビデオ（例えばビデオＳＶ２）の解像度は第２の所定の解像度の最大値（例えば８Ｋ  ＵＨＤ）よりも低く又はこれに等しい任意の解像度、例えば４８０Ｐ、７２０Ｐ、１０８０Ｐ、２Ｋ、４Ｋ及び／又は８Ｋ  ＵＨＤであってよい。メインチップ１１０によって処理されるビデオ（例えばビデオＳＶ１）の解像度は第１の所定の解像度の最大値（例えば４Ｋ）よりも低く又はこれに等しい任意の解像度、例えば４８０Ｐ、７２０Ｐ、１０８０Ｐ、２Ｋ及び／又は４Ｋであってよい。
【００１６】
ある実施例において、処理チップ１２０は初期解像度を有するビデオデータ（例えばビデオＳＶ１又はＳＶ２）を新解像度を有するビデオデータに変換することができ、初期解像度が第２の所定の解像度の最大値よりも低く、且つ新解像度が初期解像度よりも高く第２の所定の解像度の最大値よりも低く又はこれに等しい。ある実施例において、ディスプレイパネル１００Ａの要求を満たすように、処理チップ１２０はビデオデータのフレームレート（ｆｒａｍｅ  ｒａｔｅ）を高めてよい。ある実施例において、メインチップ１１０又は処理チップ１２０によって実行されるビデオ処理は、ビデオコーデック操作、デインターリーブ操作、スケーリング操作、アナログデジタル変換、デジタルアナログ変換及び／又はＯＳＤ画像レンダリング／ミキシング（ｍｉｘｉｎｇ）／ブレンディング（ｂｌｅｎｄｉｎｇ）等の操作を含んでよい。
【００１７】
ある実施例において、処理チップ１２０は、データＤ２を受信するように外部ビデオソースに接続されることに用いられる入力インターフェース１２１を含む。ある実施例において、入力インターフェース１２１は第２の所定の解像度を有する画像フォーマットを十分にサポートする能力が付与される。例えば、入力インターフェース１２１はネイティブ８Ｋビデオソースの入力をサポートすることができる。
【００１８】
ある実施例において、入力インターフェース１２１のタイプは、ディスプレイポート、ビデオストリーム、ＨＤＭＩ及び／又は後続きの第２の所定の解像度よりも高く又はこれに等しいビデオデータを伝送することを十分にサポートするインターフェースを含んでよい。上記入力インターフェース１２１に関するタイプは例示に用いられ、且つ本発明はこれに限定されない。
【００１９】
ある実施例において、メインチップ１１０は伝送インターフェース１１１を介して圧縮ビデオデータＣＶＤ（例えばデータＤ１に含まれているビデオ、データＤ１の圧縮結果、又はビデオストリーム）及び圧縮ビデオデータＣＶＤに関するフレームフラグ（ｆｒａｍｅ  ｆｌａｇ）のナンバリング情報（複数の制御信号ＣＮに含まれてよい）を処理チップ１２０に伝送することができる。これにより、処理チップ１２０は圧縮ビデオデータＣＶＤとフレームフラグのナンバリングによりビデオ処理を行って、ディスプレイパネル１００Ａを駆動するようにＡ／Ｖ同期ビデオデータを生成する。ある実施例において、処理チップ１２０に伝送される前に、圧縮ビデオデータＣＶＤに含まれている画像／ビデオはＯＳＤ画像と重なる。ある実施例において、圧縮ビデオデータＣＶＤは第２の所定の解像度よりも低く又はこれに等しい解像度を有する。
【００２０】
ある実施例において、メインチップ１１０はデータＤ１に基づいて圧縮ビデオデータＣＶＤを生成する。ある実施例において、データＤ１に含まれているビデオＳＶ１は第２の所定の解像度の最大値に等しい解像度を有してよい。この条件で、ビデオＳＶ１を処理するために、メインチップ１１０は圧縮ビデオデータＣＶＤを生成するようにデータＤ１に関するビデオデータを圧縮させてよく、データＤ１に関するビデオデータがビデオＳＶ１に対応する。このようにして、処理チップ１２０は圧縮ビデオデータＣＶＤに対してビデオ処理を行って、ディスプレイパネル１００Ａを駆動する。各実施例において、メインチップ１１０と処理チップ１２０のそれぞれはオーディオデータを処理することができる。ある実施例において、スピーカー（未図示）が用いられてメインチップ１１０を介して駆動され、且つ処理チップ１２０が伝送インターフェース１２２を介してデータＤ２に含まれているオーディオデータＡＤ２をメインチップ１１０に伝送する。これにより、メインチップ１１０はオーディオデータＡＤ２に基づいてオーディオ処理を行って、スピーカーを介して音声を出力する。ある実施例において、スピーカー（未図示）が用いられて処理チップ１２０を介して駆動され、且つメインチップ１１０が伝送インターフェース１１１を介してデータＤ１に含まれているオーディオデータＡＤ１を処理チップ１２０伝送して、スピーカーを介して音声を出力する。
【００２１】
ある実施例において、オーディオデータＡＤ１又はＡＤ２はオーディオパルス符号化変調データである。ある実施例において、オーディオデータＡＤ１又はＡＤ２はオーディオ圧縮データである。上記オーディオデータＡＤ１又はＡＤ２に関するデータフォーマットは例示に用いられ、且つ本発明はこれに限定されない。
【００２２】
各実施例において、メインチップ１１０と処理チップ１２０はビデオ／オーディオ処理を行うように伝送インターフェース１１１と１２２を介して各制御信号ＣＮを交換することに用いられる。ある実施例において、制御信号ＣＮはビデオストリーム（例えば圧縮ビデオデータＣＶＤ）のタイミング情報、フレームフラグのナンバリング情報、ビデオサイズ、位置及び各種類のビデオ伝送及び／又はビデオ処理に用いられるパラメータ情報を含む。ある実施例において、制御信号ＣＮを伝送するために、伝送インターフェース１１１と１２２はＩ２Ｃ又は他の適切なプロトコルによって実施されてよい。
【００２３】
また、ある実施例において、処理チップ１２０は複数のレジスター（未図示）を含む。複数のレジスターは処理チップ１２０の構成及び／又は処理チップ１２０によって実行されるビデオ／画像処理の関連パラメータの設定に用いられる。ある実施例において、複数の制御信号ＣＮは複数のレジスターのデータ値、アドレス値とインデックス値を示すことができる。上記制御信号ＣＮに関するタイプは例示に用いられ、且つ本発明はこれに限定されない。
【００２４】
ある実施例において、ＯＳＤ画像をまもなく処理する場合、ＯＳＤ情報はメインチップ１１０と処理チップ１２０の間に交換されることができ、少なくとも１つのブレンディング係数を含む。ある実施例において、少なくとも１つのブレンディング係数はαパラメータを含むが、本発明はこれに限定されない。
【００２５】
図１Ａに示されるメインチップ１１０と処理チップ１２０及び伝送インターフェース１１１と１２２の数は例示に用いられ、且つ本発明はこれに限定されない。ある実施例において、２つ又はより多くの伝送インターフェース１１１はメインチップ１１０に用いられ、メインチップ１１０がそれぞれ異なる伝送インターフェース１１１を介して各種類の情報を処理チップ１２０に送受信する。同様に、ある実施例において、２つ又はより多くの伝送インターフェース１２２は処理チップ１２０内に用いられ、処理チップ１２０がそれぞれ異なる伝送インターフェース１２２を介して各種類の情報をメインチップ１１０に送受信する。ある実施例において、２つ又はより多くの処理チップ１２０は画像処理を強化するために使用されてもよい。
【００２６】
図１Ａと図１Ｂを参照されたい。図１Ｂは、本発明のいくつかの実施例による図１Ａの処理チップ１２０の回路を示す模式図である。ある実施例において、メインチップ１１０と処理チップ１２０のそれぞれは特定用途向けＩＣ（ＡＳＩＣ、ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）によって実現できる。図１Ｂの例に示すように、処理チップ１２０の主要部分は、ビデオ処理回路システム１２３及びＯＳＤ画像エンジン回路システム１２４を含んでよく、上記両方が各実施例に検討される各種類の操作に用いられてよい。ビデオ処理回路システム１２３はビデオデータを受信するように複数の伝送インターフェース１２１と１２２に結合されて、更に前記の各実施例に検討されるビデオ／オーディオ処理を行う。ある実施例において、ビデオ処理回路システム１２３は、ビデオ（とオーディオ）コーデック回路（即ちエンコーダとデコーダ）、画像エンジン回路、デインターリーブ処理回路、アナログデジタル変換器、デジタルアナログ変換器等を含んでよい。ＯＳＤ画像エンジン回路システム１２４はＯＳＤ情報に基づいてＯＳＤ画像レンダリング／ミキシング（ｍｉｘｉｎｇ）／ブレンディング（ｂｌｅｎｄｉｎｇ）操作を行って、ＯＳＤ情報に含まれているＯＳＤ画像データとビデオ（例えばビデオＳＶ１又はＳＶ２）をブレンディングしてよい。ある実施例において、処理チップ１２０はビデオ処理回路システム１２３から独立しているオーディオ処理回路（未図示）を含み、オーディオ処理回路が、オーディオデータＡＤ２を処理するように、オーディオコーデック回路（及びエンコーダとデコーダ）を含んでよい。
【００２７】
上記処理チップ１２０に関する実施形態、操作及び／又は機能は例示に用いられ、且つ本発明はこれに限定されない。
【００２８】
図１Ａと図２を合わせて参照すると、図２は、本発明のいくつかの実施例による図１Ａのメインチップ１１０からのビデオデータと処理チップ１２０からのビデオデータをブレンディングする過程を示す模式図である。
【００２９】
操作Ｓ２−１において、データＤ１に関連するビデオデータはメインチップ１１０を介して処理チップ１２０に伝送される。図２に示される例において、全画面ビデオデータ２０１とキーデータ２０２はビデオデータに含まれ、ビデオデータが図１ＡにおけるデータＤ１に関連する。ある実施例において、全画面ビデオデータ２０１はビデオＳＶ１及び／又はＯＳＤ／ユーザインターフェース画像を含み、上記両方が図１Ａにおけるディスプレイパネル１００Ａの全画面（スクリーン）領域によって表示される。ある実施例において、キーデータ２０２は図１Ａのディスプレイパネル１００Ａの領域Ａ−１を定義することに用いられる。ある実施例において、キーデータ２０２は特定のコードによって実施されることができる。ある実施例において、キーデータ２０２は特定集合のデータ値（例えばピクセル値、ＲＧＢ値、ピクセルインデックス又はその上記の組み合わせ）であってよい。上記キーデータ２０２に関する実施形態は例示に用いられ、且つ本発明はこれに限定されない。
【００３０】
操作Ｓ２−２において、処理チップ１２０は全画面ビデオデータ２０１、キーデータ２０２及び処理チップ１２０によって処理されるビデオデータに基づいてビデオ処理を行って、ブレンディングビデオデータ２０３を表示するようにディスプレイパネル１００Ａを駆動する。ある実施例において、領域Ａ−１はディスプレイパネル１００Ａにおける領域Ａ−１が処理チップ１２０によって処理された後のビデオデータを表示することに用いられる。処理チップ１２０はキーデータ２０２における特定のコードを識別することにより領域Ａ−１が得られ、ビデオ処理を行ってディスプレイパネル１００Ａにおける領域Ａ−１と処理チップ１２０によって処理されたビデオデータをブレンディングする。ある実施例において、処理チップ１２０によって処理されたビデオデータはデータＤ２に含まれているビデオＳＶ２（又は画像）或いはメインチップ１１０からの圧縮ビデオデータＣＶＤを含む。ある実施例において、領域Ａ−１はディスプレイパネル１００Ａの総領域よりも小さい面積を有する。この条件で、領域Ａ−１のサイズと一致するように、処理チップ１２０はデータＤ２に含まれている画像又はビデオのサイズを縮小することができる。
【００３１】
操作Ｓ２−１とＳ２−２により、処理チップ１２０によって処理されるビデオデータはメインチップ１１０によって処理されるビデオデータと重なってよい。非限定的な例において、処理チップ１２０は領域Ａ−１でビデオを表示することができ、ディスプレイパネル１００Ａの残りの領域にユーザーインターフェース（例えば、制御列、音量調整列、情報列等）を表示することができる。
【００３２】
各実施例において、前記挙げられたビデオデータは画像データであってよい。
【００３３】
図３は、本発明のいくつかの実施例による図１Ａのメインチップ１１０からのビデオデータと処理チップ１２０からのビデオデータをブレンディングする過程を示す模式図である。
【００３４】
ある実施例において、「スペースシェアリング」の技術により、メインチップ１１０からビデオデータ（例えばビデオ／ＯＳＤ／ユーザインターフェース）及び少なくとも１つのブレンディング係数を処理チップ１２０に伝送することができる。Ｓ３−１操作において、メインチップ１１０は全画面ビデオデータ３０１（ビデオデータ３０１Ａ及び少なくとも１つのブレンディング係数３０１Ｂを含む）を処理チップ１２０に伝送する。図３のいくつかの例において、少なくとも１つのブレンディング係数３０１Ｂは全画面ビデオデータ３０１内にカプセル化される。同様に、少なくとも１つのブレンディング係数３０１Ｂは全画面ビデオデータ３０１の空間を共有することにより伝送される。
【００３５】
ある実施例において、少なくとも１つのブレンディング係数３０１Ｂは全画面ビデオデータ３０１に含まれているピクセルデータ（例えばビデオデータ３０１Ａの複数のピクセルデータ値）に伴って伝送される。ある実施例において、図１Ａにおける伝送インターフェース１１１は、ピクセルデータと少なくとも１つのブレンディング係数３０１Ｂを共に伝送するように、Ｖ−ｂｙ−ｏｎｅインターフェースの４バイトモード又は５バイトモードによって実施される。図３に示される少なくとも１つのブレンディング係数３０１Ｂは例示に用いられ、且つ本発明はこれに限定されない。
【００３６】
Ｓ３−２操作において、処理チップ１２０は全画面ビデオデータ３０１とデータＤ２に基づいてビデオ処理を行って、メインチップ１１０からのビデオデータと処理チップ１２０からのビデオデータ（例えば図１ＡにおけるビデオＳＶ２）をブレンディングして、ブレンディングビデオデータ３０２を生成する。ある実施例において、図３に示すように、ブレンディングビデオデータ３０２は複数の領域３０２Ａと３０２Ｂを含み、領域３０２Ａが全画面ビデオデータ３０１に含まれている画像又はビデオを表示することに用いられ、且つ領域３０２Ｂにおいて、全画面ビデオデータ３０１に含まれている画像又はビデオ（例えばビデオデータ３０１Ａ）は少なくとも１つのブレンディング係数３０１ＢとビデオＳＶ２に基づいてαブレンディングを行うことができる。
【００３７】
他の実施例において、領域３０２Ａは一部のビデオデータ３０１Ａ（例えばビデオ／ＯＳＤ／ユーザインターフェース）を表示することに用いられ、且つ少なくとも１つのブレンディング係数３０１Ｂに基づいてビデオＳＶ２とαブレンディングを行う他の部分のビデオデータ３０１Ａが領域３０２Ｂに表示される。
【００３８】
図４は、本発明のいくつかの実施例による図１Ａのメインチップ１１０が画像データと少なくとも１つのブレンディング係数を処理チップ１２０に伝送する過程を示す模式図である。
【００３９】
ある実施例において、「タイムシェアリング」（又は「タイムスタンプ」と言われる）の技術により、メインチップ１１０からビデオデータ及び少なくとも１つのブレンディング係数を処理チップ１２０に伝送することができる。図４の例に示すように、メインチップ１１０は全画面ビデオデータ４０１及び少なくとも１つのブレンディング係数４０２を交互に処理チップ１２０に伝送し、全画面ビデオデータ４０１が画像データ（例えば図４におけるユーザインターフェースデータ）を含む。詳しく言えば、２つのブレンディング係数４０２は時間区間Ｔ１とＴ５で伝送され、且つ３つの全画面ビデオデータ４０１（例えばユーザインターフェースデータ）は時間区間Ｔ２〜Ｔ４で伝送される。図３に示される複数の実施例と比べると、図４の複数の実施例において、少なくとも１つのブレンディング係数及び全画面ビデオデータは異なる時間区間で伝送される。
【００４０】
いくつかの代替実施例において、上記「スペースシェアリング」と「タイムシェアリング」の２つの技術は同時に採用されてよい。例えば、ビデオデータは時間区間Ｔｍで伝送され、且つ少なくとも１つのブレンディング係数及びＯＳＤ／ユーザインターフェースが含まれているパッケージデータは時間Ｔｎで伝送され、ＴｍがＴｎと異なる。
【００４１】
図５Ａは、本発明のいくつかの実施例によるより多くの処理チップ１２０を有する図１Ａのビデオ処理システム１００を示す模式図である。図５Ｂは、本発明のいくつかの実施例によるビデオウォールアプリケーションを示す模式図である。
【００４２】
ある実施例において、図１Ａのビデオ処理システム１００が少なくとも２つの処理チップ１２０を有すると、ビデオ処理システム１００はビデオウォールの形態で形成された複数のパネル（デイジーチェーン（ｄａｉｓｙ  ｃｈａｉｎ）と呼ばれてよい）に適用されることができる。例えば、図５Ａに示すように、４つの処理チップ１２０Ａ〜１２０Ｄはそれぞれ４つのディスプレイパネル１００Ａ〜１００Ｄに結合される。ある実施例において、図５Ｂに示すように、４つのディスプレイパネル１００Ａ〜１００Ｄはビデオウォールの構築に用いられる。
【００４３】
図５Ａにおけるいくつかの実施例において、処理チップ１２０Ａは、一部のビデオを表示させ処理後のデータＰＤ１を処理チップ１２０Ｂに伝送するようにディスプレイパネル１００Ａを駆動する。処理チップ１２０Ｂは、処理後のデータＰＤ１に基づいてビデオ／オーディオ処理を行って、一部のビデオを表示させ処理後のデータＰＤ２を処理チップ１２０Ｃに伝送するようにディスプレイパネル１００Ｂを駆動する。同様にして、複数の処理チップ１２０Ｃ〜１２０Ｄはそれぞれ複数のディスプレイパネル１００Ｃと１００Ｄを駆動することができる。このようにして、図５Ｂに示すように、ビデオは複数のディスプレイパネル１００Ａ〜１００Ｄからなるビデオウォールによって表示されることができる。
【００４４】
ある実施例において、ビデオ処理システム１００はテレビ、セットトップボックス（ｓｅｔ−ｔｏｐ  ｂｏｘ）及び／又は複数のスクリーンに適用されることができる。ある実施例において、ビデオ処理システム１００がセットトップボックスに適用される場合、処理チップ１２０は、処理後のデータを前記別の入力インターフェースに出力するように、別の入力インターフェース（例えば４組のＨＤＭＩの受信機）に結合されてよい。
【００４５】
要するに、上記少なくとも１つの実施例における処理チップにより、ビデオ処理システムは、８Ｋ  ＵＨＤ解像度又はその後継標準におけるより高い解像度を有するビデオデータを処理することができる。
【００４６】
上記内容でビデオ処理システム１００における各種類の機能性素子又はブロックは既に説明される。当業者であれば、ある実施例において、上記複数の機能性ブロックは、回路によって実施（１つ又は複数のプロセッサと符号化指令の制御で操作される専用の回路又は汎用回路であってよい）されることができ、一般的に複数のトランジスタ又は他の回路素子を含んでよく、上記トランジスタ又は回路素子が本文に説明される機能と操作により回路の動作を制御することに用いられることが理解できる。当業者であれば、回路素子の具体構造又は内部接続方式は、一般的にコンパイラ（例えばレジスター転送言語（ｒｅｇｉｓｔｅｒ  ｔｒａｎｓｆｅｒ  ｌａｎｇｕａｇｅ；ＲＴＬ）コンパイラ）によって決定されてよいことが更に理解できる。ＲＴＬコンパイラは、前記スクリプトが最終的な回路を製造するためのレイアウト形式であると解釈するように複数のスクリプトで動作して、これらのスクリプトがアセンブリ言語コードと非常によく似ている。ＲＴＬは、電子又はデジタルシステムにおける製造設計中の用途と使用方式が当技術分野において周知である。
【００４７】
本発明の実施形態を前記の通りに開示したが、これは、本発明を限定するものではなく、業者であれば、本発明の精神と範囲から逸脱しない限り、多様の変更や修飾を加えてもよく、したがって、本発明の保護範囲は、後の特許請求の範囲で指定した内容を基準とするものである。
【符号の説明】
【００４８】
１００  ビデオ処理システム
ＳＣ１、ＣＮ  制御信号
１２０  処理チップ
Ｄ１、Ｄ２  データ
ＥＶ  符号化ビデオストリーム
ＣＶＤ  圧縮ビデオデータ
１２３  ビデオ処理回路システム
Ｓ２−１、Ｓ２−２  操作
２０２  キーデータ
２０３、３０２  ブレンディングビデオデータ
３０１Ａ  ビデオデータ
３０２Ａ、３０２Ｂ  領域
４０１  全画面ビデオデータ
１２０Ａ〜１２０Ｄ  処理チップ
１１０  メインチップ
１１１、１２２  伝送インターフェース
ＳＶ１、ＳＶ２  ビデオ
１２１  入力インターフェース
ＡＤ１、ＡＤ２  オーディオデータ
１２４  ＯＳＤ画像エンジン回路システム
２０１、３０１  全画面ビデオデータ
Ａ−１  領域
Ｓ３−１、Ｓ３−２  操作
３０１Ｂ、４０２  少なくとも１つのブレンディング係数
Ｔ１〜Ｔ５  時間区間
ＰＤ１〜ＰＤ３  処理後のデータ
１００Ａ〜１００Ｄ  ディスプレイパネル
【図１Ａ】
2019140679.tif 000003
【図１Ｂ】
2019140679.tif 000004
【図２】
2019140679.tif 000005
【図３】
2019140679.tif 000006
【図４】
2019140679.tif 000007
【図５Ａ】
2019140679.tif 000008
【図５Ｂ】
2019140679.tif 000009