(57)【要約】【課題】  複数の半導体層を積層した光電変換装置において、より特性や信頼性を改善した光電変換装置を提供することを目的とする。【解決手段】  第１半導体層の上に形成された第１配線構造と、第２半導体層の上に形成された第２配線構造を有する。第１配線構造は、第１接続部と第３接続部を有する。第２配線構造は第２接続部と第４接続部を有する。第１接続部と第２接続部は、接合面において接触し、第３接続部と第４接続部も接合面において接触する。平面視において、第１接続部および第２接続部の少なくとも一方の面積は、第３接続部および第４接続部の少なくとも一方の面積とは異なる。【選択図】  図１
2019140237.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部が二次元状に設けられた第１半導体層と、
前記複数の光電変換部から出力された信号を処理する信号処理回路が設けられた第２半導体層と、
前記第１半導体層と前記第２半導体層の間に設けられた第１配線構造と、
前記第１配線構造と前記第２半導体層の間に設けられた第２配線構造と、を有し、
前記複数の光電変換部が設けられた撮像領域において、前記第１配線構造が有する第１接続部と、前記第２配線構造が有する第２接続部は、前記第１配線構造と前記第２配線構造の接合面において接触し、
前記撮像領域の周辺に設けられている周辺領域において、前記第１配線構造が有する第３接続部と、前記第２配線構造が有する第４接続部は、前記接合面において接触し、
前記第３接続部および前記第４接続部は、前記第１半導体層の前記撮像領域に設けられたトランジスタの電源線または駆動線と電気的に接続しており、
平面視において、前記第１接続部および前記第２接続部の少なくとも一方の面積は、前記第３接続部および前記第４接続部の少なくとも一方の面積とは異なることを特徴とする光電変換装置。
【請求項２】
前記第１接続部および前記第２接続部の少なくとも一方の面積は、前記第３接続部および前記第４接続部の少なくとも一方の面積よりも小さいことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第１接続部および前記第２接続部の少なくとも一方の面積は、前記第３接続部および前記第４接続部の少なくとも一方の面積よりも大きいことを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記第３接続部および前記第４接続部は、前記トランジスタの電源線と電気的に接続していることを特徴とする請求項２に記載の光電変換装置。
【請求項５】
前記第３接続部および前記第４接続部は、前記トランジスタの駆動線と電気的に接続していることを特徴とする請求項２から４のいずれか１項に記載の光電変換装置。
【請求項６】
前記第１半導体層に比較器の第１入力ノードを有し、
前記第２半導体層に前記比較器の出力ノードを有し、
前記第１入力ノードは、前記光電変換部で生じた信号電荷に基づく信号が入力されるノードであり、
前記第１接続部および前記第２接続部は、前記比較器の前記第１入力ノードと前記比較器の出力ノードとの間に設けられていることを特徴とする請求項２に記載の光電変換装置。
【請求項７】
前記第２半導体層に比較器の第１入力ノードと出力ノードを有し、
前記第１入力ノードは、前記光電変換部で生じた信号電荷に基づく信号が入力されるノードであり、
前記第１接続部および前記第２接続部は、前記比較器の前記第１入力ノードと前記光電変換部の間に設けられていることを特徴とする請求項２に記載の光電変換装置。
【請求項８】
複数の光電変換部が二次元状に設けられた第１半導体層と、
前記複数の光電変換部から出力された信号を処理する信号処理回路が設けられた第２半導体層と、
前記第１半導体層と前記第２半導体層の間に設けられた第１配線構造と、
前記第１配線構造と前記第２半導体層の間に設けられた第２配線構造と、を有し、
前記複数の光電変換部が設けられた撮像領域において、前記第１配線構造が有する第１接続部と、前記第２配線構造が有する第２接続部は、前記第１配線構造と前記第２配線構造の接合面において接触し、かつ、前記第１配線構造が有する第５接続部と、前記第２配線構造が有する第６接続部は、前記接合面において接触し、
前記第１接続部および前記第２接続部の少なくとも一方の面積は、前記第５接続部および前記第６接続部の少なくとも一方の面積よりも小さいことを特徴とする光電変換装置。
【請求項９】
前記第１半導体層に比較器の第１入力ノードを有し、
前記第２半導体層に前記比較器の出力ノードを有し、
前記第１入力ノードは、前記光電変換部で生じた信号電荷に基づく信号が入力されるノードであり、
前記第１接続部および前記第２接続部は、前記比較器の前記第１入力ノードと前記比較器の出力ノードとの間に設けられていることを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記第２半導体層に比較器の第１入力ノードと出力ノードを有し、
前記第１入力ノードは、前記光電変換部で生じた信号電荷に基づく信号が入力されるノードであり、
前記第１接続部および前記第２接続部は、前記比較器の前記第１入力ノードと前記光電変換部の間に設けられていることを特徴とする請求項８に記載の光電変換装置。
【請求項１１】
前記第１半導体層の前記撮像領域にトランジスタが設けられており、
前記第５接続部および前記第６接続部は、前記トランジスタの電源線と電気的に接続されていることを特徴とする請求項８から１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記第１半導体層の前記撮像領域にトランジスタが設けられており、
前記第５接続部および前記第６接続部は、前記トランジスタの駆動線と電気的に接続されていることを特徴とする請求項８から１１のいずれか１項に記載の光電変換装置。
【請求項１３】
第３半導体層と、
前記第２半導体層と前記第３半導体層の間に設けられた第３配線構造と、
前記第３配線構造と前記２半導体層との間に設けられた第４配線構造と、を有し、
前記撮像領域において、前記第３配線構造が有する第７接続部と、前記第４配線構造が有する第８接続部は、前記第３配線構造と前記第４配線構造の接合面において接触することを特徴とする請求項１から１２のいずれか１項に記載の光電変換装置。
【請求項１４】
前記第７接続部および前記第８接続部の少なくとも一方の面積は、前記第１接続部または前記第２接続部の面積と異なることを特徴とする請求項１３に記載の光電変換装置。
【請求項１５】
前記第７接続部および前記第８接続部の少なくとも一方の面積は、前記第１接続部または前記第２接続部の面積よりも小さいことを特徴とする請求項１３または１４に記載の光電変換装置。
【請求項１６】
前記第３半導体層には、前記第２半導体層からの出力を記録するメモリが設けられていることを特徴とする請求項１３から１５のいずれか１項に記載の光電変換装置。
【請求項１７】
請求項１から１６のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する処理装置と、
を有することを特徴とする撮像システム。
【請求項１８】
移動体であって、
請求項１から１６のいずれか１項に記載の光電変換装置と、
移動装置と、
前記光電変換装置から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体層を積層した光電変換装置および撮像システムに関する。
【背景技術】
【０００２】
光電変換装置において、複数の半導体層を積層することで、光電変換装置を小型化したり、大型化を抑制しつつ高性能化したりすることが可能となる。特許文献１には、第１半導体層を有する第１チップと、第２半導体層を有する第２チップとを積層した光電変換装置が記載されている。また、特許文献１には、第１チップの最上層の配線層に設けられた第１接続部と、第２チップの最上層の配線層に設けられた第２接続部を接合面で接触させ、第１チップと第２チップの電気的な接続を行うことも記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−３３８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術では、半導体層間の接続について十分に検討されておらず、光電変換装置の特性や信頼性について、改善の余地がある。
【０００５】
本発明は、複数の半導体層を積層した光電変換装置において、より特性や信頼性を改善した光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る光電変換装置の第１観点は、複数の光電変換部が二次元状に設けられた第１半導体層と、前記複数の光電変換部から出力された信号を処理する信号処理回路が設けられた第２半導体層と、前記第１半導体層と前記第２半導体層の間に設けられた第１配線構造と、前記第１配線構造と前記第２半導体層の間に設けられた第２配線構造と、を有し、前記複数の光電変換部が設けられた撮像領域において、前記第１配線構造が有する第１接続部と、前記第２配線構造が有する第２接続部は、前記第１配線構造と前記第２配線構造の接合面において接触し、前記撮像領域の周辺に設けられている周辺領域において、前記第１配線構造が有する第３接続部と、前記第２配線構造が有する第４接続部は、前記接合面において接触し、前記第３接続部および前記第４接続部は、前記第１半導体層の前記撮像領域に設けられたトランジスタの電源線または駆動線と電気的に接続しており、平面視において、前記第１接続部および前記第２接続部の少なくとも一方の面積は、前記第３接続部および前記第４接続部の少なくとも一方の面積とは異なることを特徴とする。
【０００７】
また、本発明に係る光電変換装置の第２観点は、複数の光電変換部が二次元状に設けられた第１半導体層と、前記複数の光電変換部から出力された信号を処理する信号処理回路が設けられた第２半導体層と、前記第１半導体層と前記第２半導体層の間に設けられた第１配線構造と、前記第１配線構造と前記第２半導体層の間に設けられた第２配線構造と、を有し、前記複数の光電変換部が設けられた撮像領域において、前記第１配線構造が有する第１接続部と、前記第２配線構造が有する第２接続部は、前記第１配線構造と前記第２配線構造の接合面において接触し、かつ、前記第１配線構造が有する第５接続部と、前記第２配線構造が有する第６接続部は、前記接合面において接触し、前記第１接続部および前記第２接続部の少なくとも一方の面積は、前記第５接続部および前記第６接続部の少なくとも一方の面積よりも小さいことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、複数の半導体層を積層した光電変換装置において、より特性や信頼性を改善した光電変換装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る光電変換装置の断面図および平面図である。
【図２】第１実施形態の効果を説明するための説明図である。
【図３】第１実施形態に係る光電変換装置の断面図および平面図である。
【図４】第１実施形態に係る光電変換装置の断面図および平面図である。
【図５】第１実施形態に係る光電変換装置の接続部の変形例を示す図である。
【図６】第１実施形態に係る光電変換装置の接続部の変形例を示す図である。
【図７】第１実施形態に係る光電変換装置の接続部の変形例を示す図である。
【図８】第１実施形態に係る光電変換装置の接続部の変形例を示す図である。
【図９】実施例１に係る光電変換装置の等価回路図である。
【図１０】実施例２に係る光電変換装置の等価回路図である。
【図１１】実施例３に係る光電変換装置の等価回路図である。
【図１２】実施例４に係る光電変換装置の等価回路図である。
【図１３】実施例５に係る光電変換装置の等価回路図である。
【図１４】実施例６に係る光電変換装置の等価回路図である。
【図１５】実施例７に係る光電変換装置の等価回路図である。
【図１６】実施例８に係る光電変換装置の等価回路図である。
【図１７】実施例９に係る光電変換装置の等価回路図である。
【図１８】実施例１０に係る光電変換装置の等価回路図である。
【図１９】第２実施形態に係る光電変換装置の断面図である。
【図２０】第２実施形態に係る光電変換装置の平面図である。
【図２１】第２実施形態に係る光電変換装置の断面図である。
【図２２】実施例１１に係る光電変換装置の等価回路図である。
【図２３】第３実施形態に係る撮像システムの構成図である。
【図２４】第４実施形態に係る撮像システムおよび移動体の構成図である。
【発明を実施するための形態】
【００１０】
（第１実施形態：２層構成の光電変換装置）
（１−１：撮像領域の接続部の面積＜周辺領域の接続部の面積）
図１（Ａ）は、本実施形態に係る光電変換装置の断面図である。本実施形態において、第１半導体層１０４を有する第１チップ１０１と、第２半導体層２０４を有する第２チップ２０１が積層されている。第１チップ１０１と第２チップが積層された方向を積層方向、積層方向に直交する方向を面内方向と称する。以下の説明で、平面視で２つの要素が重複するとは、２つの要素の一方の射影が、２つの要素の他方に投影される関係にあることを意味し、このときの投影は積層方向における投影であるものとする。
【００１１】
（第１チップ）
第１チップ１０１は、撮像領域４０１、撮像領域４０１のチップ端部に近い位置に設けられた周辺領域４０２、周辺領域よりも更にチップ端部に近い位置に設けられたパッド領域４０３を有する。すなわち、撮像領域４０１、周辺領域４０２、パッド領域４０３の順で、チップ端部に近くなっている。
【００１２】
第１半導体層１０４は、例えば、シリコンからなる層である。第１半導体層１０４には、素子分離領域１１５が設けられており、素子分離領域１１５によって、活性領域と非活性領域（フィールド領域）とが区分されている。ウエル１１７の中には、複数のトランジスタが設けられている。
【００１３】
第１半導体層１０４には、複数の画素が二次元状に配置されている。各画素は、少なくとも１つの光電変換部１１２を有する。図１においては、複数の画素のそれぞれに対して、光電変換部１１２、ゲート電極１１４、フローティング・ディフュージョン（以下、ＦＤという）１１３が設けられている。ゲート電極１１４に制御信号が与えられることにより、光電変換部１１２で蓄積された電荷はＦＤ１１３に転送される。このため、このトランジスタを転送トランジスタということもある。
【００１４】
ＦＤ１１３は、複数の光電変換部１１２で共有されていてもよい。例えば、４つの光電変換部で、１つのＦＤ１１３を共有していてもよい。
【００１５】
不図示であるが、第１半導体層１０４の撮像領域４０１には、光電変換部１１２で蓄積した電荷を排出する電荷排出トランジスタ（オーバーフロートランジスタ）を設けてもよい。また、同様に、撮像領域４０１には、ＦＤ１１３に接続するリセットトランジスタ、増幅トランジスタ、選択トランジスタ等のトランジスタを設けてもよい。これらのトランジスタを画素トランジスタということもある。
【００１６】
撮像に用いる複数の光電変換部１１２および複数の画素トランジスタが設けられている領域を撮像領域４０１という。あるいは、複数のマイクロレンズ１３１が設けられている領域のことを撮像領域４０１という。
【００１７】
撮像領域４０１と第１チップ１０１の端部との間には、周辺領域４０２が設けられている。図１（Ａ）に示すように、周辺領域４０２における第１半導体層１０４には、トランジスタを設けることができる。ただし、第１チップ１０１の周辺領域４０２には、トランジスタを設けなくてもよい。
【００１８】
第１半導体層１０４の表面１０５側には、第１配線構造１０７が設けられている。すなわち、第１半導体層１０４と第２半導体層１０４の間に、第１配線構造１０７が設けられている。第１配線構造１０７は、複数の絶縁層と、複数の配線層からなる。本実施形態では、複数の配線層として、配線層１２１と配線層１２２が設けられている。配線層１２２には、配線１２２ａと１２２ｂが設けられている。このように、ある配線層に設けられている配線のうち、特定の配線に着目する場合には、数字にアルファベットを付する。
【００１９】
配線１２２ａは撮像領域４０１に設けられている配線であり、配線１２２ｂは周辺領域４０２に設けられている配線である。配線層１２１と各トランジスタとの電気的接続を行うために、コンタクトプラグが設けられている。また、各配線層間、例えば、配線層１２１と配線層１２２との間の電気的接続を行うために、ビアプラグが設けられている。さらに、配線層１２１とウエル１１７との電気抵抗を低くするために、ウエル１１７の導電型と同じ導電型の半導体からなるウエルコンタクト部１１６が第１半導体層１０４に設けられている。
【００２０】
第１半導体層１０４と第１配線構造１０７の一部には、パッド開口１４３が形成され、配線層１２１と同じ層にパッド電極１４１が配されている。パッド電極１４１には、ボンディングワイヤ１４２が接続されている。ボンディングワイヤ１４２はバンプであってもよい。パッド電極１４１が設けられている領域をパッド領域４０３という。あるいは、パッド電極１４１が設けられた領域およびパッド電極１４１と直接的に接続されているトランジスタが設けられている領域をパッド領域４０３という。
【００２１】
第１半導体層１０４の裏面１０６側には、遮光部材１３３、誘電体膜１３４、カラーフィルタ１３２、マイクロレンズ１３１が設けられている。このような構成により、外部からの光は第１半導体層の裏面１０６側から入射されるように構成されており、いわゆる裏面照射型の光電変換装置となっている。
【００２２】
（第２チップ）
第２チップ２０１も、第１チップ１０１と同様に、撮像領域４０１、周辺領域４０２、パッド領域４０３を有する。第２チップ２０１は、光電変換部１１２から出力された信号を処理する信号処理回路を有する。信号処理回路としては、例えば、アナログ−デジタル変換部（ＡＤ変換部）がある。また、例えば、ＡＤ変換部の一部である比較器も、信号処理回路に相当する。
【００２３】
第２チップ２０１において、撮像領域４０１とは、第１チップ１０１に設けられている複数の光電変換部と平面視で重複する領域のことをいう。あるいは、第１チップ１０１に設けられているマイクロレンズ１３１と平面視で重複する領域のことをいう。
【００２４】
また、第２チップ２０１において、パッド領域４０３とは、第１チップ１０１に設けられているパッド電極１４１と重複する領域である。また、第２チップ２０１にパッド電極が設けられている場合には、第２チップ２０１に配されているパッド電極が設けられている領域である。あるいは、パッド電極と直接的に接続されているトランジスタが設けられているか、または、このトランジスタが設けられた領域と重複する領域である。
【００２５】
さらに、第２チップ２０１において、周辺領域４０２とは、撮像領域４０１とパッド領域４０３の間の領域である。
【００２６】
第２半導体層２０４は、例えば、シリコンであり、表面２０５と裏面２０６を有する。第２半導体層２０４の表面２０５側には、素子分離領域２１５が設けられており、第１チップ１０１と同様に、活性領域と非活性領域とが区分されている。第２半導体層２０４には、複数のトランジスタが設けられている。撮像領域４０１に設けられているトランジスタの構成要素として、ソース／ドレイン領域２１２ａ、２１３ａ、ゲート電極２１４ａ、ウエル領域２１６ａを図示している。また、周辺領域４０２に設けられているトランジスタの構成要素として、ソース／ドレイン領域２１２ｂ、２１３ｂ、ゲート電極２１４ａ、ウエル領域２１６ａを図示している。
【００２７】
第２半導体層２０４の表面２０５側には、第２配線構造２０７が設けられている。すなわち、第１配線構造１０７と第２半導体層２０４の間に、第２配線構造２０７が設けられている。第２配線構造２０７は、複数の絶縁層と、複数の配線層からなる。本実施形態では、複数の配線層として、配線層２２１と、配線層２２２と、配線層２２３が設けられている。
【００２８】
ここで、配線２２３ａは撮像領域４０１に設けられている配線であり、配線２２３ｂは周辺領域４０２に設けられている配線である。配線層２２１と各トランジスタとの電気的接続を行うために、コンタクトプラグが設けられている。各配線層間、例えば、配線層２２１と配線層２２２との間の電気的接続を行うために、ビアプラグが設けられている。
【００２９】
（第１チップと第２チップの接続）
第１チップ１０１の第１配線構造１０７の最上層の配線層１２２には、配線１２２ａおよび１２２ｂが配されている。また、第２チップ２０１の第２配線構造２０７の最上層の配線層２２３には、配線２２３ａおよび２２３ｂが配されている。接合面１００において、第１配線構造１０７の配線１２２ａ（第１接続部）は、第２配線構造２０７の配線２２３ａ（第２接続部）と接触している。また、接合面１００において、第１配線構造１０７の配線１２２ｂ（第３接続部）は、第２配線構造２０７の配線２２３ｂ（第４接続部）と接触している。
【００３０】
図１（Ｂ）は、図１（Ａ）における接合面１００に関して、第２チップ２０１から第１チップ１０１を観察した場合の平面図であり、第１配線構造１０７の配線１２２ａと、配線１２２ｂが図示されている。このように、平面視において、配線１２２ａ（第１接続部）の面積は、配線１２２ｂ（第３接続部）の面積よりも小さくなるように構成されている。また、不図示であるが、第１チップ１０１から第２チップ２０１を観察した場合には、第２配線構造２０７の配線２２３ａ（第２接続部）の面積は、配線２２３ｂ（第４接続部）の面積よりも小さくなるように構成されている。
【００３１】
なお、図１では、第１接続部の面積および第２接続部の面積が等しく、第３接続部の面積と第４接続部の面積が等しい例を示したが、これらのペアは必ずしも面積が等しくなくてもよい。
【００３２】
第２チップ２０１の周辺領域４０２に設けられたトランジスタは、例えば、第１チップ１０１の撮像領域４０１に設けられた画素トランジスタを駆動するためのパルス信号を伝達するためのトランジスタである。例えば、撮像領域４０１に設けられた画素トランジスタとしては、転送トランジスタ、リセットトランジスタ、オーバーフロートランジスタ、選択トランジスタなどが挙げられる。例えば、配線２２３ｂと配線１２２ｂに伝達された駆動パルス信号は、第１チップ１０１の撮像領域の行方向に延在し、かつ、画素行ごとに配置されている制御線に伝達される。制御線に伝達された駆動パルス信号は、撮像領域４０１に設けられた画素トランジスタのゲートに入力される。
【００３３】
また、配線２２３ｂと配線１２２ｂは、第１チップ１０１の撮像領域４０１に設けられたトランジスタの電源線と電気的に接続する場合もある。例えば、ウエルコンタクト部１１６を介して、ウエル１１７と電気的に接続するコンタクトプラグと、配線２２３ｂおよび配線１２２ｂが電気的に接続する。また、例えば、リセットトランジスタやオーバーフロートランジスタを介して、電圧が供給される電源線と、配線２２３ｂと配線１２２ｂが電気的に接続する。
【００３４】
（撮像領域の接続部の面積＜周辺領域の接続部の面積の効果（１））
本実施形態では、撮像領域に設けられている接続部の面積が、周辺領域に設けられている接続部の面積よりも小さい構成になっている。以下、この構成を採用することによる効果について説明する。
【００３５】
図２（Ａ）は、比較例を示した図である。第１チップ１０１の第１配線構造１０７と、第２チップ２０１の第２配線構造２０７を接合するに際しては、第１配線構造１０７の表面と、第２配線構造２０７の表面を平滑化しておく必要がある。そこで、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）が用いられる。ここで、図２（Ａ）に示すように、撮像領域４０１と周辺領域４０２とで、平面視で同じ面積を有する配線１２２ｃ、１２２ｄ、２２３ｃ、２２３ｄを設けることを想定する。この場合、ＣＭＰ工程において、周辺部に比較して中央部の方が研磨される量が多くなり、いわゆるディッシング４０４が発生してしまう。
【００３６】
他方、図２（Ｂ）は、撮像領域に設けられている配線１２２ａ、２２３ａの面積を、配線１２２ｂ、２２３ｂよりも小さくした構成である。絶縁膜は、配線を構成する材料よりも削れにくいため、配線の面積を小さくすれば、中央部の研磨量は低減される。この構成によれば、ＣＭＰ工程において、ディッシング４０４の発生を抑制することができるという効果がある。この結果、撮像領域４０１における配線同士（接続部同士）の接触不良などを低減することが可能となる。これにより、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００３７】
（撮像領域の接続部の面積＜周辺領域の接続部の面積の効果（２））
上記のとおり、配線２２３ｂと配線１２２ｂが、第１チップ１０１の撮像領域４０１に設けられたトランジスタの電源線と電気的に接続している場合がある。例えば、パッド電極１４１に直接的に接続している場合には、駆動力が大きいため、配線の抵抗はさほど問題にならない。しかし、パッド電極１４１と直接接続しておらず、トランジスタ等を介して、第１チップ１０１の撮像領域の電源線と接続する場合には、駆動力は相対的に小さくなる。この場合、電源線と接続する配線２２３ｂと配線１２２ｂの電気抵抗はできるだけ下げることが好ましい。配線の電気抵抗が高い場合には、電源線の電圧値が所定の値になるまでに時間がかかり、画質に影響を与える可能性があるからである。そこで、本実施形態では、平面視において、配線１２２ｂと２２３ｂの面積を、配線１２２ａと２２３ａの面積よりも大きくしている。これにより、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００３８】
（撮像領域の接続部の面積＜周辺領域の接続部の面積の効果（３））
上記のとおり、第２チップ２０１の周辺領域４０２に設けられたトランジスタは、例えば、第１チップ１０１の撮像領域４０１に設けられた画素トランジスタを駆動するためのパルス信号を伝達するためのトランジスタである。例えば、画素トランジスタとしては、転送トランジスタ、リセットトランジスタ、オーバーフロートランジスタ、選択トランジスタなどが挙げられる。配線２２３ｂと配線１２２ｂを介して、第２チップ２０１から第１チップ１０１に伝達されたパルス信号は、撮像領域に設けられた画素行に対応して設けられた複数の駆動線に分配される。この駆動線となる配線は、第１配線構造１０７に設けられる。このため、ある箇所の配線２２３ｂと配線１２２ｂに接触不良が生じると、少なくとも１行分の画素に影響を及ぼすことになる。配線１２２ｂと配線２２３ｂの面積を、配線１２２ａや２２３ａの面積よりも大きくすれば、接触不良を低減することができる。この結果、信頼性を向上させた光電変換装置を提供することができる。
【００３９】
なお、図１（Ｂ）では、撮像領域４０１には小さい面積の配線（配線１２２ａ）のみが配されており、周辺領域４０２には大きい面積の配線（配線１２２ｂ）のみが配されている例を示した。しかし、撮像領域４０１には、配線１２２ａよりも面積が大きい配線が混在して配されていてもよい。また、周辺領域４０２には、配線１２２ｂよりも面積が小さい配線が混在して配されていてもよい。以下で説明する実施形態でも同様である。
【００４０】
（１−２：撮像領域の接続部の面積＞周辺領域の接続部の面積）
図３は、本実施形態に係る光電変換装置の断面図と平面図である。同じ符号を付した要素は、同じ機能を奏する要素である。図１と異なるところは、平面視において、配線１２２ｅ（第１接続部）および配線２２３ｅ（第２接続部）の面積が、配線１２２ｆ（第３接続部）および配線２２３ｆ（第４接続部）の面積よりも、大きくなっている点である。つまり、接続部の面積の関係が図１とは逆になっている。
【００４１】
図３（Ａ）は、本実施形態に係る光電変換装置の断面図であり、上記条件を満たしている。また、図３（Ｂ）は、第２チップ２０１側から第１チップ１０１側を観察した場合の、図３（Ａ）の接合面１００における平面図である。配線１２２ｆ（第３接続部）の面積は、第１配線構造１０７の配線１２２ｅ（第１接続部）の面積よりも小さくなるように構成されている。また、不図示ではあるが、第１チップ１０１から第２チップ２０１を観察した場合には、配線２２３ｆ（第４接続部）の面積は、配線２２３ｅ（第２接続部）の面積よりも小さくなるように構成されている。
【００４２】
（撮像領域の接続部の面積＞周辺領域の接続部の面積の効果（１））
第２チップ２０１の周辺領域４０２に設けられたトランジスタは、例えば、第１チップ１０１の撮像領域４０１に設けられた画素トランジスタを駆動するためのパルス信号を伝達するためのトランジスタである。例えば、画素トランジスタとしては、転送トランジスタ、リセットトランジスタ、オーバーフロートランジスタ、選択トランジスタなどが挙げられる。そのため、配線２２３ｆと配線１２２ｆを大きくすると、これらの配線の上下、あるいは、左右に配置されている配線との容量カップリングにより、配線容量（寄生容量）が大きくなる。この結果、画素トランジスタのゲートに入力される駆動線の配線容量も大きくなり、各駆動パルスに伝搬遅延が生じる可能性があり、画質に劣化が生じうる。そこで、本実施形態では、周辺領域４０２に設けられた配線２２３ｆ（第３接続部）および１２２ｆ（第４接続部）の面積を、撮像領域に設けられた配線１２２ｅ（第１接続部）および２２３ｅ（第３接続部）の面積よりも小さくしている。これにより、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００４３】
（撮像領域の接続部の面積＞周辺領域の接続部の面積の効果（２））
また、配線２２３ｆおよび１２２ｆの面積を小さくすることにより、配線２２３ｆおよび１２２ｆ以外の配線レイアウトの自由度を確保することもできる。例えば、画素の各トランジスタを駆動するための複数の駆動線は画素のピッチにあわせて第１チップ１０１に配置する必要がある。複数の配線２２３ｆおよび１２２ｆが、第１チップ１０１に設けられた複数の駆動線と電気的に接続する場合、画素のピッチが相対的に小さくなったときには、配線２２３ｆおよび１２２ｆ同士のピッチも相対的に小さくせざるを得ない。そこで、配線２２３ｆおよび１２２ｆの面積を小さくすることにより、画素間の間隔と配線２２３ｆ同士や１２２ｆ同士の間隔を等間隔とすることができる。仮に、配線２２３ｆおよび１２２ｆの面積を小さくしない場合には、配線２２３ｆおよび１２２ｆは、行毎にジグザグのような配列にせざるを得なくなる。ジグザグ配置としてしまうと、配線２２３ｆおよび１２２ｆと、例えば転送トランジスタとの距離も行毎に異なってしまい、信号の伝搬遅延の程度が行毎に異なる可能性もあり、画像にムラが生じうる。このような構成によれば、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００４４】
（撮像領域の接続部の面積＞周辺領域の接続部の面積の効果（３））
さらに、撮像領域４０１に対する周辺領域４０２が占める面積が相対的に大きい光電変換装置の場合、図２を用いて説明したディッシング４０４が、周辺領域４０２で生じることもありうる。この場合、配線２２３ｆおよび１２２ｆの面積を小さくすることにより、ディッシング４０４を抑制することも可能である。この結果、周辺領域４０２における配線同士（接続部同士）の接触不良などを低減することが可能となる。これにより、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００４５】
（変形例）
図３（Ｂ）では、撮像領域４０１には大きい面積の配線（配線１２２ｅ）のみが配されており、周辺領域４０２には小さい面積の配線（配線１２２ｆ）のみが配されている例を示した。しかし、撮像領域４０１には、配線１２２ｅよりも面積が小さい配線が混在して配されていてもよい。また、周辺領域４０２には、配線１２２ｆよりも面積が大きい配線が混在して配されていてもよい。
【００４６】
（１−３：撮像領域に面積の異なる接続部が混在）
図４は、本実施形態に係る光電変換装置の断面図と平面図である。同じ符号を付した要素は、同じ機能を奏する要素である。図１および図３と異なるところは、平面視において、撮像領域４０１に面積の異なる複数の配線が配されている点である。
【００４７】
図４（Ａ）は、本実施形態に係る光電変換装置の断面図であり、図４（Ｂ）は第２チップ２０１側から第１チップ１０１側を観察した場合の図４（Ａ）の接合面１００における平面図である。撮像領域４０１において、配線１２２ｈ（第１接続部）の面積は配線１２２ｇ（第５接続部）の面積よりも小さい。また、配線２２３ｈ（第２接続部）の面積は、配線２２３ｇ（第６接続部）の面積よりも小さい。
【００４８】
（撮像領域に面積の異なる接続部が混在の効果（１））
上記のとおり、第１チップ１０１の撮像領域４０１には、複数の画素トランジスタが配されている。各画素トランジスタへの入力または出力に用いる配線は、各画素トランジスタに要求される特性に応じて、適宜変更することが好ましい。
【００４９】
例えば、ＦＤ１１３は、低ノイズとするために、容量を小さくした方が良い。また、各画素トランジスタのゲート電極に接続される駆動用の配線は、駆動信号の遅延を抑制するために、配線容量を小さくした方が良い。さらに、比較器を構成するトランジスタ間に第１チップと第２チップの接続部を設ける場合には、画素出力に余計な負荷を付けないように、配線容量を小さくした方が良い。
【００５０】
他方、画素トランジスタの電源線に関する接続部は、外部からの電圧変動があったとしても、所定の電圧に短時間に戻すことができるように、電気抵抗を下げた方が良い。また、場合によっては、容量を大きくした方が、画質を改善しうる配線もありうる。
【００５１】
そこで、容量を小さくすべき配線については、配線１２２ｈと配線２２３ｈで接続し、電気抵抗を低くすべき配線あるいは容量を大きくすべき配線については、配線１２２ｇと２２３ｇで接続すればよい。これにより、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００５２】
また、図４では、周辺領域４０２に配されている配線１２２ｉと配線２２３ｉの面積は、撮像領域４０１に配されている配線１２２ｈと配線２２３ｈの面積よりも小さい。これにより、図３に対応する記載で説明したように、周辺領域４０２に設けられた配線１２２ｉと配線２２３ｉの容量を小さくすることができ、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００５３】
なお、図４では、周辺領域４０２には、撮像領域４０１の配線１２２ｇおよび１２２ｈよりも小さい面積の配線（配線１２２ｉ）のみが配されている例を示した。しかし、周辺領域４０２には、配線１２２ｈよりも面積が大きい配線が混在して配されていてもよい。また、周辺領域４０２には、配線１２２ｇよりも面積が大きい配線が混在して配されていてもよい。
【００５４】
（混在配置のバリエーション）
図５から図７は、撮像領域４０１に面積の異なる配線１２２ｇと１２２ｈを配する場合のバリエーションの例を示したものである。
【００５５】
図５において、「Ｐ」は１画素に対応した領域を示している。例えば、１画素に対応した領域とは、１つの光電変換部１１２に対応した領域である。あるいは、１画素に対応した領域とは、１つのマイクロレンズ１３１に対応した領域である。
【００５６】
図５（Ａ）では、１画素に対して１つの配線が対応している例を示している。隣り合う画素間において、各配線間の重心ピッチが等しくなっている。具体的には、ｇ１１、ｇ１２、ｇ２１、ｇ２２が等しい間隔になっている。各配線に流れる電流によって、各配線には発熱が生じるため、各配線は発熱体と考えることができる。配線間の重心ピッチを等間隔とすれば、発熱体も等間隔となるため、接合面１００での発熱ムラを抑制することができる。
【００５７】
図５（Ｂ）は、図５（Ａ）の変形例である。図５（Ａ）では、同じ列では同じ面積の配線のみが配置されており、隣り合う列間で面積の異なる配線が配置されていた。しかし、図５（Ｂ）では、上下左右で面積の異なる配線が配置されている。ただし、隣り合う画素間において、各配線間の重心ピッチが等しいピッチとなっている点において、図５（Ａ）と（Ｂ）は共通する。この構成によれば、図５（Ａ）に加えて、さらに撮像領域４０１内における平面均一性を向上させることができる。
【００５８】
図５（Ｃ）は、１画素に対して、面積の大きな配線１２２ｇは１つ配置されており、面積の小さな配線１２２ｈは４つ配置されている。また、配線１２２ｇ同士の間隔、配線１２２ｈ同士の間隔、配線１２２ｇと配線１２２ｈの間の間隔は、全て等しくなっている。具体的には、間隔ｓ１１、ｓ１２、ｓ２１、ｓ２２が等しい間隔となっている。この構成によれば、配線間の間隔が等しいため、配線間に生じる寄生容量も概ね等しくすることが可能である。例えば、各画素トランジスタを駆動する配線などで、寄生容量をそろえてパルス波形をそろえたい場合などに有用である。
【００５９】
図５（Ｄ）は、図５（Ｃ）の変形例である。図５（Ｃ）では、１画素に対応した領域に着目すると、同じ列では同面積の配線が同じ数配置されており、隣り合う列間で面積の異なる配線が配列されていた。他方、図５（Ｄ）では、上下左右で面積の異なる配線が配置されている。ただし、隣り合う各配線間において、等しい間隔で配置されている点において、図５（Ｃ）と（Ｄ）は共通する。この構成によれば、図５（Ｃ）に加えて、さらに撮像領域４０１内における平面均一性を向上させることができる。
【００６０】
図６（Ａ）は、１画素に対する、配線の占める密度が一定である例を示している。例えば、配線１２２ｇの面積は、配線１２２ｈの面積よりも４倍大きい。また、１画素に対応した領域において、配線１２２ｇは１つ設けられており、配線１２２ｈは４つ設けられている。すなわち、（配線密度）＝（１画素に対応した領域における各配線の総面積）／（１画素に対応した領域の面積）は、一定になっている。この構成によれば、図２を用いて説明したＣＭＰ工程において、配線密度が一定であるため、局所的なディッシングの影響を低減しうる。
【００６１】
図６（Ｂ）は、図６（Ａ）の変形例である。図６（Ａ）では、同じ列では同じ面積の配線が配置されており、隣り合う列間で異なる面積の配線を配置していた。他方、図６（Ｂ）では、上下左右で配線の面積が異なっている。ただし、隣り合う領域間において、それぞれが等しい配線密度となっている点において、図６（Ａ）と（Ｂ）は共通する。
【００６２】
図７（Ａ）は、図５（Ａ）の変形例である。図５（Ａ）では、１画素に対応した領域に１つの配線が設けられていた。他方、図７（Ａ）では、１画素に対応した領域に面積の異なる複数の配線が配置されている例を示している。具体的には、１画素に対応した領域に、２つの配線１２２ｇと、２つの配線１２２ｈが配置されている。ここで、第１画素に対応した領域に配置されている配線間の重心ピッチと、第１画素に対応した領域に配置されている配線と第２画素に対応した領域に配置されている配線との間の重心ピッチは等しい。具体的には、ｇ１１、ｇ１２、ｇ２１、ｇ２２が等しい間隔になっている。各配線に流れる電流によって、各配線には発熱が生じるため、各配線は発熱体と考えることができる。配線間の重心ピッチを等間隔とすれば、発熱体も等間隔となるため、接合面１００での発熱ムラを抑制することができる。
【００６３】
同様に、図７（Ｂ）は図５（Ｂ）の変形例、図７（Ｃ）は図５（Ｃ）の変形例、図７（Ｄ）は図５（Ｄ）の変形例、図８（Ａ）は図６（Ａ）の変形例、図８（Ｂ）は図６（Ｂ）の変形例となっている。この構成によれば、さらに平面均一性を向上しうる。
【００６４】
なお、上記では、「等しい」という表現を用いたが、「等しい」という文言は厳密に同一である必要はない。例えば、ある数値に対して、９０％から１１０％の数値範囲までを「等しい」ということができる。あるいは、９５％から１０５％の数値範囲までを「等しい」ということができる。あるいは、効果を奏する限りにおいては、設計誤差や製造誤差などのバラツキがあったとしても、「等しい」ということができる。この点は、以下で説明する実施形態および実施例でも同じである。
【００６５】
また、撮像領域４０１における接合面１００の全てにおいて、上記条件を満たす必要はなく、特定の領域において上記条件を満たしていればよい。例えば、１０行１０列分の画素アレイにおいて上記条件を満たしていればよい。
【００６６】
以上の点は、以下の実施例および実施形態においても適用される。
【００６７】
（実施例１）
以下の実施例では、第１チップ１０１と第２チップ２０１とを接続する接続部の具体的な構成例を説明する。
【００６８】
図９は、撮像領域に設けられている画素の等価回路を示す図である。信号電荷処理回路１０は、電荷排出トランジスタ１２０、転送トランジスタ１４０、リセットトランジスタ１５０を含む。これらのトランジスタが画素トランジスタともいう。図９では、ゲートに丸を付することにより、ＰＭＯＳトランジスタであることを示し、ゲートに丸を付さないことで、ＮＭＯＳトランジスタであることを示す。
【００６９】
電荷排出トランジスタ１２０は、光電変換部１３０に接続される。電荷排出トランジスタ１２０は、駆動線ＯＦＧからゲートに入力される制御信号に応じて、光電変換部１３０で生じた信号電荷を電源線５（電源線ＶＤＤ１）に排出する。
【００７０】
転送トランジスタ１４０は、光電変換部１３０および差動対回路１１の入力ノードに接続される。転送トランジスタ１４０は、駆動線ＴＸからゲートに入力される制御信号に応じて、光電変換部１３０で生じた信号電荷を差動対回路１１の入力ノードに転送する。
【００７１】
リセットトランジスタ１５０は、差動対回路１１の入力ノードに接続される。リセットトランジスタ１５０は、駆動線ＲＥＳから入力される制御信号に応じて、差動対回路１１の入力ノードの電圧を初期値にリセットする。本実施例では、リセットトランジスタ１５０のドレインは、差動対回路１１の入力トランジスタ１６０のドレインに接続されている。
【００７２】
差動対回路１１は、入力トランジスタ１６０および参照トランジスタ１７０を含む。
【００７３】
入力トランジスタ１６０および参照トランジスタ１７０は、いずれもＮＭＯＳトランジスタである。入力トランジスタ１６０のソース、および、参照トランジスタ１７０のソースは、電流源１８０（負荷トランジスタ１８０）に接続される。負荷トランジスタ１８０は、電源線４（電源線ＧＮＤ）と接続され、ゲートには所定の電圧が配線ＢＩＡＳを介して入力される。このような接続により、入力トランジスタ１６０および参照トランジスタ１７０は差動対を構成する。
【００７４】
入力トランジスタ１６０は、光電変換部１３０で生じた信号電荷に基づく信号を受ける。つまり、入力トランジスタ１６０のゲートが、差動対回路１１の入力ノードである。参照トランジスタ１７０のゲートには、制御ランプ信号発生回路（不図示）から、配線ＲＡＭＰを介して、ランプ信号が供給される。
【００７５】
カレントミラー回路１３は、トランジスタ４００およびトランジスタ４１０を含む。トランジスタ４００およびトランジスタ４１０は、いずれもＰＭＯＳトランジスタである。トランジスタ４００のゲートとトランジスタ４１０のゲートは互いに接続されている。トランジスタ４００のドレインは参照トランジスタ１７０に、そして、トランジスタ４１０のドレインは入力トランジスタ１６０にそれぞれ接続される。また、トランジスタ４００のゲートとドレインとが接続される。さらに、トランジスタ４００のソースと、トランジスタ４１０のソースは、電源線ＶＤＤ２に接続される。
【００７６】
図９に示す接続により、差動対回路１１およびカレントミラー回路１３は、比較器を構成する。入力トランジスタ１６０のゲートの電位と、参照トランジスタ１７０のゲートの電位との大小関係が反転すると、比較器の出力ノードＰｉｘＯｕｔ（トランジスタ４１０のドレイン）の電位が変化する。入力トランジスタ１６０のゲートの電位が参照トランジスタ１７０のゲートの電位より高いときは、比較器の出力ノードの電位は低いレベルである。一方、入力トランジスタ１６０のゲートの電位が参照トランジスタ１７０のゲートの電位より低いときは、比較器の出力ノードの電位は高いレベルである。
【００７７】
参照トランジスタ１７０のゲートに入力されるランプ信号は、高い電圧から低い電圧へ変化する。そのため、ある時点で比較器の出力ノードの電位は高いレベルから低いレベルへ変化する。入力トランジスタ１６０のゲートの電位の高さ、つまり、光電変換部１３０で生じた電荷に基づく信号のレベルに応じて、ランプ信号が変化を開始してから比較器の出力ノードの電位が変化するまでの時間が決まる。このため、この時間をカウントすることにより、光電変換部１３０で生じた電荷に基づく信号をデジタル信号に変換することができる。
【００７８】
リセットトランジスタ１５０がオン状態のときは、差動対回路１１およびカレントミラー回路１３はボルテージフォロア回路として機能する。そのため、入力トランジスタ１６０のゲートの電位を、ランプ信号の電位に応じた任意の値にリセットすることができる。
【００７９】
図９においては、差動対回路１１が第１チップ１０１に設けられており、カレントミラー回路１３が第２チップ１０２に設けられている。また、差動対回路１１とカレントミラー回路１３の間に、チップ間の接続部１Ａと１Ｂが設けられている。
【００８０】
例えば、図１を参照すると、接続部１Ａは、撮像領域４０１に設けられる配線１２２ａと２２３ａである。同様に、接続部１Ｂは、撮像領域４０１に設けられる配線１２２ａと２２３ａである。このように、「接続部」とは、接合面１００で接触している片方の配線だけを意味する場合もあるし、あるいは、接合面１００で接触している両方の配線を意味する場合もある。本実施例の説明では、後者を採用している。
【００８１】
接続部１Ａおよび１Ｂの面積は、周辺領域４０２に設けられる接続部の面積よりも小さい。このように構成することにより、画素出力に関する配線に余計な負荷（寄生容量）がつかず、パルス信号の遅延が生じないという効果がある。
【００８２】
また、本実施例において、周辺領域４０２に設けられる接続部としては、第２チップ２０１に供給されている電圧、または、第２チップ２０１で生成された信号を、第１チップ１０１に伝達するために用いられる接続部が挙げられる。例えば、図９では駆動線ＯＦＧ、ＴＸ、ＲＥＳなどは、第１チップ１０１において行方向に配置されているが、これらの駆動線で伝達される信号パルスは、第２チップ２０１で生成されることがある。この場合、第２チップ２０１で生成された信号パルスを、図１の配線１２２ｂ、２２３ｂのような接続部を介して、第１チップ１０１に伝達される。
【００８３】
また、第２チップ２０１に入力された電圧、あるいは、第２チップ２０１で生成された電圧を、第１チップ１０１に設けられた電源線ＶＤＤ１や電源線ＧＮＤに供給する場合もある。この場合、図１の配線１２２ｂ、２２３ｂのような接続部を介して、第２チップ２０１側から、第１チップ１０１に設けられた電源線ＶＤＤ１や電源線ＧＮＤに電圧が供給される。チップ間の接続部を電源線の供給に用いる場合には、電気抵抗は低い方が望ましい。そのため、周辺領域４０２に配置されている接続部の面積は、撮像領域４０１に配置されている接続部の面積よりも大きくした方が良い。
【００８４】
ところで、図１は模式図であるが、１つの画素に対して、１つの接続部（配線１２２ａと２２３ａ）が設けられている例を示している。すなわち、画素ピッチと接続部のピッチは等しくなっている。ここで、２つの光電変換部で１つのＦＤを共有する場合、２つの光電変換部に対して、ＦＤからの出力の経路は１つである。そのため、ＦＤの直後で、第１チップと第２チップを接続する場合には、接続部のピッチは、画素のピッチの半分とすることができる。ＦＤの直後で第１チップと第２チップを接続しない場合も、同様のことがいえる。すなわち、図９では、１つの光電変換部１３０に対して、２つの接続部１Ａと１Ｂを有しているが、２つの光電変換部１３０で１つのＦＤ１４５を共有すれば、第１画素に対して、接続部１Ａを設け、第２画素に対して接続部１Ｂを設けることができる。このように構成すれば、画素ピッチと接続部１Ａと１Ｂのピッチを等しくすることも可能となる。
【００８５】
本実施例では、第１チップと第２チップの接続部に関して、撮像領域の接続部の面積を、周辺領域の接続部の面積よりも小さく構成している。これにより、撮像領域の接続部では、配線容量を小さくし、周辺領域の接続部では、電気抵抗を低くしている。これにより、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００８６】
（実施例２）
図１０は、本実施例に係る等価回路図であり、回路図および動作は、図９と同じであるため説明を省略する。
【００８７】
実施例１では、両方の接続部は、差動対回路１１とカレントミラー回路１３の間に設けられていた。本実施例は、一方の接続部は、差動対回路１１とカレントミラー回路１３の間に設けられている点では、実施例１と共通する。しかし、図１０に示すように、他方の接続部は、差動対回路１１を構成する入力トランジスタ１６０と参照トランジスタ１７０との間に設けられている点が異なる。このため、実施例１では、配線ＲＡＭＰと配線ＢＩＡＳは、第１チップ１０１の撮像領域に延在して配置されていたのに対して、本実施例では、これらの配線が第２チップ２０１の撮像領域に延在して配置されることになる。
【００８８】
ここで、本実施例においては、撮像領域に配置される接続部１Ｂと１Ｃの面積は、周辺領域に配置される接続部の面積よりも小さい。これにより、画素出力に余計な負荷がつかないという効果がある。また、実施例１と同様に、第１チップ１０１の画素トランジスタの電源線の電圧を、周辺領域に配置される接続部を介して、第２チップ２０１から供給する場合もありうる。この場合、周辺領域の接続部の電気抵抗を低くすることができる。以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００８９】
（実施例３）
図１１は、本実施例に係る等価回路図であり、回路図および動作は、図９および１０と同じであるため説明を省略する。
【００９０】
実施例１および２では、少なくとも一方の接続部が、差動対回路１１とカレントミラー回路１３の間に設けられていた。しかし、本実施例では、両方の接続部がＦＤ１４５と差動対回路１１との間に設けられている点で、上記の実施例とは異なる。
【００９１】
本実施例においては、撮像領域に配置される接続部１Ｄと１Ｅは、周辺領域に配置される接続部の面積よりも小さくする。これにより、画素出力に余計な負荷がつかないという効果がある。また、特に、接続部１Ｅは、ＦＤ１４５と直接接続している接続部であり、低ノイズ化を図るためには、配線容量をできるだけ小さくすべきである。したがって、本実施例によれば、低ノイズ化を図ることができるという効果がある。また、実施例１および実施例２と同様に、第１チップ１０１の画素トランジスタの電源線の電圧を、周辺領域に配置される接続部を介して、第２チップ２０１から供給する場合もありうる。この場合、周辺領域の接続部の電気抵抗を低くすることができる。以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００９２】
（実施例４）
図１２は、本実施例に係る等価回路図であり、回路図および動作は、図９から図１１と同じであるため説明を省略する。
【００９３】
本実施例では、リセットトランジスタ１５０を第１チップ１０１側ではなく、第２チップ２０１側に設けている。この結果、実施例３では、２つの接続部を設けていたのに対して、本実施例では１つの接続部を設けるだけでよい。すなわち、接続部が低減でき、製造上の接触不良等を抑制することのできる光電変換装置を提供することができる。
【００９４】
また、本実施例では、実施例３では、駆動線ＲＥＳが第１チップ１０１の撮像領域に延在して配置されていたのに対して、本実施例では、駆動線ＲＥＳが第２チップ２０１の撮像領域に延在して配置されることになる。
【００９５】
本実施例においては、撮像領域に配置される接続部１Ｅは、周辺領域に配置される接続部の面積よりも小さくしている。接続部１Ｅは、ＦＤ１４５と直接接続している接続部であり、低ノイズ化を図るためには、配線容量をできるだけ小さくすべきである。したがって、本実施例によれば、低ノイズ化を図ることができるという効果がある。また、実施例１から実施例３と同様に、第１チップ１０１の画素トランジスタの電源線の電圧を、周辺領域に配置される接続部を介して、第２チップ２０１から供給する場合もありうる。この場合、周辺領域の接続部の電気抵抗を低くすることができる。以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【００９６】
（実施例５）
図１３は、本実施例に係る等価回路図であり、回路図および動作は、図９から図１２と同じであるため説明を省略する。
【００９７】
本実施例では、第１チップと第２チップの接続部を介して、信号電荷処理回路１０に設けられている全てのトランジスタのゲートに制御信号が入力されるように構成される点が、実施例１から実施例４と異なる点である。具体的には、電荷排出トランジスタ１２０、転送トランジスタ１４０、リセットトランジスタ１５０のゲートへの入力信号は、第２チップ２０１の撮像領域に配された駆動線ＲＥＳ、駆動線ＴＸ、駆動線ＯＦＧから、接続部２Ｃから２Ｆを介して与えられる。
【００９８】
また、差動対回路１１に設けられた負荷トランジスタ１８０と参照トランジスタ１７０のゲートに入力される電圧を供給する配線ＢＩＡＳと配線ＲＡＭＰも、第２チップ２０１の撮像領域に延在して配置される。配線ＢＩＡＳと配線ＲＡＭＰの電圧は、接続部２Ａおよび２Ｂを介して、負荷トランジスタ１８０と参照トランジスタ１７０のそれぞれに入力されるように構成される。
【００９９】
さらに、差動対回路１１とカレントミラー回路１３との間の接続には、実施例１と同様に、接続部１Ａと１Ｂが用いられている。
【０１００】
本実施例においては、接続部１Ａおよび１Ｂの面積は、周辺領域４０２に設けられる接続部の面積よりも小さくする。これにより、画素出力に余計な負荷がつかないというという効果がある。
【０１０１】
また、本実施例においては、接続部２Ｃから２Ｆの面積は、周辺領域４０２に設けられる接続部の面積よりも小さくする。これにより、配線容量を低減することができ、信号の伝搬遅延を抑制することができる。
【０１０２】
さらに、本実施例においては、接続部２Ｄと２Ｅの面積を等しくするとよい。接続部２Ｄは駆動線ＴＸと接続し、転送トランジスタ１４０を動作させるための配線である。また、接続部２Ｅは駆動線ＯＦＧと接続し、電荷排出トランジスタ１２０を動作させるための配線である。光電変換装置においては、電荷蓄積時間は、転送トランジスタ１４０と電荷排出トランジスタ１２０によって制御される。そのため、接続部２Ｄと２Ｅの面積をそろえることにより、電気抵抗や配線容量をそろえることが可能となる。
【０１０３】
加えて、本実施例においては、接続部１Ａおよび１Ｂの面積を、接続部２Ｄおよび２Ｅの面積よりも小さくすることが好ましい。上記のとおり、画素出力には、接続部１Ａおよび１Ｂの面積の寄与が大きいからである。
【０１０４】
加えて、本実施例においては、接続部２Ｆの面積を、接続部１Ａと１Ｂの面積よりも、大きくすることが好ましい。また、接続部２Ｆの面積を、接続部２Ａから２Ｅの面積よりも大きくすることが好ましい。接続部２Ｆは、電源線ＶＤＤ１に接続する配線であり、電気抵抗を低くした方が良いからである。
【０１０５】
以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【０１０６】
（実施例６）
図１４は、本実施例に係る等価回路図であり、回路図および動作は、図９から図１３と同じであるため説明を省略する。
【０１０７】
実施例２および実施例５と比較して、本実施例が異なる点は、電源線ＧＮＤの電圧が接続部を介して、第２チップ２０１から第１チップ１０１に供給される点である。
【０１０８】
本実施例においては、接続部１Ｂおよび１Ｃの面積は、周辺領域４０２に設けられる接続部の面積よりも小さくすることが好ましい。あるいは、接続部１Ｂおよび１Ｃの面積は、接続部２Ｆおよび２Ｇの面積よりも小さくすることが好ましい。これにより、画素出力に余計な負荷がつかないというという効果がある。
【０１０９】
また、接続部２Ｆおよび２Ｇの面積を、接続部２Ｃから２Ｅの面積よりも大きくすることが好ましい。あるいは、接続部２Ｆおよび２Ｇの面積を、接続部１Ｂおよび１Ｃの面積よりも大きくすることが好ましい。接続部２Ｆは、電源線ＶＤＤ１に接続する配線であり、接続部２Ｇは、電源線ＧＮＤに接続する配線である。そのため、これらの配線の面積を大きくすることにより、配線抵抗を低減することができるという効果がある。
【０１１０】
さらに、実施例５と同様に、接続部２Ｄと２Ｅの面積を等しくするとよい。
【０１１１】
以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【０１１２】
（実施例７）
図１５は、本実施例に係る等価回路図であり、回路図および動作は、図９から図１４と同じであるため説明を省略する。
【０１１３】
本実施例は、実施例６をベースとしたものである。ただし、実施例６の接続部１Ｂと１Ｃの箇所で両チップを接続するのではなく、実施例３で説明した接続部１Ｄと１Ｅの箇所で両チップを接続している点が、実施例６と異なる点である。
【０１１４】
本実施例においては、接続部１Ｄと１Ｅの面積は、周辺領域に設けられる接続部の面積よりも小さくすることが好ましい。あるいは、接続部１Ｄと１Ｅの面積は、接続部２Ｆおよび２Ｇの面積よりも小さくすることが好ましい。あるいは、接続部１Ｄと１Ｅの面積は、接続部２Ｃから２Ｆの面積よりも小さくすることが好ましい。これにより、画素出力に余計な負荷がつかないというという効果がある。
【０１１５】
また、接続部２Ｆおよび２Ｇの面積を、接続部１Ｄと１Ｅの面積よりも大きくすることが好ましい。これらの配線の面積を大きくすることにより、配線抵抗を低減することができるという効果がある。
【０１１６】
以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【０１１７】
（実施例８）
図１６は、本実施例に係る等価回路図であり、回路図および動作は、図９から図１５と同じであるため説明を省略する。
【０１１８】
実施例７ではリセットトランジスタと差動対回路１１との間で両チップを接続しているのに対して、本実施例では、ＦＤ１４５と差動対回路１１との間で両チップを接続している点が異なる。
【０１１９】
本実施例では、接続部１Ｅの面積を、周辺領域に配置される接続部の面積よりも小さくする。あるいは、接続部１Ｅの面積を、接続部２Ｄから２Ｆの面積よりも小さくする。あるいは、接続部１Ｅの面積を、接続部２Ｇの面積よりも小さくする。これにより、低ノイズ化を図ることができるという効果がある。
【０１２０】
以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【０１２１】
（実施例９）
図１７は、本実施例に係る等価回路図である。図９から図１６と同じ符号を付した要素は、同じ機能を奏する要素である。図１７では、第２チップ２０１に設けられたトランジスタを駆動するための駆動線は、省略している。
【０１２２】
本実施例では、リセットトランジスタ１２５、増幅トランジスタ１３５、選択トランジスタ１５５、電流源１８５（負荷トランジスタ１８５）が追加的に設けられている。リセットトランジスタ１２５は、ＦＤ１４５と電源線５（電源線ＶＤＤ１）に接続されている。リセットトランジスタ１２５は、駆動線ＲＥＳ２から入力される制御信号に応じて、ＦＤ１４５の電位をリセットする。増幅トランジスタ１３５はＦＤ１４５の電位に応じた信号を出力する。選択トランジスタ１５５は、増幅トランジスタ１３５と入力トランジスタ１６０と接続されており、駆動線ＳＥＬから入力される制御信号に応じて、入力トランジスタ１６０に出力する画素行を選択する。負荷トランジスタ１８５は、電源線４（電源線ＧＮＤ）に接続されており、増幅トランジスタ１３５の電流源として機能する。
【０１２３】
本実施例においては、接続部１Ｆは、選択トランジスタ１５５と入力トランジスタ１６０を接続する箇所に設けられている。このため、本実施例においては、接続部１Ｆの面積は、周辺領域に設けられる接続部の面積よりも小さくすることが好ましい。これにより、画素出力に余計な負荷がつかないというという効果がある。また、第１チップ１０１の画素トランジスタの電源線の電圧を、周辺領域に配置される接続部を介して、第２チップ２０１から供給する場合もありうる。この場合、周辺領域の接続部の電気抵抗を低くすることができる。
【０１２４】
以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【０１２５】
（実施例１０）
図１８は、本実施例に係る等価回路図であり、回路図および動作は、図１７と同じであるため説明を省略する。
【０１２６】
本実施例では、第１チップ１０１に設けられている各トランジスタのゲートと、各ゲートに入力する制御信号を伝達する各駆動線との間に、接続部２Ｃ、２Ｄ、２Ｅ、２Ｈが設けられている。また、電荷排出トランジスタ１２０と電源線５（電源線ＶＤＤ１）との間と、増幅トランジスタ１３５と電源線ＶＤＤ１との間に、接続部２Ｆが設けられている。さらに、第１チップ１０１に配置されている電源線４（電源線ＧＮＤ）と、第２チップ２０１に配置されている電源線ＧＮＤとの間に、接続部２Ｇが設けられている。
【０１２７】
本実施例においても、接続部１Ｆの面積は、周辺領域に設けられる接続部の面積よりも小さくすることが好ましい。これにより、画素出力に余計な負荷がつかないというという効果がある。
【０１２８】
また、接続部２Ｆおよび２Ｇの面積を、接続部１Ｆの面積よりも大きくすることが好ましい。あるいは、接続部２Ｆおよび２Ｇの面積を、接続部２Ｃ、２Ｄ、２Ｅ、２Ｈの面積よりも大きくすることが好ましい。これらの配線の面積を大きくすることにより、配線抵抗を低減することができるという効果があるからである。
【０１２９】
さらに、接続部２Ｄと２Ｅの面積を等しくするとよい。光電変換装置においては、電荷蓄積時間は、転送トランジスタ１４０と電荷排出トランジスタ１２０によって制御される。そのため、接続部２Ｄと２Ｅの面積をそろえることにより、電気抵抗や配線容量をそろえることが可能となる。
【０１３０】
以上により、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【０１３１】
（第２実施形態：３層構成の光電変換装置）
本実施形態は、第１チップ１０１と第２チップ２０１に加えて、第３チップ３０１も積層している点で、上記の実施形態および実施例とは異なる。
【０１３２】
図１９は、本実施形態に係る光電変換装置の断面図である。本実施形態においては、図１と同様に、第１チップ１０１と第２チップ２０１とが積層されている。
【０１３３】
第３チップ３０１の第３半導体層３０４には、複数のトランジスタが設けられている。撮像領域４０１に設けられているトランジスタの構成要素として、ソース／ドレイン領域３１２ａ、３１３ａ、ゲート電極３１４ａ、ウエル領域３１６ａを図示している。また、周辺領域４０２に設けられているトランジスタの構成要素として、ソース／ドレイン領域３１２ｂ、３１３ｂ、ゲート電極３１４ａ、ウエル領域３１６ａを図示している。
【０１３４】
第３半導体層３０４の表面３０５側には、第３配線構造３０７が設けられている。すなわち、第２配線構造２０７と第３半導体層３０４の間に、第３配線構造３０７が設けられている。第３配線構造３０７は、複数の絶縁層と、複数の配線層からなる。本実施形態では、複数の配線層として、配線層３２１と、配線層３２２と、配線層３２３が設けられている。ここで、配線３２３ａは撮像領域４０１に設けられている配線であり、配線３２３ｂは周辺領域４０２に設けられている配線である。配線層３２１と各トランジスタとの電気的接続を行うために、コンタクトプラグが設けられている。各配線層間、例えば、配線層３２１と配線層３２２との間の電気的接続を行うために、ビアプラグが設けられている。
【０１３５】
また、第２半導体層２０４の裏面２０６と第３配線構造３０７の間には、第４配線構造２１０が設けられている。第４配線構造２１０は、絶縁層と配線層とからなる。撮像領域４０１に配線２２５ａが設けられており、周辺領域４０２に配線２２５ｂが設けられている。第２配線構造２０７の配線２２１ｂと配線２２５ｂの間には、貫通電極２２４ｂが設けられている。貫通電極２２４ｂは、シリコン層からなる第２半導体層２０４を貫通するため、ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）ともいわれる。第２チップ２０１と第３チップ３０１の接合面２００において、配線２２５ａは配線３２３ａと接触し、配線２２５ｂは配線３２３ｂと接触している。
【０１３６】
図２０（Ａ）は、図１９における接合面１００に関して、第２チップ２０１から第１チップ１０１を観察した場合の平面図であり、第１配線構造１０７の配線１２２ａと、配線１２２ｂが図示されている。このように、平面視において、配線１２２ａの面積は、配線１２２ｂの面積よりも小さくなるように構成されている。また、不図示であるが、第１チップ１０１から第２チップ２０１を観察した場合には、第２配線構造２０７の配線２２３ａの面積は、配線２２３ｂの面積よりも小さくなるように構成されている。すなわち、平面視において、配線１２２ａ（第１接続部）と配線２２３ａ（第２接続部）の面積は、配線１２２ｂ（第３接続部）と配線２２３ｂ（第４接続部）の面積よりも小さい。この条件が満たされることによる効果は、第１実施形態で説明した効果と同様である。
【０１３７】
また、図２０（Ｂ）は、図１９における接合面２００に関して、第３チップ３０１から第２チップ２０１を観察した場合の平面図であり、第４配線構造２１０の配線２２５ａと、配線２２５ｂが図示されている。このように、平面視において、配線２２５ａの面積と、配線２２５ｂの面積は等しくなるように構成されている。また、不図示であるが、第２チップ２０１から第１チップ１０１を観察した場合には、第３配線構造３０７の配線３２３ａの面積は、配線３２３ｂの面積と等しくなるように構成されている。このように構成することにより、第２チップ２０１と第３チップ３０１との接合面における配線工での発熱について、チップ全体で均一化を図ることができる。このため、局所的な発熱が生じにくく、画質の劣化を軽減することが可能となる。特に、一般的に３チップ以上を積層した場合には、挟まれるチップは薄く形成されるため、チップ全体で発熱の均一化を図ることは好ましい形態である。
【０１３８】
さらに、図２０（Ａ）および（Ｂ）に示すように、配線２２５ａおよび配線２２５ｂの面積は、配線１２２ａよりも大きく、配線１２２ｂよりも小さい。このように構成することにより、配線に流れる電流の電流密度を低く抑え、より局所的な発熱を軽減しつつ、より多くの接続部を形成することができる。必要な接続部の数と電流密度から、適宜接続部の大きさを選択してもよい。
【０１３９】
（変形例）
図２１は、本実施形態に係る光電変換装置の断面図であり、図１９および図２０に示した形態の変形例である。本変形例は、第１チップ１０１、第２チップ２０１、第３チップ３０１が積層されている点では、上記説明した形態と共通する。
【０１４０】
図２１において、第２半導体層２０４の裏面２０６側には、第５配線構造２２０が設けられている。すなわち、第５配線構造２２０は、第１配線構造１０７と第２半導体層２０４との間に設けられた配線構造である。そのため、位置関係としては、図１９の第２配線構造２０７と、図２１の第５配線構造２２０は等価である。第５配線構造２２０は、絶縁層と配線層からなる。
【０１４１】
撮像領域４０１には配線２２６ａが設けられており、周辺領域４０２には配線２２６ｂが設けられている。接合面１００において、配線２２６ａは第１配線構造１０７の配線１２２ｅと接触している。また、接合面１００において、配線２２６ｂは第１配線構造１０７の配線１２２ｆと接触している。貫通電極２２８ｂを介して、第５配線構造２２０の配線２２６ｂは、第２配線構造２０７の配線２２１ｂと電気的に接続している。ここで、第２配線構造２０７は、第２半導体層２０４と第３配線構造３０７との間に設けられている。そのため、位置関係としては、図１９の第４配線構造２１０と、図２１の第２配線構造２０７は等価である。
【０１４２】
また、図１９から図２１では、第１チップ１０１と第２チップ２０１の接続部に関して、撮像領域の接続部の面積が、周辺領域の接続部の面積よりも小さい例を説明した。しかし、逆に、撮像領域の接続部の面積が、周辺領域の接続部の面積よりも大きくてもよい。この構成による効果は、第１実施形態および上記実施例で説明した効果と同様である。本実施形態によれば、複数の半導体層を積層した光電変換装置において、より特性を改善した光電変換装置を提供することができる。
【０１４３】
（実施例１１）
図２２は、第２実施形態に係る光電変換装置に関する等価回路図である。図９と比較すると、追加的にデジタルデータを記録するメモリを有する第３チップ３０１が設けられている。具体的には、メモリとして、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が設けられている。図２２において、容量４５３にトランジスタ４５０が接続されており、トランジスタ４５０のゲートにはワードライン４５１が接続されている。また、トランジスタ４５０のドレインはビットライン４５２に接続されており、ワードライン４５１とビットライン４５２の電圧を変化させることにより、容量４５３への書き込みや容量４５３からの読み出しを行う。また、図９と比較すると、図２２では、第２チップのカレントミラー回路１３からの出力が増幅部４４０に入力されている点も異なる。
【０１４４】
図２２では、図９と同様に、差動対回路１１が第１チップ１０１に設けられており、カレントミラー回路１３が第２チップ１０２に設けられている。また、差動対回路１１とカレントミラー回路１３の間に、チップ間の接続部１Ａと１Ｂが設けられている。接続部１Ａと１Ｂは、図１９の配線１２２ａおよび配線２２３ａから構成される接続部に相当し、また、図２１の配線１２２ｅおよび配線２２６ａから構成される接続部に相当する。
【０１４５】
また、図２２では、第３チップ３０１に設けられているワードライン４５１と、第２チップ２０１に設けられている増幅部４４０との間に、接続部３Ａを設けている。接続部３Ａは、図１９の配線２２５ａおよび配線３２３ａから構成される接続部に相当し、また、図２１の配線２２７ａおよび配線３２３ａから構成される接続部に相当する。
【０１４６】
接続部１Ａおよび１Ｂの面積は、周辺領域４０２に設けられる接続部の面積よりも小さくすることが好ましい。あるいは、接続部１Ａおよび１Ｂの面積は、接続部３Ａの面積よりも小さくすることが好ましい。このように構成することにより、画素出力に余計な負荷がつかないというという効果がある。
【０１４７】
（第３実施形態：撮像システム）
本実施形態に係る撮像システムについて、図２３を用いて説明する。図２３は、本実施形態による撮像システムの概略構成を示すブロック図である。
【０１４８】
上記実施形態で述べた光電変換装置は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と光電変換装置とを備えるカメラモジュールも、撮像システムに含まれる。図２３にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【０１４９】
撮像システム５００は、光電変換装置１０００、撮像光学系５０２、ＣＰＵ５１０、レンズ制御部５１２、撮像装置制御部５１４、画像処理部５１６、絞りシャッタ制御部５１８、表示部５２０、操作スイッチ５２２、記録媒体５２４を備える。
【０１５０】
撮像光学系５０２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り５０４等を含む。絞り５０４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッタとしての機能も備える。レンズ群及び絞り５０４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系５０２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
【０１５１】
撮像光学系５０２の像空間には、その撮像面が位置するように光電変換装置１０００が配置されている。光電変換装置１０００は、第１実施形態および第２実施形態で説明した光電変換装置である。光電変換装置１０００は、撮像光学系５０２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
【０１５２】
レンズ制御部５１２は、撮像光学系５０２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッタ制御部５１８は、絞り５０４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
【０１５３】
ＣＰＵ５１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ５１０は、ＲＯＭ等に記録されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系５０２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ５１０は、信号処理部でもある。
【０１５４】
撮像装置制御部５１４は、光電変換装置１０００の動作を制御するとともに、光電変換装置１０００から出力された信号をＡ／Ｄ変換してＣＰＵ５１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、光電変換装置１０００が備えていてもかまわない。画像処理部５１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成するためのものであり、その機能を実現するように構成された回路や制御装置により構成される。表示部５２０は、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ５２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体５２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
【０１５５】
このようにして、上記実施形態で説明した光電変換装置１０００を適用した撮像システム５００を構成することにより、高性能の撮像システムを実現することができる。
【０１５６】
（第４実施形態：撮像システムおよび移動体）
本実施形態に係る撮像システム及び移動体について、図２４（Ａ）及び図２４（Ｂ）を用いて説明する。図２４（Ａ）及び図２４（Ｂ）は、本実施形態による撮像システム及び移動体の構成を示す図である。
【０１５７】
図２４（Ａ）は、車載カメラに関する撮像システム１４００の一例を示したものである。撮像システム１４００は、光電変換装置１４１０を有する。光電変換装置１４１０は、上記実施形態に記載の光電変換装置のいずれかである。撮像システム１４００は、光電変換装置１４１０により取得された複数の画像データに対し、画像処理を行う処理装置である画像処理部１４１２を有する。また、撮像システム１４００は、光電変換装置１４１０により取得された複数のデータから視差の算出を行う処理装置である視差取得部１４１４を有する。また、撮像システム１４００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部１４１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部１４１８と、を有する。ここで、視差取得部１４１４や距離取得部１４１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１４１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述した各種の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等によって実現されてもよい。また、これらの組合せによって実現されてもよい。
【０１５８】
撮像システム１４００は、車両情報取得装置１４２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム１４００は、衝突判定部１４１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１４３０が接続されている。すなわち、制御ＥＣＵ１４３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム１４００は、衝突判定部１４１８での判定結果に基づいて、ドライバーへ警報を発する警報装置１４４０とも接続されている。例えば、衝突判定部４１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ１４３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１４４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１５９】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム１４００で撮像する。図２４（Ｂ）に、車両前方（撮像範囲１４５０）を撮像する場合の撮像システム１４００を示した。車両情報取得装置１４２０は、撮像システム１４００を動作させ撮像を実行させるように指示を送る。上述の実施形態に記載した光電変換装置を光電変換装置１４１０として用いることにより、本実施形態の撮像システム１４００は、測距の精度をより向上させることができる。また、測距を行わずに、画像認識に基づいて、車両を制御してもよい。
【０１６０】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の移動手段である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１６１】
その他、上記で説明した実施形態および実施例は、本発明の課題解決原理を満たす範囲内において、相互に置換することができる。
【符号の説明】
【０１６２】
１００  接合面
１０１  第１チップ
２０１  第２チップ
１２２ａ、ｂ  配線（接続部）
２２３ａ、ｂ  配線（接続部）
【図１】
2019140237.tif 000003
【図２】
2019140237.tif 000004
【図３】
2019140237.tif 000005
【図４】
2019140237.tif 000006
【図５】
2019140237.tif 000007
【図６】
2019140237.tif 000008
【図７】
2019140237.tif 000009
【図８】
2019140237.tif 000010
【図９】
2019140237.tif 000011
【図１０】
2019140237.tif 000012
【図１１】
2019140237.tif 000013
【図１２】
2019140237.tif 000014
【図１３】
2019140237.tif 000015
【図１４】
2019140237.tif 000016
【図１５】
2019140237.tif 000017
【図１６】
2019140237.tif 000018
【図１７】
2019140237.tif 000019
【図１８】
2019140237.tif 000020
【図１９】
2019140237.tif 000021
【図２０】
2019140237.tif 000022
【図２１】
2019140237.tif 000023
【図２２】
2019140237.tif 000024
【図２３】
2019140237.tif 000025
【図２４】
2019140237.tif 000026