(57)【要約】【課題】  検出精度を高めることが可能なＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子を提供すること。【解決手段】  本発明のＭＥＭＳ検出素子の製造方法は、半導体を含む基板材料に、主面から凹む複数の穴部を形成する穴部形成工程と、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を含み、前記基板材料内に空洞部を形成する空洞部形成工程と、前記主面から前記空洞部に到達する区画用貫通孔を形成する区画用貫通孔形成工程と、前記区画用貫通孔に充填された区画部および前記空洞部の内面を覆う空洞部被覆部を有する酸化膜を形成する酸化膜形成工程と、前記主面から前記酸化膜の前記空洞部被覆部に到達するスリットを形成するスリット形成工程と、前記酸化膜のうち少なくとも前記スリットと前記空洞部との間に介在する前記空洞部被覆部を除去する酸化膜除去工程と、を備える。【選択図】  図１３
2019035709.tif 000002
【特許請求の範囲】
【請求項１】
半導体を含む基板材料に、主面から凹む複数の穴部を形成する穴部形成工程と、
前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を含み、前記基板材料内に空洞部を形成する空洞部形成工程と、
前記主面から前記空洞部に到達する区画用貫通孔を形成する区画用貫通孔形成工程と、
前記区画用貫通孔に充填された区画部および前記空洞部の内面を覆う空洞部被覆部を有する酸化膜を形成する酸化膜形成工程と、
前記主面から前記酸化膜の前記空洞部被覆部に到達するスリットを形成するスリット形成工程と、
前記酸化膜のうち少なくとも前記スリットと前記空洞部との間に介在する前記空洞部被覆部を除去する酸化膜除去工程と、
を備えることを特徴とする、ＭＥＭＳ検出素子の製造方法。
【請求項２】
前記スリット形成工程においては、互いの少なくとも一部同士の間に前記区画部が介在する、可動電極部および当該可動電極部を支持する固定電極部を、前記基板材料に形成する、請求項１に記載のＭＥＭＳ検出素子の製造方法。
【請求項３】
前記酸化膜形成工程の後、前記スリット形成工程の前に、前記酸化膜に前記可動電極部の一部を露出させる配線用貫通孔を形成する配線用貫通孔形成工程をさらに備える、請求項２に記載のＭＥＭＳ検出素子の製造方法。
【請求項４】
前記配線用貫通孔形成工程の後、前記スリット形成工程の前に、前記配線用貫通孔を通じて前記可動電極部に接続され且つ平面視において前記固定電極部と重なる位置に延びる可動電極用配線を形成する可動電極用配線形成工程をさらに備える、請求項３に記載のＭＥＭＳ検出素子の製造方法。
【請求項５】
空洞部形成工程は、還元性雰囲気中の熱処理を用いて前記基板材料の前記半導体を部分的に移動させることにより、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を一括して行う、請求項１ないし４のいずれかに記載のＭＥＭＳ検出素子の製造方法。
【請求項６】
前記穴部形成工程においては、厚さ方向奥側に向かうほど前記厚さ方向と直角である断面積が大となるような深掘りエッチングにより前記複数の穴部を形成し、
前記空洞部形成工程においては、前記深掘りエッチングを継続することで、隣り合う前記穴部どうしを繋げることにより前記複数の穴部の底側部分同士を連結する処理を行った後に、前記複数の穴部の開口側部分を塞ぐ処理を行う、請求項１ないし４のいずれかに記載のＭＥＭＳ検出素子の製造方法。
【請求項７】
前記空洞部形成工程の後、区画用貫通孔形成工程の前に、前記主面に半導体層を積層させる半導体積層工程をさらに備える、請求項５または６に記載のＭＥＭＳ検出素子の製造方法。
【請求項８】
前記半導体積層工程においては、前記基板材料と同一材料の半導体をエピタキシャル成長によって積層させる、請求項７に記載のＭＥＭＳ検出素子の製造方法。
【請求項９】
前記基板材料は、導電性を有する半導体材料からなる、請求項１ないし８のいずれかに記載のＭＥＭＳ検出素子の製造方法。
【請求項１０】
前記半導体材料は、Ｓｉである、請求項９に記載のＭＥＭＳ検出素子の製造方法。
【請求項１１】
前記酸化膜除去工程においては、前記酸化膜の前記空洞部被覆部のすべてを除去する、請求項１ないし１０のいずれかに記載のＭＥＭＳ検出素子の製造方法。
【請求項１２】
厚さ方向視において互いに重なる可動電極部および空洞部と、前記可動電極部を支持する固定電極部と、前記可動電極部と前記固定電極部との少なくとも一部同士の間に介在する絶縁材料からなる区画部と、を有する半導体材料からなる基板を備えるＭＥＭＳ検出素子であって、
前記可動電極部と前記固定電極部とは、互い対面する部分が絶縁材料によって覆われていない前記半導体材料からなることを特徴とする、ＭＥＭＳ検出素子。
【請求項１３】
前記区画部は、前記基板の主面と前記空洞部とに到達している、請求項１２に記載のＭＥＭＳ検出素子。
【請求項１４】
前記半導体は、Ｓｉである、請求項１２または１３に記載のＭＥＭＳ検出素子。
【請求項１５】
前記可動電極部のうち前記空洞部に面する部分は、絶縁材料によって覆われていない前記半導体材料からなる、請求項１２ないし１４のいずれかに記載のＭＥＭＳ検出素子。
【請求項１６】
前記空洞部の内面は、そのすべてが絶縁材料によって覆われていない前記半導体材料からなる、請求項１５に記載のＭＥＭＳ検出素子。
【請求項１７】
前記区画部は、ＳｉＯ2からなる、請求項１２ないし１５のいずれかに記載のＭＥＭＳ検出素子。
【請求項１８】
前記可動電極部と前記固定電極部とは、前記厚さ方向と直角である方向において互いに対面する部分を有する、請求項１２ないし１７のいずれかに記載のＭＥＭＳ検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子に関する。
【背景技術】
【０００２】
ＭＥＭＳ技術を用いた様々な用途モジュールが種々に提案されている。特許文献１には、従来のＭＥＭＳ検出素子の一例が開示されている。同文献に開示されたＭＥＭＳ検出素子Ａ１は、加速度を検出するための素子であり、半導体からなる基板に空洞部が形成されている。当該基板は、固定電極部および可動電極部を有する。固定電極部および可動電極部は、平面視において前記空洞部と重なる位置に設けられており、互いに対面する部分を有する。固定電極部には、固定電極用配線が接続され、可動電極部とには、可動電極用配線が接続されている。加速度の変化によって可動電極部が固定電極部に対して相対的に移動すると、固定電極部と可動電極部との間の静電容量が変化する。この静電容量の変化を検出することにより、加速度を検出することができる。
【０００３】
ＭＥＭＳ検出素子においては、空洞部の構成や、固定電極部および可動電極部の構成によって、検出精度が左右される。このため、空洞部や固定電極部および可動電極部を所望の形状や大きさに形成することが重要である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許５６６２１００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記した事情のもとで考え出されたものであって、検出精度を高めることが可能なＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の側面によって提供されるＭＥＭＳ検出素子の製造方法は、半導体を含む基板材料に、主面から凹む複数の穴部を形成する穴部形成工程と、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を含み、前記基板材料内に空洞部を形成する空洞部形成工程と、前記主面から前記空洞部に到達する区画用貫通孔を形成する区画用貫通孔形成工程と、前記区画用貫通孔に充填された区画部および前記空洞部の内面を覆う空洞部被覆部を有する酸化膜を形成する酸化膜形成工程と、前記主面から前記酸化膜の前記空洞部被覆部に到達するスリットを形成するスリット形成工程と、前記酸化膜のうち少なくとも前記スリットと前記空洞部との間に介在する前記空洞部被覆部を除去する酸化膜除去工程と、を備えることを特徴としている。
【０００７】
本発明の好ましい実施の形態においては、前記スリット形成工程においては、互いの少なくとも一部同士の間に前記区画部が介在する、可動電極部および当該可動電極部を支持する固定電極部を、前記基板材料に形成する。
【０００８】
本発明の好ましい実施の形態においては、前記酸化膜形成工程の後、前記スリット形成工程の前に、前記酸化膜に前記可動電極部の一部を露出させる配線用貫通孔を形成する配線用貫通孔形成工程をさらに備える。
【０００９】
本発明の好ましい実施の形態においては、前記配線用貫通孔形成工程の後、前記スリット形成工程の前に、前記配線用貫通孔を通じて前記可動電極部に接続され且つ平面視において前記固定電極部と重なる位置に延びる可動電極用配線を形成する可動電極用配線形成工程をさらに備える。
【００１０】
本発明の好ましい実施の形態においては、空洞部形成工程は、還元性雰囲気中の熱処理を用いて前記基板材料の前記半導体を部分的に移動させることにより、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を一括して行う。
【００１１】
本発明の好ましい実施の形態においては、前記穴部形成工程においては、厚さ方向奥側に向かうほど前記厚さ方向と直角である断面積が大となるような深掘りエッチングにより前記複数の穴部を形成し、前記空洞部形成工程においては、前記深掘りエッチングを継続することで、隣り合う前記穴部どうしを繋げることにより前記複数の穴部の底側部分同士を連結する処理を行った後に、前記複数の穴部の開口側部分を塞ぐ処理を行う。
【００１２】
本発明の好ましい実施の形態においては、前記空洞部形成工程の後、区画用貫通孔形成工程の前に、前記主面に半導体層を積層させる半導体積層工程をさらに備える。
【００１３】
本発明の好ましい実施の形態においては、前記半導体積層工程においては、前記基板材料と同一材料の半導体をエピタキシャル成長によって積層させる。
【００１４】
本発明の好ましい実施の形態においては、前記基板材料は、導電性を有する半導体材料からなる。
【００１５】
本発明の好ましい実施の形態においては、前記半導体材料は、Ｓｉである。
【００１６】
本発明の好ましい実施の形態においては、前記酸化膜除去工程においては、前記酸化膜の前記空洞部被覆部のすべてを除去する。
【００１７】
本発明の第２の側面によって提供されるＭＥＭＳ検出素子は、厚さ方向視において互いに重なる可動電極部および空洞部と、前記可動電極部を支持する固定電極部と、前記可動電極部と前記固定電極部との少なくとも一部同士の間に介在する絶縁材料からなる区画部と、を有する半導体材料からなる基板を備えるＭＥＭＳ検出素子であって、前記可動電極部と前記固定電極部とは、互い対面する部分が絶縁材料によって覆われていない前記半導体材料からなることを特徴としている。
【００１８】
本発明の好ましい実施の形態においては、前記区画部は、前記基板の主面と前記空洞部とに到達している。
【００１９】
本発明の好ましい実施の形態においては、前記半導体は、Ｓｉである。
【００２０】
本発明の好ましい実施の形態においては、前記可動電極部のうち前記空洞部に面する部分は、絶縁材料によって覆われていない前記半導体材料からなる。
【００２１】
本発明の好ましい実施の形態においては、前記空洞部の内面は、そのすべてが絶縁材料によって覆われていない前記半導体材料からなる。
【００２２】
本発明の好ましい実施の形態においては、前記区画部は、ＳｉＯ2からなる。
【００２３】
本発明の好ましい実施の形態においては、前記可動電極部と前記固定電極部とは、前記厚さ方向と直角である方向において互いに対面する部分を有する。
【発明の効果】
【００２４】
本発明によれば、検出精度を高めることができる。
【００２５】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図２】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線に沿う要部断面図である。
【図４】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図５】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図６】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図７】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図８】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図９】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図１０】本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部平面図である。
【図１１】図１０のＸＩ−ＸＩ線に沿う要部断面図である。
【図１２】図１０のＸＩＩ−ＸＩＩ線に沿う要部断面図である。
【図１３】本発明の第１実施形態に係るＭＥＭＳ検出素子を示す要部断面図である。
【図１４】本発明の第１実施形態に係るＭＥＭＳ検出素子を示す要部断面図である。
【図１５】本発明の第２実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図１６】本発明の第２実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図１７】本発明の第３実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図１８】本発明の第３実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図１９】本発明の第３実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図２０】本発明の第３実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図２１】本発明の第３実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【図２２】本発明の第３実施形態に係るＭＥＭＳ検出素子の製造方法を示す要部断面図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
【００２８】
＜第１実施形態＞
図１〜図１４は、本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子を示している。なお、これらの図において、ｚ方向は、基板材料１０（基板１）の厚さ方向であり、ｘ方向およびｙ方向は、ｚ方向に対して直角である方向である。以降の説明においては、ｙ方向の加速度を検出する機能を具備するＭＥＭＳ検出素子Ａ１およびその製造方法について説明するが、本発明に係るＭＥＭＳ検出素子の検出方向は特に限定されない。また、本発明に係る１つのＭＥＭＳ検出素子が、２方向以上の加速度を検出する構成であってもよい。また、以下に述べる加速度の検出原理は一例であり、加速度をはじめとする所定の物理量を適切に検出しうる種々の検出原理を採用することができる。たとえば、本発明に係るＭＥＭＳ検出素子は、ジャイロセンサーとして用いられるものであってもよい。
【００２９】
まず、図１に示すように基板材料１０を用意する。基板材料１０は、後述するＭＥＭＳ検出素子Ａ１の基板１を形成するための材料であり、たとえば複数の基板１を形成可能なウエハである。以降の図においては、基板材料１０のうち１つの基板１に対応する領域が示されている。基板材料１０は、導電性を有する半導体からなり、本実施形態においては、導電性を有するＳｉからなる。基板材料１０の厚さは、たとえば６２５μｍまたは７２５μｍ程度である。基板材料１０は、主面１０１および裏面１０２を有している。主面１０１と裏面１０２とは、ｚ方向において互いに反対側を向く平滑な面である。
【００３０】
＜穴部形成工程＞
次に、図２および図３に示すように、穴部形成工程を行う。図２は、基板材料１０の要部平面図であり、図３は、図２のＩＩＩ−ＩＩＩ線に沿う要部断面図である。基板材料１０の主面１０１にボッシュ法等の深掘りエッチングを施す。これにより、複数の穴部１３を形成する。複数の穴部１３の配置は特に限定されず、本実施形態においては、図２に示すように、平面視矩形状の領域にマトリクス状に形成されている。また、本実施形態においては、図３に示すように、穴部１３のｚ方向に直角である断面積が、ｚ方向において略均一となるように深掘りエッチング（ボッシュ法等）を行う。
【００３１】
＜空洞部形成工程＞
次に、図４に示すように、空洞部形成工程を行う。空洞部形成工程は、複数の穴部１３の底側部分同士を連結する処理と、複数の穴部１３の開口側部分を塞ぐ処理と、を含む。本実施形態においては、還元性雰囲気中の熱処理を用いる。具体的には、たとえば、水素アニール用いて基板材料１０の半導体を部分的に移動させることにより、複数の穴部１３の底側部分同士を連結する処理と、複数の穴部１３の開口側部分を塞ぐ処理と、を一括して行う。この水素アニールは、たとえば、減圧下の水素雰囲気において基板材料１０を１，０００℃〜１，２００℃に加熱し、この状態を所定時間保持することによって行う。これにより、複数の穴部１３の底側部分同士が連結された空洞部１４が形成される。また、複数の穴部１３の開口側部分が連結されることにより、これらの開口部分を塞ぐ主板部１５が形成される。主板部１５は、図中上面が主面１０１の一部を構成し、図中下面が空洞部１４の内面の一部を構成する。また、本実施形態においては、空洞部形成工程が完了した状態で、空洞部１４は、主板部１５によって密閉されている。ただし、たとえば一部の穴部１３が残存することにより、空洞部１４は、密閉されていない構成であってもよい。空洞部形成工程を経て形成される空洞部１４および主板部１５のｚ方向寸法の一例を挙げると、空洞部１４のｚ方向寸法（深さ）が２〜６μｍ程度であり、主板部１５のｚ方向寸法（厚さ）が１〜５μｍ程度である。
【００３２】
＜半導体積層工程＞
次に、図５に示すように、半導体積層工程を行う。半導体積層工程は、たとえばエピタキシャル成長によって、基板材料１０と同一材料の半導体を主面１０１上に積層する。本実施形態においては、導電性を有するＳｉが主面１０１上に積層される。これにより、基板材料１０のｚ方向寸法が増大される。以降の説明においては、半導体積層工程によって基板材料１０（主板部１５）のｚ方向寸法が増大し、積層されたＳｉの外面によって主面１０１が構成されていると定義する。半導体積層工程を経た主板部１５は、ｚ方向寸法（厚さ）が１５μｍ〜３０μｍ程度に増大する。
【００３３】
＜区画用貫通孔形成工程＞
次いで、図６に示すように、区画用貫通孔形成工程を行う。区画用貫通孔形成工程においては、主板部１５に主面１０１から空洞部１４に至る区画用貫通孔１５１を形成する。区画用貫通孔１５１の形成は、たとえば深掘りエッチング（ボッシュ法等）を用いて行う。なお、区画用貫通孔１５１のｚ方向視形状は特に限定されず、本実施形態においては、後述の可動電極部１２が保持される形態を意図してｚ方向視矩形状が採用されている。なお、後述の固定電極部１１の構成によっては、区画用貫通孔形成工程において、区画用貫通孔１５１とは別に、固定電極部１１の構成に用いられる複数の区画用貫通孔を形成しておいてもよい。
【００３４】
＜酸化膜形成工程＞
次いで、図７に示すように酸化膜形成工程を行う。酸化膜形成工程においては、酸化雰囲気において基板材料１０を所定温度に加熱し、所定時間保持する。これにより、基板材料１０を構成するＳｉが酸化され、ＳｉＯ2からなる酸化膜２が形成される。なお、酸化膜２を形成する手法はこれに限定されず、たとえばＣＶＤ等の従来公知の成膜手法を適宜採用してもよい。本実施形態においては、酸化膜２は、主面部２１、区画部２２および空洞部被覆部２３を有する。また、後述の固定電極部１１の構成によっては、前述の固定電極部１１用の区画用貫通孔に区画部２４（図７において図示略）を形成しておいてもよい。主面部２１は、主面１０１を構成するＳｉが酸化することにより形成された部分であり、主面１０１を覆っている。空洞部被覆部２３は、空洞部１４の内面を構成するＳｉが酸化されることにより形成された部分であり、空洞部１４の内面のすべてを覆っている。区画部２２は、区画用貫通孔１５１の内面を構成するＳｉが酸化することによって形成された部分であり、区画用貫通孔１５１を塞いでいる。
【００３５】
＜配線用貫通孔形成工程＞
次いで、図８に示すように、配線用貫通孔形成工程を行う。配線用貫通孔形成工程は、酸化膜２を構成するＳｉＯ2を選択的に除去しうるエッチング等を所定部分に施すことにより行う。これにより、酸化膜２の主面部２１に配線用貫通孔２１１が形成される。配線用貫通孔２１１は、主面部２１のうちｚ方向視において区画部２２（区画用貫通孔１５１）よりも図中ｘ方向右方に位置する部分であって、好ましくは区画部２２に隣接する部分に設けられている。また、本実施形態においては、配線用貫通孔形成工程において、酸化膜２に電極用開口２１２を形成している。電極用開口２１２は、後述の固定電極部１１および可動電極部１２のうちコンデンサを構成する部分を酸化膜２から露出させる開口である。
【００３６】
＜可動電極用配線形成工程＞
次いで、可動電極用配線形成工程を行う。可動電極用配線形成工程は、めっきおよびパターニング等を用いることにより、酸化膜２の主面部２１上に配線３を形成する。配線３を構成する金属は特に限定されず、本実施形態においては、たとえばアルミニウムが用いられる。配線３は、可動電極用配線３２を有している。可動電極用配線３２は、主面部２１の配線用貫通孔２１１を通じて主板部１５に接している部分である。また。本実施形態においては、可動電極用配線形成工程におけるめっきやパターニング等によって、後述の固定電極用配線３１を形成してもよい。この場合、配線３は、固定電極用配線３１および可動電極用配線３２を有するものとなる。固定電極用配線３１は、後述の可動電極部１２に対して絶縁され、後述の固定電極部１１に接続される部分である。そして、本実施形態においては、保護膜４を形成する。保護膜４は、配線３を部分的に覆うことにより、配線３を保護するためのものである。保護膜４は、たとえばシリコンの酸化膜や窒化膜等からなる。また、保護膜４は、酸化膜２の電極用開口２１２を露出させている。
【００３７】
＜スリット形成工程＞
次に、図１０〜図１２に示すように、スリット形成工程を行う。図１０は、スリット形成工程によって得られる基板材料１０を模式的に示す要部平面図である。図１１は、図１０のＸＩ−ＸＩ線に沿う要部断面図であり、図１２は、図１０のＸＩＩ−ＸＩＩ線に沿う要部断面図である。スリット形成工程においては、たとえば、深掘りエッチング（ボッシュ法等）を用いて主面１０１から主板部１５を貫通して酸化膜２の空洞部被覆部２３に到達するスリット１９を形成する。スリット１９の形状等は特に限定されず、ＭＥＭＳ検出素子Ａ１が加速度を適切に検出しうる形状等であればよい。本実施形態においては、図１０に模式的に示されたように、基板材料１０が固定電極部１１および可動電極部１２を有するものとなるようにスリット１９を形成する。
【００３８】
固定電極部１１は、ＭＥＭＳ検出素子Ａ１が設置される環境において、固定部分であると認識される部分である。可動電極部１２は、加速度の変化に応じて固定電極部１１に対して相対的に移動する部分である。可動電極部１２は、酸化膜２の区画部２２のみを介して固定電極部１１に支持されている。すなわち、スリット形成工程においては、主板部１５のうち区画部２２のｙ方向両側に位置する部分を除去することにより、区画部２２のｙ方向両面がｚ方向全長にわたって露出している。このような構成により、可動電極部１２は、固定電極部１１に対して区画部２２によって絶縁されている。図示された例においては、可動電極部１２は、複数の可動側枝部１２１を有するものとして形成されている。複数の可動側枝部１２１は、ｚ方向視において各々がｘ方向に延びており、ｙ方向に離間配置されている。
【００３９】
一方、固定電極部１１は、基板材料１０のうち区画部２２によって可動電極部１２と絶縁された部分である。なお、前述の複数の区画部２４が形成されている場合、固定電極部１１は、複数の固定側枝部１１１を有するものとして形成される。複数の固定側枝部１１１は、複数の区画部２４のみによって支持されている。すなわち、複数の固定側枝部１１１は、複数の区画部２４によって各々が絶縁されている。複数の固定側枝部１１１は、各々がｘ方向に延びており、ｙ方向に離間配置されている。
【００４０】
図１０〜図１２は、加速度を検出しうる構成例を製造する一過程を模式的に示している。図示された模式例においては、固定電極部１１が複数の固定側枝部１１１を有しており、可動電極部１２が複数の可動側枝部１２１を有している。また、可動電極用配線３２を形成する可動電極用配線形成工程において、配線３が固定電極用配線３１と可動電極用配線３２とを有するものとして形成されている。固定電極用配線３１は、配線３のうち固定電極部１１に接続されるものである。
【００４１】
図示された模式例においては、固定電極用配線３１は、第１系統３１１と第２系統３１２とを有する。第１系統３１１および第２系統３１２は、各々が別系統の導通経路をなしている。後述のＭＥＭＳ検出素子Ａ１において、あるいは外部の制御部によって、固定電極用配線３１に接続される電極が、第１系統３１１および第２系統３１２のいずれか一方に選択的に適宜接続される。また、複数の固定側枝部１１１は、複数の第１系統枝部１１１１と複数の第２系統枝部１１１２とを有する。複数の第１系統枝部１１１１は、固定電極用配線３１の第１系統３１１に接続されている。複数の第２系統枝部１１１２は、固定電極用配線３１の第２系統３１２に接続されている。一方、複数の可動側枝部１２１は、配線３の可動電極用配線３２に接続されている。
【００４２】
図１０および図１２に示すように、図示された模式例においては、互いに隣り合う１つの第１系統枝部１１１１と１つの第２系統枝部１１１２とが、互いに隣り合う２つの可動側枝部１２１の間に配置されている。また、ある可動側枝部１２１は、第１系統枝部１１１１と第２系統枝部１１１２との間に配置されている。
【００４３】
＜酸化膜除去工程＞
次に、図１３および図１４に示すように酸化膜除去工程を行う。酸化膜除去工程では、たとえば酸化膜２を構成するＳｉＯ2を選択的に除去しうるエッチング等によって、酸化膜２の空洞部被覆部２３のうち、少なくとも複数の固定側枝部１１１および複数の可動側枝部１２１の図中下面に接する部分を除去する。図示された例においては、すべての空洞部被覆部２３が除去されている。
【００４４】
この後は、たとえば、基板材料１０の主面１０１側にたとえば基板材料１０と同じ材料および厚さの蓋材料を設ける工程、基板材料１０および前記蓋材料を研削することにより薄肉化する工程、および基板材料１０および前記蓋材料を複数の個片に分割する切断工程を経ることにより、ＭＥＭＳ検出素子Ａ１が得られる。
【００４５】
ＭＥＭＳ検出素子Ａ１は、基板１、酸化膜２、配線３および保護膜４を有する。基板１は、上述した固定電極部１１、可動電極部１２および空洞部１４を有する。固定電極部１１は、上述した複数の固定側枝部１１１を有しており、複数の固定側枝部１１１は、上述した複数の第１系統枝部１１１１および複数の第２系統枝部１１１２を含む。可動電極部１２は、上述した複数の可動側枝部１２１を有する。
【００４６】
本実施形態においては、固定側枝部１１１および固定電極部１１２のｙ方向を向く面が、酸化膜２等の絶縁材料に覆われておらず、半導体であるＳｉからなる。さらに、固定側枝部１１１および固定電極部１１２のｘ方向を向く面およびｚ方向下方を向く面が、酸化膜２等の絶縁材料に覆われておらず、半導体であるＳｉからなる。また、本実施形態においては、空洞部１４の内面のすべてが酸化膜２等の絶縁材料に覆われておらず、半導体であるＳｉからなる。
【００４７】
複数の第１系統枝部１１１１および複数の第２系統枝部１１１２と複数の可動側枝部１２１との相対的な配置は、図１０〜図１２を参照して説明した通りである。複数の第１系統枝部１１１１は、固定電極用配線３１の第１系統３１１に接続されており、複数の第２系統枝部１１１２は、固定電極用配線３１の第２系統３１２に接続されている。複数の可動側枝部１２１は、可動電極用配線３２に接続されている。複数の第１系統枝部１１１１と複数の可動側枝部１２１との間には、各々が静電容量を有するコンデンサ（第１コンデンサ）が形成された格好となっている。また、複数の第２系統枝部１１１２と複数の可動側枝部１２１との間には、各々が静電容量を有するコンデンサ（第２コンデンサ）が形成された格好となっている。
【００４８】
図１０から理解されるように、ＭＥＭＳ検出素子Ａ１の可動電極部１２が固定電極部１１に対してｙ方向図中下方に移動するような加速度が生じると、隣り合う第１系統枝部１１１１と可動側枝部１２１との距離が増大し、隣り合う第２系統枝部１１１２と可動側枝部１２１との距離が縮小する。このため、第１系統枝部１１１１および可動側枝部１２１からなる第１コンデンサの静電容量が小さくなり、第２系統枝部１１１２および可動側枝部１２１からなる第２コンデンサの静電容量が大きくなる。たとえば、第１コンデンサと第２コンデンサの静電容量の差分を、固定電極用配線３１の第１系統３１１および第２系統３１２と可動電極用配線３２とを用いて電気的に検出することにより、ｙ方向の加速度を検出することができる。
【００４９】
次に、ＭＥＭＳ検出素子Ａ１の作用について説明する。
【００５０】
空洞部１４を形成する手法として、図３に示した穴部形成工程の後に、複数の穴部１３の内側面を酸化膜によって保護し、複数の穴部１３の底部に等方エッチングを施すことにより、複数の穴部１３の底部同士が連結された空洞部１４を得る手法が想定される。しかし、複数の穴部１３に等方エッチングを施すことによって得られた空洞部１４は、比較的凹凸形状となりやすい。また、空洞部１４の形成に伴い、固定電極部１１の固定側枝部１１１や可動電極部１２の可動側枝部１２１の下面が、凹凸形状となりやすい。このため、固定電極部１１の固定側枝部１１１や可動電極部１２の可動側枝部１２１に、空洞部１４の凹凸状部分が意図せず接触することが懸念される。また、固定側枝部１１１や可動側枝部１２１に空洞部１４の凹凸状部分が近接すると、上述した静電容量が不当に変化してしまうおそれがある。さらに、固定電極部１１の固定側枝部１１１や可動電極部１２の可動側枝部１２１の下面が凹凸形状であると、静電容量のバラツキの原因となることが懸念される。本実施形態によれば、等方エッチングを用いることなく水素アニールによって空洞部１４および主板部１５を形成する。これにより、空洞部１４に凹凸状部分が生じることを回避することが可能である。したがって、ＭＥＭＳ検出素子Ａ１の検出精度を高めることができる。
【００５１】
本実施形態と異なり、固定側枝部１１１および固定電極部１１２のうち互いに対面する部分が酸化膜２を構成するＳｉＯ2等によって覆われていると、この表面にＯＨ基が結合し易い。このようなＯＨ基が結合した表面を有する固定側枝部１１１と固定電極部１１２とがＭＥＭＳ検出素子Ａ１の作動中に仮に接触すると、大気中の水分を取り込んで固定側枝部１１１に固定電極部１１２が固定されてしまうおそれがある。このようなことでは、ＭＥＭＳ検出素子Ａ１による加速度検出が適切に行えない。本実施形態においては、ＭＥＭＳ検出素子Ａ１の固定側枝部１１１と固定電極部１１２とは、互いに対面する部分が、酸化膜２等の絶縁材料によって覆われていない半導体であるＳｉからなる。このため、表面にＯＨ基が結合することを抑制可能であり、固定側枝部１１１に固定電極部１１２が固定されてしまうことを回避することができる。また、固定側枝部１１１と固定電極部１１２や空洞部１４を覆う絶縁材料を有さないことは、当該部分に意図しない帯電が生じることを防止するのに好ましい。
【００５２】
本実施形態においては、酸化膜除去工程において、図１１および図１２に示す空洞部被覆部２３のすべてが除去される。このため、固定側枝部１１１および可動側枝部１２１の作動に、酸化膜２を構成するＳｉＯ2が影響を及ぼすことを防止することができる。なお、固定側枝部１１１および可動側枝部１２１の作動をより向上させるために、所定領域に撥水処理を施してもよい。
【００５３】
図５に示す半導体積層工程を行うことにより、固定側枝部１１１と可動側枝部１２１とのｚ方向寸法を増大させることが可能である。これにより、ＭＥＭＳ検出素子Ａ１の検出精度を高めることができる。また、本実施形態と異なり基板材料１０に代えてＳＯＩ（Silicon on Insulator）基板材料を用いてＭＥＭＳ検出素子Ａ１を形成する場合と比較して、製造コストを低減可能であるという利点がある。
【００５４】
図１１および図１２に示すように、スリット形成工程においては、空洞部被覆部２３のｚ方向上面を、スリット１９を形成するためのエッチングストッパに用いている。これにより、スリット１９の深さを均一化することが可能であり、複数の固定側枝部１１１および複数の可動側枝部１２１のｚ方向寸法のバラツキを抑制することが可能である。これは、ＭＥＭＳ検出素子Ａ１の検出精度の向上に好ましい。
【００５５】
図１５〜図２２は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００５６】
＜第２実施形態＞
図１５および図１６は、本発明の第２実施形態に係るＭＥＭＳ検出素子の製造方法を示している。図１５は、本実施形態の穴部形成工程を示している。本実施形態の穴部形成工程は、ｚ方向奥側に向かうほどｚ方向と直角である断面積が大となるような深掘りエッチング（ボッシュ法等）によって、複数の穴部１３を形成する。この深掘りエッチングを継続することにより、図１６に示すように、複数の穴部１３の底側部分同士が連結される。これが、空洞部形成工程における、複数の穴部１３の底側部分同士を連結する処理である。そして、図１６に示す基板材料１０に対して、たとえば水素アニールを施すことにより、複数の穴部１３の開口側部分を塞ぐ処理を行い、空洞部１４および主板部１５を形成する。この後は、上述した実施形態と同様の工程を経ることにより、本実施形態のＭＥＭＳ検出素子が得られる。
【００５７】
このような実施形態によってもＭＥＭＳ検出素子の検出精度を高めることができる。また、本実施形態から理解されるように、本発明のＭＥＭＳ検出素子の製造方法の各手法は、本発明が意図する構成および効果が実現し得るものであれば、様々な手法を採用することができる。
【００５８】
＜第３実施形態＞
図１７〜図２２は、本発明の第３実施形態に係るＭＥＭＳ検出素子の製造方法を示している。
【００５９】
本実施形態においては、まず、図１７に示すように、基板材料１０に深掘りエッチング等によって複数の穴部１３を形成する。
【００６０】
次いで、図１８に示すように保護膜１３１を形成する。保護膜１３１は、たとえばＳｉＯ2からなる膜である。保護膜１３１の形成は、熱酸化処理やＣＶＤ等を適宜用いればよい。これにより、基板材料１０の主面１０１および複数の穴部１３の内面全体を覆う保護膜１３１を形成する。
【００６１】
次いで、図１９に示すように、保護膜１３１の一部を削除する。より具体的には、保護膜１３１のうち複数の穴部１３の底部を覆う部分のみを、たとえばドライエッチング等によって除去する。これにより、複数の穴部１３の底部が保護膜１３１から露出した状態となる。
【００６２】
次いで、保護膜１３１を残存させ且つ基板材料１０を選択的に除去する等方エッチングを行う。これにより、複数の穴部１３の底部のそれぞれから複数の空間が生じる。そして、これらの空間が互いに繋がることにより、図２０に示す連結空洞部１４０が形成される。連結空洞部１４０は、複数の穴部１３の底部側に繋がっている。
【００６３】
次いで、図２１に示すように、保護膜１３１を除去する。そして、水素アニール等の還元性雰囲気中の熱処理を用いて基板材料１０の半導体を部分的に移動させることにより、図２２に示すように、空洞部１４および主板部１５が得られる。この後は、たとえば、図５〜図１２を参照して説明した工程を適宜実行することにより、本実施形態のＭＥＭＳ検出素子が得られる。
【００６４】
このような実施形態によってもＭＥＭＳ検出素子の検出精度を高めることができる。また、図２０に示す等方エッチングにより、連結空洞部１４０の内面が凹凸形状になった場合であっても、この後に水素アニール等の還元性雰囲気中の熱処理を施すことにより、図２２に示すように、空洞部１４の内面をより平滑に仕上げることができる。
【００６５】
本発明に係るＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子は、上述した実施形態に限定されるものではない。本発明に係るＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【００６６】
Ａ１      ：ＭＥＭＳ検出素子
１        ：基板
２        ：酸化膜
３        ：配線
４        ：保護膜
１０      ：基板材料
１１      ：固定電極部
１２      ：可動電極部
１３      ：穴部
１４      ：空洞部
１５      ：主板部
１９      ：スリット
２１      ：主面部
２２      ：区画部
２３      ：空洞部被覆部
２４      ：区画部
３１      ：固定電極用配線
３２      ：可動電極用配線
１０１    ：主面
１０２    ：裏面
１１１    ：固定側枝部
１１２    ：固定電極部
１３１    ：保護膜１３１
１２１    ：可動側枝部
１５１    ：区画用貫通孔
２１１    ：配線用貫通孔
２１２    ：電極用開口
３１１    ：第１系統
３１２    ：第２系統
１１１１  ：第１系統枝部
１１１２  ：第２系統枝部
【図１】
2019035709.tif 000003
【図２】
2019035709.tif 000004
【図３】
2019035709.tif 000005
【図４】
2019035709.tif 000006
【図５】
2019035709.tif 000007
【図６】
2019035709.tif 000008
【図７】
2019035709.tif 000009
【図８】
2019035709.tif 000010
【図９】
2019035709.tif 000011
【図１０】
2019035709.tif 000012
【図１１】
2019035709.tif 000013
【図１２】
2019035709.tif 000014
【図１３】
2019035709.tif 000015
【図１４】
2019035709.tif 000016
【図１５】
2019035709.tif 000017
【図１６】
2019035709.tif 000018
【図１７】
2019035709.tif 000019
【図１８】
2019035709.tif 000020
【図１９】
2019035709.tif 000021
【図２０】
2019035709.tif 000022
【図２１】
2019035709.tif 000023
【図２２】
2019035709.tif 000024