(57)【要約】【課題】分割露光によりパターンを形成する際の分割パターン領域間の位置合わせ精度を向上しうる半導体装置の製造方法を提供する。【解決手段】基板上に第１のフォトレジスト膜を形成する工程と、第１の領域にアライメントパターンを含む第１のパターンを露光する工程と、露光したアライメントパターンに対応したアライメントマークを基板上に形成する工程と、アライメントマークを形成した基板上に第２のフォトレジスト膜を形成する工程と、アライメントマークに位置合わせして、第２の領域に、第２のパターンを複数の領域に分割して別々に露光する工程と、第２のフォトレジスト膜を現像し、第２のパターンを有する第２のフォトレジスト膜を形成する工程と、を有し、第２の領域の少なくとも一部は、第１のパターンを露光する際における露光装置の有効露光領域よりも外側に位置している。【選択図】図２
2019035874.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、第１のフォトレジスト膜を形成する工程と、
前記基板の第１の領域の前記第１のフォトレジスト膜に、アライメントパターンを含む第１のパターンを露光する工程と、
前記基板に、前記第１のフォトレジスト膜に露光した前記第１のパターンの前記アライメントパターンに対応したアライメントマークを形成する工程と、
前記アライメントマークを形成した前記基板の上に、第２のフォトレジスト膜を形成する工程と、
前記アライメントマークに位置合わせして、前記基板の第２の領域の前記第２のフォトレジスト膜に、第２のパターンを複数の領域に分割して別々に露光する工程と、
前記第２のフォトレジスト膜を現像し、前記第２のパターンを有する前記第２のフォトレジスト膜を形成する工程と、を有し、
前記第２の領域の少なくとも一部は、前記第１のパターンを露光する際における露光装置の有効露光領域よりも外側に位置している
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の領域を分割した前記複数の領域のそれぞれは、前記第１の領域と少なくとも一部が重なっている
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の領域は、前記第２の領域の外周よりも内側に配されている
ことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第２の領域の前記外周よりも内側に、複数の前記第１の領域が配されている
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第２の領域は、前記第２のパターンを露光する露光装置の有効露光領域よりも大きく、
前記複数の領域のそれぞれは、前記第２のパターンを露光する露光装置の有効露光領域よりも小さい
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２の領域は、半導体装置のチップ領域である
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記基板の、前記第２のパターンの前記複数の領域に対応するそれぞれの領域に、少なくとも１つの前記アライメントマークを配置する
ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記第１のパターンは、アライメント精度計測パターンを更に含む
ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記複数の領域は、前記第２の領域に２次元状に配列されている
ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記複数の領域のそれぞれは、隣り合う領域との間に重複領域を有しており、
前記アライメントマークは、前記重複領域以外の領域に配されている
ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記アライメントマークを形成する工程は、露光した前記第１のフォトレジスト膜を現像し、前記第１のフォトレジスト膜よりなる前記アライメントマークを形成する工程を有する
ことを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記アライメントマークを形成する工程は、前記第１のフォトレジスト膜をマスクとして前記基板をエッチングし、前記アライメントマークを前記基板に転写する工程を更に有する
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造においては、フォトマスク（レチクル）に形成されたパターンを半導体基板の上に形成されたフォトレジスト膜に露光し、現像することにより形成されたレジストパターンを用いて、半導体基板に対する所定の処理が行われている。パターンの露光に用いられる露光装置の有効露光領域よりも大きいサイズのチップ領域を有する半導体装置においては、チップ領域を複数の領域に分割し、各領域を各々露光して繋ぎ合わせる分割露光が行われている。分割露光を用いたパターン形成においては、分割露光される各領域のパターンの繋ぎ合わせ精度を如何にして高めるかが重要である。
【０００３】
特許文献１には、分割パターンの少なくとも１つにアライメントマークを設け、他の分割パターンを露光する際の位置合わせにこのアライメントマークを用いることで、分割パターン間の繋ぎ合わせ精度を向上する半導体装置の製造方法が記載されている。また、特許文献２には、隣接する分割パターン領域のアライメントマークを用いてダイ・バイ・ダイ・アライメント方式で分割露光を行うことで、各領域間のパターンの繋ぎ合わせ精度を向上する半導体装置の製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３１０４４６号公報
【特許文献２】特開２０１１−２３２５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の方法では、各分割パターン領域の位置合わせ精度が露光装置のステッピング精度に依存するため、特にアライメントマークが設けられた分割パターン領域から離れた分割パターン領域において位置合わせ精度が低下することがあった。また、特許文献２の方法では、隣接する分割パターン領域のアライメントマークを用いて位置合わせを行うため、隣接していない分割パターン領域間の位置合わせ精度が低下することがあった。
【０００６】
本発明の目的は、分割露光によりパターンを形成する際の分割パターン領域間の位置合わせ精度を向上しうる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、基板の上に、第１のフォトレジスト膜を形成する工程と、前記基板の第１の領域の前記第１のフォトレジスト膜に、アライメントパターンを含む第１のパターンを露光する工程と、前記基板に、前記第１のフォトレジスト膜に露光した前記第１のパターンの前記アライメントパターンに対応したアライメントマークを形成する工程と、前記アライメントマークを形成した前記基板の上に、第２のフォトレジスト膜を形成する工程と、前記アライメントマークに位置合わせして、前記基板の第２の領域の前記第２のフォトレジスト膜に、第２のパターンを複数の領域に分割して別々に露光する工程と、前記第２のフォトレジスト膜を現像し、前記第２のパターンを有する前記第２のフォトレジスト膜を形成する工程と、を有し、前記第２の領域の少なくとも一部は、前記第１のパターンを露光する際における露光装置の有効露光領域よりも外側に位置している半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、分割露光によりパターンを形成する半導体装置の製造方法において、分割パターン領域間の位置合わせ精度を向上することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態による半導体装置の概略構成を説明する図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す平面図である。
【図３】本発明の第２実施形態による半導体装置の概略構成を説明する図である。
【図４】本発明の第２実施形態による半導体装置の製造方法を示す平面図である。
【図５】本発明の第３実施形態による半導体装置の概略構成を説明する図である。
【図６】本発明の第３実施形態による半導体装置の製造方法を示す平面図である。
【図７】本発明の第４実施形態による半導体装置の概略構成を説明する図である。
【図８】本発明の第４実施形態による半導体装置の製造方法を示す平面図（その１）である。
【図９】本発明の第４実施形態による半導体装置の製造方法を示す平面図（その２）である。
【発明を実施するための形態】
【００１０】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について、図１及び図２を用いて説明する。図１は、本実施形態による半導体装置の概略構成を説明する図である。図２は、本実施形態による半導体装置の製造方法を説明する平面図である。
【００１１】
図１（ａ）は、本実施形態による半導体装置の半導体基板上におけるチップ領域１０を示している。ここで、チップ領域１０とは、半導体装置のチップサイズに対応する半導体基板上の領域である。チップ領域１０には、デバイス形成領域のほか、アライメントマークや位置ズレ検査マーク等のプロセスパターン形成領域など、半導体装置の機能、製造、検査等に必要なパターンが形成される領域の総てが含まれる。本実施形態では、Ｘ方向の長さが５２ｍｍであり、Ｙ方向の長さが３２ｍｍであるチップ領域１０を想定するが、チップ領域１０の大きさは任意である。
【００１２】
半導体基板上へのパターンの形成は、フォトリソグラフィを用いて行われる。半導体基板上にフォトレジスト膜を形成後、露光装置によってこのフォトレジスト膜に所定のパターンを露光し、露光後のフォトレジスト膜を現像することで、露光したパターンをフォトレジスト膜に転写する。パターニングしたフォトレジスト膜は、例えば、半導体基板やその上に設けられた膜をエッチングする際のマスクや、イオン注入のマスクとして用いることができる。パターニングしたフォトレジスト膜を、その後のフォトリソグラフィ工程におけるアライメントマークとして用いることも可能である。
【００１３】
半導体基板上のフォトレジスト膜へのパターンの露光に用いられる露光装置は、装置固有の有効露光領域を有している。有効露光領域は、１ショットで露光できる最大の露光領域であり、露光装置の投影光学系の性能によって決定される。本実施形態では、有効露光領域のサイズが最大で２６ｍｍ×３３ｍｍである露光装置を想定する。つまり、上述の半導体装置のチップ領域１０のサイズは、この露光装置の有効露光領域のサイズよりも大きい。このため、この露光装置を用いて本実施形態による半導体装置のチップ領域１０にパターンを露光するためには、チップ領域１０を露光装置の有効露光領域よりも小さい複数の領域に分割し、分割した領域にそれぞれ対応するパターンを別々に露光する必要がある。
【００１４】
本実施形態による半導体装置のチップ領域１０は、有効露光領域のＸ方向の長さを２６ｍｍ、Ｙ方向の長さを３３ｍｍとした場合、Ｘ方向のサイズは有効露光領域よりも大きいが、Ｙ方向の長さは有効露光領域と同じである。したがって、例えば図１（ｂ）に示すように、チップ領域１０をＸ方向に２つに分割し、チップ領域１０内に、Ｘ方向の長さが２６ｍｍでありＹ方向の長さが３２ｍｍである２つの分割パターン領域１２Ａ，１２Ｂを定義することができる。
【００１５】
なお、分割パターン領域１２の大きさは、必ずしも同一である必要はない。また、チップ領域１０は、３つ以上の分割パターン領域１２に分割してもよい。また、ここでは簡略化のため図示や説明を省略しているが、隣り合う分割パターン領域１２の間には、位置合わせずれを考慮して、重複領域が設けられている。
【００１６】
本実施形態による半導体装置の製造方法では、分割パターン領域１２Ａ，１２Ｂへのパターンの露光に先立ち、これらパターンの露光の際の位置合わせに用いるアライメントマークを半導体基板上に形成する。アライメントマークの形成は、分割パターン領域１２Ａ，１２Ｂを露光するためのレチクルとは別のレチクルを用いたフォトリソグラフィを経て行われる。
【００１７】
図１（ｃ）は、半導体基板上にアライメントマークを形成する際のフォトリソグラフィに用いられるレチクル２０の概略図である。レチクル２０は、図１（ｃ）に示すように、Ｘ方向のアライメントに用いられるアライメントマークのパターン（アライメントパターン２２Ｘ）と、Ｙ方向のアライメントに用いられるアライメントマークのパターン（アライメントパターン２２Ｙ）とを含む。レチクル２０には、少なくとも１組のアライメントパターン２２Ｘ，２２Ｙが設けられている。位置合わせ精度を向上する観点からは、２組以上のアライメントパターン２２Ｘ，２２Ｙが設けられていることが望ましい。なお、レチクル２０は、アライメントマークを形成するための専用のレチクルであってもよいし、アライメントパターン以外の他のパターンを含むレチクルであってもよい。
【００１８】
図１（ｄ）は、レチクル２０を用いたフォトリソグラフィによって半導体基板上にパターンが配置される領域（アライメントマーク配置領域１４）と、分割パターン領域１２Ａ，１２Ｂとの関係を示す図である。アライメントマーク配置領域１４内には、レチクル２０上のアライメントパターン２２Ｘ，２２Ｙに基づくアライメントマーク１６Ｘ，１６Ｙが配される。アライメントマーク１６Ｘ，１６Ｙは、必ずしも分割パターン領域１２Ａと分割パターン領域１２Ｂとの間の重複領域に配されている必要はなく、重複領域以外の領域に配されていてもよい。
【００１９】
チップ領域１０の少なくとも一部は、アライメントパターン２２Ｘ，２２Ｙを含むパターンを露光する際における露光装置の有効露光領域よりも外側に位置している。例えば、アライメントマーク配置領域１４は、図１（ｄ）に示すように、チップ領域１０のサイズよりも小さく、また、チップ領域１０の外周よりも内側に配される。そして、アライメントマーク配置領域１４よりも外側の領域に、分割パターン領域１２Ａの少なくとも一部及び分割パターン領域１２Ｂの少なくとも一部が配される。レチクル２０を用いたフォトリソグラフィには、分割パターン領域１２Ａ，１２Ｂへのパターンの露光に使用する露光装置や、これと同等の有効露光領域を有する露光装置を適用可能である。チップ領域１０の全体を包含しうる有効露光領域を有する露光装置を別途用意する必要はない。
【００２０】
それぞれの分割パターン領域１２Ａ，１２Ｂは、アライメントマーク配置領域１４と重なる領域を有することが望ましい。このように構成することで、アライメントマーク配置領域１４の中に配置されたアライメントマーク１６Ｘ，１６Ｙと、分割パターン領域１２Ａ，１２Ｂのそれぞれとの距離を狭めることができ、位置合わせ精度を向上することができる。
【００２１】
次に、本実施形態による半導体装置の製造方法について、図２を用いてより具体的に説明する。ここでは、半導体装置の製造における最初の露光工程と、その後工程としてのエッチング工程とを行う場合を例にして、本実施形態による半導体装置の製造方法を説明する。すなわち、以下に説明する工程を行う前の半導体基板にはアライメントマークが形成されていないことを想定している。ただし、半導体基板上には、以下に説明するアライメントマークとは別のアライメントマークが形成されていてもよい。また、半導体基板には、絶縁膜や導電膜等が形成されていてもよい。なお、本明細書において単に「基板」と表記するときは、半導体基板そのもののみならず、絶縁膜や導電膜等が形成された半導体基板をも含む。そして基板をパターニングすることは、基板に含まれる半導体基板をパターニングすることだけでなく、基板に含まれる絶縁膜や導電膜をパターニングすることも意味する。
【００２２】
まず、アライメントパターン２２Ｘ，２２Ｙが設けられたレチクル２０と、分割パターン領域１２Ａに露光する所定のパターンが設けられたレチクルと、分割パターン領域１２Ｂに露光する所定のパターンが設けられたレチクルと、を用意する。
【００２３】
次いで、処理対象の半導体基板の上にフォトレジスト材料をスピンコートしてプリベークを行い、表面にフォトレジスト膜が設けられた半導体基板３０を準備する。
【００２４】
次いで、アライメントパターン２２Ｘ，２２Ｙが設けられたレチクル２０を、露光装置にセットする。露光装置は、レチクル２０をレチクルステージに搭載し、レチクル２０とレチクルステージとの位置合わせを行う。
【００２５】
次いで、フォトレジスト膜が設けられた半導体基板３０を、露光装置にセットする。露光装置は、ウェーハステージに半導体基板３０を搭載する。
【００２６】
次いで、露光装置は、ウェーハステージを制御し、チップ領域１０のＸ方向の長さ及びＹ方向の長さに対応するピッチで半導体基板３０をＸ方向及びＹ方向に移動しながら、レチクル２０に設けられたパターンを半導体基板３０に露光する。
【００２７】
例えば、図２（ａ）において一点鎖線で区切られた領域のそれぞれが、チップ領域１０に対応する。チップ領域１０の座標、Ｘ方向及びＹ方向のピッチや配置数など、チップ領域１０の半導体基板３０上への配置に関する情報は、当該半導体装置の配置基準情報として予め露光装置に入力されている。露光装置は、この配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、レチクル２０を通過した照明光を半導体基板３０に照射し、レチクル２０に設けられたパターン（アライメントパターン２２Ｘ，２２Ｙ）を半導体基板３０に縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、アライメントパターン２２Ｘ，２２Ｙに対応する潜像が形成される。
【００２８】
こうして、配置基準情報によって規定される半導体基板３０の各チップ領域１０内に、レチクル２０に設けられたパターンをそれぞれ露光する。図２（ａ）において点線で区切られた領域のそれぞれが、レチクル２０に設けられたパターンが露光されるアライメントマーク配置領域１４である。
【００２９】
次いで、レチクル２０に設けられたパターンを露光した半導体基板３０を露光装置から取り出し、現像液によって露光したフォトレジスト膜を現像する。これにより、半導体基板３０の各チップ領域１０内に、レチクル２０上のアライメントパターン２２Ｘ，２２Ｙに対応するアライメントマーク１６Ｘ，１６Ｙを有するフォトレジスト膜が形成される。
【００３０】
次いで、アライメントマーク１６Ｘ，１６Ｙが形成されたフォトレジスト膜をマスクとして半導体基板３０をエッチングし、アライメントマーク１６Ｘ，１６Ｙを半導体基板３０に転写する。その後、アッシング等により、半導体基板３０上のフォトレジスト膜を除去する。
【００３１】
こうして、半導体基板３０の各チップ領域１０内に、半導体基板３０の表面の段差によって構成されるアライメントマーク１６Ｘ，１６Ｙを形成する（図２（ｂ））。
【００３２】
次いで、分割パターン領域１２Ａに露光する所定のパターンが設けられたレチクルと、分割パターン領域１２Ｂに露光する所定のパターンが設けられたレチクルとを、露光装置にセットする。
【００３３】
次いで、アライメントマーク１６Ｘ，１６Ｙを形成した半導体基板３０上に再度フォトレジスト膜を形成し、露光装置にセットする。露光装置は、ウェーハステージに半導体基板３０を搭載する。
【００３４】
次いで、露光装置は、分割パターン領域１２Ａに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【００３５】
次いで、露光装置は、半導体基板３０上に形成されている数ショット分のアライメントマーク１６Ｘ，１６Ｙを計測し、半導体基板３０上におけるアライメントマーク１６Ｘ，１６Ｙの座標位置を示す配列情報を調べる。そして、調べた配列情報からアライメントマーク配置領域１４のＸ方向及びＹ方向のシフト、回転ずれ、倍率誤差などの成分を求める。更に、これらの成分を考慮して、元の配置基準情報を補正する。
【００３６】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ａに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ａに露光したパターンの潜像が形成される（図２（ｃ））。
【００３７】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｂに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【００３８】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｂに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｂに露光したパターンの潜像が形成される（図２（ｄ））。
【００３９】
次いで、分割パターン領域１２Ａ，１２Ｂへのパターンの露光が完了した半導体基板３０を露光装置から取り出し、現像液によって露光したフォトレジスト膜を現像する。これにより、半導体基板３０の各チップ領域１０内に、所定のパターンを有するフォトレジスト膜を形成する。
【００４０】
次いで、パターニングされたフォトレジスト膜を用いて半導体基板３０に対して所定の処理を行う。例えば、フォトレジスト膜をマスクとして半導体基板３０やその上に設けられた膜をエッチングし、フォトレジスト膜のパターンを半導体基板３０やその上に設けられた膜に転写する。或いは、フォトレジスト膜をマスクとしてイオン注入を行い、半導体基板３０の所定の領域に不純物を添加する。その後、アッシング等により、半導体基板３０上のフォトレジスト膜を除去する。
【００４１】
このように、本実施形態による半導体装置の製造方法では、同じアライメントマークを用いて、チップ領域１０を構成する複数の分割パターン領域１２Ａ，１２Ｂへの露光を行う。したがって、本実施形態によれば、分割パターン領域１２Ａに形成するパターンと分割パターン領域１２Ｂに形成するパターンとの間の繋ぎ合わせ精度を向上することができる。
【００４２】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について、図３及び図４を用いて説明する。第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図３は、本実施形態による半導体装置の概略構成を説明する図である。図４は、本実施形態による半導体装置の製造方法を説明する平面図である。
【００４３】
図３（ａ）は、本実施形態による半導体装置のチップ領域１０を示している。本実施形態では、Ｘ方向の長さが４５ｍｍであり、Ｙ方向の長さが５７ｍｍであるチップ領域１０を想定する。第１実施形態と同様、有効露光領域の最大サイズが２６ｍｍ×３３ｍｍである露光装置を想定すると、本実施形態による半導体装置のチップ領域１０のＸ方向及びＹ方向のサイズは、この露光装置の有効露光領域のサイズよりも大きい。
【００４４】
本実施形態による半導体装置のチップ領域１０は、Ｘ方向及びＹ方向のサイズがともに有効露光領域のサイズよりも大きい。したがって、例えば図３（ｂ）に示すように、チップ領域１０内に、Ｘ方向の長さが２２．５ｍｍでありＹ方向の長さが２８．５ｍｍである４つの分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを定義することができる。分割パターン領域１２を、第１実施形態の場合のような１次元状ではなく２次元状に配列することにより、チップ領域１０のサイズがより大きな半導体装置でも対応可能となる。なお、分割パターン領域１２の大きさは、必ずしも同一である必要はない。また、チップ領域１０は、５つ以上の分割パターン領域１２に分割してもよい。
【００４５】
本実施形態による半導体装置の製造方法においても、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄへのパターンの露光に先立ち、これらパターンの露光の際の位置合わせに用いるアライメントマークを半導体基板上に形成する。アライメントマークの形成は、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを露光するためのレチクルとは別のレチクルを用いたフォトリソグラフィを経て行われる。
【００４６】
図３（ｃ）は、半導体基板上にアライメントマークを形成する際のフォトリソグラフィに用いられるレチクル２０の概略図である。レチクル２０は、図３（ｃ）に示すように、Ｘ方向のアライメントに用いられるアライメントパターン２２Ｘと、Ｙ方向のアライメントに用いられるアライメントパターン２２Ｙとを含む。レチクル２０には、少なくとも１組のアライメントパターン２２Ｘ，２２Ｙが設けられている。
【００４７】
図３（ｄ）は、レチクル２０を用いたフォトリソグラフィによって半導体基板上にパターンが配置される領域（アライメントマーク配置領域１４）と、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄとの関係を示す図である。アライメントマーク配置領域１４内には、レチクル２０上のアライメントパターン２２Ｘ，２２Ｙに基づくアライメントマーク１６Ｘ，１６Ｙが配される。
【００４８】
チップ領域１０の少なくとも一部は、アライメントパターン２２Ｘ，２２Ｙを含むパターンを露光する際における露光装置の有効露光領域よりも外側に位置している。例えば、アライメントマーク配置領域１４は、図３（ｄ）に示すように、チップ領域１０のサイズよりも小さく、また、チップ領域１０の外周よりも内側に配される。アライメントマーク配置領域１４よりも外側の領域に、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの各々の少なくとも一部が配される。
【００４９】
それぞれの分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄは、アライメントマーク配置領域１４と重なる領域を有することが望ましい。このように構成することで、アライメントマーク配置領域１４の中に配置されたアライメントマーク１６Ｘ，１６Ｙと、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄのそれぞれとの距離を狭めることができ、位置合わせ精度を向上することができる。
【００５０】
なお、図３（ｂ）に示すレイアウトを用いた分割露光方法としては、例えば、以下に示す第１の方法及び第２の方法を採用することも考えられる。
【００５１】
第１の方法は、隣接する分割パターン領域に形成したアライメントマークを用いて位置合わせを行う方法である。例えば、まず、分割パターン領域１２Ｂに、アライメントマークを含む所定のパターンを形成する。次いで、分割パターン領域１２Ｂに形成したアライメントマークを用いて、分割パターン領域１２Ａ，１２Ｃにアライメントマークを含む所定のパターンをそれぞれ形成する。次いで、分割パターン領域１２Ａ又は分割パターン領域１２Ｃに形成したアライメントマークを用いて、分割パターン領域１２Ｄに所定のパターンを形成する。
【００５２】
第２の方法は、１つの分割パターン領域に形成したアライメントマークを用いて残りの分割パターン領域の位置合わせを行う方法である。例えば、まず、分割パターン領域１２Ｂに、アライメントマークを含む所定のパターンを形成する。次いで、分割パターン領域１２Ｂに形成したアライメントマークを用いて、分割パターン領域１２Ａ，１２Ｃ，１２Ｄに所定のパターンをそれぞれ形成する。
【００５３】
しかしながら、第１の方法では、分割パターン領域１２Ｄの分割パターン領域１２Ｂに対する位置合わせは、分割パターン領域１２Ａ又は分割パターン領域１２Ｃのパターンを介した間接的な位置合わせであり、繋ぎ合わせ精度が低下する虞がある。また、第２の方法では、分割パターン領域１２Ｂから分割パターン領域１２Ｄまでの距離が遠く、位置合わせ精度が露光装置のステッピング精度に大きく依存するため、繋ぎ合わせ精度が低下する虞がある。
【００５４】
この点、本実施形態による半導体装置の製造方法によれば、同じアライメントマークを用いて複数の分割パターン領域の位置合わせを行うため、分割パターン領域間の繋ぎ合わせ精度を向上することができる。また、複数の分割パターン領域の近くに共通のアライメントマークを配置できるため、露光装置のステッピング精度の影響を低減し、分割パターン領域間の繋ぎ合わせ精度を向上することができる。
【００５５】
次に、本実施形態による半導体装置の製造方法について、図４を用いてより具体的に説明する。ここでは、半導体装置の製造における最初の露光工程と、その後工程としてのエッチング工程とを行う場合を例にして、本実施形態による半導体装置の製造方法を説明する。
【００５６】
まず、アライメントパターン２２Ｘ，２２Ｙが設けられたレチクル２０を用意する。また、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄに露光する所定のパターンが設けられたレチクルをそれぞれ用意する。
【００５７】
次いで、処理対処の半導体基板の上にフォトレジスト材料をスピンコートしてプリベークを行い、表面にフォトレジスト膜が設けられた半導体基板３０を準備する。
【００５８】
次いで、アライメントパターン２２Ｘ，２２Ｙが設けられたレチクル２０を、露光装置にセットする。露光装置は、レチクル２０をレチクルステージに搭載し、レチクル２０とレチクルステージとの位置合わせを行う。
【００５９】
次いで、フォトレジスト膜が設けられた半導体基板３０を、露光装置にセットする。露光装置は、ウェーハステージに半導体基板３０を搭載する。
【００６０】
次いで、露光装置は、ウェーハステージを制御し、チップ領域１０のＸ方向の長さ及びＹ方向の長さに対応するピッチで半導体基板３０をＸ方向及びＹ方向に移動しながら、レチクル２０に設けられたパターンを半導体基板３０に露光する。
【００６１】
例えば、図４（ａ）において一点鎖線で区切られた領域のそれぞれが、チップ領域１０に対応する。チップ領域１０の座標、Ｘ方向及びＹ方向のピッチや配置数など、チップ領域１０の半導体基板３０上への配置に関する情報は、当該半導体装置の配置基準情報として予め露光装置に入力されている。露光装置は、この配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、レチクル２０を通過した照明光を半導体基板３０に照射し、レチクル２０に設けられたパターン（アライメントパターン２２Ｘ，２２Ｙ）を半導体基板３０に縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、アライメントパターン２２Ｘ，２２Ｙに対応する潜像が形成される。
【００６２】
こうして、配置基準情報によって規定される半導体基板３０の各チップ領域１０内に、レチクル２０に設けられたパターンをそれぞれ露光する。図４（ａ）において点線で区切られた領域のそれぞれが、レチクル２０に設けられたパターンが露光されるアライメントマーク配置領域１４である。
【００６３】
次いで、レチクル２０に設けられたパターンを露光した半導体基板３０を露光装置から取り出し、現像液によって露光したフォトレジスト膜を現像する。これにより、半導体基板３０の各チップ領域１０内に、レチクル２０上のアライメントパターン２２Ｘ，２２Ｙに対応するアライメントマーク１６Ｘ，１６Ｙが形成される。
【００６４】
次いで、アライメントマーク１６Ｘ，１６Ｙが形成されたフォトレジスト膜をマスクとして半導体基板３０をエッチングし、アライメントマーク１６Ｘ，１６Ｙを半導体基板３０に転写する。その後、アッシング等により、半導体基板３０上のフォトレジスト膜を除去する。
【００６５】
こうして、半導体基板３０の各チップ領域１０内に、半導体基板３０の表面の段差によって構成されるアライメントマーク１６Ｘ，１６Ｙを形成する（図４（ｂ））。
【００６６】
次いで、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄのそれぞれに露光する所定のパターンが設けられた４枚のレチクルを、露光装置にセットする。
【００６７】
次いで、アライメントマーク１６Ｘ，１６Ｙを形成した半導体基板３０上に再度フォトレジスト膜を形成し、露光装置にセットする。露光装置は、ウェーハステージに半導体基板３０を搭載する。
【００６８】
次いで、露光装置は、分割パターン領域１２Ａに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【００６９】
次いで、露光装置は、半導体基板３０上に形成されている数ショット分のアライメントマーク１６Ｘ，１６Ｙを計測し、半導体基板３０上におけるアライメントマーク１６Ｘ，１６Ｙの座標位置を示す配列情報を調べる。そして、調べた配列情報からアライメントマーク配置領域１４のＸ方向及びＹ方向のシフト、回転ずれ、倍率誤差などの成分を求める。更に、これらの成分を考慮して、元の配置基準情報を補正する。
【００７０】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ａに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ａに露光したパターンの潜像が形成される（図４（ｃ））。
【００７１】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｂに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【００７２】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｂに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｂに露光したパターンの潜像が形成される（図４（ｄ））。
【００７３】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｃに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【００７４】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｃに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｃに露光したパターンの潜像が形成される（図４（ｅ））。
【００７５】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｄに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【００７６】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｄに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｄに露光したパターンの潜像が形成される（図４（ｆ））。
【００７７】
次いで、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄへのパターンの露光が完了した半導体基板３０を露光装置から取り出し、現像液によって露光したフォトレジスト膜を現像する。これにより、半導体基板３０の各チップ領域１０内に、所定のパターンを有するフォトレジスト膜を形成する。
【００７８】
次いで、パターニングされたフォトレジスト膜を用いて半導体基板３０に対して所定の処理を行う。例えば、フォトレジスト膜をマスクとして半導体基板３０やその上に設けられた膜をエッチングし、フォトレジスト膜のパターンを半導体基板３０やその上に設けられた膜に転写する。或いは、フォトレジスト膜をマスクとしてイオン注入を行い、半導体基板３０の所定の領域に不純物を添加する。その後、アッシング等により、半導体基板３０上のフォトレジスト膜を除去する。
【００７９】
このように、本実施形態による半導体装置の製造方法では、同じアライメントマークを用いて、チップ領域１０を構成する複数の分割パターン領域１２Ａ〜１２Ｄへの露光を行う。したがって、本実施形態によれば、分割パターン領域１２Ａ〜１２Ｄ間の繋ぎ合わせ精度を向上することができる。
【００８０】
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について、図５及び図６を用いて説明する。第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図５は、本実施形態による半導体装置の概略構成を説明する図である。図６は、本実施形態による半導体装置の製造方法を説明する平面図である。
【００８１】
図５（ａ）は、本実施形態による半導体装置のチップ領域１０を示している。本実施形態では、Ｘ方向の長さが６４ｍｍであり、Ｙ方向の長さが５２ｍｍであるチップ領域１０を想定する。第１実施形態と同様、有効露光領域の最大サイズが２６ｍｍ×３３ｍｍである露光装置を想定すると、本実施形態による半導体装置のチップ領域１０のＸ方向及びＹ方向のサイズは、この露光装置の有効露光領域のサイズよりも大きい。
【００８２】
本実施形態による半導体装置のチップ領域１０は、Ｘ方向及びＹ方向のサイズがともに有効露光領域のサイズよりも大きい。したがって、例えば図５（ｂ）に示すように、チップ領域１０内に、Ｘ方向の長さが３２ｍｍでありＹ方向の長さが２６ｍｍである４つの分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを定義することができる。なお、分割パターン領域１２の大きさは、必ずしも同一である必要はない。また、チップ領域１０は、５つ以上の分割パターン領域１２に分割してもよい。
【００８３】
本実施形態による半導体装置の製造方法においても、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄへのパターンの露光に先立ち、これらパターンの露光の際の位置合わせに用いるアライメントマークを半導体基板上に形成する。アライメントマークの形成は、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを露光するためのレチクルとは別のレチクルを用いたフォトリソグラフィを経て行われる。
【００８４】
図５（ｃ）は、半導体基板上にアライメントマークを形成する際のフォトリソグラフィに用いられるレチクル２０の概略図である。レチクル２０は、図５（ｃ）に示すように、Ｘ方向のアライメントに用いられるアライメントパターン２２Ｘと、Ｙ方向のアライメントに用いられるアライメントパターン２２Ｙとを含む。レチクル２０は更に、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄへのパターンの露光の際のアライメント精度を確認するためのアライメント精度計測パターン２４を含む。
【００８５】
図５（ｄ）は、レチクル２０を用いたフォトリソグラフィによって半導体基板上にパターンが配置される領域（アライメントマーク配置領域１４）と、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄとの関係を示す図である。
【００８６】
チップ領域１０の少なくとも一部は、アライメントパターン２２Ｘ，２２Ｙ及びアライメント精度計測パターン２４を含むパターンを露光する際における露光装置の有効露光領域よりも外側に位置している。例えば、アライメントマーク配置領域１４は、図５（ｄ）に示すように、チップ領域１０のサイズよりも小さく、また、チップ領域１０の外周よりも内側に配される。それぞれの分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄは、アライメントマーク配置領域１４と重なる領域を有している。
【００８７】
アライメントマーク配置領域１４内には、レチクル２０上のアライメントパターン２２Ｘ，２２Ｙに基づくアライメントマーク１６Ｘ，１６Ｙが配される。図５（ｄ）の例では、分割パターン領域１２Ａとアライメントマーク配置領域１４とが重なる領域及び分割パターン領域１２Ｃとアライメントマーク配置領域１４とが重なる領域に、アライメントマーク１６Ｘが配されている。また、分割パターン領域１２Ｂとアライメントマーク配置領域１４とが重なる領域及び分割パターン領域１２Ｄとアライメントマーク配置領域１４とが重なる領域に、アライメントマーク１６Ｙが配されている。
【００８８】
また、アライメントマーク配置領域１４内には、レチクル２０上のアライメント精度計測パターン２４に基づくアライメント精度計測マーク１８が配される。図５（ｄ）の例では、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄと重なる領域にそれぞれ複数のアライメント精度計測マーク１８を配している。
【００８９】
このように構成することで、第２実施形態の場合と同様、分割パターン領域間の繋ぎ合わせ精度を向上することができる。また、各分割パターン領域のアライメント精度を向上することができる。
【００９０】
次に、本実施形態による半導体装置の製造方法について、図６を用いてより具体的に説明する。ここでは、半導体装置の製造における最初の露光工程と、その後工程としてのエッチング工程とを行う場合を例にして、本実施形態による半導体装置の製造方法を説明する。
【００９１】
まず、アライメントパターン２２Ｘ，２２Ｙ及びアライメント精度計測パターン２４が設けられたレチクル２０を用意する。また、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄに露光する所定のパターンが設けられたレチクルをそれぞれ用意する。
【００９２】
次いで、処理対処の半導体基板の上にフォトレジスト材料をスピンコートしてプリベークを行い、表面にフォトレジスト膜が設けられた半導体基板３０を準備する。
【００９３】
次いで、アライメントパターン２２Ｘ，２２Ｙ及びアライメント精度計測パターン２４が設けられたレチクル２０を、露光装置にセットする。露光装置は、レチクル２０をレチクルステージに搭載し、レチクル２０とレチクルステージとの位置合わせを行う。
【００９４】
次いで、フォトレジスト膜が設けられた半導体基板３０を、露光装置にセットする。露光装置は、ウェーハステージに半導体基板３０を搭載する。
【００９５】
次いで、露光装置は、ウェーハステージを制御し、チップ領域１０のＸ方向の長さ及びＹ方向の長さに対応するピッチで半導体基板３０をＸ方向及びＹ方向に移動しながら、レチクル２０に設けられたパターンを半導体基板３０に露光する。
【００９６】
例えば、図６（ａ）において一点鎖線で区切られた領域のそれぞれが、チップ領域１０に対応する。チップ領域１０の座標、Ｘ方向及びＹ方向のピッチや配置数など、チップ領域１０の半導体基板３０上への配置に関する情報は、当該半導体装置の配置基準情報として予め露光装置に入力されている。露光装置は、この配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、レチクル２０を通過した照明光を半導体基板３０に照射し、レチクル２０に設けられたパターン（アライメントパターン２２Ｘ，２２Ｙ、アライメント精度計測パターン２４）を半導体基板３０に縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、アライメントパターン２２Ｘ，２２Ｙ及びアライメント精度計測パターン２４に対応する潜像が形成される。
【００９７】
こうして、配置基準情報によって規定される半導体基板３０の各チップ領域１０内に、レチクル２０に設けられたパターンをそれぞれ露光する。図６（ａ）において点線で区切られた領域のそれぞれが、レチクル２０に設けられたパターンが露光されるアライメントマーク配置領域１４である。
【００９８】
次いで、レチクル２０に設けられたパターンを露光した半導体基板３０を露光装置から取り出し、現像液によって露光したフォトレジスト膜を現像する。これにより、半導体基板３０の各チップ領域１０内に、レチクル２０上のアライメントパターン２２Ｘ，２２Ｙに対応するアライメントマーク１６Ｘ，１６Ｙが形成される。また、半導体基板３０の各チップ領域１０内に、レチクル２０上のアライメント精度計測パターン２４に対応するアライメント精度計測マーク１８が形成される。
【００９９】
次いで、アライメントマーク１６Ｘ，１６Ｙ及びアライメント精度計測マーク１８が形成されたフォトレジスト膜をマスクとして半導体基板３０をエッチングする。これにより、アライメントマーク１６Ｘ，１６Ｙ及びアライメント精度計測マーク１８を半導体基板３０に転写する。その後、アッシング等により、半導体基板３０上のフォトレジスト膜を除去する。
【０１００】
こうして、半導体基板３０の各チップ領域１０内に、半導体基板３０の表面の段差によって構成されるアライメントマーク１６Ｘ，１６Ｙ及びアライメント精度計測マーク１８を形成する（図６（ｂ））。
【０１０１】
次いで、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄのそれぞれに露光する所定のパターンが設けられた４枚のレチクルを、露光装置にセットする。
【０１０２】
次いで、アライメントマーク１６Ｘ，１６Ｙ及びアライメント精度計測マーク１８を形成した半導体基板３０上に再度フォトレジスト膜を形成し、露光装置にセットする。露光装置は、ウェーハステージに半導体基板３０を搭載する。
【０１０３】
次いで、露光装置は、分割パターン領域１２Ａに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１０４】
次いで、露光装置は、半導体基板３０上に形成されている数ショット分のアライメントマーク１６Ｘ，１６Ｙを計測し、半導体基板３０上におけるアライメントマーク１６Ｘ，１６Ｙの座標位置を示す配列情報を調べる。そして、調べた配列情報からアライメントマーク配置領域１４のＸ方向及びＹ方向のシフト、回転ずれ、倍率誤差などの成分を求める。更に、これらの成分を考慮して、元の配置基準情報を補正する。
【０１０５】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ａに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ａに露光したパターンの潜像が形成される（図６（ｃ））。
【０１０６】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｂに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１０７】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｂに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｂに露光したパターンの潜像が形成される（図６（ｄ））。
【０１０８】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｃに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１０９】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｃに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｃに露光したパターンの潜像が形成される（図６（ｅ））。
【０１１０】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｄに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１１１】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｄに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｄに露光したパターンの潜像が形成される（図６（ｆ））。
【０１１２】
次いで、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄへのパターンの露光が完了した半導体基板３０を露光装置から取り出し、現像液によって露光したフォトレジスト膜を現像する。これにより、半導体基板３０の各チップ領域１０内に、所定のパターンを有するフォトレジスト膜を形成する。
【０１１３】
次いで、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄに形成したフォトレジスト膜のパターンのアライメント精度を、アライメント精度測定器により測定する。アライメント精度の測定では、分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄのそれぞれに配置されたアライメント精度計測マーク１８に対するレジストパターンの配置を測定する。測定するパラメータには、Ｘ方向のシフト成分、Ｙ方向のシフト成分、回転成分、倍率成分が含まれる。
【０１１４】
測定したこれらパラメータが所望の範囲内にあるときは、位置合わせ精度は良好であると判断し、次工程へと進む。測定したパラメータが所望の範囲から外れているときは、位置合わせ不良であると判断し、アッシング処理や剥離液等を用いてフォトレジスト膜を除去した後、フォトレジスト膜の形成と分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄへの露光とをやり直す。その際、必要に応じて、アライメント精度測定器により測定したパラメータに基づいて配置基準情報を補正するようにしてもよい。
【０１１５】
次いで、パターニングされたフォトレジスト膜を用いて半導体基板３０に対して所定の処理を行う。例えば、フォトレジスト膜をマスクとして半導体基板３０やその上に設けられた膜をエッチングし、フォトレジスト膜のパターンを半導体基板３０やその上に設けられた膜に転写する。或いは、フォトレジスト膜をマスクとしてイオン注入を行い、半導体基板３０の所定の領域に不純物を添加する。その後、アッシング等により、半導体基板３０上のフォトレジスト膜を除去する。
【０１１６】
このように、本実施形態による半導体装置の製造方法では、同じアライメントマークを用いて、チップ領域１０を構成する複数の分割パターン領域１２Ａ〜１２Ｄへの露光を行う。したがって、本実施形態によれば、分割パターン領域１２Ａ〜１２Ｄ間の繋ぎ合わせ精度を向上することができる。
【０１１７】
［第４実施形態］
本発明の第４実施形態による半導体装置の製造方法について、図７乃至図９を用いて説明する。第１乃至第３実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図７は、本実施形態による半導体装置の概略構成を説明する図である。図８及び図９は、本実施形態による半導体装置の製造方法を説明する平面図である。
【０１１８】
図７（ａ）は、本実施形態による半導体装置のチップ領域１０を示している。本実施形態では、Ｘ方向の長さが６０ｍｍであり、Ｙ方向の長さが７５ｍｍであるチップ領域１０を想定する。第１実施形態と同様、露光装置の有効露光領域のＸ方向の長さが２６ｍｍでありＹ方向の長さが３３ｍｍである場合を想定すると、本実施形態による半導体装置のチップ領域１０のＸ方向のサイズは、この露光装置の有効露光領域のサイズよりも大きい。また、チップ領域１０のＹ方向のサイズは、この露光装置の有効露光領域の２倍のサイズよりも大きい。
【０１１９】
そこで、本実施形態では、例えば図７（ｂ）に示すように、チップ領域１０をＸ方向に２分割、Ｙ方向に３分割し、チップ領域１０内に、６つの分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２Ｅ，１２Ｆを定義する。分割パターン領域１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２Ｅ，１２Ｆのサイズを均等の大きさにすると、それぞれのサイズは、Ｘ方向の長さが３０ｍｍ、Ｙ方向の長さが２５ｍｍとなる。なお、分割パターン領域１２の大きさは、必ずしも同一である必要はない。
【０１２０】
このようにして、半導体装置のチップ領域１０のサイズと露光装置の有効露光領域のサイズとの関係に応じて分割パターン領域１２の数を適宜設定することで、より大きなサイズの半導体装置のパターンを半導体基板に露光できるようになる。
【０１２１】
本実施形態による半導体装置の製造方法においても、分割パターン領域１２Ａ〜１２Ｆへのパターンの露光に先立ち、これらパターンの露光の際の位置合わせに用いるアライメントマークを半導体基板上に形成する。アライメントマークの形成は、分割パターン領域１２Ａ〜１２Ｆを露光するためのレチクルとは別のレチクルを用いたフォトリソグラフィを経て行われる。
【０１２２】
図７（ｃ）は、半導体基板上にアライメントマークを形成する際のフォトリソグラフィに用いられるレチクル２０の概略図である。レチクル２０は、図７（ｃ）に示すように、Ｘ方向のアライメントに用いられるアライメントパターン２２Ｘと、Ｙ方向のアライメントに用いられるアライメントパターン２２Ｙとを含む。レチクル２０には、少なくとも１組のアライメントパターン２２Ｘ，２２Ｙが設けられている。
【０１２３】
図７（ｄ）は、レチクル２０を用いたフォトリソグラフィによって半導体基板上にパターンが配置される領域（アライメントマーク配置領域１４）と、分割パターン領域１２Ａ〜１２Ｆとの関係を示す図である。アライメントマーク配置領域１４内には、レチクル２０上のアライメントパターン２２Ｘ，２２Ｙに基づくアライメントマーク１６Ｘ，１６Ｙが配される。
【０１２４】
本実施形態による半導体装置の場合のように、チップ領域１０内に定義される分割パターン領域１２の数が比較的多い場合、分割パターン領域１２の中にはアライメントマーク配置領域１４から離れて配置されるものも生じうる。アライメントマーク１６Ｘ，１６Ｙと分割パターン領域１２との距離が増加すると、当該分割パターン領域１２の位置合わせ精度が低下する虞がある。
【０１２５】
そこで、このような場合には、１つのチップ領域１０内に複数のアライメントマーク配置領域１４を配し、アライメントマーク１６Ｘ，１６Ｙとの間の距離が大きい分割パターン領域１２が生じるのを抑制することが望ましい。図７（ｄ）の例では、６つの分割パターン領域１２Ａ〜１２Ｆに対して２つのアライメントマーク配置領域１４Ａ，１４Ｂを設けている。そして、分割パターン領域１２Ａ〜１２Ｆのそれぞれが、少なくともアライメントマーク配置領域１４Ａ，１４Ｂのいずれかと重なる領域を有するようにしている。このように構成することで、アライメントマーク１６Ｘ，１６Ｙと分割パターン領域１２Ａ〜１２Ｆのそれぞれとの距離を狭めることができ、位置合わせ精度を向上することができる。
【０１２６】
次に、本実施形態による半導体装置の製造方法について、図８及び図９を用いてより具体的に説明する。ここでは、半導体装置の製造における最初の露光工程と、その後工程としてのエッチング工程とを行う場合を例にして、本実施形態による半導体装置の製造方法を説明する。
【０１２７】
まず、アライメントパターン２２Ｘ，２２Ｙが設けられたレチクル２０を用意する。また、分割パターン領域１２Ａ〜１２Ｆに露光する所定のパターンが設けられたレチクルをそれぞれ用意する。
【０１２８】
次いで、処理対処の半導体基板の上にフォトレジスト材料をスピンコートしてプリベークを行い、表面にフォトレジスト膜が設けられた半導体基板３０を準備する。
【０１２９】
次いで、アライメントパターン２２Ｘ，２２Ｙが設けられたレチクル２０を、露光装置にセットする。露光装置は、レチクル２０をレチクルステージに搭載し、レチクル２０とレチクルステージとの位置合わせを行う。
【０１３０】
次いで、フォトレジスト膜が設けられた半導体基板３０を、露光装置にセットする。露光装置は、ウェーハステージに半導体基板３０を搭載する。
【０１３１】
次いで、露光装置は、ウェーハステージを制御し、チップ領域１０のＸ方向の長さ及びＹ方向の長さに対応するピッチで半導体基板３０をＸ方向及びＹ方向に移動しながら、レチクル２０に設けられたパターンを半導体基板３０に露光する。
【０１３２】
例えば、図８（ａ）において一点鎖線で区切られた領域のそれぞれが、チップ領域１０に対応する。チップ領域１０の座標、Ｘ方向及びＹ方向のピッチや配置数など、チップ領域１０の半導体基板３０上への配置に関する情報は、当該半導体装置の配置基準情報として予め露光装置に入力されている。露光装置は、この配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、レチクル２０を通過した照明光を半導体基板３０に照射し、レチクル２０に設けられたパターン（アライメントパターン２２Ｘ，２２Ｙ）を半導体基板３０に縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、アライメントパターン２２Ｘ，２２Ｙに対応する潜像が形成される。
【０１３３】
こうして、配置基準情報によって規定される半導体基板３０の各チップ領域１０内に、レチクル２０に設けられたパターンをそれぞれ露光する。図８（ａ）において点線で区切られた領域のそれぞれが、レチクル２０に設けられたパターンが露光されるアライメントマーク配置領域１４Ａである。
【０１３４】
次いで、アライメントマーク配置領域１４Ａへの露光と同様にして、各チップ領域１０内のアライメントマーク配置領域１４Ａとは異なる領域に、レチクル２０に設けられたパターンをそれぞれ露光する。図８（ｂ）において点線で区切られた領域のそれぞれが、レチクル２０に設けられたパターンが露光されるアライメントマーク配置領域１４Ｂである。
【０１３５】
次いで、レチクル２０に設けられたパターンを露光した半導体基板３０を露光装置から取り出し、現像液によって露光したフォトレジスト膜を現像する。これにより、半導体基板３０の各チップ領域１０内に、レチクル２０上のアライメントパターン２２Ｘ，２２Ｙに対応するアライメントマーク１６Ｘ，１６Ｙが形成される。
【０１３６】
次いで、アライメントマーク１６Ｘ，１６Ｙが形成されたフォトレジスト膜をマスクとして半導体基板３０をエッチングし、アライメントマーク１６Ｘ，１６Ｙを半導体基板３０に転写する。その後、アッシング等により、半導体基板３０上のフォトレジスト膜を除去する。
【０１３７】
こうして、半導体基板３０の各チップ領域１０内に、半導体基板３０の表面の段差によって構成されるアライメントマーク１６Ｘ，１６Ｙを形成する（図８（ｃ））。
【０１３８】
次いで、分割パターン領域１２Ａ〜１２Ｆのそれぞれに露光する所定のパターンが設けられた６枚のレチクルを、露光装置にセットする。
【０１３９】
次いで、アライメントマーク１６Ｘ，１６Ｙを形成した半導体基板３０上に再度フォトレジスト膜を形成し、露光装置にセットする。露光装置は、ウェーハステージに半導体基板３０を搭載する。
【０１４０】
次いで、露光装置は、分割パターン領域１２Ａに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１４１】
次いで、露光装置は、半導体基板３０上に形成されている数ショット分のアライメントマーク１６Ｘ，１６Ｙを計測し、半導体基板３０上におけるアライメントマーク１６Ｘ，１６Ｙの座標位置を示す配列情報を調べる。そして、調べた配列情報からアライメントマーク配置領域１４Ａ，１４ＢのＸ方向及びＹ方向のシフト、回転ずれ、倍率誤差などの成分を求める。更に、これらの成分を考慮して、元の配置基準情報を補正する。
【０１４２】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ａに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ａに露光したパターンの潜像が形成される（図９（ａ））。
【０１４３】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｂに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１４４】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｂに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｂに露光したパターンの潜像が形成される（図９（ｂ））。
【０１４５】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｃに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１４６】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｃに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｃに露光したパターンの潜像が形成される（図９（ｃ））。
【０１４７】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｄに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１４８】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｄに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｄに露光したパターンの潜像が形成される（図９（ｄ））。
【０１４９】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｅに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１５０】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｅに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｅに露光したパターンの潜像が形成される（図９（ｅ））。
【０１５１】
次いで、露光装置は、レチクルステージ上のレチクルを取り出した後、分割パターン領域１２Ｆに露光する所定のパターンが設けられたレチクルをレチクルステージに搭載し、レチクルステージとの位置合わせを行う。
【０１５２】
次いで、露光装置は、補正した配置基準情報を参照し、ウェーハステージに搭載した半導体基板３０を、ステップ・アンド・リピート方式でＸ方向及びＹ方向に所定のピッチで移動する。そして、その移動毎に、対応するチップ領域１０のアライメントマーク１６Ｘ，１６Ｙを検出して半導体基板３０の位置合わせを行ったのちに、レチクル上のパターンを分割パターン領域１２Ｆに縮小投影する。これにより、半導体基板３０のフォトレジスト膜には、分割パターン領域１２Ｆに露光したパターンの潜像が形成される（図９（ｆ））。
【０１５３】
次いで、分割パターン領域１２Ａ〜１２Ｆへのパターンの露光が完了した半導体基板３０を露光装置から取り出し、現像液によって露光したフォトレジスト膜を現像する。これにより、半導体基板３０の各チップ領域１０内に、所定のパターンを有するフォトレジスト膜を形成する。
【０１５４】
次いで、パターニングされたフォトレジスト膜を用いて半導体基板３０に対して所定の処理を行う。例えば、フォトレジスト膜をマスクとして半導体基板３０やその上に設けられた膜をエッチングし、フォトレジスト膜のパターンを半導体基板３０やその上に設けられた膜に転写する。或いは、フォトレジスト膜をマスクとしてイオン注入を行い、半導体基板３０の所定の領域に不純物を添加する。その後、アッシング等により、半導体基板３０上のフォトレジスト膜を除去する。
【０１５５】
このように、本実施形態による半導体装置の製造方法では、同じアライメントマークを用いて、チップ領域１０を構成する複数の分割パターン領域１２Ａ〜１２Ｄへの露光を行う。したがって、本実施形態によれば、分割パターン領域１２Ａ〜１２Ｄ間の繋ぎ合わせ精度を向上することができる。
【０１５６】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１５７】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【０１５８】
また、チップ領域１０に配される分割パターン領域１２の数や配置は、チップ領域１０の大きさや形状に応じて適宜が可能である。
【０１５９】
また、上記実施形態では、半導体装置のチップ領域が露光装置の有効露光領域よりも大きい場合を想定したが、半導体装置のチップ領域が露光装置の有効露光領域よりも小さい場合に本発明を適用してもよい。
【０１６０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１６１】
１０…チップ領域
１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２Ｅ，１２Ｆ…分割パターン領域
１４…アライメントマーク配置領域
１６Ｘ，１６Ｙ…アライメントマーク
１８…アライメント精度計測マーク
２０…レチクル
２２Ｘ，２２Ｙ…アライメントパターン
２４…アライメント精度計測パターン
３０…半導体基板
【図１】
2019035874.tif 000003
【図２】
2019035874.tif 000004
【図３】
2019035874.tif 000005
【図４】
2019035874.tif 000006
【図５】
2019035874.tif 000007
【図６】
2019035874.tif 000008
【図７】
2019035874.tif 000009
【図８】
2019035874.tif 000010
【図９】
2019035874.tif 000011