(57)【要約】【課題】従来の半導体装置の製造方法と比較して製造する半導体装置の特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置の製造方法、及び、当該製造方法で製造した半導体装置を提供する。【解決手段】第１導電型の第１領域が表面に露出している半導体基体を準備する半導体基体準備工程Ｓ１０と、チャネルストッパを形成すべき部分の表面が露出するように酸化膜を形成する酸化膜形成工程Ｓ２０とをこの順序で含み、第１導電型の不純物を含有するガラス膜を形成するガラス膜形成工程Ｓ３０と、アニールにより不純物を第１領域に拡散させてチャネルストッパを形成するアニール工程Ｓ４０と、チャネルストップ電極を形成するチャネルストップ電極形成工程Ｓ６０とをさらに含む、周辺領域にチャネルストッパが形成されている半導体装置の製造方法、及び、当該製造方法で製造した半導体装置。【選択図】図２
2019140243.tif 000002
【特許請求の範囲】
【請求項１】
周辺領域にチャネルストッパが形成されている半導体装置の製造方法であって、
第１導電型の第１領域が表面に露出している半導体基体を準備する半導体基体準備工程と、
前記チャネルストッパを形成すべき部分の表面が露出するように前記第１領域の表面に酸化膜を形成する酸化膜形成工程とをこの順序で含み、
前記酸化膜形成工程よりも後に実施する工程として、
前記第１領域の前記チャネルストッパを形成すべき部分の表面を覆うように第１導電型の不純物を含有するガラス膜を形成するガラス膜形成工程と、
前記ガラス膜のアニールを行うとともに、当該アニールにより前記ガラス膜に含有されている前記第１導電型の不純物を前記第１領域に拡散させて前記チャネルストッパを形成するアニール工程と、
前記チャネルストッパと接触するチャネルストップ電極を形成するチャネルストップ電極形成工程とをさらに含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基体準備工程と、
前記酸化膜形成工程と、
前記ガラス膜形成工程と、
前記アニール工程と、
前記チャネルストッパの表面を覆っている前記ガラス膜の少なくとも一部を除去するガラス膜除去工程と、
前記チャネルストップ電極形成工程とをこの順序で含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体基体準備工程と、
前記酸化膜形成工程と、
前記チャネルストップ電極形成工程と、
前記ガラス膜形成工程と、
前記アニール工程とをこの順序で含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１導電型の不純物としてリンを用い、
前記ガラス膜を形成するための材料としてリンガラスを用いることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記アニール工程後の前記ガラス膜の表面における前記第１導電型の不純物の含有率を６ｗｔ％〜９ｗｔ％の範囲内とし、
前記アニール工程後の前記ガラス膜の膜厚を０．５μｍ〜２．０μｍの範囲内とすることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記アニール工程では、前記チャネルストッパの深さが０．３μｍ〜４μｍの範囲内となるように前記チャネルストッパを形成することを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記アニール工程では、前記第１導電型の不純物の濃度を前記半導体基体の深さ方向に沿って見たとき、製造する前記半導体装置の前記チャネルストッパの主領域に、０．１５μｍ〜１．０μｍの深さ範囲内で前記第１導電型の不純物の濃度が３桁以上変化する領域が存在するように前記チャネルストッパを形成することを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記半導体基体準備工程よりも後に実施する工程として、
前記ガラス膜を形成する場所とは異なる場所に、前記第１導電型の不純物を含有する第２ガラス膜を形成する第２ガラス膜形成工程をさらに含み、
前記第２ガラス膜形成工程より後に実施する工程において、前記第２ガラス膜のアニールを行うとともに、当該アニールにより前記第２ガラス膜に含有されている前記第１導電型の不純物を前記半導体基体に拡散させることを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
第１導電型の第１領域の周辺領域にチャネルストッパが形成されている半導体基体と、
前記第１領域の表面に形成されている酸化膜と、
前記酸化膜を覆うように形成されているガラス膜と、
前記チャネルストッパと接触しているチャネルストップ電極とを備え、
前記チャネルストッパの深さが０．３μｍ〜４μｍの範囲内にあることを特徴とする半導体装置。
【請求項１０】
前記第１導電型の不純物の濃度を前記半導体基体の深さ方向に沿って見たとき、前記チャネルストッパの主領域には、０．１５μｍ〜１．０μｍの深さ範囲内で前記第１導電型の不純物の濃度が３桁以上変化する領域が存在することを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、周辺領域にチャネルストッパが形成されている半導体装置の製造方法及び当該製造方法により製造した半導体装置が知られている（例えば、特許文献１参照。）。
【０００３】
従来の半導体装置の製造方法及び半導体装置について、以下に示す半導体装置９００を例示して説明する。
まず、従来の半導体装置９００について説明する。
従来の半導体装置９００は、図１６に示すように、周辺領域にチャネルストッパ９３０が形成されている第１導電型の第１領域９２０及びオーミック層９４０を有する半導体基体９１０と、第１領域９２０の表面に形成されている酸化膜９５０と、酸化膜９５０を覆うように形成されているガラス膜９６０と、チャネルストップ電極９７０とを備える。半導体装置９００においては、第１導電型はｎ型である。
なお、図１６において示すのは、従来の半導体装置９００の周辺領域の末端部であり、図面右側が半導体装置９００の端部である。図１６の図面左側は半導体装置９００の端部ではなく、実際には半導体基体９１０が連続しており、半導体装置９００のアクティブ領域（半導体装置としての主動作を提供する領域）が存在する。
【０００４】
なお、本明細書においては、「第１導電型」についてｎ型又はｐ型というときには、含有されている不純物の種類について区別していうものであり、その不純物の濃度（他の領域や構成要素との相対的な濃度）についていうものではない。
【０００５】
なお、半導体装置９００は、上記した以外の構成要素、例えば、各種電極や、アクティブ領域（半導体装置としての主動作を提供する領域）を構成する構成要素等も備えるが、これらは本発明には直接関係しない公知の構成要素であるため、説明及び図示を省略する。
【０００６】
次に、従来の半導体装置の製造方法について説明する。
従来の半導体装置の製造方法は、従来の半導体装置９００を製造するための製造方法である。
【０００７】
従来の半導体装置の製造方法は、図１７に示すように、半導体基体準備工程Ｓ９１０、酸化膜形成工程Ｓ９２０、不純物堆積工程Ｓ９３０、不純物拡散工程Ｓ９４０、ガラス膜形成工程Ｓ９５０、アニール工程Ｓ９６０、ガラス膜除去工程Ｓ９７０、チャネルストップ電極形成工程Ｓ９８０をこの順序で含む。
【０００８】
以下、各工程について説明する。以下の説明においては、工程に直接関係しない構成要素については、記載及び説明を省略する。なお、上記した工程は全て公知の工程であるため、説明は簡単なものに留める。また、上記した工程は、後述する本発明に係る半導体装置の製造方法と比較するために示す工程であり、上記した工程のみで半導体装置９００の全体を製造するものではない。
【０００９】
半導体基体準備工程Ｓ９１０は、第１導電型の第１領域９２０が表面に露出している半導体基体９１０を準備する工程である（図１８（ａ）参照。）。
【００１０】
酸化膜形成工程Ｓ９２０は、チャネルストッパ９３０を形成すべき部分の表面が露出するように第１領域９２０の表面に酸化膜９５０を形成する工程である（図１８（ｂ）参照。）。
【００１１】
不純物堆積工程Ｓ９３０は、第１領域９２０の表面に第１導電型の不純物の拡散源ｄ（第１導電型の不純物がリンである場合には、例えば、ＰＯＣｌ３）を堆積（デポジション）する工程である（図１８（ｃ）参照。）。
【００１２】
不純物拡散工程Ｓ９４０は、高温環境下において不純物の拡散源ｄに含有されている第１導電型の不純物を第１領域９２０に拡散させてチャネルストッパ９３０を形成する工程である（図１８（ｄ）参照。）。
【００１３】
ガラス膜形成工程Ｓ９５０は、酸化膜９５０及びチャネルストッパ９３０の表面を覆うようにガラス膜９６０を形成する工程である（図１９（ａ）参照。）。なお、半導体装置９００におけるガラス膜９６０は、保護膜（パッシベーション膜）として機能する構成要素である。
【００１４】
アニール工程Ｓ９６０は、ガラス膜９６０のアニールを行う工程である。なお、説明に用いる図面の記載方法の関係上、アニール工程Ｓ９６０に関する図面はガラス膜形成工程Ｓ９５０に関する図面である図１９（ａ）と変わらないものになるため、アニール工程Ｓ９６０に関する図示は省略する。
【００１５】
ガラス膜除去工程Ｓ９７０は、チャネルストッパ９３０の表面を覆っているガラス膜９６０の少なくとも一部を除去する工程である（図１９（ｂ）参照。）。
【００１６】
チャネルストップ電極形成工程Ｓ９８０は、チャネルストッパ９３０と接触するチャネルストップ電極９７０を形成する工程である（図１９（ｃ）参照。）。
【００１７】
以上の工程により、上記した半導体装置９００を製造することができる。
【００１８】
従来の半導体装置の製造方法によれば、不純物堆積工程Ｓ９３０及び不純物拡散工程Ｓ９４０を含み、不純物を拡散させてチャネルストッパ９３０を形成するため、空乏層が半導体装置９００の外端に達することを防止することで耐圧の低下を抑制することができる半導体装置９００を製造することができる。
【００１９】
従来の半導体装置９００によれば、チャネルストッパ９３０が形成されているため、空乏層が半導体装置９００の外端に達することを防止することで耐圧の低下を抑制することができる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特許第３５５７１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上記したような従来の半導体装置の製造方法には、製造する半導体装置の特性や信頼性にバラツキが発生する場合があるという問題がある。
【００２２】
そこで、本発明は上記した問題を解決するためになされたものであり、従来の半導体装置の製造方法と比較して、製造する半導体装置の特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置の製造方法を提供することを目的とする。
また、本発明は、従来の半導体装置と比較して特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置を提供することも目的とする。
【課題を解決するための手段】
【００２３】
［１］本発明の半導体装置の製造方法は、周辺領域にチャネルストッパが形成されている半導体装置の製造方法であって、第１導電型の第１領域が表面に露出している半導体基体を準備する半導体基体準備工程と、前記チャネルストッパを形成すべき部分の表面が露出するように前記第１領域の表面に酸化膜を形成する酸化膜形成工程とをこの順序で含み、前記酸化膜形成工程よりも後に実施する工程として、前記第１領域の前記チャネルストッパを形成すべき部分の表面を覆うように第１導電型の不純物を含有するガラス膜を形成するガラス膜形成工程と、前記ガラス膜のアニールを行うとともに、当該アニールにより前記ガラス膜に含有されている前記第１導電型の不純物を前記第１領域に拡散させて前記チャネルストッパを形成するアニール工程と、前記チャネルストッパと接触するチャネルストップ電極を形成するチャネルストップ電極形成工程とをさらに含むことを特徴とする。
【００２４】
［２］本発明の半導体装置の製造方法においては、前記半導体基体準備工程と、前記酸化膜形成工程と、前記ガラス膜形成工程と、前記アニール工程と、前記チャネルストッパの表面を覆っている前記ガラス膜の少なくとも一部を除去するガラス膜除去工程と、前記チャネルストップ電極形成工程とをこの順序で含むことが好ましい。
【００２５】
［３］本発明の半導体装置の製造方法においては、前記半導体基体準備工程と、前記酸化膜形成工程と、前記チャネルストップ電極形成工程と、前記ガラス膜形成工程と、前記アニール工程とをこの順序で含むことが好ましい。
【００２６】
［４］本発明の半導体装置の製造方法においては、前記第１導電型の不純物としてリンを用い、前記ガラス膜を形成するための材料としてリンガラスを用いることが好ましい。
【００２７】
［５］本発明の半導体装置の製造方法においては、前記アニール工程後の前記ガラス膜の表面における前記第１導電型の不純物の含有率を６ｗｔ％〜９ｗｔ％の範囲内とし、前記アニール工程後の前記ガラス膜の膜厚を０．５μｍ〜２．０μｍの範囲内とすることが好ましい。
【００２８】
［６］本発明の半導体装置の製造方法においては、前記アニール工程では、前記チャネルストッパの深さが０．３μｍ〜４μｍの範囲内となるように前記チャネルストッパを形成することが好ましい。
【００２９】
［７］本発明の半導体装置の製造方法においては、前記アニール工程では、前記第１導電型の不純物の濃度を前記半導体基体の深さ方向に沿って見たとき、製造する前記半導体装置の前記チャネルストッパの主領域に、０．１５μｍ〜１．０μｍの深さ範囲内で前記第１導電型の不純物の濃度が３桁以上変化する領域が存在するように前記チャネルストッパを形成することが好ましい。
【００３０】
［８］本発明の半導体装置の製造方法においては、前記半導体基体準備工程よりも後に実施する工程として、前記ガラス膜を形成する場所とは異なる場所に、前記第１導電型の不純物を含有する第２ガラス膜を形成する第２ガラス膜形成工程をさらに含み、前記第２ガラス膜形成工程より後に実施する工程において、前記第２ガラス膜のアニールを行うとともに、当該アニールにより前記第２ガラス膜に含有されている前記第１導電型の不純物を前記半導体基体に拡散させることが好ましい。
【００３１】
［９］本発明の半導体装置は、第１導電型の第１領域の周辺領域にチャネルストッパが形成されている半導体基体と、前記チャネルストッパと接触しているチャネルストップ電極とを備え、前記チャネルストッパの深さが０．３μｍ〜４μｍの範囲内にあることを特徴とする。
【００３２】
［１０］本発明の半導体装置においては、前記第１導電型の不純物の濃度を前記半導体基体の深さ方向に沿って見たとき、前記チャネルストッパの主領域には、０．１５μｍ〜１．０μｍの深さ範囲内で前記第１導電型の不純物の濃度が３桁以上変化する領域が存在することが好ましい。
【発明の効果】
【００３３】
本発明の半導体装置の製造方法によれば、ガラス膜のアニールを行うとともに当該アニールによりガラス膜に含有されている第１導電型の不純物を第１領域に拡散させてチャネルストッパを形成するアニール工程を含むため、半導体基体を高温環境下に置く回数を減らし、アニールの温度条件のバラツキにより誘発される酸化膜の固定電荷Ｑｓｓの変化のバラツキを抑制することが可能となる。その結果、本発明の半導体装置の製造方法は、従来の半導体装置の製造方法と比較して、製造する半導体装置の特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置の製造方法となる。
【００３４】
ところで、従来の半導体装置の製造方法では、不純物拡散工程及びアニール工程の両工程で半導体基体を高温環境下に置くため、両工程における僅かな温度条件のバラツキにより酸化膜の固定電荷Ｑｓｓが大きく変化しやすくなる。その結果、従来の半導体装置の製造方法で製造する半導体装置は、特性や信頼性にバラツキが発生しやすくなってしまう。
本発明の完成には、本発明の発明者らの研究により、当該固定電荷Ｑｓｓの変化が不純物拡散工程及びアニール工程における温度条件に大きく依存することが判明したことが大きく寄与している（後述する図５参照。）。
【００３５】
本発明の半導体装置は、上記した本発明の半導体装置の製造方法により製造することができる半導体装置であるため、従来の半導体装置と比較して特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置となる。
【図面の簡単な説明】
【００３６】
【図１】実施形態１に係る半導体装置１００の断面図である。図１は半導体装置１００の周辺領域の末端部を示す図であり、図面右側（チャネルストッパ１３０が形成されている側）が半導体装置１００の末端の側である。図１の半導体装置１００における図面左側の端部は、半導体装置１００や半導体装置１００を構成する半導体基体１１０等の構成要素の末端ではない。実際には、図１の図面左側の端部を超えるように半導体装置１００が連続しており、こちら側にいわゆるアクティブ領域（図示せず）等が存在する。後述する半導体装置の断面図においても、上記と同様の表示方法による図示を行う。
【図２】実施形態１に係る半導体装置の製造方法のフローチャートである。
【図３】実施形態１に係る半導体装置の製造方法の工程図である。
【図４】実施形態１に係る半導体装置の製造方法の工程図である。
【図５】酸化膜の固定電荷Ｑｓｓのバラツキが発生する要因について説明するためのグラフである。図５のグラフの横軸は要因を示し、縦軸は固定電荷Ｑｓｓを示す。要因のうち、Ａ１,Ａ２,Ａ３は酸化膜の厚さで、Ａ１,Ａ２,Ａ３の順番で厚くなる。Ｂ１,Ｂ２,Ｂ３はガラス膜（この場合はリンガラス）の厚さで、Ｂ１,Ｂ２,Ｂ３の順番で厚くなる。Ｃ１,Ｃ２,Ｃ３はガラス膜における不純物（リン）の含有率で、Ｃ１,Ｃ２,Ｃ３の順番で含有率が高くなる。Ｄ１，Ｄ２，Ｄ３は不純物拡散工程における拡散温度で、Ｄ１，Ｄ２，Ｄ３の順番で温度が高くなる。一方、グラフを構成するｔ１,ｔ２,ｔ３の折れ線はアニール工程におけるアニール温度で、ｔ１,ｔ２,ｔ３の順番で温度が高くなる。なお、図５のグラフは、適切（本発明の対象となる半導体装置の多くに適用可能である）と考えられる条件で行った実験で得られた実測値をもとに作成したものである。
【図６】実施例に係る半導体装置及び比較例に係る半導体装置をＭＯＳ素子としたときのＣＶ特性を示すグラフである。図６の横軸は逆方向電流の電圧ＶＲ（単位：Ｖ）を示し、縦軸は静電容量Ｃｊ（単位：ｐＦ）を示す。なお、図６のグラフは、適切（本発明の対象となる半導体装置の多くに適用可能である）と考えられる条件で行った実験で得られた実測値をもとに作成したものである。
【図７】実施例に係る半導体装置及び比較例に係る半導体装置におけるチャネルストッパの主領域の濃度プロファイルを示す図である。図７の横軸は第１領域の表面を基準とした深さ（単位：μｍ）を示し、縦軸は不純物の濃度（単位：ｃｍ−３）を示す。なお、図７のグラフは、適切（本発明の対象となる半導体装置の多くに適用可能である）と考えられる条件で行った実験で得られた実測値をもとに作成したものである。
【図８】実施形態２に係る半導体装置１０２の断面図である。
【図９】実施形態２に係る半導体装置の製造方法のフローチャートである。
【図１０】実施形態２に係る半導体装置の製造方法の工程図である。
【図１１】実施形態２に係る半導体装置の製造方法の工程図である。
【図１２】実施形態３に係る半導体装置１０４の断面図である。
【図１３】実施形態３に係る半導体装置の製造方法のフローチャートである。
【図１４】実施形態３に係る半導体装置の製造方法の工程図である。
【図１５】実施形態３に係る半導体装置の製造方法の工程図である。
【図１６】従来の半導体装置９００の断面図である。
【図１７】従来の半導体装置の製造方法のフローチャートである。
【図１８】従来の半導体装置の製造方法の工程図である。
【図１９】従来の半導体装置の製造方法の工程図である。
【発明を実施するための形態】
【００３７】
以下、本発明の半導体装置の製造方法及び半導体装置について、図に示す各実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の構造や構成等を厳密に反映するものではない。以下に説明する各実施形態は、請求の範囲に係る発明を限定するものではない。また、各実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明の解決手段に必須であるとは限らない。各実施形態においては、基本的な構成や特徴が同じ構成要素（形状や構成等が完全に同一ではない構成要素を含む。）については、同じ符号を使用し、再度の説明を省略することがある。
【００３８】
［実施形態１］
１．半導体装置１００の構成
まず、実施形態１に係る半導体装置１００の構成について説明する。
実施形態１に係る半導体装置１００は、プレーナー型のダイオードである。
半導体装置１００は、図１に示すように、半導体基体１１０と、酸化膜１５０と、ガラス膜１６０と、チャネルストップ電極１７０とを備える。
なお、半導体装置１００は、上記した以外の構成要素、例えば、各種電極や、半導体装置としての主動作を提供する領域（いわゆるアクティブ領域）を構成する構成要素等も備えるが、これらは本発明には直接関係しないため、説明及び図示を省略する。
【００３９】
半導体基体１１０は、第１領域１２０及びオーミック層１４０を有する。
第１領域１２０は、第１導電型の領域であり、周辺領域にチャネルストッパ１３０が形成されている。実施形態１に係る半導体装置１００においては、第１導電型はｎ型であり、第１領域１２０はｎ−型の領域である。
第１領域１２０の不純物の濃度は、例えば５×１０１３ｃｍ−３〜１×１０１６ｃｍ−３の範囲内とすることができる。第１領域１２０の厚さは、例えば５μｍ〜１２０μｍの範囲内とすることができる。
【００４０】
チャネルストッパ１３０は、第１領域１２０よりも不純物の濃度が高いｎ＋＋型の領域である。チャネルストッパ１３０は、半導体装置１００の外周を一周するように（中央に存在する構造を囲むように）形成されている。
チャネルストッパ１３０の深さは、０．３μｍ〜４μｍの範囲内にある。
【００４１】
また、第１導電型の不純物の濃度を半導体基体１１０の深さ方向に沿って見たとき、チャネルストッパ１３０の主領域には、０．１５μｍ〜１．０μｍの深さ範囲内で第１導電型の不純物の濃度が３桁以上変化する領域が存在する。このため、チャネルストッパ１３０の不純物の濃度を一概にいうことは難しいが、最も不純物の濃度が高くなる箇所において、例えば１×１０１７ｃｍ−３〜１×１０２１ｃｍ−３の範囲内とすることができる。
本明細書においては、「チャネルストッパの主領域」とは、半導体基体の深さ方向に対して垂直な方向に沿って見たときにチャネルストッパの深さがほぼ一定となる領域、言い換えれば、チャネルストッパのサイド拡散部分を含まない領域のことをいう。
【００４２】
オーミック層１４０は、第１領域１２０よりも不純物の濃度が高いｎ＋型の領域である。
酸化膜１５０は、第１領域１２０の表面に形成されている。酸化膜１５０は、例えばＳｉＯ２からなる。
オーミック層１４０の厚さは、例えば、５０μｍ〜６００μｍの範囲内にある。オーミック層１４０の不純物の濃度は、例えば１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３の範囲内とすることができる。
ガラス膜１６０は、酸化膜１５０を覆うように形成されている。ガラス膜１６０は、保護膜（パッシベーション膜）として機能する。ガラス膜１６０は、第１導電型の不純物を含有している。
実施形態１においては、第１導電型の不純物としてリンを用い、ガラス膜１６０はリンガラス（ＰＳＧ）からなる。
【００４３】
実施形態１においては、ガラス膜１６０の表面における第１導電型の不純物の含有率は６ｗｔ％〜９ｗｔ％の範囲内にあり、ガラス膜１６０の膜厚は０．５μｍ〜２．０μｍの範囲内にあり、好ましくは１μｍ〜１．４μｍの範囲内にある。
なお、本明細書においては、「ガラス膜の膜厚」は、酸化膜上に形成されているガラス膜の膜厚のことをいう。
【００４４】
チャネルストップ電極１７０は、チャネルストッパ１３０と接触している。チャネルストップ電極１７０は導電性の物質、例えば、アルミニウム等の金属又は十分な導電性を有する（不純物の濃度が高い）ポリシリコンからなる。
チャネルストップ電極は、ＥＱＲ（Ｅｑｕｉ−ｐｏｔｅｎｔｉａｌ  Ｒｉｎｇ）電極やＥＱＲ構造といわれることもある。
【００４５】
２．半導体装置の製造方法
次に、実施形態１に係る半導体装置の製造方法について説明する。
実施形態１に係る半導体装置の製造方法は、周辺領域にチャネルストッパ１３０が形成されている半導体装置を製造するための製造方法であり、つまり、実施形態１に係る半導体装置１００を製造するための製造方法である。
【００４６】
実施形態１に係る半導体装置の製造方法は、図２に示すように、半導体基体準備工程Ｓ１０と、酸化膜形成工程Ｓ２０とをこの順序で含み、酸化膜形成工程Ｓ２０よりも後に実施する工程として、ガラス膜形成工程Ｓ３０と、アニール工程Ｓ４０と、チャネルストップ電極形成工程Ｓ６０とをさらに含む。
【００４７】
さらにいえば、実施形態１に係る半導体装置の製造方法は、半導体基体準備工程Ｓ１０と、酸化膜形成工程Ｓ２０と、ガラス膜形成工程Ｓ３０と、アニール工程Ｓ４０と、ガラス膜除去工程Ｓ５０と、チャネルストップ電極形成工程Ｓ６０とをこの順序で含む。
なお、本明細書においては、半導体装置の製造方法の説明に関する記載については、主に本発明との関連性が高い工程について記載する。つまり、本明細書に記載した工程のみで半導体装置の全体を製造するものではない。本発明の半導体装置の製造方法は、本明細書に記載する以外の工程を含んでいてもよい。
以下、各工程について説明する。以下の説明においては、工程に直接関係しない構成要素については記載及び説明を省略する。
【００４８】
半導体基体準備工程Ｓ１０は、第１導電型の第１領域１２０が表面に露出している半導体基体１１０を準備する工程である（図３（ａ）参照。）。
実施形態１においては、第１導電型はｎ型であり、第１導電型の不純物としてリンを用いる。
実施形態１における半導体基体準備工程Ｓ１０で準備する半導体基体１１０では、オーミック層１４０の上に第１領域１２０が存在する。
【００４９】
酸化膜形成工程Ｓ２０は、チャネルストッパ１３０を形成すべき部分の表面が露出するように第１領域１２０の表面に酸化膜１５０を形成する工程である（図３（ｂ）参照。）。
酸化膜形成工程Ｓ２０は、チャネルストッパ１３０を形成すべき部分の表面を含む第１領域１２０の表面（例えば、周辺領域における第１領域１２０の表面全面）に酸化膜１５０を形成した後、チャネルストッパ１３０を形成すべき部分の表面に存在する酸化膜１５０を除去するという手順により実施することができる。また、酸化膜形成工程Ｓ２０においては、最初から第１領域１２０の表面のうちチャネルストッパ１３０を形成すべき部分の表面が露出するように酸化膜１５０を形成するようにしてもよい。
要するに、酸化膜形成工程Ｓ２０においては、最終的にチャネルストッパ１３０を形成すべき部分の表面が露出するようにすればよい。
【００５０】
ガラス膜形成工程Ｓ３０は、第１領域１２０のチャネルストッパ１３０を形成すべき部分の表面を覆うように第１導電型の不純物を含有するガラス膜１６０を形成する工程である（図３（ｃ）参照。）。ガラス膜１６０の形成自体については、ＣＶＤ法等の公知の技術を用いて実施することができるため、説明を省略する。
実施形態１におけるガラス膜形成工程Ｓ３０においては、ガラス膜１６０を形成するための材料としてリンガラスを用いる。
また、実施形態１においては、アニール工程Ｓ４０後のガラス膜１６０の表面における第１導電型の不純物の含有率を６ｗｔ％〜９ｗｔ％の範囲内とし、アニール工程Ｓ４０後のガラス膜１６０の膜厚を０．５μｍ〜２．０μｍの範囲内とし、好ましくは１μｍ〜１．４μｍの範囲内とする。このため、ガラス膜形成工程Ｓ３０においては、上記条件を満たすようにリンガラスを選定し、ガラス膜１６０の形成を行う。
【００５１】
アニール工程Ｓ４０は、ガラス膜１６０のアニールを行うとともに、当該アニールによりガラス膜１６０に含有されている第１導電型の不純物を第１領域１２０に拡散させてチャネルストッパ１３０を形成する工程である（図４（ａ）参照。）。
実施形態１におけるアニール工程Ｓ４０では、チャネルストッパ１３０の深さが０．３μｍ〜４μｍの範囲内となるようにチャネルストッパ１３０を形成する。
【００５２】
また、実施形態１におけるアニール工程Ｓ４０では、第１導電型の不純物の濃度を半導体基体１１０の深さ方向に沿って見たとき、製造する半導体装置１００のチャネルストッパ１３０の主領域に、０．１５μｍ〜１．０μｍの深さ範囲内で第１導電型の不純物の濃度が３桁以上変化する領域が存在するようにチャネルストッパ１３０を形成する。
【００５３】
なお、実施形態１におけるガラス膜１６０に含有されている不純物からチャネルストッパ１３０を形成する場合には、実施形態１おけるチャネルストッパ１３０の深さ及び不純物の濃度に関する数値設定は、ガラス膜のアニールとして一般的に実施される工程に沿ってアニール工程Ｓ４０を実施することで達成することができる。
アニール温度は、例えば、８００℃〜１１００℃の範囲内とすることができる。
【００５４】
ガラス膜除去工程Ｓ５０は、チャネルストッパ１３０の表面を覆っているガラス膜１６０の少なくとも一部を除去する工程である（図４（ｂ）参照。）。
【００５５】
チャネルストップ電極形成工程Ｓ６０は、チャネルストッパ１３０と接触するチャネルストップ電極１７０を形成する工程である（図４（ｃ）参照。）。
【００５６】
以上の工程により、実施形態１に係る半導体装置１００を製造する（半導体装置１００の周辺領域を形成する）ことができる。
【００５７】
３．半導体装置の製造方法に関する実験
以下、図５〜図７を用いて、実験結果に基づく説明を行う。
【００５８】
まず、本発明の発明者らは、固定電荷Ｑｓｓの変化が半導体装置の製造方法におけるどの要因によってどの程度変化するのかについて検討を行った。事前検討により、固定電荷Ｑｓｓの変化に最も影響を与えると考えられるアニール工程の温度を標示因子とした。また、設計で決定する事項であって固定電荷Ｑｓｓに影響を与えるものとして、酸化膜の厚さ、ガラス膜の厚さ、ガラス膜における不純物の濃度及び不純物拡散工程における拡散温度を制御因子とした。また、ウェーハ面内に設定した５点におけるバラツキを誤差因子とした。これらをＬ９直交表に割り付け、実験を行った。
【００５９】
その結果、図５に示すように、固定電荷Ｑｓｓが変化する要因として、不純物拡散工程における拡散温度が固定電荷Ｑｓｓの変化に大きな影響を与えることが判明した。つまり、不純物拡散工程及びアニール工程の両工程を含む従来の半導体装置の製造方法においては、双方の工程における温度条件の僅かなバラツキが、最終的に固定電荷Ｑｓｓのバラツキとして顕出する場合がある。
【００６０】
一方、本発明の半導体装置の製造方法によれば、アニール工程とは別に不純物拡散工程を実施する必要がないため、半導体基体を高温環境下に置く回数を減らし、固定電荷Ｑｓｓの変化のバラツキを抑制することが可能となる。
【００６１】
次に、本発明による半導体装置の製造方法による固定電荷Ｑｓｓの変化の度合いを見るため、本発明の半導体装置の製造方法により製造した半導体装置に相当するＭＯＳ素子及び従来の半導体装置の製造方法により製造した半導体装置に相当するＭＯＳ素子について、固定電荷Ｑｓｓを算出する基礎となるＣＶ特性を測定し、比較した。
なお、上記実験の結果を示す図６においては、本発明についての結果を実施例という名称で記載し、従来についての結果を比較例という名称で記載する。
【００６２】
その結果、図６に示すように、本発明の半導体装置の製造方法に係るＣＶ波形は、従来の半導体装置の製造方法に係るＣＶ波形と比較して、ＶＲを０Ｖから負側に向かって見ていったときにＣｊが大きく減少しはじめる点（変曲点）が０Ｖに近くなっていることがわかった。当該結果は、本発明の半導体装置の製造方法により形成した酸化膜の固定電荷Ｑｓｓの変化が、従来の半導体装置の製造方法により形成した酸化膜の固定電荷Ｑｓｓの変化よりも小さくなることを表している。
【００６３】
次に、本発明の半導体装置の製造方法により形成したチャネルストッパ及び従来の半導体装置の製造方法により形成したチャネルストッパについて、広がり抵抗測定（ＳＲＰ）によって不純物の濃度分布を算出した。
なお、上記実験の結果を示す図７においても、本発明についての結果を実施例という名称で記載し、従来についての結果を比較例という名称で記載する。
【００６４】
その結果、図７に示すように、本発明の半導体装置の製造方法により形成したチャネルストッパは、従来の半導体装置の製造方法により形成したチャネルストッパと比較して、深さが浅く、かつ、深さ方向に沿って見たときに不純物の濃度が急峻に低下することがわかった。
【００６５】
４．実施形態１に係る半導体装置の製造方法及び半導体装置１００の効果
以下、実施形態１に係る半導体装置の製造方法及び半導体装置１００の効果について説明する。
【００６６】
実施形態１に係る半導体装置の製造方法は、ガラス膜１６０のアニールを行うとともに、当該アニールによりガラス膜１６０に含有されている第１導電型の不純物を第１領域１２０に拡散させてチャネルストッパ１３０を形成するアニール工程Ｓ４０を含む。このため、実施形態１に係る半導体装置の製造方法によれば、半導体基体１１０を高温環境下に置く回数を減らし、アニールの温度条件のバラツキにより誘発される酸化膜１５０の固定電荷Ｑｓｓの変化のバラツキを抑制することが可能となる。その結果、実施形態１に係る半導体装置の製造方法は、従来の半導体装置の製造方法と比較して、製造する半導体装置の特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置の製造方法となる。
【００６７】
また、実施形態１に係る半導体装置の製造方法によれば、従来の半導体装置の製造方法により製造した半導体装置と比較して、酸化膜１５０の固定電荷Ｑｓｓの変化自体が少ない半導体装置を製造することが可能となる。このため、実施形態１に係る半導体装置の製造方法によれば、酸化膜１５０の固定電荷Ｑｓｓの増加に起因する信頼性寿命低下や逆方向特性異常の発生（異常波形やクリープの発生）を抑制することが可能な半導体装置１００を製造することが可能となる。
【００６８】
ところで、実施形態１に係る半導体装置の製造方法により形成されたチャネルストッパ１３０は、従来の半導体装置の製造方法により形成されるチャネルストッパと比較して不純物の濃度が低くなり、かつ、第１領域１２０の表面を基準とした深さが浅くなる（厚みが薄くなる）傾向がある。しかし、実施形態１に係る半導体装置の製造方法によれば、チャネルストップ電極形成工程Ｓ６０でチャネルストッパ１３０と接触するチャネルストップ電極１７０を形成するため、製造する半導体装置１００における耐圧を十分に確保することが可能となる。
【００６９】
また、実施形態１に係る半導体装置の製造方法によれば、従来の半導体装置の製造方法よりも少ない工程で半導体装置１００を製造することが可能となる。
【００７０】
また、実施形態１に係る半導体装置の製造方法によれば、第１導電型の不純物としてリンを用い、ガラス膜１６０を形成するための材料としてリンガラスを用いるため、比較的拡散が容易なリンを用いて効率的にチャネルストッパ１３０を形成することが可能となる。
【００７１】
また、実施形態１に係る半導体装置の製造方法では、アニール工程Ｓ４０後のガラス膜１６０の表面における第１導電型の不純物の含有率を６ｗｔ％〜９ｗｔ％の範囲内とする。実施形態１に係る半導体装置の製造方法によれば、第１導電型の不純物の含有率を６ｗｔ％以上とすることで、リンガラスに含まれる不純物（リン）の含有率を十分に高くしてチャネルストッパ１３０を十分に安定して形成することが可能となる。また、実施形態１に係る半導体装置の製造方法によれば、第１導電型の不純物の含有率を９ｗｔ％以下とすることで、不純物の含有率を十分に低くしてチャネルストッパ１３０を精度よく形成することが可能となる。
【００７２】
実施形態１に係る半導体装置の製造方法では、アニール工程Ｓ４０後のガラス膜１６０の膜厚を０．５μｍ〜２．０μｍの範囲内とする。実施形態１に係る半導体装置の製造方法によれば、ガラス膜１６０の膜厚を０．５μｍ以上とすることで、十分な量の不純物を確保することが可能となり、かつ、製造する半導体装置１００におけるガラス膜１６０の強度を十分に確保することが可能となる。また、実施形態１に係る半導体装置の製造方法によれば、ガラス膜１６０の膜厚を２．０μｍ以下とすることで、ガラス膜１６０の成膜時におけるクラックの発生を抑制することが可能となり、各種電極及びチャネルストップ電極１７０を形成する際におけるパターンの段差切れの発生を抑制することが可能となり、かつ、不純物の量が過剰にならないようにすることが可能となる。
【００７３】
実施形態１に係る半導体装置の製造方法では、アニール工程Ｓ４０では、チャネルストッパ１３０の深さが０．３μｍ〜４μｍの範囲内となるようにチャネルストッパ１３０を形成する。実施形態１に係る半導体装置の製造方法によれば、チャネルストッパ１３０の深さを０．３μｍ以上とすることにより、十分なチャネルストッパ１３０の深さを確保することが可能となる。また、実施形態１に係る半導体装置の製造方法によれば、チャネルストッパ１３０の深さを４μｍ以下とすることにより、後述するように従来の方法で形成するチャネルストッパよりもチャネルストッパ１３０の深さを浅くすることが可能となり、その結果、製造する半導体装置１００のさらなる小型化が可能となる。
【００７４】
実施形態１に係る半導体装置の製造方法においては、アニール工程Ｓ４０では、第１導電型の不純物の濃度を半導体基体１１０の深さ方向に沿って見たとき、製造する半導体装置１００のチャネルストッパ１３０の主領域に、０．１５μｍ〜１．０μｍの深さ範囲内で第１導電型の不純物の濃度が３桁以上変化する領域が存在するようにチャネルストッパ１３０を形成するため、従来の方法で形成するチャネルストッパよりもチャネルストッパ１３０における不純物の濃度の低下が急峻になり、サイド拡散が小さくなる。その結果、実施形態１に係る半導体装置の製造方法によれば、周辺領域の面積を縮小することが可能となり、製造する半導体装置１００を一層小型化することが可能となる。
【００７５】
実施形態１に係る半導体装置１００は、実施形態１に係る半導体装置の製造方法により製造することができる半導体装置であるため、従来の半導体装置と比較して特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置となる。
【００７６】
実施形態１に係る半導体装置１００によれば、チャネルストッパ１３０の深さが０．３μｍ〜４μｍの範囲内にある。実施形態１に係る半導体装置１００によれば、チャネルストッパ１３０の深さが０．３μｍ以上であるため、十分なチャネルストッパ１３０の深さを確保することが可能となる。また、実施形態１に係る半導体装置１００によれば、チャネルストッパ１３０の深さが４μｍ以下であるため、従来の半導体装置におけるチャネルストッパよりもチャネルストッパ１３０の深さを浅くすることが可能となり、その結果、半導体装置１００のさらなる小型化が可能となる。
【００７７】
実施形態１に係る半導体装置１００によれば、第１導電型の不純物の濃度を半導体基体１１０の深さ方向に沿って見たとき、チャネルストッパ１３０の主領域には、０．１５μｍ〜１．０μｍの深さ範囲内で第１導電型の不純物の濃度が３桁以上変化する領域が存在するため、従来の半導体装置におけるチャネルストッパよりもチャネルストッパ１３０における不純物の濃度の低下が急峻になり、サイド拡散が小さくなる。その結果、実施形態１に係る半導体装置１００によれば、周辺領域の面積を縮小することが可能となり、半導体装置１００を一層小型化することが可能となる。
【００７８】
［実施形態２］
実施形態２に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の方法であるが、工程の順序が実施形態１に係る半導体装置の製造方法とは異なる。また、当該順序の違いに起因して、内容が多少異なる工程も存在する（後述）。
また、実施形態２に係る半導体装置１０２は、基本的には実施形態１に係る半導体装置１００と同様の構成を有するが、実施形態２に係る半導体装置の製造方法に起因して、チャネルストップ電極及びチャネルストッパの構成が実施形態１に係る半導体装置１００とは異なる。
【００７９】
実施形態２に係る半導体装置１０２の半導体基体１１０には、図８に示すように、実施形態１におけるチャネルストッパ１３０とは形状が異なるチャネルストッパ１３２が形成されている。チャネルストッパ１３２は、チャネルストップ電極１７２の下面の一部と接触している。つまり、チャネルストップ電極１７２の下面全てとは接触していない。
また、半導体装置１０２は、実施形態１におけるチャネルストップ電極１７０とは形状が異なるチャネルストップ電極１７２を備える。チャネルストップ電極１７２は、酸化膜１５０上に乗り上げるような形状をしている。
【００８０】
なお、チャネルストッパ１３２及びチャネルストップ電極１７２は、実施形態１におけるチャネルストッパ１３０及びチャネルストップ電極１７０とそれぞれ形状が異なるが、半導体装置１０２の中で果たす役割については実施形態１におけるチャネルストッパ１３０及びチャネルストップ電極１７０と同様である。
【００８１】
実施形態２に係る半導体装置の製造方法は、実施形態２に係る半導体装置１０２を製造するための製造方法であって、図９に示すように、半導体基体準備工程Ｓ１０と、酸化膜形成工程Ｓ２０と、チャネルストップ電極形成工程Ｓ６２と、ガラス膜形成工程Ｓ３２と、アニール工程Ｓ４２と、ガラス膜除去工程Ｓ５２とをこの順序で含む。
【００８２】
半導体基体準備工程Ｓ１０及び酸化膜形成工程Ｓ２０については、実施形態１における同名同符号の工程と同様の工程であるため、説明を省略する（図１０（ａ）及び図１０（ｂ）参照。）。
【００８３】
チャネルストップ電極形成工程Ｓ６２は、基本的には実施形態１におけるチャネルストップ電極形成工程Ｓ６０と同様の工程であるが、実施形態２においては酸化膜形成工程Ｓ２０の後に実施する（図１０（ｃ）参照。）。なお、チャネルストップ電極形成工程Ｓ６２で形成するチャネルストップ電極１７２は、この後のアニール工程Ｓ４２で高温にさらされるため、高温に耐えられる物質により形成する必要がある。チャネルストップ電極１７２は、例えば、不純物を十分に添加した（十分な導電性を有する）ポリシリコンからなる。
【００８４】
ガラス膜形成工程Ｓ３２は、基本的には実施形態１におけるガラス膜形成工程Ｓ３０と同様の工程であるが、実施形態２においてはチャネルストップ電極形成工程Ｓ６２の後に実施する（図１１（ａ）参照。）。このため、ガラス膜形成工程Ｓ３２では、チャネルストップ電極１７２を埋め込むようにガラス膜１６０を形成する。
【００８５】
アニール工程Ｓ４２は、基本的には実施形態１におけるアニール工程Ｓ４０と同様の工程であるが、実施形態２においては、チャネルストップ電極１７２が既に形成されているため、アニール工程Ｓ４２で形成するチャネルストッパ１３２は、チャネルストップ電極１７２の下面全体と接触するようには広がらない。
なお、チャネルストッパ１３２は、サイド拡散により形成された領域（チャネルストップ電極が含有する不純物が半導体基体１１０に拡散する場合には、当該拡散により形成された領域を含む）によりチャネルストップ電極１７２と接触しているため、チャネルストップ電極１７２の効果が損なわれることはない。
【００８６】
ガラス膜除去工程Ｓ５２は、実施形態１におけるガラス膜除去工程Ｓ５０と同様の工程である。なお、チャネルストップ電極１７２は既に形成されているため、不要であればガラス膜除去工程Ｓ５２は実施しなくてもよい。
【００８７】
このように、実施形態２に係る半導体装置の製造方法は工程の順序が実施形態１に係る半導体装置の製造方法とは異なるが、ガラス膜１６０のアニールを行うとともに、当該アニールによりガラス膜１６０に含有されている第１導電型の不純物を第１領域１２０に拡散させてチャネルストッパ１３２を形成するアニール工程Ｓ４２を含む。このため、実施形態２に係る半導体装置の製造方法によれば、実施形態１に係る半導体装置の製造方法と同様に、半導体基体１１０を高温環境下に置く回数を減らし、アニールの温度条件のバラツキにより誘発される酸化膜１５０の固定電荷Ｑｓｓの変化のバラツキを抑制することが可能となる。その結果、実施形態２に係る半導体装置の製造方法は、実施形態１に係る半導体装置の製造方法と同様に、従来の半導体装置の製造方法と比較して、製造する半導体装置の特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置の製造方法となる。
【００８８】
また、実施形態２に係る半導体装置の製造方法は、半導体基体準備工程Ｓ１０と、酸化膜形成工程Ｓ２０と、チャネルストップ電極形成工程Ｓ６２と、ガラス膜形成工程Ｓ３２と、アニール工程Ｓ４２と、ガラス膜除去工程Ｓ５２とをこの順序で含むため、従来の半導体装置の製造方法よりも少ない工程で半導体装置１０２を製造することが可能となる。
【００８９】
実施形態２に係る半導体装置１０２は、チャネルストップ電極及びチャネルストッパの構成が実施形態１に係る半導体装置１００とは異なるが、実施形態２に係る半導体装置の製造方法により製造することができる半導体装置であるため、実施形態１に係る半導体装置１００と同様に、従来の半導体装置と比較して特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置となる。
【００９０】
なお、実施形態２に係る半導体装置の製造方法は実施形態１に係る半導体装置の製造方法と基本的に同様の方法であり、実施形態２に係る半導体装置１０２は実施形態１に係る半導体装置１００と基本的に同様の構成を有するため、それぞれ実施形態１に係る半導体装置の製造方法又は半導体装置１００が有する効果のうち該当する効果も有する。
【００９１】
［実施形態３］
実施形態３に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の方法であるが、第２ガラス膜形成工程をさらに含む点で実施形態１に係る半導体装置の製造方法とは異なる。
また、実施形態３に係る半導体装置１０４は、基本的には実施形態１に係る半導体装置１００と同様の構成を有するが、実施形態２に係る半導体の製造方法に起因して、オーミック層の構成が実施形態１に係る半導体装置１００とは異なる。
【００９２】
実施形態３に係る半導体装置１０４は、図１２に示すように、オーミック層１４２を有する半導体基体１１２を有する。オーミック層１４２は、後述する実施形態３に係る半導体装置の製造方法により形成されたものである。
【００９３】
実施形態３に係る半導体装置の製造方法は、図１３に示すように、半導体基体準備工程Ｓ１２と、酸化膜形成工程Ｓ２０と、ガラス膜形成工程Ｓ３０と、第２ガラス膜形成工程Ｓ７０と、アニール工程Ｓ４４と、ガラス膜除去工程Ｓ５０と、チャネルストップ電極形成工程Ｓ６０とをこの順序で含む。
【００９４】
半導体基体準備工程Ｓ１２は、基本的には実施形態１における半導体基体準備工程Ｓ１０と同様の工程であるが、オーミック層を有しない半導体基体１１２を準備する。実施形態３においては、実施形態３で扱う周辺領域全域が第１領域１２０からなる半導体基体１１２を準備する（図１４（ａ）参照。）。
【００９５】
酸化膜形成工程Ｓ２０及びガラス膜形成工程Ｓ３０は、実施形態１における同名の工程と同様の工程であるため、説明を省略する（図１４（ｂ）及び図１４（ｃ）参照。）。
【００９６】
第２ガラス膜形成工程Ｓ７０は、ガラス膜１６０を形成する場所とは異なる場所に、第１導電型の不純物を含有する第２ガラス膜１８０を形成する工程である（図１４（ｄ）参照。）。実施形態３においては、第２ガラス膜１８０をガラス膜１６０とは反対側の表面に形成する。実施形態３における第１導電型の不純物はリンであり、第２ガラス膜１８０もガラス膜１６０と同様にリンガラス（ＰＳＧ）からなる。なお、第２ガラス膜１８０を構成する材料はガラス膜１６０を構成する材料と異なっていてもよい。例えば、実施形態３のように第２ガラス膜１８０でオーミック層１４２を形成する場合には、第２ガラス膜１８０の不純物の濃度をガラス膜１６０の不純物の濃度よりも高くすることが好ましい。
【００９７】
アニール工程Ｓ４４は、実施形態１におけるアニール工程Ｓ４０と基本的に同様の工程であるが、実施形態１におけるアニール工程Ｓ４０の内容に加えて、第２ガラス膜１８０のアニールを行うとともに、当該アニールにより第２ガラス膜１８０に含有されている第１導電型の不純物を半導体基体１１０に拡散させる工程である。実施形態３においては、アニール工程Ｓ４４によりオーミック層１４２を形成する。
【００９８】
このように、実施形態３に係る半導体装置の製造方法は、第２ガラス膜形成工程をさらに含む点で実施形態１に係る半導体装置の製造方法とは異なるが、ガラス膜１６０のアニールを行うとともに、当該アニールによりガラス膜１６０に含有されている第１導電型の不純物を第１領域１２０に拡散させてチャネルストッパ１３２を形成するアニール工程Ｓ４４を含む。このため、実施形態３に係る半導体装置の製造方法によれば、実施形態１に係る半導体装置の製造方法と同様に、半導体基体１１２を高温環境下に置く回数を減らし、アニールの温度条件のバラツキにより誘発される酸化膜１５０の固定電荷Ｑｓｓの変化のバラツキを抑制することが可能となる。その結果、実施形態３に係る半導体装置の製造方法は、実施形態１に係る半導体装置の製造方法と同様に、従来の半導体装置の製造方法と比較して、製造する半導体装置の特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置の製造方法となる。
【００９９】
また、実施形態３に係る半導体装置の製造方法によれば、ガラス膜１６０を形成する場所とは異なる場所に第１導電型の不純物を含有する第２ガラス膜１８０を形成する第２ガラス膜形成工程Ｓ７０をさらに含み、第２ガラス膜形成工程Ｓ７０より後に実施する工程において第２ガラス膜１８０のアニールを行うとともに、当該アニールにより第２ガラス膜に含有されている第１導電型の不純物を半導体基体１１２に拡散させるため、ガラス膜１６０によりチャネルストッパ１３０を形成する方法と同様の方法により、半導体基体１１２にチャネルストッパ１３０とは異なる不純物の濃度が高い領域（オーミック層１４２）を形成することが可能となる。
【０１００】
また、実施形態３に係る半導体装置の製造方法によれば、アニール工程Ｓ４４において第２ガラス膜１８０のアニールを行うとともに、当該アニールにより第２ガラス膜に含有されている第１導電型の不純物を半導体基体１１２に拡散させるため、半導体基体１１２を高温環境下に置く回数を増やすことなく、半導体基体１１２にチャネルストッパ１３０とは異なる不純物の濃度が高い領域（オーミック層１４２）を形成することが可能となる。
【０１０１】
実施形態３に係る半導体装置１０４は、低抵抗半導体層の構成が実施形態１に係る半導体装置１００とは異なるが、実施形態３に係る半導体装置の製造方法により製造することができる半導体装置であるため、実施形態１に係る半導体装置１００と同様に、従来の半導体装置と比較して特性や信頼性にバラツキが発生することを抑制することが可能な半導体装置となる。
【０１０２】
なお、実施形態３に係る半導体装置の製造方法は実施形態１に係る半導体装置の製造方法と基本的に同様の方法であり、実施形態３に係る半導体装置１０４は実施形態１に係る半導体装置１００と基本的に同様の構成を有するため、それぞれ実施形態１に係る半導体装置の製造方法又は半導体装置１００が有する効果のうち該当する効果も有する。
【０１０３】
以上、本発明を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
【０１０４】
（１）上記各実施形態において記載した構成要素の形状、数、位置等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
【０１０５】
（２）上記実施形態３において記載した第２ガラス膜１８０の位置は例示であり、他の位置に第２ガラス膜１８０を形成し、オーミック層１４２とは異なる領域を形成してもよい。
【０１０６】
（３）本発明は、上記各実施形態とはｎ型とｐ型とが逆の場合でも成立する。上記各実施形態とはｎ型とｐ型とが逆の場合には、第１導電型の不純物としてボロンを用いることができる。
【０１０７】
（４）上記各実施形態においては、半導体装置はプレーナー型のダイオードであったが、本発明はこれに限定されるものではない。プレーナー型以外のダイオード（例えば、メサ型ダイオード）、サイリスタ、トライアック等、他の半導体装置にも本発明を適用することができる。
【符号の説明】
【０１０８】
１００，１０２，１０４…半導体装置、１１０，１１２…半導体基体、１２０…第１領域、１３０，１３２…チャネルストッパ、１４０，１４２…オーミック層、１５０…酸化膜、１６０…ガラス膜、１７０，１７２…チャネルストップ電極、１８０…第２ガラス膜
【図１】
2019140243.tif 000003
【図２】
2019140243.tif 000004
【図３】
2019140243.tif 000005
【図４】
2019140243.tif 000006
【図５】
2019140243.tif 000007
【図６】
2019140243.tif 000008
【図７】
2019140243.tif 000009
【図８】
2019140243.tif 000010
【図９】
2019140243.tif 000011
【図１０】
2019140243.tif 000012
【図１１】
2019140243.tif 000013
【図１２】
2019140243.tif 000014
【図１３】
2019140243.tif 000015
【図１４】
2019140243.tif 000016
【図１５】
2019140243.tif 000017
【図１６】
2019140243.tif 000018
【図１７】
2019140243.tif 000019
【図１８】
2019140243.tif 000020
【図１９】
2019140243.tif 000021