(57)【要約】      （修正有）【課題】保護膜組成物及びそれを利用した半導体パッケージ製造方法を提供する。【解決手段】保護膜組成物は、下記式を含むポリマーを有し、半導体パッケージ製造方法において、半導体構造物上にソーイング保護膜を形成した後、ソーイング保護膜及び半導体構造物をソーイングする。−（Ｒ１ＣＯＯＨ）ａ−（Ｒ２ＣＯＯＲ４）ｂ−（Ｒ３ＣＯＯＲ５）ｃ−［式中、ａ、ｂ、ｃは、それぞれモル分率であって、ａ＋ｂ＋ｃ＝１であり、０．０５≦ａ／（ａ＋ｂ＋ｃ）≦０．３であり、０．１≦ｂ／（ａ＋ｂ＋ｃ）≦０．６であり、０．１≦ｃ／（ａ＋ｂ＋ｃ）≦０．６であり、Ｒ１、Ｒ２、及びＲ３は、それぞれ水素原子又はメチル基であり、Ｒ４は、水素原子、ブチロラクトニル基、又は置換若しくは非置換のＣ３−Ｃ３０脂環式炭化水素基であり、Ｒ５は、置換若しくは非置換のＣ６−Ｃ３０の線形又は環状の炭化水素基である。］【選択図】図２Ｃ
2019140391.tif 000002
【特許請求の範囲】
【請求項１】
下記化学式１を含むポリマーと、溶剤とを有することを特徴とする保護膜組成物。
【化１】
2019140391.tif 000014
前記化学式１において、
ａ、ｂ、ｃは、それぞれモル分率であって、ａ＋ｂ＋ｃ＝１であり、
０．０５≦ａ／（ａ＋ｂ＋ｃ）≦０．３であり、
０．１≦ｂ／（ａ＋ｂ＋ｃ）≦０．６であり、
０．１≦ｃ／（ａ＋ｂ＋ｃ）≦０．６であり、
Ｒ１、Ｒ２、及びＲ３は、それぞれ水素原子又はメチル基であり、
Ｒ４は、水素原子、ブチロラクトニル基、又は置換若しくは非置換のＣ３−Ｃ３０脂環式炭化水素基であり、
Ｒ５は、置換若しくは非置換のＣ６−Ｃ３０の線形又は環状の炭化水素基である。
【請求項２】
前記Ｒ４及びＲ５のうちの少なくとも一つは、エーテル基、カルボニル基、エステル基、又はヒドロキシ基を含むことを特徴とする請求項１に記載の保護膜組成物。
【請求項３】
前記Ｒ４及びＲ５のうちの少なくとも一つは、Ｏ、Ｓ、及びＮのうちから選択される少なくとも１つのヘテロ原子を含む炭化水素基であることを特徴とする請求項１に記載の保護膜組成物。
【請求項４】
前記Ｒ４は、下記構造のうちから選択されるいずれか１つの構造を有することを特徴とする請求項１に記載の保護膜組成物。
【化ｃ４】
2019140391.tif 000015
前記構造において、「＊」は、結合位置である。
【請求項５】
前記Ｒ５は、下記構造のうちから選択されるいずれか１つの構造を有することを特徴とする請求項１に記載の保護膜組成物。
【化ｃ５】
2019140391.tif 000016
前記構造において、
「＊」は、結合位置であり、ｍは、２〜１５の整数であり、
ｎは、１〜１０の整数であり、
Ｒ６は、水素原子、メチル基、又はｔ−ブチル基であり、
Ｒ７は、メチル基、フェニル基、Ｃ１−Ｃ１０アルキル基で置換されたフェニル基、又はＣ３−Ｃ１０アルキルカルボニル基である。
【請求項６】
前記Ｒ５は、下記構造のうちから選択されるいずれか１つの構造を有することを特徴とする請求項１に記載の保護膜組成物。
【化ｃ６】
2019140391.tif 000017
前記構造において、「＊」は、結合位置である。
【請求項７】
前記Ｒ５は、下記構造のうちから選択されるいずれか１つの構造を有することを特徴とする請求項１に記載の保護膜組成物。
【化ｃ７】
2019140391.tif 000018
前記構造において、「＊」は、結合位置である。
【請求項８】
前記Ｒ５は、下記構造のうちから選択されるいずれか１つの構造を有することを特徴とする請求項１に記載の保護膜組成物。
【化ｃ８】
2019140391.tif 000019
前記構造において、「＊」は、結合位置である。
【請求項９】
シラン化合物を更に含むことを特徴とする請求項１に記載の保護膜組成物。
【請求項１０】
半導体構造物を形成する段階と、
請求項１乃至９のいずれか１項に記載の保護膜組成物を用いて前記半導体構造物上にソーイング保護膜を形成する段階と、
前記ソーイング保護膜が前記半導体構造物を覆っている状態で、前記ソーイング保護膜の表面から前記ソーイング保護膜及び前記半導体構造物をソーイングする段階と、を有することを特徴とする半導体パッケージ製造方法。
【請求項１１】
前記半導体構造物は、複数のマイクロレンズを含むセンサアレイ領域を具備するイメージセンサを含み、
前記ソーイング保護膜を形成する段階は、
前記複数のマイクロレンズ上に前記保護膜組成物をコーティングする段階と、
前記コーティングされた保護膜組成物に熱を加える段階と、を含むことを特徴とする請求項１０に記載の半導体パッケージ製造方法。
【請求項１２】
前記ソーイング保護膜を形成する段階において、前記ソーイング保護膜は、前記複数のマイクロレンズに接する凹状表面を有するように形成されることを特徴とする請求項１１に記載の半導体パッケージ製造方法。
【請求項１３】
前記半導体構造物は、
複数のマイクロレンズを含むセンサアレイ領域を具備するイメージセンサと、
前記イメージセンサに垂直にオーバーラップされるように配置されたロジック素子と、を含み、
前記ソーイング保護膜を形成する段階は、前記複数のマイクロレンズ上に前記保護膜組成物をコーティングする段階を含むことを特徴とする請求項１０に記載の半導体パッケージ製造方法。
【請求項１４】
前記半導体構造物は、
複数のマイクロレンズを含むセンサアレイ領域を具備するイメージセンサと、
前記イメージセンサに垂直にオーバーラップされるように配置されたロジック素子と、
前記ロジック素子を挟み、前記イメージセンサから離隔されて前記イメージセンサに垂直にオーバーラップされるように配置されたメモリ素子と、を含み、
前記ソーイング保護膜を形成する段階は、前記複数のマイクロレンズ上に前記保護膜組成物をコーティングする段階を含むことを特徴とする請求項１０に記載の半導体パッケージ製造方法。
【請求項１５】
前記ソーイング保護膜及び前記半導体構造物をソーイングする段階の後、アルカリ水溶液を用いて前記ソーイング保護膜を除去する段階を更に含むことを特徴とする請求項１０に記載の半導体パッケージ製造方法。
【請求項１６】
前記ソーイング保護膜及び前記半導体構造物をソーイングする段階において、前記半導体構造物は複数の半導体ダイに個別化され、前記ソーイング保護膜は前記複数の半導体ダイを覆う複数のソーイング保護パターンに分割され、
前記ソーイング保護膜及び前記半導体構造物をソーイングする段階の後、前記複数の半導体ダイがそれぞれ前記ソーイング保護パターンで覆われた状態で、前記複数の半導体ダイのうちから選択された半導体ダイを支持テープ上に移動させる段階と、
前記支持テープ上において、前記選択された半導体ダイを覆う前記ソーイング保護パターンを、アルカリ水溶液を用いて除去する段階と、を更に含むことを特徴とする請求項１０に記載の半導体パッケージ製造方法。
【請求項１７】
前記選択された半導体ダイを支持テープ上に移動させる段階は、
前記選択された半導体ダイを覆う前記ソーイング保護パターンの上面をピックアップして移動させることを特徴とする請求項１６に記載の半導体パッケージ製造方法。
【請求項１８】
前記半導体構造物は、
相互に反対側にある第１表面及び第２表面を含む基板と、
前記第１表面上に形成されたイメージセンサと、を含み、
前記ソーイング保護膜を形成する段階の後、前記ソーイング保護膜及び前記半導体構造物をソーイングする段階の前に、前記ソーイング保護膜が前記イメージセンサを覆っている状態で、前記第２表面から前記基板をグラインディングして前記基板の厚みを薄くする段階を更に含むことを特徴とする請求項１０に記載の半導体パッケージ製造方法。
【請求項１９】
複数のマイクロレンズを含むセンサアレイ領域を具備する半導体構造物を形成する段階と、
請求項１乃至９のいずれか１項に記載の保護膜組成物を用いて前記半導体構造物上に前記複数のマイクロレンズを覆うソーイング保護膜を形成する段階と、
前記ソーイング保護膜が前記複数のマイクロレンズを覆っている状態で、前記ソーイング保護膜の表面から前記ソーイング保護膜及び前記半導体構造物をソーイングし、前記半導体構造物を複数の半導体ダイに個別化して前記ソーイング保護膜を複数のソーイング保護パターンに分割する段階と、
前記複数のソーイング保護パターンを、アルカリ水溶液を用いて除去する段階と、を有することを特徴とする半導体パッケージ製造方法。
【請求項２０】
前記保護膜組成物は、シラン化合物を更に含むことを特徴とする請求項１９に記載の半導体パッケージ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護膜組成物及び半導体パッケージ製造方法に関し、より詳細には、ソーイング工程においてダイを汚染及び損傷から保護するための保護膜組成物及びそれを利用した半導体パッケージ製造方法に関する。
【背景技術】
【０００２】
電子素子の小型化、軽量化の趨勢により、半導体パッケージも大きさが小型化されている。一方、半導体チップの高集積化、高性能化により、より経済的であって信頼性が高い半導体パッケージの技術が要求されている。特に、半導体集積回路ダイを個別化する（ｉｎｄｉｖｉｄｕａｌｉｚｅ）ために、ソーイング工程を遂行するときに集積回路素子が汚染されたり損傷されたりしないように保護することができる新しい技術が要求されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１３９６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、半導体集積回路ダイを個別化するためのソーイング工程時、飛散するパーティクルにより集積回路素子が汚染されたり物理的に損傷されたりするというような問題を防止するように集積回路素子を保護するための保護膜組成物及びそれを用いた半導体パッケージ製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明の一態様による保護膜組成物は、下記化学式１を含むポリマーと、溶剤とを有する。
【化１】
2019140391.tif 000003
前記化学式１で、ａ、ｂ、ｃは、それぞれモル分率であって、ａ＋ｂ＋ｃ＝１であり、０．０５≦ａ／（ａ＋ｂ＋ｃ）≦０．３であり、０．１≦ｂ／（ａ＋ｂ＋ｃ）≦０．６であり、０．１≦ｃ／（ａ＋ｂ＋ｃ）≦０．６であり、Ｒ１、Ｒ２、及びＲ３は、それぞれ水素原子又はメチル基であり、Ｒ４は、水素原子、ブチロラクトニル基、又は置換若しくは非置換のＣ３−Ｃ３０脂環式炭化水素基であり、Ｒ５は、置換若しくは非置換のＣ６−Ｃ３０の線形又は環状の炭化水素基である。
【０００６】
上記目的を達成するためになされた本発明の一態様による半導体パッケージ製造方法は、半導体構造物を形成する段階と、前記保護膜組成物を用いて前記半導体構造物上にソーイング保護膜を形成する段階と、前記ソーイング保護膜が前記半導体構造物を覆っている状態で、前記ソーイング保護膜の表面から前記ソーイング保護膜及び前記半導体構造物をソーイングする段階と、を有する。
【０００７】
上記目的を達成するためになされた本発明の他の態様による半導体パッケージ製造方法は、複数のマイクロレンズを含むセンサアレイ領域を具備する半導体構造物を形成する段階と、前記保護膜組成物を用いて前記半導体構造物上に前記複数のマイクロレンズを覆うソーイング保護膜を形成する段階と、前記ソーイング保護膜が前記複数のマイクロレンズを覆っている状態で、前記ソーイング保護膜の表面から前記ソーイング保護膜及び前記半導体構造物をソーイングし、前記半導体構造物を複数の半導体ダイに個別化して前記ソーイング保護膜を複数のソーイング保護パターンに分割する段階と、前記複数のソーイング保護パターンを、アルカリ水溶液を用いて除去する段階と、を有する。
【発明の効果】
【０００８】
本発明の保護膜組成物によれば、透過度が高く、接着性に優れるソーイング保護膜を提供することにより、チップアラインキー（ａｌｉｇｎ  ｋｅｙ）がソーイング保護膜によって覆われている場合にも、チップアラインキーを十分に認識することができ、ソーイング工程が遂行される間、ダイ表面から剥離されたり離脱したりするような心配がない。また、本発明の保護膜組成物から得られたソーイング保護膜は、外部からの物理的衝撃に対する耐性を有し、ソーイング保護膜上に粘着層を含む他の物質膜が接触した後で再び分離するときに、粘着層との反応性がなく、ソーイング保護膜が損傷されない。また、基板上に、ソーイング保護膜を形成した後で基板のバックサイドグラインディングを行う間、ソーイング保護膜の破れ現象なしに良好な状態を維持し、ソーイング工程時、ソーイング保護膜によりダイ表面が効果的に保護される。また、本発明の保護膜組成物から得られたソーイング保護膜は、環境に優しいアルカリ水溶液により、容易であって迅速に除去されるため、半導体パッケージ製造工程に有利に適用される。
【０００９】
本発明の半導体パッケージ製造方法によれば、半導体集積回路ダイを個別化するためのソーイング工程時に飛散するパーティクルにより集積回路素子が汚染されたり物理的に損傷されたりするような問題を防止することができるため、半導体パッケージ製造工程の収率を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態による半導体パッケージ製造方法について説明するためのフローチャートである。
【図２Ａ】図１に示した半導体パッケージ製造方法を工程順序に沿って図示した図である。
【図２Ｂ】図１に示した半導体パッケージ製造方法を工程順序に沿って図示した図である。
【図２Ｃ】図１に示した半導体パッケージ製造方法を工程順序に沿って図示した図である。
【図２Ｄ】図１に示した半導体パッケージ製造方法を工程順序に沿って図示した図である。
【図３Ａ】図２Ａの複数のダイ領域にそれぞれ含まれるイメージセンサの主要構成を概略的に図示した平面図である。
【図３Ｂ】図３Ａに示したイメージセンサの主要構成を示す概略的な断面図である。
【図４】図２Ａの複数のダイ領域にそれぞれ含まれるロジック素子の主要構成を概略的に図示した断面図である。
【図５】図２Ａの複数のダイ領域にそれぞれ含まれるメモリ素子の主要構成を概略的に図示した断面図である。
【図６】イメージセンサ、ロジック素子、及びメモリ素子が垂直にオーバーラップされるように配置されたイメージセンサ積層構造の概略的な断面図である。
【図７】半導体構造物が図６に示したイメージセンサ積層構造を含む場合、イメージセンサ積層構造上にソーイング保護膜が形成された構造を示した断面図である。
【図８】本発明の他の実施形態による半導体パッケージ製造方法について説明するためのフローチャートである。
【図９Ａ】図８を参照して説明する半導体パッケージ製造方法の一部工程について工程順序に沿って図示した図である。
【図９Ｂ】図８を参照して説明する半導体パッケージ製造方法の一部工程について工程順序に沿って図示した図である。
【図１０】本発明の更に他の実施形態による半導体パッケージ製造方法について説明するためのフローチャートである。
【図１１Ａ】図１０に示した半導体パッケージ製造方法を工程順序に沿って図示した断面図である。
【図１１Ｂ】図１０に示した半導体パッケージ製造方法を工程順序に沿って図示した断面図である。
【図１１Ｃ】図１０に示した半導体パッケージ製造方法を工程順序に沿って図示した断面図である。
【図１１Ｄ】図１０に示した半導体パッケージ製造方法を工程順序に沿って図示した断面図である。
【図１１Ｅ】図１０に示した半導体パッケージ製造方法を工程順序に沿って図示した断面図である。
【図１１Ｆ】図１０に示した半導体パッケージ製造方法を工程順序に沿って図示した断面図である。
【図１１Ｇ】図１０に示した半導体パッケージ製造方法を工程順序に沿って図示した断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。図面上の同一構成要素については、同一参照符号を使用し、それらに関する重複説明は省略する。
【００１２】
本明細書で使用する用語「保護膜」は、半導体パッケージを製造する際に、複数のダイ領域を有する半導体構造物において複数のダイ領域を個別化する（ｉｎｄｉｖｉｄｕａｌｉｚｅ）ために、ソーイング工程を遂行する間、又はソーイング工程の前工程及び／又は後工程において、複数のダイ領域が汚染されたり損傷されたりしないように複数のダイ領域を保護するための膜を意味する。本明細書で使用する用語「常温」は、約２０〜２８℃であり、季節によっても異なる。
【００１３】
半導体パッケージ製造工程において、基板上に集積回路を形成した後、必要によって、基板のバックサイドをグラインディング、ラビング、ポリッシングなどの手段によって研削する工程を経て、集積回路が形成された基板をソーイングし、複数のダイに分離した後、分離されたダイを、個別的に真空を利用してピックアップし、後続工程に移送する過程を含む。このとき、ソーイング工程時に飛散する多種のパーティクルによってダイ表面が汚染される心配がある。ソーイング工程時、高圧に噴射されるＤＩＷ（ｄｅｉｏｎｉｚｅｄ  ｗａｔｅｒ）を利用する場合、一部パーティクルは除去されるが、ソーイング工程を経るチップの構造によって生じる多様なパーティクルがダイ表面に吸着し、そのように吸着した異物は、ＤＩＷの噴射だけでは効果的に除去されず、集積回路不良をもたらしてしまう。特に、被写体を撮影して電気的信号に変換するイメージセンサを含むダイは、ダイ表面にアクティブピクセルセンサ（ＡＰＳ：ａｃｔｉｖｅ  ｐｉｘｅｌ  ｓｅｎｓｏｒ）アレイを構成する複数のレンズが露出しており、それら複数のレンズは、パーティクルによる汚染に特に敏感であるため、ソーイング工程、又はソーイング工程の前工程及び／又は後工程で生じる汚染可能性を更に厳格に遮断する必要がある。
【００１４】
本発明は、半導体集積回路ダイを個別化するためのソーイング工程時に飛散するパーティクルにより集積回路が汚染されたり物理的に損傷されたりするような問題を防止するように、集積回路を効果的に保護するための保護膜組成物を提供する。
【００１５】
本発明の保護膜組成物は、下記化学式１を含むポリマーと、溶剤とを有する。
【００１６】
【化１】
2019140391.tif 000004
【００１７】
上記化学式１で、ａ、ｂ、ｃは、それぞれモル分率であって、ａ＋ｂ＋ｃ＝１であり、０．０５≦ａ／（ａ＋ｂ＋ｃ）≦０．３であり、０．１≦ｂ／（ａ＋ｂ＋ｃ）≦０．６であり、０．１≦ｃ／（ａ＋ｂ＋ｃ）≦０．６である。Ｒ１、Ｒ２、及びＲ３は、それぞれ水素原子又はメチル基であり、Ｒ４は、水素原子、ブチロラクトニル基、又は置換若しくは非置換のＣ３−Ｃ３０脂環式炭化水素基であり、Ｒ５は、置換若しくは非置換のＣ６−Ｃ３０の線形又は環状の炭化水素基である。
【００１８】
本発明の保護膜組成物に含まれるポリマーは、約１０，０００〜１，０００，０００の重量平均分子量（Ｍｗ）を有する。例えば、ポリマーは、約４０，０００〜１００，０００の重量平均分子量（Ｍｗ）を有する。ポリマーの重量平均分子量（Ｍｗ）が１０，０００より更に小さい場合には、ポリマーを含む保護膜組成物を用いて得られたソーイング保護膜で要求される物理的衝撃に対する耐性を確保し難く、ソーイング工程時、ソーイング保護膜が破れる現象が生じてしまう。ポリマーの重量平均分子量（Ｍｗ）が１，０００，０００を超える場合には、ソーイング工程が完了した後、ソーイング保護膜を除去するときに、ソーイング保護膜が完全に剥離されて除去されずにダイ上に残留してしまう。
【００１９】
本発明の保護膜組成物に含まれる上記化学式１を含むポリマーの含量は、形成しようとするソーイング保護膜の厚みによって多様に決定される。例えば、約１〜１０μｍ厚を有するソーイング保護膜を形成しようとする場合、保護膜組成物において、上記化学式１を含むポリマーが、保護膜組成物の総重量を基準に、約１０〜５０重量％の量で含まれる。
【００２０】
一実施形態において、上記化学式１で、Ｒ４及びＲ５のうちの少なくとも一つは、エーテル基、カルボニル基、エステル基、又はヒドロキシ基を含む。
【００２１】
一実施形態において、上記化学式１で、Ｒ４及びＲ５のうちの少なくとも一つは、Ｏ、Ｓ、及びＮのうちから選択される少なくとも１つのヘテロ原子を含む。
【００２２】
一実施形態において、上記化学式１で、Ｒ４は、下記構造のうちから選択されるいずれか１つの構造を有する。
【００２３】
【化ｃ４】
2019140391.tif 000005
【００２４】
上記構造において、「＊」は、結合位置である。
【００２５】
上記化学式１で、Ｒ５は、下記構造のうちから選択されるいずれか１つの構造を有する。
【００２６】
【化ｃ５】
2019140391.tif 000006
【００２７】
上記構造において、「＊」は、結合位置である。
【００２８】
上記構造において、ｍは、２〜１５の整数であり、ｎは、１〜１０の整数である。Ｒ６は、水素原子、メチル基又はｔ−ブチル基であり、Ｒ７は、メチル基、フェニル基、Ｃ１−Ｃ１０アルキル基で置換されたフェニル基、又はＣ３−Ｃ１０アルキルカルボニル基である。
【００２９】
一実施形態において、Ｒ５は、下記構造のうちから選択されるいずれか１つの構造を有する。
【００３０】
【化ｃ６】
2019140391.tif 000007
【００３１】
上記構造において、「＊」は、結合位置である。
【００３２】
他の実施形態において、Ｒ５は、下記構造のうちから選択されるいずれか１つの構造を有する。
【００３３】
【化ｃ７】
2019140391.tif 000008
【００３４】
上記構造において、「＊」は、結合位置である。
【００３５】
更に他の実施形態において、Ｒ５は、下記構造のうちから選択されるいずれか１つの構造を有する。
【００３６】
【化ｃ８】
2019140391.tif 000009
【００３７】
上記構造において、「＊」は、結合位置である。
【００３８】
上記化学式１において、ａで示されたモノマーユニット（以下、「モノマーユニットａ」とする）は、本発明の一態様による保護膜組成物から得られたソーイング保護膜の除去に使用されるアルカリ水溶液に対して、高い溶解度を提供するのに寄与する。アルカリ水溶液、例えば約０．５〜５重量％の濃度を有する水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液は、毒性及び悪臭が少なく、ソーイング保護膜除去に使用する場合、環境面において有利である。上記化学式１を含むポリマーにおいて、モノマーユニットａのモル分率が０．０５より更に小さい場合、上記化学式１を含むポリマーを含む保護膜組成物から得られるソーイング保護膜がアルカリ水溶液によって容易に除去されず、モノマーユニットａのモル分率が０．３を超える場合、ソーイング工程中にソーイング保護膜がＤＩＷによって溶解されてしまうため、ダイ保護のための保護膜として機能することができない。
【００３９】
上記化学式１において、ｂで示されたモノマーユニット（以下、「モノマーユニットｂ」とする）は、ポリマーの硬直性（ｒｉｇｉｄｉｔｙ）を制御して接着力を提供する役割を行う。上記化学式１を含むポリマーにおいて、モノマーユニットｂのモル分率が０．１より更に小さい場合、上記化学式１を含むポリマーを含む保護膜組成物から得られるソーイング保護膜がべたつく（ｓｔｉｃｋｙ）という問題を引き起こし、モノマーユニットｂのモル分率が０．６を超える場合、ソーイング保護膜の硬直性が過度に大きくなり、外部の物理的衝撃によって容易に破れてしまう。
【００４０】
上記化学式１において、ｃで示されたモノマーユニット（以下、「モノマーユニットｃ」とする）は、ポリマーの柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を制御する役割を行う。上記化学式１を含むポリマーにおいて、モノマーユニットｃのモル分率が０．１より更に小さい場合、上記化学式１を含むポリマーを含む保護膜組成物から得られるソーイング保護膜が外部の物理的衝撃によって容易に破れ、モノマーユニットｃのモル分率が０．６を超える場合、ソーイング保護膜がべたつく問題を引き起こしてしまう。
【００４１】
本発明の保護膜組成物に含まれる溶剤は、保護膜組成物がダイ上にコーティングされたときにコーティング縞を発生させないようにし、コーティング均一度を向上させ、平坦な上面を有する均質のコーティング膜を提供する役割を行う。
【００４２】
一実施形態において、溶剤は、有機溶剤からなる。例えば、溶剤は、Ｎ−メチル−２−ピロリドン、γ−ブチロラクトン、Ｎ，Ｎ−ジメチルアセトアミド、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、乳酸メチル、乳酸エチル、乳酸ブチル、メチル−１，３−ブチレングリコールアセテート、１，３−ブチレングリコール−３−モノメチルエーテル、ピルビン酸メチル、ピルビン酸エチル、メチル−３−メトキシプロピオネイト、又はそれらの組み合わせからなる。
【００４３】
一実施形態において、本発明の保護膜組成物は、シラン化合物を更に含む。シラン化合物は、保護膜組成物が塗布されるダイ表面との接着力を向上させる役割を行う。本発明の保護膜組成物にシラン化合物が含まれる場合、シラン化合物は、上記化学式１を含むポリマーの総重量を基準に、約０．０１〜１５重量％の量で含まれる。保護膜組成物において、シラン化合物の含量が１５重量％を超える場合、シラン化合物の自体架橋反応により、保護膜組成物の保存安定性に悪影響を及ぼしてしまう。
【００４４】
例えば、シラン化合物は、Ｎ−（２−アミノエチル）−３−アミノプロピルトリエトキシシラン、Ｎ−フェニルアミノエチルトリメトキシシラン、Ｎ−フェニルアミノエチルトリエトキシシラン、Ｎ−フェニルアミノプロピルトリメトキシシラン、Ｎ−フェニルアミノプロピルトリエトキシシラン、Ｎ−フェニルアミノブチルトリメトキシシラン、Ｎ−フェニルアミノブチルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニル卜リクロロシラン、ビニルトリス（β−メトキシエトキシ）シラン、３−メタクリルオキシプロピルトリメトキシシラン、３−アクリルオキシプロピルトリメトキシシラン、ｐ−スチリルトリメトキシシラン、３−メタクリルオキシプロピルメチルジメトキシシラン、３−メタクリルオキシプロピルメチルジエトキシシラン、又はそれらの組み合わせからなるが、上記例示した化合物に限定されるものではない。
【００４５】
一実施形態において、本発明の保護膜組成物は、界面活性剤を更に含む。界面活性剤は、本発明による保護膜組成物のコーティング均一度を更に向上させる役割を行う。また、界面活性剤は、保護膜組成物から得られたソーイング保護膜をアルカリ水溶液で除去するときにソーイング保護膜の除去を更に容易にする役割を行う。本発明の保護膜組成物に界面活性剤が含まれる場合、界面活性剤は、上記化学式１を含むポリマーの総重量を基準に、約０．００１〜０．０１重量％の量で含まれる。
【００４６】
例えば、界面活性剤として、ポリオキシエチレンオクチルフェニルエーテル、ポリオキシエチレンノニルフェニルエーテル、ＤＩＣ（株）から市販される商品名Ｆ１７１、Ｆ１７２、及びＦ１７３、スリーエムジャパンから市販される商品名ＦＣ４３０及びＦＣ４３１、並びに信越化学工業（株）から市販される商品名ＫＰ３４１などが使用されるが、上記例示した界面活性剤に限定されるものではない。
【００４７】
本発明の実施形態による保護膜組成物に含まれる上記化学式１を含むポリマーは、（メト）アクリレートモノマーユニットのみで構成される。（メト）アクリレートモノマーユニットは、比較的高い透過度を有する。従って、ソーイング工程時、ダイに形成されたチップアラインキーが保護膜組成物から得られたソーイング保護膜によって覆われている場合にも、ソーイング設備内において、チップアラインキーが十分に認識される。従って、ソーイング工程時、チップアラインキー認識のための別途の工程を必要としない。また、（メト）アクリレートモノマーユニットは、接着性に優れる。従って、保護膜組成物から得られたソーイング保護膜は、ソーイング工程が遂行される間、ダイ表面から剥離されたり離脱されたりする心配なしにダイ表面を効果的に保護することができる。
【００４８】
本発明の実施形態による保護膜組成物は、上記化学式１を含むポリマーの化学反応を誘導する物質、例えば潜在的酸（ｐｏｔｅｎｔｉａｌ  ａｃｉｄ）のような反応性物質を実質的に含まない。本明細書で使用する用語「潜在的酸」は、特定条件下で酸を発生させる物質を意味するものであり、例えばＰＡＧ（ｐｈｏｔｏ  ａｃｉｄ  ｇｅｎｅｒａｔｏｒ）、ＴＡＧ（ｔｈｅｒｍａｌ  ａｃｉｄ  ｇｅｎｅｒａｔｏｒ）のような酸発生剤を意味する。本発明の実施形態による保護膜組成物は、上記化学式１を含むポリマーの化学反応を誘導する反応性物質を実質的に含まないことから、保護膜組成物からソーイング保護膜を形成する間、上記化学式１を含むポリマーのチェーン構造の変化が抑制される。それにより、ソーイング保護膜の強度が確保され、外部からの物理的衝撃に対する耐性が確保される。また、本発明の実施形態による保護膜組成物を構成する上記化学式１を含むポリマーは、他の物質膜、例えばダイの露出表面、又は半導体パッケージ製造工程中に使用されるラミネーションフィルム（ｌａｍｉｎａｔｉｏｎ  ｆｉｌｍ）などとの反応性が低い。従って、半導体パッケージ製造工程中、保護膜組成物から得られたソーイング保護膜が粘着層を有する他の物質膜に接着された後、他の物質膜をソーイング保護膜から更に分離させるときに、ソーイング保護膜の一部が他の物質膜上に張り付いたり損傷されたりするというような問題を防止することができる。特に、ダイ表面にソーイング保護膜を形成した後、ソーイング保護膜上にラミネーションフィルムを接着させた状態で、所定工程、例えば基板のバックサイドグラインディング工程を遂行し、次にソーイング工程を遂行する前にラミネーションフィルムをソーイング保護膜から分離させるとき、ソーイング保護膜の一部がラミネーションフィルムに付き、ラミネーションフィルムと共にダイから分離されたりソーイング保護膜の一部がダイから剥がれたりしてしまうという問題を防止することができる。従って、ダイ表面にソーイング保護膜を形成した後、ソーイング工程を遂行する前に、ソーイング保護膜上にラミネーションフィルムの接着工程及び分離工程が追加されても、後続ソーイング工程時、ソーイング保護膜によってダイ表面が効果的に保護される。
【００４９】
また、本発明の実施形態による保護膜組成物は、ソーイング工程において、ダイ保護のために必要な最小限の厚み、例えば少なくとも１．０μｍ厚を有するソーイング保護膜を形成するのに適するように用いられる。
【００５０】
本発明の実施形態による保護膜組成物から得られたソーイング保護膜は、ＤＩＷによる膨潤（ｓｗｅｌｌｉｎｇ）現象を示さない。従って、ソーイング工程時、ＤＩＷの高圧噴射を伴い、ソーイング保護膜上にＤＩＷが供給される場合にもソーイング保護膜のＤＩＷによる膨潤が抑制され、それにより、ソーイング工程中に、ソーイング保護膜が膨潤され、ダイから剥離されて離脱されるという問題を防止することができる。
【００５１】
本発明の実施形態による保護膜組成物は、毒性及び悪臭が少ない環境に優しいアルカリ水溶液、例えば約２〜５重量％の濃度を有するＴＭＡＨ水溶液により、容易であって迅速に除去される。従って、ソーイング工程において、ソーイング保護膜を利用する場合、厄介であったり複雑であったりする工程を追加せずとも、簡単であって効果的な方法で半導体パッケージを製造することができる。
【００５２】
次に、本発明の実施形態による半導体パッケージ製造方法について、具体的な例を挙げて詳細に説明する。
【００５３】
図１は、本発明の一実施形態による半導体パッケージ製造方法について説明するためのフローチャートである。
【００５４】
図２Ａ〜図２Ｄは、図１に示した半導体パッケージ製造方法を工程順序に沿って図示した図である。
【００５５】
図１及び図２Ａを参照すると、工程Ｐ１２において、半導体構造物ＳＴを形成する。
【００５６】
一実施形態において、半導体構造物ＳＴは、基板ＳＵＢの活性面上に形成された複数のダイ領域ＤＡを含む。基板ＳＵＢ上において、複数のダイ領域ＤＡは、スクライブレーンＳＬにより相互に区分される。
【００５７】
基板ＳＵＢは、半導体基板を含む。一実施形態において、基板ＳＵＢは、多層配線構造（図示せず）、及び多層配線構造を絶縁する絶縁層を更に含む。
【００５８】
複数のダイ領域ＤＡには、それぞれ多種の複数の個別素子（ｉｎｄｉｖｉｄｕａｌ  ｄｅｖｉｃｅｓ）を含む半導体素子が形成される。複数の個別素子は、多様な微細電子素子（ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  ｄｅｖｉｃｅｓ）、例えばＣＭＯＳトランジスタ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｔｒａｎｓｉｓｔｏｒ）のようなＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、システムＬＳＩ（ｌａｒｇｅ  ｓｃａｌｅ  ｉｎｔｅｇｒａｔｉｏｎ）、ＣＩＳ（ＣＭＯＳ  ｉｍａｇｉｎｇ  ｓｅｎｓｏｒ）のようなイメージセンサ、ＭＥＭＳ（ｍｉｃｒｏ−ｅｌｅｃｔｒｏ−ｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ）、能動素子、受動素子などを含む。複数の個別素子は、基板ＳＵＢの導電領域に電気的に連結される。複数の個別素子は、それぞれ絶縁膜により、隣接する他の個別素子から電気的に分離される。
【００５９】
一実施形態において、複数のダイ領域ＤＡは、それぞれイメージセンサを含む。イメージセンサは、複数のマイクロレンズを含むアクティブピクセルセンサ（ＡＰＣ：ａｃｔｉｖｅ  ｐｉｘｅｌ  ｓｅｎｓｏｒ）アレイを具備するＣＩＳからなる。
【００６０】
図３Ａは、図２Ａの複数のダイ領域ＤＡにそれぞれ含まれるイメージセンサ１００の主要構成を概略的に図示した平面図であり、図３Ｂは、図３Ａに示したイメージセンサ１００の主要構成を示す概略的な断面図である。
【００６１】
図３Ａ及び図３Ｂを参照すると、イメージセンサ１００は、センサアレイ領域（ｓｅｎｓｏｒ  ａｒｒａｙ  ｒｅｇｉｏｎ）ＳＡＲ、回路領域（ｃｉｒｃｕｉｔ  ｒｅｇｉｏｎ）ＣＲ、及びパッド領域（ｐａｄ  ｒｅｇｉｏｎ）ＰＲを含むイメージセンサ本体１１０を含む。
【００６２】
センサアレイ領域ＳＡＲには、マトリックス状に配置された複数の単位ピクセル１２０からなるピクセルアレイが形成される。回路領域ＣＲは、複数のトランジスタを含む電子素子によって構成される。回路領域ＣＲは、センサアレイ領域ＳＡＲの単位ピクセル１２０に一定信号を提供したり出力信号を制御したりするための配線構造を含む。複数の単位ピクセル１２０は、アクティブピクセルセンサである。
【００６３】
パッド領域ＰＲには、外部装置又はパッケージベース基板と電気的信号を送受信するために利用される複数の導電性パッド１３０が形成される。パッド領域ＰＲは、センサアレイ領域ＳＡＲの周囲に配置される。複数の導電性パッド１３０は、複数の単位ピクセル１２０に電気的に連結される。イメージセンサ１００には、複数の導電性パッド１３０、回路領域ＣＲに含まれる電子素子、及びセンサアレイ領域ＳＡＲに含まれる複数の単位ピクセル１２０を電気的に連結する複数の配線構造（図示せず）が形成される。回路領域ＣＲ及びパッド領域ＰＲは、イメージセンサ１００の周辺回路領域（ｐｅｒｉｐｈｅｒａｌ  ｃｉｒｃｕｉｔ  ｒｅｇｉｏｎ）ＰＣＲを構成する。
【００６４】
図３Ｂに示すように、イメージセンサ１００は相互に反対側にある第１表面１００Ａ及び第２表面１００Ｂを含み、複数の単位ピクセル１２０はイメージセンサ１００の第１表面１００Ａ側に配置される。複数の単位ピクセル１２０上には、複数のカラーフィルタ１２５、及び複数のマイクロレンズ１５０が順に形成される。
【００６５】
複数のマイクロレンズ１５０は、センサアレイ領域ＳＡＲに入射する光を、複数の単位ピクセル１２０に集光させる。単位ピクセル１２０がフォトダイオードを含む場合、複数のマイクロレンズ１５０は、センサアレイ領域ＳＡＲの入射光を複数の単位ピクセル１２０のフォトダイオードに集光させる。マイクロレンズ１５０は、例えばＴＭＲ系の樹脂（東京応化工業（株）製）又はＭＦＲ系の樹脂（ＪＳＲ（株）製）からなる。
【００６６】
イメージセンサ１００の第１表面１００Ａ上に形成された導電性パッド１３０と、第２表面１００Ｂ上に形成された導電性パッド１３０とを相互に電気的に連結するように、イメージセンサ１００を貫通する複数のＴＳＶ（ｔｈｒｏｕｇｈ  ｓｉｌｉｃｏｎ  ｖｉａ）コンタクト１３５を含む。イメージセンサ１００の第２表面１００Ｂ上には、導電性パッド１３０を露出させる開口を有する保護層１３２が形成される。保護層１３２は、酸化膜、窒化膜、又はそれらの組み合わせからなる。
【００６７】
また、図２Ａを参照すると、他の実施形態において、複数のダイ領域ＤＡは、それぞれロジック素子を含む。
【００６８】
図４は、図２Ａの複数のダイ領域ＤＡにそれぞれ含まれるロジック素子２００の主要構成を概略的に図示した断面図である。
【００６９】
ロジック素子２００は、ロジック基板２１０と、ロジック基板２１０上に形成された配線構造２２０と、を含む。ロジック基板２１０は、図２Ａに示した基板ＳＵＢに対応する。配線構造２２０は、多層構造の複数の配線層２２４と、複数の配線層２２４を相互に絶縁するための層間絶縁膜２２６と、を含む。複数の配線層２２４により、プロセッサコアＩＰ（ｉｎｔｅｌｌｅｃｔｕａｌ  ｐｒｏｐｅｒｔｙ）、ＡＤＣ（ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｅｒ）、ＤＡＣ（ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）、ＰＬＬ（ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）のようなアナログＩＰなどを含む多様なロジック回路が構成される。
【００７０】
ロジック素子２００は、配線構造２２０側の第１表面２０２と、第１表面２０２の反対側であるロジック基板２１０側の第２表面２０４と、を有する。ロジック素子２００において、複数のＴＳＶコンタクト２５５がロジック基板２１０を貫通するように形成される。ロジック素子２００の第２表面２０４上には、絶縁層２３８及びロジック再配線構造２４０が形成される。ロジック再配線構造２４０は、複数のロジック再配線ライン２４２と、複数のロジック再配線ライン２４２を覆う再配線絶縁層２４４と、を含む。複数のロジック再配線ライン２４２は、ロジック素子２００に含まれる配線構造に連結される。また、複数のロジック再配線ライン２４２は、ロジック基板２１０のバックサイドであるロジック素子２００の第２表面２０４に露出する導電性パッド２３０に連結される。複数のＴＳＶコンタクト２５５は、それぞれロジック再配線構造２４０及びＵＢＭ（ｕｎｄｅｒ  ｂｕｍｐ  ｍｅｔａｌｌｉｚａｔｉｏｎ）層２４６を介して、複数の接続端子２４８のうちのいずれか一つに連結される。複数のＴＳＶコンタクト２５５のそれぞれの一端は配線構造２２０に含まれる配線層２２４に連結され、他端はロジック再配線構造２４０のロジック再配線ライン２４２に連結される。
【００７１】
再び図２Ａを参照すると、更に他の実施形態において、複数のダイ領域ＤＡは、それぞれメモリ素子を含む。
【００７２】
図５は、図２Ａの複数ダイ領域ＤＡにそれぞれ含まれるメモリ素子３００の主要構成を概略的に図示した断面図である。
【００７３】
図５を参照すると、メモリ素子３００は、メモリチップ３００Ａを含む。メモリチップ３００Ａは、ウェーハ上にメモリ素子を形成し、パッシベーション工程及びソーイング工程を遂行して、ウェーハから複数のダイに分離されたものである。
【００７４】
一実施形態において、メモリチップ３００Ａは、ＤＲＡＭ（ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子、ＳＲＡＭ（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子、ＰＲＡＭ（ｐｈａｓｅ−ｃｈａｎｇｅ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子、ＭＲＡＭ（ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子、ＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子、ＲｅＲＡＭ（ｒｅｓｉｓｔｉｖｅ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子、フラッシュメモリ素子、又はＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ  ｅｒａｓａｂｌｅ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）素子を含む。
【００７５】
メモリチップ３００Ａは、下部基板３１０上において、モールディング部３０２によって密封される。モールディング部３０２は、メモリチップ３００Ａの周囲において、メモリチップ３００Ａの側壁を覆うように形成される。モールディング部３０２は、エポキシ樹脂からなる。一実施形態において、メモリチップ３００Ａは、ダイ接着フィルム３１２により、下部基板３１０上に付着される。
【００７６】
下部基板３１０は、多層配線構造（図示せず）と、多層配線構造を絶縁する絶縁層とを含む。一実施形態において、下部基板３１０は、省略可能である。
【００７７】
メモリチップ３００Ａは、複数のチップパッド３６０を含む。複数のチップパッド３６０は、メモリチップ３００Ａの外部に露出する導電層からなる。複数のチップパッド３６０を介して、メモリチップ３００Ａの外部からメモリチップ３００Ａの内部に、又はメモリチップ３００Ａの内部からメモリチップ３００Ａの外部に電気信号が入力又は出力される。複数のチップパッド３６０は、メモリチップ３００Ａを構成する単位素子の種類、特性などにより、多様な個数及び形状を有する。
【００７８】
メモリ素子３００は、メモリチップ３００Ａ及びモールディング部３０２の上部に配置されたメモリ再配線構造３５０を含む。メモリ再配線構造３５０は、メモリチップ３００Ａ及びモールディング部３０２を覆う絶縁層３５２と、絶縁層３５２上に形成された複数の再配線ライン３５４と、を含む。複数のチップパッド３６０は、メモリ再配線ライン３５４に連結される。メモリチップ３００Ａの入出力（Ｉ／Ｏ）端子配線は、複数のチップパッド３６０を介して、メモリ再配線ライン３５４に連結される。
【００７９】
再び図２Ａを参照すると、更に他の実施形態において、複数のダイ領域ＤＡは、図３Ａ及び図３Ｂに示したイメージセンサ１００、図４に示したロジック素子２００、及び図５に示したメモリ素子３００のうちの少なくとも２個が垂直にオーバーラップされるように積層された積層構造を含む。
【００８０】
図６は、イメージセンサ１００、ロジック素子２００、及びメモリ素子３００が垂直にオーバーラップされるように配置されたイメージセンサ積層構造４００の概略的な断面図である。図６では、ロジック素子２００及びメモリ素子３００を簡略化して図示した。
【００８１】
図１及び図２Ｂを参照すると、工程Ｐ１４において、本発明の保護膜組成物を用いて、工程Ｐ１２で形成された半導体構造物ＳＴ上にソーイング保護膜５１０を形成する。
【００８２】
ソーイング保護膜５１０を形成するために、半導体構造物ＳＴ上に本発明の保護膜組成物をスピンコーティングした後、コーティングされた保護膜組成物に熱を加えて、保護膜組成物に含まれる溶剤を揮発させるソフトベーキング工程を遂行する。ソフトベイク工程は、約１０５〜１３０℃の範囲内で選択される温度、例えば約１２０℃の温度で遂行される。
【００８３】
図７は、半導体構造物ＳＴが図６に示したイメージセンサ積層構造４００を含む場合、イメージセンサ積層構造４００上にソーイング保護膜５１０が形成された構造を示した断面図である。
【００８４】
図７を参照すると、ソーイング保護膜５１０は、イメージセンサ積層構造４００のイメージセンサ１００に含まれる複数のマイクロレンズ１５０に直接接するように形成される。複数のマイクロレンズ１５０は、他の部分に比べて、パーティクルによる汚染に敏感である。複数のマイクロレンズ１５０がソーイング保護膜５１０で覆われることで、後続工程において、複数のマイクロレンズ１５０及びそれを含むイメージセンサ積層構造４００の汚染可能性を、ソーイング保護膜５１０によって効果的に遮断することができる。
【００８５】
本発明の保護膜組成物は、上記化学式１を含むポリマーを含む。上記化学式１を含むポリマーはアクリレートモノマーユニット及び／又はメタクリレートモノマーユニットを含むことから、ソーイング保護膜５１０は、比較的高い透過度を有する。従って、後続工程において、イメージセンサ積層構造４００上にソーイング保護膜５１０が形成された状態でソーイング工程を遂行するとき、複数のダイ領域ＤＡに形成されたチップアラインキーがソーイング保護膜５１０で覆われていても、ソーイング設備内においてチップアラインキーを十分に認識することができる。また、ソーイング保護膜５１０は、イメージセンサ１００の表面に優秀な接着力で接着された状態を維持する。従って、ソーイング保護膜５１０は、後続のソーイング工程が遂行される間、イメージセンサ１００の表面から剥離されたり離脱されたりする心配なしに、イメージセンサ１００の表面を保護することができる。
【００８６】
ソーイング保護膜５１０が形成された後、ソーイング保護膜５１０の底面は、イメージセンサ１００を構成する複数のマイクロレンズ１５０の形状に対応して複数のマイクロレンズ１５０に接する凹状表面５１０Ｓを有する。従って、ソーイング保護膜５１０と複数のマイクロレンズ１５０との間に離隔空間なしに、ソーイング保護膜５１０が複数のマイクロレンズ１５０を密着して覆うようになるため、複数のマイクロレンズ１５０がソーイング保護膜５１０によって効果的に保護される。
【００８７】
図１及び図２Ｃを参照すると、工程Ｐ１６において、ソーイング保護膜５１０が半導体構造物ＳＴを覆っている状態で、ソーイング保護膜５１０の表面からソーイング保護膜５１０及び半導体構造物ＳＴをスクライブレーンＳＬに沿ってソーイングする。
【００８８】
ソーイング工程は、ブレード又はレーザ光線を用いて遂行される。図２Ｃには、ソーイング保護膜５１０において、ソーイング工程によって形成された切断線５１０Ｃを概略的に図示する。ソーイング工程を遂行した後、半導体構造物ＳＴが複数の半導体ダイＳＤに個別化され、ソーイング保護膜５１０は、複数のソーイング保護パターン５１０Ｐに分割される。
【００８９】
工程Ｐ１６によってソーイング工程を遂行する間、半導体構造物ＳＴを構成する構成要素の切断面で発生して飛散するパーティクルが、ソーイング保護膜５１０の表面に付着してしまう。半導体構造物ＳＴは、ソーイング保護膜５１０で覆われているため、複数の半導体ダイＳＤの表面、特にパーティクルのような汚染に敏感な複数のマイクロレンズ１５０の表面は、パーティクルのような異物で汚染されない。
【００９０】
図１及び図２Ｄを参照すると、工程Ｐ１８において、複数のソーイング保護パターン５１０Ｐに分割されたソーイング保護膜５１０を除去し、複数の半導体ダイＳＤのそれぞれの上面を露出させる。
【００９１】
図２Ｄには、半導体構造物ＳＴにおいて、工程Ｐ１６によりソーイング工程を遂行した結果として形成された切断線ＳＣを概略的に図示する。
【００９２】
ソーイング保護膜５１０を除去するために、アルカリ水溶液を使用する。一実施形態において、アルカリ水溶液は、約２〜５重量％の濃度を有するＴＭＡＨ水溶液からなる。
【００９３】
ソーイング保護膜５１０を除去するための工程は、常温で遂行される。一実施形態において、ソーイング保護膜５１０を除去するために、ソーイング保護膜５１０の上面に、２．３８重量％ＴＭＡＨ水溶液を供給した後、所定時間、例えば約３０秒〜約１分間放置し、ソーイング保護膜５１０を２．３８重量％ＴＭＡＨ水溶液で溶解させる。
【００９４】
その後、ソーイング保護膜５１０が溶解された結果物とソーイング保護膜５１０の表面に残留したパーティクルのような異物とをＤＩＷを用いて除去する洗浄工程と、複数の半導体ダイＳＤのそれぞれの表面に残留するＤＩＷを除去するための乾燥工程と、を遂行する。洗浄工程時及び乾燥工程時、複数の半導体ダイＳＤを回転させるスピン工程を併行させる。
【００９５】
図８は、本発明の他の実施形態による半導体パッケージ製造方法について説明するためのフローチャートである。
【００９６】
図８及び図２Ａを参照すると、工程Ｐ２２において、半導体構造物ＳＴを形成する。
【００９７】
半導体構造物ＳＴを形成するために、図１及び図２Ａを参照して、工程Ｐ１２について説明したような工程を遂行する。半導体構造物ＳＴに含まれる複数のダイ領域ＤＡは、図３Ａ及び図３Ｂを参照して説明したイメージセンサ１００、図４を参照して説明したロジック素子２００、図５を参照して説明したメモリ素子３００、又はそれらの組み合わせからなる積層構造を含む。積層構造は、例えば、図６に示したイメージセンサ積層構造４００と同一、或いはそれと類似した構造を有する。
【００９８】
図８及び図２Ｂを参照すると、工程Ｐ２４において、本発明の保護膜組成物を用いて、工程Ｐ２２で形成された半導体構造物ＳＴ上にソーイング保護膜５１０を形成する。
【００９９】
ソーイング保護膜５１０を形成するために、図１及び図２Ｂを参照して、工程Ｐ１４について説明したような工程を遂行する。
【０１００】
図８及び図２Ｃを参照すると、工程Ｐ２６において、ソーイング保護膜５１０が半導体構造物ＳＴを覆っている状態で、ソーイング保護膜５１０の表面からソーイング保護膜５１０及び半導体構造物ＳＴをスクライブレーンＳＬに沿ってソーイングし、半導体構造物ＳＴを複数の半導体ダイＳＤに個別化し、ソーイング保護膜５１０を複数のソーイング保護パターン５１０Ｐに分割する。
【０１０１】
ソーイング保護膜５１０及び半導体構造物ＳＴをソーイングするために、図１及び図２Ｃを参照して説明したような工程を遂行する。
【０１０２】
図９Ａ及び図９Ｂは、図８を参照して説明する半導体パッケージ製造方法の一部工程について工程順序に沿って図示した図である。
【０１０３】
図８及び図９Ａを参照すると、工程Ｐ２８において、複数の半導体ダイＳＤがそれぞれソーイング保護パターン５１０Ｐで覆われた状態で、それぞれの半導体ダイＳＤを支持テープ６１０上に移動させるダイトランスファ（ｔｒａｎｓｆｅｒ）工程を遂行する。
【０１０４】
ダイトランスファ工程を遂行するにあたり、工程Ｐ２６によるソーイング工程で得られた複数の半導体ダイＳＤを、グッドダイ（ｇｏｏｄ  ｄｉｅ）とバッドダイ（ｂａｄ  ｄｉｅ）とに区分し、複数の半導体ダイＳＤのうち、グッドダイに区分されたものについてのみ、ダイトランスファ工程を遂行する。
【０１０５】
一実施形態において、ダイトランスファ工程遂行のために、半導体ダイＳＤを個別的に持ち上げる真空ピックアップ工程を遂行し、真空ピックアップされた半導体ダイＳＤを支持テープ６１０上に移動させ、支持テープ６１０上に接着させる。支持テープ６１０は、ＵＶ硬化型粘着層を含む。
【０１０６】
半導体ダイＳＤを個別的に持ち上げる真空ピックアップ工程を遂行する間、真空ピックアップ装置に付着されたパーティクルのような異物がピックアップ対象物に伝達され、ピックアップ対象物が汚染されてしまう。しかし、本発明によると、半導体ダイＳＤを個別的に持ち上げる真空ピックアップ工程は、半導体ダイＳＤがソーイング保護パターン５１０Ｐで覆われた状態でなされる。従って、半導体ダイＳＤを支持テープ６１０上に移動させるダイトランスファ工程中、半導体ダイＳＤは、ソーイング保護パターン５１０Ｐによって保護され、半導体ダイＳＤがパーティクルのような異物によって汚染される心配がない。
【０１０７】
図８及び図９Ｂを参照すると、工程Ｐ３０において、支持テープ６１０上からソーイング保護パターン５１０Ｐを除去し、支持テープ６１０上にある複数の半導体ダイＳＤのそれぞれの上面を露出させる。
【０１０８】
ソーイング保護パターン５１０Ｐを除去するために、図１及び図２Ｄを参照して、工程Ｐ１８により、複数のソーイング保護パターン５１０Ｐに分割されたソーイング保護膜５１０を除去する工程について説明したような方法を利用する。
【０１０９】
図１０は、本発明の更に他の実施形態による半導体パッケージ製造方法について説明するためのフローチャートである。
【０１１０】
図１１Ａ〜図１１Ｇは、図１０に示した半導体パッケージ製造方法を工程順序に沿って図示した断面図である。
【０１１１】
図１０及び図１１Ａを参照すると、工程Ｐ４２において、半導体構造物７００を形成する。
【０１１２】
半導体構造物７００は、基板７１０と、基板７１０に含まれる複数のダイ領域ＤＡの活性面上に形成された複数の半導体素子７２０と、を含む。
【０１１３】
基板７１０において、複数のダイ領域ＤＡは、スクライブレーンＳＬによって相互に区分される。基板７１０は、相互に反対側にある第１表面７１０Ａ及び第２表面７１０Ｂを含む。第１表面７１０Ａは、複数のダイ領域ＤＡの活性面を構成する。基板７１０は、第１厚Ｄ１を有する。
【０１１４】
一実施形態において、複数の半導体素子７２０は、図３Ａ及び図３Ｂを参照して説明したイメージセンサ１００を含む。図３Ｂに示したように、イメージセンサ１００は、複数のマイクロレンズ１５０及び複数の単位ピクセル１２０を含むセンサアレイ領域ＳＡＲを含む。複数の単位ピクセル１２０は、アクティブピクセルセンサである。
【０１１５】
図１０及び図１１Ｂを参照すると、工程Ｐ４４において、本発明の保護膜組成物を用いて、工程Ｐ４２で形成された半導体構造物７００上にソーイング保護膜５１０を形成する。
【０１１６】
ソーイング保護膜５１０は、基板７１０の第１表面７１０Ａ上において、複数の半導体素子７２０を覆うように形成される。
【０１１７】
ソーイング保護膜５１０を形成するために、図１及び図２Ｂを参照して、工程Ｐ１４について説明したような工程を遂行する。
【０１１８】
図１０及び図１１Ｃを参照すると、工程Ｐ４６において、基板７１０の第１表面７１０Ａ上において、ソーイング保護膜５１０を覆うラミネーションフィルム７３０を形成する。
【０１１９】
一実施形態において、ラミネーションフィルム７３０は、ポリ塩化ビニル（ＰＶＣ）系のポリマーシートと、アクリル樹脂系のＵＶ硬化型粘着層と、を含む。粘着層により、ラミネーションフィルム７３０がソーイング保護膜５１０上に付着される。
【０１２０】
図１０及び図１１Ｄを参照すると、工程Ｐ４８において、基板７１０の第２表面７１０Ｂから基板７１０をグラインディングする。
【０１２１】
基板７１０をグラインディングするために、ラミネーションフィルム７３０が下部に向き、基板７１０の第２表面７１０Ｂが上部に向くように、半導体構造物７００が再配置される。基板７１０を第２表面７１０Ｂからグラインディングした後、基板７１０は、第１厚Ｄ１（図１１Ａ）よりも更に薄い第２厚Ｄ２を有する。
【０１２２】
基板７１０をグラインディングする間、ソーイング保護膜５１０及びラミネーションフィルム７３０に熱及び圧力が印加される。本発明の実施形態による保護膜組成物から得られたソーイング保護膜５１０は、ラミネーションフィルム７３０との反応性が少ない。従って、基板７１０をグラインディングする間、ソーイング保護膜５１０及びラミネーションフィルム７３０に熱及び圧力が印加される場合にも、ソーイング保護膜５１０とラミネーションフィルム７３０との間の所望しない反応が抑制される。
【０１２３】
図１０及び図１１Ｅを参照すると、工程Ｐ５０において、ラミネーションフィルム７３０（図１１Ｄ）を除去し、ソーイング保護膜５１０を露出させる。
【０１２４】
ラミネーションフィルム７３０を除去するために、ラミネーションフィルム７３０にＵＶを照射する。
【０１２５】
図１１Ｄを参照して説明したように、ソーイング保護膜５１０は、ラミネーションフィルム７３０との反応性が少ない。従って、ラミネーションフィルム７３０をソーイング保護膜５１０から分離させるとき、ソーイング保護膜５１０の一部がラミネーションフィルム７３０に張り付いてしまったり、ソーイング保護膜５１０が半導体構造物７００から剥がれてしまったりするというような問題が生じることを防止することができる。
【０１２６】
図１０及び図１１Ｆを参照すると、工程Ｐ５２において、半導体構造物７００（図１１Ｅ）がソーイング保護膜５１０で覆われた状態で、半導体構造物７００を支持テープ７５０上に移動させた後、ソーイング保護膜５１０の表面からソーイング保護膜５１０及び半導体構造物７００をスクライブレーンＳＬに沿ってソーイングし、半導体構造物７００を複数の半導体ダイ７００Ｄに個別化し、ソーイング保護膜５１０を複数のソーイング保護パターン５１０Ｐに分割する。
【０１２７】
ソーイング保護膜５１０及び半導体構造物７００をソーイングするために、図１及び図２Ｃを参照して説明したような工程を遂行する。支持テープ７５０は、ＵＶ硬化型粘着層を含む。複数の半導体ダイ７００Ｄが支持テープ７５０上に接着された状態で、ソーイング工程が遂行される。
【０１２８】
図１０及び図１１Ｇを参照すると、工程Ｐ５４において、複数のソーイング保護パターン５１０Ｐを除去し、複数の半導体素子７２０のそれぞれの上面を露出させる。
【０１２９】
複数のソーイング保護パターン５１０Ｐを除去するために、図１及び図２Ｄを参照して、工程Ｐ１８により複数のソーイング保護パターン５１０Ｐに分割されたソーイング保護膜５１０を除去する工程について説明したような方法を利用する。
【０１３０】
次に、本発明の保護膜組成物に含まれるポリマーの合成例と、保護膜組成物の製造例とについて説明する。
【０１３１】
次に提示する例は、単に、当業界で当業者に、本発明についてより完全に説明するために提供されるものであり、本発明の範囲は、以下の例に限定されるものではない。
【０１３２】
合成例１〜合成例４０
【０１３３】
ポリマー１〜ポリマー４０の合成
【０１３４】
ポリマー１〜ポリマー４０の合成のために、メタクリル酸（ＭＡＡ）と、下記ｂ１〜ｂ９で表されるモノマーと、下記ｃ１〜ｃ１５で表されるモノマーと、を使用した。
【０１３５】
【化（ｂ１−ｂ９）】
2019140391.tif 000010
【化（ｃ１−ｃ１５）】
2019140391.tif 000011
【０１３６】
ポリマー１の合成のために、２０ｍｏｌ％（３．２２ｇ）のＭＡＡと、３０ｍｏｌ％（５．６１ｇ）のモノマーｂ１と、５０ｍｏｌ％（２０．０ｇ）のモノマーｃ１と、ラジカル反応開始剤である２，２’−アゾビスイソブチロニトリル（ＡＩＢＮ）（０．０６ｇ）と、を、単量体固形分濃度が３３．３％になるようにプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）６２．３１ｇに溶かした後、オイルバス（ｂａｔｈ）を利用して８０℃で１４時間撹拌し、ラジカル反応を進めた。ラジカル反応終結後、反応溶液を常温（２５℃）に冷やし、反応せずに残っている不純物、即ち未反応モノマー、分子量が少ないオリゴマー、不純物などを除去するために沈澱を介して精製した。このとき、沈澱溶媒としてヘプタンを使用し、反応溶液の総重量を基準に１０倍の沈澱溶媒を使用してポリマー固体を沈澱させて濾過し、沈殿物を得た。得られたポリマー固体を、真空乾燥機を利用して６０℃の温度で２４時間乾燥させた。ＧＰＣ（ｇｅｌ  ｐｅｒｍｅａｔｉｏｎ  ｃｈｒｏｍａｔｏｇｒａｐｈｙ）分析機（Ｗａｔｅｒｓ社製）を利用し、得られたポリマーの重量平均分子量を測定し、その結果を表１に示した。
【０１３７】
ポリマー２〜ポリマー４０の合成のために、ＭＡＡと、上記ｂ１〜ｂ９で表されたモノマーと、上記ｃ１〜ｃ１５で表されたモノマーとを、表１に示される含量で多様に組み合わせた後、ポリマー１の合成方法と同一方法でＰＧＭＥＡに溶解させ、ラジカル反応を誘導してそれぞれのポリマーを合成し、得られたポリマーの重量平均分子量を測定し、その結果を表１に示した。
【０１３８】
【表１】
2019140391.tif 000012
【０１３９】
組成物製造（例１〜例４０）
合成例１〜合成例４０で合成したポリマー１〜ポリマー４０を用いて保護膜組成物を製造した。そのために、先ずポリマー１〜ポリマー４０のそれぞれをＰＧＭＥＡに固形分含量３０％で溶解させた。このとき、ソーイング保護膜組成物と、それら組成物がコーティングされるコーティング対象膜との接着力向上のために、シラン化合物Ｎ−（２−アミノエチル）−３−アミノプロピルトリエトキシシラン（ＣＡＳ  Ｎｏ．５０８９−７２−５）を、ポリマー総重量を基準に０．５重量％の量で添加した。得られた溶液を、０．４５μｍ気孔サイズ（ｐｏｒｅ  ｓｉｚｅ）のディスクフィルタ（ｄｉｓｃ  ｆｉｌｔｅｒ）を使用して濾過した後、ＭＡＲＫ−７コーティング装備（ＴＥＬ社製）を利用して、２００ｍｍ径のシリコンウェーハのフロントサイド（ｆｒｏｎｔ  ｓｉｄｅ）上に２，５００ｒｐｍで３５秒間スピンコーティングした。コーティングされたフィルム硬化のために、１２０℃で２分間、ホットプレート（ｈｏｔ−ｐｌａｔｅ）を利用してソフトベーキングし、ポリマー１〜ポリマー４０のそれぞれを含むソーイング保護膜を得た。
【０１４０】
得られたソーイング保護膜の厚みは、Ｏｐｔｉ  ２６００（ＫＬＡ−Ｔｅｎｃｏｒ社製）で測定し、その結果を表２に示した。
【０１４１】
得られたソーイング保護膜の厚み不均一性及び破れ現象有無を評価し、その結果を表２において、「コーティング状態」で示した。
【０１４２】
得られたソーイング保護膜のそれぞれの上面に、ＵＶ硬化型粘着層を含むラミネーションフィルムを貼り付けた後、シリコンウェーハのバックサイド（ｂａｃｋ  ｓｉｄｅ）をグラインディングし、シリコンウェーハ厚を薄くした。このとき、生じる熱及び圧力がソーイング保護膜及びそれらのそれぞれの上面を覆っているラミネーションフィルムに伝達された。シリコンウェーハのバックサイドグラインディング工程時、ソーイング保護膜とそれらのそれぞれの上面を覆っているラミネーションフィルムとの反応性を評価するために、グラインディング工程後、ラミネーションフィルムを除去する工程において、ソーイング保護膜の損傷程度を評価し、その結果を、表２において、「テープ反応性」の如何で示した。
【０１４３】
テープ反応性を評価した後、ソーイング保護膜に対して、物理的強度を評価するために、シリコンウェーハのソーイング工程時、破れ現象又は剥離現象の発生の如何を評価し、その結果を表２において、「ソーイング」項目に示した。
【０１４４】
ソーイング保護膜のソーイング評価後、特異事項がないソーイング保護膜に対して、除去容易性を評価するために、２．３８重量ｔ％ＴＭＡＨ水溶液を利用し、６０秒間パドル（ｐｕｄｄｌｅ）方式でソーイング保護膜の除去工程を進めた。このとき、ソーイング保護膜除去に必要となる時間と、ソーイング保護膜が完全に除去されたか否かということとを光学顕微鏡で評価し、その結果を表２に示した。
【０１４５】
【表２】
2019140391.tif 000013
【０１４６】
例１〜例４０の結果から分かるように、本発明の実施形態による保護膜組成物から得られたソーイング保護膜は、外部からの物理的衝撃に対する耐性を有し、ソーイング保護膜上に粘着層を含む他の物質膜が接触した後で更に分離されるとき、粘着層との反応性がなく、ソーイング保護膜が損傷されない。また、基板上にソーイング保護膜を形成した後、基板のバックサイドグラインディングを行う間、ソーイング保護膜の破れ現象なしに良好な状態を維持し、ソーイング工程時、ソーイング保護膜によりダイ表面が効果的に保護される。また、ソーイング保護膜は、環境に優しいアルカリ水溶液により、容易であって迅速に除去されるため、ソーイング保護膜を利用した半導体パッケージ製造工程の収率を向上させることができる。
【０１４７】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【０１４８】
本発明の保護膜組成物及びそれを利用した半導体パッケージ製造方法は、例えば電子素子関連の技術分野に効果的に適用可能である。
【符号の説明】
【０１４９】
１００    イメージセンサ
１００Ａ、２０２、７１０Ａ    第１表面
１００Ｂ、２０４、７１０Ｂ    第２表面
１１０    イメージセンサ本体
１２０    単位ピクセル
１２５    カラーフィルタ
１３０    導電性パッド
１３２    保護層
１３５    ＴＳＶ（ｔｈｒｏｕｇｈ  ｓｉｌｉｃｏｎ  ｖｉａ）コンタクト
１５０    マイクロレンズ
２００    ロジック素子
２１０    ロジック基板
２２０    配線構造
２２４    配線層
２２６    層間絶縁膜
２３０    導電性パッド
２３８、３５２    絶縁層
２４０    ロジック再配線構造
２４２    ロジック再配線ライン
２４４    再配線絶縁層
２４６    ＵＢＭ（ｕｎｄｅｒ  ｂｕｍｐ  ｍｅｔａｌｌｉｚａｔｉｏｎ）層
２４８    接続端子
２５５    ＴＳＶコンタクト
３００    メモリ素子
３００Ａ    メモリチップ
３０２    モールディング部
３１０    下部基板
３１２    ダイ接着フィルム
３５０    メモリ再配線構造
３５４    再配線ライン
３６０    チップパッド
４００    イメージセンサ積層構造
５１０    ソーイング保護膜
５１０Ｃ    切断線
５１０Ｐ    ソーイング保護パターン
５１０Ｓ    凹状表面
６１０、７５０    支持テープ
７００    半導体構造物
７１０    基板
７２０    半導体素子
７３０    ラミネーションフィルム
【図１】
2019140391.tif 000020
【図２Ａ】
2019140391.tif 000021
【図２Ｂ】
2019140391.tif 000022
【図２Ｃ】
2019140391.tif 000023
【図２Ｄ】
2019140391.tif 000024
【図３Ａ】
2019140391.tif 000025
【図３Ｂ】
2019140391.tif 000026
【図４】
2019140391.tif 000027
【図５】
2019140391.tif 000028
【図６】
2019140391.tif 000029
【図７】
2019140391.tif 000030
【図８】
2019140391.tif 000031
【図９Ａ】
2019140391.tif 000032
【図９Ｂ】
2019140391.tif 000033
【図１０】
2019140391.tif 000034
【図１１Ａ】
2019140391.tif 000035
【図１１Ｂ】
2019140391.tif 000036
【図１１Ｃ】
2019140391.tif 000037
【図１１Ｄ】
2019140391.tif 000038
【図１１Ｅ】
2019140391.tif 000039
【図１１Ｆ】
2019140391.tif 000040
【図１１Ｇ】
2019140391.tif 000041