(57)【要約】【課題】黒を表示しようとしても液晶素子から光が漏れてしまうという課題を低減もしくは克服し、コントラストを向上する表示装置を提供することを課題とする。また、バックライトの点灯状態を画素ごとに制御する機能を有する画素回路を提供することを課題とする。【解決手段】黒の階調を表示するとき、発光素子を消灯することによって、上記課題を解決する。また、画素ごとに発光素子を設け、表示を行う階調に応じて個別に発光素子の点灯、非点灯を制御する機能も画素回路に設ける事によって上記課題を解決する。各画素に対応してバックライトを設けることにより、黒の階調を表現するときに、バックライトとなる発光素子を消灯することができ、液晶素子の光漏れによるコントラストの低下を防ぐことができる。【選択図】図２
2019035980.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、発光ダイオードと、液晶層と、画素電極と、を有し、
前記第１のトランジスタは、前記画素電極と電気的に接続され、
前記液晶層は、前記画素電極上に設けられ、
前記第２のトランジスタは、前記発光ダイオードと電気的に接続され、
前記発光ダイオードは、前記第１のトランジスタ上及び前記第２のトランジスタ上に設けられ、
前記画素電極は、前記発光ダイオードと重なる領域を有する表示装置。
【請求項２】
請求項１において、
前記第２のトランジスタは、第１の電極を介して前記発光ダイオードと電気的に接続され、
前記発光ダイオードは、前記第１の電極上に設けられている表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に液晶を用いて構成される画素とバックライトの構造
に関する。
【背景技術】
【０００２】
液晶表示装置は、一対の基板間に液晶を挟んだ液晶パネルと、該液晶パネルの背面にバッ
クライトと呼ばれる照明器具を組み合わせて構成されている。液晶パネルは、単純マトリ
クス方式、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス方式の構成が知ら
れている（例えば、特許文献１を参照）。いずれにしても液晶を挟む電極に印加する電圧
を制御して、液晶パネル全面を照明するバックライトの透過光量を調節して画像を表示し
ている。従って、例えば全黒表示の場合でも、バックライトは常時点灯をしており電力を
消費し続けるものであった。
【０００３】
それに対し、バックライトに発光ダイオード（ＬＥＤ）を用いるものが提供されている。
ＬＥＤは長寿命で、直流低電圧電源で直接駆動できるためインバータが不要であること、
また消費電力が少ない等の利点がある。このバックライトは、ＬＥＤの設置位置として直
下型とサイドライト型が知られている。直下型は液晶パネルの直下にＬＥＤが配置されて
おり、拡散板等で面が一様に発光するようにしている。また、サイドライト型ではＬＥＤ
をパネルの側面から発光させ、導光板や拡散板を介して液晶パネルに光を供給しており、
直下型と比較して薄型化できる利点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−９０４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の液晶を用いた透過型の表示装置では、液晶背面がバックライトからの光で一様に発
光している。そのため、黒を表示しようとしても液晶素子から光が漏れてしまい、完全な
黒表現ができずコントラストの悪化につながっている。
【０００６】
そこで本発明は、黒を表示しようとしても液晶素子から光が漏れてしまうという課題を克
服し、コントラストを向上する表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は黒の階調を表示するとき、発光素子を消灯することによって、上記課題を解決す
る。また本発明では、画素ごとに発光素子を設け、表示を行う階調に応じて個別に発光素
子の点灯、非点灯を制御する機能も画素回路に設けることによっても上記課題を解決する
。
【０００８】
本発明は、画素に液晶素子と重畳して発光素子が設けられ、発光素子の発光が液晶素子を
通過する表示装置である。この表示装置は、アナログ信号に基づく電位が印加されるデー
タ線に液晶素子が電気的に接続され、データ線の電位と基準電位を比較するコンパレータ
を有し、発光素子はコンパレータと電気的に接続している。
【０００９】
本発明で提案する表示装置では、正の値及び負の値に変化するアナログ値のデータ信号に
よって液晶素子を駆動する場合について考える。従来、階調を表現する場合には、液晶素
子の特性に合わせて設定したアナログの電位をデータ電位として書き込む駆動方法がある
。液晶素子は、画素電極と対向電極間の電位差によって透過光を制御するので、電圧をか
ける方向は特に関係ない。このため液晶の寿命の問題などから、従来はデータ信号の電圧
値を正負に反転させて入力する方法がとられてきた。このとき、同一の階調表示を行うデ
ータ電位は正、負のそれぞれに存在することになる。
【００１０】
また、本発明は、上記表示装置を表示部に含むことを特徴とする電子機器である。
【００１１】
なお、本発明において、接続されているとは、電気的に接続されていることと同義である
。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的
な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよ
い。
【００１２】
なお、画素に配置するのは、特定の発光素子に限定されない。画素に配置する発光素子の
例としては、ＥＬ素子（エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃ
ｅｎｃｅ：ＥＬ））やフィールドエミッションディスプレイ（ＦＥＤ）で用いる素子、Ｆ
ＥＤの一種であるＳＥＤ（Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−
ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）、プラズマディスプレイパネル（ＰＤＰ）、圧電セラ
ミックディスプレイなど、どのような発光素子でもよい。
【００１３】
なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路
の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、
ソースとドレインは特に特定せず、第１端子、第２端子と記述する。例えば、第１端子が
ソースである場合には、第２端子とはドレインを指し、あるいは第１端子がドレインであ
る場合には、第２端子とはソースを指すものとする。
【００１４】
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶
シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基
板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トラン
ジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジ
スタ、その他のトランジスタを適用することができる。また、トランジスタが配置されて
いる基板の種類に限定はなく、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌ
ａｔｏｒ）基板、ガラス基板などに配置することが出来る。
【００１５】
本発明において、コンパレータにはオペアンプまたはチョッパーインバータ回路など、コ
ンパレータとしての機能を実現できる回路であれば、用いることができる。
【発明の効果】
【００１６】
本発明は、液晶を用いた表示装置で黒を表示する際に、バックライトを発光させないこと
で光漏れを無くし、コントラストを向上することができる。また本発明は、画素ごとにバ
ックライトをそれぞれ配置し、画素回路内に発光素子の点灯状態を画素ごとに制御する機
能を持たせることにより、黒表示をする画素のためにバックライトを消灯した場合、他の
画素も全て黒表示になってしまうという不具合を回避することができる。さらに、点灯す
る必要がない部分のバックライトを個別に消灯することができるので、省電力化にも有効
である。
【００１７】
従来の液晶表示装置では複数の画素に対して、同一のバックライトを発光源として使用し
ているため、黒表示をするためにバックライトを消灯した場合、他の画素も全て黒表示に
なってしまうという不具合が発生してしまう。それに対し本発明は、各画素に対応してバ
ックライトを設けることにより、黒の階調を表現するときに、バックライトとなる発光素
子を消灯することができ、液晶素子の光漏れによるコントラストの低下を防ぐことができ
る。
【図面の簡単な説明】
【００１８】
【図１】本発明において発光素子の点灯する範囲とデータ電位の関係を示す図。
【図２】本発明の表示装置の画素回路の概略を示した回路図。
【図３】本発明の表示装置の画素回路を示した回路図。
【図４】本発明の表示装置の画素回路にあるコンパレータの動作を示した回路図。
【図５】本発明の画素の設定動作のタイミングチャート示す図。
【図６】本発明の表示装置の画素回路の概略を示した回路図。
【図７】本発明の表示装置の画素回路を示した回路図。
【図８】本発明の画素の設定動作のタイミングチャート示す図。
【図９】本発明の表示装置が適用される電子機器の一例を示す図。
【図１０】本発明の表示装置の画素回路の動作を示した図。
【図１１】実施の形態３に係る表示装置の構成を示す断面図。
【図１２】実施の形態３に係る表示装置の構成を示すブロック図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様
で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の
形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための
全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返
しの説明は省略する。
【００２０】
完全な黒の階調をとるデータ電圧の範囲の上限または下限を基準電位と定め、データ電位
と基準電位の比較を行って発光素子の点灯、非点灯を選択する。図１（Ａ）（Ｂ）に、基
準電位の設定方法を図示する。図１（Ａ）にはノーマリーホワイトの表示モードを持つ液
晶（以下ノーマリーホワイト液晶と記す）における、基準電位の設定方法を示す。ノーマ
リーホワイトの表示モードとは、液晶素子に電圧をかけない状態で光を透過する偏光状態
のことである。液晶素子の階調１０１の中で、負の電圧の領域で完全な黒表示をするデー
タ電圧の範囲１０４の上限を基準電位Ｖｒｅｆ１と定める。また、正の電圧の領域で完全
な黒表示をするデータ電圧の範囲１０３の下限を基準電位Ｖｒｅｆ２と定める。
【００２１】
反対にノーマリーブラックの表示モードとは、液晶素子に電圧をかけた状態で光を透過す
る偏光状態のことである。ノーマリーブラックの表示モードを持つ液晶（以下、ノーマリ
ーブラック液晶と記す）における基準電位の設定方法も同様に図１（Ｂ）に示す。ノーマ
リーブラック液晶では、図１（Ｂ）から分かるように完全な黒表示をするデータ電圧の範
囲１０６が０Ｖ付近にのみ存在する。液晶素子の階調１０１の中で、完全な黒表示をする
データ電圧の範囲１０６の上限を基準電位Ｖｒｅｆ１と定める。また、完全な黒表示をす
るデータ電圧の範囲１０６の下限を基準電位Ｖｒｅｆ２と定める。
【００２２】
図１（Ａ）（Ｂ）において、発光素子が点灯するデータ電圧の範囲１０５内に、データ電
位が入っているかを判断する回路を画素回路内に設ける必要がある。本発明では、基準電
位とデータ電位とを比較する回路を用い、データ電位がＶｒｅｆ２より低い場合、もしく
はデータ電位がＶｒｅｆ１より高い場合に発光素子を点灯させる。
【００２３】
（実施の形態１）
図２に本発明の表示装置が有する画素の一実施形態の概略を示す。図２に示す回路には、
データ線２０１及び走査線２０２が配置されている。また液晶素子２０４に書き込みを行
うトランジスタ２０３があり、対向電極２０５が配置されている。また、バックライトと
して用いられる発光素子２１２と、第１のコンパレータ２０７及び第２のコンパレータ２
０９を有する。また第１のコンパレータ２０７にデータ信号を書き込むための第１のスイ
ッチ２１３及び第２のコンパレータ２０９にデータ信号を書き込むための第２のスイッチ
２１４を有する。また、第１のコンパレータ２０７には、データ電位と比較を行う第１の
基準電位２０６が入力され、第２のコンパレータ２０９には、データ電位と比較を行う第
２の基準電位２０８が入力される。第１のコンパレータ２０７及び第２のコンパレータ２
０９のどちらのコンパレータから発光素子２１２に出力を行うかを選択する第３のスイッ
チ２１０及び第４のスイッチ２１１を有する。
【００２４】
次に、図２に示す回路の接続関係を説明する。データ線２０１はトランジスタ２０３の第
１端子に接続され、トランジスタ２０３の第２端子には液晶素子２０４の第１の電極が接
続されている。トランジスタ２０３のゲート端子には走査線２０２が接続されている。液
晶素子２０４の第２の電極は対向電極２０５に接続されている。第１のコンパレータ２０
７の入力は第１のスイッチ２１３を介してデータ線２０１と接続されている。また、第１
のコンパレータ２０７の出力は、第３のスイッチ２１０を介して発光素子２１２の第１の
電極に接続されている。また第２のコンパレータ２０９の入力は第２のスイッチ２１４を
介してデータ線２０１と接続されている。また第２のコンパレータ２０９の出力は、第４
のスイッチ２１１を介して発光素子２１２の第１の電極に接続されている。なお、第１の
コンパレータ２０７にはデータ電位との比較を行う第１の基準電位２０６が印加されてい
る。同様に第２のコンパレータ２０９には第２の基準電位２０８が印加されている。
【００２５】
次に回路の動作を簡単に説明する。データ線２０１から液晶素子２０４に書き込まれたデ
ータ電位は第２のコンパレータ２０９及び第１のコンパレータ２０７に入力される。第１
のコンパレータ２０７はデータ線から入力されたデータ電位と第１の基準電位２０６とを
比較する比較器である。また、第２のコンパレータ２０９はデータ線から入力されたデー
タ電位と第２の基準電位２０８の電圧を比較する比較器である。
【００２６】
第１のスイッチ２１３は第１のコンパレータ２０７にデータ線２０１から信号の書き込み
を行うためのスイッチである。また、第２のスイッチ２１４は第２のコンパレータ２０９
にデータ線２０１から信号の書き込みを行うためのスイッチである。
【００２７】
第３のスイッチ２１０及び第４のスイッチ２１１は、第１のコンパレータ２０７の出力及
び第２のコンパレータ２０９の出力のどちらか一方を選択して発光素子２１２に伝送する
ためのスイッチである。そのため、第３のスイッチ２１０と第４のスイッチ２１１が同時
にオンにならないように動作タイミングを適切に設定する必要がある。
【００２８】
図１０に図２で示した回路の動作を示す。図１０（ａ）はデータ線２０１から負の電位を
コンパレータに取り込む場合の動作を示している。第１のスイッチ２１３をオンにしてデ
ータ電位を第１のコンパレータ２０７に書き込み、第１のコンパレータ２０７でデータ電
位と第１の基準電位２０６とを比較し、第３のスイッチ２１０をオンにして第１のコンパ
レータ２０７の出力を発光素子２１２に出力する。この動作の間には、第２のコンパレー
タ２０９の入出力に接続されている第２のスイッチ２１４及び第４のスイッチ２１１はオ
フになっている。図１０（ｂ）は、データ線２０１から正の電位をコンパレータに取り込
む場合の動作を示している。第２のスイッチ２１４をオンにしてデータ電位を第２のコン
パレータ２０９に書き込み、第２のコンパレータ２０９でデータ電位と第２の基準電位２
０８とを比較し、第４のスイッチ２１１をオンにして第２のコンパレータ２０９の出力を
発光素子２１２に出力する。この動作の間には、第１のコンパレータ２０７の入出力に接
続されている第１のスイッチ２１３及び第３のスイッチ２１０はオフになっている。
【００２９】
なお、発光素子２１２はＬＥＤであってもよいし、有機ＥＬ等であってもよい。つまり電
圧、電流等によって制御できる発光素子であればよい。
【００３０】
なお、スイッチは、電気的スイッチまたは機械的なスイッチを用いることができ、電流の
流れを制御できるものであればよい。トランジスタでもよいし、ダイオードでもよいし、
それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる
場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（
導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が
少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタ
としては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。ま
た、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（ＶＳ
Ｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を用いることが望まし
く、反対にソース端子の電位が、高電位側電源（ＶＤＤなど）に近い状態で動作する場合
はＰチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大
きくできるため、スイッチとしてより正確に動作させることができるからである。なお、
Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
【００３１】
ＶＤＤは、高電源電位であり、ＶＳＳは、低電源電位であるとする。ここで、高電源電位
ＶＤＤの電位は、低電源電位ＶＳＳの電位より高いとする。
【００３２】
図３に図２で示した画素の詳細な回路の一例を示す。図３に示す回路では、コンパレータ
としてＣＭＯＳチョッパーインバータ回路を２つ使用することを特徴としている。すなわ
ち第１のコンパレータ３２６及び第２のコンパレータ３２７である。第１のコンパレータ
３２６の内部には、第１の容量素子３１８、第１のトランジスタ３１７、第２のトランジ
スタ３１９と第３のトランジスタ３２０により構成された第１のインバータ、及び第４の
トランジスタ３２１と第５のトランジスタ３２２により構成された第２のインバータを有
する。第２のコンパレータ３２７の内部には、第２の容量素子３１４と第６のトランジス
タ３１３、及び第７のトランジスタ３１５と第８のトランジスタ３１６により構成された
第３のインバータを有する。また配線として第１の基準電位線３０１、第２の基準電位線
３０３及びデータ線３０２を含む。さらに走査線３０６、第１のコンパレータ初期化線３
０７及び第２のコンパレータ初期化線３０５、コンパレータ選択線３０４、第１のデータ
取り込み線３３１及び第２のデータ取り込み線３３０を含む。液晶素子３１０にデータ電
圧の書き込みを行う第９のトランジスタ３０８があり、液晶素子の対向電極３１１を含む
。また第１のコンパレータ３２６に書き込みを行う第１０のトランジスタ３１２及び第１
１のトランジスタ３２９を含む。また第２のコンパレータ３２７に書き込みを行う第１２
のトランジスタ３０９と第１３のトランジスタ３２８を有する。さらに第１のコンパレー
タ３２６の出力を発光素子３２５に伝送する第１４のトランジスタ３２４と、第２のコン
パレータ３２７の出力を発光素子３２５に伝送する第１５のトランジスタ３２３を含む。
なお、第２のトランジスタ３１９の極性はＰチャネル型であり、第３のトランジスタ３２
０の極性はＮチャネル型であるとする。また、第４のトランジスタ３２１の極性はＰチャ
ネル型であり、第５のトランジスタ３２２の極性はＮチャネル型であるとする。さらに第
７のトランジスタ３１５の極性はＰチャネル型であり、第８のトランジスタ３１６の極性
はＮチャネル型であるとする。
【００３３】
次に、図３の各部分の接続関係について説明する。データ線３０２には第９のトランジス
タ３０８の第１端子、及び第１３のトランジスタ３２８の第１端子、第１１のトランジス
タ３２９の第１端子が接続される。第９のトランジスタ３０８の第２端子は液晶素子３１
０の第１の電極と接続され、ゲート端子には走査線３０６が接続される。液晶素子３１０
の第２の電極には対向電極３１１が接続されている。第２の基準電位線３０３には第１２
のトランジスタ３０９の第１端子が接続される。第１３のトランジスタ３２８、第１２の
トランジスタ３０９の第２端子は第２のコンパレータ３２７内の第２の容量素子３１４の
第１の電極と接続されている。第１３のトランジスタ３２８のゲート端子は第２のデータ
取り込み線３３０に、第１２のトランジスタ３０９のゲート端子は第２のコンパレータ初
期化線３０５に接続される。第７のトランジスタ３１５と第８のトランジスタ３１６はイ
ンバータを構成し、第７のトランジスタ３１５のゲート端子及び第８のトランジスタ３１
６のゲート端子は第２の容量素子３１４の第２の電極と第６のトランジスタ３１３の第１
端子と接続される。また、第７のトランジスタ３１５の第２端子と、第８のトランジスタ
３１６の第２端子は、第６のトランジスタ３１３の第２端子と第１５のトランジスタ３２
３の第１端子と接続される。第６のトランジスタ３１３のゲート端子は第２のコンパレー
タ初期化線３０５と接続される。
【００３４】
第１の基準電位線３０１には第１０のトランジスタ３１２の第１端子が接続される。第１
０のトランジスタ３１２のゲート端子は第１のコンパレータ初期化線３０７に接続されて
いる。そして第１１のトランジスタ３２９の第２端子及び、第１０のトランジスタ３１２
の第２端子は第１のコンパレータ３２６内の第１の容量素子３１８の第１の電極と接続さ
れている。第１１のトランジスタ３２９のゲート端子は第１のデータ取り込み線３３１に
接続される。第２のトランジスタ３１９と第３のトランジスタ３２０はインバータを構成
し、第２のトランジスタ３１９のゲート端子及び第３のトランジスタ３２０のゲート端子
は第１の容量素子３１８の第２の電極と第１のトランジスタ３１７の第１端子と接続され
る。また、第２のトランジスタ３１９の第２端子と、第３のトランジスタ３２０の第２端
子は第１のトランジスタ３１７の第２端子と、もう一つのインバータを構成する第４のト
ランジスタ３２１のゲート端子と、第５のトランジスタ３２２のゲート端子に接続される
。第４のトランジスタ３２１の第２端子と、第５のトランジスタ３２２の第２端子は、第
１４のトランジスタ３２４の第１端子と接続される。第１のトランジスタ３１７のゲート
端子は第１のコンパレータ初期化線３０７と接続される。
【００３５】
第１５のトランジスタ３２３のゲート端子と、第１４のトランジスタ３２４のゲート端子
はコンパレータ選択線３０４に接続される。また、第１５のトランジスタ３２３の第２端
子と第１４のトランジスタ３２４の第２端子は、発光素子３２５の第１の電極と接続され
る。
【００３６】
次に、この画素回路の動作について説明する。第１のコンパレータ３２６は、液晶素子３
１０に負の電圧が印加されたときのデータ線３０２の電位と第１の基準電位線３０１の電
位Ｖｒｅｆ１とを比較するものである。もし、データ線３０２の電位がＶｒｅｆ１よりも
高ければ、電源電圧ＶＤＤを出力し、その逆ならば、０Ｖを出力する。第２のコンパレー
タ３２７は、液晶素子３１０に正の電圧が印加されたときのデータ線３０２の電位と第２
の基準電位線３０３の電位Ｖｒｅｆ２を比較するものである。もし、データ線３０２の電
位がＶｒｅｆ２よりも低ければ、電源電圧ＶＤＤを出力し、その逆ならば、０Ｖを出力す
る。コンパレータ内部での詳細な動作は別に説明する。なお、当実施形態では、コンパレ
ータとして、ＣＭＯＳチョッパーインバータ回路を使用しているが、その機能を実現して
いればどのような回路でもよい。
【００３７】
第１５のトランジスタ３２３は第２のコンパレータ３２７の出力を発光素子３２５に出力
するかを選択するためのスイッチである。また同様に、第１４のトランジスタ３２４は第
１のコンパレータ３２６の出力を発光素子３２５に出力するかを選択するためのスイッチ
である。例えばノーマリーホワイト液晶の場合、データ線３０２の電位が正のときは第１
５のトランジスタ３２３をオンにし、データ線３０２の電位が負のときは第１４のトラン
ジスタ３２４をオンにするような信号をコンパレータ選択線３０４に与えればよい。また
ノーマリーブラック液晶の場合には、データ線３０２の電位が負のときは第１５のトラン
ジスタ３２３をオンにし、データ線３０２の電位が正のときは第１４のトランジスタ３２
４をオンにするような信号をコンパレータ選択線３０４に与えればよい。コンパレータ選
択線３０４からの信号によって第１５のトランジスタ３２３と第１４のトランジスタ３２
４のどちらかのトランジスタをオンにしている期間は、走査線３０６がアクティブになり
、データ電位が画素回路に取り込まれてから、第１のコンパレータ３２６と第２のコンパ
レータ３２７のどちらかのコンパレータが初期化されるまでの間とする。第１５のトラン
ジスタ３２３と第１４のトランジスタ３２４が同時にオンになることがないよう、それぞ
れのトランジスタの極性（導電型）は異なっている必要がある。各トランジスタの動作タ
イミングの詳細については後述する。
【００３８】
第１２のトランジスタ３０９は、第２のコンパレータ初期化線３０５に信号が入力される
とオンになり、Ｖｒｅｆ２を取り込んで初期化を行う。また第１０のトランジスタ３１２
は、第１のコンパレータ初期化線３０７に信号が入力されるとオンになり、第１のコンパ
レータ３２６にＶｒｅｆ１を取り込んで初期化を行う。第１２のトランジスタ３０９及び
第１０のトランジスタ３１２が同時にオンになることがないよう、第１のコンパレータ初
期化線３０７及び第２のコンパレータ初期化線３０５にそれぞれ入力する信号のタイミン
グは適切に設定しておく必要がある。
【００３９】
第１３のトランジスタ３２８及び第１１のトランジスタ３２９は、初期化されたそれぞれ
のコンパレータに、液晶素子３１０に書き込まれるデータ電位を書き込む働きをする。第
１３のトランジスタ３２８はデータ電位が正のときに第２のコンパレータ３２７にデータ
電位を書き込み、第１１のトランジスタ３２９はデータ電位が負のときに第１のコンパレ
ータ３２６にデータ電位を書き込む。第１３のトランジスタ３２８及び第１１のトランジ
スタ３２９のどちらか一方がオンになるタイミングは、走査線３０６がアクティブになり
液晶素子に書き込みを行う第９のトランジスタ３０８がオンになるタイミングと同期する
必要がある。タイミングの詳細については後述する。
【００４０】
図４（Ａ）及び（Ｂ）は図３に示した第１のコンパレータ３２６の動作を説明する図であ
る。図４に示した各素子は図３に示した素子に互いに対応している。第１のスイッチ４０
１は第１１のトランジスタ３２９に、第２のスイッチ４０３は第１０のトランジスタ３１
２に、第３のスイッチ４０５は第１のトランジスタ３１７の動作を表している。また、基
準電位４０２はＶｒｅｆ１に対応している。第１のインバータ４０６は第２のトランジス
タ３１９及び第３のトランジスタ３２０からなるインバータに対応する。また、第２のイ
ンバータ４０７は、第４のトランジスタ３２１及び第５のトランジスタ３２２からなるイ
ンバータに対応する。また入力電圧Ｖｉｎはデータ線３０２からの入力電圧を表している
。
【００４１】
まず、図４（Ａ）に示すように第２のスイッチ４０３及び第３のスイッチ４０５をオンに
、第１のスイッチ４０１はオフのままにして、コンパレータの初期化を行う。このとき、
点ｂには第１のインバータ４０６の論理閾値（以後Ｖｔｈ＿ｉｎｖと表記する）の電位が
かかる。また、基準電位４０２をＶｒｅｆ１とすると、点ａにはＶｒｅｆ１がかかる。よ
って容量４０４の両電極間にはＶｒｅｆ１−Ｖｔｈ＿ｉｎｖの電圧が保持される。なお、
インバータの論理閾値とは、インバータの入力電圧と出力電圧が等しくなる電圧と定義す
る。なお、コンパレータを初期化する必要があるのは、インバータを構成するトランジス
タのサイズや閾値のばらつきによって、画素ごとにインバータの論理閾値がばらつく可能
性があるためである。コンパレータの初期化を行うことによって、画素ごとにインバータ
の論理閾値がばらつくことによる悪影響を排除することができる。
【００４２】
次に、図４（Ｂ）に示すように、第２のスイッチ４０３及び第３のスイッチ４０５をオフ
し、第１のスイッチ４０１はオンにする。このとき、点ａの電位は入力電圧Ｖｉｎ分にな
る。点ｂの電位は点ａの電位から容量４０４の両電極間に保持される電圧分だけ降下する
ので、Ｖｉｎ−（Ｖｒｅｆ１−Ｖｔｈ＿ｉｎｖ）となり、整理すると式（１）になる。
Ｖｉｎ＋Ｖｔｈ＿ｉｎｖ−Ｖｒｅｆ１        （１）
【００４３】
第１のインバータ４０６の出力である点ｃの電位（Ｖｃと表記する）は、式１で示した点
ｂの電位（Ｖｂと表記する）とＶｔｈ＿ｉｎｖの大小によって決まることが分かる。もし
、Ｖｂ＞Ｖｔｈ＿ｉｎｖであるとき、Ｖｃには０Ｖが出力される。このとき、第２のイン
バータ４０７によってさらに論理が反転するので出力電圧Ｖｏｕｔには電源電圧ＶＤＤが
出力される。反対に、Ｖｂ＜Ｖｔｈ＿ｉｎｖであるとき、ＶｃにはＶＤＤが出力され、第
２のインバータ４０７によってさらに論理が反転するのでＶｏｕｔには０Ｖが出力される
。以上より、Ｖｉｎ＞Ｖｒｅｆ１のときはＶＤＤが出力され、Ｖｉｎ＜Ｖｒｅｆ１のとき
は０Ｖが出力されることが分かる。
【００４４】
図４（Ｃ）は、第２のコンパレータ３２７の動作を説明する図である。第１のコンパレー
タ３２６との違いは、インバータ４０７が無く、点ｃの電位が出力電圧Ｖｏｕｔ分の値に
なったところである。図４（Ｃ）に示した各素子は図３に示した素子に互いに対応してい
る。第１のスイッチ４０１は第１３のトランジスタ３２８の動作、第２のスイッチ４０３
は第１２のトランジスタ３０９の動作、及び第３のスイッチ４０５は第６のトランジスタ
３１３の動作を表している。また、基準電位４０２はＶｒｅｆ２に対応している。インバ
ータ４０６は第７のトランジスタ３１５及び第８のトランジスタ３１６からなるインバー
タに対応する。また入力電圧Ｖｉｎはデータ線３０２からの入力電圧を表している。
【００４５】
コンパレータの初期化については、図４（Ａ）に示したものと同じであるので説明を省略
する。ただし、第２のコンパレータ３２７では、基準電位４０２が第１の基準電位線３０
１より入力された電位Ｖｒｅｆ１であったのが第２の基準電位線３０３より入力された電
位Ｖｒｅｆ２に置き換わる。コンパレータが初期化されている場合には、容量４０４の両
電極間にはＶｒｅｆ２−Ｖｔｈ＿ｉｎｖの電圧が保持されており、Ｖｂ＝Ｖｔｈ＿ｉｎｖ
となっている。ここで、図４（Ｃ）のように第２のスイッチ４０３及び第３のスイッチ４
０５をオフに、第１のスイッチ４０１はオンにする。このとき、点ａの電位は入力電圧Ｖ
ｉｎになり、Ｖｂは式（２）で示した値になる。以上より、Ｖｉｎ＞Ｖｒｅｆ２であると
きは、Ｖｏｕｔに０Ｖが出力される。反対に、Ｖｉｎ＜Ｖｒｅｆ２であるときは、Ｖｏｕ
ｔにＶＤＤが出力されることが分かる。
Ｖｉｎ＋Ｖｔｈ＿ｉｎｖ−Ｖｒｅｆ２        （２）
【００４６】
図５に図３で示した回路の各制御信号のタイミングを示す。すなわち、データ線３０２、
走査線３０６、第２のコンパレータ初期化線３０５、第１のコンパレータ初期化線３０７
、第２のデータ取り込み線３３０、第１のデータ取り込み線３３１、コンパレータ選択線
３０４の各信号線について説明する。データ線３０２の信号は交流になっており、一つの
画素に対して書き込まれるデータ信号の電位は、毎回の書き込み動作において、正負の値
が反転する。図５の期間ｂ、ｅでは走査線３０６が高電位になっており、ここで液晶素子
に書き込みが行われているが、このときのデータ線３０２の電位は、期間ｂと期間ｅでは
逆になっている。
【００４７】
まず、液晶素子に正の電位をもつデータ信号を書き込む場合について説明する。液晶素子
に正の電位をもつデータ信号を書き込む動作は、図５の期間ａ、期間ｂ、期間ｃで行われ
る。データ線３０２から正の電位が書き込まれる場合、第２のコンパレータ３２７の初期
化を行うため、その前の期間ａで第２のコンパレータ初期化線３０５を高電位にし、Ｖｒ
ｅｆ２を第２の容量素子３１４に印加して第２のコンパレータ３２７の初期化も行ってお
く。次に、期間ｂで第２のデータ取り込み線３３０を高電位にすると、第１３のトランジ
スタ３２８がオンになり液晶素子３１０に書き込まれるデータ電位を第２のコンパレータ
３２７に書き込む。さらに期間ｃでコンパレータ選択線３０４を高電位にすることで第１
５のトランジスタ３２３がオンになり、また第１４のトランジスタ３２４がオフになり、
第２のコンパレータ３２７の出力が発光素子３２５に伝達される。
【００４８】
次に液晶素子に負の電位をもつデータ信号を書き込む場合について説明する。液晶素子に
負の電位をもつデータ信号を書き込む動作は、図５の期間ｄ、期間ｅ、期間ｆで行われる
。データ線３０２から負の電位が書き込まれる場合、第１のコンパレータ３２６の初期化
を行うため、その前の期間ｄで第１のコンパレータ初期化線３０７を高電位にし、Ｖｒｅ
ｆ１を容量素子３１８に印加して第１のコンパレータ３２６の初期化も行っておく。次に
、期間ｅで第１のデータ取り込み線３３１を高電位にすると、第１１のトランジスタ３２
９がオンになり液晶素子に書き込まれるデータ電位を第１のコンパレータ３２６に書き込
む。さらに期間ｆでコンパレータ選択線３０４に低電位にすることで第１４のトランジス
タ３２４がオンに、また第１５のトランジスタ３２３がオフになり、第１のコンパレータ
３２６の出力が発光素子３２５に伝達される。
【００４９】
本実施の形態により、液晶を用いた表示装置で黒を表示する際に、バックライトを発光さ
せないことで光漏れを無くし、コントラストを向上することができる。また本実施の形態
により、画素ごとにバックライトをそれぞれ配置し、画素回路内に発光素子の点灯状態を
画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバックライト
を消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避することがで
きる。さらに、点灯する必要がない部分のバックライトを個別に消灯することができるの
で、省電力化にも有効である。
【００５０】
（実施の形態２）
本実施の形態では、上記実施の形態とは異なる画素回路の構成について説明する。図６に
、実施の形態１におけるコンパレータを１つ削減した場合の回路の概略を示す。図６に示
す回路には、データ線６０１及び走査線６０２が配置されている。また液晶素子６０４に
書き込みを行うトランジスタ６０３があり、対向電極６０５が配置されている。また、バ
ックライトとして用いられる発光素子６１２を有する。コンパレータ６０８にデータ信号
を書き込む第１のスイッチ６１３を有する。またデータ電位と比較を行う第１の基準電位
６０６と第２の基準電位６０７を有する。また、コンパレータから発光素子に正負どちら
の出力を行うか選択する第２のスイッチ６０９及び第３のスイッチ６１０を有する。
【００５１】
次に、図６に示す回路の接続関係を説明する。データ線６０１と、トランジスタ６０３の
第１端子が接続され、トランジスタ６０３の第２端子には液晶素子６０４の第１の電極が
接続されている。トランジスタ６０３のゲート端子には走査線６０２が接続されている。
データ線６０１には第１のスイッチ６１３の第１端子が接続されている。液晶素子６０４
の第２の電極は対向電極６０５に接続されている。第１のスイッチ６１３の第２端子には
コンパレータ６０８が接続されている。コンパレータ６０８の出力には第２のスイッチ６
０９とインバータ６１１が接続される。第２のスイッチ６０９を介してコンパレータ６０
８の出力が発光素子６１２に接続され、第３のスイッチ６１０はインバータ６１１の出力
と発光素子６１２に接続されている。コンパレータ６０８はデータ電位との比較を行う第
１の基準電位６０６、第２の基準電位６０７が接続されている。
【００５２】
次に回路の動作を簡単に説明する。液晶素子６０４に書き込まれるデータ電位は第１のス
イッチ６１３を介してコンパレータ６０８にも入力される。コンパレータ６０８はデータ
線６０１から入力されたデータ電位と第１の基準電位６０６もしくは第２の基準電位６０
７の電圧を比較する比較器である。ノーマリーホワイト液晶において液晶素子６０４に負
の電圧が印加されたときには、データ線６０１から入力されたデータ電位の値と第１の基
準電位６０６の値を比較する。そのとき、第３のスイッチ６１０をオンにし、インバータ
６１１によって論理が反転したコンパレータ６０８の出力を発光素子６１２に伝送する。
データ線６０１の電位が第１の基準電位６０６よりも高ければ、電源電圧ＶＤＤが発光素
子６１２に出力され、データ線６０１の電位が第１の基準電位６０６よりも低ければ、０
Ｖを出力する。またノーマリーホワイト液晶において液晶素子６０４に正の電圧が印加さ
れたときのデータ線６０１の電位と第２の基準電位６０７を比較する。そのときは、第２
のスイッチ６０９をオンにしてコンパレータの出力を発光素子６１２に伝送する。データ
線６０１の電位が第２の基準電位６０７よりも低ければ、電源電圧ＶＤＤが発光素子６１
２に出力され、その逆ならば、０Ｖを出力する。
【００５３】
なお、発光素子６１２はＬＥＤであってもよいし、有機ＥＬ等であってもよい。つまり電
圧、電流等によって制御できる発光素子であればよい。
【００５４】
次に図７で、図６に示した画素の詳細な回路の一例を示す。図７に示す回路には、データ
線７０２及び走査線７０４が配置されている。また液晶素子７１１に書き込みを行う第１
のトランジスタ７０９があり、対向電極７１２が配置されている。図７に示す回路では、
コンパレータとしてＣＭＯＳチョッパーインバータ回路を１つ使用することを特徴として
いる。すなわちコンパレータ７２２である。コンパレータ７２２の内部には容量素子７２
６、第２のトランジスタ７１４、及び第３のトランジスタ７１５と第４のトランジスタ７
１６により構成される第１のインバータを含む。また配線として第１の基準電位線７０１
、第２の基準電位線７０３及びデータ線７０２を含む。さらに走査線７０４、コンパレー
タ初期化線７０５、第２の基準電位選択線７０６、第１の基準電位選択線７０７、第１の
発光素子駆動信号選択線７０８、第２の発光素子駆動信号選択線７２５、及びデータ取り
込み線７２４を含む。また、コンパレータ７２２に書き込みを行う第５のトランジスタ７
１０と、第６のトランジスタ７２３及び第７のトランジスタ７１３を含み、さらにコンパ
レータの出力を発光素子に伝送する第８のトランジスタ７１９、第９のトランジスタ７２
０、及び第１０のトランジスタ７１７と第１１のトランジスタ７１８により構成される第
２のインバータを含む。また、バックライトとして使用する発光素子７２１を含む。なお
、第１０のトランジスタ７１７の極性はＰチャネル型であり、第１１のトランジスタ７１
８の極性はＮチャネル型であるとする。
【００５５】
次に、図７に示す回路の各部分の接続関係について説明する。データ線７０２には第１の
トランジスタ７０９の第１端子及び第６のトランジスタ７２３の第１端子が接続されてい
る。第１のトランジスタ７０９は、第２端子が液晶素子７１１の第１の電極と接続され、
ゲート端子が走査線７０４が接続される。液晶素子７１１の第２の電極は対向電極７１２
に接続されている。第１の基準電位線７０１には第７のトランジスタ７１３の第１端子が
接続される。また第２の基準電位線７０３には第５のトランジスタ７１０の第１端子が接
続される。第７のトランジスタ７１３の第２端子、及び第６のトランジスタ７２３の第２
端子、及び第５のトランジスタ７１０の第２端子はコンパレータ７２２内の容量素子７２
６の第１の電極と接続されている。第６のトランジスタ７２３のゲート端子はデータ取り
込み線７２４に、第１のトランジスタ７０９のゲート端子は走査線７０４に接続される。
また、第５のトランジスタ７１０のゲート端子は第２の基準電位選択線７０６に、第７の
トランジスタ７１３のゲート端子は第１の基準電位選択線７０７に接続される。第３のト
ランジスタ７１５と第４のトランジスタ７１６により第１のインバータを構成し、これら
２つのトランジスタのゲート端子は容量素子７２６の第２の電極、及び第２のトランジス
タ７１４の第１端子と接続される。また、第３のトランジスタ７１５の第２端子、及び第
４のトランジスタ７１６の第２端子は、第２のトランジスタ７１４の第２端子と第８のト
ランジスタ７１９の第１端子、及び第２のインバータを構成する第１０のトランジスタ７
１７のゲート端子、及び第１１のトランジスタ７１８のゲート端子と接続される。第１０
のトランジスタ７１７の第２端子、及び第１１のトランジスタ７１８の第２端子は、第９
のトランジスタ７２０に第１端子と接続される。第２のトランジスタ７１４のゲート端子
はコンパレータ初期化線７０５と接続される。第８のトランジスタ７１９のゲート端子は
第２の発光素子駆動信号選択線７２５と接続され、第９のトランジスタ７２０のゲート端
子は第１の発光素子駆動信号選択線７０８と接続される。また、第８のトランジスタ７１
９の第２端子、及び第９のトランジスタ７２０の第２端子は発光素子７２１の第１の電極
と接続される。
【００５６】
次に図７に示す回路の動作を説明する。第５のトランジスタ７１０は、第２の基準電位選
択線７０６が高電位のときにオンとなり第２の基準電位線７０３の電位Ｖｒｅｆ２をコン
パレータ７２２に伝送する。また、第７のトランジスタ７１３は、第１の基準電位選択線
７０７が高電位のときにオンとなり第１の基準電位線７０１電位Ｖｒｅｆ１をコンパレー
タ７２２に伝送する。コンパレータ初期化線７０５が高電位のときに第２のトランジスタ
７１４がオンになりコンパレータ７２２を初期化する。コンパレータ７２２の内部での動
作はコンパレータ３２６と同様である。
【００５７】
第６のトランジスタ７２３は、データ取り込み線７２４が高電位のときに、液晶素子７１
１に書き込まれるデータ電位を、初期化されたコンパレータ７２２にも書き込む。第８の
トランジスタ７１９は、第２の発光素子駆動信号選択線７２５が高電位のときにオンにな
り、Ｖｒｅｆ２とデータ線７０２の電位を比較したときのコンパレータ７２２の出力を、
発光素子７２１に伝送する。また第９のトランジスタ７２０は、第１の発光素子駆動信号
選択線７０８が高電位のときにオンになり、Ｖｒｅｆ１とデータ線７０２の電位を比較し
たときのコンパレータ７２２の出力を、発光素子７２１に伝送する。なお、当実施形態で
は、コンパレータとして、ＣＭＯＳチョッパーインバータ型回路を使用しているが、その
機能を実現していればどのような回路でもよい。
【００５８】
図８に図７で示した回路の各制御信号のタイミングを示す。すなわち、データ線７０２、
走査線７０４、コンパレータ初期化線７０５、第２の基準電位選択線７０６、第１の基準
電位選択線７０７、データ取り込み線７２４、第２の発光素子駆動信号選択線７２５、第
１の発光素子駆動信号選択線７０８の各信号線について説明する。データ線７０２の信号
は交流になっており、一つの画素に対して書き込まれるデータ信号の電位の正負の値が毎
回の書き込み動作において反転する。図８の期間ｂ、ｅでは走査線７０４が高電位になっ
ており、ここで液晶素子に書き込みが行われているが、このときのデータ線７０２の電位
は、期間ｂと期間ｅでは逆になっている。
【００５９】
まず、液晶素子に正の電位をもつデータ信号を書き込む場合について説明する。液晶素子
に正の電位をもつデータ信号を書き込む動作は、図８の期間ａ、期間ｂ、期間ｃで行われ
る。データ線７０２から正の電位が書き込まれる場合、コンパレータ７２２の初期化を行
うため、その前の期間ａでコンパレータ初期化線７０５を高電位にし、コンパレータ７２
２の初期化を行う。また同時に、第２の基準電位選択線７０６を高電位にして、Ｖｒｅｆ
２を容量素子７２６に印加しておく。次に、期間ｂでデータ取り込み線７２４を高電位に
すると、第６のトランジスタ７２３がオンになり液晶素子７１１に書き込まれるデータ電
位をコンパレータ７２２にも書き込む。さらに期間ｃで第２の発光素子駆動信号選択線７
２５に高電位にすることで第８のトランジスタ７１９がオンになり、コンパレータ７２２
の出力が発光素子７２１に伝送される。
【００６０】
次に、液晶素子に負の電位をもつデータ信号を書き込む場合について説明する。液晶素子
に負の電位を持つデータ信号を書き込む動作は、図８の期間ｄ、期間ｅ、期間ｆで行われ
る。データ線７０２から負の電位が書き込まれる場合、コンパレータ７２２の初期化を行
うため、その前の期間ｄでコンパレータ初期化線７０５を高電位にし、コンパレータの初
期化を行っておく。また同時に、第１の基準電位選択線７０７を高電位にして、Ｖｒｅｆ
１を容量素子７２６に印加しておく。次に、期間ｅでデータ取り込み線７２４を高電位に
すると、第６のトランジスタ７２３がオンになり液晶素子７１１に書き込まれるデータ電
位をコンパレータ７２２にも書き込む。さらに期間ｆで第１の発光素子駆動信号選択線７
０８を高電位にすることで第９のトランジスタ７２０がオンになり、第２のインバータを
形成する第１０のトランジスタ７１７、及び第１１のトランジスタ７１８を通してコンパ
レータ７２２の出力が発光素子７２１に伝送される。
【００６１】
図８の期間ａ、ｂ、ｄ、ｅでは第１の発光素子駆動信号選択線７０８、及び第２の発光素
子駆動信号選択線７２５の両方が低電位になっているが、これはコンパレータの初期化を
行ってから出力が確定するまでに論理が不定の期間があるためである。この期間は発光素
子が必ず消灯することになるので、目でそれと認識できないほどの短い時間に抑えること
が望ましい。
【００６２】
本実施の形態により、液晶を用いた表示装置で黒を表示する際に、バックライトを発光さ
せないことで光漏れを無くし、コントラストを向上することができる。また本実施の形態
により、画素ごとにバックライトをそれぞれ配置し、画素回路内に発光素子の点灯状態を
画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバックライト
を消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避することがで
きる。さらに、点灯する必要がない部分のバックライトを個別に消灯することができるの
で、省電力化にも有効である。また本実施の形態では、実施の形態１で示した回路よりも
コンパレータが一つ少ないことにより、回路を構成するトランジスタ数を削減することが
できるため、画素の開口率を上げることができるといった利点もある。
【００６３】
（実施の形態３）
図１１（Ａ）に本実施の形態の表示装置の一形態を示す。ガラス基板１１０１上に、下地
膜１１１５が形成され、その上に液晶素子駆動トランジスタ１１１３及び発光素子駆動ト
ランジスタ１１１４が形成されている。液晶素子駆動トランジスタ１１１３は第１の不純
物領域１１１７ａと第２の不純物領域１１１７ｂを含む。第１の不純物領域１１１７ａと
第２の不純物領域１１１７ｂの間には第１のチャネル領域１１１６ａが形成される。第１
及び、第２の不純物領域１１１７ａ、１１１７ｂ、及び第１のチャネル領域１１１６ａの
上方に、ゲート絶縁膜１１１８が形成され、ゲート絶縁膜１１１８の上方に、第１のゲー
ト電極１１１９ａが形成される。発光素子駆動トランジスタ１１１４も同様に第３の不純
物領域１１１７ｃと第４の不純物領域１１１７ｄを含む。第３の不純物領域１１１７ｃと
第４の不純物領域１１１７ｄの間には第２のチャネル領域１１１６ｂが形成される。第３
及び、第４の不純物領域１１１７ｃ、１１１７ｄ、及び第２のチャネル領域１１１６ｂの
上方に、ゲート絶縁膜１１１８が形成され、ゲート絶縁膜１１１８の上方に、第２のゲー
ト電極１１１９ｂが形成される。液晶素子駆動トランジスタ１１１３及び発光素子駆動ト
ランジスタ１１１４の上には第１の層間膜１１０９が形成され、第１の電極１１１１ａ、
第２の電極１１１１ｂ、第３の電極１１１１ｃ、第４の電極１１１１ｄ、及び第１の配線
１１２０が形成される。第３の電極１１１１ｃと第１の配線１１２０の上に異方性導電粒
子１１１２があり、その上に発光ダイオード１１１０が配置される。発光ダイオード１１
１０は白色発光ダイオードであれば、カラーフィルタと組み合わせることによりカラー表
示を行うことができる。また赤（Ｒ）、緑（Ｇ）、青（Ｂ）に発光する発光ダイオード１
１１０を画素毎に設け、カラー表示を行っても良い。この場合もカラーフィルタと組み合
わせて色純度を向上させても良い。
【００６４】
さらに第１の層間膜１１０９の上に第２の層間膜１１０８が形成される。また、第２の層
間膜１１０８の上に画素電極１１０７が形成され、その上に液晶層１３０６がある。液晶
層１３０６の上には配向膜１１２１があり、その上に対向電極１１０５が形成され、その
上には、遮光層１１０３及びカラーフィルタ１１０４がある。遮光層１１０３及びカラー
フィルタ１１０４の上には、対向基板側のガラス基板１１０２がある。液晶層１３０６は
高分子分散型液晶を用いることが好ましい。図１１（Ｂ）に示すように、高分子分散型液
晶は、液晶１３２２を高分子１３２１中に分散させたものである。図１１（Ｃ）で示すよ
うに微小粒子化された液晶１３２２を高分子１３２１中に分散させることで電場を印加し
た場合、液晶の配向が高分子１３２１内で行われ、配向膜が不要となる。また偏光板も必
要がないので光量の吸収が大幅に減少し、明るい画面が得られる。
【００６５】
次に、図１１の各部の接続関係を示す。液晶素子駆動トランジスタ１１１３の第１の不純
物領域１１１７ａは第１の電極１１１１ａに接続され、第２の不純物領域１１１７ｂは第
２の電極１１１１ｂに接続されている。また第２の電極１１１１ｂは画素電極１１０７に
接続されている。発光素子駆動トランジスタ１１１４の第３の不純物領域１１１７ｃは第
３の電極１１１１ｃに接続され、第４の不純物領域１１１７ｄは第４の電極１１１１ｄに
接続されている。第３の電極１１１１ｃは異方性導電粒子１１１２を介して発光ダイオー
ド１１１０の第１の電極１１２２に接続されている。発光ダイオード１１１０の第２の電
極１１２３は異方性導電粒子１１１２を介して第１の配線１１２０に接続される。なお、
異方性導電粒子１１１２は電気的に接続を行うものであれば、半田など他の物質でもよく
、異方性導電粒子だけに限定されない。
【００６６】
図１２に本実施の形態の表示装置のブロック図を示す。図１２に示した表示装置は、基板
１２００上に発光素子を備えた画素を複数有する画素部１２０１と、各画素を選択する走
査線駆動回路１２０２と、選択された画素へのデータ信号の入力を制御するデータ線駆動
回路１２０３と、各画素内のコンパレータを制御するコンパレータ駆動回路１２０４とを
有する。
【００６７】
本実施の形態の表示装置によれば、液晶を用いた表示装置で黒を表示する際に、バックラ
イトを発光させないことで光漏れを無くし、コントラストを向上することができる。また
、画素ごとにバックライトをそれぞれ配置し、画素回路内に発光素子の点灯状態を画素ご
とに制御する機能を持たせることにより、黒表示をする画素のためにバックライトを消灯
した場合、他の画素も全て黒表示になってしまうという不具合を回避することができる。
さらに、点灯する必要がない部分のバックライトを個別に消灯することができるので、省
電力化にも有効である。
【００６８】
（実施の形態４）
本発明の表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、
ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音
響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ
、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子
書籍等）、記憶媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉ
ｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記憶媒体を再生し、その画像を表示しうるディスプレイを
備えた装置）等が挙げられる。それらの電子機器の具体例を図９に示す。
【００６９】
図９（Ａ）はテレビジョン装置であり、筐体９０１、支持台９０２、表示部９０３、スピ
ーカー部９０４、ビデオ入力端子９０５等を含む。本発明は、表示部９０３を構成する表
示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができ
るようになる。このテレビジョン装置は、テレビジョン放送の視聴はもとより、ビデオゲ
ーム機、コンピュータ等のモニタとして使用することもできる。
【００７０】
図９（Ｂ）はデジタルスチルカメラであり、本体９０６、表示部９０７、受像部９０８、
操作キー９０９、外部接続ポート９１０、シャッターボタン９１１等を含む。本発明は、
表示部９０７を構成する表示装置に用いることができ、本発明によりコントラストが向上
した画像を見ることができるようになる。
【００７１】
図９（Ｃ）はノート型パーソナルコンピュータであり、本体９１２、筐体９１３、表示部
９１４、キーボード９１５、外部接続ポート９１６、ポインティングデバイス９１７等を
含む。本発明は、表示部９１４を構成する表示装置に用いることができ、本発明によりコ
ントラストが向上した画像を見ることができるようになる。
【００７２】
図９（Ｄ）はモバイルコンピュータであり、本体９１８、表示部９１９、スイッチ９２０
、操作キー９２１、赤外線ポート９２２等を含む。本発明は、表示部９１９を構成する表
示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができ
るようになる。
【００７３】
図９（Ｅ）は記憶媒体装置を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体９２３、筐体９２４、表示部Ａ９２５、表示部Ｂ９２６、記憶媒体（ＤＶＤ
等）読み込み部９２７、操作キー９２８、スピーカー部９２９等を含む。表示部Ａ９２５
は主に画像情報を表示し、表示部Ｂ９２６は主に文字情報を表示する。本発明は、表示部
Ａ、Ｂ９２５、９２６を構成する表示装置に用いることができ、本発明によりコントラス
トが向上した画像を見ることができるようになる。なお、記録媒体を備えた画像再生装置
には家庭用ゲーム機器なども含まれる。
【００７４】
図９（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体９３
０、表示部９３１、アーム部９３２等を含む。本発明は、表示部９３１を構成する表示装
置に用いることができ、本発明によりコントラストが向上した画像を見ることができるよ
うになる。
【００７５】
図９（Ｇ）はビデオカメラであり、本体９３３、表示部９３４、筐体９３５、外部接続ポ
ート９３６、リモコン受信部９３７、受像部９３８、バッテリー９３９、音声入力部９４
０、操作キー９４１等を含む。本発明は、表示部９３４を構成する表示装置に用いること
ができ、本発明によりコントラストが向上した画像を見ることができるようになる。
【００７６】
図９（Ｈ）は携帯電話であり、本体９４２、筐体９４３、表示部９４４、音声入力部９４
５、音声出力部９４６、操作キー９４７、外部接続ポート９４８、アンテナ９４９等を含
む。本発明は、表示部９４４を構成する表示装置に用いることができる。なお、表示部９
４４は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができ
る。また本発明によりコントラストが向上した画像を見ることができるようになる。
【００７７】
なお、発光輝度が高い発光材料を用いれば、出力した画像情報を含む光をレンズ等で拡大
投影するフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【００７８】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるよ
うに情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装
置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景と
して文字情報を発光部分で形成するように駆動することが望ましい。
【００７９】
本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。ま
た、本実施の形態の電子機器は、実施の形態１及び実施の形態２に示したいずれの構成の
表示装置を用いてもよい。
【００８０】
（付記）以上説明したように、本発明は以下の態様を含む。
【００８１】
本発明の一は、発光素子と、発光素子に重畳して設けられた液晶素子と、を有する画素部
と、液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、データ線
及び発光素子に接続されたコンパレータと、を有することを特徴とする表示装置である。
本発明により液晶を用いた表示装置において、黒を表示する際に、バックライトを発光さ
せないことで光漏れを無くし、コントラストを向上することができる。
【００８２】
本発明の一は、発光素子及び発光素子に重畳して設けられた液晶素子と、を有する画素部
と、液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、データ線
及び発光素子に接続された第１のコンパレータと、データ線及び発光素子に接続された第
２のコンパレータと、データ線及び第１のコンパレータに接続された第１のスイッチと、
データ線及び第２のコンパレータに接続された第２のスイッチと、を有することを特徴と
する表示装置である。本発明により液晶を用いた表示装置において、黒を表示する際に、
バックライトを発光させないことで光漏れを無くし、コントラストを向上することができ
るとともに、画素回路内に発光素子の点灯状態を画素ごとに制御する機能を持たせること
により、黒表示をする画素のためにバックライトを消灯した場合、他の画素も全て黒表示
になってしまうという不具合を回避することができる。
【００８３】
本発明の一は、発光素子及び発光素子に重畳して設けられた液晶素子と、を有する画素部
と、液晶素子に接続されアナログ信号に基づく電位が印加されるデータ線と、データ線及
び発光素子と接続されたコンパレータと、を有する表示装置であって、コンパレータにお
いてデータ線の電位と基準電位とを比較し、コンパレータによる比較結果に従って発光素
子の発光を制御することを特徴とする表示装置の駆動方法である。本発明により液晶を用
いた表示装置において、黒を表示する際に、バックライトを発光させないことで光漏れを
無くし、コントラストを向上することができる。
【００８４】
本発明の一は、発光素子及び発光素子に重畳して設けられた液晶素子と、を有する画素部
と、液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、データ線
及び発光素子に接続された第１のコンパレータ及び第２のコンパレータと、データ線及び
第１のコンパレータに接続された第１のスイッチと、データ線及び第２のコンパレータに
接続された第２のスイッチと、を有する表示装置であって、データ線の電位が負の値のと
きに第１のスイッチをオンすることにより、第１のコンパレータにおいてデータ線の電位
と第１の基準電位とを比較し、データ線の電位が正の値のときに第２のスイッチをオンす
ることにより、第２のコンパレータにおいてデータ線の電位と第２の基準電位とを比較し
、第１のコンパレータによる比較結果、又は第２のコンパレータによる比較結果に従って
発光素子の発光を制御することを特徴とする表示装置の駆動方法である。本発明により液
晶を用いた表示装置において、黒を表示する際に、バックライトを発光させないことで光
漏れを無くし、コントラストを向上することができるとともに、画素回路内に発光素子の
点灯状態を画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバ
ックライトを消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避す
ることができる。
【符号の説明】
【００８５】
１０１    液晶素子の階調
１０３    データ電圧の範囲
１０４    データ電圧の範囲
１０５    データ電圧の範囲
１０６    データ電圧の範囲
２０１    データ線
２０２    走査線
２０３    トランジスタ
２０４    液晶素子
２０５    対向電極
２０６    基準電位
２０７    コンパレータ
２０８    基準電位
２０９    コンパレータ
２１０    スイッチ
２１１    スイッチ
２１２    発光素子
２１３    スイッチ
２１４    スイッチ
３０１    第１の基準電位線
３０２    データ線
３０３    第２の基準電位線
３０４    コンパレータ選択線
３０５    コンパレータ初期化線
３０６    走査線
３０７    コンパレータ初期化線
３０８    トランジスタ
３０９    トランジスタ
３１０    液晶素子
３１１    対向電極
３１２    トランジスタ
３１３    トランジスタ
３１４    容量素子
３１５    トランジスタ
３１６    トランジスタ
３１７    トランジスタ
３１８    容量素子
３１９    トランジスタ
３２０    トランジスタ
３２１    トランジスタ
３２２    トランジスタ
３２３    トランジスタ
３２４    トランジスタ
３２５    発光素子
３２６    コンパレータ
３２７    コンパレータ
３２８    トランジスタ
３２９    トランジスタ
３３０    データ取り込み線
３３１    データ取り込み線
４０１    スイッチ
４０２    基準電位
４０３    スイッチ
４０４    容量
４０５    スイッチ
４０６    インバータ
４０７    インバータ
６０１    データ線
６０２    走査線
６０３    トランジスタ
６０４    液晶素子
６０５    対向電極
６０６    基準電位
６０７    基準電位
６０８    コンパレータ
６０９    スイッチ
６１０    スイッチ
６１１    インバータ
６１２    発光素子
６１３    スイッチ
７０１    第１の基準電位線
７０２    データ線
７０３    第２の基準電位線
７０４    走査線
７０５    コンパレータ初期化線
７０６    第２の基準電位選択線
７０７    第１の基準電位選択線
７０８    第１の発光素子駆動信号選択線
７０９    トランジスタ
７１０    トランジスタ
７１１    液晶素子
７１２    対向電極
７１３    トランジスタ
７１４    トランジスタ
７１５    トランジスタ
７１６    トランジスタ
７１７    トランジスタ
７１８    トランジスタ
７１９    トランジスタ
７２０    トランジスタ
７２１    発光素子
７２２    コンパレータ
７２３    トランジスタ
７２４    データ取り込み線
７２５    第２の発光素子駆動信号選択線
７２６    容量素子
９０１    筐体
９０２    支持台
９０３    表示部
９０４    スピーカー部
９０５    ビデオ入力端子
９０６    本体
９０７    表示部
９０８    受像部
９０９    操作キー
９１０    外部接続ポート
９１１    シャッターボタン
９１２    本体
９１３    筐体
９１４    表示部
９１５    キーボード
９１６    外部接続ポート
９１７    ポインティングデバイス
９１８    本体
９１９    表示部
９２０    スイッチ
９２１    操作キー
９２２    赤外線ポート
９２３    本体
９２４    筐体
９２５    表示部Ａ
９２６    表示部Ｂ
９２７    読み込み部
９２８    操作キー
９２９    スピーカー部
９３０    本体
９３１    表示部
９３２    アーム部
９３３    本体
９３４    表示部
９３５    筐体
９３６    外部接続ポート
９３７    リモコン受信部
９３８    受像部
９３９    バッテリー
９４０    音声入力部
９４１    操作キー
９４２    本体
９４３    筐体
９４４    表示部
９４５    音声入力部
９４６    音声出力部
９４７    操作キー
９４８    外部接続ポート
９４９    アンテナ
１１０１    ガラス基板
１１０２    ガラス基板
１１０３    遮光層
１１０４    カラーフィルタ
１１０５    対向電極
１３０６    液晶層
１１０７    画素電極
１１０８    層間膜
１１０９    層間膜
１１１０    発光ダイオード
１１１２    異方性導電粒子
１１１３    液晶素子駆動トランジスタ
１１１４    発光素子駆動トランジスタ
１１１５    下地膜
１１１８    ゲート絶縁膜
１１２０    配線
１１２１    配向膜
１１２２    第１の電極
１１２３    第２の電極
１２００    基板
１２０１    画素部
１２０２    走査線駆動回路
１２０３    データ線駆動回路
１２０４    コンパレータ駆動回路
１１１１ａ    第１の電極
１１１１ｂ    第２の電極
１１１１ｃ    第３の電極
１１１１ｄ    第４の電極
１１１６ａ    チャネル領域
１１１６ｂ    チャネル領域
１１１７ａ    不純物領域
１１１７ｂ    不純物領域
１１１７ｃ    不純物領域
１１１７ｄ    不純物領域
１１１９ａ    ゲート電極
１１１９ｂ    ゲート電極
【図１】
2019035980.tif 000003
【図２】
2019035980.tif 000004
【図３】
2019035980.tif 000005
【図４】
2019035980.tif 000006
【図５】
2019035980.tif 000007
【図６】
2019035980.tif 000008
【図７】
2019035980.tif 000009
【図８】
2019035980.tif 000010
【図９】
2019035980.tif 000011
【図１０】
2019035980.tif 000012
【図１１】
2019035980.tif 000013
【図１２】
2019035980.tif 000014