(57)【要約】【課題】負荷の微小な変動が発生する場合やスイッチ素子をデジタル制御する場合でも安定した電流を出力できるコンバータ及び双方向コンバータを提供することを目的とする。【解決手段】本発明に係るコンバータ及び双方向コンバータは、第１回路（１）のスイッチング素子（Ｓ１−Ｓ４）及び第２回路（２）のスイッチング素子（Ｓ５＆Ｓ６）のオンとオフを制御する制御値（ＡＶＲ）に定期的に更新値（ΔＡＶＲ）を加算して更新し、第３及び第４端子（Ｔ３＆Ｔ４）間側から出力される電圧、電流もしくは電力の検出値又は第１及び第２端子（Ｔ１＆Ｔ２）間側から入力される電圧、電流又は電力の検出値（ｔａｒｇｅｔ）が目標値（ｔａｒｇｅｔ＿ｒｅｆ）に近づくように制御しており、検出値の変動が所定状態にあるときに変動に関わらず検出値を定常値とみなして制御値（ＡＶＲ）の更新を停止することを特徴とする。【選択図】図１
2019170107.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線と２次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグを有し、前記１次巻線側に接続される第１回路と、
ブリッジ接続される一方向性素子のうち少なくとも２つの前記一方向性素子は並列コンデンサがそれぞれ並列に接続されたスイッチ素子を含むスイッチング素子がそれぞれ並列に接続されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子に接続され、交流入力側が前記２次巻線側に接続される第２回路と、
前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち一方の前記スイッチング素子を他方の前記スイッチング素子より先にオフさせる制御回路と、を備えたことを特徴とするコンバータであって、
前記制御回路は、
前記第1回路のスイッチング素子及び前記第2回路のスイッチング素子のオンとオフを制御する制御値に定期的に更新値を加算して更新し、前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように制御しており、
前記検出値の変動が所定状態にあるときに前記変動に関わらず前記検出値を定常値とみなして前記制御値の更新を停止することを特徴とするコンバータ。
【請求項２】
前記制御回路は、
前記検出値と前記目標値との差分である誤差についてのしきい値α、及び前記誤差の時間平均である誤差平均値についてのしきい値βを有しており、
前記誤差が前記しきい値α以下且つ前記誤差平均値が前記しきい値β以下の期間が所定時間τ１より長いという安定条件を満たす場合、前記検出値の変動が前記所定状態にあると判断することを特徴とする請求項１に記載のコンバータ。
【請求項３】
前記制御回路は、
前記誤差平均値のしきい値γ（γ＜β）を有しており、
前記安定条件を満たした後、一定時間τ２毎に前記誤差平均値と前記しきい値γとを比較し、前記誤差平均値が前記しきい値γより大きい場合、前記制御値の更新を再開することを特徴とする請求項２に記載のコンバータ。
【請求項４】
前記制御回路は、
前記制御値の更新を再開するとき、前記更新値に０以上１未満の緩和係数を乗じることを特徴とする請求項３に記載のコンバータ。
【請求項５】
前記制御回路は、
前記安定条件を満たさない場合、前記検出値の変動が前記所定状態にないとし、前記制御値の更新を継続することを特徴とする請求項２に記載のコンバータ。
【請求項６】
前記第２回路の前記ブリッジ接続回路は、前記一方向性素子の全てについて並列コンデンサがそれぞれ並列に接続されたスイッチ素子を含むスイッチング素子がそれぞれ並列に接続され、前記第２回路のスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグで構成され、
前記制御回路は、前記第３又は第４レグの上アームの第２回路のスイッチング素子と前記第４又は第３レグの下アームの第２回路のスイッチング素子とを組にして交互にオンオフさせて前記第３、第４端子側から入力される直流を交流に変換させて前記第２回路から出力させ、前記組となる第２回路のスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第３又は第４レグの上アームの第２回路のスイッチング素子と前記第４又は第３レグの下アームの第２回路のスイッチング素子とのうち一方の前記第２回路のスイッチング素子を他方の前記第２回路のスイッチング素子より先にオフさせることを特徴とする請求項１から請求項５のいずれかに記載のコンバータを備えた双方向コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、コンバータ及び双方向コンバータに関する。
【背景技術】
【０００２】
特許文献１及び２は、広範囲の入出力条件で有効なコンバータ及び双方向コンバータの回路を開示している。これらの特許文献のコンバータは、広範囲な入出力電圧電流範囲においてスイッチング損失を削減するために、スイッチオン時にゼロボルトスイッチング（ＺＶＳ）を行うように各スイッチの動作が制御されている。例えば、各スイッチの動作は、特許文献３に記載される三角波状信号と誤差増幅信号を利用して制御することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−０７５９４３号公報
【特許文献２】特開２０１４−０７５９４４号公報
【特許文献３】特開２０１６−００５３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１及び図２は、それぞれコンバータ及び双方向コンバータの回路を説明する図である。特許文献１や２に記載されるコンバータ及び双方向コンバータもそれぞれ図１及び図２の回路を有する。図３は、本発明の課題を説明する図である。なお、図１及び図２のコンバータにおいて、コンデンサ（Ｃａ〜Ｃｄ）の接続は任意である。
【０００５】
図１のコンバータ及び図２の双方向コンバータは、昇圧動作時において２次側のスイッチ素子（Ｑ５，Ｑ６）のオンオフ動作タイミングを制御する。図３で具体的に説明する。時刻ｔａで２次側スイッチ素子（Ｑ５，Ｑ６）がオフした後、トランス２次側電流（２次側ダイオード電流）は減少する。そして、トランス２次側電流がゼロになった後にダイオード（Ｄ７，Ｄ８）に逆電流が流れる逆回復時間中や、その後の寄生容量（Ｃ７，Ｃ８）の充放電中（図３において、トランス２次側電流がゼロ以下になった以降）に、時刻ｔｂで１次側スイッチ素子（Ｑ３，Ｑ４）がオフすると、逆回復電流や寄生容量の充放電電流の傾きが変化する（図３（Ａ）（Ｂ）の符号５１部分）。図３（Ｃ）では１次側スイッチ素子（Ｑ３，Ｑ４）のオフ前に寄生容量の充放電が完了するので傾き変化部分はない。
【０００６】
ここで、特許文献３で説明されるように、２次側のスイッチ素子（Ｑ５，Ｑ６）のオンオフ動作タイミングは、誤差増幅信号と三角波信号との交点で定まる（図４参照）。誤差増幅信号は負荷の状態によって変動する（図４の時間ｔｉ以降）。三角波信号は変動しないため、誤差増幅信号が変動すると２次側のスイッチ素子（Ｑ５，Ｑ６）のオンオフ動作タイミングが変動する。図３（Ａ）は、図３（Ｂ）の状態から誤差増幅信号が低下し、２次側のスイッチ素子（Ｑ５，Ｑ６）のオフタイミングｔａが早まった状態である。図３（Ｃ）は、図３（Ｂ）の状態から誤差増幅信号が上昇し、２次側のスイッチ素子（Ｑ５，Ｑ６）のオフタイミングｔａが遅くなった状態である。
【０００７】
昇圧動作の場合、１次側スイッチ素子（Ｑ３，Ｑ４）のオフタイミングｔｂは変化しないので、誤差増幅信号の状態によって逆回復時間と寄生容量充放電終了後（時刻ｔｂ）の電流値５２が変動することになる。この電流値５２は、スイッチ制御の次の半周期におけるトランス２次側電流の初期値である。このため、トランス２次側電流のピーク値はこの初期値に応じて高くなる（図３（Ａ））、あるいは低くなる（図３（Ｃ））。つまり、微小な誤差増幅信号の変動によるスイッチ素子駆動信号のパルス幅の変化によって、１次側スイッチ素子（Ｑ３，Ｑ４）がオフする時のダイオード（Ｄ７，Ｄ８）の逆回復電流や寄生容量の充放電の状態が変化し、トランス２次側電流が大きく変動することになる。
【０００８】
また、スイッチ素子をデジタル制御する場合、スイッチ素子駆動信号のパルス幅が離散的であり、誤差増幅信号の状態によって周期的に増減を繰り返すことがある。このような場合、図３の（Ａ）と（Ｃ）とが繰り返されることになり、トランス２次側電流が大きく変動することになる。
【０００９】
このように、特許文献１や２のコンバータには、負荷の変動による微小な誤差増幅信号の変動やデジタル制御時のスイッチ素子駆動信号のパルス幅の変化によって出力電流が不安定になりやすいという課題があった。
【００１０】
そこで、本発明は、上記課題を解決するために、負荷の微小な変動が発生する場合やスイッチ素子をデジタル制御する場合でも安定した電流を出力できるコンバータ及び双方向コンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係るコンバータは、モニタする値（出力電圧や出力電流等）の変動状態から所定のアルゴリズムで負荷が安定して定常状態であるか否かを判定し、定常状態であると判断した時には誤差増幅信号の値を固定化することとした。
【００１２】
具体的には、本発明に係るコンバータは、
１次巻線と２次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグを有し、前記１次巻線側に接続される第１回路と、
ブリッジ接続される一方向性素子のうち少なくとも２つの前記一方向性素子は並列コンデンサがそれぞれ並列に接続されたスイッチ素子を含むスイッチング素子がそれぞれ並列に接続されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子に接続され、交流入力側が前記２次巻線側に接続される第２回路と、
前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち一方の前記スイッチング素子を他方の前記スイッチング素子より先にオフさせる制御回路と、を備えたことを特徴とするコンバータであって、
前記制御回路は、
前記第1回路のスイッチング素子及び前記第2回路のスイッチング素子のオンとオフを制御する制御値に定期的に更新値を加算して更新し、前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように制御しており、
前記検出値の変動が所定状態にあるときに前記変動に関わらず前記検出値を定常値とみなして前記制御値の更新を停止することを特徴とする。
【００１３】
定常状態時に誤差増幅信号の値を固定化することで、スイッチ素子駆動信号のパルス幅が固定され、トランス２次側電流の波形も固定される。このため、トランス２次側電流の初期値５２も一定になるので出力電流が安定する。当該制御は双方向コンバータにも応用できる。従って、本発明は、負荷の微小な変動が発生する場合やスイッチ素子をデジタル制御する場合でも安定した電流を出力できるコンバータ及び双方向コンバータを提供することができる。
【発明の効果】
【００１４】
本発明は、負荷の微小な変動が発生する場合やスイッチ素子をデジタル制御する場合でも安定した電流を出力できるコンバータ及び双方向コンバータを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】コンバータの回路を説明する図である。
【図２】双方向コンバータの回路を説明する図である。
【図３】本発明の課題を説明する図である。
【図４】コンバータの各スイッチをオンオフ制御する原理を説明する図である。
【図５】本発明に係るコンバータの各スイッチをオンオフ制御する誤差増幅信号を説明する図である。
【図６】本発明に係るコンバータの制御回路が、モニタする値が定常状態であるか否かを判断するアルゴリズムを説明するフロー図である。
【発明を実施するための形態】
【００１６】
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
【００１７】
（実施形態１）
図１は、本実施形態のコンバータを説明する回路である。なお、コンデンサ（Ｃａ〜Ｃｄ）の接続は任意である。
本コンバータは、
１次巻線と２次巻線とを有するトランス（１１）と、
逆並列ダイオード（Ｄ１−Ｄ４）と並列コンデンサ（Ｃ１−Ｃ４）とがそれぞれ並列に接続されたスイッチ素子（Ｑ１−Ｑ４）を有するスイッチング素子（Ｓ１−Ｓ４）を上下アームとして第１端子（Ｔ１）と第２端子（Ｔ２）との間にそれぞれ並列に接続された第１レグ（１２）と第２レグ（１３）を有し、前記１次巻線側に接続される第１回路（１）と、
ブリッジ接続される一方向性素子（Ｄ５−Ｄ８）のうち少なくとも２つの前記一方向性素子は並列コンデンサ（Ｃ５，Ｃ６）がそれぞれ並列に接続されたスイッチ素子（Ｑ５，Ｑ６）を含むスイッチング素子（Ｓ５，Ｓ６）がそれぞれ並列に接続されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子（Ｔ３，Ｔ４）に接続され、交流入力側が前記２次巻線側に接続される第２回路（２）と、
前記第１レグ（１２）の上下アームの接続点側と前記第２レグ（１３）の上下アームの接続点側との間に前記１次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線を介して接続されるインダクタンス手段（Ｌ）と、
前記第１又は第２レグ（１２又は１３）の上アームのスイッチング素子（Ｓ１又はＳ３）と前記第２又は第１レグ（１３又は１２）の下アームのスイッチング素子（Ｓ４又はＳ２）とを組にして交互にオンオフさせて前記第１、第２端子（Ｔ１とＴ２）側から入力される直流を交流に変換させて前記第１回路（１）から出力させ、前記組となるスイッチング素子（Ｓ１とＳ４又はＳ３とＳ２）を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグ（１２又は１３）の上アームのスイッチング素子（Ｓ１又はＳ３）と前記第２又は第１レグ（１３又は１２）の下アームのスイッチング素子（Ｓ４又はＳ２）のうち一方の前記スイッチング素子（Ｓ３又はＳ４）を他方の前記スイッチング素子（Ｓ２又はＳ１）より先にオフさせる制御回路（３）と、を備えたことを特徴とするコンバータであって、
前記制御回路（３）は、
前記第１回路（１）のスイッチング素子（Ｓ１−Ｓ４）及び前記第２回路（２）のスイッチング素子（Ｓ５とＳ６）のオンとオフを制御する制御値（ＡＶＲ）に定期的に更新値（ΔＡＶＲ）を加算して更新し、前記第３及び第４端子（Ｔ３とＴ４）間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子（Ｔ１とＴ２）間側から入力される電圧、電流又は電力の検出値（ｔａｒｇｅｔ）が目標値（ｔａｒｇｅｔ＿ｒｅｆ）に近づくように制御しており、
前記検出値の変動が所定状態にあるときに前記変動に関わらず前記検出値を定常値とみなして前記制御値（ＡＶＲ）の更新を停止することを特徴とする。
【００１８】
なお、本実施形態では、前記検出値を出力電圧検出手段１８で検出する場合を説明する。出力電圧検出手段１８は、第３端子Ｔ３及び第４端子Ｔ４間に出力される第２回路２の出力電圧を検出する。この出力電圧検出値は制御回路３に入力される。他の検出値を検出する場合は、対象の検出値を検出できる検出手段を然るべきところに配置する。
【００１９】
本コンバータの基本的動作は、コンデンサ（Ｃａ〜Ｃｄ）がある場合は特許文献１の記載通りであり、コンデンサ（Ｃａ〜Ｃｄ）が無い場合は特許文献２の記載通りである。また、制御回路３は、３つの三角波信号と前記検出値から作成した誤差増幅信号（ＡＶＲ）とを用いて特許文献３のようにスイッチング素子（Ｓ１−Ｓ４）及び第２回路（２）のスイッチング素子（Ｓ５−Ｓ８）のオンとオフを制御するパルス信号生成し、前記検出値が目標値に近づくように制御する。
【００２０】
例えば、第１端子Ｔ１と第２端子Ｔ２から入力される電圧より第３端子Ｔ３と第４端子Ｔ４から出力される電圧を高くする昇圧動作時には、図４のように誤差増幅信号ＡＶＲとスイッチ素子（Ｑ５，Ｑ６）用の三角波が交差する。このため、制御回路３は、当該交差によるパルス信号のパルス幅で、組となる第１回路のスイッチング素子（Ｓ１とＳ４又はＳ３とＳ２）がオン状態にある期間に第１及び第２端子（Ｔ１とＴ２）側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させるようにスイッチング素子（Ｓ５又はＳ６）を順方向に導通させ、先にオフさせる第１回路のスイッチング素子（Ｓ３又はＳ４）をオフする前に順方向に導通させていた第２回路のスイッチング素子（Ｓ５又はＳ６）をオフさせる。
【００２１】
一方、第１端子Ｔ１と第２端子Ｔ２から入力される電圧より第３端子Ｔ３と第４端子Ｔ４から出力される電圧を低くする降圧動作時には、図４のように誤差増幅信号ＡＶＲとスイッチ素子（Ｑ３，Ｑ４）用の三角波が交差する。このため、制御回路３は、当該交差によるパルス信号のパルス幅で、組となる第１回路のスイッチング素子（Ｓ１とＳ４又はＳ３とＳ２）がオン状態にある期間に第１及び第２端子（Ｔ１とＴ２）側から入力されるエネルギーをインダクタンス手段Ｌを介して第３及び第４端子（Ｔ３とＴ４）側に供給させるように第２回路のスイッチング素子（Ｓ５又はＳ６）を順方向に導通させないように制御する。
【００２２】
このように、本実施形態のコンバータは、トランスの１次巻線又は２次巻線側に接続されるインダクタンス手段を用いて、入力側の第１回路のスイッチング素子をオンオフさせる動作と出力側の第２回路を整流回路として機能させる動作とを実現させることで広範囲な入出力電圧電流に対応させることができる。また、電流が流れている状態でスイッチング素子をオフさせたときに発生するスイッチング損失を低減することができ、組となる第１回路のスイッチング素子のうちの一方を後からオフさせたときに発生するスイッチング損失を低減することができる。さらに、ゼロ電圧スイッチングを実現させることでスイッチング損失の低減を図ることができる。
【００２３】
以下、特許文献１−３とは異なる動作について説明する。
本実施形態のコンバータの制御回路３は、出力電圧検出手段１８が検出した検出値と目標値とのずれをモニタしており、当該ずれが所定状態にある場合、検出値が安定していると判断し、誤差増幅信号の増減を停止する。また、制御回路３は、誤差増幅信号の増減を停止した後、当該ずれが大きくなった場合は誤差増幅信号を増減して微調整を図る。この制御回路３の動作の結果を図５に示す。制御回路３は、時間ｔｉでは当該ずれに追従しようとして誤差増幅信号の増減を行っているが、時間ｔｊで当該ずれが所定状態となったと判断して誤差増幅信号の増減を停止している。制御回路３は、時間ｔｋとｔｌで当該ずれが大きくなり誤差増幅信号の微調整を図り、再度誤差増幅信号の増減を停止している。
【００２４】
このように当該ずれが所定状態にある場合、検出値が安定していると判断し、誤差増幅信号の増減を停止することでスイッチング素子（Ｓ５又はＳ６）のオンオフタイミングを固定化でき、スイッチ素子駆動信号のパルス幅が固定され、トランス２次側電流の波形も固定される。このため、トランス２次側電流の初期値５２も一定になるので出力電流が安定する（図３参照）。
【００２５】
続いて、制御回路３が「当該ずれが所定状態にある」と判断するアルゴリズムを説明する。図６は、当該アルゴリズムを説明するフローチャートである。
【００２６】
制御回路３は、前記検出値（ｔａｒｇｅｔ）と前記目標値（ｔａｒｇｅｔ＿ｒｅｆ）との差分である誤差（ｅｒｒｏｒ）についてのしきい値α、及び前記誤差の時間平均である誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）についてのしきい値βを有しており、
誤差（ｅｒｒｏｒ）が前記しきい値α以下且つ誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）がしきい値β以下の期間が所定時間τ１より長いという安定条件を満たす場合、検出値の変動が所定状態にあると判断することを特徴とする。
一方、制御回路３は、前記安定条件を満たさない場合、前記検出値の変動が前記所定状態にないとし、前記制御値の更新を継続する。
【００２７】
ＳＴＥＰ１〜６が「当該ずれが所定状態にない」場合であり、制御回路３は、誤差増幅信号（ＡＶＲ）の増減に従い特許文献３のように制御する。
ＳＴＥＰ１：前記検出値（ｔａｒｇｅｔ）と前記目標値（ｔａｒｇｅｔ＿ｒｅｆ）との差分である誤差（ｅｒｒｏｒ）を算出する。
ＳＴＥＰ２：誤差（ｅｒｒｏｒ）の時間平均である誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）を算出する。
ＳＴＥＰ３：制御回路３は、誤差増幅信号ＡＶＲの更新値ΔＡＶＲを求める関数Ａｍｐ（Ｘ）を有しており、ＳＴＥＰ１で算出した誤差（ｅｒｒｏｒ）を代入して更新値ΔＡＶＲを算出する。
ＳＴＥＰ４：制御回路３には予めしきい値αが設定されており、制御回路３は誤差（ｅｒｒｏｒ）としきい値αとを比較する。
ＳＴＥＰ５：制御回路３は、ＳＴＥＰ４で誤差（ｅｒｒｏｒ）がしきい値αより大きい場合、内部の２つのカウンター（ｃｏｕｎｔｅｒ１と２）をリセットする。
ＳＴＥＰ６：制御回路３は、誤差増幅信号ＡＶＲに更新値ΔＡＶＲを加算して新たな誤差増幅信号ＡＶＲとする。
【００２８】
このように、制御回路３は、誤差（ｅｒｒｏｒ）により誤差増幅信号ＡＶＲを増減させ、各スイッチ素子（Ｑ１〜Ｑ８）をオンオフするパルス信号のパルス幅を変えることで、検出値（ｔａｒｇｅｔ）を目標値（ｔａｒｇｅｔ＿ｒｅｆ）に近づけることができる。
【００２９】
一方、制御回路３は、ＳＴＥＰ４で誤差（ｅｒｒｏｒ）がしきい値α以下の場合、次のように動作する。
ＳＴＥＰ７：制御回路３には予めしきい値βが設定されており、制御回路３はＳＴＥＰ２で算出した誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）の絶対値としきい値βとを比較する。このとき、誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）の絶対値がしきい値βより大きい場合、制御回路３はＳＴＥＰ５を行う。
ＳＴＥＰ８：制御回路３は、ＳＴＥＰ７で誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）の絶対値がしきい値β以下の場合、ｃｏｕｎｔｅｒ１（誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）がしきい値β以下となっている時間）と時定数τ１とを比較する。本ステップが「当該ずれが所定状態にある」か否かを判断する、つまり誤差増幅信号ＡＶＲが安定条件を満たすかか否かを判断する工程である。
ＳＴＥＰ９：制御回路３は、ＳＴＥＰ８でｃｏｕｎｔｅｒ１が時定数τ１以下（誤差増幅信号ＡＶＲが安定条件を満たしていない）と判断した場合、ｃｏｕｎｔｅｒ１に１を加算する。この後、制御回路３はＳＴＥＰ６を行い、誤差増幅信号ＡＶＲの更新を行う。
【００３０】
制御回路３は、誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）のしきい値γ（γ＜β）を有しており、安定条件を満たした後、一定時間τ２毎に誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）としきい値γとを比較し、誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）がしきい値γより大きい場合、制御値の更新を再開する。ここで、制御のオーバーシューティングを防止するために、制御値の更新を再開するとき、更新値ΔＡＶＲに０以上１未満の緩和係数Ｋを乗じることが好ましい。
【００３１】
ＳＴＥＰ１０：制御回路３は、ＳＴＥＰ８でｃｏｕｎｔｅｒ１が時定数τ１より長い（誤差増幅信号ＡＶＲが安定条件を満たしている）と判断した場合、ｃｏｕｎｔｅｒ２（誤差増幅信号ＡＶＲが安定条件を満たしている期間）と時定数τ２とを比較する。
ＳＴＥＰ１１：制御回路３は、ＳＴＥＰ１０でｃｏｕｎｔｅｒ２が時定数τ２以下の場合、更新値ΔＡＶＲをゼロとするとともに、ｃｏｕｎｔｅｒ２に１を加算する。この後、制御回路３はＳＴＥＰ６を行うが、更新値ΔＡＶＲがゼロであるため、誤差増幅信号ＡＶＲは変化せず一定値となる。
【００３２】
制御回路３には予めしきい値βより小さいしきい値γが設定されている。しきい値γは誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）のドリフトを防止するために設定される。前記安定条件を満たしていたとしても誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）がゼロではない、あるいは時定数τ２のうちにゼロから少しづつずれていくことがある。このような場合、誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）をゼロに修正（センタリング）しておくことが望ましい。
【００３３】
ＳＴＥＰ１２：そこで、制御回路３は、ＳＴＥＰ１０でｃｏｕｎｔｅｒ２が時定数τ２より大きい場合、誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）の絶対値としきい値γとを比較する。
ＳＴＥＰ１３：制御回路３は、ＳＴＥＰ１２で誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）の絶対値がしきい値γ以下の場合、更新値ΔＡＶＲをゼロとするとともに、ｃｏｕｎｔｅｒ２もゼロとする。この後、制御回路３はＳＴＥＰ６を行うが、更新値ΔＡＶＲがゼロであるため、誤差増幅信号ＡＶＲは変化せず一定値でセンタリングは行われない。
ＳＴＥＰ１４：制御回路３は、ＳＴＥＰ１２で誤差平均値（ｅｒｒｏｒ＿ａｖｅｒａｇｅ）の絶対値がしきい値γより大きい場合、ＳＴＥＰ３で計算した更新値ΔＡＶＲに緩和係数Ｋを乗じて新たな更新値ΔＡＶＲとするとともに、ｃｏｕｎｔｅｒ２をゼロとする。この後、制御回路３はＳＴＥＰ６を行い、誤差増幅信号ＡＶＲは更新値ΔＡＶＲ分だけセンタリングすることになる。
【００３４】
本実施形態のコンバータは、上述したＳＴＥＰ１〜１４を行うことで、負荷の変動に伴う検出値の変化が微細である場合、安定状態とみなして誤差増幅信号を固定してスイッチ素子駆動信号のパルス幅の微細な変動を止め、出力の変動を解消することができる。
【００３５】
（実施形態２）
図２は、本実施形態の双方向コンバータを説明する回路である。なお、コンデンサ（Ｃａ〜Ｃｄ）の接続は任意である。本実施形態では、主に第１の実施形態に係るコンバータと異なる構成及び動作について説明する。
【００３６】
本双方向コンバータは、前記第２回路の前記ブリッジ接続回路が、前記一方向性素子の全て（Ｄ５−Ｄ８）について並列コンデンサ（Ｃ５−Ｃ８）がそれぞれ並列に接続されたスイッチ素子（Ｑ５−Ｑ８）を含むスイッチング素子（Ｓ５−Ｓ８）がそれぞれ並列に接続され、前記第２回路のスイッチング素子（Ｓ５−Ｓ８）を上下アームとして第３端子（Ｔ３）と第４端子（Ｔ４）との間にそれぞれ並列に接続された第３レグ（１４）と第４レグ（１５）で構成されている。
前記制御回路は、前記第３又は第４レグの上アームの第２回路のスイッチング素子（Ｓ５，Ｓ７）と前記第４又は第３レグの下アームの第２回路のスイッチング素子（Ｓ８，Ｓ６）とを組にして交互にオンオフさせて前記第３、第４端子側から入力される直流を交流に変換させて前記第２回路から出力させ、前記組となる第２回路のスイッチング素子（Ｓ５とＳ８，Ｓ７とＳ６）を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第３又は第４レグの上アームの第２回路のスイッチング素子（Ｓ５又はＳ７）と前記第４又は第３レグの下アームの第２回路のスイッチング素子（Ｓ８又はＳ６）とのうち一方の前記第２回路のスイッチング素子（Ｓ５又はＳ６）を他方の前記第２回路のスイッチング素子（Ｓ８又はＳ７）より先にオフさせることを特徴とする。
【００３７】
第２の実施形態に係る双方向コンバータでは、双方向で動作させるため、第２回路は、第１回路と同様の構成になるようにする。このため、図２では、第２回路２２は、スイッチング素子を２つのレグの上下アームとした回路構造にする。また、第２回路２２のスイッチング素子Ｓ７、Ｓ８にも駆動信号を与えることからも、ここでは、制御回路２３とする。なお、第１回路１の第１レグ１２、第２レグ１３及び第２回路２２の第３レグ２４については、第１の実施形態で述べた図１に示す構成と同様である。また、図１と同様に、図２では、インダクタンス手段Ｌは、１次巻線１１ａ側に接続されているが、２次巻線１１ｂ側に接続させてもよい。
【００３８】
第１回路１から第２回路２２側へ電力を供給する場合、制御回路２３は、上記の実施形態１で述べた動作と同様に各スイッチ素子を動作させる。ただし、スイッチ素子（Ｑ７，Ｑ８）は常にオフとしておく。一方、第２回路２２から第１回路１側へ電力を供給する場合、制御回路２３は、上記の実施形態１で述べた動作に対してミラー的に各スイッチ素子を動作させる。具体的には、第２回路２２から第１回路１側へ電力を供給する場合、制御回路２３は、スイッチング素子（Ｓ７，Ｓ８）を実施形態１で述べたスイッチング素子（Ｓ１，Ｓ２）として、スイッチング素子（Ｓ５，Ｓ６）を実施形態１で述べたスイッチング素子（Ｓ３，Ｓ４）として、スイッチング素子（Ｓ３，Ｓ４）を実施形態１で述べたスイッチング素子（Ｓ５，Ｓ６）として動作させる。この場合、スイッチ素子（Ｑ１，Ｑ２）は常にオフとしておく。
【００３９】
本実施形態の双方向コンバータの制御回路２３は、第１回路１から第２回路２２側へ電力を供給する場合であれば出力電圧検出手段１８が検出した検出値、第２回路２２から第１回路１側へ電力を供給する場合であれば出力電圧検出手段１９が検出した検出値と目標値とのずれをモニタし、実施形態１の制御回路３のように当該ずれが所定状態にある場合、検出値が安定していると判断し、誤差増幅信号の増減を停止する。
【００４０】
本実施形態の双方向コンバータも、実施形態１で説明したＳＴＥＰ１〜１４を行うことで、負荷の変動に伴う検出値の変化が微細である場合、安定状態とみなして誤差増幅信号を固定してスイッチ素子駆動信号のパルス幅の微細な変動を止め、出力の変動を解消することができる。
【００４１】
（他の実施形態）
上記の第１、第２の実施形態では、制御回路３、２３は、第２回路の出力電圧検出手段１８、第１回路の出力電圧検出手段１９によって検出された電圧値が目標値に近づくようにしているが、用いる検出値は出力電流値や出力電力の他にこれらの組み合わせであってもよい。同様に入力側の電圧、電流又は電力の検出値が目標値に近づくようにしてもよい。なお、一般的に、電力の検出値としては、検出された電圧及び電流を乗算した演算値を用いる。上述の出力される電圧、電流もしくは電力の検出値又は入力される電圧、電流又は電力の検出値には、これらの値にある係数を乗除算したり、ある値を加減算等したりといった演算をして得られた値も含まれる。
【符号の説明】
【００４２】
Ｔ１・・・第１端子、Ｔ２・・・第２端子、Ｔ３・・・第３端子、Ｔ４・・・第４端子、
１・・・第１回路、２、２２・・・第２回路、３、２３・・・制御回路、１１・・・トラ
ンス、１２・・・第１レグ、１３・・・第２レグ、２４・・・第３レグ、２５・・・第４
レグ、１６、１７・・・コンデンサ、１８・・・第２回路の出力電圧検出手段、１９・・
・第１回路の出力電圧検出手段、Ｓ１〜Ｓ４・・・第１回路のスイッチング素子、Ｑ１〜
Ｑ４・・・スイッチ素子、Ｄ１〜Ｄ４・・・逆並列ダイオード、Ｃ１〜Ｃ４・・・並列コ
ンデンサ、Ｄ５〜Ｄ８・・・一方向性素子（逆並列ダイオード）、Ｓ５〜Ｓ８・・・第２
回路のスイッチング素子、Ｑ５〜Ｑ８・・・スイッチ素子、Ｃ５〜Ｃ８・・・並列コンデ
ンサ、Ｃａ〜Ｃｄ・・・第１〜第４コンデンサ、Ｌ・・・インダクタンス手段
【図１】
2019170107.tif 000003
【図２】
2019170107.tif 000004
【図３】
2019170107.tif 000005
【図４】
2019170107.tif 000006
【図５】
2019170107.tif 000007
【図６】
2019170107.tif 000008
【手続補正書】
【提出日】平成31年4月26日(2019.4.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１次巻線と２次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグを有し、前記１次巻線側に接続される第１回路と、
一方向性素子のブリッジ接続で構成されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子に接続され、交流入力側が前記２次巻線側に接続される第２回路と、
前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち一方の前記スイッチング素子を他方の前記スイッチング素子より先にオフさせる制御回路と、を備えたことを特徴とするコンバータであって、
前記ブリッジ接続回路の一方向性素子の２つ又は全ては、スイッチ素子と並列コンデンサを並列接続して構成されるスイッチング素子がそれぞれ並列に接続され、
前記制御回路は、
前記第1回路のスイッチング素子及び前記第2回路のスイッチング素子のオンとオフを制御する制御値に定期的に更新値を加算して更新し、前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように制御しており、
前記検出値と前記目標値との差分である誤差についてのしきい値α、及び前記誤差の時間平均である誤差平均値についてのしきい値βを有しており、
前記誤差が前記しきい値α以下且つ前記誤差平均値が前記しきい値β以下の期間が所定時間τ１より長いという安定条件を満たす場合、前記検出値の変動が所定状態にあると判断し、
前記検出値の変動が前記所定状態にあるときに前記変動に関わらず前記検出値を定常値とみなして前記制御値の更新を停止することを特徴とするコンバータ。
【請求項２】
前記制御回路は、
前記誤差平均値のしきい値γ（γ＜β）を有しており、
前記安定条件を満たした後、一定時間τ２毎に前記誤差平均値と前記しきい値γとを比較し、前記誤差平均値が前記しきい値γより大きい場合、前記制御値の更新を再開することを特徴とする請求項１に記載のコンバータ。
【請求項３】
前記制御回路は、
前記制御値の更新を再開するとき、前記更新値に０以上１未満の緩和係数を乗じることを特徴とする請求項２に記載のコンバータ。
【請求項４】
前記制御回路は、
前記安定条件を満たさない場合、前記検出値の変動が前記所定状態にないとし、前記制御値の更新を継続することを特徴とする請求項１に記載のコンバータ。
【請求項５】
前記第２回路の前記ブリッジ接続回路は、前記一方向性素子の全てに前記スイッチング素子がそれぞれ並列に接続され、前記第２回路のスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグで構成され、
前記制御回路は、前記第３又は第４レグの上アームの第２回路のスイッチング素子と前記第４又は第３レグの下アームの第２回路のスイッチング素子とを組にして交互にオンオフさせて前記第３、第４端子側から入力される直流を交流に変換させて前記第２回路から出力させ、前記組となる第２回路のスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第３又は第４レグの上アームの第２回路のスイッチング素子と前記第４又は第３レグの下アームの第２回路のスイッチング素子とのうち一方の前記第２回路のスイッチング素子を他方の前記第２回路のスイッチング素子より先にオフさせることを特徴とする請求項１から請求項４のいずれかに記載のコンバータを備えた双方向コンバータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
（実施形態１）
図１は、本実施形態のコンバータを説明する回路である。なお、コンデンサ（Ｃａ〜Ｃｄ）の接続は任意である。
本コンバータは、
１次巻線と２次巻線とを有するトランス（１１）と、
逆並列ダイオード（Ｄ１−Ｄ４）と並列コンデンサ（Ｃ１−Ｃ４）とがそれぞれ並列に接続されたスイッチ素子（Ｑ１−Ｑ４）を有するスイッチング素子（Ｓ１−Ｓ４）を上下アームとして第１端子（Ｔ１）と第２端子（Ｔ２）との間にそれぞれ並列に接続された第１レグ（１２）と第２レグ（１３）を有し、前記１次巻線側に接続される第１回路（１）と、
一方向性素子（Ｄ５−Ｄ８）のブリッジ接続で構成されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子（Ｔ３，Ｔ４）に接続され、交流入力側が前記２次巻線側に接続される第２回路（２）と、
前記第１レグ（１２）の上下アームの接続点側と前記第２レグ（１３）の上下アームの接続点側との間に前記１次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線を介して接続されるインダクタンス手段（Ｌ）と、
前記第１又は第２レグ（１２又は１３）の上アームのスイッチング素子（Ｓ１又はＳ３）と前記第２又は第１レグ（１３又は１２）の下アームのスイッチング素子（Ｓ４又はＳ２）とを組にして交互にオンオフさせて前記第１、第２端子（Ｔ１とＴ２）側から入力される直流を交流に変換させて前記第１回路（１）から出力させ、前記組となるスイッチング素子（Ｓ１とＳ４又はＳ３とＳ２）を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグ（１２又は１３）の上アームのスイッチング素子（Ｓ１又はＳ３）と前記第２又は第１レグ（１３又は１２）の下アームのスイッチング素子（Ｓ４又はＳ２）のうち一方の前記スイッチング素子（Ｓ３又はＳ４）を他方の前記スイッチング素子（Ｓ２又はＳ１）より先にオフさせる制御回路（３）と、を備えたことを特徴とするコンバータであって、
前記ブリッジ接続回路の一方向性素子の２つ（Ｄ５、Ｄ６）は、スイッチ素子（Ｑ５，Ｑ６）と並列コンデンサ（Ｃ５，Ｃ６）を並列接続して構成されるスイッチング素子（Ｓ５，Ｓ６）がそれぞれ並列に接続され、
前記制御回路（３）は、
前記第１回路（１）のスイッチング素子（Ｓ１−Ｓ４）及び前記第２回路（２）のスイッチング素子（Ｓ５とＳ６）のオンとオフを制御する制御値（ＡＶＲ）に定期的に更新値（ΔＡＶＲ）を加算して更新し、前記第３及び第４端子（Ｔ３とＴ４）間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子（Ｔ１とＴ２）間側から入力される電圧、電流又は電力の検出値（ｔａｒｇｅｔ）が目標値（ｔａｒｇｅｔ＿ｒｅｆ）に近づくように制御しており、
前記検出値の変動が所定状態にあるときに前記変動に関わらず前記検出値を定常値とみなして前記制御値（ＡＶＲ）の更新を停止することを特徴とする。