(57)【要約】【課題】電気的な接続不良に応じたエラー処理を行うことができる画像形成装置を提供すること。【解決手段】制御部４０は、ステップＳ３で、逆バイアス駆動回路５９を駆動し、逆バイアス生成回路６０からクリーニング電圧を出力させる。また、制御部４０は、検出電圧Ｖloadが第１判定値Ｖth1以上であると判断すると、ステップＳ９以降の処理を実行する。これにより、検出電圧Ｖloadが第１判定値Ｖth1以上であると判断することに応じて、電気的な接続不良に応じたステップＳ１１，Ｓ１３を実行することができる。【選択図】図５
2019179162.tif 000002
【特許請求の範囲】
【請求項１】
帯電器と、
感光体と、
前記感光体と接触する負荷と、
前記帯電器に電圧を印加する帯電電圧印加回路と、
前記負荷に電圧を印加する負荷電圧印加回路と、
前記負荷電圧印加回路に流れる電流に応じた電圧と第１基準電圧との電位差である電圧値を示すアナログ信号を出力する電流検出回路と、
前記帯電電圧印加回路および前記負荷電圧印加回路を制御する制御部と、
前記帯電電圧印加回路、前記負荷電圧印加回路、および前記電流検出回路が前記第１基準電圧を基準の電圧として実装される第１基板と、
第２基準電圧を基準の電圧として前記制御部が実装される第２基板と、を備え、
前記制御部は、
前記アナログ信号を、前記第２基準電圧を基準とするデジタル信号に変換するＡＤ変換器を有し、
前記帯電電圧印加回路を駆動している状態で、前記電流検出回路から出力される前記アナログ信号を、前記ＡＤ変換器により前記デジタル信号に変換し、前記デジタル信号の値が第１所定値以上である場合、エラー処理を実行することを特徴とする画像形成装置。
【請求項２】
前記負荷は、転写ローラであり、
前記負荷電圧印加回路は、前記転写ローラへ印加する電圧であって、前記感光体に担持される現像剤の極性とは逆極性の電圧を生成する第１回路を有することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記負荷電圧印加回路は、
前記感光体に担持される現像剤の極性と同極性の電圧を生成する第２回路を有し、
前記制御部は、
前記第２回路が所定電圧値より大きい電圧を出力している状態における前記デジタル信号の値が前記第１所定値以上である場合、前記エラー処理を実行することを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記制御部は、
前記第２回路に前記所定電圧値より大きい電圧を出力させる制御信号を出力している状態で、前記デジタル信号の値が前記第１所定値以上である場合、前記エラー処理を実行することを特徴とする請求項３に記載の画像形成装置。
【請求項５】
前記制御部は、
前記帯電電圧印加回路を駆動し、前記第１回路の駆動を停止した状態で、前記第２回路に前記制御信号を出力し、前記デジタル信号の値が前記第１所定値以上である場合、前記エラー処理を実行することを特徴とする請求項４に記載の画像形成装置。
【請求項６】
前記制御部は、
前記帯電電圧印加回路を駆動し、前記第１回路の駆動を停止し、前記第２回路に予め設定された前記所定電圧値より大きい電圧を出力させる前記制御信号を出力している状態で、前記デジタル信号の値が前記第１所定値以上である場合、前記エラー処理を実行することを特徴とする請求項５に記載の画像形成装置。
【請求項７】
前記制御部は、
前記デジタル信号の値が前記第１所定値より小さい場合、前記第１回路の駆動を開始することを特徴とする請求項５または６に記載の画像形成装置。
【請求項８】
前記制御部は、
前記エラー処理において、
前記デジタル信号の値が前記第１所定値以上、且つ前記第１所定値より大きい第２所定値より小さい場合、当該デジタル信号の値を前記第１回路の制御にフィードバックすることを特徴とする請求項７に記載の画像形成装置。
【請求項９】
前記制御部は、
前記エラー処理において、
前記デジタル信号の値が前記第２所定値以上である場合、前記帯電電圧印加回路および前記負荷電圧印加回路をエラー停止することを特徴とする請求項７に記載の画像形成装置。
【請求項１０】
前記制御部は、
第１モードにおいて、前記帯電電圧印加回路および前記負荷電圧印加回路を駆動している状態で、前記デジタル信号の値が前記第１所定値以上である場合、前記エラー処理を実行し、
第２モードにおいて、前記帯電電圧印加回路および前記第２回路を駆動した状態における前記デジタル信号の値が前記第２所定値より小さい場合、前記第１回路の駆動を停止したままの状態で前記帯電電圧印加回路および前記第２回路の駆動を停止し、前記デジタル信号の値が前記第２所定値以上である場合、前記第１回路の駆動を停止したままの状態で前記帯電電圧印加回路および前記第２回路をエラー停止することを特徴とする請求項３から９の何れかに記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関するものである。
【背景技術】
【０００２】
特許文献１には、バイアス印加回路が転写ローラのローラ軸に印加する印加電圧を生成し、バイアス印加回路から転写ローラへ流れる電流値に応じてバイアス印加回路から出力される検出信号に基づいて、バイアス印加回路を制御部（ＣＰＵ）が制御する構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１８６９２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、制御部と、バイアス印加回路とが、異なる基板にそれぞれ実装される場合がある。この場合、例えば、一方の基板の基準電圧の端子と他方の基板の基準電圧の端子とが高抵抗で電気的に接続される接続不良が生じると、共通の電圧とされるべき基準電圧が２つの基板間で異なってしまう場合が生じる。
【０００５】
本願は、上記の課題に鑑み提案されたものであって、電気的な接続不良に応じたエラー処理を行うことができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書は、帯電器と、感光体と、感光体と接触する負荷と、帯電器に電圧を印加する帯電電圧印加回路と、負荷に電圧を印加する負荷電圧印加回路と、負荷電圧印加回路に流れる電流に応じた電圧と第１基準電圧との電位差である電圧値を示すアナログ信号を出力する電流検出回路と、帯電電圧印加回路および負荷電圧印加回路を制御する制御部と、帯電電圧印加回路、負荷電圧印加回路、および電流検出回路が第１基準電圧を基準の電圧として実装される第１基板と、第２基準電圧を基準の電圧として制御部が実装される第２基板と、を備え、制御部は、アナログ信号を、第２基準電圧を基準とするデジタル信号に変換するＡＤ変換器を有し、帯電電圧印加回路を駆動している状態で、電流検出回路から出力されるアナログ信号を、ＡＤ変換器によりデジタル信号に変換し、デジタル信号の値が第１所定値以上である場合、エラー処理を実行することを特徴とする画像形成装置を開示する。
【発明の効果】
【０００７】
本願に係る画像形成装置によれば、電気的な接続不良に応じたエラー処理を行うことができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係るレーザプリンタの断面図である。
【図２】第１基板および第２基板に実装される回路の電気的構成を示すブロック図である。
【図３】帯電電圧印加回路および転写電圧印加回路の回路図である。
【図４】検出電圧および転写端子電圧の波形図である。
【図５】印字制御処理のフローチャートである。
【図６】印字準備制御処理のフローチャートである。
【発明を実施するための形態】
【０００９】
以下、本願の一実施形態について図面を参照して説明する。図１は、本願に係る画像形成装置の実施形態であるモノクロレーザプリンタであるプリンタ１の断面図である。プリンタ１は、本体ケーシング２内の下部に配置されたトレイ４から供給されるシートに対し、画像形成部５にてトナー像を形成した後、定着器７にてそのトナー像を加熱して定着処理を行い、最後にシートを本体ケーシング２の上部に位置する排紙トレイ９に排紙する。なお、図１では、紙面右側を装置の前側と規定し、装置を前側から見た場合に左手に来る側（紙面手前側）を左側と規定して、前後、左右及び上下の各方向を定義する。
【００１０】
画像形成部５は、スキャナ部１１、現像カートリッジ１３、感光体ドラム１７、帯電器１８、転写ローラ１９等を含む。スキャナ部１１は、本体ケーシング２内の上方に配置されており、レーザ発光部（不図示）から発射されたレーザ光を、不図示のポリゴンミラー、反射鏡、レンズ等を介して感光体ドラム１７の表面上に高速走査にて照射させる。
【００１１】
現像カートリッジ１３は、プリンタ１の本体に対して着脱可能に構成されており、その内部にはアジテータ１４を有し、トナーを収容している。アジテータ１４は内部に収容されたトナーを攪拌する。また、現像カートリッジ１３は、現像ローラ２１及び供給ローラ２３を備え、現像ローラ２１及び供給ローラ２３は互いに対向した状態で設けられている。現像ローラ２１のローラ軸２１ａには、現像電圧印加回路５４（図２）から現像電圧が印加される。また、現像ローラ２１は、感光体ドラム１７と対向した状態で配置されている。現像カートリッジ１３内のトナーは、供給ローラ２３の回転により現像ローラ２１に供給され、現像ローラ２１に担持される。
【００１２】
感光体ドラム１７の後方側の上方には、帯電器１８が間隔を隔てて配置されている。帯電器１８は、帯電ワイヤ１８ａおよびグリッド部１８ｂを有するスコロトロン型の帯電器である。帯電ワイヤ１８ａは帯電電圧印加回路５１（図２）から帯電電圧が印加される。また、感光体ドラム１７の回転軸は接地される。また、感光体ドラム１７の下方には、転写ローラ１９が感光体ドラム１７に対向して配置されて構成されている。転写ローラ１９は、金属製のローラ軸１９ａに例えば導電性のゴムが被覆されている。転写ローラ１９のローラ軸１９ａには、転写電圧印加回路５２（図２）から転写電圧が印加される。感光体ドラム１７は、回転しつつ、帯電器１８によって表面が一様に、正極性に帯電される。次いで、スキャナ部１１からのレーザ光により感光体ドラム１７の表面上に静電潜像が形成される。その後、感光体ドラム１７と接触して回転する現像ローラ２１上に担持されているトナーが、感光体ドラム１７の表面上の静電潜像に供給されて担持されることによって、感光体ドラム１７の表面上にトナー像が形成される。形成されたトナー像は、シートが感光体ドラム１７と転写ローラ１９との間を通る間に、転写ローラ１９に印加される転写バイアスによって、シートに転写される。
【００１３】
定着器７は、画像形成部５に対してシートの搬送方向の下流側（プリンタ１内における後方側）に配置され、定着ローラ２７、定着ローラ２７を押圧する加圧ローラ２９等を含む。定着ローラ２７は回転し、シートに転写されたトナーを加熱しつつ、シートに搬送力を付与する。一方、加圧ローラ２９は、シートを定着ローラ２７側に押圧しながら従動回転する。
【００１４】
表示部３は、例えば液晶ディスプレイを備え、本体ケーシング２の上部に設けられ、プリンタ１の各種情報を表示する。
【００１５】
次に、図２を用いて、画像形成部５に係る電気的構成について説明する。プリンタ１は上記の構成の他に、制御部４０、高圧出力部５０、およびメインモータ２０等を有する。第２基板４１に制御部４０が実装されており、第１基板４３に高圧出力部５０が実装されている。制御部４０はＣＰＵ３３、メモリ３４、ＡＳＩＣ（Application Specific Integrated Circuit）３５などを含む。ＣＰＵ３３はメモリ３４に記憶されている各種のプログラムを実行することによって、給紙部１０（図１）、画像形成部５（図１）、および高圧出力部５０等を制御する。メモリ３４には制御プログラム、後述する印字制御プログラム、印字準備制御プログラム、および各種のデータなどが記憶されている。ＡＳＩＣ３５はＣＰＵ３３と高圧出力部５０とを中継する。
【００１６】
メインモータ２０は電動モータであり、ＡＳＩＣ３５に制御される。メインモータ２０の駆動力が、感光体ドラム１７および転写ローラ１９などの各ローラに伝達されて、各ローラは回転する。
【００１７】
高圧出力部５０は帯電電圧印加回路５１、転写電圧印加回路５２、転写電流検出回路５３、および現像電圧印加回路５４などを含む。制御部４０および高圧出力部５０は夫々第２基板４１および第１基板４３に各々の接地電圧を基準の電圧として実装されている。第２基板４１と第１基板４３とは、ＦＦＣ（Flexible Flat Cable）４２にて電気的に接続されており、ＦＦＣ４２に含まれる信号線を介して種々の信号の送受が行われる。帯電電圧印加回路５１、転写電圧印加回路５２、および現像電圧印加回路５４は夫々、第１基板４３に設けられた出力端子である端子Ｔ５，Ｔ６，Ｔ７に、帯電電圧、転写電圧、現像電圧を出力する。端子Ｔ５〜Ｔ７は、夫々帯電器１８の帯電ワイヤ１８ａ、転写ローラ１９のローラ軸１９ａ、現像ローラ２１のローラ軸２１ａに電気的に接続されている。これにより、帯電ワイヤ１８ａ、転写ローラ１９のローラ軸１９ａ、および、現像ローラ２１のローラ軸２１ａに、夫々帯電電圧、転写電圧、および現像電圧が印加される。
【００１８】
第２基板４１および第１基板４３は、夫々、本体ケーシング２（図１）に設けられた板金であるプレート（不図示）にねじ（不図示）により固定される。図２の接地回路部４５は、接地に係る接続関係を等価回路として示したものである。第２基板４１には、ＦＦＣ４２の端子である端子Ｔ１とねじと導通する端子である端子Ｔ２が設けられている。端子Ｔ１と端子Ｔ２とは、第２基板４１にて電気的に接続されており、第２基板４１において接地電圧の端子として機能する。同様に、第１基板４３には、ＦＦＣ４２の端子である端子Ｔ３とねじと導通する端子である端子Ｔ４が設けられている。端子Ｔ３と端子Ｔ４とは、第１基板４３にて電気的に接続されており、第１基板４３において接地電圧の端子として機能する。
【００１９】
ＦＦＣ４２には端子Ｔ１と端子Ｔ３とを接続するＧＮＤ線４４が含まれる。抵抗Ｒ１は、ＧＮＤ線４４の配線抵抗を示している。また、上記したように、端子Ｔ２，Ｔ４は、ねじを介してプレートに接続されることにより、接地されている。抵抗Ｒ２，Ｒ３はねじの抵抗を含む接続抵抗を示している。ここで、ねじによる締結が十分であれば、抵抗Ｒ２，Ｒ３の抵抗値は十分小さく、端子Ｔ１〜Ｔ４は略同電位とされる。しかしながら、例えばプリンタ１が搬送されたことなどにより、ねじに緩みが生じ、ねじによる締結が不十分となる電気的な接続不良が生じる場合がある。例えば、第１基板４３を固定するねじが緩んだ場合には、抵抗Ｒ３の抵抗値は大きくなり、高圧出力部５０の駆動に応じて、端子Ｔ３，Ｔ４に電流が流れ込むと、端子Ｔ１，Ｔ２の電位に対して、端子Ｔ３，Ｔ４の電位が高くなってしまう。後述する、印字制御処理および印刷準備制御処理は、このような電気的な接続不良が考慮された制御である。尚、端子Ｔ１，Ｔ３はＧＮＤ線４４を介して電気的に接続されているものの、大きな電流を流すことは想定されていないため、抵抗Ｒ１の抵抗値は、ねじが十分締結された場合の抵抗Ｒ２，Ｒ３の抵抗値よりも大きい。このため、電気的な接続不良が生じた場合に生じる端子Ｔ１，Ｔ２と端子Ｔ３，Ｔ４との電位差を、ＧＮＤ線４４を介した接続によって解消することは困難である。
【００２０】
次に、図３を用いて、帯電電圧印加回路５１、転写電圧印加回路５２、および転写電流検出回路５３の回路構成について説明する。ＡＳＩＣ３５は、ＡＤ変換器３６およびポートＰ１〜Ｐ４などを含む。ポートＰ１〜Ｐ３は出力ポートであり、ポートＰ４は入力ポートである。帯電電圧印加回路５１は、帯電電圧駆動回路５５および帯電電圧生成回路５６などを含む。帯電電圧生成回路５６はトランス６１、ダイオードＤ１、コンデンサＣ１、および抵抗Ｒ４などを含む。トランス６１の２次側巻線の一端子はダイオードＤ１のアノードに接続され、他端子はコンデンサＣ１を介してダイオードＤ１のカソードおよび端子Ｔ５に接続される。また、コンデンサＣ１に抵抗Ｒ４が並列接続されている。転写電圧印加回路５２は、順バイアス駆動回路５７、順バイアス生成回路５８、逆バイアス駆動回路５９、および逆バイアス生成回路６０などを含む。順バイアス生成回路５８はトランス６２、ダイオードＤ２、コンデンサＣ２、および抵抗Ｒ５などを含む。トランス６２の２次側巻線の一端子はダイオードＤ２のカソードに接続され、他端子はコンデンサＣ２を介してダイオードＤ２のアノードおよび端子Ｔ６に接続されている。また、コンデンサＣ２に抵抗Ｒ５が並列接続されている。逆バイアス生成回路６０はトランス６３、ダイオードＤ３、コンデンサＣ３、および抵抗Ｒ６などを含む。トランス６３の２次側巻線の一端子はダイオードＤ３のアノードに接続され、他端子はコンデンサＣ３を介してダイオードＤ３のカソードに接続されている。また、コンデンサＣ３に抵抗Ｒ６が並列接続されている。転写電流検出回路５３は抵抗Ｒ７を含み、抵抗Ｒ５〜Ｒ７は端子Ｔ６と接地電圧との間に、この順に直列接続されている。ここで、抵抗Ｒ５と抵抗Ｒ６との接続線をノードＮ１と称する。抵抗Ｒ６と抵抗Ｒ７との接続点はポートＰ４に接続されており、抵抗Ｒ７に誘起される検出電圧が信号Ｓｉｇ４としてポートＰ４に入力される。ＡＤ変換器３６は、入力されるアナログ信号である信号Ｓｉｇ４をデジタル信号にＡＤ変換する。ここで、転写電圧印加回路５２の駆動に応じて抵抗Ｒ７に流れる電流を電流Ｉｔと称する。
【００２１】
ＡＳＩＣ３５は帯電電圧駆動回路５５へのＰＷＭ（Pulse Width Modulation）制御信号である信号Ｓｉｇ１を生成し、ポートＰ１から出力する。帯電電圧駆動回路５５は、入力される信号Ｓｉｇ１に基づいて、トランス６１の１次側巻線に流れる電流を制御する。これにより、トランス６１の１次側巻線に流れる電流が断続して、トランス６１の２次側巻線に電圧が誘起される。トランス６１の２次側巻線に誘起された電圧はダイオードＤ１、コンデンサＣ２により整流平滑化され帯電電圧が生成される。生成された帯電電圧は端子Ｔ５を介して帯電ワイヤ１８ａへ印加される。
【００２２】
転写電圧印加回路５２についても同様である。即ち、ＡＳＩＣ３５は順バイアス駆動回路５７へのＰＷＭ制御信号である信号Ｓｉｇ２を生成し、ポートＰ２から出力する。順バイアス駆動回路５７は、入力される信号Ｓｉｇ２に基づいて、順バイアス生成回路５８のトランス６２を制御する。これにより、感光体ドラム１７に担持されるトナーと逆極性の電圧である、負電圧の転写電圧が生成される。生成された転写電圧は端子Ｔ６を介して転写ローラ１９のローラ軸１９ａに印加される。また、ＡＳＩＣ３５は逆バイアス駆動回路５９へのＰＷＭ制御信号である信号Ｓｉｇ３を生成し、ポートＰ３から出力する。逆バイアス駆動回路５９は、入力される信号Ｓｉｇ３に基づいて、逆バイアス生成回路６０のトランス６３を制御する。これにより、感光体ドラム１７に担持されるトナーと同極性の電圧である、正電圧の電圧が生成され、ノードＮ１に出力される。
【００２３】
次に、画像形成時の転写電圧印加回路５２の動作概要について図４を用いて説明する。図４は、信号Ｓｉｇ４とされる検出電圧と、端子Ｔ６の電圧である転写端子電圧との、横軸を時間とする波形の模式図である。図４の期間ＴＤ３が、上記の感光体ドラム１７に形成されたトナー像をシートに転写するために転写ローラ１９のローラ軸１９ａに転写電圧が印加される期間である。期間ＴＤ３では、転写ローラ１９のローラ軸１９ａには、転写電圧印加回路５２により例えば−８ｋＶ程度の転写電圧が印加される。また、期間ＴＤ３において、感光体ドラム１７の表面は、帯電器１８により例えば５００〜８７０Ｖ程度に正帯電されている。このため、感光体ドラム１７から端子Ｔ６を介して転写電圧印加回路５２にリーク電流が流入する。ところで、順バイアス駆動回路５７は、端子Ｔ６を介してリーク電流が流入されると、信号Ｓｉｇ２に基づくトランス６２の制御が不可能となってしまう構成とされている。そこで制御部４０は、順バイアス駆動回路５７を起動させるのに先立って、詳しくは期間ＴＤ３の開始より前の時点から、逆バイアス生成回路６０に正電圧を出力させる。これにより、転写ローラ１９のローラ軸１９ａには正電圧が印加され、転写ローラ１９のローラ軸１９ａの電位は、感光体ドラム１７の電位よりも高くなるため、リーク電流が転写電圧印加回路５２に端子Ｔ６を介して流れ込むのが抑制される。これにより、端子Ｔ６を介したリーク電流の流入による、順バイアス駆動回路５７によるトランス６２の制御が不可能となってしまう不具合の発生が抑制される。尚、期間ＴＤ３では、逆バイアス生成回路６０による正電圧の出力が継続される。また、期間ＴＤ３では、電流Ｉｔの電流値が目標電流値となるように順バイアス駆動回路５７が制御される。具体的には、電流Ｉｔが抵抗Ｒ７を流れることにより誘起される検出電圧である信号Ｓｉｇ４に基づき、目標電流に対応する目標電圧Ｖtgbとなるように、信号Ｓｉｇ２が出力される。以下に説明において、期間ＴＤ３にて行われる制御を転写電圧制御と記載する場合がある。
【００２４】
期間ＴＤ３の前の期間ＴＤ２では、電流Ｉｔの電流値が所定値以下となるように、逆バイアス生成回路６０の出力電圧の調整が行われる。上記のように、リーク電流が抵抗Ｒ７に流れ込むのを抑制するために、逆バイアス生成回路６０に正電圧を出力させる。ここで、逆バイアス生成回路６０の出力電圧は、リーク電流が抵抗Ｒ７に流れ込まない程度に高い電圧であれば良い。そこで、期間ＴＤ２では、逆バイアス生成回路６０の出力電圧を次第に上昇させ、抵抗Ｒ７に流れる電流が所定値以下となることに応じて、出力電圧の上昇を停止し、出力電圧を固定する制御が行われる。これにより、出力電圧は必要以上に高い電圧とされないため、省電力とすることができる。具体的には、電流Ｉｔが抵抗Ｒ７を流れることにより誘起される検出電圧である信号Ｓｉｇ４に基づき、目標電流に対応する目標電圧Ｖtgaとなるように、制御された信号Ｓｉｇ２が出力される。尚、期間ＴＤ３では、期間ＴＤ２にて固定された出力電圧とされる信号Ｓｉｇ２が出力される。以下に説明において、期間ＴＤ２にて行われる制御を耐流入電流制御と記載する場合がある。
【００２５】
期間ＴＤ２の前の期間ＴＤ１は、クリーニング動作が行われる期間である。期間ＴＤ１では、逆バイアス生成回路６０から正電圧が出力され、転写ローラ１９のローラ軸１９ａには、正電圧が印加される。これにより、転写ローラ１９に付着したトナーが感光体ドラム１７に電気的に吐出され、感光体ドラム１７に残存していた残存トナーとともに現像ローラ２１により回収される。期間ＴＤ１にて出力される電圧をクリーニング電圧と称する。
【００２６】
ところで、上記のように、端子Ｔ４にて電気的な接続不良が生じた場合、端子Ｔ３,Ｔ４の電位は端子Ｔ１，Ｔ２の電位よりも高くなることになる。この場合、ＡＤ変換器３６は、第２基板４１の接地電圧である端子Ｔ１，Ｔ２の電位を基準としてＡＤ変換するため、ＡＤ変換器３６から出力される検出電圧を示すデジタル値は接続不良が生じていない場合よりも高くなる。次に説明する印字制御処理を実行しない場合、ＡＳＩＣ３５は、検出電圧が高くなると、電流Ｉｔがより流れていると認識するため、期間ＴＤ２にておいて、逆バイアス生成回路６０の出力電圧を高くする制御がなされてしまう。つまり、実際には電流Ｉｔが流れていないにもかかわらず、逆バイアス生成回路６０の出力電圧は高く制御されてしまう。次に説明する印字制御処理によれば、端子Ｔ４にて電気的な接続不良が生じた場合にも、転写電圧印加回路５２を適切に制御することができる。
【００２７】
第１モードにおいて、制御部４０は、印刷ジョブを受け付けると、所定のタイミングで、図５に示す印字制御処理を開始する。まず、制御部４０は、信号Ｓｉｇ１を出力して帯電電圧印加回路５１に帯電電圧の出力を開始させる（Ｓ１）。次に、制御部４０は、メインモータ２０の回転を開始させ、信号Ｓｉｇ３を出力して逆バイアス生成回路６０にクリーニング電圧の出力を開始させる（Ｓ３）。ここで、クリーニング電圧は、逆バイアス生成回路６０の最大出力値とされ、制御部４０は逆バイアス生成回路６０の出力が最大となるデューティ比の信号Ｓｉｇ３を出力する。次に、制御部４０は、信号Ｓｉｇ４に基づき、検出電圧が第１判定値Ｖth1以上であるか否かを判断する（Ｓ５）。尚、ここでの検出電圧とは、信号Ｓｉｇ４がＡＤ変換器３６によりＡＤ変換された後の電圧を示し、以後、検出電圧Ｖloadと称する。クリーニング電圧が端子Ｔ６に印加されている状態では、クリーニング電圧は十分高いため、感光体ドラム１７から転写電圧印加回路５２へのリーク電流の流れ込みが少ない状態である。従って、端子Ｔ６の電圧は略クリーニング電圧とされる。一方、例えば端子Ｔ６の電圧が十分高くなく、リーク電流が端子Ｔ６に流れ込む状態であると、端子Ｔ６の電圧はリーク電流の電流量により変動し、検出電圧もリーク電流の電流量に応じた値となる。ここで、クリーニング電圧が端子Ｔ６に印加されている状態における検出電圧Ｖloadを第１判定値Ｖth1と判断することで、接続不良であるか否かを精度良く判断することができる。クリーニング電圧が出力されている状態における検出電圧Ｖloadの値は、端子Ｔ６およびノードＮ１の電圧が抵抗Ｒ６，Ｒ７，Ｒ１〜Ｒ３により分圧された、抵抗Ｒ７，Ｒ１〜Ｒ３にかかる電圧となる。従って、抵抗Ｒ３が大きいほど、検出電圧Ｖloadの値は大きい値となる。
【００２８】
検出電圧Ｖloadが第１判定値Ｖth1以上でないと判断することに応じて（Ｓ５：ＮＯ）、第１基板４３における接地電圧と第２基板４１との接地電圧との電位差は耐流入電流制御および転写電圧制御に対して規定の制御を実行可能な範囲内であるため、制御部４０は、耐流入電流制御における目標電圧Ｖtgaを予めメモリ３４に記憶されているデフォルトの電圧値である電圧Ｖａに設定する。また、制御部４０は、転写電圧制御における目標電圧Ｖtgbを予めメモリ３４に記憶されているデフォルトの電圧値である電圧Ｖｂに設定し（Ｓ７）、ステップＳ１５へ進む。
【００２９】
一方、検出電圧Ｖloadが第１判定値Ｖth1以上であると判断することに応じて（Ｓ５：ＹＥＳ）、制御部４０は、検出電圧Ｖloadは第２判定値Ｖth2以上であるか否かを判断する（Ｓ９）。尚、第２判定値Ｖth2は第１判定値Ｖth1よりも大きい値である。検出電圧Ｖloadが第２判定値Ｖth2以上でないと判断することに応じて（Ｓ９：ＮＯ）、第１基板４３における接地電圧と第２基板４１との接地電圧との電位差は耐流入電流制御および転写電圧制御を実行可能な範囲内であるため、制御部４０は、耐流入電流制御における目標電圧Ｖtgaを検出電圧Ｖloadに設定する。また、制御部４０は、転写電圧制御における目標電圧Ｖtgbを、検出電圧Ｖloadから電圧Ｖａを減算した値を電圧Ｖｂに加算した値に設定する（Ｓ１３）。これにより、電気的な接続不良により第１基板４３における接地電圧の電位が第２基板４１との接地電圧の電位よりも高くなった場合にも、第１基板４３における接地電圧を検出電圧Ｖloadであるとみなすことで、この後に実行される耐流入電流制御および転写電圧制御を目標通りに行うことができる。制御部４０は、ステップＳ１３の実行後、ステップＳ１５へ進む。
【００３０】
一方、検出電圧Ｖloadが第２判定値Ｖth2以上であると判断することに応じて（Ｓ９：ＹＥＳ）、第１基板４３における接地電圧と第２基板４１との接地電圧との電位差が大きく、耐流入電流制御および転写電圧制御を実行することができないため、帯電電圧生成回路５６および転写電圧印加回路５２をエラー停止し、表示部３にエラーメッセージを表示させる（Ｓ１１）。ここで、エラー停止とは例えば、信号Ｓｉｇ１，Ｓｉｇ３をロウレベルにし、以後の高圧出力部５０の駆動をエラー解除されるまで中断する処理である。尚、第１判定値Ｖth1および第２判定値Ｖth2は、実験などにより求められ、予めメモリ３４に記憶されている。また、ステップＳ１の実行からＳ１５の実行前までの処理は、図４の期間ＴＤ１に実行される処理である。
【００３１】
ステップＳ１５では、信号Ｓｉｇ３を出力して逆バイアス駆動回路５９および逆バイアス生成回路６０の駆動を開始させ、耐流入電流制御を行う（Ｓ１５）。尚、ステップＳ１５は図４の期間ＴＤ２に実行される処理である。ステップＳ１５では、検出電圧Ｖloadが目標電圧Ｖtgaとなったと判断されると、この時のデューティ比の信号Ｓｉｇ３の出力がステップＳ１９まで継続される。次に、制御部４０は、信号Ｓｉｇ２を出力して、目標電圧Ｖtgbとする順バイアス駆動回路５７および順バイアス生成回路５８の制御を行う（Ｓ１７）。これにより、転写ローラ１９のローラ軸１９ａには転写電圧が印加される。尚、ステップＳ１７は図４の期間ＴＤ３に実行される処理である。
【００３２】
次に、信号Ｓｉｇ１，Ｓｉｇ２をロウレベルとすることで、帯電電圧駆動回路５５および順バイアス駆動回路５７の駆動を停止する（Ｓ１９）。次に、制御部４０は、ステップＳ３と同様に、逆バイアス生成回路６０にクリーニング電圧を出力させる（Ｓ２１）。次に、信号Ｓｉｇ３をロウレベルとすることで、逆バイアス駆動回路５９の駆動を停止させ（Ｓ２３）、印字制御処理を終了する。
【００３３】
次に、図６を用いて、印字準備制御処理について説明する。第２モードにおいて、制御部４０は、プリンタ１の電源がオンされると、印字準備制御処理を開始する。尚、印字準備制御処理は、画像形成処理に先立って実行される処理であり、例えばアジテータ１４を回転させるなどの画像形成の準備動作を行うための処理である。印字制御処理と同様の処理ステップには同じ符号を付し、詳細な説明は適宜、省略する。
【００３４】
まず、制御部４０は、ステップＳ１，Ｓ３を実行する。メインモータ２０の回転によりアジテータ１４が回転する。次に、制御部４０は、検出電圧Ｖloadは第２判定値Ｖth2以上であるか否かを判断する（Ｓ９）。検出電圧Ｖloadが第２判定値Ｖth2以上であると判断することに応じて（Ｓ９：ＹＥＳ）、帯電電圧生成回路５６および転写電圧印加回路５２の駆動をエラー停止し、表示部３にエラーメッセージを表示させる（Ｓ１１）。一方、検出電圧Ｖloadが第２判定値Ｖth2以上でないと判断することに応じて（Ｓ９：ＮＯ）、電気的な接続不良は生じていないため、帯電電圧生成回路５６、順バイアス駆動回路５７、および逆バイアス駆動回路５９の駆動を停止し、印字準備制御処理を終了する。尚、制御部４０は、印字準備制御処理の終了後、印刷ジョブを受け付ける待機状態となる。このように、印字準備制御処理の実行により、画像形成の前に、電気的な接続不良を検出することができる。
【００３５】
ここで、プリンタ１は画像形成装置の一例であり、転写ローラ１９は負荷の一例であり、転写電圧印加回路５２は負荷電圧印加回路の一例であり、転写電流検出回路５３は電流検出回路の一例である。また、トナーは現像剤の一例である。順バイアス駆動回路５７および順バイアス生成回路５８は第１回路の一例であり、逆バイアス駆動回路５９および逆バイアス生成回路６０は第２回路の一例である。また、第１基板４３の接地電圧は第１基準電圧の一例であり、第２基板４１の接地電圧は第２基準電圧の一例である。
また、ステップＳ９〜Ｓ１３はエラー処理の一例であり、第１判定値Ｖth1は第１所定値の一例であり、第２判定値Ｖth2は第２所定値の一例であり、クリーニング電圧は所定電圧値より大きい電圧の一例であり、信号Ｓｉｇ３は制御信号の一例である。印字制御処理が実行されるモードが第１モードの一例であり、印字準備制御処理が実行されるモードが第２モードの一例である。
【００３６】
以上、説明した実施形態によれば、以下の効果を奏する。
制御部４０は、ステップＳ３にて、逆バイアス駆動回路５９を駆動し、逆バイアス生成回路６０からクリーニング電圧を出力させる。また、制御部４０は、検出電圧Ｖloadが第１判定値Ｖth1以上であると判断すると、ステップＳ９以降の処理を実行する。これにより、検出電圧Ｖloadが第１判定値Ｖth1以上であると判断することに応じて、電気的な接続不良に応じたステップＳ１１，Ｓ１３を実行することができる。例えば第１基板４３と本体ケーシング２に設けられたプレートとの電気的な接続不良が生じた場合には、第１基板４３の接地電圧と、第２基板４１の接地電圧とで電位差が生じる。この場合、この電位差に応じて、検出電圧Ｖloadは接続不良が生じていない場合の値よりも大きな電圧値となる。このため、検出電圧Ｖloadが第１判定値Ｖth1以上であると判断する場合には、接続不良が生じていると判断することができる。帯電電圧印加回路５１を駆動している状態で、感光体ドラム１７に接触する転写ローラ１９に流れる電流を検出する転写電流検出回路５３から出力される信号Ｓｉｇ４の値は、第１基板４３の接地電圧と、第２基板４１の接地電圧との電位差を反映した値となる。従って、信号Ｓｉｇ４に基づき、ＡＤ変換器３６から出力される検出電圧を示すデジタル値が第１判定値Ｖth1以上であると判断する場合には、接続不良が生じていると判断することができる。
【００３７】
また、転写電圧印加回路５２は、感光体ドラム１７に担持されるトナーの極性とは逆極性の電圧を生成する順バイアス駆動回路５７および順バイアス生成回路５８を有する。また、転写電圧印加回路５２は、感光体ドラム１７に担持されるトナーの極性と同極性の電圧を生成する逆バイアス駆動回路５９および逆バイアス生成回路６０を有する。制御部４０は、ステップＳ３にて、逆バイアス駆動回路５９を駆動し、逆バイアス生成回路６０からクリーニング電圧を出力させる制御信号である、信号Ｓｉｇ３を出力している状態における検出電圧Ｖloadを接続不良が生じているか否かの判断に用いる。これにより、接続不良が生じているか否かを精度良く判断することができる。転写ローラ１９のローラ軸１９ａにクリーニング電圧が印加されている状態では、感光体ドラム１７から転写電圧印加回路５２へのリーク電流の流れ込みが少ない状態であり、端子Ｔ６の電圧は、信号Ｓｉｇ３に応じたクリーニング電圧とされている。この状態で、検出電圧Ｖloadが第１判定値Ｖth1以上である場合には、第１基板４３の接地電圧と、第２基板４１の接地電圧とに電位差が生じていると判断することができる。
【００３８】
また、制御部４０は、帯電電圧印加回路５１を駆動し、順バイアス駆動回路５７の駆動を停止した状態で、ステップＳ３にて順バイアス生成回路５８にクリーニング電圧を出力させるための制御信号である信号Ｓｉｇ３を逆バイアス駆動回路５９に出力した状態における検出電圧Ｖloadを接続不良が生じているか否かの判断に用いる。これにより、帯電電圧駆動回路５５を駆動し、順バイアス駆動回路５７の駆動を停止した状態で、ステップＳ３にて順バイアス生成回路５８にクリーニング電圧を出力させるための制御信号である信号Ｓｉｇ３を逆バイアス駆動回路５９に出力した状態で、接続不良が生じているか否かの判断を行うことができる。
【００３９】
また、制御部４０は、ステップＳ９にて、検出電圧Ｖloadが第２判定値Ｖth2より小さいと判断すると、ステップＳ１５にて、順バイアス駆動回路５７および順バイアス生成回路５８の駆動を開始する。これにより、検出電圧Ｖloadが第２判定値Ｖth2より小さい場合に、順バイアス駆動回路５７および順バイアス生成回路５８の駆動を開始することができる。
【００４０】
また、制御部４０は、ステップＳ９にてＮＯと判断した場合、つまり、検出電圧Ｖloadが第１判定値Ｖth1以上、第２判定値Ｖth2より小さい場合、ステップＳ１７における目標電圧Ｖtgbを、検出電圧Ｖloadを反映した値とすることで、順バイアス駆動回路５７の制御に検出電圧Ｖloadをフィードバックする。これにより、第１基板４３の接地電圧と、第２基板４１の接地電圧とに電位差が生じている場合にも、この電位差をフィードバックして順バイアス駆動回路５７を制御することができる。
【００４１】
また、制御部４０は、ステップＳ９にて、検出電圧Ｖloadが第２判定値Ｖth2以上であると判断すると、ステップＳ１１にて、帯電電圧生成回路５６および転写電圧印加回路５２をエラー停止する。これにより、第１基板４３の接地電圧と、第２基板４１の接地電圧とで電位差が大きい場合には、エラー停止することができる。
【００４２】
また、制御部４０は、印刷準備処理におけるステップＳ９にて、ＮＯと判断することに応じて、ステップＳ３１を実行し、ＹＥＳと判断することに応じて、帯電電圧駆動回路５５および順バイアス駆動回路５７をエラー停止する。これにより、印刷準備処理にて、電気的な接続不良が生じているか否かを判断することができる。
【００４３】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、上記では、負荷の一例として転写ローラ１９、負荷電圧印加回路の一例として、転写電圧印加回路５２を例示したが、これに限定されない。例えば、現像電圧印加回路５４の出力を検出する電流検出回路構成を備える場合には、現像ローラ２１を負荷として、現像電圧印加回路５４を負荷電圧印加回路としても良い。また、プリンタ１が、例えば、感光体ドラム１７に残存するトナーをクリーニングするためのクリーニング電圧生成回路および電流検出回路を備える場合には、クリーニング電圧生成回路を負荷電圧印加回路としても良い。
【００４４】
また、上記では、転写電圧印加回路５２が、逆バイアス駆動回路５９および逆バイアス生成回路６０を備える構成を例示したが、例えば、逆バイアス駆動回路５９および逆バイアス生成回路６０に替えて、転写電圧印加回路５２が、例えばツェナーダイオードを含む、固定の正電圧の出力電圧を出力する回路を備える構成にも適用することができる。この場合には、クリーニング電圧の出力および耐流入電流制御が行われない。そこで、この構成の場合には、印字制御処理にて、ステップＳ１の実行後、メインモータ２０の回転を開始させ、ステップＳ３、Ｓ１５、Ｓ２１、Ｓ２３をスキップする構成とすると良い。また、ステップＳ７，Ｓ９にて、目標電圧Ｖtgaの設定の処理を行わない構成とすると良い。また、印字準備制御処理にて、ステップＳ１の実行後、メインモータ２０の回転を開始させ、ステップＳ３をスキップする構成とすると良い。
【００４５】
また、上記では、転写電圧印加回路５２が、逆バイアス駆動回路５９および逆バイアス生成回路６０を備える構成を例示したが、正電圧の出力電圧を出力する回路を備えない構成にも適用することができる。この場合、順バイアス駆動回路５７および順バイアス生成回路５８が駆動されていない状態の検出電圧Ｖloadが判定値以上である否かを判断する構成とすると良い。順バイアス駆動回路５７および順バイアス生成回路５８が駆動されていない状態の検出電圧Ｖloadは、帯電された感光体ドラム１７の表面から、端子Ｔ６を介し、接地されている端子Ｔ３，Ｔ４に流れ込むリーク電流の電流量および抵抗Ｒ１〜Ｒ３の抵抗値に応じた値となるため、電気的な接続不良が生じているか否かを判断することができる。また、例えば、順バイアス駆動回路５７および順バイアス生成回路５８を駆動させた状態の検出電圧Ｖloadが判定値以上である否かを判断する構成としても良い。順バイアス駆動回路５７および順バイアス生成回路５８を駆動させた状態の検出電圧Ｖloadは、電流Ｉｔに応じた値であり、且つ抵抗Ｒ３の抵抗値に応じた値となるため、電気的な接続不良が生じているか否かを判断することができる。
【００４６】
また、上記では、ステップＳ３において、クリーニング電圧を出力した状態における検出電圧Ｖloadを電気的な接続不良が生じているか否かの判断に使用する構成を説明したが、これに限定されない。例えば、期間ＴＤ２における検出電圧Ｖloadを用いる構成としても良いし、別途、検出電圧Ｖloadを検出する期間を設ける構成としても良い。
【００４７】
また、ステップＳ１１の処理内容は、上記に限定されない。例えば、高圧出力部５０への電源電圧の供給を停止しても良いし、シートの搬送を中止しても良い。
【符号の説明】
【００４８】
１  プリンタ
１７  感光体ドラム
１８  帯電器
１９  転写ローラ
３６  ＡＤ変換器
４０  制御部
４１  第２基板
４３  第１基板
５１  帯電電圧印加回路
５２  転写電圧印加回路
５３  転写電流検出回路
５７  順バイアス駆動回路
５８  順バイアス生成回路
５９  逆バイアス駆動回路
６０  逆バイアス生成回路
【図１】
2019179162.tif 000003
【図２】
2019179162.tif 000004
【図３】
2019179162.tif 000005
【図４】
2019179162.tif 000006
【図５】
2019179162.tif 000007
【図６】
2019179162.tif 000008