(57)【要約】【課題】インタフェース信号のレベル変換を行わずに、様々なインタフェース電圧のサブ基板を接続可能な電子装置を提供すること。【解決手段】インタフェース信号の電流駆動能力とインタフェース電圧を設定可能な本体基板１０を備える電子装置１であって、本体基板１０は、供給されるインフェース電圧を用いて、インタフェース信号を送受信可能なＩＣ１１と、ＩＣ１１にインタフェース電圧を供給可能な第１電圧供給部１０１と、インタフェース電圧としての第１電圧を生成する第１電圧生成部１２１と、第１電圧供給部１０１と第１電圧生成部１２１との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部１３と、ＩＣ１１のインフェース信号の電流駆動能力を設定可能な駆動能力設定部１０２と、電源接続部１３と駆動能力設定部１０２のデフォルト設定を指示するデフォルト指示部１４と、を備える。【選択図】図１
2019179479.tif 000002
【特許請求の範囲】
【請求項１】
インタフェース信号の電流駆動能力を設定可能な本体基板を備える電子装置であって、
前記本体基板は、
供給されるインタフェース電圧を用いて、インタフェース信号を送受信可能なＩＣと、
前記ＩＣにインタフェース電圧を供給可能な第１電圧供給部と、
インタフェース電圧としての第１電圧を生成する第１電圧生成部と、
前記第１電圧供給部と前記第１電圧生成部との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部と、
前記ＩＣのインタフェース信号の電流駆動能力を設定可能な駆動能力設定部と、
前記電源接続部と前記駆動能力設定部のデフォルト設定を指示するデフォルト指示部と、
を備える電子装置。
【請求項２】
前記本体基板に接続されると共に、前記本体基板から電圧を供給されるサブ基板を更に備え、
前記サブ基板は、
前記インタフェース信号を送受信可能な処理部と、
前記ＩＣのインタフェース信号の電流駆動能力の設定を指示する駆動能力指示部と、
を備え、
前記駆動能力設定部は、前記駆動能力指示部によって指示された電流駆動能力を前記ＩＣのインタフェース信号の電流駆動能力に設定する請求項１に記載の電子装置。
【請求項３】
前記サブ基板は、
前記本体基板から供給された電圧に基づいて第２電圧を生成する第２電圧生成部と、
第２電圧を前記処理部及び前記第１電圧供給部に供給する第２電圧供給部と、
前記電源接続部に切断指示を出力する電源指示部と、
を更に備え、
前記電源接続部は、前記電源指示部からの切断指示に従い前記第１電圧供給部と前記第１電圧生成部との間を切断する請求項２に記載の電子装置。
【請求項４】
前記サブ基板は、
前記本体基板から供給された電圧を前記処理部及び前記第１電圧供給部に供給する第２電圧供給部と、
前記電源接続部に切断指示を出力する電源指示部と、
を更に備え、
前記電源接続部は、前記電源指示部からの切断指示に従い前記第１電圧供給部と前記第１電圧生成部との間を切断する請求項２に記載の電子装置。
【請求項５】
前記サブ基板は、前記本体基板の前記第１電圧供給部から供給された第１電圧を前記処理部に供給する請求項２に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関する。
【背景技術】
【０００２】
電子装置として、メインボードやバックプレーン等の本体基板に、オプションボード等のサブ基板が取り付けられる構成が知られている。これにより、本体基板に設けられる第１インタフェース回路と、サブ基板に設けられる第２インタフェース回路とが接続される。第１インタフェース回路と第２インタフェース回路とが接続されることで、本体基板とサブ基板とは、通信可能になる。
【０００３】
ところで、本体基板及びサブ基板のインタフェース信号の電圧レベルが固定されている場合、本体基板に対して、異なるインタフェース信号の電圧レベルを用いるサブ基板を取り付けることはできなかった。これに対し、電源電圧及び信号レベルの変換機能を備えるメモリモジュールが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３３９２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されたメモリモジュールは、マザーボードに取り付けられる装置である。メモリモジュールには、モジュール基板に実装された電源電圧変換回路が設けられる。電源電圧変換回路は、マザーボードから供給される電力の電圧変換を実行する。これにより、電源電圧仕様及び入力仕様が異なるマザーボードに対して、メモリモジュールを取り付けて用いることができる。
【０００６】
一方で、単に、マザーボードから供給される電源電圧を変換する場合、マザーボード側のインタフェース信号の電圧レベルと、メモリモジュール側のインタフェース信号の電圧レベルとが異なることになる。インタフェース信号の電圧レベルが異なると通信ができないため、例えば、インタフェース信号の電圧レベルを変換するレベル変換回路が実装される。
【０００７】
インタフェース信号の電圧レベルを変換する場合、インタフェース信号には、レベル変換回路の影響により遅延が発生する。このため、メモリモジュールの動作周波数を上げることができない場合があった。そこで、インタフェース信号のレベル変換を行わずに、異なるインタフェース電圧の基板同士を接続可能な電子装置が求められていた。
【０００８】
本発明は、インタフェース信号のレベル変換を行わずに、様々なインタフェース電圧のサブ基板を接続可能な本体基板を備える電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
（１）  本発明は、インタフェース信号の電圧レベルに応じた電流駆動能力を設定可能な本体基板（例えば、後述の「本体基板１０」）を備える電子装置（例えば、後述の「電子装置１」）であって、前記本体基板は、供給されるインタフェース電圧を用いて、インタフェース信号を送受信可能なＩＣ（例えば、後述の「ＩＣ１１」）と、前記ＩＣにインタフェース電圧を供給可能な第１電圧供給部（例えば、後述の「第１電圧供給部１０１」）と、インタフェース電圧としての第１電圧を生成する第１電圧生成部（例えば、後述の「第１電圧生成部１２１」）と、前記第１電圧供給部と前記第１電圧生成部との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部（例えば、後述の「電源接続部１３」）と、前記ＩＣのインタフェース信号の電流駆動能力を設定可能な駆動能力設定部（例えば、後述の「駆動能力設定部１０２」）と、電源接続部と駆動能力設定部のデフォルト設定を指示するデフォルト指示部（例えば、後述の「デフォルト指示部１４」）と、を備える電子装置に関する。
【００１０】
（２）  （１）に記載された電子装置であって、前記本体基板に接続されると共に、前記本体基板から電圧を供給されるサブ基板（例えば、後述の「サブ基板２０」）を更に備え、前記サブ基板は、前記インタフェース信号を送受信可能な処理部（例えば、後述の「処理部２１」）と、前記ＩＣのインタフェース信号の電流駆動能力の設定を指示する駆動能力指示部と、を備え、（例えば、後述の「駆動能力指示部２２」）と、を備え、前記駆動能力設定部は、前記駆動能力指示部によって指示された電流駆動能力を前記ＩＣのインタフェース信号の電流駆動能力に設定してもよい。
【００１１】
（３）  （２）に記載された電子装置であって、前記サブ基板は、前記本体基板から供給された電圧に基づいて第２電圧を生成する第２電圧生成部（例えば、後述の「第２電圧生成部２５」）と、第２電圧を前記処理部と前記第１電圧供給部に供給する第２電圧供給部（例えば、後述の「第２電圧供給部２０２」）と、前記電源接続部に切断指示を出力する電源指示部（例えば、後述の「電源指示部２４」）と、を更に備え、前記電源接続部は、前記電源指示部からの切断指示に従い前記第１電圧供給部と前記第１電圧生成部との間を切断してもよい。
【００１２】
（４）  （２）に記載された電子装置であって、前記サブ基板は、前記本体基板から供給された電圧を前記処理部及び前記第１電圧供給部に供給する第２電圧供給部（例えば、後述の「第２電圧供給部２０２」）と、前記電源接続部に切断指示を出力する電源指示部（例えば、後述の「電源指示部２４」）と、を更に備え、前記電源接続部は、前記電源指示部からの切断指示に従い前記第１電圧供給部と前記第１電圧生成部との間を切断してもよい。
【００１３】
（５）  （２）に記載された電子装置であって、前記サブ基板は、前記本体基板の前記第１電圧供給部から供給された第１電圧を前記処理部に供給してもよい。
【発明の効果】
【００１４】
本発明によれば、インタフェース信号のレベル変換を行わずに、様々なインタフェース電圧のサブ基板を接続可能な本体基板を備える電子装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る電子装置を示す概略回路図である。
【図２】第１、第２又は第３実施形態の電子装置からサブ基板を外した本体基板を示す概略回路図である。
【図３】第２実施形態の電子装置を示す概略回路図である。
【図４】第３実施形態の電子装置を示す概略回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の各実施形態に係る電子装置１について、図１〜図４を参照して説明する。
［第１実施形態］
まず、本発明の第１実施形態に係る電子装置１ついて、図１及び図２を参照して説明する。
本実施形態に係る電子装置１は、図１に示すように、本体基板１０と、サブ基板２０と、を備え、本体基板１０とサブ基板２０との間でデータ送受信可能な装置である。具体的には、電子装置１は、本体基板１０からサブ基板２０にインタフェース信号の電圧を供給し、共通の電圧レベルでインタフェース信号を送受信する装置である。電子装置１は、例えば、本体基板１０のスロット（図示せず）に対して、サブ基板２０を取り付け（接続）可能な装置である。
【００１７】
〔本体基板の構成〕
本体基板１０は、例えば、メインボード又はバックプレーンである。本体基板１０は、インタフェース信号の電圧レベルに応じた電流駆動能力を設定可能な基板である。具体的には、本体基板１０は、インタフェース信号の電圧レベルに応じて出力バッファ（図示せず）の電流駆動能力を調整することが可能な基板である。本体基板１０は、図２に示すように、ＩＣ１１と、第１電圧生成部１２１（ＶＤＤ＿ｍａｉｎ）と、第３電圧生成部１２２（ＶＤＤ）と、電源接続部１３と、デフォルト指示部１４と、を備える。本実施形態において、本体基板１０は、更に、第１電圧供給部１０１と、駆動能力設定部１０２と、第１インタフェース回路１０３と、第３電圧供給部１０４と、を備える。第１電圧供給部１０１、駆動能力設定部１０２、第１インタフェース回路１０３、及び第３電圧供給部１０４のそれぞれは、電圧又は信号を供給可能な回路であり、前記スロットに取り付けられるサブ基板２０の回路に接続可能に構成される。なお、図示されていないが、第１インタフェース回路１０３でＩＣ１１の入力になり得る信号や、ハイインピーダンスになり得る信号は、本体基板１０上又はＩＣ１１内部でインタフェース電圧（第１電圧供給部１０１）にプルアップされるか、もしくはプルダウンされることが望ましい。
【００１８】
ＩＣ１１は、供給されたインタフェース電圧を用いて、インタフェース信号を送受信可能な半導体デバイスである。ＩＣ１１は、第１電圧供給部１０１、駆動能力設定部１０２、及び第１インタフェース回路１０３に接続される。ＩＣ１１は、第１電圧供給部１０１から供給されたインタフェース電圧と、駆動能力設定部１０２から得られた電流駆動能力の設定値とに基づいて、内部の出力バッファ（図示せず）を駆動する。ＩＣ１１は、出力バッファから第１インタフェース回路１０３にインタフェース信号（出力信号）を出力する。
【００１９】
第１電圧生成部１２１は、例えば、３．３Ｖの電圧レベルを出力する電源である。
第３電圧生成部１２２は、第１電圧生成部１２１とは別に設けられ、例えば、５．０Ｖの電圧レベルを出力する電源である。第３電圧生成部１２２は、第３電圧供給部１０４に接続される。なお、第３電圧生成部１２２は、本実施形態では第１電圧生成部１２１とは別構成として説明されるが、これに制限されず、第１電圧生成部１２１と共通電源であってもよい。また、第３電圧から第１電圧を生成する構成や、その逆の構成であってもよい。
【００２０】
電源接続部１３は、第１電圧供給部１０１と第１電圧生成部１２１とデフォルト指示部１４に接続され、サブ基板２０から第１電圧供給部１０１に電圧が供給されない場合に、インタフェース電圧としての第１電圧を第１電圧供給部１０１に接続するための構成である。電源接続部１３は、第１電圧生成部１２１と第１電圧供給部１０１との間に接続される。電源接続部１３は、デフォルト指示部１４からの指示によりデフォルトでは接続状態であり、切断指示を受けた場合にこの接続を切断可能に構成される。電源接続部１３は、例えばＦＥＴやバイポーラトランジスタである。電源接続部１３のソース（エミッタ）は、第１電圧生成部１２１に接続される。電源接続部１３のドレイン（コレクタ）は、駆動能力設定部１０２に接続される。電源接続部１３のゲート（ベース）はデフォルト指示部１４の抵抗部１４３に接続される。
【００２１】
デフォルト指示部１４は、電源接続部１３と駆動能力設定部１０２に接続される。デフォルト指示部１４は、デフォルト設定用電源１４１と、抵抗部１４２と、抵抗部１４３と、を備える。駆動能力設定部１０２は、第１電圧供給部１０１からＩＣ１１に供給される電源電圧に応じて、ＩＣ１１の電流駆動能力を設定可能な回路である。駆動能力設定部１０２は、後述するサブ基板２０の駆動能力指示部２２によって指示された電流駆動能力を、ＩＣ１１の電流駆動能力に設定する。
【００２２】
デフォルト設定用電源１４１は、駆動能力設定部１０２にハイレベルの信号を出力する。本実施形態において、デフォルト設定用電源１４１は、例えば、第１電圧生成部１２１と同じ第１電圧を出力する。
【００２３】
抵抗部１４２は、プルアップ抵抗である。抵抗部１４２の一端は、デフォルト設定用電源１４１に接続される。抵抗部１４２の他端は、駆動能力設定部１０２に接続される。
抵抗部１４３は、プルアップ抵抗である。抵抗部１４３の一端はデフォルト設定用電源１４１に接続され、他端は電源接続部１３のゲート（ベース）に接続される。
【００２４】
〔本体基板の動作〕
以上の本体基板１０によれば、図２に示すようにサブ基板２０が接続されていない場合、駆動能力設定部１０２は、抵抗部１４２によりデフォルト設定用電源１４１の電源電圧にプルアップされているので、ハイレベルとなる。これにより、ＩＣ１１には、駆動能力設定部１０２を介してハイレベルが入力される。ハイレベルが入力されることで具体的にどのような電流駆動能力となるかはＩＣ１１に依存するが、サブ基板２０が接続されていない場合には電流駆動能力が不定でなければ十分である。
【００２５】
また、電源接続部１３のゲート（ベース）は、抵抗部１４３によりデフォルト設定用電源１４１にプルアップされているので、ハイレベルが印加される。これにより、第１電圧生成部１２１は、第１電圧供給部１０１に接続される。ＩＣ１１には、第１電圧供給部１０１を介して第１電圧生成部１２１の第１電圧が供給される。
【００２６】
ＩＣ１１は、第１電圧供給部１０１から得られる電源電圧に対して、駆動能力設定部１０２によって設定された電流駆動能力で出力バッファを駆動する。
【００２７】
〔サブ基板の構成〕
サブ基板２０は、本体基板１０に接続されると共に、第３電圧生成部１２２から電圧を供給される基板である。サブ基板２０は、本体基板１０との間で通信可能な基板である。本実施形態において、サブ基板２０は、図１に示すように、処理部２１と、駆動能力指示部２２と、電源指示部２４と、第２電圧生成部２５と、を備える。本実施形態において、サブ基板２０は、更に、第２電圧供給部２０２と、第２インタフェース回路２０３と、を備える。駆動能力指示部２２、第２電圧供給部２０２、及び第２インタフェース回路２０３のそれぞれは、本体基板１０の回路に接続可能に構成される。具体的には、駆動能力指示部２２は、駆動能力設定部１０２に接続される。第２電圧供給部２０２は、第１電圧供給部１０１に接続される。第２インタフェース回路２０３は、第１インタフェース回路１０３に接続される。
【００２８】
処理部２１は、インタフェース信号を所定の電圧レベルで処理可能な回路である。処理部２１は、第２電圧供給部２０２及び第２インタフェース回路２０３に接続される。本実施形態において、処理部２１には、第２電圧供給部２０２を介して、後述する第２電圧生成部２５によって生成される第２電圧が供給される。処理部２１は、供給される第２電圧の電圧レベルで、第２インタフェース回路２０３を介して送受信されるインタフェース信号を処理可能な回路である。
【００２９】
駆動能力指示部２２は、処理部２１を動作させる電圧レベルに応じて、電流駆動能力の設定を指示する回路である。駆動能力指示部２２は、駆動能力設定部１０２に接続される。駆動能力指示部２２は、例えば、グラウンド直結又はオープン（ハイインピーダンス）である。グラウンド直結の線はローレベルとなり、オープン（ハイインピーダンス）の線は抵抗部１４２によりデフォルト設定用電源１４１にプルアップされているのでハイレベルとなる。これにより、駆動能力指示部２２は、駆動能力設定部１０２を介して、ハイレベルをＩＣ１１に入力する。
【００３０】
電源指示部２４は、電源接続部１３の設定を切り換える信号を出力する回路である。本実施形態において、電源指示部２４は、グラウンド直結である。電源指示部２４は、電源接続部１３のゲート（ベース）に接続されることで、電源接続部１３をオフに（切断）する。即ち、電源指示部２４から切断指示が出力されており、これにより電源接続部１３はオフである（切断される）ので、ＩＣ１１のインタフェース電圧として、後述する第２電圧生成部２５によって生成される第２電圧が供給されることになる。
【００３１】
第２電圧生成部２５は、例えば、リニアレギュレータやスイッチングレギュレータ等のＤＣ−ＤＣコンバータである。第２電圧生成部２５は、第３電圧供給部１０４と第２電圧供給部２０２とに接続される。第２電圧生成部２５は、本体基板１０から供給された電圧に基づいて第２電圧を生成する。第２電圧生成部２５は、第３電圧生成部１２２で生成され且つ第３電圧供給部１０４を介して供給される第３電圧から、インタフェース信号の電圧となる第２電圧を生成し、生成した第２電圧を第２電圧供給部２０２に供給する。本実施形態において、第２電圧生成部２５は、第３電圧生成部１２２の電圧を変換する。第２電圧生成部２５は、例えば、第３電圧（ＶＤＤ）の５．０Ｖから、第２電圧（ＶＤＤ＿ｏｐｔｉｏｎ）の１．８Ｖに変換する。この第２電圧は、サブ基板２０の第２電圧供給部２０２から、本体基板１０の第１電圧供給部１０１に供給される。
【００３２】
〔電子装置の動作〕
次に、本実施形態における電子装置１の動作について説明する。
まず、図２に示すサブ基板２０が本体基板１０に接続されていない状態から、図１に示す状態になるように、サブ基板２０は、本体基板１０に対して接続される。これにより、駆動能力指示部２２は、駆動能力設定部１０２に接続される。第２電圧供給部２０２は、第１電圧供給部１０１に接続される。第２インタフェース回路２０３は、第１インタフェース回路１０３に接続される。電源指示部２４は、電源接続部１３のゲート（ベース）に接続される。第２電圧生成部２５は、第３電圧供給部１０４に接続される。
【００３３】
駆動能力指示部２２は駆動能力を指示するための各信号を、グラウンド直結又はオープン（ハイインピーダンス）のいずれかにする。グラウンド直結の信号はローレベルとなり、オープン（ハイインピーダンス）の信号はデフォルト指示部１４のプルアップ抵抗である抵抗部１４２によりデフォルト設定用電源１４１の電圧レベル、即ちハイレベルとなる。これにより、駆動能力設定部１０２は、駆動能力指示部２２によって指示された電流駆動能力を、ＩＣ１１のインタフェース信号の駆動能力に設定する。なお、駆動能力指示部２２は、駆動能力を指示するための各信号をオープンにする代わりに明示的にハイレベルにしてもよい。
【００３４】
電源接続部１３は、電源指示部２４からの切断指示に従い第１電圧供給部１０１と第１電圧生成部１２１との間を切断する。具体的には、電源指示部２４は、電源接続部１３のゲート（ベース）をグラウンドに落とすことで、電源接続部１３をオフに（切断）する。これにより、第１電圧生成部１２１から第１電圧供給部１０１への第１電圧の供給がオフに（切断）される。
【００３５】
第２電圧生成部２５は、第３電圧から変換して第２電圧を生成する。第２電圧供給部２０２は、処理部２１と第１電圧供給部１０１とに第２電圧を供給する。これにより、ＩＣ１１は、第２電圧生成部２５によって変換された第２電圧で動作すると共に、駆動能力指示部２２によって指示された設定値で出力バッファを駆動する。従って、ＩＣ１１から出力されるインタフェース信号の電圧レベルと、処理部２１によって処理される信号の電圧レベルとは、いずれも第２電圧生成部２５によって生成された第２電圧の電圧レベルとなる。
【００３６】
以上説明した第１実施形態の電子装置１によれば、以下のような効果を奏する。
（１）インタフェース信号の電流駆動能力を設定可能な本体基板１０を備える電子装置１であって、本体基板１０は、供給されるインタフェース電圧を用いて、インタフェース信号を送受信可能なＩＣ１１と、ＩＣ１１にインタフェース電圧を供給可能な第１電圧供給部１０１と、インタフェース電圧としての第１電圧を生成する第１電圧生成部１２１と、第１電圧供給部１０１と第１電圧生成部１２１との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部１３と、ＩＣ１１のインタフェース信号の電流駆動能力を設定可能な駆動能力設定部１０２と、電源接続部１３と駆動能力設定部１０２のデフォルト設定を指示するデフォルト指示部１４と、を備える。
【００３７】
本体基板１０のみで電子装置１が構成される場合であっても、ＩＣ１１のインタフェース電圧と、ＩＣ１１のインタフェース信号の電流駆動能力とが設定されるので、ＩＣ１１のインタフェース信号が不定となることを避けることができ、本体基板１０の動作を安定させることができる。また、メイン電源から電圧変換してインタフェース電圧を生成する回路を本体基板１０に設ける必要が無いので、本体基板１０のみで動作させる場合に電子装置１を構成するコストを低減することができる。
【００３８】
（２）電子装置１は、本体基板１０に接続されると共に、本体基板１０から電圧を供給されるサブ基板２０を更に備え、サブ基板２０は、インタフェース信号を送受信可能な処理部２１と、ＩＣ１１のインタフェース信号の電流駆動能力の設定を指示する駆動能力指示部２２と、を備え、駆動能力設定部１０２は、駆動能力指示部２２によって指示された電流駆動能力をＩＣ１１のインタフェース信号の電流駆動能力に設定する。
【００３９】
（３）サブ基板２０は、本体基板１０から供給された電圧を基にして第２電圧を生成する第２電圧生成部２５と、第２電圧を処理部２１と第１電圧供給部１０１に供給する第２電圧供給部２０２と、電源接続部１３に切断指示を出力する電源指示部２４と、を更に備え、電源接続部１３は、電源指示部２４からの切断指示に従い第１電圧供給部１０１と第１電圧生成部１２１との間を切断する。
【００４０】
このような構成により、本体基板１０のインタフェース信号の電圧レベルをサブ基板２０のインタフェース電圧に変更することができるので、本体基板１０の同じオプションスロットに、様々なインタフェース電圧のサブ基板２０を取り付けることができる。しかもＩＣ１１のインタフェース信号の電流駆動能力をサブ基板２０のインタフェース電圧に適した値に設定することができ、インタフェース信号のシグナル・インテグリティの向上が期待できる。
【００４１】
［第２実施形態］
次に、本発明の第２実施形態に係る電子装置１について、図３を参照して説明する。第２実施形態の説明にあたって、第１実施形態と同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第２実施形態に係る電子装置１は、サブ基板２０が本体基板１０から供給された電圧をそのまま本体基板１０に帰還させる点で、第１実施形態とは異なる。即ち、図３に示すように、サブ基板２０が、第３電圧生成部１２２から供給される第３電圧を第１電圧供給部１０１に供給する点で、第１実施形態とは異なる。具体的には、第２実施形態に係る電子装置１は、サブ基板２０が、第２電圧生成部２５を備えず、第２電圧供給部２０２が第３電圧供給部１０４に接続される点で、第１実施形態とは異なる。
【００４２】
〔電子装置の動作〕
次に、本実施形態における電子装置１の動作について説明する。
電源指示部２４は、電源接続部１３のゲート（ベース）をグラウンドに落とすことで、電源接続部１３をオフにする。これにより、第１電圧生成部１２１から第１電圧供給部１０１への第１電圧の供給がオフにされる。
【００４３】
第２電圧供給部２０２は、第３電圧供給部１０４に接続される。また、第２電圧供給部２０２は、第１電圧供給部１０１に接続される。第３電圧生成部１２２は、第３電圧供給部１０４に電圧を供給する。第３電圧供給部１０４に供給された電圧は、第２電圧供給部２０２を介して処理部２１に供給される。これにより、処理部２１は、第３電圧生成部１２２によって生成される第３電圧の電圧レベルで動作する。
【００４４】
また、第２電圧供給部２０２は、第１電圧供給部１０１を介して、ＩＣ１１に第３電圧生成部１２２によって生成された第３電圧の電圧レベルを出力する。これにより、ＩＣ１１は、第３電圧の電圧レベルで動作すると共に、駆動能力指示部２２によって指示された設定値で出力バッファを駆動する。従って、ＩＣ１１から出力されるインタフェース信号の電圧レベルと、処理部２１によって処理される信号の電圧レベルが第３電圧生成部１２２によって生成される第３電圧の電圧レベルとなる。
【００４５】
以上説明した第２実施形態の電子装置１によれば、上記（１）〜（３）の効果に加え、以下のような効果を奏する。
（４）サブ基板２０は、本体基板１０から供給された電圧を処理部２１と第１電圧供給部１０１に供給する第２電圧供給部２０２と、電源接続部１３に切断指示を出力する電源指示部２４と、を更に備え、電源接続部１３は、電源指示部２４からの切断指示に従い第１電圧供給部１０１と第１電圧生成部１２１との間を切断する。
【００４６】
これにより、サブ基板２０は、本体基板１０から得られた第３電圧を本体基板１０のＩＣ１１に入力することができる。このような構成により、本体基板１０から供給される第３電圧をインタフェース電圧として動作可能なサブ基板を本体基板１０に接続可能となる。しかもＩＣ１１のインタフェース信号の電流駆動能力を第３電圧の電圧レベルに適した値に設定することができ、インタフェース信号のシグナル・インテグリティの向上が期待できる。
【００４７】
［第３実施形態］
次に、本発明の第３実施形態に係る電子装置１について、図４を参照して説明する。第３実施形態の説明にあたって、第２実施形態と同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第３実施形態に係る電子装置１は、サブ基板２０が本体基板１０から電圧の供給を受ける一方、電圧を本体基板１０に帰還させない点で、第２実施形態とは異なる。即ち、図４に示すように、サブ基板２０が本体基板１０の第１電圧供給部１０１から供給された第１電圧を処理部２１に供給する点で、第２実施形態とは異なる。具体的には、サブ基板２０が、電源指示部２４を備えない点で、第２実施形態とは異なる。また、第２電圧供給部２０２が第３電圧供給部１０４に接続されない点で、第２実施形態とは異なる。
【００４８】
〔電子装置の動作〕
次に、本実施形態における電子装置１の動作について説明する。
電源接続部１３は、デフォルト設定用電源１４１の電圧レベルによりオン（接続）状態となる。電源接続部１３は、第１電圧供給部１０１を介して、第１電圧生成部１２１の電圧レベル（３．３Ｖ）である第１電圧をＩＣ１１に入力する。これにより、ＩＣ１１は、第１電圧生成部１２１より生成される第１電圧の電圧レベルで動作する。
【００４９】
更に、電源接続部１３は、第１電圧供給部１０１及び第２電圧供給部２０２を介して、処理部２１に第１電圧生成部１２１の電圧レベルである第１電圧を出力する。これにより、処理部２１は、第１電圧生成部１２１によって生成される第１電圧の電圧レベルで動作して、インタフェース信号を処理する。従って、ＩＣ１１から出力されるインタフェース信号の電圧レベルと、処理部２１によって処理される信号の電圧レベルとは、いずれも第１電圧生成部１２１によって生成される第１電圧の電圧レベルとなる。
【００５０】
以上説明した第３実施形態の電子装置１によれば、上記（１）〜（４）の効果に加え、以下のような効果を奏する。
（５）サブ基板２０は、本体基板１０の第１電圧供給部１０１から供給された第１電圧を処理部２１に供給する。これにより、本体基板１０のデフォルトのインタフェース電圧である第１電圧で動作可能なサブ基板２０を本体基板１０に接続可能となる。この場合、ＩＣ１１のインタフェース信号の電流駆動能力を第１電圧の電圧レベルに適した値に設定することができる。これにより、インタフェース信号のシグナル・インテグリティの向上が期待できる。
【００５１】
以上、本発明の電子装置の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。
【００５２】
例えば、第１、第２及び第３実施形態において、第１電圧生成部１２１及び第３電圧生成部１２２を異なる電源（２つの電圧生成部）としたが、これに制限されない。第１電圧生成部１２１及び第３電圧生成部１２２は、同じ電源（１つの電源回路）であってもよい。また、第３電圧から第１電圧を生成する構成や、その逆の構成であってもよい。
【００５３】
また、上記実施形態において、抵抗部１４２は、プルアップ抵抗で説明されたが、これに制限されない。抵抗部１４２は、プルダウン抵抗であってもよい。
【符号の説明】
【００５４】
１  電子装置
１０  本体基板
１１  ＩＣ
１３  電源接続部
１４  デフォルト指示部
２０  サブ基板
２１  処理部
２２  駆動能力指示部
２４  電源指示部
２５  第２電圧生成部
１０１  第１電圧供給部
１０２  駆動能力設定部
１２１  第１電圧生成部
２０２  第２電圧供給部
【図１】
2019179479.tif 000003
【図２】
2019179479.tif 000004
【図３】
2019179479.tif 000005
【図４】
2019179479.tif 000006