(57)【要約】【課題】多層配線基板において、配線層を導通するインナービアを迂回することによって配線端部に形成される接続端子ピッチが大きくなることを防ぎ、高い接続端子密度を実現する。【解決手段】電子装置は、第１面を有する第１板状部材と、第１面上にパターン形成された複数の第１配線と、第１面と一端のみ接する第２面をそれぞれ有する複数の第２板状部材と、複数の第２板状部材それぞれの第２面の一端から該第２面の他端にわたりパターン形成され、複数の第１配線のいずれかと接する第２面の一端側の端部を有する複数の第２配線とを備える。【選択図】図７
2019140200.tif 000002
【特許請求の範囲】
【請求項１】
第１面を有する第１板状部材と、
前記第１面上にパターン形成された複数の第１配線と、
前記第１面と一端のみ接する第２面をそれぞれ有する複数の第２板状部材と、
前記複数の第２板状部材それぞれの前記第２面の前記一端から該第２面の他端にわたりパターン形成され、前記複数の第１配線のいずれかと接する前記第２面の前記一端側の端部を有する複数の第２配線と
を備える電子装置。
【請求項２】
前記第１面に設けられ、前記複数の第１配線間に充填された、前記複数の第１配線の弾性率よりも小さい弾性率を有する第１絶縁膜と、
前記第２面に設けられ、前記複数の第２配線間に充填された、前記複数の第２配線の弾性率よりも小さい弾性率を有する第２絶縁膜と
をさらに備える請求項１に記載の電子装置。
【請求項３】
前記複数の第１配線は、前記第２絶縁膜のうち前記複数の第１配線と接する前記第２配線の前記端部の周辺と接する請求項２に記載の電子装置。
【請求項４】
前記複数の第２配線は、前記第１絶縁膜のうち前記複数の第２配線と前記第１配線とが接する部分の周辺と接する請求項２に記載の電子装置。
【請求項５】
前記複数の第２板状部材間に充填された封止材をさらに備える請求項１〜４いずれか一項に記載の電子装置。
【請求項６】
前記封止材上に、パターン形成された複数の第３配線をさらに備える請求項５に記載の電子装置。
【請求項７】
前記複数の第２配線を挟んで前記第２板状部材の反対側に設けられ、前記複数の第２配線と電気的に独立した複数の第４配線をさらに備える請求項１〜６いずれか一項に記載の電子装置。
【請求項８】
前記第１板状部材は、ケイ素、窒化ケイ素、酸化ケイ素、酸化アルミニウムから選択される一種を含む請求項１〜７いずれか一項に記載の電子装置。
【請求項９】
前記第２板状部材上に配置され、前記複数の第２配線の前記第２面の他端側の端部と電気的に接続された第１端子を有する第１半導体装置と、
前記第２板状部材上に配置され、前記複数の第１配線と前記複数の第２配線とを介して前記第１端子と電気的に接続された第２端子を有する第２半導体装置とをさらに備える請求項１〜８いずれか一項に記載の電子装置。
【請求項１０】
第１面を有する第１板状部材と、
前記第１面上にパターン形成された第１配線と、
前記第１面と一端のみ接する第２面を有する第２板状部材と、
前記第２面の前記一端から該第２面の他端にわたりパターン形成され、前記第１配線と接する前記第２面の前記一端側の端部を有する第２配線と
を備える電子装置。
【請求項１１】
第１板状部材の第１面に複数の第１配線をパターン形成し、
第２面の一端から該第２面の他端にわたり複数の第２配線がパターン形成された複数の第２板状部材を、前記第１面と前記第２面の前記一端のみが接し、且つ、前記複数の第２配線の一端と前記複数の第１配線のいずれかとが接する位置に配置する
電子装置の製造方法。
【請求項１２】
前記複数の第２配線のパターン形成は、前記複数の第２板状部材上に感光性材料を塗布し、露光することで前記複数の第２配線が形成される領域に凹部を有するレジストパターンを形成し、前記凹部内に前記複数の第２配線を形成する請求項１１に記載の電子装置の製造方法。
【請求項１３】
前記複数の第２配線のパターン形成は、前記第２板状部材上に前記複数の第２配線の一部となる第１導電部を形成し、前記第１導電部を電極とした電解メッキで前記複数の第２配線の一部となる第２導電部を形成する請求項１２に記載の電子装置の製造方法。
【請求項１４】
前記複数の第２板状部材は、前記複数の第２配線となる第１導電性材料が形成された基板を、前記第１導電性材料とともに、前記第１導電性材料の短手方向の断面で切断することで得られる請求項１１〜１３いずれか一項に記載の電子装置の製造方法。
【請求項１５】
前記第１導電性材料上に、絶縁膜を形成し、前記絶縁膜上に複数の第３配線となる第２導電性材料を形成した後に、前記基板を前記第１導電性材料と前記第２導電性材料とともに、前記第１導電性材料の短手方向の断面で切断する請求項１４に記載の電子装置の製造方法。
【請求項１６】
前記複数の第１配線と前記複数の第２配線との接続は、加熱又は加圧しながら行われる請求項１１〜１５いずれか一項に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、電子装置の製造方法に関する。
【背景技術】
【０００２】
サーバーや、ＨＰＣ（Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ  Ｃｏｍｐｕｔｉｎｇ）、あるいはゲーム機、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の電子装置は、プロセッサ、メモリ等の半導体装置を複数搭載し、半導体装置間を配線基板によって接続する。半導体プロセス技術の進歩によって半導体装置に形成される端子の微細化が進み、半導体装置一つあたりの端子数は増加している。半導体装置間で入出力される信号を並列して処理するため、半導体装置の端子数の増加に伴って、配線基板に形成される配線の本数も増加している。
【０００３】
半導体装置間を多数の配線で接続するために、配線層を積層した多層配線基板が用いられる。半導体装置と接続する上層配線層に含まれる配線による端子間接続に加え、下層配線層に含まれる配線による端子間接続によって、半導体装置間の接続数を増加させる。
【０００４】
多層配線基板を形成する技術の一つとして、複数の基板それぞれにＣｕメッキで配線パターンを形成し、レーザ加工で基板の配線パターンに穴開けを行い、穴に導体材料を埋め込むことで、配線層間の導通を行うビアを形成し、複数の基板を積層することで、配線層間の導通を行う技術が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−０９３９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
多層配線基板を用いることで、半導体装置間の接続に用いる配線の本数を増加させることができるが、積層する配線層を増やすほど、半導体装置間を接続する配線は長くなる。配線が長くなることによる接続ロスの発生を抑えるために、積層される配線層一層あたりの配線密度を高めて、多層配線基板の配線層の層数を減らす方法が考えられる。
【０００７】
しかし、既存技術を用いた多層配線基板では、穴開けの加工精度によって配線層間の接続を行うビアの微細化に限界があり、ビアの径が配線の幅よりも大きくなる。ビアとのクリアランスをとるために、迂回して配線が形成されるために、配線層一層あたりに形成可能な配線の本数が減り、配線層一層あたりの配線密度が小さくなる。
【０００８】
一つの側面では、本発明は、配線密度の高い電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
一つの様態によれば、第１面を有する第１板状部材と、第１面上にパターン形成された複数の第１配線と、第１面と一端のみ接する第２面をそれぞれ有する複数の第２板状部材と、複数の第２板状部材それぞれの第２面の一端から第２面の他端にわたりパターン形成され、複数の第１配線のいずれかと接する第２面の一端側の端部を有する複数の第２配線とを備える電子装置が、提供される。
【００１０】
一つの様態によれば、第１面を有する第１板状部材と、第１面上にパターン形成された第１配線と、第１面と一端のみ接する第２面を有する第２板状部材と、第２面の一端から第２面の他端にわたりパターン形成され、第１配線と接する第２面の一端側の端部を有する第２配線とを備える電子装置が、提供される。
【００１１】
一つの様態によれば、第１板状部材の第１面に複数の第１配線をパターン形成し、第２面の一端から第２面の他端にわたり複数の第２配線がパターン形成された複数の第２板状部材を、第１面と第２面の一端のみが接し、且つ、複数の第２配線の一端と複数の第１配線のいずれかとが 接する位置に配置する電子装置の製造方法が、提供される。
【発明の効果】
【００１２】
一つの側面として、本発明は、配線密度が高い電子装置を実現できる。
【００１３】
一つの側面として、本発明は、配線密度が高い電子装置を製造できる電子装置の製造方法を実現できる。
【図面の簡単な説明】
【００１４】
【図１】図１は、電子装置の一例の概要図である。
【図２Ａ】図２Ａは、電子装置の一例を示す図であり、図１のＡ−Ａ’線の位置についての断面を示す図である。
【図２Ｂ】図２Ｂは、電子装置の一例に含まれる配線基板の接続端子直下にある配線層を示す図であり、図１に示される配線基板の接続端子及び絶縁膜を図示しない上面図である。
【図２Ｃ】図２Ｃは、電子装置の一例に含まれる配線基板の接続端子を示す図であり、図１Ａに示される配線基板の上面図である。
【図３Ａ】図３Ａは、第１実施形態にかかる配線基板の製造方法の製造工程のうち、基板に配線を形成する工程を示す図である。
【図３Ｂ】図３Ｂは、図３ＡのＢ‐Ｂ’線の位置についての断面を示す断面図である。
【図４Ａ】図４Ａは、第１実施形態にかかる配線基板の製造方法のうち、セミアディティブプロセスによる配線形成の工程を示す図である。
【図４Ｂ】図４Ｂは、第１実施形態にかかる配線基板の製造方法のうち、セミアディティブプロセスによる配線形成の工程を示す図である。
【図４Ｃ】図４Ｃは、第１実施形態にかかる配線基板の製造方法のうち、セミアディティブプロセスによる配線形成の工程を示す図である。
【図４Ｄ】図４Ｄは、第１実施形態にかかる配線基板の製造方法のうち、セミアディティブプロセスによる配線形成の工程を示す図である。
【図４Ｅ】図４Ｅは、第１実施形態にかかる配線基板の製造方法のうち、セミアディティブプロセスによる配線形成の工程を示す図である。
【図５】図５は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、基板を切断する工程を示す図である。
【図６】図６は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第１板状部材に配線を形成する工程を示す図である。
【図７】図７は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第１板状部材上の配線と第２板状部材上の配線とを接続する工程を示す図である。
【図８】図８は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材の上面を平坦化する工程を示す図である。
【図９】図９は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に絶縁膜を形成する工程を示す図である。
【図１０】図１０は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に配線を形成する工程を示す図である。
【図１１】図１１は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に接続端子を形成し第１実施形態にかかる配線基板を得る工程を示す図である。
【図１２】図１２は、第１実施形態にかかる製造方法により得られた配線基板の接続端子直下にある配線層を示す図であり、図１１に示される配線基板の接続端子及び絶縁膜を図示しない上面図である。
【図１３】図１３は、第１実施形態にかかる製造方法により得られた配線基板の接続端子を示す図であり、図１１に示される配線基板の上面図である。
【図１４】図１４は、第２実施形態にかかる電子装置を示す図である。
【図１５】図１５は、第３実施形態にかかる配線基板の一部を示す図である。
【図１６】図１６は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、基板に多層配線を形成する工程を示す図である。
【図１７】図１７は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、基板を切断する工程を示す図である。
【図１８】図１８は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第１板状部材に配線を形成する工程を示す図である。
【図１９】図１９は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第１板状部材上の配線と第２板状部材上の配線とを接続する工程を示す図である。
【図２０】図２０は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材の上面を平坦化する工程を示す図である。
【図２１】図２１は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に配線を形成する工程を示す図である。
【図２２】図２２は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に接続端子を形成し第１実施形態にかかる配線基板を得る工程を示す図である。
【図２３】図２３は、第４実施形態にかかる製造方法により得られた配線基板の接続端子直下にある配線層を示す図であり、図２２に示される配線基板の接続端子及び絶縁膜を図示しない上面図である。
【図２４】図２４は、第４実施形態にかかる製造方法により得られた配線基板の接続端子を示す図であり、図２２に示される配線基板の上面図である。
【図２５】図２５は、第２実施形態にかかる電子装置の変形例を示す図である。
【図２６】図２６は、第１実施形態にかかる配線基板の変形例を示す図である。
【発明を実施するための形態】
【００１５】
はじめに、電子装置の一例について、図１、図２Ａ〜図２Ｃを用いて説明する。図１に示される電子装置には、配線基板に複数の半導体装置が実装されている。
【００１６】
図１は、電子装置の一例の概要図である。図１に示されるように、電子装置８０ａは、配線基板（インターポーザ）１０ａと、パッケージ基板９１ａと、複数の半導体装置８１ａ、８２ａとを有する。図示しないが、半導体装置８１ａ、８２ａは底面に複数の端子を有する。図示しないが、配線基板１０ａは最表層に複数の接続端子及び絶縁膜を有する。図示しないが、半導体装置８１ａ、８２ａの複数の端子は、配線基板１０ａの複数の接続端子に接続されている。
【００１７】
以下、図２Ａ〜図２Ｃを用いて説明される電子装置の細部を説明する。電子装置の一例では、複数のコア基板に配線層と貫通孔を形成し、貫通孔に導体材料を充填することでインナービアを形成し、配線層とインナービアを形成した複数のコア基板を積層することによって配線層間の導通を行う。貫通孔の形成は、レーザやドリルの加工によって行われる。ここで、インナービアの径は、レーザやドリルの加工精度から、配線ピッチ以下の大きさとならない。
【００１８】
図２Ａは、電子装置の一例を示す図であり、図１のＡ−Ａ’線の位置についての断面を示す図である。但し、パッケージ基板９１ａは図示されない。図中の波線は省略線を表す。図２Ａに示されるように、電子装置８０ａは、配線基板１０ａと、配線基板１０ａと接続される半導体装置８１ａ、８２ａとを備える。配線基板１０ａは、支持基板１１ａと、支持基板１１ａ上の板状部材２１ａと、板状部材２１ａ上の配線層５１ａと、配線層５１ａ上の板状部材２０ａと、板状部材２０ａ上の配線層５４ａと、配線層５４ａ上の絶縁膜３４ｄと、絶縁膜３４ｄに埋め込まれた接続端子７１ａ、７２ａ、７３ａ、７４ａ、７５ａ、７６ａとを有する。配線層５１ａは、複数の配線４１ａと絶縁膜３１ａとを有する。板状部材２０ａは、板状部材２０ａを貫通し、複数の配線４１ａと接続されたインナービア４２ａ、４３ａ を有する。配線層５４ａは、複数の配線４４ａ、４５ａと、インナービア４２ａ、４３ａの端部と、絶縁膜３４ｃとを含む。配線層５１ａと配線層５４ａとは、インナービア４２ａ、４３ａを介して電気的に接続されている。
【００１９】
図２Ｂは、電子装置の一例に含まれる配線基板の接続端子直下にある配線層を示す図であり、図１に示される配線基板１０ａの接続端子７１ａ、７２ａ、７３ａ、７４ａ、７５ａ、７６ａ及び絶縁膜３４ｄを図示しない上面図である。図２Ｂでは、図１にて説明された配線基板１０ａが上面視で示される。図２Ｂに示されるように、複数の配線４４ａ及び複数の配線４５ａの各々の配線は、図２Ｂにおいて水平方向に延伸する部分を有する。複数の配線４５ａは、複数の配線４４ａよりも長く、図２Ｃを用いて後述する接続端子７５ａと接続端子７６ａとを電気的に接続する。また、複数の配線４４は、図２Ｃを用いて後述する接続端子７３ａと接続端子７４ａとを電気的に接続する。複数の配線４５ａは、インナービア４２ａ、４３ａの端部と、複数の配線４４ａとインナービア４２ａ、４３ａとを電気的に独立している。
【００２０】
図２Ｃは、電子装置の一例に含まれる配線基板の接続端子を示す図であり、図１Ａに示される配線基板１０ａの上面図である。図２Ｃでは、図１にて説明された配線基板１０ａが上面視で示され、半導体装置８１ａ、８２ａの配置される位置が点線で透過して示される。また、図２Ｂにて説明されたインナービア４２ａ、４３ａと、複数の配線４４ａ、４５ａと対応する位置が一点鎖線で示される。図２Ｂにて説明された配線層５４ａに含まれるインナービア４２ａ、４３ａの端部と、複数の配線４４ａ、４５ａの端部それぞれに、半導体装置８１ａ、８２ａと接続するための複数の接続端子が形成されている。接続端子７１ａは、図２Ｂにて説明されたインナービア４２ａ上に形成されている。接続端子７２ａは、図２Ｂにて説明されたインナービア４３ａ上に形成されている。接続端子７３ａは、図２Ｂにて説明された複数の配線４４ａの一端に形成されている。接続端子７４ａは、図２Ｂにて説明された複数の配線４４ａの他端に形成されている。接続端子７５ａは、図２Ｂにて説明された複数の配線４５ａの他端に形成されている。接続端子７６ａは、図２Ｂにて説明された複数の配線４５ａの他端に形成されている。接続端子７１ａは、図２Ａにて説明されたインナービア４２ａと、複数の配線４１ａと、インナービア４３ａとを介して、接続端子７２ａと電気的に接続される。接続端子７３ａは、図２Ｂにて説明された複数の配線４４ａを介して、接続端子７４ａと電気的に接続される。接続端子７５ａは、図２Ｂにて説明された複数の配線４５ａを介して、インナービア４２ａ、４３ａと複数の配線４４ａとを迂回して、接続端子７６ａと電気的に接続される。
【００２１】
電子装置の一例において、図２Ｂに示されるように、配線層５４ａに配線の幅より大きい径のインナービア４２ａ、４３ａが含まれていることにより、複数の配線４５ａは、インナービア４２ａ、４３ａと複数の配線４４ａとクリアランスをとるためにインナービア４２ａおよび複数の配線４４ａを迂回することを余儀なくされる。このため、複数の配線４４ａの間に形成できる複数の配線４５ａの本数が制限され、配線層５４ａの配線密度が小さくなる。
【００２２】
以下、本発明の実施形態にかかる電子装置の製造方法及び電子装置について、図３〜図２６を用いて説明する。但し、本発明の技術的範囲はこれらの実施形態に限定されず、請求の範囲に記載された事項とその均等物まで及ぶものである。なお、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
【００２３】
以下、第１実施形態にかかる電子装置の製造方法及び電子装置として配線基板の製造方法及び配線基板について、図３〜図１３を用いて説明する。第１実施形態にかかる配線基板の製造方法は、第１板状部材の第１面に複数の第１配線をパターン形成し、第２面の一端から第２面の他端にわたり複数の第２配線がパターン形成された複数の第２板状部材を、第１面と前記第２面の一端のみが接し、且つ、複数の第２配線の一端と複数の第１配線のいずれかとが接する位置に配置する。
【００２４】
図３Ａは、第１実施形態にかかる配線基板の製造方法の製造工程のうち、基板に配線を形成する工程を示す図である。図３Ａに示されるように、支持基板１１上に、複数の配線４０と、絶縁膜３０とを有する配線層５０がパターン形成される。配線層５０のパターン形成は、例えば、セミアディティブプロセスによって複数の配線４０を形成することと、成膜プロセスによって複数の配線４０間を隔てる絶縁膜３０を形成することによって行われる。複数の配線４０のピッチは、例えば、５〜１０μｍである。配線４０の材料は、例えば、Ｃｕである。配線４０の膜厚は、例えば、２〜５μｍである。絶縁膜３０の材料は、例えば、ポリイミドである。
【００２５】
図３Ｂは、図３ＡのＢ‐Ｂ’線の位置についての断面を示す断面図である。図３Ｂに示されるように、配線４０は、支持基板１１上に形成されたＴｉ／Ｃｕのシード層４０ａと、シード層４０ａ上に形成されたＣｕの導電部４０ｂ とを有する。また、絶縁膜３０は、支持基板１１上に形成された絶縁膜３０ａと、複数の配線４０を隔てる絶縁膜３０ｂとを有する。配線４０と絶縁膜３０の形成方法については後で説明する。
【００２６】
ここで、支持基板１１は、省略線によって全体が描かれていないが、省略線より先も、同様に配線層５０が形成されているものとする。以下、図面において省略線より先が描かれていない部分も、同様に配線層が形成されているものとする。
【００２７】
図４Ａ〜図４Ｅは、第１実施形態にかかる配線基板の製造方法のうち、セミアディティブプロセスによる配線形成の工程を示す図である。
【００２８】
図４Ａに示されるように、支持基板１１上に形成された絶縁膜３０ａ上に、シード層４０ａを形成される。シード層４０ａの形成は、例えば、スパッタプロセスによって行われる。シード層４０ａの膜厚は、例えば、１００〜５００ｎｍである。
【００２９】
次いで、図４Ｂに示されるように、シード層４０ａ上に、開口部を有するレジストパターン４０ｃが形成される。レジストパターン４０ｃの形成は、感光性材料のレジストを塗布し、露光、現像を行うことによって行われる。レジストパターン４０ｃは、露光のパターンを変更することで、任意のパターン形状が得られる。レジストパターン４０ｃは、配線４０が形成される領域に開口部を有する。シード層４０ａは、レジストパターン４０ｃの開口部の直下にある領域が露出される。レジストパターン４０ｃの開口部ピッチは、例えば、５μｍである。
【００３０】
次いで、図４Ｃに示されるように、レジストパターン４０ｃの開口部内に、導電部４０ｂが形成される。導電部４０ｂの形成は、レジストパターン４０ｃの開口部で露出されるシード層４０ａを電極とする電解メッキ法により、シード層４０ａ上にＣｕメッキを成長させることで行われる。導電部４０ｂの膜厚は、例えば、２〜５μｍである。
【００３１】
次いで、レジストパターン４０ｃが除去される。図４Ｄに示されるように、シード層４０ａ上に、導電部４０ｂが残る。
【００３２】
次いで、図４Ｅに示されるように、シード層４０ａの一部が除去されることによって、絶縁膜３０ａ上に、電気的に独立した複数の配線４０ が形成される。シード層４０ａの除去は、例えば、導電部４０ｂをマスクとしたウエットエッチング法によって行う。
【００３３】
複数の配線４０間に、絶縁膜３０ｂが形成される。絶縁膜３０ｂの形成は、成膜プロセスによって行われる。絶縁膜３０ｂの材料は、例えば、ポリイミドである。
【００３４】
複数の配線を形成する領域に凹部を有するレジストパターン４０ｃが、感光性材料の露光、現像によって微細に形成され、レジストパターン４０ｃの凹部内に導電部が形成されることで、支持基板１１上に微細なピッチの複数の配線４０を形成できる。
【００３５】
複数の配線４０のパターン形成は、図４Ａ〜図４Ｅにて説明したセミアディティブプロセスに限られるものではなく、例えば、ダマシンプロセスで行われてもよい。
【００３６】
図５は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、基板を切断する工程を示す図である。図３Ａに示される配線層５０が形成された支持基板１１は、配線層５０の延伸方向に垂直に切断されることで、図５に示されるように、第２板状部材２２、第３板状部材２３を含む複数の板状部材２２、２３、２４、２５ に個片化される。複数の板状部材２２、２３、２４、２５は、切断された支持基板１１の一部である。複数の板状部材２２、２３、２４、２５の幅（図５において水平方向の長さ）は、例えば、２０〜３０ｍｍである。支持基板１１の切断は、ダイシング加工によって行われる。ダイシング加工は、例えば、ブレードダイシング、フッ素系のガスによるドライエッチング、あるいはＣＯ２レーザ加工によって行われる。個片化された複数の板状部材は、切断面をプラズマ処理することによって、切断面に生じたマイクロクラックが除去される。なお、図５においては配線層５０の延伸方向に垂直に切断を行ったが、切断方向はこれに限られるものではなく、例えば、配線層５０の延伸方向に交差する方向に切断してもよい。
【００３７】
個片化された第２板状部材２２上には、主面の一端から主面の他端にわたりパターン形成された複数の配線４２と絶縁膜３２とを有する配線層５２が形成されている。複数の配線４２、絶縁膜３２、配線層５２は、それぞれ、切断された複数の配線４０の一部、絶縁膜３０の一部、配線層５０の一部である。複数の配線４２の一端は第２板状部材２２の主面の一端と重なり、配線４２の他端は第２板状部材２２の主面の他端と重なる。また、個片化された第３板状部材２３上には、主面の一端から主面の他端にわたりパターン形成された複数の配線４３と、絶縁膜３３を有する配線層５３が形成されている。複数の配線４３、絶縁膜３３、配線層５３は、それぞれ、切断された複数の配線４０の一部、絶縁膜３０の一部、配線層５０の一部である。複数の配線４３の一端は第３板状部材２３の主面の一端と重なり、配線４３の他端は第３板状部材２３の主面の他端と重なる。
【００３８】
図６は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第１板状部材に配線を形成する工程を示す図である。図６に示されるように、第１板状部材２１上に、複数の配線４１と、絶縁膜３１とを有する配線層５１がパターン形成される。配線層５１は、配線設計に従って任意のパターンが形成されてよい。配線層５１の形成は、配線層５０の形成と同じセミアディティブプロセスで行われる。複数の配線４１のピッチは、複数の配線４２と同じ５〜１０μｍであることが、配線密度の高い配線基板を製造できる点で好ましい。また、配線４１の材料を配線４２と同じＣｕ、絶縁膜３１の材料を絶縁膜３２と同じポリイミドとすることが、信頼性の高い配線基板を製造できる点で好ましい。
【００３９】
図７は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第１板状部材上の配線と第２板状部材上の配線とを接続する工程を示す図である。図７に示されるように、第１板状部材２１上に、第２板状部材２２を含む複数の板上部材を配置することで、複数の配線４１と複数の配線４２の一端とを接続する。第２板状部材２２は、第１板状部材２１の主面と第２板状部材２２の主面の一端のみとが接する位置に配置される。複数の配線４２は、複数の配線４１のいずれかと接することで、複数の配線４１と接続される。配線層５１の複数の配線４１と、配線層５２の複数の配線４２の一端とが、一本ずつ接続される。
【００４０】
また、第３板状部材２３は、第１板状部材２１の主面と第３板状部材２３の主面の一端のみとが接する位置に配置される。複数の配線４３は、複数の配線４１のいずれかと接することで、複数の配線４１と接続される。配線層５１の複数の配線４１と、配線層５３の複数の配線４３の一端とが、一本ずつ接続される。
【００４１】
第２板状部材２２の配置は、例えば、フリップチップボンダーによってサブミクロンレベルの精度で位置合わせを行い、仮接合することで行われる。第１板状部材２１と第２板状部材２２との仮接合は、フリップチップボンダーの加熱によって行われる。第２板状部材２２を第１板状部材２１の主面上に配置した後、複数の配線４１と複数の配線４２の一端とを本接合する。複数の配線４１と複数の配線４２の一端とを本接合は、例えば、蟻酸ガスによる還元雰囲気下で２００℃程度に加熱し、０〜１０ＭＰａの圧力を加えることによって行われることが、配線材料を酸化させない点で好ましい。また、複数の配線４１と複数の配線４２の一端との接合は、仮接合と本接合とを分けずに、フリップチップボンダーのみで加熱、加圧することで行われてもよい。第３板状部材２３を含む複数の板状部材も、同様の方法で配置される。
【００４２】
図８は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材の上面を平坦化する工程を示す図である。図８に示されるように、複数の板状部材間に、封止材６１が充填され、複数の板状部材の上面と封止材６１の上面とが、平坦化処理される。封止材６１の材料は、第２板状部材２２の弾性率よりも小さい弾性率を有する材料を用いることが、製造される配線基板が熱的ストレスによって変形する際に、変形して配線４３を支え断線を防ぎ、高い信頼性を実現できる点で好ましい。封止材６１の材料は、例えば、モールド樹脂である。
【００４３】
平坦化処理は、例えば、封止材６１と複数の板状部材とを、研削とＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって面一とされることが、第２板状部材２２上に行う配線形成の歩留まりを高める点から好ましい。配線層５２の複数の配線４２の他端と、配線層５３の複数の配線４３の他端とが、平坦化処理した面に露出される。
【００４４】
図９は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に絶縁膜を形成する工程を示す図である。図９に示されるように、平坦化した複数の板状部材の上面と封止材６１の上面に、絶縁膜３４ａが形成される。絶縁膜３４ａは、複数の配線４２、４３の他端を露出する開口部を有する形状であり、複数の配線４２、４３の他端には、複数の配線４２、４３と電気的に接続する配線が形成される。絶縁膜３４ａの開口部は、例えば、感光性材料のレジストパターンによって形成される。絶縁膜３４ａの材料は、例えば、絶縁膜３２と同じポリイミドである。
【００４５】
図１０は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に配線を形成する工程を示す図である。絶縁膜３４ａ上に、複数の配線４４、４５がパターン形成される。複数の配線４２、４３の他端と、複数の配線４４、４５と、絶縁膜３４ａとは、配線層５４に含まれる。複数の配線４４は、絶縁膜３４ａ上に、複数の配線４２の他端と複数の配線４３の他端との間の位置で形成される。複数の配線４５は、絶縁膜３４ａ上に、複数の配線４２、４３、４４を迂回して形成される。複数の配線４２、４３は、配線層５４と配線層５１とを導通している。複数の配線４４、４５は、絶縁膜３４ａ上にセミアディティブプロセスによって形成される。配線層５４の配線ピッチは、配線層５２と同じ５〜１０μｍにすることが、配線密度の高い配線基板を製造できる点で好ましい。
【００４６】
図１１は、第１実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に接続端子を形成し第１実施形態にかかる配線基板を得る工程を示す図である。図１０にて説明された配線層５４に含まれる配線の端部それぞれに、半導体装置と接続するための接続端子７１、７２、７３、７４、７５、７６を含む複数の接続端子が形成される。接続端子７１は、図７にて説明された複数の配線４２の他端上に形成される。接続端子７２は、図７にて説明された複数の配線４３の他端上に形成される。接続端子７３は、図１０にて説明された複数の配線４４の一端に形成される。接続端子７４は、図１０にて説明された複数の配線４４の他端に形成される。接続端子７５は、図１０にて説明された複数の配線４５の一端に形成される。接続端子７６は、図１０にて説明された複数の配線４５の他端に形成される。接続端子７１は、図７にて説明された複数の配線４２と複数の配線４１と複数の配線４３とを介して、接続端子７２と電気的に接続される。接続端子７３は、図１０にて説明された複数の配線４４を介して、接続端子７４と電気的に接続される。接続端子７５は、図１０にて説明された複数の配線４５を介して、接続端子７１、７２、７３、７４を迂回して、接続端子７６と電気的に接続される。
【００４７】
複数の接続端子の形成は、図１０にて説明された配線層５４上に絶縁膜３４ｂを形成し、配線層５４に含まれる配線のそれぞれの端部と電気的に接続する配線が形成し、絶縁膜３４ｂ上に複数の接続端子を配置することで行われる。複数の接続端子は、例えば、Ｃｕ電極、又は、Ｃｕ電極上にＮｉＡｕ電極を積層した電極である。複数の接続端子は、例えば、セミアディティブプロセスによって形成される。絶縁膜３４ｂの材料は、例えば、絶縁膜３４ａと同じポリイミドで、絶縁膜３４ａと絶縁膜３４ｂとは一体になるよう形成されてもよい。
【００４８】
第１実施形態にかかる配線基板の製造方法によって得られた配線基板１０は、第１板状部材２１と、第１板状部材２１の主面にパターン形成された図７にて説明された複数の配線４１と、第１板状部材２１の主面と一端のみ接する主面を有する第２板状部材２２と、第２板状部材２２の主面の一端から第２板状部材２２の主面の他端にわたりパターン形成され、複数の配線４１と接する主面の一端側の端部を有する図７にて説明された複数の配線４２と、第１板状部材２１の主面と一端のみ接する主面を有する第３板状部材２３と、第３板状部材２３の主面の一端から第３板状部材２３の主面の他端にわたりパターン形成され、複数の配線４１と接する主面の一端側の端部を有する図７にて説明された複数の配線４３とを備える。
【００４９】
上記のような製造方法によって製造された配線基板１０は、図１２〜図１３にて説明される理由により高い配線密度を実現する。
【００５０】
図１２は、第１実施形態にかかる製造方法により得られた配線基板の接続端子直下にある配線層を示す図であり、図１１に示される配線基板１０の接続端子７１、７２、７３、７４、７５、７６及び絶縁膜３４ｂを図示しない上面図である。配線基板１０は、パターン形成された複数の配線４２によって配線層５１と配線層５４との層間接続を行うため、図２Ｂに示される電子装置８０ａの配線基板１０ａと比較して、層間導通を行う部材が配線層５４の専有面積が小さくなる。このため、複数の配線４４の間に形成できる複数の配線４５の本数は制限されないため、配線層５４ａの配線密度が高くなる。
【００５１】
図１３は、第１実施形態にかかる製造方法により得られた配線基板の接続端子を示す図であり、図１１に示される配線基板１０の上面図である。図１３では、図１１にて説明された配線基板１０が上面視で示され、配線基板１０に複数の半導体装置を実装する際の、複数の接続端子と対応する位置に端子を有する半導体装置の配置される位置が点線８１、８２で示される。また、図１２にて説明された複数の配線４４、４５と対応する位置が一点鎖線で示される。図２Ｃ に示される電子装置８０ａの配線基板１０ａと比較して、配線密度の高い配線層上に、より多くの接続端子を形成することができるので、接続端子ピッチが小さくなる。
【００５２】
また、第１板状部材２１上に、第２板状部材２２を含む複数の板状部材が設けられることで、多層配線基板である配線基板１０の配線層のうち一層を、複数の板状部材と封止材６１とに分割された構成となっている。配線基板１０が熱的ストレスによって変形する際に、変形による歪は、物性の異なる境界に集中する。複数の板状部材と封止材６１とに分割された構成となっていることで、歪が集中する箇所が増え、一箇所あたりの応力が分散し低減されるため、熱的ストレスの応力がかかる配線層５１と配線層５４の断線を抑制し、信頼性が高くなる。
【００５３】
以下、第２実施形態にかかる電子装置について、図１４を用いて説明する。第２実施形態にかかる電子装置は、上記第１実施形態で述べたような配線基板と、複数の半導体装置を備える。第１実施形態と共通する要素については、同一の符号を付して説明を省略する。
【００５４】
図１４は、第２実施形態にかかる電子装置を示す図である。電子装置８０は、第１板状部材２１と、第１板状部材２１の主面にパターン形成された図７にて説明された複数の配線４１と、第１板状部材２１の主面と一端のみ接する主面を有する第２板状部材２２と、第２板状部材２２の主面の一端から第２板状部材２２の主面の他端にわたりパターン形成され、複数の配線４１と接する主面の一端側の端部を有する図７にて説明された複数の配線４２と、第１板状部材２１の主面と一端のみ接する主面を有する第３板状部材２３と、第３板状部材２３の主面の一端から第３板状部材２３の主面の他端にわたりパターン形成され、複数の配線４１と接する主面の一端側の端部を有する図７にて説明された複数の配線４３とを有する配線基板１０と、第２板状部材２２上に配置され、複数の配線４２の他端と電気的に接続された第１端子を有する半導体装置８１と、第２板状部材２２上に配置され、複数の配線４３の他端と電気的に接続され、複数の配線４３と複数の配線４１と複数の配線４２とを介して第１端子と電気的に接続された第２端子を有する半導体装置８２とを備える。
【００５５】
半導体装置８１と半導体装置８２とは、配線基板１０上に配置され、複数の端子８３を介して配線基板１０に電気的に接続されている。配線基板１０は、半導体装置８１、８２の複数の端子８３と接続する複数の接続端子７１、７２、７３、７４、７５、７６を介して半導体装置８１、８２間を電気的に接続する。
【００５６】
図示しないが、半導体装置の端子は、例えば、はんだバンプ、又は、Ｃｕポスト上にはんだバンプが形成された電極である。配線基板１０と半導体装置８１、８２との接続は、フリップチップボンダーによって仮接合し、リフロー工程によってはんだを溶融させ、本接合を行い、配線基板１０と半導体装置８１、８２との間に封止樹脂を充填、硬化することで行われる。また、仮接合と本接合とを分けずに、フリップチップボンダーのみで加熱、加圧することによって半導体装置８１、８２との接続を行ってもよい。
【００５７】
接続端子７１と電気的に接続される半導体装置８１の第１端子 は、図７にて説明された複数の配線４１、４２、４３を介して接続端子７２と電気的に接続される半導体装置８２の第２端子と電気的に接続される。接続端子７３と電気的に接続される半導体装置８１の第３端子は、図７にて説明された複数の配線４４を介して接続端子７４と電気的に接続される半導体装置８２の第４端子と電気的に接続される。接続端子７５と電気的に接続される半導体装置８１の第５端子は、図７にて説明された複数の配線４５を介して接続端子７６と電気的に接続される半導体装置８２の第６端子と電気的に接続される。半導体装置８１の他の端子は、配線基板１０の配線を介して半導体装置８２の他の端子と電気的に接続されてもよい。
【００５８】
上記のような電子装置８０は、複数の半導体装置８１、８２間を接続する配線の密度を高める。
【００５９】
電子装置８０は、配線密度が高い配線基板１０を用いているため、配線基板１０上に配置される複数の半導体装置８１、８２の複数の端子８３それぞれを、電気的に独立して接続できる。配線基板１０の配線層一層あたりの配線密度が高いため、多層配線層の層数を増やさず接続でき、距離の短い配線経路を増加させる。
【００６０】
半導体装置８１は、例えば、プロセッサである。また、半導体装置８２は、例えば、メモリである。半導体装置８１と半導体装置８２との間で電気信号の入出力を増やすために、信号経路となる配線の本数を増やす方法がある。このとき、信号経路が短いほど信号のロスが少なく、効率のよい入出力が行える。例えば、プロセッサとメモリとの距離を短くし、配線本数を多くするために、配線密度の高い配線基板１０を用いる。
【００６１】
以下、第３実施形態にかかる電子装置にあたる配線基板について、図１５を用いて説明する。第１実施形態と共通する要素については、同一の符号を付して説明を省略する。第１実施形態にかかる配線基板は、図７に示されるように、複数の第１配線ピッチと複数の第２配線ピッチは同じであるのに対し、第３実施形態にかかる配線基板は、複数の第１配線ピッチと複数の第２配線ピッチが異なり、複数の第１配線が、複数の第２配線の端部と第２絶縁膜とに接する点で、第１実施形態にかかる配線基板と異なる。
【００６２】
図１５は第３実施形態にかかる配線基板の一部を示す図である。但し、第１実施形態にかかる配線基板と同様の構成については同一の符号を付したうえで説明を省略する。図１５に示される配線基板２１０は、図１１に説明された配線基板１０と対応するが、接続端子７１、７２、７３、７４、７５、７６、絶縁膜３４ａ、３４ｂ、封止材６１、支持基板１１については図示されない。また、図１５は、第１実施形態の配線基板の製造工程のうち、第１板状部材２１上の配線と第２板状部材２２の配線とを接続する工程を示す図７に対応する。
【００６３】
図７の複数の配線４１、４２、および絶縁膜３１、３２の代わりに、第３実施形態の配線基板においては、複数の配線１４１、１４２の配線および、絶縁膜１３１、１３２を備える。図１５においては、複数の配線１４１、１４２の配線それぞれ１本ずつ、絶縁膜１３１、１３２、および第２板状部材２２のみが図示されている。
【００６４】
図１５に示されるように、配線１４１は、配線１４１よりも大きい配線１４２の一端と接し、絶縁膜１３１と絶縁膜１３２とが接している。配線１４１と配線１４２とが同じ材料であり、絶縁膜１３１と絶縁膜１３２とが同じ材料であるとき、配線１４１と絶縁膜１３２との異種材料接合の両側に、配線１４１と配線１４２の同種材料接合および絶縁膜１３１と絶縁膜１３２の同種材料接合が設けられたハイブリッド接合構造となる。この接合構造により配線層１５１と配線層１５２とが強固に接合し、高い信頼性の配線基板２１０を製造できる。
【００６５】
また、配線１４２に接する絶縁膜１３１が、配線１４２の弾性率よりも小さい弾性率を有する材料であるとき、配線１４１と配線１４２との接続部分を、接して並列する絶縁膜１３１と絶縁膜１３２とが支えることによって、接続部分の破壊が抑えられ、配線基板２１０の信頼性が高くなる。
【００６６】
また、配線１４１が、配線１４２と絶縁膜１３２と接する場合、配線１４１と配線１４２、絶縁膜１３１と絶縁膜１３２とが接する境界では、配線１４１と配線１４２とが接する第１領域、絶縁膜１３１と絶縁膜１３２とが接する第２領域、絶縁膜１３１と配線１４２とが接する第３領域とが現れる。絶縁膜１３１と配線１４２とが接する第３領域では、配線１４２の弾性率よりも小さい弾性率を有する絶縁膜１３１が、変形し配線１４２表面の凹凸に入り込み密着する。第１領域と第２領域において対向する同種材料同士がハイブリッド接合することに加えて、第３領域において絶縁膜１３１と配線１４２とが密着しアンカー効果によって強固に接続されるため、配線１４１と配線１４２との接続はより強固となり、配線基板２１０の信頼性が高くなる。
【００６７】
図示しないが、配線１４２が、配線１４１と絶縁膜１３１と接する場合においても、配線基板２１０の信頼性は高まる。絶縁膜１３１と配線１４２とが接する領域では、配線１４１の弾性率よりも大きい弾性率を有する絶縁膜１３２が、変形し配線１４１表面の凹凸に入り込み密着する。
【００６８】
以下、第４実施形態にかかる電子装置の製造方法及び電子装置として配線基板の製造方法及び配線基板について、図１６〜図２４を用いて説明する。第１実施形態と共通する要素については、同一の符号を付して説明を省略する。第１実施形態にかかる配線基板の製造方法は、第１板状部材の第１面に複数の第１配線をパターン形成し、第２面の一端から第２面の他端にわたり複数の第２配線がパターン形成された複数の第２板状部材を、第１面と前記第２面の一端のみが接する位置であり、複数の第２配線の一端と複数の第１配線のいずれかとが接する位置に配置することで、複数の第１配線と複数の第２配線とを電気的に接続する。
【００６９】
図１６は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、基板に多層配線を形成する工程を示す図である。図１６に示されるように、支持基板１１上に、配線層５０がパターン形成され、配線層５０上に、複数の配線４０ｄと、絶縁膜３０ｄ とを有する配線層５０ｄがパターン形成される。配線層５０の複数の配線４０と、配線層５０ｄの複数の配線４０ｄとは電気的に独立している。複数の配線４０ｄのピッチは、例えば、５〜１０μｍである。
【００７０】
図１７は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、基板を切断する工程を示す図である。図１７に示されるように、配線層５０、５０ｄが形成された支持基板１１が、配線層５０、５０ｄとともに切断されることで、第２板状部材２２、第３板状部材２３を含む複数の板状部材２２、２３、２４、２５に個片化される。個片化された第２板状部材２２上には、主面の一端から主面の他端にわたりパターン形成された複数の配線４２と、絶縁膜３２とを有する配線層５２と、主面の一端から主面の他端にわたりパターン形成された複数の配線４７と、絶縁膜３５とを有する配線層５５とが形成されている。複数の配線４７、絶縁膜３５、配線層５５は、それぞれ、切断された複数の配線４０ｄの一部、絶縁膜３０ｄの一部、配線層５０ｄの一部である。複数の配線４２、４７の一端は第２板状部材２２の一端と重なり、複数の配線４２、４７の他端は第２板状部材２２の他端と重なる。
【００７１】
また、個片化された第３板状部材２３上には、主面の一端から主面の他端にわたりパターン形成された複数の配線４３と、絶縁膜３３とを有する配線層５３と、主面の一端から主面の他端にわたりパターン形成された複数の配線４８と、絶縁膜３６とを有する配線層５６とが形成されている。複数の配線４８、絶縁膜３６、配線層５６は、それぞれ、切断された複数の配線４０ｄの一部、絶縁膜３０ｄの一部、配線層５０ｄの一部である。複数の配線４３、４８の一端は第３板状部材２３の一端と重なり、複数の配線４３、４８の他端は第３板状部材２３の他端と重なる。
【００７２】
図１８は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第１板状部材に配線を形成する工程を示す図である。図１８に示されるように、第１板状部材２１上に、複数の配線１４１、４６と、絶縁膜１３１とを有する配線層１５１がパターン形成される。複数の配線４６は、複数の配線１４１を迂回するように形成される。
【００７３】
図示しないが、第１板状部材２１上に、第２板状部材２２が配置されることで、複数の配線１４１と複数の配線４２の一端とが接続され、複数の配線４６と複数の配線４７の一端とが接続される。複数の配線４７は、複数の配線４６のいずれかと接することで、複数の配線４６と接続される。配線層１５１の複数の配線４６と、配線層５５の複数の配線４７の一端とが、一本ずつ接続される。
【００７４】
また、第１板状部材２１上に、第３板状部材２３が配置されることで、複数の配線１４１と複数の配線４３の一端とが接続され、複数の配線４６と複数の配線４８の一端とが接続される。複数の配線４８は、複数の配線４６のいずれかと接することで、複数の配線４８と接続される。配線層１５１の複数の配線４６と、配線層５６の複数の配線４８の一端とが、一本ずつ接続される。
【００７５】
図１９は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第１板状部材上の配線と第２板状部材上の配線とを接続する工程を示す図である。第１板状部材２１上の配線層１５１上に、第２板状部材２２、第３板状部材２３を含む複数の板上部材を配置することで、複数の配線１４１と配線層５３の複数の配線４３の一端と、複数の配線１４１と配線層５５の複数の配線４７の一端と、複数の配線４６と配線層５２の複数の配線４２の一端と、複数の配線４６と配線層５６の複数の配線４８の一端とを接続する。
【００７６】
図２０は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材の上面を平坦化する工程を示す図である。図２０に示されるように、複数の板状部材間に、封止材１６１が充填され、複数の板状部材の上面と封止材１６１の上面とが、平坦化処理される。配線層５２の複数の配線４２の他端と、配線層５３の複数の配線４３の他端と、配線層５５の複数の配線４７の他端と、配線層５６の複数の配線４８の他端とが、平坦化処理した面に露出される。
【００７７】
図示しないが、平坦化した複数の板状部材の上面と封止材１６１の上面に、絶縁膜１３４ａが形成される。絶縁膜１３４ａは、複数の配線４２、４３、４７、４８の他端を露出する開口部を有する形状であり、複数の配線４２、４３、４７、４８の他端には、複数の配線４２、４３、４７、４８と電気的に接続する配線が形成される。
【００７８】
図２１は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に配線を形成する工程を示す図である。第２板状部材２２と封止材１６１との上に、複数の配線１４４、１４５がパターン形成され、複数の配線４２、４３、４７、４８の他端と、複数の配線１４４、１４５と、配線を隔てる絶縁膜１３４ａとを含む配線層１５４が形成される。このとき、複数の配線１４４、１４５は、第２板状部材２２を挟んで図１９にて説明された複数の配線１４１の反対側に形成される。複数の配線１４４は、絶縁膜１３４ａ上に、複数の配線４７の他端と複数の配線４３の他端との間の位置で形成される。複数の配線１４５は、絶縁膜１３４ａ上に、複数の配線４２、４３、４７、４８、１４４を迂回して形成される。複数の配線４２、４３、４７、４８は、配線層１５４と配線層１５１とを導通している。
【００７９】
図２２は、第４実施形態にかかる配線基板の製造方法の製造工程のうち、第２板状部材上に接続端子を形成し第１実施形態にかかる配線基板を得る工程を示す図である。図２１にて説明された配線層１５４に含まれる配線の端部それぞれに、半導体装置と接続するための接続端子７１、７２、１７３、１７４、１７５、１７６、７７、７８を含む複数の接続端子が形成される。接続端子７７は、図２１にて説明された複数の配線４７の一端に形成される。接続端子７８は、図２１にて説明された複数の配線４８の他端に形成される。接続端子７７は、図１９にて説明された複数の配線４７、１４１、４３を介して接続端子７２と電気的に接続される。接続端子７８は、図１９にて説明された複数の配線４８、４６、４２を介して接続端子７１と電気的に接続される。
【００８０】
上記のような製造方法によって製造された配線基板４１０は、高い配線密度を実現する。
【００８１】
図２３は、第４実施形態にかかる製造方法により得られた配線基板の接続端子直下にある配線層を示す図であり、図２２に示される配線基板４１０の接続端子７１、７２、１７３、１７４、１７５、１７６、７７、７８及び絶縁膜１３４ｂを図示しない上面図である。
【００８２】
図２４は、第４実施形態にかかる製造方法により得られた配線基板の接続端子を示す図であり、図２２に示される配線基板４１０の上面図である。図２４では、図２２にて説明された配線基板４１０が上面視で示され、配線基板４１０に複数の半導体装置を実装する際の、複数の接続端子と対応する位置に端子を有する半導体装置の配置される位置が点線８１、８２で示される。また、図２３にて説明された複数の配線１４４、１４５と対応する位置が一点鎖線で示される。
【００８３】
接続端子７７は、図２３にて説明された複数の配線４７の他端上に形成される。接続端子７８は、図２３にて説明された複数の配線４８の他端上に形成される。接続端子７７は、図２３にて説明された複数の配線４７と複数の配線１４１と複数の配線４２とを介して、接続端子７２と電気的に接続される。接続端子７８は、複数の配線４８と複数の配線４６と複数の配線４３とを介して、接続端子７１と電気的に接続される。
【００８４】
第４実施形態にかかる配線基板は、第１実施形態にかかる配線基板の構成に加えて、パターン形成された複数の配線４７を含む配線層５５と、複数の配線４８を含む配線層５６によって配線層１５１、１５４間を導通する。第１実施形態にかかる配線基板と比較して、複数の半導体装置の端子を接続する配線を、同じ面積にさらに多く形成することができるため、さらに配線密度を高くする。
【００８５】
本発明の実施形態にかかる配線基板及び電子装置は一例であり、所望の設計に合わせて最適な構成を選択する。
【００８６】
図２５は、第２実施形態にかかる電子装置の変形例を示す図である。第２実施形態にかかる電子装置の変形例は、図１５にて説明された第２実施形態の電子装置に加え、配線基板を挟んで半導体装置の反対側に、配線基板と電気的に接続されたパッケージ基板を備えている。図２５に示されるように、電子装置８０の配線基板１０は、第１板状部材２１と接する支持基板１２を有し、支持基板１２を貫通する導通部９３と配線基板１０に接する接合部９２とを介して、パッケージ基板９１と電気的に接続されている。接合部９２は、例えば、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）バンプである。導通部９３は、例えば、レーザやドリルで形成したインナービアである。
【００８７】
上記のような電子装置８０は、半導体装置８１、８２を実装する側では配線密度を高めつつも、パッケージ基板９１と接続する側では接続端子ピッチを大きくし、パッケージ基板９１の端子と接続できる。
【００８８】
図２６は、第１実施形態にかかる配線基板の変形例を示す図である。図２６は、図１１に説明された配線基板１０と対応するが、接続端子７１、７２、７３、７４、７５、７６、絶縁膜３４ａ、３４ｂ、封止材６１については図示されない。また、図２６は、第１実施形態の配線基板の製造工程のうち、第１板状部材上の配線と第２板状部材の配線とを接続する工程を示す図７に対応する。図２６に示されるように、第２板状部材２２の主面にパターン形成される複数の配線２４２、第３板状部材２３の主面にパターン形成される複数の配線２４３は、複数の配線４１と接する一端を有していれば、第１板状部材２１、複数の配線４１と垂直であることに限られない。第１板状部材２１、複数の配線４１に垂直でない方向に他端を露出することで、配線設計の自由度が上がる。
【００８９】
なお、図面では第２板状部材２２、第３板状部材２３の各面は、長方形として描かれているが、第２板状部材２２、第３板状部材２３は、配線形成可能な一対の側面を有していればよい。例えば、第２板状部材２２は、一対の側面を長方形でなく、台形としてもよい。
【符号の説明】
【００９０】
１０  配線基板
１１、１２  支持基板
２０〜２５  板状部材
３０〜３４  絶縁膜
４０ａ  シード層
４０ｂ  導電部
４０ｃ  レジストパターン
４０〜４８  配線
４２ａ、４３ａ  インナービア
５０〜５６  配線層
６１  封止材
７１〜７８  接続端子
８０  電子装置
８１、８２  半導体装置
８３  端子
９１  パッケージ基板
９２  接合部
９３  導通部
【図１】
2019140200.tif 000003
【図２Ａ】
2019140200.tif 000004
【図２Ｂ】
2019140200.tif 000005
【図２Ｃ】
2019140200.tif 000006
【図３Ａ】
2019140200.tif 000007
【図３Ｂ】
2019140200.tif 000008
【図４Ａ】
2019140200.tif 000009
【図４Ｂ】
2019140200.tif 000010
【図４Ｃ】
2019140200.tif 000011
【図４Ｄ】
2019140200.tif 000012
【図４Ｅ】
2019140200.tif 000013
【図５】
2019140200.tif 000014
【図６】
2019140200.tif 000015
【図７】
2019140200.tif 000016
【図８】
2019140200.tif 000017
【図９】
2019140200.tif 000018
【図１０】
2019140200.tif 000019
【図１１】
2019140200.tif 000020
【図１２】
2019140200.tif 000021
【図１３】
2019140200.tif 000022
【図１４】
2019140200.tif 000023
【図１５】
2019140200.tif 000024
【図１６】
2019140200.tif 000025
【図１７】
2019140200.tif 000026
【図１８】
2019140200.tif 000027
【図１９】
2019140200.tif 000028
【図２０】
2019140200.tif 000029
【図２１】
2019140200.tif 000030
【図２２】
2019140200.tif 000031
【図２３】
2019140200.tif 000032
【図２４】
2019140200.tif 000033
【図２５】
2019140200.tif 000034
【図２６】
2019140200.tif 000035