(57)【要約】【課題】設定部や中央処理装置が複数系になっているデジタル時素リレーについて設定部のスイッチに係る同一部位の同一故障に対する異常検出能力を向上させる。【解決手段】両系の設定部２１ａ，２１ｂのメカニカルスイッチに択一型スイッチ２２，２２を採用したうえで、両系の中央処理装置１３ａ，１３ｂに合理性診断手段２３ａ，２３ｂを追加して両系いずれの設定値についても択一状態の条件が満たされているか否かを調べる。また、両系の設定部２１ａ，２１ｂのメカニカルスイッチに相補性を持った符号型スイッチ(41,42) を採用する。さらに、択一型スイッチと符号型スイッチとを組み合わせる。照合手段に加えて比較手段も設け、論理整合手段や選択的反転手段も設ける。【選択図】        図１
2019179715.tif 000002
【特許請求の範囲】
【請求項１】
時素設定用の第１メカニカルスイッチを具備した第１設定部と、その設定値に基づいて時素を設定する第１時素設定手段とその設定時素に基づいて経過時間を計測する第１計時手段とを具備した第１中央処理装置と、時素設定用の第２メカニカルスイッチを具備した第２設定部と、その設定値に基づいて時素を設定する第２時素設定手段とその設定時素に基づいて経過時間を計測する第２計時手段とを具備した第２中央処理装置と、前記第１中央処理装置の処理と前記第２中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第１メカニカルスイッチと前記第２メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備していて何れの切替状態でも前記複数の端子のうち何れか一つを選択する択一型スイッチであり、前記第１中央処理装置が、前記第１設定部の設定値について択一状態の値であるか否かを調べる合理性診断手段を具備しており、前記第２中央処理装置が、前記第２設定部の設定値について択一状態の値であるか否かを調べる合理性診断手段を具備しており、
それらの合理性診断手段の何れかが択一状態の値でないと診断したときには前記出力リレーの駆動が抑制されるようになっている、ことを特徴とするデジタル時素リレー。
【請求項２】
前記第１メカニカルスイッチと前記第２メカニカルスイッチとが、何れも、切替操作に応じて切り替わる切替状態もそれに対応して選択される端子も三個以上を有しており、
前記第１中央処理装置も、前記第２中央処理装置も、前記設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備している、ことを特徴とする請求項１記載のデジタル時素リレー。
【請求項３】
前記第１中央処理装置と前記第２中央処理装置とが、何れも、前記論理整合手段の実行後かつ各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする請求項２記載のデジタル時素リレー。
【請求項４】
時素設定用の第１メカニカルスイッチを具備した第１設定部と、その設定値に基づいて時素を設定する第１時素設定手段とその設定時素に基づいて経過時間を計測する第１計時手段とを具備した第１中央処理装置と、時素設定用の第２メカニカルスイッチを具備した第２設定部と、その設定値に基づいて時素を設定する第２時素設定手段とその設定時素に基づいて経過時間を計測する第２計時手段とを具備した第２中央処理装置と、前記第１中央処理装置の処理と前記第２中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第１メカニカルスイッチと前記第２メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備しており且つそれらの端子の選択状態と切替状態を符号化したものとを一致させる符号型スイッチであり、前記第１メカニカルスイッチにおける符号化と前記第２メカニカルスイッチにおける符号化とが、対応する端子ごとの相補性を持つものである、ことを特徴とするデジタル時素リレー。
【請求項５】
前記第１中央処理装置と前記第２中央処理装置とが、何れも、各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする請求項４記載のデジタル時素リレー。
【請求項６】
前記第１中央処理装置も、前記第２中央処理装置も、前記設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備している、ことを特徴とする請求項５記載のデジタル時素リレー。
【請求項７】
前記第１中央処理装置にも、前記第２中央処理装置にも、前記設定部のうち各々に対応するものの設定値が正論理なのか負論理なのかを示す論理通知部が付設されている、ことを特徴とする請求項６記載のデジタル時素リレー。
【請求項８】
時素設定用の第１メカニカルスイッチを具備した第１設定部と、その設定値に基づいて時素を設定する第１時素設定手段とその設定時素に基づいて経過時間を計測する第１計時手段とを具備した第１中央処理装置と、時素設定用の第２メカニカルスイッチを具備した第２設定部と、その設定値に基づいて時素を設定する第２時素設定手段とその設定時素に基づいて経過時間を計測する第２計時手段とを具備した第２中央処理装置と、前記第１中央処理装置の処理と前記第２中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第１メカニカルスイッチと前記第２メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備していて何れの切替状態でも前記複数の端子のうち何れか一つを選択する択一型スイッチと、切替操作に応じて選択される端子を複数具備しており且つそれらの端子の選択状態と切替状態を符号化したものとを一致させる符号型スイッチとを組み合わせたものであり、
前記第１メカニカルスイッチのうちの符号型スイッチにおける符号化と前記第２メカニカルスイッチのうちの符号型スイッチにおける符号化とが、対応する端子ごとの相補性を持つものであり、
前記第１中央処理装置が、前記第１設定部の設定値のうち前記第１メカニカルスイッチの択一型スイッチに係る部分について択一状態の値であるか否かを調べる合理性診断手段を具備しており、前記第２中央処理装置が、前記第２設定部の設定値のうち前記第２メカニカルスイッチの択一型スイッチに係る部分について択一状態の値であるか否かを調べる合理性診断手段を具備しており、
それらの合理性診断手段の何れかが択一状態の値でないと診断したときには前記出力リレーの駆動が抑制されるようになっている、ことを特徴とするデジタル時素リレー。
【請求項９】
前記第１メカニカルスイッチのうちの択一型スイッチと前記第２メカニカルスイッチのうちの択一型スイッチとが、何れも、切替操作に応じて切り替わる切替状態もそれに対応して選択される端子も三個以上を有しており、
前記第１中央処理装置も、前記第２中央処理装置も、前記設定値のうち各々の択一型スイッチに該当する部分について正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備している、ことを特徴とする請求項８記載のデジタル時素リレー。
【請求項１０】
前記第１設定部の設定値のうち前記第１メカニカルスイッチの択一型スイッチに係る部分に関する正論理か負論理かの論理と前記第１設定部の設定値のうち前記第１メカニカルスイッチの符号型スイッチに係る部分に関する正論理か負論理かの論理との対応関係と、前記第２設定部の設定値のうち前記第２メカニカルスイッチの択一型スイッチに係る部分に関する正論理か負論理かの論理と前記第２設定部の設定値のうち前記第２メカニカルスイッチの符号型スイッチに係る部分に関する正論理か負論理かの論理との対応関係とが、一致しており、
前記第１中央処理装置も、前記第２中央処理装置も、前記設定値のうち各々の符号型スイッチに該当する部分について前記論理整合手段の論理判定に基づき選択的に反転処理を施す選択的反転手段を具備している、ことを特徴とする請求項９記載のデジタル時素リレー。
【請求項１１】
前記第１中央処理装置と前記第２中央処理装置とが、何れも、前記選択的反転手段の実行後かつ各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする請求項１０記載のデジタル時素リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、鉄道分野で多用される高信頼性のデジタル時素リレーに関し、詳しくは、時素の設定や計時の処理を二重系・多重系のデジタル素子・デジタル回路にて処理することによりフェールセーフ性を高めたデジタル時素リレーに関する。
【背景技術】
【０００２】
時素リレーは、電圧が例えば０Ｖと２４Ｖとで切り替わる制御入力に応じて出力電圧が０Ｖか２４Ｖになるものであるが（図１２（ａ）参照）、緩動リレーでは制御入力のオン遷移に応じて出力がオン（メイク，閉）状態になるタイミングが緩動時素の時間だけ遅れ、緩放リレーでは制御入力のオフ遷移に応じて出力がオフ（ブレイク，開）状態になるタイミングが緩放時素の時間だけ遅れるようになっている。
そして、そのような時素リレーについて時素の設定部や時間計測手段をデジタル回路にて具現化したものがデジタル時素リレーであり、フェールセーフ性が重要な鉄道分野では、デジタル化に加えて、時素の設定部や計測手段の二重化なども、図られている（例えば特許文献１〜４参照）。
【０００３】
このようなデジタル時素リレー１０の典型的な構成は（図１２（ｂ）参照）、制御入力回路１１と電源回路１２と一対の中央処理装置１３ａ，１３ｂと一対の発振器１４ａ，１４ｂと一対の設定部１５ａ，１５ｂと照合手段１６とリレー駆動部１７と出力リレー１８とを具えたものである。
それらのうち、制御入力回路１１は、制御入力の波形を整えて中央処理装置１３ａ，１３ｂへ送るものであり、電源回路１２は制御入力から中央処理装置１３ａ，１３ｂ等の動作電力を生成するものである。
【０００４】
中央処理装置１３ａ（第１中央処理装置）は、マイクロプロセッサ（ＭＰＵ）等のデジタル演算制御回路からなり、発振器１４ａの発振信号をクロックとして動作することでリレー駆動制御を遂行するものであり、そのリレー駆動制御に際し、設定部１５ａ（第１設定部）から設定値を入力するとともに、その設定値に対応した時素を制御内容に反映させるようになっている。
中央処理装置１３ｂ（第２中央処理装置）も、マイクロプロセッサ（ＭＰＵ）等のデジタル演算制御回路からなるが、これは発振器１４ｂの発振信号をクロックとして動作することでリレー駆動制御を遂行するようになっている。しかも、中央処理装置１３ｂは、そのリレー駆動制御に際し、設定部１５ｂ（第２設定部）から設定値を入力するとともに、その設定値に対応した時素を制御内容に反映させるようになっている。
【０００５】
そのため、設定部１５ａ，１５ｂに同一の値が設定されると、それに基づいて中央処理装置１３ａ，１３ｂが同一の処理を行うので、中央処理装置１３ａ，１３ｂからリレー駆動部１７に送出されるリレー駆動制御の内容は、設定部１５ａ，１５ｂや中央処理装置１３ａ，１３ｂに異常が無ければ、一致する。
照合手段１６は、その一致の有無を確認するものであるが、具体化にはバリエーションがあるので一点鎖線にて図示した。代表的な例を挙げると、中央処理装置１３ａ，１３ｂの内部の監視手段と外部の監視手段との協働によって照合するものや（例えば特許文献１参照）、中央処理装置１３ａ，１３ｂが相互に自系データと他系データとの一致を確認しあうもの（例えば特許文献３参照）、中央処理装置１３ａ，１３ｂの外部の照合回路が確認するもの（例えば特許文献４参照）、などが挙げられる。
【０００６】
リレー駆動部１７は、照合手段１６による照合結果が一致となったときには、中央処理装置１３ａ，１３ｂから受けたリレー駆動制御の指示に従って出力リレー１８をオン／オフ（メイク／ブレイク，閉／開）させるが、照合手段１６による照合結果が不一致となったときには、中央処理装置１３ａ，１３ｂから受けたリレー駆動制御の指示を無視して、出力リレー１８を、予め決められている安全側の状態たとえばオフ（ブレイク，開）状態にさせるようになっている。
出力リレー１８は、時素用の付加回路などの無いシンプルな構成のリレーであり、基本的には鉄道設備に適した信頼性の高い信号用リレーが用いられるが、用途によってはＪＩＳ規格等に適合した電磁リレーや半導体リレーといった一般的なリレーでも良い。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−２９２２５８号公報
【特許文献２】特開平４−１５４４７５号公報
【特許文献３】特開平１０−２３９４６３号公報
【特許文献４】特開２００６−３３８０９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このようなデジタル時素リレーでは、時素を取り扱うデジタル回路部１３〜１５を二重系（多重系）にしたうえで照合手段１６を組み合わせたことにより、回路等の異常を検出する能力を高めて、鉄道分野で要求されるフェールセーフ性を確保している。
しかしながら、使用の態様によっては、具体的には例えば２４時間連続して稼動するのか断続的に稼動するのかによって、異常検出能力に差がつくことがあるので、規定等で必要とされるレベルにとどまらず、それより高いレベルまで安全性を向上させるのは、望ましいことであり、重要である。
【０００９】
詳述すると、フェールセーフな装置として設計されている従来装置は、２４時間連続して稼働することを前提としたものが多く、その場合、常時や随時に二重系・多重系の照合を行うことで、複数系のうち何れか一つの系にだけ発生した故障等については単一故障の発生段階で速やかに異常を検出することが可能なため、異常検出能力が高い。
これに対し、デジタル時素リレー１０のように制御入力から動作電力を得ている緩動形デジタル時素リレー等の場合、回路動作の観点からは、２４時間連続稼働でなく、電源断の状態が一日のうちに複数回も存在しうる謂わば断続稼働であることが多い。
【００１０】
デジタル時素リレー１０では、時素の設定に用いられる設定部１５ａ，１５ｂが安全性を考慮して二重系になっているが、照合などの機能が作動不能になる電源断の時には単一故障であっても異常を検出することができず、その異常の検出は制御入力に基づく動作電力の供給再開まで待たされる。そのため、電源回復までの間に更なる故障が発生して、あるいは重篤な故障が発生して、二重系の設定部１５ａ，１５ｂの双方で例えば同一ビットといった同一部位に同じ故障が発現した場合、電源回復後の照合では、手遅れであり、二重系の設定部１５ａ，１５ｂの双方で設定が誤り状態になっているのに、その異常が検出されなくなるので、その分だけ異常検出能力が低下する。
【００１１】
ちなみに、照合対象データを一方の系で反転してから他方へ送り、他方の系では、受け取った反転データと、自系の照合対象データの反転データとを照合することでも、両系の間のデータ入力端子の故障を検出する能力の向上が、何れか一方の系だけの故障や、両系で異なる態様の故障であれば、期待できそうであるが、双方のデータ入力端子に係る同一部位の同一故障に対する異常検出能力については、どれほど向上するのか判然としない。データ反転がソフトウェアだけで行われていたり、中央処理装置１３ａ，１３ｂなどがソフトウェアをも含めて同一性を維持している等のためとも思われるが、定かでない。また、その手法を設定部１５ａ，１５ｂの設定値に拡張適用して、設定値の反転を繰り返したとしても、それだけで設定部１５ａ，１５ｂの双方における同一部位の同一故障などに対する異常検出能力が十分に高まるのか否かということも、判然としない。
【００１２】
一方、二重系の設定部１５ａ，１５ｂのハードウェア故障については、ショート故障とオープン故障といった異なるタイプの故障である謂わば相違故障よりも、ショート故障とショート故障あるいはオープン故障とオープン故障といった同一故障の方が発生頻度が大きいと言える。過大なサージ電圧の印加や不所望な短絡による故障といった馴染みの原因による回路や素子の故障では、しばしば一つの原因だけでも複数箇所で同一故障が発現するのに対し、異なる原因による複数の故障が同時や近時に発生する頻度は相対的に小さいからである。
【００１３】
そこで、フェールセーフ性の優れたデジタル時素リレーを実現すべく、時素の設定についてはコストや同一性を多少は犠牲にしても各系の設定部に係る同一部位の同一故障に対する異常検出能力が高まるように時素設定手法を改めることが技術的な課題となる。
【課題を解決するための手段】
【００１４】
本発明のデジタル時素リレーは（解決手段１）、このような課題をコスト面の犠牲を払ってでも解決しようとして創案されたものであり、
時素設定用の第１メカニカルスイッチを具備した第１設定部と、その設定値に基づいて時素を設定する第１時素設定手段とその設定時素に基づいて経過時間を計測する第１計時手段とを具備した第１中央処理装置と、時素設定用の第２メカニカルスイッチを具備した第２設定部と、その設定値に基づいて時素を設定する第２時素設定手段とその設定時素に基づいて経過時間を計測する第２計時手段とを具備した第２中央処理装置と、前記第１中央処理装置の処理と前記第２中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第１メカニカルスイッチと前記第２メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備していて何れの切替状態でも前記複数の端子のうち何れか一つを選択する択一型スイッチであり、前記第１中央処理装置が、前記第１設定部の設定値について択一状態の値であるか否かを調べる合理性診断手段を具備しており、前記第２中央処理装置が、前記第２設定部の設定値について択一状態の値であるか否かを調べる合理性診断手段を具備しており、
それらの合理性診断手段の何れかが択一状態の値でないと診断したときには前記出力リレーの駆動が抑制されるようになっている、ことを特徴とする。
【００１５】
また、本発明のデジタル時素リレーは（解決手段２）、上記解決手段１のデジタル時素リレーであって、
前記第１メカニカルスイッチと前記第２メカニカルスイッチとが、何れも、切替操作に応じて切り替わる切替状態もそれに対応して選択される端子も三個以上を有しており、
前記第１中央処理装置も、前記第２中央処理装置も、前記設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備していることを特徴とする。
【００１６】
さらに、本発明のデジタル時素リレーは（解決手段３）、上記解決手段２のデジタル時素リレーであって、
前記第１中央処理装置と前記第２中央処理装置とが、何れも、前記論理整合手段の実行後かつ各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする。
【００１７】
また、本発明のデジタル時素リレーは（解決手段４）、上記の課題をハードウェアの同一性の犠牲を払ってでも解決しようとして創案されたものであり、
時素設定用の第１メカニカルスイッチを具備した第１設定部と、その設定値に基づいて時素を設定する第１時素設定手段とその設定時素に基づいて経過時間を計測する第１計時手段とを具備した第１中央処理装置と、時素設定用の第２メカニカルスイッチを具備した第２設定部と、その設定値に基づいて時素を設定する第２時素設定手段とその設定時素に基づいて経過時間を計測する第２計時手段とを具備した第２中央処理装置と、前記第１中央処理装置の処理と前記第２中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第１メカニカルスイッチと前記第２メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備しており且つそれらの端子の選択状態と切替状態を符号化したものとを一致させる符号型スイッチであり、前記第１メカニカルスイッチにおける符号化と前記第２メカニカルスイッチにおける符号化とが、対応する端子ごとの相補性を持つものである、ことを特徴とする。
【００１８】
また、本発明のデジタル時素リレーは（解決手段５）、上記解決手段４のデジタル時素リレーであって、
前記第１中央処理装置と前記第２中央処理装置とが、何れも、各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする。
【００１９】
また、本発明のデジタル時素リレーは（解決手段６）、上記解決手段５のデジタル時素リレーであって、
前記第１中央処理装置も、前記第２中央処理装置も、前記設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備していることを特徴とする。
【００２０】
また、本発明のデジタル時素リレーは（解決手段７）、上記解決手段６のデジタル時素リレーであって、
前記第１中央処理装置にも、前記第２中央処理装置にも、前記設定部のうち各々に対応するものの設定値が正論理なのか負論理なのかを示す論理通知部が付設されていることを特徴とする。
【００２１】
また、本発明のデジタル時素リレーは（解決手段８）、上記の課題をコスト面の犠牲を払ってでも更にはハードウェアの同一性の犠牲を払ってでも解決しようとして創案されたものであり、
時素設定用の第１メカニカルスイッチを具備した第１設定部と、その設定値に基づいて時素を設定する第１時素設定手段とその設定時素に基づいて経過時間を計測する第１計時手段とを具備した第１中央処理装置と、時素設定用の第２メカニカルスイッチを具備した第２設定部と、その設定値に基づいて時素を設定する第２時素設定手段とその設定時素に基づいて経過時間を計測する第２計時手段とを具備した第２中央処理装置と、前記第１中央処理装置の処理と前記第２中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第１メカニカルスイッチと前記第２メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備していて何れの切替状態でも前記複数の端子のうち何れか一つを選択する択一型スイッチと、切替操作に応じて選択される端子を複数具備しており且つそれらの端子の選択状態と切替状態を符号化したものとを一致させる符号型スイッチとを組み合わせたものであり、
前記第１メカニカルスイッチのうちの符号型スイッチにおける符号化と前記第２メカニカルスイッチのうちの符号型スイッチにおける符号化とが、対応する端子ごとの相補性を持つものであり、
前記第１中央処理装置が、前記第１設定部の設定値のうち前記第１メカニカルスイッチの択一型スイッチに係る部分について択一状態の値であるか否かを調べる合理性診断手段を具備しており、前記第２中央処理装置が、前記第２設定部の設定値のうち前記第２メカニカルスイッチの択一型スイッチに係る部分について択一状態の値であるか否かを調べる合理性診断手段を具備しており、
それらの合理性診断手段の何れかが択一状態の値でないと診断したときには前記出力リレーの駆動が抑制されるようになっている、ことを特徴とする。
【００２２】
また、本発明のデジタル時素リレーは（解決手段９）、上記解決手段８のデジタル時素リレーであって、
前記第１メカニカルスイッチのうちの択一型スイッチと前記第２メカニカルスイッチのうちの択一型スイッチとが、何れも、切替操作に応じて切り替わる切替状態もそれに対応して選択される端子も三個以上を有しており、
前記第１中央処理装置も、前記第２中央処理装置も、前記設定値のうち各々の択一型スイッチに該当する部分について正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備していることを特徴とする。
【００２３】
さらに、本発明のデジタル時素リレーは（解決手段１０）、上記解決手段９のデジタル時素リレーであって、
前記第１設定部の設定値のうち前記第１メカニカルスイッチの択一型スイッチに係る部分に関する正論理か負論理かの論理と前記第１設定部の設定値のうち前記第１メカニカルスイッチの符号型スイッチに係る部分に関する正論理か負論理かの論理との対応関係と、前記第２設定部の設定値のうち前記第２メカニカルスイッチの択一型スイッチに係る部分に関する正論理か負論理かの論理と前記第２設定部の設定値のうち前記第２メカニカルスイッチの符号型スイッチに係る部分に関する正論理か負論理かの論理との対応関係とが、一致しており、
前記第１中央処理装置も、前記第２中央処理装置も、前記設定値のうち各々の符号型スイッチに該当する部分について前記論理整合手段の論理判定に基づき選択的に反転処理を施す選択的反転手段を具備していることを特徴とする。
【００２４】
また、本発明のデジタル時素リレーは（解決手段１１）、上記解決手段１０のデジタル時素リレーであって、
前記第１中央処理装置と前記第２中央処理装置とが、何れも、前記選択的反転手段の実行後かつ各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする。
【発明の効果】
【００２５】
このような本発明のデジタル時素リレーにあっては（解決手段１，８）、両系の設定部のメカニカルスイッチに択一型スイッチを採用したうえで、両系の中央処理装置に合理性診断手段を追加して両系いずれの設定値についても択一状態の条件が満たされているか否かを調べるようにしたことにより、同一部位の同一故障を含む異常が的確に検出される。そして、両系の何れかで択一状態の条件が満たされていない異常が検出されたときには出力リレーの駆動が抑制されるようにもしたことにより、誤動作が的確に回避される。
したがって、この発明によれば、各系の設定部に係る同一部位の同一故障に対する異常検出能力の高いデジタル時素リレーを実現することができる。
【００２６】
また、本発明のデジタル時素リレーにあっては（解決手段４，８）、両系の設定部のメカニカルスイッチに符号型スイッチを採用したことにより、端子の少ないスイッチが多くの切替状態を持つので、部品実装効率が高まる。
しかも、それらのメカニカルスイッチに相補性を持たせたことにより、同一部位の同一故障に起因する異常値の発現状態が相補的になることから、同一部位の同一故障が両系の設定値には恰も異なる故障のときのように反転して発現するため、同一部位の同一故障による異常が、容易に検出できるうえ、検出確度が向上する。
したがって、この発明によっても、各系の設定部に係る同一部位の同一故障に対する異常検出能力の高いデジタル時素リレーを実現することができる。
【００２７】
さらに、本発明のデジタル時素リレーにあっては（解決手段２，９）、端子数が多くて設定値に係るビットパターン等の表現に冗長性を持つ択一型スイッチをメカニカルスイッチに採用したうえで、その冗長性を利用する論理整合手段も追加導入して両系の設定値の論理表現が統一されるようにもしたことにより、両系の中央処理装置についてソフトウェア等の同一性を維持することが容易になる。
【００２８】
また、本発明のデジタル時素リレーにあっては（解決手段３，５，１１）、両系の中央処理装置において時素設定手段にて時素を設定するに先だって両系の設定値の比較が行われるようにもしたことにより、二重系の汎用的な照合手段による照合を待つまでもなく速やかに、さらには照合手段による照合では漏れるような場合でも漏れることなく確実に、両系の設定値に係る異常が検出される。
【００２９】
また、本発明のデジタル時素リレーにあっては（解決手段６）、両系の設定値の論理表現が統一されるようにもしたことにより、両系の中央処理装置のソフトウェアについて時素設定以降部分の同一性を維持することが容易になる。
【００３０】
また、本発明のデジタル時素リレーにあっては（解決手段７）、各系に論理通知部を付設したことにより、論理整合手段における論理判定が簡便なものとなる。
【００３１】
また、本発明のデジタル時素リレーにあっては（解決手段１０）、冗長性に基づき設定値から正論理なのか負論理なのかが分かる択一型スイッチの論理と、設定値だけでは正論理なのか負論理なのかが分からない符号型スイッチの論理とを、予め対応させておくようにしたことにより、予め定めておいた択一型スイッチの論理と符号型スイッチの論理との対応関係に基づいて各系における設定値のうち符号型スイッチ該当部分についても正論理なのか負論理なのかが分かるので、論理通知部のような外付け部材を付設するまでもなく、論理整合手段に加えて選択的反転手段までも、論理判定を簡便に行えるものになる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例１について、デジタル時素リレーの構造を示すブロック図である。
【図２】（ａ）がプルダウン接続のロータリスイッチ（択一型スイッチ）の設定と出力の関係を示し、（ｂ）がプルアップ接続のロータリスイッチ（択一型スイッチ）の設定と出力の関係を示している。
【図３】設定部に係る状態検出状況を示す表である。
【図４】本発明の実施例２について、デジタル時素リレーの構造を示すブロックである。
【図５】本発明の実施例３について、デジタル時素リレーの構造を示すブロック図である。
【図６】設定部に係る状態検出状況を示す表である。
【図７】設定部に係る状態検出状況を示す表である。
【図８】設定部に係る状態検出状況を示す表である。
【図９】設定部に係る状態検出状況を示す表である。
【図１０】本発明の実施例４について、デジタル時素リレーの構造を示すブロック図である。
【図１１】本発明の実施例５について、デジタル時素リレーの構造を示すブロック図である。
【図１２】従来のデジタル時素リレーの構造等を示し、（ａ）が緩動・緩放リレーの記号図と波形例、（ｂ）が緩動・緩放リレーのブロック構成図である。
【発明を実施するための形態】
【００３３】
このような本発明のデジタル時素リレーについて、これを実施するための具体的な形態を、以下の実施例１〜５により説明する。
図１〜図３に示した実施例１は、上述した解決手段１（出願当初の請求項１）を具現化したものであり、図４に示した実施例２は、上述した解決手段２〜３（出願当初の請求項２〜３）を具現化したものであり、図５〜図９に示した実施例３は、上述した解決手段４〜７（出願当初の請求項４〜７）を具現化したものであり、図１０に示した実施例４は、上述した解決手段８〜１１（出願当初の請求項８〜１１）を具現化したものであり、図１１に示した実施例５は、上述した解決手段８（出願当初の請求項８）を具現化したものである。
なお、それらの図示に際し従来と同様の構成要素には同一の符号を付して示したので、また、それらについて背景技術の欄で述べたことは以下の各実施例についても共通するので、重複する再度の説明は割愛し、以下、従来との相違点を中心に説明する。
【実施例１】
【００３４】
本発明のデジタル時素リレーの実施例１について、その具体的な構成を、図面を引用して説明する。
図１は、デジタル時素リレー２０の構造を示すブロック図であり、図２（ａ）は、プルダウン接続のロータリスイッチ（択一型スイッチ）の設定と出力の関係を示しており、図２（ｂ）は、プルアップ接続のロータリスイッチ（択一型スイッチ）の設定と出力の関係を示している。
【００３５】
デジタル時素リレー２０は（図１参照）、既述したデジタル時素リレー１０（図１２（ｂ）参照）を踏襲しつつ一部を改造したものなので、改造箇所を中心に説明する。
デジタル時素リレー２０がデジタル時素リレー１０と相違するのは（図１参照）、二重系部分の一方（図では左系）については、設定部１５ａが択一型スイッチ２２を具備した設定部２１ａ（第１設定部）になった点と、中央処理装置１３ａ（第１中央処理装置）のソフトウェアについて既存の時素設定手段１３ａａ（第１時素設定手段）及び計時手段１３ａｂ（第１計時手段）に新たな合理性診断手段２３ａが加わった点である。
【００３６】
二重系部分の他方（図では右系）についてデジタル時素リレー２０がデジタル時素リレー１０と相違するのは、設定部１５ｂも同様構成の択一型スイッチ２２を具備した設定部２１ｂ（第２設定部）になった点と、中央処理装置１３ｂ（第２中央処理装置）のソフトウェアについても既存の時素設定手段１３ｂａ（第２時素設定手段）及び計時手段１３ｂｂ（第２計時手段）に新たな合理性診断手段２３ｂが加わった点である。
【００３７】
他の構成部分である制御入力回路１１と電源回路１２と発振器１４ａ，１４ｂと照合手段１６とリレー駆動部１７と出力リレー１８は既述のままで良い。
なお、計時手段１３ａｂ，１３ｂｂは各系において設定された時素に係る時間経過を計測するものであり既存のものそのままでも良いが、時素設定手段１３ａａ，１３ｂａについては、それぞれ設定値の取得先については変更が必要であり、時素設定手段１３ａａは設定値の取得先が設定部１５ａから合理性診断手段２３ａに変更され、時素設定手段１３ｂａは設定値の取得先が設定部１５ｂから合理性診断手段２３ｂに変更されている。
【００３８】
択一型スイッチ２２は、人が触って或いは道具を用いて操作することができるメカニカルスイッチであり、設定部２１ａに第１メカニカルスイッチとして組み込まれたものも、設定部２１ｂに第２メカニカルスイッチとして組み込まれたものも、切替操作に応じて選択される端子を複数具備しており、何れの切替状態でも複数の端子のうちから何れか一つを選択して、その選択端子と図示しない共通端子とを導通させ、他の非選択端子と共通端子は導通させないようになっている。符号化を行わない基本構成のロータリースイッチが典型的なものであるが、スライドスイッチでも択一型のものなら良い。
【００３９】
切替操作に応じて選択される端子が４個のロータリースイッチを具体例として使い方を説明すると（図２参照）、プルダウン接続（同図（ａ）参照）とプルアップ接続（同図（ｂ）参照）とに大別され、プルダウン接続では設定値が正論理になり、プルアップ接続では設定値が負論理になる。詳述すると、プルダウン接続（同図（ａ）参照）の場合、操作による切替状態が“１”のときには端子の選択状態に対応した４ビットの値が“０００１”になり、切替状態が“２”のときには選択状態対応値が“００１０”になり、切替状態が“３”のときには選択状態対応値が“０１００”になり、切替状態が“４”のときには選択状態対応値が“１０００”になる。これに対し、プルアップ接続（同図（ｂ）参照）の場合、切替状態“１”では選択状態対応値が“１１１０”になり、切替状態“２”では選択状態対応値が“１１０１”になり、切替状態“３”では選択状態対応値が“１０１１”になり、切替状態“４”では選択状態対応値が“０１１１”になる。
【００４０】
合理性診断手段２３ａ，２３ｂは、何れも、設定部２１ａ，２１ｂから受けた設定値が冗長度の大きい既知の択一要件を満たしているか否かを調べることで、択一型スイッチ２２に係る故障の有無を判別するようになっている。
具体的には、何れの合理性診断手段も、自系の択一型スイッチ２２（即ち、左系の中央処理装置１３ａの合理性診断手段２３ａでは設定部２１ａの択一型スイッチ２２、右系の中央処理装置１３ｂの合理性診断手段２３ｂでは設定部２１ｂの択一型スイッチ２２）の設定値が正論理であれば、４ビットのうち１ビットだけが“１”になっていて、残り３ビットが“０”になっているときには、択一型スイッチ２２が正常であると判定するが、それ以外のときには択一型スイッチ２２が故障していると判定するようになっている。
【００４１】
これに対し、自系の択一型スイッチ２２の設定値が負論理であれば、やはり何れの合理性診断手段も、４ビットのうち１ビットだけが“０”になっていて、残り３ビットが“１”になっているときには、択一型スイッチ２２が正常であると判定するが、それ以外のときには択一型スイッチ２２が故障していると判定するようになっている。
さらに、合理性診断手段２３ａ，２３ｂは、何れも、自系の択一型スイッチ２２が正常であると判定したときには設定値を自系の時素設定手段１３ａａ，１３ｂａに引き渡すが、自系の択一型スイッチ２２が異常であると判定したときには設定値を時素設定手段に引き渡さないようになっている。そのため、デジタル時素リレー２０は、合理性診断手段２３ａ，２３ｂの何れかが設定値について択一状態の値でないと診断したときには出力リレー１８の駆動を抑制するものとなっている。
【００４２】
この実施例１のデジタル時素リレー２０について、その使用態様及び動作を、図面を引用して説明する。図３は、設定部２１ａ，２１ｂに係る状態検出状況を示す表である。
【００４３】
具体的に説明するために（図３参照）、一事例として、設定部２１ａ，２１ｂの何れでも、択一型スイッチ２２の抵抗接続がプルダウン接続されて（図２（ａ）参照）、択一型スイッチ２２の設定値が正論理になっており、さらに択一型スイッチ２２の切替状態が“２”になっているものとする。
そうすると、設定部２１ａ，２１ｂが何れも正常であれば、設定部２１ａの設定値も、設定部２１ｂの設定値も“００１０”になり、択一要件が満たされるため、合理性診断手段２３ａ，２３ｂの診断結果が何れも「正常」になり、設定状態が正しく検出されるので、既述したデジタル時素リレー１０と同様にして出力リレー１８が適切に作動する。
【００４４】
これに対し、択一型スイッチ２２に故障が発生すると、例えば下から２ビット目に当たる端子と下から３ビット目に当たる端子とが短絡状態になると、そのようなショート故障の発生要因がスイッチ内部のものであれスイッチ外部のものであれ、両端子のビット値が同じになるよう強制されるので、この事例ではショート故障の発生した択一型スイッチ２２の設定値が“００１０”から“０１１０”になる。また、例えば下から２ビット目に当たる端子が断線状態になると、該当する端子のビット値が固定されて、そのようなオープン故障の発生した択一型スイッチ２２の設定値が“００１０”から“００００”になる。
【００４５】
そして、故障の種類がショート故障であれオープン故障であれ、故障部が設定部２１ａ，２１ｂの何れか一方であれ双方であれ、更には設定部２１ａ，２１ｂにおける故障発生部位が異なっていようと同一であろうと、択一型スイッチ２２が故障すると、択一要件が満たされなくなって、そのことが合理性診断手段２３ａ，２３ｂのうち該当するものによって検出され、診断結果が「異常」になるため、設定状態に異常のあることが正しく検出されるので、既述したデジタル時素リレー１０と異なり照合手段１６の照合結果を待つまでもなく、出力リレー１８の作動が抑制されて、安全が確保される。
【実施例２】
【００４６】
本発明のデジタル時素リレーの実施例２について、その具体的な構成等を、図面を引用して説明する。図４は、デジタル時素リレー３０の構造を示すブロックである。
【００４７】
このデジタル時素リレー３０が上述した実施例１のデジタル時素リレー２０と相違するのは、左系の設定部２１ａが上例と同じく択一型スイッチ２２がプルダウン接続されて設定値が正論理を維持しているのに対し右系の設定部２１ｂが上例と異なり択一型スイッチ２２がプルアップ接続されて設定値が負論理になった点と、左系の中央処理装置１３ａのソフトウェアに論理整合手段３１ａと比較手段３２ａとが追加されている点と、右系の中央処理装置１３ｂのソフトウェアに論理整合手段３１ｂと比較手段３２ｂとが追加されている点である。
【００４８】
択一型スイッチ２２自体は上例のメカニカルスイッチがそのまま引き継がれており、設定部２１ａ，２１ｂの何れにおいても切替状態および選択端子の個数が三個以上の四個になっているが、左系の設定部２１ａではプルダウン接続が採用される一方、右系の設定部２１ｂではプルアップ接続が採用されて、両系の設定値で論理が異なるものとなっている。例えば、図示のように択一型スイッチ２２の切替状態が“２”の場合、設定部２１ａの設定値が“００１０”になるのに対し、設定部２１ｂの設定値は“１１０１”になる。
【００４９】
論理整合手段３１ａ，３１ｂは、両系のソフトウェアの同一性を維持するために、同じプログラムで実現されており、設定部２１ａ，２１ｂのうち該当する系のものから設定値を入力すると、例えば、その設定値に含まれている“０”と“１”のビット数を数え上げてから、多数決等の判定手法にて設定値の論理が正論理なのか負論理なのかを判別する論理判定を行い、負論理のときには設定値に各ビット毎の論理反転処理を施す、といったことを行って、両系で設定値の論理を一致させるようになっている。
【００５０】
このような論理整合手段３１ａ，３１ｂにて両系における設定値の論理を一致させた後は、中央処理装置１３ａ，１３ｂのプログラムコードにとどまらず、中央処理装置１３ａ，１３ｂの細かなプログラム実行状態（プロセス）まで、両系で一致することになる、或いは少なくとも両系で一致させるのが容易なものとなる。
そのため、択一型スイッチ２２にプルダウン接続を用いるのかプルアップ接続を用いるのかといった選択に係る自由度が高まる。
【００５１】
比較手段３２ａ，３２ｂは、論理整合手段３１ａ，３１ｂによって論理を一致させられた両系の設定値を送受信し合ってから比較するようになっており、設定値そのものの一致確認を明示的に行うものとなっている。図示の例では比較手段３２ａ，３２ｂが論理整合手段３１ａ，３１ｂの実行と合理性診断手段２３ａ，２３ｂの実行との合間に実行されるようになっているが、比較手段３２ａ，３２ｂは合理性診断手段２３ａ，２３ｂの実行の後に実行されるようになっていても良い。時素設定手段１３ａａ，１３ｂａの実行より前であれば、不所望なリレー駆動を未然かつ的確に阻止することができる。
【実施例３】
【００５２】
本発明のデジタル時素リレーの実施例３について、その具体的な構成を、図面を引用して説明する。図５は、デジタル時素リレー４０の構造を示すブロック図である。
このデジタル時素リレー４０が上述した実施例２のデジタル時素リレー３０と相違するのは、設定部２１ａのメカニカルスイッチが符号型スイッチ４１になっている点と、設定部２１ｂのメカニカルスイッチが符号型スイッチ４２になっている点と、論理整合手段３１ａ，３１ｂがそれぞれ論理整合手段４４ａ，４４ｂになっている点と、中央処理装置１３ａに論理通知部４３ａが付設されるとともに中央処理装置１３ｂに論理通知部４３ｂが付設されている点である。
【００５３】
符号型スイッチ４１も、符号型スイッチ４２も、手動操作可能なメカニカルスイッチであり、切替操作に応じて選択される端子を複数具備していて、選択端子と共通端子とを導通させ、他の非選択端子と共通端子は導通させないようになっているが、選択端子の個数が一つとか一定数といった限定がなくて、図示の符号型スイッチでは切替状態の数が“０”〜“９”の１０個もあって端子数の４個より多くなっている。
このように切替状態が端子数より多くても、切替状態に割り振った数値“０”〜“９”を二進数や二進化十進数で符号化したビット列に端子の選択状態を対応させることで、多数の切替状態を少数の端子で表すことができるものとなっている。
【００５４】
しかも、符号型スイッチ４１，４２は、全く同じものではなく、各端子の選択／非選択と、共通端子に対する導通／非導通とを、逆の関係で符号化するようになっている。例えば、符号型スイッチ４１が切替状態“５”を正論理の“０１０１”で符号化するとき、符号型スイッチ４２は切替状態“５”を負論理の“１０１０”で符号化するようになっており、符号型スイッチ４１，４２の符号化が、対応する端子ごとの相補性を持つものとなる。このような符号型スイッチ４１，４２の典型例としては、正論理の「リアル」タイプと負論理の「コンプリメンタリ」タイプとが存在するロータリーコードスイッチが挙げられるが、スライドスイッチ等でも符号型で相補性のものなら良い。
【００５５】
さらに、このような符号型スイッチ４１，４２を具備した設定部２１ａ，２１ｂにおける抵抗接続については、プルダウン接続であればスイッチの設定値が中央処理装置１３ａ，１３ｂに入力されるまで設定値の論理が変わらないが、抵抗接続がプルアップ接続であるときには設定値の論理がそこで正論理なら負論理へ負論理なら正論理へ変換される。そのため、設定部２１ａ，２１ｂは、相補性で論理の異なる符号型スイッチ４１，４２を分担して具備していても、抵抗接続の選択にて、中央処理装置１３ａ，１３ｂに送出する設定値については正論理でも負論理でも任意に採用することができるものとなっている。
【００５６】
論理整合手段４４ａ，４４ｂは、上述した論理整合手段３１ａ，３１ｂと同様に各系の設定部２１ａ，２１ｂから入力した設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を例えば正論理で統一するものであるが、上述した論理整合手段３１ａ，３１ｂと異なり、個々の設定値だけで論理を判別しうる択一要件を利用することができないので、中央処理装置１３ａ，１３ｂそれぞれに付設された論理通知部４３ａ，４３ｂの通知に応じて選択的に、設定部２１ａ，２１ｂから入力した設定値に対して反転処理を施すようになっている。
論理通知部４３ａ，４３ｂは、設定部２１ａ，２１ｂのうち自系のものの設定値が正論理なのか負論理なのか示す二値情報を中央処理装置１３ａ，１３ｂに送出する。
【００５７】
このような実施例３のデジタル時素リレー４０について、その使用態様及び動作を、図面を引用して説明する。図６〜図９は、何れも、設定部２１ａ，２１ｂに係る状態検出状況を示す表である。
【００５８】
具体的に説明するために（図６参照）、一事例として、設定部２１ａではプルダウン接続された「リアル」タイプの符号型スイッチ４１の切替状態が“５”にされて、設定部２１ａの設定値が正論理の“５”になっており、設定部２１ｂではプルダウン接続された「コンプリメンタリ」タイプの符号型スイッチ４２の切替状態が“５”にされて、設定部２１ｂの設定値が負論理の“５”になっており、それらに合わせて、論理通知部４３ａは指示値が「正」に設定され、論理通知部４３ｂは指示値が「負」に設定されているものとする。
【００５９】
そうすると、設定部２１ａ，２１ｂが何れも正常であれば、設定部２１ａの設定値が“０１０１”になり、設定部２１ｂの設定値は“１０１０”になる。そして、左系の中央処理装置１３ａでは論理整合手段４４ａによって設定部２１ａの設定値“０１０１”がそのまま採用されるのに対し、右系の中央処理装置１３ｂでは、論理整合手段４４ｂによって設定部２１ｂの設定値“１０１０”が反転されるので、設定値が“０１０１”になる。そのような反転の後は、比較手段３２ａ，３２ｂの比較によって両系の設定値が一致していることが確認されることから、設定状態が正しく検出されるので、上述したデジタル時素リレー２０，３０と同様にして出力リレー１８が適切に作動する。
【００６０】
これに対し、符号型スイッチ４１に故障が発生すると、例えば下から２ビット目に当たる端子と下から３ビット目に当たる端子とが短絡状態になると、そのようなショート故障の発生要因がスイッチ内部のものであれスイッチ外部のものであれ、両端子のビット値が同じになるよう強制されるので、この事例ではショート故障の発生した符号型スイッチ４１の設定値が“０１０１”から“０１１１”になる。また、例えば下から２ビット目に当たる端子が断線状態になると、該当する端子のビット値が固定されて、そのようなオープン故障の発生した符号型スイッチ４１の設定値が“０１０１”から“０００１”になる。
【００６１】
一方、符号型スイッチ４２に故障が発生すると、例えば下から２ビット目に当たる端子と下から３ビット目に当たる端子とが短絡状態になると、そのようなショート故障の発生要因がスイッチ内部のものであれスイッチ外部のものであれ、両端子のビット値が同じになるよう強制されるので、この事例ではショート故障の発生した符号型スイッチ４２の設定値が“１０１０”から“１１１０”になる。また、例えば下から２ビット目に当たる端子が断線状態になると、該当する端子のビット値が固定されるが、そのようなオープン故障の発生した符号型スイッチ４２の設定値はたまたま“１０１０”を維持する。この故障の場合は、故障が潜在化して、設定値が見掛けでは正常な値になり、異常動作を引き起こさない。
【００６２】
そのため、図６の一覧表を参照して簡潔に述べると、上述した設定部２１ａ，２１ｂ双方正常時（表の最上行を参照）と故障潜在時には（表の中央行を参照）、時素設定手段１３ａａ，１３ｂａや計時１３ａｂ，１３ｂｂの処理が正しく実行されて、デジタル時素リレー４０が時素リレーとして適切に動作し所期の機能を発揮する。これに対し、符号型スイッチ４１にオープン故障が発生するとともに符号型スイッチ４２にショート故障が発生したときには（表の最下行を参照）、論理整合後の両設定値がたまたま一致してしまうので、異常が検出されず、異常検出が照合手段１６に委ねられてしまう。とはいえ、その他の異常の発生時には、特に符号型スイッチ４１，４２に双方ショート故障か双方オープン故障という同一故障が発生したときを含めて、照合手段１６の処理を待つことなく速やかに異常が検出される。
【００６３】
上記事例に限らず、その変形例についても説明すると（図７参照）、例えば設定部２１ａの抵抗接続がプルダウン接続からプルアップ接続に変更されると設定部２１ａの設定値が負論理の“５”で“１０１０”になり、設定部２１ｂの抵抗接続もプルダウン接続からプルアップ接続に変更されると設定部２１ｂの設定値が正論理の“５”で“０１０１”になる。そして、それらに合わせて論理通知部４３ａ，４３ｂの指示値をそれぞれ「負」，「正」に設定変更すると、右系の中央処理装置１３ｂでは、論理整合手段４４ｂによって設定部２１ｂの設定値“０１０１”がそのまま採用されるのに対し、左系の中央処理装置１３ａでは論理整合手段４４ａによって設定部２１ａの設定値“１０１０”が反転されて設定値が“０１０１”になる。
【００６４】
そうすると、繰り返しとなる煩雑な説明は割愛するが（図７の一覧表を参照）、設定部２１ａ，２１ｂが何れも正常なときと設定部２１ｂのオープン故障が潜在化したときには、左系の中央処理装置１３ａの論理整合手段４４ａによる設定値の反転の後、比較手段３２ａ，３２ｂの比較によって両系の設定値の一致が確認されるので、設定状態が正しく検出されて、上述したデジタル時素リレー２０，３０と同様にして出力リレー１８が適切に作動する。これに対し、符号型スイッチ４１にオープン故障が発生するとともに符号型スイッチ４２にショート故障が発生したときは別として、その他の異常の発生時には、符号型スイッチ４１，４２に双方ショート故障か双方オープン故障という同一故障が発生したときを含めて、照合手段１６の処理を待つことなく速やかに異常が検出される。
【００６５】
また、設定部２１ａがプルダウン接続され設定部２１ｂがプルアップ接続されて設定部２１ａ，２１ｂの設定値が何れも正論理の“５”で“０１０１”になったときや（図８参照）、設定部２１ａがプルアップ接続され設定部２１ｂがプルダウン接続されて設定部２１ａ，２１ｂの設定値が何れも負論理の“５”で“１０１０”になったときにも（図９参照）、それらに合わせて論理通知部４３ａ，４３ｂの指示値を共に「正」か「負」に設定しておくことで、何れの場合も、中央処理装置１３ａ，１３ｂでは論理整合手段４４ａ，４４ｂによって何れの設定値も正論理の“０１０１”にされる。
【００６６】
そうすると、やはり繰り返しとなる煩雑な説明は割愛するが（図８，図９の一覧表を参照）、設定部２１ａ，２１ｂが何れも正常なときと設定部２１ｂのオープン故障が潜在化したときには、比較手段３２ａ，３２ｂの比較によって両系の設定値の一致が確認されるので、設定状態が正しく検出されて、上述したデジタル時素リレー２０，３０と同様にして出力リレー１８が適切に作動する。これに対し、符号型スイッチ４１にオープン故障が発生するとともに符号型スイッチ４２にショート故障が発生したときは別として、その他の異常の発生時には、符号型スイッチ４１，４２に双方ショート故障か双方オープン故障という同一故障が発生したときを含めて、照合手段１６の処理を待つことなく速やかに異常が検出される。
【実施例４】
【００６７】
本発明のデジタル時素リレーの実施例４について、その具体的な構成を、図面を引用して説明する。図１０は、デジタル時素リレー５０の構造を示すブロック図である。
【００６８】
このデジタル時素リレー５０が上述した実施例２のデジタル時素リレー３０と相違するのは、左系の設定部２１ａが既存の択一型スイッチ２２に加えて上述の符号型スイッチ４１も具備している点と、右系の設定部２１ｂが既存の択一型スイッチ２２に加えて上述の符号型スイッチ４２を具備している点と、左系の中央処理装置１３ａのソフトウェアに選択的反転手段５１ａが追加されるとともに比較手段３２ａが拡張されて比較手段５２ａになっている点と、右系の中央処理装置１３ｂのソフトウェアに選択的反転手段５１ｂが追加されるとともに比較手段３２ｂが拡張されて比較手段５２ｂになっている点である。
【００６９】
設定部２１ａは、択一型スイッチ２２と符号型スイッチ４１とを組み合わせたことで、計４０個の値を設定することが可能になっており、設定部２１ｂは、択一型スイッチ２２と符号型スイッチ４２とを組み合わせたことで、やはり計４０個の値を設定することが可能になっており、何れも設定値の可変範囲が大幅に広がっている。
そして、それら四つのスイッチのうち符号型スイッチ４１，４２については、上述したように、両スイッチ４１，４２における符号化が、対応する端子ごとに相補性を持つものになっている。また、符号型スイッチ４１，４２の抵抗接続（＊）は、何れのスイッチについても、プルダウン接続でも良く、プルアップ接続でも良い。
【００７０】
一方、それら四つのスイッチのうち択一型スイッチ２２，２２については、デジタル時素リレー４０の論理通知部４３ａ，４３ｂや相当物を付設しておく必要が無くなるようにするために、設定部２１ａでは符号型スイッチ４１の抵抗接続後の設定値部分の論理が正論理なのか負論理なのかに応じて択一型スイッチ２２の抵抗接続（＃）がプルダウン接続かプルアップ接続かにされるとともに、設定部２１ｂでは符号型スイッチ４２の抵抗接続後の設定値部分の論理が正論理なのか負論理なのかに応じて択一型スイッチ２２の抵抗接続（＃）がプルダウン接続かプルアップ接続かにされるが、その際、それらの論理分けと抵抗接続態様との関係が両系の設定部２１ａ，２１ｂについて一致させられている。
【００７１】
具体的には、例えば設定部２１ａに関する論理分けと抵抗接続態様との関係が、設定部２１ａの設定値のうち択一型スイッチ２２に係る設定値部分も、設定部２１ａの設定値のうち符号型スイッチ４１に係る設定値部分も、正論理になるというものである場合、設定部２１ｂに関する論理分けと抵抗接続態様との関係も、設定部２１ｂの設定値のうち択一型スイッチ２２に係る設定値部分も、設定部２１ｂの設定値のうち符号型スイッチ４２に係る設定値部分も、正論理になるように、抵抗接続の種類が定められる。
【００７２】
また、例えば設定部２１ａに関する論理分けと抵抗接続態様との関係が、設定部２１ａの設定値のうち択一型スイッチ２２に係る設定値部分は正論理になり、設定部２１ａの設定値のうち符号型スイッチ４１に係る設定値部分は負論理になるというものの場合、設定部２１ｂに関する論理分けと抵抗接続態様との関係も、設定部２１ｂの設定値のうち択一型スイッチ２２に係る設定値部分は正論理になり、設定部２１ｂの設定値のうち符号型スイッチ４２に係る設定値部分は負論理になるように、抵抗接続の種類が定められる。
【００７３】
選択的反転手段５１ａは、上述の論理分けと抵抗接続態様との関係に基づいて設定部２１ａの設定値のうち設定部２１ａの符号型スイッチ４１に該当する部分に対して論理整合手段３１ａの反転処理に応じて選択的に反転処理を施すようになっており、選択的反転手段５１ｂは、やはり上述の論理分けと抵抗接続態様との関係に基づいて設定部２１ｂの設定値のうち符号型スイッチ４２に該当する部分に対して論理整合手段３１ｂの反転処理に応じて選択的に反転処理を施すようになっている。
【００７４】
比較手段５２ａ，５２ｂは、何れも、比較手段３２ａ，３２ｂを拡張して、ビット数の多い設定値を比較し合えるようにしたものであり、具体的には、自系の論理整合手段３１ａ，３１ｂから引き渡された設定値部分と、自系の選択的反転手段５１ａ，５１ｂから引き渡された設定値部分とを合わせて、ビット数の多い設定値を構成し、それを互いの比較対象とするようになっている。
【００７５】
このようなデジタル時素リレー５０にあっては、設定部２１ａ，２１ｂの設定値の取り得る値が最大４０個にまで拡張されるので、時素の設定値をきめ細かく切り替えることができることになる。
また、単独では正論理か負論理かを判別し難い符号型スイッチ４１，４２の設定値部分に対する反転処理の選択が、単独でも論理判別可能な択一型スイッチ２２，２２の設定値部分を利用して行えるようにしたことにより、論理通知部４３ａ，４３ｂ等を追設するまでもなく設定値全体の反転処理が適切に行えるものとなっており、更に両系のプログラムコードばかりか細かなプログラム実行状態（プロセス）まで両系で一致させるのが容易なものともなっている。
【実施例５】
【００７６】
本発明のデジタル時素リレーの実施例５について、その具体的な構成を、図面を引用して説明する。図１１は、デジタル時素リレー６０の構造を示すブロック図である。
このデジタル時素リレー６０が上述のデジタル時素リレー５０と相違するのは、要するに、設定部２１ａ，２１ｂに関する論理分けと抵抗接続態様との関係を特定のものに限定したことにより、論理整合手段３１ａ，３１ｂも選択的反転手段５１ａ，５１ｂも不要になって中央処理装置１３ａ，１３ｂから削除されている、ということである。
【００７７】
詳述すると、択一型スイッチ２２の抵抗接続については設定部２１ａ，２１ｂの何れでもプルダウン接続（ＰＤ）になっており、設定部２１ａの「リアルタイプ」の符号型スイッチ４１の抵抗接続についてもプルダウン接続（ＰＤ）になっているが、設定部２１ｂの「コンプリメンタリ」タイプの符号型スイッチ４２の抵抗接続についてはプルアップ接続（ＰＵ）になっている。
これによって、設定部２１ａの設定値も、設定部２１ｂの設定値も、中央処理装置１３ａ，１３ｂに入力されるときには全ビットが正論理になるので、反転する必要がない。
【００７８】
なお、論理整合手段３１ａ，３１ｂと選択的反転手段５１ａ，５１ｂの削除に伴って、設定部２１ａの設定値のうち択一型スイッチ２２に係る部分は合理性診断手段２３ａに送られ、設定部２１ａの設定値のうち符号型スイッチ４１に係る部分は比較手段５２ａに送られ、設定部２１ｂの設定値のうち択一型スイッチ２２に係る部分は合理性診断手段２３ｂに送られ、設定部２１ｂの設定値のうち符号型スイッチ４２に係る部分は比較手段５２ｂに送られるようになっている。
【００７９】
［その他］
上記実施例では、何れも、中央処理装置と設定部とが二重系になっていたが、本発明の適用が二重系のものに限られる訳でなく、上記の二重系に該当する部分を含んでいれば三重系以上の多重系にも本発明は適用することができる。
上記実施例２，３，４では、論理整合手段にてソフトウェアの同一性を確保しつつ反転を選択的に実行できるようになっていたが、照合手段１６がソフトウェアの細かな実行ステップまで厳密にチェックするものである場合は、論理整合手段の実行中には照合手段１６の稼動を一時的に止める等のことで、過度な照合は回避すると良い。
【産業上の利用可能性】
【００８０】
本発明のデジタル時素リレーは、緩動時素を設定しうる緩動時素型デジタル時素リレーに好適なものであるが、それに適用が限られる訳でなく、緩放時素を設定しうる緩放時素型デジタル時素リレーや、緩動時素に加えて緩放時素をも設定しうるデジタル時素リレーにも適用することができる。
【符号の説明】
【００８１】
１０…デジタル時素リレー、
１１…制御入力回路、１２…電源回路、
１３ａ，１３ｂ…中央処理装置（ＭＰＵ）、
１３ａａ，１３ｂａ…時素設定手段、１３ａｂ，１３ｂｂ…計時手段、
１４ａ，１４ｂ…発振器、１５ａ，１５ｂ…設定部、
１６…照合手段、１７…リレー駆動部、１８…出力リレー
２０…デジタル時素リレー、
２１ａ，２１ｂ…設定部、２２…択一型スイッチ、２３ａ，２３ｂ…合理性診断手段、
３０…デジタル時素リレー、
３１ａ，３１ｂ…論理整合手段、３２ａ，３２ｂ…比較手段、
４０…デジタル時素リレー、
４１…符号型スイッチ（実符号化型，リアル型）、
４２…符号型スイッチ（補符号化型，コンプリメンタリ型）、
４４ａ，４４ｂ…論理整合手段、
５０…デジタル時素リレー、
５１ａ，５１ｂ…選択的反転手段、５２ａ，５２ｂ…比較手段、
６０…デジタル時素リレー
【図１】
2019179715.tif 000003
【図２】
2019179715.tif 000004
【図３】
2019179715.tif 000005
【図４】
2019179715.tif 000006
【図５】
2019179715.tif 000007
【図６】
2019179715.tif 000008
【図７】
2019179715.tif 000009
【図８】
2019179715.tif 000010
【図９】
2019179715.tif 000011
【図１０】
2019179715.tif 000012
【図１１】
2019179715.tif 000013
【図１２】
2019179715.tif 000014