(57)【要約】【課題】  ＡＤ変換部が備える差動段の一部が第１チップに設けられ、差動段の他の一部が第２チップに設けられる場合におけるランプ信号生成部の好適な配置を提供する。【解決手段】  光電変換部と、差動段を備えるＡＤ変換部と、ランプ信号生成部とを有する撮像装置であって、第１チップに前記光電変換部と前記差動段の一部とが配され、前記第１チップとは別のチップであって、前記第１チップに積層される第２チップに、前記差動段の他の一部が配され、前記ランプ信号生成部が、前記第１チップとは別のチップに配されていることを特徴とする撮像装置である。【選択図】  図１
2019140535.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、差動段を備えるＡＤ変換部と、ランプ信号生成部とを有する撮像装置であって、
第１チップに前記光電変換部と前記差動段の一部とが配され、
前記第１チップとは別のチップであって、前記第１チップに積層される第２チップに、前記差動段の他の一部が配され、
前記ランプ信号生成部が、前記第１チップとは別のチップに配されていることを特徴とする撮像装置。
【請求項２】
前記差動段は、複数の入力ノードを有し、
前記複数の入力ノードのうちの一方の入力ノードが前記光電変換部に接続され、
前記複数の入力ノードのうちの他方の入力ノードが前記ランプ信号生成部に接続され、
前記一方の入力ノードが第１のチップに形成され、
前記他方の入力ノードが前記第１のチップとは別のチップであって、前記第１のチップに積層される第２のチップに形成されることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記差動段は、複数の入力ノードと、前記複数の入力ノードに接続されたカレントミラー回路とを有し、
前記複数の入力ノードのうちの一方の入力ノードが前記光電変換部に接続され、
前記複数の入力ノードのうちの他方の入力ノードが前記ランプ信号生成部に接続され、
前記カレントミラー回路が前記第２チップに配され、
前記一方の入力ノードが前記第１チップに配されていることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記他方の入力ノードが、前記第２チップに配されていることを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記他方の入力ノードが、前記第１チップに配されていることを特徴とする請求項３に記載の撮像装置。
【請求項６】
前記差動段は、前記複数の入力ノードと、前記カレントミラー回路に接続された電流源を有し、
前記電流源が、前記第１チップに配されていることを特徴とする請求項３〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記差動段は、前記複数の入力ノードと、前記カレントミラー回路に接続された電流源を有し、
前記電流源が、前記第２チップに配されていることを特徴とする請求項３〜５のいずれか１項に記載の撮像装置。
【請求項８】
浮遊拡散部と、前記光電変換部と前記浮遊拡散部とを接続する転送トランジスタとを有し、
前記一方の入力ノードが入力トランジスタの制御ノードであって、
前記浮遊拡散部と、前記入力トランジスタの制御ノードとが接続されていることを特徴とする請求項２〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記光電変換部、前記浮遊拡散部、前記転送トランジスタ、前記入力トランジスタを各々が有する複数の組を有し、
前記複数の組の各々の前記入力トランジスタが、前記他方の入力ノードである第２入力トランジスタと差動段を形成することを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記他方の入力ノードが、第２入力トランジスタの制御ノードであって、
前記第２入力トランジスタの制御ノードと、前記ランプ信号生成部とが接続されていることを特徴とする請求項２〜８のいずれか１項に記載の撮像装置。
【請求項１１】
複数の前記差動段を有し、
前記複数の差動段の各々の前記他方の入力ノードと、前記ランプ信号生成部とが伝送線を介して接続され、
前記伝送線に、前記ランプ信号生成部と前記他方の入力ノードとに接続されたバッファ回路が配されていることを特徴とする請求項１０に記載の撮像装置。
【請求項１２】
前記第１チップと前記第２チップとを各々が接続する複数の接続部を有し、
前記複数の差動段が複数行および複数列に渡って配されており、
前記伝送線は、前記第１チップに配された第１伝送線と、前記第２チップに配された第２伝送線とを含み、
前記第２伝送線が前記複数の接続部に接続され、
前記複数の接続部の各々は、前記第１伝送線を介して前記差動段の前記他方の入力ノードに接続されることを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記複数の接続部のうちの一の接続部に対し、一の前記第１伝送線と、前記複数の差動段のうちの一部の差動段の前記他方の入力ノードに接続されることを特徴とする請求項１２に記載の撮像装置。
【請求項１４】
前記一部の差動段が１つの差動段であることを特徴とする請求項１３に記載の撮像装置。
【請求項１５】
複数の前記差動段を有し、
前記複数の差動段の各々の前記他方の入力ノードと、前記ランプ信号生成部とが伝送線を介して接続され、
前記伝送線に、前記ランプ信号生成部と前記他方の入力ノードとに接続された複数のバッファ回路が配され、
前記第１チップと前記第２チップとを各々が接続する複数の接続部を有し、
前記複数の差動段が複数行および複数列に渡って配されており、
前記伝送線は、前記第１チップに配された第１伝送線と、前記第２チップに配された第２伝送線とを含み、
前記第２伝送線が前記複数の接続部に接続され、
前記複数の接続部の各々は、前記第１伝送線を介して前記差動段の前記他方の入力ノードに接続され、
前記複数のバッファ回路の各々は、前記複数の接続部の１つに対応して配されていることを特徴とする請求項１０に記載の撮像装置。
【請求項１６】
前記複数のバッファ回路が、前記ランプ信号生成部に対して並列に接続されていることを特徴とする請求項１５に記載の撮像装置。
【請求項１７】
請求項１〜１６のいずれか１項に記載の撮像装置と、前記撮像装置が出力する信号を処理する信号処理部とを有することを特徴とする撮像システム。
【請求項１８】
請求項１〜１６のいずれか１項に記載の撮像装置を有する移動体であって、
前記移動体の移動を制御する制御部をさらに有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、移動体に関する。
【背景技術】
【０００２】
光電変換部と、光電変換部の信号をＡＤ変換するＡＤ変換部とを備える撮像装置が知られている。
【０００３】
この撮像装置の一例として、特許文献１には、ＡＤ変換部が２つの入力ノードとカレントミラー回路を有する差動段を備える例が記載されている。この差動段の一方の入力ノードにランプ信号が入力され、他方の入力ノードに光電変換部の信号が入力される。そして、この他方の入力ノードが、光電変換部が形成された第１チップに設けられ、他方の入力ノードが第２チップに設けられ、第１チップと第２チップとを積層した積層型の撮像装置が記載されている。すなわち、ＡＤ変換部が備える差動段の２つの入力ノードが２つのチップに分かれて配される撮像装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１６／００９８３２号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１には、ＡＤ変換部が備える差動段の一部が第１チップに設けられ、差動段の他の一部が第２チップに設けられる場合におけるランプ信号生成部の好適な配置について、何ら検討がなされていない。
【０００６】
本発明は、ＡＤ変換部が備える差動段の一部が第１チップに設けられ、差動段の他の一部が第２チップに設けられる場合におけるランプ信号生成部の好適な配置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は上記の課題を鑑みて為されたものであり、一の態様は、光電変換部と、差動段を備えるＡＤ変換部と、ランプ信号生成部とを有する撮像装置であって、第１チップに前記光電変換部と前記差動段の一部とが配され、前記第１チップとは別のチップであって、前記第１チップに積層される第２チップに、前記差動段の他の一部が配され、前記ランプ信号生成部が、前記第１チップとは別のチップに配されていることを特徴とする撮像装置である。
【発明の効果】
【０００８】
本発明により、ＡＤ変換部が備える差動段の一部が第１チップに設けられ、差動段の他の一部が第２チップに設けられる場合におけるランプ信号生成部の好適な配置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】撮像装置の模式図
【図２】撮像装置の回路図
【図３】撮像装置の動作を示した図
【図４】撮像装置の断面図
【図５】撮像装置の回路図
【図６】撮像装置の断面図
【図７】撮像装置の回路図
【図８】バッファ回路の回路図
【図９】撮像装置の回路図
【図１０】バッファ回路の回路図
【図１１】撮像装置の回路図
【図１２】撮像装置の回路図
【図１３】撮像装置の動作を示した図
【図１４】ランプ信号生成部の回路図と動作を示した図
【図１５】ランプ信号生成部の回路図と動作を示した図
【図１６】撮像装置の回路図
【図１７】撮像装置の回路図
【図１８】撮像装置の動作を示した図
【図１９】撮像装置の回路図
【図２０】撮像装置の回路図
【図２１】撮像装置の模式図
【図２２】撮像装置の模式図
【図２３】撮像装置の模式図
【図２４】撮像装置の模式図
【図２５】撮像システムの全体図
【図２６】移動体の全体図
【図２７】撮像システムの信号処理フローを示した図
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら各実施例を説明する。
【００１１】
（実施例１）
図１は、本実施例の撮像装置が備える、第１チップ１、第２チップ２を示した図である。第１チップ１には、複数行および複数列に渡って光電変換部１３が配されている。また、第２チップ５には、複数行および複数列に渡って、信号処理回路１０が配されている。なお、ここでは光電変換部１３と信号処理回路１０のみを図示しているが、他に光電変換部１３を制御する制御線、光電変換部１３が蓄積した電荷に基づく信号を伝送する信号線が適宜、第１チップ１、第２チップ５に配される。また、垂直走査回路、タイミングジェネレータ等の駆動回路が適宜、第１チップ１あるいは第２チップ２に配される。
【００１２】
図２は、本実施例の撮像装置の回路を示した回路図である。
【００１３】
第１チップ１には、光電変換部（フォトダイオード）１３、転送トランジスタ１４、リセットトランジスタ１５、浮遊拡散部２０を有する画素１２が配されている。画素１２は、図１のように、複数行および複数列に渡って配されている。
【００１４】
また、画素１２は、入力トランジスタ１７−１、１７−２、電流源１９を有する。
【００１５】
第２チップ２には、カレントミラー回路を構成するトランジスタ群１８、メモリ部２１、ランプ信号生成部１１が配されている。
【００１６】
トランジスタ群１８の共通ノードには、電源電圧ＶＤＤが供給される。また、電流源１９の一方の主ノードは入力トランジスタ１７−１、１７−２が接続される。電流源１９の他方の主ノードは電源電圧ＧＮＤ（接地電位）が供給される。
【００１７】
入力トランジスタ１７−１、１７−２、カレントミラー回路を構成するトランジスタ群１８、電流源１９によって差動段２５が構成される。入力トランジスタ１７−１、１７−２によって差動対が形成される。差動段２５の複数の入力ノードとして、入力トランジスタ１７−１、１７−２が設けられている。差動段２５の入力トランジスタ１７−１は制御ノードであるゲートが浮遊拡散部２０に接続されている。また、入力トランジスタ１７−１は転送トランジスタ１４を介して光電変換部１３に接続されていることから、入力トランジスタ１７−１は光電変換部１３に接続された、差動段２５の入力ノードと言える。
【００１８】
また、入力トランジスタ１７−２の制御ノードであるゲートは、伝送線１６を介して、ランプ信号生成部１１に接続されていることから、入力トランジスタ１７−２は、ランプ信号生成部１１が接続された、差動段２５の入力ノードと言える。
【００１９】
差動段２５の一部である入力トランジスタ１７−１、１７−２、電流源１９は、光電変換部１３が配された第１チップ１に配されている。一方、差動段２５の他の一部であるカレントミラー回路であるトランジスタ群１８は第２チップ２に配されている。そして、本実施例では、ランプ信号生成部１１は、差動段２５の一部である入力トランジスタ１７−１、１７−２、電流源１９は、光電変換部１３が配された第１チップ１とは別のチップである第２チップ２に配されている。
【００２０】
差動段２５は、入力トランジスタ１７−１の制御ノードの電位と、入力トランジスタ１７−２の制御ノードの電位とを比較した結果を示す比較結果信号ＣＯＵＴを出力する比較器である。すなわち、差動段２５を備える比較器と、メモリ部２１は、光電変換部１３が蓄積した電荷に基づくアナログ信号をデジタル信号に変換するＡＤ変換部である。
【００２１】
図３は、図２に示した撮像装置の動作を示した図である。図３に示した各信号は、図２に示した各信号に対応している。
【００２２】
時刻ｔ１に、不図示の垂直走査回路が信号ＲＳＴをＨｉｇｈレベルとした後、Ｌｏｗレベルとする。これにより、浮遊拡散部２０の電位のリセットと、リセットの解除が行われる。入力トランジスタ１７−１の制御ノードの電位は、浮遊拡散部２０の、リセットが解除された電位となっている。
【００２３】
この後、リセットが解除された浮遊拡散部２０の電位に基づくＡＤ変換を行う。これはノイズ信号のＡＤ変換である。
【００２４】
時刻ｔ２に、ランプ信号生成部１１は、ランプ信号の電位を時間の経過に伴って単調変化させる。ここでいう単調変化とは、電位の変化の方向が、変化の開始から終了までの間、同じ方向に維持されることを意味する。ランプ信号の単位時間当たりの電位変化率が、変化の開始から終了までの間に変化が有った場合においても、これは電位の単調変化の範囲内である。
【００２５】
また、不図示のカウンタ回路から、クロック信号を計数したカウント信号がメモリ部２１に入力される。カウンタ回路は、ランプ信号生成部１１が供給するランプ信号の電位の変化が開始したことに応じて、クロック信号の計数を開始する。
【００２６】
時刻ｔ３に、入力トランジスタ１７−１、１７−２の電位の大小関係が逆転する。これにより、信号ＣＯＵＴの信号レベルが変化する。メモリ部２１は、比較結果信号ＣＯＵＴの信号レベルが変化したことを受けて、カウント信号をラッチする。これにより、浮遊拡散部２０の電位に基づくデジタル信号がメモリ部２１に保持される。このメモリ部２１が保持したカウント信号は、浮遊拡散部２０の電位に基づくノイズ信号をデジタル化した信号である。このデジタル信号をノイズデータと表記する。
【００２７】
その後、ランプ信号生成部１１は、ランプ信号の電位の変化を終了した後、所定の電位にリセットする。
【００２８】
時刻ｔ４に、垂直走査回路が信号ＴＸをＨｉｇｈレベルとした後、Ｌｏｗレベルとする。これにより、光電変換部１３に蓄積されていた電荷が浮遊拡散部２０に転送される。
【００２９】
時刻ｔ６に、ランプ信号生成部１１は、ランプ信号の電位を時間の経過に伴って単調変化させる。
【００３０】
時刻ｔ７に、入力トランジスタ１７−１、１７−２の電位の大小関係が逆転する。これにより、信号ＣＯＵＴの信号レベルが変化する。メモリ部２１は、比較結果信号ＣＯＵＴの信号レベルが変化したことを受けて、カウント信号をラッチする。これにより、浮遊拡散部２０の電位に基づくデジタル信号がメモリ部２１に保持される。このメモリ部２１が保持したカウント信号は、浮遊拡散部２０の電位に基づく光信号をデジタル化した信号である。このデジタル信号を光データと表記する。
【００３１】
その後、不図示の走査回路が、各画素１２に対応するメモリ部２１から、各メモリ部２１が保持した光データ、ノイズデータを読み出す。
【００３２】
差動段２５は、ランプ信号生成部１１が出力するランプ信号の電位と、光電変換部１３が生成した電荷が転送トランジスタ１４を介して転送された浮遊拡散部２０の電位とを比較する。ランプ信号の電位の変化が開始された後、ランプ信号の電位と、浮遊拡散部２０の電位との大小関係が反転すると比較結果信号ＣＯＵＴの信号レベルが変化する。
【００３３】
比較結果信号ＣＯＵＴは、メモリ部２１に出力される。メモリ部２１は、不図示のカウンタ回路から、クロック信号を計数したカウント信号が入力される。カウンタ回路は、ランプ信号生成部１１が供給するランプ信号の電位の変化が開始したことに応じて、クロック信号の計数を開始する。メモリ部２１は、比較結果信号ＣＯＵＴの信号レベルが変化したことを受けて、カウント信号をラッチする。これにより、浮遊拡散部２０の電位に基づくデジタル信号がメモリ部２１に保持されることとなる。
【００３４】
図４は、図２に示した撮像装置の断面図である。図２で説明した部材と同じ部材には、図２で付した符号と同じ符号を図４でも付している。
【００３５】
接合面３５によって、第１チップ１と第２チップ２は接合されている。接続部３７は、ランプ信号を伝送する第１伝送線１６−１と第２伝送線１６−２とを接続する。図２で示した伝送線１６は、第１伝送線１６−１と第２伝送線１６−２を有する。接続部３７は、第１チップ１の配線層である第１チップ配線層３０と、第２チップ２の配線層である第２チップ配線層３３とを金属で直接接続している。典型的には、金属として、Ｃｕ、Ａｌ、Ａｕ、Ｗを用いることができる。第２伝送線１６−２は、複数の差動段２５の入力トランジスタ１７−２に接続される。換言すると、１つの接続部３７に対し、複数の差動段２５の各々の入力トランジスタ１７−２が接続されていると言える。つまり、１つの接続部３７を、複数の差動段２５の各々の入力トランジスタ１７−２で共有している。
【００３６】
本実施例では、図２に示したように、差動段２５の一部である入力トランジスタ１７−１、１７−２、電流源１９、光電変換部１３が配された第１チップ１とは別のチップである第２チップ２にランプ信号生成部１１が配されている。ランプ信号の生成を行うランプ信号生成部１１は、スイッチングノイズ、ランダムノイズ等の種々のノイズ源となる。このため、デジタル回路に比べてノイズによるＳ／Ｎ比の低下が生じやすいアナログ回路とランプ信号生成部１１との距離を大きくすることが好ましい。そこで、本実施例は、ノイズによるＳ／Ｎ比の低下が生じやすい画素１２とランプ信号生成部１１との距離を大きくするため、ランプ信号生成部１１を、画素１２が配された第１チップ１とは別のチップに配している。これにより、ランプ信号生成部１１が生じさせるノイズによる影響が、画素１２に生じにくいようにしている。
【００３７】
これにより、本実施例の撮像装置は、ランプ信号生成部１１によるノイズの影響が抑制された信号を得ることができる効果を有する。
【００３８】
また、ランプ信号生成部１１が有するトランジスタは、高速動作を行うためにシリサイド化を行う。典型的にはシリサイド化として、ニッケルとシリコン、あるいはコバルトとシリコンによる金属半導体化合物を形成する。一方で、第１チップ１が有する画素１２については、光電変換部１３への金属の拡散を抑制するため、シリサイド化を行わない。このため、シリサイド化を行うチップと、シリサイド化を行わないチップとを別々に形成することが好ましい。よって、シリサイド化を行うランプ信号生成部１１を、シリサイド化を行わない第１チップ１とは別のチップに形成することが好ましい。
【００３９】
メモリ部２１についても同じく、高速動作を行うためにシリサイド化を行う。このため、メモリ部２１とランプ信号生成部１１とを同じ第２チップ２に形成し、ともにシリサイド化を行うことができる。
【００４０】
（実施例２）
本実施例について、実施例１と異なる点を中心に説明する。
【００４１】
実施例１の撮像装置では、ランプ信号を伝送する伝送線１６は、１つの接続部３７によって複数の差動段２５の入力トランジスタ１７−２に接続されていた。本実施例の撮像装置は、１つの差動段２５に対し、１つの接続部３７を対応するように設けている。
【００４２】
図５は本実施例の撮像装置の回路図である。
【００４３】
伝送線１６は、実施例１では、第１チップ１において、複数の差動段２５に渡って配されていた。一方、本実施例では第２チップ２において、複数の差動段２５に渡って配されている。
【００４４】
図６は、図５に示した撮像装置の断面図である。図５に示した部材と同じ機能を有する部材については、図５で付した符号と同じ符号を図６でも付している。図５でも述べたように、本実施例の撮像装置は、ランプ信号を伝送する第１伝送線１６−１が、複数の差動段２５に渡って配されている。そして、接続部３７を介して、第２伝送線１６−２に接続されている。１つの接続部３７は、第１伝送線１６−１と、１つの差動段２５の入力トランジスタ１７−２に接続されている。
【００４５】
実施例１の図４の構成と比較して、本実施例では、接続部３７の単位面積当たりの個数が多くなる。その一方で、第１チップ１の配線層を低減するため、第１チップ１の設計の自由度が向上する効果を有する。
【００４６】
（実施例３）
本実施例の撮像装置について、実施例１の撮像装置と異なる点を中心に説明する。
【００４７】
本実施例の撮像装置は、第１チップ１の伝送線１６において、ランプ信号を中継するバッファ回路を設けた点が実施例１と異なる。
【００４８】
図７は、本実施例の撮像装置の回路図である。図２に示した部材と同じ機能を有する部材については、図２で付した符号と同じ符号を図７でも付している。
【００４９】
本実施例では、第１チップ１において、伝送線１６が伝送する信号を中継するバッファ回路３１を有する。バッファ回路３１を備えることにより、ランプ信号生成部１１の駆動負荷が実施例１の撮像装置に比べて減少する。これにより、ランプ信号の信号精度を向上させることができる。
【００５０】
図８は、バッファ回路３１の回路を示している。バッファ回路３１は、Ｎ型ＭＯＳトランジスタである、トランジスタ４１、４２を有する。トランジスタ４１のゲートは、伝送線１６が接続されている。トランジスタ４１の一方の主ノードには電源電圧ＶＤＤが供給され、他方の主ノードはトランジスタ４２が接続されている。トランジスタ４２のゲートには所定の電圧が入力され、他方の主ノードには電源電圧ＧＮＤが供給される。トランジスタ４１、トランジスタ４２のそれぞれの主ノードが接続されたノードに配線４４が接続されている。配線４４は、入力トランジスタ１７−２のゲートに接続される。
【００５１】
本実施例のバッファ回路３１は、入力トランジスタ１７−２と同じ導電型のトランジスタで構成することが好ましい。なぜなら、入力トランジスタ１７−２と異なる導電型のトランジスタを備えるバッファ回路３１の場合には、異なる導電型のトランジスタを形成するために複数のウエルを第１チップ１に形成することとなる。このため、第１チップ１の微細化の障害となることから、入力トランジスタ１７−２の近傍に設けられるバッファ回路３１は、入力トランジスタ１７−２と同じ導電型であることが好ましい。また、さらに言えば、画素１２が備えるトランジスタと同じ導電型とし、第１チップ１に設けられるトランジスタは、１つの導電型に統一することが好ましい。これにより、異なる導電型のトランジスタを設ける場合に対して、ウエルの数を減らすことができるため、第１チップ１の微細化を進めることができる。
【００５２】
（実施例４）
本実施例の撮像装置について、実施例３と異なる点を中心に説明する。
【００５３】
実施例３の撮像装置はランプ信号を中継するバッファ回路を第１チップ１に設けていた。本実施例の撮像装置は、ランプ信号を中継するバッファ回路を第２チップ２に設ける。
【００５４】
図９は、本実施例の撮像装置の回路図である。本実施例では、伝送線１６の形態は図５、図６と同じく、第２チップ２において、複数の差動段２５に渡って配されている。
【００５５】
本実施例の撮像装置では、複数のバッファ回路７１は、直列に接続されている。
【００５６】
本実施例のバッファ回路７１は第２チップ２に配されているため、入力トランジスタ１７−２および画素１２が備えるトランジスタと異なる導電型のトランジスタを備える構成としても第１チップ１のウエルの数は増えない。また、トランジスタ群１８はＰ型のＭＯＳトランジスタを有している。したがって、バッファ回路７１のトランジスタとトランジスタ群１８とを近接して配置する場合には、バッファ回路７１のトランジスタをＰ型のＭＯＳトランジスタとする。これにより、トランジスタ群１８とバッファ回路７１のウエルを共通化できるため、第２チップ２を微細化することができる。よって、本実施例にバッファ回路７１は、入力トランジスタ１７−２とは異なる導電型であって、トランジスタ群１８と同じ導電型のトランジスタを有する構成とすることが好ましい。
【００５７】
図１０は、このバッファ回路７１の回路を示した回路図である。図８のバッファ回路３１のトランジスタ４１、４２に対し、反対の導電型であるＰ型のトランジスタ５２、５３を備える。トランジスタ５２のゲートには伝送線１６が接続される。トランジスタ５２のゲートは、伝送線１６が接続されている。トランジスタ５２の一方の主ノードには電源電圧ＧＮＤが供給され、他方の主ノードはトランジスタ５３が接続されている。トランジスタ５３のゲートには所定の電圧が入力され、他方の主ノードには電源電圧ＶＤＤが供給される。トランジスタ５２、トランジスタ５３のそれぞれの主ノードが接続されたノードに配線５５が接続されている。配線５５は、接続部３７を介して入力トランジスタ１７−２のゲートに接続される。
【００５８】
以上のように、本実施例の撮像装置は、ランプ信号を中継するバッファ回路を備える構成においても、バッファ回路が第１チップ１、第２チップ２の微細化の障害になるのを抑制する効果を有する。
【００５９】
（実施例５）
本実施例の撮像装置について、実施例４と異なる点を中心に説明する。
【００６０】
実施例４の撮像装置は、ランプ信号を中継するバッファ回路を直列に設けていた。本実施例の撮像装置は、バッファ回路を伝送線１６に対して並列に設けた例である。
【００６１】
図１１は本実施例の撮像装置の回路図である。複数のバッファ回路５１が伝送線１６に対し、並列に設けられている。また、別の言い方をすれば、図９の構成ではランプ信号生成部１１に対し、１つのバッファ回路５１の入力ノードが接続されていた。本実施例では、ランプ信号生成部１１に対し、複数のバッファ回路５１の入力ノードが接続されている。
【００６２】
図９の構成では、バッファ回路７１が直列に配されていたため、ランプ信号を中継するバッファ回路５１の数が増えるにつれてバッファ回路５１のそれぞれ起因するノイズが積算され、ノイズが増加していた。また、バッファ回路７１による遅延が積算されることにより、ランプ信号の遅延が増加していた。一方、本実施例の撮像装置は、複数のバッファ回路５１が伝送線１６に対し並列に接続されているため、ランプ信号の遅延が図９の構成に対して小さい。よって、ランプ信号生成部１１から最も短い配線長の差動段２５と、最も長い配線長の差動段２５との間のランプ信号の遅延は、図９の構成に対し、本実施例の方が小さくすることができる。
【００６３】
また、本実施例の撮像装置は、バッファ回路５１を第２チップ２に設けている。実施例４でも説明したように、バッファ回路５１は第２チップ２に配されているため、入力トランジスタ１７−２および画素１２が備えるトランジスタと異なる導電型のトランジスタを備える構成としても第１チップ１のウエルの数は増えない。また、トランジスタ群１８はＰ型のＭＯＳトランジスタを有している。したがって、バッファ回路５１のトランジスタとトランジスタ群１８とを近接して配置する場合には、バッファ回路５１のトランジスタをＰ型のＭＯＳトランジスタとする。これにより、トランジスタ群１８とバッファ回路５１のウエルを共通化できるため、第２チップ２を微細化することができる。よって、本実施例にバッファ回路５１は、入力トランジスタ１７−２とは異なる導電型であって、トランジスタ群１８と同じ導電型のトランジスタを有する構成とすることが好ましい。
【００６４】
以上のように、本実施例の撮像装置は、ランプ信号を中継するバッファ回路を備える構成においても、バッファ回路が第１チップ１、第２チップ２の微細化の障害になるのを抑制する効果を有する。
【００６５】
（実施例６）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。
【００６６】
図１２は、本実施例の撮像装置の回路図である。
【００６７】
本実施例の撮像装置は、伝送線１６と入力トランジスタ１７−２との間に、容量素子９３を設けている。
【００６８】
容量素子９３の一方の主ノードにはランプ信号生成部１１が接続され、他方の主ノードにはトランジスタ９２の一方の主ノードが接続されている。
【００６９】
トランジスタ９２の制御ノードには、不図示の垂直走査回路から信号ＣＲＳＴが供給される。トランジスタ９２の他方の主ノードは差動段２５に接続されている。具体的には、トランジスタ９２の他方の主ノードは、入力トランジスタ１７−２とトランジスタ群１８とを接続するノードに接続されている。
【００７０】
入力トランジスタ１７−２の制御ノードの電位を、信号ＲＳＩＧとして表すこととする。
【００７１】
トランジスタ９１は、一方の主ノードが浮遊拡散部２０に接続され、他方の主ノードが差動段２５に接続されている。具体的には、トランジスタ９１の他方の主ノードは、入力トランジスタ１７−１とトランジスタ群１８とを接続するノードに接続されている。トランジスタ９１の制御ノードには、トランジスタ９２の制御ノードとともに信号ＣＲＳＴが入力される。
【００７２】
図１３は、図１２に示した撮像装置の動作を示したタイミング図である。
【００７３】
時刻ｔ１１に、ランプ信号生成部１１は、ランプ信号の電位を差動段２５のリセット用の電位に変更する。
【００７４】
時刻ｔ１２に、不図示の垂直走査回路は、信号ＣＲＳＴをＨｉｇｈレベルとした後、時刻ｔ１３に信号ＣＲＳＴをＬｏｗレベルにする。これにより、容量素子９３は、時刻ｔ１３における伝送線１６の電位（ランプ信号生成部１１の出力）と、信号ＲＳＩＧとの電位差をクランプする。
【００７５】
その後、ランプ信号生成部１１は、ランプ信号の電位をランプ開始電位に変更する。
【００７６】
時刻ｔ１４に、ランプ信号生成部１１は、ランプ信号の電位の単調変化を開始する。
【００７７】
時刻ｔ１５に、信号ＲＳＩＧと信号ＰＳＩＧとの大小関係が逆転する。これにより、信号ＣＯＵＴの信号レベルが変化し、メモリ部２１はカウント信号をラッチする。このメモリ部２１がラッチした信号は、ノイズデータである。
【００７８】
時刻ｔ１６に、ランプ信号生成部１１はランプ信号の電位の変化を終了し、ランプ開始電位にランプ信号の電位をリセットする。
【００７９】
以降のＳデータを得る動作は、図３を参照しながら説明した動作と同様である。
【００８０】
本実施例では、トランジスタ９１、トランジスタ９２を第１チップ１に設けている。トランジスタ９１と浮遊拡散部２０との間の寄生容量（配線容量）は、浮遊拡散部２０を実質的に増加させる。このため、この寄生容量を少なくすることによって、撮像装置の感度を向上させることができる。よって、トランジスタ９１を第２チップ２に設けると第１チップ１に設ける場合に比べて配線長が長くなる。また、トランジスタ９１と浮遊拡散部２０とが接続部３７を介した接続となるため、接続部３７による寄生容量もまた増加する。このため、トランジスタ９１は第１チップ１に設けることが寄生容量低減の点で好ましい。
【００８１】
そして、トランジスタ９２の制御ノードと、トランジスタ９１の制御ノードは、共通の信号線が接続されていることが好ましい。トランジスタ９１、９２は、ともに動作タイミングが同じである。よって、配線面積の低減と、トランジスタ９１、９２の動作の同期の点で、トランジスタ９１、９２の制御ノードは共通の信号線で接続されていることが好ましいためである。
【００８２】
容量素子９３は、設計に応じて第１チップ１、第２チップ２のいずれにも設けることが可能である。画素１２の微細化が求められる場合には、容量素子９３を第２チップ２に設けるのが良い。
【００８３】
このように、本実施例の撮像装置は、クランプを行う容量素子９３と、トランジスタ９２，９３を備える場合においても、浮遊拡散部２０の容量増加を抑制した、高感度の積層型の撮像装置を提供することができる。
【００８４】
（実施例７）
本実施例では、ランプ信号生成部１１の一例を説明する。
【００８５】
図１４（Ａ）は、ランプ信号生成部１１の回路図である。本実施例のランプ信号生成部１１は、入力される制御信号に基づいて出力電圧を変化させるデジタルアナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）である。ランプ信号生成部１１は、電流値がバイナリ比の関係となる電流源を備える。そして、ランプ信号生成部１１は、スイッチ群１２１を有する。スイッチ群１２１は、不図示の制御部から入力される信号Ｓ１〜Ｓｎの信号レベルに応じて、対応するスイッチのオン、オフを切り替える。
【００８６】
図１４（Ｂ）は、信号Ｓ１〜Ｓｎの一部である信号Ｓ１〜Ｓ４と、出力信号ＯＵＴ（ランプ信号）とを示した図である。制御部から出力される信号Ｓ１〜Ｓ４により、出力信号ＯＵＴは階段状に電位が変化する。本実施例では、この階段状に電位が変化する信号をランプ信号として用いることができる。
【００８７】
なお、ランプ信号生成部１１は、このＤＡＣの例に限定されるものでは無い。例えば、図１５（Ａ）に示すように、ランプ信号生成部１１として、電流源Ｉと、電流源Ｉに接続された容量素子Ｃと、制御信号ＲＲＥＳによって制御されるスイッチを設ける。この容量素子Ｃに電流源Ｉが充電を行うことによって経時的に出力電圧がランプ信号として変化するようにしてもよい。
【００８８】
なお、ＤＡＣはスイッチ群１２１のオン、オフが頻繁に行われるため、スイッチングノイズを生じさせる。このスイッチングノイズは、例えばアナログ回路である画素１２がＤＡＣに近接していると、画素１２の生成する信号にＤＡＣのスイッチングノイズが重畳する場合が有る。したがって、ＤＡＣのようなノイズの大きいランプ信号生成部１１を用いる場合には、画素１２が設けられた第１チップ１とは別のチップにランプ信号生成部１１を設けるのがよい。
【００８９】
（実施例８）
本実施例の撮像装置について、実施例５と異なる点を中心に説明する。
【００９０】
実施例５の撮像装置では、信号処理回路１０とランプ信号生成部１１とが同じ第２チップ２に設けられていた。本実施例は、図１６に示すように、ランプ信号生成部１１は画素１２が設けられた第１チップ１と、信号処理回路１０が設けられた第２チップとは別の第３チップ３に設けられている。
【００９１】
この構成によれば、ランプ信号生成部１１が第１チップ１、第２チップ２とは別のチップに設けられていることにより、ランプ信号生成部１１によるノイズが第１チップ１、第２チップ２に伝搬しにくくすることができる。
【００９２】
これにより、本実施例の撮像装置は、ランプ信号生成部１１によるノイズの、画素１２、信号処理回路１０への伝搬を抑制することができる。
【００９３】
（実施例９）
本実施例の撮像装置について、実施例２と異なる点を中心に説明する。
【００９４】
本実施例は、光電変換部１３が蓄積した電荷量と閾値とを比較する。この比較の結果が、蓄積した電荷量が閾値よりも大きいことを示す場合には、単位時間あたりの電位の変化量（傾き）が相対的に大きいランプ信号を用いる。一方、比較の結果が、光電変換部１３が蓄積した電荷量が閾値よりも小さいことを示す場合には、単位時間あたりの電位の変化量（傾き）が相対的に小さいランプ信号を用いる。
【００９５】
図１７は、本実施例の撮像装置の回路図である。本実施例の撮像装置は、ランプ信号生成部１１に、複数の伝送線である、伝送線１６０、伝送線１６５が接続されている。ランプ信号生成部１１は、伝送線１６５には相対的に傾きの大きいランプ信号を出力し、伝送線１６０には相対的に傾きの小さいランプ信号を出力する。
【００９６】
撮像装置は、第２チップ２に選択部１６４を有する。選択部１６４には、不図示の制御部から信号ＪＤＧ、信号ＲＥＳＢが入力される。また、選択部１６４には、差動段２５の信号ＣＯＵＴが入力される。
【００９７】
また、撮像装置は、第１チップ１に切替部１６３を有する。切替部１６３は、スイッチｓｗ１、スイッチｓｗ２を有する。スイッチｓｗ１には、選択部１６４から信号ＳＥＬＨが入力される。また、スイッチｓｗ２には、選択部１６４から信号ＳＥＬＬが入力される。
【００９８】
図１８は、図１７に示した撮像装置の動作を示したタイミング図である。
【００９９】
時刻ｔ３１よりも前の期間は、図３に示した、時刻ｔ１〜ｔ４のノイズデータの取得が行われる。この期間、選択部１６４は、スイッチｓｗ１をオンとし、スイッチｓｗ２をオフとする。そして、ランプ信号生成部１１は、伝送線１６５にランプ信号を供給することによって、時刻ｔ１〜ｔ４のノイズデータの取得が行われる。
【０１００】
図１８では、信号ＰＳＩＧについて、信号ＰＳＩＧ１、ＰＳＩＧ２として２つの場合を示している。信号ＰＳＩＧ１は、閾値よりも光電変換部１３が蓄積した電荷が小さい場合である。また、信号ＰＳＩＧ２は、閾値よりも光電変換部１３が蓄積した電荷が大きい場合である。光電変換部１３が蓄積する電荷が電子であるので、信号ＰＳＩＧ１は、閾値よりも電圧が大きい値となる。信号ＰＳＩＧ２は、閾値よりも電圧が小さい値となる。換言すると、信号ＰＳＩＧ１は、閾値よりも振幅が小さい値である。また、信号ＰＳＩＧ２は閾値よりも振幅が大きい値である。ここでいう振幅とは、基準の電位に対する差として取り扱うことができる。基準の電位とは、典型的には、リセットされた浮遊拡散部２０の電位である。
【０１０１】
時刻ｔ３１の前に、不図示であるが、図３の時刻ｔ４〜ｔ５に示した信号ＴＸの変化が行われる。これにより、浮遊拡散部２０は、信号ＰＳＩＧ１あるいはＰＳＩＧ２の電位となる。以下、信号ＰＳＩＧ１の例を中心に説明することとし、信号ＰＳＩＧ２については、信号ＰＳＩＧ１の場合に対する差を説明することとする。なお、図１８では信号ＰＳＩＧ１の場合については、実線で示しており、信号ＰＳＩＧ２の場合については破線で示している。
【０１０２】
時刻ｔ３２に、ランプ信号生成部１１は、伝送線１６５の電位を、閾値のレベルに変更する。信号ＣＯＵＴは、ＨｉｇｈレベルからＬｏｗレベルに変化する。
【０１０３】
時刻ｔ３４に、不図示の制御部が信号ＪＤＧをＨｉｇｈレベルとする。これにより、この時刻ｔ３４における信号ＣＯＵＴの信号レベルに基づいて、信号ＳＥＬＬ、信号ＳＥＬＨの信号レベルが決定される。この結果、選択部１６４は信号ＳＥＬＬの信号レベルをＨｉｇｈレベルのままとし、信号ＳＥＬＨの信号レベルをＬｏｗレベルのままとする。
【０１０４】
一方、信号ＰＳＩＧ２の場合では、信号ＳＥＬＬはＨｉｇｈレベルからＬｏｗレベルに変化し、信号ＳＥＬＨはＬｏｗレベルからＨｉｇｈレベルに変化する。
【０１０５】
その後、時刻ｔ３６に、ランプ信号生成部１１は、伝送線１６５の電位をランプ開始電位にリセットする。
【０１０６】
時刻ｔ３７に、ランプ信号生成部１１は、ランプ信号ＶＬ、ランプ信号ＶＨの電位の変化を開始する。ランプ信号ＶＬはランプ信号生成部１１が伝送線１６０に出力するランプ信号である。ランプ信号ＶＨはランプ信号生成部１１が伝送線１６５に出力するランプ信号である。
【０１０７】
時刻ｔ３８に、信号ＣＯＵＴの信号レベルが変化する。これにより、メモリ部２１は、この時刻ｔ３８におけるカウント値をＳデータとして保持する。信号ＰＳＩＧ２の場合は、時刻ｔ３９におけるカウント値をＳデータとして保持する。
【０１０８】
このようにして、閾値よりも振幅の小さい信号に対しては高い分解能でＡＤ変換を行う。一方、閾値よりも振幅の大きい信号に対しては、ＡＤ変換の分解能を抑え、閾値よりも振幅の小さい信号のＡＤ変換の期間と同等の長さでＡＤ変換を行う。これにより、高速化と高分解能とを両立したＡＤ変換を実現することができる。
【０１０９】
なお、本実施例では、切替部１６３を第１チップ１に設けていた。他の例として、図１９に示すように、切替部１６３を第２チップ２に設けるようにすることができる。図１７では、伝送線１６０、１６５から入力トランジスタ１７−２に至る電気的経路において、第１チップ１、第２チップ２の間に、ランプ信号ＶＬ、ランプ信号ＶＨ、信号ＳＥＬＬ、信号ＳＥＬＨの４つの接続部を設けることが求められる。一方、図１９では、切替部１６３から入力トランジスタ１７−２に至る経路のみの１つの接続部とすることができる。これにより、接続部の数を減らすことができる。これにより、画素１２の微細化を進展させることができる。また、第１チップ１の配線数もまた、図１７の例に比べて図１９の例は減らすことができる。これによってもまた、画素１２の微細化を進めることができる。
【０１１０】
また、スイッチｓｗ１、ｓｗ２の設計の自由度を向上させることができる。つまり、第１チップ１は、画素１２の微細化を進める上では、第１チップ１に設けるトランジスタを同一導電型のトランジスタとすることが好ましい。したがって、図１７の例では、Ｎ型のＭＯＳトランジスタをスイッチｓｗ１、ｓｗ２として用いるのが好ましい。しかし、Ｎ型のＭＯＳトランジスタで形成する場合、スイッチとしての動作が保証されるランプ信号の範囲が、ＣＭＯＳスイッチに比べて小さくなる。一方、図１９に示した形態では、切替部１６３は第２チップ２に設けられている。よって、スイッチｓｗ１、ｓｗ２をＰ型のＭＯＳトランジスタと、Ｎ型のＭＯＳトランジスタとで構成されたＣＭＯＳスイッチとすることができる。これにより、ランプ信号の取り得る範囲を、Ｐ型のＭＯＳトランジスタを用いず、Ｎ型のＭＯＳトランジスタでスイッチｓｗ１、ｓｗ２を形成した場合に比べて大きくすることができる。
【０１１１】
（実施例１０）
本実施例について、実施例１と異なる点を中心に説明する。
【０１１２】
図２０は、本実施例の撮像装置の回路図である。本実施例の撮像装置は、入力トランジスタ１７−２、電流源１９が第２チップ２に設けられている例である。第１チップ１には、画素１２と、入力トランジスタ１７−１が設けられている。この例もまた、差動段２５の一部が第１チップ１に設けられ、他の一部が第２チップ２に設けられた例に含まれる。具体的には、差動段２５の一部である入力トランジスタ１７−１が第１チップ１に設けられ、差動段２５の他の一部である入力トランジスタ１７−２、電流源１９、トランジスタ群１８が第２チップ２に設けられている。
【０１１３】
ランプ信号生成部１１は、第２チップ２に設けられている。
【０１１４】
この例においても、実施例１の撮像装置と同じ効果を得ることができる。
【０１１５】
また、ランプ信号生成部１１から入力トランジスタ１７−２に至る電気的経路において第１チップ１と第２チップ２との接続部を省略することができる。これにより、実施例１の撮像装置に比べて、第１チップ１と第２チップ２の接続部の数を減らすことができる。
【０１１６】
（実施例１１）
本実施例の撮像装置について、実施例２と異なる点を中心に説明する。
【０１１７】
本実施例の撮像装置の回路は、図５のようにすることができる。
【０１１８】
図２１は、本実施例の撮像装置の配線のレイアウトを示した模式図である。
【０１１９】
本実施例の撮像装置は、ランプ信号を供給する伝送線１６−１を、偶数行と奇数行の差動段２５で分けて配線している。すわなち、複数の伝送線１６−１のうちの一の伝送線１６−１は、奇数行の差動段２５の入力トランジスタ１７−２に接続されるように配されている。また、他の伝送線１６−１は、偶数行の差動段２５の入力トランジスタ１７−１に接続されるように配されている。
【０１２０】
１つの伝送線１６−１で偶数行および奇数行の両方の行の差動段２５にランプ信号を供給すると、ＡＤ変換期間中に、ある差動段２５の信号ＣＯＵＴの信号レベルが変化したことによるキックバックノイズが、伝送線１６−１を通じて他の差動段２５に伝搬する。これにより、キックバックノイズの影響を受けた差動段２５が、このキックバックにより、信号ＣＯＵＴの信号レベルが変化するタイミングが本来のタイミングに対して、前後する場合が生じる。
【０１２１】
一方、本実施例の撮像装置は、偶数行と奇数行とでランプ信号を伝送する伝送線１６−１を分けている。このため、ある差動段２５の信号ＣＯＵＴの信号レベルが変化したことによるキックバックノイズが、隣接する行の差動段２５に伝搬することを抑制することができる。これにより、キックバックノイズによるＡＤ変換の精度の低下を抑制することができる。また、撮像装置の各画素１２にカラーフィルタが配されている場合には、ある色の画素１２に対応する差動段２５のキックバックノイズが他の色の画素１２に対応する差動段２５に伝搬すると混色となる。したがって、本実施例の撮像装置は混色を低減することの効果もある。
【０１２２】
なお、本実施例では、ランプ信号を伝送する伝送線１６−１を偶数行と奇数行とで分けていた。他の例として、偶数列と奇数列とでランプ信号を伝送する伝送線を分けるようにしてもよい。
【０１２３】
また、本実施例では、１つの接続部に対し、１つの差動段２５の入力トランジスタ１７−２が接続される例を説明した。この例に限定されるものでは無く、例えば図２２のように、１つの接続部に対し、複数の差動段２５の入力トランジスタが接続されるようにしてもよい。
【０１２４】
（実施例１２）
本実施例の撮像装置について、実施例１１と異なる点を中心に説明する。
【０１２５】
本実施例の撮像装置の回路は、図２のようにすることができる。
【０１２６】
図２３は、本実施例の撮像装置の配線のレイアウトを示した模式図である。
【０１２７】
本実施例の撮像装置は、第１チップ１において、ランプ信号を伝送する１つの伝送線１６−２に、１行複数列の画素１２の差動段２５の入力トランジスタ１７−２が接続されている。
【０１２８】
これにより、実施例１１の撮像装置に比べて、伝送線１６−１と伝送線１６−２とを接続する接続部の数を、少なくすることができる。これにより、第１チップ１、第２チップ２の微細化を進展させることができる。
【０１２９】
（実施例１３）
本実施例の撮像装置について、実施例１１と異なる点を中心に説明する。
【０１３０】
図２４は、本実施例の撮像装置の配線のレイアウトを示した図である。
【０１３１】
本実施例の撮像装置は、画素１２の中心位置と、信号処理回路１０の中心位置とを異ならせて配置した例である。画素１２のピッチと、信号処理回路１０のピッチは同じとしている。
【０１３２】
画素１２の中心位置、信号処理回路１０の中心位置について説明する。まず１つの画素１２の外延は、例えば隣接する画素１２同士を電気的に分離する素子分離領域によって規定することができる。その素子分離領域によって囲まれた領域の中心を、画素１２の中心とすることができる。
【０１３３】
また、信号処理回路１０についても同じく、隣接する信号処理回路１０同士を電気的に分離する素子分離領域によって、１つの信号処理回路１０の外延を規定することができる。この素子分離領域に囲まれた領域の中心を信号処理回路１０の中心とすることができる。
【０１３４】
そして、この画素１２の中心位置と、信号処理回路１０の中心位置を平面視において重ならないようにする。これにより、入力トランジスタ１７−２の位置が画素１２の中心位置からずれていた場合であっても、伝送線１６−１と、伝送線１６−２を第１チップ１に対して垂直方向に、かつ直線状に配線することができる。これにより、入力トランジスタ１７−２と伝送線１６−１との間の配線長を、伝送線１６−２が直線状から蛇行した場合に比べて短くすることができる。これにより、ランプ信号の配線長による遅延を低減することができる。
【０１３５】
（実施例１４）
図２５は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の各実施例で述べた撮像装置のいずれかの構成を適用した撮像装置２００を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図２５に、上述の各実施例のいずれかの撮像装置を撮像装置２００として適用したデジタルスチルカメラの構成例を示す。
【０１３６】
図２５に例示した撮像システム５００は、撮像装置２００、被写体の光学像を撮像装置２００に結像させるレンズ５０２０、レンズ５０２０を通過する光量を可変にするための絞り５０４、レンズ５０２０の保護のためのバリア５０６を有する。レンズ５０２０及び絞り５０４は、撮像装置２００に光を集光する光学系である。
【０１３７】
撮像システム５００は、また、撮像装置２００から出力される出力信号の処理を行う信号処理部５０８０を有する。信号処理部５０８０は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。信号処理部５０８０は、撮像装置２００より出力される出力信号に対してＡＤ変換処理を実施する機能を備えていてもよい。この場合、撮像装置２００の内部には、必ずしもＡＤ変換回路を有する必要はない。
【０１３８】
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
【０１３９】
更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置２００と信号処理部５０８０に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置２００と、撮像装置２００から出力された出力信号を処理する信号処理部５０８０とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、撮像装置２００の制御機能の一部又は全部を実施するように構成してもよい。
【０１４０】
撮像装置２００は、画像用信号を信号処理部５０８０に出力する。信号処理部５０８０は、撮像装置２００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８０は、画像用信号を用いて、画像を生成する。
【０１４１】
上述した各実施例の撮像装置による撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
【０１４２】
（実施例１５）
本実施例の撮像システム及び移動体について、図２６及び図２７を用いて説明する。
【０１４３】
図２６は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図２７は、本実施例による撮像システムの動作を示すフロー図である。
【０１４４】
本実施例では、車載カメラに関する撮像システムの一例を示す。図２６は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、上述の各実施例のいずれかの撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。
【０１４５】
集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検出部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検出部７０９は、撮像装置７０２の異常を検出すると、主制御部７１３に異常を発報する。
【０１４６】
集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１４７】
主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。
【０１４８】
集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチ１３をパルス駆動させるための設定や、フレーム毎に電圧スイッチ１３を切り替える設定等を送信する。
【０１４９】
撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
【０１５０】
また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１５１】
本実施例では、車両の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図２６（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。
【０１５２】
２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。
【０１５３】
次に、撮像システム７０１における撮像装置７０２の故障検出動作について、図２７を用いて説明する。撮像装置７０２の故障検出動作は、図２７に示すステップＳ８１０〜Ｓ８８０に従って実施される。
【０１５４】
ステップＳ８１０は、撮像装置７０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム７０１の外部（例えば主制御部７１３）又は撮像システム７０１の内部から、撮像装置７０２の動作のための設定を送信し、撮像装置７０２の撮像動作及び故障検出動作を開始する。
【０１５５】
次いで、ステップＳ８２０において、有効画素から画素信号を取得する。また、ステップＳ８３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ８２０とステップＳ８３０とは逆でもよい。
【０１５６】
次いで、ステップＳ８４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。
【０１５７】
ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ８５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ８６０へと移行する。ステップＳ８６０では、走査行の画素信号をメモリ７０５に送信して一次保存する。そののち、ステップＳ８２０に戻り、故障検出動作を継続する。
【０１５８】
一方、ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ８７０に移行する。ステップＳ８７０において、撮像動作に異常があると判定し、主制御部７１３、又は警報装置７１２に警報を発報する。警報装置７１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ８８０において撮像装置７０２を停止し、撮像システム７０１の動作を終了する。
【０１５９】
なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。
【０１６０】
なお、ステップＳ８７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。
【０１６１】
また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム７０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１６２】
［変形実施例］
本発明は、上記実施例に限らず種々の変形が可能である。
【０１６３】
例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。
【０１６４】
また、上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。
【０１６５】
例えば、図２０の実施例に対し、ランプ信号を中継するバッファ回路をさらに設けた構成として、図７、図９、図１１のいずれか、または複数の実施例を組み合わせることができる。
【符号の説明】
【０１６６】
１  第１チップ
２  第２チップ
３  第３チップ
１１  ランプ信号生成部
１２  画素
１３  光電変換部
１６  伝送線
１７  入力トランジスタ
１８  トランジスタ群（カレントミラー回路）
１９  電流源
２０  浮遊拡散部
２１  メモリ部
２５  差動段
【図１】
2019140535.tif 000003
【図２】
2019140535.tif 000004
【図３】
2019140535.tif 000005
【図４】
2019140535.tif 000006
【図５】
2019140535.tif 000007
【図６】
2019140535.tif 000008
【図７】
2019140535.tif 000009
【図８】
2019140535.tif 000010
【図９】
2019140535.tif 000011
【図１０】
2019140535.tif 000012
【図１１】
2019140535.tif 000013
【図１２】
2019140535.tif 000014
【図１３】
2019140535.tif 000015
【図１４】
2019140535.tif 000016
【図１５】
2019140535.tif 000017
【図１６】
2019140535.tif 000018
【図１７】
2019140535.tif 000019
【図１８】
2019140535.tif 000020
【図１９】
2019140535.tif 000021
【図２０】
2019140535.tif 000022
【図２１】
2019140535.tif 000023
【図２２】
2019140535.tif 000024
【図２３】
2019140535.tif 000025
【図２４】
2019140535.tif 000026
【図２５】
2019140535.tif 000027
【図２６】
2019140535.tif 000028
【図２７】
2019140535.tif 000029