(57)【要約】【課題】信頼性の向上が可能な表示装置を提供する。【解決手段】絶縁基板と、前記絶縁基板に配置された第１信号配線と、ベース基板と、前記ベース基板に配置された第１接続配線と、前記第１信号配線及び前記第１接続配線を電気的に接続する導電性接着剤と、を備え、前記ベース基板は、前記第１信号配線と重なる第１端面を有し、前記絶縁基板は、前記第１接続配線と重なる第２端面を有し、前記第１接続配線は、前記第１端面と重なる位置に第１幅を有し、前記第２端面と重なる位置に第２幅を有し、前記第１幅は、前記第２幅より小さい、表示装置。【選択図】      図３
2019035817.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板に配置された第１信号配線と、
ベース基板と、
前記ベース基板に配置された第１接続配線と、
前記第１信号配線及び前記第１接続配線を電気的に接続する導電性接着剤と、を備え、
前記ベース基板は、前記第１信号配線と重なる第１端面を有し、
前記絶縁基板は、前記第１接続配線と重なる第２端面を有し、
前記第１接続配線は、前記第１端面と重なる位置に第１幅を有し、前記第２端面と重なる位置に第２幅を有し、
前記第１幅は、前記第２幅より小さい、表示装置。
【請求項２】
前記第１接続配線は、前記第１端面と重なる位置において前記導電性接着剤によって覆われている、請求項１に記載の表示装置。
【請求項３】
前記第１端面は、平面視において、波形状である、請求項１又は２に記載の表示装置。
【請求項４】
さらに、前記ベース基板に配置され前記第１接続配線と電気的に接続されたＩＣチップを備える、請求項１乃至３の何れか１項に記載の表示装置。
【請求項５】
前記第１幅は、４〜１２μｍであり、前記第２幅は、１０〜１５μｍである、請求項１乃至４の何れか１項に記載の表示装置。
【請求項６】
絶縁基板と、
前記絶縁基板に配置された第１信号配線及び第２信号配線と、
ベース基板と、
前記ベース基板に配置された第１接続配線及び第２接続配線と、
前記第１信号配線及び前記第１接続配線と、前記第２信号配線及び前記第２接続配線と、をそれぞれ電気的に接続する導電性接着剤と、を備え、
前記ベース基板は、前記第１信号配線及び前記第２信号配線と重なる第１端面を有し、
前記絶縁基板は、前記第１接続配線及び前記第２接続配線と重なる第２端面を有し、
前記第１端面と重なる位置における前記第１接続配線及び前記第２接続配線の間の第１距離は、前記第２端面と重なる位置における前記第１接続配線及び前記第２接続配線の間の第２距離より大きい、表示装置。
【請求項７】
前記第１接続配線及び前記第２接続配線は、前記第１端面と重なる位置において前記導電性接着剤によって覆われている、請求項６に記載の表示装置。
【請求項８】
前記第１端面は、平面視において、波形状である、請求項６又は７に記載の表示装置。
【請求項９】
前記第１接続配線及び前記第２接続配線の中心間のピッチは、前記第１端面の波形のピッチと同等である、請求項８に記載の表示装置。
【請求項１０】
前記第１接続配線及び前記第２接続配線の中心間のピッチは、２０〜４０μｍである、請求項９に記載の表示装置。
【請求項１１】
前記第１距離は、１８〜２６μｍであり、前記第２距離は、１５〜２０μｍである、請求項６乃至１０の何れか１項に記載の表示装置。
【請求項１２】
前記第１端面は、前記第１接続配線及び前記第２接続配線と重なる位置に凹部と、前記第１接続配線及び前記第２接続配線の間に凸部と、を有する波形状である、請求項６乃至１１の何れか１項に記載の表示装置。
【請求項１３】
絶縁基板と、
前記絶縁基板に配置された第１信号配線と、
ベース基板と、
前記ベース基板に配置された第１接続配線と、
前記第１信号配線及び前記第１接続配線を電気的に接続する導電性接着剤と、を備え、
前記ベース基板は、前記第１信号配線と重なる第１端面を有し、
前記第１端面は、平面視において、波形状である、表示装置。
【請求項１４】
前記第１端面は、ピッチが２０〜４０μｍの波形状である、請求項１３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
従来、ポリイミド等で形成された可撓性のベース基材を用いたフレキシブルな配線基板が、表示素子や検出素子が配置される素子基板と、表示素子や検出素子を駆動するための駆動ＩＣチップや駆動ＩＣチップを制御するためのＣＰＵ等が配置された制御基板と、の接続に用いられている。表示装置や検出装置における駆動ＩＣチップの配置方法としては、駆動ＩＣチップを表示素子や検出素子が配置される素子基板上に配置するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式の他に、駆動ＩＣチップを配線基板上に配置するＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）方式がある。ＣＯＦ方式は、ＣＯＧ方式と比較して、駆動ＩＣチップを利用して配線基板上の配線数を減縮することができないため、配線基板上の接続配線数が増大する。  
特に、近年は、高精細画素を有する表示装置や高精細の検出素子が配置された指紋検出装置などにおいては、表示素子や検出素子の数の増大に伴い、素子基板上や配線基板上の配線数が増加している。そのため、配線基板の接続配線の間隔が狭くなり、製造工程等において接続配線同士が接続してしまう恐れがあった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１０４６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、信頼性の向上が可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態によれば、絶縁基板と、前記絶縁基板に配置された第１信号配線と、ベース基板と、前記ベース基板に配置された第１接続配線と、前記第１信号配線及び前記第１接続配線を電気的に接続する導電性接着剤と、を備え、前記ベース基板は、前記第１信号配線と重なる第１端面を有し、前記絶縁基板は、前記第１接続配線と重なる第２端面を有し、前記第１接続配線は、前記第１端面と重なる位置に第１幅を有し、前記第２端面と重なる位置に第２幅を有し、前記第１幅は、前記第２幅より小さい、表示装置が提供される。
【０００６】
本実施形態によれば、絶縁基板と、前記絶縁基板に配置された第１信号配線及び第２信号配線と、ベース基板と、前記ベース基板に配置された第１接続配線及び第２接続配線と、前記第１信号配線及び前記第１接続配線と、前記第２信号配線及び前記第２接続配線と、をそれぞれ電気的に接続する導電性接着剤と、を備え、前記ベース基板は、前記第１信号配線及び前記第２信号配線と重なる第１端面を有し、前記絶縁基板は、前記第１接続配線及び前記第２接続配線と重なる第２端面を有し、前記第１端面と重なる位置における前記第１接続配線及び前記第２接続配線の間の第１距離は、前記第２端面と重なる位置における前記第１接続配線及び前記第２接続配線の間の第２距離より大きい、表示装置が提供される。
【０００７】
本実施形態によれば、絶縁基板と、前記絶縁基板に配置された第１信号配線と、ベース基板と、前記ベース基板に配置された第１接続配線と、前記第１信号配線及び前記第１接続配線を電気的に接続する導電性接着剤と、を備え、前記ベース基板は、前記第１信号配線と重なる第１端面を有し、前記第１端面は、平面視において、波形状である、表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態の表示装置の構成を示す図である。
【図２】図２は、図１に示した表示装置の線Ａ−Ｂに沿った断面図である。
【図３】図３は、図２に示した表示装置の線Ｃ及び線Ｄの間の平面図である。
【図４】図４は、図２に示した表示装置の線Ｃ及び線Ｄの間の平面図である。
【図５】図５は、配線基板を形成する工程を示している。
【図６】図６は、表示パネルの基本構成及び等価回路を示す図である。
【図７】図７は、図１に示した表示パネルの一部の断面図である。
【図８】図８は、図１に示した表示パネルの一部の他の例を示す断面図である。
【図９】図９は、本実施形態に係る配線基板の変形例を示す平面図である。
【図１０】図１０は、本実施形態に係る配線基板の他の変形例を示す平面図である。
【図１１】図１１は、本実施形態に係る配線基板の他の変形例を示す平面図である。
【図１２】図１２は、検出装置の構成を示す図である。
【図１３】図１３は、図１２に示した検出装置の線Ｅ−Ｆに沿った断面図である。
【図１４】図１４は、図１２に示した検出装置のセンサを示す平面図である。
【図１５】図１５は、図１４に示した検出装置の線Ｇ−Ｈにおける断面図である。
【図１６】図１６は、図１２に示した検出装置のセンサの他の例を示す平面図である。
【図１７】図１７は、図１４に示した検出装置の線Ｉ−Ｊにおける断面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【００１０】
図１は、本実施形態の表示装置ＤＳＰの構成を示す図である。  
なお、図示された第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。
【００１１】
以下の説明において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離間していてもよい。また、第３方向Ｚを示す矢印の先端側から第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面をみることを平面視という。
【００１２】
表示装置ＤＳＰは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を備えた表示パネルＰＮＬと、配線基板ＳＵＢ３と、を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第３方向Ｚに対向している。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。
【００１３】
配線基板ＳＵＢ３は、表示パネルＰＮＬと電気的に接続されている。第１基板ＳＵＢ１は、第２基板ＳＵＢ２と重なる領域よりも外側に実装部ＭＴを有しており、配線基板ＳＵＢ３は、実装部ＭＴに実装されている。また、図示した例では、配線基板ＳＵＢ３の第１方向Ｘに沿った幅は、表示パネルＰＮＬの第１方向Ｘに沿った幅より小さい。
【００１４】
また、配線基板ＳＵＢ３は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていればよい。例えば、本実施形態の配線基板ＳＵＢ３は、その全体がフレキシブル部として構成されたフレキシブル基板であってもよいし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であってもよい。
【００１５】
図２は、図１に示した表示装置ＤＳＰの線Ａ−Ｂに沿った断面図である。  
表示装置ＤＳＰは、表示パネルＰＮＬ、配線基板ＳＵＢ３に加えて、駆動ＩＣチップ３、導電性接着剤７１及び７２を備えている。なお、図２においては、本実施形態の主要な構成のみを図示し、詳細な構成の図示を省略する。
【００１６】
第１基板ＳＵＢ１は、少なくとも第１絶縁基板１０、絶縁膜１１、信号配線６を備えている。第１絶縁基板１０は、例えば、ガラス基板や樹脂基板などである。絶縁膜１１は、第１絶縁基板１０の上に配置されている。信号配線６は、絶縁膜１１を介して第１絶縁基板１０の上に配置されている。第２基板ＳＵＢ２は、少なくとも第２絶縁基板２０を備えている。第２絶縁基板２０は、例えば、ガラス基板や樹脂基板などである。なお、表示パネルＰＮＬは、第１絶縁基板１０及び第２絶縁基板２０の間に表示機能層として、液晶層や発光素子等を備えている。
【００１７】
配線基板ＳＵＢ３は、ベース基板３０、接続配線ＣＬ、絶縁膜８を備えている。接続配線ＣＬは、ベース基板３０に配置されている。接続配線ＣＬは、例えば、銅箔で形成される。また、接続配線ＣＬは、酸化しにくい物質でメッキされていてもよく、例えば、金でメッキされていてもよい。絶縁膜８は、接続配線ＣＬを覆っている。配線基板ＳＵＢ３は、第１絶縁基板１０の下に位置するように折れ曲がっている。
【００１８】
導電性接着剤７１は、信号配線６及び接続配線ＣＬに接している。信号配線６は、導電性接着剤７１によって接続配線ＣＬと電気的に接続されている。すなわち、表示パネルＰＮＬ及び配線基板ＳＵＢ３は、導電性接着剤７１を介して互いに電気的に接続されると共に接着されている。導電性接着剤７１は、接着剤中に分散された導電粒子を含んでいる。そのため、表示パネルＰＮＬ及び配線基板ＳＵＢ３の間に導電性接着剤７１を介在させた状態で、表示パネルＰＮＬ及び配線基板ＳＵＢ３を第３方向Ｚに上下から加圧し、加熱することによって、両者が電気的及び物理的に接続される。
【００１９】
駆動ＩＣチップ３は、配線基板ＳＵＢ３に配置されている。すなわち、駆動ＩＣチップ３は、導電性接着剤７２によって、ベース基板３０に接着され接続配線ＣＬと電気的に接続されている。
【００２０】
ベース基板３０は、端面（第１端面）ＥＧ１を有している。端面ＥＧ１は、信号配線６と第３方向Ｚで重なっている。第１絶縁基板１０は、端面（第２端面）ＥＧ２を有している。端面ＥＧ２は、接続配線ＣＬと第３方向Ｚで重なっている。接続配線ＣＬは、端面ＥＧ１と第３方向Ｚで重なる位置において、端面ＴＥを有している。端面ＴＥは、導電性接着剤７１によって覆われている。
【００２１】
図３は、図２に示した表示装置ＤＳＰの線Ｃ及び線Ｄの間の平面図である。  
複数の接続配線ＣＬは、ベース基板３０上に配置され、第１方向Ｘに沿って間隔をおいて並列し、それぞれ第２方向Ｙに沿って延出している。ここでは、第１接続配線ＣＬ１に着目して、本実施形態の接続配線ＣＬの構成について説明する。第１接続配線ＣＬ１は、第２方向Ｙに沿って延出しており、第２方向Ｙにおける一方の端面ＴＥを含む第１領域ＡＲ１と、第１領域ＡＲ１と隣接する第２領域ＡＲ２を有する。第１接続配線ＣＬ１は、第１領域ＡＲ１における第１方向Ｘの第１幅Ｗ１と、第２領域ＡＲ２における第１方向Ｘの第２幅Ｗ２を有する。本実施例において、第１領域ＡＲ１に含まれるベース基板３０の端面ＥＧ１と重なる位置に第１幅Ｗ１を有し、第２領域ＡＲ２に含まれる第１絶縁基板１０の端面ＥＧ２と重なる位置に第２幅Ｗ２を有している。本実施形態においては、第１幅Ｗ１は、第２幅Ｗ２より小さい。例えば、第１領域ＡＲ１の第２方向Ｙにおける第３幅Ｗ３は、ベース基板３０の端面ＥＧ１から２０μｍ〜８０μｍの領域である。また、第２領域ＡＲ２の第２方向Ｙにおける第４幅Ｗ４は、第１絶縁基板１０の端面ＥＧ２から５００μｍ〜７００μｍの領域である。言い換えると、第１領域ＡＲ１と第２領域ＡＲ２は、第１接続配線ＣＬ１のベース基板３０の端面ＥＧ１と第１絶縁基板１０と重なる領域に対応し、第１領域ＡＲ１と第２領域ＡＲ２の比率Ｗ３／Ｗ４は、０．０４〜０．１１に対応する。また、第１幅Ｗ１は、４〜１２μｍであり、第２幅Ｗ２は、１０〜１５μｍである。言い換えると、第１幅Ｗ１と第２幅の比率Ｗ１／Ｗ２は、０．４〜０．８である。
【００２２】
複数の信号配線６は、第１絶縁基板１０上に配置され、第１方向Ｘに沿って間隔をおいて並列し、それぞれ第２方向Ｙに沿って延出している。複数の信号配線６は、端部ＥＧ１及びＥＧ２の間において、それぞれ接続配線ＣＬと平面視で重なっている。例えば、第１信号配線６１は、第１接続配線ＣＬ１と平面視で重なっている。また、第１信号配線６１は、導電性接着剤７１によって、第１接続配線ＣＬ１と電気的に接続されている。なお、第１信号配線６１は、端部ＥＧ１及びＥＧ２の間において、第５幅Ｗ５を有している。図示した例では、第５幅Ｗ５は、第２幅Ｗ２より大きい。
【００２３】
導電性接着剤７１は、図２に示したように、それぞれの接続配線ＣＬの端面ＴＥを覆っている。そのため、導電性接着剤７１は、ベース基板３０と重なる領域の外側まで配置されている。すなわち、導電性接着剤７１は、端部ＥＧ１に沿って、ベース基板３０から露出している。
【００２４】
図４は、図２に示した表示装置ＤＳＰの線Ｃ及び線Ｄの間の平面図である。  
第２接続配線ＣＬ２は、第１接続配線ＣＬ１の第１方向Ｘに並列している。また、第２信号配線６２は、第１信号配線６１の第１方向Ｘに並列している。第２信号配線６２は、第２接続配線ＣＬ２と平面視で重なっている。また、第２信号配線６２は、導電性接着剤７１によって、第２接続配線ＣＬ２と電気的に接続されている。第１接続配線ＣＬ１の端面ＴＥ１及び第２接続配線ＣＬ２の端面ＴＥ２は、それぞれ導電性接着剤７１によって覆われている。
【００２５】
第１領域ＡＲ１に含まれる端面ＥＧ１と重なる位置において、第２接続配線ＣＬ２は、第１接続配線ＣＬ１から第１距離Ｄ１だけ離間している。第２領域ＡＲ２に含まれる端面ＥＧ２と重なる位置において、第２接続配線ＣＬ２は、第１接続配線ＣＬ１から第２距離Ｄ２だけ離間している。本実施形態においては、第１距離Ｄ１は、第２距離Ｄ２より大きい。例えば、第１距離Ｄ１は、１８〜２６μｍであり、第２距離Ｄ２は、１５〜２０μｍである。言い換えると、第１距離Ｄ１と第２距離Ｄ２の比率はＤ１／Ｄ２は、１．２〜１．３である。また、第１距離Ｄ１と第１幅Ｗ１の比率Ｗ１／Ｄ１は、１．５〜６．５程度であり、第２距離Ｄ２と第２幅Ｗ２の比率Ｗ２／Ｄ１は、１〜２程度である。
【００２６】
第１接続配線ＣＬ１及び第２接続配線ＣＬ２は、ピッチＰＴ１で並列している。ここで、ピッチＰＴ１は、第１接続配線ＣＬ１の第１方向Ｘの中心と、第２接続配線ＣＬ２の第１方向Ｘの中心との間の距離に相当する。例えば、本実施形態と比較して駆動ＩＣチップが第１基板ＳＵＢ１に実装されている場合、接続配線ＣＬの本数は約３００本でありピッチＰＴ１は約１２０μｍである。一方、本実施形態のように駆動ＩＣチップが配線基板に実装されている場合、接続配線ＣＬの本数は約１０００〜２０００本でありピッチＰＴ１は約３０μｍである。つまり、本実施形態は、駆動ＩＣチップが第１基板ＳＵＢ１に実装される場合と比較して、接続配線ＣＬの本数が増加しピッチＰＴ１が小さくなる。
【００２７】
図５は、配線基板ＳＵＢ３を形成する工程を示している。  
配線基板ＳＵＢ３を形成するためのマザー基板１００がリールに巻かれている。複数の配線基板ＳＵＢ３は、１つのマザー基板１００から抜型によって切り出されることで形成される。マザー基板１００は、図２に示したような、ベース基板３０、接続配線ＣＬ、絶縁膜８を備えている。配線基板ＳＵＢ３の電気的導通を検査するための検査パッドＴＰＤは、配線基板ＳＵＢ３の外側に配置されている。複数の接続配線ＣＬは、配線基板ＳＵＢ３の外側まで引き出され、検査パッドＴＰＤに接続されている。そのため、カットラインＬ上に接続配線ＣＬの端面ＴＥが位置している。なお、配線基板ＳＵＢ３は、例えば、２層の電極層を備える場合があるが、カットラインＬ上に位置する接続配線ＣＬの端面ＴＥは１層である。
【００２８】
上記のように、接続配線ＣＬがカットラインＬ上に位置するため、端部ＥＧ１と重なる位置において接続配線ＣＬのバリが発生し、隣り合う接続配線ＣＬがショートする恐れがある。また、カットラインＬにおいて切りだされることで、接続配線ＣＬの端面ＴＥがメッキされないため、銅箔が露出してしまう。
【００２９】
本実施形態によれば、接続配線ＣＬは、端面ＥＧ１と重なる位置における第１幅Ｗ１が、端面ＥＧ２と重なる位置における第２幅Ｗ２より小さい。また、端面ＥＧ１における接続配線間の第１距離Ｄ１が、端面ＥＧ２における接続配線間の第２距離Ｄ２より大きい。すなわち、端部ＥＧ１におけるそれぞれの接続配線ＣＬの幅を小さくすることによって隣り合う接続配線間の距離を大きくすることができる。そのため、端部ＥＧ１と重なる位置でバリが生じた場合にも、接続配線間のショートの発生を抑制することができる。  
また、本実施形態によれば、導電性接着剤７１は、接続配線ＣＬの端面ＴＥを覆っている。そのため、端面ＴＥにおいて銅箔が露出したとしても、端面ＴＥから接続配線ＣＬが腐食するのを抑制することができる。  
よって、信頼性の向上が可能な表示装置を提供することができる。
【００３０】
次に、表示パネルＰＮＬの具体例として、液晶パネルについて説明する。  
図６は、表示パネルＰＮＬの基本構成及び等価回路を示す図である。表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸ（表示素子）を備えている。ここで、画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線との交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。本実施形態において、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に配置されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、又は、共通電極駆動回路ＣＤの少なくとも一つは、駆動ＩＣチップ内に内蔵されていてもよい。
【００３１】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。
【００３２】
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。
また、走査線駆動回路ＧＤは、駆動する画素ＰＸを選択する走査信号を走査線Ｇに供給し、信号線駆動回路ＳＤは、信号線Ｓおよびスイッチング素子ＳＷを介して走査信号によって選択された画素ＰＸに画素信号を供給し、共通電極駆動回路ＣＤは、画素ＰＸを駆動するための駆動信号を共通電極ＣＥに供給する。
本実施形態において、走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、共通電極駆動回路ＣＤを含む周辺回路は、信号配線６と接続配線ＣＬを介して、配線基板ＳＵＢ３上の駆動ＩＣチップと接続されている。駆動ＩＣチップからは、表示素子、または、周辺回路を駆動するための制御信号が供給される。制御信号には、例えば、走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、共通電極駆動回路ＣＤのタイミングを制御するためのタイミングコントロール信号や走査信号、画素信号、又は、駆動信号等が含まれる。  
なお、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、又は、共通電極駆動回路ＣＤの少なくとも一つは、駆動ＩＣチップ内に内蔵されていてもよい。この場合は、内蔵された周辺回路の接続対象が信号配線６および接続配線ＣＬを介して駆動ＩＣチップと接続される。例えば、共通電極駆動回路ＣＤが内蔵された場合、共通電極ＣＥと駆動ＩＣが信号配線６および接続配線ＣＬを介して接続される。
【００３３】
図７は、図１に示した表示パネルＰＮＬの一部の断面図である。  
ここでは、説明に必要な主要部のみを図示している。なお、図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有しているが、特に制限される訳ではなく、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。
【００３４】
第１基板ＳＵＢ１は、第１絶縁基板１０、スイッチング素子ＳＷ、共通電極ＣＥ、金属配線１７、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。  
第１絶縁膜１１は、第１絶縁基板１０の主面１０ａに配置されている。スイッチング素子ＳＷは、第１絶縁膜１１の上に配置されている。スイッチング素子ＳＷは、半導体層ＳＣ、信号線Ｓと電気的に接続されたソース電極ＷＳ、走査線Ｇと電気的に接続されたゲート電極ＷＧ、ドレイン電極ＷＤなどを備えている。半導体層ＳＣは、第１絶縁膜１１の上に配置されている。半導体層ＳＣは、例えば、ポリシリコンである。第２絶縁膜１２は、半導体層ＳＣを覆っている。ゲート電極ＷＧは、第２絶縁膜１２の上に配置されている。第３絶縁膜１３は、ゲート電極ＷＧを覆っている。ソース電極ＷＳ及びドレイン電極ＷＤは、第３絶縁膜１３の上に配置され、第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールを介して半導体層ＳＣと電気的に接続されている。第４絶縁膜１４は、スイッチング素子ＳＷを覆っている。  
【００３５】
共通電極ＣＥは、第４絶縁膜１４及び第５絶縁膜１５の間に位置している。画素電極ＰＥは、第５絶縁膜１５と第１配向膜ＡＬ１との間に位置している。画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。画素電極ＰＥは、第４絶縁膜１４及び第５絶縁膜１５に形成されたコンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。なお、共通電極ＣＥの抵抗を下げるために共通電極ＣＥと接する金属配線１７を配置してもよい。
【００３６】
図７に示すように、第１絶縁基板１０と第４絶縁膜１４との間に、第３絶縁膜１３を介して走査線Ｇおよび信号線Ｓを形成する導電層が位置している。なお、これらの導電層は、例えば、Ｃｕ、Ａｌ、Ｍｏ等の金属材料で形成される。これらの導電層のいずれかが信号配線６に対応する。また、これらの導電層は、非表示領域ＮＤＡにおいて一部が露出した状態で形成される端子部を有し、これらの端子部が導電性接着剤７１を介して配線基板ＳＵＢ３上の接続配線ＣＬと接続される。言い換えると、非表示領域ＮＤＡにおいて、導電層の上を覆う絶縁膜は、一部に開口部を有し、当該端子部は開口部に対応する位置に配置される。なお、端子部は、画素電極ＰＥ及び共通電極ＣＥを形成するＩＴＯやＩＺＯ等の透明な導電材料で覆われていてもよい。
【００３７】
また、画素電極ＰＥが第４絶縁膜１４及び第５絶縁膜１５の間に位置し、共通電極ＣＥが第５絶縁膜１５と第１配向膜ＡＬ１との間に位置していてもよい。このような場合、画素電極ＰＥは画素ごとにスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が第１方向Ｘに並んで配置されていても良い。例えば、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され互いに噛み合うように配置されていても良い。このような配置の場合、例えば、図示した第５絶縁膜１５を省略し画素電極ＰＥ及び共通電極ＣＥの双方が第４絶縁膜１４と第１配向膜ＡＬ１との間に位置していてもよい。
【００３８】
第２基板ＳＵＢ２は、第２絶縁基板２０、カラーフィルタ層２１、オーバーコート層２２、第２配向膜ＡＬ２、遮光層ＢＭなどを備えている。カラーフィルタ層２１及び遮光層ＢＭは、第２絶縁基板２０の主面２０ａに配置されている。オーバーコート層２２は、カラーフィルタ層２１及び遮光層ＢＭを覆っている。第２配向膜ＡＬ２は、オーバーコート層２２を覆っている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置している。
【００３９】
第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０の主面１０ｂに配置されている。すなわち、第１光学素子ＯＤ１は、第１絶縁基板１０と照明装置４０との間に位置している。第２偏光板ＰＬ２等を含む第２光学素子ＯＤ２は、第２絶縁基板２０の主面２０ｂ上に位置している。
【００４０】
なお、表示装置ＤＳＰが液晶表示装置である場合、表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えているが、これに限定されるものではない。例えば、表示パネルＰＮＬは、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えていてもよいし、透過表示機能及び反射表示機能を備えていてもよい。
【００４１】
次に、表示パネルＰＮＬの他の具体例として、有機エレクトロルミネッセンス（ＥＬ）パネルについて説明する。  
図８は、図１に示した表示パネルＰＮＬの一部の他の例を示す断面図である。ここでは、説明に必要な主要部のみを図示している。  
表示パネルＰＮＬは、第１絶縁基板１０、スイッチング素子ＳＷ、反射層４、有機ＥＬ素子ＯＬＥＤ、封止層４１、接着材ＧＬ、第２絶縁基板２０等を備えている。第１絶縁基板１０は、第１絶縁膜１１によって覆われている。スイッチング素子ＳＷは、第１絶縁膜１１の上に形成されている。スイッチング素子ＳＷは、第１絶縁膜１１の上に形成された半導体層ＳＣを備えている。半導体層ＳＣは、第２絶縁膜１２によって覆われている。スイッチング素子ＳＷのゲート電極ＷＧは、第２絶縁膜１２の上に形成されている。ゲート電極ＷＧは、第３絶縁膜１３によって覆われている。
【００４２】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第３絶縁膜１３の上に形成されている。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールを通して半導体層ＳＣと電気的に接続されている。スイッチング素子ＳＷは、第４絶縁膜１４によって覆われている。反射層４は、第４絶縁膜１４の上に形成されている。反射層４は、アルミニウムや銀等の光反射率が高い金属材料で形成される。なお、反射層４の上面は、平坦面であっても良いし、光散乱性を付与するための凹凸面であっても良い。
【００４３】
有機ＥＬ素子ＯＬＥＤは、第４絶縁膜１４の上に形成されている。図示した例では、有機ＥＬ素子ＯＬＥＤはスイッチング素子ＳＷと電気的に接続されている。有機ＥＬ素子ＯＬＥＤは、第２絶縁基板２０の側に向かって光を放射するトップエミッションタイプとして構成されている。図示した例では、有機ＥＬ素子ＯＬＥＤは、第５絶縁膜１５によって区画されている。
【００４４】
有機ＥＬ素子ＯＬＥＤは、反射層４の上に形成された画素電極ＰＥを備えている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。
例えば、有機ＥＬ素子ＯＬＥＤは青色、赤色、緑色の何れかに発光する有機発光層ＯＲＧを備えている。有機発光層ＯＲＧは、画素電極ＰＥの上に位置している。また、有機ＥＬ素子ＯＬＥＤは、共通電極ＣＥを備えている。共通電極ＣＥは、有機発光層ＯＲＧの上に位置している。共通電極ＣＥは、第５絶縁膜１５の上にも位置している。画素電極ＰＥ及び共通電極ＣＥのうち、一方が陽極であり、他方が陰極である。画素電極ＰＥ及び共通電極ＣＥは、例えば、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されている。
【００４５】
封止層４１は、有機ＥＬ素子ＯＬＥＤの上を覆っている。封止層４１は、第１絶縁基板１０との間に配置された部材を封止している。封止層４１は、有機ＥＬ素子ＯＬＥＤへの酸素や水分の侵入を抑制し、有機ＥＬ素子ＯＬＥＤの劣化を抑制する。なお、封止層４１は、無機膜と有機膜の積層体から構成されていても良い。
第２絶縁基板２０は、封止層４１の上に位置し、接着材ＧＬを用いて封止層４１に接着されている。第２絶縁基板２０は、光学フィルムに相当し、例えば、偏光板等を含んでいる。
なお、図７と同様に、第１絶縁基板１０上に走査線Ｇおよび信号線Ｓを形成する導電層が位置している。これらの導電層のいずれかが信号配線６に対応する。
【００４６】
次に、配線基板ＳＵＢ３の形状のバリエーションについて述べる。  
図９は、本実施形態に係る配線基板ＳＵＢ３の変形例を示す平面図である。図９に示す配線基板ＳＵＢ３は、図３に示した配線基板ＳＵＢ３と比較して、端部ＥＧ１が平面視において波形状である点で相違している。
【００４７】
端面ＥＧ１は、第１接続配線ＣＬ１及び第２接続配線ＣＬ２と重なる位置に第１凹部ＣＣ１及び第２凹部ＣＣ２と、第１接続配線ＣＬ１及び第２接続配線の間に凸部ＣＶと、を有する波形状である。ここで、端面ＥＧ１の波形のピッチをピッチＰＴ２とする。例えば、ピッチＰＴ２は、第１凹部ＣＣ１の中心と、第１凹部ＣＣ１に隣接する第２凹部ＣＣ２の中心間の距離に対応する。図示した例では、ピッチＰＴ１及びＰＴ２は同等である。また、本実施形態においては、ピッチＰＴ１及びＰＴ２は、例えば、２０〜４０μｍである。
【００４８】
図４に図示したように、端面ＥＧ１が直線上である場合、第１接続配線ＣＬ１及び第２接続配線ＣＬ２間の端面ＥＧ１に沿った第３距離Ｄ３は、第１接続配線ＣＬ１及び第２接続配線ＣＬ２の第２方向の第１距離Ｄ１と同一であるのに対して、図９に図示したように、端面ＥＧ１を波形状とすることで、第１接続配線ＣＬ１及び第２接続配線ＣＬ２の間の端面ＥＧ１に沿った第３距離Ｄ３を、第１距離Ｄ１より大きくすることができる。そのため、端面ＥＧ１に沿って接続配線ＣＬのバリが生じたとしても、第１接続配線ＣＬ１及び第２接続配線ＣＬ２がショートするのを抑制することができる。他の隣り合う接続配線ＣＬについても同様である。  
なお、図９に示した例では、ピッチＰＴ１及びＰＴ２は同等であるが、ピッチＰＴ１及びＰＴ２は異なっていても良い。その場合にも、それぞれの接続配線ＣＬの間の第３距離Ｄ３を増加させることができる。  
このような変形例においても上記したのと同様の効果を得ることができる。
【００４９】
図１０は、本実施形態に係る配線基板ＳＵＢ３の他の変形例を示す平面図である。図１０に示す配線基板ＳＵＢ３は、図９に示した配線基板ＳＵＢ３と比較して、端部ＥＧ１が矩形波状である点で相違している。  
端部ＥＧ１が矩形波である場合にも、図９に示したのと同様に、例えば、ピッチＰＴ１及びＰＴ２は同等であってもよいし、異なっていても良い。  
図９、図１０において、端面ＥＧ１が一定のピッチＰＴ２を有する波形状である場合を示したが、端面ＥＧ１の形状はこれに限られない。端面ＥＧ１における第１接続配線ＣＬ１及び第２接続配線ＣＬ２の間の端面ＥＧ１に沿った第３距離Ｄ３が、第１方向における第１接続配線ＣＬ１及び第２接続配線ＣＬ２の間の直線距離である第１距離Ｄ１より大きければ、どのような形状であってもよい。
このような変形例においても上記したのと同様の効果を得ることができる。
【００５０】
図１１は、本実施形態に係る配線基板ＳＵＢ３の他の変形例を示す平面図である。図１１に示す配線基板ＳＵＢ３は、図９に示した配線基板ＳＵＢ３と比較して、端部ＥＧ１のピッチＰＴ２が、接続配線ＣＬ間のピッチＰＴ１と異なる点で相違している。  
ピッチＰＴ１及びＰＴ２が異なる場合にも、図１０に示したのと同様に、例えば、端部ＥＧ１は、矩形波状であってもよいし、異なる形状であってもよい。また、本変形例において、端部ＥＧ１のピッチＰＴ２は、接続配線ＣＬ間のピッチＰＴ１の２倍としているが、これに限らない。端部ＥＧ１のピッチＰＴ２は、接続配線ＣＬ間のピッチＰＴ１の３倍以上のピッチであってもよいし、距離の異なる複数のピッチを有してもよい。  
このような変形例においても上記したのと同様の効果を得ることができる。
【００５１】
上記実施形態においては、第１基板ＳＵＢ１に表示素子（画素ＰＸ）が配置される表示装置ＤＳＰを例として説明したが、第１基板ＳＵＢ１に配置される素子はこれに限られない。例えば、第１基板上に検出素子が配置される検出装置ＤＥＴであってもよい。  
以下に検出装置ＤＥＴの場合を例示する。
【００５２】
図１２は、検出装置ＤＥＴの構成を示す図である。  
検出装置ＤＥＴは、検出素子（センサＳＥ）が配置される検出領域ＤＴＡと、検出領域ＤＴＡ外の非検出領域ＮＤＴＡと、を有している。信号配線６は、検出素子と接続され非検出領域ＮＤＴＡに引き出されている。配線基板ＳＵＢ３は、実装部ＭＴにおいて第１基板ＳＵＢ１と接続されている。複数の接続配線ＣＬは、上記実施形態と同様にそれぞれ信号配線６に接続されている。
【００５３】
図１３は、図１２に示した検出装置の線Ｅ−Ｆに沿った断面図である。図１３は、図２に示した例と比較して、第２基板ＳＵＢ２が配置されずに、オーバーコート層ＯＣが第１基板ＳＵＢ１の上に配置されている点で異なっている。
オーバーコート層ＯＣは、信号配線６を覆っている。なお、線Ｃ及び線Ｄの間の平面図は、図３、４、９、１０、１１に示したのと同等である。
【００５４】
図１４は、図１２に示した検出装置ＤＥＴのセンサＳＥを示す平面図である。
駆動電極Ｔｘは、検出領域ＤＴＡにおいて、第２方向Ｙに沿って延びるとともに、第１方向Ｘに沿って一定のピッチで並んでいる。駆動電極Ｔｘは、例えば、矩形形状である。検出電極Ｒｘは、検出領域ＤＴＡにおいて、第１方向Ｘに沿って延びるとともに、第２方向Ｙに沿って一定のピッチで並んでいる。なお、図示した例に限らず、駆動電極Ｔｘが第１方向Ｘに沿って延び、第２方向Ｙに沿って一定のピッチで並び、検出電極Ｒｘが第２方向Ｙに沿って延び、第１方向Ｘに沿って一定のピッチで並んでいても良い。各検出電極Ｒｘは、複数の検出線Ｌ１と、これら検出線Ｌ１を接続する接続線Ｌ２と、を備えている。接続線Ｌ２により接続された各検出線Ｌ１は、波形（具体的には三角波形）に繰り返し屈曲して第１方向Ｘに沿って延びるとともに、第２方向Ｙに沿って一定のピッチで並んでいる。なお、検出電極Ｒｘの構造は図１４に示す例に限らず、例えば、金属線がメッシュ状に交差した構造などを備えていても良い。検出電極Ｒｘ及び駆動電極Ｔｘは、ＩＴＯなどの透明な導電材料によって第１絶縁基板１０上に成膜されている。検出電極Ｒｘ及び駆動電極Ｔｘは、金属によって形成されていても良い。
【００５５】
図１４の例において、図中の上から奇数番目の検出電極Ｒｘは検出領域ＤＴＡの左側に接続線Ｌ２を有し、これら接続線Ｌ２と配線基板ＳＵＢ３とを接続するリード線Ｌ３は非検出領域ＮＤＴＡにおいて検出領域ＤＴＡの左側に沿って延びている。一方、図中の上から偶数番目の検出電極Ｒｘは検出領域ＤＴＡの右側に接続線Ｌ２を有し、これら接続線Ｌ２と配線基板ＳＵＢ３とを接続するリード線Ｌ３は非検出領域ＮＤＴＡにおいて検出領域ＤＴＡの右側に沿って延びている。なお、リード線Ｌ３及び信号配線６は同一の部材であっても良い。もしくは、リード線Ｌ３及び信号配線６は、別々に形成されていても良く、その場合、リード線Ｌ３及び信号配線６は、互いに電気的に接続されている。
【００５６】
図１５は、図１４に示した検出装置ＤＥＴの線Ｇ−Ｈにおける断面図である。  
検出装置ＤＥＴは、第１絶縁基板１０、駆動電極Ｔｘ、絶縁膜３０１、検出電極Ｒｘ、オーバーコート層ＯＣを備えている。駆動電極Ｔｘは、第１絶縁基板１０の上に配置されている。絶縁膜３０１は、駆動電極Ｔｘを覆っている。検出電極Ｒｘは、絶縁膜３０１の上に配置されている。オーバーコート層ＯＣは、検出電極Ｒｘを覆っている。
【００５７】
図１６は、図１２に示した検出装置ＤＥＴのセンサＳＥの他の例を示す平面図である。
センサＳＥは、複数の検出電極Ｒｘと、これら検出電極Ｒｘに検出信号を供給する複数の駆動電極Ｔｘとを含んでいる。複数の検出電極Ｒｘは、検出領域ＤＴＡにおいて、第１方向Ｘ及び第２方向Ｙに沿って並んでいる。複数の駆動電極Ｔｘは、検出領域ＤＴＡにおいて、検出電極Ｒｘと隙間を空けて第１方向Ｘ及び第２方向Ｙに沿って並んでいる。検出電極Ｒｘ及び駆動電極Ｔｘは、対角線が第１方向Ｘ及び第２方向Ｙに沿う菱形の形状を有している。検出電極Ｒｘ及び駆動電極Ｔｘは、ＩＴＯなどの透明な導電材料によって第１絶縁基板１０上に成膜されている。なお、検出電極Ｒｘ及び駆動電極Ｔｘは、金属によって形成されていても良い。第１方向Ｘに隣り合う検出電極Ｒｘは、第１接続線Ｌａによって電気的に接続されている。第２方向Ｙに隣り合う駆動電極Ｔｘは、第２接続線Ｌｂによって電気的に接続されている。
【００５８】
図１６の例において、検出領域ＤＴＡの左側で第２方向Ｙに並ぶ複数の検出電極Ｒｘのうち、図中の上から奇数番目の検出電極Ｒｘにはリード線Ｌ３が接続されている。これらのリード線Ｌ３は、検出領域ＤＴＡの左側の非検出領域ＮＤＴＡにおいて第２方向Ｙに沿って延び、信号配線６を介して、実装部ＭＴにおいて配線基板ＳＵＢ３に接続されている。また、検出領域ＤＴＡの右側で第２方向Ｙに並ぶ複数の検出電極Ｒｘのうち、図中の上から偶数番目の検出電極Ｒｘにはリード線Ｌ３が接続されている。これらのリード線Ｌ３は、検出領域ＤＴＡの右側の非検出領域ＮＤＴＡにおいて第２方向Ｙに沿って延び、実装部ＭＴにおいて、信号配線６を介して、配線基板ＳＵＢ３に接続されている。
【００５９】
本実施例において、リード線Ｌ３は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、或いはこれらの一方を含む合金などの金属材料によって形成されている。このようなリード線Ｌ３は、金属層ＭＬの一例である。リード線Ｌ３を金属材料によって形成することにより、リード線Ｌ３をＩＴＯなどの透明な導電材料によって形成する場合に比べて、リード線Ｌ３の抵抗を低く抑えることができる。したがって、センサＳＥの時定数を改善することができる。なお、リード線Ｌ３と信号配線６は同一材料で形成されてもよい。
【００６０】
一方、実装部ＭＴの近傍において、第１方向Ｘに沿って並ぶ複数の駆動電極Ｔｘには、リード線Ｌ３が接続されている。これらのリード線Ｌ３は、実装部ＭＴにおいて、信号配線６を介して、配線基板ＳＵＢ３に接続されている。駆動電極Ｔｘには、配線基板ＳＵＢ３からセンサ駆動信号が供給される。検出回路ＲＣは、センサ駆動信号の供給に同期して検出電極Ｒｘからセンサ出力信号を取得し、このセンサ出力信号に基づいて検出領域ＤＴＡに接触或いは接近した物体を検出する。検出回路ＲＣは、物体が接触或いは接近した位置を検出することも可能である。なお、検出回路ＲＣは、配線基板ＳＵＢ３に配置された駆動ＩＣチップ３に内蔵されている。
【００６１】
図１７は、図１４に示した検出装置ＤＥＴの線Ｉ−Ｊにおける断面図である。検出電極Ｒｘ及び第２接続線Ｌｂは、第１絶縁基板１０上に配置されている。第２接続線Ｌｂは、隣り合う検出電極Ｒｘの間において、これら検出電極Ｒｘと間隔を空けて配置されている。第２接続線Ｌｂは、絶縁膜３００によって覆われている。
【００６２】
第１接続線Ｌａは、絶縁膜３００の上に配置されるとともに、隣り合う検出電極Ｒｘに接している。このような第１接続線Ｌａは、ブリッジなどとも呼ばれる。第１接続線Ｌａ及び第２接続線Ｌｂは、例えば、ＩＴＯなどの透明な導電材料によって形成されている。オーバーコート層ＯＣは、検出電極Ｒｘ及び第１接続線Ｌａを覆っている。
【００６３】
図１２に示した信号配線６は、検出電極Ｒｘ又は駆動電極Ｔｘを形成する導電層と同一材料で形成されていても良い。もしくは、信号配線６は、検出電極Ｒｘ又は駆動電極Ｔｘを形成する材料とは異なる金属層であっても良い。例えば、非検出領域ＮＤＴＡにおいて、駆動電極Ｔｘにセンサ駆動信号を供給する検出駆動回路や検出電極Ｒｘから選択的にセンサ出力信号を出力するための選択回路等の周辺回路を第１絶縁基板１０上に形成してもよい。これらの周辺回路を形成する場合、スイッチング素子ＳＷを駆動電極Ｔｘと第１絶縁基板１０との間に絶縁層を介して配置してもよい。第１絶縁基板１０上にスイッチング素子ＳＷを配置する場合、表示装置ＤＳＰと同様に、信号配線６は、ゲート電極ＷＧ、ソース電極ＷＳ、又はドレイン電極ＷＤを形成する導電層で形成してもよい。
【００６４】
なお、図１４及び図１６においては、検出電極Ｒｘと駆動電極Ｔｘとを用いてセンシングする方式（相互容量検出方式などと呼ばれる）のセンサＳＥを開示した。しかしながら、センサＳＥは、例えば検出電極自体が有する容量を利用してセンシングする方式（セルフ容量検出方式などと呼ばれる）など、他種の方式のセンサであっても良い。セルフ容量検出方式では、検出電極Ｒｘあるいは駆動電極Ｔｘのいずれかを省略し、どちらか一方の電極でタッチ検出を行う構成としてもよい。また、検出装置ＤＥＴは、検出素子（センサＳＥ）として、光学式センサや超音波式センサを備えていても良い。
【００６５】
上記したような本実施形態の構成においては、配線基板ＳＵＢ３上の接続配線ＣＬの本数を増加させることができるため、特に、指紋検出装置のように高精細の検出能を必要とする検出装置に適用可能である。
【００６６】
以上説明したように、本実施形態によれば、信頼性の向上が可能な表示装置を得ることができる。
【００６７】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６８】
ＤＳＰ…表示装置、１０…第１絶縁基板、６…信号配線、
６１…第１信号配線、６２…第２信号配線、３０…ベース基板、
ＣＬ…接続配線、ＣＬ１…第１接続配線、ＣＬ２…第２接続配線、
７１、７２…導電性接着材、ＥＧ１、ＥＧ２…端面、
Ｗ１、Ｗ２…幅、３…駆動ＩＣチップ、ＰＴ１、ＰＴ２…ピッチ、
Ｄ１、Ｄ２…距離、ＣＣ…凹部、ＣＶ…凸部。
【図１】
2019035817.tif 000003
【図２】
2019035817.tif 000004
【図３】
2019035817.tif 000005
【図４】
2019035817.tif 000006
【図５】
2019035817.tif 000007
【図６】
2019035817.tif 000008
【図７】
2019035817.tif 000009
【図８】
2019035817.tif 000010
【図９】
2019035817.tif 000011
【図１０】
2019035817.tif 000012
【図１１】
2019035817.tif 000013
【図１２】
2019035817.tif 000014
【図１３】
2019035817.tif 000015
【図１４】
2019035817.tif 000016
【図１５】
2019035817.tif 000017
【図１６】
2019035817.tif 000018
【図１７】
2019035817.tif 000019