(57)【要約】【課題】  微細な分離構造を有する光電変換装置を提供する。【解決手段】  光電変換装置において、第１光電変換素子と第２光電変換素子の間に第１素子分離部と第２素子分離部を設ける。第１素子分離部は、少なくとも半導体層の第１面から、半導体層の第１面から第２面までの長さの４分の１の位置まで延在する。第２素子分離部は、少なくとも半導体層の第２面から、第１面から第２面までの長さの４分の１の位置まで延在する。【選択図】  図１
2019140251.tif 000002
【特許請求の範囲】
【請求項１】
第１光電変換素子と第２光電変換素子が配された半導体層を有する光電変換装置において、
前記半導体層は、第１面と、前記第１面と対向して配置された第２面とを有し、
前記半導体層に配され、絶縁体を含み、少なくとも前記第１面から、前記第１面から前記第２面までの長さの４分の１の位置まで延在する第１素子分離部と、
前記半導体層に配され、絶縁体を含み、少なくとも前記第２面から、前記第１面から前記第２面までの長さの４分の１の位置まで延在する第２素子分離部と、を有し、
前記第１素子分離部と前記第２素子分離部は前記第１光電変換素子と前記第２光電変換素子の間に配されていることを特徴とする光電変換装置。
【請求項２】
前記第１素子分離部は、前記半導体層の一部を前記第１面から除去することによって形成され、
前記第２素子分離部は、前記半導体層の一部を前記第２面から除去することによって形成されたことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第２面における前記第２素子分離部の幅は、前記第１面における前記第１素子分離部の幅よりも狭いことを特徴とする請求項１または２に記載の光電変換装置。
【請求項４】
前記第２素子分離部の前記第２面からの長さは、前記第１素子分離部の前記第１面からの長さよりも短いことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記第１素子分離部と前記第２素子分離部とが接していることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記第１素子分離部と前記第２素子分離部との間に、前記第１光電変換素子と前記第２光電変換素子が生じる電荷に対してポテンシャルバリアとなる第１半導体領域が配されていることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項７】
前記第１素子分離部は、前記第１面にＳＴＩ構造からなる第３素子分離部を含むことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記第１素子分離部は少なくともポリシリコンを含み、前記第２素子分離部は少なくとも酸化ハフニウムを含むことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記第１素子分離部は少なくとも窒化シリコンを含み、前記第２素子分離部は少なくとも酸化ハフニウムを含むことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項１０】
前記第２素子分離部は酸化アルミニウムを含むことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記第１面に前記第１素子分離部と前記第２素子分離部を投影すると、前記第１素子分離部の中心位置と前記第２素子分離部の中心位置が異なることを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記半導体層は、さらに第３光電変換素子を有し、
前記第２光電変換素子は前記第１光電変換素子と前記第３光電変換素子との間に位置し、
前記第２光電変換素子と前記第３光電変換素子に対応して１つのマイクロレンズが配されていることを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
前記第２光電変換素子と前記第３光電変換素子の間に、前記第２光電変換素子と前記第３光電変換素子が生じる電荷に対してポテンシャルバリアとなる第２半導体領域が設けられていることを特徴とする請求項１２に記載の光電変換装置。
【請求項１４】
前記第２素子分離部は、前記第２半導体領域よりも前記第１面の近くまで設けられていることを特徴とする請求項１３に記載の光電変換装置。
【請求項１５】
前記半導体層に配され、前記第２光電変換素子と前記第３光電変換素子の間に配され、少なくとも前記第２面から前記第１面に向かって延在する第４素子分離部を有することを特徴とする請求項１２に記載の光電変換装置。
【請求項１６】
前記第２素子分離部は前記第４素子分離部よりも前記第１面の近くまで設けられていることを特徴とする請求項１５に記載の光電変換装置。
【請求項１７】
前記第２面における前記第４素子分離部の幅は、前記第２面における前記第２素子分離部の幅よりも狭いことを特徴とする請求項１５または１６に記載の光電変換装置。
【請求項１８】
前記第１面から前記第２面までの長さが３μｍ以内である時に、前記第１素子分離部の前記第１面における幅は１５０ｎｍ以下であり、前記第２素子分離部の前記第２面における幅は１５０ｎｍ以下であることを特徴とする請求項１乃至１７のいずれか１項に記載の光電変換装置。
【請求項１９】
請求項１乃至１８のいずれか１項に記載の光電変換装置と、
前記光電変換装置が出力する信号を処理する信号処理部と、を有することを特徴とする撮像システム。
【請求項２０】
請求項１乃至１８のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、光電変換装置、撮像システム、および移動体に関する。
【背景技術】
【０００２】
光電変換装置では、さまざまな素子間の分離構造が検討されている。特許文献１には、半導体基板の第１面から半導体基板を貫通する溝を用いた分離構造が記載されている。
【０００３】
また特許文献２には、場所に応じて異なる分離構造を設けることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２０４０４７号公報
【特許文献２】特開２０１７−１９９８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
光電変換装置の画素の微細化に伴い、分離構造も微細化が求められている。しかし、特許文献１に記載の分離構造が有する半導体基板を貫通する溝を、更に微細に形成することは難しい。また、特許文献２の構成においても、分離構造の微細化という観点での検討が十分ではなかった。
【０００６】
そこで、本発明は、微細な分離構造を有する光電変換装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明は、第１光電変換素子と第２光電変換素子が配された半導体層を有する光電変換装置において、前記半導体層は、第１面と、前記第１面と対向して配置された第２面とを有し、前記半導層に配され、絶縁体を含み、少なくとも前記第１面から、前記第１面から前記第２面までの長さの４分の１の位置まで延在する第１素子分離部と、前記半導体層に配され、少なくとも前記第２面から、前記第２面から前記第１面までの長さの４分の１の位置まで延在する第２素子分離部と、を有し、前記第１素子分離部と前記第２素子分離部は前記第１光電変換素子と前記第２光電変換素子の間に配されていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、微細な分離構造を有する光電変換装置を提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】第１実施例の光電変換装置を説明する断面模式図。
【図２】第２実施例の光電変換装置を説明する平面模式図。
【図３】第２実施例の光電変換装置を説明する断面模式図。
【図４】第３実施例の光電変換装置を説明する平面模式図。
【図５】第４実施例の光電変換装置を説明する平面模式図。
【図６】第５実施例の光電変換装置を説明する平面模式図。
【図７】第５実施例の光電変換装置を説明する平面模式図。
【図８】第６実施例の光電変換装置を説明する平面模式図。
【図９】光電変換装置の製造方法の一例を説明する断面模式図。
【図１０】素子分離部を説明するための断面模式図。
【図１１】撮像システムを説明するための模式図。
【図１２】移動体を説明するための模式図。
【発明を実施するための形態】
【００１０】
以下、複数の実施例について説明する。各実施例の要素は、別の実施例に付加する、あるいは、別の実施例の要素と置換することができる。また、本発明は、以下に説明する実施例に限られるものではない。説明におけるＰ型の半導体領域を第１導電型の半導体領域とし、Ｎ型の半導体領域を第２導電型の半導体領域とする。
【００１１】
（第１実施例）
図１は本実施例の光電変換装置を説明する断面模式図である。光電変換装置１０００は、ＣＭＯＳ型のイメージセンサであり、図１ではイメージセンサの配線層や光学素子などを省略した一部分を示している。
【００１２】
光電変換装置１０００は、少なくとも半導体層１００を有する。半導体層１００は、例えばシリコンからなる。半導体層１００は、第１面Ｐ１と、第１面Ｐ１と対向する第２面Ｐ２とを有する。第１面Ｐ１と第２面Ｐ２は、半導体層１００の表面と裏面とも、シリコンと他の部材との界面とも言える。第１面Ｐ１と第２面Ｐ２は、半導体層１００の素子分離部の溝を除く平面部分を含む面である。第１面Ｐ１から第２面Ｐ２までの距離（長さ）をＤ１とする。ここで、図１に示す仮想的な２つの面を説明する。まず、第３面Ｐ３は、第１面Ｐ１と第２面Ｐ２との間に位置し、第１面Ｐ１に沿って、第１面Ｐ１から距離Ｄ１の４分の１の位置にある仮想的な平面である。次に、第４面Ｐ４は、第３面Ｐ３と第２面Ｐ２との間に位置し、第１面Ｐ１に沿った仮想的な平面である。第４面Ｐ４は、第２面Ｐ２から距離Ｄ１の４分の１の位置にある。ここで、面とは、平面に限定されず、曲面を含みうる。
【００１３】
図１において、半導体層１００は、例えばＮ型の半導体層であり、第１光電変換素子ＰＤ１と第２光電変換素子ＰＤ２が設けられている。半導体領域１０１と半導体領域１０２は、Ｎ型の半導体領域であり、生じた電荷を蓄積しうる。ここで、電荷とは信号として使用される電荷のことを意味する。少なくとも半導体領域１０１と半導体領域１０２と半導体層１００は、他のＰ型の半導体領域とＰＮ接合を形成し、光電変換素子として機能する。ここで、説明においては、半導体領域１０１を光電変換素子ＰＤ１とし、半導体領域１０２を光電変換素子ＰＤ２とする。光電変換装置１０００として使用する際には、第２面Ｐ２側から光が入射し、光によって生じた電荷は半導体領域１０１や半導体領域１０２へ蓄積されうる。
【００１４】
更に、半導体層１００の第１面Ｐ１側に、第１光電変換素子ＰＤ１に対応して、ゲート電極ＴＲ１と半導体領域１０５と半導体領域１０７とが配されている。同様に、半導体層１００の第１面Ｐ１側に、第２光電変換素子ＰＤ２に対応して、ゲート電極ＴＲ２と、半導体領域１０６と、半導体領域１０８とが配されている。ゲート電極ＴＲ１とゲート電極ＴＲ２は、電荷を転送する転送トランジスタのゲート電極である。第１層１１０は、ゲート絶縁膜として機能しうる。第１層１１０は、例えば酸素や窒素やハフニウムを含む。半導体領域１０５と半導体領域１０６は、ゲート電極ＴＲ１やゲート電極ＴＲ２に対して半導体領域１０１や半導体領域１０２と反対側に配置され、ゲート電極によって転送された電荷を受け取る。半導体領域１０５と半導体領域１０６は、浮遊拡散領域とも称する。半導体領域１０７と半導体領域１０８は、ゲート電極の下から浮遊拡散領域の下に延在し、チャネルストッパとして機能しうる。ここで、光電変換装置１０００の１つの画素は、少なくとも光電変換素子と、転送トランジスタとを含む。
【００１５】
図１において、第１光電変換素子ＰＤ１と第２光電変換素子ＰＤ２との間には、第１素子分離部１と第２素子分離部２が設けられている。第１素子分離部１は、半導体層１００に設けられ、少なくとも第１面Ｐ１から、第１面Ｐ１から距離Ｄ１の４分の１の位置まで延在している。また、第１素子分離部１は、第３面Ｐ３から第１面Ｐ１に向かって延在しているとも言える。本実施例においては、第１素子分離部１は、第３面Ｐ３よりも第２面Ｐ２に近い位置から第１面Ｐ１に向かって、第１面Ｐ１まで延在している。第２素子分離部２は、半導体層１００に設けられ、少なくとも第２面Ｐ２から、第２面Ｐ２から距離Ｄ１の４分の１の位置まで延在している。また、第２素子分離部２は、第４面Ｐ４から第２面Ｐ２まで延在しているとも言える。
【００１６】
そして、第１素子分離部１は、部分１１と部分１２とが溝１０に設けられて構成されている。第２素子分離部２は、部分２１と部分２２とが溝２０に設けられて構成されている。ここで、溝１０と溝２０は、半導体層１００に設けられ、溝１０は第１面Ｐ１から形成され、溝２０は第２面Ｐ２から形成されている。第１素子分離部１と第２素子分離部２は、少なくとも絶縁体を含む。部分１１はＢＳＧ（ＢｒｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）を含み、部分１２はポリシリコンを含んでいる。半導体領域１１３は、ＢＳＧから熱拡散したホウ素を含む半導体領域である。半導体領域１１３は溝１１などで生じる暗電流を低減する機能を有しうる。部分２１は例えば酸化アルミニウムを含み、部分２２は例えば酸化ハフニウムを含む。これらは固定電荷層として機能しうる。第２層１１１は、第２素子分離部２の部分２１が延在したものであり、第３層１１２は、第２素子分離部２の部分２２が延在したものである。
【００１７】
ここで、本実施例の効果について説明する。仮に、第１素子分離部１を第１面Ｐ１から第２面Ｐ２まで設けても、光電変換素子同士の分離を行うことは可能である。しかし、半導体層１００の厚み、すなわち距離Ｄ１の深さで溝１０を形成する場合に、その幅を微細にすることは困難である。仮に、画素の幅Ｗ１を１μｍとすると、受光面積を確保するためにも溝１０の幅Ｗ２は０．２μｍ以下が望まれる。一方、距離Ｄ１は検出する光の波長に応じて決まるため、画素の微細化に伴って小さくするということはできない。例えば、可視光用の光電変換装置の場合には、距離Ｄ１が３μｍ以内であり、約３μｍであることが望ましい。従って、画素の微細化に伴って溝１０のアスペクト比は高くなる。なお、同様に第２素子分離部２を第１面Ｐ１から第２面Ｐ２まで設けた場合においても、同様な課題が生じうる。そこで、本実施例のように２つの光電変換素子の間に長さが距離Ｄ１の４分の１以上の第１素子分離部１と第２素子分部２とを設けることで、分離性能を維持しつつ、微細な素子分離構造を有する光電変換装置を得ることが可能となる。
【００１８】
ここで、第１素子分離部１と第２素子分離部２の長さは、距離Ｄ１の４分の１以上、且つ４分の３以下であることが望まれる。より好ましくは、第２素子分離部２の長さは距離Ｄ１の４分の１、且つ第１の素子分離部１の長さは第２の素子分離部２の長さ以上であることが望ましい。このような構成によって、光電変換素子の受光面積を大きくしつつ、十分な分離性能を得ることができる。
【００１９】
図１において、第１素子分離部１と第２素子分離部２は接しており、第２素子分離部２が第１素子分離部１に一部食い込むような形状を有している。具体的には、第２素子分離部２の第１面Ｐ１側の端部は、素子分離部１の部分１２に接している。つまり、第１素子分離部１は第３面Ｐ３よりも第２面Ｐ２に向かって延在しており、第２素子分離部２は第４面Ｐ４よりも第１面Ｐ１に向かって延在している。このような構成によって、より２つの光電変換素子の間の電気的分離を行うことが可能となる。
【００２０】
また、図１において、第１素子分離部１の第１面Ｐ１における幅Ｗ２は、第２素子分離部２の第２面Ｐ２における幅Ｗ３よりも大きい。このような構成によって、光電変換素子に光が入射する面積を大きくすることができ、感度向上に寄与する。なお、第１面Ｐ１あるいは第２面Ｐ２の幅とは、任意の断面（図１）における長さを示しているが、それらの素子の最少幅のことである。
【００２１】
なお、図１において、第１素子分離部１は長さ１３００ｎｍとし幅１２０ｎｍとすると、第２素子分離部２は長さ１２００ｎｍとし、幅１００ｎｍとすることができる。この時、第１素子分離部１と第２素子分離部２の重なり部分が１００ｎｍとする。このような関係によれば、画素サイズが１μｍ程度の微細な画素においても微細な分離を形成することが可能となる。また、このような幅の関係によれば、第１素子分離部１は第２素子分離部２を形成する際のエッチングストッパーとして位置ずれに対応することができる。
【００２２】
（第２実施例）
図２および図３は、本実施例の光電変換装置を説明する模式図である。本実施例の光電変換装置もＣＭＯＳ型のイメージセンサであるが第１実施例とは転送トランジスタの構造などが異なる。本実施例の説明において、図１と同一の機能を有する構成には同一の符号を付し、その説明は省略する。
【００２３】
図２（ａ）は本実施例の光電変換装置１００１の平面模式図である。図２（ａ）は、１つの光電変換素子を含む画素が４行４列で配列されており、列方向に隣接する２つの画素がいくつかの素子を共有した構成を有している。
【００２４】
図２（ａ）では、第３素子分離部３と、光電変換素子を含む素子が配置される活性領域２００と、ゲート電極とを第１面Ｐ１（図３（ａ）および図３（ｂ）参照）に投影した形状を示した平面模式図である。以降の説明において、第１素子分離部３０１と第３素子分離部３は別体であるように説明するが、第１素子分離部３０１は第３素子分離部３を含むものとする。
【００２５】
ゲート電極ＴＲ１０とゲート電極ＴＲ１１は転送トランジスタのゲート電極である。半導体領域２０１と半導体領域２０３は浮遊拡散領域として機能しうる。ゲート電極ＴＲ１０は、図２（ａ）には示されていない光電変換素子で生じた電荷を半導体領域２０１へ転送する。同様に、ゲート電極ＴＲ１１は、光電変換素子で生じた電荷を半導体領域２０３へ転送する。半導体領域２０１と半導体領域２０３は、例えばコンタクトプラグと配線によって、ゲート電極ＴＲ１３と電気的に接続される。ゲート電極ＴＲ１３は、増幅トランジスタのゲート電極である。増幅トランジスタのソースである半導体領域２０７から、２つの光電変換素子からの電荷に基づく信号が読みだされる。ゲート電極ＴＲ１２はリセットトランジスタのゲート電極である。ゲート電極ＴＲ１２がオンすることで、半導体領域２０５に供給される電圧に基づき、半導体領域２０３と、それに電気的に接続された半導体領域２０１およびゲート電極ＴＲ１３をリセットする。ゲート電極ＴＲ１４は選択トランジスタのゲート電極である。ゲート電極ＴＲ１４がオンすることによって、半導体領域２０６に供給された任意の電圧、ここでは電源電圧が増幅トランジスタに供給される。半導体領域２０２と半導体領域２０４は、トランジスタが設けられるウエルとコンタクトプラグを接続する部分であり、グランド電位が供給されている。
【００２６】
次に、図３（ａ）および図３（ｂ）を相互に参照して光電変換装置１００１の断面構造について説明する。図３（ａ）は図２（ａ）のＡＢ線に対応した光電変換装置１００１の断面模式図であり、図３（ｂ）は図２（ａ）のＣＤ線に対応した光電変換装置１００１の断面模式図である。光電変換装置１００１は、図１と同様の半導体層１００を有し、光電変換素子の間には第１素子分離部１と第２素子分離部２が設けられている。更に、光電変換装置１００１では、第１面Ｐ１に対する垂線（不図示）上において、第１素子分離部１と第１面Ｐ１との間に、第１素子分離部１と接して設けられた第３素子分離部３を有する。換言すると、第１面Ｐ１に対する垂線上において、第１面Ｐ１から第２面Ｐ２へ向かって第３素子分離部３と第１素子分離部１と第２素子分離部２とがこの順に配列している。このような構成によって、素子の分離をより強固に行うことが可能となる。
【００２７】
ここで、第３素子分離部３は、絶縁体を含み、半導体層１００に設けられた溝３０と、溝３０に設けられた部分３１とで構成されている。部分３１は例えば酸化シリコンからなる。更に、第３素子分離部３の周りには半導体領域１３２が設けられている。半導体領域１３２はＰ型であり、溝３０で生じる暗電流が信号となる電荷に混入することを低減する機能を有しうる。
【００２８】
図３（ａ）および図３（ｂ）に記載の光電変換装置１００１の詳細について説明する。半導体層１００は少なくとも光電変換素子ＰＤ１１と光電変換素子ＰＤ１２と光電変換素子ＰＤ１３とが設けられている。半導体領域２２１と半導体領域２２３と半導体領域２２５はＮ型の半導体領域であり、光電変換素子で生じた電荷を蓄積するための領域である。光電変換素子ＰＤ１１は半導体領域２２１を有し、光電変換素子ＰＤ１２は半導体領域２２３を有し、光電変換素子ＰＤ１３は半導体領域２２５を有する。第１実施例と同様に、説明において各半導体領域を光電変換素子とする場合がある。半導体領域２２０と半導体領域２２２と半導体領域２２４はＰ型の半導体領域であり、トランジスタのウエルとして機能しうる。半導体領域２２６と半導体領域２２７と半導体領域２２８は、第１導電型の半導体領域であり、トランジスタのチャネルが形成される領域である。図３（ａ）および図３（ｂ）において、ゲート電極ＴＲ１０とゲート電極ＴＲ１１はゲート電極ＴＲ１３に比べて、第１面Ｐ１よりも半導体層１００の内部へ延在している。このような形状のゲート電極ＴＲ１０によって、半導体領域２２３の電荷はチャネルが形成される半導体領域２２８を経由しては半導体領域２０１へと転送される。ゲート電極ＴＲ１１についても同様に、半導体領域２２５の電荷が半導体領域２２６を経由して半導体領域２０３へと転送される。
【００２９】
本実施例においても、第１実施例と同様に光電変換素子ＰＤ１１と光電変換素子ＰＤ１２との間、および光電変換素子ＰＤ１２と光電変換素子ＰＤ１３との間に、第１素子分離部１と第２素子分離部２とが設けられている。第１素子分離部１は、第１実施例と同様に、半導体層１００に配され、少なくとも第３面Ｐ３から第１面Ｐ１に向かって延在している。ここでは、第１素子分離部１は、第３素子分離部３に接するまで延在している。第２素子分離部２も、同様に、半導体層１００に配され、少なくとも第４面Ｐ４から第２面Ｐ２まで延在している。従って、第１実施例と同様に、本実施例の構成によって、微細な素子分離構造を有する光電変換装置を提供することが可能となる。
【００３０】
ここで、図２（ｂ）は、図３（ａ）に示す第５面Ｐ５における構成を示した平面模式図である。図２（ｂ）は、第２素子分離部２の形状を示しており、活性領域２００と、第２素子分離部２の部分２１と部分２２とが示されている。第２素子分離部２は格子状に設けられており、それぞれの活性領域２００には光電変換素子が配置されている。図２（ｂ）に示す画素ＰＩＸ１は、少なくとも１つの光電変換素子を含み、図２（ａ）に示す画素ＰＩＸ１と対応している。本実施例においても、２つの光電変換素子の間に第１素子分離部１と第２素子分離部２とを有することによって、図２（ｂ）に示すように、第５面Ｐ５における第２素子分離部２の幅Ｗ３’をより狭く形成することが可能となる。
【００３１】
なぞ、図３（ａ）および図３（ｂ）において、第２面Ｐ２側には第４膜２３０とカラーフィルタ層２３１と複数のレンズを含むマイクロレンズ層２３２が設けられている。これらについては周知の技術であり詳細な説明は省略する。なお、この構成は、第１実施例にも適用されうる。
【００３２】
本実施例では、第１実施例とは異なる構造の転送トランジスタを有するＣＭＯＳ型のイメージセンサについて説明を行った。更に、本実施例では第１実施例の分離構造に加えて第３素子分離部を有する構成について、説明を行った。このような構成においても、第１実施例と同様に微細な分離構造を有する光電変換装置を提供することができる。
【００３３】
（第３実施例）
本実施例の光電変換装置について、図４（ａ）を用いて説明する。図４（ａ）は図３（ａ）と対応した光電変換装置の断面模式図である。図４（ａ）の説明において、図３（ａ）と同一の構成には同一の符号を付し、説明を省略する。本実施例の光電変換装置１００２において、図３（ａ）と異なる点は、第１素子分離部３０１と第２素子分離部３０２とが離間しており、それらの間に半導体領域３００が設けられている点である。半導体領域３００は、例えばＰ型の半導体領域であり、光電変換素子にて生じ蓄積される電荷に対してポテンシャルバリアとして機能しうる半導体領域であればよい。このような構成によって、第１素子分離部３０１と第２素子分離部３０２とを第１実施例や第２実施例に比べて浅く形成することができるため、それらの幅をより狭くすることができる。特に、第２素子分離部３０２の幅が狭くなることで、光電変換素子の面積および体積が増加するため、感度が向上しうる。また、第１素子分離部３０１や第２素子分離部３０２を形成するための欠陥やダメージが低減され、欠陥などから生じる暗電流を低減することができる。ここで、第１素子分離部３０１と第２素子分離部３０２の構造は他の実施例と同様の構造であるため、説明を省略する。
【００３４】
図４（ｂ）は、本実施例の変形例を示した模式図である。光電変換装置１００３は、図４（ａ）に記載の光電変換装置１００２に比べて第１素子分離部３０１と接する第３素子分離部３を設けていない点で異なる。このような構成によって、第１面Ｐ１における素子分離部の幅を狭くできるため、素子形成領域を広くすることが可能となる。
【００３５】
なお、図４（ａ）の光電変換装置１００２においても、第３素子分離部３を先に形成した後に第１素子分離部３０１を形成すると、図４（ｂ）に示したような構造となる場合がある。具体的には、第１面Ｐ１側において２つの光電変換素子の間に第１素子分離部３０１のみが設けられているように見える。
【００３６】
（第４実施例）
本実施例について、図５（ａ）を用いて説明する。図５（ａ）は光電変換装置１００４の断面模式図であり、図１および図４（ａ）を適宜組み合わせ、変形させた構成を有する。図５（ａ）の説明において、図１および図４（ａ）と同一の構成には同一の符号を付し、説明を省略する。
【００３７】
図５（ａ）において、半導体層１００には図１と同様に第１光電変換素子ＰＤ１と第２光電変換素子ＰＤ２とが設けられている。図５（ａ）においては、更に、半導体層１００は、第３光電変換素子ＰＤ３と第４光電変換素子ＰＤ４とが示されている。第３光電変換素子ＰＤ３は第２導電型の半導体領域１０３を有し、ゲート電極ＴＲ３によって半導体領域１０６へ半導体領域１０３から電荷が転送される。第４光電変換素子ＰＤ４は第２導電型の半導体領域１０４を有し、ゲート電極ＴＲ４によって半導体領域１０５へ半導体領域１０４から電荷が転送される。つまり、第１光電変換素子ＰＤ１と第４光電変換素子ＰＤ４の組は半導体領域１０５を共有しており、第２光電変換素子ＰＤ２と第３光電変換素子ＰＤ３の組は半導体領域１０６を共有している。本実施例において、その他の不図示の増幅トランジスタやリセットトランジスタなどもこれらの組で共有しているものとする。なお、半導体領域４１１と半導体領域４１２と半導体領域４１３と半導体領域４１４は、Ｐ型の半導体領域であり、光電変換素子の一部として機能しうる。図５（ａ）では、マイクロレンズ層２３２の１つのマイクロレンズが少なくとも２つの光電変換素子に対応して配されている。このような構成によって、焦点検出用の信号を得ることができる。
【００３８】
図５（ａ）において、半導体層１００の第１光電変換素子ＰＤ１と第２光電変換素子ＰＤ２との間には、第１素子分離部３０１と第２素子分離部３０２とが配されている。これらは離間して配され、その間には半導体領域３００が設けられている。この分離構造は図４（ａ）と同様である。
【００３９】
更に、図５（ａ）においては、半導体層１００に設けられた第２光電変換素子ＰＤ２と第３光電変換素子ＰＤ３との間に第４素子分離部４が設けられている。同様に、第１光電変換素子ＰＤ１と第４光電変換素子ＰＤ４との間に第４素子分離部４が設けられている。第４素子分離部４は、半導体層１００に設けられ、第２面から第４面まで延在する。第４素子分離部４は、第２素子分離部３０２と同様に溝４０と部分４１と部分４２とで構成される。
【００４０】
つまり、図５（ａ）の光電変換装置１００４は、１つのマイクロレンズに対応して設けられた複数の光電変換素子の間には第４素子分離部４が設けられている。そして、１つのマイクロレンズに対応して設けられた複数の光電変換素子と別のマイクロレンズに対応して設けられた複数の光電変換素子との間には、第１素子分離部３０１と第２素子分離部３０２が設けられている。
【００４１】
このような構成によって、マイクロレンズ層２３２から入射した光によって生じた電荷をそれぞれの光電変換素子へ導きやすくなるため、焦点検出の精度を向上することができる。なお、第４素子分離部４の第２面Ｐ２における位置（図５（ａ）における水平方向の位置）は、対応するマイクロレンズの焦点位置と合わせることが望ましい。より焦点検出精度を高めることができる。
【００４２】
本実施例において、第２素子分離部３０２は第２面Ｐ２から第４面Ｐ４を貫いて延在し、第４素子分離部４は第２面Ｐ２から第４面Ｐ４まで延在している。つまり、第２素子分離部３０２は第４素子分離部４よりも長い。また、第２面Ｐ２における第４素子分離部４の幅Ｗ４は第２素子分離部３０２の幅Ｗ３よりも狭い。このようにして、１つのマイクロレンズを共有していない第１光電変換素子と第２光電変換素子の間に設けられる分離部を１つのマイクロレンズを共有している第２光電変換素子と第３光電変換素子の間に設けられる分離部よりも分離特性を高めている。これによって精度の高い画像信号を得ることができる。
【００４３】
さらに、本実施例の光電変換装置１００４は第４素子分離部４に対向した第１面Ｐ１側に半導体領域４００を有する。半導体領域４００は、例えばＰ型の半導体領域であり、光電変換素子にて生じ蓄積される電荷に対してポテンシャルバリアとして機能しうる半導体領域であればよい。この半導体領域４００が設けられていることで、焦点検出信号の分離性能が高まるため、より焦点検出精度を高めることができる。なお、第２面Ｐ２における第４素子分離部４の幅Ｗ４は、第１面Ｐ１における半導体領域４００の幅Ｗ５より狭い。このような構成によって、分離性能を維持しつつ感度を高めることができる。
【００４４】
また、図５（ａ）において、第４素子分離部４と半導体領域４００とが離間しているが、接していてもよい。なお、離間している構成によって、例えば、第２光電変換素子ＰＤ２が飽和し電荷があふれたとしても、第３光電変換素子ＰＤ３へ電荷が移動するため、第１光電変換素子ＰＤ１への電荷の混入をより低減することができる。
【００４５】
次に、図５（ｂ）に記載の本実施例の変形例の光電変換装置１００５を示す。図５（ｂ）は図５（ａ）に記載の第４素子分離部４を半導体領域４０１に置き換えたものである。第４素子分離部４が半導体領域４０１になったことで、焦点検出精度は低下するものの、第４素子分離部４が設けられないことで、感度が向上する。
【００４６】
（第５実施例）
本実施例について、図６（ａ）から図７（ｂ）を用いて説明する。まず、図６（ａ）の光電変換装置１００６について説明する。図６（ａ）は光電変換装置１００６の断面模式図であり、図４（ａ）と図５（ａ）を適宜組み合わせ、変形させた構成を有する。図６（ａ）の説明において、図４（ａ）および図５（ａ）と同一の構成には同一の符号を付し、説明を省略する。
【００４７】
図６（ａ）において、半導体層１００は図５（ａ）と同様に第１光電変換素子ＰＤ１から第４光電変換素子ＰＤ４が配されている。図６（ａ）の光電変換素子の構造については図４（ａ）に記載の光電変換素子と同様であるので詳細な説明を省略し、図６（ａ）の図４（ａ）の半導体領域２２１や半導体領域２２３に相当する部分にはＰＤ１からＰＤ４の符号を付している。図６（ａ）においても、１つのマイクロレンズに対して第１光電変換素子ＰＤ１と第４光電変換素子ＰＤ４が設けられており、１つのマイクロレンズに対して第２光電変換素子ＰＤ２と第３光電変換素子ＰＤ３が設けられている。本実施例の光電変換装置１００６によっても、焦点検出用の信号を得ることができる。
【００４８】
図６（ａ）において、第１光電変換素子ＰＤ１と第２光電変換素子ＰＤ２の間には第１素子分離部３０１と第２素子分離部３０２とが配されている。これらは離間して配され、その間には半導体領域３００が設けられている。この分離構造は図５（ａ）と同様である。図６（ａ）では、第２光電変換素子ＰＤ２と第３光電変換素子ＰＤ３の間と、第１光電変換素子ＰＤ１と第４光電変換素子ＰＤ４の間に、第４素子分離部５００と第５素子分離部５０１とが更に配されている。これらは離間して配され、その間には半導体領域５０２が設けられている。半導体領域５０２は例えばＰ型の半導体領域であり、光電変換素子にて生じ蓄積される電荷に対してポテンシャルバリアとして機能しうる半導体領域であればよい。
【００４９】
第４素子分離部５００は、半導層に配され、第２面から第４面を貫いて延在し、第２素子分離部３０２と等しい長さである。第５素子分離部５０１は、半導層に配され、少なくとも第３面から第１面に向かって延在し、第１素子分離部３０１と等しい長さである。本実施例においては、第４素子分離部５００は第２素子分離部３０２と同等の構造となっており、第５素子分離部５０１は第１素子分離部３０１と同等の構造となっているため説明を省略する。
【００５０】
半導体領域５０２は半導体領域３００よりもそのポテンシャルバリアとしてのバリア機能が低く、例えば、不純物濃度が低い。つまり、第１光電変換素子と第２光電変換素子の間の分離性能は、第２光電変換素子と第３光電変換素子の間の分離性能よりも高い。このような構成によっても、第４実施例と同様に焦点検出信号の分離性能が高まるため、より焦点検出精度を高めることができる。半導体領域５０２は、半導体領域３００よりも不純物濃度が低い場合を示したが、幅が狭くても、長さ（第１面Ｐ１から第２面Ｐ２への長さ）が短くても、それらの組み合わせであってもよい。
【００５１】
次に、図６（ｂ）を用いて本実施例の変形例を説明する。図６（ｂ）は光電変換装置１００７の断面模式図である。図６（ｂ）は図６（ａ）に記載の第５素子分離部５０１を半導体領域５０３に置き換え、半導体領域５０２を設けていないものである。半導体領域５０３は、例えばＰ型の半導体領域であり、光電変換素子にて生じ蓄積される電荷に対してポテンシャルバリアとして機能しうる半導体領域であればよい。また、半導体領域５０３は第３素子分離部３の下に接して設けられている。例えば第５素子分離部５０１を形成しないため、第５素子分離部５０１の形成に起因する暗電流を低減することができる。
【００５２】
次に、図７（ａ）を用いて本実施例の別の変形例を説明する。図７（ａ）は光電変換装置１００８の断面模式図である。図７（ａ）は図６（ｂ）に記載の第４素子分離部５００を半導体領域５０４に置き換えたものである。半導体領域５０４は、例えばＰ型の半導体領域であり、光電変換素子にて生じ蓄積される電荷に対してポテンシャルバリアとして機能しうる半導体領域であればよい。第４素子分離部５００を形成しないため、第４素子分離部５００の形成に起因する暗電流を低減することができる。また、光電変換素子の感度が向上する。
【００５３】
ここで、半導体領域５０３を第１面Ｐ１に投影した時の幅Ｗ６は、半導体領域５０４を第２面Ｐ２に投影した時の幅Ｗ７よりも細い。
【００５４】
次に、図７（ｂ）を用いて本実施例の別の変形例を説明する。図７（ｂ）は光電変換装置１００９の断面模式図である。図７（ｂ）は図７（ａ）に記載の半導体領域５０３を図６（ａ）に記載の第５素子分離部５０１に置き換えたものである。図６（ａ）と比べて、第４素子分離部５００を形成しないため、第４素子分離部５００の形成に起因する暗電流を低減することができる。また、光電変換素子の感度が向上する。
【００５５】
（第６実施例）
本実施例の光電変換装置について、図８（ａ）および図８（ｂ）を用いて説明する。図８（ａ）は光電変換装置１０１０の断面模式図であり、図８（ｂ）は、光電変換装置１０１１の断面模式図である。図８（ａ）は図５（ａ）の光電変換装置１００４において、光電変換素子の位置に対してマイクロレンズ層２３２などをＸ軸方向にずらして設けた構造を示している。図８（ａ）において、図６（ａ）と同一の構成には同一の符号を付し、位置をずらした構成には同一の符号にダッシュを付している。位置をずらした構成は、マイクロレンズ層２３２’と、カラーフィルタ層２３１’と、第２素子分離部３０２’と、第４素子分離部４’と、半導体領域３００’である。例えば、第１面Ｐ１に第１素子分離部１とこれらのずらした構成とを投影すると、図６（ａ）に比べて第２素子分離部１など他のずらした構成の中心位置が異なっていることがわかる。
【００５６】
元の位置からのずらし量は、マイクロレンズ層２３２’≧カラーフィルタ層２３１’≧第２素子分離部３０２’≧第４素子分離部４’≧半導体領域３００’である。このずらし量は、光電変換装置１０１０を使用する際の光電変換素子の位置による入射光の角度に応じて変化させることができる。ずらし量を検討、あるいは測定する際には、例えば、光電変換装置１０１０の光電変換素子が配列した領域の中心の画素と周辺の画素の位置によって、第１面Ｐ１側の素子と第２面Ｐ２側の素子の位置のずらし量を検討、あるいは測定する。中心の画素と周辺の画素とは、光電変換装置１０１０の光電変換素子が配列した領域の画素の位置、有効画素の領域の画素の位置や、光電変換装置１０１０に集光する光学系の光軸位置を中心とした画素の位置のことなどである。
【００５７】
ここで、第１光電変換素子ＰＤ１と第４光電変換素子ＰＤ４の間に設けられた第４素子分離部４’は、第２光電変換素子ＰＤ２と第３光電変換素子ＰＤ３の間に設けられた第４素子分離部４’よりもＸ軸方向へのずらし量が大きい。このような構成によって、より精度の高い焦点検出信号を得ることができる。また、カラーフィルタ層４３１の色に応じて、第４素子分離部４’を設けた画素と設けていない画素とを組み合わせてもよい。
【００５８】
次に、図８（ｂ）は図７（ｂ）の光電変換装置１００９において、光電変換素子の位置に対してマイクロレンズ層２３２などをＸ軸方向にずらして設けた構造を示している。図８（ｂ）において、図７（ｂ）と同一の構成には同一の符号を付し、位置をずらした構成には同一の符号にダッシュを付している。その位置をずらした構成は、マイクロレンズ層２３２’と、カラーフィルタ層２３１’と、第２素子分離部３０２’と、半導体領域５０４’と、半導体領域３００’である。それらの元の位置からのずらし量は、マイクロレンズ層２３２’≧カラーフィルタ層２３１’≧第２素子分離部３０２’≧半導体領域５０４’≧半導体領域３００’である。詳細については、図８（ａ）と同様である。
【００５９】
図８（ｂ）において第１光電変換素子ＰＤ１と第４光電変換素子ＰＤ４の間に設けられた半導体領域５０４’と、第２光電変換素子ＰＤ２と第３光電変換素子ＰＤ３の間に設けられた半導体領域５０４’はＸ軸方向へのずらし量が等しい。しかし、図８（ａ）の第４素子分離部４’のように、それぞれのずらし量を異ならせてもよし、設けない画素があってもよい。
【００６０】
（製造方法の一例）
図９を用いて、光電変換装置の製造方法の一例を説明する。図９は、光電変換装置の製造方法の任意の工程における構造の断面模式図である。図９は、図４（ａ）に記載の光電変換装置１００２の製造方法について説明する。説明を簡単にするため、何らかの処理を施す前と施した後の部材に対して同一の符号を付す場合がある。
【００６１】
図９（ａ）では、基板９００に第１素子分離部１を形成する。基板９００は、第１面Ｐ１と第６面Ｐ６を有し、例えば、シリコンからなる。第１素子分離部１の形成方法は、まず第１面Ｐ１側から基板９００の一部を異方性のドライエッチングにて除去することで溝を形成する。例えば、溝の深さは８００ｎｍで、最少の幅は１５０ｎｍである。第１素子分離部１の溝は、深さが７５０ｎｍ以上である。また、後の半導体層１００の厚みにもよるが、その厚みが３μｍ程度の場合には、第１素子分離部１の溝は２４００ｎｍまで形成されうる。溝は、最少の幅が１５０ｎｍ以下になるように形成することができる。
【００６２】
そして、溝に原子層堆積法（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ（ＡＬＤ））法によってＢＳＧ膜を形成する。そして、ＬＰＣＶＤ法によってポリシリコン膜を形成する。その後、熱処理によって基板９００へホウ素を熱拡散させピニング層を形成する。このピニング層は、溝に膜を形成する前にイオン注入によってホウ素を基板９００に注入することによって形成してもよい。また、ＢＳＧ膜の形成は任意である。また、ＡＬＤ法にて形成されたＢＳＧ膜はＴＥＭ法などでは観察されない場合もある。溝をＢＳＧ膜とポリシリコン膜によって埋め込んだのちに、ＣＭＰ法などによって基板９００上に形成されたＢＳＧ膜とポリシリコン膜を除去し平坦化する。なお、この処理の際には、第１面Ｐ１には、平坦化処理による基板レベルの大きな凹凸が存在する可能性がある。なお、溝は、ＢＳＧ膜とポリシリコン膜を含むとしたが、酸化シリコンや窒化シリコンを含んでもよい。ここで、ポリシリコンは電気的に浮遊の状態にあり、ピニング層は任意の電位、ここではグランド電位に接続されているものとする。
【００６３】
次に、図９（ｂ）において、基板９００に第３素子分離部３を形成する。第３素子分離部３はＳＴＩ構造（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ構造）である。一般的な半導体プロセスで、基板９００と第１素子分離部１の一部をエッチングによって除去することで溝を形成した後、イオン注入によってホウ素を基板９００に注入してピニング層を形成する。熱処理によって溝の内壁に酸化シリコン膜を形成する。そして、ＣＶＤ法によって酸化シリコン膜を形成する。溝を酸化シリコン膜によって埋め込んだのちに、ＣＭＰ法などによって基板９００上に形成された酸化シリコン膜を除去し平坦化する。ここで、ＢＳＧ膜とポリシリコン膜の除去と酸化シリコン膜の除去を同時に行ってもよい。ここで、第３素子分離部３の深さは３００ｎｍ、幅は２００ｎｍとする。なお、溝は、酸化シリコンを含むとしたが、窒化シリコンを含んでもよい。
【００６４】
そして、図９（ｃ）に示すように、イオン注入によってリンやホウ素を基板９００へ注入することで、半導体領域２２２や半導体領域２２３や半導体領域３００を形成する。また、半導体領域を形成する前、後、あるいは途中において、ポリシリコンなどからなるゲート電極を形成する。その後、基板９００の第１面Ｐ１側に多層配線構造９０１を形成する。多層配線構造９０１は、酸化シリコンや窒化シリコンなどからなる複数の絶縁層と、アルミニウムや銅といった導電体からなる複数の配線層と、タングステンやポリシリコンといった導電体からなるプラグとを含む。
【００６５】
その後、第７面Ｐ７側に支持基板９０６を設ける（図９（ｅ））。支持基板９０６は、例えば酸化シリコンからなる部分９０４とシリコンからなる部分９０５を有する。基板９００および多層配線構造９０１と、支持基板９０６との張り合わせは、接着剤による接合でもよく、その他の公知の方法を適宜用いることができる。但し、配線構造などへの影響を鑑み４００℃以下のプロセスであることが好ましい。
【００６６】
支持基板９０６を支えに、基板９００を第６面Ｐ６側から薄膜化することで、図９（ｆ）の構造が得られる。図９（ｆ）において基板９０７は第２面Ｐ２が表れている。薄膜化は、ＣＭＰ法やドライエッチングやウェットエッチングなど任意の方法で行われる。薄膜化された基板９０７の厚みは、１〜１０μｍまでとることができる。光電変換素子の受光感度や基板９０７の機械的強度を鑑みた２〜５μｍ程度が好ましい。特に、可視光に対する光電変換装置で、画素が微細な場合においては、基板９０７の厚みは、２．４μｍ程度が望ましい。この厚みは、７００ｎｍの入射光のうち５０％が光電変換することが可能である。
【００６７】
図９（ｇ）に示すように、第２面Ｐ２側から基板９００に第２素子分離部２を形成する。第２素子分離部２の形成方法は、まず第２面Ｐ２側から基板９００の一部を例えば異方性のドライエッチングにて除去することで溝を形成する。例えば、溝の深さは１２００ｎｍの深さで、最少の幅は１５０ｎｍとする。第２素子分離部２の溝も、深さが７５０ｎｍ以上である。また、後の半導体層１００の厚みにもよるが、その厚みが３μｍ程度の場合には、第２素子分離部２の溝は２４００ｎｍまで形成されうる。溝は、最少の幅が１５０ｎｍ以下になるように形成することができる。
【００６８】
そして、溝に原子層堆積法ＡＬＤ法によって酸化アルミニウム膜を形成する。そして、酸化ハフニウム膜を形成する。これらの膜はいわゆる固定電荷層として機能しうる。固定電荷層によって、例えば溝の表面で発生する暗電流を抑制することが可能となる。この固定電荷層は、基板９００の第２面Ｐ２上にも形成される。ここで、溝は、酸化アルミニウムと酸化ハフニウムを含むとしたが、酸化タンタル、酸化チタン、酸窒化ハフニウム、酸窒化アルミニウムなど任意の材料を選択できる。その他にも、酸化ランタン、酸化プラセオジム、酸化ジルコニウム、酸化セリウム、酸化ネオジウムなどが挙げられる。また、例えば、ＴａＯ、ＡｌＯ、ＨｆＯ、ＳｉＯ、ＳｉＣＮＯ、ＨｆＡｌＯなどの材料から適宜組み合わせ可能である。
【００６９】
その後、第２面Ｐ２側に、酸化シリコンや窒化シリコンなどの無機絶縁体からなる保護層や有機材料からなる平坦化層を含む第４膜２３０を形成し、カラーフィルタ層２３１を形成し、マイクロレンズ層２３２を形成する。このような工程で半導体装置が製造される。
【００７０】
第１素子分離部１および第２素子分離部２の溝の形成の際には、保護膜形成ステップとエッチングステップを数秒単位で繰り返すボッシュプロセスを用いることもできる。第２素子分離部２の溝をドライエッチングにより加工する際には、終端検出として第１素子分離部１を利用しても良い。あるいは基板９００の膜厚に応じてエッチング時間を指定してエッチングしても良い。
【００７１】
また、第１素子分離部１および第２素子分離部２の溝として、図５（ａ）に示すような深さの異なる溝を形成する場合に、同一のエッチングマスク（不図示）を用いて同時形成することができる。マイクロロローディング効果を利用したエッチング条件で基板９００をエッチングすることで、エッチングマスクのマスクパターンの広い開口の下に深い溝を形成し、狭い開口の下に浅い溝を形成することができる。マイクロロローディング効果は開口幅が小さくなるほどエッチング速度が低下する現象である。エッチングマスクのマスクパターンを設定することで、深さの異なる溝を簡単な工程で形成することができる。なお、逆マイクロロローディング効果を利用したエッチング条件で基板９００をエッチングすることもできる。その場合には、エッチングマスクのマスクパターンの狭い開口の下に深い溝を形成し、広い開口の下に浅い溝を形成することができる。もちろん、深い溝と浅い溝を別々の工程で形成することも可能である。
【００７２】
（素子分離部の形状）
図１０を用いて、素子分離部の形状について説明する。図１０にて説明する素子分離部の構造は、実施例に記載の素子分離部のいずれにも適用される。
【００７３】
図１０（ａ）は、例えば、図３（ａ）の第１素子分離部１と第３素子分離部３を示した断面模式図である。第１素子分離部１では、溝１０と、ＢＳＧからなる部分１１とポリシリコンからなる部分１２とを有する。また、第１素子分離部１の周りには半導体領域１１３が設けられている。第３素子分離部３には溝３０に酸化シリコンからなる部分３１が設けられており、溝３０の周りには半導体領域１３２が設けられている。ここでは、第１素子分離部１を形成した後に第３素子分離部３を形成しており、第３素子分離部３の部分３１と第１素子分離部１の部分１１とが一体になっているように見える。また、部分１２は線３０Ｂから第２面Ｐ２に向かって離れて位置する。これは、溝３０の形成の際に半導体層１００よりも先に除去されたためである。ここで、第１面Ｐ１はその表面が溝３０と部分３１との境界において窪みを含んでいる。
【００７４】
図１０（ｂ）は、例えば図１の第２素子分離部２を示した断面模式図である。第２素子分離部２は、溝２０と、酸化アルミニウムからなる部分２１と、酸化ハフニウムからなる部分２２とを有する。部分２１と部分２２は溝２０から第２面Ｐ２の上に延在し、第２層１１１と第３層１１２を構成する。第４膜２３０は、例えば酸化シリコン膜を含む。なお、部分２２には空隙２３が設けられていてもよい。
【００７５】
図１０（ｃ）および図１０（ｄ）は、例えば図１の第１素子分離部１と第２素子分離部２が接した部分を示した断面模式図である。図１０（ｃ）および図１０（ｄ）では理解のために第１面Ｐ１と第２面Ｐ２も示している。図１０（ｃ）では部分１２がポリシリコンからなり、図１０（ｄ）では部分１２が窒化シリコンからなる。図１０（ｃ）の領域Ａ１に示すように、第２素子分離部２が第１素子分離部１にくい込んでおり、第２素子分離部２の端部は部分１２まで延在している。第２素子分離部２の端部は先端が丸くなっていることがわかる。これは、第２素子分離部２の溝を形成するにあたって半導体層１００のシリコンのエッチング条件を用いると、シリコンのエッチングレートとポリシリコンのエッチングレートが近いため、図１０（ｃ）の部分１２が削れてしまうためである。一方、図１０（ｄ）の領域Ａ２においては、第２素子分離部２の先端は部分１１と部分１２の境界に位置し、その先端は平坦な形状になっている。これは、図１０（ｄ）の部分１２の窒化シリコンはシリコンのエッチング条件ではあまりエッチングされないためである。
【００７６】
図１０（ｅ）および図１０（ｆ）は、例えば図１の第１素子分離部１と第２素子分離部２が接した部分を示した断面模式図である。図１０（ｅ）は図１０（ｃ）と、図１０（ｆ）は図１０（ｄ）と対応し、第１素子分離部１と第２素子分離部２とが、オフセットして接する場合を示している。こちらにおいても、領域Ａ３では第２素子分離部２の先端は尖っており、領域Ａ４では第２素子分離部２の先端は部分１２の近傍は平らで、溝１０の境界の近傍は尖っている。
【００７７】
（第７実施例）
撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、スマートフォン、車載カメラ、観測衛星などがあげられる。図１１に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
【００７８】
図１１において、１１０１はレンズの保護のためのバリアである。１１０２は被写体の光学像を撮像装置１１０４に結像させるレンズである。１１０３はレンズ１１０２を通った光量を可変するための絞りである。撮像装置１１０４には、上述の実施例のいずれかで説明した光電変換装置が用いられる。
【００７９】
１１０７は撮像装置１１０４より出力された画素信号に対して、補正やデータ圧縮などの処理を行い、画像信号を取得する信号処理部である。そして、図１１において、１１０８は撮像装置１１０４および信号処理部１１０７に、各種タイミング信号を出力するタイミング発生部、１１０９はデジタルスチルカメラ全体を制御する全体制御部である。１１１０は画像データを一時的に記憶する為のフレームメモリ部である。１１１１は記録媒体に記録または読み出しを行うためのインターフェース部である。１１１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。１１１３は外部コンピュータ等と通信する為のインターフェース部である。
【００８０】
なお、撮像システムは少なくとも撮像装置１１０４と、撮像装置１１０４から出力された画素信号を処理する信号処理部１１０７とを有すればよい。その場合、他の構成はシステムの外部に配される。
【００８１】
以上に説明した通り、撮像システムの実施例において、撮像装置１１０４には、実施例２の撮像装置が用いられる。このような構成によれば、デジタル化された撮像信号を正確に外部に出力することができる。
【００８２】
（第８実施例）
図１２（ａ）は、車戴カメラに関する撮像システムの一例を示したものである。撮像システム２０００は、撮像装置２０１０を有する。撮像装置２０１０には、上述の実施例のいずれかで説明した光電変換装置が用いられる。撮像システム２０００は、撮像装置２０１０により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０と、を有する。ここで、視差算出部２０４０や距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などによって実現されてもよい。また、これらの組合せによって実現されてもよい。
【００８３】
撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００８４】
本実施例では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図１２（ｂ）に、車両前方を撮像する場合の撮像システムを示した。また、上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００８５】
本実施例に記載の光電変換装置は、実施例にて説明したＣＭＯＳ型のイメージセンサに限定されず、少なくとも２つの受光素子（光電変換素子）が設けられた半導体装置に適用することが可能である。また、本実施例の半導体領域について、第１導電型をＰ型とし第２導電型をＮ型としたが、第１導電型をＮ型とし第２導電型をＰ型とすることもできる。
【符号の説明】
【００８６】
１０００  光電変換装置
１００  半導体層
Ｐ１  第１面
Ｐ２  第２面
Ｐ３  第３面
Ｐ４  第４面
ＰＤ１  第１光電変換素子
ＰＤ２  第２光電変換素子
１  第１素子分離部
２  第２素子分離部
Ｄ１  距離
【図１】
2019140251.tif 000003
【図２】
2019140251.tif 000004
【図３】
2019140251.tif 000005
【図４】
2019140251.tif 000006
【図５】
2019140251.tif 000007
【図６】
2019140251.tif 000008
【図７】
2019140251.tif 000009
【図８】
2019140251.tif 000010
【図９】
2019140251.tif 000011
【図１０】
2019140251.tif 000012
【図１１】
2019140251.tif 000013
【図１２】
2019140251.tif 000014