(57)【要約】【課題】短絡を抑制可能な配線基板を提供すること。【解決手段】配線基板１０は、基板本体１１と、基板本体１１の上面の第１配線２１（信号配線２１）及び第２配線２２（グランド配線２２）を備える配線層１２と、第１配線２１及び第２配線２２を覆うソルダーレジスト層３１と、ソルダーレジスト層３１の上面を覆う絶縁被膜３２と、を有している。導電性補強板５１は、導電性接着層５２を介して絶縁被膜３２の上面に接着される。ソルダーレジスト層３１は、導電性補強板５１の直下に第２配線２２の一部を露出する開口部３１Ｙを有する。絶縁被膜３２は、導電性補強板５１の直下に開口部３１Ｙと連通して第２配線２２の一部を露出する開口部３２Ｙを有する。【選択図】図１
2019179831.tif 000002
【特許請求の範囲】
【請求項１】
導電性接着層を介して導電性補強板が接着される配線基板であって、
基板本体と、
前記基板本体の上面の第１配線及び第２配線と、
前記第１配線及び前記第２配線を覆い、前記第２配線の一部を露出する第１開口部及び前記第１配線の一部を露出する欠損部を有するソルダーレジスト層と、
前記ソルダーレジスト層の上面の少なくとも一部及び前記欠損部の内壁と前記欠損部により露出する前記第１配線を覆い、前記第１開口部と連通して前記第２配線の一部を露出する第２開口部を有する絶縁被膜と、
を備え、
前記導電性補強板は、前記第１配線及び前記第２配線の少なくとも一部と、前記第１開口部及び前記第２開口部をまたぐように前記絶縁被膜の上面に接着されるものであること、
を特徴とする配線基板。
【請求項２】
前記導電性接着層を介して前記絶縁被膜の上面に接着された前記導電性補強板を備え、
前記第２配線は、前記第１開口部及び前記第２開口部の中の前記導電性接着層を介して前記導電性補強板と電気的に接続され、
前記第１配線は前記導電性補強板と電気的に絶縁されること
を特徴とする請求項１に記載の配線基板。
【請求項３】
前記ソルダーレジスト層は樹脂絶縁層であり、前記絶縁被膜はアルミナ絶縁層であることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記ソルダーレジスト層は樹脂絶縁層であり、前記絶縁被膜は絶縁性インク材であることを特徴とする請求項１又は２に記載の配線基板。
【請求項５】
前記絶縁被膜は、前記ソルダーレジスト層の上面全体を覆うことを特徴とする請求項１〜４の何れか１項に記載の配線基板。
【請求項６】
前記ソルダーレジスト層及び前記絶縁被膜は、電子部品を接続する接続パッドとして前記第１配線の一部を露出する開口部を有すること、を特徴とする請求項５に記載の配線
基板。
【請求項７】
前記絶縁被膜は、枠状に前記ソルダーレジスト層を覆うように形成され、
前記ソルダーレジスト層は、電子部品を接続する接続パッドとして前記第１配線の一部を露出する開口部を有すること、を特徴とする請求項１〜４の何れか１項に記載の配線基板。
【請求項８】
導電性接着層を介して導電性補強板が接着される配線基板の製造方法であって、
基板本体の上面に第１配線及び第２配線を形成する工程と、
前記基板本体の上面の第１配線及び第２配線と、
前記第１配線及び前記第２配線を覆い、前記第２配線の一部を露出する第１開口部を有するソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層の上面の少なくとも一部及び前記ソルダーレジスト層に生じる欠損部の内壁と前記欠損部により露出する前記第１配線を覆い、前記第１開口部と連通して前記第２配線の一部を露出する第２開口部を有する絶縁被膜を形成する工程と、
を備え、
前記導電性補強板は、前記第１配線及び前記第２配線の少なくとも一部と、前記第１開口部及び前記第２開口部をまたぐように前記絶縁被膜の上面に接着されるものであること、
を特徴とする配線基板の製造方法。
【請求項９】
前記導電性接着層を介して前記導電性補強板を前記絶縁被膜の上面に接着する工程を備え、
前記第２配線は、前記第１開口部及び前記第２開口部の中の前記導電性接着層を介して前記導電性補強板と電気的に接続され、
前記第１配線は前記導電性補強板と電気的に絶縁されること
を特徴とする請求項８に記載の配線基板の製造方法。
【請求項１０】
樹脂絶縁層により前記ソルダーレジスト層を形成し、アルミナ絶縁層により前記絶縁被膜を形成することを特徴とする請求項８又は９に記載の配線基板の製造方法。
【請求項１１】
樹脂絶縁層により前記ソルダーレジスト層を形成し、絶縁性インク材により前記絶縁被膜を形成することを特徴とする請求項８又は９に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、配線基板の製造方法に関する。
【背景技術】
【０００２】
従来、配線基板には、ＣＰＵ等の半導体素子を含む電子デバイスが搭載される。そして、このような電子デバイスを搭載する電子機器の薄型化にともない、配線基板も薄型化されている。そして、このような配線基板には、薄型化による反りの抑制等を目的とした補強板が接続される（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１２３８７４号公報
【特許文献２】特開２０１５−１７６９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、補強板として導電性を有するものが用いられる場合がある。そして、導電性を有する補強板を配線基板の配線パターン（例えばグランドパターン）と接続する場合がある。補強板は、導電性ペーストを介して配線基板のソルダーレジスト層上に接着されるとともに配線パターンと電気的に接続される。しかしながら、ソルダーレジスト層に不要な開口（ボイド）が生じ、その開口から接続を意図した配線パターンと異なる配線パターンが露出する場合がある。この場合、その配線パターンが導電性ペーストによって補強板と電気的に接続されるため、例えばグランドパターンと意図しない配線パターンとの間が短絡してしまう。このような短絡を抑制することが求められる。
【課題を解決するための手段】
【０００５】
開示の一観点によれば、配線基板は、導電性接着層を介して導電性補強板が接着される配線基板であって、基板本体と、前記基板本体の上面の第１配線及び第２配線と、前記第１配線及び前記第２配線を覆い、前記第２配線の一部を露出する第１開口部及び前記第１配線の一部を露出する欠損部を有するソルダーレジスト層と、前記ソルダーレジスト層の上面の少なくとも一部及び前記欠損部の内壁と前記欠損部により露出する前記第１配線を覆い、前記第１開口部と連通して前記第２配線の一部を露出する第２開口部を有する絶縁被膜と、を備え、前記導電性補強板は、前記第１配線及び前記第２配線の少なくとも一部と、前記第１開口部及び前記第２開口部をまたぐように前記絶縁被膜の上面に接着されるものである。
【０００６】
開示の別の一観点によれば、配線基板の製造方法は、導電性接着層を介して導電性補強板が接着される配線基板の製造方法であって、基板本体の上面に第１配線及び第２配線を形成する工程と、前記基板本体の上面の第１配線及び第２配線と、前記第１配線及び前記第２配線を覆い、前記第２配線の一部を露出する第１開口部を有するソルダーレジスト層を形成する工程と、前記ソルダーレジスト層の上面の少なくとも一部及び前記ソルダーレジスト層に生じる欠損部の内壁と前記欠損部により露出する前記第１配線を覆い、前記第１開口部と連通して前記第２配線の一部を露出する第２開口部を有する絶縁被膜を形成する工程と、を備え、前記導電性補強板は、前記第１配線及び前記第２配線の少なくとも一部と、前記第１開口部及び前記第２開口部をまたぐように前記絶縁被膜の上面に接着されるものである。
【発明の効果】
【０００７】
開示の一観点によれば、短絡を抑制可能な配線基板、配線基板の製造方法を提供できる。
【図面の簡単な説明】
【０００８】
【図１】第一実施形態の半導体装置の概略断面図。
【図２】第一実施形態の配線基板及び補強板を示す概略断面図。
【図３】半導体装置の概略平面図。
【図４】第一実施形態の配線基板のソルダーレジスト層を示す説明図。
【図５】比較例の配線基板のソルダーレジスト層を示す説明図。
【図６】ソルダーレジスト層の形成工程を示す説明図。
【図７】ソルダーレジスト層の形成工程を示す説明図。
【図８】ソルダーレジスト層の形成工程を示す説明図。
【図９】ソルダーレジスト層の形成工程を示す説明図。
【図１０】ソルダーレジスト層の形成工程を示す説明図。
【図１１】ソルダーレジスト層の形成工程を示す説明図。
【図１２】導電性補強板の接続工程を示す説明図。
【図１３】第二実施形態の半導体装置の概略断面図。
【図１４】第二実施形態の配線基板及び補強板を示す概略断面図。
【発明を実施するための形態】
【０００９】
以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している場合がある。
【００１０】
（第一実施形態）
以下、第一実施形態を図１〜図１２に従って説明する。
図１に示すように、半導体装置１は、配線基板１０、電子部品としての半導体素子４１、導電性補強板５１、導電性接着層５２を有している。
【００１１】
図１及び図３に示すように、配線基板１０は、長方形板状に形成されている。半導体素子４１は、配線基板１０に実装されている。導電性補強板５１は、導電性接着層５２を介して配線基板１０に接続されている。導電性補強板５１は、配線基板１０の辺に沿って枠状に形成されている。導電性補強板５１は、配線基板１０に実装された半導体素子４１を囲むように配設されている。
【００１２】
図１及び図２に示すように、配線基板１０は、基板本体１１、配線層１２、ソルダーレジスト層３１、絶縁被膜３２、配線層１４、ソルダーレジスト層１５を有している。
配線層１２は、基板本体１１の上面１１ａに形成されている。配線層１４は、基板本体１１の下面１１ｂに形成されている。配線層１２，１４の材料としては、例えば銅（Ｃｕ）等を用いることができる。
【００１３】
基板本体１１は、配線層１２と配線層１４とを相互に電気的に接続する構造を有していれば十分である。このため、基板本体１１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体１１の内部に配線層が形成される場合には、複数の配線層が絶縁層を介して積層され、絶縁層に形成されたビアと配線層によって上記配線層１２と配線層１４を電気的に接続する。内部に形成される配線層やビアの材料としては、たとえば銅や銅合金を用いることができる。絶縁層の材料としては、たとえばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。基板本体１１としては、例えばコア基板を有さないコアレス基板やコア基板を有するコア付きビルドアップ基板等を用いることができる。また、基板本体１１として、シリコン基板やセラミック基板等を用いてもよい。
【００１４】
配線層１２は、第１配線２１と第２配線２２とを備えている。第１配線２１は、例えば信号を伝達する配線（信号配線）である。以下の説明において、第１配線２１を信号配線２１と言う場合がある。第２配線２２は、例えばグランドに接続される配線（グランド配線）である。以下の説明において、第２配線２２をグランド配線２２と言う場合がある。
【００１５】
ソルダーレジスト層３１は、基板本体１１の上面と配線層１２の一部を覆うように設けられている。ソルダーレジスト層３１は、配線層１２の一部を露出する開口部３１Ｘ，３１Ｙを有している。開口部３１Ｘは、配線層１２の一部を接続パッド１６として露出する。開口部３１Ｙは、配線層１２のグランド配線２２の一部をグランドパッド１７として露出する。ソルダーレジスト層３１は、絶縁性を有する樹脂からなる樹脂絶縁層である。ソルダーレジスト層３１の材料としては、たとえばエポキシ樹脂やアクリル樹脂などを用いることができる。
【００１６】
なお、必要に応じて、ソルダーレジスト層３１の開口部３１Ｘ，３１Ｙから露出する配線層１２の表面にＯＳＰ処理を施してＯＳＰ膜を形成してもよい。また、開口部３１Ｘ，３１Ｙから露出する配線層１２の表面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線層１２の表面にＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層１２の表面にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部３１Ｘ、３１Ｙから露出する配線層１２（あるいは、配線層１２上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、各パッドとしてもよい。
【００１７】
絶縁被膜３２は、ソルダーレジスト層３１の上面を覆うように形成されている。絶縁被膜３２は、ソルダーレジスト層３１の開口部３１Ｘと連通して配線層１２の一部を露出する開口部３２Ｘと、ソルダーレジスト層３１の開口部３１Ｙと連通して配線層１２のグランド配線２２の一部を露出する開口部３２Ｙとを有している。絶縁被膜３２は、絶縁性を有するアルミナ（Ａｌ２Ｏ３）からなるアルミナ絶縁層である。なお、絶縁被膜３２として、シリコン酸化膜（ＳｉＯ２）を用いてもよい。
【００１８】
半導体素子４１は、バンプ４２により配線基板１０の接続パッド１６に接続されている。半導体素子４１は、配線基板１０に対してフリップチップ実装されている。半導体素子４１としては、たとえばＣＰＵ(Central Processing Unit)チップやＧＰＵ(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体素子４１としては、たとえばＤＲＡＭ(Dynamic Random Access Memory)チップ、ＳＲＡＭ(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、半導体素子４１として、ＣＰＵや他のデジタル回路やアナログ回路を含むシステムチップ、等を用いることができる。
【００１９】
バンプ４２としては、接続パッド１６上のバンプ、半導体素子４１のパッド上のバンプ、又は双方のバンプを用いることができる。バンプ４２としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）と金（Ａｕ）の合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００２０】
なお、配線基板１０に電子部品の一つである半導体素子４１を実装したが、これに限らず、他の電子部品（例えば、キャパシタ、インダクタ等）を配線基板１０に実装してもよい。また、複数の電子部品を配線基板１０に実装してもよい。配線基板１０（絶縁被膜３２）と半導体素子４１との間にアンダーフィル樹脂が充填されてもよい。アンダーフィル樹脂としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。
【００２１】
ソルダーレジスト層１５は、基板本体１１の下面と配線層１４の一部を覆うように形成されている。ソルダーレジスト層１５は、配線層１４の一部を外部接続パッド１８として露出する開口部１５Ｘを有している。ソルダーレジスト層１５の材料としては、たとえばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
【００２２】
外部接続パッド１８には、この配線基板１０をマザーボード等の実装基板（図示略）に実装する際に使用される外部接続端子が接続される。外部接続端子としては、例えば、はんだボール、はんだバンプ、リードピン、を用いることができる。
【００２３】
なお、必要に応じて、ソルダーレジスト層１５の開口部１５Ｘから露出する配線層１４の表面にＯＳＰ処理を施してＯＳＰ膜を形成してもよい。また、開口部１５Ｘから露出する配線層１４の表面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線層１４の表面にＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層１４の表面にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部１５Ｘから露出する配線層１４（あるいは、配線層１４上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
【００２４】
図１に示すように、導電性補強板５１は、導電性接着層５２を介して配線基板１０の絶縁被膜３２の上面に接着されている。導電性補強板５１は、配線層１２の信号配線２１及びグランド配線２２の少なくとも一部、ソルダーレジスト層３１の開口部３１Ｙ、及び絶縁被膜３２の開口部３２Ｙをまたぐように形成されたものである。導電性補強板５１は、例えば、Ｃｕ，Ｃｕ合金、鉄（Ｆｅ）、ステンレス等の板材からなる。本実施形態において、絶縁被膜３２は、例えばアルミナ絶縁層である。導電性補強板５１は、導電性接着層５２を介して絶縁被膜３２の上面に接着されている。
【００２５】
ソルダーレジスト層３１は、グランド配線２２の一部をグランドパッド１７として露出する開口部３１Ｙを有している。絶縁被膜３２は、ソルダーレジスト層３１の開口部３１Ｙと連通してグランド配線２２の一部のグランドパッド１７を露出する開口部３２Ｙを有している。
【００２６】
導電性接着層５２は、絶縁被膜３２と導電性補強板５１との間の接着層５２Ｐと、ソルダーレジスト層３１の開口部３１Ｙと絶縁被膜３２の開口部３２Ｙに形成された接続部５２Ｖとを備えている。接続部５２Ｖは、開口部３１Ｙ，３２Ｙの内部にあって、その開口部３１Ｙ，３２Ｙから露出するグランドパッド１７と接続される。従って、導電性補強板５１は、導電性接着層５２を介してグランド配線２２と接続される。導電性接着層５２は、例えば、導電性ペースト（例えばＡｇペースト）を硬化して形成される。
【００２７】
図１及び図２に示すように、導電性補強板５１は、配線基板１０のグランド配線２２と信号配線２１の少なくとも一部を覆うように配置されている。つまり、導電性補強板５１と配線基板１０の基板本体１１との間には、絶縁被膜３２と、ソルダーレジスト層３１と、少なくともグランド配線２２と信号配線２１の一部とが介在されている。
【００２８】
ここで、主要となる部材の大きさの一例を開示する。基板本体１１の厚さは、例えば０．７ｍｍである。導電性補強板５１の厚さは、例えば０．５ｍｍである。導電性接着層５２の厚さ（接着層５２Ｐの厚さ）は、例えば２０μｍである。絶縁被膜３２の厚さは、例えば１μｍである。ソルダーレジスト層３１の厚さは、例えば２０μｍである。
【００２９】
（作用）
（比較例）
先ず、比較例について、図５を用いて説明する。なお、上述した本実施形態と同じ部材については本実施形態と同じ符号を用いて説明する。
【００３０】
図５において、左部分は比較例の配線基板１００の一部平面図であり、右部分は導電性補強板５１と信号配線２１及びグランド配線２２の接続を示す一部断面図である。
図５に示すように、配線基板１００のソルダーレジスト層１０１は、単一の樹脂絶縁層である。ソルダーレジスト層１０１の開口部１０１Ｙによりグランド配線２２の一部がグランドパッド１７として露出され、そのグランドパッド１７に導電性接着層５２を介して導電性補強板５１が接続されている。
【００３１】
ソルダーレジスト層１０１は、例えば、液状又はペースト状の絶縁性樹脂を塗布し、それを硬化して形成される。このソルダーレジスト層１０１には、欠損部（ボイド）１０１Ｅが生じ、その欠損部１０１Ｅによって意図しない部分で信号配線２１が露出する場合がある。図４に示すように、導電性補強板５１を接続する領域に欠損部１０１Ｅが生じると、欠損部１０１Ｅ内の導電性接着層５２が形成され、導電性補強板５１と信号配線２１とが接続される。導電性補強板５１は、ソルダーレジスト層１０１の開口部１０１Ｙに形成した導電性接着層５２の接続部５２Ｖによりグランド配線２２に接続される。従って、信号配線２１とグランド配線２２とが短絡される。
【００３２】
（本実施形態）
次に、本実施形態を説明する。
図４において、左部分は本実施形態の配線基板１０の一部平面図であり、右部分は導電性補強板５１と信号配線２１及びグランド配線２２の接続を示す一部断面図である。
【００３３】
図４に示すように、本実施形態では、ソルダーレジスト層３１の上面の全体が、絶縁被膜３２により覆われている。ソルダーレジスト層３１は、例えば樹脂絶縁層であり、絶縁被膜３２は、例えばアルミナ絶縁層である。ソルダーレジスト層３１には、意図しない位置にて欠損部３１Ｅが生じる。絶縁被膜３２は、ソルダーレジスト層３１の上面の全体を覆うように形成されている。従って、絶縁被膜３２は、ソルダーレジスト層３１に生じた欠損部３１Ｅの内部に形成され、その欠損部３１Ｅの内面、及び欠損部３１Ｅによって露出する信号配線２１を覆う。このため、導電性接着層５２が欠損部３１Ｅの内部に充填されても、その導電性接着層５２と信号配線２１との間に絶縁被膜３２が介在するため、導電性補強板５１と信号配線２１との接続が防止される。このように、信号配線２１とグランド配線２２との間の短絡が抑制される。
【００３４】
（製造方法）
次に、本実施形態の配線基板１０、半導体装置１の製造方法について説明する。
なお、ここでは、図１及び図２に示すソルダーレジスト層３１及び絶縁被膜３２の形成と、導電性補強板５１の接着について説明する。また、説明の便宜上、最終的に配線基板１０、半導体装置１の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
【００３５】
図６〜図１１は、ソルダーレジスト層３１及び絶縁被膜３２の形成工程を示し、図１２は、導電性補強板５１の接続工程を示す。なお、図６〜図１２において、左部分は各工程における部材の一部平面図であり、右部分は各工程における部材の一部断面図である。
【００３６】
図６に示すように、配線層１２（信号配線２１及びグランド配線２２）を覆うソルダーレジスト層３１を形成する。ソルダーレジスト層３１は、信号配線２１を被覆するように形成される。また、ソルダーレジスト層３１は、グランド配線２２の一部を露出する開口部３１Ｙを有するように形成される。ソルダーレジスト層３１は、例えば、液状やペースト状の感光性樹脂を塗布し、当該樹脂をフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。なお、図６には、信号配線２１を覆うソルダーレジスト層３１に欠損部（ボイド）３１Ｅが生じた場合を示している。
【００３７】
図７に示すように、ソルダーレジスト層３１の上面を覆う絶縁被膜３２を形成する。上述したように、絶縁被膜３２は、例えばアルミナ絶縁層であり、スパッタ法により得られる。スパッタ法を用いることにより、ソルダーレジスト層３１に生じた欠損部３１Ｅの内面及びその欠損部３１Ｅより露出する信号配線２１を、絶縁被膜３２により覆うことができる。なお、絶縁被膜３２を例えばシリコン酸化膜とした場合、例えばＴＥＯＳを用いて形成することができる。
【００３８】
図８に示すように、絶縁被膜３２を覆うレジスト層２０１を形成する。レジスト層２０１は、絶縁被膜３２を部分的に除去する工程におけるマスクとして機能するものが用いられる。このレジスト層２０１としては、例えば、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁被膜３２の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記レジスト層を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層を形成することができる。
【００３９】
図９に示すように、開口部２０１Ｙを形成する。開口部２０１Ｙは、ソルダーレジスト層３１の開口部３１Ｙの位置に対応して形成される。この開口部２０１Ｙは、レジスト層２０１となるレジストを露光・現像によりパターニングして形成することができる。
【００４０】
図１０に示すように、ソルダーレジスト層３１の開口部３１Ｙ内の絶縁被膜３２を除去し、絶縁被膜３２に開口部３２Ｙを形成する。絶縁被膜３２は、例えばアルミナ絶縁層であり、例えばイオンミリング（ion milling）によりレジスト層２０１の開口部２０１Ｙから露出する絶縁被膜３２を除去することにより、開口部３２Ｙを形成することができる。なお、絶縁被膜３２を例えばシリコン酸化膜とした場合、例えばイオンミリングやドライエッチングにより開口部３２Ｙを形成することができる。
【００４１】
図１１に示すように、レジスト層２０１（図１０参照）を除去する。これにより、ソルダーレジスト層３１と絶縁被膜３２とを有する配線基板１０が完成する。
図１２に示すように、配線基板１０に、導電性接着層５２を介して導電性補強板５１を接着する。例えば、導電性補強板５１の下面に導電性ペーストを塗布し、その導電性ペーストを絶縁被膜３２に向けて導電性補強板５１を配線基板１０に向けて横圧する。これにより、導電性ペーストが絶縁被膜３２及びソルダーレジスト層３１の開口部３２Ｙ，３１Ｙの内部と、欠損部３１Ｅを覆う絶縁被膜３２の凹部内に充填される。その後、例えば加熱によって導電性ペーストを硬化させることで、導電性接着層５２が形成される。そして、絶縁被膜３２及びソルダーレジスト層３１の開口部３２Ｙ，３１Ｙの内部の接続部５２Ｖを有する導電性接着層５２により、導電性補強板５１がグランド配線２２に接続される。
【００４２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）配線基板１０は、基板本体１１と、基板本体１１の上面の配線層１２と、配線層１２を覆うソルダーレジスト層３１と、ソルダーレジスト層３１の上面を覆う絶縁被膜３２とを有している。導電性補強板５１は、導電性接着層５２を介して絶縁被膜３２の上面に接着される。配線層１２は、少なくとも一部が導電性補強板５１の直下に配設される第１配線２１（信号配線２１）及び第２配線２２（グランド配線２２）を備える。ソルダーレジスト層３１は、導電性補強板５１の直下に第２配線２２の一部を露出する開口部３１Ｙを有する。絶縁被膜３２は、導電性補強板５１の直下に開口部３１Ｙと連通して第２配線２２の一部を露出する開口部３２Ｙを有する。
【００４３】
絶縁被膜３２は、ソルダーレジスト層３１の上面の全体を覆うように形成されている。ソルダーレジスト層３１に意図しない位置に欠損部３１Ｅが生じた場合、絶縁被膜３２は、ソルダーレジスト層３１に生じた欠損部３１Ｅの内部に形成され、その欠損部３１Ｅの内面、及び欠損部３１Ｅによって露出する信号配線２１を覆う。このため、導電性接着層５２が欠損部３１Ｅの内部に充填されても、その導電性接着層５２と信号配線２１との間に絶縁被膜３２が介在するため、導電性補強板５１と信号配線２１との接続が防止される。このように、欠損部３１Ｅによる信号配線２１とグランド配線２２との間の短絡を防止できる。
【００４４】
（２）絶縁被膜３２はアルミナ絶縁膜である。このような絶縁被膜３２により、ソルダーレジスト層３１の上面全体を覆うことができる。このため、導電性補強板５１の直下以外でソルダーレジスト層３１に生じる欠損部３１Ｅによる配線層１２の露出を抑制できる。また、この絶縁被膜３２は、薄い（例えば、１μｍ）ため、ソルダーレジスト層３１と絶縁被膜３２とを合わせた膜厚の増加を抑制できる。
【００４５】
（第二実施形態）
以下、第二実施形態を図１３〜図１４に従って説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部又は全てを省略する。
【００４６】
図１３及び図１４に示すように、半導体装置１Ａは、配線基板１０Ａ、電子部品としての半導体素子４１、導電性補強板５１、導電性接着層５２を有している。配線基板１０Ａは、第一実施形態の配線基板１０Ａと同様の形状に形成されている。
【００４７】
配線基板１０Ａは、配線基板１０Ａは、基板本体１１、配線層１２、ソルダーレジスト層３１、絶縁被膜３２Ａ、配線層１４、ソルダーレジスト層１５を有している。
ソルダーレジスト層３１は、基板本体１１の上面と配線層１２の一部を覆うように設けられている。配線層１２は、第１配線２１（信号配線２１）と第２配線２２（グランド配線２２）とを含む。本実施形態において、絶縁被膜３２Ａは、導電性補強板５１に対応する領域であり、接続された導電性補強板５１の直下のソルダーレジスト層３１の領域を覆うように形成されている。
【００４８】
ソルダーレジスト層３１は、絶縁性を有する樹脂からなる樹脂絶縁層である。ソルダーレジスト層３１の材料としては、たとえばエポキシ樹脂やアクリル樹脂などを用いることができる。絶縁被膜３２Ａは、絶縁性インク材からなる絶縁層である。絶縁性インク材としては、例えば、レーザマーキング等に用いられる印刷インク、配線基板１０Ａに形成される文字やシンボル等のための印刷文字インク、等を用いることができる。このような絶縁被膜３２Ａは、例えば、スクリーン印刷法やインクジェット法等を用いて形成することができる。
【００４９】
ソルダーレジスト層３１は、配線層１２の一部、具体的には信号配線２１の一部を接続パッド１６として露出する開口部３１Ｘと、配線層１２の一部、具体的にはグランド配線２２の一部をグランドパッド１７として露出する開口部３１Ｙとを有している。
【００５０】
絶縁被膜３２Ａは、ソルダーレジスト層３１の開口部３１Ｙと連通し、グランドパッド１７を露出する開口部３２Ｙを有している。
図１３に示すように、導電性補強板５１は、導電性接着層５２を介して絶縁被膜３２Ａの上面に接続されている。本実施形態において、絶縁被膜３２Ａは、絶縁性インク材からなる。
【００５１】
（作用）
本実施形態において、絶縁被膜３２Ａは、第一実施形態と同様に、ソルダーレジスト層３１に生じた欠損部３１Ｅ（図４参照）を覆う、つまり欠損部３１Ｅにより露出する信号配線２１を覆うことができる。このため、信号配線２１とグランド配線２２との間の短絡を低減することができる。
【００５２】
また、絶縁被膜３２Ａは、絶縁性インク材を用いて形成される。このような絶縁被膜３２Ａは、スクリーン印刷法やインクジェット法等を用いて形成することができる。このため、絶縁被膜３２Ａを容易に形成できる。
【００５３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）配線基板１０Ａは、第１配線２１（信号配線２１）及び第２配線２２（グランド配線２２）を覆うソルダーレジスト層３１と、ソルダーレジスト層３１の上面の一部を覆う絶縁被膜３２Ａとを備えている。絶縁被膜３２Ａは、ソルダーレジスト層３１に生じた欠損部を覆う、つまり欠損部により露出する信号配線２１を覆うことができる。このため、信号配線２１とグランド配線２２との間の短絡を低減することができる。
【００５４】
（２−２）絶縁被膜３２Ａは、絶縁性インク材を用いて形成される。このような絶縁被膜３２Ａは、スクリーン印刷法やインクジェット法等を用いて形成することができる。このため、絶縁被膜３２Ａを容易に形成できる。
【００５５】
尚、上記各実施形態は、以下の態様で実施してもよい。
・第一実施形態において、絶縁被膜３２を、ソルダーレジスト層３１の一部、具体的には導電性接着層５２を介して導電性補強板５１が接続される領域を覆うように形成してもよい。
【００５６】
・上記の第二実施形態において、絶縁被膜３２Ａは、第一実施形態と同様に、ソルダーレジスト層３１の上面の全体を覆うように形成されてもよい。
・上記各実施形態に対して、絶縁被膜３２，３２Ａとしては、ソルダーレジスト層３１に生じる欠損部（ボイド）を覆うことができればよく、例えば、エポキシ樹脂などの熱硬化性樹脂を用いることができる。このように、ソルダーレジスト層３１と絶縁被膜３２，３２Ａとを備える構成とすることで、グランド配線２２以外の配線が露出し難くなり、グランド配線２２との間の短絡を低減することができる。
【００５７】
・上記各実施形態では、導電性補強板５１が接着される配線基板１０，１０Ａについて例示したが、配線基板としては導電性接着層５２により導電性補強板５１を含むものとすることもできる。
【符号の説明】
【００５８】
１０，１０Ａ  配線基板
１１  基板本体
１２  配線層
１６  接続パッド
１７  グランドパッド
２１  第１配線（信号配線）
２２  第２配線（グランド配線）
３１  ソルダーレジスト層
３２，３２Ａ  絶縁被膜
３１Ｙ  開口部
３２Ｙ  開口部
５１  導電性補強板
５２  導電性接着層
【図１】
2019179831.tif 000003
【図２】
2019179831.tif 000004
【図３】
2019179831.tif 000005
【図４】
2019179831.tif 000006
【図５】
2019179831.tif 000007
【図６】
2019179831.tif 000008
【図７】
2019179831.tif 000009
【図８】
2019179831.tif 000010
【図９】
2019179831.tif 000011
【図１０】
2019179831.tif 000012
【図１１】
2019179831.tif 000013
【図１２】
2019179831.tif 000014
【図１３】
2019179831.tif 000015
【図１４】
2019179831.tif 000016