(57)【要約】【課題】  画素表示領域の境界線の側辺が１本の直線のみからなる形状ではない異形表示パネルにおいて、走査線の位置によらず単位駆動回路から次段の単位駆動回路への信号の入力タイミングを一定にして、表示不良を抑制することを目的とする。【解決手段】  ゲート配線３と境界線１ａとが交差する鋭角ないし直角（鈍角では無い）角度θが大きいほど、ゲートの単位駆動回路の配線１３の幅を狭くする。または、迂回パターンを設けることにより配線長を長くする。【選択図】図２
2019035891.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上のゲート配線と、
前記ゲート配線と交差するソース配線と、
前記ゲート配線と接続または一体形成されるゲート電極と、前記ソース配線と接続または一体形成されるソース電極とを有するスイッチング素子と、
前記スイッチング素子と接続する画素電極と、を有する表示領域と、
前記ゲート配線に各々接続する単位駆動回路と、
前記単位駆動回路と各々隣接する他の単位駆動回路との間に信号を入出力する配線と、を有し、
前記表示領域の境界線は曲線、または複数の直線を接続する屈曲点を有するものであって、
第１の単位駆動回路と接続するゲート配線と前記境界線とが交差する第１の角度が、
第２の単位駆動回路と接続するゲート配線と前記境界線とが交差する第２の角度よりも大きく、
前記第１の単位駆動回路と接続する配線の第１の幅が、
前記第２の単位駆動回路と接続する配線の第２の幅よりも小さいことを特徴とする表示装置。
【請求項２】
基板と、
前記基板上のゲート配線と、
前記ゲート配線と交差するソース配線と、
前記ゲート配線と接続または一体形成されるゲート電極と、前記ソース配線と接続または一体形成されるソース電極とを有するスイッチング素子と、
前記スイッチング素子と接続する画素電極と、を有する表示領域と、
前記ゲート配線に各々接続する単位駆動回路と、
前記単位駆動回路と各々隣接する他の単位駆動回路との間に信号を入出力する配線と、を有し、
前記表示領域の境界線は曲線、または複数の直線を接続する屈曲点を有するものであって、
第１の単位駆動回路と接続するゲート配線と前記境界線とが交差する第１の角度が、
第２の単位駆動回路と接続するゲート配線と前記境界線とが交差する第２の角度よりも大きく、
前記第１の単位駆動回路と前記第１の単位駆動回路に隣接する単位駆動回路との間の前記配線は迂回していることを特徴とする表示装置。
【請求項３】
前記第１の単位駆動回路と前記第１の単位駆動回路に隣接する単位駆動回路との間の前記配線の長さと、前記第２の単位駆動回路と前記第２の単位駆動回路に隣接する単位駆動回路との間の前記配線の長さとは、
等しいことを特徴とする請求項２に記載の表示装置。
【請求項４】
基板と、
前記基板上のゲート配線と、
前記ゲート配線と交差するソース配線と、
前記ゲート配線と接続または一体形成されるゲート電極と、前記ソース配線と接続または一体形成されるソース電極とを有するスイッチング素子と、
前記スイッチング素子と接続する画素電極と、を有する表示領域と、
前記ゲート配線に各々接続する単位駆動回路と、
前記単位駆動回路と各々隣接する他の単位駆動回路との間に信号を入出力する配線と、を有し、
前記表示領域の境界線は曲線、または複数の直線を接続する屈曲点を有するものであって、
第１の単位駆動回路と接続するゲート配線と前記境界線とが交差する第１の角度が、
第２の単位駆動回路と接続するゲート配線と前記境界線とが交差する第２の角度よりも大きく、
前記第１の単位駆動回路と前記第１の単位駆動回路に隣接する単位駆動回路との間の前記配線には並列接続する容量が形成されていることを特徴とする表示装置。
【請求項５】
前記第２の単位駆動回路と前記第２の単位駆動回路に隣接する単位駆動回路との間の前記配線にも並列接続する容量が形成されており、
当該容量は、前記第１の単位駆動回路と前記第１の単位駆動回路に隣接する単位駆動回路との間の前記配線に並列接続する容量よりも大きいことを特徴とする請求項４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、矩形でない異型の表示パネルを有する表示装置に関するものである。
【背景技術】
【０００２】
今日、液晶、エレクトロルミネセンス、電気泳動等の原理を利用した薄型で平面形状の表示パネルは表示装置として多く使用されている。これらの表示装置の代表である液晶表示装置は、薄型および軽量だけでなく、低電圧駆動できるという特徴を有している。
【０００３】
特に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）型液晶表示装置は、アレイ基板上の各画素にスイッチング素子であるＴＦＴが設けられ、各画素が独立して液晶層を駆動する電圧を保持することができる。そのため、クロストークの少ない高画質な表示が可能である。また、各画素には、薄膜トランジスタ（以下、「ＴＦＴ」という）のＯＮおよびＯＦＦを制御する走査配線としてのゲート配線と、画像データ入力用の信号配線としてのソース配線が設けられている。なお、各画素は、通常はゲート配線とソース配線に囲まれた領域が対応し、複数の画素からなる表示領域が表示装置の表示部に対応する。
【０００４】
ゲート配線とソース配線は各々、ゲート駆動回路とソース駆動回路とに接続されており、各駆動回路から各配線に信号電圧が供給される。通常、各駆動回路はＩＣをアレイ基板に実装することにより形成するが、最近ではゲート駆動回路をアレイ基板上に形成することもある。（特許文献１）このような形態を駆動回路内蔵と称することもあり、アレイ基板上のＴＦＴや配線を形成する製造工程によってゲート駆動回路も形成することになる。
【０００５】
ゲート駆動回路は各ゲート配線が表示領域外に延びた先に形成されており、さらに通常は表示領域の境界線に沿って配設される。ゲート駆動回路には各ゲート配線と各々接続するシフトレジスタも含まれるが、表示領域が矩形の場合における各シフトレジスタは、表示領域の境界線と平行な直線上に乗るように配設される。
【０００６】
また、ゲート駆動回路は各ゲート配線と各々接続するシフトレジスタ等の素子に加えて、各シフトレジスタ間の信号を伝達するための配線も有する。そのため表示領域が矩形の場合、各シフトレジスタ間の距離は互いに等しく、各シフトレジスタ間の配線長も互いに等しい。
【０００７】
一方で近年、薄型表示装置が主流になるにつれて、要求される製品の機能および形態も多様化している。表示領域の形状も従来の正方形または長方形のような矩形形状ではない異型、例えば円形、楕円形、または矩形以外の多角形等の様々な非矩形形状の表示領域を有する薄型表示装置の要求が生じている。このような要求がある表示装置として、例えば、携帯端末用表示装置、および車載用表示装置がある。
【０００８】
上記のような異型の表示装置においても駆動回路内蔵によりゲート駆動回路を構成する場合がある。この場合においても、ゲート駆動回路はゲート配線が表示領域外に延びた先に形成されており、さらにシフトレジスタ等の単位駆動回路も表示領域の境界線に沿ってゲート配線ごとに各々配設される。（特許文献２）
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１９３３４０号公報
【特許文献２】特開２００９−１２２６３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
表示に寄与する領域内において隣接するゲート配線同士の間隔は各画素のサイズとも関連するため、表示領域内の各画素のサイズが同一であれば、互いに隣接するゲート配線間の間隔も全て同一となる。したがって、上述のように各シフトレジスタが表示領域の境界線に沿って配設されている場合においても、表示領域が矩形や台形のように少なくとも側辺が直線である形状を有しており、ゲート配線が当該側辺と交わるような場合には、各シフトレジスタ間の距離は互いに同一となる。
【００１１】
しかし、異形表示パネルにおいて例えば、表示領域の境界線の一部である当該側辺が曲線を有する場合はその限りではない。あるいは、当該側辺に曲線を含まない形状であっても、例えば多角形のように側辺が直線と直線同士を結ぶ屈曲部とを有する場合でもその限りではない。
【００１２】
それらの場合においては、各ゲートの単位駆動回路間を結ぶ配線長がパネル位置によって変わるため、単位駆動回路から次段の単位駆動回路への駆動伝達信号の遅延の起こり方に差が生じることとなる。その結果、表示にムラが生じる等の不良が生じる。
【００１３】
本発明は上記の課題を解消するためになされたもので、画素表示領域の境界線の側辺が１本の直線のみからなる形状ではない表示パネルにおいて、走査線の位置によらず単位駆動回路から次段の単位駆動回路への信号の入力タイミングを一定にして、表示不良を抑制することを目的とする。
【課題を解決するための手段】
【００１４】
本特許に係る表示装置は、基板と、前記基板上のゲート配線と、前記ゲート配線と交差するソース配線と、前記ゲート配線と接続または一体形成されるゲート電極と、前記ソース配線と接続または一体形成されるソース電極とを有するスイッチング素子と、前記スイッチング素子と接続する画素電極と、を有する表示領域と、前記ゲート配線に各々接続する単位駆動回路と、前記単位駆動回路と各々隣接する他の単位駆動回路との間に信号を入出力する配線と、を有し、前記表示領域の境界線は曲線、または複数の直線を接続する屈曲点を有するものであって、第１の単位駆動回路と接続するゲート配線と前記境界線とが交差する第１の角度が、第２の単位駆動回路と接続するゲート配線と前記境界線とが交差する第２の角度よりも大きく、前記第１の単位駆動回路と接続する配線の第１の幅が、前記第２の単位駆動回路と接続する配線の第２の幅よりも小さいことを特徴とする表示装置である。
【発明の効果】
【００１５】
上記の発明によれば、画素表示領域の境界線の側辺が１本の直線のみからなる形状でない表示パネルにおいて、ゲートの単位駆動回路間の駆動信号の入力タイミングのズレを一定に揃えることができるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１に係る液晶表示パネルのＴＦＴアレイ基板の平面図である。
【図２】図１の一部拡大図である。
【図３】ＴＦＴアレイ基板の画素の断面図である。
【図４】駆動回路の回路図である。
【図５】比較例のＴＦＴアレイ基板の平面図である。
【図６】走査線のタイミングチャート図である。
【図７】変形例のＴＦＴアレイ基板の平面図である。
【図８】実施の形態２に係る駆動回路間の配線である。
【図９】実施の形態３に係る遅延回路を含む駆動回路である。
【発明を実施するための形態】
【００１７】
実施の形態１．
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る液晶表示パネルのアレイ基板の平面図である。図２は、図１の一部領域の拡大平面図である。図３は図２で示す画素における液晶表示パネルの断面図である。
【００１８】
図３に示すように、液晶表示パネルは、液晶表示装置に用いられる表示パネルである。液晶表示装置は、光源装置としてのバックライト（図示省略）と、バックライトの出射面側に配置された液晶表示パネルとを備えている。
【００１９】
図１から図３に示すように、液晶表示パネルは、第１基板としてのＴＦＴアレイ基板５、第２基板としての対向基板８、および２つの基板の間に封入される液晶層ＬＣを備えている。ＴＦＴアレイ基板５および対向基板８は互いに対向して配置され、ＴＦＴアレイ基板５とＣＦ基板８との間に液晶層ＬＣが封止されている。図示しないが、通常は各基板と液晶層との間に液晶分子を配向させる配向膜を形成する。対向基板８は共通電位が入力される共通電極２３を備えており、図示しないがカラーフィルタを形成することもある。ＴＦＴアレイ基板５は、絶縁性基板９、複数のゲート配線３、複数のソース配線４、ＴＦＴ４０、表示領域１、および共通配線２１を備えている。さらに、ＴＦＴアレイ基板５は、ＴＦＴ４０と接続する画素電極１７も備えており、この画素電極１７と共通電極２３との間の電界により液晶層ＬＣ中の液晶分子が駆動されて表示に寄与する。
【００２０】
図１と図２に示すように、表示領域１は表示装置の表示部に相当する領域であって、非矩形形状、例えば楕円形形状に形成されており、ＴＦＴアレイ基板５および対向基板８は、非矩形形状、例えば六角形形状に形成されている。表示領域１の輪郭は境界線１ａにて示されている。境界線１ａは、曲線を有するか、または多角形のように複数の直線を接続する屈曲点を有しているが、図１においては曲線を有している形態を示している。
【００２１】
表示領域１内では、画像の表示単位となる画素２がゲート配線３とソース配線４との交差によって規定され、複数の画素２がマトリックス状に配置されている。各画素２には、画素電極１７に表示電圧を供給するスイッチング素子としてのＴＦＴ４０（図３参照）が配置されている。すなわち、ＴＦＴアレイ基板５には、ＴＦＴ４０と画素電極１７とが画素２ごとに配置されている。なお、図１では図面を見やすくするために、対向基板８の図示を省略している。
【００２２】
図１、図２からわかるように、表示領域１の境界線１ａとゲート配線３とが交差する角度θはゲート配線３の位置により異なる。後で説明するが、具体的にはθｍ＜θｎである。ここで、表示領域１の境界線１ａとゲート配線３とが交差する場合において直交を除くと、交差する角度として鋭角と鈍角がありうるが、本実施の形態における交差角θとは鋭角または直角を指すものとする。また、角度には回転方向に伴う正負の区別はせず、絶対値として考えるものとする。角度θの説明のため、図２において表示領域１の境界線１ａ上に位置するある点の接線成分Ｒも示した。さらに、表示領域１の境界線１ａの接線成分Ｒをゲート配線３が延びる方向の成分Ｒｇと、当該成分Ｒｇと垂直方向の成分Ｒｓとに分離して示している。この成分Ｒｇ、Ｒｓの比率Ｒｇ／Ｒｓは角度θと同様、各ゲート配線３の位置により異なるが、その影響については後に説明する。
【００２３】
次に、図から表示領域１内の画素２の構造について説明する。絶縁性基板９には、例えばガラス基板または石英基板など、透過性を有する基板が用いられる。絶縁性基板９上に、図１の紙面において左右方向に延びる複数のゲート配線３が、Ａｌ、Ｃｕ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ、Ｔａ等の金属層により設けられている。
【００２４】
絶縁性基板９上に、ゲート配線３と交差するように、図１の紙面において上下方向に延びる複数のソース配線４が設けられている。ゲート配線３とソース配線４との交差位置の周辺領域の各々には、スイッチング素子としてのＴＦＴ４０が設けられている。なお、ゲート配線３と交差するように、図１の紙面において上下方向に延びる複数のソース配線４が設けられ、ゲート配線３とソース配線４とは互いに交差するが、これらは絶縁膜ＰＳＶ１を介して交差している。
【００２５】
ゲート配線３と接続または一体形成されるゲート電極１０上には絶縁膜ＰＳＶ１を介して半導体層１５が形成され、半導体層１５上に対向するようにしてソース配線４と接続または一体形成されるソース電極１１とドレイン電極１８とが形成されている。これらの構造によりＴＦＴ４０が形成される。つまり、ＴＦＴ４０はゲート電極１０、半導体層１５、ソース電極１１、ドレイン電極１８を有している。画素電極１７がＴＦＴ４０上に絶縁膜ＰＳＶ２を介して形成される。画素電極１７は絶縁膜ＰＳＶ２のスルーホールを介してドレイン電極１８と接続することにより、ＴＦＴ４０と接続する。
【００２６】
ＴＦＴ４０はゲート配線３とゲート電極２に走査信号が入力されている間にオン状態となり、これによりソース配線４に印加される画像信号電圧はソース電極１１とドレイン電極１８を介して画素電極１７に伝達される。さらに、画素電極１７は絶縁膜ＰＳＶ１、ＰＳＶ２を介して共通配線２１と重なることにより両者間に容量を形成する。
【００２７】
次に、図を用いて表示領域１の外の領域である周辺領域について説明する。表示領域１の周辺領域には、複数の画素２に共通電位を供給する共通配線２１が配置されている。共通配線２１は、ゲート配線３と同じ金属膜で構成されている。共通配線２１は表示領域１の周辺領域内にある共通端子２２に接続され、共通端子２２には共通配線２１の電位が一定になるような共通電位が印加される。共通配線２１から画素２へは金属配線またはＩＴＯなどの透明電極により共通電位が供給される。なお、対向基板８の共通電極２３にも同様に共通電位が入力される。
【００２８】
ＴＦＴアレイ基板５における表示領域１の外側の領域、より具体的には、図１の紙面において表示領域１の下側および左側には、ソース駆動回路６およびゲート駆動回路７が配置されている。ソース駆動回路６およびゲート駆動回路７は、ソース配線４およびゲート配線３にそれぞれ接続されている。
【００２９】
ここでゲート駆動回路７は、各ゲート配線３と接続する単位駆動回路１２を複数含んでおり、各ゲート配線３に順次走査信号を印加するように構成されている。ここで、ゲートの単位駆動回路１２間の結線概念図を図４に示す。なお、図４ではゲート駆動回路１２をシフトレジスター（S/R）にて構成した場合で示している。図面上でシフトレジスターの左側からの入力は、駆動用の電源、VH、ＶL、クロック信号、クリア信号に相当するが、本発明とは直接関係しないのでまとめて図示している。
【００３０】
図４において、Ｘ段目のゲート配線に接続する単位駆動回路１２を単位駆動回路１２Ｘ、次段となるＸ＋１段目のゲート配線に接続する単位駆動回路を単位駆動回路１２Ｘ＋１とすると、単位駆動回路１２Ｘから単位駆動回路１２Ｘ＋１には接続配線１３ｂを介して次段のスタート信号が出力されることを示している。また逆に、単位駆動回路１２Ｘ＋１から単位駆動回路１２Ｘには、接続配線１３ａを介して前段をリセットさせるための信号が出力される。
【００３１】
つまり、各単位駆動回路１２間にはこれらの信号を伝達するために、両者を接続するための配線１３が形成されている。ここで、発明に係る形態との比較例として、図５に液晶表示パネルの一部拡大図を示す。
【００３２】
図５では、各配線１３の幅が全て同一である形態を示している。図２からも明らかなように、ｍ段目のゲート配線と接続する単位駆動回路１２ｍとｍ＋１段目のゲート配線と接続する単位駆動回路１２ｍ＋１との間の距離は、ｎ段目のゲート配線と接続する単位駆動回路１２ｎとｎ＋１段目のゲート配線と接続する単位駆動回路１２ｎ＋１との間の距離よりも長い。これは、図２で示したように表示領域１の境界における曲線部の接線成分Ｒをゲート配線方向成分Ｒｇとその垂直方向成分Ｒｓとに分解した場合、ｍ段目の方がｎ段目よりも成分比Ｒｇ／Ｒｓが大きいことによるものである。このような違いは、ゲート配線３と交差する境界線１ａが曲線を有するか、または例えば多角形のように複数の直線を接続する屈曲点を有している場合に生じうる。
【００３３】
図２において図示した交差角度θを用いて言い換えれば、ゲート配線３と境界線１ａとが交差する鋭角ないし直角（鈍角では無い）角度θがｎ段目よりもｍ段目の方が小さい（θｎ＞θｍ）ことによるものである。
【００３４】
したがって、ゲート配線のｍ段目とｎ段目とでは、次段との単位駆動回路１２間の距離が異なるため、その伝達速度も異なってしまう。その信号伝達の違いを示したのが、図６である。
【００３５】
図６は、ｎ段目、ｎ＋１段目、ｍ段目、ｍ＋１段目の各ゲート配線に走査信号が出力されるタイミングを示した図であり、横軸は経過時間を示している。ｍ段目の走査信号が立ち下がってからｍ＋１段目の走査信号が立ち上がるまでの時間ｔｍは、ｎ段目の走査信号が立ち下がってからｎ＋１段目の走査信号が立ち上がるまでの時間ｔｎよりも長い。これは、各単位駆動回路１２間の距離の違いにより、配線１３の長さとともに電気的抵抗も異なるためと考えられる。
【００３６】
本実施の形態１に示す表示パネルにおいては、図１、図２に示すように、各ゲートの単位駆動回路１２間を結ぶ配線１３の幅をゲートの単位駆動回路の位置によって変更させた形状とすることを特徴としている。
【００３７】
具体的には図１、図２において示すように、表示領域１の境界における曲線部の接線成分をゲート配線方向成分Ｒｇとその垂直方向成分Ｒｓとに分解した場合において、それらの比率Ｒｇ／Ｒｓがより高い領域である第２の単位駆動回路１２ｍと次段の間の配線１３ｍの第２の幅Ｗｍと長さは、Ｒｇ／Ｒｓがより低い領域である第１の単位駆動回路１２ｎと次段の間の配線１３ｎの第１の幅Ｗｎと長さよりも各々大きくなるように構成している。
【００３８】
言い換えれば、ゲート配線３と表示領域１の境界線１ａとの交差する角度がより小さい第２の角度であるような第２の単位駆動回路１２ｍと次段の間の配線１３ｍの第２の幅Ｗｍと長さは、ゲート配線３と表示領域１の境界線１ａとの交差する角度が第２の角度よりも大きい第１の角度であるような第１の単位駆動回路１２ｎと次段の間の配線１３ｎの第１の幅Ｗｎと長さよりも各々大きいことになる。
【００３９】
そして、このような構成とすることにより、各々の単位駆動回路間の配線１３の電気的抵抗値を同等にすることができるため、接続配線１３ｂを介して伝達されるＩｎ信号の入力タイミングも各々の単位駆動回路において一定とすることができ、表示不良を抑制することができる。なお、上述の大小関係は厳密に全てのゲート配線同士で成立しなければならないとは限らず、設計の裕度や製造の手間を考慮して一部のみ適宜調整してもよい。
【００４０】
本実施の形態１においては単位駆動回路間の配線１３の幅を適宜変更して各配線の電気的抵抗を等しくする方法を示したが、これ以外の方法を用いてもよい。図２では、ゲート配線３と境界線１ａとが交差する鋭角ないし直角（鈍角では無い）角度θにおいてθｎ＞θｍが成立する場合、配線１３の幅においてWm＞Wnとする形態を示した。一方、単位駆動回路１２ｎと次段の間の配線の電気的抵抗を相対的により高めるという意味では、単位駆動回路１２ｎと次段の間の配線の長さを長くしてもよい。この形態を図７に示す。
【００４１】
図７は、変形例に係る液晶表示パネルのアレイ基板の平面図の一部を拡大した平面図である。ゲートの第１の単位駆動回路１２ｎと次段を結ぶ配線は最短距離で配置されておらず、迂回パターンが設けられている。この迂回パターンを含む配線の長さをゲート単位駆動回路１２ｍと次段を結ぶ配線の長さと等しくすることにより、配線の幅を互いに等しくしたまま配線の電気的抵抗値の差を低減することができる。もちろん、実施の形態１と変形例を互いに組み合わせて最適となるように調整してもよい。
実施の形態２．
【００４２】
実施形態1ではゲートの単位駆動回路間の配線幅や配線の長さを変更した形態について説明したが、ゲートの単位駆動回路間の配線部に形成容量を設け、上記ゲートの単位駆動回路の位置によって配線の容量を変更させることでゲートの単位駆動回路間のインピーダンスを均一化してもよい。図８に実施の形態２に係るゲートの単位駆動回路間の配線の構造を示す。
【００４３】
図８において、ゲートの単位駆動回路１２ｎの出力側と単位駆動回路１２ｎ＋１の入力側との間の配線１３ｂと並列回路を形成するように蓄積コンデンサ配線１４が形成されており、配線１３ｂと重畳する領域に容量１４ａが形成される。蓄積コンデンサ配線１４は配線１３ｂと同じ層には形成されておらず、コンタクトホールＣＨを介して配線１３ｂと接続されている。このような構造が少なくとも、ゲート配線３と境界線１ａとが交差する鋭角ないし直角（鈍角では無い）角度がより大きい領域に位置する配線１３に形成されている。
【００４４】
ここで、図８に示す配線構造が図５に示す形態に適用された場合を考える。配線１３ｍに並列に形成される容量をＣｍとし、配線１３ｎに並列に形成される容量をＣｎとする。一方、図６で示したパルスには複数の角周波数成分ω１、ω２、等が含まれているため、複数の周波数成分ωｉ（ｉ＝１、２等の整数）に応じて容量ＣにおけるインピーダンスはΣ(１／ωiＣ）となる。これを１／ωＣとまとめて表示すると、配線１３のインピーダンスは配線抵抗Ｒとの和として、Ｒ／√（１＋ω2Ｒ2Ｃ2）で表される。
【００４５】
したがって、図５において配線１３ｍに付加する容量Ｃｍと配線１３ｎに付加する容量Ｃｎとがある場合、Ｃｎ＜Ｃｍとすることにより、配線１３の各々のインピーダンスを均一化することができる。
【００４６】
図８ではゲートの単位駆動回路間の配線１３と蓄積コンデンサ配線１４は上面視で離れて配置されているが、近接してもよく、互いに重畳してもよい。また、配線１３と蓄積コンデンサ配線１４とは並列でもよいが直列接続としてもよい。直列接続の場合、インピーダンスは、√（Ｒ2＋１／ω2Ｒ2Ｃ2）として表される。またインダクタ成分を有するコイル等の素子を直列または並列に付加するように形成してもよい。
【００４７】
実施の形態３．
実施形態１ではゲートの単位駆動回路間の配線幅を変更することにより配線の電気抵抗の差を低減する形態について説明したが、本実施の形態３においてはゲートの単位駆動回路間の配線部に遅延回路を挿入することを特徴とする。これにより、ゲートの単位駆動回路の位置によって遅延回路の遅延時間を変更させることでゲートの単位駆動回路間の遅延時間を均一化させることができる。
【００４８】
図９（ａ）（ｂ）に実施の形態３の遅延回路の構成を示す。図９（ａ）は、ゲートの単位駆動回路１２ｎの出力側と単位駆動回路１２ｎ＋１の入力側との間の配線１３ｂについて示した図であり、図９（ｂ）は、ゲートの単位駆動回路１２ｍの出力側と単位駆動回路１２ｍ＋１の入力側との間の配線１３ｂについて示した図である。なお、以降の説明において、ｍとｎとの関係は図２で図示している関係と同様としている。
【００４９】
実施の形態３では、単位駆動回路間の配線１３とGND間で容量を形成するためのパターン１４ｂを配置している。図９（ａ）（ｂ）とも、パターン１４ｂはGNDに接地されている。ここで、容量を形成するために両者がオーバラップしている長さをLoとし、駆動回路間の配線１３ｂの長さをLsとする。図9中において、配線１３ｍにおける各々の長さは、Lo_ｍ、Ls_ｍであって、配線１３ｎにおける各々の長さは、Lo_ｎ、Ls_ｎである。したがって、オーバラップしている長さが長いほど大きな容量が形成されていることになる。
【００５０】
実施の形態３では、Ls_n＜Ls_mの場合に、Lo_n＞Lo_mの関係となるように設計する。すなわち、図２にあてはめてみると、ゲートの単位駆動回路１２ｎの出力側と単位駆動回路１２ｎ＋１の入力側との間の配線１３ｂに、単位駆動回路１２ｍの配線１３ｂよりも大きな容量を付加することになる。
【００５１】
望ましくはLs_n×Lo_nとLs_m×Lo_mとが等しくなるように設計する。このように設定することにより、ゲートの単位駆動回路間の遅延時間をより均一化させることができる。例えば、実施の形態１だけでは遅延時間のばらつきが大きすぎて均一化が困難な場合であっても、実施の形態２，３を適宜組み合せることにより均一化できる効果を奏する。
【００５２】
なお、本発明の実施の形態においては、ＴＮ型のアクティブマトリクス基板を例にとって説明を行ったが、この形態には限定されない。共通配線２１は必須では無い。また、コモン電極がアレイ基板５上に形成されるいわゆるＦＦＳ方式等の横電界型のアクティブマトリクス基板を用いた液晶表示パネルにも適用することは可能である。トップゲート型薄膜トランジスタへの適用も可能である。また、対向基板には通常、ＲＧＢやＲＧＢＷ等の多色のカラーフィルタを形成するが、アクティブマトリクス基板上にカラーフィルタを形成してもよい。
【００５３】
実施の形態１〜３で説明したＴＦＴアレイ基板は、液晶を封入するように対向基板と貼り合せてその両面に偏光板を貼り、駆動回路を実装し、ＬＥＤ等の光源や反射シートを有するバックライトと組み合せることにより液晶表示モジュールが構成され、さらに筐体内に組み込まれ、接続されることにより液晶表示装置が構成される。なお、本発明が適用されるのは液晶表示装置に限定されない。エレクトロルミネセンスや、電気泳動等の原理を利用した薄型の表示パネルを有する表示装置にも適用することが可能である。
【符号の説明】
【００５４】
１．表示領域、１ａ  境界線、
２．画素、３．ゲート配線、４．ソース配線、
５．アレイ基板
６．ソース駆動回路、７．ゲート駆動回路
８  対向基板、９  絶縁性基板、１０  ゲート電極、１１  ソース電極、
１２、１２ｍ、１２ｎ  ゲートの単位駆動回路（シフトレジスタ）、
１３、１３ａ、１３ｂ、１３ｍ、１３ｎ  ゲートの単位駆動回路間の配線、
１４  蓄積コンデンサ配線、１４ａ  容量、１４ｂ  パターン、
１５  半導体層、１７  画素電極、１８  ドレイン電極、
２１  共通配線、２２  共通端子、２３  共通電極、
４０  ＴＦＴ、
ＬＣ  液晶層、ＰＳＶ１、ＰＳＶ２  絶縁膜
【図１】
2019035891.tif 000003
【図２】
2019035891.tif 000004
【図３】
2019035891.tif 000005
【図４】
2019035891.tif 000006
【図５】
2019035891.tif 000007
【図６】
2019035891.tif 000008
【図７】
2019035891.tif 000009
【図８】
2019035891.tif 000010
【図９】
2019035891.tif 000011