(57)【要約】【課題】ノイズ成分を低減するための容量を設けた固体撮像素子において、ＳＮ比を改善する。【解決手段】第１容量接続回路は、第１信号線を介して第１画素信号が伝送される場合には第１信号線に第１容量の一端を接続する。第２容量接続回路は、第２信号線を介して第２画素信号が伝送される場合には第２信号線に第２容量の一端を接続する。容量間接続回路は、第１画素信号および第２画素信号の一方が伝送される場合には第１容量および第２容量のそれぞれの一端を接続し、第１画素信号および第２画素信号の両方が伝送される場合には第１容量および第２容量のそれぞれの一端を切り離す。【選択図】図８
2019140635.tif 000002
【特許請求の範囲】
【請求項１】
第１容量と、
第２容量と、
第１信号線を介して第１画素信号が伝送される場合には前記第１信号線に前記第１容量の一端を接続する第１容量接続回路と、
第２信号線を介して第２画素信号が伝送される場合には前記第２信号線に前記第２容量の一端を接続する第２容量接続回路と、
前記第１画素信号および前記第２画素信号の一方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を接続し、前記第１画素信号および前記第２画素信号の両方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を切り離す容量間接続回路と
を具備する固体撮像素子。
【請求項２】
前記第１画素信号をサンプリングして保持し、当該保持した第１画素信号を増幅して前記第１信号線を介して出力する第１サンプルホールドアンプ回路と、
前記第２画素信号をサンプリングして保持し、当該保持した第２画素信号を増幅して前記第２信号線を介して出力する第２サンプルホールドアンプ回路と
をさらに具備する請求項１記載の固体撮像素子。
【請求項３】
各々が所定方向に配列された所定数の画素からなる複数の行のいずれかが選択されるたびに前記第１サンプルホールドアンプ回路および第２サンプルホールドアンプ回路の一方が前記第１画素信号および前記第２画素信号の一方を出力する
請求項２記載の固体撮像素子。
【請求項４】
前記第１サンプルホールドアンプ回路が前記第１画素信号をサンプリングしている場合には前記第２サンプルホールドアンプ回路が前記第２画素信号を保持し、前記第１サンプルホールドアンプ回路が前記第１画素信号を保持している場合には前記第２サンプルホールドアンプ回路が前記第２画素信号をサンプリングする
請求項２記載の固体撮像素子。
【請求項５】
前記第１画素信号および前記第２画素信号のそれぞれは、リセットレベルおよび信号レベルを含む
請求項２記載の固体撮像素子。
【請求項６】
前記第１サンプルホールドアンプ回路および前記第２サンプルホールドアンプ回路は一対ずつ設けられ、
前記一対の第１サンプルホールドアンプ回路の一方が前記第１画素信号の前記リセットレベルをサンプリングしている場合には前記一対の第１サンプルホールドアンプ回路の他方が前記第１画素信号の前記信号レベルを保持し、前記一対の第１サンプルホールドアンプ回路の一方が前記第１画素信号の前記リセットレベルを保持している場合には前記一対の第１サンプルホールドアンプ回路の他方が前記第１画素信号の前記信号レベルをサンプリングし、
前記一対の第２サンプルホールドアンプ回路の一方が前記第２画素信号の前記リセットレベルをサンプリングしている場合には前記一対の第２サンプルホールドアンプ回路の他方が前記第２画素信号の前記信号レベルを保持し、前記一対の第２サンプルホールドアンプ回路の一方が前記第２画素信号の前記リセットレベルを保持している場合には前記一対の第２サンプルホールドアンプ回路の他方が前記第２画素信号の前記信号レベルをサンプリングする
請求項５記載の固体撮像素子。
【請求項７】
前記第１サンプルホールドアンプ回路および前記第２サンプルホールドアンプ回路は一対ずつ設けられ、
前記一対の第１サンプルホールドアンプ回路は、前記第１画素信号の前記リセットレベルおよび前記信号レベルを順にサンプリングし、
前記一対の第２サンプルホールドアンプ回路は、前記第２画素信号の前記リセットレベルおよび前記信号レベルを順にサンプリングする
請求項５記載の固体撮像素子。
【請求項８】
前記第１サンプルホールドアンプ回路および前記第２サンプルホールドアンプ回路は４つずつ設けられ、
前記４つの第１サンプルホールドアンプ回路のうち２つが前記第１画素信号の前記リセットレベルおよび前記信号レベルを順にサンプリングしている場合には残りの前記第１サンプルホールドアンプ回路が前記第１画素信号の前記リセットレベルおよび前記信号レベルを保持し、
前記４つの第２サンプルホールドアンプ回路のうち２つが前記第２画素信号の前記リセットレベルおよび前記信号レベルを順にサンプリングしている場合には残りの前記第２サンプルホールドアンプ回路が前記第２画素信号の前記リセットレベルおよび前記信号レベルを保持する
請求項５記載の固体撮像素子。
【請求項９】
第１容量と、
第２容量と、
第１信号線を介して第１画素信号が伝送される場合には前記第１信号線に前記第１容量の一端を接続する第１容量接続回路と、
第２信号線を介して第２画素信号が伝送される場合には前記第２信号線に前記第２容量の一端を接続する第２容量接続回路と、
前記第１画素信号および前記第２画素信号の一方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を接続し、前記第１画素信号および前記第２画素信号の両方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を切り離す容量間接続回路と、
前記第１画素信号および前記第２画素信号に対して所定の信号処理を行う信号処理部と
を具備する撮像装置。
【請求項１０】
第１信号線を介して第１画素信号が伝送される場合には前記第１信号線に第１容量の一端を接続する第１容量接続手順と、
第２信号線を介して第２画素信号が伝送される場合には前記第２信号線に第２容量の一端を接続する第２容量接続手順と、
前記第１画素信号および前記第２画素信号の一方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を接続し、前記第１画素信号および前記第２画素信号の両方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を切り離す容量間接続手順と
を具備する固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、カラムごとにアナログデジタル変換器を配置した固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
従来より、固体撮像素子においては、画素のカラムごとにＡＤＣ（Analog-to-Digital Converter）を配置したカラムＡＤＣ方式が広く用いられている。このカラムＡＤＣ方式では、画素信号をサンプリングし、その信号を変換期間に亘ってホールドするサンプルホールド回路がカラムごとにＡＤＣの前段に配置されることが多い。ここで、サンプルホールド回路が画素信号をサンプリングし、ホールドする過程において、その回路内のスイッチのオンオフに起因してｋＴＣノイズが生じる。また、サンプルホールド回路の前段の画素回路においては、サイズが小さい画素アンプトランジスタに１／ｆノイズが生じる。これらのノイズ成分は、画素信号のＳＮ（Signal-Noise）比を悪化させる。そこで、ノイズ成分を低減させるための容量をサンプルホールド回路内に設けた固体撮像素子が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第８８９０９８７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の従来技術では、フレームレートに応じた一定時間に亘って、容量にノイズ成分を保持させて低減することにより、ＳＮ比を目標値以上に改善することができる。しかしながら、ノイズ成分のレベルが高い場合には、容量によりノイズ成分を低減しても、ＳＮ比が目標値に達しないおそれがある。容量に保持させる時間を長くすれば、ノイズ成分をさらに低減することができるが、サンプルホールド回路の動作点の確保が困難になるため、望ましくない。また、容量値を大きくすることによって動作点確保の課題が解決できても回路面積が大きくなるため、好ましくない。
【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、ノイズ成分を低減するための容量を設けた固体撮像素子において、ＳＮ比を改善することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１容量と、第２容量と、第１信号線を介して第１画素信号が伝送される場合には上記第１信号線に上記第１容量の一端を接続する第１容量接続回路と、第２信号線を介して第２画素信号が伝送される場合には上記第２信号線に上記第２容量の一端を接続する第２容量接続回路と、上記第１画素信号および上記第２画素信号の一方が伝送される場合には上記第１容量および上記第２容量のそれぞれの上記一端を接続し、上記第１画素信号および上記第２画素信号の両方が伝送される場合には上記第１容量および上記第２容量のそれぞれの上記一端を切り離す容量間接続回路とを具備する固体撮像素子、および、その制御方法である。これにより、第１画素信号および第２画素信号の一方が伝送される場合に、その一方の信号線に複数の容量が並列に接続されるという作用をもたらす。
【０００７】
また、この第１の側面において、上記第１画素信号をサンプリングして保持し、当該保持した第１画素信号を増幅して上記第１信号線を介して出力する第１サンプルホールドアンプ回路と、上記第２画素信号をサンプリングして保持し、当該保持した第２画素信号を増幅して上記第２信号線を介して出力する第２サンプルホールドアンプ回路とをさらに具備してもよい。これにより、第１画素信号および第２画素信号がサンプリングされて保持されるという作用をもたらす。
【０００８】
また、この第１の側面において、各々が所定方向に配列された所定数の画素からなる複数の行のいずれかが選択されるたびに上記第１サンプルホールドアンプ回路および第２サンプルホールドアンプ回路の一方が上記第１画素信号および上記第２画素信号の一方を出力してもよい。これにより、行が選択されるたびに、第１画素信号および上記第２画素信号の一方が出力されるという作用をもたらす。
【０００９】
また、この第１の側面において、上記第１サンプルホールドアンプ回路が上記第１画素信号をサンプリングしている場合には上記第２サンプルホールドアンプ回路が上記第２画素信号を保持し、上記第１サンプルホールドアンプ回路が上記第１画素信号を保持している場合には上記第２サンプルホールドアンプ回路が上記第２画素信号をサンプリングしてもよい。これにより、第１画素信号および第２画素信号の一方がサンプリング中に他方がホールドされるという作用をもたらす。
【００１０】
また、この第１の側面において、上記第１画素信号および上記第２画素信号のそれぞれは、リセットレベルおよび信号レベルを含むものであってもよい。これにより、信号レベルおよびリセットレベルがサンプリングされるという作用をもたらす。
【００１１】
また、この第１の側面において、上記第１サンプルホールドアンプ回路および上記第２サンプルホールドアンプ回路は一対ずつ設けられ、上記一対の第１サンプルホールドアンプ回路の一方が上記第１画素信号の上記リセットレベルをサンプリングしている場合には上記一対の第１サンプルホールドアンプ回路の他方が上記第１画素信号の上記信号レベルを保持し、上記一対の第１サンプルホールドアンプ回路の一方が上記第１画素信号の上記リセットレベルを保持している場合には上記一対の第１サンプルホールドアンプ回路の他方が上記第１画素信号の上記信号レベルをサンプリングし、上記一対の第２サンプルホールドアンプ回路の一方が上記第２画素信号の上記リセットレベルをサンプリングしている場合には上記一対の第２サンプルホールドアンプ回路の他方が上記第２画素信号の上記信号レベルを保持し、上記一対の第２サンプルホールドアンプ回路の一方が上記第２画素信号の上記リセットレベルを保持している場合には上記一対の第２サンプルホールドアンプ回路の他方が上記第２画素信号の上記信号レベルをサンプリングしてもよい。これにより、リセットレベルおよび信号レベルの一方がサンプリング中に他方がホールドされるという作用をもたらす。
【００１２】
また、この第１の側面において、上記第１サンプルホールドアンプ回路および上記第２サンプルホールドアンプ回路は一対ずつ設けられ、上記一対の第１サンプルホールドアンプ回路は、上記第１画素信号の上記リセットレベルおよび上記信号レベルを順にサンプリングし、上記一対の第２サンプルホールドアンプ回路は、上記第２画素信号の上記リセットレベルおよび上記信号レベルを順にサンプリングしてもよい。これにより、第１画素信号および第２画素信号の一方がサンプリング中に他方がホールドされるという作用をもたらす。
【００１３】
また、この第１の側面において、上記第１サンプルホールドアンプ回路および上記第２サンプルホールドアンプ回路は、４つずつ設けられ、上記４つの第１サンプルホールドアンプ回路のうち２つが上記第１画素信号の上記リセットレベルおよび上記信号レベルを順にサンプリングしている場合には残りの上記第１サンプルホールドアンプ回路が上記第１画素信号の上記リセットレベルおよび上記信号レベルを保持し、上記４つの第２サンプルホールドアンプ回路のうち２つが上記第２画素信号の上記リセットレベルおよび上記信号レベルを順にサンプリングしている場合には残りの上記第２サンプルホールドアンプ回路が上記第２画素信号の上記リセットレベルおよび上記信号レベルを保持してもよい。これにより、ある行の画素信号の一方がサンプリング中に別の行の画素信号がホールドされるという作用をもたらす。
【００１４】
また、本技術の第２の側面は、第１容量と、第２容量と、第１信号線を介して第１画素信号が伝送される場合には上記第１信号線に上記第１容量の一端を接続する第１容量接続回路と、第２信号線を介して第２画素信号が伝送される場合には上記第２信号線に上記第２容量の一端を接続する第２容量接続回路と、上記第１画素信号および上記第２画素信号の一方が伝送される場合には上記第１容量および上記第２容量のそれぞれの上記一端を接続し、上記第１画素信号および上記第２画素信号の両方が伝送される場合には上記第１容量および上記第２容量のそれぞれの上記一端を切り離す容量間接続回路と、上記第１画素信号および上記第２画素信号に対して所定の信号処理を行う信号処理部とを具備する撮像装置である。これにより、第１画素信号および第２画素信号の一方が伝送される場合に、その一方の信号線に複数の容量が並列に接続され、信号処理が行われるという作用をもたらす。
【発明の効果】
【００１５】
本技術によれば、ノイズ成分を低減しつつ読出し速度を速くするという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１６】
【図１】本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。
【図２】本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。
【図３】本技術の第１の実施の形態における画素の一構成例を示す回路図である。
【図４】本技術の第１の実施の形態における負荷ＭＯＳ（Metal-Oxide-Semiconductor）回路ブロック、サンプルホールドブロックおよびカラム信号処理部の一構成例を示すブロック図である。
【図５】本技術の第１の実施の形態におけるサンプルホールド回路の一構成例を示す回路図である。
【図６】本技術の第１の実施の形態におけるアンプの一構成例を示す回路図である。
【図７】本技術の第１の実施の形態における通常モードが設定された際の固体撮像素子の動作の一例を示すタイミングチャートである。
【図８】本技術の第１の実施の形態における通常モードが設定された際の固体撮像素子内のスイッチの状態の一例を示す図である。
【図９】本技術の第１の実施の形態におけるサンプルホールド回路の動作の一例を示すタイミングチャートである。
【図１０】本技術の第１の実施の形態における間引きモードが設定された際の固体撮像素子の動作の一例を示すタイミングチャートである。
【図１１】本技術の第１の実施の形態における間引きモードが設定された際の固体撮像素子内のスイッチの状態の一例を示す図である。
【図１２】本技術の第１の実施の形態における間引きモードが設定された際の固体撮像素子の動作の一例を示すフローチャートである。
【図１３】本技術の第２の実施の形態における高画質モードが設定された際の固体撮像素子の動作の一例を示すタイミングチャートである。
【図１４】本技術の第３の実施の形態におけるサンプルホールドブロックの一構成例を示すブロック図である。
【図１５】本技術の第３の実施の形態におけるカラム信号処理部の一構成例を示すブロック図である。
【図１６】本技術の第３の実施の形態における通常モードが設定された際の固体撮像素子の動作の一例を示すタイミングチャートである。
【図１７】本技術の第３の実施の形態の第１の変形例におけるカラム信号処理部の一構成例を示すブロック図である。
【図１８】本技術の第３の実施の形態の第１の変形例における通常モードが設定された際の固体撮像素子の動作の一例を示すタイミングチャートである。
【図１９】本技術の第３の実施の形態の第２の変形例におけるサンプルホールドブロックの一構成例を示すブロック図である。
【図２０】本技術の第３の実施の形態の第２の変形例におけるカラム信号処理部の一構成例を示すブロック図である。
【図２１】本技術の第３の実施の形態の第２の変形例における通常モードが設定された際の固体撮像素子の動作の一例を示すタイミングチャートである。
【図２２】車両制御システムの概略的な構成例を示すブロック図である。
【図２３】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１７】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（複数の容量を並列接続する例）
２．第２の実施の形態（複数の容量を並列接続し、１列ずつ順に読み出す例）
３．第３の実施の形態（複数の容量を並列接続し、リセットレベルおよび信号レベルの差分を求める例）
４．移動体への応用例
【００１８】
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像する装置であり、撮像レンズ１１０、固体撮像素子２００、記録部１２０および撮像制御部１３０を備える。撮像装置１００としては、ＩｏＴカメラ等のデジタルカメラや、撮像機能を持つ電子装置（スマートフォンやパーソナルコンピュータなど）が想定される。
【００１９】
固体撮像素子２００は、撮像制御部１３０の制御に従って、画像データを撮像するものである。この固体撮像素子２００は、画像データを信号線２０９を介して記録部１２０に供給する。
【００２０】
撮像レンズ１１０は、光を集光して固体撮像素子２００に導くものである。撮像制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。この撮像制御部１３０は、例えば、モード信号ＭＯＤＥおよび垂直同期信号ＶＳＹＮＣを含む撮像制御信号を固体撮像素子２００に信号線１３９を介して供給する。記録部１２０は、画像データを記録するものである。
【００２１】
ここで、モード信号ＭＯＤＥは、通常モードおよび間引きモードのいずれかを指示する信号である。これらのうち通常モードは、固体撮像素子２００が、画素を間引かずに画像データを撮像するモードである。一方、間引きモードは、固体撮像素子２００が、画素を間引いて通常モードよりも画素数の少ない画像データを撮像するモードである。また、垂直同期信号ＶＳＹＮＣは、撮像のタイミングを示す信号であり、一定の周波数（６０ヘルツなど）の周期信号が垂直同期信号ＶＳＹＮＣとして用いられる。
【００２２】
なお、撮像装置１００は、画像データを記録しているが、その画像データを撮像装置１００の外部に送信してもよい。この場合には、画像データを送信するための外部インターフェースがさらに設けられる。もしくは、撮像装置１００は、さらに画像データを表示してもよい。この場合には表示部がさらに設けられる。
【００２３】
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、垂直走査回路２１０、画素アレイ部２２０、タイミング制御回路２４０、負荷ＭＯＳ回路ブロック２５０、サンプルホールドブロック２６０およびカラム信号処理部２９０を備える。画素アレイ部２２０には、二次元格子状に複数の画素２３０が配列される。
【００２４】
以下、水平方向に配列された画素２３０の集合を「行」と称し、行に垂直な方向に配列された画素２３０の集合を「列」と称する。
【００２５】
タイミング制御回路２４０は、撮像制御部１３０からの垂直同期信号ＶＳＹＮＣに同期して垂直走査回路２１０、サンプルホールドブロック２６０およびカラム信号処理部２９０のそれぞれの動作タイミングを制御するものである。また、このタイミング制御回路２４０には、撮像制御部１３０からのモード信号ＭＯＤＥも入力される。そして、タイミング制御回路２４０は、モード信号ＭＯＤＥの示すモードに応じて、動作タイミングを変更する。
【００２６】
垂直走査回路２１０は、行を順に選択して駆動し、アナログの画素信号を出力させるものである。画素２３０は、入射光を光電変換してアナログの画素信号を生成するものである。この画素２３０は、負荷ＭＯＳ回路ブロック２５０を介して、サンプルホールドブロック２６０に画素信号を供給する。
【００２７】
負荷ＭＯＳ回路ブロック２５０には、定電流を供給するＭＯＳトランジスタが列ごとに設けられる。サンプルホールドブロック２６０には、画素信号をサンプリングして保持するサンプルホールド回路が列ごとに設けられる。それらのサンプルホールド回路は、保持した画素信号を増幅してカラム信号処理部２９０に供給する。
【００２８】
カラム信号処理部２９０は、列ごとに、画素信号に対してＡＤ変換処理などの信号処理を実行するものである。このカラム信号処理部２９０は、処理後の信号からなる画像データを記録部１２０に供給する。なお、カラム信号処理部２９０は、特許請求の範囲に記載の信号処理部の一例である。
【００２９】
［画素の構成例］
図３は、本技術の第１の実施の形態における画素２３０の一構成例を示す回路図である。この画素２３０は、フォトダイオード２３１、転送トランジスタ２３２、リセットトランジスタ２３３、浮遊拡散層２３４、増幅トランジスタ２３５および選択トランジスタ２３６を備える。
【００３０】
フォトダイオード２３１は、入射光を光電変換して電荷を生成するものである。転送トランジスタ２３２は、垂直走査回路２１０からの転送信号ＴＸに従って、フォトダイオード２３１から浮遊拡散層２３４に電荷を転送するものである。リセットトランジスタ２３３は、垂直走査回路２１０からのリセット信号ＲＳＴに従って、浮遊拡散層２３４の電荷量を初期化するものである。浮遊拡散層２３４は、電荷を蓄積して電荷量に応じた電圧を生成するものである。
【００３１】
増幅トランジスタ２３５は、浮遊拡散層２３４の電圧の信号を増幅するものである。選択トランジスタ２３６は、垂直走査回路２１０からの選択信号ＳＥＬに従って、増幅された信号を画素信号として負荷ＭＯＳ回路ブロック２５０に垂直信号線を介して出力するものである。この画素信号は、入力信号Ｖｉｎとして負荷ＭＯＳ回路ブロック２５０を介してサンプルホールドブロック２６０に入力される。
【００３２】
なお、画素２３０の回路は、光電変換して画素信号を生成することができるものであれば、同図に例示した構成に限定されない。
【００３３】
図４は、本技術の第１の実施の形態における負荷ＭＯＳ回路ブロック２５０、サンプルホールドブロック２６０およびカラム信号処理部２９０の一構成例を示すブロック図である。
【００３４】
負荷ＭＯＳ回路ブロック２５０には、列ごとに垂直信号線が配線される。列数をＭ列とすると、Ｍ本の垂直信号線が配線される。ｍ（ｍは、１乃至Ｍの整数）列目には、垂直信号線２２９−ｍが配線される。また、垂直信号線２２９−ｍのそれぞれには、一定の電流を供給する負荷ＭＯＳ回路２５１が接続される。そして、垂直信号線２２９−ｍを介して入力信号Ｖｉｎｍが伝送される。
【００３５】
サンプルホールドブロック２６０には、列ごとにサンプルホールド回路２７０が配置される。また、隣接する２つのサンプルホールド回路２７０の間には、スイッチ２６１が配置される。列数をＭとすると、Ｍ個のサンプルホールド回路２７０とＭ−１個のスイッチ２６１とが配置される。また、ｍ列目のサンプルホールド回路２７０の入力端子には垂直信号線２２９−ｍが接続され、出力端子には垂直信号線２６９−ｍが接続される。
【００３６】
サンプルホールド回路２７０は、入力信号Ｖｉｎｍ（画素信号）をサンプリングして保持し、出力信号Ｖｏｕｔｍとして垂直信号線２６９−ｍを介して出力するものである。また、サンプルホールド回路２７０のそれぞれには、ノイズ成分を低減するための容量が配置される。この容量の配置箇所については後述する。
【００３７】
スイッチ２６１は、ｍ列目のサンプルホールド回路２７０内の容量の一端とｍ＋１列目のサンプルホールド回路２７０内の容量の一端との間の経路を開閉するものである。このスイッチ２６１は、タイミング制御回路２４０からの制御信号ＳＷｍ（ｍ＋１）に従って、オン状態またはオフ状態に移行して経路を開閉する。例えば、制御信号ＳＷｍ（ｍ＋１）がハイレベルの場合にスイッチ２６１はオン状態に移行して経路を閉状態にし、ローレベルの場合にオフ状態に移行して経路を開状態にする。スイッチ２６１の開閉タイミングについては後述する。
【００３８】
カラム信号処理部２９０には、列ごとにＡＤ（Analog-to-Digital）変換器２９１が設けられる。列数をＭとすると、Ｍ個のＡＤ変換器２９１が配置される。ＡＤ変換器２９１は、垂直信号線２６９−ｍを介して伝送されたアナログの出力信号Ｖｏｕｔｍをデジタル信号に変換するものである。変換されたデジタル信号からなる画像データは、記録部１２０へ供給される。
【００３９】
［サンプルホールド回路の構成例］
図５は、本技術の第１の実施の形態におけるサンプルホールド回路２７０の一構成例を示す回路図である。このサンプルホールド回路２７０は、サンプルホールドアンプ回路２８０と、スイッチ２８７および容量２７８とを備える。
【００４０】
サンプルホールドアンプ回路２８０は、入力信号Ｖｉｎｍをサンプリングして保持し、増幅して出力信号Ｖｏｕｔｍとして出力するものである。このサンプルホールドアンプ回路２８０は、容量２７１乃至２７４と、アンプ２７５と、スイッチ２８１乃至２８６とを備える。
【００４１】
スイッチ２８２は、タイミング制御回路２４０からの制御信号ＳＷ２に従って、入力信号Ｖｉｎｍをサンプリングして容量２７４に供給するものである。例えば、制御信号ＳＷ２がハイレベルの場合にスイッチ２８２は、オン状態に移行して入力信号Ｖｉｎｍを容量２７４に供給し、ローレベルの場合にスイッチ２８２は、オフ状態に移行して、入力信号Ｖｉｎｍの供給を停止する。
【００４２】
容量２７４は、サンプリングされた信号を保持するものである。この容量２７４の一端は、スイッチ２８２に接続され、他端は、アンプ２７５の反転入力端子（−）に接続される。
【００４３】
スイッチ２８１は、タイミング制御回路２４０からの制御信号ＳＷ１に従って、アンプ２７５の反転入力端子（−）と出力端子とを短絡するものである。例えば、制御信号ＳＷ１がハイレベルの場合にスイッチ２８１はオン状態に移行して端子間を短絡し、ローレベルの場合にオフ状態に移行する。
【００４４】
スイッチ２８４は、タイミング制御回路２４０からの制御信号ＳＷ４に従って、容量２７３およびスイッチ２８３を介してアンプ２７５の反転入力端子（−）と出力端子とを接続するものである。容量２７３は、スイッチ２８４の一端とアンプ２７５の反転入力端子（−）との間に挿入され、スイッチ２８３は、スイッチ２８４の他端とアンプ２７５の出力端子との間に挿入される。例えば、制御信号ＳＷ４がハイレベルの場合にスイッチ２８４はオン状態に移行して端子同士を接続し、ローレベルの場合にオフ状態に移行する。
【００４５】
スイッチ２８３は、タイミング制御回路２４０からの制御信号ＳＷ３に従って、容量２７１をアンプ２７５の出力端子に接続するものである。例えば、制御信号ＳＷ３がハイレベルの場合にスイッチ２８３はオン状態に移行して容量２７１を接続し、ローレベルの場合にオフ状態に移行して容量２７１を切り離す。
【００４６】
容量２７２の一端は、スイッチ２８４の一端に接続され、他端は、接地端子に接続される。
【００４７】
スイッチ２８５は、タイミング制御回路２４０からの制御信号ＳＷ５に従って、スイッチ２８２および容量２７４の間のノードとアンプ２７５の出力端子とを短絡するものである。例えば、制御信号ＳＷ５がハイレベルの場合にスイッチ２８５はオン状態に移行してノード等を短絡し、ローレベルの場合にオフ状態に移行する。
【００４８】
スイッチ２８６は、タイミング制御回路２４０からの制御信号ＳＷａｍに従って、ｍ列のアンプ２７５に電源を供給するものである。例えば、制御信号ＳＷａｍがハイレベルの場合にスイッチ２８６はオン状態に移行して電源を供給し、ローレベルの場合にオフ状態に移行して電源の供給を停止する。
【００４９】
アンプ２７５は、入力された信号を増幅するものである。このアンプ２７５の非反転入力端子（＋）は接地端子に接続され、出力端子は、垂直信号線２６９−ｍに接続される。この垂直信号線２６９−ｍを介して出力信号Ｖｏｕｔｍが伝送される。
【００５０】
スイッチ２８７は、タイミング制御回路２４０からの制御信号ＳＷｂｍに従って、容量２７８の一端を垂直信号線２６９−ｍに接続するものである。例えば、制御信号ＳＷｂｍがハイレベルの場合にスイッチ２８７はオン状態に移行して容量２７８を接続し、ローレベルの場合にオフ状態に移行して容量２７８を切り離す。
【００５１】
容量２７８は、出力信号Ｖｏｕｔｍ（画素信号）に含まれるノイズ成分を除去するために用いられる容量である。
【００５２】
容量２７２および２７３の間のノード３００の電位をＶａとし、容量２７１およびスイッチ２８３の間のノード３０１の電位をＶｂとする。また、容量２７４とアンプ２７５の反転入力端子（−）との間のノード３０２の電位をＶｈｚとする。また、アンプ２７５の出力端子のノード３０３の電位は、出力信号Ｖｏｕｔｍの電位である。
【００５３】
タイミング制御回路２４０によるスイッチ２８１乃至２８５の制御により、入力信号Ｖｉｎｍは、サンプリングされて容量２７４に保持される。また、容量２７８により、ノイズ成分が除去される。ノイズ成分を十分に除去するには、サンプリング後にタイミング制御回路２４０が、一定時間に亘ってアンプ２７５をオープンループ状態に制御する必要がある。この時間が長いほど、ノイズ成分の低減効果が高くなる。アンプ２７５をオープンループ状態にする期間を以下、「ノイズ蓄積時間」と称する。
【００５４】
このノイズ蓄積時間を長くするほど、ＳＮ比を改善することができる。ただし、ノイズ蓄積時間を長くすると、サンプルホールド回路２７０の動作点の確保が困難となるため、ノイズ蓄積時間を長くすることは好ましくない。また、ノイズ蓄積時間を一定にしつつ、列のそれぞれの容量２７８の容量値を大きくすることによって動作点確保の課題を解決できても、容量２７８の個々の容量値を大きくすると、固体撮像素子２００全体の回路面積や回路規模が増大するおそれがあり、好ましくない。
【００５５】
そこで、固体撮像素子２００では、間引きモードにおいて、隣接する容量２７８の間のスイッチ２６１を閉状態に制御することにより、複数の容量２７８を並列に垂直信号線２６９−ｍに接続させている。例えば、タイミング制御回路２４０は、３ｋ（ｋは整数）＋１列目および３ｋ＋２列目の間のスイッチ２６１と、３ｋ＋２列目および３ｋ列目の間のスイッチ２６１とをオン状態に制御する。また、３ｋ列目および３ｋ＋１列目の間のスイッチ２６１はオフ状態に制御される。この制御により、垂直信号線２６９−（３ｋ−１）に３つの容量２７８が並列に接続され、信号線当たりの容量値を３倍にして、ＳＮ比を改善することができる。
【００５６】
図６は、本技術の第１の実施の形態におけるアンプ２７５の一構成例を示す回路図である。このアンプ２７５は、Ｐ型トランジスタ２７６およびＮ型トランジスタ２７７を備える。これらのＰ型トランジスタ２７６およびＮ型トランジスタ２７７は、電源端子と接地端子との間において直列に接続される。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
【００５７】
また、Ｐ型トランジスタ２７６のゲートは、アンプ２７５の非反転入力端子（＋）を介して接地端子に接続される。一方、Ｎ型トランジスタ２７７のゲートは、アンプ２７５の反転入力端子（−）を介して容量２７４等に接続される。また、Ｐ型トランジスタ２７６およびＮ型トランジスタ２７７の接続点は、アンプ２７５の出力端子を介してスイッチ２８７等に接続される。これにより、電位Ｖｈｚの入力信号が一定のゲインにより増幅されて、出力信号Ｖｏｕｔｍとして出力される。
【００５８】
［固体撮像素子の動作例］
図７は、本技術の第１の実施の形態における通常モードが設定された際の固体撮像素子２００の動作の一例を示すタイミングチャートである。例えば、タイミングＴ０において撮像制御部１３０は、モード信号ＭＯＤＥにより、通常モードを設定したものとする。この通常モードにおいて、撮像制御部１３０は、一定の周期で垂直同期信号ＶＳＹＮＣを供給する。この垂直同期信号ＶＳＹＮＣは、タイミングＴ０の後のタイミングＴ１から所定のパルス期間に亘ってハイレベルに制御される。また、垂直同期信号ＶＳＹＮＣは、タイミングＴ７からパルス期間に亘ってハイレベルに制御される。以降においても、一定の周期が経過するたびに、パルス期間に亘って垂直同期信号ＶＳＹＮＣが供給される。
【００５９】
垂直走査回路２１０は、垂直同期信号ＶＳＹＮＣの周期内のタイミングＴ２において、１行目の画素２３０を駆動して露光を開始させる。そして、垂直走査回路２１０は、タイミングＴ２から一定の露光期間が経過したタイミングＴ４において１行目の露光を終了させ、画素信号を出力させる。
【００６０】
また、垂直走査回路２１０は、タイミングＴ２の後のタイミングＴ３において２行目の露光を開始させ、露光期間が経過したタイミングＴ５において２行目の露光を終了させる。３行目以降も同様に、順に露光される。
【００６１】
一方、タイミング制御回路２４０は、タイミングＴ４から、一定の読出し期間が経過するタイミングＴ５までの期間に亘って、制御信号ＳＷ１２および２３などのＳＷｍ（ｍ＋１）ローレベル（Ｌ）にして、容量間のスイッチ２６１の全てをオフ状態にする。これにより、隣接する容量２７８の間の経路は開状態となる。
【００６２】
また、タイミング制御回路２４０は、制御信号ＳＷａ１乃至ＳＷａ３などのＳＷａｍをハイレベル（Ｈ）にして、全列のスイッチ２８６をオン状態に制御する。これにより、全列において、アンプ２７５に電源が供給される。
【００６３】
また、タイミング制御回路２４０は、制御信号ＳＷｂ１乃至ＳＷｂ３などのＳＷｂｍをハイレベル（Ｈ）にして、全列のスイッチ２８７をオン状態に制御する。これにより、全列において、垂直信号線２６９−ｍに、その信号線に対応する容量２７８が接続される。
【００６４】
全列のサンプルホールド回路２７０は、タイミングＴ４からタイミングＴ４１までの間に亘って入力信号をサンプリングする。そして、全列のサンプルホールド回路２７０は、タイミングＴ４１からタイミングＴ４３までの間に亘ってノイズを除去するための動作を行う。全列のサンプルホールド回路２７０は、タイミングＴ４３からタイミングＴ５までの間に亘って、入力信号を保持し、その信号を出力信号として出力する。この出力信号（画素信号）がＡＤ変換器２９１によりＡＤ変換される。言い換えれば、画素信号が読み出される。
【００６５】
上述の制御により、行ごとに、全列の画素信号が垂直信号線２６９−ｍを介して伝送される。すなわち、全画素の画素信号が間引かれずに読み出される。
【００６６】
図８は、本技術の第１の実施の形態における通常モードが設定された際の固体撮像素子２００内のスイッチの状態の一例を示す図である。タイミング制御回路２４０は、隣接する容量２７８の間のスイッチ２６１の全てをオフ状態にし、容量２７８の間の経路を開状態にする。また、タイミング制御回路２４０は、全列のスイッチ２８７をオン状態にし、垂直信号線２６９−ｍに、対応する容量２７８を接続する。これにより、全列の画素信号が同時に読み出される。
【００６７】
図９は、本技術の第１の実施の形態におけるサンプルホールド回路２７０の動作の一例を示すタイミングチャートである。まず、タイミングＴ４乃至Ｔ４１の間に亘ってタイミング制御回路２４０は、制御信号ＳＷ１乃至ＳＷ４をハイレベルにし、制御信号ＳＷ５をローレベルにする。これにより、入力信号Ｖｉｎｍが入力された状態で、電位Ｖｈｚのノード３０２と、出力信号Ｖｏｕｔｍの電位のノード３０３とが短絡され、アンプ２７５がオートゼロの状態になる。そして、入力信号Ｖｉｎｍと、電位Ｖｈｚとの電位差が容量２７４にサンプリングされる。また、電位ＶａおよびＶｂのノード３００および３０１は、出力信号Ｖｏｕｔｍの電位により初期化される。
【００６８】
次にタイミングＴ４１において、タイミング制御回路２４０は、制御信号ＳＷ１およびＳＷ４をローレベルにし、アンプ２７５をオープンループ状態にする。制御信号ＳＷ１によりスイッチ２８１がオフ状態になった際に、ｋＴＣノイズやチャージインジェクション・フィードスルーによって、電位Ｖｈｚのノード３０２の電位が変動する。この変動量をΔＶｎとすると、オープンループ状態でのアンプ２７５の出力側のノード３０３の単位時間当たりの電位変動量Ｋ０は次の式により表される。
Ｋ０＝（ΔＶｎ×ｇｍ）／Ｃｉｎｔｅｇ                    ・・・式１
上式において、ｇｍは、アンプ２７５内のＮ型トランジスタ２７７のトランスコンダクタンスであり、単位は、例えば、ジーメンス（Ｓ）である。また、Ｃｉｎｔｅｇは、容量２７８の容量値であり、単位は、例えば、ファラッド（Ｆ）である。電位変動量Ｋ０の単位は、例えば、ボルト（Ｖ）である。
【００６９】
オートゼロ状態を解除したタイミングＴ４１から一定のノイズ蓄積時間Ｔｉｎｔｅｇが経過した際の、出力側のノード３０３の電位変動量ΔＶｉｎｔｅｇは、次の式により表される。
ΔＶｉｎｔｅｇ＝Ｋ０×Ｔｉｎｔｅｇ                          ・・・式２
【００７０】
そして、ノイズ蓄積時間Ｔｉｎｔｅｇが経過したタイミングＴ４２において、タイミング制御回路２４０は、制御信号ＳＷ３をローレベルにする。これにより、容量２７１は、出力側のノード３０３から切り離される。また、タイミングＴ４２から所定のパルス期間が経過するタイミングＴ４３までの間に亘ってタイミング制御回路２４０は、制御信号ＳＷ４をハイレベルにする。これにより、電位変動量ΔＶｉｎｔｅｇは、容量２７２および２７３を介して、電位Ｖｈｚのノード３０２にフィードバックされる。このフィードバック経路の電圧伝達ゲインは、容量２７１乃至２７４の分圧比で決定され、その値をＫｆｂとすると、フォードバックされる電圧ΔＶｆｂは、次の式により表される。
ΔＶｆｂ＝Ｋｆｂ×ΔＶｉｎｔｅｇ                          ・・・式３
【００７１】
ΔＶｆｂが、オートゼロ解除後に発生したノイズ成分ΔＶｎと同程度になるように、式１乃至式３に基づいてトランスコンダクタンスｇｍ、容量値Ｃｉｎｔｅｇおよび電圧伝達ゲインＫｆｂを調整すれば、そのノイズ成分を出力信号から除去することができる。
【００７２】
また、ノイズ蓄積時間中にサンプルホールド回路２７０に入力されるノイズ成分は、平均化される。このため、サンプルホールド回路２７０内のスイッチ制御に起因するｋＴＣノイズオフセット成分のみならず、その前段の画素２３０や負荷ＭＯＳ回路２５１で生じた回路ノイズも低減することができる。
【００７３】
ノイズ蓄積時間中のノイズ伝達関数ＮＴＦ（ｆ）は、次の式により表される。
ＮＴＦ（ｆ）＝ｓｉｎｃ（ω×Ｔｉｎｔｅｇ）
＝ｓｉｎ（ω×Ｔｉｎｔｅｇ）／（ω×Ｔｉｎｔｅｇ）・・・式４
上式において、ωは、遮断周波数であり、単位は、例えば、ヘルツ（Ｈｚ）である。ｓｉｎ（）は、正弦関数である。
【００７４】
式４より、ノイズ蓄積時間Ｔｉｎｔｅｇを長くするほど、ノイズ帯域を制限してノイズ成分を効果的に削減することができる。例えば、熱ノイズであれば、ノイズ蓄積時間Ｔｉｎｔｅｇを２倍にすると、ノイズ成分を１／（２１／２）倍に削減することができる。また、ノイズ蓄積時間Ｔｉｎｔｅｇを４倍にすると、ノイズ成分を半分に削減することができる。
【００７５】
しかし、式３に例示したように、ノイズ蓄積時間中の出力側のノード３０３の遷移振幅は、ノイズ蓄積時間Ｔｉｎｔｅｇに比例して増加する。具体的に、ノード３０３の電位が上がりすぎた場合、Ｐ型トランジスタ２７６が飽和領域動作から線形領域動作になってしまう。この場合には、Ｐ型トランジスタ２７６の飽和領域動作を前提とする式１および式２が成立しなくなり、ノイズ成分を十分に除去することができなくなってしまう。
【００７６】
回路レンジを圧迫させないためには、ノイズ蓄積時間Ｔｉｎｔｅｇを、ノイズが十分に除去される程度に長くした際に、それに応じて容量２７８の容量値も増大することが望ましい。例えば、ノイズ蓄積時間Ｔｉｎｔｅｇを２倍にする場合、容量２７８の容量値も２倍にすることが望ましい。しかし、列ごとの容量２７８の容量値を増大すると、固体撮像素子２００の回路面積が増大してしまう。そこで、容量間のスイッチ２６１は、隣接する複数の容量２７８を垂直信号線２６９−ｍに並列に接続している。
【００７７】
図１０は、本技術の第１の実施の形態における間引きモードが設定された際の固体撮像素子２００の動作の一例を示すタイミングチャートである。例えば、タイミングＴ１０において撮像制御部１３０は、モード信号ＭＯＤＥにより、間引きモードを設定したものとする。垂直同期信号ＶＳＹＮＣは、タイミングＴ１０の後のタイミングＴ１１から所定のパルス期間に亘ってハイレベルに制御される。また、垂直同期信号ＶＳＹＮＣは、タイミングＴ１７からパルス期間に亘ってハイレベルに制御される。
【００７８】
垂直走査回路２１０は、垂直同期信号ＶＳＹＮＣの周期内のタイミングＴ１２において、１行目の露光を開始させ、露光期間が経過したタイミングＴ１４において１行目の露光を終了させる。
【００７９】
また、垂直走査回路２１０は、タイミングＴ１２の後のタイミングＴ１３において４行目の露光を開始させ、露光期間が経過したタイミングＴ１５において４行目の露光を終了させる。５行目以降も同様に、３ｋ＋１行目が順に露光される。３ｋ行目および３ｋ＋２行目は間引かれる。
【００８０】
一方、タイミング制御回路２４０は、タイミングＴ１４から、一定の読出し期間が経過するタイミングＴ１５までの期間に亘って、制御信号ＳＷ１２などの制御信号ＳＷ（３ｋ＋１）（３ｋ＋２）をハイレベル（Ｈ）にする。また、その期間においてタイミング制御回路２４０は、制御信号ＳＷ２３などの制御信号ＳＷ（３ｋ＋２）（３ｋ）をハイレベル（Ｈ）にする。一方、制御信号ＳＷ（３ｋ）（３ｋ＋１）はローレベルに制御される。これにより、３ｋ＋１列および３ｋ＋２列の間のスイッチ２６１と、３ｋ＋２列および３ｋ列の間のスイッチ２６１とがオン状態になり、残りのスイッチ２６１はオフ状態となる。言い換えれば、隣接する３列の容量間の経路が閉状態となる。
【００８１】
また、タイミング制御回路２４０は、制御信号ＳＷａ１およびＳＷｂ１などの制御信号ＳＷａ（３ｋ＋１）およびＳＷｂ（３ｋ＋１）をハイ（Ｈ）レベルにし、残りの制御信号ＳＷａｍをローレベルにする。これにより、３ｋ＋１列のアンプ２７５に電源が供給され、垂直信号線２６９−（３ｋ＋１）に３つの容量２７８が並列接続される。
【００８２】
３ｋ＋１列目のサンプルホールド回路２７０は、読出し期間においてサンプリング、ノイズ除去、および、サンプルした信号のホールドを行う。これにより、３ｋ＋１列目の画素信号が垂直信号線２６９−（３ｋ＋１）を介して伝送され、読み出される。一方、３ｋ＋２列目および３ｋ列目のサンプルホールド回路２７０は、スタンバイ状態に移行する。ここで、スタンバイ状態は、少なくともスイッチ２８２がオフ状態であることを意味する。残りのスイッチの状態は、オン状態およびオフ状態のいずれであってもよい。これにより、３ｋ列目および３ｋ＋２列目の画素信号が間引かれる。
【００８３】
なお、固体撮像素子２００は、間引きモードにおいて、行および列の両方を間引いているが、行は間引かず、列のみを間引いてもよい。また、固体撮像素子２００は、３ｋ、３ｋ＋１および３ｋ＋２列のうち２列を間引いているが、間引く列は、これらの列に限定されない。例えば、偶数列および奇数列のうち一方が間引かれる構成であってもよい。
【００８４】
図１１は、本技術の第１の実施の形態における通常モードが設定された際の固体撮像素子２００内のスイッチの状態の一例を示す図である。タイミング制御回路２４０は、３ｋ＋１列および３ｋ＋２列のスイッチ２６１と、３ｋ＋２列および３ｋ列の間のスイッチ２６１とをオン状態にし、残りのスイッチ２６１をオフ状態にする。また、タイミング制御回路２４０は、３ｋ＋１列のスイッチ２８７をオン状態にし、残りの列のスイッチ２８７をオフ状態にする。これにより、垂直信号線２６９−（３ｋ＋１）に、３つの容量２７８のそれぞれの一端が接続される。言い換えれば、３ｋ列および３ｋ＋２列の容量２７８は、３ｋ＋１列に提供される。
【００８５】
ここで、便宜上、読出し対象の列のサンプルホールド回路２７０を「レシピエント」と称し、容量をレシピエントに提供するサンプルホールド回路２７０を「ドナー」と称する。例えば、３ｋ＋１列の回路がレシピエントに該当し、残りの回路はドナーに該当する。このようにドナーがレシピエントに容量を供給することにより、通常モードと比較して垂直信号線２６９−（３ｋ＋１）に接続される容量値を増大させることができる。これにより、ノイズ低減効果を向上させて、通常モードよりもＳＮ比を改善することができる。近年では、画素数の増大に伴い、画素内のトランジスタのサイズが小さくなり、そのトランジスタに起因するノイズ、特に１／ｆノイズが、ＡＤ変換時のノイズに比べて支配的になっている。容量値の増大により、このようなノイズを低減することができる。
【００８６】
低照度のシーンを撮像するなど、多少のフレームレートの犠牲があっても、ノイズ低減の効果が優先される場合、この間引きモードが適している。また、全画素の画素信号が個別にＡＤ変換される静止画の撮像時と異なり、動画撮像時は間引きや平均を行うことがあるため、例えば、動画を撮像する場合においても間引きモードを用いることができる。
【００８７】
要求されるノイズ蓄積時間Ｔｉｎｔｅｇの長さに応じてドナーの個数とレシピエントの個数との比率を調整することにより、並列接続された容量２７８の合成容量を所望の値に設定することができる。
【００８８】
また、ドナーのスイッチ２８７をオフ状態にしてドナーのアンプ２７５の出力端子を、容量２７８から切り離すことにより、ドナーで発生するノイズのレシピエントへの干渉を抑制することができる。
【００８９】
また、ドナーのスイッチ２８６をオフ状態にしてドナーのアンプ２７５への電源供給を遮断することにより、消費電力を削減することができる。なお、消費電力削減よりも回路規模の削減を優先する場合には、スイッチ２８６を削減して、ドナーへの電源供給を遮断しない構成とすることもできる。
【００９０】
なお、３ｋ＋１列などのレシピエントの容量２７８は、特許請求の範囲に記載の第１容量の一例である。３ｋ列および３ｋ＋２列などのドナーの容量２７８は、特許請求の範囲に記載の第２容量の一例である。レシピエントのスイッチ２８７は、特許請求の範囲に記載の第１容量接続回路の一例であり、ドナーのスイッチ２８７は、特許請求の範囲に記載の第２容量接続回路の一例である。スイッチ２６１からなる回路は、特許請求の範囲に記載の容量間接続回路の一例である。レシピエントのサンプルホールドアンプ回路２８０は、特許請求の範囲に記載の第１サンプルホールドアンプ回路であり、ドナーのサンプルホールドアンプ回路２８０は、特許請求の範囲に記載の第２サンプルホールドアンプ回路である。
【００９１】
図１２は、本技術の第１の実施の形態における間引きモードが設定された際の固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。
【００９２】
固体撮像素子２００内の撮像制御部１３０は、現在のモードが間引きモードであるか否かを判断する（ステップＳ９０１）。間引きモードでない場合に（ステップＳ９０１：Ｎｏ）、タイミング制御回路２４０は、列間のスイッチ２６１をオフ状態に制御する（ステップＳ９０２）。一方、間引きモードである場合に（ステップＳ９０１：Ｙｅｓ）タイミング制御回路２４０は、３ｋ＋１列および３ｋ＋２列の間のスイッチ２６１と、３ｋ＋２列および３ｋ列の間のスイッチ２６１とをオン状態にする。残りのスイッチ２６１はオフ状態に制御される（ステップＳ９０３）。
【００９３】
ステップＳ９０２またはＳ９０３の後に読出し対象の列のサンプルホールド回路２７０は、画素信号をサンプリングし（ステップＳ９０４）、ノイズ成分を除去する（ステップＳ９０５）。そして、サンプルホールド回路２７０は、画素信号をホールドし、ＡＤ変換器２９１がＡＤ変換を行う（ステップＳ９０６）。これにより、読出し対象の行が読み出される。そして、固体撮像素子２００は、全行の読出しが完了したか否かを判断する（ステップＳ９０７）。
【００９４】
全行の読出しが完了していない場合に（ステップＳ９０７：Ｎｏ）、固体撮像素子２００は、ステップＳ９０４以降を繰り返す。全行の読出しが完了した場合に（ステップＳ９０７：Ｙｅｓ）、固体撮像素子２００は、撮像動作を終了する。複数の画像データを連続して撮像する場合には、垂直同期信号ＶＳＹＮＣに同期してステップＳ９０１乃至Ｓ９０７が繰り返し実行される。
【００９５】
このように、本技術の第１の実施の形態によれば、間引きモードにおいて、隣接する複数の容量２７８のそれぞれの一端をスイッチ２６１が信号線に接続するため、信号線に接続される合成容量の容量値を増大させることができる。これにより、画素信号のノイズ成分を低減してＳＮ比を改善することができる。
【００９６】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、間引きモードにおいてタイミング制御回路２４０が、複数の容量２７８を信号線に並列に接続させてノイズ成分を低減していた。しかし、ノイズ成分を低減することができる一方で、行や列が間引かれるため、その分、解像度が低下してしまう。この第２の実施の形態のタイミング制御回路２４０は、間引きせずに複数の容量２７８を信号線に並列に接続させる点において第１の実施の形態と異なる。
【００９７】
図１３は、本技術の第２の実施の形態における高画質モードが設定された際の固体撮像素子の動作の一例を示すタイミングチャートである。この第２の実施の形態では、通常モードおよび高画質モードのいずれかが設定される。ここで、高画質モードは、間引きを行わずに、複数の容量２７８の並列接続によりノイズ成分を低減させるモードである。
【００９８】
高画質モードにおいて、タイミング制御回路２４０は、第１の実施の形態と同様に制御信号ＳＷ（３ｋ＋１）（３ｋ＋２）と制御信号ＳＷ（３ｋ＋２）（３ｋ）とをハイレベルにし、制御信号ＳＷ（３ｋ）（３ｋ＋１）をローレベルにする。なお、通常モードおよび高画質モードのいずれかに設定する構成に限定されず、通常モード、間引きモードおよび高画質モードのいずれかに設定する構成であってもよい。
【００９９】
タイミング制御回路２４０は、タイミングＴ１４からタイミングＴ１５までの間において、制御信号ＳＷａ（３ｋ＋１）をハイレベルにし、タイミングＴ１４からタイミングＴ４１までの期間において、制御信号ＳＷｂ（３ｋ＋１）をハイレベルにする。
【０１００】
また、タイミング制御回路２４０は、タイミングＴ４１からタイミングＴ１５までの間に制御信号ＳＷａ（３ｋ＋２）をハイレベルにし、タイミングＴ４１からタイミングＴ４３までの期間において、制御信号ＳＷｂ（３ｋ＋２）をハイレベルにする。また、タイミング制御回路２４０は、タイミングＴ４３からタイミングＴ１５までの間に制御信号ＳＷａ（３ｋ）および制御信号ＳＷｂ（３ｋ）をハイレベルにする。
【０１０１】
タイミングＴ１４からタイミングＴ４１までの期間において、３ｋ＋１列のサンプルホールド回路２７０は、レシピエントとなり、画素信号のサンプルおよびノイズ除去を行う。残りのサンプルホールド回路２７０は、ドナーとなる。
【０１０２】
タイミングＴ４１からタイミングＴ４３までの間において３ｋ＋２列のサンプルホールド回路２７０は、レシピエントとなり、画素信号のサンプルおよびノイズ除去を行う。残りのサンプルホールド回路２７０は、ドナーとなる。
【０１０３】
タイミングＴ４３からタイミングＴ１５までの間において３ｋ列のサンプルホールド回路２７０は、レシピエントとなり、画素信号のサンプルおよびノイズ除去を行う。残りのサンプルホールド回路２７０は、ドナーとなる。
【０１０４】
上述の制御により、行が選択されるたびに、隣接する３列のそれぞれの画素信号が順に出力される。また、これらの隣接する３列の画素信号は、それらに共有される１つのＡＤ変換器２９１により順にＡＤ変換される。
【０１０５】
回路構成が比較的シンプルなサンプルホールド回路２７０よりも後段のＡＤ変換器２９１の方が一般に回路規模が大きい。このため、複数のサンプルホールド回路２７０を同じＡＤ変換器２９１が共有する回路構成が面積や電力の効率がよいと考えられる。したがって、ホールド状態のサンプルホールド回路２７０を共有するＡＤ変換器２９１が順次にＡＤ変換する高画質モードにより、ＡＤ変換のスループットの維持と、低ノイズ化とを両立することができる。
【０１０６】
このように、本技術の第２の実施の形態によれば、行が選択されるたびに、隣接する３列の容量を並列接続して、それらの列の画素信号を順に出力するため、ノイズを低減しつつ、全列の画素信号を間引かずに読み出すことができる。
【０１０７】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、固体撮像素子２００は、画素信号を１回のみサンプリングしていたが、サンプリング回数が１回のみでは、画素で生じたノイズ成分を画素信号から除去することができないおそれがある。この第３の実施の形態の固体撮像素子２００は、画素信号に対してＣＤＳ（Correlated Double Sampling）処理を行う点において第１の実施の形態と異なる。
【０１０８】
図１４は、本技術の第３の実施の形態におけるサンプルホールドブロック２６０の一構成例を示すブロック図である。この第３の実施の形態のサンプルホールドブロック２６０は、列ごとに、一対のサンプルホールド回路２７０が設けられる点において第１の実施の形態と異なる。例えば、列数をＭとすると、２×Ｍ個のサンプルホールド回路２７０が配置される。サンプルホールド回路２７０の倍増に合わせてスイッチ２６１も倍増される。例えば、２×（Ｍ−１）個のスイッチ２６１が配置される。
【０１０９】
列ごとに、その列の一対のサンプルホールド回路２７０の一方は、リセットレベルをサンプリングし、他方は信号レベルをサンプリングする。ここで、リセットレベルは、リセット信号ＲＳＴにより画素２３０が初期化されたときの画素信号のレベルを意味する。また、信号レベルは、転送信号ＴＲＧにより画素２３０内で、電荷が転送されたときの画素信号のレベルを意味する。
【０１１０】
リセットレベルを保持したサンプルホールド回路２７０は、出力信号Ｖｏｕｔｍｒを垂直信号線２６９−ｍ１を介して出力し、信号レベルを保持したサンプルホールド回路２７０は、出力信号Ｖｏｕｔｍｓを垂直信号線２６９−ｍ２を介して出力する。
【０１１１】
図１５は、本技術の第３の実施の形態におけるカラム信号処理部２９０の一構成例を示すブロック図である。この第３の実施の形態のカラム信号処理部２９０は、スイッチ２９２およびデジタルＣＤＳ回路２９３が列ごとにさらに配置される点において第１の実施の形態と異なる。
【０１１２】
スイッチ２９２は、タイミング制御回路２４０の制御に従って、垂直信号線２６９−ｍ１および２６９−ｍ２のいずれかをＡＤ変換器２９１の入力端子に接続するものである。このスイッチ２９２は、出力信号Ｖｏｕｔｍｒが出力された際に垂直信号線２６９−ｍ１をＡＤ変換器２９１に接続し、出力信号Ｖｏｕｔｍｓが出力された際に垂直信号線２６９−ｍ２を接続する。
【０１１３】
ＡＤ変換器２９１は、出力信号Ｖｏｕｔｍｒ（リセットレベル）と、出力信号Ｖｏｕｔｍｓ（信号レベル）とを順にＡＤ変換してデジタルＣＤＳ回路２９３に供給する。
【０１１４】
デジタルＣＤＳ回路２９３は、リセットレベルを示すデジタル信号と信号レベルを示すデジタル信号との差分を求めて、正味の画素信号として出力するものである。このように、リセットレベルおよび信号レベルを順にサンプリングして、それらの差分を求める処理は、ＣＤＳ処理と呼ばれる。ＣＤＳ処理のうち、デジタル信号の差分を求める処理はデジタルＣＤＳ処理と呼ばれる。このデジタルＣＤＳ処理により、画素２３０をリセットした際に生じるノイズ成分などを低減し、さらにＳＮ比を向上させることができる。
【０１１５】
図１６は、本技術の第３の実施の形態における通常モードが設定された際の固体撮像素子２００の動作の一例を示すタイミングチャートである。第３の実施の形態のスイッチ２８６、２８７および２６１の制御方法は、第１の実施の形態と同様である。
【０１１６】
列のそれぞれにおいて、リセットレベルに対応するサンプルホールド回路２７０は、タイミングＴ４からタイミングＴ４４までの間においてｎ（ｎは、整数）行目のリセットレベルをサンプリングし、タイミングＴ４５までの間にノイズを除去する。また、タイミングＴ４からタイミングＴ４５までの間において、信号レベルに対応するサンプルホールド回路２７０は、ｎ−１行目の信号レベルをホールドする。
【０１１７】
また、リセットレベルに対応するサンプルホールド回路２７０は、タイミングＴ４５からタイミングＴ５までの間においてｎ行目のリセットレベルをホールドする。また、信号レベルに対応するサンプルホールド回路２７０は、タイミングＴ４５からタイミングＴ４６までの間において、ｎ行目の信号レベルをサンプリングし、タイミングＴ５までの間にノイズを除去する。
【０１１８】
上述したように、一対のサンプルホールド回路２７０の一方がｎ行目のリセットレベルをサンプリングしているときに、他方は、ｎ−１行目の信号レベルをホールドする。このとき、ｎ−１行目の信号レベルがＡＤ変換される。また、一対のサンプルホールド回路２７０の一方がｎ行目のリセットレベルをホールドしているときに、他方は、ｎ行目の信号レベルをサンプリングする。このとき、ｎ行目のリセットレベルがＡＤ変換される。このようなパイプライン動作により、ＡＤ変換器２９１の利用効率を向上させることができる。
【０１１９】
なお、間引きモードが設定された場合には、第１の実施の形態と同様に、スイッチ２６１が、隣接する複数の容量２７８のそれぞれの一端を信号線に接続する。そして、読出し対象の列に対応する一対のサンプルホールド回路２７０がパイプライン動作し、残りのサンプルホールド回路２７０はスタンバイ状態となる。
【０１２０】
このように、本技術の第３の実施の形態によれば、列ごとに一対のサンプルホールド回路２７０が、リセットレベルおよび信号レベルを順にサンプリングするため、それらの差分を求めるデジタルＣＤＳ処理により、ＳＮ比をさらに向上させることができる。
【０１２１】
［第１の変形例］
上述の第３の実施の形態では、列ごとにデジタルＣＤＳ回路２９３を追加して、デジタルＣＤＳ処理を行っていたが、デジタルＣＤＳ回路２９３の分、デジタル回路の回路規模が増大してしまう。この第３の実施の形態の第１の変形例の固体撮像素子２００は、アナログのリセットレベルおよび信号レベルの差分を求めるアナログＣＤＳ処理を行う点において第３の実施の形態と異なる。
【０１２２】
図１７は、本技術の第３の実施の形態の第１の変形例におけるカラム信号処理部２９０の一構成例を示すブロック図である。この第３の実施の形態の第１の変形例のカラム信号処理部２９０は、列ごとに、スイッチ２９２およびデジタルＣＤＳ回路２９３の代わりに、アナログＣＤＳ回路２９４が配置されている点において第３の実施の形態と異なる。
【０１２３】
アナログＣＤＳ回路２９４は、アナログのリセットレベルおよび信号レベルの差分を求めるアナログＣＤＳ処理を行うものである。アナログＣＤＳ回路２９４は、アナログＣＤＳ処理後の信号を正味の画素信号としてＡＤ変換器２９１に供給する。
【０１２４】
図１８は、本技術の第３の実施の形態の第１の変形例における通常モードが設定された際の固体撮像素子２００の動作の一例を示すタイミングチャートである。タイミングＴ４からタイミングＴ４４までの間において、リセットレベルに対応するサンプルホールド回路２７０は、リセットレベルをサンプリングし、ノイズを除去する。一方、このときの信号レベルに対応するサンプルホールド回路２７０の状態は限定されない。
【０１２５】
そして、タイミングＴ４４からタイミングＴ５までの間において、リセットレベルに対応するサンプルホールド回路２７０は、リセットレベルをホールドする。一方、タイミングＴ４４からタイミングＴ４５までの間において、信号レベルに対応するサンプルホールド回路２７０は、信号レベルをサンプリングし、ノイズを除去する。続いてタイミングＴ４５からタイミングＴ５までの間において、信号レベルに対応するサンプルホールド回路２７０は、信号レベルをホールドする。このタイミングＴ４５からタイミングＴ５までの間においてカラム信号処理部２９０は、アナログＣＤＳ処理を行い、処理後の画素信号をＡＤ変換する。
【０１２６】
なお、間引きモードが設定された場合には、第１の実施の形態と同様に、スイッチ２６１が、隣接する複数の容量２７８のそれぞれの一端を信号線に接続する。そして、読出し対象の列に対応する一対のサンプルホールド回路２７０が順にサンプリングを行い、残りのサンプルホールド回路２７０はスタンバイ状態となる。
【０１２７】
このように、本技術の第３の実施の形態の第１の変形例によれば、デジタルＣＤＳ回路２９３の代わりにアナログＣＤＳ回路２９４を配置したため、デジタル回路の回路規模を削減することができる。
【０１２８】
［第２の変形例］
上述の第３の実施の形態の第１の変形例では、列ごとに一対のサンプルホールド回路２７０を配置して、行ごとに２回サンプリングしてＣＤＳ処理を行っていたが、１回のみサンプリングする場合と比較して読出し速度が低下してしまう。この第３の実施の形態の第２の変形例の固体撮像素子２００は、列ごとに４つのサンプルホールド回路２７０を配置して、それらがパイプライン動作する点において第３の実施の形態の第１の変形例と異なる。
【０１２９】
図１９は、本技術の第３の実施の形態の第２の変形例におけるサンプルホールドブロック２６０の一構成例を示すブロック図である。この第３の実施の形態の第２の変形例のサンプルホールドブロック２６０は、列ごとに、４つのサンプルホールド回路２７０が設けられる点において第３の実施の形態の第１の変形例と異なる。例えば、列数をＭとすると、４×Ｍ個のサンプルホールド回路２７０が配置される。サンプルホールド回路２７０の倍増に合わせてスイッチ２６１も倍増される。例えば、４×（Ｍ−１）個のスイッチ２６１が配置される。
【０１３０】
４つのサンプルホールド回路２７０のうち２つは、リセットレベルをサンプリングし、残りは信号レベルをサンプリングする。リセットレベルに対応する２つのサンプルホールド回路２７０は、出力信号Ｖｏｕｔｍｒ１およびＶｏｕｔｍｒ２を垂直信号線２６９−ｍ１および２６９−ｍ３を介して出力する。また、信号レベルに対応する２つのサンプルホールド回路２７０は、出力信号Ｖｏｕｔｍｓ１およびＶｏｕｔｍｓ２を垂直信号線２６９−ｍ２および２６９−ｍ４を介して出力する。
【０１３１】
図２０は、本技術の第３の実施の形態の第２の変形例におけるカラム信号処理部２９０の一構成例を示すブロック図である。この第３の実施の形態の第２の変形例のカラム信号処理部２９０は、スイッチ２９２および２９５が列ごとにさらに配置される点において第３の実施の形態の変形例と異なる。
【０１３２】
スイッチ２９２は、タイミング制御回路２４０の制御に従って、垂直信号線２６９−ｍ１および２６９−ｍ３のいずれかをアナログＣＤＳ回路２９４の入力端子に接続するものである。スイッチ２９５は、タイミング制御回路２４０の制御に従って、垂直信号線２６９−ｍ２および２６９−ｍ４のいずれかをアナログＣＤＳ回路２９４の入力端子に接続するものである。これらのスイッチ２９２および２９５は、出力信号Ｖｏｕｔｍｒ１およびＶｏｕｔｍｓ１が出力されている場合に、垂直信号線２６９−ｍ１および２６９−ｍ２を接続する。一方、出力信号Ｖｏｕｔｍｒ２およびＶｏｕｔｍｓ２が出力されている場合にスイッチ２９２および２９５は、垂直信号線２６９−ｍ３および２６９−ｍ４を接続する。
【０１３３】
図２１は、本技術の第３の実施の形態の第２の変形例における通常モードが設定された際の固体撮像素子２００の動作の一例を示すタイミングチャートである。タイミングＴ４からタイミングＴ４１までの間において、１つ目のサンプルホールド回路２７０は、ｎ行目のリセットレベルをサンプリングし、ノイズを除去する。一方、このときの２つ目のサンプルホールド回路２７０の状態は限定されない。
【０１３４】
タイミングＴ４１からタイミングＴ６までの間において、列に対応する４つのうち１つ目のサンプルホールド回路２７０は、ｎ行目のリセットレベルをホールドする。タイミングＴ４１からタイミングＴ５までの間において、列に対応する２つ目のサンプルホールド回路２７０は、ｎ行目の信号レベルをサンプリングし、ノイズを除去する。また、タイミングＴ４からタイミングＴ５までの間において、列に対応する残り２つのサンプルホールド回路２７０は、ｎ−１行目のリセットレベルおよび信号レベルをホールドする。
【０１３５】
タイミングＴ５からタイミングＴ６までの間において列に対応する２つ目のサンプルホールド回路２７０は、ｎ行目の信号レベルをホールドする。タイミングＴ５からタイミングＴ５１までの間において、列に対応する３つ目のサンプルホールド回路２７０は、ｎ行目のリセットレベルをサンプリングし、ノイズを除去する。一方、このときの列に対応する４つ目のサンプルホールド回路２７０の状態は限定されない。
【０１３６】
タイミングＴ５１からタイミングＴ６までの間において、列に対応する４つ目のサンプルホールド回路２７０は、ｎ行目の信号レベルをサンプリングし、ノイズを除去する。
【０１３７】
上述したように、列に対応する４つのサンプルホールド回路２７０のうち２つがｎ行目のリセットレベルおよび信号レベルをサンプリングしているときに、残り２つは、ｎ−１行目のレベルをホールドする。このとき、ｎ−１行目のリセットレベルおよび信号レベルに対してアナログＣＤＳ処理が実行され、ＡＤ変換される。また、４つのサンプルホールド回路２７０のうち２つがｎ行目のリセットレベルおよび信号レベルをホールドしているときに、残り２つは、ｎ行目のレベルをサンプリングする。このとき、ｎ行目のリセットレベルおよび信号レベルに対してアナログＣＤＳ処理が実行され、ＡＤ変換される。このようなパイプライン動作により、読出し速度を速くすることができる。
【０１３８】
なお、間引きモードが設定された場合には、第１の実施の形態と同様に、スイッチ２６１が、隣接する複数の容量２７８のそれぞれの一端を信号線に接続する。そして、読出し対象の列に対応する４つのサンプルホールド回路２７０が順にサンプリングを行い、残りのサンプルホールド回路２７０はスタンバイ状態となる。
【０１３９】
このように、本技術の第３の実施の形態の第２の変形例によれば、列ごとに４つのサンプルホールド回路２７０が、サンプリングおよびホールドを交互に行うため、第３の実施の形態の第１の変形例と比較して読出し速度を速くすることができる。
【０１４０】
＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１４１】
図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１４２】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【０１４３】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１４４】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１４５】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１４６】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１４７】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１４８】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【０１４９】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１５０】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１５１】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１５２】
図２３は、撮像部１２０３１の設置位置の例を示す図である。
【０１５３】
図２３では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１５４】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１５５】
なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１５６】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１５７】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１５８】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１５９】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１６０】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、図１に例示した撮像装置１００は、撮像部１２０３１に適用することができる。」等）。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
【０１６１】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１６２】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【０１６３】
なお、本技術は以下のような構成もとることができる。
（１）第１容量と、
第２容量と、
第１信号線を介して第１画素信号が伝送される場合には前記第１信号線に前記第１容量の一端を接続する第１容量接続回路と、
第２信号線を介して第２画素信号が伝送される場合には前記第２信号線に前記第２容量の一端を接続する第２容量接続回路と、
前記第１画素信号および前記第２画素信号の一方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を接続し、前記第１画素信号および前記第２画素信号の両方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を切り離す容量間接続回路と
を具備する固体撮像素子。
（２）前記第１画素信号をサンプリングして保持し、当該保持した第１画素信号を増幅して前記第１信号線を介して出力する第１サンプルホールドアンプ回路と、
前記第２画素信号をサンプリングして保持し、当該保持した第２画素信号を増幅して前記第２信号線を介して出力する第２サンプルホールドアンプ回路と
をさらに具備する前記（１）記載の固体撮像素子。
（３）各々が所定方向に配列された所定数の画素からなる複数の行のいずれかが選択されるたびに前記第１サンプルホールドアンプ回路および第２サンプルホールドアンプ回路の一方が前記第１画素信号および前記第２画素信号の一方を出力する
前記（２）記載の固体撮像素子。
（４）前記第１サンプルホールドアンプ回路が前記第１画素信号をサンプリングしている場合には前記第２サンプルホールドアンプ回路が前記第２画素信号を保持し、前記第１サンプルホールドアンプ回路が前記第１画素信号を保持している場合には前記第２サンプルホールドアンプ回路が前記第２画素信号をサンプリングする
前記（２）または（３）に記載の固体撮像素子。
（５）前記第１画素信号および前記第２画素信号のそれぞれは、リセットレベルおよび信号レベルを含む
前記（２）記載の固体撮像素子。
（６）前記第１サンプルホールドアンプ回路および前記第２サンプルホールドアンプ回路は一対ずつ設けられ、
前記一対の第１サンプルホールドアンプ回路の一方が前記第１画素信号の前記リセットレベルをサンプリングしている場合には前記一対の第１サンプルホールドアンプ回路の他方が前記第１画素信号の前記信号レベルを保持し、前記一対の第１サンプルホールドアンプ回路の一方が前記第１画素信号の前記リセットレベルを保持している場合には前記一対の第１サンプルホールドアンプ回路の他方が前記第１画素信号の前記信号レベルをサンプリングし、
前記一対の第２サンプルホールドアンプ回路の一方が前記第２画素信号の前記リセットレベルをサンプリングしている場合には前記一対の第２サンプルホールドアンプ回路の他方が前記第２画素信号の前記信号レベルを保持し、前記一対の第２サンプルホールドアンプ回路の一方が前記第２画素信号の前記リセットレベルを保持している場合には前記一対の第２サンプルホールドアンプ回路の他方が前記第２画素信号の前記信号レベルをサンプリングする
前記（５）記載の固体撮像素子。
（７）前記第１サンプルホールドアンプ回路および前記第２サンプルホールドアンプ回路は一対ずつ設けられ、
前記一対の第１サンプルホールドアンプ回路は、前記第１画素信号の前記リセットレベルおよび前記信号レベルを順にサンプリングし、
前記一対の第２サンプルホールドアンプ回路は、前記第２画素信号の前記リセットレベルおよび前記信号レベルを順にサンプリングする
前記（５）記載の固体撮像素子。
（８）前記第１サンプルホールドアンプ回路および前記第２サンプルホールドアンプ回路は、４つずつ設けられ、
前記４つの第１サンプルホールドアンプ回路のうち２つが前記第１画素信号の前記リセットレベルおよび前記信号レベルを順にサンプリングしている場合には残りの前記第１サンプルホールドアンプ回路が前記第１画素信号の前記リセットレベルおよび前記信号レベルを保持し、
前記４つの第２サンプルホールドアンプ回路のうち２つが前記第２画素信号の前記リセットレベルおよび前記信号レベルを順にサンプリングしている場合には残りの前記第２サンプルホールドアンプ回路が前記第２画素信号の前記リセットレベルおよび前記信号レベルを保持する
前記（５）記載の固体撮像素子。
（９）第１容量と、
第２容量と、
第１信号線を介して第１画素信号が伝送される場合には前記第１信号線に前記第１容量の一端を接続する第１容量接続回路と、
第２信号線を介して第２画素信号が伝送される場合には前記第２信号線に前記第２容量の一端を接続する第２容量接続回路と、
前記第１画素信号および前記第２画素信号の一方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を接続し、前記第１画素信号および前記第２画素信号の両方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を切り離す容量間接続回路と、
前記第１画素信号および前記第２画素信号に対して所定の信号処理を行う信号処理部と
を具備する撮像装置。
（１０）第１信号線を介して第１画素信号が伝送される場合には前記第１信号線に第１容量の一端を接続する第１容量接続手順と、
第２信号線を介して第２画素信号が伝送される場合には前記第２信号線に第２容量の一端を接続する第２容量接続手順と、
前記第１画素信号および前記第２画素信号の一方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を接続し、前記第１画素信号および前記第２画素信号の両方が伝送される場合には前記第１容量および前記第２容量のそれぞれの前記一端を切り離す容量間接続手順と
を具備する固体撮像素子の制御方法。
【符号の説明】
【０１６４】
１００  撮像装置
１１０  撮像レンズ
１２０  記録部
１３０  撮像制御部
２００  固体撮像素子
２１０  垂直走査回路
２２０  画素アレイ部
２３０  画素
２３１  フォトダイオード
２３２  転送トランジスタ
２３３  リセットトランジスタ
２３４  浮遊拡散層
２３５  増幅トランジスタ
２３６  選択トランジスタ
２４０  タイミング制御回路
２５０  負荷ＭＯＳ回路ブロック
２５１  負荷ＭＯＳ回路
２６０  サンプルホールドブロック
２６１、２８１〜２８７、２９２、２９５  スイッチ
２７０  サンプルホールド回路
２７１〜２７４、２７８  容量
２７５  アンプ
２７６  Ｐ型トランジスタ
２７７  Ｎ型トランジスタ
２８０  サンプルホールドアンプ回路
２９０  カラム信号処理部
２９１  ＡＤ変換器
２９３  デジタルＣＤＳ回路
２９４  アナログＣＤＳ回路
１２０３１  撮像部
【図１】
2019140635.tif 000003
【図２】
2019140635.tif 000004
【図３】
2019140635.tif 000005
【図４】
2019140635.tif 000006
【図５】
2019140635.tif 000007
【図６】
2019140635.tif 000008
【図７】
2019140635.tif 000009
【図８】
2019140635.tif 000010
【図９】
2019140635.tif 000011
【図１０】
2019140635.tif 000012
【図１１】
2019140635.tif 000013
【図１２】
2019140635.tif 000014
【図１３】
2019140635.tif 000015
【図１４】
2019140635.tif 000016
【図１５】
2019140635.tif 000017
【図１６】
2019140635.tif 000018
【図１７】
2019140635.tif 000019
【図１８】
2019140635.tif 000020
【図１９】
2019140635.tif 000021
【図２０】
2019140635.tif 000022
【図２１】
2019140635.tif 000023
【図２２】
2019140635.tif 000024
【図２３】
2019140635.tif 000025