(57)【要約】【課題】出力信号の減衰量を効率的に大きくすること。【解決手段】可変減衰器１は、入力信号の波長λに対応するλ／４の電気長を有する伝送線Ｌ１，Ｌ２を結合して構成され、伝送線Ｌ１の一端を入力端子ＲＦＩＮに、他端をスルー端子ＲＦＴＨとし、伝送線Ｌ２の一端をカプリング端子ＲＦＣＰに、他端を出力端子ＲＦＯＵＴとして用いる減衰器であって、スルー端子ＲＦＴＨ及びカプリング端子ＲＦＣＰの双方に、互いに同一のインピーダンスを有する抵抗対３を有し、入力端子ＲＦＩＮ及び出力端子ＲＦＯＵＴの双方に、互いに同一のインピーダンスを有する抵抗対５を有する。【選択図】図１
2019216385.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の波長λに対応するλ／４の電気長を有する第１の伝送線及び第２の伝送線を結合して構成され、前記第１の伝送線の一端を入力端子とし、前記第１の伝送線の他端をスルー端子とし、前記第２の伝送線の一端をカプリング端子とし、前記第２の伝送線の他端を出力端子として用いる可変減衰器であって、
前記スルー端子及び前記カプリング端子の双方に、互いに同一のインピーダンスを有する二つの第１の抵抗素子を有し、
前記入力端子及び前記出力端子の双方に、互いに同一のインピーダンスを有する二つの第２の抵抗素子を有する、
可変減衰器。
【請求項２】
前記第１の抵抗素子のそれぞれは、前記スルー端子あるいは前記カプリング端子と接地との間にそれぞれの電流端子を接続した第１のトランジスタを含み、
前記第２の抵抗素子のそれぞれは、前記入力端子あるいは前記出力端子と接地との間にそれぞれの電流端子を接続した第２のトランジスタを含む
請求項１記載の可変減衰器。
【請求項３】
前記第１のトランジスタの制御端子は第１の制御信号を受け、前記第２のトランジスタの制御端子は第２の制御信号を受ける、
請求項２に記載の可変減衰器。
【請求項４】
前記第１の制御信号と前記第２の制御信号は同一の信号である、
請求項３に記載の可変減衰器。
【請求項５】
前記第２のトランジスタは、前記入力端子及び前記出力端子と接地との間に直列に接続され、互いに同一の特性を有する少なくとも２つのトランジスタを含み、当該直列に接続されたトランジスタは前記第２の制御信号によって駆動される、
請求項３又は４に記載の可変減衰器。
【請求項６】
前記第１のトランジスタは、前記スルー端子及び前記カプリング端子と接地との間に直列に接続され、互いに同一特性を有する少なくとも２つのトランジスタを含み、当該直列に接続されたトランジスタは前記第１の制御信号によって駆動される、
請求項５に記載の可変減衰器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ信号用の可変減衰器に関するものである。
【背景技術】
【０００２】
ＲＦ信号の可変減衰回路（Variable  Attenuator）としては、９０°カプラのスルー端子とカップル端子の双方に電界効果型トランジスタ（ＦＥＴ:  Field Effect Transistor）１６１，１６２と５０Ωの抵抗体１５１，１５２を並列に接続した構成が知られている（下記特許文献１参照）。この回路においては、ＦＥＴ１６１，１６２がオフされると入力端に伝達される信号が５０Ωの抵抗体１５１，１５２によって吸収され、出力端（アイソレーション端子）から出力される信号の減衰量が最大となり、ＦＥＴ１６１，１６２がオンされると信号の大部分が出力端側に反射され、出力端から出力される信号の減衰量が小さくなる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０００−５０７７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１に記載の回路においては、可変抵抗体の抵抗値が直角位相ハイブリッド回路を構成する伝送線の特性インピーダンスに一致したときに出力信号の減衰量が最大となる。しかしながら、用途によっては減衰量の最大値が不足する場合あった。
【０００５】
そこで、本発明は、かかる課題に鑑みてなされたものであり、出力信号の減衰量を効率的に大きくすることが可能な可変減衰器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の一側面に係る可変減衰器は、入力信号の波長λに対応するλ／４の電気長を有する第１の伝送線及び第２の伝送線を結合して構成され、第１の伝送線の一端を入力端子とし、第１の伝送線の他端をスルー端子とし、第２の伝送線の一端をカプリング端子とし、第２の伝送線の他端を出力端子として用いる可変減衰器であって、スルー端子及びカプリング端子の双方に、互いに同一のインピーダンスを有する二つの第１の抵抗素子を有し、入力端子及び出力端子の双方に、互いに同一のインピーダンスを有する二つの第２の抵抗素子を有する。
【発明の効果】
【０００７】
本発明によれば、出力信号の減衰量を効率的に大きくすることができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る可変減衰器の回路図である。
【図２】図１の可変減衰器の詳細構成を示す回路図である。
【図３】（ａ）は、回路基板に形成された伝送線Ｌ１，Ｌ２の構成を示す平面図、（ｂ）は、（ａ）に示す回路基板のIIIB−IIIB線に沿った断面図である。
【図４】実施形態におけるＳパラメータ（Ｓ４１）の測定結果を示すグラフである。
【図５】実施形態における入出力インピーダンスの測定結果を示す図である。
【図６】実施形態におけるＳパラメータ（Ｓ４１）の測定結果を示すグラフである。
【図７】（ａ）は、実施形態における入力インピーダンスの測定結果を示す図であり、（ｂ）は、実施形態におけるＳパラメータ（Ｓ１１）の測定結果を示すグラフである。
【図８】（ａ）は、実施形態における出力インピーダンスの測定結果を示す図であり、（ｂ）は、実施形態におけるＳパラメータ（Ｓ４４）の測定結果を示すグラフである。
【図９】図１の抵抗５ａの他の構成例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明は省略する。
［可変減衰器の構成］
【００１０】
図１は、実施形態に係る可変減衰器の回路図である。図１に示す可変減衰器１は、ＲＦ帯にある入力信号（例えば、１５〜２５ＧＨｚの高周波信号）を減衰して出力する回路である。可変減衰器１は、互いにカップリングした２つの伝送線Ｌ１，Ｌ２と、２つの抵抗素子３ａ，３ｂを含む抵抗対３と、２つの抵抗素子５ａ，５ｂを含む抵抗対５を備える。
【００１１】
２つの伝送線Ｌ１，Ｌ２は、それぞれが直線状のパターンによって構成され、入力信号の波長λに対応するλ／４の電気長を有する。これらの２つの伝送線Ｌ１，Ｌ２は、λ／４の電気長の部分に亘って互いにカップリングしている。この伝送線Ｌ１の一端が入力端子ＲＦＩＮと電気的に接続され、その他端がスルー端子ＲＦＴＨと電気的に接続されている。そして、伝送線Ｌ１とカップリングした伝送線Ｌ２の一端がカプリング端子ＲＦＣＰと電気的に接続され、伝送線Ｌ２の他端が出力端子ＲＦＯＵＴと電気的に接続されている。出力端子ＲＦＯＵＴはアイソレーション端子と呼ばれることもある。このような構成において、入力端子ＲＦＩＮから入力された入力信号が伝送線Ｌ１側から伝送線Ｌ２側に伝達することにより出力端子ＲＦＯＵＴにおいて出力信号が生成される。
【００１２】
抵抗素子３ａ，３ｂは、同一の抵抗値を有し、それぞれ、スルー端子ＲＦＴＨ及びカプリング端子ＲＦＣＰと接地ＧＮＤとの間に設けられている。抵抗素子５ａ，５ｂは、同一の抵抗値を有し、それぞれ、入力端子ＲＦＩＮ及び出力端子ＲＦＯＵＴと接地ＧＮＤとの間に設けられている。
【００１３】
図２には、抵抗対３、５の具体的な回路構成を示している。図２に示すように、抵抗対３、５は、それぞれ、トランジスタによって構成されている。
【００１４】
具体的には、抵抗素子３ａは、ＦＥＴ７ａ、及び抵抗９ａを含む。ＦＥＴ７ａの一方の電流端子であるドレインがスルー端子ＲＦＴＨに接続され、ＦＥＴ７ａの他方の電流端子であるソースが接地ＧＮＤに接続され、ＦＥＴ７ａの制御端子であるゲートが抵抗９ａを介して制御端子Ｖｇ２に接続される。これにより、ＦＥＴ７ａのゲートは制御端子Ｖｇ２に供給される制御信号を受ける。
【００１５】
同様に、抵抗素子３ｂは、ＦＥＴ７ｂ、及び抵抗９ｂを含む。ＦＥＴ７ｂの一方の電流端子であるドレインがカプリング端子ＲＦＣＰに接続され、ＦＥＴ７ｂの他方の電流端子であるソースが接地ＧＮＤに接続され、ＦＥＴ７ｂの制御端子であるゲートが抵抗９ｂを介して制御端子Ｖｇ２に接続される。これにより、ＦＥＴ７ｂのゲートは、ＦＥＴ７ａと同様に、制御端子Ｖｇ２に供給される制御信号を受ける。
【００１６】
抵抗対３を構成するＦＥＴ７ａ、７ｂは、実質的に同一の電気的特性を有する。そのため、制御端子Ｖｇ２に供給される制御信号を調整することにより、抵抗素子３ａ，３ｂの抵抗値を同一の値に維持しつつ変化させることができる。
【００１７】
抵抗素子５ａは、ＦＥＴ１３ａ、及び抵抗１５ａを含む。ＦＥＴ１３ａの一方の電流端子であるドレインが入力端子ＲＦＩＮに接続され、ＦＥＴ１３ａの他方の電流端子であるソースが接地ＧＮＤに接続され、ＦＥＴ１３ａの制御端子であるゲートが抵抗１５ａを介して制御端子Ｖｇ１に接続される。これにより、ＦＥＴ１３ａのゲートは制御端子Ｖｇ１に供給される制御信号を受ける。
【００１８】
同様に、抵抗素子５ｂは、ＦＥＴ１３ｂ、及び抵抗１５ｂを含んで構成される。ＦＥＴ１３ｂの一方の電流端子であるドレインが出力端子ＲＦＯＵＴに接続され、ＦＥＴ１３ｂの他方の電流端子であるソースが接地ＧＮＤに接続され、ＦＥＴ１３ｂの制御端子であるゲートが抵抗１５ｂを介して制御端子Ｖｇ１に接続される。これにより、ＦＥＴ１３ｂのゲートは制御端子Ｖｇ１に供給される制御信号を受ける。
【００１９】
抵抗対５を構成するＦＥＴ１３ａ，１３ｂは、実質的に同一の電気的特性を有する。そのため、制御端子Ｖｇ１に供給される制御信号を調整することにより、抵抗素子５ａ，５ｂの抵抗値を同一の値に設定しつつ変化させることができる。
【００２０】
ここで、ＦＥＴ７ａ，７ｂの電気的特性とＦＥＴ１３ａ，１３ｂの電気的特性を同様に設定し、かつ、抵抗９ａ，９ｂの抵抗値と抵抗１５ａ，１５ｂの抵抗値を同様に設定し、制御端子Ｖｇ１及び制御端子Ｖｇ２に供給する制御信号を同一にすることにより、抵抗対３と抵抗対５とを同一の抵抗値に設定してもよい。その一方で、制御端子Ｖｇ１及び制御端子Ｖｇ２に供給する制御信号を別々にすることにより、抵抗対３と抵抗対５との抵抗値を別々に設定してもよい。
【００２１】
図３を参照して、伝送線Ｌ１，Ｌ２の構成例を説明する。図３（ａ）は、回路基板に形成された伝送線Ｌ１，Ｌ２の平面図、図３（ｂ）は、図３（ａ）に示す直線ＩＩＩＢ−ＩＩＩＢに沿った断面図である。
【００２２】
図３（ａ）および図３（ｂ）に示すように、伝送線Ｌ１，Ｌ２は、例えば、所定の厚さ（例えば、２５０μｍ）のＧａＡｓ基板等の半導体基板２１上に形成されたポリイミド等からなる絶縁層２３内に形成される。例えば、伝送線Ｌ２は金属（金、等）製であり、絶縁層２３内において半導体基板２１側に、厚さ１μｍ、幅１２μｍで半導体基板２１に沿って直線状に形成される。伝送線Ｌ１は金属製であり、絶縁層２３内において伝送線Ｌ２に対して半導体基板２１とは反対側に、厚さ１μｍ、幅９μｍで直線状に形成される。伝送線Ｌ１と伝送線Ｌ２は、λ／４の長さで互いに平行に重なりあう結合部（カップリング部）を形成する。
【００２３】
また、絶縁層２３の最表面には、伝送線Ｌ１，Ｌ２の上部を空けて伝送線Ｌ１，Ｌ２と平行に伸び、所定の厚さ（例えば、２μｍ以上）の金属製（例えば、金）の接地層２５が形成されている。伝送線Ｌ１，Ｌ２は、両者の間に２μｍのギャップを有し、この間隔、及び当該ギャップを埋めている絶縁層の誘電率により両者の結合度が決定される。なお、伝送線Ｌ１の幅が伝送線Ｌ２の幅より狭くされているのは、伝送線Ｌ１の方が接地層２５迄の距離が狭く、対接地との間の結合度が他方の伝送線Ｌ２に比較して大きくなるため、伝送線Ｌ２の幅を広くして（伝送線Ｌ１の幅を狭くして）両者の接地層２５との結合度を同等にするためである。また、接地層２５のうち、伝送線Ｌ１、Ｌ２と重なる領域が除去されているのも、除去せずに全面に接地層を設けた場合、伝送線Ｌ１、伝送線Ｌ２の接地層２５に対する結合度を同等にした時には、上方の伝送線Ｌ１の幅が狭くなり過ぎるため、除去領域を設けて二つの伝送線Ｌ１、Ｌ２の幅を大きく違えることなく、接地層２５との間の結合度を同等にした。
【００２４】
本実施形態の可変減衰器１によれば、スルー端子ＲＦＴＨ及びカプリング端子ＲＦＣＰに設けられた抵抗対３のインピーダンスを変化させ、入力端子ＲＦＩＮ及び出力端子ＲＦＯＵＴに設けられた抵抗対５のインピーダンスを変化させることができる。具体的には、抵抗対３，５のそれぞれの抵抗値（インピーダンス）を、それぞれが接続された伝送線Ｌ１，Ｌ２の特性インピーダンスに一致させた場合には、信号の反射が最少となる。その一方で、それぞれの抵抗値（インピーダンス）が伝送線Ｌ１，Ｌ２の特性インピーダンスと乖離するに従って、インピーダンス不整合による信号の反射が増加する。その結果、出力端子ＲＦＯＵＴから出力される信号の減衰量を変化させることができる。
【００２５】
本実施形態では、抵抗対３に加えて抵抗対５が設けられることで、減衰量を大きくすることができる。また、抵抗対５を構成する抵抗素子５ａ，５ｂは、同一の抵抗値に設定されるので、減衰器１の減衰動作を安定化することができる。
【００２６】
特に、本実施形態では、抵抗対３に含まれるトランジスタ対と、抵抗対５に含まれるトランジスタ対で、その制御端子が受ける制御信号を同一とし、それぞれのトランジスタの電流端子間の抵抗値を一致させている。これにより、最大減衰量を大きくすることができる。さらに、抵抗対３に含まれるトランジスタ対と、抵抗対５に含まれるトランジスタ対との間でも、それぞれの制御端子に受ける制御信号を一致させれば、最大減衰量をさらに大きくすることができる。
【００２７】
以下、可変減衰器１の特性の測定結果を示す。
【００２８】
図４は、制御端子Ｖｇ１および制御端子Ｖｇ２に与えられる制御信号を独立に変化させた場合の入力端子ＲＦＩＮから出力端子ＲＦＯＵＴに至る信号の強度に対応するＳパラメータ（Ｓ４１、減衰量）を示している。ここで、周波数は１５〜２５ＧＨｚの領域を掃引した。制御端子Ｖｇ２に与える制御信号を−０．７Ｖで固定し制御端子Ｖｇ１に与える制御信号を−０．７Ｖ〜−０．２Ｖの範囲で変化させると減衰量を約−１０ｄＢとすることができる。さらに、制御端子Ｖｇ１に与える制御信号をその上限値である−０．２Ｖで固定し、制御端子Ｖｇ２に与える制御信号を−０．７Ｖ〜−０．２Ｖの範囲で変化させると減衰量をさらに−４０ｄＢにまで大きくすることができる。
【００２９】
また、図５には、図４に示す測定結果に対応して、入力インピーダンス、出力インピーダンスに対応するＳパラメータ（Ｓ１１、Ｓ４４）を示している。図５において、（ａ）及び（ｂ）は、それぞれ、制御端子Ｖｇ２に与える制御信号を固定し制御端子Ｖｇ１に与える制御信号を変化させた時のＳ１１及びＳ４４を示し、（ｃ）及び（ｄ）は、それぞれ、制御端子Ｖｇ１に与える制御信号をその上限値に固定し制御端子Ｖｇ２に与える制御信号を変化させた時のＳ１１及びＳ４４を示している。このように、制御端子Ｖｇ１に与える制御信号を変化させた場合は入力インピーダンスおよび出力インピーダンスが若干変化しているが、その変化量は許容範囲である。一方、制御端子Ｖｇ２に与える制御信号を変化させた場合は、入力インピーダンスおよび出力インピーダンスの変動が小さく抑えられている。
【００３０】
図６は、制御端子Ｖｇ１に与える制御信号、および制御端子Ｖｇ２に与える制御信号を同時に同様に変化させた時のＳ４１を示している。このように、制御端子Ｖｇ１，Ｖｇ２に与える信号を−０．７Ｖ〜−０．２Ｖの範囲で同様に変化させることにより減衰量を−４０ｄＢにまで大きく設定することができる。
【００３１】
また図７、図８には、本減衰器１の入力インピーダンス（Ｓ１１）、出力インピーダンス（Ｓ４４）について、制御端子Ｖｇ１、Ｖｇ２に与える制御信号をパラメータとして、周波数１５〜２５ＧＨｚの範囲で評価した結果を示す。本発明では、抵抗対５がそれぞれ入力端子ＲＦＩＮと出力端子ＲＦＯＵＴに挿入され、かつ、その等価インピーダンスを変化させることにより所望の減衰量を得ている。その結果、入／出力インピーダンスが特性インピーダンスから大きく乖離した場合には、本減衰器の前段、後段に接続される回路の伝送特性を劣化させることになる。図７及び図８において、（ａ）部はスミスチャートにてＳ１１、Ｓ４４を示し、（ｂ）部はＳ１１、Ｓ４４の値を示した。このように、制御端子Ｖｇ１，Ｖｇ２に与える信号により、すなわち、抵抗対５の存在により、入力インピーダンスおよび出力インピーダンスは影響を受けるが、両者が同様に変化するため入出力間のインピーダンス整合が大きく変動することはない。また、入力信号の周波数の１５〜２５ＧＨｚの広い範囲においてリターンが−１０ｄＢ程度に抑えられている。
【００３２】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００３３】
例えば、上記実施形態の可変減衰器１に含まれる抵抗対３，５の構成は、様々変更することができる。図９には、抵抗素子５ａの他の構成例を示す。他方の抵抗素子３ａについても同様の構成を採ることができる。
【００３４】
図９に示す抵抗素子５ａは、入力端子ＲＦＩＮと接地ＧＮＤとの間に直列に接続された互いに同一の電気特性を有する少なくとも２つのＦＥＴ３１ａ，３３ａを含む。そして、これらの２つのＦＥＴ３１ａ，３３ａは、制御端子に抵抗１５ａを介して制御端子Ｖｇ１から制御信号が供給される。抵抗素子５ｂも同様の構成を有している。このような変形例によれば、入力信号の強度が大きい場合に直列に接続されたトランジスタの一段当たりに印加されるパワーを小さくすることができ、トランジスタの破壊を防止し、且つ印加される電圧を分配することで信号ラインの歪を小さすることができる。
【符号の説明】
【００３５】
１…可変減衰器、３，５…抵抗対、７ａ，７ｂ…ＦＥＴ（第１のトランジスタ対）、１３ａ，１３ｂ…ＦＥＴ（第２のトランジスタ対）、Ｌ１，Ｌ２…伝送線、ＲＦＩＮ…入力端子、ＲＦＣＰ…カプリング端子、ＲＦＯＵＴ…出力端子、ＲＦＴＨ…スルー端子。
【図１】
2019216385.tif 000003
【図２】
2019216385.tif 000004
【図３】
2019216385.tif 000005
【図４】
2019216385.tif 000006
【図５】
2019216385.tif 000007
【図６】
2019216385.tif 000008
【図７】
2019216385.tif 000009
【図８】
2019216385.tif 000010
【図９】
2019216385.tif 000011