(57)【要約】【課題】配線迂回部の面積を抑制することのできる表示装置を提供する。【解決手段】表示装置（１）は、表示領域（３０）と非表示領域（１０）とを有する基板（１００）を備えた表示装置であって、複数の第１種のスイッチング素子（ＴＦＴ１、ＴＦＴ２）と、当該複数の第１種のスイッチング素子のゲートに接続された複数のゲート（５０）線と、複数の第２のスイッチング素子（ＴＦＴ３）と、当該複数の第２種のスイッチング素子のゲートに接続された複数のサブゲート線（６０）と、複数のゲート線（５０）の何れかと、複数のサブゲート線（６０）の何れかとを接続する接続線（７０）とを備えている。【選択図】図１
2019159249.tif 000002
【特許請求の範囲】
【請求項１】
表示領域と非表示領域とを有する基板を備えた表示装置であって、
複数の第１種のスイッチング素子と、
当該複数の第１種のスイッチング素子のゲートに接続された複数のゲート線と、
複数の第２種のスイッチング素子と、
当該複数の第２種のスイッチング素子のゲートに接続された複数のサブゲート線と、
前記複数のゲート線の何れかと、前記複数のサブゲート線の何れかとを接続する接続線とを備えている
ことを特徴とする表示装置。
【請求項２】
前記非表示領域は、少なくとも一部が前記表示領域に囲まれる
ことをと特徴とする請求項１に記載の表示装置。
【請求項３】
前記基板には、前記表示領域と前記非表示領域との間に配線迂回領域が設けられており、
当該配線迂回領域には、前記サブゲート線が存在しない
ことを特徴とする請求項１または２に記載の表示装置。
【請求項４】
ソース線をさらに備え、
前記接続線を含む層は、前記ゲート線を含む層および前記ソース線を含む層とは異なる層である
ことを特徴とする請求項１〜３の何れか１項に記載の表示装置。
【請求項５】
前記接続線を含む層は、初期化電圧が印加された電源線を含んでいる
ことを特徴とする請求項４に記載の表示装置。
【請求項６】
ソース線をさらに備え、
前記接続線は、前記ソース線を含む層に配置されている
ことを特徴とする請求項１〜３の何れか１項に記載の表示装置。
【請求項７】
複数の補助容量線をさらに備え、
前記複数の補助容量線は、前記ソース線を含む層に形成された共通接続線を介して互いに接続されている
ことを特徴とする請求項６に記載の表示装置。
【請求項８】
前記共通接続線は、前記接続線に比べて、前記非表示領域からの距離が大きい位置に配置されている
ことを特徴とする請求項７に記載の表示装置。
【請求項９】
反射電極層をさらに備えており、
前記接続線は前記反射電極層に配置されている
ことを特徴とする請求項１〜３の何れか１項に記載の表示装置。
【請求項１０】
前記接続線は、前記複数のゲート線の何れかのゲート線と、当該ゲート線から、スキャン順で下流側に配置されているサブゲート線とを接続する
ことを特徴とする請求項１〜９の何れか１項に記載の表示装置。
【請求項１１】
前記第２種のスイッチング素子は、補助容量に接続されている
ことを特徴とする請求項１〜１０の何れか１項に記載の表示装置を備える液晶表示装置。
【請求項１２】
前記第２種のスイッチング素子は、定電位が供給される配線に接続されている
ことを特徴とする請求項１〜１０の何れか１項に記載の表示装置を備える有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、液晶表示装置、および有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
従来、計器やアミューズメント機器などに適用しているマルチ画素液晶表示装置において、例えば表示領域に穴あき部や切欠き部を形成する場合がある。この場合、穴あき部周辺の表示不良が生じることがある。もしくは、表示不良を抑制するために、穴あき部周辺の非表示領域を大きく取らなければならないことがある。
【０００３】
その原因は、穴あき部には基板が存在せず、配線自体が不可能であるため、その周囲に、ゲート線やデータ線などの配線迂回部を設ける必要があるためである。また、この配線迂回部は液晶を封入するためのシール材の形成領域でもあるため、一定の幅は必要であるが、表示領域が小さくならないように幅狭であることが好ましい。そのため、各配線が密集することになる。
【０００４】
また、シール材として光硬化性の材料を使用する場合、ゲート線やデータ線などの配線が形成されるアレイ基板側から光（紫外線や可視光）を照射するが、配線が密集していると、硬化が不十分となり、シール材の未硬化成分が液晶層に及び、表示不良となる虞がある。
【０００５】
また、マルチ画素液晶表示装置において、１つの画素に対して、ゲート線が１本と、さらにもう１本のゲート線（サブゲート線とも呼ばれる）が配置される構成では配線迂回部において、配線が更に密集しやすくなる。
【０００６】
例えば、特許文献１には、開口部（穴あき部）が形成されている部分において、ゲート線とデータ線とが共に、開口部を避けてその周囲を迂回するように配線されており、さらに、各画素行に同じ信号を供給するコモン信号線を束ねる接続配線を備えている構成が記載されている。
【０００７】
また、特許文献２には前記特許文献１とほぼ同様な構成であって、電源線を束ねる構成について開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−０３２７６０号（２０１０年２月１２日公開）
【特許文献２】特開２００８−２５７１９１号（２００８年１０月２３日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１及び２の技術をそのまま用いたとしても、ゲート線とサブゲート線とを備える構成において、配線迂回部の面積を抑制することは難しい。
【００１０】
本発明は、前記の課題を解決するためになされたものであり、その目的は、ゲート線とサブゲート線とを備える構成において、配線迂回部の面積を抑制することのできる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記の課題を解決するために、本発明の一態様に係る表示装置は、表示領域と非表示領域とを有する基板を備えた表示装置であって、複数の第１種のスイッチング素子と、当該複数の第１種のスイッチング素子のゲートに接続された複数のゲート線と、複数の第２のスイッチング素子と、当該複数の第２種のスイッチング素子のゲートに接続された複数のサブゲート線と、前記複数のゲート線の何れかと、前記複数のサブゲート線の何れかとを接続する接続線とを備えている。
【発明の効果】
【００１２】
本発明の一態様によれば、ゲート線とサブゲート線とを備える構成において、配線迂回部の面積を抑制することのできる表示装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１に係る液晶表示装置の要部構成を示す部分拡大図である。
【図２】前記実施形態１に係る液晶表示装置の全体を示す図である。
【図３】図２のＡ部の拡大図である。
【図４】図３における単位画素の回路図の例示である。
【図５】図５の（ａ）は図２のＣ部の拡大図であり、（ｂ）は図２のＢ部の拡大図である。
【図６】図６の（ａ）は図３のＥ部の拡大図であり、（ｂ）は比較例を示す図である。
【図７】図２のＤ部の拡大図である。
【図８】図８の（ａ）は図５の（ｂ）の部分拡大図であり、（ｂ）は（ａ）の接続部の断面図であり、（ｃ）は（ｂ）の変形例を示す断面図である。
【図９】図９の（ａ）は図８の（ａ）の変形例を示す図であり、（ｂ）は（ａ）の接続部の断面図である。
【図１０】実施形態１に係る液晶表示装置の変形例の全体を示す図である。
【図１１】図１１の（ａ）は本発明の実施形態２に係る液晶表示装置の、前記図２のＢ部に相当する拡大図であり、（ｂ）は（ａ）の接続部の断面図である。
【図１２】前記実施形態２に係る液晶表示装置の、前記図１１の（ａ）の変形例を示す図である。
【図１３】本発明の実施形態３に係る有機ＥＬ表示装置の基板の構成を示す平面図である。
【図１４】図１３における単位画素の回路図の例示である。
【図１５】図１５の（ａ）は前記実施形態３の接続部の断面図の一例であり、（ｂ）はその変形例の接続部の断面図であり、（ｃ）はそのさらなる変形例の接続部の断面図である。
【発明を実施するための形態】
【００１４】
〔実施形態１〕
図１〜図１０を参照して、本発明に係る実施形態１について以下に説明する。なお、本実施形態および後述の実施形態２には表示装置として液晶表示装置を説明するが、これに限定されず、例えば表示装置として実施形態３に説明する有機ＥＬ表示装置であってもよい。
【００１５】
（表示装置の全体構成）
以下、図２を参照して、本実施形態に係る液晶表示装置の全体構成について説明する。図２は、本実施形態に係る液晶表示装置１の全体を示す図である。図２に示すように、液晶表示装置１は、所定の間隔を空けて対向配置された、例えばガラス基板のような基板（アレイ基板）１００および対向基板と、これら一対の基板の間に封入された液晶層を備えており、表示領域３０と非表示領域１０とを有する。非表示領域１０は略円形状であり、その周囲は表示領域３０で囲まれている。また、非表示領域１０の全ての領域、または、少なくとも一部の領域では、基板１００も略円形状にくり抜かれている。また、図２における符号２は図示しない外部制御手段に接続するためのフレキシブルプリント基板を示す。符号４０はソース線（データ線とも呼ばれる）を示し、符号５０（６０）はゲート線（サブゲート線）を示す。また、ゲート線（サブゲート線）は走査線と呼ばれる場合がある。符号４はソース線４０へデータ信号を出力するソースドライバ部を示し、符号５はゲート線５０（６０）へ走査信号を出力するゲートドライバ部を示す。
【００１６】
本実施形態に係る例えば垂直配向モードの液晶表示装置において、１つの画素に対応する画素電極が少なくとも２つに分割されており、それぞれの画素電極と例えば図４に示す対向電極３-３との間で異なる電圧が印加されるマルチ画素を備える。なお、対向電極は、例えば対向基板に形成される。
【００１７】
マルチ画素は、視野角特性を向上させることができ、多種の方法を以て実現されるが、本実施形態ではさらに、後述する図４に示すように、１つの画素は、一例として、共通のゲート線に接続された２つのスイッチング素子と、サブゲート線に接続された１つのスイッチング素子と、補助容量線に接続された３つの補助容量を備えている。
【００１８】
本実施形態では、各画素は、複数のゲート線の何れか１本が対応する画素行とは異なる画素行のゲート線（例えば２行後のゲート線）と同じ信号が供給されるサブゲート線とを備える。
【００１９】
また、図２に示すように、基板１００の表示領域３０と非表示領域１０との間に配線迂回領域２０が設けられている。
【００２０】
なお、ここでは、非表示領域１０において、基板１００がくり抜かれている構成を示したが、必ずしも基板１００はくり抜かれていなくてもよい。例えば、非表示領域１０に基板１００が存在している場合であっても、その周囲に配線迂回領域２０を設けることで、非表示領域１０に配置される配線を無くした構成とすれば、非表示領域１０の透過率を向上させることができる。このような構成は、非表示領域１０の背面に、バックライトを配置せずに、スロットマシンのドラム（リール）を配置するような遊技機において好適である。
【００２１】
（液晶表示装置の要部構成）
以下、図１、図３〜図４を参照して、液晶表示装置１の要部構成を詳細に説明する。図１は、本実施形態に係る液晶表示装置１の要部構成を示す部分拡大図である。図１に示すように、液晶表示装置１の表示領域３０には、複数のゲート線５０およびサブゲート線６０と、複数のソース線４０とが格子状に配設されている。また、図１には図示しないが、表示領域３０には、画素トランジスタおよび画素電極などのその他の構造も配設されている。
【００２２】
具体的には、表示領域３０において、上下方向に延伸する複数のソース線４０と、左右方向に延伸する複数のゲート５０および複数のサブゲート線６０とが設けられている。
【００２３】
以下の説明において、ゲート線（サブゲート線も含む）の総数をＮ（Ｎ：自然数）とする。また、以下に記載する段目を示すｎ、ｍ、ｐ、ｑ、ｒ、およびｓはＮ以下の自然数とする。
【００２４】
図１に示すように、サブゲート線６０およびゲート線５０は、６０ｎ（ｎ：自然数、以下同様）、５０ｎ、６０（ｎ＋１）、５０（ｎ＋１）、６０（ｎ＋２）、５０（ｎ＋２）、…の順に交互に設けられている。また、液晶表示装置１の表示領域３０において、例えば同一の画素行におけるサブゲート線６０（ｎ＋２）とゲート線５０（ｎ＋２）とのうち、サブゲート線６０（ｎ＋２）は、ゲート線５０（ｎ＋１）を超えて同じ信号が供給される、ゲート線５０（ｎ＋２）とは異なる行のゲート線５０ｎと接続線７０（ｎ＋２）を介して接続されている。また、同じように、サブゲート線６０（ｎ＋１）は、ゲート線５０ｎを超えて次のゲート線５０（ｎ−１）と接続線７０（ｎ＋１）を介して接続されている。このように、液晶表示装置１の表示領域３０と配線迂回領域２０との間の領域において、同じ構成が繰り返される。
【００２５】
図３は、図２のＡ部の拡大図である。また、図３においても、例えばサブゲート線６０（ｍ＋２）は、ゲート線５０（ｍ＋１）を超えてゲート線５０ｍと接続線７０（ｍ＋２）を介して接続されるように構成されている。すなわち、図３に示す構成は図１に示す構成と同様である。
【００２６】
図４は、液晶表示装置１が備える複数の単位画素３のうちの１つの回路図の例示である。図４に示すように、単位画素３は、メイン画素３-１において、ゲート線５０ｍに接続された２つのスイッチング素子（ＴＦＴ１、ＴＦＴ２）を備えており、サブ画素３-２において、サブゲート線６０ｍに接続されたスイッチング素子（ＴＦＴ３）を備えている。ここで、スイッチング素子として例えば酸化物半導体のｎ型ＴＦＴ（thin film transistor：薄膜トランジスタ）が挙げられるが、スイッチング素子はこれに限定されない。
【００２７】
以上のように、本実施形態において、液晶表示装置１は、表示領域３０と非表示領域１０とを有する基板１００を備え、複数の第１種のスイッチング素子ＴＦＴ１およびＴＦＴ２と、当該複数の第１種のスイッチング素子ＴＦＴ１およびＴＦＴ２のゲートに接続された複数のゲート線５０と、複数の第２のスイッチング素子ＴＦＴ３と、当該複数の第２種のスイッチング素子ＴＦＴ３のゲートに接続された複数のサブゲート線６０と、複数のゲート線５０の何れかと、複数のサブゲート線６０の何れかとを接続する接続線７０とを備えている。
【００２８】
前記の構成によれば、表示領域３０と配線迂回領域２０との間の領域において、接続線７０により複数のゲート線５０の何れかと、複数のサブゲート線６０の何れかとを接続するため、後述する配線迂回部２０において、サブゲート線６０に相当する迂回配線の数を削減することができる。このため、配線迂回部２０の面積を抑制することができる。また、非表示領域周囲のシール硬化を確実に行うことができ、狭額縁化も図れる液晶表示装置を提供することができる。
【００２９】
また、図４に示すように、単位画素３は、サブ画素３-２において、補助容量線８０ｍに接続された補助容量Ｃｓ及びＣｓ’を備えており、メイン画素において、補助容量線８０’ｍに接続されたＣＳ’’を備えている。また、図４に示すように、単位画素３は、サブ画素において、補助容量Ｃｓに対して並列的に接続された液晶容量ＬＣを備えている。また、図４に示すように、単位画素３は、メイン画素において、補助容量Ｃｓ’’に並列的に接続された液晶容量ＬＣ’を備えている。
【００３０】
次に、図５を参照して、液晶表示装置１の要部構成をさらに説明する。図５の（ａ）は図２のＣ部の拡大図であり、（ｂ）は図２のＢ部の拡大図である。また、図５の（ａ）と図５の（ｂ）とは線対称構成になっているため、片方のみを説明し他方の説明を省略する。図５の示すように、液晶表示装置１の基板１００には、表示領域３０と非表示領域１０との間に配線迂回領域２０が設けられており、配線迂回領域２０には、サブゲート線６０が存在しない。
【００３１】
前記の構成によれば、配線迂回領域２０には、サブゲート線６０が存在しないため、配線迂回部２０において、サブゲート線に相当する迂回配線を回避することができる。
【００３２】
また、上述したように、液晶表示装置１は複数のソース線４０を備えている。また、詳細は図示しないが、本実施形態において、接続線７０を含む層は、ゲート線５０を含む層およびソース４０線を含む層とは異なる層である。
【００３３】
前記の構成によれば、接続線を含む層を、ゲート線を含む層およびソース線を含む層とは異なる層にすることによって配線間の短絡などの不具合を効率的に防止することができる。
【００３４】
次に、図６を参照して、液晶表示装置１の要部構成をさらに説明する。図６の（ａ）は図３のＥ部の拡大図であり、（ｂ）は比較例を示す図である。図６の（ａ）に示すように、配線迂回領域２０にはサブゲート線６０が存在しない構成に対し、図６の（ｂ）に示す比較例の構成では、ゲート線に加え、サブゲート線も迂回させているため配線迂回領域２０における配線本数が、図６の（ａ）に示した構成に比べて多い。そのため、図６の（ａ）に示す本願の構成は、図６の（ｂ）に示す比較例の構成に比べて、非表示領域周囲のシール硬化を確実に行うことができ、また、狭額縁化を図ることができる。
【００３５】
以上、表示領域３０の中心部の構成を説明した。以下、図７を参照して、表示領域３０の周辺部の構成を説明する。図７は、図２のＤ部の拡大図である。図７に示すように、ゲートドライバ部５側に、対応する表示領域３０の中心部の構成のように、サブゲート線６０（ｐ＋２）は、ゲート線５０（ｐ＋１）を超えてゲート線５０ｐと接続されている。
【００３６】
次に、図８〜図９を参照して、液晶表示装置１の要部構成をさらに説明する。図８の（ａ）は図５の（ｂ）の部分拡大図であり、（ｂ）は（ａ）の接続部の断面図であり、（ｃ）は（ｂ）の変形例を示す断面図である。
【００３７】
図８の（ａ）に示すように、サブゲート線６０（ｑ＋３）は、ゲート線５０（ｑ＋２）を超えてゲート線５０（ｑ＋１）と接続されている。
【００３８】
また、図８の（ｂ）に示すように、液晶表示装置１において、基板１００上にゲート線５０を含む層からなるゲート電極層５０ａが形成されている。また、ゲート電極層５０ａ上にゲート電極層５０ａを覆うようにゲート絶縁膜５０ｂおよび第１絶縁膜５１が順に形成されている。また、ゲート絶縁膜５０ｂおよび第１絶縁膜５１の、ゲート電極層５０ａに対応する箇所に開口部からなるコンタクトホールを形成し、このコンタクトホールを含みゲート絶縁膜５０ｂおよび第１絶縁膜５１の一部を覆うように接続線７０を含む接続線層７０ａが形成されている。最後に、接続線層７０ａ上に接続線層７０ａを覆うように第２絶縁膜７１が形成されている。前記の構成によれば、接続線層７０ａとゲート電極層５０ａとは電気的に接続することができるようになる。
【００３９】
ゲート電極層５０ａは導電層であり、例えば、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、金（Ａｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）またはこれらの合金や積層膜等の金属材料によって形成することができる。本実施形態において、銅（Ｃｕ）およびモチタン（Ｔｉ）からなる２重構成によって形成することが好ましい。
【００４０】
ゲート絶縁膜５０ｂは、例えば、二酸化ケイ素（ＳｉＯ２）および窒化珪素（ＳｉＮｘ）等の無機絶縁材料によって形成することができる。また、第１絶縁膜５１は、例えば、感光剤を含むアクリル樹脂等の有機絶縁材料によって形成されていてもよいし、ゲート絶縁膜５０ｂのように二酸化ケイ素（ＳｉＯ２）および窒化珪素（ＳｉＮｘ）等の無機絶縁材料によって形成されていてもよい。また、二酸化ケイ素（ＳｉＯ２）上に有機絶縁材料が積層された２層構成等であってもよい。
【００４１】
接続線層７０ａは、例えば、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＩＴＯ（透明導電膜）やこれらの積層膜によって形成することができる。また、第２絶縁膜７１は、例えば、窒化珪素（ＳｉＮｘ）等の無機絶縁材料によって形成することができる。
【００４２】
図８の（ｃ）は（ｂ）の変形例を示す断面図である。両者の相違点は図８の（ｃ）に示す液晶表示装置１ａには、（１）第２絶縁膜７１の、ゲート電極層５０ａに対応する箇所に開口部からなるコンタクトホールを形成し、このコンタクトホールを含み第２絶縁膜７１の一部を覆うように第２接続線層７０ｂが形成されていることと、（２）第２接続線層７０ｂは、例えば、ＩＴＯまたはＩＺＯなどの透明導電膜によって形成することである。なお、この透明導電膜は、各画素における画素電極を構成する導電膜と同じとすることもできる。その他の図８の（ｂ）と同様な構成の説明は省略する。
【００４３】
（接続部の変形例）
図９の（ａ）は図８の（ａ）の変形例を示す図であり、（ｂ）は（ａ）の接続部の断面図である。図９の（ａ）に示すように、サブゲート線６０（ｒ＋２）は、ゲート線５０（ｒ＋１）を超えて接続線７０（ｒ＋２）および分岐配線７０’（ｒ＋２）を介してゲート線５０ｒと接続されている。
【００４４】
また、図８の（ｂ）と比較すると、図９の（ｂ）は以下の点で異なっている。すなわち、（１）図９の（ｂ）では、ＩＴＯまたはＩＺＯなどの透明導電膜によって形成する接続線層７０ｃにより図８の（ｂ）における接続線層７０ａを代替することと、（２）図９の（ｂ）では、図８の（ｂ）における第２絶縁膜７１を省略することである。その他、同様な構成の説明は省略する。この構成において、透明導電膜を画素電極を構成する導電膜と同じとすることで、製造コストを低減することができる。
【００４５】
（液晶表示装置の変形例）
以上、非表示領域は、液晶表示装置の中央に、円形状に設けられている構成を説明したが、それに限定されない。例えば、非表示領域は、液晶パネルの周辺に設けられていてもよい。すなわち、非表示領域が、完全に表示領域に囲まれずに、少なくとも一部が表示領域に囲まれるような構成であってもよい。また、非表示領域の形状は矩形状であってもよいし、その他の形状であってもよい。
【００４６】
図１０は、本実施形態に係る液晶表示装置の変形例の全体を示す図である。図１０に示すように、例えばほぼ矩形状の外形（表示領域）の側辺に接するように非表示領域が形成される構成（図１０のＦ部）や、コーナ部に非表示領域が形成される構成（図１０のＧ部およびＨ部）であっても、本発明は適用可能である。
【００４７】
具体的には、図１０に示す液晶表示装置1ｃにおいて、接続線７０ｄによりのゲート線５０ｃとサブゲート線６０ａとを接続する構成となっている。
【００４８】
前記の構成によれば、図示するＦ部、Ｇ部、およびＨ部のような配線迂回部において、サブゲート線に相当する迂回配線を回避することができるため、非表示領域周囲のシール硬化を確実に行うことができ、狭額縁化も図れる液晶表示装置を提供する。
【００４９】
本実施形態において、何れか１本のゲート線と同じ信号をサブゲート線に入力する方法として、ゲートドライバ部５側において、ゲート線と対応するサブゲート線とをソース層を介して接続する構成を例示した（図７）が、それに限定されない。例えば、同じ信号であっても、別の信号源から信号供給される構成であっても良い。さらに、ゲートドライバ部５は、基板１００上にモノリシックに形成されておらず、ドライバチップを実装するような構成であってもよい。
【００５０】
また、液晶表示装置の表示モードは、例えばＶＡモードの液晶表示装置であるが、それに限定されない。例えば、ＴＮモードやＦＦＳモードなどの他の液晶表示装置にも適用可能である。
【００５１】
また、画素のスイッチング素子はボトムゲート型の酸化物半導体型ＴＦＴを想定しているが、ａ-ｓｉやｐ-ＳｉのＴＦＴT等でも適用可能であり、トップゲート型であってもよく、ｎ型ＴＦＴであってもｐ型ＴＦＴであってもよい。
【００５２】
また、表示領域のサイズや形状は適宜変更可能である。
【００５３】
さらに、本実施形態の迂回配線は同心円状に等間隔に並ぶような配線としているが、これは比較例（図６の（ｂ））との違いを明示するための例示であり、配線の形態はそれに限定されない。
【００５４】
〔実施形態２〕
本実施形態２は、前記実施形態１と相違する構成は主に接続線を形成する層にある。以下、この相違点を中心的に説明する。
【００５５】
図１１〜１２を参照して、本発明に係る実施形態２について以下に説明する。本実施形態において実施形態１と共通する部材には、同一の部材番号を付し、特に必要がない限りその詳細な説明を繰り返さない。
【００５６】
（液晶表示装置１ｄの構成）
図１１の（ａ）は本実施形態に係る液晶表示装置１ｄの、前記図２のＢ部に相当する拡大図であり、（ｂ）は（ａ）の接続部の断面図である。図１１の（ａ）に示すように、サブゲート線６０（ｓ＋２）は、ゲート線５０（ｓ＋１）を超えて同じ信号が供給されるゲート線５０ｓとソース線４０を含む層で形成された接続線７０（ｅ＋１）を介して接続されている。
【００５７】
また、液晶表示装置１ｄにおいて、図１１の（ｂ）に示すように、基板１００上にゲート線５０を含む層からなるゲート電極層５０ａが形成されている。また、ゲート電極層５０ａ上にゲート電極層５０ａを覆うようにゲート絶縁膜５０ｂが形成されている。また、ゲート絶縁膜５０ｂの、ゲート電極層５０ａに対応する箇所に開口部からなるコンタクトホールを形成し、このコンタクトホールを含みゲート絶縁膜５０ｂの一部を覆うように接続線７０を含む接続線層７０ｅａ（ソース線４０を含む層）が形成されている。最後に、接続線層７０ｅａ上に接続線層７０ｅａを覆うように第１絶縁膜７１ａが形成されている。前記の構成によれば、接続線層７０ｅａとゲート電極層５０ａとは電気的に接続することができるようになる。
【００５８】
接続線層７０ｅａは、例えば、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、金（Ａｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）またはこれらの合金や積層膜等の金属材料によって形成することができる。
【００５９】
また、ゲート電極層５０ａ、ゲート絶縁膜５０ｂ、および第１絶縁膜７１ａの構成材料は前記実施形態１の相応する構成の材料と同様のためその説明を省略する。
【００６０】
前記実施形態１では、接続線層をゲート層ともソース層とも異なる層（画素電極と絶縁膜を介して重畳することで補助容量を形成する電極層や、補助容量を形成する電極層を低抵抗化するための配線層）で形成されたが、本実施形態は、接続線層をソース層で形成する。このような構成によっても、前記実施形態１と同様な効果を奏することができる。とくに、補助容量を形成する電極層を用いずに補助容量を形成する構成（例えば、画素電極と、ゲート層で形成した補助容量線とで、補助容量の大部分を形成する構成）の場合、配線層や絶縁膜を追加する必要がないため、製造コストを増加させない点で好適である。
【００６１】
次に、図１２を参照して、本実施形態の変形例における液晶表示装置１ｅの要部構成を説明する。図１２に示すように、液晶表示装置１ｅにおいて、ゲート層で形成された複数の補助容量線８０ａ、８０（ａ＋１）、８０（ａ＋２）、…をさらに備え、複数の補助容量線８０ａ、８０（ａ＋１）、８０（ａ＋２）、…は、ソース線４０を含む層に形成された共通接続線８５を介して互いに接続されている。
【００６２】
前記の構成によれば、ゲート層で形成された複数の補助容量線を備える構成であっても前記実施形態１と同様な効果を奏することができる。また、接続線を共通接続線と同じ配線層であるソース層を用いることで、配線抵抗の高いＩＴＯやＩＺＯなどの透明導電膜を用いる場合と比較して、工程を増加させることなく、接続線の低抵抗化を図ることができる。例えば、仮にサブゲート線がさらに遠いゲート線と接続する構成としても接続線の低抵抗化を図ることができる。
【００６３】
また、図１２に示すように、共通接続線８５は、接続線に比べて、非表示領域１０からの距離が大きい位置に配置されている。
【００６４】
補助容量線の共通接続線を備える場合であって、かつ大型液晶表示装置などの場合に、共通接続線に接続される補助容量線の本数が多いことから、共通接続線の線幅は、サブゲート線の接続線より太くなる傾向にある。
【００６５】
ここでサブゲート線の接続線と、補助容量線用の共通接続線の位置関係に着目すると、補助容量線用の共通接続線を、サブゲート線の接続線より非表示領域に近い側に配置した場合、補助容量線用の共通接続線がシール領域に近づく（場合によっては重畳する）ことになり、その線幅の太くなる傾向にあることから、シール領域を確実に硬化させる点においては不利である。また、シールを硬化させるために共通接続線に開口部が必要になる場合もある。そのため、共通接続線を、接続線に比べて、非表示領域からの距離が大きい位置に配置することにより、共通接続線を配置するための領域を含む配線迂回部２０の面積を抑制することができる。また、シール領域をより確実に硬化させる効果を奏することができる。
【００６６】
〔実施形態３〕
本実施形態３は、前記実施形態１と相違する構成は主にスイッチング素子、基板の構成にある。以下、この相違点を中心的に説明する。
【００６７】
図１３〜１５を参照して、本発明に係る実施形態３について以下に説明する。本実施形態において実施形態１と共通する部材には、同一の部材番号を付し、特に必要がない限りその詳細な説明を繰り返さない。
【００６８】
（有機ＥＬ表示装置１ｆの構成）
有機ＥＬ表示装置１ｆは、画素のスイッチング素子として例えばポリシリコンのｐ型ＴＦＴを利用した、トップエミッションの有機ＥＬ（ＯＬＥＤ：Organic Light Emitting Diode：有機発光ダイオード）表示装置であって、基板に相当するバックプレーン基板はポリイミドなどを含むフレキシブルな基板である。
【００６９】
図１３は、本実施形態に係る有機ＥＬ表示装置１ｆの基板１００ｂの構成を示す平面図である。図１４は、有機ＥＬ表示装置１ｆが備える複数の単位画素３ａのうちの１つの回路図の例示である。図１３および図１４に示すように、単位画素３ａは、例えば、
・サブゲート線６０’ｂおよび初期化用電源線９０’に接続された１組のスイッチング素子（Ｔｒ１（トランジスタ１、以下同様））、
・ゲート線５０ｄに接続された１組のスイッチング素子（Ｔｒ２）、ゲート線５０ｄに接続された１つのスイッチング素子（Ｔｒ３）、
・Ｔｒ３を介してソース線４０ｂに接続された１つのスイッチング素子（Ｔｒ４）、
・信号線９３に接続された２つのスイッチング素子（Ｔｒ５およびＴｒ６）、
・サブゲート線６０ｂに接続された１つのスイッチング素子（Ｔｒ７）
・Ｔｒ４のゲートと、陽極側電源線９２および９２’とに接続された容量Ｃ１、及び
・Ｔｒ６とＴｒ７とに接続されたＯＬＥＤデバイス層
を備えている。ここで、スイッチング素子として例えばポリシリコンのｐ型ＴＦＴ（thin film transistor：薄膜トランジスタ）が挙げられるが、スイッチング素子はこれに限定されない。また、信号線９３には、ＯＬＥＤデバイス層の発光期間と非発光期間（階調データの書き込み期間）とを制御するための信号が供給される。
【００７０】
また、サブゲート線６０ｂには、図示の画素行におけるゲート線５０ｄと同じ信号が入力され、図示の画素行におけるＴｒ７の他に、一つ後の画素行におけるＴｒ１も接続されている。
【００７１】
さらに、サブゲート線６０’ｂには、１つ前の画素行のゲート線５０（ｄ−１）と同じ信号が供給される。このサブゲート線６０’ｂは、定電位が供給される配線であり、Ｔｒ４のゲート電極電位を、一定の電位例えば初期化電源線９０’の電位に初期化するために設けられたＴｒ１を制御する信号線である。
【００７２】
なお、Ｔｒ４はＯＬＥＤデバイス層に供給する電流量を制御する素子であるが、そのソース電極とドレイン電極のうちの一方の電極には、その上層にＯＬＥＤデバイス層が蒸着される反射電極９１がＴｒ６を介して接続されている。また、他方の電極には、Ｔｒ３を介してソース線４０ｂが接続されており、さらに、Ｔｒ５を介して、ＯＬＥＤデバイス層に供給する電源線（陽極側電源線９２および９２’）が接続されている。
【００７３】
ここで、前記初期化電源線９０は、ゲート層ともソース層とも異なる配線層（第３配線層）で、ゲート線５０ｄと平行に延びるように形成されている。
【００７４】
換言すると、接続線を含む前記第３配線層は、初期化電圧が印加された電源線９０を含んでいる。
【００７５】
なお、陽極側電源線９２は、ソース層でソース線４０ｂと平行に形成されており、陽極側電源線９２’は、前記第３配線層でゲート線５０ｄと平行に形成されており、陽極側電源線９２と陽極側電源線９２’とは、互いに接続されている。
【００７６】
前記の構成によれば、製造コストを増加させることなく、有機ＥＬ表示装置１ｆの基板構成の設計自由度を向上させることができる。
【００７７】
また、前記反射電極９１はＯＬＥＤデバイスの陽極側電極である。本実施形態において、反射電極９１を含む反射電極層を備えており、接続線はこの反射電極層に配置されている。このため、表示輝度の向上を図ることができる。
【００７８】
また、図１５を参照して本実施形態の接続部の断面構成を説明する。図１５の（ａ）は本実施形態の接続部の断面図の一例であり、（ｂ）はその変形例の接続部の断面図であり、（ｃ）はそのさらなる変形例の接続部の断面図である。
【００７９】
図１５に示すように、本実施形態の接続部の断面構成の共通するのは基板１００ｂ、ベースコート膜１０１、ゲート絶縁膜５０ｄｂ、ゲート層５０ｄａ、および第１絶縁膜５１ａである。
【００８０】
そして、図１５の（ａ）に示すように、第１絶縁膜５１ａの、ゲート電極層５０ｄａに対応する箇所に開口部からなるコンタクトホールを形成し、このコンタクトホールを含み第１絶縁膜５１ａの一部を覆うように接続線７０を含む前記の第３配線層７０ｆが形成されている。また、第３配線層７０ｆ上に第３配線層７０ｆを覆うように第２絶縁膜７１ｂ、平坦化膜７２およびバリア膜７３が順に形成されている。前記の構成によれば、接続線層である第３配線層７０ｆとゲート電極層５０ｄａとは電気的に接続することができるようになる。
【００８１】
また、基板１００ｂ、ベースコート膜１０１、ゲート絶縁膜５０ｄｂ、ゲート層５０ｄａ、第１絶縁膜５１ａ、および第２絶縁膜７１ｂの構成材料は前記の実施形態の相応するものと同様のためその説明を省略する。
【００８２】
ゲート電極層５０ｄａおよび第３配線層７０ｆは例えばモリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、金（Ａｕ）、タングステン（Ｗ）またはこれらの合金や積層膜等の金属材料によって形成することができる。本実施形態において、モリブデン（Ｍｏ）によって形成することが好ましい。
【００８３】
平坦化膜７２およびバリア膜７３は、ポリイミドなど従来のものを用いることが可能であるためその説明を省略する。
【００８４】
前記の構成の一変形例として、図１５の（ｂ）に示す構成が挙げられる。以下図１５の（ａ）との相違点のみを説明し同様な構成の説明を省略する。図１５の（ｂ）に示すように、まず第１絶縁膜５１ａを覆うように第２絶縁膜７１ｂ、および平坦化膜７２が順に形成されている。そして、第１絶縁膜５１ａ、第２絶縁膜７１ｂ、および平坦化膜７２の、ゲート電極層５０ｄａに対応する箇所に開口部からなるコンタクトホールを形成し、このコンタクトホールを含み平坦化膜７２の一部を覆うように接続線７０を含む前記の反射電極層９１ａが形成されている。さらに、反射電極層９１ａを覆うようにバリア膜７３が形成されている。前記の構成によれば、接続線層である反射電極層９１ａとゲート電極層５０ｄａとは電気的に接続することができるようになる。
【００８５】
また、反射電極層９１ａは例えば反射性能や導電性能が優れた銀（Ａｇ）等の金属や金属とＩＴＯなど積層膜によって形成することができる。
【００８６】
前記の構成の他の変形例として、図１５の（ｃ）に示す構成が挙げられる。以下図１５の（ａ）、（ｂ）との相違点のみを説明し同様な構成の説明を省略する。図１５の（ｃ）に示すように、まず第１絶縁膜５１ａを覆うように第２絶縁膜７１ｂが形成されている。そして、第１絶縁膜５１ａ、および第２絶縁膜７１ｂの、ゲート電極層５０ｄａに対応する箇所に開口部からなるコンタクトホールを形成し、このコンタクトホールを含み第２絶縁膜７１ｂの一部を覆うように接続線７０を含む接続線層（ソース層）４０ａａが形成されている。さらに、接続線層４０ａａを覆うように平坦化膜７２およびバリア膜７３が順に形成されている。前記の構成によれば、接続線層４０ａａとゲート電極層５０ｄａとは電気的に接続することができるようになる。
【００８７】
また、接続線層４０ａａは例えば低コストかつ良好な導電性能を有するアルミニウム（Ａｌ）等を含む積層膜よって形成することができる。
【００８８】
以上、接続部の断面構成を例示したが、それに限定されない。例えば、平坦化膜とバリア膜との間にさらに保護膜(ポリイミド）が形成されても良い。また、本実施形態はトップゲート型のＴＦＴであるので図示しない半導体層は、ゲート絶縁膜とベースコート膜との間に形成されている。
【００８９】
本実施形態の上述の各構成によれば、特に非表示領域周囲の非表示領域を縮小する効果を得ることができる。
【００９０】
以上の各実施形態において、接続線は何れか１本のサブゲート線と、このサブゲート線と隣り合うゲート線を越えて次のゲート線とを接続する構成を主として説明したが、これに限定されず、必要に応じて設計変更が可能である。例えば、実施形態１において、接続線は、複数のゲート線の何れかのゲート線と、当該ゲート線から、スキャン順で上流側に配置されているサブゲート線とを接続することが可能である。また、実施形態３においては、接続線は、複数のゲート線の何れかのゲート線と、当該ゲート線から、スキャン順で下流側に配置されているサブゲート線とを接続することが可能である。
【００９１】
具体的には、図１を参照して説明すると、実施形態１にサブゲート線６０（ｎ＋２）が接続線７０（ｎ＋２）を介してゲート線５０ｎと接続する構成を説明したが、これに限定されない。例えば、必要に応じてサブゲート線６０（ｎ＋２）が接続線を介してゲート線５０（ｎ−１）と接続することも可能である。
【００９２】
前記の構成によれば、種々の駆動方法に対応して、接続線の設計自由度を向上させることができる。
【００９３】
〔まとめ〕
本発明の態様１に係る表示装置（１）は、表示領域（３０）と非表示領域（１０）とを有する基板（１００）を備えた表示装置であって、複数の第１種のスイッチング素子（ＴＦＴ１およびＴＦＴ２）と、複数の第１種のスイッチング素子ＴＦＴ１およびＴＦＴ２）のゲートに接続された複数のゲート線（５０）と、複数の第２のスイッチング素子（ＴＦＴ３）と、複数の第２種のスイッチング素子（ＴＦＴ３）のゲートに接続された複数のサブゲート線（６０）と、複数のゲート線（５０）の何れかと、複数のサブゲート線（６０）の何れかとを接続する接続線（７０）とを備えている。
【００９４】
前記の構成によれば、表示領域（３０）と配線迂回領域（２０）との間の領域において、サブゲート線（６０）に相当する迂回配線の数を削減することができるため、非表示領域（１０）周囲のシール硬化を確実に行うことができ、狭額縁化も図れる表示装置（１）を提供することができる。
【００９５】
本発明の態様２に係る表示装置（１）は、前記態様１において、非表示領域（１０）は、少なくとも一部が表示領域（３０）に囲まれてもよい。
【００９６】
本発明の態様３に係る表示装置（１）は、前記態様１または２において、基板（１００）には、表示領域（３０）と非表示領域（１０）との間に配線迂回領域（２０）が設けられており、配線迂回領域（２０）には、サブゲート線（６０）が存在しなくてもよい。
【００９７】
前記の構成によれば、配線迂回領域（２０）には、サブゲート線（６０）が存在しないため、配線迂回部（２０）において、サブゲート線（６０）に相当する迂回配線を回避することができる。
【００９８】
本発明の態様４に係る表示装置（１）は、前記態様１〜３のいずれかにおいて、ソース線（４０）をさらに備え、接続線（７０）を含む層は、ゲート線（５０）を含む層およびソース線（４０）を含む層とは異なる層であってもよい。
【００９９】
前記の構成によれば、接続線を含む層を、ゲート線を含む層およびソース線を含む層とは異なる層にすることによって配線間の短絡などの不具合を効率的に防止することができる。
【０１００】
本発明の態様５に係る表示装置（１）は、前記態様４において、接続線（７０）を含む層は、初期化電圧が印加された電源線（９０）を含んでいてもよい。
【０１０１】
前記の構成によれば、製造コストを増加させることなく、表示装置（１）の基板（１００）構成の設計自由度を向上させることができる。
【０１０２】
本発明の態様６に係る表示装置（１）は、前記態様１〜３のいずれかにおいて、ソース線（４０）をさらに備え、接続線（７０）は、ソース線（４０）を含む層に配置されていてもよい。
【０１０３】
前記の構成によっても、前記の態様１と同様な効果を奏することができる。
【０１０４】
本発明の態様７に係る表示装置（１）は、前記態様６において、複数の補助容量線（８０）をさらに備え、複数の補助容量線（８０）は、ソース線（４０）を含む層に形成された共通接続線（８５）を介して互いに接続されていてもよい。
【０１０５】
前記の構成によれば、ゲート層で形成された複数の補助容量線を備える構成であっても前記の態様１と同様な効果を奏することができる。また、接続線を共通接続線と同じ配線層であるソース層を用いることで、配線抵抗の高いＩＴＯやＩＺＯなどの透明導電膜を用いる場合と比較して、工程を増加させることなく、接続線の低抵抗化を図ることができる。例えば、仮にサブゲート線（６０）がさらに遠いゲート線（５０）と接続する構成としても接続線（７０）の低抵抗化を図ることができる。
【０１０６】
本発明の態様８に係る表示装置（１）は、前記態様７において、共通接続線（８５）は、接続線（７０）に比べて、非表示領域（１０）からの距離が大きい位置に配置されていてもよい。
【０１０７】
前記の構成によれば、表示装置のシール領域をより確実に硬化させる効果を奏することができる。
【０１０８】
本発明の態様９に係る表示装置（１）は、前記態様１〜３のいずれかにおいて、反射電極層をさらに備えており、接続線（７０）は前記反射電極層に配置されていてもよい。
【０１０９】
前記の構成によれば、表示装置の基板構成の簡素化を図ることができる。
【０１１０】
本発明の態様１０に係る表示装置（１）は、前記態様１〜９のいずれかにおいて、接続線（７０）は、複数のゲート線（５０）の何れかのゲート線と、当該ゲート線から、スキャン順で下流側に配置されているサブゲート線（６０）とを接続していてもよい。
【０１１１】
前記の構成によれば、種々の駆動方法に対応して、接続線（７０）の設計自由度を向上させることができる。
【０１１２】
本発明の態様１１に係る液晶表示装置（１）は、前記態様１〜１０のいずれかに記載の表示装置を備え、第２種のスイッチング素子（ＴＦＴ３）は、補助容量に接続されていてもよい。
【０１１３】
前記の構成によれば、液晶表示装置（１）は、補助容量を通じて画素に印加する電流を確実に制御することができる。
【０１１４】
本発明の態様１２に係る有機ＥＬ表示装置（１）は、前記態様１〜１０のいずれかに記載の表示装置を備える、第２種のスイッチング素子（Ｔｒ１）は、定電位が供給される配線６０’ｂに接続されていてもよい。
【０１１５】
前記の構成によれば、有機ＥＬ表示装置（１）は、配線６０’ｂを通じて電位を確実に制御することができる。
【０１１６】
本発明は前述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態も、本発明の技術的範囲に含まれる。各実施形態にそれぞれ開示された技術的手段を組み合わせることによって、新しい技術的特徴を形成することもできる。
【符号の説明】
【０１１７】
１、１ａ〜１ｆ  表示装置
２  フレキシブルプリント基板
３、３ａ  単位画素
４  ソースドライバ部
５  ゲートドライバ部
１０  非表示領域
２０  配線迂回領域
３０  表示領域
４０、４０ａ、４０（ａ＋１）、４０ｂ  ソース線
５０  ゲート線
６０  サブゲート線
７０  接続線
８０  補助容量線
８５  共通接続線
９０  電源線
９１  反射電極
９２、９２’  陽極側電源線
１００、１００ａ、１００ｂ  基板
ＴＦＴ１、ＴＦＴ２  第１種のスイッチング素子
ＴＦＴ３  第２種のスイッチング素子
Ｔｒ１〜Ｔｒ７  トランジスタ
【図１】
2019159249.tif 000003
【図２】
2019159249.tif 000004
【図３】
2019159249.tif 000005
【図４】
2019159249.tif 000006
【図５】
2019159249.tif 000007
【図６】
2019159249.tif 000008
【図７】
2019159249.tif 000009
【図８】
2019159249.tif 000010
【図９】
2019159249.tif 000011
【図１０】
2019159249.tif 000012
【図１１】
2019159249.tif 000013
【図１２】
2019159249.tif 000014
【図１３】
2019159249.tif 000015
【図１４】
2019159249.tif 000016
【図１５】
2019159249.tif 000017