(57)【要約】      （修正有）【課題】複数の電圧駆動型半導体素子のターンオン及びターンオフのタイミング並びにターンオン及びターンオフの速度を一括して調整する。【解決手段】半導体スイッチ回路１００は、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２と、各電圧駆動型半導体素子のゲート端子にオンオフの駆動信号を入力する複数のゲート駆動回路ＧＤＵ１１〜ＧＤＵ２２と、各電圧駆動型半導体素子のターンオン及びターンオフのタイミングを調整するタイミング調整機構３とを備える。タイミング調整機構は、各電圧駆動型半導体素子と各ゲート駆動回路とを接続する接続線それぞれに設けられた一次巻線３１１〜３１４と、一次巻線それぞれに磁気結合される二次巻線３２１〜３２４が互いに直列接続して構成された二次側閉回路３３とを有する。二次側閉回路は、各電圧駆動型半導体素子のターンオン及びターンオフの速度を調整するための抵抗素子Ｒ１、Ｒ２を有する。【選択図】図１
2019083625.tif 000002
【特許請求の範囲】
【請求項１】
複数の電圧駆動型半導体素子と、
前記各電圧駆動型半導体素子のゲート端子にオンオフの駆動信号を入力する複数のゲート駆動回路と、
前記複数の電圧駆動型半導体素子のターンオン及びターンオフのタイミングを調整するタイミング調整機構とを備え、
前記タイミング調整機構は、
前記複数の電圧駆動型半導体素子と前記複数のゲート駆動回路とを接続する接続線それぞれに設けられた一次巻線と、
前記一次巻線それぞれに磁気結合される二次巻線が互いに直列接続して構成された二次側閉回路とを有しており、
前記二次側閉回路は、前記複数の電圧駆動型半導体素子のターンオン及びターンオフの速度を調整するための抵抗素子を有している、半導体スイッチ回路。
【請求項２】
前記二次側閉回路は、前記複数の電圧駆動型半導体素子のターンオンの速度を一括して調整するための第１の抵抗素子と、前記複数の電圧駆動型半導体素子のターンオフの速度を一括して調整するための第２の抵抗素子とを有している、請求項１記載の半導体スイッチ回路。
【請求項３】
前記二次側閉回路は、前記第２の抵抗素子と並列に設けられた第３の抵抗素子と、前記第２の抵抗素子及び前記第３の抵抗素子を切り替える切り替え部とを有しており、
前記切り替え部は、前記電圧駆動型半導体素子に過電流が流れたことが検出された場合に、前記第３の抵抗素子に切り替える、請求項２記載の半導体スイッチ回路。
【請求項４】
前記複数の電圧駆動型半導体素子を直列接続した複数の直列回路部を並列接続した直並列接続回路を備える、請求項１乃至３の何れか一項に記載の半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型半導体素子を用いた半導体スイッチ回路に関するものである。
【背景技術】
【０００２】
従来の半導体スイッチ回路としては、複数の電圧駆動型半導体素子と、各電圧駆動型半導体素子のゲート端子にオンオフの駆動信号を入力する複数のゲート駆動回路とを備えたものがある。
【０００３】
そして、この半導体スイッチ回路において、特許文献１に示すように、電圧駆動型半導体素子のゲート端子とゲート駆動回路とを接続する接続線（ゲート線）を互いに磁気結合させてスイッチングタイミングをバランスさせるものが考えられている。この半導体スイッチ回路では、各電圧駆動型半導体素子のスイッチングタイミングのばらつきを抑えることにより、特定の電圧駆動型半導体素子に過電圧や過電流が発生することを防止することができる。
【０００４】
ところで、上記の半導体スイッチ回路では、電圧駆動型半導体素子のターンオンの速度及びターンオフの速度を各ゲート駆動回路に設けたゲート抵抗により制御している。ここで、ゲート抵抗の抵抗値は、スイッチング損失とノイズなどのトレードオフを考慮しながら最適値に設定する必要がある。
【０００５】
しかしながら、各ゲート駆動回路にゲート抵抗を設けているので、各電圧駆動型半導体素子のターンオンの速度及びターンオフの速度を調整する場合などには、ゲート抵抗の設計や調整をゲート駆動回路毎に行う必要があり、その作業が極めて煩雑となってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２８７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで本発明は、上記問題点を解決すべくなされたものであり、複数の電圧駆動型半導体素子のターンオン及びターンオフのタイミングを調整できるだけでなく、ターンオン及びターンオフの速度を一括して調整できることをその主たる課題とするものである。
【課題を解決するための手段】
【０００８】
すなわち本発明に係る半導体スイッチ回路は、複数の電圧駆動型半導体素子と、前記各電圧駆動型半導体素子のゲート端子にオンオフの駆動信号を入力する複数のゲート駆動回路と、前記複数の電圧駆動型半導体素子のターンオン及びターンオフのタイミングを調整するタイミング調整機構とを備え、前記タイミング調整機構は、前記複数の電圧駆動型半導体素子と前記複数のゲート駆動回路とを接続する接続線それぞれに設けられた一次巻線と、前記一次巻線それぞれに磁気結合される二次巻線が互いに直列接続して構成された二次側閉回路とを有しており、前記二次側閉回路は、前記複数の電圧駆動型半導体素子のターンオン及びターンオフの速度を調整するための抵抗素子を有していることを特徴とする。
【０００９】
このようなものであれば、複数の電圧駆動型半導体素子と前記複数のゲート駆動回路とを接続する接続線が互いに磁気結合されているので、複数の電圧駆動型半導体素子のターンオン及びターンオフのタイミングを調整できる。また、二次巻線が互いに直列接続して構成された二次側閉回路に、複数の電圧駆動型半導体素子のターンオン及びターンオフの速度を調整するための抵抗素子を設けているので、当該抵抗素子の抵抗値によって、ターンオンの速度及びターンオフの速度を一括して調整できる。
【００１０】
前記二次側閉回路は、前記複数の電圧駆動型半導体素子のターンオンの速度を一括して調整するための第１の抵抗素子と、前記複数の電圧駆動型半導体素子のターンオフの速度を一括して調整するための第２の抵抗素子とを有していることが望ましい。この構成であれば、ターンオンの速度とターンオフの速度とを独立して調整することができる。
【００１１】
負荷短絡などにより電圧駆動型半導体素子に過電流が流れた場合に、可及的速やかにターンオフし、過電流を遮断しなければならない。ここで、通常のスイッチング時と同じターンオフ速度で高速に過電流を遮断した場合には、主回路の配線インダクタンスのエネルギーによって生じる過電圧で、電圧駆動型半導体素子が破損する可能性がある。
この問題を解決するため、従来では、通常時はスイッチング速度を高速にし、過電流遮断時のみスイッチング速度を低速にして過電圧による破損を防ぐソフトターンオフという技術がある。
このソフトターンオフ機能を本発明に備えさせるためには、前記二次側閉回路は、前記第２の抵抗素子と並列に設けられた第３の抵抗素子と、前記第２の抵抗素子及び前記第３の抵抗素子を切り替える切り替え部とを有しており、前記切り替え部は、前記電圧駆動型半導体素子に過電流が流れたことが検出された場合に、前記第３の抵抗素子に切り替えることが望ましい。
この構成であれば、本発明のタイミング調整機構の構成を生かしてソフトターンオフ機能を簡単な回路構成により実現することができる。また、第３の抵抗素子により、ソフトターンオフの速度を一括して調整できる。
【００１２】
本発明の効果を一層顕著にするためには、前記複数の電圧駆動型半導体素子を直列接続した複数の直列回路部を並列接続した直並列接続回路を備えることが望ましい。
【発明の効果】
【００１３】
このように構成した本発明によれば、複数の電圧駆動型半導体素子のターンオン及びターンオフのタイミングを調整できるだけでなく、ターンオン及びターンオフの速度を一括して調整できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態の半導体スイッチ回路の回路構成を模式的に示す図である。
【図２】磁気結合しない従来の半導体スイッチ回路の構成及び各部における電圧又は電流を示すシミュレーション結果である。
【図３】磁気結合した本発明の半導体スイッチ回路の構成及び通常スイッチング時の各部における電圧又は電流を示すシミュレーション結果である。
【図４】磁気結合した本発明の半導体スイッチ回路の構成及びソフトターンオフ時の各部における電圧又は電流を示すシミュレーション結果である。
【発明を実施するための形態】
【００１５】
以下に、本発明に係る半導体スイッチ回路の一実施形態について、図面を参照して説明する。
【００１６】
本実施形態の半導体スイッチ回路１００は、図１に示すように、複数の電圧駆動型半導体素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２を直並列して構成された直並列接続回路２と、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のゲート端子にオンオフの駆動信号を入力する複数のゲート駆動回路ＧＤＵ１１、ＧＤＵ１２、ＧＤＵ２１、ＧＤＵ２２とを備えている。
【００１７】
直並列接続回路２は、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２を直列接続した複数の直列回路部２１、２２を並列接続して構成されている。電圧駆動型半導体素子Ｑ１１〜Ｑ２２は、例えば金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。本実施形態では、２つの電圧駆動型半導体素子Ｑ１１、Ｑ１２を直列接続した直列回路部２１と、２つの電圧駆動型半導体素子Ｑ２１、Ｑ２２を直列接続した直列回路部２２との２つを並列接続した例を示しているが、これに限られるものではない。
【００１８】
複数のゲート駆動回路ＧＤＵ１１〜ＧＤＵ２２は、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２それぞれに対して一対一で設けられている。このゲート駆動回路ＧＤＵ１〜ＧＤＵ４は、制御装置（図示しない）から入力されるオン信号及びオフ信号に基づいて電圧駆動型半導体素子Ｑ１１〜Ｑ２２のゲート端子に印加する駆動電圧を切り替えるものである。ゲート駆動回路ＧＤＵ１１〜ＧＤＵ２２は、電圧駆動型半導体素子Ｑ１１〜Ｑ２２のゲート端子及び電圧駆動型半導体素子Ｑ１１〜Ｑ２２のドレイン端子又はエミッタ端子に接続されている。
【００１９】
そして、本実施形態の半導体スイッチ回路１００は、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオン及びターンオフのタイミングを調整するタイミング調整機構３を更に備えている。
【００２０】
このタイミング調整機構３は、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２同士のターンオンのタイミングを揃えるとともに、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２同士のターンオフのタイミングを揃えるものである。
【００２１】
具体的にタイミング調整機構３は、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のドレイン端子又はエミッタ端子と複数のゲート駆動回路ＧＤＵ１１〜ＧＤＵ２２とを接続するドレイン線又はエミッタ線それぞれに設けられた一次巻線３１１〜３１４と、一次巻線３１１〜３１４それぞれに磁気結合される二次巻線３２１〜３２４が互いに直列接続して構成された二次側閉回路３３とを有している。
【００２２】
各一次巻線３１１〜３１４と各二次巻線３２１〜３２４とは、同じ磁性体（コア）に巻き付けられて磁気結合されており、それらの巻き数は同数である。なお、図１中の符号ＴＸ１１、ＴＸ１２、ＴＸ２１、ＴＸ２２は、各一次巻線３１１〜３１４と各二次巻線３２１〜３２４とにより構成されるトランスを示している。また、図１に示す一次巻線３１１〜３１４及び二次巻線３２１〜３２４に併記した黒丸（●）は、各巻線の巻き始めを表している。
【００２３】
そして、二次側閉回路３３は、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオンのタイミングのばらつきにより生じる二次電流が一方の方向（図１の矢印Ａの方向）のみに流れるとともに、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオフのタイミングのばらつきにより生じる二次電流が他方の方向（図１の矢印Ｂの方向）のみに流れるように構成されている。
【００２４】
また、二次側閉回路３３は、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオンの速度を一括して調整するための第１の抵抗素子Ｒ１と、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオフの速度を一括して調整するための第２の抵抗素子Ｒ２を有している。
【００２５】
第１の抵抗素子Ｒ１及び第２の抵抗素子Ｒ２は、互いに直列接続されている。そして、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオンのタイミングのばらつきにより二次側閉回路３３に生じる二次電流が第１の抵抗素子Ｒ１に流れるとともに、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオフのタイミングのばらつきにより二次側閉回路３３に生じる二次電流が第２の抵抗素子Ｒ２に流れるように構成されている。
【００２６】
具体的に二次側閉回路３３には、二次電流の一方の方向（図１の矢印Ａの方向）を順方向とする第１のダイオードＤ１と、二次電流の他方の方向（図１の矢印Ｂの方向）を順方向とする第２のダイオードＤ２とが設けられている。第１のダイオードＤ１は、第２の抵抗素子Ｒ２に並列接続されており、第２のダイオードＤ２は、第１の抵抗素子Ｒ１に並列接続されている。
【００２７】
また、本実施形態の半導体スイッチ回路１００は、電圧駆動型半導体素子Ｑ１１〜Ｑ２２が設けられた主回路に過電流が流れた場合に電圧駆動型半導体素子Ｑ１１〜Ｑ２２をソフトターンオフするためのソフトターンオフ機能を有している。
【００２８】
具体的に半導体スイッチ回路１００は、電圧駆動型半導体素子Ｑ１１〜Ｑ２２が設けられた主回路を流れる過電流を検出する過電流検出回路４を有している。
【００２９】
そして、二次側閉回路３３には、第２の抵抗素子Ｒ２と並列に設けられた第３の抵抗素子Ｒ３と、第２の抵抗素子Ｒ２及び第３の抵抗素子Ｒ３を切り替える切り替え部３４とを有している。
【００３０】
第３の抵抗素子Ｒ３は、第２の抵抗素子Ｒ２よりも大きな抵抗値を有するものである。また、切り替え部３４は、例えばＭＯＳＦＥＴやＩＧＢＴなどの半導体スイッチを用いて構成されており、過電流検出回路４により過電流が検出された場合に、第３の抵抗素子Ｒ３に切り替える。これにより、主回路に過電流が流れた場合にソフトターンオフ機能を実現することができる。
【００３１】
次に、磁気結合しない従来の半導体スイッチ回路の動作シミュレーション結果、及び、磁気結合した本発明の半導体スイッチ回路の動作シミュレーション結果について説明する。
【００３２】
図２は、磁気結合しない従来の半導体スイッチ回路の構成、及び各部における電圧又は電流を示すシミュレーション結果を示している。
【００３３】
図２に示すように、従来例では、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオンのタイミングとターンオフのタイミングがそれぞれ１０ｎｓｅｃずれた場合には、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のゲート電圧は揃わない。これにより、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のドレイン−ソース間又はエミッタ−コレクタ間にアンバランスが生じてしまう。その結果、各直列接続部に流れる電流にアンバランスが生じてしまう。
【００３４】
図３は、磁気結合した本発明の半導体スイッチ回路の構成、及び通常スイッチング時の各部における電圧又は電流を示すシミュレーション結果を示している。
【００３５】
図３に示すように、通常スイッチング時に、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオンのタイミングとターンオフのタイミングがそれぞれ１０ｎｓｅｃずれた場合であっても、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のゲート電圧が揃っている。これにより、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のドレイン−ソース間又はエミッタ−コレクタ間にアンバランスは生じない。その結果、各直列接続部に流れる電流にアンバランスも生じない。
【００３６】
図４は、磁気結合した本発明の半導体スイッチ回路の構成、及びソフトターンオフ時の各部における電圧又は電流を示すシミュレーション結果を示している。
【００３７】
図４に示すように、ソフトターンオフ時に、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオンのタイミングとターンオフのタイミングがそれぞれ１０ｎｓｅｃずれた場合であっても、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のゲート電圧が揃っている。これにより、ソフトターンオフ時においても、各電圧駆動型半導体素子Ｑ１１〜Ｑ２２のドレイン−ソース間又はエミッタ−コレクタ間にアンバランスは生じない。その結果、各直列接続部に流れる電流にアンバランスも生じない。
【００３８】
＜本実施形態の効果＞
本実施形態の半導体スイッチ回路１００によれば、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２と複数のゲート駆動回路ＧＤＵ１１〜ＧＤＵ２２とを接続する接続線（ドレイン線又はエミッタ線）が互いに磁気結合されているので、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオン及びターンオフのタイミングを調整することができる。また、二次巻線３２１〜３２４が互いに直列接続して構成された二次側閉回路３３に、複数の電圧駆動型半導体素子Ｑ１１〜Ｑ２２のターンオン及びターンオフの速度を調整するための抵抗素子Ｒ１、Ｒ２を設けているので、当該抵抗素子Ｒ１、Ｒ２の抵抗値によって、ターンオン及びターンオフの速度を一括して調整することができる。
【００３９】
また、本実施形態では、二次側閉回路に第２の抵抗素子Ｒ２と並列にソフトターンオフ用の第３の抵抗素子Ｒ３を設け、過電流が検出された場合に、第３の抵抗素子Ｒ３に切り替えているので、タイミング調整機構３の構成を生かしてソフトターンオフ機能を簡単な回路構成により実現することができる。また、第３の抵抗素子Ｒ３により、ソフトターンオフの速度を一括して調整できる。
【００４０】
＜その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。
【００４１】
前記実施形態では、直列接続部を複数並列接続した回路構成であったが、複数の電圧駆動型半導体素子を直列接続した回路構成であってもよいし、複数の電圧駆動型半導体素子を並列接続した回路構成であってもよい。
【００４２】
また、直列接続部を構成する電圧駆動型半導体素子の個数及び直列接続部の並列数は、前記実施形態に限られず、種々変更可能である。
【００４３】
さらに、前記実施形態では、二次側閉回路に第１の抵抗素子及び第２の抵抗素子を設けているが、ターンオンの速度及びターンオフの速度の両方を調整する共通の抵抗素子を設けてもよい。
【００４４】
その上、抵抗値の異なる第１の抵抗素子及び抵抗値の異なる第２の抵抗素子を設けておき、それらを切り替えるように構成してもよい。
【００４５】
前記実施形態では一次巻線は、ドレイン線又はエミッタ線に設けられていたが、ゲート線に設けられたものであってもよい。
【００４６】
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
【符号の説明】
【００４７】
１００・・・半導体スイッチ回路
２・・・直並列接続回路
２１、２２・・・直列回路部
Ｑ１１〜Ｑ２２・・・電圧駆動型半導体素子
ＧＤＵ１１〜ＧＤＵ２２・・・ゲート駆動回路
３・・・タイミング調整機構
３１１〜３１４・・・一次巻線
３２１〜３２４・・・二次巻線
３３・・・二次側閉回路
Ｒ１・・・第１の抵抗素子
Ｒ２・・・第２の抵抗素子
４・・・過電流検出回路
Ｒ３・・・第３の抵抗素子
３４・・・切り替え部
【図１】
2019083625.tif 000003
【図２】
2019083625.tif 000004
【図３】
2019083625.tif 000005
【図４】
2019083625.tif 000006