(57)【要約】【課題】主電源のＯＦＦ時におけるバックアップ用のバッテリの電圧の低下を正確に検出することが可能な電圧低下検知システム提供すること。【解決手段】主電源のＯＦＦ時に第１の揮発性メモリ１４に電力を供給するバッテリ１２の電圧の低下を検知する電圧低下検知システム１であって、バッテリ１２に対し、第１の揮発性メモリ１４と並列に接続される第２の揮発性メモリ１７と、主電源のＯＮ時に、第２の揮発性メモリ１７にデータを書き込むデータ書き込み部１１１と、主電源のＯＦＦ時に、バッテリ１２から第１の揮発性メモリ１４及び第２の揮発性メモリ１７に電力を供給した後、主電源のＯＮ時に第２の揮発性メモリ１７に書き込まれたデータの破損を検知するデータ破損検知部１１２と、主電源のＯＮ時に、データの破損の検知に基づいてバッテリ１２の電圧の低下を検知する電圧低下検知部１１３と、を備える。【選択図】図１
2019159463.tif 000002
【特許請求の範囲】
【請求項１】
主電源のＯＦＦ時に第１の揮発性メモリに電力を供給するバッテリの電圧の低下を検知する電圧低下検知システムであって、
前記バッテリに対し、前記第１の揮発性メモリと並列に接続される第２の揮発性メモリと、
主電源のＯＮ時に、前記第２の揮発性メモリにデータを書き込むデータ書き込み部と、
主電源のＯＦＦ時に、前記バッテリから前記第１の揮発性メモリ及び前記第２の揮発性メモリに電力を供給した後、主電源のＯＮ時に前記第２の揮発性メモリに書き込まれたデータの破損を検知するデータ破損検知部と、
主電源のＯＮ時に、前記データの破損の検知に基づいて前記バッテリの電圧の低下を検知する電圧低下検知部と、を備える電圧低下検知システム。
【請求項２】
前記バッテリの保証期間内において、前記主電源のＯＦＦ時に前記バッテリから前記第２の揮発性メモリに供給される電力の電圧が、前記第１の揮発性メモリ及び前記第２の揮発性メモリの最低データ保持電圧を下回るように当該電圧を降圧する降圧回路を更に備える、請求項１に記載の電圧低下検知システム。
【請求項３】
前記第２の揮発性メモリの最低データ保持電圧が、前記第１の揮発性メモリの最低データ保持電圧よりも高い、請求項１に記載の電圧降下検知システム。
【請求項４】
前記バッテリの電圧の低下が検知された際に警報を発報する警報部を更に備える、請求項１〜３のいずれか１項に記載の電圧低下検知システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリの電圧低下を検知する電圧低下検知システムに関する。
【背景技術】
【０００２】
例えば、数値制御装置（ＣＮＣ）等において、各種パラメータ値を記憶するため、バッテリによってバックアップされるＳＲＡＭ等の揮発性メモリが用いられているが、バッテリ電圧の低下により揮発性メモリのデータが保持できなくなるため、バッテリ電圧の低下を早期に検出する手段が求められている。
【０００３】
この点、例えば特許文献１は、二次電池の使用状態を監視して、二次電池の劣化を防止するため、無負荷状態の一種である停止状態となる直前の電池電圧と、使用限界近くの低電圧値、又は電池の劣化限界の終止電圧値との比較結果を、停止状態中でも記憶する記憶する手段を備え、この記憶手段に記憶された比較結果と、電源投入時の比較結果とに基づいて、二次電池の使用状態を判定する、電池の保護回路を開示している。
【０００４】
また、特許文献２は、バッテリによってバックアップされるＲＡＭを有する数値制御装置であって、バッテリ電圧が不足している場合には、アラーム診断画面にバッテリに異常があることが表示される数値制御装置を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−１８８０３１号公報
【特許文献２】特開平７−２３４９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２にも開示されるように、数値制御装置においては、通常、主電源のＯＮ時にバックアップ用のバッテリの電圧を監視することにより、バッテリの電圧の低下を検出している。しかし、特許文献１の図３にも記載があるように、バッテリに対して負荷が有る状態と負荷が無い状態、すなわち、主電源のＯＦＦ時と主電源のＯＮ時とでは、バッテリ自体の特性により電圧が変動してしまうため、主電源のＯＦＦ時のバッテリの電圧の低下を正確に検出することができなかった。
【０００７】
本発明は、主電源のＯＦＦ時におけるバックアップ用のバッテリの電圧の低下を正確に検出することが可能な電圧低下検知システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）  本発明に係る電圧低下検知システム（例えば、後述の「電圧低下検知システム１」）は、主電源のＯＦＦ時に第１の揮発性メモリ（例えば、後述の「第１の揮発性メモリ１４」）に電力を供給するバッテリ（例えば、後述の「バッテリ１２」）の電圧の低下を検知する電圧低下検知システムであって、前記バッテリに対し、前記第１の揮発性メモリと並列に接続される第２の揮発性メモリ（例えば、後述の「第２の揮発性メモリ１７」）と、主電源のＯＮ時に、前記第２の揮発性メモリにデータを書き込むデータ書き込み部（例えば、後述の「データ書き込み部１１１」）と、主電源のＯＦＦ時に、前記バッテリから前記第１の揮発性メモリ及び前記第２の揮発性メモリに電力供給した後、主電源のＯＮ時に前記第２の揮発性メモリに書き込まれたデータの破損を検知するデータ破損検知部（例えば、後述の「データ破損検知部１１２」）と、主電源のＯＮ時に、前記データの破損の検知に基づいて前記バッテリの電圧の低下を検知する電圧低下検知部（例えば、後述の「電圧低下検知部１１３」）と、を備える。
【０００９】
（２）  （１）の電圧低下検知システムは、前記バッテリの保証期間内において、前記主電源のＯＦＦ時に前記バッテリから前記第２の揮発性メモリに供給される電力の電圧が、前記第１の揮発性メモリ及び前記第２の揮発性メモリの最低データ保持電圧を下回るように当該電圧を降圧する降圧回路（例えば、後述の「降圧回路２０」）を更に備えてもよい。
【００１０】
（３）  （１）の電圧低下検知システムにおいて、前記第２の揮発性メモリの最低データ保持電圧が、前記第１の揮発性メモリの最低データ保持電圧よりも高くてもよい。
【００１１】
（４）  （１）〜（３）の電圧低下検知システムは、前記バッテリの電圧の低下が検知された際に警報を発報する警報部（例えば、後述の「警報部１１４」）を更に備えてもよい。
【発明の効果】
【００１２】
本発明によれば、主電源のＯＦＦ時におけるバックアップ用のバッテリの電圧の低下を正確に検出することが可能な電圧低下検知システムを提供することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る電圧低下検知システムの全体構成を示す図である。
【図２】本発明の第１実施形態に係る電圧低下検知システムが有するＣＰＵによって実現される機能ブロックを示す図である。
【図３】本発明の第１実施形態に係る電圧低下検知システムにおいて、実使用メモリと検出用メモリに印加する電圧の経時的変化を示すグラフである。
【図４】本発明の第１実施形態に係る電圧低下検知システムの動作を示すフローチャートである。
【図５】本発明の第２実施形態に係る電圧低下検知システムの全体構成を示す図である。
【図６】本発明の第２実施形態に係る電圧低下検知システムにおいて、実使用メモリと検出用メモリに印加する電圧の経時的変化を示すグラフである。
【図７】本発明の第２実施形態に係る電圧低下検知システムの動作を示すフローチャートである。
【発明を実施するための形態】
【００１４】
〔１  第１実施形態〕
以下、本発明の第１実施形態に係る電圧低下検知システムについて、図１〜図４を参照し、説明する。
【００１５】
〔１．１  発明の構成〕
図１は、本発明の第１実施形態に係る電圧低下検知システム１の全体構成を示す図である。電圧低下検知システム１は、第１の主電源１３のＯＦＦ時に、第１の揮発性メモリ１４をバックアップするバッテリ１２の電圧の低下を検知するシステムであり、主として、ＣＰＵ１１と、電圧低下検知用のダミーの第２の揮発性メモリ１７と、バッテリ１２から第２の揮発性メモリ１７に供給される電力の電圧を降圧する降圧回路２０とを備える。
なお、以下では、第１の揮発性メモリ１４を「実使用メモリ」と呼称することがある。また、第２の揮発性メモリ１７を「検出用メモリ」と呼称することがある。
【００１６】
第１の揮発性メモリ１４の最低データ保持電圧と、第２の揮発性メモリ１７の最低データ保持電圧は同一である。なお、「最低データ保持電圧」とは、揮発性メモリに書き込まれたデータが破損しないために最低必要な、揮発性メモリに係る電圧のことであり、揮発性メモリに印加される電圧が最低データ保持電圧を下回ると、揮発性メモリに書き込まれたデータは保証されない。以下の説明においては、便宜上、揮発性メモリに印加される電圧が最低データ保持電圧を下回ると、揮発性メモリに書き込まれたデータが破損することとする。
また、第１の揮発性メモリ１４及び第２の揮発性メモリ１７は、典型的にはＳＲＡＭであるが、これには限定されない。
【００１７】
バッテリ１２と第１の揮発性メモリ１４との間には、第１の揮発性メモリ１４に供給される電力の供給源を、バッテリ１２又は第１の主電源１３に切り替える切り替え回路１６が設けられる。第１の主電源１３のＯＮ時には、第１の揮発性メモリ１４に対して第１の主電源１３から電力が供給され、第１の主電源１３のＯＦＦ時には、第１の揮発性メモリ１４に対してバッテリ１２から電力が供給されるように、切り替え回路１６は第１の揮発性メモリ１４への電力の供給源を切り替える。
【００１８】
また、バッテリ１２及び切り替え回路１６に対し、第１の揮発性メモリ１４と並列にＲＴＣ（Ｒｅａｌ  Ｔｉｍｅ  Ｃｌｏｃｋ）回路１５が設けられる。ＲＴＣ回路１５は、一般のデジタルクロックと同様に、バッテリ１２で動作する水晶発振器によって時刻をカウントするものである。その出力データは、第１の揮発性メモリ１４及びＲＴＣ回路１５に対し、バス２１を介して接続するＣＰＵ１１から読み出すことができる。更に、ＣＰＵ１１は、ＲＴＣ回路１５から読み出した出力データを、第１の揮発性メモリ１４に書き込んでもよい。なお、ＲＴＣ回路１５は、バッテリ１２に対して、第１の揮発性メモリ１４と並列に設けられる負荷の一例であって、これには限定されない。他の負荷は、第１の揮発性メモリ１４と並列に設けられてもよい。
【００１９】
また、バッテリ１２に対して、第１の揮発性メモリ１４及びＲＴＣ回路１５の組に対して並列に第２の揮発性メモリ１７が設置される。バッテリ１２と第２の揮発性メモリ１７との間には、第２の揮発性メモリ１７に供給される電力の供給源を、バッテリ１２又は第２の主電源１８に切り替える切り替え回路１９が設けられる。第２の主電源１８のＯＮ時には、第１の揮発性メモリ１４に対して第２の主電源１８から電力が供給され、第２の主電源１８のＯＦＦ時には、第１の揮発性メモリ１４に対してバッテリ１２から電力が供給されるように、切り替え回路１９は第２の揮発性メモリ１７への電力の供給源を切り替える。
【００２０】
更に、バッテリ１２と切り替え回路１９との間には、降圧回路２０が設けられる。降圧回路２０は、バッテリ１２から第２の揮発性メモリ１７に供給される電力の電圧を降圧させる回路である。これにより、バッテリ１２から第２の揮発性メモリ１７に供給される電力の電圧は、バッテリ１２から第１の揮発性メモリ１４に供給される電力の電圧よりも低くなる。更に、降圧回路２０は、バッテリ１２の保証期間内において、主電源のＯＦＦ時にバッテリ１２から第２の揮発性メモリ１７に供給される電力の電圧が、第１の揮発性メモリ１４及び第２の揮発性メモリ１７の最低データ保持電圧を下回るように、電圧を降圧する。
【００２１】
また、第１の揮発性メモリ１４、ＲＴＣ回路１５、及び第２の揮発性メモリ１７に対して、バス２１を介してＣＰＵ１１が接続する。ＣＰＵ１１は、電圧低下検知システム１を全体制御するプロセッサであると共に、第１の揮発性メモリ１４及び第２の揮発性メモリ１７にデータを書き込んだり、第１の揮発性メモリ１４及び第２の揮発性メモリ１７からデータを読み出したりすることが可能である。また、上述のように、ＣＰＵ１１はＲＴＣ回路１５からの出力データを読み出すことも可能である。
【００２２】
更に、ＣＰＵ１１は、各種プログラムを、ＲＯＭ、ＲＡＭ、フラッシュメモリ又はハードディスク（ＨＤＤ）等の記憶領域から適宜読み出して実行することにより、図２の機能ブロック図に記載される、データ書き込み部１１１、データ破損検知部１１２、電圧低下検知部１１３、及び警報部１１４の機能を実現する。
【００２３】
データ書き込み部１１１は、第１の揮発性メモリ１４及び第２の揮発性メモリ１７にデータを書き込み、とりわけ、第２の主電源１８のＯＮ時に、第２の揮発性メモリ１７に対してデータを書き込む。第２の揮発性メモリ１７に対して書き込むデータとしては、例えば全て０のデータ又は全て１のデータであってよいが、これには限定されず、書き込まれたデータが破損した際、後述のように、データ破損検知部１１２によって破損が検知可能なデータであればよい。
【００２４】
第１の主電源１３及び第２の主電源１８のＯＦＦ時に、バッテリ１２から第１の揮発性メモリ１４及び第２の揮発性メモリ１７に対して電力が供給された後、第１の主電源１３及び第２の主電源１８が再度ＯＮとなった時に、データ破損検知部１１２は、第２の揮発性メモリ１７に書き込まれたデータの破損を検知する。上記のように、データ書き込み部１１１が第２の揮発性メモリ１７に対して全て０のデータを書き込んだ場合には、０から変化したデータが存在することをもって、データ破損検知部１１２はデータの破損を検知する。同様に、データ書き込み部１１１が第２の揮発性メモリ１７に対して全て１のデータを書き込んだ場合には、１から変化したデータが存在することをもって、データ破損検知部１１２はデータの破損を検知する。
【００２５】
電圧低下検知部１１３は、第２の揮発性メモリ１７に書き込まれたデータの破損がデータ破損検知部１１２によって検知されたことをトリガとして、バッテリ１２の電圧の低下、延いてはバッテリ１２の劣化を検知する。
【００２６】
警報部１１４は、電圧低下検知部１１３によってバッテリ１２の電圧の低下が検知されたことをトリガとして、電圧低下検知システム１の外部に、バッテリ１２の電圧が低下したこと、延いてはバッテリ１２が劣化したことを示す警報を発報する。
【００２７】
〔１．２  電圧低下の検知方法〕
図３は、バッテリ１２から第１の揮発性メモリ１４（実使用メモリ）及び第２の揮発性メモリ１７（検出用メモリ）に印加する電圧の時間経過に伴う変遷を示す。第１の揮発性メモリ１４（実使用メモリ）及び第２の揮発性メモリ１７（検出用メモリ）に印加される電圧は、時間の経過と共に、Ｓ字カーブを描きながら低下していく。より詳細には、電圧の印加が始まってから短期間に、電圧が急激に低下した後、電圧は長期的に緩やかに低下し、その後、電圧は再度急激に低下する。ここで、降圧回路２０が存在するため、第２の揮発性メモリ１７（検出用メモリ）に印加される電圧は、第１の揮発性メモリ１４（実使用メモリ）に印加される電圧よりも低くなるが、その分、第１の揮発性メモリ１４（実使用メモリ）に印加される電圧よりも早く、図３の時刻Ｔ１において、最低データ保持電圧を下回る。その結果、時刻Ｔ１において、第２の揮発性メモリ１７（検出用メモリ）に書き込まれたデータが破損する。その後、バッテリ保証期間である時刻Ｔ２（＞Ｔ１）において、第１の揮発性メモリ１４（実使用メモリ）に印加される電圧が最低データ保持電圧を下回り、第１の揮発性メモリ１４（実使用メモリ）に書き込まれたデータが破損する。データ破損検知部１１２は、時刻Ｔ２よりも早い時刻Ｔ１において、第２の揮発性メモリ１７（検出用メモリ）に書き込まれたデータの破損を検知することにより、第１の揮発性メモリ１４（実使用メモリ）に書き込まれたデータが破損するよりも前に、バッテリ１２から第１の揮発性メモリ１４（実使用メモリ）及び第２の揮発性メモリ１７（検出用メモリ）に印加される電圧の低下、延いては、バッテリ１２の劣化を検知することが可能となる。
【００２８】
〔１．３  電圧低下検知システムの動作〕
図４は、電圧低下検知システム１の動作を示すフローチャートである。
ステップＳ１において、第１の主電源１３及び第２の主電源１８のＯＮ時に、データ書き込み部１１１は、第２の揮発性メモリ１７（検出用メモリ）に全て０のデータ又は全て１のデータを書き込む。
【００２９】
ステップＳ２において、第１の主電源１３及び第２の主電源１８のＯＦＦ時に、バックアップとして、バッテリ１２から第１の揮発性メモリ１４（実使用メモリ）及び第２の揮発性メモリ１７（検出用メモリ）に対して電圧が印加されるが、この際、バッテリ１２から第２の揮発性メモリ１７に対して印加される電圧は、降圧回路２０によって、第１の揮発性メモリ１４（実使用メモリ）に印加される電圧よりも低く、かつ、バッテリ１２の保証期間内において、第１の揮発性メモリ１４（実使用メモリ）及び第２の揮発性メモリ１７（検出用メモリ）の最低データ保持電圧を下回るように降圧される。
【００３０】
ステップＳ３において、第１の主電源１３及び第２の主電源１８のＯＮ時に、データ破損検知部１１２は、第２の揮発性メモリ１７（検出用メモリ）に書き込まれたデータを読み出す。
【００３１】
ステップＳ４において、第２の揮発性メモリ１７（検出用メモリ）に書き込まれたデータが変化していた場合、すなわち、データ破損検知部１１２が、第２の揮発性メモリ１７（検出用メモリ）に書き込まれたデータの破損を検知した場合（Ｓ４：Ｙｅｓ）には、処理はステップＳ５に移行する。第２の揮発性メモリ１７（検出用メモリ）に書き込まれたデータが変化していない場合、すなわち、データ破損検知部１１２が第２の揮発性メモリ１７（検出用メモリ）に書き込まれたデータの破損を検知しなかった場合（Ｓ４：Ｎｏ）には、処理はステップＳ６に移行する。
【００３２】
ステップＳ５において、電圧低下検知部１１３は、バッテリ１２の電圧の低下、延いてはバッテリ１２の劣化を検知する。
【００３３】
ステップＳ６において、電圧低下検知部１１３は、バッテリ１２が正常状態にあると判定する。その後、処理はステップＳ４に戻る。
【００３４】
ステップＳ７において、警報部１１４は、電圧低下検知システム１の外部に、バッテリ１２の電圧が低下したこと、延いてはバッテリ１２が劣化したことを示す警報を発報する。
【００３５】
〔１．４  第１実施形態が奏する効果〕
第１実施形態に係る電圧低下検知システム１は、主電源のＯＮ時に第２の揮発性メモリ１７にデータを書き込んだ後、主電源のＯＦＦの期間にバッテリ１２から第２の揮発性メモリ１７に電力を供給してから、再度の主電源のＯＮ時に第２の揮発性メモリ１７に書き込まれたデータの破損を検知し、データの破損の検知をトリガとして、バッテリ１２の電圧低下を検知する。
これにより、主電源のＯＦＦ時におけるバックアップ用のバッテリの電圧の低下を正確に検出することが可能となる。
【００３６】
また、電圧低下検知システム１は、バッテリ１２と第２の揮発性メモリ１７との間に降圧回路２０を備える。
これにより、第１の揮発性メモリ１４に書き込まれたデータが破損するよりも前に、バッテリ１２の電圧の低下を検知することが可能となる。
【００３７】
また、電圧低下検知システム１は、バッテリ１２の電圧が低下したことを知らせる警報を発報する。
これにより、電圧低下検知システム１のユーザは、バッテリ１２の劣化を容易に把握することが可能となる。
【００３８】
〔２  第２実施形態〕
以下、本発明の第２実施形態に係る電圧低下検知システムについて、図５〜図６を参照し、説明する。
【００３９】
〔２．１  発明の構成〕
図５は、本発明の第２実施形態に係る電圧低下検知システム１Ａの全体構成を示す図である。なお、以下では説明の簡略化のため、電圧低下検知システム１Ａが備える構成要素のうち、電圧低下検知システム１が備える構成要素と同一の構成要素については、同一の符号を用いると共にその説明を省略し、主として、電圧低下検知システム１Ａが第１実施形態に係る電圧低下検知システム１と異なる点について説明する。
【００４０】
電圧低下検知システム１Ａは、電圧低下検知システム１と異なり、降圧回路２０を有さない。電圧低下検知システム１において、第２の揮発性メモリ１７の最低データ保持電圧は第１の揮発性メモリ１４の最低データ保持電圧と同一であった。これに対して、電圧低下検知システム１Ａが第２の揮発性メモリ１７の代わりに備える第２の揮発性メモリ１７Ａの最低データ保持電圧は、第１の揮発性メモリ１４の最低データ保持電圧よりも高い。
なお、ＣＰＵ１１が実現する各機能ブロックは、第１実施形態と同一であるため、その説明を省略する。
【００４１】
〔２．２  電圧低下の検知方法〕
図６は、バッテリ１２から第１の揮発性メモリ１４（実使用メモリ）及び第２の揮発性メモリ１７Ａ（検出用メモリ）に印加する電圧の時間経過に伴う変遷を示す。実使用メモリ及び検出用メモリに印加される電圧は、時間経過と共に、Ｓ字カーブを描きながら低下していく。第２実施形態に係る電圧低下検知システム１Ａにおいては、降圧回路２０が存在しないため、バッテリ１２から第２の揮発性メモリ１７Ａ（検出用メモリ）に印加する電圧は、バッテリ１２から第１の揮発性メモリ１４（実使用メモリ）に印加する電圧と同一になる。このため、第１の揮発性メモリ１４（実使用メモリ）と第２の揮発性メモリ１７Ａ（検出用メモリ）とで、同一のＳ字カーブを描く。
【００４２】
しかし、第２の揮発性メモリ１７Ａ（検出用メモリ）の最低データ保持電圧は、第１の揮発性メモリ１４（実使用メモリ）の最低データ保持電圧よりも高いため、第２の揮発性メモリ１７（検出用メモリ）に印加される電圧は、第１の揮発性メモリ１４（実使用メモリ）に印加される電圧よりも早く、図６の時刻Ｔ３において、最低データ保持電圧を下回る。その結果、時刻Ｔ３において、第２の揮発性メモリ１７Ａ（検出用メモリ）に書き込まれたデータが破損する。その後、バッテリ保証期間である時刻Ｔ４（＞Ｔ３）において、第１の揮発性メモリ１４（実使用メモリ）に印加される電圧が最低データ保持電圧を下回り、第１の揮発性メモリ１４（実使用メモリ）に書き込まれたデータが破損する。データ破損検知部１１２は、時刻Ｔ４よりも早い時刻Ｔ３において、第２の揮発性メモリ１７Ａ（検出用メモリ）に書き込まれたデータの破損を検知することにより、第１の揮発性メモリ１４（実使用メモリ）に書き込まれたデータが破損するよりも前に、バッテリ１２から第１の揮発性メモリ１４（実使用メモリ）及び第２の揮発性メモリ１７Ａ（検出用メモリ）に印加される電圧の低下、延いては、バッテリ１２の劣化を検知することが可能となる。
【００４３】
〔２．３  電圧低下検知システムの動作〕
図７は、電圧低下検知システム１Ａの動作を示すフローチャートである。
ステップＳ１１において、第１の主電源１３及び第２の主電源１８のＯＮ時に、データ書き込み部１１１は、第２の揮発性メモリ１７Ａ（検出用メモリ）に全て０又は全て１のデータを書き込む。
【００４４】
ステップＳ１２において、第１の主電源１３及び第２の主電源１８のＯＦＦ時に、バックアップとして、バッテリ１２から第１の揮発性メモリ１４（実使用メモリ）及び第２の揮発性メモリ１７Ａ（検出用メモリ）に対して同じ高さの電圧が印加される。
【００４５】
ステップＳ１３において、第１の主電源１３及び第２の主電源１８のＯＮ時に、データ破損検知部１１２は、第２の揮発性メモリ１７Ａ（検出用メモリ）に書き込まれたデータを読み出す。
【００４６】
ステップＳ１４において、第２の揮発性メモリ１７Ａ（検出用メモリ）に書き込まれたデータが変化していた場合、すなわち、データ破損検知部１１２が、第２の揮発性メモリ１７Ａ（検出用メモリ）に書き込まれたデータの破損を検知した場合（Ｓ１４：Ｙｅｓ）には、処理はステップＳ１５に移行する。第２の揮発性メモリ１７Ａ（検出用メモリ）に書き込まれたデータが変化していない場合、すなわち、データ破損検知部１１２が第２の揮発性メモリ１７Ａ（検出用メモリ）に書き込まれたデータの破損を検知しなかった場合（Ｓ１４：Ｎｏ）には、処理はステップＳ１６に移行する。
【００４７】
ステップＳ１５において、電圧低下検知部１１３は、バッテリ１２の電圧の低下、延いてはバッテリ１２の劣化を検知する。
【００４８】
ステップＳ１６において、電圧低下検知部１１３は、バッテリ１２が正常状態にあると判定する。その後、処理はステップＳ１４に戻る。
【００４９】
ステップＳ１７において、警報部１１４は、電圧低下検知システム１Ａの外部に、バッテリ１２の電圧が低下したこと、延いてはバッテリ１２が劣化したことを示す警報を発報する。
【００５０】
〔２．４  第２実施形態が奏する効果〕
第２実施形態に係る電圧低下検知システム１Ａは、第１実施形態に係る電圧低下検知システム１と異なり、第１の揮発性メモリ１４とは最低データ保持電圧の異なる第２の揮発性メモリ１７Ａを備える代わりに、降圧回路２０を備えない。
これにより、第１実施形態に比較して簡便な回路で、第１の揮発性メモリ１４に書き込まれたデータが破損するよりも前に、バッテリ１２の電圧の低下を検知することが可能となる。
【００５１】
以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限るものではない。また、本実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本実施形態に記載されたものに限定されるものではない。
【００５２】
電圧低下検知システム１及び１Ａによる電圧低下検知方法は、ソフトウェアにより実現される。ソフトウェアによって実現される場合には、このソフトウェアを構成するプログラムが、電圧低下検知システム１及び１Ａに備わるコンピュータにインストールされる。また、これらのプログラムは、リムーバブルメディアに記録されてユーザに配布されてもよいし、ネットワークを介してユーザのコンピュータにダウンロードされることにより配布されてもよい。更に、これらのプログラムは、ダウンロードされることなくネットワークを介したＷｅｂサービスとしてユーザのコンピュータに提供されてもよい。
【符号の説明】
【００５３】
１  １Ａ  電圧低下検知システム
１１  ＣＰＵ
１２  バッテリ
１３  １８  主電源
１４  第１の揮発性メモリ
１７  １７Ａ  第２の揮発性メモリ
１５  ＲＴＣ回路
１６  １９  切り替え回路
２０  降圧回路
２１  バス
【図１】
2019159463.tif 000003
【図２】
2019159463.tif 000004
【図３】
2019159463.tif 000005
【図４】
2019159463.tif 000006
【図５】
2019159463.tif 000007
【図６】
2019159463.tif 000008
【図７】
2019159463.tif 000009