(57)【要約】【課題】パッシブオンガラスデバイスおよび方法を提供する。【解決手段】デバイスは、ガラス基板とキャパシタとを含む。キャパシタは、第1の電極に結合された第1の金属と、誘電体構造と、キャパシタの第2の電極を備えるビア構造とを含む。第1の金属構造は、誘電体構造によってビア構造から分離される。【選択図】図２
2019083352.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板と、
前記ガラス基板に結合されたキャパシタとを備え、前記キャパシタが、
第1の電極に対応する第1の金属構造と、
誘電体構造と、
第2の電極を備えるビア構造とを備え、前記第1の金属構造が前記誘電体構造によって前記ビア構造から分離される、デバイス。
【請求項２】
前記第1の金属構造が金属1(M1)層に対応し、前記ビア構造がビア1(V1)層に対応する、請求項1に記載のデバイス。
【請求項３】
前記ビア構造が金属2(M2)層に物理的に結合され、前記ビア構造が前記金属1(M1)層と前記金属2(M2)層との間に配置される、請求項2に記載のデバイス。
【請求項４】
前記第1の金属構造および前記ビア構造が銅を含み、前記誘電体構造が、五酸化タンタル(Ta2O5)、窒化ケイ素(SiN)、二酸化ケイ素(SiO2)、酸窒化ケイ素(SiON)、酸化アルミニウム(Al2O5)、またはそれらの組合せを含む、請求項1に記載のデバイス。
【請求項５】
前記誘電体構造と前記ビア構造との間に配置されたシード層をさらに備える、請求項1に記載のデバイス。
【請求項６】
前記誘電体構造とは別個の誘電体層をさらに備え、前記誘電体層が、前記誘電体構造および前記ビア構造に接触している、請求項1に記載のデバイス。
【請求項７】
前記ガラス基板に結合されたインダクタをさらに備え、前記インダクタが、
前記インダクタのアンダーパスを備える第2の金属構造と、
前記第2の金属構造に結合された第2のビア構造と、
第3の金属構造とを備え、前記第3の金属構造が前記インダクタの巻線を備え、前記第2のビア構造が前記第2の金属構造と前記第3の金属構造との間に配置される、請求項1に記載のデバイス。
【請求項８】
前記第2の金属構造が金属1(M1)層に対応し、前記第2のビア構造がビア1(V1)層に対応し、前記第3の金属構造が金属2(M2)層に対応する、請求項7に記載のデバイス。
【請求項９】
受動デバイスを形成する方法であって、
受動デバイスの第1の金属構造を形成するステップと、
第1の誘電体材料をガラス基板上に堆積させるステップと、
第1の誘電体層を形成するために前記第1の誘電体材料を平坦化するステップと、
前記受動デバイスの誘電体構造の表面を露出させるために空洞を前記第1の誘電体層内に作成するステップであって、前記誘電体構造が前記第1の金属構造上に配置される、ステップと、
前記受動デバイスの第2の金属構造を前記誘電体構造上に形成するステップとを含む、方法。
【請求項１０】
前記受動デバイスが、パッシブオンガラス(POG)デバイスを備える、請求項9に記載の方法。
【請求項１１】
前記受動デバイスが、金属‐絶縁体‐金属(MIM)キャパシタを備える、請求項9に記載の方法。
【請求項１２】
前記第1の金属構造が、前記ガラス基板の表面上に形成される、請求項9に記載の方法。
【請求項１３】
前記第1の金属構造が、キャパシタの第1のプレートに対応する、請求項9に記載の方法。
【請求項１４】
前記誘電体構造を前記第1の金属構造上に形成するステップをさらに含む、請求項9に記載の方法。
【請求項１５】
前記第2の金属構造と前記誘電体構造との間に配置されたシード層を形成するために、前記第2の金属構造を形成した後にシード材料をエッチングするステップをさらに含む、請求項9に記載の方法。
【請求項１６】
前記受動デバイスが、前記第2の金属構造と前記誘電体構造との間に配置された単一のシード層を含む、請求項9に記載の方法。
【請求項１７】
前記第2の金属構造の一部分が、前記空洞内に形成される、請求項9に記載の方法。
【請求項１８】
第2の受動デバイスの第3の金属構造を形成するステップと、
第2の誘電体構造を前記第2の金属構造上に形成するステップと、
前記第2の金属構造の第2の表面を露出させるために第2の空洞を前記第1の誘電体層内に作成するステップと、
前記第2の受動デバイスの第4の金属構造を前記第2の誘電体構造上に形成するステップとをさらに含む、請求項9に記載の方法。
【請求項１９】
前記第2の受動デバイスがインダクタを備える、請求項18に記載の方法。
【請求項２０】
前記第2の空洞を形成する前に、第2の誘電体構造を前記第3の金属構造上に形成するステップをさらに含む、請求項18に記載の方法。
【請求項２１】
前記空洞を作成した後、
シード材料を前記誘電体構造上に堆積させるステップと、
フォトレジスト材料を前記シード材料上に堆積させるステップと、
前記シード材料の表面を露出させるために第2の空洞を前記フォトレジスト材料内に作成するステップとをさらに含み、前記第2の金属構造が前記第2の空洞内に形成される、請求項9に記載の方法。
【請求項２２】
前記シード材料が前記誘電体構造上に堆積され、前記第2の金属構造が前記シード材料上に形成される、請求項21に記載の方法。
【請求項２３】
受動デバイスを形成する方法であって、
第1の受動デバイスの第1の金属構造と第2の受動デバイスの第2の金属構造とを形成するステップと、
第1の誘電体材料をガラス基板上に堆積させるステップと、
第1の誘電体層を形成するために前記第1の誘電体材料を平坦化するステップと、
前記第1の受動デバイスの誘電体構造の第1の表面を露出させるために前記第1の誘電体層内に第1の空洞を、および前記第2の金属構造の第2の表面を露出させるために第2の空洞を作成するステップであって、前記誘電体構造が前記第1の金属構造上に配置される、ステップと、
前記第1の受動デバイスの第3の金属構造を前記誘電体構造上に、および前記第2の受動デバイスの第4の金属構造を前記第2の金属構造上に形成するステップとを含む、方法。
【請求項２４】
前記第1の受動デバイスが金属‐絶縁体‐金属(MIM)キャパシタを備え、前記第2の受動デバイスがインダクタを備える、請求項23に記載の方法。
【請求項２５】
前記第3の金属構造の第1の部分が前記第1の空洞内に形成され、前記第4の金属構造の第2の部分が前記第2の空洞内に形成される、請求項23に記載の方法。
【請求項２６】
前記第1の空洞および前記第2の空洞を作成した後、
フォトレジスト材料を前記第1の誘電体層上に堆積させるステップと、
第3の空洞および第4の空洞を前記フォトレジスト材料内に作成するステップとをさらに含み、前記第3の金属構造が前記第3の空洞内に形成され、前記第4の金属構造が前記第4の空洞内に形成される、請求項23に記載の方法。
【請求項２７】
前記フォトレジスト材料を堆積させる前に、シード材料を前記誘電体構造上および前記第2の金属構造上に堆積させるステップをさらに含み、前記第3の空洞を作成するステップが、前記誘電体構造上の前記シード材料の第1の部分を露出させ、前記第4の空洞を作成するステップが、前記第2の金属構造上の前記シード材料の第2の部分を露出させる、請求項26に記載の方法。
【請求項２８】
前記誘電体構造が前記第1の金属構造と前記第3の金属構造との間に配置され、前記第4の金属構造が前記第2の金属構造に結合される、請求項27に記載の方法。
【請求項２９】
前記第1の金属構造および前記第2の金属構造が、前記第1の受動デバイスと前記第2の受動デバイスとを含むデバイスの金属1(M1)層に対応し、前記第3の金属構造および前記第4の金属構造が、前記デバイスの金属2(M2)層に対応する、請求項27に記載の方法。
【請求項３０】
請求項9に記載の方法に従って形成される装置。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権の主張
本願は、本願の権利者が所有する2015年9月14日に出願された米国非仮特許出願第14/853,701号からの優先権を主張し、その内容は、その全体が参照により本明細書に明確に組み込まれる。
【０００２】
本開示は、一般に、パッシブオンガラス(POG)デバイスに関する。
【背景技術】
【０００３】
無線周波数(RF)フィルタは、パッシブオンガラス(POG)デバイス(たとえば、キャパシタおよび/またはインダクタ)などの一体型受動デバイス(IPD)を含み得る。従来のキャパシタは、IPD製作プロセスの一部として6マスクステップを有するプロセスを使用して形成され得る。IPD製作プロセスにおいて使用される各マスクは、プロセスサイクル時間、複雑さ、およびIPDを形成するためのコストを増加させる。
【発明の概要】
【課題を解決するための手段】
【０００４】
特定の態様では、デバイスは、ガラス基板とキャパシタとを含む。キャパシタは、第1の電極を含む第1の金属構造と、誘電体構造と、第2の電極を含むビア構造とを含む。第1の金属構造は、誘電体構造によってビア構造から分離される。
【０００５】
別の特定の態様では、方法は、受動デバイスの第1の金属構造を形成するステップと、第1の誘電体材料をガラス基板上に堆積させるステップとを含む。方法は、第1の誘電体層を形成するために第1の誘電体材料を平坦化するステップと、受動デバイスの誘電体構造の表面を露出させるために空洞を第1の誘電体層内に作成するステップとをさらに含む。誘電体構造は、第1の金属構造の上に配置される。方法はまた、受動デバイスの第2の金属構造を誘電体構造上に形成するステップを含む。
【０００６】
別の特定の態様では、方法は、第1の受動デバイスの第1の金属構造と第2の受動デバイスの第2の金属構造とを形成するステップを含む。方法は、第1の誘電体材料をガラス基板上に堆積させるステップをさらに含む。方法はまた、第1の誘電体層を形成するために第1の誘電体材料を平坦化するステップを含む。方法は、第1の受動デバイスの誘電体構造の第1の表面を露出させるために第1の誘電体層内に第1の空洞を、および第2の金属構造の第2の表面を露出させるために第2の空洞を作成するステップを含む。誘電体構造は、第1の金属構造上に配置される。方法はまた、第1の受動デバイスの第3の金属構造を誘電体構造の上に、および第2の受動デバイスの第4の金属構造を第2の金属構造の上に形成するステップを含む。
【０００７】
以下のセクション、すなわち図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む本願全体を検討した後、本開示の他の態様、利点、および特徴が明らかとなるであろう。
【図面の簡単な説明】
【０００８】
【図１】受動デバイスを有する電子デバイスの特定の例示的な態様のデバイス構造の断面図である。
【図２】図1の電子デバイスのキャパシタの特定の説明に役立つ例の断面図である。
【図３Ａ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図３Ｂ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図３Ｃ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図３Ｄ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図３Ｅ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図３Ｆ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図４Ａ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図４Ｂ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図４Ｃ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図４Ｄ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図４Ｅ】図1の電子デバイスを製作するプロセスフローの説明に役立つ例の図である。
【図５】図1の電子デバイスを形成する方法の特定の例示的な態様のフローチャートである。
【図６】図1の電子デバイスを形成する別の方法の特定の例示的な態様のフローチャートである。
【図７】図1の電子デバイスを形成する別の方法の特定の例示的な態様のフローチャートである。
【図８】図1の電子デバイスを含む電子デバイスのブロック図である。
【図９】図1の電子デバイスを含む電子デバイスを製造するための製造プロセスの特定の例示的な態様のデータフロー図である。
【発明を実施するための形態】
【０００９】
本開示の特定の態様が、図面を参照しながら以下で説明される。説明では、共通の特徴は、共通の参照番号によって指定される。
【００１０】
図1を参照すると、受動デバイス、たとえばパッシブオンガラス(POG)デバイスを含むデバイス100(たとえば、電子デバイス)の第1の特定の例示的な態様が示されている。図1に示すように、デバイス100は断面図として示される。デバイス100は、ガラス基板102を含み得る。受動デバイスは、ガラス基板102の上に、中に、またはそれを通って形成され得る。本明細書で使用する「上に」は、じかに接していることおよび/または上にあることを含み得る。受動デバイスは、一体化電子構成要素(たとえば、単なるワイヤではない)を含み得る。たとえば、受動デバイスは、金属‐絶縁体‐金属(MIM)キャパシタなどのキャパシタ104、インダクタ106、または両方を含み得る。キャパシタ104はインダクタ106に結合され得、デバイス100は無線周波数(RF)共振器またはフィルタとして動作するように構成され得る。デバイス100(たとえば、受動デバイス)は、複数の受動デバイスを含むウェハ(図示せず)内に含まれ得る。
【００１１】
デバイス100はキャパシタ104とインダクタ106とを含むように示されているが、他の実装形態では、デバイス100はキャパシタ104またはインダクタ106を含み得る。たとえば、いくつかの実装形態では、デバイス100はキャパシタ104を含み、インダクタ106を含まない場合がある。
【００１２】
デバイス100は、第1の誘電体層110(たとえば、第1の層間誘電体(ILD))と、第2の誘電体層112とを含み得る。第1の誘電体層110および/または第2の誘電体層112の誘電体材料は、ポリイミド(PI)、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)、アクリル、エポキシ、および/または他の材料を、説明に役立つ非限定的な例として含み得る。説明に役立つ非限定的な例として、第2の誘電体層112はPI層を含み得る。いくつかの実装形態では、第1の誘電体層110および第2の誘電体層112は、異なる材料を含み得る。他の実装形態では、第1の誘電体層110および第2の誘電体層112は、同じ材料を含み得る。
【００１３】
デバイス100は、M1層(たとえば、金属1層)とM2層(たとえば、金属2層)とを含み得る。M1層は、第1の金属構造120、124、126と関係付けられ得る。M2層は、第2の金属構造150、152、154、156、158と関係付けられ得る。金属構造は、金属アイランドまたは金属線を、説明に役立つ非限定的な例として含み得る。
【００１４】
キャパシタ104は、第1の金属構造120および第2の金属構造150などの金属構造を含み得る。いくつかの実装形態では、第2の金属構造150の第1の部分132は、デバイス100のV1(たとえば、ビア1層)などのビア構造に対応し得る。キャパシタ104は、誘電体構造140(たとえば、誘電体層)をさらに含む。キャパシタ104は、誘電体構造140などの絶縁体によって分離された第1の電極と第2の電極とを含み得る。下部電極などの第1の電極は、第1の金属構造120を含み得る、またはそれに対応し得る。上部電極などの第2の電極は、第2の金属構造150を含み得る、またはそれに対応し得る。たとえば第2の電極は、第2の金属構造150の第1の部分132に対応し得る。第1の部分132は第2の金属構造150の一部分であるように示されているが、他の実装形態では、第1の部分132は、第2の金属構造150とは別個のビア構造であり得る。
【００１５】
第1の金属構造120および第2の金属構造150の各々は、銅(Cu)、アルミニウム(Al)、および/またはアルミニウム銅(AlCu)などの導電性材料を、説明に役立つ非限定的な例として含み得る。いくつかの実装形態では、第1の金属構造120および第2の金属構造150は、異なる導電性材料を含み得る。他の実装形態では、第1の金属構造120および第2の金属構造150は、同じ導電性材料を含む。特定の実装形態では、第1の金属構造120および第2の金属構造150の導電性材料は銅(Cu)である。
【００１６】
誘電体構造140は、1つまたは複数の誘電体材料を含み得る。たとえば、誘電体構造140は、五酸化タンタル(Ta2O5)、窒化ケイ素(SiNx)、二酸化ケイ素(SiO2)、酸窒化ケイ素(SiOxNy)、および/または酸化アルミニウム(たとえば、AlOxおよび/またはAl2O3)を、説明に役立つ非限定的な例として含み得る。
【００１７】
いくつかの実装形態では、キャパシタ104は、1つまたは複数のシード層(図示せず)を含み得る。たとえば、第1のシード層は、ガラス基板102と第1の金属構造120との間に配置され得る。第1のシード層は、銅(Cu)、チタン(Ti)、タングステン(W)、またはそれらの組合せを、説明に役立つ非限定的な例として含み得る。いくつかの実装形態では、第1のシード層および第1の金属構造120は、同じ材料を含み得る。別の例として、第2のシード層は、図2を参照しながらさらに説明するように、誘電体構造140と第2の金属構造150との間に配置され得る。第2のシード層は、銅(Cu)、チタン(Ti)、タングステン(W)、またはそれらの組合せを、説明に役立つ非限定的な例として含み得る。
【００１８】
インダクタ106は、第1の金属構造124、126および第2の金属構造152、154、156などの金属構造を含み得る。インダクタ106の1つまたは複数の金属構造は、銅(Cu)などの導電性材料を、説明に役立つ非限定的な例として含み得る。第1の金属構造124、126はインダクタ106のアンダーパスを含み得、またはそれに対応し得、第2の金属構造152、154、156はインダクタ106の巻線を含み得る、またはそれに対応し得る。いくつかの実装形態では、インダクタ106は、スパイラルインダクタであり得る。
【００１９】
いくつかの実装形態では、第2の金属構造152の一部分134は、デバイス100のV1(たとえば、ビア1層)などのビア構造に対応し得る。一部分134は第2の金属構造152の一部分であるように示されているが、他の実装形態では、一部分134は、第2の金属構造152とは別個のビア構造であり得る。
【００２０】
いくつかの実装形態では、インダクタ106は、1つまたは複数のシード層(図示せず)を含み得る。たとえば、第1のシード層は、ガラス基板102と第1の金属構造124、126の各々との間に配置され得る。第1のシード層は、チタン(Ti)、銅(Cu)、タングステン(W)、またはそれらの組合せを、説明に役立つ非限定的な例として含み得る。いくつかの実装形態では、第1のシード層および第1の金属構造124、126は、同じ材料を含み得る。別の例として、第2のシード層は、第2の金属構造152、154、156の各々の下に配置され得る。たとえば、第2のシード層は、第2の金属構造152と第1の誘電体層110および/または第1の金属構造124との間に配置され得る。別の例として、第2のシード層は、第2の金属構造154、156の各々と第1の誘電体層110との間に配置され得る。第2のシード層は、銅(Cu)、チタン(Ti)、タングステン(W)、またはそれらの組合せを、説明に役立つ非限定的な例として含み得る。
【００２１】
キャパシタ104および/またはインダクタ106は、第2の金属構造158に結合され得る。第2の金属構造158は、入力端子または出力端子と関係付けられ得る。たとえば、第2の金属構造158の端部は、接続パッドとして構成されてもよく、および/または接続パッドに結合されてもよい。第2の金属構造158は、ウェハレベルチップスケールパッケージング(WLCSP)ボールなどのボール108(たとえば、はんだボール)に結合され得る。ボール108は、デバイス100をチップなど、別のデバイスまたは構造に結合するように構成され得る。デバイス100はボール108を含むように示されているが、他の実装形態では、デバイス100はボール108を含まなくてもよい。
【００２２】
デバイス100の動作中、1つまたは複数の充電(たとえば、信号/電力源からの交流(AC)電圧または直流(DC)電圧に応答して供給される充電)は、第2の金属構造158を介してデバイス100に加えられ得る。たとえば、充電は、フィルタ処理されるべき無線周波数(RF)信号と関係付けられ得る。充電は、キャパシタ104および/またはインダクタ106に加えられ得る。たとえば、キャパシタ104およびインダクタ106は、RFフィルタとして構成され得る。キャパシタ104および/またはインダクタ106は、デバイス100の金属構造(図示せず)を介して出力を供給し得る。
【００２３】
いくつかの実装形態では、第1の金属構造120、124、126のうちの1つまたは複数の第1の金属高さ(h1)、たとえばM1層高さは、3マイクロメートル(μm)以上であり得る。いくつかの実装形態では、第1の金属高さ(h1)は、5マイクロメートル(μm)以上であり得る。他の実装形態では、第1の金属高さ(h1)は、10マイクロメートル(μm)以上であり得る。3マイクロメートル以上の第1の金属高さ(h1)を有することによって、キャパシタ104の第1の金属構造120は、ガラス基板上に形成された3マイクロメートル未満の厚さであるアルミニウム-銅(AlCu)の下部電極を有するキャパシタと比較して低減された抵抗を有し得る。低減された抵抗を有することによって、キャパシタ104の性能は、3マイクロメートル未満の下部電極高さを有する従来のキャパシタと比較して改善され得る。加えて、第1の金属高さ(h1)および/または銅(Cu)である第1の金属構造は、第1の金属構造124、126がインダクタ106のアンダーパスとして使用されることを可能にし得る。
【００２４】
いくつかの実装形態では、第2の金属構造152の第2の金属高さ(h2)は、10マイクロメートル以上であり得る。いくつかの実装形態では、第2の金属高さ(h2)は、15マイクロメートル以上であり得る。いくつかの実装形態では、第2の金属高さ(h2)は、20マイクロメートル以上であり得る。他の実装形態では、第2の金属高さ(h2)は、30マイクロメートル以上であり得る。追加または代替として、第2の金属構造150〜158のうちの1つまたは複数の上部表面の、第1の誘電体層110の表面に対する第3の金属高さ(たとえば、M2層高さに対応する)第3の金属高さ(h3)は、10マイクロメートル以上であり得る。いくつかの実装形態では、第3の金属高さ(h3)は、15マイクロメートル以上であり得る。いくつかの実装形態では、第3の金属高さ(h3)は、20マイクロメートル以上であり得る。他の実装形態では、第3の金属高さ(h3)は、30マイクロメートル以上であり得る。第2の金属構造150〜158は、単一の誘電体層(たとえば、第2の誘電体層112)が第2の金属構造150〜158を絶縁するために堆積されるのを可能にし得る単一の構造(たとえば、一構造が他の上に積まれた多重構造ではない)として形成され得る。単一の誘電体層(たとえば、第2の誘電体層112)は、受動デバイスを製造する間のウェハの反りの影響を低減し得る。
【００２５】
デバイス100に含まれる1つまたは複数の受動デバイスは、従来の受動デバイスと比較して改善された性能を有し得る。たとえば、キャパシタ104は、従来のキャパシタより高いQ(たとえば、Qファクタ)を有し得る。例示のために、キャパシタ104は、第1の金属構造の厚さ(たとえば、高さ)によって低減された第1の金属構造120の抵抗に起因して、従来のキャパシタと比較してより高いQを有し得る。別の例として、従来のキャパシタは、上部電極として金属構造(たとえば、金属2(M2)層)を使用する場合がある。従来のキャパシタの性能は、金属構造(たとえば、金属2(M2)層)とビア構造(たとえば、M2層を、RDL構造などの金属3(M3)層構造に結合するビア2(V2)層)との間の接触面積によって制限される場合がある。キャパシタ104の第1の部分132を上部電極として使用することによって、第1の部分132(たとえば、ビア構造)は、従来のキャパシタのビア構造と比較してより大きい断面積(たとえば、直径)と低減された抵抗とを有することができ、それにより、従来のキャパシタと比較してより高いQのキャパシタ104がもたらされ得る。加えて、デバイス100は、本明細書でさらに説明するように、POGデバイスを形成する従来の方法と比較して低減されたマスクカウントを使用して形成されてよく、それにより、製造コストが低減され、製造のサイクルタイムが低減され得る。
【００２６】
図2を参照すると、受動デバイス、たとえばパッシブオンガラス(POG)デバイスを含むデバイス200(たとえば、電子デバイス)の説明に役立つ例が示されている。デバイス200は断面図として示される。たとえば、デバイス200は、ガラス基板102上に形成された金属‐絶縁体‐金属(MIM)キャパシタなどのキャパシタ104を含み得る。
【００２７】
キャパシタ104は、第1の金属構造120と、誘電体構造140と、シード層242と、第2の金属構造150とを含み得る。誘電体構造140は、第1の金属構造120と第2の金属構造150との間に配置され得る。シード層242は、誘電体構造140と第2の金属構造150との間に配置され得る。図2に示す配向では、第2の金属構造150の上部表面290は、第1の誘電体層110の、平坦化された表面などの表面(たとえば、表面292)の上にある。いくつかの実装形態では、第2の金属構造150は、第1の部分132と第2の部分288とを含み得る。第1の部分132はビア構造に対応し得、第2の部分288は再分配層(RDL)構造に対応し得る。第1の部分132(たとえば、ビア構造)および第2の部分288はともに、第2の金属構造150の一部として示されているが、他の実装形態では、第1の部分132および第2の部分288は別個の構造であり得る。特定の実装形態では、キャパシタ104は、第1の金属構造120と、誘電体構造140と、ビア構造(たとえば、第2の金属構造150の第1の部分132)とを含む。この実装形態では、キャパシタ104はシード層242を含み得る。
【００２８】
第1の金属構造120および第2の金属構造150(たとえば、第1の部分132および/または第2の部分288)の各々は、銅(Cu)などの導電性材料を、説明に役立つ非限定的な例として含み得る。誘電体構造140は、五酸化タンタル(Ta2O5)、窒化ケイ素(SiN)、二酸化ケイ素(SiO2)、酸窒化ケイ素(SiON)、酸化アルミニウム(Al2O5)、またはそれらの組合せを含み得る。シード層242は、誘電体構造140上に形成され得る。シード層242は、銅(Cu)、チタン(Ti)、タングステン(W)、またはそれらの組合せを、説明に役立つ非限定的な例として含み得る。シード層242は単一の層として示されているが、他の実装形態では、シード層242は複数の層を含み得る。たとえば、シード層242は、誘電体構造140上に形成された第1のシード層と、第1のシード層上に形成された第2のシード層とを含み得る。第2の金属構造150(たとえば、第1の部分132)は、第2のシード層上に形成され得る。いくつかの実装形態では、第1のシード層は、チタン(Ti)、銅(Cu)、タングステン(W)、またはチタンタングステン(TiW)を、説明に役立つ非限定的な例として含み得る。第2のシード層は銅(Cu)を、説明に役立つ非限定的な例として含み得る。
【００２９】
いくつかの実装形態では、第1の金属構造120は、デバイス200のM1層(たとえば、金属1層)に対応し得る。第2の金属構造150の第1の部分132(たとえば、ビア構造)は、デバイス200のV1層(たとえば、ビア1層)に対応し得る。第2の金属構造150の第2の部分288(たとえば、RDL構造)は、デバイス200のM2層(たとえば、金属2層)に対応し得る。第1の部分132(たとえば、ビア構造)は、シード層242上に形成され得る。第1の部分132(たとえば、V1層などのビア構造)は、第2の部分288(たとえば、M2層)に、結合され得、たとえば物理的に結合され得る。加えて、第1の部分132(たとえば、V1層などのビア構造)は、第1の金属構造120(たとえば、M1層)と第2の部分288(たとえば、M2層)との間に配置され得る。第1の部分132(たとえば、V1層などのビア構造)は、誘電体構造140によって第1の金属構造120(たとえば、M1層)から分離され得る。特定の実装形態では、キャパシタ104は、誘電体構造140と第2の金属構造150(たとえば、第1の部分132および第2の部分288)との間に配置されたシード層242など、単一のシード層を含む。
【００３０】
キャパシタ104は、誘電体構造140などの誘電体構造(D1)によって分離された第1の電極と第2の電極とを含み得る。たとえば、第1の金属構造120は第1の電極に対応し得、第1の部分132(たとえば、ビア構造)は第2の電極に対応し得る。いくつかの実装形態では、第2の電極は、第1の部分132およびシード層242を含み得る、またはそれらに対応し得る。
【００３１】
キャパシタ104は、従来の受動デバイスと比較して改善されたRF性能(たとえば、キャパシタのキャパシタQファクタ)を含み得る。加えて、キャパシタ104は、図3A〜図3F、図4A〜図4Eおよび図5を参照しながらさらに説明するように、従来のキャパシタと比較して低減されたマスクカウントを使用して形成され得る。したがって、キャパシタ104は、従来のキャパシタと比較して低減された製造サイクルタイプと低減されたコストとを有し得る。
【００３２】
図3A〜図3Fは、デバイスを製作するために使用され得る第1の製作プロセスのステージの例を示す。第1の製作プロセスのステージは、デバイスの形成の断面図として示される。デバイスは、図1のデバイス100または図2のデバイス200を含み得る。デバイスは、キャパシタまたはインダクタなどの受動デバイスを含み得る。キャパシタおよびインダクタはそれぞれ、図1のキャパシタ104またはインダクタ106を含み得る。
【００３３】
図3Aを参照すると、第1の製作プロセスの第1のステージが示されており、全般的に300と指定される。図3Aは、ガラス基板102と第1の金属構造120、124、126とを示す。第1の金属構造120、124、126は、第1のマスクを使用して形成され得る。たとえば、第1の金属構造120、124、126は、シード層(たとえば、チタン(Ti)層、銅(Cu)層、またはチタン(Ti)および銅(Cu)の組合せを含む層)をガラス基板102上に堆積させること、フォトレジスト(たとえば、ネガティブフォトレジスト)をシード層上にスピンコーティングすること、およびシード層の部分を露出させるために第1のマスクを使用してフォトレジスト内に空洞を作成することによって形成され得る。シード層は、原子層堆積(ALD)、化学気相堆積(CVD)、物理気相堆積(PVD)、スパッタリング、蒸着、またはそれらの組合せによって堆積され得る。シード層は、電気めっきプロセスなどのめっきプロセスを可能にするおよび/または強化するように構成され得る。銅(Cu)などの金属は空洞内に堆積され得る。たとえば、電気めっきプロセスは、金属を特定の厚さに堆積させるために使用され得る。金属が堆積された後、フォトレジストは除去されてよく、選択性エッチが、シード層の1つまたは複数の部分を除去するために実行され得る。フォトレジストおよびシード層のうちの1つまたは複数の部分を除去することで、第1の金属構造120、124、126が形成され、ガラス基板102の表面が露出され得る。第1の金属構造120、124、126は、金属とシード層とを含み得る。
【００３４】
図3Bを参照すると、第1の製作プロセスの第2のステージが示されており、全般的に310と指定される。図3Bにおいて、誘電体構造140は、第1の金属構造120上に形成されている。誘電体構造140は、五酸化タンタル(Ta2O5)、窒化ケイ素(SiNx)、二酸化ケイ素(SiO2)、酸窒化ケイ素(SixONy)、および/または酸化アルミニウム(たとえば、AlOxおよび/またはAl2O3)などの誘電体材料を、説明に役立つ非限定的な例として含み得る。たとえば、誘電体材料は、化学気相堆積(CVD)を使用して堆積され得る。いくつかの実装形態では、CVDは、プラズマ強化CVD(PECVD)を含み得る。別の例として、陽極酸化が、たとえば誘電体材料が五酸化タンタル(Ta2O5)を含むときに誘電体材料を成長させるために使用され得る。エッチングされるべき誘電体材料が誘電体構造140を形成することを可能にするために、第2のフォトレジストが塗布されて(第2のマスクを使用して)パターン化され得る。誘電体構造140は誘電体材料の単一の層であるとして示されているが、他の実装形態では、誘電体構造140は、1つまたは複数の誘電体材料の複数の層を含む場合がある。
【００３５】
図3Cを参照すると、第1の製作プロセスの第3のステージが示されており、全般的に320と指定される。図3Cにおいて、誘電体材料321(たとえば、第1の層間誘電体材料)は、ガラス基板、第1の金属構造120、124、126、および誘電体構造140の上に堆積されている。誘電体材料321は、ポリイミド(PI)、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)、アクリル、および/または他の材料を、説明に役立つ非限定的な例として含み得る。いくつかの実装形態では、誘電体材料321は堆積され、化学機械平坦化(CMP)プロセスを使用する平坦化などで平坦化され得る。他の実装形態では、誘電体材料321は、スピンコーティングを使用して堆積されてもよく、誘電体材料321の表面は、平坦および/または実質的に平坦であり得る。誘電体材料321は、図3Cを参照しながら説明するように、第1の誘電体層110と関係付けられ得る(たとえば、それを形成するためにパターン化され得る)。
【００３６】
図3Dを参照すると、第1の製作プロセスの第4のステージが示されており、全般的に330と指定される。図3Dは、1つまたは複数の空洞(V1)を誘電体材料321内に形成した後のデバイスを示す。たとえば、誘電体材料321をエッチングするために使用されるため、および1つまたは複数の空洞(V1)の形成に使用されるために、第3のフォトレジストが塗布され、(第3のマスクを使用して)パターン化され得る。1つまたは複数の空洞(V1)の形成で、第1の誘電体層110が形成され得る。1つまたは複数の空洞(V1)は、第1の空洞341と第2の空洞342とを含み得る。第1の空洞341の形成で、誘電体構造140の表面の一部分が露出され、第2の空洞342の形成で、第1の金属構造124の表面の一部分が露出され得る。第1の空洞341は、上部電極など、受動デバイス(たとえば、キャパシタ)の電極の表面積と関係付けられ得る(たとえば、表面積を確定し得る)。たとえば、第1の空洞341によって露出された誘電体構造140の表面積は、本明細書でさらに説明するように、誘電体構造140上に形成される電極の表面積(たとえば、容量性領域)に対応し得る。
【００３７】
図3Eを参照すると、第1の製作プロセスの第5のステージが示されており、全般的に340と指定される。図3Eは、第2の金属構造150〜158を形成した後のデバイスを示す。たとえば、第2の金属構造150〜158は、第4のフォトレジストを使用して形成されていてもよい。第2の金属構造150〜158を形成する前に、第4のフォトレジストが、第1の誘電体層110上に堆積され、第4のフォトレジスト内に1つまたは複数の空洞を形成するために(第4のマスクを使用して)パターン化され得る。電気めっきプロセスが、第2の金属構造150〜158を1つまたは複数の空洞内に形成するために実行され得る。第2の金属構造150〜158を形成した後、フォトレジストが除去され、図3Eに示すように第2の金属構造150〜158が残され得る。
【００３８】
図3Fを参照すると、第1の製作プロセスの第6のステージが示されており、全般的に350と指定される。図3Fにおいて、第2の誘電体層112が形成されており、第2の金属構造158の一部分を露出させる空洞(VP)が作成されている。たとえば、第5のフォトレジストが、第2の誘電体層112の材料に塗布され得る。第5のフォトレジストは、空洞(VP)を形成するためにエッチングが実行されることを可能にするために(第5のマスクを使用して)パターン化され得る。図1を参照すると、ボール108が、空洞(VP)内に形成され得る。図3Fのデバイスは、キャパシタ104とインダクタ106とを含む。
【００３９】
図4A〜図4Eは、デバイスを製作するために使用され得る第2の製作プロセスのステージの例を示す。第2の製作プロセスのステージは、デバイスの形成の断面図として示される。デバイスは、図1のデバイス100または図2のデバイス200を含み得る。デバイスは、キャパシタまたはインダクタなどの受動デバイスを含み得る。キャパシタおよびインダクタはそれぞれ、図1のキャパシタ104またはインダクタ106を含み得る。
【００４０】
図4Aを参照すると、第2の製作プロセスの第1のステージが示されており、全般的に400と指定される。図4Aは、第1の誘電体材料110を形成するために1つまたは複数の空洞(V1)を形成した後のデバイスを示す。1つまたは複数の空洞(V1)は、第1の空洞341と第2の空洞342とを含み得る。第1の空洞341の形成で、誘電体構造140の表面の一部分が露出され、第2の空洞342の形成で、第1の金属構造124の表面の一部分が露出され得る。第1のステージ400は、図3Dの第4のステージ330と同じであり得る。
【００４１】
図4Bを参照すると、第2の製作プロセスの第2のステージが示されており、全般的に410と指定される。図4Bにおいて、シード材料412は第1の誘電体層110、誘電体構造140および第1の金属構造124の上に形成されている。シード材料412は、銅(Cu)、チタン(Ti)、タングステン(W)、またはそれらの組合せを、説明に役立つ非限定的な例として含み得る。シード材料412は、チタン(Ti)の層などの単一の層として堆積され得る。代替として、シード材料412は、チタン(Ti)の層および銅(Gu)の層など、複数の層として堆積され得る。
【００４２】
図4Cを参照すると、第2の製作プロセスの第3のステージが示されており、全般的に430と指定される。図4Cにおいて、フォトレジスト432は第1の誘電体層110上に堆積されており、1つまたは複数の第2の空洞はフォトレジスト432内におよび/またはそこを通って作成されている。たとえば、フォトレジスト材料は堆積され、(マスクを使用して)選択的に露出されて、1つまたは複数の第2の空洞のパターンが形成されていてもよい。1つまたは複数の第2の空洞は、第3の空洞431と第4の空洞433とを含み得る。第3の空洞431の形成で、誘電体構造140上のシード材料412の一部分と第1の空洞341(V1)の一部分とが露出され得る。第4の空洞433の形成で、第1の金属構造124上のシード材料412の別の一部分と第2の空洞342(V1)の一部分とが露出され得る。
【００４３】
図4Dを参照すると、第2の製作プロセスの第4のステージが示されており、全般的に440と指定される。図4Dにおいて、第2の金属構造150〜158は、フォトレジスト432の1つまたは複数の第2の空洞内に形成されている。第2の金属構造150〜158は、銅(Cu)などの金属を含み得る。第2の金属構造150〜158を形成するために、電気めっきプロセスが、金属を特定の厚さに堆積させるために使用され得る。第2の金属構造150〜158は、シード材料412上に形成されている。
【００４４】
図4Eを参照すると、第2の製作プロセスの第5のステージが示されており、全般的に450と指定される。図4Eにおいて、フォトレジスト432は除去されており、選択性エッチが実行されて、シード材料412の1つまたは複数の部分が除去されている。シード材料412の1つまたは複数の部分を除去することで、シード層242、452、454、456、458が形成され得る。また、シード材料412の1つまたは複数の部分を除去することで、第1の誘電体層110の表面の一部分が露出され得る。フォトレジスト432およびシード材料412の1つまたは複数の部分を除去した後、図1の第2の誘電体層112に対応する第2の誘電体材料が堆積され得る。
【００４５】
図5を参照すると、デバイスを形成する方法の例示的な態様のプロセスフロー図が示されており、全般的に500と指定されている。デバイスは、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、または図4A〜図4Eに示すプロセスに従って形成されたデバイスを含み得る。デバイスは、キャパシタ(たとえば、図1のキャパシタ104)および/またはインダクタ(たとえば、図1のインダクタ106)などの受動デバイスを含み得る。
【００４６】
方法500は、502において、M1構造を形成するために第1のマスクを使用するステップを含み得る。たとえば、第1のパターン化されたフォトレジストは、図3Aの第1の金属構造120、124、126を形成することを可能にするために、第1のマスクを使用して形成され得る。たとえば、空洞のパターンをフォトレジスト内に形成するために第1のフォトレジストの選択的露出を可能にするために、第1のマスクが第1のフォトレジストに塗布され得る。金属が空洞内に堆積され(たとえば、電気めっき)され、第1のパターン化されたフォトレジストが除去されて第1の金属構造120、124、126が残され得る。
【００４７】
方法500は、504において、誘電体構造(D1)を形成するために第2のマスクを使用するステップをさらに含み得る。誘電体構造(D1)は、図1の誘電体構造140を含み得る、またはそれに対応し得る。たとえば、第2のパターン化されたフォトレジストは、第2のマスクを使用して形成されてよく、誘電体構造140と関係付けられた誘電体材料をエッチングすることを可能にし得る。たとえば、誘電体材料は、五酸化タンタル(Ta2O5)、窒化ケイ素(SiNx)、二酸化ケイ素(SiO2)、酸窒化ケイ素(SixONy)、および/または酸化アルミニウム(たとえば、AlOxおよび/またはAl2O3)を、説明に役立つ非限定的な例として含み得る。
【００４８】
方法500は、506において、V1空洞を形成するために第3のマスクを使用するステップを含み得る。たとえば、第3のフォトレジストが、図3Cの誘電体材料321上に堆積され得る。第3のフォトレジストは、第3のパターン化されたフォトレジストを形成するために(第3のマスクを使用して)パターン化され得る。エッチングプロセスは、第3のパターン化されたフォトレジストが形成された後で実行され得る。第3のパターン化されたフォトレジストは、図3Dおよび図4Aの第1の空洞341および/または第2の空洞342など、1つまたは複数の空洞(V1)を形成するためのエッチングプロセスを可能にし得る。
【００４９】
方法500は、508において、M2構造を形成するために第4のマスクを使用するステップを含み得る。図4Cを参照すると、第4のフォトレジストが、1つまたは複数の空洞(V1)が形成された後、第1の誘電体層110上に堆積され得る。たとえば、第4のフォトレジストが、図4B〜図4Dのシード材料412上に堆積され得る。第4のフォトレジストは、フォトレジスト432の中のおよび/またはそれを通る1つまたは複数の空洞と関係付けられた第4のパターン化されたフォトレジストを形成するために(第4のマスクを使用して)パターン化され得る。1つまたは複数の空洞は、少なくとも第1の金属構造120、124の上にシード材料412の部分を露出させ得る。M2構造は、1つまたは複数の空洞のうちの特定の空洞内に形成され得る。M2構造は、図3E、図3F、図4D、図4Eの第2の金属構造150〜158のうちの1つを含み得る。
【００５０】
方法500は、510において、VP空洞を第2の誘電体材料内に形成するために第5のマスクを使用するステップを含み得る。VP空洞は、M2構造などの金属構造の一部分を露出し得る。代替として、VP空洞は、M2層に対応する別の構造の一部分を露出し得る。図3Fを参照すると、第5のフォトレジストは、第2の誘電体層112と関係付けられた誘電体材料上に形成され得る。第5のフォトレジストは第5のマスクを使用してパターン化されてよく、エッチングプロセスは第5のパターン化されたフォトレジストを使用して実行され得る。VP空洞は、第2の金属構造150〜158のうちの1つの一部分を露出させるために第2の誘電体層112を通るパッシベーション層空洞(VP)を含み得る。
【００５１】
方法600は、従来の受動デバイスと比較して改善されたRF性能(たとえば、キャパシタのキャパシタQファクタ)を含む受動デバイスを形成するために使用され得る。加えて、方法500は、受動デバイスを形成する従来の方法と比較して低減されたマスクカウントを有してよく、それにより、製造コストが低減され、製造のサイクルタイムが低減され得る。たとえば、従来の方法は、受動デバイスの追加の金属構造を形成するために追加のマスクを使用する場合がある。例示のために、従来の方法は6つ以上のマスクを使用し得る一方で、方法500は5つのマスクを使用する。
【００５２】
図6を参照すると、デバイスを形成する方法の例示的な態様のプロセスフロー図が示されており、全般的に600と指定されている。パッシブオンガラス(POG)デバイスなどのデバイスは、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、または図4A〜図4Eに示すプロセスに従って形成されたデバイスを含み得る。
【００５３】
方法600は、602において、受動デバイスの第1の金属構造を形成することを使用するステップを含み得る。たとえば、第1の金属構造は、図1の第1の金属構造120を含み得る、またはそれに対応し得る。第1の金属構造は、図1のガラス基板102などのガラス基板の表面上に形成される。受動デバイスは、金属‐絶縁体‐金属(MIM)キャパシタなどのキャパシタ(たとえば、図1のキャパシタ104)を含み得る。
【００５４】
方法600は、604において、第1の誘電体材料をガラス基板上に堆積させるステップをさらに含み得る。第1の誘電体材料は、図3Cの誘電体材料321を含み得る、またはそれに対応し得る。第1の誘電体材料は、図1の第1の誘電体層110と関係付けられ得る。
【００５５】
方法600は、606において、第1の誘電体層を形成するために第1の誘電体材料を平坦化するステップを含み得る。第1の誘電体層は、図1の第1の誘電体層110を含み得る、またはそれに対応し得る。図3Cを参照すると、誘電体材料321が堆積されて平坦化され得る。第1の誘電体層を形成するために第1の誘電体材料を平坦化することは、金属構造を第1の誘電体材料上に形成する前に実行され得る。
【００５６】
方法600は、608において、受動デバイスの誘電体構造の表面を露出させるために空洞を第1の誘電体層内に生成するステップを含んでよく、誘電体構造は第1の金属構造上に配置される。空洞は、第1の空洞341など、図3Dの1つまたは複数の空洞(V1)を含み得る、またはそれらに対応し得る。誘電体構造は、図1の誘電体構造140を含み得る、またはそれに対応し得る。
【００５７】
方法600は、610において、受動デバイスの第2の金属構造を誘電体構造上に形成するステップを含み得る。たとえば、第2の金属構造は、図1の第2の金属構造150を含み得る、またはそれに対応し得る。第2の金属構造の上部表面(たとえば、上部表面290)は、第1の誘電体層の平坦化された表面(たとえば、表面292)の上にあり得る。いくつかの実装形態では、方法600は、第1の誘電体材料を堆積させる前に、誘電体構造を第1の金属構造上に形成するステップを含み得る。
【００５８】
空洞を作成した後、方法600は、シード材料を誘電体構造上に堆積させるステップを含み得る。たとえば、シード材料は、誘電体構造の少なくとも一部分において堆積され得る。追加または代替として、シード材料は、第1の誘電体層上に堆積され得る。シード材料は、図4Bのシード材料412を含み得る、またはそれに対応し得る。図4Cのフォトレジスト432の材料などのフォトレジスト材料は、シード材料上に堆積されてよく、第2の空洞が、シード材料の表面を露出させるためにフォトレジスト材料内に生成され得る。第2の空洞は、図4Cの第3の空洞431を含み得る、またはそれに対応し得る。第2の金属構造は、第2の空洞内に形成され得る。たとえば、第2の金属構造は、シード材料上に形成され得る。
【００５９】
第2の金属構造を形成した後、方法600は、第2の金属構造と誘電体構造との間にシード層を形成するためにシード材料をエッチングするステップを含み得る。シード層は、図2または図4Eのシード層242を含み得る、またはそれに対応し得る。いくつかの実装形態では、受動デバイス(たとえば、キャパシタ)は、第2の金属構造と誘電体構造との間に配置された単一のシード層を含み得る。
【００６０】
いくつかの実装形態では、第2の金属構造の一部分(たとえば、第1の部分132)が、空洞内に形成され得る。第1の金属構造はキャパシタの第1のプレートに対応し、上記の部分はキャパシタの第2のプレートに対応し得る。追加または代替として、第1の金属構造は、受動デバイスを含むデバイスのM1層に対応し得る。第2の金属構造の一部分は、デバイスのV1層に対応し、第2の金属構造の第2の部分(たとえば、第2の部分288)はデバイスのM2層に対応し得る。
【００６１】
方法600は、従来の受動デバイスと比較して改善されたRF性能(たとえば、キャパシタのキャパシタQファクタ)を含む受動デバイスを形成するために使用され得る。加えて、方法600は、受動デバイスを形成する従来の方法と比較して低減されたマスクカウントを使用してよく、それにより、製造コストが低減され、製造のサイクルタイムが低減され得る。たとえば、従来の方法は、受動デバイスの追加の金属構造を形成するために追加のマスクを使用する場合がある。例示のために、従来の方法は7つ以上のマスクを使用する一方で、方法600は6つ未満のマスクを使用する。
【００６２】
図7を参照すると、デバイスを形成する方法700の例示的な態様の流れ図が示されている。デバイスは、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、または図4A〜図4Eに示すプロセスに従って形成されたデバイスを含み得る。
【００６３】
方法700は、702において、第1の受動デバイスの第1の金属構造と第2の受動デバイスの第2の金属構造とを形成するステップを含み得る。第1の受動デバイスおよび第2の受動デバイスは、それぞれ、図1のキャパシタ104およびインダクタ106を含み得る、またはそれらに対応し得る。たとえば、第1の金属構造は、図1の第1の金属構造120を含み得、またはそれに対応し得、第2の金属構造は、図1の第1の金属構造124、126を含み得る、またはそれらに対応し得る。いくつかの実装形態では、キャパシタは、金属‐絶縁体‐金属(MIM)キャパシタであり得る。
【００６４】
方法700は、704において、第1の誘電体材料をガラス基板上に堆積させるステップをさらに含み得る。第1の誘電体材料は、図3Cの誘電体材料321を含み得る、またはそれに対応し得る。第1の誘電体材料は、図1の第1の誘電体層110と関係付けられ得る。ガラス基板は、図1のガラス基板102を含み得る、またはそれに対応し得る。
【００６５】
方法700は、706において、第1の誘電体層を形成するために第1の誘電体材料を平坦化するステップをさらに含み得る。第1の誘電体層は、図1の第1の誘電体層110を含み得る、またはそれに対応し得る。図3Cを参照すると、誘電体材料321が堆積されて平坦化され得る。第1の誘電体層を形成するために第1の誘電体材料を平坦化することは、1つまたは複数の金属構造を第1の誘電体材料および/または第2の金属構造の上に形成する前に実行され得る。
【００６６】
方法700は、708において、第1の受動デバイスの誘電体構造の第1の表面を露出させるために第1の誘電体層内に第1の空洞を、および第2の金属構造の第2の表面を露出させるために第2の空洞を作成するステップをさらに含むことができ、誘電体構造は第1の金属構造上に配置される。第1の空洞および第2の空洞は、それぞれ、図3Dの第1の空洞341および第2の空洞342を含み得る、またはそれらに対応し得る。誘電体構造は、図1の誘電体構造140を含み得る、またはそれに対応し得る。
【００６７】
方法700は、第1の受動デバイスの第3の金属構造を誘電体構造上に、および第2の受動デバイスの第4の金属構造を第2の金属構造上に形成するステップを含み得る。誘電体構造は第1の金属構造と第3の金属構造との間に配置され、第4の金属構造は第2の金属構造に結合され得る。たとえば、第3の金属構造は第2の金属構造150を含み得、またはそれに対応し得、第4の金属構造は図1の第2の金属構造152を含み得る、またはそれに対応し得る。いくつかの実装形態では、第3の金属構造の第1の部分(たとえば、第1の部分132)は第1の空洞内に形成され、第4の金属構造の第2の部分(たとえば、部分134)は第2の空洞内に形成される。
【００６８】
いくつかの実装形態では、第1の空洞と第2の空洞とを作成した後、方法700は、フォトレジスト材料を第1の誘電体層上に堆積させるステップを含み得る。フォトレジスト材料は、図4Cのフォトレジスト432を含み得る、またはそれに対応し得る。いくつかの実装形態では、フォトレジスト材料を堆積させる前に、シード材料(たとえば、図4Bのシード材料412)が、誘電体構造上および第2の金属構造上に堆積され得る。第3の空洞および第4の空洞が、フォトレジスト材料内に作成され得る。第3の空洞および第4の空洞は、それぞれ、図4Cの第3の空洞431および第4の空洞433を含み得る、またはそれらに対応し得る。第3の空洞を作成することで、誘電体構造上のシード材料の第1の部分が露出され、第4の空洞を作成することで、第2の金属構造上のシード材料の第2の部分が露出され得る。(第1の受動デバイスの)第3の金属構造が第3の空洞内に形成され、(第2の受動デバイスの)第4の金属構造が第4の空洞内に形成され得る。
【００６９】
いくつかの実装形態では、第1の金属構造および第2の金属構造は、第1の受動デバイスと第2の受動デバイスとを含むデバイスのM1層に対応し得る。第3の金属構造および第4の金属構造は、デバイスのM2層に対応し得る。
【００７０】
特定の実装形態では、第2の受動デバイス(たとえば、インダクタ)は、第2の金属構造を含む。第2の金属構造は、インダクタのアンダーパスを含み得る、またはそれに対応し得る。インダクタは、第4の金属構造をさらに含み得る。いくつかの実装形態では、第4の金属構造は、ビア構造(たとえば、部分134)と金属構造部分とを含み得る。ビア構造(たとえば、部分134)は第2の金属構造に結合され、金属構造部分はインダクタの巻線の少なくとも一部分を含み得る、またはそれに対応し得る。ビア構造(たとえば、部分134)は、第2の金属構造と金属構造部分との間に配置され得る。いくつかの実装形態では、第2の金属構造はデバイスのM1層に対応し、ビア構造(たとえば、部分134)はデバイスのV1層に対応し、金属構造部分はデバイスのM2層に対応し得る。
【００７１】
いくつかの実装形態では、方法700はまた、第2の空洞を形成する前に、第2の誘電体構造を第2の金属構造上に形成するステップを含み得る。第1の受動デバイスは第1の金属‐絶縁体‐金属(MIM)キャパシタを含み、第2の受動デバイスは第2のMIMキャパシタを含み得る。
【００７２】
方法700は、従来の受動デバイスと比較して改善されたRF性能(たとえば、キャパシタのキャパシタQファクタ)を含む受動デバイスを形成するために使用され得る。加えて、方法700は、受動デバイスを形成する従来の方法と比較して低減されたマスクカウントを使用して受動デバイスを形成することができ、それにより、製造コストが低減され、製造のサイクルタイムが低減され得る。
【００７３】
図3A〜図3Fに示すプロセス、図4A〜図4Eに示すプロセス、図5の方法500、図6の方法600、および/または図7の方法700は、中央処理ユニット(CPU)、コントローラ、フィールドプログラマブルゲートアレイ(FPGA)デバイス、特定用途向け集積回路(ASIC)、別のハードウェアデバイス、ファームウェアデバイス、またはそれらの任意の組合せなどの処理ユニットによって制御され得る。一例として、図3A〜図3Fに示すプロセス、図4A〜図4Eに示すプロセス、図5の方法500、図6の方法600、および/または図7の方法700は、製作機器を制御するための命令を実行する1つまたは複数のプロセッサによって実行され得る。例示のために、図3A〜図3Fに示すプロセス、図4A〜図4Eに示すプロセス、図5〜図7の方法のうちの1つの一部分は、図3A〜図3Fに示すプロセス、図4A〜図4Eに示すプロセス、図5〜図7の方法のうちの1つの第2の部分と組み合わされ得る。加えて、図3A〜図3Fに示すプロセス、図4A〜図4Eに示すプロセス、図5〜図7の方法のうちの1つを参照しながら記述される1つまたは複数のステップは、任意選択であってよく、少なくとも部分的に同時に実行されてよく、かつ/または、示された順序または説明された順序とは異なる順序で実行されてもよい。
【００７４】
図8を参照すると、ワイヤレス通信デバイスなど、電子デバイス800の特定の例示的な態様のブロック図が示されている。デバイス800は、メモリ832に結合された、デジタル信号プロセッサ(DSP)などのプロセッサ810を含む。メモリ832は、コンピュータ可読命令またはプロセッサ可読命令などの命令868(たとえば、実行可能命令)を含む。命令868は、プロセッサ810などのコンピュータによって実行可能な1つまたは複数の命令を含み得る。
【００７５】
図8は、さらに、プロセッサ810とディスプレイ828とに結合されるディスプレイコントローラ826を示す。コーダ/デコーダ(CODEC)834が、さらに、プロセッサ810に結合され得る。スピーカ836およびマイクロフォン838をCODEC834に結合することができる。
【００７６】
図8はまた、ワイヤレスインターフェース840がプロセッサ810とアンテナ842とに結合され得ることを示す。ワイヤレスインターフェース840またはその構成要素は、図1の装置100を含み得る。例示のために、ワイヤレスインターフェース840は、ワイヤレスインターフェース840の構成要素が、図1のキャパシタ104など、装置100に含まれる1つまたは複数の構造に電気的に接続され得るように構成され得る。
【００７７】
いくつかの実装形態では、デバイス864、プロセッサ810、ディスプレイコントローラ826、メモリ832、CODEC834、およびワイヤレスインターフェース840は、システムインパッケージデバイスまたはシステムオンチップデバイス822内に含まれる。いくつかの実装形態では、入力デバイス830および電源844は、システムオンチップデバイス822に結合される。さらに、特定の態様では、図8に示されるように、ディスプレイ828、入力デバイス830、スピーカ836、マイクロフォン838、アンテナ842、および電源844は、システムオンチップデバイス822の外部にある。しかしながら、ディスプレイ828、入力デバイス830、スピーカ836、マイクロフォン838、アンテナ842、および電源844の各々は、インターフェースまたはコントローラなどのシステムオンチップデバイス822の構成要素に結合され得る。デバイス864はワイヤレスインターフェース840(たとえば、ワイヤレスコントローラ)内に含まれるように示されるが、他の実装形態では、デバイス864は、デバイス800の別の構成要素またはデバイス800に結合された構成要素内に含まれ得る。たとえば、デバイス864は、プロセッサ810、メモリ832、電源844、入力デバイス830、ディスプレイ828、ディスプレイコントローラ826、CODEC834、スピーカ836、またはマイクロフォン838内に含まれ得る。
【００７８】
図1〜図8の説明された実施形態のうちの1つまたは複数とともに、回路に対する支持を提供するための手段を含み得る装置が開示される。提供するための手段は、図1のガラス基板102、支持を提供するように構成された1つまたは複数の他の構造、あるいはそれらの任意の組合せを含み得る、またはそれらに対応し得る。
【００７９】
装置はまた、第1の電荷を格納するための第1の手段を含み得る。第1の電荷を格納するための第1の手段は、デバイスの金属1層と関係付けられ得る。格納するための第1の手段は、図1の第1の金属構造120、第1の電荷を格納するように構成された1つまたは複数の他の構造、あるいはそれらの任意の組合せを含み得る、またはそれらに対応し得る。
【００８０】
装置はまた、第2の電荷を格納するための第2の手段を含み得る。第2の電荷を格納するための第1の手段は、デバイスのビア1層と関係付けられ得る。格納するための第2の手段は、図1の第2の金属構造150、第1の部分132、図2のシード層242、第2の電荷を格納するように構成された1つまたは複数の他の構造、あるいはそれらの任意の組合せを含み得る、またはそれらに対応し得る。
【００８１】
装置はまた、記憶するための第1の手段と記憶するための第2の手段とを電気的に絶縁するための手段を含み得る。電気的に絶縁するための手段は、図1の誘電体構造140、格納するための第1の手段と格納するための第2の手段とを電気的に絶縁するように構成された1つまたは複数の他の構造、あるいはそれらの任意の組合せを含み得る、またはそれらに対応し得る。
【００８２】
開示した態様の1つまたは複数が、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイルフォン、セルラーフォン、衛星電話、コンピュータ、タブレット、ポータブルコンピュータ、ディスプレイデバイス、メディアプレーヤ、またはデスクトップコンピュータを含み得る、電子デバイス800のようなシステムまたは装置において実装され得る。代替または追加として、電子デバイス800は、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、衛星、車両、プロセッサを含むかまたはデータもしくはコンピュータ命令を記憶するかもしくは取り出す任意の他のデバイス、あるいはこれらの組合せを含み得る。別の説明に役立つ非限定的な例として、システムまたは装置は、ハンドヘルドパーソナル通信システム(PCS)ユニットなどの遠隔ユニット、全地球測位システム(GPS)対応デバイスなどのポータブルデータユニット、メータ読取り機器、または、プロセッサを含むかまたはデータもしくはコンピュータ命令を記憶するかもしくは取り出す任意の他のデバイス、あるいはこれらの任意の組合せを含み得る。
【００８３】
上記で開示されたデバイスおよび機能は、コンピュータ可読媒体上に記憶されたコンピュータファイル(たとえば、RTL、GDSII、GERBERなど)に設計および構成される場合がある。そのようなファイルの一部または全部が、そのようなファイルに基づいてデバイスを製造する製造者に提供されてもよい。結果として得られる製品はウェハを含み、ウェハは、その後、ダイに切断され、チップにパッケージされる。チップは、その後、先に説明されたデバイスにおいて利用される。図9は、電子デバイス製造プロセス900の特定の例示的な態様を示す。
【００８４】
物理デバイス情報902は、研究用コンピュータ906などにおいて、製造プロセス900において受信される。物理的なデバイス情報902は、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せの少なくとも1つの物理特性を表す設計情報を含み得る。たとえば、物理デバイス情報902は、研究用コンピュータ906に結合されたユーザインターフェース904を介して入力される、物理パラメータ、材料特性、および構造情報を含む場合がある。調査コンピュータ906は、メモリ910などのコンピュータ可読媒体(たとえば、非一時的コンピュータ可読媒体)に結合された1つまたは複数の処理コアなどのプロセッサ908を含む。メモリ910は、プロセッサ908に、物理的デバイス情報902をファイルフォーマットに準拠するように変換させ、ライブラリファイル912を生成させるように実行可能であるコンピュータ可読命令を記憶し得る。
【００８５】
いくつかの実装形態では、ライブラリファイル912は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル912は、電子設計自動化(EDA)ツール920とともに使用するために提供される、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを含むデバイスを含むデバイスのライブラリを含み得る。
【００８６】
ライブラリファイル912は、メモリ918に結合される、1つまたは複数の処理コアなどのプロセッサ916を含む設計コンピュータ914において、EDAツール920とともに使用される場合がある。EDAツール920は、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを含む回路を、設計コンピュータ914のユーザが設計することを可能にするために、メモリ918においてプロセッサ実行可能命令として記憶され得る。たとえば、設計コンピュータ914のユーザが、設計コンピュータ914に結合されたユーザインターフェース924を介して回路設計情報922を入力する場合がある。
【００８７】
回路設計情報922は、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せのうちの1つの構成要素の少なくとも1つの物理特性を表す設計情報を含み得る。例示のために、回路設計特性は、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せのうちの複数の構成要素の物理特性を表す、特定の回路の識別情報および回路設計における他の要素に対する関係、位置決め情報、最小加工寸法(feature size)情報、相互接続情報、または他の情報を含み得る。
【００８８】
設計コンピュータ914は、回路設計情報922を含む設計情報を、ファイルフォーマットに適合するように変換するように構成され得る。例示すると、ファイルフォーマットは、平面の幾何学的形状、テキストラベル、およびグラフィックデータシステム(GDSII)ファイルフォーマットなどの階層的なフォーマットでの回路レイアウトについての他の情報を表す、データベースのバイナリファイルフォーマットを含み得る。設計コンピュータ914は、他の回路または情報に加えて、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを記述する情報を含むGDSIIファイル926などの変換された設計情報を含むデータファイルを生成するように構成され得る。例示のために、データファイルは、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを含むシステムオンチップ(SOC)、ならびに同じくSOC内に追加の電子回路および構成要素を含むSOCに対応する情報を含み得る。
【００８９】
GDSIIファイル926は、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを、GDSIIファイル926における変換された情報に従って製造するために製作プロセス928において受信され得る。たとえば、デバイス製造プロセスは、マスク製造業者930にGDSIIファイル926を提供して、代表的マスク932として示される、フォトリソグラフィ処理とともに使用されるマスクなどの1つまたは複数のマスクを作成することを含み得る。マスク932は、試験されて代表的なダイ936などのダイに分離され得る1つまたは複数のウェハ933を生成するために製作プロセスの間に使用してもよい。ダイ936は、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを含むデバイスを含む回路を含む。
【００９０】
たとえば、製作プロセス928は、製作プロセス928を開始および/または制御するためにプロセッサ934およびメモリ935を含み得る。メモリ935は、コンピュータ可読命令やプロセッサ可読命令などの実行可能命令を含み得る。実行可能命令は、プロセッサ934などのコンピュータによって実行可能である1つまたは複数の命令を含み得る。
【００９１】
製作プロセス928は、完全に自動化される、または部分的に自動化される製作システムによって実施され得る。たとえば、製作プロセス928は、スケジュールに従って自動化され得る。製作システムは、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せなどのデバイスを形成するための1つまたは複数の動作を実行するための製作機器(たとえば、処理ツール)を含み得る。たとえば、製作機器は、説明に役立つ非限定的な例として、1つもしくは複数の材料を堆積させること、1つもしくは複数の材料をエッチングすること、1つもしくは複数の誘電体材料をエッチングすること、化学機械平坦化プロセスを実行すること、熱的焼鈍を実行すること、導電材料を堆積させること、化学気相堆積(CVD)プロセスを実行することなど、またはそれらの組合せを行うように構成され得る。
【００９２】
製作システム(たとえば、製作プロセス928を実施する自動システム)は分散アーキテクチャ(たとえば、階層)を有し得る。たとえば、製作システムは、プロセッサ934などの1つまたは複数のプロセッサ、メモリ935などの1つまたは複数のメモリ、および/または分散アーキテクチャに従って分散されるコントローラを含み得る。分散アーキテクチャは、1つまたは複数の低レベルシステムの動作を制御または開始する高レベルプロセッサを含み得る。たとえば、製作プロセス928の高レベル部分が、プロセッサ934などの1つまたは複数のプロセッサを含み得、低レベルシステムがそれぞれ、1つまたは複数の対応するコントローラを含み得、またはそれによって制御され得る。特定の低レベルシステムの特定のコントローラは、特定の高レベルシステムから1つまたは複数の命令(たとえば、コマンド)を受信することができ、サブコマンドを下位のモジュールまたはプロセスツールに出すことができ、特定の高レベルに状態データを通信し戻すことができる。1つまたは複数の低レベルシステムの各々は、製作機器の1つまたは複数の対応する部分(たとえば、処理ツール)と関連付けられ得る。いくつかの実装形態では、製作システムは、製作システム内に分散された複数のプロセッサを含み得る。たとえば、低レベルシステム構成要素のコントローラは、プロセッサ934のようなプロセッサを含み得る。
【００９３】
代替的には、プロセッサ934は、製作システムの高レベルシステム、サブシステムまたは構成要素の一部とすることができる。別の実装形態では、プロセッサ934は、製作システムの様々なレベルおよび構成要素における分散処理を含む。
【００９４】
したがって、プロセッサ934は、プロセッサ934によって実行されたとき、図1のデバイス100の形成をプロセッサ934に開始または制御させるプロセッサ実行可能命令を含み得る。たとえば、メモリ935内に含まれる実行可能命令は、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せの形成をプロセッサ934が開始することを可能にし得る。いくつかの実装形態では、メモリ935は、図3A〜図3Fに示すプロセスの少なくとも一部分によるデバイス、図4A〜図4Eに示すプロセスの少なくとも一部分によるデバイス、図5の方法500、図6の方法600および/または図7の方法700のうちの少なくとも一部分に従って形成されたデバイス、またはそれらの任意の組合せの形成をプロセッサ934に開始させるためにプロセッサ934によって実行可能であるコンピュータ実行可能命令を記憶する非一時的コンピュータ可読媒体である。たとえば、コンピュータ実行可能命令は、図1のデバイス100の形成をプロセッサ934に開始または制御させるように実行可能であり得る。
【００９５】
説明に役立つ例として、プロセッサ934は、受動デバイスの第1の金属構造を形成することを開始または制御し得る。プロセッサ934は、さらに、第1の誘電体材料をガラス基板上に堆積させることを開始または制御し得る。プロセッサ934は、さらに、第1の金属構造の一部分を露出させるために第1の誘電体材料を平坦化することを開始または制御し得る。プロセッサ934はまた、受動デバイスの誘電体構造の表面を露出させるために空洞を第1の誘電体層内に作成することを開始または制御し得る。誘電体構造は、第1の金属構造上に配置され得る。
【００９６】
ダイ936は、パッケージングプロセス938に与えられる場合があり、そのプロセスにおいて、ダイ936は典型的なパッケージ940に組み込まれる。たとえばパッケージ940は、システムインパッケージ(SiP)構成などの単一のダイ936または複数のダイを含む場合がある。たとえば、パッケージ940は、図8のシステムインパッケージまたはシステムオンチップデバイス822を含み得る、またはそれに対応し得る。パッケージ940は、Joint Electron Device Engineering Council(JEDEC)規格などの1つまたは複数の規格または仕様に準拠するように構成される場合がある。
【００９７】
パッケージ940に関する情報が、コンピュータ946に記憶されるコンポーネントライブラリなどを介して、種々の製品設計者に配布される場合がある。コンピュータ946は、メモリ950に結合される、1つまたは複数の処理コアのようなプロセッサ948を含む場合がある。プリント回路基板(PCB)ツールが、ユーザインターフェース944を介してコンピュータ946のユーザから受信されたPCB設計情報942を処理するために、プロセッサ実行可能命令としてメモリ950に記憶される場合がある。PCB設計情報942は、回路基板上のパッケージ化デバイスの物理的位置決め情報を含んでもよく、パッケージ化デバイスは、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを含む。
【００９８】
コンピュータ946は、PCB設計情報942を変換して、回路基板上のパッケージ化デバイスの物理的位置決め情報とともに、トレース(たとえば、金属線)およびビア(たとえば、ビア構造)などの電気接続のレイアウトを含むデータを有する、GERBERファイル952などのデータファイルを生成するように構成されてよく、ここでパッケージ化デバイスは、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを含むパッケージ940に対応する。他の実装形態では、変換されたPCB設計情報によって生成されたデータファイルは、GERBERフォーマット以外のフォーマットを有し得る。
【００９９】
GERBERファイル952は、基板組立プロセス954において受信されてよく、GERBERファイル952内に記憶されている設計情報に従って製造される代表的なPCB956などのPCBを作成するために使用されてよい。たとえばGERBERファイル952は、PCB製造プロセスの種々のステップを実行するために、1つまたは複数の機械にアップロードされる場合がある。PCB956は、典型的なプリント回路アセンブリ(PCA)958を形成するために、パッケージ940を含む電子部品を実装される場合がある。
【０１００】
PCA958は、製品製造プロセス960において受信され、第1の代表的な電子デバイス962および第2の代表的な電子デバイス964などの1つまたは複数の電子デバイスに組み込まれ得る。たとえば、第1の代表的な電子デバイス962、第2の代表的な電子デバイス964、または両方が、図8のデバイス800を含み得る、またはそれらに対応し得る。説明に役立つ非限定的な例として、第1の代表的な電子デバイス962、第2の代表的な電子デバイス964、または両方は、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイルフォン、セルラーフォン、衛星フォン、コンピュータ、タブレット、ポータブルコンピュータ、またはデスクトップコンピュータを含んでよく、それらの中に、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはこれらの組合せが統合される。
【０１０１】
代替または追加として、第1の代表的な電子デバイス962、第2の代表的な電子デバイス964、または両方が、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、プロセッサを含むかまたはデータもしくはコンピュータ命令を記憶するか取り出す任意の他のデバイス、あるいはそれらの組合せを含んでよく、それらの中に、図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せが統合される。別の説明に役立つ非限定的な例として、電子デバイス962および964の1つまたは複数は、モバイルフォン、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末のようなポータブルデータユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、メータ検針機器のような固定位置データユニット、プロセッサを含むかまたはデータもしくはコンピュータ命令を記憶もしくは検索する任意の他のデバイス、あるいはこれらの任意の組合せなどの遠隔ユニットを含み得る。図9は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの例示されるユニットに限定されない。本開示の態様は、メモリおよびオンチップ回路を含む能動集積回路を含む任意のデバイスにおいて適切に利用することができる。
【０１０２】
図1のデバイス100、図2のデバイス200、図3A〜図3Fに示すプロセスに従って形成されたデバイス、図4A〜図4Eに示すプロセスに従って形成されたデバイス、図5の方法500、図6の方法600および/または図7の方法700に従って形成されたデバイス、あるいはそれらの組合せを含むデバイスが、例示的なプロセス900において説明するように製作され、処理されて、電子デバイスに組み込まれ得る。図1〜図9に関して開示される1つまたは複数の態様は、ライブラリファイル912、GDSIIファイル926(たとえば、GDSIIフォーマットを有するファイル)、およびGERBERファイル952(たとえば、GERBERフォーマットを有するファイル)の中など、様々な処理段階において含まれてよく、ならびに、研究用コンピュータ906のメモリ910、設計コンピュータ914のメモリ918、コンピュータ946のメモリ950、基板組立プロセス954におけるような様々なステージにおいて使用される1つまたは複数の他のコンピュータまたはプロセッサ(図示せず)のメモリに記憶されてよく、また、マスク932、ダイ936、パッケージ940、PCA958、プロトタイプ回路もしくはデバイス(図示せず)などの他の製品、またはこれらの任意の組合せなど、1つまたは複数の他の物理的な態様に組み込まれてもよい。物理的なデバイス設計から最終製品まで、製品の様々な代表的なステージが示されているが、他の実装形態では、より少ないステージが使用されてよく、または、追加のステージが含まれてもよい。同様に、プロセス900は、プロセス900の様々なステージを実行する単一のエンティティあるいは1つまたは複数のエンティティによって実行され得る。
【０１０３】
図1〜図9のうちの1つまたは複数は、本開示の教示に従ったシステム、装置、および/または方法を示すことができるが、本開示は、これらの示されたシステム、装置、および/または方法に限定されない。本明細書において示されたまたは説明された図1〜図9のうちのいずれかの1つまたは複数の機能または構成要素は、図1〜図9のうちの別の図の1つまたは複数の他の部分と組み合わされ得る。したがって、本明細書において説明されるいずれの単一の態様または単一の例も、限定するものとして見なされるべきではなく、本開示の態様および/または例は、本開示の教示から逸脱することなく適切に組み合わされ得る。
【０１０４】
さらに、本明細書で開示された態様に関して説明された様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は理解されよう。様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップについて、上記では概してそれらの機能性に関して説明された。そのような機能性がハードウェアとして実装されるか、プロセッサ実行可能命令として実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。当業者は、記載された機能性を特定の適用例ごとに様々な方法で実現することができるが、そのような実施態様の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【０１０５】
本明細書で開示した態様に関して説明した方法またはアルゴリズムのステップは、ハードウェアにおいて直接具現化されても、プロセッサによって実行されるソフトウェアモジュールにおいて具現化されても、あるいはその2つの組合せにおいて具現化されてもよい。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読出し専用メモリ(ROM)、プログラマブル読出し専用メモリ(PROM)、消去可能プログラマブル読出し専用メモリ(EPROM)、電気的消去可能プログラマブル読出し専用メモリ(EEPROM)、レジスタ、ハードディスク、取外し可能ディスク、コンパクトディスク読出し専用メモリ(CD-ROM)、または当技術分野で既知の任意の他の形態の非一時的記憶媒体に存在することができる。たとえば、記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合され得る。代替形態において、記憶媒体は、プロセッサと一体にすることができる。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)に存在し得る。ASICは、コンピューティングデバイスまたはユーザ端末に存在し得る。代替的に、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末に個別の構成要素として存在し得る。
【０１０６】
開示された態様の上記の説明は、開示された態様を当業者が作製または使用できるようにするために提供される。これらの態様への種々の変更は当業者には容易に明らかになり、本明細書において規定された原理は、本開示の範囲から逸脱することなく、他の態様に適用されてもよい。したがって、本開示は、本明細書に示される態様に限定されることを意図するものではなく、以下の特許請求の範囲によって規定される原理および新規の特徴と一致する取り得る最も広い範囲を与えられるべきである。
【符号の説明】
【０１０７】
100  デバイス
102  ガラス基板
104  キャパシタ
106  インダクタ
108  ボール
110  第1の誘電体層
112  第2の誘電体層
120  第1の金属構造
124  第1の金属構造
126  第1の金属構造
132  第1の部分
134  部分
140  誘電体構造
150  第2の金属構造
152  第2の金属構造
154  第2の金属構造
156  第2の金属構造
158  第2の金属構造
200  デバイス
242  シード層
288  第2の部分
290  上部表面
292  表面
300  第1の製作プロセスの第1のステージ
310  第1の製作プロセスの第2のステージ
320  第1の製作プロセスの第3のステージ
321  誘電体材料
330  第1の製作プロセスの第4のステージ
340  第1の製作プロセスの第5のステージ
341  第1の空洞
342  第2の空洞
350  第1の製作プロセスの第6のステージ
400  第2の製作プロセスの第1のステージ
410  第2の製作プロセスの第2のステージ
412  シード材料
430  第2の製作プロセスの第3のステージ
431  第3の空洞
432  フォトレジスト
433  第4の空洞
440  第2の製作プロセスの第4のステージ
450  第2の製作プロセスの第5のステージ
452  シード層
454  シード層
456  シード層
458  シード層
500  方法
600  方法
700  方法
800  電子デバイス
810  プロセッサ
822  システムインパッケージデバイスまたはシステムオンチップデバイス
826  ディスプレイコントローラ
828  ディスプレイ
830  入力デバイス
832  メモリ
834  コーダ/デコーダ(コーデック)
836  スピーカ
838  マイクロフォン
840  ワイヤレスインターフェース
842  アンテナ
844  電源
864  デバイス
868  命令
900  製造プロセス
902  物理デバイス情報
904  ユーザインターフェース
906  調査コンピュータ
908  プロセッサ
910  メモリ
912  ライブラリファイル
914  設計用コンピュータ
916  プロセッサ
918  メモリ
920  電子設計自動化(EDA)ツール
922  回路設計情報
924  ユーザインターフェース
926  GDSIIファイル
928  製作プロセス
930  マスク製造業者
932  マスク
933  ウェハ
934  プロセッサ
935  メモリ
936  ダイ
938  パッケージングプロセス
940  パッケージ
942  PCB設計情報
944  ユーザインターフェース
946  コンピュータ
948  プロセッサ
950  メモリ
952  GERBERファイル
954  基板組立プロセス
956  PCB
958  プリント回路アセンブリ(PCA)
960  製品製造プロセス
962  電子デバイス
964  電子デバイス
【図１】
2019083352.tif 000003
【図２】
2019083352.tif 000004
【図３Ａ】
2019083352.tif 000005
【図３Ｂ】
2019083352.tif 000006
【図３Ｃ】
2019083352.tif 000007
【図３Ｄ】
2019083352.tif 000008
【図３Ｅ】
2019083352.tif 000009
【図３Ｆ】
2019083352.tif 000010
【図４Ａ】
2019083352.tif 000011
【図４Ｂ】
2019083352.tif 000012
【図４Ｃ】
2019083352.tif 000013
【図４Ｄ】
2019083352.tif 000014
【図４Ｅ】
2019083352.tif 000015
【図５】
2019083352.tif 000016
【図６】
2019083352.tif 000017
【図７】
2019083352.tif 000018
【図８】
2019083352.tif 000019
【図９】
2019083352.tif 000020
【外国語明細書】
2019083352000001.pdf