(57)【要約】【課題】定電圧出力回路の出力電圧のリップル成分の増大を防ぎ、素子を高圧ストレスから保護できるようにする。【解決手段】機械的振動を与えることにより交流電圧を発生するピエゾ素子１と、ピエゾ素子１で発生した交流電圧を整流平滑する整流平滑回路２と、整流平滑回路２から出力する電圧を入力電圧として昇圧する昇圧チョッパ回路３と、昇圧チョッパ回路３から出力する電圧を入力して負荷に印加する出力電圧が目的電圧になるように制御する降圧チョッパ回路４と、昇圧チョッパ回路３をピエゾ素子１から最大電力を取り出すよう制御する第１制御回路１０とを備える。第１制御回路１０は、降圧チョッパ回路４の入力電圧が所定値を超えると昇圧チョッパ回路３の昇圧動作を停止させる。【選択図】図２
2019030072.tif 000002
【特許請求の範囲】
【請求項１】
機械的振動を与えることにより交流電圧を発生するピエゾ素子と、該ピエゾ素子で発生した交流電圧を整流平滑する整流平滑回路と、該整流平滑回路から出力する電圧を入力電圧として昇圧する昇圧回路と、該昇圧回路から出力する電圧を入力して負荷に印加する出力電圧が目的電圧になるように制御する定電圧出力回路と、前記昇圧回路を前記ピエゾ素子から最大電力を取り出すよう制御する制御回路とを備え、
前記制御回路は、前記定電圧出力回路の入力電圧が所定値を超えると前記昇圧回路の昇圧動作を停止させることを特徴とするＡＣ／ＤＣコンバータ回路。
【請求項２】
請求項１に記載のＡＣ／ＤＣコンバータ回路において、
前記制御回路は、前記定電圧出力回路の入力電圧を検出するヒステリシス比較器を備え、該ヒステリシス比較器は、前記入力電圧が第２の電圧に上昇すると前記昇圧回路の昇圧動作を停止させ、前記入力電圧が前記第２の電圧より低い第１の電圧に低下すると前記昇圧回路の昇圧動作を再開させることを特徴とするＡＣ／ＤＣコンバータ回路。
【請求項３】
請求項１又は２に記載のＡＣ／ＤＣコンバータ回路において、
前記制御回路は、前記ピエゾ素子の出力インピーダンスに対応したインピーダンスで前記昇圧回路の前記入力電圧を除算することで基準電流を生成し、前記昇圧回路の前記入力電流が前記基準電流と一致するように前記昇圧回路の昇圧動作を制御することを特徴とするＡＣ／ＤＣコンバータ回路。
【請求項４】
請求項３に記載のＡＣ／ＤＣコンバータ回路において、
前記昇圧回路はＰＷＭ制御されるスイッチングトランジスタを備えた昇圧チョッパ回路で構成され、前記制御回路は前記基準電流と前記入力電流の差分に応じた電圧と鋸歯状波電圧とを比較することにより前記スイッチングトランジスタを制御するＰＷＭ信号を生成することを特徴とするＡＣ／ＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はピエゾ素子で発生された交流電力を高い効率で直流電力に変換するＡＣ／ＤＣコンバータ回路に関する。
【背景技術】
【０００２】
機械的振動を与えることにより交流電圧を発生するピエゾ素子は、発電量が少ないことから最大限に電力を取り出すこと及び取り出す回路の消費電力を下げることが求められている。このピエゾ素子から電力を取り出す手法として、定電圧出力制御やＭＰＰＴ（Maximum Power Point Tracking：最大電力点追従）制御が採用されている。
【０００３】
定電圧出力制御は、ピエゾ素子で発生した交流電圧を整流平滑回路で整流平滑した後に、定電圧出力回路に入力して一定の直流電圧に調整して出力する手法である。ピエゾ素子から最大の電力を取り出すには、負荷側の入力インピーダンスをピエゾ素子の出力インピーダンスとマッチングさせる必要があるが、この定電圧出力制御では、定電圧出力回路の入力インピーダンスがその定電圧出力回路の負荷インピーダンスによって決まるので、定電圧出力回路の入力インピーダンスをピエゾ素子側の出力インピーダンスとマッチングさせることができず、ピエゾ素子の発電電力を最大化することはで困難であった。
【０００４】
ＭＰＰＴ制御は、ピエゾ素子側の整流平滑回路と定電圧出力回路との間に昇圧回路を挿入して、その昇圧回路の入力側の電力が最大電力となるように制御するものである。
【０００５】
図５にこのＭＰＰＴ制御を適用したＡＣ／ＤＣコンバータ回路を示す。１はピエゾ素子であり、等価キャパシタＣｐ、等価抵抗Ｒｐを備え、外部から機械的振動が加わることにより、交流電圧Ｖｐを発生し交流電圧Ｖrectとして出力する。２は整流平滑回路であり、ブリッジ接続のダイオードＤ３〜Ｄ６と平滑用のキャパシタＣrectからなり、ピエゾ素子１から出力する交流電圧Ｖrectを整流平滑して、キャパシタＣrectに整流された電圧Ｖ１inを蓄積する。３は最大電力を取り出すよう制御される昇圧回路としての昇圧チョッパ回路であり、インダクタＬ１、ＮＭＯＳのスイッチングトランジスタＭ１、整流用ダイオードＤ１、及び平滑用キャパシタＣ１を備え、トランジスタＭ１が例えば山登り法によりＰＷＭ制御され、入力した電圧Ｖ１inを電圧Ｖ２inに昇圧して出力する。４は負荷ＲＬに定電圧Ｖoutを供給するための定電圧出力回路としての降圧チョッパ回路であり、ＮＭＯＳスイッチングトランジスタＭ２、整流用ダイオードＤ２、インダクタＬ２、及び出力用キャパシタＣ２を備える。
【０００６】
３０は第１制御回路であり、昇圧チョッパ回路３の入力電流ｉＬを電流センサＣＳで検出して取り込み、また入力電圧Ｖ１inも取り込んで、ＭＰＰＴ制御を行うことにより、ピエゾ素子１から最大電力を取り出すようトランジスタＭ１をＰＷＭ制御する電圧Ｖpwm１を生成する。２０は第２制御回路であり、降圧チョッパ回路４の出力電圧Ｖoutを取り込み、出力電圧Ｖoutが目的電圧となるようトランジスタＭ２をＰＷＭ制御する電圧Ｖpwm２を生成する。ＭＰＰＴ制御については例えば特許文献１に記載がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開２００８／０２９７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、上記した図５のＡＣ／ＤＣコンバータ回路では、昇圧チョッパ回路３によって昇圧されて降圧チョッパ回路４に供給される入力電圧Ｖ２inが異常に高くなるとき、図６に示すように出力電圧Ｖoutの目標値Ｖ０に含まれるリップル成分が増大し、降圧チョッパ回路４や負荷の素子の高圧ストレスが増大するという問題がある。
【０００９】
本発明の目的は、定電圧出力回路の入力電圧が所定値を超えると昇圧回路の昇圧動作を停止させて、定電圧出力回路の出力電圧のリップル成分の増大を防ぎ、素子を高圧ストレスから保護できるようにしたＡＣ／ＤＣコンバータ回路を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１にかかる発明は、機械的振動を与えることにより交流電圧を発生するピエゾ素子と、該ピエゾ素子で発生した交流電圧を整流平滑する整流平滑回路と、該整流平滑回路から出力する電圧を入力電圧として昇圧する昇圧回路と、該昇圧回路から出力する電圧を入力して負荷に印加する出力電圧が目的電圧になるように制御する定電圧出力回路と、前記昇圧回路を前記ピエゾ素子から最大電力を取り出すよう制御する制御回路とを備え、前記制御回路は、前記定電圧出力回路の入力電圧が所定値を超えると前記昇圧回路の昇圧動作を停止させることを特徴とする。
請求項２にかかる発明は、請求項１に記載のＡＣ／ＤＣコンバータ回路において、前記制御回路は、前記定電圧出力回路の入力電圧を検出するヒステリシス比較器を備え、該ヒステリシス比較器は、前記入力電圧が第２の電圧に上昇すると前記昇圧回路の昇圧動作を停止させ、前記入力電圧が前記第２の電圧より低い第１の電圧に低下すると前記昇圧回路の昇圧動作を再開させることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のＡＣ／ＤＣコンバータ回路において、前記制御回路は、前記ピエゾ素子の出力インピーダンスに対応したインピーダンスで前記昇圧回路の前記入力電圧を除算することで基準電流を生成し、前記昇圧回路の前記入力電流が前記基準電流と一致するように前記昇圧回路の昇圧動作を制御することを特徴とする。
請求項４にかかる発明は、請求項３に記載のＡＣ／ＤＣコンバータ回路において、前記昇圧回路はＰＷＭ制御されるスイッチングトランジスタを備えた昇圧チョッパ回路で構成され、前記制御回路は前記基準電流と前記入力電流の差分に応じた電圧と鋸歯状波電圧とを比較することにより前記スイッチングトランジスタを制御するＰＷＭ信号を生成することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、定電圧出力回路の入力電圧が第２の電圧を超えると昇圧回路の昇圧動作を停止させるので、定電圧出力回路の出力電圧のリップル成分の増大を防ぎ、素子を高圧ストレスから保護することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の１つの実施例のＡＣ／ＤＣコンバータ回路の回路図である。
【図２】図１のＡＣ／ＤＣコンバータ回路の第１制御回路の機能ブロック図である。
【図３】昇圧回路の入力電圧と入力電流と入力インピーダンスの関係を示す波形図である。
【図４】過電圧保護動作の波形図である。
【図５】一般的なＡＣ／ＤＣコンバータ回路の回路図である。
【図６】図５のＡＣ／ＤＣコンバータ回路の過電圧出力時の動作波形図である。
【発明を実施するための形態】
【００１３】
図１に本発明の１つの実施例のＡＣ／ＤＣコンバータ回路を示す。本実施例のＡＣ／ＤＣコンバータ回路は、昇圧チョッパ回路３のスイッチングトランジスタＭ１を制御する第１制御回路１０を除く回路は、図５で説明したＡＣ／ＤＣコンバータ回路と同じであるので、ここでは、第１制御回路１０について説明する。図２にその第１制御回路１０を示す。この第１制御回路１０は、昇圧チョッパ回路３の入力電流ｉＬを電流センサＣＳで検出して取り込み、また昇圧チョッパ回路３の入力電圧Ｖ１inと降圧チョッパ回路４の入力電圧Ｖ２inも取り込んで、スイッチングトランジスタＭ１をＰＷＭ制御する電圧Ｖpwm１を生成する。なお、本実施例では、請求項の昇圧回路を昇圧チョッパ回路３で実現し、請求項の定電圧出力回路を降圧チョッパ回路４で実現し、請求項の制御回路を第１制御回路１０で実現している。
【００１４】
図２において、１１は基準電流ｉrefを生成するための除算回路であり、入力電圧Ｖ１inを取り込んで、Ｖ１in／Ｒmaxの除算を行う。Ｒmaxはインピーダンスであり、ピエゾ素子１の出力インピーダンスをＺｐとすると、Ｒmax＝Ｚｐに設定される。ここで、ピエゾ素子１の出力インピーダンスＺｐはキャパシタＣｐと抵抗Ｒｐの並列回路のインピーダンスであり、予め計算することができる。１２、１３は脈流成分を除去するローパスフィルタである。１４は減算器であり、ローパスフィルタ１２から出力する基準電流ｉrefからローパスフィルタ１３から出力する入力電流ｉＬを減算する。１５は比例制御器であり、減算器１４の出力値を入力して比例制御の演算結果である出力電圧Ｖａを生成する。１６は鋸歯状波電圧Ｖｂを発生する鋸歯状波発生回路である。１７はオペアンプであり、比例制御器１７の出力電圧Ｖａから鋸歯状波発生回路１６で発生された鋸歯状波電圧Ｖｂを減算して、ＰＷＭ電圧Ｖｃを出力する。１８はヒステリシス比較器であり、降圧チョッパ回路４の入力電圧Ｖ２inが電圧Ｖ２に上昇すると出力電圧Ｖｄを“Ｈ”にし、電圧Ｖ１（Ｖ１＜Ｖ２）に低下すると出力電圧Ｖｄを“Ｌ”にする。１９はアンドゲートであり、ヒステリシス比較器１８の出力電圧Ｖｄが“Ｈ”のときはゲートを閉じ、“Ｌ”のときはゲートを開く。
【００１５】
減算器１４において、ローパスフィルタ１２から出力する基準電流ｉrefから入力電流ｉＬを減算し、その減算結果を比例制御した電圧Ｖａをオペアンプ１７に入力することで、オペアンプ１７の出力電圧Ｖｃのデューティ比が決定され、アンドゲート１９をそのまま通過すれば、電圧Ｖpwm１となってトランジスタＭ１がＰＷＭ駆動される。このとき、入力電流ｉＬが大きく、ｉＬ＞ｉrefの場合は、電圧Ｖpwm１のデューティ比が小さくなって、入力電流ｉＬが減少するような制御が行われ、逆に入力電流ｉＬが小さく、ｉＬ＜ｉrefの場合は、電圧Ｖpwm１のデューティ比が大きくなって、入力電流ｉＬが増大するような制御が行われる。そして、ｉＬ＝ｉrefになったとき、その昇圧チョッパ回路３の入力インピーダンスがＲmaxに制御されることになり、ピエゾ素子１から昇圧チョッパ３に向けて取り出される電力が最大値を示すことになる。
【００１６】
このときの入力電流ｉＬは、ｉＬ＝Ｖ１in／Ｒmax となる。つまり、入力電流ｉＬがこの値になるようにＰＷＭ制御が行われることで、ピエゾ素子１から最大電力が取り出される。図３にこの場合の入力電圧Ｖ１in、入力電流ｉＬ、インピーダンスＲmaxの関係を示した。最大電力取り出し時は、入力電流ｉＬは入力電圧Ｖ１inと同相で、且つその大きさの比率が、ｉＬ：Ｖ１in ＝１：Ｒmax となる。
【００１７】
このように、インピーダンスＲmaxをピエゾ素子１の特性から求めて基準電流ｉrefを演算し、ｉＬ＝ｉrefになるようスイッチングトランジスタＭ１をＰＷＭ制御するので、昇圧チョッパ回路３の入力インピーダンス（Ｖ１in／ｉＬ）がＲmaxになるように制御される。このため、昇圧チョッパ回路３の入力インピーダンスをピエゾ素子１の出力インピーダンスにマッチングさせることができ、ピエゾ素子１から最大電力を取り出すことができる。また、そのための制御回路１０の構成が簡素化され制御回路１０での消費電力も小さくなる。
【００１８】
一方、昇圧チョッパ回路３の昇圧動作によって降圧チョッパ回路４の入力電圧Ｖ２inが上昇して電圧Ｖ２になると、ヒステリシス比較器１８の出力電圧Ｖｄが“Ｈ”になり、アンドゲート１９がゲートを閉じるので、電圧Ｖpwm１は“Ｌ”レベルに固定され、トランジスタＭ１のスイッチングが停止される。このため、降圧チョッパ回路４の入力電圧Ｖ２inが低下する。この後、その電圧Ｖ２inが電圧Ｖ１にまで低下すると、今度はヒステリシス比較器１８の出力電圧Ｖｄが“Ｌ”に変化し、アンドゲート１９がゲートを開いて、ＰＷＭ電圧Ｖｃがそのまま電圧Ｖpwm１として出力し、昇圧チョッパ回路３のスイッチングトランジスタＭ１のスイッチングによる昇圧動作が再開される。
【００１９】
以上から、定電圧出力回路としての降圧チョッパ回路４の入力電圧Ｖ２inは、図４に示すように電圧Ｖ１とＶ２の間で変化し、出力電圧Ｖoutは安定した電圧となる。これにより、出力電圧Ｖoutに含まれるリップル成分が低減され、素子に加わる高圧ストレスが低減される。なお、例えば、ヒステリシス比較器１８のＶ２は７０[Ｖ] に、Ｖ１は５０[Ｖ] に設定される。Ｖoutの電圧Ｖ０は５[Ｖ] 程度である。
【符号の説明】
【００２０】
１：ピエゾ素子、２：整流平滑回路、３：昇圧チョッパ回路（昇圧回路）、４：降圧チョッパ回路（定電圧出力回路）
１０：第１制御回路、１１：除算回路、１２，１３：ローパスフィルタ、１４：減算器、１５：比例制御器、１６：鋸歯状波発生回路、１７：オペアンプ、１８：ヒステリシス比較器、１９：アンドゲート、ＣＳ：電流センサ
２０：第２制御回路
【図１】
2019030072.tif 000003
【図２】
2019030072.tif 000004
【図３】
2019030072.tif 000005
【図４】
2019030072.tif 000006
【図５】
2019030072.tif 000007
【図６】
2019030072.tif 000008