(57)【要約】【課題】  電源を切り替えた時の給電停止を抑制する必要があった。【解決手段】  第１の電源または第２の電源から受電可能な受電装置であって、前記第１の電源と接続されているか否かの検知有無と第２の電源と接続されているか否かの検知有無、および第２の電源の供給可能電圧に基づいて、前記第１の電源からの電力と前記電圧変換手段が変換した電力とのどちらか一方を負荷部へ供給する。【選択図】  図１
2019083663.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源または第２の電源から受電可能な受電装置であって、
前記第１の電源と接続されているか否かを検知する第１の検知手段と、
前記第２の電源と接続されているか否か、および、前記第２の電源から供給可能な電力を検知する第２の検知手段と、
前記第２の電源から供給される電力の電圧を変換する電圧変換手段と、
前記第１の電源からの電力と前記電圧変換手段が変換した電力とのどちらか一方を負荷部へ供給する切り換え手段と、
前記第１の検知手段および第２の検知手段の検知結果に基づいて、前記切り換え手段を制御する制御手段と
を有することを特徴とする受電装置。
【請求項２】
前記第２の電源は、ＩＥＥＥ８０２．３ａｔに準拠したＰｏｗｅｒ  Ｓｏｕｒｃｉｎｇ  Ｅｑｕｉｐｍｅｎｔ（ＰＳＥ）であることを特徴とする請求項１に記載の受電装置。
【請求項３】
前記電圧変換手段は、前記第１の電源が出力する電力の電圧よりも高い電圧の電力に変換することを特徴とする請求項１または２に記載の受電装置。
【請求項４】
前記制御手段は、前記第１の検知手段が前記第２の検知手段より先に接続を検知すると、前記第１の電源を負荷部へ接続するように前記切り替え手段を制御することを特徴とする請求項１乃至３のいずれか１項に記載の受電装置。
【請求項５】
前記制御手段は、前記第１の検知手段が前記第２の検知手段より先に接続を検知すると、前記第１の電源から供給される電力を前記負荷部へ供給するとともに、その後、前記第２の検知手段が接続を検知すると、遅延時間を設けて前記電圧変換手段の出力を負荷部へ供給するように、前記切り替え手段を制御することを特徴とする請求項１乃至４のいずれか１項に記載の受電装置。
【請求項６】
前記制御手段は、前記第２の検知手段が前記第１の検知手段より先に接続を検知すると、前記電圧変換手段の出力を負荷部へ供給するように、前記切り替え手段を制御することを特徴とする請求項１乃至３のいずれか１項に記載の受電装置。
【請求項７】
前記遅延時間は、ＩＥＥＥ８０２．３ａｔ  Ｔｙｐｅ２規格に基づく時間であることを特徴とする請求項５に記載の受電装置。
【請求項８】
前記遅延時間は、ＩＥＥＥ８０２．３ａｔ  Ｔｙｐｅ２規格に基づくＬＬＤＰネゴシエーションが完了するまでの時間であることを特徴とする請求項５に記載の受電装置。
【請求項９】
第１の電源または第２の電源から受電可能で、前記第２の電源から供給される電力の電圧を変換する電圧変換手段と、前記第１の電源からの電力と前記電圧変換手段が変換した電力とのどちらか一方を負荷部へ供給する切り換え手段とを有する受電装置の制御方法であって、
前記第１の電源と接続されているか否かを検知する第１の検知工程と、
前記第２の電源と接続されているか否か、および、前記第２の電源から供給可能な電力を検知する第２の検知工程と、
前記第１の検知工程および第２の検知工程の検知結果に基づいて、前記切り換え手段を制御する制御工程と
を有することを特徴とする受電装置の制御方法。
【請求項１０】
前記制御工程において、前記第１の検知工程による検知が前記第２の検知工程による検知より先であると、前記第１の電源を負荷部へ接続するように前記切り替え手段を制御することを特徴とする請求項９に記載の制御方法。
【請求項１１】
前記制御工程において、前記第１の検知工程による検知が前記第２の検知工程による検知より先であると、前記第１の電源から供給される電力を前記負荷部へ供給するとともに、その後、前記第２の検知工程により接続を検知すると、遅延時間を設けて前記電圧変換手段の出力を負荷部へ供給するように、前記切り替え手段を制御することを特徴とする請求項９又は１０に記載の制御方法。
【請求項１２】
前記制御工程において、前記第２の検知工程による検知が前記第１の検知工程による検知より先であると、前記電圧変換手段の出力を前記負荷部へ供給するように、前記切り替え手段を制御することを特徴とする請求項９に記載の制御方法。
【請求項１３】
第１の電源または第２の電源から受電可能で、前記第２の電源から供給される電力の電圧を変換する電圧変換手段と、前記第１の電源からの電力と前記電圧変換手段が変換した電力とのどちらか一方を負荷部へ供給する切り換え手段とを有するコンピュータに、
前記第１の電源と接続されているか否かを検知する第１の検知工程と、
前記第２の電源と接続されているか否か、および、前記第２の電源から供給可能な電力を検知する第２の検知工程と、
前記第１の検知工程および第２の検知工程の検知結果に基づいて、前記切り換え手段を制御する制御工程と
を実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源を備えた受電装置に関し、特に、給電を受ける電源を切り替えて受電する技術に関する。
【背景技術】
【０００２】
近年、イーサネット（登録商標）ケーブルを用いてデータと電力を供給する技術が知られている。これは国際規格として定義されているＩＥＥＥ８０２．３ａｔに準拠したものでありＰｏｗｅｒ  Ｏｖｅｒ  Ｅｔｈｅｒｎｅｔ（登録商標）（ＰｏＥ）と称される。ＰｏＥでは、給電装置であるＰｏｗｅｒ  Ｓｏｕｒｃｉｎｇ  Ｅｑｕｉｐｍｅｎｔ（ＰＳＥ）から受電装置であるＰｏｗｅｒｅｄ  Ｄｅｖｉｃｅ（ＰＤ）に電力が供給される。
【０００３】
また従来、電圧が異なる複数の電源から受電することができる受電装置が知られている。例えば、ＩＥＥＥ８０２．３ａｔに準拠したＰｏＥに対応した電源（ＰＳＥ）、及び、ＡＣアダプタ等の汎用の電源から受電することが可能であり、これらの電源のうち一方を選択して受電する受電装置が知られている。そのような受電装置の中でも、第１の電源（例えば、汎用電源）と第２の電源（例えば、ＰＳＥ）が同時に接続された場合には、第２の電源から受電する装置がある。（例えば、特許文献１）。このような受電装置では、第１の電源と第２の電源が同時に接続された場合において第２の電源が切断されると、第１の電源で動作する状態に切り替わる。また、第１の電源のみが接続されているような状態から第２の電源を接続すると、第２の電源で動作する状態に切り替わる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−９５５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の特許文献１に開示された技術では、汎用電源のみが接続され、１２．９５Ｗ以上の電力を汎用電源から供給されている状態の受電装置でＰＳＥからＰＤへの電力供給が停止するおそれがある。
【０００６】
詳細には、この受電装置にＰＳＥを接続した際に受電装置は既に第１の電源により全機能が動作中に第１の電源より第２の電源に切り替わるために、切り替え直後にＰＳＥからＰＤへ４００ｍＡの制限値以上の電流が流れてしまう。この時ＰＳＥでは過電流を防止する機能が動作するため、ＰＳＥからＰＤへの電力供給は停止してしまう場合があった。
【課題を解決するための手段】
【０００７】
上記解決を解決するため、本発明にかかる受電装置は、第１の電源または第２の電源から受電可能な受電装置であって、前記第１の電源と接続されているか否かを検知する第１の検知手段と、前記第２の電源と接続されているか否か、および、前記第２の電源から供給可能な電力を検知する第２の検知手段と、前記第２の電源から供給される電力の電圧を変換する電圧変換手段と、前記第１の電源からの電力と前記電圧変換手段が変換した電力とのどちらか一方を負荷部へ供給する切り換え手段と、前記第１の検知手段および第２の検知手段の検知結果に基づいて、前記切り換え手段を制御する制御手段とを有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電源切替え直後に受電装置の負荷部に対する、過電流および給電停止を抑制できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態にかかわる構成を示す概略図である。
【図２】電源の接続状態の変化、第１のスイッチ部１１０の動作状態、第１の負荷部１１８への電源供給の状態を示す状態遷移図である。
【図３】汎用電源１０１のみ接続されている場合の電源供給状態を示す模式図である。
【図４】ＰＳＥ電源１０２と汎用電源１０１が両方接続され、遅延処理及びＬＬＤＰにおけるネゴシエーションを行う際の電圧供給状態を示す模式図である。
【図５】汎用電源１０１とＰＳＥ電源１０２が両方接続されている場合の電源供給状態を示す模式図である。
【図６】ＰＳＥ電源１０２のみ接続されている場合の電圧供給状態を示す模式図である。
【図７】制御部１１６の処理を表すフローチャートである。
【図８】制御部１１６の処理、第１のスイッチ部１１０の動作状態、逆流防止用ダイオード１１５への入力電圧、絶縁型電圧変換部、第１の負荷部１１８への供給電圧を示すタイミングチャートである。
【図９】受電装置１０４が第２のスイッチ部１１９を有し、第１の負荷部１１８が制御部１１６の機能を有する場合の概略図である。
【発明を実施するための形態】
【００１０】
＜第１の実施形態＞
以下に、好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
【００１１】
図１は、本実施形態の受電装置を含む情報処理システムの概略構成を示す図である。受電装置１０４は、ＡＣＤＣアダプタなどの第１の電源（汎用電源）１０１と、ＩＥＥＥ８０２．３ａｔ規格に準じた電源供給を行う第２の電源（ＰＳＥ）１０２と、ＩＰネットワーク通信網１０３と、に接続されている。本実施形態では、ＰＳＥ電源１０２は、複数のイーサネットケーブルのコネクタを接続可能（マルチポート）で、ＴＣＰ／ＩＰによる通信と、ＰｏＥの規格に対応する電力供給とが可能なスイッチングハブとする。
【００１２】
ここで、第２の電源（ＰＳＥ）１０２が対応可能なＩＥＥＥ８０２．３ａｔ規格について説明を補足する。ＩＥＥＥ８０２．３ａｔの規格では、ＰｏＥにおいて、ＰＳＥからＰＤへ供給する最大電力をＰｏｗｅｒｅｄ  Ｄｅｖｉｃｅ（ＰＤ：受電装置）が選択することができるようになった。ＰＤはＴｙｐｅ１（Ｔｙｐｅ１規格）を選択すると、ＰＳＥから最大１２．９５Ｗまで受電することができる。またＰＤはＴｙｐｅ２（Ｔｙｐｅ２規格）を選択すると、ＰＳＥから最大２５．５Ｗまで受電することができる。Ｔｙｐｅ１とＴｙｐｅ２の選択には、物理層の２段階クラス検出又はデータリンク層のＬＬＤＰ（Ｌｉｎｋ  Ｌａｙｅｒ  Ｄｉｓｃｏｖｅｒｙ  Ｐｒｏｔｏｃｏｌ）を使用する。以降、物理層の２段階クラス検出およびデータリンク層のＬＬＤＰの使用におけるＴｙｐｅ１とＴｙｐｅ２の選択処理を“ネゴシエーション”とする。
【００１３】
ＰＳＥは、ＰＤが接続されたら、ＩＥＥＥ８０２．３ａｔ規格に則ったネゴシエーションフローを実施したのち、ＰＤへの給電を開始する。ここでＰＤがＴｙｐｅ２を選択した場合、ＰＳＥは、ネゴシエーションフローを終えるまでの間、過大な電流が流れるのを防止するために給電を停止する機能を有する。
【００１４】
前述の物理層の２段階クラス検出を使用した場合、ネゴシエーションが完了するよりも前は、ＰＳＥからＰＤに流れる電流の上限を例えば４００ｍＡに制限することが規定されている。ネゴシエーション完了後は、最大で２５．５Ｗ（電流は最大６８４ｍＡ）受電可能となる。
【００１５】
一方、前述のＬＬＤＰを使用し給電タイプとしてＴｙｐｅ２を選択する場合、ＬＬＤＰに基づいたデータ通信が完了するよりも前は、ＰＳＥからＰＤに流れる電流の上限は４００ｍＡに制限されている。ＬＬＤＰによるネゴシエーション完了後は、最大で２５．５Ｗ（電流は最大６８４ｍＡ）受電可能となる。
【００１６】
受電装置は上記のネゴシエーション仕様に準拠した構成になっており、電源立上げ直後は、装置の初期化等を行いながらネゴシエーションを行う。このために、電源投入直後は受電装置の全機能を動作させるわけではなく、制限された電流値内でネゴシエーションを行うことが要求されている。
【００１７】
受電装置１０４は、第１の電源（以降、汎用電源と称す）１０１を含む２次電源系と、第２の電源（以降、ＰＳＥ電源と称す）１０２を含む１次電源系が絶縁するように構成されている。ここで、汎用電源１０１およびＰＳＥ電源１０２は、家庭用のコンセント等に挿入されている状態で電力を供給可能な状態となり、一方でコンセントなどの電力源から切断されることで電力を供給できない状態となる。
【００１８】
また、受電装置１０４は、ＰＳＥ電源１０２とのＬＬＤＰ処理、ＩＰネットワーク通信網を介した対向機とのデータ通信、制御部１１６への出力信号の送信、受電装置１０４の撮像動作などを制御するＣＰＵ１１７を有する。
【００１９】
また、受電装置１０４は、イメージセンサー、画像処理ＩＣ、ストレージ、ＣＰＵ１１７などからなる第１の負荷部１１８を有する。
【００２０】
また、受電装置１０４は、ＰＳＥ電源１０２とハードウェアネゴシエーションを行うＰＤコントローラー１０５とＰＳＥ電源１０２の電圧を変換する絶縁型電圧変換部１０６を有する。
【００２１】
また、受電装置１０４は、ＰＳＥ電源１０２が接続されていることと、２段階クラス検出信号を検知する第２の検知部１０７と、第２の検知部１０７からの検知結果を１次電源系から２次電源系へ伝達するフォトカプラ１０８を有する。
【００２２】
また、受電装置１０４は、絶縁型電圧変換部１０６と第１の負荷部１１８との間に備えられた第２の負荷部１０９と、絶縁型電圧変換部１０６と第１の負荷部１１８との間に備えられた第１のスイッチ部１１０を有する。
【００２３】
また、受電装置１０４は、絶縁型電圧変換部１０６と第１の負荷部１１８との間に備えられた逆流防止用ダイオード１１１を有する。
【００２４】
また、受電装置１０４は、ＰＳＥ電源１０２及びＩＰネットワーク通信網１０３を介した対向機と、ＣＰＵ１１７の通信を可能にするために設けられた、パルストランス１１２及び、ＰＨＹ１１３を有する。
【００２５】
また、受電装置１０４は、汎用電源１０１が接続されていることを検知する第１の検知部１１４と、汎用電源１０１と第１の負荷部１１８との間に備えられた逆流防止用ダイオード１１５を有する。
【００２６】
また、受電装置１０４は、第１の検知部１１４と第２の検知部１０７の検知結果及び、ＣＰＵ１１７からの制御信号に基づき、第１のスイッチ部１１０を制御するための制御部１１６を有する。
【００２７】
また、本実施形態において、ＰＳＥ電源１０２の出力電圧は４８Ｖであり、汎用電源１０１の出力電圧は１２Ｖ、絶縁型電圧変換部１０６の出力電圧は１５Ｖであるとする。また、制御部１１６は汎用電源１０１が接続された時のみ給電され、所定の動作を行うものとする。
【００２８】
また、ＣＰＵ１１７はＬＬＤＰデータ通信を行う機能を備えており、これを用いてＰＳＥ電源１０２とネゴシエーションを行うことが可能であるものとする。また、制御部１１６はＣＰＵ１１７と相互通信を行うことができ、これによりＬＬＤＰによるネゴシエーションの開始タイミングをＣＰＵ１１７は認識することが可能であるものとする。
【００２９】
また、第１のスイッチ部１１０は制御部１１６からの信号がない限り、ＯＮとなる。
【００３０】
また、上記の構成において各ブロックが行う詳細の動作は後述する。
【００３１】
図２は、図１に示した第１、第２の電源、第１のスイッチ部１１０の動作状態や第１の負荷部１１８への給電がどのように変化するかを示した状態遷移図である。図中の矢印は状態遷移の条件を示している。
【００３２】
図２のＳ２０１には、汎用電源１０１とＰＳＥ電源１０２の両方が未接続の状態を示している。この状態においては、自明であるが、いずれの電源からも第１の負荷部１１８へ電源供給が行われることはない。また、前述した通り、第１のスイッチ部１１０へ制御部１１６から信号がないため、第１のスイッチ部１１０の状態は、ＯＮとなっている。
【００３３】
図２のＳ２０１から汎用電源１０１の接続がされた場合には、Ｓ２０２の状態に遷移する。遷移すると、汎用電源１０１が接続状態へと変わり、電源供給は汎用電源１０１からの供給となる。この際第１のスイッチ部１１０はＯＮの状態からＯＦＦへと変化する。
【００３４】
Ｓ２０２から汎用電源１０１を切断した際にはＳ２０１の状態に遷移する。この状態遷移では、制御部１１６に対し電源供給が途絶え第１のスイッチ部１１０への信号が無くなることから、第１のスイッチ部１１０はＯＦＦの状態からＯＮへと変化する。
【００３５】
Ｓ２０２の状態からＰＳＥ電源１０２の接続がされた場合には、Ｓ２０３の状態に遷移する。遷移すると、ＰＳＥ電源１０２が接続状態へと変わるが、電源供給は汎用電源１０１から継続して行う。Ｓ２０３では第１のスイッチ部１１０はＯＦＦのままである。
【００３６】
Ｓ２０３の状態において、ネゴシエーションが完了した際には図２のＳ２０４に状態が遷移する。Ｓ２０４の状態では第１のスイッチ部１１０はＯＮとなり、電源供給はＰＳＥ電源１０２より行う。
【００３７】
Ｓ２０４からＰＳＥ電源１０２を切断した際にはＳ２０２の状態に遷移する。
【００３８】
Ｓ２０２の第１のスイッチ部１１０の動作状態と電源供給状態は上述した通りである。遷移するとＰＳＥ電源１０２が未接続状態へと変わり、電源供給は汎用電源１０１からとなる。第１のスイッチ部１１０はＯＮの状態からＯＦＦへと変化する。
【００３９】
Ｓ２０１からＰＳＥ電源１０２の接続がされた場合には、Ｓ２１０の状態に遷移する。遷移すると、ＰＳＥ電源１０２が接続状態へと変わり、電源供給はＰＳＥ電源１０２からの供給となる。Ｓ２１０では第１のスイッチ部１１０はＯＮのままである。
【００４０】
Ｓ２１０からＰＳＥ電源１０２を切断した際にはＳ２０１の状態に遷移する。この状態遷移においては、第１のスイッチ部１１０の切り替えは行われない。よって、Ｓ２１０では第１のスイッチ部１１０はＯＮのままである。
【００４１】
Ｓ２１０の状態から汎用電源１０１の接続がされた場合には、Ｓ２０４の状態に遷移する。汎用電源１０１が接続されたことにより制御部１１６に電源供給が行われるが、この時に制御部１１６がすでにＰＳＥ電源１０２の接続を検知していると、第１のスイッチ部１１０を切り替えるための信号を出力しない。
【００４２】
よって、この時第１のスイッチ部１１０はＯＮのままであり、電源供給はＰＳＥ電源１０２から継続して行う。
【００４３】
Ｓ２０４から汎用電源１０１を切断した際にはＳ２１０の状態に遷移する。この状態遷移では、ＰＳＥ電源１０２から電源の供給が継続される。この際、電源の切り替えは行われない。また、第１のスイッチ部１１０はＯＮのままである。
【００４４】
図３に、図２のＳ２０２の第１のスイッチ部１１０の動作状態と電源供給状態を示す。ＰＳＥ電源１０２からの給電がない状態において、汎用電源１０１より給電された場合には、逆流防止用ダイオード１１５を通って第１の負荷部１１８の電源が供給される。電源が供給されると、第１の負荷部１１８内のＣＰＵ１１７は初期化をスタートし、初期化後、所定の動作を行う。ここで、汎用電源１０１より電源が供給されると、第１の検知部１１４が汎用電源１０１からの給電を検知する。この第１の検知部１１４の検知結果に応じて制御部１１６が第１のスイッチ部１１０をＯＦＦとする。
【００４５】
図４には、図２のＳ２０３の第１のスイッチ部１１０の動作状態と電源供給状態を示す。Ｓ２０２においてＰＳＥ電源１０２が接続されると、図４に示すようなＳ２０３の状態に遷移するが、この時の動作を後述する。ＰＳＥ電源１０２の接続後、ＰＤコントローラー１０５によりＰＳＥ電源１０２とネゴシエーションが行われ、ＰＳＥ電源１０２は第２の負荷部１０９への給電を開始する。ＰＳＥ電源１０２より給電が開始されると、絶縁型電圧変換部１０６が動作をはじめ、１５Ｖを出力する。受電装置１０４が汎用電源１０１からすでに電源供給を受けている場合には、第１のスイッチ部１１０はＯＦＦとなっているために、ＰＳＥ電源１０２から第２の負荷部１０９に電源が供給される。この際にＩＥＥＥ８０２．３ａｔで定められている最小負荷電流を消費するために、第２の負荷部１０９に電流が流れている。また、本受電装置はＴｙｐｅ２の受電装置であるために、ＰＳＥ電源１０２より給電が開始されると、ＰＳＥ電源１０２に応じて、２段階クラス検出及びデータリンク層のＬＬＤＰによるネゴシエーションを行う。ここで２段階クラス検出またはデータリンク層のＬＬＤＰによるネゴシエーションを行っている最中は、Ｔｙｐｅ１としての給電しか受けられないために、消費電流は４００ｍＡに制限されている。２段階クラス検出はＰＤコントローラー１０５によって行われる。データリンク層のＬＬＤＰによるネゴシエーションは、ＣＰＵ１１７により、ＰＨＹ１１３、パルストランス１１２を介して第２の電源１０２との間で、ＬＬＤＰを使って行われる。
【００４６】
図５に、図２のＳ２０４のスイッチ部Ａ（１１０）の動作状態と電源供給状態を示す。制御部１１６は２段階クラス検出及びデータリンク層のＬＬＤＰによるネゴシエーションが完了したかどうかを検知する機能を有している。２段階クラス検出及びデータリンク層のＬＬＤＰによるネゴシエーションが正常に終了すると、受電装置１０４はＴｙｐｅ２の受電装置として認識され、受電装置１０４はネゴシエーションで要求した電流の受電が可能となる。制御部１１６は、ネゴシエーションの完了を検知したならば、スイッチ部Ａ（１１０）をＯＦＦからＯＮに変える。ここで、絶縁型電圧変換部１０６の出力電圧（１５Ｖ）は、スイッチ部Ａ１１０、逆流防止用ダイオード１１５を通る。汎用電源１０１の入力電圧（１２Ｖ）より高くなっているため、逆流防止用ダイオード１１５、および、逆流防止用ダイオード１１１のＯＲダイオード構成により絶縁型電圧変換部１０６の出力電圧（１５Ｖ）から優先して、電源供給が行われる。すなわち図５に示す通り、ＰＳＥ電源１０２から優先して、電源供給が行われる。
【００４７】
図６に、図２におけるＳ２１０の第１のスイッチ部１１０の動作状態と電源供給状態を示す。汎用電源１０１からの給電がない状態においてＰＳＥ電源１０２が接続された場合には、ＰＤコントローラー１０５によりＰＳＥ電源１０２とネゴシエーションが行われ、ＰＳＥ電源１０２より給電が始まる。ＰＳＥ電源１０２より給電が開始されると、絶縁型電圧変換部１０６が動作をはじめ、１５Ｖを出力する。
【００４８】
汎用電源１０１からの給電がない場合には、第１のスイッチ部１１０はＯＮとなっているために、第１のスイッチ部１１０、逆流防止用ダイオード１１１を通って第１の負荷部１１８に電源が供給される。電源が供給されると、第１の負荷部１１８内のＣＰＵ１１７は初期化をスタートし、初期化動作を行う。本受電装置はＴｙｐｅ２の受電装置であるために、ＰＳＥ電源１０２より給電が開始されると、ＰＳＥ電源１０２に応じて、２段階のハードウェアネゴシエーション、または、ＬＬＤＰネゴシエーションを行う。ここで２段階のハードウェアネゴシエーション、または、ＬＬＤＰネゴシエーションを行っている最中は、Ｔｙｐｅ１としての給電しか受けられないために、消費電流は４００ｍＡに制限されている。この間は、ＣＰＵ１１７による初期化であり、またフル機能で動作を行っているわけではない。２段階のハードウェアネゴシエーションはＰＤコントローラー１０５によって行われる。ＬＬＤＰネゴシエーションは、ＣＰＵ１１７により、ＰＨＹ１１３、パルストランス１１２を介して第２の電源１０２との間で、ＬＬＤＰを使って行われる。２段階のハードウェアネゴシエーション、または、ＬＬＤＰネゴシエーションが正常に終了すると、ＰＳＥ電源１０２は、受電装置１０４をＴｙｐｅ２の受電装置として認識し、受電装置はネゴシエーションで要求した電流の受電が可能となる。
【００４９】
図７には、図２のＳ２０２→Ｓ２０３→Ｓ２０４→Ｓ２０２、またはＳ２０２→Ｓ２０３→Ｓ２０４→Ｓ２１０の状態遷移における、制御部１１６の処理をフローチャートで示している。制御部１１６は汎用電源１０１から供給を行う。したがって、Ｓ２０１の状態から汎用電源１０１が接続されて、制御部１１６への電源供給が開始する時点をこのフロー図の開始（ＳＴＡＲＴ）とする。ちなみに、汎用電源１０１が接続されていない状態（デフォルト状態）では、第１のスイッチ部１１０はＯＮ状態になっているものとする。制御部１１６は電源の受電後にまず、第１のスイッチ部（１１０）をＯＮ→ＯＦＦに変える（Ｓ７０１）。また、Ｓ７０１の処理の後で、制御部１１６は第２の検知部１０７からの信号の有無を判別する（Ｓ７０２）。制御部１１６が第２の検知部１０７からの信号を検知した場合（Ｓ７０２においてＹＥＳ）、制御部１１６は２段階クラス検出信号の有無を確認する（Ｓ７０３）。制御部１１６が２段階クラス検出信号を検知した場合（Ｓ７０３においてＹＥＳ）、突入電流を防止するために８０ｍｓｅｃの遅延時間だけ待ってからスイッチ切り替えを実施する遅延処理を行う（Ｓ７０４）。また、制御部１１６が２段階クラス検出信号を検知しなかった場合（Ｓ７０３においてＮＯ）、制御部１１６はＬＬＤＰデータ通信を使用したネゴシエーションの完了を待機する状態となる（Ｓ７０５）。８０ｍｓｅｃのスイッチ切り替え遅延処理（Ｓ７０４）及び、ＬＬＤＰデータ通信を使用したネゴシエーション（Ｓ７０５）の完了後は、制御部１１６が第１のスイッチ部１１０をＯＦＦからＯＮにする（Ｓ７０６）。
【００５０】
これにより、ＰＳＥ電源１０２は第１の負荷部１１８に電源供給を開始する。また、Ｓ７０６の処理の後で、制御部１１６は第１の検知部１１４及び第２の検知部１０７からの信号の有無を判別する（Ｓ７０７）。Ｓ７０６の処理の後でＰＳＥ電源１０２が切断された場合、すなわち第２の検知部１０７からの通知が消滅した場合（Ｓ７０７においてＹＥＳ）、制御部１１６は第１のスイッチ部１１０をＯＮからＯＦＦにする（Ｓ７０８）。Ｓ７０８の処理を行った後は再びＳ７０２に示す判別処理を行い、以降は連続するフローにしたがって動作する。また、Ｓ７０６の処理の後で汎用電源１０１が切断された場合、すなわち第１の検知部１１４からの通知が消滅した場合（Ｓ７０７においてＹＥＳ）は、制御部１１６への電源供給が途絶えている状態である。この状態は図２のＳ２１０を表しており、汎用電源１０１が接続されていない状態（デフォルト状態）で、第１のスイッチ部１１０はＯＮ状態を継続する。これにより、制御部の制御フローは終了（ＥＮＤ）とする。
【００５１】
以上に示す制御部１１６の処理により、ＰＳＥが行うネゴシエーションの種別によって第１のスイッチ部１１０の切り替えタイミングを可変させることが可能になっている。
【００５２】
図８には、図２のＳ２０１→Ｓ２０２→Ｓ２０３→Ｓ２０４→Ｓ２０２の状態遷移における、電源切り替えの様子を（Ａ）（Ｂ）（Ｃ）（Ｄ）の４つのグラフで示す。（Ａ）のグラフでは、制御部１１６の出力信号があればＨｉｇｈ、出力信号がなければＬｏｗの表記で示す。（Ｂ）のグラフでは、制御部１１６の信号に付随する、第１のスイッチ部１１０の動作状態を示す。（Ｃ）のグラフでは、縦軸に絶縁型電圧変換部１０６の出力電圧（破線）及び逆流防止用ダイオード１１５への入力電圧（実線）を示している。（Ｄ）のグラフでは、縦軸に第１の負荷部１１８への供給電圧を示している。
【００５３】
また、この４つのグラフのいずれも横軸が時間ｔを表している。各グラフのＴ＝０では両電源が未接続の状態となっている。ｔ＝Ｔ０は汎用電源１０１が接続されたタイミングを示している。すなわち、０＜ｔ＜Ｔ０の期間は図２におけるＳ２０１の状態を表している。また、ｔ＝Ｔ１はＰＳＥ電源１０２が接続され、ネゴシエーションが開始するタイミングを示している。すなわち、Ｔ０＜ｔ＜Ｔ１の期間は図２におけるＳ２０２の状態を表している。また、ｔ＝Ｔ２はネゴシエーションの完了タイミングを示している。すなわち、Ｔ１＜ｔ＜Ｔ２の期間は図２におけるＳ２０３の状態を表している。また、ｔ＝Ｔ３はＰＳＥ電源１０２が切断されたタイミングを示している。すなわち、Ｔ２＜ｔ＜Ｔ３の期間は図２におけるＳ２０４の状態を表しており、ｔ＞Ｔ３の期間は図２におけるＳ２０２の状態を表している。
【００５４】
Ｓ２０１の状態では、電源がいずれも供給されていないために、（Ａ）制御部１１６の出力信号はＬＯとなり、（Ｂ）第１のスイッチ１１０はＯＮ状態、（Ｃ）それぞれの電圧は０Ｖ、（Ｄ）第１の負荷部（１１８）への供給電圧も０Ｖとなる。
【００５５】
次に、Ｓ２０２の状態では、汎用電源１０１より１２Ｖが供給されたため、（Ａ）制御部１１６の出力信号はＨｉとなり、（Ｂ）第１のスイッチ１１０はＯＦＦ状態となる。また、（Ｃ）逆流防止用ダイオード１１５への入力電圧は１２Ｖを示し、（Ｄ）負荷部Ａへの供給電圧は約１２Ｖとなる。
【００５６】
次に、Ｓ２０３の状態では、ＰＳＥ電源１０２が接続されネゴシエーションを行っているため、（Ａ）制御部１１６の出力信号はＨｉのままであり、（Ｂ）第１のスイッチ１１０はＯＦＦ状態となる。また、（Ｃ）絶縁型電圧変換部１０６の出力電圧はこの期間に０Ｖから１５Ｖに変化し、逆流防止用ダイオード１１５への入力電圧は１２Ｖから変わらない。また、（Ｄ）第１の負荷部（１１８）への供給電圧は約１２Ｖから変わらない。
【００５７】
次に、Ｓ２０４の状態では、ネゴシエーションが完了しているため、（Ａ）制御部１１６の出力信号はＯＦＦとなり、（Ｂ）第１のスイッチ１１０はＯＮ状態となる。また、（Ｃ）それぞれの電圧は不変であるが、（Ｄ）第１の負荷部（１１８）への供給電圧は１５Ｖとなる。
【００５８】
最後のＳ２０２の状態では、汎用電源１０１より１２Ｖが供給されるため、（Ａ）制御部１１６の出力信号はＨｉとなり、（Ｂ）第１のスイッチ１１０はＯＦＦ状態となる。また、（Ｃ）絶縁型電圧変換部１０６の出力電圧は１５Ｖから０Ｖに変化し、逆流防止用ダイオード１１５への入力電圧は１２Ｖを示す。また、（Ｄ）負荷部Ａへの供給電圧は約１２Ｖとなる。
【００５９】
以上の説明のとおり、図２のＳ２０１の状態からＰＳＥ電源１０２が接続された場合、第１の負荷部１１８への給電停止をすることなく、電源の切り替えを行うことができる。また、Ｓ２０４の状態からＰＳＥ電源１０２が切断された場合にも同様に、第１の負荷部１１８への給電停止をすることなく、電源の切り替えを行うことができる。
【００６０】
＜第２の実施形態＞
第２の実施形態では、図９に示すように、図１を用いて説明した受電装置１０４の各構成に加えて、受電装置１０４が第２のスイッチ部１１９を有し、ＣＰＵ１１７が制御部１１６の機能を持つ場合について説明する。尚、第２の実施形態の電源装置の主な構成は、第１の実施形態における図１に示すものと同様であるため、説明は省略する。
【００６１】
第２のスイッチ部１１９は第１のスイッチ部１１０と連動してＯＮとＯＦＦの切り替えが行われる。第１のスイッチ部１１０がＯＮの時、第２のスイッチ部１１９はＯＦＦとなり、第１のスイッチ部１１０がＯＦＦの時、第２のスイッチ部１１９はＯＮとなる。
【００６２】
例えば、図５で示したような汎用電源１０１とＰＳＥ電源１０２の両方が接続されている場合では、上述したとおり第１のスイッチ部１１０はＯＮである。この時第２のスイッチ部１１９がＯＦＦとなることで、第２の負荷部１０９に発生する電力消費を無くし、電力効率の向上を実現することができる。
【００６３】
また、図４のような接続状態で、ＰＳＥ電源１０２が遅延処理およびＬＬＤＰによるネゴシエーション処理の実施中は、上述したとおり第１のスイッチ部１１０はＯＦＦとなっているが、この時は第２のスイッチ部１１９がＯＮとなる。これにより、ＰＳＥ電源１０２は第２の負荷部１０９に電源供給を行うことができ、第１の負荷部１１８への供給待機状態となる。上記の処理の完了後は第１のスイッチ部１１０はＯＮとなるが、これに連動して第２のスイッチ部１１９はＯＦＦとなる。このような構成をとることで、常時最小負荷電力を消費するのではなく、ＰＳＥ電源１０２を待機させる場合にのみ消費することが出来るので電力効率の向上を実現する。
【００６４】
また、第２の実施形態では、第１の実施形態において制御部１１６が受信していた信号を、ＣＰＵ１１７が代わりに受信する。また、第１のスイッチ部の切り替えはＣＰＵからの出力信号を用いる。このような構成をとることで、制御部１１６で消費していた電力を削減することが出来るので電力効率の向上を実現する。
【００６５】
ここまで本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【００６６】
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
2019083663.tif 000003
【図２】
2019083663.tif 000004
【図３】
2019083663.tif 000005
【図４】
2019083663.tif 000006
【図５】
2019083663.tif 000007
【図６】
2019083663.tif 000008
【図７】
2019083663.tif 000009
【図８】
2019083663.tif 000010
【図９】
2019083663.tif 000011