(57)【要約】 【課題】  高調波の発生を抑制し電圧歪を低減するワンパルス駆動を実現する。【解決手段】  実施形態による制御装置は、多段変換器１０の変調率を演算する変調率演算部２１と、変調率に対応する、第１アーム３Ｐの単位変換器１Ｐ１〜１Ｐｎの上側素子Ｓ１を駆動するゲート信号の位相シフト量を生成する位相シフト量生成部２２と、オンパルス幅とオフパルス幅とが同一であり、オンパルス幅の中心が出力電圧指令の位相に対して前記位相シフト量進んだ段数の第１ゲート信号と、オンパルス幅の中心が出力電圧指令の位相に対して前記位相シフト量遅れた第１ゲート信号と同数の第２ゲート信号と、を生成し、第１ゲート信号と第２ゲート信号とを第１アーム３Ｐの複数の単位変換器１Ｐ１〜１Ｐｎの上側素子Ｓ１のゲート信号とするゲート信号生成部２３と、を備える。【選択図】図１
2019216509.tif 000002
【特許請求の範囲】
【請求項１】
上側素子と、前記上側素子と直列に接続した下側素子と、前記上側素子と前記下側素子とに並列に接続したキャパシタと、を備えた単位変換器を複数直列接続した構成をそれぞれ備えた第１アームおよび第２アームを備え、前記第１アームの一端が高電位側の直流端子と電気的に接続し、他端が交流端子と第１リアクトルを介し電気的に接続し、前記第２アームの一端が低電位側の直流端子と電気的に接続し、他端が前記交流端子と第２リアクトルを介し電気的に接続した多段変換器を制御する制御装置であって、
前記多段変換器の出力電圧指令と、前記高電位側の直流端子と前記低電位側の直流端子との間の電圧と、を用いて変調率を演算する変調率演算部と、
前記変調率に基づいて、複数の前記単位変換器の前記上側素子を駆動するゲート信号の複数の位相シフト量を生成する位相シフト量生成部と、
出力電圧基本波周波数で複数の前記単位変換器を駆動する信号であって、オンパルス幅とオフパルス幅とが同一であり、オンパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量進んだ第１ゲート信号と、オンパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量遅れた前記第１ゲート信号と同数の第２ゲート信号とを生成し、前記第１ゲート信号と前記第２ゲート信号とを前記第１アームの複数の前記単位変換器の前記上側素子のゲート信号とするゲート信号生成部と、を備え、
前記第１アームと前記第２アームとのそれぞれは、偶数の前記単位変換器を備え、
前記位相シフト量はゼロより大きく１８０°未満である、多段変換器の制御装置。
【請求項２】
複数の前記位相シフト量は、前記多段変換器の基本波振幅を制約条件として、所定次数の高調波の和が最小となる組み合わせである、請求項１記載の多段変換器の制御装置。
【請求項３】
Ｎ段の前記単位変換器をそれぞれ備えた前記第１アームおよび前記第２アームを含む前記多段変換器を制御する制御装置であって、
複数の前記位相シフト量は、基本波振幅の方程式と、高調波振幅をゼロとするＮ／２−１の方程式との連立方程式を満たす組み合わせである、請求項１記載の多段変換器の制御装置。
【請求項４】
前記ゲート信号生成部は、複数の前記単位変換器それぞれの前記上側素子のオンパルスを調整して、前記第１アームと前記第２アームとに共通して流れる循環電流を制御する、請求項１乃至請求項３のいずれか１項記載の多段変換器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、多段変換器の制御装置に関する。
【背景技術】
【０００２】
インバータに代表される半導体電力変換器の大容量手法として、複数台の電力変換器出力を直列接続し高電圧を得る手法がある。これは多段変換器やＭＭＣ（Modular Multilevel Converter）と呼ばれる系統連系変換器や電動機駆動用変換器等の主に大容量変換器に応用されている。
【０００３】
多段変換器は、それぞれキャパシタや整流器等の直流電源を有した単位変換器の出力を多直列接続する回路構成により複数レベルの電圧出力が得られるという特徴を持つ。このような特徴から複数ステップの電圧出力が得られ正弦波に近い出力を直接得ることができる。変換器段数が増えるほどにそのステップ数は増加することから、変換器段数が多い場合は、各スイッチング素子をＰＷＭのような高速スイッチングせずに出力電圧基本波周波数で駆動するワンパルス駆動で歪の少ない出力電圧が得られる。ワンパルス駆動ではＰＷＭと比較しスイッチング周波数を抑制できるため毎スイッチング発生するスイッチング損失を低減でき、変換器損失の低減、冷却器の削減効果が期待することができる。
【０００４】
多段変換器を動作させるには、単位電力変換器を単体の変換器と同じように三角波キャリア比較等でＰＷＭ変調を行い動作させることが可能だが、ワンパルス変調を行う場合は従来のキャリア比較で動作させることが困難である。そこで、単位変換器としてＨブリッジを用いた多直列変換器のワンパルス変調法が提案されている。
【０００５】
この方式では多段変換器の出力電圧指令と、正と負とに変換器段数と同一個数の電圧ステップを持つ閾値と比較し、指令と閾値が交差する点で各変換器をスイッチングすることでワンパルス変調を実現する方式である。指令と閾値とを比較するシンプルな構成のため容易にワンパルス制御が実装できる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】児山  裕史, 長谷川  隆太,  新井  卓郎「デルタ結線モジュラー・マルチレベルＳＴＡＴＣＯＭの１パルス制御」,電学論Ｄ,Ｖｏｌ.１３７  Ｎｏ．３  ｐｐ.２４６−２５５（２０１７）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、出力電圧指令の大きさに応じて電圧出力する変換器段数が変化するため、出力電圧が小さいときには電圧出力する変換器の段数が少なくなり、変換器利用率が低下する。また、電圧を出力しない変換器は、スイッチングを行わずバイパス状態となるため、出力電圧が小さい領域では出力段数低下に伴い低次高調波が増加し、電圧歪が増加することがあった。
【０００８】
本発明の実施形態は上記事情を鑑みて成されたものであって、高調波の発生を抑制し、電圧歪を低減するワンパルス駆動を実現可能な多段変換器の制御装置を提供する。
【課題を解決するための手段】
【０００９】
実施形態による多段変換器の制御装置は、上側素子と、前記上側素子と直列に接続した下側素子と、前記上側素子と前記下側素子とに並列に接続したキャパシタと、を備えたチョッパセルを複数直列接続した構成をそれぞれ備えた第１アームおよび第２アームを備え、前記第１アームの一端が高電位側の直流端子と電気的に接続し、他端が第１リアクトルを介し交流端子と電気的に接続し、前記第２アームの一端が低電位側の直流端子と電気的に接続し、他端が前記交流端子と第２リアクトルを介し電気的に接続した多段変換器を制御する制御装置であって、前記多段変換器の出力電圧指令と、前記高電位側の直流端子と前記低電位側の直流端子との間の電圧と、を用いて変調率を演算する変調率演算部と、前記変調率に基づいて、複数の前記チョッパセルの前記上側素子を駆動するゲート信号の複数の位相シフト量を生成する位相シフト量生成部と、出力電圧基本波周波数で複数の前記単位変換器を駆動する信号であって、オンパルス幅とオフパルス幅とが同一であり、オンパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量進んだ第１ゲート信号と、オンパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量遅れた前記第１ゲート信号と同数の第２ゲート信号とを生成し、前記第１ゲート信号と前記第２ゲート信号とを前記第１アームの複数の前記チョッパセルの前記上側素子のゲート信号とするゲート信号生成部と、を備え、前記第１アームと前記第２アームとのそれぞれは、偶数の前記チョッパセルを備え、前記位相シフト量はゼロより大きく１８０°未満である。
【図面の簡単な説明】
【００１０】
【図１】図１は、一実施形態の多段変換器の制御装置を概略的に示す図である。
【図２】図２は、変調率と位相シフト量との関係の一例を示す図である。
【図３】図３は、上アームのチョッパセルの上側の半導体素子のゲート信号と上アームの出力電圧との一例を示す図である。
【図４】図４は、下アームのチョッパセルの上側の半導体素子のゲート信号と下アームの出力電圧との一例を示す図である。
【図５】図５は、単一相のＭＭＣ回路における循環電流の制御の一例について説明するための図である。
【発明を実施するための形態】
【００１１】
以下、実施形態の多段変換器の制御装置について、図面を参照して説明する。
図１は、第１実施形態の多段変換器の制御装置を概略的に示す図である。
本実施形態の制御装置は、例えば、半導体素子とコンデンサとを備えたチョッパセルを単位変換器とした多段変換器１０の動作を制御する制御装置である。
【００１２】
多段変換器１０は、直流電源（図示せず）と交流負荷との間に介在し、直流電力を三相交流電力に変換して交流負荷に供給もしくは三相交流電力を直流電力に変換して直流部へ電力供給が可能である。多段変換器１０は、直流電源と接続する直流端子Ｐ、Ｎと、交流ラインＵＬ、ＶＬ、ＷＬを介して交流負荷と電気的に接続する交流端子Ｕ、Ｖ、Ｗと、直流電源に対して並列に接続した３つのレグ４と、電圧センサＳＶと、を備えている。３つのレグ４のそれぞれは、上アーム（第１アーム）３Ｐと下アーム（第２アーム）３Ｎとを備えている。
【００１３】
上アーム３Ｐのそれぞれは、高電位側の直流端子Ｐと電気的に接続した高電位側の直流リンクＰＬと、３つの交流ラインＵＬ、ＶＬ、ＷＬのいずれかとの間に電気的に接続している。下アーム３Ｎは、低電位側の直流端子Ｎと電気的に接続した低電位側の直流リンクＮＬと、３つの交流ラインＵＬ、ＶＬ、ＷＬのいずれかとの間に電気的に接続している。上アーム３Ｐと下アーム３Ｎとのそれぞれは、複数のチョッパセル１とバッファリアクトル２とを備えている。
【００１４】
本実施形態では、上アーム３Ｐにおいて、ｎ段のチョッパセル１Ｐ１〜１Ｐｎが電気的に直列に接続し、バッファリアクトル（第１リアクトル）２Ｐがチョッパセル１Ｐ１〜１Ｐｎと交流ラインＵＬ、ＶＬ、ＷＬとの間に電気的に接続している。
【００１５】
下アーム３Ｎにおいて、ｎ段のチョッパセル１Ｎ１〜１Ｎｎが直列に接続し、バッファリアクトル（第２リアクトル）２Ｎがチョッパセル１Ｎ１〜１Ｎｎと交流ラインＵＬ、ＶＬ、ＷＬとの間に電気的に接続している。
なお、ｎは偶数の正の整数であって、上アーム３Ｐと下アーム３Ｎとは、少なくとも２段のチョッパセル回路を直列接続した構成であればよく、段数の上限を特に設ける必要はない。
【００１６】
以下の説明おいて、上アーム３Ｐと下アーム３Ｎとのそれぞれにおいて、交流ラインＵＬ、ＶＬ、ＷＬと接続したチョッパセルを１段目とし、直流リンクＰＬ、ＮＬと接続したチョッパセルをｎ段目とし、直列に接続したｎ段の単位変換器が並んだ順に１段目、２段目、…ｎ段目と称する。
【００１７】
チョッパセル１Ｐ１〜１Ｐｎ、１Ｎ１〜１Ｎｎは、それぞれ同じ構成である。チョッパセル１Ｐ１〜１Ｐｎ、１Ｎ１〜１Ｎｎそれぞれは、２つの半導体素子Ｓ１、Ｓ２と、キャパシタＣＰ１〜ＣＰｎ、ＣＮ１〜ＣＮｎと、を備えている。チョッパセル１Ｐ１〜１Ｐｎ、１Ｎ１〜１Ｎｎそれぞれにおいて、２つの半導体素子Ｓ１、Ｓ２は直列に接続し、キャパシタＣＰ１〜ＣＰｎ、ＣＮ１〜ＣＮｎは、２つの半導体素子Ｓ１、Ｓ２と並列に接続している。
【００１８】
また、チョッパセル１Ｐ１〜１Ｐｎ、１Ｎ１〜１Ｎｎは、キャパシタＣＰ１〜ＣＰｎ、ＣＮ１〜ＣＮｎの電圧ＶＣＰ１〜ＶＣＰｎ、ＶＣＮ１〜ＶＣＮｎおよび直流電圧ＶＤＣを検出する少なくとも１つの電圧センサ（図示せず）を備え、キャパシタＣＰ１〜ＣＰｎ、ＣＮ１〜ＣＮｎの電圧ＶＣＰ１〜ＶＣＰｎ、ＶＣＮ１〜ＶＣＮｎおよび直流電圧ＶＤＣの検出値を制御装置２０へ供給するように構成されてもよい。
【００１９】
２つの半導体素子Ｓ１、Ｓ２は、それぞれ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（半導体電界効果トランジスタ：metal-oxide semiconductor field-effect transistor）などの半導体スイッチにダイオードを逆並列接続した構成、若しくは、ＭＯＳＦＥＴ（半導体電界効果トランジスタ：metal-oxide semiconductor field-effect transistor）を備える。
【００２０】
チョッパセル１Ｐ１〜１Ｐｎ、１Ｎ１〜１Ｎｎそれぞれにおいて、半導体素子（上側素子）Ｓ１と半導体素子（下側素子）Ｓ２とはそれぞれ反転動作をし、半導体素子Ｓ１がオンしているときに半導体素子Ｓ２はオフ動作となる。ただし、半導体素子Ｓ１と半導体素子Ｓ２との短絡を防止するため、半導体素子Ｓ１と半導体素子Ｓ２との両方をオフにするデットタイム期間を設けるときには、半導体素子Ｓ１と半導体素子Ｓ２とが同時にオフとなるようにデットタイム期間が設けられる。
電圧センサＳＶは、高電位側の直流リンクＰＬと低電位側の直流リンクＮＬとの間の電圧（直流電源電圧）ＶＰＮを検出し、検出値を制御装置２０へ出力する。
【００２１】
制御装置２０は、変調率演算部２１と、位相シフト量生成部２２と、ゲート信号生成部２３と、を備えている。
本実施形態では、制御装置２０は多段変換器１０をワンパルス駆動にて動作させる。ワンパルス駆動では、チョッパセル１Ｐ１〜１Ｐｎ、１Ｎ１〜１Ｎｎの半導体素子Ｓ１、Ｓ２を出力電圧基本波周波数にて駆動する。ワンパルス駆動ではＰＷＭ駆動と比較しスイッチング周波数を抑制できるためスイッチングするときに発生する損失を低減することができ、変換器損失の低減、冷却器の削減効果が期待できる。
【００２２】
制御装置２０は、チョッパセル１Ｐ１〜１Ｐｎ、１Ｎ１〜１Ｎｎの半導体素子Ｓ１、Ｓ２を、オンとオフとの時間幅が同一（Ｄｕｔｙ５０％）であるスイッチングパルス（ゲート信号）で駆動し、そのゲート信号の位相を上アーム３Ｐのチョッパセル１Ｐ１〜１Ｐｎ間、下アーム３Ｎのチョッパセル１Ｎ１〜１Ｎｎ間で調整することにより出力電圧を調整する。
【００２３】
具体的には、制御装置２０は、多段変換器１０全体の出力電圧位相（０°の位置）に対して位相シフト量進ませた信号と、位相シフト量遅らせた信号とが同数となるように、上アーム３Ｐの複数のチョッパセル１Ｐ１〜１Ｐｎの上側（高電位側）の半導体素子Ｓ１を駆動する複数のゲート信号の位相を調整する。
【００２４】
このとき、位相調整量（位相シフト量）は、出力電圧位相（０°の位置）に対して位相シフト量進ませた信号のオンパルス幅の中心と、遅らせた信号のオンパルス幅の中心とが、出力電圧に対して進み遅れ同一位相量（０°に対して対称な波形）になるよう位相操作を行う。
【００２５】
また、制御装置２０は、下アーム３Ｎの複数のチョッパセル１Ｎ１〜１Ｎｎの上側の半導体素子Ｓ１を駆動する複数のゲート信号は、上アーム３Ｐの複数のチョッパセル１Ｐ１〜１Ｐｎの上側の半導体素子Ｓ１を駆動するゲート信号の位相を１８０°ずらしたものとする。
【００２６】
すなわち、制御装置２０は、多段変換器１０全体の出力電圧位相（０°の位置）に対して位相シフト量進ませた信号と、位相シフト量遅らせた信号とが同数となるように、下アーム３Ｎの複数のチョッパセル１Ｎ１〜１Ｎｎの上側（高電位側）の半導体素子Ｓ１を駆動する複数のゲート信号の位相を調整する。
【００２７】
変調率演算部２１は、直流電源電圧ＶＰＮと、電圧指令値Ｖ＊とを用いて、変調率Ｍを演算する。変調率演算部２１にて演算された変調率Ｍは、位相シフト量生成部２２に入力される。変調率演算部２１は、例えば下記（１）式を用いて、上アーム３Ｐ変調率Ｍを演算する。
【００２８】
ここでは、各段の直流電源電圧ＶＰＮと出力基本波振幅Ｖ１との比を変調率Ｍとして下記（１）式の通り定義する。
Ｍ＝（２＊Ｖ１）／（Ｎ＊ＶＤＣ）                      （１）
ただし、Ｎはアーム内のチョッパ段数、ＶＤＣは各チョッパの直流電圧とする。
【００２９】
位相シフト量生成部２２は、入力された変調率Ｍに対応する位相シフト量α１〜αn/2を出力する。なお、以下では、上アーム３Ｐが８段のチョッパセル１Ｐ１〜１Ｐ８を備える場合について説明する。この場合、４つのチョッパセルの位相を進ませて、４つのチョッパセルの位相を遅らせて、４つの進み量と４つの遅れ量との絶対値が等しいものとすると、位相シフト量生成部２２は、４つの位相シフト量α１〜α４を出力する。
【００３０】
絶対値が等しい進み量と遅れ量とにより位相をシフトしたときの位相シフト量αｎと、多段変換器の出力電圧の基本波振幅との関係を次式に示す。ただし、ＶＤＣは、各チョッパセルの直流電圧であり、ここでは複数のチョッパセルの直流電圧は等しいものと仮定する。
８段構成の上アーム３Ｐの場合の基本波振幅量は下記（２）式で表される。なお、ｍは上アーム３Ｐを構成するチョッパセルの段数の１／２となる。
【数１】
2019216509.tif 000003
上記（２）式より、所望の出力電圧振幅Ｖ１を得るための位相シフト量α１〜α４の組み合わせは無数にあることが分かる。
【００３１】
また、ｋ次の高調波電圧は下記（３）式により求められる。
【数２】
2019216509.tif 000004
上記（３）式で得られるｋ次の高調波から、制約条件とする所望の基本波Ｖ１を満たすαの組み合わせの中から、高調波電圧の総和もしくは特定次高調波、電圧から電流を算出し高調波電流の総和もしくは特定次高調波が最小になる等の評価関数からαを選択してもよい。
例えば、各アーム８段の場合、出力電圧基本波と、３次、５次、７次の３（＝Ｎ／２−１）つの高調波に関する式を用いた４つの方程式の連立方程式によれば、４つの位相シフト量α１〜α４を連立方程式から求めることができる。
例えば下記式のように、基本波振幅と、３次高調波振幅と、５次高調波振幅と、７次高調波振幅とをそれぞれゼロとする方程式を用いた下記連立方程式により、４つの位相シフト量α１〜α４を算出することができる。
【数３】
2019216509.tif 000005
【００３２】
図２は、変調率と位相シフト量との関係の一例を示す図である。なお、ここでは、位相シフト量α１〜α４はα１＜α２＜α３＜α４であるものとしている。ここでは、高調波電流の総和（３次〜３９次高調波の和）が最小となるαの組み合わせを求めた結果の一例を示している。
【００３３】
例えば、図２の変調率Ｍと位相シフト量α１〜α４との関係は、変調率Ｍ（若しくは出力電圧振幅Ｖ１）を制約条件として、それを満たす位相シフト量α１〜α４の複数の組み合わせの中から高調波量が最小になる位相シフト量α１〜α４を最適化アルゴリズムで抽出した値である。また、非線形連立方程式の解から位相シフト量α１〜α４を算出することも可能である。なお、本実施形態では、位相シフト量α１〜α４はゼロより大きく１８０°未満の範囲とする。
【００３４】
位相シフト量生成部２２は、上記（３）式および（４）式を用いて予め演算された位相シフト量α１〜α４を利用して、例えば、変調率Ｍに対応する位相シフト量α１〜α４のテーブルを備えていてもよい。
【００３５】
ゲート信号生成部２３は、位相シフト量生成部２２から位相シフト量α１〜α４を受信し、上アーム３Ｐの８つのチョッパセル１Ｐ１〜１Ｐ８に供給されるゲート信号と、下アーム３Ｎのチョッパセル１Ｎ１〜１Ｎ８に供給されるゲート信号とを生成する。本実施形態では、ゲート信号のオン時間とオフ時間とは等しく（Ｄｕｔｙ５０％であり）、それぞれ位相が１８０°の期間とする。
【００３６】
図３は、上アームのチョッパセルの上側の半導体素子のゲート信号と上アームの出力電圧との一例を示す図である。
ゲート信号生成部２３は、上アーム３Ｐのチョッパセル１Ｐ１〜１Ｐ８の８つの上側の半導体素子Ｓ１のゲート信号のうち、４つゲート信号（第１ゲート信号）をオンパルス幅の中心が電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４遅らせた信号とし、４つのゲート信号（第２ゲート信号）をオンパルス幅の中心が電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４進ませた信号とする。
【００３７】
上記のように、ゲート信号生成部２３は、電圧指令の位相を基準として位相シフト量α１〜α４の位相を調整して、上アーム３Ｐのチョッパセル１Ｐ１〜１Ｐ８の８つの上側の半導体素子Ｓ１のゲート信号を生成する。ゲート信号生成部２３は、チョッパセル１Ｐ１〜１Ｐ８の８つの上側の半導体素子Ｓ１のゲート信号を反転して、下側の半導体素子Ｓ２の８つのゲート信号を生成し、上アーム３Ｐのチョッパセル１Ｐ１〜１Ｐ８へ供給する１６のゲート信号を生成する。
【００３８】
ゲート信号生成部２３は、上アーム３Ｐのチョッパセル１Ｐ１〜１Ｐ８それぞれにおいて、上側の半導体素子Ｓ１と下側の半導体素子Ｓ２とに互いに反転した関係のゲート信号が供給されるように、生成したゲート信号を複数のチョッパセル１Ｐ１〜１Ｐ８へ出力する。なお、本実施形態では、ゲート信号生成部２３は、図３に示す８つのゲート信号を、チョッパセル１Ｐ１〜１Ｐ８のいずれに割り当ててもよい。
【００３９】
図４は、下アームのチョッパセルの上側の半導体素子のゲート信号と下アームの出力電圧との一例を示す図である。
ゲート信号生成部２３は、図３に示す上アーム３Ｐの８つのチョッパセル１Ｐ１〜１Ｐ８の上側の半導体素子Ｓ１の８つのゲート信号を反転して、下アーム３Ｎの８つのチョッパセル１Ｎ１〜１Ｎ８の上側の半導体素子Ｓ１を駆動するゲート信号を生成する。
すなわち、下アーム３Ｎのチョッパセル１Ｎ１〜１Ｎ８の８つの上側の半導体素子Ｓ１のゲート信号のうち、４つゲート信号はオフパルス幅の中心を電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４遅らせたものであり、４つのゲート信号はオフパルス幅の中心を電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４進ませたものである。
【００４０】
ゲート信号生成部２３は、チョッパセル１Ｎ１〜１Ｎ８の８つの上側の半導体素子Ｓ１のゲート信号を反転して、下側の半導体素子Ｓ２の８つのゲート信号を生成し、下アーム３Ｎのチョッパセル１Ｐ１〜１Ｐ８へ供給する１６のゲート信号とする。
ゲート信号生成部２３は、下アーム３Ｎのチョッパセル１Ｎ１〜１Ｎ８それぞれにおいて、上側の半導体素子Ｓ１と下側の半導体素子Ｓ２とに互いに反転した関係のゲート信号が供給されるように、生成したゲート信号をチョッパセル１Ｎ１〜１Ｎ８へ出力する。なお、本実施形態では、ゲート信号生成部２３は、図４に示す８つのゲート信号を、チョッパセル１Ｎ１〜１Ｎ８のいずれに割り当ててもよい。
【００４１】
上記のように、本実施形態では、上アーム３Ｐを構成するチョッパセル１Ｐ１〜１Ｐｎそれぞれについて、チョッパセル１Ｐ１〜１Ｐｎの上側の半導体素子Ｓ１の位相を出力電圧位相に対して進ませるチョッパセルと遅らせるチョッパセルとが同数となるように、各チョッパセル１Ｐ１〜１Ｐｎの上側の半導体素子のゲート信号の位相を調整している。
【００４２】
また、下アーム３Ｎを駆動するゲート信号は上アーム３Ｐを駆動するゲート信号を反転させたものであり、下アーム３Ｎを構成するチョッパセル１Ｎ１〜１Ｎｎそれぞれについて、チョッパセル１Ｎ１〜１Ｎｎの上側の半導体素子Ｓ１の位相を出力電圧位相に対して進ませるチョッパセルと遅らせるチョッパセルとが同数となる。
【００４３】
これにより、例えば多段変換器１０の変調率が変化しても全てのチョッパセル１Ｐ１〜１Ｐｎ、１Ｎ１〜１Ｎｎの半導体素子Ｓ１、Ｓ２がスイッチングし、各段のチョッパセルをワンパルス駆動にて動作させても、多段変換器１０の出力電圧の総和は疑似的にＰＷＭ変調のような波形となり、低次高調波の発生が抑制できる。
【００４４】
上記のように、本実施形態の多段変換器の制御装置によれば、出力電圧の大小にかかわらず全ての単位変換器を電圧出力に活用することができ、高調波の発生を抑制し、電圧歪を低減するワンパルス駆動を実現可能である。
【００４５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００４６】
例えば、上述の実施形態において、制御装置２０は、チョッパセル１Ｐ１〜１Ｐ８それぞれの上側半導体素子Ｓ１のゲート信号のオンパルス幅を調整することにより、上アーム電圧ＶＰの直流電圧成分を調整し、上アームと下アームとに共通して流れる循環電流ｉcirを制御することができる。
【００４７】
ここで多直列チョッパから構成される上アーム（第１アーム）の電流をｉＰ、下アーム（第２アーム）の電流をｉＮとすると循環電流ｉｃｉｒは次式で表せる。
ｉｃｉｒ＝（１／２）＊（ｉＰ＋ｉＮ）  
ただしｉＰは直流端子Ｐから交流端子方向へ流れる向きを正とし、ｉＮは交流端子から直流端子Ｎへ流れる向きを正とする。
循環電流ｉｃｉｒは直流端子ＰＮに対して各相の上下アーム間に共通して流れる電流成分と定義するため、各相それぞれ個別に循環電流ｉｃｉｒが流れる。そこで、循環電流の制御については、単一の相について説明する。
【００４８】
図５は、単一相のＭＭＣ回路における循環電流の制御の一例について説明するための図である。
図５に単一相のＭＭＣ等価回路を示す。なお、ここで示す等価回路では、第１アームおよび第２アームを上下アーム電圧ＶＰ、ＶＮとして、電圧源として置き換えている。
上下アームのそれぞれは、Ｄｕｔｙ５０％のゲート信号にて駆動されたチョッパセルを多直列接続して構成されるため、上下アームの電圧ＶＰ、ＶＮには次式で示される直流電圧成分ＶＰＤＣ、ＶＮＤＣがそれぞれ含まれる。
ＶＰＤＣ＝ＶＮＤＣ＝０．５＊Ｎ＊ＶＤＣ
ただし、Ｎはアーム内のチョッパ段数、ＶＤＣは各チョッパの直流電圧を示す。
【００４９】
また、上下アームの電圧ＶＰ、ＶＮには、上記直流電圧成分ＶＰＤＣ、ＶＮＤＣに加えて、前述した変調率に応じた交流電圧成分が含まれるが、上アームの交流成分については出力電圧指令と同位相であり、下アームの交流電圧成分については逆位相となる。
そこで、循環電流ｉｃｉｒに着目した図５の直流端子ＰＮと上下アームを介した閉回路について考えると、上下アームに含まれる交流電圧成分は逆位相となりそれぞれ打消し合うため、循環電流ｉｃｉｒに対して影響する電圧成分は、直流端子間電圧ＶＰＮと直流電圧成分ＶＰＤＣおよび直流電圧成分ＶＮＤＣとなることがわかる。よって循環電流ｉｃｉｒは次式で示される。
ｉｃｉｒ＝（ＶＰＮ−（ＶＰＤＣ＋ＶＮＤＣ））／ｓ２ｌ
ここでsはラプラス演算子、lはバッファリアクトルインダクタンス値とする。
【００５０】
上記の式の通り、循環電流ｉｃｉｒは上下アームそれぞれに設置する２つのバッファリアクトルに印加される電圧となる直流端子間電圧ＶＰＮと上アーム直流電圧成分および下アーム直流電圧成分の差の積分となることがわかる。
そのためＶＰＮに対して上下アームの直流電圧成分ＶＰＤＣおよび直流電圧成分ＶＮＤＣの量を操作することで循環電流ｉｃｉｒを制御できることになる。すなわち、制御装置２０は、循環電流検出値と循環電流指令との差分に応じてＰＩ補償器で得られる直流電圧操作量に応じて、上アームおよび下アームの各チョッパセルのゲート信号のＤｕｔｙを操作することで、電流制御が可能になる。
【００５１】
例えば、直流端子間電圧ＶＰＮがＮ＊ＶＤＣと等しい場合、制御装置２０は、上下アームの複数のチョッパセルのＤｕｔｙを５０％とすることで、直流電圧成分ＶＰＤＣおよび直流電圧成分ＶＮＤＣを０．５＊Ｎ＊ＶＤＣとすることができる。このとき、制御装置２０は、上下アームの直流電圧成分の和（ＶＰＤＣ＋ＶＮＤＣ）と直流端子間電圧ＶＰＮとが等しくなるように制御し、循環電流ｉｃｉｒの変化を抑制することができる。
一方、制御装置２０は、上下アームの複数のチョッパセルのＤｕｔｙを５０％より小さい値にして、上下アームの直流電圧成分の和（ＶＰＤＣ＋ＶＮＤＣ）よりも直流端子間電圧ＶＰＮを大きくして、循環電流ｉｃｉｒは上昇させることができる。
また、制御装置２０は、上下アームの複数のチョッパセルのＤｕｔｙを５０％よりも大きい値にして、上下アームの直流電圧成分の和（ＶＰＤＣ＋ＶＮＤＣ）の方が直流端子間電圧ＶＰＮよりも大きくなるように制御し、循環電流ｉｃｉｒを下降させることができる。以上のように、制御装置２０は、上下アームの複数のチョッパセルのＤｕｔｙを操作することで循環電流ｉｃｉｒを制御することができる。
【符号の説明】
【００５２】
１０…多段変換器、１Ｐ１〜１Ｐ８、１Ｎ１〜１Ｎ８…チョッパセル（単位変換器）、ＣＰ１〜ＣＰｎ…キャパシタ、Ｓ１…上側の半導体素子（上側素子）、Ｓ２…下側の半導体素子（下側素子）、２、２Ｐ、２Ｎ…バッファリアクトル、３…アーム、３Ｐ…上アーム（第１アーム）、３Ｎ…下アーム（第２アーム）、４…レグ、２０…制御装置、２１…変調率演算部、２２…位相シフト量生成部、２３…ゲート信号生成部、α１〜α４…位相シフト量、ＳＶ…電圧センサ、Ｐ…高電位側直流端子、Ｎ…低電位側直流端子、Ｕ、Ｖ、Ｗ…交流端子。
【図１】
2019216509.tif 000006
【図２】
2019216509.tif 000007
【図３】
2019216509.tif 000008
【図４】
2019216509.tif 000009
【図５】
2019216509.tif 000010