(57)【要約】【課題】マスクのアライメント回数を減らすことを目的とする。【解決手段】フルカラー画像を表示するための複数の画素ＰＸのそれぞれが複数色（赤Ｒ、緑Ｇ、青Ｂ）の副画素ＳＰＸから構成される。複数の画素ＰＸは同一色（赤Ｒ、緑Ｇ又は青Ｂ）の副画素群ＳＰＸを含む。複数色（赤Ｒ、緑Ｇ、青Ｂ）の副画素ＳＰＸのそれぞれがエレクトロルミネセンスによる発光を得るための多層構造を有する。複数色（赤Ｒ、緑Ｇ、青Ｂ）のそれぞれごとに、同一色（赤Ｒ、緑Ｇ又は青Ｂ）の副画素群ＳＰＸのそれぞれの多層構造の複数層を、精細マスク５８Ｒ（又は５８Ｇ，５８Ｂ）を使用した連続的複数回の蒸着によって、基板１０に形成する。精細マスク５８Ｒ（又は５８Ｇ，５８Ｂ）は、同一色（赤Ｒ、緑Ｇ又は青Ｂ）の副画素群ＳＰＸそれぞれに対応する複数の開口６０を有する。【選択図】図７
2019216021.tif 000002
【特許請求の範囲】
【請求項１】
フルカラー画像を表示するための複数の画素のそれぞれが複数色の副画素から構成され、前記複数の画素は同一色の副画素群を含み、前記複数色の副画素のそれぞれがエレクトロルミネセンスによる発光を得るための多層構造を有する表示装置の製造方法であって、
前記複数色のそれぞれごとに、前記同一色の副画素群のそれぞれの前記多層構造の複数層を、精細マスクを使用した連続的複数回の蒸着によって、基板に形成する工程を含み、
前記精細マスクは、前記同一色の副画素群それぞれに対応する複数の開口を有することを特徴とする表示装置の製造方法。
【請求項２】
請求項１に記載された表示装置の製造方法において、
前記連続的複数回の蒸着の前に、前記精細マスクを前記基板に対して位置合わせする工程をさらに含むことを特徴とする表示装置の製造方法。
【請求項３】
請求項１又は２に記載された表示装置の製造方法において、
前記複数色の副画素のそれぞれの前記多層構造の少なくとも１層を、全体マスクを使用した蒸着によって、一括して形成する工程をさらに含み、
前記全体マスクは、前記複数の画素を全体的に含む大きさの開口を有することを特徴とする表示装置の製造方法。
【請求項４】
請求項３に記載された表示装置の製造方法において、
前記全体マスクを使用した蒸着の前に、前記全体マスクを前記基板に対して位置合わせする工程をさらに含むことを特徴とする表示装置の製造方法。
【請求項５】
請求項４に記載された表示装置の製造方法において、
前記多層構造は、前記複数色の副画素のそれぞれごとに分離された画素電極と、前記複数色の副画素のために一体化した共通電極と、前記画素電極と前記共通電極の間に積層された複数のエレクトロルミネセンス層と、を含み、
前記複数のエレクトロルミネセンス層の２層以上を、前記連続的複数回の蒸着によって形成し、
前記共通電極を、前記全体マスクを使用した蒸着によって形成することを特徴とする表示装置の製造方法。
【請求項６】
請求項５に記載された表示装置の製造方法において、
前記複数のエレクトロルミネセンス層の他の少なくとも１層を、前記全体マスクを使用した蒸着によって形成することを特徴とする表示装置の製造方法。
【請求項７】
請求項５又は６に記載された表示装置の製造方法において、
前記多層構造は、前記共通電極の上に、段階的に屈折率を変化させて光取出し効率を向上させるための複数の光学調整層をさらに含み、
前記複数の光学調整層の２層以上を、前記連続的複数回の蒸着によって形成することを特徴とする表示装置の製造方法。
【請求項８】
請求項７に記載された表示装置の製造方法において、
前記複数の光学調整層の他の少なくとも１層を、前記全体マスクを使用した蒸着によって形成することを特徴とする表示装置の製造方法。
【請求項９】
複数の画素電極と、
前記複数の画素電極のそれぞれごとに分離されて積層された２層以上のエレクトロルミネセンス層と、
前記２層以上のエレクトロルミネセンス層の上にある共通電極と、
前記複数の画素電極のそれぞれごとに分離されて前記共通電極の上に積層された２層以上の光学調整層と、
を含み、
前記２層以上のエレクトロルミネセンス層の周縁の相互のずれは、第１範囲内にあり、
前記２層以上の光学調整層の周縁の相互のずれは、第２範囲内にあり、
前記２層以上のエレクトロルミネセンス層の前記周縁と前記２層以上の光学調整層の前記周縁のずれは、前記第１範囲及び前記第２範囲のいずれよりも大きいことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンスを使用した３色（Ｒ，Ｇ，Ｂ）の発光層がサイドバイサイド方式で並ぶディスプレイが知られている（特許文献１〜３）。その製造プロセスでは、色ごとに開口位置や大きさの異なるマスクを使用して３色の発光層を蒸着し、これにより色ごとの塗り分けを実現する。また、必要に応じて形成される電子注入層、電子輸送層、正孔注入層及び正孔輸送層の厚みが色ごとに異なることがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１４／６５７５０号明細書
【特許文献２】米国特許出願公開第２０１４／１９１２０２号明細書
【特許文献３】米国特許出願公開第２０１２／１０４４３０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
塗り分けにおいて、マスクのアライメント精度が重要である。アライメントはマスクが変わる毎にその都度実施する必要があり、塗り分けでは２〜３ｕｍのずれでも大きな影響となり得る。加えて、複数回の塗り分けがそれぞれある一定の規格内に入らなければならない。したがって、マスクのアライメント回数は少ないことが好ましい。
【０００５】
本発明は、マスクのアライメント回数を減らすことを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る表示装置の製造方法は、フルカラー画像を表示するための複数の画素のそれぞれが複数色の副画素から構成され、前記複数の画素は同一色の副画素群を含み、前記複数色の副画素のそれぞれがエレクトロルミネセンスによる発光を得るための多層構造を有する表示装置の製造方法であって、前記複数色のそれぞれごとに、前記同一色の副画素群のそれぞれの前記多層構造の複数層を、精細マスクを使用した連続的複数回の蒸着によって、基板に形成する工程を含み、前記精細マスクは、前記同一色の副画素群それぞれに対応する複数の開口を有することを特徴とする。
【０００７】
本発明によれば、精細マスクを使用した蒸着を連続的で複数回行うので、精細マスクのアライメント回数を減らすことができる。
【０００８】
本発明に係る表示装置は、複数の画素電極と、前記複数の画素電極のそれぞれごとに分離されて積層された２層以上のエレクトロルミネセンス層と、前記２層以上のエレクトロルミネセンス層の上にある共通電極と、前記複数の画素電極のそれぞれごとに分離されて前記共通電極の上に積層された２層以上の光学調整層と、を含み、前記２層以上のエレクトロルミネセンス層の周縁の相互のずれは、第１範囲内にあり、前記２層以上の光学調整層の周縁の相互のずれは、第２範囲内にあり、前記２層以上のエレクトロルミネセンス層の前記周縁と前記２層以上の光学調整層の前記周縁のずれは、前記第１範囲及び前記第２範囲のいずれよりも大きいことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る表示装置の平面図である。
【図２】表示領域の一部の拡大図である。
【図３】図２に示す表示装置のIII−III線断面の概略図である。
【図４】図３に示す表示装置のIV部分の拡大図である。
【図５】図１に示す表示装置の回路図である。
【図６】表示装置の製造方法で使用する複数の精細マスクのそれぞれの一部を示す図である。
【図７】精細マスクを使用したプロセスを示す図である。
【図８】他の精細マスクを使用したプロセスを示す図である。
【図９】さらに他の精細マスクを使用したプロセスを示す図である。
【図１０】全体マスクを使用したプロセスを示す図である。
【図１１】赤の副画素群に複数の光学調整層を形成するプロセスを示す図である。
【図１２】緑の副画素群に複数の光学調整層を形成するプロセスを示す図である。
【図１３】青の副画素群に複数の光学調整層を形成するプロセスを示す図である。
【図１４】連続的複数回の蒸着を行うための製造装置の全体構造を示す図である。
【図１５】製造装置の変形例を示す図である。
【図１６】多層構造の変形例１を示す図である。
【図１７】多層構造の変形例２を示す図である。
【図１８】多層構造の変形例３を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１１】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１２】
さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
【００１３】
図１は、本発明の実施形態に係る表示装置の平面図である。表示装置は、実際には、折り曲げて使用するので、図１は、表示装置を折り曲げる前の展開図である。表示装置は、ディスプレイＤＰを含む。ディスプレイＤＰは、可撓性を有しており、画像が表示される表示領域ＤＡの外側にある屈曲対応領域ＢＡで折り曲げられるようになっている。ディスプレイＤＰには、画像を表示するための素子を駆動するための集積回路チップＣＰが搭載されている。ディスプレイＤＰには、表示領域ＤＡの外側で、フレキシブルプリント基板ＦＰが接続されている。表示装置は、例えば、有機エレクトロルミネセンス表示装置である。
【００１４】
図２は、表示領域ＤＡの一部の拡大図である。表示領域ＤＡでは、フルカラー画像が表示される。フルカラー画像を表示するための複数の画素ＰＸのそれぞれは、複数色（例えば赤Ｒ、緑Ｇ及び青Ｂ）の副画素ＳＰＸから構成されている。複数の画素ＰＸは、同一色の副画素群ＳＰＸを含む。
【００１５】
図３は、図２に示す表示装置のIII−III線断面の概略図である。図４は、図３に示す表示装置のIV部分の拡大図である。図４において、基板１０は、ポリイミド樹脂からなるが、シートディスプレイ又はフレキシブルディスプレイを構成するために十分な可撓性を有する基材であれば他の樹脂を用いてもよい。基板１０の裏面には、感圧接着剤１２を介して、補強フィルム１４が貼り付けられている。
【００１６】
基板１０上に、バリア無機膜１６（アンダーコート層）が積層されている。バリア無機膜１６は、シリコン酸化膜１６ａ、シリコン窒化膜１６ｂ及びシリコン酸化膜１６ｃの三層積層構造である。最下層のシリコン酸化膜１６ａは、基板１０との密着性向上のため、中層のシリコン窒化膜１６ｂは、外部からの水分及び不純物のブロック膜として、最上層のシリコン酸化膜１６ｃは、シリコン窒化膜１６ｂ中に含有する水素原子が薄膜トランジスタＴＲの半導体層１８側に拡散しないようにするブロック膜として、それぞれ設けられるが、特にこの構造に限定するものではなく、さらに積層があってもよいし、単層あるいは二層積層であってもよい。
【００１７】
薄膜トランジスタＴＲを形成する箇所に合わせて付加膜２０を形成してもよい。付加膜２０は、チャネル裏面からの光の侵入等による薄膜トランジスタＴＲの特性の変化を抑制したり、導電材料で形成して所定の電位を与えることで、薄膜トランジスタＴＲにバックゲート効果を与えたりすることができる。ここでは、シリコン酸化膜１６ａを形成した後、薄膜トランジスタＴＲが形成される箇所に合わせて付加膜２０を島状に形成し、その後シリコン窒化膜１６ｂ及びシリコン酸化膜１６ｃを積層することで、バリア無機膜１６に付加膜２０を封入するように形成しているが、この限りではなく、基板１０上にまず付加膜２０を形成し、その後にバリア無機膜１６を形成してもよい。
【００１８】
バリア無機膜１６上に薄膜トランジスタＴＲが形成されている。ポリシリコン薄膜トランジスタを例に挙げて、ここではＮｃｈトランジスタのみを示しているが、Ｐｃｈトランジスタを同時に形成してもよい。薄膜トランジスタＴＲの半導体層１８は、チャネル領域とソース・ドレイン領域との間に、低濃度不純物領域を設けた構造を採る。ゲート絶縁膜２２としてはここではシリコン酸化膜を用いる。ゲート電極２４は、ＭｏＷから形成された第１配線層Ｗ１の一部である。第１配線層Ｗ１は、ゲート電極２４に加え、第１保持容量線ＣＬ１を有する。第１保持容量線ＣＬ１と半導体層１８（ソース・ドレイン領域）との間で、ゲート絶縁膜２２を介して、保持容量Ｃｓの一部が形成される。
【００１９】
ゲート電極２４の上に、層間絶縁膜２６（シリコン酸化膜及びシリコン窒化膜）が積層されている。層間絶縁膜２６の上に、ソース・ドレイン電極２８となる部分を含む第２配線層Ｗ２が形成されている。ここでは、Ｔｉ、Ａｌ及びＴｉの三層積層構造を採用する。層間絶縁膜２６を介して、第１保持容量線ＣＬ１（第１配線層Ｗ１の一部）と第２保持容量線ＣＬ２（第２配線層Ｗ２の一部）とで、保持容量Ｃｓの他の一部が形成される。
【００２０】
ソース・ドレイン電極２８を覆うように平坦化有機膜３０が設けられている。平坦化有機膜３０は、ＣＶＤ（Chemical Vapor Deposition）等により形成される無機絶縁材料に比べ、表面の平坦性に優れることから、感光性アクリル等の樹脂が用いられる。
【００２１】
平坦化有機膜３０は、画素コンタクト部３２では除去されて、その上に酸化インジウムスズ（Indium Tin Oxide：ＩＴＯ）膜３４が形成されている。酸化インジウムスズ膜３４は、相互に分離された第１透明導電膜３４ａ及び第２透明導電膜３４ｂを含む。
【００２２】
平坦化有機膜３０の除去により表面が露出した第２配線層Ｗ２は、第１透明導電膜３４ａにて被覆される。第１透明導電膜３４ａを被覆するように、平坦化有機膜３０の上にシリコン窒化膜３６が設けられている。シリコン窒化膜３６は、画素コンタクト部３２に開口を有し、この開口を介してソース・ドレイン電極２８に導通するように画素電極３８が積層されている。画素電極３８は、反射電極として形成され、酸化インジウム亜鉛膜、Ａｇ膜、酸化インジウム亜鉛膜の三層積層構造になっている。ここで、酸化インジウム亜鉛膜に代わって酸化インジウムスズ膜を用いてもよい。画素電極３８は、画素コンタクト部３２から側方に拡がり、薄膜トランジスタＴＲの上方に至る。
【００２３】
第２透明導電膜３４ｂは、画素コンタクト部３２に隣接して、画素電極３８の下方（さらにシリコン窒化膜３６の下方）に設けられている。第２透明導電膜３４ｂ、シリコン窒化膜３６及び画素電極３８は重なっており、これらによって付加容量Ｃａｄが形成される。
【００２４】
平坦化有機膜３０の上であって例えば画素コンタクト部３２の上方に、バンク（リブ）と呼ばれて隣同士の画素領域の隔壁となる絶縁有機膜４０が形成されている（図３参照）。絶縁有機膜４０としては平坦化有機膜３０と同じく感光性アクリル等が用いられる。図３に示すように、絶縁有機膜４０は、画素電極３８の表面を発光領域として露出するように開口され、その開口端はなだらかなテーパー形状となるのが好ましい。開口端が急峻な形状になっていると、その上に形成されるエレクトロルミネセンス層４２のカバレッジ不良を生ずる。
【００２５】
図２に示す複数色（赤Ｒ、緑Ｇ、青Ｂ）の副画素ＳＰＸのそれぞれは、エレクトロルミネセンスによる発光を得るための多層構造を有する（図３参照）。多層構造は、複数色（赤Ｒ、緑Ｇ、青Ｂ）の副画素ＳＰＸのそれぞれごとに分離された画素電極３８を含む。多層構造は、画素電極３８の上に積層された複数のエレクトロルミネセンス層４２を含む。２層以上（図３の例では全て）のエレクトロルミネセンス層４２が、複数の画素電極３８のそれぞれごとに分離されて積層されている。
【００２６】
赤Ｒの副画素ＳＰＸにおいて、複数のエレクトロルミネセンス層４２は、下から順に、第１層ＬＲ１（正孔注入層及び正孔輸送層）、第２層ＬＲ２（正孔輸送層）、第３層ＬＲ３（電子ブロッキング層）、第４層ＬＲ４（発光層）、第５層ＬＲ５（正孔ブロッキング層及び電子輸送層）、第６層ＬＲ６（電子注入層）を含む。
【００２７】
緑Ｇの副画素ＳＰＸにおいて、複数のエレクトロルミネセンス層４２は、下から順に、第１層ＬＧ１（正孔注入層及び正孔輸送層）、第２層ＬＧ２（正孔輸送層）、第３層ＬＧ３（電子ブロッキング層）、第４層ＬＧ４（発光層）、第５層ＬＧ５（正孔ブロッキング層及び電子輸送層）、第６層ＬＧ６（電子注入層）を含む。
【００２８】
青Ｂの副画素ＳＰＸにおいて、複数のエレクトロルミネセンス層４２は、下から順に、下から順に、第１層ＬＢ１（正孔注入層及び正孔輸送層）、第２層ＬＢ２（電子ブロッキング層）、第３層ＬＢ３（発光層）、第４層ＬＢ４（正孔ブロッキング層及び電子輸送層）、第５層ＬＢ５（電子注入層）を含む。
【００２９】
電子注入層は、無機材料からなり、それ以外のエレクトロルミネセンス層４２は有機材料からなる。正孔輸送層及び発光層は、副画素ＳＰＸの色ごとに厚みや材料が異なるが、それ以外のエレクトロルミネセンス層４２は副画素ＳＰＸの色にかかわらず特性が共通する。
【００３０】
いずれの色（赤Ｒ，緑Ｇ，青Ｂ）の副画素ＳＰＸにおいても、２層以上のエレクトロルミネセンス層４２の周縁の相互のずれは、第１範囲内にある。第１範囲は、きわめて小さく、ほとんどずれが無いということができる。
【００３１】
図３に示すように、多層構造は、複数色（赤Ｒ、緑Ｇ、青Ｂ）の副画素ＳＰＸのために一体化した共通電極４４を含む。共通電極４４は、２層以上のエレクトロルミネセンス層４２の上にある。ここでは、トップエミッション構造としているため、共通電極４４は透明である。例えば、Ｍｇ層及びＡｇ層を、エレクトロルミネセンス層４２からの出射光が透過する程度の薄膜として形成する。画素電極３８が陽極となり、共通電極４４が陰極となる。複数の画素電極３８と、共通電極４４と、複数の画素電極３８のそれぞれの中央部と共通電極４４の間に介在するエレクトロルミネセンス層４２とで発光素子ＯＤが構成される。
【００３２】
多層構造は、共通電極４４の上に、段階的に屈折率を変化させて光取出し効率を向上させるための複数の光学調整層４６（キャップ層）を含む。２層以上の光学調整層４６は、画素電極３８ごとに分離されて共通電極４４の上に積層されている。赤Ｒの副画素ＳＰＸにおいて複数の光学調整層４６Ｒが積層し、緑Ｇの副画素ＳＰＸにおいて複数の光学調整層４６Ｇが積層し、青Ｂの副画素ＳＰＸにおいて複数の光学調整層４６Ｂが積層する。この例では、光学調整層４６Ｒ及び光学調整層４６Ｇの層数は等しく、光学調整層４６Ｂはこれらよりも層数が少ない。
【００３３】
光学調整層４６は、表示領域ＤＡの全体にわたって共通電極４４に載って光取り出し効率を向上させる。光学調整層４６の膜厚及び屈折率は、エレクトロルミネセンス層４２からの発光強度及び発光波長に応じて選定される。光学調整層４６の形成材料には、公知の無機化合物を用いる。光学調整層４６の形成材料の屈折率は、１．０以上であることが好ましい。光学調整層４６の厚みは、特に限定されないが、通常、光を効果的に出射させるために、５ｎｍ〜１００ｎｍが好ましい。
【００３４】
いずれの色（赤Ｒ，緑Ｇ，青Ｂ）の副画素ＳＰＸにおいても、図３に示す２層以上の光学調整層４６の周縁の相互のずれは、第２範囲内にある。第２範囲は、きわめて小さく、ほとんどずれが無いということができる。２層以上のエレクトロルミネセンス層４２の周縁と２層以上の光学調整層４６の周縁のずれＤは、第１範囲及び第２範囲のいずれよりも大きい。
【００３５】
共通電極４４の上に封止層４８が形成されている。封止層４８は、エレクトロルミネセンス層４２を、外部からの水分侵入を防止することを機能の一としており、高いガスバリア性が要求される。封止層４８は、有機膜５０及びこれを上下で挟む一対の無機膜５２（例えばシリコン窒化膜）の積層構造になっている。一対の無機膜５２は、有機膜５０の周囲で、接触して重なる（図示せず）。封止層４８には、保護層５４及び偏光板５６（例えば円偏光板）が積層される。
【００３６】
図５は、図１に示す表示装置の回路図である。回路は、走査回路ＧＤに接続される複数の走査線ＬＧと、信号駆動回路ＳＤに接続される複数の信号線ＤＬを有する。図１に示す集積回路チップＣＰ内に信号駆動回路ＳＤが配置されている。隣接する２つの走査線ＬＧと隣接する２つの信号線ＤＬとで囲まれる領域が１つの副画素ＳＰＸである。副画素ＳＰＸは、駆動トランジスタとしての薄膜トランジスタＴＲ及びスイッチとしての薄膜トランジスタＴＲ２と保持容量Ｃｓを含む。走査線ＬＧにゲート電圧が印加されることにより、薄膜トランジスタＴＲ２がＯＮ状態となり、信号線ＤＬから映像信号が供給され、保持容量Ｃｓに電荷が蓄積される。保持容量Ｃｓに電荷が蓄積されることにより、薄膜トランジスタＴＲがＯＮ状態となり、電源線ＰＷＬから発光素子ＯＤに電流が流れる。この電流により発光素子ＯＤが発光する。発光素子ＯＤに並列に付加容量Ｃａｄが接続されている。
【００３７】
［表示装置の製造方法］
図６は、表示装置の製造方法で使用する複数の精細マスクのそれぞれの一部を示す図である。本実施形態では、精細マスク５８Ｒ，５８Ｇ，５８Ｂを用意する。精細マスク５８Ｒ，５８Ｇ，５８Ｂは、それぞれ、同一色（赤Ｒ、緑Ｇ又は青Ｂ）の副画素群ＳＰＸそれぞれに対応する複数の開口６０Ｒ，６０Ｇ，６０Ｂを有する。
【００３８】
［連続的複数回の蒸着（１）］
図７は、精細マスク５８Ｒを使用したプロセスを示す図である。ここでは、赤Ｒの副画素群ＳＰＸ用の精細マスク５８Ｒを、基板１０（図４）を含む構造体に対して位置合わせする。このアライメントは、例えば、基板１０に設けられたマーク（図示せず）と精細マスク５８Ｒに設けられたマーク（図示せず）を使用して行う。
【００３９】
そして、赤Ｒの副画素群ＳＰＸの多層構造の２層以上（例えば全てのエレクトロルミネセンス層４２）を、精細マスク５８Ｒを使用した連続的複数回の蒸着によって、基板１０に形成する。具体的には、第１層ＬＲ１〜第６層ＬＲ６を形成する。
【００４０】
図８は、精細マスク５８Ｇを使用したプロセスを示す図である。ここでは、緑Ｇの副画素群ＳＰＸ用の精細マスク５８Ｇを、基板１０（図４）を含む構造体に対して位置合わせする。このアライメントは、例えば、基板１０に設けられたマーク（図示せず）と精細マスク５８Ｇに設けられたマーク（図示せず）を使用して行う。
【００４１】
そして、緑Ｇの副画素群ＳＰＸの多層構造の２層以上（例えば全てのエレクトロルミネセンス層４２）を、精細マスク５８Ｇを使用した連続的複数回の蒸着によって、基板１０に形成する。具体的には、第１層ＬＧ１〜第６層ＬＧ６を形成する。
【００４２】
図９は、精細マスク５８Ｂを使用したプロセスを示す図である。ここでは、青Ｂの副画素群ＳＰＸ用の精細マスク５８Ｂを、基板１０（図４）を含む構造体に対して位置合わせする。このアライメントは、例えば、基板１０に設けられたマーク（図示せず）と精細マスク５８Ｂに設けられたマーク（図示せず）を使用して行う。
【００４３】
そして、青Ｂの副画素群ＳＰＸの多層構造の２層以上（例えば全てのエレクトロルミネセンス層４２）を、精細マスク５８Ｂを使用した連続的複数回の蒸着によって、基板１０に形成する。具体的には、第１層ＬＢ１〜第５層ＬＢ５を形成する。
【００４４】
本実施形態によれば、精細マスク５８Ｒ，５８Ｇ，５８Ｂのそれぞれを使用して蒸着を連続的に複数回行う。そのため、精細マスク５８Ｒ，５８Ｇ，５８Ｂのそれぞれのアライメント回数を減らすことができる。
【００４５】
［一括蒸着］
図１０は、全体マスクを使用したプロセスを示す図である。本実施形態では、全体マスク６２を用意する。全体マスク６２は、表示領域ＤＡの全体にわたって全ての画素ＰＸ（図２参照）を全体的に含む大きさの開口６４を有する。全体マスク６２を、基板１０（図４）を含む構造体に対して位置合わせする。このアライメントは、例えば、基板１０に設けられたマーク（図示せず）と全体マスク６２に設けられたマーク（図示せず）を使用して行う。
【００４６】
そして、複数色（赤Ｒ、緑Ｇ、青Ｂ）の副画素ＳＰＸのそれぞれの多層構造の少なくとも１層（例えば共通電極４４）を、全体マスク６２を使用した蒸着によって、一括して形成する。
【００４７】
［連続的複数回の蒸着（２）］
本実施形態では、共通電極４４の上に複数の光学調整層４６を蒸着によって形成する。蒸着には、図６に示す精細マスク５８Ｒ，５８Ｇ，５８Ｂを使用する。
【００４８】
図１１は、赤の副画素群ＳＰＸに複数の光学調整層４６を形成するプロセスを示す図である。ここでは、図７で使用した精細マスク５８Ｒを使用する。精細マスク５８Ｒを、基板１０（図４）を含む構造体に対して位置合わせする。このアライメントは、例えば、基板１０に設けられたマーク（図示せず）と精細マスク５８Ｒに設けられたマーク（図示せず）を使用して行う。
【００４９】
そして、赤Ｒの副画素群ＳＰＸの複数の光学調整層４６の２層以上（例えば全ての光学調整層４６Ｒ）を、精細マスク５８Ｒを使用した連続的複数回の蒸着によって、基板１０に形成する。
【００５０】
図１２は、緑の副画素群ＳＰＸに複数の光学調整層４６を形成するプロセスを示す図である。ここでは、図８で使用した精細マスク５８Ｇを使用する。精細マスク５８Ｇを、基板１０（図４）を含む構造体に対して位置合わせする。このアライメントは、例えば、基板１０に設けられたマーク（図示せず）と精細マスク５８Ｇに設けられたマーク（図示せず）を使用して行う。
【００５１】
そして、緑Ｇの副画素群ＳＰＸの複数の光学調整層４６の２層以上（例えば全ての光学調整層４６Ｇ）を、精細マスク５８Ｇを使用した連続的複数回の蒸着によって、基板１０に形成する。
【００５２】
図１３は、青の副画素群ＳＰＸに複数の光学調整層４６を形成するプロセスを示す図である。ここでは、図９で使用した精細マスク５８Ｂを使用する。精細マスク５８Ｂを、基板１０（図４）を含む構造体に対して位置合わせする。このアライメントは、例えば、基板１０に設けられたマーク（図示せず）と精細マスク５８Ｂに設けられたマーク（図示せず）を使用して行う。
【００５３】
そして、青Ｂの副画素群ＳＰＸの複数の光学調整層４６の２層以上（例えば全ての光学調整層４６Ｂ）を、精細マスク５８Ｂを使用した連続的複数回の蒸着によって、基板１０に形成する。
【００５４】
［製造装置の全体構造］
図１４は、連続的複数回の蒸着を行うための製造装置の全体構造を示す図である。本実施形態では、上述したように、精細マスク５８Ｒ（又は５８Ｇ，５８Ｂ）を使用して、アライメントを１回行った後に複数回の蒸着を連続して行う。異なる蒸着を別々のチャンバで行うには基板１０の搬送が必要である。しかし、アライメントされた精細マスク５８Ｒ（又は５８Ｇ，５８Ｂ）及び基板１０を搬送すると、振動によって位置ずれが生じるおそれがある。そこで、本実施形態では、精細マスク５８Ｒ（又は５８Ｇ，５８Ｂ）及び基板１０を移動させずに、蒸着源６６Ｒ（又は６６Ｇ，６６Ｂ）を移動させる。例えば、図１４に示す製造装置では、精細マスク５８Ｒ（又は５８Ｇ，５８Ｂ）及び基板１０の位置は固定され、蒸着源６６Ｒ（又は６６Ｇ，６６Ｂ）を移動させることで、連続的複数回の蒸着を行うようになっている。
【００５５】
図１５は、製造装置の変形例を示す図である。この例では、精細マスク５８Ｒ（又は５８Ｇ，５８Ｂ）及び基板１０を、磁気浮上機構６８によって、蒸着源６６Ｒ（又は６６Ｇ，６６Ｂ）の上方に搬送する。磁気浮上機構６８を利用するので、精細マスク５８Ｒ（又は５８Ｇ，５８Ｂ）及び基板１０に振動を与えることがなく、位置ずれが生じることもない。
【００５６】
［変形例］
図１６は、多層構造の変形例１を示す図である。この例では、例えば、赤Ｒ、緑Ｇ及び青Ｂの副画素ＳＰＸの第１層Ｌ１が連続一体化している。製造プロセスでは、複数のエレクトロルミネセンス層１４２の少なくとも１層（第１層Ｌ１）を、全体マスク１６２を使用した蒸着によって形成する。その後のプロセスは、上述した実施形態で説明した内容（図３参照）が該当する。
【００５７】
図１７は、多層構造の変形例２を示す図である。この例では、例えば、赤Ｒ、緑Ｇ及び青Ｂの副画素ＳＰＸの光学調整層２４６が連続一体化している。製造プロセスでは、少なくとも１層（図１７では１層のみ）の光学調整層２４６を、全体マスク２６２を使用した蒸着によって形成する。その後、上述した実施形態で説明したように、図示しない他の光学調整層を相互に分離して積層する。また、エレクトロルミネセンス層の形成についても、上述した実施形態の内容が該当する。
【００５８】
図１８は、多層構造の変形例３を示す図である。この例では、赤Ｒ、緑Ｇ及び青Ｂの第１層Ｌ１が連続一体化している。その形成方法は、図１６に示す内容を適用する。また、赤Ｒ、緑Ｇ及び青Ｂの副画素ＳＰＸの光学調整層３４６が連続一体化している。その形成方法は、図１７に示す内容を適用する。本変形例は、第１変形例及び第２変形例の組み合わせである。ただし、図１７では、複数の光学調整層２４６の最下層を連続一体化したのに対して、図１８では、複数の光学調整層３４６の最上層を連続一体化してある。
【００５９】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００６０】
１０  基板、１２  感圧接着剤、１４  補強フィルム、１６  バリア無機膜、１６ａ  シリコン酸化膜、１６ｂ  シリコン窒化膜、１６ｃ  シリコン酸化膜、１８  半導体層、２０  付加膜、２２  ゲート絶縁膜、２４  ゲート電極、２６  層間絶縁膜、２８  ドレイン電極、３０  平坦化有機膜、３２  画素コンタクト部、３４  酸化インジウムスズ膜、３４ａ  第１透明導電膜、３４ｂ  第２透明導電膜、３６  シリコン窒化膜、３８  画素電極、４０  絶縁有機膜、４２  エレクトロルミネセンス層、４４  共通電極、４６  光学調整層、４６Ｂ  光学調整層、４６Ｇ  光学調整層、４６Ｒ  光学調整層、４８  封止層、５０  有機膜、５２  無機膜、５４  保護層、５６  偏光板、５８Ｂ  精細マスク、５８Ｇ  精細マスク、５８Ｒ  精細マスク、６０  開口、６０Ｂ  開口、６０Ｇ  開口、６０Ｒ  開口、６２  全体マスク、６４  開口、６６Ｂ  蒸着源、６６Ｇ  蒸着源、６６Ｒ  蒸着源、６８  磁気浮上機構、１４２  エレクトロルミネセンス層、１６２  全体マスク、２４６  光学調整層、２６２  全体マスク、３４６  光学調整層、ＢＡ  屈曲対応領域、ＣＬ１  第１保持容量線、ＣＬ２  第２保持容量線、ＣＰ  集積回路チップ、Ｃａｄ  付加容量、Ｃｓ  保持容量、ＤＡ  表示領域、ＤＬ  信号線、ＤＰ  ディスプレイ、ＦＰ  フレキシブルプリント基板、ＧＤ  走査回路、Ｌ１  第１層、ＬＢ１  第１層、ＬＢ２  第２層、ＬＢ３  第３層、ＬＢ４  第４層、ＬＢ５  第５層、ＬＧ  走査線、ＬＧ１  第１層、ＬＧ２  第２層、ＬＧ３  第３層、ＬＧ４  第４層、ＬＧ５  第５層、ＬＧ６  第６層、ＬＲ１  第１層、ＬＲ２  第２層、ＬＲ３  第３層、ＬＲ４  第４層、ＬＲ５  第５層、ＬＲ６  第６層、ＯＤ  発光素子、ＰＷＬ  電源線、ＰＸ  画素、ＳＤ  信号駆動回路、ＳＰＸ  副画素、ＴＲ  薄膜トランジスタ、ＴＲ２  薄膜トランジスタ、Ｗ１  第１配線層、Ｗ２  第２配線層。
【図１】
2019216021.tif 000003
【図２】
2019216021.tif 000004
【図３】
2019216021.tif 000005
【図４】
2019216021.tif 000006
【図５】
2019216021.tif 000007
【図６】
2019216021.tif 000008
【図７】
2019216021.tif 000009
【図８】
2019216021.tif 000010
【図９】
2019216021.tif 000011
【図１０】
2019216021.tif 000012
【図１１】
2019216021.tif 000013
【図１２】
2019216021.tif 000014
【図１３】
2019216021.tif 000015
【図１４】
2019216021.tif 000016
【図１５】
2019216021.tif 000017
【図１６】
2019216021.tif 000018
【図１７】
2019216021.tif 000019
【図１８】
2019216021.tif 000020