(57)【要約】【課題】電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。【解決手段】第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のトランジスタであって、トランジスタのチャネル幅方向において、第１のゲート電極及び第２のゲート電極の側面はそれぞれ、酸化物半導体膜の側面より外側に位置する半導体装置である。第１のゲート電極または第２のゲート電極は、第１のゲート電極または第２のゲート電極と酸化物半導体膜との間に設けられたゲート絶縁膜を介して、酸化物半導体膜の側面と対向する。【選択図】図１
2019216268.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上の第１のゲート電極と、
前記第１のゲート電極と重なる酸化物半導体膜と、
前記第１のゲート電極と前記酸化物半導体膜との間の第１のゲート絶縁膜と、
前記酸化物半導体膜に接する一対の電極と、
前記第１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と、
前記第２のゲート絶縁膜を介して、前記酸化物半導体膜と重なる第２のゲート電極と、
を有するトランジスタを有し、
前記酸化物半導体膜は、インジウム、ガリウム及び亜鉛を含み、
前記トランジスタのチャネル幅方向において、前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ、前記酸化物半導体膜の側面より外側に位置し、
基板温度を６０℃とし、暗室下において、前記第１のゲート電極に前記第１のゲート絶縁膜１ｃｍあたり＋６．６７×１０５Ｖ／ｃｍを印加して、前記第１のゲート電極に負荷を与えたとき、又は前記第２のゲート電極に前記第２のゲート絶縁膜１ｃｍあたり＋５．４５×１０５Ｖ／ｃｍを印加して、前記第２のゲート電極に負荷を与えたときに、
前記第１のゲート電極又は前記第２のゲート電極に前記負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である半導体装置。
【請求項２】
絶縁表面上の第１のゲート電極と、
前記第１のゲート電極と重なる酸化物半導体膜と、
前記第１のゲート電極と前記酸化物半導体膜との間の第１のゲート絶縁膜と、
前記酸化物半導体膜に接する一対の電極と、
前記第１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と、
前記第２のゲート絶縁膜を介して、前記酸化物半導体膜と重なる第２のゲート電極と、
を有するトランジスタを有し、
前記酸化物半導体膜は、インジウム、ガリウム及び亜鉛を含み、
前記トランジスタのチャネル幅方向において、前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ、前記酸化物半導体膜の側面より外側に位置し、
基板温度を６０℃とし、暗室下において、前記第１のゲート電極に＋３０Ｖを印加して、前記第１のゲート電極に負荷を与えたとき、又は前記第２のゲート電極に＋３０Ｖを印加して、前記第２のゲート電極に負荷を与えたときに、
前記第１のゲート電極又は前記第２のゲート電極に前記負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である半導体装置。
【請求項３】
請求項１又は請求項２において、
前記酸化物半導体膜は、電子線のプローブ径を１ｎｍに収束させたナノビーム電子線回折における回折パターンにおいて、円周状に配置された複数のスポットが観察される第１の領域を有し、
前記第１の領域は、ナノ結晶を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）と
もいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画
像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適
用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料と
して酸化物半導体が注目されている。
【０００３】
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜
鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照
。）。
【０００４】
また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術
が開示されている（特許文献２、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２０１１−１３８９３４号公報
【特許文献３】特開２０１１−１２４３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一態様は、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の
優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタ
を有する半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設
けられるデュアルゲート構造のトランジスタであって、トランジスタのチャネル幅方向に
おいて、第１のゲート電極及び第２のゲート電極の側面はそれぞれ、酸化物半導体膜の側
面より外側に位置する半導体装置である。
【０００８】
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設
けられるデュアルゲート構造のトランジスタであって、ストレス時間に対するトランジス
タのしきい値電圧の変動量を示す両対数グラフにおいて、横軸と縦軸の対数目盛の間隔が
等しく、ストレス時間に対するしきい値電圧の変動量の累乗近似線と、しきい値電圧の変
動量が０Ｖの直線とがなす角度が３０°未満であり、且つストレス時間が０．１時間のと
きのしきい値電圧の変動量が０．２Ｖ未満である半導体装置である。なお、ストレス時間
とは、トランジスタに、電圧、温度等の負荷を与える時間のことをいう。
【０００９】
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設
けられるデュアルゲート構造のトランジスタであって、ストレス時間に対するトランジス
タのしきい値電圧の変動量を示す両対数グラフにおいて、横軸と縦軸の対数目盛の間隔が
等しく、しきい値電圧の変動量の累乗近似線の傾きが０．５以下であり、ストレス時間が
０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である半導体装置である。
【００１０】
なお、第１のゲート電極または第２のゲート電極は、第１のゲート電極または第２のゲ
ート電極と酸化物半導体膜との間に設けられたゲート絶縁膜を介して、酸化物半導体膜の
側面と対向してもよい。
【００１１】
また、第１のゲート電極及び第２のゲート電極は、酸化物半導体膜の外側で絶縁膜を介
して対向してもてよい。
【００１２】
また、上記トランジスタをチャネルエッチ構造のトランジスタとすることができる。ま
た、酸化物半導体膜上において、一対の電極の間隔を、１μｍ以上４μｍ未満とすること
ができる。
【００１３】
酸化物半導体膜は、Ｉｎ、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ
）、及びＺｎを有する酸化物であり、Ｉｎの原子数比は、Ｍの原子数比以上であるスパッ
タリングターゲットで形成することができる。
【発明の効果】
【００１４】
本発明の一態様により、電気特性（例えば、オン電流、電界効果移動度、周波数特性等
）の優れたトランジスタを有する半導体装置を提供することができる。または、本発明の
一態様により、信頼性の高いトランジスタを有する半導体装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】トランジスタの信頼性を説明する図である。
【図２】トランジスタの一形態を説明する上面図及び断面図である。
【図３】トランジスタの一形態を説明する上面図及び断面図である。
【図４】トランジスタの作製方法の一形態を説明する断面図である。
【図５】トランジスタの一形態を説明する断面図である。
【図６】トランジスタの一形態を説明する断面図である。
【図７】トランジスタの一形態を説明する上面図及び断面図である。
【図８】トランジスタのバンド構造を説明する図である。
【図９】半導体装置の一形態を説明するブロック図及び回路図である。
【図１０】半導体装置の一形態を説明する上面図である。
【図１１】半導体装置の一形態を説明する断面図である。
【図１２】半導体装置の作製方法の一形態を説明する断面図である。
【図１３】半導体装置の作製方法の一形態を説明する断面図である。
【図１４】半導体装置の作製方法の一形態を説明する断面図である。
【図１５】半導体装置の作製方法の一形態を説明する断面図である。
【図１６】半導体装置の作製方法の一形態を説明する断面図である。
【図１７】酸化物半導体の極微電子線回折パターンを示す図である。
【図１８】トランジスタの一形態を説明する上面図及び断面図である。
【図１９】トランジスタの一形態を説明する上面図及び断面図である。
【図２０】トランジスタのＶｇ−Ｉｄ特性を説明する図である。
【図２１】ＧＢＴ試験後のトランジスタのＶｇ−Ｉｄ特性を説明する図である。
【図２２】トランジスタの一形態を説明する上面図及び断面図である。
【図２３】トランジスタの一形態を説明する上面図及び断面図である。
【図２４】トランジスタの一形態を説明する上面図及び断面図である。
【図２５】ストレス時間に対するトランジスタのΔＶｔｈを説明する図である。
【図２６】トランジスタの構造を説明する断面図である。
【図２７】電流電圧曲線を計算した結果を説明する図である。
【図２８】トランジスタのポテンシャルを計算した結果を説明する図である。
【図２９】モデルを説明する図である。
【図３０】モデルを説明する図である。
【図３１】電流電圧曲線を計算した結果を説明する図である。
【図３２】トランジスタの構造を説明する断面図である。
【発明を実施するための形態】
【００１６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また
、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部
分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰
り返しの説明は省略する。
【００１７】
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
【００１８】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００１９】
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
【００２０】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
【００２１】
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は
、フォトリソグラフィ工程で形成したマスクは除去するものとする。
【００２２】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を
参照して説明する。
【００２３】
図２（Ａ）乃至図２（Ｃ）に、半導体装置が有するトランジスタ５０の上面図及び断面
図を示す。図２に示すトランジスタ５０は、チャネルエッチ型のトランジスタである。図
２（Ａ）はトランジスタ５０の上面図であり、図２（Ｂ）は、図２（Ａ）の一点鎖線Ａ−
Ｂ間の断面図であり、図２（Ｃ）は、図２（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。な
お、図２（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、酸化物絶縁膜２３、
酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。
【００２４】
図２（Ｂ）及び図２（Ｃ）に示すトランジスタ５０は、基板１１上に設けられるゲート
電極１５と、基板１１及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲート絶
縁膜１７を介して、ゲート電極１５と重なる酸化物半導体膜１８と、酸化物半導体膜１８
に接する一対の電極２１、２２と、ゲート絶縁膜１７、酸化物半導体膜１８、及び一対の
電極２１、２２上の保護膜２６と、保護膜２６を介して酸化物半導体膜１８と重なるゲー
ト電極２９を有する。なお、保護膜２６は、酸化物絶縁膜２３、酸化物絶縁膜２４、及び
窒化物絶縁膜２５を有する。
【００２５】
本実施の形態に示すトランジスタ５０は、複数のゲート電極を有し、該ゲート電極の間
に酸化物半導体膜１８を有するデュアルゲート構造のトランジスタである。図２（Ｃ）に
示すチャネル幅方向において、酸化物半導体膜１８の外側にゲート電極２９の端部が位置
する。または、チャネル幅方向において、ゲート電極２９は、保護膜２６を介して酸化物
半導体膜１８の側面と対向する。またはチャネル幅方向において、酸化物半導体膜１８の
外側において、ゲート電極１５及びゲート電極２９は、ゲート絶縁膜１７及び保護膜２６
を介して対向する。
【００２６】
図２（Ｄ）は、図２（Ｃ）の破線３０の拡大図である。図２（Ｄ）を用いて、ゲート電
極１５、酸化物半導体膜１８、ゲート電極２９の端部の位置について説明する。
【００２７】
ここで、図２（Ｄ）に示すように、酸化物半導体膜１８の端部及びゲート電極２９の端
部の距離をｄとし、保護膜２６の厚さをｔとすると、酸化物半導体膜１８の端部及びゲー
ト電極２９の端部の距離ｄは、保護膜２６の厚さｔ以下であることが好ましい。酸化物半
導体膜１８の端部及びゲート電極２９の端部の距離ｄは、保護膜２６の厚さｔ以下とする
ことで、酸化物半導体膜１８の端部に、ゲート電極２９の電界を影響させることが可能で
あり、酸化物半導体膜１８の端部を含む全体をチャネルとして機能させることができる。
【００２８】
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージに
より欠陥が形成される共に、不純物付着などにより汚染される。このため、電界などのス
トレスが与えられることによって、酸化物半導体膜の端部は、活性化しやすくなり、ｎ型
（低抵抗）となりやすい。そのため、本実施の形態ではゲート電極１５と重なる酸化物半
導体膜１８の端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、一対の電極
２１、２２の間に設けられると、該領域がキャリアのパスとなってしまい、寄生チャネル
が形成される。しかしながら、図２（Ｃ）に示すように、酸化物半導体膜１８の外側にゲ
ート電極２９の端部が位置することで、ゲート電極２９の電界の影響により、酸化物半導
体膜１８の側面またはその近傍における寄生チャネルの発生が抑制される。この結果、し
きい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタと
なる。
【００２９】
また、ゲート電極１５及びゲート電極２９を設けることで、更にはゲート電極１５及び
ゲート電極２９を同電位とすることで、酸化物半導体膜１８においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ５０のオン電流が大きくなると共に、電界効果移動度が高くなる。
【００３０】
また、ゲート電極１５及びゲート電極２９を有することで、それぞれが外部からの電界
を遮蔽する機能を有するため、基板１１及びゲート電極１５の間、ゲート電極２９上に設
けられる荷電粒子等の電荷が酸化物半導体膜１８に影響しない。この結果、ストレス試験
（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａ
ｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン
電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、ゲート電極１
５及びゲート電極２９が、同電位、または異なる電位の場合において生じる。
【００３１】
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトラン
ジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴス
トレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための
重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど
、信頼性が高いトランジスタであるといえる。
【００３２】
また、ゲート電極１５及びゲート電極２９を有し、且つゲート電極１５及びゲート電極
２９を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトラ
ンジスタにおける電気特性のバラつきも同時に低減される。
【００３３】
また、トランジスタ５０は、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後に
おけるしきい値電圧の変動量が小さい。
【００３４】
本実施の形態の示すトランジスタ５０において、ゲートに正の電荷を印加するゲートＢ
Ｔストレス試験の前後において、ストレス時間に対するしきい値電圧の変動量（ΔＶｔｈ
）を表す累乗近似線Ｌ１を図１に示す。なお、試験時間（ストレス時間）としきい値電圧
の変動量をグラフにプロットすると、プロットされた値は累乗近似線で近似することがで
き、その累乗近似線は両対数グラフ上では直線となる。図１において、図１は両対数グラ
フであり、横軸はストレス時間の対数を表し、縦軸はしきい値電圧の変動量の対数を表す
。また、ストレス試験の条件としては、基板温度を６０℃とし、測定環境を暗室下（ｄａ
ｒｋ環境下）において、ゲート電圧に＋３０Ｖを印加して、任意の時間、例えば、１時間
のストレスをトランジスタに与える条件である。
【００３５】
図１において、両対数グラフ上では累乗近似線Ｌ１は直線となるため、横軸と縦軸の対
数目盛の間隔が等しい場合、本実施の形態に示すトランジスタ５０における累乗近似線Ｌ
１と、ストレス時間に対してしきい値電圧の変動量が無い（ΔＶｔｈが０Ｖ）ときの直線
、即ち、図１の破線で示す傾き０の直線Ｌ２とのなす角度θは、３０度未満、または２５
度未満である。なお、横軸と縦軸の対数目盛の間隔が等しいとは、例えば、横軸において
ストレス時間が１０倍となる０．０１時間から０．１時間の間隔と、縦軸において、ΔＶ
ｔｈが１０倍となる０．０１Ｖから０．１Ｖの間隔が等しい、ということである。
【００３６】
なお、角度θの大きさが小さいほど、経年変化によるしきい値電圧の変動量が小さく、
信頼性の高いトランジスタである。
【００３７】
また、図１において、横軸をｘ、縦軸をｙとすると、累乗近似線は、数式１で示すこと
ができる。なお、ｂ、Ｃは定数であり、ｂは、累乗近似線の傾きに相当する。
【００３８】
【数１】
2019216268.tif 000003
【００３９】
本実施の形態に示すトランジスタ５０における累乗近似線Ｌ１の傾きｂは、０．５Ｖ／
ｈｒ以下、または０．４Ｖ／ｈｒ以下であり、且つストレス時間が０．１時間のときのΔ
Ｖｔｈが０．２Ｖ未満、または０．５Ｖ未満である。
【００４０】
累乗近似線Ｌ１の傾きｂが小さい程、経年変化によるしきい値電圧の変動量が小さく、
信頼性の高いトランジスタである。また、ストレス時間が０．１時間のときのΔＶｔｈが
小さい程、動作初期時における信頼性が高いトランジスタである。この結果、累乗近似線
Ｌ１の傾きｂが、０．５Ｖ／ｈｒ以下、または０．４Ｖ／ｈｒ以下であり、且つストレス
時間が０．１時間のときのΔＶｔｈが０．２Ｖ未満、または０．５Ｖ未満であるトランジ
スタは信頼性が高い。
【００４１】
なお、図２（Ａ）においては、チャネル長方向あたりのゲート電極１５の幅より、酸化
物半導体膜１８の幅が大きいが、図３（Ａ）に示すトランジスタ５１のように、チャネル
長方向あたりの酸化物半導体膜１８の幅より、ゲート電極１５の幅を大きくすることがで
きる。この結果、基板１１側からの光の照射をゲート電極１５で遮光することが可能であ
るため、トランジスタ５１の電気特性の変動を抑制することができる。なお、図３（Ａ）
は、トランジスタ５１の上面図であり、図３（Ｂ）は、図３（Ａ）の一点鎖線Ａ−Ｂ間の
断面図であり、図３（Ｃ）は、図３（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。
【００４２】
なお、本実施の形態においては、ゲート電極１５及びゲート電極２９が接続され、同電
位であるが、ゲート電極１５及びゲート電極２９が接続されず、それぞれ異なる電位が印
加されてもよい。
【００４３】
以下に、トランジスタ５０の他の構成の詳細について説明する。
【００４４】
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単
結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯ
Ｉ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを
、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６
世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８
世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１
０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置
を作製することができる。
【００４５】
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５０を
形成してもよい。または、基板１１とトランジスタ５０の間に剥離層を設けてもよい。剥
離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他
の基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基
板や可撓性の基板にも転載できる。
【００４６】
ゲート電極１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した
金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコ
ニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電
極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むア
ルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン
膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構
造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、
チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、
チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選
ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【００４７】
また、ゲート電極１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加
したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、
上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００４８】
ゲート絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属
酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
【００４９】
また、ゲート絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−
ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【００５０】
ゲート絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下
、または５０ｎｍ以上２５０ｎｍ以下とするとよい。
【００５１】
酸化物半導体膜１８は、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ
−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）がある。
【００５２】
なお、酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を
１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％
以上及びＭが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上及びＭが６
６ａｔｏｍｉｃ％未満とする。
【００５３】
酸化物半導体膜１８は、エネルギーギャップが２ｅＶ以上、２．５ｅＶ以上、または３
ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、
トランジスタ５０のオフ電流を低減することができる。
【００５４】
酸化物半導体膜１８の厚さは、３ｎｍ以上２００ｎｍ以下、３ｎｍ以上１００ｎｍ以下
、または３ｎｍ以上５０ｎｍ以下とする。
【００５５】
酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリング
ターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。この
ようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１
：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１８の
原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の
原子数比のプラスマイナス４０％の変動を含む。なお、酸化物半導体膜１８に含まれるＩ
ｎの含有量が多いと、トランジスタのオン電流が増大し、電界効果移動度が高まる。この
ため、酸化物半導体膜１８として、金属元素の原子数比がＩｎ：Ｍ：Ｚｎ＝３：１：２の
Ｉｎ−Ｍ−Ｚｎ酸化物のスパッタリングターゲットを用いて形成することで、電気特性の
優れたトランジスタを作製することができる。
【００５６】
酸化物半導体膜１８としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、
酸化物半導体膜１８は、キャリア密度が１×１０１７個／ｃｍ３以下、１×１０１５個／
ｃｍ３以下、１×１０１３個／ｃｍ３以下、または１×１０１１個／ｃｍ３以下の酸化物
半導体膜を用いる。
【００５７】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１８のキャリア密度や不純物
濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするこ
とが好ましい。
【００５８】
なお、酸化物半導体膜１８として、不純物濃度が低く、欠陥準位密度の低い酸化物半導
体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ
好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）こと
を高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性で
ある酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができ
る場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは
、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少
ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密
度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的
に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０
６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧
（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変
動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラ
ップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のよ
うに振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては
、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
【００５９】
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性と
なりやすい。
【００６０】
このため、酸化物半導体膜１８は水素ができる限り低減されていることが好ましい。具
体的には、酸化物半導体膜１８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、
５×１０１９ａｔｏｍｓ／ｃｍ３以下、１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０
１８ａｔｏｍｓ／ｃｍ３以下、１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０１７ａｔ
ｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
【００６１】
酸化物半導体膜１８において、第１４族元素の一つであるシリコンや炭素が含まれると
、酸化物半導体膜１８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物
半導体膜１８におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度
）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以
下とする。
【００６２】
また、酸化物半導体膜１８において、二次イオン質量分析法により得られるアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×
１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物
半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大して
しまうことがある。このため、酸化物半導体膜１８のアルカリ金属またはアルカリ土類金
属の濃度を低減することが好ましい。
【００６３】
また、酸化物半導体膜１８に窒素が含まれていると、キャリアである電子が生じ、キャ
リア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜におい
て、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法に
より得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【００６４】
また、酸化物半導体膜１８は、例えば非単結晶構造でもよい。非単結晶構造は、例えば
、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  
Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または
非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡ
ＡＣ−ＯＳは最も欠陥準位密度が低い。
【００６５】
酸化物半導体膜１８は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、
例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜
は、例えば、完全な非晶質構造であり、結晶部を有さない。
【００６６】
なお、酸化物半導体膜１８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領
域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい
。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また
、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合が
ある。
【００６７】
一対の電極２１、２２は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウ
ム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、
またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコ
ンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、
タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウ
ム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングス
テン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜また
は窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜
または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その
モリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さ
らにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、
酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【００６８】
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜２３は
、後に形成する酸化物絶縁膜２４を形成する際の、酸化物半導体膜１８へのダメージ緩和
膜としても機能する。
【００６９】
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、または５ｎｍ以上５０
ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細
書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多
い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い
膜を指す。
【００７０】
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁
膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２
３における酸素の透過量が減少してしまうためである。
【００７１】
また、酸化物絶縁膜２３と酸化物半導体膜１８との界面における欠陥量が少ないことが
好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１８の欠陥に由来するｇ＝１
．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出
下限以下であることが好ましい。
【００７２】
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸
化物絶縁膜２３の外部に移動せず、酸化物絶縁膜２３にとどまる酸素もある。また、酸化
物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３
の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
【００７３】
酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜２３
上に設けられる酸化物絶縁膜２４から脱離する酸素を、酸化物絶縁膜２３を介して酸化物
半導体膜１８に移動させることができる。
【００７４】
酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。酸化物絶縁膜２
４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成す
る。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸
素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜
は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ
／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜であ
る。
【００７５】
酸化物絶縁膜２４としては、厚さが３０ｎｍ以上５００ｎｍ以下、または５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
【００７６】
また、酸化物絶縁膜２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、酸化物絶縁膜２４は、酸化物絶縁膜２３と比較して
酸化物半導体膜１８から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよ
い。
【００７７】
さらに、酸化物絶縁膜２４上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等
のブロッキング効果を有する窒化物絶縁膜２５を設けることで、酸化物半導体膜１８から
の酸素の外部への拡散と、外部から酸化物半導体膜１８への水素、水等の侵入を防ぐこと
ができる。窒化物絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニ
ウム膜、窒化酸化アルミニウム膜等がある。なお、酸素、水素、水、アルカリ金属、アル
カリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等
のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキ
ング効果を有する酸化物絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜
、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜
、酸化ハフニウム膜、酸化窒化ハフニウム膜等がある。
【００７８】
なお、保護膜２６の構成は上記構成に限定されず、適宜酸化物絶縁膜または窒化物絶縁
膜の単層、または積層とすることができる。または、２層、４層等の積層構造を適宜用い
ることができる。
【００７９】
次に、図２に示すトランジスタ５０の作製方法について、図４を用いて説明する。
【００８０】
図４（Ａ）に示すように、基板１１上にゲート電極１５を形成し、ゲート電極１５上に
ゲート絶縁膜１７を形成する。
【００８１】
ここでは、基板１１としてガラス基板を用いる。
【００８２】
ゲート電極１５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸
着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いたフォトリソグラフ
ィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして
、ゲート電極１５を形成する。この後、マスクを除去する。
【００８３】
なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジ
ェット法等で形成してもよい。
【００８４】
ここでは、厚さ２００ｎｍのタングステン膜をスパッタリング法により形成する。次に
、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜を
ドライエッチングして、ゲート電極１５を形成する。
【００８５】
ゲート絶縁膜１７は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
【００８６】
ゲート絶縁膜１７として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコ
ン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
【００８７】
また、ゲート絶縁膜１７として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａ
ｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用い
て形成することができる。
【００８８】
ここでは、ゲート絶縁膜１７として、厚さ４００ｎｍの窒化シリコン膜及び厚さ５０ｎ
ｍの酸化窒化シリコン膜を積層して形成する。窒化シリコン膜は、シラン、窒素、及びア
ンモニアを原料ガスとしたプラズマＣＶＤ法により形成する。酸化窒化シリコン膜は、シ
ラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法により形成する。
【００８９】
次に、図４（Ｂ）に示すように、ゲート絶縁膜１７上に酸化物半導体膜１８を形成する
。
【００９０】
酸化物半導体膜１８の形成方法について、以下に説明する。ゲート絶縁膜１７上に、酸
化物半導体膜１８となる酸化物半導体膜を形成する。次に、酸化物半導体膜上に第２のフ
ォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用い
て酸化物半導体膜の一部をエッチングすることで、図４（Ｂ）に示すような、素子分離さ
れた酸化物半導体膜１８を形成する。この後、マスクを除去する。
【００９１】
後に酸化物半導体膜１８となる酸化物半導体膜は、スパッタリング法、塗布法、パルス
レーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
【００９２】
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
【００９３】
スパッタリングガスは、希ガス及び酸素の混合ガス、希ガス（代表的にはアルゴン）、
酸素等を適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガ
ス比を高めることが好ましい。
【００９４】
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
。
【００９５】
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバ
ー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスと
して用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、−８０℃以下、−１００℃
以下、または−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水
分等が取り込まれることを可能な限り防ぐことができる。
【００９６】
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２）と、
スパッタリングガスとして酸素を用いたスパッタリング法により、酸化物半導体膜として
厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。次に、酸化物半導体膜上にマスク
を形成し、酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体膜１８
を形成する。
【００９７】
次に、図４（Ｃ）に示すように、一対の電極２１、２２を形成する。
【００９８】
一対の電極２１、２２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ
法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いたフォ
トリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチン
グして、一対の電極２１、２２を形成する。この後、マスクを除去する。
【００９９】
ここでは、厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚
さ２００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフ
ォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アル
ミニウム膜、及びチタン膜をドライエッチングして、一対の電極２１、２２を形成する。
【０１００】
次に、図４（Ｄ）に示すように、酸化物半導体膜１８及び一対の電極２１、２２上に、
酸化物絶縁膜２３を形成する。次に、酸化物絶縁膜２３上に酸化物絶縁膜２４を形成する
。
【０１０１】
なお、酸化物絶縁膜２３を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２
４を形成することが好ましい。酸化物絶縁膜２３を形成した後、大気開放せず、原料ガス
の流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的
に形成することで、酸化物絶縁膜２３及び酸化物絶縁膜２４における界面の大気成分由来
の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物
半導体膜１８に移動させることが可能であり、酸化物半導体膜１８の酸素欠損量を低減す
ることができる。
【０１０２】
プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００
℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５
０Ｐａ以下、または１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高
周波電力を供給する条件により、酸化物絶縁膜２３として酸化シリコン膜または酸化窒化
シリコン膜を形成することができる。
【０１０３】
酸化物絶縁膜２３の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
【０１０４】
上記条件を用いることで、酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成
することができる。また、酸化物絶縁膜２３を設けることで、後に形成する酸化物絶縁膜
２４の形成工程において、酸化物半導体膜１８へのダメージ低減が可能である。
【０１０５】
なお、酸化物絶縁膜２３は、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力
を供給する条件により、酸化物絶縁膜２３として、酸化シリコン膜または酸化窒化シリコ
ン膜を形成することができる。
【０１０６】
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力
が強くなる。この結果、酸化物絶縁膜２３として、酸素が透過し、緻密であり、且つ硬い
酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速
度が１０ｎｍ／分以下、または８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリ
コン膜を形成することができる。
【０１０７】
また、加熱をしながら酸化物絶縁膜２３を形成するため、当該工程において酸化物半導
体膜１８に含まれる水素、水等を脱離させることができる。酸化物半導体膜１８に含まれ
る水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２３の
成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は
、酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２３を形
成することで、酸化物半導体膜１８に含まれる水及び水素の含有量を低減することができ
る。
【０１０８】
また、酸化物絶縁膜２３を形成する工程において加熱するため、酸化物半導体膜１８が
露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離
量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減するこ
とができる。
【０１０９】
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜
２３に含まれる水の含有量が少なくなるため、トランジスタ５０の電気特性のばらつきを
低減すると共に、しきい値電圧の変動を抑制することができる。
【０１１０】
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３
を成膜する際に、酸化物半導体膜１８へのダメージを低減することが可能であり、酸化物
半導体膜１８に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２３ま
たは後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高
い温度とすることで、酸化物半導体膜１８に含まれる酸素の一部が脱離し、酸素欠損が形
成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２
４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの
結果、酸化物半導体膜１８の酸素欠損を低減することが困難な場合がある。しかしながら
、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２３の成膜時におけ
る酸化物半導体膜１８へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸
素脱離量でも酸化物半導体膜１８中の酸素欠損を低減することが可能である。
【０１１１】
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、
酸化物絶縁膜２３に含まれる水素含有量を低減することが可能である。この結果、酸化物
半導体膜１８に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナ
スシフトを抑制することができる。
【０１１２】
ここでは、酸化物絶縁膜２３として、シラン及び一酸化二窒素を原料ガスとしたプラズ
マＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸
素が透過する酸化窒化シリコン膜を形成することができる。
【０１１３】
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室
に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１
００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上
０．５Ｗ／ｃｍ２以下、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波
電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０１１４】
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
【０１１５】
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周
波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増
加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論的
組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素
の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果
、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離す
る酸化物絶縁膜を形成することができる。また、酸化物半導体膜１８上に酸化物絶縁膜２
３が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２
３が酸化物半導体膜１８の保護膜となる。この結果、酸化物半導体膜１８へのダメージを
低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することがで
きる。
【０１１６】
なお、酸化物絶縁膜２４の成膜条件において、酸化性気体に対するシリコンを含む堆積
性気体の流量を増加することで、酸化物絶縁膜２４の欠陥量を低減することが可能である
。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．０
０１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、３×１０１７ｓ
ｐｉｎｓ／ｃｍ３以下、または１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の
少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めるこ
とができる。
【０１１７】
ここでは、酸化物絶縁膜２４として、シラン及び一酸化二窒素を原料ガスとしたプラズ
マＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。
【０１１８】
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、３００℃以上４００℃以下、または３２０℃以上３７０℃以下とする。
【０１１９】
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
【０１２０】
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、１ｐｐｍ以下、
または１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行
えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれない
ことが好ましい。
【０１２１】
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に
移動させ、酸化物半導体膜１８に含まれる酸素欠損量をさらに低減することができる。
【０１２２】
また、酸化物絶縁膜２３及び酸化物絶縁膜２４に水、水素等が含まれる場合、水、水素
等をブロッキングする機能を有する窒化物絶縁膜２５を後に形成し、加熱処理を行うと、
酸化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１８に
移動し、酸化物半導体膜１８に欠陥が生じてしまう。しかしながら、当該加熱により、酸
化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であ
り、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑
制することができる。
【０１２３】
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２３上に形成することで、酸化
物半導体膜１８に酸素を移動させ、酸化物半導体膜１８に含まれる酸素欠損を低減するこ
とが可能であるため、当該加熱処理を行わなくともよい。
【０１２４】
ここでは、窒素及び酸素の混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。
【０１２５】
また、一対の電極２１、２２を形成する際、導電膜のエッチングによって、酸化物半導
体膜１８はダメージを受け、酸化物半導体膜１８のバックチャネル（酸化物半導体膜１８
において、ゲート電極１５と対向する面と反対側の面）側に酸素欠損が生じる。しかし、
酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復するこ
とができる。これにより、酸化物半導体膜１８に含まれる欠陥を低減することができるた
め、トランジスタ５０の信頼性を向上させることができる。
【０１２６】
次に、スパッタリング法、ＣＶＤ法等により、窒化物絶縁膜２５を形成する。
【０１２７】
なお、窒化物絶縁膜２５をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真
空排気された処理室内に載置された基板を３００℃以上４００℃以下、または３２０℃以
上３７０℃以下とすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
【０１２８】
窒化物絶縁膜２５としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。
原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモ
ニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれる
シリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素
の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコ
ン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が
多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素
結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。
これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、
または１０以上５０以下とすることが好ましい。
【０１２９】
ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法により、
厚さ１００ｎｍの窒化シリコン膜を形成する。
【０１３０】
以上の工程により、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構
成される保護膜２６を形成することができる。
【０１３１】
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４０
０℃以下、３００℃以上４００℃以下、または３２０℃以上３７０℃以下とする。
【０１３２】
ゲート電極１５及び後に形成するゲート電極２９を接続させる場合は、ここで、ゲート
絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５に開口部を形
成する。
【０１３３】
次に、図４（Ｅ）に示すように、ゲート電極２９を形成する。ゲート電極２９の形成方
法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成
し、導電膜上に第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成
する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極２９を形成す
る。この後、マスクを除去する。
【０１３４】
なお、図３（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１８の外側
にゲート電極２９の端部が位置するように、ゲート電極２９を形成する。
【０１３５】
ここでは、厚さ１００ｎｍの酸化シリコンを有するインジウム錫酸化物（以下、ＩＴＯ
と示す。）膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程により
マスクを形成し、当該マスクを用いて酸化シリコンを有するＩＴＯ膜をウエットエッチン
グして、ゲート電極２９を形成する。この後、加熱処理を行ってもよい。
【０１３６】
以上の工程により、トランジスタ５０を作製することができる。
【０１３７】
第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲ
ート構造のトランジスタであって、トランジスタのチャネル幅方向において、第１のゲー
ト電極及び第２のゲート電極の側面はそれぞれ、酸化物半導体膜の側面より外側に位置す
ることで、酸化物半導体膜１８の端部に、ゲート電極２９の電界を影響させることが可能
であり、酸化物半導体膜１８の端部を含む全体をチャネルとして機能させることができる
。この結果、トランジスタのオン電流を増大させる共に、電界効果移動度を高めることが
可能である。
【０１３８】
また、本実施の形態に示すトランジスタは、第１のゲート電極及び第２のゲート電極を
有するため、それぞれのゲート電極が外部からの電界を遮蔽することが可能である。この
結果、ストレス試験の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の
立ち上がり電圧の変動を抑制することができる。この結果、電気特性の優れたトランジス
タを有する半導体装置を得ることができる。また、信頼性の高い半導体装置を得ることが
できる。
【０１３９】
＜変形例１、下地絶縁膜について＞
本実施の形態に示すトランジスタ５０において、必要に応じて、基板１１及びゲート電
極１５の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては、酸化シリコ
ン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウ
ム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地
絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム
、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはアルカリ金属、
水、水素等の酸化物半導体膜１８への拡散を抑制することができる。
【０１４０】
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
【０１４１】
＜変形例２、ゲート絶縁膜について＞
本実施の形態に示すトランジスタ５０において、必要に応じて、ゲート絶縁膜１７を積
層構造とすることができる。ここでは、ゲート絶縁膜１７の構成について、図５を用いて
説明する。
【０１４２】
図５（Ａ）に示すように、ゲート絶縁膜１７は、窒化物絶縁膜１７ａ及び酸化物絶縁膜
１７ｂが、ゲート電極１５側から順に積層される積層構造とすることができる。ゲート電
極１５側に窒化物絶縁膜１７ａを設けることで、ゲート電極１５からの不純物、代表的に
は、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１８に移動
することを防ぐことができる。
【０１４３】
また、酸化物半導体膜１８側に酸化物絶縁膜１７ｂを設けることで、ゲート絶縁膜１７
及び酸化物半導体膜１８界面における欠陥準位密度を低減することが可能である。この結
果、電気特性の劣化の少ないトランジスタを得ることができる。なお、酸化物絶縁膜１７
ｂとして、酸化物絶縁膜２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を
含む酸化物絶縁膜を用いて形成すると、ゲート絶縁膜１７及び酸化物半導体膜１８界面に
おける欠陥準位密度をさらに低減することが可能であるため、さらに好ましい。
【０１４４】
図５（Ｂ）に示すように、ゲート絶縁膜１７は、欠陥の少ない窒化物絶縁膜１７ｃと、
水素ブロッキング性の高い窒化物絶縁膜１７ｄと、酸化物絶縁膜１７ｂとが、ゲート電極
１５側から順に積層される積層構造とすることができる。ゲート絶縁膜１７として、欠陥
の少ない窒化物絶縁膜１７ｃを設けることで、ゲート絶縁膜１７の絶縁耐圧を向上させる
ことができる。また、水素ブロッキング性の高い窒化物絶縁膜１７ｄを設けることで、ゲ
ート電極１５及び窒化物絶縁膜１７ｃからの水素が酸化物半導体膜１８に移動することを
防ぐことができる。
【０１４５】
図５（Ｂ）に示す窒化物絶縁膜１７ｃ、１７ｄの作製方法の一例を以下に示す。はじめ
に、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法
により、欠陥の少ない窒化シリコン膜を窒化物絶縁膜１７ｃとして形成する。次に、原料
ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッ
キングすることが可能な窒化シリコン膜を窒化物絶縁膜１７ｄとして成膜する。このよう
な形成方法により、欠陥が少なく、且つ水素のブロッキング性を有する窒化物絶縁膜が積
層されたゲート絶縁膜１７を形成することができる。
【０１４６】
図５（Ｃ）に示すように、ゲート絶縁膜１７は、不純物のブロッキング性が高い窒化物
絶縁膜１７ｅと、欠陥の少ない窒化物絶縁膜１７ｃと、水素ブロッキング性の高い窒化物
絶縁膜１７ｄと、酸化物絶縁膜１７ｂとが、ゲート電極１５側から順に積層される積層構
造とすることができる。ゲート絶縁膜１７として、不純物のブロッキング性が高い窒化物
絶縁膜１７ｅを設けることで、ゲート電極１５からの不純物、代表的には、水素、窒素、
アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１８に移動することを防ぐこ
とができる。
【０１４７】
図５（Ｃ）に示す窒化物絶縁膜１７ｅ、１７ｃ、１７ｄの作製方法の一例を以下に示す
。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマ
ＣＶＤ法により、不純物のブロッキング性が高い窒化シリコン膜を窒化物絶縁膜１７ｅと
して形成する。次に、アンモニアの流量を増加させることで、欠陥の少ない窒化シリコン
膜を窒化物絶縁膜１７ｃとして形成する。次に、原料ガスを、シラン及び窒素の混合ガス
に切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコ
ン膜を窒化物絶縁膜１７ｄとして成膜する。このような形成方法により、欠陥が少なく、
且つ不純物のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜１７を形成
することができる。
【０１４８】
＜変形例３、一対の電極について＞
本実施の形態に示すトランジスタ５０に設けられる一対の電極２１、２２として、タン
グステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しく
は合金等の酸素と結合しやすい導電材料を用いることができる。この結果、酸化物半導体
膜１８に含まれる酸素と一対の電極２１、２２に含まれる導電材料とが結合し、酸化物半
導体膜１８において、酸素欠損領域が形成される。また、酸化物半導体膜１８に一対の電
極２１、２２を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果
、図６に示すように、酸化物半導体膜１８において、一対の電極２１，２２と接する領域
近傍に、低抵抗領域２０ａ、２０ｂが形成される。低抵抗領域２０ａ、２０ｂは、一対の
電極２１、２２に接し、且つゲート絶縁膜１７と、一対の電極２１、２２の間に形成され
る。低抵抗領域２０ａ、２０ｂは、導電性が高いため、酸化物半導体膜１８と一対の電極
２１、２２との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大さ
せることが可能である。
【０１４９】
また、一対の電極２１、２２を、上記酸素と結合しやすい導電材料と、窒化チタン、窒
化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。こ
のような積層構造とすることで、一対の電極２１、２２と酸化物絶縁膜２３との界面にお
いて、一対の電極２１、２２の酸化を防ぐことが可能であり、一対の電極２１、２２の高
抵抗化を抑制することが可能である。
【０１５０】
＜変形例４、酸化物半導体膜について＞
本実施の形態に示すトランジスタ５０の作製方法において、一対の電極２１、２２を形
成した後、酸化物半導体膜１８を酸素雰囲気で発生させたプラズマに曝し、酸化物半導体
膜１８に酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒
素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板１１側にバ
イアスを印加しない状態で発生したプラズマに酸化物半導体膜１８を曝すことが好ましい
。この結果、酸化物半導体膜１８にダメージを与えず、且つ酸素を供給することが可能で
あり、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。また、エッチ
ング処理により酸化物半導体膜１８の表面に残存する不純物、例えば、フッ素、塩素等の
ハロゲン等を除去することができる。また、当該プラズマ処理を３００℃以上で加熱しな
がら行うことが好ましい。プラズマ中の酸素と酸化物半導体膜１８に含まれる水素が結合
し、水となる。基板が加熱されているため、当該水は酸化物半導体膜１８から脱離する。
この結果、酸化物半導体膜１８に含まれる水素及び水の含有量を低減することができる。
【０１５１】
＜変形例５＞
本実施の形態に示すトランジスタ５０は、基板を２８０℃以上４００℃以下に保持しな
がら酸化物絶縁膜２３を形成することで、酸化物半導体膜１８に含まれる水素、水等を脱
離させることができる。一方、図４（Ｂ）に示す酸化物半導体膜１８を形成した後、１５
０℃以上基板歪み点未満、２００℃以上４５０℃以下、または３００℃以上４５０℃以下
の加熱処理を行った後、基板を１８０℃以上２６０℃以下に保持しながら、酸化物絶縁膜
２３を形成してもよい。この結果、酸化物半導体膜１８に含まれる水素、水等の含有量を
さらに低減することが可能であり、さらに電気特性の優れたトランジスタを作製すること
ができる。
【０１５２】
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
【０１５３】
（実施の形態２）
本実施の形態では、実施の形態１と比較して、酸化物半導体膜の欠陥量をさらに低減す
ることが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実
施の形態で説明するトランジスタは、実施の形態１と比較して、酸化物半導体膜が積層さ
れた多層膜を有する点が異なる。
【０１５４】
図７に、半導体装置が有するトランジスタ６０の上面図及び断面図を示す。図７（Ａ）
はトランジスタ６０の上面図であり、図７（Ｂ）は、図７（Ａ）の一点鎖線Ａ−Ｂ間の断
面図であり、図７（Ｃ）は、図７（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図７
（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、酸化物絶縁膜２３、酸化物絶
縁膜２４、窒化物絶縁膜２５などを省略している。
【０１５５】
図７（Ａ）乃至図７（Ｃ）に示すトランジスタ６０は、基板１１上に設けられるゲート
電極１５と、ゲート絶縁膜１７と、ゲート絶縁膜１７を介して、ゲート電極１５と重なる
多層膜２０と、多層膜２０に接する一対の電極２１、２２と、ゲート絶縁膜１７、多層膜
２０、及び一対の電極２１、２２上の保護膜２６と、保護膜２６上のゲート電極２９と、
を有する。保護膜２６は、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５
を有する。保護膜２６はゲート絶縁膜として機能する。
【０１５６】
本実施の形態に示すトランジスタ６０において、多層膜２０は、酸化物半導体膜１８及
び酸化物半導体膜１９を有する。即ち、多層膜２０は２層構造である。また、酸化物半導
体膜１８の一部がチャネル領域として機能する。また、多層膜２０に接するように、酸化
物絶縁膜２３が形成されている。酸化物半導体膜１８と酸化物絶縁膜２３との間に、酸化
物半導体膜１９が設けられている。また、酸化物絶縁膜２３に接するように酸化物絶縁膜
２４が形成されている。
【０１５７】
酸化物半導体膜１９は、酸化物半導体膜１８を構成する元素の一種以上から構成される
酸化物膜である。このため、酸化物半導体膜１８と酸化物半導体膜１９との界面において
、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないた
め、トランジスタの電界効果移動度が高くなる。
【０１５８】
酸化物半導体膜１９は、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ
−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且
つ酸化物半導体膜１８よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、
酸化物半導体膜１９の伝導帯の下端のエネルギーと、酸化物半導体膜１８の伝導帯の下端
のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または
０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以
下である。即ち、酸化物半導体膜１９の電子親和力と、酸化物半導体膜１８の電子親和力
との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ
以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
【０１５９】
酸化物半導体膜１９は、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなる
ため好ましい。
【０１６０】
酸化物半導体膜１９として、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎよ
り高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜
１９のエネルギーギャップを大きくする。（２）酸化物半導体膜１９の電子親和力を小さ
くする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜１８と比較して、絶
縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結
合力が強い金属元素であるため、酸素欠損が生じにくくなる。
【０１６１】
酸化物半導体膜１９がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００
ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満及
びＭが５０ａｔｏｍｉｃ％以上、または、Ｉｎが２５ａｔｏｍｉｃ％未満及びＭが７５ａ
ｔｏｍｉｃ％以上とする。
【０１６２】
また、酸化物半導体膜１８及び酸化物半導体膜１９が、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは
Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１８と比較し
て、酸化物半導体膜１９に含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ
）の原子数比が大きく、代表的には、酸化物半導体膜１８に含まれる上記原子と比較して
、１．５倍以上、２倍以上、または３倍以上高い原子数比である。
【０１６３】
また、酸化物半導体膜１８及び酸化物半導体膜１９が、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは
Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９をＩｎ：
Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１８をＩｎ：Ｍ：Ｚｎ＝ｘ２
：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、または、ｙ
１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。または、ｙ１／ｘ１がｙ２／ｘ２より
も２倍以上大きく、または、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、
酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトラン
ジスタに安定した電気特性を付与できるため好ましい。
【０１６４】
酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１８を成膜するために用いるターゲットにお
いて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は
、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下
、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とする
ことで、酸化物半導体膜１８としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲット
の金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
【０１６５】
酸化物半導体膜１９がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９を成膜するために用いるターゲットにお
いて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜
ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であるこ
とが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜１９とし
てＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例と
しては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝
１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
【０１６６】
なお、酸化物半導体膜１８及び酸化物半導体膜１９の原子数比はそれぞれ、誤差として
上記の原子数比のプラスマイナス４０％の変動を含む。
【０１６７】
酸化物半導体膜１９は、後に形成する酸化物絶縁膜２４を形成する際の、酸化物半導体
膜１８へのダメージ緩和膜としても機能する。
【０１６８】
酸化物半導体膜１９の厚さは、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ
とする。
【０１６９】
また、酸化物半導体膜１９は、酸化物半導体膜１８と同様に、例えば非単結晶構造でも
よい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、後述する微結晶
構造、または非晶質構造を含む。
【０１７０】
酸化物半導体膜１９は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、
例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜
は、例えば、完全な非晶質構造であり、結晶部を有さない。
【０１７１】
なお、酸化物半導体膜１８及び酸化物半導体膜１９それぞれにおいて、非晶質構造の領
域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領
域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、
微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいず
れか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構
造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の
領域のいずれか二種以上が積層した積層構造を有する場合がある。
【０１７２】
ここでは、酸化物半導体膜１８及び酸化物絶縁膜２３の間に、酸化物半導体膜１９が設
けられている。このため、酸化物半導体膜１９と酸化物絶縁膜２３の間において、不純物
及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜１８と
の間には隔たりがある。この結果、酸化物半導体膜１８を流れる電子がトラップ準位に捕
獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果
移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイ
ナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしま
う。しかしながら、酸化物半導体膜１８とトラップ準位との間に隔たりがあるため、トラ
ップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減す
ることができる。
【０１７３】
また、酸化物半導体膜１９は、外部からの不純物を遮蔽することが可能であるため、外
部から酸化物半導体膜１８へ移動する不純物量を低減することが可能である。また、酸化
物半導体膜１９は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１８におけ
る不純物濃度及び酸素欠損量を低減することが可能である。
【０１７４】
なお、酸化物半導体膜１８及び酸化物半導体膜１９は、各膜を単に積層するのではなく
連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）
が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のよう
な欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された酸化
物半導体膜１８及び酸化物半導体膜１９の間に不純物が混在していると、エネルギーバン
ドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してし
まう。
【０１７５】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
【０１７６】
なお、多層膜２０の代わりに、図７（Ｄ）に示すトランジスタ６５のように、多層膜３
４を有してもよい。
【０１７７】
多層膜３４は、酸化物半導体膜３１、酸化物半導体膜１８、及び酸化物半導体膜１９を
有する。即ち、多層膜３４は３層構造である。また、酸化物半導体膜１８がチャネル領域
として機能する。
【０１７８】
また、ゲート絶縁膜１７及び酸化物半導体膜３１が接する。即ち、ゲート絶縁膜１７と
酸化物半導体膜１８との間に、酸化物半導体膜３１が設けられている。
【０１７９】
また、多層膜３４及び酸化物絶縁膜２３が接する。また、酸化物半導体膜１９及び酸化
物絶縁膜２３が接する。即ち、酸化物半導体膜１８と酸化物絶縁膜２３との間に、酸化物
半導体膜１９が設けられている。
【０１８０】
酸化物半導体膜３１は、酸化物半導体膜１９と同様の材料及び形成方法を適宜用いるこ
とができる。
【０１８１】
酸化物半導体膜３１は、酸化物半導体膜１８より膜厚が小さいと好ましい。酸化物半導
体膜３１の厚さを１ｎｍ以上５ｎｍ以下、または１ｎｍ以上３ｎｍ以下とすることで、ト
ランジスタのしきい値電圧の変動量を低減することが可能である。
【０１８２】
本実施の形態に示すトランジスタは、酸化物半導体膜１８及び酸化物絶縁膜２３の間に
、酸化物半導体膜１９が設けられている。このため、酸化物半導体膜１９と酸化物絶縁膜
２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準
位と酸化物半導体膜１８との間には隔たりがある。この結果、酸化物半導体膜１８を流れ
る電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可
能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕
獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのし
きい値電圧が変動してしまう。しかしながら、酸化物半導体膜１８とトラップ準位との間
に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、し
きい値電圧の変動を低減することができる。
【０１８３】
また、酸化物半導体膜１９は、外部からの不純物を遮蔽することが可能であるため、外
部から酸化物半導体膜１８へ移動する不純物量を低減することが可能である。また、酸化
物半導体膜１９は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１８におけ
る不純物濃度及び酸素欠損量を低減することが可能である。
【０１８４】
また、ゲート絶縁膜１７と酸化物半導体膜１８との間に、酸化物半導体膜３１が設けら
れており、酸化物半導体膜１８と酸化物絶縁膜２３との間に、酸化物半導体膜１９が設け
られているため、酸化物半導体膜３１と酸化物半導体膜１８との界面近傍におけるシリコ
ンや炭素の濃度、酸化物半導体膜１８におけるシリコンや炭素の濃度、または酸化物半導
体膜１９と酸化物半導体膜１８との界面近傍におけるシリコンや炭素の濃度を低減するこ
とができる。これらの結果、多層膜３４において、一定光電流測定法で導出される吸収係
数は、１×１０−３／ｃｍ未満、または１×１０−４／ｃｍ未満となり、局在準位が極め
て少ない。
【０１８５】
このような構造を有するトランジスタ６５は、酸化物半導体膜１８を含む多層膜３４に
おいて欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり
、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス
試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動
量が少なく、信頼性が高い。
【０１８６】
＜トランジスタのバンド構造＞
次に、図７（Ａ）に示すトランジスタ６０に設けられる多層膜２０、及び図７（Ｄ）に
示すトランジスタ６５に設けられる多層膜３４のバンド構造について、図８を用いて説明
する。
【０１８７】
ここでは、例として、酸化物半導体膜１８としてエネルギーギャップが３．１５ｅＶで
あるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜１９としてエネルギーギャップが３
．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソ
メータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定すること
ができる。
【０１８８】
酸化物半導体膜１８及び酸化物半導体膜１９の真空準位と価電子帯上端のエネルギー差
（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶであった。なお
、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒ
ａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨ
Ｉ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定することができる。
【０１８９】
したがって、酸化物半導体膜１８及び酸化物半導体膜１９の真空準位と伝導帯下端のエ
ネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである。
【０１９０】
図８（Ａ）は、多層膜２０のバンド構造の一部を模式的に示している。ここでは、多層
膜２０に酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ａ）に表す
ＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜
１８の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜１９の伝導帯下端のエ
ネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、Ｅ
ｃＩ１は、図７（Ｂ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図７（Ｂ）に
おいて、酸化物絶縁膜２３に相当する。
【０１９１】
図８（Ａ）に示すように、酸化物半導体膜１８及び酸化物半導体膜１９において、伝導
帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化すると
もいうことができる。これは、多層膜２０は、酸化物半導体膜１８と共通の元素を含み、
酸化物半導体膜１８及び酸化物半導体膜１９の間で、酸素が相互に移動することで混合層
が形成されるためであるということができる。
【０１９２】
図８（Ａ）より、多層膜２０の酸化物半導体膜１８がウェル（井戸）となり、多層膜２
０を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１８に形成されること
がわかる。なお、多層膜２０は、伝導帯下端のエネルギーが連続的に変化しているため、
酸化物半導体膜１８と酸化物半導体膜１９とが連続接合している、ともいえる。
【０１９３】
なお、図８（Ａ）に示すように、酸化物半導体膜１９と、酸化物絶縁膜２３との界面近
傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜１
９が設けられることにより、酸化物半導体膜１８と該トラップ準位とを遠ざけることがで
きる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜１８
の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子
が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生じ、トランジスタのしきい
値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギ
ー差を、０．１ｅＶ以上、または０．１５ｅＶ以上とすると、トランジスタのしきい値電
圧の変動が低減され、安定した電気特性となるため好適である。
【０１９４】
また、図８（Ｂ）は、多層膜２０のバンド構造の一部を模式的に示し、図８（Ａ）に示
すバンド構造の変形例である。ここでは、多層膜２０に酸化シリコン膜を接して設けた場
合について説明する。なお、図８（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端の
エネルギーを示し、ＥｃＳ１は酸化物半導体膜１８の伝導帯下端のエネルギーを示し、Ｅ
ｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図７（Ｂ
）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図７（Ｂ）において、酸化物絶縁
膜２３に相当する。
【０１９５】
図７（Ｂ）に示すトランジスタにおいて、一対の電極２１、２２の形成時に多層膜２０
の上方、すなわち酸化物半導体膜１９がエッチングされる場合がある。一方、酸化物半導
体膜１８の上面は、酸化物半導体膜１９の成膜時に酸化物半導体膜１８と酸化物半導体膜
１９の混合層が形成される場合がある。
【０１９６】
例えば、酸化物半導体膜１８が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−
Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚ
ｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜であり、酸化物
半導体膜１９が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物
、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：
Ｇａ：Ｚｎ＝１：３：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲ
ットに用いて成膜された酸化物半導体膜である場合、酸化物半導体膜１８よりも酸化物半
導体膜１９のＧａの含有量が多いため、酸化物半導体膜１８の上面には、ＧａＯｘ層また
は酸化物半導体膜１８よりもＧａを多く含む混合層が形成されうる。
【０１９７】
したがって、酸化物半導体膜１９がエッチングされた場合においても、ＥｃＳ１のＥｃ
Ｉ２側の伝導帯下端のエネルギーが高くなり、図８（Ｂ）に示すバンド構造のようになる
場合がある。
【０１９８】
図８（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において、
多層膜２０は、酸化物半導体膜１８のみと見かけ上観察される場合がある。しかしながら
、実質的には、酸化物半導体膜１８上には、酸化物半導体膜１８よりもＧａを多く含む混
合層が形成されているため、該混合層を１．５層として、捉えることができる。なお、該
混合層は、例えば、ＥＤＸ分析等によって、多層膜２０に含有する元素を測定した場合、
酸化物半導体膜１８の上方の組成を分析することで確認することができる。例えば、酸化
物半導体膜１８の上方の組成が、酸化物半導体膜１８中の組成よりもＧａの含有量が多い
構成となることで確認することができる。
【０１９９】
図８（Ｃ）は、多層膜３４のバンド構造の一部を模式的に示している。ここでは、多層
膜３４に酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ｃ）に表す
ＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜
１８の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜１９の伝導帯下端のエ
ネルギーを示し、ＥｃＳ３は酸化物半導体膜３１の伝導帯下端のエネルギーを示し、Ｅｃ
Ｉ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図７（Ｄ）
において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図７（Ｄ）において、酸化物絶縁膜
２３に相当する。
【０２００】
図８（Ｃ）に示すように、酸化物半導体膜３１、酸化物半導体膜１８、及び酸化物半導
体膜１９において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言する
と、連続的に変化するともいうことができる。これは、多層膜３４は、酸化物半導体膜１
８と共通の元素を含み、酸化物半導体膜１８及び酸化物半導体膜３１の間で、酸化物半導
体膜１８及び酸化物半導体膜１９の間で、酸素が相互に移動することで混合層が形成され
るためであるということができる。
【０２０１】
図８（Ｃ）より、多層膜３４の酸化物半導体膜１８がウェル（井戸）となり、多層膜３
４を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１８に形成されること
がわかる。なお、多層膜３４は、伝導帯下端のエネルギーが連続的に変化しているため、
酸化物半導体膜３１と、酸化物半導体膜１８と、酸化物半導体膜１９とが連続接合してい
る、ともいえる。
【０２０２】
なお、酸化物半導体膜１８と、酸化物絶縁膜２３との界面近傍、酸化物半導体膜１８と
、ゲート絶縁膜１７との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され
得るものの、図８（Ｃ）に示すように、酸化物半導体膜１９、３１が設けられることによ
り、酸化物半導体膜１８と該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１
とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差が小さい場合、
酸化物半導体膜１８の電子が該エネルギー差を越えてトラップ準位に達することがある。
トラップ準位に電子が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生じ、ト
ランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥ
ｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅＶ以上
、または０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安
定した電気特性となるため好適である。
【０２０３】
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
【０２０４】
（実施の形態３）
本実施の形態では、実施の形態２に示すデュアルゲート構造のトランジスタにおいて、
異なるゲート電極を接続し、同電位とした場合のトランジスタの電気特性について、図７
、及び図２６乃至図３１を用いて説明する。
【０２０５】
なお、ここでは、図７に示すゲート電極１５と、ゲート電極２９とを、電気的に短絡さ
せてゲート電圧を加えるような駆動方法を、Ｄｕａｌ  Ｇａｔｅ駆動という。即ち、Ｄｕ
ａｌ  Ｇａｔｅ駆動では、常にゲート電極１５の電圧と、ゲート電極２９の電圧とが等し
くなる。
【０２０６】
ここで、トランジスタの電気特性について計算した。図２６に計算で用いたトランジス
タの構造を示す。なお、計算にはデバイスシミュレーションソフト  Ａｔｌａｓ（Ｓｉｌ
ｖａｃｏ社製）を用いた。
【０２０７】
図２６（Ａ）に示す構造１のトランジスタは、デュアルゲート構造のトランジスタであ
る。
【０２０８】
構造１のトランジスタは、ゲート電極２０１上に絶縁膜２０３が形成され、絶縁膜２０
３上に酸化物半導体膜２０５が形成される。絶縁膜２０３及び酸化物半導体膜２０５上に
一対の電極２０７、２０８が形成され、酸化物半導体膜２０５及び一対の電極２０７、２
０８上に絶縁膜２０９が形成される。絶縁膜２０９上にゲート電極２１３が形成される。
また、ゲート電極２０１及びゲート電極２１３は、絶縁膜２０３及び絶縁膜２０９に形成
される開口部（図示しない。）において、接続される。
【０２０９】
図２６（Ｂ）に示す構造２のトランジスタはシングルゲート構造のトランジスタである
。
【０２１０】
構造２のトランジスタは、ゲート電極２０１上に絶縁膜２０３が形成され、絶縁膜２０
３上に酸化物半導体膜２０５が形成される。絶縁膜２０３及び酸化物半導体膜２０５上に
一対の電極２０７、２０８が形成され、酸化物半導体膜２０５及び一対の電極２０７、２
０８上に絶縁膜２０９が形成される。
【０２１１】
なお、計算において、ゲート電極２０１の仕事関数φＭを５．０ｅＶと設定した。絶縁
膜２０３を、誘電率が４．１である厚さ１００ｎｍの膜と設定した。酸化物半導体膜２０
５としてはＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）単層を想定し、
Ｉｎ−Ｇａ−Ｚｎ酸化物膜のバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．６
ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄを３×１０
１７ａｔｏｍｓ／ｃｍ３と設定した。一対の電極２０７、２０８の仕事関数φｓｄを４．
６ｅＶとし、酸化物半導体膜２０５とオーミック接合と設定した。絶縁膜２０９の比誘電
率を４．１とし、厚さを１００ｎｍと設定した。なお、酸化物半導体膜２０５における欠
陥準位や表面散乱などのモデルは考慮していない。また、トランジスタのチャネル長及び
チャネル幅をそれぞれ１０μｍ及び１００μｍとした。
【０２１２】
＜初期特性バラつきの低減＞
構造１に示すトランジスタのようにＤｕａｌ  Ｇａｔｅ駆動とすることで、初期特性の
バラつきを低減することができる。これは、Ｄｕａｌ  Ｇａｔｅ駆動とすることで、Ｉｄ
−Ｖｇ特性のしきい値電圧Ｖｔｈの変動量が、構造２に示すトランジスタに比べて小さく
なることに起因する。
【０２１３】
ここで、一例として、半導体膜がｎ型化したことによるＩｄ−Ｖｇ特性のマイナスシフ
トについて説明する。
【０２１４】
ドナーイオンの電荷量の合計をＱ（Ｃ）とし、ゲート電極２０１、絶縁膜２０３、及び
酸化物半導体膜２０５で形成される容量をＣＢｏｔｔｏｍとし、酸化物半導体膜２０５、
絶縁膜２０９、及びゲート電極２１３で形成される容量をＣＴｏｐとする。このとき、構
造１に示すトランジスタのＶｔｈの変動量ΔＶを数式（２）に示す。また、構造２に示す
トランジスタのＶｔｈの変動量ΔＶを数式（３）に示す。
【０２１５】
【数２】
2019216268.tif 000004
【０２１６】
【数３】
2019216268.tif 000005
【０２１７】
数式（２）に示すように、構造１に示すトランジスタのようなＤｕａｌ  Ｇａｔｅ駆動
では、ドナーイオンとゲート電極の間の容量が、ＣＢｏｔｔｏｍ、及びＣＴｏｐの和とな
るため、しきい値電圧の変動量が小さくなる。
【０２１８】
また、構造１及び構造２のトランジスタそれぞれにおいて、ドレイン電圧が０．１Ｖ及
び１Ｖのときの電流電圧曲線を計算した結果を図２７に示す。なお、図２７（Ａ）は、構
造１に示すトランジスタの電流電圧曲線であり、図２７（Ｂ）は、構造２に示すトランジ
スタの電流電圧曲線である。ドレイン電圧Ｖｄが０．１Ｖのとき、構造１に示すトランジ
スタのしきい値電圧は−２．２６Ｖであり、構造２に示すトランジスタのしきい値電圧は
−４．７３Ｖであった。
【０２１９】
構造１に示すトランジスタのように、Ｄｕａｌ  Ｇａｔｅ駆動を採用すると、しきい値
電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のバラつき
も同時に低減される。
【０２２０】
なお、ここではドナーイオンによるしきい値電圧のマイナスシフトを考慮したが、絶縁
膜２０３及び絶縁膜２０９中の固定電荷、可動電荷、あるいは負の電荷（アクセプターラ
イクな準位にトラップされた電子など）によるしきい値電圧のプラスシフトも同様に抑制
されるため、バラつきが低減すると考えられる。
【０２２１】
＜−ＧＢＴストレス試験の劣化の抑制＞
また、構造１に示すトランジスタのようにＤｕａｌ  Ｇａｔｅ駆動とすることで、−Ｇ
ＢＴストレス試験の劣化を低減することができる。以下に、−ＧＢＴストレス試験の劣化
を低減することができる理由について説明する。
【０２２２】
一つ目の理由としては、Ｄｕａｌ  Ｇａｔｅ駆動とすることで、静電ストレスが生じな
い点がある。図２８（Ａ）に、構造１のトランジスタにおいて、ゲート電極２０１及びゲ
ート電極２１３それぞれに−３０Ｖを印加したときの、ポテンシャル等高線をプロットし
た図を示す。また、図２８（Ｂ）に、図２８（Ａ）のＡ−Ｂ断面におけるポテンシャルを
示す。
【０２２３】
酸化物半導体膜２０５は真性半導体であり、ゲート電極２０１、２１３に負の電圧が印
加され、完全空乏化した時は、ゲート電極２０１、２１３の間には、一切の電荷が存在し
ない。この状態で、ゲート電極２０１及びゲート電極２１３を等電位にすると、図２８（
Ｂ）に示すように、ゲート電極２０１及びゲート電極２１３の間は完全に等電位となる。
電位が等しいため、絶縁膜２０３、酸化物半導体膜２０５、及び絶縁膜２０９に静電スト
レスは生じない。この結果、可動イオンや、絶縁膜２０３及び絶縁膜２０９におけるキャ
リアのトラップ・デトラップなど、−ＧＢＴストレス試験の劣化の原因となる現象が発生
しない。
【０２２４】
二つ目の理由としては、Ｄｕａｌ  Ｇａｔｅ駆動とすることで、ＦＥＴの外部からの電
場が遮蔽されることである。ここでは、図２６（Ａ）に示す構造１のトランジスタ、及び
図２６（Ｂ）に示す構造２のトランジスタそれぞれにおいて、絶縁膜２０９またはゲート
電極２１３上に空気中の荷電粒子が吸着するモデルを図２９に示す。
【０２２５】
図２９（Ｂ）に示すように、構造２に示すトランジスタにおいては、絶縁膜２０９表面
に空気中の正の荷電粒子が吸着する。ゲート電極２０１に負の電圧が印加されると、正の
荷電粒子が絶縁膜２０９に吸着される。この結果、図２９（Ｂ）の矢印で示すように、正
の荷電粒子の電場が酸化物半導体膜２０５の絶縁膜２０９の界面まで影響し、実質的に正
のバイアスが印加された状態となる。この結果、しきい値電圧が負にシフトすると考えら
れる。
【０２２６】
一方、図２９（Ａ）に示すように、構造１に示すトランジスタにおいては、ゲート電極
２１３表面に、正の荷電粒子が付着したとしても、図２９（Ａ）の矢印で示すように、ゲ
ート電極２１３が正の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に正の荷
電粒子が影響しない。即ち、ゲート電極２１３を有すると、外部からの電荷から、トラン
ジスタを電気的に保護することが可能であり、−ＧＢＴストレス試験の劣化が抑制される
。
【０２２７】
以上の、二つの理由からＤｕａｌ  Ｇａｔｅ駆動のトランジスタにおいて、−ＧＢＴス
トレス試験の劣化が抑制される。
【０２２８】
＜異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制＞
ここで、構造２とした場合の、異なるドレイン電圧におけるオン電流の立ち上がり電圧
の変動、及びその原因について説明する。
【０２２９】
図３０に示すトランジスタは、ゲート電極２３１上にゲート絶縁膜２３３が設けられ、
ゲート絶縁膜２３３上に酸化物半導体膜２３５が設けられる。酸化物半導体膜２３５上に
一対の電極２３７、２３８が設けられ、ゲート絶縁膜２３３、酸化物半導体膜２３５、及
び一対の電極２３７、２３８上に、絶縁膜２３９が設けられる。
【０２３０】
なお、計算において、ゲート電極２３１の仕事関数φＭを５．０ｅＶと設定した。ゲー
ト絶縁膜２３３を、誘電率が７．５である厚さ４００ｎｍの膜と、誘電率が４．１である
厚さ５０ｎｍの膜の積層構造と設定した。酸化物半導体膜２３５としてはＩｎ−Ｇａ−Ｚ
ｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）単層を想定し、Ｉｎ−Ｇａ−Ｚｎ酸化物膜
のバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．６ｅＶ、比誘電率を１５、電
子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄは１×１０１３／ｃｍ３と設定した。
一対の電極２３７、２３８の仕事関数φｓｄを４．６ｅＶとし、酸化物半導体膜２３５と
オーミック接合と設定した。絶縁膜２３９の比誘電率を３．９とし、厚さを５５０ｎｍと
設定した。なお、酸化物半導体膜２３５における欠陥準位や表面散乱などのモデルは考慮
していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ３μｍ及び５０
μｍとした。
【０２３１】
次に、図３０（Ａ）に示すトランジスタにおいて、絶縁膜２３９表面に正の荷電粒子が
吸着したトランジスタのモデルを図３０（Ｂ）及び図３０（Ｃ）に示す。なお、図３０（
Ｂ）においては、絶縁膜２３９の表面に正の固定電荷を一様に仮定した構造であり、図３
０（Ｃ）においては、絶縁膜２３９の表面に正の固定電荷を部分的に仮定した構造である
。
【０２３２】
図３０（Ａ）乃至図３０（Ｃ）に示すトランジスタの電気特性を計算した結果を図３１
（Ａ）乃至図３１（Ｃ）に示す。
【０２３３】
図３１（Ａ）に示すように、図３０（Ａ）に示すトランジスタの絶縁膜２３９に正の固
定電荷を仮定しない場合において、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの
立ち上がり電圧が略一致している。
【０２３４】
一方、図３１（Ｂ）に示すように、図３０（Ｂ）に示すトランジスタの絶縁膜２３９に
正の固定電荷を一様に仮定した場合は、しきい値電圧がマイナスシフトしている。一方、
ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの立ち上がり電圧が略一致している。
【０２３５】
また、図３１（Ｃ）に示すように、図３０（Ｃ）に示すトランジスタの絶縁膜２３９に
正の固定電荷を部分的に仮定した場合は、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それ
ぞれの立ち上がり電圧が異なっている。
【０２３６】
一方、構造１に示すトランジスタにおいては、ゲート電極２１３が設けられているため
、上記＜−ＧＢＴストレス試験の劣化の抑制＞で説明したように、ゲート電極２１３が外
部の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に荷電粒子が影響しない。
即ち、ゲート電極２１３を有すると、外部からの電荷から、トランジスタを電気的に保護
することが可能であり、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を
抑制することができる。
【０２３７】
以上のことから、デュアルゲート構造とし、各ゲート電極に任意の電圧を印加すること
で、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち
上がり電圧の変動の抑制が可能である。また、デュアルゲート構造とし、各ゲート電極に
同電位の電圧を印加することで、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化
の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能で
ある。
【０２３８】
＜チャネル幅方向におけるゲート電極の端部と酸化物半導体膜の端部との距離と、しきい
値電圧の変動量について＞
図３２に、構造１に示すトランジスタのチャネル幅方向の断面模式図を示す。なお、図
３２に示すトランジスタの断面模式図における各構成は、図２６（Ａ）に示す構造１の各
構成と縮尺が異なる。
【０２３９】
ここで、構造１に示すトランジスタのチャネル幅方向において、ゲート電極２０１とゲ
ート電極２１３が酸化物半導体膜２０５よりも、チャネル幅方向にｔ２だけはみ出してい
るものの、酸化物半導体膜２０５の側面に対向するゲート電極が無い構造を構造３とする
（図３２（Ａ）参照。）。
【０２４０】
このとき、構造３に示すトランジスタをＤｕａｌ  Ｇａｔｅ駆動したときの、電荷量Ｑ
（Ｃ／ｍ２）によるＶｔｈの変動量ΔＶ４は数式（４）のようになる。
【０２４１】
【数４】
2019216268.tif 000006
【０２４２】
なお、トランジスタにおけるＶｔｈの変動量が数式（４）で表せる状況は、酸化物半導
体膜２０５の側面における電荷がＶｔｈのシフトを引き起こす主要因である場合に限る。
例えば、ゲート電極２０１あるいはゲート電極２１３が酸化物半導体膜２０５からチャネ
ル幅方向にはみ出していないときに、酸化物半導体膜２０５の側面おけるドナーイオンの
電荷により寄生チャネルが形成される場合がある。これに対し、構造３の場合は、数式（
４）にしたがって、電荷の影響が抑制される。
【０２４３】
以上では、電荷の起源として、特に酸化物半導体膜２０５の側面におけるドナーイオン
を想定したが、絶縁膜、絶縁膜界面、あるいは酸化物半導体膜における固定電荷、あるい
はトラップ準位に捉えられた電子やホールであっても、それらがＶｔｈのシフトを引き起
こす主要因である場合には同様の議論が成り立つ。
【０２４４】
構造３をより一般化した場合として、ゲート電極２０１とゲート電極２１３が酸化物半
導体膜２０５よりも、チャネル幅方向にそれぞれＸＢ、ＸＴだけはみ出している構造４を
考える（図３２（Ｂ）参照。）。このとき、ＣＢｏｔｔｏｍとＣＴｏｐは、それぞれ数式
（５）と数式（６）のように書き換えられる。
【０２４５】
【数５】
2019216268.tif 000007
【０２４６】
【数６】
2019216268.tif 000008
【０２４７】
ＸＢ、ＸＴを変化させたときに、数式（５）と数式（６）は、それぞれＸＢ＝ｔ１＋ｔ
ｏｓ、ＸＴ＝ｔ３＋ｔｏｓで数式（７）に示す最大値ＣＢｏｔｔｏｍＭａｘと数式（８）
に示すＣＴｏｐＭａｘを取る。
【０２４８】
【数７】
2019216268.tif 000009
【０２４９】
【数８】
2019216268.tif 000010
【０２５０】
したがって、数式（４）に基づいてＶｔｈの変動量を最も小さくするには、ＸＢ＝ｔ１
＋ｔｏｓ、ＸＴ＝ｔ３＋ｔｏｓとすれば良い。
【０２５１】
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
【０２５２】
（実施の形態４）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する
。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明
する。
【０２５３】
図９（Ａ）に、半導体装置の一例を示す。図９（Ａ）に示す半導体装置は、画素部１０
１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配
設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各
々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御される
ｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複
数の画素１００を有する。また、信号線１０９に沿って、各々が平行または略平行に配設
された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々が平
行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回
路１０６をまとめて駆動回路部という場合がある。
【０２５４】
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１００のうち、い
ずれかの行に配設されたｎ個の画素１００と電気的に接続される。また、各信号線１０９
は、ｍ行ｎ列に配設された画素１００のうち、いずれかの列に配設されたｍ個の画素１０
０に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５
は、ｍ行ｎ列に配設された画素１００のうち、いずれかの行に配設されたｎ個の画素１０
０と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行ま
たは略平行に配設されている場合は、ｍ行ｎ列に配設された画素１００のうち、いずれか
の列に配設されたｍ個の画素１００に電気的と接続される。
【０２５５】
図９（Ｂ）、（Ｃ）は、図９（Ａ）に示す表示装置の画素１００に用いることができる
回路構成の一例を示している。
【０２５６】
図９（Ｂ）に示す画素１００は、液晶素子１２１と、トランジスタ１０３と、容量素子
１０５と、を有する。
【０２５７】
液晶素子１２１の一対の電極の一方の電位は、画素１００の仕様に応じて適宜設定され
る。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の
画素１００のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン
電位）を与えてもよい。また、各行の画素１００毎の液晶素子１２１の一対の電極の一方
に異なる電位を与えてもよい。
【０２５８】
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御
する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦
方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１とし
ては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶
、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
【０２５９】
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモー
ド、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅ
ｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉ
ｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎ
ｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、こ
れに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
【０２６０】
また、ブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
【０２６１】
図９（Ｂ）に示す画素１００の構成において、トランジスタ１０３のソース電極及びド
レイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対の
電極の他方に電気的に接続される。また、トランジスタ１０３のゲート電極は、走査線１
０７に電気的に接続される。トランジスタ１０３は、オン状態またはオフ状態になること
により、データ信号のデータの書き込みを制御する機能を有する。
【０２６２】
図９（Ｂ）に示す画素１００の構成において、容量素子１０５の一対の電極の一方は、
電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の電
極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１００の仕様に
応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量とし
ての機能を有する。
【０２６３】
例えば、図９（Ｂ）の画素１００を有する表示装置では、走査線駆動回路１０４により
各行の画素１００を順次選択し、トランジスタ１０３をオン状態にしてデータ信号のデー
タを書き込む。
【０２６４】
データが書き込まれた画素１００は、トランジスタ１０３がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
【０２６５】
また、図９（Ｃ）に示す画素１００は、表示素子のスイッチングを行うトランジスタ１
３３と、画素の駆動を制御するトランジスタ１０３と、トランジスタ１３５と、容量素子
１０５と、発光素子１３１と、を有する。
【０２６６】
トランジスタ１３３のソース電極及びドレイン電極の一方は、データ信号が与えられる
信号線１０９に電気的に接続される。さらに、トランジスタ１０３のゲート電極は、ゲー
ト信号が与えられる走査線１０７に電気的に接続される。
【０２６７】
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
【０２６８】
トランジスタ１０３のソース電極及びドレイン電極の一方は、アノード線として機能す
る配線１３７と電気的に接続され、トランジスタ１０３のソース電極及びドレイン電極の
他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０
３のゲート電極は、トランジスタ１３３のソース電極及びドレイン電極の他方、及び容量
素子１０５の一方の電極に電気的に接続される。
【０２６９】
トランジスタ１０３は、オン状態またはオフ状態になることにより、発光素子１３１に
流れる電流を制御する機能を有する。
【０２７０】
トランジスタ１３５のソース電極及びドレイン電極の一方はデータの基準電位が与えら
れる配線１３９と接続され、トランジスタ１３５のソース電極及びドレイン電極の他方は
、発光素子１３１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される
。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に
電気的に接続される。
【０２７１】
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば
、発光素子１３１が劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジ
スタ１３５のソース電極及びドレイン電極の一方が接続された配線１３９に流れる電流を
モニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１
３９に与えられる電位としては、例えば、０Ｖとすることができる。
【０２７２】
容量素子１０５の一対の電極の一方は、トランジスタ１０３のソース電極及びドレイン
電極の他方、及びトランジスタ１３３のゲート電極と電気的に接続され、容量素子１０５
の一対の電極の他方は、トランジスタ１３５のソース電極及びドレイン電極の他方、及び
発光素子１３１の一方の電極に電気的に接続される。
【０２７３】
図９（Ｃ）に示す画素１００の構成において、容量素子１０５は、書き込まれたデータ
を保持する保持容量としての機能を有する。
【０２７４】
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極及びドレイン
電極の他方、容量素子１０５の他方の電極、及びトランジスタ１０３のソース電極及びド
レイン電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、
カソードとして機能する配線１４１に電気的に接続される。
【０２７５】
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
【０２７６】
なお、配線１３７及び配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には
、低電源電位ＶＳＳが与えられる。図９（Ｃ）に示す構成においては、配線１３７に高電
源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
【０２７７】
図９（Ｃ）の画素１００を有する表示装置では、走査線駆動回路１０４により各行の画
素１００を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデータを書き
込む。
【０２７８】
データが書き込まれた画素１００は、トランジスタ１０３がオフ状態になることで保持
状態になる。さらに、トランジスタ１０３は、容量素子１０５と接続しているため、書き
込まれたデータを長時間保持することが可能となる。また、トランジスタ１３３により、
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３１は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０２７９】
次いで、画素１００に液晶素子を用いた液晶表示装置の具体的な例について説明する。
ここでは、図９（Ｂ）に示す画素１００の上面図を図１０に示す。なお、図１０において
は、対向電極及び液晶素子を省略する。
【０２８０】
図１０において、走査線として機能する導電膜３０４ｃは、信号線に略直交する方向（
図中左右方向）に延伸して設けられている。信号線として機能する導電膜３１０ｄは、走
査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能す
る導電膜３１０ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として
機能する導電膜３０４ｃは、走査線駆動回路１０４（図９（Ａ）を参照。）と電気的に接
続されており、信号線として機能する導電膜３１０ｄ及び容量線として機能する導電膜３
１０ｆは、信号線駆動回路１０６（図９（Ａ）を参照。）に電気的に接続されている。
【０２８１】
トランジスタ１０３は、走査線及び信号線が交差する領域に設けられている。トランジ
スタ１０３は、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜（図１０に図示
せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８
ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅ、酸化物半導
体膜３０８ｂ上に形成された保護膜（図１０に図示せず。）、及びゲート電極として機能
する導電膜３１６ｃにより構成される。なお、導電膜３０４ｃは、走査線としても機能し
、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ１０２のゲート電極として機能
する。また、導電膜３１０ｄは、信号線としても機能し、酸化物半導体膜３０８ｂと重畳
する領域がトランジスタ１０２のソース電極またはドレイン電極として機能する。また、
図１０において、走査線は、上面形状において端部が酸化物半導体膜３０８ｂの端部より
外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜とし
て機能する。この結果、トランジスタに含まれる酸化物半導体膜３０８ｂに光が照射され
ず、トランジスタの電気特性の変動を抑制することができる。また、ゲート電極として機
能する導電膜３０４ｃ及びゲート電極として機能する導電膜３１６ｃは、開口部３６４ｃ
において接続する。
【０２８２】
また、導電膜３１０ｅは、開口部３６４ｃにおいて、画素電極として機能する透光性を
有する導電膜３１６ｂと電気的に接続されている。
【０２８３】
容量素子１０５は、開口部３６２において容量線として機能する導電膜３１０ｆと接続
されている。また、容量素子１０５は、ゲート絶縁膜上に形成される導電性を有する膜３
０８ｃと、トランジスタ１０３上に設けられる窒化物絶縁膜で形成される誘電体膜と、画
素電極として機能する透光性を有する導電膜３１６ｃと、で構成されている。導電性を有
する膜３０８ｃは透光性を有するため、容量素子１０５は透光性を有する。
【０２８４】
このように容量素子１０５は透光性を有するため、画素１００内に容量素子１０５を大
きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％
以上、５５％以上、または６０％以上とすることが可能であると共に、電荷容量を増大さ
せた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示
装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解
像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしな
がら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に
設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。
代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐ
ｐｉ以上である高解像度の半導体装置に好適に用いることができる。
【０２８５】
また、図１０に示す画素１００は、信号線として機能する導電膜３１０ｄと平行な辺と
比較して走査線として機能する導電膜３０４ｃと平行な辺の方が長い形状であり、且つ容
量線として機能する導電膜３１０ｆが、信号線として機能する導電膜３１０ｄと平行な方
向に延伸して設けられている。この結果、画素１００に占める導電膜３１０ｆの面積を低
減することが可能であるため、開口率を高めることができる。また、容量線として機能す
る導電膜３１０ｆが接続電極を用いず、直接導電性を有する膜３０８ｃと接するため、さ
らに開口率を高めることができる。
【０２８６】
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができ
るため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電
力を低減することができる。
【０２８７】
次いで、図１０の一点鎖線Ｃ−Ｄ間における断面図を図１１に示す。なお、図１１にお
いて、走査線駆動回路１０４及び信号線駆動回路１０６を含む駆動回路部（上面図を省略
する。）の断面図をＡ−Ｂに示す。本実施の形態においては、縦電界方式の液晶表示装置
について説明する。
【０２８８】
本実施の形態に示す表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素子
３２２が挟持されている。
【０２８９】
液晶素子３２２は、基板３０２の上方の透光性を有する導電膜３１６ｂと、配向性を制
御する膜（以下、配向膜３１８、３５２という）と、液晶層３２０と、導電膜３５０と、
を有する。なお、透光性を有する導電膜３１６ｂは、液晶素子３２２の一方の電極として
機能し、導電膜３５０は、液晶素子３２２の他方の電極として機能する。
【０２９０】
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示
装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上
に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、
液晶モジュールとよぶこともある。
【０２９１】
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として
機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３０
８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂによりトラ
ンジスタ１０２を構成する。酸化物半導体膜３０８ａは、ゲート絶縁膜上に設けられる。
【０２９２】
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能
する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成さ
れる酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０
ｄ、３１０ｅ、絶縁膜３１２、絶縁膜３１４、及びゲート電極として機能する導電膜３１
６ｃによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂは、ゲート絶縁膜上
に設けられる。また、導電膜３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜３１４が
保護膜として設けられている。
【０２９３】
また、画素電極として機能する透光性を有する導電膜３１６ｂが、絶縁膜３１２及び絶
縁膜３１４に設けられた開口部において、導電膜３１０ｅと接続する。
【０２９４】
また、一方の電極として機能する導電性を有する膜３０８ｃ、誘電体膜として機能する
絶縁膜３１４、他方の電極として機能する透光性を有する導電膜３１６ｂにより容量素子
１０５を構成する。導電性を有する膜３０８ｃは、ゲート絶縁膜上に設けられる。
【０２９５】
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０
４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１
０ｃとは、透光性を有する導電膜３１６ｂと同時に形成された透光性を有する導電膜３１
６ａで接続される。
【０２９６】
導電膜３０４ｂ及び透光性を有する導電膜３１６ａは、絶縁膜３０６及び絶縁膜３１２
に設けられた開口部において接続する。また、導電膜３１０ｃと透光性を有する導電膜３
１６ａは、絶縁膜３１２及び絶縁膜３１４に設けられた開口部において接続する。
【０２９７】
ここで、図１１に示す表示装置の構成要素について、以下に説明する。
【０２９８】
基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３
０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜
３０４ｃは、画素部１０１に形成され、画素部のトランジスタのゲート電極として機能す
る。また、導電膜３０４ｂは、走査線駆動回路１０４に形成され、導電膜３１０ｃと接続
する。
【０２９９】
基板３０２は、実施の形態１に示す基板１１の材料を適宜用いることができる。
【０３００】
導電膜３０４ａ、３０４ｂ、３０４ｃとしては、実施の形態１に示すゲート電極１５の
材料及び作製方法を適宜用いることができる。
【０３０１】
基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜
３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタの
ゲート絶縁膜、及び画素部１０１のトランジスタのゲート絶縁膜としての機能を有する。
【０３０２】
絶縁膜３０５としては、実施の形態１に示すゲート絶縁膜１７で説明した窒化物絶縁膜
を用いて形成することが好ましい。絶縁膜３０６としては、実施の形態１に示すゲート絶
縁膜１７で説明した酸化物絶縁膜を用いて形成することが好ましい。
【０３０３】
絶縁膜３０６上には、酸化物半導体膜３０８ａ、３０８ｂ、導電性を有する膜３０８ｃ
が形成されている。酸化物半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形成さ
れ、駆動回路部のトランジスタのチャネル領域として機能する。また、酸化物半導体膜３
０８ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル
領域として機能する。導電性を有する膜３０８ｃは、容量素子１０５の一方の電極として
機能する。
【０３０４】
酸化物半導体膜３０８ａ、３０８ｂ、及び導電性を有する膜３０８ｃは、実施の形態１
に示す酸化物半導体膜１８の材料及び作製方法を適宜用いることができる。
【０３０５】
導電性を有する膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと同様に、酸化物半
導体膜であり、且つ不純物が含まれていることを特徴とする。不純物としては、水素があ
る。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素
、アルカリ金属、アルカリ土類金属等が含まれていてもよい。
【０３０６】
酸化物半導体膜３０８ａ、３０８ｂ、及び導電性を有する膜３０８ｃは共に、ゲート絶
縁膜上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜３０８ａ、３
０８ｂと比較して、導電性を有する膜３０８ｃの不純物濃度が高い。例えば、酸化物半導
体膜３０８ａ、３０８ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、
５×１０１８ａｔｏｍｓ／ｃｍ３以下、１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０
１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、導電
性を有する膜３０８ｃに含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、１
×１０２０ａｔｏｍｓ／ｃｍ３以上、または５×１０２０ａｔｏｍｓ／ｃｍ３以上である
。また、酸化物半導体膜３０８ａ、３０８ｂと比較して、導電性を有する膜３０８ｃに含
まれる水素濃度は２倍、または１０倍以上である。
【０３０７】
また、導電性を有する膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂより抵抗率が
低い。導電性を有する膜３０８ｃの抵抗率が、酸化物半導体膜３０８ａ、３０８ｂの抵抗
率の１×１０−８倍以上１×１０−１倍以下で有ることが好ましく、代表的には１×１０
−３Ωｃｍ以上１×１０４Ωｃｍ未満、または、抵抗率が１×１０−３Ωｃｍ以上１×１
０−１Ωｃｍ未満であるとよい。
【０３０８】
酸化物半導体膜３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１２等の、酸化物半
導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、酸
化物半導体膜３０８ａ、３０８ｂは、半導体として機能し、酸化物半導体膜３０８ａ、３
０８ｂを有するトランジスタは、優れた電気特性を有する。
【０３０９】
一方、導電性を有する膜３０８ｃは、開口部３６２（図１４（Ａ）参照。）において絶
縁膜３１４と接する。絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、
アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、
更には水素を含む。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ａ、３０８ｂ
と同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素
と結合し、キャリアである電子が生成される。また、絶縁膜３１４をプラズマＣＶＤ法ま
たはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生
成される。当該酸素欠損に絶縁膜３１４に含まれる水素が入ることで、キャリアである電
子が生成される。これらの結果、酸化物半導体膜は、導電性が高くなり導体として機能す
る。即ち、導電性の高い酸化物半導体膜ともいえる。ここでは、酸化物半導体膜３０８ａ
、３０８ｂと同様の材料を主成分とし、且つ水素濃度が酸化物半導体膜３０８ａ、３０８
ｂより高いことにより、導電性が高められた金属酸化物を、導電性を有する膜３０８ｃと
よぶ。
【０３１０】
ただし、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜３０８ｃ
は、場合によっては、絶縁膜３１４と接していないことも可能である。
【０３１１】
また、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜３０８ｃは
、場合によっては、酸化物半導体膜３０８ａ、または、３０８ｂと別々の工程で形成され
てもよい。その場合には、導電性を有する膜３０８ｃは、酸化物半導体膜３０８ａ、３０
８ｂと、異なる材質を有していても良い。例えば、導電性を有する膜３０８ｃは、ＩＴＯ
、または、インジウム亜鉛酸化物等を用いて形成してもよい。
【０３１２】
本実施の形態に示す半導体装置は、トランジスタの酸化物半導体膜と同時に、容量素子
の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容
量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導
電膜を形成する工程が不要であり、半導体装置の作製工程を削減できる。また、容量素子
は、一対の電極が透光性を有する導電膜で形成されているため、透光性を有する。この結
果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
【０３１３】
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅは、実施の形態１に示す一
対の電極２１、２２の材料及び作製方法を適宜用いることができる。
【０３１４】
絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、導電性を有する膜３０８ｃ、及び
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁
膜３１４が形成されている。絶縁膜３１２は、絶縁膜３０６と同様に、酸化物半導体膜と
の界面特性を向上させることが可能な材料を用いることが好ましく、少なくとも実施の形
態１に示す酸化物絶縁膜２４と同様の材料及び作製方法を適宜用いることができる。また
、実施の形態１に示すように、酸化物絶縁膜２３及び酸化物絶縁膜を積層して形成しても
よい。
【０３１５】
絶縁膜３１４は、絶縁膜３０５と同様に、外部からの不純物、例えば、水、アルカリ金
属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ま
しく、実施の形態１に示す窒化物絶縁膜２５の材料及び作製方法を適宜用いることができ
る。
【０３１６】
また、絶縁膜３１４上には透光性を有する導電膜３１６ａ、３１６ｂ、及びゲート電極
として機能する導電膜３１６ｃが形成されている。透光性を有する導電膜３１６ａは、開
口部３６４ａ（図１４（Ｃ）参照。）において導電膜３０４ｂと電気的に接続され、開口
部３６４ｂ（図１４（Ｃ）参照。）において導電膜３１０ｃと電気的に接続される。即ち
、導電膜３０４ｂ及び導電膜３１０ｃを接続する接続電極として機能する。透光性を有す
る導電膜３１６ｂは、開口部３６４ｃ（図１４（Ｃ）参照。）において導電膜３１０ｅと
電気的に接続され、画素の画素電極としての機能を有する。また、透光性を有する導電膜
３１６ｂは、容量素子の一対の電極の一方として機能することができる。導電膜３１６ｃ
は、開口部３６４ｃ（図１０参照。）において導電膜３０４ｃと電気的に接続される。
【０３１７】
導電膜３０４ｂ及び導電膜３１０ｃが直接接するような接続構造とするには、導電膜３
１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパターニ
ングを行い、マスクを形成する必要があるが、図１１の接続構造には、当該フォトマスク
が不要である。しかしながら、図１１のように、透光性を有する導電膜３１６ｂにより、
導電膜３０４ｂ及び導電膜３１０ｃを接続することで、導電膜３０４ｂ及び導電膜３１０
ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚少なくすることが
できる。即ち、半導体装置の作製工程を削減することが可能である。
【０３１８】
透光性を有する導電膜３１６ａ、３１６ｂ、導電膜３１６ｃとしては、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜
鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を
用いることができる。
【０３１９】
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成さ
れている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６
に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリ
クスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示
装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。
【０３２０】
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、
赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過
する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフ
ィルタなどを用いることができる。
【０３２１】
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
【０３２２】
また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化
層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑
制する機能を有する。
【０３２３】
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部
の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電
膜３１６ａ、３１６ｂ、及び導電膜３５０上には、配向膜としての機能を有する絶縁膜を
別途形成してもよい。
【０３２４】
また、透光性を有する導電膜３１６ａ、３１６ｂ、導電膜３１６ｃと導電膜３５０との
間には、液晶層３２０が形成されている。また液晶層３２０は、シール材（図示しない）
を用いて、基板３０２と基板３４２の間に封止されている。なお、シール材は、外部から
の水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。
【０３２５】
また、透光性を有する導電膜３１６ａ、３１６ｂ、導電膜３１６ｃと導電膜３５０との
間に液晶層３２０の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。
【０３２６】
図１１に示す半導体装置に示す基板３０２上に設けられた素子部の作製方法について、
図１２乃至図１５を用いて説明する。
【０３２７】
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
【０３２８】
次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電
膜３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４
ｃの形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆
われていない領域をエッチングすることで形成することができる。（図１２（Ａ）参照）
。
【０３２９】
また、導電膜３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、蒸着法、ＣＶＤ法
、スパッタリング法、スピンコート法等を用いて形成することができる。
【０３３０】
次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形
成し、絶縁膜３０５上に絶縁膜３０６を形成する（図１２（Ａ）参照）。
【０３３１】
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法等により形成すること
ができる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物
の混入が抑制され好ましい。
【０３３２】
次に、絶縁膜３０６上に酸化物半導体膜３０７を形成する（図１２（Ｂ）参照）。
【０３３３】
酸化物半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザ
ーアブレーション法などを用いて形成することができる。
【０３３４】
次に、酸化物半導体膜３０７を所望の領域に加工することで、島状の酸化物半導体膜３
０８ａ、３０８ｂ、３０８ｄを形成する。なお、酸化物半導体膜３０８ａ、３０８ｂ、３
０８ｄの形成は、所望の領域に第２のパターニングによるマスクの形成を行い、該マスク
に覆われていない領域をエッチングすることで形成することができる。エッチングとして
は、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用
いることができる（図１２（Ｃ）参照）。
【０３３５】
次に、絶縁膜３０６、及び酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ上に導電膜３
０９を形成する（図１３（Ａ）参照）。
【０３３６】
導電膜３０９としては、例えば、スパッタリング法を用いて形成することができる。
【０３３７】
次に、導電膜３０９を所望の領域に加工することで、導電膜３１０ａ、３１０ｂ、３１
０ｃ、３１０ｄ、３１０ｅを形成する。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ、３
１０ｄ、３１０ｅの形成は、所望の領域に第３のパターニングによるマスクの形成を行い
、該マスクに覆われていない領域をエッチングすることで、形成することができる（図１
３（Ｂ）参照）。
【０３３８】
次に、絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、及び導電膜３１
０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上を覆うように、絶縁膜３１１を形成す
る（図１３（Ｃ）参照）。
【０３３９】
絶縁膜３１１としては、実施の形態１に示す酸化物絶縁膜２３及び酸化物絶縁膜２４と
同様の条件を用いて積層して形成することができる。実施の形態１に示すように、酸化物
絶縁膜２３を加熱しながら形成することで、酸化物半導体膜３０８ａ、３０８ｂ、３０８
ｄ、に含まれる水素、水等を脱離させ、高純度化された酸化物半導体膜を形成することが
できる。
【０３４０】
次に、絶縁膜３１１を所望の領域に加工することで、絶縁膜３１２、及び開口部３６２
を形成する。なお、絶縁膜３１１、及び開口部３６２の形成は、所望の領域に第４のパタ
ーニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングするこ
とで、形成することができる。（図１４（Ａ）参照）。
【０３４１】
なお、開口部３６２は、酸化物半導体膜３０８ｄの表面が露出するように形成する。開
口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。た
だし、開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、ま
たはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
【０３４２】
こののち、実施の形態１と同様に、加熱処理を行って、絶縁膜３１１に含まれる酸素の
一部を酸化物半導体膜３０８ａ、３０８ｂに酸素を移動させ、酸化物半導体膜３０８ａ、
３０８ｂに含まれる酸素欠損量を低減することができる。
【０３４３】
次に、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３１３を形成する（図１４
（Ｂ）参照）。
【０３４４】
絶縁膜３１３としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、
アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく
、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物
絶縁膜を用いることができる。絶縁膜３１３としては、例えば、ＣＶＤ法を用いて形成す
ることができる。
【０３４５】
絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等
が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。
このため、絶縁膜３１４の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体
膜３０８ｄにおいて水素は酸素と結合し、キャリアである電子が生成される。この結果、
酸化物半導体膜３０８ｄは、導電性が高くなり、導電性を有する膜３０８ｃとなる。
【０３４６】
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好
ましく、例えば基板温度１００℃以上４００℃以下、または３００℃以上４００℃以下の
温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜３
０８ａ、３０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する
現象が発生することがあるため、このような現象が発生しない温度とする。
【０３４７】
次に、絶縁膜３１３を所望の領域に加工することで、絶縁膜３１４、及び開口部３６４
ａ、３６４ｂ、３６４ｃ、３６４ｄ（図１０参照。）、を形成する。なお、絶縁膜３１４
、及び開口部３６４ａ、３６４ｂ、３６４ｃは、所望の領域に第５のパターニングによる
マスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成するこ
とができる（図１４（Ｃ）参照）。
【０３４８】
また、開口部３６４ａは、導電膜３０４ｂの表面が露出するように形成する。また、開
口部３６４ｂは、導電膜３１０ｃが露出するように形成する。また、開口部３６４ｃは、
導電膜３１０ｅが露出するように形成する。また、開口部３６４ｄは、導電膜３０４ｃが
露出するように形成する。
【０３４９】
なお、開口部３６４ａ、３６４ｂ、３６４ｃ、３６４ｄの形成方法としては、例えば、
ドライエッチング法を用いることができる。ただし、開口部３６４ａ、３６４ｂ、３６４
ｃ、３６４ｄの形成方法としては、これに限定されず、ウエットエッチング法、またはド
ライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
【０３５０】
次に、開口部３６４ａ、３６４ｂ、３６４ｃ、３６４ｄを覆うように絶縁膜３１４上に
導電膜３１５を形成する（図１５（Ａ）参照）。
【０３５１】
導電膜３１５としては、例えば、スパッタリング法を用いて形成することができる。
【０３５２】
次に、導電膜３１５を所望の領域に加工することで、透光性を有する導電膜３１６ａ、
３１６ｂ、導電膜３１６ｃを形成する。なお、透光性を有する導電膜３１６ａ、３１６ｂ
、導電膜３１６ｃの形成は、所望の領域に第６のパターニングによるマスクの形成を行い
、該マスクに覆われていない領域をエッチングすることで形成することができる（図１５
（Ｂ）参照）。
【０３５３】
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニ
ング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができ
る。
【０３５４】
なお、本実施の形態では、絶縁膜３１４に含まれる水素を酸化物半導体膜３０８ｄに拡
散させて、酸化物半導体膜３０８ｄの導電性を高めたが、酸化物半導体膜３０８ａ、３０
８ｂをマスクで覆い、酸化物半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リ
ン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸
化物半導体膜３０８ｄの導電性を高めてもよい。酸化物半導体膜３０８ｄに水素、ホウ素
、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法
、イオン注入法等がある。一方、酸化物半導体膜３０８ｄにアルカリ金属、アルカリ土類
金属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜３０８ｄに曝す方
法がある。
【０３５５】
次に、基板３０２に対向して設けられる基板３４２上に形成される構造について、以下
説明を行う。
【０３５６】
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用する
ことができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図１６（
Ａ）参照）。
【０３５７】
遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、
フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
【０３５８】
次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図１６（Ｂ）参
照）。
【０３５９】
絶縁膜３４８としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶
縁膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４
６中に含まれる不純物等を液晶層３２０側に拡散することを抑制することができる。ただ
し、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造として
もよい。
【０３６０】
次に、絶縁膜３４８上に導電膜３５０を形成する（図１６（Ｃ）参照）。導電膜３５０
としては、導電膜３１５に示す材料を援用することができる。
【０３６１】
以上の工程で基板３４２上に形成される構造を形成することができる。
【０３６２】
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１
４、透光性を有する導電膜３１６ａ、３１６ｂと、基板３４２上に形成された導電膜３５
０上に、それぞれ配向膜３１８と配向膜３５２を形成する。配向膜３１８、配向膜３５２
は、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基
板３４２との間に液晶層３２０を形成する。液晶層３２０の形成方法としては、ディスペ
ンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて
液晶を注入する注入法を用いることができる。
【０３６３】
以上の工程で、図１１に示す表示装置を作製することができる。
【０３６４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
【０３６５】
＜変形例１＞
画素１００に液晶素子を用いた液晶表示装置の変形例について説明する。図１１に示す
液晶表示装置において、導電性を有する膜３０８ｃは絶縁膜３１４と接しているが、絶縁
膜３０５と接する構造とすることができる。この場合、図１４に示すような開口部３６２
を設ける必要が無いため、透光性を有する導電膜３１６ａ、３１６ｂ表面の段差を低減す
ることが可能である。このため、液晶層３２０に含まれる液晶材料の配向乱れを低減する
ことが可能である。また、コントラストの高い半導体装置を作製することができる。
【０３６６】
このような構造は、図１２（Ｂ）において、酸化物半導体膜３０７を形成する前に、絶
縁膜３０６を選択的にエッチングして、絶縁膜３０５の一部を露出させればよい。
【０３６７】
＜変形例２＞
本実施の形態及び変形例では、絶縁膜３１４、透光性を有する導電膜３１６ａ、３１６
ｂ、または導電膜３１６ｃと、配向膜３１８との間に、アクリル樹脂、エポキシ樹脂、ポ
リイミド等の有機絶縁膜を設けてもよい。アクリル系樹脂等の有機絶縁膜は平坦性が高い
ため、透光性を有する導電膜３１６ｂの表面の段差を低減することが可能である。このた
め、液晶層３２０に含まれる液晶材料の配向乱れを低減することが可能である。また、コ
ントラストの高い半導体装置を作製することができる。
【０３６８】
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ
において、酸化物半導体膜に適用可能な一態様について説明する。
【０３６９】
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）
、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化
物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下
、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は
、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半
導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、単結晶酸化物半
導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、及び非晶質酸化物半
導体について説明する。
【０３７０】
＜単結晶酸化物半導体＞
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない
）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単
結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少
ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キ
ャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトラン
ジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
【０３７１】
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、
結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低い
と密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また
、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半
導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非
晶質酸化物半導体膜よりも密度が高い。
【０３７２】
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡ
ＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡ
Ｃ−ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、５μｍ２以上、または１００
０μｍ２以上である。また、断面ＴＥＭ像において、該結晶部を５０％以上、８０％以上
、または９５％以上有することで、単結晶に近い物性の薄膜となる。
【０３７３】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃ
ｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０３７４】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。な
お、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配
置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直
」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従っ
て、８５°以上９５°以下の場合も含まれる。
【０３７５】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
【０３７６】
なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）
が観測される。
【０３７７】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
【０３７８】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による
解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、Ｉ
ｎＧａＺｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ−
ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いて
いることが確認できる。
【０３７９】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎ酸化物の結晶の（１１０）面に帰属される。ＩｎＧａＺｎ酸化物の単結
晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ
軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結
晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２
θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０３８０】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａ−ｂ面に平行な面である。
【０３８１】
なお、結晶は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
【０３８２】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
【０３８３】
なお、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれるこ
とを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°
近傍にピークを示さないことが好ましい。
【０３８４】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
【０３８５】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
【０３８６】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当
該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノ
ーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。
【０３８７】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
【０３８８】
＜多結晶酸化物半導体＞
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多
結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３
００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であるこ
とが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認でき
る場合がある。
【０３８９】
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方
位が異なっている場合がある。また、多結晶酸化物半導体膜は、例えばＸＲＤ装置を用い
てｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、単一または複数のピークが現れる場
合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、また
は複数種の配向を示す複数のピークが現れる場合がある。
【０３９０】
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合があ
る。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有す
る。ただし、多結晶酸化物半導体膜は、粒界に不純物が偏析する場合がある。また、多結
晶酸化物半導体膜の粒界は欠陥準位となる。多結晶酸化物半導体膜は、粒界がキャリア発
生源、トラップ準位となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタ
は、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性
の低いトランジスタとなる場合がある。
【０３９１】
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏ
ｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
【０３９２】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば
５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶
部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用
いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。
また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線
回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０３９３】
図１７は、ｎｃ−ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折
を行った例である。ここでは、試料を、ｎｃ−ＯＳ膜の被形成面に垂直な方向に切断し、
厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、径が１ｎｍの電子線を、
試料の切断面に垂直な方向から入射させる。図１７より、ｎｃ−ＯＳ膜を有する試料に対
し、ナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向
の結晶面への配向性は見られないことがわかった。
【０３９４】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０３９５】
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
【０３９６】
（実施の形態６）
上記実施の形態で開示された酸化物半導体膜はスパッタリングにより形成することがで
きるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭ
ＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉ
ｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を使って
も良い。
【０３９７】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
【０３９８】
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
【０３９９】
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
【０４００】
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示され
た金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉ
ｎＧａＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及び
ジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３であ
る。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜
鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリ
メチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いること
もでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いること
もできる。
【０４０１】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ
−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を
形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。
なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−
Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお
、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても
良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにか
えて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、
Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（
Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
【０４０２】
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
【実施例１】
【０４０３】
本実施例では、トランジスタのＶｇ−Ｉｄ特性及びゲートＢＴストレス試験の測定結果
について説明する。
【０４０４】
本実施例では、本発明の一態様である試料１乃至３と、比較用の試料４乃至６を作製し
た。まず、試料１の作製工程について説明する。本発明の一態様である試料１乃至試料３
については図１８を参照して、比較用の試料４乃至６については図１９を参照して、それ
ぞれ説明を行う。
【０４０５】
（試料１）
試料１は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート
電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電
極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、ゲート絶縁膜５１７及び
酸化物半導体膜５１８上の一対の電極５２１、５２２と、酸化物半導体膜５１８及び一対
の電極５２１、５２２上の保護膜５２６と、保護膜５２６上に設けられ、且つゲート電極
５１５と重畳する領域に設けられたバックゲート電極５２７と、を有する（図１８参照）
。
【０４０６】
なお、保護膜５２６は、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜
５２５の３層の積層構造で形成した。また、バックゲート電極５２７の両端部は、図１８
（Ｂ）に示すように、ゲート電極５１５の両端部と概略一致している。また、バックゲー
ト電極５２７は、図１８（Ｃ）に示すように、保護膜５２６を介して酸化物半導体膜５１
８を覆うように形成した。
【０４０７】
次に、図１８に示す試料１の作製方法を以下に示す。
【０４０８】
まず、基板５１１としてガラス基板を用い、基板５１１上にゲート電極５１５を形成し
た。
【０４０９】
ゲート電極５１５として、スパッタリング法で厚さ２００ｎｍのタングステン膜を形成
し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用
いて該タングステン膜の一部をエッチングして形成した。
【０４１０】
次に、ゲート電極５１５上にゲート絶縁膜５１７を形成した。
【０４１１】
ゲート絶縁膜５１７として、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化
窒化シリコン膜を積層して形成した。
【０４１２】
なお、窒化シリコン膜は、第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の
窒化シリコン膜の３層積層構造とした。
【０４１３】
第１の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置
の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電
源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。第２の
窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、
及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の処理
室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用
いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成した。第３の窒化
シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を
原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制
御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０
ｎｍとなるように形成した。なお、第１の窒化シリコン膜、第２の窒化シリコン膜、及び
第３の窒化シリコン膜形成時の基板温度は３５０℃とした。
【０４１４】
酸化窒化シリコン膜としては、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一
酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４
０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸
化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は３５０℃と
した。
【０４１５】
次に、ゲート絶縁膜５１７を介してゲート電極５１５に重なる酸化物半導体膜５１８を
形成した。
【０４１６】
ここでは、ゲート絶縁膜５１７上に厚さ３５ｎｍの酸化物半導体膜をスパッタリング法
で形成した。
【０４１７】
酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子
数比）のターゲットとし、流量１００ｓｃｃｍの酸素をスパッタリングガスとしてスパッ
タリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流
電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とし
た。
【０４１８】
次に、酸化物半導体膜５１８に接する一対の電極５２１、５２２を形成した。
【０４１９】
ここでは、ゲート絶縁膜５１７及び酸化物半導体膜５１８上に導電膜を形成した。該導
電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成
し、該アルミニウム膜上に厚さ２００ｎｍのチタン膜を形成した。次に、フォトリソグラ
フィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチ
ングし、一対の電極５２１、５２２を形成した。
【０４２０】
次に、減圧された処理室に基板を移動し、３５０℃で加熱した後、処理室に設けられる
上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して、一
酸化二窒素雰囲気で発生させた酸素プラズマに酸化物半導体膜５１８を曝した。
【０４２１】
次に、酸化物半導体膜５１８及び一対の電極５２１、５２２上に保護膜５２６を形成し
た。ここでは、保護膜５２６として、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒
化物絶縁膜５２５を形成した。
【０４２２】
まず、上記酸素プラズマ処理の後、大気に曝すことなく、連続的に酸化物絶縁膜５２３
及び酸化物絶縁膜５２４を形成した。酸化物絶縁膜５２３として厚さ５０ｎｍの酸化窒化
シリコン膜を形成し、酸化物絶縁膜５２４として厚さ４００ｎｍの酸化窒化シリコン膜を
形成した。
【０４２３】
酸化物絶縁膜５２３は、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化
二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗ
の高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
【０４２４】
酸化物絶縁膜５２４は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸
化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５０
０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件
により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が
脱離する酸化窒化シリコン膜を形成することができる。
【０４２５】
次に、加熱処理を行い、酸化物絶縁膜５２３及び酸化物絶縁膜５２４から水、窒素、水
素等を脱離させると共に、酸化物絶縁膜５２４に含まれる酸素の一部を酸化物半導体膜５
１８へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行っ
た。
【０４２６】
次に、酸化物絶縁膜５２４上に厚さ１００ｎｍの窒化物絶縁膜５２５を形成した。窒化
物絶縁膜５２５は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量
１００ｓｃｃｍのアンモニアガスを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度
を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法に
より形成した。
【０４２７】
次に、保護膜５２６上に酸化物絶縁膜を形成した（図示しない）。ここでは、流量２０
０ｓｃｃｍの有機シランガスである珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４
）と、流量１００００ｓｃｃｍの酸素を原料ガスとし、処理室の圧力１７５Ｐａ、基板温
度を３５０℃とし、３３００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法
により形成した。
【０４２８】
次に、保護膜５２６上の酸化物絶縁膜上にバックゲート電極５２７を形成した。ここで
は、バックゲート電極５２７として、スパッタリング法により厚さ１００ｎｍの酸化イン
ジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお、該導電膜に用
いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］
とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
【０４２９】
以上の工程により、本実施例の試料１を作製した。
【０４３０】
（試料２）
試料２は、試料１と比較し酸化物半導体膜５１８の構造が異なる。具体的には、試料２
の酸化物半導体膜５１８を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層構造と
した。
【０４３１】
まず、第１の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：
１：２（原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素をスパッタリングガス
としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、
５ｋＷの直流電力を供給して形成した。
【０４３２】
次に、第１の酸化物半導体膜上に真空中で連続して第２の酸化物半導体膜を形成した。
第２の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（
原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴ
ンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力
を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１の酸化物半導
体膜及び第２の酸化物半導体膜を形成する際の基板温度を１７０℃とした。
【０４３３】
試料２については、酸化物半導体膜５１８以外の構成については、試料１と同様のため
、試料１の記載を援用することで形成することができる。
【０４３４】
（試料３）
試料３は、試料１と比較し酸化物半導体膜５１８の構造が異なる。具体的には、試料３
の酸化物半導体膜５１８は、第１の酸化物半導体膜と第２の酸化物半導体膜と第３の酸化
物半導体膜の積層構造とした。
【０４３５】
まず、第１の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：
３：２（原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍ
のアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室
内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
【０４３６】
次に、第１の酸化物半導体膜上に真空中で連続して第２の酸化物半導体膜を形成した。
第２の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（
原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素及び流量１００ｓｃｃｍのアル
ゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧
力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
【０４３７】
次に、第２の酸化物半導体膜上に真空中で連続して第３の酸化物半導体膜を形成した。
第３の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（
原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴ
ンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力
を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１の酸化物半導
体膜、第２の酸化物半導体膜、及び第３の酸化物半導体膜を形成する際の基板温度を１７
０℃とした。
【０４３８】
試料３については、酸化物半導体膜５１８以外の構成については、試料１と同様のため
、試料１の記載を援用することで形成することができる。
【０４３９】
（試料４）
試料４は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート
電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電
極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、ゲート絶縁膜５１７及び
酸化物半導体膜５１８上の一対の電極５２１、５２２と、酸化物半導体膜５１８及び一対
の電極５２１、５２２上の保護膜５２６と、保護膜５２６上に設けられ、且つゲート電極
５１５と重畳する領域に設けられたバックゲート電極５２８と、を有する（図１９参照）
。
【０４４０】
なお、保護膜５２６は、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜
５２５の３層の積層構造で形成した。また、バックゲート電極５２８は、図１９（Ｂ）に
示すように、酸化物半導体膜５１８の両端部よりも内側に位置するように形成した。また
、バックゲート電極５２８は、図１９（Ｃ）に示すように、保護膜５２６を介して酸化物
半導体膜５１８の内側に位置するように形成した。ただし、図１９（Ｃ）において、バッ
クゲート電極５２８の１つの端部は、酸化物半導体膜５１８よりも外側にはみ出すように
形成している。
【０４４１】
次に、図１９に示す試料４の作製方法を以下に示す。
【０４４２】
保護膜５２６の形成までは、先に記載した試料１と同様の作製工程とした。
【０４４３】
次に、保護膜５２６上に酸化物絶縁膜を形成した（図示しない）。ここでは、流量２０
０ｓｃｃｍの有機シランガスである珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４
）と、流量１００００ｓｃｃｍの酸素を原料ガスとし、処理室の圧力１７５Ｐａ、基板温
度を３５０℃とし、３３００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法
により形成した。
【０４４４】
次に、保護膜５２６上の酸化物絶縁膜上にバックゲート電極５２７を形成した。ここで
は、バックゲート電極５２７として、スパッタリング法により厚さ１００ｎｍの酸化イン
ジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお、該導電膜に用
いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］
とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
【０４４５】
以上の工程により、本実施例の試料４を作製した。
【０４４６】
（試料５）
試料５は、試料４と比較し酸化物半導体膜５１８の構造が異なる。具体的には、試料５
の酸化物半導体膜５１８は、第１の酸化物半導体膜と第２の酸化物半導体膜の積層構造と
した。
【０４４７】
まず、第１の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：
１：２（原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素及び流量１００ｓｃｃ
ｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理
室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
【０４４８】
次に、第１の酸化物半導体膜上に真空中で連続して第２の酸化物半導体膜を形成した。
第２の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（
原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴ
ンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力
を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１の酸化物半導
体膜及び第２の酸化物半導体膜を形成する際の基板温度を１７０℃とした。
【０４４９】
試料５については、酸化物半導体膜５１８以外の構成については、試料４と同様のため
、試料４の記載を援用することで形成することができる。
【０４５０】
（試料６）
試料６は、試料４と比較し酸化物半導体膜５１８の構造が異なる。具体的には、試料６
の酸化物半導体膜５１８は、第１の酸化物半導体膜と第２の酸化物半導体膜と第３の酸化
物半導体膜の積層構造とした。
【０４５１】
まず、第１の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：
３：２（原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍ
のアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室
内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
【０４５２】
次に、第１の酸化物半導体膜上に真空中で連続して第２の酸化物半導体膜を形成した。
第２の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（
原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素及び流量１００ｓｃｃｍのアル
ゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧
力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
【０４５３】
次に、第２の酸化物半導体膜上に真空中で連続して第３の酸化物半導体膜を形成した。
第３の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（
原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴ
ンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力
を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１の酸化物半導
体膜、第２の酸化物半導体膜、及び第３の酸化物半導体膜を形成する際の基板温度を１７
０℃とした。
【０４５４】
試料６については、酸化物半導体膜５１８以外の構成については、試料４と同様のため
、試料４の記載を援用することで形成することができる。
【０４５５】
なお、上記作製した試料１乃至試料６は、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ
）が５０μｍのトランジスタである。
【０４５６】
＜Ｖｇ−Ｉｄ特性＞
次に、試料１乃至試料６のトランジスタの初期特性としてＶｇ−Ｉｄ特性を測定した。
ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧と
いう。）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧という
。）を−１５Ｖ乃至＋２０Ｖまで変化させたときのソース−ドレイン間に流れる電流（以
下、ドレイン電流という。）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【０４５７】
＜ゲートＢＴストレス試験＞
次に、初期特性の測定が終了した試料１乃至試料６のゲートＢＴストレス試験（以下、
ＧＢＴ試験）を行った。ここでは、ＧＢＴ試験条件としては、基板温度を６０℃とし、測
定環境を暗室下（ｄａｒｋ環境下）において、ゲート電圧として＋３０Ｖを印加して１時
間のストレスを試料１乃至試料６に与えた。ＧＢＴ試験は加速試験の一種であり、長期間
の使用によって起こるトランジスタの特性変化（即ち、経時変化）を短時間で評価するこ
とができる。ＧＢＴ試験前後におけるトランジスタの特性の変動量を調べることは、信頼
性を調べるための重要な指標となる。
【０４５８】
図２０及び図２１に、各試料のトランジスタのＶｇ−Ｉｄ特性及びＧＢＴ試験後のＶｇ
−Ｉｄ特性を示す。なお、図２０（Ａ）は試料１の初期特性及びＧＢＴ後の特性結果を、
図２０（Ｂ）は試料２の初期特性及びＧＢＴ後の特性結果を、図２０（Ｃ）は試料３の初
期特性及びＧＢＴ後の特性結果を、図２１（Ａ）は試料４の初期特性及びＧＢＴ後の特性
結果を、図２１（Ｂ）は試料５の初期特性及びＧＢＴ後の特性結果を、図２１（Ｃ）は試
料６の初期特性及びＧＢＴ後の特性結果を、それぞれ表す。
【０４５９】
また、図２０及び図２１に示す各グラフにおいて、横軸はゲート電圧Ｖｇを、第１の縦
軸はドレイン電流Ｉｄを、第２の縦軸は電界効果移動度μＦＥを、それぞれ表す。
【０４６０】
なお、横軸は−１５Ｖから２０Ｖとして示した。また、実線は、ドレイン電圧Ｖｄが１
Ｖ、１０Ｖのときの初期特性のＶｇ−Ｉｄ特性と、ゲート電圧Ｖｇを１０Ｖとしたときの
ゲート電圧に対する初期特性の電界効果移動度を表す。また、破線は、ドレイン電圧Ｖｄ
が１Ｖ、１０ＶのときのＧＢＴ試験後のＶｇ−Ｉｄ特性と、ゲート電圧Ｖｇを１０Ｖとし
たときのゲート電圧に対するＧＢＴ試験後の電界効果移動度を表す。なお、当該電界効果
移動度は各試料の飽和領域での結果である。
【０４６１】
また、各試料において、基板内に同じ構造のトランジスタを２０個作製した。したがっ
て、図２０及び図２１に示すグラフにおいては、２０個のトランジスタのデータを重ねて
示している。
【０４６２】
図２０及び図２１より、試料１乃至試料６において、実線で示す初期特性においては、
良好なスイッチング特性が得られていることが分かる。一方で、破線で示すＧＢＴ試験後
の特性においては、試料１乃至試料３においては、初期特性に対して概ね変動がない、ま
たは変動が極めて少ない（破線が実線と概ね重なって図示されている）。しかしながら、
図２１に示す試料４乃至試料６においては、実線で示す初期特性に対して、破線で示すＧ
ＢＴ試験後の特性において、大きな変動が確認される。具体的には、ＧＢＴ試験後におい
て立ち上がりの電圧がマイナス方向にシフトしている。また、ゲート電圧（Ｖｇ）をマイ
ナス方向からプラス方向に変化させた際に段階的に変化する２つのピークを有している。
【０４６３】
本発明の一態様である試料１乃至試料３と、比較用の試料４乃至試料６の大きな構造の
違いとして、バックゲート電極（バックゲート電極５２７及びバックゲート電極５２８）
の形状が異なる。本発明の一態様である試料１乃至試料３においては、バックゲート電極
５２７の形状が酸化物半導体膜５１８を覆い、且つゲート電極５１５と端部と重畳してい
る。別言すると、酸化物半導体膜５１８のチャネル部の側面を上下のゲート電極（ゲート
電極５１５及びバックゲート電極５２７）によって、覆われた構造といえる。また、別言
すると、酸化物半導体膜５１８のチャネル部側面の外周部で上下のゲート電極（ゲート電
極５１５及びバックゲート電極５２７）が誘電体（ゲート絶縁膜５１７及び保護膜５２６
）を介して対向している構造ともいえる。
【０４６４】
一方で、比較用の試料４乃至試料６においては、バックゲート電極５２８の形状が、酸
化物半導体膜５１８よりも内側に形成されている。
【０４６５】
ＧＢＴ試験後において、酸化物半導体膜５１８のチャネル部側面の外周部において、寄
生チャネルが形成されやすい。しかしながら、本発明の一態様の試料１乃至試料３は、酸
化物半導体膜５１８のチャネル部側面の外周部を、上下のゲート電極（ゲート電極５１５
及びバックゲート電極５２７）によって覆われた構造である。したがって、上下のゲート
電極によって、酸化物半導体膜５１８のチャネル部側面の外周部に発生しうる寄生チャネ
ルを無くす、または寄生チャネルの影響を低減することができる。
【実施例２】
【０４６６】
本実施例では、ＧＢＴ試験後の劣化特性におけるデバイスの寿命推定について説明する
。
【０４６７】
本実施例では、本発明の一態様である試料７を作製した。また、試料８乃至１０を比較
例として用いた。本発明の一態様である試料７については図２２を参照して、比較用の試
料８乃至１０については図２３及び図２４を参照して、それぞれ説明を行う。
【０４６８】
（試料７）
試料７は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート
電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電
極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、ゲート絶縁膜５１７及び
酸化物半導体膜５１８上の一対の電極５２１、５２２と、酸化物半導体膜５１８及び一対
の電極５２１、５２２上の保護膜５２６と、保護膜５２６上に設けられ、且つゲート電極
５１５と重畳する領域に設けられたバックゲート電極５２７と、を有する（図２２参照）
。
【０４６９】
なお、保護膜５２６は、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜
５２５の３層の積層構造で形成した。また、バックゲート電極５２７の両端部は、図２２
（Ｂ）に示すように、ゲート電極５１５の両端部と概略一致している。また、バックゲー
ト電極５２７は、図２２（Ｃ）に示すように、保護膜５２６を介して酸化物半導体膜５１
８を覆うように形成した。
【０４７０】
なお、図２２に示す試料７の作製方法について、実施例１に示す試料１と同様の作製方
法である。したがって、試料７は、試料１に記載の作製方法を援用することで形成するこ
とができる。
【０４７１】
（試料８）
試料８は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート
電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電
極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、酸化物半導体膜５１８上
に設けられ、且つ酸化物半導体膜５１８に達する一対の開口部５５０、５５２を有する保
護膜５４０と、保護膜５４０上に設けられ、且つ酸化物半導体膜５１８に接する一対の電
極５２１、５２２と、保護膜５４０及び一対の電極５２１、５２２上の保護膜５４２と、
保護膜５４２上に設けられ、且つゲート電極５１５と重畳する領域に設けられたバックゲ
ート電極５４４と、を有する（図２３参照）。
【０４７２】
なお、バックゲート電極５４４の端部は、図２３（Ｂ）に示すように、ゲート電極５１
５の両端部よりも内側に位置する。また、バックゲート電極５４４は、図２３（Ｃ）に示
すように、保護膜５４０、５４２を介して酸化物半導体膜５１８を覆う。
【０４７３】
次に、図２３に示す試料８の構成を以下に示す。
【０４７４】
基板５１１上にゲート電極５１５を有する。ゲート電極５１５は、厚さ３０ｎｍのＭｏ
−Ｔｉ膜と厚さ３１５ｎｍのＣｕ膜の積層膜である。
【０４７５】
ゲート電極５１５上にゲート絶縁膜５１７を有する。ゲート絶縁膜５１７は、厚さ３０
ｎｍの窒化シリコン膜と、厚さ４００ｎｍの酸化シリコン膜の積層膜である。
【０４７６】
ゲート絶縁膜５１７上に酸化物半導体膜５１８を有する。酸化物半導体膜５１８は、厚
さ５０ｎｍのＩＧＺＯ膜である。
【０４７７】
酸化物半導体膜５１８上に開口部５５０、５５２を備えた保護膜５４０を有する。保護
膜５４０は、厚さ１００ｎｍの酸化シリコン膜である。
【０４７８】
開口部５５０、５５２を覆うように保護膜５４０上に一対の電極５２１、５２２を有す
る。電極５２１、５２２は、厚さ３０ｎｍのＭｏ−Ｔｉ膜と、厚さ４２５ｎｍのＣｕ膜の
積層膜である。
【０４７９】
保護膜５４０及び電極５２１、５２２上に保護膜５４２を有する。保護膜５４２は、厚
さ３２５ｎｍの酸化シリコン膜である。
【０４８０】
保護膜５４２上にバックゲート電極５４４を有する。バックゲート電極５４４は、厚さ
３０ｎｍのＭｏ−Ｔｉ膜と、厚さ１０ｎｍのＩＴＯ膜の積層膜である。
【０４８１】
（試料９）
試料９は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート
電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電
極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、ゲート絶縁膜５１７及び
酸化物半導体膜５１８上の一対の電極５２１、５２２と、酸化物半導体膜５１８、及び一
対の電極５２１、５２２上の保護膜５２６と、を有する（図２４参照）。
【０４８２】
なお、保護膜５２６は、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜
５２５の３層の積層構造で形成した。
【０４８３】
また、試料９は、試料７と比較しバックゲート電極が設けられていない構造である。
【０４８４】
次に、図２４に示す試料９の作製方法を以下に示す。
【０４８５】
基板５１１上にゲート電極５１５を形成した。ゲート電極５１５としては、厚さ１０ｎ
ｍのタングステン膜を用いた。
【０４８６】
次に、ゲート電極５１５上にゲート絶縁膜５１７を形成した。ゲート絶縁膜５１７とし
ては、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜を積層し
て形成した。
【０４８７】
次に、ゲート絶縁膜５１７上に酸化物半導体膜５１８を形成した。酸化物半導体膜５１
８としては、厚さ３５ｎｍのＩＧＺＯ膜を用いた。該ＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝
１：１：１（原子数比）のターゲットを用いた。
【０４８８】
次に酸化物半導体膜５１８上に一対の電極５２１、５２２を形成した。電極５２１、５
２２としては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、
厚さ２００ｎｍのチタン膜と、の積層膜を用いた。
【０４８９】
次に、酸化物半導体膜５１８及び電極５２１、５２２上に保護膜５２６を形成した。保
護膜５２６としては、厚さ５０ｎｍの酸化窒化シリコン膜と、厚さ４００ｎｍの酸化窒化
シリコン膜と、厚さ１００ｎｍの窒化シリコン膜を用いた。なお、厚さ５０ｎｍの酸化窒
化シリコン膜は、基板温度を３５０℃として成膜した。また、厚さ４００ｎｍの酸化窒化
シリコン膜及び厚さ１００ｎｍの窒化シリコン膜は基板温度２２０℃として成膜した。
【０４９０】
以上の工程により、試料９を作製した。
【０４９１】
（試料１０）
試料１０は、先に記載した試料９と酸化物半導体膜５１８及び酸化物半導体膜５１８形
成後の熱処理が異なる。
【０４９２】
具体的には、試料１０の酸化物半導体膜５１８としては、第１の酸化物半導体膜と、第
２の酸化物半導体膜の積層構造とした。第１の酸化物半導体膜としては、厚さ３５ｎｍの
ＩＧＺＯ膜を用いた。なお、第１の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（
原子数比）のターゲットを用いた。また、第２の酸化物半導体膜としては、厚さ２０ｎｍ
のＩＧＺＯ膜を用いた。なお、第２の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２
（原子数比）のターゲットを用いた。
【０４９３】
また、試料１０の酸化物半導体膜５１８形成後、窒素雰囲気で、４５０℃、１時間の加
熱処理を行った。
【０４９４】
以上の工程により、試料１０を作製した。なお、試料１０の上述した工程以外は、先に
記載の試料９と同様のため、先の記載を援用することで試料１０を作製することができる
。
【０４９５】
なお、試料７、試料９、及び試料１０のトランジスタは、チャネル長（Ｌ）が６μｍ、
チャネル幅（Ｗ）が５０μｍである。また、試料８のトランジスタは、チャネル長（Ｌ）
が１０．２μｍ、チャネル幅（Ｗ）が８２．６μｍである。
【０４９６】
＜プラスＧＢＴ試験におけるデバイス寿命推定について＞
次に、上記作製した試料７乃至１０のプラスＧＢＴ試験を行った。ここでは、ゲートＢ
Ｔストレス試験条件としては、基板温度を６０℃とし、測定環境を暗室下（ｄａｒｋ環境
下）において、ゲート電圧として＋３０Ｖを印加してストレス時間を条件振りした。
【０４９７】
なお、試料７、試料９、及び試料１０については、それぞれにおいてストレス時間を１
００秒、５００秒、１５００秒、２０００秒、３６００秒として、しきい値電圧の変動量
を測定した。また、試料８については、ストレス時間を１００秒、３００秒、６００秒、
１０００秒、１８００秒、３６００秒として、しきい値電圧の変動量を測定した。
【０４９８】
図２５に試料７乃至試料１０の各ストレス時間におけるしきい値電圧の変動量と、各変
動量から得た近似曲線を示す。なお、図２５に示す近似曲線は、全て累乗近似線とした。
また、図２５は両対数グラフであり、図２５において、横軸は対数で表したストレス時間
を示し、縦軸は対数で表したしきい値電圧の変動量（ΔＶｔｈ）を示す。また、図２５に
示す両対数グラフは、横軸と縦軸の対数目盛の間隔が等しい。
【０４９９】
図２５に示す結果より、本発明の一態様である試料７の対数で表したストレス時間に対
する、対数で表したしきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖ
の直線とがなす角度が１７°近傍であることがわかる。また、ストレス時間が０．１時間
のときのしきい値電圧の変動量が０．０６Ｖ近傍であることがわかる。また、試料７の累
乗近似線の傾きは、０．３１１９Ｖ／ｈｒであった。
【０５００】
また、比較用の試料８の対数で表したストレス時間に対する、対数で表したしきい値電
圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が３１°近
傍であることがわかる。また、ストレス時間が０．１時間のときのしきい値電圧の変動量
が０．０５Ｖ近傍であることがわかる。また、試料８の累乗近似線の傾きは、０．５９９
３Ｖ／ｈｒであった。
【０５０１】
また、比較用の試料９の対数で表したストレス時間に対する、対数で表したしきい値電
圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が２４°近
傍であることがわかる。また、ストレス時間が０．１時間のときのしきい値電圧の変動量
が０．４Ｖ近傍であることがわかる。また、試料９の累乗近似線の傾きは、０．４１Ｖ／
ｈｒであった。
【０５０２】
また、比較用の試料１０の対数で表したストレス時間に対する、対数で表したしきい値
電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が２７°
近傍であることがわかる。また、ストレス時間が０．１時間のときのしきい値電圧の変動
量が０．０２Ｖ近傍であることがわかる。また、試料１０の累乗近似線の傾きは、０．４
１５３Ｖ／ｈｒであった。
【０５０３】
図２５に示すように、本発明の一態様の試料７は、対数で表したストレス時間に対する
、対数で表したしきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直
線とがなす角度が３０°以下であり、ストレス時間が０．１時間のときのしきい値電圧の
変動量が０．２Ｖ未満である。このような関係を用いた半導体装置は、しきい値電圧の変
動量が小さい。本発明の一態様の試料７は、酸化物半導体膜のチャネル形成領域の側面を
上下のゲート電極によって覆うことで、トランジスタ特性の変動量を低減できることが分
かった。
【図１】
2019216268.tif 000011
【図２】
2019216268.tif 000012
【図３】
2019216268.tif 000013
【図４】
2019216268.tif 000014
【図５】
2019216268.tif 000015
【図６】
2019216268.tif 000016
【図７】
2019216268.tif 000017
【図８】
2019216268.tif 000018
【図９】
2019216268.tif 000019
【図１０】
2019216268.tif 000020
【図１１】
2019216268.tif 000021
【図１２】
2019216268.tif 000022
【図１３】
2019216268.tif 000023
【図１４】
2019216268.tif 000024
【図１５】
2019216268.tif 000025
【図１６】
2019216268.tif 000026
【図１７】
2019216268.tif 000027
【図１８】
2019216268.tif 000028
【図１９】
2019216268.tif 000029
【図２０】
2019216268.tif 000030
【図２１】
2019216268.tif 000031
【図２２】
2019216268.tif 000032
【図２３】
2019216268.tif 000033
【図２４】
2019216268.tif 000034
【図２５】
2019216268.tif 000035
【図２６】
2019216268.tif 000036
【図２７】
2019216268.tif 000037
【図２８】
2019216268.tif 000038
【図２９】
2019216268.tif 000039
【図３０】
2019216268.tif 000040
【図３１】
2019216268.tif 000041
【図３２】
2019216268.tif 000042