(57)【要約】【課題】  画素電極とスイッチング素子の接続構造を改善した表示装置を提供する。【解決手段】  一実施形態に係る表示装置は、画像の表示領域と、前記表示領域に延在する走査線と、前記表示領域に延在し前記走査線と交差する信号線と、前記走査線および前記信号線により駆動されるスイッチング素子と、前記表示領域に配置された画素電極と、前記スイッチング素子と前記画素電極の間に配置された第１絶縁層と、を備えている。前記第１絶縁層は、前記表示領域において、第１厚さを有する第１部分と、前記第１厚さよりも小さい第２厚さを有する第２部分と、前記第２部分に設けられた第１コンタクトホールと、を有している。前記画素電極は、前記第１コンタクトホールを通じて前記スイッチング素子に接続されている。【選択図】    図４
2019032372.tif 000002
【特許請求の範囲】
【請求項１】
画像の表示領域と、
前記表示領域に延在する走査線と、
前記表示領域に延在し前記走査線と交差する信号線と、
前記走査線および前記信号線により駆動されるスイッチング素子と、
前記表示領域に配置された画素電極と、
前記スイッチング素子と前記画素電極の間に配置された第１絶縁層と、を備え、
前記第１絶縁層は、前記表示領域において、第１厚さを有する第１部分と、前記第１厚さよりも小さい第２厚さを有する第２部分と、前記第２部分に設けられた第１コンタクトホールと、を有し、
前記画素電極は、前記第１コンタクトホールを通じて前記スイッチング素子に接続されている、
表示装置。
【請求項２】
前記第２厚さは、前記第１厚さの１／３から２／３である、
請求項１に記載の表示装置。
【請求項３】
前記第２部分は、前記走査線と重畳している、
請求項１又は２に記載の表示装置。
【請求項４】
前記第１絶縁層と前記画素電極の間に配置された共通電極と、
前記共通電極と前記画素電極の間に配置された第２絶縁層と、をさらに含み、
前記第２絶縁層は、前記第１コンタクトホールの少なくとも一部の領域が重畳する第２コンタクトホールを有し、
前記画素電極は、前記第１コンタクトホールおよび前記第２コンタクトホールを通じて前記スイッチング素子に接続されている、
請求項３に記載の表示装置。
【請求項５】
前記共通電極は、前記走査線に沿うスリットを介して前記信号線の延在方向に並ぶ複数のサブ電極を含み、
前記第２部分は、前記スリットと重畳する、
請求項４に記載の表示装置。
【請求項６】
前記信号線は、前記スリットにおいて、前記第２部分と重畳している、
請求項５に記載の表示装置。
【請求項７】
前記信号線は、前記スリットにおいて、前記第１部分と重畳している、
請求項５に記載の表示装置。
【請求項８】
前記画素電極は、前記信号線の延在方向において第１端部および第２端部を有し、
前記第１端部は、前記サブ電極および前記第１部分と重畳し、
前記第２端部は、前記スリットおよび前記第２部分と重畳している、
請求項５乃至７のうちいずれか１項に記載の表示装置。
【請求項９】
前記走査線、前記信号線、前記スイッチング素子、前記画素電極、および前記第１絶縁層を含み、第１面を有する第１基板と、
前記第１面に対向する第２面を有する第２基板と、
前記第１面と前記第２面の間に配置された表示機能層と、
前記第１面と前記第２面の間に配置されたスペーサと、をさらに備え、
前記第１面は、前記第２部分に応じた形状の凹部を有し、
前記スペーサは、前記凹部に位置するとともに、前記第１部分に対応する領域における前記第１面と前記第２面の間のギャップよりも大きい高さを有する、
請求項２に記載の表示装置。
【請求項１０】
前記第１基板は、前記走査線に沿うスリットを介して前記信号線の延在方向に並ぶ複数のサブ電極を含む共通電極と、前記信号線に沿って延在し、前記複数のサブ電極と電気的に接続された金属配線と、をさらに含み、
前記スペーサは、前記走査線と前記信号線とが交差する位置に配置され、
前記金属配線は、前記スペーサの位置には設けられていない、
請求項９に記載の表示装置。
【請求項１１】
前記共通電極は、前記スペーサの位置において、前記信号線に沿って延在し隣り合う前記サブ電極を接続するブリッジを含む、
請求項１０に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
表示装置の一例として、液晶表示装置が知られている。液晶表示装置は、２つの基板と、これら基板の間に配置された液晶層とを備えている。さらに、一方の基板は、画素電極と、スイッチング素子と、これら画素電極およびスイッチング素子の間に配置された有機絶縁層とを備えている。画素電極は、有機絶縁層に設けられたコンタクトホールを通じてスイッチング素子と電気的に接続されている。
【０００３】
従来、このような接続構造には改善の余地があった。例えば特許文献１においては、有機絶縁層（有機平坦化膜）の上方に共通電極が配置され、さらにその上方に画素電極が配置される構造において、共通電極と同層の台座電極がコンタクトホールの近傍に配置されている。この場合、台座電極と共通電極の短絡を防ぐために、両電極の間に十分な間隔を設ける必要がある。そうすると、共通電極と画素電極の対向面積が減少するために画素容量が低下するし、画素の高精細化も困難である。
【０００４】
また、例えば特許文献２においては、有機絶縁層（有機絶縁膜）に複数の画素にわたる開口部を設け、この開口部において画素電極とスイッチング素子が接続されている。この場合、有機絶縁層が比較的厚いために、有機絶縁層の上方に配置された各種の導電層や絶縁層が広範囲にわたって開口部によって生じる段差の影響を受け、断絶する可能性がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１４５９０８号公報
【特許文献２】特開２０１６−９９４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本開示の一態様における目的は、画素電極とスイッチング素子の接続構造を改善した表示装置を提供することである。
【課題を解決するための手段】
【０００７】
一実施形態に係る表示装置は、画像の表示領域と、前記表示領域に延在する走査線と、前記表示領域に延在し前記走査線と交差する信号線と、前記走査線および前記信号線により駆動されるスイッチング素子と、前記表示領域に配置された画素電極と、前記スイッチング素子と前記画素電極の間に配置された第１絶縁層と、を備えている。前記第１絶縁層は、前記表示領域において、第１厚さを有する第１部分と、前記第１厚さよりも小さい第２厚さを有する第２部分と、前記第２部分に設けられた第１コンタクトホールと、を有している。前記画素電極は、前記第１コンタクトホールを通じて前記スイッチング素子に接続されている。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係る液晶表示装置を概略的に示す平面図である。
【図２】図２は、上記液晶表示装置の副画素の構造を概略的に示す平面図である。
【図３】図３は、図２におけるIII−III線に沿う表示パネルの概略的な断面図である。
【図４】図４は、図２におけるIV−IV線に沿う表示パネルの概略的な断面図である。
【図５】図５は、図２に示した第２部分の他の例を示す平面図である。
【図６】図６は、上記液晶表示装置が備えるスペーサの配置の一例を示す平面図である。
【図７】図７は、図６におけるVII−VII線に沿う表示パネルの概略的な断面図である。
【図８】図８は、図６におけるVIII−VIII線に沿う表示パネルの概略的な断面図である。
【図９】図９は、第１比較例に係る表示装置の第１基板を示す概略的な平面図である。
【図１０】図１０は、図９におけるＸ−Ｘ線に沿う第１基板の概略的な断面図である。
【図１１】図１１は、第２比較例に係る表示装置の第１基板を示す概略的な断面図である。
【図１２】図１２は、第２実施形態に係る表示装置の概略的な構成を示す断面図である。
【発明を実施するための形態】
【０００９】
一実施形態につき、図面を参照しながら説明する。  
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
【００１０】
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。ただし、本実施形態は、他種の表示装置に対する、本実施形態にて開示される個々の技術的思想の適用を妨げるものではない。例えば、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、Micro Electro Mechanical System（ＭＥＭＳ）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置等にも適用可能である。
【００１１】
［第１実施形態］  
図１は、第１実施形態に係る液晶表示装置１（以下、表示装置１と称す）を概略的に示す平面図である。表示装置１は、表示パネルＰＮＬと、コントローラ２とを備えている。例えば、表示装置１は、表示パネルＰＮＬの裏面に対向するバックライトを備え、このバックライトからの光を画像表示に利用する透過型である。他の例として、表示装置１は、表示パネルＰＮＬの前面から供給される外光などの光を反射して、この反射光を画像表示に利用する反射型であってもよい。
【００１２】
表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シール材ＳＬと、液晶層ＬＣとを備えている。本実施形態において、液晶層ＬＣは、表示機能層に相当する。第１基板ＳＵＢ１と第２基板ＳＵＢ２は、互いに対向している。シール材ＳＬは、第１基板ＳＵＢ１と第２基板ＳＵＢ２の間において、表示パネルＰＮＬの縁部に沿って枠状に配置され、これら基板ＳＵＢ１，ＳＵＢ２を貼り合せている。液晶層ＬＣは、第１基板ＳＵＢ１、第２基板ＳＵＢ２およびシール材ＳＬで囲われた空間に配置されている。
【００１３】
図示したように第１方向Ｘ、第２方向Ｙ、第３方向Ｚを定義する。これらの方向Ｘ，Ｙ，Ｚは、本実施形態においては互いに直交する方向であるが、垂直以外の角度で交わってもよい。本開示においては、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を「上方」あるいは「上」と称し、この反対方向を「下方」あるいは「下」と称する。
【００１４】
表示パネルＰＮＬは、画像の表示領域ＤＡと、表示領域ＤＡの外側の周辺領域ＳＡとを有している。周辺領域ＳＡは、第１基板ＳＵＢ１が第２基板ＳＵＢ２から露出した端子領域ＴＡを含む。
【００１５】
第１基板ＳＵＢ１は、表示領域ＤＡに延在する複数の走査線Ｇおよび複数の信号線Ｓを備えている。複数の走査線Ｇは、第１方向Ｘに延在し第２方向Ｙに並んでいる。複数の信号線Ｓは、第２方向Ｙに延在し第１方向Ｘに並んでいる。図１の例においては、２本の走査線Ｇと２本の信号線Ｓで区画された領域が副画素ＳＰに相当する。異なる色の複数の副画素ＳＰによって１つの画素ＰＸが構成されている。一例として、画素ＰＸは、赤、緑、青の副画素ＳＰを含む。この例に限られず、画素ＰＸは、白の副画素ＳＰを含むなど、他の構成であってもよい。
【００１６】
第１基板ＳＵＢ１は、各副画素ＳＰに対して設けられたスイッチング素子ＳＷおよび画素電極ＰＥと、複数の副画素ＳＰにわたって設けられた共通電極ＣＥとを備えている。スイッチング素子ＳＷは、走査線Ｇおよび信号線Ｓによって駆動される。画素電極ＰＥは、スイッチング素子ＳＷに接続されている。共通電極ＣＥには共通電圧が印加される。
【００１７】
第１基板ＳＵＢ１は、走査線ドライバＧＤ１，ＧＤ２と、信号線ドライバＳＤとを備えている。走査線ドライバＧＤ１，ＧＤ２は、複数の走査線Ｇに走査信号を供給する。信号線ドライバＳＤは、複数の信号線Ｓに映像信号を供給する。図１の例においては、走査線ドライバＧＤ１，ＧＤ２に対して複数の走査線Ｇが交互に接続されている。他の例として、第１基板ＳＵＢ１は、走査線ドライバＧＤ１，ＧＤ２の一方のみを有し、当該一方に全ての走査線Ｇが接続されてもよい。
【００１８】
コントローラ２は、例えばＩＣであり、端子領域ＴＡに実装されている。コントローラ２は、走査線ドライバＧＤ１，ＧＤ２および信号線ドライバＳＤを制御する。端子領域ＴＡには、外部接続用の端子Ｔが設けられている。端子Ｔには、例えばフレキシブル回路基板が接続される。コントローラ２は、例えば当該フレキシブル回路基板など、端子領域ＴＡとは異なる部材に実装されてもよい。
【００１９】
図２は、副画素ＳＰの構造を概略的に示す平面図である。ここでは、第１基板ＳＵＢ１が備える要素の一部のみを示している。第２方向Ｙに隣り合う２つの副画素ＳＰは、例えば図示したように第２方向Ｙに関して線対称な形状を有している。この例に限定されず、第２方向Ｙに隣り合う２つの副画素ＳＰが同じ形状を有してもよい。  
図２の例において、信号線Ｓは、屈曲しながら第２方向Ｙに沿って延びている。信号線Ｓは、第２方向Ｙに沿って直線状に延びてもよい。画素電極ＰＥは、共通電極ＣＥの上方に配置されており、２本のスリットＰＳＬを有している。画素電極ＰＥは、１本のみまたは３本以上のスリットＰＳＬを有してもよいし、スリットＰＳＬを有さなくてもよい。
【００２０】
画素電極ＰＥは、第１方向Ｘにおいて、第１端部Ｅ１と、第２端部Ｅ２とを有している。図２の例において、第１端部Ｅ１および第２端部Ｅ２は、画素電極ＰＥの他の部分よりも第１方向Ｘにおける幅が大きい。また、第１端部Ｅ１および第２端部Ｅ２にはスリットＰＳＬが設けられていない。
【００２１】
共通電極ＣＥは、複数のサブ電極ＣＥＳを有している。サブ電極ＣＥＳは、隣り合う走査線Ｇの間において、第１方向Ｘに並ぶ複数の副画素ＳＰにわたって延在している。この例に限られず、サブ電極ＣＥＳは、少なくとも一方の走査線Ｇと重畳してもよい。
【００２２】
他の観点から言えば、共通電極ＣＥは、サブ電極ＣＥＳの間にスリットＣＳＬを有している。図２の例において、スリットＣＳＬは、走査線Ｇに沿って第１方向Ｘに延在している。画素電極ＰＥの第１端部Ｅ１は、サブ電極ＣＥＳと重畳している。一方で、第２端部Ｅ２は、スリットＣＳＬと重畳している。
【００２３】
第１基板ＳＵＢ１は、複数の金属配線ＭＬを備えている。金属配線ＭＬは、対応する信号線Ｓの上方に配置され、当該信号線Ｓと重畳している。金属配線ＭＬは、サブ電極ＣＥＳと電気的に接続されている。
【００２４】
スイッチング素子ＳＷは、半導体層ＳＣと、中継電極ＲＥとを備えている。半導体層ＳＣは、コンタクトホールＣ１を通じて信号線Ｓに接続され、コンタクトホールＣ２を通じて中継電極ＲＥに接続されている。半導体層ＳＣは、コンタクトホールＣ１，Ｃ２の間で走査線Ｇと交差する。中継電極ＲＥは、コンタクトホールＣ３，Ｃ４を通じて画素電極ＰＥの第２端部Ｅ２に接続されている。
【００２５】
図３は、図２におけるIII−III線に沿う表示パネルＰＮＬの概略的な断面図である。第１基板ＳＵＢ１は、第１絶縁基体１０と、絶縁層１１〜１５と、第１配向膜１６と、上記信号線Ｓと、上記共通電極ＣＥと、上記画素電極ＰＥと、上記金属配線ＭＬとを備えている。
【００２６】
第１絶縁基体１０は、例えばガラス基板であるが、フレキシブルな樹脂基板であってもよい。絶縁層１１は、第１絶縁基体１０の上面を覆っている。絶縁層１２は、絶縁層１１を覆っている。絶縁層１３は、絶縁層１２を覆っている。信号線Ｓは、絶縁層１３の上に配置されている。絶縁層１４は、絶縁層１３および信号線Ｓを覆っている。共通電極ＣＥ（サブ電極ＣＥＳ）は、絶縁層１４の上に配置されている。金属配線ＭＬは、共通電極ＣＥの上に配置されている。絶縁層１５は、共通電極ＣＥおよび金属配線ＭＬを覆っている。画素電極ＰＥは、絶縁層１５の上に配置されている。第１配向膜１６は、画素電極ＰＥおよび絶縁層１５を覆っている。
【００２７】
絶縁層１１〜１３，１５は、無機絶縁層であり、一例では窒化ケイ素製または酸化ケイ素製である。絶縁層１４は、有機絶縁層であり、一例ではアクリル樹脂などの樹脂製である。絶縁層１４は、他の絶縁層１１〜１３，１５に比べて厚く、信号線Ｓ、走査線Ｇおよびスイッチング素子ＳＷにより生じ得る凹凸を平坦化している。
【００２８】
金属配線ＭＬは、絶縁層１４と共通電極ＣＥの間に配置されてもよい。また、金属配線ＭＬと共通電極ＣＥの間に絶縁層が介在し、この絶縁層に設けられたコンタクトホールを通じて金属配線ＭＬと共通電極ＣＥとが電気的に接続されてもよい。
【００２９】
第２基板ＳＵＢ２は、第２絶縁基体２０と、遮光層２１と、カラーフィルタ２２と、オーバーコート層２３と、第２配向膜２４とを備えている。第２絶縁基体２０は、例えばガラス基板であるが、フレキシブルな樹脂基板であってもよい。
【００３０】
遮光層２１は、第１絶縁基体２０の下に配置されている。遮光層２１は、金属配線ＭＬおよび信号線Ｓと平面視において重畳している。カラーフィルタ２２は、副画素ＳＰに対応する色に着色されており、第２絶縁基体２０の下に配置されている。例えば、異なる色のカラーフィルタ２２の境界は、遮光層２１と平面視において重畳している。オーバーコート層２３は、カラーフィルタ２２を覆っている。第２配向膜２４は、オーバーコート層２３を覆っている。
【００３１】
液晶層ＬＣは、第１基板ＳＵＢ１の第１面ＳＦ１と、第２基板ＳＵＢ２の第２面ＳＦ２との間に配置されている。第１面ＳＦ１は、第２基板ＳＵＢ２と対向する面であり、第１配向膜１６の表面に相当する。第２面ＳＦ２は、第１基板ＳＵＢ１と対向する面であり、第２配向膜２４の表面に相当する。
【００３２】
画素電極ＰＥおよび共通電極ＣＥは、例えばインジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料で形成することができる。走査線Ｇ、信号線Ｓおよび金属配線ＭＬは、各種の金属材料で形成することができる。走査線Ｇ、信号線Ｓおよび金属配線ＭＬは、単層構造であってもよいし、多層構造であってもよい。走査線Ｇ、信号線Ｓおよび金属配線ＭＬにおける各層は、金属単体で形成されてもよいし、合金で形成されてもよい。
【００３３】
図３に示す表示パネルＰＮＬの構造は、In-Plane Switching（ＩＰＳ）モードの一種であるFringe Field Switching（ＦＦＳ）モードに相当する。表示パネルＰＮＬの構造はこれに限定されず、例えば共通電極ＣＥが画素電極ＰＥよりも液晶層ＬＣに近い位置に配置されてもよい。また、表示パネルＰＮＬは、Vertical Aligned（ＶＡ）モードやTwisted Nematic（ＴＮ）モードなどの他種のモードに相当する構造を備えてもよい。
【００３４】
図４は、図２におけるIV−IV線に沿う表示パネルＰＮＬの概略的な断面図である。半導体層ＳＣは、絶縁層１１の上に配置され、絶縁層１２で覆われている。走査線Ｇは、絶縁層１２の上に配置され、絶縁層１３で覆われている。中継電極ＲＥは、絶縁層１３の上に配置され、絶縁層１４で覆われている。中継電極ＲＥは、信号線Ｓと同層にあり、信号線Ｓと同じ金属材料で形成されている。すなわち、中継電極ＲＥは、信号線Ｓと同じプロセスで形成することができる。
【００３５】
上述のコンタクトホールＣ２は、絶縁層１２，１３を貫通している。中継電極ＲＥは、コンタクトホールＣ２を通じて半導体層ＳＣに接触している。なお、上述のコンタクトホールＣ１も絶縁層１２，１３を貫通しており、信号線ＳはコンタクトホールＣ１を通じて半導体層ＳＣに接触している。
【００３６】
上述のコンタクトホールＣ３は、絶縁層１４を貫通している。上述のコンタクトホールＣ４は、絶縁層１５を貫通している。図４の例においては、コンタクトホールＣ４がコンタクトホールＣ３の内部に位置している。画素電極ＰＥは、コンタクトホールＣ３，Ｃ４を通じて中継電極ＲＥに接触している。
【００３７】
絶縁層１４は、第１部分Ｐ１と、第２部分Ｐ２とを有している。第１部分Ｐ１は、第１厚さＴ１を有している。第２部分Ｐ２は、第１厚さＴ１よりも小さい第２厚さＴ２を有している。例えば、第２厚さＴ２は第１厚さＴ１の１／３から２／３の範囲で定めることが好ましい。一例では、第１厚さＴ１は３．０μｍであり、第２厚さＴ２はその半分の１．５μｍである。第１基板ＳＵＢ１の第１面ＳＦ１は、第２部分Ｐ２に対応した形状の凹部Ｒを有している。
【００３８】
コンタクトホールＣ３，Ｃ４は、第２部分Ｐ２に配置されている。図３および図４に示すように、走査線Ｇ、信号線Ｓ、中継電極ＲＥ、金属配線ＭＬ、コンタクトホールＣ２〜Ｃ４および第２部分Ｐ２は、いずれも遮光層２１と重畳している。
【００３９】
第２部分Ｐ２の平面形状の一例を、図２に示している。第２部分Ｐ２は、走査線Ｇと重畳して、走査線Ｇに沿って第１方向Ｘに延在している。より具体的には、第２部分Ｐ２は、スリットＣＳＬ、信号線Ｓ、金属配線ＭＬ、中継電極ＲＥおよび画素電極ＰＥの第２端部Ｅ２とも重畳し、第１方向Ｘに並ぶ複数の副画素ＳＰにわたって延在している。画素電極ＰＥの第１端部Ｅ１は、第１部分Ｐ１と重畳している。第２部分Ｐ２は、表示領域ＤＡにおいて第１方向Ｘに並ぶ全ての副画素ＳＰにわたって連続的に設けられもよいし、断続的に設けられてもよい。
【００４０】
図２の例において、第２部分Ｐ２は、サブ電極ＣＥＳと重畳していない。すなわち、サブ電極ＣＥＳは、その全体が第１部分Ｐ１と重畳している。ただし、第２部分Ｐ２の一部とサブ電極ＣＥＳとが重畳してもよい。
【００４１】
図５は、第２部分Ｐ２の他の例を示す平面図である。この例においては、第２部分Ｐ２が信号線Ｓおよび金属配線ＭＬと重畳していない。すなわち、第２部分Ｐ２は、第２方向Ｙに隣り合う２つのサブ電極ＣＥＳと、第１方向Ｘに隣り合う２本の信号線Ｓ（または金属配線ＭＬ）とで囲われた領域に設けられている。信号線Ｓおよび金属配線ＭＬは、スリットＣＳＬにおいて、第１部分Ｐ１と重畳している。表示装置１は、図２に示す形状の第２部分Ｐ２、および、図５に示す形状の第２部分Ｐ２の双方を備えてもよい。
【００４２】
続いて、第１基板ＳＵＢ１と第２基板ＳＵＢ２の間に配置されるスペーサに関する構造について説明する。  
図６は、スペーサの配置の一例を示す平面図である。表示装置１は、複数の第１スペーサＰＳ１（メインスペーサ）と、複数の第２スペーサＰＳ２（サブスペーサ）とを備えている。図６の例においては、第１方向Ｘに並ぶ３つの副画素ＳＰごとに、第１スペーサＰＳ１または第２スペーサＰＳ２が配置されている。ただし、第１スペーサＰＳ１または第２スペーサＰＳ２の配置間隔はこの例に限定されない。第１スペーサＰＳ１および第２スペーサＰＳ２の形状は、例えば図示したように円形であるが、第１方向Ｘまたは第２方向Ｙに沿った長尺な形状など、他の形状であってもよい。
【００４３】
第１スペーサＰＳ１および第２スペーサＰＳ２は、例えば図示したように走査線Ｇと信号線Ｓとが交差する位置に配置されている。図６中の右方に示すように、第１スペーサＳＰ１と交差する信号線Ｓに対しては、金属配線ＭＬが配置されていない。ただし、第１スペーサＳＰ１と交差する信号線Ｓに対して金属配線ＭＬが配置されてもよい。  
また、図６中の左方に示すように、第２スペーサＰＳ２の位置には金属配線ＭＬが設けられていない。すなわち、金属配線ＭＬは、第２スペーサＰＳ２の位置で分断されている。
【００４４】
共通電極ＣＥは、第２方向Ｙに隣り合うサブ電極ＣＥＳを接続するブリッジＢＲを備えている。図６中の右方に示す２つのブリッジＢＲは、スリットＣＳＬにおいて、金属配線ＭＬと重畳しない信号線Ｓに沿って延在している。また、図６中の左方に示す２つのブリッジＢＲは、金属配線ＭＬが分断された領域において、信号線Ｓに沿って延在している。ブリッジＢＲは、第１スペーサＰＳ１または第２スペーサＰＳ２と重畳している。ブリッジＢＲは、サブ電極ＣＥＳと同じくＩＴＯなどの透明導電材料で形成されている。
【００４５】
金属配線ＭＬは、透明導電材料で形成されたサブ電極ＣＥＳやブリッジＢＲよりも厚い。したがって、金属配線ＭＬの上方においては、例えば図３に示したように第１基板ＳＵＢ１の第１面ＳＦ１が突出し得る。仮に、第１スペーサＰＳ１および第２スペーサＰＳ２の位置に金属配線ＭＬを設けると、これらスペーサが第１面ＳＦ１に安定して当接しない可能性がある。これに対し、図６に示すように第１スペーサＰＳ１および第２スペーサＰＳ２の位置に金属配線ＭＬを設けなければ、第１面ＳＦ１の突出が緩和される。したがって、第１スペーサＰＳ１および第２スペーサＰＳ２が第１面ＳＦ１に安定して当接する。
【００４６】
また、仮に第１スペーサＰＳ１および第２スペーサＰＳ２の位置にブリッジＢＲを設けない場合には、これらスペーサの位置で共通電圧が印加された導電層が存在しないことになる。したがって、第１スペーサＰＳ１および第２スペーサＰＳ２の近傍と他の領域とで液晶層ＬＣに作用する電界の強度が異なり、表示品位に影響を及ぼし得る。これに対し、ブリッジＢＲを設ければ、第１スペーサＰＳ１および第２スペーサＰＳ２の近傍においても他の領域と同様の電界が生じるので、表示品位が向上する。
【００４７】
図６の例において、第２部分Ｐ２は、スリットＣＳＬに沿って第１方向Ｘに延在している。第１スペーサＰＳ１および第２スペーサＰＳ２は、いずれも第２部分Ｐ２と重畳している。
【００４８】
図７は、図６におけるVII−VII線に沿う表示パネルＰＮＬの概略的な断面図である。第１スペーサＰＳ１は、第１面ＳＦ１と第２面ＳＦ２の間に配置されている。また、第１スペーサＰＳ１は、凹部Ｒに位置している。図示した例において、第１スペーサＰＳ１は第２面ＳＦ２に設けられ、先端が凹部Ｒにおいて第１面ＳＦ１に当接している。
【００４９】
第１スペーサＰＳ１は、第２方向Ｙにおいて第１高さＨ１を有している。第１高さＨ１は、第１部分Ｐ１に対応する領域における第１面ＳＦ１と第２面ＳＦ２の間のギャップＧＰよりも大きい。
【００５０】
図８は、図６におけるVIII−VIII線に沿う表示パネルＰＮＬの概略的な断面図である。第２スペーサＰＳ２は、第１面ＳＦ１と第２面ＳＦ２の間に配置されている。また、第２スペーサＰＳ２は、凹部Ｒに位置している。図示した例において、第２スペーサＰＳ２は第２面ＳＦ２に設けられ、先端が凹部Ｒにおいて隙間を介して第１面ＳＦ１に対向している。
【００５１】
第２スペーサＰＳ２は、第２方向Ｙにおいて第２高さＨ２を有している。第２高さＨ２は、ギャップＧＰよりも大きい。第２スペーサＰＳ２の先端は、表示パネルＰＮＬに外力が加わっていない状態では図示したように第１面ＳＦ１と離間しているが、表示パネルＰＮＬに外力が加わった際には第１面ＳＦ１に当接し得る。
【００５２】
このように、第１スペーサＰＳ１および第２スペーサＰＳ２は凹部Ｒに位置し、かつギャップＧＰよりも大きい高さを有する。したがって、例えば第１基板ＳＵＢ１と第２基板ＳＵＢ２とを第２方向Ｙにずらす外力が加わった場合には、第１スペーサＰＳ１および第２スペーサＰＳ２が凹部Ｒの内壁に当接する。すなわち、これらスペーサは第１基板ＳＵＢ１と第２基板ＳＵＢ２のずれを防ぐストッパとしても機能する。
【００５３】
なお、図７および図８においては、第１スペーサＰＳ１および第２スペーサＰＳ２が第２配向膜２４で覆われていない。他の例として、これらスペーサが第２配向膜２４に覆われてもよい。また、第１スペーサＰＳ１および第２スペーサＰＳ２は、第１面ＳＦ１に設けられ、第２面ＳＦ２に向けて延出してもよい。
【００５４】
図９乃至図１１に示す比較例を用いて、本実施形態の効果について説明する。  
図９は、第１比較例に係る表示装置の第１基板ＳＵＢ１ａを示す概略的な平面図である。図１０は、図９におけるＸ−Ｘ線に沿う第１基板ＳＵＢ１ａの概略的な断面図である。なお、図９においては画素電極ＰＥを破線で示し、半導体層ＳＣの図示を省略している。
【００５５】
第１比較例においては、絶縁層１４が第２部分Ｐ２を有していない。絶縁層１４の厚さは、図１０に示すように第１厚さＴ１で一様である。この場合、コンタクトホールＣ３は、本実施形態よりも深くなる。コンタクトホールＣ３が深いと、コンタクトホールＣ４を形成するプロセスにおいて、コンタクトホールＣ３の内部を十分に露光できない可能性がある。そこで、第１比較例においては、露光が容易なコンタクトホールＣ３の内壁および周縁にわたってコンタクトホールＣ４が設けられている。
【００５６】
さらに、コンタクトホールＣ３の内部およびその周縁にわたって、サブ電極ＣＥＳと同層に台座電極１００が配置されている。台座電極１００は、サブ電極ＣＥＳと同じくＩＴＯなどの透明導電材料で形成されている。台座電極１００は、コンタクトホールＣ３を通じて中継電極ＲＥに接触している。画素電極ＰＥは、コンタクトホールＣ４を通じて台座電極１００に接触している。
【００５７】
台座電極１００は、図９に示すように、隣り合うサブ電極ＣＥＳの間に配置されている。サブ電極ＣＥＳと台座電極１００の短絡を防ぐために、これらの間の距離Ｄ１，Ｄ２は十分に大きい必要がある。そうすると、サブ電極ＣＥＳが小さくなるので、サブ電極ＣＥＳと画素電極ＰＥの対向面積が減り、結果として画素容量が低下する。図９においては、画素電極ＰＥの第１端部Ｅ１が図中下側のサブ電極ＣＥＳと対向していない。
【００５８】
これに対し、本実施形態においては、コンタクトホールＣ３が第２部分Ｐ２に設けられている。第２部分Ｐ２の第２厚さＴ２は第１厚さＴ１より小さいので、コンタクトホールＣ３も第１比較例より浅い。したがって、コンタクトホールＣ３の内部全体にわたって好適に露光することができる。結果として、図４に示したようにコンタクトホールＣ３の内部にコンタクトホールＣ４を形成でき、台座電極１００を設ける必要がない。
【００５９】
本実施形態では台座電極１００が設けられていないので、上述の短絡を懸念する必要がない。したがって、サブ電極ＣＥＳを十分に大きくできる。これにより、サブ電極ＣＥＳと画素電極ＰＥの対向面積を増やし、画素容量を高めることができる。例えば、図２においては第１端部Ｅ１がサブ電極ＣＥＳと対向しているため、画素容量を第１比較例よりも少なくとも第１端部Ｅ１の面積に応じた分増加させることができる。
【００６０】
さらに、本実施形態では薄い第２部分Ｐ２にコンタクトホールＣ３を形成するため、第１比較例よりもコンタクトホールＣ３の径を小さくすることができる。コンタクトホールＣ３の径が小さければ、これに対向する遮光層２１の幅も小さくでき、副画素ＳＰの高精細化に寄与する。
【００６１】
また、コンタクトホールＣ３の径（容積）が大きい場合、第１配向膜１６の製造時において、硬化前の配向膜材料がコンタクトホールＣ３の内部から外部に流出し、不要な凸部が第１面ＳＦ１に形成されることがある。本実施形態においては、コンタクトホールＣ３の径（容積）が小さくできるので、結果として当該凸部の形成防止にも繋がる。
【００６２】
図１１は、第２比較例に係る表示装置の第１基板ＳＵＢ１ｂを示す概略的な断面図である。この断面図は、信号線Ｓに沿うＹ−Ｚ平面の断面に相当する。第２比較例においては、図２に示した第２部分Ｐ２に相当する領域で絶縁層１４が完全に除去されている。すなわち、絶縁層１４は、隣り合うサブ電極ＣＥＳの間に延在する開口ＡＰを有している。
【００６３】
第２比較例においては、金属配線ＭＬと信号線Ｓとの短絡を防ぐために、これらの間に絶縁層２００を設ける必要がある。また、開口ＡＰの壁面における段差が大きいため、当該段差によって金属配線ＭＬが断線する可能性がある。同様に、図６に示したブリッジＢＲの位置においては、ブリッジＢＲが断線する可能性がある。
【００６４】
これに対し、本実施形態においては、信号線Ｓと金属配線ＭＬの間に第２部分Ｐ２が介在するため、絶縁層２００を設ける必要がない。また、第１部分Ｐ１と第２部分Ｐ２の境界における段差は、第２比較例における上記段差より小さいため、金属配線ＭＬやブリッジＢＲの断線も生じない。  
以上、第１および第２比較例を用いて説明した効果だけでなく、本実施形態からは種々の好適な効果を得ることができる。
【００６５】
［第２実施形態］  
第２実施形態について説明する。特に言及しない構成および効果については、第１実施形態と同様である。  
図１２は、本実施形態に係る表示装置１の概略的な構成を示す図である。この図は、図４と同様の位置における第１基板ＳＵＢ１のＹ−Ｚ平面に沿う断面図に相当する。
【００６６】
本実施形態においては、画素電極ＰＥと共通電極ＣＥの位置が第１実施形態と逆である。すなわち、画素電極ＰＥは絶縁層１４の上に配置され、絶縁層１５で覆われている。共通電極ＣＥは、絶縁層１５の上に配置され、第１配向膜１６で覆われている。共通電極ＣＥは、各副画素ＳＰにおいてスリットＣＳＬ２を有している。画素電極ＰＥと共通電極ＣＥの間の電界がスリットＣＳＬ２を通じて液晶層ＬＣに作用し、これにより画像が表示される。
【００６７】
画素電極ＰＥは、絶縁層１４のコンタクトホールＣ３を通じて中継電極ＲＥに接触している。本実施形態においては、絶縁層１５にコンタクトホールＣ４が設けられていない。共通電極ＣＥは、例えば第１部分Ｐ１および第２部分Ｐ２の略全領域にわたって連続的に形成されている。ただし、共通電極ＣＥは、第１実施形態と同じく複数のサブ電極ＣＥＳに分割されてもよい。
【００６８】
本実施形態の構成であっても、第１実施形態と同様の効果を得ることができる。また、図１２の例においては、第２部分Ｐ２に相当する領域にも共通電極ＣＥが設けられているため、共通電極ＣＥと画素電極ＰＥの対向面積が大きい。したがって、画素容量を高めることができる。
【００６９】
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。  
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。  
また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００７０】
１…液晶表示装置、ＰＮＬ…表示パネル、ＳＬ…シール材、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＬＣ…液晶層、ＤＡ…表示領域、Ｇ…走査線、Ｓ…信号線、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＣＥ…共通電極、ＣＥＳ…サブ電極、ＣＳＬ…スリット、ＭＬ…金属配線、ＳＣ…半導体層、ＲＥ…中継電極、Ｃ１〜Ｃ４…コンタクトホール、１１〜１５…絶縁層、Ｐ１…絶縁層１４の第１部分、Ｐ２…絶縁層１４の第２部分、Ｒ…凹部、ＢＲ…ブリッジ、ＧＰ…ギャップ。
【図１】
2019032372.tif 000003
【図２】
2019032372.tif 000004
【図３】
2019032372.tif 000005
【図４】
2019032372.tif 000006
【図５】
2019032372.tif 000007
【図６】
2019032372.tif 000008
【図７】
2019032372.tif 000009
【図８】
2019032372.tif 000010
【図９】
2019032372.tif 000011
【図１０】
2019032372.tif 000012
【図１１】
2019032372.tif 000013
【図１２】
2019032372.tif 000014