(57)【要約】【課題】絶縁を伴うレベルシフト機能を有する半導体装置において、安定的な信号伝送機能を確保するとともに、高周波駆動時における電力損失及びノイズを抑制する。【解決手段】駆動回路１１０は、電源ノードＮｈ１及びＧＮＤノードＮｇ１と接続される。駆動回路１２０は、電源ノードＮｈ１及びＧＮＤノードＮｇ１とそれぞれ電気的に切り離された、電源ノードＮｈ２及びＧＮＤノードＮｇ２と接続される。ＰＮ接合部１３０は、ＧＮＤノードＮｇ１と電気的に接続されたＰ型部位と、電源ノードＮｈ２と電気的に接続されたＮ型部位とにより形成される。磁気結合素子１４０は、第１及び第２の導体コイル１４１，１４２を有する。第１の導体コイル１４１は、駆動回路１１０の出力ノードＮ１ａ，Ｎ１ｂと電気的に接続され、第２の導体コイル１４２は、駆動回路１２０の入力ノードＮ２ａ，Ｎ２ｂと電気的に接続される。【選択図】図４
2019216133.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された半導体装置であって、
第１の電源ノード及び第１の接地ノードと接続された第１の信号出力回路と、
前記第１の電源ノードと電気的に切り離された第２の電源ノード及び前記第１の接地ノードと電気的に切り離された第２の接地ノードと接続された第２の信号出力回路と、
前記第１の接地ノードと電気的に接続されたＰ型部位と、前記第２の電源ノードと電気的に接続されたＮ型部位とによって形成されるＰＮ接合部と、
磁気結合する第１および第２の導体コイルを有する磁気結合素子とを備え、
前記第１の導体コイルは、前記第１の信号出力回路の出力側と電気的に接続され、
前記第２の導体コイルは、前記第２の信号出力回路の入力側と電気的に接続される、半導体装置。
【請求項２】
前記半導体基板の主表面には、絶縁体で形成された耐圧保持部によって分離された高電圧領域及び低電圧領域が設けられ、
前記低電圧領域は、
前記第１の電源ノードと電気的に接続された第１のＮ型領域と、
前記第１の接地ノードと電気的に接続された第１のＰ型領域とを有し、
前記高電圧領域は、
前記第２の電源ノードと電気的に接続された第２のＮ型領域と、
前記第２の接地ノードと電気的に接続された第２のＰ型領域とを有し、
前記低電圧領域には、前記第１の信号出力回路及び前記磁気結合素子が形成され、
前記高電圧領域には、前記第２の信号出力回路が形成される、請求項１記載の半導体装置。
【請求項３】
前記第２の導体コイル及び前記第２の信号出力回路の前記入力側とは、ワイヤによって電気的に接続される、請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の導体コイル及び前記第２の信号出力回路の前記入力側とは、前記半導体基板の上層の配線層に形成された導体配線によって電気的に接続される、請求項１又は２に記載の半導体装置。
【請求項５】
ゲート電圧に応じてオンオフする半導体スイッチング素子と、
前記半導体スイッチング素子のオンオフを制御するための制御信号を発生する制御回路と、
請求項１〜４のいずれか１項に記載の半導体装置によって構成されるレベルシフト回路と、
前記第２の電源ノード及び前記第２の接地ノードと接続されて、前記半導体スイッチング素子の前記ゲート電圧を供給するゲート駆動回路とを備え、
前記第１の信号出力回路は、前記制御信号を入力されて前記制御信号に従った信号を出力し、
前記ゲート駆動回路は、前記第２の信号出力回路の出力信号に従って前記ゲート電圧を供給する、電力変換システム。
【請求項６】
前記半導体スイッチング素子は、シリコン材料の絶縁ゲート型バイポーラトランジスタ、窒化シリコン材料の電界効果トランジスタ、又は、窒化ガリウム材料の高電子移動度トランジスタによって構成される、請求項５記載の電力変換システム。
【請求項７】
前記半導体スイッチング素子は、電源配線及び接地配線の間に直列接続された複数の半導体スイッチング素子のうちの上アーム側の半導体スイッチング素子である、請求項５又は６に記載の電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及び電力変換システムに関し、より特定的には、絶縁及びレベルシフトを伴う信号伝送機能を有する半導体装置、及び、それを用いた電力変換システムに関する。
【背景技術】
【０００２】
ＤＣ／ＡＣ変換のためのインバータ等において、トーテムポール接続と称される、高電圧側の電力線と低電圧側の電力線との間に、上アーム及び下アームを構成する、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）やＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）等の半導体スイッチング素子が直列接続される構成が一般的に用いられる。
【０００３】
トーテムポール接続の構成では、下アームの半導体スイッチング素子のゲート駆動では、トーテムポール接続と共通のグラウンドを基準とした制御信号が使用できる。一方で、上アームの半導体スイッチング素子のゲート駆動では、上アーム及び下アームの半導体スイッチング素子の接続点よりも高電位をゲートに入力するために、絶縁及びレベルシフトが必要となる。
【０００４】
このような用途の半導体装置の一例であるＨＶＩＣ（High  Voltage  Integrated  Circuit）の構成について、特開２０１５−１７０７３３号公報（特許文献１）には、ＨＶＩＣの耐圧と、ｐチャネルＭＯＳＦＥＴの電流容量とをともに確保するための構成が記載されている。
【０００５】
特許文献１では、いわゆる接合分離構造を有する半導体装置に配置された複数のトランジスタのうちの、低電圧で駆動されるトランジスタからの出力信号を、高電圧で駆動されるトランジスタに入力する構成とすることで、絶縁及びレベルシフトを伴う信号伝送機能が実現される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−１７０７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一方で、特許文献１のような接合分離型の構成では、低電圧側及び高電圧側の境界に配置されて、高電圧で駆動されるトランジスタのオンオフによって信号が伝送される。このため、高電圧側のＧＮＤ電位が低電圧側のＧＮＤ電位より低くなる（即ち、負電位）と、当該トランジスタをオンオフできなくなることによって、信号伝送が不能となることが懸念される。更に、当該トランジスタは、高電圧側の導通（オン）及び遮断（オフ）によって信号を伝送するため、高周波駆動時には電力損失が大きくなることによって発熱することが懸念される。又、トランジスタの高周波でのオンオフによる電磁ノイズの発生も懸念される。
【０００８】
本発明はこのような問題点を解決するためになされたものであって、本発明の目的は、絶縁を伴うレベルシフト機能を有する半導体装置において、安定的な信号伝送機能を確保するとともに、高周波駆動時における電力損失及び電磁ノイズを抑制することである。
【課題を解決するための手段】
【０００９】
本発明のある局面によれば、半導体装置は、第１及び第２の信号出力回路と、ＰＮ接合部と、磁気結合素子とを備える。第１の信号出力回路は、第１の電源ノード及び第１の接地ノードと接続される。第２の信号出力回路は、第１の電源ノードと電気的に切り離された第２の電源ノード、及び、第１の接地ノードと電気的に切り離された第２の接地ノードと接続される。ＰＮ接合部は、第１の接地ノードと電気的に接続されたＰ型部位と、第２の電源ノードと電気的に接続されたＮ型部位とによって形成される。磁気結合素子は、互いに磁気結合する第１および第２の導体コイルを有する。第１の導体コイルは、第１の信号出力回路の出力側と電気的に接続される。第２の導体コイルは、第２の信号出力回路の入力側と電気的に接続される。
【発明の効果】
【００１０】
本発明によれば、トランジスタの高速スイッチングを伴うことなく、磁気結合素子によって絶縁を伴うレベルシフトを実行するので、絶縁を伴うレベルシフト機能を有する半導体装置において、安定的な信号伝送機能を確保するとともに、高周波駆動時における電力損失及びノイズの発生を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】比較例に係る半導体装置の構成を説明するブロックである。
【図２】図１に示された半導体装置の模式的な平面図である。
【図３】図１に示された半導体装置の模式的な断面図である。
【図４】実施の形態１に係る半導体装置の構成を説明するブロックである。
【図５】図４に示された半導体装置の模式的な平面図である。
【図６】図４に示された半導体装置の模式的な断面図である。
【図７】実施の形態１の変形例に係る半導体装置の構成を説明するための模式的な平面図である。
【図８】実施の形態２に係る電力変換システムの第１の構成例を示すブロック図である。
【図９】実施の形態２に係る電力変換システムの第２の構成例を示すブロック図である。
【図１０】実施の形態２に係る電力変換システムの第３の構成例を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
【００１３】
実施の形態１．
（比較例の説明）
まず、特許文献１に代表される、一般的な接合分離型の半導体装置の構成を比較例として説明する。
【００１４】
図１は、比較例に係る半導体装置１００♯の構成を説明するブロックである。以下に説明するように、半導体装置１００♯は、絶縁及びレベルシフトを伴う信号伝送機能を有する。
【００１５】
図１を参照して、比較例の半導体装置１００♯は、制御電源電圧Ｖｃ１で駆動される低電圧側の駆動回路１１０と、抵抗素子１１５と、高圧スイッチング素子１１７と、制御電源電圧Ｖｃ２で駆動される高圧側の駆動回路１２０と、高電圧及び低電圧の絶縁のためのＰＮ接合部１３０とを備える。代表的には、駆動回路１１０及び１２０の各々は、電流バッファ（入出力間の電圧レベル維持）又はインバータ（入出力間の電圧レベル反転）によって構成される。
【００１６】
駆動回路１１０は、制御電源電圧Ｖｃ１を伝達する低電圧側電源ノードＮｈ１及び低電圧側ＧＮＤノードＮｇ１（電位ＧＮＤ１）と接続される。一方で、駆動回路１２０は、制御電源電圧Ｖｃ２を伝達する高電圧側電源ノードＮｈ２及び高電圧側ＧＮＤノードＮｇ２（電位ＧＮＤ２）と接続される。
【００１７】
低電圧側電源ノードＮｈ１及び高電圧側電源ノードＮｈ２は、電気的に分離される。同様に、低電圧側電源ノードＮｈ１及び高電圧側ＧＮＤノードＮｇ２も、電気的に分離される。ＰＮ接合部１３０は、高電圧側及び低電圧側の間の耐圧を確保するために、高電圧側電源ノードＮｈ２（Ｎ側）及び低電圧側ＧＮＤノードＮｇ１（Ｐ側）の間に形成される。
【００１８】
抵抗素子１１５及び高圧スイッチング素子１１７は、高電圧側電源ノードＮｈ２及び低電圧側ＧＮＤノードＮｇ１の間に直列に接続される。
【００１９】
駆動回路１１０には、制御信号Ｓｉｎが入力される。制御信号Ｓｉｎは、論理ハイレベル（以下「Ｈレベル」）又は論理ローレベル（以下「Ｌレベル」）に設定されるデジタル信号である。
【００２０】
駆動回路１１０は、制御信号Ｓｉｎのレベルに従って、出力ノードＮｃの電圧をＶｃ１又はＧＮＤ１に設定する。駆動回路１１０の出力ノードＮｃは、高圧スイッチング素子１１７のゲートに入力される。高圧スイッチング素子１１７は、ＧＮＤ１に対するゲートの電圧が閾値電圧よりも高くなるとオンする一方で、そうでないときにはオフする。閾値電圧がＶｃ１よりも低いと、駆動回路１１０がＶｃ１を出力するときに、高圧スイッチング素子はオンする。一方で、駆動回路１１０がＧＮＤ１を出力するときには、ゲート電圧は零となって、高圧スイッチング素子１１７はオフする。
【００２１】
従って、制御信号Ｓｉｎのレベルが遷移する毎に、高圧スイッチング素子１１７がオンオフされる。高圧スイッチング素子１１７のオン時及びオフ時では、抵抗素子１１５での電圧降下量が異なる。
【００２２】
駆動回路１２０の入力ノードは、高圧スイッチング素子１１７のオン時及びオフ時の間で電圧が変化するように、抵抗素子１１５に対して電気的に接続される。この結果、駆動回路１２０の出力は、高圧スイッチング素子１１７のオンオフ、即ち、制御信号Ｓｉｎのレベル変化に応じて、Ｖｃ２又はＧＮＤ２に設定される。この結果、制御信号ＳｉｎがＶｃ１（Ｈレベル）及びＧＮＤ１（Ｌレベル）の間で遷移するのに従って、出力信号Ｓｏｕｔは、Ｖｃ２（Ｈレベル）又はＧＮＤ２（Ｌレベル）の間で遷移する。この結果、半導体装置１００♯では、制御信号Ｓｉｎ（Ｖｃ１／ＧＮＤ１）に従う出力信号Ｓｏｕｔ（Ｖｃ２／ＧＮＤ２）が得られることによって、絶縁及びレベル変換を伴った信号伝送機能が実現される。
【００２３】
図２は、図１に示された半導体装置の模式的な平面図である。図２には、半導体装置１００♯が形成された半導体基板を主表面から見た平面図が模式的に示されている。
【００２４】
図２を参照して、主表面には、環状の耐圧保持部２５０によって分離された、高電圧領域ＡＲ２及び低電圧領域ＡＲ１が形成される。耐圧保持部２５０は、絶縁体によって構成されて、制御電源電圧Ｖｃ１及びＶｃ２の間の耐圧性能を有するように設計される。
【００２５】
図１の駆動回路１１０は、低電圧領域ＡＲ１に形成された素子を用いて構成される。同様に、低電圧側電源ノードＮｈ１及び低電圧側ＧＮＤノードＮｇ１も低電圧領域ＡＲ１に形成される。
【００２６】
これに対して、図１の駆動回路１２０は、高電圧領域ＡＲ２に形成された素子を用いて構成される。高電圧側電源ノードＮｈ２及び高電圧側ＧＮＤノードＮｇ２も、高電圧領域ＡＲ２に形成される。
【００２７】
図１の高圧スイッチング素子１１７は、耐圧保持部２５０を跨って配置される。図１の構成例では、抵抗素子１１５は、高電圧領域ＡＲ２に配置される。
【００２８】
図３は、図１に示された半導体装置１００♯の模式的な断面図である。図３には、図２中のＩＩ−ＩＩ断面相当が模式的に示される。
【００２９】
図３を参照して、Ｐ型の半導体基板２００の主表面２０１には、Ｎウェル２０２及び２０３と、Ｐウェル２０４及び２０５とが形成される。Ｎウェル２０２の表面には、耐圧保持部２５０が形成される。Ｎウェル２０２のうちの、環状の耐圧保持部２５０によって囲まれた領域が、高電圧領域ＡＲ２を形成する。高電圧領域ＡＲ２において、Ｎウェル２０２の主表面側に、Ｐウェル２０６及びＮ型領域２０７がさらに形成される。Ｐウェル２０６には、非接地とされるＰ型領域２０８が設けられる。Ｐ型領域２０８は、高電圧側ＧＮＤノードＮｇ２を形成する。Ｎ型領域２０７は、制御電源電圧Ｖｃ２の供給回路（図示せず）と電気的に接続されて、高電圧側電源ノードＮｈ２を形成する。
【００３０】
環状の耐圧保持部２５０の外側のＮウェル２０３、Ｐウェル２０４、及び、Ｐウェル２０５には、Ｎ型領域２０９、Ｐ型領域２１０、及び、Ｐ型領域２１１がそれぞれ設けられる。Ｐ型領域２１０及び２１１の各々は、接地されて、低電圧側ＧＮＤノードＮｇ１を形成する。Ｎ型領域２０９は、制御電源電圧Ｖｃ１の供給回路（図示せず）と電気的に接続されて、低電圧側電源ノードＮｈ１を形成する。
【００３１】
半導体基板２００（Ｐ型）と、Ｐ型領域２１０及び２１１とは同電位（ＧＮＤ１）であり、半導体基板２００（Ｐ型）及びＮウェル２０２の間のＰＮ接合によって、図１に示されたＰＮ接合部１３０が形成される。
【００３２】
又、高電圧側ＧＮＤノードＮｇ２（Ｐ型領域２０８）と、低電圧側ＧＮＤノードＮｇ１（Ｐ型領域２１０，２１１）との間は、Ｐウェル２０５及びＮウェル２０２の間のＰＮ接合、並びに、Ｐウェル２０４，２０５の各々とＮウェル２０２との間のＰＮ接合とを介して分離される。これらのＰＮ接合の各々が、制御電源電圧Ｖｃ２がＮ型領域２０７を介してＮウェル２０２に印加されることによって逆バイアスされることにより、高電圧側ＧＮＤノードＮｇ２及び低電圧側ＧＮＤノードＮｇ１の間が、電気的に絶縁される。
【００３３】
図１〜図３に示した比較例の半導体装置１００♯によれば、特許文献１と同様の接合分離構造によって、フォトカプラやデジタルアイソレータを用いることなく、絶縁及びレベルシフトを伴う信号伝送機能が実現される。
【００３４】
フォトカプラの使用時には、絶縁部の樹脂の劣化に起因する品質上の課題、及び、高温での誤発光を防ぐために消費電力を大きくする必要がある等の特性面の課題が懸念される。又、デジタルアイソレータの使用時には、低電圧側及び高電圧側で半導体チップが分離される構造となるため、製造コストが上昇することが懸念される。従って、接合分離構造を用いることで、これらの問題点を解消できる。
【００３５】
しかしながら、比較例の半導体装置１００♯では、低電圧側の駆動回路１１０の出力信号によって高圧スイッチング素子１１７をオンオフすることによって、信号伝送が行われる。従って、高電圧側ＧＮＤノードＮｇ２の電位（ＧＮＤ２）が、低電圧側ＧＮＤノードＮｇ１の電位（ＧＮＤ１）よりも低下すると、駆動回路１１０からＶｃ１が出力されても高圧スイッチング素子１１７がオンできなくなる可能性がある。この場合には、高圧スイッチング素子１１７をオンオフできなくことにより、信号伝送機能が失われることが懸念される。
【００３６】
また、制御信号Ｓｉｎの周波数が高くなると、高圧スイッチング素子１１７のオンオフ回数が増加するため、電力損失の増大による効率の低下、及び、発熱量の増大による過高温の発生、並びに、電磁ノイズの発生が懸念される。本実施の形態では、これらの問題点を解消するための半導体装置の構成を説明する。
【００３７】
（本実施の形態の説明）
図４は、実施の形態１に係る半導体装置の構成を説明するブロックである。
【００３８】
図４を参照して、実施の形態１に係る半導体装置１００は、比較例の半導体装置１００♯（図１）と比較して、抵抗素子１１５及び高圧スイッチング素子１１７に代えて、磁気結合素子１４０を備える点で異なる。半導体装置１００は、図１と同様の駆動回路１１０、駆動回路１２０、及び、ＰＮ接合部１３０を備える。
【００３９】
駆動回路１１０は、図１と同様に、低電圧側電源ノードＮｈ１（Ｖｃ１）及び低電圧側ＧＮＤノードＮｇ１（ＧＮＤ１）と接続されて、制御信号Ｓｉｎに従った差動信号をノードＮ１ａ及びＮ１ｂ間に出力する。例えば、駆動回路１１０は、制御信号ＳｉｎがＨレベルのときには、ノードＮ１ａにＶｃ１を出力する一方で、ノードＮ１ｂにＧＮＤ１を出力する。反対に、駆動回路１１０は、制御信号ＳｉｎがＬレベルのときには、ノードＮ１ａにＧＮＤ１を出力する一方で、ノードＮ１ｂにＶｃを出力する。このように、低電圧側の駆動回路１１０は、ノードＮ１ａ及びＮ１ｂの一方にＶｃ１を出力するとともに、ノードＮ１ａ及びＮ１ｂの他方にＧＮＤ１を出力する。
【００４０】
磁気結合素子１４０は、ノードＮ１ａ及びＮ１ｂの間に接続された導体コイル１４１と、ノードＮ２ａ及びＮ２ａの間に接続された導体コイル１４２とを有する。導体コイル１４１及び１３２の間は磁気結合されており、導体コイル１４１に生じた電圧変化は、磁気結合によって、導体コイル１４２に伝達される。例えば、ノードＮ２ａ及びＮ２ｂの電圧の高低は、ノードＮ１ａ及びＮ１ｂの電圧の高低と同様となる。
【００４１】
例えば、制御信号ＳｉｎがＨレベルのときには、低電圧側でノードＮ１ａにＶｃ１、ノードＮ１ｂにＧＮＤ１がそれぞれ出力されるのに応じて、高電圧側の駆動回路１２０の入力側では、ノードＮ２ａがノードＮ２ｂよりも高電位となる。反対に、制御信号ＳｉｎがＬレベルのときには、ノードＮ２ａはノードＮ２ｂよりも低電位となる。
【００４２】
高電圧側の駆動回路１２０は、図１と同様に、高電圧側電源ノードＮｈ２（Ｖｃ２）及び高電圧側ＧＮＤノードＮｇ２（ＧＮＤ２）と接続される。駆動回路１２０は、ノードＮ２ａ，Ｎ２ｂ間の電圧差に従って、出力信号ＳｏｕｔをＶｃ２（Ｈレベル）又はＧＮＤ２（Ｌレベル）に設定する。例えば、ノードＮ２ａがノードＮ２ｂよりも高電位の場合には、駆動回路１２０は、出力信号ＳｏｕｔとしてＶｃ２を出力する。反対に、ノードＮ２ａがノードＮ２ｂよりも低電位の場合には、駆動回路１２０は、出力信号ＳｏｕｔとしてＧＮＤ２を出力することができる。
【００４３】
この結果、実施の形態１に係る半導体装置１００では、制御信号Ｓｉｎ（Ｖｃ１／ＧＮＤ１）に従う出力信号Ｓｏｕｔ（Ｖｃ２／ＧＮＤ２）が得られることによって、絶縁及びレベル変換を伴った信号伝送機能が実現される。尚、図４の構成において、駆動回路１１０は「第１の信号発生回路」の一実施例に対応し、駆動回路１２０は「第２の信号発生回路」の一実施例に対応し、ノードＮ１ａ，Ｎ１ｂは「第１の信号生成回路の出力側」に対応し、ノードＮ２ａ，Ｎ２ｂは「第２の信号生成回路の入力側」に対応する。又、導体コイル１４１は「第１の導体コイル」に対応し、導体コイル１４２は「第２の導体コイル」に対応する。
【００４４】
図５は、図４に示された半導体装置の模式的な平面図である。図５には、複数の半導体装置１００が連続的に形成された半導体基板を主表面から見た平面図が模式的に示されている。
【００４５】
図５を参照して、図２と同様に、主表面には、環状の耐圧保持部２５０によって分離された、高電圧領域ＡＲ２及び低電圧領域ＡＲ１が形成される。高電圧領域ＡＲ２に形成される回路素子２５２を用いて、駆動回路１２０が構成される。同様に、低電圧領域ＡＲ１に形成される回路素子２５１を用いて、駆動回路１１０が構成される。
【００４６】
低電圧領域ＡＲ１には、磁気結合素子１４０、並びに、導体パッド２６１及び２６２が配置される。導体パッド２６１及び２６２は、磁気結合素子１４０の二次側の導体コイル１４２（図４）の一端及び他端とそれぞれ電気的に接続される。高電圧領域ＡＲ２には、駆動回路１２０の入力ノードに相当する導体パッド２７１，２７２が形成される。導体パッド２７１及び２７２は、図４のノードＮ２ａ及びＮ２ｂにそれぞれ対応する。
【００４７】
導体パッド２６１及び２７１の間、並びに、導体パッド２６２及び２７２の間の各々は、導体２６０によって電気的に接続される。導体２６０は、代表的には、ワイヤによって構成することができる。
【００４８】
図６は、図４に示された半導体装置１００の模式的な断面図である。図６には、図５中のＶＩ−ＶＩ断面相当が模式的に示されているが、図５の導体パッド２７１の表記は省略されている。
【００４９】
図６を参照して、図３（比較例）と同様に、Ｐ型の半導体基板２００の主表面２０１に、Ｎウェル２０２及び２０３と、Ｐウェル２０４〜２０６と、Ｎ型領域２０７及び２０９と、Ｐ型領域２０８及び２１０とが設けられる。
【００５０】
図６においても、Ｐ型領域２０８は、非接地とされて高電圧側ＧＮＤノードＮｇ２を形成し、Ｐ型領域２１０は、接地されて低電圧側ＧＮＤノードＮｇ１を形成する。同様に、Ｎ型領域２０７は、制御電源電圧Ｖｃ２の供給回路（図示せず）と電気的に接続されて高電圧側電源ノードＮｈ２を形成する。Ｎ型領域２０９は、制御電源電圧Ｖｃ１の供給回路（図示せず）と電気的に接続されて、低電圧側電源ノードＮｈ１を形成する。さらに、半導体基板２００（Ｐ型）及びＮウェル２０６の間のＰＮ接合によって、図１に示されたＰＮ接合部１３０が形成される。
【００５１】
磁気結合素子１４０を構成する導体コイル１４１及び１４２は、Ｐウェル２０５上の低電圧領域ＡＲ１において、磁気結合するように積層配置される。例えば、主表面２０１上に順次積層して形成される複数の配線層のうちの鉛直方向に隣接する２個の配線層を用いて、導体コイル１４１及び１４２を形成することが可能である。
【００５２】
下側に配置される導体コイル１４１は、回路素子２５１（図５）のうちの、Ｐウェル２０５上に形成された駆動回路１１０の回路素子と電気的に接続される。これにより、図４に示した、ノードＮ１ａ及びＮ１ｂを介した、駆動回路１１０及び導体コイル１４１の間の電気的な接続が確保される。
【００５３】
上側に配置される導体コイル１４２の一端は、導体パッド２６１と電気的に接続される。導体コイル１４２の他端は、導体パッド２６２（図５）と電気的に接続される。この結果、駆動回路１１０からノードＮ１ａ，Ｎ１ｂ（導体コイル１４１）に出力された信号の電圧は、導体パッド２６１，２６２及び導体２６０を経由して、高電圧領域ＡＲ２内に形成される導体パッド２７１，２７２（図４）へ伝達されて、駆動回路１２０へ入力される。
【００５４】
図６の構成において、Ｐ型の半導体基板２００によって「Ｐ型部位」が構成され、Ｎ型領域２０７と同電位となるＮウェル２０２によって「Ｎ型部位」が形成される。更に、Ｎ型領域２０９は「第１のＮ型領域」に対応し、Ｐ型領域２１０は「第１のＰ型領域」に対応し、Ｎ型領域２０７は「第２のＮ型領域」に対応し、Ｐ型領域２０８は「第２のＰ型領域」に対応する。
【００５５】
図４〜図６に示した実施の形態１に係る半導体装置１００によれば、比較例の半導体装置１００♯（図１〜図３）と同様に、接合分離構造によって、フォトカプラやデジタルアイソレータを用いることなく、絶縁及びレベルシフトを伴う信号伝送機能を実現することができる。
【００５６】
さらに、実施の形態１に係る半導体装置１００では、高圧スイッチング素子（図１）ではなく、半導体基板上に形成された磁気結合素子１４０を用いて、絶縁及びレベルシフト機能を持たせることができる。これにより、高圧スイッチング素子で生じていた、オンオフに伴う電力損失を発生されることなく、信号伝送を行うことができる。この結果、制御信号Ｓｉｎが高周波であっても、損失の増大及び素子の過熱が発生することを回避できる。逆に、高周波では、導体コイル１４１及び１４２の小型化を図ることが可能となる。さらに、比較例での高圧スイッチング素子１１７のオンオフと比較して、高周波信号を伝送する際に発生するノイズを抑制することが可能である。
【００５７】
又、磁気結合素子１４０では、一次側の導体コイル１４１の一端及び他端間の電圧差によって電流が発生すれば、磁気結合を介して、二次側の導体コイル１４２の一端及び両端の間に、一次側の導体コイル１４１と同様の電圧差を発生させることができる。従って、比較例とは異なり、高電圧側ＧＮＤノードＮｇ２の電位（ＧＮＤ２）と、低電圧側ＧＮＤノードＮｇ１の電位（ＧＮＤ１）との厳密な高低に拠らず、駆動回路１１０の出力を、駆動回路１２０の入力側へ伝送することにより、信号伝送が可能である。
【００５８】
この結果、実施の形態１に係る半導体装置１００によれば、安定的な信号伝送機能を確保するとともに、高周波駆動時における電力損失及びノイズを抑制することができる。
【００５９】
実施の形態１の変形例．
図７は、実施の形態１の変形例に係る半導体装置の構成を説明するための模式的な平面図である。
【００６０】
図７を参照して、実施の形態の変形例に係る半導体装置は、図５に示された実施の形態１に係る半導体装置と比較して、ワイヤ等で形成された導体２６０に代えて、半導体基板上に形成された、オンチップ配線２６５が配置される点で異なる。オンチップ配線２６５は、図５での導体（ワイヤ）２６０と同様に、導体パッド２６１及び２７１の間、並びに、導体パッド２６２及び２７２の間を電気的に接続する。これにより、図４における、磁気結合素子１４０の二次側の導体コイル１４２の一端及び他端に相当するノードＮ２ａ，Ｎ２ｂと、高電圧側の駆動回路１２０の入力側とが電気的に接続される。実施の形態の変形例に係る半導体装置のその他の部分の構成及び動作は、実施の形態１に係る半導体装置と同様であるので、詳細な説明は繰り返さない。
【００６１】
例えば、オンチップ配線２６５は、耐圧保持部２５０に分離部を設けて、当該分離部に配置することができる。オンチップ配線２６５の配線構造は任意とすることができるが、例えば、磁気結合素子１４０の導体コイル１４２の中心部から複数の配線層を経由する多層配線として設けることが可能である。オンチップ配線２６５は「導体配線」の一実施例に対応する。
【００６２】
実施の形態１の変形例に係る半導体装置では、ワイヤ等の導体２６０をチップ上に配する工程が不要となるので、実施の形態に係る半導体装置と比較して、組み立て性が向上する。
【００６３】
実施の形態２．
実施の形態２では、実施の形態１及びその変形例に係る半導体装置を備える電力変換システムについて説明する。
【００６４】
図８は、実施の形態２に係る電力変換システムの第１の構成例を示すブロック図である。
【００６５】
図８を参照して、実施の形態２の第１の構成例に係る電力変換システム３００は、半導体スイッチング素子３１０ａ及び３１０ｂと、還流ダイオード３１５ａ，３１５ｂと、ＭＣＵ（Micro  Control  Unit）３２０と、レベルシフト回路３３０と、ゲート駆動回路３４０ａ，３４０ｂとを備える。
【００６６】
半導体スイッチング素子３１０ａ及び３１０ｂは、トーテムポール接続されており、電源配線ＰＬ及び接地配線ＧＬとの間にノードＮｏを経由して直列に接続される。接地配線ＧＬは、低電圧側ＧＮＤノードＮｇ１と電気的に接続されており、両者は同電位である。還流ダイオード３１５ａ及び３１５ｂは、半導体スイッチング素子３１０ａ及び３１０ｂに対して逆並列に接続される。図８の構成例では、半導体スイッチング素子３１０ａ，３１０ｂは、Ｓｉは導体を材料とする絶縁ゲート型バイポーラトランジスタ、即ち、Ｓｉ−ＩＧＢＴによって構成される。又、還流ダイオード３１５ａ及び３１５ｂについても、Ｓｉ材料によるダイオードによって構成される。
【００６７】
半導体スイッチング素子３１０ａは上アームに相当し、半導体スイッチング素子３１０ｂは下アームに相当する。半導体スイッチング素子３１０ａ及び３１０ｂが相補にオンオフすることによって、ノードＮｏには、電源配線ＰＬの電位、及び、接地配線ＧＬの電位（ＧＮＤ１）が選択的に出力される。公知のように、上アームの半導体スイッチング素子３１０ａ及び下アームの半導体スイッチング素子３１０ｂ）の間のオン期間比率の制御、又は、オンオフ周波数の制御によって、電力変換が制御される。
【００６８】
ＭＰＵ３２０は、このような電力変換の制御のための、半導体スイッチング素子３１０ａのオンオフを制御する制御信号Ｓａ、及び、半導体スイッチング素子３１０ｂのオンオフを制御する制御信号Ｓｂを生成する。
【００６９】
半導体スイッチング素子３１０ａ及び３１０ｂの各々は、正極側電極、負極側電極、及び、ゲートと称される制御電極を有する。尚、正極側電極は、ＩＧＢＴではコレクタと称され、ＦＥＴではドレインと称される。負極側電極は、ＩＧＢＴではエミッタと称され、ＦＥＴではソースと称される。半導体スイッチング素子３１０ａ，３１０ｂの各々は、ゲート電圧と称される、負極側電極に対する制御電極の電圧に従ってオンオフされる。具体的には、ゲート電圧が、半導体スイッチング素子３１０ａ，３１０ｂの閾値電圧よりも高いと、半導体スイッチング素子３１０ａ，３１０ｂがオンする一方で、ゲート電圧が当該閾値電圧よりも低いと、半導体スイッチング素子３１０ａ，３１０ｂはオフする。半導体スイッチング素子３１０ａ及び３１０ｂのゲート電圧は、ゲート駆動回路３４０ａ及び３４０ｂからそれぞれ供給される。
【００７０】
下アームの半導体スイッチング素子３１０ｂのエミッタ（負極側電極）は、接地配線ＧＬ、即ち、低電圧側ＧＮＤノードＮｇ１（ＧＮＤ１）と同電位である。このため、半導体スイッチング素子３１０ｂは、ＧＮＤ１を基準としたゲート電圧の供給によってオンオフすることができる。従って、ＧＮＤ１及び制御電源電圧Ｖｃ１を受けて作動するゲート駆動回路３４０ｂが、ＭＣＵ３２０からの制御信号Ｓｂに従ったゲート電圧を、半導体スイッチング素子３１０ｂのゲートへ出力することで、制御信号Ｓｂに従って半導体スイッチング素子３１０ｂのオンオフが制御される。
【００７１】
これに対して、上アームの半導体スイッチング素子３１０ａのエミッタ（負極側電極）は、接地配線ＧＬとは接続されておらず、その電位は変動する。従って、ゲート駆動回路３４０ａは、ノードＮｏと同電位の高電圧側ＧＮＤノードＮｇ２（ＧＮＤ２）を基準としたゲート電圧を、半導体スイッチング素子３１０ａのゲートへ供給する必要がある。従って、ＭＣＵ３２０からの制御信号Ｓａ（Ｖｃ１／ＧＮＤ１）を、ＧＮＤ２がＬレベルであり、Ｖｃ２がＨレベルである信号にレベル変換することが必要となる。
【００７２】
実施の形態２では、レベルシフト回路３３０には、実施の形態１又はその変形例に係る半導体装置が適用される。即ち、実施の形態１又はその変形例の半導体装置１００に対して、ＭＣＵ３２０からの制御信号Ｓａが、制御信号Ｓｉｎとして入力されると、制御信号Ｓａがレベル変換された半導体装置１００からの出力信号Ｓｏｕｔが、ゲート駆動回路３４０ａへ入力される。ＧＮＤ２及び制御電源電圧Ｖｃ２を受けて作動するゲート駆動回路３４０ａが、レベルシフト回路３３０（半導体装置１００）からの出力信号に従ったゲート電圧を、半導体スイッチング素子３１０ｂのゲートへ出力することで、制御信号Ｓａに従って半導体スイッチング素子３１０ｂのオンオフが制御される。
【００７３】
このように、実施の形態２の第１の構成例に係る電力変換システム３００では、実施の形態１又はその変形例に係る半導体装置１００による絶縁及びレベルシフトを伴う信号伝送機能を用いて、トーテムポール接続された半導体スイッチング素子の上アーム（高電圧側）を安定的にオンオフ制御することが可能である。又、半導体スイッチング素子３１０ａ，３１０ｂを高周波でオンオフしても、レベルシフト回路３３０での電力損失を抑制することが可能である。
【００７４】
図９は、実施の形態２に係る電力変換システムの第２の構成例を示すブロック図である。
【００７５】
図９を参照して、実施の形態２の第２の構成例に係る電力変換システム３０１は、第１の構成例に係る電力変換システム３００（図８）と比較して、半導体スイッチング素子３１０ａ，３１０ｂに代えて、半導体スイッチング素子３１１ａ，３１１ｂが配置されるとともに、還流ダイオード３１５ａ，３１５ｂに代えて、還流ダイオード３１６ａ，３１６ｂが配置される点で異なる。半導体スイッチング素子３１１ａ，３１１ｂの各々は、ＳｉＣ（炭化珪素）を材料とする電界効果トランジスタである、ＳｉＣ−ＭＯＳＦＥＴによって構成される。ＳｉＣ−ＭＯＳＦＥＴは、低損失及び高耐圧の素子として知られている。半導体スイッチング素子３１１ａ，３１１ｂと逆並列に接続される還流ダイオード３１６ａ，３１６ｂの各々は、ＳｉＣを材料とするショットキーバリアダイオードで構成される。
【００７６】
電力変換システム３０１のその他の部分の構成及び動作は、電力変換システム３００と同様であるので詳細な説明は繰り返さない。即ち、ＭＣＵ３２０からの制御信号Ｓａ，Ｓｂに従ったゲート電圧を半導体スイッチング素子３１１ａ，３１１ｂに供給するための構成は、電力変換システム３００と共通である。
【００７７】
図１０は、実施の形態２に係る電力変換システムの第３の構成例を示すブロック図である。
【００７８】
図１０を参照して、実施の形態２の第３の構成例に係る電力変換システム３０２は、第２の構成例に係る電力変換システム３０１（図９）と比較して、半導体スイッチング素子３１１ａ，３１１ｂに代えて、半導体スイッチング素子３１２ａ，３１２ｂが配置される点で異なる。半導体スイッチング素子３１２ａ，３１２ｂの各々は、ＧａＮ（窒化ガリウム）を材料とする高電子移動度トランジスタ、即ち、ＧａＮ−ＨＥＭＴ（High  Electron  Mobility  Transistor）によって構成される。ＧａＮ−ＨＥＭＴは、ＦＥＴの一種であるが、低損失及び高耐圧の素子として知られている。
【００７９】
電力変換システム３０２のその他の部分の構成及び動作は、電力変換システム３００及び３０１と同様であるので詳細な説明は繰り返さない。即ち、ＭＣＵ３２０からの制御信号Ｓａ，Ｓｂに従ったゲート電圧を半導体スイッチング素子３１２ａ，３１２ｂに供給するための構成は、電力変換システム３００〜３０２の間で共通である。
【００８０】
このように、実施の形態２の第２及び第３の構成例に係る電力変換システム３０１，３０２においても、Ｓｉ材料の半導体スイッチング素子をオンオフする電力変換システム３００と共通の構成によって、ゲート電圧を供給することができる。通常、ＳｉＣ−ＭＯＳＦＥＴ及びＧａＮ−ＨＥＭＴは、高周波数で使用されるケースが多くなるためレベルシフト回路での電力損失及びノイズが大きくなることが懸念される。しかしながら、実施の形態２に係る電力変換システム３０１，３０２では、磁気結合素子１４０を用いた半導体装置１００をレベルシフト回路３３０に適用することにより、高周波化に伴う安定動作及び低損失が実現できる。特に、高周波化に伴うレベルシフト回路の誤動作を回避するためにスイッチング周波数を下げる必要がなくなるので、ＳｉＣ−ＭＯＳＦＥＴ及びＧａＮ−ＨＥＭＴの特性を有効に活用することが可能となる。
【００８１】
尚、実施の形態２で説明した電力変換システムの構成は例示に過ぎず、電力変換装置の回路構成を特に制限することなく、半導体スイッチング素子のゲート駆動に、実施の形態１又はその変形例に係る半導体装置１００を適用することができる。即ち、半導体装置１００の適用は、トーテムポール接続された上アームの半導体スイッチング素子のゲート駆動に限定されるものではない点を確認的に記載する。半導体装置１００は、電力変換システムへの適用に限定されず、絶縁及びレベルシフトを伴う信号伝送機能が必要とされる任意の機器及びシステムに適用することが可能である。
【００８２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８３】
１００  半導体装置、１１０  駆動回路（低圧側）、１２０  駆動回路（高圧側）、１１５  抵抗素子、１１７  高圧スイッチング素子、１３０  接合部、１４０  磁気結合素子、１４１，１４２  導体コイル、２００  半導体基板、２０１  主表面、２０２，２０３  Ｎウェル、２０４〜２０６  Ｐウェル、２０７，２０９  Ｎ型領域、２０８，２１０，２１１  Ｐ型領域、２５０  耐圧保持部、２５１，２５２  回路素子、２６０  導体（ワイヤ）、２６１，２６２，２７１，２７２  導体パッド、２６５  オンチップ配線、３００，３０１，３０２  電力変換システム、３１０ａ，３１０ｂ，３１１ａ，３１１ｂ，３１２ａ，３１２ｂ  半導体スイッチング素子、３１５ａ，３１５ｂ，３１６ａ，３１６ｂ  還流ダイオード、３３０  レベルシフト回路、３４０ａ，３４０ｂ  ゲート駆動回路、ＡＲ１  低電圧領域、ＡＲ２  高電圧領域、ＧＬ  接地配線、ＧＮＤ１，ＧＮＤ２  ＧＮＤ電位、Ｎ１ｂ，Ｎ１ａ，Ｎ２ａ，Ｎ２ｂ，Ｎｏ  ノード、Ｎｇ１  低電圧側ＧＮＤノード、Ｎｇ２  高電圧側ＧＮＤノード、Ｎｈ１  低電圧側電源ノード、Ｎｈ２  高電圧側電源ノード、ＰＬ  電源配線、Ｓａ，Ｓｂ，Ｓｉｎ  制御信号、Ｓｏｕｔ  出力信号、Ｖｃ１  制御電源電圧（低圧側）、Ｖｃ２  制御電源電圧（高圧側）。 
【図１】
2019216133.tif 000003
【図２】
2019216133.tif 000004
【図３】
2019216133.tif 000005
【図４】
2019216133.tif 000006
【図５】
2019216133.tif 000007
【図６】
2019216133.tif 000008
【図７】
2019216133.tif 000009
【図８】
2019216133.tif 000010
【図９】
2019216133.tif 000011
【図１０】
2019216133.tif 000012