(57)【要約】【課題】データ線の電位が変動する場合における発光素子の輝度の変動を、従来よりも抑制し得るアクティブマトリクス表示装置を提供する。【解決手段】アクティブマトリクス表示装置１において、画素セル１０は、発光素子３１を駆動する駆動トランジスタ２１のゲートに接続される第１配線層のゲート電極３１と、駆動トランジスタ２１のソースに接続される、第１配線層より下層である下位配線層の第１ソース電極３２と、駆動トランジスタ２１のソースに接続される、第１配線層より上層である上位配線層の第２ソース電極３３とを含むホールディングキャパシタ２７を備え、第１ソース電極３２と第２ソース電極３３との少なくとも一方は、データ線１１とゲート電極３１とが対面する対面領域においてデータ線１１側にはみ出して、ゲート電極３１と重なる。【選択図】図４
2019032447.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素セルからなる画素マトリクスと、当該画素マトリクスにおける列毎に、当該列の画素セルそれぞれに接続されるデータ線とを有するアクティブマトリクス表示装置であって、
前記複数の画素セルの各々は、発光素子を駆動する駆動トランジスタのゲートに接続される第１配線層のゲート電極と、前記駆動トランジスタのソースに接続される、前記第１配線層より下層である下位配線層の第１ソース電極と、前記駆動トランジスタのソースに接続される、前記第１配線層より上層である上位配線層の第２ソース電極とを含むホールディングキャパシタを備え、
前記ゲート電極は、当該ゲート電極を備える画素セルに接続されるデータ線に対して、平行に対面する対面領域を含み、
前記第１ソース電極は、前記ゲート電極と、少なくとも前記対面領域において、前記画素マトリクスの平面視において重なり、
前記第２ソース電極は、前記ゲート電極と、少なくとも前記対面領域において、前記画素マトリクスの平面視において重なり、
前記第１ソース電極と前記第２ソース電極との少なくとも一方は、前記対面領域において前記データ線側にはみ出して、前記ゲート電極と重なる
アクティブマトリクス表示装置。
【請求項２】
前記第１ソース電極と前記第２ソース電極との双方が、前記対面領域において前記データ線側にはみ出して、前記ゲート電極と重なる
請求項１に記載のアクティブマトリクス表示装置。
【請求項３】
前記データ線側へのはみ出しにおけるはみ出し量は、前記対面領域における、前記データ線と前記ゲート電極との距離の１５％以上である
請求項１又は請求項２に記載のアクティブマトリクス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
従来、行列状に配置された複数の画素セルからなる画素マトリクスを有するアクティブマトリクス表示装置が知られている（例えば、特許文献１参照）。
【０００３】
一般に、アクティブマトリクス表示装置の各画素セルは、自画素セルに対応する発光素子（例えば、有機ＥＬ（OLED：Organic Light-Emitting Diode）素子）を駆動する駆動トランジスタと、駆動トランジスタのゲート電位を保持するホールディングキャパシタとを備える。そして、アクティブマトリクス表示装置は、画素マトリクスにおける列毎に、その列の画素セルそれぞれのホールディングキャパシタにデータを書き込むためのデータ線を備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特願２０１６−０８８５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
アクティブマトリクス表示装置では、ホールディングキャパシタとデータ線との間に寄生容量が存在する。このため、ある列のデータ線の電位が変動すると、その列の画素セルの駆動トランジスタのゲート電位が変動してしまうことがある。そして、このことによって、そのデータ線の列の画素セルによって駆動される発光素子の輝度が変動してしまう現象が発生することがある。
【０００６】
そこで、本発明は、データ線の電位が変動する場合における、そのデータ線の列の画素セルによって駆動される発光素子の輝度の変動を、従来よりも抑制し得るアクティブマトリクス表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るアクティブマトリクス表示装置は、行列状に配置された複数の画素セルからなる画素マトリクスと、当該画素マトリクスにおける列毎に、当該列の画素セルそれぞれに接続されるデータ線とを有するアクティブマトリクス表示装置であって、前記複数の画素セルの各々は、発光素子を駆動する駆動トランジスタのゲートに接続される第１配線層のゲート電極と、前記駆動トランジスタのソースに接続される、前記第１配線層より下層である下位配線層の第１ソース電極と、前記駆動トランジスタのソースに接続される、前記第１配線層より上層である上位配線層の第２ソース電極とを含むホールディングキャパシタを備え、前記ゲート電極は、当該ゲート電極を備える画素セルに接続されるデータ線に対して、平行に対面する対面領域を含み、前記第１ソース電極は、前記ゲート電極と、少なくとも前記対面領域において、前記画素マトリクスの平面視において重なり、前記第２ソース電極は、前記ゲート電極と、少なくとも前記対面領域において、前記画素マトリクスの平面視において重なり、前記第１ソース電極と前記第２ソース電極との少なくとも一方は、前記対面領域において前記データ線側にはみ出して、前記ゲート電極と重なる。
【発明の効果】
【０００８】
上記構成のアクティブマトリクス表示装置によると、データ線の電位が変動する場合における、そのデータ線の列の画素セルによって駆動される発光素子の輝度の変動を、従来よりも抑制し得る。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態に係るアクティブマトリクス表示装置１の構成を示すブロック図である。
【図２】図２は、実施の形態に係る画素セルの回路構成を示すブロック図である。
【図３】図３は、実施の形態に係る画素マトリクスの一部切り欠き斜視図である。
【図４】図４は、実施の形態に係る画素セルのレイアウト構成のうち、回路部のレイアウト構成を示すレイアウト図である。
【図５】図５は、図４におけるＸ１−Ｘ２線による、実施の形態に係る画素セルの断面レイアウト図である。
【図６】図６は、図５における、データ線とゲート電極とが対面する部分を拡大した拡大図である。
【図７】図７は、従来例における、データ線とゲート電極とが対面する部分を拡大した拡大図である。
【図８】図８は、従来例における仮想的な電気力線を示す模式図である。
【図９】図９は、実施の形態における仮想的な電気力線を示す模式図である。
【図１０】図１０は、はみ出し量と、ゲート電極とデータ線との間の容量との関係を示す特性図である。
【図１１Ａ】図１１Ａは、変形例における仮想的な電気力線を示す模式図である。
【図１１Ｂ】図１１Ｂは、変形例における仮想的な電気力線を示す模式図である。
【図１２】図１２は、変形例に係る薄型ディスプレイ装置の外観図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係るアクティブマトリクス表示装置の実施の形態について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。従って、以下の実施の形態で示される数値、構成要素、構成要素の配置位置及び接続形態などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１１】
各図において、実質的に同一の構成要素については同一の符号を付している。また、各図は、模式図であり、膜厚及び各部の大きさの比などは、必ずしも厳密に表したものではない。
【００１２】
（実施の形態）
［１．全体構成］
図１は、実施の形態に係るアクティブマトリクス表示装置１の構成を示すブロック図である。
【００１３】
図１に示されるように、アクティブマトリクス表示装置１は、画素マトリクス２と、複数のデータ線１１と、データ線駆動回路３と、垂直走査回路４とを含んで構成される。
【００１４】
画素マトリクス２は、複数の画素セル１０が行列状に配置されて構成される。
【００１５】
図２は、画素セル１０の回路構成を示すブロック図である。
【００１６】
図２に示されるように、画素セル１０は、回路部２０と発光部３０とを含んで構成される。
【００１７】
回路部２０は、駆動トランジスタ２１と、スイッチトランジスタ２２と、参照電圧トランジスタ２３と、初期化トランジスタ２４と、ゲートノード２５と、ソースノード２６と、ホールディングキャパシタ２７とを含む。そして、発光部３０は、発光素子３５を含む。
【００１８】
スイッチトランジスタ２２は、ゲート端子が走査線４１に接続され、走査線４１の信号（ＷＳ）が論理値１となるタイミングで、ゲートノード２５の電位を、データ線１１のデータ電圧に設定する。すなわち、スイッチトランジスタ２２は、走査線４１の信号（ＳＷ）が論理値１となるタイミングで、ホールディングキャパシタ２７に、データ線１１のデータ電圧を書き込む。
【００１９】
駆動トランジスタ２１は、ゲート端子が、ゲートノード２５に接続され、ソース端子が発光素子３５に接続（すなわち、ソースノード２６に接続）され、ドレイン端子が電源ＶＣＣに接続されている。この構成により、駆動トランジスタ２１は、スイッチトランジスタ２２を介してゲート端子に設定されたデータ電圧を、そのデータ電圧に対応する信号電流に変換し、変換した信号電流で、発光素子３５を駆動する。すなわち、駆動トランジスタ２１は、ホールディングキャパシタ２７に書き込まれたデータ電圧に応じた駆動能力で、発光素子３５を駆動する。
【００２０】
ホールディングキャパシタ２７は、ゲートノード２５と、ソースノード２６との間の容量を実現する。ホールディングキャパシタ２７は、オン状態であるスイッチトランジスタ２２によってデータ線１１のデータ電圧がゲートノード２５に設定された後において、スイッチトランジスタ２２がオン状態からオフ状態へと変化した場合に、ゲートノード２５の電位を、その容量によって、そのデータ電圧に維持する。このことにより、駆動トランジスタ２１は、駆動トランジスタ２１がオフ状態となった後においても、オン状態であったスイッチトランジスタ２２によって設定されたデータ電圧に対応する信号電流で、発光素子３５を駆動させ続けることが可能となる。
【００２１】
参照電圧トランジスタ２３は、ゲート端子が参照電圧制御線４２に接続され、参照電圧制御線４２の信号（ＲＥＦ）が論理値１となるタイミングで、ゲートノード２５の電位を、参照電圧ＶＲＥＦに設定する。
【００２２】
初期化トランジスタ２４は、ゲート端子が初期化制御線４３に接続され、初期化制御線４３の信号（ＩＮＩ）が論理値１となるタイミングで、ソースノード２６の電位を、初期化電圧ＶＩＮＩに初期化する。
【００２３】
発光素子３５は、駆動トランジスタ２１によって変換された信号電流の電流量に応じて発光する素子である。すなわち、発光素子３５は、駆動トランジスタ２１の駆動能力に応じた発光量で発光する。ここでは、発光素子３５は、有機ＥＬ素子であるとして例示する。但し、発光素子３５は、必ずしも有機ＥＬ素子の例に限定される必要はない。例えば、発光素子３５が、発光ダイオード等である例も考えられる。
【００２４】
図３は、画素マトリクス２の一部切り欠き斜視図である。
【００２５】
図３に示されるように、画素マトリクス２を構成する各画素セル１０は、画素マトリクス２の平面視において下層側に位置するトランジスタ構成領域４０において回路部２０がレイアウトされ、画素マトリクス２の平面視において上層側に位置する有機ＥＬ素子構成領域５０において発光部３０がレイアウトされる。
【００２６】
有機ＥＬ素子構成領域５０は、画素マトリクス２の平面視において最上層に位置する。このため、図３に示されるように、画素マトリクス２の表面に、発光素子３５がアレイ状に配置されることとなる。これより、画素マトリクス２の表面に、画像を表示する表示画面が構成される。例えば、画素マトリクス２が、１０８０行×１９２０列の行列状に配置された画素セル１０によって構成される場合には、画素マトリクス２の表面には、フルハイビジョンサイズの画像を表示する表示画面が構成される。
【００２７】
再び図１に戻って、アクティブマトリクス表示装置１の構成についての説明を続ける。
【００２８】
図１に示されるように、アクティブマトリクス表示装置１は、画素マトリクス２における画素セル１０の列毎に、その列の画素セル１０それぞれに接続されるデータ線１１を有する。
【００２９】
垂直走査回路４は、画素マトリクス２に対して、行単位で共通な複数の制御信号線（図示せず）を介して、各画素セル１０の動作を、行単位で制御する。
【００３０】
データ線駆動回路３は、垂直走査回路４と同期して動作し、垂直走査回路４によって制御される行単位で、その行に位置する画素セル１０のホールディングキャパシタ２７に書き込むためのゲート電圧を、データ線１１のそれぞれに供給する。
【００３１】
［２．画素セルのレイアウト構成］
以下、画素セル１０のレイアウト構成について、図面を参照しながら説明する。
【００３２】
図４は、画素セル１０のレイアウト構成のうち、発光部３０のレイアウト構成部分の図示を省略したレイアウト構成図である。すなわち、図４は、画素セル１０のレイアウト構成のうち、回路部２０のレイアウト構成部分について図示されるレイアウト図である。但し、図４では、図４が必要以上に煩雑になってしまわないように、図２におけるＩＮＩ、ＲＥＦ、ＷＳの各信号線のレイアウト構成部分の図示を省略している。
【００３３】
図５は、図４におけるＸ１−Ｘ２線による、画素セル１０の断面レイアウト図である。
【００３４】
図５に示されるように、画素セル１０の回路部２０は、画素マトリクス２の平面視において、基板７０上に、下層側から上層側へと順に、ポリシリコン層、ゲート絶縁膜７１、第１メタル層、第１層間絶縁膜７２、第２メタル層、第２層間絶縁膜７３が積層されて構成される。そして、画素セル１０の発光部３０は、画素マトリクス２の平面視において、第２層間絶縁膜７３上に、下層側から上層側へと順に、陽極７５、有機発光層７６、透明陰極７７が積層され、隣接する画素セル１０との間にバンク７４が配置されて構成される。
【００３５】
図５に示されるように、発光素子３５は、陽極７５と透明陰極７７との間に、有機発光層７６が挟まれる構成の有機ＥＬ素子により実現されている。
【００３６】
図４、図５に示されるように、データ線１１は、第１メタル層（第１配線層）の配線を含む。
【００３７】
ホールディングキャパシタ２７は、ゲート電極３１と、第１ソース電極３２と、第２ソース電極３３とを含む。
【００３８】
ゲート電極３１は、駆動トランジスタ２１のゲートに接続される、第１メタル層（第１配線層）からなる電極である。そして、ゲート電極３１は、データ線１１の第１メタル層（第１配線層）に対して、平行に対面する対面領域６０を含む。
【００３９】
第１ソース電極３２は、駆動トランジスタ２１のソースに接続される、ポリシリコン層（第１配線層より下層である下層配線層）からなる電極である。そして、第１ソース電極３２は、ゲート電極３１と、少なくとも対面領域６０において、画素マトリクス２の平面視において重なる。
【００４０】
第２ソース電極３３は、駆動トランジスタ２１のソースに接続される、第２メタル層（第１配線層より上層にある上位配線層）からなる電極である。そして、第２ソース電極３３は、ゲート電極３１と、少なくとも対面領域６０において、画素マトリクス２の平面視において重なる。
【００４１】
ここでは、第１ソース電極３２と、第２ソース電極３３との双方が、対面領域６０においてデータ線１１側にはみ出して、ゲート電極３１と重なっている。
【００４２】
このように、ホールディングキャパシタ２７は、ゲート電極３１が、第１ソース電極３２と第２ソース電極３３とによって挟まれることで容量を実現する部分を含む。
【００４３】
［３．考察］
以下、上記構成のアクティブマトリクス表示装置１について考察する。
【００４４】
図６は、図５における、データ線１１とゲート電極３１とが対面する部分（拡大部）を拡大した拡大図である。
【００４５】
図６に示されるように、第１ソース電極３２と第２ソース電極３３とは、それぞれ、ゲート電極３１に対して、対面領域６０において、データ線１１側へはみ出している。そして、それらのはみ出し量は、共に、データ線１１とゲート電極３１との間の線間距離の１５％となっている。
【００４６】
実施の形態において、アクティブマトリクス表示装置１の特徴は、対面領域６０において、第１ソース電極３２と第２ソース電極３３とがゲート電極３１に対して、データ線１１側へはみ出している点にある。
【００４７】
図７は、従来例における、データ線とゲート電極とが対面する部分を拡大した拡大図である。
【００４８】
図７に示されるように、従来、第１ソース電極３２ａと第２ソース電極３３ａとは、ゲート電極３１ａに対して、データ線１１ａ側へはみ出していない。
【００４９】
図８は、従来例における、ゲート電極３１ａにおけるデータ線１１ａへの対抗面（以下、「ゲート電極側対抗面１００ａ」とも呼ぶ。）と、データ線１１ａにおけるゲート電極３１ａへの対抗面（以下、「データ線側対抗面１０１ａ」とも呼ぶ。）との間に伸びる仮想的な電気力線を示す模式図である。
【００５０】
図８に示されるように、従来例において、ゲート電極側対抗面１００ａからデータ線側対抗面１０１ａへは、水平方向に略直線状に伸びる電気力線（例えば、電気力線１１０ａ）と、仰角方向における正の方向に膨らむ曲線状に伸びる電気力線（例えば、電気力線１２０ａ）と、仰角方向における負の方向に膨らむ曲線状に伸びる電気力線（例えば、電気力線１３０ａ）とが形成される。
【００５１】
図９は、実施の形態における、ゲート電極３１のデータ線１１への対抗面（以下、「ゲート電極側対抗面１００」とも呼ぶ。）と、データ線１１のゲート電極３１への対抗面（以下、「データ線側対抗面１０１」とも呼ぶ。）との間に伸びる仮想的な電気力線を示す模式図である。
【００５２】
図９に示されるように、実施の形態において、ゲート電極側対抗面１００からデータ線側対抗面１１０へは、水平方向に略直線状に伸びる電気力線（例えば、電気力線１１０）が形成される。しかしながら、第１ソース電極３２が、データ線１１側へとはみ出しているために、図８の従来例における電気力線１２０ａのような、仰角方向における正の方向に膨らむ曲線状に伸びる電気力線の形成は、従来例と比べて制限される。また同様に、第２ソース電極３３が、データ線１１側へとはみ出しているために、図８の従来例における電気力線１３０ａのような、仰角方向における負の方向に膨らむ曲線状に伸びる電気力線の形成は、従来例と比べて制限される。
【００５３】
このように、本実施の形態に係るゲート電極３１とデータ線１１との間に形成される電気力線の数は、従来例に係るゲート電極３１ａとデータ線１１ａとの間に形成される電気力線の数よりも少なくなる。
【００５４】
すなわち、本実施の形態に係るゲート電極３１とデータ線１１との間の容量は、従来例に係るゲート電極３１ａとデータ線１１ａとの間の容量よりも小さくなる。このため、データ線１１の電位が変動する場合におけるゲート電極３１の電位の変動は、従来よりも抑制される。
【００５５】
従って、本実施の形態に係るアクティブマトリクス表示装置１は、データ線１１の電位が変動する場合における、そのデータ線１１の列の画素セル１０の駆動トランジスタ２１によって駆動される発光素子３５の輝度の変動を、従来よりも抑制し得る。
【００５６】
図１０は、第１ソース電極３２と第２ソース電極３３とのはみ出し量と、ゲート電極３１とデータ線１１との間の容量との関係を示す特性図である。
【００５７】
同図に示されるように、はみ出し量が０％〜１５％の区間では、はみ出し量の増加とともに、ゲート電極３１とデータ線１１との間の容量は、単調減少する。例えば、はみ出し量が１０％程度であれば、はみ出し量が０％の場合に比べて、ゲート電極３１とデータ線１１との間の容量は、およそ１／２程度となる。従って、はみ出し量を１０％程度とすることで、ゲート電極３１とデータ線１１との間の線間容量を、従来に比べておよそ１／２程度にまで抑制することができる。
【００５８】
また、はみ出し量が１５％以上の区間では、ゲート電極３１とデータ線１１との間の容量は、最小値となることがわかる。従って、はみ出し量を１５％以上とすることで、ゲート電極３１とデータ線１１との間の線間容量を最小値にまで抑制することができる。
【００５９】
（変形例）
以上、本発明に係るアクティブマトリクス表示装置について、実施の形態に基づいて説明したが、本発明は上記実施の形態に限定されるものではない。上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係るアクティブマトリクス表示装置を内蔵した各種機器も本発明に含まれる。
【００６０】
例えは、実施の形態では、第１ソース電極３２と第２ソース電極３３との双方が、対面領域６０において、データ線１１側へはみ出しているとして説明した。しかしながら、第１ソース電極３２と第２ソース電極３３との少なくとも一方が、対面領域６０において、データ線１１側へはみ出していれば、必ずしも、第１ソース電極３２と第２ソース電極３３との双方が、対面領域６０において、データ線１１側へはみ出している必要はない。
【００６１】
図１１Ａは、第１ソース電極３２のみが、対面領域６０において、データ線１１側へはみ出している場合における、ゲート電極側対抗面１００と、データ線側対抗面１０１との間に伸びる仮想的な電気力線を示す模式図である。そして、図１１Ｂは、第２ソース電極３３のみが、対面領域６０において、データ線１１側へはみ出している場合における、ゲート電極側対抗面１００と、データ線側対抗面１０１との間に伸びる仮想的な電気力線を示す模式図である。
【００６２】
図１１Ａに示されるように、第１ソース電極３２のみがはみ出している場合には、第１ソース電極３２のはみ出し部分によって、図８の従来例における電気力線１２０ａのような、仰角方向における正の方向に膨らむ曲線状に伸びる電気力線の形成は、従来例と比べて制限される。従って、この場合には、ゲート電極３１とデータ線１１との間の容量は、従来例に係るゲート電極３１ａとデータ線１１ａとの間の容量よりも小さくなる。
【００６３】
同様に、図１１Ｂに示されるように、第２ソース電極３３のみがはみ出している場合には、第２ソース電極３３のはみ出し部分によって、図８の従来例における電気力線１３０ａのような、仰角方向における負の方向に膨らむ曲線状に伸びる電気力線の形成は、従来例と比べて制限される。従って、この場合には、ゲート電極３１とデータ線１１との間の容量は、従来例に係るゲート電極３１ａとデータ線１１ａとの間の容量よりも小さくなる。
【００６４】
このように、第１ソース電極３２と第２ソース電極３３との少なくとも一方が、対面領域６０において、データ線１１側へはみ出していれば、データ線１１の電位が変動する場合における、そのデータ線１１の列の画素セル１０の駆動トランジスタ２１によって駆動される発光素子３５の輝度の変動を、従来よりも抑制し得る。
【００６５】
また、例えば、実施の形態では、データ線１１は、第１メタル層（第１配線層）の配線を含むとして説明した。しかしながら、第１ソース電極３２と第２ソース電極３３との少なくとも一方が、対面領域６０において、データ線１１側へはみ出していれば、必ずしも、データ線１１は、第１メタル層（第１配線層）の配線を含む構成に限定されない。
【００６６】
一例として、データ線１１は、第２メタル層（上位配線層）のみで構成されていても構わない。データ線１１が、第２メタル層（上位配線層）のみで構成されている場合であっても、データ線１１が実施の形態で示される構成である場合と同様の効果が得られる。
【００６７】
また、例えば、本発明に係るアクティブマトリクス表示装置は、図１２に示すような薄型ディスプレイ装置として実現される。図１２は、薄型ディスプレイ装置の外観図である。このような薄型ディスプレイ装置は、データ線の電位が変動する場合における、そのデータ線の列の画素セルによって駆動される発光素子の輝度の変動を、従来よりも抑制し得る。
【産業上の利用可能性】
【００６８】
本発明は、例えば、行列状に配置された複数の画素セルからなる画素マトリクスを有するアクティブマトリクス表示装置に広く利用可能である。
【符号の説明】
【００６９】
１  アクティブマトリクス表示装置
２  画素マトリクス
１０  画素セル
１１  データ線
２１  駆動トランジスタ
２２  スイッチトランジスタ
２３  参照電圧トランジスタ
２４  初期化トランジスタ
２７  ホールディングキャパシタ２７
３１  ゲート電極
３２  第１ソース電極
３３  第２ソース電極
３５  発光素子
６０  対面領域
【図１】
2019032447.tif 000003
【図２】
2019032447.tif 000004
【図３】
2019032447.tif 000005
【図４】
2019032447.tif 000006
【図５】
2019032447.tif 000007
【図６】
2019032447.tif 000008
【図７】
2019032447.tif 000009
【図８】
2019032447.tif 000010
【図９】
2019032447.tif 000011
【図１０】
2019032447.tif 000012
【図１１Ａ】
2019032447.tif 000013
【図１１Ｂ】
2019032447.tif 000014
【図１２】
2019032447.tif 000015