(57)【要約】      （修正有）【課題】保護対象となる回路に所望の電圧を供給し、伝導妨害波電圧を抑制した過電圧保護回路を提供する。【解決手段】過電圧保護回路は、整流回路１０２と、両端に入力コンデンサを有する負荷１０６との間に接続される。前記過電圧保護回路は、半導体スイッチ１０４と、制御回路３００およびセンス抵抗１０８を有する電流変化回路２００Ａと、を備える。制御回路３００は、整流電圧Ｖ０１が所定値を超えると半導体スイッチ１０４をオフし、半導体スイッチ１０４の両端の電位差を検出し、当該電位差がゼロ又は所定の微小値の期間において、半導体スイッチ１０４をオンするための制御電圧を半導体スイッチ１０４の制御端子に出力する。電流変化回路２００Ａは、半導体スイッチ１０４をオフし及び／又はオンするとき、出力電圧における伝導妨害波電圧が所定値以下となるように半導体スイッチ１０４に流れる電流を緩やかに変化させる。【選択図】図５
2019030179.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流して整流電圧を出力する整流回路と、
負荷の両端に接続された入力コンデンサを有する負荷との間に接続される過電圧保護回路であって、
前記過電圧保護回路は
前記整流回路と前記負荷との間に接続される半導体スイッチと、
前記半導体スイッチのオン又はオフを制御する制御回路とを備え、
前記制御回路は、前記整流電圧が所定値を超えると前記半導体スイッチをオフする一方、前記半導体スイッチの両端の電位差を検出し、当該電位差がゼロ又は所定の微小値の期間において、前記半導体スイッチをオンするための制御電圧を発生して前記半導体スイッチの制御端子に出力し、
前記過電圧保護回路は、前記半導体スイッチをオフするときと、オンするときの少なくとも一方のときにおいて、前記過電圧保護回路から出力される出力電圧における伝導妨害波電圧が所定値以下となるように、前記半導体スイッチに流れる電流を緩やかに変化させる電流変化回路を含むことを特徴とする過電圧保護回路。
【請求項２】
前記電流変化回路は、前記半導体スイッチと前記整流回路との間に挿入されたインダクタを含むことを特徴とする請求項１記載の過電圧保護回路。
【請求項３】
前記電流変化回路は、前記半導体スイッチに流れる電流を緩やかに変化させるための前記制御電圧を発生する電流制御回路を含む前記制御回路を備えることを特徴とする請求項１記載の過電圧保護回路。
【請求項４】
前記電流制御回路は、前記半導体スイッチと前記整流回路との間に挿入された抵抗をさらに備え、
前記整流電圧及び、前記半導体スイッチと前記負荷との間の接続点の電圧に基づいたタイミングで発生される基準電圧を生成する低域通過ろ波する低域通過フィルタを含み、
前記抵抗の両端電圧が前記基準電圧と一致するように前記制御電圧を発生することを特徴とする請求項３記載の過電圧保護回路。
【請求項５】
前記電流制御回路は、前記半導体スイッチと前記整流回路との間に挿入された抵抗をさらに備え、
前記整流電圧及び、前記半導体スイッチと前記負荷との間の接続点の電圧に基づいたタイミングで発生される基準電圧を発生するための定電流源を含み、
前記抵抗の両端電圧が前記基準電圧と一致するように前記制御電圧を発生することを特徴とする請求項３記載の過電圧保護回路。
【請求項６】
前記電流制御回路は、前記半導体スイッチと前記整流回路との間に挿入された抵抗をさらに備え、
前記整流電圧及び、前記半導体スイッチと前記負荷との間の接続点の電圧に基づいたタイミングで発生される基準電圧を発生するための三角波電流源を含み、
前記抵抗の両端電圧が前記基準電圧と一致するように前記制御電圧を発生することを特徴とする請求項３記載の過電圧保護回路。
【請求項７】
前記電流変化回路は、
前記半導体スイッチの制御端子と、前記負荷及び前記半導体スイッチとの間の接続点との間に挿入された帰還容量と、
前記制御回路と、前記半導体スイッチの制御端子との間に挿入された制御抵抗とを含むことを特徴とする請求項１に記載の過電圧保護回路。
【請求項８】
前記入力コンデンサは、互いに並列に接続された複数の入力コンデンサを含み、
前記過電圧保護回路は、前記複数の入力コンデンサのうちの一部の入力コンデンサにおいて、当該一部の入力コンデンサと直列に接続された別の半導体スイッチであって、前記制御電圧に基づいて制御される別の半導体スイッチをさらに備えたことを特徴とする請求項１〜７のうちのいずれか１つに記載の過電圧保護回路。
【請求項９】
請求項１〜８のうちのいずれか１つに記載の過電圧保護回路を備えたことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の広範囲の入力電圧に対応して過電圧を保護する過電圧保護回路と、そのための電源装置に関する。
【背景技術】
【０００２】
商用電源電圧は各国で異なることが知られており、交流電圧ＡＣ１００Ｖ〜２４０Ｖまでの商用電源電圧が存在する。これら電源に使用される電源装置にはワールドワイド仕様と呼ばれる交流電圧ＡＣ１００Ｖ〜２４０Ｖまで対応する電源装置が存在する。例えばＡＣアダプターがワールドワイド仕様対応であり、単一種類であらゆる国に販売できるため、在庫管理や開発にかかる工数、コストを削減することができることが既に知られている。
【０００３】
しかし、ワールドワイド仕様の電源装置では商用電源電圧、すなわち電源装置の入力電圧が広範囲に変化するため特にコンデンサインプット方式では入力コンデンサが大きくなり、また電源回路部の設計が困難となるという問題があった。
【０００４】
この問題を解決するために、入力電圧が高電圧になった場合においても、入力電圧をクランプすることで、入力コンデンサ及び電源回路部に所望の電圧（例えばＤＣ１４０Ｖ）を供給する過電圧保護回路が知られている（例えば、特許文献１参照）。
【０００５】
過電圧保護回路は例えば、交流電圧が入力され整流電圧を出力する整流回路と、入力コンデンサを有する負荷と、前記整流回路と前記負荷との間に接続される半導体スイッチとを有する。ここで、過電圧保護回路は、前記整流電圧が所望の値を超えると前記半導体スイッチをオフし、前記半導体スイッチの両端の電位差（Ｖ）がゼロ又は所定の微小値の期間（微小値はゼロ近傍の値であって、例えば、−１０−２〜＋１０−２などである）に前記半導体スイッチをオンすることで、入力コンデンサ及び電源回路部に所望の電圧を供給できる。
【０００６】
図１は、例えば非特許文献１において開示された、従来例にかかる過電圧保護回路の構成を示す回路図である。図１において、過電圧保護回路は、入力端子Ｔ１，Ｔ２と、整流回路１０２と、制御回路１０３と、例えばＭＯＳトランジスタにてなる半導体スイッチ１０４と、入力コンデンサ１０５とを備える。ここで、過電圧保護回路は、交流電源１０１と負荷１０６との間に挿入される。
【０００７】
交流電源１０１は交流電圧を発生して、入力端子Ｔ１，Ｔ２及び整流回路１０２を介して出力することで、全波整流された電圧Ｖ０１を負荷１０６に出力する。整流回路１０２と並列に、半導体スイッチ１０４及び入力コンデンサ１０５の直列回路と、負荷１０６とが接続される。制御回路１０３は、整流電圧Ｖ０１と、半導体スイッチ１０４のドレイン電圧Ｖ０２とに応じて、制御電圧Ｖ０３を半導体スイッチ１０４のゲート（制御端子）に出力することで、半導体スイッチ１０４のドレイン電流Ｉ０１を制御してそのスイッチング動作を制御する。
【０００８】
図２は図１の過電圧保護回路において、交流電源１０１の電圧が所定値よりも低く、負荷電圧Ｖ０４をクランプする必要がないときの動作を示すタイミングチャートである。図２において、クランプする必要がないため、制御回路１０３は、半導体スイッチ１０４が常時オン状態になるように制御する。そのため、電圧Ｖ０４は電圧Ｖ０１に等しい。
【０００９】
図３は図１の過電圧保護回路において、交流電源１０１の電圧が所定値よりも高く、負荷電圧Ｖ０４をクランプする必要があるときの動作を示すタイミングチャートである。図３において、制御回路１０３は整流電圧Ｖ０１を監視しており、整流電圧Ｖ０１が入力コンデンサ１０５，負荷１０６の耐電圧よりも低い所定電圧を超えると、半導体スイッチ１０４をオフする。そのため、所定値以上の高い電圧Ｖ０１の場合において、入力コンデンサ１０５，負荷１０６にかからず、電圧Ｖ０４は入力コンデンサ１０５，負荷１０６の耐電圧よりも低くなるように制御される。その後、電圧Ｖ０４が、負荷１０６の電流の増大により低下し、電圧Ｖ０２がゼロになり又は十分小さくなると半導体スイッチ１０４をオンさせる。電圧Ｖ０２に従わず、電圧Ｖ０１が所定電圧で半導体スイッチ１０４をオンさせると、ドレイン・ソース間電圧が高い状態で、半導体スイッチ１０４に大きな電流が流れるため、半導体スイッチ１０４に大きな損失が発生する。
【００１０】
以上のように構成された過電圧保護回路においては、交流電源１０１がワールドワイドの交流電圧であったとしても、入力コンデンサ１０５，負荷１０６の耐電圧を低くし、入力コンデンサ１０５のサイズを小さくさせることができる。また、負荷１０６の部品性能を向上させることができる。さらに、負荷１０６にかかる電圧範囲が制限されるため、負荷１０６の設計を容易にすることが可能である。
【００１１】
図４は図１の制御回路１０３の構成を示す回路図である。図４において、制御回路１０３は、分圧抵抗２０１，２０２と、基準電圧源２０３と、コンパレータ２０４，２０５と、遅延型フリップフロップ（以下、ＤＦＦという）２０６とを備える。コンパレータ２０４は、整流電圧Ｖ０１が分圧抵抗２０１，２０２により分圧された電圧Ｖ２１が、基準電圧源２０３の基準電圧Ｖ２２を上回るとき、ハイレベルのリセット信号をＤＦＦ２０６のリセット端子に出力する。コンパレータ２０５は、電圧Ｖ０２が基準電圧ＧＮＤを下回ることを検出したとき、ハイレベル信号をＤＦＦ２０６のクロック端子に出力する。このとき、ＤＦＦ２０６は電圧Ｖ０３を出力する。ここで、ＤＦＦ２０６は、電圧Ｖ０１が所定電圧を上回ると、ローレベルの電圧Ｖ０３を出力し、電圧Ｖ０２がゼロ又は十分小さくなった後、ハイレベルの電圧Ｖ０３を出力する。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図１の従来例では、電流Ｉ０１の立ち上がり、立ち下りが急峻となることで、伝導妨害波電圧が悪化することが予想される。このため、伝導妨害波電圧に対する規制（例えばＣＩＳＰＲ２２（例えば、非特許文献２など参照））をパスするために大きなノイズフィルタが必要になり、電源装置の体積が増加する可能性がある。伝導妨害波電圧は交流電源１０１への急峻な電流変動が原因となるため、改善するためには交流電源１０１への急峻な電流変動を抑制する必要がある。
【００１３】
本発明の目的は以上の問題点を解決し、保護対象となる回路に所望の電圧を供給し、伝導妨害波電圧を抑制することができる過電圧保護回路を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一態様にかかる過電圧保護回路は、
交流電圧を整流して整流電圧を出力する整流回路と、
負荷の両端に接続された入力コンデンサを有する負荷と、
前記整流回路と前記負荷との間に接続される半導体スイッチと、
前記半導体スイッチのオン又はオフを制御する制御回路とを備えた過電圧保護回路であって、
前記制御回路は、前記整流電圧が所定値を超えると前記半導体スイッチをオフする一方、前記半導体スイッチの両端の電位差を検出し、当該電位差がゼロ又は所定の微小値の期間において、前記半導体スイッチをオンするための制御電圧を発生して前記半導体スイッチの制御端子に出力し、
前記過電圧保護回路は、前記半導体スイッチをオフするときと、オンするときの少なくとも一方のときにおいて、前記過電圧保護回路から出力される出力電圧における伝導妨害波電圧が所定値以下となるように、前記半導体スイッチに流れる電流を緩やかに変化させる電流変化回路を含むことを特徴とする。
【発明の効果】
【００１５】
本発明に係る過電圧保護回路によれば、保護対象となる回路に所望の電圧を供給し、伝導妨害波電圧を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】従来例にかかる過電圧保護回路の構成を示す回路図である。
【図２】図１の過電圧保護回路において、交流電源１０１の電圧が所定値よりも低く、負荷電圧Ｖ０４をクランプする必要がないときの動作を示すタイミングチャートである。
【図３】図１の過電圧保護回路において、交流電源１０１の電圧が所定値よりも高く、負荷電圧Ｖ０４をクランプする必要があるときの動作を示すタイミングチャートである。
【図４】図１の制御回路１０３の構成を示す回路図である。
【図５】実施形態１にかかる過電圧保護回路の構成例を示す回路図である。
【図６】図５の過電圧保護回路の動作例を示すタイミングチャートである。
【図７】図５の制御回路３００の構成例を示す回路図である。
【図８】図７の制御回路３００の動作例を示すタイミングチャートである。
【図９】変形例１にかかる制御回路３００Ａの構成例を示す回路図である。
【図１０】図９の制御回路３００Ａの動作例を示すタイミングチャートである。
【図１１】図１０の拡大図である。
【図１２】図９の制御回路３００Ａを備えた過電圧保護回路の構成例を示す回路図である。
【図１３】図１２の過電圧保護回路の動作例を示すタイミングチャートである。
【図１４】変形例２にかかる制御回路３００Ｂの構成例を示す回路図である。
【図１５】図１４の制御回路３００Ｂの動作例を示すタイミングチャートである。
【図１６】図１４の制御回路３００Ｂを備えた過電圧保護回路の構成例を示す回路図である。
【図１７】図１６の過電圧保護回路の動作例を示すタイミングチャートである。
【図１８】図１の過電圧保護回路を備えたシミュレーション回路の構成を示す回路図である。
【図１９】図５の過電圧保護回路を備えたシミュレーション回路の構成を示す回路図である。
【図２０】図１８及び図１９のシミュレーション回路のシミュレーション結果である出力される相対電力の周波数特性を示すグラフである。
【図２１】実施形態２にかかる過電圧保護回路の構成例を示す回路図である。
【図２２】図２１の過電圧保護回路の動作例を示すタイミングチャートである。
【図２３】図２１の過電圧保護回路を備えたシミュレーション回路の構成を示す回路図である。
【図２４】図２３のシミュレーション回路のシミュレーション結果である出力される相対電力の周波数特性を示すグラフである。
【図２５】実施形態３にかかる過電圧保護回路の構成例を示す回路図である。
【図２６】図２５の過電圧保護回路の動作例を示すタイミングチャートである。
【図２７】図２５の過電圧保護回路を備えたシミュレーション回路の構成を示す回路図である。
【図２８】図２７のシミュレーション回路のシミュレーション結果である出力される相対電力の周波数特性を示すグラフである。
【図２９Ａ】実施形態４にかかる過電圧保護回路の構成例を示す回路図である。
【図２９Ｂ】実施形態４の変形例にかかる過電圧保護回路の構成例を示す回路図である。
【図３０】図２９Ａの過電圧保護回路の動作例を示すタイミングチャートである。
【図３１】図３０の拡大図である。
【図３２】比較例にかかる電源装置の構成例を示す回路図である。
【図３３】実施形態５にかかる電源装置の構成例を示す回路図である。
【図３４】図３３の電源装置において、擬似共振フライバックコンバータ１３０を擬似共振動作させたときの動作例を示すタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、本発明にかかる実施形態について説明する。ここで、同様の構成要素については同一の符号を付して詳細説明を省略する。
【００１８】
実施形態１．
図５は実施形態１にかかる過電圧保護回路の構成例を示す回路図である。また、図６は図５の過電圧保護回路の動作例を示すタイミングチャートである。図６において、動作波形を分かりやすくするため、電流の破線は従来例にかかる図３の電流Ｉ０１を示す。
【００１９】
図５において、実施形態１にかかる過電圧保護回路は、図１の従来例にかかる過電圧保護回路に比較して以下の点が異なる。
（１）制御回路１０３に代えて、制御回路１０３に後述する電流制御機能を追加した制御回路３００を備えたこと。
（２）半導体スイッチ１０４のソースと整流回路１０２との間にセンス抵抗１０８を挿入したこと。
【００２０】
図５の過電圧保護回路は、制御回路３００と、センス抵抗１０８とにより、電流Ｉ０１を緩やかに変化させる電流変化回路２００Ａを構成したことを特徴としている。以下、上記相違点について詳述する。
【００２１】
図５において、制御回路３００はセンス抵抗１０８の電圧Ｖ０５を制御することで、等価的に電流Ｉ０１を制御する。従来例にかかる制御回路１０３は、電圧Ｖ０２がゼロ、又は十分小さくなるとき、半導体スイッチ１０４をオンさせていた。これに対して、実施形態１にかかる制御回路３００は、電圧Ｖ０２がゼロ、又は十分小さくなった後、電圧Ｖ０２が大きくなったことを検出することで半導体スイッチ１０４をオンさせる。ここで、制御回路３００はオン時、又はオフ時の電流Ｉ０１の変動が滑らか又は緩やかとなるように電圧Ｖ０５を制御する。
【００２２】
図７は図５の制御回路３００の構成例を示す回路図である。また、図８は図７の制御回路３００の動作例を示すタイミングチャートである。
【００２３】
図７において、図４の制御回路１０３の構成要素に加えて、電流制御回路３００ａを備えたことを特徴とする。ここで、電流制御回路３００ａは、抵抗３０７と、コンデンサ３０８と、差動増幅器３０９とを備える。
【００２４】
図７の制御回路３００において、コンパレータ２０４は、整流電圧Ｖ０１が分圧抵抗２０１，２０２により分圧された電圧Ｖ３４が、基準電圧源２０３の基準電圧Ｖ３５を上回るとき、ハイレベルのリセット信号をＤＦＦ２０６のリセット端子に出力する。コンパレータ２０５は、電圧Ｖ０２が基準電圧ＧＮＤを下回った後に基準電圧ＧＮＤを上回ることを検出したとき、ハイレベル信号をＤＦＦ２０６のクロック端子に出力する。このとき、ＤＦＦ２０６は電圧Ｖ２０６を出力する。ここで、ＤＦＦ２０６は、電圧Ｖ０１が所定電圧を上回ると、ローレベルの電圧Ｖ２０６を出力し、電圧Ｖ０２がゼロ又は十分小さくなった後、ハイレベルの電圧Ｖ２０６を出力する。
【００２５】
ＤＦＦ２０６の出力電圧Ｖ２０６は、抵抗３０７及びコンデンサ３０８からなり、入力電圧を低域通過ろ波する低域通過フィルタ（以下、ローパスフィルタという）３１０を介して差動増幅器３０９の非反転入力端子に入力され差動増幅器３０９の参照電圧Ｖ３３となる。ここで、差動増幅器３０９は電圧Ｖ０５と参照電圧Ｖ３３の差電圧を増幅して増幅結果の差動電圧である出力電圧Ｖ０３を出力する。ここで、差動増幅器３０９を含む制御系は、電圧Ｖ３３と電圧Ｖ０５が一致するように出力電圧Ｖ０３を制御する。
【００２６】
以上のように構成された実施形態１によれば、ローパスフィルタ３１０を用いて急峻な電流Ｉ０１の変動を抑制し、伝導妨害波電圧を所定値以下に低下させることができる。
【００２７】
以上の実施形態１においては、ローパスフィルタ３１０を用いて急峻な電流変動を抑制し、伝導妨害波電圧を所定値以下に低下させているが、本発明はこれに限らず、以下の変形例１及び２にかかる制御回路３００Ａ又は３００Ｂを用いてもよい。
【００２８】
図９は変形例１にかかる制御回路３００Ａの構成例を示す回路図である。また、図１０は図９の制御回路３００Ａの動作例を示すタイミングチャートであり、図１１は図１０の拡大図である。
【００２９】
図９の制御回路３００Ａは、図７の制御回路３００に比較して、以下の点が異なる。
（１）図７のローパスフィルタ３１０に代えて、定電流源４０１，４０２とコンデンサ４０３とバッファ（インバータの反転）４０４とを備えたこと。ここで、定電流源４０１，４０２とコンデンサ４０３とバッファ４０４及び差動増幅器３０９により、電流制御回路３００ｂを構成する。
【００３０】
図９において、バッファ４０４の正電源端子は、定電流Ｉ４０１を流す定電流源４０１を介して電源電圧ＶＤＤに接続され、バッファ４０４の負電源端子は、定電流Ｉ４０２を流す定電流源４０２を介して接地電圧ＧＮＤに接続される。バッファ４０４からの出力電圧は、バッファ４０４の出力と並列に接続されたコンデンサ４０３を介して差動増幅器３０９の非反転入力端子に出力される。
【００３１】
図９の制御回路３００Ａにおいて、ＤＦＦ２０６がハイレベル信号を出力するとき、定電流源４０１から定電流Ｉ４０１が流れ、コンデンサ４０３の両端電圧が線形に増大する。次に、ＤＦＦ２０６がローレベル信号を出力するとき、定電流源４０２から定電流Ｉ４０２が流れ、コンデンサ４０３の両端電圧が時間経過とともに線形に減少する。ここで、電流源を半導体ＩＣで構成する際は、通常カレントミラー回路であるため、電圧Ｖ３３がカレントミラー回路の電源電圧ＶＤＤ又は接地電圧ＧＮＤに到達すれば、それ以降は電流を流さず、電圧はクランプされる。差動増幅器３０９は制御回路３００と同様に電圧Ｖ３３と電圧Ｖ０５が一致するように電圧Ｖ０３を制御して出力する。
【００３２】
図１２は図９の制御回路３００Ａを備えた過電圧保護回路の構成例を示す回路図である。また、図１３は図１２の過電圧保護回路の動作例を示すタイミングチャートである。なお、図１３において、電流の破線は、分かりやすくするため、図３のＩ０１を示す。図１３から明らかなように、制御回路３００Ａによって、急峻な電流変動を抑制できていることが分かる。
【００３３】
図１４は変形例２にかかる制御回路３００Ｂの構成例を示す回路図である。また、図１５は図１４の制御回路３００Ｂの動作例を示すタイミングチャートである。
【００３４】
図１４の制御回路３００Ｂは、図７の制御回路３００に比較して、以下の点が異なる。
（１）図７のローパスフィルタ３１０に代えて、鋸波電流源５０１，５０２とコンデンサ５０３とバッファ（インバータの反転）５０４とを備えたこと。ここで、鋸波電流源５０１，５０２とコンデンサ５０３とバッファ５０４及び差動増幅器３０９により、電流制御回路３００ｂを構成する。
【００３５】
図１４において、バッファ５０４の正電源端子は、鋸波電流（又は三角波電流）Ｉ５０１を流す鋸波電流源（三角波電流源）５０１を介して電源電圧ＶＤＤに接続される。また、バッファ５０４の負電源端子は、鋸波電流（又は三角波電流）Ｉ５０２を流す鋸波電流源５０２を介して接地電圧ＧＮＤに接続される。バッファ５０４からの出力電圧は、バッファ５０４の出力と並列に接続されたコンデンサ５０３を介して差動増幅器３０９の非反転入力端子に出力される。
【００３６】
図１４の制御回路３００Ｂにおいて、ＤＦＦ２０６がハイレベル信号を出力するとき、鋸波電流源５０１から鋸波電流Ｉ５０１が流れ、コンデンサ５０３の両端電圧が時間経過とともに非線形に増大する。次に、ＤＦＦ２０６がローレベル信号を出力するとき、鋸波電流源５０２から鋸波電流Ｉ５０２が流れ、コンデンサ５０３の両端電圧が電荷量時間経過とともに非線形で減少する。電流源は半導体ＩＣで構成する際は通常カレントミラー回路であるため、電圧Ｖ３３がカレントミラー回路の電源電圧ＶＤＤ又は接地電圧ＧＮＤに到達すれば、それ以降は電流を流さず、電圧はクランプされる。差動増幅器３０９は制御回路３００と同様に電圧Ｖ３３と電圧Ｖ０５が一致するように出力電圧Ｖ０３を制御する。
【００３７】
図１６は図１４の制御回路３００Ｂを備えた過電圧保護回路の構成例を示す回路図である。また、図１７は図１６の過電圧保護回路の動作例を示すタイミングチャートである。なお、図１７において、電流の破線は、分かりやすくするため、図３のＩ０１を示す。図１７から明らかなように、制御回路３００Ｂによって、急峻な電流変動を抑制できていることが分かる。また、制御回路３００Ｂを使用した場合、鋸波電流制御によって図１７に示すように電圧Ｖ０５を非線形に変動させることができるため、定電流制御している制御回路３００Ａを使用した場合と比較して電流Ｉ０１の変動をより緩やかに変化させることができる。
【００３８】
図１８は図１の過電圧保護回路を備えたシミュレーション回路の構成を示す回路図である。また、図１９は図５の過電圧保護回路を備えたシミュレーション回路の構成を示す回路図である。さらに、図２０は図１８及び図１９のシミュレーション回路のシミュレーション結果である出力される相対電力の周波数特性を示すグラフである。なお、図２０等の相違点電力の周波数特性を図示するグラフにおいては、大きな電力に着目するために便宜上、細かい相対電力の変化の表示を省略する。
【００３９】
図１８に示すように、図１の交流電源１０１と整流回路１０２の間に、伝導妨害波電圧を測定するための擬似電源回路網（以下、ＬＩＳＮという。なお、ＬＩＳＮは、Ｌｉｎｅ  Ｉｍｐｅｄａｎｃｅ  Ｓｔａｂｉｌｉｚａｔｉｏｎ  Ｎｅｔｗｏｒｋの略である）１１４を追加してシミュレーション回路を構成した。また、図１９に示すように、図５の交流電源１０１と整流回路１０２の間にＬＩＳＮ１１４を追加してシミュレーション回路を構成した。図２０は、図１８の伝導妨害波電圧の尖頭値ＰＫ１と図１９の伝導妨害波電圧の尖頭値ＰＫ２のシミュレーション結果を示す。図２０においては、参考に、ＣＩＳＰＲ２２（非特許文献２参照。以下同様）の伝導妨害波ＣＬＡＳＳ  Ｂにおける準尖頭値の規格限度値ＱＰと、平均値の規格限度値ＡＶＧも追加記載している。
【００４０】
図６から明らかなように、図１８のシミュレーション回路ではオン時とオフ時の電流変動が急峻であるのに対し、図１９のシミュレーション回路ではオン時とオフ時の電流変動が滑らかである。そのため、伝導妨害波電圧の尖頭値ＰＫ１よりも、伝導妨害波電圧の尖頭値ＰＫ２の方が低いことが確認できる。
【００４１】
以上説明したように、実施形態１又はその変形例によれば、ローパスフィルタ３１０の電流変化回路２００Ａ、電流制御回路３００ａを備えた制御回路３００Ａ、もしくは、電流制御回路３００ｂを備えた制御回路３００Ｂを用いて急峻な電流Ｉ０１の変動を抑制する。また、伝導妨害波電圧を所定値以下に低下させることができる。
【００４２】
実施形態２．
図２１は実施形態２にかかる過電圧保護回路の構成例を示す回路図である。また、図２２は図２１の過電圧保護回路の動作例を示すタイミングチャートである。図２１において、実施形態２にかかる過電圧保護回路は、図１の過電圧保護回路に比較して以下の点が異なる。
（１）半導体スイッチ１０４のソースと接地電圧ＧＮＤとの間に、インダクタ１０９を含む電流変化回路２００Ｂを挿入したこと。
【００４３】
図２２において、電流の破線は、分かりやすくするため、図３の電流Ｉ０１を示す。図５の実施形態１では、急峻な電流変動を抑制するため、センス抵抗１０８により制御回路３００で電流を制御した。しかしながら、センス抵抗１０８による損失の増加、また電流制御時における半導体スイッチ１０４の損失の増加が発生する。この問題点を解決するために、図２１の実施形態２では、半導体スイッチ１０４のソースにインダクタ１０９を挿入することにより、急峻な電流変動を抑制している。インダクタ１０９は理想的には損失は発生せず、また制御回路１０３には複雑な電流制御が不要となる。
【００４４】
図２３は図２１の過電圧保護回路を備えたシミュレーション回路の構成を示す回路図である。また、図２４は図２３のシミュレーション回路のシミュレーション結果である出力される相対電力の周波数特性を示すグラフである。図２３において、図２０の交流電源１０１と整流回路１０２の間にＬＩＳＮ１１４を追加することでシミュレーション回路を構成した。図２４は、前記尖頭値ＰＫ１と、図２３の伝導妨害波電圧の尖頭値ＰＫ３のシミュレーション結果を示す。図２４においては、参考に、ＣＩＳＰＲ２２の伝導妨害波ＣＬＡＳＳ  Ｂにおける準尖頭値の規格限度値ＱＰと、平均値の規格限度値ＡＶＧも追加記載している。
【００４５】
図２２から明らかなように、図１８７の回路ではオン時とオフ時の電流変動が急峻であるのに対し、図２３の回路ではオン時とオフ時の電流変動が滑らかであるため、尖頭値ＰＫ１より尖頭値ＰＫ３の方が低いことが確認できる。
【００４６】
以上説明したように、実施形態２によれば、インダクタ１０９を含む電流変化回路２００Ｂを用いて急峻な電流Ｉ０１の変動を抑制し、伝導妨害波電圧を所定値以下に低下させることができる。
【００４７】
実施形態３．
図２５は実施形態３にかかる過電圧保護回路の構成例を示す回路図である。また、図２６は図２５の過電圧保護回路の動作例を示すタイミングチャートである。図２５において、実施形態３にかかる過電圧保護回路は、図１の過電圧保護回路に比較して以下の点が異なる。
（１）半導体スイッチ１０４のドレイン・ゲート間に帰還容量であるコンデンサ１１５を接続し、制御回路１０３の出力端子と半導体スイッチ１０４のゲート間に抵抗１１６を接続したこと。
以下、上記相違点について詳述する。
【００４８】
図２５において、電圧Ｖ０７は半導体スイッチ１０４のドレイン・ゲート間電圧であり、電圧Ｖ０８は半導体スイッチ１０４のゲート・ソース間電圧である。図２６においては、電流の破線は、分かりやすくするため、図３の電流Ｉ０１を示す。
【００４９】
図２５では、抵抗１１６と半導体スイッチ１０４のゲート容量から構成されるローパスフィルタ３１１及び、電圧Ｖ０２の変動を電圧Ｖ０８に帰還する帰還容量であるコンデンサ１１５によって、半導体スイッチ１０４のオフ時の電流変動を抑制する。これにより、電流Ｉ０１を緩やかに変化させる電流変化回路２００Ｃを構成する。
【００５０】
以上説明したように、実施形態３によれば、電流変化回路２００Ｃを備えることで、電流Ｉ０１の変動を従来例に比較して緩やかに変化させることができ、伝導妨害波電圧を所定値以下に低下させることができる。
【００５１】
図２６から明らかなように、半導体スイッチ１０４のオフ時において、電圧Ｖ０２は正の傾きであるため、コンデンサ１１５のカップリングによって電圧Ｖ０８の変動がより緩やかになり、前記ローパスフィルタ３１１の効果を強化している。電圧Ｖ０８の変動をコンデンサ１１５と抵抗１１６の時定数で設定できるため、容易に半導体スイッチ１０４のオフ時の電流波形を調整可能となる。また、制御回路１０３には複雑な電流制御が不要となるので、制御回路３００を備えるときに比較して回路構成が簡単になる。なお、抵抗１１６は制御回路１０３の内部に構成してもよい。
【００５２】
図２７は図２５の過電圧保護回路を備えたシミュレーション回路の構成を示す回路図である。また、図２８は図２７のシミュレーション回路のシミュレーション結果である出力される相対電力の周波数特性を示すグラフである。
【００５３】
図２７に示すように、図２５の交流電源１０１と整流回路１０２の間にＬＩＳＮ１１４を追加することでシミュレーション回路を構成した。図２８は、前記尖頭値ＰＫ１と図２７の伝導妨害波電圧の尖頭値ＰＫ４のシミュレーション結果を示す。図２８においては、参考に、ＣＩＳＰＲ２２の伝導妨害波ＣＬＡＳＳ  Ｂにおける準尖頭値の規格限度値ＱＰと、平均値の規格限度値ＡＶＧも追加記載している。
【００５４】
図２６から明らかなように、図２５の回路では半導体スイッチ１０４のオフ時の電流変動が急峻であるのに対し、図２７の回路では半導体スイッチ１０４のオフ時の電流変動が滑らかであるため、尖頭値ＰＫ１より尖頭値ＰＫ４の方が低いことが確認できる。
【００５５】
上記過電圧保護回路を適用した場合、入力電圧が所定値以上の高い電圧になった場合においても、入力電圧をクランプすることで、入力コンデンサ１０５及び電源回路部等の負荷１０６に所望の電圧を供給できる。
【００５６】
しかし、一方、半導体スイッチ１０４がオンしている間のみ、入力コンデンサ１０５に電力供給するため、所望の電圧以下の低電圧が入力された時と比較して導通角が狭いので、オン時に入力コンデンサ１０５及び半導体スイッチ１０４に流れる電流が比較的大きい。そして、半導体スイッチ１０４のオン時の損失は電流の２乗で計算されるため、半導体スイッチ１０４の損失が増加するという問題があった。この問題を解決するために、以下に示す実施形態４及び５の保護回路を提案する。
【００５７】
実施形態４．
図２９Ａは実施形態４にかかる過電圧保護回路の構成例を示す回路図である。また、図３０は図２９Ａの過電圧保護回路の動作例を示すタイミングチャートであり、図３１は図３０の拡大図である。図２９Ａにおいて、図２５の実施形態３にかかる過電圧保護回路に比較して以下の点が異なる。
【００５８】
（１）入力コンデンサ１０５を、入力コンデンサ１１１及び入力コンデンサ１１２に分割したこと。
（２）入力コンデンサ１１１の他端と半導体スイッチ１０４のドレインとの間に半導体スイッチ１１３を挿入したこと。
（３）制御回路１０３の出力端子と半導体スイッチ１１３のゲート間に制御抵抗１１７を挿入したこと。
（４）半導体スイッチ１１３のゲート・ソース間にコンデンサ１１８と保護用ダイオード１１９を挿入したこと。
以下、上記相違点について詳述する。
【００５９】
図２９Ａにおいて、制御抵抗１１７とコンデンサ１１８は、半導体スイッチ１１３をオン又はオフさせるためのローパスフィルタを構成し、これは電流変化回路２００Ｄを構成する。また、ダイオード１１９は半導体スイッチ１１３のゲート・ソース間耐電圧を保護するために設けられる。
【００６０】
図３０において、Ｉ０２は入力コンデンサ１１２に流れる電流、Ｉ０３は入力コンデンサ１１１に流れる電流を示し、Ｖ０９は半導体スイッチ１１３のゲート・ソース間電圧を示す。交流電源１０１は、期間ｔ１ではＡＣ１００Ｖ、期間ｔ２ではＡＣ２４０Ｖ、期間ｔ３ではＡＣ１００Ｖを発生する。
【００６１】
図３１は図３０の期間ｔ２の拡大波形と、図２５の電圧Ｖ０４と電流Ｉ０１の動作波形を合わせて表示した波形を示す。図３１において、電圧又は電流の破線は、図２５のそれらの動作波形を示す。また、図３１において、図２５の入力コンデンサ１０５のキャパシタンスＣ１０５と、図３０の入力コンデンサ１１１のキャパシタンスＣ１１１と、入力コンデンサ１１２のキャパシタンスＣ１１２の比を次式で設定している。
【００６２】
Ｃ１０５：Ｃ１１１：Ｃ１１２＝２：１：１
【００６３】
制御抵抗１１７とコンデンサ１１８から構成されるローパスフィルタの目的は、交流電源１０１の交流電圧が所定値よりも低く、電圧Ｖ０１が所望の電圧以下のときは、半導体スイッチ１１３をオンさせる。一方、交流電源１０１の電圧が所定値よりも高く、電圧Ｖ０１が所望の電圧を超えるときは、半導体スイッチ１１３をオフさせる。このため、交流電源１０１の電圧が所定値よりも低いときは、入力コンデンサ１１１と入力コンデンサ１１２が並列接続され、キャパシタンスが増加するため、低電力入力においても十分な出力電力を供給できるようにする。また、交流電源１０１の電圧が所定値よりも高いときは入力コンデンサ１１１が所定電圧以下にクランプされ、入力コンデンサ１１２だけが接続される。このため、当該キャパシタンスが低下し、半導体スイッチ１０４のオン時の損失を下げることができる。以下、動作詳細について説明する。
【００６４】
図３０において、ＡＣ１００Ｖの期間ｔ１において、交流電源１０１の電圧が所定値よりも低く、入力コンデンサ１１２及び負荷１０６にかかる電圧Ｖ０４をクランプする必要が無いため、制御回路１０３は半導体スイッチ１０４を常時オン状態に制御する。半導体スイッチ１１３は制御抵抗１１７とコンデンサ１１８で構成されるローパスフィルタの時定数で設定された、半導体スイッチ１１３のゲート・ソース間電圧が半導体スイッチ１１３のしきい値電圧を超える時間τ１の後、半導体スイッチ１０４をオン状態に制御する。このため、入力コンデンサ１１２のキャパシタンスは入力コンデンサ１１１と入力コンデンサ１１２のキャパシタンスの和になる。低電圧側のキャパシタンスの最小値はこの入力コンデンサ１１１と入力コンデンサ１１２のキャパシタンスの和で設定できる。
【００６５】
次いで、ＡＣ２４０Ｖの期間ｔ２において、交流電源１０１の電圧が所定値よりも高く、入力コンデンサ１１２及び負荷１０６にかかる電圧Ｖ０４をクランプする必要がある。このため、制御回路１０３は電圧Ｖ０１が所望の電圧を超えると、半導体スイッチ１０４をオフさせる。その後、電圧Ｖ０４が負荷１０６により低下し、電圧Ｖ０２がゼロ、又は十分小さくなると半導体スイッチ１０４をオンさせる。そして、再度電圧Ｖ０１が所望の電圧を超えると半導体スイッチ１０４をオフさせる（期間ｔ３）。この動作を繰り返す。このときの半導体スイッチ１０４のオン期間をτ４とする。
【００６６】
一方、半導体スイッチ１１３は、τ４＜τ１となるように制御抵抗１１７とコンデンサ１１８を設定することで、期間ｔ１のＡＣ１００Ｖから期間ｔ２のＡＣ２４０Ｖに切り替わった後、電圧Ｖ０９が低下する。そして、半導体スイッチ１０４がオン状態からオフ状態に切り替わり、オフ状態を維持する。その結果、キャパシタンスは分割されて入力コンデンサ１１２のみとなり、期間ｔ１のキャパシタンスに比較して、キャパシタンスを下げることができる。半導体スイッチ１０４のオン時に流れる電流は入力コンデンサ１１２のキャパシタンスに比例するため、当該キャパシタンスを下げることによって、電流Ｉ０１のピーク値を下げることができ、半導体スイッチ１０４の損失を低減することができる。
【００６７】
具体的には、図３１から明らかなように、例えば入力コンデンサ１１１のキャパシタンスＣ１１１と入力コンデンサ１１２のキャパシタンスＣ１１２の比を次式のように設定する。
【００６８】
Ｃ１１１：Ｃ１１２＝１：１
【００６９】
このとき、半導体スイッチ１０４のオン時に流れる電流はキャパシタンスを分割しなかった場合と比較して約１／２になり、負荷１０６で消費される電力が同じ場合、入力コンデンサ１１２から放電される電圧が約２倍となる。このため、半導体スイッチ１１３の導通時間はキャパシタンスを分割しなかった場合と比較して約２倍になる。半導体スイッチ１０４に発生する損失は電流の２乗で計算されるため、キャパシタンスを分割しなかった場合と比較して約１／２に低減できる。なお、キャパシタンスに蓄えられるエネルギーは電圧の２乗で増加するため、所定値以上の高い電圧でクランプされる場合においては、キャパシタンスが小さくなったとしても最低動作電圧を下回らないように設定することは可能である。
【００７０】
ＡＣ１００Ｖの期間ｔ３において、期間ｔ１と同様に、制御回路１０３は半導体スイッチ１０４を常時オン状態に制御し、半導体スイッチ１１３は期間τ１の後、オフ状態からオン状態に切り替わり、オン状態を維持する。このため、入力コンデンサ１１２のキャパシタンスは入力コンデンサ１１１と入力コンデンサ１１２のキャパシタンスの和となる。
【００７１】
図２９Ｂは実施形態４の変形例にかかる過電圧保護回路の構成例を示す回路図である。図２９Ｂにおいて、図２９Ａの過電圧保護回路に比較して、抵抗１１６及びコンデンサ１１５を削除したことを特徴としている、この構成は実施形態４の本質的な構成である電流変化回路２００Ｄを含んでおり、本発明の目的を達成できる。
【００７２】
以上説明したように、実施形態４及びその変形例によれば、実施形態３の入力コンデンサ１０５を、入力コンデンサ１１１及び入力コンデンサ１１２に分割し、入力コンデンサ１１１の他端と半導体スイッチ１０４のドレインとの間に半導体スイッチ１１３を挿入した。また、半導体スイッチ１１３のゲートに、制御抵抗１１７及びコンデンサ１１８からなるローパスフィルタである電流変化回路２００Ｄを接続する。このため、実施形態３における前記問題点を解決するとともに、電流Ｉ０１の変動を従来例に比較して緩やかに変化させることができる。これにより、伝導妨害波電圧を所定値以下に低下させることができる。
【００７３】
図２９Ａ及び図２９Ｂにおいて、入力コンデンサ１１１及び半導体スイッチ１１３の直列回路とその制御回路を複数個設けてもよい。また、入力コンデンサ１１２と複数の入力コンデンサ１１１とのうちの少なくとも一部に制御回路を設けてもよい。
【００７４】
以上の実施形態１〜４にかかる過電圧保護回路の負荷１０６にはスイッチングコンバータを適用することが可能であり、その一例を以下に提案する。
【００７５】
実施形態５．
実施形態５にかかる電源装置の説明する前に、比較例における問題点について以下に説明する。
【００７６】
図３２は比較例にかかる電源装置の構成例を示す回路図であり、図３２において、負荷１０６として、特許文献２において開示された擬似共振フライバックコンバータ１３０を適用した電源装置を例示する。ここで、擬似共振フライバックコンバータ１３０は、半導体スイッチ１２０と、コンデンサ１２８と、ダイオード１２７と、スイッチングトランス１２１と、２次側整流ダイオード（以下、整流ダイオードという）１２４と、出力コンデンサ１２５と、負荷１２６と、制御回路１０３Ａとを備える。
【００７７】
図３２において、交流電源１０１は交流電圧を、入力端子Ｔ１，Ｔ２を介して整流回路１０２に出力し、整流回路１０２は当該交流電圧を全波整流する。全波整流された電圧Ｖ０１を、整流回路１０２と並列に接続された入力コンデンサ１０５及び擬似共振フライバックコンバータ１３０に出力する。擬似共振フライバックコンバータ１３０は、互いに電気的に絶縁された１次巻線１２２及び２次巻線１２３を有する。ここで、入力コンデンサ１０５と並列に、１次巻線１２２と半導体スイッチ１２０が接続され、また、１次巻線１２２と半導体スイッチ１２０は直列に接続される。１次巻線１２２と並列に、ダイオード１２７と、コンデンサ１２８及び抵抗１２９の直列回路が接続される。ダイオード１２７の一端は、コンデンサ１２８及び抵抗１２９の直列回路の一端に接続され、ダイオード１２７の他端は半導体スイッチ１２０を介して接地される。ここで、半導体スイッチ１２０は整流回路１０３Ａからの制御手段によりオン／オフ制御される。さらに、２次巻線１２３には並列に、整流ダイオード１２４及び出力コンデンサ１２５の直列回路が接続され、出力コンデンサ１２５と並列に負荷１２６が接続される。
【００７８】
特許文献２に示される公知の技術である擬似共振フライバックコンバータ１３０においては、スイッチングトランス１２１の１次巻線１２２のインダクタンスと、半導体スイッチ１２０のドレイン・ソース間のキャパシタンスの共振現象を利用する。これにより、共振電圧が所定の最低電圧となるタイミングで制御回路１０３Ａが半導体スイッチ１０４をオンさせることが既に知られており、従来から広く使用されている。
【００７９】
ここで、擬似共振フライバックコンバータ１３０のオン時の半導体スイッチ１２０の損失はドレイン・ソース間電圧の２乗に比例する。しかし、擬似共振フライバックコンバータ１３０では、共振電圧が所定の最低電圧となるタイミング、すなわちドレイン・ソース間電圧が最小となるタイミングで半導体スイッチ１２０がオンする。このため、通常のフライバックコンバータと比較して損失を下げることができる。
【００８０】
以上のように構成された電源装置において、擬似共振フライバックコンバータ１３０の入力電圧をＶ０４とし、擬似共振フライバックコンバータ１３０の出力電圧をＶ１１とする。また、整流ダイオード１２４の順方向電圧をＶ１３とし、スイッチングトランス１２１の１次巻線１２２の巻線数をＮ１とし、２次巻線１２３の巻線数をＮ２とする。このとき、半導体スイッチ１２０がオンするときのドレイン・ソース間電圧Ｖｄｓｏｎは近似的に次式で計算できる。
【００８１】
Ｖｄｓｏｎ≒Ｖ０４−（Ｖ１１＋Ｖ１３）×Ｎ１／Ｎ２      （１）
【００８２】
また、Ｖ０４＜（Ｖ１１＋Ｖ１３）×Ｎ１／Ｎ２のときは、半導体スイッチ１２０のドレイン・ソース間電圧がゼロを下回り、半導体スイッチ１２０のボディダイオードが導通した状態になる。このタイミングで半導体スイッチ１２０をオンさせると、ゼロボルテージスイッチング（ＺＶＳ）となり、半導体スイッチ１２０のオン時のスイッチング損失を大幅に下げることができる。ここで、ＺＶＳさせためには、巻数比（Ｎ１／Ｎ２）を上げるか、電圧Ｖ０４を下げる必要がある。しかし、巻数比（Ｎ１／Ｎ２）を上げると半導体スイッチ１２０がオフしているときのドレイン・ソース間電圧は上記式（１）で概ね計算されるため、半導体スイッチ１２０の耐電圧を上げる必要があり、コスト増や部品大型化のデメリットがある。また、当該電源装置がワールドワイド仕様の場合、電圧Ｖ０４が広範囲（例えば、約１２０Ｖ〜３７２Ｖ）に変化するため、高電圧時にはＺＶＳさせることが困難である。
【００８３】
そこで、擬似共振フライバックコンバータ１３０の前段に上記過電圧保護回路を適用すれば、ワールドワイド仕様であってもＶ０４を所望の電圧（例えば１４０Ｖ）以下に設定できるため、ＺＶＳさせることが容易になる。また、半導体スイッチ１２０がオフしているときのドレイン・ソース間電圧は上記式（１）により概ね計算されることから分かるように、上記過電圧保護回路を適用すれば電圧Ｖ０４を所望の電圧以下に設定できる。このため、半導体スイッチ１２０として比較的低耐電圧の半導体スイッチを適用でき、コスト減、部品の小型化が可能になる。これは半導体スイッチ１２０だけではなく、他の部品に対しても同様に低耐電圧部品を適用できる。
【００８４】
次いで、実施形態６にかかる電源装置について以下に説明する。
【００８５】
図３３は実施形態６にかかる電源装置の構成例を示す回路図である。また、図３４は図３３の電源装置において、擬似共振フライバックコンバータ１３０を擬似共振動作させたときの動作例を示すタイミングチャートである。図３３においては、図２５の実施形態３にかかる過電圧保護回路の負荷として、擬似共振フライバックコンバータ１３０を適用した電源装置を示す。
【００８６】
図３３において、電圧Ｖ０４は図２５の過電圧保護回路の入力コンデンサ１０５の両端電圧であり、かつ擬似共振フライバックコンバータ１３０の入力電圧である。電圧Ｖ１０は半導体スイッチ１２０のドレイン・ソース間電圧であり、電圧Ｖ１２は半導体スイッチ１２０のゲート・ソース間電圧である。電圧Ｖ１１は擬似共振フライバックコンバータ１３０の出力電圧である。電流Ｉ０４は半導体スイッチ１２０がオンしているときに、スイッチングトランス１２１の１次巻線１２２に流れる電流であり、電流Ｉ０５は半導体スイッチ１２０がオフしているときにスイッチングトランス１２１の２次巻線１２３に流れる電流である。さらに、電圧Ｖ１３は整流ダイオード１２４の順方向電圧である。
【００８７】
以上のように構成された実施形態５にかかる電源装置によれば、以下の特有の作用効果を有する。
（１）擬似共振フライバックコンバータ１３０の前段に上記過電圧保護回路を適用すれば、ワールドワイド仕様であってもＶ０４を所望の電圧（例えば１４０Ｖ）以下に設定できるため、ＺＶＳさせることが容易になる。
（２）半導体スイッチ１２０がオフしているときのドレイン・ソース間電圧は上記式（１）により概ね計算されることから分かるように、上記過電圧保護回路を適用すれば電圧Ｖ０４を所望の電圧以下に設定できる。このため、半導体スイッチ１２０として比較的低耐電圧の半導体スイッチを適用でき、コスト減、部品の小型化が可能になる。これは半導体スイッチ１２０だけではなく、他の部品に対しても同様に低耐電圧部品を適用できる。
【００８８】
以上の実施形態５にかかる電源装置では、図２５の実施形態３にかかる過電圧保護回路の負荷として擬似共振フライバックコンバータ１３０を適用した。しかし、本発明は、擬似共振フライバックコンバータ１３０に限らず、他の種類のスイッチングＤＣ／ＤＣコンバータに適用した場合でも同様の作用効果を得ることが可能である。また、他の実施形態１、２、４にかかる過電圧検出回路の負荷として、擬似共振フライバックコンバータ１３０、又は他の種類のスイッチングＤＣ／ＤＣコンバータを用いてもよい。
【００８９】
以上の各実施形態において、半導体スイッチ１０４をオフするときと、オンするときの両方において、過電圧保護回路から出力される出力電圧における伝導妨害波電圧が所定値以下となるように、半導体スイッチ１０４に流れる電流を緩やかに変化させために、半導体スイッチ１０４に対する制御電圧を発生している。しかし、本発明はこれに限らず、半導体スイッチ１０４をオフするときと、オンするときの少なくとも一方において、過電圧保護回路から出力される出力電圧における伝導妨害波電圧が所定値以下となるように、半導体スイッチ１０４に流れる電流を緩やかに変化させるために、半導体スイッチ１０４に対する制御電圧を発生してもよい。
【００９０】
また、各実施形態の組み合わせを構成してもよい。例えば、変形例１及び変形例２について実施形態２〜５に適用してもよい。
【符号の説明】
【００９１】
１０１…交流電源、
１０２…整流回路、
１０３，１０３Ａ，３００，３００Ａ，３００Ｂ…制御回路、
１０４，１１３，１２０…半導体スイッチ、
１０５，１１１，１１２…入力コンデンサ、
１０６，１２６…負荷、
１０８…センス抵抗、
１０９…インダクタ、
１１４…擬似電源回路網（ＬＩＳＮ）、
１１５，１１８，１２８，３０８，４０３，５０３…コンデンサ、
１１６，１２９，３０７…抵抗、
１１７…制御抵抗、
１１９，１２７…ダイオード、
１２１…スイッチングトランス、
１２２…１次巻線、
１２３…２次巻線、
１２４…２次側整流ダイオード、
１２５…出力コンデンサ、
１３０…擬似共振フライバックコンバータ、
２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ…電流変化回路、
２０１，２０２…分圧抵抗、
２０３…基準電圧源、
２０４，２０５…コンパレータ、
２０６…遅延型フリップフロップ（ＤＦＦ）、
３００ａ，３００ｂ…電流制御回路、
３０９…差動増幅器、
３１０，３１１…低域通過フィルタ（ローパスフィルタ）、
４０１，４０２…定電流源、
４０４，５０４…バッファ、
５０１，５０２…鋸波電流源、
Ｔ１，Ｔ２…入力端子。
【先行技術文献】
【特許文献】
【００９２】
【特許文献１】特開２００４−１８７３９１号公報
【特許文献２】特開２０１２‐１５７０８５号公報
【非特許文献】
【００９３】
【非特許文献１】西嶋仁浩ほか，「２つのアクティブランプ回路を備えた小電力絶縁形ＡＣ／ＤＣコンバータ」，電子情報通信学会技術報告，電子通信エネルギー技術，ＥＥ２０１６−３９，Ｖｏｌ．１１６，Ｎｏ．３２９，ｐｐ．５１−５７，２０１６年１１月２１日発行
【００９４】
【非特許文献２】情報通信審議会答申，「諮問第３号「国際無線障害特別委員会（ＣＩＳＰＲ）の諸規格について」のうち「情報技術装置からの妨害波の許容値と測定法」，平成２２年度，平成２２年１２月２１日
【図１】
2019030179.tif 000003
【図２】
2019030179.tif 000004
【図３】
2019030179.tif 000005
【図４】
2019030179.tif 000006
【図５】
2019030179.tif 000007
【図６】
2019030179.tif 000008
【図７】
2019030179.tif 000009
【図８】
2019030179.tif 000010
【図９】
2019030179.tif 000011
【図１０】
2019030179.tif 000012
【図１１】
2019030179.tif 000013
【図１２】
2019030179.tif 000014
【図１３】
2019030179.tif 000015
【図１４】
2019030179.tif 000016
【図１５】
2019030179.tif 000017
【図１６】
2019030179.tif 000018
【図１７】
2019030179.tif 000019
【図１８】
2019030179.tif 000020
【図１９】
2019030179.tif 000021
【図２０】
2019030179.tif 000022
【図２１】
2019030179.tif 000023
【図２２】
2019030179.tif 000024
【図２３】
2019030179.tif 000025
【図２４】
2019030179.tif 000026
【図２５】
2019030179.tif 000027
【図２６】
2019030179.tif 000028
【図２７】
2019030179.tif 000029
【図２８】
2019030179.tif 000030
【図２９Ａ】
2019030179.tif 000031
【図２９Ｂ】
2019030179.tif 000032
【図３０】
2019030179.tif 000033
【図３１】
2019030179.tif 000034
【図３２】
2019030179.tif 000035
【図３３】
2019030179.tif 000036
【図３４】
2019030179.tif 000037