(57)【要約】      （修正有）【課題】温度変化によるホール素子の出力信号の変化を抑制でき、且つコストの低減を図ることができる駆動回路を提供する。【解決手段】ブラシレスＤＣモータに使用するホール素子を駆動する駆動回路であって、基準電圧を生成する基準電圧生成部と、前記基準電圧が入力されるオペアンプと、抵抗部と、を備え、１つ以上設けられる全てのホール素子の入力端子またはＧＮＤ端子の一方は、前記オペアンプの出力端に接続され、前記全てのホール素子の入力端子またはＧＮＤ端子の他方には、所定電位が印加され、第１電源電圧とグランド電位との間に、前記ホール素子と前記抵抗部とが直列に接続される。【選択図】図２
2019083622.tif 000002
【特許請求の範囲】
【請求項１】
ブラシレスＤＣモータに使用するホール素子を駆動する駆動回路であって、
基準電圧を生成する基準電圧生成部と、
前記基準電圧が入力されるオペアンプと、
抵抗部と、
を備え、
１つ以上設けられる全てのホール素子の入力端子またはＧＮＤ端子の一方は、前記オペアンプの出力端に接続され、
前記全てのホール素子の入力端子またはＧＮＤ端子の他方には、所定電位が印加され、
第１電源電圧とグランド電位との間に、前記ホール素子と前記抵抗部とが直列に接続される、駆動回路。
【請求項２】
前記抵抗部の一端には、前記第１電源電圧が印加され、
前記抵抗部の他端には、前記入力端子が接続され、
前記ＧＮＤ端子には、前記グランド電位が印加される、請求項１に記載の駆動回路。
【請求項３】
前記入力端子には、前記第１電源電圧が印加され、
前記抵抗部の一端には、前記ＧＮＤ端子が接続され、
前記抵抗部の他端には、前記グランド電位が印加される、請求項１に記載の駆動回路。
【請求項４】
前記オペアンプの出力端子と前記オペアンプのマイナス入力端子とは接続される、請求項１から請求項３のいずれか１項に記載の駆動回路。
【請求項５】
前記抵抗部は、並列に接続される複数の抵抗を有する、請求項１から請求項４のいずれか１項に記載の駆動回路。
【請求項６】
前記基準電圧生成部は、第１抵抗および第２抵抗を有し、
前記第１抵抗の一端には、第２電源電圧が印加され、
前記第１抵抗の他端には、前記第２抵抗の一端が接続され、
前記第２抵抗の他端には、グランド電位が印加され、
前記第１抵抗と前記第２抵抗とが接続される接続ノードに前記基準電圧が生成される、請求項１から請求項５のいずれか１項に記載の駆動回路。
【請求項７】
前記第１抵抗と前記第２抵抗とは、温度変化に対する相関が同じである、請求項６に記載の駆動回路。
【請求項８】
前記第１抵抗と前記第２抵抗とは、抵抗温度係数が同じである、請求項７に記載の駆動回路。
【請求項９】
前記第１抵抗の両端間にコンデンサが接続される、請求項６から請求項８のいずれか１項に記載の駆動回路。
【請求項１０】
前記第２抵抗の両端間にコンデンサが接続される、請求項６から請求項９のいずれか１項に記載の駆動回路。
【請求項１１】
前記ホール素子は、複数設けられる、請求項１から請求項１０のいずれか１項に記載の駆動回路。
【請求項１２】
請求項１から請求項１１のいずれか１項に記載の駆動回路と、ホール素子と、を備えるモータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子を駆動する駆動回路に関する。
【背景技術】
【０００２】
従来、ブラシレスＤＣモータには、ロータの回転位置を検出するために、ホール素子が配置される場合がある。ホール素子とは、ホール効果を利用して磁界を電気信号に変換して出力する非接触型のセンサである。ホール素子についての従来技術の一例は、特許文献１、および特許文献２に開示される。
【０００３】
ここで、図４は、ホール素子を駆動する構成の従来例を示す回路図である。図４の構成では、並列に接続された複数のホール素子を駆動する。より具体的には、三つのホール素子Ｈ１，Ｈ２，Ｈ３が並列に接続される。そして、ホール素子Ｈ１，Ｈ２，Ｈ３の各入力端には、一端に電源電圧Ｖｃが印加される抵抗Ｒｓ１の他端が接続される。ホール素子Ｈ１，Ｈ２，Ｈ３のＧＮＤ端子（グランド端子）は、抵抗Ｒｓ２の一端に接続される。抵抗Ｒｓ２の他端には、グランド電位が印加される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１７８７９４号公報
【特許文献２】特開平６−１８６２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、ホール素子の内部抵抗は、環境温度の変化によって変化する。図４の構成では、環境温度の変化によってホール素子Ｈ１，Ｈ２，Ｈ３のそれぞれの内部抵抗が変化すると、抵抗Ｒｓ１，Ｒｓ２とホール素子による分圧比が変化することにより、ホール素子Ｈ１，Ｈ２，Ｈ３に印加される電圧が変化する。これにより、ホール素子Ｈ１，Ｈ２，Ｈ３の出力信号が変化する。特に温度変化の大きな環境では、ホール素子Ｈ１，Ｈ２，Ｈ３の出力信号の変化が大きくなる。
【０００６】
上記状況に鑑み、本発明は、温度変化によるホール素子の出力信号の変化を抑制でき、且つコストの低減を図ることができる駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の例示的な駆動回路は、ブラシレスＤＣモータに使用するホール素子を駆動する駆動回路であって、基準電圧を生成する基準電圧生成部と、前記基準電圧が入力されるオペアンプと、抵抗部と、を備え、１つ以上設けられる全てのホール素子の入力端子またはＧＮＤ端子の一方は、前記オペアンプの出力端に接続され、前記全てのホール素子の入力端子またはＧＮＤ端子の他方には、所定電位が印加され、第１電源電圧とグランド電位との間に、前記ホール素子と前記抵抗部とが直列に接続される。
【発明の効果】
【０００８】
本発明の例示的な駆動回路によれば、温度変化によるホール素子の出力信号の変化を抑制でき、且つコストの低減を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の例示的なブラシレスＤＣモータの構成を示す概略図である。
【図２】図２は、ホール素子回路の一構成例を示す回路図である。
【図３】図３は、ホール素子回路の変形例に係る構成を示す回路図である。
【図４】図４は、ホール素子を駆動する構成の従来例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下に本発明の例示的な実施形態について図面を参照して説明する。
【００１１】
＜１．ブラシレスＤＣモータの構成＞
図１は、本発明の例示的なブラシレスＤＣモータ（ＢＬＤＣモータ）１０の構成を示す概略図である。ＢＬＤＣモータ１０は、３相モータであり、ロータ１と、ステータ２と、インバータ３と、駆動制御部４と、ホール素子回路５と、を備える。
【００１２】
ロータ（回転子）１は、永久磁石を有する。ステータ（固定子）２は、Ｕ相巻線２ｕと、Ｖ相巻線２ｖと、Ｗ相巻線２ｗと、を有する。Ｕ相巻線２ｕ、Ｖ相巻線２ｖ、およびＷ相巻線２ｗは、中性点２１を中心にＹ結線される。Ｕ相巻線２ｕ、Ｖ相巻線２ｖ、およびＷ相巻線２ｗにおける中性点２１と反対側の非結線端は、それぞれ端子Ｔｕ、Ｔｖ、Ｔｗに接続される。
【００１３】
インバータ３は、不図示のＵ相用のインバータ回路、Ｖ相用のインバータ回路、およびＷ相用のインバータ回路を有する。各インバータ回路は、一対のスイッチング素子を有する。一対のスイッチング素子は、直流電源とグランドとの間に直列接続される。各スイッチング素子は、ＭＯＳＦＥＴ（電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等により構成される。
【００１４】
各インバータ回路における一対のスイッチング素子は、高電圧側のスイッチング素子と、低電圧側のスイッチング素子からなり、これらのスイッチング素子間の接続ノードに、それぞれ端子Ｔｕ、Ｔｖ、Ｔｗが接続される。
【００１５】
ホール素子回路５は、後に詳述するように不図示のホール素子を有し、ロータ１の回転による磁界変化に応じた電気信号を出力する。駆動制御部４は、ホール素子回路５から出力された電気信号に基づきロータ１の回転位置を検出する。
【００１６】
駆動制御部４は、例えば、ベクトル制御を行う。この場合、駆動制御部４は、ｑ軸電流指令値、ｄ軸電流指令値、およびロータ１の回転位置検出結果に基づき、インバータ３へ入力させる入力信号を生成する。
【００１７】
インバータ３においては、上記入力信号に基づき各スイッチング素子がスイッチング駆動される。これにより、インバータ３においては、直流電圧は３相の交流電圧に変換されて端子Ｔｕ，Ｔｖ，Ｔｗから出力される。３相の交流電圧がステータ２に印加されることで、Ｕ相巻線２ｕ、Ｖ相巻線２ｖ、およびＷ相巻線２ｗに３相の交流電圧に応じた電流が流れ、モータ１０が駆動される。
【００１８】
＜２．ホール素子回路の構成＞
次に、ホール素子回路５の構成について説明する。図２は、ホール素子回路５の一構成例を示す回路図である。図２に示すように、ホール素子回路５は、複数のホール素子Ｈ１，Ｈ２，Ｈ３と、ホール素子Ｈ１，Ｈ２，Ｈ３を駆動する駆動回路５０と、差動増幅部５４と、を有する。
【００１９】
ホール素子Ｈ１，Ｈ２，Ｈ３は、ロータ１（図１）の周囲に周方向に等間隔に配置される。なお、周方向とは、ロータ１の回転軸周りの方向である。ホール素子Ｈ１，Ｈ２，Ｈ３は、それぞれホール効果を利用し、ロータ１の磁極により生成される磁界を電気信号に変換して出力する。なお、ホール素子の個数は、モータの種類に応じて３個以外の複数個であってもよい。
【００２０】
駆動回路５０は、基準電圧生成部５１と、オペアンプ５２と、抵抗部５３と、を有する。
【００２１】
基準電圧生成部５１は、第１抵抗５１Ａと、第２抵抗５１Ｂと、コンデンサ５１Ｃと、を有する。第１抵抗５１Ａの一端には、第２電源電圧Ｖｃ２が印加される。第１抵抗５１Ａの他端には、第２抵抗５１Ｂの一端が接続される。第２抵抗５１Ｂの他端には、グランド電位が印加される。すなわち、第１抵抗５１Ａと第２抵抗５１Ｂは、第２電源電圧Ｖｃ２とグランド電位との間で直列に接続される。
【００２２】
第１抵抗５１Ａおよび第２抵抗５１Ｂにより第２電源電圧Ｖｃ２が分圧されることで、第１抵抗５１Ａと第２抵抗５１Ｂとが接続される接続ノードＮ２において基準電圧Ｖｒｅｆが生成される。なお、第２抵抗５１Ｂの両端間には、ノイズ対策のためコンデンサ５１Ｃが接続される。
【００２３】
オペアンプ５２のプラス入力端子（非反転入力端子）は、接続ノードＮ２に接続される。すなわち、上記プラス入力端子には、基準電圧Ｖｒｅｆが印加される。オペアンプ５２のマイナス入力端子（反転入力端子）には、オペアンプ５２の出力端子が接続される。このようなオペアンプ５２によりボルテージフォロア回路が構成される。
【００２４】
抵抗部５３は、複数の抵抗５３Ａ，５３Ｂを有する。抵抗５３Ａと５３Ｂは、並列に接続される。抵抗５３Ａ，５３Ｂの各一端には、第１電源電圧Ｖｃ１が印加される。抵抗５３Ａ，５３Ｂの各他端は、オペアンプ５２の出力端子と接続ノードＮ１において接続される。
【００２５】
ホール素子Ｈ１，Ｈ２，Ｈ３は、並列に接続される。ホール素子Ｈ１，Ｈ２，Ｈ３の各入力端子は、接続ノードＮ１に接続される。ホール素子Ｈ１，Ｈ２，Ｈ３の各ＧＮＤ端子（グランド端子）には、グランド電位が印加される。すなわち、第１電源電圧Ｖｃ１とグランド電位との間に、抵抗部５３とホール素子Ｈ１，Ｈ２，Ｈ３とが直列に接続される。
【００２６】
ホール素子Ｈ１，Ｈ２，Ｈ３それぞれにおいて、入力端子とＧＮＤ端子との間に電圧が印加されることで、ホール素子Ｈ１，Ｈ２，Ｈ３は、磁界に応じた電気信号を出力端子から出力する。ホール素子Ｈ１，Ｈ２，Ｈ３の各出力端子は、各差動増幅部の入力端に接続される。なお、図２では、便宜上、ホール素子Ｈ１に対応する差動増幅部５４のみの構成を図示しているが、ホール素子Ｈ２，Ｈ３に対応する不図示の差動増幅部の構成も差動増幅部５４と同様である。
【００２７】
差動増幅部５４は、抵抗５４Ａと、抵抗５４Ｂと、オペアンプ５４Ｃと、抵抗５４Ｄと、抵抗５４Ｅと、を有する。抵抗５４Ａの一端は、ホール素子Ｈ１の一方の出力端子に接続される。抵抗５４Ｂの一端は、ホール素子Ｈ１の他方の出力端子に接続される。抵抗５４Ａの他端は、オペアンプ５４Ｃのマイナス入力端子に接続される。抵抗５４Ｂの他端は、オペアンプ５４Ｃのプラス入力端子に接続される。オペアンプ５４Ｃのマイナス入力端子は、抵抗５４Ｄを介してオペアンプ５４Ｃの出力端子に接続される。オペアンプ５４Ｃのプラス入力端子は、抵抗５４Ｅの一端に接続される。抵抗５４Ｅの他端には、所定電圧Ｖ５４が印加される。
【００２８】
差動増幅部５４は、ホール素子Ｈ１の出力端子から出力される電気信号を増幅して、出力電圧Ｖｏとして出力する。各ホール素子Ｈ１，Ｈ２，Ｈ３に対応する各差動増幅部から出力される出力電圧Ｖｏがホール素子回路５の出力となる。
【００２９】
＜３．駆動回路の動作＞
次に、駆動回路５０の動作について説明する。ホール素子Ｈ１，Ｈ２，Ｈ３の各内部抵抗は、環境温度の変化に応じて変化する。一般的に、ホール素子の内部抵抗は、温度が高くなる程、小さくなる。
【００３０】
ここで、図２において、接続ノードＮ１からホール素子Ｈ１，Ｈ２，Ｈ３側へ流れる電流を電流Ｉｈとして示す。すなわち、電流Ｉｈは、ホール素子Ｈ１，Ｈ２，Ｈ３を流れる電流である。また、抵抗部５３から接続ノードＮ１側へ流れる電流を電流Ｉｒとして示す。すなわち、電流Ｉｒは、抵抗部５３を流れる電流である。また、オペアンプ５２の出力電流を電流Ｉｏｕｔとして示す。電流Ｉｏｕｔは、オペアンプ５２から吐き出される場合と、オペアンプ５２へ吸い込まれる場合がある。
【００３１】
環境温度の変化に応じてホール素子Ｈ１，Ｈ２，Ｈ３の各内部抵抗が変化すると、接続ノードＮ１の電圧を基準電圧Ｖｒｅｆとするために必要な電流Ｉｈが変化する。Ｉｈ＝Ｉｏｕｔ＋Ｉｒの関係となるので、電流Ｉｈの変化と電流Ｉｒに応じて、オペアンプ５２は、出力電流Ｉｏｕｔを変化させる。これにより、温度変化に依らず、接続ノードＮ１における電圧が基準電圧Ｖｒｅｆに一定に制御される。ホール素子Ｈ１，Ｈ２，Ｈ３は並列接続されるので、各ホール素子Ｈ１，Ｈ２，Ｈ３に印加される電圧は均一に基準電圧Ｖｒｅｆとなる。
【００３２】
従って、各ホール素子Ｈ１，Ｈ２，Ｈ３は、温度変化に依らず、定電圧駆動される。これにより、温度変化による各ホール素子Ｈ１，Ｈ２，Ｈ３から出力される電気信号の変化が抑制される。ロータ１が回転すると、増幅後の出力電圧Ｖｏは時間的に変化して振幅を有する。温度変化による出力電圧Ｖｏの振幅の変化は抑制される。
【００３３】
例えば、環境温度が０℃、２５℃、７０℃、１００℃と高くなるにつれ、接続ノードＮ１の電圧を基準電圧Ｖｒｅｆとするのに必要となる電流Ｉｈは大きくなる。これにより、例えば、０℃、２５℃、７０℃では、出力電流Ｉｏｕｔはオペアンプ５２に吸い込まれ、１００℃では、出力電流Ｉｏｕｔはオペアンプ５２から吐き出される。
【００３４】
温度が高い場合、電流Ｉｈが大きくなるので、仮に抵抗部５３を設けない場合、オペアンプ５２から吐き出す出力電流Ｉｏｕｔを大きくする必要があり、オペアンプ５２の高い電流供給能力が必要となる。しかしながら、本実施形態では、抵抗部５３を設けて電流Ｉｒを供給するので、吐き出す出力電流Ｉｏｕｔが小さくて済み、オペアンプ５２の電流供給能力を抑えることが可能となり、オペアンプ５２のコストを低減できる。
【００３５】
このように、本実施形態の駆動回路５０は、ブラシレスＤＣモータ１０に使用するホール素子Ｈ１，Ｈ２，Ｈ３を駆動する駆動回路であって、基準電圧Ｖｒｅｆを生成する基準電圧生成部５１と、前記基準電圧が入力されるオペアンプ５２と、抵抗部５３と、を備える。１つ以上設けられる全てのホール素子Ｈ１，Ｈ２，Ｈ３の入力端子は、前記オペアンプの出力端に接続され、前記全てのホール素子のＧＮＤ端子の他方には、所定電位（グランド電位）が印加される。第１電源電圧Ｖｃ１とグランド電位との間に、前記ホール素子Ｈ１，Ｈ２，Ｈ３と前記抵抗部５３とが直列に接続される。
【００３６】
これにより、温度が変化することによりホール素子の内部抵抗が変化しても、それに応じてオペアンプが出力電流を制御することでオペアンプの出力電圧は基準電圧に制御されるので、ホール素子に印加される入力電圧は一定に制御される。従って、温度変化によるホール素子の出力信号の変化を抑制することができる。また、オペアンプの電流供給能力を抑えることができるので、オペアンプのコストを抑えることができる。すなわち、駆動回路５０のコスト低減を図ることができる。
【００３７】
また、前記抵抗部５３の一端には、前記第１電源電圧Ｖｃ１が印加され、前記抵抗部の他端には、前記入力端子が接続され、前記ＧＮＤ端子には、前記グランド電位が印加される。
【００３８】
これにより、オペアンプの出力電圧を基準電圧とするのに必要なホール素子に流す電流と、抵抗部を流れる電流との関係に応じて、オペアンプからの電流の吐出し、またはオペアンプへの電流の吸込みが行われる。これにより、ホール素子には、温度変化に依らず、基準電圧の一定電圧が印加される。
【００３９】
また、前記オペアンプの出力端子と前記オペアンプのマイナス入力端子とは接続される。これにより、ボルテージフォロア回路が構成され、オペアンプの出力電圧は基準電圧に制御される。
【００４０】
また、前記抵抗部は、並列に接続される複数の抵抗を有する。これにより、チップ抵抗など安価な抵抗を使用することができるので、コストを抑えることができる。また、ホール素子の数が増えても抵抗の数を調整することで対応することが容易である。
【００４１】
また、前記基準電圧生成部５１は、第１抵抗５１Ａおよび第２抵抗５１Ｂを有し、前記第１抵抗の一端には、第２電源電圧Ｖｃ２が印加され、前記第１抵抗の他端には、前記第２抵抗の一端が接続され、前記第２抵抗の他端には、グランド電位が印加される。前記第１抵抗と前記第２抵抗とが接続される接続ノードＮ２に前記基準電圧Ｖｒｅｆが生成される。
【００４２】
これにより、第１抵抗と第２抵抗による第２電源電圧の分圧により基準電圧を生成できる。
【００４３】
また、前記第１抵抗５１Ａと前記第２抵抗５１Ｂとは、温度変化に対する相関が同じであることが望ましい。さらに、前記第１抵抗５１Ａと前記第２抵抗５１Ｂとは、抵抗温度係数が同じであることが望ましい。これにより、温度変化に対して基準電圧Ｖｒｅｆが影響を受け難くなる。
【００４４】
また、前記第２抵抗５１Ｂの両端間にコンデンサ５１Ｃが接続される。なお、前記第１抵抗５１Ａの両端間にコンデンサを接続してもよい。これにより、外部からのノイズの影響を受け難くなり、基準電圧Ｖｒｅｆが安定化する。
【００４５】
また、前記ホール素子Ｈ１，Ｈ２，Ｈ３は、複数設けられる。これにより、ホール素子は並列に接続されることとなり、各ホール素子に温度・抵抗特性のばらつきがあったとしても、各ホール素子に均一の電圧を印加することができる。従って、各ホール素子の出力信号のばらつきを抑制できる。
【００４６】
また、本実施形態のモータ１０は、駆動回路５０と、ホール素子Ｈ１，Ｈ２，Ｈ３と、を備える。これにより、温度変化に対してホール素子の出力信号の変化を抑制することができる。また、駆動回路５０のコスト低減を図ることができる。
【００４７】
＜４．駆動回路の変形例＞
次に、ホール素子回路５の変形例について説明する。図３は、ホール素子回路５の変形例に係る構成を示す回路図である。図３に示すホール素子回路５における駆動回路５０は、ホール素子回路Ｈ１，Ｈ２，Ｈ３を駆動する。ホール素子Ｈ１，Ｈ２，Ｈ３は、並列に接続される。
【００４８】
図３に示す駆動回路５０の先述した図２の構成との相違点は次の通りである。ホール素子Ｈ１，Ｈ２，Ｈ３の各入力端子には、第１電源電圧Ｖｃ１が印加される。ホール素子Ｈ１，Ｈ２，Ｈ３の各ＧＮＤ端子は、接続ノードＮ３においてオペアンプ５２の出力端子と接続される。抵抗部５３の一端は、接続ノードＮ３に接続される。抵抗部５３の他端には、グランド電位が印加される。なお、図３では図示を省略しているが、ホール素子Ｈ１，Ｈ２，Ｈ３の各出力端子には、それぞれ差動増幅部が接続される。
【００４９】
図３において、ホール素子Ｈ１，Ｈ２，Ｈ３から接続ノードＮ３側へ流れる電流を電流Ｉｈとして示す。すなわち、電流Ｉｈは、ホール素子Ｈ１，Ｈ２，Ｈ３に流れる電流である。また、接続ノードＮ３から抵抗部５３側へ流れる電流を電流Ｉｒとして示す。すなわち、電流Ｉｒは、抵抗部５３を流れる電流である。また、オペアンプ５２の出力電流を電流Ｉｏｕｔとして示す。Ｉｒ＝Ｉｏｕｔ＋Ｉｈの関係が成り立つ。
【００５０】
環境温度の変化によりホール素子Ｈ１，Ｈ２，Ｈ３の各内部抵抗が変化すると、接続ノードＮ３の電圧を基準電圧Ｖｒｅｆとするのに必要な電流Ｉｈは変化する。電流Ｉｈの変化と電流Ｉｒに応じて、オペアンプ５２は、出力電流Ｉｏｕｔを変化させる。出力電流Ｉｏｕｔは、オペアンプ５２から吐き出される場合と、オペアンプ５２へ吸い込まれる場合がある。これにより、温度変化に依らず、接続ノードＮ３における電圧が基準電圧Ｖｒｅｆに一定に制御される。ホール素子Ｈ１，Ｈ２，Ｈ３は並列接続されるので、各ホール素子Ｈ１，Ｈ２，Ｈ３に印加される電圧は、第１電源電圧Ｖｃ１と基準電圧Ｖｒｅｆとの間の差分電圧で均一となる。
【００５１】
従って、各ホール素子Ｈ１，Ｈ２，Ｈ３は、温度変化に依らず、定電圧駆動される。これにより、温度変化による各ホール素子Ｈ１，Ｈ２，Ｈ３から出力される電気信号の変化が抑制される。また、電流Ｉｈの供給により、オペアンプ５２の電流供給能力を抑えることができるので、オペアンプ５２のコスト低減を図ることができる。
【００５２】
このように、本実施形態に係る駆動回路５０は、ブラシレスＤＣモータ１０に使用するホール素子Ｈ１，Ｈ２，Ｈ３を駆動する駆動回路であって、基準電圧Ｖｒｅｆを生成する基準電圧生成部５１と、前記基準電圧が入力されるオペアンプ５２と、抵抗部５３と、を備え、１つ以上設けられる全てのホール素子Ｈ１，Ｈ２，Ｈ３のＧＮＤ端子は、前記オペアンプの出力端に接続され、前記全てのホール素子の入力端子には、所定電位Ｖｃ１が印加され、第１電源電圧Ｖｃ１とグランド電位との間に、前記ホール素子と前記抵抗部とが直列に接続される。
【００５３】
また、前記入力端子には、前記第１電源電圧Ｖｃ１が印加され、前記抵抗部５３の一端には、前記ＧＮＤ端子が接続され、前記抵抗部の他端には、前記グランド電位が印加される。
【００５４】
これにより、オペアンプの出力電圧を基準電圧とするのに必要なホール素子に流す電流と、抵抗部を流れる電流との関係に応じて、オペアンプからの電流の吐き出し、またはオペアンプへの電流の吸い込みが行われる。これにより、ホール素子には、第１電源電圧と基準電圧との差分の一定電圧が印加される。
【００５５】
＜５．その他＞
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。
【００５６】
例えば、上記実施形態では駆動回路が駆動するホール素子は複数としたが、１個でもよい。
【産業上の利用可能性】
【００５７】
本発明は、ブラシレスＤＣモータに備えられるホール素子の駆動に利用することができる。
【符号の説明】
【００５８】
１・・・ロータ、２・・・ステータ、２ｕ・・・Ｕ相巻線、２ｖ・・・Ｖ相巻線、２ｗ・・・Ｗ相巻線、２１・・・中性点、３・・・インバータ、４・・・駆動制御部、５・・・ホール素子回路、５０・・・駆動回路、５１・・・基準電圧生成部、５１Ａ・・・第１抵抗、５１Ｂ・・・第２抵抗、５１Ｃ・・・コンデンサ、５２・・・オペアンプ、５３・・・抵抗部、５３Ａ，５３Ｂ・・・抵抗、５４・・・差動増幅部、５４Ａ・・・抵抗、５４Ｂ・・・抵抗、５４Ｃ・・・オペアンプ、５４Ｄ・・・抵抗、５４Ｅ・・・抵抗、Ｈ１，Ｈ２，Ｈ３・・・ホール素子
【図１】
2019083622.tif 000003
【図２】
2019083622.tif 000004
【図３】
2019083622.tif 000005
【図４】
2019083622.tif 000006