(57)【要約】 【課題】メモリの容量を削減することができる、固定小数点を用いて認識処理を行う多層の畳み込みニューラルネットワーク回路を実現する演算処理装置を提供する。【解決手段】本実施形態による演算処理装置は、固定小数点を用いて認識処理を行う多層の畳み込みニューラルネットワーク回路を実現する演算処理装置であって、学習データを用いて重みまたはバイアスの学習を行い前記多層の畳み込みニューラルネットワーク回路の初期重みまたはバイアスを算出する学習処理部と、前記初期重みまたはバイアスを用いて前記学習データまたは入力データの一部に対する認識処理を行う試行認識処理部と、前記初期重みまたはバイアスに正の定数を乗じて加工された重みまたはバイアスを算出する加工処理部と、を備える。【選択図】図１
2019159670.tif 000002
【特許請求の範囲】
【請求項１】
固定小数点を用いて認識処理を行う多層の畳み込みニューラルネットワーク回路を実現する演算処理装置であって、
学習データを用いて重みまたはバイアスの学習を行い前記多層の畳み込みニューラルネットワーク回路の初期重みまたはバイアスを算出する学習処理部と、
前記初期重みまたはバイアスを用いて前記学習データまたは入力データの一部に対する認識処理を行う試行認識処理部と、
前記初期重みまたはバイアスに正の定数を乗じて加工された重みまたはバイアスを算出する加工処理部と、
を備える演算処理装置。
【請求項２】
前記正の定数は、前記試行認識処理部の認識処理の結果により定められる請求項１記載の演算処理装置。
【請求項３】
前記正の定数は、前記初期重みまたはバイアスに依存する請求項１または２記載の演算処理装置。
【請求項４】
前記正の定数は、前記多層の畳み込みニューラルネットワーク回路の層に依存する請求項１乃至３の何れかに記載の演算処理装置。
【請求項５】
前記正の定数は、前記試行認識処理部の認識処理の結果として得られた、各層に於ける処理の中間値により定められる請求項４記載の演算処理装置。
【請求項６】
前記正の定数は、前記試行認識処理部の認識処理の結果として得られた、各層に於ける処理の中間値の絶対値の最大値と、前記多層の畳み込みニューラルネットワーク回路の層の間で共通の正の数とにより算出される値である請求項５記載の演算処理装置。
【請求項７】
前記多層の畳み込みニューラルネットワーク回路の層の間で前記共通の正の数は２の整数乗である請求項６記載の演算処理装置。
【請求項８】
前記多層の畳み込みニューラルネットワーク回路の層の間で前記共通の正の数は１である請求項７記載の演算処理装置。
【請求項９】
前記多層の畳み込みニューラルネットワーク回路の認識処理は少なくとも２層に渡って相等しいビット数の固定小数点演算により処理される請求項１乃至８の何れかに記載の演算処理装置。
【請求項１０】
前記多層の畳み込みニューラルネットワーク回路の認識処理は全層に渡って相等しいビット数の固定小数点演算により処理される請求項１乃至９の何れかに記載の演算処理装置。
【請求項１１】
前記加工された重みまたはバイアスを用いて認識処理を行う認識処理部を更に備える請求項１乃至１０の何れかに記載の演算処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固定小数点を用いて認識処理を行う多層の畳み込みニューラルネットワーク回路を実現する演算処理装置に関する。
【背景技術】
【０００２】
多層の畳み込みニューラルネットワーク回路を実現する従来の演算処理装置に於いては学習処理により得られた重みまたはバイアスの値をそのまま用いて認識処理を行っていた。この認識処理においては、先ず、学習データを用いた学習が学習処理部に於いて行われ、各層の重みまたはバイアスの値が算出される。そして、得られた各層の重みまたはバイアスの値を用いた入力データの認識が認識処理部に於いて行われ、認識結果が得られる。
【０００３】
各層の処理に現れる中間値の大きさは当然のことながら層に依存する。それ故、層によっては比較的大きな値を扱い、層によっては比較的小さな値を扱うことに一般にはなる。
【０００４】
固定小数点処理を用いて演算処理を行うと、比較的大きな値の現れる層に於ける演算処理に於いては、過剰に高い精度で演算処理が行われ、その帰結として過剰に多くの容量を有するメモリが用いられる。逆に比較的小さな値の現れる層に於ける演算処理に於いては、過剰に大きな値を扱い得る状況下で演算処理が行われ、その帰結としてやはり過剰に多くの容量を有するメモリが用いられる。何れの場合にも過剰な容量を有するメモリを用意する必要があり、従来の演算処理装置に於いては製造コストの増大を惹き起こしてしまうという問題点が有った。
【０００５】
多層の畳み込みニューラルネットワーク回路の層ごとに固定小数点演算のビット数を設定するという方法が試みられている。しかし、この方法は、全層を同一のビット数の固定小数点演算で処理を行う方法に比べて、処理が複雑になるという問題点があった。
【０００６】
また、演算処理に必要なビット数が１６以下であれば３２ビットのＤＳＰ(Digital Signal Processor)の各々を２個のＤＳＰとして用いることが可能となるので、実効的にＤＳＰの数が二倍であるのと等価となる。それ故、並列処理の自由度が増すので全処理に要する時間の短縮が図られる、すなわち高速動作が可能となる。これは、固定小数点処理に、不必要に多くのビットを用いていると並列処理の自由度が減るので全処理に要する時間が過剰に長くなる、すなわち高速動作が妨げられる、と言い換えられる。それ故、従来の演算処理装置に於いては高速動作が得られないという問題点があった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Darryl D. Lin, Sachin S. Talathi, V. Sreekanth Annapureddy, “Fixed Point Quantization of Deep Conventional Networks,” in JMLR W&CP vol. 48 Proceedings of 33rd International Conference on Machine Learning.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本実施形態は、メモリの容量を削減することができる、固定小数点を用いて認識処理を行う多層の畳み込みニューラルネットワーク回路を実現する演算処理装置を提供する。
【課題を解決するための手段】
【０００９】
本実施形態による演算処理装置は、固定小数点を用いて認識処理を行う多層の畳み込みニューラルネットワーク回路を実現する演算処理装置であって、学習データを用いて重みまたはバイアスの学習を行い前記多層の畳み込みニューラルネットワーク回路の初期重みまたはバイアスを算出する学習処理部と、前記初期重みまたはバイアスを用いて前記学習データまたは入力データの一部に対する認識処理を行う試行認識処理部と、前記初期重みまたはバイアスに正の定数を乗じて加工された重みまたはバイアスを算出する加工処理部と、を備える。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態による演算処理装置を示す模式図。
【図２】第１実施形態の演算処理装置における効果の検証に用いたニューラルネットワーク回路を示す模式図。
【図３】初期重みまたはバイアスを用いた認識に於ける正解率の、小数部分のビット数に対する依存性を示す図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
【００１２】
（第１実施形態）
図１に、第１実施形態による多層の畳み込みニューラルネットワーク回路を実現する演算処理装置を示す。本実施形態の演算処理装置１は、学習処理部１０と、試行認識処理部２０と、加工処理部３０と、認識処理部４０と、メモリ１１０，１２０，１３０，１４０，１５０，１６０とを備えている。
【００１３】
本実施形態の演算処理装置の動作は、以下の通りである。先ず、メモリ１１０に格納された学習データすなわち複数組の数値の組を用いた学習が学習処理部１０において行われる。その学習の結果として初期重みまたはバイアスが得られ、得られた初期重みまたはバイアスは、メモリ１２０に格納される。なお、学習処理部１０は、既に学習を行って得られた重みまたはバイアスを学習の初期値に用いて再学習を行ってもよい。
【００１４】
続いて、試行認識処理部２０に於いて、メモリ１２０に格納された初期重みまたはバイアスを用いてメモリ１５０に格納された入力データのうちいくつかの入力データ（入力データの一部）に対する認識処理が行われる。本明細書に於いてはこの認識処理を試行認識処理と呼ぶ。なお、この試行認識処理に用いる入力データとしてはメモリ１１０に格納された学習データを用いることも可能である。この試行認識処理の過程に於いて、多層の畳み込みニューラルネットワーク回路の各層に現れる中間値の絶対値の最大値を抽出する。抽出された各層の中間値の絶対値の最大値は、メモリ１３０に格納される。なお、本明細書に於いては各層の処理に於いて行われる演算処理に関わる全ての値、すなわち入力値、重みの値、バイアスの値、及びそれらに加減乗除の何れかの処理を施して得られる値、並びにそれらの演算の結果に対して更に加減乗除の何れかの処理を施して得られる値、の全てと、それらの処理の最終的な値とを総称して中間値と呼ぶ。考える多層の畳み込みニューラルネットワーク回路の層の総数をＮとすると、Ｎ個の層の全てが畳み込み処理である必要はなく、それらの内の何層かは例えば全結合処理であっても、以下に示す場合と同様の効果が得られる。ここで１≦ｎ≦Ｎに対して第ｎ層の中間値の絶対値の最大値をＭｎとする。但し、全てのｎ（１≦ｎ≦Ｎ）に対してＭｎはゼロではないとする。
【００１５】
続いて、メモリ１２０に格納された初期重みまたはバイアスと、メモリ１３０に格納された各層の中間値の絶対値の最大値とを用いて、各層の重みまたはバイアスの加工が加工処理部３０に於いて行われる。例えば、１≦ｎ≦Ｎに対して第ｎ層のバイアスには例えば１／Ｍｎを乗じ、２≦ｎ≦Ｎに対して第ｎ層の重みには例えばＭｎ−１／Ｍｎを乗じ、第１層の重みには例えば１／Ｍ１を乗ずる。この様な加工を施すことにより、加工された重みまたはバイアスを得る。この加工された重みまたはバイアスは、メモリ１４０に格納される。
【００１６】
この様にして得られた加工された重みまたはバイアスを用いて認識処理部４０に於いて、メモリ１５０に格納された入力データに対する認識処理が行われ、得られた認識結果がメモリ１６０に格納される。
【００１７】
従来の演算処理装置に於いては学習処理により得られた重みまたはバイアスをそのまま用いて認識処理を行っていた。
【００１８】
これに対して、本実施形態の演算処理装置１に於いては学習処理部１０により得られた初期重みまたはバイアスを用いた試行認識処理を試行認識処理部２０において行い、その試行認識処理結果に基づいて学習処理部１０により得られた初期重みまたはバイアスに対して加工処理部３０に於いて加工処理を施すことにより加工された重みまたはバイアスを得て、その加工された重みまたはバイアスを用いて認識処理部４０により認識処理が行われる。この様にすることで認識処理の精度の低下を伴わずに、畳み込みニューラルネットワーク回路の全層に渡って同一のビット数の固定小数点処理を行うことが可能となる。これにより、認識処理を行うことに必要なビット数が削減される。その結果として必要なメモリの容量が削減され、且つ並列処理の自由度が増すために処理に必要な時間が削減される。その結果として製造コストが抑制され、且つ高速動作の可能な高性能の演算処理装置が提供される。
【００１９】
次に、本実施形態の様な処理を施すことにより、認識処理の精度の低下を伴わずに、全層に渡って同一のビット数の固定小数点処理により認識処理を行うことが可能で、かつ認識処理に必要なビット数が削減される理由を説明する。
【００２０】
先ず、全層に渡って同一のビット数の固定小数点処理に必要なビット数がどの様にして決まるかを考える。認識精度の低下を伴わないという条件により、最も低い桁をどの様に設定すべきかが定まる。また演算処理の途中で桁が不足してオーバーフローが起こることは避けるべきであるので、演算処理の途中でオーバーフローが起こらないという条件により、最も高い桁をどの様に設定すべきかが定まる。
【００２１】
ここで、前述した様に、層によっては比較的大きな値を扱い、層によっては比較的小さな値を扱うことに一般にはなる。演算処理を全層に渡って同一のビット数の固定小数点処理により行うので、比較的大きな値の現れる層に於ける演算処理に於いては過剰に高い精度で演算処理が行われていることになり、逆に比較的小さな値の現れる層に於ける演算処理に於いては過剰に大きな値を扱う状況下で演算処理が行われていることになる。
【００２２】
それ故、各層の中間値の絶対値の最大値が揃っていると好ましい。ここで、任意に正の数Ｃ１を選び、第１層の重みまたはバイアスを一律にＣ１倍にしたとする。第１層は畳み込み処理であっても全結合処理であってもよい。第１層の中間値は一律にＣ１倍となる。Ｃ１は正の数としているので第１層の処理に引き続いてプーリング(pooling)処理、すなわち特定の個数の数値から最大値を抽出する、ないしそれらの数値の相加平均を求める等の処理を行ったとしても、その結果も一律にＣ１倍となる。またＣ１は正の数としているので第１層の出力結果に対してRectified Linear Unit処理、すなわち各値とゼロとの大きい方を抽出する処理（以下ＲｅＬＵ処理とも記す）を施したとしても、その結果も一律にＣ１倍となる。この処理に加えて任意の正の数Ｃ２を選び、第２層の重みを一律にＣ２／Ｃ１倍とし且つ第２層のバイアスを一律にＣ２倍すると第２層の中間値は一律にＣ２倍となる。Ｃ２は正の数としているので第２層の出力結果に対してプーリング処理ないしＲｅＬＵ処理を施したとしてもその結果は一律にＣ２倍となる。なお、第２層は畳み込み処理であっても全結合処理であってもよい。
【００２３】
この結果が次の様に一般化されることは容易に分かる。すなわち、任意に正の数Ｃｎ  （１≦ｎ≦Ｎ）を選び、第ｎ（１≦ｎ≦Ｎ）層のバイアスはＣｎを乗じ、第ｎ（２≦ｎ≦Ｎ）層の重みはＣｎ／Ｃｎ−１を乗じ、第１層の重みはＣ１を乗ずると、第ｎ（１≦ｎ≦Ｎ）層の中間値は一律にＣｎ倍となる。各層の出力結果に対してプーリング処理ないしＲｅＬＵ処理を施したとしても同様である。
【００２４】
従って、任意に正の数Ｃを選び、第ｎ（１≦ｎ≦Ｎ）層の中間値の絶対値の最大値をＭｎとし、上記のＣｎとしてＣ／Ｍｎを選ぶと、第ｎ（１≦ｎ≦Ｎ）層の中間値の絶対値の最大値は層によらずにＣとなる。なお、何れの層も畳み込み処理であっても全結合処理であってもよい。それ故、最も高い桁をどの様に設定すべきかの要請は、層によらずに一律に定まる。すなわち、全層に渡って同一の要請となるので過剰に大きな値を扱い得る条件下で処理が行われることは防がれる。その結果として全層に渡って同一のビット数の固定小数点処理を行うことに必要となるビット数の削減が図られる。それ故、重みまたはバイアスに乗ずる正の定数の決定を、各層の中間値に鑑みて行うことは、全層に渡って同一のビット数の固定小数点処理を行うことに必要となるビット数の削減に於いて本質的である。なお、演算処理は２進数に基づいて行われることに鑑みると、上記の正の定数Ｃとしては２の整数乗を選ぶと、設定したビットが最も有効に用いられるので好ましい。
【００２５】
具体例を用いて検討を行った結果を以下に示す。この具体例は、図２に示す処理Ｐ１〜Ｐ８が逐次的に行われる。以下の処理を逐次的に実行するニューラルネットワークを考えた。
【００２６】
１）処理Ｐ１ 
大きさが２２７×２２７で深さが３の入力値に対して大きさが１１×１１の核を用いて畳み込み処理を行う。ストライド(Stride)すなわち畳み込み処理の積和を行う際の核の移動量は４であり、パッディング(padding)処理すなわち畳み込み処理に先立って数値の周囲に特定の幅にゼロを補って大きさを増す処理は行わない。その結果、大きさが５５×５５で深さが９６の出力を得る。続いて大きさが３×３の核を用いてプーリング処理を行う。ストライドは２であり、パッディング処理は行わない。その結果、大きさが２７×２７で深さが９６の出力を得る。
【００２７】
２）処理Ｐ２
次に、処理Ｐ１の出力に対して大きさが５×５の核を用いて畳み込み処理を行う。ストライドは１であり、パッディング処理の幅は２である。その結果、大きさが２７×２７で深さが２５６の出力を得る。続いて大きさが３×３の核を用いてプーリング処理を行う。ストライドは２であり、パッディング処理は行わない。その結果、大きさが１３×１３で深さが２５６の出力を得る。
【００２８】
３）処理Ｐ３
続いて、処理Ｐ２の出力に対して大きさが３×３の核を用いて畳み込み処理を行う。ストライドは１であり、パッディング処理の幅は１である。その結果、大きさが１３×１３で深さが３８４の出力を得る。
【００２９】
４）処理Ｐ４
次に、処理Ｐ３の出力に対して大きさが３×３の核を用いて畳み込み処理を行う。ストライドは１であり、パッディング処理の幅は１である。その結果、大きさが１３×１３で深さが３８４の出力を得る。
【００３０】
５）処理Ｐ５
続いて、処理Ｐ４の出力に対して大きさが３×３の核を用いて畳み込み処理を行う。ストライドは１であり、パッディング処理の幅は１である。その結果、大きさが１３×１３で深さが２５６の出力を得る。続いて大きさが３×３の核を用いてプーリング処理を行う。ストライドは２であり、パッディング処理は行わない。その結果、大きさが６×６で深さが２５６の出力を得る。
【００３１】
６）処理Ｐ６
次に、処理Ｐ５の出力に対して全結合処理を施して大きさが４０９６の出力を得る。
【００３２】
７）処理Ｐ７
続いて、処理Ｐ６の出力に対して全結合処理を施して大きさが４０９６の出力を得る。
【００３３】
８）処理Ｐ８
次に、処理Ｐ７の出力に対して全結合処理を施して大きさが１０００の出力を得る。
【００３４】
これらの処理Ｐ１〜Ｐ８によるドイツの交通標識の認識を、本実施形態の演算処理装置を用いて行った。標識は４３種類あり、学習処理部１０による初期重みまたはバイアスの学習は合計３９２０９画像を用いて行った。それに続いて、初期重みまたはバイアスを用いて１２５６９画像ある認識用画像の初めの１００画像に対して試行認識処理部２０による試行認識処理を行った。
【００３５】
（比較例）
まず、学習処理により得られた重みまたはバイアスをそのまま用いて認識処理を行う、比較例の演算処理装置を用いて認識を行った。学習処理により得られた初期重みまたはバイアスをそのまま用いて浮動小数点処理で１００個の画像に対して認識を行ったところ、９９％の正解率が得られた。次に、初期重みまたはバイアスを用いて全層に渡って同一のビット数の固定小数点処理で認識を行ったとして、やはり９９％の正解率が得られるために必要な固定小数点処理のビット数を調べた。計算精度が不足していることすなわち小数部分のビット数が不足していることによる正解率の低下とオーバーフローの影響による正解率の低下とを分離するために、ここでは３２ビットの固定小数点を用いて計算を行い、その小数部分のビット数を変えて正解率を調べた。その結果を図３に示す。この結果より、浮動小数点を用いて認識を行った場合と同等の９９％の正解率を得るためには固定小数点演算の小数部分に１０ビットが必要であることが分かった。また、処理の過程で現れる中間値の最大値を求めたところ、４６７０８．９０２３…であったので、次の関係式
２１５＝３２７６８＜４６７０８．９０２３…  ＜２１６＝６５５３６
より、処理の途中でオーバーフローが起こらないためには固定小数点処理の整数部分に１６ビット必要であることが分かった。それ故、符号ビットをも考慮すると９９％の正解率が得られるためには固定小数点処理には２７（＝１０＋１６＋１）ビット必要であることが分かった。
【００３６】
これに対して本実施形態の演算処理装置を用いて且つ上述の正の定数Ｃとして１を選ぶと固定小数点処理の整数部分には０ビット、小数部分には１５ビットで９９％の正解率が得られた。すなわち、符号ビットをも考慮すると１６ビットの固定小数点処理で９９％の正解率が得られた。それ故、本実施形態の演算処理装置を用いれば認識処理の精度の低下を伴わずに、全層に渡って同一のビット数の固定小数点処理に必要なビット数が削減される。その結果として製造コストが抑制される。
【００３７】
また、上記演算処理に３２ビットのＤＳＰ(Digital Signal Processor)の各々を２個の１６ビットのＤＳＰとして用いることが可能となる。その結果として必要なメモリが削減され、且つ並列処理の自由度が増すために処理に必要な時間が削減される。その結果として高速動作の可能な高性能の半導体装置が提供される。
【００３８】
なお、上に記した様に正の数Ｃとしては２の整数乗を選ぶことが好ましい。そこで、正の数Ｃとして２ｎ（０≦ｎ≦１０）を選んだ場合に対して上記と同様に認識を試みたところ、Ｃ＝１，２，４，８の場合には９９％の正解率が得られるために必要なビット数は１６であった。しかし、Ｃ＝１６，３２，６４，  …と増すと９９％の正解率が得られるために必要なビット数は次第に増大した。このことは、Ｃを増大させると、それに伴って各層の中間値およびバイアスは増大していくが、重みは第１層以外では増大しないために、然るべき精度を得るために必要な最も低い桁がＣとともには増大しないためである。それ故、正の数Ｃとして２の整数乗を選ぶと好ましいことをも勘案すると、Ｃ＝１と選ぶのが最も好ましい。
【００３９】
本実施形態に於いては全層に渡って同一のビット数の固定小数点処理で演算処理を行っている。しかし、全層を２以上のいくつかの組に分け、各々の組の内では同一のビット数の固定小数点処理で演算処理を行うこととし、且つ本実施形態と同様の処理を施して加工された重みまたはバイアスを算出してもよい。その様にすれば、従来技術で検討の為されていた層ごとに固定小数点処理のビット数を選ぶという処理に伴う複雑化は軽減されるという利点が得られる。特に、本実施形態の様に全層に渡って同一のビット数の固定小数点処理で演算処理を行えば、固定小数点処理のビット数が層に依存しなくなる。このため、ビット数が層に依存することに伴う処理の複雑化は全くなくなるので特に大きな利点が得られる。
【００４０】
本実施形態に於いては図２に構造を模式的に示したニューラルネットワークを用いてドイツの交通標識の認識を行った場合を例に取って説明したが、その構造のニューラルネットワークに限るものではなく他の畳み込みニューラルネットワークを用いても同様の効果が得られることは無論である。また、認識対象がドイツの交通標識であることに必然性は無く、他の認識対象に対しても同様の効果が得られることは言うまでもない。また、試行認識を行う対象として１００個の画像を用いたが、１００個であることに必然性がないこともまた無論である。更に、認識対象が画像であることに必然性はなく、例えば文章、音声、等の他の対象に対しても同様の効果が得られることもまた言うまでもない。
【００４１】
また、本実施形態に於ける演算処理装置は、学習処理部１０と、試行認識処理部２０と、加工処理部３０と、を有しており、それらを用いて学習処理と試行認識処理と加工処理とを行い、その結果として得られた加工された重みまたはバイアスを用いた認識処理は認識処理部４０により行われている。
【００４２】
このように、認識処理部まで演算処理装置に含めて一体化すると、例えばエッジデバイスが認識処理を行いつつデータの蓄積をも行い、その様にして得られたデータを用いて自己学習を行う等のことが可能となるという利点が得られる。
【００４３】
一方、本実施形態の変形例のように、)学習処理部１０、試行認識処理部２０、および加工処理部３０とは、認識処理部４０を独立に設けると、例えば加工された重みまたはバイアスを求める処理はクラウドで行い、その加工された重みまたはバイアスを用いた認識処理はエッジデバイスで行う等、前者の処理と後者の処理とを相異なる装置に分けて行わせることが可能となる。その結果として例えばエッジデバイスは認識処理のみを行えば十分である場合等はエッジデバイスの行うべき処理の軽減が図られるという利点が得られる。
【００４４】
以上説明したように、本実施形態およびその変形例によれば、固定小数点を用いて演算処理を行ってもメモリの容量を削減することができる演算処理装置を提供する。
【００４５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４６】
１・・・演算処理装置、１０・・・学習処理部、２０・・・試行認識処理部、３０・・・加工処理部、４０・・・認識処理部、１１０，１２０，１３０，１４０，１５０，１６０・・・メモリ
【図１】
2019159670.tif 000003
【図２】
2019159670.tif 000004
【図３】
2019159670.tif 000005