(57)【要約】【課題】ノイズ耐性の向上を実現可能な半導体装置およびセンサシステムを提供する。【解決手段】半導体装置内の出力回路１０６ａは、入力端子２０７ｎ，２０７ｐおよび出力端子２０８と、入力端子２０７ｎ，２０７ｐを出力端子２０８に接続する出力アンプ２０１と、出力端子２０８を入力端子２０７ｎに帰還するフィードバック素子２０３と、スイッチ用トランジスタ２０４と、抵抗素子２０６とを有する。スイッチ用トランジスタ２０４のドレインは、入力端子２０７ｎに接続される。抵抗素子２０６は、スイッチ用トランジスタ２０４のバックゲートと電源Ｖｄｄとの間に設けられ、入力端子２０７ｎに生じる所定の周波数のノイズを抑制するための所定の値以上のインピーダンスを備える。【選択図】図２
2019216317.tif 000002
【特許請求の範囲】
【請求項１】
入力端子および出力端子と、
前記入力端子を前記出力端子に接続する第１の回路と、
前記出力端子を前記入力端子に帰還するフィードバック経路と、
ゲートと、バックゲートと、ソースと、前記入力端子に接続されるドレインとを備えるトランジスタと、
前記バックゲートと電源との間に設けられ、前記入力端子に生じる所定の周波数のノイズを抑制するための所定の値以上のインピーダンスを備える第２の回路と、
を有する半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２の回路は、抵抗素子である、
半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記抵抗素子の抵抗値は、１０ｋΩ以上である、
半導体装置。
【請求項４】
請求項２記載の半導体装置において、
前記抵抗素子は、前記トランジスタのゲート電極と同じ材料で形成される、
半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記トランジスタは、ｐチャネル型ＭＯＳトランジスタであり、
前記トランジスタの前記バックゲートは、前記第２の回路を介して前記第１の回路の高電位側の電源に接続される、
半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記トランジスタは、ｎチャネル型ＭＯＳトランジスタであり、
前記トランジスタの前記バックゲートは、前記第２の回路を介して前記第１の回路の低電位側の電源に接続される、
半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記トランジスタの前記ゲートには、前記第１の回路の動作時とスタンバイ時とで異なるレベルの制御信号が入力される、
半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記フィードバック経路には、容量素子が設けられる、
半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記入力端子の一つである第１の入力端子と、
前記入力端子の他の一つであり、前記第１の入力端子と差動対を構成する第２の入力端子と、
前記トランジスタの一つであり、前記第１の入力端子に対応する第１のトランジスタと、
前記トランジスタの他の一つであり、前記第２の入力端子に対応する第２のトランジスタと、
を有し、
前記第２の回路は、前記第１のトランジスタと前記第２のトランジスタの前記バックゲートに対して共通に設けられる、
半導体装置。
【請求項１０】
入力端子および出力端子と、
前記入力端子を前記出力端子に接続する第１の回路と、
前記出力端子を前記入力端子に帰還するフィードバック経路と、
ソース、ドレイン、ゲートおよびバックゲートを備え、前記ドレインが前記入力端子に接続されるトランジスタと、
を有する半導体装置であって、
前記第１の回路は、第１の電源に接続され、
前記バックゲートは、高電位側の前記第１の電源よりも高い電位か、または、低電位側の前記第１の電源よりも低い電位を有する第２の電源に接続される、
半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記トランジスタは、ｐチャネル型ＭＯＳトランジスタであり、
前記第２の電源は、高電位側の前記第１の電源よりも高い電位を有する、
半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記トランジスタの前記ソースは、前記高電位側の前記第１の電源に接続され、
前記トランジスタのゲートは、高電位側の前記第２の電源と、低電位側の前記第１の電源とで制御される、
半導体装置。
【請求項１３】
請求項１０記載の半導体装置において、
前記トランジスタは、ｎチャネル型ＭＯＳトランジスタであり、
前記第２の電源は、低電位側の前記第１の電源よりも低い電位を有する、
半導体装置。
【請求項１４】
検出対象の変化に応じた電気信号を出力するセンサエレメントと、
前記電気信号を処理し、当該処理結果を出力回路を介してアナログ信号で出力する半導体装置と、
を有するセンサシステムであって、
前記出力回路は、
入力端子と、
前記アナログ信号が出力される出力端子と、
前記入力端子を前記出力端子に接続する第１の回路と、
前記出力端子を前記入力端子に帰還するフィードバック経路と、
ゲートと、バックゲートと、ソースと、前記入力端子に接続されるドレインとを備えるトランジスタと、
前記バックゲートと電源との間に設けられ、前記入力端子に生じる所定の周波数のノイズを抑制するための所定の値以上のインピーダンスを備える第２の回路と、
を有するセンサシステム。
【請求項１５】
請求項１４記載のセンサシステムにおいて、
前記第２の回路は、抵抗素子である、
センサシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびセンサシステムに関し、例えば、車載用の半導体装置およびセンサシステムに関する。
【背景技術】
【０００２】
特許文献１には、オペアンプの入力端子と接地端子との間にＭＯＳＦＥＴを設けた構成が開示されている。当該ＭＯＳＦＥＴは、ゲートとバックゲートにバイアス電圧が印加されることでオフ状態を維持し、ドレイン−バックゲート間の寄生ダイオードを用いてドレイン電位をバイアス電圧にクランプする。また、特許文献２には、負荷がオンオフするときのスパイクノイズを抑圧することを目的とし、負荷電流を計測して台形波形となるように制御して電圧を緩やかに変化させる回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２０４２９７号公報
【特許文献２】米国特許第６１８４６６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アナログ電圧を出力する出力回路を搭載した半導体装置が広く用いられている。例えば、車載用の半導体装置内の出力回路は、アナログ電圧を比較的長い出力配線を介してＥＣＵ（Engine Control Unit）等に伝送する場合がある。しかし、この出力配線には、他の機器や他の配線等から誘導ノイズが印加され得る。これにより、出力回路の誤動作が生じる恐れがある。
【０００５】
本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、ノイズ耐性の向上を実現可能な半導体装置およびセンサシステムを提供することにある。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
本発明の代表的な実施の形態による半導体装置は、入力端子および出力端子と、入力端子を出力端子に接続する第１の回路と、出力端子を入力端子に帰還するフィードバック経路と、トランジスタと、第２の回路とを有する。トランジスタは、ゲートと、バックゲートと、ソースと、入力端子に接続されるドレインとを備える。第２の回路は、バックゲートと電源との間に設けられ、入力端子に生じる所定の周波数のノイズを抑制するための所定の値以上のインピーダンスを備える。
【発明の効果】
【０００９】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、ノイズ耐性の向上が実現可能になる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１によるセンサシステムの構成例を示す概略図である。
【図２】本発明の実施の形態１による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。
【図３】図２の出力回路において、スイッチ用トランジスタ周りの模式的な構造例を示す断面図である。
【図４】本発明の実施の形態２による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。
【図５】本発明の実施の形態３による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。
【図６】本発明の実施の形態４による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。
【図７】本発明の実施の形態５による半導体装置において、出力回路の主要部の詳細な構成例を示す回路図である。
【図８】本発明の実施の形態６による半導体装置において、出力回路の主要部の詳細な構成例を示す回路図である。
【図９】本発明の実施の形態７による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。
【図１０】本発明の実施の形態８による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。
【図１１】本発明の比較例となる半導体装置において、出力回路の主要部の概略構成例を示す回路図である。
【図１２】図１１の出力回路に誘導ノイズが印加された場合の各部の電圧状態の一例を示す波形図である。
【発明を実施するための形態】
【００１１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１２】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳ）トランジスタ等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
（実施の形態１）
《センサシステムの概略》
図１は、本発明の実施の形態１によるセンサシステムの構成例を示す概略図である。図１に示すセンサシステムは、例えば、車載用のセンサシステムであり、センサエレメント１０１と、半導体装置１０２と、ＥＣＵ１０７とを備える。センサエレメント１０１は、物理量に応じて電気的特性が変化する素子であり、検出対象の変化に応じた電気信号を出力する。センサエレメント１０１は、例えば、エンジンが吸入する空気量を測定する素子であるエアフローセンサ等であるが、特に、これに限定されない。すなわち、センサエレメント１０１は、空気流量、温度、湿度、圧力等の物理量を電気信号に変換して出力する。
【００１５】
半導体装置１０２は、電源回路１０３と、アナログ回路１０４と、プロセッサ１０５と、出力回路１０６とを有し、例えば、一つの半導体チップで構成される。半導体装置１０２は、主に、センサエレメント１０１からの電気信号を処理し、当該処理結果を出力回路１０６を介してアナログ信号等で出力する。アナログ回路１０４は、センサエレメント１０１からの電気信号に対し、増幅、フィルタリング、アナログ／デジタル変換、デジタル／アナログ変換等の処理を行う。プロセッサ１０５は、デジタルデータの処理や周辺回路のコントロール等を行う。電源回路１０３は、外部電源から内部電源を生成し、各回路へ分配する。出力回路１０６は、アナログ回路１０４からの処理結果を受け、出力端子２０８および出力配線１０８を介してＥＣＵ１０７へ出力信号（例えばアナログ信号）Ｖｏｕｔを出力する。
【００１６】
このような車載用の半導体装置１０２は、強いノイズにさらされる場合がある。具体的には、出力配線１０８には、他の機器や他の配線などから誘導ノイズが印加される。出力配線１０８は、例えば、数メートルから最大で１０メートル程度の配線長を備える。この出力配線１０８と並走する他の配線は、例えば、数１００Ｖ以上の振幅で、数１００ｋＨｚから数１０ＭＨｚの周波数で振動する電気信号を伝送する場合がある。これに伴い、出力配線１０８には、配線間の誘導結合によって誘導ノイズが印加され、当該誘導ノイズによって出力回路１０６の誤動作が生じる恐れがある。
【００１７】
《出力回路（比較例）の構成および問題点》
ここで、実施の形態１による半導体装置（具体的には出力回路）の説明に先立ち、比較例となる出力回路について説明する。図１１は、本発明の比較例となる半導体装置において、出力回路の主要部の概略構成例を示す回路図である。図１１に示す出力回路１０６’は、図１の出力回路１０６に対応し、入力端子２０７ｎ，２０７ｐと、制御入力端子２０９と、出力端子２０８と、出力アンプ１１０１と、出力トランジスタ１１０２と、容量素子１１０３と、スイッチ用トランジスタ１１０４とを備える。
【００１８】
この例では、出力トランジスタ１１０２は、ｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）であり、スイッチ用トランジスタ１１０４は、ｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）である。入力端子２０７ｎ，２０７ｐは、差動対を構成する。出力アンプ１１０１および出力トランジスタ１１０２は、出力アンプ１１０１を前段アンプ、出力トランジスタ１１０２を後段アンプとして、入力端子２０７ｎ，２０７ｐを出力端子２０８に接続する回路（第１の回路）となる。
【００１９】
出力アンプ１１０１は、低電位側の電源Ｖｓｓ（例えば０Ｖ）を基準に高電位側の電源Ｖｄｄ（例えば、３．３Ｖ等）で動作する差動オペアンプである。出力アンプ１１０１は、入力端子２０７ｎ，２０７ｐからの入力信号（差動入力信号）Ｖｉｎｎ，Ｖｉｎｐに応じて出力トランジスタ１１０２のゲートを制御する。出力トランジスタ１１０２は、出力アンプ１１０１からの制御に応じて、出力端子２０８に接続されるドレインに出力信号Ｖｏｕｔを出力する。容量素子１１０３は、出力端子２０８を入力端子２０７ｎに帰還（負帰還）するフィードバック経路に設けられる。
【００２０】
スイッチ用トランジスタ１１０４のソースおよびドレインは、それぞれ、電源Ｖｄｄおよび入力端子２０７ｎに接続される。スイッチ用トランジスタ１１０４のゲートには、制御入力端子２０９からの制御信号Ｖｃｔｌが入力される。制御信号Ｖｃｔｌは、出力アンプ１１０１の動作時とスタンバイ時とで異なるレベルに制御される。なお、図示は省略されているが、スイッチ用トランジスタ１１０４は、実際には、入力端子２０７ｐに対しても同様に設けられる。
【００２１】
例えば、図１のプロセッサ１０５は、出力アンプ１１０１を動作させる際には制御信号Ｖｃｔｌを高電位側の電源Ｖｄｄの電圧レベルに制御することで、スイッチ用トランジスタ１１０４をオフに制御する。その結果、出力アンプ１１０１は、入力端子２０７ｎ，２０７ｐ（入力信号Ｖｉｎｎ，Ｖｉｎｐ）を同電位に保つような出力動作を行う。一方、プロセッサ１０５は、出力アンプ１１０１をスタンバイに遷移させる際には制御信号Ｖｃｔｌを低電位側の電源Ｖｓｓの電圧レベルに制御することで、スイッチ用トランジスタ１１０４をオンに制御する。その結果、入力信号Ｖｉｎｎ，Ｖｉｎｐは、共に電源Ｖｄｄの電圧レベルに固定され、出力アンプ１１０１は、スタンバイ（非活性状態）となる。
【００２２】
ここで、スイッチ用トランジスタ１１０４は、詳細には、ドレインとバックゲートの間に、ドレイン側をアノード、バックゲート側をカソードとする寄生ダイオード１１０５を有する。スイッチ用トランジスタ１１０４のバックゲートは、図１１に示されるように、通常、ソース（すなわち電源Ｖｄｄ）に接続される。
【００２３】
図１２は、図１１の出力回路に誘導ノイズが印加された場合の各部の電圧状態の一例を示す波形図である。図１で述べたように、出力端子２０８に接続される出力配線１０８には、誘導ノイズが印加される場合がある。この場合、図１２に示されるように、出力信号Ｖｏｕｔに、パルス状の誘導ノイズが重畳する。
【００２４】
ここで、誘導ノイズが重畳すること自体は、特に問題とならない。これは、本来の出力信号Ｖｏｕｔの電圧レベル１２０１に誘導ノイズが重畳したとしても、本来の電圧レベル１２０１自体は変わらないためである。言い換えれば、誘導ノイズを除去した後の電圧レベルや、または、誘導ノイズが収まった後の電圧レベルは、通常、誘導ノイズが重畳する前の電圧レベル１２０１に等しくなるためである。しかし、実際には、誘導ノイズに起因して、図１２の符号１２０２に示されるように、出力信号Ｖｏｕｔの電圧レベルに、ある程度長い期間、本来の電圧レベル１２０１を基準とした誤差が生じ得ることが、本発明者等の検討によって見出された。
【００２５】
この出力信号Ｖｏｕｔの電圧レベルの誤差は、次のようにして生じる。まず、出力信号Ｖｏｕｔに重畳されたノイズは、容量素子１１０３を介して出力アンプ１１０１の入力端子２０７ｎ（入力信号Ｖｉｎｎ）にカップリングする。入力端子２０７ｎとスイッチ用トランジスタ１１０４のバックゲートの間には寄生ダイオード１１０５が存在する。このため、入力信号Ｖｉｎｎの電位が、電源Ｖｄｄよりも寄生ダイオード１１０５の順方向電圧Ｖｆ分だけ高い電位になると、寄生ダイオード１１０５がオンし、順方向電流が流れる。
【００２６】
すなわち、入力信号Ｖｉｎｎの電位は、誘導ノイズの伝播によって高周波で振動し、その電位が“Ｖｄｄ＋Ｖｆ”よりも高くなった際に、入力端子２０７ｎから電源Ｖｄｄへ電流が流れる。言い換えると、入力信号Ｖｉｎｎの電位は、“Ｖｄｄ＋Ｖｆ”の電位でクリップされる。このような電流が流れると（クリップが生じると）、実効的に、電源Ｖｄｄから入力端子２０７ｎへ電荷が注入されることになり、入力端子２０７ｎとは別の経路（ここでは電源Ｖｄｄの経路）で入力信号Ｖｉｎｎが生成されることになる。
【００２７】
入力端子２０７ｎに電荷が供給されると、入力信号Ｖｉｎｎの電圧レベルに本来の電圧レベルを基準とした誤差が生じるため、出力信号Ｖｏｕｔの電圧レベルにも本来の電圧レベル１２０１を基準とした誤差が生じる。出力信号Ｖｏｕｔの電圧レベルが本来の電圧レベル１２０１に戻るためには、電源Ｖｄｄから入力端子２０７ｎに注入された電荷を消滅させる必要がある。しかし、入力端子２０７ｎが高インピーダンスであるような場合には、電荷が抜け難く、注入された電荷を消滅させるのにある程度長い時間を要する。
【００２８】
このように、出力信号Ｖｏｕｔの誤差は、出力端子２０８に印加された誘導ノイズが容量素子１１０３を介して入力端子２０７ｎに伝わり、これに伴い寄生ダイオード１１０５経由で入力端子２０７ｎに電荷が注入される結果として生じることが判明した。出力信号Ｖｏｕｔの誤差が生じる条件は、式（１）で近似的に表現することができる。式（１）において、“Ｖｉｎ＿ｃｍ”は、誘導ノイズが印加されていない場合の入力端子２０７ｎ（入力信号Ｖｉｎｎ）の電位である。“Ｇ”は、出力端子２０８から入力端子２０７ｎへの誘導ノイズのゲインである。“Ｖｎｐ０”は、誘導ノイズが印加されていない場合の出力端子２０８（出力信号Ｖｏｕｔ）の電位“Ｖｏｕｔ＿ｃｍ”を基準に、出力端子２０８に印加される誘導ノイズの正極側の振幅である。
【００２９】
Ｇ×Ｖｎｐ０＋Ｖｉｎ＿ｃｍ＞Ｖｄｄ＋Ｖｆ    …（１）
式（１）に示されるように、入力端子２０７ｎに結合した誘導ノイズの最大値が、“Ｖｄｄ＋Ｖｆ”よりも高くなった場合に、出力信号Ｖｏｕｔの誤差が生じる。出力信号Ｖｏｕｔの誤差が生じるということは、出力回路１０６’が誤動作していることと等価である。特に、図１に示したような車載用の半導体装置１０２は、自動車の状態監視や制御など、重要な機能を担うものであり、ノイズによって誤動作しないように民生用と比較して高いノイズ耐性（言い換えれば信頼性）が要求される。そこで、以下に示す実施の形態１の出力回路を用いることが有益となる。
【００３０】
《出力回路（実施の形態１）の構成》
図２は、本発明の実施の形態１による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。図２に示す出力回路１０６ａは、図１の出力回路１０６に対応し、入力端子２０７ｎ，２０７ｐと、制御入力端子２０９と、出力端子２０８と、出力アンプ２０１と、フィードバック素子２０３と、スイッチ用トランジスタ２０４と、抵抗素子２０６とを備える。この例では、スイッチ用トランジスタ２０４は、ｐＭＯＳトランジスタである。
【００３１】
出力アンプ２０１は、入力端子２０７ｎ，２０７ｐを出力端子２０８に接続する回路（第１の回路）であり、例えば、低電位側の電源Ｖｓｓ（例えば０Ｖ）を基準に高電位側の電源Ｖｄｄ（例えば、３．３Ｖ等）で動作する差動オペアンプである。この例では、図１１の場合と異なり、出力アンプ２０１は、出力トランジスタを介さずに出力端子２０８に出力信号Ｖｏｕｔを出力する。ただし、図１１の場合と同様に、出力トランジスタを介する構成であってもよい。
【００３２】
フィードバック素子２０３は、出力端子２０８を入力端子２０７ｎに帰還（負帰還）するフィードバック経路に設けられる。フィードバック素子２０３は、代表的には、図１１に示したような容量素子１１０３であるが、これに限定されず、抵抗素子や、寄生容量等であってもよい。すなわち、何らかのフィードバック経路が存在すればよい。抵抗素子や寄生容量等のフィードバック経路が存在する場合であっても、図１２で述べたような出力端子２０８から入力端子２０７ｎへの誘導ノイズの結合が生じ得るため、図１２の場合と同様の問題が生じ得る。ただし、この誘導ノイズの結合は、特にフィードバック素子２０３が容量素子の場合に大きくなり得るため、この場合に、図１２の述べたような問題はより顕著になり得る。
【００３３】
スイッチ用トランジスタ２０４は、図１１の場合と同様に、ソースおよびドレインが、それぞれ、電源Ｖｄｄおよび入力端子２０７ｎに接続され、ゲートが制御入力端子２０９に接続される。また、図１１の場合と同様に、スイッチ用トランジスタ２０４のドレイン（入力端子２０７ｎ）とバックゲートの間には、寄生ダイオード２０５が存在する。ただし、ここでは、図１１の場合と異なり、電源Ｖｄｄとスイッチ用トランジスタ２０４のバックゲートの間に、抵抗素子２０６が設けられる。抵抗素子２０６は、入力端子２０７ｎに生じる所定の周波数のノイズを抑制するための所定の値以上のインピーダンスを備える回路（第２の回路）の一例である。
【００３４】
なお、抵抗素子２０６の接続先は、必ずしも、出力アンプ２０１の電源Ｖｄｄである必要はなく、スイッチ用トランジスタ２０４が正常に動作可能な何らかの電源であればよい。また、スイッチ用トランジスタ２０４のソースも、必ずしも、出力アンプ２０１の電源Ｖｄｄに接続される必要はなく、出力アンプ２０１をスタンバイに設定でき、かつ、制御信号Ｖｃｔｌによって正常にオン・オフ制御が行える何らかの電源であればよい。
【００３５】
このような構成において、出力端子２０８に印加された誘導ノイズは、フィードバック素子２０３を介して入力端子２０７ｎ（入力信号Ｖｉｎｎ）に結合し、入力信号Ｖｉｎｎの振動を引き起こす。図１１の場合には、入力信号Ｖｉｎｎの振動に伴って寄生ダイオードがオンし、電源Ｖｄｄから入力端子２０７ｎへの電荷注入が生じていた。一方、図２の場合には、十分に高いインピーダンスを備える抵抗素子２０６が設けられる。
【００３６】
このため、入力信号Ｖｉｎｎの電位が振動に伴い“Ｖｄｄ＋Ｖｆ”を超えた場合であっても、電源Ｖｄｄから入力端子２０７ｎへの電荷注入は生じ難い。具体的には、入力端子２０７ｎの電位が上昇すると、これに伴いスイッチ用トランジスタ２０４のバックゲートの電位も上昇するため、寄生ダイオード２０５は、オンになり難い。その結果、入力端子２０７ｎの電荷は一定に保たれるため、出力信号Ｖｏｕｔにおける本来の電圧レベルを基準とした誤差は抑制される。
【００３７】
このように、図２の構成例では、スイッチ用トランジスタ２０４のバックゲートのインピーダンスを高くすることにより、誘導ノイズが入力端子２０７ｎに結合した場合であっても、寄生ダイオード２０５経由で電荷が注入される事態を防ぐことができる。これにより、誘導ノイズに起因する出力信号Ｖｏｕｔの誤差を抑制することが可能になる。その結果、誘導ノイズに起因する出力回路１０６ａの誤動作を防止でき、図１のセンサシステムおよび半導体装置１０２において、ノイズ耐性の向上が実現可能となる。
【００３８】
なお、図２の構成例では、電源Ｖｄｄとスイッチ用トランジスタ２０４のバックゲートの間に設けられる回路（第２の回路）は、抵抗素子２０６であったが、これに限らず、誘導ノイズを抑制（または遮断）可能な所定の値以上のインピーダンスを備える回路であればよい。具体例として、インダクタンスや容量を組み合わせることでバックゲートのインピーダンスを高めるような回路や、または、ローパスフィルタ回路等であってもよい。さらに、別の形態として、図２の構成例に対し、スイッチ用トランジスタ２０４のドレインとバックゲートの間に、寄生ダイオード２０５の両端を同電位に保つための容量素子を更に設けてもよい。
【００３９】
第２の回路をローパスフィルタ回路で構成する場合、当該ローパスフィルタ回路は、誘導ノイズのような所定の周波数よりも高い周波数の信号を遮断する。その結果、スイッチ用トランジスタ２０４のバックゲートとドレインは同相で動くため、寄生ダイオード２０５はオンしない。一方、当該ローパスフィルタ回路は、所定の周波数よりも低い周波数の信号を通過させる。その結果、スイッチ用トランジスタ２０４のバックゲートは、等価的に、電源Ｖｄｄに短絡されるため、スイッチ用トランジスタ２０４は、制御信号Ｖｃｔｌによって正常にオンまたはオフに制御される。
【００４０】
また、図２の構成例のように、第２の回路を抵抗素子２０６で構成する場合、そのインピーダンスの値（抵抗値）は、例えば、１００Ω以上であり、望ましくは、１０ｋΩ以上に設定される。すなわち、図１１に示されるように、スイッチ用トランジスタ１１０４のバックゲートは、通常、各種寄生抵抗を介して電源Ｖｄｄに接続される。この寄生抵抗は、小さい方が望ましく、例えば数１０Ω以下となる。これに対して、実施の形態１の方式では、例えば、１０ｋΩ以上といった抵抗素子２０６が設けられる。この場合、当該抵抗素子２０６と電源Ｖｄｄの電源容量とのＲＣ回路によって数１００ｋＨｚから数１０ＭＨｚといった誘導ノイズを十分に抑制（遮断）することができる。
【００４１】
ここで、仮に、誘導ノイズに起因する出力信号Ｖｏｕｔの誤差を抑制することのみを目的とすると、スイッチ用トランジスタ２０４自体を設けないことでも達成できる。しかし、特に、図１のような車載用の半導体装置１０２は、バッテリ電源で動作するため、省電力化が要求される。このため、入力端子２０７ｎに（実際には入力端子２０７ｐにも）スイッチ用トランジスタ２０４を設けることで、入力端子２０７ｎ，２０７ｐを共に電源電圧Ｖｄｄに固定し、出力アンプ２０１をスタンバイに設定できるように構成することが望ましい。
【００４２】
《スイッチ用トランジスタ周りの構造》
図３は、図２の出力回路において、スイッチ用トランジスタ周りの模式的な構造例を示す断面図である。図３において、例えば、ｐ型の半導体基板（シリコン基板）ＳＢの主面側には、ｎ型ウエルＮＷが形成される。ｎ型ウエルＮＷ内には、スイッチ用トランジスタ２０４のソースとなるｐ＋型の拡散層ＤＦｓと、スイッチ用トランジスタ２０４のドレインとなるｐ＋型の拡散層ＤＦｄとが形成される。２個の拡散層ＤＦｓ，ＤＦｄの間の領域の上部には、ゲート絶縁膜を挟んで、例えばポリシリコンやシリサイド等を材料とするゲート電極ＧＥが形成される。ここで、図２の寄生ダイオード２０５は、ｐ＋型の拡散層ＤＦｄとｎ型ウエルＮＷとのｐｎ接合によって生じる。
【００４３】
拡散層ＤＦｓは、コンタクト層ＣＴを介して、電源Ｖｄｄが印加されるメタル配線層ＭＬに接続される。また、ｎ型ウエルＮＷ内には、スイッチ用トランジスタ２０４のバックゲートとなるｎ＋型の拡散層ＤＦｂが形成される。拡散層ＤＦｂは、コンタクト層ＣＴを介して、抵抗層ＲＬの一端に接続される。抵抗層ＲＬの他端は、コンタクト層ＣＴを介して、電源Ｖｄｄが印加されるメタル配線層ＭＬに接続される。抵抗層ＲＬは、図２の抵抗素子２０６に該当し、例えば、ゲート電極ＧＥと同じ材料（例えばポリシリコンやシリサイド等）で形成される。このように、抵抗素子２０６をゲート電極ＧＥと同じ材料で形成することで、ある程度高い抵抗値を有する抵抗素子２０６を効率的に形成することが可能になる。
【００４４】
《実施の形態１の主要な効果》
以上、実施の形態１の半導体装置およびセンサシステムを用いることで、代表的には、ノイズ耐性の向上が実現可能になる。具体的には、半導体装置１０２内の出力回路１０６の出力信号Ｖｏｕｔに誘導ノイズが重畳する場合であっても、出力信号Ｖｏｕｔの誤差を抑制可能になる。言い換えれば、出力回路１０６の誤動作を防止できる。その結果、特に、誘導ノイズが重畳し易い車載用の半導体装置１０２およびセンサシステムにおいて信頼性の向上等が図れる。
【００４５】
なお、ここでは、誤動作の発生箇所としてスイッチ用トランジスタ２０４を例に説明を行ったが、これに限定されない。例えば、入力端子２０７ｎに前段回路（例えば図１のアナログ回路１０４）内の出力段のＭＯＳトランジスタが接続されるような場合であっても、当該出力段のＭＯＳトランジスタの寄生ダイオードによって同様の問題が生じ得る。そこで、当該出力段のＭＯＳトランジスタに対しても、同様にしてバックゲートのインピーダンスを高くすることで、同様の効果が得られる。
【００４６】
（実施の形態２）
《出力回路（実施の形態２）の構成》
図４は、本発明の実施の形態２による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。図４に示す出力回路１０６ｂは、入力端子２０７ｎ，２０７ｐと、制御入力端子２０９と、出力端子２０８と、出力アンプ４０１と、フィードバック素子４０３と、スイッチ用トランジスタ４０４と、抵抗素子４０６とを備える。この例では、スイッチ用トランジスタ４０４は、ｎＭＯＳトランジスタである。
【００４７】
図４に示す出力回路１０６ｂは、図２の出力回路１０６ａと比較して、スイッチ用トランジスタ４０４がｐＭＯＳトランジスタからｎＭＯＳトランジスタに変更されている。また、図示は省略するが、出力アンプ４０１の内部構成も異なっている。具体的には、例えば、図２の出力アンプ２０１では、入力端子２０７ｎ，２０７ｐに差動入力対となるｐＭＯＳトランジスタが接続されるのに対して、図４の出力アンプ４０１では、入力端子２０７ｎ，２０７ｐに差動入力対となるｎＭＯＳトランジスタが接続される。
【００４８】
スイッチ用トランジスタ４０４は、ソースおよびドレインが、それぞれ、電源Ｖｓｓおよび入力端子２０７ｎに接続され、ゲートが制御入力端子２０９に接続される。実際には、スイッチ用トランジスタ４０４は、入力端子２０７ｐに対しても同様に設けられる。スイッチ用トランジスタ４０４がオンに制御された場合、入力端子２０７ｎ（および入力端子２０７ｐ）は、電源Ｖｓｓのレベルに制御され、出力アンプ４０１はスタンバイとなる。
【００４９】
また、スイッチ用トランジスタ４０４のドレイン（入力端子２０７ｎ）とバックゲートの間には、寄生ダイオード４０５が存在する。そこで、図２の場合と同様に、電源Ｖｓｓとスイッチ用トランジスタ４０４のバックゲートの間に、抵抗素子４０６が設けられる。抵抗素子４０６は、図２の場合と同様に、入力端子２０７ｎに生じる所定の周波数のノイズを抑制するための所定の値以上のインピーダンスを備える回路（第２の回路）の一例である。
【００５０】
このような構成例において、出力信号Ｖｏｕｔに重畳した誘導ノイズは、フィードバック素子４０３を介して入力端子２０７ｎに結合する。ここで、仮に、スイッチ用トランジスタ４０４のバックゲートのインピーダンスが低い場合、誘導ノイズに伴いスイッチ用トランジスタ４０４のドレインの電位が“Ｖｓｓ−Ｖｆ”よりも低下すると、寄生ダイオード４０５がオンとなる。その結果、電源Ｖｓｓから入力端子２０７ｎに電荷が注入される。
【００５１】
一方、図４の構成例では、抵抗素子４０６によってスイッチ用トランジスタ４０４のバックゲートのインピーダンスは高いため、寄生ダイオード４０５はオンになり難い。これにより、誘導ノイズが入力端子２０７ｎに結合した場合であっても、寄生ダイオード４０５経由で電荷が注入される事態を防ぐことができ、誘導ノイズに起因する出力信号Ｖｏｕｔの誤差を抑制することが可能になる。その結果、誘導ノイズに起因する出力回路１０６ｂの誤動作を防止でき、図１のセンサシステムおよび半導体装置１０２において、ノイズ耐性の向上が実現可能となる。
【００５２】
《実施の形態２の主要な効果》
以上、実施の形態３の半導体装置およびセンサシステムを用いることでも、実施の形態１で述べた各種効果と同様の効果が得られる。
【００５３】
（実施の形態３）
《出力回路（実施の形態３）の構成》
図５は、本発明の実施の形態３による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。図５に示す出力回路１０６ｃは、図２の構成例と比較して、第２の回路（例えば抵抗素子２０６）が設けられない。その代わりに、スイッチ用トランジスタ２０４のバックゲートは、出力アンプ（第１の回路）２０１の高電位側の電源（第１の電源）Ｖｄｄよりも高い電位を有する電源（第２の電源）Ｖｄｃ１に接続される。
【００５４】
このような構成例を用いると、誘導ノイズが入力端子２０７ｎに結合した場合でも、スイッチ用トランジスタ２０４のバックゲートの電位が高いため、寄生ダイオード２０５はオンになり難い。これにより、寄生ダイオード２０５経由で電荷が注入される事態を防ぐことができ、誘導ノイズに起因する出力信号Ｖｏｕｔの誤差を抑制することが可能になる。その結果、誘導ノイズに起因する出力回路１０６ｃの誤動作を防止でき、図１のセンサシステムおよび半導体装置１０２において、ノイズ耐性の向上が実現可能となる。
【００５５】
なお、寄生ダイオード２０５経由で電荷が注入されない条件は、式（２）で与えられる。式（２）における各パラメータ（“Ｖｉｎ＿ｃｍ”，“Ｇ”，“Ｖｎｐ０”）は、式（１）の場合と同様であり、図１２に示される。電源Ｖｄｃ１の電圧レベルは、式（２）を満たすような値に設定される。
【００５６】
（Ｖｉｎ＿ｃｍ＋Ｇ×Ｖｎｐ０）−Ｖｄｃ１＜Ｖｆ    …（２）
具体例として、電源Ｖｄｄは３．３Ｖ等であり、電源Ｖｄｃ１は５．０Ｖ等である。例えば、図１の電源回路１０３が、５．０Ｖの外部電源を受けて３．３Ｖの内部電源を生成するような場合、電源Ｖｄｃ１を生成するための新たな回路は不要となる。なお、５．０Ｖの外部電源は、例えば、別途設けられる電源レギュレータがバッテリ電源を降圧することで生成される。また、制御信号Ｖｃｔｌは、電源Ｖｄｃ１の電圧レベルと電源Ｖｓｓの電圧レベルとの間で推移することが望ましい。このため、例えば、図１のプロセッサ１０５と出力回路１０６の間に、電源Ｖｄｄの電圧レベルを電源Ｖｄｃ１の電圧レベルにシフトするレベルシフト回路を設けてもよい。
【００５７】
《実施の形態３の主要な効果》
以上、実施の形態３の半導体装置およびセンサシステムを用いることでも、実施の形態１で述べた各種効果と同様の効果が得られる。また、図２の場合のような第２の回路（抵抗素子２０６）が不要となるため、電源Ｖｄｃ１を新たに生成する必要が無い場合には、回路面積の低減が図れる。ただし、入力端子２０７ｎに結合する誘導ノイズの振幅が大きくなるほど電源Ｖｄｃ１の電位を高くする必要があり、電位を高くすると耐圧設計等に影響を及ぼす恐れがある。したがって、例えば、誘導ノイズの振幅が大きいような場合には、図２の構成例の方が望ましい。
【００５８】
（実施の形態４）
《出力回路（実施の形態４）の構成》
図６は、本発明の実施の形態４による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。図６に示す出力回路１０６ｄは、図５の場合と同様に、図４の構成例と比較して、第２の回路（例えば抵抗素子４０６）が設けられない。その代わりに、スイッチ用トランジスタ４０４のバックゲートは、出力アンプ（第１の回路）４０１の低電位側の電源（第１の電源）Ｖｓｓよりも低い電位を有する電源（第２の電源）Ｖｄｃ２に接続される。
【００５９】
このような構成例を用いると、図５の場合と同様に、誘導ノイズが入力端子２０７ｎに結合した場合でも、スイッチ用トランジスタ４０４のバックゲートの電位が低いため、寄生ダイオード４０５はオンになり難い。これにより、寄生ダイオード４０５経由で電荷が注入される事態を防ぐことができ、誘導ノイズに起因する出力信号Ｖｏｕｔの誤差を抑制することが可能になる。その結果、誘導ノイズに起因する出力回路１０６ｄの誤動作を防止でき、図１のセンサシステムおよび半導体装置１０２において、ノイズ耐性の向上が実現可能となる。
【００６０】
なお、寄生ダイオード４０５経由で電荷が注入されない条件は、式（３）で与えられる。式（３）における各パラメータ（“Ｖｉｎ＿ｃｍ”，“Ｇ”）は、式（１）の場合と同様であり、“Ｖｎｎ０”は、誘導ノイズが印加されていない場合の出力端子２０８（出力信号Ｖｏｕｔ）の電位“Ｖｏｕｔ＿ｃｍ”を基準に、出力端子２０８に印加される誘導ノイズの負極側の振幅である。これらのパラメータは、図１２に示される。電源Ｖｄｃ２の電圧レベルは、式（３）を満たすような値に設定される。
【００６１】
Ｖｄｃ２−（Ｖｉｎ＿ｃｍ−Ｇ×Ｖｎｎ０）＜Ｖｆ    …（３）
《実施の形態４の主要な効果》
以上、実施の形態４の半導体装置およびセンサシステムを用いることで、実施の形態３で述べた各種効果と同様の効果が得られる。
【００６２】
（実施の形態５）
《出力回路（実施の形態５）の詳細》
図７は、本発明の実施の形態５による半導体装置において、出力回路の主要部の詳細な構成例を示す回路図である。図７には、図２の出力回路１０６ａに対応する詳細な構成例が示される。図７に示す出力回路は、図２の出力アンプ２０１に対応する差動増幅回路と、その後段に設けられる出力トランジスタ７０４と、スイッチ用トランジスタ７０７ａ，７０７ｂと、容量素子７０５，７０６と、抵抗素子７０９とを備える。出力トランジスタ７０４は、ｎＭＯＳトランジスタで構成され、出力信号Ｖｏｕｔを出力する。
【００６３】
差動増幅回路は、ｐＭＯＳトランジスタの差動入力対となる入力トランジスタ７０１ａ，７０１ｂと、ｐＭＯＳトランジスタで構成されるテールトランジスタ７０３と、ｎＭＯＳトランジスタで構成される負荷トランジスタ７０２ａ，７０２ｂとを有する。入力トランジスタ７０１ａ，７０１ｂは、入力信号（差動入力信号）Ｖｉｎｎ，Ｖｉｎｐを受け、負荷トランジスタ７０２ａ，７０２ｂを負荷として増幅動作を行う。テールトランジスタ７０３は、テール電流源として機能し、差動増幅回路に定電流を供給する。
【００６４】
スイッチ用トランジスタ７０７ａは、入力端子２０７ｎに対応して設けられ、図２のスイッチ用トランジスタ２０４に対応する。同様に、スイッチ用トランジスタ７０７ｂは、入力端子２０７ｎと差動対を構成する入力端子２０７ｐに対応して設けられ、図２のスイッチ用トランジスタ２０４に対応する。スイッチ用トランジスタ７０７ａ，７０７ｂは、それぞれ、寄生ダイオード７０８ａ，７０８ｂを有する。このため、第２の回路となる抵抗素子７０９が設けられる。ここで、抵抗素子７０９は、スイッチ用トランジスタ７０７ａ，７０７ｂのバックゲートに対して共通に設けられる。なお、容量素子７０５は、出力トランジスタ７０４のゲート・ドレイン間を接続する位相補償容量である。容量素子７０６は、図２のフィードバック素子２０３に対応する。
【００６５】
差動増幅回路は、この例では、ｐＭＯＳトランジスタの差動入力対を備えるため、スタンバイ時には入力端子２０７ｎ，２０７ｐを共に電源Ｖｄｄに接続することで、電流が流れないように制御される必要がある。このため、スイッチ用トランジスタ７０７ａ，７０７ｂは、ｐＭＯＳトランジスタで構成され、差動増幅回路のスタンバイ時にはオンに制御される。
【００６６】
ここで、入力端子２０７ｐ（入力信号Ｖｉｎｐ）では、出力端子２０８（出力信号Ｖｏｕｔ）からの明示的なフィードバック経路がないため、誘導ノイズに起因する振動は生じない。このため、スイッチ用トランジスタ７０７ｂのバックゲートは、必ずしも高インピーダンスで電源Ｖｄｄに接続される必要はない。ただし、スイッチ用トランジスタ７０７ｂのバックゲートに対しても抵抗素子７０９を設けることで、差動増幅回路の対称性を高めることができる。さらに、抵抗素子７０９をスイッチ用トランジスタ７０７ａ，７０７ｂで共通化することで、個別に設ける場合と比較して、回路面積を低減でき、また、差動増幅回路の対称性を高めることができる。
【００６７】
このような半導体装置を用いることで、実施の形態１で述べた各種効果と同様な効果が得られる。ここでは、図２の出力回路１０６ａを例としたが、図４の出力回路１０６ｂも図７と同様にして構成可能である。この場合、例えば、差動増幅回路をｎＭＯＳトランジスタの差動入力対で構成し、出力トランジスタをｐＭＯＳトランジスタで構成すればよい。
【００６８】
（実施の形態６）
《出力回路（実施の形態６）の詳細》
図８は、本発明の実施の形態６による半導体装置において、出力回路の主要部の詳細な構成例を示す回路図である。図８には、図５の出力回路１０６ｃに対応する詳細な構成例が示される。図８に示す出力回路は、図７の構成例と比較して、抵抗素子７０９を有しない点と、スイッチ用トランジスタ７０７ａ，７０７ｂのバックゲートが共に電源Ｖｄｃ１に接続される点とが異なっている。
【００６９】
このような半導体装置を用いることで、実施の形態３で述べた各種効果と同様な効果が得られる。
【００７０】
（実施の形態７）
《出力回路（実施の形態７）の構成》
図９は、本発明の実施の形態７による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。図９に示す出力回路は、オペアンプ９０１と、出力トランジスタ９０２と、抵抗素子９０３，９０４，９０９，９１２と、容量素子９０５，９０６，９０７と、スイッチ９０８，９１３，９１５と、スイッチ用トランジスタ９１１ａ，９１１ｂと、定電圧源９１６とを備える。スイッチ用トランジスタ９１１ａ，９１１ｂは、それぞれ、寄生ダイオード９１０ａ，９１０ｂを有する。抵抗素子９０９は、第２の回路であり、スイッチ用トランジスタ９１１ａ，９１１ｂのバックゲートに対して共通に設けられる。
【００７１】
図９の出力回路は、スイッチ９０８，９１３，９１５のスイッチングによって積分動作を行うスイッチトキャパシタ回路を構成する。一般に、スイッチトキャパシタ回路を用いると、比較的小さい面積でインピーダンスの高い回路をつくることが可能である。このようなスイッチトキャパシタ回路に対して前述した各実施の形態の方式（この例では実施の形態１の方式）を適用すると、有益な効果が得られる。すなわち、スイッチトキャパシタ回路では、電荷の蓄積によって積分動作を行うため、誘導ノイズに伴う寄生ダイオード９１０ｂのオンによって電荷が注入されると、積分結果が大きく異なってしまう。前述した各実施の形態の方式を適用することで、このような事態を抑制することが可能になる。
【００７２】
なお、前述した各実施の形態の方式を適用する場合、入力端子２０７ｎに拡散抵抗（半導体基板上の拡散層で形成した抵抗）が接続されないように構成することが望ましい。拡散抵抗は、図３の拡散層ＤＦｄの場合と同様に、寄生ダイオードを有し得る。入力端子２０７ｎに誘導ノイズが結合すると、当該寄生ダイオードを介して電荷の注入が生じる恐れがある。このため、例えば、図９において、入力端子２０７ｎに接続される抵抗素子９１２は、ポリシリコン等によって形成されることが望ましい。
【００７３】
（実施の形態８）
《出力回路（実施の形態８）の構成》
図１０は、本発明の実施の形態８による半導体装置において、出力回路の主要部の概略構成例を示す回路図である。図１０に示す出力回路１０６ｅは、図２の構成例と比較して、第２の回路が抵抗素子２０６の代わりにダイオード１００１で構成される点が異なっている。ダイオード１００１は、電源Ｖｄｄ側をアノード、スイッチ用トランジスタ２０４のバックゲート側をカソードとして設けられる。具体的には、例えば、図３の拡散層ＤＦｂをｐ型で構成し、当該拡散層ＤＦｂをコンタクト層ＣＴを介してメタル配線層ＭＬに接続したような構造となる。
【００７４】
このような構成例を用いると、誘導ノイズに伴い入力端子２０７ｎ（入力信号Ｖｉｎｎ）の電位が上がった場合、ダイオード１００１は逆方向電圧となり、バックゲートと電源Ｖｄｄと間のインピーダンスが高くなるため、寄生ダイオード２０５を介した電荷の注入は生じない。これにより、誘導ノイズに起因する出力信号Ｖｏｕｔの誤差を抑制することが可能になる。その結果、誘導ノイズに起因する出力回路１０６ｅの誤動作を防止でき、図１のセンサシステムおよび半導体装置１０２において、ノイズ耐性の向上が実現可能となる。
【００７５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００７６】
１０１  センサエレメント
１０２  半導体装置
１０６，１０６ａ〜１０６ｅ  出力回路
２０１  出力アンプ
２０３，４０３  フィードバック素子
２０４，４０４，７０７ａ，７０７ｂ，９１１ａ，９１１ｂ  スイッチ用トランジスタ
２０５，４０５，７０８ａ，７０８ｂ，９１０ａ，９１０ｂ  寄生ダイオード
２０６，４０６，７０９，９０９  抵抗素子
２０７ｎ，２０７ｐ  入力端子
２０８  出力端子
７０６  容量素子
１００１  ダイオード
ＤＦ  拡散層
ＧＥ  ゲート電極
ＲＬ  抵抗層
Ｖｃｔｌ  制御信号
Ｖｄｄ，Ｖｓｓ，Ｖｄｃ１，Ｖｄｃ２  電源
Ｖｉｎｎ，Ｖｉｎｐ  入力信号
【図１】
2019216317.tif 000003
【図２】
2019216317.tif 000004
【図３】
2019216317.tif 000005
【図４】
2019216317.tif 000006
【図５】
2019216317.tif 000007
【図６】
2019216317.tif 000008
【図７】
2019216317.tif 000009
【図８】
2019216317.tif 000010
【図９】
2019216317.tif 000011
【図１０】
2019216317.tif 000012
【図１１】
2019216317.tif 000013
【図１２】
2019216317.tif 000014