(57)【要約】【課題】プリチャージ電圧の書き込み速度の不足を低減できる表示ドライバー、電気光学装置及び電子機器等を提供すること。【解決手段】表示ドライバー１０は、第１のデータ電圧出力端子ＴＱ４０と、駆動期間において階調電圧を出力し、第１のプリチャージ期間において第１のアンプ供給プリチャージ電圧を出力する第１のアンプ回路ＡＭＰ４０と、第１のプリチャージ線供給電圧ＶＰＲａを供給する第１のプリチャージ線ＬＰＲａと、第１のアンプ回路ＡＭＰ４０と第１のデータ電圧出力端子ＴＱ４０との間に設けられる第１のアンプ用スイッチ素子ＳＡ４０と、第１のプリチャージ線ＬＰＲａと第１のデータ電圧出力端子ＴＱ４０との間に設けられる第１のプリチャージ線用スイッチ素子ＳＰ４０ａと、を含む。【選択図】      図１
2019032381.tif 000002
【特許請求の範囲】
【請求項１】
第１のデータ電圧出力端子と、
駆動期間において階調電圧を出力し、第１のプリチャージ期間において第１のアンプ供給プリチャージ電圧を出力する第１のアンプ回路と、
第１のプリチャージ線供給電圧を供給する第１のプリチャージ線と、
前記第１のアンプ回路と前記第１のデータ電圧出力端子との間に設けられる第１のアンプ用スイッチ素子と、
前記第１のプリチャージ線と前記第１のデータ電圧出力端子との間に設けられる第１のプリチャージ線用スイッチ素子と、
を含むことを特徴とする表示ドライバー。
【請求項２】
請求項１において、
前記第１のプリチャージ期間の第１の期間では、前記第１のアンプ用スイッチ素子及び前記第１のプリチャージ線用スイッチ素子がオンであり、
前記第１のプリチャージ期間の前記第１の期間の後の第２の期間では、前記第１のアンプ用スイッチ素子がオフであり、前記第１のプリチャージ線用スイッチ素子がオンであることを特徴とする表示ドライバー。
【請求項３】
請求項１又は２において、
前記第１のプリチャージ線に表示ドライバーの外部から前記第１のプリチャージ線供給電圧を供給する第１のプリチャージ端子を含むことを特徴とする表示ドライバー。
【請求項４】
請求項１乃至３のいずれかにおいて、
第２のプリチャージ線供給電圧を供給する第２のプリチャージ線と、
前記第２のプリチャージ線と前記第１のデータ電圧出力端子との間に設けられる第２のプリチャージ線用スイッチ素子と、
を含むことを特徴とする表示ドライバー。
【請求項５】
請求項４において、
前記第１のプリチャージ線供給電圧は、コモン電圧に対して負極性の電圧であり、
前記第２のプリチャージ線供給電圧は、前記コモン電圧に対して正極性の電圧であり、
正極期間における前記第１のプリチャージ期間では、前記第１のプリチャージ線用スイッチ素子がオンであり、
前記正極期間における前記第１のプリチャージ期間の後の第２のプリチャージ期間では、前記第２のプリチャージ線用スイッチ素子がオンであることを特徴とする表示ドライバー。
【請求項６】
請求項５において、
前記第１のアンプ回路は、
前記正極期間における前記第１のプリチャージ期間では、前記第１のプリチャージ線供給電圧よりも低い前記第１のアンプ供給プリチャージ電圧を出力し、
前記正極期間における前記第２のプリチャージ期間では、前記第２のプリチャージ線供給電圧よりも高い第２のアンプ供給プリチャージ電圧を出力することを特徴とする表示ドライバー。
【請求項７】
請求項４乃至６のいずれかにおいて、
第３のプリチャージ線供給電圧を供給する第３のプリチャージ線と、
第４のプリチャージ線供給電圧を供給する第４のプリチャージ線と、
前記第３のプリチャージ線と前記第１のデータ電圧出力端子との間に設けられる第３のプリチャージ線用スイッチ素子と、
前記第４のプリチャージ線と前記第１のデータ電圧出力端子との間に設けられる第４のプリチャージ線用スイッチ素子と、
を含むことを特徴とする表示ドライバー。
【請求項８】
請求項７において、
前記第３のプリチャージ線供給電圧は、コモン電圧に対して負極性の電圧であり、
前記第４のプリチャージ線供給電圧は、前記第３のプリチャージ線供給電圧よりも高い、前記コモン電圧に対して負極性の電圧であり、
負極期間における前記第１のプリチャージ期間では、前記第３のプリチャージ線用スイッチ素子がオンであり、
前記負極期間における前記第１のプリチャージ期間の後の第２のプリチャージ期間では、前記第４のプリチャージ線用スイッチ素子がオンであることを特徴とする表示ドライバー。
【請求項９】
請求項８において、
前記第１のアンプ回路は、
前記負極期間における前記第１のプリチャージ期間では、前記第３のプリチャージ線供給電圧よりも低い第３のアンプ供給プリチャージ電圧を出力し、
前記負極期間における前記第２のプリチャージ期間では、前記第４のプリチャージ線供給電圧よりも高い第４のアンプ供給プリチャージ電圧を出力することを特徴とする表示ドライバー。
【請求項１０】
請求項７乃至９のいずれかにおいて、
前記第１のプリチャージ線用スイッチ素子、前記第３のプリチャージ線用スイッチ素子及び前記第４のプリチャージ線用スイッチ素子は、Ｎ型トランジスターであり、
前記第２のプリチャージ線用スイッチ素子は、Ｐ型トランジスターであることを特徴とする表示ドライバー。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
第２のデータ電圧出力端子と、
前記駆動期間において階調電圧を出力する第２のアンプ回路と、
前記第２のアンプ回路と前記第２のデータ電圧出力端子との間に設けられる第２のアンプ用スイッチ素子と、
前記第１のプリチャージ線と前記第２のデータ電圧出力端子との間に設けられる第５のプリチャージ線用スイッチ素子と、
を含むことを特徴とする表示ドライバー。
【請求項１２】
請求項１１において、
前記第２のアンプ回路は、
前記第１のプリチャージ期間において前記第１のアンプ供給プリチャージ電圧を出力することを特徴とする表示ドライバー。
【請求項１３】
請求項１１又は１２において、
前記第１のプリチャージ線に対して前記第１のプリチャージ線供給電圧を供給する供給ノードと、前記第１のアンプ用スイッチ素子との間の距離は、
前記供給ノードと前記第２のアンプ用スイッチ素子との間の距離よりも長く、
前記第１のアンプ回路の駆動能力は、前記第２のアンプ回路の駆動能力よりも高いことを特徴とする表示ドライバー。
【請求項１４】
請求項１３において、
前記第１のアンプ用スイッチ素子は、
前記第１のプリチャージ期間の第１の期間ではオンであり、前記第１のプリチャージ期間の前記第１の期間の後の第２の期間ではオフであり、
前記第２のアンプ用スイッチ素子は、
前記第１のプリチャージ期間においてオフであることを特徴とする表示ドライバー。
【請求項１５】
請求項１３において、
前記第１のアンプ用スイッチ素子は、
前記第１のプリチャージ期間の第１の期間ではオンであり、前記第１のプリチャージ期間の前記第１の期間の後の第２の期間ではオフであり、
前記第２のアンプ用スイッチ素子は、
前記第１のプリチャージ期間の前記第１の期間より短い第３の期間ではオンであり、前記第１のプリチャージ期間の前記第３の期間の後の第４の期間ではオフであることを特徴とする表示ドライバー。
【請求項１６】
請求項１５において、
前記第１の期間及び前記第３の期間の長さ、又は前記第１の期間と前記第２の期間を切り替えるタイミング及び前記第３の期間と前記第４の期間を切り替えるタイミングを設定する設定回路を含むことを特徴とする表示ドライバー。
【請求項１７】
請求項１乃至１６のいずれかに記載の表示ドライバーと、
前記表示ドライバーに駆動される電気光学パネルと、
を含むことを特徴とする電気光学装置。
【請求項１８】
請求項１乃至１６のいずれかに記載の表示ドライバーを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバー、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
例えば液晶表示装置等の電気光学装置において、画素にデータ電圧を書き込む前に所与のプリチャージ電圧を画素に印加するプリチャージの手法が知られている。プリチャージは、例えばデータ電圧の書き込み補助や、画質改善等を目的として行われている。データ電圧の書き込み補助では、画素に書き込む予定のデータ電圧に近いプリチャージ電圧を予め画素に印加しておき、データ電圧の書き込み不足（実際に画素に書き込まれた電圧とデータ電圧との間の誤差）を低減する。画質改善では、例えば画素電荷のリーク（画素容量とデータ線との間を接続するトランジスターのリーク）等の画質に影響を与える要因をプリチャージにより低減する。
【０００３】
このようなプリチャージの従来技術として、例えば特許文献１に開示される技術がある。特許文献１では、表示装置が、プリチャージ電圧を出力するプリチャージ用電源と、画素信号が印加される信号線と、前記プリチャージ用電源の出力と前記信号線との間に設けられるスイッチと、を含み、プリチャージ期間において前記スイッチがオンになり、前記プリチャージ電圧が前記スイッチを介して前記信号線に出力される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−０１９９０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年では電気光学パネルの画素数や表示のフレームレートが増加する傾向にあるため、１画素あたりの駆動時間が短くなっている。このため、プリチャージを行うプリチャージ期間を十分にとることができず、プリチャージ電圧の書き込み速度が不足するおそれがある。例えば、プリチャージ期間の終了時点において、画素がプリチャージ電圧に達しない可能性がある。或いは、特許文献１のような外部電源を用いたプリチャージでは、表示ドライバーのプリチャージ端子から各データ線までの距離が異なっている。このため、プリチャージ端子から距離が近いデータ線と、プリチャージ端子から距離が遠いデータ線とでは、プリチャージ電圧の書き込み速度が異なり、プリチャージ期間の終了時点における到達電圧が異なってしまう。
【０００６】
本発明の幾つかの態様によれば、プリチャージ電圧の書き込み速度の不足を低減できる表示ドライバー、電気光学装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１のデータ電圧出力端子と、駆動期間において階調電圧を出力し、第１のプリチャージ期間において第１のアンプ供給プリチャージ電圧を出力する第１のアンプ回路と、第１のプリチャージ線供給電圧を供給する第１のプリチャージ線と、前記第１のアンプ回路と前記第１のデータ電圧出力端子との間に設けられる第１のアンプ用スイッチ素子と、前記第１のプリチャージ線と前記第１のデータ電圧出力端子との間に設けられる第１のプリチャージ線用スイッチ素子と、を含む表示ドライバーに関係する。
【０００８】
本発明の一態様によれば、第１のプリチャージ期間において第１のアンプ回路から第１のアンプ供給プリチャージ電圧が出力される。これにより、第１のプリチャージ線から供給される第１のプリチャージ線供給電圧と、第１のアンプ回路から供給される第１のアンプ供給プリチャージ電圧により、電気光学パネルのプリチャージを行うことが可能になり、プリチャージ電圧の書き込み速度の不足を低減できる。例えば、プリチャージによる画質改善或いは書き込み補助の効果を高めることが可能になる。
【０００９】
また本発明の一態様では、前記第１のプリチャージ期間の第１の期間では、前記第１のアンプ用スイッチ素子及び前記第１のプリチャージ線用スイッチ素子がオンであり、前記第１のプリチャージ期間の前記第１の期間の後の第２の期間では、前記第１のアンプ用スイッチ素子がオフであり、前記第１のプリチャージ線用スイッチ素子がオンであってもよい。
【００１０】
このようにすれば、第１の期間において第１のプリチャージ線供給電圧と第１のアンプ供給プリチャージ電圧とを併用して電気光学パネルをプリチャージできる。そして、第２の期間において第１のアンプ回路が次の電圧を出力するための準備をすることが可能になる。例えば、第２の期間において第１のアンプ用スイッチ素子がオフであることにより、第１のアンプ回路が、第１のプリチャージ線供給電圧と異なる電圧を出力してもよい。
【００１１】
また本発明の一態様では、表示ドライバーは、前記第１のプリチャージ線に表示ドライバーの外部から前記第１のプリチャージ線供給電圧を供給する第１のプリチャージ端子を含んでもよい。
【００１２】
このようにすれば、表示ドライバーの外部に設けられた例えば電源回路等からのプリチャージ線供給電圧によりプリチャージを行うことができる。プリチャージ線供給電圧を外部から供給することで、プリチャージ時に発生するノイズを低減できる。これにより、例えばプリチャージ時に表示ドライバーが誤動作する可能性を低減できる。
【００１３】
また本発明の一態様では、表示ドライバーは、第２のプリチャージ線供給電圧を供給する第２のプリチャージ線と、前記第２のプリチャージ線と前記第１のデータ電圧出力端子との間に設けられる第２のプリチャージ線用スイッチ素子と、を含んでもよい。
【００１４】
このようにすれば、第１のプリチャージ線供給電圧と第２のプリチャージ線供給電圧により電気光学パネルのプリチャージを行うことが可能になる。例えば、第１のプリチャージ線供給電圧により画質改善のプリチャージを行い、第２のプリチャージ線供給電圧により書き込み補助のプリチャージを行うことができる。
【００１５】
また本発明の一態様では、前記第１のプリチャージ線供給電圧は、コモン電圧に対して負極性の電圧であり、前記第２のプリチャージ線供給電圧は、前記コモン電圧に対して正極性の電圧であり、正極期間における前記第１のプリチャージ期間では、前記第１のプリチャージ線用スイッチ素子がオンであり、前記正極期間における前記第１のプリチャージ期間の後の第２のプリチャージ期間では、前記第２のプリチャージ線用スイッチ素子がオンであってもよい。
【００１６】
このようにすれば、第１のプリチャージ期間において第１のプリチャージ線から第１のプリチャージ線用スイッチ素子を介して第１のデータ電圧出力端子に第１のプリチャージ線供給電圧が供給される。また、第２のプリチャージ期間において第２のプリチャージ線から第２のプリチャージ線用スイッチ素子を介して第１のデータ電圧出力端子に第２のプリチャージ線供給電圧が供給される。このようにして、水平走査期間において２段階のプリチャージを行うことが可能になる。コモン電圧に対して負極性の第１のプリチャージ線供給電圧により、例えば画質改善のプリチャージを実現できる。また、コモン電圧に対して正極性の第２のプリチャージ線供給電圧により、例えば正極性駆動における書き込み補助のプリチャージを実現できる。
【００１７】
また本発明の一態様では、前記第１のアンプ回路は、前記正極期間における前記第１のプリチャージ期間では、前記第１のプリチャージ線供給電圧よりも低い前記第１のアンプ供給プリチャージ電圧を出力し、前記正極期間における前記第２のプリチャージ期間では、前記第２のプリチャージ線供給電圧よりも高い第２のアンプ供給プリチャージ電圧を出力してもよい。
【００１８】
このようにすれば、プリチャージ線供給電圧とアンプ供給プリチャージ電圧が同じ電圧である場合に比べて、正極期間におけるプリチャージの充電速度を改善できる。即ち、プリチャージの電圧変化を急峻にすることが可能となり、目標電圧（第１、第２のプリチャージ線供給電圧）に到達するまでの時間を短縮できる。
【００１９】
また本発明の一態様では、表示ドライバーは、第３のプリチャージ線供給電圧を供給する第３のプリチャージ線と、第４のプリチャージ線供給電圧を供給する第４のプリチャージ線と、前記第３のプリチャージ線と前記第１のデータ電圧出力端子との間に設けられる第３のプリチャージ線用スイッチ素子と、前記第４のプリチャージ線と前記第１のデータ電圧出力端子との間に設けられる第４のプリチャージ線用スイッチ素子と、を含んでもよい。
【００２０】
このようにすれば、第３のプリチャージ線供給電圧と第４のプリチャージ線供給電圧により電気光学パネルのプリチャージを行うことが可能になる。例えば、正極期間において第１、第２のプリチャージ線供給電圧によりプリチャージを行い、負極期間において、第３、第４のプリチャージ線供給電圧によりプリチャージを行うことができる。
【００２１】
また本発明の一態様では、前記第３のプリチャージ線供給電圧は、コモン電圧に対して負極性の電圧であり、前記第４のプリチャージ線供給電圧は、前記第３のプリチャージ線供給電圧よりも高い、前記コモン電圧に対して負極性の電圧であり、負極期間における前記第１のプリチャージ期間では、前記第３のプリチャージ線用スイッチ素子がオンであり、前記負極期間における前記第１のプリチャージ期間の後の第２のプリチャージ期間では、前記第４のプリチャージ線用スイッチ素子がオンであってもよい。
【００２２】
このようにすれば、第１のプリチャージ期間において第３のプリチャージ線から第３のプリチャージ線用スイッチ素子を介して第１のデータ電圧出力端子に第３のプリチャージ線供給電圧が供給される。また、第２のプリチャージ期間において第４のプリチャージ線から第４のプリチャージ線用スイッチ素子を介して第１のデータ電圧出力端子に第４のプリチャージ線供給電圧が供給される。このようにして、水平走査期間において２段階のプリチャージを行うことが可能になる。コモン電圧に対して負極性の第３のプリチャージ線供給電圧により、例えば画質改善のプリチャージを実現できる。また、コモン電圧に対して負極性で第３のプリチャージ線供給電圧より高い第４のプリチャージ線供給電圧により、例えば負極性駆動における書き込み補助のプリチャージを実現できる。
【００２３】
また本発明の一態様では、前記第１のアンプ回路は、前記負極期間における前記第１のプリチャージ期間では、前記第３のプリチャージ線供給電圧よりも低い第３のアンプ供給プリチャージ電圧を出力し、前記負極期間における前記第２のプリチャージ期間では、前記第４のプリチャージ線供給電圧よりも高い第４のアンプ供給プリチャージ電圧を出力してもよい。
【００２４】
このようにすれば、プリチャージ線供給電圧とアンプ供給プリチャージ電圧が同じ電圧である場合に比べて、負極期間におけるプリチャージの充電速度を改善できる。即ち、プリチャージの電圧変化を急峻にすることが可能となり、目標電圧（第３、第４のプリチャージ線供給電圧）に到達するまでの時間を短縮できる。
【００２５】
また本発明の一態様では、前記第１のプリチャージ線用スイッチ素子、前記第３のプリチャージ線用スイッチ素子及び前記第４のプリチャージ線用スイッチ素子は、Ｎ型トランジスターであり、前記第２のプリチャージ線用スイッチ素子は、Ｐ型トランジスターであってもよい。
【００２６】
第１、第３、第４のプリチャージ線供給電圧は、コモン電圧よりも低い負極性の電圧である。このため、第１、第３、第４のプリチャージ線用スイッチ素子としてＮ型トランジスターを用いることができる。また、第２のプリチャージ線供給電圧は、コモン電圧よりも高い正極性の電圧である。このため、第３のプリチャージ線用スイッチ素子としてＰ型トランジスターを用いることができる。
【００２７】
また本発明の一態様では、表示ドライバーは、第２のデータ電圧出力端子と、前記駆動期間において階調電圧を出力する第２のアンプ回路と、前記第２のアンプ回路と前記第２のデータ電圧出力端子との間に設けられる第２のアンプ用スイッチ素子と、前記第１のプリチャージ線と前記第２のデータ電圧出力端子との間に設けられる第５のプリチャージ線用スイッチ素子と、を含んでもよい。
【００２８】
このようにすれば、第１のプリチャージ期間において、第１のプリチャージ線から第１、第５のプリチャージ線用スイッチ素子を介して第１、第２のデータ電圧出力端子に第１のプリチャージ線供給電圧を出力することが可能になる。
【００２９】
また本発明の一態様では、前記第２のアンプ回路は、前記第１のプリチャージ期間において前記第１のアンプ供給プリチャージ電圧を出力してもよい。
【００３０】
このようにすれば、電気光学パネルの左右における位置が異なるデータ線を駆動する第１、第２のアンプ回路が、第１のプリチャージ期間において第１のアンプ供給プリチャージ電圧を出力できる。これにより、電気光学パネルの左右におけるプリチャージの充電速度のばらつきを低減できる。
【００３１】
また本発明の一態様では、前記第１のプリチャージ線に対して前記第１のプリチャージ線供給電圧を供給する供給ノードと、前記第１のアンプ用スイッチ素子との間の距離は、前記供給ノードと前記第２のアンプ用スイッチ素子との間の距離よりも長く、前記第１のアンプ回路の駆動能力は、前記第２のアンプ回路の駆動能力よりも高くてもよい。
【００３２】
このようにすれば、第１のプリチャージ線供給電圧を供給する供給ノードとアンプ用スイッチ素子との間の距離が遠いアンプ回路の駆動能力の方が、供給ノードとアンプ用スイッチ素子との間の距離が近いアンプ回路の駆動能力よりも高くなる。これにより、電気光学パネルの左右におけるプリチャージの充電速度のばらつきを低減できる。
【００３３】
また本発明の一態様では、前記第１のアンプ用スイッチ素子は、前記第１のプリチャージ期間の第１の期間ではオンであり、前記第１のプリチャージ期間の前記第１の期間の後の第２の期間ではオフであり、前記第２のアンプ用スイッチ素子は、前記第１のプリチャージ期間においてオフであってもよい。
【００３４】
このようにすれば、第１のプリチャージ線供給電圧を供給する供給ノードとアンプ用スイッチ素子との間の距離が遠い位置では、プリチャージ線供給電圧とアンプ供給プリチャージ電圧が併用され、供給ノードとアンプ用スイッチ素子との間の距離が近い位置では、プリチャージ線供給電圧が用いられる。これにより、電気光学パネルの左右におけるプリチャージの充電速度のばらつきを低減できる。
【００３５】
また本発明の一態様では、前記第１のアンプ用スイッチ素子は、前記第１のプリチャージ期間の第１の期間ではオンであり、前記第１のプリチャージ期間の前記第１の期間の後の第２の期間ではオフであり、前記第２のアンプ用スイッチ素子は、前記第１のプリチャージ期間の前記第１の期間より短い第３の期間ではオンであり、前記第１のプリチャージ期間の前記第３の期間の後の第４の期間ではオフであってもよい。
【００３６】
このようにすれば、第１のプリチャージ線供給電圧を供給する供給ノードとアンプ用スイッチ素子との間の距離が遠いアンプ回路の方が、供給ノードとアンプ用スイッチ素子との間の距離が近いアンプ回路よりも、アンプ供給プリチャージ電圧を出力する期間が長くなる。これにより、電気光学パネルの左右におけるプリチャージの充電速度のばらつきを低減できる。
【００３７】
また本発明の一態様では、表示ドライバーは、前記第１の期間及び前記第３の期間の長さ、又は前記第１の期間と前記第２の期間を切り替えるタイミング及び前記第３の期間と前記第４の期間を切り替えるタイミングを設定する設定回路を含んでもよい。
【００３８】
このようにすれば、第１の期間及び第３の期間の長さを可変に調整できるようになる。例えば、電気光学パネルの種類や機種が異なると、プリチャージにおける負荷容量も異なる。このため、プリチャージ線供給電圧とアンプ供給プリチャージ電圧を併用する期間の長さが、電気光学パネルの種類や機種に応じて異なる。本発明の一態様によれば、電気光学パネルの種類や機種に応じて第１の期間及び第３の期間の長さを可変に調整できる。
【００３９】
また本発明の他の態様は、上記のいずれかに記載の表示ドライバーと、前記表示ドライバーに駆動される電気光学パネルと、を含む電気光学装置に関係する。
【００４０】
また本発明の更に他の態様は、上記のいずれかに記載の表示ドライバーを含む電子機器に関係する。
【図面の簡単な説明】
【００４１】
【図１】本実施形態の表示ドライバーの第１の構成例。
【図２】本実施形態におけるプリチャージ電圧の例。
【図３】本実施形態の表示ドライバーが駆動する電気光学パネルの構成例。
【図４】本実施形態の表示ドライバーの動作を説明する図。
【図５】本実施形態の表示ドライバーの動作を説明する図。
【図６】プリチャージ期間が終了したときのデータ電圧出力端子の電圧の特性を説明する図。
【図７】プリチャージにおいて電源回路に流れる電流について説明する図。
【図８】縦クロストークを説明する図。
【図９】アンプ供給プリチャージ電圧の変形例について説明する図。
【図１０】アンプ供給プリチャージ電圧の変形例について説明する図。
【図１１】アンプ用スイッチ素子の動作の第１の変形例を説明する図。
【図１２】アンプ用スイッチ素子の動作の第２の変形例を説明する図。
【図１３】アンプ回路の詳細な構成例。
【図１４】アンプ用スイッチ素子及びプリチャージ線用スイッチ素子の詳細な構成例。
【図１５】本実施形態の表示ドライバーの第２の構成例。
【図１６】電気光学装置の構成例。
【図１７】電子機器の構成例。
【発明を実施するための形態】
【００４２】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４３】
１．表示ドライバーの第１の構成例
図１は、本実施形態の表示ドライバーの第１の構成例である。表示ドライバー１０は、アンプ回路ＡＭＰ１〜ＡＭＰ８０、アンプ用スイッチ素子ＳＡ１〜ＳＡ８０（スイッチ、アンプ用スイッチ）を含む。また表示ドライバー１０は、プリチャージ線ＬＰＲａ〜ＬＰＲｄ、プリチャージ線用スイッチ素子ＳＰ１ａ〜ＳＰ８０ａ、ＳＰ１ｂ〜ＳＰ８０ｂ、ＳＰ１ｃ〜ＳＰ８０ｃ、ＳＰ１ｄ〜ＳＰ８０ｄ（スイッチ、プリチャージ線用スイッチ）、データ電圧出力端子ＴＱ１〜ＴＱ８０、プリチャージ端子ＴＰＡａ〜ＴＰＡｄ、ＴＰＢａ〜ＴＰＢｄを含む。なお、表示ドライバーは図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、以下では４つのプリチャージ電圧を４本のプリチャージ線で供給する場合を例に説明するが、これに限定されず、ｍ個（ｍは１以上の整数）のプリチャージ電圧を、ｍ本のプリチャージ線で供給してもよい。また、以下では表示ドライバー１０が８０個のアンプ回路を含む場合を例に説明するが、これに限定されず、表示ドライバー１０はｎ個（ｎは２以上の整数）のアンプ回路を含んでもよい。
【００４４】
表示ドライバー１０は、例えば集積回路装置（半導体回路装置）により実現される。データ電圧出力端子ＴＱ１〜ＴＱ８０（ＴＱ１〜ＴＱｎ）、プリチャージ端子ＴＰＡａ〜ＴＰＡｄ、ＴＰＢａ〜ＴＰＢｄは、例えば半導体基板（半導体チップ）に形成されるパッド、或いは集積回路装置のパッケージの端子である。
【００４５】
アンプ回路ＡＭＰ１〜ＡＭＰ８０（ＡＭＰ１〜ＡＭＰｎ）は、電気光学パネル（表示パネル）の表示駆動及びプリチャージを行う。即ち、アンプ回路ＡＭＰ１は、データ電圧出力端子ＴＱ１を介して電気光学パネルのデータ線（画素）に階調電圧及びプリチャージ電圧を出力する。同様に、アンプ回路ＡＭＰ２〜ＡＭＰ８０は、各々、データ電圧出力端子ＴＱ２〜ＴＱ８０を介して電気光学パネルのデータ線に階調電圧及びプリチャージ電圧を出力する。なお、アンプ回路ＡＭＰ１〜ＡＭＰ８０が出力するプリチャージ電圧をアンプ供給プリチャージ電圧と呼ぶ。後述のように、アンプ回路ＡＭＰ１〜ＡＭＰ８０の一部のみがアンプ供給プリチャージ電圧を出力してもよい。アンプ回路ＡＭＰ１〜ＡＭＰ８０としては、種々の構成のアンプ回路を採用できる。アンプ回路ＡＭＰ１〜ＡＭＰ８０の各々は、例えばボルテージフォロアーに構成されたオペアンプであってもよいし、或いはオペアンプとフィードバック回路（例えば抵抗又はキャパシター又はその両方を含む）を含む正転アンプ回路又は反転アンプ回路であってもよい。
【００４６】
プリチャージ線ＬＰＲａの一端は、プリチャージ端子ＴＰＡａに接続され、他端はプリチャージ端子ＴＰＢａに接続される。プリチャージ線ＬＰＲａには、プリチャージ端子ＴＰＡａ、ＴＰＢａを介して電源回路２０からプリチャージ線供給電圧ＶＰＲａが供給される。同様に、プリチャージ線ＬＰＲｂ〜ＬＰＲｄの一端は、各々、プリチャージ端子ＴＰＡｂ〜ＴＰＡｄに接続され、他端は、各々、プリチャージ端子ＴＰＢｂ〜ＴＰＢｄに接続される。プリチャージ線ＬＰＲｂ〜ＬＰＢｄには、各々、プリチャージ端子ＴＰＡｂ〜ＴＰＢｄ及びプリチャージ端子ＴＰＢｂ〜ＴＰＢｄを介して電源回路２０からプリチャージ線供給電圧ＶＰＲｂ〜ＶＰＲｄが供給される。なお、プリチャージ線ＬＰＲａ〜ＬＰＲｄのプリチャージ電圧をプリチャージ線供給電圧と呼ぶ。プリチャージ線ＬＰＲａ〜ＬＰＲｄは、例えば半導体基板に形成される金属層配線（例えばアルミ配線）であり、表示ドライバー１０の長辺方向である方向Ｄ１に沿って配線される。なお、図１ではプリチャージ端子ＴＰＡａ〜ＴＰＡｄが表示ドライバー１０の短辺ＨＡに設けられ、プリチャージ端子ＴＰＢａ〜ＴＰＢｄが表示ドライバー１０の短辺ＨＢに設けられているが、これに限定されない。例えば、プリチャージ端子ＴＰＡａ〜ＴＰＡｄ及びプリチャージ端子ＴＰＢａ〜ＴＰＢｄの一方のみが設けられてもよい。或いは、プリチャージ端子ＴＰＡａ〜ＴＰＡｄが長辺ＨＣの一端側（短辺ＨＡ側）に設けられ、プリチャージ端子ＴＰＢａ〜ＴＰＢｄが長辺ＨＣの他端側（短辺ＨＢ側）に設けられてもよい。長辺ＨＣは、データ電圧出力端子ＴＱ１〜ＴＱ８０が設けられる長辺ＨＤに対向する辺である。そして、方向Ｄ１に沿って配線されるプリチャージ線ＬＰＲａ〜ＬＰＲｄとプリチャージ端子ＴＰＡａ〜ＴＰＡｄ、ＴＰＢａ〜ＴＰＢｄとが、短辺方向である方向Ｄ２（方向Ｄ１に直交する方向）に沿った配線によって接続されてもよい。
【００４７】
電源回路２０は、表示ドライバー１０の外部に設けられ、プリチャージ線供給電圧ＶＰＲａ〜ＶＰＲｄを生成する。例えば、電源回路２０は、電源回路２０の外部から供給される電源電圧を昇圧又は降圧してプリチャージ線供給電圧ＶＰＲａ〜ＶＰＲｄを生成するレギュレーター（例えば、リニアレギュレーター又はスイッチングレギュレーター）である。なお、図１ではプリチャージ線供給電圧ＶＰＲａ〜ＶＰＲｄが表示ドライバー１０の外部から供給される場合を例に説明したが、これに限定されない。例えば、表示ドライバーが、プリチャージ線供給電圧ＶＰＲａ〜ＶＰＲｄを生成する電源回路を含んでもよい。この場合、プリチャージ端子ＴＰＡａ〜ＴＰＡｄ、ＴＰＢａ〜ＴＰＢｄが省略され、電源回路の出力ノードにプリチャージ線ＬＰＲａ〜ＬＰＲｄが接続される。
【００４８】
アンプ用スイッチ素子ＳＡ１は、アンプ回路ＡＭＰ１の出力とデータ電圧出力端子ＴＱ１との間に設けられる。具体的にはアンプ用スイッチ素子ＳＡ１の一端がアンプ回路ＡＭＰ１の出力に接続され、他端がデータ電圧出力端子ＴＱ１に接続される。同様に、アンプ用スイッチ素子ＳＡ２〜ＳＡ８０（ＳＡ２〜ＳＡｎ）は、各々、アンプ回路ＡＭＰ２〜ＡＭＰ８０の出力とデータ電圧出力端子ＴＱ２〜ＴＱ８０との間に設けられる。具体的にはアンプ用スイッチ素子ＳＡ２〜ＳＡ８０の一端は、各々、アンプ回路ＡＭＰ２〜ＡＭＰ８０の出力に接続され、他端は、各々、データ電圧出力端子ＴＱ２〜ＴＱ８０に接続される。例えば、アンプ用スイッチ素子ＳＡ１〜ＳＡ８０は１又は複数のトランジスターで構成される。
【００４９】
プリチャージ線用スイッチ素子ＳＰ１ａは、プリチャージ線ＬＰＲａとデータ電圧出力端子ＴＱ１との間に設けられる。具体的には、プリチャージ線用スイッチ素子ＳＰ１ａの一端は、プリチャージ線ＬＰＲａに接続され、他端はデータ電圧出力端子ＴＱ１に接続される。同様に、プリチャージ線用スイッチ素子ＳＰ２ａ〜ＳＰ８０ａ（ＳＰ２ａ〜ＳＰｎａ）は、各々、プリチャージ線ＬＰＲａとデータ電圧出力端子ＴＱ２〜ＴＱ８０との間に設けられる。具体的には、プリチャージ線用スイッチ素子ＳＰ２ａ〜ＳＰ８０ａの一端は、プリチャージ線ＬＰＲａに接続され、他端は、各々、データ電圧出力端子ＴＱ２〜ＴＱ８０に接続される。同様に、プリチャージ線用スイッチ素子ＳＰ１ｂ〜ＳＰ８０ｂ（ＳＰ１ｂ〜ＳＰｎｂ）は、各々、プリチャージ線ＬＰＲｂとデータ電圧出力端子ＴＱ１〜ＴＱ８０との間に設けられる。具体的には、プリチャージ線用スイッチ素子ＳＰ１ｂ〜ＳＰ８０ｂの一端は、プリチャージ線ＬＰＲｂに接続され、他端は、各々、データ電圧出力端子ＴＱ１〜ＴＱ８０に接続される。プリチャージ線用スイッチ素子ＳＰ１ｃ〜ＳＰ８０ｃ（ＳＰ１ｃ〜ＳＰｎｃ）は、各々、プリチャージ線ＬＰＲｃとデータ電圧出力端子ＴＱ１〜ＴＱ８０との間に設けられる。具体的には、プリチャージ線用スイッチ素子ＳＰ１ｃ〜ＳＰ８０ｃの一端は、プリチャージ線ＬＰＲｃに接続され、他端は、各々、データ電圧出力端子ＴＱ１〜ＴＱ８０に接続される。プリチャージ線用スイッチ素子ＳＰ１ｄ〜ＳＰ８０ｄ（ＳＰ１ｄ〜ＳＰｎｄ）は、各々、プリチャージ線ＬＰＲｄとデータ電圧出力端子ＴＱ１〜ＴＱ８０との間に設けられる。具体的には、プリチャージ線用スイッチ素子ＳＰ１ｄ〜ＳＰ８０ｄの一端は、プリチャージ線ＬＰＲｄに接続され、他端は、各々、データ電圧出力端子ＴＱ１〜ＴＱ８０に接続される。例えば、プリチャージ線用スイッチ素子ＳＰ１ａ〜ＳＰ８０ａ、ＳＰ１ｂ〜ＳＰ８０ｂ、ＳＰ１ｃ〜ＳＰ８０ｃ、ＳＰ１ｄ〜ＳＰ８０ｄは１又は複数のトランジスターで構成される。
【００５０】
図２は、本実施形態におけるプリチャージ電圧の例である。本実施形態では、正極性のデータ電圧で画素を駆動する正極性駆動と、負極性のデータ電圧で画素を駆動する負極性駆動とをフレーム（垂直走査期間）毎に反転するフレーム反転駆動を行う。なお、これに限定されず、ライン（水平走査期間）毎に正極性駆動と負極性駆動を反転するライン反転駆動や、ドット（画素）毎に正極性駆動と負極性駆動を反転するドット反転駆動を採用してもよい。
【００５１】
図２に示すように、コモン電圧ＶＣより低い電圧を負極性の電圧とし、コモン電圧ＶＣより高い電圧を正極性の電圧とする。ＶＣ〜ＶＲＬは、負極性の階調電圧（データ電圧）の範囲であり、ＶＣ〜ＶＲＨは、正極性の階調電圧（データ電圧）の範囲である。ここで、ＶＲＬ＜ＶＣ＜ＶＲＨである。
【００５２】
プリチャージ線供給電圧ＶＰＲａ、ＶＰＲｂは、正極性駆動におけるプリチャージに用いられるプリチャージ電圧である。プリチャージ線供給電圧ＶＰＲａ、ＶＰＲｂは、各々、負極性、正極性の電圧である。プリチャージ線供給電圧ＶＰＲｃ、ＶＰＲｄは、負極性駆動におけるプリチャージに用いられるプリチャージ電圧であり、共に負極性の電圧である。具体的には、プリチャージ線供給電圧ＶＰＲｂは、コモン電圧ＶＣと電圧ＶＲＨの間の電圧であり、例えばコモン電圧ＶＣと電圧ＶＲＨの中間付近の電圧（例えばＶＣ＋（ＶＲＨ−ＶＣ）×１／４〜ＶＣ＋（ＶＲＨ−ＶＣ）×３／４）である。プリチャージ線供給電圧ＶＰＲｄは、コモン電圧ＶＣと電圧ＶＲＬの間の電圧であり、例えばコモン電圧ＶＣと電圧ＶＲＬの中間付近の電圧（例えばＶＣ＋（ＶＲＬ−ＶＣ）×１／４〜ＶＣ＋（ＶＲＬ−ＶＣ）×３／４）である。ＶＰＲａ＜ＶＰＲｄ、ＶＰＲｃ＜ＶＰＲｄであり、例えばＶＰＲａ＝ＶＰＲｃ＝ＶＲＬである。なお、ＶＰＲａとＶＰＲｃはＶＲＬとは異なる電圧であってもよいし、ＶＰＲａとＶＰＲｃが互いに異なる電圧であってもよい。
【００５３】
図３は、本実施形態の表示ドライバーが駆動する電気光学パネルの構成例である。図３では、６４０×４８０の画素アレイのうち、表示ドライバー１０のデータ電圧出力端子ＴＱｉに接続されるデータ線ＤＬｉに関する部分のみを図示している。ｉは１以上８０以下の整数である。なお、以下では８マルチのマルチプレクス駆動を例に説明するが、マルチ数（１つのアンプ回路が１つの水平走査期間に駆動する画素の数）は８に限定されない。また、画素アレイのサイズは６４０×４８０に限定されない。
【００５４】
電気光学パネル２００は、データ線ＤＬｉと、ソース線ＳＬ１〜ＳＬ８と、デマルチプレクサーＤＭＸと、ゲート線ＧＬ１〜ＧＬ４８０（走査線）と、８×４８０個の画素回路と、を含む。
【００５５】
デマルチプレクサーＤＭＸはスイッチ素子ＳＤ１〜ＳＤ８で構成される。スイッチ素子ＳＤ１は、データ線ＤＬｉとソース線ＳＬ１との間に設けられる。同様に、スイッチ素子ＳＤ２〜ＳＤ８は、各々、データ線ＤＬｉとソース線ＳＬ２〜ＳＬ８との間に設けられる。例えば、スイッチ素子ＳＤ１〜ＳＤ８はＴＦＴ（Thin Film Transistor）である。ゲート線ＧＬｊを例にとると、画素回路Ｐ１ｊはゲート線ＧＬｊとソース線ＳＬ１とに接続される。ｊは１以上４８０以下の整数である。同様に、画素回路Ｐ２ｊ〜Ｐ８ｊは、各々、ゲート線ＧＬｊとソース線ＳＬ２〜ＳＬ８とに接続される。各画素回路は、例えば液晶セル（画素）と、ＴＦＴ（トランジスター）とを含む。ＴＦＴのソースはソース線に接続され、ドレインは液晶セルに接続され、ゲートはゲート線に接続される。
【００５６】
図３の電気光学パネルを駆動する場合を例にとって、本実施形態の表示ドライバーの動作を説明する。図４、図５は、本実施形態の表示ドライバーの動作を説明する図である。図４には、正極期間における１つの水平走査期間でのタイミングチャートを示し、図５には、負極性期間における１つの水平走査期間でのタイミングチャートを示す。正極期間は、画素の正極性駆動を行う期間であり、負極期間は、画素の負極性駆動を行う期間である。例えばフレーム反転駆動の場合には、正極期間、負極期間は、各々、１フレーム（１つの垂直走査期間）である。なお以下では、ｉを１以上８０以下の整数とし、適宜、スイッチ素子をＳＰｉａ、ＳＰｉｂ、ＳＰｉｃ、ＳＰｉｄ、ＳＡｉと記載する。
【００５７】
図４に示すように、水平走査期間において画素を駆動する期間Ｇｓ１〜Ｇｓ８の前にプリチャージ期間Ｐｒ１、Ｐｒ２が設けられている。プリチャージ期間Ｐｒ１では、画質改善（例えば縦クロストークの低減）のためのプリチャージを行う。プリチャージ期間Ｐｒ２では、画素の駆動を補助（例えば書き込み不足の低減）するためのプリチャージを行う。プリチャージ期間Ｐｒ２は、プリチャージ期間Ｐｒ１の後に（Ｐｒ１に続いて）設けられており、プリチャージ期間Ｐｒ１とは期間の長さが異なる。なお、プリチャージ期間Ｐｒ１、Ｐｒ２の間が連続していなくてもよい。また、プリチャージ期間Ｐｒ１、Ｐｒ２の長さが同じであってもよい。
【００５８】
正極期間の水平走査期間では、プリチャージ期間Ｐｒ１においてプリチャージ線用スイッチ素子ＳＰｉａがオンになり、プリチャージ線用スイッチ素子ＳＰｉｂ、ＳＰｉｃ、ＳＰｉｄがオフになり、プリチャージ線供給電圧ＶＰＲａがデータ線ＤＬｉに供給される。図４の水平走査期間において例えば図３のゲート線ＧＬｊ（画素回路Ｐ１ｊ〜Ｐ８ｊ）が選択されているとする。プリチャージ期間Ｐｒ１では、デマルチプレクサーＤＭＸのスイッチ素子ＳＤ１〜ＳＤ８が全てオンになり、画素回路Ｐ１ｊ〜Ｐ８ｊの画素にプリチャージ線供給電圧ＶＰＲａが印加される。
【００５９】
プリチャージ期間Ｐｒ１は、期間ＴＡ１と、期間ＴＡ１の後の（期間ＴＡ１に続く）期間ＴＡ２とに分割されている。期間ＴＡ１では、更にアンプ用スイッチ素子ＳＡｉがオンになり、アンプ回路ＡＭＰｉが画素回路Ｐ１ｊ〜Ｐ８ｊの画素にアンプ供給プリチャージ電圧（例えばＶＰＲａと同じ電圧）を印加する。即ち、期間ＴＡ１では、電源回路２０からのプリチャージ線供給電圧ＶＰＲａとアンプ回路ＡＭＰｉからのアンプ供給プリチャージ電圧により、画素回路Ｐ１ｊ〜Ｐ８ｊの画素がプリチャージされることになる。期間ＴＡ２では、アンプ用スイッチ素子ＳＡｉがオフになり、電源回路２０からのプリチャージ線供給電圧ＶＰＲａにより、画素回路Ｐ１ｊ〜Ｐ８ｊの画素がプリチャージされる。
【００６０】
プリチャージ期間Ｐｒ２では、プリチャージ線用スイッチ素子ＳＰｉｂがオンになり、プリチャージ線用スイッチ素子ＳＰｉａ、ＳＰｉｃ、ＳＰｉｄがオフになり、プリチャージ線供給電圧ＶＰＲｂがデータ線ＤＬｉに供給される。デマルチプレクサーＤＭＸのスイッチ素子ＳＤ１〜ＳＤ８が全てオンになり、画素回路Ｐ１ｊ〜Ｐ８ｊの画素にプリチャージ線供給電圧ＶＰＲｂが印加される。
【００６１】
プリチャージ期間Ｐｒ２は、期間ＴＢ１と、期間ＴＢ１の後の（期間ＴＢ１に続く）期間ＴＢ２とに分割されている。期間ＴＢ１では、更にアンプ用スイッチ素子ＳＡｉがオンになり、アンプ回路ＡＭＰｉが画素回路Ｐ１ｊ〜Ｐ８ｊの画素にアンプ供給プリチャージ電圧（例えばＶＰＲｂと同じ電圧）を印加する。即ち、期間ＴＢ１では、電源回路２０からのプリチャージ線供給電圧ＶＰＲｂとアンプ回路ＡＭＰｉからのアンプ供給プリチャージ電圧により、画素回路Ｐ１ｊ〜Ｐ８ｊの画素がプリチャージされることになる。期間ＴＢ２では、アンプ用スイッチ素子ＳＡｉがオフになり、電源回路２０からのプリチャージ線供給電圧ＶＰＲｂにより、画素回路Ｐ１ｊ〜Ｐ８ｊの画素がプリチャージされる。
【００６２】
期間Ｇｓ１〜Ｇｓ８では、プリチャージ線用スイッチ素子ＳＰｉａ〜ＳＰｉｄはオフになり、アンプ用スイッチ素子ＳＡｉはオンになる。期間Ｇｓ１では、デマルチプレクサーＤＭＸのスイッチ素子ＳＤ１がオンになり、スイッチ素子ＳＤ２〜ＳＤ８がオフになり、アンプ回路ＡＭＰｉが画素回路Ｐ１ｊの画素に階調電圧を書き込む。同様に、期間Ｇｓ２〜Ｇｓ８では、各々、デマルチプレクサーＤＭＸのスイッチ素子ＳＤ２〜ＳＤ８がオンになり、アンプ回路ＡＭＰｉが画素回路Ｐ２ｊ〜Ｐ８ｊの画素に階調電圧を書き込む。
【００６３】
期間Ｇｓ１〜Ｇｓ８の後にはポストチャージ期間Ｐｏｓｔが設けられる。ポストチャージ期間Ｐｏｓｔでは、プリチャージ線用スイッチ素子ＳＰｉａがオンになり、プリチャージ線用スイッチ素子ＳＰｉｂ、ＳＰｉｃ、ＳＰｉｄがオフになり、プリチャージ線供給電圧ＶＰＲａがデータ線ＤＬｉに供給される。デマルチプレクサーＤＭＸのスイッチ素子ＳＤ１〜ＳＤ８が全てオフになり、ソース線ＳＬ２〜ＳＬ８にプリチャージ線供給電圧ＶＰＲａが印加される。
【００６４】
図５に示すように、負極期間の水平走査期間では、プリチャージ期間Ｐｒ１においてプリチャージ線用スイッチ素子ＳＰｉｃがオンになり、プリチャージ線用スイッチ素子ＳＰｉｂ、ＳＰｉｃ、ＳＰｉｄがオフになり、プリチャージ線供給電圧ＶＰＲｃがデータ線ＤＬｉに供給される。デマルチプレクサーＤＭＸのスイッチ素子ＳＤ１〜ＳＤ８が全てオンになり、画素回路Ｐ１ｊ〜Ｐ８ｊの画素にプリチャージ線供給電圧ＶＰＲｃが印加される。正極期間と同様に、プリチャージ期間Ｐｒ１は期間ＴＡ１、ＴＡ２に分割され、期間ＴＡ１では、電源回路２０からのプリチャージ線供給電圧ＶＰＲｃとアンプ回路ＡＭＰｉからのアンプ供給プリチャージ電圧（例えばＶＰＲｃと同じ電圧）により、画素回路Ｐ１ｊ〜Ｐ８ｊの画素がプリチャージされる。
【００６５】
プリチャージ期間Ｐｒ２では、プリチャージ線用スイッチ素子ＳＰｉｄがオンになり、プリチャージ線用スイッチ素子ＳＰｉａ〜ＳＰｉｃがオフになり、プリチャージ線供給電圧ＶＰＲｄがデータ線ＤＬｉに供給される。デマルチプレクサーＤＭＸのスイッチ素子ＳＤ１〜ＳＤ８が全てオンになり、画素回路Ｐ１ｊ〜Ｐ８ｊの画素にプリチャージ線供給電圧ＶＰＲｄが印加される。正極期間と同様に、プリチャージ期間Ｐｒ２は期間ＴＢ１、ＴＢ２に分割され、期間ＴＢ１では、電源回路２０からのプリチャージ線供給電圧ＶＰＲｄとアンプ回路ＡＭＰｉからのアンプ供給プリチャージ電圧（例えばＶＰＲｄと同じ電圧）により、画素回路Ｐ１ｊ〜Ｐ８ｊの画素がプリチャージされる。
【００６６】
期間Ｇｓ１〜Ｇｓ８における動作は正極期間と同様であり、負極性の階調電圧が画素回路Ｐ１ｊ〜Ｐ８ｊの画素に書き込まれる。ポストチャージ期間Ｐｏｓｔでは、プリチャージ線用スイッチ素子ＳＰｉｄがオンになり、プリチャージ線用スイッチ素子ＳＰｉａ〜ＳＰｉｃがオフになり、デマルチプレクサーＤＭＸのスイッチ素子ＳＤ１〜ＳＤ８が全てオフになり、ソース線ＳＬ２〜ＳＬ８にプリチャージ線供給電圧ＶＰＲｃが印加される。
【００６７】
図６は、プリチャージ期間が終了したときのデータ電圧出力端子（データ線）の電圧の特性を説明する図である。なお、図６では正極期間のプリチャージ期間Ｐｒ１を例に説明するが、正極期間のプリチャージ期間Ｐｒ２、負極期間のプリチャージ期間Ｐｒ１、Ｐｒ２についても同様である。
【００６８】
プリチャージ線供給電圧ＶＰＲａは、電源回路２０からプリチャージ端子ＴＰＡａ、ＴＰＢａを介してプリチャージ線ＬＰＲａに供給され、プリチャージ線ＬＰＲａからデータ電圧出力端子ＴＱ１〜ＴＱ８０に供給されている。このため、プリチャージ端子ＴＰＡａ、ＴＰＢａ（短辺ＨＡ、ＨＢ）からデータ電圧出力端子までの配線長が長いほど、その配線の寄生抵抗や寄生容量が大きくなり、データ線やソース線、画素を充電する時間が長くなる。このため、図６のＡ２に示すように、プリチャージ端子ＴＰＡａ、ＴＰＢａから遠いデータ電圧出力端子ほど、プリチャージ期間Ｐｒ１の間に到達した電圧とプリチャージ線供給電圧ＶＰＲａとの間の誤差が大きくなる可能性がある。例えば、電気光学パネルの画素数の増加等によってプリチャージ期間Ｐｒ１が短くなると、このような影響が顕著になるおそれがある。
【００６９】
この点、本実施形態では、プリチャージ期間Ｐｒ１の期間ＴＡ１においてアンプ用スイッチ素子ＳＡｉがオンになるため、アンプ回路ＡＭＰｉからデータ線にアンプ供給プリチャージ電圧を供給できる。アンプ回路ＡＭＰｉはデータ電圧出力端子ＴＱｉに対応して設けられているので、プリチャージ端子ＴＰＡａ、ＴＰＢａからの距離に影響を受けずにデータ線（画素）をプリチャージできる。これにより、図６のＡ１に示すように、プリチャージ期間Ｐｒ１の間に到達した電圧とプリチャージ線供給電圧ＶＰＲａとの間の誤差を低減できる。
【００７０】
なお、以上ではマルチプレクス駆動を例に説明したが、本発明の適用対象はマルチプレクス駆動に限定されない。例えば、本発明は相展開駆動にも適用可能である。相展開駆動では、連続する所与の本数のソース線（データ線）を１ブロックとして、水平走査期間において複数のブロックを１ブロックずつ時分割に駆動する。例えばソース線が６４０本であり、１ブロックが８本のソース線である場合、表示ドライバーは８個のアンプ回路を含み、１〜８本目のソース線、９〜１６本目のソース線、・・・、６３３〜６４４本目のソース線を水平走査期間において順次に駆動する。このような相展開駆動において、例えば水平走査期間の先頭にプリチャージ期間Ｐｒ１、Ｐｒ２が設けられる。プリチャージ期間Ｐｒ１、Ｐｒ２においては、ソース線を選択するスイッチ素子（ＴＦＴ）は、全てオンになり、選択されているゲート線に接続された１ライン分の画素がプリチャージされる。
【００７１】
また、以上ではプリチャージ期間が１水平走査期間に２つある場合を例に説明したが、これに限定されない。例えば、プリチャージ期間が１水平走査期間に１つ（例えばＰｒ１のみ又はＰＲ２のみ）であってもよい。或いは、プリチャージ期間が、複数の水平走査期間毎に設けられ、プリチャージ期間が設けられていない水平走査期間があってもよい。
【００７２】
以上の実施形態によれば、表示ドライバー１０は、第１のデータ電圧出力端子（例えばＴＱ４０）と、第１のアンプ回路（ＡＭＰ４０）と、第１のプリチャージ線（例えばＬＰＲａ）と、第１のアンプ用スイッチ素子（ＳＡ４０）と、第１のプリチャージ線用スイッチ素子（ＳＰ４０ａ）と、を含む。第１のアンプ回路（ＡＭＰ４０）は、駆動期間（Ｇｓ１〜Ｇｓ８）において階調電圧を出力し、第１のプリチャージ期間（例えばＰｒ１）において第１のアンプ供給プリチャージ電圧を出力する。第１のプリチャージ線（ＬＰＲａ）は、第１のプリチャージ線供給電圧（ＶＰＲａ）を供給する。第１のアンプ用スイッチ素子（ＳＡ４０）は、第１のアンプ回路（ＡＭＰ４０）と第１のデータ電圧出力端子（ＴＱ４０）との間に設けられる。第１のプリチャージ線用スイッチ素子（ＳＰ４０ａ）は、第１のプリチャージ線（ＬＰＲａ）と第１のデータ電圧出力端子（ＴＱ４０）との間に設けられる。
【００７３】
なお、第１のデータ電圧出力端子、第１のアンプ回路、第１のアンプ用スイッチ素子、第１のプリチャージ線用スイッチ素子は、上記の例に限定されず、ＴＱｉ、ＡＭＰｉ、ＳＡｉ、ＳＰｉａ（ｉは１以上８０以下の整数）であってよい。また、第１のプリチャージ線は、ＬＰＲａに限定されず、ＬＰＲｂ又はＬＰＲｃ又はＬＰＲｄであってもよい。また、第１のプリチャージ期間はＰｒ１に限定されず、Ｐｒ２であってもよい。
【００７４】
本実施形態によれば、プリチャージ電圧の書き込み速度の不足を低減できる。具体的には、プリチャージ線からのプリチャージと、アンプ回路（ビデオアンプ）からのプリチャージとを組み合わせることで、図６で説明したように、電気光学パネルの左右（端と中央）におけるプリチャージの充電速度のばらつきを低減できる。
【００７５】
また、プリチャージ線からのプリチャージと、アンプ回路（ビデオアンプ）からのプリチャージとを組み合わせることで、表示ドライバー１０が誤動作する可能性を低減できる。具体的には、図７に示すように、液晶表示パネル２０１と基板２２０（例えばプリント基板）とがフレキシブル基板２１０により接続され、フレキシブル基板２１０に表示ドライバー１０が実装され、基板２２０に電源回路２２１、２２２（電源回路ＩＣ）が実装される。電源回路２２１は、配線２１１を介して表示ドライバー１０のアンプ回路ＡＭＰ１〜ＡＭＰ８０に電源を供給する。また電源回路２２２は、図１の電源回路２０に相当し、配線２１２を介して表示ドライバー１０のプリチャージ端子ＴＰＡａ〜ＴＰＡｄ、ＴＰＢａ〜ＴＰＢｄにプリチャージ線供給電圧ＶＰＲａ〜ＶＰＲｄを供給する。このとき、液晶表示パネル２０１をプリチャージする際の電流（電荷）が配線２１１、２１２に分配される。例えば、電源回路２２２を用いずにアンプ回路ＡＭＰ１〜ＡＭＰ８０のみでプリチャージを行った場合に比べて、配線２１１に流れる電流が小さくなり、アンプ回路ＡＭＰ１〜ＡＭＰ８０に供給される電源の電圧低下が小さくなる。プリチャージ時の電源の電圧低下は、例えば表示ドライバー１０の基板（半導体基板）を介してノイズとして伝搬し、インターフェース回路やロジック回路等の誤動作を生じさせる可能性があるが、本実施形態では、その可能性が低減される。
【００７６】
また、上述のように電気光学パネルの左右におけるプリチャージの充電速度のばらつきが低減されることで、プリチャージによる書き込み補助や画質改善の効果を高めることが可能になる。即ち、書き込み補助のプリチャージは、画素に書き込もうとする階調電圧と、実際に画素に書き込まれた階調電圧との間の誤差を低減するものであるが、図６のＡ２のようにプリチャージの充電速度のばらつきがある場合には、書き込み補助の効果が電気光学パネルの左右（端と中央）でばらつくおそれがある。本実施形態では、このようなばらつきを低減できる。また、画質改善のプリチャージは、例えばフレーム反転駆動における縦クロストークを低減するものである。図８に示すように、例えば白色の画面の中に黒色の領域ＡＲＢがあるような場合において、その黒色の領域ＡＲＢの下（垂直走査方向側）の領域ＡＲＣＴが、周囲の白色とは異なった色（例えば周囲の白色より少し低輝度の白色）となる。このような縦クロストークは、白色の領域のみを通るソース線（例えばＳＬ８０）と、黒色の領域ＡＲＢを通るソース線（例えばＳＬ３２０）とで、画素からのＴＦＴを介したオフリークの電荷量が異なっているために生じる。画質改善のプリチャージでは、このようなリークの影響をリセットする（画素の電荷を抜く）ことで縦クロストークを改善するが、図６のＡ２のようにプリチャージの充電速度のばらつきがある場合には、縦クロストーク改善の効果が電気光学パネルの左右（端と中央）でばらつくおそれがある。本実施形態では、このようなばらつきを低減できる。
【００７７】
また本実施形態では、第１のプリチャージ期間（例えばＰｒ１）の第１の期間（ＴＡ１）では、第１のアンプ用スイッチ素子（例えばＳＡ４０）及び第１のプリチャージ線用スイッチ素子（例えばＳＰ４０ａ）がオンである。第１のプリチャージ期間（Ｐｒ１）の第１の期間（ＴＡ１）の後の第２の期間（ＴＡ２）では、第１のアンプ用スイッチ素子（ＳＡ４０）がオフであり、第１のプリチャージ線用スイッチ素子（ＳＰ４０ａ）がオンである。
【００７８】
このようにすれば、第１の期間においてプリチャージ線供給電圧とアンプ供給プリチャージ電圧とを併用して電気光学パネルを急速にプリチャージできる。そして、第２の期間においてアンプ回路が次の電圧を出力するための準備をすることが可能になる。例えば、図４に示すように、プリチャージ期間Ｐｒ１の期間ＴＡ１ではアンプ回路がＶＰＲａを出力し、プリチャージ期間Ｐｒ２ではアンプ回路がＶＰＲｂを出力する。ＶＰＲａ、ＶＰＲｂは、例えば図１５のＤ／Ａ変換回路１２０から供給される。このアンプ供給プリチャージ電圧の切り替えタイミングと、プリチャージ線用スイッチ素子ＳＰｉａ、ＳＰｉｂの切り替えタイミングが前後した場合、アンプ供給プリチャージ電圧とプリチャージ線供給電圧とが異なる電圧となってしまう。この点、本実施形態では、プリチャージ期間Ｐｒ１の期間ＴＡ２において、Ｄ／Ａ変換回路１２０から出力される電圧をＶＰＲｂに切り替えることができるので、アンプ供給プリチャージ電圧とプリチャージ線供給電圧とが異なる電圧にならない。
【００７９】
また本実施形態では、第１のプリチャージ線（例えばＬＰＲａ）に表示ドライバー１０の外部（例えば電源回路２０）から第１のプリチャージ線供給電圧（ＶＰＲａ）を供給する第１のプリチャージ端子（ＴＰＡａ又はＴＰＡｂ）を含む。
【００８０】
このようにすれば、表示ドライバー１０に内蔵された電源回路からプリチャージ線供給電圧を供給する場合に比べて、電流（電荷）供給能力の高い電源回路によりプリチャージを行うことが可能になる。また、表示ドライバー１０に内蔵された電源回路からプリチャージ線供給電圧を供給した場合、プリチャージ時にノイズが発生し、例えば表示ドライバー１０の誤動作等を生じる可能性があるが、プリチャージ線供給電圧を外部から供給することで、そのような誤動作の可能性を低減できる。
【００８１】
また本実施形態では、表示ドライバー１０は、第２のプリチャージ線供給電圧（例えばＶＰＲｂ）を供給する第２のプリチャージ線（ＬＰＲｂ）と、第２のプリチャージ線（ＬＰＲｂ）と第１のデータ電圧出力端子（例えばＴＱ４０）との間に設けられる第２のプリチャージ線用スイッチ素子（ＳＰ４０ｂ）と、を含む。第２のプリチャージ線供給電圧は、第１のプリチャージ線供給電圧とは異なる電圧である。
【００８２】
このようにすれば、第１のプリチャージ線供給電圧と第２のプリチャージ線供給電圧により電気光学パネルのプリチャージを行うことが可能になる。例えば、第１のプリチャージ線供給電圧により画質改善のプリチャージを行い、第２のプリチャージ線供給電圧により書き込み補助のプリチャージを行うことができる。
【００８３】
また本実施形態では、第１のプリチャージ線供給電圧（ＶＰＲａ）は、コモン電圧ＶＣに対して負極性の電圧であり、第２のプリチャージ線供給電圧（ＶＰＲｂ）は、コモン電圧ＶＣに対して正極性の電圧である。正極期間における第１のプリチャージ期間（Ｐｒ１）では、第１のプリチャージ線用スイッチ素子（例えばＳＰ４０ａ）がオンであり、正極期間における第１のプリチャージ期間（ＰＲ１）の後の第２のプリチャージ期間（Ｐｒ２）では、第２のプリチャージ線用スイッチ素子（ＳＰ４０ｂ）がオンである。
【００８４】
このようにすれば、第１のプリチャージ期間において第１のプリチャージ線から第１のプリチャージ線用スイッチ素子を介して第１のデータ電圧出力端子に第１のプリチャージ線供給電圧が供給される。また、第２のプリチャージ期間において第２のプリチャージ線から第２のプリチャージ線用スイッチ素子を介して第１のデータ電圧出力端子に第２のプリチャージ線供給電圧が供給される。このようにして、水平走査期間において２段階のプリチャージを行うことが可能になる。コモン電圧ＶＣに対して負極性の第１のプリチャージ線供給電圧により、例えば画質改善のプリチャージを実現できる。また、コモン電圧ＶＣに対して正極性の第２のプリチャージ線供給電圧により、例えば正極性駆動における書き込み補助のプリチャージを実現できる。
【００８５】
また本実施形態では、表示ドライバー１０は、第３のプリチャージ線供給電圧（ＶＰＲｃ）を供給する第３のプリチャージ線（ＬＰＲｃ）と、第４のプリチャージ線供給電圧（ＶＰＲｄ）を供給する第４のプリチャージ線（ＬＰＲｄ）と、を含む。また表示ドライバー１０は、第３のプリチャージ線（ＬＰＲｃ）と第１のデータ電圧出力端子（例えばＴＱ４０）との間に設けられる第３のプリチャージ線用スイッチ素子（ＳＰ４０ｃ）と、第４のプリチャージ線（ＬＰＲｄ）と第１のデータ電圧出力端子（ＴＱ４０）との間に設けられる第４のプリチャージ線用スイッチ素子（ＳＰ４０ｄ）と、を含む。
【００８６】
このようにすれば、第３のプリチャージ線供給電圧と第４のプリチャージ線供給電圧により電気光学パネルのプリチャージを行うことが可能になる。例えば、正極期間において第１、第２のプリチャージ線供給電圧によりプリチャージを行い、負極期間において、第３、第４のプリチャージ線供給電圧によりプリチャージを行うことができる。また、第３のプリチャージ線供給電圧により画質改善のプリチャージを行い、第４のプリチャージ線供給電圧により負極性駆動における書き込み補助のプリチャージを行うことができる。
【００８７】
また本実施形態では、第３のプリチャージ線供給電圧（ＶＰＲｃ）は、コモン電圧ＶＣに対して負極性の電圧であり、第４のプリチャージ線供給電圧（ＶＰＲｄ）は、第３のプリチャージ線供給電圧（ＶＰＲｃ）よりも高い、コモン電圧ＶＣに対して負極性の電圧である。負極期間における第１のプリチャージ期間（Ｐｒ１）では、第３のプリチャージ線用スイッチ素子（例えばＳＰ４０ｃ）がオンであり、負極期間における第２のプリチャージ期間（Ｐｒ２）では、第４のプリチャージ線用スイッチ素子（ＳＰ４０ｄ）がオンである。
【００８８】
このようにすれば、第１のプリチャージ期間において第３のプリチャージ線から第３のプリチャージ線用スイッチ素子を介して第１のデータ電圧出力端子に第３のプリチャージ線供給電圧が供給される。また、第２のプリチャージ期間において第４のプリチャージ線から第４のプリチャージ線用スイッチ素子を介して第１のデータ電圧出力端子に第４のプリチャージ線供給電圧が供給される。このようにして、水平走査期間において２段階のプリチャージを行うことが可能になる。コモン電圧ＶＣに対して負極性の第３のプリチャージ線供給電圧により、例えば画質改善のプリチャージを実現できる。また、コモン電圧ＶＣに対して負極性で第３のプリチャージ線供給電圧より高い第４のプリチャージ線供給電圧により、例えば負極性駆動における書き込み補助のプリチャージを実現できる。
【００８９】
また本実施形態では、表示ドライバー１０は、第２のデータ電圧出力端子（例えばＴＱ８０）と、駆動期間において階調電圧を出力する第２のアンプ回路（ＡＭＰ８０）と、を含む。また表示ドライバー１０は、第２のアンプ回路（ＡＭＰ８０）と第２のデータ電圧出力端子（ＴＱ８０）との間に設けられる第２のアンプ用スイッチ素子（ＳＡ８０）と、第１のプリチャージ線（ＬＰＲａ）と第２のデータ電圧出力端子（ＴＱ８０）との間に設けられる第５のプリチャージ線用スイッチ素子（ＳＰ８０ａ）と、を含む。
【００９０】
このようにすれば、第１のプリチャージ期間において、第１のプリチャージ線から第１、第５のプリチャージ線用スイッチ素子を介して第１、第２のデータ電圧出力端子に第１のプリチャージ線供給電圧を出力できる。
【００９１】
また本実施形態では、第２のアンプ回路（例えばＡＭＰ８０）は、第１のプリチャージ期間（Ｐｒ１）において第１のアンプ供給プリチャージ電圧（例えば第１のプリチャージ線供給電圧と同じ電圧）を出力する。
【００９２】
このようにすれば、電気光学パネルの左右における位置が異なるデータ線を駆動する第１、第２のアンプ回路が、第１のプリチャージ期間において第１のアンプ供給プリチャージ電圧を出力できる。これにより、図６で説明したように、電気光学パネルの左右におけるプリチャージの充電速度のばらつきを低減できる。
【００９３】
また本実施形態では、第１のプリチャージ線（ＬＰＲａ）に対して第１のプリチャージ線供給電圧（ＶＰＲａ）を供給する供給ノードと、第１のアンプ用スイッチ素子（ＳＰ４０ａ）との間の距離は、供給ノードと第２のアンプ用スイッチ素子（ＳＰ８０ａ）との間の距離よりも長い。第１のアンプ回路（ＡＭＰ４０）の駆動能力は、第２のアンプ回路（ＡＭＰ８０）の駆動能力よりも高い。
【００９４】
図１のように表示ドライバー１０の外部から第１のプリチャージ線供給電圧を第１のプリチャージ線に供給する場合、供給ノードは第１のプリチャージ端子（ＴＰＡａ又はＴＰＢａ）である。或いは、表示ドライバー１０に内蔵された電源回路から第１のプリチャージ線供給電圧を第１のプリチャージ線に供給する場合、供給ノードは電源回路の出力ノードである。
【００９５】
また供給ノードとアンプ用スイッチ素子との間の距離は、例えば供給ノードとアンプ用スイッチ素子とを接続する配線（プリチャージ線）の長さである。或いは、供給ノードとアンプ用スイッチ素子との間の直線距離であってもよい。
【００９６】
またアンプ回路の駆動能力は、プリチャージにおいて負荷容量をチャージする電荷（電流）供給能力であり、例えばプリチャージにおける出力電圧の時間変化の傾き（傾きが大きいほど駆動能力が高い）等を指標とすることができる。例えば図１３で後述するように、アンプ回路の出力抵抗を可変に制御することで、駆動能力が調整される。出力抵抗が小さいほど駆動能力が高くなる。或いは、表示ドライバー１０が、アンプ回路のバイアス電流を可変に制御するバイアス回路を含み、アンプ回路のバイアス電流を可変に制御することで、駆動能力が調整されてもよい。バイアス電流が大きいほど駆動能力が高くなる。或いは、アンプ回路が、出力段のトランジスターサイズを調整する回路（例えば、並列接続される複数のトランジスターと、その各トランジスターの接続をオン及びオフするスイッチと、を含む回路）を含み、そのトランジスターサイズを可変に制御することで、駆動能力が調整されてもよい。トランジスターサイズが大きいほど駆動能力が高くなる。
【００９７】
本実施形態によれば、表示ドライバー１０の長辺の中央に近いアンプ回路の駆動能力の方が、表示ドライバー１０の長辺の端に近いアンプ回路の駆動能力よりも高くなる。図６のＡ２に示すように、表示ドライバー１０の長辺の中央に近いデータ線の方がプリチャージの充電速度が遅くなる傾向にあるが、本実施形態では、表示ドライバー１０の長辺の中央に近いデータ線を、駆動能力の高いアンプ回路によりプリチャージできる。これにより、電気光学パネルの左右（端と中央）におけるプリチャージの充電速度のばらつきを低減できる。
【００９８】
２．変形例
図９、図１０は、アンプ供給プリチャージ電圧の変形例について説明する図である。この変形例では、プリチャージによる電圧変化の方向にプリチャージ線供給電圧（目標電圧）を超えるアンプ供給プリチャージ電圧を、アンプ回路ＡＭＰ１〜ＡＭＰ８０が出力する。
【００９９】
具体的には、図９に示すように、正極期間において、プリチャージ期間Ｐｒ１の期間ＴＡ１ではアンプ回路ＡＭＰ１〜ＡＭＰ８０が電圧ＶＰＲａ’をアンプ供給プリチャージ電圧として出力する。プリチャージ期間Ｐｒ１では、データ電圧出力端子ＴＱ１〜ＴＱ８０の電圧は下がる方向に変化し、電圧ＶＰＲａ’はプリチャージ線供給電圧ＶＰＲａよりも低い電圧である。プリチャージ期間Ｐｒ２の期間ＴＢ１ではアンプ回路ＡＭＰ１〜ＡＭＰ８０が電圧ＶＰＲｂ’をアンプ供給プリチャージ電圧として出力する。プリチャージ期間Ｐｒ２では、データ電圧出力端子ＴＱ１〜ＴＱ８０の電圧は上がる方向に変化し、電圧ＶＰＲｂ’はプリチャージ線供給電圧ＶＰＲｂよりも高い電圧である。
【０１００】
図１０に示すように、負極期間において、プリチャージ期間Ｐｒ１の期間ＴＡ１ではアンプ回路ＡＭＰ１〜ＡＭＰ８０が電圧ＶＰＲｃ’をアンプ供給プリチャージ電圧として出力する。プリチャージ期間Ｐｒ１では、データ電圧出力端子ＴＱ１〜ＴＱ８０の電圧は下がる方向に変化し、電圧ＶＰＲｃ’はプリチャージ線供給電圧ＶＰＲｃよりも低い電圧である。プリチャージ期間Ｐｒ２の期間ＴＢ１ではアンプ回路ＡＭＰ１〜ＡＭＰ８０が電圧ＶＰＲｄ’をアンプ供給プリチャージ電圧として出力する。プリチャージ期間Ｐｒ２では、データ電圧出力端子ＴＱ１〜ＴＱ８０の電圧は上がる方向に変化し、電圧ＶＰＲｄ’はプリチャージ線供給電圧ＶＰＲｄよりも高い電圧である。
【０１０１】
以上の変形例によれば、第１のアンプ回路（例えばＡＭＰ４０）は、正極期間における第１のプリチャージ期間（Ｐｒ１）では、第１のプリチャージ線供給電圧（ＶＰＲａ）よりも低い第１のアンプ供給プリチャージ電圧（ＶＰＲａ’）を出力する。正極期間における第２のプリチャージ期間（Ｐｒ２）では、第２のプリチャージ線供給電圧（ＶＰＲｂ）よりも高い第２のアンプ供給プリチャージ電圧（ＶＰＲｂ’）を出力する。
【０１０２】
このようにすれば、プリチャージ線供給電圧とアンプ供給プリチャージ電圧が同じ電圧である場合に比べて、正極期間におけるプリチャージの充電速度を改善できる。図９のＢ１’、Ｂ２’は、プリチャージ線供給電圧とアンプ供給プリチャージ電圧が同じ電圧である場合のデータ電圧出力端子（データ線）の電圧変化の例である。Ｂ１、Ｂ２に示すように、本実施形態では、プリチャージの電圧変化を急峻にすることが可能であり、目標電圧（ＶＰＲａ、ＶＰＲｂ）に到達するまでの時間を短縮できる。例えば、電気光学パネルの画素数の増加等によってプリチャージ期間が短くなった場合であっても、目標電圧（ＶＰＲａ、ＶＰＲｂ）に到達させることが可能になる。
【０１０３】
また本変形例では、第１のアンプ回路（例えばＡＭＰ４０）は、負極期間における第１のプリチャージ期間（Ｐｒ１）では、第３のプリチャージ線供給電圧（ＶＰＲｃ）よりも低い第３のアンプ供給プリチャージ電圧（ＶＰＲｃ’）を出力する。負極期間における第２のプリチャージ期間（Ｐｒ２）では、第４のプリチャージ線供給電圧（ＶＰＲｄ）よりも高い第４のアンプ供給プリチャージ電圧（ＶＰＲｄ’）を出力する。
【０１０４】
このようにすれば、プリチャージ線供給電圧とアンプ供給プリチャージ電圧が同じ電圧である場合に比べて、負極期間におけるプリチャージの充電速度を改善できる。正極期間の場合と同様に、例えば、電気光学パネルの画素数の増加等によってプリチャージ期間が短くなった場合であっても、目標電圧（ＶＰＲｃ、ＶＰＲｄ）に到達させることが可能になる。
【０１０５】
図１１は、アンプ用スイッチ素子の動作の第１の変形例を説明する図である。この変形例では、プリチャージ期間においてアンプ用スイッチ素子がオンになる期間が、データ電圧出力端子の位置に応じて異なる。なお、図１１には正極期間の場合を図示するが、負極期間においてもアンプ用スイッチ素子の動作は同様である。
【０１０６】
図１１に示すように、表示ドライバー１０の長辺の中央付近のアンプ用スイッチ素子ＳＡ４０は、プリチャージ期間Ｐｒ１の期間ＴＡ１においてオンになり、期間ＴＡ２においてオフになる。一方、表示ドライバー１０の長辺の端付近（短辺に近い）アンプ用スイッチ素子ＳＡ８０は、プリチャージ期間Ｐｒ１の期間ＴＣ１においてオンになり、期間ＴＣ２においてオフになる。期間ＴＡ１の長さは、期間ＴＣ１の長さよりも長い。即ち、表示ドライバー１０の長辺の中央付近の方が、端付近に比べてアンプ用スイッチ素子がオンになる期間が長くなっている。同様に、アンプ用スイッチ素子ＳＡ４０は、プリチャージ期間Ｐｒ２の期間ＴＢ１においてオンになり、期間ＴＢ２においてオフになる。アンプ用スイッチ素子ＳＡ８０は、プリチャージ期間Ｐｒ２の期間ＴＤ１においてオンになり、期間ＴＤ２においてオフになる。期間ＴＢ１の長さは、期間ＴＤ１の長さよりも長い。
【０１０７】
なお、図１１ではアンプ用スイッチ素子ＳＡ４０、ＳＡ８０を例に説明したが、例えば、アンプ用スイッチ素子ＳＡｐ〜ＳＡｑがプリチャージ期間Ｐｒ１の期間ＴＡ１及びプリチャージ期間Ｐｒ２の期間ＴＢ１においてオンになり、アンプ用スイッチ素子ＳＡ１〜ＳＡｐ−１、ＳＡｑ＋１〜ＳＡ８０がプリチャージ期間Ｐｒ１の期間ＴＣ１及びプリチャージ期間Ｐｒ２の期間ＴＤ１においてオンになってもよい。ｐは２以上４０以下の整数であり、ｑは４０以上７９以下の整数である。或は、アンプ用スイッチ素子ＳＡ１〜ＳＡ８０の各々が、プリチャージ期間Ｐｒ１、Ｐｒ２における互いに異なる長さの期間においてオンになってもよい。このとき、期間の長さは、表示ドライバー１０の長辺の中央に近いアンプ用スイッチ素子ほど長くなる。
【０１０８】
以上の第１の変形例によれば、第１のアンプ用スイッチ素子（例えばＳＡ４０）は、第１のプリチャージ期間（Ｐｒ１）の第１の期間（ＴＡ１）ではオンであり、第１のプリチャージ期間（Ｐｒ１）の第１の期間（ＴＡ１）の後の第２の期間（ＴＡ２）ではオフである。第２のアンプ用スイッチ素子（例えばＳＡ８０）は、第１のプリチャージ期間（Ｐｒ１）の第１の期間（ＴＡ１）より短い第３の期間（ＴＣ１）ではオンであり、第１のプリチャージ期間（Ｐｒ１）の第３の期間（ＴＣ１）の後の第４の期間（ＴＣ２）ではオフである。
【０１０９】
このようにすれば、表示ドライバー１０の長辺の中央付近のアンプ回路の方が、表示ドライバー１０の長辺の端付近のアンプ回路よりも、アンプ供給プリチャージ電圧を出力する期間が長くなる。図６のＡ２に示すように、表示ドライバー１０の長辺の中央に近いデータ線の方がプリチャージの充電速度が遅くなる傾向にあるが、本実施形態では、表示ドライバー１０の長辺の中央に近いデータ線を、長い期間においてアンプ供給プリチャージ電圧によりプリチャージできる。これにより、電気光学パネルの左右（端と中央）におけるプリチャージの充電速度のばらつきを低減できる。
【０１１０】
また本変形例では、第１の期間（ＴＡ１）及び第３の期間（ＴＣ１）の長さ、又は第１の期間（ＴＡ１）と第２の期間（ＴＡ２）を切り替えるタイミングｔａ及び第３の期間（ＴＣ１）と第４の期間（ＴＣ２）を切り替えるタイミングｔｃを設定する設定回路（例えば図１５の設定回路１５２）を含む。なお、ｔｃ＜ｔａである。
【０１１１】
このようにすれば、第１の期間（ＴＡ１）及び第３の期間（ＴＣ１）の長さを可変に調整できるようになる。例えば、電気光学パネルの種類や機種が異なると、プリチャージにおける負荷容量も異なる。このため、プリチャージ線供給電圧とアンプ供給プリチャージ電圧を併用する期間の長さが、電気光学パネルの種類や機種に応じて異なる。本実施形態では、電気光学パネルの種類や機種に応じて第１の期間（ＴＡ１）及び第３の期間（ＴＣ１）の長さを可変に調整できる。
【０１１２】
なお、設定回路は、期間ＴＢ１及び期間ＴＤ１の長さ、又は期間ＴＢ１と期間ＴＢ２を切り替えるタイミングｔｂ及び期間ＴＤ１と期間ＴＤ２を切り替えるタイミングｔｄを設定する。なお、ｔｄ＜ｔｂである。このようにすれば、期間ＴＢ１及び期間ＴＤ１の長さを可変に調整できるようになる。
【０１１３】
図１２は、アンプ用スイッチ素子の動作の第２の変形例を説明する図である。この変形例では、プリチャージ期間においてアンプ用スイッチ素子がオンになるか否かが、データ電圧出力端子の位置に応じて異なる。なお、図１２には正極期間の場合を図示するが、負極期間においてもアンプ用スイッチ素子の動作は同様である。
【０１１４】
図１２に示すように、表示ドライバー１０の長辺の中央付近のアンプ用スイッチ素子ＳＡ４０は、プリチャージ期間Ｐｒ１の期間ＴＡ１においてオンになり、期間ＴＡ２においてオフになる。また、アンプ用スイッチ素子ＳＡ４０は、プリチャージ期間Ｐｒ２の期間ＴＢ１においてオンになり、期間ＴＢ２においてオフになる。一方、表示ドライバー１０の長辺の端付近（短辺に近い）アンプ用スイッチ素子ＳＡ８０は、プリチャージ期間Ｐｒ１、Ｐｒ２においてオフのままである（オンにならない）。即ち、表示ドライバー１０の長辺の中央付近では、アンプ用スイッチ素子がオンになる期間が存在し、長辺の端付近では、アンプ用スイッチ素子がオフのままである。
【０１１５】
なお、図１２ではアンプ用スイッチ素子ＳＡ４０、ＳＡ８０を例に説明したが、例えば、アンプ用スイッチ素子ＳＡｐ〜ＳＡｑがプリチャージ期間Ｐｒ１の期間ＴＡ１及びプリチャージ期間Ｐｒ２の期間ＴＢ１においてオンになり、アンプ用スイッチ素子ＳＡ１〜ＳＡｐ−１、ＳＡｑ＋１〜ＳＡ８０がプリチャージ期間Ｐｒ１、Ｐｒ２においてオフになってもよい。
【０１１６】
以上の第２の変形例によれば、第１のアンプ用スイッチ素子（例えばＳＡ４０）は、第１のプリチャージ期間（Ｐｒ１）の第１の期間（ＴＡ１）ではオンであり、第１のプリチャージ期間（Ｐｒ１）の第１の期間（ＴＡ１）の後の第２の期間（ＴＡ２）ではオフである。第２のアンプ用スイッチ素子（例えばＳＡ８０）は、第１のプリチャージ期間（Ｐｒ１）においてオフである。
【０１１７】
このようにすれば、表示ドライバー１０の長辺の中央付近では、プリチャージ線供給電圧とアンプ供給プリチャージ電圧が併用され、表示ドライバー１０の長辺の端付近ではプリチャージ線供給電圧のみが用いられる。図６のＡ２に示すように、表示ドライバー１０の長辺の中央に近いデータ線の方がプリチャージの充電速度が遅くなる傾向にあるが、本実施形態では、表示ドライバー１０の長辺の中央に近いデータ線を、プリチャージ線供給電圧とアンプ供給プリチャージ電圧を併用してプリチャージできる。これにより、電気光学パネルの左右（端と中央）におけるプリチャージの充電速度のばらつきを低減できる。
【０１１８】
なお、第１の変形例で説明した設定回路が、期間ＴＡ１の長さ、又は期間ＴＡ１と期間ＴＡ２を切り替えるタイミングｔａを設定してもよい。また、設定回路が、期間ＴＢ１の長さ、又は期間ＴＢ１と期間ＴＢ２を切り替えるタイミングｔｂを設定してもよい。
【０１１９】
３．アンプ回路、アンプ用スイッチ素子、プリチャージ線用スイッチ素子
図１３は、アンプ回路の詳細な構成例である。なお、アンプ回路ＡＭＰ２〜ＡＭＰ８０の各々も同様に構成できる。
【０１２０】
アンプ回路ＡＭＰ１は、ボルテージフォロアーに構成されるオペアンプＯＰＡと、アンプ用スイッチ素子ＳＡ１と、ボルテージフォロアーの出力とアンプ用スイッチ素子ＳＡ１の一端との間に設けられる抵抗回路ＲＳＣと、を含む。
【０１２１】
抵抗回路ＲＳＣは、スイッチ素子ＳＷ１〜ＳＷ４（スイッチ）と、抵抗素子ＲＳ１〜ＲＳ４（抵抗）と、を含む。スイッチ素子ＳＷ１と抵抗素子ＲＳ１は、ボルテージフォロアーの出力とアンプ用スイッチ素子ＳＡ１の一端の間に直列接続される。同様に、スイッチ素子ＳＷ２と抵抗素子ＲＳ２、スイッチ素子ＳＷ３と抵抗素子ＲＳ３、スイッチ素子ＳＷ４と抵抗素子ＲＳ４は、各々、ボルテージフォロアーの出力とアンプ用スイッチ素子ＳＡ１の一端の間に直列接続される。アンプ用スイッチ素子ＳＡ１の他端はデータ電圧出力端子ＴＱ１に接続される。スイッチ素子ＳＷ１〜ＳＷ４の各々は、例えばトランジスターで構成される。例えば、Ｐ型トランジスターとＮ型トランジスターを並列接続したトランスファーゲートで構成される。
【０１２２】
抵抗回路ＲＳＣ（可変抵抗回路）の抵抗値は、駆動期間（Ｇｓ１〜Ｇｓ８）において第１の抵抗値に設定され、プリチャージ期間Ｐｒ１、Ｐｒ２において、第１の抵抗値より小さい第２の抵抗値に設定される。抵抗回路ＲＳＣの抵抗値は、スイッチ素子ＳＷ１〜ＳＷ４のオン及びオフの組み合わせによって設定される。プリチャージ期間Ｐｒ１、Ｐｒ２において抵抗回路ＲＳＣの抵抗値が下がることにより、ボルテージフォロアーから見た負荷（負荷抵抗）が低下し、プリチャージの充電速度を向上できる。
【０１２３】
またプリチャージ期間における抵抗回路ＲＳＣの抵抗値は、表示ドライバー１０の長辺の中央付近のアンプ回路と、表示ドライバー１０の長辺の端付近のアンプ回路とで、異なってもよい。具体的には、プリチャージ期間における抵抗回路ＲＳＣの抵抗値は、表示ドライバー１０の長辺の中央付近のアンプ回路の方が、表示ドライバー１０の長辺の端付近のアンプ回路よりも小さい。
【０１２４】
図１４は、アンプ用スイッチ素子及びプリチャージ線用スイッチ素子の詳細な構成例である。なお、図１４ではＳＡ１、ＳＰ１ａ〜ＳＰ１ｄを例に説明するが、ＳＡ２〜ＳＡ８０、ＳＰ２ａ〜ＳＰ８０ａ、ＳＰ２ｂ〜ＳＰ８０ｂ、ＳＰ２ｃ〜ＳＰ８０ｃ、ＳＰ２ｄ〜ＳＰ８０ｄも同様に構成できる。
【０１２５】
アンプ用スイッチ素子ＳＡ１は、Ｐ型トランジスターＴＰＡ１とＮ型トランジスターＴＮＡ１で構成されるトランスファーゲートである。ＴＰＡ１、ＴＮＡ１のソース（又はドレイン）がアンプ回路ＡＭＰ１の出力に接続され、ドレイン（ソース）がデータ電圧出力端子ＴＱ１に接続される。プリチャージ線用スイッチ素子ＳＰ１ａ、ＳＰ１ｃ、ＳＰ１ｄは、各々、Ｎ型トランジスターＴＮ１ａ、ＴＮ１ｃ、ＴＮ１ｄである。ＴＮ１ａ、ＴＮ１ｃ、ＴＮ１ｄのソース（又はドレイン）が、各々、プリチャージ線供給電圧ＶＰＲａ、ＶＰＲｃ、ＶＰＲｄのノード（プリチャージ線ＬＰＲａ、ＬＰＲｃ、ＬＰＲｄ）に接続され、ドレイン（ソース）が、データ電圧出力端子ＴＱ１に接続される。プリチャージ線用スイッチ素子ＳＰ１ｂは、Ｐ型トランジスターＴＰ１ｂである。ＴＰ１ｂのソース（又はドレイン）が、プリチャージ線供給電圧ＶＰＲｂのノード（プリチャージ線ＬＰＲｂ）に接続され、ドレイン（ソース）が、データ電圧出力端子ＴＱ１に接続される。
【０１２６】
なお、プリチャージ線用スイッチ素子ＳＰ１ａ〜ＳＰ１ｄの構成はこれに限定されず、プリチャージ線用スイッチ素子ＳＰ１ａ〜ＳＰ１ｄの各々がトランスファーゲートであってもよい。
【０１２７】
以上の詳細な構成例によれば、第１のプリチャージ線用スイッチ素子（例えばＳＰ４０ａ）、第３のプリチャージ線用スイッチ素子（ＳＰ４０ｃ）及び第４のプリチャージ線用スイッチ素子（ＳＰ４０ｄ）は、Ｎ型トランジスターである。第２のプリチャージ線用スイッチ素子（ＳＰ４０ｂ）は、Ｐ型トランジスターである。
【０１２８】
図２で説明したように、第１のプリチャージ線供給電圧（ＶＰＲａ）、第３のプリチャージ線供給電圧（ＶＰＲｃ）及び第４のプリチャージ線供給電圧（ＶＰＲｄ）は、コモン電圧ＶＣよりも低い負極性の電圧である。このため、第１、第３、第４のプリチャージ線用スイッチ素子としてＮ型トランジスターを用いることができる。また、第２のプリチャージ線供給電圧（ＶＰＲｂ）は、コモン電圧ＶＣよりも高い正極性の電圧である。このため、第３のプリチャージ線用スイッチ素子としてＰ型トランジスターを用いることができる。
【０１２９】
４．表示ドライバーの第２の構成例
図１５は、本実施形態の表示ドライバーの第２の構成例である。表示ドライバー１０は、駆動回路１１０、Ｄ／Ａ変換回路１２０、処理回路１３０、インターフェース回路１４０、制御回路１５０を含む。
【０１３０】
インターフェース回路１４０は、表示ドライバー１０の外部の処理装置（例えばＣＰＵやＭＰＵ、表示コントローラー等）と表示ドライバー１０との間の通信を行う。例えば、インターフェース回路１４０は、処理装置が送信した画像データを受信したり、処理装置が送信した設定データ（例えばレジスター設定値や、コマンド等）を受信したり、処理装置に対して種々のデータ（例えばレジスター読み出しデータ）を送信したりする。インターフェース回路１４０の通信方式としては、例えばＳＰＩ方式やＩ２Ｃ方式、ＬＶＤＳ方式、ＲＧＢシリアルインターフェース方式等を採用できる。
【０１３１】
処理回路１３０は、インターフェース回路１４０が受信した画像データに対してデータ処理を行い、処理後の画像データをＤ／Ａ変換回路１２０に出力する。例えば、処理回路１３０は、マルチプレクス駆動におけるマルチプレクス処理を行う。即ち、１ラインの画像データをラッチし、マルチ数分の画素のデータ（例えば８画素分のデータ）を１水平走査期間において時分割に出力する。或いは、処理回路１３０は、画像データに対してガンマ補正処理やホワイトバランス補正処理、ＦＲＣ処理等を行ってもよい。処理回路１３０は、例えばラインラッチやマルチプレクサーで構成される。或いは、自動配置配線により構成されるロジック回路（ゲートアレイ）であってもよい。
【０１３２】
Ｄ／Ａ変換回路１２０は、処理回路１３０が出力する時分割の画素のデータをＤ／Ａ変換し、時分割の画素のデータに対応する時分割の階調電圧を出力する。Ｄ／Ａ変換回路１２０は、複数の電圧を生成する電圧生成回路（例えばラダー抵抗回路）と、その複数の電圧の中から画素のデータに対応した電圧を選択する電圧選択回路（スイッチ回路）と、で構成される。
【０１３３】
駆動回路１１０は、Ｄ／Ａ変換回路１２０からの時分割の階調電圧を増幅（又はバッファリング）して、データ電圧ＶＱ１〜ＶＱ８０（階調電圧）を電気光学パネルのデータ線に出力する。また駆動回路１１０は、プリチャージ期間において電気光学パネルのプリチャージを行う。駆動回路１１０は、図１等で説明したアンプ回路ＡＭＰ１〜ＡＭＰ８０、アンプ用スイッチ素子ＳＡ１〜ＳＡ８０、プリチャージ線用スイッチ素子ＳＰ１ａ〜ＳＰ８０ａ、ＳＰ１ｂ〜ＳＰ８０ｂ、ＳＰ１ｃ〜ＳＰ８０ｃ、ＳＰ１ｄ〜ＳＰ８０ｄを含む。アンプ回路ＡＭＰ１〜ＡＭＰ８０には、Ｄ／Ａ変換回路１２０からの時分割の階調電圧が入力される。
【０１３４】
アンプ供給プリチャージ電圧は、例えば以下のようにして出力される。即ち、処理回路１３０が、アンプ供給プリチャージ電圧に対応するデータをＤ／Ａ変換回路１２０に出力し、Ｄ／Ａ変換回路１２０が、そのデータをＤ／Ａ変換し、アンプ回路ＡＭＰ１〜ＡＭＰ８０が、そのＤ／Ａ変換後の電圧を増幅（バッファリング）してアンプ供給プリチャージ電圧として電気光学パネルのデータ線に出力する。
【０１３５】
制御回路１５０は、表示ドライバー１０の各部に対して種々の制御を行う。例えば、インターフェース回路１４０を介して受信した画像データやタイミング制御信号に基づいて電気光学パネルの駆動のタイミング制御を行う。或いは、インターフェース回路１４０を介して受信した設定情報やコマンドに基づいて表示ドライバー１０の各部の動作設定等を行う。例えば制御回路１５０は、電気光学パネルのデマルチプレクサーを制御する信号ＳＥＬ１〜ＳＥＬ８を出力する。図３のデマルチプレクサーＤＭＸのスイッチ素子ＳＤ１〜ＳＤ８は、各々、信号ＳＥＬ１〜ＳＥＬ８によりオン及びオフが制御される。また制御回路１５０は、駆動回路のアンプ用スイッチ素子ＳＡ１〜ＳＡ８０、プリチャージ線用スイッチ素子ＳＰ１ａ〜ＳＰ８０ａ、ＳＰ１ｂ〜ＳＰ８０ｂ、ＳＰ１ｃ〜ＳＰ８０ｃ、ＳＰ１ｄ〜ＳＰ８０ｄのオン及びオフを制御する。また制御回路１５０は、図１３の抵抗回路ＲＳＣのスイッチ素子ＳＷ１〜ＳＷ４のオン及びオフを制御する。また制御回路１５０は、アンプ供給プリチャージ電圧の設定情報を処理回路１３０に出力する。処理回路１３０は、その設定情報に基づいてアンプ供給プリチャージ電圧に対応するデータをＤ／Ａ変換回路１２０に出力する。また制御回路１５０は、アンプ用スイッチ素子ＳＡ１〜ＳＡ８０がオンになる期間を設定する設定回路１５２を含む。例えば、設定回路１５２はレジスターであり、インターフェース回路１４０を介して処理回路から期間の情報がレジスターに書き込まれ、制御回路１５０は、そのレジスターに記憶された期間の情報に基づいて駆動回路１１０のアンプ用スイッチ素子ＳＡ１〜ＳＡ８０のオン及びオフを制御する。制御回路１５０は、例えば自動配置配線により構成されるロジック回路（ゲートアレイ）である。
【０１３６】
５．電気光学装置、電子機器
図１６は、本実施形態の表示ドライバーを含む電気光学装置の構成例である。電気光学装置３５０は、表示ドライバー１０、電気光学パネル２００を含む。
【０１３７】
電気光学パネル２００は、例えばアクティブマトリックス型の液晶表示パネルである。例えば表示ドライバー１０はフレキシブル基板に実装され、そのフレキシブル基板が電気光学パネル２００に接続され、フレキシブル基板に形成された配線によって表示ドライバー１０のデータ電圧出力端子と電気光学パネル２００のデータ線とが接続される。或いは、表示ドライバー１０はリジッド基板（プリント基板）に実装され、リジッド基板と電気光学パネル２００とがフレキシブル基板により接続され、フレキシブル基板に形成された配線によって表示ドライバー１０のデータ電圧出力端子と電気光学パネル２００のデータ線とが接続されてもよい。或いは、電気光学パネル２００のガラス基板に表示ドライバー１０が実装され、ガラス基板に形成された透明電極（酸化インジウムスズ（ＩＴＯ））の配線によって表示ドライバー１０のデータ電圧出力端子と電気光学パネル２００のデータ線とが接続されてもよい。
【０１３８】
図１７は、本実施形態の表示ドライバーを含む電子機器の構成例である。電子機器３００は、処理装置３１０、表示コントローラー３２０、表示ドライバー１０、電気光学パネル２００、記憶部３３０（記憶装置、メモリー）、通信部３４０（通信回路、通信装置）、操作部３６０（操作装置）を含む。電子機器３００の具体例としては、例えばプロジェクターやヘッドマウントディスプレイ、携帯情報端末、車載装置（例えばメーターパネル、カーナビゲーションシステム等）、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。
【０１３９】
操作部３６０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウスやキーボード、電気光学パネル２００に装着されたタッチパネル等である。通信部３４０は、画像データや制御データの入出力を行うデータインターフェースである。通信部３４０は、例えば無線ＬＡＮや近距離無線通信等の無線通信インターフェース、或いは有線ＬＡＮやＵＳＢ等の有線通信インターフェースである。記憶部３３０は、例えば通信部３４０から入力されたデータを記憶したり、或いは、処理装置３１０のワーキングメモリーとして機能したりする。記憶部３３０は、例えばＲＡＭやＲＯＭ等のメモリー、或いはＨＤＤ等の磁気記憶装置、或いはＣＤドライブ、ＤＶＤドライブ等の光学記憶装置等である。表示コントローラー３２０は、通信部３４０から入力された或いは記憶部３３０に記憶された画像データ（表示データ）を処理して表示ドライバー１０に転送する。表示ドライバー１０は、表示コントローラー３２０から転送された画像データに基づいて電気光学パネル２００に画像を表示させる。処理装置３１０は、電子機器３００の制御処理や、種々の信号処理等を行う。処理装置３１０は、例えばＣＰＵやＭＰＵ等のプロセッサー、或いはＡＳＩＣ等である。
【０１４０】
例えば電子機器３００がプロジェクターである場合、電子機器３００は更に光源と光学装置（例えばレンズ、プリズム、ミラー等）とを含む。電気光学パネル２００が透過型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００を透過した光をスクリーンに投影させる。電気光学パネル２００が反射型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００から反射された光をスクリーンに投影させる。
【０１４１】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また表示ドライバー、電気光学装置、電子機器の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４２】
１０…表示ドライバー、２０…電源回路、１１０…駆動回路、１２０…Ｄ／Ａ変換回路、
１３０…処理回路、１４０…インターフェース回路、１５０…制御回路、
１５２…設定回路、２００…電気光学パネル、２０１…液晶表示パネル、
２１０…フレキシブル基板、２１１…配線、２１２…配線、２２０…基板、
２２１…電源回路、２２２…電源回路、３００…電子機器、３１０…処理装置、
３２０…表示コントローラー、３３０…記憶部、３４０…通信部、
３５０…電気光学装置、３６０…操作部、
ＡＭ１〜ＡＭＰ８０…アンプ回路、ＤＬｉ…データ線、ＤＭＸ…デマルチプレクサー、
ＧＬ１〜ＧＬ４８０…ゲート線、Ｇｓ１〜Ｇｓ８…期間（駆動期間）、
ＬＰＲａ，ＬＰＲｂ，ＬＰＲｃ，ＬＰＲｄ…プリチャージ線、
Ｐ１ｊ〜Ｐ８ｊ…画素回路、Ｐｒ１，Ｐｒ２…プリチャージ期間、
ＳＡ１〜ＳＡ８０…アンプ用スイッチ素子、ＳＬ１〜ＳＬ８…ソース線、
ＳＰ１ａ〜ＳＰ８０ａ…プリチャージ線用スイッチ素子、
ＳＰ１ｂ〜ＳＰ８０ｂ…プリチャージ線用スイッチ素子、
ＳＰ１ｃ〜ＳＰ８０ｃ…プリチャージ線用スイッチ素子、
ＳＰ１ｄ〜ＳＰ８０ｄ…プリチャージ線用スイッチ素子、
ＴＡ１，ＴＡ２…期間、ＴＢ１，ＴＢ２…期間、ＴＣ１，ＴＣ２…期間、
ＴＤ１，ＴＤ２…期間、ＴＮ１ａ，ＴＮ１ｃ，ＴＮ１ｄ…Ｎ型トランジスター、
ＴＰ１ｂ…Ｐ型トランジスター、
ＴＰＡａ，ＴＰＡｂ，ＴＰＡｃ，ＴＰＡｄ…プリチャージ端子、
ＴＰＢａ，ＴＰＢｂ，ＴＰＢｃ，ＴＰＢｄ…プリチャージ端子、
ＴＱ１〜ＴＱ８０…データ電圧出力端子、ＶＣ…コモン電圧、
ＶＰＲａ，ＶＰＲｂ，ＶＰＲｃ，ＶＰＲｄ…プリチャージ線供給電圧、
ｔａ，ｔｂ，ｔｃ，ｔｄ…タイミング
【図１】
2019032381.tif 000003
【図２】
2019032381.tif 000004
【図３】
2019032381.tif 000005
【図４】
2019032381.tif 000006
【図５】
2019032381.tif 000007
【図６】
2019032381.tif 000008
【図７】
2019032381.tif 000009
【図８】
2019032381.tif 000010
【図９】
2019032381.tif 000011
【図１０】
2019032381.tif 000012
【図１１】
2019032381.tif 000013
【図１２】
2019032381.tif 000014
【図１３】
2019032381.tif 000015
【図１４】
2019032381.tif 000016
【図１５】
2019032381.tif 000017
【図１６】
2019032381.tif 000018
【図１７】
2019032381.tif 000019