(57)【要約】【課題】スイッチング損失を低減できる半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、第１〜第３電極、第１〜第４半導体領域、及び第１絶縁膜を含む。第１電極は、第１導電領域を含む。第２電極は、第２導電領域を含む。第３電極の一部から第１電極の一部への第１方向は、第２電極の一部から第１電極の一部への第２方向と交差する。第３電極の別の一部から第２電極の一部への方向は、第１方向に沿う。第１〜第４半導体領域は、炭化珪素を含む。第１絶縁膜の一部は、第１半導体領域の一部及び第３半導体領域と接する。第１絶縁膜の別の一部は、第４半導体領域の一部と第１電極の一部との間に位置する。【選択図】図１
2019083243.tif 000002
【特許請求の範囲】
【請求項１】
第１導電領域を含む第１電極と、
第２導電領域を含む第２電極と、
第３電極であって、前記第３電極の一部から前記第１導電領域への第１方向は、前記第２導電領域から前記第１導電領域への第２方向と交差し、前記第３電極の別の一部から前記第２導電領域への方向は、前記第１方向に沿う、前記第３電極と、
炭化珪素を含み第１導電形の第１半導体領域であって、前記第１半導体領域は、第１〜第４部分領域を含み、
前記第１部分領域は、前記第１方向において、前記第３電極の前記一部と前記第１導電領域との間に位置し、
前記第２導電領域は、前記第１方向において前記第３電極の前記別の一部と前記第２導電領域との間に位置し、
前記第３部分領域は、前記第２方向において前記第１部分領域と前記第２部分領域との間に位置し、
前記第３部分領域から前記第４部分領域への方向は、前記第１方向に沿い、前記第４部分領域から前記第１導電領域への方向は、前記第２方向に沿う、前記第１半導体領域と、
炭化珪素を含み前記第１導電形の第２半導体領域であって、前記第２半導体領域は、第５部分領域を含み、前記第１方向において、前記第３部分領域と前記第５部分領域との間に前記第４部分領域が位置し、前記第５部分領域から前記第１導電領域への方向は、前記第２方向に沿う、前記第２半導体領域と、
炭化珪素を含み第２導電形の第３半導体領域であって、前記第３半導体領域は、前記第１方向において前記第４部分領域と前記第５部分領域との間に設けられた第６部分領域を含む、前記第３半導体領域と、
炭化珪素を含み前記第２導電形の第４半導体領域であって、前記第４半導体領域は、前記第２導電領域と電気的に接続され、前記第４半導体領域は、第１部分及び第２部分を含み、
前記第１部分は、前記第１方向において前記第１部分領域と前記第１導電領域との間に位置し、
前記第１導電領域から前記第２部分への方向は、前記第２方向に沿い、
前記第２部分は、前記第１部分と連続し、
第１〜第３絶縁領域を含む第１絶縁膜であって、
前記第１絶縁領域は、前記第１部分と前記第１導電領域との間に位置し、
前記第２絶縁領域は、前記第４部分領域と前記第１導電領域との間、前記第６部分領域と前記第１導電領域との間、及び、前記第５部分領域と前記第１導電領域との間に位置し、前記第２絶縁領域は、前記第４部分領域及び前記第６部分領域と接し、
前記第３絶縁領域は、前記第２部分と前記第１導電領域との間に位置した、半導体装置。
【請求項２】
前記第４半導体領域は、第３部分及び第４部分をさらに含み、
前記第３部分は、前記第１方向において前記第２部分領域と前記第２導電領域との間に位置し、
前記第２方向において、前記第４部分と前記第２部分との間に、前記第１導電領域が位置し、
前記第２方向において、前記第４部分と前記第１導電領域との間に、前記第４部分領域及び前記第６部分領域が位置し、
前記第４部分は、前記第３部分と連続した、請求項１記載の半導体装置。
【請求項３】
前記第１方向において、前記第５部分領域と前記第１半導体領域との間に、前記第４部分が位置した、請求項２記載の半導体装置。
【請求項４】
前記第４半導体領域における前記第２導電形の不純物濃度は、前記第６部分領域における前記第２導電形の不純物濃度よりも高い、請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記第１方向と交差する平面において、前記第２導電領域の周りに、前記第１電極が位置した、請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記第１方向と交差する平面において、前記第１電極は、前記第２導電領域を囲む、請求項１〜４のいずれか１つに記載の半導体装置。
【請求項７】
前記第１方向と交差する平面において、前記第１電極は、第１〜第６辺を含み、
前記第２辺は、前記第１辺が延びる方向に延び、
前記第４辺は、前記第３辺が延びる方向に延び、
前記第６辺は、前記第５辺が延びる方向に延び、
前記第３辺は、前記第１辺及び前記第６辺と接続され、
前記第５辺は、前記第１辺及び前記第４辺と接続され、
前記第２辺は、前記第４辺及び前記第６辺と接続され、
前記第２導電領域は、前記第１辺と前記第２辺との間に位置し、
前記第２導電領域は、前記第３辺と前記第４辺との間に位置し、
前記第２導電領域は、前記第５辺と前記第６辺との間に位置した、請求項１〜４のいずれか１つに記載の半導体装置。
【請求項８】
前記第１方向と交差する平面において、前記第１電極は、第１〜第４辺を含み、
前記第２辺は、前記第１辺が延びる方向に延び、
前記第４辺は、前記第３辺が延びる方向に延び、
前記第３辺は、前記第１辺及び前記第２辺と接続され、
前記第４辺は、前記第１辺及び前記第２辺と接続され、
前記第２導電領域は、前記第１辺と前記第２辺との間に位置し、
前記第２導電領域は、前記第３辺と前記第４辺との間に位置した、請求項１〜３のいずれか１つに記載の半導体装置。
【請求項９】
前記第２方向において、前記第２導電領域と前記第１導電領域との間に前記第５部分領域が位置した、請求項１〜８のいずれか１つに記載の半導体装置。
【請求項１０】
前記第２方向において、前記第２導電領域と前記第１導電領域との間に前記第６部分領域が位置した、請求項１〜８のいずれか１つに記載の半導体装置。
【請求項１１】
前記第２方向において、前記第２導電領域と前記第１導電領域との間に前記第４部分領域が位置した、請求項１〜８のいずれか１つに記載の半導体装置。
【請求項１２】
前記第２電極は、第３導電領域をさらに含み、
前記第１半導体領域は、第７〜第９部分領域をさらに含み、
前記第３半導体領域は、第１０部分領域をさらに含み、
前記第４半導体領域は、第５〜第７部分をさらに含み、
前記第２方向において、前記第３部分領域と前記第７部分領域との間に前記第１部分領域が位置し、
前記第２方向において前記第１部分領域と前記第７部分領域との間に前記第８部分領域が位置し、
前記第１方向において前記第８部分領域と前記第１０部分領域との間に前記第９部分領域が位置し、
前記第７部分領域から前記第３導電領域への方向は、前記第１方向に沿い、
前記第１方向において、前記第７部分領域と前記第３導電領域との間に前記第５部分が位置し、
前記第２方向において、前記第２部分と前記第３導電領域との間に、前記第１０部分領域の少なくとも一部が位置し、
前記第２方向において、前記第１０部分領域の前記少なくとも一部と前記第３導電領域との間に、前記第６部分が位置し、
前記第１方向において、前記第９部分領域と前記第７部分との間に前記第１０部分が位置した、請求項１〜１１のいずれか１つに記載の半導体装置。
【請求項１３】
前記第１電極は、第４導電領域をさらに含み、
前記第１半導体領域は、第１１〜第１５部分領域をさらに含み、
前記第２半導体領域は、第１６部分領域を含み、
前記第３半導体領域は、第１７及び第１８部分領域をさらに含み、
前記第４半導体領域は、第８〜第１１部分をさらに含み、
前記第１絶縁膜は、第４〜第６絶縁領域をさらに含み、
前記第２方向において、前記第８部分領域と前記第１３部分領域との間に前記第７部分領域が位置し、
前記第２方向において、前記第７部分領域と前記第１３部分領域との間に前記第１１部分領域が位置し、
前記第２方向において、前記第７部分領域と前記第１１部分領域との間に前記第１２部分領域が位置し、
前記第１１部分領域から前記第４導電領域への方向は、前記第１方向に沿い、
前記第２方向において、前記第３導電領域と前記第４導電領域との間に前記第１７部分領域が位置し、
前記第１方向において、前記第１２部分領域と前記第１７部分領域との間に前記第１４部分領域が位置し、
前記第１３部分領域から前記第１６部分領域への方向は、前記第１方向に沿い、
前記第１方向において、前記第１３部分領域と前記第１６部分領域との間に前記第１５部分領域が位置し、
前記第１方向において、前記第１５部分領域と前記第１６部分領域との間に前記第１８部分領域が位置し、
前記第１方向において、前記第１１部分領域と前記第４導電領域との間に前記第８領域が位置し、
前記第２方向において、前記第１７部分領域の少なくとも一部と前記第４導電領域との間に前記第９部分が位置し、
前記第１方向において、前記第１０部分と前記第１４部分領域との間に前記第１７部分領域が位置し、
前記第２方向において、前記第６部分と前記第１１部分との間に前記第３導電領域が位置し、前記第１１部分は、前記第５部分及び前記第１０部分と連続し、
前記第４絶縁領域は、前記第８部分と前記第４導電領域との間に位置し、
前記第５絶縁領域は、前記第９部分と前記第４導電領域との間に位置し、
前記第６絶縁領域は、前記第１５部分領域と前記第４導電領域との間、前記第１６部分領域と前記第４導電領域との間、及び、前記第１８部分領域と前記第４導電領域との間に位置し、
前記第６絶縁領域は、前記第１５部分領域、前記第１６部分領域及び前記第１８部分領域と接した、請求項１２記載の半導体装置。
【請求項１４】
前記第２電極は、第５導電領域をさらに含み、
前記第２方向において、前記第１導電領域と前記第５導電領域との間に前記第３導電領域が位置し、
前記第２方向において、前記第３導電領域と前記第５導電領域との間に前記第４導電領域が位置した、請求項１３記載の半導体装置。
【請求項１５】
複数の構造体が設けられ、
前記複数の構造体のそれぞれは、前記第１〜第５導電領域を含み、
前記複数の構造体は、第１構造体及び第２構造体を含み、
前記第１構造体は、前記複数の構造体のなかで前記第２構造体に最も近く、
前記第１構造体に含まれる前記第１部分と前記第２構造体に含まれる前記第１部分との間の第１半導体線路の第１電気抵抗、前記第１構造体に含まれる前記第１部分と前記第２構造体に含まれる前記第８部分との間の第２半導体線路の第２電気抵抗、前記第１構造体に含まれる前記第８部分と前記第２構造体に含まれる前記第１部分との間の第３半導体線路の第３電気抵抗、及び、前記第１構造体に含まれる前記第８部分と前記第２構造体に含まれる前記第８部分との間の第４半導体線路の第４電気抵抗、よりなる群から選択された少なくとも１つは、３０ｋΩ以上３００ｋΩ以下である、請求項１４記載の半導体装置。
【請求項１６】
複数の構造体が設けられ、
前記複数の構造体のそれぞれは、前記第１〜第５導電領域を含み、
前記複数の構造体は、第１構造体及び第２構造体を含み、
前記第１構造体は、前記複数の構造体のなかで前記第２構造体に最も近く、
前記第１構造体に含まれる前記第１部分と前記第２構造体に含まれる前記第１部分との間の第１半導体線路の第１長さ、前記第１構造体に含まれる前記第１部分と前記第２構造体に含まれる前記第８部分との間の第２半導体線路の第２長さ、前記第１構造体に含まれる前記第８部分と前記第２構造体に含まれる前記第１部分との間の第３半導体線路の第３長さ、及び、前記第１構造体に含まれる前記第８部分と前記第２構造体に含まれる前記第８部分との間の第４半導体線路の第４長さ、よりなる群から選択された少なくとも１つは、４μｍ以上４０μｍ以下である、請求項１４記載の半導体装置。
【請求項１７】
前記第３電極と前記第１半導体領域との間に設けられた前記第１導電形の第５半導体領域をさらに備えた、請求項１〜１６のいずれか１つに記載の半導体装置。
【請求項１８】
前記第２方向において、前記第２導電領域は、前記第５部分領域と重ならない、請求項１〜１７のいずれか１つに記載の半導体装置。
【請求項１９】
半導体層に第１凹部を形成し、前記第１凹部は、第１側面、第２側面及び底部を含み、前記第２側面は前記第１側面と対向し、
第１マスク層を形成し、前記第１マスク層は、前記第１側面に位置する第１側面部分と、前記第２側面に位置する第２側面部分と、を含み、前記第１マスク層は、前記底部には設けられておらず、
前記第１マスク層及び前記半導体層の上に開口部を有する第２マスク層を形成し、
前記開口部を介して、前記第２側面部分を除去し、
前記第２側面及び前記底部に不純物を導入し、
前記第１側面、前記第２側面及び前記底部に第１絶縁膜を形成し、残余の空間に第１導電部を形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置において、スイッチング損失の低減が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第６０９０８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、スイッチング損失を低減できる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、第１〜第３電極、第１〜第４半導体領域、及び第１絶縁膜を含む。前記第１電極は、第１導電領域を含む。前記第２電極は、第２導電領域を含む。前記第３電極の一部から前記第１導電領域への第１方向は、前記第２導電領域から前記第１導電領域への第２方向と交差する。前記第３電極の別の一部から前記第２導電領域への方向は、前記第１方向に沿う。前記第１半導体領域は、炭化珪素を含み第１導電形である。前記第１半導体領域は、第１〜第４部分領域を含む。前記第１部分領域は、前記第１方向において、前記第３電極の前記一部と前記第１導電領域との間に位置する。前記第２導電領域は、前記第１方向において前記第３電極の前記別の一部と前記第２導電領域との間に位置する。前記第３部分領域は、前記第２方向において前記第１部分領域と前記第２部分領域との間に位置する。前記第３部分領域から前記第４部分領域への方向は、前記第１方向に沿う。前記第４部分領域から前記第１導電領域への方向は、前記第２方向に沿う。前記第２半導体領域は、炭化珪素を含み前記第１導電形である。前記第２半導体領域は、第５部分領域を含む。前記第１方向において、前記第３部分領域と前記第５部分領域との間に前記第４部分領域が位置する。前記第５部分領域から前記第１導電領域への方向は、前記第２方向に沿う。前記第３半導体領域は、炭化珪素を含み第２導電形である。前記第３半導体領域は、前記第１方向において前記第４部分領域と前記第５部分領域との間に設けられた第６部分領域を含む。前記第４半導体領域は、炭化珪素を含み前記第２導電形である。前記第４半導体領域は、前記第２導電領域と電気的に接続され、前記第４半導体領域は、第１部分及び第２部分を含む。前記第１部分は、前記第１方向において前記第１部分領域と前記第１導電領域との間に位置する。前記第１導電領域から前記第２部分への方向は、前記第２方向に沿う。前記第２部分は、前記第１部分と連続する。前記第１絶縁膜は、第１〜第３絶縁領域を含む。前記第１絶縁領域は、前記第１部分と前記第１導電領域との間に位置する。前記第２絶縁領域は、前記第４部分領域と前記第１導電領域との間、前記第６部分領域と前記第１導電領域との間、及び、前記第５部分領域と前記第１導電領域との間に位置する。前記第２絶縁領域は、前記第４部分領域及び前記第６部分領域と接する。前記第３絶縁領域は、前記第２部分と前記第１導電領域との間に位置する。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る半導体装置を例示する模式的断面図である。
【図２】図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式図である。
【図３】図３（ａ）及び図３（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【図４】図４（ａ）及び図４（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【図５】図５（ａ）及び図５（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【図６】図６（ａ）及び図６（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【図７】図７（ａ）及び図７（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【図８】第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【図９】第１実施形態に係る別の半導体装置を例示する模式的断面図である。
【図１０】第１実施形態に係る別の半導体装置を例示する模式的断面図である。
【図１１】第１実施形態に係る別の半導体装置を例示する模式的断面図である。
【図１２】第１実施形態に係る別の半導体装置を例示する模式的断面図である。
【図１３】第１実施形態に係る半導体装置の特性を例示するグラフ図である。
【図１４】第１実施形態に係る半導体装置の特性を例示するグラフ図である。
【図１５】第１実施形態に係る別の半導体装置を例示する模式的断面図である。
【図１６】第１実施形態に係る別の半導体装置を例示する模式的断面図である。
【図１７】第１実施形態に係る別の半導体装置を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）  
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。  
図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式図である。  
図１及び図２（ｂ）は、図２（ａ）に示すＡ１−Ａ２線断面図である。図２（ａ）は、図２（ｂ）のＢ１−Ｂ２線による断面図である。図１は、図２（ｂ）の拡大図である。
【０００９】
図２（ｂ）に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第４半導体領域１４及び第１絶縁膜３１を含む。
【００１０】
第１電極５１は、第１導電領域ｃｒ１を含む。第２電極５２は、第２導電領域ｃｒ２を含む。
【００１１】
図１に示すように、第３電極５３の一部５３ａから第１導電領域ｃｒ１への方向を第１方向とする。
【００１２】
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【００１３】
第１方向（Ｚ軸方向）は、第２導電領域ｃｒ２から第１導電領域ｃｒ１への第２方向と交差する。この例では、第２方向は、Ｘ軸方向である。
【００１４】
第３電極５３の別の一部５３ｂから第２導電領域ｃｒ２への方向は、第１方向(Ｚ軸方向）に沿う。
【００１５】
第１半導体領域１１は、炭化珪素を含み、第１導電形である。第１半導体領域１１は、第１〜第４部分領域ｒ１〜ｒ４を含む。
【００１６】
第１部分領域ｒ１は、第１方向（Ｚ軸方向）において、第３電極５３の上記の一部５３ａと第１導電領域ｃｒ１との間に位置する。第２部分領域ｒ２は、第１方向において、第３電極５３の上記の別の一部５３ｂと第２導電領域ｃｒ２との間に位置する。第３部分領域ｒ３は、第２方向（Ｘ軸方向）において、第１部分領域ｒ１と第２部分領域ｒ２との間に位置する。
【００１７】
第３部分領域ｒ３から第４部分領域ｒ４への方向は、第１方向(Ｚ軸方向）に沿う。第４部分領域ｒ４から第１導電領域ｃｒ１への方向は、第２方向（Ｘ軸方向）に沿う。
【００１８】
第２半導体領域１２は、炭化珪素を含み、第１導電形である。第２半導体領域１２は、第５部分領域ｒ５を含む。第１方向（Ｚ軸方向）において、第３部分領域ｒ３と第５部分領域ｒ５との間に、第４部分領域ｒ４が位置する。第５部分領域ｒ５から第１導電領域ｃｒ１への方向は、第２方向(Ｘ軸方向）に沿う。
【００１９】
第３半導体領域１３は、炭化珪素を含み、第２導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形はｐ形で、第２導電形はｎ形でも良い。以下では、第１導電形はｎ形で、第２導電形はｐ形とする。
【００２０】
第３半導体領域１３は、第６部分領域ｒ６を含む。第６部分領域ｒ６は、第１方向（Ｚ軸方向）において、第４部分領域ｒ４と第５部分領域ｒ５との間に設けられる。
【００２１】
第４半導体領域１４は、炭化珪素を含み、第２導電形である。第４半導体領域１４は、第２導電領域ｃｒ２と電気的に接続される。第４半導体領域１４は、第１部分ｐ１及び第２部分を含む。この例では、第４半導体領域１４は、第３部分ｐ３及び第４部分ｐ４をさらに含む。
【００２２】
第１部分ｐ１は、第１方向(Ｚ軸方向）において、第１部分領域ｒ１と第１導電領域ｃｒ１との間に位置する。第１導電領域ｃｒ１から第２部分ｐ２への方向は、第２方向（Ｘ軸方向）に沿う。第２部分ｐ２は、第１部分ｐ１と連続している。
【００２３】
第３部分ｐ３は、第１方向（Ｚ軸方向）において、第２部分領域ｒ２と第２導電領域ｃｒ２との間に位置する。第２方向（Ｘ軸方向）において、第４部分ｐ４と第２部分ｐ２との間に、第１導電領域ｃｒ１が位置する。この例では、第２方向において、第４部分ｐ４と第１導電領域ｃｒ１との間に、第４部分領域ｒ４及び第６部分領域ｒ６が位置する。第４部分ｐ４は、第３部分ｐ３と連続する。
【００２４】
第１絶縁膜３１は、第１〜第３絶縁領域３１ａ〜３１ｃを含む。第１絶縁領域３１ａは、第１部分ｐ１と第１導電領域ｃｒ１との間に位置する。第２絶縁領域３１ｂは、第４部分領域ｒ４と第１導電領域ｃｒ１との間、第６部分領域ｒ６と第１導電領域ｃｒ１との間、及び、第５部分領域ｒ５と第１導電領域ｃｒ１との間に位置する。第２絶縁領域３１ｂは、第４部分領域ｒ４及び第６部分領域ｒ６と接する。この例では、第２絶縁領域３１ｂは、第５部分領域ｒ５とさらに接している。第３絶縁領域３１ｃは、第２部分ｐ２と第１導電領域ｃｒ１との間に位置する。
【００２５】
半導体装置１１０において、第１電極５１は、例えば、ゲート電極として機能する。第２電極５２は、例えば、ソース電極として機能する。第３電極５３は、例えば、ドレイン電極として機能する。半導体装置１１０は、例えば、トレンチゲート形のトランジスタである。
【００２６】
この例では、半導体装置１１０は、第５半導体領域１５をさらに含む。第５半導体領域１５は、第３電極５３と第１半導体領域１１との間に設けられる。第５半導体領域１５は、例えば、第１導電形である。半導体装置１１０は、例えば、ＭＯＳ型トランジスタである。後述するように、第５半導体領域１５は、第２導電形でも良い。
【００２７】
例えば、第４半導体領域１４における第２導電形の不純物濃度は、第３半導体領域１３（第６部分領域ｒ６）における第２導電形の不純物濃度よりも高い。第４半導体領域１４は、例えばｐ＋形半導体領域である。第３半導体領域１３（第６部分領域ｒ６）は、例えば、ｐ形半導体領域である。
【００２８】
この例では、第４半導体領域１４と第２電極５２との間に、第２導電形領域１４ｃが設けられている。例えば、第１方向（Ｚ軸方向）において、第３部分ｐ３と第２導電領域ｃｒ２との間に、１つの第２導電形領域１４ｃが位置する。第２導電形領域１４ｃは、第４半導体領域１４と第２電極５２とのコンタクト領域として機能する。例えば、第２導電領域１４ｃにおける第２導電形の不純物濃度は、第４半導体領域１４における第２導電形の不純物濃度よりも高い。第２導電形領域１４ｃは、例えば、ｐ＋＋領域である。
【００２９】
例えば、第２半導体領域１２（第５部分領域ｒ５）における第１導電形の不純物濃度は、第１半導体領域１１の第１部分領域ｒ１における第１導電形の不純物濃度よりも高い。第２半導体領域１２（第５部分領域ｒ５）は、例えばｎ＋形半導体領域である。第１部分領域ｒ１は、例えば、ｎ−形半導体領域である。
【００３０】
例えば、第４部分領域ｒ４における第１導電形の不純物濃度は、第１部分領域ｒ１における第１導電形の不純物濃度よりも高い。第４部分領域ｒ４は、例えばｎ形半導体領域である。
【００３１】
ｎ形の不純物は、例えば、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。ｐ形の不純物は、例えば、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む。
【００３２】
半導体装置１１０においては、第１導電領域ｃｒ１の一部は、トランジスタのゲート電極として機能する。第１導電領域ｃｒ１の別の一部は、トランジスタのゲート電極として機能しない。この別の一部には、第３絶縁領域３１ｃを介して、第４半導体領域１４（ｐ＋）の第２部分ｐ２が設けられている。この第２部分ｐ２を介して、第１部分ｐ１は、第２電極５２と電気的に接続される。第２部分ｐ２は、接続部として機能する。
【００３３】
このような構成により、第１部分ｐ１を、高い密度で、第２電極５２に接続できる。例えば、第２電極５２は、接地電位に設定される。実施形態によれば、高い密度での接地が可能になる。例えば、スイッチング損失を低減できる。例えば、高速のスイッチングが可能になる。
【００３４】
さらに、実施形態においては、ゲート電極として機能する部分を高い密度で配置できる。例えば、チャネルとして機能する部分を高い密度で設けることができる。これにより、例えば、低いオン抵抗が得られる。オン抵抗を低減できる半導体装置が提供できる。例えば、低い「特性オン抵抗」が得られる。実施形態によれば、例えば、低いスイッチング損失と、低い特性オン抵抗と、が得られる。
【００３５】
図２（ａ）に示すように、第１方向（Ｚ軸方向）と交差する平面（例えばＸ−Ｙ平面）において、第２導電領域ｃｒ２の周りに、第１電極５１が位置する。例えば、第１方向と交差する平面において、第１電極５１は、第２導電領域ｃｒ２を囲む。
【００３６】
この例では、第１方向と交差する平面（Ｘ−Ｙ平面）において、第１電極５１は、第１〜第６辺ｓ１〜ｓ６を含む。第２辺ｓ２は、第１辺ｓ１が延びる方向に延びる。第４辺ｓ４は、第３辺ｓ３が延びる方向に延びる。第６辺ｓ６は、第５辺ｓ５が延びる方向に延びる。
【００３７】
第３辺ｓ３は、第１辺ｓ１及び第６辺ｓ６と接続される。第５辺ｓ５は、第１辺ｓ１及び第４辺ｓ４と接続される。第２辺ｓ２は、第４辺ｓ４及び第６辺ｓ６と接続される。
【００３８】
第２導電領域ｃｒ２は、第１辺ｓ１と第２辺ｓ２との間に位置する。第２導電領域ｃｒ２は、第３辺ｓ３と第４辺ｓ４との間に位置する。第２導電領域ｃｒ２は、第５辺ｓ５と第６辺ｓ６との間に位置する。第１電極５１の一部は、例えば六角形である。
【００３９】
例えば、第１半導体領域１１の結晶方位の１つ（例えばａ軸）は、第１辺ｓ１の延びる方向に沿っても良い。第１半導体領域１１のｍ軸は、第１辺ｓ１の延びる方向に沿っても良い。
【００４０】
例えば、第４半導体領域１４の一部は、第１方向（Ｚ軸方向）と交差する平面（例えばＸ−Ｙ平面）において、第２導電領域ｃｒ２の周りに設けられる。第４半導体領域１４の一部は、第１方向と交差する平面において、第２導電領域ｃｒ２を囲む。
【００４１】
例えば、第４半導体領域１４の第４部分ｐ４は、第４半導体領域１４の第２部分ｐ２と連続しても良い。
【００４２】
図１に示すように、第５部分領域ｒ５の下に、第４部分ｐ４が位置する。例えば、第１方向（Ｚ軸方向）において、第５部分領域ｒ５と第１半導体領域１１との間に、第４部分ｐ４が位置する。
【００４３】
この例では、第２方向（例えば、Ｘ軸方向）において、第２導電領域ｃｒ２と第１導電領域ｃｒ１との間に、第４部分領域ｒ４の少なくとも一部が位置している。
【００４４】
そして、第２方向において、第２導電領域ｃｒ２と第１導電領域ｃｒ１との間に、第６部分領域ｒ６が位置している。さらに、第２方向において、第２導電領域ｃｒ２と第１導電領域ｃｒ１との間に、第５部分領域ｒ５が位置している。
【００４５】
図１に示すように、この例では、さらに別の導電部及び別の部分領域などが設けられている。以下、これらの例について説明する。
【００４６】
図１に示すように、第２電極５２は、第２導電領域ｃｒ２に加えて、第３導電領域ｃｒ３をさらに含む。第１半導体領域１１は、第７〜第９部分領域ｒ７〜ｒ９をさらに含む。第３半導体領域１３は、第１０部分領域ｒ１０をさらに含む。第４半導体領域１４は、第５〜第７部分ｐ５〜ｐ７をさらに含む。
【００４７】
第２方向（例えば、Ｘ軸方向）において、第３部分領域ｒ３と第７部分領域ｒ７との間に、第１部分領域ｒ１が位置する。第２方向において、第１部分領域ｒ１と第７部分領域ｒ７との間に、第８部分領域ｒ８が位置する。
【００４８】
第１方向（Ｚ軸方向）において、第８部分領域ｒ８と第１０部分領域ｒ１０（第３半導体領域１３の一部）との間に、第９部分領域ｒ９が位置する。
【００４９】
第７部分領域ｒ７から第３導電領域ｃｒ３への方向は、第１方向（Ｚ軸方向）に沿う。第１方向において、第７部分領域ｒ７と第３導電領域ｃｒ３との間に、第５部分ｐ５（第４半導体領域１４の一部）が位置する。
【００５０】
第２方向において、第２部分ｐ２と第３導電領域ｃｒ３との間に、第１０部分領域ｒ１０の少なくとも一部が位置している。第２方向において、第１０部分領域ｒ１０のその少なくとも一部と、第３導電領域ｃｒ３と、の間に、第６部分ｐ６（第４半導体領域１４の一部）が位置する。第１方向において、第９部分領域ｒ９と第７部分ｐ７（第４半導体領域１４の一部）との間に、第１０部分領域ｒ１０（第３半導体領域１３の一部）が位置する。
【００５１】
例えば、第７部分ｐ７は、第２部分ｐ２及び第６部分ｐ６と連続する。第６部分ｐ６は、第７部分ｐ７及び第５部分ｐ５と連続する。
【００５２】
例えば、第１方向（Ｚ軸方向）において、第５部分ｐ５と第３導電領域ｃｒ３との間に、１つの第２導電形領域１４ｃが位置する。
【００５３】
この例では、第１電極５１は、第１導電領域ｃｒ１に加えて、第４導電領域ｃｒ４をさらに含む。第２電極５２は、第５導電領域ｃｒ５をさらに含む。第１半導体領域１１は、第１１〜第１５部分領域ｒ１１〜ｒ１５をさらに含む。第２半導体領域１２は、第１６部分領域ｒ１６を含む。第３半導体領域１３は、第１７部分領域ｒ１７及び第１８部分領域ｒ１８をさらに含む。第４半導体領域１４は、第８〜第１１部分ｐ８〜ｐ１１をさらに含む。第１絶縁膜３１は、第４〜第６絶縁領域３１ｄ〜３１ｆをさらに含む。
【００５４】
第２方向（例えば、Ｘ軸方向）において、第８部分領域ｒ８と第１３部分領域ｒ１３との間に、第７部分領域ｒ７が位置する。第２方向において、第７部分領域ｒ７と第１３部分領域ｒ１３との間に、第１１部分領域ｒ１１が位置する。第２方向において、第７部分領域ｒ７と第１１部分領域ｒ１１との間に、第１２部分領域ｒ１２が位置する。
【００５５】
第１１部分領域ｒ１１から第４導電領域ｃｒ４への方向は、第１方向（Ｚ軸方向）に沿う。
【００５６】
第２方向（例えば、Ｘ軸方向）において、第３導電領域ｃｒ３と第４導電領域ｃｒ４との間に、第１７部分領域ｒ１７が位置する。第１方向（Ｚ軸方向）において、第１２部分領域ｒ１２と第１７部分領域ｒ１７との間に、第１４部分領域ｒ１４が位置する。第１４部分領域ｒ１４の少なくとも一部から第４導電領域ｃｒ４への方向は、第２方向（Ｘ軸方向）に沿っている。
【００５７】
第１３部分領域ｒ１３から第１６部分領域ｒ１６（第２半導体領域１２の一部）への方向は、第１方向（Ｚ軸方向）に沿う。第１方向において、第１３部分領域ｒ１３と第１６部分領域ｒ１６との間に、第１５部分領域ｒ１５（第１半導体領域１１の一部）が位置する。第１方向において、第１５部分領域ｒ１５と第１６部分領域ｒ１６との間に、第１８部分領域ｒ１８（第３半導体領域１３の一部）が位置する。
【００５８】
第１方向において、第１１部分領域ｒ１１と第４導電領域ｃｒ４との間に、第８部分ｐ８（第４半導体領域１４の一部）が位置する。第２方向（Ｘ軸方向）において、第１７部分領域ｒ１７の少なくとも一部と、第４導電領域ｃｒ４との間に、第９部分ｐ９（第４半導体領域１４の一部）が位置する。
【００５９】
第１方向（Ｚ軸方向）において、第１０部分ｐ１０（第４半導体領域１４の一部）と、第１４部分領域ｒ１４、との間に、第１７部分領域ｒ１７（第３半導体領域１３の一部）が位置する。
【００６０】
第２方向（Ｘ軸方向）において、第６部分ｐ６と第１１部分ｐ１１との間に、第３導電領域ｃｒ３が位置する。例えば、第１１部分ｐ１１は、第５部分ｐ５及び第１０部分ｐ１０と連続する。
【００６１】
第２方向（例えばＸ軸方向）において、第１７部分領域ｒ１７と第１８部分領域ｒ１８との間に、第４導電領域ｃｒ４が位置する。第２方向において、第１４部分領域ｒ１４と第１５部分領域ｒ１５との間に、第４導電領域ｃｒ４が位置する。
【００６２】
第４絶縁領域３１ｄは、第８部分ｐ８と第４導電領域ｃｒ４との間に位置する。第５絶縁領域３１ｅは、第９部分ｐ９と第４導電領域ｃｒ４との間に位置する。第６絶縁領域３１ｆは、第１５部分領域ｒ１５と第４導電領域ｃｒ４との間、第１６部分領域ｒ１６と第４導電領域ｃｒ４との間、及び、第１８部分領域ｒ１８と第４導電領域ｃｒ４との間に位置する。第６絶縁領域３１ｆは、第１５部分領域ｒ１５、第１６部分領域ｒ１６及び第１８部分領域ｒ１８と接する。
【００６３】
第２方向（Ｘ軸方向）において、第１導電領域ｃｒ１と第５導電領域ｃｒ５との間に、第３導電領域ｃｒ３が位置する。第２方向において、第３導電領域ｃｒ３と第５導電領域ｃｒ５との間に、第４導電領域ｃｒ４が位置する。
【００６４】
例えば、Ｘ軸方向において、第４導電領域ｃｒ４と、第５導電領域ｃｒ５の少なくとも一部と、の間に、第１５部分領域ｒ１５の少なくとも一部が位置する。例えば、Ｘ軸方向において、第４導電領域ｃｒ４と、第５導電領域ｃｒ５の少なくとも一部と、の間に、第１８部分領域ｒ１８の少なくとも一部が位置する。例えば、第１方向（Ｚ軸方向）において、第１６部分領域ｒ１６と、第１半導体領域１１と、の間に、第４半導体領域１４の一部が位置する。
【００６５】
例えば、第１方向（Ｚ軸方向）において、第４半導体領域１４と第５導電領域ｃｒ５との間に、１つの第２導電形領域１４ｃが位置する。
【００６６】
既に説明したように、第１導電領域ｃｒ１の一部は、トランジスタのゲート電極として機能する。第１導電領域ｃｒ１の別の一部には、第３絶縁領域３１ｃを介して、第２部分ｐ２が設けられる。第２部分ｐ２は、接続部として機能する。例えば、第４導電領域ｃｒ４の一部は、トランジスタのゲート電極として機能する。第４導電領域ｃｒ４の別の一部には、第５絶縁領域３１ｅを介して、第９部分ｐ９が設けられる。第９部分ｐ９は、接続部として機能する。
【００６７】
第２部分ｐ２と第９部分ｐ９との間の領域は、第２電極５２との接続部ＣＰ（図２（ａ）及び図２（ｂ）参照）に対応する。例えば、第３導電領域ｃｒ３は、接続部ＣＰの少なくとも一部となる。第２導電領域ｃｒ２及び第５導電領域ｃｒ５は、動作部ＡＰの少なくとも一部となる。
【００６８】
図２（ａ）に示すように、この例では、Ｘ軸方向に沿ってみたときに、２つの接続部ＣＰの間に、２つの動作部ＡＰが設けられている。後述するように、２つの接続部ＣＰの間に設けられる動作部ＡＰの数は、変形が可能である。
【００６９】
図２（ｂ）に示すように、この例では、第２絶縁膜３５ａ及び第３絶縁膜３５ｂが設けられる。第２絶縁膜３５ａは、第２電極５２と第１導電領域ｃｒ１との間に設けられる。第３絶縁膜３５ｂは、第２電極５２と第４導電領域ｃｒ４との間に設けられる。第１電極５１と第２電極５２とが、電気的に絶縁される。
【００７０】
（第２実施形態）  
第２実施形態は、半導体装置の製造方法に係る。以下、半導体装置１１０の製造方法の例について説明する。
【００７１】
図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）、図５（ａ）、図５（ｂ）、図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）、及び、図８は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。  
図３（ａ）に示すように、半導体層１８を準備する。この例では、半導体層１８は、第５半導体領域１５、半導体領域１１ｆ、半導体領域１１ｇ及び半導体領域１３ｆを含む。第５半導体領域１５は、例えば、ｎ＋形半導体領域である。半導体領域１１ｆは、例えばｎ−形半導体領域である。半導体領域１１ｇは、ｎ形半導体領域である。半導体領域１３ｆは、ｐ形半導体領域である。第５半導体領域１５の上に、半導体領域１１ｆ、半導体領域１１ｇ及び半導体領域１３ｆがこの順で設けられる。半導体層１８（上記の半導体領域）は、炭化珪素を含む。
【００７２】
図３（ｂ）に示すように、半導体層１８の上面の一部に、ｐ形の不純物を導入する。ｐ形の不純物は、例えば、Ａｌである。ｐ形の不純物は、例えば、Ａｌ、Ｂ及びＧａよりなる群から選択された少なくともいずれかでも良い。ｐ形の不純物が導入された領域は、半導体領域１２ｆとなる。
【００７３】
図４（ａ）に示すように、半導体層１８に凹部ＨＳ１を形成する。例えば、半導体層１８に、開口部ＭＳＯ１を有するマスクＭＳ１を形成し、開口部ＭＳＯ１を介して半導体層１８の一部を除去することで、凹部ＨＳ１が形成される。凹部ＨＳ１は、例えば、第２導電領域ｃｒ２、第３導電領域ｃｒ３及び第５導電領域ｃｒ５が形成される位置に形成される。凹部ＨＳ１は、例えば、ソーストレンチである。この例では、凹部ＨＳ１の底部は、半導体領域１１ｇに到達する。マスクＭＳ１は、例えば、酸化シリコンを含む。
【００７４】
図４（ｂ）に示すように、第２導電形（ｐ形）の不純物を傾斜注入する。凹部ＨＳ１の底面及び側面に、第２導電形の半導体領域１４ｆが形成される。、第２導電形領域１４ｃがさらに設けられても良い。半導体領域１４ｆは、第４半導体領域１４の一部となる。例えば、マスクＭＳ１を除去する。
【００７５】
図５（ａ）に示すように、半導体層１８にマスクＭＧ１を形成する。マスクＭＧ１は開口部ＭＧＯ１を有する。開口部ＭＧＯ１は、凹部ＨＳ１上ではない領域に設けられる。開口部ＭＧＯ１の位置は、第１導電領域ｃｒ１及び第４導電領域ｃｒ４が形成される位置に対応する。マスクＭＧ１は、例えば、酸化シリコンを含む。
【００７６】
図５（ｂ）に示すように、マスクＭＧ１の開口部ＭＧＯ１を介して、半導体層１８の一部を除去する。これにより、半導体層１８に第１凹部Ｈ１が形成される。第１凹部Ｈ１は、第１側面ＳＦ１、第２側面ＳＦ２及び底部ＢＰを含む。第２側面ＳＦ２は、第１側面ＳＦ１と対向する。例えば、第１側面ＳＦ１から第２側面ＳＦ２への方向は、Ｘ軸方向に沿う。
【００７７】
図６（ａ）に示すように、マスク膜ＭＦ１を形成する。マスク膜ＭＦ１の厚さは比較的薄い。マスク膜ＭＦ１を形成した後においても、第１凹部Ｈ１には、空間が残る。マスク膜ＭＦ１は、例えば、酸化シリコンを含む。
【００７８】
図６（ｂ）に示すように、マスク膜ＭＦ１の一部を異方性エッチングにより除去する。これにより、マスク膜ＭＦ１から第１マスク層ＭＬ１が形成される。
【００７９】
このように、実施形態に係る製造方法においては、半導体層１８に第１凹部Ｈ１を形成した後に、第１マスク層ＭＬ１を形成する。第１マスク層ＭＬ１は、第１側面部分ＭＬｓ１及び第２側面部分ＭＬｓ２を含む。第１側面部分ＭＬｓ１は、第１側面ＳＦ１に位置する。第２側面部分ＭＬｓ２は、第２側面ＳＦ２に位置する。第１マスク層ＭＬ１は、第１凹部Ｈ１の底部ＢＰには設けられない。すなわち、第１凹部Ｈ１の底部ＢＰに位置するマスク膜ＭＦ１は、異方性エッチングにより除去される。
【００８０】
図７（ａ）に示すように、第１マスク層ＭＬ１及び半導体層１８の上に、第２マスク層ＭＬ２を形成する。第２マスク層ＭＬ２は、開口部ＭＬＯ２を有する。開口部ＭＬＯ２の位置は、接続部ＣＰの位置に対応する。第２マスク層ＭＬ２は、例えば、レジスト材料を含む。
【００８１】
図７（ｂ）に示すように、開口部ＭＬＯ２を介して、エッチングを行う。例えば、バファードフッ酸（ＢＨＦ）を用いたウエットエッチングが行われる。これにより、マスクＭＧ１の一部が除去される。さらに、エッチングの進行により、第２側面部分ＭＬｓ２が除去される。このエッチングにおいて、第１側面部分ＭＬｓ１は残る。このように、実施形態においては、開口部ＭＬＯ２を介して、第２側面部分ＭＬｓ２を除去する。この後、第２マスク層ＭＬ２を除去する。第１凹部Ｈ１において、第２側面ＳＦ２及び底部ＢＰが露出する。
【００８２】
図７（ｂ）に示すように、第２側面ＳＦ２及び底部ＢＰに不純物を導入する。不純物は、例えば、第２導電形である。不純物は、例えば、Ａｌである。この不純物は、例えば、Ａｌ、Ｂ及びＧａよりなる群から選択された少なくともいずれかでも良い。これにより、半導体領域１４ｇ（不純物が導入された領域）が形成される。半導体領域１４ｆ及び半導体領域１４ｇが、第４半導体領域１４となる。
【００８３】
第２側面ＳＦ２及び底部ＢＰへの不純物の導入の際に、第１側面ＳＦ１は、第１側面部分ＭＬｓ１に覆われている。このため、第１側面ＳＦ１においては、半導体領域１４ｇが形成されない。
【００８４】
例えば、第１側面部分ＭＬｓ１を除去する。
【００８５】
図８に示すように、第１絶縁膜３１となる絶縁膜を形成する。この絶縁膜は、第１側面ＳＦ１、第２側面ＳＦ２及び底部ＢＰに形成される。さらに、残余の空間に第１導電部５１ｐを形成する。第１導電部５１ｐは、第１導電領域ｃｒ１及び第４導電領域ｃｒ４などとなる。第２絶縁膜３５ａ及び第３絶縁膜３５ｂを形成する。これらの絶縁膜の加工において、第１絶縁膜３１となる絶縁膜も加工される。これにより、第１絶縁膜３１が形成される。この後、第２電極５２となる導電部材を形成する。これにより、半導体装置１１０が得られる。
【００８６】
図８において、半導体領域１１ｆ及び１１ｇが、第１半導体領域１１となる。半導体領域１３ｆが、第３半導体領域１３となる。半導体領域１２ｆが、第２半導体領域１４となる。半導体領域１４ｆ及び１４ｇが、第４半導体領域１４となる。
【００８７】
本製造方法によれば、第１側面部分ＭＬｓ１がセルフアライメントで形成できる。第２側面部分ＭＬｓ２がセルフアライメントで除去できる。高い精度で、接続部ＣＰ及び動作部ＡＰが形成できる。スイッチング損失を低減できる半導体装置を高い生産性で製造できる。
【００８８】
上記の製造方法において、半導体層１８は、第１導電形の第１半導体領域１１（半導体領域１１ｆ及び１１ｇ）と、第１導電形の第２半導体領域１２（半導体領域１２ｆ）と、第２導電形の第３半導体領域１３（半導体領域１３ｆ）と、を含む。第３半導体領域１３（半導体領域１３ｆ）は、第１半導体領域１１と第２半導体領域１２との間に設けられる。
【００８９】
図５（ｂ）に示すように、第１側面ＳＦ１において、半導体領域１１ｇ、半導体領域１２ｆ及び半導体領域１３ｆが露出する。
【００９０】
図８に示すように、第１絶縁膜３１は、第１導電部５１ｐと半導体領域１１ｆ（及び１１ｇ）との間、第１導電部５１ｐと半導体領域１２ｆとの間、及び、第１導電部５１ｐと半導体領域１３ｆとの間に位置する。第１絶縁膜３１は、半導体領域１１ｆ（及び１１ｇ）、半導体領域１２ｆ及び半導体領域１３ｆと接する。
【００９１】
図７（ｂ）において、不純物が導入された領域（半導体領域１４ｇ）は、第２導電形（ｐ形）である。半導体領域１４ｇにより、活性部が第２電極５２と電気的に接続される。
【００９２】
実施形態において、第２導電部（第２電極５２）をさらに形成する（図２（ｂ）参照）。第２導電部（第２電極５２）は、不純物が導入された領域（半導体領域１４ｇ）と電気的に接続される。
【００９３】
第２導電部（第２電極５２）の少なくとも一部は、トレンチ（凹部）に埋め込まれても良い。例えば、図４（ａ）に示すように、半導体層１８に第２凹部（凹部ＨＳ１）をさらに形成する。第２導電部（第２電極５２）の少なくとも一部は、この第２凹部（凹部ＨＳ１）に形成される（図２（ｂ）参照）。図４（ｂ）に示すように、この工程において、半導体層１８は、第２導電形の領域（半導体領域１４ｆ）を含む。第２導電形の領域（半導体領域１４ｆ）の少なくとも一部は、第２凹部（凹部ＨＳ１）の底に位置する。
【００９４】
第２凹部（凹部ＨＳ１）の底に位置する第２導電形の領域（半導体領域１４ｆ）は、深い位置に形成される。例えば、第１電極５１の底部に位置する第１絶縁膜３１において、電界が緩和される。第１絶縁膜３１のダメージが抑制される。
【００９５】
以下、第１実施形態に係る半導体装置のいくつかの例について説明する。
【００９６】
図９は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。  
図９は、図２（ａ）に対応する断面図である。  
図９に示すように、半導体装置１１１においては、第１電極５１の形状は、四角形である。
【００９７】
例えば、第１方向（Ｚ軸方向）と交差する平面（Ｘ−Ｙ平面）において、第１電極５１は、第１〜第４辺ｓ１〜ｓ４を含む。第２辺ｓ２は、第１辺ｓ１が延びる方向に延びる。第４辺ｓ４は、第３辺ｓ３が延びる方向に延びる。第３辺ｓ３は、第１辺ｓ１及び第２辺ｓ１と接続される。第４辺ｓ４は、第１辺ｓ１及び第２辺ｓ２と接続される。第２導電領域ｃｒ２は、第１辺ｓ１と第２辺ｓ２との間に位置する。第２導電領域ｃｒ２は、第３辺ｓ３と第４辺ｓ４との間に位置する。実施形態において、第１電極５１の形状は、六角形または四角形であることが好ましい。
【００９８】
図１０〜図１２は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。  
図１０に示すように、半導体装置１１２においては、２つの接続部ＣＰの間に、２つの動作部ＡＰが設けられている。図１１に示すように、半導体装置１１３においては、２つの接続部ＣＰの間に、１つの動作部ＡＰが設けられている。図１２に示すように、半導体装置１１４においては、２つの接続部ＣＰの間に、１５の動作部ＡＰが設けられている。
【００９９】
以下、半導体装置の特性のシミュレーション結果の例について説明する。以下では、複数のゲートトレンチの間の第４半導体領域１４の経路抵抗（半導体線路抵抗Ｒｐ）と、スイッチング損失と、の関係について説明する。
【０１００】
例えば、１つのゲートトレンチ（図１における第１導電領域ｃｒ１に対応するトレンチ）において、そのゲートトレンチの底のｐ形領域（図１における第１部分ｐ１）が、そのゲートトレンチの片側側壁に設けられるｐ形領域（図１における第２部分ｐ２）により、第２電極５２と繋がっている。例えば、別の１つのゲートトレンチ（図１における第４導電領域ｃｒ４に対応するトレンチ）において、そのゲートトレンチの底のｐ形領域（図１における第８部分ｐ８）が、そのゲートトレンチの片側側壁に設けられるｐ形領域（図１における第９部分ｐ９）により、第２電極５２と繋がっている。１つ目のゲートトレンチの底のｐ形領域（図１における第１部分ｐ１）と、２つ目のゲートトレンチの底のｐ形領域（図１における第８部分ｐ８）と、の間の経路の抵抗が、半導体線路抵抗Ｒｐに対応する。
【０１０１】
図１０〜図１２に示したように、２つの接続部ＣＰの間に設けられる動作部ＡＰの数は、変更可能である。この数が大きいと、半導体線路抵抗Ｒｐが高くなる。
【０１０２】
図１３は、第１実施形態に係る半導体装置の特性を例示するグラフ図である。  
図１３の横軸は、経路抵抗（半導体線路抵抗Ｒｐ（Ω））である。縦軸は、スイッチング損失ＳＬ（任意単位）である。図１３に示すように、半導体線路抵抗Ｒｐが３×１０５Ωを超えると、スイッチング損失ＳＬが急激に上昇する。半導体線路抵抗Ｒｐは、例えば、３００ｋΩ以下であることが好ましい。これにより、低いスイッチング損失ＳＬが得られる。
【０１０３】
例えば、複数の接続部ＣＰの１つは、複数の接続部ＣＰの別の１つに最も近い。複数の接続部ＣＰのその１つと、複数の接続部ＣＰのその別の１つと、の間の距離は、４０μｍ以下であることが好ましい。これにより、低いスイッチング損失が得られる。
【０１０４】
以下、経路抵抗（半導体線路抵抗Ｒｐ）と、特性オン抵抗と、の関係について説明する。  
図１４は、第１実施形態に係る半導体装置の特性を例示するグラフ図である。  
図１４の横軸は、経路抵抗（半導体線路抵抗Ｒｐ（Ω））である。縦軸は、特性オン抵抗Ｒｏｎ１（ｍΩｃｍ２）である。図１４に示すように、半導体線路抵抗Ｒｐが３×１０４Ω未満になると、特性オン抵抗Ｒｏｎ１が急激に上昇する。半導体線路抵抗Ｒｐは、例えば、３０ｋΩ以上であることが好ましい。これにより、低い特性オン抵抗が得られる。
【０１０５】
例えば、複数の接続部ＣＰの１つは、複数の接続部ＣＰの別の１つに最も近い。複数の接続部ＣＰのその１つと、複数の接続部ＣＰのその別の１つと、の間の距離は、４μｍ以上であることが好ましい。これにより、低いオン抵抗が得られる。
【０１０６】
例えば、活性部内における複数の接続部ＣＰの割合が上昇すると、半導体線路抵抗Ｒｐが低減でき、スイッチング損失が低くなる。一方、活性部内における複数の接続部ＣＰの割合が上昇すると、チャネル密度が低減し、特性オン抵抗が増大する。
【０１０７】
例えば、半導体装置において、複数の構造体が設けられる。複数の構造体のそれぞれは、第１〜第５導電領域ｃｒ１〜ｃｒ５を含む。複数の構造体は、第１構造体及び第２構造体を含む。第１構造体は、複数の構造体のなかで第２構造体に最も近い。第１構造体に含まれる第１部分ｐ１と第２構造体に含まれる第１部分ｐ１との間の第１半導体線路の第１電気抵抗、第１構造体に含まれる第１部分ｐ１と第２構造体に含まれる第８部分ｐ８との間の第２半導体線路の第２電気抵抗、第１構造体に含まれる第８部分ｐ８と第２構造体に含まれる第１部分ｐ１との間の第３半導体線路の第３電気抵抗、及び、第１構造体に含まれる第８部分ｐ８と第２構造体に含まれる第８部分ｐ８との間の第４半導体線路の第４電気抵抗、よりなる群から選択された少なくとも１つは、３０ｋΩ以上３００ｋΩ以下であることが好ましい。
【０１０８】
例えば、第１構造体に含まれる第１部分ｐ１と第２構造体に含まれる第１部分ｐ１との間の第１半導体線路の第１長さ、第１構造体に含まれる第１部分ｐ１と第２構造体に含まれる第８部分ｐ８との間の第２半導体線路の第２長さ、第１構造体に含まれる第８部分ｐ８と第２構造体に含まれる第１部分ｐ１との間の第３半導体線路の第３長さ、及び、第１構造体に含まれる第８部分ｐ８と第２構造体に含まれる第８部分ｐ８との間の第４半導体線路の第４長さ、よりなる群から選択された少なくとも１つは、４μｍ以上４０μｍ以下であることが好ましい。２つの接続部ＣＰの間に設けられる動作部ＡＰの数に応じて、半導体線路の長さが変化する。
【０１０９】
図１５は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。  
図１５に示すように、半導体装置１１５においては、第２導電領域ｃｒ２が比較的浅い。この場合も、第２方向（Ｘ軸方向）において、第２導電領域ｃｒ２と第１導電領域ｃｒ１との間に、第５部分領域ｒ５が位置している。第２方向において、第２導電領域ｃｒ２と第１導電領域ｃｒ１との間に、第６部分領域ｒ６（第３半導体領域１３の一部）の一部が位置する。
【０１１０】
図１６は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。  
図１６に示すように、半導体装置１１６においては、第２導電領域ｃｒ２がさらに浅い。実施形態において、第２方向（Ｘ軸方向）において、第２導電領域ｃｒ２は、第５部分領域ｒ５と重ならなくても良い。
【０１１１】
図１７は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。  
図１７に示すように、半導体装置１１７においては、第５半導体領域１５Ａが設けられている。第５半導体領域１５Ａは、第３電極５３と第１半導体領域１１との間に設けられ、第２導電形である。半導体装置１１７は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置１１７においても、例えば、スイッチング損失を低減できる半導体装置が提供できる。さらに、半導体装置１１７において、例えば、特性オン抵抗を低減できる。
【０１１２】
実施形態によれば、スイッチング損失を低減できる半導体装置及びその製造方法を提供することができる。
【０１１３】
実施形態において、不純物濃度に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。上記において、不純物濃度は、例えば、キャリア濃度でも良い。
【０１１４】
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
【０１１５】
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０１１６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極、導電領域及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１１７】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１１８】
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１１９】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１２０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２１】
１１〜１５…第１〜第５半導体領域、  １１ｆ、１１ｇ、１２ｆ、１３ｆ、１４ｆ、１４ｇ…半導体領域、  １４ｃ…第２導電形領域、  １５Ａ…第５半導体領域、  １８…半導体層、  ３１…第１絶縁膜、  ３１ａ〜３１ｆ…第１〜第６絶縁領域、  ３５ａ…第２絶縁膜、  ３５ｂ…第３絶縁膜、  ５１〜５３…第１〜第３電極、  ５１ｐ…第１導電部、  ５３ａ、５３ｂ…一部、  １１０〜１１７…半導体装置、  ＡＰ…動作部、  ＢＰ…底部、  ＣＰ…接続部、  Ｈ１…第１凹部、  ＨＳ１…凹部、  ＭＦ１…マスク膜、  ＭＧ１…マスク、  ＭＧＯ１…開口部、  ＭＬ１…第１マスク層、  ＭＬ２…第２マスク層、  ＭＬＯ２…開口部、  ＭＬｓ１、ＭＬｓ２…第１、第２側面部分、  ＭＳ１…マスク、  ＭＳＯ１…開口部、  ＳＦ１、ＳＦ２…第１、第２側面、  ｃｒ１〜ｃｒ５…第１〜第５導電領域、  ｐ１〜ｐ１１…第１〜第１１部分、  ｒ１〜ｒ１８…第１〜第１８部分領域、  ｓ１〜ｓ６…第１〜第６辺
【図１】
2019083243.tif 000003
【図２】
2019083243.tif 000004
【図３】
2019083243.tif 000005
【図４】
2019083243.tif 000006
【図５】
2019083243.tif 000007
【図６】
2019083243.tif 000008
【図７】
2019083243.tif 000009
【図８】
2019083243.tif 000010
【図９】
2019083243.tif 000011
【図１０】
2019083243.tif 000012
【図１１】
2019083243.tif 000013
【図１２】
2019083243.tif 000014
【図１３】
2019083243.tif 000015
【図１４】
2019083243.tif 000016
【図１５】
2019083243.tif 000017
【図１６】
2019083243.tif 000018
【図１７】
2019083243.tif 000019