(57)【要約】【課題】ノイズ伝達の防止及び放電防止を図ることができる半導体装置を提供する。【解決手段】パワースイッチング素子９０にダイレクトリードボンディング方式により接続されたパワー端子６４，６５及び制御端子６６を有するパワーモジュール６０と、パワーモジュール６０にパワー端子６４，６５及び制御端子６６により接続される基板７０と、を有する。基板７０は、パワーモジュール６０上に配置されるとともに、パワー端子６４，６５が接続される第１基板７１と、第１基板７１よりもパワーモジュール６０から離れた位置にて、第１基板７１上に重なるように配置され、制御端子６６が接続される第２基板７２とを有し、パワー端子６４，６５は、第１基板７１と第２基板７２との重なり方向の長さが制御端子６６より短く、第２基板７２に接することなく第１基板７１に接続され、第１基板７１は、制御端子６６が挿通される貫通孔を有する。【選択図】図２
2019216551.tif 000002
【特許請求の範囲】
【請求項１】
パワースイッチング素子にダイレクトリードボンディング方式により接続されたパワー端子及び制御端子を有するパワーモジュールと、
前記パワーモジュールに前記パワー端子及び前記制御端子により接続される基板と、
を有する半導体装置において、
前記基板は、
前記パワーモジュール上に配置されるとともに、前記パワー端子が接続される第１基板と、
前記第１基板よりも前記パワーモジュールから離れた位置にて、前記第１基板上に重なるように配置され、前記制御端子が接続される第２基板とを有し、
前記パワー端子は、前記第１基板と前記第２基板との重なり方向の長さが前記制御端子より短く、前記第２基板に接することなく前記第１基板に接続され、
前記第１基板は、前記制御端子が挿通される貫通孔を有することを特徴とする半導体装置。
【請求項２】
前記第１基板は、前記第２基板と重なる第１領域と、前記第１領域の外側であり、前記第２基板と重ならない第２領域とを有し、前記第２領域において前記パワー端子が接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１基板に搭載されたスペーサにより前記第２基板が支持されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記スペーサに埋設された導電性棒材により前記第１基板及び前記第２基板がグランドラインで接続されていることを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
パワーモジュールの上方に基板が配置され、基板にパワーモジュールの端子を貫通する状態で接続する構造が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１９５４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、パワーラインからの信号ラインへのノイズ伝達の防止及びパワーラインと信号ラインとの間の放電防止を図りたいという要求が有る。
本発明の目的は、ノイズ伝達の防止及び放電防止を図ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明では、パワースイッチング素子にダイレクトリードボンディング方式により接続されたパワー端子及び制御端子を有するパワーモジュールと、前記パワーモジュールに前記パワー端子及び前記制御端子により接続される基板と、を有する半導体装置において、前記基板は、前記パワーモジュール上に配置されるとともに、前記パワー端子が接続される第１基板と、前記第１基板よりも前記パワーモジュールから離れた位置にて、前記第１基板上に重なるように配置され、前記制御端子が接続される第２基板とを有し、前記パワー端子は、前記第１基板と前記第２基板との重なり方向の長さが前記制御端子より短く、前記第２基板に接することなく前記第１基板に接続され、前記第１基板は、前記制御端子が挿通される貫通孔を有することを要旨とする。
【０００６】
請求項１に記載の発明によれば、第１基板によるパワーラインと第２基板による信号ラインとを分けることにより、パワーラインからの信号ラインへのノイズ伝達が防止できるとともに、パワーラインと信号ラインとの間の放電を防止することができる。
【０００７】
請求項２に記載のように、請求項１に記載の半導体装置において、前記第１基板は、前記第２基板と重なる第１領域と、前記第１領域の外側であり、前記第２基板と重ならない第２領域とを有し、前記第２領域において前記パワー端子が接続されているとよい。
【０００８】
請求項３に記載のように、請求項１または２に記載の半導体装置において、前記第１基板に搭載されたスペーサにより前記第２基板が支持されているとよい。
請求項４に記載のように、請求項３に記載の半導体装置において、前記スペーサに埋設された導電性棒材により前記第１基板及び前記第２基板がグランドラインで接続されているとよい。
【発明の効果】
【０００９】
本発明によれば、ノイズ伝達の防止及び放電防止を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態における電力変換装置の回路図。
【図２】（ａ）は半導体装置の平面図、（ｂ）は半導体装置の正面図。
【図３】（ａ）は半導体装置の一部縦断面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。
【図４】（ａ）は半導体装置の一部平面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。
【図５】（ａ）は半導体装置の一部平面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。
【図６】（ａ）は半導体装置の一部縦断面図、（ｂ）は（ａ）のＡ−Ａ線での平面図。
【図７】（ａ）は別例の半導体装置の一部縦断面図、（ｂ）は（ａ）のＡ−Ａ線での平面図。
【発明を実施するための形態】
【００１１】
以下、本発明を具体化した一実施形態を図面に従って説明する。本実施形態では電力変換装置に具体化しており、電力変換装置は車両に搭載される。
図１に示すように、車両は、電力変換装置１０と、バッテリＢと、を備える。車両は、電動機を駆動源とする電気自動車や、ハイブリッド自動車である。バッテリＢは、充放電可能な蓄電装置であり、車両に搭載される電動機の電力源として用いられる。
【００１２】
電力変換装置１０は、交流電源１１が接続される入力端１２を備える。交流電源１１は、一般的な家庭で使用される系統電源である。図示は省略するが、交流電源１１は、家庭に設置される家庭用充電設備を用いて入力端１２に接続される。電力変換装置１０は、交流電源１１から入力された交流電力を直流電力に変換して出力することで、バッテリＢを充電する車載充電器として用いられる。
【００１３】
図１に示すように、電力変換装置１０は、ＡＣフィルタ（交流フィルタ）２０と、ＰＦＣ（力率改善回路）２５と、ＤＣ／ＤＣコンバータ３０と、ＤＣフィルタ（直流フィルタ）４０と、を備える。ＰＦＣ２５とＤＣ／ＤＣコンバータ３０によりＡＣ／ＤＣ変換回路が構成されている。
【００１４】
ＡＣフィルタ２０は、入力端１２に接続される交流電源１１と、ＰＦＣ２５との間に設けられ、交流電源１１から入力される交流電力からノイズを除去する。また、ＡＣフィルタ２０は、電力変換装置１０で生じた伝導ノイズを低減することで、交流電源１１に伝導ノイズが流入することを抑制する。
【００１５】
ＡＣフィルタ２０は、３つのＸコンデンサ（アクロスザラインコンデンサ）ＣＸと、２つのコモンチョークコイル２１，２２と、４つのＹコンデンサ（ラインバイパスコンデンサ）ＣＹ１と、を備える。ＡＣフィルタ２０は、コモンチョークコイル２１，２２を２つ備える二段構成のフィルタである。
【００１６】
両コモンチョークコイル２１，２２は、それぞれ、単一のコアに巻き付けられた２つの巻線Ｌ１，Ｌ２を備える。両巻線Ｌ１，Ｌ２の巻き方向は、互いに反対方向となっている。２つのコモンチョークコイル２１，２２の巻線Ｌ１同士は直列接続されており、巻線Ｌ２同士は直列接続されている。
【００１７】
ＸコンデンサＣＸは、入力端１２とコモンチョークコイル２１との間、コモンチョークコイル２１，２２同士の間、及び、コモンチョークコイル２２とＰＦＣ２５との間にそれぞれ設けられている。
【００１８】
２つのＹコンデンサＣＹ１は、互いに直列接続されることでＹコンデンサＣＹ１の直列回路を構成している。ＹコンデンサＣＹ１の直列回路が２組設けられることで、ＡＣフィルタ２０は計４つのＹコンデンサＣＹ１を備える。ＹコンデンサＣＹ１の直列回路は、コモンチョークコイル２１，２２同士の間、及び、コモンチョークコイル２１，２２とＰＦＣ２５との間にそれぞれ設けられている。ＸコンデンサＣＸと、ＹコンデンサＣＹ１の直列回路とは、並列接続されている。直列接続されたＹコンデンサＣＹ１同士の中点は、車体に接地（アース接続）されている。
【００１９】
上記したＡＣフィルタ２０では、巻線Ｌ１，Ｌ２と、ＹコンデンサＣＹ１によりコモンモードノイズが低減され、コモンチョークコイル２１，２２の漏れインダクタンスとＸコンデンサＣＸによりノーマルモードのノイズが低減される。
【００２０】
ＰＦＣ２５は、ＡＣフィルタ２０とＤＣ／ＤＣコンバータ３０との間に設けられ、力率を改善させながら交流電圧を直流電圧に変換してＤＣ／ＤＣコンバータ３０に出力する。
ＰＦＣ２５は、１つのコイルＬ３と、２つのダイオードＤ１，Ｄ２と、２つのスイッチング素子Ｑ１，Ｑ２と、１つの平滑コンデンサＣ１と、を備える。
【００２１】
各スイッチング素子Ｑ１，Ｑ２としてはＭＯＳＦＥＴが使用されている。各スイッチング素子Ｑ１，Ｑ２は、互いに直列接続されることでスイッチング素子Ｑ１，Ｑ２の直列回路を構成している。具体的にいえば、スイッチング素子Ｑ１のソースに、スイッチング素子Ｑ２のドレインが接続されている。
【００２２】
各ダイオードＤ１，Ｄ２は、互いに直列接続されることでダイオードＤ１，Ｄ２の直列回路を構成している。具体的にいえば、ダイオードＤ１のアノードにダイオードＤ２のカソードが接続されている。
【００２３】
スイッチング素子Ｑ１のドレイン、及び、ダイオードＤ１のカソードは、第１正極配線Ｌ１１に接続されている。スイッチング素子Ｑ２のソース、及び、ダイオードＤ２のアノードは第１負極配線Ｌ１２に接続されている。これにより、スイッチング素子Ｑ１，Ｑ２の直列回路と、ダイオードＤ１，Ｄ２の直列回路とは並列接続されている。
【００２４】
スイッチング素子Ｑ１とスイッチング素子Ｑ２との中点（各スイッチング素子Ｑ１，Ｑ２同士を接続する接続部）には、コイルＬ３を介してＡＣフィルタ２０の出力端が接続されている。ダイオードＤ１とダイオードＤ２との中点（各ダイオードＤ１，Ｄ２同士を接続する接続部）には、ＡＣフィルタ２０の出力端が接続されている。
【００２５】
また、平滑コンデンサＣ１の一端は第１正極配線Ｌ１１に接続され、平滑コンデンサＣ１の他端は第１負極配線Ｌ１２に接続されている。
上記したＰＦＣ２５では、スイッチング素子Ｑ１，Ｑ２が図示しない制御装置によってスイッチング動作（オン・オフ動作）されることで、第１正極配線Ｌ１１、及び、第１負極配線Ｌ１２を介してＤＣ／ＤＣコンバータ３０に直流電圧が供給される。ＰＦＣ用コイルＬ３は、スイッチング素子Ｑ１，Ｑ２のスイッチング動作に伴い発熱する。またこのときＰＦＣ用コイルＬ３においてノイズが発生する。
【００２６】
ＤＣ／ＤＣコンバータ３０は、ＰＦＣ２５とＤＣフィルタ４０との間に設けられた絶縁型のＤＣ／ＤＣコンバータである。
ＤＣ／ＤＣコンバータ３０は、１つのブリッジ回路３１と、２つのダイオードＤ３，Ｄ４と、２つのコイルＬ４，Ｌ５と、１つのトランス３２と、１つの整流回路３５と、１つの平滑コンデンサＣ２と、を備える。
【００２７】
トランス３２の１次側に設けられたブリッジ回路３１は、４つのスイッチング素子Ｑ３，Ｑ４，Ｑ５，Ｑ６を備える。各スイッチング素子Ｑ３，Ｑ４，Ｑ５，Ｑ６としてはＭＯＳＦＥＴが使用されている。スイッチング素子Ｑ３とスイッチング素子Ｑ４とは、互いに直列接続されることでスイッチング素子Ｑ３，Ｑ４の直列回路を構成している。具体的にいえば、スイッチング素子Ｑ３のソースに、スイッチング素子Ｑ４のドレインが接続されている。同様に、スイッチング素子Ｑ５とスイッチング素子Ｑ６とは直列接続されている。
【００２８】
トランス３２の１次側に設けられた各ダイオードＤ３，Ｄ４は、互いに直列接続されることでダイオードＤ３，Ｄ４の直列回路を構成している。具体的にいえば、ダイオードＤ３のアノードにダイオードＤ４のカソードが接続されている。
【００２９】
スイッチング素子Ｑ３，Ｑ５のドレインは第１正極配線Ｌ１１に接続されている。スイッチング素子Ｑ４，Ｑ６のソースは第１負極配線Ｌ１２に接続されている。ダイオードＤ３のカソードは、第１正極配線Ｌ１１に接続されている。ダイオードＤ４のアノードは、第１負極配線Ｌ１２に接続されている。これにより、スイッチング素子Ｑ３及びスイッチング素子Ｑ４の直列回路と、スイッチング素子Ｑ５及びスイッチング素子Ｑ６の直列回路と、ダイオードＤ３，Ｄ４の直列回路とは並列接続されている。
【００３０】
トランス３２は１次側巻線３３と、２次側巻線３４と、を備える。１次側巻線３３の一端はスイッチング素子Ｑ３とスイッチング素子Ｑ４との中点にコイルＬ４を介して接続され、１次側巻線３３の他端はスイッチング素子Ｑ５とスイッチング素子Ｑ６との中点に接続されている。
【００３１】
トランス３２の２次側に設けられた整流回路３５は、４つのダイオードＤ５，Ｄ６，Ｄ７，Ｄ８を備える。ダイオードＤ５とダイオードＤ６とは、互いに直列接続されることでダイオードＤ５，Ｄ６の直列回路を構成している。具体的にいえば、ダイオードＤ５のアノードにダイオードＤ６のカソードが接続されている。同様に、ダイオードＤ７とダイオードＤ８とは互いに直列接続されている。ダイオードＤ５，Ｄ７のカソードは、第２正極配線Ｌ２１に接続されている。ダイオードＤ６，Ｄ８のアノードは第２負極配線Ｌ２２に接続されている。これにより、ダイオードＤ５，Ｄ６の直列回路と、ダイオードＤ７，Ｄ８の直列回路とは並列接続されている。
【００３２】
ダイオードＤ５とダイオードＤ６の中点には２次側巻線３４の一端が接続され、ダイオードＤ７とダイオードＤ８の中点には２次側巻線３４の他端が接続されている。
コイルＬ５は、第２正極配線Ｌ２１の一部として設けられている。平滑コンデンサＣ２の一端は第２正極配線Ｌ２１に接続されており、平滑コンデンサＣ２の他端は第２負極配線Ｌ２２に接続されている。
【００３３】
上記したＤＣ／ＤＣコンバータ３０は、スイッチング素子Ｑ３，Ｑ４，Ｑ５，Ｑ６が図示しない制御装置によってスイッチング動作（オン・オフ動作）される。これにより、第１正極配線Ｌ１１、及び、第１負極配線Ｌ１２から入力された直流電圧が、バッテリＢの充電状態などに応じて、異なる電圧の直流電圧に変換される（電圧変換が行われる）。そして、電圧変換が行われた後の直流電圧が第２正極配線Ｌ２１、及び、第２負極配線Ｌ２２から出力される。
【００３４】
ＤＣフィルタ４０は、１つのコモンチョークコイル４１と、４つのＹコンデンサＣＹ２と、を備える。コモンチョークコイル４１は、前述したコモンチョークコイル２１，２２と同様の構成であり、２つの巻線Ｌ６，Ｌ７を備える。２つのＹコンデンサＣＹ２は、互いに直列接続されることでＹコンデンサＣＹ２の直列回路を構成している。ＹコンデンサＣＹ２の直列回路が２組設けられることで、ＤＣフィルタ４０は計４つのＹコンデンサＣＹ２を備える。直列接続されたＹコンデンサＣＹ２同士の中点は、車体に接地（アース接続）されている。ＤＣフィルタ４０は、直流電圧に含まれるノイズを低減する。
【００３５】
次に、電力変換装置１０におけるＰＦＣ（力率改善回路）２５でのスイッチング素子Ｑ１，Ｑ２、ダイオードＤ１，Ｄ２及びＤＣ／ＤＣコンバータ３０のブリッジ回路３１のスイッチング素子Ｑ３，Ｑ４，Ｑ５，Ｑ６、ダイオードＤ３，Ｄ４の具体的構成について、図２（ａ），（ｂ）、図３（ａ），（ｂ）、図４（ａ），（ｂ）、図５（ａ），（ｂ）、図６（ａ），（ｂ）を用いて説明する。
【００３６】
なお、図面において、水平面を、直交するＸ，Ｙ方向で規定するとともに、上下方向をＺ方向で規定している。
図２（ａ），（ｂ）に示すように、半導体装置５０は、ハウジング８０と、パワーモジュール６０と、基板７０とを有する。ハウジング８０内においてパワーモジュール６０が固定されているとともに、パワーモジュール６０上に基板７０が固定されている。
【００３７】
ハウジング８０はアルミよりなり、ボディアースされている。ハウジング８０は平板部８１を有し、平板部８１は水平方向に延存している。平板部８１によりハウジング８０の底面が構成されている。なお、ハウジング８０は、全体形状として四角箱型をなし、下側部材と上側部材により構成されるが、図２（ａ），（ｂ）では、下側部材の一部のみを示しており、他の部分については省略している。
【００３８】
パワーモジュール６０は、素子モールド部６１と、絶縁金属基板６２と、端子６４，６５，６６とを有する。
素子モールド部６１においては、図１のＰＦＣ２５におけるコイルＬ３及び平滑コンデンサＣ１以外の構成部品、及び、ブリッジ回路３１のスイッチング素子Ｑ３〜Ｑ６、ダイオードＤ３，Ｄ４が樹脂モールドされている。図１のコイルＬ３と平滑コンデンサＣ１とは外付けされる。
【００３９】
パワーモジュール６０は、パワースイッチング素子９０（図１のスイッチング素子Ｑ１〜Ｑ６）にダイレクトリードボンディング方式により接続されたパワー端子６４，６５及び制御端子６６を有する。素子モールド部６１の上面からパワー端子６４が上方に延びている。また、素子モールド部６１の上面から制御端子６６が上方に延びている。素子モールド部６１からＬ字状のパワー端子６５が延びており、詳しくは、パワー端子６５は素子モールド部６１の側面から横に突出し、その後に上方に延びている。
【００４０】
絶縁金属基板６２は、銅よりなる金属板と、金属板の上面に形成された絶縁層とで構成される絶縁金属基板（ＩＭＳ）であり、金属板の上面には絶縁層を介して銅よりなる導体パターンが形成されている。
【００４１】
パワーモジュール６０は、ハウジング８０内において平板部８１に固定される。詳しくは、絶縁金属基板６２を貫通するねじＳｃを平板部８１に螺入することにより締結固定される。
【００４２】
基板７０は、パワーモジュール６０にパワー端子６４，６５及び制御端子６６により接続される。基板７０は、第１基板７１と第２基板７２とを有する。
Ｚ方向において第１基板７１は、パワーモジュール６０上に配置される。第１基板７１は、パワー端子６４，６５が接続される。第２基板７２は、第１基板７１よりもパワーモジュール６０から離れた位置にて、第１基板７１上に厚み方向において重なるように配置される。第２基板７２は、制御端子６６が接続される。パワー端子６４，６５は、第１基板７１と第２基板７２との重なり方向、即ち、Ｚ方向の長さが制御端子６６より短い。より詳しくは、パワーモジュール６０の上面を基準として上方向への長さがパワー端子６４，６５は制御端子６６より短い。パワー端子６４，６５は、第２基板７２に接することなく第１基板７１に接続される。第１基板７１は、図６（ａ），（ｂ）に示すように、制御端子６６が挿通される貫通孔７１ｂを有する。
【００４３】
図２（ａ），（ｂ）において、第１基板７１には導体パターンによるパワーラインが形成されている。第２基板７２には導体パターンによる信号ラインが形成されている。
第１基板７１は、パワーモジュール６０上に固定される。第１基板７１は水平方向に延存している。第１基板７１は四角板状をなしている。
【００４４】
四角板状の第１基板７１の四隅部分にはスペーサ７５（図３（ａ），（ｂ）参照）がそれぞれ搭載されている。スペーサ７５は絶縁性材料（例えば樹脂）よりなり、一定の高さＬｈ１を有する。スペーサ７５の上には第２基板７２が配置され、第１基板７１の上方においてスペーサ７５により第２基板７２が支持されている。第２基板７２は水平方向に延存している。つまり、スペーサ７５で基板７１，７２間の距離（Ｌｈ１）が確保されている。基板７１，７２間の距離（Ｌｈ１）は、例えば２ｍｍ程度ある。
【００４５】
第２基板７２は四角板状をなしている。ここで、図２（ａ）の平面視において、第１基板７１は、第２基板７２と重なる第１領域Ｆ１と、第１領域Ｆ１の外側であり、第２基板７２と重ならない第２領域Ｆ２とを有する。この第１基板７１における第２基板７２とは重ならない部位（第２領域Ｆ２）が外部部品との接続部となる。第２領域Ｆ２においてパワー端子６５が接続されている。
【００４６】
パワーモジュール６０から真っ直ぐに上方に延びるパワー端子６４は、図５（ａ），（ｂ）に示すように、第１基板７１を貫通する状態で導体パターン７７と半田付けされている。導体パターン７７は第２基板７２と重ならない部位（第２領域Ｆ２）まで延びており、この導体パターン７７は第１基板７１において、図２（ａ）に示すように、平面視において第２基板７２の外方にて、外付けされた平滑コンデンサＣ１に電気的に接続される。
【００４７】
パワーモジュール６０から先端が上方に延びるパワー端子６５は、図２（ａ）の平面視において第２基板７２の外方にて、図４（ａ），（ｂ）に示すように、第１基板７１に形成された貫通孔７１ａに挿入される。また、貫通孔７１ａには、図４（ａ），（ｂ）に示すように、外付けされたコイルＬ３の端子９５が挿入され、パワー端子６５とコイルＬ３の端子９５とは接触する状態にて接合される。こうすることにより導体パターンの占有面積を小さくできるとともに導体パターン間のノイズ干渉がなくなる。
【００４８】
第２基板７２には、スイッチング素子をオンオフ制御するための制御装置（ＩＣ等）が搭載されている。
パワーモジュール６０から真っ直ぐに上方に延びる制御端子６６は第２基板７２を貫通する状態で半田付けされている。より詳しくは、図６（ａ），（ｂ）に示すように、第１基板７１に形成した貫通孔７１ｂに非接触状態で制御端子６６が貫通し、制御端子６６は第２基板７２の導体パターン７８に半田付けされる。つまり、第１基板７１には制御端子６６よりも一回り大きな貫通孔７１ｂが形成され、制御端子６６が非接触状態で通る。図６（ａ），（ｂ）に示すように、制御端子６６と第１基板７１の導体パターンＰ１０との間の距離Ｌｄ１０は、沿面距離が確保されている。
【００４９】
図３（ａ），（ｂ）に示すように、スペーサ７５には導電性材料よりなるピン７６が埋設されている。ピン７６は、上下方向に延び、下端は第１基板７１のグランドライン用導体パターンＰｇ１と電気的に接続されるとともに、上端は第２基板７２のグランドライン用導体パターンＰｇ２と電気的に接続される。スペーサ７５に埋設された導電性棒材としてのピン７６により第１基板７１及び第２基板７２がグランドラインで接続されている。
【００５０】
次に、作用について説明する。
第１基板７１によるパワーラインと第２基板７２による信号ラインとが分けられている。これにより、パワーラインからの信号ラインへのノイズ伝達が防止される。また、パワーラインと信号ラインとの間の放電が防止される。さらに、沿面距離を考慮する必要がなくなる。
【００５１】
また、第１基板７１と第２基板７２とを逆に配置、即ち、第２基板７２の上に第１基板７１を配置した場合においては、パワー端子は信号端子に比べて大きい。ゆえに信号基板に大きな孔を形成する必要がある。すると、基板の大型化を招くことになる。
【００５２】
これに対し本実施形態では、基板のサイズ、即ち、図２（ａ）の平面視において小型化することができる。
また、第１基板７１と第２基板７２とを逆に配置した場合においては、信号ラインにノイズが乗りやすい。そのため絶縁距離を大きくとる必要がある。その結果、基板サイズが大きくなり、基板の大型化を招くことになる。これに対し本実施形態では、基板のサイズ、即ち、図２（ａ）の平面視において小型化することができる。
【００５３】
また、第１基板７１での第２基板７２の外側から飛び出す部位においてパワー端子６５が接続されていることにより当該部位においてコイルＬ３を接続することができる。
さらに、第１基板７１に搭載されたスペーサ７５より第２基板７２が支持されているとともに、スペーサ７５に埋設された導電性棒材としてのピン７６により第１基板７１及び第２基板７２がグランドラインで接続されており、グランドラインが確保される。
【００５４】
次に、比較例と本実施形態とを比較する。
比較例として、パワーモジュール６０上に、コイル・コンデンサ・駆動回路・センサ回路等を含む１枚の基板を配置する場合においては、寄生インダクタンスを小さくするため、パワーモジュール６０のダイレクトリードボンディング（ＤＬＢ）端子と基板間の距離を短くするため直接接続する。この場合には、コイル・コンデンサ等を接続するパワーラインと、駆動回路・センサ回路等を接続する信号ラインが基板上に混在してしまう。そのため、パワーラインと信号ラインの沿面距離を確保する必要があるため基板のサイズが大きくなったりレイアウト上の制約が発生する。その結果、全ての部品の最適配置ができなくなる。
【００５５】
本実施形態においては、２枚の基板７１，７２を用い、下側の第１基板７１には貫通孔７１ｂが形成され、貫通孔７１ｂを制御端子６６が非接触状態で貫通している。ダイレクトリードボンディング（ＤＬＢ）端子毎に長さが調整されている。ダイレクトリードボンディング（ＤＬＢ）端子毎に長さを調整することにより、基板の階層化が図られる。その結果、パワーラインと信号ラインを分けることができ、沿面距離を確保する必要がなく基板のサイズが大きくなることもなくなるとともに、部品の最適配置が可能となる。
【００５６】
上記実施形態によれば、以下のような効果を得ることができる。
（１）半導体装置５０の構成として、パワースイッチング素子９０にダイレクトリードボンディング方式により接続されたパワー端子６４，６５及び制御端子６６を有するパワーモジュール６０と、パワーモジュール６０にパワー端子６４，６５及び制御端子６６により接続される基板７０と、を有する。基板７０は、パワーモジュール６０上に配置されるとともに、パワー端子６４，６５が接続される第１基板７１と、第１基板７１よりもパワーモジュール６０から離れた位置にて、第１基板７１上に重なるように配置され、制御端子６６が接続される第２基板７２とを有する。パワー端子６４，６５は、第１基板７１と第２基板７２との重なり方向の長さが制御端子６６より短く、第２基板７２に接することなく第１基板７１に接続され、第１基板７１は、制御端子６６が挿通される貫通孔７１ｂを有する。
【００５７】
よって、第１基板７１によるパワーラインと第２基板７２による信号ラインとを分けることにより、パワーラインからの信号ラインへのノイズ伝達が防止できるとともに、パワーラインと信号ラインとの間の放電を防止することができる。
【００５８】
（２）第１基板７１は、第２基板７２と重なる第１領域Ｆ１と、第１領域Ｆ１の外側であり、第２基板７２と重ならない第２領域Ｆ２とを有し、第２領域Ｆ２においてパワー端子６５が接続されている。よって、容易にコイルＬ３を接続することができる。
【００５９】
（３）第１基板７１に搭載されたスペーサ７５より第２基板７２が支持されている。よって、容易に第２基板７２を支持することができる。
（４）スペーサ７５に埋設された導電性棒材としてのピン７６により第１基板７１及び第２基板７２がグランドラインで接続されている。よって、容易にグランドラインを確保することができる。
【００６０】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○  図６（ａ），（ｂ）においては第１基板７１に形成した貫通孔７１ｂに非接触状態で制御端子６６が貫通する構成としたが、これに代わり、図７（ａ），（ｂ）に示す構成としてもよい。図７（ａ），（ｂ）において、第１基板７１に形成した貫通孔７１ｃの一部に制御端子６６が接触する状態で制御端子６６が第１基板７１を貫通する構成としてもよい。この場合、制御端子６６と第１基板７１との位置決め精度が向上する。
【００６１】
○  端子の断面形状は問わない。つまり、断面角形でも断面丸形でもよい。
○  電力変換装置に具体化したが、これに限るものではない。
【符号の説明】
【００６２】
５０…半導体装置、６０…パワーモジュール、６４，６５…パワー端子、６６…制御端子、７０…基板、７１…第１基板、７１ｂ…貫通孔、７２…第２基板、７５…スペーサ、７６…ピン、９０…パワースイッチング素子、Ｆ１…第１領域、Ｆ２…第２領域。
【図１】
2019216551.tif 000003
【図２】
2019216551.tif 000004
【図３】
2019216551.tif 000005
【図４】
2019216551.tif 000006
【図５】
2019216551.tif 000007
【図６】
2019216551.tif 000008
【図７】
2019216551.tif 000009