(57)【要約】      （修正有）【課題】同期整流制御から非同期整流制御に切り替える時に発生する出力電圧の変動を抑制する。【解決手段】スイッチング電源装置１は、第１のスイッチング素子Ｑ１〜Ｑ４を備えるスイッチング回路７と、第２のスイッチング素子Ｑ５、Ｑ６を備える整流回路８と、平滑化回路９と、制御部１０とを備える。制御部１０は、スイッチング回路７と同期して第２のスイッチング素子Ｑ５、Ｑ６を駆動する同期整流制御と、スイッチング回路７から独立して第２のスイッチング素子Ｑ５、Ｑ６を駆動する非同期整流制御と、を切替えて第１のスイッチング素子Ｑ１〜Ｑ４及び第２のスイッチング素子Ｑ５、Ｑ６の通常デューティによるフィードバック制御する。同期整流制御から非同期整流制御に切り替える時に、通常デューティとは異なる切替え用デューティに置き換え、非同期整流制御に切替わった後、通常デューティによりフィードバック制御する。【選択図】図１
2019030071.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧から交流電圧に変換し、且つ、第１のスイッチング素子を備えるスイッチング回路と、
前記スイッチング回路により変換された前記交流電圧を直流電圧に整流し、且つ、第２のスイッチング素子を備える整流回路と、
整流された前記直流電圧を平滑化する平滑化回路と、
前記スイッチング回路と同期して前記第２のスイッチング素子を駆動する同期整流制御と、前記スイッチング回路から独立して前記第２のスイッチング素子を駆動する非同期整流制御と、を切替えて前記第１のスイッチング素子及び前記第２のスイッチング素子のフィードバック制御を行う制御部と、
入力側の電圧を検出する入力電圧検出部と、
出力側の電圧を検出する出力電圧検出部と、
前記スイッチング回路又は前記整流回路を流れる電流を検出する電流検出部と、を備え、
前記制御部は、前記同期整流制御から前記非同期整流制御に切り替える時に、通常デューティとは異なる切替え用デューティに置き換え、前記非同期整流制御に切替わった後、前記通常デューティによりフィードバック制御し、
前記通常デューティは、出力電圧値に基づいて決定され、
前記切替え用デューティは、入力電圧値、出力電圧値、検出電流値、スイッチング周波数、前記整流回路のインダクタンス値に基づいて決定されることを特徴とするスイッチング電源装置。
【請求項２】
前記切替え用デューティＤ´は以下の式（１）、（２）により決定されることを特徴とする請求項１に従属するスイッチング電源装置。
【数１】
2019030071.tif 000005
【数２】
2019030071.tif 000006
Ｖｓ、Ｖｉｎ：入力電圧値、Ｖｏｕｔ：出力電圧値、Ｉｏｕｔ：検出電流値、ｆｓｗ：スイッチング周波数、Ｌ：インダクタンス値、Ｎｐ：トランスの１次巻線の巻線数、Ｎｓ：トランスの２次巻線の巻線数
【請求項３】
前記制御部は、前記同期整流制御時の前記検出電流値が所定の電流値以下となった時点から一定時間後に前記非同期整流制御に切り替えることを特徴とする請求項１または２に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
従来、ＤＣ／ＤＣコンバータなどに用いられるスイッチング電源装置は、直流電圧から交流電圧に変換するスイッチング回路と、スイッチング回路で変換された交流電圧を直流電圧に変換する整流回路とを備える。スイッチング電源装置では、電力変換効率を上げるため及び電流の逆流を防ぐため、整流回路をスイッチング回路に同期させる同期整流制御と、スイッチング回路と整流回路を独立して駆動する非同期整流制御が行われている。
【０００３】
例えば、特許文献１には、出力電圧と出力電流との合成信号がリファレンス電圧よりも大きいか小さいかにより、同期整流制御と非同期整流制御とを切替える技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２０６８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、同期整流制御から非同期整流制御に切り替える時に、出力電圧に大きな変動が発生してしまう。出力電圧が大きく変動することで、各素子や負荷などの耐久性が低下する可能性があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、同期整流制御から非同期整流制御に切り替える時に発生する出力電圧の変動を抑制することができるスイッチング電源装置を提案することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明に係るスイッチング電源装置は、直流電圧から交流電圧に変換し、且つ、第１のスイッチング素子を備えるスイッチング回路と、前記スイッチング回路により変換された前記交流電圧を直流電圧に整流し、且つ、第２のスイッチング素子を備える整流回路と、整流された前記直流電圧を平滑化する平滑化回路と、前記スイッチング回路と同期して前記第２のスイッチング素子を駆動する同期整流制御と、前記スイッチング回路から独立して前記第２のスイッチング素子を駆動する非同期整流制御と、を切替えて前記第１のスイッチング素子及び前記第２のスイッチング素子のフィードバック制御を行う制御部と、入力側の電圧を検出する入力電圧検出部と、出力側の電圧を検出する出力電圧検出部と、前記スイッチング回路又は前記整流回路を流れる電流を検出する電流検出部と、を備え、前記制御部は、前記同期整流制御から前記非同期整流制御に切り替える時に、通常デューティとは異なる切替え用デューティに置き換え、前記非同期整流制御に切替わった後、前記通常デューティによりフィードバック制御し、前記通常デューティは、出力電圧値に基づいて決定され、前記切替え用デューティは、入力電圧値、出力電圧値、検出電流値、スイッチング周波数、前記整流回路のインダクタンス値に基づいて決定されることを特徴とする。
【発明の効果】
【０００８】
本発明にかかるスイッチング電源装置は、同期整流制御から非同期整流制御に切り替える時に、通常デューティによるフィードバック制御から、非同期整流制御における理想値である切替え用デューティに置き換えて制御することで、非同期整流制御に切り替える時に発生する出力電圧の変動を抑制するという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１実施形態におけるスイッチング電源装置を示す全体図である。
【図２】図２は、第１実施形態における制御部を示すブロック図である。
【図３】図３は、第１実施形態におけるスイッチング電源装置の動作例のフローチャートである。
【図４】図４は、（ａ）電流連続モードと（ｂ）電流不連続モードの電流波形を示す図である。
【図５】図５は、（ａ）比較例と（ｂ）第１実施形態における同期整流制御から非同期整流制御に切り替え例を示す図である。
【図６】図６は、第２実施形態における制御部を示すブロック図である。
【図７】図７は、第２実施形態におけるスイッチング電源装置の動作例のフローチャートである。
【図８】図８は、（ａ）比較例と（ｂ）第２実施形態における同期整流制御から非同期整流制御に切り替え例を示す図である。
【図９】図９は、実施形態におけるスイッチング電源装置の変形例を示す全体図である。
【図１０】図１０は、変形例におけるスイッチング電源装置を示す全体図である。
【図１１】図１１は、変形例におけるスイッチング電源装置を示す全体図である。
【発明を実施するための形態】
【００１０】
以下に、本発明にかかるスイッチング電源装置の実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。
【００１１】
〔第１実施形態〕
図１は、第１実施形態のスイッチング電源装置の全体図である。図２は、第１実施形態における制御部を示すブロック図である。図３は、第１実施形態におけるスイッチング電源装置の動作例を示すフローチャートである。図４は、（ａ）電流連続モードと（ｂ）電流不連続モードの電流波形を示す図である。図５は、（ａ）比較例と（ｂ）第１実施形態における同期整流制御から非同期整流制御に切り替え例を示す図である。
【００１２】
本実施形態にかかるスイッチング電源装置１は、図１に示すように例えば、自動車等の車両に搭載されるＤＣ／ＤＣコンバータを構成する。このＤＣ／ＤＣコンバータは、スイッチング電源装置１と、電源２と、負荷３と、を有する。ＤＣ／ＤＣコンバータは、電源２より入力された直流の電力を、スイッチング電源装置１にて所定の電圧を有する直流の電力に変換し、負荷３に出力する機能を有する。なお、ＤＣ／ＤＣコンバータを構成するスイッチング電源装置１、電源２、負荷３以外の構成要素については、それらの説明を省略する。
【００１３】
電源２は、例えば、４８Ｖ〜５００Ｖなどの比較的高圧なバッテリであり、直流電圧を出力する。電源２は、スイッチング電源装置１に対して、電源側入力端子２ａと、電源側出力端子２ｂにより接続される。
【００１４】
負荷３は、例えば、電源２よりも低圧なバッテリであり、１２Ｖ、２４Ｖなどの比較的低圧なバッテリである。負荷３は、スイッチング電源装置１に対して、負荷側入力端子３ａと、負荷側出力端子３ｂにより接続される。
【００１５】
スイッチング電源装置１は、入力電圧検出部４と、出力電圧検出部５と、電流検出部６と、スイッチング回路７と、整流回路８と、平滑化回路９と、制御部１０と、パルス生成部１１と、ドライブ回路１２と、電源側平滑コンデンサ１３とから構成される。
【００１６】
入力電圧検出部４は、スイッチング回路７に入力される入力電圧Ｖｉｎを検出する。入力電圧検出部４は、一端が電源側入力端子２ａとスイッチング回路７との間に接続され、他端が制御部１０に接続される。入力電圧Ｖｉｎは、制御部１０に出力される。
【００１７】
出力電圧検出部５は、平滑化回路９から出力される出力電圧Ｖｏｕｔを検出する。出力電圧検出部５は、一端が平滑化回路９と負荷側入力端子３ａとの間に接続され、他端が制御部１０に接続される。出力電圧Ｖｏｕｔは、制御部１０に出力される。
【００１８】
電流検出部６は、スイッチング電源装置１に流れる検出電流Ｉｏｕｔを検出する。電流検出部６は、一端が平滑化回路９と負荷３との間に接続され、他端が制御部１０に接続される。検出電流Ｉｏｕｔは、制御部１０に出力される。
【００１９】
スイッチング回路７は、電源２から入力される直流電圧を交流電圧に変換する回路である。スイッチング回路７は、４つのスイッチング素子（第１のスイッチング素子）Ｑ１、Ｑ２、Ｑ３、Ｑ４と、トランス７ａを有している。
【００２０】
４つのスイッチング素子Ｑ１〜Ｑ４は、フルブリッジ型のインバータ回路を構成している。より具体的には、スイッチング素子Ｑ１とスイッチング素子Ｑ２、スイッチング素子Ｑ３とスイッチング素子Ｑ４をそれぞれ直列接続し、直列接続したスイッチング素子Ｑ１、Ｑ２と、スイッチング素子Ｑ３、Ｑ４と、を並列に接続している。スイッチング素子Ｑ１〜Ｑ４は、それぞれＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などにより構成される。図示例のスイッチング素子Ｑ１〜Ｑ４は、ｎチャネルのＭＯＳＦＥＴを使用している。各スイッチング素子Ｑ１〜Ｑ４のゲート端子は、ドライブ回路１２に接続される。スイッチング素子Ｑ１〜Ｑ４は、ドライブ回路１２からのパルス信号Ｔ１〜Ｔ４に基づき駆動する。
【００２１】
トランス７ａは、フルブリッジ回路で変換した交流電圧を変圧し、整流回路８に出力する。トランス７ａは、互いに絶縁された１次巻線Ｌ１と２次巻線Ｌ２を有している。トランス７ａは、１次巻線Ｌ１と２次巻線Ｌ２の巻線比Ｎｓ／Ｎｐにより、変圧量を変更している。１次巻線Ｌ１の一端は、スイッチング素子Ｑ１とスイッチング素子Ｑ２との間に接続され、他端は、スイッチング素子Ｑ３とスイッチング素子Ｑ４との間に接続される。２次巻線Ｌ２は、図１に示す通り、２次巻線Ｌ２の巻線数を略均等に２分割する分岐点ＣＴを形成する。なお、分岐点ＣＴは、２次巻線Ｌ２の巻線数を均等に２分割する位置で形成せず、巻線数が偏るように分岐点ＣＴを形成してもよい。２次巻線Ｌ２は、整流回路８に接続される。
【００２２】
整流回路８は、スイッチング回路７で変換された交流電圧を直流電圧に変換する回路である。整流回路８は、２つのスイッチング素子Ｑ５、Ｑ６（第２スイッチング素子）から構成される。スイッチング素子Ｑ５、Ｑ６は、例えば、ＭＯＳＦＥＴ、ＩＧＢＴなどから構成される。スイッチング素子Ｑ５は、トランス７ａの２次巻線Ｌ２の一端と負荷側出力端子３ｂとの間に接続される。スイッチング素子Ｑ６は、トランス７ａの２次巻線Ｌ２の他端と負荷側出力端子３ｂとの間に接続される。スイッチング素子Ｑ５、Ｑ６のゲート端子は、ドライブ回路１２に接続され、ドライブ回路１２からのパルス信号Ｔ５、Ｔ６に基づき駆動する。スイッチング素子Ｑ５、Ｑ６は、同期整流制御時にスイッチング回路７と同期して駆動し、非同期整流制御時にはスイッチング回路７から独立して駆動する。スイッチング素子Ｑ５、Ｑ６は、スイッチング回路７で変換された交流電圧を整流し、直流電圧に変換する。
【００２３】
平滑化回路９は、整流回路８が整流した直流電圧を平滑化し、負荷３へ出力する。平滑化回路９は、チョークコイル９ａと、コンデンサ９ｂと、から構成される。チョークコイル９ａは、２次巻線の分岐点ＣＴと、負荷側入力端子３ａとの間に直列に接続される。コンデンサ９ｂは、負荷側入力端子３ａと負荷側出力端子３ｂとの間に接続され、且つ、チョークコイル９ａと並列に接続される。
【００２４】
制御部１０は、同期整流制御、割込み制御、非同期整流制御の切り替えを行うとともに、各スイッチング素子Ｑ１〜Ｑ６に対しフィードバック制御を行う。同期整流制御時は、整流回路８のスイッチング素子Ｑ５、Ｑ６がスイッチング回路７と同期して駆動する。
割込み制御は、同期整流制御から非同期整流制御に切り替える時に、通常デューティＤによるフィードバック制御から切替え用デューティＤ´に置き換えてスイッチング回路７の駆動を制御する。非同期整流制御時は、整流回路８のスイッチング素子Ｑ５、Ｑ６がスイッチング回路７と同期せず、独立して駆動する。制御部１０は、目標電圧設定部１０ａと、フィードバック制御部１０ｂと、制御量調整部１０ｃと、同期整流制御部１０ｄと、電流閾値計算部１０ｅとから構成される。
【００２５】
目標電圧設定部１０ａは、あらかじめ設定される目標電圧Ｖｒｅｆをフィードバック制御部１０ｂに送信する。目標電圧Ｖｒｅｆは、電源２の電圧から負荷３に出力したい電圧値に基づき、決定される。
【００２６】
フィードバック制御部１０ｂは、目標電圧Ｖｒｅｆと出力電圧Ｖｏｕｔを比較し、デューティを調整することで出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに近づくように制御（フィードバック制御）する。フィードバック制御部１０ｂは、目標電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとから決定される通常デューティＤをパルス生成部１１及び電流閾値計算部１０ｅに出力し、通常デューティＤを用いてフィードバック制御を行う。また、フィードバック制御部１０ｂは、制御量調整部１０ｃより後述する切替え用デューティＤ´が入力された場合、通常デューティＤから割り込み制御を行う切替え用デューティＤ´に置き換えて、パルス生成部１１及び電流閾値計算部１０ｅに出力する。
【００２７】
制御量調整部１０ｃは、割込み制御を行う時に、通常デューティＤから置き換える切替え用デューティＤ´を決定する。切替え用デューティＤ´は、非同期整流制御におけるチョークコイル９ａに電流が流れる時のデューティの理想値であり、以下の式（１）、（２）により決定される。
【数１】
2019030071.tif 000003
【数２】
2019030071.tif 000004
式（１）、（２）において、Ｖｓ、Ｖｉｎ：入力電圧、Ｖｏｕｔ：出力電圧、Ｉｏｕｔ：検出電流、ｆｓｗ：スイッチング周波数、Ｌ：チョークコイル９ａのインダクタンス値、Ｎｐ：トランス７ａの１次巻線Ｌ１の巻線数、Ｎｓ：トランス７ａの２次巻線Ｌ２の巻線数である。
【００２８】
同期整流制御部１０ｄは、同期整流制御を行うか非同期整流制御を行うかの信号をパルス生成部１１及び制御量調整部１０ｃに出力する。また、本実施形態では、検出電流値Ｉｏｕｔが後述する電流閾値計算部１０ｅにより決定された電流閾値Ｉｔｈ以下となった時（図５の時点ｔ１）に、同期整流制御から非同期整流制御に切り替える切替え信号を出力する。
【００２９】
電流閾値計算部１０ｅは、入力電圧値Ｖｓ（Ｖｉｎ）、出力電圧値Ｖｏｕｔ、検出電流値Ｉｏｕｔ、通常デューティＤに基づき、電流閾値Ｉｔｈを決定する。
【００３０】
パルス生成部１１は、制御部１０から受け取った通常デューティＤまたは切替え用デューティＤ´に基づき、パルス信号Ｔ１〜Ｔ６を生成する。パルス生成部１１は、生成したパルス信号Ｔ１〜Ｔ６をドライブ回路１２に送信する。パルス生成部１１は、１次側パルス生成部１１ａと、２次側パルス生成部１１ｂとを備える。１次側パルス生成部１１ａは、スイッチング回路７のスイッチング素子Ｑ１〜Ｑ４に対応するパルス信号Ｔ１〜Ｔ４を生成する。２次側パルス生成部１１ｂは、整流回路８のスイッチング素子Ｑ５、Ｑ６に対応するパルス信号Ｔ５、Ｔ６を生成する。２次側パルス生成部１１ｂは、同期整流制御部１０ｄより切替え信号または、非同期整流制御の信号を受信した時、スイッチング素子Ｑ５、Ｑ６がスイッチング回路７に対して独立で駆動し、オフ状態とするパルス信号Ｔ５、Ｔ６を生成する。
【００３１】
ドライブ回路１２は、各スイッチング素子Ｑ１〜Ｑ６のゲート端子に接続され、パルス生成部１１より受信したパルス信号Ｔ１〜Ｔ６に基づきスイッチング素子Ｑ１〜Ｑ６を駆動させる。
【００３２】
電源側平滑コンデンサ１３は、電源２から入力された直流電圧を平滑化するものである。電源側平滑コンデンサ１３は、一端が電源側入力端子２ａとスイッチング素子Ｑ１との間に接続され、他端がスイッチング素子Ｑ２と電源側出力端子２ｂとの間に接続される。
【００３３】
スイッチング電源装置１の動作について説明する。まず、電源２から直流電圧がスイッチング電源装置１に入力される。次に、入力された直流電圧を電源側平滑コンデンサ１３により平滑化する。
【００３４】
次に、平滑化された直流電圧をスイッチング回路７が交流電圧に変換する。より具体的には、スイッチング素子Ｑ１、Ｑ４がオンの時、スイッチング素子Ｑ２、Ｑ３がオフ、スイッチング素子Ｑ２、Ｑ３がオンの時、スイッチング素子Ｑ１、Ｑ４がオフとなる状態が交互に発生するように駆動させることで、直流電圧を交流電圧に変換している。同期整流制御及び非同期整流制御の時、スイッチング素子Ｑ１〜Ｑ４は、通常デューティＤによりフィードバック制御されている。また、割込み制御の時、スイッチング素子Ｑ１〜Ｑ４は、切替え用デューティＤ´により駆動制御される。変換された交流電圧は、トランス７ａにより高い電圧から低い電圧へ変圧される。
【００３５】
次に、変圧された交流電圧は、整流回路８により直流電圧に整流される。整流回路８は、同期整流制御部１０ｄからの信号に応じて同期整流制御、割り込み制御、非同期整流制御のうちいずれかの動作を行う。また、同期整流制御から非同期整流制御に切り替える時は、同期整流制御、割込み制御、非同期整流制御の順で制御が切り替えられる。
【００３６】
同期整流制御では、スイッチング回路７のスイッチング素子Ｑ１、Ｑ４がオンの時、整流回路８のスイッチング素子Ｑ５をオン、スイッチング素子Ｑ６をオフ、スイッチング素子Ｑ２、Ｑ３がオンの時、スイッチング素子Ｑ６をオン、スイッチング素子Ｑ５をオフとなるように、スイッチング素子Ｑ５、Ｑ６をスイッチング回路７に同期してオン・オフ駆動することで整流し、交流電圧から直流電圧に変換している。この時、図４（ａ）に示す電流連続モードとなる。電流連続モードは、スイッチング素子Ｑ５、Ｑ６が電流の逆流を許容するため、０Ａ以下でも連続的に電流が流れる。
【００３７】
割込み制御では、同期整流制御部１０ｄから切替え信号が出力された時に切替え用デューティＤ´によりスイッチング回路７の駆動を制御する。この時、スイッチング素子Ｑ５、Ｑ６は、スイッチング回路７に同期せず、オフ状態となる。
【００３８】
非同期整流制御では、スイッチング素子Ｑ５、Ｑ６がスイッチング回路７に同期せず、オン信号を受けない限りオフ状態を維持する。スイッチング素子Ｑ５、Ｑ６は、スイッチング回路７から入力された交流電圧を内蔵されたダイオードにてダイオード整流を行い、交流電圧から直流電圧に変換する。この時、図４（ｂ）に示す電流不連続モードとなる。電流不連続モードでは、０Ａ以下の電流が流れないため、電流が不連続に流れる。
【００３９】
次に、整流回路８にて整流された直流電圧は、平滑化回路９により平滑化される。平滑化された直流電圧は、負荷３に出力され、直流高電圧から直流低電圧への変換が完了する。
【００４０】
次に、図３のフローチャートを用いて、制御部１０の動作を説明する。ステップＳＴ１で、電流検出部６は、スイッチング電源装置１に流れる検出電流Ｉｏｕｔを検出し、制御部１０に出力する。この時、スイッチング回路７及び整流回路８は、通常デューティＤによりフィードバック制御され、同期整流制御されている。
【００４１】
ステップＳＴ２で、同期整流制御部１０ｄは、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下であるか否かを判断する。
【００４２】
ステップＳＴ２で、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下の場合（ステップＳＴ２でＹｅｓの場合）、ステップＳＴ３に進み、同期整流制御部１０ｄは、２次側パルス生成部１１ｂ及び制御量調整部１０ｃに切替え信号を出力する。切替え信号を受信した２次側パルス生成部１１ｂは、同期整流制御から割込み制御に切り替え、スイッチング素子Ｑ５、Ｑ６をオフ状態とする。また、切替え信号を受信した制御量調整部１０ｃは、切替え用デューティＤ´を式（１）、（２）に基づき決定し、フィードバック制御部１０ｂに切替え用デューティＤ´を出力する。
【００４３】
ステップＳＴ４で、切替え用デューティＤ´を受信したフィードバック制御部１０ｂは、通常デューティＤによるフィードバック制御から切替え用デューティＤ´に置き換えて割り込み制御を行うようにパルス生成部１１に出力する。この時、切替え用デューティＤ´によってスイッチング素子Ｑ５、Ｑ６が制御されず、オフ状態となる。
【００４４】
ステップＳＴ５で、フィードバック制御部１０ｂは、同期整流制御部１０ｄから非同期整流制御の信号を受信すると、切替え用デューティＤ´から通常デューティＤによるフィードバック制御に変更し、非同期整流制御を行う。
【００４５】
ステップＳＴ２で、検出電流Ｉｏｕｔが電流閾値Ｉｔｈよりも大きい場合（ステップＳＴ２でＮｏの場合）、ステップＳＴ１に戻り、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下となるまで繰り返し検出する。また、この時、スイッチング素子Ｑ１〜Ｑ６は、通常デューティＤによりフィードバック制御されると共に、同期整流制御される。
【００４６】
図５（ａ）に示す比較例では、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下、且つ、同期整流制御から非同期整流制御に切り替える時（図５の時点ｔ１）に、出力電圧の変動が発生する。それに対し、上記第１実施形態におけるスイッチング電源装置１によれば、図５（ｂ）に示す通り、フィードバック制御に用いる通常デューティＤから、切替え用デューティＤ´に置き換えて割り込み制御を行うことで、時点ｔ１での出力電圧の変動を抑制することができる。よって、接続された各素子や負荷などの耐久性が向上し、安定して負荷へ電力を供給できる。
【００４７】
〔第２実施形態〕
次に、他の実施形態を説明する。なお、第１実施形態と同様の構成要素については、同一の符号を付し、適宜説明を省略する。図６は、第２実施形態における制御部を示すブロック図である。図７は、第２実施形態におけるスイッチング電源装置の動作例を示すフローチャートである。図８は、（ａ）比較例と（ｂ）第２実施形態における同期整流制御から非同期整流制御に切替えを示す図である。
【００４８】
第２実施形態にかかるスイッチング電源装置１は、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下となってから遅延時間ｔｓｙｎｃ経過後に同期整流制御から非同期整流制御に切り替える。
【００４９】
制御部１０Ａは、第１実施形態の構成要素に加え、図６に示す、タイマー１０ｆを備える。タイマー１０ｆは、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下となった図８に示す時点ｔ２をスタートとして経過時間ｔを計測する。タイマー１０ｆは、経過時間ｔを同期整流制御部１０ｄに出力する。
【００５０】
同期整流制御部１０ｄは、あらかじめ設定された遅延時間ｔｓｙｎｃと経過時間ｔを比較し、同期整流制御から非同期整流制御に切り替えるか否かを決定する。同期整流制御部１０ｄは、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下となった時（図８の時点ｔ２）、タイマー１０ｆに経過時間ｔのカウントを開始させるカウント開始信号を出力する。同期整流制御部１０ｄは、経過時間ｔが遅延時間ｔｓｙｎｃ以上となった時（図８の時点ｔ３）に、同期整流制御から非同期整流制御に切り替える切替え信号を制御量調整部１０ｃ及び２次側パルス生成部１１ｂに出力する。
【００５１】
次に、図７のフローチャートを用いて、スイッチング電源装置１の動作を説明する。まず、ステップＳＴ１で、電流検出部６は、検出電流Ｉｏｕｔを検出し、制御部１０Ａに出力する。次にステップＳＴ２で、同期整流制御部１０ｄは、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下であるか否かを判断する。
【００５２】
検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下の場合（ステップＳＴ２でＹｅｓの場合）、ステップＳＴ６に進み、同期整流制御部１０ｄは、タイマー１０ｆにカウント開始信号を出力する。カウント開始信号を受信したタイマー１０ｆは、経過時間ｔのカウントを開始する。タイマー１０ｆは、経過時間ｔを同期整流制御部１０ｄに出力する。
【００５３】
ステップＳＴ７で、同期整流制御部１０ｄは、経過時間ｔが遅延時間ｔｓｙｎｃ以上であるか否かを判断する。
【００５４】
経過時間ｔが遅延時間ｔｓｙｎｃ以上の場合（ステップＳＴ７でＹｅｓの場合）、ステップＳＴ３に進み、同期整流制御部１０ｄは、切替え信号を制御量調整部１０ｃ及び２次側パルス生成部１１ｂに出力する。また、切替え信号を受信した制御量調整部１０ｃは、切替え用デューティＤ´を式（１）、（２）に基づき決定し、フィードバック制御部１０ｂに出力する。
【００５５】
ステップＳＴ４で、切替え用デューティＤ´を受信したフィードバック制御部１０ｂは、切替え用デューティＤ´に置き換えて割り込み制御を行うようにパルス生成部１１に出力する。
【００５６】
ステップＳＴ５で、フィードバック制御部１０ｂは、同期整流制御部１０ｄから非同期整流制御の信号を受信すると、切替え用デューティＤ´から通常デューティＤによるフィードバック制御に変更し、非同期整流制御を行う。
【００５７】
ステップＳＴ８で、タイマー１０ｆは、同期整流制御部１０ｄから非同期整流制御の信号を受信すると、経過時間ｔのカウントを停止し、カウントを０にする。
【００５８】
ステップＳＴ２で、検出電流Ｉｏｕｔが電流閾値Ｉｔｈよりも大きい場合（ステップＳＴ２でＮｏの場合）、ステップＳＴ１に戻り、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下となるまで繰り返し検出する。また、この時、スイッチング素子Ｑ１〜Ｑ６は、通常デューティＤによりフィードバック制御されると共に、同期整流制御される。
【００５９】
ステップＳＴ７で、経過時間ｔが遅延時間ｔｓｙｎｃ未満の場合（ステップＳＴ７でＮｏの場合）、ステップＳＴ７に戻り、同期整流制御部１０ｄは、経過時間ｔが遅延時間ｔｓｙｎｃ以上となるまで繰り返す。また、この時、スイッチング素子Ｑ１〜Ｑ６は、通常デューティＤによりフィードバック制御されるとともに、同期整流制御される。
【００６０】
図５（ａ）に示す比較例では、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下となる時点ｔ１で、出力電圧の変動が発生している。第２実施形態におけるスイッチング電源装置１は、図８（ｂ）に示す通り、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下となる時点ｔ２から遅延時間ｔｓｙｎｃ経過後に同期整流制御から非同期整流制御に切り替えることで、時点ｔ２での出力電圧の変動を抑制することができる。
【００６１】
しかしながら、図８（ａ）に示す比較例では、検出電流Ｉｏｕｔが電流閾値Ｉｔｈ以下の状態から遅延時間ｔｓｙｎｃ経過した時点ｔ３で同期整流制御から非同期整流制御に切り替えると、出力電圧に若干の変動が発生している。第２実施形態におけるスイッチング電源装置１は、図８（ｂ）に示す通り、時点ｔ３で制御量を切替え用デューティＤ´に置き換えて割り込み制御を行うことで出力電圧の変動を抑制することができる。よって、接続された各素子や負荷などの耐久性が向上し、安定して負荷へ電力を供給できる。
【００６２】
また、上記の実施形態において、電流検出部６の接続位置は限定されない。例えば、図９、図１０のスイッチング電源装置１Ｂ，１Ｃのように電流検出部６Ｂ、６Ｃを接続してもよい。図９では、電流検出部６Ｂは、電源２側に接続される。より具体的には、電流検出部６Ｂは、一端が電源側入力端子２ａとスイッチング素子Ｑ１との間に接続され、他端が制御部１０に接続される。
【００６３】
図１０では、電流検出部６Ｃがトランス７ａの近傍に接続される。より具体的には、電流検出部６Ｃは、一端がトランス７ａの１次巻線Ｌ１とスイッチング素子Ｑ４との間に接続され、他端が制御部１０に接続される。
【００６４】
また、図１１のように、スイッチング電源装置１Ｄは、スイッチング回路７Ｄと整流回路８Ｄによりハーフブリッジ回路に構成してもよい。
【００６５】
スイッチング回路７Ｄは、スイッチング素子Ｑ７から構成される。スイッチング素子Ｑ７は、電源側入力端子２ａと整流回路８Ｄとの間に接続される。スイッチング素子Ｑ７のゲート端子は、ドライブ回路１２に接続される。スイッチング素子Ｑ７は、ドライブ回路１２からのパルス信号Ｔ７（不図示）に基づき駆動する。パルス信号Ｔ７は、パルス生成部１１にて生成される。
【００６６】
整流回路８Ｄは、スイッチング素子Ｑ８から構成される。スイッチング素子Ｑ８は、スイッチング回路７Ｄと電源側出力端子２ｂとの間に接続される。スイッチング素子Ｑ８のゲート端子は、ドライブ回路１２に接続される。スイッチング素子Ｑ８は、ドライブ回路１２からのパルス信号Ｔ８（不図示）に基づき駆動する。パルス信号Ｔ８は、パルス生成部１１にて生成される。
【００６７】
スイッチング電源装置１Ｄをハーフブリッジ回路とした場合においても、出力電圧の変動を抑制することができ、接続された各素子や負荷などの耐久性が向上し、安定して負荷へ電力を供給できる。
【符号の説明】
【００６８】
１  スイッチング電源装置
２  電源
３  負荷
４  入力電圧検出部
５  出力電圧検出部
６  電流検出部
７  スイッチング回路
８  整流回路
９  平滑化回路
１０  制御部
Ｑ１〜Ｑ４  スイッチング素子（第１のスイッチング素子）
Ｑ５、Ｑ６  スイッチング素子（第２のスイッチング素子）
【図１】
2019030071.tif 000007
【図２】
2019030071.tif 000008
【図３】
2019030071.tif 000009
【図４】
2019030071.tif 000010
【図５】
2019030071.tif 000011
【図６】
2019030071.tif 000012
【図７】
2019030071.tif 000013
【図８】
2019030071.tif 000014
【図９】
2019030071.tif 000015
【図１０】
2019030071.tif 000016
【図１１】
2019030071.tif 000017