(57)【要約】【課題】コスト、開発工数、消費電力、起動時間の抑制を目的とする。【解決手段】系統電源により電力を出力する第１電源と、電源制御信号が入力されたら電力を出力する第２電源と、バッテリにより電力を出力する第３電源と、第２電源の電力を使用して動作する制御部と、第３電源の電力を使用して動作し、電子機器装置を起動させる操作が行われたことを表す第１論理のデータ又はシャットダウンさせる操作が行われたことを表す第２論理のデータを記憶するフリップフロップと、第１電源の電力を使用して動作し、起動させる操作が行われた場合又はフリップフロップが第１論理のデータを記憶している場合に、電源制御信号を第２電源に出力する電源制御スイッチと、を有する。制御部は、起動させる操作が行われた場合には第１論理のデータを、シャットダウンさせる操作が行われた場合には第２論理のデータを、フリップフロップに記憶させる。【選択図】図３
2019159863.tif 000002
【特許請求の範囲】
【請求項１】
電子機器装置に搭載される電源装置であって、
プラグが系統電源に接続されたら電力を出力する第１電源と、
電源制御信号が入力されたら電力を出力する第２電源と、
バッテリにより電力を出力する第３電源と、
前記第２電源から出力される電力を使用して動作し、前記電子機器装置を制御する制御部と、
前記第３電源から出力される電力を使用して動作し、前記電子機器装置を起動させる操作が行われたことを表す第１論理のデータ又は前記電子機器装置をシャットダウンさせる操作が行われたことを表す第２論理のデータを記憶するフリップフロップと、
前記第１電源から出力される電力を使用して動作し、前記電子機器装置を起動させる操作が行われた場合又は前記フリップフロップが前記第１論理のデータを記憶している場合に、前記電源制御信号を前記第２電源に出力する電源制御スイッチと、
を有し、
前記制御部は、
前記電子機器装置を起動させる操作が行われた場合に、前記第１論理のデータを前記フリップフロップに記憶させ、
前記電子機器装置をシャットダウンさせる操作が行われた場合に、前記第２論理のデータを前記フリップフロップに記憶させる、
ことを特徴とする電源装置。
【請求項２】
前記フリップフロップは、
前記第１論理のデータ又は前記第２論理のデータが前記制御部から入力されるデータ端子と、前記第１論理のデータ又は前記第２論理のデータをラッチして記憶するタイミングを表す信号が前記制御部から入力されるクロック端子と、を備えるＤ型フリップフロップである、
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記フリップフロップは、
前記第１論理のデータ又は前記第２論理のデータが前記制御部から入力されるデータ端子と、前記データ端子に入力されているデータをラッチして記憶するか又は現在記憶しているデータを保持し続けるかを表す信号が入力されるセット端子と、を備えるセット端子付きＤ型フリップフロップであり、
前記セット端子には、前記制御部をリセットし又はリセットを解除するためのリセット信号が入力される、
ことを特徴とする請求項１に記載の電源装置。
【請求項４】
前記フリップフロップは、
前記第２電源が電力を出力している場合には、前記第２電源から出力される電力を使用して動作する、
ことを特徴とする請求項１に記載の電源装置。
【請求項５】
前記フリップフロップは、
前記第１電源が電力を出力している場合には、前記第１電源から出力される電力を使用して動作する、
ことを特徴とする請求項１に記載の電源装置。
【請求項６】
前記フリップフロップは、
前記第１論理のデータ又は前記第２論理のデータが前記制御部から入力されるデータ端子と、前記データ端子に入力されているデータをラッチして記憶するか又は現在記憶しているデータを保持し続けるかを表す信号が入力されるセット端子と、現在記憶しているフラグを前記第２論理のデータにクリアするか否かを表す第１論理の信号又は第２論理の信号が入力されるリセット端子と、を備えるセット端子及びリセット端子付きＤ型フリップフロップであり、
前記セット端子には、前記制御部をリセットし又はリセットを解除するためのリセット信号が入力され、
前記リセット端子には、前記リセット信号を前記リセット端子に出力するか又は第１論理の信号を前記リセット端子に出力するかが設定されるスイッチが接続されている、
ことを特徴とする請求項１に記載の電源装置。
【請求項７】
前記フリップフロップは、
前記第１論理のデータ又は前記第２論理のデータが前記制御部から入力されるデータ端子と、前記データ端子に入力されているデータをラッチして記憶するか又は現在記憶しているデータを保持し続けるかを表す信号が入力されるセット端子と、現在記憶しているフラグを前記第２論理のデータにクリアするか否かを表す第１論理の信号又は第２論理の信号が入力されるリセット端子と、を備えるセット端子及びリセット端子付きＤ型フリップフロップであり、
前記セット端子には、前記制御部をリセットし又はリセットを解除するためのリセット信号が入力され、
前記リセット端子には、前記リセット信号を前記リセット端子に出力するか又は第１論理の信号を前記リセット端子に出力するかが前記制御部からの制御信号に応じて設定される３状態バッファが接続されている、
ことを特徴とする請求項１に記載の電源装置。
【請求項８】
前記フリップフロップは、
前記第１論理のデータ又は前記第２論理のデータが入力されるデータ端子と、前記データ端子に入力されているデータをラッチして記憶するか又は現在記憶しているデータを保持し続けるかを表す信号が入力されるセット端子と、を備えるセット端子付きＤ型フリップフロップであり、
前記データ端子には、前記制御部から出力された前記第１論理のデータ若しくは前記第２論理のデータを前記データ端子に出力するか又は前記第２論理のデータを前記データ端子に出力するかが設定されるスイッチが接続され、
前記セット端子には、前記制御部をリセットし又はリセットを解除するためのリセット信号が入力される、
ことを特徴とする請求項１に記載の電源装置。
【請求項９】
前記フリップフロップは、
前記第１論理のデータ又は前記第２論理のデータが入力されるデータ端子と、前記データ端子に入力されているデータをラッチして記憶するか又は現在記憶しているデータを保持し続けるかを表す信号が入力されるセット端子と、を備えるセット端子付きＤ型フリップフロップであり、
前記データ端子には、前記制御部から出力された前記第１論理のデータ若しくは前記第２論理のデータを前記データ端子に出力するか又は前記第２論理のデータを前記データ端子に出力するかが前記制御部からの制御信号に応じて設定される３状態バッファが接続され、
前記セット端子には、前記制御部をリセットし又はリセットを解除するためのリセット信号が入力される、
ことを特徴とする請求項１に記載の電源装置。
【請求項１０】
請求項１から８のいずれか１項に記載の電源装置を備えた画像形成装置。
【請求項１１】
電子機器装置に搭載される電源装置を制御する制御方法であって、
前記電源装置は、バッテリにより電力を出力する電源から出力される電力を使用して動作し、前記電子機器装置を起動させる操作が行われたことを表す第１論理のデータ又は前記電子機器装置をシャットダウンさせる操作が行われたことを表す第２論理のデータを記憶するフリップフロップを備え、
前記電子機器装置を起動させる操作が行われた場合に、前記第１論理のデータを前記フリップフロップに記憶させる工程と、
前記電子機器装置をシャットダウンさせる操作が行われた場合に、前記第２論理のデータを前記フリップフロップに記憶させる工程と、
を含むことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、画像形成装置及び制御方法に関する。
【背景技術】
【０００２】
画像形成装置は、系統電源の停電によって電源オフした場合に、系統電源が停電から復旧したら、自動的に電源オンすることが望ましい。そこで、系統電源の停電によって電源オフしたのか、ユーザの操作によって電源オフしたのかを判定するためのマイコン（microcomputer）を搭載した画像形成装置が、知られている。マイコンは、画像形成装置が系統電源の停電によって電源オフした場合には、系統電源が停電から復旧したら、画像形成装置を自動的に電源オンさせる。
【０００３】
例えば、特許文献１には、停電によって装置が電源オフした場合に、停電から復旧後に、自動的に電源をオンするためのマイコンを搭載した装置が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、マイコン搭載によるハードウェアコストの増加、マイコンのソフトウェアコーディングの開発工数の増加、マイコンによるプラグイン時消費電力の増加という問題があった。また、系統電源の停電によって電源オフしたのか、ユーザの操作によって電源オフしたのかを判定し、起動方法を変更する処理を実行するのは、マイコンであるが、そのマイコンの処理時間による起動時間の増加という問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、ハードウェアコストの抑制、開発工数の抑制、プラグイン時消費電力の抑制、起動時間の抑制を目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、電子機器装置に搭載される電源装置であって、プラグが系統電源に接続されたら電力を出力する第１電源と、電源制御信号が入力されたら電力を出力する第２電源と、バッテリにより電力を出力する第３電源と、前記第２電源から出力される電力を使用して動作し、前記電子機器装置を制御する制御部と、前記第３電源から出力される電力を使用して動作し、前記電子機器装置を起動させる操作が行われたことを表す第１論理のデータ又は前記電子機器装置をシャットダウンさせる操作が行われたことを表す第２論理のデータを記憶するフリップフロップと、前記第１電源から出力される電力を使用して動作し、前記電子機器装置を起動させる操作が行われた場合又は前記フリップフロップが前記第１論理のデータを記憶している場合に、前記電源制御信号を前記第２電源に出力する電源制御スイッチと、を有し、前記制御部は、前記電子機器装置を起動させる操作が行われた場合に、前記第１論理のデータを前記フリップフロップに記憶させ、前記電子機器装置をシャットダウンさせる操作が行われた場合に、前記第２論理のデータを前記フリップフロップに記憶させることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、フリップフロップは、バッテリにより電力を出力する第３電源からの電力を使用して動作する。そして、フリップフロップは、電子機器装置を起動させる操作が行われたことを表す第１論理のデータ又は電子機器装置をシャットダウンさせる操作が行われたことを表す第２論理のデータを記憶する。従って、電子機器装置は、フリップフロップが第１論理のデータを記憶している場合には、系統電源が停電から復旧したものとして、起動することが可能であるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の比較例の画像形成装置の構成を示すブロック図である。
【図２】図２は、第２の比較例の画像形成装置の構成を示すブロック図である。
【図３】図３は、第１の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【図４】図４は、第１の実施の形態にかかる画像形成装置の動作を示すフローチャートである。
【図５】図５は、第１の実施の形態にかかる画像形成装置の動作を示すフローチャートである。
【図６】図６は、第２の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【図７】図７は、第３の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【図８】図８は、第４の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【図９】図９は、第５の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【図１０】図１０は、第６の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【図１１】図１１は、第７の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【図１２】図１２は、第８の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【図１３】図１３は、第９の実施の形態にかかる画像形成装置の構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、電源装置、画像形成装置及び制御方法の実施の形態を詳細に説明する。
【００１０】
実施の形態の理解を容易にするために、実施の形態の説明に先立って、第１及び第２の比較例を説明する。
【００１１】
（第１の比較例）
図１は、第１の比較例の画像形成装置の構成を示すブロック図である。電子機器装置である画像形成装置１００は、制御部４と、パネル１０と、プロッタ１２と、スキャナ１４と、ファックス１６と、電源装置である電源部２００と、プッシュスイッチＳＷと、を含む。
【００１２】
パネル１０は、画像形成装置１００に関する情報を表示する。プロッタ１２は、画像形成装置１００が形成する画像を用紙などに出力する。スキャナ１４は、画像を読取る。ファックス１６は、外部機器との間でファクシミリによる通信を行う。つまり、パネル１０、プロッタ１２、スキャナ１４及びファックス１６は、処理を行う処理部となっている。
【００１３】
制御部４は、ＲＡＭ４０と、ＲＯＭ４２と、ＣＰＵ４４と、を含む。ＣＰＵ４４は、ＲＡＭインタフェース（ＩＦ）４４０と、ＲＯＭインタフェース４４１と、ネットワークインタフェース４４２と、第１インタフェース４４３と、第２インタフェース４４４と、第３インタフェース４４５と、第４インタフェース４４６と、ＧＰＩＯ（General  Purpose  Input/Output）４４７及び４４８と、を含む集積回路である。
【００１４】
ネットワークインタフェース４４２は、外部のＰＣ（Personal  Computer）３００などとネットワークを介して通信を行う通信部である。第１インタフェース４４３は、パネル１０と通信を行うパネルインタフェースである。第２インタフェース４４４は、プロッタ１２と通信を行うプロッタインタフェースである。第３インタフェース４４５は、スキャナ１４と通信を行うスキャナインタフェースである。第４インタフェース４４６は、ファックス１６と通信を行うファックスインタフェースである。ＧＰＩＯ４４７は、プッシュスイッチＳＷからの信号Ｓｉｇ−ＳＷを受け取るインタフェースである。
【００１５】
電源部２００は、コンバータ２１と、電源制御スイッチ２２と、第１電源（ＶＸ電源）２３と、第２電源（ＶＥ電源）２４と、２入力１出力の論理和回路（ＯＲゲート回路）２６と、を含む。電源制御スイッチ２２は、ＦＥＴ（Field  Effect  Transistor）が例示されるが、これに限定されない。
【００１６】
コンバータ２１は、プラグＰが系統電源に接続されたら、系統電源から供給される交流（ＡＣ）電力を直流（ＤＣ）電力に変換し、第１電源２３及び第２電源２４に出力する。
【００１７】
第１電源２３は、コンバータ２１から直流電力が出力されたら、直流の第１電圧ＶＸを、プッシュスイッチＳＷ、電源制御スイッチ２２及び論理和回路２６に出力する。つまり、第１電源２３は、プラグＰが系統電源に接続されたら、第１電圧ＶＸを出力する。
【００１８】
プッシュスイッチＳＷの一方の端子は、第１電源２３に接続されており、第１電圧ＶＸが入力される。プッシュスイッチＳＷの他方の端子は、論理和回路２６の第１入力端子に接続されている。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを論理和回路２６の第１入力端子に出力する。
【００１９】
論理和回路２６は、第１電源２３に接続されており、第１電圧ＶＸが入力され、第１電源２３から出力される電力を使用して動作する。論理和回路２６は、ハイレベルの信号Ｓｉｇ−ＳＷが入力されたら、ハイレベルの信号Ｓｉｇ−１２を電源制御スイッチ２２に出力する。
【００２０】
電源制御スイッチ２２は、第１電源２３に接続されており、第１電圧ＶＸが入力され、第１電源２３から出力される電力を使用して動作する。一例として、電源制御スイッチ２２は、ドレインに第１電圧ＶＸが入力され、ゲートに信号Ｓｉｇ−１２が入力され、電源制御信号である信号Ｓｉｇ−１３をソースから第２電源２４に出力するＦＥＴが例示される。
【００２１】
電源制御スイッチ２２は、ハイレベルの信号Ｓｉｇ−１２が入力されたら、ハイレベルの信号Ｓｉｇ−１３を第２電源２４に出力する。第２電源２４は、ハイレベルの信号Ｓｉｇ−１３が電源制御スイッチ２２から入力されたら、直流の第２電圧ＶＥを、制御部４、パネル１０、プロッタ１２、スキャナ１４及びファックス１６に出力する。制御部４、パネル１０、プロッタ１２、スキャナ１４及びファックス１６は、第２電源２４から出力される電力を使用して起動（パワーオン）及び動作する。第２電圧ＶＥは、第１電圧ＶＸと同じであっても良いし、異なっていても良い。
【００２２】
ＣＰＵ４４は、第２電源２４に接続されており、第２電圧ＶＥが入力され、第２電源２４から電力が出力されたら、起動する。ＣＰＵ４４は、起動したら、電源維持（Power  Hold）信号である、ハイレベルの信号Ｓｉｇ−１１を、ＧＰＩＯ４４８から論理和回路２６の第２入力端子に出力する。これにより、ユーザがプッシュスイッチＳＷの押下を止めても、論理和回路２６が出力する信号Ｓｉｇ−１２はハイレベルに維持され、電源制御スイッチ２２が出力する信号Ｓｉｇ−１３もハイレベルに維持される。従って、第２電源２４は、第２電圧ＶＥの出力を維持する。
【００２３】
画像形成装置１００が起動している場合に、系統電源に停電が発生する場合を検討する。画像形成装置１００が起動した状態で系統電源に停電が発生した場合、第１電源２３はパワーオフし、第１電圧ＶＸの出力が止まる。第１電圧ＶＸの出力が止まると、論理和回路２６及び電源制御スイッチ２２がパワーオフし、信号Ｓｉｇ−１３がローレベルになる。そのため、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止（パワーオフ）し、電源維持信号である信号Ｓｉｇ−１１がローレベルになる。
【００２４】
その後、系統電源の停電が解消し、第１電源２３が第１電圧ＶＸの出力を開始する。但し、第１電源２３が第１電圧ＶＸの出力を開始しても、ユーザがプッシュスイッチＳＷを押さない限り、信号Ｓｉｇ−１２及びＳｉｇ−１３がハイレベルにならない。従って、第２電源２４が第２電圧ＶＥの出力を開始しないので、画像形成装置１００が起動しない。
【００２５】
つまり、画像形成装置１００は、系統電源の停電が解消しても、ユーザがプッシュスイッチＳＷを押さない限り、起動することができないという課題がある。
【００２６】
これにより、例えば、画像形成装置１００は、何時送られて来るか判らないファックスを受信することができない。従って、ユーザは、業務用のファックスを受信できず、受注機会損失の懸念が生じる。
【００２７】
（第２の比較例）
図２は、第２の比較例の画像形成装置の構成を示すブロック図である。第１の比較例と同一の構成要素については、同一の符号を付して、説明を省略する。
【００２８】
電子機器装置である画像形成装置１０１は、マイコン（microcomputer）３を含む。マイコン３は、第１電源２３に接続されており、第１電圧ＶＸが入力され、第１電源２３から出力される電力を使用して起動及び動作する。
【００２９】
ＣＰＵ４４は、第２電源２４に接続されており、第２電圧ＶＥが入力され、第２電源２４から電力が出力されたら、起動（パワーオン）する。ＣＰＵ４４は、起動したら、ハイレベルの信号Ｓｉｇ−２１を、マイコンインタフェース４５０からマイコン３に出力する。マイコン３は、書き換え可能なＲＯＭを内蔵しており、ハイレベルの信号Ｓｉｇ−２１をハイレベルのフラグとしてＲＯＭに記憶する。
【００３０】
マイコン３は、ＲＯＭに記憶されたフラグを監視しており、フラグが立っている（ハイレベルである）場合には、ハイレベルの信号Ｓｉｇ−２２を論理和回路２６の第２入力端子に出力する。これにより、ユーザがプッシュスイッチＳＷの押下を止めても、論理和回路２６が出力する信号Ｓｉｇ−２３はハイレベルに維持され、電源制御スイッチ２２が出力する信号Ｓｉｇ−２４もハイレベルに維持される。従って、第２電源２４は、第２電圧ＶＥの出力を維持する。
【００３１】
画像形成装置１０１が起動している場合に、画像形成装置１０１をシャットダウンするために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを、ＧＰＩＯ４４７に出力する。ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−ＳＷをＧＰＩＯ４４７経由で受け取ったら、ローレベルの信号Ｓｉｇ−２１をマイコン３に出力する。マイコン３は、ローレベルの信号Ｓｉｇ−２１をローレベルのフラグとしてＲＯＭに記憶する。
【００３２】
マイコン３は、ＲＯＭに記憶されたフラグを監視しており、フラグが落ちている（ローレベルである）場合には、ローレベルの信号Ｓｉｇ−２２を論理和回路２６の第２入力端子に出力する。これにより、ユーザがプッシュスイッチＳＷの押下を止めたら、論理和回路２６が出力する信号Ｓｉｇ−２３はローレベルになり、電源制御スイッチ２２が出力する信号Ｓｉｇ−２４もローレベルになる。そのため、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止（パワーオフ）し、画像形成装置１０１はシャットダウンする。
【００３３】
次に、画像形成装置１０１が起動している場合に、系統電源に停電が発生する場合を説明する。画像形成装置１０１が起動している場合には、マイコン３内のＲＯＭには、ハイレベルのフラグが記憶されている。画像形成装置１０１が起動した状態で系統電源に停電が発生した場合、第１電源２３はパワーオフし、第１電圧ＶＸの出力が止まる。第１電圧ＶＸの出力が止まると、論理和回路２６及び電源制御スイッチ２２がパワーオフし、信号Ｓｉｇ−２４がローレベルになる。そのため、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止する。
【００３４】
但し、第１電圧ＶＸの出力が止まっても、マイコン３内のＲＯＭには、ハイレベルのフラグが記憶され続けている。
【００３５】
その後、系統電源の停電が解消した場合を説明する。系統電源の停電が解消し、第１電源２３が電力の出力を開始したら、マイコン３は、第１電源２３から出力される電力を使用して起動する。マイコン３は、ＲＯＭに記憶されたフラグを監視し、フラグが立っている（ハイレベルである）ので、ハイレベルの信号Ｓｉｇ−２２を論理和回路２６の第２入力端子に出力する。
【００３６】
論理和回路２６は、第１電源２３から出力される電力を使用して動作する。論理和回路２６は、信号Ｓｉｇ−２２がハイレベルであるので、ハイレベルの信号Ｓｉｇ−２３を、電源制御スイッチ２２に出力する。
【００３７】
電源制御スイッチ２２は、第１電源２３から出力される電力を使用して動作する。電源制御スイッチ２２は、信号Ｓｉｇ−１２がハイレベルであるので、ハイレベルの信号Ｓｉｇ−１３を第２電源２４に出力する。
【００３８】
第２電源２４は、信号Ｓｉｇ−１３がハイレベルであるので、起動し、電力をＣＰＵ４４に出力する。ＣＰＵ４４は、第２電源から出力される電力を使用して、起動及び動作する。
【００３９】
つまり、画像形成装置１０１は、系統電源の停電が解消したら、ユーザがプッシュスイッチＳＷを押さなくても、起動することができる。
【００４０】
しかしながら、画像形成装置１０１では、マイコン３を内蔵することによるハードウェアコストの増加、マイコン３のソフトウェアコーディングの開発工数の増加、プラグイン消費電力の増加という課題がある。
【００４１】
また、停電によって電源オフしたのか、ユーザのプッシュスイッチＳＷへの操作によって電源オフしたのかを判定し、起動方法を変更する処理を実行するのは、マイコン３であるが、そのマイコン３の処理時間による起動時間の増加という課題がある。
【００４２】
（第１の実施の形態）
図３は、第１の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例と同一の構成要素については、同一の符号を付して、説明を省略する。
【００４３】
電子機器装置である画像形成装置１は、第１及び第２の比較例の電源部２００に代えて、電源装置である電源部２を含む。
【００４４】
電源部２は、電源部２００の構成要素に加えて、第３電源（ＶＢＡＴ電源）２５と、フリップフロップ２７と、を更に含む。
【００４５】
第３電源２５は、画像形成装置１に内蔵されているバッテリにより、第３電圧ＶＢＡＴをフリップフロップ２７に出力する。フリップフロップ２７は、第３電源２５に接続されており、第３電圧ＶＢＡＴが入力され、第３電源２５から出力される電力を使用して動作する。第３電圧ＶＢＡＴは、第１電圧ＶＸ又は第２電圧ＶＥと同じであっても良いし、異なっていても良い。
【００４６】
なお、一般に画像形成装置は、時刻を計時するためにバッテリを内蔵している。第３電源２５は、この時刻を計時するためのバッテリを利用すれば良い。フリップフロップ２７の消費電流は、２μＡ（マイクロアンペア）程度であるので、フリップフロップ２７の電力消費がバッテリに与える影響は、非常に小さい。
【００４７】
画像形成装置１を起動させるために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを論理和回路２６の第１入力端子に出力する。
【００４８】
論理和回路２６は、第１電源２３に接続されており、第１電圧ＶＸが入力され、第１電源２３から出力される電力を使用して動作する。論理和回路２６は、ハイレベルの信号Ｓｉｇ−ＳＷが入力されたら、ハイレベルの信号Ｓｉｇ−４を電源制御スイッチ２２に出力する。
【００４９】
電源制御スイッチ２２は、第１電源２３に接続されており、第１電圧ＶＸが入力され、第１電源２３から出力される電力を使用して動作する。電源制御スイッチ２２は、ハイレベルの信号Ｓｉｇ−４が入力されたら、ハイレベルの信号Ｓｉｇ−５を第２電源２４に出力する。
【００５０】
第２電源２４は、ハイレベルの信号Ｓｉｇ−５が電源制御スイッチ２２から入力されたら、第２電圧ＶＥを、制御部４、パネル１０、プロッタ１２、スキャナ１４及びファックス１６に出力する。制御部４、パネル１０、プロッタ１２、スキャナ１４及びファックス１６は、第２電源２４から出力される電力を使用して起動及び動作する。
【００５１】
ＣＰＵ４４は、第２電源２４に接続されており、第２電圧ＶＥが入力され、第２電源２４から電力が出力されたら、起動（パワーオン）する。ＣＰＵ４４は、起動したら、第１論理であるハイレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８からフリップフロップ２７のデータ入力端子に出力する。その後、ＣＰＵ４４は、データ信号をラッチして記憶するタイミングを表すトリガ信号である信号Ｓｉｇ−２を、ＧＰＩＯ４４９からフリップフロップ２７のトリガ入力端子に出力する。
【００５２】
フリップフロップ２７は、トリガ信号である信号Ｓｉｇ−２の立ち上がりエッジで、ハイレベルの信号Ｓｉｇ−１をフラグとして記憶する。そして、フリップフロップ２７は、ハイレベルのフラグを記憶しているので、ハイレベルの信号Ｓｉｇ−３を、論理和回路２６の第２入力端子に出力する。
【００５３】
これにより、ユーザがプッシュスイッチＳＷの押下を止めても、論理和回路２６が出力する信号Ｓｉｇ−４はハイレベルに維持され、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もハイレベルに維持される。従って、第２電源２４は、第２電圧ＶＥの出力を維持する。
【００５４】
画像形成装置１が起動している場合に、画像形成装置１をシャットダウンするために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを、ＧＰＩＯ４４７に出力する。ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−ＳＷをＧＰＩＯ４４７経由で受け取ったら、第２論理であるローレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８からフリップフロップ２７のデータ入力端子に出力する。その後、ＣＰＵ４４は、トリガ信号である信号Ｓｉｇ−２を、ＧＰＩＯ４４９からフリップフロップ２７のトリガ入力端子に出力する。
【００５５】
フリップフロップ２７は、トリガ信号である信号Ｓｉｇ−２の立ち上がりエッジで、ローレベルの信号Ｓｉｇ−１をフラグとして記憶する。そして、フリップフロップ２７は、ローレベルのフラグを記憶しているので、ローレベルの信号Ｓｉｇ−３を、論理和回路２６の第２入力端子に出力する。
【００５６】
これにより、ユーザがプッシュスイッチＳＷの押下を止めたら、論理和回路２６が出力する信号Ｓｉｇ−４はローレベルになり、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もローレベルになる。従って、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止（パワーオフ）し、画像形成装置１はシャットダウンする。
【００５７】
次に、画像形成装置１が起動している場合に、系統電源に停電が発生する場合を説明する。画像形成装置１が起動している場合には、フリップフロップ２７は、ハイレベルのフラグを記憶している。画像形成装置１が起動した状態で系統電源に停電が発生した場合、第１電源２３はパワーオフし、第１電圧ＶＸの出力が止まる。第１電圧ＶＸの出力が止まると、論理和回路２６及び電源制御スイッチ２２がパワーオフし、信号Ｓｉｇ−５がローレベルになる。そのため、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止する。
【００５８】
このとき、第１電圧ＶＸの出力が止まって信号Ｓｉｇ−１がローレベルになっても、トリガ信号である信号Ｓｉｇ−２がローレベルのままでハイレベルにはならない。従って、フリップフロップ２７は、第３電源２５から出力される電力を使用して、ハイレベルのフラグを記憶し続けている。
【００５９】
その後、系統電源の停電が解消した場合を説明する。フリップフロップ２７は、第３電源２５から出力される電力を使用して、ハイレベルの信号Ｓｉｇ−３を論理和回路２６の第２入力端子に出力している。
【００６０】
系統電源の停電が解消し、第１電源２３が第１電圧ＶＸの出力を開始したら、論理和回路２６は、第１電源２３から出力される電力を使用して動作する。論理和回路２６は、信号Ｓｉｇ−３がハイレベルであるので、ハイレベルの信号Ｓｉｇ−４を、電源制御スイッチ２２に出力する。
【００６１】
電源制御スイッチ２２は、第１電源２３から出力される電力を使用して動作する。電源制御スイッチ２２は、信号Ｓｉｇ−４がハイレベルであるので、ハイレベルの信号Ｓｉｇ−５を第２電源２４に出力する。
【００６２】
第２電源２４は、信号Ｓｉｇ−５がハイレベルであるので、起動し、第２電力ＶＥをＣＰＵ４４に出力する。ＣＰＵ４４は、第２電源２４から出力される電力を使用して、起動及び動作する。
【００６３】
つまり、画像形成装置１は、系統電源の停電が解消したら、ユーザがプッシュスイッチＳＷを押さなくても、起動することができる。
【００６４】
図４は、第１の実施の形態にかかる画像形成装置の動作を示すフローチャートである。詳しくは、図４は、画像形成装置１が起動する場合の動作を示すフローチャートである。
【００６５】
画像形成装置１は、ステップＳ１００において、フリップフロップ２７に記憶されているフラグがハイレベルでなければ、処理をステップＳ１０２に進め、フラグがハイレベルであれば、処理をステップＳ１１０に進める。
【００６６】
画像形成装置１は、ステップＳ１０２において、プッシュスイッチＳＷが押下されるまで待機し、プッシュスイッチＳＷが押下されたら、処理をステップＳ１０４に進める。
【００６７】
画像形成装置１の第２電源２４は、ステップＳ１０４において、電力の出力を開始する。
【００６８】
画像形成装置１のＣＰＵ４４は、ステップＳ１０６において、第２電源２４から出力される電力を使用して、起動する。
【００６９】
画像形成装置１のＣＰＵ４４は、ステップＳ１０８において、ハイレベルのフラグをフリップフロップ２７に記憶させ、処理を終了する。
【００７０】
一方、ステップＳ１００でフラグがハイレベルである場合、画像形成装置１の第２電源２４は、ステップＳ１１０において、電力の出力を開始する。
【００７１】
画像形成装置１のＣＰＵ４４は、ステップＳ１１２において、第２電源２４から出力される電力を使用して起動し、処理を終了する。
【００７２】
図５は、第１の実施の形態にかかる画像形成装置の動作を示すフローチャートである。詳しくは、図５は、画像形成装置１がユーザによってシャットダウンされる場合の動作を示すフローチャートである。
【００７３】
画像形成装置１は、ステップＳ２００において、プッシュスイッチＳＷが押下されるまで待機し、プッシュスイッチＳＷが押下されたら、処理をステップＳ２０２に進める。
【００７４】
画像形成装置１のＣＰＵ４４は、ステップＳ２０２において、ローレベルのフラグをフリップフロップ２７に記憶させる。
【００７５】
画像形成装置１の第２電源２４は、ステップＳ２０４において、電力の出力を止める。
【００７６】
画像形成装置１のＣＰＵ４４は、ステップＳ２０６において、停止する。これにより、画像形成装置１は、シャットダウンする。
【００７７】
以上説明したように、画像形成装置１は、系統電源の停電が解消したら、ユーザがプッシュスイッチＳＷを押さなくても、起動することができる。
【００７８】
フリップフロップ２７のハードウェア価格は、２５円程度であり、マイコン３と比較して、低コストである。従って、画像形成装置１は、画像形成装置１０１と比較して、ハードウェアコストを抑制できる。
【００７９】
また、フリップフロップ２７は、ソフトウェアが不要である。従って、画像形成装置１は、画像形成装置１０１と比較して、ソフトウェアコーディングの開発工数を抑制できる。
【００８０】
また、フリップフロップ２７は、バッテリによる電力を使用して動作する。従って、画像形成装置１は、プラグイン時消費電力を抑制できる。
【００８１】
また、画像形成装置１０１では、マイコン３が、停電によって電源オフしたのか、ユーザのプッシュスイッチＳＷへの操作によって電源オフしたのかを判定し、起動方法を変更する処理を実行する。そのため、画像形成装置１０１では、マイコン３の処理時間による起動時間の増加という課題がある。
【００８２】
一方、画像形成装置１では、フリップフロップ２７がハイレベルの信号Ｓｉｇ−３を出力しているので、論理和回路２６及び電源制御スイッチ２２の遅延時間だけで、第２電源２４が起動できる。従って、画像形成装置１は、起動時間を抑制できる。
【００８３】
（第２の実施の形態）
図６は、第２の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例及び第１の実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【００８４】
第２の実施の形態の画像形成装置１Ａの電源部２Ａは、第１の実施の形態の画像形成装置１の電源部２と比較すると、フリップフロップ２７に代えて、Ｄ型フリップフロップ２７Ａを含んでいる。Ｄ型フリップフロップ２７Ａは、第３電源２５に接続されており、第３電圧ＶＢＡＴが入力され、第３電源２５から出力される電力を使用して動作する。
【００８５】
Ｄ型フリップフロップ２７Ａは、データ信号が入力されるＤ（データ）端子と、データ信号をラッチして記憶するタイミングを表すトリガ信号が入力されるＣＬＫ（クロック）端子と、を備える。
【００８６】
Ｄ型フリップフロップ２７Ａは、トリガ信号のローレベルからハイレベルへの立ち上がりエッジのタイミングで、信号Ｓｉｇ−１をラッチしてフラグとして記憶する。Ｄ型フリップフロップ２７Ａは、トリガ信号の立ち上がりエッジ以外のタイミングでは、現在記憶しているフラグを記憶し続ける。
【００８７】
Ｄ型フリップフロップ２７Ａは、記憶しているフラグを非反転出力するＱ端子と、記憶しているフラグを反転出力するＱバー端子と、を備える。Ｄ型フリップフロップ２７Ａは、信号Ｓｉｇ−３を、Ｑ端子から論理和回路２６の第２入力端子に出力する。
【００８８】
画像形成装置１Ａの動作は、第１の実施の形態の画像形成装置１の動作と同様であるので、説明を省略する。
【００８９】
画像形成装置１Ａは、第１の実施の形態の画像形成装置１と同様の効果を奏する。
【００９０】
（第３の実施の形態）
ＣＰＵで例示される制御ＩＣが搭載されている基板には、制御ＩＣの電源状態を監視し、電源状態に応じて制御ＩＣをリセットし又はリセットを解除するためのリセット回路が搭載される。第３の実施の形態では、このようなリセット回路を利用する。
【００９１】
図７は、第３の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例及び既に説明した実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【００９２】
第３の実施の形態の画像形成装置１Ｂの電源部２Ｂは、第１の実施の形態の画像形成装置１の電源部２と比較すると、フリップフロップ２７に代えて、セット（Set）端子付きＤ型フリップフロップ２７Ｂを含んでいる。セット端子付きＤ型フリップフロップ２７Ｂは、第３電源２５に接続されており、第３電圧ＶＢＡＴが入力され、第３電源２５から出力される電力を使用して動作する。
【００９３】
セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにハイレベルの信号Ｓｉｇ−６が入力されている場合には、Ｄ端子に入力されている信号Ｓｉｇ−１をフラグとして記憶するとともにＱ端子から出力する。また、セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにローレベルの信号Ｓｉｇ−６が入力されている場合には、現在記憶しているフラグを記憶し続けるとともにＱ端子から出力する。
【００９４】
画像形成装置１Ｂは、リセット回路５を含んでいる。リセット回路５は、第２電源２４に接続されており、第２電圧ＶＥが入力され、第２電源２４から出力される電力を使用して動作する。
【００９５】
画像形成装置１Ｂを起動させるために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを論理和回路２６の第１入力端子に出力する。論理和回路２６は、ハイレベルの信号Ｓｉｇ−ＳＷが入力されたら、ハイレベルの信号Ｓｉｇ−４を電源制御スイッチ２２に出力する。
【００９６】
電源制御スイッチ２２は、ハイレベルの信号Ｓｉｇ−４が入力されたら、ハイレベルの信号Ｓｉｇ−５を第２電源２４に出力する。第２電源２４は、ハイレベルの信号Ｓｉｇ−５が電源制御スイッチ２２から入力されたら、第２電圧ＶＥを、リセット回路５に出力する。
【００９７】
リセット回路５は、第２電源２４から出力される電力を使用して起動及び動作する。リセット回路５は、ハイレベルの信号Ｓｉｇ−６を、ＣＰＵ４４のリセット端子Ｒｅｓｅｔ及びセット端子付きＤ型フリップフロップ２７Ｂのセット端子Ｓに出力する。
【００９８】
ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−６がリセット端子Ｒｅｓｅｔに入力されたら、起動する。ＣＰＵ４４は、起動したら、ハイレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８からセット端子付きＤ型フリップフロップ２７Ｂのデータ入力端子Ｄに出力する。
【００９９】
セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにハイレベルの信号Ｓｉｇ−６が入力されているので、ハイレベルの信号Ｓｉｇ−１をフラグとして記憶する。そして、セット端子付きＤ型フリップフロップ２７Ｂは、ハイレベルのフラグを記憶しているので、ハイレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６の第２入力端子に出力する。
【０１００】
これにより、ユーザがプッシュスイッチＳＷの押下を止めても、論理和回路２６が出力する信号Ｓｉｇ−４はハイレベルに維持され、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もハイレベルに維持される。従って、第２電源２４は、第２電圧ＶＥの出力を維持する。
【０１０１】
画像形成装置１Ｂが起動している場合に、画像形成装置１Ｂをシャットダウンするために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを、ＧＰＩＯ４４７に出力する。ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−ＳＷをＧＰＩＯ４４７経由で受け取ったら、第２論理であるローレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８からセット端子付きＤ型フリップフロップ２７Ｂのデータ入力端子Ｄに出力する。
【０１０２】
セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにハイレベルの信号Ｓｉｇ−６が入力されているので、ローレベルの信号Ｓｉｇ−１をフラグとして記憶する。そして、セット端子付きＤ型フリップフロップ２７Ｂは、ローレベルのフラグを記憶しているので、ローレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６の第２入力端子に出力する。
【０１０３】
これにより、ユーザがプッシュスイッチＳＷの押下を止めたら、論理和回路２６が出力する信号Ｓｉｇ−４はローレベルになり、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もローレベルになる。従って、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止（パワーオフ）し、画像形成装置１Ｂはシャットダウンする。
【０１０４】
次に、画像形成装置１Ｂが起動している場合に、系統電源に停電が発生する場合を説明する。画像形成装置１Ｂが起動している場合には、セット端子付きＤ型フリップフロップ２７Ｂは、ハイレベルのフラグを記憶している。画像形成装置１Ｂが起動した状態で系統電源に停電が発生した場合、第１電源２３はパワーオフし、第１電圧ＶＸの出力が止まる。第１電圧ＶＸの出力が止まると、論理和回路２６及び電源制御スイッチ２２がパワーオフし、信号Ｓｉｇ−５がローレベルになる。そのため、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。
【０１０５】
ここで、第２電圧ＶＥがリセット回路５の動作閾値電圧を下回ったときに、信号Ｓｉｇ−６はローレベルになる。従って、セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにローレベルの信号Ｓｉｇ−６が入力されたら、信号Ｓｉｇ−６がハイレベルからローレベルに変化するタイミングでの信号Ｓｉｇ−１、つまりハイレベルの信号Ｓｉｇ−１をフラグとして記憶する。セット端子付きＤ型フリップフロップ２７Ｂは、第３電源２５から出力される電力を使用して、ハイレベルのフラグを記憶し続けている。
【０１０６】
その後、ＣＰＵ４４は、停止し、信号Ｓｉｇ−１はローレベルになる。しかしながら、セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにローレベルの信号Ｓｉｇ−６が入力されているので、ハイレベルの信号Ｓｉｇ−１をフラグとして記憶し続けている。
【０１０７】
その後、系統電源の停電が解消した場合を説明する。セット端子付きＤ型フリップフロップ２７Ｂは、第３電源２５から出力される電力を使用して、ハイレベルの信号Ｓｉｇ−３を論理和回路２６の第２入力端子に出力している。
【０１０８】
系統電源の停電が解消し、第１電源２３が第１電圧ＶＸの出力を開始したら、論理和回路２６は、第１電源２３から出力される電力を使用して動作する。論理和回路２６は、信号Ｓｉｇ−３がハイレベルであるので、ハイレベルの信号Ｓｉｇ−４を、電源制御スイッチ２２に出力する。
【０１０９】
電源制御スイッチ２２は、信号Ｓｉｇ−４がハイレベルであるので、ハイレベルの信号Ｓｉｇ−５を第２電源２４に出力する。第２電源２４は、信号Ｓｉｇ−５がハイレベルであるので、起動し、第２電力ＶＥをＣＰＵ４４に出力する。ＣＰＵ４４は、第２電源２４から出力される電力を使用して、起動及び動作する。
【０１１０】
つまり、画像形成装置１Ｂは、系統電源の停電が解消したら、ユーザがプッシュスイッチＳＷを押さなくても、起動することができる。
【０１１１】
画像形成装置１Ｂは、第１の実施の形態の画像形成装置１と同様の効果を奏する。
【０１１２】
更に、画像形成装置１Ｂは、画像形成装置１及び１Ａと比較して、ＣＰＵ４４とセット端子付きＤ型フリップフロップ２７Ｂとの間の配線（信号Ｓｉｇ−２を伝送する配線）を減らすことができる。
【０１１３】
（第４の実施の形態）
図８は、第４の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例及び既に説明した実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【０１１４】
第４の実施の形態の画像形成装置１Ｃの電源部２Ｃは、第１の実施の形態の画像形成装置１の電源部２と比較すると、ダイオード２８を更に含む。ダイオード２８のアノードは、第２電源２４に接続され、カソードは、フリップフロップ２７に接続されている。
【０１１５】
フリップフロップ２７は、第２電源２４が第２電圧ＶＥを出力している場合には、第２電源２４から出力される電力を使用して動作する。
【０１１６】
一方、フリップフロップ２７は、第２電源２４が第２電圧ＶＥを出力していない場合には、第３電源２５から出力される電力を使用して動作する。このとき、ダイオード２８は、第３電源２５から第２電源２４へ向かう電流を抑制する。
【０１１７】
画像形成装置１Ｃは、第１の実施の形態の画像形成装置１と同様の効果を奏する。
【０１１８】
また、画像形成装置１Ｃは、第２電源２４が第２電圧ＶＥを出力している場合には、フリップフロップ２７が第２電源２４から出力される電力を使用して動作するので、バッテリに蓄電されている電力を使用する電力量を抑制できる。従って、画像形成装置１Ｃは、バッテリの容量を小さくすることができ、コストを更に抑制できる。
【０１１９】
（第５の実施の形態）
図９は、第５の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例及び既に説明した実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【０１２０】
第５の実施の形態の画像形成装置１Ｄの電源部２Ｄと第４の実施の形態の画像形成装置１Ｃの電源部２Ｃとを比較すると、ダイオード２８のアノードは、第１電源２３に接続され、カソードは、フリップフロップ２７に接続されている。
【０１２１】
フリップフロップ２７は、第１電源２３が第１電圧ＶＸを出力している場合には、第１電源２３から出力される電力を使用して動作する。
【０１２２】
一方、フリップフロップ２７は、第１電源２３が第１電圧ＶＸを出力していない場合には、第３電源２５から出力される電力を使用して動作する。このとき、ダイオード２８は、第３電源２５から第１電源２３へ向かう電流を抑制する。
【０１２３】
画像形成装置１Ｄは、第１の実施の形態の画像形成装置１と同様の効果を奏する。
【０１２４】
更に、画像形成装置１Ｄは、第１電源２３が第１電圧ＶＸを出力している場合には、フリップフロップ２７が第１電源２３から出力される電力を使用して動作するので、バッテリに蓄電されている電力を使用する電力量を抑制できる。従って、画像形成装置１Ｄは、バッテリの容量を小さくすることができ、コストを更に抑制できる。
【０１２５】
（第６の実施の形態）
図１０は、第６の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例及び既に説明した実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【０１２６】
第６の実施の形態の画像形成装置１Ｅの電源部２Ｅは、第３の実施の形態の画像形成装置１Ｂの電源部２Ｂと比較すると、セット端子付きＤ型フリップフロップ２７Ｂに代えて、セット端子及びリセット（Reset）端子付きＤ型フリップフロップ２７Ｅを含んでいる。更に、電源部２Ｅは、抵抗２９と、ディップ（Dip）スイッチ３０と、を含んでいる。
【０１２７】
セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、第３電源２５に接続されており、第３電圧ＶＢＡＴが入力され、第３電源２５から出力される電力を使用して動作する。
【０１２８】
セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのリセット端子Ｒは、抵抗２９を介して、第３電圧ＶＢＡＴにプルアップされている。
【０１２９】
ディップスイッチ３０は、リセット回路５の出力端子とセット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのリセット端子Ｒとの間に接続されている。
【０１３０】
セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、リセット端子Ｒにハイレベルの信号が入力されている場合には、セット端子付きＤ型フリップフロップ２７Ｂ（図７参照）と同じ動作を行う。
【０１３１】
セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、リセット端子Ｒにローレベルの信号が入力されている場合には、フラグをローレベルにクリアし、ローレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６の第２入力端子に出力する。
【０１３２】
ディップスイッチ３０は、オン状態に設定されている場合には、リセット回路５の出力端子とセット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのリセット端子Ｒとの間を導通する。一方、ディップスイッチ３０は、オフ状態に設定されている場合には、リセット回路５の出力端子とセット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのリセット端子Ｒとの間を遮断する。
【０１３３】
ディップスイッチ３０がオフ状態に設定されている場合には、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのリセット端子Ｒは、第３電圧ＶＢＡＴにプルアップされる。従って、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、セット端子付きＤ型フリップフロップ２７Ｂと同じ動作を行う。
【０１３４】
ディップスイッチ３０がオン状態に設定されている場合の画像形成装置１Ｅの動作について説明する。
【０１３５】
画像形成装置１Ｅを起動させるために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを論理和回路２６の第１入力端子に出力する。論理和回路２６は、ハイレベルの信号Ｓｉｇ−ＳＷが入力されたら、ハイレベルの信号Ｓｉｇ−４を電源制御スイッチ２２に出力する。
【０１３６】
電源制御スイッチ２２は、ハイレベルの信号Ｓｉｇ−４が入力されたら、ハイレベルの信号Ｓｉｇ−５を第２電源２４に出力する。第２電源２４は、ハイレベルの信号Ｓｉｇ−５が電源制御スイッチ２２から入力されたら、第２電圧ＶＥを、リセット回路５に出力する。
【０１３７】
リセット回路５は、第２電源２４から出力される電力を使用して起動及び動作する。リセット回路５は、ハイレベルの信号Ｓｉｇ−６を、ＣＰＵ４４のリセット端子Ｒｅｓｅｔ、並びに、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのリセット端子Ｒに出力する。
【０１３８】
ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−６がリセット端子Ｒｅｓｅｔに入力されたら、起動する。ＣＰＵ４４は、起動したら、ハイレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８からセット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのデータ入力端子Ｄに出力する。
【０１３９】
セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、リセット端子Ｒにハイレベルの信号Ｓｉｇ−６が入力されているので、ハイレベルの信号Ｓｉｇ−１をフラグとして記憶する。そして、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、ハイレベルのフラグを記憶しているので、ハイレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６の第２入力端子に出力する。
【０１４０】
これにより、ユーザがプッシュスイッチＳＷの押下を止めても、論理和回路２６が出力する信号Ｓｉｇ−４はハイレベルに維持され、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もハイレベルに維持される。従って、第２電源２４は、第２電圧ＶＥの出力を維持する。
【０１４１】
画像形成装置１Ｅが起動している場合に、画像形成装置１Ｅをシャットダウンするために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを、ＧＰＩＯ４４７に出力する。ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−ＳＷをＧＰＩＯ４４７経由で受け取ったら、第２論理であるローレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８からセット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのデータ入力端子Ｄに出力する。
【０１４２】
セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、リセット端子Ｒにハイレベルの信号Ｓｉｇ−６が入力されているので、ローレベルの信号Ｓｉｇ−１をフラグとして記憶する。そして、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、ローレベルのフラグを記憶しているので、ローレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６の第２入力端子に出力する。
【０１４３】
これにより、ユーザがプッシュスイッチＳＷの押下を止めたら、論理和回路２６が出力する信号Ｓｉｇ−４はローレベルになり、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もローレベルになる。従って、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止（パワーオフ）し、画像形成装置１Ｅはシャットダウンする。
【０１４４】
次に、画像形成装置１Ｅが起動している場合に、系統電源に停電が発生する場合を説明する。画像形成装置１Ｅが起動している場合には、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、ハイレベルのフラグを記憶している。画像形成装置１Ｅが起動した状態で系統電源に停電が発生した場合、第１電源２３はパワーオフし、第１電圧ＶＸの出力が止まる。第１電圧ＶＸの出力が止まると、論理和回路２６及び電源制御スイッチ２２がパワーオフし、信号Ｓｉｇ−５がローレベルになる。そのため、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。
【０１４５】
ここで、第２電圧ＶＥがリセット回路５の動作閾値電圧を下回ったときに、信号Ｓｉｇ−６はローレベルになる。従って、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、リセット端子Ｒにローレベルの信号Ｓｉｇ−６が入力されたら、フラグをローレベルにクリアし、ローレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６の第２入力端子に出力する。セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、第３電源２５から出力される電力を使用して、ローレベルのフラグを記憶し続けている。
【０１４６】
その後、系統電源の停電が解消した場合を説明する。セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅは、第３電源２５から出力される電力を使用して、ローレベルの信号Ｓｉｇ−３を論理和回路２６の第２入力端子に出力している。
【０１４７】
系統電源の停電が解消し、第１電源２３が第１電圧ＶＸの出力を開始したら、論理和回路２６は、第１電源２３から出力される電力を使用して動作する。論理和回路２６は、信号Ｓｉｇ−３がローレベルであるので、ローレベルの信号Ｓｉｇ−４を、電源制御スイッチ２２に出力する。
【０１４８】
電源制御スイッチ２２は、信号Ｓｉｇ−４がローレベルであるので、ローレベルの信号Ｓｉｇ−５を第２電源２４に出力する。第２電源２４は、信号Ｓｉｇ−５がローレベルであるので、起動しない。ＣＰＵ４４は、起動しない。
【０１４９】
つまり、画像形成装置１Ｅは、ディップスイッチ３０がオフ状態に設定されている場合は、系統電源の停電が解消しても、ユーザがプッシュスイッチＳＷを押下しない限りは、起動しない。
【０１５０】
画像形成装置１Ｅは、第３の実施の形態の画像形成装置１Ｂと同様の効果を奏する。
【０１５１】
更に、画像形成装置１Ｅは、ディップスイッチ３０がオン状態又はオフ状態のいずれに設定されているかに応じて、系統電源の停電が解消した場合に、ユーザがプッシュスイッチＳＷを押下しなくても起動するか、ユーザがプッシュスイッチＳＷを押下しない限りは起動しないか、を設定することが可能である。
【０１５２】
（第７の実施の形態）
第６の実施の形態の画像形成装置１Ｅでは、ディップスイッチ３０がオン状態又はオフ状態のいずれに設定されているかに応じて、系統電源の停電が解消した場合に、ユーザがプッシュスイッチＳＷを押下しなくても起動するか、ユーザがプッシュスイッチＳＷを押下しない限りは起動しないか、を設定することを可能とした。しかしながら、ユーザがディップスイッチ３０をオン状態又はオフ状態に設定することは、ユーザフレンドリーではない。
【０１５３】
図１１は、第７の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例及び既に説明した実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【０１５４】
第７の実施の形態の画像形成装置１Ｆの電源部２Ｆは、第６の実施の形態の画像形成装置１Ｅの電源部２Ｅと比較すると、ディップスイッチ３０に代えて、３状態（3-state）バッファ３１を含んでいる。３状態バッファ３１は、第３電源２５から出力される電力を使用して動作する。
【０１５５】
３状態バッファ３１は、ＣＰＵ４４のＧＰＩＯ４４９から出力される信号Ｓｉｇ−７がローレベルの場合には、出力がハイインピーダンス（Hi-Z）になる。このとき、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのリセット端子Ｒは、抵抗２９により、第３電圧ＶＢＡＴにプルアップされる。
【０１５６】
つまり、信号Ｓｉｇ−７がローレベルの場合には、画像形成装置１Ｆの動作は、ディップスイッチ３０がオフ状態に設定されている場合の画像形成装置１Ｅの動作と同じである。
【０１５７】
一方、３状態バッファ３１は、信号Ｓｉｇ−７がハイレベルの場合には、リセット回路５から出力される信号Ｓｉｇ−６を、セット端子及びリセット端子付きＤ型フリップフロップ２７Ｅのリセット端子Ｒに出力する。
【０１５８】
つまり、信号Ｓｉｇ−７がハイレベルの場合には、画像形成装置１Ｆの動作は、ディップスイッチ３０がオン状態に設定されている場合の画像形成装置１Ｅの動作と同じである。
【０１５９】
画像形成装置１Ｆは、第６の実施の形態の画像形成装置１Ｅと同様の効果を奏する。
【０１６０】
更に、画像形成装置１Ｆは、ディップスイッチ３０というハードウェアではなく、ソフトウェアで、系統電源の停電が解消した場合の動作を切り替えることができる。これにより、画像形成装置１Ｆは、パネル１０等を利用したＵＩ（User  Interface）で系統電源の停電が解消した場合の動作を設定することが可能となり、ユーザフレンドリーな設定を実現することができる。
【０１６１】
（第８の実施の形態）
図１２は、第８の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例及び既に説明した実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【０１６２】
第８の実施の形態の画像形成装置１Ｇの電源部２Ｇは、第３の実施の形態の画像形成装置１Ｂの電源部２Ｂと比較すると、２入力１出力の論理和回路２６に代えて、３入力１出力の論理和回路２６Ｇを含んでいる。更に、電源部２Ｇは、抵抗３２と、３端子のメカニカルスイッチ３３と、を含んでいる。メカニカルスイッチ３３は、ディップスイッチ又はタブスイッチが例示されるが、これらに限定されない。
【０１６３】
セット端子付きＤ型フリップフロップ２７Ｂのデータ入力端子Ｄは、抵抗３２を介して、基準電位にプルダウンされている。基準電位は、接地電位が例示されるが、これに限定されない。
【０１６４】
メカニカルスイッチ３３は、ユーザからの設定により、信号Ｓｉｇ−１を、セット端子付きＤ型フリップフロップ２７Ｂのデータ入力端子Ｄ又は論理和回路２６Ｇの第３入力端子に出力する。
【０１６５】
メカニカルスイッチ３３が信号Ｓｉｇ−１をセット端子付きＤ型フリップフロップ２７Ｂのデータ入力端子Ｄに出力するように設定されている場合には、画像形成装置１Ｇは、第３の実施の形態の画像形成装置１Ｂと同じ動作を行う。
【０１６６】
メカニカルスイッチ３３が信号Ｓｉｇ−１を論理和回路２６Ｇの第３入力端子に出力するように設定されている場合の、画像形成装置１Ｇの動作について説明する。
【０１６７】
画像形成装置１Ｇを起動させるために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを論理和回路２６の第１入力端子に出力する。論理和回路２６Ｇは、ハイレベルの信号Ｓｉｇ−ＳＷが入力されたら、ハイレベルの信号Ｓｉｇ−４を電源制御スイッチ２２に出力する。
【０１６８】
電源制御スイッチ２２は、ハイレベルの信号Ｓｉｇ−４が入力されたら、ハイレベルの信号Ｓｉｇ−５を第２電源２４に出力する。第２電源２４は、ハイレベルの信号Ｓｉｇ−５が電源制御スイッチ２２から入力されたら、第２電圧ＶＥを、リセット回路５に出力する。
【０１６９】
リセット回路５は、第２電源２４から出力される電力を使用して起動及び動作する。リセット回路５は、ハイレベルの信号Ｓｉｇ−６を、ＣＰＵ４４のリセット端子Ｒｅｓｅｔ、並びに、セット端子付きＤ型フリップフロップ２７Ｂのセット端子Ｓに出力する。
【０１７０】
セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにハイレベルの信号Ｓｉｇ−６が入力されているので、プルダウンされているローレベルの信号をフラグとして記憶する。そして、セット端子付きＤ型フリップフロップ２７Ｂは、ローレベルのフラグを記憶しているので、ローレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６Ｇの第２入力端子に出力する。
【０１７１】
ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−６がリセット端子Ｒｅｓｅｔに入力されたら、起動する。ＣＰＵ４４は、起動したら、ハイレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８から論理和回路２６Ｇの第３入力端子に出力する。
【０１７２】
これにより、ユーザがプッシュスイッチＳＷの押下を止めても、論理和回路２６Ｇが出力する信号Ｓｉｇ−４はハイレベルに維持され、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もハイレベルに維持される。従って、第２電源２４は、第２電圧ＶＥの出力を維持する。
【０１７３】
画像形成装置１Ｇが起動している場合に、画像形成装置１Ｇをシャットダウンするために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを、ＧＰＩＯ４４７に出力する。ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−ＳＷをＧＰＩＯ４４７経由で受け取ったら、第２論理であるローレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８から論理和回路２６Ｇの第３入力端子に出力する。
【０１７４】
これにより、ユーザがプッシュスイッチＳＷの押下を止めたら、論理和回路２６Ｇが出力する信号Ｓｉｇ−４はローレベルになり、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もローレベルになる。従って、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止（パワーオフ）し、画像形成装置１Ｇはシャットダウンする。
【０１７５】
次に、画像形成装置１Ｇが起動している場合に、系統電源に停電が発生する場合を説明する。画像形成装置１Ｇが起動した状態で系統電源に停電が発生した場合、第１電源２３はパワーオフし、第１電圧ＶＸの出力が止まる。第１電圧ＶＸの出力が止まると、論理和回路２６及び電源制御スイッチ２２がパワーオフし、信号Ｓｉｇ−５がローレベルになる。そのため、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。
【０１７６】
ここで、第２電圧ＶＥがリセット回路５の動作閾値電圧を下回ったときに、信号Ｓｉｇ−６はローレベルになる。従って、セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにローレベルの信号Ｓｉｇ−６が入力されたら、信号Ｓｉｇ−６がハイレベルからローレベルに変化するタイミングでの信号、つまりプルダウンされたローレベルの信号をフラグとして記憶する。セット端子付きＤ型フリップフロップ２７Ｂは、第３電源２５から出力される電力を使用して、ローレベルのフラグを記憶し続けている。その後、ＣＰＵ４４は、停止し、信号Ｓｉｇ−１はローレベルになる。
【０１７７】
その後、系統電源の停電が解消した場合を説明する。系統電源の停電が解消し、第１電源２３が第１電圧ＶＸの出力を開始したら、論理和回路２６Ｇは、第１電源２３から出力される電力を使用して動作する。論理和回路２６は、信号Ｓｉｇ−ＳＷ、信号Ｓｉｇ−１及び信号Ｓｉｇ−３がローレベルであるので、ローレベルの信号Ｓｉｇ−４を、電源制御スイッチ２２に出力する。
【０１７８】
電源制御スイッチ２２は、信号Ｓｉｇ−４がローレベルであるので、ローレベルの信号Ｓｉｇ−５を第２電源２４に出力する。第２電源２４は、信号Ｓｉｇ−５がローレベルであるので、起動しない。
【０１７９】
つまり、画像形成装置１Ｇは、メカニカルスイッチ３３が信号Ｓｉｇ−１を論理和回路２６Ｇの第３入力端子に出力するように設定されている場合は、系統電源の停電が解消しても、ユーザがプッシュスイッチＳＷを押下しない限りは、起動しない。
【０１８０】
画像形成装置１Ｇは、第６の実施の形態の画像形成装置１Ｅと同様の効果を奏する。
【０１８１】
（第９の実施の形態）
図１３は、第９の実施の形態にかかる画像形成装置の構成を示すブロック図である。比較例及び既に説明した実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。
【０１８２】
第９の実施の形態の画像形成装置１Ｈの電源部２Ｈは、第８の実施の形態の画像形成装置１Ｇの電源部２Ｇと比較すると、メカニカルスイッチ３３に代えて、３状態バッファ３４を含んでいる。
【０１８３】
３状態バッファ３４は、ＣＰＵ４４のＧＰＩＯ４４９から出力される信号Ｓｉｇ−７がローレベルの場合には、出力がハイインピーダンスになる。このとき、セット端子付きＤ型フリップフロップ２７Ｂのデータ入力端子Ｄは、抵抗３２により、基準電位にプルダウンされる。
【０１８４】
信号Ｓｉｇ−７がローレベルになるようにＣＰＵ４４のソフトウェアが設定されている場合の画像形成装置１Ｈの動作は、メカニカルスイッチ３３が信号Ｓｉｇ−１を論理和回路２６Ｇの第３入力端子に出力するように設定されている場合の画像形成装置１Ｇの動作と同じである。
【０１８５】
一方、３状態バッファ３４は、信号Ｓｉｇ−７がハイレベルの場合には、信号Ｓｉｇ−１を、セット端子付きＤ型フリップフロップ２７Ｂのデータ入力端子Ｄに出力する。
【０１８６】
また、信号Ｓｉｇ−１は、論理和回路２６Ｇの第３入力端子にも入力されている。
【０１８７】
信号Ｓｉｇ−７がハイレベルになるようにＣＰＵ４４のソフトウェアが設定されている場合の、画像形成装置１Ｇの動作について説明する。
【０１８８】
画像形成装置１Ｈを起動させるために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを論理和回路２６Ｇの第１入力端子に出力する。論理和回路２６Ｇは、ハイレベルの信号Ｓｉｇ−ＳＷが入力されたら、ハイレベルの信号Ｓｉｇ−４を電源制御スイッチ２２に出力する。
【０１８９】
電源制御スイッチ２２は、ハイレベルの信号Ｓｉｇ−４が入力されたら、ハイレベルの信号Ｓｉｇ−５を第２電源２４に出力する。第２電源２４は、ハイレベルの信号Ｓｉｇ−５が電源制御スイッチ２２から入力されたら、第２電圧ＶＥを、リセット回路５に出力する。
【０１９０】
リセット回路５は、第２電源２４から出力される電力を使用して起動及び動作する。リセット回路５は、ハイレベルの信号Ｓｉｇ−６を、ＣＰＵ４４のリセット端子Ｒｅｓｅｔ、並びに、セット端子付きＤ型フリップフロップ２７Ｂのセット端子Ｓに出力する。
【０１９１】
ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−６がリセット端子Ｒｅｓｅｔに入力されたら、起動する。ＣＰＵ４４は、起動したら、ハイレベルの信号Ｓｉｇ−１を、ＧＰＩＯ４４８から論理和回路２６Ｇの第３入力端子に出力する。また、ＣＰＵ４４は、起動したら、ハイレベルの信号Ｓｉｇ−７を３状態バッファ３４に出力する。３状態バッファ３４は、信号Ｓｉｇ−７がハイレベルであるので、信号Ｓｉｇ−１を、セット端子付きＤ型フリップフロップ２７Ｂのデータ入力端子Ｄに出力する。
【０１９２】
セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにハイレベルの信号Ｓｉｇ−６が入力されているので、ハイレベルの信号Ｓｉｇ−１をフラグとして記憶する。そして、セット端子付きＤ型フリップフロップ２７Ｂは、ハイレベルのフラグを記憶しているので、ハイレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６Ｇの第２入力端子に出力する。
【０１９３】
これにより、ユーザがプッシュスイッチＳＷの押下を止めても、論理和回路２６Ｇが出力する信号Ｓｉｇ−４はハイレベルに維持され、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もハイレベルに維持される。従って、第２電源２４は、第２電圧ＶＥの出力を維持する。
【０１９４】
画像形成装置１Ｈが起動している場合に、画像形成装置１Ｈをシャットダウンするために、プッシュスイッチＳＷがユーザによって押下される場合を説明する。プッシュスイッチＳＷは、ユーザによって押下されたら、ハイレベルの信号Ｓｉｇ−ＳＷを、ＧＰＩＯ４４７に出力する。ＣＰＵ４４は、ハイレベルの信号Ｓｉｇ−ＳＷをＧＰＩＯ４４７経由で受け取ったら、第２論理であるローレベルの信号Ｓｉｇ−１を、論理和回路２６Ｇの第３入力端子及び３状態バッファ３４に出力する。
【０１９５】
セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにハイレベルの信号Ｓｉｇ−６が入力されているので、ローレベルの信号Ｓｉｇ−１をフラグとして記憶する。そして、セット端子付きＤ型フリップフロップ２７Ｂは、ローレベルのフラグを記憶しているので、ローレベルの信号Ｓｉｇ−３をＱ端子から論理和回路２６Ｇの第２入力端子に出力する。
【０１９６】
これにより、ユーザがプッシュスイッチＳＷの押下を止めたら、論理和回路２６Ｇが出力する信号Ｓｉｇ−４はローレベルになり、電源制御スイッチ２２が出力する信号Ｓｉｇ−５もローレベルになる。従って、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。第２電圧ＶＥの出力が止まると、ＣＰＵ４４が停止（パワーオフ）し、画像形成装置１Ｈはシャットダウンする。
【０１９７】
次に、画像形成装置１Ｈが起動している場合に、系統電源に停電が発生する場合を説明する。画像形成装置１Ｈが起動した状態で系統電源に停電が発生した場合、第１電源２３はパワーオフし、第１電圧ＶＸの出力が止まる。第１電圧ＶＸの出力が止まると、論理和回路２６Ｇ及び電源制御スイッチ２２がパワーオフし、信号Ｓｉｇ−５がローレベルになる。そのため、第２電源２４はパワーオフし、第２電圧ＶＥの出力が止まる。
【０１９８】
ここで、第２電圧ＶＥがリセット回路５の動作閾値電圧を下回ったときに、信号Ｓｉｇ−６はローレベルになる。従って、セット端子付きＤ型フリップフロップ２７Ｂは、セット端子Ｓにローレベルの信号Ｓｉｇ−６が入力されたら、信号Ｓｉｇ−６がハイレベルからローレベルに変化するタイミングでの信号、つまりハイレベルの信号Ｓｉｇ−１をフラグとして記憶する。セット端子付きＤ型フリップフロップ２７Ｂは、第３電源２５から出力される電力を使用して、ハイレベルのフラグを記憶し続けている。その後、ＣＰＵ４４は、停止し、信号Ｓｉｇ−１はローレベルになる。
【０１９９】
その後、系統電源の停電が解消した場合を説明する。系統電源の停電が解消し、第１電源２３が第１電圧ＶＸの出力を開始したら、論理和回路２６Ｇは、第１電源２３から出力される電力を使用して動作する。論理和回路２６は、信号Ｓｉｇ−３がハイレベルであるので、ハイレベルの信号Ｓｉｇ−４を、電源制御スイッチ２２に出力する。
【０２００】
電源制御スイッチ２２は、信号Ｓｉｇ−４がハイレベルであるので、ハイレベルの信号Ｓｉｇ−５を第２電源２４に出力する。第２電源２４は、信号Ｓｉｇ−５がハイレベルであるので、起動し、第２電力ＶＥをＣＰＵ４４に出力する。ＣＰＵ４４は、第２電源２４から出力される電力を使用して、起動及び動作する。
【０２０１】
つまり、画像形成装置１Ｈは、信号Ｓｉｇ−７がハイレベルになるようにＣＰＵ４４のソフトウェアが設定されている場合は、系統電源の停電が解消したら、ユーザがプッシュスイッチＳＷを押下しなくても、起動する。
【０２０２】
画像形成装置１Ｈは、第８の実施の形態の画像形成装置１Ｇと同様の効果を奏する。
【０２０３】
更に、画像形成装置１Ｈは、メカニカルスイッチ３３というハードウェアではなく、ソフトウェアで、系統電源の停電が解消した場合の動作を切り替えることができる。これにより、画像形成装置１Ｈは、パネル１０等を利用したＵＩ（User  Interface）で系統電源の停電が解消した場合の動作を設定することが可能となり、ユーザフレンドリーな設定を実現することができる。
【０２０４】
各実施の形態の画像形成装置のＣＰＵ４４で実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Digital  Versatile  Disk）等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
【０２０５】
また、各実施の形態の画像形成装置のＣＰＵ４４で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、各実施の形態の画像形成装置のＣＰＵ４４で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
【０２０６】
また、各実施の形態のＣＰＵ４４で実行されるプログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。
【０２０７】
なお、各実施の形態では、画像形成装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用した例を挙げて説明したが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。
【符号の説明】
【０２０８】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ、１００、１０１  画像形成装置
２、２００  電源部
３  マイコン
４  制御部
５  リセット回路
１０  パネル
１２  プロッタ
１４  スキャナ
１６  ファックス
２１  コンバータ
２２  電源制御スイッチ
２３  第１電源
２４  第２電源
２５  第３電源
２６、２６Ｇ  論理和回路
２７  フリップフロップ
２７Ａ  Ｄ型フリップフロップ
２７Ｂ  セット端子付きＤ型フリップフロップ
２７Ｅ  セット端子及びリセット端子付きＤ型フリップフロップ
２８  ダイオード
２９、３２  抵抗
３０  ディップスイッチ
３１、３４  ３状態バッファ
３３  メカニカルスイッチ
４４  ＣＰＵ
ＳＷ  プッシュスイッチ
【先行技術文献】
【特許文献】
【０２０９】
【特許文献１】特開２０１４−１２３３４５号公報
【図１】
2019159863.tif 000003
【図２】
2019159863.tif 000004
【図３】
2019159863.tif 000005
【図４】
2019159863.tif 000006
【図５】
2019159863.tif 000007
【図６】
2019159863.tif 000008
【図７】
2019159863.tif 000009
【図８】
2019159863.tif 000010
【図９】
2019159863.tif 000011
【図１０】
2019159863.tif 000012
【図１１】
2019159863.tif 000013
【図１２】
2019159863.tif 000014
【図１３】
2019159863.tif 000015