(57)【要約】      （修正有）【課題】高速動作と電圧変動抑制が両立可能な半導体装置を提供する。【解決手段】半導体装置１３０は、第１の電極１０ａと、第２の電極１０ｂと、第１の制御電極１０ｃと、を有しスイッチング動作する第１のトランジスタ１０と、第４の電極１２ｂと、第２の電極１０ｂに電気的に接続された第３の電極１２ａと、第２の制御電極１２ｃと、を有しアナログ動作する第２のトランジスタ１２と、第４の電極１２ｂに電気的に接続された第５の電極１４ａと、第６の電極１４ｂと、第３の制御電極１４ｃと、を有する第３のトランジスタ１４と、第１の電極１０ａに電気的に接続された第７の電極１６ａと、第５の電極１４ａに電気的に接続された第８の電極１６ｂと、第４の制御電極１６ｃと、を有する第４のトランジスタ１６と、を備える。【選択図】図７
2019216599.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
を備える半導体装置。
【請求項２】
第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
前記第１の制御電極に電気的に接続された交流信号源と、
前記第２の制御電極に電気的に接続された可変電源と、
前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
を備える半導体装置。
【請求項３】
第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタの、前記第９の電極と前記第１０の電極の間に流れる電流又は前記第９の電極と前記第１０の電極の間の電圧に基づいて前記第２の制御電極の電圧を決定する制御部をさらに備える請求項１又は請求項２記載の半導体装置。
【請求項４】
第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタの、前記第９の電極と前記第１０の電極の間に流れる電流又は前記第９の電極と前記第１０の電極の間の電圧に基づいて前記第２の制御電極の電圧を決定する制御部と、
を備える半導体装置。
【請求項５】
第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
前記第１の制御電極に電気的に接続された交流信号源と、
前記第２の制御電極に電気的に接続された可変電源と、
第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタの、前記第９の電極と前記第１０の電極の間に流れる電流又は前記第９の電極と前記第１０の電極の間の電圧に基づいて前記第２の制御電極の電圧を決定する制御部と、
を備える半導体装置。
【請求項６】
前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタをさらに備える請求項４又は請求項５記載の半導体装置。
【請求項７】
複数の請求項３乃至請求項６いずれか一項記載の前記半導体装置を備え、一方の前記半導体装置の前記第１０の電極は、他方の前記半導体装置の前記第９の電極と接続された半導体装置。
【請求項８】
前記第２の制御電極の電圧は前記第１の制御電極のハイレベル電圧以下である請求項１乃至請求項７いずれか一項記載の半導体装置。
【請求項９】
前記交流信号源はマイコン又はＦＰＧＡにより発生された信号を受け取る請求項２又は請求項５記載の半導体装置。
【請求項１０】
単一のパッケージに実装された請求項１乃至請求項９いずれか一項記載の半導体装置。
【請求項１１】
請求項１乃至請求項１０いずれか一項記載の半導体装置を備える電力変換装置。
【請求項１２】
請求項１乃至請求項１０いずれか一項記載の半導体装置を備える車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、電力変換装置、及び、車両に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）等の半導体装置を用いた電力変換装置の開発は盛んに行われている。
【０００３】
上述の電力変換装置においては、半導体装置のターンオフ時又はターンオン時にサージなどの電圧変動が生ずる場合がある。大きな電圧変動が生じると、半導体装置の破壊が生じ問題となる。従って電圧変動の抑制が求められる。しかし、電圧変動の抑制と半導体装置の高速動作は相反するおそれがある。すなわち、高速動作はスイッチング損失を低減するので、サージ等の電圧変動抑制とスイッチング損失抑制は一般的に相反する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００８／０９９９５９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、高速動作と電圧変動抑制が両立可能な半導体装置、電力変換装置、及び、車両を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の電力変換システムの模式図である。
【図２】第１の実施形態の半導体装置の模式図である。
【図３】第１の実施形態の半導体装置の作用効果の説明図である。
【図４】第２の実施形態の半導体装置の模式図である。
【図５】第３の実施形態の半導体装置の模式図である。
【図６】第３の実施形態の半導体装置の作用効果の説明図である。
【図７】第４の実施形態の半導体装置の模式図である。
【図８】第４の実施形態の他の態様の半導体装置の模式図である。
【図９】第４の実施形態の半導体装置の制御方法の模式図である。
【図１０】第５の実施形態のパッケージの模式図である。
【図１１】第６の実施形態の駆動装置の模式図である。
【図１２】第７の実施形態の車両の模式図である。
【図１３】第８の実施形態の車両の模式図である。
【図１４】第９の実施形態の昇降機の模式図である。
【発明を実施するための形態】
【０００８】
以下、図面を用いて本発明の実施形態を説明する。
【０００９】
（第１の実施形態）
本実施形態の半導体装置は、第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、を備える。
【００１０】
図１は、本実施形態の電力変換システム９００の模式図である。
【００１１】
電力変換システム９００は、電力変換装置８００と、モーター８１０と、を備える。
【００１２】
電力変換装置８００は、アーム２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆと、直流電源３００と、コンバータ４００と、平滑コンデンサ５００と、を備える。
【００１３】
直流電源３００は、直流電圧を出力する。コンバータ４００はＤＣ−ＤＣコンバータであり、直流電源３００が出力した直流電圧を、他の直流電圧に変換する。平滑コンデンサ５００は、コンバータ４００によって出力された電圧を平滑化する。
【００１４】
アーム２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆのそれぞれは、後述する半導体装置１００を有する。アーム２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆにより、平滑コンデンサ５００によって平滑化された直流電圧は交流に変換される。
【００１５】
例えば、アーム２００ａは、第１のアーム電極２０２と第２のアーム電極２０４を有する。また、アーム２００ｂは第３のアーム電極２０６と第４のアーム電極２０８を有する。アーム２００ａとアーム２００ｂは、第１のアーム電極２０２と第４のアーム電極２０８が電気的に接続されることにより、互いに電気的に接続されている。同様に、アーム２００ｃとアーム２００ｄ及びアーム２００ｅとアーム２００ｆはそれぞれ互いに電気的に接続されている。
【００１６】
モーター８１０は、コイル８１０ｕ、８１０ｖ及び８１０ｗを有する。コイル８１０ｕ、８１０ｗ及び８１０ｖの一端は互いに中性点８２０において電気的に接続されている。
【００１７】
コイル８１０ｕの他端はアーム２００ａとアーム２００ｂの間に電気的に接続されている。コイル８１０ｖの他端はアーム２００ｃとアーム２００ｄの間に電気的に接続されている。また、コイル８１０ｗの他端はアーム２００ｅとアーム２００ｆの間に電気的に接続されている。
【００１８】
なお、本実施形態の電力変換装置８００におけるグランドは、例えば、複数設けられた平滑コンデンサ５００の間に電気的に接続されている。また、電力変換装置８００におけるグランドは、例えば、アーム２００ｂとアーム２００ｄとアーム２００ｆが互いに電気的に接続された電線に、電気的に接続されている。
【００１９】
図２は、本実施形態の半導体装置１００の模式図である。
【００２０】
半導体装置１００は、第１のトランジスタ１０（ＳＷ１）と、第２のトランジスタ１２（Ｑ１）と、第３のトランジスタ１４（ＳＷ２）と、第５のトランジスタ１８（Ｑ２）と、第１の抵抗３０（Ｒ１）と、可変電源４０（Ｖ１）と、電圧源５０（Ｖ２）と、第１の制御部６０と、検出部６４と、第３の制御部６６と、第１のバッファ８０と、第２のバッファ８２と、第１の交流信号源９０（交流信号源９０）と、を備える。
【００２１】
第１のトランジスタ１０は、例えばｎ型ＭＯＳＦＥＴである。第１のトランジスタ１０は、第１の電極１０ａと、第２の電極１０ｂと、第１の制御電極１０ｃと、を有する。第１の電極１０ａはｎ型ＭＯＳＦＥＴのソース電極、第２の電極１０ｂはｎ型ＭＯＳＦＥＴのドレイン電極、第１の制御電極１０ｃはｎ型ＭＯＳＦＥＴのゲート電極である。
【００２２】
第２のトランジスタ１２は、例えばｎ型ＭＯＳＦＥＴである。第２のトランジスタ１２は、第３の電極１２ａと、第４の電極１２ｂと、第２の制御電極１２ｃと、を有する。第３の電極１２ａはｎ型ＭＯＳＦＥＴのソース電極、第４の電極１２ｂはｎ型ＭＯＳＦＥＴのドレイン電極、第２の制御電極１２ｃはｎ型ＭＯＳＦＥＴのゲート電極である。
【００２３】
第３の電極１２ａは、第２の電極１０ｂに電気的に接続されている。
【００２４】
第３のトランジスタ１４は、例えばｐ型ＭＯＳＦＥＴである。第３のトランジスタ１４は、第５の電極１４ａと、第６の電極１４ｂと、第３の制御電極１４ｃと、を有する。第５の電極１４ａはｐ型ＭＯＳＦＥＴのドレイン電極、第６の電極１４ｂはｐ型ＭＯＳＦＥＴのソース電極、第３の制御電極１４ｃはｐ型ＭＯＳＦＥＴのゲート電極である。
【００２５】
第５の電極１４ａは、第４の電極１２ｂに電気的に接続されている。
【００２６】
第５のトランジスタ１８は、例えばｎ型ＭＯＳＦＥＴである。第５のトランジスタ１８は、第９の電極１８ａと、第１０の電極１８ｂと、第５の制御電極１８ｃと、を有する。第９の電極１８ａはｎ型ＭＯＳＦＥＴのソース電極、第１０の電極１８ｂはｎ型ＭＯＳＦＥＴのドレイン電極、第５の制御電極１８ｃはｎ型ＭＯＳＦＥＴのゲート電極である。
【００２７】
図１のアーム２００ａにおいては、第９の電極１８ａは第１のアーム電極２０２と、第１０の電極１８ｂは第２のアーム電極２０４と、それぞれ電気的に接続されている。また、アーム２００ｂにおいては、第９の電極１８ａは第３のアーム電極２０６と、第１０の電極１８ｂは第４のアーム電極２０８と、電気的に接続されている。
【００２８】
このため、アーム２００ｂの半導体装置１００（一方の半導体装置１００）の第１０の電極１８ｂは、アーム２００ａの半導体装置１００（他方の半導体装置１００）の第９の電極１８ａと、電気的に接続されている。
【００２９】
第１の寄生容量２４と第２の寄生容量２６は、第５のトランジスタ１８が有する寄生容量である。
【００３０】
第１のトランジスタ１０としては、ＭＯＳＦＥＴの他にも、例えばＩＧＢＴ、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  ＦＥＴ）又はＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ：バイポーラジャンクショントランジスタ）を用いることが出来る。
【００３１】
第２のトランジスタ１２としては、ＭＯＳＦＥＴの他にも、例えばＩＧＢＴやＪＦＥＴを用いることが出来る。
【００３２】
第３のトランジスタ１４としては、ＭＯＳＦＥＴの他にも、例えばＩＧＢＴ、ＪＦＥＴを用いることが出来る。
【００３３】
第５のトランジスタ１８としては、ＭＯＳＦＥＴの他にも、例えばＩＧＢＴ、ＪＦＥＴを用いることが出来る。
【００３４】
第１の抵抗３０は、ゲートシリーズ抵抗である。第１の抵抗３０は、第１の抵抗電極３０ａと、第２の抵抗電極３０ｂと、を有する。
【００３５】
第１の抵抗電極３０ａは第４の電極１２ｂ及び第５の電極１４ａと電気的に接続されている。第２の抵抗電極３０ｂは第５の制御電極１８ｃと電気的に接続されている。これにより、第５の制御電極１８ｃは、第１の抵抗３０を介して、第４の電極１２ｂ及び第５の電極１４ａと電気的に接続されている。
【００３６】
なお、第１の抵抗３０を設けることは、必ずしも必須ではない。言い換えれば、第１の抵抗３０の抵抗値は０Ωでも良い。
【００３７】
可変電源４０は、例えば可変電圧源又は可変電流源である。可変電源４０は、例えば、電圧源と、電圧源に電気的に接続された可変抵抗器を有する。あるいは、可変電源４０は、例えば、電流源と、電流源に電気的に接続された可変抵抗器を有する。可変電源４０は、第２の制御電極１２ｃに電気的に接続されている。
【００３８】
可変電源４０は、第２の制御電極１２ｃに、可変するゲート電圧を入力する。
【００３９】
ゲート電圧を第２のトランジスタ１２の閾値付近に制御すれば、第２のトランジスタ１２は可変抵抗として動作する。このため、第２のトランジスタ１２はアナログ動作を行うことが出来る。
【００４０】
また、第２のトランジスタ１２のゲート電圧（第２の制御電極１２ｃの電圧）は、第１のトランジスタ１０のゲート電圧（第１の制御電極１０ｃの電圧）のハイレベル電圧以下になるように、可変電源４０は制御される。
【００４１】
これにより、第２のトランジスタ１２のゲート電圧を、第２のトランジスタ１２の閾値付近に制御することが可能となる。そのため、第２のトランジスタ１２はアナログ動作を行うことが出来る。
【００４２】
なお、第２のトランジスタ１２のゲート電圧の制御に用いる機器は、上述の可変電源４０に限定されない。第２の制御電極１２ｃに、可変するゲート電圧を入力することが可能である機器であれば、可変電源４０として適用することが可能である。
【００４３】
検出部６４は、例えば電圧計又は電流計である。検出部６４は、第９の電極１８ａと第１０の電極１８ｂの間に流れる電流又は第９の電極１８ａと第１０の電極１８ｂの間の電圧を測定する。言い換えれば、検出部６４は、第５のトランジスタ１８のソース−ドレイン間電流又はソース−ドレイン間電圧を測定する。
【００４４】
第３の制御部６６は、検出部６４により測定された上述の電流又は電圧に基づいて、可変電源４０が出力する電圧を制御する。例えば可変電源４０が上述の可変抵抗器を含む場合、第３の制御部６６は、可変抵抗器の抵抗値を可変させるためのマイコン、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、回路基板又はそれらの組合せである。
【００４５】
これにより、第２の制御電極１２ｃの電圧は、第９の電極１８ａと第１０の電極１８ｂの間に流れる電流又は第９の電極１８ａと第１０の電極１８ｂの間の電圧に基づいて決定される。
【００４６】
なお、第３の制御部６６は、他の電圧、電流等の情報に基づいて、可変電源４０が出力する電圧を制御することが出来る。
【００４７】
電圧源５０は、第６の電極１４ｂに電気的に接続される。電圧源５０は、第６の電極１４ｂに電圧Ｖ２を印加する。
【００４８】
第１の交流信号源９０は、第１の制御電極１０ｃに第２のバッファ８２を介して電気的に接続されている。第１の交流信号源９０は、第１のトランジスタ１０をスイッチング動作させるための信号、例えば方形波信号を、第１の制御電極１０ｃに入力する。
【００４９】
また、第１の交流信号源９０は、第３の制御電極１４ｃに第１のバッファ８０を介して電気的に接続されている。第１の交流信号源９０は、第３のトランジスタ１４をスイッチング動作させるための信号、例えば方形波信号を、第３の制御電極１４ｃに入力する。
【００５０】
第１の交流信号源９０からの信号により、第１のトランジスタ１０と第３のトランジスタ１４はスイッチング動作を行う。
【００５１】
第１のバッファ８０及び第２のバッファ８２は、第１の交流信号源９０により入力された信号の論理をそのまま出力する。第１のトランジスタ１０と第３のトランジスタ１４は排他動作する。第１のトランジスタ１０と第３のトランジスタ１４を適切に排他動作させるため、第１のバッファ８０は、レベルシフトの機能を有していても良い。なお第１のトランジスタ１０と第３のトランジスタ１４を排他動作させる構成は、上述の構成に限定されない。
【００５２】
第１の制御部６０は、第１の交流信号源９０に電気的に接続されている。第１の制御部６０は、第１の交流信号源９０により発生される、第１のトランジスタ１０及び第３のトランジスタ１４のオンオフを制御する信号の制御を行う。
【００５３】
第１の制御部６０は、例えば、マイコン、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、回路基板又はそれらの組合せである。これにより、第１の交流信号源９０は、マイコン又はＦＰＧＡにより発生された信号を受け取る事が出来る。
【００５４】
次に、本実施形態の作用効果について説明する。
【００５５】
本実施形態の半導体装置１００では、パワー半導体のスイッチング動作時に生ずる電圧変動を抑制する技術である、いわゆるアクティブゲートコントロール技術を用いている。アクティブゲートコントロール技術は、パワートランジスタのゲート電圧を動的に制御する。アクティブゲートコントロール技術を適用することにより、パワートランジスタのスイッチング動作時のピーク電圧を抑制し、半導体装置や電力変換装置の破壊を防ぐことが可能となる。
【００５６】
例えば、図２の半導体装置１００で、第５のトランジスタ１８のゲート電圧を動的に制御する場合を考える。ゲート電圧を動的に制御するためには、第５の制御電極１８ｃに、ゲート電圧を動的に制御することを可能にする機器を電気的に接続する。
【００５７】
例えば、オペアンプを第５の制御電極１８ｃに電気的に接続することによりゲート電圧を制御しようとする場合を考える。この場合、オペアンプのスルーレートで第５のトランジスタ１８の制御速度が制限されてしまう。従って、ゲート電圧の高速な動的制御は困難になる。
【００５８】
また、例えば、スイッチング動作する第１のトランジスタ１０とスイッチング動作する第３のトランジスタ１４を第５の制御電極１８ｃに電気的に接続する場合を考える。この場合、ゲート電圧をより高速に変化させることは可能である。しかし、第１のトランジスタ１０と第３のトランジスタ１４のいずれもいわばオン／オフするスイッチとして動作するため、精密なゲート電圧制御を行うことは困難である。
【００５９】
本実施形態では、第１のトランジスタ１０と第３のトランジスタ１４の間に、第２のトランジスタ１２を設ける。そして、第１のトランジスタ１０はスイッチング動作し、第２のトランジスタ１２はアナログ動作する。このような構成とすることにより、第２のトランジスタ１２により、第５のトランジスタ１８のゲート電極に存在している電荷の放電を制御出来る。従って、スイッチング動作時のピーク電圧が抑制され、高速動作をさせてもゲート電圧の動的制御が可能となる。よって、高速動作と電圧変動抑制が両立可能である。
【００６０】
図３は、本実施形態の半導体装置１００の作用効果の説明図である。図３は、第５のトランジスタ１８のドレイン−ソース間電圧の立ち下がりを示す。
【００６１】
ドレイン−ソース間電圧の立ち下がりは、最も高速な場合のデータで、図３中Ａ点における１．０４μｓｅｃからＢ点における１．０５５μｓｅｃまでの１５ｎｓｅｃ程度の間に、２１Ｖから０Ｖまで変化している。本実施形態の半導体装置１００により、極めて高速なスイッチング動作が実現されている。
【００６２】
以上のように、本実施形態の半導体装置によれば、高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
【００６３】
（第２の実施形態）
本実施形態の半導体装置は、第４の電極１２ｂは第１の電極１０ａに電気的に接続されており、第２の電極１０ｂは第５の電極１４ａに電気的に接続されている点で、第１の実施形態と異なっている。ここで、第１の実施形態と重複する点については、記載を省略する。
【００６４】
図４は、本実施形態の半導体装置１１０の模式図である。
【００６５】
本実施形態の半導体装置１１０においては、スイッチング動作する第１のトランジスタ１０が第１の抵抗３０を介して第５のトランジスタ１８と電気的に接続されている。そして、アナログ動作する第２のトランジスタ１２は、第１のトランジスタ１０を介して第５のトランジスタ１８と電気的に接続されている。
【００６６】
本実施形態の半導体装置１１０においては、第１の実施形態と異なり、可変電源４０と第２のトランジスタ１２の間に第１のトランジスタ１０が接続されていない。そのため、安定した電圧を第２の制御電極１２ｃに印加することが可能となる。よって、第２のトランジスタ１２を安定して動作させることが出来る。
【００６７】
以上のように、本実施形態の半導体装置１１０によれば、第１の実施形態の半導体装置１００と同様に、スイッチング動作時のピーク電圧が抑制され、高速動作をさせてもゲート電圧の動的制御が可能となる。よって、高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
【００６８】
また、本実施形態の半導体装置１１０によれば、アナログ動作するトランジスタをさらに安定駆動させることにより、さらに高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
【００６９】
（第３の実施形態）
本実施形態の半導体装置は、第２の制御電極１２ｃと第１の電極１０ａの間に電気的に接続されたコンデンサをさらに備える点で、第１の実施形態と異なっている。ここで、第１乃至第２の実施形態と重複する点については、記載を省略する。
【００７０】
図５は、本実施形態の半導体装置１２０の模式図である。
【００７１】
第２の実施形態の半導体装置１１０の場合は、第１の電極１０ａの電圧が、第３の電極１２ａと第４の電極１２ｂの間の電圧により変化する。そのため、第１のトランジスタ１０の動作が不安定になるという問題がある。
【００７２】
第１の実施形態の半導体装置１００の場合は、第２の実施形態の半導体装置１１０と逆に、第１のトランジスタ１０を安定し動作させることが出来る。しかし、第３の電極１２ａの電圧が、第１の電極１０ａと第２の電極１０ｂの間の電圧により変化する。そのため、第２のトランジスタ１２の動作が不安定になるという問題がある。
【００７３】
また、本実施形態の半導体装置１２０においては、コンデンサ３４を設けることにより、第２のトランジスタ１２のゲート電位を安定化させることが出来る。これにより、第５のトランジスタ１８がスイッチング動作する時のパルス幅を維持することが可能になる。
【００７４】
図６は、本実施形態の半導体装置の作用効果を説明する図である。図６（ａ）はコンデンサ３４を設けない場合の第５のトランジスタ１８のドレイン−ソース間電圧の変化、図６（ｂ）はコンデンサ３４を設けた場合の第５のトランジスタ１８のドレイン−ソース間電圧の変化である。
【００７５】
ここで、図６（ａ）の”ａ１”及び図６（ｂ）の”ｂ１”は、同一の可変電源４０の電圧Ｖ１の変化条件におけるドレイン−ソース間電圧の変化である。一方、図６（ａ）の”ａ２”及び図６（ｂ）の”ｂ２”は、図６（ａ）の”ａ１”及び図６（ｂ）の”ｂ１”と比較して、可変電源４０の電圧Ｖ１をより高速に増加させることにより、第２のトランジスタ１２のゲート抵抗を、より急速に減少させているものである。これにより、第５のトランジスタ１８のゲート電極に存在している電荷を、より急速に放電させている。
【００７６】
図６（ａ）の“ａ１”で示したデータにおいては、１．４μｓｅｃ程度までドレイン−ソース間電圧が高い電圧を保っている。一方、図６（ｂ）の“ｂ１”で示したデータでは、１．２μｓｅｃ付近で急激に降下しはじめている。
【００７７】
また、図６（ａ）の“ａ２”で示したデータにおいては、ドレイン−ソース電圧が０Ｖになるのは１．５μｓｅｃ付近である。一方、図６（ｂ）の“ｂ２”で示したデータでは、１．３μｓｅｃ付近でドレイン−ソース電圧が０Ｖになっている。
【００７８】
図６の結果は、コンデンサ３４を設けることにより、第５のトランジスタ１８のドレイン−ソース間電圧がより速く安定化するため、第５のトランジスタ１８がスイッチング動作する場合のパルス幅を維持することが出来るということを示している。
【００７９】
さらに、図６（ａ）の“ａ１”と図６（ａ）の”ａ２”のいずれの可変電源４０の制御条件であっても、図７（ａ）の“ｂ１”と図７（ｂ）の”ｂ２”のようにパルス幅を維持出来ている点は、コンデンサ３４の効果が可変電源４０の制御条件に依存しないということを示している。
【００８０】
本実施形態の半導体装置１２０によれば、第１の実施形態の半導体装置１００と同様に、スイッチング動作時のピーク電圧が抑制され、高速動作をさせてもゲート電圧の動的制御が可能となる。よって、高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
【００８１】
また、本実施形態の半導体装置１２０によれば、アナログ動作するトランジスタとスイッチング動作するトランジスタを安定駆動させることにより、さらに高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
【００８２】
（第４の実施形態）
本実施形態の半導体装置は、第１の電極１０ａに電気的に接続された第７の電極１６ａと、第５の電極１４ａに電気的に接続された第８の電極１６ｂと、第４の制御電極１６ｃと、を有する第４のトランジスタ１６をさらに備える点で第１乃至第３の実施形態と異なっている。ここで、第１乃至第３の実施形態と重複する点については、記載を省略する。
【００８３】
図７は、本実施形態の半導体装置１３０の模式図である。
【００８４】
第４のトランジスタ１６は、例えばｎ型ＭＯＳＦＥＴである。又は、第４のトランジスタ１６は、例えばＩＧＢＴ、ＪＦＥＴ又はＢＪＴである。
【００８５】
第２の交流信号源９２は、第４の制御電極１６ｃに電気的に接続されている。第２の交流信号源９２は、第４のトランジスタ１６を動作させるための信号を第４の制御電極１６ｃに入力する。
【００８６】
第２の制御部６２（制御部６２）は、第２の交流信号源９２に電気的に接続されている。第２の制御部６２は、第２の交流信号源９２が発生する信号の制御を行う。
【００８７】
第２の制御部６２は、例えばマイコン、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、回路基板又はそれらの組合せである。これにより、第２の交流信号源９２は、マイコン又はＦＰＧＡにより発生された信号を受け取る事が出来る。
【００８８】
図８は、本実施形態の別態様の半導体装置１４０の模式図である。
【００８９】
第４のトランジスタ１６は、第１の抵抗３０と第５の制御電極１８ｃの間に、一端が電気的に接続された第２の抵抗３２を介して、電気的に接続されていても良い。
【００９０】
なお、第２の抵抗３２が設けられていなくても良い。
【００９１】
次に、本実施形態の作用効果について説明する。
【００９２】
第５のトランジスタ１８のゲート電圧は、余裕を持って第５のトランジスタ１８を駆動させるために、閾値より十分に高い電圧に設定している。
【００９３】
この場合、第５のトランジスタ１８を所定のタイミングでオフさせる際に、その所定のタイミングで第５のトランジスタ１８がオフにならず、所定の時間差を有して第５のトランジスタ１８がオフになることがある。
【００９４】
特に、第５のトランジスタ１８を、時間をかけて放電させる際には、この所定の時間差がさらに大きくなる。このために、電力変換トランジスタをインバータ等に組み込む際のデッドタイムの設定の仕方が複雑になる。
【００９５】
そこで、本実施形態の半導体装置１４０においては、第４のトランジスタ１６を設ける。第５のトランジスタ１８をオフする際には、第４のトランジスタ１６をオンにする。これにより、第４の制御電極１６ｃの電荷を、第１のトランジスタ１０及び第２のトランジスタ１２を用いた場合よりも速く放電させることが出来る。
【００９６】
さらに、目的に応じてさらに第４のトランジスタ１６をオフにすることにより、上述の所定の時間差を制御することも可能である。
【００９７】
図９は、本実施形態の半導体装置１３０の制御方法を示す模式図である。Ｉｄ、Ｖｄ、Ｖｇはそれぞれ第４のトランジスタ１６のドレイン電流、ドレイン電圧及びゲート電圧である。
【００９８】
本実施形態の半導体装置１３０の制御の一例は、第２の制御部６２が、第５の制御電極１８ｃの電圧が低下し始めた後の第１所定時間ｔ１の間に、第４のトランジスタ１６をオンにすることである。
【００９９】
ここでｔ１は、例えば、第１の抵抗３０の抵抗と、第４のトランジスタ１６のオン抵抗と、第２のトランジスタ１２のオン抵抗と、第３のトランジスタ１４のオン抵抗と、第１の寄生容量２４と、第２の寄生容量２６と、から計算した時定数に基づいて決めることが出来る。なお、第５の制御電極１８ｃの電圧は、例えば第５の制御電極１８ｃと第９の電極１８ａの電位の差である。
【０１００】
また、第５の制御電極１８ｃの電圧が低下し始めた後、第５のトランジスタ１８のドレイン電圧（第１０の電極１８ｂの電圧）は増加し始める。本実施形態の半導体装置１３０の制御の他の一例は、第５のトランジスタ１８のドレイン電圧が増加し始めた後の第２所定時間ｔ２の間に、第２の制御部６２が第４のトランジスタ１６をオンにすることである。
【０１０１】
特に、電力変換システム９００に電気的に接続された負荷が、インダクタやモーターのような誘導性負荷の場合は、Ｖｇが低下し第１所定時間ｔ１が経過すると、Ｖｇが時間により変化しない時間帯が生じる。
【０１０２】
この時間帯の間にＶｄが増加し始める。そこで、Ｖｄに所定の閾値を設けて、所定の閾値をＶｄが上回るまで第４のトランジスタ１６をオンにする制御を行う。なお、第１０の電極１８ｂの電圧は、例えば第１０の電極１８ｂと第９の電極１８ａの電位の差である。
【０１０３】
本実施形態の半導体装置１３０の制御の他の一例は、第２の制御部６２が、第５の制御電極１８ｃの電圧がゼロの時に第４のトランジスタ１６をオンにすることである。
【０１０４】
アーム２００ａとアーム２００ｂが半導体装置１３０を有する場合を考える。そして、アーム２００ｂにおける第５のトランジスタ１８がオフになっている状態でアーム２００ａにおける第５のトランジスタ１８がオンになった場合を考える。
【０１０５】
この時には、アーム２００ｂの第２の寄生容量２６を通してアーム２００ｂの第５の制御電極１８ｃに電荷が入り、アーム２００ｂの第５のトランジスタ１８がオンになってしまう現象が発生することがある。この現象は誤点弧と呼ばれる。
【０１０６】
第４のトランジスタ１６をオンにすることにより、第２の寄生容量２６を通してアーム２００ｂの第５の制御電極１８ｃに入った電荷は、第４のトランジスタ１６を通して除去することが出来る。そのため、上述の誤点弧を防止することが可能となる。
【０１０７】
本実施形態の半導体装置１３０によれば、第１の実施形態の半導体装置１００と同様に、スイッチング動作時のピーク電圧が抑制され、高速動作をさせてもゲート電圧の動的制御が可能となる。よって、高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
【０１０８】
また、本実施形態の半導体装置１３０においては、第４のトランジスタ１６を設けることにより、第５のトランジスタ１８のゲート電圧を精密に制御することが可能となる。そのため、さらに高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
【０１０９】
（第５の実施形態）
本実施形態のパッケージは、第１乃至第４の実施形態の半導体装置が、単一のパッケージに実装され、単一パッケージによるＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）化がされている点で、第１乃至第４の実施形態と異なっている。ここで、第１乃至第４の実施形態と重複する点については、記載を省略する。
【０１１０】
図１０は、本実施形態のパッケージ６００の模式図である。
【０１１１】
第１乃至第４の実施形態の半導体装置は、当該半導体装置の電気回路に適したＩＣプロセスを用いて、ダイ７００内に実装されている。ダイ７００は、１枚のパッケージ基板６１０上に設けられることにより、単一パッケージに実装されＩＣ化されている。
【０１１２】
ダイ７００上及びパッケージ基板６１０にはそれぞれボンディングパッド６１４及びボンディングパッド６１２が設けられている。ボンディングパッド６１４とボンディングパッド６１２は、結合線６１６により電気的に接続されている。
【０１１３】
なお、第５のトランジスタ１８はダイ７００内に内蔵されていても良いし、内蔵されていなくても良い。
【０１１４】
本実施形態のパッケージによれば、高速動作と電圧変動抑制が両立可能な半導体装置が単一のパッケージに実装されたパッケージが、提供される。
【０１１５】
（第６の実施形態）
本実施形態のインバータ回路及び駆動装置は、第１乃至第４の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
【０１１６】
図１１は、本実施形態の駆動装置の模式図である。駆動装置９６０は、モーター９２０と、インバータ回路９５０を備える。インバータ回路９５０は、電力変換システム９００に対応している。
【０１１７】
インバータ回路９５０は、第１乃至第４の実施形態の半導体装置をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター９２０が駆動する。
【０１１８】
本実施形態によれば、高速動作と電圧変動抑制が両立可能な半導体装置を備えた駆動装置９６０が提供される。
【０１１９】
（第７の実施形態）
本実施形態の車両は、第１乃至第４の実施形態の半導体装置を備える鉄道車両である。
【０１２０】
図１１は、本実施形態の鉄道車両９１０の模式図である。鉄道車両９１０は、モーター９２０と、電力変換システム９００を備える。
【０１２１】
電力変換システム９００から出力される交流電圧により、モーター９２０が駆動する。モーター９２０により車輪９３０が回転する。
【０１２２】
本実施形態によれば、高速動作と電圧変動抑制が両立可能な半導体装置を備えた鉄道車両９１０が提供される。
【０１２３】
（第８の実施形態）
本実施形態の車両は、第１乃至第４の実施形態の半導体装置を備える自動車である。
【０１２４】
図１２は、本実施形態の自動車９４０の模式図である。自動車９４０は、モーター９２０と、電力変換システム９００を備える。
【０１２５】
電力変換システム９００から出力される交流電圧により、モーター９２０が駆動する。モーター９２０により車輪９３０が回転する。
【０１２６】
本実施形態によれば、高速動作と電圧変動抑制が両立可能な半導体装置を備えた自動車９４０が提供される。
【０１２７】
（第９の実施形態）
本実施形態の昇降機は、第１乃至第４の実施形態の半導体装置を備える昇降機である。
【０１２８】
図１３は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機９９０は、かご９５５、カウンターウエイト９６５、ワイヤロープ９７０、巻上機９８０、モーター９２０と、電力変換システム９００を備える。
【０１２９】
電力変換システム９００から出力される交流電圧により、モーター９２０が駆動する。モーター９２０により巻上機９８０が回転し、かご９５５が昇降する。
【０１３０】
本実施形態によれば、高速動作と電圧変動抑制が両立可能な半導体装置を備えた昇降機９９０が提供される。
【０１３１】
以上述べた少なくとも一つの実施形態の半導体装置によれば、第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、を備えることにより、高速動作が可能な半導体装置の提供が可能となる。
【０１３２】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態及び実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態や実施例及びその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３３】
１０            第１のトランジスタ
１０ａ          第１の電極
１０ｂ          第２の電極
１０ｃ          第１の制御電極
１２            第２のトランジスタ
１２ａ          第３の電極
１２ｂ          第４の電極
１２ｃ          第２の制御電極
１４            第３のトランジスタ
１４ａ          第５の電極
１４ｂ          第６の電極
１４ｃ          第３の制御電極
１６            第４のトランジスタ
１６ａ          第７の電極
１６ｂ          第８の電極
１６ｃ          第４の制御電極
１８            第５のトランジスタ
１８ａ          第９の電極
１８ｂ          第１０の電極
１８ｃ          第５の制御電極
３０            第１の抵抗
３０ａ          第１の抵抗電極
３０ｂ          第２の抵抗電極
３４            コンデンサ
４０            可変電源
６０            第１の制御部
６２            第２の制御部（制御部）
６６            第３の制御部
９０            第１の交流信号源
９２            第２の交流信号源
１００          半導体装置
１１０          半導体装置
１２０          半導体装置
１３０          半導体装置
６００          パッケージ
８００          電力変換装置
９００          電力変換システム
９１０          鉄道車両
９４０          自動車
【図１】
2019216599.tif 000003
【図２】
2019216599.tif 000004
【図３】
2019216599.tif 000005
【図４】
2019216599.tif 000006
【図５】
2019216599.tif 000007
【図６】
2019216599.tif 000008
【図７】
2019216599.tif 000009
【図８】
2019216599.tif 000010
【図９】
2019216599.tif 000011
【図１０】
2019216599.tif 000012
【図１１】
2019216599.tif 000013
【図１２】
2019216599.tif 000014
【図１３】
2019216599.tif 000015
【図１４】
2019216599.tif 000016