(57)【要約】【課題】スイッチング素子の破壊による不具合の発生を抑えた共振形電源装置を提供すること。【解決手段】電源制御回路は、電源主回路から出力される出力電圧（Ｖｏ）、及びリファレンス電圧（Ｖｒｅｆ）に基づいて、スイッチング周波数修正値を算出するとともに、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を設定する。また、電源制御回路は、制御量及びスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に基づいてスイッチング素子ごとのスイッチング制御信号を生成する。また、電源制御回路は、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいときのスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上であるときよりも高く設定する。【選択図】図７
2019030122.tif 000002
【特許請求の範囲】
【請求項１】
電源主回路と、電源制御回路と、を備え、
前記電源主回路は、
トランスと、
前記トランスの一次側と接続された共振素子と、
前記共振素子と接続された一次側半導体素子と、を有し、
前記一次側半導体素子は、複数のスイッチング素子からなり、前記共振素子に入力される入力電圧のスイッチングを所定のスイッチング周波数で行い、
前記電源制御回路は、
前記電源主回路から出力される出力電圧、及び前記出力電圧の目標値であるリファレンス電圧に基づいて、前記出力電圧の調整に要する制御量を算出し、前記スイッチング周波数の上限値であるスイッチング周波数上限値を設定し、算出した前記制御量及び設定した前記スイッチング周波数上限値に基づいて前記スイッチング素子ごとのスイッチング制御信号を生成し、
前記出力電圧が前記リファレンス電圧より小さいときの前記スイッチング周波数上限値を、前記出力電圧が前記リファレンス電圧以上であるときよりも高く設定する、
共振形電源装置。
【請求項２】
請求項１に記載の共振形電源装置において、
前記出力電圧が前記リファレンス電圧より小さいとき、
前記電源制御回路は、前記出力電圧が上昇するにつれて前記スイッチング周波数上限値を低下させる、
共振形電源装置。
【請求項３】
請求項１に記載の共振形電源装置において、
前記電源制御回路は、起動信号が入力されるまで、前記スイッチング周波数上限値を第１の上限値に設定し、前記起動信号が入力されると、前記出力電圧が前記リファレンス電圧に達するまでの間、前記出力電圧と前記リファレンス電圧との差分に基づいて前記スイッチング周波数上限値を第２の上限値まで順次低下させる、
共振形電源装置。
【請求項４】
請求項３に記載の共振形電源装置において、
前記出力電圧が前記リファレンス電圧以上のとき、
前記電源制御回路は、前記スイッチング周波数上限値を前記第２の上限値に固定する、
共振形電源装置。
【請求項５】
請求項１に記載の共振形電源装置において、
前記出力電圧が前記リファレンス電圧より小さいとき、
前記電源制御回路は、前記スイッチング周波数上限値を第３の上限値に設定し、
前記出力電圧が前記リファレンス電圧以上になると前記スイッチング周波数上限値を前記第３の上限値より小さい第４の上限値に低下させる、
共振形電源装置。
【請求項６】
請求項１に記載の共振形電源装置において、
前記電源制御回路は、前記スイッチング周波数上限値を前記共振素子の共振周波数の２倍以下の値に設定する、
共振形電源装置。
【請求項７】
請求項３に記載に共振形電源装置において、
前記電源制御回路には、前記出力電圧からなる前記起動信号が入力されている、
共振形電源装置。
【請求項８】
請求項１に記載の共振形電源装置において、
前記電源制御回路は、
算出した前記制御量が前記スイッチング周波数上限値に相当する制御量以下のとき、算出された前記制御量に相当する周波数を新たな前記スイッチング周波数に設定し、新たに設定した前記スイッチング周波数に基づいて前記スイッチング素子ごとの前記スイッチング制御信号を生成し、
算出した前記制御量が前記スイッチング周波数上限値に相当する前記制御量より大きいとき、前記スイッチング周波数上限値以下の所定の値を新たな前記スイッチング周波数に設定し、算出した前記制御量と新たな前記スイッチング周波数に相当する制御量との差分に相当する時比率調整量を算出し、新たに設定した前記スイッチング周波数及び前記時比率調整量に基づいて前記スイッチング素子ごとの前記スイッチング制御信号を生成する、
共振形電源装置。
【請求項９】
請求項８に記載の共振形電源装置において、
前記電源制御回路は、
算出した前記制御量が前記スイッチング周波数上限値に相当する制御量より大きいとき、前記スイッチング周波数上限値を新たな前記スイッチング周波数に設定し、算出した前記制御量と前記スイッチング周波数上限値に相当する制御量との差分に相当する前記時比率調整量を算出する、
共振形電源装置。
【請求項１０】
請求項８に記載の共振形電源装置において、
算出した前記制御量が前記スイッチング周波数上限値に相当する前記制御量より大きいとき、
前記電源制御回路は、
前記時比率調整量を一定の値に保持し、算出した前記制御量と前記時比率調整量に相当する制御量との差分を算出し、算出した制御量の前記差分に相当する周波数を新たな前記スイッチング周波数に設定する、
共振形電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振形電源装置に関する。
【背景技術】
【０００２】
共振形電源装置は、例えば、産業用機器や情報機器等に用いられる。共振形電源装置には、ＬＬＣ電流共振形回路が設けられている。ＬＬＣ電流共振形回路は、共振現象を利用して正弦波状の電流を流し、電流が小さくなるタイミングでスイッチング素子をターンオフする。これにより、スイッチング損失が小さく高効率な共振形電源装置が実現される。
【０００３】
このような共振形電源装置は、スイッチング周波数を調整して出力電圧を制御する。しかし、ＬＬＣ電流共振形回路の特性上、仕様範囲の入力電圧と出力電圧の比(以下、入出力電圧比と呼ぶ)が広範囲に及ぶ場合、高い入力電圧から低い出力電圧へ変換できない場合がある。
【０００４】
これに対し、時比率を調整することで低電圧を出力することが可能な装置が特許文献１に開示されている。
【０００５】
特許文献１によれば、充電装置は、ハーフブリッジ型のスイッチング電源であって、複合共振のための共振回路を備える。充電制御回路ＣＮは、充電が開始されてから電池電圧が規定の目標電圧に達するまでは充電電流が定電流になるように、スイッチング素子Ｑ１、Ｑ２のオンオフを制御する。また、充電制御回路ＣＮは、電池電圧が切替電圧未満の領域では、電池電圧が低いほどスイッチング素子のオン期間の時比率を小さくするように時比率を変化させ、電池電圧が切替電圧以上の領域では、スイッチング素子のオン期間の時比率を一定に保つとともに、電池電圧が高いほどスイッチング素子の駆動周波数を引き下げる。切替電圧は、駆動周波数が電流共振と電圧共振との境界で規定される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−００５５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の充電装置は、時比率を変えることで、ある程度低い電圧を出力することが可能である。しかしながら、出力電圧が低い状態では、入力電圧と出力電圧との差が大きくなるため、スイッチング素子に過大な電流が流れたり、スイッチング素子にリカバリ電流が流れる場合がある。そうすると、スイッチング素子が破壊されるおそれがある。
【０００８】
そこで、本発明は、スイッチング素子の破壊による不具合の発生を抑えた共振形電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
本発明の代表的な実施の形態による共振形電源装置は、電源主回路と、電源制御回路と、を備えている。電源主回路は、トランスと、トランスの一次側と接続された共振素子と、共振素子と接続された一次側半導体素子と、を有している。一次側半導体素子は、複数のスイッチング素子からなり、共振素子に入力される入力電圧のスイッチングを所定のスイッチング周波数で行う。電源制御回路は、電源主回路から出力される出力電圧、及び出力電圧の目標値であるリファレンス電圧に基づいて、スイッチング周波数の修正値であるスイッチング周波数修正値を算出するとともに、スイッチング周波数の上限値であるスイッチング周波数上限値を設定する。また、電源制御回路は、スイッチング周波数修正値及びスイッチング周波数上限値に基づいてスイッチング素子ごとのスイッチング制御信号を生成し、出力電圧がリファレンス電圧より小さいときのスイッチング周波数上限値を、出力電圧がリファレンス電圧以上であるときよりも高く設定する。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
すなわち、本発明の代表的な実施の形態によれば、スイッチング素子の破壊による不具合の発生が抑えられる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る共振形電源装置の構成の一例を示す図である。
【図２】共振形電源装置の周波数特性の例を示す図である。
【図３】スイッチング素子のゲートに印加される電圧及び共振素子に流れる電流の例を示す図である。
【図４】スイッチング素子のゲートに印加される電圧及び共振素子に流れる電流の例を示す図である。
【図５】起動時におけるスイッチング素子のゲートに入力される信号の波形、及びスイッチング素子に流れる電流の波形の例を示す図である。
【図６】起動時におけるスイッチング素子のゲートに入力される信号の波形、及びスイッチング素子に流れる電流の波形の例を示す図である。
【図７】本発明の実施の形態１に係るスイッチング周波数上限値の変化の一例を示す図である。
【図８】本発明の実施の形態２に係る共振形電源装置の構成の一例を示す図である。
【図９】本発明の実施の形態２に係るスイッチング周波数上限値の変化の一例を示す図である。
【図１０】本発明の実施の形態３に係るスイッチング周波数上限値の変化の一例を示す図である。
【図１１】本発明の実施の形態４に係る共振形電源装置の構成の一例を示す図である。
【図１２】本発明の実施の形態５に係る共振形電源装置の構成の一例を示す図である。
【図１３】本発明の実施の形態６に係る共振形電源装置の構成の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全ての図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
＜共振形電源装置の構成＞
＜＜電源主回路の構成＞＞
図１は、本発明の実施の形態１に係る共振形電源装置の構成の一例を示す図である。共振形電源装置１は、図１に示すように、電源主回路１０、電源制御回路３０を備えている。共振形電源装置１は、外部に設けられた入力電源１００１から入力された電圧を所定の電圧に変換し、変換した電圧を負荷１００２へ出力する。
【００１６】
入力電源１００１の高電位側の端部は、後述する電源主回路１０の一方の入力端Ｐ１と接続され、入力電源１００１の低電位側の端部は、電源主回路１０の他方の入力端Ｐ２と接続されている。負荷１００２の高電位側及び低電位側の端部は、電源主回路１０の出力端Ｐ３、Ｐ４とそれぞれ接続されている。
【００１７】
電源主回路１０は、図１に示すように、入力側コンデンサ１１、一次側半導体素子１２、共振素子１３、トランス１４、二次側半導体素子１５、出力側コンデンサ１６を備えている。
【００１８】
入力側コンデンサ１１は、電圧リプル吸収用のコンデンサである。入力側コンデンサ１１の一対の電極は、図１に示すように、電源主回路１０の入力端Ｐ１、Ｐ２とそれぞれ接続されている。入力側コンデンサ１１には、入力電源１００１により所定の入力電圧（Ｖｉｎ）が印加される。
【００１９】
一次側半導体素子１２は、所定のスイッチング周波数で、共振素子１３に入力される電圧のスイッチングを行う。一次側半導体素子１２は、図１に示すように、例えばＮＭＯＳ（Ｎ−Ｃｈａｎｎｅｌ  ＭＯＳ）等のＭＯＳＦＥＴからなる複数のスイッチング素子１２ａ〜１２ｄで構成されている。これらのスイッチング素子１２ａ〜１２ｄは、図１に示すように、ブリッジ状に接続されている。
【００２０】
例えば、スイッチング素子１２ａの一方の端部、及びスイッチング素子１２ｃの一方の端部は、図１に示すように、電源主回路１０の一方の入力端Ｐ１と接続されている。スイッチング素子１２ｂの一方の端部、及びスイッチング素子１２ｄの一方の端部は、図１に示すように、電源主回路１０の他方の入力端Ｐ２と接続されている。スイッチング素子１２ａの他方の端部、及びスイッチング素子１２ｂの他方の端部は、後述する共振素子１３の共振インダクタ１３ａと接続されている。スイッチング素子１２ｃの他方の端部、及びスイッチング素子１２ｄの他方の端部は、後述する共振素子１３の共振コンデンサ１３ｂと接続されている。スイッチング素子１２ａ〜１２ｄのゲートは、後述するスイッチング制御信号生成回路３４とそれぞれ接続されている。
【００２１】
スイッチング素子１２ａ〜１２ｄのゲートには、電源制御回路３０から出力されるスイッチング制御信号Ｖｇ１〜Ｖｇ４がそれぞれ入力される。スイッチング素子１２ａ〜１２ｄは、それぞれに対応するスイッチング制御信号Ｖｇ１〜Ｖｇ４に基づいてオン・オフを切り替える。例えば、スイッチング素子がＮＭＯＳで構成されていれば、ゲートにハイレベルのスイッチング制御信号が入力されると、スイッチング素子はオン状態となる。一方、ゲートにローレベルのスイッチング制御信号が入力されると、スイッチング素子はオフ状態となる。
【００２２】
スイッチング素子１２ａ〜１２ｄは、スイッチング制御信号Ｖｇ１〜Ｖｇ４に基づいてオン・オフを繰り返し、共振素子１３にパルス状の電圧を入力する。例えば、スイッチング素子１２ａ、１２ｄがオン状態、スイッチング素子１２ｂ、１２ｃがオフ状態のとき、共振素子１３には所定の電圧（Ｖｉｎ）が入力される。一方、スイッチング素子１２ａ、１２ｄがオフ状態、スイッチング素子１２ｂ、１２ｃがオン状態のとき、共振素子１３には所定の電圧（−Ｖｉｎ）が入力される。これらの動作を繰り返すことにより、共振素子１３には、所定の振幅（Ｖｉｎ）のパルス状の電圧が入力される。
【００２３】
共振素子１３は、図１に示すように、共振インダクタ１３ａ及び共振コンデンサ１３ｂを備えている。共振インダクタ１３ａの一方の端部は、図１に示すように、スイッチング素子１２ａの他方の端部及びスイッチング素子１２ｂの他方の端部と接続されている。また、共振インダクタ１３ａの他方の端部は、図１に示すように、トランス１４の一方の入力端Ｐ１１を介してトランス１４と接続されている。
【００２４】
共振コンデンサ１３ｂの一方の端部は、図１に示すように、トランス１４の他方の入力端Ｐ１２を介してトランス１４と接続されている。また、共振コンデンサ１３ｂの他方の端部は、図１に示すように、スイッチング素子１２ｃの他方の端部及びスイッチング素子１２ｄの他方の端部と接続されている。
【００２５】
共振インダクタ１３ａ及び共振コンデンサ１３ｂは、直列に接続されている。なお、共振インダクタ１３ａの共振インダクタンスＬｒには、トランス１４の漏れインダクタンス（図示は省略）が含まれているものとする。共振インダクタンス及び漏れインダクタンスは、直列の関係となっている。
【００２６】
図１では、共振インダクタ１３ａ及び共振コンデンサ１３ｂは、トランス１４を介して別々に配置されているが、このような配置に限定されるものではない。例えば、共振インダクタ１３ａ及び共振コンデンサ１３ｂは、図１に示す共振インダクタ１３ａ側に配置されてもよいし、共振コンデンサ１３ｂ側にも配置されてもよい。共振素子１３には、一次側半導体素子１２より、前述したパルス状の電圧が入力される。パルス状の電圧が入力されると、共振素子１３及びトランス１４には、共振インダクタンスＬｒ及び共振キャパシタンスＣｒに基づいて規定される共振周波数Ｆ０の正弦波状の電流が流れる。
【００２７】
トランス１４では、図１に示すように、一次側コイルの巻数がＮ１、二次側コイルの巻数がＮ２、励磁インダクタンスがＬｍとなっている。トランス１４は、共振素子１３を介して一次側に入力された入力電圧（Ｖｉｎ）を、二次側で所定の出力電圧（Ｖｏ）に変換し、変換した出力電圧（Ｖｏ）を電源主回路１０の外部へ出力する。
【００２８】
二次側半導体素子１５は、トランス１４の二次側の電流を整流する素子である。二次側半導体素子１５は、図１に示すように、複数のダイオード１５ａ〜１５ｄを備えている。これらのダイオード１５ａ〜１５ｄは、図１に示すように、ブリッジ状に接続されている。例えば、ダイオード１５ａのアノード側の端部、及びダイオード１５ｂのカソード側の端部は、図１に示すように、トランス１４の一方の出力端Ｐ１３と接続されている。ダイオード１５ｃのアノード側の端部、及びダイオード１５ｄのカソード側の端部は、図１に示すように、トランス１４の他方の出力端Ｐ１４と接続されている。
【００２９】
ダイオード１５ａのカソード側の端部、及びダイオード１５ｃのカソード側の端部は、図１に示すように、出力側コンデンサ１６の一方の電極、及び電源主回路１０の一方の出力端Ｐ３と接続されている。ダイオード１５ｂのアノード側の端部、及びダイオード１５ｄのアノード側の端部は、図１に示すように、出力側コンデンサ１６の他方の電極、及び電源主回路１０の他方の出力端Ｐ４と接続されている。
【００３０】
出力端Ｐ１３の電圧が出力端Ｐ１４の電圧より高い場合、トランス１４の二次側の電流は、ダイオード１５ａ、１５ｄにより整流される。これに対し、出力端Ｐ１４の電圧が出力端Ｐ１３の電圧より高い場合、トランス１４の二次側の電流は、ダイオード１５ｃ、１５ｂにより整流される。
【００３１】
出力側コンデンサ１６は、出力電圧安定化用のコンデンサである。電源主回路１０は、出力側コンデンサ１６の両電極間の電圧（出力端Ｐ３、Ｐ４間の電圧）を出力電圧（Ｖｏ）として検出し、検出した出力電圧（Ｖｏ）の情報を電源制御回路３０へ出力する。また、電源主回路１０は、出力端Ｐ３、Ｐ４を介して出力電圧（Ｖｏ）を負荷１００２へ出力する。
【００３２】
＜＜電源制御回路の構成＞＞
電源制御回路３０は、図１に示すように、制御量演算回路３１、スイッチング周波数上限値調整回路３２、シフト量演算回路３３、スイッチング制御信号生成回路３４を備えている。
【００３３】
制御量演算回路３１には、図１に示すように、電源主回路１０で検出された出力電圧（Ｖｏ）の情報、及び出力電圧（Ｖｏ）の目標値であるリファレンス電圧（Ｖｒｅｆ）が入力されている。リファレンス電圧（Ｖｒｅｆ）は、外部装置から入力されたものである。外部装置は、例えば、共振形電源装置１を有する装置内に設けられてもよいし、共振形電源装置１を有する装置の外部に設けられてもよい。
【００３４】
制御量演算回路３１は、リファレンス電圧（Ｖｒｅｆ）と入力された出力電圧（Ｖｏ）との電圧の差分（ΔＶ）を算出し、算出した差分（ΔＶ）をスイッチング周波数上限値調整回路３２へ出力する。
【００３５】
また、制御量演算回路３１は、電源主回路１０から入力された出力電圧（Ｖｏ）及び外部装置から入力されたリファレンス電圧（Ｖｒｅｆ）に基づいて、出力電圧（Ｖｏ）の調整に要する制御量を算出する。制御量は、出力電圧（Ｖｏ）をリファレンス電圧（Ｖｒｅｆ）に調整するために算出されるものである。制御量演算回路３１は、制御量を、例えば周波数の単位で算出してもよい。制御量演算回路３１は、例えば、周波数の単位で算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）をシフト量演算回路３３へ出力する。
【００３６】
スイッチング周波数上限値調整回路３２は、スイッチング周波数の上限値であるスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を設定する。スイッチング周波数上限値調整回路３２は、例えば、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上であるときよりもスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を高く設定する。
【００３７】
また、スイッチング周波数上限値調整回路３２は、例えば、所定の電圧閾値（Ｖｔ）を設定し、リファレンス電圧（Ｖｒｅｆ）と入力された出力電圧（Ｖｏ）との電圧の差分（ΔＶ）が電圧閾値（Ｖｔ）より大きいとき、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、差分（ΔＶ）が所定の電圧閾値（Ｖｔ）より小さいときより高く設定してもよい。
【００３８】
例えば、スイッチング周波数上限値調整回路３２は、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、出力電圧（Ｖｏ）が上昇するにつれてスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を低下させるようにしてもよい。
【００３９】
また、例えば、スイッチング周波数上限値調整回路３２は、起動信号（ＲＵＮ）が入力されるまで、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（第１の上限値）に設定する。また、スイッチング周波数上限値調整回路３２は、起動信号（ＲＵＮ）が入力されると、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達するまでの間、リファレンス電圧（Ｖｒｅｆ）と出力電圧（Ｖｏ）との差分（ΔＶ）に基づいてスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（第２の上限値）まで順次低下させるようにしてもよい。また、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上のとき、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（第２の上限値）に固定してもよい。
【００４０】
第１の上限値は、共振素子１３の共振周波数Ｆ０の２倍（２×Ｆ０）以下の値に設定されることが好ましい。このとき、第２の上限値は、例えば、共振周波数Ｆ０と第１の上限値（２×Ｆ０）との間の所定の値に設定されることが好ましい。
【００４１】
スイッチング周波数上限値調整回路３２は、設定したスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）をシフト量演算回路３３へ出力する。
【００４２】
シフト量演算回路３３は、制御量演算回路３１で算出された制御量（Ｆｓｗ＿ｓｈｉｆｔ）、及びスイッチング周波数上限値調整回路３２で設定されたスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に基づいて新たなスイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）を算出する。
【００４３】
例えば、シフト量演算回路３３は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量以下であるとき、算出された制御量（Ｆｓｗ＿ｓｈｉｆｔ）に相当する周波数を新たなスイッチング周波数（Ｆｓｗ）に設定する。このとき、シフト量演算回路３３は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）に基づいて新たなスイッチング周波数（Ｆｓｗ）のみを算出する。なお、制御量（Ｆｓｗ＿ｓｈｉｆｔ）が周波数の単位で算出されている場合、新たなスイッチング周波数（Ｆｓｗ）は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）と同じ値となる。
【００４４】
また、シフト量演算回路３３は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量より大きいとき、スイッチング周波数上限値以下の所定の値を新たなスイッチング周波数（Ｆｓｗ）に設定し、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）と新たなスイッチング周波数（Ｆｓｗ）に相当する制御量との差分の制御量に相当する時比率調整量（Ｓｈｉｆｔ）を算出する。
【００４５】
このとき、シフト量演算回路３３は、例えば、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を新たなスイッチング周波数（Ｆｓｗ）に設定し、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）とスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量との差分の制御量に相当する時比率調整量（Ｓｈｉｆｔ）を算出する。
【００４６】
シフト量演算回路３３は、新たに設定したスイッチング周波数（Ｆｓｗ）、及び算出した時比率調整量（Ｓｈｉｆｔ）をスイッチング制御信号生成回路３４へ出力する。
【００４７】
スイッチング制御信号生成回路３４は、シフト量演算回路３３から出力されたスイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）に基づいて、スイッチング素子１２ａ〜１２ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。
【００４８】
例えば、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量以下のとき、スイッチング制御信号生成回路３４は、新たに設定したスイッチング周波数（Ｆｓｗ）に基づいて、スイッチング素子１２ａ〜１２ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。このように、スイッチング周波数（Ｆｓｗ）のみで出力電圧（Ｖｏ）の調整を行う制御を、周波数制御とよぶ場合がある。
【００４９】
一方、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量より大きいとき、スイッチング制御信号生成回路３４は、スイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）に基づいて、スイッチング素子１２ａ〜１２ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。例えば、スイッチング制御信号生成回路３４は、新たに設定されたスイッチング周波数（Ｆｓｗ）でスイッチング動作をさせつつ、スイッチング素子１２ａ〜１２ｄのオン・オフの切り替えのタイミングを時比率調整量（Ｓｈｉｆｔ）に応じて調整したスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。このように、スイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）により出力電圧（Ｖｏ）の調整を行う制御を、位相シフト制御とよぶ場合がある。
【００５０】
＜出力電圧の調整＞
次に、出力電圧の調整方法の例について説明する。図２は、共振形電源装置の周波数特性の例を示す図である。図２（ａ）は、周波数制御が行われたときの周波数特性の例を示す図である。図２（ｂ）〜（ｃ）は、位相シフト制御が行われたときの周波数特性の例を示す図である。
【００５１】
図２（ａ）〜（ｃ）には、共振形電源装置１の出力側に定格負荷が接続されたときの周波数特性、及び定格より軽い軽負荷が接続されたときの周波数特性が示されている。また、図２（ａ）〜（ｃ）では、縦軸がゲインＭ、横軸が周波数となっている。ここで、ゲインＭは、入力電圧（Ｖｉｎ）、出力電圧（Ｖｏ）、トランス１４の一次側及び二次側の巻数Ｎ１、Ｎ２に基づいて次に示す式で規定される。
【００５２】
Ｖｏ＝Ｍ・（Ｎ２／Ｎ１）・Ｖｉｎ
図３及び図４は、スイッチング素子のゲートに印加される電圧及び共振素子に流れる電流の例を示す図である。図３は、周波数制御が行われたときの、スイッチング制御信号Ｖｇ１〜Ｖｇ４、及び共振インダクタ１３ａに流れる電流ＩＬｒを示している。図４は、位相シフト制御が行われたときの、スイッチング制御信号Ｖｇ１〜Ｖｇ４、及び共振インダクタ１３ａに流れる電流ＩＬｒを示している。また、図４は、トランス１４における励磁電流ＩＬｍも合わせて示している。
【００５３】
図３では、時刻Ｔ０〜Ｔ６がスイッチング周期（Ｔｓｗ）であり、スイッチング周波数（Ｆｓｗ）と対応している。図４では、時刻Ｔ１０〜Ｔ１６がスイッチング周期（Ｔｓｗ）であり、スイッチング周波数（Ｆｓｗ）と対応している。なお、スイッチング素子１２ａ〜１２ｄは、ＮＭＯＳで構成されているものとする。このため、スイッチング制御信号Ｖｇ１〜Ｖｇ４がハイレベルのとき、対応するスイッチング素子１２ａ〜１２ｄはオン状態となる。一方、スイッチング制御信号Ｖｇ１〜Ｖｇ４がローレベルのとき、対応するスイッチング素子１２ａ〜１２ｄはオフ状態となる。
【００５４】
＜＜周波数制御＞＞
共振形電源装置１では、接続される負荷に応じて、所望のゲインＭが得られるときのスイッチング周波数（以下では動作点ともよぶ）が異なる。このため、負荷を入れ替えても同一のゲインＭが得られるよう、共振形電源装置１は、出力電圧（Ｖｏ）の調整を行う。図２（ａ）に示すように、例えば、設計値としてのゲインＭ０、及びゲインＭ０より高いゲインＭ１を得ようとする場合には、いずれも動作点が存在する。すなわち、共振形電源装置１は、定格負荷又は軽負荷が接続されても、周波数制御によりゲインＭ０、Ｍ１に対応する所定の出力電圧（Ｖｏ）を出力することが可能である。
【００５５】
例えば、図３に示すように、時刻Ｔ１になると、スイッチング素子１２ａ、１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４が入力される。これにより、スイッチング素子１２ａ、１２ｄのみがオン状態となる。そうすると、共振素子１３には、共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。そして、時刻Ｔ２では、電流ＩＬｒは、励磁電流ＩＬｍと交差し、共振現象が停止するため、電流ＩＬｒは励磁電流ＩＬｍとほぼ同じになる。
【００５６】
そして、時刻Ｔ３になると、スイッチング素子１２ａ、１２ｄのゲートにはローレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４が入力され、スイッチング素子１２ａ、１２ｄがオフ状態となる。これにより、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れ、電流ＩＬｒは励磁電流ＩＬｍより小さくなる。
【００５７】
時刻Ｔ４になると、スイッチング素子１２ｂ、１２ｃのゲートにはハイレベルのスイッチング制御信号Ｖｇ２、Ｖｇ３が入力される。これにより、スイッチング素子１２ｂ、１２ｃのみがオン状態となる。この間も、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。そして、時刻Ｔ５では、電流ＩＬｒは、励磁電流ＩＬｍと再び交差し、共振現象が停止するため、電流ＩＬｒは励磁電流ＩＬｍとほぼ同じになる。
【００５８】
そして、時刻Ｔ６になると、スイッチング素子１２ｂ、１２ｃのゲートにはローレベルのスイッチング制御信号Ｖｇ２、Ｖｇ３が入力され、スイッチング素子１２ｂ、１２ｃがオフ状態となる。これにより、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れ、電流ＩＬｒは励磁電流ＩＬｍより大きくなる。
【００５９】
＜＜位相シフト制御＞＞
次に、ゲインＭ０より低いゲインＭ２を得ようとする場合について説明する。図２（ａ）に示すように、定格負荷が接続されたときの動作点は存在する。なお、図２（ａ）に示す例では、定格負荷が接続されたときの共振形電源装置１は、周波数制御により、ゲインＭ２よりさらに低いゲインに対応する動作点も存在する。
【００６０】
しかし、軽負荷が接続されたとき、図２（ａ）に示すように、ゲインＭ２に対応する動作点は存在しない。すなわち、軽負荷が接続された共振形電源装置１は、周波数制御ではゲインＭ２に対応する低電圧を出力することができない。言い換えれば、このときの共振形電源装置１は、過大な電流が流れなければ動作しない。したがって、共振形電源装置１は、位相シフト制御を行う。
【００６１】
位相シフト制御では、例えば、図２（ｂ）に示すようなスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ａ）が設定される。制御量（Ｆｓｗ＿ｓｈｉｆｔ）に相当する周波数がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ａ）より大きいとき、共振形電源装置１は、例えば、スイッチング周波数（Ｆｓｗ）をスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ａ）に設定する。そして、共振形電源装置１は、時比率調整量（Ｓｈｉｆｔ）に基づいて、例えば、スイッチング周期（Ｔｓｗ）内におけるスイッチング素子１２ｃ、１２ｄのオン・オフの切り替えのタイミングを調整する。
【００６２】
例えば、図４に示すように、時刻Ｔ１０では、スイッチング素子１２ｄのゲートには、すでにハイレベルのスイッチング制御信号Ｖｇ４が入力されており、スイッチング素子１２ｄはオン状態となっている。このとき、共振素子１３には、共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。
【００６３】
そして、時刻Ｔ１１になると、スイッチング素子１２ａのゲートにもハイレベルスイッチング制御信号Ｖｇ１が入力される。これにより、スイッチング素子１２ａ、１２ｄはともにオン状態となる。このときも、共振素子１３には、共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。
【００６４】
そして、時刻Ｔ１２になると、スイッチング素子１２ｄのゲートにはローレベルのスイッチング制御信号Ｖｇ４が入力される。周波数制御であれば、時刻Ｔ１３になると、スイッチング制御信号Ｖｇ４の電位がハイレベルからローレベルに切り替わる。しかし、位相シフト制御では、スイッチング制御信号Ｖｇ４の電位が切り替わるタイミングが、時比率調整量（Ｓｈｉｆｔ）に基づいた所定の時間（Ｔ１３−Ｔ１２）早くなっている。
【００６５】
スイッチング制御信号Ｖｇ４の電位がハイレベルからローレベルに切り替わると、スイッチング素子１２ｄはオフ状態となる。これにより、図４に示すように、共振素子１３に流れる電流ＩＬｒは急激に小さくなる。そして、時刻Ｔ１７付近では、電流ＩＬｒは、励磁電流ＩＬｍと交差し励磁電流ＩＬｍとほぼ同じになる。
【００６６】
時刻Ｔ１７になると、スイッチング素子１２ｃのゲートにはハイレベルのスイッチング制御信号Ｖｇ３が入力される。位相シフト制御では、スイッチング制御信号Ｖｇ４の電位が切り替わるタイミングが、時比率調整量（Ｓｈｉｆｔ）に基づいた所定の時間（Ｔ１４−Ｔ１７）早くなっている。スイッチング制御信号Ｖｇ３の電位がローレベルからハイレベルに切り替わると、スイッチング素子１２ｃはオン状態となる。この間も、電流ＩＬｒは、励磁電流ＩＬｍとほぼ同じである。
【００６７】
そして、時刻Ｔ１３になると、スイッチング素子１２ａのゲートにはローレベルのスイッチング制御信号Ｖｇ１が入力され、スイッチング素子１２ａがオフ状態となる。これにより、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れ、電流ＩＬｒは励磁電流ＩＬｍより小さくなる。
【００６８】
時刻Ｔ１４になると、スイッチング素子１２ｂのゲートにはハイレベルのスイッチング制御信号Ｖｇ２が入力される。これにより、スイッチング素子１２ｂがオン状態となる。この間も、共振素子１３には、共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れる。
【００６９】
そして、時刻Ｔ１５になると、スイッチング素子１２ｃのゲートにはローレベルのスイッチング制御信号Ｖｇ３が入力される。位相シフト制御では、スイッチング制御信号Ｖｇ３の電位が切り替わるタイミングが、時比率調整量（Ｓｈｉｆｔ）に基づいた所定の時間（Ｔ１０−Ｔ１５）早くなっている。スイッチング制御信号Ｖｇ３の電位がハイレベルからローレベルに切り替わると、スイッチング素子１２ｃがオフ状態となる。これにより、図４に示すように、共振素子１３に流れる電流ＩＬｒは急激に大きくなる。そして、時刻Ｔ１８付近では、電流ＩＬｒは、励磁電流ＩＬｍと交差し励磁電流ＩＬｍとほぼ同じになる。
【００７０】
時刻Ｔ１８になると、スイッチング素子１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ４が入力される。位相シフト制御では、スイッチング制御信号Ｖｇ４の電位が切り替わるタイミングが、時比率調整量（Ｓｈｉｆｔ）に基づいた所定の時間（Ｔ１１−Ｔ１８）早くなっている。スイッチング制御信号Ｖｇ４の電位がローレベルからハイレベルに切り替わると、スイッチング素子１２ｄはオン状態となる。この間も、電流ＩＬｒは、励磁電流ＩＬｍとほぼ同じである。
【００７１】
そして、時刻Ｔ１６になると、スイッチング素子１２ｂのゲートにはローレベルのスイッチング制御信号Ｖｇ２が入力され、スイッチング素子１２ｂがオフ状態となる。これにより、共振素子１３には、再び共振周波数Ｆ０の正弦波状の電流ＩＬｒが流れ、電流ＩＬｒは励磁電流ＩＬｍより大きくなる。
【００７２】
このような位相シフト制御が行われると、図２（ｂ）に示すように、軽負荷が接続されても、共振形電源装置１は、ゲインＭ２や、ゲインＭ２よりもさらに小さいゲインに対応する低電圧を出力することが可能となる。
【００７３】
図２（ｃ）は、図２（ｂ）に示す場合よりも高いスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ｂ）が設定されたときの周波数特性の例を示している。図２（ｃ）に示すように、定格負荷が接続された場合、最も小さいゲインＭの動作点は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ｂ）以下である。したがって、定格負荷が接続された共振形電源装置１は、周波数制御のみで出力電圧（Ｖｏ）を調整することが可能である。
【００７４】
これに対し、軽負荷が接続された場合、制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ｂ）よりも大きくなると、共振形電源装置１は、例えば、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ＿ｂ）をスイッチング周波数（Ｆｓｗ）に設定し、位相シフト制御を行う。このように、共振形電源装置１は、低いゲインＭに対応する低電圧の出力電圧（Ｖｏ）を調整する。
【００７５】
＜＜スイッチング周波数上限値の調整＞＞
次に、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を調整しながら出力電圧（Ｖｏ）の調整を行う場合について説明する。ここでは、主に、共振形電源装置１の起動時における動作について説明する。
【００７６】
図５及び図６は、起動時におけるスイッチング素子のゲートに入力される信号の波形、及びスイッチング素子に流れる電流の波形の例を示す図である。例えば、図５〜図６は、それぞれのスイッチング素子１２ａ〜１２ｄのゲートに入力されるスイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。図５（ａ）は、周波数制御時における、スイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。図５（ｂ）、及び図６（ａ）〜（ｂ）は、位相シフト制御時における、スイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。
【００７７】
起動時には出力電圧（Ｖｏ）がゼロに近い状態であるので、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏ）との電位差が大きい。このため、共振素子１３には、過大な電圧が印加され、過大な電流が流れる。このとき、周波数制御が行われると、図５（ａ）に示すように、スイッチング素子１２ａにも大きな電流が流れてしまう。なお、図示は省略しているが、これ以外のスイッチング素子１２ｂ〜１２ｄにも大きなソース−ドレイン電流が流れる期間が存在する。
【００７８】
図５（ａ）に示すように、時刻Ｔ２０〜Ｔ２１、Ｔ２２〜Ｔ２５、Ｔ２６〜Ｔ２８の期間では、スイッチング素子１２ａのゲートにはローレベルのスイッチング制御信号Ｖｇ１が入力されている。このため、これらの期間では、スイッチング素子１２ａはオフ状態となっており、スイッチング素子１２ａには、正方向のソース−ドレイン電流Ｉａは流れない。ただし、時刻Ｔ２０〜Ｔ２１、Ｔ２４〜Ｔ２５の期間では、スイッチング素子１２ａのボディダイオードに負方向の電流が流れる。このため、これらの期間では、スイッチング素子１２ａにおけるソース−ドレイン電流Ｉａの電流値は大きくなっている。
【００７９】
時刻Ｔ２１〜Ｔ２２及び時刻Ｔ２５〜Ｔ２６の期間では、スイッチング素子１２ａ、１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４が入力されている。これらの期間では、スイッチング素子１２ａ、１２ｄはオン状態となっている。このとき、スイッチング素子１２ａには、図５（ａ）に示す大きなソース−ドレイン電流Ｉａが流れる。
【００８０】
そこで、起動時に位相シフト制御を行うと、スイッチング素子１２ａのソース−ドレイン電流Ｉａは、例えば、図５（ｂ）に示すような波形となる。図５（ｂ）に示す位相シフト制御では、図５（ａ）と比較すると、スイッチング素子１２ｄ（１２ｃ）のゲートに入力されるスイッチング制御信号Ｖｇ４（Ｖｇ３）の立ち上がり、立ち下りのタイミングが、例えば、時刻Ｔ２２−Ｔ３０（Ｔ２３−Ｔ３１）の分だけ早くなっている。時比率調整量（Ｓｈｉｆｔ）により、このようなタイミングの違いが生じている。この場合、時刻Ｔ２０〜Ｔ２１、Ｔ２４〜Ｔ２５の期間において、スイッチング素子１２ａのボディダイオードに流れる負方向の電流は、図５（ａ）の場合よりも低減されている。
【００８１】
時刻Ｔ２１〜Ｔ３０、Ｔ２５〜Ｔ３４の期間では、スイッチング素子１２ａ、１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４がそれぞれ入力されている。このため、これらの期間では、スイッチング素子１２ａ、１２ｄはオン状態となっており、スイッチング素子１２ａには、急激に変化するソース−ドレイン電流Ｉａが流れる。
【００８２】
ところが、時刻Ｔ３０、Ｔ３４では、スイッチング素子１２ｄのゲートに入力されるスイッチング制御信号Ｖｇ４が、ハイレベルからローレベルに切り替わっている。また、時刻Ｔ３１、Ｔ３５では、スイッチング素子１２ｃのゲートに入力されるスイッチング制御信号Ｖｇ３が、ローレベルからハイレベルに切り替わっている。このため、時刻Ｔ３０〜Ｔ３１、Ｔ３４〜Ｔ３５の期間では、スイッチング素子１２ａのみがオン状態となっているが、時刻Ｔ３１〜Ｔ２２、Ｔ３５〜Ｔ２６の期間では、スイッチング素子１２ａ、１２ｃがオン状態となっている。これにより、図５（ｂ）に示すように、スイッチング素子１２ａに流れるソース−ドレイン電流Ｉａの変化が緩やかになり、ソース−ドレイン電流Ｉａの最大値は、図５（ａ）よりも小さくなっている。ただし、これでは、起動時におけるスイッチング素子１２ａのソース−ドレイン電流Ｉａが十分に低減されているとはいえない。
【００８３】
図６（ａ）は、図５（ｂ）のときよりも時比率調整量（Ｓｈｉｆｔ）を増やした場合における、スイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。
【００８４】
図６（ａ）に示す位相シフト制御では、図５（ｂ）と比較すると、スイッチング素子１２ｄ（１２ｃ）のゲートに入力されるスイッチング制御信号Ｖｇ４（Ｖｇ３）の立ち上がり、立ち下りのタイミングが、さらに早くなっている。例えば、スイッチング制御信号Ｖｇ４の立ち下がりのタイミングは、図６（ａ）に示すように、スイッチング制御信号Ｖｇ１の立ち上がりのタイミングとほぼ同時刻となっている。すなわち、スイッチング制御信号Ｖｇ４（Ｖｇ３）の立ち上がり、立ち下りのタイミングが、例えば、時刻Ｔ２２−Ｔ２１（Ｔ２３−Ｔ４０）の分だけ早くなっている。この場合、時刻Ｔ２０〜Ｔ２１、Ｔ２４〜Ｔ２５の期間では、スイッチング素子１２ａのボディダイオードには電流が流れない。
【００８５】
時刻Ｔ２１〜Ｔ２２、Ｔ２５〜Ｔ２６の期間では、スイッチング素子１２ａのゲートにはハイレベルのスイッチング制御信号Ｖｇ１が入力され、スイッチング素子１２ｄのゲートにはローレベルのスイッチング制御信号Ｖｇ４が入力されている。このため、これらの期間では、スイッチング素子１２ａがオン状態、スイッチング素子１２ｄがオフ状態となっている。このとき、スイッチング素子１２ａには、一時的に急激に変化するソース−ドレイン電流Ｉａが流れる。
【００８６】
そして、時刻Ｔ４０、Ｔ４２では、スイッチング素子１２ｃのゲートに入力されるスイッチング制御信号Ｖｇ３が、ローレベルからハイレベルに切り替わっている。このため、時刻Ｔ２１〜Ｔ４０、Ｔ２５〜Ｔ４２の期間では、スイッチング素子１２ａのみがオン状態となっているが、時刻Ｔ４０〜Ｔ２２、Ｔ４２〜Ｔ２６の期間では、スイッチング素子１２ａ、１２ｃがオン状態となっている。これにより、図６（ａ）に示すように、スイッチング素子１２ａに流れるソース−ドレイン電流Ｉａの変化が、図５（ｂ）より緩やかになり、ソース−ドレイン電流Ｉａの最大値は、図５（ｂ）よりも小さくなっている。
【００８７】
しかし、時比率調整量（Ｓｈｉｆｔ）が大きすぎるため、共振素子１３の電流（例えば、電流ＩＬｒ）が逆流し、図６（ａ）に示すように、時刻Ｔ２３、Ｔ２７付近において、ソース−ドレイン電流Ｉａが逆流している。以下では、このような逆流した電流をリカバリ電流ともよぶ。このような状態でスイッチング素子１２ｂがオン状態に切り替わると、スイッチング素子１２ａのボディダイオードにリカバリ電流が流れている期間は、入力端Ｐ１と接続されたノードと、入力端Ｐ２と接続されたノードとが、スイッチング素子１２ａ、１２ｂを介して短絡した状態となる。このとき、スイッチング素子１２ａ、１２ｂには短絡電流が流れるため、リカバリ耐性が低いスイッチング素子１２ａ、１２ｂは破壊されるおそれがある。
【００８８】
そこで、図６（ｂ）では、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を図５よりも大きくし、時比率調整量（Ｓｈｉｆｔ）を図６（ａ）よりも小さくした場合における、スイッチング制御信号Ｖｇ１〜Ｖｇ４の波形、及びスイッチング素子１２ａのソース−ドレイン電流Ｉａの波形を示している。
【００８９】
すなわち、図６（ｂ）に示すスイッチング周期（Ｔｓｗ）は、図５（ａ）〜（ｂ）、図６（ａ）に示すスイッチング周期（Ｔｓｗ）よりも短く設定されている。また、図６（ｂ）に示すように、スイッチング制御信号Ｖｇ４の立ち下りのタイミングは、スイッチング制御信号Ｖｇ１が立ち上がった直後になっていることから、図６（ｂ）における時比率調整量（Ｓｈｉｆｔ）は、図６（ａ）に示す時比率調整量（Ｓｈｉｆｔ）よりも小さく設定されている。
【００９０】
図６（ｂ）に示すように、時刻Ｔ５０〜Ｔ５１、Ｔ５４〜Ｔ５５の期間では、スイッチング素子１２ａのゲートにはローレベルのスイッチング制御信号Ｖｇ１が入力されている。このため、これらの期間では、スイッチング素子１２ａはオフ状態となっている。これらの期間では、スイッチング素子１２ａのボディダイオードに負方向の電流が流れる。ただし、これらの期間に流れる電流は、図５（ｂ）に示すＴ２０〜Ｔ２１、Ｔ２４〜Ｔ２５の期間に流れる電流よりも低減されている。
【００９１】
時刻Ｔ５１〜Ｔ６０、Ｔ５５〜Ｔ６４の期間では、スイッチング素子１２ａ、１２ｄのゲートにはハイレベルのスイッチング制御信号Ｖｇ１、Ｖｇ４がそれぞれ入力されている。このため、これらの期間では、スイッチング素子１２ａ、１２ｄはオン状態となっており、スイッチング素子１２ａには、急激に変化するソース−ドレイン電流Ｉａが流れる。ただし、時刻Ｔ５１〜Ｔ６０、Ｔ５５〜Ｔ６４の期間に流れる急激に変化するソース−ドレイン電流Ｉａは、図６（ａ）の場合と比べて小さくなっている。
【００９２】
時刻Ｔ６０、Ｔ６４では、スイッチング素子１２ｄのゲートに入力されるスイッチング制御信号Ｖｇ４が、ハイレベルからローレベルに切り替わっている。また、時刻Ｔ６１、Ｔ６５では、スイッチング素子１２ｃのゲートに入力されるスイッチング制御信号Ｖｇ３が、ローレベルからハイレベルに切り替わっている。このため、時刻Ｔ６０〜Ｔ６１、Ｔ６４〜Ｔ６５の期間では、スイッチング素子１２ａのみがオン状態となっているが、時刻Ｔ６１〜Ｔ５２、Ｔ６５〜Ｔ５６の期間では、スイッチング素子１２ａ、１２ｃがオン状態となっている。
【００９３】
これにより、図６（ｂ）に示すように、スイッチング素子１２ａに流れるソース−ドレイン電流Ｉａの変化が緩やかになり、ソース−ドレイン電流Ｉａの最大値は、図６（ａ）よりも小さくなっている。また、この場合、図６（ｂ）に示すように、リカバリ電流の発生も抑えられている。
【００９４】
ここで、起動時から定常時までの間におけるスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の変化について説明する。図７は、本発明の実施の形態１に係るスイッチング周波数上限値の変化の一例を示す図である。図７（ａ）は、起動信号の一例を示す図である。図７（ｂ）は、出力電圧（Ｖｏ）の変化の一例を示す図である。図７（ｃ）は、スイッチング周波数上限値の変化の一例を示す図である。
【００９５】
時刻Ｔ１００〜Ｔ１０１の期間では、図７（ａ）に示す起動信号（ＲＵＮ）はローレベルである。このとき、共振形電源装置１は起動しておらず、出力電圧（Ｖｏ）の調整は行われていない。なお、共振形電源装置１は起動していない場合とは、例えば、電源制御回路３０からスイッチング制御信号Ｖｇ１〜Ｖｇ４が出力されず、あるいはローレベルのスイッチング制御信号のみが出力されており、スイッチング素子１２ａ〜１２ｄの動作が停止している状態である。
【００９６】
このため、この期間の出力電圧（Ｖｏ）は、図７（ｂ）に示すようにほぼゼロである。このときのスイッチング周波数上限値（Ｆ１：Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）は、例えば、図７（ｃ）に示すように、共振素子１３の共振周波数Ｆ０の２倍の値（２×Ｆ０）、あるいはそれ以下の所定の値に設定される。
【００９７】
そして、図７（ａ）に示すように、時刻Ｔ１０１において、ハイレベルの起動信号（ＲＵＮ）が入力されると、共振形電源装置１が起動し、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を開始する。例えば、スイッチング周波数上限値調整回路３２は、リファレンス電圧（Ｖｒｅｆ）と出力電圧（Ｖｏ）との差分（ΔＶ）に基づいてスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の減少量を算出する。スイッチング周波数上限値調整回路３２は、算出した減少量に基づき、図７（ｃ）に示すように、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の上限値（Ｆ２：第２の上限値）まで順次低下させる。
【００９８】
そして、図７（ａ）に示すように、時刻Ｔ１０２において、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達すると、スイッチング周波数上限値調整回路３２は、図７（ｃ）に示すように、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（Ｆ２）に設定する。図示は省略しているが、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より高くなったとき、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（Ｆ２）に固定してもよい。スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）が変動しないので、共振形電源装置１の動作が安定するからである。このように、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達すると、共振形電源装置１は、起動時の動作から定常時の動作に切り替わる。
【００９９】
このように、起動時だけでなく、起動時から定常時に切り替わるまで、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整が行われてもよい。例えば、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）よりも小さい場合、共振形電源装置１は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を行いつつ、出力電圧（Ｖｏ）を調整してもよい。
【０１００】
＜本実施の形態による効果＞
本実施の形態によれば、電源制御回路３０は、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいときのスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上であるときのスイッチング周波数上限値よりも高く設定する。
【０１０１】
この構成によれば、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏ）との電位差が大きくても、スイッチング素子１２ａ〜１２ｄにおけるオン状態の期間が短縮されるので、スイッチング素子１２ａ〜１２ｄに流れるソース−ドレイン電流が低減される。これにより、スイッチング素子１２ａ〜１２ｄの破壊による不具合の発生が抑えられる。また、これにより、それぞれのスイッチング素子１２ａ〜１２ｄに、最大定格電流が低い安価なＭＯＳを採用することが可能である。
【０１０２】
また、本実施の形態によれば、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、電源制御回路３０は、出力電圧（Ｖｏ）が上昇するにつれてスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を低下させる。例えば、電源制御回路３０は、起動信号（ＲＵＮ）が入力されるまで、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を第１の上限値である所定の値Ｆ１に設定し、起動信号（ＲＵＮ）が入力されると、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達するまでの間、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を第２の上限値である所定の値Ｆ２まで順次低下させる。
【０１０３】
この構成によれば、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）が適切な値に設定されるので、スイッチング素子１２ａ〜１２ｄに流れるソース−ドレイン電流を適切に制御することが可能となる。これにより、スイッチング素子１２ａ〜１２ｄの破壊による不具合の発生が抑えられる。また、これにより、それぞれのスイッチング素子１２ａ〜１２ｄに、最大定格電流が低い安価なＭＯＳを採用することが可能である。
【０１０４】
また、本実施の形態によれば、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）以上のとき、電源制御回路３０は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を第２の上限値である所定の値Ｆ２に固定する。この構成によれば、定常時には、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）が変動しないので、共振形電源装置１の動作を安定させることが可能となる。
【０１０５】
また、本実施の形態によれば、電源制御回路３０は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を共振素子１３の共振周波数Ｆ０の２倍以下の値に設定する。この構成によれば、ダイオードリカバリによる短絡電流の発生を抑えつつ、Ｖｇ１〜Ｖｇ４を生成するスイッチング制御信号生成回路３４等の各種回路の負担を低減させることが可能となる。
【０１０６】
また、本実施の形態によれば、電源制御回路３０は、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量より大きいとき、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）以下の所定の値（例えば、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ））を新たなスイッチング周波数（Ｆｓｗ）に設定し、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）と新たなスイッチング周波数（Ｆｓｗ）に相当する制御量との差分に相当する時比率調整量（Ｓｈｉｆｔ）を算出する。そして、電源制御回路３０は、新たに設定したスイッチング周波数（Ｆｓｗ）及び時比率調整量（Ｓｈｉｆｔ）に基づいてそれぞれのスイッチング素子１２ａ〜１２ｄのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。
【０１０７】
この構成によれば、時比率調整量（Ｓｈｉｆｔ）により、スイッチング素子１２ａ〜１２ｄのオン・オフの期間を調整することができるので、スイッチング素子１２ａ〜１２ｄに流れるダイオードリカバリによる短絡電流の発生を抑えることが可能となる。これにより、それぞれのスイッチング素子１２ａ〜１２ｄに、リカバリ耐性が低く、オン抵抗が低いＭＯＳを採用することが可能である。また、これにより、入力端Ｐ１と接続されたノードと、入力端Ｐ２と接続されたノードとの短絡が発生しなくなるので、ダイオードリカバリによる短絡電流に起因する不具合の発生が抑えられる。
【０１０８】
（実施の形態２）
次に、本発明の実施の形態２について説明する。なお、以下の各実施の形態においては、前述の実施の形態と重複する箇所について、原則として詳細な説明を省略する。図８は、本発明の実施の形態２に係る共振形電源装置の構成の一例を示す図である。図８に示す共振形電源装置１の構成要素は、図１に示す共振形電源装置１の構成要素と同様である。
【０１０９】
図８に示す共振形電源装置１では、電源制御回路３０のスイッチング周波数上限値調整回路３２には、出力電圧（Ｖｏ）が起動信号として入力されている。スイッチング周波数上限値調整回路３２は、出力電圧（Ｖｏ）が入力されると、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を行う。
【０１１０】
図９は、本発明の実施の形態２に係るスイッチング周波数上限値の変化の一例を示す図である。図９（ａ）は、出力電圧（Ｖｏ）の変化の一例を示す図である。図９（ｂ）は、スイッチング周波数上限値の変化の一例を示す図である。本実施の形態では、図９（ａ）に示すように、時刻Ｔ１００において、出力電圧（Ｖｏ）がスイッチング周波数上限値調整回路３２に入力されている。このとき、共振形電源装置１は起動しており、出力電圧（Ｖｏ）の調整が行われている。
【０１１１】
スイッチング周波数上限値調整回路３２は、図９（ｂ）に示すように、出力電圧（Ｖｏ）が入力された時刻Ｔ１００からスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を開始する。例えば、スイッチング周波数上限値調整回路３２は、時刻Ｔ１００〜Ｔ１０２までの期間、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、例えばＦ１（２×Ｆ０）からＦ２まで徐々に低下させる。そして、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達すると、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）をＦ２に固定する。
【０１１２】
なお、本実施の形態では、スイッチング周波数上限値調整回路３２に、出力電圧（Ｖｏ）が起動信号として入力された場合について説明したが、このような場合に限定されるものではない。例えば、起動時のような出力電圧（Ｖｏ）が非常に低い場合におけるスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を、定常時のように出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に近い場合におけるスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）よりも高く設定できるのであれば、スイッチング周波数上限値調整回路３２は、どのような信号を基準にして動作しても構わない。
【０１１３】
本実施の形態によれば、前述の実施の形態における各効果に加え、以下の効果が得られる。本実施の形態によれば、スイッチング周波数上限値調整回路３２に出力電圧（Ｖｏ）が入力されると、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を行う。この構成によれば、出力電圧（Ｖｏ）が入力されると、直ちにスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整を行うことが可能となる。
【０１１４】
（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態では、起動時から所定の期間、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を固定している。
【０１１５】
図１０は、本発明の実施の形態３に係るスイッチング周波数上限値の変化の一例を示す図である。図１０（ａ）は、起動信号の一例を示す図である。図１０（ｂ）は、出力電圧（Ｖｏ）の変化の一例を示す図である。図１０（ｃ）は、スイッチング周波数上限値の変化の一例を示す図である。
【０１１６】
図７に示す例では、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、スイッチング周波数上限値調整回路３２は、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）をＦ１からＦ２まで徐々に低下させていた。これに対し、本実施の形態では、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さいとき、スイッチング周波数上限値調整回路３２は、図１０（ｃ）に示すように、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）を所定の値（例えば、Ｆ１：第３の上限値）に固定する。
【０１１７】
そして、時刻Ｔ１０２において、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）に達すると、スイッチング周波数上限値調整回路３２は、図１０（ｃ）に示すように、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）をＦ１からＦ２（第４の上限値）へ低下させる。
【０１１８】
本実施の形態によれば、前述の実施の形態における各効果に加え、以下の効果が得られる。本実施の形態によれば、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整の回数が大幅に低減されるので、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）の調整に関する制御に係る負荷が低減される。
【０１１９】
（実施の形態４）
次に、本発明の実施の形態４について説明する。本実施の形態では、前述の各実施の形態における共振形電源装置１とは異なる構成を備えた共振形電源装置について説明する。
【０１２０】
図１１は、本発明の実施の形態４に係る共振形電源装置の構成の一例を示す図である。共振形電源装置１０１は、図１１に示すように、電源主回路１１０、電源制御回路３０を備えている。電源主回路１１０は、図１１に示すように、トランス１１４、二次側半導体素子１１５等を備えている。
【０１２１】
トランス１１４は、いわゆるセンタータップ方式で構成されている。詳しくは、トランス１１４の二次側には、図１１に示すように、センタータップ１１４ａが設けられている。また、トランス１１４の二次側には、図１１に示すように、センタータップ１１４ａと接続された出力端Ｐ１１５が設けられている。すなわち、トランス１１４は、３つの出力端Ｐ１３、Ｐ１４、Ｐ１１５を備えている。トランス１１４のこれら以外の構成は、図１に示すトランス１４と同様である。
【０１２２】
二次側半導体素子１１５は、トランス１１４の二次側の電流を整流する素子である。二次側半導体素子１１５は、図１１に示すように、ダイオード１１５ａ、１１５ｂを備えている。例えば、ダイオード１１５ａのカソード側の端部は、トランス１１４の出力端Ｐ１４と接続されている。ダイオード１１５ｂのカソード側の端部は、トランス１１４の出力端Ｐ１３と接続されている。トランス１１４の出力端Ｐ１１５は、出力側コンデンサ１６の一方の電極、及び電源主回路１１０の一方の出力端Ｐ３と接続されている。ダイオード１１５ａのアノード側の端部、及びダイオード１１５ｂのアノード側の端部は、出力側コンデンサ１６の他方の電極、及び電源主回路１１０の他方の出力端Ｐ４と接続されている。
【０１２３】
出力端Ｐ１１５の電圧が出力端Ｐ１３の電圧より高い場合、トランス１１４の二次側の電流は、ダイオード１１５ｂにより整流される。これに対し、出力端Ｐ１１５の電圧が出力端Ｐ１４の電圧より高い場合、トランス１１４の二次側の電流は、ダイオード１１５ａにより整流される。
【０１２４】
図１１に示すようなセンタータップ方式のトランス１１４を備えた共振形電源装置１０１においても、前述の実施の形態における各効果が得られる。
【０１２５】
（実施の形態５）
次に、本発明の実施の形態５について説明する。本実施の形態では、電源主回路１０に流れる電流に基づいて制御量（Ｆｓｗ＿ｓｈｉｆｔ）を算出する場合について説明する。
【０１２６】
図１２は、本発明の実施の形態５に係る共振形電源装置の構成の一例を示す図である。共振形電源装置２０１は、図１２に示すように、電源主回路１０、電源制御回路２３０を備えている。
【０１２７】
電源主回路１０は、電源主回路１０に流れる出力電流ＩＬを検出し、検出した出力電流ＩＬの情報を電源制御回路２３０へ出力する。なお、図１２に示す例では、電源主回路１０は、二次側半導体素子１５に流れる電流を出力電流ＩＬとして検出しているが、例えば、共振素子１３や一次側半導体素子１２に流れる電流を出力電流ＩＬとして検出してもよい。
【０１２８】
電源制御回路２３０は、図１２に示すように、制御量演算回路２３１等を備えている。制御量演算回路２３１は、電圧制御回路２３１ａ、電流制御回路２３１ｂを備えている。電圧制御回路２３１ａには、出力電圧（Ｖｏ）及びリファレンス電圧（Ｖｒｅｆ）が入力される。電圧制御回路２３１ａは、入力された出力電圧（Ｖｏ）及びリファレンス電圧（Ｖｒｅｆ）に基づいて、リファレンス電圧（Ｖｒｅｆ）に対応する電流の目標値であるリファレンス電流Ｉｒｅｆを算出する。電圧制御回路２３１ａは、算出したリファレンス電流Ｉｒｅｆを電流制御回路２３１ｂへ出力する。また、電圧制御回路２３１ａは、出力電圧（Ｖｏ）及びリファレンス電圧（Ｖｒｅｆ）の差分（ΔＶ）を算出し、算出した電圧の差分（ΔＶ）をスイッチング周波数上限値調整回路３２へ出力する。
【０１２９】
電流制御回路２３１ｂには、図１２に示すように、リファレンス電流Ｉｒｅｆ及び電源主回路１０を流れる出力電流ＩＬの情報が入力される。電流制御回路２３１ｂは、入力されたリファレンス電流Ｉｒｅｆ及び電源主回路１０を流れる出力電流ＩＬに基づいて、制御量（Ｆｓｗ＿ｓｈｉｆｔ）を算出する。例えば、電流制御回路２３１ｂは、出力電流ＩＬとリファレンス電流Ｉｒｅｆとの電流の差分（ΔＩ）を算出し、算出した電流の差分（ΔＩ）に基づいて制御量（Ｆｓｗ＿ｓｈｉｆｔ）を算出する。
【０１３０】
電流制御回路２３１ｂは、算出した制御量（Ｆｓｗ＿ｓｈｉｆｔ）をシフト量演算回路３３へ出力する。このように、本実施の形態の共振形電源装置２０１は、電源主回路１０に流れる出力電流ＩＬに基づいて出力電圧（Ｖｏ）の調整を行う。
【０１３１】
本実施の形態によれば、センタータップ方式のトランス１１４を備えた共振形電源装置２０１においても、前述の実施の形態における各効果が得られる。
【０１３２】
（実施の形態６）
次に、本発明の実施の形態６について説明する。これまでの実施の形態では、制御量演算回路３１、２３１は、周波数の単位で制御量（Ｆｓｗ＿ｓｈｉｆｔ）を算出する場合について説明した。また、スイッチング周波数上限値調整回路３２では、電圧の差分（ΔＶ）に基づいて、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）が設定されていた。また、シフト量演算回路３３では、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）及び制御量（Ｆｓｗ＿ｓｈｉｆｔ）に基づいてスイッチング周波数（Ｆｓｗ）等が算出されていた。このように、これまでの実施の形態では、周波数の単位でそれぞれの値が設定、算出されていた。これに対し、本実施の形態では、時間の単位でそれぞれの値が設定、算出される場合について説明する。
【０１３３】
図１３は、本発明の実施の形態６に係る共振形電源装置の構成の一例を示す図である。共振形電源装置３０１は、図１３に示すように、電源主回路１０、電源制御回路３３０を備えている。電源制御回路３３０は、図１３に示すように、制御量演算回路３３１、スイッチング周期下限値調整回路３３２、シフト量演算回路３３３、スイッチング制御信号生成回路３３４を備えている。
【０１３４】
制御量演算回路３３１は、入力された出力電圧（Ｖｏ）及びリファレンス電圧（Ｖｒｅｆ）に基づいて、例えば、時間の単位で制御量を算出する。制御量演算回路３３１は、時間の単位で算出した制御量（Ｔｓｗ＿ｓｈｉｆｔ）をシフト量演算回路３３３へ出力する。
【０１３５】
スイッチング周期下限値調整回路３３２は、図１などに示すスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に対応するスイッチング周期下限値（Ｔｓｗ＿ｌｏｗｅｒ＿ｌｉｍｉｔ）を設定する。スイッチング周期下限値調整回路３３２は、設定したスイッチング周期下限値（Ｔｓｗ＿ｌｏｗｅｒ＿ｌｉｍｉｔ）をシフト量演算回路３３３へ出力する。
【０１３６】
シフト量演算回路３３３は、制御量演算回路３３１で算出された制御量（Ｔｓｗ＿ｓｈｉｆｔ）、及びスイッチング周期下限値調整回路３３２で設定されたスイッチング周期下限値（Ｔｓｗ＿ｌｏｗｅｒ＿ｌｉｍｉｔ）に基づいて新たなスイッチング周期（Ｔｓｗ）を設定し、時比率調整量（Ｓｈｉｆｔ）を算出する。シフト量演算回路３３３は、設定した新たなスイッチング周期（Ｔｓｗ）、及び算出した時比率調整量（Ｓｈｉｆｔ）をスイッチング制御信号生成回路３３４へ出力する。
【０１３７】
スイッチング制御信号生成回路３３４は、シフト量演算回路３３３から出力されたスイッチング周期（Ｔｓｗ）及び時比率調整量（Ｓｈｉｆｔ）に基づいて、スイッチング素子１２ａ〜１２ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。スイッチング制御信号生成回路３３４で生成されるスイッチング制御信号Ｖｇ１〜Ｖｇ４は、図１などに示すスイッチング制御信号生成回路３４で生成されるスイッチング制御信号Ｖｇ１〜Ｖｇ４と同一である。
【０１３８】
本実施の形態によれば、時間を単位とするスイッチング周期下限値（Ｔｓｗ＿ｌｏｗｅｒ＿ｌｉｍｉｔ）及び制御量（Ｔｓｗ＿ｓｈｉｆｔ）に基づいた場合にも、周波数を単位とするスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）及び制御量（Ｆｓｗ＿ｓｈｉｆｔ）に基づいた場合と同一のスイッチング制御信号Ｖｇ１〜Ｖｇ４が生成される。
【０１３９】
（実施の形態７）
本実施の形態では、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持し、スイッチング周波数（Ｆｓｗ）を変更しながら出力電圧（Ｖｏ）を調整する場合について説明する。
【０１４０】
算出された制御量（Ｆｓｗ＿ｓｈｉｆｔ）がスイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量より大きいとき、例えば、図１などに示すシフト量演算回路３３は、時比率調整量（Ｓｈｉｆｔ）を所定の値に設定する。そして、シフト量演算回路３３は、制御量（Ｆｓｗ＿ｓｈｉｆｔ）と、設定した時比率調整量（Ｓｈｉｆｔ）に相当する制御量との差分を算出し、算出した制御量の差分に相当する周波数を、新たなスイッチング周波数（Ｆｓｗ）に設定する。
【０１４１】
また、出力電圧（Ｖｏ）が変動し、例えば、図１などに示す制御量演算回路３１から次の制御量（Ｆｓｗ＿ｓｈｉｆｔ）が出力されると、シフト量演算回路３３は、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持したまま、次の制御量（Ｆｓｗ＿ｓｈｉｆｔ）と、時比率調整量（Ｓｈｉｆｔ）に相当する制御量との差分を算出し、算出した制御量の差分に相当する周波数を、新たなスイッチング周波数（Ｆｓｗ）に設定する。このように、シフト量演算回路３３は、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持したまま、スイッチング周波数（Ｆｓｗ）を調整する。
【０１４２】
なお、制御量（Ｆｓｗ＿ｓｈｉｆｔ）と、時比率調整量（Ｓｈｉｆｔ）に相当する制御量との差分が、スイッチング周波数上限値（Ｆｓｗ＿ｕｐｐｅｒ＿ｌｉｍｉｔ）に相当する制御量よりも大きいとき、シフト量演算回路３３は、新たな時比率調整量（Ｓｈｉｆｔ）を設定し、スイッチング周波数（Ｆｓｗ）を調整する。
【０１４３】
本実施の形態によれば、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持した場合にも、スイッチング周波数（Ｆｓｗ）を変更することにより出力電圧（Ｖｏ）を調整することが可能である。
【０１４４】
なお、ここでは、周波数を単位とした場合について説明したが、図１３に示すような時間を単位とした場合にも、本実施の形態で説明した内容が適用される。例えば、図１３に示すシフト量演算回路３３３は、時比率調整量（Ｓｈｉｆｔ）を一定の値に保持し、時間を単位とする制御量の差分を算出することにより、スイッチング周期（Ｔｓｗ）を変更することができる。
【０１４５】
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、一次側半導体素子を構成するスイッチング素子、及び二次側半導体素子を構成するダイオードは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の素子で構成されても構わない。また、本発明の共振形電源装置は、単独で構成されたものであってもよいし、その他の構成要素とともに、制御ＩＣ等の各種装置に組み込まれてもよい。また、例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
【０１４６】
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる場合がある。
【符号の説明】
【０１４７】
１…共振形電源装置、１０…電源主回路、１１…入力側コンデンサ、１２…一次側半導体素子、１２ａ〜１２ｄ…スイッチング素子、１３…共振素子、１４…トランス、１５…二次側半導体素子、１５ａ〜１５ｄ…ダイオード、１６…出力側コンデンサ、３０…電源制御回路、３１…制御量演算回路、３２…スイッチング周波数上限値調整回路、３３…シフト量演算回路、３４…スイッチング制御信号生成回路、１０１…共振形電源装置、１１０…電源主回路、１１４…トランス、１１５…二次側半導体素子、１１５ａ〜１１５ｂ…ダイオード、２０１…共振形電源装置、２３０…電源制御回路、２３１…制御量演算回路、２３１ａ…電圧制御回路、２３１ｂ…電流制御回路、３０１…共振形電源装置、３３０…電源制御回路、３３１…制御量演算回路、３３２…スイッチング周期下限値調整回路、３３３…シフト量演算回路、３３４…スイッチング制御信号生成回路、Ｖｇ１〜Ｖｇ４…スイッチング制御信号
【図１】
2019030122.tif 000003
【図２】
2019030122.tif 000004
【図３】
2019030122.tif 000005
【図４】
2019030122.tif 000006
【図５】
2019030122.tif 000007
【図６】
2019030122.tif 000008
【図７】
2019030122.tif 000009
【図８】
2019030122.tif 000010
【図９】
2019030122.tif 000011
【図１０】
2019030122.tif 000012
【図１１】
2019030122.tif 000013
【図１２】
2019030122.tif 000014
【図１３】
2019030122.tif 000015