(57)【要約】【課題】回路規模を大きくせずに対象物との距離または距離変化の測定精度を向上させることが可能なセンサ装置および測定方法を提供する。【解決手段】対象物との距離を計測するセンサ装置であって、対象物に向かって検出光を繰り返し出射する投光部と、検出光の反射光を受光し、２値化された受光信号を出力する受光部と、検出光の出射を制御するとともに検出光の出射と同期したスタート信号を出力する投光発振部と、受光信号およびスタート信号を受けて受光信号のカウントを開始し、受光信号の特徴点に対応するストップ信号を出力するカウンタ計測部と、受光信号およびストップ信号を受けて、受光信号の特徴点の近傍における受光信号の遅延時間に対応するディレイライン出力信号を出力するディレイライン計測部と、ディレイライン出力信号に基づいて対象物との距離を算出する距離算出部とを備える。【選択図】図３
2019049430.tif 000002
【特許請求の範囲】
【請求項１】
対象物との距離または距離変化を測定するセンサ装置であって、
前記対象物に向かって発信信号を発信する発信部と、
前記発信信号が前記対象物で反射された受信信号を受信するとともに、当該受信信号を２値化する受信部と、
前記発信信号の発信タイミングを基準として、前記受信信号をサンプリング周期でサンプリングすることで得られる第１の波形データを生成するとともに、前記第１の波形データを前記発信部による複数回の発信分について積算することで第１の積算波形データを生成する第１の積算部と、
前記対象物の存在によって前記第１の積算波形データ内に現れる第１の特徴点の位置に基づいて基準タイミングを決定するとともに、前記発信部が前記発信信号を発信すると、前記基準タイミングに基づいてストップ信号を発生するタイミング決定部と、
複数の直列接続された遅延素子を含み、前記ストップ信号の発生に応じて前記遅延素子の各々から前記受信信号を取り込むことで第２の波形データを生成し、前記第２の波形データを前記ストップ信号から所定のクロック周期分だけ積算することで第２の積算波形データを生成する少なくとも１つの遅延回路部と、
前記対象物の存在によって前記第２の積算波形データ内に現れる第２の特徴点の位置と、前記ストップ信号が発生されたタイミングとに基づいて、前記対象物までの距離を算出する距離算出部とを備える、センサ装置。
【請求項２】
前記遅延回路部が複数の場合、並列化された前記複数の遅延回路部の各々から出力される前記第２の積算波形データを積算する第２の積算部をさらに備える、請求項１に記載のセンサ装置。
【請求項３】
前記第１の積算部は、前記第１の波形データを第１の回数だけ積算して前記第１の積算波形データを生成し、
前記タイミング決定部は、前記第１の回数ごとに前記基準タイミングに基づいて前記ストップ信号を発生し、
前記遅延回路部は、前記第２の波形データを第２の回数だけ積算して前記第２の積算波形データを生成する、請求項１に記載のセンサ装置。
【請求項４】
前記第１の回数と前記第２の回数とが同一である場合、前記第１の回数と前記第２の回数とが異なる場合よりも測定の効率が上がる、請求項３に記載のセンサ装置。
【請求項５】
前記遅延回路部は、複数の直列接続された遅延素子を含む温度補正部を含み、
前記温度補正部は、基準クロック時間の前記遅延素子の遅延幅に基づいて、現在の温度での前記遅延幅を算出し、
前記距離算出部は、前記現在の温度での前記遅延幅に基づいて、前記対象物までの距離を補正する、請求項１に記載のセンサ装置。
【請求項６】
前記第１の特徴点は、第１のしきい値と最初に交差する前記第１の積算波形データの立ち上がり時点であり、前記第１の積算部は、前記第１の積算波形データと前記第１のしきい値との交点を前記サンプリング周期で過去から未来または未来から過去に向かって探索することにより前記第１の特徴点を決定する、請求項１に記載のセンサ装置。
【請求項７】
前記第１のしきい値は、前記第１の波形データの積算回数の１／２に設定され、前記対象物と前記センサ装置との距離または前記対象物の反射率に応じて１／２から変更される、請求項６に記載のセンサ装置。
【請求項８】
前記第２の特徴点は、前記第２の積算波形データと第２のしきい値との交点であり、前記遅延回路部は、前記第２の積算波形データを前記第２の特徴点から過去または未来に向かって探索する、請求項１に記載のセンサ装置。
【請求項９】
前記距離算出部は、前記対象物までの距離を算出する前に、前記第２の積算波形データを単純移動平均または加重移動平均によってフィルタ処理する、請求項１に記載のセンサ装置。
【請求項１０】
前記第１の積算部は、ナノ秒のオーダーの分解能であり、前記遅延回路部は、ピコ秒のオーダーの分解能である、請求項１に記載のセンサ装置。
【請求項１１】
対象物との距離または距離変化を測定する測定方法であって、
前記対象物に向かって発信信号を発信するステップと、
前記発信信号が前記対象物で反射された受信信号を受信するとともに、当該受信信号を２値化するステップと、
前記発信信号の発信タイミングを基準として、前記受信信号をサンプリング周期でサンプリングすることで得られる第１の波形データを生成するとともに、前記第１の波形データを複数回の発信分について積算することで第１の積算波形データを生成するステップと、
前記対象物の存在によって前記第１の積算波形データ内に現れる第１の特徴点の位置に基づいて基準タイミングを決定するとともに、前記発信信号が発信されると、前記基準タイミングに基づいてストップ信号を発生するステップと、
前記ストップ信号の発生に応じて複数の直列接続された遅延素子の各々から前記受信信号を取り込むことで第２の波形データを生成し、前記第２の波形データを前記ストップ信号から所定のクロック周期分だけ積算することで第２の積算波形データを生成するステップと、
前記対象物の存在によって前記第２の積算波形データ内に現れる第２の特徴点の位置と、前記ストップ信号が発生されたタイミングとに基づいて、前記対象物までの距離を算出するステップとを備える、測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、センサ装置および測定方法に関し、特に、対象物との距離または距離変化を測定するセンサ装置および測定方法に関する。
【背景技術】
【０００２】
対象物に向けて光を出射し、その反射光を受光することにより、対象物の有無を判別し対象物との距離を測定するセンサ装置が知られている。特許文献１に記載された光電センサは、検出光を繰り返し生成する発光素子と、検出光の反射光を受光する受光素子と、受光信号を二値化する二値化処理部と、二値化受光信号の時間変化を示す波形データを検出する波形検出部と、発光素子の発光タイミングを一致させて２以上の波形データを積算し、積算波形データを生成する波形積算部と、積算波形データに基づいて対象物であるワークの有無を判別するワーク判別部とを備える。
【０００３】
上記波形検出部は、複数の記憶素子からなる波形取込部と、二値化受光信号を各記憶素子に供給する受光信号分配部と、取込信号を各記憶素子に供給する取込信号分配部とを含む。当該受光信号分配部は、複数の遅延回路を直列接続して構成される遅延線路からなり、その入力端には二値化受光信号が入力される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−７５４５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の光電センサは、対象物との距離を測定可能な距離レンジを延ばそうとすると、多数の遅延回路が必要となる。そのため、距離レンジを延ばすと、それだけ受光信号分配部の論理容量が大きくなる。また、多数の遅延回路を設けると、温度による測定結果のバラつきが大きくなる。この測定結果のバラつきを改善しようとすると、受光信号のサンプリング回数が増大し、回路規模が増大する。
【０００６】
この発明の目的は、回路規模を大きくせずに対象物との距離または距離変化の測定精度を向上させることが可能なセンサ装置および測定方法を提供することである。
【課題を解決するための手段】
【０００７】
本開示のある局面によれば、対象物との距離または距離変化を測定するセンサ装置であって、対象物に向かって発信信号を発信する発信部と、発信信号が対象物で反射された受信信号を受信するとともに、当該受信信号を２値化する受信部と、発信信号の発信タイミングを基準として、受信信号をサンプリング周期でサンプリングすることで得られる第１の波形データを生成するとともに、第１の波形データを発信部による複数回の発信分について積算することで第１の積算波形データを生成する第１の積算部と、対象物の存在によって第１の積算波形データ内に現れる第１の特徴点の位置に基づいて基準タイミングを決定するとともに、発信部が発信信号を発信すると、基準タイミングに基づいてストップ信号を発生するタイミング決定部と、複数の直列接続された遅延素子を含み、ストップ信号の発生に応じて遅延素子の各々から受信信号を取り込むことで第２の波形データを生成し、第２の波形データをストップ信号から所定のクロック周期分だけ積算することで第２の積算波形データを生成する少なくとも１つの遅延回路部と、対象物の存在によって第２の積算波形データ内に現れる第２の特徴点の位置と、ストップ信号が発生されたタイミングとに基づいて、対象物までの距離を算出する距離算出部とを備える。
【０００８】
好ましくは、遅延回路部が複数の場合、並列化された複数の遅延回路部の各々から出力される第２の積算波形データを積算する第２の積算部をさらに備える。
【０００９】
好ましくは、第１の積算部は、第１の波形データを第１の回数だけ積算して第１の積算波形データを生成し、タイミング決定部は、第１の回数ごとに基準タイミングに基づいてストップ信号を発生し、遅延回路部は、第２の波形データを第２の回数だけ積算して第２の積算波形データを生成する。
【００１０】
好ましくは、第１の回数と第２の回数とが同一である場合、第１の回数と第２の回数とが異なる場合よりも測定の効率が上がる。
【００１１】
好ましくは、遅延回路部は、複数の直列接続された遅延素子を含む温度補正部を含み、温度補正部は、基準クロック時間の遅延素子の遅延幅に基づいて、現在の温度での遅延幅を算出し、距離算出部は、現在の温度での遅延幅に基づいて、対象物までの距離を補正する。
【００１２】
好ましくは、第１の特徴点は、第１のしきい値と最初に交差する第１の積算波形データの立ち上がり時点であり、第１の積算部は、第１の積算波形データと第１のしきい値との交点をサンプリング周期で過去から未来または未来から過去に向かって探索することにより第１の特徴点を決定する。
【００１３】
好ましくは、第１のしきい値は、第１の波形データの積算回数の１／２に設定され、対象物とセンサ装置との距離または対象物の反射率に応じて１／２から変更される。
【００１４】
好ましくは、第２の特徴点は、第２の積算波形データと第２のしきい値との交点であり、遅延回路部は、第２の積算波形データを第２の特徴点から過去または未来に向かって探索する。
【００１５】
好ましくは、距離算出部は、対象物までの距離を算出する前に、第２の積算波形データを単純移動平均または加重移動平均によってフィルタ処理する。
【００１６】
好ましくは、第１の積算部は、ナノ秒のオーダーの分解能であり、遅延回路部は、ピコ秒のオーダーの分解能である。
【００１７】
本開示の他の局面によれば、対象物との距離または距離変化を測定する測定方法であって、対象物に向かって発信信号を発信するステップと、発信信号が対象物で反射された受信信号を受信するとともに、当該受信信号を２値化するステップと、発信信号の発信タイミングを基準として、受信信号をサンプリング周期でサンプリングすることで得られる第１の波形データを生成するとともに、第１の波形データを複数回の発信分について積算することで第１の積算波形データを生成するステップと、対象物の存在によって第１の積算波形データ内に現れる第１の特徴点の位置に基づいて基準タイミングを決定するとともに、発信信号が発信されると、基準タイミングに基づいてストップ信号を発生するステップと、ストップ信号の発生に応じて複数の直列接続された遅延素子の各々から受信信号を取り込むことで第２の波形データを生成し、第２の波形データをストップ信号から所定のクロック周期分だけ積算することで第２の積算波形データを生成するステップと、対象物の存在によって第２の積算波形データ内に現れる第２の特徴点の位置と、ストップ信号が発生されたタイミングとに基づいて、対象物までの距離を算出するステップとを備える。
【発明の効果】
【００１８】
この発明によれば、回路規模を大きくせずに対象物との距離または距離変化の測定精度を向上させることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態によるセンサ装置１の外観を示した模式図である。
【図２】この発明の実施の形態によるセンサ装置１がワーク１０１を検出する一例を示した模式図である。
【図３】この発明の実施の形態によるセンサ装置１の回路構成を示した機能ブロック図である。
【図４】この発明の実施の形態によるＴＤＣディレイライン計測部３３およびその周辺の回路構成を示したブロック図である。
【図５】この発明の実施の形態によるカウンタ計測部３２の具体的な構成の一例を示したブロック図である。
【図６】この発明の実施の形態によるカウンタ計測部３２およびその周辺の動作の概要を示したタイミング図である。
【図７】この発明の実施の形態によるカウンタ計測部３２のラフ計測の動作を示したタイミング図である。
【図８】この発明の実施の形態によるＴＤＣディレイライン計測部３３およびその周辺の動作の概要を示したタイミング図である。
【図９】この発明の実施の形態による温度補正ＴＤＣディレイライン３１０の遅延素子６の温度補正動作を示した波形図である。
【図１０】この発明の実施の形態によるフィルタ処理部３６およびその周辺での処理結果を示した波形図である。
【図１１】この発明の実施の形態によるセンサ装置１の対象物との距離算出処理の流れを示したフロー図である。
【発明を実施するための形態】
【００２０】
この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。
【００２１】
図１は、この発明の実施の形態によるセンサ装置１の外観を示した模式図である。
図１において、（Ａ）はセンサ装置１を左上から見た斜視図であり、（Ｂ）はセンサ装置１を右上から見た斜視図である。図１を参照して、センサ装置１は、センサ装置１が出力状態にあることを示す動作表示灯１１と、センサ装置１が安定状態にあることを示す安定表示灯１２と、センサ装置１へのティーチングを実行する操作ボタン１３と、対象物であるワークへ検出光を出射する投光素子１４と、検出光の反射光を受光する受光素子１５と、他の装置（図示せず）に接続され、電源、入出力、通信等に用いられるケーブル１６と、表示出力を行なうための表示部１７と、表示部１７に表示される数値を操作する入力ボタン１８，１９とを含む。センサ装置１は、たとえば光電センサである。表示部１７には、たとえば有機ＥＬ（Electro Luminescence）が用いられる。
【００２２】
図２は、この発明の実施の形態によるセンサ装置１がワーク１０１を検出する一例を示した模式図である。
【００２３】
図２を参照して、センサ装置１は、ワーク１０１に向かって検出光を投光する。ワーク１０１で反射された検出光は、センサ装置１で再び受光される。センサ装置１は、受光した検出光をセンサ装置１内で信号処理することにより、ワーク１０１との距離を精密に測定することができる。この模式図の他にも、たとえば、工場のライン上を流れるワークを上から計測する態様も考えられる。また、センサ装置１からワーク１０１に出力されるのは、光の他に電磁波や音波も考えられる。
【００２４】
図３は、この発明の実施の形態によるセンサ装置１の回路構成を示した機能ブロック図である。
【００２５】
図３を参照して、センサ装置１は、投光素子１４と、受光素子１５と、投光回路２４と、受光回路２５と、ＦＰＧＡ（Field-Programmable Gate Array）３０と、ＣＬＫ４５と、表示・操作部５０と、投光素子温度制御部５５とを含む。ＦＰＧＡ３０は、投光発振器３１と、カウンタ計測部３２と、ＴＤＣ（Time-to-Digital Converter）ディレイライン計測部３３と、波形積算部３４と、受光量算出部３５と、フィルタ処理部３６と、段数算出処理部３７と、距離換算部３８と、レジスタ３９と、出力判定部４０と、インターフェイス部４１と、クロック生成部４６と、ＰＬＬ（Phase Locked Loop）４７とを含む。ＦＰＧＡ３０は、ＡＳＩＣ（Application Specific Integrated Circuit）などの集積回路でも代替可能である。ＴＤＣディレイライン計測部３３は、温度補正ＴＤＣディレイライン３１０を含む。
【００２６】
投光素子１４は、ワーク１０１（図２参照）に向かって検出光を繰り返し出射する。以下では、検出光が周期的に出射される場合について説明するが、ランダムに出射される場合もある。投光素子１４は、たとえばＬＤ（Laser Diode）である。検出光は、たとえばパルス光である。投光回路２４は、投光発振器３１から投光素子１４のパルス制御信号Ｐ１およびパワー制御信号Ｐ２を受けて、投光素子１４が出射する検出光を制御する。受光素子１５は、ワーク１０１から反射される検出光を受光する。受光素子１５は、たとえばＡＰＤ（Avalanche Photo Diode）である。受光回路２５は、受光素子１５からの受光信号ＲＴをＦＰＧＡ３０に出力する。受光信号ＲＴは、受光回路２５で２値化される。
【００２７】
ＣＬＫ４５は、たとえば２０ＭＨｚの発振信号をクロック生成部４６に送出する。クロック生成部４６は、当該発振信号を受けて基準クロックを出力する。ＰＬＬ４７は、当該基準クロックを受けて、所望の周波数に位相同期されたクロック信号Ｃｋを出力する。クロック信号Ｃｋは、ＦＰＧＡ３０の各ブロックに出力される。
【００２８】
投光発振器３１は、投光素子温度制御部５５からの出力信号を受けて、パルス制御信号Ｐ１およびパワー制御信号Ｐ２を投光回路２４に出力する。投光素子温度制御部５５は、投光素子１４の温度情報をもとに、投光パワーを制御する。また、投光発振器３１は、パルス制御信号Ｐ１と同期してカウンタ計測部３２でのカウントを開始させるスタート信号Ｓｔｒをカウンタ計測部３２に出力する。カウンタ計測部３２は、受光信号ＲＴおよびスタート信号Ｓｔｒを受けて受光信号ＲＴのカウントを開始し、受光信号ＲＴの特徴点に対応するストップ信号ＳｔｐをＴＤＣディレイライン計測部３３に出力する。
【００２９】
ＴＤＣディレイライン計測部３３は、受光信号ＲＴおよびストップ信号Ｓｔｐを受けて、ディレイライン出力信号Ｄ１〜Ｄ４を波形積算部３４に出力する。ＴＤＣディレイライン計測部３３は、スタートパルスから遅れて到達するストップパルスの時刻を測定するＴＤＣ、すなわち、ディレイラインを用いたシングルヒット型のＴＤＣとは異なる。
【００３０】
温度補正ＴＤＣディレイライン３１０は、ＰＬＬ４７からの基準信号を受けて、温度補正ディレイライン出力信号Ｄｒを距離換算部３８に出力する。波形積算部３４は、ディレイライン出力信号Ｄ１〜Ｄ４を積算した積算信号Ｄｔをフィルタ処理部３６に出力する。受光量算出部３５は、波形積算部３４の積算結果を受けて受光素子１５の受光量を算出する。
【００３１】
フィルタ処理部３６は、積算信号Ｄｔを受けて、積算結果をフィルタ処理したフィルタ出力信号Ｆｔを段数算出処理部３７に出力する。段数算出処理部３７は、フィルタ出力信号Ｆｔを受けて、投光開始から受光測定ポイントまでの時間に対応する遅延回路の段数を算出する。距離換算部３８は、算出された遅延回路の段数を温度補正ディレイライン出力信号Ｄｒで温度補正した後、ワーク１０１（図２参照）との距離に換算する。レジスタ３９は、受光量算出部３５および距離換算部３８の出力結果等を格納する。出力判定部４０は、受光量算出部３５および距離換算部３８の出力結果に基づいて、ワーク１０１が存在するかしないかを判定する判定信号Ｔ２を表示・操作部５０に出力する。
【００３２】
インターフェイス部４１は、レジスタ３９に記憶された受光量算出部３５および距離換算部３８の出力結果を計測信号Ｔ１として表示・操作部５０に出力する。表示・操作部５０は、図１に示した、出力表示灯１１と、安定表示灯１２と、操作ボタン１３と、表示部１７と、入力ボタン１８，１９とを含む。表示・操作部５０は、計測信号Ｔ１を受けるとともに、操作ボタン１３および入力ボタン１８，１９から入力された設定データＴ３をインターフェイス部４１に出力する。表示・操作部５０は、センサ装置１を制御するＣＰＵ（Central Processing Unit）を含む。
【００３３】
図４は、この発明の実施の形態によるＴＤＣディレイライン計測部３３およびその周辺の回路構成を示したブロック図である。
【００３４】
図４を参照して、カウンタ計測部３２は、受光信号ＲＴおよびスタート信号Ｓｔｒを受けて、ＰＬＬ４７から出力されるクロック信号Ｃｋをベースに受光信号ＲＴのカウントを開始する。カウンタ計測部３２は、受光信号ＲＴの特徴点に対応するストップ信号Ｓｔｐ１，Ｓｔｐ２，Ｓｔｐ３，Ｓｔｐ４（以下、「ストップ信号Ｓｔｐ」とも総称する）をＴＤＣディレイライン計測部３３に出力する。
【００３５】
ＴＤＣディレイライン計測部３３は、第１のＴＤＣディレイライン３０１と、第２のＴＤＣディレイライン３０２と、第３のＴＤＣディレイライン３０３と、第４のＴＤＣディレイライン３０４と、温度補正ＴＤＣディレイライン３１０と、バッファ３１５とを含む。この発明の実施の形態では、４つのＴＤＣディレイラインで構成されているが、論理容量の規模に応じてこれを増減させることができる。また、計測用のディレイラインとは別に、温度補正用の温度補正ＴＤＣディレイライン３１０が設けられている。これにより、計測結果の温度や電圧によるバラつきを補正することができる。
【００３６】
第１のＴＤＣディレイライン３０１は、遅延素子６−１，６−２，６−３，…，６−ｎ（ｎは自然数、以下「遅延素子６」とも総称する。）と、フリップフロップ回路７−１，７−２，７−３，…，７−ｎ（以下「フリップフロップ回路７」とも総称する。）とを含む。遅延素子６は、たとえばインバータ（ＮＯＴゲート）である。フリップフロップ回路７は、Ｄフリップフロップであり、ラッチ回路などでも代替し得る。この発明の実施の形態による遅延回路６は、ＬＥ（Logic Element）の高速演算用のキャリーによる桁上がりを使用して遅延させている。これにより、ＦＰＧＡ３０において、ピコ秒オーダーの高分解能な遅延回路６を実現している。また、ＦＰＧＡ３０における遅延回路６は、Ｄフリップフロップのクロック入力とＱ入力との間の遅延を利用して実現することもできる。この場合、ナノ秒オーダーの安定した遅延時間を得ることができる。
【００３７】
遅延素子６−１は、受光信号ＲＴを受けて一定時間遅延させた後、それを遅延素子６−２およびフリップフロップ回路７−１に入力する。フリップフロップ回路７−１は、ストップ信号Ｓｔｐ１の入力タイミングで遅延素子６−１からの入力を出力する。遅延素子６−２は、遅延素子６−１の出力を受けて一定時間遅延させた後、それを遅延素子６−３およびフリップフロップ回路７−２に入力する。フリップフロップ回路７−２は、ストップ信号Ｓｔｐ１の入力タイミングで遅延素子６−２からの入力を出力する。遅延素子６−３以降およびフリップフロップ回路７−３以降についても同様である。
【００３８】
第１のＴＤＣディレイライン３０１は、フリップフロップ回路７−１，７−２，７−３，…から同期して出力される遅延信号Ｑ１，Ｑ２，Ｑ３，…，Ｑｎ（以下、「遅延信号Ｑ」とも総称する）を結合して、ディレイライン出力信号Ｄ１ａを出力する。ディレイライン出力信号Ｄ１ａは、遅延素子６−１，６−２，６−３，…の各遅延時間の合計に相当する時間長を有する受光信号ＲＴの波形データとなる。
【００３９】
ディレイライン出力信号Ｄ１ａがバッファ３１５に出力された後、第１のＴＤＣディレイライン３０１はいったんリセットされる。その後、次の受光信号ＲＴからディレイライン出力信号Ｄ１ａ（ａ＝１〜ｍ）が再び作成され、所定の積算回数（ｍ回）になるまで、バッファ３１５に蓄積される。バッファ３１５は、ディレイライン出力信号Ｄ１ａがｍ回積算されたディレイライン出力信号Ｄ１を出力する。これは、ＴＤＣディレイライン３０２〜３０４のディレイライン出力信号Ｄ２〜Ｄ４も同様である。ＴＤＣディレイライン３０２〜３０４の回路構成は、ＴＤＣディレイライン３０１と同様である。ＴＤＣディレイライン３０１〜３０４は、ＰＬＬ４７からのクロック信号Ｃｋで駆動される。
【００４０】
温度補正ＴＤＣディレイライン３１０は、タイミング調整回路４８から基準スタート信号Ｒｅｆ＿Ｓｔｒおよび基準ストップ信号Ｒｅｆ＿Ｓｔｐを受けて、受光信号ＲＴとは独立の温度補正ディレイライン出力信号Ｄｒａ（ａ＝１〜ｍ）をバッファ３１５に出力する。バッファ３１５は、温度補正ディレイライン出力信号Ｄｒａがｍ回積算された温度補正ディレイライン出力信号Ｄｒを出力する。温度補正ＴＤＣディレイライン３１０の回路構成は、ＴＤＣディレイライン３０１と同様である。温度補正ＴＤＣディレイライン３１０は、ＰＬＬ４７からのクロック信号Ｃｋにより駆動される。
【００４１】
タイミング調整回路４８は、ＰＬＬ４７からのクロック信号Ｃｋに基づいて作成された基準スタート信号Ｒｅｆ＿Ｓｔｒおよび基準ストップ信号Ｒｅｆ＿Ｓｔｐを温度補正ＴＤＣディレイライン３１０に出力する。タイミング調整回路４８は、たとえば、クロック信号Ｃｋの立ち上がりエッジまたは立ち下がりエッジを検出する微分回路と、クロック信号Ｃｋを分周する分周回路とを含む。
【００４２】
ＴＤＣディレイライン３０１〜３０４に含まれる遅延素子６の遅延幅は、周囲の温度によって変化する。そのため、当該遅延幅から対象物との距離を算出すると、距離も温度に応じて変動する。温度補正ＴＤＣディレイライン３１０は、このような温度による遅延段数の変動を補正するためのものである。
【００４３】
図５は、この発明の実施の形態によるカウンタ計測部３２の具体的な構成の一例を示したブロック図である。
【００４４】
図５を参照して、カウンタ計測部３２は、受光信号取込部３２１と、信号蓄積部３２２と、ストップ信号決定部３２３と、ストップタイミング管理部３２４とを含む。受光信号取込部３２１は、スタート信号Ｓｔｒのタイミングに基づいて、２値化された受光信号ＲＴを取り込む。信号蓄積部３２２は、当該取り込まれた受光信号ＲＴを蓄積する。信号蓄積部３２２には、クロックベースによるラフ測定において、測定周期ｎ回分の測定結果が積算される。ストップ信号決定部３２３は、蓄積された受光信号ＲＴに、クロック信号に基づくサンプリング信号Ｓｍｐを出力する。
【００４５】
ストップ信号決定部３２３は、判定しきい値と最初に交差する受光信号ＲＴの積算値の立ち上がり時点を測定ポイントに認定し、この時点でストップ信号ＳｔｐＮを出力する。なお、測定ポイントは、立ち上がり時点には限られず、立ち下がり時点、その他の特徴点であってもよい。ストップタイミング管理部３２４は、ストップ信号ＳｔｐＮを受けて、スタート信号Ｓｔｒのタイミングに基づいて、クロック周期が２５６回ごとにＴＤＣディレイライン３０１〜３０４にストップ信号Ｓｔｐ１，Ｓｔｐ２，Ｓｔｐ３，Ｓｔｐ４をそれぞれ同時に出力する。ストップタイミング管理部３２４は、ストップ信号Ｓｔｐ１，Ｓｔｐ２，Ｓｔｐ３，Ｓｔｐ４を出力する配線長の違いによる時間差分を補正するためのレジスタを含む。当該レジスタを用いることにより、配線長による時間計測値のバラつきを抑えることができる。
【００４６】
図６は、この発明の実施の形態によるカウンタ計測部３２およびその周辺の動作の概要を示したタイミング図である。
【００４７】
この発明の実施の形態では、まず、クロック信号を使用したカウンタ方式で、センサ装置１の測定レンジの全範囲をラフ計測する。当該ラフ計測は、ナノ秒オーダーの分解能で行なわれる。その後、ラフ計測で推定した測定ポイントの周辺のみを、ＴＤＣディレイライン方式によってファイン計測する。具体的には、ラフ計測で探索した測定ポイント付近でファイン計測のストップ信号を出力することで、対象物の付近を高精度に計測できる。当該ファイン計測は、ピコ秒オーダーの分解能で行なわれる。
【００４８】
図３および図６を参照して、上記ラフ計測およびファイン計測を説明する。
＜ラフ計測について＞
まず、投光素子１４がパルス幅Ｐｔの投光パルスＰ１を出射する。投光パルスＰ１出射後の一定期間Ｍｔが、投光パルスＰ１の測定区間Ｍ１となる。カウンタ計測部３２は、測定区間Ｍ１の間、クロック信号に基づくサンプリング信号Ｓｍｐで受光信号ＲＴの２値化情報をサンプリングする。当該２値化情報は、クロック信号に基づいてサンプリングされるため、時間情報と紐付いている。受光信号ＲＴは、たとえば、受光素子１５からの信号をＬＶＤＳ（Low Voltage Differential Signaling）方式で入力したものである。受光信号ＲＴの部分波形ＲＴｐは、投光パルスＰ１に対応した反射波である。
【００４９】
カウンタ積算信号Ｃｎは、サンプリング信号Ｓｍｐで受光信号ＲＴの２値化情報を所定の積算回数（ｎ回）になるまで計測し、クロックごとに２値化情報をｎ回分積算したものである。カウンタ計測部３２は、判定しきい値Ｔｈと最初に交差するカウンタ積算信号Ｃｎの立ち上がり時点を測定ポイントに認定し、この時点でストップ信号を出力する。なお、この測定ポイントの認定は一例であって、立ち下がり時点など他の特徴点でも認定可能である。ラフ計測では、時間的に古い波形から新しい波形を探索して、受光信号ＲＴの特徴点を見つけ出す。なお、ラフ計測では、時間的に新しい波形から古い波形を探索して、受光信号ＲＴの特徴点を見つけ出すことも可能である。
【００５０】
＜ファイン計測について＞
ＴＤＣディレイライン計測部３３は、ラフ計測で得られた上記ストップ信号を受けて、当該ストップ信号の直前のみをファイン計測する。ＴＤＣディレイライン３０１，３０２，…は、ディレイライン計測ＤＬにおいて、ストップ信号Ｓｔｐ１，Ｓｔｐ２，…を受けて測定ポイント周辺のみでファイン計測を行なう。ラフ計測で探索した測定ポイント付近でファイン計測のストップタイミングをかけることにより、対象物であるワーク１０１付近を高精度に計測することができる。これにより、先行技術と異なり、回路規模を大きくせずに対象物との距離の測定精度を向上させることが可能となる。
【００５１】
ファイン計測では、ディレイラインで取得した２値受光信号の積算結果をフィルタ処理した後、時間的に新しい波形から古い波形を探索する。これにより、できる限り信号レベルの高いポイントで測定ポイントを探索でき、たとえば外部光などのノイズの影響を極力抑えることができる。なお、ファイン計測では、時間的に古い波形から新しい波形を探索することも可能である。また、ｎ列のディレイラインで２値受光信号を並列取得することにより、単列の場合に比べて同じ時間でｎ倍のサンプリングをすることができる。
【００５２】
また、以下の処理を併せて実施することにより、センサ装置１のセンサ応答の高速化および計測の安定化が可能である。
【００５３】
初回の計測では、ユーザによる操作時のラフ計測およびファイン計測の結果を利用して対象物との距離を計測することができる。これにより、センサ装置１の出力応答速度を早くすることができる。
【００５４】
工場のライン上を流れるワークを計測する場合など、計測対象物がなくなって光量不足のエラーが出た後に、再度計測対象物が存在する状態になることがある。この場合、前回のラフ計測の結果を用いてファイン計測を行なうことで、センサ装置１の出力応答速度を早くすることが可能となる。
【００５５】
また、ラフ計測で光量不足となった場合、前回のラフ計測の結果に基づいてファイン計測を実行することができる。また、ラフ計測で光量不足となった場合に、計測エラーとせず、ファイン計測エラーの時のみ計測エラーとすることもできる。
【００５６】
また、ラフ計測またはファイン計測での光量不足を判定する積算波形の振幅基準値は、ユーザによる操作時の積算波形の振幅に基づいて決定できる。
【００５７】
図７は、この発明の実施の形態によるカウンタ計測部３２のラフ計測の動作を示したタイミング図である。
【００５８】
図５および図７を参照して、受光信号取込部３２１は、スタート信号Ｓｔｒのタイミングに基づいて受光信号ＲＴを取り込む。受光信号ＲＴは、図６に示した波形に対応する。受光信号ＲＴは２値化されており、スタート信号Ｓｔｒのタイミングに合わせて、受光信号ＲＴ１，ＲＴ２，…，ＲＴ２５６（以下、「受光信号ＲＴ」とも総称する）が受光信号取込部３２１に順次取り込まれる。カウンタ積算信号Ｃｎは、信号蓄積部３２２に蓄積された受光信号ＲＴを示し、図６に示した波形に対応する。
【００５９】
ストップ信号決定部３２３は、カウンタ積算信号Ｃｎに、クロック信号に基づくサンプリング信号Ｓｍｐを出力する。ストップ信号決定部３２３は、判定しきい値Ｔｈと最初に交差するカウンタ積算信号Ｃｎの立ち上がり時点を測定ポイントに認定し、この時点でストップ信号Ｓｔｐを出力する。判定しきい値Ｔｈは、受光信号ＲＴの測定周期ｎ回（図７では２５６回）に応じて可変に設定される。判定しきい値Ｔｈは、好ましくは受光信号ＲＴの測定周期ｎ回の１／２に設定されるが、１／２でなくてもよい。ワーク１０１がセンサ装置１から遠距離に配置されていたり、ワーク１０１の反射率が低い場合、判定しきい値Ｔｈは、受光信号ＲＴの測定周期ｎ回の１／２より大きく設定される。これにより、カウンタ積算信号Ｃｎをより感度よく検出することができる。
【００６０】
図８は、この発明の実施の形態によるＴＤＣディレイライン計測部３３およびその周辺の動作の概要を示したタイミング図である。
【００６１】
図８は、カウンタ計測部３２でのカウンタ計測回数とＴＤＣディレイライン計測部３３での積算回数とが同一（図８では２５６だが変更可能）である場合の動作を示す。なお、カウンタ計測部３２またはＴＤＣディレイライン計測部３３での応答時間を短くするために、どちらかの回数を短くして計測することも可能である。当該カウンタ計測回数と当該積算回数とが同一でない場合は、カウンタ計測またはディレイライン計測に待ち時間が生じるため、測定効率が下がり得る。
【００６２】
図３から図５および図８を参照して、ＰＬＬ４７からＦＰＧＡ３０の各ブロックに出力されるクロック信号Ｃｋに対応するスタート信号Ｓｔｒは、たとえば周期Ｔｃｙｃを有する。カウンタ計測部３２のカウンタ積算信号Ｃｎでは、スタート信号Ｓｔｒのタイミングに基づいて、２値化された受光信号ＲＴを２５６回取り込んで積算する。ストップ信号決定部３２３は、クロック周期が２５６回ごとに判定しきい値Ｔｈと最初に交差する受光信号ＲＴの積算値の立ち上がり時点を測定ポイントに認定し、この時点でストップ信号Ｓｔｐ１，Ｓｔｐ２，Ｓｔｐ３，…をＴＤＣディレイライン３０１，３０２，３０３，…にそれぞれ同時に出力する。
【００６３】
ＴＤＣディレイライン計測部３３での遅延信号群ＤＬでは、第１のＴＤＣディレイライン３０１において、ストップ信号Ｓｔｐ１に同期してディレイライン出力信号Ｄ１ａが出力される。バッファ３１５は、次のストップ信号Ｓｔｐ２に同期して、ディレイライン出力信号Ｄ１ａが２５６回積算されたディレイライン出力信号Ｄ１を出力するとともに、ディレイライン出力信号Ｄ２ａを受ける。バッファ３１５は、次のストップ信号Ｓｔｐ３に同期して、ディレイライン出力信号Ｄ２ａが２５６回積算されたディレイライン出力信号Ｄ２を出力するとともに、ディレイライン出力信号Ｄ３ａを受ける。以下、ＴＤＣディレイライン３０３，３０４，…からそれぞれ出力されるディレイライン出力信号Ｄ３，Ｄ４，…も同様である。
【００６４】
上記のように、クロック周期の回数で決定されたストップタイミングに基づいてＴＤＣディレイライン計測を行なうことで、投光開始から受光測定ポイントまでの時間を得ることができる。図３で説明したように、ディレイライン出力信号Ｄ１，Ｄ２，Ｄ３，…は、波形積算部３４で積算され、フィルタ処理部３６、段数算出処理部３７、および距離換算部３８を経て、ワーク１０１との距離が計測される。
【００６５】
図９は、この発明の実施の形態による温度補正ＴＤＣディレイライン３１０の遅延素子６の温度補正動作を示した波形図である。
【００６６】
図９の（１）を参照して、温度ｔ＝ｔ０（たとえば２０℃）の標準温度の時、温度補正ＴＤＣディレイライン３１０に含まれる遅延素子６は、遅延幅τ０を有する。このとき、遅延信号Ｑ１は、基準スタート信号Ｒｅｆ＿Ｓｔｒから遅延幅τ０だけ遅れて立ち上がる。遅延信号Ｑ２は、遅延信号Ｑ１からさらに遅延幅τ０だけ遅れて立ち上がる。以下、遅延信号Ｑ３，Ｑ４についても同様である。
【００６７】
図９の（１）において、基準スタート信号Ｒｅｆ＿Ｓｔｒから一定時間後に基準ストップ信号Ｒｅｆ＿Ｓｔｐが立ち上がる。図９の（１）では、Ｑ１＝１，Ｑ２＝１，Ｑ３＝０，Ｑ４＝０がバッファ３１５に蓄えられ、遅延段数は２となる。ｔ＝ｔ０は標準温度であるため、基準クロック時間の遅延素子６の遅延幅τ０は、既知である。
【００６８】
図９の（２）を参照して、温度ｔ＝ｔ１（たとえば３０℃）の温度の時、温度補正ＴＤＣディレイライン３１０に含まれる遅延素子６は、遅延幅τ１を有する。このとき、遅延信号Ｑ１は、基準スタート信号Ｒｅｆ＿Ｓｔｒから遅延幅τ１だけ遅れて立ち上がる。遅延信号Ｑ２は、遅延信号Ｑ１からさらに遅延幅τ１だけ遅れて立ち上がる。以下、遅延信号Ｑ３，Ｑ４についても同様である。
【００６９】
図９の（２）において、基準スタート信号Ｒｅｆ＿Ｓｔｒから一定時間後に基準ストップ信号Ｒｅｆ＿Ｓｔｐが立ち上がる。図９の（２）では、Ｑ１＝１，Ｑ２＝０，Ｑ３＝０，Ｑ４＝０がバッファ３１５に蓄えられる。遅延段数（ここでは１）は、計測により求めることができる。遅延幅τ１は、基準クロック時間の遅延素子６の遅延幅τ０から計算により求めることができる。
【００７０】
図９の（３）を参照して、温度ｔ＝ｔ２（たとえば１０℃）の温度の時、温度補正ＴＤＣディレイライン３１０に含まれる遅延素子６は、遅延幅τ２を有する。このとき、遅延信号Ｑ１は、基準スタート信号Ｒｅｆ＿Ｓｔｒから遅延幅τ２だけ遅れて立ち上がる。遅延信号Ｑ２は、遅延信号Ｑ１からさらに遅延幅τ２だけ遅れて立ち上がる。以下、遅延信号Ｑ３，Ｑ４についても同様である。
【００７１】
図９の（３）において、基準スタート信号Ｒｅｆ＿Ｓｔｒから一定時間後に基準ストップ信号Ｒｅｆ＿Ｓｔｐが立ち上がる。図９の（３）では、Ｑ１＝１，Ｑ２＝１，Ｑ３＝１，Ｑ４＝０がバッファ３１５に蓄えられる。遅延段数（ここでは３）は、計測により求めることができる。遅延幅τ２は、基準クロック時間の遅延素子６の遅延幅τ０から計算により求めることができる。
【００７２】
図９および図４を参照して、温度補正ＴＤＣディレイライン３１０は、遅延信号Ｑ１，Ｑ２，…を結合して、受光信号ＲＴとは独立の温度補正ディレイライン出力信号Ｄｒａ（ａ＝１〜ｍ）をバッファ３１５に出力する。バッファ３１５は、温度補正ディレイライン出力信号Ｄｒａがｍ回積算された温度補正ディレイライン出力信号Ｄｒを出力する。
【００７３】
図１０は、この発明の実施の形態によるフィルタ処理部３６およびその周辺での処理結果を示した波形図である。
【００７４】
図１０を参照して、積算信号Ｄｔは、全ディレイライン出力信号Ｄ１〜Ｄ４の積算信号である。積算信号Ｄｔは、ノイズ低減による精度改善のため、移動平均によるフィルタ処理が行われる。フィルタ出力信号Ｆｔは、積算信号Ｄｔを重み付け係数Ｆｄで重み付けしてフィルタ処理した後の波形である。移動平均は、上記の加重移動平均の他に、重み付けのない単純移動平均であってもよい。
【００７５】
Ｆｄ＝±２±（ｎ−１），ｎ＝１〜５
ｎの値は、フィルタ幅ごとに設定される。フィルタ幅および重み付け係数Ｆｄは、レジスタ３９で設定される。図３を参照して、フィルタ処理部３６は、積算信号Ｄｔを受けて、フィルタ出力信号Ｆｔを出力する。フィルタ処理部３６は、近傍領域の平均値を算出し、平滑化フィルタとして使用される。段数算出処理部３７は、フィルタ出力信号Ｆｔとしきい値ＴＨとの交点から受光信号ＲＴが最大変化する時点を元に遅延素子６の段数を算出する。距離換算部３８は、当該遅延素子６の段数を対象物との距離に換算する。
【００７６】
図１１は、この発明の実施の形態によるセンサ装置１の対象物との距離算出処理の流れを示したフロー図である。
【００７７】
図１１は、カウンタ計測部３２でのカウンタ計測とＴＤＣディレイライン計測部３３での積算回数とが同一である場合の処理の流れを示す。まず、ステップＳ１において、投光素子１４から対象物に向かって投光パルスを送信する。ステップＳ２では、カウンタ計測部３２が受光信号ＲＴの２値化情報をサンプリングする。ステップＳ３では、当該サンプリングがＮ回積算されているかどうかを判定する。ステップＳ３において、Ｎ回積算されていればステップＳ４に進み、Ｎ回積算されていなければステップＳ２に戻ってＮ回積算されるまで受光サンプリングを続ける。
【００７８】
ステップＳ４では、カウンタ積算信号Ｃｎが判定しきい値Ｔｈと交差するクロスポイントを検出する。ステップＳ５では、当該クロスポイントに基づいて測定ポイントを認定し、この時点でストップ信号を出力する。ステップＳ６では、ＴＤＣディレイライン計測部３３により、受光信号ＲＴの２値化情報をサンプリングする。ステップＳ７では、当該サンプリングがＭ回積算されているかどうかを判定する。ステップＳ７において、Ｍ回積算されていればステップＳ８に進み、Ｍ回積算されていなければステップＳ６に戻ってＭ回積算されるまで受光サンプリングを続ける。
【００７９】
ステップＳ８では、フィルタ処理部３６により、積算信号Ｄｔに対してフィルタ処理を行なう。ステップＳ９では、フィルタ出力信号Ｆｔとしきい値ＴＨとの交点から、受光信号ＲＴが最大変化する遅延素子６の段数を算出する。ステップＳ１０では、距離換算部３８により、当該遅延素子６の段数を対象物との距離に換算する。
【００８０】
以上のように、この発明の実施の形態では、測定レンジの全範囲のラフ計測をクロックを使用したカウンタ方式で行ない、ラフ計測で推定した測定ポイント周辺のみをＴＤＣディレイラインでファイン計測する。これにより、回路規模を大きくせずに対象物との距離の測定精度を向上させることが可能となる。
【００８１】
具体的には、ＦＰＧＡまたはＡＳＩＣのリソースを増大せずに、対象物との距離を長距離に渡って高精度に検出することができる。また、当該ＦＰＧＡまたはＡＳＩＣのパッケージサイズに応じてディレイラインをより多列化することもでき、対象物をより高精度に検出することができる。
【００８２】
センサ装置１において、遅延時間が制御可能であるＡＳＩＣを使用した場合、並列化したＴＤＣディレイラインにいくつか時間をシフトさせた受光信号ＲＴを入力することができる。これにより、センサ装置１において、１遅延素子の時間分解能以上の高分解能化が実現可能となる。
【００８３】
また、ディレイラインの多列化により同じ時間でのサンプリング回数を増やすことで、センサ装置の高速出力に対応することもできる。そのため、幅広いアプリケーションに対応したシステム構成とすることができる。さらに、カウンタ計測部と併用することで、ディレイライン構成のみの場合に比べて温度によるバラつきを抑制できる。
【００８４】
なお、この発明の実施の形態では、センサ装置の測定媒体として光を例に説明したが、電磁波や音波などでも代替し得る。測定媒体として電磁波や音波を使用した場合、対象物との距離のみならず、対象物との距離変化も測定可能である。
【００８５】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８６】
１  センサ装置、６  遅延素子、７  フリップフロップ回路、１１  出力表示灯、１２  安定表示灯、１３  操作ボタン、１４  投光素子、１５  受光素子、１６  ケーブル、１７  表示部、１８，１９  入力ボタン、２４  投光回路、２５  受光回路、３１  投光発振器、３２  カウンタ計測部、３３  ディレイライン計測部、３４  波形積算部、３５  受光量算出部、３６  フィルタ処理部、３７  段数算出処理部、３８  距離換算部、３９  レジスタ、４０  出力判定部、４１  インターフェイス部、４６  クロック生成部、５０  操作部、５５  投光素子温度制御部、１０１  ワーク、３０１，３０２，３０３，３０４，３１０  ディレイライン、３１５  バッファ、３２１  受光信号取込部、３２２  信号蓄積部、３２３  ストップ信号決定部、３２４  ストップタイミング管理部。
【図１】
2019049430.tif 000003
【図２】
2019049430.tif 000004
【図３】
2019049430.tif 000005
【図４】
2019049430.tif 000006
【図５】
2019049430.tif 000007
【図６】
2019049430.tif 000008
【図７】
2019049430.tif 000009
【図８】
2019049430.tif 000010
【図９】
2019049430.tif 000011
【図１０】
2019049430.tif 000012
【図１１】
2019049430.tif 000013