(57)【要約】【課題】Ｓｉ導波路と高効率に光結合し、変調効率を高めると共に、電極層による光吸収を低減して、低光損失化を実現することが可能なＧｅＳｉを用いた電界吸収型光変調器を提供する。【解決手段】基板３１と平行に配置された第一導電型の第１Ｓｉ層３４と第二導電型の第２Ｓｉ層３５と、第１及び第２Ｓｉ層の上にＧｅ１−ｘＳｉｘ（０＜ｘ＜１）層５１とＳｉ層５２の順に積層されたＧｅ１−ｘＳｉｘ／Ｓｉ積層膜とを含むことを特徴とする電界吸収型光変調器を用いる。【選択図】図４
2019159273.tif 000002
【特許請求の範囲】
【請求項１】
基板と平行に配置された第一導電型の第１Ｓｉ層と第二導電型の第２Ｓｉ層と、該第１及び第２Ｓｉ層の上にＧｅ１−ｘＳｉｘ（０＜ｘ＜１）層とＳｉ層の順に積層されたＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含むことを特徴とする電界吸収型光変調器。
【請求項２】
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜界面にＧｅＳｉ混晶層が形成されていることを特徴とする請求項１に記載の電界吸収型光変調器。
【請求項３】
前記ＧｅＳｉ混晶層の厚みおよび組成により動作波長を制御することを特徴とする請求項２に記載の電界吸収型光変調器。
【請求項４】
前記ＧｅＳｉ混晶層の厚みおよび組成が、前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の成膜条件あるいは成膜後の熱処理により制御されることを特徴とする請求項３に記載の電界吸収型光変調器。
【請求項５】
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の少なくとも一部が前記第１Ｓｉ層と前記第２Ｓｉ層に挟まれるように埋め込まれていることを特徴とする請求項１〜４のいずれか１項に記載の電界吸収型光変調器。
【請求項６】
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜上部に該Ｇｅ１−ｘＳｉｘ層に格子歪を与える層が積層されていることを特徴とする請求項１〜５のいずれか１項に記載の電界吸収型光変調器。
【請求項７】
それぞれ第一導電型及び第二導電型にドーピングされた電極層を介して同じ導電型の前記第１及び第２Ｓｉ層と電気的に接続されていることを特徴とする請求項１〜６のいずれか１項に記載の電界吸収型光変調器。
【請求項８】
少なくとも２つの請求項１〜７のいずれか１項に記載の電界吸収型変調器をＳｉ系光導波路で光接続し、入出力ポートを設定すると共に、対となる電界吸収型光変調器を差動駆動回路により駆動することを特徴とする電気光学変調装置。
【請求項９】
前記２つの電界吸収型光変調器において、各光変調器のＧｅ１−ｘＳｉｘ／Ｓｉ積層膜の幅を異なる幅としたことを特徴とする請求項８に記載の電界吸収型光変調装置。
【請求項１０】
請求項１〜７のいずれか１項に記載の電界吸収型光変調器もしくは請求項８又は９に記載の電気光学変調装置を含み、一つの基板上にＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む光変調領域を複数有し、該Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜のパターン幅により変調器と受光器として機能を調整したことを特徴とする光集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理および通信分野において必要となる、高速電気信号を光信号に高速に変換する電気光学効果による電界吸収型光変調器に関する。
【背景技術】
【０００２】
家庭用光ファイバおよびローカル・エリア・ネットワーク（ＬＡＮ）などの様々なシステム用の１３１０ｎｍおよび１５５０ｎｍの光ファイバ通信波長で機能するシリコン・ベース光通信デバイスは、ＣＭＯＳ技術を利用して、光機能素子および電子回路をシリコンプラットフォーム上に集積化可能とする非常に有望な技術である。
【０００３】
近年、シリコン・ベースの導波路、光結合器、および波長フィルタなどの受動デバイスは、非常に広く研究されている。また、このような通信システム用の光信号を操作する手段として重要な技術として、シリコン・ベースの電気光学変調器や光スイッチなどの能動素子が挙げられ、非常に注目されている。シリコンの熱光学効果を利用して屈折率を変化させる光スイッチや光変調素子は、低速であり、１Ｍｂ／秒の変調周波数までの装置速度にしか使用出来ない。従って、より多くの光通信システムにおいて要求される高い変調周波数を実現するためには、電気光学効果を利用した電気光学変調器が必要である。
【０００４】
現在提案されている電気光学変調器の多くは、キャリアプラズマ効果を利用して、シリコン層中の自由キャリア密度を変化させることにより、屈折率の実数部と虚数部を変化させ、光の位相や強度を変化させるデバイスである。純シリコンは、線形電気光学効果（Ｐｏｃｋｅｌｓ効果）を示さず、またＦｒａｎｚ−Ｋｅｌｄｙｓｈ効果やＫｅｒｒ効果による屈折率の変化は非常に小さいため、上記の効果が広く利用されている。自由キャリア吸収を利用した変調器では、Ｓｉ中を伝播する光吸収の変化により、出力が直接変調される。屈折率変化を利用した構造としては、マッハ・ツェンダー干渉計を利用したものが一般的であり、二本のアームにおける光位相差を干渉させて、光の強度変調信号を得ることが可能である。
【０００５】
電気光学変調器における自由キャリア密度は、自由キャリアの注入、蓄積、除去、または反転によって変えることが出来る。現在までに検討されたこのような装置の多くは、光変調効率が悪く、光位相変調に必要な長さがｍｍオーダーであり、１ｋＡ／ｃｍ３より高い注入電流密度が必要である。小型・高集積化、さらには低消費電力化を実現するためには、高い光変調効率が得られる素子構造が必要であり、これにより光位相変調長さを小さくすることが可能である。また、素子サイズが大きい場合、シリコンプラットフォーム上での温度分布の影響を受け易くなり、熱光学効果に起因するシリコン層の屈折率変化により、本来の電気光学効果を打ち消すことも想定されるため問題である。
【０００６】
図１は、非特許文献１に示されているＳＯＩ基板上に形成されたリブ導波路形状を利用した、シリコン・ベース電気光学位相変調器の典型例である。電気光学位相変調器は、真性半導体領域からなるリブ形状の両側に横方向に延びるスラブ領域がｐ，ｎドープされて形成されている。上記リブ導波路構造は、シリコン・オン・インシュレータ（ＳＯＩ）基板上のＳｉ層を利用して形成される。図１に示した構造は、ＰＩＮダイオード型変調器であり、順方向および逆方向バイアスを印加することにより、真性半導体領域内の自由キャリア密度を変化させ、キャリアプラズマ効果を利用することにより、屈折率を変化させる構造となっている。この例では、真性半導体シリコン層１は、第１の電極コンタクト層６と接触する領域に高濃度にドープ処理されたｐタイプ領域４を含むように形成されている。図では、真性半導体シリコン層１は、さらに高濃度にｎタイプドープ処理された領域５および、これに接続する第２の電極コンタクト層６を含む。上記ＰＩＮダイオードの構造においては、領域４、５は、ｃｍ３毎に約１０２０のキャリア密度を呈するようにドープ処理することも可能である。また、上記ＰＩＮ構造においては、ｐタイプ領域４およびｎタイプ領域５は、リブ１の両側に間隔を置いて配置されており、リブ１は真性半導体層である。
【０００７】
光変調動作に関しては、第１及び第２の電極コンタクト層を用いて、ＰＩＮダイオードに対して順方向バイアスを印加し、それによって導波路内に自由キャリアを注入するように、電源に接続されている。この時、自由キャリアの増加により、シリコン層１の屈折率が変化し、それによって導波路を通して伝達される光の位相変調が行われる。しかし、この光変調動作の速度は、リブ１内の自由キャリア寿命と、順方向バイアスが取り除かれた場合のキャリア拡散によって制限される。このような従来技術のＰＩＮダイオード位相変調器は、通常、順方向バイアス動作時に１０〜５０Ｍｂ／秒の範囲内の動作速度を有する。これに対し、キャリア寿命を短くするために、シリコン層内に不純物を導入することによって、切り換え速度を増加させることが可能であるが、導入された不純物は光変調効率を低下させるという課題がある。しかし、動作速度に影響する最も大きな因子は、ＲＣ時定数によるものであり、この場合順方向バイアス印加時の静電容量（Ｃ）が、ＰＮ接合部のキャリア空乏層の減少により非常に大きくなる。理論的には、ＰＮ接合部の高速動作は逆バイアスを印加することにより達成可能であるが、比較的大きな駆動電圧あるいは大きな素子サイズを必要とする。
【０００８】
また、図２には特許文献１によるＳＩＳ（ｓｉｌｉｃｏｎ−ｉｎｓｕｌａｔｏｒ−ｓｉｌｉｃｏｎ）型構造からなるシリコン・ベース電気光学変調器を示す。特許文献１では、ｐ−Ｓｉ４からなる第２の導電型の本体領域とこれと部分的に重なるように積層されたｎ−Ｓｉ５からなる第１の導電型のゲート領域からなり、この積層界面に比較的薄い誘電体層１１を形成したシリコン・ベース電気光学変調器が提案されている。このようなシリコン・ベース電気光学変調器は、ＳＯＩプラットフォーム上に形成され、前記本体領域は、ＳＯＩ基板の比較的薄いシリコン表面層に形成されており、ゲート領域はＳＯＩ構造に積層される比較的薄いシリコン層でできている。ゲートおよび本体領域内はドープ処理され、ドープ処理された領域は、キャリア密度変化が外部信号電圧により制御されるように規定されている。この時、理想的には、光信号電界とキャリア密度が動的に外部制御される領域は一致させることが望ましく、前記誘電体層１１の両側で、自由キャリアが蓄積、除去、または反転されることにより、光位相変調がなされる。しかし、実際にはキャリア密度が動的に変化する領域は数十ｎｍ程度と非常に薄いことが問題であり、これによりｍｍオーダーの光変調長さが必要となり、電気光学変調器のサイズが大きく、高速動作が難しいという課題がある。
【０００９】
一方、小型・高速化が可能なシリコン・ベース電気光学変調器として、同じＩＶ族半導体材料であるＧｅＳｉを用いた電界吸収型光変調器が提案されている。非特許文献２にはシリコン導波路と直接光結合したｂｕｔｔ−ｊｏｉｎｔ結合型ＧｅＳｉ電界吸収型光変調器が報告されている。
【００１０】
図３は、非特許文献２に記載のｂｕｔｔ−ｊｏｉｎｔ結合型ＧｅＳｉ電界吸収型光変調器の模式断面図を示している。この変調器はＳＯＩ基板のＳｉスラブ２４上に電極層であるｐ＋−ＧｅＳｉ２２とｎ＋−ＧｅＳｉ２３とに挟まれたｉ−ＧｅＳｉ２１が形成されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００６−５１５０８２号公報
【非特許文献】
【００１２】
【非特許文献１】William M. J. Green, Michael J. Rooks, Lidija Sekaric, and Yurii A. Vlasof, Opt. Express 15, 17106-171113 (2007), "Ultra-compact, low RF power, 10Gb/s silicon Mach-Zehnder modulator."
【非特許文献２】Dazeng Feng, Wei Qian, Hong Liang, Cheng-Chih Kung, Zhou Zhou, Zhi Li, Jacob S. Levy, Roshanak Shafiiha, Joan Fong, B. Jonathan Luff, and Mehdi Asghari, IEEE J. Sel. Topics Quntum Electron. 19, 3401710 (2013).
【発明の概要】
【発明が解決しようとする課題】
【００１３】
非特許文献２に開示されるＧｅＳｉを用いた電界吸収型光変調器に関しては、Ｓｉ導波路と高効率に光結合し、変調効率を高めると共に、電極層による光吸収を低減して、低光損失化を実現することが課題である。また、前記電界吸収型光変調器に関しては、動作波長帯域が狭いこと、さらには温度変化に伴い動作波長帯域が変化することが問題である。
【００１４】
また、この電界吸収型のＧｅＳｉ光変調器では高速化が可能とされているが、Ｓｉ導波路上にＧｅＳｉ層を積層して、さらにＧｅＳｉ層をｐ，ｎドーピングして電極層を形成するために、光結合長が大きくなると共に、ｐ，ｎドーピングされたＧｅＳｉ電極層による光吸収損失が大きいことが課題である。
【００１５】
本発明の目的は、Ｓｉ導波路と高効率に光結合し、変調効率を高めると共に、電極層による光吸収を低減して、低光損失化を実現することが可能なＧｅＳｉを用いた電界吸収型光変調器を提供するものである。
【課題を解決するための手段】
【００１６】
本発明の一態様は、基板と平行に配置された第一導電型の第１Ｓｉ層と第二導電型の第２Ｓｉ層と、第１及び第２Ｓｉ層の上にＧｅ１−ｘＳｉｘ（０＜ｘ＜１）層とＳｉ層の順に積層されたＧｅ１−ｘＳｉｘ／Ｓｉ積層膜とを含むことを特徴とする電界吸収型光変調器に関する。
【００１７】
また、本発明の一態様は、少なくとも２つの上記電界吸収型光変調器をＳｉ系光導波路で光接続し、入出力ポートを設定すると共に、対となる電界吸収型光変調器を差動駆動回路により駆動することを特徴とする電気光学変調装置、に関する。
【００１８】
さらに、本発明の一態様は、上記電界吸収型光変調器もしくは上記電気光学変調装置を含み、一つの基板上にＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む光変調領域を複数有し、該Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜のパターン幅により変調器と受光器として機能を調整したことを特徴とする光集積回路に関する。
【発明の効果】
【００１９】
本発明の一態様によれば、Ｓｉ導波路と高効率に光結合し、変調効率を高めると共に、電極層による光吸収を低減して、低光損失化を実現することが可能なＧｅＳｉを用いた電界吸収型光変調器を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】背景技術のＰＩＮ構造からなる電気光学変調器の模式断面図。
【図２】背景技術のＳＩＳ構造からなる電気光学変調器の模式断面図。
【図３】背景技術のＧｅＳｉを用いたＧｅＳｉ電界吸収型光変調器の模式断面図。
【図４】本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器の構造例の断面図。
【図５】本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器の構造例の断面図。
【図６】本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜に格子歪を与える層を積層した電界吸収型光変調器の断面図。
【図７】本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器においてＧｅＳｉ混晶層の厚さおよび組成を変化させた時の光強度変調動作波長の依存性を示すグラフ。
【図８】本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器においてＧｅ１−ｘＳｉｘ／Ｓｉ積層膜の幅を（ａ）１．０μｍ幅、（ｂ）１．４μ幅にした場合における光透過率の波長依存性を示すグラフ。
【図９−１】本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器の製造プロセスを示す断面図（ａ）〜（ｅ）。
【図９−２】本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器の製造プロセスを示す断面図（ｆ）〜（ｉ）。
【図９−３】本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器の製造プロセスを示す断面図（ｊ）〜（ｌ）。
【図１０】本発明の一実施形態に係る光変調装置の構成例を示す図。
【図１１】本発明の一実施形態に係る光集積回路を示す構成図
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態例について図面を参照して説明する。
図４は本発明の一実施形態に係るＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器の構造例の断面図である。図４に示すように、この電界吸収型光変調器は、ＳＯＩ基板の支持基板３１に対して下部クラッドとなる埋め込み酸化物層３２を介して平行に配置された第一導電型（ｐ型）を呈するようにドープ処理された第１Ｓｉ層３４と第二導電型（ｎ型）を呈するようにドープ処理された第２Ｓｉ層３５と、前記第１及び第２Ｓｉ層上にＧｅ１−ｘＳｉｘ膜５１とＳｉ膜５２の順に積層して積層膜を形成し、さらにＧｅ１−ｘＳｉｘ／Ｓｉ積層膜をｐ，ｎドーピングして電極層５３，５４を形成することにより、電極層による光吸収を低減することが可能である。なお、支持基板３１及び埋め込み酸化物層３２を合わせて単に「基板」ということがある。また、Ｓｉ膜５２もｐ，ｎドーピングされて電極層の一部を構成しているが、図では省略している。
【００２２】
この時、第１Ｓｉ層３４と第２Ｓｉ層３５との間には、真性半導体からなる第３Ｓｉ層３３が挿入されても良い。すなわち、真性半導体からなる第３Ｓｉ層３３を挿入することにより、ｐ型およびｎ型にドーピングされた第１及び第２Ｓｉ層による光吸収が改善されると共に、寄生電気容量も低減される。
【００２３】
さらに、本発明の別の実施形態例では、図５に示すように、Ｓｉ導波路と直接接続されるＳｉ層（３３〜３５）中にＧｅ１−ｘＳｉｘ／Ｓｉ積層膜の少なくとも一部を埋め込んで、バット結合構造とすることができる。バット結合構造により、光結合長を従来よりも小さくすると共に、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜に隣接するＳｉ層をｐ，ｎドーピングして電極層として利用することにより、電極層による光吸収を低減する。また、Ｓｉ層中に埋め込まれたＧｅ１−ｘＳｉｘ／Ｓｉ積層膜には、埋め込みを行うＳｉ層とＧｅ１−ｘＳｉｘ層の熱膨張係数の違いから引っ張り歪が大きく印加されるため、Ｆｒａｎｚ−Ｋｅｌｄｙｓｈ効果がエンハンスされる。
【００２４】
また、基板と平行に配置された第１Ｓｉ層３４と第２Ｓｉ層３５を、リブ型導波路構造とすることにより、光モードフィールドをＳｉ層側に引き下げることが可能となり、ｐ，ｎドーピングして電極形成したＧｅ１−ｘＳｉｘ／Ｓｉ積層膜における光損失を低減することが可能となる。
【００２５】
Ｇｅ１−ｘＳｉｘ膜におけるｘは０＜ｘ＜１であるが、Ｇｅ組成が８０％以上となるｘ≦０．２が好ましい。これはＳｉ組成が大きくなるにしたがって、電気光学効果が小さくなり、駆動電圧も大きくなるためである。また、純Ｇｅにおいては、比較的大きな電気光学効果が得られることから、歪を印加してバンドギャップを小さくすることにより、通信波長帯である１６００ｎｍでの光強度変調も可能である。しかしながら、長距離光通信では１５５０ｎｍ帯でのＣバンドでの動作が必要であることから、前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜界面においてバンドギャップの大きいＳｉＧｅ混晶層を形成することにより、１５５０ｎｍ波長帯域での動作が可能となる。
【００２６】
また、ＣＭＯＳドライバで駆動する際に、少なくとも２つ以上からなる電界吸収型光変調器を光導波路で接続し、差動駆動することにより低電圧化を実現すると共に、前記２つ以上からなる電界吸収型光変調器に印加するＤＣバイアス電圧を独立して制御することにより、波形の対称性が改善される。また、前記２つ以上からなる電界吸収型光変調器のＧｅ１−ｘＳｉｘ／Ｓｉ積層膜のパターン幅をそれぞれ異なる幅とすることにより、動作波長帯域を広帯域化することが可能である。
【００２７】
さらに、図６の別の実施形態例に示すように、前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜上部にＧｅ１−ｘＳｉｘ／Ｓｉ積層膜に格子歪を与える層５５を積層することにより、電界吸収型光変調器において、より低電圧で光強度変調を生じることが可能となる。この時、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の＜１１０＞結晶方位に２軸性の歪を印加することにより、バンドギャップエネルギーが小さくなり、より高効率に光強度変調することが可能となる。
【００２８】
また、前記ｐ型あるいはｎ型にドーピングされた第１及び第２Ｓｉ層上に積層された前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜にｐ型あるいはｎ型ドーピングされたＧｅ１−ｘＳｉｘ層を形成することにより、ｐ型電極層とｎ型電極層との間に配置されるＧｅ１−ｘＳｉｘ層幅が小さくなり、より低電圧で光強度変調を生じることが可能となる。
図４〜図６におけるその他の構成は、第１Ｓｉ層３４に高濃度の第１導電型（ｐ＋）にドープされた第１コンタクト３６、及び第２Ｓｉ層３５に高濃度の第２導電型（ｎ＋）にドープされた第２コンタクト３７、酸化物クラッド３８、第１コンタクト３６に接続される第１電極３９、第２コンタクト３７に接続される第２電極４０、第１配線４１及び第２配線４２である。
【００２９】
図７は本発明の一実施形態例におけるＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器において、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の界面に形成されるＧｅＳｉ混晶層の厚さおよび組成を変化させた時の動作波長を示したグラフである。Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の成膜温度を調整するか、あるいは成膜後に７００℃〜８００℃程度の温度で熱処理を行うことにより、前記ＧｅＳｉ混晶層の厚さおよび組成を制御することが可能である。この時、前記ＧｅＳｉ混晶層におけるＳｉ組成を増加させることにより、動作波長はより短波長に制御することが可能となった。また、前記ＧｅＳｉ混晶層の厚さを大きくすることにより、光モードフィールドと前記ＧｅＳｉ混晶層との重なりが大きくなり、動作波長帯域を短波長化することが可能となった。
【００３０】
また、図８は本発明の一実施形態例のＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む電界吸収型光変調器において、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の幅を（ａ）１．０μｍ幅、（ｂ）１．４μｍ幅にした場合における光透過率の波長依存性を示したものである。積層膜の幅を小さくすることにより、より短波長かつ広波長帯域で、電圧印加により光透過率が変化した。すなわち、前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の幅を小さくすることにより、より広い波長帯域で光強度変調動作を行うことが可能であった。
【００３１】
ＧｅＳｉ混晶層は、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の側壁部においてより生じやすいため、積層膜の幅を小さくすることにより、光モードフィールドとＧｅＳｉ混晶層との重なりが大きくなり、動作波長を短波長にすることが可能となる。すなわち、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の幅を制御することにより、電界吸収型光変調器における動作波長を広帯域化すると共に、動作波長を制御することが可能である。
【００３２】
図９（ａ）−（ｊ）は、本発明の一実施形態例に係る電界吸収型光変調器を形成する方法の一例を示す工程断面図である。
【００３３】
図９（ａ）は、本発明の一実施形態例に係る電界吸収型光変調器を形成するために用いるＳＯＩ基板の断面図である。このＳＯＩ基板は、支持基板３１と、埋め込み酸化層３２と、埋め込み酸化層３２上に１００−１０００ｎｍ程度のＳｉ層３３が積層された構造を有する。光損失を低減するために、埋め込み酸化層３２の厚みは１０００ｎｍ以上である構造を適用した。また、前記埋め込み酸化層３２上のＳｉ層３３において、＜１１０＞結晶方向と電極による印加電界方向がほぼ平行となるように設定されることにより、低電圧でより大きな電界吸収効果が得られる。
【００３４】
次に図９（ｂ）に示すように、埋め込み酸化層３２上のＳｉ層３３には、第１および第２の導電型を呈するように、イオン注入などによりＰ（リン）およびＢ（ボロン）を表面層にドープ処理した後、熱処理して第１及び第２Ｓｉ層３４及び３５が電極層として形成される。この例では第１Ｓｉ層３４と第２Ｓｉ層３５の間に、不純物ドーピングしていないＳｉ層３３を残して第３Ｓｉ層としている。さらにリブ導波路形状を形成するためのマスクとして、酸化膜とＳｉＮｘ膜の積層構造を形成し、ＵＶリソグラフィとドライエッチング法などによりパターニングして酸化膜マスク６１とＳｉＮｘハードマスク６２を形成する。
【００３５】
次に図９（ｃ）に示すように、ＳｉＮｘハードマスク６２と酸化膜マスク６１をマスクにして、第１Ｓｉ層３４および第２Ｓｉ層３５をパターニングして、リブ導波路形状とする。
【００３６】
次に図１０（ｄ）に示すように、リブ導波路形状と同等の高さの第１Ｓｉ層３４および第２Ｓｉ層３５の領域にイオン注入法などにより高濃度にＢおよびＰをドープして第１コンタクト３６及び第２コンタクト３７を形成する。
【００３７】
次に図９（ｅ）に示すように、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の選択エピのための酸化物クラッド３８ａを積層する。この時、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法により平坦化を行うことにより、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の選択エピ用の開口プロセスが容易となる。なお、残存するＳｉＮｘハードマスク６２は、熱リン酸処理などにより除去する。
【００３８】
次に図９（ｆ）に示すように、前記リブ導波路上の酸化膜マスク６１にＧｅ１−ｘＳｉｘ／Ｓｉ積層膜の選択エピ用の開口６３をドライエッチングあるいはフッ酸処理などにより形成する。
続いて、図９（ｇ）に示すように、開口６３に面したＳｉ層をドライエッチングなどでエッチングして、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜を選択エピタキシャル成長のための凹部６４を形成する。
その後、図９（ｈ）に示すように、凹部６４にＧｅ１−ｘＳｉｘ層５１とＳｉ層５２の順に積層膜を選択エピタキシャル成長する。この時、Ｇｅ１−ｘＳｉｘ層５１上にＳｉ層５２を積層する際、６００℃から７００℃程度の温度範囲で成膜し、ＳｉＧｅ混晶層の厚みおよび組成を調整する。
【００３９】
次に図９（ｉ）に示すように、選択エピ成長した前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜にＢおよびＰをドーピングして、ｐ型の電極層５３およびｎ型の電極層５４をＧｅ１−ｘＳｉｘ／Ｓｉ積層膜に形成して、ＰＩＮ接合構造を形成する。
【００４０】
次に図９（ｊ）に示すように、酸化物クラッド３８をさらに１μｍ程度積層し、第１コンタクト３６および第２コンタクト３７との電気的接続を取る為のコンタクトホール６５をドライエッチング法などにより形成する（図９（ｋ））。
【００４１】
最後に図９（ｌ）に示すように、Ｔｉ／ＴｉＮ／Ａｌ（Ｃｕ）あるいはＴｉ／ＴｉＮ／Ｗなどの金属層をスパッタ法やＣＶＤ法により成膜し、反応性エッチングによりパターニングすることにより、第１コンタクト３６に接続される第１電極３９、第２コンタクト３７に接続される第２電極４０、さらに図４〜６に示すような第１配線４１及び第２配線４２を形成して、駆動回路との接続を行う。
【００４２】
図１０に示すように、本発明の一実施形態例に係る電界吸収型光変調器の使用において、少なくとも２つの電界吸収型変調器１０１Ａ及び１０１Ｂの対をＳｉ系光導波路１０２で直列に接続し、入出力ポートを設定することで、電気光学変調装置１００が構成される。電気光学変調装置１００の駆動は、図１１に示すように、差動駆動回路１１１により行うことができる。差動駆動回路１１１により駆動することにより、実効的な駆動電圧を大きくでき、より高効率に光強度変調を生じさせることが可能となる。また、差動駆動対により送信回路から発生する高周波ノイズを低減することが可能となる。直列に接続する電界吸収型変調器は２つ以上であれば良く、制限されない。この時、差動駆動回路１１１からは極性の異なる電気信号が印加されるため、前記一対の電界吸収型変調器のｐ型電極とｎ型電極それぞれに、異なった極性の電気信号およびＤＣバイアス電圧が印加されるように配置される。
また、前記少なくとも一対の電界吸収型光変調器を含む電気光学変調装置１００において、ＤＣバイアス電圧をそれぞれ独立に制御することにより、出力波形の対称性などの波形整形を行うことが可能である。
さらに、前記少なくとも一対の電界吸収型光変調器を含む電気光学変調装置１００において、それぞれのＧｅ１−ｘＳｉｘ／Ｓｉ積層膜の素子幅を異なる幅とすることにより、動作波長帯域を広げることが可能である。これにより、温度変化に対する出力変動も改善できる。
また、本発明の一実施形態例の電界吸収型光変調器もしくは電気光学変調装置においては、ＤＣバイアス電圧により光吸収効率を改善することが可能である。従って、一つの基板上にＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む光変調領域を複数有し、該Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜のパターン幅により変調器と受光器として機能を調整することができる。例えば、Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜のパターン幅を２μｍ未満として光変調器とした部分、パターン幅を２μｍ以上として受光器とした部分を同じＳＯＩプラットフォーム上に一括形成し、ＧｅＳｉ電界吸収型光変調器とＧｅＳｉ受光器を集積した光集積回路を実現することが可能である。
【００４３】
以上、実施形態例を参照して本発明を説明したが、本発明は上記実施形態例に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解できる様々な変更を行うことができる。
【００４４】
＜付記＞
（付記１）
基板と平行に配置された第一導電型の第１Ｓｉ層と第二導電型の第２Ｓｉ層と、該第１及び第２Ｓｉ層の上にＧｅ１−ｘＳｉｘ（０＜ｘ＜１）層とＳｉ層の順に積層されたＧｅ１−ｘＳｉｘ／Ｓｉ積層膜とを含むことを特徴とする電界吸収型光変調器。
（付記２）
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜界面にＧｅＳｉ混晶層が形成されていることを特徴とする付記１に記載の電界吸収型光変調器。
（付記３）
前記ＧｅＳｉ混晶層の厚みおよび組成により動作波長を制御することを特徴とする付記２に記載の電界吸収型光変調器。
（付記４）
前記ＧｅＳｉ混晶層の厚みおよび組成が、前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の成膜条件あるいは成膜後の熱処理により制御されることを特徴とする付記３に記載の電界吸収型光変調器。
（付記５）
前記第１及び第２Ｓｉ層との間に、真性半導体からなる第３Ｓｉ層が挿入されていることを特徴とする付記１〜４のいずれか１項に記載の電界吸収型光変調器。
（付記６）
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の少なくとも一部が前記第１Ｓｉ層と前記第２Ｓｉ層に挟まれるように埋め込まれていることを特徴とする付記１〜５のいずれか１項に記載の電界吸収型光変調器。
（付記７）
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜上部に該Ｇｅ１−ｘＳｉｘ層に格子歪を与える層が積層されていることを特徴とする付記１〜６のいずれか１項に記載の電界吸収型光変調器。
（付記８）
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜に格子歪を与える層が、該積層膜の＜１１０＞方向に歪を印加する層であることを特徴とする付記７に記載の電界吸収型光変調器。
（付記９）
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜が、それぞれ第一導電型及び第二導電型にドーピングされた電極層を介して同じ導電型の前記第１及び第２Ｓｉ層と電気的に接続されていることを特徴とする付記１〜８のいずれか１項に記載の電界吸収型光変調器。
（付記１０）
前記Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜の該Ｇｅ１−ｘＳｉｘ層におけるＧｅ濃度が、８０原子％以上である付記１〜９のいずれか１項に記載の電界吸収型光変調器。
（付記１１）
少なくとも２つの付記１〜８のいずれか１項に記載の電界吸収型光変調器をＳｉ系光導波路で光接続し、入出力ポートを設定すると共に、対となる電界吸収型光変調器を差動駆動回路により駆動することを特徴とする電気光学変調装置。
（付記１２）
前記作動駆動回路は、対となる電界吸収型光変調器のＤＣバイアス電圧をそれぞれ独立に制御することにより、出力波形の波形整形を行うことを特徴とする付記１１に記載の電気光学変調装置。
（付記１３）
前記対となる電界吸収型光変調器において、各光変調器のＧｅ１−ｘＳｉｘ／Ｓｉ積層膜の幅を異なる幅としたことを特徴とする付記１１又は１２に記載の電気光学変調装置。
（付記１４）
付記１〜１０のいずれか１項に記載の電界吸収型光変調器もしくは付記１１〜１３のいずれか１項に記載の電気光学変調装置を含み、一つの基板上にＧｅ１−ｘＳｉｘ／Ｓｉ積層膜を含む光変調領域を複数有し、該Ｇｅ１−ｘＳｉｘ／Ｓｉ積層膜のパターン幅により変調器と受光器として機能を調整したことを特徴とする光集積回路。
【符号の説明】
【００４５】
３１  支持基板
３２  埋め込み酸化層
３３  真性半導体シリコン（第３Ｓｉ層）
３４  第１Ｓｉ層
３５  第２Ｓｉ層
３６  第１コンタクト
３７  第２コンタクト
３８  酸化物クラッド
３９  第１電極
４０  第２電極
４１  第１配線層
４２  第２配線層
５１  Ｇｅ１−ｘＳｉｘ層
５２  Ｓｉ層
５３  ｐドープＧｅＳｉ電極層
５４  ｎドープＧｅＳｉ電極層
５５    歪印加層
１００  電気光学変調装置
１０１Ａ、１０１Ｂ  ＧｅＳｉ電界吸収型光変調器
１０２  Ｓｉ導波路
１１１  差動駆動回路
【図１】
2019159273.tif 000003
【図２】
2019159273.tif 000004
【図３】
2019159273.tif 000005
【図４】
2019159273.tif 000006
【図５】
2019159273.tif 000007
【図６】
2019159273.tif 000008
【図７】
2019159273.tif 000009
【図８】
2019159273.tif 000010
【図９−１】
2019159273.tif 000011
【図９−２】
2019159273.tif 000012
【図９−３】
2019159273.tif 000013
【図１０】
2019159273.tif 000014
【図１１】
2019159273.tif 000015