(57)【要約】【課題】表示パネルに供給する電流を確実に制限でき、かつ、簡素化された構成を有する電流制限回路などを提供する。【解決手段】電流制限回路４は、各々が発光素子２５を有する複数の画素２０を有する表示パネル２と、複数の画素２０の各々の発光素子２５に印加する印加電圧を供給するパネル電源３とを備える表示装置１において用いられる電流制限回路４であって、パネル電源３から表示パネル２に供給される供給電流Ｉｐを検出し、検出した供給電流Ｉｐの値が閾値より大きい場合に、印加電圧を低下させる。【選択図】図４
2019032476.tif 000002
【特許請求の範囲】
【請求項１】
各々が発光素子を有する複数の画素を有する表示パネルと、前記複数の画素の各々の前記発光素子に印加する印加電圧を供給するパネル電源とを備える表示装置において用いられる電流制限回路であって、
前記パネル電源から前記表示パネルに供給される供給電流を検出し、検出した前記供給電流の値が閾値より大きい場合に、前記印加電圧を低下させる
電流制限回路。
【請求項２】
前記電流制限回路は、
前記供給電流に対応する検出信号を出力する電流検出素子と、
前記検出信号に応じて前記パネル電源に制御信号を出力する制御素子と、を備える
請求項１に記載の電流制限回路。
【請求項３】
前記電流検出素子が出力する前記検出信号の温度依存性は、前記制御素子が出力する前記制御信号の温度依存性を低減する
請求項２に記載の電流制限回路。
【請求項４】
前記電流検出素子は、ダイオードであり、
前記制御素子は、トランジスタである
請求項２又は３に記載の電流制限回路。
【請求項５】
前記電流制限回路は、さらに、前記電流検出素子に流れる電流を安定化させる定電流源を備える
請求項４に記載の電流制限回路。
【請求項６】
請求項１〜５のいずれか１項に記載の電流制限回路と、
前記表示パネルと、
前記パネル電源と、を備える
表示装置。
【請求項７】
各々が発光素子を有する複数の画素を有する表示パネルと、前記複数の画素の各々の前記発光素子に印加する印加電圧を供給するパネル電源とを備える表示装置における電流制限方法であって、
前記パネル電源から、前記表示パネルに供給される供給電流を検出する検出ステップと、
検出した前記供給電流が閾値より大きい場合に、前記印加電圧を低下させる制限ステップと、を含む
電流制限方法。
【請求項８】
前記検出ステップは、前記供給電流に対応する検出信号を出力するステップを含み、
前記制限ステップは、前記検出信号に応じて前記パネル電源に制御信号を出力するステップを含み、
前記検出信号の温度依存性は、前記制御信号の温度依存性を低減する
請求項７に記載の電流制限方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電流制限回路、表示装置、及び、表示装置の電流制限方法に関する。
【背景技術】
【０００２】
従来、液晶表示装置、有機ＥＬ表示装置などの薄型の表示装置が開発されている。このような表示装置においては表示パネルの大型化が求められている。表示パネルの大型化に伴い、表示装置において消費される消費電力が増加する。そこで、表示装置における消費電力を抑制するために、表示パネルの発光面積に応じて表示パネルの各画素の輝度を制限する技術が知られている（例えば、特許文献１など参照）。特許文献１に開示された表示装置においては、一フレームに入力されるビデオデータの合計値を算出し、当該合計値が所定の値以上である場合に、表示パネルの各画素の輝度を制限する。これにより、表示装置の消費電力を低減しようとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２８５２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された表示装置においては、ビデオデータの合計値の算出結果に基づいて輝度を制限するため、ビデオデータの合計値の算出が完了するまでに、当該ビデオデータに対応する画像が表示され得る。例えば、発光面積が小さいビデオデータに続いて、発光面積が大きいビデオデータが表示装置に入力される場合に、一旦、表示パネルに過電流が流れる。このため、当該過電流が流れる回路を構成する各素子の定格値を過電流に合わせて設定する必要がある。これに伴い、回路を構成する各素子の寸法、実装面積及びコストが増大する。
【０００５】
このような問題を解決するための方法として、ビデオデータを保存するフレームメモリを表示装置に設ける方法が考えられる。この方法においては、ビデオデータの合計値の算出中はビデオデータをフレームメモリに保存しておき、算出が完了した後に当該ビデオデータに対応する画像を表示させることができる。これにより、当該合計値が所定の値以上である場合には、当該ビデオデータに対応する画像の輝度を低下させて表示させることができる。しかしながら、フレームメモリを設けることに伴って、表示装置の構成が複雑となり、かつ、表示装置のコストが増大する。
【０００６】
本開示は、上記の課題に鑑みてなされたものであり、表示パネルに供給する電流を確実に制限でき、かつ、簡素化された構成を有する電流制限回路などを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本開示の一態様に係る電流制限回路は、各々が発光素子を有する複数の画素を有する表示パネルと、前記複数の画素の各々の前記発光素子に印加する印加電圧を供給するパネル電源とを備える表示装置において用いられる電流制限回路であって、前記パネル電源から前記表示パネルに供給される供給電流を検出し、検出した前記供給電流の値が閾値より大きい場合に、前記印加電圧を低下させる。
【０００８】
また、上記目的を達成するために、本開示の一態様に係る表示装置は、上記電流制限回路と、上記表示パネルと、上記パネル電源と、を備える。
【０００９】
また、上記目的を達成するために、本開示の一態様に係る電流制限方法は、各々が発光素子を有する複数の画素を有する表示パネルと、前記複数の画素の各々の前記発光素子に印加する印加電圧を供給するパネル電源とを備える表示装置における電流制限方法であって、前記パネル電源から、前記表示パネルに供給される供給電流を検出する検出ステップと、検出した前記供給電流が閾値より大きい場合に、前記印加電圧を低下させる制限ステップと、を含む。
【発明の効果】
【００１０】
本開示によれば、表示パネルに供給する電流を確実に制限でき、かつ、簡素化された構成を有する電流制限回路などを提供できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態に係る表示装置の全体構成を示す機能ブロック図である。
【図２】図２は、実施の形態に係る表示装置の表示面積率と最大輝度と関係の一例を示すグラフである。
【図３】図３は、実施の形態に係る画素の回路構成の一例を示す回路図である。
【図４】図４は、実施の形態に係る電流制限回路の回路構成の一例を示す回路図である。
【図５】図５は、実施の形態に係るパネル電源から表示パネルに供給される供給電流の制御方法を示すフローチャートである。
【図６】図６は、実施の形態に係る制御素子の温度特性を示すグラフである。
【図７】図７は、実施の形態に係る電流検出素子の温度特性を示すグラフである。
【図８】図８は、実施の形態に係るパネル電源から表示パネルに供給される供給電流の波形の一例を模式的に示すグラフである。
【図９】図９は、実施の形態に係る表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１３】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【００１４】
（実施の形態）
［表示装置の全体構成］
まず、実施の形態に係る表示装置の全体構成について図面を用いて説明する。
【００１５】
図１は、本実施の形態に係る表示装置１の全体構成を示す機能ブロック図である。
【００１６】
本実施の形態に係る表示装置１は、表示パネル２と、パネル電源３と、電流制限回路４と、ゲートドライバ５０と、ソースドライバ７０と、制御回路６０とを備える。
【００１７】
表示パネル２は、各々が発光素子を有する複数の画素２０を有する表示部である。表示パネル２においては、複数の画素２０が行列状に配置されている。
【００１８】
画素２０は、表示パネル２の発光要素であり、ソースドライバ７０及びゲートドライバ５０からの信号によって、発光を制御される。複数の画素２０の各々は、発光素子と発光素子を発光駆動するための回路素子とを備える。
【００１９】
パネル電源３は、表示パネル２の外周領域に配置された給電線３０から各画素２０に電源電圧を給電する。より具体的には、パネル電源３は、複数の画素２０の各々の発光素子に印加する印加電圧を供給する。本実施の形態では、パネル電源３は、制御端子を有し、制御端子に入力される制御信号に応じて出力を変化させる。具体的には、パネル電源３は、制御端子にパネル電源３内部の基準電圧より高レベルの信号が入力された場合に、出力電圧を低下させる。
【００２０】
電流制限回路４は、表示装置１において用いられる回路であり、パネル電源３から表示パネル２に供給される供給電流を検出し、検出した供給電流の値が閾値より大きい場合に、パネル電源３が画素２０の発光素子に印加する印加電圧を低下させる。電流制限回路４の詳細については後述する。
【００２１】
制御回路６０は、ソースドライバ７０とゲートドライバ５０とを制御する回路である。制御回路６０は、外部から入力された映像信号に基づいて各発光素子の発光輝度に対応する階調信号を生成し、生成した階調信号をソースドライバ７０へ出力する。また、制御回路６０は、入力される同期信号に基づいてゲートドライバ５０を制御するためのゲート制御信号を生成し、生成したゲート制御信号をゲートドライバ５０へ出力する。制御回路６０は、具体的には、ＣＰＵ及びタイミングコントローラを備える。制御回路６０では、入力された同期信号に基づいて、ＣＰＵがタイミングコントローラを制御することにより、タイミングコントローラからソースドライバ７０及びゲートドライバ５０へそれぞれ階調信号及びゲート制御信号を出力する。
【００２２】
また、制御回路６０は、映像信号に基づいて、表示パネル２における表示面積を算出し、表示面積に応じて、各画素の輝度の最大値を制限する。ここで表示面積とは、表示パネル２のうち、発光させる画素２０の面積の合計値である。制御回路６０は、具体的には、一フレーム期間の開始時から、各画素２０に対応する映像信号に基づいて、表示パネル２において発光させる画素数をカウントする。制御回路６０は、発光させる画素数が所定の個数を超えた場合に、ソースドライバ７０へ出力する階調信号の最大値を制限する。ここで、制御回路６０による輝度の制限方法について、図面を用いて説明する。
【００２３】
図２は、本実施の形態に係る表示装置１の表示面積率と最大輝度と関係の一例を示すグラフである。図２に示される表示面積率とは、発光させる画素数の全画素数に対する割合である。
【００２４】
図２に示されるように、表示面積率が２０％を超えた場合に、表示面積率に応じて最大輝度を低下させる。具体的には、表示面積率が２０％以下である場合には、最大輝度は３００［ｃｄ／ｍ２］である。この場合、階調信号の最大値は、例えば１０２３である。一方、すべての画素２０を発光させる場合、つまり、図２に示される表示面積率が１００％の場合には、最大輝度は６０［ｃｄ／ｍ２］である。この場合、階調信号の最大値は、例えば２０５である。つまり、図２に示される例では、すべての画素２０を発光させる場合には、制御回路６０は、入力される映像信号に基づいて生成された階調信号を、１／５倍程度に変換して、ソースドライバ７０へ出力する。これにより、発光させる画素数が多い場合に、表示装置１において消費される電力を低減できる。しかも、発光させる画素数が多い場合には、画素２０の輝度を制限しても、ユーザが画像の暗さを感じにくい。
【００２５】
ソースドライバ７０は、制御回路６０で生成された階調信号に基づいて、表示パネル２のデータ線に信号を出力する。より具体的には、ソースドライバ７０は、階調信号及び水平同期信号に基づいて、各画素回路に映像信号電圧（データ電圧）を出力する。
【００２６】
ゲートドライバ５０は、制御回路６０で生成されたゲート制御信号に基づいて、表示パネル２の走査線などを駆動する。より具体的には、ゲートドライバ５０は、垂直同期信号及び水平同期信号に基づいて、各画素回路に走査信号などを、少なくとも表示ライン単位で出力する。
【００２７】
［画素の構成］
続いて、本実施の形態に係る表示装置１の画素２０について図面を用いて説明する。
【００２８】
図３は、本実施の形態に係る画素２０の回路構成の一例を示す回路図である。
【００２９】
図３に示されるように、画素２０は、走査線ＳＣＮと、データ線ＤＡＴＡと、初期化制御線ＩＮＩと、選択トランジスタ２１と、駆動トランジスタ２２と、保持容量素子２３と、初期化トランジスタ２４と、発光素子２５とを備える。
【００３０】
走査線ＳＣＮは、ゲートドライバ５０と、選択トランジスタ２１のゲート端子とに接続されている。走査線ＳＣＮには、ゲートドライバ５０から選択トランジスタ２１の導通及び非導通を制御するための信号が入力される。
【００３１】
データ線ＤＡＴＡは、ソースドライバ７０と、選択トランジスタ２１のソース端子とに接続されている。データ線ＤＡＴＡには、ソースドライバ７０からデータ電圧が印加される。
【００３２】
初期化制御線ＩＮＩは、ゲートドライバ５０と、初期化トランジスタ２４のゲート端子とに接続されている。初期化制御線ＩＮＩには、ゲートドライバ５０から初期化トランジスタ２４の導通及び非導通を制御するための信号が入力される。
【００３３】
選択トランジスタ２１は、ゲート端子が走査線ＳＣＮに接続されており、データ線ＤＡＴＡのデータ電圧を駆動トランジスタ２２のゲート端子に供給するタイミングを制御する。本実施の形態では、選択トランジスタ２１はＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）からなる。選択トランジスタ２１のソース端子は、ノードＮ１においてデータ線ＤＡＴＡと接続されており、選択トランジスタ２１のドレイン端子は、ノードＮ２において、駆動トランジスタ２２のゲート端子及び保持容量素子２３の一方の電極に接続されている。
【００３４】
駆動トランジスタ２２は、発光素子２５に流れる電流を制御するトランジスタである。本実施の形態では、駆動トランジスタ２２はＴＦＴからなる。駆動トランジスタ２２は、ゲート端子が選択トランジスタ２１を介してデータ線ＤＡＴＡに接続され、ソース端子が発光素子２５のアノード端子（つまり、ノードＮ３）に接続され、ドレイン端子がアノード電源線２６に接続されている。ここでアノード電源線２６には、パネル電源３によって印加電圧Ｖｃｃが印加されている。駆動トランジスタ２２は、ゲート端子に供給されたデータ電圧を、当該データ電圧に対応した信号電流に変換し、変換された信号電流を発光素子２５に供給する。
【００３５】
発光素子２５は、データ電圧に対応する輝度で発光する素子である。本実施の形態では、発光素子２５は、有機ＥＬ素子である。発光素子２５のカソード端子は、カソード電源線２８に接続されている。カソード電源線２８には、電圧Ｖｃａｔが印加されている。発光素子２５のアノード端子は、ノードＮ３において駆動トランジスタ２２のソース端子と、保持容量素子２３の他方の電極と、初期化トランジスタ２４のソース端子及びドレイン端子の一方の端子とに接続されている。
【００３６】
初期化トランジスタ２４は、ノードＮ３と初期化電源線２７との導通及び非導通を切り替えるスイッチ素子である。本実施の形態では、初期化トランジスタ２４はＴＦＴからなる。初期化トランジスタ２４のゲート端子は、初期化制御線ＩＮＩに接続され、ソース端子及びドレイン端子の一方は、ノードＮ３に、他方は、初期化電源線２７に接続される。初期化電源線２７には、電圧Ｖｉｎｉが印加される。
【００３７】
保持容量素子２３は、ゲート電圧を維持するための容量素子である。保持容量素子２３の一方の電極がノードＮ２に、他方の電極がノードＮ３に接続されている。保持容量素子２３は、例えば、選択トランジスタ２１がオフ状態となった後も、オフ状態となる直前における駆動トランジスタ２２のゲート電圧を維持し、継続して駆動トランジスタ２２から発光素子２５へ駆動電流を供給させることが可能である。
【００３８】
また、アノード電源線２６から、駆動トランジスタ２２を介して発光素子２５のアノード端子に印加電圧Ｖｃｃが印加される。カソード電源線２８から発光素子２５のカソード端子に電圧Ｖｃａｔが印加される。アノード電源線２６及びカソード電源線２８は、それぞれパネル電源３に接続され、電圧が印加される。
【００３９】
ソースドライバ７０から供給されたデータ電圧は、選択トランジスタ２１を介して駆動トランジスタ２２のゲート端子へと印加される。駆動トランジスタ２２は、当該データ電圧に応じた電流を、ソース−ドレイン端子間に流す。この電流が、発光素子２５へと流れることにより、当該電流に応じた発光輝度で、発光素子２５が発光する。
【００４０】
なお、図３に示される画素２０の回路構成において、各回路素子を接続する経路の間に別の回路素子及び配線などが挿入されていてもよい。
【００４１】
［電流制限回路］
続いて、本実施の形態に係る電流制限回路について図面を用いて説明する。
【００４２】
図４は、本実施の形態に係る電流制限回路４の回路構成の一例を示す回路図である。なお、図４には、パネル電源３も併せて示されている。図４に示されるように、電流制限回路４は、電流検出素子４３と、制御素子４２と、抵抗素子４１と、定電流源４４と、を備える。
【００４３】
電流検出素子４３は、パネル電源３から表示パネル２に供給される供給電流Ｉｐに対応する検出信号を出力する素子である。本実施の形態では、電流検出素子４３は、ダイオードである。
【００４４】
制御素子４２は、電流検出素子４３から入力される検出信号に応じてパネル電源３の制御端子Ｔｃに制御信号を出力する素子である。本実施の形態では、制御素子４２は、トランジスタである。より具体的には、制御素子４２は、バイポーラトランジスタである。制御素子４２のベース端子が、電流検出素子４３のカソード端子に接続される。制御素子４２のエミッタ端子が、パネル電源３の出力端子Ｔｏｕｔに接続される。制御素子４２のコレクタ端子がパネル電源３の制御端子Ｔｃに接続される。これにより、制御素子４２のベース−エミッタ間には、抵抗素子４１における電圧降下に対応する電圧が印加される。ここで、抵抗素子４１における電圧降下は、供給電流Ｉｐの大きさに対応することから、制御素子４２は、供給電流Ｉｐの大きさに応じた制御信号をコレクタ端子からパネル電源３へ出力する。本実施の形態では、供給電流Ｉｐの値が所定の閾値より大きい場合に、パネル電源３内部の基準電圧より高レベルの制御信号をパネル電源３の制御端子Ｔｃに出力する。
【００４５】
以上のように、制御素子４２として、バイポーラトランジスタを用いることで、応答速度が高く、かつ、簡素化された構成を有する電流制限回路４を実現できる。また、電流制限回路４の応答速度を高めることによって、供給電流Ｉｐが閾値より大幅に上昇することを抑制できる。つまり、供給電流Ｉｐのピーク値を抑制できる。
【００４６】
抵抗素子４１は、パネル電源３から表示パネル２に供給される供給電流Ｉｐを検出するためのセンス抵抗である。抵抗素子４１は、パネル電源３と表示パネル２のアノード電源線２６とを接続する電線に挿入されている。また、抵抗素子４１の一方の端子は、パネル電源３の出力端子Ｔｏｕｔ及び制御素子４２のエミッタ端子に接続され、他方の端子は、電流検出素子４３のアノード端子に接続される。なお、抵抗素子４１の形状などは特に限定されない。例えば、抵抗素子４１として電線の抵抗成分を用いてもよい。
【００４７】
定電流源４４は、電流検出素子４３に流れる電流を安定化させる電流源である。本実施の形態では、定電流源４４は、電流検出素子４３の温度特性を調整するために用いられる。
【００４８】
［動作］
続いて、本実施の形態に係る電流制限回路４及び表示装置１の動作について図面を用いて説明する。
【００４９】
図５は、本実施の形態に係るパネル電源３から表示パネル２に供給される供給電流の制御方法を示すフローチャートである。
【００５０】
図５に示されるように、まず、パネル電源３から、表示パネル２に供給される供給電流Ｉｐを検出する（Ｓ１０）。本実施の形態では、電流検出素子４３によって、供給電流Ｉｐに対応する検出信号を検出する。
【００５１】
次に、検出した供給電流Ｉｐの値に応じて供給電流Ｉｐを制限する（Ｓ２０）。具体的には、まず、検出した供給電流Ｉｐの値が所定の閾値より大きいか否かを判断する（Ｓ２１）。本実施の形態では、電流検出素子４３によって検出された検出信号が供給電流Ｉｐの閾値に対応する値を超えるか否かを判断する。検出信号は、制御素子４２のベース端子に入力される。したがって、制御素子４２のベース−エミッタ間には、抵抗素子４１における電圧降下に対応する電圧が印加される。
【００５２】
供給電流Ｉｐの値が所定の閾値より大きい場合（Ｓ２１でＹｅｓ）、電流制限回路４は、パネル電源３の出力電圧を低下させる（Ｓ２２）。具体的には、検出信号が、供給電流Ｉｐの閾値に対応する値を超える場合に、制御素子４２から、パネル電源３の制御端子Ｔｃに高レベルの制御信号が入力される。パネル電源３は、制御端子Ｔｃにパネル電源３内部の基準電圧より高レベルの制御信号が入力された場合に、出力端子Ｔｏｕｔから出力される出力電圧を低下させる。これにより、発光素子２５に印加される印加電圧Ｖｃｃが低下するため、発光素子２５に流れる電流が減少する。つまり、複数の画素２０の各々が有する発光素子２５に流れる電流が減少するため、供給電流Ｉｐが減少する。このように本実施の形態では供給電流Ｉｐを確実に制限できる。
【００５３】
一方、供給電流Ｉｐの値が所定の閾値以下である場合（Ｓ２１でＮｏ）、電流制限回路４は、供給電流Ｉｐを制限することなく、ステップＳ１０に戻る。
【００５４】
以上のように、本実施の形態に係る電流制限回路４によって、供給電流Ｉｐを制限できる。しかしながら、制御素子４２の特性は温度に依存するため、温度が一定でない場合には、供給電流Ｉｐを適切に制限できない場合がある。そこで、本実施の形態では、制御素子４２の温度依存性を低減するための構成を備える。以下、当該構成について説明する。
【００５５】
まず、制御素子４２の温度特性について図面を用いて説明する。
【００５６】
図６は、本実施の形態に係る制御素子４２の温度特性を示すグラフである。図６には、周囲温度Ｔａが−４０℃から１２５℃までの場合における制御素子４２のベース−エミッタ間電圧Ｖｂｅとコレクタ電流Ｉｃとの関係を示すグラフが示されている。なお、図６に示されるグラフは、制御素子４２のコレクタ−エミッタ間電圧Ｖｃｅが−２Ｖである場合の温度特性を示す。
【００５７】
図６に示されるように、コレクタ電流Ｉｃが流れ始めるベース−エミッタ間電圧Ｖｂｅ、つまり、制御素子４２の閾値電圧は、周囲温度Ｔａに依存して変化する。図６に示される例では、閾値電圧が０．３Ｖ程度変動する。このため、周囲温度Ｔａが変動する場合には、電流制限回路４によって適切に電流を制限することができない場合がある。例えば、周囲温度Ｔａが低い場合には、閾値電圧が上昇するため、周囲温度Ｔａが低い場合より、供給電流Ｉｐの値の閾値が高くなる。このため、大きい供給電流Ｉｐが流れ得る。
【００５８】
本実施の形態では、制御素子４２の温度依存性を低減させるために、電流検出素子４３の温度依存性を利用する。以下、本実施の形態に係る温度依存性低減方法について、図面を用いて説明する。
【００５９】
図７は、本実施の形態に係る電流検出素子４３の温度特性を示すグラフである。図７には、ジャンクション温度Ｔｊが−２５℃から１２５℃までの場合における電流検出素子４３の順方向電圧（Ｆｏｒｗａｒｄ  Ｖｏｌｔａｇｅ）Ｖｆと順方向電流（Ｆｏｒｗａｒｄ  Ｃｕｒｒｅｎｔ）Ｉｆとの関係を示すグラフが示されている。
【００６０】
図７に示されるように、電流検出素子４３の順方向電圧Ｖｆは、温度が低いほど高くなる。つまり、制御素子４２のベース−エミッタ間電圧Ｖｂｅ、及び、電流検出素子４３の順方向電圧Ｖｆは、どちらも温度が低くなるほど高くなる。ここで、制御素子４２のベース−エミッタ間には、抵抗素子４１の電圧降下と、電流検出素子４３の順方向電圧Ｖｆとの和が印加される。このため、温度が低くなる場合に上昇する制御素子４２のベース−エミッタ間電圧Ｖｂｅの少なくとも一部を、電流検出素子４３の順方向電圧の上昇分で相殺することができる。言い換えると、電流検出素子４３が出力する検出信号の温度依存性によって、制御素子４２が出力する制御信号の温度依存性を低減できる。
【００６１】
本実施の形態では、制御素子４２が出力する制御信号の温度依存性をより一層低減するために、定電流源４４を用いて電流検出素子４３に流れる電流を一定に維持している。これにより、図７に示されるように、電流検出素子４３の温度依存性を固定することができる。したがって、定電流源４４の電流値を調整することにより、電流検出素子４３の温度特性を所望の温度特性に固定することができる。このように電流検出素子４３の温度依存性を調整することにより、制御素子４２が出力する制御信号の温度依存性をより一層低減できる。本実施の形態では、例えば、制御素子４２が出力する制御信号の温度依存性を、電流検出素子４３を用いない場合と比較して、１／１０程度以下に低減できる。以下、制御信号の温度依存性を低減することによる効果について図面を用いて説明する。
【００６２】
図８は、本実施の形態に係るパネル電源３から表示パネル２に供給される供給電流の波形の一例を模式的に示すグラフである。図８においては、表示パネル２において、全面を黒表示にする状態（全黒状態）から、全面を白表示にする状態（全白状態）へ変化させる場合に流れる供給電流Ｉｐの波形が示されている。
【００６３】
図８の実線のグラフで示されるように、全黒状態から全白状態へ変化させる場合に、供給電流Ｉｐが急増し、表示装置１の制御回路６０における階調信号の最大値を低下させる処理が行われるまで、供給電流Ｉｐが増加し得る。理想的には、供給電流Ｉｐが点線で示される所定の閾値より大きくなったときに、制御回路６０における当該処理より応答速度が高い電流制限回路４によって供給電流Ｉｐが制限される。続いて制御回路６０において当該処理が行われることによって、供給電流Ｉｐが閾値以下に維持される。
【００６４】
しかしながら、現実的には、上述したとおり、電流制限回路４の制御素子４２の閾値電圧が温度依存性を有するため、例えば、供給電流Ｉｐの閾値が図８の一点鎖線で示される値に変動し得る。この場合、供給電流Ｉｐは、図８の破線で示されるように変動する。つまり、供給電流Ｉｐのピーク値と閾値（図８の点線における値）との差が、理想的な場合と比較して２倍程度に増大し得る。一方、本実施の形態では、上述したとおり、電流検出素子４３が出力する検出信号の温度依存性によって、制御素子４２が出力する制御信号の温度依存性を低減できる。したがって、本実施の形態に係る電流制限回路４及び表示装置１においては、供給電流Ｉｐが流れる回路の構成要素の定格値を抑制できるため、回路を構成する各素子の寸法、実装面積及びコストを抑制できる。
【００６５】
［まとめ］
以上のように、本実施の形態に係る電流制限回路４は、各々が発光素子２５を有する複数の画素２０を有する表示パネル２と、複数の画素２０の各々の発光素子２５に印加する印加電圧を供給するパネル電源３とを備える表示装置１において用いられる電流制限回路４であって、パネル電源３から表示パネル２に供給される供給電流Ｉｐを検出し、検出した供給電流Ｉｐの値が閾値より大きい場合に、印加電圧を低下させる。
【００６６】
このように検出した供給電流Ｉｐに応じて印加電圧を低下させることで、供給電流Ｉｐを確実に制限することができる。また、電流制限回路４は、フレームメモリなどを用いて供給電流Ｉｐを制限する構成より、簡素化された構成で実現できる。
【００６７】
また、電流制限回路４は、供給電流Ｉｐに対応する検出信号を出力する電流検出素子４３と、検出信号に応じてパネル電源３に制御信号を出力する制御素子４２と、を備えてもよい。
【００６８】
これにより、簡素化された構成で電流制限回路４を実現できる。
【００６９】
また、電流制限回路４において、電流検出素子４３が出力する検出信号の温度依存性は、制御素子４２が出力する制御信号の温度依存性を低減してもよい。
【００７０】
これにより、制御素子４２が出力する制御信号の温度依存性を低減できるため、供給電流Ｉｐを制限する基準値である閾値の温度依存性を低減できる。したがって、供給電流Ｉｐが流れる回路の構成要素の定格値を抑制できるため、回路を構成する各素子の寸法、実装面積及びコストを抑制できる。
【００７１】
また、電流制限回路４は、電流検出素子４３は、ダイオードであり、制御素子４２は、トランジスタであってもよい。
【００７２】
これにより、応答速度の高い電流制限回路４を実現できる。したがって、供給電流Ｉｐのピーク値を抑制することができる。
【００７３】
また、電流制限回路４は、さらに、電流検出素子４３に流れる電流を安定化させる定電流源４４を備えてもよい。
【００７４】
これにより、定電流源４４に流れる電流を調整することで、電流検出素子４３の温度特性を調整することができる。
【００７５】
また、本実施の形態に係る表示装置１は、電流制限回路４と、表示パネル２と、パネル電源３と、を備える。
【００７６】
これにより、表示装置１は、電流制限回路４と同様の効果を奏することができる。
【００７７】
また、本実施の形態に係る電流制限方法は、各々が発光素子２５を有する複数の画素２０を有する表示パネル２と、複数の画素２０の各々の発光素子２５に印加する印加電圧を供給するパネル電源３とを備える表示装置１における電流制限方法であって、パネル電源３から、表示パネル２に供給される供給電流Ｉｐを検出する検出ステップと、検出した供給電流Ｉｐが閾値より大きい場合に、印加電圧を低下させる制限ステップと、を含む。
【００７８】
このように検出した供給電流Ｉｐに応じて供給電流Ｉｐを制限することで、供給電流Ｉｐを確実に制限することができる。また、このような電流制限方法は、フレームメモリなどを用いて供給電流Ｉｐを制限する方法より、簡素化された回路構成で実現できる。
【００７９】
また、本実施の形態に係る電流制限方法において、検出ステップは、供給電流Ｉｐに対応する検出信号を出力するステップを含み、制限ステップは、検出信号に応じてパネル電源３に制御信号を出力するステップを含み、検出信号の温度依存性は、制御信号の温度依存性を低減してもよい。
【００８０】
これにより、制御信号の温度依存性を低減できるため、供給電流Ｉｐを制限する閾値の温度依存性を低減できる。したがって、供給電流Ｉｐが流れる回路の構成要素の定格値を抑制できるため、回路を構成する各素子の寸法、実装面積及びコストを抑制できる。
【００８１】
（他の実施の形態）
以上、本開示に係る電流制限回路などについて、実施の形態に基づいて説明してきたが、本開示に係る電流制限回路などは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示装置を内蔵した各種機器も本開示に含まれる。
【００８２】
例えば、上記実施の形態では、電流制限回路４をダイオード及びバイポーラトランジスタを用いて構成する例を示したが、電流制限回路４の構成はこれに限定されない。例えば、電流制限回路４は、供給電流Ｉｐと参照値とを比較するコンパレータなどを用いて実現されてもよい。
【００８３】
また、上記実施の形態においては、発光素子として、有機ＥＬ素子を用いる例を示したが、発光素子はこれに限定されない。例えば、発光素子として、無機ＥＬ素子などを用いてもよい。
【００８４】
また、例えば、本実施の形態に係る表示装置１は、図９に示されるような薄型フラットＴＶ１００に内蔵される。本実施の形態に係る表示装置１により、供給電流Ｉｐを確実に制限することができ、かつ、簡素化された構成を有する薄型フラットＴＶを実現できる。
【産業上の利用可能性】
【００８５】
本開示は、有機ＥＬフラットパネルディスプレイに有用であり、特に、消費電力が大きくなる大画面のディスプレイにおいて用いるのに最適である。
【符号の説明】
【００８６】
１    表示装置
２    表示パネル
３    パネル電源
４    電流制限回路
２０    画素
２１    選択トランジスタ
２２    駆動トランジスタ
２３    保持容量素子
２４    初期化トランジスタ
２５    発光素子
２６    アノード電源線
２７    初期化電源線
２８    カソード電源線
３０    給電線
４１    抵抗素子
４２    制御素子
４３    電流検出素子
４４    定電流源
５０    ゲートドライバ
６０    制御回路
７０    ソースドライバ
１００    薄型フラットＴＶ
ＤＡＴＡ    データ線
ＩＮＩ    初期化制御線
ＳＣＮ    走査線
【図１】
2019032476.tif 000003
【図２】
2019032476.tif 000004
【図３】
2019032476.tif 000005
【図４】
2019032476.tif 000006
【図５】
2019032476.tif 000007
【図６】
2019032476.tif 000008
【図７】
2019032476.tif 000009
【図８】
2019032476.tif 000010
【図９】
2019032476.tif 000011