(57)【要約】【課題】小型化を図ることができるとともに、信頼性の低下を抑制することができる半導体装置、及び半導体装置の製造方法を得る。【解決手段】半導体装置は、搭載面２１が形成されている基板２、搭載面２１にそれぞれ設けられている複数の半導体素子３、及び複数の半導体素子３のそれぞれと搭載面２１との間に介在し、複数の半導体素子３を搭載面２１に接合する複数の接合部材４を備えている。互いに隣り合う接合部材４の間には、搭載面２１から突出する凸部５が介在している。【選択図】図２
2019216183.tif 000002
【特許請求の範囲】
【請求項１】
搭載面が形成されている基板、
前記搭載面にそれぞれ設けられている複数の半導体素子、及び
前記複数の半導体素子のそれぞれと前記搭載面との間に介在し、前記複数の半導体素子を前記搭載面に接合する複数の接合部材
を備え、
互いに隣り合う前記接合部材の間には、前記搭載面から突出する凸部が介在している半導体装置。
【請求項２】
前記凸部を介して互いに隣り合う前記接合部材は、一対の繋ぎ部によって互いに繋がっており、
前記凸部は、前記凸部を介して互いに隣り合う前記接合部材と前記一対の繋ぎ部とによって囲まれている請求項１に記載の半導体装置。
【請求項３】
前記接合部材は、焼結性金属材料を含んでいる請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記凸部と前記基板とは、互いに別部材である請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記凸部は、樹脂材料、金属を含む樹脂材料、前記接合部材を構成する材料と同じ材料、及び金属材料のいずれかで構成されている請求項４に記載の半導体装置。
【請求項６】
前記搭載面には、凹部が形成されており、
前記凹部には、スペーサが嵌っており、
前記スペーサの前記搭載面から突出した部分は、前記凸部である請求項４に記載の半導体装置。
【請求項７】
開口部が設けられたマスクを基板の搭載面に載せ、前記搭載面から突出する凸部を前記開口部の内側に配置するマスキング工程、
前記マスキング工程の後、接合用ペーストを前記開口部の内側の前記搭載面に塗布し、前記凸部を介して互いに隣り合う複数のペースト成形部を前記搭載面に設ける塗布工程、
前記塗布工程の後、前記マスクを前記基板から外すマスク外し工程、
前記マスク外し工程の後、前記複数のペースト成形部に半導体素子をそれぞれ搭載するマウント工程、及び
前記複数のペースト成形部のそれぞれを硬化させて接合部材とし、前記接合部材を介して前記半導体素子を前記搭載面に接合する接合工程
を備えている半導体装置の製造方法。
【請求項８】
前記接合用ペーストは、焼結性金属材料を含んでいる請求項７に記載の半導体装置の製造方法。
【請求項９】
前記塗布工程では、前記凸部にスキージを支持させながら前記スキージをスライドさせることにより、前記接合用ペーストを前記搭載面に塗布する請求項７又は請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば電子機器に用いられる半導体装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、焼結性金属接合部材を介して半導体素子を基板に接合した半導体装置が知られている。焼結性金属接合部材は、保護膜で覆われた複数の金属微粒子を有機溶剤に分散して保持した接合用ペーストが加熱されることによって得られる。接合用ペーストは、金属微粒子がその金属の融点よりも低い温度で焼結する現象を利用して、被接合部材との金属結合を達成する。
【０００３】
接合用ペーストから得られた焼結性金属接合部材の状態は、半導体素子及び基板のそれぞれと金属微粒子との間が拡散接合され、かつ複数の金属微粒子の間も拡散接合された状態になっている。これにより、焼結性金属接合部材の融点は、金属微粒子の金属としての本来の融点にまで高まっている。従って、焼結性金属接合部材は、優れた耐熱疲労性を有している（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２０８３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に示されている従来の半導体装置を製造するときには、開口部が設けられたマスクを用いて接合用ペーストを基板に印刷する。複数の半導体素子に対して開口部が１つずつ設けられたマスクを用いて接合用ペーストを基板に印刷した場合には、複数の開口部のそれぞれの形状を輪郭とする複数の接合用ペーストの印刷部が基板に形成される。この場合、マスクを基板から外すときにマスクの移動に伴って接合用ペーストが変形することから、各印刷部の輪郭部分の全周に突起が形成されてしまう。
【０００６】
接合用ペーストの印刷部の輪郭部分に突起がある場合、半導体装置の信頼性確保の観点から、印刷部の突起を避けて印刷部の中央部分に半導体素子を搭載する必要がある。従って、複数の半導体素子に対して開口部が１つずつ設けられたマスクを用いる場合には、半導体素子の搭載スペースを確保するために、基板に対する接合用ペーストの印刷範囲が大きくなってしまい、半導体装置が大型化してしまう。
【０００７】
一方、接合用ペーストの印刷部に形成される突起の範囲を小さくするために、複数の半導体素子に対して開口部が１つのマスクを用いて接合用ペーストを基板に印刷した場合には、接合用ペーストを基板に印刷するときに使うスキージのたわみによって印刷部の中央部分がえぐられる。このため、印刷部の中央部分の厚さが印刷部の他の部分の厚さよりも薄くなってしまう。従って、印刷部の中央部分の耐熱疲労性が悪化してしまい、半導体装置の信頼性が低下してしまう。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、小型化を図ることができるとともに、信頼性の低下を抑制することができる半導体装置、及び半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明による半導体装置は、搭載面が形成されている基板、搭載面にそれぞれ設けられている複数の半導体素子、及び複数の半導体素子のそれぞれと搭載面との間に介在し、複数の半導体素子を搭載面に接合する複数の接合部材を備え、互いに隣り合う接合部材の間には、搭載面から突出する凸部が介在している。
また、この発明による半導体装置の製造方法は、開口部が設けられたマスクを基板の搭載面に載せ、搭載面から突出する凸部を開口部の内側に配置するマスキング工程、マスキング工程の後、接合用ペーストを開口部の内側の搭載面に塗布し、凸部を介して互いに隣り合う複数のペースト成形部を搭載面に設ける塗布工程、塗布工程の後、マスクを基板から外すマスク外し工程、マスク外し工程の後、複数のペースト成形部に半導体素子をそれぞれ搭載するマウント工程、及び複数のペースト成形部のそれぞれを硬化させて接合部材とし、接合部材を介して半導体素子を搭載面に接合する接合工程を備えている。
【発明の効果】
【００１０】
この発明による半導体装置、及び半導体装置の製造方法によれば、接合部材の凸部側の輪郭部分に突起部が生じることを回避することができる。これにより、互いに隣り合う２つの半導体素子の位置を凸部に近づけることができ、半導体装置の小型化を図ることができる。また、接合部材の厚さを接合部材の全体にわたって確保することができる。これにより、接合部材の耐熱疲労性の悪化を抑制することができ、半導体装置の信頼性の低下を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による半導体装置を示す上面図である。
【図２】図１のＩＩ−ＩＩ線に沿った断面図である。
【図３】図２の基板の搭載面にマスクが載せられた状態を示す断面図である。
【図４】図３の開口部の内側の搭載面に接合用ペーストが塗布された状態を示す断面図である。
【図５】図４のマスクを搭載面から外したときの状態を示す断面図である。
【図６】図５のペースト成形部に半導体素子が搭載された状態を示す断面図である。
【図７】比較例１による半導体装置を示す断面図である。
【図８】比較例１のマスキング工程において図７の基板の搭載面にマスクが載せられた状態を示す断面図である。
【図９】比較例１の塗布工程において図８の開口部の内側の搭載面に接合用ペーストが塗布された状態を示す断面図である。
【図１０】比較例１のマスク外し工程において図９のマスクを搭載面から外したときの状態を示す断面図である。
【図１１】比較例１の搭載工程において図１０のペースト成形部に半導体素子が搭載された状態を示す断面図である。
【図１２】比較例２による半導体装置を示す断面図である。
【図１３】比較例２のマスキング工程において図１２の基板の搭載面にマスクが載せられた状態を示す断面図である。
【図１４】比較例２の塗布工程において図１３の開口部の内側の搭載面に接合用ペーストが塗布された状態を示す断面図である。
【図１５】比較例２のマスク外し工程において図１４のマスクを搭載面から外したときの状態を示す断面図である。
【図１６】比較例２の搭載工程において図１５のペースト成形部に半導体素子が搭載された状態を示す断面図である。
【図１７】この発明の実施の形態１による半導体装置の他の例を示す断面図である。
【図１８】この発明の実施の形態２による半導体装置を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、この発明の実施の形態について図面を参照して説明する。
実施の形態１．
図１は、この発明の実施の形態１による半導体装置を示す上面図である。また、図２は、図１のＩＩ−ＩＩ線に沿った断面図である。半導体装置としてのパワーモジュール１は、搭載面２１が形成されている基板２と、搭載面２１に設けられている複数の半導体素子３と、複数の半導体素子３のそれぞれと搭載面２１との間に個別に介在している複数の接合部材４とを有している。この例では、２つの半導体素子３が搭載面２１に並べられている。また、この例では、各半導体素子３の形状が四角形状になっている。
【００１３】
複数の接合部材４は、複数の半導体素子３を搭載面２１に個別に接合している。従って、この例では、半導体素子３の位置に合わせて２つの接合部材４の領域が搭載面２１に並んでいる。また、この例では、各接合部材４の領域の形状が半導体素子３の形状に合わせた四角形状になっている。互いに隣り合う２つの接合部材４の領域は、搭載面２１に設定された仮想直線を挟んで配置されている。
【００１４】
互いに隣り合う２つの接合部材４の間には、搭載面２１から突出する凸部５が介在している。凸部５は、２つの接合部材４の間で搭載面２１に設定された仮想直線に沿って配置されている。これにより、凸部５は、互いに隣り合う２つの領域に位置する接合部材４の間を仕切る１つの壁部になっている。
【００１５】
互いに隣り合う２つの領域に位置する接合部材４は、一対の繋ぎ部６を介して互いに繋がっている。一対の繋ぎ部６は、搭載面２１にそれぞれ設けられている。また、一対の繋ぎ部６は、各接合部材４と同じ材料で構成されている。さらに、一対の繋ぎ部６は、２つの接合部材４と一体に形成されている。一対の繋ぎ部６は、凸部５の長手方向外側に配置されている。即ち、凸部５は、凸部５の長手方向において一対の繋ぎ部６の間に配置されている。これにより、凸部５は、２つの接合部材４及び一対の繋ぎ部６によって囲まれている。また、搭載面２１に対向する側からパワーモジュール１を見たとき、凸部５は、各半導体素子３、各接合部材４及び各繋ぎ部６のそれぞれの領域に重ならない位置に配置されている。
【００１６】
この例では、基板２及び凸部５が単一部材で形成されている。また、この例では、凸部５の両側に位置する２つの接合部材４が凸部５の両側面に個別に密着している。さらに、この例では、２つの接合部材４を繋ぐ一対の繋ぎ部６が凸部５の長手方向両端面に個別に密着している。さらにまた、この例では、凸部５の高さが凸部５の長手方向においてすべて同じ高さになっている。各接合部材４及び各繋ぎ部６のそれぞれの厚さは、凸部５の高さよりも小さくなっている。
【００１７】
凸部５は、互いに隣り合う２つの半導体素子３の間にも介在している。また、この例では、凸部５の両側に位置する２つの半導体素子３が凸部５の両側面に接触している。基板２の厚さ方向に沿ってパワーモジュール１を見たとき、各半導体素子３は、各接合部材４の領域内に個別に配置されている。
【００１８】
搭載面２１に対向する側からパワーモジュール１を見たとき、図１に示すように、半導体素子３の凸部５に接触する側面は、接合部材４の凸部５に密着する側面に重なっている。一方、搭載面２１に対向する側からパワーモジュール１を見たとき、半導体素子３の側面のうち、凸部５に接触する側面以外の側面は、接合部材４の領域の内側に位置している。
【００１９】
また、接合部材４の輪郭部分のうち、凸部５側以外の輪郭部分には、図２に示すように、搭載面２１とは反対側へ突出する突起部４１が形成されている。突起部４１は、各繋ぎ部６にも形成されている。一方、接合部材４の凸部５側の輪郭部分には、突起部４１が形成されていない。半導体素子３は、突起部４１を避けて接合部材４に配置されている。
【００２０】
接合部材４は、焼結性金属材料を含む焼結性金属接合部材である。焼結性金属材料は、ナノメートルレベルの複数の金属微粒子で構成されている。金属微粒子は、大きな表面積を有していることから、高い表面エネルギを有している。このため、金属微粒子の表面同士の反応性は、非常に高くなっている。従って、金属微粒子同士が接触すると、その金属のバルク部分の融点よりも低い温度で、金属微粒子同士の接合が拡散により進む焼結現象が生じる。接合部材４は、焼結性金属材料が焼結現象により凝集されて硬化した部材である。接合部材４は、焼結性金属材料の焼結現象を利用して半導体素子３を基板２に接合している。
【００２１】
接合部材４の骨材となる金属微粒子の組成は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）などの単体の金属であってもよいし、Ａｇ−Ｐｄ、Ａｕ−Ｓｉ、Ａｕ−Ｇｅ、Ａｕ−Ｃｕなどの合金であってもよい。
【００２２】
金属微粒子の表面の反応性は、非常に高い。従って、常温でも金属微粒子同士が接触するだけで焼結現象が進行する。即ち、金属微粒子の表面自由エネルギが非常に高いことから、金属微粒子同士が接触すると、金属が互いに拡散して一体化したほうが金属微粒子の表面自由エネルギが低下するため、表面自由エネルギを駆動力として金属微粒子同士の凝集が生じる。
【００２３】
しかし、パワーモジュール１の製造前に焼結性金属材料の焼結現象が進行すると、パワーモジュール１の製造に焼結性金属材料を用いることができなくなってしまう。そこで、金属微粒子同士の焼結反応が生じることを抑制した状態で複数の金属微粒子を保持する接合用ペーストがパワーモジュール１の製造に用いられている。
【００２４】
接合用ペーストは、焼結性金属材料を構成する複数の金属微粒子と、各金属微粒子を被覆する有機保護膜と、複数の金属微粒子を分散した状態で保持する有機分散材とを含んでいる。接合用ペーストでは、有機保護膜で被覆された複数の金属微粒子が有機分散材によって互いに独立した状態で分散されている。これにより、接合用ペーストでは、焼結性金属材料の焼結現象の進行が抑制されている。接合用ペーストにおける金属微粒子の重量割合は、例えば接合用ペーストの取り扱いのしやすさの観点から、７０ｗｔ％〜９５ｗｔ％程度とされている。接合部材４は、接合用ペーストが加熱で硬化されることにより得られる。
【００２５】
半導体素子３としては、例えば１辺５ｍｍ〜２０ｍｍ程度の正方形の半導体素子が用いられている。また、半導体素子３の材料としては、シリコン（Ｓｉ）、ワイドバンドギャップ半導体材料などが用いられている。ワイドバンドギャップ半導体材料は、シリコンと比べてバンドギャップが広い半導体材料である。ワイドバンドギャップ半導体材料としては、例えば炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドが挙げられる。
【００２６】
半導体素子３のデバイスの種類としては、スイッチング素子、整流素子などが挙げられる。スイッチング素子としては、ＩＧＢＴ、ＭＯＳＦＥＴなどが用いられている。また、整流素子としては、例えばダイオードが用いられている。
【００２７】
スイッチング素子又は整流素子として機能する半導体素子３の材料として、ワイドバンドギャップ半導体材料を用いた場合、シリコンで構成された半導体素子よりも電力損失が低いため、パワーモジュール１の高効率化を図ることができる。また、この場合、耐電圧性能が高く、かつ許容電流密度も高いため、パワーモジュール１の小型化を図ることもできる。
【００２８】
さらに、ワイドバンドギャップ半導体材料で構成された半導体素子３の耐熱性は、シリコンで構成された半導体素子よりも高い。このため、半導体素子３の材料としてワイドバンドギャップ半導体材料を用いた場合には、半導体素子３の高温動作が可能になる。また、ワイドバンドギャップ半導体材料で構成された半導体素子３の耐熱性が高いことから、放熱フィンを備えたパワーモジュール１では放熱フィンの小型化を図ることができ、水冷部を備えたパワーモジュール１では水冷部の空冷化を図ることができる。従って、パワーモジュール１の一層の小型化を図ることができる。
【００２９】
次に、パワーモジュール１の製造方法について説明する。
（基板準備工程）
パワーモジュール１を製造するときには、まず、搭載面２１が形成された基板２を準備する。搭載面２１には、凸部５を形成しておく。凸部５は、搭載面２１に設定された仮想直線に沿って配置する。
【００３０】
基板２は、Ｃｕ又はＡｕで構成された金属基板、絶縁性のセラミック層に導体層が積層されたセラミック絶縁基板などが用いられる。セラミック絶縁基板のセラミック層は、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＡｌＮなどで構成されている。また、セラミック絶縁基板の導体層は、金属の単独層であってもよいし、Ａｇ、Ａｕなどの貴金属で金属の単独層を被覆した層であってもよい。また、樹脂絶縁層が含まれる金属基板、リードフレームなどを基板２として用いてもよい。さらに、水冷による冷却部を基板２と一体化してもよい。
【００３１】
凸部５は、エッチング、切削、フライス、プレスなどの加工方法によって基板２に形成することができる。凸部５を基板２に形成する方法としては、例えば、レジストを塗布したＣｕ板に対してウェット処理でハーフエッチングを行うことにより凸部５を形成する方法、コイニングのプレス加工を金属板に対して行うことにより凸部５を形成する方法が挙げられる。
【００３２】
また、絶縁基板を基板２として用いる場合には、絶縁基板に対するエッチングによってパターニングを行うことが通常である。従って、エッチング工程を２回繰り返すことによって、凸部５が形成された基板２を容易に得ることができる。
【００３３】
（マスキング工程）
基板準備工程の後、開口部が設けられたマスクを搭載面２１に載せる。図３は、図２の基板２の搭載面２１にマスクが載せられた状態を示す断面図である。マスク１１には、開口部１２が設けられている。開口部１２の大きさは、凸部５及び２つの接合部材４が１つの開口部１２に収まる大きさになっている。この例では、開口部１２の形状が矩形状になっている。また、この例では、凸部５の長さが開口部１２の縦寸法及び横寸法のいずれの寸法よりも小さくなっている。
【００３４】
マスク１１を搭載面２１に載せるときには、開口部１２の内側に凸部５が収まる位置にマスク１１を配置する。これにより、凸部５が開口部１２の内側に配置される。マスク１１が搭載面２１に載せられている状態では、凸部５で仕切られた２つのスペースが開口部１２の内側に形成されている。この例では、マスク１１が搭載面２１に載せられると、凸部５の長手方向両端面のそれぞれと開口部１２の内周面との間に隙間が生じる。また、この例では、マスク１１の厚さが凸部５の高さと同じになっている。
【００３５】
（塗布工程）
マスキング工程の後、焼結性金属材料を含む接合用ペーストを開口部１２の内側の搭載面２１にスクリーン印刷によって塗布する。図４は、図３の開口部１２の内側の搭載面２１に接合用ペーストが塗布された状態を示す断面図である。接合用ペーストを搭載面２１に塗布するときには、図示しない塗布用の板であるスキージをマスク１１及び凸部５のそれぞれの上面に接触させた後、凸部５の上面でスキージを支持させながら、凸部５の長手方向、即ち図１の矢印Ａの方向へスキージをスライドさせる。これにより、開口部１２の内側に接合用ペーストがペースト成形部１３として充填される。この結果、開口部１２の内側で凸部５に仕切られた２つのペースト成形部１３が搭載面２１に設けられる。このとき、凸部５の長手方向両端面のそれぞれと開口部１２の内周面との間の隙間に、接合用ペーストが一対のペースト繋ぎ部として充填される。一対のペースト繋ぎ部は、２つのペースト成形部１３を互いに繋いでいる。
【００３６】
（マスク外し工程）
塗布工程の後、マスク１１を搭載面２１から外す。図５は、図４のマスク１１を搭載面２１から外したときの状態を示す断面図である。開口部１２の内側で２つのペースト成形部１３及び一対のペースト繋ぎ部が充填された状態からマスク１１を搭載面２１から外すときには、各ペースト成形部１３の輪郭部分のうち、開口部１２の内周面に密着する部分が、マスク１１の移動に伴って引き上げられる。このとき、開口部１２の内周面に密着するペースト繋ぎ部の一部も引き上げられる。これにより、マスク１１を搭載面２１から外すと、各ペースト成形部１３の輪郭部分のうち、開口部１２の内周面に密着する部分にペースト突起１４が形成される。また、ペースト繋ぎ部の一部にも、ペースト突起が形成される。これに対して、各ペースト成形部１３の輪郭部分のうち、凸部５に密着する部分は、マスク１１が搭載面２１から外れるときにも、マスク１１によって引き上げられることはない。これにより、各ペースト成形部１３の輪郭部分のうち、凸部５に密着する部分には、ペースト突起１４が形成されず、ペースト成形部１３の上面が凸部５の上面に連続したまま残る。
【００３７】
（搭載工程）
マスク外し工程の後、各ペースト成形部１３及び各ペースト繋ぎ部を乾燥させる。この後、各ペースト成形部１３に半導体素子３をそれぞれ搭載する。図６は、図５のペースト成形部１３に半導体素子３が搭載された状態を示す断面図である。半導体素子３をペースト成形部１３に搭載するときには、ペースト成形部１３に形成されたペースト突起１４を避けて半導体素子３をペースト成形部１３に配置する。この例では、半導体素子３をペースト成形部１３に搭載するときに、ペースト成形部１３に含まれる複数の金属微粒子の焼結現象を進行させない温度に半導体素子３、ペースト成形部１３及びペースト繋ぎ部を加熱しながら加圧する。
【００３８】
（接合工程）
搭載工程の後、半導体素子３、ペースト成形部１３、ペースト繋ぎ部及び基板２に対して加熱を行うことにより、ペースト成形部１３及びペースト繋ぎ部のそれぞれに含まれる複数の金属微粒子の焼結現象を進行させる。これにより、ペースト成形部１３が接合部材４に変わり、半導体素子３が接合部材４を介して基板２の搭載面２１に接合される。また、ペースト繋ぎ部が繋ぎ部６に変わる。この結果、図２に示すパワーモジュール１が完成する。
【００３９】
この例では、接合工程において、半導体素子３、ペースト成形部１３、ペースト繋ぎ部及び基板２に対する加熱とともに加圧を行う。これにより、接合部材４中の空隙が少ない信頼性の高い接合部を得ることができる。なお、加圧によって生じる半導体素子３のダメージ、及び加圧機能の追加によるパワーモジュール１の製造装置の高コスト化を避けるために、ペースト成形部１３及びペースト繋ぎ部を加圧せずに加熱するだけで、半導体素子３を基板２の搭載面２１に接合可能な接合用ペーストも開発されている。この場合、接合工程においてペースト成形部１３を加圧しないため、ペースト成形部１３の半導体素子３を搭載する面が平坦であることが求められる。
【００４０】
ここで、ペースト成形部１３及びペースト繋ぎ部は、有機成分の分解と、金属微粒子同士の焼結現象とが進行することにより、接合部材４及び繋ぎ部６になる。このため、接合工程では、ペースト成形部１３及びペースト繋ぎ部の有機成分の分解によって生じた気体がペースト成形部１３及びペースト繋ぎ部の外部へ排出される。従って、接合工程によって得られた接合部材４及び繋ぎ部６の体積は、接合工程の前のペースト成形部１３及びペースト繋ぎ部の体積に比べて小さくなる。ペースト成形部１３から接合部材４への体積の減少量、及びペースト繋ぎ部から繋ぎ部６への体積の減少量は、ペースト成形部１３及びペースト繋ぎ部における焼結性金属材料の重量割合に依存する。
【００４１】
例えば、ペースト成形部１３においてＡｇの金属微粒子が水と同等の比重の有機成分に分散されている場合、ペースト成形部１３におけるＡｇ粒子の含有量が７０ｗｔ％であると、接合部材４になるまでにペースト成形部１３の体積が１／５．５に減少し、ペースト成形部１３におけるＡｇ粒子の含有量が９５ｗｔ％であると、接合部材４になるまでにペースト成形部１３の体積が１／１．５に減少する。この場合、ペースト繋ぎ部の体積も、繋ぎ部６になるまでに１／１．５に減少する。
【００４２】
ペースト成形部１３の体積が減少するときには、搭載面２１に沿った平面方向におけるペースト成形部１３の寸法はほとんど減少せず、ペースト成形部１３の厚さが減少する。これは、ペースト成形部１３と搭載面２１との接触によってペースト成形部１３の平面方向への変形が生じにくくなるためである。同様に、ペースト繋ぎ部の体積が減少するときには、ペースト繋ぎ部の厚さが減少する。
【００４３】
このように、ペースト成形部１３の厚さが凸部５の高さと同じになっており、接合部材４になるまでにペースト成形部１３の厚さが１／１．５倍〜１／５．５倍に減少することから、接合部材４の厚さに対する凸部５の高さは、１．５倍〜５．５倍になっている。
【００４４】
接合工程では、ペースト成形部１３を加熱するときの接合温度、ペースト成形部１３に対する加圧の大きさ、及びペースト成形部１３を加熱する接合時間が、接合部材４の接合力を決定する主なパラメータになる。ペースト成形部１３に含まれる金属微粒子の材料にＡｕ、Ａｇ又はＣｕを用いた場合の条件の一例を以下に示す。
【００４５】
（１）塗布工程での条件：ペースト成形部１３の厚さ：５０μｍ〜３００μｍ
（２）ペースト成形部１３の乾燥条件：温度：８０℃〜２００℃、時間：１ｍｉｎ〜６０ｍｉｎ
（３）搭載工程での条件：温度：２５℃〜２００℃、加圧：０ＭＰａ〜５ＭＰａ、時間：０ｍｉｎ〜１ｍｉｎ
（４）接合工程での条件：温度：２５０℃〜３５０℃、加圧：０ＭＰａ〜５０ＭＰａ、時間：１ｍｉｎ〜６０ｍｉｎ
【００４６】
ただし、上記の条件は、パワーモジュール１の製造条件の一例である。従って、パワーモジュール１の製造条件が上記の条件に限定されることはない。
【００４７】
次に、本実施の形態によるパワーモジュール１の効果を確認するために、本実施の形態と比較するための比較例１及び比較例２によるパワーモジュールを検討する。
【００４８】
図７は、比較例１によるパワーモジュールを示す断面図である。比較例１によるパワーモジュール１ａでは、１つの接合部材４ａを介して複数の半導体素子３が基板２の搭載面２１に接合されている。比較例１の基板２の搭載面２１には、凸部５が設けられていない。１つの接合部材４ａの輪郭部分には、接合部材４ａの全周にわたって突起部４１ａが形成されている。複数の半導体素子３は、突起部４１ａを避けて接合部材４ａに搭載されている。比較例１によるパワーモジュール１ａの他の構成は、実施の形態１の構成と同様である。
【００４９】
比較例１によるパワーモジュール１ａを製造するときには、実施の形態１と同様に、基板準備工程、マスキング工程、塗布工程、マスク外し工程、搭載工程及び接合工程の順に各工程を行う。
【００５０】
図８は、比較例１のマスキング工程において図７の基板２の搭載面２１にマスク１１ａが載せられた状態を示す断面図である。また、図９は、比較例１の塗布工程において図８の開口部１２ａの内側の搭載面２１に接合用ペーストが塗布された状態を示す断面図である。さらに、図１０は、比較例１のマスク外し工程において図９のマスク１１ａを搭載面２１から外したときの状態を示す断面図である。さらにまた、図１１は、比較例１の搭載工程において図１０のペースト成形部１３ａに半導体素子３が搭載された状態を示す断面図である。
【００５１】
比較例１の基板準備工程では、凸部５が設けられていない基板２を準備する。また、比較例１のマスキング工程では、図８に示すように、複数の半導体素子３に対して１つの開口部１２ａが設けられたマスク１１ａを基板２の搭載面２１に載せる。開口部１２ａの大きさは、複数の半導体素子３が搭載された１つの接合部材４ａが１つの開口部１２ａに収まる大きさになっている。
【００５２】
比較例１の塗布工程では、マスク１１ａの上面にスキージを接触させながらスキージをスライドさせることにより、接合用ペーストを搭載面２１に塗布する。これにより、図９に示すように、開口部１２ａの内側に接合用ペーストがペースト成形部１３ａとして充填される。この結果、開口部１２ａの内側で１つのペースト成形部１３ａが搭載面２１に設けられる。比較例１の塗布工程では、スキージをスライドさせるときにスキージがたわんで接合用ペーストがえぐられてしまうため、ペースト成形部１３ａの中央部分の厚さがペースト成形部１３ａの他の部分の厚さよりも薄くなる。
【００５３】
比較例１のマスク外し工程では、マスク１１ａを搭載面２１から外す。これにより、図１０に示すように、１つのペースト成形部１３ａの輪郭部分の全周にわたってペースト突起１４ａが形成される。
【００５４】
比較例１の搭載工程では、図１１に示すように、実施の形態１と同様にして、ペースト成形部１３ａに形成されたペースト突起１４ａを避けて半導体素子３をペースト成形部１３ａに搭載する。
【００５５】
比較例１の接合工程では、実施の形態１と同様に、半導体素子３、ペースト成形部１３ａ及び基板２に対して加熱を行うことにより、ペースト成形部１３ａに含まれる複数の金属微粒子の焼結現象を進行させる。これにより、ペースト成形部１３ａが接合部材４ａに変化し、複数の半導体素子３が１つの接合部材４ａを介して基板２の搭載面２１に接合される。この結果、図７に示す比較例１のパワーモジュール１ａが完成する。
【００５６】
次に、比較例２によるパワーモジュールについて説明する。図１２は、比較例２によるパワーモジュールを示す断面図である。比較例２によるパワーモジュール１ｂでは、複数の半導体素子３が複数の接合部材４ｂを介して基板２の搭載面２１に個別に接合されている。比較例２の基板２の搭載面２１には、凸部５が設けられていない。各接合部材４ｂの輪郭部分には、接合部材４ｂの全周にわたって突起部４１ｂがそれぞれ形成されている。各半導体素子３は、突起部４１ｂを避けて各接合部材４ｂに搭載されている。比較例２によるパワーモジュール１ｂの他の構成は、実施の形態１の構成と同様である。
【００５７】
比較例２によるパワーモジュール１ｂを製造するときには、実施の形態１と同様に、基板準備工程、マスキング工程、塗布工程、マスク外し工程、搭載工程及び接合工程の順に各工程を行う。
【００５８】
図１３は、比較例２のマスキング工程において図１２の基板２の搭載面２１にマスク１１ｂが載せられた状態を示す断面図である。また、図１４は、比較例２の塗布工程において図１３の開口部１２ｂの内側の搭載面２１に接合用ペーストが塗布された状態を示す断面図である。さらに、図１５は、比較例２のマスク外し工程において図１４のマスク１１ｂを搭載面２１から外したときの状態を示す断面図である。さらにまた、図１６は、比較例２の搭載工程において図１５のペースト成形部１３ｂに半導体素子３が搭載された状態を示す断面図である。
【００５９】
比較例２の基板準備工程では、凸部５が設けられていない基板２を準備する。また、比較例２のマスキング工程では、図１３に示すように、複数の半導体素子３ごとに分離している複数の開口部１２ｂが設けられたマスク１１ｂを基板２の搭載面２１に載せる。各開口部１２ｂの大きさは、１つの半導体素子３を搭載する１つの接合部材４ｂに合わせた大きさになっている。
【００６０】
比較例２の塗布工程では、マスク１１ｂの上面にスキージを接触させながらスキージをスライドさせることにより、接合用ペーストを搭載面２１に塗布する。これにより、図１４に示すように、複数の開口部１２ｂの内側に接合用ペーストがペースト成形部１３ｂとして個別に充填される。この結果、各開口部１２ｂの内側に個別に形成された複数のペースト成形部１３ｂが搭載面２１に設けられる。比較例２の塗布工程では、各開口部１２ｂが互いに分離しているため、スキージをスライドさせるときにスキージがたわむことを抑制することができる。これにより、各ペースト成形部１３ｂの中央部分の厚さが薄くなることが抑制される。
【００６１】
比較例２のマスク外し工程では、マスク１１ｂを搭載面２１から外す。これにより、図１５に示すように、各ペースト成形部１３ｂのそれぞれの輪郭部分の全周にわたってペースト突起１４ｂが形成される。
【００６２】
比較例２の搭載工程では、図１６に示すように、実施の形態１と同様にして、ペースト成形部１３ｂに形成されたペースト突起１４ｂを避けて半導体素子３をペースト成形部１３ｂに搭載する。各ペースト成形部１３ｂの輪郭部分には、ペースト成形部１３ｂの全周にわたってペースト突起１４ｂが形成されている、このため、ペースト突起１４ｂが半導体素子３に干渉することを避けて半導体素子３の搭載スペースを確保するために各ペースト成形部１３ｂの全周にわたって各ペースト成形部１３ｂの大きさを広げる必要がある。
【００６３】
比較例２の接合工程では、実施の形態１と同様に、半導体素子３、ペースト成形部１３ｂ及び基板２に対して加熱を行うことにより、ペースト成形部１３ｂに含まれる複数の金属微粒子の焼結現象を進行させる。これにより、ペースト成形部１３ｂが接合部材４ｂに変化し、複数の半導体素子３が複数の接合部材４ｂを介して基板２の搭載面２１に個別に接合される。この結果、図１２に示す比較例２のパワーモジュール１ｂが完成する。
【００６４】
比較例１によるパワーモジュール１ａでは、塗布工程においてペースト成形部１３ａの中央部分の厚さがペースト成形部１３ａの他の部分の厚さよりも薄くなることから、接合部材４ａの厚さが中央部分において非常に薄くなってしまう。このため、比較例１によるパワーモジュール１ａでは、接合部材４ａの厚さの薄い中央部分に半導体素子３が搭載されると、接合部材４ａの耐熱疲労性が低下してしまう。
【００６５】
また、比較例２によるパワーモジュール１ｂでは、搭載工程において半導体素子３がペースト突起１４ｂに干渉することを避けるために、半導体素子３に対してペースト成形部１３ｂの全周にわたって各ペースト成形部１３ｂを拡大する必要がある。このため、比較例２によるパワーモジュール１ｂでは、パワーモジュール１ｂが大型化してしまう。
【００６６】
これに対して、本実施の形態によるパワーモジュール１では、複数の接合部材４の間に基板２の搭載面２１から突出する凸部５が介在している。このため、接合部材４の凸部５側の輪郭部分に突起部４１が生じることを回避することができる。これにより、互いに隣り合う２つの半導体素子３の位置を凸部５に近づけることができ、２つの半導体素子３の間の距離を小さくすることができる。従って、パワーモジュール１の小型化を図ることができる。
【００６７】
また、接合用ペーストを搭載面２１に塗布するときにスキージが凸部５に支持されることから、スキージをたわみにくくすることができる。このため、開口部１２の内側に充填された接合用ペーストをスキージによってえぐられにくくすることができ、接合部材４の厚さを接合部材４の全体にわたって確保することができる。これにより、接合部材４の耐熱疲労性の悪化を抑制することができ、パワーモジュール１の信頼性の低下を抑制することができる。
【００６８】
例えば、□１０ｍｍの２つの半導体素子３を基板２の搭載面２１に接合する場合について比較例２と本実施の形態とを比較する。なお、「□」は、正方形のサイズを示す寸法補助記号である。例えば「□１０ｍｍ」は、縦及び横の長さが１０ｍｍの正方形を意味している。
【００６９】
まず、互いに分離した複数の開口部１２ｂが設けられた比較例２のマスク１１ｂを用いてパワーモジュール１ｂを製造する場合、半導体素子３を接合部材４ｂに搭載するために１０ｍｍ×１０ｍｍの大きさの正方形の範囲から全周にわたって１ｍｍ程度広くした範囲に接合用ペーストを塗布する必要がある。また、各開口部１２ｂ同士を分離するために、マスク１１の各開口部１２ｂの間に幅１ｍｍの梁を設ける必要がある。このため、接合用ペーストを塗布する領域は、（１２＋１＋１２）ｍｍ×１２ｍｍの矩形状の領域となる。
【００７０】
これに対して、２つの半導体素子３に対して分離していない１つの開口部１２が設けられたマスク１１を用いて本実施の形態によるパワーモジュール１を製造する場合、凸部５及び２つの半導体素子３をまとめた範囲である（１０＋１＋１０）ｍｍ×１０ｍｍの大きさの矩形状の範囲から全周にわたって１ｍｍ程度広くした範囲に接合用ペーストを塗布する必要がある。このため、凸部５の幅が１ｍｍであるとすると、接合用ペーストを塗布する領域は、（１１＋１＋１１）ｍｍ×１２ｍｍの矩形状の領域となる。
【００７１】
これにより、本実施の形態では、接合用ペーストを塗布する領域を比較例２よりも小さくすることができる。従って、本実施の形態によるパワーモジュール１は、比較例２によるパワーモジュール１ｂに対して小型化を図ることができる。また、本実施の形態によるパワーモジュール１では、接合用ペーストを塗布する面積が小さくなるとともに、凸部５の位置への接合用ペーストの充填も回避されることから、接合用ペーストの使用量を削減することができ、コストの低減化を図ることもできる。
【００７２】
また、本実施の形態によるパワーモジュール１の製造方法では、スキージを凸部５で支持させながらスキージをスライドさせることにより、接合用ペーストを基板２の搭載面２１に塗布する。このため、基板２の搭載面２１に接合用ペーストを容易にかつ確実に塗布することができる。また、接合用ペーストの厚さを均一に近づけることができる。これにより、接合部材４による半導体素子３と基板２との接合状態の信頼性を向上させることができる。
【００７３】
また、凸部５は、２つの接合部材４及び一対の繋ぎ部６によって囲まれている。このため、例えば製造誤差によって凸部５の高さがマスク１１の厚さよりも小さくなった場合に、凸部５に接合部材４の材料が重なりにくくすることができる。即ち、開口部１２の内側におけるマスク１１に近い場所では、スキージがマスク１１に支えられて変形しにくい。従って、開口部１２の内周面と凸部５との間に隙間を生じさせることにより、スキージが変形しやすい範囲だけに凸部５を設けることができる。これにより、凸部５の高さがマスク１１の厚さよりも小さくなった場合でも、繋ぎ部６となる接合用ペーストが開口部１２の内周面と凸部５との間の隙間に充填されて、凸部５に接合部材４の材料が重なりにくくすることができる。従って、無駄になる接合用ペーストの量を少なくすることができる。
【００７４】
なお、上記の例では、基板２及び凸部５が単一材で構成されている。しかし、基板２と凸部５とは、互いに別部材であってもよい。即ち、図１７に示すように、基板２とは別部材である凸部５を基板２の搭載面２１に固定してもよい。このようにすれば、１つの部材を加工して基板２及び凸部５を形成するよりも基板２及び凸部５を容易に製造することができ、コストの低減化を図ることができる。
【００７５】
この場合、凸部５は、樹脂材料、金属を含む樹脂材料、接合部材４を構成する材料と同じ材料、及び金属材料のいずれかで構成される。例えば、凸部５を樹脂材料で構成する場合には、紫外線硬化型の樹脂又は熱硬化型の樹脂を基板２の搭載面２１に印刷し、印刷した樹脂を硬化させることによって凸部５を形成することができる。また、凸部５を金属材料で構成する場合には、Ａｌ又はＣｕのワイヤを基板２の搭載面２１に超音波で接合することによって凸部５を搭載面２１に設けることができる。
【００７６】
実施の形態２．
図１８は、この発明の実施の形態２による半導体装置を示す断面図である。図において、基板２の搭載面２１には、凹部である溝２２が設けられている。溝２２は、搭載面２１に設定された仮想直線に沿って設けられている。溝２２には、棒状のスペーサ２３が隙間なく嵌っている。これにより、スペーサ２３は、基板２の搭載面２１に固定されている。スペーサ２３は、溝２２の長手方向に沿って配置されている。スペーサ２３の一部は、溝２２から突出している。スペーサ２３の搭載面２１から突出した部分は、互いに隣り合う２つの接合部材４の間に凸部５として介在している。
【００７７】
スペーサ２３の材料は、接合工程における温度で溶融しない材料である。また、スペーサ２３が基板２から脱落することを防止するために、接合工程において接合部材４と接合される材料をスペーサ２３の材料として用いるのが好ましい。スペーサ２３の材料としては、例えば金属、エポキシ樹脂が挙げられる。他の構成及び製造方法は、実施の形態１と同様である。
【００７８】
このようなパワーモジュール１では、基板２の搭載面２１に形成された溝２２にスペーサ２３が嵌っている。また、スペーサ２３の搭載面２１から突出した部分が凸部５になっている。このため、別個に製造した基板２及びスペーサ２３を組み合わせることにより、基板２の搭載面２１に凸部５を容易に形成することができる。従って、パワーモジュール１の製造コストの低減化をさらに図ることができる。
【００７９】
なお、各上記実施の形態では、接合部材４が焼結性金属材料を含む焼結性金属接合部材となっている。しかし、接合部材４の種類は、これに限定されない。接合部材４は、接合用ペーストを硬化させることにより半導体素子３を基板２の搭載面２１に接合する部材であればよい。従って、はんだ材料を含む接合用ペーストを硬化して得られたはんだ接合部材を接合部材４として用いてもよいし、樹脂材料で構成された接合用ペーストである接着剤を硬化して得られた接着剤硬化部材を接合部材４として用いてもよい。
【００８０】
また、各上記実施の形態では、凸部５を介して互いに隣り合う２つの接合部材４と、一対の繋ぎ部６とによって凸部５が囲まれている。しかし、一対の繋ぎ部６はなくてもよい。即ち、凸部５を介して互いに隣り合う２つの接合部材４は、一対の繋ぎ部６によって繋がらずに完全に分離していてもよい。このようにしても、半導体素子３を凸部５に近づけることができ、パワーモジュール１の小型化を図ることができる。この場合、マスキング工程では、凸部５の長手方向両端面とマスク１１の開口部１２の内周面との間に隙間が生じない。従って、この場合、塗布工程では、凸部５の長手方向両端面とマスク１１の開口部１２の内周面との間に接続用ペーストが充填されない。
【符号の説明】
【００８１】
１  パワーモジュール（半導体装置）、２  基板、３  半導体素子、４  接合部材、５  凸部、６  繋ぎ部、１１  マスク、１２  開口部、１３  ペースト成形部、２１  搭載面、２２  溝（凹部）、２３  スペーサ。
【図１】
2019216183.tif 000003
【図２】
2019216183.tif 000004
【図３】
2019216183.tif 000005
【図４】
2019216183.tif 000006
【図５】
2019216183.tif 000007
【図６】
2019216183.tif 000008
【図７】
2019216183.tif 000009
【図８】
2019216183.tif 000010
【図９】
2019216183.tif 000011
【図１０】
2019216183.tif 000012
【図１１】
2019216183.tif 000013
【図１２】
2019216183.tif 000014
【図１３】
2019216183.tif 000015
【図１４】
2019216183.tif 000016
【図１５】
2019216183.tif 000017
【図１６】
2019216183.tif 000018
【図１７】
2019216183.tif 000019
【図１８】
2019216183.tif 000020