(57)【要約】【課題】ウエハあたりで作製可能なチップ数を増加させるとともに、チップ内で発生した不具合の影響範囲を小さくしつつ、大規模な光入出力装置を実現する。【解決手段】多入力多出力の光入出力装置であって、複数の基本スイッチと、各基本スイッチを組み合わせて接続するための光素子のアレイを含んで構成され、前記アレイと前記基本スイッチが異なるチップとして構成され、前記アレイと前記基本スイッチがチップの外部で光接続されることを特徴とする光入出力装置とした。【選択図】図４
2019159016.tif 000002
【特許請求の範囲】
【請求項１】
多入力多出力の光入出力装置であって、
複数の基本スイッチと、前記基本スイッチを組み合わせて接続するための光素子のアレイとを含んで構成され、
前記アレイと前記基本スイッチとが異なるチップとして構成され、
前記アレイと前記基本スイッチとがチップの外部で光接続された
ことを特徴とする光入出力装置。
【請求項２】
前記光入出力装置がＭ入力Ｎ出力の光入出力装置であって、
前記アレイが前記光入出力装置の入力側に設けられたＭ個の１入力ｐ出力光素子のアレイであり、
前記基本スイッチが前記光入出力装置の出力側に設けられたｐ個のＭ入力基本スイッチであり、
ここで、前記基本スイッチの光出力数の合計値はＮであり、Ｍ，Ｎ＞２かつｐ＞１の自然数である
ことを特徴とする請求項１記載の光入出力装置。
【請求項３】
前記１入力ｐ出力光素子が、前記光入出力装置の入力側に設けられたファイバ型の光スプリッタであり、
前記ファイバ型の光スプリッタを光接続に用いる
ことを特徴とする請求項２記載の光入出力装置。
【請求項４】
前記光入出力装置がＭ入力Ｎ出力の光入出力装置であって、
前記基本スイッチが前記光入出力装置の入力側に設けられたｑ個のＮ出力基本スイッチであり、
前記アレイが前記光入出力装置の出力側に設けられたＮ個のｑ入力１出力光素子のアレイであり、
ここで、前記基本スイッチの光入力数の合計値はＭであり、Ｍ，Ｎ＞２かつｑ＞１の自然数である
ことを特徴とする請求項１記載の光入出力装置。
【請求項５】
前記基本スイッチの少なくとも１つがＰＩＬＯＳＳ構成を持つ光スイッチである
ことを特徴とする請求項１から４のいずれか１項に記載の光入出力装置。
【請求項６】
前記基本スイッチの少なくとも１つがマルチキャストスイッチである
ことを特徴とする請求項１から４のいずれか１項に記載の光入出力装置。
【請求項７】
スイッチング素子としてマッハツェンダ干渉計が使用されている
ことを特徴とする請求項１から４のいずれか１項に記載の光入出力装置。
【請求項８】
複数の基本スイッチと、前記基本スイッチを組み合わせて接続するための光素子のアレイを含んで構成される多入力多出力の光入出力装置の作製方法であって、
前記基本スイッチと前記光素子のアレイとを異なるチップとして作製するステップと、
前記基本スイッチと前記光素子のアレイとをチップの外部で光接続するステップとを含む
ことを特徴とする光入出力装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信ネットワークに用いられる光入出力装置およびその作製方法に関し、より詳細には、例えばＰＩＬＯＳＳ-ＭＣＳのような光スイッチ装置を分割実装構成とした光入出力装置およびその作製方法に関する。
【背景技術】
【０００２】
従来、光通信ネットワークでは、ＣＤＣ（Color-less, Direction-less, Contention-less）-ＲＯＡＤＭ（Reconfigurable Optical Add/Drop Multiplexer）と呼ばれる光伝送通信方式の導入が進んでいる。ＣＤＣ−ＲＯＡＤＭネットワークのノードにおいて、マルチキャストスイッチ（MultiCast Switch：ＭＣＳ） は、ノードに収容されているトランスポンダを、信号光の波長に依存することなく（Color-less）、任意の方路に（Direction-less）光ノード内で波長の設定の制約なく（Contention-less）接続することを可能とする、キーデバイスとなる光入出力装置である。
【０００３】
光伝送装置の効率化のためには、ＭＣＳを小型化することが求められる。これまでに、ＰＬＣ（Planar Lightwave Circuit：平面光回路）を利用し、ＰＩＬＯＳＳ（Path-Independent insertion-Loss）と呼ばれる構成を採用した小型ＭＣＳが報告されている。（下記非特許文献１、２参照）
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】T. Watanabe, et. al., “Silica-based PLC Transponder Aggregateors for Colorless, Directionless, and Contentionless ROADM”, OFC/NFOEC2012, OTh3D.1, March 8, 2012, Los Angeles
【非特許文献２】Takashi Goh, Akira Himeno, Masayuki Okuno, Hiroshi Takahashi, and Kuninori Hattori, "High-Extinction Ratio and Low-Loss Silica-Based 8x8 Strictly Nonblocking Thermooptic Matrix Switch", J. Lightwave Technology. VOL-17, NO.7, p-p 1192-1199, JULY 1999
【非特許文献３】T. Shibata et al., "Silica-Based Waveguide-Type 16 x 16 Optical Switch Module Incorporating Driving Circuits," in IEEE Photonics Technology Letters, vol. 15, no. 9, pp. 1300-1302, Sept. 2003.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１は、従来のＰＩＬＯＳＳ構成を持つＭＣＳチップ１を示したものである。図１のＭＣＳチップ１は４入力８出力（４×８）の光入出力装置であって、内部において１×２スプリッタと２種類のＭＺＩ（マッハツェンダ干渉計）を交差接続により多段に組み合わせて構成され、図示せぬ制御信号によりスイッチ制御され、光信号の経路を切り替える。
【０００６】
ＭＣＳのスイッチ規模が大きくなると、チップサイズの大きさが問題になると同時に、一つの経路で問題が発生した場合にチップ全てが使用できなくなるという問題が発生する。これにより、ウエハ１枚当たりで作れるＭＣＳチップの数が少なくなりチップ単価が上がるだけでなく、使用できないチップが発生した際の影響も大きくなる。
【０００７】
図２は、矩形の大型チップＡをウエハ上に配置するレイアウトを例示する図である。また、図３は、チップＡの半分のサイズのチップａを、同じウエハ上に配置した場合のレイアウトを例示する図である。図３にあるようにチップａの場合には、１つのウエハから１０個のチップ（チップＡの５つ分の面積に相当）を取ることが可能となる。これに対し、図２にあるように矩形の大型チップＡをウエハ内に配置した場合には、同一サイズのウエハから、チップＡが４つしか取れず、ウエハ面積の利用率が低下する。更に、大型のチップＡは小型のチップａに比べて製造プロセスにおいて欠陥が発生する確率も高くなり、いわゆる歩留まりが低下するという問題もあった。
【０００８】
本発明は、このような問題に鑑みてなされたものである。その目的とするところは、ウエハあたりで作製可能なチップ数を増加させウエハ面積の利用率を上げ、チップ当たりのコストを下げるとともに、チップ内で発生した不具合の影響範囲を小さくして、大規模な光入出力装置を実現することにある。
【課題を解決するための手段】
【０００９】
本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。
【００１０】
（発明の構成１）
多入力多出力の光入出力装置であって、
複数の基本スイッチと、前記基本スイッチを組み合わせて接続するための光素子のアレイとを含んで構成され、
前記アレイと前記基本スイッチとが異なるチップとして構成され、
前記アレイと前記基本スイッチとがチップの外部で光接続された
ことを特徴とする光入出力装置。
【００１１】
（発明の構成２）
前記光入出力装置がＭ入力Ｎ出力の光入出力装置であって、
前記アレイが前記光入出力装置の入力側に設けられたＭ個の１入力ｐ出力光素子のアレイであり、
前記基本スイッチが前記光入出力装置の出力側に設けられたｐ個のＭ入力基本スイッチであり、
ここで、前記基本スイッチの光出力数の合計値はＮであり、Ｍ，Ｎ＞２かつｐ＞１の自然数である
ことを特徴とする発明の構成１記載の光入出力装置。
【００１２】
（発明の構成３）
前記１入力ｐ出力光素子が、前記光入出力装置の入力側に設けられたファイバ型の光スプリッタであり、
前記ファイバ型の光スプリッタを光接続に用いる
ことを特徴とする発明の構成２記載の光入出力装置。
【００１３】
（発明の構成４）
前記光入出力装置がＭ入力Ｎ出力の光入出力装置であって、
前記基本スイッチが前記光入出力装置の入力側に設けられたｑ個のＮ出力基本スイッチであり、
前記アレイが前記光入出力装置の出力側に設けられたＮ個のｑ入力１出力光素子のアレイであり、
ここで、前記基本スイッチの光入力数の合計値はＭであり、Ｍ，Ｎ＞２かつｑ＞１の自然数である
ことを特徴とする発明の構成１記載の光入出力装置。
【００１４】
（発明の構成５）
前記基本スイッチの少なくとも１つがＰＩＬＯＳＳ構成を持つ光スイッチである
ことを特徴とする発明の構成１から４のいずれか１項に記載の光入出力装置。
【００１５】
（発明の構成６）
前記基本スイッチの少なくとも１つがマルチキャストスイッチである
ことを特徴とする発明の構成１から４のいずれか１項に記載の光入出力装置。
【００１６】
（発明の構成７）
スイッチング素子としてマッハツェンダ干渉計が使用されている
ことを特徴とする発明の構成１から４のいずれか１項に記載の光入出力装置。
【００１７】
（発明の構成８）
複数の基本スイッチと、前記基本スイッチを組み合わせて接続するための光素子のアレイを含んで構成される多入力多出力の光入出力装置の作製方法であって、
前記基本スイッチと前記光素子のアレイとを異なるチップとして作製するステップと、
前記基本スイッチと前記光素子のアレイとをチップの外部で光接続するステップとを含む
ことを特徴とする光入出力装置の作製方法。
【発明の効果】
【００１８】
以上記載したように、本発明によれば、チップを分割して製造し、チップ外部で光接続することで、ウエハあたりで作製可能なチップ数を増加させウエハ面積の利用率を上げ、チップ当たりのコストを下げるとともに、チップ内で発生した不具合の影響範囲を小さくすることが可能な大規模な光入出力装置を実現できる。
【図面の簡単な説明】
【００１９】
【図１】従来のＰＩＬＯＳＳ構成を持つＭＣＳチップの構成を示す図である。
【図２】大型チップＡをウエハ上に配置するレイアウトを例示する図である。
【図３】チップＡの半分のサイズのチップａを、同じウエハ上に配置した場合のレイアウトを例示する図である。
【図４】本発明の実施例１の光入出力装置の構成を示す図である。
【図５】本発明の実施例１の光入出力装置の別構成を示す図である。
【図６】本発明の実施例２の光入出力装置の構成を示す図である。
【図７】本発明の実施例２の光入出力装置の別構成を示す図である。
【図８】本発明の実施例３の光入出力装置の構成を示す図である。
【図９】本発明の実施例３の光入出力装置の別構成を示す図である。
【図１０】１×２スイッチを構成するマッハツェンダ干渉計（ＭＺＩ）（ａ）と、２×２のＰＩＬＯＳＳスイッチをＭＺＩを用いて構成した例（ｂ）を示す図である。
【図１１】本発明の実施例４の光入出力装置の構成を示す図である。
【図１２】本発明の実施例４の光入出力装置の別構成を示す図である。
【図１３】本発明の実施例５の光入出力装置の構成を示す図である。
【図１４】本発明の実施例５の光入出力装置の別構成を示す図である。
【発明を実施するための形態】
【００２０】
本発明の基本的な考え方は、例えば以下のように言うことができる。
（ｉ）スイッチ規模の大きい多入力多出力の光スイッチは、複数の基本となる小規模多入力多出力の光スイッチ（基本スイッチ、光回路）に分割することができる。
【００２１】
分割・並置した複数の各基本スイッチの入力数または出力数を等しくすれば、各基本スイッチを組み合わせて接続するための光回路を、同一の構造の光素子を配列したアレイ（光回路）として構成でき、接続のコストを下げることができる。
（ii）分割された小規模な基本スイッチとアレイをウエハ上に多数配置して、個別チップとして製造すると、ウエハ面積の利用率を上げることができる。
（iii）個別チップとして製造された複数の基本スイッチおよびアレイをチップの外部で光接続して、大規模な多入力多出力の光スイッチを構成することができる。
【００２２】
このような考え方により、ウエハ内では、各チップは小型の方が無駄なく多くのチップを配置できるため、ウエハ１枚当たりで作製可能なチップ数は、小規模なスイッチ部に分割したほうが多くなる。
【００２３】
また、チップ内で異常が発生した場合、そのチップは使用することができないため、大規模なチップでは異常が一ヶ所発生した場合の影響が大きかったが、チップを小さく分割することで、異常の影響範囲を小さくすることができる。
【００２４】
以下、図面を参照しながら本発明の実施例について詳細に説明する。
【実施例１】
【００２５】
図４に、本発明の実施例１の多入力多出力の光入出力装置の構成を示す。本実施例１は全体として８入力８出力（８×８）の光スイッチであり、図４の左から、光入出力装置の入力側に設けられた８個の１×２スイッチ（光素子）101-1〜101-8、ファイバアレイ102-1、102-2、光入出力装置の出力側に設けられた２つの８×４スイッチ（基本スイッチ）103-1、103-2を含んで構成される。
【００２６】
光入出力装置の入力側に設けられた８個の１×２スイッチ（光素子）101-1〜101-8は、１つにまとめて１×２スイッチアレイ（光回路）のチップとして構成される。実施例１の８×８スイッチは、１×２スイッチアレイ101のチップ１つと、８×４スイッチ（基本スイッチ）103-1、103-2のチップ２つとが、チップの外部でファイバアレイ102-1、102-2で光接続されて構成されており、小規模なスイッチ（光回路）３つのチップに分割されている。
【００２７】
図４の左から、８個の１×２スイッチ101-1~101-8のいずれかに入力された信号光は、対応する１×２スイッチによりスイッチされ、ファイバアレイ102-1、102-2を介して、２つの８×４スイッチ103-1、103-2のうち接続先の出力ポートを持つほうの８×４スイッチに接続される。信号光はさらに、接続された８×４スイッチ103-1、103-2にて、接続先の出力ポートにスイッチングされる。
【００２８】
このようにして、８×８スイッチとしての光入出力装置は、光入出力装置の出力側の８×４スイッチ（基本スイッチ）２つと、光入出力装置の入力側の１×２スイッチアレイ１つのように、小規模な３つのスイッチ（光回路）に分割して構成することが可能である。
【００２９】
上記をＰＬＣで作製する際には、８×４スイッチのチップ２個と１×２スイッチアレイのチップ１個のように３つの小規模なチップに分割して、半導体ウエハ上にこれらのチップを多数混載して無駄なくレイアウトし、作製することが可能である。
【００３０】
他の実施例においても同様であるが、半導体ウエハ上に異種のチップを混載することにプロセス上の困難が生じる場合は、各半導体ウエハ上には同種のチップのみを配列し、各チップの大きさ（面積）の比に応じて各チップ対応のウェハの生産枚数を調整して、全体として同数のチップが取れるようにしても良い。すなわち、各チップ対応のウエハの生産枚数を、各チップの面積比に比例するように決定すればよい。各チップごとの歩留まりが異なる場合は、各チップ対応のウエハの生産枚数を、歩留まりに応じて歩留まりの低いものは多く、高いものは少なめに調整しても良い。
【００３１】
このように構成することで、全体のどこか一ヶ所で異常が発生した場合でも、３つに分かれたスイッチのうち１つのチップの範囲に影響が抑制可能な光入出力装置を構成できる。
【００３２】
（実施例１の別構成）
このような光スイッチの分割は、異なるパターンでも可能である。同様の８×８スイッチの分割の異なる構成を、実施例１の別構成として図５に示す。
【００３３】
図５で、８×８スイッチとしての光入出力装置は、光入出力装置の入力側の２つの４×８スイッチ（基本スイッチ）113-1、113-2と、その出力側に配置された８個の２×１スイッチ（光素子）のアレイ（光回路）111-1〜111-8のように、小規模なスイッチ（光回路）のチップ３つに分割されており、これらはファイバアレイ112-1、112-2を介してチップの外部で光接続されている。
【００３４】
これ以外にも分割方法は存在するが、効果は同じである。また、８×８スイッチ以外でも同様の方法で分割することができることは自明である。
【実施例２】
【００３５】
（ＰＩＬＯＳＳ構成）
図６に、本発明の実施例２の多入力多出力の光入出力装置の構成を示す。本実施例２では、光スイッチはＰＩＬＯＳＳ（Path-Independent insertion-Loss）構成であり、４×４のＰＩＬＯＳＳスイッチを基本スイッチとして２つ組み合わせて、全体として、４入力８出力のＰＩＬＯＳＳ構成を持つ光スイッチを実現している。
【００３６】
図６の２つの４×４ＰＩＬＯＳＳスイッチ（基本スイッチ）203-1、203-2は、おのおの内部において１×２スイッチと２×１スイッチとが４つづつ交互に多段に交差接続されて、ＰＩＬＯＳＳスイッチを構成している。
【００３７】
図６の左から、入力光は光入出力装置の入力側に設けられた４個の１×２スイッチ（光素子）201-1〜201-4のアレイ（光回路）でスイッチされて、ファイバアレイ202-1、202-2を介して、２つの４×４ＰＩＬＯＳＳスイッチ（基本スイッチ）203-1、203-2に入力され、右側の８つの出力ポートから出力されるように構成される。すなわち、４×８スイッチが小規模なスイッチ（光回路）３つに分割されている。
【００３８】
図６左端の入力ポートより１×２スイッチ201-1〜201-4のいずれかに入力された信号光は、対応する１×２スイッチにより２つの４×４ＰＩＬＯＳＳスイッチ203-1、203-2のいずれかに、ファイバアレイ202-1〜202-2を介してチップの外部で光接続される。信号光はさらに、２つの４×４ＰＩＬＯＳＳスイッチ203-1、203-2にて、右端の接続先の出力ポートのいずれかにスイッチングされる。
【００３９】
このようにして、４×８スイッチとしての光入出力装置は、光入出力装置の出力側の４×４ＰＩＬＯＳＳスイッチ２つと、入力側の１×２スイッチアレイ１つのように、小規模な３つのスイッチに分割して構成することが可能である。
【００４０】
上記をＰＬＣで作製する際には、４×４ＰＩＬＯＳＳスイッチのチップ２個と１×２スイッチアレイのチップ１個のように３つの小規模なチップに分割して、半導体ウエハ上にこれらのチップを多数混載して無駄なくレイアウトし、作製することが可能である。
【００４１】
このように構成することで、全体のどこか一ヶ所で異常が発生した場合でも、３つに分かれたスイッチのうち１つのチップの範囲に影響が抑制される。
【００４２】
また、この実施例２（図６）の４×８ＰＩＬＯＳＳスイッチを、実施例１（図５）で述べた８×８スイッチを構成する４×８スイッチ（基本スイッチ）として使用することも可能である。
【００４３】
（実施例２の別構成）
また、同じ４×４ＰＩＬＯＳＳスイッチを使用しつつ、８×４ＰＩＬＯＳＳスイッチを構成することも可能である。８×４ＰＩＬＯＳＳスイッチの分割の構成を、実施例２の別構成として図７に示す。
【００４４】
図７で、８×４ＰＩＬＯＳＳスイッチとしての光入出力装置は、光入出力装置の入力側の２つの４×４ ＰＩＬＯＳＳスイッチ（基本スイッチ）213-1、213-2と、その出力側に配置された４個の２×１スイッチ（光素子）211-1〜211-4のアレイ（光回路）のように、小規模な３つの光回路のチップに分割されており、これらはファイバアレイ212-1、212-2を介してチップの外部で光接続されている。
【００４５】
また、この実施例２（図７）の８×４ＰＩＬＯＳＳスイッチも同様に、実施例１（図４）で述べた８×８スイッチを構成する８×４スイッチ（基本スイッチ）として使用することも可能である。また、４×8スイッチ、８×４スイッチ以外も同様の方法で分割することができることは自明である。
【実施例３】
【００４６】
（ＰＩＬＯＳＳ-ＭＣＳ構成）
図８に、本発明の実施例３の多入力多出力の光入出力装置の構成を示す。本実施例３では、４×４のＰＩＬＯＳＳ構成を持つＭＣＳ（MultiCast Switch）を基本スイッチとして２つ用いて、全体として、４入力８出力のＰＩＬＯＳＳ構成を持つＭＣＳを実現している。
【００４７】
図８で左側より、入力光は１×２スプリッタ（光素子）301-1〜301-4のアレイで分岐され、ファイバアレイ302-1〜302-2を経由して、２つの４×４ＭＣＳ（基本スイッチ） 303-1、303-2に入力されて、右端の８つの出力ポートからスイッチ出力される。すなわち、４×８ ＭＣＳが小規模な光回路３つに分割されている。
【００４８】
図８の２つの４×４ＭＣＳ（基本スイッチ）303-1、303-2は、おのおの内部において１×２スプリッタと１×２スイッチおよび２×１スイッチが、４つづつ交互に多段に交差接続されて、ＰＩＬＯＳＳ構成のＭＣＳを構成している。
【００４９】
図８で左側より、１×２スプリッタ（光素子）301-1〜301-4のアレイ（光回路）に入力された信号光は、対応する１×２スプリッタにより、４×４ ＭＣＳ（基本スイッチ）303-1、303-2両方の４×４ ＭＣＳに、ファイバアレイ302-1、302-2を介してチップの外部で光接続される。さらに、接続された４×４ ＭＣＳ 303-1、303-2にて、接続先の出力ポートにスイッチングされる。このようにして、４×８ＭＣＳスイッチは４×４ ＭＣＳ２つと、その入力側の１×２スプリッタアレイの３つに分割することが可能である。
【００５０】
上記をＰＬＣで作製する際には、４×４ＭＣＳのチップ２個と１×２スプリッタアレイのチップ１個のように３つの小規模なチップに分割して、半導体ウエハ上にこれらのチップを多数混載して無駄なくレイアウトし、作製することが可能である。また、全てをＰＬＣにする必要もなく、１×２スプリッタアレイ301-1〜301-4は、例えばファイバ型の光スプリッタを用いてもよい。ファイバ型の光スプリッタとしては、例えば２本の光ファイバの一部を融着延伸してコアを近接化した構造のものが存在する。このようなファイバ型の光スプリッタを使用したアレイとして、ファイバアレイ302-1、302-2の代わりに光接続に用いることも可能である。
【００５１】
この構成では、全体のどこか一ヶ所で異常が発生した場合でも、３つに分かれたうち１つのチップの範囲に影響が抑制される。またさらに、この４×８ＭＣＳを組み合わせることで、より大規模なＭＣＳを作製することも可能である。
【００５２】
（実施例３の別構成）
同じ４×４ＭＣＳの組み合わせでも、異なる構成を作ることも可能である。図９には、実施例３の別構成として４×４ＭＣＳを基本スイッチとして２つ組み合わせて構成した８×４ＭＣＳの構成を示す。
【００５３】
図９では、８×４ＭＣＳは、入力側の２つの４×４ ＭＣＳ（基本スイッチ）313-1、313-2と、その出力側の４つの２×１スイッチ（光素子）311-1〜311-4のアレイとに分割されて３つのチップで構成されており、これらはファイバアレイ312-1、312-2を介してチップの外部で光接続されている。
【００５４】
また、４×８，８×４スイッチ以外も同様の方法で分割することができることは自明である。
【００５５】
（１×２スイッチの構成素子）
ここで、各実施例で最小単位となる１×２スイッチなどの光素子を構成するマッハツェンダ干渉計（ＭＺＩ：Mach-Zehnder Interferometer）（非特許文献３）について説明する。
【００５６】
ＭＺＩは図１０（ａ）に例示されるような、左右２つの合波器を接続する中央の２本の光導波路で構成されたスイッチング素子として機能する光素子である。ＭＺＩの左端の２つの光導波路のいずれかより入力された光信号は、入力側の合波器を経て中央の上下２つの光導波路（アーム）に分岐される。分岐された２つの光信号は、それぞれのアームにおいて、例えば一方がヒータのような位相変化部で図示されないスイッチング制御信号により位相変化され、位相差を生じる。２つの光信号は、出力側の合波器で再度合波され干渉した結果、位相差に応じて右端の上下２つの光導波路のいずれかより切り替え（スイッチング）出力される。
【００５７】
このようなＭＺＩを最小単位の光スイッチング素子として組み合わせることにより、多入力多出力の光入出力装置を構成することができる。図１０（ｂ）には例として、２×２のＰＩＬＯＳＳスイッチをＭＺＩを用て構成したものを示す。
【実施例４】
【００５８】
（Ｍ×Ｎスイッチの分割方法）
図１１，１２では実施例４として、実施例１の光スイッチを多入力多出力の光入出力装置として一般化したＭ入力Ｎ出力の光スイッチの分割について説明する。一般化した構成としてはＭ，Ｎ＞２とする。
【００５９】
実施例１の図４の構成では基本となる８×４スイッチを２個用いて、入力側の１×２スイッチ８個のアレイと組み合わせることにより、８×８スイッチを構成したが、基本となるスイッチは２個以上、一般にｐ（＞１）個、用いても良い。この場合、基本スイッチを組み合わせるための光回路を光素子のアレイとして構成するには、基本スイッチの入力数は等しくＭであるのが望ましい。一方、各基本スイッチの光出力数Ｎiは等しくても良いが等しい必要は無く、各基本スイッチの光出力数Ｎ1〜Ｎpの合計値がＮであればよい。
【００６０】
このようにして、Ｍ×Ｎ光スイッチの入力側のスイッチアレイは、Ｍ個の光入力をｐ個のＭ入力基本スイッチの各Ｍ個の入力に接続する、Ｍ個の１×ｐスイッチ（光素子）のアレイとなる。
【００６１】
したがって、図１１に示すように、Ｍ入力Ｎ出力の光スイッチは、
Ｍ×Ｎ1、・・・、Ｍ×Ｎi、・・・、Ｍ×Ｎp
のｐ個のＭ入力多出力スイッチ（基本スイッチ）と、その入力側のＭ個の１×ｐスイッチ（光素子）のアレイ（光回路）に分割することができる。この時、各基本スイッチの光出力数Ｎ1〜Ｎpの合計値はＮとなる。ここで、Ｍ，Ｎ，ｉ，ｐは自然数、但しＭ，Ｎ＞２、ｐ＞１とする。
【００６２】
（実施例４の別構成）
同様に、実施例４の別構成として、実施例１の別構成（図５）を一般化すると、Ｍ×Ｎ光スイッチの出力側のスイッチアレイは、ｑ個のＮ出力基本スイッチの各Ｎ個の出力をＮ個の光出力に接続する、Ｎ個のｑ×１スイッチ（光素子）のアレイとなる。
【００６３】
したがって、図１２に示すように、Ｍ入力Ｎ出力の光スイッチは、
Ｍ1×Ｎ、・・・、Ｍi×Ｎ、・・・、Ｍq×Ｎ
のｑ個の多入力Ｎ出力スイッチ（基本スイッチ）と、その出力側のＮ個のｑ×１スイッチ（光素子）のアレイに分割することができる。この時、各基本スイッチの光入力数Ｍiは等しくても良いが等しい必要は無く、各基本スイッチの光入力数Ｍ1〜Ｍqの合計値がＭであればよい。ここで、Ｍ，Ｎ，ｉ，ｑは自然数、但しＭ，Ｎ＞２、ｑ＞１とする。
【００６４】
また、実施例４において、上記のＭi×ＮやＭ×Ｎiの多入力多出力スイッチ（基本スイッチ）を、同様にしてさらに分割可能であることも自明である。
【実施例５】
【００６５】
（Ｍ×Ｎ  ＭＣＳの分割方法）
図１３，１４では実施例５として、実施例３のＭＣＳを多入力多出力の光入出力装置として一般化したＭ入力Ｎ出力のＭＣＳの分割について説明する。一般化した構成としてはＭ，Ｎ＞２とする。
【００６６】
ＭＣＳ構成の場合も実施例４と同様の考え方で、基本となるＭＣＳの個数を増やして入力側または出力側に設けた１入力多出力または多入力１出力の光素子（スイッチまたはスプリッタ）のアレイと組み合わせることにより、多入力多出力のＭＣＳを構成することができる。
【００６７】
図１３に示すように、Ｍ入力Ｎ出力のＭＣＳは、
Ｍ×Ｎ1、・・・、Ｍ×Ｎi、・・・、Ｍ×Ｎp
のｐ個のＭ入力ＭＣＳ（基本スイッチ）と、その入力側のＭ個の１×ｐスプリッタ（光素子）のアレイに分割することができる。この時、各基本スイッチの光出力数Ｎ1〜Ｎpの合計値はＮとなる。ここで、Ｍ，Ｎ，ｉ，ｐは自然数、但しＭ，Ｎ＞２、ｐ＞１とする。
【００６８】
入力側のアレイを構成する１×ｐスプリッタ（光素子）は、例えばｐ本の光ファイバの一部を融着延伸してコアを近接化した構造 のファイバ型の光スプリッタであっても良く、実施例３（図８）と同様にチップ間の光接続用のファイバアレイの代わりに光接続に用いることもできる。
【００６９】
（実施例５の別構成）
同様に、実施例５の別構成として、実施例３の別構成（図９）を一般化すると、図１４に示すように、Ｍ入力Ｎ出力のＭＣＳは、
Ｍ1×Ｎ、・・・、Ｍi×Ｎ、・・・、Ｍq×Ｎ
のｑ個のＮ出力ＭＣＳ（基本スイッチ）と、その出力側のＮ個のｑ×１スイッチ（光素子）のアレイに分割することができる。この時、各基本スイッチの光入力数Ｍ1〜Ｍqの合計値はＭとなる。ここで、Ｍ，Ｎ，ｉ，ｑは自然数、但しＭ，Ｎ＞２、ｑ＞１とする。
【００７０】
また、実施例５において、上記のＭi×ＮやＭ×ＮiのＭＣＳ（基本スイッチ）を、同様にしてさらに分割可能であることも自明である。
【産業上の利用可能性】
【００７１】
以上述べたように、本発明によれば大規模な光スイッチのＰＬＣチップを小規模な複数の光回路のチップに分割し、光素子のアレイで組み合わせ、チップ外で光接続することで、ウエハ１枚当たりの個取り数を増加させるとともにウエハ面積の利用率を上げ、１チップあたりのコストを低減させることができるうえ、チップ内での故障の影響範囲を小さい範囲に抑制することが可能な光入出力装置を実現できる。
【符号の説明】
【００７２】
1  ＭＣＳチップ
101-1〜101-8、201-1〜201-4  １×２スイッチ
102-1、102-2、112-1、112-2、202-1、202-2、212-1、212-2、302-1、302-2、312-1、312-2  ファイバアレイ
103-1、103-2  ８×４スイッチ
113-1、113-2  ４×８スイッチ
111-1〜111-8、211-1〜211-4、311-1〜311-4  ２×１スイッチ
203-1、203-2、213-1、213-2  ４×４ＰＩＬＯＳＳスイッチ
301-1〜301-4  １×２スプリッタ
303-1、303-2、313-1、313-2  ４×４ ＭＣＳ
【図１】
2019159016.tif 000003
【図２】
2019159016.tif 000004
【図３】
2019159016.tif 000005
【図４】
2019159016.tif 000006
【図５】
2019159016.tif 000007
【図６】
2019159016.tif 000008
【図７】
2019159016.tif 000009
【図８】
2019159016.tif 000010
【図９】
2019159016.tif 000011
【図１０】
2019159016.tif 000012
【図１１】
2019159016.tif 000013
【図１２】
2019159016.tif 000014
【図１３】
2019159016.tif 000015
【図１４】
2019159016.tif 000016