(57)【要約】【課題】周辺回路を配置できる領域が狭くなった場合でも、周辺回路に設けたトランジスターのチャネル長を適正な寸法とすることのできる電気光学装置、および電子機器を提供すること。【解決手段】電気光学装置の走査線駆動回路１０４に形成されたＮチャネル型の複数のトランジスターＴｎは各々、第１基板１０の一方面側に順に積層された遮光層４ｎ、絶縁層１１、半導体層１ｎ、ゲート絶縁層２、およびゲート電極３ｎを備えてり、遮光層４ｎには、チャネル領域１ｎｃと平面視で重なるスリット４ｎｓがチャネル幅方向の延在している。このため、半導体層１ｎでは、遮光層４ｎの端部４ｎｅの形状が絶縁層１１を介して反映された段部１ｎ０がチャネル領域１ｎｃでチャネル幅方向に延在している。このため、Ｎチャネル型の複数のトランジスターＴｎでは、チャネル領域１ｎｃが段部１ｎ０によって厚さ方向で曲がっているので、チャネル長の実質的な寸法が長い。【選択図】図６
2019028206.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に沿って延在する複数の第１信号線と
前記第１方向に対して交差する第２方向に沿って延在する複数の第２信号線と、
前記複数の第１信号線と前記複数の第２信号線との各交差に対応して画素が設けられた表示領域と、
前記表示領域に対して前記第１方向の一方側に設けられ、前記複数の第１信号線の各々に対応する複数の第１単位回路が前記第２方向に沿って前記第１信号線と同一のピッチで設けられた第１周辺回路と、
を有し、
前記画素に形成された画素トランジスター、および前記第１単位回路に形成された第１導電型の複数の第１トランジスターは各々、前記第１信号線、前記第２信号線および前記第１周辺回路が形成された基板の一方面側に順に積層された遮光層、絶縁層、半導体層、ゲート絶縁層、およびゲート電極を備え、
前記複数の第１トランジスターのうち、少なくとも１つの第１トランジスターでは、前記遮光層の端部の形状が前記絶縁層を介して反映された段部がチャネル領域でチャネル幅方向に延在していることを特徴とする電気光学装置。
【請求項２】
前記第１単位回路では、前記複数の第１トランジスターが各々、チャネル長方向を前記第２方向に沿う方向に向けて前記第１方向に沿って配列されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１信号線は、走査信号を伝達する走査線であり、
前記第２信号線は、画像信号を伝達するデータ線であることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記少なくとも１つの第１トランジスターの半導体層では、前記チャネル領域に対して前記第２方向で隣接する第１領域の不純物濃度が前記第１領域に対して前記チャネル領域とは反対側で隣接する第２領域の不純物濃度より低いことを特徴とする請求項２または３に記載の電気光学装置。
【請求項５】
前記第１単位回路では、前記絶縁層、前記半導体層、前記ゲート絶縁層、および前記ゲート電極が順に積層された第２導電型の複数の第２トランジスターがチャネル長方向を前記第２方向に沿う方向に向けて前記複数の第１トランジスターとともに前記第１方向に沿って配列されていることを特徴とする請求項２から４までの何れか一項に記載の電気光学装置。
【請求項６】
前記第１周辺回路では、前記複数の第１トランジスターと前記複数の第２トランジスターとによってシフトレジスターが構成されていることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記第１信号線の前記第２方向におけるピッチが７μｍ以下であることを特徴とする請求項１から６までの何れか一項に記載の電気光学装置。
【請求項８】
前記少なくとも１つの第１トランジスターでは、前記遮光層に形成されたスリットが前記半導体層と平面視で重なる領域で前記チャネル幅方向に延在し、前記スリットのチャネル長方向における両端部の形状が前記絶縁層を介して反映されて前記段部がチャネル長方向で並列していることを特徴とする請求項１から７までの何れか一項に記載の電気光学装置。
【請求項９】
前記少なくとも１つの第１トランジスターは、チャネル長が平面視で２μｍ以下であり、前記チャネル領域と重なる前記スリットの幅が１μｍ以上であることを特徴とする請求項８に記載の電気光学装置。
【請求項１０】
前記少なくとも１つの第１トランジスターでは、前記遮光層が前記チャネル領域と平面視で重なる領域で前記チャネル幅方向に帯状に延在し、前記遮光層のチャネル長方向における両端部の形状が前記絶縁層を介して反映されて前記段部が前記チャネル長方向で並列していることを特徴とする請求項１から７までの何れか一項に記載の電気光学装置。
【請求項１１】
前記少なくとも１つの第１トランジスターは、チャネル長が平面視で２μｍ以下であり、前記チャネル領域と重なる前記遮光層の幅が１μｍ以上であることを特徴とする請求項１０に記載の電気光学装置。
【請求項１２】
前記少なくとも１つの第１トランジスターでは、前記遮光層と前記基板との間に下層側絶縁層が形成され、前記下層側絶縁層と前記基板との間に平面視で前記半導体層の全体に重なる下層側遮光層が形成されていることを特徴とする請求項１から１１までの何れか一項に記載の電気光学装置。
【請求項１３】
前記表示領域に対して前記第２方向の一方側に、前記複数の第２信号線の各々に電気的に接続された第２周辺回路を有し、
前記第２周辺回路では、前記複数の第２信号線の各々に対応する複数の第２単位回路が前記第１方向に沿って前記第２信号線と同一のピッチで設けられ、
前記第２単位回路では、前記遮光層、前記絶縁層、前記半導体層、前記ゲート絶縁層、および前記ゲート電極が順に積層された第１導電型の複数の第３トランジスターが形成されており、
前記複数の第３トランジスターのうち、少なくとも１つの第３トランジスターでは、前記遮光層の端部の形状が前記絶縁層を介して反映された段部がチャネル領域でチャネル幅方向に延在していることを特徴とする請求項１から１２までの何れか一項に記載の電気光学装置。
【請求項１４】
請求項１乃至１３の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号線のピッチと同一ピッチに単位回路が形成された電気光学装置、および電子機器に関するものである。
【背景技術】
【０００２】
液晶装置等の電気光学装置は、第１方向に延在する複数の走査線と第２方向に延在する複数のデータ線との各交差に対して画素が設けられており、画素には画素トランジスターが設けられている。画素トランジスターでは、基板の一方面側に遮光層、絶縁層、半導体層、ゲート絶縁層、ゲート電極が順に積層されている（特許文献１参照）。複数の走査線は、走査線駆動回路（周辺回路）に接続されており、走査線駆動回路では、複数の走査線の各々に対応する複数の単位回路が第２方向に沿って走査線と同一のピッチで設けられている。走査線駆動回路では、複数の単位回路の各々に設けた複数の駆動回路用トランジスターによってクロックドインバーターやインバーターを備えたシフトレジスターが構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１０３７８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の電気光学装置等において、画像の高精細化等を図るために走査線のピッチを狭めた場合、単位回路を配置できる領域が狭くなる。それ故、駆動回路用トランジスターでは、チャネル長を短くせざるを得なくなる結果、駆動回路用トランジスターの閾値電圧の低下やオフリーク電流の増大等の問題が発生する。
【０００５】
以上の問題点に鑑みて、本発明は、周辺回路を配置できる領域が狭くなった場合でも、周辺回路に設けたトランジスターのチャネル長を適正な寸法とすることのできる電気光学装置、および電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る電気光学装置の一態様は、第１方向に沿って延在する複数の第１信号線と、前記第１方向に対して交差する第２方向に沿って延在する複数の第２信号線と、前記複数の第１信号線と前記複数の第２信号線との各交差に対応して画素が設けられた表示領域と、前記表示領域に対して前記第１方向の一方側に設けられ、前記複数の第１信号線の各々に対応する複数の第１単位回路が前記第２方向に沿って前記第１信号線と同一のピッチで設けられた第１周辺回路と、を有し、前記画素に形成された画素トランジスター、および前記第１単位回路に形成された第１導電型の複数の第１トランジスターは各々、前記第１信号線、前記第２信号線および前記第１周辺回路が形成された基板の一方面側に順に積層された遮光層、絶縁層、半導体層、ゲート絶縁層、およびゲート電極を備え、前記複数の第１トランジスターのうち、少なくとも１つの第１トランジスターでは、前記遮光層の端部の形状が前記絶縁層を介して反映された段部がチャネル領域でチャネル幅方向に延在していることを特徴とする。
【０００７】
本発明では、画素に形成された画素トランジスター、および第１単位回路に形成された第１導電型の複数の第１トランジスターは各々、基板の一方面側に順に積層された遮光層、絶縁層、半導体層、ゲート絶縁層、およびゲート電極を備えている。また、複数の第１トランジスターのうち、少なくとも１つの第１トランジスターでは、遮光層の端部の形状が絶縁層を介して反映された段部がチャネル領域でチャネル幅方向に延在している。このため、少なくとも１つの第１トランジスターでは、チャネル領域が段部によって厚さ方向で曲がっているので、チャネル長の実質的な寸法が長い。それ故、第１周辺回路の第１単位回路を配置できる領域が狭くなった場合でも、第１単位回路に設けた第１トランジスターの実質的なチャネル長の寸法を十分な長さの適正な寸法とすることができる。よって、第１トランジスターでは、閾値電圧の低下やオフリーク電流の増大等を回避することができる。
【０００８】
本発明において、前記第１単位回路では、前記複数の第１トランジスターが各々、チャネル長方向を前記第２方向に沿う方向に向けて前記第１方向に沿って配列されている態様を採用することができる。かかる態様によれば、複数の第１トランジスターを効率よく配置することができる。この場合、第１トランジスターのチャネル長が第１信号線のピッチの影響を受けやすいが、本発明によれば、第１信号線のピッチが狭くなった場合でも、第１トランジスターの実質的なチャネル長の寸法を適正な寸法とすることができる。
【０００９】
本発明において、前記第１信号線は、走査信号を伝達する走査線であり、前記第２信号線は、画像信号を伝達するデータ線である態様を採用することができる。
【００１０】
本発明において、前記少なくとも１つの第１トランジスターの半導体層では、前記チャネル領域に対して前記第２方向で隣接する第１領域の不純物濃度が前記第１領域に対して前記チャネル領域とは反対側で隣接する第２領域の不純物濃度より低い態様を採用することができる。
【００１１】
本発明において、前記第１単位回路では、前記絶縁層、前記半導体層、前記ゲート絶縁層、および前記ゲート電極が順に積層された第２導電型の複数の第２トランジスターがチャネル長方向を前記第２方向に沿う方向に向けて前記複数の第１トランジスターとともに前記第１方向に沿って配列されている態様を採用することができる。
【００１２】
本発明において、前記第１周辺回路では、前記複数の第１トランジスターと前記複数の第２トランジスターとによってシフトレジスターが構成されている態様を採用することができる。
【００１３】
本発明において、前記第１信号線の前記第２方向におけるピッチが７μｍ以下である態様を採用することができる。
【００１４】
本発明において、前記少なくとも１つの第１トランジスターでは、前記遮光層に形成されたスリットが前記半導体層と平面視で重なる領域で前記チャネル幅方向に延在し、前記スリットのチャネル長方向における両端部の形状が前記絶縁層を介して反映されて前記段部がチャネル長方向で並列している態様を採用することができる。
【００１５】
本発明において、前記少なくとも１つの第１トランジスターは、チャネル長が平面視で２μｍ以下であり、前記チャネル領域と重なる前記遮光層の幅が１μｍ以上である態様を採用することができる。
【００１６】
本発明において、前記少なくとも１つの第１トランジスターでは、前記遮光層が前記チャネル領域と平面視で重なる領域で前記チャネル幅方向に帯状に延在し、前記遮光層のチャネル長方向における両端部の形状が前記絶縁層を介して反映されて前記段部が前記チャネル長方向で並列している態様を採用することができる。
【００１７】
本発明において、前記少なくとも１つの第１トランジスターは、チャネル長が平面視で２μｍ以下であり、前記チャネル領域と重なる前記遮光層の幅が１μｍ以上である態様を採用することができる。
【００１８】
本発明において、前記少なくとも１つの第１トランジスターでは、前記遮光層と前記基板との間に下層側絶縁層が形成され、前記下層側絶縁層と前記基板との間に平面視で前記半導体層の全体に重なる下層側遮光層が形成されている態様を採用してもよい。
【００１９】
本発明において、前記表示領域に対して前記第２方向の一方側に、前記複数の第２信号線の各々に電気的に接続された第２周辺回路を有し、前記第２周辺回路では、前記複数の第２信号線の各々に対応する複数の第２単位回路が前記第１方向に沿って前記第２信号線と同一のピッチで設けられ、前記第２単位回路では、前記遮光層、前記絶縁層、前記半導体層、前記ゲート絶縁層、および前記ゲート電極が順に積層された第１導電型の複数の第３トランジスターが形成されており、前記複数の第３トランジスターのうち、少なくとも１つの第３トランジスターでは、前記遮光層の端部の形状が前記絶縁層を介して反映された段部がチャネル領域でチャネル幅方向に延在している態様を採用することができる。
【００２０】
本発明を適用した電気光学装置は、直視型表示装置や投射型表示装置等の各種電子機器に用いることができる。電子機器が投射型表示装置である場合、投射型表示装置は、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、を有している。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態１に係る電気光学装置の構成例を示す平面図である。
【図２】図１に示す電気光学装置の断面を模式的に示す説明図である。
【図３】図１に示す電気光学装置の電気的構成を示すブロック図である。
【図４】図１に示す液晶装置の画素の構成例を模式的に示す断面図である。
【図５】図３に示す走査線駆動回路の回路構成の一部を示す説明図である。
【図６】図５に示す走査線駆動回路に形成したＮチャネル型のトランジスター（第１トランジスター）およびＰチャネル型のトランジスター（第２トランジスター）の説明図である。
【図７】本発明の実施形態２に係る電気光学装置の走査線駆動回路に形成したＮチャネル型のトランジスター（第１トランジスター）の説明図である。
【図８】本発明の実施形態３に係る電気光学装置の走査線駆動回路に形成したＮチャネル型のトランジスター（第１トランジスター）の説明図である。
【図９】本発明を適用した電気光学装置を用いた投射型表示装置（電子機器）の説明図である。
【発明を実施するための形態】
【００２２】
図面を参照して、本発明の実施形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、第１基板に形成される層を説明する際、上層側あるいは表面側とは第１基板の基板本体が位置する側とは反対側（対向基板および液晶層が位置する側）を意味し、下層側とは第１基板の基板本体が位置する側を意味する。第２基板に形成される層を説明する際、上層側あるいは表面側とは対向基板の基板本体が位置する側とは反対側（第１基板および液晶層が位置する側）を意味し、下層側とは第２基板の基板本体が位置する側を意味する。また、本発明において、「平面視」とは第１基板１０または第２基板２０に対する法線方向からみた様子を意味する。本形態では、第１方向がＸ方向に相当し、第２方向がＹ方向に相当する場合を中心に説明する。
【００２３】
［実施形態１］
（電気光学装置１００の具体的構成）
図１は、本発明の実施形態１に係る電気光学装置１００の構成例を示す平面図である。図２は、図１に示す電気光学装置１００の断面を模式的に示す説明図である。図１および図２に示す電気光学装置１００は液晶装置であり、液晶パネル１００ｐを有している。電気光学装置１００では、第１基板１０と第２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は第２基板２０の外縁に沿うように枠状に設けられている。シール材１０７は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材１０７ａが配合されている。液晶パネル１００ｐにおいて、第１基板１０と第２基板２０との間のうち、シール材１０７によって囲まれた領域内には、液晶層からなる電気光学層５０が設けられている。シール材１０７には、液晶注入口として利用される途切れ部分１０７ｃが形成されており、かかる途切れ部分１０７ｃは、液晶材料の注入後、封止材１０８によって塞がれている。なお、液晶材料を滴下法で封入する場合は、途切れ部分１０７ｃは形成されない。
【００２４】
第１基板１０および第２基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、表示領域１０ａの外側は、四角枠状の外周領域１０ｃになっている。
【００２５】
第１基板１０には、外周領域１０ｃのうち、表示領域１０ａの第１方向Ｘの一方側Ｚ１に位置する第１辺１０ａ１に沿うように走査線駆動回路１０４（第１周辺回路）が形成されている。第１基板１０において第２基板２０から第２方向Ｙの一方側Ｙ１に張り出している側の端部には、複数の端子１０２が形成されており、外周領域１０ｃのうち、表示領域１０ａの第２方向Ｙの端子１０２とは反対側の第２辺１０ａ２に沿うように検査回路１０５が設けられている。また、第１基板１０には、外周領域１０ｃのうち、第１辺１０ａ１に第１方向Ｘで対向する第３辺１０ａ３に沿うように走査線駆動回路１０４が形成されている。従って、走査線駆動回路１０４は、表示領域１０ａに対してＸ方向の一方側Ｘ１および他方側Ｘ２に走査線駆動回路１０４ｓ、１０４ｔとして構成されている。また、第１基板１０には、外周領域１０ｃのうち、第２辺１０ａ２に第２方向Ｙで対向する第４辺１０ａ４に沿うようにデータ線駆動回路１０１（第２周辺回路）が形成されている。
【００２６】
第１基板１０は、石英基板やガラス基板等の透光性の基板本体１０ｗを有しており、第１基板１０（基板本体１０ｗ）の一方面１０ｓおよび他方面１０ｔのうち、第２基板２０と対向する一方面１０ｓの側において、表示領域１０ａには、複数の画素トランジスター、および複数の画素トランジスターの各々に電気的に接続する画素電極９ａがマトリクス状に形成されている。画素電極９ａの上層側には第１配向膜１６が形成されている。第１基板１０の一方面１０ｓの側において、外周領域１０ｃのうち、表示領域１０ａの外縁とシール材１０７との間に沿って延在する四角形の枠状領域１０ｂには、表示領域１０ａの辺に沿って延在する部分に、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。
【００２７】
第２基板２０は、石英基板やガラス基板等の透光性の基板本体２０ｗを有しており、第２基板２０（基板本体２０ｗ）の一方面２０ｓおよび他方面２０ｔのうち、第１基板１０と対向する一方面２０ｓの側には共通電極２１が形成されている。共通電極２１は、第２基板２０の略全面あるいは複数の帯状電極として複数の画素１００ａに跨って包含した領域として形成されている。本実施形態において、共通電極２１は、第２基板２０の略全面に形成されている。
【００２８】
第２基板２０の一方面２０ｓの側において、枠状領域１０ｂには、共通電極２１の下層側に遮光層２９が形成され、共通電極２１の電気光学層５０側の表面には第２配向膜２６が積層されている。遮光層２９と共通電極２１との間には透光性の平坦化膜２２が形成されている。遮光層２９は、枠状領域１０ｂに沿って延在する見切り用遮光層２９ａとして形成されており、見切り用遮光層２９ａの内縁によって、表示領域１０ａが規定されている。遮光層２９は、隣り合う画素電極９ａにより挟まれた画素間領域１０ｆに重なるブラックマトリクス部２９ｂとしても形成されている。見切り用遮光層２９ａはダミー画素電極９ｂと平面的に重なる位置に形成されており、見切り用遮光層２９ａの外周縁は、シール材１０７の内周縁との間に隙間を隔てた位置にある。従って、見切り用遮光層２９ａとシール材１０７とは重なっていない。見切り用遮光層２９ａ（遮光層２９）は、遮光性の金属膜や黒色の樹脂によって構成されている。
【００２９】
第１配向膜１６および第２配向膜２６は、ＳｉＯＸ（ｘ≦２）、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜からなる無機配向膜であり、カラムと称せられる柱状体が第１基板１０および第２基板２０に対して斜めに形成された柱状構造体層からなる。従って、第１配向膜１６および第２配向膜２６は、電気光学層５０に用いた負の誘電異方性を備えたネマチック液晶分子を第１基板１０および第２基板２０に対して斜め傾斜配向させ、液晶分子にプレチルトを付している。このようにして、電気光学装置１００は、ノーマリブラックのＶＡ（Vertical Alignment）モードの液晶装置として構成されている。
【００３０】
電気光学装置１００において、シール材１０７より外側には、第２基板２０の一方面２０ｓの側の４つの角部分に基板間導通用電極部２４ｔが形成されており、第１基板１０の一方面１０ｓの側には、第２基板２０の４つの角部分（基板間導通用電極部２４ｔ）と対向する位置に基板間導通用電極部６ｔが形成されている。基板間導通用電極部６ｔは、共通電位線６ｓに導通しており、共通電位線６ｓは、端子１０２のうち、共通電位印加用の端子１０２ａに導通している。基板間導通用電極部６ｔと基板間導通用電極部２４ｔとの間には、導電粒子を含んだ基板間導通材１０９が配置されており、第２基板２０の共通電極２１は、基板間導通用電極部６ｔ、基板間導通材１０９および基板間導通用電極部２４ｔを介して、第１基板１０側に電気的に接続されている。このため、共通電極２１は、第１基板１０の側から共通電位が印加されている。
【００３１】
本実施形態の電気光学装置１００は透過型液晶装置である。従って、画素電極９ａおよび共通電極２１は、ＩＴＯ（Indium Tin Oxide）膜やＩＺＯ（Indium Zinc Oxide）膜等の透光性導電膜により形成されている。かかる電気光学装置１００（透過型液晶装置）では、第２基板２０の側から入射した光源光Ｌが第１基板１０から出射される間に変調されて画像を表示する。
【００３２】
電気光学装置１００は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、第２基板２０あるいは第１基板１０には、カラーフィルター（図示せず）が形成される。また、電気光学装置１００は、後述する投射型表示装置（液晶プロジェクター）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各電気光学装置１００の各々には、例えば、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
【００３３】
（電気光学装置１００の電気的構成）
図３は、図１に示す電気光学装置１００の電気的構成を示すブロック図である。図３において、電気光学装置１００は、ＶＡモードの液晶パネル１００ｐを備えており、液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された表示領域１０ａを備えている。液晶パネル１００ｐにおいて、図１および図２等を参照して説明した第１基板１０では、表示領域１０ａの内側には、Ｘ方向に延在する複数の走査線３ａ（第１信号線）と、Ｙ方向に延在する複数のデータ線６ａ（第２信号線）とが形成されており、複数の走査線３ａと複数のデータ線６ａとの各交差に対応して複数の画素１００ａが構成されている。複数の走査線３ａは、走査線駆動回路１０４に電気的に接続され、複数のデータ線６ａは、データ線駆動回路１０１に接続されている。また、複数本のデータ線６ａには、第２方向Ｙにおいてデータ線駆動回路１０１とは反対側で検査回路１０５が電気的に接続している。複数の画素１００ａの各々には、電界効果型トランジスター等からなる画素トランジスター３０、および画素トランジスター３０に電気的に接続された画素電極９ａが形成されている。画素トランジスター３０のソースにはデータ線６ａが電気的に接続され、画素トランジスター３０のゲートには走査線３ａが電気的に接続され、画素トランジスター３０のドレインには、画素電極９ａが電気的に接続されている。データ線６ａには画像信号が供給され、走査線３ａには走査信号が供給される。本形態では、走査線駆動回路１０４は、表示領域１０ａに対してＸ方向の一方側Ｘ１および他方側Ｘ２に走査線駆動回路１０４ｓ、１０４ｔとして構成されており、Ｘ方向の一方側Ｘ１の走査線駆動回路１０４ｓは、奇数番目の走査線３ａを駆動し、Ｘ方向の他方側Ｘ２の走査線駆動回路１０４ｔは、偶数番目の走査線３ａを駆動する。
【００３４】
各画素１００ａにおいて、画素電極９ａは、図１および図２を参照して説明した第２基板２０の共通電極２１と電気光学層５０を介して対向し、液晶容量５０ａを構成している。各画素１００ａには、液晶容量で保持される画像信号の変動を防ぐために、液晶容量５０ａと並列に保持容量５５が付加されている。本実施形態では、保持容量５５を構成するために、第１基板１０には、複数の画素１００ａに跨って延在する容量線５ｂが形成されており、容量線５ｂには共通電位が供給されている。本実施形態において、容量線５ｂは走査線３ａに沿って第１方向Ｘに延在している。
【００３５】
（画素１００ａの具体的構成）
図４は、図１に示す電気光学装置１００の画素１００ａの構成例を模式的に示す断面図である。図４に示すように、第１基板１０の一方面１０ｓ側には、一方面１０ａ側に順に積層された遮光層４ａ、絶縁層１１、半導体層１ａ、ゲート絶縁層２、およびゲート電極３ｇを備えた薄膜トランジスターからなる画素トランジスター３０が構成されている。より具体的には、第１基板１０の一方面１０ｓは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる遮光層４ａが形成されている。本実施形態において、遮光層４ａは、タングステンシリサイド（ＷＳｉ）等の遮光膜からなる。遮光層４ａの上層側には、透光性の絶縁層１１が形成されており、かかる絶縁層１１の表面側に、半導体層１ａを備えた画素トランジスター３０が形成されている。本実施形態において、絶縁層１１はシリコン酸化膜等からなる。
【００３６】
画素トランジスター３０は、半導体層１ａと、半導体層１ａと交差する走査線３ａ（ゲート電極３ｇ）とを備えており、半導体層１ａとゲート電極３ｇとの間に透光性のゲート絶縁層２を有している。半導体層１ａは、ポリシリコン膜（多結晶シリコン膜）等によって構成されている。本実施形態において、画素トランジスター３０は、ＬＤＤ構造を有するＮチャネル型（第１導電型）の薄膜トランジスターである。ゲート絶縁層２は、半導体層１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁層と、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁層との２層構造からなる。なお、遮光層４ａを走査線３ａとし、ゲート電極３ｇをゲート絶縁層２および絶縁層１１を貫通するコンタクトホール（図示せず）を介して遮光層４ａ（走査線３ａ）と電気的に接続することもある。
【００３７】
ゲート電極３ｇの上層側には、シリコン酸化膜等からなる透光性の層間絶縁膜１２、１３、１４（複数層の絶縁層）が順に形成されており、層間絶縁膜１２、１３、１４の間等を利用して、図３を参照して説明した保持容量５５が構成されている。本実施形態では、層間絶縁膜１２と層間絶縁膜１３との間にデータ線６ａおよびドレイン電極６ｂが形成されており、層間絶縁膜１３と層間絶縁膜１４との間に中継電極７ａが形成されている。データ線６ａは、層間絶縁膜１２およびゲート絶縁層２を貫通するコンタクトホール１２ａを介して半導体層１ａのソース領域に電気的に接続している。ドレイン電極６ｂは、層間絶縁膜１２およびゲート絶縁層２を貫通するコンタクトホール１２ｂを介して半導体層１ａのドレイン領域に電気的に接続している。中継電極７ａは、層間絶縁膜１３を貫通するコンタクトホール１３ａを介してドレイン電極６ｂに電気的に接続している。層間絶縁膜１４は、表面が平坦面になっており、層間絶縁膜１４の表面側（電気光学層５０の側の面側）には画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜１４を貫通するコンタクトホール１４ａを介して中継電極７ａに導通している。従って、画素電極９ａは、中継電極７ａおよびドレイン電極６ｂを介して画素トランジスター３０のドレイン領域に電気的に接続している。
【００３８】
（走査線駆動回路１０４の詳細構成）
図５は、図３に示す走査線駆動回路１０４の回路構成の一部を示す説明図である。なお、本形態では、走査線駆動回路１０４として、表示領域１０ａに対してＸ方向の両側に走査線駆動回路１０４ｓ、１０４ｔとして形成されているが、走査線駆動回路１０４ｓ、１０４ｔは同一の構成を有している。従って、走査線駆動回路１０４ｓを中心に説明し、走査線駆動回路１０４ｔの説明を省略する。図５に示すように、走査線駆動回路１０４は、転送方向制御回路１０４ａと、シフトレジスター１０４ｂと、ＮＡＮＤ回路１０４ｈおよびインバーターＩＮＶ３を備えた第１論理回路部１０４ｃと、ＮＡＮＤ回路１０４ｇおよびインバーターＩＮＶ４を備えた第２論理回路部１０４ｄ（バッファ回路）とを有している。転送方向制御回路１０４ａは、Ｎチャネル型トランジスターＴｎ０を２系統直列接続して構成されており、それらのゲートには転送方向制御信号ＤＩＲＹ、および反転転送方向制御信号ＤＩＲＹバーが交互に供給される。反転転送方向制御信号ＤＩＲＹバーがＨレベルの場合には、反転転送方向制御信号ＤＩＲＹバーが供給されるＮチャネル型トランジスターＴｎ０が全てオン状態となる一方、転送方向制御信号ＤＩＲＹが供給されるＮチャネル型トランジスターＴｎ０が全てオフ状態となる。このため、スタートパルスＤＹが矢印Ｙａ方向に転送され、この結果、複数の走査線３１に対して上から下の順に走査信号が供給されることなる。逆に、反転転送方向制御信号ＤＩＲＹバーがＬレベルになると、オン状態になるＮチャネル型トランジスターＴｎ０とオフ状態になるＮチャネル型トランジスターＴｎ０とが逆転する。この場合には、スタートパルスＤＹが矢印Ｙｂ方向に転送され、その結果、複数の走査複数の走査線３１に対して下から上の順に走査信号が供給される。
【００３９】
シフトレジスター１０４ｂは、走査線駆動回路１０４（走査線駆動回路１０４ｓ）が接続する複数の走査線３ａの各々に対応する複数の単位回路１０４ｅ（第１単位回路）を有している。複数の単位回路１０４ｅは各々、クロック信号ＣＬＹが供給されるＮチャネル型トランジスターＴｎ１、およびクロック信号ＣＬＹが供給されるＰチャネル型トランジスターＴｐ１を備えたクロックドインバーター１０４ｆと、２つのインバーターＩＮＶ１、ＩＮＶ２とを有している。クロック信号ＣＬＹのＨレベル期間にあっては、Ｎチャネル型トランジスターＴｎ１がオン状態となり、２つのインバーターＩＮＶ１、ＩＮＶ２を介して信号が転送される。次に、クロック信号ＣＬＹがＬレベルに変化すると、Ｐチャネル型トランジスターＴｐ１がオン状態となるため、Ｐチャネル型トランジスターＴｐ１、およびインバーターＩＮＶ１、ＩＮＶ２によってラッチ回路が構成される。従って、クロック信号ＣＬＹがＬレベルの期間にあっても出力信号の論理レベルが維持される。
【００４０】
第１論理回路部１０４ｃにおいて、ＮＡＮＤ回路１０４ｈには、Ｙ方向で隣り合う２つの単位回路１０４ｅからの出力信号が入力される。
【００４１】
第２論理回路部１０４ｄにおいて、ＮＡＮＤ回路１０４ｇには、対応する第１論理回路部１０４ｃからの出力と、イネーブル信号ＥＮＢＹ１（または、イネーブル信号ＥＮＢＹ２）が入力され、第２論理回路部１０４ｄは、第１論理回路部１０４ｃからの出力とイネーブル信号ＥＮＢＹ１（または、イネーブル信号ＥＮＢＹ２）との論理積に相当する信号を走査信号として走査線３ａに出力する。
【００４２】
（駆動回路用のトランジスターの構成）
図６は、図５に示す走査線駆動回路１０４に形成したＮチャネル型のトランジスターＴｎ（第１トランジスター）およびＰチャネル型のトランジスターＴｐ（第２トランジスター）の説明図であり、図６には、中央にＮチャネル型のトランジスターＴｎ（第１トランジスター）およびＰチャネル型のトランジスターＴｐ（第２トランジスター）の平面図（ａ）を示し、左側にはＮチャネル型のトランジスターＴｎ（第１トランジスター）の断面図（ｂ）を示し、右側にはＰチャネル型のトランジスターＴｐ（第２トランジスター）の断面図（ｃ）を示してある。
【００４３】
図５に示す走査線駆動回路１０４において、単位回路１０４ｅのクロックドインバーター１０４ｆ、およびインバーターＩＮＶ１、ＩＮＶ２は各々、Ｎチャネル型（第１導電型）の複数のトランジスターＴｎ（第１トランジスター）と、Ｐチャネル型（第２導電型）の複数のトランジスターＴｐ（第２トランジスター）とによって構成される。また、転送方向制御回路１０４ａ、第１論理回路部１０４ｃ、および第２論理回路部１０４ｄも、Ｎチャネル型の複数のトランジスターＴｎ（第１トランジスター）やＰチャネル型の複数のトランジスターＴｐ（第２トランジスター）によって構成される。
【００４４】
本形態では、図５に示すように、転送方向制御回路１０４ａ、単位回路１０４ｅ、第１論理回路部１０４ｃ、および第２論理回路部１０４ｄを構成するトランジスター（Ｎチャネル型の複数のトランジスターＴｎ、およびＰチャネル型の複数のトランジスターＴｐ）は全て、Ｘ方向（走査線３ａの延在方向）に沿って配列されている。
【００４５】
また、転送方向制御回路１０４ａ、単位回路１０４ｅ、第１論理回路部１０４ｃ、および第２論理回路部１０４ｄを構成するトランジスター（Ｎチャネル型の複数のトランジスターＴｎ、およびＰチャネル型の複数のトランジスターＴｐ）は全て、チャネル長方向をＹ方向（走査線３ａに交差する方向、データ線６ａの延在方向）に沿う方向に向けている。
【００４６】
また、Ｎチャネル型の複数のトランジスターＴｎ、およびＰチャネル型の複数のトランジスターＴｐはいずれも、図４に示す画素トランジスター３０と同様、絶縁層１１に対して第１基板１０とは反対側に半導体層１ａと同層の半導体層１ｎ、１ｐと、ゲート絶縁層２と、ゲート電極３ｎ、３ｐとを有している。
【００４７】
ここで、Ｎチャネル型の複数のトランジスターＴｎのうちの少なくとも１つは、図５に示すように、絶縁層１１と第１基板１０との層間に遮光層４ａと同層の遮光層４ｎを有している。本形態では、Ｎチャネル型の複数のトランジスターＴｎの全てが絶縁層１１と第１基板１０との層間に遮光層４ａと同層の遮光層４ｎを有している。従って、Ｎチャネル型の複数のトランジスターＴｎはいずれも、第１基板１０の一方面側に順に積層された遮光層４ｎ、絶縁層１１、半導体層１ｎ、ゲート絶縁層２およびゲート電極３ｎを有している。
【００４８】
また、Ｎチャネル型の複数のトランジスターＴｎはいずれも、ＬＤＤ構造を有している。このため、半導体層１ｎでは、チャネル領域１ｎｃに対してＹ方向で隣接する第１領域１ｎｓ１、１ｎｄ１（ＬＤＤ領域）の不純物濃度が、第１領域１ｎｓ１、１ｎｄ１に対してチャネル領域１ｎｃとは反対側で隣接する第２領域１ｎｓ２、１ｎｄ２の不純物濃度より低くなっている。従って、高濃度の不純物が導入された第２領域１ｎｓ２、１ｎｄ２に対して電極６ｎ１、６ｎ２（ソース電極およびドレイン電極）が層間絶縁膜１２のコンタクトホール１２ｎ１、１２ｎ２を介して電気的に接続している。
【００４９】
ここで、半導体層１ｎには、遮光層４ｎの端部４ｎｅの形状が絶縁層１１を介して反映された段部１ｎ０がチャネル領域１ｎｃでチャネル幅方向に延在している。より具体的には、Ｎチャネル型のトランジスターＴｎでは、遮光層４ｎが第１領域１ｎｓ１、１ｎｄ１および第２領域１ｎｓ２、１ｎｄ２に平面視で重なるように形成されているが、遮光層４ｎには、チャネル領域１ｎｃと平面視で重なる領域にチャネル幅方向に延在するスリット４ｎｓが形成されている。このため、スリット４ｎｓのチャネル長方向の両端部における遮光層４ｎの端部４ｎｅの形状が絶縁層１１を介して半導体層１ｎに反映され、半導体層１ｎでは、段部１ｎ０がチャネル長方向で２列に並列している。
【００５０】
本形態では、走査線駆動回路１０４における単位回路１０４ｅ等のＹ方向のピッチは、走査線駆動回路１０４（走査線駆動回路１０４ｓ）に接続する走査線３ａのピッチＰ（図５参照）と等しい。また、本形態では、走査線３ａの狭ピッチ化の結果、単位回路１０４ｅ等のＹ方向のピッチ、および走査線３ａのピッチＰは、７μｍ以下であり、Ｎチャネル型のトランジスターＴｎは、チャネル長が平面視で２μｍ以下である。ここで、チャネル領域１ｎｃと重なるスリット４ｎｓの幅が１μｍ以上である。従って、Ｎチャネル型のトランジスターＴｎは、チャネル長が平面視で２μｍ以下であるが、チャネル領域１ｎｃは、スリット４ｎｓにより形成された段部１ｎ０によって厚さ方向で曲がっているので、チャネル長の実質的な寸法が２μｍより長い。例えば、スリット４ｎｓの幅が１μｍである場合、チャネル領域１ｎｃの実質的なチャネル長が０．２３〜０．２５μｍ延びる。
【００５１】
一方、Ｐチャネル型の複数のトランジスターＴｐは、図５に示すように、絶縁層１１と第１基板１０との層間に遮光層４ａと同層の遮光層が形成されておらず、Ｐチャネル型のトランジスターＴｐはいずれも、第１基板１０の一方面側に順に積層された絶縁層１１、半導体層１ｎ、ゲート絶縁層２およびゲート電極３ｎによって構成されている。また、Ｐチャネル型の複数のトランジスターＴｐはいずれも、セルフアライン構造を有している。このため、半導体層１ｐでは、チャネル領域１ｐｃに対してＹ方向で隣接する領域１ｐｓ、１ｐｄが高濃度不純物導入領域になっており、高濃度の不純物が導入された領域１ｐｓ、１ｐｄに対して電極６ｐ１、６ｐ２（ソース電極およびドレイン電極）が層間絶縁膜１２のコンタクトホール１２ｐ１、１２ｐ２を介して電気的に接続している。
【００５２】
かかるＰチャネル型の複数のトランジスターＴｐでは、元々、チャネル長が短くなっても、閾値電圧の変動やオフリーク電流の増大が発生しにくい。従って、単位回路１０４ｅ等のＹ方向のピッチが７μｍ以下であることに対応して、チャネル長を平面視で２μｍ以下にしても、閾値電圧の変動やオフリーク電流の増大が発生しにくい。それ故、遮光層を利用してチャネル長の実質的な寸法を延ばした構成については、必ずしも採用する必要はない。
【００５３】
但し、Ｐチャネル型の複数のトランジスターＴｐに対しても、Ｎチャネル型のトランジスターＴｎと同様に、遮光層に起因する段部によって、チャネル長の実質的な寸法を延ばしてもよい。また、Ｐチャネル型の複数のトランジスターＴｐに対しては、半導体層１ｐの全体に平面視で重なるように遮光層を形成することによって、第１基板１０の側から入射した光に起因する光リーク電流に起因する誤動作を抑制してもよい。
【００５４】
（本形態の主な効果）
以上説明したように、本形態では、画素１００ａに形成された画素トランジスター３０、および走査線駆動回路１０４（第１周辺回路）の単位回路１０４ｅ（第１単位回路）に形成されたＮチャネル型（第１導電型）の複数のトランジスターＴｎ（第１トランジスター）は各々、第１基板１０の一方面側に順に積層された遮光層４ａ、４ｎ、絶縁層１１、半導体層１ａ、１ｎ、ゲート絶縁層２、およびゲート電極３ｇ、３ｎを備えている。また、Ｎチャネル型の複数のトランジスターＴｎでは、遮光層４ｎの端部４ｎｅの形状が絶縁層１１を介して反映された段部１ｎ０がチャネル領域１ｎｃでチャネル幅方向に延在している。このため、Ｎチャネル型の複数のトランジスターＴｎでは、チャネル領域１ｎｃが段部１ｎ０によって厚さ方向で曲がっているので、チャネル長の実質的な寸法が長い。それ故、走査線駆動回路１０４の単位回路１０４ｅを配置できる領域が狭くなった場合でも、単位回路１０４ｅに設けた複数のトランジスターＴｎの実質的なチャネル長の寸法を十分な長さの適正な寸法とすることができる。よって、チャネル長を平面視で２μｍ以下にしても、閾値電圧の変動やオフリーク電流の増大が発生しにくい。
【００５５】
特に本形態では、各トランジスターが各々、チャネル長方向をＹ方向に沿う方向に向けてＸ方向に沿って配列されているため、複数のトランジスターを効率よく配置することができる一方、Ｎチャネル型のトランジスターＴｎでは、チャネル長が走査線３ａのピッチの影響を受けやすいが、本形態によれば、走査線３ａのピッチが狭くなった場合でも、Ｎチャネル型の複数のトランジスターＴｎの実質的なチャネル長の寸法を適正な寸法とすることができる。
【００５６】
また、遮光層４ｎは、表示領域１０ａの遮光層４ａと同時に成膜できるとともに、同時にパターニングすることができる。従って、工程を追加する必要がない。
【００５７】
［実施形態２］
図７は、本発明の実施形態２に係る電気光学装置１００の走査線駆動回路１０４に形成したＮチャネル型のトランジスターＴｎ（第１トランジスター）の説明図であり、図７には、右側にＮチャネル型のトランジスターＴｎ（第１トランジスター）の平面図（ａ）を示し、左側にはＮチャネル型のトランジスターＴｎ（第１トランジスター）の断面図（ｂ）を示してある。また、本形態の基本的な構成は、実施形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００５８】
実施形態１では、半導体層１ｎに段部１ｎ０を形成するにあたって、遮光層４ｎにスリット４ｎｓを形成したが、本形態では、図７に示すように、遮光層４ｎがチャネル領域１ｎｃと平面視で重なる領域でチャネル幅方向に帯状に延在している。このため、遮光層４ｎのチャネル長方向における両端部４ｎｅの形状が絶縁層１１を介して半導体層１ｎに段部１ｎ０として反映され、その結果、チャネル領域１ｎｃでは段部１ｎ０がチャネル長方向で２列並列している。
【００５９】
本形態でも、実施形態１と同様、走査線駆動回路１０４における単位回路１０４ｅ等のＹ方向のピッチは、走査線駆動回路１０４（走査線駆動回路１０４ｓ）に接続する走査線３ａのピッチＰと等しく、７μｍ以下である。また、Ｎチャネル型のトランジスターＴｎは、チャネル長が平面視で２μｍ以下である。ここで、チャネル領域１ｎｃと重なる遮光層４ｎの幅が１μｍ以上である。従って、Ｎチャネル型のトランジスターＴｎは、チャネル長が平面視で２μｍ以下であるが、チャネル領域１ｎｃは、スリット４ｎｓにより形成された段部１ｎ０によって厚さ方向で曲がっているので、チャネル長の実質的な寸法が２μｍより長い。例えば、チャネル領域１ｎｃと重なる遮光層４ｎの幅が１μｍである場合、チャネル領域１ｎｃの実質的なチャネル長が０．２３〜０．２５μｍ延びる。
【００６０】
［実施形態３］
図８は、本発明の実施形態３に係る電気光学装置１００の走査線駆動回路１０４に形成したＮチャネル型のトランジスターＴｎ（第１トランジスター）の説明図であり、図８には、右側にＮチャネル型のトランジスターＴｎ（第１トランジスター）の平面図（ａ）を示し、左側にはＮチャネル型のトランジスターＴｎ（第１トランジスター）の断面図（ｂ）を示してある。また、本形態の基本的な構成は、実施形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００６１】
実施形態１、２では、半導体層１ｎに対して部分的に重なる領域に遮光層４ｎを設けたが、図８に示すように、遮光層４ｎと第１基板１０との間に下層側絶縁層１７が形成され、下層側絶縁層１７と第１基板１０との間に平面視で半導体層１ｎの全体に重なる下層側遮光層８ｎが形成されている態様であってもよい。かかる構成によれば、第１基板１０の側から半導体層１ｎに入射しようとする光を下層側絶縁層１７で遮ることができるので、光リーク電流に起因するＮチャネル型のトランジスターＴｎの誤動作を抑制することができる。かかる構成の場合には、下層側絶縁層１７と第１基板１０との間に、図６を参照して説明したＰチャネル型のトランジスターＴｐの半導体層１ｐに対して平面視で重なるように下層側遮光層を形成すれば、光リーク電流に起因するＰチャネル型のトランジスターＴｐの誤動作を抑制することができる。なお、図８には、実施形態２に対して下層側遮光層８ｎを設けたが、実施形態１に対して下層側遮光層８ｎを設けてもよい。
【００６２】
［実施形態４］
上記実施形態では、走査線駆動回路１０４の単位回路１０４ｅに用いたＮチャネル型のトランジスターＴｎに対して遮光層を利用して、チャネル長の実質的な寸法を延ばしたが、データ線駆動回路１０１（第２周辺回路）でも、シフトレジスターやサンプルホールド回路等の単位回路（第２単位回路）が、データ線６ａと同一のピッチでＸ方向に沿って設けられている場合には、データ線駆動回路１０１の単位回路に用いたＮチャネル型のトランジスターＴｎ（第３トランジスター）のチャネル長を、実施形態１、２、３で説明した遮光層を利用して実質的に延ばしてもよい。
【００６３】
また、上記実施形態では、第１方向をＸ方向とし、第２方向をＹ方向としたため、走査線駆動回路１０４を第１周辺回路とし、データ線駆動回路１０１を第２周辺回路としたが、第１方向をＹ方向とし、第２方向をＸ方向としてもよい。この場合、走査線駆動回路１０４が第２周辺回路に相当し、データ線駆動回路１０１が第１周辺回路に相当する。
【００６４】
［他の実施形態］
本発明が適用される電気光学装置１００はＶＡモードの液晶装置に限定されない。例えば、電気光学装置１００がＴＮ（Twisted Nematic）モードやＯＣＢ（Optically Compensated Bend）モードの液晶装置である場合に本発明を適用してもよい。また、上記実施形態では、透過型液晶装置を例示したが、反射型液晶装置に本発明を適用してもよい。さらに、液晶装置に限らず、有機エレクトロルミネッセンス表示装置等に本発明を適用してもよい。
【００６５】
［電子機器への搭載例］
上述した実施形態に係る電気光学装置１００を用いた電子機器について説明する。ここでは、本発明に係る電子機器として、投射型表示装置（液晶プロジェクター）を例に説明する。図９は、本発明を適用した電気光学装置１００を用いた投射型表示装置（電子機器）の説明図である。図９に示す投射型表示装置２１００においては、上述した透過型の電気光学装置１００がライトバルブとして用いられている。投射型表示装置２１００には、ハロゲンランプ等の白色光源を有するランプユニット２１０２（光源部）が設けられている。ランプユニット２１０２から出射された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂに各々導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。
【００６６】
投射型表示装置２１００において、電気光学装置１００を含む液晶装置がＲ色、Ｇ色、Ｂ色の各々に対応して３組設けられている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した透過型の電気光学装置１００と同様である。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって変調された光は各々、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４（投射光学系）によってカラー画像が投射される。
【００６７】
（他の投射型表示装置）
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
【００６８】
（他の電子機器）
本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
【符号の説明】
【００６９】
１ａ、１ｎ、１ｐ…半導体層、１ｎ０…段部、１ｎｃ、１ｐｃ…チャネル領域、１ｎｓ１、１ｎｄ１…第１領域、１ｎｓ２、１ｎｄ２…第２領域、２…ゲート絶縁層、３ａ…走査線、３ｇ、３ｎ、３ｐ…ゲート電極、４ａ、４ｎ…遮光層、４ｎｅ…端部、４ｎｓ…スリット、６ａ…データ線、８ｎ…下層側遮光層、９ａ…画素電極、１０…第１基板、１０ａ…表示領域、１１…絶縁層、１７…下層側絶縁層、２０…第２基板、２１…共通電極、３０…画素トランジスター、５０…電気光学層、１００…電気光学装置、１００Ｂ、１００Ｇ、１００Ｒ…ライトバルブ、１００ａ…画素、１０１…データ線駆動回路（第２周辺回路）、１０４…走査線駆動回路（第１周辺回路）、１０４ｂ…シフトレジスター、１０４ｅ…単位回路（第１単位回路）、２１００…投射型表示装置、２１０２…ランプユニット（光源部）、２１１４…投射レンズ群（投射レンズ系）、Ｔｎ…Ｎチャネル型のトランジスター（第１トランジスター）、Ｔｐ…Ｐチャネル型トランジスター（第２トランジスター）。
【図１】
2019028206.tif 000003
【図２】
2019028206.tif 000004
【図３】
2019028206.tif 000005
【図４】
2019028206.tif 000006
【図５】
2019028206.tif 000007
【図６】
2019028206.tif 000008
【図７】
2019028206.tif 000009
【図８】
2019028206.tif 000010
【図９】
2019028206.tif 000011