(57)【要約】【課題】表示領域を囲む４辺のうちの３辺に沿って配置される額縁領域を狭くし、表示異常を抑制する。【解決手段】第１のゲート配線が表示領域において第１の方向に延び、第２のゲート配線が表示領域において第２の方向に延びる。第２のゲート配線は、第１のゲート配線に電気的に接続され、表示領域内において第２の方向に延びる。第２のゲート配線は、表示領域外において第１のゲート配線に電気的に接続される。第２のゲート配線とソース配線との間に導電層が配置され、第２のゲート配線が表示領域内において第１のゲート配線に電気的に接続されてもよい。導電層には、コモン電位と同じ電位又は接地電位が与えられる。ソース配線に２本以上の第２のゲート配線が重なる配置が採用されてもよい。ゲート信号の電位のオン電位からオフ電位への遷移が２段階以上で行われてもよい。【選択図】図２
2019215463.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板と、
液晶層と、
前記液晶層を挟んで前記アレイ基板に対向する対向基板と、
を備え、
前記アレイ基板は、
絶縁性基板と、
前記絶縁性基板上に配置され、画像が表示される表示領域内において前記絶縁性基板と平行をなす第１の方向に延び、複数のゲート信号をそれぞれ伝送する複数の第１のゲート配線と、
前記絶縁性基板上に配置され、前記表示領域内において前記絶縁性基板と平行をなし前記第１の方向と垂直をなす第２の方向に延び、前記絶縁性基板の厚さ方向から平面視された場合に前記複数の第１のゲート配線と複数の交差を形成し、複数のソース信号をそれぞれ伝送する複数のソース配線と、
前記絶縁性基板上に配置され、前記複数の交差を形成するゲート配線により伝送されるゲート信号にしたがって前記複数の交差を形成するソース配線により伝送されるソース信号をそれぞれスイッチングし、複数の画素電位をそれぞれ生成する複数のスイッチング素子と、
前記絶縁性基板上に配置され、前記表示領域内に配置され、前記複数の画素電位がそれぞれ与えられる複数の透明画素電極と、
前記絶縁性基板上に配置され、前記表示領域内において前記第２の方向に延び、前記絶縁性基板の厚さ方向について前記複数の第１のゲート配線が配置される位置と異なる位置に配置され、前記表示領域外において前記複数の第１のゲート配線にそれぞれ電気的に接続され、前記複数のゲート信号を前記複数の第１のゲート配線に向けてそれぞれ伝送する複数の第２のゲート配線と、
前記複数の画素電位に応じた電界を前記複数の透明画素電極との間にそれぞれ発生させるコモン電極と、
を備える液晶表示パネル。
【請求項２】
前記複数の第２のゲート配線は、前記絶縁性基板の厚さ方向から平面視された場合に前記表示領域内において前記複数のソース配線と重なる
請求項１の液晶表示パネル。
【請求項３】
前記アレイ基板は、前記表示領域外に配置されるダミー画素に備えられる複数のコンタクト部をさらに備え、
前記複数の第２のゲート配線は、前記複数のコンタクト部を介して前記複数の第１のゲート配線にそれぞれ電気的に接続される
請求項１又は２の液晶表示パネル。
【請求項４】
前記対向基板は、ブラックマトリックスを備え、
前記複数の第２のゲート配線は、前記絶縁性基板の厚さ方向から平面視された場合に前記ブラックマトリックスと重なる位置において前記複数の第１のゲート配線にそれぞれ電気的に接続される
請求項１から３までのいずれかの液晶表示パネル。
【請求項５】
前記アレイ基板は、
前記複数の第１のゲート配線と前記透明コモン電極との間に配置される第１の絶縁膜と、
前記複数の第２のゲート配線と前記透明コモン電極との間に配置される第２の絶縁膜と、
前記第１の絶縁膜を貫通する複数の第１のコンタクトホール部と、
前記第２の絶縁膜を貫通する複数の第２のコンタクトホール部と、
をさらに備え、
前記複数の第１のゲート配線は、前記複数の第１のコンタクトホール部を介して前記透明コモン電極にそれぞれ電気的に接続され、
前記複数の第２のゲート配線は、前記複数の第２のコンタクトホール部を介して前記透明コモン電極にそれぞれ電気的に接続される
請求項１から４までのいずれかの液晶表示パネル。
【請求項６】
前記アレイ基板は、
前記複数の第１のゲート配線と前記複数の第２のゲート配線との間に配置される絶縁膜と、
前記絶縁膜を貫通する複数のコンタクトホール部と、
をさらに備え、
前記複数の第２のゲート配線は、前記複数のコンタクトホール部を介して前記複数の第１のゲート配線にそれぞれ電気的に接続される
請求項１から４までのいずれかの液晶表示パネル。
【請求項７】
アレイ基板と、
液晶層と、
前記液晶層を挟んで前記アレイ基板に対向する対向基板と、
を備え、
前記アレイ基板は、
絶縁性基板と、
前記絶縁性基板上に配置され、画像が表示される表示領域内において前記絶縁性基板と平行をなす第１の方向に延び、複数のゲート信号をそれぞれ伝送する複数の第１のゲート配線と、
前記絶縁性基板上に配置され、前記表示領域内において前記絶縁性基板と平行をなし前記第１の方向と垂直をなす第２の方向に延び、前記絶縁性基板の厚さ方向から平面視された場合に前記複数の第１のゲート配線と複数の交差を形成し、複数のソース信号をそれぞれ伝送する複数のソース配線と、
前記絶縁性基板上に配置され、前記複数の交差を形成するゲート配線により伝送されるゲート信号にしたがって前記複数の交差を形成するソース配線により伝送されるソース信号をそれぞれスイッチングし、複数の画素電位をそれぞれ生成する複数のスイッチング素子と、
前記絶縁性基板上に配置され、前記表示領域内に配置され、前記複数の画素電位がそれぞれ与えられる複数の透明画素電極と、
前記絶縁性基板上に配置され、前記表示領域内において前記第２の方向に延び、前記絶縁性基板の厚さ方向について前記複数の第１のゲート配線が配置される位置と異なる位置に配置され、前記表示領域内において前記複数の第１のゲート配線にそれぞれ電気的に接続され、前記複数のゲート信号を前記複数の第１のゲート配線に向けてそれぞれ伝送する複数の第２のゲート配線と、
前記絶縁性基板上に配置され、前記複数の画素電位に応じたフリンジ電界を前記複数の透明画素電極との間にそれぞれ発生させる透明コモン電極と、
前記複数のソース配線と前記複数の第２のゲート配線との間にそれぞれ配置され、前記透明コモン電極に与えられるコモン電位と同じ電位、又は接地電位が与えられる複数の導電層と、
を備える液晶表示パネル。
【請求項８】
前記複数の導電層に、前記接地電位が与えられ、
前記複数の第２のゲート配線は、前記複数の透明画素電極が配置される層と同じ層に配置される
請求項７の液晶表示パネル。
【請求項９】
アレイ基板と、
液晶層と、
前記液晶層を挟んで前記アレイ基板に対向する対向基板と、
を備え、
前記アレイ基板は、
絶縁性基板と、
前記絶縁性基板上に配置され、画像が表示される表示領域内において前記絶縁性基板と平行をなす第１の方向に延び、複数のゲート信号をそれぞれ伝送する複数の第１のゲート配線と、
前記絶縁性基板上に配置され、前記表示領域内において前記絶縁性基板と平行をなし前記第１の方向と垂直をなす第２の方向に延び、前記絶縁性基板の厚さ方向から平面視された場合に前記複数の第１のゲート配線と複数の交差を形成し、複数のソース信号をそれぞれ伝送する複数のソース配線と、
前記絶縁性基板上に配置され、前記複数の交差を形成するゲート配線により伝送されるゲート信号にしたがって前記複数の交差を形成するソース配線により伝送されるソース信号をそれぞれスイッチングし、複数の画素電位をそれぞれ生成する複数のスイッチング素子と、
前記絶縁性基板上に配置され、前記表示領域内に配置され、前記複数の画素電位がそれぞれ与えられる複数の透明画素電極と、
前記絶縁性基板上に配置され、前記表示領域内において前記第２の方向に延び、前記絶縁性基板の厚さ方向について前記複数の第１のゲート配線が配置される位置と異なる位置に配置され、前記複数の第１のゲート配線にそれぞれ電気的に接続され、前記複数のゲート信号を前記複数の第１のゲート配線に向けてそれぞれ伝送し、前記絶縁性基板の厚さ方向から平面視された場合に前記表示領域において前記複数のソース配線の各ソース配線に２本以上の第２のゲート配線が重なる配置を有する複数の第２のゲート配線と、
前記複数の画素電位に応じた電界を前記複数の透明画素電極との間にそれぞれ発生させるコモン電極と、
を備える液晶表示パネル。
【請求項１０】
アレイ基板と、
液晶層と、
前記液晶層を挟んで前記アレイ基板に対向する対向基板と、
を備え、
前記アレイ基板は、
絶縁性基板と、
前記絶縁性基板上に配置され、画像が表示される表示領域内において前記絶縁性基板と平行をなす第１の方向に延び、複数のゲート信号をそれぞれ伝送する複数の第１のゲート配線と、
前記絶縁性基板上に配置され、前記表示領域内において前記絶縁性基板と平行をなし前記第１の方向と垂直をなす第２の方向に延び、前記絶縁性基板の厚さ方向から平面視された場合に前記複数の第１のゲート配線と複数の交差を形成し、複数のソース信号をそれぞれ伝送する複数のソース配線と、
前記絶縁性基板上に配置され、前記複数の交差を形成するゲート配線により伝送されるゲート信号にしたがって前記複数の交差を形成するソース配線により伝送されるソース信号をそれぞれスイッチングし、複数の画素電位をそれぞれ生成する複数のスイッチング素子と、
前記絶縁性基板上に配置され、前記表示領域内に配置され、前記複数の画素電位がそれぞれ与えられる複数の透明画素電極と、
前記絶縁性基板上に配置され、前記表示領域内において前記第２の方向に延び、前記絶縁性基板の厚さ方向について前記複数の第１のゲート配線が配置される位置と異なる位置に配置され、前記複数の第１のゲート配線にそれぞれ電気的に接続され、前記複数のゲート信号を前記複数の第１のゲート配線に向けてそれぞれ伝送する複数の第２のゲート配線と、
前記複数のゲート信号を出力し、前記複数のゲート信号の電位のオン電位からオフ電位への遷移を２段階以上で行うゲート信号源と、
を備える液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネルに関する。
【背景技術】
【０００２】
過去においては、ブラウン管表示装置が広く用いられていたが、現在においては、ブラウン管表示装置に代わる新たな表示装置が広く用いられている。新たな表示装置の多くは、軽量かつ平坦なフラット表示パネルを備え、軽量かつ薄型であるという特徴を有する。
【０００３】
新たな表示装置には、液晶表示装置、エレクトロルミネッセンス表示装置等がある。液晶表示装置は、液晶の物性を利用して画像を表示する。エレクトロルミネッセンス表示装置は、エレクトロルミネッセンスの原理を用いて画像を表示する。新たな表示装置の代表である液晶表示装置は、軽量かつ薄型であるという特徴に加えて、低電圧で駆動することができるという特徴を有する。
【０００４】
液晶表示装置は、アレイ基板、液晶層及び対向基板を備える。アレイ基板及び対向基板は、液晶層を挟んで互いに対向する。アレイ基板は、複数の画素を備える。複数の画素は、マトリクス状に配列され、画像が表示される表示領域を構成する。
【０００５】
液晶表示装置には、薄膜トランジスタ（ＴＦＴ）型液晶表示装置がある。ＴＦＴ型液晶表示装置においては、各画素が、スイッチング素子となるＴＦＴを備え、液晶層を駆動する電圧を他の画素から独立して保持する。このため、ＴＦＴ型液晶表示装置は、大きなクロストークを有さず高い画質で画像を表示することができるという特徴を有する。
【０００６】
ＴＦＴ型液晶表示装置は、多数のゲート配線及び多数のソース配線を備える。ゲート配線は、走査配線とも呼ばれ、ゲート信号をＴＦＴまで伝送する。ソース配線は、信号配線とも呼ばれ、ソース信号をＴＦＴまで伝送する。ゲート信号により、ＴＦＴの状態をオン状態とオフ状態との間で切り替える制御が行われる。ソース信号により、画像データがＴＦＴに供給される。各画素は、通常は、隣接する２本のゲート配線及び隣接する２本のソース配線に囲まれる領域に配置される。
【０００７】
最近では、優れた視野角特性を有し高い光透過率を有するＴＦＴ型液晶表示装置を実現することができるフリンジ電界スイッチング（ＦＦＳ）方式が提案されている。以下、ＦＦＳ方式を例にして説明を行う。
【０００８】
ＦＦＳ方式の液晶表示装置においては、画像が表示される際に、横電界成分及び縦電界成分の両成分を含む斜め電界からなるフリンジ電界が液晶層に印加される。ＦＦＳ方式の液晶表示装置においては、フリンジ電界を液晶層に印加するために、アレイ基板が、画素電極、コモン電極及び絶縁膜を備える。画素電極及びコモン電極は、絶縁膜を挟んで互いに対向し、アレイ基板の厚さ方向に互いに離して配置される。通常は、絶縁膜より下側に配置される下層電極は、板状の形状を有し、絶縁膜より上に配置される上層電極は、複数の隙間部を備える。各隙間部は、スリットを有する。複数の隙間部は、アレイ基板の厚さ方向から平面視された場合に上層電極と重なる。下層電極が、枝状の形状を有する複数の枝形状体を備える場合もある。ＦＦＳ方式の液晶表示装置においては、下層電極からスリットを経由して上層電極に至る電界により、液晶層に含まれる液晶分子の配向方向が制御される。ＦＦＳ方式の液晶表示装置においては、画素電極及びコモン電極が透明導電膜により構成されてそれぞれ透明画素電極及び透明コモン電極とされることにより、高い光透過率を実現することができる。
【０００９】
優れた視野角特性を有し高い光透過率を有するＦＦＳ方式の液晶表示装置は、様々な用途に用いられる。このため、ＦＦＳ方式の液晶表示装置においては、製品デザインが重視され、表示領域の周辺にある額縁領域を狭くする狭額縁化が強く求められる。
【００１０】
一方、ゲート配線及びソース配線は、表示領域内に配置され、表示領域内において互いに直交する。また、アレイ基板は、ゲート信号及びソース信号を出力するドライバ集積回路（ＩＣ）が実装される領域を表示領域の周辺に有し、ドライバＩＣが出力したゲート信号及びソース信号をゲート配線及びソース配線までそれぞれ伝送する引き回し配線が形成される領域を表示領域の周辺に有する。これらのことから、アレイ基板は、表示領域を囲む４辺のうちの少なくとも２辺に沿ってドライバＩＣが実装される領域を有する。したがって、ＦＦＳ方式の液晶表示装置においては、表示領域を囲む４辺のうちの３辺に沿って配置される額縁領域を狭くすることが困難である。
【００１１】
そこで、表示領域内においてソース配線が延びる方向と平行をなす方向に延びゲート信号をゲート配線まで伝送する引き回し配線を表示領域内に配置し、表示領域を囲む４辺のうちの１辺のみに沿ってドライバＩＣが実装される領域を設けることにより、当該１辺以外の３辺に沿って配置される額縁領域を狭くすることが提案されている。特許文献１に記載された技術は、その例である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際公開第２０１４／１５５４５８号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、ゲート信号をゲート配線まで伝送する引き回し配線が表示領域内に配置された場合は、当該引き回し配線がソース配線に沿って配置されソース配線に容量カップリングする。このため、当該引き回し配線により伝送されるゲート信号により、ソース配線により伝送されるソース信号の電位が変動する。例えば、ＴＦＴの状態がオン状態からオフ状態に切り替えられる際には、ゲート信号の電位が高電位から低電位に変動するため、ソース信号の電位もゲート信号の電位が変動するのに連動して変動する。
【００１４】
画素電極が選択されておらず当該画素電極までソース信号が伝送されない非選択時間内においては、ソース信号の電位が変動した場合でも、表示異常は発生しない。しかし、画素電極が選択され当該画素電極までソース信号が伝送される選択時間内においては、ソース信号の電位が変動した場合は、当該画素電極に書き込まれるソース信号の電位が変動し、当該画素電極に与えられる画素電位が変動し、表示異常が発生する。特に、引き回し配線がスルーホール部を介してゲート配線に電気的に接続される場合は、スルーホール部に近接する画素がソース信号の電位の変動の影響を受けやすく、当該画素に点欠陥不良が発生する場合がある。
【００１５】
本発明は、これらの問題点に鑑みてなされた。本発明が解決しようとする課題は、表示領域を囲む４辺のうちの３辺に沿って配置される額縁領域を狭くすることができ、表示異常を抑制することができる液晶表示パネルを提供することである。
【課題を解決するための手段】
【００１６】
本発明の第１から第４までの態様は、液晶表示パネルに関する。
【００１７】
液晶表示パネルは、アレイ基板、液晶層及び対向基板を備える。対向基板は、液晶層を挟んでアレイ基板に対向する。
【００１８】
アレイ基板は、絶縁性基板、複数の第１のゲート配線、複数のソース配線、複数のスイッチング素子、複数の透明画素電極及び複数の第２のゲート配線を備える。複数の第１のゲート配線、複数のソース配線、複数のスイッチング素子、複数の透明画素電極及び複数の第２のゲート配線は、絶縁性基板上に配置される。
【００１９】
複数の第１のゲート配線は、画像が表示される表示領域内において絶縁性基板と平行をなす第１の方向に延び、複数のゲート信号をそれぞれ伝送する。
【００２０】
複数のソース配線は、表示領域内において絶縁性基板と平行をなし第１の方向と垂直をなす第２の方向に延び、絶縁性基板の厚さ方向から平面視された場合に複数の第１のゲート配線と複数の交差を形成し、複数のソース信号をそれぞれ伝送する。
【００２１】
複数のスイッチング素子は、複数の交差を形成するゲート配線により伝送されるゲート信号にしたがって複数の交差を形成するソース配線により伝送されるソース信号をそれぞれスイッチングし、複数の画素電位をそれぞれ生成する。
【００２２】
複数の透明画素電極は、表示領域内に配置される。複数の透明画素電極には、複数の画素電位がそれぞれ与えられる。
【００２３】
複数の第２のゲート配線は、表示領域内において第２の方向に延び、絶縁性基板の厚さ方向について複数の第１のゲート配線が配置される位置と異なる位置に配置され、複数の第１のゲート配線にそれぞれ電気的に接続され、複数のゲート信号を複数の第１のゲート配線に向けてそれぞれ伝送する。
【００２４】
本発明の第１の態様においては、アレイ基板がコモン電極をさらに備える。コモン電極は、複数の画素電位に応じた電界を複数の透明画素電極との間にそれぞれ発生させる。また、複数の第２のゲート配線が、表示領域外において複数の第１のゲート配線にそれぞれ電気的に接続される。
【００２５】
本発明の第２の態様においては、複数の第２のゲート配線が、表示領域内において複数の第１のゲート配線にそれぞれ電気的に接続される。また、アレイ基板が、透明コモン電極及び複数の導電層をさらに備える。透明コモン電極は、絶縁性基板上に配置され、複数の画素電位に応じたフリンジ電界を複数の透明画素電極との間にそれぞれ発生させる。複数の導電層は、複数のソース配線と複数の第２のゲート配線との間にそれぞれ配置される。複数の導電層には、透明コモン電極に与えられるコモン電位と同じ電位、又は接地電位が与えられる複数の導電層をさらに備える。
【００２６】
本発明の第３の態様においては、アレイ基板がコモン電極をさらに備える。コモン電極は、複数の画素電位に応じた電界を複数の透明画素電極との間にそれぞれ発生させる。また、複数の第２のゲート配線が、絶縁性基板の厚さ方向から平面視された場合に表示領域において複数のソース配線の各ソース配線に２本以上の第２のゲート配線が重なる配置を有する。
【００２７】
本発明の第４の態様においては、液晶表示パネルが、ゲート信号源をさらに備える。ゲート信号源は、複数のゲート信号を出力し、複数のゲート信号の電位のオン電位からオフ電位への遷移を２段階以上で行う。
【発明の効果】
【００２８】
本発明の第１の態様においては、複数のゲート信号及び複数のソース信号を表示領域からみて第２の方向の一方の側から供給することができる。また、表示領域から見て第１の方向の一方の側、第１の方向の他方の側及び第２の方向の他方の側に複数の第２のゲート配線が配置されることを回避することができる。このため、表示領域を囲む４辺のうちの３辺に沿って配置される額縁領域を狭くすることができる。
【００２９】
また、本発明の第１の態様においては、ゲート信号のソース信号への影響を顕著にする第２ゲート配線の第１のゲート配線への電気的な接続が表示領域外において行われる。このため、表示異常を抑制することができる。
【００３０】
本発明の第２の態様においては、本発明の第１の態様と同様に、表示領域を囲む４辺のうちの３辺に沿って配置される額縁領域を狭くすることができる。
【００３１】
また、本発明の第２の態様においては、ソース配線と第２のゲート配線との間に形成される浮遊容量が小さくなり、ゲート信号のソース信号への影響を抑制することができる。このため、表示異常を抑制することができる。
【００３２】
本発明の第３の態様においては、本発明の第１の態様と同様に、表示領域を囲む４辺のうちの３辺に沿って配置される額縁領域を狭くすることができる。
【００３３】
また、本発明の第３の態様においては、２本以上の第２のゲート配線が１本のソース配線に容量カップリングし、１本の第２のゲート配線と１本のソース配線との間に形成される浮遊容量が小さくなり、ゲート信号のソース信号への影響を抑制することができる。このため、表示異常を抑制することができる。
【００３４】
本発明の第４の態様においては、本発明の第１の態様と同様に、表示領域を囲む４辺のうちの３辺に沿って配置される額縁領域を狭くすることができる。
【００３５】
本発明の第４の態様においては、ゲート信号のオン電位からオフ電位への遷移が緩やかに行われ、ゲート信号のソース信号への影響を抑制することができる。このため、表示異常を抑制することができる。
【００３６】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００３７】
【図１】実施の形態１、２、３、４及び５の液晶表示パネルを備える液晶表示装置を模式的に図示する断面図である。
【図２】実施の形態１、２、４及び５の液晶表示パネルを模式的に図示する平面図である。
【図３】実施の形態１及び５の液晶表示パネルに備えられるアレイ基板上のパターンを模式的に図示する拡大平面図である。
【図４】実施の形態１、２、３、４及び５の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図である。
【図５】実施の形態１、３、４及び５の液晶表示パネルに備えられるアレイ基板及び対向基板を模式的に図示する拡大断面図である。
【図６】実施の形態２の液晶表示パネルに備えられるアレイ基板上のパターンを模式的に図示する拡大平面図である。
【図７】実施の形態２の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図である。
【図８】実施の形態３の液晶表示パネルを模式的に図示する平面図である。
【図９】実施の形態３の液晶表示パネルに備えられるアレイ基板上のパターンを模式的に図示する拡大平面図である。
【図１０】実施の形態３の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図である。
【図１１】実施の形態４の液晶表示パネルに備えられる複数の第１のゲート配線、複数のソース配線、複数の第２のゲート配線及び複数のコンタクト部の配置を模式的に図示する平面図である。
【図１２】実施の形態４の液晶表示パネルに備えられる複数の第１のゲート配線、複数のソース配線、複数の第２のゲート配線及び複数のコンタクト部の間の電気的接続を簡略化して図示する簡易回路図である。
【図１３】実施の形態４の変形例の液晶表示パネルに備えられる複数の第１のゲート配線、複数のソース配線、複数の第２のゲート配線及び複数のコンタクト部の間の電気的接続を簡略化して図示する簡易回路図である。
【図１４】実施の形態５の液晶表示パネルにおけるゲート信号及びソース信号の波形を図示する簡易波形図である。
【図１５】参考例の液晶表示パネルにおけるゲート信号及びソース信号の波形を図示する簡易波形図である。
【図１６】参考例の液晶表示パネルを模式的に図示する平面図である。
【発明を実施するための形態】
【００３８】
１  実施の形態１
１．１  液晶表示装置の断面構造
図１は、実施の形態１の液晶表示パネルを備える液晶表示装置を模式的に図示する断面図である。
【００３９】
図１に図示される液晶表示装置１０００は、液晶表示パネル１０２０及びバックライト１０２２を備える。液晶表示装置１０００がこれらの要素以外の要素を備えてもよい。
【００４０】
液晶表示装置１０００は、透過型の液晶表示装置である。反射型又は半透過型の液晶表示装置において下述する技術が採用されてもよい。
【００４１】
バックライト１０２２は、光を発し、発した光を液晶表示パネル１０２０の背面側の主面１０４０に入射させる。
【００４２】
液晶表示パネル１０２０は、液晶表示パネル１０２０の背面側の主面１０４０に入射した光を透過させ、透過させた光を液晶表示パネル１０２０の表示面側の主面１０４２から出射させる。液晶表示パネル１０２０は、光を透過させる際に、液晶表示パネル１０２０に入力された電気信号により各画素に与えられる画素電位を制御し、各画素に与えられる画素電位により各画素の光透過率を制御する。
【００４３】
これらにより、液晶表示パネル１０２０に入力された電気信号に応じた画像が液晶表示パネル１０２０の表示面側の主面１０４２に表示される。
【００４４】
１．２  液晶表示パネルの断面構造
図１に示される液晶表示パネル１０２０は、フリンジ電界スイッチング（ＦＦＳ）方式の液晶表示パネルである。
【００４５】
液晶表示パネル１０２０は、図１に図示されるように、第１の偏光板１０６０、液晶セル１０６２及び第２の偏光板１０６４を備える。液晶表示パネル１０２０がこれらの要素以外の要素を備えてもよい。
【００４６】
第１の偏光板１０６０は、液晶表示パネル１０２０の背面側の主面１０４０に入射した光に含まれる第１の偏光方向を有する光を選択的に透過させ、透過させた光を液晶セル１０６２の背面側の主面１０８０に入射させる。
【００４７】
液晶セル１０６２は、液晶セル１０６２の背面側の主面１０８０に入射した光を透過させ、透過させた光を液晶セル１０６２の表示面側の主面１０８２から出射させる。液晶セル１０６２は、光を透過させる際に、各画素に与えられる画素電位により各画素における偏光方向の変化量を制御する。
【００４８】
第２の偏光板１０６４は、液晶セル１０６２の表示面側の主面１０８２から出射した光に含まれる第２の偏光方向を有する光を選択的に透過させ、透過させた光を液晶表示パネル１０２０の表示面側の主面１０４２から出射させる。
【００４９】
これらにより、各画素に与えられる画素電位により各画素の光透過率が制御される。
【００５０】
１．３  液晶セルの断面構造
液晶セル１０６２は、図１に図示されるように、アレイ基板１１００、液晶層１１０２及び対向基板１１０４を備える。液晶セル１０６２がこれらの要素以外の要素を備えてもよい。
【００５１】
対向基板１１０４は、液晶層１１０２を挟んでアレイ基板１１００に対向する。液晶層１１０２は、アレイ基板１１００と対向基板１１０４との間に封止される。対向基板１１０４にはカラーフィルタが形成されていてもよい。
【００５２】
液晶セル１０６２は、各画素に与えられる画素電位により各画素において液晶層１１０２に印加される電界を制御し、印加される電界により各画素において液晶層１１０２に含まれる液晶分子の配向方向を制御し、液晶分子の配向方向により各画素における偏光方向の変化量を制御する。これらにより、各画素に与えられる画素電位により各画素における偏光方向の変化量が制御される。
【００５３】
１．４  アレイ基板の平面構造
図２は、実施の形態１の液晶表示パネルを模式的に図示する平面図である。
【００５４】
液晶表示パネル１０２０は、図２に図示されるように、上述したアレイ基板１１００を備え、回路基板１１２０及びフレキシブル回路基板１１２２をさらに備える。
【００５５】
液晶表示パネル１０２０は、異形状の平面形状を有する。液晶表示パネル１０２０が矩形状の平面形状を有してもよい。
【００５６】
液晶表示パネル１０２０は、画像が表示される表示領域１１４０を有する。また、液晶表示パネル１０２０は、表示領域１１４０を囲む４辺のうちの３辺に沿って配置される額縁領域１１４２を有する。
【００５７】
アレイ基板１１００は、薄膜トランジスタ（ＴＦＴ）アレイ基板である。アレイ基板１１００は、絶縁性基板１１６０、複数の第１のゲート配線１１６２、複数のソース配線１１６４、複数の第２のゲート配線１１６６、複数のコンタクト部１１６８、ゲートドライバ集積回路（ＩＣ）１１７０及びソースドライバＩＣ１１７２を備える。
【００５８】
第１の方向Ｄ１は、絶縁性基板１１６０と平行をなす方向であり、水平方向となっている。第２の方向Ｄ２は、絶縁性基板１１６０と平行をなす方向であり、垂直方向となっている。したがって、第２の方向Ｄ２は、第１の方向Ｄ１と垂直をなす。
【００５９】
複数の第１のゲート配線１１６２、複数のソース配線１１６４、複数の第２のゲート配線１１６６、複数のコンタクト部１１６８、ゲートドライバＩＣ１１７０及びソースドライバＩＣ１１７２は、絶縁性基板１１６０上に配置される。
【００６０】
複数の第１のゲート配線１１６２の主要部は、表示領域１１４０内に配置される。複数の第１のゲート配線１１６２は、表示領域１１４０内において第１の方向Ｄ１に延び、第２の方向Ｄ２に配列される。
【００６１】
複数のソース配線１１６４の主要部は、表示領域１１４０内に配置される。複数のソース配線１１６４は、表示領域１１４０内において第２の方向Ｄ２に延び、第１の方向Ｄ１に配列される。このため、複数のソース配線１１６４は、絶縁性基板１１６０の厚さ方向から平面視された場合に複数の第１のゲート配線１１６２と複数の交差１２００を形成する。
【００６２】
複数の第２のゲート配線１１６６の主要部は、表示領域１１４０内に配置される。複数の第２のゲート配線１１６６は、表示領域１１４０内において第２の方向Ｄ２に延び、第１の方向Ｄ１に配列される。複数の第２のゲート配線１１６６は、複数のコンタクト部１１６８を介して複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。複数のコンタクト部１１６８は、表示領域１１４０外に配置される。このため、複数の第２のゲート配線１１６６は、表示領域１１４０外において複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。
【００６３】
ゲートドライバＩＣ１１７０は、複数のゲート信号を出力するゲート信号源である。複数の第２のゲート配線１１６６は、出力された複数のゲート信号を複数の第１のゲート配線１１６２に向けてそれぞれ伝送する。複数の第１のゲート配線１１６２は、伝送されてきた複数のゲート信号をそれぞれ伝送する。
【００６４】
ソースドライバＩＣ１１７２は、複数のソース信号を出力するソース信号源である。複数のソース配線１１６４は、出力された複数のソース信号をそれぞれ伝送する。
【００６５】
回路基板１１２０は、フレキシブル回路基板１１２２を介してアレイ基板１１００に電気的に接続される。
【００６６】
実施の形態１においては、複数のゲート信号及び複数のソース信号を表示領域１１４０からみて第２の方向Ｄ２の一方の側から供給することができる。このため、ゲートドライバＩＣ１１７０及びソースドライバＩＣ１１７２を表示領域１１４０からみて第２の方向Ｄ２の一方の側に集中して配置することができる。また、表示領域１１４０から見て第１の方向Ｄ１の一方の側、第１の方向Ｄ１の他方の側及び第２の方向Ｄ２の他方の側に複数の第２のゲート配線１１６６が配置されることを回避することができる。これらにより、表示領域１１４０を囲む４辺のうちの３辺に沿って配置される額縁領域１１４２を狭くすることができる。
【００６７】
また、実施の形態１においては、液晶表示パネル１０２０の解像度が高くなり複数の第１のゲート配線１１６２の数及び複数の第２のゲート配線１１６６の数が増加した場合にも、額縁領域１１４２を狭くすることができる。
【００６８】
また、実施の形態１においては、第２のゲート配線１１６６とソース配線１１６４との間に形成される寄生容量に起因するゲート信号のソース信号への影響を顕著にする第２のゲート配線１１６６の第１のゲート配線１１６２への電気的な接続が表示領域１１４０外において行われる。このため、表示異常を抑制することができ、点欠陥不良を抑制することができる。
【００６９】
また、実施の形態１においては、表示領域１１４０を囲む４辺のうちの３辺の形状の自由度が向上する。このため、異形の平面形状を有し高いデザイン性を有する液晶表示パネル１０２０を容易に設計することができる。
【００７０】
１．５  アレイ基板上のパターン
図３は、実施の形態１の液晶表示パネルに備えられるアレイ基板上のパターンを模式的に図示する拡大平面図である。図３は、図２に図示される領域Ｒ１に配置されるパターンを拡大して図示する。
【００７１】
アレイ基板１１００は、図３に図示されるように、上述した複数の第１のゲート配線１１６２、複数のソース配線１１６４及び複数の第２のゲート配線１１６６を備え、透明コモン電極１２２０及び複数の補助容量（ＣＳ）配線１２２２をさらに備える。
【００７２】
複数の第２のゲート配線１１６６は、絶縁性基板１１６０の厚さ方向から平面視された場合に、表示領域１１４０内において複数のソース配線１１６４に沿って延び、表示領域１１４０内において複数のソース配線１１６４に重なる。
【００７３】
透明コモン電極１２２０は、絶縁性基板１１６０上に配置され、表示領域１１４０内に配置される。
【００７４】
アレイ基板１１００は、複数の画素１２４０を備える。複数の画素１２４０は、画像の表示に寄与し、表示領域１１４０内に配置され、マトリクス状に配列される。複数の画素１２４０の各画素は、透明画素電極１２６０を備え、透明コモン電極１２２０が有するスリット群１２８０を有する。このため、アレイ基板１１００は、複数の画素１２４０がそれぞれ備える複数の透明画素電極１２６０を備え、複数の画素１２４０がそれぞれ有する複数のスリット群１２８０を有する。複数の画素１２４０の各画素に備えられる透明画素電極１２６０は、絶縁性基板１１６０上に配置され、表示領域１１４０内に配置される。スリット群１２８０は、３個のスリットからなる。３個のスリットからなるスリット群１２８０が２個以下又は４個以上のスリットからなるスリット群に置き換えられてもよい。
【００７５】
アレイ基板１１００は、複数のダミー画素１３００をさらに備える。複数のダミー画素１３００は、画像の表示に寄与せず、表示領域１１４０外に配置される。複数のダミー画素１３００の各ダミー画素は、複数の画素１２４０の各画素と同様に、透明画素電極１２６０を備え、透明コモン電極１２２０が有するスリット群１２８０を有する。複数のダミー画素１３００の各ダミー画素に備えられる透明画素電極１２６０は、絶縁性基板１１６０上に配置され、表示領域１１４０外に配置される。
【００７６】
複数のコンタクト部１１６８は、複数のダミー画素１３００に備えられる。このため、複数の第２のゲート配線１１６６は、複数のダミー画素１３００において複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。
【００７７】
実施の形態１においては、光を透過させずスリット群１２８０と重ならない複数のソース配線１１６４に複数の第２のゲート配線１１６６が重ねられる。このため、複数の第２のゲート配線１１６６が表示領域１１４０内に配置されていても、スリット群１２８０を構成するスリットの数を減らす必要がなく、複数の第２のゲート配線１１６６が光透過率の低下の原因となることが抑制され、複数の第２のゲート配線１１６６が表示性能の低下の原因となることが抑制される。
【００７８】
１．６  アレイ基板の断面構造
図４は、実施の形態１の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図である。図４は、図３の切断線Ａ−Ａの位置における断面を図示する。
【００７９】
アレイ基板１１００は、図４に図示されるように、上述した絶縁性基板１１６０、第１のゲート配線１１６２、ソース配線１１６４、第２のゲート配線１１６６、透明画素電極１２６０及び透明コモン電極１２２０を備え、ゲート絶縁膜１３２０、チャネル層１３２２、ソース電極１３２４、ドレイン電極１３２６、第１の層間絶縁膜１３２８及び第２の層間絶縁膜１３３０をさらに備える。第１のゲート配線１１６２は、対向部１３６０を備える。チャネル層１３２２、対向部１３６０、ソース電極１３２４及びドレイン電極１３２６は、ＴＦＴ１３８０を構成する。アレイ基板１１００がこれらの要素以外の要素を備えてもよい。ＴＦＴ１３８０からなるスイッチング素子が他の種類のスイッチング素子に置き換えられてもよい。
【００８０】
絶縁性基板１１６０は、絶縁性及び光透過性を有し、ガラス基板、石英基板等からなる。
【００８１】
第１のゲート配線１１６２、ゲート絶縁膜１３２０、チャネル層１３２２、ソース配線１１６４、ソース電極１３２４、ドレイン電極１３２６、透明画素電極１２６０、第１の層間絶縁膜１３２８、第２のゲート配線１１６６、第２の層間絶縁膜１３３０及び透明コモン電極１２２０は、絶縁性基板１１６０上に配置される。したがって、チャネル層１３２２、対向部１３６０、ソース電極１３２４及びドレイン電極１３２６からなるＴＦＴ１３８０も、絶縁性基板１１６０上に配置される。
【００８２】
第１のゲート配線１１６２は、絶縁性基板１１６０上に配置される。
【００８３】
ゲート絶縁膜１３２０は、第１のゲート配線１１６２に重ねて絶縁性基板１１６０上に配置される。ゲート絶縁膜１３２０により、第１のゲート配線１１６２が、ゲート絶縁膜１３２０上に配置されるチャネル層１３２２、ソース電極１３２４及びドレイン電極１３２６から絶縁性基板１１６０の厚さ方向に隔てられ、チャネル層１３２２、ソース電極１３２４及びドレイン電極１３２６から電気的に絶縁される。
【００８４】
チャネル層１３２２は、ゲート絶縁膜１３２０上に配置される。チャネル層１３２２は、ゲート絶縁膜１３２０を挟んで対向部１３６０上に配置され、ゲート絶縁膜１３２０を挟んで対向部１３６０に対向する。これにより、対向部１３６０は、ＴＦＴ１３８０のゲート電極として機能する。対向部１３６０には、第１のゲート配線１１６２により伝送されるゲート信号が供給される。
【００８５】
ソース配線１１６４は、ゲート絶縁膜１３２０上に配置される。
【００８６】
ソース電極１３２４は、ソース配線１１６４から分岐し、ゲート絶縁膜１３２０上及びチャネル層１３２２上に跨って配置される。ソース電極１３２４には、ソース配線１１６４により伝送されるソース信号が供給される。
【００８７】
ドレイン電極１３２６は、ゲート絶縁膜１３２０上及びチャネル層１３２２上に跨って配置される。
【００８８】
ＴＦＴ１３８０は、対向部１３６０に供給されたゲート信号にしたがってソース電極１３２４に供給されたソース信号をスイッチングし、画素電位を生成し、生成した画素電位をドレイン電極１３２６に供給する。また、ＴＦＴ１３８０は、複数の交差１２００の各交差に沿って配置される。したがって、アレイ基板１１００は、複数の交差１２００に沿ってそれぞれ配置される複数のＴＦＴ１３８０を備える。複数のＴＦＴ１３８０は、複数の交差１２００を形成する第１のゲート配線１１６２により伝送されるゲート信号にしたがって複数の交差１２００を形成するソース配線１１６４により伝送されるソース信号をそれぞれスイッチングし、複数の画素電位をそれぞれ生成する。
【００８９】
透明画素電極１２６０は、ゲート絶縁膜１３２０上に配置される。透明画素電極１２６０は、ドレイン電極１３２６に接触する。これにより、透明画素電極１２６０は、ドレイン電極１３２６に電気的に接続され、ＴＦＴ１３８０に電気的に接続される。また、複数の透明画素電極１２６０には、生成された複数の画素電位がそれぞれ与えられる。複数の透明画素電極１２６０は、マトリクス状に配列される。
【００９０】
第１の層間絶縁膜１３２８は、ソース配線１１６４、チャネル層１３２２、ソース電極１３２４、ドレイン電極１３２６及び透明画素電極１２６０に重ねてゲート絶縁膜１３２０上に配置される。第１の層間絶縁膜１３２８により、ソース配線１１６４が、第１の層間絶縁膜１３２８上に配置される第２のゲート配線１１６６から絶縁性基板１１６０の厚さ方向に隔てられ、第２のゲート配線１１６６から電気的に絶縁される。
【００９１】
第２のゲート配線１１６６は、第１の層間絶縁膜１３２８上に配置される。第２のゲート配線１１６６は、ソース配線１１６４と透明コモン電極１２２０との間に配置される。
【００９２】
第２の層間絶縁膜１３３０は、第２のゲート配線１１６６に重ねて第１の層間絶縁膜１３２８上に配置される。第２の層間絶縁膜１３３０により、第２のゲート配線１１６６が、第２の層間絶縁膜１３３０上に配置される透明コモン電極１２２０から絶縁性基板１１６０の厚さ方向に隔てられ、透明コモン電極１２２０から電気的に絶縁される。また、第１の層間絶縁膜１３２８及び第２の層間絶縁膜１３３０からなる絶縁膜１４００により、透明画素電極１２６０が、絶縁膜１４００上に配置される透明コモン電極１２２０から絶縁性基板１１６０の厚さ方向に隔てられ、透明コモン電極１２２０から電気的に絶縁される。
【００９３】
透明コモン電極１２２０は、第２の層間絶縁膜１３３０上に配置される。透明コモン電極１２２０には、コモン電位が与えられる。透明コモン電極１２２０は、対向部１４２０を備える。対向部１４２０は、スリット群１２８０を有し、絶縁膜１４００を挟んで透明画素電極１２６０に対向する。これにより、透明コモン電極１２２０は、複数の画素電位に応じたフリンジ電界を複数の透明画素電極１２６０との間にそれぞれ発生させる。発生したフリンジ電界は、スリット群１２８０を通る。また、透明画素電極１２６０と透明コモン電極１２２０との間には、画素電位を安定させるストレージ容量が形成される。
【００９４】
１．７  コンタクト部の断面構造
図５は、実施の形態１の液晶表示パネルに備えられるアレイ基板及び対向基板を模式的に図示する拡大断面図である。図５は、図３の切断線Ｂ−Ｂの位置における断面を図示する。
【００９５】
アレイ基板１１００においては、図５に図示されるように、ゲート絶縁膜１３２０、第１の層間絶縁膜１３２８及び第２の層間絶縁膜１３３０からなる第１の絶縁膜１４６０が、複数の第１のゲート配線１１６２と透明コモン電極１２２０との間に配置される。また、第２の層間絶縁膜１３３０からなる第２の絶縁膜１４６２が、複数の第２のゲート配線１１６６と透明コモン電極１２２０との間に配置される。
【００９６】
複数の第２のゲート配線１１６６は、ゲート絶縁膜１３２０及び第１の層間絶縁膜１３２８からなる絶縁膜１４８０により複数の第１のゲート配線１１６２から絶縁性基板１１６０の厚さ方向に隔てられている。このため、複数の第２のゲート配線１１６６は、複数の第１のゲート配線１１６２が配置される層と異なる層に配置され、絶縁性基板１１６０の厚さ方向について複数の第１のゲート配線１１６２が配置される位置と異なる位置に配置される。
【００９７】
アレイ基板１１００は、複数の第１のコンタクトホール部１５００及び複数の第２のコンタクトホール部１５０２をさらに備える。
【００９８】
複数の第１のコンタクトホール部１５００は、第１の絶縁膜１４６０を貫通する。複数の第１のコンタクトホール部１５００の上端は、透明コモン電極１２２０に接触する。複数の第１のコンタクトホール部１５００の下端は、複数の第１のゲート配線１１６２にそれぞれ接触する。これにより、複数の第１のゲート配線１１６２は、複数の第１のコンタクトホール部１５００を介して透明コモン電極１２２０にそれぞれ電気的に接続される。
【００９９】
複数の第２のコンタクトホール部１５０２は、第２の絶縁膜１４６２を貫通する。複数の第２のコンタクトホール部１５０２の上端は、透明コモン電極１２２０に接触する。複数の第２のコンタクトホール部１５０２の下端は、複数の第２のゲート配線１１６６にそれぞれ接触する。これにより、複数の第２のゲート配線１１６６は、複数の第２のコンタクトホール部１５０２を介して透明コモン電極１２２０にそれぞれ電気的に接続される。
【０１００】
これらにより、複数の第２のゲート配線１１６６は、複数の第２のコンタクトホール部１５０２、透明コモン電極１２２０及び複数の第１のコンタクトホール部１５００を介して複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。
【０１０１】
複数の第１のコンタクトホール部１５００及び複数の第２のコンタクトホール部１５０２は、表示領域１１４０外に配置される複数のダミー画素１３００に備えられる。このため、点欠陥不良が発生しやすい画素は、表示領域１１４０外に配置されるダミー画素１３００となる。これにより、表示領域１１４０内に点欠陥不良が発生することを抑制することができ、高い表示品位を有する液晶表示パネル１０２０を提供することができる。
【０１０２】
対向基板１１０４は、ブラックマトリックス１５２０を備える。
【０１０３】
複数の第１のコンタクトホール部１５００及び複数の第２のコンタクトホール部１５０２は、絶縁性基板１１６０の厚さ方向から平面視された場合にブラックマトリックス１５２０に重なる。このため、複数の第２のゲート配線１１６６は、絶縁性基板１１６０の厚さ方向から平面視された場合にブラックマトリックス１５２０と重なる位置において複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。このため、点欠陥不良が発生しやすい画素は、ブラックマトリックス１５２０に遮蔽され、視認されない。これにより、点欠陥不良が視認されることを抑制することができ、高い表示品位を有する液晶表示パネル１０２０を提供することができる。
【０１０４】
１．８  アレイ基板の製造方法
以下では、アレイ基板１１００の製造方法が説明される。以下で説明される製造方法とは異なる製造方法によりアレイ基板１１００が製造されてもよい。
【０１０５】
まず、絶縁性基板１１６０上に、第１のメタル膜が形成される。第１のメタル膜は、直流（ＤＣ）マグネトロンを用いたスパッタリング法により形成される。第１のメタル膜は、Ｍｏ、Ｃｒ、Ｗ、Ａｌ又はＴａからなる金属膜であってもよいし、Ｍｏ、Ｃｒ、Ｗ、Ａｌ又はＴａを主成分とする合金からなる合金膜であってもよい。また、形成された第１のメタル膜に対してパターニングが行われ、第１のゲート配線１１６２が形成される。
【０１０６】
第１のゲート配線１１６２が形成された後に、ゲート絶縁膜１３２０が形成される。ゲート絶縁膜１３２０は、プラズマ化学気相成長（ＣＶＤ）法により形成される。ゲート絶縁膜１３２０は、一般的にはシリコン窒化膜であるが、シリコン酸化膜、シリコン酸化窒化膜等であってもよい。
【０１０７】
ゲート絶縁膜１３２０が形成された後に、アモルファスシリコン（ａ−Ｓｉ）膜が形成される。ａ−Ｓｉ膜は、プラズマＣＶＤ法により形成される。ａ−Ｓｉ膜は、一般的には、真性半導体層、及びリン等を含む不純物半導体層を備える積層膜である。真性半導体層は、チャネル層１３２２を構成する。不純物半導体層は、ソース電極１３２４及びドレイン電極１３２６とのオーミックコンタクトを確保するために設けられる。また、形成されたａ−Ｓｉ膜に対してパターニングが行われ、島状に配置されたチャネル層１３２２が形成される。チャネル層１３２２は、ａ−Ｓｉ等の代わりにＩｎ−Ｇａ−Ｚｎ−Ｏ等の酸化物半導体であってもよい。
【０１０８】
チャネル層１３２２が形成された後に、第２のメタル膜が形成される。第２のメタル膜は、ＤＣマグネトロンを用いたスパッタリング法により形成される。第２のメタル膜は、Ｍｏ、Ｃｒ、Ｗ、Ａｌ又はＴａからなる金属膜であってもよいし、Ｍｏ、Ｃｒ、Ｗ、Ａｌ又はＴａを主成分とする合金からなる合金膜であってもよい。また、形成された第２のメタル膜に対してパターニングが行われ、ソース配線１１６４、ソース電極１３２４及びドレイン電極１３２６が形成される。ソース配線１１６４、ソース電極１３２４及びドレイン電極１３２６をマスクとして上述した不純物半導体層がエッチングされてもよい。これにより、マスク工数を削減することができる。
【０１０９】
ソース配線１１６４、ソース電極１３２４及びドレイン電極１３２６が形成された後に、第１の透明性導電膜が形成される。第１の透明性導電膜は、ＤＣマグネトロンを用いたスパッタリング法により形成される。第１の透明性導電膜は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛スズ（ＩＺＯ）等からなる。また、第１の透明性導電膜に対してパターニングが行われ、透明画素電極１２６０が形成される。
【０１１０】
透明画素電極１２６０が形成された後に、第１の層間絶縁膜１３２８が形成される。第１の層間絶縁膜１３２８は、プラズマＣＶＤ法により形成される。第１の層間絶縁膜１３２８は、シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜等である。第１の層間絶縁膜１３２８が、アクリル系又はイミド系の樹脂からなる有機樹脂膜であってもよい。有機樹脂膜は、流動体を塗布して塗布膜を形成し、形成された塗布膜を硬化させることにより形成される。第１の層間絶縁膜１３２８が有機樹脂膜である場合は、第１の層間絶縁膜１３２８を容易に厚膜化することができ、第１の層間絶縁膜１３２８の絶縁性を容易に確保することができる。第１の層間絶縁膜１３２８が、シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜等の無機膜、及び有機樹脂膜を備える積層膜であってもよい。
【０１１１】
第１の層間絶縁膜１３２８が形成された後に、第３のメタル膜が形成される。第３のメタル膜は、ＤＣマグネトロンを用いたスパッタリング法により形成される。第３のメタル膜は、Ｍｏ、Ｃｒ、Ｗ、Ａｌ又はＴａからなる金属膜であってもよいし、Ｍｏ、Ｃｒ、Ｗ、Ａｌ又はＴａを主成分とする合金からなる合金膜であってもよい。また、形成された第３のメタル膜に対してパターニングが行われ、第２のゲート配線１１６６が形成される。
【０１１２】
第２のゲート配線１１６６が形成された後に、第２の層間絶縁膜１３３０が形成される。第２の層間絶縁膜１３３０は、プラズマＣＶＤ法により形成される。第２の層間絶縁膜１３３０は、シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜等である。第２の層間絶縁膜１３３０が、アクリル系又はイミド系の樹脂からなる有機樹脂膜であってもよい。有機樹脂膜は、流動体を塗布して塗布膜を形成し、形成された塗布膜を硬化させることにより形成される。第２の層間絶縁膜１３３０が有機樹脂膜である場合は、第２の層間絶縁膜１３３０を容易に厚膜化することができ、第２の層間絶縁膜１３３０の絶縁性を容易に確保することができる。第２の層間絶縁膜１３３０が、シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜等の無機膜、及び有機樹脂膜を備える積層膜であってもよい。
【０１１３】
第２の層間絶縁膜１３３０が形成された後に、第２の層間絶縁膜１３３０の上面から第１のゲート配線１１６２に至る第１のコンタクトホールが形成され、第２の層間絶縁膜１３３０の上面から第２のゲート配線１１６６に至る第２のコンタクトホールが形成される。
【０１１４】
第１のコンタクトホール及び第２のコンタクトホールが形成された後に、第２の透明性導電膜が形成される。第２の透明性導電膜は、ＤＣマグネトロンを用いたスパッタリング法により形成される。第２の透明性導電膜は、ＩＴＯ、ＩＺＯ等からなる。また、第２の透明性導電膜に対してパターニングが行われ、透明コモン電極１２２０が形成される。第２の透明性導電膜が形成される際には、第１のコンタクトホール及び第２のコンタクトホールの内面に透明性導電膜が付着し、第１のコンタクトホール部１５００及び第２のコンタクトホール部１５０２が形成される。第２の透明性導電膜に対してパターニングが行われる際には、透明画素電極１２６０上にスリット群１２８０が形成される。
【０１１５】
１．９  参考例との対比
図１６は、参考例の液晶表示パネルを模式的に図示する平面図である。
【０１１６】
図１６に図示される液晶表示パネル９０２０においては、複数の第２のゲート配線９１６６の主要部が、表示領域９１４０外に配置され、表示領域９１４０から見て第１の方向Ｄ１の一方の側に配置される。この場合は、図１６に図示されるように、表示領域９１４０を囲む４辺のうちの第１の方向Ｄ１の一方の側にある辺に沿って配置される額縁領域９１４２を狭くすることができない。図１６を図２と対比すれば、実施の形態１において表示領域１１４０を囲む４辺のうちの３辺に沿って配置される額縁領域１１４２を狭くすることができる理由を理解することができる。
【０１１７】
２  実施の形態２
実施の形態２は、実施の形態１と主に下記の点で相違する：実施の形態１においては、複数の第２のゲート配線１１６６が、複数の第２のコンタクトホール部１５０２、透明コモン電極１２２０及び複数の第１のコンタクトホール部１５００を介して複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。これに対して、実施の形態２においては、複数の第２のゲート配線１１６６が、下述する複数のコンタクトホール部のみを介して複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。
【０１１８】
以下では、上記の相違に関連する実施の形態２の液晶表示パネルの構成が説明される。説明されない構成については、実施の形態１の液晶表示パネル１０２０において採用された構成がそのまま又は変形されてから実施の形態２の液晶表示パネルにおいても採用される。
【０１１９】
図１は、実施の形態２の液晶表示パネルを備える液晶表示装置を模式的に図示する断面図でもある。図２は、実施の形態２の液晶表示パネルを模式的に図示する平面図でもある。図４は、実施の形態２の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図でもある。
【０１２０】
図６は、実施の形態２の液晶表示パネルに備えられるアレイ基板上のパターンを模式的に図示する拡大平面図である。図６は、図２に図示される領域Ｒ１に配置されるパターンを拡大して図示する。
【０１２１】
図７は、実施の形態２の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図である。図７は、図６の切断線Ｃ−Ｃの位置における断面を図示する。
【０１２２】
実施の形態２の液晶表示パネル２０２０においては、図７に図示されるように、ゲート絶縁膜１３２０及び第１の層間絶縁膜１３２８からなる絶縁膜１４８０が、複数の第１のゲート配線１１６２と複数の第２のゲート配線１１６６との間に配置される。
【０１２３】
アレイ基板１１００は、図６及び図７に図示されるように、複数のコンタクトホール部２５０４を備える。
【０１２４】
複数のコンタクトホール部２５０４は、絶縁膜１４８０を貫通する。複数のコンタクトホール部２５０４の上端は、複数の第２のゲート配線１１６６にそれぞれ接触する。複数のコンタクトホール部２５０４の下端は、複数の第１のゲート配線１１６２にそれぞれ接触する。これにより、複数の第２のゲート配線１１６６は、複数のコンタクトホール部２５０４を介して複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。
【０１２５】
複数のコンタクトホール部２５０４は、表示領域１１４０外に配置される複数のダミー画素１３００に備えられる。
【０１２６】
実施の形態２においても、実施の形態１と同様に、表示領域１１４０を囲む４辺のうちの３辺に沿って配置される額縁領域１１４２を狭くすることができる。また、表示異常を抑制することができ、点欠陥不良を抑制することができる。また、異形の平面形状を有し高いデザイン性を有する液晶表示パネル２０２０を容易に設計することができる。また、複数の第２のゲート配線１１６６が表示性能の低下の原因となることが抑制される。
【０１２７】
実施の形態１においては、複数のゲート信号が印加される透明コモン電極１２２０が液晶層１１０２に近接している。このため、複数のゲート信号が印加される透明コモン電極１２２０の近傍において液晶分子の配向方向が乱れ、光漏れ等の表示品位の低下が生じる可能性がある。これに対して、実施の形態２においては、複数のゲート信号がそれぞれ印加される複数の第２のゲート配線１１６６が第２の層間絶縁膜１３３０により液晶層１１０２から離されている。このため、高い表示品位を有する液晶表示パネル２０２０を提供することができる。
【０１２８】
３  実施の形態３
実施の形態３は、実施の形態１と主に下記の点で相違する：実施の形態１においては、複数の第２のゲート配線１１６６が、表示領域１１４０外において複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。これに対して、実施の形態３においては、複数の第２のゲート配線１１６６が、表示領域１１４０内において複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。また、複数のソース配線１１６４と複数の第２のゲート配線１１６６との間に下述する複数の導電層がそれぞれ配置され、配置された複数の導電層にコモン電位と同じ電位又は接地電位が与えられる。
【０１２９】
以下では、上記の相違に関連する実施の形態３の液晶表示パネルの構成が説明される。説明されない構成については、実施の形態１の液晶表示パネル１０２０において採用された構成がそのまま又は変形されてから実施の形態３の液晶表示パネルにおいても採用される。
【０１３０】
図１は、実施の形態３の液晶表示パネルを備える液晶表示装置を模式的に図示する断面図でもある。図４は、実施の形態３の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図でもある。図５は、実施の形態３の液晶表示パネルに備えられるアレイ基板及び対向基板を模式的に図示する拡大断面図でもある。
【０１３１】
図８は、実施の形態３の液晶表示パネルを模式的に図示する平面図である。
【０１３２】
図９は、実施の形態３の液晶表示パネルに備えられるアレイ基板上のパターンを模式的に図示する拡大平面図である。図９は、図８に図示される領域Ｒ２に配置されるパターンを拡大して図示する。
【０１３３】
図１０は、実施の形態３の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図である。図１０は、図９の切断線Ｄ−Ｄの位置における断面を図示する。
【０１３４】
実施の形態３の液晶表示パネル３０２０においては、図８及び図９に図示されるように、複数の第２のゲート配線１１６６は、複数のコンタクト部１１６８を介して複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。複数のコンタクト部１１６８は、表示領域１１４０内に配置される。このため、複数の第２のゲート配線１１６６は、表示領域１１４０内において複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。
【０１３５】
複数のコンタクト部１１６８は、複数の画素１２４０に備えられる。このため、複数の第２のゲート配線１１６６は、複数の画素１２４０において複数の第１のゲート配線１１６２にそれぞれ電気的に接続される。
【０１３６】
アレイ基板１１００は、図１０に図示されるように、複数の導電層３６００を備える。
【０１３７】
複数の導電層３６００は、複数のソース配線１１６４と複数の第２のゲート配線１１６６との間にそれぞれ配置される。複数の導電層３６００には、コモン電位と同じ電位、又は接地電位が与えられる。複数の導電層３６００は、第１の層間絶縁膜１３２８に埋設され、第１の層間絶縁膜１３２８により複数のソース配線１１６４及び複数の第２のゲート配線１１６６から絶縁性基板１１６０の厚さ方向に隔てられ、第１の層間絶縁膜１３２８により複数のソース配線１１６４及び複数の第２のゲート配線１１６６から電気的に絶縁される。
【０１３８】
望ましくは、複数の導電層３６００には、接地電位が与えられる。また、複数の第２のゲート配線１１６６は、複数の透明画素電極１２６０が配置される層と同じ層に配置される。
【０１３９】
実施の形態３においても、実施の形態１と同様に、表示領域１１４０を囲む４辺のうちの３辺に沿って配置される額縁領域１１４２を狭くすることができる。また、異形の平面形状を有し高いデザイン性を有する液晶表示パネル３０２０を容易に設計することができる。また、複数の第２のゲート配線１１６６が表示性能の低下の原因となることが抑制される。
【０１４０】
また、実施の形態３においては、ソース配線１１６４と第２のゲート配線１１６６との間に形成される浮遊容量が小さくなり、ゲート信号のソース信号への影響を抑制することができる。このため、表示異常を抑制することができる。
【０１４１】
加えて、実施の形態３においては、第２のゲート配線１１６６が表示領域１１４０内において第１のゲート配線１１６２に電気的に接続される場合であっても、表示異常を抑制することができる。このため、額縁領域１１４２をさらに狭くすることができる。
【０１４２】
４  実施の形態４
実施の形態４は、実施の形態１と主に下記の点で相違する：実施の形態１においては、１本のソース配線１１６４に１本の第２のゲート配線１１６６が重なる。これに対して、実施の形態４においては、１本のソース配線１１６４に２本の第２のゲート配線１１６６が重なる。
【０１４３】
以下では、上記の相違に関連する実施の形態４の液晶表示パネルの構成が説明される。説明されない構成については、実施の形態１の液晶表示パネル１０２０において採用された構成がそのまま又は変形されてから実施の形態４の液晶表示パネルにおいても採用される。
【０１４４】
図１は、実施の形態４の液晶表示パネルを備える液晶表示装置を模式的に図示する断面図でもある。図２は、実施の形態４の液晶表示パネルを模式的に図示する平面図でもある。図４は、実施の形態４の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図でもある。図５は、実施の形態４の液晶表示パネルに備えられるアレイ基板及び対向基板を模式的に図示する拡大断面図でもある。
【０１４５】
図１１は、実施の形態４の液晶表示パネルに備えられる複数の第１のゲート配線、複数のソース配線、複数の第２のゲート配線及び複数のコンタクト部の配置を模式的に図示する平面図である。
【０１４６】
実施の形態４の液晶表示パネル４０２０においては、図１１に図示されるように、複数の第１のゲート配線１１６２が第２の方向Ｄ２に配列され、第２の方向Ｄ２がゲート信号スキャン方向となっている。
【０１４７】
複数の第２のゲート配線１１６６に含まれる第ｎ番目の第２のゲート配線ＧＶｎは、複数のコンタクト部１１６８に含まれる第ｎ番目のコンタクト部ＣＮｎを介して、複数の第１のゲート配線１１６２に含まれる第ｎ番目の第１のゲート配線ＧＨｎに電気的に接続される。ｎは、自然数である。第ｎ番目のコンタクト部ＣＮｎは、表示領域１１４０外に配置されるが、表示領域１１４０内に配置されてもよい。
【０１４８】
第ｎ番目の第２のゲート配線ＧＶｎは、表示領域１１４０内において、複数のソース配線１１６４に含まれる第ｎ番目のソース配線Ｓｎ上を第２の方向Ｄ２に延び、続いて第ｎ＋４番目の第１のゲート配線ＧＨｎ＋４上を第１の方向Ｄ１に延び、さらに続いて第ｎ−１番目のソース配線Ｓｎ−１上を第２の方向Ｄ２に延びる。これにより、複数の第２のゲート配線１１６６は、絶縁性基板１１６０の厚さ方向から平面視された場合に表示領域１１４０内において複数のソース配線１１６４の各ソース配線に２本の第２のゲート配線１１６６が重なる配置を有する。
【０１４９】
第ｎ番目の第２のゲート配線ＧＶｎは、第ｎ番目のソース配線Ｓｎ上を第２の方向Ｄ２についての画素ピッチの４倍の距離に渡って延び、第ｎ＋４番目の第１のゲート配線ＧＨｎ＋４上を第１の方向Ｄ１についての画素ピッチの１倍の距離に渡って延び、ｎ−１番目のソース配線Ｓｎ−１上を第２の方向Ｄ２についての画素ピッチの４倍の距離に渡って延びる。第２の方向Ｄ２についての画素ピッチの４倍の距離が、他の距離に変更されてもよい。ただし、当該他の距離は、第２の方向Ｄ２についての画素ピッチの自然数倍の距離である。第１の方向Ｄ１についての画素ピッチの１倍の距離が、他の距離に変更されてもよい。だだし、当該他の距離は、第１の方向Ｄ１についての画素ピッチの自然数倍の距離である。
【０１５０】
図１２は、実施の形態４の液晶表示パネルに備えられる複数の第１のゲート配線、複数のソース配線、複数の第２のゲート配線及び複数のコンタクト部の間の電気的接続を簡略化して図示する簡易回路図である。
【０１５１】
以下では、第ｎ番目のソース配線Ｓｎが選択されているとし、第ｎ番目の第１のゲート配線ＧＨｎを自段ゲート配線といい、第ｎ番目の第１のゲート配線ＧＨｎの次にスキャンされる第ｎ＋１番目の第１のゲート配線ＧＨｎ＋１を次段ゲート配線といい、第ｎ番目のソース配線Ｓｎを選択ソース配線という。
【０１５２】
選択ソース配線Ｓｎ上には、図１１に図示されるように、自段ゲート配線ＧＨｎに電気的に接続される第２のゲート配線ＧＶｎ、及び次段ゲート配線ＧＨｎ＋１に電気的に接続される第２のゲート配線ＧＶｎ＋１が配置される。このため、選択ソース配線Ｓｎは、図１２に図示されるように、第２のゲート配線ＧＶｎ及び第２のゲート配線ＧＶｎ＋１と容量カップリングする。これにより、選択ソース配線Ｓｎは、第２のゲート配線ＧＶｎとの間に浮遊容量Ｃｎを形成し、第２のゲート配線ＧＶｎ＋１との間に浮遊容量Ｃｎ＋１を形成する。浮遊容量Ｃｎは、選択ソース配線Ｓｎが第２のゲート配線ＧＶｎのみと容量カップリングする場合に形成される浮遊容量より小さい。望ましくは、浮遊容量Ｃｎ＋１は、浮遊容量Ｃｎと同じ容量である。
【０１５３】
図１３は、実施の形態４の変形例の液晶表示パネルに備えられる複数の第１のゲート配線、複数のソース配線、複数の第２のゲート配線及び複数のコンタクト部の間の電気的接続を簡略化して図示する簡易回路図である。
【０１５４】
以下では、第ｎ番目のソース配線Ｓｎが選択されているとし、第ｎ番目の第１のゲート配線ＧＨｎを自段ゲート配線といい、第ｎ番目の第１のゲート配線ＧＨｎの次の次にスキャンされる第ｎ＋２番目のゲート配線ＧＨｎ＋２を次々段ゲート配線といい、第ｎ番目のソース配線Ｓｎを選択ソース配線という。
【０１５５】
変形例においては、選択ソース配線Ｓｎ上には、自段ゲート配線ＧＨｎに電気的に接続される第２のゲート配線ＧＶｎ、及び次々段ゲート配線ＧＨｎ＋２に電気的に接続される第２のゲート配線ＧＶｎ＋２が配置される。このため、選択ソース配線Ｓｎは、第２のゲート配線ＧＶｎ及び第２のゲート配線ＧＶｎ＋２と容量カップリングする。これにより、図１３に図示されるように、選択ソース配線Ｓｎは、第２のゲート配線ＧＶｎとの間に浮遊容量Ｃｎを形成し、第２のゲート配線ＧＶｎ＋２との間に浮遊容量Ｃｎ＋２を形成する。浮遊容量Ｃｎは、選択ソース配線Ｓｎが第２のゲート配線ＧＶｎのみと容量カップリングする場合に形成される浮遊容量より小さい。望ましくは、浮遊容量Ｃｎ＋２は、浮遊容量Ｃｎと同じ容量である。
【０１５６】
複数のソース配線１１６４の各ソース配線に２本の第２のゲート配線１１６６が重なる配置に代えて、複数のソース配線１１６４の各ソース配線に３本以上の第２のゲート配線１１６６が重なる配置が採用されてもよい。
【０１５７】
実施の形態４においても、実施の形態１と同様に、表示領域１１４０を囲む４辺のうちの３辺に沿って配置される額縁領域１１４２を狭くすることができる。また、表示異常を抑制することができ、点欠陥不良を抑制することができる。また、異形の平面形状を有し高いデザイン性を有する液晶表示パネル４０２０を容易に設計することができる。また、複数の第２のゲート配線１１６６が表示性能の低下の原因となることが抑制される。
【０１５８】
また、実施の形態４においては、２本以上の第２のゲート配線１１６６が１本のソース配線１１６４に容量カップリングし、１本の第２のゲート配線１１６６と１本のソース配線１１６４との間に形成される浮遊容量が小さくなり、ゲート信号のソース信号への影響を抑制することができる。このため、表示異常を抑制することができる。
【０１５９】
５  実施の形態５
実施の形態５は、実施の形態１と主に下記の点で相違する：実施の形態１においては、複数のゲート信号の電位のオン電位からオフ電位への遷移が１段階で行われる。これに対して、実施の形態５においては、複数のゲート信号の電位のオン電位からオフ電位への遷移が２段階で行われる。
【０１６０】
以下では、上記の相違に関連する実施の形態５の液晶表示パネルの構成が説明される。説明されない構成については、実施の形態１の液晶表示パネル１０２０において採用された構成がそのまま又は変形されてから実施の形態５の液晶表示パネルにおいても採用される。
【０１６１】
図１は、実施の形態５の液晶表示パネルを備える液晶表示装置を模式的に図示する断面図でもある。図２は、実施の形態５の液晶表示パネルを模式的に図示する平面図でもある。図３は、実施の形態５の液晶表示パネルに備えられるアレイ基板上のパターンを模式的に図示する拡大平面図でもある。図４は、実施の形態５の液晶表示パネルに備えられるアレイ基板を模式的に図示する拡大断面図でもある。図５は、実施の形態５の液晶表示パネルに備えられるアレイ基板及び対向基板を模式的に図示する拡大断面図でもある。
【０１６２】
図１４は、実施の形態５の液晶表示パネルにおけるゲート信号及びソース信号の波形を図示する簡易波形図である。図１４（ａ）は、ゲート信号の電位の時間変化を示す。図１４（ｂ）は、ソース信号の電位の時間変化を示す。図１４においては、縦軸に電位がとられており、横軸に時間がとられている。
【０１６３】
図１５は、参考例の液晶表示パネルにおけるゲート信号及びソース信号の波形を図示する簡易波形図である。図１５（ａ）は、ゲート信号の電位の時間変化を示す。図１５（ｂ）は、ソース信号の電位の時間変化を示す。図１５においては、縦軸に電位がとられており、横軸に時間がとられている。
【０１６４】
実施の形態５の液晶表示パネル５０２０においては、複数の第２のゲート配線１１６６は、表示領域１１４０外において複数の第１のゲート配線１１６２にそれぞれ電気的に接続されるが、表示領域１１４０内において複数の第１のゲート配線１１６２にそれぞれ電気的に接続されてもよい。
【０１６５】
実施の形態５の液晶表示パネル５０２０においては、図１４（ａ）に図示されるように、ゲート信号が立ち下げされる際に、ゲート信号の電位のオン電位ＶＯＮからオフ電位ＶＯＦＦへの遷移が、オン電位ＶＯＮから中間電位ＶＩまでゲート信号の電位が下げられる第１の段階、及び中間電位ＶＩからオフ電位ＶＯＦＦまでゲート信号の電位が下げられる第２の段階を含む２段階で行われる。第１の段階の終了から第２の段階の開始までの期間においては、ゲート信号の電位が設定された時間にわたって中間電位ＶＩに維持される。ゲート信号の電位のオン電位ＶＯＮからオフ電位ＶＯＦＦへの遷移が、３段階以上で行われてもよい。このようにゲート信号の電位のオン電位ＶＯＮからオフ電位ＶＯＦＦへの遷移が２段階以上で行われた場合は、ゲート信号の電位のオン電位ＶＯＮからオフ電位ＶＯＦＦへの遷移が緩やかに行われ、図１４（ｂ）に図示されるように、容量カップリングによるゲート信号のソース信号への影響５０２０を抑制することができる。このため、表示異常を抑制することができる。
【０１６６】
これに対して、図１５（ａ）に図示されるようにゲート信号の電位のオン電位ＶＯＮからオフ電位ＶＯＦＦへの遷移が１段階で行われた場合は、容量カップリングによるゲート信号のソース信号への影響５０２２が大きくなる。
【０１６７】
実施の形態５においても、実施の形態１と同様に、表示領域１１４０を囲む４辺のうちの３辺に沿って配置される額縁領域１１４２を狭くすることができる。また、表示異常を抑制することができ、点欠陥不良を抑制することができる。また、異形の平面形状を有し高いデザイン性を有する液晶表示パネル５０２０を容易に設計することができる。また、複数の第２のゲート配線１１６６が表示性能の低下の原因となることが抑制される。
【０１６８】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【０１６９】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【０１７０】
本実施の形態１から５においては、カラーフィルタは対向基板１１０４に形成した例について説明したが、カラーフィルタはアレイ基板１１００上に形成されてもよい。
【０１７１】
また、コモン電極１２２０をアレイ基板１１００上に形成する形態について説明したが、ＴＮ型のようにコモン電極１２２０を対向基板１１０４上に形成しても良い。この場合においても、複数の画素電位に応じた電界を複数の透明画素電極とコモン電極との間の液晶層１１０２にそれぞれ発生させることにより表示が行われる。
【符号の説明】
【０１７２】
１０００  液晶表示装置、１０２０，２０２０，３０２０，４０２０，５０２０  液晶表示パネル、１０２２  バックライト、１０６０  第１の偏光板、１０６２  液晶セル、１０６４  第２の偏光板、１１００  アレイ基板、１１０２  液晶層、１１０４  対向基板、１１４０  表示領域、１１４２  額縁領域、１１６０  絶縁性基板、１１６２  第１のゲート配線、１１６４  ソース配線、１１６６  第２のゲート配線、１１６８  コンタクト部、１１７０  ゲートドライバ集積回路（ＩＣ）、１１７２  ソースドライバ集積回路（ＩＣ）、１２２０  透明コモン電極、１２４０  画素、１２６０  透明画素電極、１３００  ダミー画素、１３２０  ゲート絶縁膜、１３２２  チャネル層、１３２４  ソース電極、１３２６  ドレイン電極、１３２８  第１の層間絶縁膜、１３３０  第２の層間絶縁膜、１３８０  薄膜トランジスタ（ＴＦＴ）、１５００  第１のコンタクトホール部、１５０２  第２のコンタクトホール部、１５２０  ブラックマトリックス、２５０４  コンタクトホール部、３６００  複数の導電層。
【図１】
2019215463.tif 000003
【図２】
2019215463.tif 000004
【図３】
2019215463.tif 000005
【図４】
2019215463.tif 000006
【図５】
2019215463.tif 000007
【図６】
2019215463.tif 000008
【図７】
2019215463.tif 000009
【図８】
2019215463.tif 000010
【図９】
2019215463.tif 000011
【図１０】
2019215463.tif 000012
【図１１】
2019215463.tif 000013
【図１２】
2019215463.tif 000014
【図１３】
2019215463.tif 000015
【図１４】
2019215463.tif 000016
【図１５】
2019215463.tif 000017
【図１６】
2019215463.tif 000018