(57)【要約】【課題】従来よりも回路面積の小さい電源バウンス除去回路を提供する。【解決手段】電源バウンス除去回路は、ｎＭＯＳトランジスタＭ1と抵抗ＲDとからなるソース接地増幅回路に供給される電源電圧Ｖｄｄを入力とし、電圧変換を行うレベルシフタ回路ＬＳ１と、レベルシフタ回路ＬＳ１の出力電圧を増幅する非反転増幅器Ａ２と、非反転増幅器Ａ２の出力電圧を反転させた電圧をソース接地増幅回路の出力端子に印加する増幅素子となるｎＭＯＳトランジスタＭnとから構成される。【選択図】  図３
2019016844.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路に供給される電源電圧を入力とし、電圧変換を行う１個乃至２個のレベルシフタ回路と、
前記１個のレベルシフタ回路の出力電圧または前記２個のレベルシフタ回路の出力電圧の差を増幅する増幅器と、
この増幅器の出力電圧を反転させた電圧を前記増幅回路の出力端子に印加する増幅素子とを備えることを特徴とする電源バウンス除去回路。
【請求項２】
請求項１記載の電源バウンス除去回路において、
前記増幅回路は、ソース接地増幅回路であり、
前記レベルシフタ回路は、前記ソース接地増幅回路に供給される正の電源電圧を入力とする１個のレベルシフタ回路であり、
前記増幅器は、前記１個のレベルシフタ回路の出力電圧を増幅する非反転増幅器であり、
前記増幅素子は、前記ソース接地増幅回路を構成するソース接地トランジスタと前記ソース接地増幅回路の出力端子との間に挿入されたカスコード接続トランジスタからなり、前記カスコード接続トランジスタのゲート端子が前記非反転増幅器の出力端子と接続されることを特徴とする電源バウンス除去回路。
【請求項３】
請求項１記載の電源バウンス除去回路において、
前記増幅回路は、インバータ回路であり、
前記レベルシフタ回路は、前記インバータ回路に供給される正の電源電圧を入力とする１個のレベルシフタ回路であり、
前記増幅器は、前記１個のレベルシフタ回路の出力電圧を増幅する非反転増幅器であり、
前記増幅素子は、前記インバータ回路を構成するｎ型トランジスタと前記インバータ回路の出力端子との間に挿入されたカスコード接続ｎ型トランジスタと、前記インバータ回路を構成するｐ型トランジスタと前記インバータ回路の出力端子との間に挿入されたカスコード接続ｐ型トランジスタとからなり、前記カスコード接続ｎ型トランジスタのゲート端子および前記カスコード接続ｐ型トランジスタのゲート端子が前記非反転増幅器の出力端子と接続されることを特徴とする電源バウンス除去回路。
【請求項４】
請求項１記載の電源バウンス除去回路において、
前記増幅回路は、正負電源で動作するソース接地増幅回路であり、
前記レベルシフタ回路は、前記ソース接地増幅回路に供給される正の電源電圧を入力とする第１のレベルシフタ回路と、前記ソース接地増幅回路に供給される負の電源電圧を入力とする第２のレベルシフタ回路の２個の回路からなり、
前記増幅器は、前記第１、第２のレベルシフタ回路の出力電圧の差を増幅する差動入力単相出力型の差動増幅器であり、
前記増幅素子は、前記ソース接地増幅回路を構成するソース接地トランジスタと前記ソース接地増幅回路の出力端子との間に挿入されたカスコード接続トランジスタからなり、前記カスコード接続トランジスタのゲート端子が前記差動増幅器の出力端子と接続されることを特徴とする電源バウンス除去回路。
【請求項５】
請求項４記載の電源バウンス除去回路において、
前記第１、第２のレベルシフタ回路の出力の動作点が同じであることを特徴とする電源バウンス除去回路。
【請求項６】
請求項１乃至５のいずれか１項に記載の電源バウンス除去回路において、
前記１個乃至２個のレベルシフタ回路のそれぞれの入力端子と出力端子間に接続された１個乃至２個のコンデンサをさらに備えることを特徴とする電源バウンス除去回路。
【請求項７】
請求項１乃至６のいずれか１項に記載の電源バウンス除去回路において、
前記１個乃至２個のレベルシフタ回路は、それぞれ一端が正の電源電圧に接続され、他端がレベルシフタ回路の出力端子に接続された第１の抵抗と、一端がレベルシフタ回路の出力端子に接続され、他端がグラウンドまたは負の電源電圧に接続された第２の抵抗とからなることを特徴とする電源バウンス除去回路。
【請求項８】
請求項１乃至７のいずれか１項に記載の電源バウンス除去回路を備えることを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路における、電源電圧のバウンスに由来する雑音を除去する回路構成に関する技術であり、特に回路面積の高効率利用が可能な技術に関するものである。
【背景技術】
【０００２】
図１１は一般的な電圧増幅回路の信号接続および電源接続を説明する回路図である。電圧増幅回路Ａ１００は、入力端子に入力電圧Ｖｉｎが入力され、出力端子から出力電圧Ｖｏｕｔを出力する。電圧増幅回路Ａ１００の正の電源端子は正電源Ｐに接続され、負の電源端子はグラウンドＧに接続される。この電圧増幅回路Ａ１００に正の電源電圧Ｖｄｄとグランド電位ｇｎｄとを供給することで、増幅に必要な電荷が電圧増幅回路Ａ１００に輸送され、入力電圧Ｖｉｎは出力電圧Ｖｏｕｔに増幅される。そのため、電源電圧Ｖｄｄを一定に保たなければ、安定した動作は保証されない。
【０００３】
こういった増幅回路を他のアナログ回路やデジタル回路と組み合わせることにより、様々な機能を実現することができる。しかしながら、増幅回路を集積させた場合、他の回路が正電源の動作に影響を与える。この影響は電源電圧Ｖｄｄにバウンス（電源電圧変動）を発生させ、増幅回路の動作を乱す。よって、電源電圧Ｖｄｄのバウンスを除去する方法が必要である。
【０００４】
従来、電源電圧Ｖｄｄのバウンスを除去するために、図１２のように電荷容量の大きなデカップリングコンデンサＣ１００を正電源ＰとグラウンドＧとの間に挿入している（非特許文献１参照）。デカップリングコンデンサＣ１００の電荷容量Ｃは電極板面積Ａと電極板間の距離ｄ、誘電率εより式（１）のように定義される。式（１）から分かるように、デカップリングコンデンサＣ１００で大きな電荷容量を実現するためには、大きな回路面積が必要である。
【０００５】
【数１】
2019016844.tif 000003
【０００６】
しかしながら、増幅回路を高密度に集積するためには、これまでのデカップリングコンデンサを用いる方法では、式（１）で説明した理由により省面積化が難しい。そのため、電源電圧Ｖｄｄのバウンスを除去する省面積な機構が必要であった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Ｂｅｈｚａｄ  Ｒａｚａｖｉ著，黒田  忠広  訳，“アナログＣＭＯＳ集積回路の設計”，丸善出版，ｐｐ８１６−８１９，第１１刷，２００３
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記課題を解決するためになされたもので、従来よりも回路面積の小さい電源バウンス除去回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の電源バウンス除去回路は、増幅回路に供給される電源電圧を入力とし、電圧変換を行う１個乃至２個のレベルシフタ回路と、前記１個のレベルシフタ回路の出力電圧または前記２個のレベルシフタ回路の出力電圧の差を増幅する増幅器と、この増幅器の出力電圧を反転させた電圧を前記増幅回路の出力端子に印加する増幅素子とを備えることを特徴とするものである。
また、本発明の電源バウンス除去回路の１構成例において、前記増幅回路は、ソース接地増幅回路であり、前記レベルシフタ回路は、前記ソース接地増幅回路に供給される正の電源電圧を入力とする１個のレベルシフタ回路であり、前記増幅器は、前記１個のレベルシフタ回路の出力電圧を増幅する非反転増幅器であり、前記増幅素子は、前記ソース接地増幅回路を構成するソース接地トランジスタと前記ソース接地増幅回路の出力端子との間に挿入されたカスコード接続トランジスタからなり、前記カスコード接続トランジスタのゲート端子が前記非反転増幅器の出力端子と接続されることを特徴とするものである。
【００１０】
また、本発明の電源バウンス除去回路の１構成例において、前記増幅回路は、インバータ回路であり、前記レベルシフタ回路は、前記インバータ回路に供給される正の電源電圧を入力とする１個のレベルシフタ回路であり、前記増幅器は、前記１個のレベルシフタ回路の出力電圧を増幅する非反転増幅器であり、前記増幅素子は、前記インバータ回路を構成するｎ型トランジスタと前記インバータ回路の出力端子との間に挿入されたカスコード接続ｎ型トランジスタと、前記インバータ回路を構成するｐ型トランジスタと前記インバータ回路の出力端子との間に挿入されたカスコード接続ｐ型トランジスタとからなり、前記カスコード接続ｎ型トランジスタのゲート端子および前記カスコード接続ｐ型トランジスタのゲート端子が前記非反転増幅器の出力端子と接続されることを特徴とするものである。
また、本発明の電源バウンス除去回路の１構成例において、前記増幅回路は、正負電源で動作するソース接地増幅回路であり、前記レベルシフタ回路は、前記ソース接地増幅回路に供給される正の電源電圧を入力とする第１のレベルシフタ回路と、前記ソース接地増幅回路に供給される負の電源電圧を入力とする第２のレベルシフタ回路の２個の回路からなり、前記増幅器は、前記第１、第２のレベルシフタ回路の出力電圧の差を増幅する差動入力単相出力型の差動増幅器であり、前記増幅素子は、前記ソース接地増幅回路を構成するソース接地トランジスタと前記ソース接地増幅回路の出力端子との間に挿入されたカスコード接続トランジスタからなり、前記カスコード接続トランジスタのゲート端子が前記差動増幅器の出力端子と接続されることを特徴とするものである。
【００１１】
また、本発明の電源バウンス除去回路の１構成例は、前記第１、第２のレベルシフタ回路の出力の動作点が同じであることを特徴とするものである。
また、本発明の電源バウンス除去回路の１構成例は、前記１個乃至２個のレベルシフタ回路のそれぞれの入力端子と出力端子間に接続された１個乃至２個のコンデンサをさらに備えることを特徴とするものである。
また、本発明の電源バウンス除去回路の１構成例において、前記１個乃至２個のレベルシフタ回路は、それぞれ一端が正の電源電圧に接続され、他端がレベルシフタ回路の出力端子に接続された第１の抵抗と、一端がレベルシフタ回路の出力端子に接続され、他端がグラウンドまたは負の電源電圧に接続された第２の抵抗とからなることを特徴とするものである。
また、本発明の増幅回路は、電源バウンス除去回路を備えることを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば、増幅回路に供給される電源電圧を入力とし、電圧変換を行う１個乃至２個のレベルシフタ回路と、１個のレベルシフタ回路の出力電圧または２個のレベルシフタ回路の出力電圧の差を増幅する増幅器と、増幅器の出力電圧を反転させた電圧を増幅回路の出力端子に印加する増幅素子とを設けることにより、従来よりも回路面積の小さい電源バウンス除去回路を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の原理を説明する増幅回路の回路図である。
【図２】図２は、従来のソース接地型増幅回路の構成を示す回路図である。
【図３】図３は、本発明の第１の実施例に係るソース接地型増幅回路の構成を示す回路図である。
【図４】図４は、従来のインバータ回路の構成を示す回路図である。
【図５】図５は、本発明の第２の実施例に係るインバータ回路の構成を示す回路図である。
【図６】図６は、本発明の第３の実施例に係るトランスインピーダンスアンプ回路の構成を示す回路図である。
【図７】図７は、本発明の第３の実施例の電源電圧のバウンスの除去効果を説明する図である。
【図８】図８は、正負電源で動作する従来のソース接地型増幅回路の構成を示す回路図である。
【図９】図９は、本発明の第４の実施例に係るソース接地型増幅回路の構成を示す回路図である。
【図１０】図１０は、本発明の第５の実施例に係るソース接地型増幅回路の構成を示す回路図である。
【図１１】図１１は、従来の一般的な電圧増幅回路の信号接続および電源接続を説明する回路図である。
【図１２】図１２は、デカップリングコンデンサを加えた従来の電圧増幅回路を示す回路図である。
【発明を実施するための形態】
【００１４】
［発明の原理］
図１に本発明の概要を示す。本発明では、電源電圧Ｖｄｄに生じるバウンスを除去するための増幅回路として、複数のトランジスタをカスコード接続したカスコード型増幅回路Ａ１を採用する。本発明では、正の電源電圧Ｖｄｄを入力とするレベルシフタ回路ＬＳ１と、レベルシフタ回路ＬＳ１の出力電圧を増幅した電圧を、カスコード型増幅回路Ａ１のカスコード段の増幅素子となるトランジスタ（不図示）のゲート端子ｇに与える非反転増幅器Ａ２とを設けている。
【００１５】
図１に示した回路は、電源電圧Ｖｄｄのバウンスが発生した場合に、このバウンスをレベルシフタ回路ＬＳ１によって非反転増幅器Ａ２に適した動作電位に変換し、非反転増幅器Ａ２によって適切な振幅に増幅する。このレベルシフト・増幅後の信号をカスコード型増幅回路Ａ１のカスコード段のトランジスタのゲート端子ｇに入力すると、このトランジスタによって反転された信号が出力電圧Ｖｏｕｔに重畳する。
【００１６】
本発明では、出力電圧Ｖｏｕｔに電源電圧Ｖｄｄのバウンス由来の雑音が重畳した際に、雑音と同じ動作電位で、かつ同じ電圧振幅の反転信号を生成することで、雑音を相殺することができる。また、本発明は、電源電圧Ｖｄｄのバウンスの影響を除去するためにデカップリングコンデンサを用いないため、式（１）のような制約がなくなり、省面積な電源バウンス除去回路を実現できる。
【００１７】
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。本発明の第１の実施例は、増幅回路として、一般的なソース接地型増幅回路を用いるものである。ソース接地型増幅回路の構成を図２に示す。ソース接地型増幅回路は、ゲート端子がソース接地型増幅回路の入力端子に接続され、ドレイン端子がソース接地型増幅回路の出力端子に接続され、ソース端子がグラウンドに接続されたｎＭＯＳトランジスタＭ1と、一端が電源電圧Ｖｄｄに接続され、他端がソース接地型増幅回路の出力端子に接続された抵抗ＲDとから構成される。
【００１８】
このように、ソース接地型増幅回路は、ｎＭＯＳトランジスタＭ1と抵抗ＲDのみから構成される最もシンプルな増幅回路の１つであり、広く活用される増幅回路の１つでもある。ソース接地型増幅回路において、図２に示す電源電圧ＶｄｄのバウンスＶＢが発生した場合、このバウンスＶＢに由来する雑音は抵抗ＲDを通じて出力端子に伝搬し、出力電圧Ｖｏｕｔに重畳する（図２の経路１０）。
【００１９】
本実施例では、電源電圧ＶｄｄのバウンスＶＢに由来する雑音を除去するために、図３のような回路を提案する。本実施例のソース接地型増幅回路は、ゲート端子がソース接地型増幅回路の入力端子に接続され、ソース端子がグラウンドに接続されたｎＭＯＳトランジスタＭ1（ソース接地トランジスタ）と、ドレイン端子がソース接地型増幅回路の出力端子に接続され、ソース端子がｎＭＯＳトランジスタＭ1のドレイン端子に接続された増幅素子となるｎＭＯＳトランジスタＭn（カスコード接続トランジスタ）と、一端が電源電圧Ｖｄｄに接続され、他端がソース接地型増幅回路の出力端子に接続された抵抗ＲDと、正の電源電圧Ｖｄｄを入力とし、電圧変換を行うレベルシフタ回路ＬＳ１と、レベルシフタ回路ＬＳ１の出力電圧を増幅してｎＭＯＳトランジスタＭnのゲート端子に与える非反転増幅器Ａ２とから構成される。
【００２０】
本実施例では、ｎＭＯＳトランジスタＭ1，Ｍnと抵抗ＲDとからなるソース接地型増幅回路が図１のカスコード型増幅回路Ａ１に相当する。ｎＭＯＳトランジスタＭnとレベルシフタ回路ＬＳ１と非反転増幅器Ａ２とは、電源バウンス除去回路を構成している。
【００２１】
本実施例において、電源電圧Ｖｄｄのバウンス除去は以下のような機序で行われる。電源電圧ＶｄｄのバウンスＶＢは、上記で説明したとおり、抵抗ＲDを介した経路１０を通じてソース接地型増幅回路の出力端子に伝搬し、出力電圧Ｖｏｕｔに重畳する。また、バウンスＶＢは、図３の経路１１を通り、レベルシフタ回路ＬＳ１によって動作点が調節されたバウンスＶＢ’となり、さらに非反転増幅器Ａ２によって振幅が調節される。このレベルシフト・増幅された電源電圧ＶｄｄのバウンスＶＢ’がｎＭＯＳトランジスタＭnのゲート端子に入力されると、ｎＭＯＳトランジスタＭnによって反転されたバウンスＶＢnが出力され、出力電圧Ｖｏｕｔに重畳する。
【００２２】
したがって、レベルシフタ回路ＬＳ１の電圧シフト量および非反転増幅器Ａ２の利得を適切に設定することにより、出力電圧Ｖｏｕｔに重畳する、電源電圧ＶｄｄのバウンスＶＢに由来する雑音は、これと逆位相のバウンスＶＢnによって相殺される。
【００２３】
こうして、本実施例では、出力電圧Ｖｏｕｔに重畳する、電源電圧Ｖｄｄのバウンスに由来する雑音を除去することができる。本実施例では、デカップリングコンデンサを用いないため、従来よりも回路面積の小さい電源バウンス除去回路を実現することができる。
【００２４】
［第２の実施例］
次に、本発明の第２の実施例について説明する。本発明の第２の実施例は、増幅回路として、インバータ回路を用いるものである。インバータ回路の構成を図４に示す。インバータ回路は、ゲート端子がインバータ回路の入力端子に接続され、ドレイン端子がインバータ回路の出力端子に接続され、ソース端子がグラウンドに接続されたｎＭＯＳトランジスタＭ2と、ゲート端子がインバータ回路の入力端子に接続され、ソース端子が電源電圧Ｖｄｄに接続され、ドレイン端子がインバータ回路の出力端子に接続されたｐＭＯＳトランジスタＭ3とから構成される。インバータ回路は、負荷抵抗ＲDをｐＭＯＳトランジスタに置換することにより、高い負荷抵抗値を得ながら、専有面積が小さくなることが知られている。
【００２５】
本実施例では、インバータ回路において電源電圧Ｖｄｄのバウンスに由来する雑音を除去するために、図５のような回路を提案する。本実施例のインバータ回路（増幅回路）は、ゲート端子がインバータ回路の入力端子に接続され、ソース端子がグラウンドに接続されたｎＭＯＳトランジスタＭ2（ｎ型トランジスタ）と、ゲート端子がインバータ回路の入力端子に接続され、ソース端子が電源電圧Ｖｄｄに接続されたｐＭＯＳトランジスタＭ3（ｐ型トランジスタ）と、ドレイン端子がインバータ回路の出力端子に接続され、ソース端子がｎＭＯＳトランジスタＭ2のドレイン端子に接続された増幅素子となるｎＭＯＳトランジスタＭn（カスコード接続ｎ型トランジスタ）と、ドレイン端子がインバータ回路の出力端子に接続され、ソース端子がｐＭＯＳトランジスタＭ3のドレイン端子に接続された増幅素子となるｐＭＯＳトランジスタＭp（カスコード接続ｐ型トランジスタ）と、正の電源電圧Ｖｄｄを入力とし、電圧変換を行うレベルシフタ回路ＬＳ１と、レベルシフタ回路ＬＳ１の出力電圧を増幅してトランジスタＭn，Ｍpのゲート端子に与える非反転増幅器Ａ２とから構成される。
【００２６】
本実施例では、トランジスタＭ2，Ｍ3，Ｍn，Ｍpからなる回路が図１のカスコード型増幅回路Ａ１に相当する。トランジスタＭn，Ｍpとレベルシフタ回路ＬＳ１と非反転増幅器Ａ２とは、電源バウンス除去回路を構成している。
【００２７】
本実施例では、電源電圧Ｖｄｄのバウンスが発生すると、トランジスタＭn，Ｍpがそれぞれ非反転増幅器Ａ２の出力電圧を反転させた電圧を生成するので、電源電圧Ｖｄｄのバウンスがインバータ回路の出力電圧Ｖｏｕｔに与える影響を除去することができる。
こうして、本実施例では、インバータ回路を用いた増幅回路において、第１の実施例と同様の効果を得ることができる。
【００２８】
［第３の実施例］
次に、本発明の第３の実施例について説明する。図６は本発明の第３の実施例に係る増幅回路であるトランスインピーダンスアンプ回路の構成を示す回路図であり、図５と同様の構成には同一の符号を付してある。文献「Joohwa Kim and James F.Buckwalter，“A 40-Gb/s Optical Transceiver Front-End in 45nm SOI CMOS”，IEEE Journal of Solid-State Circuits，VOL.27，NO.3，MARCH，2012」には、帰還抵抗付きインバータ回路が、増幅を行いながら電流電圧変換を行うトランスインピーダンスアンプ（ＴＩＡ：Transimpedance Amplifier）回路として、高い電力効率を有していることが開示されている。
【００２９】
また、ＴＩＡ回路は、フォトダイオードから入力される微弱な電流信号を増幅する必要があるため、ＳＮ比の向上が大きな課題である。本実施例は、このＴＩＡ回路に本発明を適用することで、電源電圧Ｖｄｄのバウンスに由来する雑音を除去しながら、省面積で電力効率の良いＴＩＡ回路を実現することができる。
本実施例のＴＩＡ回路は、帰還抵抗付きインバータ回路ＩＮＶ１と、レベルシフタ回路ＬＳ１と、非反転増幅器Ａ２とから構成される。
【００３０】
帰還抵抗付きインバータ回路ＩＮＶ１は、一端がＴＩＡ回路の入力端子に接続されたインダクタＬ1と、ゲート端子がインダクタＬ1の他端に接続され、ソース端子がグラウンドに接続されたｎＭＯＳトランジスタＭ2（ｎ型トランジスタ）と、ゲート端子がインダクタＬ1の他端に接続され、ソース端子が電源電圧Ｖｄｄに接続されたｐＭＯＳトランジスタＭ3（ｐ型トランジスタ）と、ドレイン端子がＴＩＡ回路の出力端子に接続され、ソース端子がｎＭＯＳトランジスタＭ2のドレイン端子に接続された増幅素子となるｎＭＯＳトランジスタＭn（カスコード接続ｎ型トランジスタ）と、ドレイン端子がＴＩＡ回路の出力端子に接続され、ソース端子がｐＭＯＳトランジスタＭ3のドレイン端子に接続された増幅素子となるｐＭＯＳトランジスタＭp（カスコード接続ｐ型トランジスタ）と、一端がＴＩＡ回路の入力端子に接続され、他端がＴＩＡ回路の出力端子に接続された抵抗Ｒ1とから構成される。
【００３１】
レベルシフタ回路ＬＳ１は、一端が電源電圧Ｖｄｄに接続され、他端がレベルシフタ回路ＬＳ１の出力端子に接続された抵抗Ｒ2と、一端がレベルシフタ回路ＬＳ１の出力端子に接続され、他端がグラウンドに接続された抵抗Ｒ3とから構成される。
なお、第１、第２の実施例のレベルシフタ回路ＬＳ１も同様に抵抗Ｒ2，Ｒ3によって構成することができる。
【００３２】
非反転増幅器Ａ２は、２段のソース接地増幅回路であり、ゲート端子がレベルシフタ回路ＬＳ１の出力端子に接続され、ソース端子がグラウンドに接続されたｎＭＯＳトランジスタＭ4と、ゲート端子がｎＭＯＳトランジスタＭ4のドレイン端子に接続され、ドレイン端子がｎＭＯＳトランジスタＭnのゲート端子に接続され、ソース端子がグラウンドに接続されたｎＭＯＳトランジスタＭ5と、ゲート端子がｎＭＯＳトランジスタＭ4のドレイン端子に接続され、ドレイン端子がｐＭＯＳトランジスタＭpのゲート端子に接続され、ソース端子が電源電圧Ｖｄｄに接続されたｐＭＯＳトランジスタＭ6と、一端が電源電圧Ｖｄｄに接続され、他端がｎＭＯＳトランジスタＭ4のドレイン端子に接続された抵抗Ｒ4と、一端が電源電圧Ｖｄｄに接続され、他端がｎＭＯＳトランジスタＭnのゲート端子に接続された抵抗Ｒ5と、一端がｐＭＯＳトランジスタＭpのゲート端子に接続され、他端がグラウンドに接続された抵抗Ｒ6とから構成される。
【００３３】
本実施例では、帰還抵抗付きインバータ回路ＩＮＶ１が図１のカスコード型増幅回路Ａ１に相当する。第２の実施例と同様に、トランジスタＭn，Ｍpとレベルシフタ回路ＬＳ１と非反転増幅器Ａ２とは、電源バウンス除去回路を構成している。
【００３４】
図７（Ａ）、図７（Ｂ）は本実施例の電源電圧Ｖｄｄのバウンスの除去効果を説明する図であり、図７（Ａ）は従来のＴＩＡ回路（図６から電源バウンス除去回路を外した回路）の出力電圧Ｖｏｕｔの変動を示す図、図７（Ｂ）は本実施例のＴＩＡ回路の出力電圧Ｖｏｕｔの変動を示す図である。ここでは、従来のＴＩＡ回路および本実施例のＴＩＡ回路に、信号の立ち上がり・立ち下がりを有する入力電圧Ｖｉｎを入力し、電源電圧Ｖｄｄのバウンスに由来する雑音が出力電圧Ｖｏｕｔにどの程度重畳するかを比較した。
【００３５】
回路の定数として、トランジスタＭ2〜Ｍ6，Ｍn，Ｍpのゲート長を６０ｎｍ、トランジスタＭ2〜Ｍ6，Ｍn，Ｍpのゲート幅を１．８μｍ、抵抗Ｒ1を３００Ω、抵抗Ｒ2，Ｒ3を５ｋΩ、抵抗Ｒ4を１ｋΩ、抵抗Ｒ5を５００Ω、抵抗Ｒ6を７５０Ω、トランジスタＭ2のフィンガー数ｎｒを１２、トランジスタＭ3のフィンガー数ｎｒを１８、トランジスタＭ4，Ｍn，Ｍpのフィンガー数ｎｒを３、トランジスタＭ5，Ｍ6のフィンガー数ｎｒを２と設定した。また、電源電圧Ｖｄｄを１．０Ｖ、電源電圧Ｖｄｄのバウンス振幅を１０ｍＶｐｐと設定した。
【００３６】
図７（Ａ）、図７（Ｂ）から明らかなように、本実施例によれば、デカップリングコンデンサよりも専有面積の小さな回路を用いながら、出力電圧Ｖｏｕｔに重畳する、電源電圧Ｖｄｄのバウンスに由来する雑音を、従来と比較して約５０％程度低減させることができた。
【００３７】
［第４の実施例］
次に、本発明の第４の実施例について説明する。本発明の第４の実施例は、増幅回路として、正電源と負電源で動作するソース接地型増幅回路を用いるものである。このソース接地型増幅回路の構成を図８に示す。ソース接地型増幅回路は、ゲート端子がソース接地型増幅回路の入力端子に接続され、ドレイン端子がソース接地型増幅回路の出力端子に接続され、ソース端子が負の電源電圧Ｖｓｓに接続された増幅素子となるｎＭＯＳトランジスタＭ1と、一端が正の電源電圧Ｖｄｄに接続され、他端がソース接地型増幅回路の出力端子に接続された抵抗ＲDとから構成される。
【００３８】
図８に示したソース接地型増幅回路では、正の電源電圧ＶｄｄのバウンスＶＢｄｄと負の電源電圧ＶｓｓのバウンスＶＢｓｓとがそれぞれ経路２０，２１を通じて出力端子に伝搬し、出力電圧Ｖｏｕｔに重畳するため、ＶｄｄとＶｓｓ電位差のバウンスＶＤを除去する回路が必要である。
【００３９】
本実施例では、ＶｄｄとＶｓｓの電位差のバウンスＶＤに由来する雑音を除去するために、図９のような回路を提案する。本実施例のソース接地型増幅回路は、ゲート端子がソース接地型増幅回路の入力端子に接続され、ドレイン端子がソース接地型増幅回路の出力端子に接続され、ソース端子が負の電源電圧Ｖｓｓに接続されたｎＭＯＳトランジスタＭ1（ソース接地トランジスタ）と、ドレイン端子がソース接地型増幅回路の出力端子に接続され、ソース端子がｎＭＯＳトランジスタＭ1のドレイン端子に接続されたｎＭＯＳトランジスタＭn（カスコード接続トランジスタ）と、一端が正の電源電圧Ｖｄｄに接続され、他端がソース接地型増幅回路の出力端子に接続された抵抗ＲDと、正の電源電圧Ｖｄｄを入力とするレベルシフタ回路ＬＳ１と、負の電源電圧Ｖｓｓを入力とするレベルシフタ回路ＬＳ２と、レベルシフタ回路ＬＳ１の出力電圧とレベルシフタ回路ＬＳ２の出力電圧の差を増幅した電圧をｎＭＯＳトランジスタＭnのゲート端子に与える差動入力単相出力型の差動増幅器Ａ３とから構成される。
【００４０】
本実施例では、ｎＭＯＳトランジスタＭ1，Ｍnと抵抗ＲDとからなるソース接地型増幅回路が図１のカスコード型増幅回路Ａ１に相当する。ｎＭＯＳトランジスタＭnとレベルシフタ回路ＬＳ１，ＬＳ２と差動増幅器Ａ３とは、電源バウンス除去回路を構成している。
【００４１】
ここで、レベルシフタ回路ＬＳ１の出力の動作点とレベルシフタ回路ＬＳ２の出力の動作点とが同じになるように（すなわち、差動増幅器Ａ３の非反転入力端子の直流電位と反転入力端子の直流電位とが同じになるように）、各レベルシフタ回路ＬＳ１，ＬＳ２を設定することで、差動増幅器Ａ３の出力電位はＶｄｄとＶｓｓの電位差のバウンスＶＤを増幅したものとなる。この差動増幅器Ａ３の出力電位をｎＭＯＳトランジスタＭnのゲート端子に印加することで、ｎＭＯＳトランジスタＭnによって反転されたバウンスが出力され、出力電圧Ｖｏｕｔに重畳する。
【００４２】
したがって、差動増幅器Ａ３の利得を適切に設定することにより、出力電圧Ｖｏｕｔに重畳する、ＶｄｄとＶｓｓの電位差のバウンスに由来する雑音は、これと逆位相のバウンスによって相殺される。
【００４３】
［第５の実施例］
次に、本発明の第５の実施例について説明する。図１０は本発明の第５の実施例に係るソース接地型増幅回路の構成を示す回路図であり、図９と同様の構成には同一の符号を付してある。本実施例のソース接地型増幅回路は、ｎＭＯＳトランジスタＭ1（ソース接地トランジスタ）と、ｎＭＯＳトランジスタＭn（カスコード接続トランジスタ）と、抵抗ＲDと、差動増幅器Ａ３と、一端が正の電源電圧Ｖｄｄに接続され、他端が差動増幅器Ａ３の非反転入力端子に接続された抵抗Ｒ7と、一端が差動増幅器Ａ３の非反転入力端子に接続され、他端が負の電源電圧Ｖｓｓに接続された抵抗Ｒ8と、一端が正の電源電圧Ｖｄｄに接続され、他端が差動増幅器Ａ３の反転入力端子に接続された抵抗Ｒ9と、一端が差動増幅器Ａ３の非反転入力端子に接続され、他端が負の電源電圧Ｖｓｓに接続された抵抗Ｒ10と、一端が正の電源電圧Ｖｄｄに接続され、他端が差動増幅器Ａ３の非反転入力端子に接続されたコンデンサＣ1と、一端が負の電源電圧Ｖｓｓに接続され、他端が差動増幅器Ａ３の反転入力端子に接続されたコンデンサＣ2とから構成される。
【００４４】
本実施例では、ｎＭＯＳトランジスタＭ1，Ｍnと抵抗ＲDとからなるソース接地型増幅回路が図１のカスコード型増幅回路Ａ１に相当する。抵抗Ｒ7，Ｒ8は第４の実施例のレベルシフタ回路ＬＳ１を構成し、抵抗Ｒ9，Ｒ10は第４の実施例のレベルシフタ回路ＬＳ２を構成している。ｎＭＯＳトランジスタＭnとレベルシフタ回路ＬＳ１，ＬＳ２とコンデンサＣ1，Ｃ2と差動増幅器Ａ３とは、電源バウンス除去回路を構成している。
【００４５】
一般的に増幅回路は、他回路からの２種類の雑音の影響を受ける。１つは大振幅・低速な雑音、もう１つは小振幅・高速な雑音である。そこで、本実施例では、電源電圧Ｖｄｄ，Ｖｓｓのバウンス由来の雑音の経路として、Ｒ7，Ｒ10を介する経路とコンデンサＣ1，Ｃ2を介する経路の２つを設ける。つまり、電源電圧Ｖｄｄ，Ｖｓｓに重畳する雑音のうち、大振幅・低速な雑音はＲ7，Ｒ10を介して差動増幅器Ａ３に入力される。一方、小振幅・高速な雑音はコンデンサＣ1，Ｃ2を介して差動増幅器Ａ３に入力される。
【００４６】
本実施例では、抵抗Ｒ7〜Ｒ10として、例えばｋΩオーダーの抵抗値の大きな抵抗を用いる。抵抗Ｒ7〜Ｒ10は同じ抵抗値とする。これにより、第４の実施例で説明したように、レベルシフタ回路ＬＳ１の出力の動作点とレベルシフタ回路ＬＳ２の出力の動作点とを同じにすることができる。
また、本実施例では、コンデンサＣ1，Ｃ2として、例えばｐＦオーダーの容量の小さなコンデンサを用いる。コンデンサＣ1，Ｃ2の容量値は同じ値であることが好ましい。
【００４７】
以上のように、本実施例では、出力電圧Ｖｏｕｔに重畳する、電源電圧Ｖｄｄ，Ｖｓｓのバウンスに由来する雑音を除去することができる。また、本実施例では、抵抗値の大きな抵抗Ｒ7〜Ｒ10を用いることで、正負電源の貫通電流が少なくなり、電源バウンス除去回路の電源効率を向上させることができる。さらに、本実施例では、容量の小さなコンデンサＣ1，Ｃ2を用いることで、高速な雑音の除去に適した構成を実現しつつ、電源バウンス除去回路の面積効率を損なわない実装を実現することができる。
【００４８】
なお、本実施例を第１〜第４の実施例に適用してもよい。すなわち、図１、図３、図５のレベルシフタ回路ＬＳ１の入力端子と出力端子間に本実施例と同様のコンデンサＣ1を接続してもよいし、図６の抵抗Ｒ2と並列にコンデンサＣ1を接続してもよい。また、図９のレベルシフタ回路ＬＳ１の入力端子と出力端子間にコンデンサＣ1を接続し、レベルシフタ回路ＬＳ２の入力端子と出力端子間にコンデンサＣ2を接続してもよい。
【産業上の利用可能性】
【００４９】
本発明は、増幅回路の雑音を除去する技術に適用することができる。
【符号の説明】
【００５０】
Ａ１…カスコード型増幅回路、Ａ２…非反転増幅器、Ａ３…差動増幅器、ＩＮＶ１…帰還抵抗付きインバータ回路、ＬＳ１，ＬＳ２…レベルシフタ回路、Ｍ1，Ｍ2，Ｍ4，Ｍ5，Ｍn…ｎＭＯＳトランジスタ、Ｍ3，Ｍ6…ｐＭＯＳトランジスタ、ＲD，Ｒ1〜Ｒ10…抵抗、Ｌ1…インダクタ、Ｃ1，Ｃ2…コンデンサ。
【図１】
2019016844.tif 000004
【図２】
2019016844.tif 000005
【図３】
2019016844.tif 000006
【図４】
2019016844.tif 000007
【図５】
2019016844.tif 000008
【図６】
2019016844.tif 000009
【図７】
2019016844.tif 000010
【図８】
2019016844.tif 000011
【図９】
2019016844.tif 000012
【図１０】
2019016844.tif 000013
【図１１】
2019016844.tif 000014
【図１２】
2019016844.tif 000015