(57)【要約】【課題】Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、従来のものよりも低い立ち上がり電圧を有するショットキーバリアダイオードを提供する。【解決手段】一実施の形態として、Ｇａ２Ｏ３系単結晶からなる半導体層１０と、半導体層１０とショットキー接合を形成し、半導体層１０と接触する部分がＭｏ又はＷからなるアノード電極１１と、カソード電極１２と、を備え、立ち上がり電圧が０．３Ｖ以上かつ０．５Ｖ以下である、ショットキーバリアダイオード１を提供する。【選択図】図１
2019016680.tif 000002
【特許請求の範囲】
【請求項１】
Ｇａ２Ｏ３系単結晶からなる半導体層と、
前記半導体層とショットキー接合を形成し、前記半導体層と接触する部分がＭｏ又はＷからなるアノード電極と、
カソード電極と、
を備え、
立ち上がり電圧が０．３Ｖ以上かつ０．５Ｖ以下である、
ショットキーバリアダイオード。
【請求項２】
Ｇａ２Ｏ３系単結晶からなり、一方の面に開口するトレンチを有する第１の半導体層と、
前記第１の半導体層の前記トレンチが開口していない面に積層された、Ｇａ２Ｏ３系単結晶からなる第２の半導体層と、
前記トレンチの内面を覆う絶縁膜と、
前記トレンチ内に前記絶縁膜に覆われるように埋め込まれたトレンチＭＯＳバリアと、
前記第１の半導体層とショットキー接合を形成し、前記第１の半導体層と接触する部分がＭｏ又はＷからなり、前記トレンチＭＯＳバリアに接触するアノード電極と、
前記第２の半導体層に接続されたカソード電極と、
を備えた、
ショットキーバリアダイオード。
【請求項３】
立ち上がり電圧が０．４Ｖ以上かつ０．６Ｖ以下である、
請求項２に記載のショットキーバリアダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードに関する。
【背景技術】
【０００２】
従来、Ｇａ２Ｏ３単結晶にＰｔからなるショットキー電極が接続されたショットキーバリアダイオードが知られている（例えば、非特許文献１参照）。非特許文献１に記載されたショットキーバリアダイオードの立ち上がり電圧（順方向電圧）は１．２３Ｖである。
【０００３】
また、従来、Ｇａ２Ｏ３単結晶上にＮｉ／Ａｕ積層構造を有するショットキー電極が接続されたショットキーバリアダイオードが知られている（例えば、非特許文献２参照）。
【０００４】
また、従来、Ａｕ、Ｐｄ、Ｐｔ、Ｎｉ、Ｍｏ、Ｗ、Ｔａ、Ｎｂ、Ｃｒ、Ａｇ、Ｉｎ、及びＡｌの群から選択された１つを含むショットキー電極を有するショットキーダイオードが知られている（例えば、特許文献１参照）。
【０００５】
また、Ｓｉを半導体層に用いたトレンチＭＯＳ型ショットキーバリアダイオード、及びＳｉＣを半導体層に用いたトレンチＭＯＳ型ショットキーバリアダイオードが知られている（例えば、非特許文献３、４）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５８７４９４６号公報
【非特許文献】
【０００７】
【非特許文献１】Kohei Sasaki et al., “Ga2O3 Schottky Barrier Diodes Fabricated by Using Single-Crystal β-Ga2O3 (010) Substrates”, IEEE Electron Device Letters, April 2013, Vol. 34, No. 4, pp. 493-495.
【非特許文献２】Toshiyuki Oishi et al., “Conduction mechanism in highly doped β-Ga2O3 (-201) single crystals grown by edge-defined film-fed growth method and their Schottky barrier diodes”, Japanese Journal of Applied Physics, 2016, 55, 030305.
【非特許文献３】T. Shimizu et al., Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, pp.243-246 (2001).
【非特許文献４】V. Khemka, et al., IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 5, MAY 2000, pp.286-288
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一般的に、ショットキーバリアダイオードは、その用途に応じて立ち上がり電圧を変更する必要がある。このため、Ｇａ２Ｏ３系の半導体層を有するショットキーバリアダイオードについても、従来と異なる範囲の立ち上がり電圧を有するもの、特に順方向損失を低く抑えることができる低い立ち上がり電圧を有するものが求められている。
【０００９】
このため、本発明の目的は、Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、従来のものよりも低い立ち上がり電圧を有するショットキーバリアダイオードを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様は、上記目的を達成するために、下記［１］〜［３］のショットキーバリアダイオードを提供する。
【００１１】
［１］Ｇａ２Ｏ３系単結晶からなる半導体層と、前記半導体層とショットキー接合を形成し、前記半導体層と接触する部分がＭｏ又はＷからなるアノード電極と、カソード電極と、を備え、立ち上がり電圧が０．３Ｖ以上かつ０．５Ｖ以下である、ショットキーバリアダイオード。
【００１２】
［２］Ｇａ２Ｏ３系単結晶からなり、一方の面に開口するトレンチを有する第１の半導体層と、前記第１の半導体層の前記トレンチが開口していない面に積層された、Ｇａ２Ｏ３系単結晶からなる第２の半導体層と、前記トレンチの内面を覆う絶縁膜と、前記トレンチ内に前記絶縁膜に覆われるように埋め込まれたトレンチＭＯＳバリアと、前記第１の半導体層とショットキー接合を形成し、前記第１の半導体層と接触する部分がＭｏ又はＷからなり、前記トレンチＭＯＳバリアに接触するアノード電極と、前記第２の半導体層に接続されたカソード電極と、を備えた、ショットキーバリアダイオード。
【００１３】
［３］立ち上がり電圧が０．４Ｖ以上かつ０．６Ｖ以下である、上記［２］に記載のショットキーバリアダイオード。
【発明の効果】
【００１４】
本発明によれば、Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、従来のものよりも低い立ち上がり電圧を有するショットキーバリアダイオードを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、第１の実施の形態に係るショットキーバリアダイオード１の垂直断面図である。
【図２】図２（ａ）は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの垂直断面図である。図２（ｂ）は、トレンチＭＯＳバリアとアノード電極が一体に形成される場合のトレンチの周辺を拡大した図である。
【図３】図３（ａ）〜（ｃ）は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。
【図４】図４（ａ）〜（ｃ）は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。
【図５】図５（ａ）、（ｂ）は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。
【図６】図６は、実施例１に係る、アノード電極の材料とショットキーバリアダイオードの立ち上がり電圧との関係を示すグラフである。
【図７】図７（ａ）、（ｂ）は、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード及び比較例に係る通常のショットキーバリアダイオードの順方向特性、逆方向特性を示す。
【図８】図８（ａ）、（ｂ）は、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード及び比較例に係る市販のＳｉＣショットキーバリアダイオードの順方向特性を示す。
【発明を実施するための形態】
【００１６】
〔第１の実施の形態〕
（ショットキーバリアダイオードの構成）
図１は、第１の実施の形態に係るショットキーバリアダイオード１の垂直断面図である。ショットキーバリアダイオード１は、縦型のショットキーバリアダイオードであり、半導体層１０と、半導体層１０の一方の面上に形成されたアノード電極１１と、半導体層１０の他方の面上に形成されたカソード電極１２と、を有する。
【００１７】
半導体層１０は、Ｇａ２Ｏ３系単結晶からなる平板状の部材であり、典型的にはＧａ２Ｏ３系基板である。半導体層１０は、アンドープ（意図的にドーピングされていない）でもよいし、Ｓｉ、Ｓｎ等のドーパントを含んでもよい。半導体層１０のキャリア濃度は、例えば、１×１０１５ｃｍ−３以上かつ１×１０１８ｃｍ−３以下であることが好ましい。
【００１８】
ここで、Ｇａ２Ｏ３系単結晶とは、Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ２Ｏ３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ２Ｏ３単結晶である（ＧａｘＡｌｙＩｎ（１−ｘ−ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ２Ｏ３単結晶は、例えば、β型の結晶構造を有する。
【００１９】
半導体層１０の厚さは、ショットキーバリアダイオード１の十分な耐圧特性を確保するために、１００ｎｍ以上であることが好ましい。ショットキーバリアダイオード１の耐圧は、半導体層１０の厚さ及びキャリア濃度によって決定される。なお、半導体層１０の厚さの上限は特に限定されないが、厚さの増加に伴って厚さ方向の電気抵抗が増加するため、要求される耐圧特性が得られる範囲でなるべく薄くすることが好ましい。
【００２０】
また、半導体層１０は、２層以上のＧａ２Ｏ３系単結晶層からなる多層構造を有してもよい。この場合、例えば、半導体層１０は、Ｇａ２Ｏ３系単結晶基板と、その上にエピタキシャル成長するＧａ２Ｏ３系単結晶膜から構成される。Ｇａ２Ｏ３系単結晶膜にアノード電極１１が接続され、Ｇａ２Ｏ３系単結晶基板にカソード電極１２が接続される場合、例えば、Ｇａ２Ｏ３系単結晶膜のキャリア濃度が１×１０１５ｃｍ−３以上かつ１×１０１７ｃｍ−３以下に設定され、Ｇａ２Ｏ３系単結晶基板のキャリア濃度が１×１０１７ｃｍ−３以上かつ４×１０１９ｃｍ−３以下に設定される。
【００２１】
アノード電極１１は、半導体層１０と接触する部分がＭｏ（モリブデン）又はＷ（タングステン）からなる。すなわち、アノード電極１１が単層構造を有する場合はその全体がＭｏ又はＷからなり、多層構造を有する場合は半導体層１０と接触する層がＭｏ又はＷからなる。いずれの場合も、アノード電極１１のＭｏ又はＷからなる部分と半導体層１０の界面にショットキー障壁が形成され、アノード電極１１と半導体層１０との間にショットキー接合が形成される。
【００２２】
アノード電極１１の半導体層１０と接触する部分がＭｏからなる場合、ショットキーバリアダイオード１の立ち上がり電圧は０．３Ｖ以上かつ０．５Ｖ以下となる。また、アノード電極１１の半導体層１０と接触する部分がＷからなる場合、ショットキーバリアダイオード１の立ち上がり電圧が０．３Ｖ以上かつ０．５Ｖ以下となる。
【００２３】
アノード電極１１のＭｏ又はＷからなる部分の厚さは、１０ｎｍ以上であることが好ましい。厚さが１０ｎｍに満たない場合、ピンホールが発生して良好な整流性が得られなくなるおそれがある。アノード電極１１のＭｏ又はＷからなる部分の厚さが１０ｎｍ以上であれば、良好な整流性が得られる。また、アノード電極１１が単層構造を有する場合、電流値が立ち上がった後の微分オン抵抗が小さくなる。
【００２４】
また、アノード電極１１のＭｏ又はＷからなる部分の厚さの上限については、素子の性能面からの制約はない。
【００２５】
アノード電極１１が積層構造を有する場合、例えば、Ｍｏ又はＷからなる層の上にＡｕ層が積層される。このＡｕ層は、電極自体の配線抵抗を低減するために用いられる。Ａｕ層の厚さは、配線抵抗を下げるためには厚いほどよいが、製造コストの点から１０μｍ以下であることが好ましい。
【００２６】
カソード電極１２は、半導体層１０と接触する部分がＧａ２Ｏ３系単結晶とオーミック接合を形成するＴｉ等の金属からなり、半導体層１０とオーミック接合を形成する。すなわち、カソード電極１２が単層構造を有する場合はその全体がＴｉ等からなり、多層構造を有する場合は半導体層１０と接触する層がＴｉ等からなる。カソード電極１２の多層構造としては、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌが挙げられる。
【００２７】
ショットキーバリアダイオード１においては、アノード電極１１とカソード電極１２との間に順方向の電圧（アノード電極１１側が正電位）を印加することにより、半導体層１０から見たアノード電極１１と半導体層１０との界面のエネルギー障壁が低下し、アノード電極１１からカソード電極１２へ電流が流れる。一方、アノード電極１１とカソード電極１２との間に逆方向の電圧（アノード電極１１側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。
【００２８】
（ショットキーバリアダイオードの製造方法）
以下に、ショットキーバリアダイオード１の製造方法の一例について説明する。
【００２９】
まず、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ２Ｏ３系単結晶のバルク結晶をスライスし、表面を研磨することにより、半導体層１０としてのＧａ２Ｏ３系基板を形成する。
【００３０】
次に、半導体層１０の表面と裏面に、硫酸過水（例えば、体積比が硫酸：過酸化水素：水＝４：１：１）を用いた前処理を施す。また、塩酸、硝酸、硫酸、フッ酸、バッファードフッ酸等の硫酸過水以外の処理液を用いる場合は、それらの処理液による処理の後に硫酸過水を用いた処理を行う。前処理の最後に硫酸過水を用いた処理を行わない場合、アノード電極１１の材料に依存せずにショットキーバリアダイオード１の立ち上がり電圧が０．８〜１．０Ｖ程度に固定されてしまうおそれがある。
【００３１】
次に、真空蒸着等により、半導体層１０の表面と裏面に、それぞれアノード電極１１とカソード電極１２を形成する。アノード電極１１は、フォトエッチング等により円形等の所定の形状にパターニングされてもよい。
【００３２】
〔第２の実施の形態〕
（トレンチＭＯＳ型ショットキーバリアダイオードの構成）
図２（ａ）は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２の垂直断面図である。トレンチＭＯＳ型ショットキーバリアダイオード２は、トレンチＭＯＳ領域を有する縦型のショットキーバリアダイオードである。
【００３３】
トレンチＭＯＳ型ショットキーバリアダイオード２は、積層された第１の半導体層２０と第２の半導体層２１を有し、第１の半導体層２０にはアノード電極２３が接続され、第２の半導体層２１にはカソード電極２４が接続される。
【００３４】
第１の半導体層２０は、第２の半導体層２１の反対側の面２７に開口するトレンチ２２を有する。トレンチ２２の内面は絶縁膜２５に覆われ、トレンチ２２内に絶縁膜２５に覆われるようにトレンチＭＯＳバリア２６が埋め込まれている。アノード電極２３は、トレンチＭＯＳバリア２６に接触する。
【００３５】
また、トレンチＭＯＳ型ショットキーバリアダイオード２は、電極端部での絶縁破壊を抑制し、耐圧を向上させるためにフィールドプレート構造を有する。第１の半導体層２０の面２７上のアノード電極２３の周りに、ＳｉＯ２等の誘電体からなる誘電体膜２８が設けられ、その誘電体膜２８の上にアノード電極２３の縁が乗り上げている。
【００３６】
トレンチＭＯＳ型ショットキーバリアダイオード２においては、アノード電極２３とカソード電極２４との間に順方向電圧（アノード電極２３側が正電位）を印加することにより、第１の半導体層２０から見たアノード電極２３と第１の半導体層２０との界面のエネルギー障壁が低下し、アノード電極２３からカソード電極２４へ電流が流れる。
【００３７】
一方、アノード電極２３とカソード電極２４との間に逆方向電圧（アノード電極２３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。アノード電極２３とカソード電極２４との間に逆方向電圧を印加すると、アノード電極２３と第１の半導体層２０との界面及び絶縁膜２５と第１の半導体層２０との界面から空乏層が拡がる。
【００３８】
一般的に、ショットキーバリアダイオードの逆方向リーク電流の上限は１μＡとされている。本実施の形態では、１μＡのリーク電流が流れるときの逆方向電圧を耐圧と定義する。
【００３９】
例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体ＳｉＣ技術と応用」、第２版、日刊工業新聞社、２０１１年９月３０日、ｐ．３５５”に記載された、ＳｉＣを半導体層とするショットキーバリアダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が０．０００１Ａ／ｃｍ２のときのショットキー電極直下の電界強度は、およそ０．８ＭＶ／ｃｍである。ここで、０．０００１Ａ／ｃｍ２は、サイズが１ｍｍ×１ｍｍであるショットキー電極に１μＡの電流が流れたときのショットキー電極直下の電流密度である。
【００４０】
このため、半導体材料自体の絶縁破壊電界強度が数ＭＶ／ｃｍあったとしても、ショットキー電極直下の電界強度が０．８ＭＶ／ｃｍを超えると、１μＡを超えるリーク電流が流れることになる。
【００４１】
例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーバリアダイオードにおいて１２００Ｖの耐圧を得るためには、ショットキー電極直下の電界強度を０．８ＭＶ／ｃｍ以下に抑えるために、半導体層のドナー濃度を１０１５ｃｍ−３台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。
【００４２】
本実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２は、トレンチＭＯＳ構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、トレンチＭＯＳ型ショットキーバリアダイオード２は、高耐圧かつ低損失のショットキーバリアダイオードである。
【００４３】
なお、高耐圧かつ低損失のショットキーバリアダイオードとして、ジャンクションバリアショットキー（ＪＢＳ）ダイオードが知られているが、ｐ型のＧａ２Ｏ３は製造が困難であるため、Ｇａ２Ｏ３はｐ型領域が必要なＪＢＳダイオードの材料に向いていない。
【００４４】
第２の半導体層２１は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。第２の半導体層２１のドナー濃度は、例えば、１．０×１０１８以上かつ１．０×１０２０ｃｍ−３以下である。第２の半導体層２１の厚さＴｓは、例えば、１０〜６００μｍである。第２の半導体層２１は、例えば、Ｇａ２Ｏ３系単結晶基板である。
【００４５】
第１の半導体層２０は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。第１の半導体層２０のドナー濃度は、第２の半導体層２１のドナー濃度よりも低い。第１の半導体層２０は、例えば、Ｇａ２Ｏ３系単結晶基板である第２の半導体層２１上にエピタキシャル成長したエピタキシャル層である。
【００４６】
なお、第１の半導体層２０と第２の半導体層２１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。すなわち、第１の半導体層２０と第２の半導体層２１を、高ドナー濃度層を介して積層してもよい。この高ドナー濃度層は、例えば、基板である第２の半導体層２１上に第１の半導体層２０をエピタキシャル成長させる場合に用いられる。第１の半導体層２０の成長初期は、ドーパントの取り込み量が不安定であったり、基板である第２の半導体層２１からのアクセプタ不純物の拡散があったりするため、第２の半導体層２１上に第１の半導体層２０を直接成長させると、第１の半導体層２０の第２の半導体層２１との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、第１の半導体層２０よりも高い濃度に設定され、より好ましくは、第２の半導体層２１よりも高い濃度に設定される。
【００４７】
第１の半導体層２０のドナー濃度が増加するほど、トレンチＭＯＳ型ショットキーバリアダイオード２の各部の電界強度が増加する。第１の半導体層２０中のアノード電極２３直下の領域中の最大電界強度、第１の半導体層２０中の最大電界強度、及び絶縁膜２５中の最大電界強度を低く抑えるためには、第１の半導体層２０のドナー濃度がおよそ１．０×１０１７ｃｍ−３以下であることが好ましい。一方、ドナー濃度が小さくなるほど第１の半導体層２０の抵抗が大きくなり、順方向損失が増加してしまうため、例えば１２００Ｖ以下の耐圧を確保する場合には、３．０×１０１６ｃｍ−３以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度を例えば１．０×１０１６ｃｍ−３程度まで下げてもよい。
【００４８】
第１の半導体層２０の厚さＴｅが増加するほど、第１の半導体層２０中の最大電界強度及び絶縁膜２５中の最大電界強度が低減する。第１の半導体層２０の厚さＴｅをおよそ３μｍ以上にすることにより、第１の半導体層２０中の最大電界強度及び絶縁膜２５中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、トレンチＭＯＳ型ショットキーバリアダイオード２の小型化の観点から、第１の半導体層２０の厚さＴｅはおよそ３μｍ以上かつ９μｍ以下であることが好ましい。
【００４９】
トレンチ２２の深さＤｔによってトレンチＭＯＳ型ショットキーバリアダイオード２の各部の電界強度が変化する。第１の半導体層２０中のアノード電極２３直下の領域中の最大電界強度、第１の半導体層２０中の最大電界強度、及び絶縁膜２５中の最大電界強度を低く抑えるためには、トレンチ２２の深さＤｔがおよそ１．５μｍ以上かつ６μｍ以下であることが好ましい。
【００５０】
トレンチ２２の幅Ｗｔは、狭いほど導通損失を低減できるが、狭いほど製造難易度が上がり、それに起因して製造歩留まりが低下するため、０．３μｍ以上かつ５μｍ以下であることが好ましい。
【００５１】
第１の半導体層２０の隣接するトレンチ２２の間のメサ形状部分の幅Ｗｍが低減するほど、第１の半導体層２０中のアノード電極２３直下の領域中の最大電界強度が低減する。第１の半導体層２０中のアノード電極２３直下の領域中の最大電界強度を低く抑えるためには、メサ形状部分の幅Ｗｍが５μｍ以下であることが好ましい。一方、メサ形状部分の幅が小さいほどトレンチ２２の製造難度が上がるため、メサ形状部分の幅Ｗｍが０．２５μｍ以上であることが好ましい。
【００５２】
絶縁膜２５の誘電率が増加するほど、絶縁膜２５中の最大電界強度が低減するため、絶縁膜２５は誘電率が高い材料からなることが好ましい。例えば、絶縁膜２５の材料としてＡｌ２Ｏ３（比誘電率がおよそ９．３）、ＨｆＯ２（比誘電率がおよそ２２）を用いることができるが、誘電率の高いＨｆＯ２を用いることが特に好ましい。
【００５３】
また、絶縁膜２５の厚さＴｉが増加するほど、第１の半導体層２０中の最大電界強度が低減するが、絶縁膜２５中の最大電界強度およびアノード電極２３直下の領域中の最大電界強度が増加する。製造容易性の観点からは、絶縁膜２５の厚さは小さい方が好ましく、３００ｎｍ以下であることがより好ましい。ただし、当然ながら、トレンチＭＯＳバリア２６と第１の半導体層２０の間に直接電流がほとんど流れない程度の厚さは必要である。
【００５４】
アノード電極２３と誘電体膜２８の重なり長さＬＦＰは、フィールドプレート構造による耐圧向上の効果を十分に発揮させるため、２０μｍ以上であることが好ましい。
【００５５】
アノード電極２３は、アノード電極２３の第１の半導体層２０と接触する部分がＭｏ又はＷからなり、第１の半導体層２０とショットキー接触する。
【００５６】
トレンチＭＯＳバリア２６の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属を用いることができる。ただし、図２（ａ）に示されるように、トレンチＭＯＳバリア２６とアノード電極２３が一体に形成される場合は、アノード電極２３の第１の半導体層２０と接触する部分がＭｏ又はＷからなるため、トレンチＭＯＳバリア２６の表層もＭｏ又はＷからなる。
【００５７】
図２（ｂ）は、トレンチＭＯＳバリア２６とアノード電極２３が一体に形成される場合のトレンチ２２の周辺を拡大した図である。アノード電極２３は第１の半導体層２０と接触する第１の層２３ａとその上に形成される第２の層２３ｂを有する。トレンチＭＯＳバリア２６は、絶縁膜２５に接触する第１の層２６ａとその上に形成される第２の層２６ｂを有する。
【００５８】
アノード電極２３の第１の層２３ａとトレンチＭＯＳバリア２６の第１の層２６ａは連続した一枚のＭｏ又はＷからなる膜である。また、アノード電極２３の第２の層２３ｂとトレンチＭＯＳバリア２６の第２の層２６ｂも、連続した一枚のＡｕ等の導体からなる膜である。
【００５９】
アノード電極２３の第１の半導体層２０と接触する部分（第１の層２３ａ）がＭｏ又はＷからなる場合、トレンチＭＯＳ型ショットキーバリアダイオード２の立ち上がり電圧は０．４Ｖ以上かつ０．６Ｖ以下となる。アノード電極の材料が同じであっても第１の実施の形態に係るショットキーバリアダイオード１のよりも立ち上がり電圧が少し高くなるのは、トレンチＭＯＳ構造を設けることによって、メサ形状部分にポテンシャルバリアが形成されるためである。これは、メサ形状部分の幅Ｗｍに依存し、幅Ｗｍが小さくなるほど立ち上がり電圧が大きくなる。
【００６０】
トレンチＭＯＳ型ショットキーバリアダイオード２中の電界強度は、上述のように、隣接する２つのトレンチ２２の間のメサ形状部分の幅、トレンチ２２の深さＤｔ、絶縁膜２５の厚さＴｉ等の影響を受けるが、トレンチ２２の平面パターンにはほとんど影響を受けない。このため、第１の半導体層２０のトレンチ２２の平面パターンは特に限定されない。
【００６１】
カソード電極２４は、第２の半導体層２１とオーミック接触する。カソード電極２４は、Ｔｉ等の金属からなる。カソード電極２４は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。カソード電極２４と第２の半導体層２１を確実にオーミック接触させるため、カソード電極２４の第２の半導体層２１と接触する層がＴｉからなることが好ましい。
【００６２】
（トレンチＭＯＳ型ショットキーバリアダイオードの製造方法）
以下に、トレンチＭＯＳ型ショットキーバリアダイオード２の製造方法の一例を示す。
【００６３】
図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）、図５（ａ）、（ｂ）は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２の製造工程を示す垂直断面図である。
【００６４】
まず、図３（ａ）に示されるように、Ｇａ２Ｏ３系単結晶基板等の第２の半導体層２１上に、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等によりＧａ２Ｏ３系単結晶をエピタキシャル成長させ、第１の半導体層２０を形成する。
【００６５】
次に、図３（ｂ）に示されるように、フォトリソグラフィとドライエッチング等により第１の半導体層２０の上面にトレンチ２２を形成する。
【００６６】
トレンチ２２の形成にドライエッチングを用いる場合の好ましい条件は、例えば、エッチングガスがＢＣｌ３（３０ｓｃｃｍ）、圧力が１．０Ｐａ、アンテナ出力が１６０Ｗ、バイアス出力が１７Ｗ、時間が９０分である。
【００６７】
また、トレンチ２２の形成後、トレンチの内面の荒れやプラズマダメージを除去するため、リン酸での処理を行うことが好ましい。典型的には、１３０〜１４０℃に加熱したリン酸へ５〜３０分浸漬することが好ましい。
【００６８】
次に、図３（ｃ）に示されるように、ＡＬＤ（Atomic Layer Deposition）法等により、トレンチ２２の内面を覆うように第１の半導体層２０の上面にＨｆＯ２等からなる絶縁膜２５を形成する。ＨｆＯ２の成膜条件は特に限定されないが、例えば、Ｈｆの原料としてＴＤＭＡＨを、酸化剤としてＯ３を用い、ＴＤＭＡＨを０．２５秒間、Ｏ３を０．１５秒間ずつ交互に供給して成膜する。そのときの基板温度は２５０℃とする。
【００６９】
次に、図４（ａ）に示されるように、ＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理により、絶縁膜２５のトレンチ２２の外側の部分（トレンチ２２の間のメサ形状部分上の部分）を除去する。
【００７０】
次に、図４（ｂ）に示されるように、第１の半導体層２０の面２７上に誘電体膜２８を形成する。例えば、プラズマＣＶＤ（Chemical Vapor Deposition）又はスパッタによりＳｉＯ２膜を面２７の全面に堆積させた後、フッ素系のドライエッチング、又はフッ酸若しくはバッファードフッ酸によるウェットエッチングによりＳｉＯ２膜をパターニングすることにより、誘電体膜２８を形成する。
【００７１】
次に、図４（ｃ）に示されるように、電子ビーム蒸着等により、第２の半導体層２１の底面にＴｉ／Ａｕ積層構造等を有するカソード電極２４を形成する。その後、窒素雰囲気中で４５０℃１分の加熱処理を行う。この加熱処理によって、カソード電極２４と第２の半導体層２１の間のコンタクト抵抗が減少する。
【００７２】
次に、図５（ａ）に示されるように、電子ビーム蒸着等により、Ｃｕ／Ａｕ／Ｎｉ積層構造等を有するトレンチＭＯＳバリア２６とアノード電極２３を連続的、一体的に形成する。
【００７３】
トレンチＭＯＳバリア２６とアノード電極２３の蒸着の前に、ＣＭＰの研磨剤などを除去する目的で硫酸過水による処理を行う。塩酸、硝酸、硫酸、フッ酸、バッファードフッ酸等の硫酸過水以外の処理液を用いる場合は、立ち上がり電圧が０．８〜１．０Ｖ程度で固定されることを防ぐため、それらの処理液による処理の後に硫酸過水を用いた処理を行う。
【００７４】
次に、図５（ｂ）に示されるように、フォトリソグラフィとウェットエッチング等により、アノード電極２３を円形等の所定の形状にパターニングする。
【００７５】
（実施の形態の効果）
上記第１、２の実施の形態によれば、ショットキー電極としてのアノード電極の材料にＭｏ又はＷを用いることにより、Ｇａ２Ｏ３系単結晶からなる半導体層を有するショットキーバリアダイオードにおいて、従来よりも低い立ち上がり電圧を得ることができる。
【実施例１】
【００７６】
第１の実施の形態に係るショットキーバリアダイオード１と同様の構造を有するショットキーバリアダイオードにおいて、ショットキー電極であるアノード電極の材料を変えて立ち上がり電圧の変化を調べた。
【００７７】
本実施例においては、半導体層として、ドナー濃度が１０１７ｃｍ−３程度、厚さが６５０μｍのアンドープ（ドナーを意図的に添加していない）のＧａ２Ｏ３基板を用いた。
【００７８】
また、アノード電極として、直径が２００μｍの円形の電極を電子ビーム蒸着により形成した。アノード電極の蒸着前には、半導体層の表面を硫酸過水で処理した。アノード電極の材料としては、Ａｌ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄを用いた。
【００７９】
また、カソード電極として、厚さ５０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｕ膜が積層されたＴｉ／Ａｕ積層構造を有する電極を電子ビーム蒸着により半導体層の一部に形成した。
【００８０】
図６は、実施例１に係る、アノード電極の材料とショットキーバリアダイオードの立ち上がり電圧との関係を示すグラフである。
【００８１】
図６は、アノード電極の材料がＡｌ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄのときのショットキーバリアダイオードの立ち上がり電圧がそれぞれおよそ０Ｖ、０．０５Ｖ、０．３５Ｖ、０．４Ｖ、０．５５Ｖ、０．６５Ｖ、０．８５Ｖ、０．９５Ｖ、０．９５Ｖであることを示している。
【００８２】
これらの材料のうち、Ｎｉ、ＰｔはＧａ２Ｏ３系単結晶からなる半導体層に接合されるショットキー電極の材料としては公知であるので、これらを用いる場合とは異なる立ち上がり電圧が得られるＭｏ、Ｗは、新しいショットキー電極の材料として有用である。
【００８３】
アノード電極がＭｏからなる場合、ショットキーバリアダイオードの立ち上がり電圧はばらつきを含めて０．３Ｖ以上かつ０．５Ｖ以下となる。また、アノード電極がＷからなる場合も、ショットキーバリアダイオードの立ち上がり電圧はばらつきを含めて０．３Ｖ以上かつ０．５Ｖ以下となる。
【００８４】
なお、Ｍｏ、Ｗよりも立ち上がり電圧の低い材料としてＡｇがあるが、複数回の試験を実施した結果、立ち上がり電圧の繰り返し再現性がきわめて低く、ショットキーバリアダイオードの電極材料には適していないことが確認された。
【実施例２】
【００８５】
第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２を製造し、メサ形状部分の幅Ｗｍとデバイス特性の関係を調べ、また、トレンチが形成されていない通常のショットキーバリアダイオードとのデバイス特性の比較を行った。
【００８６】
本実施例に係るトレンチＭＯＳ型ショットキーバリアダイオード２の構成は、以下の通りである。
【００８７】
第２の半導体層２１として、厚さ５７０μｍ、ドナー濃度６×１０１８ｃｍ−３のＳｎドープＧａ２Ｏ３基板を用いた。第１の半導体層２０として、厚さ５μｍ、ドナー濃度６×１０１６ｃｍ−３のＳｉドープＧａ２Ｏ３膜を用いた。
【００８８】
トレンチ２２の深さＤｔは２．３μｍ、幅Ｗｔは４μｍ、メサ形状部分の幅Ｗｍは２〜５μｍ、アノード電極２３と誘電体膜２８の重なり長さＬＦＰは５０μｍとした。絶縁膜２５として、厚さ５０ｎｍのＨｆＯ２膜を用いた。
【００８９】
トレンチＭＯＳバリア２６及びアノード電極２３として、厚さ３０ｎｍのＭｏ膜と厚さ３０００μｍのＡｕ膜と厚さ５０ｎｍのＮｉ膜が積層されたＭｏ／Ａｕ／Ｎｉ積層膜を用いた。トレンチ２２内には、Ｍｏ膜とＡｕ膜が埋め込まれた。アノード電極２３となる部分は、直径４００μｍの円形にパターニングした。最上層のＮｉ膜は、このパターニングで用いるフォトレジストの密着性を上げるために形成した。
【００９０】
カソード電極２４として、厚さ５０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｕ膜が積層されたＴｉ／Ａｕ積層膜を用いた。カソード電極２４はＳｎドープＧａ２Ｏ３基板の裏面全面に形成し、ＳｎドープＧａ２Ｏ３基板との接触抵抗を低減させるために４５０℃、１分間のアニール処理を施した。
【００９１】
また、比較のために、トレンチが形成されていない試料（通常のショットキーバリアダイオード）も同じエピウェハ上に作製した。
【００９２】
図７（ａ）は、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２及び比較例に係る通常のショットキーバリアダイオードの順方向特性を示す。
【００９３】
図中の「トレンチＳＢＤ」はトレンチＭＯＳ型ショットキーバリアダイオード２を意味し、「ＳＢＤ」は比較例としてのトレンチが形成されていない通常のショットキーバリアダイオードを意味する。また、「２μｍ」、「３μｍ」、「４μｍ」、「５μｍ」は、それぞれトレンチＭＯＳ型ショットキーバリアダイオード２のメサ形状部分の幅Ｗｍを示す。
【００９４】
図７（ａ）は、トレンチＭＯＳ型ショットキーバリアダイオード２において、メサ形状部分の幅Ｗｍの縮小に伴ってオン抵抗が上昇することを示している。これは、アノード電極２３下の領域における電流経路であるメサ形状部分の面積に対して非電流経路であるトレンチ２２内の部分の面積が相対的に増加したためであり、合理的な結果と言える。
【００９５】
一方で、トレンチＭＯＳ型ショットキーバリアダイオード２の立ち上がり電圧はメサ形状部分の幅Ｗｍにほとんど依存せず、いずれもおよそ０．５５Ｖであった。ばらつきを含めると、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２の立ち上がり電圧は０．４Ｖ以上かつ０．６Ｖ以下となる。
【００９６】
また、上述のように、Ｗはショットキーバリアダイオード１のアノード電極の材料としてＭｏと近い特性を有するため、トレンチＭＯＳ型ショットキーバリアダイオード２においてＭｏの代わりにＷを用いる場合も近い特性を発揮し、立ち上がり電圧はばらつきを含めて０．４Ｖ以上かつ０．６Ｖ以下となる。
【００９７】
第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２のようなトレンチＭＯＳ型ショットキーバリアダイオードにおいては、立ち上がり電圧が０．４Ｖ以上であれば逆方向リークを効果的に抑えられるため、Ｍｏ又はＷをアノード電極の材料に用いることにより、逆方向リークを効果的に抑えつつ、立ち上がり電圧を小さくすることができる。
【００９８】
また、図７（ａ）は、トレンチＭＯＳ型ショットキーバリアダイオード２の方が通常のショットキーバリアダイオードよりもオン抵抗が高いことを示している。これは、トレンチＭＯＳ構造を設けることで電流経路が狭くなったためであり、これも合理的な結果と言える。
【００９９】
図７（ｂ）は、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２及び比較例に係る通常のショットキーバリアダイオードの逆方向特性を示す。
【０１００】
図７（ｂ）によれば、トレンチＭＯＳ型ショットキーバリアダイオード２のリーク電流はトレンチが形成されていない通常のショットキーバリアダイオードのリーク電流よりも数桁低く、トレンチＭＯＳ構造による耐圧上昇効果が確認された。また、メサ形状部分の幅Ｗｍが狭いほど、逆方向リーク電流が小さくなることがわかった。
【０１０１】
図８（ａ）は、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２及び比較例に係る市販のＳｉＣショットキーバリアダイオードの順方向特性を示す。なお、図８（ａ）及び後述する図８（ｂ）に係るトレンチＭＯＳ型ショットキーバリアダイオード２のメサ形状部分の幅Ｗｍは、２μｍである。
【０１０２】
図中の「ＳＢＤ１」、「ＳＢＤ２」、「ＳＢＤ３」は、異なる３種の市販のＳｉＣショットキーバリアダイオードを意味する。
【０１０３】
図８（ａ）によれば、アノード電極にＭｏを用いたトレンチＭＯＳ型ショットキーバリアダイオード２の立ち上がり電圧が、市販のＳｉＣショットキーバリアダイオードの立ち上がり電圧よりも低く、低損失で動作することが確認された。
【０１０４】
図８（ｂ）は、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２及び比較例に係る市販のＳｉＣショットキーバリアダイオードの逆方向特性を示す。
【０１０５】
図８（ｂ）によれば、トレンチＭＯＳ型ショットキーバリアダイオード２の逆方向リーク電流は市販のＳｉＣショットキーバリアダイオードと同等に抑えられている。
【０１０６】
図８（ａ）、（ｂ）に示される結果は、ＳｉＣショットキーバリアダイオードの性能をＧａ２Ｏ３ショットキーバリアダイオードの性能が超えた初めての動作実証である。
【０１０７】
以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
【０１０８】
また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【０１０９】
１…ショットキーバリアダイオード、  ２…トレンチＭＯＳ型ショットキーバリアダイオード、  １０…半導体層、  １１、２３…アノード電極、  １２、２４…カソード電極、  ２０…第１の半導体層、  ２１…第２の半導体層、  ２２…トレンチ、  ２５…絶縁膜、  ２６…トレンチＭＯＳバリア、  ２８…誘電体膜
【図１】
2019016680.tif 000003
【図２】
2019016680.tif 000004
【図３】
2019016680.tif 000005
【図４】
2019016680.tif 000006
【図５】
2019016680.tif 000007
【図６】
2019016680.tif 000008
【図７】
2019016680.tif 000009
【図８】
2019016680.tif 000010