(57)【要約】【課題】集積回路素子に内蔵されるインダクターのＱ値が悪化するおそれを低減することが可能な発振器を提供すること。【解決手段】振動片及び前記振動片を収容する振動片用容器を含む振動子と、インダクターを含む集積回路素子と、を備え、前記振動子と前記集積回路素子とは積層されており、前記振動子は金属部材を有し、平面視で、前記金属部材は前記インダクターと重なっていない、発振器。【選択図】図６
2019097149.tif 000002
【特許請求の範囲】
【請求項１】
振動片及び前記振動片を収容する振動片用容器を含む振動子と、
インダクターを含む集積回路素子と、を備え、
前記振動子と前記集積回路素子とは積層されており、
前記振動子は金属部材を有し、
平面視で、前記金属部材は前記インダクターと重なっていない、発振器。
【請求項２】
前記集積回路素子は、前記インダクターの周囲に設けられたガードリングをさらに含み、
平面視で、前記金属部材はガードリングと重なっていない、請求項１に記載の発振器。
【請求項３】
前記集積回路素子は、前記インダクター及びフィルターを含むＰＬＬ回路を有し、
平面視で、前記フィルターは前記金属部材と重なっている、請求項１又は２に記載の発振器。
【請求項４】
前記集積回路素子は、
前記振動子と接続される発振用回路と、
前記ＰＬＬ回路から出力される発振信号に基づく信号を出力する出力回路と、を有し、
前記発振信号は前記発振用回路の出力信号に位相同期され、
平面視で、前記ＰＬＬ回路は前記発振用回路と前記出力回路との間に配置されている、請求項３に記載の発振器。
【請求項５】
前記集積回路素子は、
前記振動子の一端と電気的に接続される第１のパッドと、
前記振動子の他端と電気的に接続される第２のパッドと、
前記出力回路と電気的に接続される第３のパッドと、を有し、
前記第１のパッド及び前記第２のパッドは、前記集積回路素子の第１の辺に沿って設けられており、
前記第３のパッドは、前記集積回路素子の前記第１の辺と対向する第２の辺に沿って設けられている、請求項４に記載の発振器。
【請求項６】
前記振動片用容器は、
前記振動片が収容される凹部が設けられた基体と、
前記金属部材である蓋体と、を含み、
前記振動子は、前記蓋体が前記集積回路素子に向かい合うように、前記集積回路素子に搭載されている、請求項１乃至５のいずれか１項に記載の発振器。
【請求項７】
前記金属部材は、前記振動片に設けられた電極である、請求項１乃至５のいずれか１項に記載の発振器。
【請求項８】
前記振動片用容器の外面には、４つの隅に第１の電極、第２の電極、第３の電極及び第４の電極が設けられており、
前記第１の電極と前記第３の電極は、前記外面の対角上にある２つの隅に設けられており、
前記第２の電極と前記第４の電極は、前記外面の対角上にある他の２つの隅に設けられており、
前記第３の電極は、前記第１の電極と前記第２の電極との間まで延伸している、請求項１乃至７のいずれか１項に記載の発振器。
【請求項９】
振動片及び前記振動片を収容する振動片用容器を含む振動子と、
集積回路素子と、を備え、
前記振動子と前記集積回路素子とは積層されており、
前記集積回路素子は、
前記振動子と接続される発振用回路と、
第１のインダクターを含む第１のＰＬＬ回路と、
第２のインダクターを含む第２のＰＬＬ回路と、を有し、
前記第１のＰＬＬ回路から出力される第１の発振信号及び前記第２のＰＬＬ回路から出力される第２の発振信号は、前記発振用回路の出力信号に位相同期され、
前記振動子は金属部材を有し、
平面視で、前記金属部材は前記第１のインダクター及び前記第２のインダクターと重なっていない、発振器。
【請求項１０】
請求項１乃至９のいずれか１項に記載の発振器を備えた、電子機器。
【請求項１１】
請求項１乃至９のいずれか１項に記載の発振器を備えた、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器、電子機器及び移動体に関する。
【背景技術】
【０００２】
水晶振動子等の振動子を発振させて所望の周波数の信号を出力する発振器は、様々な電子機器やシステムに広く使用されている。小型化の要求を満たすため、振動子と振動子を発振させるための集積回路素子（ＩＣ：Integrated Circuit）とが積層された発振器が知られている。例えば、特許文献１には、水晶振動子と半導体素子が基板上に積層された半導体モジュールが開示されている。この半導体モジュールでは、インダクター等の電子部品は水晶振動子及び半導体素子とは別体として基板上に搭載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１０４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、振動子とＩＣとが積層された発振器において、さらなる小型化のためにインダクターをＩＣに内蔵する構成とした場合、新たな問題が発生することが本願発明者により見出された。すなわち、インダクターに流れる電流によって発生する磁界が水晶振動子の一部を構成している金属部材によって遮られ、当該金属部材内に渦電流が発生し、その結果、インダクターのＱ値が悪化し、回路要素としての機能が劣化してしまうおそれがあることが分かった。
【０００５】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、集積回路素子に内蔵されるインダクターのＱ値が悪化するおそれを低減することが可能な発振器を提供することができる。また、本発明のいくつかの態様によれば、当該発振器を用いた電子機器及び移動体を提供することができる。
【課題を解決するための手段】
【０００６】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例に係る発振器は、振動片及び前記振動片を収容する振動片用容器を含む振動子と、インダクターを含む集積回路素子と、を備え、前記振動子と前記集積回路素子とは積層されており、前記振動子は金属部材を有し、平面視で、前記金属部材は前記インダクターと重なっていない。
【０００８】
本適用例に係る発振器では、平面視で、振動子が有する金属部材は集積回路素子に含まれるインダクターと重なっていないので、インダクターに流れる電流によって発生する磁界が、振動子が有する金属部材によって遮られにくく、当該金属部材内に渦電流が発生しにくい。従って、本適用例に係る発振器によれば、インダクターのＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【０００９】
［適用例２］
上記適用例に係る発振器において、前記集積回路素子は、前記インダクターの周囲に設
けられたガードリングをさらに含み、平面視で、前記金属部材はガードリングと重なっていなくてもよい。
【００１０】
本適用例に係る発振器では、平面視で、振動子が有する金属部材はインダクターの周囲に設けられたガードリングと重なっていないので、振動子が有する金属部材とインダクターとの距離がより大きい。従って、本適用例に係る発振器によれば、インダクターに流れる電流によって発生する磁界が、振動子が有する金属部材によってより遮られにくく、当該金属部材内に渦電流がより発生しにくいので、インダクターのＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００１１】
［適用例３］
上記適用例に係る発振器において、前記集積回路素子は、前記インダクター及びフィルターを含むＰＬＬ回路を有し、平面視で、前記フィルターは前記金属部材と重なっていてもよい。
【００１２】
本適用例に係る発振器では、平面視で、振動子が有する金属部材の影響を受けにくいフィルターが振動子と重なるように配置されることにより、振動子と重なる領域も有効に利用されている。従って、本適用例によれば、集積回路素子の面積の増加が低減され、発振器の小型化が実現される。なお、本適用例に係る発振器では、必ずしもフィルターの全部が金属部分と重なっている必要はなく、フィルターの一部が重なっていればよい。
【００１３】
［適用例４］
上記適用例に係る発振器において、前記集積回路素子は、前記振動子と接続される発振用回路と、前記ＰＬＬ回路から出力される発振信号に基づく信号を出力する出力回路と、を有し、前記発振信号は前記発振用回路の出力信号に位相同期され、平面視で、前記ＰＬＬ回路は前記発振用回路と前記出力回路との間に配置されていてもよい。
【００１４】
本適用例に係る発振器では、発振用回路の出力信号がＰＬＬ回路へと伝播し、ＰＬＬ回路から出力される発振信号が出力回路へと伝播するため、各種の信号の流れに整合させるように、ＰＬＬ回路が発振用回路と出力回路との間に配置されており、各種の信号が伝播する配線が短くなる。従って、本適用例に係る発振器によれば、各配線の寄生容量が低減され、他の信号とのクロストーク等により各信号に重畳されるノイズが低減される。
【００１５】
［適用例５］
上記適用例に係る発振器において、前記集積回路素子は、前記振動子の一端と電気的に接続される第１のパッドと、前記振動子の他端と電気的に接続される第２のパッドと、前記出力回路と電気的に接続される第３のパッドと、を有し、前記第１のパッド及び前記第２のパッドは、前記集積回路素子の第１の辺に沿って設けられており、前記第３のパッドは、前記集積回路素子の前記第１の辺と対向する第２の辺に沿って設けられていてもよい。
【００１６】
本適用例に係る発振器では、振動子から第１の辺に沿って設けられた第１のパッド又は第２のパッドを介して集積回路素子に入力された信号は、第１の辺から第２の辺に向かって伝播し、第２の辺に沿って設けられ第３のパッドを介して出力されることになる。そのため、集積回路素子において、第１の辺から第２の辺に向かう概ね一方向に各種の信号が流れるように各回路を配置することが容易であり、当該各種の信号が伝播する各種の配線が短くなる。従って、本適用例に係る発振器によれば、各配線の寄生容量が低減され、他の信号とのクロストーク等により各信号に重畳されるノイズが低減される。
【００１７】
［適用例６］
上記適用例に係る発振器において、前記振動片用容器は、前記振動片が収容される凹部が設けられた基体と、前記金属部材である蓋体と、を含み、前記振動子は、前記蓋体が前記集積回路素子に向かい合うように、前記集積回路素子に搭載されていてもよい。
【００１８】
本適用例に係る発振器では、平面視で、振動片用容器の蓋体はインダクターと重なっていないので、インダクターに流れる電流によって発生する磁界が、金属部材である蓋体によって遮られにくく、当該蓋体内に渦電流が発生しにくい。従って、本適用例に係る発振器によれば、インダクターのＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００１９】
また、本適用例に係る発振器によれば、振動片用容器の基体の外面に設けられた電極と集積回路素子に設けられた電極とをワイヤーボンディングによって接続することが可能であるため、実装が容易である。
【００２０】
［適用例７］
上記適用例に係る発振器において、前記金属部材は、前記振動片に設けられた電極であってもよい。
【００２１】
本適用例に係る発振器では、平面視で、振動片に設けられた電極はインダクターと重なっていないので、インダクターに流れる電流によって発生する磁界が、振動片に設けられた電極によって遮られにくく、当該電極内に渦電流が発生しにくい。従って、本適用例に係る発振器によれば、インダクターのＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００２２】
［適用例８］
上記適用例に係る発振器において、前記振動片用容器の外面には、４つの隅に第１の電極、第２の電極、第３の電極及び第４の電極が設けられており、前記第１の電極と前記第３の電極は、前記外面の対角上にある２つの隅に設けられており、前記第２の電極と前記第４の電極は、前記外面の対角上にある他の２つの隅に設けられており、前記第３の電極は、前記第１の電極と前記第２の電極との間まで延伸していてもよい。
【００２３】
本適用例に係る発振器では、振動片用容器の外面において、第３の電極が第１の電極と第２の電極との間まで延伸しているので、第１の電極及び第３の電極と集積回路素子の所定の辺に設けられた振動子との接続用の２つの端子とをそれぞれ接続する２本のボンディングワイヤーが短くなるため、これらのワイヤーを低くすることができる。従って、本適用例に係る発振器によれば、振動子及び集積回路素子の封止工程において、ワイヤーの一部がモールド樹脂の外部に露出するおそれが低減される。
【００２４】
また、互換性の要求を満たすために、多くの種類の振動子は４隅に端子が設けられており、かつ、外形が似ているため、製造工程において、製造対象の振動子群に種類の異なる振動子が混入してしまった場合、外形で区別することは難しく、検査工程で初めて判別される事態が生じ得る。これに対して、本適用例に係る発振器では、振動片用容器の外面において、４つの電極が４隅に設けられているため互換性の要求が満たされ、かつ、第３の電極が他の種類の振動子とは大きく異なる特徴的な形状をしているため、外形による他の振動子との区別が可能である。
【００２５】
［適用例９］
本適用例に係る発振器は、振動片及び前記振動片を収容する振動片用容器を含む振動子と、集積回路素子と、を備え、前記振動子と前記集積回路素子とは積層されており、前記集積回路素子は、前記振動子と接続される発振用回路と、第１のインダクターを含む第１
のＰＬＬ回路と、第２のインダクターを含む第２のＰＬＬ回路と、を有し、前記第１のＰＬＬ回路から出力される第１の発振信号及び前記第２のＰＬＬ回路から出力される第２の発振信号は、前記発振用回路の出力信号に位相同期され、前記振動子は金属部材を有し、平面視で、前記金属部材は前記第１のインダクター及び前記第２のインダクターと重なっていない。
【００２６】
本適用例に係る発振器では、平面視で、振動子が有する金属部材は第１のＰＬＬ回路に含まれる第１のインダクター及び第２のＰＬＬ回路に含まれる第２のインダクターと重なっていないので、第１のインダクターに流れる電流によって発生する磁界及び第２のインダクターに流れる電流によって発生する磁界が、振動子が有する金属部材によって遮られにくく、当該金属部材内に渦電流が発生しにくい。従って、本適用例に係る発振器によれば、第１のインダクターのＱ値及び第２のインダクターのＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００２７】
［適用例１０］
本適用例に係る電子機器は、上記のいずれかの発振器を備えている。
【００２８】
［適用例１１］
本適用例に係る移動体は、上記のいずれかの発振器を備えている。
【００２９】
これらの適用例によれば、集積回路素子に内蔵されるインダクターのＱ値が悪化するおそれを低減することが可能な発振器を備えた、より信頼性の高い電子機器及び移動体を実現することができる。
【図面の簡単な説明】
【００３０】
【図１】本実施形態の発振器の機能ブロック図。
【図２】電圧制御発振器の構成例を示す図。
【図３】本実施形態の発振器の斜視図。
【図４】本実施形態の発振器の側面図。
【図５】本実施形態の発振器を上面から視た平面図。
【図６】集積回路素子の内部配置の一例を示す図。
【図７】本実施形態の電子機器の機能ブロック図。
【図８】本実施形態の電子機器の外観の一例を示す図。
【図９】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００３１】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３２】
１．発振器
１−１．発振器の機能構成
図１は本実施形態の発振器１の機能ブロック図である。図１に示すように、本実施形態の発振器１は、集積回路素子１０と振動子２０とを含んで構成されている。
【００３３】
振動子２０としては、例えば、水晶振動子、ＳＡＷ（Surface Acoustic Wave）共振素子、その他の圧電振動素子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。
【００３４】
本実施形態では、集積回路素子１０は、１チップの集積回路（ＩＣ：Integrated Circu
it）として構成されており、発振用回路１１（ＯＳＣ）、制御回路１２（Ｃｏｎｔｒｏｌ
Ｌｏｇｉｃ）、電圧レギュレーター１３（ＶＲＥＧ）、２つのＰＬＬ回路１４，１５及び４つの出力回路１６，１７，１８，１９を含む。なお、集積回路素子１０は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００３５】
電圧レギュレーター１３は、ＶＤＤ端子を介して供給される電源電圧に基づいて、ＶＳＳ端子を介して供給されるグラウンド電圧（０Ｖ）を基準とする所定の電圧を生成する。電圧レギュレーター１３が生成した電圧は、発振用回路１１及び２つのＰＬＬ回路１４，１５の電源電圧となる。
【００３６】
発振用回路１１は、ＸＧ端子は介して振動子２０の一端（電極２６ａ（図５参照））と接続され、ＸＤ端子を介して振動子２０の他端（電極２６ｃ（図５参照））と接続されている。発振用回路１１は、ＸＧ端子を介して入力される振動子２０の出力信号を増幅し、増幅した信号を、ＸＤ端子を介して振動子２０にフィードバックすることで、振動子２０を発振させる。例えば、振動子２０と発振用回路１１により構成される発振回路は、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々のタイプの発振回路であってもよい。
【００３７】
ＰＬＬ回路１４（「第１のＰＬＬ回路」の一例）は、発振用回路１１から出力される発振信号に位相同期され、当該発振信号の周波数を逓倍して分周した発振信号（「第１の発振信号」の一例）を生成して出力する。同様に、ＰＬＬ回路１５（「第２のＰＬＬ回路」の一例）は、発振用回路１１から出力される発振信号に位相同期され、当該発振信号の周波数を逓倍して分周した発振信号（「第２の発振信号」の一例）を生成して出力する。ＰＬＬ回路１４の逓倍数や分周比は制御信号ＰＬＬＣＴＲＬ１によって設定され、ＰＬＬ回路１５の逓倍数や分周比は制御信号ＰＬＬＣＴＲＬ２によって設定される。
【００３８】
本実施形態では、２つのＰＬＬ回路１４，１５は、フラクショナルＮ−ＰＬＬ回路である。具体的には、ＰＬＬ回路１４は、位相比較器１４１（ＰＦＤ）、チャージポンプ１４２（ＣＰ）、ローパスフィルター１４３（ＬＰＦ）、電圧制御発振器１４４（ＶＣＯ）、分周回路１４５（ＦＤＩＶ１）及び分周回路１４６（ＯＤＩＶ１）を含んで構成されている。
【００３９】
位相比較器１４１は、発振用回路１１が出力する発振信号と分周回路１４５が出力する発振信号の位相差を比較し、比較結果をパルス電圧として出力する。
【００４０】
チャージポンプ１４２は、位相比較器１４１が出力するパルス電圧を電流に変換し、ローパスフィルター１４３は、チャージポンプ１４２が出力する電流を平滑化して電圧に変換する。
【００４１】
電圧制御発振器１４４は、ローパスフィルター１４３の出力電圧に応じて周波数が変化する発振信号を出力する。本実施形態では、電圧制御発振器１４４は、インダクターと可変容量素子とを用いて構成されるＬＣ発振回路によって実現される。
【００４２】
分周回路１４５は、制御信号ＰＬＬＣＴＲＬ１によって設定された分周比（整数分周比）で、電圧制御発振器１４４が出力する発振信号を整数分周した発振信号を出力する。本実施形態では、分周回路１４５の分周比（整数分周比）は、整数値Ｎの付近の範囲の複数の整数値に時系列に変化し、その時間平均値はＮ＋Ｆ／Ｍとなる。従って、発振用回路１１から出力される発振信号の位相と分周回路１４５から出力される発振信号の位相が同期した定常状態では、電圧制御発振器１４４から出力される発振信号の周波数ｆＶＣＯと発振用回路１１から出力される発振信号の周波数ｆＯＳＣとは式（１）の関係を満たす。
【００４３】
【数１】
2019097149.tif 000003
【００４４】
分周回路１４６は、制御信号ＰＬＬＣＴＲＬ１によって設定された分周比で、電圧制御発振器１４４が出力する発振信号を整数分周した発振信号を出力する。本実施形態では、分周回路１４６は４種類の発振信号を出力する。この４種類の発振信号の周波数は、制御信号ＰＬＬＣＴＲＬ１によって設定された４種類の分周比によってそれぞれ決まる。
【００４５】
ＰＬＬ回路１５は、ＰＬＬ回路１４と同様、位相比較器１５１（ＰＦＤ）、チャージポンプ１５２（ＣＰ）、ローパスフィルター１５３（ＬＰＦ）、電圧制御発振器１５４（ＶＣＯ）、分周回路１５５（ＦＤＩＶ１）及び分周回路１５６（ＯＤＩＶ１）を含んで構成されている。ＰＬＬ回路１５の構成は、ＰＬＬ回路１４と同じであるため、その説明を省略する。
【００４６】
４つの出力回路１６，１７，１８，１９は、２つのＰＬＬ回路１４，１５から出力される発振信号に基づく信号を出力する。具体的には、４つの出力回路１６，１７，１８，１９には、発振用回路１１から出力される発振信号が共通に入力されるとともに、ＰＬＬ回路１４（分周回路１４６）から出力される４種類の発振信号のうちの１つの発振信号とＰＬＬ回路１５（分周回路１５６）から出力される４種類の発振信号のうちの１つの発振信号とがそれぞれ入力される。そして、４つの出力回路１６，１７，１８，１９は、入力された３種類の発振信号から１つの発振信号を選択して分周した発振信号を生成し、生成した発振信号を、選択された出力形式で出力する。出力回路１６，１７，１８，１９における発振信号や出力形式の選択及び分周比の設定は、それぞれ、制御信号ＯＵＴＣＴＲＬ１，ＯＵＴＣＴＲＬ２，ＯＵＴＣＴＲＬ３，ＯＵＴＣＴＲＬ４に応じて行われる。
【００４７】
本実施形態では、出力回路１６は、分周回路１６１（ＯＤＩＶ２）と出力バッファー１６２（ＯＢＵＦ）とを含んで構成されている。
【００４８】
分周回路１６１は、制御信号ＯＵＴＣＴＲＬ１に応じて、発振用回路１１から出力される発振信号、ＰＬＬ回路１４（分周回路１４６）から出力される発振信号、及びＰＬＬ回路１５（分周回路１５６）から出力される発振信号のうちのいずれか１つを選択し、選択した発振信号を、制御信号ＯＵＴＣＴＲＬ１によって設定された分周比で分周した発振信号を出力する。
【００４９】
出力バッファー１６２は、ＶＤＤＯ１端子を介して供給される電源電圧に基づいて、分周回路１６１から出力される発振信号を、制御信号ＯＵＴＣＴＲＬ１によって選択された出力形式の発振信号に変換し、ＯＵＴ１端子及びＯＵＴ１Ｂ端子の少なくとも一方を介して集積回路素子１０の外部（発振器１の外部）に出力する。例えば、出力バッファー１６２は、出力形式としてＰＥＣＬ（Positive Emitter Coupled Logic）出力、ＬＶＤＳ（Low Voltage Differential Signaling）出力、ＨＣＳＬ（High-Speed Current Steering Logic）出力等の差動出力が選択された場合はＯＵＴ１端子及びＯＵＴ１Ｂ端子を介して差動の発振信号を出力し、出力形式としてＣＭＯＳ（Complementary Metal Oxide Semiconductor）出力等のシングルエンド出力が選択された場合はＯＵＴ１端子又はＯＵＴ１Ｂ端子を介してシングルエンドの発振信号を出力する。なお、出力バッファー１６２は、制御信号ＯＵＴＣＴＲＬ１に応じて、発振信号を出力するか発振信号の出力を停止するかが制御される。
【００５０】
出力回路１７は、出力回路１６と同様、分周回路１７１（ＯＤＩＶ２）と出力バッファ
ー１７２（ＯＢＵＦ）とを含んで構成され、ＶＤＤＯ２端子を介して供給される電源電圧に基づいて、制御信号ＯＵＴＣＴＲＬ２によって選択された出力形式の発振信号を生成し、ＯＵＴ２端子及びＯＵＴ２Ｂ端子の少なくとも一方を介して集積回路素子１０の外部（発振器１の外部）に出力する。同様に、出力回路１８は、分周回路１８１（ＯＤＩＶ２）と出力バッファー１８２（ＯＢＵＦ）とを含んで構成され、ＶＤＤＯ３端子を介して供給される電源電圧に基づいて、制御信号ＯＵＴＣＴＲＬ３によって選択された出力形式の発振信号を生成し、ＯＵＴ３端子及びＯＵＴ３Ｂ端子の少なくとも一方を介して集積回路素子１０の外部（発振器１の外部）に出力する。同様に、出力回路１９は、分周回路１９１（ＯＤＩＶ２）と出力バッファー１９２（ＯＢＵＦ）とを含んで構成され、ＶＤＤＯ４端子を介して供給される電源電圧に基づいて、制御信号ＯＵＴＣＴＲＬ４によって選択された出力形式の発振信号を生成し、ＯＵＴ４端子及びＯＵＴ４Ｂ端子の少なくとも一方を介して集積回路素子１０の外部（発振器１の外部）に出力する。出力回路１７，１８，１９の構成は、出力回路１６と同じであるため、その説明を省略する。
【００５１】
制御回路１２は、上述した制御信号ＰＬＬＣＴＲＬ１，ＰＬＬＣＴＲＬ２，ＯＵＴＣＴＲＬ１，ＯＵＴＣＴＲＬ２，ＯＵＴＣＴＲＬ３，ＯＵＴＣＴＲＬ４を生成する。具体的には、Ｉ２Ｃ（Inter-Integrated Circuit）バス対応のインターフェース回路と記憶回路（例えば、レジスター）（いずれも不図示）を有しており、不図示の外部装置からＳＣＬ端子を介して入力されるシリアルクロック信号に同期してＳＤＡ端子を介して入力されるシリアルデータ信号を受け取り、受け取ったシリアルデータに従って各種のデータを記憶回路に記憶する。そして、制御回路１２は、記憶回路に記憶された各種のデータに基づいて、各制御信号を生成する。なお、制御回路１２が有するインターフェース回路は、Ｉ２Ｃバス対応のインターフェース回路に限らず、例えば、ＳＰＩ（Serial Peripheral Interface）バス対応のインターフェース回路等であってもよい。
【００５２】
図２は、電圧制御発振器１４４，１５４の構成例を示す図である。図２に示す電圧制御発振器１４４，１５４は、電流源３１、インダクター３２，３３、可変容量素子である可変容量ダイオード（バラクター）３４，３５及びＮチャネル型ＭＯＳトランジスター３６，３７を含んで構成されており、Ｎチャネル型ＭＯＳトランジスター３６，３７によって構成される発振段により生成される発振信号（例えば、差動信号ＯＵＴ＋，ＯＵＴ−）を出力する。可変容量ダイオード３４のアノードと可変容量ダイオード３５のアノードとが接続されているノードＮ１にローパスフィルター１４３又はローパスフィルター１５３の出力電圧が印加され、ノードＮ１の電圧に応じて可変容量ダイオード３４，３５の容量値が変化する。電圧制御発振器１４４，１５４から出力される発振信号の周波数は、インダクター３２，３３のインダクタンス値と可変容量ダイオード３４，３５の容量値によって決まる。
【００５３】
以上のように構成された本実施形態の発振器１は、振動子２０から出力される発振信号に基づいて設定に応じた複数種類の周波数の発振信号を生成して出力するものであり、クロック信号生成装置（クロックジェネレーター）として利用可能である。
【００５４】
１−２．発振器の構造
図３〜図５は、本実施形態の発振器１の構造の一例を示す図である。図３は発振器１の斜視図であり、図４は発振器１の側面図であり、図５は発振器１を上面から視た平面図である。図４は、図５の下側から視た側面図であり、便宜上、モールド樹脂４や振動子２０の容器等を透視した状態で図示されている。また、図５は、モールド樹脂４が無い状態で図示されている。
【００５５】
図３及び図４に示すように、本実施形態の発振器１は、集積回路素子１０及び振動子２０がモールド樹脂４によって封止された構造（例えば、ＱＦＮ（Quad Flat Non lead pac
kage）パッケージ構造）であり、全体として低背の直方体形状である。発振器１の各側面には底面側の両端部分に金属の電極２ａが設けられ、２つの電極２ａの間に複数の金属の電極２ｂがほぼ等間隔に設けられている。各電極２ａ，２ｂは、発振器１の底面の周辺部にも露出している。
【００５６】
図４及び図５に示すように、集積回路素子１０は、金属の台座３の上に搭載されており、集積回路素子１０と台座３とは接着材４１によって固着されている。台座３の底面は発振器１の底面に露出している。台座３は発振器１の４隅へと延伸しており、台座３と各電極２ａとは一体的に形成されている。この台座３及び各電極２ａは、例えば、接地される。
【００５７】
図４に示すように、振動子２０は、振動片２１及び振動片２１を収容する振動片用容器２２を含む。振動片用容器２２は、振動片２１が収容される凹部が設けられた基体２３と、金属部材である蓋体２４と、基体２３と蓋体２４とを接合するシームリング２５とを含む。基体２３の部材は、例えばセラミックである。蓋体２４の部材は、例えばコバール（鉄にニッケル、コバルトを配合した合金）である。
【００５８】
振動片２１は、薄板状の部材であり、その両面にそれぞれ金属の励振電極２１ａ，２１ｂが設けられている。振動片２１は、基体２３に設けられている金属の電極２７と導電性接着材２８によって固着されており、励振電極２１ａ，２１ｂを含む振動片２１の形状や質量に応じた所望の周波数で発振する。振動片２１の材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。また、振動片２１の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００５９】
図４及び図５に示すように、振動子２０は、集積回路素子１０の上面に搭載されており、振動子２０の蓋体２４と集積回路素子１０とは接着材４２によって固着されている。すなわち、振動子２０は、蓋体２４が集積回路素子１０に向かい合うように、集積回路素子１０に搭載されている。
【００６０】
図５に示すように、振動子２０の振動片用容器２２の外面（基体２３の外面）には、４つの隅に、４つの電極２６、すなわち、電極２６ａ（「第１の電極」の一例）、電極２６ｂ（「第２の電極」の一例）、電極２６ｃ（「第３の電極」の一例）及び電極２６ｄ（「第４の電極」の一例）が設けられている。電極２６ａと電極２６ｃは、振動片用容器２２の外面（基体２３の外面）の外面の対角上にある２つの隅に設けられており、電極２６ｂと電極２６ｄは、振動片用容器２２の外面（基体２３の外面）の外面の対角上にある他の２つの隅に設けられている。電極２６ａ，２６ｃは、基体２３に設けられた不図示の配線により、振動片２１の励振電極２１ａ，２１ｂとそれぞれ電気的に接続されている。また、電極２６ｂ，２６ｄは、基体２３に設けられた不図示の配線により、蓋体２４と電気的に接続されている。
【００６１】
電極２６ａは、金等を材料とするワイヤー５１により、集積回路素子１０の上面に設けられたＸＧ端子として機能するパッドとボンディングされている。電極２６ｃは、電極２６ａと電極２６ｂとの間まで延伸しており、延伸された端部において、他のワイヤー５１により、集積回路素子１０の上面に設けられたＸＤ端子として機能するパッドとボンディングされている。これにより、ワイヤー５１を短くすることに成功している。なお、図５では、電極２６ｂ，２６ｄは電気的に浮いているが、接地されていてもよい。
【００６２】
集積回路素子１０の上面に設けられた一部のパッドは、それぞれ、金等を材料とするワ
イヤー５２により、各電極２ｂとボンディングされている。また、集積回路素子１０の上面に設けられた他の一部のパッド（ＶＳＳ端子として機能するパッド）は、それぞれ、金等を材料とするワイヤー５３により、台座３とボンディングされている。
【００６３】
このように、本実施形態の発振器１は、振動子２０と集積回路素子１０とが積層されており、小型化が実現されている。また、本実施形態の発振器１では、電極２６ｃが電極２６ａと電極２６ｂとの間まで延伸していることにより、ワイヤー５１が短くなるため、ワイヤー５１を低くすることができる。これにより、振動子２０及び集積回路素子１０の封止工程において、ワイヤー５１の一部がモールド樹脂４の外部に露出するおそれが低減される。
【００６４】
なお、互換性の要求を満たすために、多くの種類の振動子は４隅に端子が設けられており、かつ、外形が似ているため、製造工程において、製造対象の振動子群に種類の異なる振動子が混入してしまった場合、外形で区別することは難しく、検査工程で初めて判別される事態が生じ得る。これに対して、本実施形態の発振器１では、振動子２０において、４つの電極２６ａ〜２６ｄが４隅に設けられているため互換性の要求が満たされ、かつ、電極２６ｃが他の種類の振動子とは大きく異なる特徴的な形状をしているため、外形による他の振動子との区別が可能である。
【００６５】
１−３．集積回路素子の内部配置
図６は、集積回路素子１０の内部配置の一例を示す図であり、図５と同じ方向から発振器１を視たときの集積回路素子１０の平面図である。図６には、集積回路素子１０が有する各回路（図１参照）及び一部の端子として機能するパッドの配置が図示されている。
【００６６】
図６に示すように、集積回路素子１０は、平面視で、４つの辺１０ａ，１０ｂ，１０ｃ，１０ｄを有する矩形状である。
【００６７】
発振器１の平面視（集積回路素子１０の平面視）で、発振用回路１１は、集積回路素子１０の辺１０ａの近くに配置されている。そして、ＸＧ端子として機能し、振動子２０の電極２６ａと電気的に接続されるパッド（「第１のパッド」の一例）は、集積回路素子１０の辺１０ａ（「第１の辺」の一例）に沿って設けられている。同様に、ＸＤ端子として機能し、振動子２０の電極２６ｂと電気的に接続されるパッド（「第２のパッド」の一例）は、集積回路素子１０の辺１０ａに沿って設けられている。従って、本実施形態の発振器１によれば、発振用回路１１においてＸＧ端子から入力された信号に基づいて生成された発振信号は、短い配線を伝播してＸＤ端子から出力されるので、ノイズの影響を受けにくい。
【００６８】
発振器１の平面視（集積回路素子１０の平面視）で、電圧レギュレーター１３は、発振用回路１１とＰＬＬ回路１４との間に配置されている。また、制御回路１２は、発振用回路１１とＰＬＬ回路１４（位相比較器１４１、チャージポンプ１４２、ローパスフィルター１４３、電圧制御発振器１４４、分周回路１４５及び分周回路１４６）あるいはＰＬＬ回路１５（位相比較器１５１、チャージポンプ１５２、ローパスフィルター１５３、電圧制御発振器１５４、分周回路１５５及び分周回路１５６）との間に配置されている。
【００６９】
また、発振器１の平面視（集積回路素子１０の平面視）で、ＰＬＬ回路１４は、発振用回路１１と出力回路１６（分周回路１６１及び出力バッファー１６２）あるいは出力回路１７（分周回路１７１及び出力バッファー１７２）との間に配置されている。同様に、発振器１の平面視（集積回路素子１０の平面視）で、ＰＬＬ回路１５は、発振用回路１１と出力回路１８（分周回路１８１及び出力バッファー１８２）あるいは出力回路１９（分周回路１９１及び出力バッファー１９２）との間に配置されている。
【００７０】
また、発振器１の平面視（集積回路素子１０の平面視）で、出力回路１６、出力回路１７、出力回路１８及び出力回路１９は、集積回路素子１０の辺１０ａと対向する辺１０ｃの近くに、辺１０ｂから辺１０ｂと対向する辺１０ｄへと向かって１列に配置されている。そして、ＯＵＴ１端子又はＯＵＴ１Ｂ端子として機能し、出力回路１６と電気的に接続されるパッドは、辺１０ｂに沿って辺１０ｃに近い側に設けられている。また、ＯＵＴ２端子又はＯＵＴ２Ｂ端子として機能し、出力回路１７と電気的に接続されるパッド（「第３のパッド」の他の一例）は、辺１０ｃ（「第２の辺」の一例）に沿って設けられている。同様に、ＯＵＴ３端子又はＯＵＴ３Ｂ端子として機能し、出力回路１８と電気的に接続されるパッド（「第３のパッド」の他の一例）は、辺１０ｃに沿って設けられている。また、ＯＵＴ４端子又はＯＵＴ４Ｂ端子として機能し、出力回路１９と電気的に接続されるパッドは、辺１０ｄに沿って辺１０ｃに近い側に設けられている。
【００７１】
ここで、発振用回路１１によって生成された発振信号は、ＰＬＬ回路１４，１５に伝播し、さらに出力回路１６〜１９に伝播し、当該発振信号に基づく信号がＯＵＴ１〜ＯＵＴ４端子及びＯＵＴ１Ｂ〜ＯＵＴＢ端子から出力される。従って、本実施形態の発振器１にでは、このような信号の流れに整合させて各回路及び各パッドを図１０のような配置とすることで、辺１０ａから辺１０ｂに向かう概ね一方向に各種の信号が流れることになり、当該各種の信号が伝播する各配線が短くなるため、他の信号とのクロストーク等により各信号に重畳されるノイズが低減される。さらに、各配線が短くなるため、配線領域が全体として小さくなるので、集積回路素子１０の面積が低減される。
【００７２】
また、本実施形態では、ＰＬＬ回路１４の電圧制御発振器１４４に含まれるインダクター３２，３３（「第１のインダクター」の一例）は、１０ｂの近くに設けられ、ＰＬＬ回路１５の電圧制御発振器１５４に含まれるインダクター３２，３３（「第２のインダクター」の一例）は辺１０ｄの近くに設けられている。これにより、電圧制御発振器１４４に含まれるインダクター３２，３３と電圧制御発振器１５４に含まれるインダクター３２，３３との間に広い領域が形成されている。そして、図６において破線で示されるように、発振器１の平面視で、振動子２０は、この領域と重なっており、インダクター３２，３３とは重なっていない。従って、振動子２０が有する金属部材、すなわち、蓋体２４や振動片２１に設けられた電極（励振電極２１ａ，２１ｂ）は、インダクター３２，３３と重なっていない。さらに、図６に示すように、インダクター３２，３３の周囲には一定電圧（例えば、グラウンド電圧（０Ｖ））となるガードリング５０が設けられており、振動子２０が有する金属部材（蓋体２４や励振電極２１ａ，２１ｂ）は、ガードリング５０とも重なっていない。
【００７３】
従って、本実施形態の発振器１によれば、インダクター３２，３３に流れる電流によって発生する磁界が、振動子２０が有する金属部材（特に、集積回路素子１０と対向する平面状の金属部材である蓋体２４や励振電極２１ａ，２１ｂ）によって遮られにくく、当該金属部材内に渦電流が発生しにくい。その結果、インダクター３２，３３のＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００７４】
これに対して、ローパスフィルター１４３，１５３は、例えば、抵抗とキャパシターとによって構成されるため、インダクターを有しておらず、振動子２０が有する金属部材による特性の悪化が生じにくい。そこで、本実施形態では、発振器１の平面視で、ローパスフィルター１４３，１５３の一部は、振動子２０が有する金属部材（蓋体２４や励振電極２１ａ，２１ｂ）と重なっている。このように、本実施形態の発振器１では、発振器１の平面視で、振動子２０が有する金属部材の影響を受けにくい回路が振動子２０と重なるように配置されることにより、振動子２０と重なる領域も有効に利用されている。その結果、集積回路素子１０の面積の増加が低減され、発振器１の小型化が実現される。なお、発
振器１の平面視で、ローパスフィルター１４３，１５３の全部が、振動子２０が有する金属部材（蓋体２４や励振電極２１ａ，２１ｂ）と重なっていてもよい。
【００７５】
１−４．作用効果
以上に説明したように、本実施形態では、発振器１の平面視で、振動子２０が有する金属部材（蓋体２４や励振電極２１ａ，２１ｂ）は、ＰＬＬ回路１４，１５がそれぞれ有するインダクター３２，３３及びガードリング５０と重なっていないので、インダクター３２，３３に流れる電流によって発生する磁界が、振動子２０が有する金属部材によって遮られにくく、当該金属部材内に渦電流が発生しにくい。従って、本実施形態の発振器１によれば、インダクター３２，３３のＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００７６】
また、本実施形態によれば、発振器１の平面視で、振動子２０が有する金属部材の影響を受けにくいローパスフィルター１４３，１５３が振動子２０と重なるように配置されることにより、振動子２０と重なる領域も有効に利用され、発振器１の小型化が実現される。
【００７７】
また、本実施形態では、発振用回路１１の出力信号がＰＬＬ回路１４，１５へと伝播し、ＰＬＬ回路１４，１５から出力される発振信号が出力回路１６〜１９へと伝播する。すなわち、振動子２０の電極２６ａからＸＧ端子として機能するパッドを介して集積回路素子１０に入力された信号は、辺１０ａから辺１０ｃに向かって伝播し、ＯＵＴ１〜ＯＵＴ４端子あるいはＯＵＴ１Ｂ〜ＯＵＴ４Ｂ端子として機能する各パッドを介して出力される。そして、本実施形態では、集積回路素子１０において、このような各種の信号の流れに整合させるように、ＰＬＬ回路１４，１５が発振用回路１１と出力回路１６〜１７との間に配置されており、各種の信号が伝播する各配線が短くなる。従って、本実施形態の発振器１によれば、各配線の寄生容量が低減され、他の信号とのクロストーク等により各信号に重畳されるノイズが低減される。さらに、各配線が短くなるため、配線領域が全体として小さくなるので、集積回路素子１０の面積が低減される。
【００７８】
また、本実施形態によれば、振動子２０の基体２３の外面に設けられた電極２６ａ，２６ｃと集積回路素子１０に設けられたＸＧ端子として機能するパッド及びＸＤ端子として機能するパッドとをワイヤーボンディングによって接続することが可能であるため、発振器１の実装が容易である。また、本実施形態の発振器１によれば、電極２６ｃが電極２６ａと電極２６ｂとの間まで延伸していることにより、ボンディングワイヤーを低くすることができるので、振動子２０及び集積回路素子１０の封止工程において、ボンディングワイヤーの一部がモールド樹脂４の外部に露出するおそれが低減される。さらに、本実施形態の発振器１では、振動子２０において、４つの電極２６ａ〜２６ｄが４隅に設けられているため製造装置や検査装置を共通のものとでき、互換性の要求が満たされる。これに加え、電極２６ｃが電極２６ａと電極２６ｂとの間まで延伸しているため、外形による他の振動子との区別が可能である。
【００７９】
１−５．変形例
例えば、上記の実施形態の発振器１では、集積回路素子１０は、インダクターを含むＰＬＬ回路を２つ有しているが、ＰＬＬ回路を１つあるいは３つ以上有していて、発振器１の平面視で、各インダクターが、振動子２０が有する金属部材と重ならないように配置されていてもよい。
【００８０】
また、例えば、上記の実施形態の発振器１では、集積回路素子１０のＰＬＬ回路１４，１５において、インダクター３２，３３が電圧制御発振器１４４，１５４（ＬＣ発振器）の一部を構成しているが、ＰＬＬ回路においてインダクターがＬＣフィルターやＬＲフィ
ルターの一部を構成し、発振器１の平面視で、各インダクターが、振動子２０が有する金属部材と重ならないように配置されていてもよい。
【００８１】
また、例えば、上記の実施形態の発振器１では、振動子２０は、蓋体２４が金属部材であるが、金属部材の蓋体２４を有していなくてもよい。例えば、発振器１は、シリコンで構成された基体及びガラスで構成された蓋体（キャップ）によって振動片が収容された構造の発振器や、ともに水晶で構成された基体及び蓋体によって振動片が収容された構造の発振器等であってもよい。これらの構造の発振器１においても、集積回路素子１０が有する各インダクターが、例えば、振動片２１に設けられた電極と重ならないように配置されることにより、各インダクターのＱ値の悪化が低減される。
【００８２】
また、例えば、上記の実施形態の発振器１では、振動子２０が有する金属部材（蓋体２４や振動片２１の励振電極２１ａ，２１ｂ）が各インダクターと重なっていないが、金属以外の導電性を有する部材で構成された蓋体や振動片の電極等が各インダクターと重ならないようにしてもよい。導電性の部材であれば渦電流が発生し得るが、各インダクターと重ならないようにすることで、当該導電性の部材内に渦電流が発生しにくくなり、各インダクターのＱ値の悪化が低減される。
【００８３】
なお、上記の実施形態の発振器１では、集積回路素子１０が有するインダクター３２，３３のいずれも振動子２０が有する金属部材と重ならないように配置されているが、必ずしも集積回路素子１０が有する全てのインダクターが、金属部材と重ならないように配置されていなければならないわけではない。例えば、集積回路素子１０がＬＣ発振器及びフィルターを有する場合に、ＬＣ発振器に含まれるインダクターについてはより高いＱ値が求められるため金属部材と重ならないように配置し、フィルターに含まれるインダクターについては小型化の観点から金属部材と重なるように配置する構成であってもよい。
【００８４】
２．電子機器
図７は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図８は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【００８５】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図７の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【００８６】
発振器３１０は、集積回路素子３１２と振動子３１３とを備えている。集積回路素子３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０の外部端子からＣＰＵ３２０に出力される。集積回路素子３１２は、不図示のＰＬＬ回路を有しており、振動子３１３から出力される発振信号の周波数を当該ＰＬＬ回路により変換し、ＣＰＵ３２０からの設定に応じた周波数の発振信号を出力する。
【００８７】
ＣＰＵ３２０（処理部）は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う処理部である。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【００８８】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００８９】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。
【００９０】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。
【００９１】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【００９２】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【００９３】
発振器３１０として例えば上述した各実施形態の発振器１を適用することにより、集積回路素子３１２に内蔵されるインダクターのＱ値が悪化することにより回路要素としての機能が劣化するおそれを低減することが可能であるので、信頼性の高い電子機器を実現することができる。
【００９４】
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【００９５】
本実施形態の電子機器３００の一例として、上述した発振器３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振器３１０として、例えば上述した各実施形態の発振器１を適用することにより、例えば通信基地局などに利用可能な、周波数精度の高い、高性能、高信頼性を所望される電子機器３００を従来よりも低コストで実現することも可能である。
【００９６】
また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０（処理部）が、当該外部クロック信号と発振器３１０の出力信号（内部クロック信号）とに基づいて、発振器３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。この通信装置は、例えば、ストレータム３などの基幹系ネットワーク機器やフェムトセルに使用される通信機器であってもよい。
【００９７】
３．移動体
図９は、本実施形態の移動体の一例を示す図（上面図）である。図９に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステ
ム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図９の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【００９８】
発振器４１０は、不図示の集積回路素子と振動子とを備えており、集積回路素子は振動子を発振させて発振信号を発生させる。この発振信号は発振器３１０の外部端子からＣＰＵ３２０に出力される。集積回路素子は、不図示のＰＬＬ回路を有しており、振動子から出力される発振信号の周波数を当該ＰＬＬ回路により変換し、設定に応じた周波数の発振信号を出力する。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【００９９】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【０１００】
発振器４１０として例えば上述した各実施形態の発振器１を適用することにより、発振器４１０の集積回路素子に内蔵されるインダクターのＱ値が悪化することにより回路要素としての機能が劣化するおそれを低減することが可能であるので、信頼性の高い移動体を実現することができる。
【０１０１】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１０２】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１０３】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１０４】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１０５】
１…発振器、２ａ，２ｂ…電極、３…台座、４…モールド樹脂、１０…集積回路素子、１０ａ，１０ｂ，１０ｃ，１０ｄ…辺、１１…発振用回路、１２…制御回路、１３…電圧レギュレーター、１４…ＰＬＬ回路、１５…ＰＬＬ回路、１６…出力回路、１７…出力回路、１８…出力回路、１９…出力回路、２０…振動子、２１…振動片、２２…振動片用容器、２３…基体、２４…蓋体、２５…シームリング、２６，２６ａ，２６ｂ，２６ｃ，２６ｄ…電極、２７…電極、２８…導電性接着材、３１…電流源、３２…インダクター、３３…インダクター、３４…可変容量ダイオード、３５…可変容量ダイオード、３６…Ｎチャネル型ＭＯＳトランジスター、３７…Ｎチャネル型ＭＯＳトランジスター、４１…接着材、４２…接着材、５０…ガードリング、ワイヤー５１…ワイヤー、５２…ワイヤー、５３…ワイヤー、１４１…位相比較器、１４２…チャージポンプ、１４３…ローパスフィルタ
ー、１４４…電圧制御発振器、１４５…分周回路、１４６…分周回路、１５１…位相比較器、１５２…チャージポンプ、１５３…ローパスフィルター、１５４…電圧制御発振器、１５５…分周回路、１５６…分周回路、１６１…分周回路、１６２…出力バッファー、１７１…分周回路、１７２…出力バッファー、１８１…分周回路、１８２…出力バッファー、１９１…分周回路、１９２…出力バッファー、３００…電子機器、３１０…発振器、３１２…集積回路素子、３１３…振動子、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振器、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー
【図１】
2019097149.tif 000004
【図２】
2019097149.tif 000005
【図３】
2019097149.tif 000006
【図４】
2019097149.tif 000007
【図５】
2019097149.tif 000008
【図６】
2019097149.tif 000009
【図７】
2019097149.tif 000010
【図８】
2019097149.tif 000011
【図９】
2019097149.tif 000012
【手続補正書】
【提出日】平成30年11月7日(2018.11.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本適用例に係る発振器では、平面視で、振動子が有する金属部材の影響を受けにくいフィルターが振動子と重なるように配置されることにより、振動子と重なる領域も有効に利用されている。従って、本適用例によれば、集積回路素子の面積の増加が低減され、発振器の小型化が実現される。なお、本適用例に係る発振器では、必ずしもフィルターの全部が金属部材と重なっている必要はなく、フィルターの一部が重なっていればよい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
ここで、発振用回路１１によって生成された発振信号は、ＰＬＬ回路１４，１５に伝播し、さらに出力回路１６〜１９に伝播し、当該発振信号に基づく信号がＯＵＴ１〜ＯＵＴ４端子及びＯＵＴ１Ｂ〜ＯＵＴＢ端子から出力される。従って、本実施形態の発振器１にでは、このような信号の流れに整合させて各回路及び各パッドを図６のような配置とすることで、辺１０ａから辺１０ｃに向かう概ね一方向に各種の信号が流れることになり、当該各種の信号が伝播する各配線が短くなるため、他の信号とのクロストーク等により各信号に重畳されるノイズが低減される。さらに、各配線が短くなるため、配線領域が全体として小さくなるので、集積回路素子１０の面積が低減される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
発振器４１０は、不図示の集積回路素子と振動子とを備えており、集積回路素子は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からＣＰＵ３２０に出力される。集積回路素子は、不図示のＰＬＬ回路を有しており、振動子から
出力される発振信号の周波数を当該ＰＬＬ回路により変換し、設定に応じた周波数の発振信号を出力する。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【０１０５】
１…発振器、２ａ，２ｂ…電極、３…台座、４…モールド樹脂、１０…集積回路素子、１０ａ，１０ｂ，１０ｃ，１０ｄ…辺、１１…発振用回路、１２…制御回路、１３…電圧レギュレーター、１４…ＰＬＬ回路、１５…ＰＬＬ回路、１６…出力回路、１７…出力回路、１８…出力回路、１９…出力回路、２０…振動子、２１…振動片、２２…振動片用容器、２３…基体、２４…蓋体、２５…シームリング、２６，２６ａ，２６ｂ，２６ｃ，２６ｄ…電極、２７…電極、２８…導電性接着材、３１…電流源、３２…インダクター、３３…インダクター、３４…可変容量ダイオード、３５…可変容量ダイオード、３６…Ｎチャネル型ＭＯＳトランジスター、３７…Ｎチャネル型ＭＯＳトランジスター、４１…接着材、４２…接着材、５０…ガードリング、５１…ワイヤー、５２…ワイヤー、５３…ワイヤー、１４１…位相比較器、１４２…チャージポンプ、１４３…ローパスフィルター、１４４…電圧制御発振器、１４５…分周回路、１４６…分周回路、１５１…位相比較器、１５２…チャージポンプ、１５３…ローパスフィルター、１５４…電圧制御発振器、１５５…分周回路、１５６…分周回路、１６１…分周回路、１６２…出力バッファー、１７１…分周回路、１７２…出力バッファー、１８１…分周回路、１８２…出力バッファー、１９１…分周回路、１９２…出力バッファー、３００…電子機器、３１０…発振器、３１２…集積回路素子、３１３…振動子、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振器、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2019097149.tif 000013