(57)【要約】【課題】  はんだのクリープ現象に起因する半導体基板の反りを抑制する。【解決手段】  半導体モジュールであって、半導体基板と、前記半導体基板の第１表面の外周領域を除く範囲で前記第１表面に接している第１電極と、前記第１表面と反対側の前記半導体基板の第２表面に接している第２電極と、第１はんだ層を介して前記第１電極に接続されている第１導電体と、第２はんだ層を介して前記第２電極に接続されている第２導電体を有する。前記半導体基板の厚み方向に沿って見たときに、前記第２電極が、前記第１電極の全体と重複するとともに前記第１電極よりも広い。前記第２導電体の前記第２はんだ層に接している接合面に、前記半導体基板を厚み方向に沿って見たときに前記第１電極の外周縁と重複するように前記外周縁に沿って分布する凹部が設けられている。【選択図】図２
2019016686.tif 000002
【特許請求の範囲】
【請求項１】
半導体モジュールであって、
半導体基板と、
前記半導体基板の第１表面の外周領域を除く範囲で前記第１表面に接している第１電極と、
前記第１表面と反対側の前記半導体基板の表面である第２表面に接している第２電極と、
第１はんだ層を介して前記第１電極に接続されている第１導電体と、
第２はんだ層を介して前記第２電極に接続されている第２導電体、
を有し、
前記半導体基板の厚み方向に沿って見たときに、前記第２電極が、前記第１電極の全体と重複するとともに前記第１電極よりも広く、
前記第２導電体の前記第２はんだ層に接している接合面に、前記半導体基板を厚み方向に沿って見たときに前記第１電極の外周縁と重複するように前記外周縁に沿って分布する凹部が設けられている半導体モジュール。
【請求項２】
前記接合面において前記凹部が環状に伸びており、
前記半導体基板を厚み方向に沿って見たときに、前記第１電極の前記外周縁の全体が前記凹部と重複する、
請求項１の半導体モジュール。
【請求項３】
前記凹部に囲まれた範囲内の前記接合面が、前記凹部よりも外周側の前記第２導電体の表面よりも前記半導体基板側に突出している請求項２の半導体モジュール。
【請求項４】
前記半導体基板を厚み方向に沿って見たときに、前記凹部の最深部が、前記第１電極の前記外周縁の内周側に位置する請求項３の半導体モジュール。
【請求項５】
前記第２はんだ層が、前記凹部と前記凹部よりも外周側の前記第２導電体の表面を覆っている請求項２〜４のいずれか一項の半導体モジュール。
【請求項６】
前記半導体基板を厚み方向に沿って見たときに、前記凹部の外周縁が、前記半導体基板の外周縁の内側に位置している請求項１〜５のいずれか一項の半導体モジュール。
【請求項７】
前記半導体基板が、ＳｉＣ基板である請求項１〜６のいずれか一項の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体モジュールに関する。
【０００２】
特許文献１に、半導体チップの両面に導電体がはんだによって接合された構造を有する半導体モジュールが開示されている。図１８は、特許文献１の半導体モジュールの一部分を拡大して示している。図１８に示すように、半導体チップ１６０は、半導体基板１５０と、半導体基板１５０の一方の表面１５０ａに接する第１電極１１０と、半導体基板１５０の他方の表面１５０ｂに接する第２電極１２０を有する。第１電極１１０ははんだ層１１２によって第１導電体１１４に接続されており、第２電極１２０ははんだ層１２２によって第２導電体１２４に接続されている。第１導電体１１４と第２導電体１２４のそれぞれが、半導体基板１５０から熱を逃がす放熱部材として機能する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−０４６４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体基板１５０の一方の表面１５０ａには、第１電極１１０以外に他の電極（例えば、信号電極等）が設けられるので、第１電極１１０のサイズは第２電極１２０のサイズよりも小さい。半導体基板１５０の発熱時に、第１導電体１１４、第２導電体１２４及び半導体基板１５０のそれぞれが熱膨張する。このとき、第１導電体１１４の線膨張係数と第２導電体１２４の線膨張係数が半導体基板１５０の線膨張係数よりも大きいので、第１導電体１１４の膨張量と第２導電体１２４の膨張量が半導体基板１５０の膨張量よりも大きくなる。第１導電体１１４の熱膨張によって、はんだ層１１２が外周側に引っ張られる。また、第２導電体１２４の熱膨張によって、はんだ層１２２が外周側に引っ張られる。半導体基板１５０が繰り返し発熱することで、はんだ層１１２、１２２に繰り返し応力が加わる。すると、クリープ現象によって、図１８の矢印に示すように、はんだ層１１２の内部ではんだが外周側に移動し、はんだ層１２２の内部ではんだが外周側に移動する。さらにクリープ現象が進行すると、図１９の矢印１９０に示すように、はんだ層１１２の内部で外周側に移動したはんだが、第１電極１１０の外周縁１１０ａ近傍において半導体基板１５０を下方向に加圧する。その結果、図１９に示すように、半導体基板１５０が第１電極１１０の外周縁１１０ａで下方向に反る。また、下方向に沿った半導体基板１５０によって加圧されることによって、はんだ層１２２内のはんだが加圧された部分から周囲に向かって移動する。その結果、はんだ層１２２内のはんだの一部が、図１９の矢印１９２に示すように、第１電極１１０の中央部の下部に向かって移動する。このため、第１電極１１０の中央部の位置で、はんだ層１２２が半導体基板１５０を上方向に加圧し、半導体基板１５０が上方向に反る。半導体基板１５０に図１９に示すような反りが生じることで、半導体基板１５０が劣化する。これによって、半導体モジュールの信頼性が低下する。なお、図１８、１９では、半導体チップ１６０が絶縁樹脂に覆われているが、半導体チップが絶縁樹脂に覆われていない場合でも図１９と同様の反りが生じることが確認されている。したがって、本明細書では、半導体モジュールにおいて、はんだのクリープ現象に起因する半導体基板の反りを抑制する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体モジュールは、半導体基板と、前記半導体基板の第１表面の外周領域を除く範囲で前記第１表面に接している第１電極と、前記第１表面と反対側の前記半導体基板の表面である第２表面に接している第２電極と、第１はんだ層を介して前記第１電極に接続されている第１導電体と、第２はんだ層を介して前記第２電極に接続されている第２導電体を有する。前記半導体基板の厚み方向に沿って見たときに、前記第２電極が、前記第１電極の全体と重複するとともに前記第１電極よりも広い。前記第２導電体の前記第２はんだ層に接している接合面に、前記半導体基板を厚み方向に沿って見たときに前記第１電極の外周縁と重複するように前記外周縁に沿って分布する凹部が設けられている。
【０００６】
この半導体モジュールでは、第２導電体の第２はんだ層に接している接合面に、半導体基板を厚み方向に沿って見たときに第１電極の外周縁と重複するようにその外周縁に沿って分布する凹部が設けられている。凹部内の第２はんだ層（すなわち、第１電極の外周縁の下部の第２はんだ層）が厚いので、凹部内の第２はんだ層は高い弾性を有する。このため、第１はんだ層のクリープ現象によって第１電極の外周縁の下部で半導体基板が下方向に加圧されても、凹部の内部の第２はんだ層でクリープ現象が生じ難い。このため、第２はんだ層のクリープ現象に起因する半導体基板への圧力が生じ難く、半導体基板の反りを抑制することができる。したがって、この半導体モジュールでは、半導体基板の経時的な劣化が生じ難い。
【図面の簡単な説明】
【０００７】
【図１】半導体モジュール１０の断面図。
【図２】半導体チップ２０とその周辺の拡大断面図。
【図３】半導体チップ２０を上側から見た平面図。
【図４】凹部４０と凸部４２の斜視図。
【図５】凹部４０と凸部４２の形成工程の説明図。
【図６】凹部４０と凸部４２の形成工程の説明図。
【図７】変形例の半導体モジュールの図２に対応する拡大断面図。
【図８】変形例の半導体モジュールの図２に対応する拡大断面図。
【図９】変形例の半導体モジュールの図２に対応する拡大断面図。
【図１０】変形例の半導体モジュールの図２に対応する拡大断面図。
【図１１】変形例の半導体モジュールの図１に対応する断面図。
【図１２】変形例の半導体モジュールの図１に対応する断面図。
【図１３】変形例の半導体モジュールの図１に対応する断面図。
【図１４】変形例の半導体モジュールの図１に対応する断面図。
【図１５】変形例の半導体モジュールの図３に対応する平面図。
【図１６】変形例の半導体モジュールの図３に対応する断面図。
【図１７】変形例の半導体モジュールの図３に対応する断面図。
【図１８】従来の半導体モジュールの半導体チップ１６０とその周辺の拡大断面図。
【図１９】従来の半導体モジュールの半導体チップ１６０とその周辺の拡大断面図。
【発明を実施するための形態】
【０００８】
図１に示すように、実施形態の半導体モジュール１０は、上部リードフレーム１２、金属ブロック１６、半導体チップ２０、下部リードフレーム２４及び絶縁樹脂２６を有している。
【０００９】
図２に示すように、半導体チップ２０は、ＳｉＣ基板３０と、上部電極３２と、下部電極３４を有している。上部電極３２は、ＳｉＣ基板３０の上面３０ａに接している。図３は、半導体チップ２０を上側から見た平面図を示している。図３に示すように、上部電極３２は、ＳｉＣ基板３０の上面３０ａの中央部を覆っており、上面３０ａの外周部を覆っていない。図示していないが、上面３０ａの外周部の一部には、信号電極が設けられている。信号電極は、ワイヤによって図示しない信号端子に接続されている。図２に示すように、下部電極３４は、ＳｉＣ基板３０の下面３０ｂの全域を覆っている。したがって、図３に示すようにＳｉＣ基板３０の厚み方向に沿って見たときに、下部電極３４（すなわち、図３においてＳｉＣ基板３０と同じサイズの範囲）は、上部電極３２の全体と重複するとともに上部電極３２よりも広い。ＳｉＣ基板３０の内部には、大電流制御用のＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）またはダイオード等の半導体素子が形成されている。
【００１０】
金属ブロック１６は、金属（より詳細には、銅）により構成されている。図１、２に示すように、金属ブロック１６は、半導体チップ２０の上部に配置されている。金属ブロック１６の下面は、はんだ層１８によって半導体チップ２０の上部電極３２に接続されている。
【００１１】
上部リードフレーム１２は、金属（より詳細には、銅）により構成されている。図１に示すように、上部リードフレーム１２は、金属ブロック１６の上部に配置されている。上部リードフレーム１２の下面は、はんだ層１４によって金属ブロック１６の上面に接続されている。
【００１２】
下部リードフレーム２４は、金属（より詳細には、銅）により構成されている。図１、２に示すように、下部リードフレーム２４は、半導体チップ２０の下部に配置されている。下部リードフレーム２４の上面２４ａは、はんだ層２２によって半導体チップ２０の下部電極３４に接続されている。下部リードフレーム２４の上面２４ａには、凹部４０と凸部４２が設けられている。図３、４に示すように、凹部４０は、上面２４ａにおいて環状に伸びている。なお、図３では、凹部４０が設けられている範囲を斜線により示している。図３に示すようにＳｉＣ基板３０の厚み方向に沿って見たときに、上部電極３２の外周縁３２ａの全体が、凹部４０と重複している。凸部４２は、凹部４０に囲まれた範囲に設けられている。図２、４に示すように、凸部４２は、凹部４０の外周側の上面２４ａよりも上側に突出している。凹部４０と凸部４２の全体が、はんだ層２２に覆われている。はんだ層２２は、凸部４２の表面、凹部４０の内面、及び、凹部４０の外周側の上面２４ａ（凹部４０近傍の上面２４ａ）に接合されている。
【００１３】
図１に示すように、上部リードフレーム１２、金属ブロック１６、半導体チップ２０及び下部リードフレーム２４の積層体は、絶縁樹脂２６によって覆われている。上部リードフレーム１２の上面と下部リードフレーム２４の下面を除く積層体の表面全体が、絶縁樹脂２６によって覆われている。上部リードフレーム１２の上面と下部リードフレーム２４の下面は、図示しない冷却器に接続される。
【００１４】
上部リードフレーム１２と下部リードフレーム２４は、半導体モジュール１０の配線として機能する。上部リードフレーム１２と下部リードフレーム２４を介して、半導体チップ２０に電流を流すことができる。また、上部リードフレーム１２と下部リードフレーム２４は、放熱板としても機能する。半導体チップ２０に電流を流すと、半導体チップ２０が発熱する。半導体チップ２０で生じた熱は、下部リードフレーム２４を介して放熱されるとともに、金属ブロック１６と上部リードフレーム１２を介して放熱される。このため、半導体チップ２０に電流を流すと、下部リードフレーム２４、金属ブロック１６及び上部リードフレーム１２が高温になる。下部リードフレーム２４の線膨張係数と金属ブロック１６の線膨張係数はＳｉＣ基板３０の線膨張係数よりも高い。このため、下部リードフレーム２４と金属ブロック１６の膨張量は、ＳｉＣ基板３０の膨張量よりも大きくなる。ＳｉＣ基板３０の膨張量が小さく、下部リードフレーム２４の膨張量が大きいので、これらの間のはんだ層２２に高い熱応力が加わる。このため、半導体チップ２０に繰り返し通電すると、はんだ層２２に繰り返し熱応力が加わり、クリープ現象によってはんだ層２２の内部ではんだが外周側に向かって移動する。また、ＳｉＣ基板３０の膨張量が小さく、金属ブロック１６の膨張量が大きいので、これらの間のはんだ層１８に高い熱応力が加わる。このため、半導体チップ２０に繰り返し通電すると、はんだ層１８に繰り返し熱応力が加わり、クリープ現象によってはんだ層１８の内部ではんだが外周側に向かって移動する。はんだ層１８の内部ではんだが外周側に向かって移動すると、はんだ層１８の外周縁（すなわち、上部電極３２の外周縁３２ａ近傍）において圧力が高くなる。このため、はんだ層１８が、上部電極３２の外周縁３２ａ近傍において、ＳｉＣ基板３０を下方向に加圧する。圧力は、上部電極３２の外周縁３２ａの下部のはんだ層２２に加わる。上部電極３２の外周縁３２ａの下部には凹部４０が配置されているので、圧力は凹部４０内のはんだ層２２に加わる。凹部４０内のはんだ層２２の厚みが厚いので、凹部４０内のはんだ層２２は、高い弾性を有し、塑性変形し難い。このため、凹部４０内のはんだ層２２に圧力が繰り返し加わっても、圧力によるはんだの移動が生じ難い。また、下部リードフレーム２４に凸部４２が設けられているので、凸部４２の側面によってはんだ層２２の内部のはんだが中央部へ向かって移動すること妨げられる。このため、はんだ層２２では、図１９の矢印１９２のような中央部に向かうはんだの移動がほとんど生じない。このため、実施形態の半導体モジュール１０では、はんだ層２２がＳｉＣ基板３０の中央部を上側へ押し上げる圧力が生じ難い。このため、実施形態の半導体モジュール１０では、図１９のような半導体基板の反りが抑制される。したがって、半導体モジュール１０によれば、ＳｉＣ基板３０の経時的な劣化が抑制され、高い信頼性を確保することができる。
【００１５】
所定回数の熱サイクルを加えたときのＳｉＣ基板３０の反りのシミュレーション結果について説明する。下部リードフレーム２４に凹部４０及び凸部４２が設けられていない半導体モジュール（サンプル１）（すなわち、従来のように、下部リードフレーム２４の上面２４ａが平坦な半導体モジュール）では、ＳｉＣ基板３０に約６．８２×１０−４ｍｍの反りが生じるという結果が得られた。一般的なＳｉＣ基板の厚みが１５０μｍ以下と極めて薄いので、ＳｉＣ基板ではこのような反りが特に生じやすい。下部リードフレーム２４に凹部４０が設けられているが凸部４２が設けられていない半導体モジュール（サンプル２）では、サンプル１と同じ条件で、ＳｉＣ基板３０に約３．７８×１０−４ｍｍの反りが生じるという結果が得られた。サンプル１、２を比較することで明らかなように、凹部４０を設けることで、ＳｉＣ基板３０の反りを効果的に抑制することができる。また、下部リードフレーム２４に凹部４０及び凸部４２が設けられている半導体モジュール（サンプル３）（すなわち、図１、２の構成）では、サンプル２と同じ条件で、ＳｉＣ基板３０に約１．７４×１０−４ｍｍの反りが生じるという結果が得られた。サンプル２、３を比較することで明らかなように、凸部４２を設けることで、ＳｉＣ基板３０の反りをより効果的に抑制することができる。
【００１６】
図５、６は、上述した凹部４０及び凸部４２を形成する工程を示している。まず、図５に示す金型９０によって、加工前の下部リードフレーム２４の平坦な上面２４ａをプレスする。これによって、凹部４０と凸部４２を形成する。なお、この段階では、凸部４２の上面が曲面状に盛り上がった形状となっている。また、この段階では、凹部４０の外周縁にバリ９４が形成されている。次に、図６に示す金型９２によって、凸部４２の上面とバリ９４をプレスする。これによって、凸部４２の上面が平坦化されるとともに、バリ９４が消滅する。
【００１７】
以下に、変形例について説明する。なお、以下に説明する変形例の半導体モジュールにおいては、特に言及する部分を除いて、上述した実施形態の半導体モジュール１０と同じ構成を備えている。
【００１８】
凹部４０の断面形状は、適宜変更することができる。図７は、変形例の凹部４０の断面形状を示している。図７では、凹部４０の断面がＵ字形状を有している。図７では、矢印９６で示すように、凹部４０の最深部４０ａが、上部電極３２の外周縁３２ａの内周側に位置している（より詳細には、ＳｉＣ基板３０を厚み方向に沿って見たときに、最深部４０ａが、上部電極３２の外周縁３２ａの内周側に位置している。）。図７の半導体モジュールの構成（サンプル４）において、上述したサンプル１と同様のシミュレーションを行ったところ、ＳｉＣ基板３０に約２．３５×１０−４ｍｍの反りが生じるという結果が得られた。また、最深部４０ａが上部電極３２の外周縁３２ａの外周側に位置している構成（サンプル５）において、上述したサンプル４と同様のシミュレーションを行ったところ、ＳｉＣ基板に約２．４９×１０−４ｍｍの反りが生じるという結果が得られた。サンプル４、５を比較することで明らかなように、凹部４０の最深部４０ａを上部電極３２の外周縁３２ａの内周側に配置することで、ＳｉＣ基板３０の反りの抑制効果を高めることができる。
【００１９】
また、図７では、矢印９８で示すように、凹部４０の外周縁４０ｂが、ＳｉＣ基板３０の外周縁３０ｃの内周側に位置している（より詳細には、ＳｉＣ基板３０を厚み方向に沿って見たときに、外周縁４０ｂが、外周縁３０ｃの内周側に位置している。）。図７の構成（すなわち、サンプル４）におけるＳｉＣ基板３０の反りは、上述したように２．３５×１０−４ｍｍであった。これに対し、凹部４０の外周縁４０ｂがＳｉＣ基板３０の外周縁３０ｃの外周側に位置する構成（サンプル６）において、上述したサンプル４と同様のシミュレーションを行ったところ、ＳｉＣ基板３０に約４．５６×１０−４ｍｍの反りが生じるという結果が得られた。サンプル４、６を比較することで明らかなように、凹部４０の外周縁４０ｂをＳｉＣ基板３０の外周縁３０ｃの内周側に配置することで、ＳｉＣ基板３０の反りの抑制効果を高めることができる。
【００２０】
また、図８に示すように、凹部４０が、Ｖ字の断面形状を有していてもよい。また、図９に示すように、凹部４０が、矩形の断面形状を有していてもよい。また、図１０に示すように、凹部４０が階段状の断面形状を有していてもよい。
【００２１】
また、図１では、金属ブロック１６と上部リードフレーム１２がはんだ層１４により接続されていた。しかしながら、図１１に示すように、金属ブロック１６と上部リードフレーム１２とが一体化した形状の金属部品１９を用いて半導体モジュールを構成してもよい。また、図１２に示すように、金属ブロック１６が存在せず、上部リードフレーム１２がはんだ層１８を介して半導体チップ２０の上部電極に接続されていてもよい。また、図１３に示すように、金属ブロック１６の上面に、上述した上部リードフレーム１２よりも薄い端子１２ａが接続されていてもよい。また、図１４に示すように、金属ブロック１６を介さずに、半導体チップ２０の上部電極に薄い端子１２ｂが接続されていてもよい。
【００２２】
また、上述した実施形態の半導体モジュール１０では、図４に示すように、下部リードフレーム２４の上面２４ａにおいて凹部４０が環状に伸びていた。しかしながら、凹部４０が上部電極３２の外周縁３２ａの下部に沿って配置されていれば、凹部４０は環状でなくてもよい。例えば、図１５に示すように、凹部４０が上部電極３２の外周縁３２ａの下部に沿って断続的に分布していてもよい。また、図１６に示すように、凹部４０が、上部電極３２の外周縁３２ａの下部に沿って、一部が途切れて伸びていてもよい。なお、図１６では、下部リードフレーム２４上に２つの半導体チップ２０ｘ、２０ｙが実装されている構成を示している。例えば、半導体チップ２０ｘがＭＯＳＦＥＴを構成し、半導体チップ２０ｙがダイオードを構成していてもよい。この場合に、半導体チップ２０ｘの上部電極３２と半導体チップ２０ｙの上部電極３２とで互いに対向する辺において、凹部４０が設けられていなくてもよい。また、図１７に示すように、凹部４０が途切れていてもよい。
【００２３】
また、上述した実施形態では、凹部４０の全体がはんだ層２２に覆われていたが、凹部４０の一部がはんだ層２２に覆われていなくてもよい。
【００２４】
また、上述した実施形態では、半導体チップ２０が絶縁樹脂２６に覆われていたが、半導体チップ２０は絶縁樹脂２６に覆われていなくてもよい。また、半導体チップ２０が、絶縁樹脂２６に代えてシリコンゲル等により覆われていてもよい。
【００２５】
上述した実施形態の半導体モジュールの構成要素と、請求項の半導体モジュールの構成要素との関係について説明する。実施形態の上部電極は、請求項の第１電極の一例である。実施形態の下部電極は、請求項の第２電極の一例である。実施形態の上部リードフレームは、請求項の第１導電体の一例である。実施形態の下部リードフレームは、請求項の第２導電体の一例である。実施形態の凸部は、請求項の凹部に囲まれた範囲内の接合面の一例である。
【００２６】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００２７】
本明細書が開示する一例の半導体モジュールでは、接合面において凹部が環状に伸びていてもよい。また、半導体基板を厚み方向に沿って見たときに第１電極の外周縁の全体が凹部と重複してもよい。
【００２８】
この構成によれば、半導体基板の反りをより好適に抑制することができる。
【００２９】
本明細書が開示する一例の半導体モジュールでは、凹部に囲まれた範囲内の接合面が、凹部よりも外周側の第２導電体の表面よりも半導体基板側に突出していてもよい。
【００３０】
この構成によれば、半導体基板の反りをさらに好適に抑制することができる。
【００３１】
本明細書が開示する一例の半導体モジュールでは、半導体基板を厚み方向に沿って見たときに、凹部の最深部が、第１電極の外周縁の内周側に位置してもよい。
【００３２】
この構成によれば、半導体基板の反りをさらに好適に抑制することができる。
【００３３】
本明細書が開示する一例の半導体モジュールでは、第２はんだ層が、凹部と凹部よりも外周側の第２導電体の表面を覆っていてもよい。
【００３４】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３５】
１０：半導体モジュール
１２：上部リードフレーム
１４：はんだ層
１６：金属ブロック
１８：はんだ層
２０：半導体チップ
２２：はんだ層
２４：下部リードフレーム
２６：絶縁樹脂
３０：ＳｉＣ基板
３２：上部電極
３４：下部電極
４０：凹部
４２：凸部
【図１】
2019016686.tif 000003
【図２】
2019016686.tif 000004
【図３】
2019016686.tif 000005
【図４】
2019016686.tif 000006
【図５】
2019016686.tif 000007
【図６】
2019016686.tif 000008
【図７】
2019016686.tif 000009
【図８】
2019016686.tif 000010
【図９】
2019016686.tif 000011
【図１０】
2019016686.tif 000012
【図１１】
2019016686.tif 000013
【図１２】
2019016686.tif 000014
【図１３】
2019016686.tif 000015
【図１４】
2019016686.tif 000016
【図１５】
2019016686.tif 000017
【図１６】
2019016686.tif 000018
【図１７】
2019016686.tif 000019
【図１８】
2019016686.tif 000020
【図１９】
2019016686.tif 000021