(57)【要約】      （修正有）【課題】スイッチングデバイスのスイッチング損失、および、サージ電圧を低減できるＤＣ／ＤＣコンバータを提供する。【解決手段】昇圧チョッパ回路を並列接続したＤＣ／ＤＣコンバータにおいて、第１インダクタＬ１と第２インダクタＬ２の直流電圧源ＶＤＣから見て２次側にキャパシタＣｚを接続する。または、降圧チョッパ回路を並列接続したＤＣ／ＤＣコンバータにおいて、第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂのエミッタ端子間にキャパシタＣｚを接続する。【選択図】図１
2019097287.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源と、
前記直流電圧源の正極に一端が接続された第１インダクタと、
前記直流電圧源の正極に一端が接続され、前記第１インダクタに対して並列接続された第２インダクタと、
前記第１インダクタの他端と前記第２インダクタの他端との間に接続されたキャパシタと、
前記第１インダクタと前記キャパシタの共通接続点にアノード端子が接続された第１ダイオードと、
前記第２インダクタと前記キャパシタの共通接続点にアノード端子が接続された第２ダイオードと、
前記第２インダクタと前記キャパシタの共通接続点と前記直流電圧源の負極との間に接続された第１スイッチングデバイスと、
前記キャパシタと前記第１ダイオードの共通接続点と前記直流電圧源の負極との間に接続された第２スイッチングデバイスと、
前記第１，第２ダイオードのカソード端子に接続された出力コンデンサと、
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
直流電圧源と、
前記直流電圧源の正極に一端が接続された第１スイッチングデバイスと、
前記直流電圧源の正極に一端が接続され、前記第１スイッチングデバイスに対して並列接続された第２スイッチングデバイスと、
前記第１スイッチングデバイスの他端と前記第２スイッチングデバイスの他端との間に接続されたキャパシタと、
前記第１スイッチングデバイスと前記キャパシタの共通接続点に一端が接続された第１インダクタと、
前記第２スイッチングデバイスと前記キャパシタの共通接続点に一端が接続された第２インダクタと、
前記第２スイッチングデバイスと前記キャパシタの共通接続点と前記直流電圧源の負極との間に接続された第１ダイオードと、
前記キャパシタと第１インダクタの共通接続点と前記直流電圧源の負極との間に接続された第２ダイオードと、
前記第１，第２インダクタの他端に接続された出力コンデンサと、
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記第１，第２インダクタは、鎖交する直流分の磁束を打ち消すように結合された結合インダクタであることを特徴とする請求項１または２記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結合インダクタを用いたＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
図７に、入力の直流電圧源ＶＤＣを昇圧して出力電圧Ｖｏを出力させるＤＣ／ＤＣコンバータ（昇圧チョッパ回路）の一般的な構成を示す。
【０００３】
ＤＣ／ＤＣコンバータ（昇圧チョッパ回路）において入力の直流電圧に接続するインダクタ部分にＤＣ／ＤＣコンバータを並列に接続することによって出力電流を増加する方法が従来から知られている。また、その一例として、インダクタに鎖交する直流磁束を打ち消す方向に結合させた結合インダクタを用いて、そのコアの断面積を小さくする方法が知られている。図８は、昇圧チョッパ回路を２回路並列に接続し、入力のインダクタに結合インダクタＬを用いたＤＣ／ＤＣコンバータの回路構成図である。図９は、図８に示す回路の動作波形例を示す。
【０００４】
ここで、昇圧チョッパ回路の第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂのオン・オフ動作は、三角波などの搬送波（以下、キャリアと称する）を用いて、それぞれの昇圧チョッパのデューティ比を決定して行う一般的なものとする。
【０００５】
図９において、実線が第１スイッチングデバイスＳ１ａのキャリアを、破線が第２スイッチングデバイスＳ１ｂのキャリアを表している。また、キャリアと交差している直線が昇圧チョッパ回路の電圧指令値である。
【０００６】
図９に示すように、第１スイッチングデバイスＳ１ａ（または、第２スイッチングデバイスＳ１ｂ）のキャリア＜電圧指令値の場合に、第１スイッチングデバイスＳ１ａ（または第２スイッチングデバイスＳ１ｂ）のゲート信号がオンとなって、第１スイッチングデバイスＳ１ａ（または第２スイッチングデバイスＳ１ｂ）がオンする。
【０００７】
図９では、第１スイッチングデバイスＳ１ａと第２スイッチングデバイスＳ１ｂのキャリアの位相を１８０°ずらし、第１，第２スイッチングデバイスＳ１ａ，Ｓｌｂを交互にオン・オフさせる。これにより、電流，電圧の位相が１８０°ずれて重畳されるため、このような並列動作をしない場合と比較して、各々が発生するリプル電流を相互的に打ち消すことができる。
【０００８】
また、出力コンデンサＣｏに流れる電流のリプル成分を低減できるため、出力コンデンサＣｏに流入する瞬時電流や高調波などの責務が低減し、出力コンデンサＣｏの静電容量や体積を低減することが可能となる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−１２４９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１では、原理的に第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂをスイッチングする度にスイッチング損失が発生する。そのため、発生するスイッチング損失はスイッチング周波数が増加するにつれて大きくなりやすく、発生した熱を冷却するヒートシンクなどの冷却機構が大きくなる、効率が悪化する等の問題が生じる。
【００１１】
また、回路の実装において、配線インダクタンスが大きくなる場合には、第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂのターンオフ時に第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂのコレクタ−エミッタ端子間にサージ電圧が発生して、第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂが過電圧破損しやすくなる。
【００１２】
以上示したようなことから、ＤＣ／ＤＣコンバータにおいて、スイッチングデバイスのスイッチング損失、および、サージ電圧を低減することが課題となる。
【課題を解決するための手段】
【００１３】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電圧源と、前記直流電圧源の正極に一端が接続された第１インダクタと、前記直流電圧源の正極に一端が接続され、前記第１インダクタに対して並列接続された第２インダクタと、前記第１インダクタの他端と前記第２インダクタの他端との間に接続されたキャパシタと、前記第１インダクタと前記キャパシタの共通接続点にアノード端子が接続された第１ダイオードと、前記第２インダクタと前記キャパシタの共通接続点にアノード端子が接続された第２ダイオードと、前記第２インダクタと前記キャパシタの共通接続点と前記直流電圧源の負極との間に接続された第１スイッチングデバイスと、前記キャパシタと前記第１ダイオードの共通接続点と前記直流電圧源の負極との間に接続された第２スイッチングデバイスと、前記第１，第２ダイオードのカソード端子に接続された出力コンデンサと、を備えたことを特徴とする。
【００１４】
また、他の態様として、直流電圧源と、前記直流電圧源の正極に一端が接続された第１スイッチングデバイスと、前記直流電圧源の正極に一端が接続され、前記第１スイッチングデバイスに対して並列接続された第２スイッチングデバイスと、前記第１スイッチングデバイスの他端と前記第２スイッチングデバイスの他端との間に接続されたキャパシタと、前記第１スイッチングデバイスと前記キャパシタの共通接続点に一端が接続された第１インダクタと、前記第２スイッチングデバイスと前記キャパシタの共通接続点に一端が接続された第２インダクタと、前記第２スイッチングデバイスと前記キャパシタの共通接続点と前記直流電圧源の負極との間に接続された第１ダイオードと、前記キャパシタと第１インダクタの共通接続点と前記直流電圧源の負極との間に接続された第２ダイオードと、前記第１，第２インダクタの他端に接続された出力コンデンサと、を備えたことを特徴とする。
【００１５】
また、その一態様として、前記第１，第２インダクタは、鎖交する直流分の磁束を打ち消すように結合された結合インダクタであることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ＤＣ／ＤＣコンバータにおいて、スイッチングデバイスのスイッチング損失、および、サージ電圧を低減することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】実施形態１におけるＤＣ／ＤＣコンバータを示す回路構成図。
【図２】実施形態１におけるＤＣ／ＤＣコンバータの動作例を示す図。
【図３】実施形態１における動作波形を示すタイムチャート。
【図４】実施形態２におけるＤＣ／ＤＣコンバータを示す回路構成図。
【図５】実施形態２におけるＤＣ／ＤＣコンバータの動作例を示す図。
【図６】実施形態２における動作波形を示すタイムチャート。
【図７】従来のＤＣ／ＤＣコンバータの一例（昇圧チョッパ回路）を示す回路構成図。
【図８】従来のＤＣ／ＤＣコンバータの他例を示す回路構成図。
【図９】従来のＤＣ／ＤＣコンバータの動作波形を示すタイムチャート。
【発明を実施するための形態】
【００１８】
以下、本願発明におけるＤＣ／ＤＣコンバータの実施形態１，２を図１〜図６に基づいて詳述する。
【００１９】
［実施形態１］ 
図１に本実施形態１におけるＤＣ／ＤＣコンバータの回路構成図を示す。図１は、結合インダクタＬの直流電圧源ＶＤＣから見て２次側にキャパシタＣｚを接続し、２つの昇圧チョッパ回路を並列接続して出力電圧Ｖｏを得る回路である。
【００２０】
まず、図１に示す本実施形態１におけるＤＣ／ＤＣコンバータの回路構成を説明する。直流電圧源ＶＤＣの正極に第１インダクタＬ１の一端が接続される。また、第２インダクタＬ２は、直流電圧源ＶＤＣの正極に一端が接続され、第１インダクタＬ１に対して並列接続される。本実施形態１において、第１インダクタＬ１と第２インダクタＬ２は、鎖交する直流分の磁束を打ち消すように結合され、結合インダクタＬを構成する。
【００２１】
第１インダクタＬ１の他端と第２インダクタＬ２の他端との間にキャパシタＣｚが接続される。
【００２２】
第１インダクタＬ１とキャパシタＣｚの共通接続点に第１ダイオードＤ１のアノード端子が接続される。第２インダクタＬ２とキャパシタＣｚの共通接続点に第２ダイオードＤ２のアノード端子が接続される。
【００２３】
第２インダクタＬ２とキャパシタＣｚの共通接続点と直流電圧源ＶＤＣの負極との間に第１スイッチングデバイスＳ１ａが接続される。第１スイッチングデバイスＳ１ａのコレクタ端子は第２インダクタＬ２とキャパシタＣｚの共通接続点に接続され、エミッタ端子は直流電圧源ＶＤＣの負極に接続される。
【００２４】
キャパシタＣｚと第１ダイオードＤ１の共通接続点と直流電圧源ＶＤＣの負極との間に第２スイッチングデバイスＳ１ｂが接続される。第２スイッチングデバイスＳ１ｂのコレクタ端子はキャパシタＣｚと第１ダイオードＤ１の共通接続点に接続され、エミッタ端子は直流電圧源ＶＤＣの負極に接続される。
【００２５】
第１，第２ダイオードＤ１，Ｄ２のカソード端子に出力コンデンサＣｏが接続される。
【００２６】
図２に本実施形態１におけるＤＣ／ＤＣコンバータの動作例を示し、図３にその動作波形を示す。図２において、枠で囲われたスイッチングデバイスは導通状態であることを示す。図９のように第１スイッチングデバイスＳ１ａと第２スイッチングデバイスＳ１ｂが交互にスイッチングし、かつ、結合インダクタＬに流れる電流が連続であるとする。
【００２７】
第１スイッチングデバイスＳ１ａがｏｎ状態の場合、第２スイッチングデバイスＳ１ｂがｏｆｆとなり、ＶＤＣ→Ｌ１→Ｃｚ→Ｓ１ａの電流経路によって、キャパシタＣｚが出力電圧Ｖｏに充電される。キャパシタＣｚの電圧Ｖｃｚが出力電圧Ｖｏに充電された後は、第１ダイオードＤ１の作用によって、電流経路は図２（１）に示すように、ＶＤＣ→Ｌ２→Ｓ１ａとなる。そのため、キャパシタＣｚの電圧Ｖｃｚは出力電圧Ｖｏを超過しない。
【００２８】
図２（２）に示すように、第１スイッチングデバイスＳ１ａのターンオフ時にキャパシタＣｚの電圧Ｖｃｚが出力電圧Ｖｏに充電されていると、電流が第１スイッチングデバイスＳ１ａを通過せず、キャパシタＣｚを通過する。すなわち、電流経路はＶＤＣ→Ｌ２→Ｃｚ→Ｄ１→Ｃｏとなる。そのため、この期間においてはスイッチングによる損失が発生しない。
【００２９】
これはインダクタの起電力が小さくなる経路に電流が流れる特性を利用したものであり、キャパシタＣｚが充電されている場合は、図２と図３の（２）〜（３）までの期間に成り立つ。
【００３０】
キャパシタＣｚの電圧Ｖｃｚが０になると図２と図３の（３）に移行し、電流経路はＶＤＣ→Ｌ２→Ｄ２→Ｃｏとなる。このとき、電流の遮断スピードがキャパシタＣｚにより緩和されるため、配線インダクタンスに起因する第１スイッチングデバイスＳ１ａのターンオフ時のサージ電圧が緩和され、第１スイッチングデバイスＳ１ａの過電圧破損を防ぐことができる。
【００３１】
第２スイッチングデバイスＳ１ｂも同様にして、第２スイッチングデバイスＳ１ｂがｏｎした後にＶＤＣ→Ｌ２→Ｃｚ→Ｓ１ｂの電流経路によってキャパシタＣｚの電圧Ｖｃｚが出力電圧（−Ｖｏ）に充電される。キャパシタＣｚの電圧Ｖｃｚが出力電圧（−Ｖｏ）に充電された後は、第２ダイオードＤ２の作用によって、電流経路は、ＶＤＣ→Ｌ１→Ｓ１ｂとなる。そのため、キャパシタＣｚの電圧Ｖｃｚの絶対値は出力電圧（−Ｖｏ）の絶対値を超過しない。
【００３２】
第２スイッチングデバイスＳ１ｂのターンオフ時にキャパシタＣｚの電圧Ｖｃｚが出力電圧（−Ｖｏ）に充電されていると、電流が第２スイッチングデバイスＳ１ｂを通過せず、キャパシタＣｚを通過する。すなわち、電流経路はＶＤＣ→Ｌ１→Ｃｚ→Ｄ２→Ｃｏとなる。そのためスイッチング損失が発生しない。
【００３３】
キャパシタＣｚの電圧Ｖｃｚが０になると、電流経路はＶＤＣ→Ｌ１→Ｄ１→Ｃｏとなる。このとき、電流の遮断スピードがキャパシタＣｚにより緩和されるため、配線インダクタンスに起因する第２スイッチングデバイスＳ１ｂのターンオフ時のサージ電圧が緩和され、第２スイッチングデバイスＳ１ｂの過電圧破損を防ぐことができる。
【００３４】
このように、第２スイッチングデバイスＳ１ｂも、第２スイッチングデバイスＳ１ｂのターンオフ時に第２スイッチングデバイスＳ１ｂの電流が０となるため、零電流スイッチングが達成されスイッチング損失が発生しないターンオフ動作となる。
【００３５】
以上示したように、本実施形態１によれば、 ＤＣ／ＤＣコンバータにキャパシタＣｚを設けることによって、第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂのターンオフ時に零電流スイッチングとなるため、ターンオフ時のスイッチング損失が発生しない。
【００３６】
よって、スイッチングデバイスの前記ターンオン、およびターンオフのスイッチングに起因する損失を低減できるため、スイッチング周波数を増加させても、ヒートシンクなどの冷却機構の小型化、およびＤＣ／ＤＣコンバータを小形化しやすい。
【００３７】
また、零電流スイッチングによって、第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂのターンオフ時のサージ電圧を低減できる。よって、第１，第２スイッチングデバイスＳ１ａ，Ｓ１ｂが過電圧破損しにくくなるため、ＤＣ／ＤＣコンバータの信頼性が向上する。
【００３８】
［実施形態２］
図４に本実施形態２におけるＤＣ／ＤＣコンバータの回路構成を示す。実施形態１が昇圧チョッパ回路であるのに対して、本実施形態２は降圧チョッパ回路としたものである。
【００３９】
まず、図４に示す本実施形態２におけるＤＣ／ＤＣコンバータの回路構成を説明する。
【００４０】
直流電圧源ＶＤＣの正極に第１スイッチングデバイスＳ１ａのコレクタ端子が接続される。第２スイッチングデバイスＳ１ｂは、直流電圧源ＶＤＣの正極にコレクタ端子が接続され、第１スイッチングデバイスＳ１ａに対して並列接続される。第１スイッチングデバイスＳ１ａのエミッタ端子と第２スイッチングデバイスＳ１ｂのエミッタ端子との間にキャパシタＣｚが接続される。
【００４１】
第１スイッチングデバイスＳ１ａとキャパシタＣｚの共通接続点に第１インダクタＬ１の一端が接続される。第２スイッチングデバイスＳ１ｂとキャパシタＣｚの共通接続点に第２インダクタＬ２の一端が接続される。本実施形態２において、第１インダクタＬ１と第２インダクタＬ２は、鎖交する直流分の磁束を打ち消すように結合され、結合インダクタＬを構成する。
【００４２】
第２スイッチングデバイスＳ１ｂとキャパシタＣｚの共通接続点に第１ダイオードＤ１のカソード端子が接続される。第１ダイオードＤ１のアノード端子は直流電圧源ＶＤＣの負極に接続される。キャパシタＣｚと第１インダクタＬ１の共通接続点に第２ダイオードＤ２のカソード端子が接続される。第２ダイオードＤ２のアノード端子は直流電圧源ＶＤＣの負極に接続される。第１，第２インダクタＬ１，Ｌ２の他端に出力コンデンサＣｏが接続される。
【００４３】
図５に本実施形態２におけるＤＣ／ＤＣコンバータの動作例を示し、図６にその動作波形を示す。図９のように第１スイッチングデバイスＳ１ａと第２スイッチングデバイスＳ１ｂが交互にスイッチングする状態を想定する。
【００４４】
第１スイッチングデバイスＳ１ａがｏｎ状態の場合、第２スイッチングデバイスＳ１ｂがｏｆｆとなり、ＶＤＣ→Ｓ１ａ→Ｃｚ→Ｌ２→Ｃｏの電流経路によって、キャパシタＣｚが入力電圧Ｖｉに充電される。キャパシタＣｚの電圧Ｖｃｚが入力電圧Ｖｉに充電された後は、第１ダイオードＤ１の作用によって、電流経路は図５（１）に示すように、ＶＤＣ→Ｓ１ａ→Ｌ１→Ｃｏとなる。そのため、キャパシタＣｚの電圧Ｖｃｚは入力電圧Ｖｉを超過しない。
【００４５】
また、第１スイッチングデバイスＳ１ａのターンオフ時にキャパシタＣｚが入力電圧Ｖｉに充電されていると、図５（２）に示すように、電流が第１スイッチングデバイスＳ１ａを通過せず、キャパシタＣｚを通過する。すなわち、電流経路は、Ｄ１→Ｃｚ→Ｌ１→Ｃｏとなる。そのため、スイッチング損失が発生しない。
【００４６】
これはインダクタＬの起電力が最も小さくなる経路に電流が流れる特性を利用しており、キャパシタＣｚが充電されている場合（図５、図６の（２）〜（３）までの期間）に成り立つ。
【００４７】
キャパシタＣｚの電圧Ｖｃｚが０になると図５と図６の（３）に移行し、電流経路はＤ２→Ｌ１→Ｃｏとなる。このとき、電流の遮断スピードがキャパシタＣｚにより緩和されるため、配線インダクタンスによる第１スイッチングデバイスＳ１ａのターンオフ時のサージ電圧が緩和され、第１スイッチングデバイスＳ１ａの過電圧破損を防ぐことができる。
【００４８】
第２スイッチングデバイスＳ１ｂも同様にして、第２スイッチングデバイスＳ１ｂがｏｎした後にＶＤＣ→Ｓ１ｂ→Ｃｚ→Ｌ１→Ｃｏの電流経路によって、キャパシタＣｚの電圧Ｖｃｚを入力電圧（−Ｖｉ）に充電する。キャパシタＣｚの電圧Ｖｃｚが入力電圧（−Ｖｉ）に充電された後は、第２ダイオードＤ２の作用によって、電流経路は、ＶＤＣ→Ｓ１ｂ→Ｌ２→Ｃｏとなる。そのため、キャパシタＣｚの電圧Ｖｃｚの絶対値は入力電圧（−Ｖｉ）の絶対値を超過しない。
【００４９】
また、第２スイッチングデバイスＳ１ｂのターンオフ時にキャパシタＣｚが入力電圧（−Ｖｉ）に充電されていると、第２スイッチングデバイスＳ２ａをターンオフする際に、電流が第２スイッチングデバイスＳ１ｂを通過せず、キャパシタＣｚを通過する。すなわち、電流経路は、Ｄ２→Ｃｚ→Ｌ２→Ｃｏとなる。そのため、スイッチング損失が発生しない。
【００５０】
キャパシタＣｚの電圧Ｖｃｚが０になると、電流経路はＤ１→Ｌ２→Ｃｏとなる。このとき、電流の遮断スピードがキャパシタＣｚにより緩和されるため、配線インダクタンスによる第２スイッチングデバイスＳ１ｂのターンオフ時のサージ電圧が緩和され、第２スイッチングデバイスＳ１ｂの過電圧破損を防ぐことができる。
【００５１】
このように、キャパシタＣｚが充電されていると、第２スイッチングデバイスＳ１ｂのターンオフ時に第２スイッチングデバイスＳ１ｂの電流が０となるため零電流圧スイッチングが達成され、スイッチング損失が発生せずにターンオフできる。
【００５２】
以上示したように、本実施形態２によれば、実施形態１と同様の作用効果を奏する。
【００５３】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００５４】
例えば、実施形態１，２は、図１、図４のインダクタＬに結合インダクタ以外のインダクタを適用しても実現できる。
【符号の説明】
【００５５】
ＶＤＣ…直流電圧源
Ｌ１，Ｌ２…第１，第２インダクタ
Ｌ…結合インダクタ
Ｃｚ…キャパシタ
Ｓ１ａ，Ｓ１ｂ…第１，第２スイッチングデバイス
Ｄ１，Ｄ２…第１，第２ダイオード
Ｃｏ…出力コンデンサ
Ｖｉ…入力電圧
Ｖｃｚ…キャパシタの電圧
Ｖｏ…出力電圧
【図１】
2019097287.tif 000003
【図２】
2019097287.tif 000004
【図３】
2019097287.tif 000005
【図４】
2019097287.tif 000006
【図５】
2019097287.tif 000007
【図６】
2019097287.tif 000008
【図７】
2019097287.tif 000009
【図８】
2019097287.tif 000010
【図９】
2019097287.tif 000011