(57)【要約】 【課題】  複数の変換器を備えた電力変換装置において、高調波を低減することを目的とする。【解決手段】  実施形態による電力変換装置は、第１変調法により駆動される第１変換器Ｉｎｖ１と、第２変調法により駆動される第２変換器Ｉｎｖ２と、第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２とを制御するコントローラＣＴＲと、を備え、コントローラＣＴＲは、出力電圧指令ｖ＊に基づいて第１変換器Ｉｎｖ１に対する第１変調指令ｖ１＊を出力する第１変調部１４と、出力電圧指令に基づいて第２変換器Ｉｎｖ２に対する第２変調指令ｖ２＊を出力する第２変調部１６と、第１変調指令ｖ１＊および第２変調指令ｖ２＊の少なくとも一方と、トリガＣＬＫとを受信し、トリガＣＬＫに基づいて第１変調指令ｖ１＊と第２変調指令ｖ２＊とが切り替わるタイミングを同期させる同期制御部１８と、を備える。【選択図】図１
2019097221.tif 000002
【特許請求の範囲】
【請求項１】
第１変調法により駆動される第１変換器と、
第２変調法により駆動される第２変換器と、
前記第１変換器と前記第２変換器とを制御するコントローラと、を備え、
前記第１変換器と前記第２変換器との出力を合成して出力する電力変換装置であって、
前記コントローラは、
出力電圧指令に基づいて前記第１変換器に対する第１変調指令を出力する第１変調部と、
前記出力電圧指令に基づいて前記第２変換器に対する第２変調指令を出力する第２変調部と、
前記第１変調指令および前記第２変調指令の少なくとも一方と、トリガとを受信し、前記トリガに基づいて前記第１変調指令と前記第２変調指令とが切り替わるタイミングを同期させる同期制御部と、を備えたことを特徴とする電力変換装置。
【請求項２】
前記トリガはクロック信号であって、
前記同期制御部は、前記第１変調指令および前記第２変調指令の少なくとも一方の値を維持する機能を有する、ことを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記第２変調法はＰＷＭであり、
前記トリガはクロック信号であって、
前記コントローラは、前記クロック信号に同期するキャリア波を生成するキャリア波生成部を更に備え、
前記同期制御部は、前記第１変調指令を受信して、前記クロック信号に同期させた前記第１変調指令を出力する、ことを特徴とする請求項１記載の電力変換装置。
【請求項４】
前記第１変調法は第１キャリア波を用いるＰＷＭであり、前記第２変調法は第２キャリア波を用いるＰＷＭであり、
前記コントローラは、第１クロック信号に同期する前記第１キャリア波を生成する第１キャリア波生成部と、第２クロック信号に同期する前記第２キャリア波を生成する第２キャリア波生成部と、を更に備え、
前記トリガは前記第２クロック信号であって、
前記同期制御部は、前記第１変調指令を受信し、前記第２クロック信号に同期させた前記第１変調指令を出力する、ことを特徴とする請求項１記載の電力変換装置。
【請求項５】
前記第１キャリア波の周波数は前記第２キャリア波の周波数よりも小さい、ことを特徴とする請求項４記載の電力変換装置。
【請求項６】
前記コントローラは、前記同期制御部の後段に配置され、前記同期制御部から出力された前記第１変調指令および前記第２変調指令の少なくとも一方を、所定時間だけ遅延させる遅延部を更に備える、ことを特徴とする請求項１乃至請求項５のいずれか１項記載の電力変換装置。
【請求項７】
前記コントローラは、前記第１変換器および前記第２変換器に流れる電流の方向に基づいて、前記遅延部における遅延量を設定する遅延制御部を更に備える、ことを特徴とする請求項６記載の電力変換装置。
【請求項８】
前記同期制御部はＤフリップフロップを備える、ことを特徴とする請求項１乃至請求項７のいずれか１項記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【０００２】
半導体スイッチング素子を用いた電力変換装置は、半導体スイッチング素子のオンとオフとを切替えて出力電圧の制御を行う。例えば、多数の半導体スイッチング素子を組み合わせた回路（マルチレベル変換器）を備えた電力変換装置は、多レベルの階段状の電圧波形を出力することができる。
【０００３】
上記のようなマルチレベル変換器を備えた電力変換装置は、１回あたりのスイッチング損失が小さく、高い電力変換効率を実現することが可能である。また、マルチレベル変換器を備えた電力変換装置の出力電圧波形は正弦波に近づくことから、高調波を低減することができ、重量・体積・コストが大きいフィルタ回路を小型化、または不要にでき、フィルタ損失も低減できるメリットがある。
【０００４】
マルチレベル変換器を備えた電力変換装置においては、スイッチング周波数または変調方法が異なる複数の単位変換器の出力ラインを直列接続し、全体のスイッチング回数を低減しつつ高調波の少ない出力電圧を得る方式が提案されている。
【０００５】
例えば、第１変換器と、第１変換器と異なる変調方法により駆動される第２変換器とを含む電力変換装置において、第１変換器は長周期のスイッチング周波数で駆動され、第２変換器はより短い周期のスイッチング周波数のＰＷＭ変調による制御信号にて駆動され得る。このような電力変換装置の出力電圧は、第１変換器の出力電圧と第２変換器の出力電圧との合計であり、高調波が少なく、より高い電圧出力が得られる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第６１３９１１１号公報
【特許文献２】特開２０１５−７７００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、複数の変調方法により駆動されるマルチレベル構成の電力変換装置では、それぞれの変調は制御装置における別個の演算回路（又は演算ブロック）で処理されるため、第１変換器と第２変換器との動作の同期をとっていなければ、半導体スイッチング素子の切り替わるタイミングに意図しない電圧が出力されてしまう可能性があった。
【０００８】
例えば、第１変換器の出力電圧と第２変換器の出力電圧との両方が切り替わるタイミングにて、第１変換器と第２変換器との動作が同期していなければ、スイッチング素子の切り替わるタイミングがずれることにより電力変換装置全体としての出力電圧に歪が生じる可能性があった。このような出力電圧の歪は意図しない出力であり、意図しない出力に起因して出力電流波形も歪み、高調波が増大する原因となる。
【０００９】
本発明の実施形態は、上記事情を鑑みて成されたものであって、複数の変換器を備えた電力変換装置において、高調波を低減することを目的とする。
【課題を解決するための手段】
【００１０】
実施形態による電力変換装置は、第１変調法により駆動される第１変換器と、第２変調法により駆動される第２変換器と、前記第１変換器と前記第２変換器とを制御するコントローラと、を備え、前記第１変換器と前記第２変換器との出力を合成して出力する電力変換装置であって、前記コントローラは、出力電圧指令に基づいて前記第１変換器に対する第１変調指令を出力する第１変調部と、前記出力電圧指令に基づいて前記第２変換器に対する第２変調指令を出力する第２変調部と、前記第１変調指令および前記第２変調指令の少なくとも一方と、トリガとを受信し、前記トリガに基づいて前記第１変調指令と前記第２変調指令とが切り替わるタイミングを同期させる同期制御部と、を備える。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１実施形態の電力変換装置の構成例を概略的に示す図である。
【図２】図２は、本実施形態の電力変換装置のコントローラの動作の一例を説明するための図である。
【図３】図３は、同期制御部を備えない電力変換装置の出力電圧波形と出力電流波形との一例を示す図である。
【図４】図４は、本実施形態の電力変換装置の出力電圧波形と出力電流波形との一例を示す図である。
【図５】図５は、第２実施形態の電力変換装置の構成例を概略的に示す図である。
【図６】図６は、第３実施形態の電力変換装置の構成例を概略的に示す図である。
【図７】図７は、第４実施形態の電力変換装置の構成例を概略的に示す図である。
【図８】図８は、第１実施形態乃至第４実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
【図９】図９は、図８に示す電力変換器のチョッパ単位変換器の一例を示す図である。
【図１０】図１０は、第１実施形態乃至第４実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
【図１１】図１１は、第１実施形態乃至第４実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
【図１２】図１２は、図１１に示す電力変換器のフルブリッジ単位変換器の一例を示す図である。
【図１３】図１３は、第１実施形態乃至第４実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
【発明を実施するための形態】
【００１２】
以下、複数の実施形態の電力変換装置について、図面を参照して説明する。
図１は、第１実施形態の電力変換装置の構成例を概略的に示す図である。
本実施形態の電力変換装置は、複数の変換器と、コントローラＣＴＲと、を備えている。複数の変換器は、直列に接続した第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２とを備えている。図１では、１つの相における第１変換器Ｉｎｖ１および第２変換器Ｉｎｖ２のみを示しているが、本実施形態の電力変換装置は、複数相のそれぞれに３つ以上の変換器を備えていてもよい。また、本実施形態の電力変換装置全体の相数は、単相や三相に限定されない。
【００１３】
第１変換器Ｉｎｖ１および第２変換器Ｉｎｖ２のそれぞれは、複数の半導体スイッチング素子と、電圧源としてのコンデンサと、を備えている。複数の半導体スイッチング素子は、直列に接続した２つの半導体スイッチング素子の列を２列並列に接続して構成され、直列に接続した２つの半導体スイッチング素子の間に交流ラインが接続している。コンデンサは、直列に接続した２つの半導体スイッチング素子と並列に接続されている。なお、第１変換器Ｉｎｖ１および第２変換器Ｉｎｖ２の回路構成は、図１に示すようなフルブリッジ構成に限定されるものではない。
【００１４】
第１変換器Ｉｎｖ１の複数の半導体スイッチング素子それぞれは、コントローラＣＴＲから供給される変調指令ｖ１＊´に基づくゲート信号により動作を制御される。  
第２変換器Ｉｎｖ２の複数の半導体スイッチング素子それぞれは、コントローラＣＴＲから供給される変調指令ｖ２＊に基づくゲート信号により動作を制御される。  
【００１５】
本実施形態では、第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２とは異なる変調方法に基づく制御信号により駆動される。なお、本実施形態の電力変換装置は、第１変換器Ｉｎｖ１および第２変換器Ｉｎｖ２をそれぞれ複数備え、複数の第１変換器Ｉｎｖ１および複数の第２変換器Ｉｎｖ２が直列接続されていても構わない。
【００１６】
コントローラＣＴＲは、クロックＣＬＫと、電圧指令値ｖ＊とを受信し、第１変換器Ｉｎｖ１および第２変換器Ｉｎｖ２それぞれの複数の半導体スイッチング素子に対応する変調指令ｖ１＊´、ｖ２＊を出力する。電圧指令値ｖ＊は、第１変換器Ｉｎｖ１の出力電圧および第２変換器Ｉｎｖ２の出力電圧を合成した電圧の指令値である。
【００１７】
コントローラＣＴＲは、例えば、ＣＰＵ（central processing unit）やＭＰＵ（micro processing unit）などのプロセッサを少なくとも１つと、プロセッサにより実行されるプログラムが記録されたメモリと、を備えた演算回路であってもよく、例えば、ＦＰＧＡ（Field Programmable Gate Array）を備えていてもよい。  
コントローラＣＴＲは、キャリア波生成部１２と、第１変調部１４と、第２変調部１６と、同期制御部１８と、を備えている。
【００１８】
キャリア波生成部１２は、クロックＣＬＫを受信し、クロックＣＬＫに同期した所定の周波数の三角波を生成して出力する。
第１変調部１４は、コントローラＣＴＲの内部で生成された電圧指令値ｖ＊を受信し、電圧指令値ｖ＊に基づいて、第１変換器Ｉｎｖ１の電圧指令を実現する変調指令ｖ１＊を生成して出力する。本実施形態では、第１変調部１４は、１パルス変調により変調指令ｖ１＊を生成する。１パルス変調では、電圧指令値ｖ＊が正の時に正の電圧出力、電圧指令値ｖ＊が負の時に負の電圧出力が実現されるように、変調指令ｖ１＊が生成される。
【００１９】
第２変調部１６は、コントローラＣＴＲの内部で生成された電圧指令値ｖ＊と、キャリア波生成部１２から供給されるキャリア波（三角波）を受信し、電圧指令値ｖ＊に基づいて、第２変換器Ｉｎｖ２の電圧指令を実現する変調指令ｖ２＊を生成して出力する。本実施形態では、第２変調部１６は、ＰＷＭ（Pulse Width Modulation）により変調指令ｖ２＊を生成する。ＰＷＭでは、第２変換器Ｉｎｖ２の電圧指令値とキャリア波とを比較して変調指令ｖ２＊が生成される。
【００２０】
同期制御部１８は、第１変調部１４から供給される変調指令ｖ１＊と、外部から供給されるクロックＣＬＫとを受信し、クロックＣＬＫに同期した変調指令ｖ１＊´を出力する。
なお、同期制御部１８には、変調指令ｖ１＊と変調指令ｖ２＊との少なくとも一方が入力されればよい。同期制御部１８では、入力された変調指令ｖ１＊と変調指令ｖ２＊との少なくとも一方が切り替わるタイミングを所定のタイミングと同期し、第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２との少なくとも一方に対応する、同期された変調指令を出力する。
【００２１】
本実施形態では、同期制御部１８は、例えばクロックＣＬＫをトリガとして変調指令ｖ１＊の値を維持する機能を有するラッチ手段を備える。  
同期制御部１８は、例えば、ラッチ手段としてＤフリップフロップ（Ｄ−ＦＦ）を備え、クロックＣＬＫをトリガクロックとして、入力された変調指令ｖ１＊の値を保持し、クロックＣＬＫと同期したタイミングで保持された値を変調指令ｖ１＊´として出力する。
なお、同期制御部１８において、変調指令ｖ１＊をクロックＣＬＫに同期させて変調指令ｖ１＊´を出力する構成はＤフリップフロップに限定されるものではない。例えば、同期制御部１８は、変調指令ｖ１＊をクロックＣＬＫに同期させる手段として、ラッチレジスタやバスラッチレジスタを備えていてもよい。Ｄフリップフロップとラッチレジスタとは、基本的に１ビットの信号を保持することが可能であり、バスラッチレジスタは複数ビットの信号を保持することができる。
【００２２】
図２は、本実施形態の電力変換装置のコントローラの動作の一例を説明するための図である。
図２には、第１変調部１４から出力される変調指令ｖ１＊と、同期制御部１８から出力される変調指令ｖ１＊´と、第２変調部１６から出力される変調指令ｖ２＊と、の一例を示している。
【００２３】
この例では、変調指令ｖ１＊と変調指令ｖ２＊とは、切替わるタイミングが同期しておらず、変調指令ｖ１＊が立ち上がるタイミングと、変調指令ｖ２＊が立ち下がるタイミングとはΔｔだけずれている。この期間Δｔが生じたままで第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２とを動作させると、電力変換装置から意図しない電圧（サージ電圧）が出力される原因となる。
【００２４】
一方で、変調指令ｖ２＊と同期制御部１８から出力された変調指令ｖ１＊´とは、切替わるタイミングが同期されている。すなわち、変調指令ｖ２＊はクロックＣＬＫに同期して生成されたキャリア波を利用して変調されているため、クロックＣＬＫに同期している。また、変調指令ｖ１＊´は、同期制御部１８のＤフリップフロップにより変調指令ｖ１＊をクロックＣＬＫに同期させて生成されている。したがって、変調指令ｖ２＊と変調指令ｖ１＊´とはいずれもクロックＣＬＫと同期したものであり、互いに同期するものとなる。
【００２５】
図３は、同期制御部を備えない電力変換装置の出力電圧波形と出力電流波形との一例を示す図である。なお、図３に示す出力電流波形は、三相電力変換装置としたときの１レグの出力電流の波形である。
【００２６】
同期制御部を備えない電力変換装置では、第１変換器Ｉｎｖ１のスイッチング素子は、変調指令ｖ１＊に基づいて動作を制御される。変調指令ｖ１＊と変調指令ｖ２＊とが同期していないと、第１変換器Ｉｎｖ１のスイッチング素子と第２変換器Ｉｎｖ２のスイッチング素子とが切り替わるタイミングがずれて、電力変換器の出力電圧に歪が生じることがある。図３に示す例では、電力変換器の出力電圧にサージが生じている。出力電圧のサージは意図しない出力であり、出力電流波形も歪んで高調波が増大する原因となる。
【００２７】
図４は、本実施形態の電力変換装置の出力電圧波形と出力電流波形との一例を示す図である。なお、図４に示す出力電流波形は、三相電力変換装置としたときの１レグの出力電流の波形である。
【００２８】
本実施形態の電力変換装置では、第１変換器Ｉｎｖ１のスイッチング素子は、変調指令ｖ１＊´に基づいて動作を制御される。変調指令ｖ１＊´は、同期制御部１８により変調指令ｖ２＊と同期するようにタイミングを制御されている。したがって、本実施形態では、第１変換器Ｉｎｖ１のスイッチング素子と第２変換器Ｉｎｖ２のスイッチング素子とが切り替わるタイミングが同期し、電力変換器の出力電圧の歪がなくなる。その結果、本実施形態の電力変換装置では、出力電流波形の歪もなく、高調波を低減することができる。
【００２９】
上記のように、本実施形態によれば、異なる変調方法により駆動される複数の変換器を備えた電力変換装置において、スイッチング素子の切り替わるタイミングを同期させる事ができ、高調波を低減することができる。
【００３０】
次に、第２実施形態の電力変換装置について図面を参照して以下に説明する。
図５は、第２実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００３１】
コントローラＣＴＲは、クロックＣＬＫと、電圧指令値ｖ＊とを受信し、第１変換器Ｉｎｖ１および第２変換器Ｉｎｖ２の半導体スイッチング素子の変調指令ｖ１＊´、ｖ２＊を出力する。
【００３２】
コントローラＣＴＲは、例えば、ＣＰＵ（central processing unit）やＭＰＵ（micro processing unit）などのプロセッサを少なくとも１つと、プロセッサにより実行されるプログラムが記録されたメモリと、を備えた演算回路であってもよく、例えば、ＦＰＧＡ（Field Programmable Gate Array）を備えていてもよい。  
コントローラＣＴＲは、第１変調部１４と、第２変調部１６と、第１同期制御部１８´と第２同期制御部１９とを備えている。
【００３３】
第１変調部１４は、コントローラＣＴＲの内部で生成された電圧指令値ｖ＊を受信し、電圧指令値ｖ＊に基づく第１変換器Ｉｎｖ１の電圧指令値を実現する変調指令ｖ１＊を生成して出力する。本実施形態では、第１変調部１４は、例えば、１パルス変調により変調指令ｖ１＊を生成する。１パルス変調では、電圧指令値ｖ＊が正の時に正の電圧出力、電圧指令値ｖ＊が負の時に負の電圧出力が実現されるように、変調指令ｖ１＊が生成される。
【００３４】
第２変調部１６は、コントローラＣＴＲの内部で生成された電圧指令値ｖ＊と、キャリア波生成部１２から供給されるキャリア波（三角波）を受信し、電圧指令値ｖ＊を実現する変調指令ｖ２＊を生成して出力する。本実施形態では、第２変調部１６は、例えば、電圧指令値に応じて予め設定された変調指令ｖ２＊を生成する。例えば、変調指令ｖ２＊の波形は、１周期に複数のパルスを含み得る。
【００３５】
第１同期制御部１８´は、第１変調部１４から供給される変調指令ｖ１＊と、外部から供給されるクロックＣＬＫとを受信し、クロックＣＬＫに同期した変調指令ｖ１＊´を出力する。
【００３６】
本実施形態では、第１同期制御部１８´は、例えばクロックＣＬＫをトリガとして変調指令ｖ１＊の値を維持する機能を有するラッチ手段を備える。  
第１同期制御部１８´は、例えば、ラッチ手段としてＤフリップフロップ（Ｄ−ＦＦ）を備え、クロックＣＬＫをトリガクロックとして、入力された変調指令ｖ１＊の値を保持し、クロックＣＬＫと同期したタイミングで保持された値を変調指令ｖ１＊´として出力する。
【００３７】
第２同期制御部１９は、第２変調部１６から供給される変調指令ｖ２＊と、外部から供給されるクロックＣＬＫとを受信し、クロックＣＬＫに同期した変調指令ｖ２＊´を出力する。
【００３８】
本実施形態では、第２同期制御部１９は、例えばクロックＣＬＫをトリガとして変調指令ｖ１＊の値を維持する機能を有するラッチ手段を備える。  
第２同期制御部１９は、例えば、ラッチ手段としてＤフリップフロップ（Ｄ−ＦＦ）を備え、クロックＣＬＫをトリガクロックとして、入力された変調指令ｖ２＊の値を保持し、クロックＣＬＫと同期したタイミングで保持された値を変調指令ｖ２＊´として出力する。
【００３９】
なお、第１同期制御部１８´および第２同期制御部１９において、変調指令ｖ１＊と変調指令ｖ２＊とをクロックＣＬＫに同期させて変調指令ｖ１＊´と変調指令ｖ２＊´とを出力する構成はＤフリップフロップに限定されるものではない。例えば、同期制御部１８´は、変調指令ｖ１＊と変調指令ｖ２＊とをクロックＣＬＫに同期させる手段として、ラッチレジスタやバスラッチレジスタを備えていてもよい。
【００４０】
本実施形態の電力変換装置は、上記以外の構成は第１実施形態の電力変換装置と同様である。
本実施形態の電力変換装置では、第１変換器Ｉｎｖ１のスイッチング素子は、変調指令ｖ１＊´に基づくゲート信号により動作を制御される。変調指令ｖ１＊´は、第１同期制御部１８´によりクロックＣＬＫと同期するようにタイミングを制御されている。第２変換器Ｉｎｖ２のスイッチング素子は、変調指令ｖ２＊´に基づくゲート信号により動作を制御される。変調指令ｖ２＊´は、第２同期制御部１９によりクロックＣＬＫと同期するようにタイミングを制御されている。
【００４１】
したがって、本実施形態では、第１変換器Ｉｎｖ１のスイッチング素子と第２変換器Ｉｎｖ２のスイッチング素子とが切り替わるタイミングが同期し、電力変換器の出力電圧に歪は生じない。その結果、本実施形態の電力変換装置では、出力電流波形の歪もなく、高調波を低減することができる。
【００４２】
すなわち、本実施形態によれば、上述の第１実施形態と同様に、異なる変調方法により駆動される複数の変換器を備えた電力変換装置において、スイッチング素子の切り替わるタイミングを同期させる事ができ、高調波を低減することができる。
【００４３】
次に、第３実施形態の電力変換装置について図面を参照して以下に説明する。
図６は、第３実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００４４】
本実施形態の電力変換装置は、コントローラＣＴＲが、第１キャリア波生成部１１と第２キャリア波生成部１３と、第１変調部１４と、第２変調部１６と、同期制御部１８とを備えている。
【００４５】
第１キャリア波生成部１１は、クロックＣＬＫ１を受信し、クロックＣＬＫ１に同期した所定の周波数の三角波（第１キャリア波）を生成して出力する。
第２キャリア波生成部１３は、クロックＣＬＫ２を受信し、クロックＣＬＫ２に同期した所定の周波数の三角波（第２キャリア波）を生成して出力する。
なお、本実施形態では、第１キャリア波の周波数は第２キャリア波の周波数よりも小さい。
【００４６】
第１変調部１４は、コントローラＣＴＲの内部で生成された電圧指令値ｖ＊と、第１キャリア波生成部１１から出力される第１キャリア波（三角波）とを受信し、電圧指令値ｖ＊に基づく第１変換器Ｉｎｖ１の電圧指令値を実現する変調指令ｖ１＊を生成して出力する。本実施形態では、第１変調部１４は、ＰＷＭにより変調指令ｖ１＊を生成する。
【００４７】
第２変調部１６は、コントローラＣＴＲの内部で生成された電圧指令値ｖ＊と、第２キャリア波生成部１３から供給されるキャリア波（三角波）とを受信し、電圧指令値ｖ＊に基づく第２変換器Ｉｎｖ２の電圧指令値を実現する変調指令ｖ２＊を生成して出力する。本実施形態では、第２変調部１６は、ＰＷＭにより変調指令ｖ２＊を生成する。
【００４８】
同期制御部１８は、第１変調部１４から供給される変調指令ｖ１＊と、外部から供給されるクロックＣＬＫ２とを受信し、クロックＣＬＫ２に同期した変調指令ｖ１＊´を出力する。
【００４９】
本実施形態では、同期制御部１８は、例えばクロックＣＬＫ２をトリガとして変調指令ｖ１＊の値を維持する機能を有するラッチ手段を備える。  
同期制御部１８は、例えば、ラッチ手段としてＤフリップフロップ（Ｄ−ＦＦ）を備え、クロックＣＬＫ２をトリガクロックとして、入力された変調指令ｖ１＊の値を保持し、クロックＣＬＫ２と同期したタイミングで保持された値を変調指令ｖ１＊´として出力する。
【００５０】
なお、同期制御部１８において、変調指令ｖ１＊をクロックＣＬＫ２に同期させて変調指令ｖ１＊´を出力する構成はＤフリップフロップに限定されるものではない。例えば、同期制御部１８は、変調指令ｖ１＊をクロックＣＬＫ２に同期させる手段として、ラッチレジスタやバスラッチレジスタを備えていてもよい。
【００５１】
本実施形態の電力変換装置は、上記以外の構成は第１実施形態の電力変換装置と同様である。
本実施形態の電力変換装置では、第１変換器Ｉｎｖ１のスイッチング素子は、変調指令ｖ１＊´に基づくゲート信号により動作を制御される。変調指令ｖ１＊´は、同期制御部１８によりクロックＣＬＫ２と同期するようにタイミングを制御されている。第２変換器Ｉｎｖ２のスイッチング素子は、変調指令ｖ２＊に基づくゲート信号により動作を制御される。変調指令ｖ２＊は、クロックＣＬＫ２と同期する第２キャリア波を用いたＰＷＭにより生成される。
【００５２】
したがって、本実施形態では、第１変換器Ｉｎｖ１のスイッチング素子と第２変換器Ｉｎｖ２のスイッチング素子とが切り替わるタイミングは、互いに同期するものとなり、電力変換器の出力電圧に歪は生じない。その結果、本実施形態の電力変換装置では、出力電流波形の歪もなく、高調波を低減することができる。
【００５３】
すなわち、本実施形態によれば、異なるキャリア波を用いたＰＷＭにより駆動される複数の変換器を備えた電力変換装置において、スイッチング素子の切り替わるタイミングを同期させる事ができ、高調波を低減することができる。
【００５４】
次に、第４実施形態の電力変換装置について図面を参照して以下に説明する。
図７は、第４実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００５５】
本実施形態の電力変換装置のコントローラＣＴＲは、遅延部Ｄ１、Ｄ２と、遅延制御部１７と、を更に備えている。
実際の変換器の制御においては、直列に接続した一対のスイッチング素子が同時に導通することを回避して変換器の短絡を防ぐために、一対のスイッチング素子の両方が開いた（非導通）状態となるデッドタイムを設けることがある。このため、変調指令と実際の変換器の出力変化のタイミングが、デッドタイム分だけずれる場合がある。
【００５６】
本実施形態では、遅延部Ｄ１、Ｄ２を設けることにより、デッドタイムによる変換器の出力変化のタイミングのずれを補正している。
例えば、変調指令に対してデッドタイム分だけの遅延を入れるときには、第１変換器Ｉｎｖ１のデッドタイムを遅延部Ｄ１に設定し、第２変換器Ｉｎｖ２のデッドタイムを遅延部Ｄ２に設定する。
【００５７】
遅延部Ｄ１は、同期制御部１８の後段に配置され、変調指令ｖ１＊´を受信する。遅延部Ｄ１は、例えば、デッドタイムによる出力変化を補正するように変調指令ｖ１＊´の切り替わるタイミングを遅延させて、デッドタイムを含む変調指令ｖｄ１＊を出力する。
【００５８】
遅延部Ｄ２は、第２変調部１６の後段に配置され、変調指令ｖ２＊を受信する。遅延部Ｄ２は、例えば、デッドタイムによる出力変化を補正するように変調指令ｖ２＊の切り替わるタイミングを遅延させて、補正後の変調指令ｖｄ２＊を出力する。
【００５９】
遅延制御部１７は、例えば、第１変換器Ｉｎｖ１および第２変換器Ｉｎｖ２に流れる電流Ｉの検出値を受信し、電流Ｉの流れる方向に基づいて、遅延部Ｄ１における遅延時間と遅延部Ｄ２における遅延時間とを調整してもよい。なお、遅延制御部１７は、外部からコントローラＣＴＲに入力される（若しくはコントローラＣＴＲの内部で生成された）電流指令値ｉ＊を受信し、電流指令値ｉ＊に基づいて電流Ｉの流れる方向を判断し、判断結果に基づいて遅延部Ｄ１における遅延時間と遅延部Ｄ２における遅延時間とを調整してもよい。
【００６０】
デッドタイムを設けると、デッドタイム中の実際の出力電圧は半導体スイッチング素子と並列に接続したフライホイールダイオードの導通状態によって変わる。このため、変換器を流れる電流Ｉの方向により、半導体スイッチング素子が切替わるタイミングを遅延させるか否か、および、遅延する場合には遅延させる量（時間）を可変にすることで、実際の回路に適した調整が可能となる。
【００６１】
すなわち、本実施形態によれば、異なる変調方式により駆動される複数の変換器を備えた電力変換装置において、スイッチング素子の切り替わるタイミングを同期させる事ができ、高調波を低減することができる。
【００６２】
図８は、第１実施形態乃至第４実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
図８に示す電力変換器は、直流電源Ｖｄｃと、正側のアームと負側のアームとのそれぞれにおいて直列に接続した第１変換器Ｉｎｖ１と、第２変換器Ｉｎｖ２と、リアクトルと、を備えている。すなわち、直流電源Ｖｄｃの正極端子に第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２とリアクトルとが直列に接続され、直流電源Ｖｄｃの負極端子に第２変換器Ｉｎｖ２と第１変換器Ｉｎｖ１とリアクトルとが直列に接続され、リアクトル間が電気的に接続された接続点から出力端子Ｖｏｕｔが引き出されている。
【００６３】
第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２とのそれぞれは、直列に接続したチョッパ単位変換器Ｃを備え、第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２とは、異なる変調法に基づくゲート信号により駆動される。
【００６４】
図９は、図８に示す電力変換器のチョッパ単位変換器の一例を示す図である。
ここでは、直列に接続した２つのチョッパ単位変換器の一構成例を示している。チョッパ単位変換器Ｃは、コンデンサと、コンデンサと並列に接続した１対の半導体スイッチング素子と、を備えている。一対の半導体スイッチング素子の一方の両端から出力ラインが引き出されている。
【００６５】
上記電力変換器に上述の第１実施形態乃至第４実施形態の電力変換装置のコントローラＣＴＲを適用し、第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
【００６６】
図１０は、第１実施形態乃至第４実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
図１０に示す電力変換器は、直流電源Ｖｄｃと、第１変換器Ｉｎｖ１と、第２変換器Ｉｎｖ２と、直流電源Ｖｄｃと並列に接続された２つのコンデンサと、を備えている。図１０に示す電力変換器の例は、ＮＰＣ（Neutral-Point-Clamped）インバータである第１変換器Ｉｎｖ１に、複数のチョッパ単位変換器Ｃを含むＭＭＣ（Modular Multilevel Converter）である第２変換器Ｉｎｖ２を組み合わせた構成である。
【００６７】
２つのコンデンサは、互いに直列に接続するとともに、直流電源Ｖｄｃと並列に接続している。  
第１変換器Ｉｎｖ１は、正側のコンデンサと並列に接続した一対のスイッチング素子と、負側のコンデンサと並列に接続した一対のスイッチング素子とを備えている。
【００６８】
第２変換器Ｉｎｖ２は、複数のチョッパ単位変換器Ｃとインダクタンスとをそれぞれ含む高電位側のアームおよび低電位側のアームを備えている。
第２変換器Ｉｎｖ２の高電位側アームは、一端にて第１変換器Ｉｎｖ１の高電位側アームの一対のスイッチング素子間と電気的に接続し、他端にて第２変換器Ｉｎｖ２の低電位側のアームと電気的に接続している。
第２変換器Ｉｎｖ２の低電位側アームは、一端にて第１変換器Ｉｎｖ１の低電位側アームの一対のスイッチング素子間と電気的に接続し、他端にて第２変換器Ｉｎｖ２の高電位側アームと電気的に接続している。
【００６９】
第２変換器Ｉｎｖ２の高電位側アームと低電位側アームとはインダクタンス間で電気的に接続し、高電位側アームと低電位側アームとの間の電気的接続部分から出力ラインが引き出されている。
【００７０】
上記電力変換器に上述の第１実施形態乃至第４実施形態の電力変換装置のコントローラＣＴＲを適用し、第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
【００７１】
図１１は、第１実施形態乃至第４実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
図１１に示す電力変換器は、直流電源Ｖｄｃと、第１変換器Ｉｎｖ１と、第２変換器Ｉｎｖ２と、を備えている。図１１に示す電力変換器の例は、複数のチョッパ単位変換器Ｃとインダクタンスとを含むＭＭＣである第１変換器Ｉｎｖ１と、複数のフルブリッジ単位変換器Ｈを含む第２変換器Ｉｎｖ２とを組み合わせた構成である。
【００７２】
第１変換器Ｉｎｖ１は、直列に接続された複数のチョッパ単位変換器Ｃとインダクタンスとをそれぞれ含む高電位側アームおよび低電位側アームを備えている。
第２変換器Ｉｎｖ２は、第１変換器Ｉｎｖ１の高電位側アームと低電位側アームとの間の電気的接続点に対して直列に接続した複数のフルブリッジ単位変換器Ｈを備えている。
【００７３】
図１２は、図１１に示す電力変換器のフルブリッジ単位変換器の一例を示す図である。
ここでは、直列に接続した２つのフルブリッジ単位変換器（第２変換器Ｉｎｖ２）の一構成例を示している。
【００７４】
フルブリッジ単位変換器Ｈは、コンデンサと、複数の半導体スイッチング素子と、を備えている。複数の半導体スイッチング素子は、互いに直列に接続した一対の半導体スイッチング素子の列の２列により構成されている。一対の半導体スイッチング素子はコンデンサと並列に接続し、半導体スイッチング素子が互いに直列に接続する電気的接続点それぞれから出力ラインが引き出されている。
【００７５】
上記電力変換器に上述の第１実施形態乃至第４実施形態の電力変換装置のコントローラＣＴＲを適用し、第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
【００７６】
図１３は、第１実施形態乃至第４実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
図１３に示す電力変換器は、直流電源Ｖｄｃと、第１変換器Ｉｎｖ１と、第２変換器Ｉｎｖ２と、２つのコンデンサと、を備えている。図１３に示す電力変換器の例は、ＮＰＣ（Neutral-Point-Clamped）インバータである第１変換器Ｉｎｖ１に、複数のフルブリッジ単位変換器Ｈを含む第２変換器Ｉｎｖ２を組み合わせた構成である。
【００７７】
２つのコンデンサは、互いに直列に接続するとともに、直流電源Ｖｄｃと並列に接続している。  
第１変換器Ｉｎｖ１は、正側のコンデンサと並列に接続した一対のスイッチング素子と、負側のコンデンサと並列に接続した一対のスイッチング素子と、一方の一対のスイッチング素子の素子間と他方の一対のスイッチング素子の素子間との間に、更に直列に接続した一対のスイッチング素子と、を備えている。
【００７８】
第２変換器Ｉｎｖ２は、図１２に示す複数のフルブリッジ単位変換器Ｈと同様の構成である。
上記電力変換器に上述の第１実施形態乃至第４実施形態の電力変換装置のコントローラＣＴＲを適用し、第１変換器Ｉｎｖ１と第２変換器Ｉｎｖ２との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
【００７９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８０】
１１…第１キャリア波生成部、１２…キャリア波生成部、１３…第２キャリア波生成部、１４…第１変調部、１６…第２変調部、１７…遅延制御部、１８…同期制御部、１８´…第１同期制御部、１９…第２同期制御部、Ｃ…チョッパ単位変換器、ＣＬＫ…クロック、ＣＬＫ１…クロック、ＣＬＫ２…クロック、ＣＴＲ…コントローラ、Ｄ１…第１遅延部、Ｄ２…第２遅延部、Ｈ…フルブリッジ単位変換器、Ｉｎｖ１…第１変換器、Ｉｎｖ２…第２変換器。
【図１】
2019097221.tif 000003
【図２】
2019097221.tif 000004
【図３】
2019097221.tif 000005
【図４】
2019097221.tif 000006
【図５】
2019097221.tif 000007
【図６】
2019097221.tif 000008
【図７】
2019097221.tif 000009
【図８】
2019097221.tif 000010
【図９】
2019097221.tif 000011
【図１０】
2019097221.tif 000012
【図１１】
2019097221.tif 000013
【図１２】
2019097221.tif 000014
【図１３】
2019097221.tif 000015