(57)【要約】【課題】  比較的小さい回路規模でトナー量の検出精度が高いトナー検出装置を得る。【解決手段】  発振回路１は、トナーを含む現像剤１００１によってインダクタンスが変化するインダクターＬ１１を備え、現像剤に応じたインダクタンスに対応する周波数のアナログ発振信号を生成する。逓倍回路２は、アナログ発振信号を逓倍して検出信号を生成する。逓倍回路２では、分圧回路２１は、所定の電源電圧Ｖｃｃから複数の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４を生成し、比較器３１〜３４は、複数の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４とアナログ発振信号とを比較し、それぞれ、その比較結果を示す２値信号を生成し、論理回路２３は、複数の比較器３１〜３４の２値信号に対して所定の論理演算を行い検出信号を生成する。【選択図】  図１
2019028002.tif 000002
【特許請求の範囲】
【請求項１】
トナーを含む現像剤によってインダクタンスが変化するインダクターを備え、前記現像剤に応じた前記インダクタンスに対応する周波数のアナログ発振信号を生成する発振回路と、
前記アナログ発振信号を逓倍して検出信号を生成する逓倍回路とを備え、
前記逓倍回路は、
所定の電源電圧から複数の基準電圧を生成する分圧回路と、
前記複数の基準電圧と前記アナログ発振信号とを比較し、比較結果を示す２値信号を生成する複数の比較器と、
前記複数の比較器の前記２値信号に対して所定の論理演算を行い前記検出信号を生成する論理回路とを備えること、
を特徴とするトナー検出装置。
【請求項２】
前記分圧回路は、前記逓倍回路の周波数の倍率に対応する個数の抵抗で、前記逓倍回路の周波数の倍率と同数の基準電圧を生成し、
前記複数の比較器は、前記逓倍回路の周波数の倍率と同数の比較器であり、
前記論理回路は、ＮＯＴ回路、ＡＮＤ回路、ＯＲ回路、ＮＡＮＤ回路、ＮＯＲ回路、ＸＯＲ回路、およびワイヤードの論理回路のうちの少なくとも１つで構成された論理回路であること、
を特徴とする請求項１記載のトナー検出装置。
【請求項３】
前記複数の基準電圧は、前記検出信号の信号レベルがハイである期間と前記検出信号の信号レベルがローである期間とが互いに同一になるように設定されていることを特徴とする請求項１または請求項２記載のトナー検出装置。
【請求項４】
前記発振回路は、前記電源電圧に応じた振幅で前記アナログ発振信号を生成し、
前記分圧回路は、前記電源電圧から複数の基準電圧を生成すること、
を特徴とする請求項１から請求項３のうちのいずれか１項記載のトナー検出装置。
【請求項５】
前記アナログ発振信号は、正弦波または三角波であることを特徴とする請求項１から請求項４のうちのいずれか１項記載のトナー検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トナー検出装置に関するものである。
【背景技術】
【０００２】
プリンター、複合機などの画像形成装置において、２成分現像剤、１成分現像剤としての磁性トナーなどのトナー量を検出するために、トナー検出装置が使用される。
【０００３】
そのようなトナー検出装置は、インダクター（コイル）を含む共振回路を有し、その共振回路の共振周波数で発振し、発振して得られる発振信号を出力する（例えば特許文献１参照）。その際、インダクター（コイル）のインダクタンスがトナー量に応じて変化することで共振周波数が変化し、ひいては、発振信号の周波数が変化する。この発振信号の周波数に基づいて、トナー量が特定される。
【０００４】
また、別のトナー検出装置では、ＬＣ共振回路が、トナー濃度に応じた周波数のパルス信号を出力し、逓倍部が、そのパルス信号の周波数を、ＰＬＬ（Phase Locked Loop）回路で逓倍している（例えば特許文献２参照）。このように、パルス信号の周波数を高くすることで、トナー濃度の検出感度を高めている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２０３０６４号公報
【特許文献２】特開２０１６−１９１６０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、ＰＬＬ回路を使用して、トナー量に応じた発振信号の周波数を逓倍することで、トナー量の検出精度は高まる。しかしながら、ＰＬＬ回路に起因して回路規模が大きいため、コストが高くなってしまう。
【０００７】
本発明は、上記の問題に鑑みてなされたものであり、比較的小さい回路規模でトナー量の検出精度が高いトナー検出装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るトナー検出装置は、トナーを含む現像剤によってインダクタンスが変化するインダクターを備え、前記現像剤に応じた前記インダクタンスに対応する周波数のアナログ発振信号を生成する発振回路と、前記アナログ発振信号を逓倍して検出信号を生成する逓倍回路とを備える。そして、前記逓倍回路は、所定の電源電圧から複数の基準電圧を生成する分圧回路と、前記複数の基準電圧と前記アナログ発振信号とを比較し、比較結果を示す２値信号を生成する複数の比較器と、前記複数の比較器の前記２値信号に対して所定の論理演算を行い前記検出信号を生成する論理回路とを備える。
【発明の効果】
【０００９】
本発明によれば、比較的小さい回路規模でトナー量の検出精度が高いトナー検出装置が得られる。
【００１０】
本発明の上記又は他の目的、特徴および優位性は、添付の図面とともに以下の詳細な説明から更に明らかになる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施の形態１に係るトナー検出装置の構成を示す回路図である。
【図２】図２は、本発明の実施の形態１に係るトナー検出装置の動作を説明するタイミングチャートである。
【図３】図３は、実施の形態２における逓倍回路２の構成を示す回路図である。
【図４】図４は、実施の形態２に係るトナー検出装置の動作を説明するタイミングチャートである。
【図５】図５は、実施の形態３における逓倍回路２の構成を示す回路図である。
【図６】図６は、実施の形態３に係るトナー検出装置の動作を説明するタイミングチャートである。
【図７】図７は、実施の形態４における逓倍回路２の構成を示す回路図である。
【図８】図８は、実施の形態４に係るトナー検出装置の動作を説明するタイミングチャートである。
【図９】図９は、実施の形態５における逓倍回路２の構成を示す回路図である。
【図１０】図１０は、実施の形態５に係るトナー検出装置の動作を説明するタイミングチャートである。
【図１１】図１１は、実施の形態６における逓倍回路２の構成を示す回路図である。
【図１２】図１２は、実施の形態６に係るトナー検出装置の動作を説明するタイミングチャートである。
【図１３】図１３は、実施の形態７における逓倍回路２の構成を示す回路図である。
【図１４】図１４は、実施の形態７に係るトナー検出装置の動作を説明するタイミングチャートである。
【図１５】図１５は、実施の形態８における逓倍回路２の構成を示す回路図である。
【図１６】図１６は、実施の形態８に係るトナー検出装置の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、図に基づいて本発明の実施の形態を説明する。
【００１３】
実施の形態１．
【００１４】
図１は、本発明の実施の形態１に係るトナー検出装置の構成を示す回路図である。図１に示すトナー検出装置は、プリンター、複合機などの電子写真方式の画像形成装置に内蔵され、画像形成装置に内蔵される現像装置に設置され、その現像装置内のトナーの量やトナーの有無を検出する。
【００１５】
図１に示すトナー検出装置は、発振回路１および逓倍回路２を備える。
【００１６】
発振回路１は、トナーを含む現像剤１００１によってインダクタンスが変化するインダクターＬ１１を備え、その現像剤１００１に応じたインダクタンスに対応する周波数のアナログ発振信号を生成する。
【００１７】
図１における発振回路１は、コルピッツ型のＬＣ発振回路であり、共振回路１１、トランジスターＱ１１（ＮチャネルＭＯＳ−ＦＥＴ）、および抵抗Ｒ１１，Ｒ１２，Ｒ１３を備える。共振回路１１は、インダクターＬ１１およびキャパシターＣ１１，Ｃ１２を備える。現像剤１００１が、非磁性トナーと磁性キャリアーとを含む２成分現像剤である場合、インダクターＬ１１のインダクタンスは、現像剤１００１内のトナー量（つまり、トナー密度）によって変化する。現像剤１００１が、磁性トナーである１成分現像剤である場合、インダクターＬ１１のインダクタンスは、現像剤１００１の量（つまり、トナー量）によって変化する。したがって、トナー量によって共振回路１１の共振周波数が変化し、発振回路１の発振周波数が、トナー量によって変化する。なお、抵抗Ｒ１２，Ｒ１３は、分圧回路を構成し、発振信号の振幅を２分の１にする。
【００１８】
なお、発振回路１は、コルピッツ型以外の方式の発振回路でもよい。また、図１に示す発振回路１は、正弦波のアナログ発振信号を生成するが、三角波のアナログ発振信号を生成するような発振回路を発振回路１として使用してもよい。
【００１９】
さらに、逓倍回路２は、アナログ発振信号を逓倍して検出信号を生成する。逓倍回路２は、分圧回路２１、比較器群２２、および論理回路２３を備える。
【００２０】
分圧回路２１は、所定の電源電圧Ｖｃｃから複数の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４を生成する。分圧回路２１は、例えば、抵抗の直列回路とされる。なお、分圧回路２１は、逓倍回路２の周波数の倍率に対応する個数の抵抗の直列回路で、逓倍回路２の周波数の倍率と同数の基準電圧を生成する。
【００２１】
比較器群２２は、複数の比較器３１〜３４を含み、複数の比較器３１〜３４は、それぞれ、複数の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４とアナログ発振信号とを比較し、比較結果を示す２値信号を生成する。比較器３１〜３４には、例えばオペアンプが使用される。なお、比較器群２２は、逓倍回路２の周波数の倍率と同数の比較器を含む。
【００２２】
論理回路２３は、複数の比較器３１〜３４の２値信号に対して所定の論理演算を行い上述の検出信号Ｖｏｕｔを生成する。なお、この実施の形態では、後述の図２に示すように、検出信号Ｖｏｕｔの信号レベルがハイである期間と検出信号Ｖｏｕｔの信号レベルがローである期間とが互いに同一になるように、複数の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４が設定されている。
【００２３】
逓倍回路２が周波数を２ｎ倍する場合（ｎは正の整数）、（ａ）分圧回路２１は、２ｎレベルの基準電圧を生成し、（ｂ）２ｎ個の比較器は、ｎ個の比較器対を含み、ｎ個の比較器対における各比較器対は、２ｎレベルの基準電圧のうちの互いに隣接する２つの基準電圧に対応する２つの比較器であり、その２つの比較器のうちの一方の比較器の正入力および負入力として、上述の２つの基準電圧の一方およびアナログ発振信号がそれぞれ入力され、上述の２つの比較器のうちの他方の比較器の正入力および負入力として、アナログ発振信号および上述の２つの基準電圧の他方がそれぞれ入力され、（ｃ）論理回路２３は、ｎ個のＡＮＤ回路と、１つのＯＲ回路４３とを含み、ｎ個のＡＮＤ回路は、ｎの比較器対に対応して、それぞれ、２つの比較器の２値信号の論理積を演算し、論理積信号を生成し、ＯＲ回路４３は、ｎ個のＡＮＤ回路の２値信号の論理積の論理和を演算して検出信号を生成する。
【００２４】
図１に示す逓倍回路２は、周波数を４倍する場合の回路例である。この場合、（ａ）分圧回路２１は、４レベルの基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４を生成する。そして、４個の比較器３１〜３４は、２つの比較器対（３１，３２），（３３，３４）を含む。比較器対（３１，３２）は、４つの基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４のうちの互いに隣接する２つの基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２に対応する２つの比較器３１，３２である。また、比較器対（３３，３４）は、４つの基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４のうちの互いに隣接する２つの基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４に対応する２つの比較器３３，３４である。上述の２つの比較器のうちの一方の比較器３１，３３の正入力および負入力として、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ３およびアナログ発振信号がそれぞれ入力され、上述の２つの比較器のうちの他方の比較器３２，３４の正入力および負入力として、アナログ発振信号および基準電圧Ｖｒｅｆ２，Ｖｒｅｆ４がそれぞれ入力される。さらに、論理回路２３は、２つのＡＮＤ回路４１，４２と、１つのＯＲ回路４３とを含み、２つのＡＮＤ回路４１，４２は、２つの比較器対（３１，３２），（３３，３４）に対応して、それぞれ、上述の２つの比較器の２値信号の論理積を演算し、論理積信号を生成し、ＯＲ回路４３は、２つのＡＮＤ回路４１，４２の２値信号の論理積の論理和を演算して検出信号を生成する。
【００２５】
なお、例えば周波数を８倍する場合、分圧回路２１は、８レベルの基準電圧を生成し、比較器群２２は、上述の比較器対と同様の４つの比較器対（つまり、８つの比較器）を含み、論理回路２３は、上述のＡＮＤ回路と同様の４つのＡＮＤ回路、および１つのＯＲ回路４３を含む。
【００２６】
なお、この実施の形態では、図１に示すように、発振回路１は、電源電圧Ｖｃｃに応じた振幅でアナログ発振信号を生成し、分圧回路２１は、その電源電圧Ｖｃｃから複数の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４を生成する。これにより、電源電圧Ｖｃｃが変動しても、検出信号Ｖｏｕｔの変動が少なくて済む。
【００２７】
次に、実施の形態１のトナー検出装置の動作について説明する。図２は、本発明の実施の形態１に係るトナー検出装置の動作を説明するタイミングチャートである。
【００２８】
この実施の形態に係るトナー検出装置では、上述のように、検出信号Ｖｏｕｔの周波数が、現像装置内のトナー量に応じた値となる。そのため、検出信号Ｖｏｕｔの周波数が検出され、その周波数に基づいて、現時点のトナー量あるいはトナーの有無が特定される。
【００２９】
具体的には、発振回路１は、アナログ発振信号を生成する。インダクターＬ１１近傍のトナー量に応じてインダクターＬ１１のインダクタンスが変化し、アナログ発振信号の周波数は、インダクターＬ１１のインダクタンスに応じた共振周波数となる。
【００３０】
このようなトナー量に応じた周波数のアナログ発振信号が、逓倍回路２に入力される。
【００３１】
分圧回路２１では、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４が、Ｖｒｅｆ１＞Ｖｒｅｆ２＞Ｖｒｅｆ３＞Ｖｒｅｆ４となるように設定されている。さらに、この実施の形態では、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、アナログ発振信号の平均値（直流成分）Ｖａｖより高く、基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４は、アナログ発振信号の平均値（直流成分）Ｖａｖより低く、Ｖｒｅｆ１−Ｖａｖ＝Ｖａｖ−Ｖｒｅｆ４およびＶｒｅｆ２−Ｖａｖ＝Ｖａｖ−Ｖｒｅｆ３となるように、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４は設定されている。
【００３２】
比較器群２２では、アナログ発振信号が基準電圧Ｖｒｅｆ１を超えている場合には、比較器３１の２値信号Ｖ１は、ローレベルとなり、そうではない場合には、比較器３１の２値信号Ｖ１は、ハイレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ２を超えている場合には、比較器３２の２値信号Ｖ２は、ハイレベルとなり、そうではない場合には、比較器３２の２値信号Ｖ２は、ローレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ３を超えている場合には、比較器３３の２値信号Ｖ３は、ローレベルとなり、そうではない場合には、比較器３３の２値信号Ｖ３は、ハイレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ４を超えている場合には、比較器３４の２値信号Ｖ４は、ローレベルとなり、そうではない場合には、比較器３４の２値信号Ｖ４は、ハイレベルとなる。
【００３３】
論理回路２３では、ＡＮＤ回路４１は、２つの比較器３１，３２の２値信号Ｖ１，Ｖ２から論理積信号Ｖ５を生成する。したがって、アナログ発振信号が、基準電圧Ｖｒｅｆ１以下でありかつ基準電圧Ｖｒｅｆ２を超えている場合に、論理積信号Ｖ５は、ハイレベルとなり、そうではない場合には、論理積信号Ｖ５は、ローレベルとなる。これにより、図２に示すように、アナログ発振信号のある半周期において、論理積信号Ｖ５において２つのパルスが生成される。
【００３４】
また、ＡＮＤ回路４２は、２つの比較器３３，３４の２値信号Ｖ３，Ｖ４から論理積信号Ｖ６を生成する。したがって、アナログ発振信号が、基準電圧Ｖｒｅｆ３以下でありかつ基準電圧Ｖｒｅｆ４を超えている場合に、論理積信号Ｖ６は、ハイレベルとなり、そうではない場合には、論理積信号Ｖ６は、ローレベルとなる。これにより、図２に示すように、アナログ発振信号の別の半周期において、論理積信号Ｖ６において２つのパルスが生成される。
【００３５】
そして、ＯＲ回路４３は、論理積信号Ｖ５，Ｖ６から検出信号Ｖｏｕｔを生成し、出力する。これにより、図２に示すように、アナログ発振信号の１周期において、検出信号Ｖｏｕｔにおいて４つのパルスが生成される。したがって、図２に示すように、この実施の形態では、検出信号Ｖｏｕｔの周波数が、アナログ発振信号Ｖｉｎの周波数の４倍となる。つまり、トナー量の変化に応じた検出信号の周波数変化も、アナログ発振信号の周波数変化の４倍となり、検出信号の周波数からトナー量がより正確に特定される。なお、上述のように、この実施の形態では、周波数が４倍されるが、逓倍回路２の回路構成を変更すれば、周波数が６倍以上にすることも可能である。
【００３６】
以上のように、上記実施の形態１によれば、発振回路１は、トナーを含む現像剤１００１によってインダクタンスが変化するインダクターＬ１１を備え、現像剤に応じたインダクタンスに対応する周波数のアナログ発振信号を生成する。逓倍回路２は、アナログ発振信号を逓倍して検出信号を生成する。逓倍回路２では、分圧回路２１は、所定の電源電圧Ｖｃｃから複数の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４を生成し、比較器３１〜３４は、複数の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４とアナログ発振信号とを比較し、それぞれ、その比較結果を示す２値信号を生成し、論理回路２３は、複数の比較器３１〜３４の２値信号に対して所定の論理演算を行い検出信号を生成する。
【００３７】
これにより、比較的小さい回路規模でトナー量の検出精度が高くなる。
【００３８】
具体的には、上述のようなＰＬＬ回路で周波数の逓倍を行うことなく、分圧回路２１、比較器３１〜３４、および論理回路２３で逓倍回路２が構成されているため、ＰＬＬ回路に比べ、回路規模が小さくなり、低コストとなる。
【００３９】
また、逓倍回路２は、ＰＬＬのようなフィードバックループを有さないため、ＰＬＬとは異なり、起動時にただちに安定的に動作する。
【００４０】
実施の形態２．
【００４１】
実施の形態２に係るトナー検出装置は、実施の形態１に比べ、逓倍回路２を変更したものである。実施の形態２に係るトナー検出装置のその他の構成については実施の形態１のものと同様であるので、その説明を省略する。
【００４２】
図３は、実施の形態２における逓倍回路２の構成を示す回路図である。
【００４３】
実施の形態２の逓倍回路２では、図３に示すように、論理回路２３が、ＮＡＮＤ回路１０１，１０２，１０３を備える。ＮＡＮＤ回路１０１，１０２は、２つの比較器対（３１，３２），（３３，３４）に対応して、それぞれ、上述の２つの比較器の２値信号の論理積の反転値を演算し、ＮＡＮＤ信号を生成し、ＮＡＮＤ回路１０３は、２つのＮＡＮＤ回路１０１，１０２からのＮＡＮＤ信号Ｖ１１，Ｖ１２の論理積の反転値を演算して検出信号Ｖｏｕｔを生成する。
【００４４】
次に、実施の形態２に係るトナー検出装置の動作について説明する。図４は、実施の形態２に係るトナー検出装置の動作を説明するタイミングチャートである。
【００４５】
実施の形態２では、図４に示すように、２つのＮＡＮＤ回路１０１，１０２からのＮＡＮＤ信号Ｖ１１，Ｖ１２の論理積の反転値が検出信号Ｖｏｕｔとして出力される。これにより、実施の形態１と同様に、検出信号Ｖｏｕｔの周波数が、アナログ発振信号Ｖｉｎの周波数の４倍となる。なお、実施の形態２においても、周波数の倍率は、実施の形態１と同様に変更することができる。
【００４６】
以上のように、上記実施の形態２によれば、同様に、比較的小さい回路規模でトナー量の検出精度が高くなる。
【００４７】
実施の形態３．
【００４８】
実施の形態３に係るトナー検出装置は、実施の形態１に比べ、逓倍回路２を変更したものである。実施の形態３に係るトナー検出装置のその他の構成については実施の形態１のものと同様であるので、その説明を省略する。
【００４９】
図５は、実施の形態３における逓倍回路２の構成を示す回路図である。
【００５０】
実施の形態３の逓倍回路２では、図５に示すように、比較器３１，３３の正入力には、アナログ発振信号Ｖｉｎが入力され、比較器３１，３３の負入力には、互いに異なる基準電圧Ｖｒｅｆ１，Ｖｒｅｆ３が入力される。また、比較器３２，３４の負入力には、アナログ発振信号が入力され、比較器３２，３４の正入力には、互いに異なる基準電圧Ｖｒｅｆ２，Ｖｒｅｆ４が入力される。さらに、実施の形態３では、論理回路２３が、ＯＲ回路１１１，１１２およびＡＮＤ回路１１３を備える。ＯＲ回路１１１，１１２は、２つの比較器対（３１，３２），（３３，３４）に対応して、それぞれ、上述の２つの比較器の２値信号（Ｖ２１，Ｖ２２），（Ｖ２３，Ｖ２４）の論理和を演算し、論理和信号Ｖ２５，Ｖ２６を生成し、ＡＮＤ回路１１３は、２つのＯＲ回路１１１，１１２からの論理和信号Ｖ２５，Ｖ２６の論理和を演算して検出信号Ｖｏｕｔを生成する。
【００５１】
次に、実施の形態３に係るトナー検出装置の動作について説明する。図６は、実施の形態３に係るトナー検出装置の動作を説明するタイミングチャートである。
【００５２】
実施の形態３では、図６に示すように、比較器３１，３２，３３，３４からの２値信号Ｖ２１，Ｖ２２，Ｖ２３，Ｖ２４が、実施の形態１と比べ、反転したものとなる。そして、ＯＲ回路１１１，１１２からの論理和信号Ｖ２５，Ｖ２６の論理和が検出信号Ｖｏｕｔとして出力される。これにより、実施の形態１と同様に、検出信号Ｖｏｕｔの周波数が、アナログ発振信号Ｖｉｎの周波数の４倍となる。なお、実施の形態３においても、周波数の倍率は、実施の形態１と同様に変更することができる。
【００５３】
以上のように、上記実施の形態３によれば、同様に、比較的小さい回路規模でトナー量の検出精度が高くなる。
【００５４】
実施の形態４．
【００５５】
実施の形態４に係るトナー検出装置は、実施の形態３に比べ、逓倍回路２を変更したものである。実施の形態４に係るトナー検出装置のその他の構成については実施の形態３のものと同様であるので、その説明を省略する。
【００５６】
図７は、実施の形態４における逓倍回路２の構成を示す回路図である。
【００５７】
実施の形態４の逓倍回路２では、図７に示すように、論理回路２３が、ＮＯＲ回路１２１，１２２，１２３を備える。ＮＯＲ回路１２１，１２２は、２つの比較器対（３１，３２），（３３，３４）に対応して、それぞれ、上述の２つの比較器の２値信号（Ｖ２１，Ｖ２２），（Ｖ２３，Ｖ２４）の論理和の反転値を演算し、ＮＯＲ信号Ｖ３１，Ｖ３１を生成し、ＮＯＲ回路１２３は、２つのＮＯＲ回路１２１，１２２からのＮＯＲ信号Ｖ３１，Ｖ３２の論理和の反転値を演算して検出信号Ｖｏｕｔを生成する。
【００５８】
次に、実施の形態４に係るトナー検出装置の動作について説明する。図８は、実施の形態４に係るトナー検出装置の動作を説明するタイミングチャートである。
【００５９】
実施の形態４では、図８に示すように、ＮＯＲ回路１２１，１２２からの論理和信号Ｖ３１，Ｖ３２の論理和の反転値が検出信号Ｖｏｕｔとして出力される。これにより、実施の形態３と同様に、検出信号Ｖｏｕｔの周波数が、アナログ発振信号Ｖｉｎの周波数の４倍となる。なお、実施の形態４においても、周波数の倍率は、実施の形態１と同様に変更することができる。
【００６０】
以上のように、上記実施の形態４によれば、同様に、比較的小さい回路規模でトナー量の検出精度が高くなる。
【００６１】
実施の形態５．
【００６２】
実施の形態５に係るトナー検出装置は、実施の形態１に比べ、逓倍回路２を変更したものである。実施の形態５に係るトナー検出装置のその他の構成については実施の形態１のものと同様であるので、その説明を省略する。
【００６３】
図９は、実施の形態５における逓倍回路２の構成を示す回路図である。
【００６４】
実施の形態５の逓倍回路２では、図９に示すように、論理回路２３が、ＸＯＲ回路１３１，１３２，１３３を備える。ＸＯＲ回路１３１，１３２は、２つの比較器対（３１，３３），（３２，３４）に対応して、それぞれ、上述の２つの比較器の２値信号の排他的論理和を演算し、ＸＯＲ信号を生成し、ＸＯＲ回路１３３は、２つのＸＯＲ回路１３１，１３２からのＸＯＲ信号Ｖ４１，Ｖ４２の排他的論理和を演算して検出信号Ｖｏｕｔを生成する。なお、ここでは、比較器対を構成する比較器に対応する基準電圧は、互いに隣接したものとなっていない。
【００６５】
次に、実施の形態５に係るトナー検出装置の動作について説明する。図１０は、実施の形態５に係るトナー検出装置の動作を説明するタイミングチャートである。
【００６６】
実施の形態５では、図１０に示すように、２つのＸＯＲ回路１３１，１３２からのＸＯＲ信号Ｖ４１，Ｖ４２の排他的論理和が検出信号Ｖｏｕｔとして出力される。これにより、実施の形態１と同様に、検出信号Ｖｏｕｔの周波数が、アナログ発振信号Ｖｉｎの周波数の４倍となる。なお、実施の形態５においても、周波数の倍率は、実施の形態１と同様に変更することができる。
【００６７】
以上のように、上記実施の形態５によれば、同様に、比較的小さい回路規模でトナー量の検出精度が高くなる。
【００６８】
実施の形態６．
【００６９】
実施の形態６に係るトナー検出装置は、実施の形態１に比べ、逓倍回路２を変更したものである。実施の形態６に係るトナー検出装置のその他の構成については実施の形態１のものと同様であるので、その説明を省略する。
【００７０】
図１１は、実施の形態５における逓倍回路２の構成を示す回路図である。
【００７１】
実施の形態６では、比較器３１〜３４には、出力段の構成がオープンコレクターとなっている比較器が使用され、図１１に示すように、論理回路２３において、ＡＮＤ回路４１，４２の代わりに、ワイヤードＡＮＤ回路１４１，１４２が使用される。ワイヤードＡＮＤ回路１４１では、抵抗Ｒ４１の一端が電源Ｖｃｃに接続され、他端が、比較器３１，３２の出力段に接続されており、抵抗Ｒ４１の他端の電圧が論理積信号Ｖ５として出力される。同様に、ワイヤードＡＮＤ回路１４２では、抵抗Ｒ４２の一端が電源Ｖｃｃに接続され、他端が、比較器３３，３４の出力段に接続されており、抵抗Ｒ４２の他端の電圧が論理積信号Ｖ６として出力される。このように、論理回路２３には、ワイヤードの論理回路を使用することができる。
【００７２】
次に、実施の形態６に係るトナー検出装置の動作について説明する。図１２は、実施の形態６に係るトナー検出装置の動作を説明するタイミングチャートである。
【００７３】
実施の形態６では、図１２に示すように、比較器３１，３２がオープンコレクターの出力段を有するので、比較器対（３１，３２）において、一方の比較器の２値信号がローレベルになると、他方の比較器の２値信号のレベルに拘わらず、抵抗Ｒ４１の他端の電圧がローレベルとなり、ひいては、ワイヤードＡＮＤ回路１４１の出力値もローレベルとなる。つまり、時刻Ｔ１から時刻Ｔ９までの期間において、時刻Ｔ２から時刻Ｔ３までの期間は、比較器３１によって、論理積信号Ｖ５がローレベルとされ、時刻Ｔ４から時刻Ｔ９までの期間は、比較器３２によって、論理積信号Ｖ５がローレベルとされる。そして、それ以外の時刻Ｔ１から時刻Ｔ２までの期間および時刻Ｔ３から時刻Ｔ４までの期間は、論理積信号Ｖ５は、抵抗Ｒ４１でプルアップされることで、ハイレベルとなる。
【００７４】
同様に、比較器３３，３４がオープンコレクターの出力段を有するので、比較器対（３３，３４）において、一方の比較器の２値信号がローレベルになると、他方の比較器の２値信号のレベルに拘わらず、抵抗Ｒ４２の他端の電圧がローレベルとなり、ひいては、ワイヤードＡＮＤ回路１４２の出力値もローレベルとなる。つまり、時刻Ｔ１から時刻Ｔ９までの期間において、時刻Ｔ１から時刻Ｔ５までの期間および時刻Ｔ８から時刻Ｔ９までの期間は、比較器３３によって、論理積信号Ｖ６がローレベルとされ、時刻Ｔ６から時刻Ｔ７までの期間は、比較器３４によって、論理積信号Ｖ６がローレベルとされる。そして、それ以外の時刻Ｔ５から時刻Ｔ６までの期間および時刻Ｔ７から時刻Ｔ８までの期間は、論理積信号Ｖ６は、抵抗Ｒ４２でプルアップされることで、ハイレベルとなる。
【００７５】
このようにして、ワイヤードＡＮＤ回路１４１，１４２は、ＡＮＤ回路４１，４２と同様の論理積信号Ｖ５，Ｖ６を出力する。
【００７６】
これにより、実施の形態１と同様の検出信号Ｖｏｕｔが得られ、検出信号Ｖｏｕｔの周波数が、アナログ発振信号Ｖｉｎの周波数の４倍となる。なお、実施の形態６においても、周波数の倍率は、実施の形態１と同様に変更することができる。
【００７７】
以上のように、上記実施の形態６によれば、同様に、比較的小さい回路規模でトナー量の検出精度が高くなる。
【００７８】
実施の形態７．
【００７９】
図１３は、実施の形態７における逓倍回路２の構成を示す回路図である。実施の形態７に係るトナー検出装置は、逓倍回路２における周波数の倍率を３倍にしたものである。
【００８０】
実施の形態７では、図１３に示すように、分圧回路２１は、所定の電源電圧Ｖｃｃから複数の基準電圧Ｖｒｅｆ２１，Ｖｒｅｆ２２，Ｖｒｅｆ２３を生成する。分圧回路２１は、例えば、抵抗Ｒ２０１〜Ｒ２０４の直列回路とされる。
【００８１】
また、実施の形態７では、図１３に示すように、比較器群２２は、複数の比較器２０１，２０２，２０３を含み、複数の比較器２０１，２０２，２０３は、それぞれ、複数の基準電圧Ｖｒｅｆ２１，Ｖｒｅｆ２２，Ｖｒｅｆ２３とアナログ発振信号Ｖｉｎとを比較し、比較結果を示す２値信号を生成する。比較器２０１，２０２，２０３には、例えばオペアンプが使用される。
【００８２】
さらに、論理回路２３は、複数の比較器２０１，２０２，２０３の２値信号に対して所定の論理演算を行い上述の検出信号Ｖｏｕｔを生成する。なお、実施の形態７では、後述の図１４に示すように、検出信号Ｖｏｕｔの信号レベルがハイである期間と検出信号Ｖｏｕｔの信号レベルがローである期間とが互いに同一になるように、複数の基準電圧Ｖｒｅｆ２１，Ｖｒｅｆ２２，Ｖｒｅｆ２３が設定されている。
【００８３】
具体的には、実施の形態７では、図１３に示すように、論理回路２３は、ＡＮＤ回路２１１およびＯＲ回路２１２を備える。ＡＮＤ回路２１１は、比較器２０２，２０３の２値信号Ｖ５２，Ｖ５３の論理積を演算し、論理積信号Ｖ５４を出力する。ＯＲ回路２１２は、比較器２０１の２値信号Ｖ５１と論理積信号Ｖ５４との論理和を演算し、検出信号Ｖｏｕｔを生成する。
【００８４】
次に、実施の形態７に係るトナー検出装置の動作について説明する。図１４は、実施の形態７に係るトナー検出装置の動作を説明するタイミングチャートである。
【００８５】
実施の形態７の分圧回路２１では、基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２３が、Ｖｒｅｆ２１＞Ｖｒｅｆ２２＞Ｖｒｅｆ２３となるように設定されている。さらに、実施の形態７では、基準電圧Ｖｒｅｆ２１は、アナログ発振信号の平均値（直流成分）Ｖａｖより高く、基準電圧Ｖｒｅｆ２２は、アナログ発振信号の平均値（直流成分）Ｖａｖと略同一、基準電圧Ｖｒｅｆ２３は、アナログ発振信号の平均値（直流成分）Ｖａｖより低く、Ｖｒｅｆ２１−Ｖｒｅｆ２２＝Ｖｒｅｆ２２−Ｖｒｅｆ２３となるように、基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２３は設定されている。
【００８６】
比較器群２２では、アナログ発振信号が基準電圧Ｖｒｅｆ２１を超えている場合には、比較器２０１の２値信号Ｖ５１は、ハイレベルとなり、そうではない場合には、比較器２０１の２値信号Ｖ５１は、ローレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ２２を超えている場合には、比較器２０２の２値信号Ｖ５２は、ローレベルとなり、そうではない場合には、比較器２０２の２値信号Ｖ５２は、ハイレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ２３を超えている場合には、比較器２０３の２値信号Ｖ５３は、ハイレベルとなり、そうではない場合には、比較器２０３の２値信号Ｖ５３は、ローレベルとなる。
【００８７】
論理回路２３では、ＡＮＤ回路２１１は、２つの比較器２０２，２０３の２値信号Ｖ５１，Ｖ５２から論理積信号Ｖ５４を生成する。したがって、アナログ発振信号が、基準電圧Ｖｒｅｆ２２以下でありかつ基準電圧Ｖｒｅｆ２３を超えている場合に、論理積信号Ｖ５４は、ハイレベルとなり、そうではない場合には、論理積信号Ｖ５４は、ローレベルとなる。これにより、図１４に示すように、アナログ発振信号の１周期において、論理積信号Ｖ５４において２つのパルスが生成される。他方、２値信号Ｖ５１は、アナログ発振信号の１周期において、１つのパルスを含んでいる。
【００８８】
そして、ＯＲ回路２１１は、２値信号Ｖ５１と論理積信号Ｖ５４から検出信号Ｖｏｕｔを生成し、出力する。これにより、図１４に示すように、アナログ発振信号の１周期において、検出信号Ｖｏｕｔにおいて３つのパルスが生成される。したがって、図１４に示すように、実施の形態７では、検出信号Ｖｏｕｔの周波数が、アナログ発振信号Ｖｉｎの周波数の３倍となる。
【００８９】
なお、実施の形態７に係るトナー検出装置のその他の構成および動作については、実施の形態１のものと同様であるので、その説明を省略する。
【００９０】
以上のように、上記実施の形態７によれば、同様に、比較的小さい回路規模でトナー量の検出精度が高くなる。
【００９１】
実施の形態８．
【００９２】
図１５は、実施の形態８における逓倍回路２の構成を示す回路図である。実施の形態８に係るトナー検出装置は、逓倍回路２における周波数の倍率を７倍にしたものである。
【００９３】
実施の形態８では、図１５に示すように、分圧回路２１は、所定の電源電圧Ｖｃｃから複数の基準電圧Ｖｒｅｆ３１〜Ｖｒｅｆ３７を生成する。分圧回路２１は、例えば、抵抗Ｒ３０１〜Ｒ３０８の直列回路とされる。
【００９４】
また、実施の形態８では、図１５に示すように、比較器群２２は、複数の比較器３０１〜３０７を含み、複数の比較器３０１〜３０７は、それぞれ、複数の基準電圧Ｖｒｅｆ３１〜Ｖｒｅｆ３７とアナログ発振信号Ｖｉｎとを比較し、比較結果を示す２値信号Ｖ６１〜Ｖ６７を生成する。比較器３０１〜３０７には、例えばオペアンプが使用される。
【００９５】
さらに、論理回路２３は、複数の比較器３０１〜３０７の２値信号に対して所定の論理演算を行い上述の検出信号Ｖｏｕｔを生成する。なお、実施の形態８では、後述の図１６に示すように、検出信号Ｖｏｕｔの信号レベルがハイである期間と検出信号Ｖｏｕｔの信号レベルがローである期間とが互いに同一になるように、複数の基準電圧Ｖｒｅｆ３１〜Ｖｒｅｆ３７が設定されている。
【００９６】
具体的には、実施の形態７では、論理回路２３は、ＡＮＤ回路３１１〜３１３およびＯＲ回路３１４を備える。ＡＮＤ回路３１１は、比較器３０１，３０２の２値信号Ｖ６１，Ｖ６２の論理積を演算し、論理積信号Ｖ６８を出力する。ＡＮＤ回路３１２は、比較器３０３，３０４の２値信号Ｖ６３，Ｖ６４の論理積を演算し、論理積信号Ｖ６９を出力する。ＡＮＤ回路３１３は、比較器３０５，３０６の２値信号Ｖ６５，Ｖ６６の論理積を演算し、論理積信号Ｖ７０を出力する。そして、ＯＲ回路３１４は、比較器３０７の２値信号Ｖ６７および論理積信号Ｖ６８，Ｖ６９，Ｖ７０の論理和を演算し、検出信号Ｖｏｕｔを生成する。
【００９７】
次に、実施の形態８に係るトナー検出装置の動作について説明する。図１６は、実施の形態８に係るトナー検出装置の動作を説明するタイミングチャートである。
【００９８】
実施の形態８の分圧回路２１では、基準電圧Ｖｒｅｆ３１〜Ｖｒｅｆ３７が、Ｖｒｅｆ３１＞Ｖｒｅｆ３２＞Ｖｒｅｆ３３＞Ｖｒｅｆ３４＞Ｖｒｅｆ３５＞Ｖｒｅｆ３６＞Ｖｒｅｆ３７となるように設定されている。さらに、実施の形態８では、基準電圧Ｖｒｅｆ３１〜Ｖｒｅｆ３３は、アナログ発振信号の平均値（直流成分）Ｖａｖより高く、基準電圧Ｖｒｅｆ３４は、アナログ発振信号の平均値（直流成分）Ｖａｖと略同一、基準電圧Ｖｒｅｆ３５〜Ｖｒｅｆ３７は、アナログ発振信号の平均値（直流成分）Ｖａｖより低く、Ｖｒｅｆ３１−Ｖｒｅｆ３４＝Ｖｒｅｆ３４−Ｖｒｅｆ３７、Ｖｒｅｆ３２−Ｖｒｅｆ３４＝Ｖｒｅｆ３４−Ｖｒｅｆ３６、Ｖｒｅｆ３３−Ｖｒｅｆ３４＝Ｖｒｅｆ３４−Ｖｒｅｆ３５となるように、基準電圧Ｖｒｅｆ３１〜Ｖｒｅｆ３７は設定されている。
【００９９】
比較器群２２では、アナログ発振信号が基準電圧Ｖｒｅｆ３１を超えている場合には、比較器３０１の２値信号Ｖ６１は、ローレベルとなり、そうではない場合には、比較器３０１の２値信号Ｖ６１は、ハイレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ３２を超えている場合には、比較器３０２の２値信号Ｖ６２は、ハイレベルとなり、そうではない場合には、比較器３０２の２値信号Ｖ６２は、ローレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ３３を超えている場合には、比較器３０３の２値信号Ｖ６３は、ローレベルとなり、そうではない場合には、比較器３０３の２値信号Ｖ６３は、ハイレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ３４を超えている場合には、比較器３０４の２値信号Ｖ６４は、ハイレベルとなり、そうではない場合には、比較器３０４の２値信号Ｖ６４は、ローレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ３５を超えている場合には、比較器３０５の２値信号Ｖ６５は、ローレベルとなり、そうではない場合には、比較器３０５の２値信号Ｖ６５は、ハイレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ３６を超えている場合には、比較器３０６の２値信号Ｖ６６は、ハイレベルとなり、そうではない場合には、比較器３０６の２値信号Ｖ６６は、ローレベルとなる。アナログ発振信号が基準電圧Ｖｒｅｆ３７を超えている場合には、比較器３０７の２値信号Ｖ６７は、ローレベルとなり、そうではない場合には、比較器３０７の２値信号Ｖ６７は、ハイレベルとなる。
【０１００】
論理回路２３では、ＡＮＤ回路３１１は、２つの比較器３０１，３０２の２値信号Ｖ６１，Ｖ６２から論理積信号Ｖ６８を生成する。したがって、アナログ発振信号が、基準電圧Ｖｒｅｆ３１以下でありかつ基準電圧Ｖｒｅｆ３２を超えている場合に、論理積信号Ｖ６８は、ハイレベルとなり、そうではない場合には、論理積信号Ｖ６８は、ローレベルとなる。これにより、図１６に示すように、アナログ発振信号の１周期において、論理積信号Ｖ６８において２つのパルスが生成される。また、ＡＮＤ回路３１２は、２つの比較器３０３，３０４の２値信号Ｖ６３，Ｖ６４から論理積信号Ｖ６９を生成する。したがって、アナログ発振信号が、基準電圧Ｖｒｅｆ３３以下でありかつ基準電圧Ｖｒｅｆ３４を超えている場合に、論理積信号Ｖ６９は、ハイレベルとなり、そうではない場合には、論理積信号Ｖ６９は、ローレベルとなる。これにより、図１６に示すように、アナログ発振信号の１周期において、論理積信号Ｖ６９において２つのパルスが生成される。さらに、ＡＮＤ回路３１３は、２つの比較器３０５，３０６の２値信号Ｖ６５，Ｖ６６から論理積信号Ｖ７０を生成する。したがって、アナログ発振信号が、基準電圧Ｖｒｅｆ３５以下でありかつ基準電圧Ｖｒｅｆ３６を超えている場合に、論理積信号Ｖ７０は、ハイレベルとなり、そうではない場合には、論理積信号Ｖ７０は、ローレベルとなる。これにより、図１６に示すように、アナログ発振信号の１周期において、論理積信号Ｖ７０において２つのパルスが生成される。他方、２値信号Ｖ６７は、アナログ発振信号の１周期において、１つのパルスを含んでいる。
【０１０１】
そして、ＯＲ回路３１４は、論理積信号Ｖ６８，Ｖ６９，Ｖ７０および２値信号Ｖ６７から検出信号Ｖｏｕｔを生成し、出力する。これにより、図１６に示すように、アナログ発振信号の１周期において、検出信号Ｖｏｕｔにおいて７つのパルスが生成される。したがって、図１４に示すように、実施の形態８では、検出信号Ｖｏｕｔの周波数が、アナログ発振信号Ｖｉｎの周波数の７倍となる。
【０１０２】
なお、実施の形態８に係るトナー検出装置のその他の構成および動作については、実施の形態１のものと同様であるので、その説明を省略する。
【０１０３】
以上のように、上記実施の形態８によれば、同様に、比較的小さい回路規模でトナー量の検出精度が高くなる。
【０１０４】
なお、上述の実施の形態に対する様々な変更および修正については、当業者には明らかである。そのような変更および修正は、その主題の趣旨および範囲から離れることなく、かつ、意図された利点を弱めることなく行われてもよい。つまり、そのような変更および修正が請求の範囲に含まれることを意図している。
【０１０５】
例えば、上記実施の形態におけるＮＡＮＤ回路は、ＮＯＴ回路とＡＮＤ回路との組み合わせに置き換えてもよく、また、ＮＯＲ回路は、ＮＯＴ回路とＯＲ回路との組み合わせに置き換えてもよい。また、論理回路２３は、入力と出力との対応関係が等価である他の回路構成のものに置き換えてもよい。
【産業上の利用可能性】
【０１０６】
本発明は、例えば、電子写真方式の画像形成装置に適用可能である。
【符号の説明】
【０１０７】
１  発振回路
２  逓倍回路
２１  分圧回路
２３  論理回路
３１〜３４，２０１〜２０３，３０１〜３０７  比較器
１００１  現像剤
【図１】
2019028002.tif 000003
【図２】
2019028002.tif 000004
【図３】
2019028002.tif 000005
【図４】
2019028002.tif 000006
【図５】
2019028002.tif 000007
【図６】
2019028002.tif 000008
【図７】
2019028002.tif 000009
【図８】
2019028002.tif 000010
【図９】
2019028002.tif 000011
【図１０】
2019028002.tif 000012
【図１１】
2019028002.tif 000013
【図１２】
2019028002.tif 000014
【図１３】
2019028002.tif 000015
【図１４】
2019028002.tif 000016
【図１５】
2019028002.tif 000017
【図１６】
2019028002.tif 000018