(57)【要約】【課題】  検出力が向上された基板検査装置、基板検査方法、及びこれを利用する半導体素子の製造方法を提供する。【解決手段】  本発明の実施形態に係る基板検査装置は、基板を支持及び移動させる支持部と、前記基板に入射光を照射し、前記基板から反射された反射光を受光して獲得されたイメージを利用して前記基板の上のパターンの欠陥を検出する光学装置であり、前記パターンは前記基板の上面と垂直になる方向に延長される開口部を具備する第１パターン、及び互いに異なる高さの上面を具備する第２パターンを含む、光学装置と、前記基板に照射される入射光のフォーカス位置を調節するフォーカス調整部と、前記基板に照射される入射光のフォーカス位置を変更しながら、獲得された前記第２パターンの前記上面のイメージを利用してフォーカスオフセットの最適値を算出するように構成されるイメージ処理システムとを含む。【選択図】      図１
2019028067.tif 000002
【特許請求の範囲】
【請求項１】
基板を支持及び移動させる支持部と、
前記基板に入射光を照射し、前記基板から反射された反射光を受光して獲得されたイメージを利用して前記基板の上のパターンの欠陥を検出する光学装置であり、前記パターンは、前記基板の上面と垂直になる方向に延長される開口部を具備する第１パターン、及び互いに異なる高さの上面を具備する第２パターンを含む、光学装置と、
前記基板に照射される入射光のフォーカス位置を調節するフォーカス調整部と、
前記基板に照射される入射光のフォーカス位置を変更しながら、獲得された前記第２パターンの前記上面のイメージを利用してフォーカスオフセットの最適値を算出するように構成されるイメージ処理システムと、を含む基板検査装置。
【請求項２】
前記イメージ処理システムは、コントローラを含み、
前記コントローラは、前記第２パターンの前記上面のイメージの各々に対して比較領域を選定し、前記比較領域のイメージのイメージコントラスト分析を通じて前記フォーカスオフセットの最適値を算出するように構成される、請求項１に記載の基板検査装置。
【請求項３】
前記比較領域のイメージの中で最高のコントラストを有する比較領域のイメージに相応するフォーカスオフセット値が前記フォーカスオフセットの最適値に算出される、請求項２に記載の基板検査装置。
【請求項４】
前記第２パターンの前記上面の中で検出しようとする欠陥の垂直位置に最も隣接する上面のイメージを図示する部分が前記比較領域に選定される、請求項２に記載の基板検査装置。
【請求項５】
前記検出しようとする欠陥は、垂直高さに応じる前記開口部のパターン不良である、請求項４に記載の基板検査装置。
【請求項６】
前記開口部のパターン不良は、前記開口部のノットオープン（ｎｏｔ−ｏｐｅｎ）であり、
前記比較領域は、前記第２パターンの前記上面の中で最下面の上面のイメージを図示する部分である、請求項５に記載の基板検査装置。
【請求項７】
前記イメージ処理システムは、メモリ装置をさらに含み、
前記メモリ装置は、前記第１及び第２パターンのレイアウト情報、前記第２パターンの前記上面のイメージ、前記比較領域のイメージ、及び前記フォーカスオフセットの最適値を格納するように構成される、請求項２に記載の基板検査装置。
【請求項８】
前記光学装置は、前記フォーカスオフセットの最適値が反映されて設定されたフォーカス位置に集中される入射光を照射した後、反射された反射光を受光して獲得された前記第１パターンのイメージを利用して前記開口部のパターン不良を検出するように構成される、請求項１に記載の基板検査装置。
【請求項９】
前記光学装置は、
前記基板に照射される入射光を生成する光源と、
前記基板から反射される反射光を受光して前記基板の上のパターンに対するイメージを獲得する検出部と、
前記入射光を前記基板に伝達し、前記反射光を前記フォーカス調整部及び前記検出部に伝達する光学系とを含む、請求項１に記載の基板検査装置。
【請求項１０】
前記光学系は、前記基板に照射される入射光を前記基板の上に集中させる対物レンズを含み、
前記フォーカス調整部は、前記対物レンズと前記基板との間の距離を変更させることによって前記基板に照射される入射光のフォーカス位置を調節するように構成される、請求項９に記載の基板検査装置。
【請求項１１】
基板に入射光を照射し、前記基板から反射された反射光を受光して獲得されたイメージを利用して前記基板の上のパターンの欠陥を検出することであり、前記パターンは、前記基板の上面と垂直になる方向に延長される開口部を具備する第１パターン、及び互いに異なる高さの上面を具備する第２パターンを含む、検出することと、
前記欠陥を検出する前に、前記基板の上のパターンの欠陥を検出する間に前記基板に照射される入射光のフォーカス位置を決定するための最適フォーカスオフセット選定作業を遂行することと、を含み、
前記最適フォーカスオフセット選定作業を遂行することは、
前記基板に照射される入射光のフォーカス位置を変更しながら、前記第２パターンの前記上面のフォーカスオフセットイメージを獲得することと、
前記フォーカスオフセットイメージを利用してフォーカスオフセットの最適値を算出することと、を含む、基板検査方法。
【請求項１２】
前記フォーカスオフセットイメージを利用してフォーカスオフセットの最適値を算出することは、
前記フォーカスオフセットイメージ内で比較領域を選定することと、
前記比較領域のイメージの各々のコントラストを求めることと、
前記比較領域のイメージの中で最高のコントラストを有する比較領域のイメージに相応するフォーカスオフセット値を前記フォーカスオフセットの最適値に選定することと、を含む、請求項１１に記載の基板検査方法。
【請求項１３】
各々の前記比較領域のイメージに相応するフォーカスオフセット値は、予め設定された基準フォーカス位置と各々の変更されたフォーカス位置との間の垂直距離の差異として定義される、請求項１２に記載の基板検査方法。
【請求項１４】
前記比較領域は、前記第２パターンの前記上面の中で検出しようとする欠陥の垂直位置に最も隣接する上面のイメージを図示する、前記フォーカスオフセットイメージの一部領域である、請求項１２に記載の基板検査方法。
【請求項１５】
前記検出しようとする欠陥は、垂直高さに応じる前記開口部のパターン不良である、請求項１４に記載の基板検査方法。
【請求項１６】
前記開口部のパターン不良は、前記開口部のノットオープン（ｎｏｔ−ｏｐｅｎ）であり、
前記比較領域は、前記第２パターンの前記上面の中で最下面の上面のイメージを図示する、前記フォーカスオフセットイメージの一部領域である、請求項１５に記載の基板検査方法。
【請求項１７】
前記最適フォーカスオフセット選定作業を遂行することは、
前記フォーカスオフセットイメージを獲得する前に、前記第１及び第２パターンに入射光が照射されるように前記基板の平面的位置を調節する基板アライメント作業を遂行することをさらに含む、請求項１１に記載の基板検査方法。
【請求項１８】
前記第２パターンの前記上面は、前記第１パターンから遠くなるほど、低くなる高さを有する階段構造を形成する、請求項１１に記載の基板検査方法。
【請求項１９】
前記基板の上のパターンの欠陥を検出することは、
前記フォーカスオフセットの最適値を利用して検出フォーカス位置を設定することと、
前記検出フォーカス位置に集中されるように入射光を照射して前記基板をスキャニングすることと、を含む、請求項１１に記載の基板検査方法。
【請求項２０】
前記検出フォーカス位置は、予め設定された基準フォーカス位置に前記フォーカスオフセットの最適値を加減した位置として定義される、請求項１９に記載の基板検査方法。
【請求項２１】
基板上に予備薄膜構造体を形成することと、
前記予備薄膜構造体をパターニングして階段構造の末端部を有する薄膜構造体を形成することと、
前記薄膜構造体を貫通して前記基板を露出する垂直ホールを形成することと、
基板検査工程を遂行することと、を含み、前記基板検査工程を遂行することは、
前記基板に入射光を照射し、前記基板から反射された反射光を受光して獲得されたイメージを利用して前記垂直ホールのパターン不良を検出することと、
前記垂直ホールのパターン不良を検出する前に、前記基板に照射される入射光のフォーカス位置を決定するための最適フォーカスオフセット選定作業を遂行することと、を含み、
前記最適フォーカスオフセット選定作業を遂行することは、
前記基板に照射される入射光のフォーカス位置を変更しながら、前記末端部の上面のフォーカスオフセットイメージを獲得することと、
前記フォーカスオフセットイメージを利用してフォーカスオフセットの最適値を算出することと、を含む、半導体素子の製造方法。
【請求項２２】
前記フォーカスオフセットイメージを利用してフォーカスオフセットの最適値を算出することは、
前記フォーカスオフセットイメージ内で比較領域を選定することと、
前記比較領域のイメージ各々のコントラストを求めることと、
前記比較領域のイメージの中で最高のコントラストを有する比較領域のイメージに相応するフォーカスオフセット値を前記フォーカスオフセットの最適値に選定することと、を含む、請求項２１に記載の半導体素子の製造方法。
【請求項２３】
前記比較領域は、前記末端部の中で検出しようとする欠陥の垂直位置に最も隣接する末端部の上面のイメージを図示する、前記フォーカスオフセットイメージの一部領域である、請求項２２に記載の半導体素子の製造方法。
【請求項２４】
前記予備薄膜構造体は、前記基板上に交互に繰り返し積層された絶縁膜及び犠牲膜を含む、請求項２１に記載の半導体素子の製造方法。
【請求項２５】
前記垂直ホール内に垂直絶縁膜及び垂直柱を形成することと、
前記犠牲膜を選択的に除去してゲート領域を形成することと、
前記ゲート領域内にゲート電極を形成することと、をさらに含む請求項２４に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板検査装置、基板検査方法、及びこれを利用する半導体素子の製造方法に係り、より詳細には基板の上のパターンの欠陥を検出する基板検査装置、基板検査方法、及びこれを利用する半導体素子の製造方法に係る。
【背景技術】
【０００２】
半導体工程が微細化及び複雑化されることに応じて、半導体素子に生成された欠陥を検査することが必須的である。半導体基板の上の欠陥を検出することによって、半導体素子の信頼性を向上させ、工程歩留りを高めることができる。この時、半導体基板の上の欠陥は光（ｏｐｔｉｃ）を利用して検査することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５，２４８，８７６号公報
【特許文献２】米国特許第７，４４９，８９８号公報
【特許文献３】米国特許第８，２４３，２７３号公報
【特許文献４】米国特許第８，６０５，２７５号公報
【特許文献５】米国特許第９，１５８，６１３号公報
【特許文献６】米国特許第９，６９６，２６４号公報
【特許文献７】米国特許第９，７２６，６１７号公報
【特許文献８】米国特許出願公開第２０１０／０１８８４８６号明細書
【特許文献９】米国特許出願公開第２０１４／０１５２７９６号明細書
【特許文献１０】米国特許出願公開第２０１５／０３３２４５２号明細書
【特許文献１１】米国特許出願公開第２０１６／０３０５８９２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本願発明が解決しようとする一課題は検出力が向上された基板検査装置及びこれを利用する基板検査方法を提供することにある。
【０００５】
本願発明が解決しようとする他の課題は生産性及び品質安定性が向上された半導体素子の製造方法を提供することにある。
【０００６】
本発明が解決しようとする課題は以上のように言及された課題に制限されず、言及されない他の課題は下の記載から当業者に明確に理解されるべきである。
【課題を解決するための手段】
【０００７】
前記解決しようとする課題を達成するための本発明の実施形態に係る基板検査装置は、基板を支持及び移動させる支持部と、前記基板に入射光を照射し、前記基板から反射された反射光を受光して獲得されたイメージを利用して前記基板の上のパターンの欠陥を検出する光学装置であり、前記パターンは前記基板の上面と垂直になる方向に延長する開口部を具備する第１パターン、及び互いに異なる高さの上面を具備する第２パターンを含む、光学装置と、前記基板に照射される入射光のフォーカス位置を調節するフォーカス調整部と、前記基板に照射される入射光のフォーカス位置を変更しながら、獲得された前記第２パターンの前記上面のイメージを利用してフォーカスオフセットの最適値を算出するように構成されるイメージ処理システムと、を含む。
【０００８】
前記解決しようとする課題を達成するための本発明の実施形態に係る基板検査方法は、基板に入射光を照射し、前記基板から反射された反射光を受光して獲得されたイメージを利用して前記基板の上のパターンの欠陥を検出すること、前記パターンは前記基板の上面と垂直になる方向に延長される開口部を具備する第１パターン、及び互いに異なる高さの上面を具備する第２パターンを含むこと、及び前記欠陥を検出する前に、前記基板の上のパターンの欠陥を検出する間に前記基板に照射される入射光のフォーカス位置を決定するための最適フォーカスオフセット選定作業を遂行することを含み、前記最適フォーカスオフセット選定作業を遂行することは、前記基板に照射される入射光のフォーカス位置を変更しながら、前記第２パターンの前記上面のフォーカスオフセットイメージを獲得すること、及び前記フォーカスオフセットイメージを利用してフォーカスオフセットの最適値を算出することを含む。
【０００９】
前記解決しようとする課題を達成するための本発明の実施形態に係る半導体素子の製造方法は、基板上に予備薄膜構造体を形成すること、前記予備薄膜構造体をパターニングして階段構造の末端部を有する薄膜構造体を形成すること、前記薄膜構造体を貫通して前記基板を露出する垂直ホールを形成すること、及び基板検査工程を遂行することを含み、前記基板検査工程を遂行することは、前記基板に入射光を照射し、前記基板から反射された反射光を受光して獲得されたイメージを利用して前記垂直ホールのパターン不良を検出すること、及び前記垂直ホールのパターン不良を検出する前に、前記基板に照射される入射光のフォーカス位置を決定するための最適フォーカスオフセット選定作業を遂行することを含み、前記最適フォーカスオフセット選定作業を遂行することは、前記基板に照射される入射光のフォーカス位置を変更しながら、前記末端部の上面のフォーカスオフセットイメージを獲得すること、及び前記フォーカスオフセットイメージを利用してフォーカスオフセットの最適値を算出することを含む。
【発明の効果】
【００１０】
本発明の実施形態によれば、基板検査装置は基板上に形成された段差構造又は階段構造の上面のイメージを利用して検出しようとする欠陥の垂直高さに応じるフォーカスオフセット最適値を容易に算出することができる。したがって、基板検査時間が短縮されて高アスペクト比を有するパターン不良の有無を効果的に検出することができる。結果的に、欠陥の検出力が増大された基板検査装置を提供することができる。
【００１１】
本発明の実施形態に係る基板検査方法を利用して半導体素子を製造する場合、最適のフォーカスオフセットを容易に選定することができるので、基板検査工程時間が短縮されて半導体素子のパターン不良を効果的にモニターリングすることができる。その結果、半導体素子製造の生産性及び品質安定性が増大されることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る基板検査装置のブロック図である。
【図２】図１の基板検査装置を概略的に示す図である。
【図３】本発明の実施形態に係る基板検査方法を説明するための順序図である。
【図４Ａ】図３の段階Ｓ２０を具体的に示す順序図である。
【図４Ｂ】図３の段階Ｓ３０を具体的に示す順序図である。
【図５】検査対象である基板を説明するための斜視図である。
【図６】最適フォーカスオフセット選定作業を説明するための図である。
【図７】図５の基板に対して獲得したフォーカスオフセットイメージを示す図である。
【図８】フォーカスオフセットイメージで比較領域を選定する方法を説明するための図である。
【図９】フォーカス位置別に獲得したフォーカスオフセットイメージを示す図である。
【図１０】図９の比較イメージに相応するフォーカスオフセット値に対するイメージコントラストを示したグラフである。
【図１１】欠陥検出作業を説明するための図である。
【図１２】本発明の実施形態に係る基板検査方法を利用して獲得された開口部のパターン不良を図示するＳＥＭイメージである。
【図１３】本発明の実施形態に係る半導体素子の製造方法を説明するための順序図である。
【図１４】本発明の実施形態に係る半導体素子の製造方法を説明するための平面図である。
【図１５】図１４のI−I’線に対応する断面図である。
【図１６】図１４のI−I’線に対応する断面図である。
【図１７】図１４のI−I’線に対応する断面図である。
【図１８】図１４のI−I’線に対応する断面図である。
【図１９】図１４のI−I’線に対応する断面図である。
【図２０】図１４のI−I’線に対応する断面図である。
【図２１】図１４のI−I’線に対応する断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施例に対して説明する。
【００１４】
図１は本発明の実施形態に係る基板検査装置のブロック図である。図２は図１の基板検査装置を概略的に示す図である。
【００１５】
図１及び図２を参照すれば、基板検査装置１０は基板１００に入射光Ｌ１を提供し、基板１００から反射される反射光Ｌ２を受光して獲得されたイメージを利用して基板１００の欠陥を検出する光学検査装置である。例えば、基板検査装置１０は明視野（Ｂｒｉｇｈｔ  Ｆｉｅｌｄ）照明系検査装置、暗視野（Ｄａｒｋ  Ｆｉｅｌｄ）照明系検査装置、又はレーザースキャン検査装置を含む。検査対象である基板１００はウエハーのような半導体基板を含み、半導体基板の上には半導体素子を構成する多様な形状のパターンが形成される。前記パターンはホール（ｈｏｌｅ）、溝（ｇｒｏｏｖｅ）、トレンチ（ｔｒｅｎｃｈ）、及び／又はラインアンドスペース（ｌｉｎｅ  ａｎｄ  ｓｐａｃｅ）パターンのような３次元構造物を含む。これと異なり、基板１００はガラス基板であってもよく、これに制限されない。本発明の実施形態に係る基板検査装置１０は半導体パッケージ、半導体チップ、ディスプレイパネル等の３次元的な検査が要求される多様な半導体装置の欠陥を検出するために使用される。以下、検査対象である基板１００は半導体素子を構成するパターンが形成された半導体基板を含む概念として説明する。
【００１６】
一実施形態によれば、基板検査装置１０は支持部２００、光学装置３００、フォーカス調整部４００、及びイメージ処理システム５００を含む。光学装置３００は、例えば光源部３１０、光学系３２０、及び検出部３３０を含む。
【００１７】
支持部２００は基板１００を支持及び移動させる。一例として、支持部２００は基板１００が置かれるステージ２１０及びステージ２１０の下部に連結されてステージ２１０を水平方向及び／又は垂直方向に移動させるステージ移動部２２０を含む。即ち、ステージ移動部２２０は第１方向（ｘ）、第１方向（ｘ）と直交する第２方向（ｙ）、及び第１方向（ｘ）と第２方向（ｙ）との全てに垂直になる第３方向（ｚ）にステージ２１０を移動させる。フォーカス調整部４００及びイメージ処理システム５００はステージ移動部２２０の水平移動（即ち、ｘ−ｙ平面移動）又は垂直移動（即ち、ｚ軸移動）を制御する。
【００１８】
光源部３１０は入射光Ｌ１を提供する。光源部３１０から提供された入射光Ｌ１は光学系３２０を経て基板１００へ照射される。一例として、光源部３１０は光源３１１、第１反射ミラー３１２、複数のフィルター３１３、３１４、３１５、及び第１照明レンズ（ｉｌｌｕｍｉｎａｔｉｏｎ  ｌｅｎｓ）３１６を含む。光源３１１は入射光Ｌ１を生成する。光源３１１はランプ又はレーザーであるが、これに限定されることではない。一実施形態によれば、入射光Ｌ１は紫外線領域の短波長を有する。例えば、入射光Ｌ１は約１００ｎｍ乃至約３００ｎｍの波長を有する。しかし、本発明の実施形態がこれに制限されることではない。他の実施形態によれば、入射光Ｌ１は可視光線から近赤外線領域までの長波長を有してもよい。例えば、入射光Ｌ１は約７００ｎｍ乃至９００ｎｍの波長を有する。
【００１９】
第１反射ミラー３１２は光源３１１から出射された入射光Ｌ１を光学系３２０へ反射する。複数のフィルター３１３、３１４、３１５及び第１照明レンズ３１６は第１反射ミラー３１２と光学系３２０との間に配置される。複数のフィルター３１３、３１４、３１５は、例えば分光フィルター（Ｓｐｅｃｔｒａｌ  ｆｉｌｔｅｒ）３１３、偏光フィルター３１４、及びＮＤフィルター（Ｎｅｕｔｒａｌ  ｄｅｎｓｉｔｙ  ｆｉｌｔｅｒ）３１５を含む。分光フィルター３１３は特定波長の入射光Ｌ１のみをフィルタリングする。偏光フィルター３１４は入射光Ｌ１の偏光条件を制御する。ＮＤフィルター３１５は入射光Ｌ１の明るさを制御する。工程の環境に応じて適合な照明条件を設定するために、各フィルター３１３、３１４、３１５が提供される。フィルター３１３、３１４、３１５は交替可能であり、これらの中で一部は省略可能である。第１照明レンズ３１６はフィルターを通過した入射光Ｌ１を光学系３２０（即ち、第１ビームスプリッター３２１）に向けてコリメートする。
【００２０】
光学系３２０は光源部３１０から提供される入射光Ｌ１を基板１００に伝達し、基板１００から反射される反射光Ｌ２を検出部３３０又はフォーカス調整部４００に伝達する。一例として、光学系３２０は第１ビームスプリッター３２１、対物レンズ３２２、第２ビームスプリッター３２３、及び第２照明レンズ３２４を含む。第１ビームスプリッター３２１は光源部３１０と支持部２００との間の光経路上に提供される。第１ビームスプリッター３２１は入射される光の一部は反射させ、他の一部は透過させる。即ち、第１ビームスプリッター３２１は光源部３１０が提供する入射光Ｌ１を反射させて対物レンズ３２２に供給し、基板１００で反射されて対物レンズ３２２を通過した反射光Ｌ２は透過させる。第１ビームスプリッター３２１は、例えばハーフミラー（Ｈａｌｆ  Ｍｉｒｒｏｒ）を含む。
【００２１】
対物レンズ３２２は入射光Ｌ１を基板１００の上面（例えば、基板１００上に形成されたパターンの上面又はパターン内の一地点）の上に集中させる。入射光Ｌ１が基板１００上に集中された地点はフォーカス位置と称される。入射光Ｌ１のフォーカス位置はフォーカス調整部４００の制御に応じて変更される。対物レンズ３２２は基板１００から反射される反射光Ｌ２を受光して基板１００の上面を拡大させる。基板１００の拡大倍率は対物レンズ３２２の開口数ＮＡ及び／又は入射光Ｌ１の波長によって決定される。対物レンズ３２２は反射光Ｌ２をコリメートする。図示しないが、第１ビームスプリッター３２１と対物レンズ３２２との間には絞り（図示せず）が提供されて対物レンズ３２２に提供される入射光Ｌ１の光量を調節することができる。
【００２２】
第２ビームスプリッター３２３は第１ビームスプリッター３２１の後方に配置される。第２ビームスプリッター３２３は第１ビームスプリッター３２１によって透過された反射光Ｌ２の一部をフォーカス調整部４００に反射させ、他の一部を透過させて検出部３３０に提供する。第２ビームスプリッター３２３は、例えばハーフミラー（Ｈａｌｆ  Ｍｉｒｒｏｒ）を含む。第２照明レンズ３２４は第２ビームスプリッター３２３とフォーカス調整部４００との間に配置される。第２照明レンズ３２４は第２ビームスプリッター３２３によって反射された反射光Ｌ２をフォーカス調整部４００に向けてコリメートする。
【００２３】
検出部３３０は基板１００から反射された光を受け取って基板１００に対するイメージ（即ち、基板１００上のパターンに対するイメージ）を獲得する。一例として、検出部３３０は倍率変更装置３３１、第２反射ミラー３３２、リレーレンズ３３３、第３ビームスプリッター３３４、第１検出器３３５、及び第２検出器３３６を含む。倍率変更装置３３１は第２ビームスプリッター３２３を通過した反射光Ｌ２を第２反射ミラー３３２に結像させる。倍率変更装置３３１は単一のズームレンズ又は互いに異なる倍率を有する複数のチューブレンズを含む。一例として、倍率変更装置３３１が単一のズームレンズである場合、検出部３３０はズームレンズの焦点を変更して最適化された基板１００のイメージを獲得する。他の例として、倍率変更装置３３１が複数のチューブレンズを含む場合、検出部３３０は各々の倍率に最適化されたチューブレンズの中でいずれか１つを選択することによって最適化された基板１００のイメージを獲得する。
【００２４】
第２反射ミラー３３２は倍率変更装置３３１の後方に配置される。第２反射ミラー３３２は倍率変更装置３３１を通過した反射光Ｌ２を第３ビームスプリッター３３４に反射する。リレーレンズ３３３は第２反射ミラー３３２と第３ビームスプリッター３３４との間に配置される。リレーレンズ３３３は第２反射ミラー３３２と第３ビームスプリッター３３４との間の離隔距離を延長させる。反射光Ｌ２はリレーレンズ３３３の間でコリメートされる。これと異なり、リレーレンズ３３３は反射光３６のイメージ（ｉｍａｇｅ）を反転させてもよい。第３ビームスプリッター３３４は反射光Ｌ２を第１及び第２検出器３３５、３３６の各々に誘導する。例えば、第３ビームスプリッター３３４は第２反射ミラー３３２によって反射された反射光Ｌ２の一部を透過させて第１検出器３３５に誘導し、反射光Ｌ２の他の一部は反射させて第２検出器３３６に誘導する。第３ビームスプリッター３３４は、例えばハーフミラー（Ｈａｌｆ  Ｍｉｒｒｏｒ）を含む。
【００２５】
第１検出器３３５は基板１００の欠陥を検査するためのイメージを獲得する。一例として、第１検出器３３５はＴＤＩカメラ又はＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）カメラを含む。欠陥を検査するためのイメージは、ＳＮＲが向上された状態に検出され、このようなイメージは検査アルゴリズムによって欠陥存在の有無が判断される。第２検出器３３６は基板１００を観察するためのレビュー用検出器である。第２検出器３３６は小型パターン及び精密な整列に使用される。第２検出器３３６は欠陥を検出した後、レビュー用として使用される。
【００２６】
フォーカス調整部４００は支持部２００の一側に配置される。例えば、フォーカス調整部４００は光源部３１０と対向される位置に配置される。フォーカス調整部４００は基板１００から反射された反射光Ｌ２の一部を受光して、入射光Ｌ１のフォーカス情報を収集する。フォーカス調整部４００は収集されたフォーカス情報に基づいて基板１００に照射される入射光Ｌ１のフォーカス位置を調節する。一実施形態によれば、フォーカス調整部４００はステージ移動部２２０を通じて基板１００のｚ軸位置を変更（換言すれば、対物レンズ３２２と基板１００との間の離隔距離を変更）することによって、入射光Ｌ１のフォーカス位置を変更する。しかし、本発明の実施形態がこれに制限されることではない。フォーカス調整部４００は様々な方法を通じてフォーカスの位置を所定単位に変更することができる。一例として、フォーカス調整部４００は対物レンズ３２２のｚ軸位置を変更することによって、入射光Ｌ１のフォーカス位置を変更することができる。他の例として、フォーカス調整部４００は光源３１１の波長を変更するか、或いは光の経路を変更することによって、入射光Ｌ１のフォーカス位置を変更することもできる。フォーカス調整部４００は収集したフォーカス情報をイメージ処理システム５００に実時間にフィードバックする。
【００２７】
イメージ処理システム５００は検出しようとする欠陥の垂直位置に応じるフォーカスオフセットの最適値を算出して、欠陥を検出するための最適のフォーカス位置を決定する。例えば、基板１００上のパターンは互いに異なる高さの上面で形成される階段構造（又は段差構造）を含み、フォーカスオフセットの最適値は階段構造の上面のイメージを利用して算出されることができる。これに対しては下で基板検査方法を通じて詳細に説明する。
【００２８】
本発明の実施形態によれば、イメージ処理システム５００はコントローラ（ｃｏｎｔｒｏｌｌｅｒ）５１０、メモリ装置（ｍｅｍｏｒｙ  ｄｅｖｉｃｅ）５２０、入出力ユニット（ｉｎｐｕｔ／ｏｕｔｐｕｔ  ｕｎｉｔ）５３０、及びインターフェイスユニット（ｉｎｔｅｒｆａｃｅ  ｕｎｉｔ）５４０を含む。コントローラ５１０はフォーカスオフセットの最適値を算出するための多様な作業（例えば、フォーカスオフセットイメージで比較領域の選定、比較領域のイメージに対するイメージコントラストの分析等）を遂行する。即ち、フォーカスオフセットの最適値の算出作業はコントローラ５１０に予め設定されたアルゴリズムに応じて駆動される。例えば、イメージ処理システム５００は最適のフォーカスオフセット算出アルゴリズムがインストールされたコンピュータシステムを包括する概念である。
【００２９】
メモリ装置５２０はフォーカスオフセットの最適値の算出作業のための多様なデータ（例えば、基板１００上のパターンに対するレイアウト情報、検出しようとする欠陥の垂直位置情報、フォーカスオフセットイメージ、比較領域のイメージ等）を格納する。加えて、メモリ装置５２０はコントローラ５１０、又はフォーカス調整部４００で処理されたデータ（例えば、フォーカスオフセットの最適値、入射光Ｌ１のフォーカス情報等）を格納する。メモリ装置５２０は不揮発性記憶媒体を含む。一例としてメモリ装置５２０はハードディスク及び／又は不揮発性半導体記憶素子（例えば、フラッシュメモリ素子、相変化記憶素子、及び／又は磁気記憶素子等）を含む。
【００３０】
入出力ユニット５３０はキーボード（ｋｅｙｂｏａｒｄ）、キーパッド（ｋｅｙｐａｄ）、及び／又はディスプレイ装置（ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）を含む。光学装置３００から獲得されたイメージデータはインターフェイスユニット５４０を通じてイメージ処理システム５００に伝達される。また、イメージ処理システム５００で処理されたデータはインターフェイスユニット５４０を通じてフォーカス調整部４００又は他の外部装置に伝達されてもよい。インターフェイス部５４０は有線要素、無線要素、及び／又はＵＳＢ（ｕｎｉｖｅｒｓａｌ  ｓｅｒｉａｌ  ｂｕｓ）ポート等を含む。コントローラ５１０、メモリ装置５２０、入出力ユニット５３０、及びインターフェイスユニット５４０はデータバス（ｄａｔａ  ｂｕｓ）を通じて互いに結合される。以下、上述した基板検査装置１０を利用する基板検査方法に対して説明する。
【００３１】
図３は本発明の実施形態に係る基板検査方法を説明するための順序図である。図４Ａは図３の段階Ｓ２０を具体的に示す順序図である。図４Ｂは図３の段階Ｓ３０を具体的に示す順序図である。図５は検査対象である基板を説明するための斜視図である。図６は最適のフォーカスオフセット選定作業を説明するための図である。図７は図５の基板に対して獲得したフォーカスオフセットイメージを示す図である。図８はフォーカスオフセットイメージで比較領域を選定する方法を説明するための図である。図９はフォーカス位置別に獲得したフォーカスオフセットイメージを示す図である。図１０は図９の比較イメージに相応するフォーカスオフセット値に対するイメージコントラストを示したグラフである。図１１は欠陥検出作業を説明するための図である。
【００３２】
図１、図２、図３、及び図５を参照すれば、基板検査方法は薄膜構造体ＴＳが形成された基板１００をステージ２１０にローディングすること（Ｓ１０）、最適のフォーカスオフセット選定作業を遂行すること（Ｓ２０）、及び欠陥検出作業を遂行すること（Ｓ３０）を含む。
【００３３】
薄膜構造体ＴＳは複数の絶縁膜及び／又は導電膜が積層されて形成される。一実施形態によれば、薄膜構造体ＴＳは基板１００の第１領域Ｒ１に形成される第１パターンＰ１及び基板１００の第２領域Ｒ２に形成される第２パターンＰ２を含む。第１パターンＰ１は基板１００の上面と垂直になる方向に延長される開口部ＯＰを含み、第２パターンＰ２は互いに異なる高さの第１乃至第４上面Ｓ１、Ｓ２、Ｓ３、Ｓ４を含む。例えば、開口部ＯＰは薄膜構造体ＴＳ貫通して基板１００を露出するオープンホール形状を有するが、これに限定されることではない。これと異なり、開口部ＯＰはトレンチ又は溝の形状を有することができる。第１乃至第４上面Ｓ１、Ｓ２、Ｓ３、Ｓ４は第１パターンＰ１から遠くなるほど、低くなる高さを有する階段構造を形成する。第１パターンＰ１の上面は第２パターンＰ２の第１上面Ｓ１と同一な高さを有する。即ち、第１パターンＰ１の上面と第２パターンＰ２の第１上面Ｓ１とは共面をなす。図５で第２パターンＰ２の階段構造が４つの階段層を有することと図示したが、これに限定されることではない。第２パターンＰ２の階段層の数は４つよりさらに多くてもよい。
【００３４】
半導体素子を構成するパターンが微細化されることによって開口部ＯＰは高いアスペクト比（即ち、開口部ＯＰの幅対高さの比率）を有するように形成される。一例として、開口部ＯＰは１：５乃至１：１００の高いアスペクト比を有するように形成される。したがって、開口部ＯＰを形成するためのエッチング工程の工程散布を均一に制御することは容易ではない。これはエッチング工程を進行する間に開口部ＯＰが正常的なパターンに形成されないパターン不良をもたらす。開口部ＯＰのパターン不良は高さ（或いは深さ）に応じる開口部ＯＰ形状の不均一であることを意味する。一例として、開口部ＯＰのパターン不良は開口部ＯＰの高さに応じる直径の不均一であること、開口部ＯＰの高さに応じる長軸長さと短軸長さとの差、隣接する開口部ＯＰの間のブリッジ（ｂｒｉｄｇｅ）又は開口部ＯＰのノットオープン（ｎｏｔ−ｏｐｅｎ）を含む。本発明の実施形態に係る基板検査方法は、上述したような開口部ＯＰのパターン不良を効果的に検出するためのものである。
【００３５】
また、半導体素子のパターンが微細化されることによって、検出しようとする欠陥（例えば、開口部ＯＰのパターン不良）のサイズも数十ｎｍ水準に微細である。数十〜数百ｎｍのフォーカス変動（ｆｏｃｕｓ  ｖａｒｉａｔｉｏｎ）に応じて、欠陥検出作業の間に獲得される欠陥信号（ｄｅｆｅｃｔ  ｓｉｇｎａｌ）は変化するようになる。したがって、検出力を向上するためには検出しようとする欠陥に最適化されたフォーカス面（ｆｏｃｕｓ  ｐｌａｎｅ）（又は、フォーカス位置）に光学系のフォーカスを正確に合わせることが要求され、最適フォーカスオフセット選定作業はこのような要求を充足するために遂行されるものである。フォーカス位置は光学系と基板との間の光軸に沿って基準位置からオフセットされた地点と看做される。フォーカス位置と基準フォーカス位置との間の距離はフォーカスオフセット値又はフォーカスオフセットとして定義される。
【００３６】
本発明の実施形態によれば、最適フォーカスオフセット選定作業は、検出しようとする欠陥の垂直位置に相応する高さを有する第２パターンＰ２の上面に対するイメージを利用して遂行される。以下、図４Ａ及び図５乃至図８を参照して、最適のフォーカスオフセット選定作業に対して詳細に説明する。
【００３７】
図１、図２、図４Ａ、及び図５乃至図８を参照すれば、先ずステージ２１０にローディングされた基板１００に対して基板アライメント作業が遂行される（Ｓ２１）。基板アライメント作業は、入射光Ｌ１が第１及び第２パターンＰ１、Ｐ２の上に照射されるように対物レンズ３２２又はステージ２１０の水平方向位置（即ち、ｘ−ｙ平面位置）を調節することを含む。例えば、フォーカス調整部４００又はイメージ処理システム５００は、予め確保した基板１００上に形成されたパターンＰ１、Ｐ２のレイアウト情報を利用してステージ移動部２２０を第１方向（ｘ）及び／又は第２方向（ｙ）に移動させることによって、基板アライメント作業を制御する。
【００３８】
続いて、フォーカス位置を変更しながら、薄膜構造体ＴＳの第１及び第２パターンＰ１、Ｐ２に対するフォーカスオフセットイメージが獲得される（Ｓ２２）。即ち、基準フォーカス位置を基準に入射光Ｌ１のフォーカス位置を変更しながら、各々のフォーカス位置で第１及び第２パターンＰ１、Ｐ２に対するフォーカスオフセットイメージが獲得される。基準フォーカス位置は予め設定され、フォーカス調整部４００は基準フォーカス位置及び変更されたフォーカス位置に入射光Ｌ１が集中されるようにステージ２１０のｚ軸位置（即ち、第３方向（ｚ）の位置）を調節する。フォーカスオフセットイメージの獲得は光学装置３００によって遂行される。
【００３９】
一般的に、基準フォーカス位置は基板１００に形成されたパターンの最上面の位置であるが、これに限定されることではない。検出しようとする欠陥の垂直位置を既に分かっている場合、欠陥が位置する部分を基準フォーカス位置として設定してもよい。例えば、基準フォーカス位置は図６に図示されたフォーカス位置ＦＳ１、ＦＳ２、…、ＦＳｎの中のいずれか１つである。フォーカス位置ＦＳ１、ＦＳ２、…、ＦＳｎが多いほど、そしてフォーカス位置ＦＳ１、ＦＳ２、…、ＦＳｎの間の離隔距離が小さいほど、最適フォーカスオフセット選定作業の正確性及び信頼性は増大される。基準フォーカス位置をｚ＝０とする場合、変更されたフォーカス位置はｚ軸方向（即ち、第３方向（ｚ））に±数μｍ範囲、例えば±３μｍ以内に位置される。ここで、フォーカスオフセット値は基準フォーカス位置と変更されたフォーカス位置との間の垂直距離として定義される。この時、変更されたフォーカス位置が基板１００に近くなれば（即ち、対物レンズ３２２と基板１００との間の距離が小さくなれば）、フォーカスオフセット値は（＋）値を有し、変更されたフォーカス位置が基板１００から遠くなれば（即ち、対物レンズ３２２と基板１００との間の距離が大きくなれば）、フォーカスオフセット値は（−）値を有することと定義される。フォーカスオフセットイメージの各々は、図７に図示されたように、第１及び第２パターンＰ１、Ｐ２の上面Ｓ１−Ｓ４に対する２次元イメージを図示する。
【００４０】
段階Ｓ２２を通じて獲得された各々のフォーカスオフセットイメージで比較領域ＣＲが選定される（Ｓ２３）。比較領域ＣＲは、階段構造をなす第２パターンＰ２の上面の中で検出しようとする欠陥の垂直位置に最も隣接する高さの上面を図示する、フォーカスオフセットイメージの一領域である。例えば、図７及び図８に図示されたように、第１高さｈ１を有する第１欠陥ＤＥＦ１を検出しようとする場合、第１高さｈ１に相応する（例えば、最も隣接する）上面である第４上面Ｓ４のイメージを図示する、フォーカスオフセットイメージの一領域が比較領域ＣＲとして選定される。同様に、第２高さｈ２を有する第２欠陥ＤＥＦ２を検出しようとする場合、第２高さｈ２に相応する上面である第３上面Ｓ３のイメージを図示する、フォーカスオフセットイメージの他の領域が比較領域ＣＲとして選定され、第３高さｈ３を有する第３欠陥ＤＥＦ３の検出しようとする場合、第３高さｈ３に相応する上面である第２上面Ｓ２のイメージを図示する、フォーカスオフセットイメージのその他の領域が比較領域ＣＲとして選定される。イメージ処理システム５００はステージ２１０にローディングされた基板１００に対して検出しようとする欠陥の垂直位置情報を予め確保して、フォーカスオフセットイメージの一領域を比較領域ＣＲとして選定する。比較領域ＣＲのイメージは比較イメージとして定義されてイメージ処理システム５００のメモリ装置５２０に格納される。
【００４１】
選定された比較領域ＣＲのイメージ（即ち、比較イメージ）を利用して、検出しようとする欠陥の垂直位置に応じるフォーカスオフセットの最適値が算出される（Ｓ２４）。例えば、フォーカスオフセットの最適値を算出することは、フォーカス位置に応じて獲得された比較イメージの各々に対するコントラストを求め、最高のコントラストを有する比較イメージに相応するフォーカスオフセット値をフォーカスオフセットの最適値として選定することを含む。
【００４２】
例えば、図５に図示された第１パターンＰ１で開口部ＯＰのノットオープン可否を検出しようとする場合、図９に図示されたように、フォーカス位置ＦＳ１、ＦＳ２、…、ＦＳ１４に応じるフォーカスオフセットイメージを獲得し、各々のフォーカスオフセットイメージで第４上面Ｓ４を図示する領域を比較領域ＣＲとして選定する。このように選定された比較領域ＣＲの比較イメージに対するイメージコントラストを求め、これを図示すれば、図１０に図示されたようなグラフを獲得する。ここで、最高のコントラストを有する比較イメージに相応するフォーカスオフセット値（即ち、１．６ｕｍ）がフォーカスオフセットの最適値として選定される。この時、基準フォーカス位置は第１及び第２パターンＰ１、Ｐ２の最上面の位置ＦＳ１（図６参照）である。上述した比較領域ＣＲの選定及びフォーカスオフセット最適値の算出作業はイメージ処理システム５００（即ち、コントローラ５１０）に予め設定されたアルゴリズムに応じて駆動される。
【００４３】
フォーカスオフセットの最適値が算出されると、これを利用して欠陥検出作業が遂行される（Ｓ３０）。具体的に、図４Ｂを参照すれば、欠陥検出作業を遂行することはフォーカスオフセットの最適値を利用して検出フォーカス位置を設定すること（Ｓ３１）、設定された検出フォーカス位置を基準に基板１００をスキャニングして基板の上の欠陥を検出すること（Ｓ３２）、及び検出された欠陥の類型を分類すること（Ｓ３３）を含む。
【００４４】
検出フォーカス位置は基準フォーカス位置に段階Ｓ２１乃至段階Ｓ２４を通じて算出されたフォーカスオフセットの最適値を加減して決定される。決定された検出フォーカス位置は欠陥検出作業のためのフォーカスオフセット条件（ｒｅｃｉｐｅ）として設定されて、基板１００のスキャニングの間に入射光Ｌ１のフォーカス位置として利用される。即ち、欠陥検出作業を遂行する間に、入射光Ｌ１は検出フォーカス位置に集中されるように調節され、これにしたがって欠陥の検出力が増大される。
【００４５】
基板１００のスキャニングは、図１１に図示されたように、基板１００の全面に対して遂行される。基板１００は複数のチップ領域１０２を含み、基板１００のスキャニングを通じて複数のチップ領域１０２の欠陥ＤＥＦが検出される。基板１００のスキャニングはステージ２１０の移動によって具現され、スキャン方式はリープアンドスキャン（ｌｅａｐ  ａｎｄ  ｓｃａｎ）、オンタイム（ｏｎ  ｔｉｍｅ）スキャン、ＴＤＩスキャン、スポット（ｓｐｏｔ）スキャン、マルチスポット（ｍｕｌｔｉ−ｓｐｏｔ）スキャン、及びラインスキャン等の多様な方式を含む。
【００４６】
基板１００のスキャニングを通じて欠陥が検出された場合、これに対するレビューを通じて欠陥の類型が分類される。欠陥のレビューは基板検査装置１０の第２検出器３３６又は追加的なレビュー装置（例えば、電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ））を利用して遂行される。
【００４７】
図１２は本発明の実施形態に係る基板検査方法を利用して獲得された開口部のパターン不良を図示するＳＥＭイメージである。図１２を参照すれば、上述した基板検査方法を利用して開口部ＯＰのパターン不良を検出した結果、単一のノットオープン（Ｓｉｎｇｌｅ  Ｎｏｔ−Ｏｐｅｎ、イメージ１）、複数のノットオープン（Ｍｕｌｔｉ  Ｎｏｔ−Ｏｐｅｎ、イメージ２）、臨界寸法ＣＤ不良（Ｓｍａｌｌ  ＣＤ、イメージ３）及びブリッジ（Ｂｒｉｄｅｇｅ、イメージ４）のような開口部ＯＰのパターン不良が検出された。これを通じて本発明の実施形態に係る基板検査方法の整合性が認定されることが分かる。
【００４８】
本発明の実施形態によれば、基板検査装置は基板上に形成された段差構造又は階段構造の上面のイメージを利用して検出しようとする欠陥の垂直高さに応じるフォーカスオフセット最適値を容易に算出することができる。したがって、基板検査時間が短縮されて高アスペクト比を有するパターンの不良有無を効果的に検出することができる。結果的に、欠陥の検出力が増大された基板検査装置及び基板検査方法が提供されることができる。
【００４９】
以下、上述した基板検査方法を利用する半導体素子の製造方法に対して説明する。図１３は本発明の実施形態に係る半導体素子の製造方法を説明するための順序図である。図１４は本発明の実施形態に係る半導体素子の製造方法を説明するための平面図である。図１５乃至図２１は図１４のＩ−Ｉ’線に対応する断面図である。
【００５０】
図１３、図１４、及び図１５を参照すれば、セルアレイ領域ＣＡＲ、及び連結領域ＣＮＲを含む基板１００が提供される。基板１００は第１導電型、例えばｐ型を有する半導体基板である。
【００５１】
基板１００上に予備薄膜構造体１１０が形成される（Ｓ１１０）。予備薄膜構造体１１０は基板１００上に交互に繰り返しに積層された犠牲膜ＳＣ及び絶縁膜ＩＬＤを含む。犠牲膜ＳＣは絶縁膜ＩＬＤに対してエッチング選択性を有し、エッチングされることができる物質で形成される。一例として、犠牲膜ＳＣはシリコン膜、シリコンカーバイド、シリコン酸窒化物、及びシリコン窒化膜の中の少なくとも１つである。絶縁膜ＩＬＤはシリコン膜、シリコン酸化膜、シリコンカーバイド膜、シリコン酸窒化物、及びシリコン窒化膜の中の少なくとも１つであり、犠牲膜ＳＣと異なる物質である。一実施形態において、犠牲膜ＳＣはシリコン窒化膜で形成され、絶縁膜ＩＬＤはシリコン酸化膜で形成される。他の実施形態において、犠牲膜ＳＣはシリコン膜で形成され、絶縁膜ＩＬＤはシリコン酸化膜で形成される。犠牲膜ＳＣ及び絶縁膜ＩＬＤは、一例として化学気相成長法によって形成される。絶縁膜ＩＬＤは同一な厚さを有するか、或いは絶縁膜ＩＬＤの中で一部は厚さが異なってもよい。例えば、最上層の絶縁膜の厚さは他の絶縁膜の厚さより厚くてもよい。
【００５２】
予備薄膜構造体１１０を形成する前に、基板１００上にバッファ絶縁膜１０５が形成される。一例として、バッファ絶縁膜１０５は熱酸化工程を通じて形成されるシリコン酸化膜である。これと異なり、バッファ絶縁膜１０５は堆積技術を利用して形成されたシリコン酸化膜であってもよい。バッファ絶縁膜１０５はその上に形成される犠牲膜ＳＣ及び絶縁膜ＩＬＤより薄い厚さを有する。
【００５３】
図１３、図１４、及び図１６を参照すれば、予備薄膜構造体１１０をパターニングして、階段構造を有する薄膜構造体１１５が形成される（Ｓ１２０）。例えば、薄膜構造体１１５は連結領域ＣＮＲ上で階段構造の末端部を有する。一実施形態によれば、予備薄膜構造体１１０のパターニングは、マスクパターン（図示せず）の水平方向面積を減少させる工程と、予備薄膜構造体１１０を異方性エッチングする工程を交互に繰り返しに遂行することを含む。このような工程を交互に繰り返しに遂行することによって、連結領域ＣＮＲで絶縁膜ＩＬＤの終端部分が下部から順次的に露出される。言い換えれば、連結領域ＣＮＲで絶縁膜ＩＬＤの各々の上面が露出される。
【００５４】
基板１００上に薄膜構造体１１５を覆う埋め込み絶縁膜１３０が形成される。埋め込み絶縁膜１３０は堆積技術を利用して薄膜構造体１１５を覆う絶縁膜を形成した後、平坦化工程を遂行して形成される。したがって、埋め込み絶縁膜１３０は平坦化された上面を有する。埋め込み絶縁膜１３０はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化物、及びシリコン酸化膜より低い誘電率を有するｌｏｗ−ｋ絶縁膜の中で少なくとも１つを含む。
【００５５】
図１３、図１４、及び図１７を参照すれば、薄膜構造体１１５を貫通してセルアレイ領域ＣＡＲの基板１００を露出する垂直ホールＶＨが形成される（Ｓ１３０）。一実施形態によれば、垂直ホールＶＨは薄膜構造体１１５上にマスクパターン（図示せず）を形成し、これをエッチングマスクとして利用する異方性エッチング工程を遂行して形成される。異方性エッチング工程によって基板１００の上面までオーバーエッチング（ｏｖｅｒ−ｅｔｃｈ）され、したがって、垂直ホールＶＨ下の基板１００は所定の深さにリセスされる。垂直ホールＶＨが高いアスペクト比を有するように形成される。一例として、垂直ホールＶＨは１：５乃至１：１００の高いアスペクト比を有する。垂直ホールＶＨが高いアスペクト比を有するように形成されることによって、その形成のためのエッチング工程の工程散布を均一に制御することが容易ではないこともあり得る。前記エッチング工程の散布不均一は垂直ホールＶＨのパターン不良をもたらす。
【００５６】
垂直ホールＶＨを形成した後、基板検査工程が遂行される（Ｓ１４０）。本段階での基板検査工程は垂直ホールＶＨのパターン不良の有無を検出するために遂行される。即ち、基板検査工程を通じて垂直ホールＶＨの高さに応じる直径の不均一であること、垂直ホールＶＨの高さに応じる長軸長さと短軸長さとの差、隣接する垂直ホールＶＨの間のブリッジ（ｂｒｉｄｇｅ）又は垂直ホールＶＨのノットオープン（ｎｏｔ−ｏｐｅｎ）の有無を検出する。基板検査工程は図１乃至図１１を参照して説明した基板検査方法を利用して遂行される。この場合、最適フォーカスオフセット選定作業は階段構造をなす薄膜構造体１１５の末端部の上面イメージを利用する。前述したように、本発明の実施形態に係る基板検査方法を利用する場合、最適のフォーカスオフセットを容易に選定するので、基板検査工程時間が短縮されることができる。その結果、垂直ホールＶＨの高さに応じるパターン不良を効果的にモニターリングできるようになって、半導体素子製造の生産性及び品質安定性が増大されることができる。
【００５７】
図１３、図１４、及び図１８を参照すれば、垂直ホールＶＨ内に垂直絶縁膜ＶＬ及び垂直柱ＶＰが形成される（Ｓ１５０）。垂直絶縁膜ＶＬの各々は複数の絶縁膜を含み、垂直柱ＶＰの各々は下部半導体パターンＬＳＰ及び上部半導体パターンＵＳＰを含む。
【００５８】
具体的に、垂直ホールＶＨによって露出された基板１００をシード（ｓｅｅｄ）として利用する選択的エピタキシァル成長（ＳＥＧ）工程を遂行して下部半導体パターンＬＳＰが形成される。下部半導体パターンＬＳＰは基板１００と同一な導電型の半導体物質からなされ、垂直ホールＶＨの下部領域を満たすピラー（ｐｉｌｌａｒ）形状に形成される。
【００５９】
下部半導体パターンＬＳＰが形成された垂直ホールＶＨの側壁上に垂直絶縁膜ＶＬ及び上部半導体パターンＵＳＰが順に形成される。垂直絶縁膜ＶＬの各々は、例えば垂直ホールＶＨの側壁上に順に積層されたブロッキング絶縁膜、トンネル絶縁膜、及び電荷格納膜を含む。前記電荷格納膜は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜である。さらに具体的な例として、電荷格納膜はシリコン窒化膜、シリコン酸化窒化膜、シリコン豊富窒化膜（Ｓｉ−ｒｉｃｈ  ｎｉｔｒｉｄｅ）又はナノクリスタルシリコン（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｓｉ）の中で少なくとも１つを含む。トンネル絶縁膜は電荷格納膜より大きいバンドギャップを有する物質の中での１つである。一例として、トンネル絶縁膜はシリコン酸化膜である。ブロッキング絶縁膜はシリコン酸化膜を含む第１ブロッキング絶縁膜、及びアルミニウム酸化膜又はハフニウム酸化膜のような高誘電膜を含む第２ブロッキング絶縁膜の中で少なくとも１つを含む。上部半導体パターンＵＳＰは中が空いたパイプ形状（ｐｉｐｅ−ｓｈａｐｅｄ）又はマカロニ形状（ｍａｃａｒｏｎｉ−ｓｈａｐｅｄ）に形成される。上部半導体パターンＵＳＰの下端は閉じた状態（ｃｌｏｓｅｄ  ｓｔａｔｅ）である。上部半導体パターンＵＳＰの内部は充填絶縁膜１３５で満たされる。上部半導体パターンＵＳＰの底面は下部半導体パターンＬＳＰの上面より低いレベルに位置する。即ち、上部半導体パターンＵＳＰは下部半導体パターンＬＳＰに挿入された構造を有する。
【００６０】
垂直柱ＶＰの上端に導電パッドＤが形成される。導電パッドＤは垂直柱ＶＰの上部領域をリセスした後、リセスされた領域内に導電物質を満たして形成される。また、導電パッドＤはその下に位置する垂直柱ＶＰと異なる導電型の不純物（例えば、ｎ型不純物）でドーピングされる。したがって、導電パッドＤはその下部領域とダイオードを構成する。
【００６１】
図１３、図１４、及び図１９を参照すれば、犠牲膜ＳＣを除去して絶縁膜ＩＬＤの間にゲート領域ＧＲが形成される（Ｓ１６０）。ゲート領域ＧＲは絶縁膜ＩＬＤ及び垂直柱ＶＰに対してエッチング選択性を有するエッチングレシピーを使用して犠牲膜ＳＣを等方的にエッチングして形成される。犠牲膜ＳＣは等方性エッチング工程によって完全に除去される。例えば、犠牲膜ＳＣがシリコン窒化膜であり、絶縁膜ＩＬＤがシリコン酸化膜である場合、エッチング段階は燐酸を含むエッチング液を使用して等方性エッチング工程が遂行される。図示しないが、ゲート領域ＧＲを形成する前に、薄膜構造体１１５を貫通して基板１００を露出する分離トレンチ（図示せず）が形成され、ゲート領域ＧＲは分離トレンチ（図示せず）によって露出された犠牲膜ＳＣが選択的に除去されて形成される。
【００６２】
図１３、図１４、及び図２０を参照すれば、ゲート領域ＧＲにゲート電極ＥＬが形成される（Ｓ１７０）。例えば、ゲート電極ＥＬは分離トレンチ（図示せず）を通じてゲート領域ＧＲ内に導電膜を形成した後、分離トレンチ（図示せず）内に形成された導電膜の一部を除去して形成される。導電膜はドーピングされたポリシリコン、金属物質（例えば、タングステン）及び導電性金属窒化膜（例えば、チタニウム窒化物、タンタル窒化物又はタングステン窒化物）の中の少なくとも１つで形成される。導電膜は原子層成長法によって形成される。一実施形態によれば、導電膜を形成する前に、ゲート領域ＧＲの内壁をコンフォーマルに覆う水平絶縁層ＨＬが形成される。例えば、水平絶縁層ＨＬはアルミニウム酸化膜及び／又はハフニウム酸化膜のような高誘電膜で形成される。
【００６３】
ゲート領域ＧＲ内にゲート電極ＥＬが形成されることによって、基板１００上に交互に繰り返しに積層されたゲート電極ＥＬ及び絶縁膜ＩＬＤを含む積層構造体１２０が形成される。
【００６４】
図１４及び図２１を参照すれば、連結領域ＣＮＲ上に、埋め込み絶縁膜１３０を貫通してゲート電極ＥＬの末端部に連結されるワードラインプラグＷＰＬＧが形成される。ワードラインプラグＷＰＬＧは互いに異なる高さに形成されたゲート電極ＥＬの各々に接続される。即ち、積層構造体１２０は連結領域ＣＮＲで階段構造を有するので、ワードラインプラグＷＰＬＧは互いに異なる高さに位置するゲート電極ＥＬの各々の終端部分に接続される。
【００６５】
埋め込み絶縁膜１３０上に層間絶縁膜１４０を形成した後、セルアレイ領域ＣＡＲの垂直柱ＶＰと接続されるビットラインプラグＢＰＬＧが形成される。また、連結領域ＣＮＲにワードラインプラグＷＰＬＧと接続されるワードラインコンタクトＷＣＴが形成される。続いて、層間絶縁膜１４０上にビットラインＢＬと連結ラインＣＬが形成される。ビットラインＢＬはビットラインプラグＢＰＬＧに接続され、連結ラインＣＬはワードラインコンタクトＷＣＴに接続される。例えば、ビットラインＢＬ及び連結ラインＣＬは層間絶縁膜１４０上に導電膜を堆積し、これをパターニングして形成される。
【００６６】
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明はその技術的思想や必須的な特徴を変形せずに、他の具体的な形態に実施されることもあり得る。
【符号の説明】
【００６７】
１０    基板検査装置
２００  支持部
２１０  ステージ
２２０  ステージ移動部
３００  光学装置
３１０  光源部
３１１  光源
３１２  第１反射ミラー
３１３  分光フィルター
３１４  偏光フィルター
３１５  ＮＤフィルター
３１６  第１照明レンズ
３２０  光学系
３２１  第１ビームスプリッター
３２２  対物レンズ
３２３  第２ビームスプリッター
３３０  検出部
３３１  倍率変更装置
３３２  第２反射ミラー
３３３  リレーレンズ
３３４  第３ビームスプリッター
３３５  第１検出器
３３６  第２検出器
４００  フォーカス調整部
５００  イメージ処理システム
５１０  コントローラ
５２０  メモリ装置
５３０  入出力ユニット
５４０  インターフェイスユニット
【図１】
2019028067.tif 000003
【図２】
2019028067.tif 000004
【図３】
2019028067.tif 000005
【図４Ａ】
2019028067.tif 000006
【図４Ｂ】
2019028067.tif 000007
【図５】
2019028067.tif 000008
【図６】
2019028067.tif 000009
【図７】
2019028067.tif 000010
【図８】
2019028067.tif 000011
【図９】
2019028067.tif 000012
【図１０】
2019028067.tif 000013
【図１１】
2019028067.tif 000014
【図１２】
2019028067.tif 000015
【図１３】
2019028067.tif 000016
【図１４】
2019028067.tif 000017
【図１５】
2019028067.tif 000018
【図１６】
2019028067.tif 000019
【図１７】
2019028067.tif 000020
【図１８】
2019028067.tif 000021
【図１９】
2019028067.tif 000022
【図２０】
2019028067.tif 000023
【図２１】
2019028067.tif 000024