(57)【要約】【課題】ピエゾ素子からの電力取り出しの効率を高くし、且つ昇圧回路を制御する制御回路での消費電力を小さくする。【解決手段】機械的振動を与えることにより交流電圧を発生するピエゾ素子１と、ピエゾ素子１で発生した交流電圧を整流平滑する整流平滑回路２と、整流平滑回路２から出力する電圧を入力電圧として昇圧する昇圧チョッパ回路３と、昇圧チョッパ回路３から出力する電圧を入力して負荷に印加する出力電圧が目的電圧になるように制御する降圧チョッパ回路４と、昇圧回路３をピエゾ素子１から最大電力を取り出すよう制御する第１制御回路１０とを備える。第１制御回路１０は、ピエゾ素子１の出力インピーダンスＺｐに対応したインピーダンスＲmaxで昇圧チョッパ回路３の入力電圧を除算することで基準電流ｉref を生成し、昇圧チョッパ回路３の入力電流ｉＬが基準電流ｉref と一致するように昇圧チョッパ回路３の昇圧動作を制御する。【選択図】図２
2019028578.tif 000002
【特許請求の範囲】
【請求項１】
機械的振動を与えることにより交流電圧を発生するピエゾ素子と、該ピエゾ素子で発生した交流電圧を整流平滑する整流平滑回路と、該整流平滑回路から出力する電圧を入力電圧として昇圧する昇圧回路と、該昇圧回路から出力する電圧を入力して負荷に印加する出力電圧が目的電圧になるように制御する定電圧出力回路と、前記昇圧回路を前記ピエゾ素子から最大電力を取り出すよう制御する制御回路とを備え、
前記制御回路は、前記ピエゾ素子の出力インピーダンスに対応したインピーダンスで前記昇圧回路の前記入力電圧を除算することで基準電流を生成し、前記昇圧回路の入力電流が前記基準電流と一致するように前記昇圧回路の昇圧動作を制御することを特徴とするＡＣ／ＤＣコンバータ回路。
【請求項２】
請求項１に記載のＡＣ／ＤＣコンバータ回路において、
前記昇圧回路はＰＷＭ制御されるスイッチングトランジスタを備えた昇圧チョッパ回路で構成され、前記制御回路は前記基準電流と前記入力電流の差分に応じた電圧と鋸歯状波電圧とを比較することにより前記スイッチングトランジスタを制御するＰＷＭ信号を生成することを特徴とするＡＣ／ＤＣコンバータ回路。
【請求項３】
請求項２に記載のＡＣ／ＤＣコンバータ回路において、
前記制御回路は、前記インピーダンスで前記昇圧回路の前記入力電圧を除算して前記基準電流を生成する除算回路と、前記基準電流から前記入力電流を減算する減算器と、該減算器の出力信号に応じて出力電圧を生成する比例制御器と、鋸歯状波発生回路と、前記比例制御器の前記出力電圧と前記鋸歯状波発生回路の出力電圧を比較して前記ＰＷＭ信号を生成するオペアンプとを備えることを特徴とするＡＣ／ＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はピエゾ素子で発生された交流電力を高い効率で直流電力に変換するＡＣ／ＤＣコンバータ回路に関する。
【背景技術】
【０００２】
機械的振動を与えることにより交流電圧を発生するピエゾ素子は、発電量が少ないことから最大限に電力を取り出すこと及び取り出す回路の消費電力を下げることが求められている。このピエゾ素子から電力を取り出す手法として、定電圧出力法や山登り法が採用されている。
【０００３】
定電圧出力法は、ピエゾ素子で発生した交流電圧を整流平滑回路で整流平滑した後に、定電圧出力回路に入力して一定の直流電圧に調整して出力する手法である。ピエゾ素子から最大の電力を取り出すには、負荷側の入力インピーダンスがピエゾ素子の出力インピーダンスとマッチングする必要があるが、この定電圧出力法では、定電圧出力回路の入力インピーダンスがその定電圧出力回路の負荷インピーダンスによって決まるので、定電圧出力回路の入力インピーダンスをピエゾ素子の出力インピーダンスとマッチングさせることができず、ピエゾ素子の発電電力を最大化することは困難であった。
【０００４】
山登り法は、ピエゾ素子側の整流平滑回路と定電圧出力回路との間に昇圧回路を挿入して、その昇圧回路の入力側の電力が最大電力となるように、昇圧回路を制御する際に、異なる制御状態の２つの電力を検出してより電力の大きい側を選択し、これを繰り返すものである。
【０００５】
図４にこの山登り法を適用したＡＣ／ＤＣコンバータ回路を示す。１はピエゾ素子であり、等価キャパシタＣｐ、等価抵抗Ｒｐを備え、外部から機械的振動が加わることにより、交流電圧Ｖｐを発生し交流電圧Ｖrectとして出力する。２は整流平滑回路であり、ブリッジ接続のダイオードＤ３〜Ｄ６と平滑用のキャパシタＣrectからなり、ピエゾ素子１から出力する交流電圧Ｖrectを整流平滑して、キャパシタＣrectに整流された電圧Ｖ１inを蓄積する。３は最大電力を取り出すよう制御される昇圧回路としての昇圧チョッパ回路であり、インダクタＬ１、ＮＭＯＳのスイッチングトランジスタＭ１、整流用ダイオードＤ１、及び平滑用キャパシタＣ１を備え、トランジスタＭ１が山登り法によりＰＷＭ制御され、入力した電圧Ｖ１inを電圧Ｖ２inに昇圧して出力する。４は負荷ＲＬに定電圧を供給するための定電圧出力回路としての降圧チョッパ回路であり、ＮＭＯＳスイッチングトランジスタＭ２、整流用ダイオードＤ２、インダクタＬ２、及び出力用キャパシタＣ２を備える。
【０００６】
３０は第１制御回路であり、昇圧チョッパ回路３の入力電流ｉＬを電流センサＣＳで検出して取り込み、また入力電圧Ｖ１inも取り込んで、山登り法によりトランジスタＭ１をＰＷＭ制御する電圧Ｖpwm１を生成する。２０は第２制御回路であり、降圧チョッパ回路４の出力電圧Ｖoutを取り込み、出力電圧Ｖoutが目的電圧となるようトランジスタＭ２をＰＷＭ制御する電圧Ｖpwm２を生成する。
【０００７】
図５に第１制御回路３０の機能ブロック図を示す。３１は入力電力演算部であり、昇圧チョッパ回路３の入力電流ｉＬと入力電圧Ｖ１inのサンプリング値を取り込み、それを乗算することで入力電力Ｐinを演算する。３２，３３は脈流成分を除去するローパスフィルタである。３４はＭＰＰＴ（Maximum Power Point Tracking：最大電力点追従）制御を行う山登り法処理部であり、入力電力演算部３１で得られた前回サンプリングの電力値Ｐin１と今回サンプリングで得られた電力値Ｐin２のうちのより大きい電力値を選択することを繰り返して最大電力値を示す基準電流ｉrefを演算する処理を行う。３５は減算器であり、基準電流ｉrefから入力電流ｉＬを減算する。３６は比例制御器であり、減算器３５の出力値を入力して比例制御の演算結果である出力電圧Ｖａを生成する。３７は鋸歯状波電圧Ｖｂを発生する鋸歯状波発生回路である。３８はオペアンプであり、比例制御器３６の出力電圧Ｖａから鋸歯状波発生回路３７で発生された鋸歯状波電圧Ｖｂを減算して、トランジスタＭ１のゲートをＰＷＭ制御する電圧Ｖpwm１を出力する。
【０００８】
図６に山登り法処理部３４の処理内容を示す。この処理はコンピュータで行われる。この山登り法処理部３４では、前回に得られている基準電流値ｉｒｅｆにおけるサンプリングした電力値Ｐin１を取り込み（ステップＳ１）、前回に得られている基準電流値ｉrefに対してΔｉだけ電流を加算して新たな電流値ｉrefを求める（ステップＳ２）。この基準電流値ｉrefから入力電流ｉＬを減算器３５で減算した結果によってオペアンプ３８で電圧Ｖpwm１が生成され、スイッチングトランジスタＭ１がＰＷＭ制御される。次に、その制御後の今回サンプリングで得られた電力値Ｐin２を取り込み（ステップＳ３）、前回サンプリングで得られた入力電力値Ｐin１と今回サンプリングで得られた入力電力値Ｐin２を比較する（ステップＳ４）。そして、Ｐin１＞Ｐin２のときは、「ｉref−ｉdm 」を演算したものを新たな基準電流ｉrefとして減算器３５に出力し（ステップＳ５）、Ｐin１＜Ｐin２のときは、「ｉref＋ｉdp 」を演算したものを新たな基準電流ｉrefとして減算器３５に出力して（ステップＳ６）、トランジスタＭ１のＰＷＭ制御を行う。そして、次回のサンプリングにより電力値Ｐin１を取り込み、以下同様な処理を行う。Δｉ、ｉdm、ｉdpは適宜設定される。
【０００９】
このような処理の繰り返しによって、入力電流ｉＬを山登り法処理部３４から出力する基準電流ｉrefに一致させるフィードバック制御が行われる。最終的に得られた基準電流ｉrefは電力値Ｐin１が最大値であることを示す電流となる。図７に比例制御器３６の出力電圧Ｖａの変化に対する電圧Ｖpwm１のデューティ比の変化を示した。ＭＰＰＴ制御については、例えば特許文献１に記載がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開２００８／０２９７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところが、上記した図４のＡＣ／ＤＣコンバータ回路では、ピエゾ素子１と昇圧チョッパ回路３とのインピーダンスマッチングが不十分な場合に、電力取り出しの効率が不十分となる。また、例えインピーダンスマッチングがとれた場合であっても、トランジスタＭ１のＰＷＭ制御する電圧Ｖpwm１を生成するための制御回路３０の消費電力が大きくなり、電力取り出し効率が低下する。
【００１２】
本発明の目的は、ピエゾ素子からの電力取り出しの効率を高くし、且つ昇圧回路を制御する制御回路での消費電力を小さくしたＡＣ／ＤＣコンバータ回路を提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１にかかる発明は、機械的振動を与えることにより交流電圧を発生するピエゾ素子と、該ピエゾ素子で発生した交流電圧を整流平滑する整流平滑回路と、該整流平滑回路から出力する電圧を入力電圧として昇圧する昇圧回路と、該昇圧回路から出力する電圧を入力して負荷に印加する出力電圧が目的電圧になるように制御する定電圧出力回路と、前記昇圧回路を前記ピエゾ素子から最大電力を取り出すよう制御する制御回路とを備え、前記制御回路は、前記ピエゾ素子の出力インピーダンスに対応したインピーダンスで前記昇圧回路の前記入力電圧を除算することで基準電流を生成し、前記昇圧回路の入力電流が前記基準電流と一致するように前記昇圧回路の昇圧動作を制御することを特徴とする。
請求項２にかかる発明は、請求項１に記載のＡＣ／ＤＣコンバータ回路において、前記昇圧回路はＰＷＭ制御されるスイッチングトランジスタを備えた昇圧チョッパ回路で構成され、前記制御回路は前記基準電流と前記入力電流の差分に応じた電圧と鋸歯状波電圧とを比較することにより前記スイッチングトランジスタを制御するＰＷＭ信号を生成することを特徴とする。
請求項３にかかる発明は、請求項２に記載のＡＣ／ＤＣコンバータ回路において、前記制御回路は、前記インピーダンスで前記昇圧回路の前記入力電圧を除算して前記基準電流を生成する除算回路と、前記基準電流から前記入力電流を減算する減算器と、該減算器の出力信号に応じて出力電圧を生成する比例制御器と、鋸歯状波発生回路と、前記比例制御器の前記出力電圧と前記鋸歯状波発生回路の出力電圧を比較して前記ＰＷＭ信号を生成するオペアンプとを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ピエゾ素子の出力インピーダンスに対応したインピーダンスで昇圧回路の入力電圧を除算することで基準電流を生成し、昇圧回路の入力電流が基準電流と一致するように昇圧回路の昇圧動作を制御するので、ピエゾ素子の出力インピーダンスに昇圧回路の入力インピーダンスをマッチングさせることができるため、ピエゾ素子から最大電力を取り出すことができる。また、基準電流はピエゾ素子の出力インピーダンスに対応したインピーダンスで昇圧回路の入力電圧を除算して得るので、制御回路の構成が簡素化され制御回路での消費電力も小さくなる利点がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の１つの実施例のＡＣ／ＤＣコンバータ回路の回路図である。
【図２】図１のＡＣ／ＤＣコンバータ回路の第１制御回路の機能ブロック図である。
【図３】昇圧回路の入力電圧と入力電流と入力インピーダンスの関係を示す波形図である。
【図４】一般的なＡＣ／ＤＣコンバータの回路図である。
【図５】図４のＡＣ／ＤＣコンバータ回路の第１制御回路の機能ブロック図である。
【図６】図５の山登り法処理部の処理のフローチャートである。
【図７】ＰＷＭ信号生成の波形図である。
【発明を実施するための形態】
【００１６】
図１に本発明の１つの実施例のＡＣ／ＤＣコンバータ回路を示す。本実施例のＡＣ／ＤＣコンバータ回路は、昇圧チョッパ回路３のスイッチングトランジスタＭ１を制御する第１制御回路１０を除く回路は、図４で説明したＡＣ／ＤＣコンバータ回路と同じであるので、ここでは、第１制御回路１０について説明する。図２にその第１制御回路１０を示す。この第１制御回路１０は、昇圧チョッパ回路３の入力電流ｉＬを電流センサＣＳで検出して取り込み、また昇圧チョッパ回路３の入力電圧Ｖ１inも取り込んで、スイッチングトランジスタＭ１をＰＷＭ制御する電圧Ｖpwm１を生成する。なお、本実施例では、請求項の昇圧回路を昇圧チョッパ回路３で実現し、請求項の定電圧出力回路を降圧チョッパ回路４で実現し、請求項の制御回路を第１制御回路１０で実現している。
【００１７】
図２において、１１は基準電流ｉrefを生成するための除算回路であり、入力電圧Ｖ１inを取り込んで、Ｖ１in／Ｒmaxの除算を行う。Ｒmaxはインピーダンスであり、ピエゾ素子１の出力インピーダンスをＺｐとすると、Ｒmax＝Ｚｐに設定される。ここで、ピエゾ素子１の出力インピーダンスＺｐはキャパシタＣｐと抵抗Ｒｐの並列回路のインピーダンスであり、予め計算することができる。１２、１３は脈流成分を除去するローパスフィルタである。１４は減算器であり、ローパスフィルタ１２から出力する基準電流ｉrefからローパスフィルタ１３から出力する入力電流ｉＬを減算する。１５は比例制御器であり、減算器１４の出力値を入力して比例制御の演算結果である出力電圧Ｖａを生成する。１６は鋸歯状波電圧Ｖｂを発生する鋸歯状波発生回路である。１７はオペアンプであり、比例制御器１７の出力電圧Ｖａから鋸歯状波発生回路１６で発生された鋸歯状波電圧Ｖｂを減算して、電圧Ｖpwm１を出力する。
【００１８】
減算器１４において、ローパスフィルタ１２から出力する基準電流ｉrefから入力電流ｉＬを減算し、その減算結果を比例制御した電圧Ｖａをオペアンプ１７に入力することで、オペアンプ１７の出力電圧Ｖpwm１のデューティ比が決定され、トランジスタＭ１がＰＷＭ駆動される。このとき、入力電流ｉＬが大きく、ｉＬ＞ｉrefの場合は、電圧Ｖpwm１のデューティ比が小さくなって、入力電流ｉＬが減少するような制御が行われる（図７（ａ））。逆に、入力電流ｉＬが小さく、ｉＬ＜ｉrefの場合は、電圧Ｖpwm１のデューティ比が大きくなって、入力電流ｉＬが増大するような制御が行われる（図７（ｂ））。そして、ｉＬ＝ｉrefになったとき、その昇圧チョッパ回路３の入力インピーダンスがＲmaxに制御されることになり、ピエゾ素子１から昇圧チョッパ３に向けて取り出される電力が最大値を示すことになる。
【００１９】
このときの入力電流ｉＬは、ｉＬ＝Ｖ１in／Ｒmax となる。つまり、入力電流がこの値ｉＬになるように制御が行われることで、ピエゾ素子１から最大電力が取り出される。図３にこの場合の入力電圧Ｖ１in、入力電流ｉＬ、インピーダンスＲmaxの関係を示した。最大電力取り出し時は、入力電流ｉＬは入力電圧Ｖ１inと同相で、且つその大きさの比率が、ｉＬ：Ｖ１in ＝１：Ｒmax となる。
【００２０】
以上のように、本実施例によれば、インピーダンスＲmaxをピエゾ素子１の特性から求めて基準電流ｉrefを演算し、ｉＬ＝ｉrefになるようスイッチングトランジスタＭ１をＰＷＭ制御するので、昇圧チョッパ回路３の入力インピーダンス（Ｖ１in／ｉＬ）がＲmaxになるように制御される。このため、昇圧チョッパ回路３の入力インピーダンスをピエゾ素子１の出力インピーダンスにマッチングさせることができ、ピエゾ素子１から最大電力を取り出すことができる。また、そのための制御回路１０の構成が簡素化され制御回路１０での消費電力も小さくなる。
【符号の説明】
【００２１】
１：ピエゾ素子、２：整流平滑回路、３：昇圧チョッパ回路（昇圧回路）、４：降圧チョッパ回路（定電圧出力回路）
１０：第１制御回路、１１：除算回路、１２，１３：ローパスフィルタ、１４：減算器、１５：比例制御器、１６：鋸歯状波発生回路、１７：オペアンプ、ＣＳ：電流センサ
２０：第２制御回路
３０：第１制御回路、３１：入力電力演算部、３２，３３：ローパスフィルタ、３４：山登り法処理部、３５：減算器、３６：比例制御器、３７：鋸歯状波発生回路、３８：オペアンプ
【図１】
2019028578.tif 000003
【図２】
2019028578.tif 000004
【図３】
2019028578.tif 000005
【図４】
2019028578.tif 000006
【図５】
2019028578.tif 000007
【図６】
2019028578.tif 000008
【図７】
2019028578.tif 000009