(57)【要約】【課題】モータ制御をベクトル制御方式に対応させることができるモータ制御装置を提供する。【解決手段】モータ制御装置は、２つの相巻線を有する複数のモータを駆動する駆動回路のグラウンド側の電流値を検出するＡ／Ｄ変換器、Ａ／Ｄ変換器が検出した電流値に基づいてモータの相巻線に発生する誘起電圧をそれぞれ推定する。推定された誘起電圧に基づいて電気角を検出し、検出した電気角と前記駆動回路に入力されるマイクロステップパルスとに基づいてベクトル制御を行う。モータ制御装置は、駆動回路のスイッチング素子を制御するためのＰＷＭ信号を生成し、Ａ／Ｄ変換器による検出結果を予め測定されたＡ／Ｄ変換器のバラツキ成分に基づいて補正を行いベクトル制御を実行する。【選択図】図２
2019097255.tif 000002
【特許請求の範囲】
【請求項１】
２つの相巻線を有する複数のモータを駆動する駆動回路と、
前記駆動回路のグラウンド側の電流値を検出するＡ／Ｄ変換器と、
前記検出した電流値に基づいて、前記モータの相巻線に発生する誘起電圧をそれぞれ推定する推定手段と、
前記推定された誘起電圧に基づいて電気角を検出し、検出した電気角と前記駆動回路に入力されるマイクロステップパルスとに基づいてベクトル制御を行う制御手段と、
前記駆動回路のスイッチング素子を制御するためのＰＷＭ信号を生成する生成手段と、
前記Ａ／Ｄ変換器による検出結果の特性値を記憶する記憶手段と、を有し、
前記制御手段は、前記Ａ／Ｄ変換器による検出結果を前記記憶手段に記憶した特性値に基づいて補正を行い前記ベクトル制御を実行することを特徴とする、
モータ制御装置。
【請求項２】
前記Ａ／Ｄ変換器は、第１Ａ／Ｄ変換器と第２Ａ／Ｄ変換器を有し、
前記第１Ａ／Ｄ変換器は前記複数のモータの第１相の駆動電流を検出し、
前記第２Ａ／Ｄ変換器は前記複数のモータの第２相の駆動電流を検出することを特徴とする、
請求項１記載のモータ制御装置。
【請求項３】
前記駆動回路は、前記モータを駆動するフルブリッジ回路として構成されることを特徴とする、
請求項１又は２に記載のモータ制御装置。
【請求項４】
前記モータは、ステッピングモータであることを特徴とする、
請求項１、２又は３に記載のモータ制御装置。
【請求項５】
前記Ａ／Ｄ変換器は、前記モータの複数の相の電流検出を時分割で行うアナログデジタル変換式の電流検出器であることを特徴とする、
請求項１乃至４いずれか一項に記載のモータ制御装置。
【請求項６】
前記複数のモータそれぞれは、画像形成装置が有する給紙手段として機能し、
前記制御手段は、前記モータに入力されるフルステップパルスの間隔を測定した結果に応じて、前記ベクトル制御を行うベクトル演算モード、又は、前記誘起電圧の推定を行わずにＰＷＭ信号の出力を一定とするオープン演算モードのいずれか一方のモードで前記モータ制御を行うことを特徴とする、
請求項１乃至５いずれか一項に記載のモータ制御装置。
【請求項７】
請求項１乃至７いずれか一項に記載のモータ制御装置を有することを特徴とする、
シート搬送装置。
【請求項８】
請求項１乃至７いずれか一項に記載のモータ制御装置を有することを特徴とする、
画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御装置、シート搬送装置及び画像形成装置における複数のモータの駆動の制御に関する。
【背景技術】
【０００２】
複写機・プリンタ等の電子写真方式の画像形成装置では、複写画像を記録するための記録材（例えば、用紙）を搬送する駆動源としてステッピングモータが用いられる。
ステッピングモータでは、モータに与えるパルス周期が制御されることで速度制御が行われる。また、ステッピングモータでは、モータに与えるパルス数が制御されることで位置制御も行われる。
【０００３】
一方、ステッピングモータは、モータにかかる負荷トルクが、モータが出力可能なトルク範囲をオーバーした場合、入力パルスと同期せずに制御不能の脱調状態に陥ることがある。
例えば、脱調を回避するためには、装置で必要となる負荷トルクに対して、各種バラツキによる負荷側のトルク変化に対応可能なトルクが出力できるように、モータに供給する電流に所定マージンを設けることが必要になる。その結果、必要以上に電力を消費してしまったり余剰トルクに起因して振動・騒音が引き起こったりしてしまう。
【０００４】
この問題を解決するひとつの方法として、ベクトル制御（あるいはＦＯＣ：Field Oriented Control）と呼ばれる方法が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２８４３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したベクトル制御は、回転子の磁束方向成分をｄ軸、ｄ軸に直交する方向をｑ軸と定義した回転座標系において、最大のトルクを発生するように電流の位相と振幅を制御する方法である。なお、回転座標系においては、モータの回転子に与えるトルクに寄与する電流成分がｑ軸電流、モータの巻線を貫く磁束の強度に影響する電流成分がｄ軸電流となる。
【０００７】
また、ステッピングモータのように回転子に永久磁石を用いるものは、界磁が永久磁石で作られるためｄ軸電流は必要なくなり、ｑ軸電流の制御のみでモータのトルク制御が可能となる。結果として、静止座標系におけるモータの駆動電流の波形は、理想的な正弦波状の波形となり、最も電力効率の良い制御が可能となるだけでなく、余剰トルクによる振動・騒音が抑制される。
【０００８】
また、ベクトル制御で必要となる、ロータの回転速度及び位置を検出する方法としては、ロータリーエンコーダを用いた方法が一般的である。ところが、従来のステッピングモータ制御では不要であるロータリーエンコーダを新たに追加することで、コストアップ、配置スペースの拡大が必要になる。
これらの問題の解決には、例えばモータの駆動電流を検出し、電圧方程式に基づいて推定されたＡ相とＢ相における誘起電圧比の逆正接をとることでロータ位置を推定する方法がある。なお、ロータ回転速度は、推定した位置結果を時間微分することにより求めることができる。
【０００９】
ここで、ステッピングモータの駆動ドライバにＦＥＴ（Field Effect Transistor）のフルブリッジ回路を用いて、当該ＦＥＴをＰＷＭ（Pulse Width Modulation）信号により励磁制御することによりモータに駆動電流を流すものとする。このような場合、駆動電流を検出する方法としては、ブリッジ回路のグラウンド側にシャント抵抗を配置し、抵抗に掛かる電圧をオペアンプで増幅してＡ／Ｄ変換器を用いて検出する構成が一般的である。
【００１０】
また、電気角で正弦波となるようなトルク制御を効果的に行うためには各モータの電気角を少なくとも８分割程度の複数段階のマイクロステップでフィードバック制御することが望ましい。
また、モータに位置指令を与えるフルステップパルス発生手段は、メインホストＣＰＵおよびタイマー回路とＣＰＵ割込とをリアルタイムに動作するシステムとして構成される。また、フルステップパルス発生手段は、機内の紙搬送機構や用紙や機器の状態を検知する複数のセンサ情報を加味して画像形成動作をするように構成されている。
【００１１】
しかしながら、ベクトル制御方式を導入する以前に完成された既存の画像形成装置をベクトル制御方式へ対応するように変更することは容易でない。
例えば、誘起電圧による電気角検知を用いる場合では、ＡＤコンバータは電流電圧の１［％］以上の高分解能な高精度のアナログ回路を複数実装することが必要であり、複数モータの部品バラツキや、ＡＤ変換のリニアリティ特性も十分な精度が必要になる。
そのため、複数のモータ駆動回路の電流検知回路に高精度部品が複数必要になり、初期部品コストや、ユニットが故障した場合の交換コストがかさんでしまう、という課題があった。
【００１２】
本発明は、モータの制御方式をベクトル制御方式に対応させることができるモータ制御装置を提供することを、主たる目的とする。また、このモータ制御装置を有する画像形成装置を提供する。
【課題を解決するための手段】
【００１３】
本発明のモータ制御装置は、２つの相巻線を有する複数のモータを駆動する駆動回路と、前記駆動回路のグラウンド側の電流値を検出するＡ／Ｄ変換器と、前記検出した電流値に基づいて、前記モータの相巻線に発生する誘起電圧をそれぞれ推定する推定手段と、前記推定された誘起電圧に基づいて電気角を検出し、検出した電気角と前記駆動回路に入力されるマイクロステップパルスとに基づいてベクトル制御を行う制御手段と、前記駆動回路のスイッチング素子を制御するためのＰＷＭ信号を生成する生成手段と、前記Ａ／Ｄ変換器による検出結果の特性値を記憶する記憶手段と、を有し、前記制御手段は、前記Ａ／Ｄ変換器による検出結果を前記記憶手段に記憶した特性値に基づいて補正を行い前記ベクトル制御を実行することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、モータの制御方式をベクトル制御方式に対応させることができるモータ制御装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係る画像形成システムの構成の一例を示す図。
【図２】画像形成装置が有するシステムコントローラの機能構成の一例を説明するためのブロック図。
【図３】（ａ）、（ｂ）は、システムコントローラが有する割込コントローラの機能構成を説明するための図。
【図４】ステッピングモータの構成の一例を示す模式図。
【図５】（ａ）、（ｂ）は、タイマー割込に係るタイミングチャートの一例を示す図。
【図６】一般的な８分割マイクロステップ周期を含む各種信号の周期関係の一例を示すタイミングチャート。
【図７】図５（ｂ）に示すタイミングチャートの開始部分と終了部分の拡大図である。
【図８】Ａ相のＰＷＭ信号の一例を示すタイミングチャート。
【図９】タイマーの割込によるＡ／Ｄ変換器の順次検知タイミングの一例を示すタイミングチャート。
【図１０】割込コントローラＩＲＱＣ１８０のタイマー割込制御の一例を示すフローチャート。
【図１１】図１０に示すＡＤコンバート値の取得およびＰＷＭデータの演算処理の一例を示すフローチャート。
【図１２】ＰＷＭ機能部のフルブリッジ回路の一例を説明するための図。
【図１３】（ａ）、（ｂ）は、ＰＷＭ信号に応じてモータ巻線に流れる駆動電流の向きを説明するための図。
【図１４】三角波比較方式の概念図。
【図１５】位相が１回転した場合の複数のＰＷＭパルスとＰＷＭ発生区間の一例を示すタイミングチャート。
【図１６】各モータの電流検出回路と各Ａ／Ｄ変換器それぞれの接続構成の一例を示す詳細図。
【図１７】（ａ）〜（ｃ）は、モータの各相の電流値（ＡＤデータ）とシャント抵抗の検出値との関係の一例を説明するためのグラフ。
【発明を実施するための形態】
【００１６】
以下、本発明を適用したモータ制御装置を有する画像形成装置を例に挙げて説明する。
なお、本実施形態では画像形成装置の一例である電子写真方式のレーザビームプリンタに本発明を適用した場合を例に挙げて説明する。また、その他の画像形成装置、例えばインクジェットプリンタ、昇華型プリンタなどについても本発明を適用することができる。また、シートを搬送するシート搬送装置に本発明を適用することができる。
【００１７】
［実施形態例］
図１は、本実施形態に係る画像形成システムの構成の一例を示す図である。
図１に示す画像形成システム１０は、原稿給送装置（ＡＤＦ：Auto Document Feeder）２０１、読取装置２０２、画像形成装置３０１を含んで構成される。
【００１８】
原稿給送装置２０１の原稿載置部２０３に置かれた原稿は、給紙ローラ２０４によって１枚ずつ給紙され、搬送ガイド２０６を経由して読取装置２０２の原稿ガラス台２１４に搬送される。更に、原稿は、搬送ベルト２０８によって一定速度で搬送され、排紙ローラ２０５によって機外に排紙される。
読取装置２０２の読取位置で照明系２０９によって照射された原稿画像からの反射光は、反射ミラー２１０、２１１、２１２からなる光学系によって画像読取部１０１で画像信号に変換される。画像読取部１０１は、レンズ、光電変換素子であるＣＣＤ（Charge Coupled Device）、ＣＣＤの駆動回路等によって構成される。
【００１９】
画像形成装置３０１は、原稿の読み取りモードとして、例えば第１読取モードと第２読取モードとを有する。第１読取モードでは、照明系２０９及び光学系を停止した状態で原稿を一定速度で搬送しつつ原稿画像を読み取る。
また、第２読取モードでは、照明系２０９及び光学系を一定速度で移動させながら、原稿ガラス台２１４上に載置された原稿を読み取る。なお、通常はシート状の原稿は第１読取モードで読み取りを行い、綴じられた原稿は第２読取モードで原稿の読み取りを行う。
【００２０】
画像読取部１０１で変換された画像信号（読取データ）は、ページ単位で画像形成装置３０１により記録材（例えば、用紙）上に形成される。
画像信号は、半導体レーザー（図示せず）等によってレーザ光の信号に変調される。変調されたレーザ光は、ポリゴンミラーを含む光走査装置３１１、ミラー３１２，３１３を経由して、帯電器３１０によって表面が一様に帯電された感光ドラム３０９上に露光され、感光ドラム３０９の外周面に静電潜像が形成される。
静電潜像は、現像器３１４のトナーによって現像され、転写帯電器３１５によってトナー像が記録材に転写される。
【００２１】
記録材は、紙カセット３０２及び３０４に収納されている。本実施形態においては、例えば、紙カセット３０２にはＡ４の普通紙が、紙カセット３０４にはＡ４の厚紙が収納される。
紙カセット３０２の記録材は、給紙ローラ３０３、搬送ローラ３０６によってレジストレーションローラ３０８まで搬送される。
【００２２】
一方、紙カセット３０４の記録材は、給紙ローラ３０５、搬送ローラ３０６、３０７によってレジストレーションローラ３０８まで搬送される。
レジストレーションローラ３０８は、記録材にトナー像が転写される転写タイミングに合わせて、記録材を記録材にトナー像が転写される位置（転写位置）に搬送する。
トナー像が転写された記録材は、搬送ベルト３１７で定着器３１８に搬送され、定着器３１８による加熱、加圧により記録材上にトナー像が定着される。
【００２３】
例えば、画像形成装置３０１のモードが片面印刷モードである場合、定着器３１８からの記録材は、定着排紙ローラ３１９及び排紙ローラ３２４によって機外に排紙される。また、画像形成装置３０１のモードが両面印刷モードである場合、記録材は、定着排紙ローラ３１９から搬送ローラ３２０を経由して反転ローラ３２１によって反転パス３２５へ搬送される。
更に、記録材の後端が両面パス３２６との合流ポイントを通過した直後に反転ローラ３２１の回転が反転することで、記録材は反転し両面パス３２６へと搬送される。
【００２４】
両面パスに搬送された記録材は、搬送ローラ３２２、３２３によって搬送され、再び搬送ローラ３０６を経由してレジストローラ３０８まで搬送される。
その後、上述した方法で記録材の第２面（裏面）に画像が形成された後、機外に排紙される。
また、定着器３１８からの記録材を表裏反転して機外に排紙する場合には、記録材は搬送ローラ３２０へ搬送される。その後、当該記録材の後端が搬送ローラ３２０を通過する直前に搬送ローラ３２０の回転が反転することによって、記録材が表裏反転した状態で機外に排紙される。
【００２５】
画像形成装置３０１内に設けられた搬送ローラ３０６、３０７、定着排紙ローラ３１９、反転ローラ３２１、搬送ローラ３２２、３２３、排紙ローラ３２４などは、後述する図２に示すシステムコントローラ７５１により駆動制御される。
【００２６】
図２は、画像形成装置３０１が有するシステムコントローラ７５１の機能構成の一例を説明するためのブロック図である。
図３は、システムコントローラ７５１が有する割込コントローラＩＲＱＣ７８０、割込コントローラＩＲＱＣ１８０の機能構成を説明するための図である。
図４は、ステッピングモータ１６７ａの構成の一例を示す模式図である。例えば、ステッピングモータ１６７ａは、図４に示すように、Ａ相（巻線４０１ａ、４０１ｃ）、Ｂ相（巻線４０１ｂ、４０１ｄ）の２つの相巻線を有する２相ステッピングモータである。
【００２７】
図２に示すシステムコントローラ７５１は、ＣＰＵ（Central Processing Unit）７５１ａ、ＲＯＭ（Read Only Memory）７５１ｂ、ＲＡＭ（Random Access Memory）７５１ｃ、割込コントローラＩＲＱＣ７８０、通信部７５２、パルス生成部７７０ａ〜７７０eを有する。
ＣＰＵ７５１ａは、ＲＯＭ７５１ｂに格納されたプログラムを読み出して実行することにより、予め決められた画像形成シーケンスに係わる様々なシーケンスを実行する。ＣＰＵ７５１ａは、バス７５１ｄを介して、システムコントローラ７５１内の各モジュールと通信可能に構成される。ＲＡＭ７５１ｃには、例えば高圧制御部１５５への高圧設定値、各種データ、操作部１５２からの画像形成指令情報等が保存される。
【００２８】
システムコントローラ７５１は、画像処理部１０２に対して各部の仕様設定値データを送信することによって画像処理部１０２の設定変更を行う。システムコントローラ７５１は、各部からの信号、例えば原稿画像濃度信号等（センサ類１５９からの信号）を受信して、最適な画像形成を行うために高圧制御部１５５の設定値を変更する。このようにして高圧ユニット１５６（帯電器３１０、現像器３１４、転写帯電器３１５を制御するユニット）の出力電圧を制御する。
【００２９】
システムコントローラ７５１には、アナログデジタル変換式の電流検出器であるＡ／Ｄ変換器７５３によってデジタル信号に変換されたサーミスタ１５４の検出信号が入力される。システムコントローラ７５１は、この信号に基づいてＡＣドライバ１６０を制御することで定着ヒータ１６１が所望の温度となるように制御する。
【００３０】
システムコントローラ７５１は、操作部１５２を介して、ユーザーにより設定された複写倍率、濃度設定値等の情報を取得する。また、システムコントローラ７５１は、操作部１５２に対して、画像形成装置の状態、例えば、画像形成枚数や画像形成中か否かの情報、ジャミングの発生、その箇所及び重送等をユーザーに示すためのデータを送信する。
【００３１】
システムコントローラ７５１は、交換メンテナンスが可能な電装ユニットとして、モータドライバユニット１５０を接続可能に構成される。システムコントローラ７５１は、通信部７５２を介して、モータドライバユニット１５０内の、後述するベクトル制御ＩＣ１５１とシリアル通信可能に接続される。
【００３２】
以上のように画像形成装置における動作シーケンスはシステムコントローラ７５１により実行される。
このとき用紙搬送系の各駆動ローラ用の駆動源である５つのモータ１６７ａ〜１６７ｅも駆動される。モータはいずれも、図４に示すモータ１６７ａのようなＡ相、Ｂ相の２相ステッピングモータである。
システムコントローラ７５１は、ベクトル制御ＩＣ１５１が有するパルス生成部１７１ａ〜１７１ｅを介して位置指令パルス１７１ａ〜１７５ｂを所定の時間周期でモータドライバ１５７ａ〜１５７ｅに対して出力することで各モータを制御する。
【００３３】
［ホストＣＰＵタイマー］
次に、ＣＰＵ７５１ａが５つのモータの駆動制御をおこなうシーケンスについて説明する。
システムコントローラ７５１は、割込コントローラＩＲＱＣ７８０内の複数のカウンタータイマー機能と、各タイマー割込指示７８０ａの組み合わせで５つのモータの演算とタイミングの制御を行う。
【００３４】
図３（ａ）に示す割込コントローラＩＲＱＣ７８０は、合計５つのタイマー７８１〜７８５を有する。これらのタイマーは、水晶発振クロック単位でカウント計時する。
タイマー７８１〜７８５は、５つの各モータのフルステップ単位の加減速および停止を制御するための位置指令フルステップパルス（以下、フルステップパルスと称す）発生用のタイマーである。
【００３５】
図５は、タイマー割込に係るタイミングチャートの一例を示す図である。
図５（ａ）は、タイマー７８１の割込のタイミングチャートの一例であり、モータの起動から停止までを時間軸に沿って示している。
【００３６】
第１ステッピングモータ（モータ１６７ａ）用のパルス生成部７７０ａは、ＣＰＵ７５１ａからの指令に応じてフルステップパルスを出力する。なお、ＣＰＵ７５１ａは、タイマー７８１から出力される信号に応じてパルス生成部７７０ａを制御する。なお、モータ１６７ａが停止している期間は、タイマー７８１は停止している。
モータを起動する際、パルス生成部７７０ａは自起動パルス幅でフルステップパルスの出力を開始する。なお、モータを起動するときに、タイマー７８１による計時が開始される。
タイマー７８１は、ＣＰＵ７５１ａに出力する信号の周期を段階的に短くする。この結果、パルス生成部７７０ａから出力されるフルステップパルスの周期が段階的に短くなり、モータが加速する。
出力されるフルステップパルスの周期が目標速度ｆ１に対応する周期になると、タイマー７８１はＣＰＵ７５１ａに出力する信号を一定の周期で出力する。この結果、パルス生成部７７０ａから出力されるフルステップパルスの周期が一定の周期になり、モータが一定速度で回転する。
また、モータを停止させる場合、タイマー７８１は、ＣＰＵ７５１ａに出力する信号の周期を段階的に長くする。この結果、パルス生成部７７０ａから出力されるフルステップパルスの周期が段階的に短くなり、モータが減速する。
タイマー７８１は、モータが停止する自起動パルス幅までの信号を出力してタイマー７８１を停止する。
【００３７】
同様に、４つのステッピングモータ１６７ｂ〜１６７ｅについても、タイマー７８２〜７８５がそれぞれのモータの駆動が開始されるタイミングで機能して、ＣＰＵ７５１ａに信号を出力する。
【００３８】
ＣＰＵ７５１ａは、回転方向指令信号（７７１ｄ〜７７５ｄ）を出力するようにパルス生成部７７０ａ〜７７０ｅを制御する。なお、回転方向指令信号がＬレベルのとき、モータは順方向に回転し、回転方向指令信号がＨレベルの時、モータは逆回転する。
【００３９】
［サブＣＰＵ］
続いて、ベクトル変調ＩＣ１５１が有するＣＰＵ１５１ａ（以下、ＣＰＵ１５１ａと称す）が、Ａ／Ｄ変換器１５３ａ、１５３ｂを介して５つのモータ（１６７ａ〜１６７ｅ）をベクトル制御するシーケンスについて説明する。ベクトル変調ＩＣ１５１は、ベクトル制御を用いてモータを制御するモータ制御装置として機能する。また、Ａ／Ｄ変換器１５３ａを第１Ａ／Ｄ変換器、Ａ／Ｄ変換器１５３ｂを第２Ａ／Ｄ変換器とする。また、図３（ｂ）に示す割込コントローラＩＲＱＣ１８０は、合計１７のタイマー１８１〜１８５、１９１ａ〜１９５ａ、１９１ｂ〜１９５ｂ、１９６、１９７を有する。
【００４０】
ＣＰＵ１５１ａは、パルス生成部７７０ａ〜７７０ｅから出力されるフルステップパルス（７７１ａ〜７７５ａ）を割込コントローラＩＲＱＣ１８０のタイマー１８１〜１８５に基づいて割込受信する。
ＣＰＵ１５１ａは、割込コントローラＩＲＱＣ１８０内の各タイマーに割り込みを指示する割込指示１８０ａにより、５つのモータに関する演算のタイミングを制御する。なお、ＣＰＵ１５１ａは、５つの各モータの割込間隔を各々計測する。
【００４１】
次に、図５（ｂ）を用いてＣＰＵ１５１ａのマイクロステップタイミングの割込処理ステップの生成について説明する。
第１のステッピングモータ１６７ａの制御にはタイマー１８１、１９１ａ、１９１ｂの３つが専用に利用される。
タイマー１８１は、割込７７１ａを監視計測するカウンタータイマーである。
タイマー１９１ａ、１９１ｂは、割込７７１ａから１フルステップパルス遅延したマイクロステップタイミングを再現するためのタイマーである。
【００４２】
図５（ｂ）は、モータの起動から停止までのタイマー１８１の割込周期とタイマー１９１ａ、１９１ｂの割込の周期とを速度として、図５（ａ）に照らしあわせてグラフ化したタイミングチャートである。
【００４３】
タイマー１８１の割込周期がフルステップクロックに対応する周波数ｆ１に至ると、タイマー１９１が発生する割込周期は、８分割したマイクロステップ周期に対応する周波数ｆ２となる。ｆ２はｆ１の８倍高速である。
タイマー１８１の周期は、自起動が１０ｐｐｓ、一定速ｆ１が５００ｐｐｓである。このときタイマー１９１ａと１９１ｂの周期は、自起動が８０ｐｐｓ、一定速ｆ２は４０００ｐｐｓである。
【００４４】
ＣＰＵ１５１ａは、後述するタイマー１９６割込におけるベクトル演算処理において、位置指令パルス幅情報θ_ｒｅｆと、モータドライバユニット１５０（図２参照）が有するＡ／Ｄ変換器１５３ａ、１５３ｂからの読み取り情報などを用いる。
【００４５】
Ａ／Ｄ変換器１５３ａ、１５３ｂは、それぞれ８チャンネルのアナログセレクタと１つのＡ／Ｄ変換器を内蔵する８ｃｈのＡＤコンバータモジュールであり、０番から７番の端子を時分割で順にＡＤコンバートして巡回するように機能する。
【００４６】
Ａ／Ｄ変換器１５３ａ、１５３ｂの２モジュールを合わせると１６ｃｈになる。接続されるモータ相電流検知信号１６８ａと１６８ｂは、Ａ相とＢ相がそれぞれ０〜４番に対応する。
モータ相電流検知信号１６８ａと１６８ｂは、図中においてはバスのように略記しているが、５モータ２相ずつの１０本の個別の信号である。Ａ／Ｄ変換器１５３ａ、１５３ｂの各５番と６番と７番は、利用されないため入力が接地処理されている。
【００４７】
図６は、８分割マイクロステップ周期、Ａ相及びＢ相のフルステップパルス、Ａ相及びＢ相のフルステップパルスのレベルの切り替えを行うためのフルステップクロックの周期関係の一例を示すタイミングチャートである。なお、図６のタイミングチャートでは、縦軸を信号の種別とし、横軸を時間としている。
【００４８】
位置指令パルス幅情報θ_ｒｅｆは、フルステップパルスの数とマイクロステップパルスの数から予測（推定）される現在の電気角（ロータ４０２と相巻線とのなす相対角）の指令情報である。位置指令パルス幅情報θ_ｒｅｆは、初期相を０として１周をＦＦＦＦＦＦｈとする２４［ｂｉｔ］の電気角単位で定義され、ＲＡＭ７５１ｃに保持される。
本実施形態では、Ｎ分割（Ｎは８以上の整数である）されたマイクロステップ周期のうち８分割マイクロステップの割込数がカウントされることによって当該カウント数が位置指令パルス幅情報θ_ｒｅｆに換算され、当該位置指令パルス幅情報θ_ｒｅｆが後段のベクトル演算に用いられる。なお、マイクロステップタイミングの割込発生の詳細については後述する。
【００４９】
［サブＣＰＵのＰＷＭパルス］
図８は、ステッピングモータ１６７ａのＡ相のＰＷＭ信号１７１ａ及びＢ相のＰＷＭ信号１７１ｂの一例を示すタイミングチャートである。なお、図８のタイミングチャートでは、縦軸を電圧とし、横軸を時間としている。
また、図３（ｂ）に示すタイマー１９６は、全モータ共通の励磁ＰＷＭ調整用の共通ＰＷＭ周期ｇｃｎｔ発生用のタイマーである。
【００５０】
タイマー１９６は、５つのステッピングモータについて共通のＰＷＭ周期タイミング（Ｓ５２０）を２５６［μｓｅｃ］周期で発生させる。
ＰＷＭパルスは、共通タイミング（Ｓ５２０）を中心に前後の時間で対称にエッジが発生するように制御される。
【００５１】
なお、ＰＷＭのＨｉ幅は、前記位置指令パルス幅情報θ_ｒｅｆと後述する駆動アルゴリズムの計算結果によって算出された値である。
【００５２】
ＰＷＭ端子機能は、クロックカウンタロジックで各モータの励磁ＰＷＭ調整用のＰＷＭパルス幅発生用でありＡ相ＰＷＭ信号１７１ａ、Ｂ相ＰＷＭ信号１７１ｂを生成する。
同様にして、４つのステッピングモータについて、４つのＰＷＭ端子機能によりそれぞれのモータのＡ相タイミングとＢ相タイミングのＰＷＭパルスを、１７２ａ〜１７５ａと１７２ｂ〜１７５ｂに発生する。
【００５３】
［ＡＤコンバート周期］
図９は、ＣＰＵ１５１ａのタイマー１９６とタイマー１９７の割込によるＡ／Ｄ変換器１５３ａおよび１５３ｂの順次検知タイミングの一例を示すタイミングチャートである。なお、図９のタイミングチャートでは、縦軸をタイマーの種別とし、横軸を時間としている。また、ステップ番号ｓｃｎｔ１９７の数値は、直前にＡ／Ｄ変換器１５３ａ、１５３ｂの２データを読み取る入力端子番号に対応する。
【００５４】
図１０は、割込コントローラＩＲＱＣ１８０のタイマー割込制御の一例を示すフローチャートである。
図１０は、割込コントローラＩＲＱＣ１８０におけるタイマー１９６およびタイマー１９７の割込タスク内の処理手順例であり、割込コントローラＩＲＱＣ１８０内の各タイマーの制御は、ＣＰＵ１５１ａの指示に基づいて行われる。
なお、制御対象のモータをステッピングモータ１６７ａとする場合を例に挙げて説明する。
【００５５】
タイマー１９６の割込タスクが開始されると、ＣＰＵ１５１ａは、タイマー１９６を動かし始める（Ｓ８１０）。このタイマー１９６を動かし始めるタイミングが図８のＰＷＭ周期のタイミングＳ５２０に対応する。さらに、ＣＰＵ１５１aは、タイマー１９７を動かし始める（Ｓ８２０）。本実施形態では、ＣＰＵ１５１aは、タイマー１９６の１動作の間に、タイマー１９７を８回連続して動作させる（図９に示す０〜７に対応する）。
次に、ＣＰＵ１５１aは、ＡＤ変換の繰り返し回数に対応するモータに対応する電流値のＡＤ変換を行わせ、ＡＤコンバート値を取得する。さらに、タイマーの繰り返し回数に対応するモータのＰＷＭデータを演算する（Ｓ８３０）。
【００５６】
ＣＰＵ１５１aは、タイマー１９７の開始（Ｓ８２０）およびＰＷＭデータの演算（Ｓ８３０）を連続して８回繰り返す（Ｓ８４０）。
ＣＰＵ１５１aは、タイマー１９６が所定値までカウントすると、再度、図８に示すタイマー１９６の割込タスクの処理を開始する。つまり、図８および図９に示すように、タイミングＳ５２０を起点にした処理が繰り返される。
【００５７】
本実施形態では、タイマー１９６は２５６［μｓｅｃ］周期でＰＷＭ周期タイミングを発生し、タイマー１９７は１６［μｓｅｃ］周期でＡＤコンバートタイミング（図９：タイミングＳ５２３〜Ｓ５２７）を発生させる。
そして、ＰＷＭ機能部は、図８に示すように、ＰＷＭ周期タイミングＳ５２０に同期して、ＰＷＭ周期（２５６［μｓｅｃ］）のＰＷＭ信号を生成する。
このようにＣＰＵ１５１ａは、Ａ／Ｄ変換器を共用しながら、５つのモータの駆動制御を行う。割込コントローラＩＲＱＣ１８０内のカウンタータイマー１８１〜１８５、１９１ａ〜１９５ａ、１９１ｂ〜１９５ｂ、１９６、１９７の機能と、各タイマー割込指示１８０ａの組み合わせで、５つのモータの演算とタイミングの制御を行う。
【００５８】
図１１は、図１０に示すＡＤコンバート値の取得およびＰＷＭデータの演算処理の一例を示すフローチャートである。なお、制御対象のモータをステッピングモータ１６７ａとする場合を例に挙げて説明する。また、図１１に示す各処理は、ＣＰＵ１５１ａにより制御される。
図１１を用いてＡＤコンバート値からＰＷＭ信号の幅を決定する逐次演算（図１０：ステップＳ５５０の処理）について説明する。
【００５９】
ＣＰＵ１５１ａは、ＰＷＭ端子機能のＰＷＭ信号１７１ｃの状態をＣＰＵバス経由で読み出し、現在の選択がいずれの相であるかを認識する（Ｓ５５１）。なお、Ｈｉの場合はＡ相が選択されている。
ＣＰＵ１５１ａは、ＡＤ変換の繰り返し回数に対応するモータに対応する電流値のＡＤ変換を行わせ、ＡＤコンバート値を取得する（Ｓ５１０）。なお、取得したＡＤコンバート値は、例えばＲＡＭ７５１ｃに格納される。
【００６０】
ＣＰＵ１５１ａは、位置指令パルス幅情報から現在の電流検知割込までの時間値である位置指令パルス（θ_ｒｅｆ）カウント値を取得する（Ｓ５５３）。なお、取得した位置指令パルス（θ_ｒｅｆ）カウント値は、例えばＲＡＭ７５１ｃに格納される。
【００６１】
ＣＰＵ１５１ａは、取得した位置指令パルス（θ_ｒｅｆ）カウント値と、前回割込時の位置指令パルス（θ_ｒｅｆ）カウント値との差分（電気角θの時間変化）に基づいて、現在の位置指令パルスの周期情報である指令速度値ωを導出する（Ｓ５１４）。
ＣＰＵ１５１ａは、導出した指令速度ωが閾値速度ωｔｈよりも大きいか否かを判別する（Ｓ５１５）。このように、ステップＳ５１５の処理において安定速度を超過しているか否かが判別される。
【００６２】
ＣＰＵ１５１ａは、指令速度ωが一定速度値（ωｔｈ）よりも大きい場合（Ｓ５１５：Ｙｅｓ）、モータの状態は高速回転の状態とみなしてベクトル演算モードに移行する（Ｓ５６０）。また、そうでない場合（Ｓ５１５：Ｎｏ）、モータの状態は低速回転の状態とみなしてオープン演算モードに移行する（Ｓ５７０）。
このようにして、安定速度を超過しているか否かに応じて、ステッピングモータ１６７ａを制御するためのモータ制御方式が特定される。
【００６３】
［ベクトル演算モード］
ここで、ベクトル演算モードについて説明する。本方式は、基本的な構成はブラシレスＤＣモータ、ＡＣサーボモータ等で利用されている座標変換を用いたインバータ制御である。
具体的には、ステッピングモータ１６７ａのＡ相、Ｂ相に流れる通常の電流ベクトルを表す静止座標系が、図４に示すような、回転子の磁極方向をｄ軸、さらに９０度進んだ方向をｑ軸と定義される回転座標系に変換される。なお、このインバータ制御は大きく分けて、位置ＰＩＤ制御と電流ＰＩＤ制御の二つの制御演算ループとして構成される。
【００６４】
比例、積分補償ステップから構成される位置ＰＩＤ制御では、検出したステッピングモータ１６７ａの出力軸の電気角θと、位置指令パルス（θ_ｒｅｆ）カウント値とに基づいて、これらの偏差が小さくなるように電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆを導出する。
【００６５】
なお、ベクトル制御では、位置ＰＩＤ制御を行うためにステッピングモータ１６７ａの位置情報を位置制御にフィードバックする必要がある。
通常、これらの情報を検出するために、ステッピングモータにロータリーエンコーダを取り付けて、ロータリーエンコーの出力パルス数に基づいて位置情報を取得する。そして、取得した位置情報における出力パルス周期に基づいて速度情報を取得する。
ところが、本来ステッピングモータの駆動に不要であるロータリーエンコーダを付加することにより、機器製造コストの上昇、配置スペースが必要になるなど問題が生じる。そこで、エンコーダを用いずにステッピングモータ１６７ａの位置、及び速度情報を推定するセンサレス制御が提案されている。
【００６６】
ただし、上記説明したセンサレス制御における誘起電圧の検知（誘起電圧成分検知）によるベクトル制御では、一定速度（ωｔｈ）以上の回転が必要とされる。
そのため、ステッピングモータの起動や停止時の速度が極めて遅い限られた制御状態においては、前述したオープン演算モード（オープン制御：各相の電流検知にもとづいて、各相の励磁ＰＷＭ周期を決定する）に切り替えるように構成する。このようにして、ステッピングモータを駆動制御するように構成しても良い。
【００６７】
［誘起電圧演算］
ここでステップＳ５６０の処理（ベクトル演算モード）におけるＰＷＭデータ演算処理の詳細について説明する。
ＣＰＵ１５１ａは、誘起電圧演算を行う。
具体的には、ＣＰＵ１５１ａは、交流電流ｉα、ｉβ、及び、ステッピングモータ１６７ａの駆動電圧ｖα、ｖβを導出する。交流電流ｉαはＡ／Ｄ変換器１５３ａから取得したＡＤコンバート値に対応し、交流電流ｉβはＡ／Ｄ変換器１５３ｂから取得したＡＤコンバート値に対応する。
そして、ＣＰＵ１５１ａは、入力された電流値と出力する電圧値に基づいて、モータ等価回路における以下の電圧方程式に基づいてステッピングモータ１６７ａの誘起電圧Ｅα、Ｅβを推定する。なお、誘起電圧Ｅα、Ｅβは、下記式（１）、（２）を用いて導出することができる。
【００６８】
Ｅα＝Ｖα−Ｒ＊ｉα−Ｌ＊ｄｉα／ｄｔ・・・式（１）
Ｅβ＝Ｖβ−Ｒ＊ｉβ−Ｌ＊ｄｉβ／ｄｔ・・・式（２）
【００６９】
なお、Ｒ：巻線レジスタンス、Ｌ：巻線リアクタンスであり、ＲとＬの値は予めＲＯＭ７５１ｂに記憶されているものとする。
【００７０】
ＣＰＵ１５１ａは、位置演算を行いステッピングモータ１６７ａの電気角θを導出する。なお、電気角θは、下記式（３）を用いて導出することができる。
【００７１】
θ＝ＡＴＡＮ（−Ｅβ／Ｅα）・・・式（３）
【００７２】
なお、導出した電気角θは上述した位置ＰＩＤ制御にフィードバックされる。また、導出した電気角θは、座標変換処理においても使用されることになる。
【００７３】
［電流制御］
モータの各相に流れる電流値は、電流検知信号１６８ａ、１６８ｂとしてＡ／Ｄ変換器１５３ａ、１５３ｂにより検知され、電流検知の処理（図９：ステップＳ５１０）においてＣＰＵ５１６ａが取得した状態になる。
ＣＰＵ１５１ａは、位置ＰＩＤ制御を行う。具体的には、ＣＰＵ１５１ａは、位置指令パルス（θ_ｒｅｆ）に基づいて電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆを導出する。電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆは、αβ軸からｄｑ軸へと変換演算された後の電流指令値である。
【００７４】
ＣＰＵ１５１ａは、座標変換処理を行う。具体的には、ＣＰＵ１５１ａは、静止座標系でステッピングモータ１６７ａに流れる電流をｉα＝Ｉ＊ｃｏｓθ、ｉβ＝Ｉ＊ｓｉｎθとし、θを静止座標系のα軸と回転子磁束のなす相対角（電気角）とする。この場合、回転座標系における電流値は、ｉｄ＝ｃｏｓθ＊ｉα＋ｓｉｎθ＊ｉβ、ｉｑ＝−ｓｉｎθ＊ｉα＋ｃｏｓθ＊ｉβと表わすことができる。
【００７５】
この変換によって、Ａ相Ｂ相に流れる交流電流ｉα、ｉβや電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆは、直流電流で表現することができる。ここで、ｄ軸電流は磁束量を制御可能な成分であり、トルクには寄与しない。他方、ｑ軸電流はステッピングモータ１６７ａの発生トルクを支配する成分である。
【００７６】
このように座標変換処理によりｄ−ｑ変換が行われ、ｑ軸電流ｉｑ、及びｄ軸電流ｉｄが得られる。得られたｑ軸電流・ｄ軸電流と、上述した位置ＰＩＤ制御から出力された電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆとの偏差が電流ＰＩＤ制御に用いられる。通常のベクトル制御では、トルクに寄与しないｉｄ成分が０となるようにｄ軸電流は制御される。
【００７７】
ＣＰＵ１５１ａは、電流ＰＩＤ制御を行う。具体的には、ＣＰＵ１５１ａは、位置ＰＩＤ制御と同様に比例、積分補償器を介して電流偏差量を増幅した後に座標変換処理を行う。このようにして、ＣＰＵ１５１ａは、電流値ｉｑ、ｉｄを静止座標系の電流量ｉα、ｉβへと逆変換する。また、逆変換は下記式（３）、（４）を用いて行うことができる。
【００７８】
ｉα＝ｃｏｓθ＊ｉｑ−ｓｉｎθ＊ｉｄ・・・式（３）
ｉβ＝ｓｉｎθ＊ｉｑ＋ｃｏｓθ＊ｉｄ・・・式（４）
【００７９】
ＣＰＵ１５１ａは、変換後の電流値ｉα、ｉβに基づいて駆動電圧ｖα、ｖβを導出する（Ｓ５０５）。
ＣＰＵ１５１ａは、変換後の電流値ｉα、ｉβに基づいて駆動電圧ｖα、ｖβを導出する。
ＣＰＵ１５１ａは、ＰＷＭ信号の反転タイミングの予約設定を行う。具体的には、ＣＰＵ１５１ａは、駆動電圧ｖα、ｖβに基づいて、ＰＷＭ信号１７１ａ、１７１ｂが機能するようにレジスタに予約設定する。このようにして、１モータ当りのタイマー１９７による割込タスクを終了する。なお、ＰＷＭ信号の発生パターンは、図８に示すタイミングチャートのようになる。
このようなフィードバック系を構築することで、ベクトル制御では、負荷に応じた必要最低限の駆動電流を常時モータに印加することになり、省電力かつ低騒音のモータ駆動を実現することができる。
【００８０】
次にステップＳ５７０の処理（オープン演算モード）におけるＰＷＭデータ演算処理の詳細について説明する。
ＣＰＵ１５１ａは、誘起電圧演算を行う。具体的には、ＣＰＵ１５１ａは、Ａ／Ｄ変換器１５３ａ、１５３ｂによってデジタル値に変換された交流電流ｉα、ｉβ、及び、ステッピングモータ１６７ａの駆動電圧ｖα、ｖβを導出する。
そして、ＣＰＵ１５１ａは、入力された電流値と出力する電圧値に基づいて、上述したモータ等価回路における電圧方程式に基づいてステッピングモータ１６７ａの誘起電圧Ｅα、Ｅβを推定する。
【００８１】
ＣＰＵ１５１ａは、目標電流（ｉａ_ｒｅｆ、ｉｂ_ｒｅｆ）を設定する。
ＣＰＵ１５１ａは、電流ＰＩＤ制御を行う。具体的には、ＣＰＵ１５１ａは、位置ＰＩＤ制御と同様に比例、積分補償器を介して電流偏差量を増幅した後に座標変換処理を行う。
ＣＰＵ１５１ａは、ＰＷＭ信号の反転タイミングの予約設定を行う。
【００８２】
図１５は、上記した制御によって位相が１回転した場合の複数のＰＷＭパルスとＰＷＭ発生区間の一例を示すタイミングチャートである。なお、図１５のタイミングチャートでは、縦軸を電圧とし、横軸を時間としている。
このようなフィードバック系を構築することで、ベクトル制御では、負荷に応じた必要最低限の駆動電流を常時モータに印加することになり、省電力かつ低騒音のモータ駆動を実現することが可能となり、このとき正弦波のような周期特性となる。
【００８３】
［モータドライバ］
図１２は、ＰＷＭ機能部のフルブリッジ回路の一例を説明するための図である。
図１３は、ＰＷＭ信号に応じてモータ巻線に流れる駆動電流の向きを説明するための図である。具体的には、図１３（ａ）は、ＰＷＭ信号がＨｉのときのモータ巻線に流れる駆動電流の向きを表し、図１３（ｂ）は、ＰＷＭ信号がＬｏｗのときのモータ巻線に流れる駆動電流の向きを表している。
図１４は、三角波比較方式の概念図である。
図１２を用いて、モータドライバ１５７ａを例に挙げてＰＷＭインバータの駆動方法、電流検出方法について説明する。ＰＷＭ端子機能は、ＦＥＴを用いたフルブリッジ回路で構成され、２相ステッピングモータの場合はＡ相とＢ相分の２つのフルブリッジ回路を有する。
【００８４】
フルブリッジ回路は、電源電圧に近いハイサイド（ハイ領域）側の左右ＦＥＴとローサイド側の左右ＦＥＴの４つのＦＥＴを有する。ハイサイド左側とローサイド（ロー領域）右側ＦＥＴのゲート信号に駆動電圧を示すＰＷＭ信号を接続し、それ以外のハイサイド右側とローサイド左側にＰＷＭ信号の反転信号を接続する。
これにより、ＰＷＭ制御周期におけるＰＷＭ信号のＨｉ幅の比率（以下、ＰＷＭ信号正デューティ）を調整して、所望の駆動電圧をモータ巻線両端に与えモータ巻線に駆動電流を流すことができる。
【００８５】
モータの各相に流れる駆動電流はフルブリッジ回路のグラウンド側に配置する電流検出抵抗５０７、５０８に印可される電圧を図示しないオペアンプで増幅し、Ａ／Ｄ変換器によりデジタル信号に変換しＣＰＵ１５１ａが取得する。
【００８６】
このとき、ＰＷＭ信号はＦＥＴのスイッチ（スイッチング素子、図１３参照）をＯＮ／ＯＦＦしてモータ巻線に所望の駆動電圧を印可するのでＨｉ／Ｌｏｗを繰り返すことになる。Ｈｉ／Ｌｏｗ切り替わり時にはＦＥＴのスイッチングノイズが発生するので電流検出時刻（所定時刻）はＰＷＭ信号のＨｉ幅、Ｌｏｗ幅それぞれの中央部分が望ましい。
このように、三角波をキャリアとしてモータ駆動電圧を変調波とする三角波比較方式のデジタル演算を行う場合において、変調波の変化時刻を三角波の山と谷のどちらかの時刻に同期させることになる（図１４参照）。
【００８７】
また、駆動電流を検出する方法としては、ブリッジ回路のグラウンド側にシャント抵抗を配置し、抵抗に掛かる電圧をオペアンプで増幅してＡ／Ｄ変換器を用いて検出する構成としたとする。この場合、モータに流れる駆動電流の向きは一定であっても、シャント抵抗に流れる検出電流の向きはＰＷＭ信号がＨｉの時と、Ｌｏｗの時で異なる現象が発生する。
検出電流の向きをそろえるためにＣＰＵ１５１ａは、ＰＷＭ信号がＨｉかＬｏｗのどちらの時刻で検出するかに応じて検出電流値の符号を反転する。なお、駆動電圧データの正負に応じてＰＷＭ信号のＨｉ幅とＬｏｗ幅のどちらが相対的に長いかが決定される。
【００８８】
図１３に示すように、正負の検出電流を向きをそろえた電圧値にするためオペアンプ回路部品により（Ｖｃｃ／２）を電流ゼロ点として、電圧変換して正負の電流量に相当する電圧値に変換する。ＣＰＵ１５１ａにおいて、（Ｖｃｃ／２）よりも高いか低いかによって検出電流値の符号の解釈が変わることが見て取れる。
【００８９】
［シャント抵抗とＡＤ回路］
図１６は、モータ１６７ａ、モータ１６７ｂの電流検出回路とＡ／Ｄ変換器１５３ａ、１５３ｂそれぞれの接続構成の一例を示す詳細図である。
第１のモータであるモータ１６７ａのＡ相電流は、モータドライバ１５７ａと接続されたシャント抵抗５０７の両端の電圧として検出される。そして、ＶＣＣ／２において零点オフセットしてオペアンプ１５８ａ（図正面から見て上側）によって増幅されて、信号１６８ａとしてベクトル制御ＩＣ１５１へ送られる。
ＣＰＵ１５１ａは、ＣＰＵバス１５１ｄを介してＡ／Ｄ変換器１５３ａの入力セレクタをレジスタ設定して、信号１６８ａを選択してＡＤ変換結果を読み取る。
【００９０】
モータ１６７ａのＢ相電流も同様にシャント抵抗５０８両端の電圧として検出され、オペアンプ１５８ａ（図正面から見て下側）によって増幅されて、信号１６８ｂとしてベクトル制御ＩＣ１５１へ送られる。
ＣＰＵ１５１ａは、ＣＰＵバス１５１ｄを介してＡ／Ｄ変換器１５３ｂの入力セレクタをレジスタ設定して、信号１６８ｂを選択してＡＤ変換結果を読み取る。
【００９１】
第２のモータであるモータ１６７ｂのＡ相電流も同様にシャント抵抗５０９の両端の電圧として検出される。オペアンプ１５８ｂ（図正面から見て上側）によって増幅されて、Ａ／Ｄ変換器１５３ａの入力セレクタをレジスタ設定してモータ１６７ｂ側を選択してＡＤ変換結果を読み取る。
【００９２】
モータ１６７ｂのＢ相電流も同様にシャント抵抗５１０の両端の電圧として検出される。オペアンプ１５８ｂ（図正面から見て下側）によって増幅されて、Ａ／Ｄ変換器１５３ｂの入力セレクタをレジスタ設定してモータ１６７ｂ側を選択してＡＤ変換結果を読み取る。
【００９３】
図１７は、モータの各相の電流値（ＡＤデータ）とシャント抵抗の検出値との関係の一例を説明するためのグラフである。
図１７（ａ）に示すグラフは、第１のモータ１６７ａの実際のＡ相電流と、Ａ／Ｄ変換器１５３ａによる検出結果の値との関係の一例を示している。なお、縦軸は３．３Ｖ電源を０〜１０２３の１０２４段階に１０ｂｉｔＡＤ変換したデジタル値を示している。
図１７（ａ）に示すグラフのように、実際にシャント抵抗を流れる正負の電流に対して所定の特性（以下、この特性値をバラツキ成分と称す）を有していることが見て取れる。なお、グラフ上では説明のためにグラフ上に現れるバラツキ成分を誇張表現している。
【００９４】
図１７（ｂ）に示すグラフは、第２のモータ１６７ｂの実際のＡ相電流と、Ａ／Ｄ変換器１５３ａによる検出結果の値との関係の一例を示している。
図１７（ａ）、（ｂ）の比較から実際にシャント抵抗を流れる正負の電流に対して主に３つのバラツキ成分ａ、ｂ、ｃ（図中においてはａ１、２、ｂ１、２、ｃ）を有していることが見て取れる。
１つ目のバラツキ成分のｂは、増幅回路のオフセット特性であり、オペアンプ内部の半導体トランジスタの入力電流分と内部抵抗値、および周辺の抵抗部品の抵抗値の精度と、ＡＤコンバータ入力前のアナログセレクタ回路のＯＮ抵抗値である。これは設計中心よりずれた電圧値に変換されてしまう成分が主因となる。
【００９５】
また、図１６において説明したように、ＶＣＣ／２を中心に増幅および電圧変換する回路であるためバラツキ成分ｂは電流の正負を中心に両側にオフセットする。
なお、オフセット量は回路に依存するため、第１のモータ１６７ａ側はｂ１であり、第２のモータ１６７ｂ側はｂ２である。ここでは一例として、ｂ１＝５０［ｍＶ］相当、ｂ２＝４０［ｍＶ］相当程度であるとする。
【００９６】
２つ目のバラツキ成分のａは、増幅回路のゲイン特性であり、オペアンプ内部トランジスタおよび周辺の抵抗部品の精度によっては、ずれた電圧値に変換されてしまう成分が主因となる。
また、図１６において説明したように、ＶＣＣ／２を中心に増幅および電圧変換する回路であるためバラツキ成分ａは電流の正負を中心に両側に傾斜する。
なお、傾斜は回路に依存するため、第１のモータ１６７ａ側はａ１であり、第２のモータ１６７ｂ側はａ２である。ここでは一例として、ａ１＝１０［ｍＶ］／Ａ、ａ２＝８［ｍＶ］／Ａ程度にバラツキ傾斜するものとする。
【００９７】
３つ目のバラツキ成分のｃは、ＡＤコンバータ回路の非線形特性であり、ＡＤコンバータ内部トランジスタおよびＡＤコンバータ入力前のアナログセレクタ回路のＯＮ抵抗値の半導体の非線形成分であり、ずれた電圧値に変換されてしまう成分である。ここでは一例として、最大でｃ＝５０［ｍＶ］程度であるとする。
【００９８】
図１７（ｃ）に示すグラフは、第１のモータ１６７ａの特性（図１７（ａ））と、第２のモータ１６７ｂの特性（図１７（ｂ））との共通非線形成分のみを抽出したものである。共通のＡＤコンバータ素子を用いる場合には、共通の非線形特性を示す。
以上のことから、予め測定工具などを用いて各モータ各相毎にバラツキａ、ｂ、ｃを測定しておき、ベクトル制御中においてこれら測定値を補正する。具体的には、例えばＰＷＭパルス毎の電気角速度で変動するモータの相電流を逐次ＡＤ変換して誤差１［％］未満で求める。
【００９９】
測定工具による測定は、まず、モータ停止中の非励時状態でシャント抵抗５０７（５０９）とシャント抵抗５０８（５１０）の抵抗値を計測する。
次に、モータ停止中の複数の定電流励時状態で、シャント抵抗５０７（５０９）とシャント抵抗５０８（５１０）の両端の電位差を測定工具により計測しつつ平行して各々ＡＤコンバータ値を記録する。複数の定電流とは、例えば−５［Ａ］〜５［Ａ］まで０．１［Ａ］単位で１００点測定する。
【０１００】
複数のモータについて前記測定点を測定後に、バラツキ成分ａ１、ｂ１、ａ２、ｂ２を抽出する。また、残留成分は、１００点の各々の平均値から、非線形バラツキ成分ｃのプロファイル１００点を抽出する。
例えば図１６に示すような２つのモータでればバラツキａが４点計測され、バラツキｂが４点計測され、バラツキｃが２セット各１００点が計測値から算出される。
また、図３（ａ）に示すような５つのモータであれば、バラツキａが１０点計測され、バラツキｂが１０点計測され、バラツキｃが２セット各１００点が計測値から算出される。
バラツキ成分に係る情報は、測定後に例えばベクトル変調ＩＣ１５１内の不揮発メモリＥＥＰＲＯＭに記録される。１点のデータを２Ｂｙｔｅとすると、計１２０点で２４０Ｂｙｔｅとなる。
【０１０１】
図１２に示すベクトル演算モードの開始に先立ってＥＥＰＲＯＭからデータを読出しておき、ベクトルモードフローの誘起電圧演算（Ｓ５１２ａ）において、各バラツキのデジタル補正演算を行ったものを検出電流量とする。これにより、バラツキ情報を単調かつ容易に補正されてバラツキ１［％］以下になる。ＰＩＤ制御（Ｓ５０２）に用いられる検出電流量においても同様である。
【０１０２】
従来の方法によれば、全５モータで全バラツキ情報を保持する場合、バラツキｃが１０セット各１００点が必要となる。そのため、計１０００点で２ＭＢｙｔｅとなり、多くの不揮発メモリが必要になり製造コストが上昇してしまう。
さらに読出時のデータ通信量も比例して増加するためシステムが緩慢な動作になったり、ＣＰＵの性能アップが必要となったりして変更コストが増加してしまうことになる。
また、このような補正をしない場合にも、オペアンプ増幅回路やＡ／Ｄ変換器に高精度な部品が多く必要となりコストアップすることになる。このため既存のシステムにベクトル制御型に変更する場合の大きな障害となり好ましくない。
【０１０３】
これに対して本実施形態に係る画像形成装置では、複数モータのベクトル制御型変更に伴うＡＤコンバータや演算処理に必要なＣＰＵおよびシーケンスや、バラツキ情報記録などの多くの追加機能を、１つのベクトル制御ＩＣに集約集積することができる。そのため、複数モータのベクトル制御型変更において追加部品が少なくなるという利点がある。
例えば、市販のモータドライバ、シャント抵抗とＡＤ検知回路、サブＣＰＵとＡＤ変換回路と不揮発メモリを備えた複数モータ共通ＩＣによって、ホストＣＰＵの大きな変更を伴わないで複数モータの制御をベクトル制御対応に変更することが可能になる。
【０１０４】
また、オペアンプおよび周辺部品は、補正に必要な線形性以外のバラツキが許容されるので、モータ数やモータ層数に比例して必要な複数の部品は、安価な低精度部品を採用することが可能となる。
具体的には、不揮発メモリ内で共通に記録されたバラツキ特性パターンで共用ＡＤ変換経路のバラツキが補正される。そのため、交換可能なユニットで不揮発メモリ量が少なく、通信制御量も少ない安価な構成とすることも可能になる。
【０１０５】
また、補正に用いるパラメータはドライバ回路周辺の構成に依存する。そのため、量産工場等における製造および測定工具による測定は、モータドライバユニット１５０単体で行えばよい。また、販売後における回路故障やメンテナンス時にはモータドライバユニット１５０を交換すればよい。
【０１０６】
上記説明した実施形態は、本発明をより具体的に説明するためのものであり、本発明の範囲が、これらの例に限定されるものではない。
【符号の説明】
【０１０７】
１７１〜１７５・・・ＰＷＭ端子機能、１６７・・・ステッピングモータ、１５３・・・Ａ／Ｄ変換器、７５１・・・システムコントローラ、１５１・・・ベクトル変調ＩＣ（モータ制御装置）。
【図１】
2019097255.tif 000003
【図２】
2019097255.tif 000004
【図３】
2019097255.tif 000005
【図４】
2019097255.tif 000006
【図５】
2019097255.tif 000007
【図６】
2019097255.tif 000008
【図７】
2019097255.tif 000009
【図８】
2019097255.tif 000010
【図９】
2019097255.tif 000011
【図１０】
2019097255.tif 000012
【図１１】
2019097255.tif 000013
【図１２】
2019097255.tif 000014
【図１３】
2019097255.tif 000015
【図１４】
2019097255.tif 000016
【図１５】
2019097255.tif 000017
【図１６】
2019097255.tif 000018
【図１７】
2019097255.tif 000019