(57)【要約】【課題】抵抗値を小さくしつつ、インダクタンスを確保すること。【解決手段】インダクタは、複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、所定の方向における端面である第１面を有する第１層と、積層基板の内部にある第２面とを有する第２層とを備える積層基板の第１面に渦巻状に形成された第１配線と、第２面に渦巻状に形成された第２配線と、を備え、第２配線の幅が第１配線の幅よりも狭く、第１配線と第２配線とが電気的に並列に接続され、第１配線のインダクタンスと第２配線のインダクタンスとが略等しく、かつ、第１配線及び第２配線を所定の方向において第１面に投影した場合、第２配線の投影像全体が第１配線の投影像に含まれる。【選択図】図１
2019016618.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、前記所定の方向における端面である第１面を有する第１層と、前記積層基板の内部にある第２面とを有する第２層とを備える積層基板の前記第１面に渦巻状に形成された第１配線と、
前記第２面に渦巻状に形成された第２配線と、
を備え、
前記第２配線の幅が前記第１配線の幅よりも狭く、前記第１配線と前記第２配線とが電気的に並列に接続され、前記第１配線及び前記第２配線を前記所定の方向において前記第１面に投影した場合、前記第２配線の投影像全体が前記第１配線の投影像に含まれるインダクタ。
【請求項２】
前記第１配線のインダクタタンスと前記第２配線のインダクタンスとが略等しいことを特徴とする請求項１に記載のインダクタ。
【請求項３】
前記第１配線は、外周が曲線で構成されている少なくとも一つの第１屈曲部を備え、
前記第２配線は、外周が曲線で構成されている少なくとも一つの第２屈曲部を備える請求項１又は２に記載のインダクタ。
【請求項４】
前記第１屈曲部の内周は、略直角に屈曲し、
前記第２屈曲部の内周は、略直角に屈曲している請求項３に記載のインダクタ。
【請求項５】
前記第１配線と前記第２配線とを電気的に接続するビアを更に備え、
前記第１屈曲部、前記第２屈曲部及び前記ビアは、前記所定の方向において前記第１面に投影した場合に投影像が重なるように配置されている請求項３又は４に記載のインダクタ。
【請求項６】
前記所定の方向において前記第１面及び前記第１配線の上に積層され、前記複数の誘電体層よりも比誘電率が小さい第３層を更に備える請求項１から５のいずれか一項に記載のインダクタ。
【請求項７】
入力信号を増幅して出力する電力増幅器と、
一端に電源が供給され、他端が前記電力増幅器の出力端子に接続されるインダクタと、
を備え、
前記インダクタは、
複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、前記所定の方向における端面である第１面を有する第１層と、前記積層基板の内部にある第２面とを有する第２層とを備える積層基板の前記第１面に渦巻状に形成された第１配線と、
前記第２面に渦巻状に形成された第２配線と、
を備え、
前記第２配線の幅が前記第１配線の幅よりも狭く、前記第１配線と前記第２配線とが電気的に並列に接続され、前記第１配線及び前記第２配線を前記所定の方向において前記第１面に投影した場合、前記第２配線の投影像全体が前記第１配線の投影像に含まれる電力増幅モジュール。
【請求項８】
前記第１配線のインダクタンスと前記第２配線のインダクタンスとが等しいことを特徴とする請求項７に記載の電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ及び電力増幅モジュールに関する。
【背景技術】
【０００２】
携帯端末は、送信信号の電力を増幅する電力増幅器と、電力増幅器への電源電圧供給経路に設けられるインダクタとを有する電力増幅モジュールを備えていることが多い。インダクタは、電源電圧を電力増幅器に効率的に伝達するとともに、電力増幅器の出力が電源へ漏れることを抑制する。このため、インダクタは、抵抗値が小さく、インダクタンスが大きいことが好ましい。例えば、特許文献１には、複数の導体層を備えかつ該導体層のうちの一以上の層にインダクタ機能を有する導体を設けた多層基板であって、前記インダクタ機能を有する導体の少なくとも一部の導体厚を、当該基板内の絶縁基材上に形成した、当該インダクタ機能を有する導体以外の導体より厚くした電力増幅モジュールが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２１００４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に開示されている電力増幅モジュールは、インダクタ機能を有する導体部の損失を低減することができるものの、インダクタのインダクタンスを十分に確保することができないことがある。
【０００５】
本発明はこのような事情に鑑みてなされたものであり、抵抗値を小さくしつつ、インダクタンスを確保することができるインダクタ及び電力増幅モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係るインダクタは、複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、所定の方向における端面である第１面を有する第１層と、積層基板の内部にある第２面とを有する第２層とを備える積層基板と、第１面に渦巻状に形成された第１配線と、第２面に渦巻状に形成された第２配線と、を備え、第２配線の幅が第１配線の幅よりも狭く、第１配線と第２配線とが電気的に並列に接続され、かつ、第１配線及び第２配線を所定の方向において第１面に投影した場合、第２配線の投影像全体が第１配線の投影像に含まれる。
【０００７】
本発明の一側面に係る電力増幅モジュールは、入力信号を増幅して出力する電力増幅器と、一端に電源が供給され、他端が電力増幅器の出力端子に接続されるインダクタと、を備え、インダクタは、複数の誘電体層が所定の方向に積層されることにより形成された積層基板であって、所定の方向における端面である第１面を有する第１層の積層基板の内部にある第２面とを有する第２層とを備える積層基板と、第１面に渦巻状に形成された第１配線と、第２面に渦巻状に形成された第２配線と、を備え、第２配線の幅が第１配線の幅よりも狭く、第１配線と第２配線とが電気的に並列に接続され、かつ、第１配線及び第２配線を所定の方向において第１面に投影した場合、第２配線の投影像全体が第１配線の投影像に含まれる。
【発明の効果】
【０００８】
本発明によれば、磁界強度、抵抗値及びサイズを小さくしつつ、インダクタンスを確保することができるインダクタ及び電力増幅モジュールを提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る電力増幅モジュールが備える電力増幅器、インダクタ及び整合回路を示す図である。
【図２】本実施形態に係るインダクタ、積層基板及び第３層を示す図である。
【図３】本実施形態に係る第１配線及び第２配線をＺ方向において第１面に投影した場合における投影像を示す図である。
【図４】比較例に係るインダクタを示す図である。
【図５】本実施形態に係るインダクタのインダクタンス及び比較例に係るインダクタのインダクタンスを示す図である。
【図６】図６は、本実施形態に係るインダクタ、本実施形態に係るインダクタの第２配線を第１配線に対して図１に示した＋Ｙ方向に４０μｍずらしたインダクタ、比較例に係るインダクタ及び比較例に係るインダクタの第２配線を第１配線に対して図１に示した＋Ｙ方向に４０μｍずらしたインダクタのインダクタンスを示す図である。
【図７】他の本実施形態に係るインダクタの一例を示す図である。
【図８】インダクタの屈曲部以外にもビアを配設した構成の一例を示す図である。
【図９】第１屈曲部と第２屈曲部とがビアで接続されておらず、第１屈曲部及び第２屈曲部の外周及び内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。
【図１０】第１屈曲部と第２屈曲部とがビアで接続されておらず、第１屈曲部及び第２屈曲部の外周及び内周が曲線で構成されているインダクタの磁界強度分布の一例を示す図である。
【図１１】第１屈曲部と第２屈曲部とがビアで接続されており、第１屈曲部及び第２屈曲部の外周及び内周が曲線で構成されているインダクタの磁界強度分布の一例を示す図である。
【図１２】第１屈曲部と第２屈曲部とがビアで接続されておらず、第１屈曲部及び第２屈曲部の外周が曲線で構成されており、内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。
【図１３】第１屈曲部と第２屈曲部とがビアで接続されており、第１屈曲部及び第２屈曲部の外周が曲線で構成されており、内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。
【図１４】図９、図１０、図１１及び図１３に示したインダクタのＱ値のシミュレーション結果を示す図である。
【図１５】図９、図１０、図１１及び図１３に示したインダクタのインダクタンスのシミュレーション結果を示す図である。
【図１６】本実施形態に係るインダクタの一例を示す図である。
【発明を実施するための形態】
【００１０】
添付図面を参照して、本発明の好適な実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。
【００１１】
［実施形態］
まず、図１から図３を参照しながら、本実施形態に係る電力増幅モジュール１ａの構成について説明する。図１は、本実施形態に係る電力増幅モジュールが備える電力増幅器、インダクタ及び整合回路を示す図である。図２は、本実施形態に係るインダクタ、積層基板及び第３層を示す図であり、図１のＡ−Ａ断面に相当する。図３は、本実施形態に係る第１配線及び第２配線をＺ方向において第１面に投影した場合における影像を示す図である。
【００１２】
電力増幅モジュール１ａは、図１に示すように、インダクタ１０ａと、電力増幅器４０と、整合回路５０とを備える。以下の説明では、図１に示したＸ軸、Ｙ軸及びＺ軸を使用する。図１から図３に示すように、Ｘ軸、Ｙ軸及びＺ軸は、互いに直交しており、三次元直交座標を形成している。
【００１３】
インダクタ１０ａは、一端が電源６０に接続され、他端が電力増幅器４０の出力端子及び整合回路５０の入力端子に接続されている。インダクタ１０ａは、電源６０が出力する直流の電源電圧を電力増幅器４０に供給しつつ、電力増幅器４０の出力が電源６０へ漏れることを抑制する。
【００１４】
電力増幅器４０は、例えば無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）の入力信号を増幅して増幅信号を出力する。電力増幅器４０は、例えば、バイポーラトランジスタ、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。整合回路５０は、電力増幅器４０の出力インピーダンスと、出力端子７０の入力インピーダンスとを整合させる。電源６０は、電力増幅器４０に直流の電源電圧を供給する。出力端子７０は、整合回路５０を通じて出力される増幅信号を電力増幅モジュール１ａの外部に出力する。
【００１５】
インダクタ１０ａは、図２に示すように、積層基板２に形成された第１配線１１ａ及び第２配線１２ａを備える。積層基板２は、複数の誘電体層が所定の方向、すなわちＺ方向に積層されることにより形成されており、例えば、第１層４及び第２層６を有する。第１層４は、積層基板２の所定の方向における端面である第１面４１を有する。第２層６は、積層基板２の内部にある第２面６１を有する。第１面４１及び第２面６１は、ＸＹ平面と平行である。第１配線１１ａは、第１面４１に渦巻状に形成されている平坦な配線である。第２配線１２ａは、第２面６１に渦巻状に形成されている平坦な配線である。なお、渦巻状とは、旋回するにつれ渦の中心から遠ざかる（あるいは渦の中心に近づく）曲線であり、本実施形態では、複数の屈曲部を備える。
【００１６】
第２配線１２ｂの幅は、第１配線１１ａの幅よりも狭い。第１配線１１ａと第２配線１２ｂとは、ビア３００ａ及びビア３０９ａ（図１参照）により電気的に並列に接続されおり、インダクタンスが製造誤差の範囲内で等しくなっている。ビア３００ａ及びビア３０９ａは、例えば、Ｚ方向と平行な方向に延びている。また、図３に示すように、第１配線１１ａ及び第２配線１２ａを所定の方向、すなわちＺ方向において第１面４１に投影した場合、図３に示した第２配線１２ａの投影像１２ｍ全体が第１配線１１ａの投影像１１ｍに含まれる。
【００１７】
第１配線１１ａは、第１屈曲部１０１ａ，１０２ａ，１０３ａ，１０４ａ，１０５ａ，１０６ａ，１０７ａ，１０８ａを備える。第１屈曲部１０１ａ，１０２ａ，１０３ａ，１０４ａ，１０５ａ，１０６ａ，１０７ａ，１０８ａは、外周が曲線で構成されていてもよく、内周が製造誤差の範囲内で直角に屈曲していてもよい。ここで言う曲線は、例えば、円弧である。また、第１配線１１ａは、第１屈曲部１０１ａ，１０２ａ，１０３ａ，１０４ａ，１０５ａ，１０６ａ，１０７ａ，１０８ａのうちの少なくとも一つを備えていてもよい。
【００１８】
第２配線１２ａは、第２屈曲部２０１ａ，２０２ａ，２０３ａ，２０４ａ，２０５ａ，２０６ａ，２０７ａ，２０８ａを備える。第２屈曲部２０１ａ，２０２ａ，２０３ａ，２０４ａ，２０５ａ，２０６ａ，２０７ａ，２０８ａは、外周が曲線で構成されていてもよく、内周が製造誤差の範囲内で直角に屈曲していてもよい。ここで言う曲線は、例えば、円弧である。また、第２配線１２ａは、第２屈曲部２０１ａ，２０２ａ，２０３ａ，２０４ａ，２０５ａ，２０６ａ，２０７ａ，２０８ａのうちの少なくとも一つを備えていてもよい。
【００１９】
なお、図１では、インダクタ１０ａの一端（ビア３００ａ側）が電源６０と接続され、インダクタ１０ａの他端（ビア３０９ａ側）が電力増幅器４０の出力端子と接続されているが、接続関係は逆でもよい。すなわち、インダクタ１０ａの一端（ビア３００ａ側）が電力増幅器４０の出力端子と接続され、インダクタ１０ａの他端（ビア３０９ａ側）が電源６０と接続されてもよい。
【００２０】
次に、図４から図６を参照しながら、第２配線１２ａの幅が第１配線１１ａの幅よりも狭いことにより得られる効果について説明する。
【００２１】
図４は、比較例に係るインダクタを示す図である。図４に示すように、比較例に係るインダクタ１０００ａは、第１配線１１００ａと、第２配線１２００ａとを有する。第１配線１１００ａの幅と、第２配線１２００ａの幅と、本実施形態に係る第１配線１１ａの幅とは等しい。また、第１配線１１００ａと、第２配線１２００ａとは、Ｚ方向において互いに全体が重なっている。
【００２２】
図５は、本実施形態に係るインダクタのインダクタンス及び比較例に係るインダクタのインダクタンスを示す図である。図５において、横軸は周波数（ＧＨｚ）、縦軸はインダクタンス（ｎＨ）である。図５の破線Ｄ１は、第１配線１１００ａ及び第２配線１２００ａを有するインダクタ１０００ａのインダクタのインダクタンスを表している。図５の実線Ｓ１は、第１配線１１ａ及び第２配線１２ａを有するインダクタ１０ａのインダクタンスを表している。
【００２３】
図５に示すように、本実施形態に係るインダクタ１０ａは、比較例に係るインダクタ１０００ａよりも大きなインダクタンスを有する。なぜなら、複数の配線が電気的に並列に接続されることにより形成されているインダクタのインダクタンスは、各配線のインダクタンスが互いに等しいときに最大となり、一方で、所定の方向において第１配線１１ａ及び第１面の表面の比誘電率が第１層及び第２層の比誘電率よりも小さいため、第２配線１２ａの幅が第１配線１１ａの幅よりも狭い時に、両者のインピーダンスが一致するからである。なお、第１配線１１ａの表面は、第１層及び第２層よりも比誘電率が小さい誘電体層で覆われていてもよい。
【００２４】
図６は、本実施形態に係るインダクタ、本実施形態に係るインダクタの第２配線を第１配線に対して図１に示した＋Ｙ方向に４０μｍずらしたインダクタ、比較例に係るインダクタ及び比較例に係るインダクタの第２配線を第１配線に対して図１に示した＋Ｙ方向に４０μｍずらしたインダクタのインダクタンスを示す図である。
【００２５】
図６において、横軸は周波数（ＧＨｚ）、縦軸はインダクタンス（ｎＨ）である。図６の実線Ｓ２は、第１配線１１ａの幅を０．１２ｍｍ、第２配線１２ａの幅を０．０９ｍｍとしたインダクタ１０ａのインダクタンスを示している。図６の破線Ｄ２は、第１配線１１ａの幅を０．１２ｍｍ、第２配線１２ａの幅を０．０９ｍｍとし、第２配線１２ａを第１配線１１ａに対して＋Ｙ方向に４０μｍずらしたインダクタ１０ａのインダクタンスを示している。図６の実線Ｓ３は、第１配線の幅を０．１２ｍｍ、第２配線の幅を０．１２ｍｍとしたインダクタのインダクタンスを示している。図６の破線Ｄ３は、第１配線の幅を０．１２ｍｍ、第２配線の幅を０．１２ｍｍとし、第２配線を第１配線に対して＋Ｙ方向に４０μｍずらしたインダクタのインダクタンスを示している。
【００２６】
図６の実線Ｓ２及び破線Ｄ２に示すように、第１配線１１ａの幅が０．１２ｍｍ、第２配線１２ａの幅が０．０９ｍｍである場合、第２配線１２ａを第１配線１１ａに対して＋Ｙ方向に４０μｍずらしても、全ての周波数において、インダクタ１０ａのインダクタンスの減少は、比較的小さい。一方、図６の実線Ｓ３及び破線Ｄ３に示すように、第１配線の幅が０．１２ｍｍ、第２配線の幅が０．１２ｍｍである場合、第２配線を第１配線に対して＋Ｙ方向に４０μｍずらした場合、全ての周波数において、インダクタのインダクタンスの減少は、比較的大きい。
【００２７】
なぜなら、第１配線１１ａの幅が０．１２ｍｍ、第２配線１２ａの幅が０．０９ｍｍである場合、第２配線１２ａが第１配線１１ａに対して多少ずれたとしても、第２配線１２ａの全体が第１配線１１ａと重なるからである。一方、第１配線の幅が０．１２ｍｍ、第２配線の幅が０．１２ｍｍである場合、第２配線が第１配線に対して少しでもずれると、第１配線及び第２配線の一部が互いに重ならなくなるからである。加えて、重ならない箇所が発生すると、基板の上下での相互インダクタンスが減少する。
【００２８】
次に、図７を参照しながら、他の実施形態に係るインダクタの一例について説明する。図７は、他の実施形態に係るインダクタの一例を示す図である。また、上述した事項と重複する事項については説明を省略する。
【００２９】
インダクタ１０ｂは、積層基板に形成された第１配線１１ｂ及び第２配線１２ｂを備える。第１配線１１ｂは、第１面に渦巻状に形成されている平坦な配線である。第２配線１２ｂは、第２面に渦巻状に形成されている平坦な配線である。第１配線１１ｂは、第１屈曲部１０１ｂ，１０２ｂ，１０３ｂ，１０４ｂ，１０５ｂ，１０６ｂ，１０７ｂ，１０８ｂを備える。第２配線１２ｂは、第２屈曲部２０１ｂ，２０２ｂ，２０３ｂ，２０４ｂ，２０５ｂ，２０６ｂ，２０７ｂ，２０８ｂを備える。
【００３０】
また、インダクタ１０ｂは、ビア３００ｂ，３０１ｂ，３０２ｂ，３０３ｂ，３０４ｂ，３０５ｂ，３０６ｂ，３０７ｂ，３０８ｂ，３０９ｂを備える。ビア３００ｂ及びビア３０９ｂは、第１配線１１ｂと第２配線１２ｂとを並列に接続している。ビア３０２ｂは、第１屈曲部１０２ｂと第２屈曲部２０２ｂとを電気的に接続している。同様に、ビア３０３ｂは、第１屈曲部１０３ｂと第２屈曲部２０３ｂとを電気的に接続している。また、ビア３０４ｂは、第１屈曲部１０４ｂと第２屈曲部２０４ｂとを電気的に接続している。ビア３０５ｂは、第１屈曲部１０５ｂと第２屈曲部２０５ｂとを電気的に接続している。ビア３０６ｂは、第１屈曲部１０６ｂと第２屈曲部２０６ｂとを電気的に接続している。ビア３０７ｂは、第１屈曲部１０７ｂと第２屈曲部２０７ｂとを電気的に接続している。ビア３０８ｂは、第１屈曲部１０８ｂと第２屈曲部２０８ｂとを電気的に接続している。
【００３１】
これにより、ビア３０１ｂ，３０２ｂ，３０３ｂ，３０４ｂ，３０５ｂ，３０６ｂ，３０７ｂ，３０８ｂを介して適宜電荷が移動し、分散するため、第１屈曲部１０１ｂ，１０２ｂ，１０３ｂ，１０４ｂ，１０５ｂ，１０６ｂ，１０７ｂ，１０８ｂ及び第２屈曲部２０１ｂ，２０２ｂ，２０３ｂ，２０４ｂ，２０５ｂ，２０６ｂ，２０７ｂ，２０８ｂへの電界集中が抑制される。また、電界強度と磁界強度は、比例する。したがって、ビア３０１ｂ，３０２ｂ，３０３ｂ，３０４ｂ，３０５ｂ，３０６ｂ，３０７ｂ，３０８ｂは、第１屈曲部１０１ｂ，１０２ｂ，１０３ｂ，１０４ｂ，１０５ｂ，１０６ｂ，１０７ｂ，１０８ｂ及び第２屈曲部２０１ｂ，２０２ｂ，２０３ｂ，２０４ｂ，２０５ｂ，２０６ｂ，２０７ｂ，２０８ｂで発生する磁界を抑制し、当該磁界が周囲の電子部品に悪影響を与えることを抑制することができる。
【００３２】
また、第１屈曲部１０２ｂ、第２屈曲部２０２ｂ及びビア３０２ｂは、所定の方向、すなわちＺ方向において第１面に投影した場合に投影像が重なるように配置されていてもよい。同様に、第１屈曲部１０２ｂ、第２屈曲部２０２ｂ及びビア３０２ｂは、所定の方向、すなわちＺ方向において第１面に投影した場合に投影像が重なるように配置されていてもよい。第１屈曲部１０３ｂ、第２屈曲部２０３ｂ及びビア３０３ｂは、所定の方向、すなわちＺ方向において第１面に投影した場合に投影像が重なるように配置されていてもよい。第１屈曲部１０４ｂ、第２屈曲部２０４ｂ及びビア３０４ｂは、所定の方向、すなわちＺ方向において第１面に投影した場合に投影像が重なるように配置されていてもよい。
【００３３】
第１屈曲部１０５ｂ、第２屈曲部２０５ｂ及びビア３０５ｂは、所定の方向、すなわちＺ方向において第１面に投影した場合に投影像が重なるように配置されていてもよい。第１屈曲部１０６ｂ、第２屈曲部２０６ｂ及びビア３０６ｂは、所定の方向、すなわちＺ方向において第１面に投影した場合に投影像が重なるように配置されていてもよい。第１屈曲部１０７ｂ、第２屈曲部２０７ｂ及びビア３０７ｂは、所定の方向、すなわちＺ方向において第１面に投影した場合に投影像が重なるように配置されていてもよい。第１屈曲部１０８ｂ、第２屈曲部２０８ｂ及びビア３０８ｂは、所定の方向、すなわちＺ方向において第１面に投影した場合に投影像が重なるように配置されていてもよい。
【００３４】
なお、図７では、インダクタ１０ｂの屈曲部にビアが設けられているが、ビアの構成はこれに限られない。例えば図８に示すように、インダクタ１０ｃの屈曲部以外の場所にビア３１０が設けられてもよい。図８に示すように、インダクタ１０ｃの屈曲部以外の場所にもビア３１０を設けることにより、インダクタのインダクタンス値を下げずに、インダクタが備える寄生抵抗成分を低減することが可能となる。したがって、寄生抵抗成分を減らすことで、寄生抵抗によるＲＦ信号の損失を低減することが可能となる。なお、ビアの構成は、図７や図８に示した例に限られない。製造上の制約が無い限り多数のビアを設けることにより、寄生抵抗成分の削減効果を高めることができる。
【００３５】
次に、図９から図１５を参照しながら、本実施形態に係るインダクタについて説明する。
【００３６】
図９は、第１屈曲部と第２屈曲部とがビアで接続されておらず、第１屈曲部及び第２屈曲部の外周及び内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。図１０は、第１屈曲部と第２屈曲部とがビアで接続されておらず、第１屈曲部及び第２屈曲部の外周及び内周が曲線で構成されているインダクタの磁界強度分布の一例を示す図である。図１１は、第１屈曲部と第２屈曲部とがビアで接続されており、第１屈曲部及び第２屈曲部の外周及び内周が曲線で構成されているインダクタの磁界強度分布の一例を示す図である。図１２は、第１屈曲部と第２屈曲部とがビアで接続されておらず、第１屈曲部及び第２屈曲部の外周が曲線で構成されており、内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。図１３は、第１屈曲部と第２屈曲部とがビアで接続されており、第１屈曲部及び第２屈曲部の外周が曲線で構成されており、内周が略直角に屈曲しているインダクタの磁界強度分布の一例を示す図である。図１４は、図９、図１０、図１１及び図１３に示したインダクタのＱ値のシミュレーション結果を示す図である。図１５は、図９、図１０、図１１及び図１３に示したインダクタのインダクタンスのシミュレーション結果を示す図である。
【００３７】
図９に示したインダクタは、電気的に並列に接続された第１配線と第２配線とを備えるため、抵抗値が比較的小さくなり、図１４の曲線Ｃ１で表されるように、Ｑ値が比較的大きくなるため、電源が供給する電力を電力増幅器に効率的に伝達することができる。加えて、ＤＣ抵抗を小さくすることにより、電力増幅器に供給する電圧の電圧降下を下げるため、電力増幅器の効率向上が可能となる。さらに、インダクタンスを並列に接続しているにも関わらず、一定のインダクタンス値を得ることができるため、ＲＦ信号を電源に回り込むことを防ぐことができる。
【００３８】
また、図９に示したインダクタは、図１５の曲線Ｃ１０で表されるように、インダクタンスが比較的大きくなる。これは、図９に示したインダクタの屈曲部の外周および内周が略直角に屈曲しているからである。
【００３９】
さらに、図９に示したインダクタは、図９に示すように、磁界強度が比較的小さくなる。図９に示したインダクタは、磁界強度を比較的小さくすることにより、周囲の電子部品に与える影響を低減することができる。
【００４０】
図１０に示したインダクタは、電気的に並列に接続された第１配線と第２配線とを備えるため、抵抗値が比較的小さくなり、図１４の曲線Ｃ２で表されるように、Ｑ値が比較的大きくなるため、電源が供給する電力を電力増幅器に効率的に伝達することができる。
【００４１】
また、図１０に示したインダクタは、図１５の曲線Ｃ２０で表されるように、インダクタンスが比較的大きくなる。これは、図１０に示したインダクタの屈曲部の外周が曲線でかつ内周が略直角で構成されているからである。
【００４２】
さらに、図１０に示したインダクタは、図１０に示すように、磁界強度が全体的に図９に示したインダクタよりも小さくなる。また、この傾向は、特に屈曲部の外周の近傍で顕著である。このため、図１０に示したインダクタは、図９に示すインダクタよりも更に磁界強度を小さくすることにより、周囲の電子部品に与える影響をより低減することができる。
【００４３】
図１１に示したインダクタは、電気的に並列に接続された第１配線と第２配線とを備えるため、抵抗値が比較的小さくなり、図１４の曲線Ｃ３で表されるように、Ｑ値が比較的大きくなるため、電源が供給する電力を電力増幅器に効率的に伝達することができる。
【００４４】
また、図１１に示したインダクタは、図１５の曲線Ｃ３０で表されるように、インダクタンスが比較的小さくなる。これは、図１１に示したインダクタの屈曲部の外周が曲線で構成されているからである。
【００４５】
さらに、図１１に示したインダクタは、図１１に示すように、磁界強度が全体的に図１０に示したインダクタよりも小さくなる。また、この傾向は、特に屈曲部の外周の近傍で顕著である。これらは、図１１に示したインダクタの屈曲部がビアにより電気的に接続されているからである。このため、図１１に示したインダクタは、図１０に示すインダクタよりも更に磁界強度を小さくすることにより、周囲の電子部品に与える影響をより低減することができる。なお、互いに接続されている屈曲部及びビアを積層基板の端面に投影すると、投影像が互いに重なる。
【００４６】
図１２に示したインダクタは、図１２に示すように、磁界強度が全体的に図１１に示したインダクタよりも小さくなる。また、この傾向は、特に屈曲部の外周の近傍で顕著である。これは、図１２に示したインダクタの屈曲部は、図１１に示すインダクタよりも更に磁界強度を小さくすることにより、周囲の電子部品に与える影響をより低減することができる。
【００４７】
図１３に示したインダクタは、電気的に並列に接続された第１配線と第２配線とを備えるため、抵抗値が比較的小さくなり、図１４の曲線Ｃ４で表されるように、Ｑ値が比較的大きくなるため、電源が供給する電力を電力増幅器に効率的に伝達することができる。
【００４８】
また、図１３に示したインダクタは、図１５の曲線Ｃ４０で表されるように、インダクタンスが比較的大きくなる。これは、図１３に示したインダクタの屈曲部の外周が曲線で構成されており、内周が略直角に屈曲しているからである。
【００４９】
さらに、図１３に示したインダクタは、図１３に示すように、磁界強度が比較的小さくなる。また、この傾向は、特に屈曲部の外周の近傍で顕著である。これらは、図１３に示したインダクタの屈曲部がビアにより電気的に接続されているからである。このため、図１３に示したインダクタは、磁界強度を小さくすることにより、周囲の電子部品に与える影響をより低減することができる。なお、互いに接続されている屈曲部及びビアを積層基板の端面に投影すると、投影像が互いに重なる。
【００５０】
なお、本実施形態に係るインダクタは、図１又は図７に示したものに限定されない。図１６は、本実施形態に係るインダクタの一例を示す図である。例えば、本実施形態に係るインダクタ１０ｄは、図１６に示すように、互いに電気的に並列に接続された第１配線１１ｄ及び第２配線１２ｄと、互いに電気的に並列に接続された第３配線１３ｄ及び第４配線１４ｄとを備えていてもよい。第１配線１１ｄ及び第２配線１２ｄが並列に接続されたインダクタと、第３配線１３ｄ及び第４配線１４ｄとが並列に接続されたインダクタとは、直列に接続されていてもよい。
【００５１】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００５２】
１ａ，１ｂ…電力増幅モジュール、２…積層基板、４…第１層、６…第２層、１０ａ，１０ｂ，１０ｃ，１０ｄ…インダクタ、１１ａ，１１ｂ，１１ｄ…第１配線、１２ａ，１２ｂ，１２ｄ…第２配線、１３ｄ…第３配線、１４ｄ…第４配線、１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，１０４ａ，１０４ｂ，１０５ａ，１０５ｂ，１０６ａ，１０６ｂ，１０７ａ，１０７ｂ，１０８ａ，１０８ｂ…第１屈曲部、２０１ａ，２０１ｂ，２０２ａ，２０２ｂ，２０３ａ，２０３ｂ，２０４ａ，２０４ｂ，２０５ａ，２０５ｂ，２０６ａ，２０６ｂ，２０７ａ，２０７ｂ，２０８ａ，２０８ｂ…第２屈曲部、３００ａ，３００ｂ，３０１ａ，３０１ｂ，３０２ｂ，３０３ｂ，３０４ｂ，３０５ｂ，３０６ｂ，３０７ｂ，３０８ｂ，３０９ａ，３０９ｂ…ビア、４０…電力増幅器、５０…整合回路、６０…電源、７０…出力端子
【図１】
2019016618.tif 000003
【図２】
2019016618.tif 000004
【図３】
2019016618.tif 000005
【図４】
2019016618.tif 000006
【図５】
2019016618.tif 000007
【図６】
2019016618.tif 000008
【図７】
2019016618.tif 000009
【図８】
2019016618.tif 000010
【図９】
2019016618.tif 000011
【図１０】
2019016618.tif 000012
【図１１】
2019016618.tif 000013
【図１２】
2019016618.tif 000014
【図１３】
2019016618.tif 000015
【図１４】
2019016618.tif 000016
【図１５】
2019016618.tif 000017
【図１６】
2019016618.tif 000018