(57)【要約】【課題】メモリ装置及びメモリ装置の電圧制御方法が提供される。【解決手段】本発明のメモリ装置は、同期回路と、クロックツリーと、メモリコントローラとを備える。同期回路は、基準クロックを受信し、クロック信号を生成する。クロックツリーは、マルチプレクサの出力端子に接続され、クロック信号を複数の信号経路に割り当てる。メモリコントローラは、同期回路に接続され、同期回路を制御してメモリ装置の動作モードに応じてクロック信号の周波数を調整する。【選択図】        図１
2019215845.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックを受信し、クロック信号を生成する同期回路と、
マルチプレクサの出力端子に接続され、前記クロック信号を複数の信号経路に割り当てるクロックツリーと、
前記同期回路に接続され、前記同期回路を制御してメモリ装置の動作モードに応じて前記クロック信号の周波数を調整するメモリコントローラと、
を備えることを特徴とするメモリ装置。
【請求項２】
前記メモリ装置が省電力モードにある場合、前記メモリコントローラは、前記同期回路を制御して前記クロック信号の周波数を下げる、ことを特徴とする請求項１に記載のメモリ装置。
【請求項３】
前記同期回路は、
前記基準クロックを受信し、前記クロック信号を生成する遅延ロックループ回路と、
前記遅延ロックループ回路に接続され、前記クロック信号を分割して周波数分割信号を生成する分周器と、
前記メモリコントローラと、前記遅延ロックループ回路と、前期分周器とに接続される前記マルチプレクサと、を備え、
前記メモリコントローラが、前記マルチプレクサを制御して前記メモリ装置の動作モードに応じて前記クロック信号または前記周波数分割信号を前記クロックツリーに出力する、
ことを特徴とする請求項１に記載のメモリ装置。
【請求項４】
前記メモリ装置が省電力モードにある場合、前記メモリコントローラは、前記マルチプレクサを制御して前記クロックツリーに前記周波数分割信号を出力する、ことを特徴とする請求項３に記載のメモリ装置。
【請求項５】
前記周波数分割信号の周波数は、前記クロック信号の周波数の半分である、ことを特徴とする請求項３に記載のメモリ装置。
【請求項６】
メモリ装置の電圧制御方法であって、前記メモリ装置はクロックツリーを備える前記メモリ装置の電圧制御方法は、
前記メモリ装置の動作モードを判別し、
前記メモリ装置の動作モードに応じて、前記クロックツリーによって受信されるクロック信号の周波数を調整する、
ことを含む、ことを特徴とするメモリ装置の電圧制御方法。
【請求項７】
前記メモリ装置が省電力モードにある場合、前記クロック信号の周波数が下げられる、ことを特徴とする請求項６に記載のメモリ装置の電圧制御方法。
【請求項８】
前記メモリ装置は、更に、前記クロック信号を生成する遅延ロックループ回路を備え、
前記メモリ装置の電圧制御方法は、
分周器を設けて前記クロック信号を分割して周波数分割信号を生成し、
前記メモリ装置の動作モードに応じて前記周波数分割信号または前記クロック信号を前記クロックツリーに出力する、
ことを含む、ことを特徴とする請求項６に記載のメモリ装置の電圧制御方法。
【請求項９】
前記メモリ装置が省電力モードにある場合、前記周波数分割信号を前記クロックツリーに出力する、ことを含む、ことを特徴とする請求項８に記載のメモリ装置の電圧制御方法。
【請求項１０】
前記周波数分割信号の周波数は、前記クロック信号の周波数の半分である、ことを特徴とする請求項８に記載のメモリ装置の電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、具体的には、メモリ装置及びメモリ装置の電圧制御方法に関する。
【背景技術】
【０００２】
エネルギー節約のため、異なる電力モードを用いる集積回路設計が広く採用されている。一般に、通常の動作電力モードにおいては、集積回路内の回路は、最大動作電圧で動作でき、その一方で省電力モードでは、動作電圧はエネルギー節約の目的を達成するために下げられる。メモリの分野において、クロックツリーが、主に集積回路内の各構成要素にシステムクロックを転送するため用いられる。メモリ装置が省電力モードから通常モードに切り替わり、データにアクセスする場合、省電力モードにおけるクロックツリーの低電源電圧を、遅延ロックループ回路によってロックされた電圧まで上げるには多くの時間を要する。電源電圧はクロックツリーの動作に大きな影響があるので、省電力モードにおけるクロックツリーの電源電圧の大幅な電圧低下によって、システムクロックが、メモリ装置が通常モードに切り替わりデータにアクセスする際、所定時間内に期待される電圧まで上昇できない場合があり、データアクセスエラーを生じさせる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、メモリ装置及びメモリ装置の電圧制御方法に関し、データアクセスエラーなしでエネルギー節約の目的を達成することが可能である。
【課題を解決するための手段】
【０００４】
本発明のメモリ装置は、同期回路と、クロックツリーと、メモリコントローラとを備える。同期回路は、基準クロックを受信し、クロック信号を生成する。クロックツリーは、マルチプレクサの出力端子に接続され、前記クロック信号を複数の信号経路に割り当てる。メモリコントローラは、前記同期回路に接続され、前記同期回路を制御してメモリ装置の動作モードに応じて前記クロック信号の周波数を調整する。
【０００５】
本発明の一つの実施の形態においては、前記メモリ装置が省電力モードにある場合、前記メモリコントローラは、前記同期回路を制御して前記クロック信号の周波数を下げる。
【０００６】
本発明の一つの実施の形態においては、前記同期回路は、遅延ロックループ回路と、分周器と、マルチプレクサとを備える。遅延ロックループ回路は、前記基準クロックを受信し、前記クロック信号を生成する。分周器は、前記遅延ロックループ回路に接続され、前記クロック信号を分割して周波数分割信号を生成する。マルチプレクサは、前記メモリコントローラと、前記遅延ロックループ回路と、前期分周期とに接続される。メモリコントローラは、前記マルチプレクサを制御して前記メモリ装置の動作モードに応じて前記クロック信号または前記周波数分割信号を前記クロックツリーに出力する。
【０００７】
本発明の一つの実施の形態においては、前記メモリ装置が省電力モードにある場合、前記メモリコントローラは、前記マルチプレクサを制御して前記クロックツリーに前記周波数分割信号を出力する。
【０００８】
本発明の一つの実施の形態においては、前記周波数分割信号の周波数は、前記クロック信号の周波数の半分である。
【０００９】
本発明は、また、メモリ装置の電圧制御方法を提供する。前記メモリ装置は、クロックツリーを備え、前記メモリ装置の電圧制御方法は、前記メモリ装置の動作モードを判別し、前記メモリ装置の動作モードに応じて、前記クロックツリーによって受信されるクロック信号の周波数を調整する。
【００１０】
本発明の一つの実施の形態においては、前記メモリ装置が省電力モードにある場合、前記クロック信号の周波数が下げられる。
【００１１】
本発明の一つの実施の形態においては、前記メモリ装置は、更に、前記クロック信号を生成する遅延ロックループ回路を備え、前記メモリ装置の電圧制御方法は、分周器を設けて前記クロック信号を分割して周波数分割信号を生成し、前記メモリ装置の動作モードに応じて前記周波数分割信号または前記クロック信号を前記クロックツリーに出力する。
【００１２】
本発明の一つの実施の形態においては、前記メモリ装置の電圧制御方法は、前記メモリ装置が省電力モードにある場合、前記周波数分割信号を前記クロックツリーに出力することを含む。
【００１３】
本発明の一つの実施の形態においては、前記周波数分割信号の周波数は、前記クロック信号の周波数の半分である。
【発明の効果】
【００１４】
以上より、本発明の一つの実施の形態においては、クロックツリーによって受信されるクロック信号の周波数は、メモリ装置の動作モードに応じて調整され、省電力モードでは電力消費が低減され、クロックツリーの電源電圧の電圧降下が低減される。省電力モードにおけるクロックツリーの電源電圧の電圧降下が低減される（つまり、クロックツリーの電源電圧が安定化される）ので、メモリ装置の動作モードが省電力モードから通常モードに切り替わる際、メモリ装置のデータアクセスエラーが回避され、データアクセスエラーなしでエネルギーを節約する目的が達成される。
【００１５】
本発明の特定の実施の形態について、以下の詳細な説明並びに添付の図面を参照して詳細に説明する。詳細な説明は、本発明の原理を適用可能な例を明確に示す。しかしながら、本発明の実施の形態についての技術的範囲は、当該実施の形態に限定されるものではない。本発明の実施の形態は添付の特許請求の範囲から逸脱しない様々な応用、変更、均等を包含する。
【００１６】
実施の形態、及び／または、開示する特徴についての詳細な説明は、他の実施の形態の特徴と組み合わせて、あるいは、他の実施の形態の特徴に代えて、同一あるいは同様にして１つ以上の実施の形態に適用可能である。
【００１７】
「備える／含む」といった用語については、特徴、アセンブリ、ステップあるいは構成要素が存在することを示し、別の特徴、別のアセンブリ、別のステップあるいは別の構成要素が存在することを排除するものではない。
【００１８】
添付の図面は発明についての更なる理解のために供され、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本発明の実施の形態を図示し、詳細な説明とともに、本発明の原理を説明するものである。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態に係るメモリ装置の概略図である。
【００２０】
【図２】本発明の実施の形態に係るメモリ装置の別の概略図である。
【００２１】
【図３】本発明の実施の形態に係るメモリ装置の電圧制御方法のフローチャートである。
【００２２】
【図４】本発明の実施の形態に係るメモリ装置の電圧制御方法の別のフローチャートである。
【発明を実施するための形態】
【００２３】
本発明の好ましい実施の形態について詳細に説明する。それらの例を添付の図面に図示する。可能な限り、同一あるいは類似の部分については、図面及び詳細な説明において同一の参照番号を付す。
【００２４】
本明細書の詳細な説明によって、本発明の先の及び他の特徴が添付の図面を参照してより明らかになる。発明の実施の形態について、本明細書及び図面に具体的に示し、当該実施の形態は、発明の原理を採用する実施の形態のうちのいくつかを包含する。しかしながら、本発明はここで開示する実施の形態に限定されない点、理解され得るところである。また、本発明は、特許請求の範囲内における変更、変換、及び均等の全てを包含する。
【００２５】
図１は、本発明の実施の形態に係るメモリ装置の概略図である。図１に示すように、メモリ装置は、同期回路１０２と、クロックツリー１０４と、メモリコントローラ１０６とを備え、同期回路１０２は、クロックツリー１０４及びメモリコントローラ１０６に接続される。同期回路１０２は、基準クロックＣＬＫＩＮを受信し、クロック信号ＣＬＫを生成する。クロックツリーは、複数の信号パス１０８にクロック信号ＣＬＫを割り当て、複数の信号パスに対応する構成要素（例えば、メモリアレイ、行デコーダ回路、列デコーダ回路、ロケーションレジスタ、制御ロジック回路であるが、これらに限定されない）にクロック信号ＣＬＫを供給する。メモリコントローラ１０６は、同期回路を制御してメモリ装置の動作モードに応じてクロックツリー１０４によって受信されるクロック信号ＣＬＫの周波数を調整し、省電力モードにおいて電源消費が低減され、メモリ装置の動作モードが省電力モードから通常モードに切り替わりデータにアクセスする際、メモリ装置のデータアクセスエラーを回避する。
【００２６】
例えば、メモリコントローラ１０６がアクセスコマンドを受け取らない場合、つまり、メモリ装置が通常モードでない場合、メモリ装置は、省電力モードになることができる。メモリ装置が省電力モードである場合、メモリコントローラ１０６は、クロックツリー１０４によって受信されるクロック信号ＣＬＫの周波数を下げるように同期回路１０２を制御する。例えば、メモリコントローラ１０６は、同期回路１０２を制御してクロック信号ＣＬＫの周波数を半分まで下げ、それによって電源電圧ＶＤＤを若干下げる、例えば、通常モードにおける電源電圧ＶＤＤの基準電圧の０．９倍まで下げる。下げられた電源電圧（０．９ＶＤＤ）は、通常モードにおける電源電圧（ＶＤＤ）に近似するので、メモリ装置の動作モードが省電力モードから通常モードに切り替えられ、データにアクセスする場合、下げられた電源電圧は迅速に通常モードにおける基準電圧まで上昇でき、これにより、クロックツリー１０４によって供給されるクロック信号は、所定時間内に期待される電圧まで上昇でき、ひいてはデータアクセスエラーが回避される。
【００２７】
周波数が下げられたクロック信号ＣＬＫの周波数は、クロック信号ＣＬＫの周波数の半分に限定されない。他の実施形態においては、周波数が下げられたクロック信号ＣＬＫの周波数は、他の周波数値であってよい。
【００２８】
図２は、本発明の実施の形態に係るメモリ装置の別の概略図である。より詳細には、図２の実施形態に係る同期回路１０２は、遅延ロックループ（ＤＬＬ）回路２０２と、マルチプレクサ２０４と、分周器２０６とを備え、遅延ロックループ回路２０２は、マルチプレクサ２０４の入力端子に接続され、分周器２０６は、遅延ロックループ回路２０２及びマルチプレクサ２０４の他の入力端子に接続され、マルチプレクサ２０４の制御端子は、メモリコントローラ１０６に接続され、マルチプレクサ２０４の出力端子は、クロックツリー１０４に接続される。遅延ロックループ回路２０２は、基準クロックＣＬＫＩＮ及びクロックツリー１０４が出力したフィードバック信号ＦＢ１に応じて、マルチプレクサ２０４へのクロック信号ＣＬＫを生成する。分周器２０６は、クロック信号を分割してマルチプレクサ２０４への周波数分割信号ＤＣＬＫを生成し、周波数分割信号ＤＣＬＫの周波数は、例えばクロック信号の周波数の４分の１であるが、これに限定されない。メモリコントローラ１０６は、マルチプレクサ２０４を制御してメモリ装置の動作モードに応じてクロック信号ＣＬＫまたは周波数分割信号ＤＣＬＫをクロックツリー１０４に出力する。例えば、メモリ装置が省電力モードにある場合、メモリコントローラ１０６は、周波数分割信号ＤＣＬＫを出力するようにマルチプレクサ２０４を制御し、消費電力を低減する。メモリ装置が省電力モードから通常モードに切り替わり、データにアクセスする場合、メモリコントローラ１０６は、マルチプレクサ２０４を制御してクロック信号ＣＬＫを出力する。下げられたクロック信号ＣＬＫ（つまり、周波数分割信号ＤＣＬＫ）による電源電圧の電圧低下は小さい（例えば、電源電圧ＶＤＤは、通常モードにおける電源電圧ＶＤＤの基準電圧の０．９５倍まで下げられる）ので、クロックツリー１０４の電源電圧ＶＤＤは、メモリ装置が省電力モードから通常モードに切り替わり、データにアクセスする際、遅延ロックループ回路２０２によって迅速に基準電圧まで上昇でき、クロックツリー１０４によって供給されるクロック信号は、所定時間内に期待される電圧まで上昇でき、データアクセスエラーが回避される。
【００２９】
図３は、本発明の実施の形態に係るメモリ装置の電圧制御方法のフローチャートである。図３を参照すると、上記の実施形態によれば、メモリ装置の電圧制御方法は、次のステップを含む。最初に、メモリ装置の動作モードを判別し（ステップＳ３０２）、次に、メモリ装置の動作モードに応じてクロックツリーによって受信されるクロック信号の周波数を調整する（ステップＳ３０４）。例えば、図４に示すように、メモリ装置がステップＳ４０２において通常モードであると判別された場合、ステップＳ４０２を実行し続ける。一方で、メモリ装置がステップＳ４０２において省電力モードであると判別された場合には、クロック信号の周波数が下げられ（ステップＳ４０４）、例えば、これに限定されないが、クロック信号の周波数の半分に下げられ、省電力モードにおけるクロックツリーの電源電圧の電圧降下を低減する。従って、メモリ装置の動作モードが省電力モードから通常モードに切り替わり、データにアクセスする場合、下げられた電源電圧は、通常モードにおける基準電圧まで迅速に上昇することができ、これにより、クロックツリー１０４によって供給されるクロック信号は、所定時間内に期待される電圧まで上昇でき、データアクセスエラーが回避される。ある実施の形態では、ステップＳ３０４は、クロック信号を分割して周波数分割信号を生成する分周器を設け、メモリ装置の動作モードに応じてクロックツリーに周波数分割信号あるいはクロック信号を出力することを含んでよい。同様に、ステップＳ４０４は、クロック信号を分割して周波数分割信号を生成する分周器を設け、クロックツリーに周波数分割信号を出力することを含んでよい。
【００３０】
要約すると、本発明においては、クロックツリーによって受信されたクロック信号の周波数が、メモリ装置の動作モードに応じて調整され、省電力モードにおける消費電力を低減し、クロックツリーの電源電圧の電圧降下を低減する。省電力モードにおけるクロックツリーの電源電圧の電圧降下が低減されるので（つまり、クロックツリーの電源電圧が安定化されるので）、メモリ装置の動作モードが省電力モードから通常モードに切り替わる際、メモリ装置のデータアクセスエラーが回避され、データアクセスエラーなしでエネルギー節約をする目的が達成される。
【００３１】
本発明の技術的範囲から逸脱しない限り、様々な応用及び変更を本発明の構成に行うことが可能な点、当業者にとって明らかである。以上を鑑み、本発明は、特許請求の範囲及びその均等の範囲内における本発明の応用及び変更も包含するものである。
【図１】
2019215845.tif 000003
【図２】
2019215845.tif 000004
【図３】
2019215845.tif 000005
【図４】
2019215845.tif 000006
【外国語明細書】
2019215845000001.pdf