(57)【要約】      （修正有）【課題】ＣＴＵからのＣＵの読み出しをより高速に行う装置および方法を提供する。【解決手段】四分木空間分割により画像領域を再帰的に分割することで得られる複数のブロックのうち第１のブロックの次に符号化する第２のブロックを、第１のブロックのサイズに基づいて特定する特定ステップＳ３０５と、該第２のブロックを符号化する符号化ステップＳ３０３とを備える。特定ステップは、画像領域を最小のサイズを有する複数のサブブロックに分割した場合における複数のサブブロックのそれぞれの符号化順を示す情報を取得し、第１のブロック中の符号化順において先頭のサブブロックから、符号化順においてサブブロックのサイズに対する第１のブロックのサイズの倍率に応じた個数分だけ後のサブブロックを特定し、符号化順において特定したサブブロックを先頭とする第２のブロックを特定する。【選択図】図３
2019016895.tif 000002
【特許請求の範囲】
【請求項１】
四分木空間分割により画像領域を再帰的に分割することで得られる複数のブロックのうち第１のブロックの次に符号化する第２のブロックを、前記第１のブロックのサイズに基づいて特定する特定手段と、
前記第２のブロックを符号化する符号化手段と
を備えることを特徴とする画像処理装置。
【請求項２】
前記特定手段は、
前記画像領域を最小のサイズを有する複数のサブブロックに分割した場合における該複数のサブブロックのそれぞれの符号化順を示す情報を取得し、前記第１のブロック中の前記符号化順において先頭のサブブロックから、前記符号化順において前記サブブロックのサイズに対する前記第１のブロックのサイズの倍率に応じた個数分だけ後のサブブロックを特定し、前記符号化順において該特定したサブブロックを先頭とする前記第２のブロックを特定する
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記符号化順は、前記複数のサブブロックに対するモートン序列であることを特徴とする請求項２に記載の画像処理装置。
【請求項４】
前記符号化手段は、前記第２のブロックに対して、インター予測を行うインター予測符号化、イントラ予測を行うイントラ予測符号化、の何れかの予測符号化を行うことを特徴とする請求項１乃至３の何れか１項に記載の画像処理装置。
【請求項５】
前記画像領域は、画像を四分木空間分割により分割したＣＴＵ（Ｃｏｄｉｎｇ  Ｔｒｅｅ  Ｕｎｉｔ）であることを特徴とする請求項１乃至４の何れか１項に記載の画像処理装置。
【請求項６】
前記画像領域を四分木空間分割により再帰的に分割することで得られるそれぞれのブロックは、ＣＵ（Ｃｏｄｉｎｇ  Ｕｎｉｔ）であることを特徴とする請求項１乃至５の何れか１項に記載の画像処理装置。
【請求項７】
画像処理装置が行う画像処理方法であって、
前記画像処理装置の特定手段が、四分木空間分割により画像領域を再帰的に分割することで得られる複数のブロックのうち第１のブロックの次に符号化する第２のブロックを、前記第１のブロックのサイズに基づいて特定する特定工程と、
前記画像処理装置の符号化手段が、前記第２のブロックを符号化する符号化工程と
を備えることを特徴とする画像処理方法。
【請求項８】
コンピュータを、請求項１乃至７の何れか１項に記載の画像処理装置の各手段として機能させるためのコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、符号化技術に関するものである。
【背景技術】
【０００２】
動画像の圧縮記録の符号化方式として、Ｈ．２６５／ＨＥＶＣ（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ）符号化方式（以下、ＨＥＶＣ）が知られている。ＨＥＶＣでは、動画像を構成する各フレームの画像は、四分木空間分割によってＣＴＵ（Ｃｏｄｉｎｇ  Ｔｒｅｅ  Ｕｎｉｔ）と呼ばれる画素ブロックに分割される。また、ＣＴＵを更に再帰的に四分木空間分割することもできる。ＨＥＶＣにおいてＣＴＵが取り得るブロックサイズには６４×６４、３２×３２、１６×１６がある。また、ＣＴＵを再帰的に四分木空間分割することで得られるＣＵ（Ｃｏｄｉｎｇ  Ｕｎｉｔ）が取り得るブロックサイズには６４×６４、３２×３２、１６×１６、８×８がある。ＨＥＶＣでは符号化処理はＣＵを単位に行われる。特許文献１には、ブロックサイズが可変の圧縮方式においても、画像変動時に符号化効率を上げながら画質も向上させるための技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１１５９０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＣＴＵに含まれるそれぞれのＣＵについて符号化処理を行うためには、ＣＴＵにおいて符号化対象となるＣＵの位置を特定する必要がある。ＣＴＵに含まれる全てのＣＵのサイズが同じであれば、それぞれのＣＵの位置の特定は容易であるが、ＣＴＵに異なるサイズのＣＵが含まれうる。このようなケースについて、図１を用いて説明する。
【０００５】
図１には、縦６４画素×横６４画素のＣＴＵを示しており、ＣＴＵの左上隅の座標位置（Ｘ座標、Ｙ座標）＝（０，０）、右下隅の座標位置（Ｘ座標、Ｙ座標）＝（６３，６３）としている。図１のＣＴＵは再帰的な四分木空間分割により１３個のＣＵに分割されている。ＣＵに付された番号０〜１２は該ＣＵの読み出し順（符号化順）を示しており、所謂モートン序列である。
【０００６】
番号「０」が付されたＣＵ（ＣＵ０と称する）は３２画素×３２画素のサイズを有し、左上隅の座標位置は（０，０）である。番号「１」〜「４」が付されたそれぞれのＣＵ（それぞれＣＵ１〜ＣＵ４と称する）は１６画素×１６画素のサイズを有し、左上隅の座標位置は（３２，０）、（４８，０）、（３２，１６）、（４８，１６）である。番号「５」〜「８」が付されたそれぞれのＣＵ（それぞれＣＵ５〜ＣＵ８と称する）は８画素×８画素のサイズを有し、左上隅の座標位置は（０，３２）、（８，３２）、（０，４０）、（８，４０）である。番号「９」〜「１１」が付されたそれぞれのＣＵ（それぞれＣＵ９〜ＣＵ１１と称する）は１６画素×１６画素のサイズを有し、左上隅の座標位置は（１６，３２）、（０，４８）、（１６，４８）である。番号「１２」が付されたＣＵ（ＣＵ１２と称する）は３２画素×３２画素のサイズを有し、左上隅の座標位置は（３２，３２）である。
【０００７】
ここで、現在ＣＵ０を符号化対象としている場合、次に符号化する（読み出す）ＣＵはＣＵ１である。ＣＵ０の座標位置に対するＣＵ１の座標位置のオフセット量はＸ座標については「＋３２」、Ｙ座標については「０」である。然るに、ＣＵ０の座標位置にこのオフセット量を加えた座標位置を左上隅とする１６画素×１６画素の領域をＣＵ１として読み出すことになる。次に、現在ＣＵ２を符号化対象としている場合、次に符号化するＣＵはＣＵ３である。ＣＵ２の座標位置に対するＣＵ３の座標位置のオフセット量はＸ座標については「−１６」、Ｙ座標については「＋１６」である。然るに、ＣＵ２の座標位置にこのオフセット量を加えた座標位置を左上隅とする１６画素×１６画素の領域をＣＵ３として読み出すことになる。次に、現在ＣＵ４を符号化対象としている場合、次に符号化するＣＵはＣＵ５である。ＣＵ４の座標位置に対するＣＵ５の座標位置のオフセット量はＸ座標については「−４８」、Ｙ座標については「＋１６」である。然るに、ＣＵ４の座標位置にこのオフセット量を加えた座標位置を左上隅とする８画素×８画素の領域をＣＵ５として読み出すことになる。このように、従来では、ＣＴＵにおける各ＣＵを読み出して符号化する場合、ＣＵの読み出し順やサイズに応じてオフセット量は一定ではないため、次に読み出すＣＵの位置を、その読み出し順やサイズに応じて毎回計算する必要があり、処理が煩雑となる。
【０００８】
本発明はこのような問題に鑑みてなされたものであり、ＣＴＵからのＣＵの読み出しをより高速に行うための技術を提供する。
【課題を解決するための手段】
【０００９】
本発明の一様態は、四分木空間分割により画像領域を再帰的に分割することで得られる複数のブロックのうち第１のブロックの次に符号化する第２のブロックを、前記第１のブロックのサイズに基づいて特定する特定手段と、前記第２のブロックを符号化する符号化手段とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明の構成によれば、ＣＴＵからのＣＵの読み出しをより高速に行うことができる。
【図面の簡単な説明】
【００１１】
【図１】ＣＴＵの構成例を説明する図。
【図２】画像処理装置の機能構成例を示すブロック図。
【図３】画像処理装置がＣＴＵを符号化するために行う処理のフローチャート。
【図４】参照情報を示す図。
【図５】ステップＳ３０５における処理の詳細を示すフローチャート。
【図６】コンピュータ装置のハードウェア構成例を示すブロック図。
【図７】第１の実施形態の動作処理の一例を示す図。
【図８】座標変換テーブルの一例を示す図。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照し、本発明の実施形態について説明する。なお、以下説明する実施形態は、本発明を具体的に実施した場合の一例を示すもので、特許請求の範囲に記載した構成の具体的な実施例の１つである。
【００１３】
［第１の実施形態］
本実施形態では動画像を構成する各フレームの画像を符号化する画像処理装置について説明する。先ず、本実施形態に係る画像処理装置の機能構成例について、図２のブロック図を用いて説明する。
【００１４】
分割部１０１は、動画像を構成する各フレームの画像（入力画像）を取得し、該入力画像を四分木空間分割によって再帰的に分割する。分割部１０１は先ず、入力画像を四分木空間分割により複数のＣＴＵ（Ｃｏｄｉｎｇ  Ｔｒｅｅ  Ｕｎｉｔ）に分割し、更に該ＣＴＵを再帰的に四分木空間分割することでＣＵ（Ｃｏｄｉｎｇ  Ｕｎｉｔ）を得る。
【００１５】
取得部１０２は、分割部１０１によって分割されたそれぞれのＣＴＵについて、該ＣＴＵを構成するＣＵを符号化順に読み出して符号化部１０３に対して送出する。符号化部１０３は、取得部１０２から送出されたＣＵを符号化する。制御部１０４は、分割部１０１、取得部１０２、符号化部１０３を含む画像処理装置全体の動作制御を行う。
【００１６】
次に、上記の画像処理装置が１つのＣＴＵを符号化するために行う処理について、図３のフローチャートに従って説明する。図３のフローチャートは、取得部１０２が１つのＣＴＵを分割部１０１から取得した場合に、取得部１０２及び符号化部１０３によって該１つのＣＴＵを符号化するための処理を示すフローチャートである。従って、画像処理装置は１枚の入力画像を構成するそれぞれのＣＴＵについて図３のフローチャートに従った処理を行うことで、該入力画像に対する符号化を行うことができる。以下では一例として、取得部１０２は図１に示したＣＴＵを分割部１０１から取得したものとして説明する。
【００１７】
画像処理装置には予め図４に示す如く、ＣＴＵ内の全てのＣＵが四分木空間分割における最小サイズ（８画素×８画素とする）を有するＣＵ（最小ＣＵと称する）になったときのそれぞれの最小ＣＵの符号化順及び座標位置が参照情報として登録されている。最小ＣＵの座標位置とは、例えば、ＣＴＵにおける該最小ＣＵの左上隅の座標位置である。符号化順はモートン序列に従っている。以下では、符号化順においてｉ番目のＣＵをＣＵ（ｉ）と表し、参照情報が規定する符号化順においてｊ番目の最小ＣＵをＭＣＵ（ｊ）と表す。
【００１８】
ステップＳ３０１では、制御部１０４は、以下の処理で用いる変数ｉ及び変数ｊの値を０に初期化すると共に、参照情報を取得する。参照情報は、画像処理装置内の不図示のメモリから取得しても良いし、外部の装置から取得しても良い。
【００１９】
ステップＳ３０２で取得部１０２は左上隅の最小ＣＵがＭＣＵ（ｊ）となるＣＵ（ｉ）（参照情報が規定する符号化順においてＭＣＵ（ｊ）を先頭とするＣＵ（ｉ））をＣＴＵから特定し、該特定したＣＵ（ｉ）をＣＴＵから取得して符号化部１０３に出力する。ステップＳ３０１からステップＳ３０２に処理が進んだ時点ではｉ＝ｊ＝０である。そのため、この場合、ステップＳ３０２では取得部１０２は、左上隅の最小ＣＵがＭＣＵ（０）となり、縦３２画素×横３２画素のサイズを有するＣＵ（０）をＣＴＵから取得して符号化部１０３に出力することになる。上記の通り、ＭＣＵ（０）の左上隅の座標位置は（０，０）であり、ＣＵ（０）のブロックサイズは縦３２画素×横３２画素であるため、ＣＴＵの左上隅の位置から縦３２画素×横３２画素の画像領域をＣＵ（０）として取得する。ＣＵ（ｉ）も同様に、ＭＣＵ（ｊ）の左上隅の位置から縦Ｐ画素×横Ｑ画素（ＰはＣＵ（ｉ）の縦の画素数、ＱはＣＵ（ｉ）の横の画素数）の画像領域をＣＵ（ｉ）として取得する。
【００２０】
ステップＳ３０３では、符号化部１０３は、取得部１０２から出力されたＣＵ（ｉ）に対して符号化処理を行う。符号化処理には、インター予測（画面間予測、動き補償予測）を行うインター予測符号化モード、イントラ予測（画面内予測）を行うイントラ予測符号化モード、の２つの予測符号化モードが採用されている。符号化部１０３は、この２つの予測符号化モードのうち制御部１０４によって設定された予測符号化モードに対応する符号化（インター予測符号化／イントラ予測符号化）を行う。何れの予測符号化モードにおいても、「イントラ予測／インター予測、量子化、エントロピー符号化などの一連の処理」は、ＣＵの単位で行われる。
【００２１】
ステップＳ３０４では、制御部１０４は、ｉ＜Ｎであるか否かを判断する。ここで、Ｎは、ＣＴＵに含まれているＣＵの総数であり、図１の場合、Ｎ＝１３である。このような判断の結果、ｉ≧Ｎであれば、ＣＴＵにおける全てのＣＵの符号化を行ったので、該ＣＴＵについての図３のフローチャートに従った処理は終了する。一方、ｉ＜Ｎである場合には、処理はステップＳ３０５に進む。
【００２２】
ステップＳ３０５では、取得部１０２は、ＣＵ（ｉ）の次に符号化するＣＵ（ｉ＋１）の左上隅の最小ＣＵをＭＣＵ（ｊ＋ｋ）とするときに、このｋの値（オフセット）を、ＣＵ（ｉ）のサイズ（面積）に応じて決定する。ステップＳ３０５における処理の詳細について、図５のフローチャートに従って説明する。
【００２３】
ステップＳ５０１では、取得部１０２は、ＣＵ（ｉ）のサイズが８画素×８画素であるのか否かを判断する。この判断の結果、ＣＵ（ｉ）のサイズが８画素×８画素であれば、処理はステップＳ５０２に進み、ＣＵ（ｉ）のサイズが８画素×８画素ではない場合には、処理はステップＳ５０３に進む。
【００２４】
ステップＳ５０２では、取得部１０２は、オフセットｋ＝１とする。ＣＵ（ｉ）のサイズが最小ＣＵと同じ８画素×８画素である場合、参照情報が規定する符号化順においてＣＵ（ｉ）の先頭の最小ＣＵから１つ後の最小ＣＵは、参照情報が規定する符号化順においてＣＵ（ｉ＋１）の先頭の最小ＣＵとなる。図４を例にとると、ＣＵ（ｉ）がＭＣＵ（０）である場合、参照情報が規定する符号化順においてＭＣＵ（０）の１つ後の最小ＣＵであるＭＣＵ（１）は、参照情報が規定する符号化順においてＣＵ（ｉ＋１）の先頭の最小ＣＵとなる。このように、最小ＣＵのサイズに対するＣＵ（ｉ）のサイズの倍率が１の場合は、オフセットｋ＝１となる。
【００２５】
ステップＳ５０３では、取得部１０２は、ＣＵ（ｉ）のサイズが１６画素×１６画素であるのか否かを判断する。この判断の結果、ＣＵ（ｉ）のサイズが１６画素×１６画素であれば、処理はステップＳ５０４に進み、ＣＵ（ｉ）のサイズが１６画素×１６画素ではない場合には、処理はステップＳ５０５に進む。
【００２６】
ステップＳ５０４では、取得部１０２は、オフセットｋ＝４とする。ＣＵ（ｉ）のサイズが最小ＣＵのサイズの４倍である１６画素×１６画素である場合、参照情報が規定する符号化順においてＣＵ（ｉ）の先頭の最小ＣＵから４つ後の最小ＣＵは、参照情報が規定する符号化順においてＣＵ（ｉ＋１）の先頭の最小ＣＵとなる。図４を例にとると、参照情報が規定する符号化順においてＣＵ（ｉ）の先頭の最小ＣＵがＭＣＵ（０）であるとする（このとき、ＣＵ（ｉ）はＭＣＵ（０）〜ＭＣＵ（３）で構成されている）。このとき、参照情報が規定する符号化順においてＭＣＵ（０）の４つ後の最小ＣＵであるＭＣＵ（４）は、参照情報が規定する符号化順においてＣＵ（ｉ＋１）の先頭の最小ＣＵとなる。このように、最小ＣＵのサイズに対するＣＵ（ｉ）のサイズの倍率が４の場合は、オフセットｋ＝４となる。
【００２７】
ステップＳ５０５では、取得部１０２は、ＣＵ（ｉ）のサイズは３２画素×３２画素であるとして、オフセットｋ＝１６とする。ＣＵ（ｉ）のサイズが最小ＣＵのサイズの１６倍である３２画素×３２画素である場合、参照情報が規定する符号化順においてＣＵ（ｉ）の先頭の最小ＣＵから１６後の最小ＣＵは、参照情報が規定する符号化順においてＣＵ（ｉ＋１）の先頭の最小ＣＵとなる。図４を例にとると、参照情報が規定する符号化順においてＣＵ（ｉ）の先頭の最小ＣＵがＭＣＵ（０）であるとする（このとき、ＣＵ（ｉ）はＭＣＵ（０）〜ＭＣＵ（１５）で構成されている）。このとき、参照情報が規定する符号化順においてＭＣＵ（０）の１６後の最小ＣＵであるＭＣＵ（１６）は、参照情報が規定する符号化順においてＣＵ（ｉ＋１）の先頭の最小ＣＵとなる。このように、最小ＣＵのサイズに対するＣＵ（ｉ）のサイズの倍率が１６の場合は、オフセットｋ＝１６となる。一般的には、最小ＣＵのサイズ（面積）をＭＳ、ＣＵ（ｉ）のサイズ（面積）をＳとすると、オフセットｋはＳ／ＭＳで表される。
【００２８】
図３に戻って、次に、ステップＳ３０６では、取得部１０２は、変数ｊの値にオフセットｋの値を加えることで変数ｊの値を更新する（ｊ＝ｊ＋ｋ）と共に、変数ｉの値に１を加えることで変数ｉの値を更新する（ｉ＝ｉ＋１）。そして処理はステップＳ３０２に戻る。
【００２９】
図７は、本実施形態の動作の具体例を示す図である。まず左上のＣＵのサイズは３２Ｘ３２である。そのため、最小ＣＵサイズを８Ｘ８とすると、オフセットＫ＝１６となり、次に符号化すべきＣＵの位置が特定される。さらに、次に符号化すべきＣＵのサイズは１６Ｘ１６であり、オフセットＫ＝４となり、その次に符号化すべきＣＵの位置が特定される。すなわち、ＣＵ（０）〜ＣＵ（１２）のサイズとオフセットＫとの関係は以下の通りである。
【００３０】
ＣＵ（０）：サイズ３２Ｘ３２、  オフセットｋ＝１６
ＣＵ（１）：サイズ１６Ｘ１６、  オフセットｋ＝４
ＣＵ（２）：サイズ１６Ｘ１６、  オフセットｋ＝４
ＣＵ（３）：サイズ１６Ｘ１６、  オフセットｋ＝４
ＣＵ（４）：サイズ１６Ｘ１６、  オフセットｋ＝４
ＣＵ（５）：サイズ８Ｘ８、      オフセットｋ＝１
ＣＵ（６）：サイズ８Ｘ８、      オフセットｋ＝１
ＣＵ（７）：サイズ８Ｘ８、      オフセットｋ＝１
ＣＵ（８）：サイズ８Ｘ８、      オフセットｋ＝１
ＣＵ（９）：サイズ１６Ｘ１６、  オフセットｋ＝４
ＣＵ（１０）：サイズ１６Ｘ１６、オフセットｋ＝４
ＣＵ（１１）：サイズ１６Ｘ１６、オフセットｋ＝４
ＣＵ（１２）：サイズ３２Ｘ３２、オフセットｋ＝１６
オフセットＫの和がＣＴＵのサイズに対応する６４となるとその処理が完了する。なお、各ＣＵの位置は、図８に示すような座標変換テーブルを用いてＸＹ座標に変換して処理されることになる。
【００３１】
なお、本実施形態で用いた具体的な数値は説明を具体的に行うために使用したものであり、上記の処理は、上記の数値に限ったものではなく、任意の数値であって良い。例えば、最小ＣＵのサイズは８画素×８画素に限らず、４画素×４画素であっても良いし、ＣＴＵのサイズは６４画素×６４画素に限らず、３２画素×３２画素であっても良い。
【００３２】
そして、ＣＵ（ブロック）や最小ＣＵ（サブブロック）のサイズが如何なる数値であったとしても、第１のブロックの次に符号化する第２のブロックは、次のようにして求める。つまり、画像領域としてのＣＴＵを最小のサイズを有する複数のサブブロックに分割した場合における該複数のサブブロックのそれぞれの符号化順を示す情報（参照情報）を取得する。そして、第１のブロック中の該符号化順において先頭のサブブロックから、該符号化順においてサブブロックのサイズに対する第１のブロックのサイズの倍率に応じた個数分だけ後のサブブロックを特定する。そして、該符号化順において該特定したサブブロックを先頭とする第２のブロックを特定する。
【００３３】
［第２の実施形態］
図２に示した各機能部はハードウェアで実装しても良いが、ソフトウェア（コンピュータプログラム）で実装しても良い。前者の場合、このようなハードウェアは、ディジタルカメラ、スマートフォン、タブレット端末、ネットワークカメラなどのコンピュータ装置に組み込んでも良い。一方、後者の場合、図２に示した各機能部に対応するコンピュータプログラムを実行可能なプロセッサを有するコンピュータ装置は、上記の画像処理装置に適用することができる。図２に示した各機能部に対応するコンピュータプログラムを実行可能なプロセッサを有するコンピュータ装置のハードウェア構成例について、図６のブロック図を用いて説明する。
【００３４】
ＣＰＵ６０１は、ＲＡＭ６０２やＲＯＭ６０３に格納されているコンピュータプログラムやデータを用いて処理を実行する。これによりＣＰＵ６０１は、コンピュータ装置全体の動作制御を行うと共に、画像処理装置が行うものとして上述した各処理を実行若しくは制御する。
【００３５】
ＲＡＭ６０２は、ＲＯＭ６０３や外部記憶装置６０６からロードされたコンピュータプログラムやデータ、Ｉ／Ｆ（インターフェース）６０７を介して外部から受信したデータを格納するためのエリアを有する。更にＲＡＭ６０２は、ＣＰＵ６０１が各種の処理を実行する際に用いるワークエリアを有する。このようにＲＡＭ６０２は、各種のエリアを適宜提供することができる。
【００３６】
ＲＯＭ６０３には、書換不要のコンピュータプログラム（例えば、ＢＩＯＳのコンピュータプログラムや起動プログラム）やデータ（例えば、コンピュータ装置の設定データ）が格納されている。
【００３７】
操作部６０４は、キーボードやマウスなどのユーザインターフェースにより構成されており、ユーザが操作することで各種の指示をＣＰＵ６０１に対して入力することができる。
【００３８】
出力部６０５は、ＣＲＴや液晶画面などにより構成されている表示装置、壁面などに画像や文字を投影する投影装置、などの機器により構成されており、ＣＰＵ６０１による処理結果を画像や文字などでもって表示／投影する。表示装置はタッチパネル画面であっても良い。
【００３９】
外部記憶装置６０６は、ハードディスクドライブ装置に代表される大容量情報記憶装置である。外部記憶装置６０６には、ＯＳ（オペレーティングシステム）や、画像処理装置が行うものとして上述した各処理をＣＰＵ６０１に実行させるためのコンピュータプログラムやデータが保存されている。外部記憶装置６０６に保存されているコンピュータプログラムには、図２に示した各機能部の機能をＣＰＵ６０１に実現させるためのコンピュータプログラムが含まれている。また、外部記憶装置６０６に保存されているデータには、上記の参照情報や符号化部１０３が符号化に用いる符号化パラメータなどが含まれている。外部記憶装置６０６に保存されているコンピュータプログラムやデータは、ＣＰＵ６０１による制御に従って適宜ＲＡＭ６０２にロードされ、ＣＰＵ６０１による処理対象となる。
【００４０】
Ｉ／Ｆ６０７は、外部の機器とのデータ通信を行うためのインターフェースとして機能するものであり、例えば、動画像を撮像する撮像装置をＩ／Ｆ６０７に接続し、該Ｉ／Ｆ６０７を介して上記の動画像を構成する各フレームの画像を取得することができる。また、Ｉ／Ｆ６０７には、ＬＡＮやインターネットなどのネットワークに接続するためのネットワークインターフェースが含まれていても良く、上記の説明における様々な情報をＩ／Ｆ６０７を介して外部の機器から取得しても良い。
【００４１】
上記のＣＰＵ６０１、ＲＡＭ６０２、ＲＯＭ６０３、操作部６０４、出力部６０５、外部記憶装置６０６、Ｉ／Ｆ６０７は何れもバス６０８に接続されている。なお、図６に示したハードウェア構成は、上記の画像処理装置に適用可能なコンピュータ装置のハードウェア構成の一例に過ぎない。
【００４２】
（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００４３】
１０１：分割部  １０２：取得部  １０３：符号化部  １０４：制御部
【図１】
2019016895.tif 000003
【図２】
2019016895.tif 000004
【図３】
2019016895.tif 000005
【図４】
2019016895.tif 000006
【図５】
2019016895.tif 000007
【図６】
2019016895.tif 000008
【図７】
2019016895.tif 000009
【図８】
2019016895.tif 000010