(57)【要約】【課題】個々のチップに分割すると同時に、チップ側面に傾斜又は段差を付けること。【解決手段】表面に交差する分割予定ラインが形成されたパッケージ基板（１５）の加工方法であって、パッケージ基板の裏面を保持テープ（３５）で保持し、総型の整形砥石（４１）で分割予定ラインに沿って保持テープ途中まで切り込んでパッケージ基板を個々の半導体パッケージ（１０）に分割するようにした。整形砥石には分割予定ラインに対応して複数の突起（４３）が形成されており、各突起の側面には傾斜面（４４）が設けられている。このため、整形砥石の突起で分割予定ラインに沿って切り込むことで、パッケージ基板が個々の半導体パッケージに分割され、突起の傾斜面によって各半導体パッケージの上面側よりも下面側が大きくなるようにパッケージ側面（２３）に傾斜が付けられるようにした。【選択図】図４
2019016617.tif 000002
【特許請求の範囲】
【請求項１】
表面に交差する分割予定ラインが形成された基板を該分割予定ラインに沿って分割しつつ所望の形状に加工を行う基板の加工方法であって、
該基板の裏面を保持治具又は保持テープで保持する保持ステップと、
該保持ステップを実施した後に、整形砥石で該分割予定ラインに沿って該保持テープ途中まで又は該保持治具内まで切り込み、個々のチップに分割する分割ステップと、を備え、
該整形砥石は、突起が形成され、該突起の側面には傾斜面又は段部を有し、
該分割ステップにおいて、該突起を該分割予定ラインに沿って切り込み個々のチップに分割し、該傾斜面又は該段部により各チップが上面側よりも下面側が大きくなるようにチップ側面に傾斜又は段差が付けられること、を特徴とする基板の加工方法。
【請求項２】
該整形砥石は、該分割予定ラインに対応して複数の突起が形成され、該突起の側面に傾斜面又は段部を有する、請求項１記載の基板の加工方法。
【請求項３】
該整形砥石の外周面からの該突起の突起量は、該突起を該保持テープ途中まで又は該保持治具内まで切り込んだ際に、個片化された該チップを所定厚みに薄化する突起量で設定されている、請求項１又は請求項２記載の基板の加工方法。
【請求項４】
該基板は配線基板上の半導体チップを樹脂層で封止したパッケージ基板であり、
該チップは該パッケージ基板を個々に分割した半導体パッケージであり、
複数の該半導体パッケージの該上面及び傾斜面にシールド層を形成するシールド層形成ステップを実施する、請求項１から請求項３のいずれか記載の基板の加工方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の加工方法に関する。
【背景技術】
【０００２】
デバイス製造ステップにおいては、ウェーハや半導体パッケージ基板等の各種基板を、ストリートに沿って切削ブレードで切断することで個々のデバイスチップが形成される。このような基板の加工方法としては、２種類のブレードを用いて基板に対して段階的に切り込み深さを増加させるステップカットが知られている。ステップカットでは、幅広のストレートブレード又はＶブレードで基板のストリートに沿って１段目の浅溝が形成され、幅狭のストレートブレードで浅溝の底面が深く切り込まれて基板が完全切断される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−０１８９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、基板の種類によっては、分割後のチップ側面に傾斜や段差を付けたいという要望がある。特許文献１の記載のステップカットを採用することで、チップ側面に傾斜面や段差を付けることが可能であるが、２種類のブレードを用いて段階的に基板を切削しなければならず、作業工数が増加すると共に作業時間が長くなるという問題があった。
【０００５】
本発明はかかる点に鑑みてなされたものであり、個々のチップに分割すると同時に、チップ側面に傾斜又は段差を付けることができる基板の加工方法を提供することを目的の１つとする。
【課題を解決するための手段】
【０００６】
本発明の一態様の基板の加工方法は、表面に交差する分割予定ラインが形成された基板を該分割予定ラインに沿って分割しつつ所望の形状に加工を行う基板の加工方法であって、該基板の裏面を保持治具又は保持テープで保持する保持ステップと、該保持ステップを実施した後に、整形砥石で該分割予定ラインに沿って該保持テープ途中まで又は該保持治具内まで切り込み、個々のチップに分割する分割ステップと、を備え、該整形砥石は、突起が形成され、該突起の側面には傾斜面又は段部を有し、該分割ステップにおいて、該突起を該分割予定ラインに沿って切り込み個々のチップに分割し、該傾斜面又は該段部により各チップが上面側よりも下面側が大きくなるようにチップ側面に傾斜又は段差が付けられること、を特徴とする。
【０００７】
この構成によれば、整形砥石には突起が形成されているため、突起で分割予定ラインに沿って基板が切り込まれて個片化される。また、各突起の側面が傾斜面又は段部になっているため、個片化されたチップ側面に傾斜又は段差が付けられる。このように、分割予定ラインで分割されると共に、分割と同時にチップ側面に傾斜又は段差が付けられるため、作業工数を低減すると共に作業時間を大幅に短縮することができる。
【０００８】
本発明の一態様の基板の加工方法において、該整形砥石は、該分割予定ラインに対応して複数の突起が形成され、該突起の側面に傾斜面又は段部を有している。
【０００９】
本発明の一態様の基板の加工方法において、該整形砥石の外周面からの該突起の突起量は、該突起を該保持テープ途中まで又は該保持治具内まで切り込んだ際に、個片化された該チップを所定厚みに薄化する突起量で設定されている。
【００１０】
本発明の一態様の基板の加工方法において、該基板は配線基板上の半導体チップを樹脂層で封止したパッケージ基板であり、該チップは該パッケージ基板を個々に分割した半導体パッケージであり、複数の該半導体パッケージの該上面及び傾斜面にシールド層を形成するシールド層形成ステップを実施する。
【発明の効果】
【００１１】
本発明によれば、整形砥石に複数の突起を形成し、各突起の側面に傾斜面及び段部を設けることで、個々のチップに分割すると同時に、チップ側面に傾斜又は段差を付けることができる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態の半導体パッケージの断面模式図である。
【図２】比較例の半導体パッケージの製造方法の説明図である。
【図３】本実施の形態の半導体パッケージの製造方法の説明図である。
【図４】本実施の形態の半導体パッケージの製造方法の説明図である。
【図５】試験体に設けたシールド層の厚みを示す図である。
【図６】試験体の側面の傾斜角とシールド層の厚みとの関係を示す図である。
【図７】分割ステップの変形例を示す図である。
【図８】分割ステップの他の変形例を示す図である。
【図９】分割ステップの他の変形例を示す図である。
【図１０】半導体パッケージの変形例を示す図である。
【図１１】半導体パッケージの他の変形例を示す図である。
【図１２】基板の変形例を示す図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本実施の形態の基板の加工方法について説明する。なお、以下の説明では、基板としてパッケージ基板を例示して説明するが、基板の種類はパッケージ基板に限定されるものではない。図１は、本実施の形態の半導体パッケージの断面模式図である。図２は、比較例の半導体パッケージの製造方法の説明図である。なお、以下の実施の形態はあくまでも一例を示すものであり、各ステップ間に他のステップを備えてもよいし、ステップの順序を適宜入れ換えてもよい。
【００１４】
図１に示すように、半導体パッケージ１０は、いわゆるＥＭＩ（Electro-Magnetic  Interference）で遮断を要する全てのパッケージの半導体装置であり、外面のシールド層１６によって周囲への電磁ノイズの漏洩を抑制するように構成されている。シールド層１６の内側では、配線基板（インターポーザ基板）１１の上面に実装された半導体チップ１２が樹脂層（封止剤）１３で封止され、配線基板１１の下面にバンプ１４が配設されている。配線基板１１には、半導体チップ１２に接続される電極やグランドライン１７を含む各種配線が形成されている。
【００１５】
半導体チップ１２は、半導体基板上のデバイス毎に半導体ウェーハを個片化して形成され、配線基板１１の所定の位置にマウントされている。また、パッケージ側面（チップ側面）２３にはパッケージ上面２２から下方に向かって外側に広がるような傾斜面２５が形成されており、この傾斜面２５に対してスパッタ法等によって上方からシールド層１６が形成されている。一般的な半導体パッケージの鉛直なパッケージ側面とは異なり、パッケージ側面２３の傾斜面２５がシールド層１６の形成方向に対して斜めに交差しているため、傾斜面２５にシールド層１６が形成され易くなっている。
【００１６】
ところで通常は、図２Ａの比較例に示すように、配線基板１１上の半導体チップ１２を樹脂層１３で封止したパッケージ基板１５を、先端がＶ字形状の切削ブレード（以下、Ｖブレードと称する）１０８を用いてフルカットすることで半導体パッケージのパッケージ側面が傾斜される。しかしながら、配線基板１１には様々な配線（メタル）が含まれているため、配線基板１１の切削時にＶブレード１０８の消耗が激しく、Ｖブレード１０８の先端のＶ字形状が崩れ易い。よって、切り込み深さにバラツキが生じると共にＶブレード１０８の寿命が短くなる。
【００１７】
そこで、図２Ｂの比較例に示すように、Ｖブレード１０８と通常の切削ブレード（以下、ストレートブレードと称する）１０９を用いたステップカットでパッケージ基板１５を分割する構成が考えられる。すなわち、Ｖブレード１０８で樹脂層１３をハーフカットして傾斜を付けて、続いてストレートブレード１０９で配線基板１１をフルカットして個々の半導体パッケージ１０に分割する。これにより、Ｖブレード１０８による配線基板１１に対する切り込みを抑えて、Ｖブレード１０８の先端のＶ字形状の消耗を減少させることができる。しかしながら、２段階で切削しなければならず、作業工数及び作業時間が増加して生産性が悪化する。
【００１８】
そこで、本実施の形態では、パッケージ側面に傾斜を付けて分割できるような総型の整形砥石４１（図４Ａ参照）を用いて、一度に複数の分割予定ラインに沿ってパッケージ基板１５を切り込むようにしている。これにより、整形砥石４１の傾斜部分でパッケージ基板１５をカットして傾斜を付けることができ、整形砥石４１のストレート部分で配線基板１１をカットしてパッケージ基板１５を個々の半導体パッケージ１０に分割することができる。よって、１度にパッケージ側面２３に傾斜を付けつつ分割でき、作業工数及び作業時間を減らして生産性が向上されている。
【００１９】
以下、図３及び図４を参照して、本実施の形態の半導体パッケージの製造方法について説明する。図３及び図４は、本実施の形態の半導体パッケージの製造方法の説明図である。なお、図３Ａはマウントステップ、図３Ｂは基板作成ステップ、図３Ｃは保持ステップのそれぞれ一例を示す図である。また、図４Ａは分割ステップ、図４Ｂ及び図４Ｃはシールド層形成ステップのそれぞれ一例を示す図である。
【００２０】
図３Ａに示すように、先ずマウントステップが実施される。マウントステップでは、配線基板１１の表面が交差する分割予定ラインで格子状に区画されており、区画された複数の領域に複数の半導体チップ１２がマウントされる。配線基板１１内にはグランドライン１７等の配線が形成され、配線基板１１の下面にはバンプ１４が配設されている。この場合、半導体チップ１２の上面の電極にワイヤ１９の一端が接続され、配線基板１１の表面の電極１８にワイヤ１９の他端が接続される。なお、ワイヤボンディングに限らず、半導体チップ１２の下面の電極を配線基板１１の表面の電極に直接接続するフリップチップボンディングが実施されてもよい。
【００２１】
図３Ｂに示すように、マウントステップが実施された後に基板作成ステップが実施される。基板作成ステップでは、複数の半導体チップ１２がマウントされた配線基板１１の表面側に封止剤２４が供給され、各半導体チップ１２が封止剤２４で封止されてパッケージ基板１５（図３Ｃ参照）が作成される。この場合、半導体チップ１２が実装された配線基板１１の下面が保持治具（不図示）に保持されており、配線基板１１の上面を覆うように枠型３１が配置されている。枠型３１の上壁には注入口３２が開口しており、注入口３２の上方には封止剤２４の供給ノズル３３が位置付けられている。
【００２２】
そして、供給ノズル３３から注入口３２を通じて配線基板１１の上面に封止剤２４が供給されて半導体チップ１２が封止される。この状態で、封止剤２４が加熱又は乾燥されることで硬化されて、配線基板１１の上面に樹脂層１３（図３Ｃ参照）を形成したパッケージ基板１５が作成される。なお、封止剤２４には、硬化性を有するものが用いられ、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、又はポリイミド樹脂等から選択することができる。また、封止剤２４は液状に限らず、シート状、パウダー状の樹脂を使用することもできる。このようにして、配線基板１１上の複数の半導体チップ１２が一括で封止される。なお、パッケージ基板１５が予め用意されている場合には、マウントステップ、基板作成ステップを省略してもよい。
【００２３】
図３Ｃに示すように、基板作成ステップが実施された後に保持ステップが実施される。保持ステップでは、リングフレーム（不図示）の中央を塞ぐように保持テープ３５が貼着されて、この保持テープ３５でパッケージ基板１５の裏面が保持される。この場合、パッケージ基板１５のバンプ１４が保持テープ３５の粘着層に入り込んで、保持テープ３５を介してパッケージ基板１５がリングフレームに良好に支持される。なお、保持ステップでは、上面視円形状のリングフレームが使用されてもよいし、上面視四角形状のリングフレームが使用されてもよい。
【００２４】
図４Ａに示すように、保持ステップが実施された後に分割ステップが実施される。分割ステップでは、半導体パッケージ１０の外面形状に対応した整形砥石４１がスピンドルの先端に装着される。整形砥石４１は、分割予定ラインに対応して円筒状の基台４２の外周面から一対の突起４３が突出している。突起４３は基端から突出方向に向かって幅が狭くなるように傾斜し、突出方向の途中から先端までは一定幅に形成されている。すなわち、突起４３の側面の基端側は傾斜面４４になっており、突起４３の側面の先端側は鉛直面４５になっている。
【００２５】
整形砥石４１の基台４２の外周面にはダイヤモンド等の砥粒が電着されて、基台４２の外周面を覆うように砥粒層４６が形成されている。突起４３の両側面及び先端面だけでなく、一対の突起４３の間で水平方向に延びる基台４２の外周面にも砥粒層４６が電着されている。この一対の突起４３の間の砥粒層４６によって、パッケージ基板１５の樹脂層１３を研削する研削面４７が形成されている。突起４３の突起量は、突起４３で保持テープ３５途中まで切り込んだ際に、突起４３によって個片化された半導体パッケージ１０が、一対の突起４３の間の研削面４７で所定厚みに薄化される大きさに設定されている。
【００２６】
また、パッケージ基板１５の配線基板１１側が保持テープ３５を介してチャックテーブル（不図示）に保持される。そして、整形砥石４１で分割予定ラインに沿って保持テープ３５途中まで切り込まれ、パッケージ基板１５が個々の半導体パッケージ１０に分割される。この場合、整形砥石４１の突起４３がパッケージ基板１５の外側で分割予定ラインに位置合わせされ、パッケージ基板１５の外側で保持テープ３５の厚み方向途中の深さまで降ろされる。そして、整形砥石４１に対してパッケージ基板１５が水平方向に加工送りされ、分割予定ラインに沿ってパッケージ基板１５が分割される。
【００２７】
一対の突起４３によってパッケージ基板１５が分割され、一対の突起４３の間の研削面４７でパッケージ基板１５の樹脂層１３が研削される。よって、パッケージ基板１５が個々の半導体パッケージ１０に個片化されると共に、各半導体パッケージ１０が所定厚みに薄化される。また、突起４３側面の基端側が傾斜面４４になっているため、半導体パッケージ１０が上面側よりも下面側が大きくなるようにパッケージ側面２３に傾斜が付けられている。このように、ステップカットを実施することなく、パッケージ側面２３に傾斜を付けながら、パッケージ基板１５が分割される。
【００２８】
図４Ｂに示すように、分割ステップが実施された後にシールド層形成ステップが実施される。シールド層形成ステップでは、樹脂層１３の上方から導電性材料でパッケージ上面（樹脂層上面）２２及びパッケージ側面２３にシールド層１６が形成される。この場合、各半導体パッケージ１０が保持テープ３５を介して保持治具（不図示）に保持される。そして、所定の形成条件で半導体パッケージ１０に対して上方からスパッタ等によって導電性材料が成膜されて、パッケージ上面２２及びパッケージ側面２３に所望の厚みのシールド層１６が形成される。
【００２９】
このとき、パッケージ側面２３の傾斜面２５がパッケージ上面２２から下方に向かって外側に広がっており、傾斜面２５がシールド層１６の形成方向（鉛直方向）に対して斜めに交差している。よって、半導体パッケージ１０にシールド層１６を形成する際に、パッケージ上面２２だけでなくパッケージ側面２３の傾斜面２５にも、十分なシールド効果が発揮できる厚みでシールド層１６が形成される。なお、パッケージ側面２３の鉛直面２６やパッケージ間の溝底２７にもシールド層１６が形成されるため、半導体パッケージ１０のピックアップ時に半導体パッケージ１０の下部にシールド層１６でバリが発生する場合がある。
【００３０】
この場合、パッケージ間のアスペクト比（縦横比）を調整することで、半導体パッケージ１０に対するバリの発生を抑えることが可能である。図４Ｃに示すように、パッケージ間のアスペクト比は、パッケージ側面２３の傾斜面２５の下端から保持テープ３５に切り込んだ溝底２７までの深さをＹｍｍ、パッケージ側面２３の鉛直面２６の対向間隔をＸｍｍとした際にＹ／Ｘで表される。パッケージ側面２３の鉛直面２６の下側やパッケージ間の溝底２７はアスペクト比の影響を受け易く、パッケージ間のアスペクト比が高くなるのに伴ってシールド層１６が薄く形成される。
【００３１】
したがって、シールド層１６の成膜条件に加えて、突起４３（図４Ａ参照）の一定幅の先端部で幅寸法及び突出量が所望のアスペクト比になるように設定されることで、パッケージ間の溝底２７のシールド層１６の厚みが低減される。これにより、アスペクト比の影響を受け難いパッケージ側面２３の傾斜面２５にはシールド層１６が適度な厚みで形成され、アスペクト比の影響を受け易い鉛直面２６の下側や溝底２７にはシールド層１６が薄く形成される。よって、半導体パッケージ１０の上側ではシールド層１６で電磁ノイズの漏洩が抑えられ、半導体パッケージ１０の下側ではシールド層１６を薄くしてバリの発生が抑えられる。
【００３２】
また、配線基板１１のグランドライン１７は、パッケージ側面２３の傾斜面２５の下側で外部に露出している。傾斜面２５の下側には適度な厚みでシールド層１６が形成され、シールド層１６がグランドライン１７に接続されるため、半導体パッケージ１０で生じた電磁ノイズがグランドライン１７を通じて半導体パッケージ１０外に逃がされる。なお、パッケージ側面２３の鉛直面２６の下側ではシールド層１６が薄くなるが、配線基板１１の多数の配線（不図示）によって電磁ノイズがカットされている。したがって、半導体パッケージ１０の周囲の電子部品への電磁ノイズの漏洩が全体的に防止される。また、配線基板１１のグランドライン１７は、シールド層１６に接続されていればよく、パッケージ側面２３の鉛直面２６でシールド層１６に接続されてもよい。
【００３３】
なお、シールド層１６は、銅、チタン、ニッケル、金等のうち一つ以上の金属によって成膜された厚さ数μｍ以上の多層膜であり、例えば、スパッタ法、イオンプレーディング法、スプレー塗布法、ＣＶＤ（chemical  Vapor  Deposition）法、インクジェット法、スクリーン印刷法によって形成される。シールド層１６は、真空雰囲気下で上記の多層膜を有する金属フィルムをパッケージ上面２２及びパッケージ側面２３に接着する真空ラミネートによって形成してもよい。このようにして、パッケージ上面２２及びパッケージ側面２３がシールド層１６でカバーされた半導体パッケージ１０が製造される。
【００３４】
続いて、半導体パッケージの側面の傾斜角度とシールド層との関係について説明する。図５は、試験体に設けたシールド層の厚みを示す図である。図６は、試験体の側面の傾斜角とシールド層の厚みとの関係を示す図である。
【００３５】
図５に示すように、側面５１の傾斜角度θを変えた複数の試験体５０を用意し、１８０℃、８×１０−４Ｐａの条件下でイオンプレーティング法によってシールド層を形成した。側面５１の傾斜角度θは、９０°、８２°、６８°、６０°、４５°とした。また、上面５２に形成された上部シールド層５３、側面５１に形成された側部シールド層５４に分けて、走査型電子顕微鏡の観察画像に基づいて上部シールド層５３、側部シールド層５４の厚みｔ１、ｔ２を測定した。上部シールド層５３及び側部シールド層５４の厚みｔ１、ｔ２は、次式（１）に示すステップカバレッジ（step  coverage）の値として算出し、この値と傾斜角度θの関係を図６にまとめた。
（１）
step  coverage＝（ｔ２／ｔ１）×１００
【００３６】
この結果、傾斜角度θが９０°から小さくなるにつれてステップカバレッジの値が徐々に大きくなり、傾斜角度θが４５°になるとステップカバレッジの値が１００％になった。具体的には、傾斜角度θが４５°になるように設定した場合、上部シールド層５３の厚みｔ１と側部シールド層５４の厚みｔ２が一致し、試験体５０の上面５２及び側面５１に均一な厚みのシールド層が確認された。また、発明者の実験によれば、ステップカバレッジの値が５０％を下回ると、側部シールド層５４の成膜に時間を要し、プロセスコストが増大するため、ステップカバレッジの値が５０％以上となる範囲が好ましい。したがって、半導体パッケージの側面の傾斜角度θは４５°以上かつ８２°以下であることが好ましい。
【００３７】
以上のように、本実施の形態の半導体パッケージ１０の製造方法によれば、整形砥石４１には一対の突起４３が形成されているため、一対の突起４３で複数の分割予定ラインに沿ってパッケージ基板１５が同時に切り込まれて個片化される。また、各突起４３の側面が傾斜面４４になっているため、個片化されたパッケージ側面２３に傾斜が付けられる。このように、複数の分割予定ラインで同時に分割されると共に、分割と同時にパッケージ側面２３に傾斜が付けられるため、作業工数を低減すると共に作業時間を大幅に短縮することができる。
【００３８】
なお、本実施の形態では、分割ステップにおいてパッケージ側面に傾斜を付ける構成にしたが、この構成に限定されない。図７Ａの変形例に示すように、分割ステップにおいてパッケージ側面に段差を付ける構成にしてもよい。この場合、突起７３の側面に段部７４が形成された整形砥石７１が用いられる。突起７３の基端から突出方向に向かって幅広の一定幅に形成され、突出方向の途中から先端までは幅狭の一定幅に形成されている。この整形砥石７１の突起７３によってパッケージ基板１５が切り込まれることで、パッケージ基板１５が個々の半導体パッケージ７６に分割され、段部７４によって半導体パッケージ７６が上面側よりも下面側が大きくなるようにパッケージ側面７７に段差が付けられる。
【００３９】
また、図７Ｂの変形例に示すように、分割ステップにおいて半導体パッケージ８６のパッケージ側面８７の段差は湾曲面によって形成されてもよい。この場合、突起８３の側面に湾曲した段部８４が形成された整形砥石８１が用いられる。突起８３の基端から突出方向に向かって幅が狭くなるように湾曲し、突出方向の途中から先端までは幅狭の一定幅に形成されている。このように、パッケージ側面の段差とは、半導体パッケージの上面に対して高低差を生じさせる形状であればよい。
【００４０】
また、本実施の形態では、整形砥石によってパッケージ基板の分割と共に研削が実施される構成にしたが、この構成に限定されない。図８の変形例に示すように、整形砥石９１によってパッケージ基板の分割だけが実施されてもよい。整形砥石９１には、一対の突起９３の間で基台９２の外周面に砥粒層が形成されず、一対の突起９３で保持テープ３５途中まで切り込んだ際に、突起９３の間の基台９２の外周面がパッケージ基板１５から離間するように、一対の突起９３の突出量が設定されている。
【００４１】
また、本実施の形態では、整形砥石の複数の突起で傾斜を付けながら、分割予定ラインに沿って基板を切り込む構成にしたが、この構成に限定されない。図９の変形例に示すように、整形砥石１１０が、単一の突起１１１を有するシングルブレードで構成されてもよい。この場合、整形砥石１１０の突起１１１は、基端から突出方向に向かって幅が狭くなるように傾斜し、突出方向の途中から先端までは一定幅に形成されている。このような構成であっても、単一の突起１１１で半導体パッケージ１０に傾斜を付けながら、分割予定ラインに沿ってパッケージ基板１５を切り込むことができ、作業工数を低減すると共に作業時間を短縮することができる。
【００４２】
また、本実施の形態では、配線基板に１つの半導体チップを実装した半導体パッケージを例示したが、この構成に限定されない。配線基板に複数の半導体チップを実装した半導体パッケージを製造してもよい。例えば、図１０の変形例に示すように、配線基板９５に複数（例えば、３つ）の半導体チップ９６ａ−９６ｃを実装し、半導体チップ９６ａ−９６ｃをまとめてシールドした半導体パッケージ９７を製造するようにしてもよい。なお、半導体チップ９６ａ−９６ｃは同一機能を有してもよいし、異なる機能を有してもよい。
【００４３】
また、本実施の形態では、半導体チップがワイヤを介して配線基板の電極にワイヤボンディングされた半導体パッケージを製造する構成について説明したが、この構成に限定されない。図１１の変形例に示すように、半導体パッケージ１０１は、半導体チップ１０２が配線基板１０３の電極に直接接続されてフリップチップボンディングされていてもよい。
【００４４】
また、本実施の形態の基板の加工方法を、パッケージ基板の加工方法に適用する構成について説明したが、この構成に限定されない。図１２Ａ及び図１２Ｂの変形例に示すように、本実施の形態の基板の加工方法をウェーハの加工方法に適用して、ウェーハ１０６、１０７の分割後のチップ側面に傾斜又は段差を付けるようにしてもよい。例えば、光デバイスウェーハを分割してＬＥＤチップを製造する際には、チップ側面に傾斜や段差を設けることで光の取り出し効率を向上させることができる。
【００４５】
また、本実施の形態では、基台の外周面から一対の突起が突出する構成を例示したが、この構成に限定されない。基台の外周面から複数の突起が突出していればよく、３以上の突起が突出していてもよい。
【００４６】
また、本実施の形態では、基板の裏面が保持テープで保持されて各工程が実施される構成にしたが、この構成に限定されない。例えば、基板の裏面が保持治具で保持された状態で各工程が実施されてもよい。また、保持治具は、基板を保持可能であればよく、例えば、チャックテーブルやサブストレートで構成されてもよい。
【００４７】
また、半導体パッケージは、携帯電話等の携帯通信機器に用いられる構成に限らず、カメラ等の他の電子機器に用いられてもよい。
【００４８】
また、加工対象のワークとして、加工の種類に応じて、例えば、半導体デバイスウェーハ、光デバイスウェーハ、パッケージ基板、半導体基板、無機材料基板、酸化物ウェーハ、生セラミックス基板、圧電基板等の各種ワークが用いられてもよい。半導体デバイスウェーハとしては、デバイス形成後のシリコンウェーハや化合物半導体ウェーハが用いられてもよい。光デバイスウェーハとしては、デバイス形成後のサファイアウェーハやシリコンカーバイドウェーハが用いられてもよい。また、パッケージ基板としてはＣＳＰ（Chip  Size  Package）基板、半導体基板としてはシリコンやガリウム砒素等、無機材料基板としてはサファイア、セラミックス、ガラス等が用いられてもよい。さらに、酸化物ウェーハとしては、デバイス形成後又はデバイス形成前のリチウムタンタレート、リチウムナイオベートが用いられてもよい。
【００４９】
また、本実施の形態及び変形例を説明したが、本発明の他の実施の形態として、上記各実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
【００５０】
また、本発明の実施の形態は上記の各実施の形態及び変形例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施形態をカバーしている。
【００５１】
また、本実施の形態では、本発明を半導体パッケージ及びウェーハ等の基板の加工方法に適用した構成について説明したが、個々のチップに分割される他の加工対象の加工方法に適用することも可能である。
【産業上の利用可能性】
【００５２】
以上説明したように、本発明は、個々のチップに分割すると同時に、チップ側面に傾斜又は段差を付けることができるという効果を有し、特に、携帯通信機器に用いられる基板の加工方法に有用である。
【符号の説明】
【００５３】
１０  半導体パッケージ（チップ）
１５  パッケージ基板（基板）
１６  シールド層
２３  パッケージ側面（チップ側面）
２５  半導体パッケージの傾斜面（チップの傾斜）
３５  保持テープ
４１  整形砥石
４３  整形砥石の突起
４４  突起の傾斜面
４６  整形砥石の砥粒層
１０６  ウェーハ（基板）
１０７  チップ側面
【図１】
2019016617.tif 000003
【図２】
2019016617.tif 000004
【図３】
2019016617.tif 000005
【図４】
2019016617.tif 000006
【図５】
2019016617.tif 000007
【図６】
2019016617.tif 000008
【図７】
2019016617.tif 000009
【図８】
2019016617.tif 000010
【図９】
2019016617.tif 000011
【図１０】
2019016617.tif 000012
【図１１】
2019016617.tif 000013
【図１２】
2019016617.tif 000014