(57)【要約】【課題】半導体スイッチング素子に生じる過電圧を抑制するとともに、過電圧抑制動作時のハンチングの発生を低減する。【解決手段】半導体スイッチング素子ＳＷのオンオフ制御するゲートドライブ回路２と、半導体スイッチング素子２の両端電圧ＶＣＥを検出する両端電圧検出回路３と、両端電圧ＶＣＥが過電圧となることを抑制する過電圧抑制回路４とを備え、過電圧抑制回路４は、両端電圧ＶＣＥと第１しきい値Ｖｔｈ１及び第２しきい値Ｖｔｈ２とを比較する比較部４１と、両端電圧ＶＣＥが第１しきい値Ｖｔｈ１よりも大きい場合に半導体スイッチング素子ＳＷをオン状態とし、その後、両端電圧ＶＣＥが第２しきい値Ｖｔｈ２を下回った場合に半導体スイッチング素子ＳＷをオフ状態とする補償動作制御部４２とを有する。【選択図】図１
2019097139.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子をオンオフ制御するゲートドライブ回路と、
前記半導体スイッチング素子の両端電圧を検出する両端電圧検出回路と、
前記半導体スイッチング素子の両端電圧が過電圧となることを抑制する過電圧抑制回路とを備え、
前記過電圧抑制回路は、
前記両端電圧検出回路により得られた両端電圧と第１しきい値及び当該第１しきい値よりも小さい第２しきい値とを比較する比較部と、
前記両端電圧が前記第１しきい値よりも大きい場合に前記半導体スイッチング素子をオン状態とし、その後、前記両端電圧が前記第２しきい値を下回った場合に前記半導体スイッチング素子をオフ状態とする補償動作制御部とを有する、半導体スイッチング素子の駆動装置。
【請求項２】
前記比較部は、ヒステリシスコンパレータを用いたものである、請求項１記載の半導体スイッチング素子の駆動装置。
【請求項３】
前記ゲートドライブ回路は、前記半導体スイッチング素子のゲート端子に直列接続された駆動用ゲート抵抗を有しており、
前記補償動作制御部は、前記ゲート端子に直列接続された補償用ゲート抵抗を有しており、
前記補償用ゲート抵抗の抵抗値は、前記駆動用ゲート抵抗の抵抗値よりも小さい、請求項１又は２記載の半導体スイッチング素子の駆動装置。
【請求項４】
前記第１しきい値及び／又は前記第２しきい値を変更するしきい値設定回路をさらに備える、請求項１乃至３の何れか一項に記載の半導体スイッチング素子の駆動装置。
【請求項５】
前記しきい値設定回路は、前記ゲートドライブ回路による前記半導体スイッチング素子のターンオンにおける前記第２しきい値と、前記ゲートドライブ回路による前記半導体スイッチング素子のターンオフにおける前記第２しきい値とを変更するものである、請求項４記載の半導体スイッチング素子の駆動装置。
【請求項６】
前記ターンオフにおける前記第２しきい値は、前記ターンオンにおける前記第２しきい値よりも大きい、請求項５記載の半導体スイッチング素子の駆動装置。
【請求項７】
半導体スイッチング素子をオンオフ制御するゲートドライブ回路と、
前記半導体スイッチング素子の両端電圧を検出する両端電圧検出回路と、
前記半導体スイッチング素子の両端電圧が過電圧となることを抑制する過電圧抑制回路とを備え、
前記過電圧抑制回路は、
前記両端電圧検出回路により得られた両端電圧としきい値とを比較する比較部と、
前記両端電圧が前記しきい値よりも大きい場合に前記半導体スイッチング素子を所定時間オン状態とし、当該所定時間経過後に前記半導体スイッチング素子をオフ状態とする補償動作制御部とを有する、半導体スイッチング素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子の駆動装置に関するものである。
【背景技術】
【０００２】
従来、例えばＩＧＢＴなどの半導体スイッチング素子を２個以上直列接続し、それらの半導体スイッチング素子を同時にオンオフ制御することによって、各半導体スイッチング素子にかかる電圧を抑えるとともに、全体として見かけ上のスイッチ動作電圧を高める工夫がなされている。
【０００３】
この回路構成では、各半導体スイッチング素子のゲート端子に入力されるゲート信号のずれや、各半導体スイッチング素子のゲート端子に接続されるゲート抵抗の個体差などにより、各半導体スイッチング素子のスイッチング動作に時間差が生じる場合がある。例えば、各半導体スイッチング素子をターンオフする場合にスイッチング動作に時間差が生じると、先にターンオフした半導体スイッチング素子にかかる電圧が高くなり過電圧が発生するとともに、複数の半導体スイッチング素子にかかる電圧にアンバランスが発生してしまう。
【０００４】
この問題を解決するものとしては、特許文献１のように、半導体スイッチング素子の両端電圧（コレクタ・エミッタ間電圧）を検出する抵抗分圧回路と、この両端電圧が過電圧のしきい値を超過したか否かを監視するコンパレータと、両端電圧が過電圧のしきい値を超過したに半導体スイッチング素子をオン状態とし、両端電圧が過電圧のしきい値を下回ったときに半導体スイッチング素子をオフ状態とする補償制御回路とを備えたものが考えられている。
【０００５】
しかしながら、上記の補償制御回路では、両端電圧と過電圧のしきい値とを比較して半導体スイッチング素子のオンオフを制御しているので、他の半導体スイッチング素子とのスイッチングタイミングが大きくずれた場合には、図７に示すように、補償制御回路により半導体スイッチング素子のオンオフが繰り返られてしまう。その結果、両端電圧がしきい値を中心に上下動（ハンチング）してしまう可能性がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２５３４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで本発明は、上記問題点を解決すべくなされたものであり、半導体スイッチング素子に生じる過電圧を抑制するとともにハンチングの発生を低減することをその主たる課題とするものである。
【課題を解決するための手段】
【０００８】
すなわち本発明に係る半導体スイッチング素子の駆動装置は、半導体スイッチング素子をオンオフ制御するゲートドライブ回路と、前記半導体スイッチング素子の両端電圧を検出する両端電圧検出回路と、前記半導体スイッチング素子の両端電圧が過電圧となることを抑制する過電圧抑制回路とを備え、前記過電圧抑制回路は、前記両端電圧検出回路により得られた両端電圧と第１しきい値及び当該第１しきい値よりも小さい第２しきい値とを比較する比較部と、前記両端電圧が前記第１しきい値よりも大きい場合に前記半導体スイッチング素子をオン状態とし、その後、前記両端電圧が前記第２しきい値を下回った場合に前記半導体スイッチング素子をオフ状態とする補償動作制御部とを有することを特徴とする。ここで、第１しきい値は、過電圧検出用のしきい値であり、第２しきい値は、過電流を抑制する補償動作の終了判定を行うためのしきい値である。
【０００９】
このような半導体スイッチング素子の駆動装置であれば、両端電圧が第１しきい値よりも大きい場合に半導体スイッチング素子をオン状態としているので、半導体スイッチング素子に生じる過電圧を抑制することができる。また、過電圧抑制動作開始後に、両端電圧が第１しきい値よりも小さい第２しきい値を下回った場合に半導体スイッチング素子をオフ状態としているので、両端電圧のハンチングの発生を低減することができる。
【００１０】
比較部の構成を簡単にするためには、ヒステリシスコンパレータを用いたものであることが考えられる。
【００１１】
通常動作時の半導体スイッチング素子のオンオフ制御の応答性と、過電圧を抑制する補償動作時の半導体スイッチング素子のオンオフ制御の応答性とを個別に設定できるようにするためには、前記ゲートドライブ回路は、前記半導体スイッチング素子のゲート端子に直列接続された駆動用ゲート抵抗を有しており、前記補償動作制御部は、前記ゲート端子に直列接続された補償用ゲート抵抗を有していることが望ましい。
【００１２】
この構成において、補償動作における半導体スイッチング素子のオンオフ制御を素早く行うためには、前記補償用ゲート抵抗の抵抗値は、前記駆動用ゲート抵抗の抵抗値よりも小さいことが望ましい。
【００１３】
半導体スイッチング素子の特性（例えば、しきい値電圧のずれや温度変化など）や半導体スイッチング素子のターンオン及びターンオフなどに応じてしきい値を変更するためには、半導体スイッチング素子の駆動装置は、前記第１しきい値及び／又は前記第２しきい値を変更するしきい値設定回路をさらに備えることが望ましい。
【００１４】
具体的に前記しきい値設定回路は、前記ゲートドライブ回路による前記半導体スイッチング素子のターンオンにおける前記第２しきい値と、前記ゲートドライブ回路による前記半導体スイッチング素子のターンオフにおける前記第２しきい値とを変更するものであることが望ましい。
【００１５】
ターンオン時に発生する両端電圧の過電圧は、他の半導体スイッチング素子よりも自分自身のターンオンが遅れているために発生している。ここで、補償動作制御部は、できるだけ長い時間、半導体スイッチング素子をオンさせるためにゲート端子にゲート電流をつぎ込むことになる。つまり、第２しきい値は、両端電圧ができるだけ小さい値となるように設定する。
一方、ターンオフ時に発生する両端電圧の過電圧は、他の半導体スイッチング素子よりも自分自身のターンオフが早いために発生している。ここで、補償動作制御部は、再度オンさせるために半導体スイッチング素子のゲート端子にゲート電流をつぎ込む。このとき、第２しきい値は、両端電圧ができるだけ高い値となるように設定する。
なお、ターンオフ時の第２しきい値をターンオン時の第２しきい値と同じとした場合には、補償動作制御部は、両端電圧ができるだけ小さい値となるように動作してしまう。そうすると、ターンオフが遅れていた半導体スイッチング素子がターンオフとなり、両端電圧が逆転してしまう恐れがある。
【００１６】
また、本発明に係る半導体スイッチング素子の駆動装置は、半導体スイッチング素子をオンオフ制御するゲートドライブ回路と、前記半導体スイッチング素子の両端電圧を検出する両端電圧検出回路と、前記半導体スイッチング素子の両端電圧が過電圧となることを抑制する過電圧抑制回路とを備え、前記過電圧抑制回路は、前記両端電圧検出回路により得られた両端電圧としきい値とを比較する比較部と、前記両端電圧が前記しきい値よりも大きい場合に前記半導体スイッチング素子を所定時間オン状態とし、当該所定時間経過後に前記半導体スイッチング素子をオフ状態とする補償動作制御部とを有することを特徴とする。
【００１７】
このような半導体スイッチング素子の駆動装置であれば、両端電圧がしきい値よりも大きい場合に半導体スイッチング素子をオン状態としているので、半導体スイッチング素子に生じる過電圧を抑制することができる。また、過電圧抑制動作開始後に、所定時間経過後に半導体スイッチング素子をオフ状態としているので、両端電圧のハンチングの発生を低減することができる。
【発明の効果】
【００１８】
このように構成した本発明によれば、半導体スイッチング素子に生じる過電圧を抑制するとともに、過電圧抑制動作時のハンチングの発生を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態の半導体スイッチング素子の駆動装置の回路構成を模式的に示す図である。
【図２】第１実施形態の駆動装置の補償動作時における両端電圧を示す図である。
【図３】第２実施形態のターンオン及びターンオフの移行順とそれに伴う両端電圧の変化を示す図である。
【図４】第２実施形態の半導体スイッチング素子の駆動装置の回路構成を模式的に示す図である。
【図５】第２実施形態の駆動装置の補償動作時における両端電圧を示す図である。
【図６】第３実施形態の半導体スイッチング素子の駆動装置の回路構成を模式的に示す図である。
【図７】従来の補償制御回路により生じるハンチングを示す図である。
【発明を実施するための形態】
【００２０】
以下に、本発明に係る半導体スイッチング素子の駆動装置の一実施形態について、図面を参照して説明する。
【００２１】
＜第１実施形態＞
第１実施形態の半導体スイッチング素子ＳＷの駆動装置１００は、図１に示すように、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電圧駆動型の半導体スイッチング素子ＳＷをオンオフ制御するものである。本実施形態では、２つの半導体スイッチング素子ＳＷが直列接続された回路において各半導体スイッチング素子ＳＷをオンオフ制御する駆動装置１００について説明する。
【００２２】
具体的に駆動装置１００は、半導体スイッチング素子ＳＷをオンオフ制御するゲートドライブ回路２と、半導体スイッチング素子ＳＷの両端電圧（コレクタ・エミッタ間電圧）ＶＣＥを検出する両端電圧検出回路３と、半導体スイッチング素子ＳＷの両端電圧ＶＣＥが過電圧となることを抑制する過電圧抑制回路４とを備えている。なお、ゲートドライブ回路２、両端電圧検出回路３及び過電圧抑制回路４は、半導体スイッチング素子ＳＷそれぞれに対して設けられている。
【００２３】
ゲートドライブ回路２は、上位のコントーローラ（例えばＣＰＵなどの制御回路）からのゲート制御信号を受け付けて、当該ゲート制御信号に従って半導体スイッチング素子ＳＷのゲート端子のゲート電圧を制御するものである。
【００２４】
具体的にゲートドライブ回路２は、ゲート制御信号を受け付けるドライバ（例えばフォトカプラ）２１と、駆動用の正側電源２２及び負側電源２３と、トランジスタ２４１、２４２からなるバッファ回路２４と、ゲート端子に直列接続されてゲート端子に流れる電流を制限する駆動用ゲート抵抗２５とを有するものである。このゲートドライブ回路２により、通常動作時のオンオフ制御が行われる。
【００２５】
両端電圧検出回路３は、半導体スイッチング素子ＳＷの両端電圧ＶＣＥを検出するものであり、例えばトランスを用いたものが考えられる。なお、抵抗分圧回路を用いたものなど種々の方式を用いることができる。
【００２６】
過電圧抑制回路４は、両端電圧検出回路３により得られた両端電圧ＶＣＥが過電圧となった場合に、当該両端電圧ＶＣＥを過電圧以下に抑制するものである。
【００２７】
具体的に過電圧抑制回路４は、両端電圧検出回路３により得られた両端電圧ＶＣＥと第１しきい値Ｖｔｈ１及び第２しきい値Ｖｔｈ２とを比較する比較部４１と、当該比較部４１から出力される比較信号に応じて半導体スイッチング素子ＳＷのオンオフを制御する補償動作制御部４２とを有する。
【００２８】
比較部４１は、両端電圧ＶＣＥと第１しきい値Ｖｔｈ１とを比較するとともに、両端電圧ＶＣＥと第２しきい値Ｖｔｈ２とを比較するものである。第１しきい値Ｖｔｈ１は、過電圧検出用のしきい値であり、第２しきい値Ｖｔｈ２は、第１しきい値Ｖｔｈ１よりも小さい値であり、補償動作制御部４２による補償動作の終了判定を行うためのしきい値である。本実施形態の比較部４１は、ヒステリシスコンパレータを用いて構成されている。
【００２９】
補償動作制御部４２は、比較部４１からの比較信号（具体的には電圧信号）を受け付けて、その比較信号に応じて過電流を抑制するための補償動作を行うものである。具体的に補償動作制御部４２は、図２に示すように、両端電圧ＶＣＥが第１しきい値Ｖｔｈ１よりも大きい場合に半導体スイッチング素子ＳＷをオン状態とし、その後、両端電圧ＶＣＥが第２しきい値Ｖｔｈ２を下回った場合に半導体スイッチング素子ＳＷをオフ状態とする。本実施形態の補償動作制御部４２は、比較部４１からの比較信号を受け付けるドライバ４２１と、当該ドライバ４２１によりオンオフ制御される例えば半導体スイッチング素子などの補償用スイッチ４２２と、ゲート端子に流れる電流を制限する補償用ゲート抵抗４２３とを有している。
【００３０】
補償用ゲート抵抗４２３は、補償用スイッチ４２２がオンされた場合に、電源（本実施形態では正側電源２２）からゲート端子に流れる電流を制限するものであり、その一端は、半導体スイッチング素子ＳＷのゲート端子と駆動用ゲート抵抗２５との間に接続されている。ここで、補償用ゲート抵抗４２３の抵抗値は、駆動用ゲート抵抗２５の抵抗値よりも小さいものとしている。
【００３１】
次にこの駆動装置１００の補償動作について説明する。
【００３２】
通常動作時において、半導体スイッチング素子ＳＷの両端電圧ＶＣＥは、両端電圧検出回路３により常時検出されている。そして、検出された両端電圧ＶＣＥは、比較部４１により第１しきい値Ｖｔｈ１と比較される。そして、比較部４１からの比較信号が、補償動作制御部４２のドライバ４２１に入力される。
【００３３】
図２及び図３に示すように、２つの半導体スイッチング素子ＳＷをターンオンする場合には、ターンオンが遅い半導体スイッチング素子ＳＷの両端電圧ＶＣＥが過電圧となり、ターンオフする場合には、ターンオフの早い半導体スイッチング素子ＳＷの両端電圧ＶＣＥが過電圧となる。なお、図２及び図３では、一方の半導体スイッチング素子ＳＷをＳＷ１とし、他方の半導体スイッチング素子をＳＷ２としている。
【００３４】
ドライバ４２１は、両端電圧ＶＣＥが第１しきい値Ｖｔｈ１よりも大きいことを示す比較信号を取得した場合に、補償用スイッチ４２２をオンにするオン信号を出力する。これにより、補償用スイッチ４２２がオンされて、半導体スイッチング素子ＳＷのゲート端子にゲート電流が流れ、半導体スイッチング素子ＳＷがオン状態となる。つまり、２つの半導体スイッチング素子ＳＷをターンオンする場合には、ターンオンが遅い半導体スイッチング素子ＳＷが補償用スイッチ４２２によりオン状態となり、ターンオフする場合には、ターンオフの早い半導体スイッチング素子ＳＷの補償用スイッチ４２２によりオン状態となる。
【００３５】
上記によりオン状態とされた半導体スイッチング素子ＳＷの両端電圧ＶＣＥが下降する。ドライバ４２１は、両端電圧ＶＣＥが第１しきい値Ｖｔｈ１を下回っても補償用スイッチ４２２のオン状態を継続し、半導体スイッチング素子ＳＷのオン状態が継続される。本実施形態では、比較部４１にヒステリシスコンパレータを用いているので、両端電圧ＶＣＥが第１しきい値Ｖｔｈ１を下回っても比較信号に変化が無く、ドライバ４２１による補償用スイッチ４２２のオン状態が継続される。
【００３６】
そして、そのまま両端電圧ＶＣＥが下降し、ドライバ４２１は、両端電圧ＶＣＥが第２しきい値Ｖｔｈ２よりも小さいことを示す比較信号を取得した場合には、補償用スイッチ４２２をオフにするオフ信号を出力する。これにより、補償用スイッチ４２２がオフされて、半導体スイッチング素子ＳＷ２がオフ状態となる。なお、その後、再び両端電圧ＶＣＥが第１しきい値Ｖｔｈ１を超過した場合には、上記と同様の動作が行われる。
【００３７】
以上によって、半導体スイッチング素子ＳＷの過電圧を抑制する補償動作が終了する。なお、２つの半導体スイッチング素子ＳＷをターンオンする場合には、上記の補償動作中に、ターンオンが遅い半導体スイッチング素子ＳＷがゲートドライブ回路２によりオン状態とされた場合には、補償動作に関係なく、半導体スイッチング素子ＳＷをオンにする。
【００３８】
＜第１実施形態の効果＞
第１実施形態の半導体スイッチング素子ＳＷの駆動装置１００によれば、両端電圧ＶＣＥが第１しきい値Ｖｔｈ１よりも大きい場合に半導体スイッチング素子ＳＷをオン状態としているので、半導体スイッチング素子ＳＷに生じる過電圧を抑制することができる。また、過電圧抑制動作開始後に、両端電圧ＶＣＥが第１しきい値Ｖｔｈ１よりも小さい第２しきい値Ｖｔｈ２を下回った場合に半導体スイッチング素子ＳＷをオフ状態としているので、両端電圧ＶＣＥのハンチングの発生を低減することができる。
【００３９】
＜第２実施形態＞
次に、第２実施形態に係る半導体スイッチング素子ＳＷの駆動装置１００について説明する。なお、前記第１実施形態と同一又は対応する構成には同一の符号を付している。
【００４０】
第２実施形態の半導体スイッチング素子ＳＷの駆動装置１００は、図４に示すように、前記第１実施形態の構成に加えて、第２しきい値Ｖｔｈ２を変更するしきい値設定回路５をさらに備えている。なお、図４では、各過電流抑制回路４毎にしきい値設定回路５を設けた例を示しているが、それらを共通化して１つのしきい値設定回路５により複数の比較部４１の第２しきい値を変更する構成でもよい。
【００４１】
しきい値設定回路５は、第２しきい値Ｖｔｈ２を、ゲートドライブ回路２による半導体スイッチング素子ＳＷのターンオン時とターンオフ時とで切り替えるものである。つまり、ゲートドライブ回路２による半導体スイッチング素子ＳＷのターンオンにおける第２しきい値Ｖｔｈ２（以下、Ｖｔｈ２＿ＯＮ）と、ゲートドライブ回路２による半導体スイッチング素子ＳＷのターンオフにおける第２しきい値Ｖｔｈ２（以下、Ｖｔｈ２＿ＯＦＦ）とは異なる。
【００４２】
具体的にしきい値設定回路５は、ゲートドライブ回路２に入力されるゲート制御信号又はドライバ２１からバッファ回路２４への出力信号を取得して、半導体スイッチング素子ＳＷのターンオン又はターンオフを検出する。そして、しきい値設定回路５は、図５に示すように、ターンオンにおける第２しきい値Ｖｔｈ２＿ＯＮとターンオフにおける第２しきい値Ｖｔｈ２＿ＯＦＦとを切り替える。ここで、ターンオフにおける第２しきい値Ｖｔｈ２＿ＯＦＦは、ターンオンにおける第２しきい値Ｖｔｈ２＿ＯＮよりも大きくしている。
【００４３】
ここで、ターンオンの場合、過電圧となった半導体スイッチング素子ＳＷはターンオンが遅れているということであり、できるだけ長い時間、補償動作を継続させる。つまり、ターンオンにおける第２しきい値Ｖｔｈ２＿ＯＮは、両端電圧ＶＣＥができるだけ小さい値となるように設定される。
【００４４】
一方、ターンオフの場合、過電圧となった半導体スイッチング素子ＳＷはターンオフが早いということであり、ターンオンに比べると、補償動作の継続時間は短い方が良い。つまり、ターンオフにおける第２しきい値Ｖｔｈ２＿ＯＦＦは、両端電圧ＶＣＥができるだけ高い値となるように設定される。
【００４５】
＜第２実施形態の効果＞
第２実施形態の半導体スイッチング素子の駆動装置１００によれば、半導体スイッチング素子ＳＷの特性（例えば、しきい値電圧のずれや温度変化など）や半導体スイッチング素子ＳＷのターンオン及びターンオフなどに応じて第２しきい値Ｖｔｈ２を変更するので、前記第１実施形態の効果を一層顕著にすることができる。
【００４６】
＜第３実施形態＞
次に、第３実施形態に係る半導体スイッチング素子ＳＷの駆動装置１００について説明する。なお、前記各実施形態と同一又は対応する構成には同一の符号を付している。
【００４７】
第３実施形態の半導体スイッチング素子ＳＷの駆動装置１００は、図６に示すように、前記各実施形態とは、比較部４１及び補償動作制御部４２の構成が異なる。
【００４８】
比較部４１は、両端電圧検出回路３により得られた両端電圧ＶＣＥとしきい値Ｖｔｈ３とを比較するものである。ここで、しきい値Ｖｔｈ３は、過電圧検出用のしきい値である。
【００４９】
補償動作制御部４２は、両端電圧ＶＣＥがしきい値Ｖｔｈ３よりも大きい場合に半導体スイッチング素子ＳＷを所定時間オン状態とし、当該所定時間経過後に半導体スイッチング素子ＳＷをオフ状態とするものである。具体的に補償動作制御部４２は、前記第１実施形態の構成に加えて、ドライバ４２１が補償用スイッチ４２２に出力するオン信号の時間（補償動作時間）を予め設定された時間とするタイマー４２４を有している。
【００５０】
次にこの駆動装置１００の補償動作について説明する。
【００５１】
通常動作時において、半導体スイッチング素子ＳＷの両端電圧ＶＣＥは、両端電圧検出回路３により常時検出されている。そして、検出された両端電圧ＶＣＥは、比較部４１によりしきい値Ｖｔｈ３と比較される。そして、比較部４１からの比較信号が、補償動作制御部４２のドライバ４２１に入力される。
【００５２】
ドライバ４２１は、両端電圧ＶＣＥがしきい値Ｖｔｈ３よりも大きいことを示す比較信号を取得した場合に、補償用スイッチ４２２をオンにするオン信号を出力する。これにより、補償用スイッチ４２２がオンされて、半導体スイッチング素子ＳＷのゲート端子にゲート電流が流れ、半導体スイッチング素子ＳＷがオン状態となる。
【００５３】
上記によりオン状態とされた半導体スイッチング素子ＳＷの両端電圧ＶＣＥが下降する。ドライバ４２１は、タイマー４２４により所定時間経過したことを示す信号を取得すると、補償用スイッチ４２２をオフにするオフ信号を出力する。これにより、補償用スイッチ４２２がオフされて、半導体スイッチング素子がオフ状態となる。
【００５４】
以上によって、半導体スイッチング素子ＳＷの過電圧を抑制する補償動作が終了する。なお、２つの半導体スイッチング素子ＳＷをターンオンする場合では、上記の補償動作中に、ターンオンが遅い半導体スイッチング素子ＳＷがゲートドライブ回路２によりオン状態とされた場合には、補償動作に関係なく、半導体スイッチング素子ＳＷをオンにする。
【００５５】
＜第３実施形態の効果＞
第３実施形態の半導体スイッチング素子の駆動装置１００によれば、両端電圧ＶＣＥがしきい値Ｖｔｈ３よりも大きい場合に半導体スイッチング素子ＳＷをオン状態としているので、半導体スイッチング素子ＳＷに生じる過電圧を抑制することができる。また、過電圧抑制動作開始後に、所定時間経過後に半導体スイッチング素子ＳＷをオフ状態としているので、両端電圧ＶＣＥのハンチングの発生を低減することができる。
【００５６】
＜その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。
【００５７】
例えば、前記第１、第２実施形態では比較部としてヒステリシスコンパレータを用いたものであったが、その他、両端電圧ＶＣＥと第１しきい値Ｖｔｈ１及び第２しきい値Ｖｔｈ２とを比較できる回路構成であってもよい。
【００５８】
また、前記第２実施形態において、しきい値設定回路５は、第１しきい値Ｖｔｈ１を変更するものであってもよい。
【００５９】
さらに、前記第３実施形態において、タイマー４２４は、ターンオン時おける補償動作時間とターンオフ時における補償動作時間とを切り替えるように構成してもよい。
【００６０】
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
【符号の説明】
【００６１】
１００・・・半導体スイッチング素子の駆動装置
ＳＷ・・・半導体スイッチング素子
２・・・ゲートドライブ回路
２５・・・駆動用ゲート抵抗
ＶＣＥ・・・両端電圧
３・・・両端電圧検出回路
４・・・過電圧抑制回路
Ｖｔｈ１・・・第１しきい値
Ｖｔｈ２・・・第２しきい値
Ｖｔｈ２＿ＯＮ・・・ターンオンにおける第２しきい値
Ｖｔｈ２＿ＯＦＦ・・・ターンオフにおける第２しきい値
４１・・・比較部
４２・・・補償動作制御部
４２３・・・補償用ゲート抵抗
４２４・・・タイマー
５・・・しきい値設定回路
【図１】
2019097139.tif 000003
【図２】
2019097139.tif 000004
【図３】
2019097139.tif 000005
【図４】
2019097139.tif 000006
【図５】
2019097139.tif 000007
【図６】
2019097139.tif 000008
【図７】
2019097139.tif 000009