(57)【要約】      （修正有）【課題】ＧａＮ系半導体材料をスイッチとして用いた場合にも、誤ってスイッチがオンになる誤オンが生じることを防止することが可能な電源装置を提供する。【解決手段】電源回路は、ＧａＮ系半導体材料で構成されたＦＥＴである第１スイッチＵＨ１と、ＧａＮ系半導体材料で構成されたＦＥＴである第２スイッチＵＬ１を備える。第１スイッチＵＨ１のソースが入力電位側に接続され、第１スイッチＵＨ１のドレインが第２スイッチＵＬ１のソースに接続されるとともに出力電位側に接続される。第１スイッチＵＨ１のゲート又は／及び第２スイッチＵＬ１のゲートに、一方のスイッチがオンした際に連れて他方がオンすることを防止する抵抗ＲｇＨ１、ＲｇＨ２、ＲｇＬ１、ＲｇＬ２、ＲＨ１、ＲＬ１、コンデンサＣｇＨ１、ＣｇＬ１、ＣＨ１、ＣＬ１のいずれかを含んで構成される誤オン防止回路を接続する。【選択図】図１
2019097225.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ系半導体材料で構成されたＦＥＴである第１スイッチと、ＧａＮ系半導体材料で構成されたＦＥＴである第２スイッチを備え、前記第１スイッチのドレインが入力電位側に接続され、前記第１スイッチのソースが前記第２スイッチのドレインに接続されるとともに出力電位側に接続された電源回路であって、
前記第１スイッチのゲート又は／及び前記第２スイッチのゲートに、一方のスイッチがオンした際に連れて他方がオンすることを防止する誤オン防止回路を接続したことを特徴とする電源回路。
【請求項２】
請求項１に記載の電源回路であって、
前記誤オン防止回路は、前記第２スイッチのゲートと前記第２スイッチのソースとの間に接続された容量であることを特徴とする電源回路。
【請求項３】
請求項１に記載の電源回路であって、
前記誤オン防止回路は、前記第２スイッチのゲートと前記第２スイッチのソースとの間に接続された第１の抵抗であることを特徴とする電源回路。
【請求項４】
請求項３に記載の電源回路であって、
前記第１の抵抗が５ｋΩ以下であることを特徴とする電源回路。
【請求項５】
請求項１に記載の電源回路であって、
前記誤オン防止回路は、前記第１スイッチのゲートに対してオン電位を出力するオン端子と、前記第１スイッチのゲートとの間に接続された第２の抵抗であることを特徴とする電源回路。
【請求項６】
請求項５に記載の電源回路であって、
前記第２の抵抗が４７Ω以上であることを特徴とする電源回路。
【請求項７】
請求項１に記載の電源回路であって、
前記第１スイッチのゲートに対してオフ電位を出力するオフ端子と、前記第１スイッチのゲートとの間に接続された第３の抵抗であることを特徴とする電源回路。
【請求項８】
請求項７に記載の電源回路であって、
前記第３の抵抗が４７Ω以上であることを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関し、特にＧａＮ系半導体材料で構成されたＦＥＴを用いた電源回路に関する。
【背景技術】
【０００２】
従来から、直流電源の電位を変換する電源回路として、ハイサイドスイッチとローサイドスイッチのオン／オフを切り替えるＤＣ／ＤＣコンバータが用いられている（例えば特許文献１を参照）。これらの電源回路では、ハイサイドスイッチとローサイドスイッチにＳｉ材料を用いたパワーＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）を利用することが一般的であった。しかし近年になって、ＧａＮ系半導体材料を用いたＦＥＴ（ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）が開発され、Ｓｉ系材料と比較して低いオン抵抗、高周波動作、高温動作、高耐圧という利点があることから、パワーデバイスへの応用が期待されている。
【０００３】
図１２は、ＧａＮ系半導体材料で構成されたＦＥＴをハイサイドスイッチおよびローサイドスイッチに用いた従来の電源回路を示している。図１２に示した電源回路では、ＧａＮ系半導体材料で構成されたハイサイドスイッチＨｉＧａＮのドレインが入力電位Ｖｉｎに接続され、ソースが中間電位ＶｓｗとしてローサイドスイッチＬｏＧａＮのドレインに接続されるとともに出力電位Ｖｏｕｔ側に接続されている。また、中間電位Ｖｓｗと出力電位Ｖｏｕｔの間にはインダクタンスが介在し、出力電位Ｖｏｕｔと接地電位との間にはコンデンサが介在している。また、ハイサイドスイッチＨｉＧａＮにはゲート電位Ｖｇ＿Ｈｉが入力され、ローサイドスイッチＬｏＧａＮにはゲート電位Ｖｇ＿Ｌｏが入力されている。このような電源回路では、例えば入力電位Ｖｉｎ＝４００Ｖで入力電流Ｉｉｎ＝２Ａの電流を、出力電位Ｖｏｕｔ＝２００Ｖで出力電流Ｉｏｕｔ＝４Ａとなる降圧型のＤＣ／ＤＣコンバータを構成している。
【０００４】
図１３は、図１２に示した従来の電源回路の正常動作時を示すグラフであり、図１３（ａ）はローサイドスイッチＬｏＧａＮのゲート電位Ｖｇ＿Ｌｏと中間電位Ｖｓｗの電位変化を示すグラフであり、図１３（ｂ）は入力電流Ｉｉｎとインダクタ電流Ｉ＿ｉｎｄの電流変化を示すグラフである。
【０００５】
図１３（ａ）に示すように、ローサイドスイッチＬｏＧａＮのゲート電位Ｖｇ＿Ｌｏをオンからオフに変化させた後に、ハイサイドスイッチＨｉＧａＮのゲート電位Ｖｇ＿Ｈｉをオフからオンに変化させて（図示せず）中間電位Ｖｓｗが上昇する。また、ゲート電位Ｖｇ＿Ｌｏをオンからオフに変化させて（図示せず）中間電位Ｖｓｗが下降した後に、ゲート電位Ｖｇ＿Ｌｏをオンからオフに変化させる。
【０００６】
このとき、図１３（ｂ）に示すように入力電流Ｉｉｎはゲート電位Ｖｇ＿Ｈｉのオンからオフまで単調に増加した後に急速に減少し、インダクタ電流Ｉ＿ｉｎｄはゲート電位Ｖｇ＿Ｈｉのオンからオフまで単調に増加した後に単調に減少する。インダクタ電流Ｉ＿ｉｎｄはコンデンサによって平滑化されて出力電位Ｖｏｕｔとして出力される。
【０００７】
図１４は、図１３（ａ）を部分的に拡大して示すグラフであり、図１４（ａ）はゲート電位Ｖｇ＿Ｈｉがオフからオンに変化した時間を拡大して示すグラフであり、図１４（ｂ）はゲート電位Ｖｇ＿Ｈｉがオンからオフに変化した時間を拡大して示すグラフである。図１４（ａ）（ｂ）に示すように、ハイサイドスイッチＨｉＧａＮのオン時とオフ時において、ローサイドスイッチＬｏＧａＮのゲート電位Ｖｇ＿Ｌｏにリンギングが生じている。図１４（ａ）（ｂ）に示した例は、ゲート電位Ｖｇ＿Ｌｏにリンギングが生じても電位変動が小さいためローサイドスイッチＬｏＧａＮが誤ってオンされることはなく、電源回路は正常に動作する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０２２１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、ＧａＮ系半導体材料で構成したハイサイドスイッチＨｉＧａＮとローサイドスイッチＬｏＧａＮは高速動作が可能であるため、高速動作時に一方のスイッチがオンした際に他方のスイッチにノイズが乗って生じるリンギングが大きくなり、誤って他方のスイッチがオンする誤オンが生じるという問題があった。
【００１０】
図１５は、従来の電源回路でのハイサイドスイッチＨｉＧａＮのオン時におけるローサイドスイッチＬｏＧａＮのゲート電位Ｖｇ＿Ｌｏと中間電位Ｖｓｗの変化を示すグラフであり、図１５（ａ）はリンギングが大きい場合を示し、図１５（ｂ）はリンギングが小さい場合を示している。図１５（ａ）に示すように、ゲート電位Ｖｇ＿Ｌｏに生じるリンギングが大きい場合には、グラフ中に破線で囲んだ領域ではゲート電位Ｖｇ＿Ｌｏが過大になり、ローサイドスイッチＬｏＧａＮに誤オンが発生してしまう。一方、図１５（ｂ）に示すようにゲート電位Ｖｇ＿Ｌｏに生じるリンギングが小さい場合には、ローサイドスイッチＬｏＧａＮに誤オンは発生しない。なお、上記リンギングとは、高周波で振動するノイズ成分と、単発ノイズを含む。
【００１１】
図１６は、図１２に示した電源回路の温度分布を示す図面代用写真であり、図１６（ａ）はローサイドスイッチＬｏ＿ＧａＮに誤オンが生じている場合を示し、図１６（ｂ）はローサイドスイッチＬｏ＿ＧａＮに誤オンが生じていない場合を示している。図１６（ａ）に白抜き矢印で示したハイサイドスイッチＨｉ＿ＧａＮ周囲の温度は３４．６℃であり、ローサイドスイッチＬｏ＿ＧａＮ周囲の温度は３４．１℃であり、電力変換効率は８３．７０％であった。また、図１６（ｂ）に白抜き矢印で示したハイサイドスイッチＨｉ＿ＧａＮ周囲の温度は３５．３℃であり、ローサイドスイッチＬｏ＿ＧａＮ周囲の温度は３１．５℃であり、電力変換効率は８７．１４％であった。
【００１２】
図１６（ａ）（ｂ）に示したように、ローサイドスイッチＬｏ＿ＧａＮで誤オンが生じている場合には、中間電位Ｖｓｗ側から接地電位側に電流が流れてしまうため電力変換効率が低下し、電力損失により発熱して温度が上昇してしまうことがわかる。パワーデバイスにおいて電力変換効率は極めて重要な指標であり、高速駆動時の誤オンによる電力変換効率の低下と温度上昇はスイッチにＧａＮ系半導体材料のＦＥＴを用いた電源回路において顕著になる問題である。
【００１３】
図１７は、従来の電源回路を継続的に駆動した状態を示すグラフであり、図１７（ａ）はスイッチング周期を複数回実行した長期間の電位変化を示すグラフであり、図１７（ｂ）は誤オンが発生した状態を示す拡大図であり、図１７（ｃ）は誤オンが発生しない正常状態を示す拡大図である。
【００１４】
図１７（ａ）〜（ｃ）に示したように、ＧａＮ系半導体材料のＦＥＴを用いた電源回路であっても、図中破線で囲んだ領域で示したリンギングによる誤オンは、毎回発生するものではなくランダムに発生していることがわかる。誤オンの頻度が高くなると発熱量が増加し、場合によっては大電流が流れて素子が破壊される恐れがある。
【００１５】
本発明はかかる問題点を解決すべく創案されたもので、その目的は、ＧａＮ系半導体材料をスイッチとして用いた場合にも、誤ってスイッチがオンになる誤オンが生じることを防止することが可能な電源装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するため本発明の電源回路は、ＧａＮ系半導体材料で構成されたＦＥＴである第１スイッチと、ＧａＮ系半導体材料で構成されたＦＥＴである第２スイッチを備え、前記第１スイッチのドレインが入力電位側に接続され、前記第１スイッチのソースが前記第２スイッチのドレインに接続されるとともに出力電位側に接続された電源回路であって、前記第１スイッチのゲート又は／及び前記第２スイッチのゲートに、一方のスイッチがオンした際に連れて他方がオンすることを防止する誤オン防止回路を接続したことを特徴とする。
【００１７】
これにより、第１スイッチ又は／及び第２スイッチのゲートに接続された誤オン防止回路で、一方のスイッチがオンした際に他方に生じるリンギングを抑制し、ＧａＮ系半導体材料をスイッチとして用いた場合にも、誤ってスイッチがオンになる誤オンが生じることを防止することが可能となる。
【００１８】
また、本発明の本発明の一実施態様では、前記誤オン防止回路は、前記第２スイッチのゲートと前記第２スイッチのソースとの間に接続された容量である。
【００１９】
また、本発明の本発明の一実施態様では、前記誤オン防止回路は、前記第２スイッチのゲートと前記第２スイッチのソースとの間に接続された第１の抵抗である。
【００２０】
また、本発明の本発明の一実施態様では、前記第１の抵抗が５ｋΩ以下である。
【００２１】
また、本発明の本発明の一実施態様では、前記誤オン防止回路は、前記第１スイッチのゲートに対してオン電位を出力するオン端子と、前記第１スイッチのゲートとの間に接続された第２の抵抗である。
【００２２】
また、本発明の本発明の一実施態様では、前記第２の抵抗が４７Ω以上である。
【００２３】
また、本発明の本発明の一実施態様では、前記第１スイッチのゲートに対してオフ電位を出力するオフ端子と、前記第１スイッチのゲートとの間に接続された第３の抵抗である。
【００２４】
また、本発明の一実施態様では、前記第３の抵抗が４７Ω以上である。
【発明の効果】
【００２５】
本発明によれば、ＧａＮ系半導体材料をスイッチとして用いた場合にも、誤ってスイッチがオンになる誤オンが生じることを防止することが可能な電源装置を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明における一実施形態に係る電源回路の構成を示す回路図である。
【図２】実施形態１におけるスイッチＵＨ１をオンにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図２（ａ）は抵抗ＲｇＨ１の抵抗値が１５Ωの場合を示し、図２（ｂ）は抵抗ＲｇＨ１の抵抗値が７６Ωの場合を示している。
【図３】抵抗ＲｇＨ１と中間電位Ｖｓｗと誤オン発生電位との関係を示すグラフであり、図３（ａ）は抵抗ＲｇＨ１の抵抗値と中間電位Ｖｓｗの遷移時間の関係を示し、図３（ｂ）は中間電位Ｖｓｗの遷移時間と誤オン発生電位の関係を示している。
【図４】図４は、実施形態２において抵抗ＲＬ１の抵抗値が３．３ｋΩであり、スイッチＵＨ１をオンにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図４（ａ）は入力電位Ｖｉｎが８４Ｖ、出力電位Ｖｏｕｔが１２Ｖの場合を示し、図４（ｂ）は入力電位Ｖｉｎが１１６Ｖ、出力電位Ｖｏｕｔが１６Ｖの場合を示している。
【図５】実施形態２において抵抗ＲＬ１の抵抗値が１．０ｋΩであり、スイッチＵＨ１をオンにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図５（ａ）は入力電位Ｖｉｎが１００Ｖ、出力電位Ｖｏｕｔが１４Ｖの場合を示し、図５（ｂ）は入力電位Ｖｉｎが１５０Ｖ、出力電位Ｖｏｕｔが２０Ｖの場合を示している。
【図６】実施形態３においてスイッチＵＨ１をオフにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図６（ａ）はコンデンサＣＬ１を用いない場合を示し、図６（ｂ）はコンデンサＣＬ１を用いた場合を示している。
【図７】実施形態４においてスイッチＵＨ１をオフにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図７（ａ）は抵抗ＲｇＨ２が２．２Ωの場合を示し、図７（ｂ）は抵抗ＲｇＨ２が１５Ωの場合を示し、図７（ｃ）は抵抗ＲｇＨ２が４８Ωの場合を示している。
【図８】抵抗ＲｇＨ２の値を設定したときに、ローサイドスイッチＵＬ１のゲート容量で規格化したコンデンサＣＬ１の容量値と誤オンが発生する入力電位の関係を示すグラフである。
【図９】誤オン防止回路の一例における出力電力と電力変換効率の関係を示すグラフである。
【図１０】図９に示した誤オン防止回路の一例における、スイッチＵＨ１およびＵＬ１の表面温度を測定した結果を示すグラフである。
【図１１】本発明に係る電源回路の変形例の構成を示す回路図である。
【図１２】ＧａＮ系半導体材料で構成されたＦＥＴをハイサイドスイッチおよびローサイドスイッチに用いた従来の電源回路を示している。
【図１３】図１２に示した従来の電源回路の正常動作時を示すグラフであり、図１３（ａ）はローサイドスイッチＬｏＧａＮのゲート電位Ｖｇ＿Ｌｏと中間電位Ｖｓｗの電位変化を示すグラフであり、図１３（ｂ）は入力電流Ｉｉｎとインダクタ電流Ｉ＿ｉｎｄの電流変化を示すグラフである。
【図１４】図１３（ａ）を部分的に拡大して示すグラフであり、図１４（ａ）はゲート電位Ｖｇ＿Ｈｉがオフからオンに変化した時間を拡大して示すグラフであり、図１４（ｂ）はゲート電位Ｖｇ＿Ｈｉがオンからオフに変化した時間を拡大して示すグラフである。
【図１５】従来の電源回路でのハイサイドスイッチＨｉＧａＮのオン時におけるローサイドスイッチＬｏＧａＮのゲート電位Ｖｇ＿Ｌｏと中間電位Ｖｓｗの変化を示すグラフであり、図１５（ａ）はリンギングが大きい場合を示し、図１５（ｂ）はリンギングが小さい場合を示している。
【図１６】図１２に示した電源回路の温度分布を示す図面代用写真であり、図１６（ａ）はローサイドスイッチＬｏ＿ＧａＮに誤オンが生じている場合を示し、図１６（ｂ）はローサイドスイッチＬｏ＿ＧａＮに誤オンが生じていない場合を示している。
【図１７】従来の電源回路を継続的に駆動した状態を示すグラフであり、図１７（ａ）はスイッチング周期を複数回実行した長期間の電位変化を示すグラフであり、図１７（ｂ）は誤オンが発生した状態を示す拡大図であり、図１７（ｃ）は誤オンが発生しない正常状態を示す拡大図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図面を参照して説明する。図１は、本発明における一実施形態に係る電源回路の構成を示す回路図である。図１に示すように本実施形態の電源回路は、スイッチＵＨ１，ＵＬ１と、インダクタンスＬ１と、コンデンサＣ１，Ｃ２，ＣＨ１，ＣＬ２，ＣｇＨ１，ＣｇＬ１と、抵抗ＲＨ１，ＲＬ１，ＲｇＨ１，ＲｇＨ２，ＲｇＬ１，ＲｇＬ２と、ゲートドライバＧＤＨ，ＧＤＬと、端子ＩＮ，ＯＵＴ，ＳＷ，ＧＮＤを備えている。
【００２８】
スイッチＵＨ１，ＵＬ１は、どちらもＧａＮ系半導体材料で構成されたＦＥＴである。スイッチＵＨ１は、ハイサイドスイッチであり本発明における第１スイッチに相当している。スイッチＵＬ１は、ローサイドスイッチであり本発明における第２スイッチに相当している。
【００２９】
また、スイッチＵＨ１のドレインは入力電位側である端子ＩＮに接続され、ソースは中間電位である端子ＳＷおよびスイッチＵＬ１のドレインに接続されている。端子ＩＮとスイッチＵＨ１との間ではコンデンサＣ１が接地電位との間に接続されている。また、出力電位である端子ＯＵＴと端子ＳＷとの間にはインダクタンスＬ１が接続されている。スイッチＵＬ１のソースは接地電位である端子ＧＮＤに接続されている。
【００３０】
ゲートドライバＧＤＨは、ハイサイドのＧａＮＦＥＴであるスイッチＵＨ１のゲートに対して電位を出力するハイサイドゲートドライバである。ゲートドライバＧＤＬは、ローサイドのＧａＮＦＥＴであるスイッチＵＬ１のゲートに対して電位を出力するローサイドゲートドライバである。ゲートドライバＧＤＨ，ＧＤＬにはそれぞれソース時電位を供給するＶＯ＋端子と、シンク時電位を供給するＶＯ−端子が備えられている。
【００３１】
また、ゲートドライバＧＤＨのＶＯ＋端子には、スイッチＵＨ１のゲートとの間に抵抗ＲｇＨ１がハイサイドゲート抵抗として接続され、ゲートドライバＧＤＬのＶＯ＋端子には、スイッチＵＬ１のゲートとの間に抵抗ＲｇＬ１がローサイドゲート抵抗として接続されている。さらに、ゲートドライバＧＤＨのＶＯ−端子には、スイッチＵＨ１のゲートとの間に抵抗ＲｇＨ２がハイサイドゲート抵抗として接続され、ゲートドライバＧＤＬのＶＯ−端子には、スイッチＵＬ１のゲートとの間に抵抗ＲｇＬ２がローサイドゲート抵抗として接続されている。また、抵抗ＲｇＨ２と並列にハイサイドゲートコンデンサＣｇＨ１が接続され、抵抗ＲｇＬ２と並列にローサイドゲートコンデンサＣｇＬ１が接続されている。
【００３２】
スイッチＵＨ１のゲートとソースの間には、ハイサイドゲート・ソース抵抗ＲＨ１とハイサイドゲート・ソースコンデンサＣＨ１が接続され、スイッチＵＬ１のゲートとソースの間には、ローサイドゲート・ソース抵抗ＲＬ１とローサイドゲート・ソースコンデンサＣＬ１が接続されている。
【００３３】
以上で述べたように本発明の電源回路は、第１スイッチに相当するスイッチＵＨ１のゲートと第２スイッチに相当するスイッチＵＬ１のゲートに、抵抗ＲｇＨ１，ＲｇＨ２，ＲｇＬ１，ＲｇＬ２，ＲＨ１，ＲＬ１、コンデンサＣｇＨ１，ＣｇＬ１，ＣＨ１，ＣＬ１のいずれかを含んで構成される誤オン防止回路が接続されている。誤オン防止回路がスイッチＵＨ１，ＵＬ１のゲートに接続されていることにより、一方のスイッチがオンした際に連れて他方がオンすることを防止できる。
【００３４】
＜実施形態１＞
次に、本発明の実施形態１として、誤オン防止回路がハイサイドスイッチであるスイッチＵＨ１のゲートとゲートドライバＧＤＨのＶＯ＋端子との間に接続された抵抗ＲｇＨ１である場合について説明する。図２は、実施形態１におけるスイッチＵＨ１をオンにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図２（ａ）は抵抗ＲｇＨ１の抵抗値が１５Ωの場合を示し、図２（ｂ）は抵抗ＲｇＨ１の抵抗値が７６Ωの場合を示している。図２（ａ）（ｂ）とも、入力側の端子ＩＮに供給される電位が１００Ｖで、出力側の端子ＯＵＴから出力される電位が５０Ｖの場合を示している。
【００３５】
図２（ａ）に示すように、抵抗ＲｇＨ１の抵抗値が１５Ωと小さい場合には、ハイサイドスイッチであるスイッチＵＨ１のスイッチング速度が早く、中間電位Ｖｓｗの遷移時間が４．６ｎｓであった。このとき、ローサイドスイッチであるスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏには比較的大きなリンギングが生じてしまい、誤ってスイッチＵＬ１がオンする誤オンが発生してしまう。一方、図２（ｂ）に示すように、抵抗ＲｇＨ１の抵抗値が７６Ωと大きい場合には、スイッチＵＨ１のスイッチング速度が遅くなり、中間電位Ｖｓｗの遷移時間は２２．４ｎｓであった。このとき、スイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏに生じるリンギングは比較的小さく、誤オンは発生しない。
【００３６】
図２（ａ）（ｂ）の何れの場合でも、電力変換効率は９７．３５％であり抵抗ＲｇＨ１の違いによる効率の低下は確認されず、スイッチング損失は増加していなかった。また、図２（ａ）に示した抵抗ＲｇＨ１が１５Ωの場合には中間電位Ｖｓｗの立ち上がり時にオーバーシュートが生じているが、図２（ｂ）に示した抵抗ＲｇＨ１が７６Ωの場合には中間電位Ｖｓｗの立ち上がり時にオーバーシュートを抑制できている。
【００３７】
図３は、抵抗ＲｇＨ１と中間電位Ｖｓｗと誤オン発生電位との関係を示すグラフであり、図３（ａ）は抵抗ＲｇＨ１の抵抗値と中間電位Ｖｓｗの遷移時間の関係を示し、図３（ｂ）は中間電位Ｖｓｗの遷移時間と誤オン発生電位の関係を示している。ここで誤オン発生電位とは、ローサイドスイッチＵＬ１に誤オンが発生する際に入力側の端子ＩＮに供給される電位Ｖｉｎの値である。
【００３８】
図３（ａ）では、横軸が抵抗ＲｇＨ１の抵抗値を示し、縦軸が中間電位Ｖｓｗの遷移時間を示し、各測定値を黒丸で示し、近似線を破線で示している。図３（ａ）に示したように、抵抗ＲｇＨ１と遷移時間とは一次関数の関係であり、抵抗ＲｇＨ１の増加に伴い中間電位Ｖｓｗの遷移時間も単調に増加する。
【００３９】
図３（ｂ）では、横軸が中間電位Ｖｓｗの遷移時間を示し、縦軸がスイッチＵＬ１に誤オンが発生する電位を示し、各測定値を黒丸で示し、近似線を破線で示している。図３（ｂ）に示したように、遷移時間の増加に伴い誤オン発生電位が急激に上昇している。
【００４０】
図３（ｂ）に示したように、誤オン発生電位は遷移時間の増加とともに二次関数的に増加し、遷移時間が１２ｎｓ以上では誤オン発生電位が２００Ｖ程度以上となっている。また、図３（ａ）に示したように、遷移時間が１２ｎｓは抵抗ＲｇＨ１が４７Ωの場合に相当している。したがって、抵抗ＲｇＨ１の抵抗値を４７Ω以上にすることで、誤オン発生電位を飛躍的に大きくして入力側の端子ＩＮに供給できる電圧を向上させることができる。
【００４１】
以上に述べたように、本実施形態では誤オン防止回路としてスイッチＵＨ１のゲートとゲートドライバＧＤＨのＶＯ＋端子の間にハイサイドゲート抵抗として抵抗ＲｇＨ１を接続することで、スイッチＵＨ１がオンした際に連れてスイッチＵＬ１がオンすることを防止することができる。また、抵抗ＲｇＨ１の抵抗値を４７Ω以上とすることで、誤オン発生電位を高めて入力側の端子ＩＮに供給できる電圧を向上させることができる。
【００４２】
＜実施形態２＞
次に、本発明の実施形態２として、誤オン防止回路がローサイドスイッチであるスイッチＵＬ１のゲートとソースとの間に接続された抵抗ＲＬ１である場合について説明する。図４は、実施形態２において抵抗ＲＬ１の抵抗値が３．３ｋΩであり、スイッチＵＨ１をオンにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図４（ａ）は入力電位Ｖｉｎが８４Ｖ、出力電位Ｖｏｕｔが１２Ｖの場合を示し、図４（ｂ）は入力電位Ｖｉｎが１１６Ｖ、出力電位Ｖｏｕｔが１６Ｖの場合を示している。また、電力変換効率はＶｉｎ／Ｖｏｕｔが８４Ｖ／１２Ｖでは８５．９６％であり、１１６Ｖ／１６Ｖでは８５．９６％であった。
【００４３】
図４（ａ）（ｂ）に示したように、抵抗ＲＬ１の抵抗値が３．３ｋΩの場合には、ハイサイドスイッチであるＵＨ１がオンした際にゲート電位Ｖｇ＿Ｌｏにリンギングが生じており、誤オンの兆候がみられる。しかし、スイッチＵＬ１のゲートと端子ＧＮＤとの間が抵抗ＲＬ１で接続されているため、接地電位に対してゲート電位を固定することができ、誤オンの発生を抑制することができる。
【００４４】
図５は、実施形態２において抵抗ＲＬ１の抵抗値が１．０ｋΩであり、スイッチＵＨ１をオンにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図５（ａ）は入力電位Ｖｉｎが１００Ｖ、出力電位Ｖｏｕｔが１４Ｖの場合を示し、図５（ｂ）は入力電位Ｖｉｎが１５０Ｖ、出力電位Ｖｏｕｔが２０Ｖの場合を示している。また、電力変換効率はＶｉｎ／Ｖｏｕｔが１００Ｖ／１４Ｖでは８６．１９％であり、１５０Ｖ／２０Ｖでは８７．１５％であった。
【００４５】
図５（ａ）（ｂ）に示したように、抵抗ＲＬ１の抵抗値が１．０ｋΩの場合には、ハイサイドスイッチであるＵＨ１がオンした際にもゲート電位Ｖｇ＿Ｌｏにリンギングが生じておらず、誤オンは発生しない。
【００４６】
図４，図５に示したように、スイッチＵＬ１のゲートとソースとの間に抵抗ＲＬ１を接続すると、接地電位に対してゲート電位を固定することができ、誤オンの発生を抑制することができる。また、抵抗ＲＬ１の抵抗値を小さくすると、スイッチＵＬ１のゲートと端子ＧＮＤとの間で電位の瞬時変化を小さくして、ゲート電位Ｖｇ＿Ｌｏにリンギングが生じることを防止できる。抵抗ＲＬ１の値は好ましくは５ｋΩ以下であり、より好ましくは３．５ｋΩ以下であり、さらに好ましくは１．０ｋΩ以下である。
【００４７】
以上に述べたように、本実施形態では誤オン防止回路としてスイッチＵＬ１のゲートとソースの間にローサイドゲート・ソース間抵抗として抵抗ＲＬ１を接続することで、スイッチＵＨ１がオンした際に連れてスイッチＵＬ１がオンすることを防止することができる。また、抵抗ＲＬ１の抵抗値を５ｋΩ以下とすることで、さらに誤オンの発生を防止することができる。
【００４８】
＜実施形態３＞
次に、本発明の実施形態３として、誤オン防止回路がローサイドスイッチであるスイッチＵＬ１のゲートとソースとの間に接続されたコンデンサＣＬ１である場合について説明する。図６は、実施形態３においてスイッチＵＨ１をオフにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図６（ａ）はコンデンサＣＬ１を用いない場合を示し、図６（ｂ）はコンデンサＣＬ１を用いた場合を示している。図６（ｂ）ではコンデンサＣＬ１の容量として４７０ｐＦのものを用いている。
【００４９】
図６（ａ）では入力電位Ｖｉｎが３３５Ｖ、出力電位Ｖｏｕｔが１６８Ｖの場合を示し、図６（ｂ）は入力電位Ｖｉｎが４００Ｖ、出力電位Ｖｏｕｔが２００Ｖの場合を示している。また、コンデンサＣＬ１を用いずＶｉｎ／Ｖｏｕｔが３３５Ｖ／１２Ｖでは電力変換効率は９８．２２％であり、コンデンサＣＬ１を用いて４００Ｖ／２００Ｖでは９８．２４％であった。
【００５０】
コンデンサＣＬ１を用いない場合には、図６（ａ）に示したように入力電位Ｖｉｎが３３５Ｖであっても、スイッチＵＨ１をオフした際にゲート電位Ｖｇ＿Ｌｏに大きなリンギングが生じてスイッチＵＬ１の誤オンが発生している。それに対してコンデンサＣＬ１を用いた場合には、入力電位Ｖｉｎが４００Ｖであってもゲート電位Ｖｇ＿Ｌｏに生じるリンギングは小さく、スイッチＵＬ１の誤オンは発生しない。これは、スイッチＵＬ１のゲートとソースとの間にコンデンサＣＬ１が接続されることで、ゲート電位Ｖｇ＿Ｌｏに生じた数ｎｓ〜数十ｎｓのノイズを接地電位にバイパスして逃すためである。
【００５１】
以上に述べたように、本実施形態では誤オン防止回路としてスイッチＵＬ１のゲートとソースの間にローサイドゲート・ソース間容量としてコンデンサＣＬ１を接続することで、スイッチＵＨ１がオフした際に連れてスイッチＵＬ１がオンすることを防止することができる。
【００５２】
＜実施形態４＞
次に、本発明の実施形態４として、誤オン防止回路がハイサイドスイッチであるスイッチＵＨ１のゲートとゲートドライバＧＤＨのＶＯ−端子との間に接続された抵抗ＲｇＨ２である場合について説明する。図７は、実施形態４においてスイッチＵＨ１をオフにする際のスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏと、中間電位Ｖｓｗの変化を示すグラフであり、図７（ａ）は抵抗ＲｇＨ２が２．２Ωの場合を示し、図７（ｂ）は抵抗ＲｇＨ２が１５Ωの場合を示し、図７（ｃ）は抵抗ＲｇＨ２が４８Ωの場合を示している。
【００５３】
図７（ａ）に示した抵抗ＲｇＨ２が２．２Ωの場合には、入力電位Ｖｉｎが２９２Ｖで出力電位が１４６Ｖの際にゲート電位Ｖｇ＿Ｌｏに大きなリンギングが生じて誤オンが発生した。このとき、電力変換効率は９８．１５％だった。図７（ｂ）に示した抵抗ＲｇＨ２が１５Ωの場合には、入力電位Ｖｉｎが３０６Ｖで出力電位が１５３Ｖの際にゲート電位Ｖｇ＿Ｌｏに大きなリンギングが生じて誤オンが発生した。このとき、電力変換効率は９８．１７％だった。図７（ｃ）に示した抵抗ＲｇＨ２が４８Ωの場合には、入力電位Ｖｉｎが３３５Ｖで出力電位が１６８Ｖの際にゲート電位Ｖｇ＿Ｌｏに大きなリンギングが生じて誤オンが発生した。このとき、電力変換効率は９８．２２％だった。
【００５４】
図７（ａ）〜（ｃ）に示したように、抵抗ＲｇＨ２の抵抗値を大きくすることで、誤オンが発生する入力電位Ｖｉｎの値を向上させることができる。これは、ハイサイドスイッチであるスイッチＵＨ１のオフ時スイッチング速度を遅くすることで、ローサイドスイッチであるスイッチＵＬ１のゲート電位Ｖｇ＿Ｌｏにノイズが乗りにくくなるためである。このとき、入力電位Ｖｉｎが３００Ｖ程度であっても誤オンが生じない抵抗ＲｇＨ２の抵抗値は４７Ω程度であるため、抵抗ＲｇＨ２を４７Ω以上とすることが好ましい。
【００５５】
以上に述べたように、本実施形態では誤オン防止回路としてスイッチＵＬ１のゲートとソースの間にローサイドゲート・ソース間抵抗として抵抗ＲｇＨ２を接続することで、スイッチＵＨ１がオフした際に連れてスイッチＵＬ１がオンすることを防止することができる。また、抵抗ＲｇＨ２の抵抗値を４７Ω以上とすることで、さらに誤オンの発生を防止することができる。
【００５６】
＜実施形態５＞
次に、本発明の実施形態５として、誤オン防止回路がローサイドスイッチであるスイッチＵＬ１のゲートとソースとの間に接続されたコンデンサＣＬ１と、ハイサイドスイッチであるスイッチＵＨ１のゲートとゲートドライバＧＤＨのＶＯ−端子との間に接続された抵抗ＲｇＨ２の両方を用いた場合について説明する。図８は、抵抗ＲｇＨ２の値を設定したときに、ローサイドスイッチＵＬ１のゲート容量で規格化したコンデンサＣＬ１の容量値と誤オンが発生する入力電位の関係を示すグラフである。図中▲印は２．２Ωを示し、図中●印は４８Ωを示し、図中■印は１００Ωを示している。図中には、それぞれの関係の近似線も同時に破線で示している。
【００５７】
図８からわかるように、それぞれの抵抗ＲｇＨ２において、コンデンサＣＬ１の規格化した値を近似線よりも大きくすることで、誤オンの発生を防止することができる。また図８から、誤オンの発生を防止できるコンデンサＣＬ１の規格化した値は、抵抗ＲｇＨ２によって異なることがわかる。
【００５８】
このように、誤オンの発生を防止するためのコンデンサＣＬ１は、たとえば抵抗ＲｇＨ２等、他の回路定数によって異なる値を用いる。一方、抵抗ＲｇＨ２の値を小さくするとスイッチング速度が上がるため、スイッチング効率が向上する。よって、抵抗ＲｇＨ２の値とコンデンサＣＬ１の規格化した値は、図８の関係を求めて近似線よりも右側の領域において適切な値に設定すればよい。
【００５９】
この発明および実施形態をまとめると、次のようになる。ＧａＮ系半導体材料をスイッチとして用いた場合に、誤オンが生じることを防止することが可能な電源装置を提供するため、本発明の電源回路は、一方のスイッチがオンした際に連れて他方がオンすることを防止する誤オン防止回路を接続した。
【００６０】
誤オン防止回路の一例として、スイッチＵＨ１のゲートとゲートドライバＧＤＨのＶＯ＋端子との間に接続された抵抗ＲｇＨ１を７６Ω、スイッチＵＬ１のゲートとソースとの間に接続された抵抗ＲＬ１を１．０ｋΩ、スイッチＵＬ１のゲートとソースとの間に接続されたコンデンサＣＬ１を４７０ｐＦ、およびスイッチＵＨ１のゲートとゲートドライバＧＤＨのＶＯ−端子との間に接続された抵抗ＲｇＨ２を４７Ωとしたとき、入力電位Ｖｉｎが４００Ｖであっても誤オンが発生しない電源回路を作製することが出来た。
【００６１】
図９は、誤オン防止回路の上記一例における出力電力と電力変換効率の関係を示すグラフである。入力電位Ｖｉｎが４００Ｖ、出力電位Ｖｏｕｔが２００Ｖ、出力電力Ｐｏｕｔが８００Ｗの降圧コンバータとして動作させた場合、電力変換効率は９８．２４％であった。
【００６２】
図１０は、図９に示した誤オン防止回路の一例における、スイッチＵＨ１およびＵＬ１の表面温度を測定した結果を示すグラフである。表面温度の測定は、自然空冷でかつ冷却フィン無しの状態で行った。図１０に示したように、入力電位Ｖｉｎが４００Ｖ、出力電位Ｖｏｕｔが２００Ｖ、出力電力Ｐｏｕｔが８００Ｗの降圧コンバータとして動作させた場合、最高到達温度を７５℃以下にすることができる。したがって、本発明の誤オン防止回路を用いることで、降圧コンバータとして安定に動作させることが出来る。
【００６３】
なお、今回開示した実施形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。図１１は、本発明に係る電源回路の変形例の構成を示す回路図である。図１１に示すように本発明は、例えば、スイッチＵＨ１およびスイッチＵＬ１のゲート−ソース間に、ゲート電位に過電圧が印加されることを防止するためのダイオードＤＨ１、ＤＨ２、ＤＬ１、ＤＬ２を設置してもよい。従って、本発明の技術的範囲は、上記した実施形態のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれる。
【符号の説明】
【００６４】
Ｃ１，Ｃ２，ＣＨ１，ＣＬ１，ＣｇＨ１，ＣｇＬ１…コンデンサ
ＵＨ１，ＵＬ１…スイッチ
ＲＨ１，ＲＬ１，ＲｇＨ１，ＲｇＬ１，ＲｇＨ２，ＲｇＬ２…抵抗
Ｌ１…インダクタンス
ＧＤＨ，ＧＤＬ…ゲートドライバ
ＤＨ１，ＤＨ２，ＤＬ１，ＤＬ２…ダイオード
【図１】
2019097225.tif 000003
【図２】
2019097225.tif 000004
【図３】
2019097225.tif 000005
【図４】
2019097225.tif 000006
【図５】
2019097225.tif 000007
【図６】
2019097225.tif 000008
【図７】
2019097225.tif 000009
【図８】
2019097225.tif 000010
【図９】
2019097225.tif 000011
【図１０】
2019097225.tif 000012
【図１１】
2019097225.tif 000013
【図１２】
2019097225.tif 000014
【図１３】
2019097225.tif 000015
【図１４】
2019097225.tif 000016
【図１５】
2019097225.tif 000017
【図１６】
2019097225.tif 000018
【図１７】
2019097225.tif 000019