(57)【要約】      （修正有）【課題】プラズマ処理用の電極形成時において、コスト削減ができる電極形成方法の提供。【解決手段】高周波電力をプラズマ処理領域に伝送するための電極１１５が、半導体材料で形成されたプレート２０１と、プレートの上面にプレートと一体的に形成された高導電層２０３と、を備える。高導電層は、プレートの半導体材料よりも低い電気抵抗を有する。電極は、貫通孔１２１の分布を備える。各貫通孔は、高導電層の上面からプレートの下面まで電極の全厚を通して延びる。プレートは、シリコン材料で形成されてよく、高導電層は、プレートのシリコン材料から形成されたシリサイド材料であってよい。【選択図】図４
2019091885.tif 000002
【特許請求の範囲】
【請求項１】
高周波電力をプラズマ処理領域に伝送するための電極であって、
半導体材料で形成されたプレートと、
前記プレートの上面に前記プレートと一体的に形成され、前記プレートの前記半導体材料よりも低い電気抵抗を有する高導電層と、
を備え、
前記電極は、貫通孔の分布を備え、各貫通孔は、前記高導電層の上面から前記プレートの下面まで前記電極の全厚を貫通して延びる、電極。
【請求項２】
請求項１に記載の電極であって、前記電極は、処理ガスプレナムを前記プラズマ処理領域から物理的に分離すると共に、前記処理ガスプレナムから前記プラズマ処理領域へ前記貫通孔の分布を通して処理ガスの流れを提供するように構成されている、電極。
【請求項３】
請求項１に記載の電極であって、前記プレートは、シリコン材料で形成される、電極。
【請求項４】
請求項３に記載の電極であって、前記シリコン材料は、単結晶シリコンまたは多結晶シリコンのいずれかである、電極。
【請求項５】
請求項３に記載の電極であって、前記高導電層は、前記プレートの前記シリコン材料から形成されたシリサイド材料である、電極。
【請求項６】
請求項５に記載の電極であって、前記シリサイド材料は、フッ素含有処理ガスへの暴露時に揮発性エッチング副生成物を形成しない、電極。
【請求項７】
請求項５に記載の電極であって、前記シリサイド材料は、チタンシリサイド、モリブデンシリサイド、タングステンシリサイド、および、ニッケルシリサイドの内の１または複数である、電極。
【請求項８】
請求項１に記載の電極であって、前記高導電層の前記上面から前記プレートの前記下面までの前記電極の前記全厚は、約２．５ｍｍ〜約１９．１ｍｍ（約０．１インチ〜約０．７５インチ）の範囲内、約２．５ｍｍ〜約１２．７ｍｍ（約０．１インチ〜約０．５インチ）の範囲内、約６．４ｍｍ〜約１９．１ｍｍ（約０．２５インチ〜約０．７５）インチの範囲内、または、約１２．７ｍｍ〜約１９，１ｍｍ（約０．５インチ〜約０．７５インチ）の範囲内にあるか、もしくは、約６．４ｍｍ（約０．２５インチ）、または、約１２．７ｍｍ（約０．５インチ）、または、約１５．２ｍｍ（約０．６インチ）である、電極。
【請求項９】
請求項１に記載の電極であって、各貫通孔の直径は、約０．１３ｍｍ〜約０．５１ｍｍ（約０．００５インチ〜約０．０２インチ）の範囲内、約０．１３ｍｍ〜約０．２３ｍｍ（約０．００５インチ〜約０．００９インチ）の範囲内、または、約０．１３ｍｍ〜約０．１８ｍｍ（約０．００５インチ〜約０．００７インチ）の範囲内にあるか、もしくは、約０．４３ｍｍ（約０．０１７インチ）または約０．１８ｍｍ（約０．００７インチ）である、電極。
【請求項１０】
プラズマ処理システムであって、
プラズマ処理領域を備えたプラズマ生成チャンバと、
前記プラズマ生成チャンバ内で前記プラズマ処理領域の下方の位置に配置された基板支持構造と、
前記プラズマ生成チャンバ内で前記プラズマ処理領域の上方の位置に配置された電極と、
前記電極の上方に形成された処理ガスプレナムと、
を備え、
前記電極は、半導体材料で形成されたプレートと、前記プレートの上面に前記プレートと一体的に形成され、前記プレートの前記半導体材料よりも低い電気抵抗を有する高導電層と、を備え、前記電極は、貫通孔の分布を備え、各貫通孔は、前記高導電層の上面から前記プレートの下面まで前記電極の全厚を貫通して伸び、前記電極は、前記処理ガスプレナムを前記プラズマ処理領域から物理的に分離すると共に、前記処理ガスプレナムから前記プラズマ処理領域へ前記貫通孔の分布を通して処理ガスの流れを提供するように構成されている、プラズマ処理システム。
【請求項１１】
請求項１０に記載のプラズマ処理システムであって、さらに、
高周波電源と、
前記高周波電源の出力に接続されたインピーダンス整合回路網と、
前記インピーダンス整合回路網の出力から前記電極へ高周波信号を導くように構成された１または複数の導電部材と、
を備える、プラズマ処理システム。
【請求項１２】
請求項１０に記載のプラズマ処理システムであって、前記プレートは、シリコン材料で形成される、プラズマ処理システム。
【請求項１３】
請求項１２に記載のプラズマ処理システムであって、前記高導電層は、前記プレートの前記シリコン材料から形成されたシリサイド材料である、プラズマ処理システム。
【請求項１４】
請求項１０に記載のプラズマ処理システムであって、前記高導電層の前記上面から前記プレートの前記下面までの前記電極の前記全厚は、約２．５ｍｍ〜約１９．１ｍｍ（約０．１インチ〜約０．７５インチ）の範囲内、約２．５ｍｍ〜約１２．７ｍｍ（約０．１インチ〜約０．５インチ）の範囲内、約６．４ｍｍ〜約１９．１ｍｍ（約０．２５インチ〜約０．７５）インチの範囲内、または、約１２．７ｍｍ〜約１９，１ｍｍ（約０．５インチ〜約０．７５インチ）の範囲内にあるか、もしくは、約６．４ｍｍ（約０．２５インチ）、または、約１２．７ｍｍ（約０．５インチ）、または、約１５．２ｍｍ（約０．６インチ）である、プラズマ処理システム。
【請求項１５】
請求項１０に記載のプラズマ処理システムであって、各貫通孔の直径は、約０．１３ｍｍ〜約０．５１ｍｍ（約０．００５インチ〜約０．０２インチ）の範囲内、約０．１３ｍｍ〜約０．２３ｍｍ（約０．００５インチ〜約０．００９インチ）の範囲内、または、約０．１３ｍｍ〜約０．１８ｍｍ（約０．００５インチ〜約０．００７インチ）の範囲内にあるか、もしくは、約０．４３ｍｍ（約０．０１７インチ）または約０．１８ｍｍ（約０．００７インチ）である、プラズマ処理システム。
【請求項１６】
高周波電力をプラズマ処理領域に伝送するための電極を製造する方法であって、
半導体材料のプレートを形成する工程と、
前記プレートの上面に前記プレートと一体的に、前記プレートの前記半導体材料よりも低い電気抵抗を有する高導電層を形成する工程と、
前記プレートを貫通する貫通孔の分布を形成する工程であって、各貫通孔は、前記高導電層の上面から前記プレートの下面まで延びる、工程と、
を備える、方法。
【請求項１７】
請求項１６に記載の方法であって、前記プレートは、シリコン材料で形成される、方法。
【請求項１８】
請求項１７に記載の方法であって、前記高導電層は、前記プレートの前記シリコン材料から形成されたシリサイド材料である、方法。
【請求項１９】
請求項１６に記載の方法であって、前記高導電層の前記上面から前記プレートの前記下面までの前記電極の全厚は、約２．５ｍｍ〜約１９．１ｍｍ（約０．１インチ〜約０．７５インチ）の範囲内、約２．５ｍｍ〜約１２．７ｍｍ（約０．１インチ〜約０．５インチ）の範囲内、約６．４ｍｍ〜約１９．１ｍｍ（約０．２５インチ〜約０．７５）インチの範囲内、または、約１２．７ｍｍ〜約１９，１ｍｍ（約０．５インチ〜約０．７５インチ）の範囲内にあるか、もしくは、約６．４ｍｍ（約０．２５インチ）、または、約１２．７ｍｍ（約０．５インチ）、または、約１５．２ｍｍ（約０．６インチ）である、方法。
【請求項２０】
請求項１６に記載の方法であって、各貫通孔の直径は、約０．１３ｍｍ〜約０．５１ｍｍ（約０．００５インチ〜約０．０２インチ）の範囲内、約０．１３ｍｍ〜約０．２３ｍｍ（約０．００５インチ〜約０．００９インチ）の範囲内、または、約０．１３ｍｍ〜約０．１８ｍｍ（約０．００５インチ〜約０．００７インチ）の範囲内にあるか、もしくは、約０．４３ｍｍ（約０．０１７インチ）または約０．１８ｍｍ（約０．００７インチ）である、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス製造に関する。
【背景技術】
【０００２】
様々な半導体製造処理において、プラズマを生成するために、高周波（ＲＦ）電力が処理チャンバ内の処理ガスに伝送される。基板上で所望の効果を生み出すために、基板はプラズマに暴露される。プラズマ処理領域内の処理ガスへのＲＦ電力の伝送を提供するために、電極が処理チャンバ内に配置されて利用されうる。また、電極は、プラズマ処理領域に処理ガスを分配するように構成されうる。電極は、プラズマの生成が望ましくないかまたは損傷を与える領域にも露出されうる。本発明は、このような課題に対処するものである。
【発明の概要】
【０００３】
実施形態の一例において、高周波電力をプラズマ処理領域に伝送するための電極が開示されている。電極は、半導体材料で形成されたプレートを備える。電極は、さらに、プレートの上面にプレートと一体的に形成された高導電層を備える。高導電層は、プレートの半導体材料よりも低い電気抵抗を有する。電極は、貫通孔の分布を備える。各貫通孔は、高導電層の上面からプレートの下面まで電極の全厚を通して延びる。
【０００４】
実施形態の一例において、プラズマ処理システムが開示されている。システムは、プラズマ処理領域を備えたプラズマ生成チャンバを備える。システムは、さらに、プラズマ生成チャンバ内でプラズマ処理領域の下方の位置に配置された基板支持構造を備える。システムは、さらに、プラズマ生成チャンバ内でプラズマ処理領域の上方の位置に配置された電極を備える。システムは、さらに、電極の上方に形成された処理ガスプレナムを備える。電極は、半導体材料で形成されたプレートを備える。電極は、さらに、プレートの上面にプレートと一体的に形成された高導電層を備える。高導電層は、プレートの半導体材料よりも低い電気抵抗を有する。電極は、貫通孔の分布を備える。各貫通孔は、高導電層の上面からプレートの下面まで電極の全厚を通して延びる。電極は、処理ガスプレナムをプラズマ処理領域から物理的に分離すると共に、処理ガスプレナムからプラズマ処理領域へ貫通孔の分布を通して処理ガスの流れを提供するように構成される。
【０００５】
実施形態の一例において、高周波電力をプラズマ処理領域に伝送するための電極を製造する方法が開示されている。方法は、半導体材料のプレートを形成する工程を備える。方法は、さらに、プレートの上面にプレートと一体化して高導電層を形成する工程を備える。高導電層は、プレートの半導体材料よりも低い電気抵抗を有する。方法は、さらに、プレート内に貫通孔の分布を形成する工程を備える。各貫通孔は、高導電層の上面からプレートの下面まで延びるように形成される。
【０００６】
本発明のその他の態様および利点については、本発明を例示した添付図面を参照しつつ行う以下の詳細な説明から明らかになる。
【図面の簡単な説明】
【０００７】
【図１】本発明のいくつかの実施形態に従って、基板プラズマ処理のためのプラズマ処理システムを示す図。
【０００８】
【図２Ａ】本発明のいくつかの実施形態に従って、電極を示す垂直断面図。
【０００９】
【図２Ｂ】本発明のいくつかの実施形態に従って、電極を示す上面図。
【００１０】
【図３Ａ】高導電層（図２Ａに示したような電極に備えられた高導電層など）を備えない電極の一例の一部を示す垂直断面図。
【００１１】
【図３Ｂ】貫通孔の位置で下面が丸くなった／面取りされた図３Ａの電極を示す図。
【００１２】
【図３Ｃ】ＲＦ表皮効果に対応する距離よりも小さい縮小された全厚を有する図３Ａの電極において、電極の下面上を伝わるＲＦ信号が不利に処理ガスプレナム内に及ぶ様子を示す図。
【００１３】
【図４】本発明のいくつかの実施形態に従って、図２Ａの電極の一部を示す垂直断面図。
【００１４】
【図５】本発明のいくつかの実施形態に従って、プラズマ処理領域にＲＦ電力を送るための図２Ａの電極を製造する方法を示すフローチャート。
【発明を実施するための形態】
【００１５】
以下の説明では、本発明の完全な理解を促すために、数多くの具体的な詳細事項が示されている。しかしながら、当業者には明らかなように、本発明は、これらの具体的な詳細事項の一部または全てがなくとも実施することが可能である。また、本発明が不必要に不明瞭となることを避けるため、周知の処理動作の詳細な説明は省略した。
【００１６】
半導体産業では、半導体基板が、様々なタイプのプラズマ処理チャンバ内で製造動作を受けうる。一部のプラズマ処理チャンバでは、処理ガスを励起することで処理ガスを基板に暴露するプラズマに変換するために、高周波（ＲＦ）信号が利用される。プラズマ内の反応種および／または荷電種が、例として、基板上に存在する材料を改質する、基板上に材料を蒸着させる、または、基板から材料を除去／エッチングすることによって、基板と相互作用して基板の条件を変えるように方向付けられる。プラズマ処理チャンバは、処理ガスにＲＦ電力を伝送することで基板に暴露するプラズマを生成するための１または複数の電極を備えうる。いくつかの実施形態において、処理ガスにＲＦ電力を伝送するための電極は、プラズマ処理チャンバ内の互いに異なる空間を隔て、プラズマ処理チャンバ内の異なる空間の間に制御された処理ガスの流れを提供するように構成されてもよい。
【００１７】
いくつかの実施形態において、本明細書で言及される基板は、製造手順を施されている半導体ウエハである。ただし、様々な実施形態において、基板は、基本的に、プラズマベースの製造処理を受ける任意のタイプの基板であってよいことを理解されたい。例えば、いくつかの実施形態において、本明細書で言及される基板は、サファイア、ＧａＮ、ＧａＡｓ、または、ＳｉＣ、もしくは、その他の基板材料で形成された基板であってよく、ガラスパネル／基板、金属ホイル、金属シート、ポリマ材料などを含んでよい。また、様々な実施形態において、本明細書で言及される基板は、形態、形状、および／または、サイズが様々であってよい。例えば、いくつかの実施形態において、本明細書で言及される基板は、２００ｍｍ（ミリメートル）半導体ウエハ、３００ｍｍ半導体ウエハ、または、４５０ｍｍ半導体ウエハに対応しうる。また、いくつかの実施形態において、本明細書で言及される基板は、形状の中でも特に、平面パネルディスプレイ用の長方形基板など、非円形の基板に対応してもよい。
【００１８】
図１は、本発明のいくつかの実施形態に従って、基板プラズマ処理のためのプラズマ処理システム１００を示す。プラズマ処理システム１００は、周囲構造１０１Ａ、上部構造１０１Ｂ、および、底部構造１０１Ｃによって形成されたプラズマ生成チャンバ１０１を備える。様々な実施形態において、チャンバ１０１の材料が、プラズマ処理中に曝される圧力差および温度に構造的に耐えることができ、プラズマ処理環境と化学的に適合する限りは、周囲構造１０１Ａ、上部構造１０１Ｂ、および、底部構造１０１Ｃは、様々な材料（例として、ステンレス鋼またはアルミニウムなど）から形成されてよい。
【００１９】
プラズマ処理システム１００は、さらに、プラズマ生成チャンバ１０１内に配置された基板支持構造１０３を備える。基板支持構造１０３は、基板１０２へのプラズマ処理動作の実行中に基板１０２をその上に保持するように規定されている。図１の実施形態の例において、基板支持構造１０３は、プラズマ生成チャンバ１０１の周囲構造１０１Ａに固定された片持ち構造１０５によって保持されている。ただし、別の実施形態において、基板支持構造１０３は、プラズマ生成チャンバ１０１の底部構造１０１Ｃに固定されてもよいし、プラズマ生成チャンバ１０１内に配置された別の構造に固定されてもよい。様々な実施形態において、基板支持構造１０３の材料がプラズマ処理中に曝される圧力差および温度に構造的に耐えることができ、プラズマ処理環境と化学的に適合する限りは、基板支持構造１０３は、様々な材料（例として、ステンレス鋼、アルミニウム、または、セラミックなど）から形成されてよい。
【００２０】
いくつかの実施形態において、基板支持構造１０３は、基板支持構造１０３に向かって、ひいては、基板支持構造１０３に保持された基板１０２に向かって、プラズマ１２５の荷電成分を引き寄せるような電場を生成するためのバイアス電極１０７を備えてもよい。また、いくつかの実施形態において、基板支持構造１０３は、基板１０２の温度制御を維持するためにプラズマ処理動作中に冷却流体を流すことができる複数の冷却流路１０９を備えてもよい。また、いくつかの実施形態において、基板支持構造１０３は、基板支持構造１０３に対して基板１０２を上げ下げするように規定された複数のリフトピン１１１を備えてもよい。いくつかの実施形態において、ドアアセンブリ１１３が、プラズマ生成チャンバ１０１内へ／からの基板１０２の挿入および取り出しを可能にするために、プラズマ生成チャンバ１０１の周囲構造１０１Ａ内に配置される。さらに、いくつかの実施形態において、基板支持構造１０３は、プラズマ処理動作中に基板支持構造１０３上にしっかりと基板１０２を保持するための電磁場を生成するために備えられた静電チャックとして規定される。
【００２１】
プラズマ処理システム１００は、さらに、基板１０２が基板支持構造１０３上に配置された時に基板１０２の上方に離間して配置されるように、基板支持構造１０３の上方に離間してプラズマ生成チャンバ１０１内に配置された電極１１５を備える。プラズマ処理領域１１７が、電極１１５と基板支持構造１０３との間で、基板支持構造１０３の水平範囲にわたって形成される。いくつかの実施形態において、電極１１５と基板支持構造１０３との間で測定される垂直距離１１８（すなわち、処理ギャップ）は、約１センチメートル（ｃｍ）〜約１０ｃｍの範囲内にある。いくつかの実施形態において、垂直距離１１８は、約５ｃｍである。いくつかの実施形態において、垂直距離１１８は、１ｃｍより小さい。いくつかの実施形態において、垂直距離１１８は、１０ｃｍより大きい。また、いくつかの実施形態において、電極１１５に対する基板支持構造１０３の垂直位置が、プラズマ処理動作の実行中またはプラズマ処理動作の合間のいずれかに調節可能である。そして、いくつかの実施形態において、基板支持構造１０３に対する電極１１５の垂直位置が、プラズマ処理動作の実行中またはプラズマ処理動作の合間のいずれかに調節可能である。
【００２２】
プラズマ処理システム１００は、さらに、電極１１５の上方に形成された処理ガスプレナム１２０と流体連通するように接続されて処理ガスプレナム１２０に処理ガスを供給する処理ガス源１１９を備える。電極１１５は、貫通孔１２１の分布を備える。図１を不必要に不明瞭にすることを避けるために、複数の貫通孔１２１の内の１つが、符号１２１ｔｙｐ．（代表）で特定されている。貫通孔１２１の分布は、所望のパターンで処理ガスプレナム１２０からプラズマ処理領域１１７に処理ガスを分配するように構成される。貫通孔１２１の分布は、貫通孔１２１の数および電極１１５における貫通孔１２１の空間配置に関する実施形態の間で様々であってよいことを理解されたい。各貫通孔１２１は、電極１１５の厚さ全体を通して延びる。このように、電極１１５は、処理ガスプレナム１２０をプラズマ処理領域１１７から物理的に分離すると共に、矢印１２２で示すように、処理ガスプレナム１２０からプラズマ処理領域１１７へ貫通孔１２１の分布を通して処理ガスの流れを提供するように構成される。図１を不必要に不明瞭にすることを避けるために、複数の矢印１２２の内の１つが、符号１２２ｔｙｐ．（代表）で特定されている。
【００２３】
図１の例において、処理ガスプレナム１２０は、プラズマ生成チャンバ内で電極１１５の上方に形成されている。処理ガスプレナム１２０は、処理ガス源１１９および電極１１５内に形成された貫通孔１２１の両方と流体連通する。いくつかの実施形態において、処理ガスプレナム１２０は、電極１１５内の貫通孔１２１の各々へ実質的に一様に処理ガスを分配するように形成されてよい。別の実施形態において、処理ガスプレナム１２０は、空間的に様々な方法で（すなわち、空間的に区分けして）、電極１１５内の貫通孔１２１に処理ガスを分配するように形成されてもよい。
【００２４】
プラズマ処理システム１００は、さらに、電極１１５と電気通信する１または複数のＲＦ電源１２３−１〜１２３−Ｎを備える。複数のＲＦ電源１２３−１〜１２３−Ｎの各々は、ＲＦ電力の周波数および振幅に関して独立制御可能である。また、ＲＦ電力は、電極１１５を通したプラズマ１２５負荷への効率的なＲＦ電力伝送を確保するために、ＲＦ電源１２３−１〜１２３−Ｎの各々から整合回路１２４を通して伝送される。ＲＦ電源１２３−１〜１２３−Ｎによって生成および伝送されるＲＦ信号が効率的に（例えば、許容不能な反射なしに）処理領域１１７へ伝送されるように、整合回路１２４は、ＲＦ電源１２３−１〜１２３−Ｎから見たインピーダンスが、ＲＦ電源１２３−１〜１２３−Ｎの動作するよう設計された負荷インピーダンスに十分近いことを保証するように構成されたキャパシタおよびインダクタの配列を備える。
【００２５】
プラズマ処理システム１００の動作中、処理ガス源１１９によって供給された処理ガスは、処理ガスプレナム１２０に入り、電極１１５内の貫通孔１２１を通って、電極１１５から放出されたＲＦ電力によって処理ガスがプラズマ１２５に変換されるプラズマ処理領域１１７へ流れる。次いで、利用済みの処理ガスは、プラズマ処理領域１１７から周囲ベント１２７に流れ、排気ポンプ１３１によって排気ポート１２９を通して排出される。いくつかの実施形態において、流れ絞り装置１３３が、基板処理領域１１７からの利用済み処理ガスの流量を制御するために提供される。いくつかの実施形態において、流れ絞り装置１３３は、矢印１３５で示すように、周囲ベント１２７へ向かうおよび離れるように移動可能なリング構造として規定される。
【００２６】
図２Ａは、本発明のいくつかの実施形態に従って、電極１１５を示す垂直断面図である。電極１１５は、半導体材料で形成されたプレート２０１と、プレート２０１の上面にプレート２０１と一体的に形成された高導電層２０３と、を備える。高導電層２０３は、プレート２０１の半導体材料よりも低い電気抵抗を有する。各貫通孔１２１は、高導電層２０３の上面２０５からプレート２０１の下面２０７まで電極１１５の全厚を通して延びる。上述のように、電極１１５は、処理ガスプレナム１２０をプラズマ処理領域１１７から物理的に分離すると共に、処理ガスプレナム１２０からプラズマ処理領域１１７へ貫通孔１２１の分布を通して処理ガスの流れを提供するように構成される。
【００２７】
図２Ｂは、本発明のいくつかの実施形態に従って、電極１１５を示す上面図である。図２Ｂは、貫通孔１２１の分布の一例を示す。電極１１５にわたる貫通孔１２１の分布は、異なる実施形態に対しては異なる方法で構成されてよいことを理解されたい。例えば、電極１１５内の貫通孔１２１の総数および／または電極１１５内の貫通孔１２１の空間分布が、異なる実施形態の間で異なってよい。また、貫通孔１２１の直径が、異なる実施形態の間で異なってもよい。一般に、プラズマ１２５がプラズマ処理領域１１７から貫通孔１２１へ侵入するのを防ぐのに十分小さいサイズまで貫通孔１２１の直径を小さくすることが重要である。いくつかの実施形態において、貫通孔１２１の直径が小さくされると、電極１１５内の貫通孔１２１の総数は、処理ガスプレナム１２０から電極１１５を通してプラズマ処理領域１１７へ至る所定の総流量を維持するために増やされる。
【００２８】
いくつかの実施形態において、半導体材料のプレート２０１は、電極１１５の半径の範囲にわたって実質的に一様な厚さを有する。しかしながら、別の実施形態において、半導体材料のプレート２０１は、電極１１５の半径の範囲において１または複数の厚さの変動を有する。これらの実施形態において、高導電層２０３は、電極１１５の半径の範囲における１または複数の厚さの変動に対して共形に形成されうる。また、いくつかの実施形態において、高導電層２０３は、半導体材料のプレート２０１の上面全体を覆って形成される。しかしながら、いくつかの実施形態において、高導電層２０３は、半導体材料のプレート２０１の上面全体よりも狭い範囲を覆うように形成される。例えば、いくつかの実施形態において、高導電層２０３は、少なくとも、半導体材料のプレート２０１の上面の中で処理ガスプレナム１２０に露出した部分を覆うように形成される。また、いくつかの実施形態において、電極１１５は、複数の構成要素を有する電極アセンブリ内の一構成要素であってもよい。例えば、いくつかの実施形態において、電極１１５は、２電極アセンブリ内の別個の外側電極によって囲まれた内部側電極であってよい。
【００２９】
電極１１５をより良く理解するために、一部の電極は、本明細書に開示したような高導電層２０３を備えないことを理解されたい。図３Ａは、高導電層２０３（図２Ａに示したような電極１１５に備えられたものなど）を備えない電極の一例３０１の一部を示す垂直断面図である。電極１１５のように、電極３０１は、プラズマ処理領域１１７と処理ガスプレナム１２０との間に配置されうる。電極３０１は、その垂直厚さ全体を通して一様な材料組成を有する。例えば、電極３０１は、ドープされたシリコンで形成され、その垂直厚さ全体を通して実質的に一様な材料組成を有してよい。電極３０１は、０．００５Ωｃｍ〜０．０２０Ωｃｍの範囲の抵抗率になるようにドープされたシリコン電極であってよい。これらの抵抗値では、より低いＲＦ周波数のＲＦ表皮効果が、電極３０１の厚さをほぼ完全に浸透する。ＲＦ表皮効果は、ＲＦ信号が通る電極３０１の厚さの一部（電極３０１の外面から測定する）に関係する。より具体的には、ＲＦ信号は、全体的には導電材料の表面に沿って伝わるが、或る程度の量のＲＦ信号がその表面から導電材料内へ浸透する。電極３０１において、ＲＦ電力信号は、電極３０１より低い基準接地電位に向かって伝わる。したがって、ＲＦ信号は、プラズマ処理領域１１７の方を向く電極３０１の下面３０３に沿って伝わる。この構成において、ＲＦ表皮効果は、電極３０１の下面３０３から電極３０１の中に向かって測定された距離３０５に対応する。図３Ａの例に示すように、電極３０１の全厚３０７は、ＲＦ表皮効果が電極３０１の全厚を貫通して処理ガスプレナム１２０内に及ばないように十分に厚い。
【００３０】
しかしながら、全厚３０７の大きい電極を有することには欠点がある。１つの欠点は、高価なことである。電極３０１は、高価な材料（一部の例では、ドープされたシリコン材料など）で形成されるので、電極３０１の全厚３０７を厚くすることは、費用の上昇に直接対応する。また、シリコン材料で形成された電極３０１の主な故障モードは、プラズマ処理領域１１７内でプラズマ１２５への電極３０１の下面３０３の暴露が増えるほど、電極３０１の下面３０３が貫通孔１２１の位置で丸くなる／面取りされることである。図３Ｂは、貫通孔１２１の位置で下面３０３が丸くなった／面取りされた電極３０１を示す。貫通孔１２１の位置での下面３０３のこの丸み付け／面取りは、貫通孔１２１の寸法が規定の寸法範囲から外れる原因となり、ひいては、基板のプラズマ処理のばらつき／変動を引き起こしうる。これが起こると、電極３０１を交換する必要がある。
【００３１】
全厚３０７が大きい電極を有することの別の欠点は、直径の小さい貫通孔１２１を製造することがより困難になることである。プラズマ１２５が、プラズマ処理領域１１７と向かい合った電極３０１の下面３０３を越えて貫通孔１２１内へ上昇するのを防ぐことが必要である。また、直径の小さい貫通孔１２１は、より高いバイアス電圧を利用するプラズマ処理（最先端の３Ｄメモリ製造に用いられるプラズマ処理など）中に貫通孔１２１内で中空陰極放電を防ぐために必要とされる。デバイスノードが小さくなるにつれ、エッチングされる領域のアスペクト比（すなわち、エッチング領域の深さ対エッチング領域の幅の比）は大きくなりうるので、より深いエッチング領域にエッチフロントを引き下げるために、より高いバイアス電圧の利用が必要になることを理解されたい。しかしながら、高バイアス電圧の利用は、プラズマ１２５が電極３０１の貫通孔１２１内へ上昇する可能性を高め、粒子およびその他の処理上の問題を引き起こしうる。したがって、プラズマ１２５が貫通孔へ侵入するのを防ぐために、電極３０１内の貫通孔１２１の数を増やして直径を小さくすることが望ましい。
【００３２】
さらに、貫通孔１２１の直径を小さくすることは、電極３０１の全厚３０７によって制限される。例えば、貫通孔１２１が、電極３０１をドリル穿孔することによって形成される場合、貫通孔１２１の直径が電極３０１の全厚３０７に対して小さすぎると、ドリルビットを破損せずに電極３０１を完全に貫通して貫通孔１２１を開けることは、不可能ではないにしても困難になる。また、ドリルビッドが破損すると、電極３０１に損傷が起きる可能性が高くなる。したがって、電極３０１の全厚３０７が厚いほど、電極３０１内に直径の小さい貫通孔１２１を形成することが困難になることを理解されたい。逆に、電極３０１の全厚３０７が薄いほど、電極３０１内に直径の小さい貫通孔１２１を形成することが容易になる。
【００３３】
上記を前提として、コストを削減することと直径の小さい貫通孔１２１の形成を可能にすることの両方のために、電極３０１を薄くすることが望ましい。しかしながら、電極３０１の全厚３０７を薄くしすぎると、ＲＦ表皮効果が、電極３０１の全厚３０７を越えることになる。より具体的には、６０メガヘルツまでのＲＦ信号周波数で、ＲＦ表皮効果が、電極３０１の全厚３０７よりも大きくなる場合があり、その結果、電極３０１の下面３０３上を伝わるＲＦが、電極３０１の上にある処理ガスプレナム１２０内に及ぶ。図３Ｃは、ＲＦ表皮効果に対応する距離３０５よりも小さい縮小された全厚３０７Ａを有する電極３０１において、電極３０１の下面３０３上を伝わるＲＦ信号が不利に処理ガスプレナム１２０内に及ぶ様子を示す。電極３０１の上にある処理ガスプレナム１２０内で処理ガスが励起されることは許容できないので、ＲＦは電極３０１の本体内に閉じ込められる必要がある。したがって、均一な材料組成の電極３０１では、処理ガスプレナム１２０内の処理ガスがＲＦ表皮効果によって電極３０１の下面３０３上を伝わるＲＦに暴露される可能性を許容不能なまでに高めることなしに、直径の小さい貫通孔１２１を形成するため、および／または、電極３０１のコストを削減するために、電極３０１の全厚３０７を単純に小さくすることはできない。
【００３４】
図４は、本発明のいくつかの実施形態に従って、電極１１５の一部を示す垂直断面図である。電極１１５の高導電層２０３は、ＲＦ表皮効果に対する障壁として機能することを理解されたい。このように、下面２０７から電極１１５の本体へのＲＦの拡大は、下面２０７から高導電層２０３までの測定された距離４０３に制限される。したがって、電極１１５の全厚４０１がＲＦ表皮効果に対応する距離よりも小さい場合、高導電層２０３は、電極１１５の上にある処理ガスプレナム１２０にＲＦ信号が及ぶことを防止する。高導電層２０３があれば、電極１１５の全厚４０１を小さくする程度は、電極１１５の機械的特性によって主に制限され、貫通孔１２１の製造可能性によっては制限されない。より具体的には、電極１１５が機械的に、自身を支持すると共に、処理ガスプレナム１２０とプラズマ処理領域１１７との間に発生しうる圧力差に耐えることができる限りは、電極１１５の全厚４０１を削減することができる。また、電極１１５の全厚４０１が削減されると、貫通孔１２１の製造可能性および／または電極１１５の完全性を脅かすことなく、貫通孔１２１の直径４０５を実質的に縮小できることを理解されたい。貫通孔１２１の直径４０５を縮小することにより、貫通孔１２１内へのプラズマ１２５の侵入防止が改善され、貫通孔１２１内での中空陰極発光の可能性が低くなる。また、貫通孔１２１の直径４０５が縮小されると、必要とされる累積流量の処理ガスを電極１１５を通して供給するために、貫通孔１２１の総数が増やされうる。
【００３５】
いくつかの実施形態において、電極１１５のプレート２０１は、シリコン材料で形成される。シリコン材料は、その導電率を変えるために電荷担体でドープされうる。いくつかの実施形態において、電極１１５のプレート２０１は、プレート２０１を貫通して形成された貫通孔１２１を備えた単結晶シリコンで形成される。単結晶シリコンは、その導電率を変えるために電荷担体でドープされうる。いくつかの実施形態において、電極１１５のプレート２０１は、プレート２０１を貫通して形成された貫通孔１２１を備えた多結晶シリコンで形成される。多結晶シリコンは、その導電率を変えるために電荷担体でドープされうる。いくつかの実施形態において、電極１１５のプレート２０１は、プレート２０１を貫通して形成された貫通孔１２１を備えた多孔質シリコン材料で形成される。いくつかの実施形態において、電極１１５のプレート２０１は、多孔質シリコンで形成されており、プレート２０１を貫通して形成された貫通孔１２１を持たず、処理ガスプレナム１２０からプラズマ処理領域１１７への処理ガスの流れを提供する多孔質シリコン材料の多孔性を備える。多孔質シリコン材料は、その導電率を変えるために電荷担体でドープされうる。
【００３６】
いくつかの実施形態において、電極１１５のプレート２０１がシリコン材料で形成された場合に、高導電層２０３は、プレート２０１のシリコン材料から形成されたシリサイド材料である。高導電層２０３のシリサイド材料は、プレート２０１の半導体材料よりも低い電気抵抗を有する。高導電層２０３をシリコン材料のプレート２０１上にシリサイドとして形成することにより、高導電層２０３の電気抵抗をプレート２０１の電気抵抗に比べて１〜２桁低減でき、これは、電極１１５の全厚４０１の削減を可能にしつつ、ＲＦ表皮効果を電極１１５内に完全に閉じこめる。いくつかの実施形態において、高導電層２０３のシリサイド材料は、フッ素含有処理ガスへの暴露時に揮発性エッチング副生成物を形成しないように規定される。いくつかの実施形態において、高導電層２０３のシリサイド材料は、チタンシリサイド、モリブデンシリサイド、タングステンシリサイド、および、ニッケルシリサイドの内の１または複数である。ただし、別の実施形態において、プレート２０１がシリコン材料で形成された場合に、高導電層２０３は、基本的に、十分に高い導電率を提供すると共に、それが暴露される処理ガスおよびプラズマ処理環境と化学的に適合する任意のタイプのシリサイド材料であってよいことを理解されたい。
【００３７】
シリサイド材料として形成された高導電層２０３は、ＲＦ信号の停止層として作用することにより、電極１１５内にＲＦ表皮効果を閉じこめることを理解されたい。高導電層２０３がシリサイド材料として形成された場合に、シリコサイド材料の厚さは、シリコサイド材料がＲＦ信号の停止層として作用することを保証するように規定される。いくつかの実施形態において、シリサイド材料として形成された高導電層２０３の厚さは、約１０００オングストローム〜約２０００オングストロームの範囲内にある。しかしながら、いくつかの実施形態において、シリサイド材料として形成された高導電層２０３の厚さは、約１０００オングストロームより小さいかまたは約２０００オングストロームよりも大きいかのいずれかである。いくつかの実施形態において、高導電層２０３をシリサイド材料として形成するために、シリサイド材料は、貫通孔１２１が電極１１５を通して形成される前にプレート２０１上に形成される。あるいは、いくつかの実施形態において、高導電層２０３をシリサイド材料として形成するために、シリサイド材料は、貫通孔１２１がプレート２０１を通して形成された後にプレート２０１上に形成される。また、シリサイド材料としての高導電層２０３の形成は、基本的に任意の利用可能なシリサイド形成処理（例えば、特に、ボックスコータ、サリサイド、共蒸着、および、反応性スパッタなど）を用いて行われてよいことを理解されたい。シリサイド化は、シリコン電極１１５の製造と良好に統合される周知かつ比較的低コストの動作である。
【００３８】
いくつかの実施形態において、高導電層２０３が電極１１５の上部に形成された状態で、高導電層２０３の上面２０５からプレート２０１の下面２０７までの電極１１５の全厚４０１は、約０．１インチ〜約０．７５インチの範囲内、約０．１インチ〜約０．５インチの範囲内、約０．２５インチ〜約０．７５インチの範囲内、または、約０．５インチ〜約０．７５インチの範囲内にあるか、もしくは、約０．２５インチ、約０．５インチ、または、約０．６インチである。別の実施形態において、高導電層２０３が電極１１５の上部に形成された状態で、高導電層２０３の上面２０５からプレート２０１の下面２０７までの電極１１５の全厚４０１は、約０．１インチより小さいか、または、約０．７５インチより大きくてもよい。また、いくつかの実施形態において、高導電層２０３が電極１１５の上部に形成された状態で、貫通孔１２１の直径４０５は、約０．００５インチ〜約０．０２インチの範囲内、約０．００５インチ〜約０．００９インチの範囲内、または、約０．００５インチから約０．００７インチの範囲内にあるか、もしくは、約０．０１７インチまたは約０．００７インチである。別の実施形態において、高導電層２０３が電極１１５の上部に形成された状態で、貫通孔１２１の直径４０５は、約０．００５インチより小さいか、または、約０．０２インチより大きくてもよい。
【００３９】
図５は、本発明のいくつかの実施形態に従って、プラズマ処理領域１１７にＲＦ電力を送るための電極１１５を製造する方法を示すフローチャートである。方法は、半導体材料のプレート２０１を形成するための工程５０１を備える。いくつかの実施形態において、プレート２０１は、単結晶シリコン、多結晶シリコン、または、多孔質シリコンなどのシリコン材料で形成される。いくつかの実施形態において、半導体材料のプレート２０１は、プレート２０１内の所定の導電率を得るために、電荷担体でドープされてよい。方法は、さらに、プレート２０１の上面にプレート２０１と一体化して高導電層２０３を形成するための工程５０３を備える。高導電層２０３は、プレート２０１の半導体材料よりも低い電気抵抗を有する。いくつかの実施形態において、プレート２０１は、シリコン材料で形成され、高導電層２０３は、プレート２０１のシリコン材料から形成されたシリサイド材料である。方法は、さらに、プレート２０１を貫通して貫通孔１２１の分布を形成するための工程５０５を備える。各貫通孔１２１は、高導電層２０３の上面２０５からプレート２０１の下面２０７まで延びるように形成される。いくつかの実施形態において、動作５０５は、動作５０３の後に実行される。いくつかの実施形態において、動作５０５は、動作５０３の前に実行される。
【００４０】
（シリコン材料で形成された）電極１１５の上部の高導電層２０３としてシリサイドを用いると、電極１１５の上部での導電率を高めるように作用することで、電極１１５の全厚４０１の削減が可能になることを理解されたい。電極１１５の全厚４０１のこの削減は、貫通孔１２１の「発光」（中空陰極放電）を低減／排除するために小さい直径４０５を有する貫通孔１２１の製造可能性を改善すると共に、電極１１５のコスト削減に対応する電極１１５の形成用のシリコン材料の量を削減する。さらに、最先端の誘電体エッチング処理にとって、シリコン電極１１５のコスト削減は、重要な検討事項である。また、高品質シリコン電極１１５の能力／利用可能性が、消費の増大と共に重要な検討事項になり、それにより、産業需要を満たすための電極１１５の生産の課題が提示される。高導電層２０３によって提供される電極１１５の全厚４０１の削減は、電極１１５の生産率を高めることで、予測される産業需要の増大を満たすのに役立つことを理解されたい。
【００４１】
理解を深めるために、本発明について、ある程度詳しく説明したが、添付の特許請求の範囲内でいくらかの変更と変形を行ってもよいことは明らかである。したがって、これらの実施形態は、例示的なものであって、限定的なものではないとみなされ、本発明は、本明細書に示した詳細に限定されず、記載された実施形態の範囲および等価物の範囲内で変形されてよい。
【図１】
2019091885.tif 000003
【図２Ａ】
2019091885.tif 000004
【図２Ｂ】
2019091885.tif 000005
【図３Ａ】
2019091885.tif 000006
【図３Ｂ】
2019091885.tif 000007
【図３Ｃ】
2019091885.tif 000008
【図４】
2019091885.tif 000009
【図５】
2019091885.tif 000010
【外国語明細書】
2019091885000001.pdf