(57)【要約】【課題】電力系統の瞬低検出時には直ちに所定の無効電力を電力系統に供給し、瞬低からの復帰時には電圧制御器の出力を所定値に制御して系統の過電圧を防止する無効電力補償装置及び制御回路を提供する。【解決手段】電力変換器の動作により電力系統に無効電力を供給して電力系統の電圧変動を抑制する無効電力補償装置であって、系統電圧を電圧指令に一致させるように動作する電圧制御器３１を備えた無効電力補償装置において、電力系統１０の瞬低検出時に瞬時電圧低下時指令値を出力し、かつ、瞬低からの復帰時に微小な指令値（例えば「０」）を出力する指令切替部３５を備え、電圧制御器３１は、電力系統１０の瞬低検出時に出力を微小値にホールド（例えばゼロホールド）すると共に、瞬低からの復帰時に前記ホールドを解除する切替スイッチ３１ｆを積分演算部３１ｇ内に備える。【選択図】図１
2019122144.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子を備えた電力変換器により電力系統に無効電力を供給して前記電力系統の電圧変動を抑制する無効電力補償装置であって、系統電圧を電圧指令に一致させるように動作する電圧制御器と、この電圧制御器の出力に基づいて前記電力系統に供給する無効電力を制御する手段と、を備えた無効電力補償装置において、
前記系統電圧の低下を検出した時に所定の電圧低下時指令値を出力し、かつ、前記系統電圧が復帰した時に微小な指令値を出力する指令切替部を備え、
前記電圧制御器は、前記系統電圧の低下を検出した時に出力を微小値にホールドすると共に、前記系統電圧の復帰を検出した時に前記ホールドを解除する手段を備えたことを特徴とする無効電力補償装置。
【請求項２】
請求項１に記載した無効電力補償装置において、
前記電圧制御器は、前記系統電圧の低下を検出した時に出力をゼロホールドすることを特徴とする無効電力補償装置。
【請求項３】
半導体スイッチング素子を備えた電力変換器により電力系統に無効電力を供給して前記電力系統の電圧変動を抑制する無効電力補償装置であって、系統電圧を電圧指令に一致させるように動作する電圧制御器と、この電圧制御器の出力に基づいて前記電力系統に供給する無効電力を制御する手段と、を備えた無効電力補償装置において、
前記系統電圧の低下を検出した時に所定の電圧低下時指令値を出力し、かつ、前記系統電圧の復帰を検出した時に微小な指令値を出力する指令切替部を備え、
前記電圧制御器は、前記系統電圧の復帰を検出した時に内部の積分演算部の出力をリセットすることを特徴とする無効電力補償装置。
【請求項４】
請求項３に記載した無効電力補償装置において、
前記電圧制御器は、前記系統電圧の復帰を検出した時に内部の前記積分演算部の出力をゼロにリセットすることを特徴とする無効電力補償装置。
【請求項５】
請求項１〜４の何れか１項に記載した無効電力補償装置において、
前記電圧低下時指令値を、
前記系統電圧の低下に伴って前記電力系統に接続された発電設備が解列されるまでの運転継続時間に応じた前記半導体スイッチング素子の最大通電電流に基づいて設定することを特徴とする無効電力補償装置。
【請求項６】
半導体スイッチング素子を備えた電力変換器により電力系統に無効電力を供給して前記電力系統の電圧変動を抑制する無効電力補償装置の制御回路であって、系統電圧を電圧指令に一致させるように動作する電圧制御器と、この電圧制御器の出力に基づいて前記半導体スイッチング素子を制御する手段と、を備えた制御回路において、
前記系統電圧の低下を検出した時に所定の電圧低下時指令値を出力し、かつ、前記系統電圧が復帰した時に微小な指令値を出力する指令切替部を備え、
前記電圧制御器は、前記系統電圧の低下を検出した時に出力を微小値にホールドすると共に、前記系統電圧の復帰を検出した時に前記ホールドを解除する手段を備えたことを特徴とする無効電力補償装置の制御回路。
【請求項７】
半導体スイッチング素子を備えた電力変換器により電力系統に無効電力を供給して前記電力系統の電圧変動を抑制する無効電力補償装置の制御回路であって、系統電圧を電圧指令に一致させるように動作する電圧制御器と、この電圧制御器の出力に基づいて前記半導体スイッチング素子を制御する手段と、を備えた制御回路において、
前記系統電圧の低下を検出した時に所定の電圧低下時指令値を出力し、かつ、前記系統電圧の復帰を検出した時に微小な指令値を出力する指令切替部を備え、
前記電圧制御器は、前記系統電圧の復帰を検出した時に内部の積分演算部の出力をリセットすることを特徴とする無効電力補償装置の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流電力系統の電圧変動を抑制するための無効電力補償装置及びその制御回路に関するものである。
【背景技術】
【０００２】
近年、太陽光発電設備や風力発電設備のように、交流電力系統に連系される再生可能エネルギー発電設備の普及はめざましい。しかし、電力系統の送電線事故等によってこれらの発電設備が一斉に解列すると、系統全体の電圧や周波数に悪影響を与える恐れがある。
このため、「系統連系規定」（社団法人日本電気協会  系統連系専門部会，２０１３年）には、再生可能エネルギー発電設備に対して、送電線事故が発生した場合でも事故時運転継続（ＦＲＴ）要件を満たすシステムであることが規定されている。このＦＲＴ要件は、例えば、電力系統に二相短絡または三相短絡事故が発生しても、系統電圧が定格値の２０〜３０％以上である場合には発電設備の運転継続を求めるものである。
【０００３】
ここで、図１０は、従来の無効電力補償装置の概略的な構成図である。
図１０（ａ）に示すように、無効電力補償装置２０は、インバータ２１と変圧器２２と遮断器２３とを備え、遮断器２３の一端が電力系統１０に接続されている。
図１０（ｂ）はインバータ２１の主回路構成図であり、コンデンサ２１０と、還流ダイオードが逆並列に接続されたＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＧＴＯ（ゲートターンオフ）サイリスタ等の半導体スイッチング素子２１１〜２１６とを備えている。
【０００４】
図１１は、インバータ２１の制御回路のブロック図である。
電圧指令Ｖｓ＊と、電力系統１０から検出した系統電圧Ｖｓとの偏差を減算器３０により検出し、この電圧偏差がなくなるように、ＰＩ（比例積分）制御器からなる電圧制御器３１’が無効電流指令値Ｉｑ＊を演算する。この無効電流指令値Ｉｑ＊とインバータ２１の電流（無効電流）との偏差を減算器３２により求め、この電流偏差がなくなるように電流制御器３３がインバータ２１の出力電圧指令Ｖ＊を演算する。ＰＷＭ（パルス幅変調）演算器３４は、出力電圧指令Ｖ＊に基づいて駆動パルス（ゲートパルス）を生成し、この駆動パルスを用いて半導体スイッチング素子２１１〜２１６をオン・オフすることにより、インバータ２１の出力電圧を制御する。
【０００５】
上記のように、従来の無効電力補償装置２０では、系統電圧Ｖｓに応じてインバータ２１の出力電圧を制御することにより電力系統１０に無効電力を供給し、電力系統１０のリアクタンス成分（図示せず）と無効電力とによって系統電圧Ｖｓの変動を抑制している。
この従来技術は、例えば特許文献１に記載されている。
【０００６】
さて、図１１において系統電圧Ｖｓに瞬時電圧低下（以下、単に瞬低ともいう）が発生した場合には、ＰＩ制御を行う電圧制御器３１’の応答遅れにより、電圧制御器３１’の動作以前に系統電圧Ｖｓが定格値の２０％を下回ってしまい、電力系統１０に接続されている再生可能エネルギー発電設備が一斉に解列する恐れがある。
このような事態を防止するためには、瞬低が発生した時点で直ちに系統電圧Ｖｓを補償し、その後に瞬低から復帰したら、補償量を即座に減少させて系統電圧Ｖｓが過電圧になるのを防ぐことが必要である。
【０００７】
ここで、例えば特許文献２には、電力系統に瞬低等が発生してその後に高速再閉路を行った場合に、系統電圧が過電圧になるのを防止する技術が開示されている。
図１２は、この従来技術を示す回路図である。同図において、３０１は交流電力系統に接続された高圧母線、３０５，３１２，３１４は変圧器、３１１，３１３は遮断器、３０６は制御装置、３０７は系統事故検出部、３０７ａは電圧検出回路、３０７ｂは切替スイッチ、３０７ｃはプリセット回路、３０８は逆並列接続されたサイリスタ３０８Ｕ，３０８Ｘからなるサイリスタ装置、３０９はリアクトル、３１０はコンデンサ、３１５は低圧配電回路である。上記構成において、サイリスタ装置３０８、リアクトル３０９、コンデンサ３１０、変圧器３１２、遮断器３１１、及び制御回路３０６等により静止型無効電力補償装置（ＳＶＣ）が構成されている。
【０００８】
この従来技術では、系統事故により高圧母線３０１の電圧が低下すると、電圧検出回路３０７ａの出力信号により切替スイッチ３０７ｂがプリセット回路３０７ｃ側に切り替わり、サイリスタ３０８Ｕ，３０８Ｘのゲートには予め設定された固定値が入力される。この固定値は、リアクトル３０９の電流ＩＬがコンデンサ３１０の電流ＩＣに等しくなるようにサイリスタ３０８Ｕ，３０８Ｘの電流を制御する値であり、上記の動作によって電流ＩＬ，ＩＣが打ち消される。
従って、高速再閉路を行った場合に、ＳＶＣの出力により系統電圧が過電圧になるのを防止することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−１５４２８４号公報（段落［００１３］〜［００１９］、図１等）
【特許文献２】特開平１０−３２２９１２号公報（段落［００２２］，［００２３］、図１等）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献２に記載された技術によれば、高速再閉路後に系統電圧が過電圧になるのを防止することができる。しかし、系統電圧の低下時にはＳＶＣの出力がゼロになるため、ＳＶＣ本来の無効電力補償機能（電圧変動抑制機能）が働かないという問題がある。
【００１１】
そこで、本発明の解決課題は、瞬低などの系統電圧の低下時には直ちに所定の無効電力を出力して系統電圧の変動を抑制し、系統電圧の復帰時には電圧制御器の出力を所定値に制御して電力系統の過電圧を防止するようにした無効電力補償装置及びその制御回路を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、請求項１に係る無効電力補償装置は、半導体スイッチング素子を備えた電力変換器により電力系統に無効電力を供給して前記電力系統の電圧変動を抑制する無効電力補償装置であって、系統電圧を電圧指令に一致させるように動作する電圧制御器と、この電圧制御器の出力に基づいて前記電力系統に供給する無効電力を制御する手段と、を備えた無効電力補償装置において、
前記系統電圧の低下を検出した時に所定の電圧低下時指令値を出力し、かつ、前記系統電圧が復帰した時に微小な指令値を出力する指令切替部を備え、
前記電圧制御器は、前記系統電圧の低下を検出した時に出力を微小値にホールドすると共に、前記系統電圧の復帰を検出した時に前記ホールドを解除する手段を備えたことを特徴とする。
【００１３】
請求項２に係る無効電力補償装置は、請求項１に記載した無効電力補償装置において、前記電圧制御器は、前記系統電圧の低下を検出した時に出力をゼロホールドすることを特徴とする。
【００１４】
請求項３に係る無効電力補償装置は、半導体スイッチング素子を備えた電力変換器により電力系統に無効電力を供給して前記電力系統の電圧変動を抑制する無効電力補償装置であって、系統電圧を電圧指令に一致させるように動作する電圧制御器と、この電圧制御器の出力に基づいて前記電力系統に供給する無効電力を制御する手段と、を備えた無効電力補償装置において、
前記系統電圧の低下を検出した時に所定の電圧低下時指令値を出力し、かつ、前記系統電圧の復帰を検出した時に微小な指令値を出力する指令切替部を備え、
前記電圧制御器は、前記系統電圧の復帰を検出した時に内部の積分演算部の出力をリセットすることを特徴とする。
【００１５】
請求項４に係る無効電力補償装置は、請求項３に記載した無効電力補償装置において、前記電圧制御器は、前記系統電圧の復帰を検出した時に内部の前記積分演算部の出力をゼロにリセットすることを特徴とする。
【００１６】
請求項５に係る無効電力補償装置は、請求項１〜４の何れか１項に記載した無効電力補償装置において、前記電圧低下時指令値を、前記系統電圧の低下に伴って前記電力系統に接続された発電設備が解列されるまでの運転継続時間に応じた前記半導体スイッチング素子の最大通電電流に基づいて設定することを特徴とする。
【００１７】
請求項６に係る無効電力補償装置の制御回路は、半導体スイッチング素子を備えた電力変換器により電力系統に無効電力を供給して前記電力系統の電圧変動を抑制する無効電力補償装置の制御回路であって、系統電圧を電圧指令に一致させるように動作する電圧制御器と、この電圧制御器の出力に基づいて前記半導体スイッチング素子を制御する手段と、を備えた制御回路において、
前記系統電圧の低下を検出した時に所定の電圧低下時指令値を出力し、かつ、前記系統電圧が復帰した時に微小な指令値を出力する指令切替部を備え、
前記電圧制御器は、前記系統電圧の低下を検出した時に出力を微小値にホールドすると共に、前記系統電圧の復帰を検出した時に前記ホールドを解除する手段を備えたことを特徴とする。
【００１８】
請求項７に係る無効電力補償装置の制御回路は、半導体スイッチング素子を備えた電力変換器により電力系統に無効電力を供給して前記電力系統の電圧変動を抑制する無効電力補償装置の制御回路であって、系統電圧を電圧指令に一致させるように動作する電圧制御器と、この電圧制御器の出力に基づいて前記半導体スイッチング素子を制御する手段と、を備えた制御回路において、
前記系統電圧の低下を検出した時に所定の電圧低下時指令値を出力し、かつ、前記系統電圧の復帰を検出した時に微小な指令値を出力する指令切替部を備え、
前記電圧制御器は、前記系統電圧の復帰を検出した時に内部の積分演算部の出力をリセットすることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、系統電圧の低下を検出した時には直ちに所定の無効電力を電力系統に供給して系統電圧の変動を抑制すると共に、系統電圧の復帰時には電圧制御器の出力を所定値に制御して系統電圧が過電圧になるのを防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に係る制御回路のブロック図である。
【図２】第１実施形態における電圧制御器の構成を示すブロック図である。
【図３】第１実施形態における無効電流指令値及び電圧制御器の出力を示す図である。
【図４】系統連系規定におけるＦＲＴ要件の概念図である。
【図５】半導体スイッチング素子の通電電流−通電時間の特性図である。
【図６】本発明の第２実施形態に係る制御回路のブロック図である。
【図７】本発明の第３実施形態に係る制御回路のブロック図である。
【図８】本発明の第４実施形態に係る制御回路のブロック図である。
【図９】第２〜第４実施形態における電圧制御器の構成を示すブロック図である。
【図１０】特許文献１に記載された無効電力補償装置の構成図である。
【図１１】図１０に示した無効電力補償装置の制御回路のブロック図である。
【図１２】特許文献２に記載された静止型無効電力補償装置の回路図である。
【発明を実施するための形態】
【００２１】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の第１実施形態に係る制御回路のブロック図であり、例えば、図１０に示したインバータ２１の半導体スイッチング素子２１１〜２１６を制御するためのものである。図１において、図１１と同一の部分については同一符号を付して説明を省略し、以下では図１１との相違点を中心に説明する。
【００２２】
図１において、電圧指令Ｖｓ＊と系統電圧Ｖｓとの電圧偏差は、ＰＩ制御器からなる電圧制御器３１に入力され、この電圧制御器３１により無効電流指令値Ｉｑ０＊が演算される。なお、電圧制御器３１の構成については後述する。
無効電流指令値Ｉｑ０＊は加算器３６に入力されており、この加算器３６には指令切替部３５の出力信号も入力されている。指令切替部３５は、外部から入力される瞬低検出信号によって瞬時電圧低下時指令値と「０」とを切替可能であり、通常時は「０」側に接続されるが、瞬低検出信号が入力されている間は瞬時電圧低下時指令値側に接続され、系統電圧が瞬低から復帰すると「０」側に接続される。
上記の瞬低検出信号は、電力系統１０に設けられた電圧検出器等により周知の方法によって得ることができる。
【００２３】
加算器３６により無効電流指令値Ｉｑ０＊と指令切替部３５の出力信号とを加算した結果が最終的な無効電流指令値Ｉｑ＊となり、この無効電流指令値Ｉｑ＊が減算器３２に入力されてインバータ２１の電流（無効電流）との偏差が演算される。なお、減算器３２以降の構成は図１１と同一である。
【００２４】
ここで、瞬低期間中は電圧指令Ｖｓ＊と系統電圧Ｖｓとの間に乖離があるため、ＰＩ制御器からなる電圧制御器の積分項が増加し続け、瞬低からの復帰後にインバータ２１の出力電圧が過電圧になる恐れがある。そこで、この実施形態では、瞬低期間中は電圧制御器３１の出力をゼロホールドし、瞬低からの復帰時にゼロホールドを解除するように電圧制御器３１を構成する。
【００２５】
図２は、電圧制御器３１の構成を示すブロック図である。
図２において、切替スイッチ３１ａは、瞬低検出信号により、減算器３０から出力される電圧偏差と「０」とを切り替えて出力する。この切替スイッチ３１ａは、通常時は減算器３０側に接続され、瞬低時には「０」側に接続されるものであり、切替スイッチ３１ａの出力は比例演算部３１ｂを介して加算器３１ｃに入力されている。
【００２６】
また、切替スイッチ３１ａの出力は、時定数要素（τは時定数）３１ｄと加算器３１ｅと切替スイッチ３１ｆとからなる積分演算部３１ｇを介して、前記加算器３１ｃに入力されている。
切替スイッチ３１ｆは、瞬低検出信号により、加算器３１ｅの出力信号と「０」とを切り替えて出力可能であり、通常時は加算器３１ｅ側に接続され、瞬低検出時には「０」側に接続される。
【００２７】
図２に示した電圧制御器３１により、瞬低期間中は無効電流指令値Ｉｑ０＊が「０」になると共に、図１に示した指令切替部３５から瞬時電圧低下時指令値が出力されるため、最終的な無効電流指令値Ｉｑ＊は瞬時電圧低下時指令値に等しくなる。
また、瞬低から復帰した後は、電圧制御器３１により、電圧指令Ｖｓ＊と系統電圧Ｖｓとの電圧偏差をなくすような比例演算部３１ｂ及び積分演算部３１ｇのＰＩ制御出力が、無効電流指令値Ｉｑ＊（＝Ｉｑ０＊）となる。
【００２８】
図３は、この実施形態の動作として、無効電流指令値Ｉｑ＊及び電圧制御器３１の出力（Ｉｑ０＊）を示す図である。図３の時刻ｔ１〜ｔ２の期間が、電圧制御器３１の出力のゼロホールド期間となり、この期間は指令切替部３５からの瞬時電圧低下時指令値が無効電流指令値Ｉｑ＊として出力される。
図３から明らかなように、時刻ｔ２で瞬低から復帰すると、電圧制御器３１の出力は零から増加していくため、復帰後に系統電圧Ｖｓが過電圧になるのを防止することができる。
【００２９】
なお、指令切替部３５に設定される瞬時電圧低下時指令値は、電力系統１０に接続された発電設備が解列するまでの運転継続時間でインバータ２１のスイッチング素子に通電可能な最大電流から求めることができる。
ここで、図４はＦＲＴ要件の概念図であり、例えば系統電圧が２０％まで低下した時間が０．３[sec.]以上継続すれば、発電設備を解列するように規定されている。
従って、０．３[sec.]以上通電してもスイッチング素子が耐え得る電流を、図５のような通電電流−通電時間特性から求めれば、スイッチング素子に通電可能な最大電流値を基準として瞬時電圧低下時指令値を決定することができる。このようにして瞬時電圧低下時指令値を決定すれば、インバータの装置容量を最大限に利用して無効電力補償を行うことができ、装置の利用率向上にも寄与する。
【００３０】
次に、図６は本発明の第２実施形態に係る制御回路のブロック図である。
この第２実施形態が第１実施形態（図１）と異なる点は、電圧制御器３１Ａを図９のように構成すると共に、図６に示すごとく、無効電流指令値Ｉｑ＊の上限値を瞬時電圧低下時指令値によって制限するリミッタ３７を設けたことにある。
図９に示す電圧制御器３１Ａは、減算器３０の出力を比例演算部３１ｂ及び積分演算部３１ｇに直接入力し、切替スイッチ３１ｆを瞬低からの復帰検出信号により「０」側に切り替えることで積分演算部３１ｇの出力をゼロリセットする点が、図２の電圧制御器３１と異なっている。
【００３１】
この第２実施形態では、瞬低期間中に積分演算部３１ｇの出力が増加するが、無効電流指令値Ｉｑ＊の上限値が瞬時電圧低下時指令値によって制限されている。また、図９の電圧制御器３１Ａにより、瞬低からの復帰時に切替スイッチ３１ｆが「０」側に切り替わるため、無効電流指令値Ｉｑ＊の時間的変化は図３と同様になる。
【００３２】
図７は本発明の第３実施形態に係る制御回路のブロック図である。
この第３実施形態が第１実施形態と異なる点は、電圧制御器３１Ａを図９のように構成し、瞬低からの復帰検出信号により積分演算部３１ｇの出力をゼロリセットする点である。更に、図７の指令切替部３８において、瞬時電圧低下時指令値と電圧制御器３１Ａの出力（Ｉｑ０＊）との偏差と、「０」とを瞬低検出信号により切替可能にした点である。
【００３３】
この第３実施形態においても、瞬低期間中に積分演算部３１ｇの出力が増加する。しかし、図７に示すように、瞬低期間中は瞬時電圧低下時指令値と電圧制御器３１Ａの出力（Ｉｑ０＊）との偏差が指令切替部３８から出力され、その後に加算器３６によってＩｑ０＊が加算されるため、無効電流指令値Ｉｑ＊は結果として瞬時電圧低下時指令値に等しくなる。
更に、図９の電圧制御器３１Ａにより、瞬低からの復帰時に切替スイッチ３１ｆが「０」側に切り替わるため、無効電流指令値Ｉｑ＊の時間的変化は図３と同様になる。
【００３４】
次いで、図８は本発明の第４実施形態に係る制御回路のブロック図である。
この第４実施形態が第１実施形態（図１）と異なる点は、電圧制御器３１Ａを図９のように構成し、瞬低からの復帰検出信号により積分演算部３１ｇの出力をゼロリセットする点である。更に、図８の指令切替部３９において、瞬時電圧低下時指令値と電圧制御器３１Ａの出力（Ｉｑ０＊）とを瞬低検出信号により切替可能にし、指令切替部３９の出力を無効電流指令値Ｉｑ＊として減算器３２に入力した点である。
【００３５】
この第４実施形態においても、瞬低期間中に積分演算部３１ｇの出力が増加する。しかし、図８に示すように、瞬低期間中は指令切替部３８から瞬時電圧低下時指令値が出力されてそのまま無効電流指令値Ｉｑ＊となる。更に、図９の電圧制御器３１Ａにより、瞬低からの復帰時に切替スイッチ３１ｆが「０」側に切り替わるため、無効電流指令値Ｉｑ＊の時間的変化は図３と同様になる。
【００３６】
なお、前述した第１実施形態の電圧制御器３１の出力ホールド値(ゼロ)、及び、第２〜第４実施形態の積分演算部３１ｇの出力リセット値（ゼロ)は何れも一例であり、これらのホールド値及びリセット値は、瞬低からの復帰時に系統電圧が過電圧にならないような微小値であれば良い。
【符号の説明】
【００３７】
１０：電力系統
２０：無効電力補償装置
２１：インバータ
２２：変圧器
２３：遮断器
３０，３２：減算器
３１，３１Ａ：電圧制御器
３１ａ，３１ｆ：切替スイッチ
３１ｂ：比例演算部
３１ｃ，３１ｅ：加算器
３１ｄ：時定数要素
３１ｇ：積分演算部
３３：電流制御器
３４：ＰＷＭ演算器
３５，３８，３９：指令切替部
３６：加算器
３７：リミッタ
２１０：コンデンサ
２１１〜２１６：半導体スイッチング素子
【図１】
2019122144.tif 000003
【図２】
2019122144.tif 000004
【図３】
2019122144.tif 000005
【図４】
2019122144.tif 000006
【図５】
2019122144.tif 000007
【図６】
2019122144.tif 000008
【図７】
2019122144.tif 000009
【図８】
2019122144.tif 000010
【図９】
2019122144.tif 000011
【図１０】
2019122144.tif 000012
【図１１】
2019122144.tif 000013
【図１２】
2019122144.tif 000014