(57)【要約】【課題】高い閾値を実現する半導体装置を提供する。【解決手段】実施形態の半導体装置は、ｐ型のＳｉＣ層と、ゲート電極と、ＳｉＣ層とゲート電極との間のゲート絶縁層と、を備え、ゲート絶縁層が、Ｇｅ（ゲルマニウム）、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素と、Ｃ（炭素）を含む。【選択図】図９
2019091941.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型のＳｉＣ層と、
ゲート電極と、
前記ＳｉＣ層と前記ゲート電極との間のゲート絶縁層と、を備え、
前記ゲート絶縁層が、Ｇｅ（ゲルマニウム）、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素と、Ｃ（炭素）を含む半導体装置。
【請求項２】
前記ゲート絶縁層中の前記元素の最大濃度が、１×１０１８ｃｍ−３以上である請求項１記載の半導体装置。
【請求項３】
前記ゲート絶縁層中のＣ（炭素）の最大濃度が、１×１０１８ｃｍ−３以上である請求項１又は請求項２記載の半導体装置。
【請求項４】
前記ゲート絶縁層中の前記元素の最大濃度が、前記ゲート絶縁層中のＣ（炭素）の最大濃度の８０％以上１２０％以下である請求項１乃至請求項３いずれか一項記載の半導体装置。
【請求項５】
前記ゲート絶縁層中の第１の位置での前記元素の濃度が、前記第１の位置でのＣ（炭素）の濃度の８０％以上１２０％以下である請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項６】
請求項１乃至請求項５いずれか一項記載の半導体装置を備えるインバータ回路。
【請求項７】
請求項１乃至請求項５いずれか一項記載の半導体装置を備える駆動装置。
【請求項８】
請求項１乃至請求項５いずれか一項記載の半導体装置を備える車両。
【請求項９】
請求項１乃至請求項５いずれか一項記載の半導体装置を備える昇降機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
【０００３】
しかし、例えば、ＳｉＣを用いてＭＩＳＦＥＴ（Ｍｅａｔｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を形成する場合、半導体とゲート絶縁層との間に存在する界面準位の密度がＳｉと比較して大きくなる。このため、電荷の移動度が低下し、ＭＩＳＦＥＴのオン抵抗が高くなるという問題がある。
【０００４】
上記問題を解決するため、例えば、ＳｉＣと絶縁膜との界面に、界面準位を終端するためのＮ（窒素）やリン（Ｐ）等の元素を導入する方法がある。この方法を用いた場合、Ｎ（窒素）やリン（Ｐ）がｎ型ドーパントとして働き、ｎチャネル型のＭＩＳＦＥＴの閾値が低下する恐れがある。
【０００５】
ＳｉＣＭＯＳＦＥＴの誤動作を起こさないためには、動作温度（例えば２００℃）に於いて、少なくとも３Ｖ以上の閾値が必要であり、５Ｖ以上が望ましい。そういった中、窒素やリンの終端では、１Ｖ程度に落ちてしまうのが現状である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２２８４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、高い閾値を実現可能な半導体装置、インバータ回路、駆動装置、車両、及び、昇降機を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態の半導体装置は、ｐ型のＳｉＣ層と、ゲート電極と、前記ＳｉＣ層と前記ゲート電極との間のゲート絶縁層と、を備え、前記ゲート絶縁層が、Ｇｅ（ゲルマニウム）、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素と、Ｃ（炭素）を含む。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態の半導体装置を示す模式断面図。
【図２】第１の実施形態のＳｉＣ半導体の結晶構造を示す図。
【図３】第１の実施形態のＳｉＣ層、ゲート絶縁層及びゲート電極部分の拡大図。
【図４】第１の実施形態の作用及び効果の説明図。
【図５】第２の実施形態のＳｉＣ層、ゲート絶縁層及びゲート電極部分の拡大図。
【図６】第３の実施形態のＳｉＣ層、ゲート絶縁層及びゲート電極部分の拡大図。
【図７】第４の実施形態のＳｉＣ層、ゲート絶縁層及びゲート電極部分の拡大図。
【図８】第４の実施形態の作用及び効果の説明図。
【図９】第５の実施形態の半導体装置を示す模式断面図。
【図１０】第６の実施形態の駆動装置の模式図。
【図１１】第７の実施形態の車両の模式図。
【図１２】第８の実施形態の車両の模式図。
【図１３】第９の実施形態の昇降機の模式図。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【００１１】
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１２】
（第１の実施形態）
本実施形態の半導体装置は、第１の面を備えるｐ型のＳｉＣ層と、ゲート電極と、ＳｉＣ層の第1の面とゲート電極との間に設けられ、第１の層と、第１の層よりも酸素密度の高い第２の層と、第１の層と第２の層との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第１の元素を含有し、第１の元素の濃度の第１のピークを有する第１の領域と、を有するゲート絶縁層と、を備える。
【００１３】
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＩＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
【００１４】
このＭＩＳＦＥＴ１００は、ｎ＋型のＳｉＣ基板１２を備えている。本明細書ではＳｉＣ基板１２等の面に対し、図１における上側の面を表面、下側の面を裏面と称する。
【００１５】
ＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【００１６】
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
【００１７】
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している。
【００１８】
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面及びa面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。
【００１９】
以下、ＳｉＣ基板１２の表面がシリコン面に対し０度以上８度以下傾斜した面、裏面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。
【００２０】
ＳｉＣ基板１２の表面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
【００２１】
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
【００２２】
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域（ＳｉＣ層）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ１００のチャネル領域として機能する。
【００２３】
ｐウェル領域（ＳｉＣ層）１６の表面（第１の面）も、シリコン面に対し０度以上８度以下傾斜した面である。
【００２４】
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００２５】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００２６】
ドリフト層１４及びｐウェル領域（ＳｉＣ層）１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁層２８を有している。
【００２７】
そして、ゲート絶縁層２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【００２８】
ゲート電極３０下の、ソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ１００のチャネル領域として機能する。
【００２９】
ゲート絶縁層２８は、ゲート電極３０とｐウェル領域（ＳｉＣ層）１６との間に設けられる。ゲート絶縁層２８の膜厚は、例えば、３０ｎｍ以上３００ｎｍ以下である。また、ゲート絶縁層２８のシリコン酸化膜換算膜厚は、例えば、３０ｎｍ以上６０ｎｍ以下である。
【００３０】
図３は、本実施形態のｐ型のＳｉＣ層、ゲート絶縁層及びゲート電極部分の拡大図である。
【００３１】
ゲート絶縁層２８は、第１の層２８ａ、第２の層２８ｂ、第１の領域４０を備える。第２の層２８ｂは、第１の層２８ａとゲート電極３０との間に設けられる。第２の層２８ｂは、第１の層２８ａ上に設けられる。第２の層２８ｂは、ゲート電極３０に接している。
【００３２】
第１の層２８ａ及び第２の層２８ｂは、例えば、酸化物又は酸窒化物である。第１の層２８ａ及び第２の層２８ｂは、例えば、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ハフニウムアルミニウム、酸化ジルコニウムアルミニウム、ハフニウムシリケート、ジルコニウムシリケートの群から選ばれる材料である。
【００３３】
第２の層２８ｂの酸素密度は、第１の層２８ａの酸素密度よりも高い。第１の層２８ａは、例えば、酸化シリコンであり、第２の層２８ｂは、例えば、酸化シリコンより誘電率の高い高誘電率膜である。第２の層２８ｂは、例えば、酸化ハフニウムである。
【００３４】
第１の領域４０は、第１の層２８ａと第２の層２８ｂとの間に設けられる。第１の領域４０は、第１の層２８ａと第２の層２８ｂとの界面近傍に設けられる。第１の領域４０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第１の元素を含有する。
【００３５】
そして、第１の領域４０は、第１の元素の濃度の第１のピークを有する。第１のピークの半値全幅は１ｎｍ以下であることが望ましい。第１のピークの半値全幅は０．５ｎｍ以下であることが望ましい。
【００３６】
第１の元素の濃度のピークから１ｎｍ以上離れた位置の濃度は、十分に小さく、１×１０１８ｃｍ−３以下であることが望ましい。元素の濃度は、ＳＩＭＳにて確認できるが、各元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。
【００３７】
第１の元素は、第１の層２８ａと第２の層２８ｂとの界面に偏析している。第１の元素は、酸素密度が高い第２の層２８ｂを構成する金属元素と結合している。
【００３８】
第１のピークの第１の元素の濃度が４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下であることが望ましい。
【００３９】
なお、酸素密度、第１の元素の濃度及びその分布は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により求めることが可能である。
【００４０】
本実施例では、第２の層２８ｂの酸素密度は、第１の層２８ａの酸素密度よりも高いとしているが、上層の膜の酸素密度を、下層の膜の酸素密度よりも低くしても問題はなく、酸素密度が違う膜の積層となっている点が重要である。次の実施形態にて示している。
【００４１】
ＭＩＳＦＥＴ１００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
【００４２】
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【００４３】
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、裏面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）である。
【００４４】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【００４５】
以下、本実施形態の半導体装置の作用及び効果について説明する。
【００４６】
ＳｉＣのＭＩＳＦＥＴでは、ＳｉＣ層とゲート絶縁層との界面の界面準位に起因して、キャリアの移動度が低下し、オン抵抗が高くなるという問題がある。このため、例えば、ＳｉＣ層と絶縁膜との界面に、界面準位を終端するためのＮ（窒素）やリン（Ｐ）を導入する方法がある。この方法を用いた場合、Ｎ（窒素）やリン（Ｐ）がｎ型ドーパントとして働き、ｎチャネル型のＭＩＳＦＥＴでは閾値が低下する恐れがある。このため、ｎチャネル型のＭＩＳＦＥＴでは電子の高い移動度と高い閾値との両立が求められている。
【００４７】
図４は、本実施形態の作用及び効果の説明図である。本実施形態では、第１の領域４０に固定された負電荷が存在する。この固定負電荷によりｎチャネル型のＭＩＳＦＥＴの閾値が上昇する。よって、高い閾値を備えるＭＩＳＦＥＴが実現できる。
【００４８】
本実施形態では、ゲート絶縁層２８が、酸素密度の異なる第１の層２８ａと第２の層２８ｂとの積層構造となっている。発明者による第一原理計算の結果、酸素密度の異なる膜の界面では、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）から選ばれる第１の元素が、電子をトラップすることにより安定化することが判明した。Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）から選ばれる第１の元素は、電子をトラップして、酸素密度の異なる第１の層２８ａと第２の層２８ｂとの界面の酸素欠陥に固定される。したがって、固定負電荷が形成される。そして、第１の元素は、酸素密度がより高い膜を構成する金属元素と結合している。
【００４９】
第１のピークの濃度は、４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下であることが望ましい。上記範囲を下回ると、固定負電荷による閾値上昇効果が得られない恐れがある。また、上記範囲を超えて第１の元素を膜中に導入することは困難である。なお、第１のピークの濃度とは、第１のピークの頂部の濃度である。
【００５０】
また、第２の層２８ｂが、つまり、酸素密度の高い側の膜がゲート電極３０に接していることが望ましい。例えば、第２の層２８ｂが、酸化ハウニウムや酸化ジルコニウムのような高誘電率の金属酸化物の場合、第２の層２８ｂとゲート電極３０との間で、フェルミレベルのピン止め効果が生じ、更に、ＭＩＳＦＥＴの閾値が上昇するからである。
【００５１】
次に、本実施形態の半導体装置の製造方法について、図１、図３を参照しつつ説明する。特に、ゲート絶縁層２８の製造方法について説明する。第１の元素がＮ（窒素）である場合を例に説明する。
【００５２】
まず、ＳｉＣ層１６上に熱酸化により酸化シリコン膜を形成する。この酸化シリコン膜が第１の層２８ａとなる。次に、窒素プラズマ処理で酸化シリコン膜表面を窒化する。
【００５３】
次に、酸化ハフニウム膜をＣＶＤ法により堆積する。この酸化ハフニウム膜が、第２の層２８ｂとなる。その後、窒素雰囲気中でアニールを行う。このアニールにより、酸化シリコン膜表面のＮ（窒素）が、酸化シリコン膜表面（第１の層）２８ａと酸化ハフニウム膜（第２の層）２８ｂとの界面に電子をトラップして偏析し、固定負電荷となる。
【００５４】
その後、例えば、多結晶シリコンのゲート電極が形成される。
【００５５】
その他の工程については、公知の製造方法を適用することにより、図１、図３に示したＭＩＳＦＥＴ１００が形成される。
【００５６】
なお、例えば、第１の元素がＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）やＢｉ（ビスマス）である場合には、窒素プラズマで酸化シリコン膜表面を窒化する処理に代えて、ホスフィン（ＰＨ３）、アルシン（ＡＨ３）、スチビン（ＳｂＨ３）やビスムチン（ＢｉＨ３）を流して、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）やＢｉ（ビスマス）を酸化シリコン膜表面に吸着させる処理を行えば良い。もちろんＮ（窒素）の場合に、ＮＨ３を酸化シリコン膜表面に吸着させる処理を行っても良い。
【００５７】
本実施形態によれば、高い閾値を実現するｎチャネル型のＭＩＳＦＥＴが実現できる。
【００５８】
（第２の実施形態）
本実施形態の半導体装置は、第１の層と第２の層の上下が反転していること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
【００５９】
図５は、本実施形態のｐ型のＳｉＣ層、ゲート絶縁層及びゲート電極部分の拡大図である。第２の層２８ｂ上に第１の層２８ａが形成される。
【００６０】
第２の層２８ｂの酸素密度は、第１の層２８ａの酸素密度よりも高い。例えば、第１の層２８ａが酸化シリコン、第２の層２８ｂが酸化ハフニウムである。
【００６１】
第１の領域４０は、第２の層２８ｂと第１の層２８ａとの間に設けられる。第１の領域４０は、第２の層２８ｂと第１の層２８ａとの界面近傍に設けられる。第１の領域４０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、第１の層２８ａとＳｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第１の元素を含有する。
【００６２】
本実施形態でも、第１の実施形態同様、第１の領域４０に固定された負電荷が存在する。この負電荷によりｎチャネル型のＭＩＳＦＥＴの閾値が上昇する。よって、高い閾値を備えるＭＩＳＦＥＴが実現できる。  
【００６３】
本実施形態によれば、高い閾値を実現するｎチャネル型のＭＩＳＦＥＴが実現できる。
【００６４】
（第３の実施形態）
本実施形態の半導体装置は、ＳｉＣ層とゲート絶縁層との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第２の元素を含有し、第２の元素の濃度の第２のピークを有する第２の領域を、更に備える以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
【００６５】
図６は、本実施形態のｐ型のＳｉＣ層、ゲート絶縁層及びゲート電極部分の拡大図である。ＳｉＣ層１６とゲート絶縁層２８との間に第２の領域５０が、更に設けられる。
【００６６】
第２の領域５０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第２の元素を含有する。第２の領域５０は、第２の元素の濃度の第２のピークを有する。
【００６７】
第２のピークの半値全幅が１ｎｍ以下であることが望ましい。第２のピークの半値全幅は０．５ｎｍ以下であることが望ましい。第２の元素は、ＳｉＣ層１６とゲート絶縁層２８との界面に偏析している。
【００６８】
第２の元素の濃度のピークから１ｎｍ以上離れた位置の濃度は、十分に小さく、１×１０１８ｃｍ−３以下であることが望ましい。元素の濃度は、ＳＩＭＳにて確認できるが、各元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。
【００６９】
次に、本実施形態の半導体装置の製造方法について、図１、図６を参照しつつ説明する。特に、ゲート絶縁層２８の製造方法について説明する。第１の元素及び第２の元素がＮ（窒素）である場合を例に説明する。
【００７０】
まず、ＳｉＣ層１６上に熱酸化により酸化シリコン膜を形成する。この酸化シリコン膜が第１の層２８ａとなる。
【００７１】
次に、酸化シリコン膜を、例えば、一酸化窒素（ＮＯ）雰囲気中で酸窒化する。この酸窒化により、ＳｉＣ層１６と酸化シリコン膜との界面にＮ（窒素）が偏析した第２の領域５０が形成される。
【００７２】
次に、窒素プラズマ処理を行い、酸化シリコン膜表面を窒化する。
【００７３】
次に、酸化ハフニウム膜をＣＶＤ法により堆積する。この酸化ハフニウム膜が、第２の層２８ｂとなる。その後、窒素雰囲気中でアニールを行う。このアニールにより、酸化シリコン膜表面のＮ（窒素）が、酸化シリコン膜（第１の層）２８ａと酸化ハフニウム膜（第２の層）２８ｂとの界面に偏析し、固定負電荷となる。
【００７４】
その後、例えば、多結晶シリコンのゲート電極が形成される。
【００７５】
その他の工程については、公知の製造方法を適用することにより、図１、図６に示したＭＩＳＦＥＴが形成される。
【００７６】
第２の元素は、ＳｉＣ層１６とゲート絶縁層２８との界面に存在する界面準位を終端する。したがって、第２の領域５０を設けることで、電子の移動度が向上する。よって、ＭＩＳＦＥＴのオン抵抗が低減する。
【００７７】
また、第１の実施形態同様、第１の領域４０を設けることで、ＭＩＳＦＥＴの閾値が上昇する。
【００７８】
本実施形態によれば、高い移動度と高い閾値との両立が可能なｎチャネル型のＭＩＳＦＥＴが実現できる。
【００７９】
なお、プロセス整合性の観点から、第１の元素と第２の元素は、同一の元素であることが望ましい。
【００８０】
また、ＳｉＣ層１６の表面（第１の面）が（０００１）面に対し０度以上８度以下傾斜する面である場合には、第２の元素がＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）またはＢｉ（ビスマス）であることが望ましい。最表面にＳｉが配列するシリコン面では、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）またはＢｉ（ビスマス）を用いることで、終端構造が安定するからである。特に安価であることからＰ或いはＡｓが好ましい。例えばＰを用いる場合、基板上にＰＨ３を載せ、酸化膜を形成し、その上に再びＰＨ３を載せ、そしてＨｆＯ２を形成するといった製造方法が有効である。
【００８１】
また、ＳｉＣ層１６の表面（第１の面）が（０００−１）面に対し０度以上８度以下傾斜する面、又は、第１の面が＜０００１＞方向に対し０度以上８度以下傾斜する面である場合には、第２の元素がＮ（窒素）であることが望ましい。最表面に、Ｃ（炭素）が配列する、カーボン面、ｍ面、ａ面等では、Ｎ（窒素）を用いることで、終端構造が安定するからである。この場合、薄い熱酸化膜を形成して、その上にＨｆＯ２を形成し、ＮＯ窒化を一度行うことで、第１の領域４０、及び第２の領域５０に窒素を導入することも可能である。それぞれの位置に於いて窒素が安定であるため、それぞれの領域にて、上記のピークを持った構造となる。
【００８２】
なお、第２のピークの濃度は、４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下であることが望ましい。上記範囲を下回ると、第２の元素の界面終端による移動度向上の効果が得られない恐れがある。また、上記範囲を超えて第２の元素を界面に導入することは困難である。なお、第２のピークの濃度とは、第２のピークの頂部の濃度である。
【００８３】
なお、第２の元素の濃度及びその分布は、例えば、ＳＩＭＳにより求めることが可能である。
【００８４】
（第４の実施形態）
本実施形態の半導体装置は、ゲート絶縁層が、第１の層と第２の層の積層構造を複数層備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
【００８５】
図７は、本実施形態のｐ型のＳｉＣ層、ゲート絶縁層及びゲート電極部分の拡大図である。図７に示すように、ゲート絶縁層２８は、第１の層２８ａと第２の層２８ｂの積層構造を２層備えている。そして、第１の領域４０を３層備えている。
【００８６】
図８は、本実施形態の作用及び効果の説明図である。本実施形態では、第１の層２８ａと第２の層２８ｂの積層構造を２層備え、固定負電荷も３層形成される。ＭＩＳＦＥＴの閾値の上昇は固定負電荷の層数に比例する。したがって、本実施形態によれば、第１の実施形態と比較して、更に、ＭＩＳＦＥＴの閾値が上昇する。
【００８７】
なお、ここでは、第１の層２８ａと第２の層２８ｂの積層構造を２層備える場合を例に説明したが、３層以上とすることも可能である。特に、高耐圧のＳｉＣ−ＭＩＳＦＥＴでは、ゲート絶縁層厚を厚くすることに対する自由度が高いため、積層回数を増加させて閾値を上昇させることが容易である。
【００８８】
（第５の実施形態）
本実施形態の半導体装置は、ｐ型のＳｉＣ層と、ゲート電極との間に設けられ、Ｇｅ（ゲルマニウム）、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素と、Ｃ（炭素）を含むゲート絶縁層と、を備える。ゲート絶縁層の構成が異なる以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
【００８９】
図９は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ｐウェルとソース領域をイオン注入で形成するＤＩＭＯＳＦＥＴである。また、ＭＩＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
【００９０】
ゲート絶縁層１２８は、Ｇｅ（ゲルマニウム）、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素を膜中に含有する。また、ゲート絶縁層１２８は、Ｃ（炭素）を含む。
【００９１】
ゲート絶縁層１２８中の上記元素の最大濃度が、１×１０１８ｃｍ−３以上であることが望ましく、１×１０１９ｃｍ−３以上であることより望ましく、１×１０２０ｃｍ−３以上であることが更に望ましい。上記元素の最大濃度は、例えば、５×１０２０ｃｍ−３以下である。
【００９２】
ゲート絶縁層１２８中のＣ（炭素）の最大濃度が、１×１０１８ｃｍ−３以上であることが望ましく、１×１０１９ｃｍ−３以上であることより望ましく、１×１０２０ｃｍ−３以上であることが更に望ましい。Ｃ（炭素）の最大濃度は、例えば、５×１０２０ｃｍ−３以下である。
【００９３】
次に、本実施形態の半導体装置の製造方法について、図９を参照しつつ説明する。特に、ゲート絶縁層１２８の製造方法について説明する。上記元素がＢ（ボロン）である場合を例に説明する。
【００９４】
まず、ＳｉＣ層１６上にＢ（ボロン）を含有するアモルファスシリコン膜を、例えば、ＣＶＤ法により堆積する。そして、このアモルファスシリコン膜を熱酸化して、Ｂを高い濃度で含有する酸化シリコン膜を形成する。
【００９５】
熱酸化の際に、ＳｉＣ層１６表面からＣ（炭素）が酸化シリコン膜内に拡散する。このＣと、酸化シリコン膜中のＢ及びＯが結合して複合体となり固定負電荷を形成する。
【００９６】
その後、例えば、多結晶シリコンのゲート電極が形成される。
【００９７】
その他の工程については、公知の製造方法を適用することにより、図９に示したＭＩＳＦＥＴ２００が形成される。
【００９８】
発明者による第一原理計算の結果、Ｇｅ（ゲルマニウム）、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる元素は、絶縁膜中、特に、酸化シリコン膜中で、Ｃ（炭素）及びＯ（酸素）と結合して、複合体を形成することで安定になることが明らかになった。そして、この複合体は、シリコン酸化膜中で電子をトラップして負の固定電荷を形成することで安定にあることも明らかとなった。
【００９９】
上記複合体によって形成される固定負電荷によりｎチャネル型のＭＩＳＦＥＴの閾値が上昇する。よって、高い閾値を備えるＭＩＳＦＥＴが実現できる。
【０１００】
上記元素は、Ｃ（炭素）と１：１の量比で結合して複合体を形成する。したがって、上記元素の最大濃度が、Ｃ（炭素）の最大濃度の８０％以上１２０％以下であることが望ましい。
【０１０１】
また、上記元素は、Ｃ（炭素）と結合して複合体を形成しているため、ゲート絶縁層中の所定の位置での上記元素の濃度が、ゲート絶縁層中の上記所定の位置でのＣ（炭素）の濃度の８０％以上１２０％以下であることが望ましい。例えば、膜厚方向にＳＩＭＳ測定を行った場合に測定される濃度が、測定を行った範囲で、同一の位置（第１の位置）で上記元素の濃度がＣ（炭素）の濃度の８０％以上１２０％以下であることが望ましい。
【０１０２】
本実施形態によれば、高い閾値を実現するｎチャネル型のＭＩＳＦＥＴが実現できる。
【０１０３】
（第６の実施形態）
本実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
【０１０４】
図１０は、本実施形態の駆動装置の模式図である。駆動装置３００は、モーター１４０と、インバータ回路１５０を備える。
【０１０５】
インバータ回路１５０は、第１の実施形態のＭＩＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
【０１０６】
本実施形態によれば、高い閾値を有するＭＩＳＦＥＴを備えることで、インバータ回路１５０及び駆動装置３００の動作が安定する。
【０１０７】
（第７の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
【０１０８】
図１１は、本実施形態の車両の模式図である。本実施形態の車両４００は、鉄道車両である。車両４００は、モーター１４０と、インバータ回路１５０を備える。インバータ回路１５０は、第１の実施形態の半導体モジュール１００と同一構成の３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両４００の車輪９０が回転する。
【０１０９】
本実施形態によれば、高い閾値を有するＭＩＳＦＥＴを備えることで、車両４００の動作が安定する。
【０１１０】
（第８の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
【０１１１】
図１２は、本実施形態の車両の模式図である。本実施形態の車両１０００は、自動車である。車両１０００は、モーター１４０と、インバータ回路１５０を備える。
【０１１２】
インバータ回路１５０は、第１の実施形態のＭIＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【０１１３】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１０００の車輪９０が回転する。
【０１１４】
本実施形態によれば、高い閾値を有するＭＩＳＦＥＴを備えることで、車両１０００の信頼性が向上する。
【０１１５】
（第９の実施形態）
本実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
【０１１６】
図１３は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機１１００は、かご１０１０、カウンターウエイト１０１２、ワイヤロープ１０１４、巻上機１０１６、モーター１４０と、インバータ回路１５０を備える。
【０１１７】
インバータ回路１５０は、第１の実施形態のＭIＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【０１１８】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機１０１６が回転し、かご１０１０が昇降する。
【０１１９】
本実施形態によれば、高い閾値を有するＭＩＳＦＥＴを備えることで、昇降機１１００の信頼性が向上する。
【０１２０】
以上、第１乃至第５の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
【０１２１】
また、第１乃至第５の実施形態では、ｎチャネル型のプレーナ型のＭＩＳＦＥＴを例に説明したが、ｎチャネル型のトレンチ型のＭＩＳＦＥＴにも本発明を適用することは可能である。また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
【０１２２】
また、第７乃至第９の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
【０１２３】
また、本発明を、シリコンの｛１１１｝面に対し０度以上８度以下傾斜する面上に形成されるゲート絶縁層を備える半導体装置に適用することも可能である。また、本発明を、ダイヤモンドの｛１１１｝面に対し０度以上８度以下傾斜する面上に形成されるゲート絶縁層を備える半導体装置に適用することも可能である。
【０１２４】
従来の電荷トラップ膜では、電荷の注入作業が必要だが、高密度で入れることが出来るというメリットもある。従来の電荷トラップ膜では、時間が経つにつれ、電荷が放出されてしまい、閾値が低下するという問題がある。これは、トラップ状態が、それ程安定ではないことを意味している。
【０１２５】
それに対し、本発明では、ゲート絶縁層中に安定なマイナス固定電荷を形成することが出来る。非常に安定であるため、絶縁膜中から電荷の出入りはない。唯一の問題は、トラップ量を、それ程高く出来ない点である。しかし、その点は、多重の積層にしたり、厚膜を形成し膜全体にトラップを形成するようにしたりして密度を上げることで解決できる。
【０１２６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２７】
１６      ｐウェル領域（ＳｉＣ層）
２８      ゲート絶縁層
２８ａ    第１の層
２８ｂ    第２の層
３０      ゲート電極
４０      第１の領域
５０      第２の領域
１００    ＭＩＳＦＥＴ（半導体装置）
１４０    モーター
１５０    インバータ回路
２００    ＭＩＳＦＥＴ（半導体装置）
３００    駆動装置
４００    車両
１０００  車両
１１００  昇降機
【図１】
2019091941.tif 000003
【図２】
2019091941.tif 000004
【図３】
2019091941.tif 000005
【図４】
2019091941.tif 000006
【図５】
2019091941.tif 000007
【図６】
2019091941.tif 000008
【図７】
2019091941.tif 000009
【図８】
2019091941.tif 000010
【図９】
2019091941.tif 000011
【図１０】
2019091941.tif 000012
【図１１】
2019091941.tif 000013
【図１２】
2019091941.tif 000014
【図１３】
2019091941.tif 000015