(57)【要約】【課題】差動信号の対称性を改善する。【解決手段】実施形態に係る回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタとを含む。第１のトランジスタは、第１の入力信号を受信する第１の制御端子と反転出力信号を出力する第１の電流端子と第２の電流端子とを備える。第２のトランジスタは、第２の入力信号を受信する第２の制御端子と非反転出力信号を出力する第３の電流端子と第２の電流端子に接続された第４の電流端子とを備える。第３のトランジスタは、反転出力信号を受信する第３の制御端子と第２の電流端子および第４の電流端子に電気的に接続された第５の電流端子と第１の電源に電気的に接続された第６の電流端子とを備える。【選択図】      図１
2019122001.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号を受信する第１の制御端子と、反転出力信号を出力する第１の電流端子と、第２の電流端子とを備える第１のトランジスタと、
第２の入力信号を受信する第２の制御端子と、非反転出力信号を出力する第３の電流端子と、前記第２の電流端子に接続された第４の電流端子とを備える第２のトランジスタと、
前記反転出力信号を受信する第３の制御端子と、前記第２の電流端子および前記第４の電流端子に電気的に接続された第５の電流端子と、第１の電源に電気的に接続された第６の電流端子とを備える第３のトランジスタと
を具備する、回路。
【請求項２】
前記第１の電流端子と前記第３の制御端子との間に接続されるハイパスフィルタをさらに具備する、請求項１に記載の回路。
【請求項３】
前記ハイパスフィルタは、
前記第１の電流端子と前記第３の制御端子との間に接続されるキャパシタと、
バイアス信号を受ける第１の端子と前記第３の制御端子に接続される第２の端子とを備える抵抗器と
を備える、請求項２に記載の回路。
【請求項４】
前記第１の電流端子と第２の電源との間に接続される第１のインダクタと、
前記第３の電流端子と前記第２の電源との間に接続される第２のインダクタと
をさらに具備し、
前記第１のインダクタのインダクタンスと、前記第２のインダクタのインダクタンスとが異なる、
請求項１に記載の回路。
【請求項５】
前記第６の電流端子と前記第１の電源との間に接続される電流源をさらに具備する、請求項１に記載の回路。
【請求項６】
前記第１の入力信号は、単相入力信号であり、
前記第２の入力信号は、参照信号である、
請求項１に記載の回路。
【請求項７】
前記第１の入力信号は、非反転入力信号であり、
前記第２の入力信号は、反転入力信号である、
請求項１に記載の回路。
【請求項８】
単相電流信号を単相電圧信号に変換する電流電圧変換器と、
前記単相電圧信号を前記単相入力信号として受け取る、請求項６に記載の回路と、
前記非反転出力信号および前記反転出力信号を差動信号として送出する出力バッファと
を具備する、受信回路。
【請求項９】
光信号を前記単相電流信号に変換する受光素子と、
請求項８に記載の受信回路と、
を具備する、光受信器。
【請求項１０】
前記光信号を送信する光送信器と、
請求項９に記載の光受信器と
を具備する、光伝送システム。
【請求項１１】
請求項１０に記載の光伝送システムを含むアクティブ光ケーブル。
【請求項１２】
前記光送信器は、プロセッサおよびメモリの一方から他方へと出力された電気信号を前記光信号へ変換する、
請求項１０に記載の光伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、差動出力を行う回路に関する。
【背景技術】
【０００２】
情報化社会の発展、電子デバイスの高性能化などを背景として、情報通信機器における信号伝送速度の向上は、重要性を増してきている。光伝送は、このような信号伝送速度の向上を実現するためのキーテクノロジーである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２９０１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に光信号は、単相の光信号として伝送される。この単相の光信号は、受信側において単相の電気信号へ変換され、さらに単相差動変換回路によって差動信号へと変換される。後者の変換において生じる差動信号の非対称性は、信号伝送速度の向上を阻害する。
【０００５】
実施形態は、差動信号の対称性を改善することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタとを含む。第１のトランジスタは、第１の入力信号を受信する第１の制御端子と、反転出力信号を出力する第１の電流端子と、第２の電流端子とを備える。第２のトランジスタは、第２の入力信号を受信する第２の制御端子と、非反転出力信号を出力する第３の電流端子と、第２の電流端子に接続された第４の電流端子とを備える。第３のトランジスタは、反転出力信号を受信する第３の制御端子と、第２の電流端子および第４の電流端子に電気的に接続された第５の電流端子と、第１の電源に電気的に接続された第６の電流端子とを備える。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る単相差動変換回路の一例を示す回路図。
【図２】比較例に係る単相差動変換回路のアイパターンを示すグラフ。
【図３】図１の単相差動変換回路のアイパターンを示すグラフ。
【図４】図１の単相差動変換回路においてインダクタンスの調整を行った場合のアイパターンを示すグラフ。
【図５】実施形態に係る単相差動変換回路の変形例を示す回路図。
【図６】実施形態に係る単相差動変換回路を含む受信回路を例示する図。
【図７】図６の受信回路を含む光受信器を例示する図。
【図８】図７の光受信器を含む光伝送システムを例示する図。
【図９】図８の光伝送システムの一適用例を示す図。
【図１０】図８の光伝送システムの別の適用例を示す図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら実施形態の説明を述べる。なお、以降、説明済みの要素と同一または類似の要素には同一または類似の符号を付し、重複する説明については基本的に省略する。例えば、複数の同一または類似の要素が存在する場合に、各要素を区別せずに説明するために共通の符号を用いることがあるし、各要素を区別して説明するために当該共通の符号に加えて枝番号を用いることもある。
【０００９】
（実施形態）  
まず、単相信号および差動信号について簡単に説明する。  
単相信号は、シングルエンド信号とも呼ばれるが、１つのデータを１つの信号線により伝送する。ここで、グランドおよびシールドは、信号線としてカウントしないこととする。単相信号がハイレベル／ローレベルのいずれであるかは、参照電圧よりも高いか低いかにより定められる。
【００１０】
差動信号は、ディファレンシャル信号とも呼ばれるが、１つのデータを２つの信号線により伝送する。ここでも、グランドおよびシールドは、信号線としてカウントしないこととする。差動信号は、非反転信号と、この非反転信号に対して位相が略１８０度異なる反転信号とを含み、両信号の差の符号により差動信号がハイレベル／ローレベルのいずれであるかが定められる。
【００１１】
差動信号は、単相信号に比べて、例えば、同相雑音、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）雑音、などへの雑音耐性が高いため、長距離、高速の信号伝送に適している。他方、差動信号は、単相信号に比べて２倍の信号線を必要とするので、信号線の部材コストでは高くつく。
【００１２】
実施形態に係る単相差動変換回路は、例えば光伝送システムにおける光受信器に用いられる。光信号は、電気信号に比べて高速の信号伝送が可能であるため、データ伝送に好適である。光信号は、一般的には、光伝送路の部材コストの節減の観点から単相信号として伝送される。光受信器は、光伝送路から受け取った光信号を単相の電気信号へと光電変換し、雑音耐性向上のためさらに単相の電気信号を差動の電気信号に変換して出力する。この単相差動変換において、実施形態に係る単相差動変換回路が使用され得る。
【００１３】
また、光伝送システムの他に、無線通信システムの受信器も、実施形態に係る単相差動変換回路を使用し得る。ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号は単相信号として空間を伝播するが、一般に、受信器は受信信号を差動信号に変換して扱う。故に、受信した単相信号を、差動信号へと変換する必要がある。
【００１４】
図１に例示されるように、実施形態に係る単相差動変換回路１２は、差動増幅器１と、補助回路２とを含む。
【００１５】
差動増幅器１は、差動入力信号を与えられた場合には、その電圧レベルを増幅し、差動出力信号を生成できる。しかしながら、以降の説明では、差動増幅器１は、差動入力信号の代わりに単相入力信号Ｖｉおよび参照電圧信号Ｖｒｅｆを与えられ、差動出力信号としての非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎを生成する、すなわち単相入力信号Ｖｉから非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎへの単相差動変換を行うこととする。単相入力信号Ｖｉは、例えば、２５［Ｇｂ／ｓ］のＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）信号であるが、これに限定されない。
【００１６】
ここで、非反転出力信号Ｖｏｐは、単相入力信号Ｖｉと同位相の信号である。反転出力信号Ｖｏｎは、単相入力信号Ｖｉと逆位相の信号である。すなわち、単相入力信号Ｖｉがハイレベルである時に、非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎはそれぞれハイレベルおよびローレベルであり、差動出力信号としてはハイレベルである。他方、単相入力信号Ｖｉがローレベルである時に、非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎはそれぞれローレベルおよびハイレベルであり、差動出力信号としてはローレベルである。ただし、実際には、単相入力信号Ｖｉと非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎとの間には位相遅延があり得るので、両者のレベルが変化するタイミングは厳密には一致しないこともある。
【００１７】
参照電圧信号Ｖｒｅｆは、単相入力信号Ｖｉの平均電圧に略等しい直流ないし低周波の電圧信号であることが望ましい。そのような参照電圧信号Ｖｒｅｆは、例えば、単相入力信号Ｖｉをローパスフィルタに通した出力として得ることができる。参照電圧信号Ｖｒｅｆは、その電圧レベルが一定（ノイズやドリフトによる変動は除く）であることが望ましい。
【００１８】
具体的には、差動増幅器１は、単相入力信号Ｖｉを受信して反転出力信号Ｖｏｎを出力するトランジスタＭ１と、参照電圧信号Ｖｒｅｆを受信して非反転出力信号Ｖｏｐを出力するトランジスタＭ２と、トランジスタＭ１およびトランジスタＭ２の共通ノードに接続される電流源ＣＳ１（いわゆるテール電流源に相当する）と、反転出力信号Ｖｏｎ側の負荷であるインダクタＬ１および抵抗器Ｒ１と、非反転出力信号Ｖｏｐ側の負荷であるインダクタＬ２および抵抗器Ｒ２とを含む。
【００１９】
トランジスタＭ１は、例えば、ＮチャネルＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であって、制御端子（ゲート端子）と、２つの電流端子（ドレイン端子およびソース端子）とを備える。トランジスタＭ１は、例えば、６５ｎｍノードのＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスにおけるＭＯＳＦＥＴを使用することができるが、これに限定されない。
【００２０】
トランジスタＭ１において、ゲート端子は、単相入力信号Ｖｉを受信する。トランジスタＭ１のドレイン端子およびソース端子の間にあるチャネル（電流経路）を流れる電流量は、トランジスタＭ１のゲート電位に依存する。トランジスタＭ１のゲート端子は、差動増幅器１の非反転入力端子に相当する。
【００２１】
トランジスタＭ１のドレイン端子は、反転出力信号Ｖｏｎを出力する。トランジスタＭ１のドレイン端子は、差動増幅器１の反転出力端子に相当する。また、トランジスタＭ１のドレイン端子は、インダクタＬ１および抵抗器Ｒ１を介して電源ＶＤＤに接続される。ここで、電源ＶＤＤの電圧は、例えば１．２［Ｖ］であるが、これに限定されない。
【００２２】
トランジスタＭ１のソース端子は、電流源ＣＳ１および後述される補助回路２に含まれるトランジスタＭ３を介して電源ＶＳＳに接続される。ここで、電源ＶＳＳの電圧は、例えば０［Ｖ］である（すなわち、電源ＶＳＳはグランドに相当する）が、これに限定されない。
【００２３】
また、トランジスタＭ１のソース端子は、トランジスタＭ２のソース端子と接続される。すなわち、トランジスタＭ１およびトランジスタＭ２は、ソース共通のトランジスタ対である。トランジスタＭ１およびトランジスタＭ２のコモンソースは、ノードＸとも呼ばれる。
【００２４】
トランジスタＭ２は、トランジスタＭ１と同様に、例えばＮチャネルＦＥＴであって、制御端子（ゲート端子）と、２つの電流端子（ドレイン端子およびソース端子）とを備える。
【００２５】
トランジスタＭ２において、ゲート端子は、参照電圧信号を受信する。トランジスタＭ２のドレイン端子およびソース端子の間にあるチャネルを流れる電流量は、トランジスタＭ２のゲート電位に依存する。トランジスタＭ２のゲート端子は、差動増幅器１の反転入力端子に相当する。
【００２６】
トランジスタＭ２のドレイン端子は、非反転出力信号Ｖｏｐを出力する。トランジスタＭ２のドレイン端子は、差動増幅器１の非反転出力端子に相当する。また、トランジスタＭ２のドレイン端子は、インダクタＬ２および抵抗器Ｒ２を介して電源ＶＤＤに接続される。
【００２７】
トランジスタＭ２のソース端子は、電流源ＣＳ１およびトランジスタＭ３を介して電源ＶＳＳに接続される。また、トランジスタＭ２のソース端子は、トランジスタＭ１のソース端子、すなわちノードＸと接続される。
【００２８】
電流源ＣＳ１は、第１の電流端子と第２の電流端子とを備える。電流源ＣＳ１の第１の電流端子は、トランジスタＭ３を介してノードＸに接続される。電流源ＣＳ１の第２の電流端子は、電源ＶＳＳに接続される。電流源ＣＳ１は、第１の電流端子と第２の電流端子との間に一定量の電流を流す定電流源である。電流源ＣＳ１を流れる電流は、例えば、５［ｍＡ］であるが、これに限定されない。
【００２９】
電流源ＣＳ１は、例えば、その制御端子（例えばゲート端子）に一定電圧が印加されるトランジスタ（例えば、ＮチャネルＦＥＴ）であってよい。なお、電流源ＣＳ１は、１つのトランジスタに限らず、複数のトランジスタを含むこともできる。なお、差動増幅器１において、電流源ＣＳ１を、抵抗性素子、例えば抵抗器に置き換えることも可能である。
【００３０】
インダクタＬ１は、第１の端子と、第２の端子とを備える。インダクタＬ１の第１の端子は、電源ＶＤＤに接続される。インダクタＬ１の第２の端子は、抵抗器Ｒ１の第１の端子に接続される。インダクタＬ１は、例えば、Ｃｕ（銅）をスパイラル状に配線して形成されたオンチップインダクタであり得る。インダクタＬ１の値は、例えば、１．０［ｎＨ］であるが、これに限定されない。
【００３１】
インダクタＬ２は、第１の端子と、第２の端子とを備える。インダクタＬ２の第１の端子は、電源ＶＤＤに接続される。インダクタＬ２の第２の端子は、抵抗器Ｒ２の第１の端子に接続される。インダクタＬ２は、例えば、Ｃｕ（銅）をスパイラル状に配線して形成されたオンチップインダクタであり得る。インダクタＬ２の値は、例えば、１．０［ｎＨ］であるが、これに限定されない。
【００３２】
インダクタＬ１およびインダクタＬ２のインダクタンスは、同一であってもよいし、異なってもよい。後述するように、インダクタＬ１およびインダクタＬ２の値を互いに異なるように調整することで、差動出力信号の対称性をより改善することができる。
【００３３】
抵抗器Ｒ１は、第１の端子と、第２の端子とを備える。抵抗器Ｒ１の第１の端子は、インダクタＬ１の第２の端子に接続される。抵抗器Ｒ１の第２の端子は、トランジスタＭ１のドレイン端子に接続される。抵抗器Ｒ１は、例えば、ポリＳｉ（シリコン）で形成され得る。抵抗器Ｒ１の値は、例えば、１２０［Ω］であるが、これに限定されない。
【００３４】
抵抗器Ｒ２は、第１の端子と、第２の端子とを備える。抵抗器Ｒ２の第１の端子は、インダクタＬ２の第２の端子に接続される。抵抗器Ｒ２の第２の端子は、トランジスタＭ２のドレイン端子に接続される。抵抗器Ｒ２は、例えば、ポリＳｉ（シリコン）で形成され得る。抵抗器Ｒ２の値は、例えば、１２０［Ω］であるが、これに限定されない。
【００３５】
抵抗器Ｒ１および抵抗器Ｒ２の抵抗値は、同一であってもよいし、異なってもよい。ただし、インダクタＬ１およびインダクタＬ２の値を互いに異なるように調整した場合には、差動増幅器１の対称性を確保するために、後述するように、抵抗器Ｒ１および抵抗器Ｒ２の値を互いに異なるように調整してもよい。
【００３６】
なお、抵抗器Ｒ１および／または抵抗器Ｒ２は、インダクタＬ１および／またはインダクタＬ２の寄生抵抗により代用され得る。或いは、差動増幅器１からインダクタＬ１および／またはインダクタＬ２を取り除くこともできる。また、インダクタＬ１および抵抗器Ｒ１の配置は交換可能であり、インダクタＬ２および抵抗器Ｒ２の配置も交換可能である。
【００３７】
補助回路２は、後述されるように差動出力信号の対称性を改善する。補助回路２は、トランジスタＭ３と、キャパシタＣ１と、抵抗器Ｒ３とを含む。
【００３８】
トランジスタＭ３は、トランジスタＭ１およびトランジスタＭ２と同様に、例えばＮチャネルＦＥＴであって、制御端子（ゲート端子）と、２つの電流端子（ドレイン端子およびソース端子）とを備える。
【００３９】
トランジスタＭ３のゲート端子は、キャパシタＣ１の第２の端子と抵抗器Ｒ３の第２の端子とに接続される。これらキャパシタＣ１および抵抗器Ｒ３はハイパスフィルタとして作用する。故に、トランジスタＭ３において、ゲート端子は、反転出力信号Ｖｏｎの高周波成分を受信する。トランジスタＭ３のドレイン端子およびソース端子の間にあるチャネルを流れる電流量は、トランジスタＭ３のゲート電位に依存する。なお、ハイパスフィルタを使用せず、反転出力信号ＶｏｎをトランジスタＭ３のゲート端子に直接印加しても良い。この場合も実施形態の効果を享受することが可能であるが、以下ではハイパスフィルタを用いる場合について説明する。
【００４０】
トランジスタＭ３のドレイン端子は、トランジスタＭ１およびトランジスタＭ２のコモンソース、すなわちノードＸと接続される。他方、トランジスタＭ３のソース端子は、電流源ＣＳ１を介して電源ＶＳＳに接続される。
【００４１】
なお、トランジスタＭ３の配置は電流源ＣＳ１と交換可能である。すなわち、トランジスタＭ３のドレイン端子およびソース端子は、それぞれノードＸおよび電源ＶＳＳに直接的にも間接的にも接続（電気的に接続）され得る。ただし、これらの配置を交換した場合には電流源ＣＳ１としてのトランジスタのドレイン容量の悪影響が大きくなるので、図１に示した配置のほうが差動出力信号の対称性において優れる。
【００４２】
キャパシタＣ１は、第１の端子および第２の端子を備える。キャパシタＣ１の第１の端子は、トランジスタＭ１のドレイン端子に接続される。すなわち、キャパシタＣ１の第１の端子は、反転出力信号Ｖｏｎを受ける。キャパシタＣ１の第２の端子は、トランジスタＭ３のゲート端子および抵抗器Ｒ３の第２の端子に接続される。キャパシタＣ１は、例えば誘電体として酸化膜を用いて櫛形電極を積層したＭＯＭ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｍｅｔａｌ）キャパシタであり得る。キャパシタＣ１の値は、例えば、２５［ｆＦ］であるが、これに限定されない。
【００４３】
抵抗器Ｒ３は、第１の端子および第２の端子を備える。抵抗器Ｒ３の第１の端子は、バイアス電圧信号Ｖｂを受ける。抵抗器Ｒ３の第２の端子は、トランジスタＭ３のゲート端子およびキャパシタＣ１の第２の端子に接続される。抵抗器Ｒ３は、例えば、ポリＳｉ（シリコン）で形成され得る。抵抗器Ｒ３の値は、例えば、２０［ｋΩ］であるが、これに限定されない。
【００４４】
キャパシタＣ１および抵抗器Ｒ３は、ハイパスフィルタに相当する。このハイパスフィルタは、反転出力信号Ｖｏｎの高周波成分を取り出し、トランジスタＭ３のゲート端子へ供給する。これにより、トランジスタＭ３のゲート端子に印加される反転出力信号Ｖｏｎの高周波成分の振幅は、キャパシタＣ１の値によって調整することができる。また、トランジスタＭ３のゲート端子には、抵抗器Ｒ３を介して、後述するように適切なバイアス電圧信号Ｖｂを印加することができる。このように、ハイパスフィルタを用いることにより、トランジスタＭ３のゲート端子に印加される信号を容易に制御することができるようになり、回路設計の自由度が向上するという利点が得られる。なお、キャパシタＣ１および抵抗器Ｒ３は、ハイパスフィルタの一例に過ぎない。例えば、抵抗器Ｒ３が図示されないインダクタに交換されてもよい。また、ハイパスフィルタに限らず、反転出力信号Ｖｏｎの高周波成分を取り出すための種々の回路、または回路の組み合わせが用いられ得る。
【００４５】
バイアス電圧信号Ｖｂは、その電圧レベルが一定（ノイズやドリフトによる変動は除く）であることが望ましい。また、バイアス電圧信号Ｖｂの電圧レベルは、以下に説明する範囲内にあることが望ましい。
【００４６】
具体的には、バイアス電圧信号Ｖｂの電圧レベルが高すぎると、トランジスタＭ３は、そのドレイン−ソース間電圧が不足して線形領域で動作するようになり、そのチャネルを流れる電流を制御することが難しくなる。故に、バイアス電圧信号Ｖｂの電圧レベルの上限は、トランジスタＭ３が飽和領域で動作するのに必要なソース−ドレイン間電圧を確保できるような値に定められる。他方、バイアス電圧信号Ｖｂの電圧レベルが低すぎると、トランジスタＭ３のソース電位が低くなりすぎるため、例えば電流源ＣＳ１としてのトランジスタのドレイン−ソース間電圧が不足して、電流源ＣＳ１が定電流源として動作しなくなる。故に、バイアス電圧信号Ｖｂの電圧レベルの下限は、電流源ＣＳ１が定電流源として動作できるような値に定められる。このように、バイアス電圧信号Ｖｂの電圧レベルは、トランジスタＭ３が飽和領域で動作でき、かつ、電流源ＣＳ１が定電流源として動作できる範囲内にあることが望ましい。
【００４７】
続いて、単相差動変換回路１２の動作を説明する。  
単相入力信号ＶｉがトランジスタＭ１のゲート端子に入力されると、トランジスタＭ１のドレイン電流（トランジスタＭ１のドレイン端子からソース端子に向かう電流）は単相入力信号Ｖｉの論理レベルに応じて変調される。以降、トランジスタＭ１のドレイン電流を、変調電流とも呼ぶ。トランジスタＭ１のドレイン端子に接続された負荷であるインダクタＬ１および抵抗器Ｒ１によって、トランジスタＭ１のドレイン電位は変調され、反転出力信号Ｖｏｎが生成される。
【００４８】
他方、この変調電流は、トランジスタＭ１およびトランジスタＭ２のコモンソース、すなわちノードＸを通って、トランジスタＭ２に流れ込む。トランジスタＭ２は、ゲート端子に略一定の参照電圧信号Ｖｒｅｆが印加されているので、変調電流によってトランジスタＭ２のドレイン電位が変調され、非反転出力信号Ｖｏｐが生成される。
【００４９】
ここで、単相差動変換回路１２から補助回路２を取り除いた回路、すなわち差動増幅器１を差動出力信号の対称性に関する比較例として考察する。比較例では、変調電流は、トランジスタＭ１およびトランジスタＭ２のコモンソース（ノードＸ）を流れる時に、ノードＸの寄生容量（例えば、電流源ＣＳ１としてのトランジスタのドレイン容量）により、その高周波成分が減衰する。すなわち、変調電流の高周波成分は、ノードＸの寄生容量へ流れ、トランジスタＭ２へ到達しない。故に、トランジスタＭ２へは、トランジスタＭ１から出力された変調電流の高周波成分を減衰させたものが供給されることになる。この結果、非反転出力信号Ｖｏｐは、反転出力信号Ｖｏｎの位相反転信号の高周波成分を減衰させたような信号となる。すなわち、差動出力信号の対称性が崩れることになる。このようなノードＸの寄生容量による悪影響は、信号の伝送速度が高いほど深刻である。
【００５０】
比較例に係る単相差動変換回路における単相入力信号Ｖｉ、参照電圧信号Ｖｒｅｆ、非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎの様子を図２に示す。図２は、これらの信号の過渡応答解析結果をアイパターン表示（過渡応答波形を一定周期で重ね合わせ表示）したものである。
【００５１】
図２の例では、単相入力信号Ｖｉは、平均電圧１．０［Ｖ］かつ振幅６０［ｍＶ］で、２５［Ｇｂ／ｓ］で変調されたランダム信号である。参照電圧信号Ｖｒｅｆは、１．０［Ｖ］の直流電圧信号とした。
【００５２】
図２から、非反転出力信号Ｖｏｐは、反転出力信号Ｖｏｎの位相反転信号の高周波成分を減衰させたような信号となっており、差動出力信号の対称性が崩れていることが読み取れる。
【００５３】
単相差動変換回路の後段に接続された差動増幅器は、例えば電圧リミットにより非線形動作を行うことがある。故に、このように差動信号の対称性が崩れていると、この差動増幅器の差動出力信号の一方（例えば反転出力信号）の波形が大きく歪み、信号品質が不可逆的に劣化して、信号伝送ができなくなるおそれがある。このように、単相差動変換回路の差動出力信号の非対称性が、利用可能な伝送速度を制約する要因の１つとなり得る。
【００５４】
次に、単相差動変換回路１２における単相入力信号Ｖｉ、参照電圧信号Ｖｒｅｆ、非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎの様子を図３に示す。図３は、これらの信号の過渡応答解析結果を図２と同様にアイパターン表示したものである。なお、図３のシミュレーションは、補助回路２が追加された点を除いて図２のシミュレーションと同条件で行った。従って、単相入力信号Ｖｉおよび参照電圧信号Ｖｒｅｆのアイパターンは、図２の例と同じである。
【００５５】
図３の差動出力信号の対称性は、図２に比べて大きく改善していることが読み取れる。これは、補助回路２が、差動出力信号の対称性を改善したことを意味する。補助回路２の作用について、以下に説明する。
【００５６】
まず、単相入力信号ＶｉがトランジスタＭ１のゲート端子に入力されると、トランジスタＭ１のドレイン電流（変調電流）は単相入力信号Ｖｉの論理レベルに応じて変調される。しかし、先述したように、変調電流はノードＸを流れる時に、ノードＸの寄生容量により、その高周波成分が減衰する。一方、補助回路２に含まれるトランジスタＭ３のゲート端子には、反転出力信号Ｖｏｎ（の高周波成分）が入力される。故に、トランジスタＭ３のゲート端子に与えられる信号の論理レベルは、反転出力信号Ｖｏｎ（の高周波成分）の論理レベルに連動する。そして、トランジスタＭ３のドレイン電流（トランジスタＭ３のドレイン端子からソース端子に向かう電流）も、反転出力信号Ｖｏｎの高周波成分の論理レベルに応じて変調される。トランジスタＭ３のドレイン電流の変化は、ノードＸの寄生容量により失われる変調電流の高周波成分の少なくとも一部を補償する。故に、差動出力信号の対称性が改善する。
【００５７】
なお、図３の例でも、差動出力信号は完全には対称でない。この要因として、例えば、補助回路２に含まれるトランジスタＭ３のドレイン容量、ノードＸのその他の寄生容量、などが考えられる。単相差動変換回路１２の差動出力信号を完全に対称にすることは容易ではないが、例えば、インダクタＬ１およびインダクタＬ２のインダクタンスを以下に説明するように調整することで、単相差動変換回路１２の差動出力信号の対称性をさらに改善することはできる。
【００５８】
インダクタＬ１およびインダクタＬ２のインダクタンスが調整された単相差動変換回路１２における単相入力信号Ｖｉ、参照電圧信号Ｖｒｅｆ、非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎの様子を図４に示す。図４は、これらの信号の過渡応答解析結果を図２および図３と同様にアイパターン表示したものである。なお、図４のシミュレーションは、インダクタＬ１およびインダクタＬ２のインダクタンスが調整された点を除いて図３のシミュレーションと同条件で行った。従って、単相入力信号Ｖｉおよび参照電圧信号Ｖｒｅｆのアイパターンは、図３の例と同じである。
【００５９】
図４の差動出力信号の対称性は、図３に比べてさらに改善していることが読み取れる。これは、インダクタＬ２のインダクタンスをインダクタＬ１よりも大きくしたことにより、非反転出力信号Ｖｏｐから失われた高周波成分が補償されたことによるものと考えられる。このように、高周波成分が失われる出力信号について負荷のインダクタンスを大きくすることで、差動出力信号の対称性のさらなる改善が期待できる。
【００６０】
ところで、インダクタＬ２のインダクタンスをインダクタＬ１よりも大きくしたことで、インダクタＬ２に直列接続される寄生抵抗も大きくなる。差動増幅器１の対称性を確保する観点から、インダクタＬ１の寄生抵抗および抵抗器Ｒ１の直列合成抵抗の値は、インダクタＬ２の寄生抵抗および抵抗器Ｒ２の直列合成抵抗の値と略同一であることが好ましい。故に、インダクタＬ２のインダクタンスをインダクタＬ１よりも大きくする場合には、抵抗器Ｒ２の抵抗値を抵抗器Ｒ１よりも小さくすることでバランスを取ってもよい。
【００６１】
なお、本例ではインダクタＬ２のインダクタンスをインダクタＬ１よりも大きくしたが、キャパシタＣ１、抵抗器Ｒ１、トランジスタＭ３の値の取り方によっては、インダクタＬ１のインダクタンスをインダクタＬ２より大きくしても良い。
【００６２】
以上説明したように、実施形態に係る単相差動変換回路は、差動増幅器にトランジスタを含む補助回路を追加したものである。このトランジスタは、単相差動変換回路の反転出力信号の高周波成分を制御端子で受け、その電流端子の一方が差動増幅器に含まれるトランジスタ対の共通ノード（例えばコモンソース）に接続される。このトランジスタは、差動増幅器に含まれるトランジスタ対においてやり取りされる変調電流から失われる高周波成分を補償する。故に、この単相差動変換回路によれば、補助回路を備えなかった場合に比べて差動出力信号の対称性を改善し、信号の伝送速度の向上に寄与することができる。
【００６３】
なお、上記説明において、単相差動変換回路の入力信号は単相入力信号Ｖｉおよび参照電圧信号Ｖｒｅｆであるが、これらが差動入力信号、すなわち非反転入力信号および反転入力信号に置き換えられてもよい。この場合に、単相差動変換回路は、差動増幅器として動作することになる。この差動増幅器は、例えば対称性の悪い差動入力信号の電圧レベルを増幅し、対称性の良好な差動出力信号を生成できる。なお、実施形態に係る単相差動変換回路を、差動増幅器として動作させる場合には、単相差動変換回路として動作させる場合と異なる素子パラメータが設定され得る。
【００６４】
また、上記説明において、単相差動変換回路は、入出力のいずれも電圧信号であるが、一方または両方を電流信号とするように変形されてもよい。
【００６５】
（変形例）  
実施形態に係る単相差動変換回路は、図１において用いられたトランジスタとは反対の極性を持つトランジスタを用いて実現することもできる。かかる変形例を図５に示す。図５の単相差動変換回路４０は、差動増幅器４１と、補助回路４２とを含む。
【００６６】
差動増幅器４１は、差動入力信号を与えられた場合には、その電圧レベルを増幅し、差動出力信号を生成できる。しかしながら、以降の説明では、差動増幅器４１は、図１の差動増幅器１と同様に、単相差動変換を行うこととする。
【００６７】
具体的には、差動増幅器４１は、単相入力信号Ｖｉを受信して反転出力信号Ｖｏｎを出力するトランジスタＭ４と、参照電圧信号Ｖｒｅｆを受信して非反転出力信号Ｖｏｐを出力するトランジスタＭ５と、トランジスタＭ４およびトランジスタＭ５の共通ノードに接続される電流源ＣＳ２と、反転出力信号Ｖｏｎ側の負荷であるインダクタＬ３および抵抗器Ｒ４と、非反転出力信号Ｖｏｐ側の負荷であるインダクタＬ４および抵抗器Ｒ５とを含む。
【００６８】
トランジスタＭ４は、例えば、ＰチャネルＦＥＴであって、制御端子（ゲート端子）と、２つの電流端子（ドレイン端子およびソース端子）とを備える。トランジスタＭ４は、例えば、６５ｎｍノードのＣＭＯＳプロセスにおけるＭＯＳＦＥＴを使用することができるが、これに限定されない。
【００６９】
トランジスタＭ４において、ゲート端子は、単相入力信号Ｖｉを受信する。トランジスタＭ４のドレイン端子およびソース端子の間にあるチャネルを流れる電流量は、トランジスタＭ４のゲート電位に依存する。トランジスタＭ４のゲート端子は、差動増幅器４１の非反転入力端子に相当する。
【００７０】
トランジスタＭ４のドレイン端子は、反転出力信号Ｖｏｎを出力する。トランジスタＭ４のドレイン端子は、差動増幅器４１の反転出力端子に相当する。また、トランジスタＭ４のドレイン端子は、インダクタＬ３および抵抗器Ｒ４を介して電源ＶＳＳに接続される。ここで、電源ＶＳＳの電圧は、例えば０［Ｖ］（すなわち、電源ＶＳＳはグランドに相当する）であるが、これに限定されない。
【００７１】
トランジスタＭ４のソース端子は、電流源ＣＳ２および後述される補助回路４２に含まれるトランジスタＭ６を介して電源ＶＤＤに接続される。ここで、電源ＶＤＤの電圧は、例えば１．２［Ｖ］であるが、これに限定されない。
【００７２】
また、トランジスタＭ４のソース端子は、トランジスタＭ５のソース端子と接続される。すなわち、トランジスタＭ４およびトランジスタＭ５は、ソース共通のトランジスタ対である。トランジスタＭ４およびトランジスタＭ５のコモンソースは、ノードＹとも呼ばれる。
【００７３】
トランジスタＭ５は、トランジスタＭ４と同様に、例えばＰチャネルＦＥＴであって、制御端子（ゲート端子）と、２つの電流端子（ドレイン端子およびソース端子）とを備える。
【００７４】
トランジスタＭ５において、ゲート端子は、参照電圧信号を受信する。トランジスタＭ５のドレイン端子およびソース端子の間にあるチャネルを流れる電流量は、トランジスタＭ５のゲート電位に依存する。トランジスタＭ５のゲート端子は、差動増幅器４１の反転入力端子に相当する。
【００７５】
トランジスタＭ５のドレイン端子は、非反転出力信号Ｖｏｐを出力する。トランジスタＭ５のドレイン端子は、差動増幅器４１の非反転出力端子に相当する。また、トランジスタＭ５のドレイン端子は、インダクタＬ４および抵抗器Ｒ５を介して電源ＶＳＳに接続される。
【００７６】
トランジスタＭ５のソース端子は、電流源ＣＳ２およびトランジスタＭ６を介して電源ＶＤＤに接続される。また、トランジスタＭ５のソース端子は、トランジスタＭ４のソース端子、すなわちノードＹと接続される。
【００７７】
電流源ＣＳ２は、第１の電流端子と第２の電流端子とを備える。電流源ＣＳ２の第１の電流端子は、トランジスタＭ６を介してノードＹに接続される。電流源ＣＳ２の第２の電流端子は、電源ＶＤＤに接続される。電流源ＣＳ２は、第１の電流端子と第２の電流端子との間に一定量の電流を流す定電流源である。電流源ＣＳ２を流れる電流は、例えば、５［ｍＡ］であるが、これに限定されない。
【００７８】
電流源ＣＳ２は、例えば、その制御端子（例えばゲート端子）に一定電圧が印加されるトランジスタ（例えば、ＰチャネルＦＥＴ）であってよい。なお、電流源ＣＳ２は、１つのトランジスタに限らず、複数のトランジスタを含むこともできる。なお、差動増幅器４１において、電流源ＣＳ２を、抵抗性素子、例えば抵抗器に置き換えることも可能である。
【００７９】
インダクタＬ３は、第１の端子と、第２の端子とを備える。インダクタＬ３の第１の端子は、電源ＶＳＳに接続される。インダクタＬ３の第２の端子は、抵抗器Ｒ４の第１の端子に接続される。インダクタＬ３は、例えば、Ｃｕ（銅）をスパイラル状に配線して形成されたオンチップインダクタであり得る。インダクタＬ３の値は、例えば、１．０［ｎＨ］であるが、これに限定されない。
【００８０】
インダクタＬ４は、第１の端子と、第２の端子とを備える。インダクタＬ４の第１の端子は、電源ＶＳＳに接続される。インダクタＬ４の第２の端子は、抵抗器Ｒ５の第１の端子に接続される。インダクタＬ４は、例えば、Ｃｕ（銅）をスパイラル状に配線して形成されたオンチップインダクタであり得る。インダクタＬ４の値は、例えば、１．０［ｎＨ］であるが、これに限定されない。
【００８１】
インダクタＬ３およびインダクタＬ４のインダクタンスは、同一であってもよいし、異なってもよい。図１におけるインダクタＬ１およびインダクタＬ２との関係と同様に、インダクタＬ３およびインダクタＬ４の値を互いに異なるように調整することで、差動出力信号の対称性をより改善することができる。
【００８２】
抵抗器Ｒ４は、第１の端子と、第２の端子とを備える。抵抗器Ｒ４の第１の端子は、インダクタＬ３の第２の端子に接続される。抵抗器Ｒ４の第２の端子は、トランジスタＭ４のドレイン端子に接続される。抵抗器Ｒ４は、例えば、ポリＳｉ（シリコン）で形成され得る。抵抗器Ｒ４の値は、例えば、１２０［Ω］であるが、これに限定されない。
【００８３】
抵抗器Ｒ５は、第１の端子と、第２の端子とを備える。抵抗器Ｒ５の第１の端子は、インダクタＬ４の第２の端子に接続される。抵抗器Ｒ５の第２の端子は、トランジスタＭ５のドレイン端子に接続される。抵抗器Ｒ５は、例えば、ポリＳｉ（シリコン）で形成され得る。抵抗器Ｒ５の値は、例えば、１２０［Ω］であるが、これに限定されない。
【００８４】
抵抗器Ｒ４および抵抗器Ｒ５の抵抗値は、同一であってもよいし、異なってもよい。ただし、インダクタＬ３およびインダクタＬ４の値を互いに異なるように調整した場合には、差動増幅器４１の対称性を確保するために、抵抗器Ｒ４および抵抗器Ｒ５の値を互いに異なるように調整してもよい。
【００８５】
なお、抵抗器Ｒ４および／または抵抗器Ｒ５は、インダクタＬ３および／またはインダクタＬ４の寄生抵抗により代用され得る。或いは、差動増幅器４１からインダクタＬ３および／またはインダクタＬ４を取り除くこともできる。また、インダクタＬ３および抵抗器Ｒ４の配置は交換可能であり、インダクタＬ４および抵抗器Ｒ５の配置も交換可能である。
【００８６】
補助回路４２は、図１の補助回路２と同様に、差動出力信号の対称性を改善する。補助回路４２は、トランジスタＭ６と、キャパシタＣ２と、抵抗器Ｒ６とを含む。
【００８７】
トランジスタＭ６は、トランジスタＭ４およびトランジスタＭ５と同様に、例えばＰチャネルＦＥＴであって、制御端子（ゲート端子）と、２つの電流端子（ドレイン端子およびソース端子）とを備える。
【００８８】
トランジスタＭ６のゲート端子は、キャパシタＣ２の第２の端子と抵抗器Ｒ６の第２の端子とに接続される。これらキャパシタＣ２および抵抗器Ｒ６はハイパスフィルタとして作用する。故に、トランジスタＭ６において、ゲート端子は、反転出力信号Ｖｏｎの高周波成分を受信する。トランジスタＭ６のドレイン端子およびソース端子の間にあるチャネルを流れる電流量は、トランジスタＭ６のゲート電位に依存する。なお、ハイパスフィルタを使用せず、反転出力信号ＶｏｎをトランジスタＭ６のゲート端子に直接印加しても良い。この場合も実施形態の効果を享受することが可能であるが、以下ではハイパスフィルタを用いる場合について説明する。
【００８９】
トランジスタＭ６のドレイン端子は、トランジスタＭ４およびトランジスタＭ５のコモンソース、すなわちノードＹと接続される。他方、トランジスタＭ６のソース端子は、電流源ＣＳ２を介して電源ＶＤＤに接続される。
【００９０】
なお、トランジスタＭ６の配置は電流源ＣＳ２と交換可能である。すなわち、トランジスタＭ６のドレイン端子およびソース端子は、それぞれノードＹおよび電源ＶＤＤに直接的にも間接的にも接続（電気的に接続）され得る。ただし、これらの配置を交換した場合には電流源ＣＳ２としてのトランジスタのドレイン容量の悪影響が大きくなるので、図５に示した配置のほうが差動出力信号の対称性において優れる。
【００９１】
キャパシタＣ２は、第１の端子および第２の端子を備える。キャパシタＣ２の第１の端子は、トランジスタＭ４のドレイン端子に接続される。すなわち、キャパシタＣ２の第１の端子は、反転出力信号Ｖｏｎを受ける。キャパシタＣ２の第２の端子は、トランジスタＭ６のゲート端子および抵抗器Ｒ６の第２の端子に接続される。キャパシタＣ２は、例えば誘電体として酸化膜を用いて櫛形電極を積層したＭＯＭキャパシタであり得る。キャパシタＣ２の値は、例えば、２５［ｆＦ］であるが、これに限定されない。
【００９２】
抵抗器Ｒ６は、第１の端子および第２の端子を備える。抵抗器Ｒ６の第１の端子は、バイアス電圧信号Ｖｂを受ける。抵抗器Ｒ６の第２の端子は、トランジスタＭ６のゲート端子およびキャパシタＣ２の第２の端子に接続される。抵抗器Ｒ６は、例えば、ポリＳｉ（シリコン）で形成され得る。抵抗器Ｒ６の値は、例えば、２０［ｋΩ］であるが、これに限定されない。
【００９３】
キャパシタＣ２および抵抗器Ｒ６は、ハイパスフィルタに相当する。このハイパスフィルタは、反転出力信号Ｖｏｎの高周波成分を取り出し、トランジスタＭ６のゲート端子へ供給する。これにより、トランジスタＭ６のゲート端子に印加される反転出力信号Ｖｏｎの高周波成分の振幅は、キャパシタＣ２の値によって調整することができる。また、トランジスタＭ６のゲート端子には、抵抗器Ｒ６を介して、後述する適切なバイアス電圧信号Ｖｂを印加することができる。このように、ハイパスフィルタを用いることにより、トランジスタＭ６のゲート端子に印加される信号を容易に制御することができるようになり、回路設計の自由度が向上するという利点が得られる。なお、キャパシタＣ２および抵抗器Ｒ６は、ハイパスフィルタの一例に過ぎない。例えば、抵抗器Ｒ６が図示されないインダクタに交換されてもよい。また、ハイパスフィルタに限られず、反転出力信号Ｖｏｎの高周波成分を取り出すための種々の回路、または回路の組み合わせが用いられ得る。
【００９４】
バイアス電圧信号Ｖｂは、その電圧レベルが一定（ノイズやドリフトによる変動は除く）であることが望ましい。また、バイアス電圧信号Ｖｂの電圧レベルは、図１の例と同様に以下の範囲内にあることが望ましい。
【００９５】
具体的には、バイアス電圧信号Ｖｂの電圧レベルが低すぎると、トランジスタＭ６は、そのドレイン−ソース間電圧が不足して線形領域で動作するようになり、そのチャネルを流れる電流を制御することが難しくなる。故に、バイアス電圧信号Ｖｂの電圧レベルの下限は、トランジスタＭ６が飽和領域で動作するのに必要なソース−ドレイン間電圧を確保できるような値に定められる。他方、バイアス電圧信号Ｖｂの電圧レベルが高すぎると、トランジスタＭ６のソース電位が高くなりすぎるため、例えば電流源ＣＳ２としてのトランジスタのドレイン−ソース間電圧が不足して、電流源ＣＳ２が定電流源として動作しなくなる。故に、バイアス電圧信号Ｖｂの電圧レベルの上限は、電流源ＣＳ２が定電流源として動作できるような値に定められる。このように、バイアス電圧信号Ｖｂの電圧レベルは、トランジスタＭ６が飽和領域で動作でき、かつ、電流源ＣＳ２が定電流源として動作できる範囲内にあることが望ましい。
【００９６】
この変形例においても、補助回路４２に含まれるトランジスタＭ６は、差動増幅器４１に含まれるトランジスタＭ４およびトランジスタＭ５においてやり取りされる変調電流から失われる高周波成分を補償する。故に、図５の単相差動変換回路によれば、図１の単相差動変換回路と同様の効果を奏することができる。
【００９７】
（適用例１）  
実施形態に係る単相差動変換回路は、例えば図６に示される受信回路２１に組み込むことができる。受信回路２１は、光伝送システムまたは無線通信システムなどの単相信号が伝送されるシステムにおいて、受信した単相信号を差動信号へ変換するために用いられ得る。
【００９８】
受信回路２１は、電流電圧変換器１１と、単相差動変換回路１２と、出力バッファ１３とを含む。受信回路２１は、単相電流信号を前段から受け取り、差動電圧信号を後段へ供給する。
【００９９】
電流電圧変換器１１は、ＴＩＡ（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）とも呼ばれ、単相電流信号に対して電流電圧変換を行い、単相電圧信号を生成する。電流電圧変換器１１は、単相電圧信号を単相差動変換回路１２へ送る。
【０１００】
単相差動変換回路１２は、例えば、図１の単相差動変換回路１２であってもよいし、図５の単相差動変換回路４０であってもよいし、これらの後段に差動増幅器を１段または複数段接続したものであってもよい。
【０１０１】
単相差動変換回路１２は、電流電圧変換器１１からの単相電圧信号を前述の単相入力信号Ｖｉとして受け取り、これに対して単相差動変換を行い、対称性の良好な差動電圧信号、すなわち非反転出力信号Ｖｏｐおよび反転出力信号Ｖｏｎを生成する。単相差動変換回路１２は、差動電圧信号を出力バッファ１３へ送る。
【０１０２】
出力バッファ１３は、プリント基板上の伝送線路（例えば、特性インピーダンスが単相５０［Ω］（差動１００［Ω］））と、接続先の終端抵抗（例えば、単相５０［Ω］（差動１００［Ω］））とを駆動するように差動電圧信号を送出する。具体的には、出力バッファ１３は、差動増幅器を１段または複数段接続したものであってもよい。また、出力バッファ１３は、損失補償用のプリエンファシス回路を含み得る。
【０１０３】
（適用例２）  
適用例１に係る受信回路は、例えば図７に示される光受信器２３に組み込むことができる。光受信器２３は、光伝送システムにおいて、受信した単相の光信号を差動の電圧信号へ変換するために用いられ得る。光受信器２３は、受光素子２２と、受信回路２１とを含む。
【０１０４】
受光素子２２は、単相の光信号を受け取り、これに対して光電変換を行い、単相の電気信号（単相電流信号）を生成する。受光素子２２は、例えばＰＩＮフォトダイオード（ＰＤ：Ｐｈｏｔｏ  Ｄｉｏｄｅ）であり得る。受光素子２２は、単相電流信号を受信回路２１へ送る。
【０１０５】
（適用例３）  
適用例２に係る光受信器は、例えば図８に示される光伝送システム３１に組み込むことができる。光伝送システム３１は、光送信器と、光伝送路２６と、光受信器とを含む。光送信器は、差動電圧信号を入力してこれを単相の光信号として光伝送路２６へ送出する。光受信器は、光伝送路２６から単相の光信号を受信し、これを差動電圧信号として再生する。
【０１０６】
光送信器は、送信回路２５と、発光素子２４とを含む。送信回路２５は、差動電圧信号を入力し、これに対して少なくとも差動単相変換を行い、単相電流信号を生成する。送信回路２５は、単相電流信号を発光素子２４へ送る。
【０１０７】
発光素子２４は、送信回路２５から単相電流信号を受け取り、これに応じて発光することで、単相電流信号に対応する単相の光信号を発生する。発光素子２４は、例えば面発光レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ）であり得る。発光素子２４の発生した単相の光信号は、光伝送路２６へと導かれる。
【０１０８】
光伝送路２６は、光送信器に接続される一端と、光受信器に接続される他端とを備える。光伝送路２６は、光送信器からの単相の光信号を光受信器へと伝送する。光伝送路２６は、例えば石英製のマルチモード光ファイバである。光伝送路２６の全長は、例えば１０［ｍ］程度であってもよいし、これよりも短くても長くてもよい。
【０１０９】
（適用例４）  
適用例３に係る光伝送システムは、図９に例示されるアクティブ光ケーブル（ＡＯＣ：Ａｃｔｉｖｅ  Ｏｐｔｉｃａｌ  Ｃａｂｌｅ）として利用され得る。アクティブ光ケーブルは、コネクタモジュール５１およびコネクタモジュール５３と、これらを接続する光ファイバケーブル５２とを含む。アクティブ光ケーブルは、例えばサーバ等の機器間の接続に用いることができる。
【０１１０】
コネクタモジュール５１およびコネクタモジュール５３は、それぞれ、図８の光送信器および光受信器のうち一方または両方を含む。図９のアクティブ光ケーブルを双方向通信可能とする場合には、コネクタモジュール５１およびコネクタモジュール５３は、それぞれ光送信器および光受信器を含むことになる。他方、図９のアクティブ光ケーブルを片方向通信可能であるが双方向通信不可とする場合には、コネクタモジュール５１は光送信器（または光受信器）を含み、コネクタモジュール５３は光受信器（または光送信器）を含むことになる。
【０１１１】
光ファイバケーブル５２は、図８の光伝送路２６に相当する。光ファイバケーブル５２は、複数のチャネルを含み得る。図９のアクティブ光ケーブルを双方向通信可能とする場合に、光ファイバケーブル５２において、コネクタモジュール５１からコネクタモジュール５３へ光信号を伝送するチャネルの数と、逆方向に光信号を伝送するチャネルの数とは同一であってもよいし、異なっていてもよい。
【０１１２】
（適用例５）  
適用例３に係る光伝送システムは、図１０に例示されるように、プロセッサ６１とメモリ６２との間で電気信号を高速伝送するための光伝送システム６０として利用され得る。
【０１１３】
送信回路２５−１は、プリント配線板６３に設けられた電気配線を介して、プロセッサ６１から差動電圧信号を受け取り、これを単相電流信号へと変換する。送信回路２５−１は、プリント配線板６３に設けられた電気配線を介して、発光素子２４−１へと単相電流信号を送る。
【０１１４】
発光素子２４−１は、単相電流信号に応じて単相の光信号を発生する。発光素子２４−１および受光素子２２−１は、プリント配線板６３に設けられた光伝送路（光導波路）２６−１によって光結合されている。受光素子２２−１は、発光素子２４−１の発生した単相の光信号を受け取り、単相電流信号へと変換する。
【０１１５】
受信回路２１−１は、プリント配線板６３に設けられた電気配線を介して、受光素子２２−１から単相電流信号を受け取り、これを差動電圧信号へと変換する。受信回路２１−１は、プリント配線板６３に設けられた電気配線を介して、メモリ６２へと差動電圧信号を送る。
【０１１６】
送信回路２５−２は、プリント配線板６３に設けられた電気配線を介して、メモリ６２から差動電圧信号を受け取り、これを単相電流信号へと変換する。送信回路２５−２は、プリント配線板６３に設けられた電気配線を介して、発光素子２４−２へと単相電流信号を送る。
【０１１７】
発光素子２４−２は、単相電流信号に応じて単相の光信号を発生する。発光素子２４−２および受光素子２２−２は、プリント配線板６３に設けられた光伝送路（光導波路）２６−２によって光結合されている。受光素子２２−２は、発光素子２４−２の発生した単相の光信号を受け取り、単相電流信号へと変換する。
【０１１８】
受信回路２１−２は、プリント配線板６３に設けられた電気配線を介して、受光素子２２−２から単相電流信号を受け取り、これを差動電圧信号へと変換する。受信回路２１−２は、プリント配線板６３に設けられた電気配線を介して、プロセッサ６１へと差動電圧信号を送る。
【０１１９】
なお、図１０の例では、プロセッサ６１とメモリ６２との間の双方向通信について適用例３に係る光伝送システムが利用されているが、プロセッサ６１からメモリ６２への片方向通信またはその逆方向の片方向通信について適用例３に係る光伝送システムが利用されなくてもよい。
【０１２０】
上述の実施形態において説明したブロック、ブロック内の回路、または回路内部の素子などは例示に過ぎず、同様の機能を果たす他のブロック、回路または素子などに交換することができる。
【０１２１】
例えば、トランジスタは、ＦＥＴの一種であるＭＯＳトランジスタに代えて、その他のＦＥＴ、バイポーラトランジスタ、Ｂｉ−ＣＭＯＳトランジスタ、その他の種類のトランジスタを使用可能である。また、発光素子は、面発光レーザに代えて、発光ダイオード、半導体レーザ、またはその他の種類の発光素子を使用可能である。さらに、受光素子は、ＰＩＮフォトダイオードに代えて、ＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）フォトダイオード、アバランシェ・フォトダイオード、フォトコンダクタ、またはその他の種類の受光素子を使用可能である。
【０１２２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２３】
Ｃ１，Ｃ２・・・キャパシタ
ＣＳ１，ＣＳ２・・・電流源
Ｌ１，Ｌ２・・・インダクタ
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６・・・トランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６・・・抵抗器
Ｖｂ・・・バイアス電圧信号
ＶＤＤ，ＶＳＳ・・・電源
Ｖｉ・・・単相入力信号
Ｖｒｅｆ・・・参照電圧信号
Ｖｏｎ・・・反転出力信号
Ｖｏｐ・・・非反転出力信号
Ｘ，Ｙ・・・ノード
１，４１・・・差動増幅器
２，４２・・・補助回路
１１・・・電流電圧変換器
１２，４０・・・単相差動変換回路
１３・・・出力バッファ
２１・・・受信回路
２２・・・受光素子
２３・・・光受信器
２４・・・発光素子
２５・・・送信回路
２６・・・光伝送路
３１，６０・・・光伝送システム
５１，５３・・・コネクタ
５２・・・光ファイバケーブル
６１・・・プロセッサ
６２・・・メモリ
６３・・・プリント配線板
【図１】
2019122001.tif 000003
【図２】
2019122001.tif 000004
【図３】
2019122001.tif 000005
【図４】
2019122001.tif 000006
【図５】
2019122001.tif 000007
【図６】
2019122001.tif 000008
【図７】
2019122001.tif 000009
【図８】
2019122001.tif 000010
【図９】
2019122001.tif 000011
【図１０】
2019122001.tif 000012