(57)【要約】【課題】切断面の内部方向に歪が発生することを抑制することで、長時間使用しても、信頼性が低下することのない炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体装置は、第１導電型の半導体基板１に設けられた、主電流が流れる活性領域２１１と、活性領域２１１の外側に配置され、耐圧構造が形成された終端領域２１０と、終端領域２１０の外側に配置され、個別化する際に形成される切断面と接している、結晶性が損なわれているダメージ領域２２と、を備える。【選択図】図２
2019033141.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板に設けられた、主電流が流れる活性領域と、
前記活性領域の外側に配置され、耐圧構造が形成された終端領域と、
前記終端領域の外側に配置され、個別化する際に形成される切断面と接し、結晶性が損なわれているダメージ領域と、
を備えることを特徴とする炭化珪素半導体装置。
【請求項２】
前記ダメージ領域は、結晶欠陥が形成された領域であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ダメージ領域は、前記活性領域に設けられた半導体領域よりも不純物濃度が高い領域であることを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記ダメージ領域は、不純物濃度が１×１０19／ｃｍ3以上１×１０20／ｃｍ3以下であることを特徴とする請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記ダメージ領域は、前記半導体基板と反対側の表面側の領域で前記結晶欠陥の密度が、最も高いことを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置。
【請求項６】
第１導電型の半導体基板に設けられた、主電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端領域と、を備えた炭化珪素半導体装置の製造方法であって、
前記半導体基板上に炭化珪素半導体素子を形成する第１工程と、
前記終端領域の外側に、結晶性が損なわれているダメージ領域を形成する第２工程と、
前記ダメージ領域を切削することで、前記炭化珪素半導体素子を前記半導体基板から切り出す第３工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項７】
前記第２工程では、前記ダメージ領域をイオン注入またはレーザーを照射することにより形成することを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン（Ｓｉ）が用いられている。パワー半導体装置は、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ)、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）など複数種類あり、これらは用途に合わせて使い分けられている。
【０００３】
例えば、バイポーラトランジスタやＩＧＢＴは、ＭＯＳＦＥＴに比べて電流密度は高く大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイポーラトランジスタは数ｋＨｚ程度のスイッチング周波数での使用が限界であり、ＩＧＢＴは数十ｋＨｚ程度のスイッチング周波数での使用が限界である。一方、パワーＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに比べて電流密度が低く大電流化が難しいが、数ＭＨｚ程度までの高速スイッチング動作が可能である。
【０００４】
しかしながら、市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。パワー半導体装置の観点からシリコンに代わる半導体材料が検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を作製（製造）可能な半導体材料として炭化珪素（ＳｉＣ）が注目を集めている。
【０００５】
その背景には、ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより１桁以上大きいからである。ＳｉＣはシリコンにおける材料限界を超える可能性大であることからパワー半導体用途、特にＭＯＳＦＥＴでは今後の伸長が大きく期待される。特にそのオン抵抗が小さいことが期待されているが高耐圧特性を維持したままより一層の低オン抵抗を有する縦型ＳｉＣ−ＭＯＳＦＥＴが期待できる。
【０００６】
ここで、図１６は、炭化珪素半導体ウェハ上の炭化珪素半導体素子を示す上面図である。炭化珪素半導体装置は、炭化珪素半導体ウェハ１１０上に複数形成された炭化珪素半導体素子（炭化珪素半導体チップ）１００を切り出し（ダイシング）、チップ化（個別化）することにより製造される。炭化珪素半導体ウェハ１１０からの切り出しは、ダイヤモンド製の円形回転刃のダイシングブレード、レーザーまたは超音波により例えば図１６の点線の部分を切削することにより行われる。
【０００７】
半導体ウェハ１１０からの切り出しの際に、炭化珪素半導体素子１００にクラックが発生することを制御する技術がある。例えば、素子領域と、素子領域の外周を取り囲む外周領域とを含む半導体層と、外周領域に形成され、素子領域の外周を取り囲む段差部と、段差部に沿って形成された金属層と、を備える半導体装置が公知である（例えば、特許文献１参照）。この半導体装置の段差部は素子領域の主表面よりも下方に後退する側壁を有しており、半導体装置の金属層は側壁の少なくとも一部を覆うように延びている。半導体装置の製造方法において、段差部よりも外側で、素子領域毎に半導体層を分割することで、素子領域に損傷を与えるクラック、チッピングの発生を抑制する。
【０００８】
また、ＳｉＣ基板の結晶軸に対して垂直な方向にスクライブする際に刃先の稜線に対する左右の刃先角度を異ならせ、結晶軸から見て高い位置にある刃先角度を大きく、他方を小さくしたスクライビングホイールを用いてスクライブする技術が公知である（例えば、特許文献２参照）。これにより、水平クラックの発生を回避することができ、ブレイクしたときの端面精度を向上させることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１６−１８９５２号公報
【特許文献２】特開２０１７−２２４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ここで、ワイドバンドギャップ半導体基板（例えば、炭化珪素基板）は、シリコン基板よりも硬度が高いため、ダイシング中に切断面に歪が発生することが多い。歪は、基板に生じたクラック（傷）や欠けである。例えば、ダイシング中にダイシングブレードが切断する面が傾くことにより、歪が発生する。また、硬度が高いためダイシングブレードの寿命が短く、回転刃が劣化することにより、歪が発生する。
【００１１】
図１７は、個別化された炭化珪素半導体素子を示す上面図である。炭化珪素半導体素子は、主電流が流れる活性領域２１１の外周部に、活性領域の周囲を囲んで耐圧を保持するエッジ終端領域２１０が設けられ、エッジ終端領域２１０の外側には無効領域２０１が設けられている。無効領域２０１において炭化珪素半導体ウェハ１１０が切り出され、個体化切断面２００が現れている。また、活性領域２１１内にゲートパッド領域２１２が設けられている。無効領域２０１には、歪の例として表面側の歪２２０が記載されている。
【００１２】
図１８は、炭化珪素半導体素子の歪の一例を示す側面図である。歪には、表面側の歪２２０、裏面側の歪２２１、切断面側の歪２２２がある。この中で表面側の歪２２０、裏面側の歪２２１は、自動外観検査装置または目視等で識別が可能であり、表面側の歪２２０、裏面側の歪２２１がある炭化珪素半導体素子を出荷前に不適格品として選別することができる。
【００１３】
しかしながら、切断面の内部方向にある切断面側の歪２２２は、自動外観検査装置または目視等で識別することが難しい。また、この切断面側の歪２２２は、無効領域２０１に存在することが多いため、使用開始時は炭化珪素半導体装置の特性に大きな影響を与えることが少なく、一般的な電気試験、特性試験においても検出することは難しい。しかし、切断面側の歪２２２が存在する炭化珪素半導体装置を長期に使用し、歪２２２にインプラントピンの熱応力等の応力がかかると歪２２２を軸として成長して、エッジ終端領域２１０および活性領域２１１に達するようになる。図１９は、炭化珪素半導体素子の歪の拡大化の一例を示す上面図である。図１９のように、歪２２２は、熱応力により拡大化し切断面の歪２４０のようになる。歪２４０の部分は電気抵抗が大きいため、長期間使用すると炭化珪素半導体装置の電気特性全般が悪化してしまう。
【００１４】
この発明は、上述した従来技術による問題点を解消するため、切断面の内部方向に歪が発生することを抑制することで、長時間使用しても、信頼性が低下することのない炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の半導体基板に、主電流が流れる活性領域が設けられる。前記活性領域の外側に、耐圧構造が形成された終端領域が配置される。前記終端領域の外側に、個別化する際に形成される切断面と接し、結晶性が損なわれているダメージ領域が配置される。
【００１６】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ダメージ領域は、結晶欠陥が形成された領域であることを特徴とする。
【００１７】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ダメージ領域は、前記活性領域に設けられた半導体領域よりも不純物濃度が高い領域であることを特徴とする。
【００１８】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ダメージ領域は、不純物濃度が１×１０19／ｃｍ3以上１×１０20／ｃｍ3以下であることを特徴とする。
【００１９】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ダメージ領域は、前記半導体基板と反対側の表面側の領域で前記結晶欠陥の密度が、最も高いことを特徴とする。
【００２０】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。第１導電型の半導体基板に設けられた、主電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端領域と、を備えた炭化珪素半導体装置の製造方法であって、まず、前記半導体基板上に炭化珪素半導体素子を形成する第１工程を行う。次に、前記終端領域の外側に、結晶性が損なわれているダメージ領域を形成する第２工程を行う。次に、前記ダメージ領域を切削することで、前記炭化珪素半導体素子を前記半導体基板から切り出す第３工程を行う。
【００２１】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程では、前記ダメージ領域をイオン注入またはレーザーを照射することにより形成することを特徴とする。
【００２２】
上述した発明によれば、無効領域に炭化珪素半導体にダメージが与えられたダメージ領域が設けられている。ダメージ領域は、結晶欠陥が他の領域よりも多く形成され硬度が低くなっている。このため、ダイシングの際の刃が入りやすくなっており、ダメージ領域に沿ってダイシングすることで、炭化珪素半導体ウェハの切り出しが容易になり、ダイシング中に歪が発生することを抑制することができる。
【発明の効果】
【００２３】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、切断面の内部方向に歪が発生することを抑制することで、長時間使用しても、信頼性が低下することがないという効果を奏する。
【図面の簡単な説明】
【００２４】
【図１】実施の形態にかかる炭化珪素半導体装置の活性領域の構造を示す断面図である。
【図２】実施の形態にかかる炭化珪素半導体装置のエッジ終端領域および無効領域の構造を示す断面図である。
【図３】実施の形態にかかる炭化珪素半導体装置の図１のＡ−Ａ’部分の表面図である。
【図４】実施の形態にかかる炭化珪素半導体装置を炭化珪素半導体ウェハから切り出す前の上面図である。
【図５】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。
【図６】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。
【図７】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。
【図８】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。
【図９】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。
【図１０】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。
【図１１】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その７）。
【図１２】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その８）。
【図１３】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その９）。
【図１４】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１０）。
【図１５】実施の形態にかかる炭化珪素半導体装置の他の構造を示す断面図である。
【図１６】炭化珪素半導体ウェハ上の炭化珪素半導体素子を示す上面図である。
【図１７】個別化された炭化珪素半導体素子を示す上面図である。
【図１８】炭化珪素半導体基板の歪の一例を示す側面図である。
【図１９】炭化珪素半導体基板の歪の拡大化の一例を示す上面図である。
【発明を実施するための形態】
【００２５】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。
【００２６】
（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製された炭化珪素半導体装置について、ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の活性領域の構造を示す断面図である。また、図２は、実施の形態にかかる炭化珪素半導体装置のエッジ終端領域および無効領域の構造を示す断面図である。
【００２７】
図１では、素子構造が形成されオン状態のときに基板の厚さ方向に主電流が流れる活性領域２１１の構成を示し、図２では、活性領域の周囲を囲んで耐圧を保持するエッジ終端領域２１０とエッジ終端領域２１０の外側の無効領域２０１の構成を示す。
【００２８】
図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ+型炭化珪素基板（第１導電型の半導体基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）、にｎ型炭化珪素エピタキシャル層２が堆積されている。
【００２９】
ｎ+型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ型炭化珪素エピタキシャル層２は、ｎ+型炭化珪素基板１よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度ｎ型ドリフト層である。ｎ型炭化珪素エピタキシャル層２の、ｎ+型炭化珪素基板１側に対して反対側の表面は、ｎ型高濃度領域６が形成されている。ｎ型高濃度領域６は、ｎ+型炭化珪素基板１よりも低くｎ型炭化珪素エピタキシャル層２よりも高い不純物濃度で、例えば窒素がドーピングされている高濃度ｎ型ドリフト層である。以下、ｎ+型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２と後述するｐ型炭化珪素エピタキシャル層３とを併せて炭化珪素半導体基体とする。
【００３０】
図１に示すように、ｎ+型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体の裏面）には、裏面電極１４が設けられている。裏面電極１４は、ドレイン電極を構成する。裏面電極１４の表面には、ドレイン電極パッド（不図示）が設けられている。
【００３１】
炭化珪素半導体基体の第１主面側（ｐ型炭化珪素エピタキシャル層３側）には、トレンチ構造が形成されている。具体的には、トレンチ１８は、ｐ型炭化珪素エピタキシャル層３のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐ型炭化珪素エピタキシャル層３を貫通してｎ型炭化珪素エピタキシャル層２に達する。トレンチ１８の内壁に沿って、トレンチ１８の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１８内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ型炭化珪素エピタキシャル層２およびｐ型炭化珪素エピタキシャル層３と絶縁されている。ゲート電極１０の一部は、トレンチ１８の上方（ソース電極パッド１５側）からソース電極パッド１５側に突出していてもよい。
【００３２】
ｎ型炭化珪素エピタキシャル層２のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面層には、第１ｐ+型ベース領域４と第２ｐ+型ベース領域５が選択的に設けられている。第２ｐ+型ベース領域５はトレンチ１８の下に形成されており、第２ｐ+型ベース領域５の幅はトレンチ１８の幅よりも広い。第１ｐ+型ベース領域４と第２ｐ+型ベース領域５は、例えばアルミニウム（Ａｌ）がドーピングされている。
【００３３】
第１ｐ+型ベース領域４の一部をトレンチ１８側に延在させることで第２ｐ+型ベース領域５に接続した構造となっていてもよい。この場合、第１ｐ+型ベース領域４の一部は、第１ｐ+型ベース領域４と第２ｐ+型ベース領域５とが並ぶ方向（以下、第１方向とする）ｘと直交する方向（以下、第２方向とする）ｙに、ｎ型高濃度領域６と交互に繰り返し配置された平面レイアウトを有していてもよい。第１、２ｐ+型ベース領域４、５の平面レイアウトの一例を図３に示す。図３は、実施の形態にかかる炭化珪素半導体装置の図１のＡ−Ａ’部分の表面図である。
【００３４】
図３には、第１ｐ+型ベース領域４の一部１９によって第１、２ｐ+型ベース領域４、５が接続された状態を示す（ハッチングされた部分）。例えば、図３のように、第１ｐ+型ベース領域４の一部１９を第１方向ｘの両側のトレンチ１８側に延在し、第２ｐ+型ベース領域５の一部と接続する構造を第２方向ｙに周期的に配置してもよい。その理由は、第２ｐ+型ベース領域５とｎ型炭化珪素エピタキシャル層２の接合部分でアバランシェ降伏が起こったときに発生するホールを効率よくソース電極１３に退避させることでゲート絶縁膜９への負担を軽減し信頼性をあげるためである。
【００３５】
ｎ型炭化珪素エピタキシャル層２の基体第１主面側には、ｐ型炭化珪素エピタキシャル層３が設けられている。ｐ型炭化珪素エピタキシャル層３の内部には、基体第１主面側にｎ+型ソース領域７およびｐ++型コンタクト領域８が選択的に設けられている。ｎ+型ソース領域７はトレンチ１８に接している。また、ｎ+型ソース領域７およびｐ++型コンタクト領域８は互いに接する。また、ｎ型炭化珪素エピタキシャル層２の基体第１主面側の表面層の第１ｐ+型ベース領域４と第２ｐ+型ベース領域５に挟まれた領域と、ｐ型炭化珪素エピタキシャル層３と第２ｐ+型ベース領域５に挟まれた領域にｎ型高濃度領域６が設けられている。
【００３６】
図１では、２つのトレンチＭＯＳ構造のみを図示しているが、さらに多くのトレンチ構造のＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造が並列に配置されていてもよい。
【００３７】
層間絶縁膜１１は、炭化珪素半導体基体の第１主面側の全面に、トレンチ１８に埋め込まれたゲート電極１０を覆うように設けられている。ソース電極１３は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ+型ソース領域７およびｐ++型コンタクト領域８に接する。ソース電極１３は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１３上には、ソース電極パッド１５が設けられている。ソース電極１３と層間絶縁膜１１との間に、例えばソース電極１３からゲート電極１０側への金属原子の拡散を防止するバリアメタル（不図示）が設けられていてもよい。
【００３８】
ソース電極パッド１５の上部には、めっき膜１６が選択的に設けられ、めっき膜１６の表面側にはんだ１７が選択的に設けられる。はんだ１７には、ソース電極１３の電位を外部に取り出す配線材であるピン状電極（不図示）が設けられる。ピン状電極は、針状の形状を有し、ソース電極パッド１５に直立した状態で接合される。
【００３９】
次に、エッジ終端領域２１０および無効領域２０１について説明する。エッジ終端領域２１０では、ｐ型炭化珪素エピタキシャル層３が選択的に除去され、炭化珪素半導体基体のおもて面にエッジ終端領域２１０を活性領域２１１よりも低くした（ドレイン側に凹ませた）段差が形成され、段差の底面にｎ型高濃度領域６が露出されている。また、エッジ終端領域２１０には、電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させるため、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）構造として、隣接して配置した第１ＪＴＥ領域２０ａ、第２ＪＴＥ領域２０ｂが設けられている。
【００４０】
無効領域２０１は、炭化珪素半導体ウェハ１１０が切り出される領域であり、側面に個別化する際に形成される個体化切断面２００が現れている。また、無効領域２０１は、エッジ終端領域２１０の外側にあり、個体化切断面２００と接するダメージ領域２２が設けられている。
【００４１】
図４は、実施の形態にかかる炭化珪素半導体装置を炭化珪素半導体ウェハから切り出す前の上面図である。図４に示すように、ダメージ領域２２は、炭化珪素半導体ウェハ１１０から切り出す際の、ダイシングブレード等で切削する位置に設けられている。
【００４２】
ダメージ領域２２は、イオン注入やレーザーにより炭化珪素半導体にダメージが与えられ、結晶性が損なわれている領域であり、具体的には、結晶欠陥が他の領域よりも多く形成された層である。ダメージが与えられた層であるため、他の領域よりも硬度が低くなっているため、ダイシングの際の刃が入りやすくなっており、ダメージ領域２２に沿ってダイシングすることで、炭化珪素半導体ウェハ１１０の切り出しが容易になり、ダイシング中に歪が発生することを抑制することができる。
【００４３】
ダメージ領域２２は、例えば、イオン注入により形成される。この場合、活性領域２１１に設けられた高濃度領域、例えば、ｎ+型ソース領域７、ｐ++型コンタクト領域８よりも不純物濃度が高い方が好ましい。不純物が多いほどイオン注入によるダメージが大きいため、炭化珪素半導体ウェハ１１０の切り出しがより容易になる。具体的には、不純物濃度が１×１０19／ｃｍ3以上１×１０20／ｃｍ3以下であることが好ましい。
【００４４】
ダメージ領域２２に注入されるイオン種は、ｐ型ドーパント（ｐ型不純物）でもｎ型ドーパント（ｎ型不純物）でもかまわない。このため、ダメージ領域２２は、ｐ型でもｎ型でもかまわない。また、ｐ型ドーパントとｎ型ドーパントの両方を注入してもかまわない。この場合、上記の不純物濃度は、ｐ型の不純物濃度とｎ型の不純物濃度を加えた濃度である。なお、ダメージ領域２２をｐ型にする場合、空乏層がダメージ領域２２に達しないように設計する。例えば、エッジ終端領域２１０を長くして、空乏層がダメージ領域２２に到達しないようにする。
【００４５】
また、ダメージ領域２２では、結晶欠陥の密度は一様でなくてもよい。この場合、ダメージ領域２２の、ｎ+型炭化珪素基板１と反対側の表面に近いほど結晶欠陥の密度を高くすることが好ましい。例えば、ｎ+型炭化珪素基板１と反対側の表面から高さｈ１の領域を、他の領域より結晶欠陥の密度を高くする。ダイシングの際、表面から刃を入れるため、最初に刃が入る領域の結晶欠陥の密度が高いほど炭化珪素半導体ウェハ１１０の切り出しが容易になるためである。
【００４６】
また、ダメージ領域２２では、ｐ型領域とｎ型領域とが接合した超接合（ＳＪ：Ｓｕｐｅｒ  Ｊｕｎｃｔｉｏｎ：スーパージャンクション）構造であってもよい。この場合、超接合構造は、縦方向（方向ｚ）にｐ型領域とｎ型領域とが接合してもよいし、横方向（方向ｘ）にｐ型領域とｎ型領域とが接合してもよい。また、図２において、ダメージ領域２２は、ｎ+型半導体領域２１およびｎ+型炭化珪素基板１と接しているが、接していなくてもよい。
【００４７】
（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図５〜図１４は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【００４８】
まず、ｎ型の炭化珪素でできたｎ+型炭化珪素基板１を用意する。そして、このｎ+型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできた第１ｎ型炭化珪素エピタキシャル層２ａを、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。この第１ｎ型炭化珪素エピタキシャル層２ａは、ｎ型炭化珪素エピタキシャル層２となる。ここまでの状態が図５に示されている。
【００４９】
次に、第１ｎ型炭化珪素エピタキシャル層２ａの表面上に、フォトリソグラフィ技術によって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さ０．５μｍ程度の下部第１ｐ+型ベース領域４ａを形成する。下部第１ｐ+型ベース領域４ａと同時に、トレンチ１８の底部となる第２ｐ+型ベース領域５を形成してもよい。隣り合う下部第１ｐ+型ベース領域４ａと第２ｐ+型ベース領域５との距離が１．５μｍ程度となるよう形成する。下部第１ｐ+型ベース領域４ａおよび第２ｐ+型ベース領域５の不純物濃度を例えば５×１０18／ｃｍ3程度に設定する。ここまでの状態が図６に示されている。
【００５０】
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第１ｎ型炭化珪素エピタキシャル層２ａの表面領域の一部に、例えば深さ０．５μｍ程度の下部ｎ型高濃度領域６ａを設ける。下部ｎ型高濃度領域６ａの不純物濃度を例えば１×１０17／ｃｍ3程度に設定する。
【００５１】
次に、第１ｎ型炭化珪素エピタキシャル層２ａの表面上に、窒素等のｎ型の不純物をドーピングした第２ｎ型炭化珪素エピタキシャル層２ｂを、０．５μｍ程度の厚さで形成する。第２ｎ型炭化珪素エピタキシャル層２ｂの不純物濃度が３×１０15／ｃｍ3程度となるように設定する。以降、第１ｎ型炭化珪素エピタキシャル層２ａと第２ｎ型炭化珪素エピタキシャル層２ｂを合わせて、ｎ型炭化珪素エピタキシャル層２となる。
【００５２】
次に、第２ｎ型炭化珪素エピタキシャル層２ｂの表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さ０．５μｍ程度の上部第１ｐ+型ベース領域４ｂを、下部第１ｐ+型ベース領域４ａに重なるように形成する。下部第１ｐ+型ベース領域４ａと上部第１ｐ+型ベース領域４ｂは連続した領域を形成し、第１ｐ+型ベース領域４となる。上部第１ｐ+型ベース領域４ｂの不純物濃度を例えば５×１０18／ｃｍ3程度となるように設定する。
【００５３】
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第２ｎ型炭化珪素エピタキシャル層２ｂの表面領域の一部に、例えば深さ０．５μｍ程度の上部ｎ型高濃度領域６ｂを設ける。上部ｎ型高濃度領域６ｂの不純物濃度を例えば１×１０17／ｃｍ3程度に設定する。この上部ｎ型高濃度領域６ｂと下部ｎ型高濃度領域６ａは少なくとも一部が接するように形成され、ｎ型高濃度領域６を形成する。ただし、このｎ型高濃度領域６が基板全面に形成される場合と、形成されない場合がある。ここまでの状態が図７に示されている。
【００５４】
次に、ｎ型炭化珪素エピタキシャル層２の表面上に、アルミニウム等のｐ型不純物をドーピングしたｐ型炭化珪素エピタキシャル層３を１．３μｍ程度の厚さで形成する。ｐ型炭化珪素エピタキシャル層３の不純物濃度は４×１０17／ｃｍ3程度に設定する。ここまでの状態が図８に示されている。図８は、炭化珪素半導体装置のエッジ終端領域２１０を示している。
【００５５】
次に、ｐ型炭化珪素エピタキシャル層３上にフォトリソグラフィにより素子中央部にフォトレジストを形成し、このフォトレジストをマスクとして、六フッ化硫黄（ＳＦ6）等のフッ素系ガスを用いたドライエッチングを行い、ｐ型炭化珪素エピタキシャル層３の周囲を１．３μｍ程度の深さで除去し、第１段目のメサ１００を作製する。メサ側面の底部は、ｎ型炭化珪素エピタキシャル層２中に形成された第１ｐ+型ベース領域４と接しており、かつメサ側面の中央にｎ+型炭化珪素基板１と概平行な面が形成されている。ここまでの状態が図９に示されている。図９は、炭化珪素半導体装置のエッジ終端領域２１０を示している。
【００５６】
次に、ｐ型炭化珪素エピタキシャル層３および露出したｎ型炭化珪素エピタキシャル層２の表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。この開口部にリン（Ｐ）等のｎ型の不純物をイオン注入し、ｐ型炭化珪素エピタキシャル層３の表面の一部にｎ+型ソース領域７を形成する。ｎ+型ソース領域７の不純物濃度は、ｐ型炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。次に、ｎ+型ソース領域７の形成に用いたイオン注入用マスクを除去し、同様の方法で、所定の開口部を有するイオン注入用マスクを形成し、ｐ型炭化珪素エピタキシャル層３の表面の一部にアルミニウム等のｐ型の不純物をイオン注入し、ｐ++型コンタクト領域８を設ける。ｐ++型コンタクト領域８の不純物濃度は、ｐ型炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。ここまでの状態が図１０に示されている。
【００５７】
また、図１１に示すようにｐ++型コンタクト領域８の形成と同時にイオン注入される領域は、活性領域上から第１ｐ+型ベース領域４を被覆しｎ型炭化珪素エピタキシャル層２の表面上まで広げることも可能である。
【００５８】
次に、ｐ型炭化珪素エピタキシャル層３および露出したｎ型炭化珪素エピタキシャル層２の表面上に、厚さ１．５μｍの酸化膜を堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。この開口部にアルミニウム等のｐ型の不純物をイオン注入し、露出したｎ型炭化珪素エピタキシャル層２の表面の低不純物濃度のＪＴＥ領域２０を設ける。同様の方法で、所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成し、ｎ型炭化珪素エピタキシャル層２の表面の一部にｎ型の不純物をイオン注入し、ｎ+型半導体領域２１を設ける。
【００５９】
次に、１７００℃程度の不活性ガス雰囲気で熱処理（アニール）を行い、第１ｐ+型ベース領域４、第２ｐ+型ベース領域５、ｎ+型ソース領域７、ｐ++型コンタクト領域８の活性化処理を実施する。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
【００６０】
次に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成し、ｎ型炭化珪素エピタキシャル層２の表面の一部にｎ型またはｐ型の不純物をイオン注入し、ダメージ領域２２を形成する。また、ダメージ領域２２は、ｎ+型ソース領域７を形成する際のイオン注入およびｐ++型コンタクト領域８を形成する際のイオン注入を組み合わせることにより形成することもできる。このようにすることで、活性領域２１１にある半導体領域よりも不純物濃度が高い半導体領域を形成することができる。ここまでの状態が図１２に示されている。また、ＪＴＥ領域２０は第１ｐ+型ベース領域４の端部から素子の外側の領域に形成する構造や、図１２に示すようにメサ側面から素子の外側の領域に形成する構造をとることができる。
【００６１】
また、ダメージ領域２２は、レーザーを照射することにより形成することも可能である。この場合、レーザーの焦点を、ｎ型炭化珪素エピタキシャル層２の中間の点ｐ１よりも、ｎ+型炭化珪素基板１と反対側のｎ型炭化珪素エピタキシャル層２の表面に近い点ｐ２にすることが好ましい。このようにすることで、ｎ+型炭化珪素基板１と反対側の表面に近くの領域の結晶欠陥の密度を高くすることができる。
【００６２】
また、ダメージ領域２２は、ヘリウム（Ｈｅ）やプロトン（ｐ）を注入することにより形成することもできる。また、イオン注入とレーザーとを組み合わせてダメージ領域２２を形成することもできる。
【００６３】
次に、ｐ型炭化珪素エピタキシャル層３の表面上に、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを例えば酸化膜で形成する。次に、ドライエッチングによってｐ型炭化珪素エピタキシャル層３を貫通し、ｎ型炭化珪素エピタキシャル層２に達するトレンチ１８を形成する。トレンチ１８の底部はｎ型炭化珪素エピタキシャル層２に形成された第１ｐ+型ベース領域４に達してもよい。次に、トレンチ形成用マスクを除去する。ここまでの状態が図１３に示されている。
【００６４】
次に、ｎ+型ソース領域７およびｐ++型コンタクト領域８の表面と、トレンチ１８の底部および側壁と、に沿ってゲート絶縁膜９を形成する。このゲート絶縁膜９は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、このゲート絶縁膜９は高温酸化（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。
【００６５】
次に、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ１８内を埋めるように形成してもよい。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ１８内部に残すことによって、ゲート電極１０を設ける。ゲート電極１０の一部はトレンチ１８外部に突出していてもよい。
【００６６】
次に、ゲート絶縁膜９およびゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を設ける。次に、層間絶縁膜１１を覆うように、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなるバリアメタル（不図示）を形成してもよい。層間絶縁膜１１およびゲート絶縁膜９をフォトリソグラフィによりパターニングしｎ+型ソース領域７およびｐ++型コンタクト領域８を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。ここまでの状態が図１４に示されている。
【００６７】
次に、コンタクトホール内および層間絶縁膜１１の上にソース電極１３となるニッケル（Ｎｉ）等の導電性の膜を設ける。この導電性の膜をフォトリソグラフィによりパターニングし、コンタクトホール内にのみソース電極１３を残す。
【００６８】
次に、ｎ+型炭化珪素基板１の第２主面上に、ニッケル等の裏面電極１４を設ける。この後、１０００℃程度の不活性ガス雰囲気で熱処理を行って、ｎ+型ソース領域７、ｐ++型コンタクト領域８およびｎ+型炭化珪素基板１とオーミック接合するソース電極１３および裏面電極１４を形成する。
【００６９】
次に、ｎ+炭化珪素基板１の第１主面上に、スパッタ法によって５μｍ程度の厚さのアルミニウム膜を堆積し、フォトリソグラフィによりソース電極１３および層間絶縁膜１１を覆うようにアルミニウムを除去し、ソース電極パッド１５を形成する。
【００７０】
次に、裏面電極１４の表面に、例えばチタン（Ｔｉ）、ニッケルおよび金（Ａｕ）を順に積層することによって、ドレイン電極パッド（不図示）を形成する。次に、ソース電極１３の上部に、めっき膜１６を選択的に形成し、めっき膜１６にはんだ１７を介してピン状電極（不図示）を形成する。以上のようにして、図１および図２に示す半導体装置が完成する。
【００７１】
以上、ＭＯＳＦＥＴについて説明してきたが、本発明は他の炭化珪素半導体装置に適用することも可能である。図１５は、実施の形態にかかる炭化珪素半導体装置の他の構造を示す断面図である。ここでは、他の炭化珪素半導体装置の例としてＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ：ショットキーバリアダイオード）を例として記載している。
【００７２】
図１５に示すように、実施の形態にかかるＳＢＤは、ｎ型炭化珪素基板３１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）、にｎ-型ドリフト層３２が堆積されている。活性領域２１１において、ｎ-型ドリフト層３２の、ｎ型炭化珪素基板３１側に対して反対側（基体おもて面側）の表面層には、活性領域２１１を取り囲む環状の１つのｐ+型ガードリング領域３３が配置されている。
【００７３】
また、エッジ終端領域２１０において、ｎ-型ドリフト層３２の、ｎ型炭化珪素基板３１側に対して反対側（基体おもて面側）の表面層には、エッジ終端領域２１０の電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させるための、ｐ-型のＪＴＥ領域２０が選択的に設けられている。ＪＴＥ領域２０は、ｐ+型ガードリング領域３３を囲むように設けられている。
【００７４】
また、無効領域２０１において、個体化切断面２００と接しているダメージ領域２２が設けられている。ダメージ領域２２は、ＭＯＳＦＥＴの場合と同様に、イオン注入やレーザーにより炭化珪素半導体にダメージが与えられた領域である。
【００７５】
ｎ-型ドリフト層３２のおもて面側の活性領域２１１の部分では、ｎ-型ドリフト層３２とショットキー接触するショットキー電極３４が設けられている。また、ｎ型炭化珪素基板３１の裏面には、下部電極３５が設けられている。
【００７６】
ＳＢＤでも、ＭＯＳＦＥＴの場合と同様に、ダメージ領域２２に沿ってダイシングすることで、炭化珪素半導体ウェハ１１０の切り出しが容易になり、ダイシング中に歪が発生することを抑制することができる。
【００７７】
以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、無効領域に炭化珪素半導体にダメージが与えられたダメージ領域が設けられている。ダメージ領域は、結晶欠陥が他の領域よりも多く形成され硬度が低くなっている。このため、ダイシングの際の刃が入りやすくなっており、ダメージ領域に沿ってダイシングすることで、炭化珪素半導体ウェハの切り出しが容易になり、ダイシング中に歪が発生することを抑制することができる。
【００７８】
以上において本発明では、炭化珪素でできた炭化珪素基板の主面を（０００１）面とし当該（０００１）面上にＭＯＳを構成した場合を例に説明したが、これに限らず、ワイドバンドギャップ半導体、基板主面の面方位などを種々変更可能である。
【００７９】
また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【産業上の利用可能性】
【００８０】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
【符号の説明】
【００８１】
１  ｎ+型炭化珪素基板
２  ｎ型炭化珪素エピタキシャル層
２ａ  第１ｎ型炭化珪素エピタキシャル層
２ｂ  第２ｎ型炭化珪素エピタキシャル層
３  ｐ型炭化珪素エピタキシャル層
４  第１ｐ+型ベース領域
４ａ  下部第１ｐ+型ベース領域
４ｂ  上部第１ｐ+型ベース領域
５  第２ｐ+型ベース領域
６  ｎ型高濃度領域
６ａ  下部ｎ型高濃度領域
６ｂ  上部ｎ型高濃度領域
７  ｎ+型ソース領域
８  ｐ++型コンタクト領域
９  ゲート絶縁膜
１０  ゲート電極
１１  層間絶縁膜
１３  ソース電極
１４  裏面電極
１５  ソース電極パッド
１６  めっき膜
１７  はんだ
１８  トレンチ
２０  ＪＴＥ領域
２０ａ  第１ＪＴＥ領域
２０ｂ  第２ＪＴＥ領域
２１  ｎ+型半導体領域
２２  ダメージ領域
３１  ｎ型炭化珪素基板
３２  ｎ-型ドリフト層
３３  ｐ+型ガードリング領域
３４  ショットキー電極
３５  下部電極
１００  炭化珪素半導体素子
１１０  炭化珪素半導体ウェハ
２００  個体化切断面
２０１  無効領域
２１０  エッジ終端領域
２１１  活性領域
２１２  ゲートパッド領域
２２０  表面側の歪
２２１  裏面側の歪
２２２  切断面側の歪
２４０  熱応力により拡大化した切断面の歪
【図１】
2019033141.tif 000003
【図２】
2019033141.tif 000004
【図３】
2019033141.tif 000005
【図４】
2019033141.tif 000006
【図５】
2019033141.tif 000007
【図６】
2019033141.tif 000008
【図７】
2019033141.tif 000009
【図８】
2019033141.tif 000010
【図９】
2019033141.tif 000011
【図１０】
2019033141.tif 000012
【図１１】
2019033141.tif 000013
【図１２】
2019033141.tif 000014
【図１３】
2019033141.tif 000015
【図１４】
2019033141.tif 000016
【図１５】
2019033141.tif 000017
【図１６】
2019033141.tif 000018
【図１７】
2019033141.tif 000019
【図１８】
2019033141.tif 000020
【図１９】
2019033141.tif 000021