(57)【要約】【課題】半導体装置のリーク電流を抑制すること。【解決手段】半導体基板２１と、半導体基板２１の上に形成された電子走行層２２と、電子走行層２２の上に形成され、電子走行層２２を向いた方向に分極した電子供給層２４と、電子供給層２４の上に形成されたソース電極２７と、電子供給層２４の上においてソース電極２７から間隔をおいて形成されたドレイン電極２８と、ソース電極２７とドレイン電極２８との間の領域に形成され、電子供給層２４の分極方向とは逆方向に分極した分極層３３、４５と、ソース電極２７と分極層３３、４５との間における電子供給層２４の上に形成されたゲート電極３９とを有する半導体装置による。【選択図】図８
2019033200.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に形成された電子走行層と、
前記電子走行層の上に形成され、前記電子走行層を向いた方向に分極した電子供給層と、
前記電子供給層の上に形成されたソース電極と、
前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の領域に形成され、前記電子供給層の分極方向とは逆方向に分極した分極層と、
前記ソース電極と前記分極層との間における前記電子供給層の上に形成されたゲート電極と、
を有する半導体装置。
【請求項２】
前記分極層は、前記ドレイン電極から間隔をおいて形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記分極層は、
第１の酸化金属層と、
前記第１の酸化金属層の上に形成され、前記第１の酸化金属層よりも酸素空孔の濃度が高い第２の酸化金属層とを有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記電子供給層の上に形成された絶縁層と、
前記絶縁層の上に形成され、前記絶縁層の表層よりも酸素空孔の濃度が高い酸化金属層とを更に有し、
前記分極層は、前記表層と前記酸化金属層から形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項５】
半導体基板の上に電子走行層を形成する工程と、
前記電子走行層の上に、前記電子走行層を向いた方向に分極した電子供給層を形成する工程と、
前記電子供給層の上にソース電極を形成する工程と、
前記電子供給層の上に、前記ソース電極から間隔をおいてドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間の領域に、前記電子供給層の分極方向とは逆方向に分極した分極層を形成する工程と、
前記ソース電極と前記分極層との間における前記電子供給層の上にゲート電極を形成する工程と、
を有する半導体装置の製造方法。
【請求項６】
前記分極層を形成する工程は、
前記電子供給層の上に第１の酸化金属層を形成する工程と、
酸素含有雰囲気中において前記第１の酸化金属層を熱処理する工程と、
前記熱処理の後に、前記第１の酸化金属層の上に第２の酸化金属層を形成し、前記第１の酸化金属層と前記第２の酸化金属層とを前記分極層にする工程とを有することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記熱処理をする工程において、前記酸素含有雰囲気に紫外線を照射することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記電子供給層の上に絶縁層を形成する工程を更に有し、
前記分極層を形成する工程は、
前記絶縁層の上に酸化金属層を形成する工程と、
酸素が排除された雰囲気中で前記酸化金属層を熱処理することにより、前記絶縁層の表層と、前記表層の上の前記酸化金属層とを前記分極層にする工程とを有することを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
GaN等の窒化物半導体を利用した半導体装置には様々なタイプのものがある。なかでも、HEMT(High Electron Mobility Transistor)は、雑音が小さく高速動作が可能であるという特徴を有する。
【０００３】
そのHEMTにおいては、電子走行層と電子供給層とがこの順に形成される。そして、電子供給層に発生する自発分極やピエゾ分極によって電子走行層に二次元電子ガスを発生させることができる。その二次元電子ガスの濃度は高いため、HEMTは高出力増幅器等のパワーデバイスへの応用が期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１１６４０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、HEMTにはリーク電流を抑制するという点で改善の余地がある。
【０００６】
一側面によれば、本発明は、半導体装置のリーク電流を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
一側面によれば、半導体基板と、前記半導体基板の上に形成された電子走行層と、前記電子走行層の上に形成され、前記電子走行層を向いた方向に分極した電子供給層と、前記電子供給層の上に形成されたソース電極と、前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、前記ソース電極と前記ドレイン電極との間の領域に形成され、前記電子供給層の分極方向とは逆方向に分極した分極層と、前記ソース電極と前記分極層との間における前記電子供給層の上に形成されたゲート電極とを有する半導体装置が提供される。
【発明の効果】
【０００８】
一側面によれば、電子供給層に生じる分極が分極層によって打ち消されるため、分極層の下方の電子走行層に二次元電子ガスが発生し難くなる。そのため、分極層の下方の閾値電圧が浅くなり、空乏層が電子走行層にまで到達するようになるため、ドレイン電極からゲート電極に向かうリーク電流を空乏層で遮断することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】図１は、調査に使用した半導体装置の断面図である。
【図２】図２は、ピンチオフ時の図１の半導体装置の断面図である。
【図３】図３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図４】図４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図５】図５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図６】図６（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。
【図８】図８は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。
【図９】図９は、第１実施形態に係る半導体装置のピンチオフ時の断面図である。
【図１０】図１０は、第１実施形態に係る半導体装置のゲート電圧とドレイン電流との関係を調査して得られた図である。
【図１１】図１１（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図１２】図１２は、第２実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図１３】図１３（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図１４】図１４（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図１５】図１５（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図１６】図１６（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図１７】図１７は、第３実施形態に係る半導体装置のピンチオフ時の断面図である。
【図１８】図１８（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図１９】図１９（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図２０】図２０（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図２１】図２１は、第４実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図２２】図２２は、第４実施形態に係る半導体装置のピンチオフ時の断面図である。
【図２３】図２３は、第５実施形態に係るディスクリートパッケージの平面図である。
【図２４】図２４は、第６実施形態に係るPFC回路の回路図である。
【図２５】図２５は、第７実施形態に係る電源装置の回路図である。
【図２６】図２６は、第８実施形態に係る高周波増幅器の回路図である。
【発明を実施するための最良の形態】
【００１０】
本実施形態の説明に先立ち、本願発明者が調査した事項について説明する。
【００１１】
図１は、その調査に使用した半導体装置の断面図である。
【００１２】
この半導体装置１は、HEMTであって、SiC基板等の半導体基板２と、その上に形成された電子走行層３とを有する。その電子走行層３として、この例では不純物を含まないi型のGaN層を形成し、電子走行層３において電子の不純物散乱を抑制する。
【００１３】
そして、その電子走行層３の上にはスペーサ層４と電子供給層５がこの順に形成される。
【００１４】
このうち、スペーサ層４はi型のAlGaN層であり、電子供給層５はn型のAlGaN層である。
【００１５】
電子供給層５のAlGaNは電子走行層３のGaNよりも格子定数が小さく、電子走行層３と電子供給層５には格子定数差が生じる。その格子定数差に起因したピエゾ分極が電子供給層５に発生し、これにより電子走行層３に二次元電子ガスeが発生する。
【００１６】
また、このように電子走行層３と電子供給層５との間に不純物を含まないスペーサ層４を形成することにより、電子供給層５の不純物に起因した不純物散乱が電子走行層３において発生するのを抑制することができる。
【００１７】
その電子供給層５の上にはソース電極６とドレイン電極７とが間隔をおいて形成される。
【００１８】
更に、これらソース電極６とドレイン電極７の間の電子供給層５の上には、キャップ層８としてn型のGaN層が形成される。そのキャップ層８は、電子供給層５のAlGaNが製造途中に酸化されるのを防止する役割を担う。
【００１９】
そして、そのキャップ層８の上には、大気中の水分等からキャップ層８を保護するための絶縁層９が形成される。この例では、その絶縁層９として防湿能力に優れた窒化シリコン層を形成する。
【００２０】
また、絶縁層９には開口９ａが形成されており、開口９ａ内とその周囲の絶縁層９上にゲート電極１０が形成される。
【００２１】
ゲート電極１０は、幅の狭い下部１０ａと、下部１０ａから基板横方向に傘状に広がった傘部１０ｂとを有する。このようなゲート電極１０はマッシュルーム型ゲート電極とも呼ばれる。この構造によれば、下部１０ａにおけるゲート長を短くして動作速度を高速化しつつ、幅が広い傘部１０ｂによりゲート電極３９の全体を低抵抗化することができ、半導体装置１の高速化を実現することができる。
【００２２】
しかしながら、本願発明者の調査によれば、この半導体装置１ではピンチオフ時にゲートリーク電流を抑制するのが難しいことが明らかとなった。
【００２３】
図２は、ピンチオフ時の半導体装置１の断面図である。
【００２４】
なお、図２において、図１で説明したのと同じ要素には図１におけるのと同じ符号を付し、以下ではその説明を省略する。
【００２５】
図２に示すように、ピンチオフ時にはゲート電極１０の傘部１０ｂの下方に空乏層DLが延びる。
【００２６】
しかしながら、その空乏層DLは電子走行層３に到達していないため、ドレイン電極７から電子走行層３を介してゲート電極１０に至るゲートリーク電流Cをその空乏層DLで遮断することができない。
【００２７】
このように空乏層DLが電子走行層３に到達しない理由は、半導体装置１の閾値電圧が傘部１０ｂの下方で負電圧側に深くなるためと考えられる。
【００２８】
以下に、ゲートリーク電流を抑制し得る各実施形態について説明する。
【００２９】
（第１実施形態）
本実施形態に係る半導体装置について、その製造工程を追いながら説明する。
【００３０】
図３〜図８は、第１実施形態に係る半導体装置の製造途中の断面図である。
【００３１】
まず、図３（ａ）に示すように、半導体基板２１としてSiC基板を用意し、その上にMOVPE(Metal Organic Vapor Phase Epitaxy)法で電子走行層２２としてi型のGaN層を３μｍ程度の厚さに形成する。
【００３２】
電子走行層２２の成膜条件は特に限定されない。本実施形態では、成膜ガスとしてTMG(Trimethylgalium)ガス、アンモニア（NH3）ガス、及び水素（H2）ガスの混合ガスを使用しながら、基板温度を１０００℃〜１２００℃程度とすることにより電子走行層２２を形成する。
【００３３】
次に、図３（ｂ）に示すように、電子走行層２２の上にMOVPE法でi型のAlGaN層を５nm程度の厚さに形成し、そのAlGaN層をスペーサ層２３とする。スペーサ層２３の成膜ガスとしては、例えば、TMA(Trimethylaluminum)ガス、TMGガス、アンモニアガス、及び水素ガスの混合ガスがある。
【００３４】
更に、その成膜ガスにn型不純物のシリコンをドープするためのシランガス（SiH4）を添加することにより、スペーサ層２３の上に電子供給層２４としてn型のAlGaN層をMOVPE法で２０nm程度の厚さに形成する。
【００３５】
この例では、電子走行層２２のGaN層と格子定数の異なるAlGaN層を電子供給層２４として形成することにより、その格子定数差に起因したピエゾ分極を電子走行層２２に誘起し、そのピエゾ分極により電子走行層２２に二次元電子ガスを発生させる。
【００３６】
なお、このようにピエゾ分極により二次元電子ガスを発生させるのに代えて、電子供給層２４の自発分極により電子走行層２２に二次元電子ガスを発生させてもよい。その場合は、自発分極が発生するInAlN層やInGaAl層を電子供給層２４として形成すればよい。これについては後述の各実施形態でも同様である。
【００３７】
次いで、図４（ａ）に示すように、電子供給層２４の上にキャップ層２５としてn型のGaN層をMOVPE法で１０nm程度の厚さに形成し、電子供給層２４のAlGaNが酸化されるのをキャップ層２５で防止する。
【００３８】
なお、電子供給層２４の酸化が問題にならない場合にはキャップ層２５を形成しなくてもよい。これについては後述の各実施形態でも同様である。
【００３９】
また、キャップ層２５の成膜ガスも特に限定されない。例えば、TMGガス、アンモニアガス、及び水素ガスの混合ガスに、n型不純物のシリコンをドープするためのシランガスを添加した成膜ガスを使用することでキャップ層２５を形成し得る。
【００４０】
その後に、キャップ層２５の上にフォトレジストを塗布し、それを露光、現像することにより、ソース領域とドレイン領域が開口された第１のレジスト層２６を形成する。
【００４１】
そして、図４（ｂ）に示すように、第１のレジスト層２６をマスクにしながら、Cl2ガスをエッチングガスとするドライエッチングによりキャップ層２５をエッチングし、ソース領域とドレイン領域におけるキャップ層２５を除去する。
【００４２】
なお、Cl2ガスに代えてBCl3ガスをエッチングガスとして使用してもよい。
【００４３】
その後に、第１のレジスト層２６は除去される。
【００４４】
続いて、図５（ａ）に示すように、半導体基板２１の上側全面に蒸着法でチタン層とアルミニウム層とをこの順に形成した後、これらの金属層をリフトオフ法でパターニングし、電子供給層２４の上にソース電極２７とドレイン電極２８とを間隔をおいて形成する。
【００４５】
その後、窒素雰囲気中で基板温度を４００℃〜１０００℃とする条件でソース電極２７とドレイン電極２８とを加熱する。これにより、ソース電極２７とドレイン電極２８の材料が電子供給層２４に拡散し、ソース電極２７とドレイン電極２８の各々を電子供給層２４にオーミックコンタクトさせることができる。
【００４６】
次に、図５（ｂ）に示すように、キャップ層２５、ソース電極２７、及びドレイン電極２８の各々の上にALD(Atomic Layer Deposition)法で酸化アルミニウム層を1nm〜１０nm程度、例えば２nmの厚さに形成し、その酸化アルミニウム層を第１の酸化金属層３１とする。
【００４７】
第１の酸化金属層３１の成膜条件は特に限定されない。例えば、成膜ガスとして水蒸気とTMAガスとの混合ガスを使用しながら、基板温度を１００℃〜５５０℃程度に維持することにより、厚さが1nm〜１０nm程度、例えば２nmの酸化アルミニウム層を第１の酸化金属層３１として形成する。なお、水蒸気に代えて酸素プラズマを用いてもよい。
【００４８】
このようにして形成された酸化アルミニウム層はアモルファス状態であり絶縁性を呈する。
【００４９】
また、化学量論的組成の酸化アルミニウム層はアルミニウム原子と酸素原子とを２：３の割合で含むが、上記のようにして形成した酸化アルミニウム層においては化学量論的組成よりも酸素原子が不足するため、第１の酸化金属層３１には酸素空孔が生じる
なお、第１の酸化金属層３１は、絶縁性の酸化金属層であれば酸化アルミニウム層に限定されない。そのような酸化金属層としては、例えば酸化インジウム層がある。
【００５０】
次に、図６（ａ）に示すように、水蒸気と酸素とを含む雰囲気中で赤外線ランプ加熱により基板温度を１００℃〜７５０℃、例えば３００℃にし、この状態を１時間程度維持することにより第１の酸化金属層３１に対して熱処理を行う。
【００５１】
これにより、熱処理雰囲気中の酸素が第１の酸化金属層３１に侵入して膜中の酸素空孔が消滅するため、熱処理前と比較して第１の酸化金属層３１の酸素空孔の濃度を低減することができる。
【００５２】
本工程における熱処理雰囲気は、このように酸素空孔を低減できる酸素含有雰囲気であれば特に限定されない。そのような酸素含有雰囲気としては、水蒸気、酸素、二酸化炭素、一酸化炭素、二酸化窒素、一酸化窒素のいずれか、又はこれらの混合雰囲気がある。これについては後述の第２実施形態や第３実施形態でも同様である。
【００５３】
なお、熱処理雰囲気に水蒸気を使用する場合には、水蒸気が液化するのを防止するために熱処理時の基板温度を１００℃以上とするのが好ましい。また、熱処理時の基板温度が７５０℃を超えると、第１の酸化金属層３１の酸化アルミニウムが結晶化してその絶縁性が失われてしまう。よって、第１の酸化金属層３１の絶縁性を維持するには、本工程における基板温度を７５０℃以下とするのが好ましい。
【００５４】
次いで、図６（ｂ）に示すように、第１の酸化金属層３１の上に第２の酸化金属層３２としてALD法で酸化アルミニウム層を1nm〜１０nm程度、例えば２nmの厚さに形成する。第２の酸化金属層３２の成膜ガスとしては、例えば水蒸気とTMAガスとの混合ガスがある。なお、水蒸気に代えて酸素プラズマを用いてもよい。また、第２の酸化金属層３２の成膜温度は、例えば１００℃〜５５０℃程度である。
【００５５】
なお、第１の酸化金属層３１とは異なり、その第２の酸化金属層３２に対しては酸素含有雰囲気中で熱処理を行わず、第２の酸化金属層３２に酸素空孔が残った状態とする。これにより、第２の酸化金属層３２の酸素空孔の濃度は、第１の酸化金属層３１の酸素空孔の濃度よりも高くなる。
【００５６】
そして、このような酸素空孔の濃度の相違により、点線円内に示すように各酸化金属層３１、３２には分極Pが生じ、これらの酸化金属層３１、３２により分極層３３が形成される。なお、その分極Pの分極方向は、O2-イオンが多い第１の酸化金属層３１からO2-イオンが少ない第２の酸化金属層３２に向かう方向であり、半導体基板２１の上側を向く。
【００５７】
なお、第２の酸化金属層３２は、絶縁性を示す酸化金属であれば酸化アルミニウム層に限定されず、酸化インジウム層を第２の酸化金属層３２として形成してもよい。
【００５８】
その後に、分極層３３の上側全面にフォトレジストを塗布し、それを露光、現像することにより、ドレイン電極２８寄りの分極層３３の上に第２のレジスト層３６を形成する。
【００５９】
そして、図７（ａ）に示すように、第２のレジスト層３６をマスクにしながら、エッチング液として水酸化テトラメチルアンモニウム(TMAH)溶液を用いて分極層３３をウエットエッチングする。
【００６０】
これにより、分極層３３は、ソース電極２７とドレイン領域２８との間の領域R1のうち、ドレイン領域２８寄りの領域R2に残される。
【００６１】
なお、この例ではドレイン電極２８に分極層３３を接触させず、ドレイン電極２８から間隔をおいて分極層３３を残す。
【００６２】
その後に、第２のレジスト層３６は除去される。
【００６３】
続いて、図７（ｂ）に示すように、半導体基板２１の上側全面に絶縁層３７として窒化シリコン層を１０nm〜１００nm程度、例えば４０nmの厚さに形成する。
【００６４】
その窒化シリコン層は、例えばシランガスとアンモニアガスとを成膜ガスとして使用するプラズマCVD(Chemical Vapor Deposition)法により形成され、大気中の水分から電子供給層２４やキャップ層２５を保護する役割を担う。
【００６５】
更に、フォトリソグラフィとドライエッチングで絶縁層３７をパターニングすることにより、ソース電極２７とドレイン電極２８の間に絶縁層３７を残すと共に、ソース電極２７と分極層３３との間の絶縁層３７に開口３７ａを形成する。なお、そのドライエッチングでは、例えばSF6ガスをエッチングガスとして使用する。
【００６６】
次に、図８に示すように、半導体基板２１の上側全面に蒸着法でニッケル層と金層とをこの順に形成し、更にこれらの金属層をリフトオフ法でパターニングしてゲート電極３９とする。
【００６７】
そのゲート電極３９は、開口３７ａに形成された下部３９ａと、開口３７ａの周囲の絶縁層３７上において基板横方向に傘状に広がるように形成された傘部３９ｂとを備えたマッシュルーム型ゲート電極である。
【００６８】
また、この例ではゲート電極３９がキャップ層２５にショットキー接触するが、キャップ層２５を省くことによりゲート電極３９を電子供給層２４にショットキー接触させてもよい。これについては後述の各実施形態でも同様である。
【００６９】
以上により、本実施形態に係る半導体装置４０の基本構造が完成する。
【００７０】
次に、この半導体装置４０の動作について説明する。
【００７１】
図９は、ピンチオフ時の半導体装置４０の断面図である。
【００７２】
この半導体装置４０によれば、電子走行層２２のGaNと電子供給層２４のAlGaNとの格子定数差に起因したピエゾ分極Qが電子供給層２４に発生し、これにより電子走行層２２に二次元電子ガスeが発生する。
【００７３】
なお、電子供給層２４としてInAlN層やInGaAl層を形成する場合には、ピエゾ分極Pと同じ方向の自発分極が電子供給層２４に誘起され、上記と同様にして二次元電子ガスeが発生する。
【００７４】
そのピエゾ分極Qの分極方向は、電子走行層２２を向いており、分極層３３における分極Pの分極方向とは逆である。そのため、分極層３３の下方においては分極Pがピエゾ分極Qを打ち消すように作用し、二次元電子ガスeの発生が抑制される。
【００７５】
この半導体装置４０では閾値電圧が負電圧となるが、このように二次元電子ガスeの発生が抑制されることで空乏層DLが電子走行層２２にまで到達するようになる。その結果、ドレイン電極２８とゲート電極３９との間の電子の流れを空乏層DLで防止することができ、ゲートリーク電流Cが発生するのを抑制することが可能となる。
【００７６】
本願発明者は、このようにゲートリーク電流Cが抑制されることで閾値電圧が正電圧側にシフトすることを確かめるため、半導体装置４０のゲート電圧とドレイン電流との関係を調査した。
【００７７】
その調査結果を図１０に示す。
【００７８】
図１０の横軸はソース電極２７とゲート電極３９との間のゲート電圧Vgsを示し、縦軸はソース電極２７からドレイン電極２８に流れる単位長さ当たりのドレイン電流Idを示す。
【００７９】
なお、この調査では、比較例として図１に示した半導体装置１のゲート電圧とドレイン電流との関係についても調査した。
【００８０】
図１０に示すように、本実施形態においては、比較例と比べてグラフが正の方向に２Ｖ程度シフトしている。
【００８１】
この結果から、本実施形態のように分極層３３を形成することによりHEMTの閾値電圧が正電圧側にシフトすることが確認できた。
【００８２】
ところで、分極層３３の酸素空孔は電子トラップとして作用し、酸素空孔に電子がトラップされると電流コラプスの原因となる。電流コラプスは、HEMTに高電圧や高電流を供給したときにオン抵抗が増大する現象である。
【００８３】
電流コラプスの発生を抑えるには、分極層３３を形成する領域をなるべく小さくし、分極層３３の酸素空孔に電子がトラップされ難くするのが好ましい。
【００８４】
本実施形態では、図９のようにドレイン電極２８から間隔をおいて分極層３３を形成するため、ドレイン電極２８から出た電子が分極層３３でトラップされ難くなり、電流コラプスの発生を抑えることができる。
【００８５】
更に、ソース電極２７とゲート電極３９との間の領域にも分極層３３を形成しないため、当該領域で電子がトラップされるのを防ぐこともでき、電流コラプスの発生を更に効果的に抑制することができる。
【００８６】
（第２実施形態）
図１１〜図１２は、本実施形態における半導体装置の製造途中の断面図である。
【００８７】
まず、第１実施形態の図３（ａ）〜図５（ｂ）の工程を行うことにより、図１１（ａ）に示すように、最上層に第１の酸化金属層３１が形成された構造を得る。
【００８８】
次いで、図１１（ｂ）に示すように、水蒸気と酸素とを含む雰囲気に紫外線を照射しながら、その雰囲気中で第１の酸化金属層３１に対して熱処理を行う。
【００８９】
その熱処理の条件は特に限定されない。この例では、赤外線ランプ加熱により基板温度を１００℃〜７５０℃、例えば３００℃にし、熱処理時間を１時間程度とする。
【００９０】
このように紫外線を用いることにより雰囲気中の水分子や酸素分子が活性化して酸素ラジカルが発生する。そのため、反応性の高い酸素ラジカルによって第１の酸化金属層３１の膜中の酸素空孔が容易に消滅し、第１実施形態と比較して第１の酸化金属層３１の酸素空孔の濃度を効率的に低減させることができる。
【００９１】
その紫外線の波長は特に限定されない。本実施形態では紫外線源として水銀ランプを使用し、水銀ランプが発光する波長が１８２nm又は２５４nmの紫外線で酸素ラジカルを発生させる。
【００９２】
この後は、第１実施形態の図６（ｂ）〜図８の工程を行うことにより、図１２に示す本実施形態に係る半導体装置４０の基本構造を完成させる。
【００９３】
以上説明した本実施形態によれば、図１１（ｂ）の工程で紫外線を使用するため、熱処理雰囲気に酸素ラジカルを発生させることができ、その酸素ラジカルで効率的に第１の酸化金属層３１の酸素空孔の濃度を低減できる。
【００９４】
（第３実施形態）
本実施形態では、第１実施形態や第２実施形態とは異なる部位に分極層３３を形成する。
【００９５】
図１３〜図１６は、本実施形態に係る半導体装置の製造途中の断面図である。
【００９６】
なお、図１３〜図１６において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【００９７】
まず、図１３（ａ）に示すように、第１実施形態の図３（ａ）〜図５（ａ）の工程を行うことにより、電子供給層２４の上にキャップ層２５、ソース電極２７、及びドレイン電極２８の各々が形成された構造を得る。
【００９８】
次いで、図１３（ｂ）に示すように、半導体基板２１の上側全面に絶縁層３７として窒化シリコン層を１０nm〜１００nm程度、例えば４０nmの厚さに形成した後、その絶縁層３７をパターニングしてソース電極２７とドレイン電極２８の間に残す。
【００９９】
なお、その窒化シリコン層は、例えばシランガスとアンモニアガスとを成膜ガスとして使用するプラズマCVD法により形成される。
【０１００】
次に、図１４（ａ）に示すように、ソース電極２７、ドレイン電極２８、及び絶縁層３７の各々の上にALD法で酸化アルミニウム層を1nm〜１０nm程度、例えば２nmの厚さに形成し、その酸化アルミニウム層を第１の酸化金属層３１とする。第１の酸化金属層３１の成膜条件は第１実施形態と同様なのでその説明は省略する。
【０１０１】
そして、図１４（ｂ）に示すように、水蒸気と酸素とを含む雰囲気中で基板温度を１００℃〜７５０℃、例えば３００℃とする条件で第１の酸化金属層３１に対して熱処理を１時間程度行うことにより、第１の酸化金属層３１の酸素空孔の濃度を低減する。
【０１０２】
続いて、図１５（ａ）に示すように、第１の酸化金属層３１の上に第２の酸化金属層３２としてALD法で酸化アルミニウム層を1nm〜１０nm程度、例えば２nmの厚さに形成し、各酸化金属層３１、３２を分極層３３とする。
【０１０３】
なお、第２の酸化金属層３２の成膜条件は第１実施形態と同様なのでその説明は省略する。
【０１０４】
また、第１実施形態と同様に、第２の酸化金属層３２に対しては酸素含有雰囲気中での熱処理を行わないため、第２の酸化金属層３２には酸素空孔が残った状態となる。これにより、第２の酸化金属層３２における酸素空孔の濃度が第１の酸化金属層３１のそれよりも高くなり、各酸化金属層３２の酸素空孔の濃度差に起因した分極Pが分極層３３に現れる。
【０１０５】
その後に、分極層３３の上側全面にフォトレジストを塗布し、それを露光、現像することにより、ドレイン電極２８寄りの分極層３３の上に第２のレジスト層３６を形成する。
【０１０６】
次に、図１５（ｂ）に示すように、第２のレジスト層３６をマスクにしながら、エッチング液として水酸化テトラメチルアンモニウム溶液を用いて分極層３３をウエットエッチングする。
【０１０７】
これにより、分極層３３は、ソース電極２７とドレイン領域２８との間の領域R1のうち、ドレイン領域２８寄りの領域R2に残される。
【０１０８】
その後に、第２のレジスト層３６は除去される。
【０１０９】
次いで、図１６（ａ）に示すように、フォトリソグラフィとドライエッチングにより絶縁層３７をパターニングすることにより、ソース電極２７と分極層３３との間に開口３７ａを形成する。なお、そのドライエッチングで使用するエッチングガスとしては、例えばSF6ガスがある。
【０１１０】
また、そのエッチングの後には、開口３７ａとドレイン電極２８との間に分極層３３が位置するようになる。
【０１１１】
そして、図１６（ｂ）に示すように、半導体基板２１の上側全面に蒸着法でニッケル層と金層とをこの順に形成し、更にこれらの金属層をリフトオフ法でパターニングしてゲート電極３９とする。
【０１１２】
第１実施形態と同様に、そのゲート電極３９は下部３９ａと傘部３９ｂとを備えたマッシュルーム型ゲート電極であって、開口３７ａの横の分極層３３の上に傘部３９ｂが形成される。
【０１１３】
以上により、本実施形態に係る半導体装置４１の基本構造が完成する。
【０１１４】
図１７は、ピンチオフ時の半導体装置４１の断面図である。
【０１１５】
図１７に示すように、本実施形態においてもピエゾ分極Qにより電子走行層２２に二次元電子ガスeが発生する。そして、分極層３３の分極Pがそのピエゾ分極Qを打ち消すように作用するため、第１実施形態と同様に傘部３９ｂの下方の空乏層DLが電子走行層２２まで到達し、ゲートリーク電流Cが発生するのを抑制することができる。
【０１１６】
（第４実施形態）
第１〜第３実施形態では、分極層３３として第１の酸化金属層３１と第２の酸化金属層３２の積層構造を採用した。
【０１１７】
本実施形態では、分極層を形成するために以下のようにして単層の酸化金属層を形成する。
【０１１８】
図１８〜図２１は、本実施形態に係る半導体装置の製造途中の断面図である。
【０１１９】
なお、１８〜図２１において、第１〜第３実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１２０】
まず、図１８（ａ）に示すように、第３実施形態の図１３（ａ）、（ｂ）の工程を行うことにより、最上層に絶縁層３７が形成された構造を得る。
【０１２１】
次に、図１８（ｂ）に示すように、ソース電極２７、ドレイン電極２８、及び絶縁層３７の各々の上にALD法で酸化アルミニウム層を形成し、その酸化アルミニウム層を酸化金属層４３とする。
【０１２２】
酸化金属層４３の成膜条件は特に限定されない。例えば、成膜ガスとして水蒸気とTMAガスとの混合ガスを使用しながら、基板温度を１００℃〜５５０℃程度に維持することにより、厚さが1nm〜１０nm程度、例えば２nmの酸化アルミニウム層を酸化金属層４３として形成する。なお、水蒸気に代えて酸素プラズマを用いてもよい。
【０１２３】
また、酸化金属層４３は酸化アルミニウム層に限定されず、酸化インジウム層を酸化金属層４３として形成してもよい。
【０１２４】
次に、図１９（ａ）に示すように、酸素が排除された窒素雰囲気中で酸化金属層４３に対して熱処理を行う。
【０１２５】
これにより、点線円内に示すように、酸化金属層４３に含まれていた酸素が絶縁層３７の表層３７ｂに移動して表層３７ｂの酸素空孔の濃度が低くなると共に、酸化金属層４３の酸素空孔の濃度が表層３７ｂにおけるよりも高くなる。
【０１２６】
その結果、酸素空孔の濃度差に起因した分極Pが酸化金属層４３と表層３７ｂとに発生し、酸化金属層４３と表層３７ｂとは分極層４５となる。
【０１２７】
その分極Pの分極方向は、第１実施形態や第２実施形態と同様にO2-イオンが多い表層３７ｂからO2-イオンが少ない酸化金属層４３に向かう方向であり、半導体基板２１の上側を向く。
【０１２８】
なお、酸素を含む雰囲気中で本工程の熱処理を行うと、雰囲気中の酸素によって酸化金属層４３の酸素空孔の濃度が低くなるため、分極層４５に分極Pが発生しなくなるおそれがある。
【０１２９】
よって、酸化金属層４３と表層３７ｂとの酸素空孔の濃度差を明確に出して分極Pを強くするには、本実施形態のように酸素が排除された雰囲気中で熱処理を行うのが好ましい。
【０１３０】
次に、図１９（ｂ）に示すように、分極層４５の上側全面にフォトレジストを塗布し、それを露光、現像することにより、ドレイン電極２８寄りの分極層４５の上に第２のレジスト層３６を形成する。
【０１３１】
そして、図２０（ａ）に示すように、第２のレジスト層３６をマスクにしながら、エッチング液として水酸化テトラメチルアンモニウム溶液を用いて分極層４５をウエットエッチングする。
【０１３２】
これにより、分極層４５は、ソース電極２７とドレイン領域２８との間の領域R1のうち、ドレイン領域２８寄りの領域R2に残される。
【０１３３】
その後に、第２のレジスト層３６は除去される。
【０１３４】
次いで、図２０（ｂ）に示すように、フォトリソグラフィとドライエッチングにより絶縁層３７をパターニングすることにより、ソース電極２７と分極層３３との間に開口３７ａを形成する。なお、そのドライエッチングで使用するエッチングガスとしては、例えばSF6ガスがある。
【０１３５】
また、そのエッチングの後には、開口３７ａとドレイン電極２８との間に分極層４５が位置するようになる。
【０１３６】
続いて、図２１に示すように、半導体基板２１の上側全面に蒸着法でニッケル層と金層とをこの順に形成し、更にこれらの金属層をリフトオフ法でパターニングしてゲート電極３９とする。
【０１３７】
第１〜第３実施形態と同様に、そのゲート電極３９は下部３９ａと傘部３９ｂとを備えたマッシュルーム型ゲート電極であって、開口３７ａの横の分極層４５の上に傘部３９ｂが形成される。
【０１３８】
以上により、本実施形態に係る半導体装置５０の基本構造が完成する。
【０１３９】
図２２は、ピンチオフ時の半導体装置５０の断面図である。
【０１４０】
図２２に示すように、本実施形態においても電子走行層２２と電子供給層２４との格子定数差に起因したピエゾ分極Qが分極層４５の分極Pによって打ち消されるため、傘部３９ｂの下方で二次元電子ガスeが発生し難くなる。その結果、第１〜第３実施形態と同様に傘部３９ｂの下方の空乏層DLが電子走行層２２まで到達し、ゲートリーク電流Cが発生するのを抑制することができる。
【０１４１】
（第５実施形態）
本実施形態では、第１〜第４実施形態に係る半導体装置４０、４１、５０を備えたディスクリートパッケージについて説明する。
【０１４２】
図２３は、本実施形態に係るディスクリートパッケージの平面図である。
【０１４３】
このディスクリートパッケージ１００は、半導体装置４０、４１、５０のいずれかを含むHEMTチップ１０１と、そのHEMTチップ１０１を封止する樹脂１０２とを有する。
【０１４４】
このうち、HEMTチップ１０１には、ゲートパッド１０３、ドレインパッド１０４、及びソースパッド１０５が設けられる。これらのパッドの各々は、不図示の配線を介して、前述のゲート電極３９、ドレイン電極２８、及びソース電極２７の各々と電気的に接続される。
【０１４５】
また、樹脂１０２には、ゲートリード１１０、ドレインリード１１１、及びソースリード１１２の各々の一部が埋没される。このうち、ドレインリード１１１には正方形状のランド１１１ａが設けられており、ダイアタッチ材１０７によりランド１１１ａにHEMTチップ１０１が接着される。
【０１４６】
そして、これらのリード１１０、１１１、１１２の各々は、アルミニウム線等の金属ワイヤ１１４を介してそれぞれゲートパッド１０３、ドレインパッド１０４、及びソースパッド１０５の各々に電気的に接続される。
【０１４７】
以上説明した本実施形態によれば、ゲートリーク電流が抑制された半導体装置４０、４１、５０のいずれかをHEMTチップ１０１が含むため、ゲートリーク電流が少なく高出力用途に適したディスクリートパッケージ１００を提供することができる。
【０１４８】
（第６実施形態）
本実施形態では、第５実施形態のHEMTチップ１０１を用いたPFC（Power Factor Correction）回路について説明する。
【０１４９】
図２４は、そのPFC回路の回路図である。
【０１５０】
図２４に示すように、PFC回路２００は、ダイオード２０１、チョークコイル２０２、コンデンサ２０３、２０４、ダイオードブリッジ２０５、交流電源２０６、及びスイッチ素子２１０を有する。
【０１５１】
このうち、スイッチ素子２１０としては、第５実施形態で説明したHEMTチップ１０１を採用し得る。そのスイッチ素子２１０のドレイン電極は、ダイオード２０１のアノード端子と、チョークコイル２０２の一端子とに接続される。
【０１５２】
また、スイッチ素子２１０のソース電極は、コンデンサ２０３の一端子と、コンデンサ２０４の一端子とに接続される。
【０１５３】
なお、スイッチ素子２１０のゲート電極には不図示のゲートドライバが接続される。
【０１５４】
更に、コンデンサ２０３の他端子とチョークコイル２０２の他端子とが接続されると共に、コンデンサ２０４の他端子とダイオード２０１のカソード端子とが接続される。
【０１５５】
そして、コンデンサ２０３の両端子間にはダイオードブリッジ２０５を介して交流電源２０６が接続され、コンデンサ２０４の両端子間には直流電源DCが接続される。
【０１５６】
（第７実施形態）
本実施形態では、第５実施形態のHEMTチップ１０１を用いた電源装置について説明する。
【０１５７】
図２５は、その電源装置の回路図である。なお、図２５において、第６実施形態で説明したのと同じ要素には第６実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１５８】
図２５に示すように、電源装置３００は、高圧の一次側回路３０１、低圧の二次側回路３０２、及びこれらの間に接続されたトランス３０３を備える。
【０１５９】
このうち、一次側回路３０１には、第６実施形態で説明したPFC回路２００と、そのPFC回路２００のコンデンサ２０４の両端子間に接続されたフルブリッジインバータ回路３０４が設けられる。
【０１６０】
そのフルブリッジインバータ回路３０４には、四つのスイッチ素子３０４ａ、３０４ｂ、３０４ｃ、３０４ｄが設けられる。これらのスイッチ素子３０４ａ、３０４ｂ、３０４ｃ、３０４ｄの各々としては、第３実施形態で説明したHEMTチップ１０１を採用し得る。
【０１６１】
一方、二次側回路３０２は、三つのスイッチ素子３０２ａ、３０２ｂ、３０２ｃを備える。これらのスイッチ素子３０２ａ、３０２ｂ、３０２ｃとしては、例えば、シリコン基板にチャネルが形成されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を採用し得る。
【０１６２】
以上説明した本実施形態によれば、スイッチ素子２１０、３０４ａ、３０４ｂ、３０４ｃ、３０４ｄの各々にHEMTチップ１０１を採用する。そのHEMTチップ１０１においてはゲートリーク電流が発生し難いため、高出力用途に適した電源装置３００を提供することができる。
【０１６３】
（第８実施形態）
本実施形態では、第６実施形態のHEMTチップ１０１を用いた高周波増幅器について説明する。
【０１６４】
図２６は、その高周波増幅器の回路図である。
【０１６５】
図２６に示すように、高周波増幅器４００は、ディジタル・プレディストーション回路４０１、ミキサ４０２、４０３、及びパワーアンプ４０４を備える。
【０１６６】
このうち、ディジタル・プレディストーション回路４０１は、入力信号の非線形歪みを補償する。また、ミキサ４０２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。
【０１６７】
そして、パワーアンプ４０４は、前述のHEMTチップ１０１を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、スイッチの切り替えにより、出力側の信号をミキサ４０３で交流信号とミキシングしてディジタル・プレディストーション回路４０１に送出できる。
【０１６８】
以上説明した本実施形態によれば、パワーアンプ４０４が内蔵するHEMTチップ１０１においてゲートリーク電流が発生し難いため、高出力用途に適した高周波増幅器４００を提供することができる。
【０１６９】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【０１７０】
（付記１）  半導体基板と、
前記半導体基板の上に形成された電子走行層と、
前記電子走行層の上に形成され、前記電子走行層を向いた方向に分極した電子供給層と、
前記電子供給層の上に形成されたソース電極と、
前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の領域に形成され、前記電子供給層の分極方向とは逆方向に分極した分極層と、
前記ソース電極と前記分極層との間における前記電子供給層の上に形成されたゲート電極と、
を有する半導体装置。
【０１７１】
（付記２）  前記分極層は、前記ドレイン電極から間隔をおいて形成されたことを特徴とする付記１に記載の半導体装置。
【０１７２】
（付記３）  前記分極層は、
第１の酸化金属層と、
前記第１の酸化金属層の上に形成され、前記第１の酸化金属層よりも酸素空孔の濃度が高い第２の酸化金属層とを有することを特徴とする付記１に記載の半導体装置。
【０１７３】
（付記４）  前記分極層の上に形成され、前記ソース電極と前記ドレイン電極との間に開口を備えた絶縁層を更に有し、
前記開口内と、前記開口の周囲の前記絶縁層の上に、前記ゲート電極が形成されたことを特徴とする付記３に記載の半導体装置。
【０１７４】
（付記５）  前記電子供給層の上に形成され、前記ソース電極と前記ドレイン電極との間に開口を備えた絶縁層を更に有し、
前記開口の横の前記絶縁層の上に前記分極層が形成されて、
前記開口内と前記分極層の上とに前記ゲート電極が形成されたことを特徴とする付記３に記載の半導体装置。
【０１７５】
（付記６）  前記第１の酸化金属層と前記第２の酸化金属層は、酸化アルミニウム層又は酸化インジウム層であることを特徴とする付記３に記載の半導体装置。
【０１７６】
（付記７）  前記電子供給層の上に形成された絶縁層と、
前記絶縁層の上に形成され、前記絶縁層の表層よりも酸素空孔の濃度が高い酸化金属層とを更に有し、
前記分極層は、前記表層と前記酸化金属層から形成されたことを特徴とする付記１に記載の半導体装置。
【０１７７】
（付記８）  前記酸化金属層は、酸化アルミニウム層又は酸化インジウム層であることを特徴とする付記７に記載の半導体装置。
【０１７８】
（付記９）  半導体基板の上に電子走行層を形成する工程と、
前記電子走行層の上に、前記電子走行層を向いた方向に分極した電子供給層を形成する工程と、
前記電子供給層の上にソース電極を形成する工程と、
前記電子供給層の上に、前記ソース電極から間隔をおいてドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間の領域に、前記電子供給層の分極方向とは逆方向に分極した分極層を形成する工程と、
前記ソース電極と前記分極層との間における前記電子供給層の上にゲート電極を形成する工程と、
を有する半導体装置の製造方法。
【０１７９】
（付記１０）  前記分極層を形成する工程は、
前記電子供給層の上に第１の酸化金属層を形成する工程と、
酸素含有雰囲気中において前記第１の酸化金属層を熱処理する工程と、
前記熱処理の後に、前記第１の酸化金属層の上に第２の酸化金属層を形成し、前記第１の酸化金属層と前記第２の酸化金属層とを前記分極層にする工程とを有することを特徴とする付記９に記載の半導体装置の製造方法。
【０１８０】
（付記１１）  前記熱処理をする工程において、前記酸素含有雰囲気に紫外線を照射することを特徴とする付記１０に記載の半導体装置の製造方法。
【０１８１】
（付記１２）  前記電子供給層の上に絶縁層を形成する工程を更に有し、
前記分極層を形成する工程は、
前記絶縁層の上に酸化金属層を形成する工程と、
酸素が排除された雰囲気中で前記酸化金属層を熱処理することにより、前記絶縁層の表層と、前記表層の上の前記酸化金属層とを前記分極層にする工程とを有することを特徴とする付記９に記載の半導体装置の製造方法。
【符号の説明】
【０１８２】
１、４０、４１…半導体装置、２、２１…半導体基板、３、２２…電子走行層、４、２３…スペーサ層、５、２４…電子供給層、６、２７…ソース電極、７、２８…ドレイン電極、８、２５…キャップ層、９、３７…絶縁層、９ａ、３７ａ…開口、１０、３９…ゲート電極、１０ａ、３９ａ…下部、１０ｂ、３９ｂ…傘部、２６…第１のレジスト層、３１…第１の酸化金属層、３２…第２の酸化金属層、３３、４５…分極層、３６…第２のレジスト層、３７ｂ…表層、４３…酸化金属層、１００…ディスクリートパッケージ、１０１…HEMTチップ、１０２…樹脂、１０３…ゲートパッド、１０４…ドレインパッド、１０５…ソースパッド、１０７…ダイアタッチ材、１１０…ゲートリード、１１１ａ…ランド、１１１…ドレインリード、１１２…ソースリード、１１４…金属ワイヤ、２００…PFC回路、２０１…ダイオード、２０２…チョークコイル、２０３、２０４…コンデンサ、２０５…ダイオードブリッジ、２０６…交流電源、３０１…一次側回路、３０２…二次側回路、３０３…トランス、３０４…フルブリッジインバータ回路、３０２ａ、３０２ｂ、３０２ｃ…スイッチ素子、４００…高周波増幅器、４０１…ディジタル・プレディストーション回路、４０２、４０３…ミキサ、４０４…パワーアンプ。
【図１】
2019033200.tif 000003
【図２】
2019033200.tif 000004
【図３】
2019033200.tif 000005
【図４】
2019033200.tif 000006
【図５】
2019033200.tif 000007
【図６】
2019033200.tif 000008
【図７】
2019033200.tif 000009
【図８】
2019033200.tif 000010
【図９】
2019033200.tif 000011
【図１０】
2019033200.tif 000012
【図１１】
2019033200.tif 000013
【図１２】
2019033200.tif 000014
【図１３】
2019033200.tif 000015
【図１４】
2019033200.tif 000016
【図１５】
2019033200.tif 000017
【図１６】
2019033200.tif 000018
【図１７】
2019033200.tif 000019
【図１８】
2019033200.tif 000020
【図１９】
2019033200.tif 000021
【図２０】
2019033200.tif 000022
【図２１】
2019033200.tif 000023
【図２２】
2019033200.tif 000024
【図２３】
2019033200.tif 000025
【図２４】
2019033200.tif 000026
【図２５】
2019033200.tif 000027
【図２６】
2019033200.tif 000028