(57)【要約】【課題】各相出力電流の平衡制御を必要としない多相コンバータを提供する。【解決手段】多相コンバータ１は、入力部と出力部との間で電力変換を行うハードスイッチコンバータ１０と、ハードスイッチコンバータ１０に対して並列接続された少なくとも一つのソフトスイッチコンバータ２０（１）〜２０（ｎ）と、出力部に現れる出力電圧Ｖｏを検出して電圧検出信号ＤＥＴ１を生成する電圧検出部４０と、電圧検出信号ＤＥＴ１に応じて出力電圧Ｖｏが目標値となるようにハードスイッチコンバータ１０の駆動制御を行う出力電圧制御部３１と、出力部に流れる負荷電流Ｉｏを検出して電流検出信号ＤＥＴ２を生成する電流検出部５０と、電流検出信号ＤＥＴ２に応じてソフトスイッチコンバータ２０（１）〜２０（ｎ）の駆動相数切替制御を行う駆動相数切替制御部３２を有する。【選択図】図１
2019017149.tif 000002
【特許請求の範囲】
【請求項１】
入力部と出力部との間で電力変換を行うハードスイッチコンバータと、
前記ハードスイッチコンバータに対して並列に接続された少なくとも一つのソフトスイッチコンバータと、
を有することを特徴とする多相コンバータ。
【請求項２】
前記出力部に現れる出力電圧を検出して電圧検出信号を生成する電圧検出部と、
前記電圧検出信号に応じて前記出力電圧が目標値となるように前記ハードスイッチコンバータの駆動制御を行う出力電圧制御部と、
をさらに有することを特徴とする請求項１に記載の多相コンバータ。
【請求項３】
前記出力部に流れる負荷電流を検出して電流検出信号を生成する電流検出部と、
前記電流検出信号に応じて前記ソフトスイッチコンバータの駆動相数切替制御を行う駆動相数切替制御部と、
をさらに有することを特徴とする請求項２に記載の多相コンバータ。
【請求項４】
前記駆動相数切替制御部は、駆動中のソフトスイッチコンバータにそれぞれ流れるソフトスイッチング出力電流の合計が前記負荷電流を超えないように、前記ソフトスイッチコンバータの駆動相数切替制御を行うことを特徴とする請求項３に記載の多相コンバータ。
【請求項５】
前記駆動相数切替制御部は、前記電流検出信号と所定の閾値信号とを比較して比較信号を生成するコンパレータを含み、前記比較信号に応じて前記ソフトスイッチコンバータの駆動相数切替制御を行うことを特徴とする請求項４に記載の多相コンバータ。
【請求項６】
前記コンパレータは、ヒステリシスコンパレータであることを特徴とすることを特徴とする請求項５に記載の多相コンバータ。
【請求項７】
前記負荷電流をＩｏとし、前記ソフトスイッチング出力電流をＩｓｆとし、ヒステリシス設定電流をＩｘ及びＩｙ（ただし０≦Ｉｙ＜Ｉｘ）とすると、前記駆動相数切替制御部は、前記負荷電流の増大時に（Ｉｏ−Ｉｘ）／Ｉｓｆに応じて駆動相数を決定し、前記負荷電流の減少時に（Ｉｏ−Ｉｙ）／Ｉｓｆに応じて駆動相数を決定することを特徴とする請求項４に記載の多相コンバータ。
【請求項８】
前記ソフトスイッチコンバータは、出力トランジスタと、コイルと、キャパシタと、を含み、ＬＣ共振により前記出力トランジスタの両端間電圧または両端間電流がゼロ値となるタイミングで前記出力トランジスタをスイッチングすることを特徴とする請求項１〜請求項７のいずれか一項に記載の多相コンバータ。
【請求項９】
請求項１〜請求項８のいずれか一項に記載の多相コンバータと、
前記多相コンバータから電力供給を受けて動作する負荷と、
を有することを特徴とする電子機器。
【請求項１０】
バッテリと、
前記バッテリから電力供給を受けて動作する請求項９に記載の電子機器と、
を有することを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書中に開示されている発明は、多相コンバータに関する。
【背景技術】
【０００２】
近年、様々な電子機器の電源手段として、多相コンバータが用いられている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２２０９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数相のスイッチコンバータを並列に駆動する多相コンバータであれば、単相のスイッチコンバータよりも、重負荷時の導通損失を抑えることができるので、高い変換効率を実現することが可能である。
【０００５】
しかしながら、従来の多相コンバータでは、各相のスイッチコンバータにそれぞれ流れる出力電流（以下では各相出力電流と略称する）の平衡が崩れると、各相毎の損失が増大してしまう。そのため、電流センサを複数設けて各相出力電流を検出し、それぞれの平衡制御を行わなければならず、回路規模やコストの面で更なる改善の余地があった。
【０００６】
本明細書中に開示されている発明は、本願の発明者らが見出した上記課題に鑑み、各相出力電流の平衡制御を必要としない多相コンバータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書中に開示されている多相コンバータは、入力部と出力部との間で電力変換を行うハードスイッチコンバータと、前記ハードスイッチコンバータに対して並列接続された少なくとも一つのソフトスイッチコンバータを有する構成（第１の構成）とされている。
【０００８】
なお、上記第１の構成から成る多相コンバータは、前記出力部に現れる出力電圧を検出して電圧検出信号を生成する電圧検出部と、前記電圧検出信号に応じて前記出力電圧が目標値となるように前記ハードスイッチコンバータの駆動制御を行う出力電圧制御部と、をさらに有する構成（第２の構成）にするとよい。
【０００９】
また、上記第２の構成から成る多相コンバータは、前記出力部に流れる負荷電流を検出して電流検出信号を生成する電流検出部と、前記電流検出信号に応じて前記ソフトスイッチコンバータの駆動相数切替制御を行う駆動相数切替制御部とをさらに有する構成（第３の構成）にするとよい。
【００１０】
また、上記第３の構成から成る多相コンバータにおいて、前記駆動相数切替制御部は、駆動中のソフトスイッチコンバータにそれぞれ流れるソフトスイッチング出力電流の合計が前記負荷電流を超えないように、前記ソフトスイッチコンバータの駆動相数切替制御を行う構成（第４の構成）にするとよい。
【００１１】
また、上記第４の構成から成る多相コンバータにおいて、前記駆動相数切替制御部は、前記電流検出信号と所定の閾値信号を比較して比較信号を生成するコンパレータを含み、前記比較信号に応じて前記ソフトスイッチコンバータの駆動相数切替制御を行う構成（第５の構成）にするとよい。
【００１２】
また、上記第５の構成から成る多相コンバータにおいて、前記コンパレータは、ヒステリシスコンパレータである構成（第６の構成）にするとよい。
【００１３】
また、上記第４の構成から成る多相コンバータにおいて、前記負荷電流をＩｏとして、前記ソフトスイッチング出力電流をＩｓｆとして、ヒステリシス設定電流をＩｘ及びＩｙ（ただし０≦Ｉｙ＜Ｉｘ）とすると、前記駆動相数切替制御部は、前記負荷電流の増大時に（Ｉｏ−Ｉｘ）／Ｉｓｆに応じて駆動相数を決定し、前記負荷電流の減少時に（Ｉｏ−Ｉｙ）／Ｉｓｆに応じて駆動相数を決定する構成（第７の構成）にするとよい。
【００１４】
また、上記第１〜第７いずれかの構成から成る多相コンバータにおいて、前記ソフトスイッチコンバータは、出力トランジスタと、コイルと、キャパシタと、を含み、ＬＣ共振により前記出力トランジスタの両端間電圧または両端間電流がゼロ値となるタイミングで前記出力トランジスタをスイッチングする構成（第８の構成）にするとよい。
【００１５】
また、本明細書中に開示されている電子機器は、上記第１〜第８いずれかの構成から成る多相コンバータと、前記多相コンバータから電力供給を受けて動作する負荷と、を有する構成（第９の構成）とされている。
【００１６】
また、本明細書中に開示されている車両は、バッテリと、前記バッテリから電力供給を受けて動作する上記第９の構成から成る電子機器と、を有する構成（第１０の構成）とされている。
【発明の効果】
【００１７】
本明細書中に開示されている発明によれば、各相出力電流の平衡制御を必要としない多相コンバータを提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】多相コンバータの全体構成を示す図
【図２】ソフトスイッチング出力電流と出力電圧との相関図
【図３】相数固定時の出力波形図（Ｉｏ＝４０Ａ）
【図４】相数固定時の出力波形図（Ｉｏ＝２０Ａ）
【図５】相数固定時の出力波形図（Ｉｏ＝５Ａ）
【図６】負荷電流と駆動相数との相関図
【図７】駆動相数切替制御時の出力波形図
【図８】各スイッチコンバータの一構成例を示す図
【図９】出力電圧制御部の一構成例を示す図
【図１０】駆動相数切替制御部の一構成例を示す図
【図１１】駆動相数切替制御の一例を示すタイミングチャート
【図１２】駆動相数切替制御の変形例を示すタイミングチャート
【図１３】車両の一構成例を示す外観図
【発明を実施するための形態】
【００１９】
＜多相コンバータ＞
図１は、多相コンバータの全体構成を示す図である。本構成例の多相コンバータ１は、直流電圧源Ｅから供給される入力電圧Ｖｉを所望の出力電圧Ｖｏに変換して負荷Ｚに供給する非絶縁型ＤＣ／ＤＣコンバータであり、ハードスイッチコンバータ１０と、ｎ相（ただしｎ≧１）のソフトスイッチコンバータ２０（１）〜２０（ｎ）と、制御ユニット３０と、電圧検出部４０と、電流検出部５０を有する。なお、本図において、実線はパワーラインを示しており、破線は信号ラインを示している。
【００２０】
ハードスイッチコンバータ１０は、入力部（＝直流電圧源Ｅの正極端）と出力部（＝負荷Ｚの高電位端）との間で電力変換を行うことにより、出力電圧Ｖｏ及びハードスイッチング出力電流ＩＨを生成する。
【００２１】
ソフトスイッチコンバータ２０（１）〜２０（ｎ）は、それぞれ、ハードスイッチコンバータ１０に対して並列に接続されており、ソフトスイッチング出力電流ＩＳ１〜ＩＳｎを生成する。
【００２２】
制御ユニット３０は、ハードスイッチコンバータ１０及びソフトスイッチコンバータ２０（１）〜２０（ｎ）それぞれの動作を統括的に制御する主体であり、出力電圧制御部３１と、駆動相数切替制御部３２と、を含む。
【００２３】
出力電圧制御部３１は、電圧検出信号ＤＥＴ１に応じて出力電圧Ｖｏが目標値となるようにハードスイッチコンバータ１０の駆動制御を行う。このように、電圧検出信号ＤＥＴ１は、あくまで、ハードスイッチコンバータ１０の駆動制御に用いられるものであって、ソフトスイッチコンバータ２０（１）〜２０（ｎ）それぞれの駆動制御に用いられるものではない。
【００２４】
駆動相数切替制御部３２は、電流検出信号ＤＥＴ２に応じてソフトスイッチコンバータ２０（１）〜２０（ｎ）の駆動相数切替制御を行う。この点については後述する。
【００２５】
電圧検出部４０は、出力部に現れる出力電圧Ｖｏを検出して電圧検出信号ＤＥＴ１を生成する。例えば、電圧検出信号ＤＥＴ１は、出力電圧Ｖｏの分圧電圧とすればよい。
【００２６】
電流検出部５０は、出力部に流れる負荷電流Ｉｏ（≒ＩＨ＋ＩＳ１＋…＋ＩＳｎ）を検出して電流検出信号ＤＥＴ２を生成する。例えば、電流検出信号ＤＥＴ１は、負荷電流Ｉｏを電流／電圧変換して得られるセンス電圧とすればよい。
【００２７】
このように、本構成例の多相コンバータ１は、ハードスイッチコンバータ１０とソフトスイッチコンバータ２０（１）〜２０（ｎ）を並列動作させる構成とされている。以下では、その技術的意義について詳述する。
【００２８】
図２は、ソフトスイッチコンバータ２０（＊）（ただし＊＝１，２，…，ｎ）として、非絶縁型の降圧ＤＣ／ＤＣコンバータを用いた場合における、ソフトスイッチング出力電流ＩＳ＊と出力電圧Ｖｏとの相関図である。
【００２９】
本図で示したように、ソフトスイッチング出力電流ＩＳ＊と出力電圧Ｖｏとの間には、明確な相関があり、出力電圧Ｖｏを固定すれば、ソフトスイッチング出力電流ＩＳ（＊）も固定される。本図の例に即して述べると、出力電圧Ｖｏを２０Ｖに固定すれば、ソフトスイッチング出力電流ＩＳ（＊）が１１Ａ程度で固定される。
【００３０】
上記の知見に鑑みれば、ハードスイッチコンバータ１０とソフトスイッチコンバータ２０（１）〜２０（ｎ）を並列動作させ、ハードスイッチコンバータ１０を用いて出力電圧Ｖｏを固定することにより、ソフトスイッチコンバータ２０（１）〜２０（ｎ）をそれぞれ定電流源として使用することが可能となる。
【００３１】
従って、出力電圧Ｖｏに応じて定まるソフトスイッチング出力電流Ｉｓ（＊）が流れているときに最も変換効率が高くなるように、ソフトスイッチコンバータ２０（１）〜２０（ｎ）の回路設計を行っておけば、各相出力電流の平衡制御を何ら要することなく、高い変換効率を実現することが可能となる。
【００３２】
＜駆動相数切替制御＞
次に、ソフトスイッチコンバータ２０（１）〜２０（ｎ）の駆動相数切替制御についてその技術的意義を説明する。
【００３３】
図３〜図５は、それぞれ、ソフトスイッチコンバータ２０（１）〜２０（ｎ）の駆動相数Ｐｎｕｍが「１」に固定されている場合の出力波形図である。なお、各図の上段には、出力電圧Ｖｏが描写されており、各図の下段には、負荷電流Ｉｏ、ハードスイッチング出力電流ＩＨ、及び、ソフトスイッチング出力電流ＩＳ（＝ソフトスイッチング出力電流ＩＳ１〜ＩＳｎの合計に相当）が描写されている。
【００３４】
また、シミュレーション条件としては、出力電圧Ｖｏの目標値を２０Ｖ（全図共通）とし、負荷電流Ｉｏをそれぞれ４０Ａ（図３），２０Ａ（図４），５Ａ（図５）とする。
【００３５】
先にも述べたように、ソフトスイッチコンバータ２０は、基本的に、負荷Ｚの重さ（＝負荷電流Ｉｏの大きさ）に依ることなく、出力電圧Ｖｏに応じた一定のソフトスイッチング電流ＩＳを流そうとする。例えば、出力電圧Ｖｏが目標値の２０Ｖで固定されているときには、ソフトスイッチング出力電流ＩＳが１０Ａ程度で固定される。
【００３６】
なお、負荷電流Ｉｏがソフトスイッチング電流ＩＳよりも大きいときには、ハードスイッチング電流ＩＨが流れるので、ハードスイッチコンバータ１０が正常に動作し、出力電圧Ｖｏが目標値（＝２０Ｖ）に固定される。
【００３７】
例えば、図３で示したように、Ｉｏ＝４０Ａ（＞ＩＳ）であるときには、ＩＨ≒３０Ａとなり、ＩＳ≒１０Ａとなる。また、図４で示したように、Ｉｏ＝２０Ａ（＞ＩＳ）であるときには、ＩＨ≒ＩＳ≒１０Ａとなる。
【００３８】
しかしながら、負荷電流Ｉｏがソフトスイッチング電流ＩＳよりも小さいときには、ハードスイッチング電流ＩＨが流れなくなるので、ハードスイッチコンバータ１０が正常に動作しなくなり、出力電圧Ｖｏを目標値（＝２０Ｖ）に固定することができなくなる。
【００３９】
例えば、図５で示したように、Ｉｏ＝５Ａ（＜ＩＳ）であるときには、ＩＨ≒０Ａとなり、ＩＳ≒Ｉｏとなる。その結果、ハードスイッチコンバータ１０の出力帰還制御が働かなくなり、出力電圧Ｖｏが目標値（＝２０Ｖ）から上昇してしまう。
【００４０】
上記の知見に鑑み、駆動相数切替制御部３２は、駆動中のソフトスイッチコンバータ２０（１）〜２０（ｎ）にそれぞれ流れるソフトスイッチング出力電流ＩＳ１〜ＩＳｎの合計が負荷電流Ｉｏを超えないように、ソフトスイッチコンバータ２０（１）〜２０（ｎ）の駆動相数切替制御を行う。
【００４１】
図６は、負荷電流Ｉｏと駆動相数Ｐｎｕｍとの相関図である。なお、ソフトスイッチコンバータ２０（１）〜２０（ｎ）の仕様は、出力電圧Ｖｏが２０Ｖで固定されているときに、ソフトスイッチング出力電流ＩＳ１〜ＩＳｎが１０Ａで固定されるものとする。
【００４２】
例えば、本図で示すように、Ｉｏ＝８ＡであるときにＰｎｕｍ＝０とし、Ｉｏ＝１６ＡであるときにＰｎｕｍ＝１とし、Ｉｏ＝２４ＡであるときにＰｎｕｍ＝２とするように、ソフトスイッチコンバータ２０（１）〜２０（ｎ）の駆動相数切替制御を行えば、ハードスイッチング出力電流ＩＨが０Ａにはならない。従って、負荷電流Ｉｏの大きさに依ることなく、常にハードスイッチコンバータ１０の出力帰還制御が掛かるようになるので、出力電圧Ｖｏを目標値に維持することが可能となる。
【００４３】
図７は、駆動相数切替制御時の出力波形図である。なお、本図の上段には、出力電圧Ｖｏが描写されており、本図の下段には、負荷電流Ｉｏ（実線）、ハードスイッチング出力電流ＩＨ（破線）、並びに、ソフトスイッチング出力電流ＩＳ１及びＩＳ２（一点鎖線及び二点鎖線）。また、これらと時間軸を合わせて、駆動相数Ｐｎｕｍも描写されている。
【００４４】
時刻ｔ１以前には、負荷電流Ｉｏが８Ａなので、駆動相数Ｐｎｕｍが「０」とされている。従って、ソフトスイッチング出力電流ＩＳ１及びＩＳ２がいずれも０Ａとなるので、負荷電流Ｉｏは、全てハードスイッチング出力電流ＩＨにより賄われる（Ｉｏ≒ＩＨ）。
【００４５】
時刻ｔ１において、負荷電流Ｉｏが８Ａから１６Ａに増大すると、駆動相数Ｐｎｕｍが「０」から「１」に切り替わる。従って、ソフトスイッチング出力電流ＩＳ１が１０Ａまで増大していく。一方、ハードスイッチング出力電流ＩＨは、過渡的に増大するが、その後、ソフトスイッチング出力電流ＩＳ１の増大に伴い、６Ａまで減少する。以降、時刻ｔ１〜ｔ２において、負荷電流Ｉｏは、ハードスイッチング出力電流ＩＨとソフトスイッチング出力電流ＩＳ１により賄われる（＝Ｉｏ≒ＩＨ＋ＩＳ１）。なお、ソフトスイッチング出力電流ＩＳ２は、０Ａのままである。
【００４６】
時刻ｔ２において、負荷電流Ｉｏが１６Ａから２４Ａに増大すると、駆動相数Ｐｎｕｍが「１」から「２」に切り替わる。従って、ソフトスイッチング出力電流ＩＳ２が１０Ａまで増大していく。一方、ハードスイッチング出力電流ＩＨは、過渡的に増大するが、その後、ソフトスイッチング出力電流ＩＳ２の増大に伴い、４Ａまで減少する。以降、時刻ｔ２〜ｔ３において、負荷電流Ｉｏは、ハードスイッチング出力電流ＩＨとソフトスイッチング出力電流ＩＳ１及びＩＳ２により賄われる（＝Ｉｏ≒ＩＨ＋ＩＳ１＋ＩＳ２）。なお、ソフトスイッチング出力電流ＩＳ１は、１０Ａのままである。
【００４７】
時刻ｔ３において、負荷電流Ｉｏが２４Ａから１６Ａに減少すると、駆動相数Ｐｎｕｍが「２」から「１」に切り替わる。従って、ソフトスイッチング出力電流ＩＳ２が０Ａに戻る。一方、ハードスイッチング出力電流ＩＨは、過渡的に減少するが、その後、ソフトスイッチング出力電流ＩＳ２の減少に伴い、６Ａまで増大する。以降、時刻ｔ３〜ｔ４において、負荷電流Ｉｏは、ハードスイッチング出力電流ＩＨとソフトスイッチング出力電流ＩＳ１により賄われる（＝Ｉｏ≒ＩＨ＋ＩＳ１）。なお、ソフトスイッチング出力電流ＩＳ１は、１０Ａのままである。
【００４８】
時刻ｔ４において、負荷電流Ｉｏが１６Ａから８Ａに減少すると、駆動相数Ｐｎｕｍが「１」から「０」に切り替わる。従って、ソフトスイッチング出力電流ＩＳ１が０Ａに戻る。一方、ハードスイッチング出力電流ＩＨは、過渡的に減少するが、その後、ソフトスイッチング出力電流ＩＳ１の減少に伴い、８Ａまで増大する。時刻ｔ４以降、ソフトスイッチング出力電流ＩＳ１及びＩＳ２がいずれも０Ａとなるので、負荷電流Ｉｏは、全てハードスイッチング出力電流ＩＨにより賄われる状態に戻る（Ｉｏ≒ＩＨ）。
【００４９】
以上で説明したように、本構成例の多相コンバータ１であれば、ハードスイッチング出力電流ＩＨ及びソフトスイッチング出力電流ＩＳ１〜ＩＳｎそれぞれの平衡制御が不要なので、ソフトスイッチコンバータ２０（１）〜２０（ｎ）の相数を増やしても、電流センサが一つ（電流検出部５０のみ）で済む。従って、回路規模やコストの面で有利となる。
【００５０】
以下では、多相コンバータ１各部の具体的な回路構成及び動作について説明する。
【００５１】
＜スイッチコンバータ＞
図８は、ハードスイッチコンバータ１０、並びにソフトスイッチコンバータ２０（１）及び２０（２）それぞれの一構成例を示す図である。
【００５２】
ハードスイッチコンバータ１０は、同期整流方式の降圧ＤＣ／ＤＣコンバータであり、出力トランジスタ１１と、同期整流トランジスタ１２と、コイル１３と、を含む。出力トランジスタ１１のソース及びバックゲートは、入力電圧Ｖｉの入力端に接続されている。出力トランジスタ１１のドレインと同期整流トランジスタ１２のドレインは、いずれも、コイル１３の第１端に接続されている。同期整流トランジスタ１２のソース及びバックゲートは、いずれも接地端に接続されている。コイル１３の第２端は、出力電圧Ｖｏの出力端に接続されている。
【００５３】
本構成例のハードスイッチコンバータ１０は、出力トランジスタ１１と同期整流トランジスタ１２を相補的にオン／オフすることにより、入力電圧Ｖｉから出力電圧Ｖｏを生成する。なお、本明細書中における「相補的」という文言は、出力トランジスタ１１と同期整流トランジスタ１２のオン／オフ状態が完全に逆転している場合のほか、貫通電流防止の観点から、両者の同時オフ期間が設けられている場合も含む意味で用いられている。
【００５４】
ソフトスイッチコンバータ２０（１）及び２０（２）は、それぞれ、ダイオード整流方式の降圧ＤＣ／ＤＣコンバータであり、出力トランジスタ２１と、キャパシタ２２と、コイル２３及び２４と、整流ダイオード２５と、を含む。出力トランジスタ２１のソース及びバックゲートとキャパシタ２２の第１端は、入力電圧Ｖｉの入力端に接続されている。出力トランジスタ２１のドレインとキャパシタ２２の第２端は、コイル２３の第１端に接続されている。コイル２３の第２端は、コイル２４の第１端と整流ダイオード２５のカソードに接続されている。整流ダイオード２５のアノードは、接地端に接続されている。コイル２４の第２端は、出力電圧Ｖｏの出力端に接続されている。
【００５５】
本構成例のソフトスイッチコンバータ２０（１）及び２０（２）は、ＬＣ共振により出力トランジスタ２１の両端間電圧または両端間電流がゼロ値となるタイミングで、出力トランジスタ２１をスイッチングする。
【００５６】
基本的に、ＬＣ共振の周期は、キャパシタ２２の容量値Ｃ、コイル２３のインダクタンス値Ｌ、及び、負荷Ｚにより決定される（その他の素子も全く無関係ではないが、ここでは無視して考える）。上記の容量値Ｃとインダクタンス値Ｌは、素子パラメータなので、回路動作に関わらず一定である。また、今回の動作方法では、負荷Ｚが変わってもソフトスイッチング電流ＩＳ１及びＩＳ２が一定なので、ソフトスイッチコンバータ２０（１）及び２０（２）を各個に見ると、負荷Ｚが一定であると看做すことができる。従って、上記３つのパラメータ（Ｌ，Ｃ，Ｚ）が全て一定であると看做すことができるので、全体のシステムに依らず、ＬＣ共振の周期は、常に一定となる。
【００５７】
そのため、ＬＣ共振により出力トランジスタ２１の両端間電圧または両端間電流がゼロ値となるタイミングで、出力トランジスタ２１をスイッチングするように、一定のスイッチング周波数を持つクロック信号ＣＬＫ１及びＣＬＫ２（図１０を参照）を設定すれば、特段の制御を要することなく、ソフトスイッチング動作を実現することが可能となる。
【００５８】
なお、出力電圧Ｖｏを固定する場合には、上記のような回路設計が可能であるが、出力電圧Ｖｏを変えたい場合には、それに伴い負荷Ｚも変わるので、何らかのタイミング制御が必要となる。
【００５９】
なお、入力電圧Ｖｉの入力端と接地端との間には、各コンバータ共通の入力平滑手段として、キャパシタＣ１が接続されている。また、出力電圧Ｖｏの出力端と接地端との間には、各コンバータ共通の出力平滑手段として、キャパシタＣ２が接続されている。
【００６０】
＜出力電圧制御部＞
図９は、出力電圧制御部３１の一構成例を示す図である。本構成例の出力電圧制御部３１は、抵抗Ｒ１〜Ｒ４と、コンパレータＣＭＰと、ドライバＤＲＶとを含む。
【００６１】
抵抗Ｒ１の第１端は、出力電圧Ｖｏ（＝電圧検出信号ＤＥＴ１に相当）の入力端に接続されている。抵抗Ｒ１の第２端と抵抗Ｒ２の第１端は、コンパレータＣＭＰの反転入力端（−）に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。抵抗Ｒ３の第１端は、基準電圧Ｖｒｅｆの入力端に接続されている。抵抗Ｒ３の第２端と抵抗Ｒ４の第１端は、コンパレータＣＭＰの非反転入力端（＋）に接続されている。抵抗Ｒ４の第２端は、コンパレータＣＭＰの出力端に接続されている。
【００６２】
コンパレータＣＭＰは、非反転入力信号（＋）と反転入力信号（−）とを比較して比較信号Ｓ１を生成する。比較信号Ｓ１は、非反転入力信号（＋）が反転入力信号（−）よりも高いときにハイレベルとなり、非反転入力信号（＋）が反転入力信号（−）よりも低いときにローレベルとなる。
【００６３】
なお、抵抗Ｒ１〜Ｒ４とコンパレータＣＭＰは、比較信号Ｓ１の論理レベルに応じてその閾値が切り替わるヒステリシスコンパレータとして機能する。
【００６４】
ドライバＤＲＶは、比較信号Ｓ１に応じたゲート信号Ｇ１を生成してハードスイッチコンバータ１０に出力する。ハードスイッチコンバータ１０では、このゲート信号Ｇ１に応じて、出力トランジスタ１１及び同期整流トランジスタ１２がスイッチングされる。例えば、比較信号Ｓ１がハイレベルであるときには、出力トランジスタ１１をオンして同期整流トランジスタ１２をオフし、逆に、比較信号Ｓ１がローレベルであるときには、出力トランジスタ１１をオフして同期整流トランジスタ１２をオンすればよい。
【００６５】
本図では、出力電圧制御部３１の出力帰還制御方式として、ヒステリシス方式を例に挙げたが、その他の出力帰還制御方式（例えば、電圧モード制御方式や電流モード制御方式などの線形制御方式、若しくは、オン時間固定方式やオフ時間固定方式などの非線形制御方式）を採用しても構わない。
【００６６】
＜駆動相数切替制御部＞
図１０は、駆動相数切替制御部３２の一構成例を示す図である。抵抗Ｒ１１〜Ｒ１４及びＲ２１〜Ｒ２４と、コンパレータＣＭＰ１及びＣＭＰ２と、ドライバＤＲＶ１及びＤＲＶ２と、論理積演算器ＡＮＤ１及びＡＮＤ２と、を含む。
【００６７】
抵抗Ｒ１１の第１端は、負荷電流Ｉｏに応じた電圧信号（＝図１の電流検出信号ＤＥＴ２に相当）の入力端に接続されている。抵抗Ｒ１１の第２端と抵抗Ｒ１２の第１端は、コンパレータＣＭＰ１の反転入力端（−）に接続されている。抵抗Ｒ１２の第２端は、接地端に接続されている。抵抗Ｒ１３の第１端は、基準電流Ｉｒｅｆ１に応じた電圧信号の入力端に接続されている。抵抗Ｒ１３の第２端と抵抗Ｒ１４の第１端は、コンパレータＣＭＰ１の非反転入力端（＋）に接続されている。抵抗Ｒ１４の第２端は、コンパレータＣＭＰ１の出力端に接続されている。
【００６８】
コンパレータＣＭＰ１は、非反転入力信号（＋）と反転入力信号（−）を比較して比較信号Ｓ１１を生成する。比較信号Ｓ１１は、非反転入力信号（＋）が反転入力信号（−）よりも高いときにハイレベルとなり、非反転入力信号（＋）が反転入力信号（−）よりも低いときにローレベルとなる。
【００６９】
なお、抵抗Ｒ１１〜Ｒ１４とコンパレータＣＭＰ１は、比較信号Ｓ１１の論理レベルに応じてその閾値が切り替わるヒステリシスコンパレータとして機能する。
【００７０】
論理積演算器ＡＮＤ１は、比較信号Ｓ１１の論理反転信号とクロック信号ＣＬＫ１との論理積信号Ｓ１２を生成する。従って、比較信号Ｓ１１がハイレベルであるときには、論理積信号Ｓ１２がローレベルに固定される。一方、比較信号Ｓ１１がローレベルであるときには、論理積信号Ｓ１２としてクロック信号ＣＬＫ１がスルー出力される。
【００７１】
ドライバＤＲＶ１は、論理積信号Ｓ１２に応じたゲート信号Ｇ１１を生成してソフトスイッチコンバータ２０（１）に出力する。ソフトスイッチコンバータ２０（１）では、このゲート信号Ｇ１１に応じて、出力トランジスタ２１がスイッチングされる。例えば、論理積信号Ｓ１２がハイレベルであるときには、出力トランジスタ２１をオンし、逆に、論理積信号Ｓ１２がローレベルであるときには、出力トランジスタ２１をオフすればよい。
【００７２】
抵抗Ｒ２１の第１端は、負荷電流Ｉｏに応じた電圧信号（＝図１の電流検出信号ＤＥＴ２に相当）の入力端に接続されている。抵抗Ｒ２１の第２端と抵抗Ｒ２２の第１端は、コンパレータＣＭＰ２の反転入力端（−）に接続されている。抵抗Ｒ２２の第２端は、接地端に接続されている。抵抗Ｒ２３の第１端は、基準電流Ｉｒｅｆ２（＞Ｉｒｅｆ１）に応じた電圧信号の入力端に接続されている。抵抗Ｒ２３の第２端と抵抗Ｒ２４の第１端は、コンパレータＣＭＰ２の非反転入力端（＋）に接続されている。抵抗Ｒ２４の第２端は、コンパレータＣＭＰ２の出力端に接続されている。
【００７３】
コンパレータＣＭＰ２は、非反転入力信号（＋）と反転入力信号（−）を比較して比較信号Ｓ２１を生成する。比較信号Ｓ２１は、非反転入力信号（＋）が反転入力信号（−）よりも高いときにハイレベルとなり、非反転入力信号（＋）が反転入力信号（−）よりも低いときにローレベルとなる。
【００７４】
なお、抵抗Ｒ２１〜Ｒ２４とコンパレータＣＭＰ２は、比較信号Ｓ２１の論理レベルに応じてその閾値が切り替わるヒステリシスコンパレータとして機能する。
【００７５】
論理積演算器ＡＮＤ２は、比較信号Ｓ２１の論理反転信号とクロック信号ＣＬＫ２との論理積信号Ｓ２２を生成する。従って、比較信号Ｓ２１がハイレベルであるときには、論理積信号Ｓ２２がローレベルに固定される。一方、比較信号Ｓ２１がローレベルであるときには、論理積信号Ｓ２２としてクロック信号ＣＬＫ２がスルー出力される。
【００７６】
クロック信号ＣＬＫ１及びＣＬＫ２は、同一の信号であってもよいし、異なる信号であってもよい。例えば、出力電圧Ｖｏのリップル成分を抑える必要がある場合には、クロック信号ＣＬＫ１及びＣＬＫ２それぞれの位相を互いに反転させることにより、インターリーブ制御を行うことも任意である。
【００７７】
ドライバＤＲＶ２は、論理積信号Ｓ２２に応じたゲート信号Ｇ２１を生成してソフトスイッチコンバータ２０（２）に出力する。ソフトスイッチコンバータ２０（２）では、このゲート信号Ｇ２１に応じて、出力トランジスタ２１がスイッチングされる。例えば、論理積信号Ｓ２２がハイレベルであるときには、出力トランジスタ２１をオンし、逆に、論理積信号Ｓ２２がローレベルであるときには、出力トランジスタ２１をオフすればよい。
【００７８】
このように、本構成例の駆動相数切替制御部３２は、電流検出信号ＤＥＴ２（＝出力電流Ｉｏに相当）と所定の閾値信号（＝基準電流Ｉｒｅｆ１及びＩｒｅｆ２に相当）とを比較して比較信号Ｓ１１及びＳ２１を生成するコンパレータＣＭＰ１及びＣＭＰ２を含み、比較信号Ｓ１１及びＳ２１に応じてソフトスイッチコンバータ２０（１）及び２０（２）の駆動相数切替制御を行う。以下では、図面を参照しながらその動作について詳述する。
【００７９】
図１１は、駆動相数切替制御の一例を示すタイミングチャートであり、上から順に、負荷電流Ｉｏ（実線）、基準電流Ｉｒｅｆ１及びＩｒｅｆ２（一点鎖線及び二点鎖線）、比較信号Ｓ１１及びＳ２１、論理積信号Ｓ１２及びＳ２２、並びに、駆動相数Ｐｎｕｍが描写されている。
【００８０】
なお、本図では、説明の便宜上、基準電流Ｉｒｅｆ１及びＩｒｅｆ２がそれぞれヒステリシスを持って変動するように描写されている。すなわち、基準電流Ｉｒｅｆ１は、比較信号Ｓ１１に応じて、上側基準電流Ｉｒｅｆ１Ｈと下側基準電流Ｉｒｅｆ１Ｌとの間で変動する。また、基準電流Ｉｒｅｆ２は、比較信号Ｓ２１に応じて、上側基準電流Ｉｒｅｆ２Ｈと下側基準電流Ｉｒｅｆ２Ｌとの間で変動する。
【００８１】
時刻ｔ１１以前には、Ｉｏ＜Ｉｒｅｆ１Ｈ＜Ｉｒｅｆ２Ｈなので、比較信号Ｓ１１及びＳ２１がいずれもハイレベルとなっている。従って、論理積信号Ｓ１２及びＳ２２がいずれもローレベルに固定されるので、ソフトスイッチコンバータ２０（１）及び２０（２）の双方で、出力トランジスタ２１がオフされたままとなる。このような状態は、駆動相数Ｐｎｕｍが「０」とされている状態に相当する。
【００８２】
時刻ｔ１１において、Ｉｒｅｆ１Ｈ＜Ｉｏ＜Ｉｒｅｆ２Ｈになると、比較信号Ｓ１１がローレベルに立ち下がる。従って、論理積信号Ｓ１２としてクロック信号ＣＬＫ１がスルー出力されるので、ソフトスイッチコンバータ２０（１）において、出力トランジスタ２１のスイッチングが開始される。一方、論理積信号Ｓ２２は、ローレベルに維持されているので、ソフトスイッチコンバータ２０（２）では、出力トランジスタ２１がオフされたままとなる。このような状態は、駆動相数Ｐｎｕｍが「０」から「１」に切り替わった状態に相当する。なお、時刻ｔ１１以降、基準電流Ｉｒｅｆ１は、上側基準電流Ｉｒｅｆ１Ｈから下側基準電流Ｉｒｅｆ１Ｌに引き下げられる。従って、出力リップル等の影響を受けて負荷電流Ｉｏが上側基準電流Ｉｒｅｆ１Ｈの近傍で変動しても、比較信号Ｓ１１の論理レベルが過敏に反応しないので、駆動相数Ｐｎｕｍが不必要に切り替わることはない。
【００８３】
時刻ｔ１２において、Ｉｒｅｆ２Ｈ＜Ｉｏになると、比較信号Ｓ２１もローレベルに立ち下がる。従って、論理積信号Ｓ２２としてクロック信号ＣＬＫ２がスルー出力されるので、ソフトスイッチコンバータ２０（２）でも、出力トランジスタ２１のスイッチングが開始される。このような状態は、駆動相数Ｐｎｕｍが「１」から「２」に切り替わった状態に相当する。なお、時刻ｔ１２以降、基準電流Ｉｒｅｆ２は、上側基準電流Ｉｒｅｆ２Ｈから下側基準電流Ｉｒｅｆ２Ｌに引き下げられる。従って、出力リップル等の影響を受けて負荷電流Ｉｏが上側基準電流Ｉｒｅｆ２Ｈの近傍で変動しても、比較信号Ｓ２１の論理レベルが過敏に反応しないので、駆動相数Ｐｎｕｍが不必要に切り替わることはない。
【００８４】
時刻ｔ１３において、Ｉｒｅｆ１Ｌ＜Ｉｏ＜Ｉｒｅｆ２Ｌになると、比較信号Ｓ２１がハイレベルに立ち上がる。従って、論理積信号Ｓ２２がローレベルに固定されるので、ソフトスイッチコンバータ２０（２）において、出力トランジスタ２１のスイッチングが停止される。一方、論理積信号Ｓ１２として、クロック信号ＣＬＫ１のスルー出力が維持されているので、ソフトスイッチコンバータ２０（１）では、出力トランジスタ２１のスイッチングが継続される。このような状態は、駆動相数Ｐｎｕｍが「２」から「１」に切り替わった状態に相当する。なお、時刻ｔ１３以降、基準電流Ｉｒｅｆ２は、下側基準電流Ｉｒｅｆ２Ｌから上側基準電流Ｉｒｅｆ２Ｈに引き上げられる。従って、出力リップル等の影響を受けて負荷電流Ｉｏが下側基準電流Ｉｒｅｆ２Ｌの近傍で変動しても、比較信号Ｓ２１の論理レベルが過敏に反応しないので、駆動相数Ｐｎｕｍが不必要に切り替わることはない。
【００８５】
時刻ｔ１４において、Ｉｏ＜Ｉｒｅｆ１Ｌになると、比較信号Ｓ１１がハイレベルに立ち上がる。従って、論理積信号Ｓ１２がローレベルに固定されるので、ソフトスイッチコンバータ２０（１）においても、出力トランジスタ２１のスイッチングが停止される。このような状態は、駆動相数Ｐｎｕｍが「１」から「０」に切り替わった状態に相当する。なお、時刻ｔ１４以降、基準電流Ｉｒｅｆ１は、下側基準電流Ｉｒｅｆ１Ｌから上側基準電流Ｉｒｅｆ１Ｈに引き上げられる。従って、出力リップル等の影響を受けて負荷電流Ｉｏが下側基準電流Ｉｒｅｆ１Ｌの近傍で変動しても、比較信号Ｓ１１の論理レベルが過敏に反応しないので、駆動相数Ｐｎｕｍが不必要に切り替わることはない。
【００８６】
なお、上記では、駆動相数切替制御部３２をアナログ回路で構成した例を挙げたが、同様の動作を演算処理により実装することもできる。以下、図面を参照しながら詳述する。
【００８７】
図１２は、駆動相数切替制御の変形例を示すタイミングチャートであり、上から順に、負荷電流Ｉｏ、上側基準電流Ｉｒｅｆ２Ｈ（＝２Ｉｓｆ＋Ｉｘ）、下側基準電流Ｉｒｅｆ２Ｌ（＝２Ｉｓｆ＋Ｉｙ）、及び、駆動相数Ｐｎｕｍが描写されている。
【００８８】
なお、本図では、負荷電流をＩｏとし、出力電圧Ｖｏに応じて決定されるソフトスイッチング出力電流をＩｓｆとし、ヒステリシス設定電流をＩｘ及びＩｙ（ただし０≦Ｉｙ＜Ｉｘ）とする。特に、以下では、Ｉｓｆ＝１０Ａとし、Ｉｘ＝３Ａとし、Ｉｙ＝１Ａとして具体的な説明を行う。
【００８９】
時刻ｔ２１では、負荷電流Ｉｏが２２Ａから２４Ａに増大している。このように、負荷電流Ｉｏの増大時において、駆動相数切替制御部３２は、（Ｉｏ−Ｉｘ）／Ｉｓｆなる演算処理を行い、その演算結果（小数点以下切り捨て）を駆動相数Ｐｎｕｍとして用いる。より具体的に述べると、Ｉｏ＝２２Ａでは、（Ｉｏ−Ｉｘ）／Ｉｓｆ＝（２２−３）／１０＝１．９となり、その演算結果が「１」となる。一方、Ｉｏ＝２４Ａでは、（Ｉｏ−Ｉｘ）／Ｉｓｆ＝（２４−３）／１０＝２．１となり、その演算結果が「２」となる。従って、時刻ｔ２１を境に、駆動相数Ｐｎｕｍが「１」から「２」に切り替わる。
【００９０】
時刻ｔ２２では、負荷電流Ｉｏが２４Ａから２２Ａに減少している。このように、負荷電流Ｉｏの減少時において、駆動相数切替制御部３２は、（Ｉｏ−Ｉｙ）／Ｉｓｆの演算処理を行い、その演算結果（小数点以下切り捨て）を駆動相数Ｐｎｕｍとして採用する。より具体的に述べると、Ｉｏ＝２４Ａでは、（Ｉｏ−Ｉｙ）／Ｉｓｆ＝（２４−１）／１０＝２．３となり、その演算結果が「２」となる。一方、Ｉｏ＝２２Ａでは、（Ｉｏ−Ｉｙ）／Ｉｓｆ＝（２２−１）／１０＝２．１となり、その演算結果が「２」となる。従って、時刻ｔ２２では、駆動相数Ｐｎｕｍが「２」に維持される。
【００９１】
時刻ｔ２３では、負荷電流Ｉｏが２２Ａから１８Ａに減少している。このように、負荷電流Ｉｏの減少時において、駆動相数切替制御部３２は、先にも述べたように、（Ｉｏ−Ｉｙ）／Ｉｓｆの演算処理を行い、その演算結果（小数点以下切り捨て）を駆動相数Ｐｎｕｍとして採用する。より具体的に述べると、Ｉｏ＝２２Ａでは、（Ｉｏ−Ｉｙ）／Ｉｓｆ＝（２２−１）／１０＝２．１となり、その演算結果が「２」となる。一方、Ｉｏ＝１８Ａでは、（Ｉｏ−Ｉｙ）／Ｉｓｆ＝（１８−３）／１０＝１．５となり、その演算結果が「１」となる。従って、時刻ｔ２３を境に、駆動相数Ｐｎｕｍが「２」から「１」に切り替わる。
【００９２】
なお、上記では、駆動相数Ｐｎｕｍを「１」と「２」との間で切り替える例を挙げて説明を行ったが、上記の演算処理による駆動相数切替制御は、駆動相数Ｐｎｕｍを「ｋ」と「ｋ＋１」（ｋ＝０，１，２，…，ｎ−１）との間で切り替える場合に一般化して適用することが可能である。
【００９３】
＜車両への適用＞
図１３は、車両Ｘの一構成例を示す外観図である。本構成例の車両Ｘは、不図示のバッテリ（図１の直流電圧源Ｅに相当）から入力電圧Ｖｉの供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８と、を搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。
【００９４】
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【００９５】
電子機器Ｘ１２は、ＨＩＤ［high  intensity  discharged  lamp］やＤＲＬ［daytime  running  lamp］などの点消灯制御を行うランプコントロールユニットである。
【００９６】
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【００９７】
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock  brake  system］制御、ＥＰＳ［electric  power  steering］制御、電子サスペンション制御など）を行う制動ユニットである。
【００９８】
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【００９９】
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【０１００】
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic  toll  collection  system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
【０１０１】
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【０１０２】
なお、先に説明した多相コンバータ１は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。
【０１０３】
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１０４】
本明細書中に開示されている発明は、例えば、車両に搭載される電子機器の電源として好適に利用することが可能である。
【符号の説明】
【０１０５】
１    多相コンバータ
１０    ハードスイッチコンバータ
１１    出力トランジスタ
１２    同期整流トランジスタ
１３    コイル
２０（１）〜２０（ｎ）    ソフトスイッチコンバータ
２１    出力トランジスタ
２２    キャパシタ
２３、２４    コイル
２５    整流ダイオード
３０    制御ユニット
３１    出力電圧制御部
３２    駆動相数切替制御部
４０    電圧検出部
５０    電流検出部
Ｅ    直流電圧源
Ｚ    負荷
Ｒ１〜Ｒ４、Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４    抵抗
Ｃ１、Ｃ２    キャパシタ
ＣＭＰ、ＣＭＰ１、ＣＭＰ２    コンパレータ
ＤＲＶ、ＤＲＶ１、ＤＲＶ２  ドライバ
ＡＮＤ１、ＡＮＤ２    論理積演算器
Ｘ    車両
Ｘ１１〜Ｘ１８    電子機器
【図１】
2019017149.tif 000003
【図２】
2019017149.tif 000004
【図３】
2019017149.tif 000005
【図４】
2019017149.tif 000006
【図５】
2019017149.tif 000007
【図６】
2019017149.tif 000008
【図７】
2019017149.tif 000009
【図８】
2019017149.tif 000010
【図９】
2019017149.tif 000011
【図１０】
2019017149.tif 000012
【図１１】
2019017149.tif 000013
【図１２】
2019017149.tif 000014
【図１３】
2019017149.tif 000015