(57)【要約】【課題】発熱を抑制して、電子制御装置の小型化および長寿命化を図るとともに、誤動作の発生の抑制を図る。【解決手段】本発明に係る信号入力回路１００は、端子１０３，１０４の間に、変圧器１０５−１の一次巻線とスイッチング素子１０６とが接続され、スイッチング素子１０６の制御端子に変圧器１０５−２の二次巻線が接続され、変圧器１０５−１の二次巻線が積分回路１０８の入力部に接続され、積分回路１０８の出力部がシュミットトリガ回路１０９の入力部に接続され、シュミットトリガ回路１０９の出力部が、Ｄフリップフロップ回路１１１の信号入力端子Ｄに接続され、パルス発振回路１１０の出力部が、変圧器１０５−２の一次巻線およびＤフリップフロップ回路のラッチ信号入力端子ＥＮＡに接続され、Ｄフリップフロップ回路１１１の出力部が電子制御装置１０の制御回路１１２に接続される。【選択図】図１
2019091182.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの直流電圧信号の入力に応じて動作状態を変化させる電子制御装置の信号入力回路であって、
第１の変圧器と、第２の変圧器と、スイッチング素子と、積分回路と、シュミットトリガ回路と、パルス発振回路と、Ｄフリップフロップ回路とを備え、
前記直流電源の正極に接続された第１の端子と、前記直流電源の負極に接続された第２の端子との間に、前記第１の変圧器の一次巻線と、スイッチング素子とが直列に接続され、
前記スイッチング素子の制御端子に、前記第２の変圧器の二次巻線が接続され、
前記第１の変圧器の二次巻線が、前記積分回路の入力部に接続され、
前記積分回路の出力部が、前記シュミットトリガ回路の入力部に接続され、
前記シュミットトリガ回路の出力部が、前記Ｄフリップフロップ回路の信号入力端子に接続され、
前記パルス発振回路の出力部が、前記第２の変圧器の一次巻線および前記Ｄフリップフロップ回路のラッチ信号入力端子に接続され、
前記Ｄフリップフロップ回路の出力部が、前記電子制御装置の制御回路に接続されることを特徴とする信号入力回路。
【請求項２】
直流電源からの直流電圧信号の入力に応じて動作状態を変化させる電子制御装置の信号入力回路であって、
パルス信号を出力するパルス発振回路と、
前記直流電源から前記直流電圧信号が一次巻線に入力され、該入力された直流電圧信号を所定の変圧比で変圧して二次巻線から出力する第１の変圧器と、
前記第１の変圧器の一次巻線と前記直流電源との接続・非接続を切り替えるスイッチング素子と、
一次巻線に前記パルス信号が入力され、前記入力されたパルス信号を所定の変圧比で変圧した信号を二次巻線から前記スイッチング素子に出力して、前記スイッチング素子を制御する第２の変圧器と、
前記第１の変圧器の出力信号の時間積分に近似される波形の信号を出力する積分回路と、
前記積分回路の出力信号のレベルと所定の閾値とを比較し、比較の結果に応じた信号を出力するシュミットトリガ回路と、
前記パルス信号の立下りエッジに応じて、前記シュミットトリガ回路の出力信号をラッチし、前記電子制御装置の制御回路に出力するＤフリップフロップ回路と、を備えることを特徴とする信号入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子制御装置の信号入力回路に関する。
【背景技術】
【０００２】
プログラマブルロジックコントローラなどの電子制御装置の信号入力回路は、シーケンス回路などの機械的接点で操作される１００Ｖ、４８Ｖ、２４Ｖなどの比較的高電圧の電気信号を、５Ｖ、３．３Ｖあるいはそれ以下の低電圧で動作するマイクロコントローラ、プログラマブルロジックアレイなどの集積回路で構成された制御回路に安全に伝達するために、電圧レベルを変換する機能と、高電圧で動作する回路と低電圧で動作する回路とを電気的に絶縁する機能とが必要とされる。
【０００３】
従来、上述した機能を実現するために、図３に示すような信号入力回路が用いられてきた（特許文献１参照）。
【０００４】
図３においては、直流電源２０１の正極が、入力接点２０２を介して、端子２０３と接続される。また、直流電源２０１の負極が、端子２０４と接続される。信号入力回路２００は、抵抗器２０５，２０７と、フォトカプラ２０６と、直流電源２０８とを備える。端子２０３と端子２０４との間には、抵抗器２０５と、フォトカプラ２０６の発光素子（発光ダイオード）とが直列に接続される。フォトカプラ２０６の受光素子（フォトトランジスタ）のコレクタには、抵抗器２０７を介して直流電源２０８が接続されるとともに、制御回路２０９が接続される。また、フォトカプラ２０６の受光素子（フォトトランジスタ）のエミッタは接地される。
【０００５】
図３に示す信号入力回路２００においては、入力接点２０２がオンになると、直流電源２０１からの直流電圧信号がフォトカプラ２０６の発光素子に入力され、発光素子が発光する。発光素子の発光によりフォトカプラ２０６の受光素子（フォトトランジスタ）がオンになり、制御回路２０９に信号が入力される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２２１１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図３に示す信号入力回路２００では、フォトカプラ２０６を駆動するために、抵抗器２０５に電流を流す必要がある。抵抗器２０５は、電流が流れると発熱する。この発熱を逃がすために、回路の小型化が困難であるという問題があった。また、抵抗器２０５の発熱を無視して回路の小型化を図った場合、信号入力の繰り返しにより当該回路およびその周辺の部品などの加熱と冷却とが繰り返される。加熱と冷却との繰り返しに伴う体積変化により機械的疲労が蓄積され、その結果、回路およびその周辺の部品などの破断を引き起こす可能性がある。
【０００８】
また、発熱の原因となる電流を小さくするために、信号電圧を下げる、あるいは、フォトカプラの感度を上げることが考えられるが、ノイズに弱くなり、誤作動を引き起こしやすくなる。そのため、従来から高ノイズ環境に設置されているリレーシーケンス回路を置き換えるために導入されるプログラマブルロジックコントローラなどの電子制御装置の信号入力回路としては適さなくなってしまう。
【０００９】
また、図３に示す信号入力回路２００では、経年劣化による、フォトカプラ２０６の発光素子の輝度の低下、あるいは、フォトカプラ２０６の発光素子および受光素子を覆う樹脂部品の透明度の低下により、入力信号があるにも関わらず、受光素子の反応閾値を下回り、入力信号が認識されなくなるなどの動作不良を起こす可能性がある。
【００１０】
上記のような問題点に鑑みてなされた本発明の目的は、発熱を抑制して、電子制御装置の小型化および長寿命化を図るとともに、誤動作の発生の抑制を図ることができる信号入力回路を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係る信号入力回路は、直流電源からの直流電圧信号の入力に応じて動作状態を変化させる電子制御装置の信号入力回路であって、第１の変圧器と、第２の変圧器と、スイッチング素子と、積分回路と、シュミットトリガ回路と、パルス発振回路と、Ｄフリップフロップ回路とを備え、前記直流電源の正極に接続された第１の端子と、前記直流電源の負極に接続された第２の端子との間に、前記第１の変圧器の一次巻線と、スイッチング素子とが直列に接続され、前記スイッチング素子の制御端子に、前記第２の変圧器の二次巻線が接続され、前記第１の変圧器の二次巻線が、前記積分回路の入力部に接続され、前記積分回路の出力部が、前記シュミットトリガ回路の入力部に接続され、前記シュミットトリガ回路の出力部が、前記Ｄフリップフロップ回路の信号入力端子に接続され、前記パルス発振回路の出力部が、前記第２の変圧器の一次巻線および前記Ｄフリップフロップ回路のラッチ信号入力端子に接続され、前記Ｄフリップフロップ回路の出力部が、前記電子制御装置の制御回路に接続される。
【００１２】
また、上記課題を解決するため、本発明に係る信号入力回路は、直流電源からの直流電圧信号の入力に応じて動作状態を変化させる電子制御装置の信号入力回路であって、パルス信号を出力するパルス発振回路と、前記直流電源から前記直流電圧信号が一次巻線に入力され、該入力された直流電圧信号を所定の変圧比で変圧して二次巻線から出力する第１の変圧器と、前記第１の変圧器の一次巻線と前記直流電源との接続・非接続を切り替えるスイッチング素子と、一次巻線に前記パルス信号が入力され、前記入力されたパルス信号を所定の変圧比で変圧した信号を二次巻線から前記スイッチング素子に出力して、前記スイッチング素子を制御する第２の変圧器と、前記第１の変圧器の出力信号の時間積分に近似される波形の信号を出力する積分回路と、前記積分回路の出力信号のレベルと所定の閾値とを比較し、比較の結果に応じた信号を出力するシュミットトリガ回路と、前記パルス信号の立下りエッジに応じて、前記シュミットトリガ回路の出力信号をラッチし、前記電子制御装置の制御回路に出力するＤフリップフロップ回路と、を備える。
【発明の効果】
【００１３】
本発明に係る電子制御装置の信号入力回路によれば、発熱を抑制して、電子制御装置の小型化および長寿命化を図るとともに、誤動作の発生の抑制を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る信号入力回路の構成例を示す図である。
【図２】図１に示す変圧器１０５−１、積分回路、シュミットトリガ回路、Ｄフリップフロップ回路およびパルス発振回路の出力信号の波形の一例を示す図である。
【図３】従来の信号入力回路の構成例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００１６】
図１は、本発明の一実施形態に係る信号入力回路１００の構成例を示す図である。本実施形態に係る信号入力回路１００は、シーケンス回路１１３からの直流電圧信号の入力に応じて動作状態を変化させる機能を有する、プログラマブルロジックコントローラなどの電子制御装置１０に搭載される。信号入力回路１００は、直流電源１０１および入力接点１０２を備えるシーケンス回路１１３からの直流電圧信号の入力を制御回路１１２に伝達する。
【００１７】
図１に示す信号入力回路１００は、変圧器１０５−１，１０５−２と、スイッチング素子１０６と、抵抗器１０７と、積分回路１０８と、シュミットトリガ回路１０９と、パルス発振回路１１０と、Ｄフリップフロップ回路１１１とを備える。シーケンス回路１１３と信号入力回路１００とは、端子１０３，１０４を介して接続される。
【００１８】
直流電源１０１の正極は、入力接点１０２を介して端子１０３（第１の端子）と接続される。また、直流電源１０１の負極は、端子１０４（第２の端子）と接続される。入力接点１０２は、例えば、押しボタンスイッチである。
【００１９】
変圧器１０５−１（第１の変圧器）は、シーケンス回路１１３から出力された直流電圧信号を伝達する。変圧器１０５−１の一次巻線とスイッチング素子１０６とが、端子１０３と端子１０４との間で直列に接続される。スイッチング素子１０６の制御端子には、抵抗器１０７を介して、変圧器１０５−２（第２の変圧器）の二次巻線が接続される。
【００２０】
変圧器１０５−１の二次巻線は、積分回路１０８の入力部に接続される。積分回路１０８の出力部は、シュミットトリガ回路１０９の入力部に接続される。シュミットトリガ回路１０９の出力部は、Ｄフリップフロップ回路１１１の信号入力端子Ｄに接続される。
【００２１】
パルス発振回路１１０の出力部は、変圧器１０５−２の二次巻線と、Ｄフリップフロップ回路１１１のラッチ信号入力端子ＥＮＡとに接続される。Ｄフリップフロップ回路１１１の出力端子Ｑは、制御回路１１２に接続される。
【００２２】
次に、上述した各部について、より詳細に説明する。
【００２３】
スイッチング素子１０６は、図１においては、バイポーラトランジスタとして記載しているが、これに限られるものではない。スイッチング素子１０６は、変圧器１０５−２の二次巻線からの出力電圧により駆動することができるスイッチング素子であればよい。スイッチング素子１０６は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などの種々のスイッチング素子およびその組み合わせにより構成することができる。
【００２４】
変圧器１０５−１，１０５−２は、一次巻線と、一次巻線と電磁結合する二次巻線とを有するパルストランスである。変圧器１０５−１の変圧比は、直流電源１０１の最大電圧とシュミットトリガ回路１０９の入力最大電圧との比により決定することができる。しかしながら、この方法で決定された変圧比では、実用的な時間内に積分回路１０８の出力電圧が、後述するシュミットトリガ回路１０９の検知レベルに到達することが困難である場合がある。この場合、最低動作電圧の入力時の変圧器１０５−１の出力電圧が、シュミットトリガ回路１０９の検知レベルを十分に上回るように設計し、積分回路１０８とシュミットトリガ回路１０９との間に、例えば、クランプ回路などの保護回路を接続すればよい。
【００２５】
積分回路１０８は、例えば、図１に示すように、抵抗とコンデンサとの組み合わせにより構成される。積分回路１０８の時定数、および、パルス発振回路１１０が出力するパルス信号のパルス幅は、直流電源１０１の出力電圧を最低動作電圧としたときに、積分回路１０８の出力電圧がシュミットトリガ回路１０９の検知レベルに到達するように決定する。
【００２６】
パルス発振回路１１０は、タイマーＩＣを利用したマルチバイブレータ回路あるいはマイクロコントローラのタイマー出力機能などを利用することで容易に構成することができる。パルス発振回路１１０は、制御回路１１２に内蔵されていてもよい。また、Ｄフリップフロップ回路１１１も、制御回路１１２に内蔵されていてもよい。Ｄフリップフロップ回路１１１が制御回路１１２に内蔵される場合、Ｄフリップフロップ回路１１１は、ソフトウェアにより実装するようにしてもよい。また、Ｄフリップフロップ回路１１１が制御回路１１２に内蔵される場合、シュミットトリガ回路１０９も、制御回路１１２に内蔵されてもよい。
【００２７】
パルス発振回路１１０は、電子制御装置１０の動作時間の設定値よりも短い間隔でパルス信号を発振する必要がある。電子制御装置１０が特定の回路の入力を必要としていないとき、その入力を必要としない回路のパルス発振回路１１０の機能を停止してもよい。
【００２８】
パルス発振回路１１０の出力電流が小さく、スイッチング素子１０６のスイッチング動作に十分な電流を流すことができない場合、あるいは、スイッチング素子１０６がＩＧＢＴなどの電圧駆動型素子であり、スイッチング動作に十分なゲート電荷を送り込む電流容量をパルス発振回路１１０が有さない場合、パルス発振回路１１０から出力されたパルス信号を増幅回路に入力し、増幅回路の出力信号を変圧器１０５−２の一次巻線に入力するようにしてもよい。あるいは、スイッチング素子１０６をダーリントン接続するなど、増幅度を増加させる構成としてもよい。
【００２９】
入力接点１０２は、図１においては、押しボタンスイッチとして記載しているが、これに限られるものではない。入力接点１０２としては、汎用リレー、リミットスイッチ、タイマーリレー、電磁接触器補助接点、ソリッドステートリレー、サーマルリレーなど、従来のシーケンス制御で用いられる種々の接点およびその組み合わせを用いることができる。
【００３０】
次に、本実施形態に係る信号入力回路１００の動作の概要について説明する。
【００３１】
変圧器１０５−２の一次巻線に、パルス発振回路１１０からパルス信号（電圧信号）が入力されると、変圧器１０５−２の二次巻線には、パルス信号を所定の変圧比で変圧した電圧信号が出力される。この電圧信号により、スイッチング素子１０６はオンになる。したがって、スイッチング素子１０６は、パルス信号がＨｉｇｈレベルの期間だけオンとなる。スイッチング素子１０６がオンであり、かつ、入力接点１０２がオンになると、シーケンス回路１１３から直流電圧信号が変圧器１０５−１の一次巻線に入力される。すなわち、スイッチング素子１０６は、変圧器１０５−１の一次巻線と直流電源１０１との接続・非接続を切り替える。また、変圧器１０５−２は、一次巻線にパルス信号が入力され、入力されたパルス信号を所定の変圧比で変圧した信号をスイッチング素子１０６に出力して、スイッチング素子１０６を制御する。
【００３２】
変圧器１０５−１は、一次巻線に入力された直流電圧信号を所定の変圧比で変圧した電圧信号を、二次巻線から積分回路１０８に出力する。すなわち、直流電源１０１から直流電圧信号が一次巻線に入力され、入力された直流電圧信号を所定の変圧比で変圧して二次巻線から出力する。
【００３３】
積分回路１０８は、変圧器１０５−１の出力信号の波形の時間積分に近似される波形の電圧信号を生成し、シュミットトリガ回路１０９に出力する。シュミットトリガ回路１０９は、積分回路１０８の出力信号のレベルと所定の閾値との比較を行い、比較の結果に応じた信号をＤフリップフロップ回路１１１の信号入力端子Ｄに出力する。
【００３４】
Ｄフリップフロップ回路１１１は、パルス発振回路１１０からラッチ信号入力端子ＥＮＡに入力されるパルス信号の立下りエッジにおいて、信号入力端子Ｄに入力されるシュミットトリガ回路１０９の出力信号の状態を読み取り、出力端子Ｑから制御回路１１２に出力する。すなわち、Ｄフリップフロップ回路１１１は、パルス信号の立下りエッジに応じて、シュミットトリガ回路１０９の出力信号をラッチし、電子制御装置１０の制御回路１１２に出力する。
【００３５】
次に、信号入力回路１００の動作について、図２を参照してより詳細に説明する。図２は、変圧器１０５−１、積分回路１０８、シュミットトリガ回路１０９、Ｄフリップフロップ回路１１１およびパルス発振回路１１０の出力信号の波形の一例を示す図である。
【００３６】
時刻Ｔ０においては、入力接点１０２がオフであり、シーケンス回路１１３から直流電圧信号が入力されない、すなわち、端子１０３，１０４間の電圧（入力電圧Ｖｉｎ）がゼロであるとする。この場合、変圧器１０５−１および積分回路１０８の出力信号は、ゼロでフラットなままである。シュミットトリガ回路１０９は、積分回路１０８の出力信号のレベルと、所定の閾値Ｔｈ１（検知レベル）および閾値Ｔｈ１よりも高い閾値Ｔｈ２とを比較し、比較の結果に応じた信号を出力する。時刻Ｔ０においては、積分回路１０８の出力信号のレベルは閾値Ｔｈ１未満である。この場合、シュミットトリガ回路１０９は、Ｈｉｇｈレベルの電圧信号を出力する。なお、図２においては、時刻Ｔ０では、パルス信号がＬｏｗレベルである場合を示しているが、パルス信号がＨｉｇｈレベルである場合にも、それぞれの出力信号は変化しない。
【００３７】
その後、入力接点１０２に対する操作が行われ、入力電圧ＶｉｎがＶｉｎ１まで上昇した状態で、時刻Ｔ１において、パルス信号が立ち上がったとする。
【００３８】
パルス信号が立ち上がると、スイッチング素子１０６がオンとなり、入力電圧Ｖｉｎ（直流電圧信号）が、変圧器１０５−１の一次巻線に入力される。変圧器１０５−１は、一次巻線に入力された入力電圧Ｖｉｎを所定の変圧比で変圧した電圧信号を、二次巻線から積分回路１０８に出力する。
【００３９】
積分回路１０８は、変圧器１０５−１の出力信号の波形の時間積分に近似される波形の電圧信号をシュミットトリガ回路１０９に出力する。したがって、積分回路１０８の出力信号は、図２に示すように、時刻Ｔ１から徐々に増加する。
【００４０】
シュミットトリガ回路１０９は、積分回路１０８の出力信号のレベルと閾値Ｔｈ１（検知レベル）とを比較する。時刻Ｔ１から所定時間が経過した時刻Ｔ２において、積分回路１０８の出力信号のレベルが閾値Ｔｈ１以上になると、シュミットトリガ回路１０９は、Ｌｏｗレベルの電圧信号を出力する。
【００４１】
時刻Ｔ３において、時刻Ｔ１で立ち上がったパルス信号が立ち下がると、スイッチング素子１０６はオフにある。スイッチング素子１０６がオフになると、変圧器１０５−１に入力電圧Ｖｉｎが入力されなくなり、変圧器１０５−１の出力信号はゼロとなる。
【００４２】
時刻Ｔ３においては、積分回路１０８の出力信号のレベルは、閾値Ｔｈ２よりも大きい。この場合、シュミットトリガ回路１０９は、Ｌｏｗレベルの電圧信号を引き続き出力する。
【００４３】
Ｄフリップフロップ回路１１１は、パルス信号の立下りエッジにおいて、信号入力端子Ｄに入力されるシュミットトリガ回路１０９の出力信号をラッチし、出力端子Ｑからの出力信号の更新動作を行う。時刻Ｔ３においては、シュミットトリガ回路１０９の出力信号はＬｏｗレベルであるため、Ｄフリップフロップ回路１１１は、出力信号をＨｉｇｈレベルからＬｏｗレベルに変更する。
【００４４】
このように、信号入力回路１００は、シーケンス回路１１３からの直流電圧信号（入力電圧Ｖｉｎ）が入力され、積分回路１０８の出力電圧のレベルがシュミットトリガ回路１０９の検知レベル（閾値Ｔｈ１）に達すると、Ｄフリップフロップ回路１１１の出力信号をＨｉｇｈレベルからＬｏｗレベルに変更する。そのため、信号入力回路１００は、入力接点１０２への操作に応じた信号を制御回路１１２に入力することができる。
【００４５】
時刻Ｔ３以降、変圧器１０５−１の出力信号がゼロであるため、積分回路１０８の出力信号は徐々に減少する。時刻Ｔ４において、積分回路１０８の出力信号のレベルが閾値Ｔｈ２以下になると、シュミットトリガ回路１０９は、出力信号をＬｏｗレベルからＨｉｇｈレベルに変更する。フリップフロップ回路１１１は、時刻Ｔ４はパルス信号の立下りエッジではないので、出力信号をＬｏｗレベルに維持する。
【００４６】
その後、入力接点１０２への操作は解除されたにも関わらず、ノイズなどの影響により、Ｖｉｎ１よりも低いＶｉｎ２の入力電圧Ｖｉｎが信号入力回路１００に入力された状態で、時刻Ｔ５において、パルス信号が立ち上がったとする。
【００４７】
パルス信号が立ち上がると、スイッチング素子１０６がオンとなり、入力電圧Ｖｉｎが変圧器１０５−１の一次巻線に入力される。変圧器１０５−１は、一次巻線に入力された入力電圧Ｖｉｎを所定の変圧比で変圧した電圧信号を、二次巻線から積分回路１０８に出力する。ここで、時刻Ｔ５における入力電圧Ｖｉｎは、Ｖｉｎ１よりも低いＶｉｎ２であるため、変圧器１０５−１の出力電圧のレベルは、時刻Ｔ１から時刻Ｔ３の間の出力信号のレベルよりも低くなる。
【００４８】
積分回路１０８は、変圧器１０５−１の出力信号の時間積分に近似される波形の電圧信号をシュミットトリガ回路１０９に出力する。したがって、積分回路１０８の出力信号は、時刻Ｔ５から徐々に増加する。ただし、変圧器１０５−１の出力信号のレベルは、時刻Ｔ１から時刻Ｔ３の間の出力信号のレベルよりも低い。そのため、積分回路１０８の出力信号のレベルが、シュミットトリガ回路１０９の検知レベルである閾値Ｔｈ１に達しなかったとする。この場合、シュミットトリガ回路１０９は、Ｈｉｇｈレベルの電圧信号を出力し続ける。
【００４９】
時刻Ｔ６において、時刻Ｔ５で立ち上がったパルス信号が立ち下がると、スイッチング素子１０６がオフとなり、変圧器１０５−１に入力電圧Ｖｉｎが入力されなくなる。そのため、変圧器１０５−１の出力信号はゼロとなる。
【００５０】
時刻Ｔ６においては、積分回路１０８の出力信号のレベルは閾値Ｔｈ１未満であるため、シュミットトリガ回路１０９は、Ｌｏｗレベルの電圧信号を引き続き出力する。
【００５１】
Ｄフリップフロップ回路１１１は、パルス信号の立下りエッジにおいて、信号入力端子Ｄに入力されるシュミットトリガ回路１０９の出力信号をラッチし、出力端子Ｑからの出力信号の更新動作を行う。時刻Ｔ６においては、シュミットトリガ回路１０９の出力信号はＨｉｇｈレベルであるため、Ｄフリップフロップ回路１１１は、出力信号をＬｏｗレベルからＨｉｇｈレベルに変更する。
【００５２】
ノイズなどの影響により、入力接点１０２に対する操作が行われていないにも関わらず、入力電圧Ｖｉｎが信号入力回路１００に入力されることがある。このような入力電圧Ｖｉｎは通常、入力接点１０２に対する操作時に入力される入力電圧Ｖｉｎよりも低い。そのため、積分回路１０８の出力電圧のレベルが、シュミットトリガ回路１０９の検知レベル（閾値Ｔｈ１１）に達しない。信号入力回路１００は、積分回路１０８の出力電圧のレベルがシュミットトリガ回路１０９の検知レベルに達しない場合には、入力接点１０２への操作入力が無い場合と同様の信号を制御回路１１２に出力するため、上述したノイズなどによる誤動作の発生を抑制することができる。
【００５３】
このように本実施形態においては、信号入力回路１００は、変圧器１０５−１（第１の変圧器）と、変圧器１０５−２（第２の変圧器）と、スイッチング素子１０６と、積分回路１０８と、シュミットトリガ回路１０９と、パルス発振回路１１０と、Ｄフリップフロップ回路１１１とを備える。直流電源１０１の正極に接続された端子１０３（第１の端子）と、直流電源１０１の負極に接続された端子１０４（第２の端子）との間に、変圧器１０５−１の一次巻線と、スイッチング素子１０６とが直列に接続される。スイッチング素子１０６の制御端子に、変圧器１０５−２の二次巻線が接続される。変圧器１０５−１の二次巻線が、積分回路１０８の入力部に接続される。積分回路１０８の出力部が、シュミットトリガ回路１０９の入力部に接続される。シュミットトリガ回路１０９の出力部が、Ｄフリップフロップ回路１１１の信号入力端子Ｄに接続される。パルス発振回路１１０の出力部が、変圧器１０５−２の一次巻線およびＤフリップフロップ回路１１１のラッチ信号入力端子ＥＮＡに接続される。Ｄフリップフロップ回路１１１の出力部が、電子制御装置１０の制御回路１１２に接続される。
【００５４】
また、信号入力回路１００は、パルス信号を出力するパルス発振回路１１０と、直流電源１０１から直流電圧信号が一次巻線に入力され、入力された直流電圧信号を所定の変圧比で変圧して二次巻線から出力する変圧器１０５−１（第１の変圧器）と、変圧器１０５−１の一次巻線と直流電源１０１との接続・非接続を切り替えるスイッチング素子１０６と、一次巻線にパルス信号が入力され、入力されたパルス信号を所定の変圧比で変圧した信号を二次巻線からスイッチング素子１０６に出力して、スイッチング素子１０６を制御する変圧器１０５−２（第２の変圧器）と、変圧器１０５−１の出力信号の時間積分に近似される波形の信号を出力する積分回路１０８と、積分回路１０８の出力信号のレベルと所定の検知レベルとを比較し、比較の結果に応じた信号を出力するシュミットトリガ回路１０９と、パルス信号の立下りエッジに応じて、シュミットトリガ回路１０９の出力信号をラッチし、電子制御装置１０の制御回路１１２に出力するＤフリップフロップ回路１１１と、を備える。
【００５５】
変圧器１０５−２の一次巻線へのパルス信号の入力に応じて、スイッチング素子１０６がオンになる。スイッチング素子１０６がオンになることで、直流電源１０１からの直流電圧信号が変圧器１０５−１の一次巻線に入力され、変圧器１０５−１は、一次巻線に入力された直流電圧信号を所定の変圧比で変圧した電圧信号を積分回路１０８に出力する。積分回路１０８は、変圧器１０５−１の出力信号の波形の時間積分に近似される波形の電圧信号を生成し、シュミットトリガ回路１０９に出力する。シュミットトリガ回路１０９は、積分回路１０８の出力信号と所定の閾値との比較を行い、その比較の結果に応じた信号を、Ｄフリップフロップ回路１１１の信号入力端子Ｄに出力する。Ｄフリップフロップ回路１１１は、パルス信号の立下りエッジにおいて、シュミットトリガ回路１０９から入力される電圧信号の状態を読み取り、出力端子Ｑから制御回路１１２に出力する。
【００５６】
そのため、シーケンス回路１１３からの直流電圧信号の電圧レベルを変換して制御回路１１２に供給するとともに、シーケンス回路１１３と制御回路１１２とを電気的に絶縁することができる。
【００５７】
さらに、本実施形態に係る信号入力回路１００においては、図３に示す信号入力回路２００のように、入力信号の電圧をフォトカプラ２０６の駆動電流とするための抵抗器２０５を設ける必要がなく、回路の発熱を大幅に抑制することができる。その結果、電子制御装置１０の小型化および長寿命化を図ることができる。
【００５８】
また、本実施形態に係る信号入力回路１００においては、変圧器１０５−１の変圧作用により、微小なノイズはさらに小さな電圧に変圧され、積分回路１０８の出力電圧のレベルをシュミットトリガ回路１０９の検知レベルまで押し上げることができない。また、スイッチング素子１０６が誤動作し、短い時間、導通状態になったとしても、Ｄフリップフロップ回路１１１のラッチ信号入力端子ＥＮＡへの信号入力が無いため、Ｄフリップフロップ回路１１１の状態は変化せず、制御回路１１２に誤った信号を出力することがない。そのため、ノイズなどに起因する誤動作の発生の抑制を図ることができる。
【００５９】
上述の実施形態は代表的な例として説明したが、本発明の趣旨および範囲内で、多くの変更および置換が可能であることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形および変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【符号の説明】
【００６０】
１０    電子制御装置
１００    信号入力回路
１０１    直流電源
１０２    入力接点
１０３    端子（第１の端子）
１０４    端子（第２の端子）
１０５−１    変圧器（第１の変圧器）
１０５−２    変圧器（第２の変圧器）
１０６    スイッチング素子
１０７    抵抗器
１０８    積分回路
１０９    シュミットトリガ回路
１１０    パルス発振回路
１１１    Ｄフリップフロップ回路
１１２    制御回路
１１３    シーケンス回路
【図１】
2019091182.tif 000003
【図２】
2019091182.tif 000004
【図３】
2019091182.tif 000005