(57)【要約】【課題】電力変換装置において、成長した積層欠陥を縮小させデバイス特性が劣化することを防止する。【解決手段】第１のスイッチングデバイス１７０ａの第１のソース電極（Ｄ）と第２のスイッチングデバイス１７０ｂの第２のドレイン（Ｄ）は電気的に接続されており、第１のスイッチングデバイス１７０ａの第１のゲート電極（Ｇ）と第２のスイッチングデバイス１７０ｂの第２のゲート電極（Ｇ）はオン状態にあり、第１のスイッチングデバイスの前記第１のドレイン電極の電位よりも前記第２のスイッチングデバイスの前記第２のソース電極の電位が高くなるように電圧が印加される。【選択図】図１
2019033585.tif 000002
【特許請求の範囲】
【請求項１】
第１のドレイン電極と第１のソース電極と第１のゲート電極を有する第１のスイッチングデバイスと、
前記第１のスイッチングデバイスに直列に接続され、第２のドレイン電極と第２のソース電極と第２のゲート電極を有する第２のスイッチングデバイスと、を有し、
前記第１のスイッチングデバイスの前記第１のソース電極と前記第２のスイッチングデバイスの前記第２のドレイン電極は電気的に接続されており、
前記第１のスイッチングデバイスの前記第１のゲート電極と前記第２のスイッチングデバイスの前記第２のゲート電極はオン状態にあり、
前記第１のスイッチングデバイスの前記第１のドレイン電極の電位よりも前記第２のスイッチングデバイスの前記第２のソース電極の電位が高くなるように電圧が印加されることを特徴とする電力変換装置。
【請求項２】
前記第１のスイッチングデバイス及び前記第２のスイッチングデバイスは、ＳｉＣ−ＭＯＳＦＥＴにより構成されていることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第１のスイッチングデバイスは、第１の内蔵ダイオードを有し、
前記第２のスイッチングデバイスは、第２の内蔵ダイオードを有し、
前記第１及び第２のゲート電極が前記オン状態にある時にチャネル領域が形成され、
前記チャネル領域を介して前記第１及び第２のソース電極から前記第１及び第２のドレイン電極に向かって第１の電流が流れ、
前記第１及び第２の内蔵ダイオードを介して前記第１及び第２のソース電極から前記第１及び第２のドレイン電極に向かって前記第１の電流より小さい第２の電流が流れることを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記第１のスイッチングデバイス及び前記第２のスイッチングデバイスに流れる電流は一定であることを特徴とする請求項１に記載の電力変換装置。
【請求項５】
前記第１のスイッチングデバイス及び前記第２のスイッチングデバイスは、前記ＳｉＣ−ＭＯＳＦＥＴに積層欠陥が発生するのを防止する温度に設定されていることを特徴とする請求項２に記載の電力変換装置。
【請求項６】
前記積層欠陥の発生を防止する温度は、７５℃以上２００℃以下に設定されていることを特徴とする請求項５に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
近年、インバータ等の電力用半導体素子を有する電力変換装置が、自動車、鉄道、産業機器などに使用されている。
【０００３】
特許文献１には、電力用半導体素子を有する電力変換装置が記載されている。具体的には、特許文献１に記載の電力変換装置は、コンバータ回路と、インバータ回路と、ゲート駆動回路とを備えている。コンバータ回路は、直列接続された２つのスイッチング素子で構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２１９２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、スイッチング素子として、ワイドバンドギャップ半導体であるＳｉＣ（炭化珪素）が用いられている。このＳｉＣデバイスは、Ｓｉデバイスに比べ、耐圧性（耐電圧性）及び耐熱性が高く低損失である。
【０００６】
しかし、ＳｉＣデバイスはＰＮ接合通電時に発生するエネルギーで積層欠陥が成長する場合がある。ここで、結晶格子において、格子配列の乱れを格子欠陥という。積層欠陥は格子欠陥の一種であり、格子配列の乱れが結晶内部で面状になっているものを言う。
【０００７】
積層欠陥が成長すると、電子トラップの存在によりドリフト抵抗が高くなりデバイス特性が劣化する。このデバイス特性の劣化に伴い、電力損失の増加や温度上昇による電力用半導体素子の破壊などのリスクが発生する。
【０００８】
特許文献１には、積層欠陥の成長によりデバイス特性が劣化するという課題及びその解決手段については言及されていない。
【０００９】
本発明の目的は、電力変換装置において、成長した積層欠陥を縮小させデバイス特性が劣化することを防止することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様の電力変換装置は、第１のドレイン電極と第１のソース電極と第１のゲート電極を有する第１のスイッチングデバイスと、前記第１のスイッチングデバイスに直列に接続され、第２のドレイン電極と第２のソース電極と第２のゲート電極を有する第２のスイッチングデバイスとを有し、前記第１のスイッチングデバイスの前記第１のソース電極と前記第２のスイッチングデバイスの前記第２のドレイン電極は電気的に接続されており、前記第１のスイッチングデバイスの前記第１のゲート電極と前記第２のスイッチングデバイスの前記第２のゲート電極はオン状態にあり、前記第１のスイッチングデバイスの前記第１のドレイン電極の電位よりも前記第２のスイッチングデバイスの前記第２のソース電極の電位が高くなるように電圧が印加されることを特徴とする。
【発明の効果】
【００１１】
本発明の一態様によれば、電力変換装置において、成長した積層欠陥を縮小させデバイス特性が劣化することを防止することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１の電力変換装置を示す図である。
【図２】実施例１の電力変換装置の制御フローを示す図である。
【図３】（ａ）はスイッチング素子（ＤＭＯＳＦＥＴ）の断面図であり、（ｂ）はスイッチング素子（トレンチ構造ＭＯＳＦＥＴ）の断面図である。
【図４】（ａ）はスイッチング素子の電流経路（ＤＭＯＳＦＥＴ、順方向、ゲートオン）を示す図であり、（ｂ）はスイッチング素子の電流経路（ＤＭＯＳＦＥＴ、逆方向、ゲートオフ）を示す図であり、（ｃ）はスイッチング素子の電流経路（ＤＭＯＳＦＥＴ、逆方向、ゲートオン）を示す図である。
【図５】（ａ）はスイッチング素子の電流経路（トレンチ構造、順方向、ゲートオン）を示す図であり、（ｂ）はスイッチング素子の電流経路（トレンチ構造、逆方向、ゲートオフ）を示す図であり、（ｃ）はスイッチング素子の電流経路（トレンチ構造、ゲートオン）を示す図である。
【図６】実施例１の積層欠陥縮小動作時の回路図である。
【図７】実施例２の電力変換装置を示す図である。
【図８】実施例３の電力変換装置を示す図である。
【図９】実施例４の電力変換装置を示す図である。
【図１０】実施例５の積層欠陥縮小動作時の回路図である。
【図１１】実施例５のシステムのブロック図である。
【発明を実施するための形態】
【００１３】
以下、図面を用いて実施例について説明する。
【実施例１】
【００１４】
図１を参照して、実施例１の電力変換装置の構成について説明する。  
実施例１の電力変換装置は、主電源１００、インバータ１１０、モータ１２０及び専用電源１３０を有する。主電源１００の直流は、変換回路１４０により交流に変換されて専用電源１３０に供給される。インバータ１１０によりモータ１２０が駆動される。実施例１の電力変換装置は、例えば、自動車、鉄道、産業機器などに適用可能である。
【００１５】
インバータ１１０は、直列に接続された一対のスイッチングデバイス（スイッチング素子）１７０ａ及びスイッチングデバイス（スイッチング素子）１７０ｂが複数配置されて構成されている。一対のスイッチングデバイス１７０ａ、１７０ｂの内、上方に配置されているスイッチングデバイス（第１のスイッチングデバイス）１７０ａのことを上アームと呼び、下方に配置されているスイッチングデバイス（第２のスイッチングデバイス）１７０ｂのことを下アームと呼ぶ。
【００１６】
第１のスイッチングデバイス１７０ａは、ドレイン電極（Ｄ）、ソース電極（Ｓ）及びゲート電極（Ｇ）を有し、第１の内蔵ダイオード１８０ａが付加されている。第２のスイッチングデバイス１７０ｂは、ドレイン電極（Ｄ）、ソース電極（Ｓ）及びゲート電極（Ｇ）を有し、第２の内蔵ダイオード１８０ｂが付加されている。
【００１７】
上アームの第１のスイッチングデバイス１７０ａのソース電極（Ｓ）と下アームの第２のスイッチングデバイス１７０ｂのドレイン電極（Ｄ）は、電気的に接続されている。
【００１８】
上アームの第１のスイッチングデバイス１７０ａのゲート電極（Ｇ）と下アームの第２のスイッチングデバイス１７０ｂのゲート電極（Ｇ）は、ゲート制御部１６０によりオン状態とオフ状態に制御される。例えば、インバータ１１０が専用電源１３０に接続されている場合には、ゲート制御部１６０により、上アームの第１のスイッチングデバイス１７０ａのゲート電極（Ｇ）と下アームの第２のスイッチングデバイス１７０ｂのゲート電極（Ｇ）はオン状態に制御される。
【００１９】
ゲート電極（Ｇ）がオン状態に制御されると、上アームの第１のスイッチングデバイス１７０ａのドレイン電極（Ｄ）に専用電源の負電圧（−端子）が印加され、下アームの第２のスイッチングデバイス１７０ｂのソース電極（Ｓ）に専用電源１３０の正電圧（＋端子）が印加される。変換回路１４０及びゲート制御部１６０は、全体制御部１５０により制御される。
【００２０】
全体制御部１５０は、第１のスイッチ１９０ａ及び第２のスイッチ１９０ｂの開閉を制御する。具体的には、全体制御部１５０は、インバータ１１０を主電源１００に接続する場合には、第１のスイッチ１９０ａを閉じて第２のスイッチ１９０ｂを開くように制御する。また、全体制御部１５０は、インバータ１１０を専用電源１３０に接続する場合には、第１のスイッチ１９０ａを開いて第２のスイッチ１９０ｂを閉じるように制御する。
【００２１】
主電源１００とインバータ１１０を切り離す第１のスイッチ１９０ａは、コンデンサ１９５より主電源側に配置されている。  
ここで、第１のスイッチングデバイス１７０ａ及び第２のスイッチングデバイス１７０ｂは、例えば、ＳｉＣ−ＭＯＳＦＥＴにより構成されている。
【００２２】
第１のスイッチングデバイス１７０ａは第１の内蔵ダイオード１８０ａを有し、第２のスイッチングデバイス１７０ｂは第２の内蔵ダイオード１８０ｂを有する。第１のスイッチングデバイス１７０ａと第２のスイッチングデバイス１７０ｂのゲート電極（Ｇ）が逆方向のオン状態にある時にチャネル領域（Ｎチャネル領域）が形成され、このチャネル領域を介してソース電極（Ｓ）からドレイン電極（Ｄ）に向かって第１の電流が流れる。さらに、第１の内蔵ダイオード１８０ａ及び第２の内蔵ダイオード１８０ｂを介してソース電極（Ｓ）からドレイン電極（Ｄ）に向かって第１の電流より小さい第２の電流が流れる（図４（ｃ）、図５（ｃ）参照）。
【００２３】
図２を参照して、実施例１の電力変換装置の制御フローについて説明する。  
ここで、（ａ）は全体のフローを示し、（ｂ）は積層欠陥縮小動作フローを示し、（ｃ）は積層欠陥縮小動作停止フローを示す。
【００２４】
（ａ）の全体のフローに示すように、通常運転（Ｓ２０１）からインバータ停止（Ｓ２０２）に移行すると、（ｂ）の積層欠陥縮小動作フロー（Ｓ２０３）に移る。また、積層欠陥縮小動作（Ｓ２０３）の後に、（ｃ）の積層欠陥縮小動作停止フローに（Ｓ２０４）移る。積層欠陥縮小動作停止（Ｓ２０４）の後はインバータ停止（Ｓ２０２）の状態に戻り、必要に応じて通常運転（Ｓ２０１）を再開する。
【００２５】
図２（ｂ）を参照して、積層欠陥縮小動作フロー（Ｓ２０３）の詳細を説明する。最初に、第１のスイッチ１９０ａをオフに切り替え、主電源１００とインバータ１１０を切り離す（Ｓ２０５）。次に、第２のスイッチ１９０ｂをオンに切り替え、専用電源１３０とインバータ１１０を接続する（Ｓ２０６）。具体的には、全体制御部１５０によって、第１のスイッチ１９０ａをオフにし、第２のスイッチ１９０ｂをオンにする。さらに、ゲート制御部１６０により、インバータ１１０の全てのスイッチングデバイス１７０ａ、１７０ｂのゲート電極（Ｇ）をオン状態にする（Ｓ２０７）。そして、専用電源１３０の出力をオンにし、第１のスイッチングデバイス１７０ａのドレイン電極の電位よりも第２のスイッチングデバイス１７０ｂのソース電極の電位が高くなるように電圧を印加する（Ｓ２０８）。この状態を維持することで、通常運転（Ｓ２０１）において成長した積層欠陥を縮小させることができる。
【００２６】
図２（ｃ）を参照して、積層欠陥縮小動作停止フロー（Ｓ２０４）の詳細を説明する。最初に、専用電源１３０の出力をオフにする（Ｓ２０９）。次に、ゲート制御部１６０により、スイッチングデバイス１７０ａ、１７０ｂのゲート（Ｇ）をオフにする（Ｓ２１０）。次に、第２のスイッチ１９０ｂをオフに切り替え、専用電源１３０とインバータ１１０を切り離す（Ｓ２１１）。最後に、第１のスイッチ１９０ａをオンに切り替え、主電源１００とインバータ１１０を接続する（Ｓ２１２）。具体的には、全体制御部１５０によって、第１のスイッチ１９０ａをオンにし、第２のスイッチ１９０ｂをオフにする。この結果、インバータ１１０に主電源１００から直流が供給できる状態、すなわちインバータ停止状態（Ｓ２０２）に戻る。
【００２７】
ここで、専用電源１００は、市販の直流電源装置が利用可能である。尚、交流１００Ｖ等が必要なため、主電源１００の直流を、変換回路１４０により変換して専用電源１３０に供給する。
【００２８】
次に、図３を参照して、スイッチングデバイス１７０ａ、１７０ｂの構造について説明する。（ａ）はスイッチングデバイスとしてのＤＭＯＳＦＥＴの断面図であり、（ｂ）はスイッチングデバイスとしてのトレンチ構造ＭＯＳＦＥＴの断面図である。
【００２９】
図３（ａ）に示すように、スイッチングデバイス（ＤＭＯＳＦＥＴ）の下側には、ドレイン電極３０１が形成されている。スイッチングデバイス（ＤＭＯＳＦＥＴ）の上側には、ソース電極３０２、ゲート絶縁膜３０３及びゲート電極３０４が形成されている。
【００３０】
ドレイン電極３０１の上には、Ｎ＋基板層３０５が形成されている。Ｎ＋基板層３０５の上には、Ｎ−層３０６が形成されている。Ｎ−層３０６の上には、Ｐ層３０７、Ｎ＋層３０８及びＰ＋層３０９が形成されている。このような構成の下、ゲート電極３０４に正電圧が印加されると、Ｐ層３０７とゲート絶縁膜３０３の間にＮチャネル領域３１０が形成されて、ドレイン電極３０１とソース電極３０２の間に電流が流れるようになる。
【００３１】
図３（ｂ）に示すように、スイッチングデバイス（トレンチ構造ＭＯＳＦＥＴ）の下側には、ドレイン電極３０１が形成されている。スイッチング素子（トレンチ構造ＭＯＳＦＥＴ）の上側には、ソース電極３０２が形成されている。
【００３２】
ドレイン電極３０１の上には、Ｎ＋基板層３０５が形成されている。Ｎ＋基板層３０５の上には、Ｎ−層３０６が形成されている。Ｎ−層３０６の左上には、Ｐ層３０７、Ｎ＋層３０８及びＰ＋層３０９が形成されている。また、Ｎ−層３０６の右上には、ゲート絶縁膜３０３を介してゲート電極３０４が形成されている。
【００３３】
このような構成の下、ゲート電極３０４に正電圧が印加されると、Ｐ層３０７とゲート絶縁膜３０４の間にＮチャネル領域３１０が形成されて、ドレイン電極３０１とソース電極３０２の間に電流が流れるようになる。
【００３４】
次に、図４、図５を参照して、スイッチングデバイス１７０ａ、１７０ｂの電流経路について説明する。
【００３５】
図４（ａ）はスイッチングデバイス（ＤＭＯＳＦＥＴ）の電流経路（順方向、ゲートオン）を示す図であり、（ｂ）はスイッチングデバイス（ＤＭＯＳＦＥＴ）の電流経路（逆方向、ゲートオフ）を示す図であり、（ｃ）はスイッチングデバイス（ＤＭＯＳＦＥＴ）の電流経路（逆方向、ゲートオン）を示す図である。
【００３６】
図５（ａ）はスイッチングデバイス（トレンチ構造）の電流経路（順方向、ゲートオン）を示す図であり、（ｂ）はスイッチングデバイス（トレンチ構造）の電流経路（逆方向、ゲートオフ）を示す図であり、（ｃ）はスイッチングデバイス（トレンチ構造）の電流経路（逆方向、ゲートオン）を示す図である。
【００３７】
図４（ａ）、図５（ａ）に示すように、順方向（ドレイン電極−ソース電極間に正電圧印加）では、ゲートオン時にＰ領域３０７のゲート絶縁膜３０３の近傍にＮチャネル領域３１０が形成される（図３（ａ）参照）。そして、Ｎチャネル領域３１０を介して、ドレイン電極３０１からソース電極３０２に向かって電流が流れるようになる。
【００３８】
図４（ｂ）、図５（ｂ）に示すように、逆方向（ドレイン電極−ソース電極間に負電圧印加）では、ゲートオフ時にＰ領域３０７のゲート絶縁膜３０３の近傍にＮチャネル領域３１０は形成されない。このため、逆方向（ドレイン電極−ソース電極間に負電圧印加）では、ゲートオフ時に内蔵ダイオード１８０ａ、１８０ｂ（Ｐ＋層３０９、Ｐ層３０７及びＮ−層３０６で構成される）を通ってソース電極３０２からドレイン電極３０１に向かって電流が流れる。
【００３９】
図４（ｃ）、図５（ｃ）に示すように、逆方向（ドレイン電極−ソース電極間に負電圧印加）では、ゲートオン時にＰ領域３０７のゲート絶縁膜３０３の近傍にＮチャネル領域３１０が形成される（図３（ａ）参照）。Ｎチャネル領域３１０は、内蔵ダイオード１８０ａ、１８０ｂ（Ｐ＋層３０９、Ｐ層３０７及びＮ−層３０６で構成される）よりも抵抗が小さいため電流のほとんどがＮチャネル領域３１０を経由して、ソース電極３０２からドレイン電極３０１に向かって電流が流れる。
【００４０】
また、電流の一部は、内蔵ダイオード内蔵ダイオード１８０ａ、１８０ｂ（Ｐ＋層３０９、Ｐ層３０７及びＮ−層３０６で構成される）を経由してソース電極３０２からドレイン電極３０１に向かって電流が流れる。このように、逆方向（ドレイン電極−ソース電極間に負電圧印加）におけるゲートオン時には、内蔵ダイオード１８０ａ、１８０ｂに小さな電流を流しながら、Ｎチャネル領域３１０への通電でスイッチングデバイス１７０ａ、１７０ｂの温度を上昇させることができる。
【００４１】
図４（ａ）、図５（ａ）では、内蔵ダイオード１８０ａ、１８０ｂに通電できず、全ての電流はＮチャネル領域３１０を経由して、ドレイン電極３０２からソース電極３０２に向かって電流が流れる。
【００４２】
また、図４（ｂ）、図５（ｂ）では、内蔵ダイオード１８０ａ、１８０ｂを通って流れる電流が大きいと再結合エネルギーが大きすぎて積層欠陥が拡張する恐れがあり、電流が小さいと温度が高くならないため積層欠陥が縮小しない。
【００４３】
これに対して、図４（ｃ）、図５（ｃ）の場合には、小さな再結合エネルギーと高温の両立が可能であり、積層欠陥の成長によりデバイス特性が劣化することを防止することができる。この際、電流とゲート電圧は、事前に実験を行って、温度及びエネルギーが積層欠陥縮小領域に収まるように決めておくことが好ましい。
【００４４】
ここで、図５に示すトレンチ構造ではＮチャネル領域３１０の位置が異なるが（図３（ｂ）参照）、基本的な動作は、図４に示す通常のＤＭＯＳＦＥＴと同様である。
【００４５】
次に、図６を参照して、積層欠陥縮小動作について説明する。図６は積層欠陥縮小動作時の回路図である。  
専用電源１３０の＋端子を下アームのスイッチングデバイス１７０ｂのソース電極（Ｓ）に接続する。また、専用電源１３０の−端子を上アームのスイッチングデバイス１７０ａのドレイン電極（Ｄ）に接続する。全てのスイッチングデバイス１７０ａ、１７０ｂのゲート電極（Ｇ）をオンにした状態で専用電源１３０の出力をオンにし、第１のスイッチングデバイス１７０ａのドレイン電極の電位よりも第２のスイッチングデバイス１７０ｂのソース電極の電位が高くなるように電圧を印加する。これによって、各スイッチングデバイス１７０ａ、１７０ｂに図４（ｃ）、図５（ｃ）のような電流が流れる。
【００４６】
具体的には、図４（ｃ）、図５（ｃ）に示すように、逆方向（ドレイン電極−ソース電極間に負電圧印加）では、ゲートオン時にＰ領域３０７のゲート絶縁膜３０３の近傍にＮチャネル領域３１０が形成される。Ｎチャネル領域３１０は、内蔵ダイオード１８０ａ、１８０ｂよりも抵抗が小さいため電流のほとんどがＮチャネル領域３１０を経由して、ソース電極３０２からドレイン電極３０１に向かって電流が流れる。また、電流の一部は、内蔵ダイオード１８０ａ、１８０ｂを経由してソース電極３０２からドレイン電極３０１に向かって電流が流れる。このように、逆方向（ドレイン電極−ソース電極間に負電圧印加）におけるゲートオン時には、内蔵ダイオード１８０ａ、１８０ｂに小さな電流を流しながらＮチャネル領域３１０への通電でスイッチングデバイス１７０ａ、１７０ｂの温度を上昇させることができる。これにより、積層欠陥を縮小させることができるため、電力変換装置の信頼性が向上する。
【実施例２】
【００４７】
図７を参照して、実施例２の電力変換装置の構成について説明する。  
実施例１では、主電源１００とインバータ１１０を切り離す第１のスイッチ１９０ａをコンデンサ１９５より主電源側に配置していた。これに対して、実施例２では、主電源１００とインバータ１１０を切り離す第１のスイッチ１９０ａをコンデンサ１９５よりインバータ側に配置する。その他の構成は実施例１と同様なのでその説明は省略する。
【実施例３】
【００４８】
図８を参照して、実施例３の電力変換装置の構成について説明する。  
実施例３の電力変換装置では、主電源として単相交流を使用する。この場合、主電源１００の単相交流を整流回路８０により直流に変換してインバータ１１０に供給する。専用電源１３０への電力供給は、電圧と周波数を合わせれば主電源１００をそのまま利用できる。その他の構成は、実施例１と同様なのでその説明は省略する。
【実施例４】
【００４９】
図９を参照して、実施例４の電力変換装置の構成について説明する。  
実施例４の電力変換装置では、主電源１００として三相交流を使用する。この場合、主電源１００の三相交流を整流回路９０により直流に変換してインバータ１１０に供給する。専用電源１３０への電力供給は、電圧と周波数を合わせれば主電源１００をそのまま利用できる。専用電源１００が三相入力の場合は３本全て、単相入力の場合は２本のみ利用可能である（図９は、単相入力の場合である）。その他の構成は、実施例１と同様なのでその説明は省略する。
【実施例５】
【００５０】
図１０、図１１を参照して、実施例５の電力変換装置の構成について説明する。  
専用電源１３０が定電圧動作の場合、電流が流れることによる温度変化や積層欠陥縮小による素子特性の変化で流れる電流が変化してしまう。専用電源１３０を定電流動作させることによって、素子の温度や特性が変化した場合でも常に一定の電流を流し続けることができる。
【００５１】
各スイッチングデバイス１７０ａ、１７０ｂの温度を検出し、規定した温度以上となった場合は、全体制御部１５０は、電流出力信号を専用電源１３０に送る。専用電源１３０は、スイッチングデバイス１７０ａ、１７０ｂの電流出力を小さくして過熱状態となるのを防ぐ。
【００５２】
また、各スイッチングデバイス１７０ａとスイッチングデバイス１７０ｂの間を流れる電流を検出する。ここで、各スイッチングデバイス１７０ａとスイッチングデバイス１７０ｂの間の流路をレグ１１０という。レグ１１０を流れる電流が大きい場合、ゲート制御部１６０はスイッチングデバイス１７０ａ、１７０ｂにゲート駆動電圧出力を送る。そして、レグ１１０の上アームの第１のスイッチングデバイス１７０ａと下アームの第２のスイッチングデバイス１７０ｂのゲート電圧を共に小さくして抵抗を大きくする。これにより、第１のスイッチングデバイス１７０ａ及び第２のスイッチングデバイス１７０ｂに流れる電流は一定になり、レグ１１０間の電流のバラツキを抑制することができる。
【００５３】
また、第１のスイッチングデバイス１７０ａ及び第２のスイッチングデバイス１７０ｂは、７５℃以上２００℃以下に設定されている。ここで、７５℃以上に設定したのは、積層欠陥縮小動作を行うためである。２００℃以下に設定したのは、スイッチングデバイス１７０ａ、１７０ｂの破壊を防止するためである。
【符号の説明】
【００５４】
１００  主電源
１１０  インバータ
１２０  モータ
１３０  専用電源
１４０  変換回路
１５０  全体制御部
１６０  ゲート制御部
１７０  スイッチングデバイス（スイッチング素子）
１８０  内蔵ダイオード
１９０  スイッチ
３０１  ドレイン電極
３０２  ソース電極
３０３  ゲート絶縁膜
３０５  Ｎ＋基板層
３０６  Ｎ−層
３０７  Ｐ層
３０８  Ｎ＋層
３０９  Ｐ＋層
【図１】
2019033585.tif 000003
【図２】
2019033585.tif 000004
【図３】
2019033585.tif 000005
【図４】
2019033585.tif 000006
【図５】
2019033585.tif 000007
【図６】
2019033585.tif 000008
【図７】
2019033585.tif 000009
【図８】
2019033585.tif 000010
【図９】
2019033585.tif 000011
【図１０】
2019033585.tif 000012
【図１１】
2019033585.tif 000013