(57)【要約】【課題】印刷法による半導体層のパターン形成において、パターニング工程を増やすことなく、インクの流れを防いで狙いのパターンを形成することができる薄膜トランジスタアレイ基板、その製造方法、これを用いた画像表示装置用基板、画像表示装置、これらの製造方法を提供する。【解決手段】薄膜トランジスタアレイ基板は、基板と、基板上に形成されたゲート電極と、基板とゲート電極上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成されたソース電極、ドレイン電極、およびドレイン電極に接続された画素電極と、ソース電極およびドレイン電極の表面の少なくとも一部に形成された酸化膜と、ソース電極とドレイン電極との間のゲート絶縁体層上および酸化膜上の少なくとも一部に形成された半導体層と、少なくとも半導体層上に形成された保護層とを含み、酸化膜の水の接触角は２０°以下である。【選択図】図１
2019091735.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極上に形成されたゲート絶縁体層と、
前記ゲート絶縁体層上に形成されたソース電極、ドレイン電極、および前記ドレイン電極に接続された画素電極と、
前記ソース電極および前記ドレイン電極の表面の少なくとも一部に形成された酸化膜と、
前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁体層上および前記酸化膜上の少なくとも一部に形成された半導体層と、
少なくとも前記半導体層上に形成された保護層とを含み、
前記酸化膜の水の接触角は２０°以下である、薄膜トランジスタアレイ基板。
【請求項２】
前記ソース電極および前記ドレイン電極が、Ｍｏ、Ｔｉ、ＩＴＯ、Ｃｕ、Ｃｒのいずれかを含む、請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記酸化膜が、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯを含む、請求項１または請求項２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記半導体層が有機半導体である、請求項１から請求項３のいずれかに記載の薄膜トランジスタアレイ基板。
【請求項５】
請求項１から請求項４のいずれかに記載の薄膜トランジスタアレイ基板と、
前記薄膜トランジスタアレイ基板上に形成された層間絶縁体層と、
前記層間絶縁体層の前記薄膜トランジスタアレイ基板が備える画素電極に対応した部位に開口部が形成された、画像表示装置用基板。
【請求項６】
前記層間絶縁体層上に形成された上部画素電極をさらに有し、前記画素電極は前記開口部を介して前記上部画素電極に接続されている、請求項５に記載の画像表示装置用基板。
【請求項７】
請求項５または請求項６に記載の画像表示装置用基板と、前記画像表示装置用基板が備える画素電極または上部画素電極に対向した電極を備えたもう一方の基板と、前記画像表示装置用基板と前記もう一方の基板との間に設けられた表示媒体とを含む画像表示装置。
【請求項８】
基板上にゲート電極を形成する工程と、
前記基板と前記ゲート電極上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上にソース電極、ドレイン電極、および前記ドレイン電極に接続された画素電極を形成する工程と、
前記ソース電極および前記ドレイン電極の表面の少なくとも一部に水の接触角が２０°以下の酸化膜を形成する工程と、
前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁体層上および前記酸化膜上の少なくとも一部に半導体層を形成する工程と、
少なくとも前記半導体層上に保護層を形成する工程とを含む、薄膜トランジスタアレイ基板の製造方法。
【請求項９】
前記ソース電極および前記ドレイン電極の表面の前記酸化膜を、前記ソース電極および前記ドレイン電極の表面を酸化処理することによって形成する、請求項８に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１０】
前記ソース電極および前記ドレイン電極の表面の前記酸化膜を、前記ソース電極および前記ドレイン電極上に酸素の比率２０％以上６０％以下の反応性スパッタ法により、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯの膜を設けることにより形成する、請求項８に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１１】
前記反応性スパッタ法に用いるターゲットはＭｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかであり、酸素を流しながら成膜する、請求項１０に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１２】
前記反応性スパッタ法に用いるターゲットはＭｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯのいずれかであり、酸素を流しながら成膜する、請求項１０に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１３】
前記ソース電極および前記ドレイン電極の表面の前記酸化膜を、前記ソース電極および前記ドレイン電極上にスパッタ法によりＭｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯの膜を設けることにより形成する、請求項８に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１４】
前記ソース電極および前記ドレイン電極の表面の前記酸化膜を、前記ソース電極および前記ドレイン電極上に真空蒸着法によりＭｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯの膜を設けることにより形成する、請求項８に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１５】
前記半導体層を形成する方法が印刷法である、請求項８から請求項１４のいずれかに記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１６】
請求項８から請求項１５のいずれかに記載の薄膜トランジスタアレイ基板の製造方法により製造された薄膜トランジスタアレイ基板の上に、層間絶縁体層を形成する工程と、
前記層間絶縁体層の前記薄膜トランジスタアレイ基板が備える画素電極に対応した部位に開口部を形成する工程とをさらに備える、画像表示装置用基板の製造方法。
【請求項１７】
前記層間絶縁体層上に上部画素電極を形成し、前記画素電極を前記開口部を介して前記上部画素電極に接続する工程をさらに備える、請求項１６に記載の画像表示装置用基板の製造方法。
【請求項１８】
請求項１６または請求項１７に記載の画像表示装置用基板の製造方法により製造された画像表示装置用基板と、前記画像表示装置用基板が備える画素電極または上部画素電極に対向した電極を備えたもう一方の基板との間に表示媒体を形成する工程を含む、画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタにおいて、半導体層のパターンを形成するために、半導体層を全面に形成した上にレジストを形成し、エッチングすることでパターンを形成する方法がある。しかし、この方法ではレジストの形成およびエッチングによりパターンを形成するための工程が増えてしまう。
【０００３】
例えば、特許文献１では、表面に酸化膜が形成されたソース電極およびドレイン電極上に、半導体層を形成することで、レーザーを用いたパターニングを行う際に、酸化膜が保護層としての役割を果たし、電極にダメージを与えないパターニングを行っている。しかし、レーザーによるパターニングという新たな工程が必要となる。
【０００４】
これに対して、印刷法により半導体層のパターン形成を行う方法が知られている。しかしながら、印刷法による半導体層のパターン形成においては、レジストの形成およびエッチングの工程は不要だが、接触角の異なる、すなわち濡れ性の異なる材料上に跨って印刷をする場合、接触角の小さい材料上にインクが流れてしまい、目的のパターンが形成できない場合がある。目的のパターンが形成できず、ゲート電極で制御されていないゲート絶縁体層上に半導体層が形成された場合、リーク電流が発生するという問題がある。また、印刷された半導体層のインクが流れてしまい、ゲート電極で繋がった隣接する画素（トランジスタ）どうしの半導体が繋がると、例えば１画素のみを駆動した場合でも、それに伴い両隣の画素も駆動してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１６５８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで本発明は、印刷法による半導体層のパターン形成において、パターニング工程を増やすことなく、インクの流れを防いで狙いのパターンを形成することができる薄膜トランジスタアレイ基板、その製造方法、これを用いた画像表示装置用基板、画像表示装置、これらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するための本発明の一局面は、基板と、基板上に形成されたゲート電極と、基板とゲート電極上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成されたソース電極、ドレイン電極、およびドレイン電極に接続された画素電極と、ソース電極およびドレイン電極の表面の少なくとも一部に形成された酸化膜と、ソース電極とドレイン電極との間のゲート絶縁体層上および酸化膜上の少なくとも一部に形成された半導体層と、少なくとも半導体層上に形成された保護層とを含み、酸化膜の水の接触角は２０°以下である、薄膜トランジスタアレイ基板である。
【０００８】
また、ソース電極およびドレイン電極が、Ｍｏ、Ｔｉ、ＩＴＯ、Ｃｕ、Ｃｒのいずれかを含んでもよい。
【０００９】
また、酸化膜が、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯ含んでもよい。
【００１０】
また、半導体層が有機半導体であってもよい。
【００１１】
また、本発明の他の局面は、上述の薄膜トランジスタアレイ基板と、薄膜トランジスタアレイ基板上に形成された層間絶縁体層と、層間絶縁体層の薄膜トランジスタアレイ基板が備える画素電極に対応した部位に開口部が形成された、画像表示装置用基板である。
【００１２】
また、層間絶縁体層上に形成された上部画素電極をさらに有し、画素電極は開口部を介して上部画素電極に接続されていてもよい。
【００１３】
また、本発明の他の局面は、上述の画像表示装置用基板と、画像表示装置用基板が備える画素電極または上部画素電極に対向した電極を備えたもう一方の基板と、画像表示装置用基板と上述のもう一方の基板との間に設けられた表示媒体とを含んだ、画像表示装置である。
【００１４】
また、本発明の他の局面は、基板上にゲート電極を形成する工程と、基板とゲート電極上にゲート絶縁体層を形成する工程と、ゲート絶縁体層上にソース電極、ドレイン電極、およびドレイン電極に接続された画素電極を形成する工程と、ソース電極およびドレイン電極の表面の少なくとも一部に水の接触角が２０°以下の酸化膜を形成する工程と、ソース電極とドレイン電極上との間のゲート絶縁体層上および酸化膜上の少なくとも一部に半導体層を形成する工程と、少なくとも半導体層上に保護層を形成する工程とを含む、薄膜トランジスタアレイ基板の製造方法である。
【００１５】
また、ソース電極およびドレイン電極の表面の酸化膜を、ソース電極およびドレイン電極の表面を酸化処理することによって形成されてもよい。
【００１６】
また、ソース電極およびドレイン電極の表面の酸化膜を、ソース電極およびドレイン電極上に酸素の比率２０％以上６０％以下の反応性スパッタ法により、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯの膜を設けることにより形成する。
【００１７】
また、反応性スパッタに用いるターゲットがＭｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかであり、酸素を流しながら成膜してもよい。
【００１８】
また、反応性スパッタに用いるターゲットがＭｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯのいずれかであり、酸素を流しながら成膜してもよい。
【００１９】
また、ソース電極およびドレイン電極の表面の酸化膜を、ソース電極およびドレイン電極上にスパッタ法によりＭｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯの膜を設けることにより形成する。
【００２０】
また、ソース電極およびドレイン電極の表面の酸化膜を、ソース電極およびドレイン電極上に真空蒸着法によりＭｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯの膜を設けることにより形成する。
【００２１】
また、半導体層を形成する方法が印刷法であってもよい。
【００２２】
また、上述の薄膜トランジスタアレイ基板の製造方法により製造された薄膜トランジスタアレイ基板の上に、層間絶縁体層を形成する工程と、層間絶縁体層の薄膜トランジスタアレイ基板が備える画素電極に対応した部位に開口部を形成する工程とをさらに備えてもよい。
【００２３】
また、層間絶縁体層上に上部画素電極を形成し、画素電極を開口部を介して上部画素電極に接続する工程をさらに備えてもよい。
【００２４】
また、上述の画像表示装置用基板の製造方法により製造された画像表示装置用基板と、画像表示装置用基板が備える画素電極または上部画素電極に対向した電極を備えたもう一方の基板との間に表示媒体を形成する工程を含んでもよい。
【発明の効果】
【００２５】
本発明によれば、少なくとも半導体層と接触するソース電極およびドレイン電極の表面に酸化膜を設けることで、印刷法による半導体層のパターン形成において、パターニング工程を増やすことなく、狙いのパターンを形成することが可能な薄膜トランジスタアレイ基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】（ａ）は製造工程途中の本発明の実施形態に係る薄膜トランジスタアレイ基板を模式的に示した平面図である。（ｂ）は（ａ）においてＡ−Ａ’で切断した断面図である。
【図２】（ａ）は本発明の実施形態に係る薄膜トランジスタアレイ基板を模式的に示した平面図である。（ｂ）は（ａ）においてＢ−Ｂ’で切断した断面図である。
【図３】（ａ）は製造工程途中の本発明の実施形態に係る画像表示装置用基板を模式的に示した平面図である。（ｂ）は（ａ）においてＣ−Ｃ’で切断した断面図である。
【図４】（ａ）は本発明の実施形態に係る画像表示装置用基板を模式的に示した平面図である。（ｂ）は（ａ）においてＤ−Ｄ’で切断した断面図である。
【図５】（ａ）は製造工程途中の従来技術に係る薄膜トランジスタアレイ基板を模式的に示した平面図である。（ｂ）は（ａ）においてＥ−Ｅ’で切断した断面図である。
【発明を実施するための形態】
【００２７】
本発明の実施形態について、以下に図面を使用して詳細に説明する。
＜実施形態＞
本発明の一実施形態に係る薄膜トランジスタアレイ基板１００について図１から図４を用いて説明する。
【００２８】
図１は、製造工程途中の本発明の実施形態に係る薄膜トランジスタアレイ基板１００を模式的に示した平面図（図１の（ａ））および断面図（図１の（ｂ））である。図１の（ａ）に示すように、薄膜トランジスタアレイ基板１００は、基板１と、基板１上に形成されたゲート電極２と、基板１とゲート電極２上に形成されたゲート絶縁体層３と、ゲート絶縁体層３上に形成されたソース電極４、ドレイン電極５、およびドレイン電極５に接続された画素電極６と、ソース電極４およびドレイン電極５の表面の少なくとも一部に形成された酸化膜７と、ソース電極４とドレイン電極５との間のゲート絶縁体層３上および酸化膜７上の少なくとも一部に形成された半導体層８と、少なくとも半導体層８上に形成された保護層９とを含む。
【００２９】
ソース電極４およびゲート電極２は、それぞれソース配線４’およびゲート配線２’に接続され、平面配置的に見て、ソース配線４’はゲート配線２’に直交している。ソース電極４とドレイン電極５は、薄膜トランジスタアレイ基板１００を構成する薄膜トランジスタのチャネル部１３となる一定間隔のスリット部を形成するように対向して形成されている。なお、ソース電極４とドレイン電極５との間のスリット部は、薄膜トランジスタアレイ基板１００にマトリクス状に配置された薄膜トランジスタの周期に対応して形成されている。
【００３０】
図１の（ａ）のＡ−Ａ’で切断した断面を図１の（ｂ）に示した。図１の（ｂ）に示すように、基板１上に、ゲート電極２およびゲート配線２’が形成され、その上がゲート絶縁体層３で覆われている。更にゲート絶縁体層３上に、表面に酸化膜７を形成したソース電極４およびドレイン電極５が形成されている。表面に酸化膜７を形成したソース電極４およびドレイン電極５上とソース電極４およびドレイン電極５間のスリット部のゲート絶縁体層３に跨って半導体層８が形成されている。
【００３１】
印刷法により半導体層８を形成する際に、インキが流れることにより、平面視においてゲート電極２に重ならない領域且つ、ソース電極４とドレイン電極５の間に半導体層８が形成された結果、リーク電流が流れ、オフ電流が上がってしまい、十分なオンオフ比が得られなくなってしまうという問題がある。また、ゲート電極２で接続された隣接する薄膜トランジスタの半導体層８どうしが繋がってしまうと、１画素のみを駆動した場合でも、それに伴い両隣の画素も駆動してしまうという問題がある。
【００３２】
薄膜トランジスタアレイ基板１００において、ゲート絶縁体層３の表面は親インク性である。これに対して、ソース電極４、ドレイン電極５の表面は撥インク性である。ソース電極４およびドレイン電極５上に形成された酸化膜７は水の接触角が２０°以下であり、その表面は親インク性である。
【００３３】
半導体層８を印刷するためのインクは液状であり、被印刷面の濡れ性の影響を受け易い性質であるため、ソース電極４とドレイン電極５上に酸化膜７を形成し親インク性にすることで、薄膜トランジスタのチャネル部１３となるスリット部に狙いパターン通りに半導体層８を形成することができる。
【００３４】
図２は、本発明の実施形態に係る薄膜トランジスタアレイ基板を模式的に示した平面図（図２の（ａ））および断面図（図２の（ｂ））である。図２の（ａ）に示すように、保護層９は、半導体層８全体を覆うように形成されている。
【００３５】
図３は、製造工程途中の本発明の実施形態に係る画像表示装置用基板１０１を模式的に示した平面図（図３の（ａ））および断面図（図３の（ｂ））である。図３の（ａ）および（ｂ）に示すように、画像表示装置用基板１０１は、保護層９まで形成した薄膜トランジスタアレイ基板１００上に層間絶縁体層１０を形成することにより得られる。この時、画素電極６上の層間絶縁体層１０は開口部１１を有する。この場合、層間絶縁体層１０の開口部１１が有効な画素領域となる。あるいは、さらに上部画素電極１２を層間絶縁体層１０上に形成し、上部画素電極１２が画素電極６と接続されることにより、上部画素電極１２が有効な画素領域となる。
【００３６】
図４は、本発明の実施形態に係る画像表示装置用基板１０１’を模式的に示した平面図（図４の（ａ））および断面図（図４の（ｂ））である。画像表示装置用基板１０１’において上部画素電極１２は、図４の（ｂ）に示すように、層間絶縁体層１０の開口部１１を介して、画素電極６と接続されている。画像表示装置用基板１０１、１０１’は、画像表示装置用基板１０１、１０１’が備える画素電極６または上部画素電極１２に対向した電極を備えたもう一方の基板（不図示）との間に表示媒体（不図示）を設けることにより画像表示装置とすることができる。表示媒体としては、例えば液晶素子、有機ＥＬ素子、電気泳動素子等を用いることができる。
【００３７】
次に、従来技術に係る薄膜トランジスタアレイ基板２００を用いて、酸化膜７を形成しなかった場合について説明をする。図５は、製造工程途中の従来技術に係る薄膜トランジスタアレイ基板２００を模式的に示した平面図（図５の（ａ））および断面図（図５の（ｂ））である。図５の（ａ）に示すように、平面配置的に見て、ソース配線４’はゲート配線２’に直行している。ソース電極４とドレイン電極５は薄膜トランジスタのチャネル部１３となる一定間隔のスリット部を形成するように対向して形成されている。なお、ソース電極４とドレイン電極５との間のスリット部は、マトリクス状に配置された薄膜トランジスタの周期に対応して形成されている。
【００３８】
図５の（ａ）のＥ−Ｅ’で切断した断面を図５の（ｂ）に示す。図５の（ｂ）に示したように、基板１上に、ゲート電極２およびゲート配線２’が形成され、その上がゲート絶縁体層３で覆われている。更に前記ゲート絶縁体層３上に、ソース電極４およびドレイン電極５が形成されている。薄膜トランジスタアレイ基板２００では、ソース電極４およびドレイン電極５の表面に酸化膜７は形成していない。
【００３９】
薄膜トランジスタアレイ基板２００において、ゲート絶縁膜層３の表面は親インク性である。また、ソース電極４、ドレイン電極５の表面は酸化膜７が形成されていないため、撥インク性であり水の接触角が２０°より大きい。
【００４０】
半導体層８を印刷するためのインクは液状であり、被印刷面の濡れ性の影響を受け易い性質であるため、ゲート絶縁膜層３が親インク性であり、ソース電極４、ドレイン電極５が撥インク性であることで、図５に示すように、ソース電極４およびドレイン電極５上に半導体層８が形成できず、平面視においてゲート電極２がない領域且つ、ソース電極４とドレイン電極５の間に半導体層８が形成された結果、リーク電流が流れ、オフ電流が上がってしまい、十分なオンオフ比が得られなくなってしまうという問題がある。また、ゲート電極２で接続された隣接する薄膜トランジスタの半導体層８どうしが繋がってしまうと、１画素のみを駆動した場合でも、それに伴い両隣の画素も駆動してしまうという問題がある。
【００４１】
次に、薄膜トランジスタアレイ基板１００の製造に用いる材料および各部の形成方法について説明する。
【００４２】
基板１の材料は特に限定されるものではなく、一般に用いられる、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどを用いることができる。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板１の材料としてはＰＥＮやポリイミドなどを用いることが望ましい。
【００４３】
ゲート電極２、ゲート配線２’の材料は特に限定されるものではないが、一般に用いられる、金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどを用いることができる。ゲート電極２、ゲート配線２’を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、オフセット印刷、ディスペンサを用いる方法などがある。
【００４４】
ゲート絶縁体層３の材料は特に限定されるものではないが、一般に用いられる、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などを用いることができる。ゲート絶縁体層３を形成する方法としては、熱による硬化や光による硬化等がある。
【００４５】
ソース電極４およびドレイン電極５の材料は、Ｍｏ、Ｔｉ、ＩＴＯ、Ｃｕ、Ｃｒのいずれかである。
【００４６】
ソース配線４’および画素電極６の材料は、ソース配線４’および画素電極６がソース電極４およびドレイン電極５と同層に形成されているため、ソース電極４およびドレイン電極５と同じ材料であるＭｏ、Ｔｉ、ＩＴＯ、Ｃｕ、Ｃｒが好ましいが、その限りではない。
【００４７】
酸化膜７の材料は、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯである。酸化膜７を形成する方法としては、金属（ソース電極４およびドレイン電極５）の表面を酸化処理することで酸化膜を形成する方法と、酸化金属を直接形成する方法がある。金属の表面を酸化処理する方法には、ソース電極およびドレイン電極の表面にＵＶオゾン処理により形成する方法と、ソース電極およびドレイン電極の表面に大気圧プラズマ処理により形成する方法がある。酸化金属を直接形成する方法には、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかを使用し、比率２０％以上６０％以下で酸素を流しながら反応性スパッタにより形成する方法と、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯのいずれかを使用し、比率２０％以上６０％以下で酸素を流しながら反応性スパッタにより形成する方法と、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯのいずれかを使用し、スパッタ法により形成する方法と、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒのいずれかの酸化物またはＩＴＯのいずれかを使用し、真空蒸着法により形成する方法とがある。
【００４８】
半導体層８の材料は特に限定されるものではないが、一般に用いられるポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。半導体層８を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサを用いる方法などがある。
【００４９】
保護層９の材料は特に限定されるものではない。一般に用いられる、フッ素系樹脂やポリビニルアルコールなどを用いることができるが、これらに限定されるものではない。また、保護層９には必要に応じて遮光性を付与することも出来る。保護層９を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサを用いる方法などがある。
【００５０】
層間絶縁体層１０の材料としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が使用可能である。層間絶縁体層１０の形成方法としては、スクリーン印刷が好適であるが、感光性の層間絶縁体層を形成後、露光・現像によって形成してもよい。
【００５１】
上部画素電極１２の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。上部画素電極１２の形成方法としては、蒸着、スパッタ等の成膜後にフォトリソ、エッチングする等の方法も可能であるが、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷するのが好適である。
【００５２】
なお、図には示していないが、ゲート電極２およびゲート配線２’と同じ層に、キャパシタ電極およびキャパシタ配線を形成してもよい。キャパシタ電極がゲート絶縁体層３をはさんで画素電極６と重なってストレージキャパシタとなる。ストレージキャパシタは、画素の電位を保つ働きがある。
【００５３】
また、画像表示装置用基板１０１’、は、上述の方法により製造された薄膜トランジスタアレイ基板１００の上に、層間絶縁体層１０を形成し、層間絶縁体層１０の薄膜トランジスタアレイ基板１００が備える画素電極６に対応した部位に開口部１１を形成し、層間絶縁体層１０上に上部画素電極１２を形成し、画素電極６を開口部１１を介して上部画素電極１２に接続することにより製造することができる。
【００５４】
また、製造された画像表示装置用基板１０１’と、画像表示装置用基板１０１’が備える画素電極６または上部画素電極１２に対向する電極を備えたもう一方の基板（不図示）を準備し、このもう一方の基板と画像表示装置用基板１０１’との間に表示媒体（不図示）を設けることで画像表示装置を製造することができる。
【実施例】
【００５５】
以下に本発明の実施例について具体的に説明するが、本発明はこれに限定されるものではない。
【００５６】
＜実施例１＞
本発明者は、実施例に係る薄膜トランジスタアレイ基板１００を次の工程を含む製造方法により製造した。図１に示した通りゲート電極２およびゲート配線２’とゲート絶縁体層３が形成された基板１上に、ソース電極４とソース配線４’とドレイン電極５および画素電極６を形成した。次いで、ソース電極４とドレイン電極５上に酸化膜７を形成し、塗布法にて複数のトランジスタにわたって表面に酸化膜７を形成したソース電極４、ドレイン電極５、および各トランジスタのソース電極４とドレイン電極５との間のゲート絶縁体層３上に半導体層８を形成した。次いで、図２に示した通り塗布法にて複数のトランジスタにわたって少なくとも半導体層８の全てを覆うように保護層９を形成した。以下で、各工程の内容および材料について詳しく説明する。
【００５７】
ボトムゲート・ボトムコンタクト型の薄膜トランジスタアレイ基板１００の製造方法について説明する。まず、材料として、ポリエチレンナフタレート（ＰＥＮ）を用いて厚さ１２５μｍの基板１を形成した。
【００５８】
次に、ゲート電極２およびゲート配線２’の材料として、ナノ銀とポリエチレングリコール＃２００との重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０℃で１時間ベークしてゲート電極２およびゲート配線２’を形成した。
【００５９】
次に、ゲート絶縁体層３の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。この溶液をダイコータ法により塗布し、１８０℃で１時間乾燥させてゲート絶縁体層３を形成した。
【００６０】
次に、ソース電極４、ソース配線４’及びドレイン電極５、画素電極６を、Ｍｏを用いてスパッタ法により形成した。ソース電極４およびドレイン電極５の表面にＵＶオゾン処理を施し、酸化膜７を形成した。ここで、酸化処理をする前のソース電極４およびドレイン電極５の表面における水の接触角は７０°であったが、ＵＶオゾン処理後の酸化膜７の表面における水の接触角は１５°であった。
【００６１】
次に、半導体層８の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層８は、この溶液を塗布法を用いて複数のトランジスタにわたって、酸化膜７を形成したソース電極４とドレイン電極５およびソース電極４とドレイン電極５との間のゲート絶縁体層３上に塗布し、１００℃で１時間乾燥させて形成した。
【００６２】
次に、保護層９の材料としてポリビニルアルコールを純水に５重量％で溶解させたインキを用いた。保護層９は、このインキを半導体層８の直上に塗布することにより形成した。
【００６３】
＜実施例２＞
前記酸化膜７を、ソース電極４およびドレイン電極５の表面に大気圧プラズマによる酸化処理を施すことで形成した点以外は実施例１と同様とした。
【００６４】
＜実施例３＞
前記酸化膜７を、ソース電極４およびドレイン電極５上に、Ｍｏを酸素の比率２０％の反応性スパッタ法により形成した点以外は実施例１と同様とした。
【００６５】
＜実施例４＞
前記酸化膜７を、ソース電極４およびドレイン電極５上に、Ｍｏを酸素の比率６０％の反応性スパッタ法により形成した点以外は実施例１と同様とした。
【００６６】
＜実施例５＞
前記酸化膜７を、ソース電極４およびドレイン電極５上に、Ｍｏの酸化物を酸素の比率４０％の反応性スパッタ法により形成した点以外は実施例１と同様とした。
【００６７】
＜実施例６＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＴｉを用いてスパッタ法により形成した点以外は実施例１と同様とした。
【００６８】
＜実施例７＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＴｉを用いてスパッタ法により形成した点以外は実施例２と同様とした。
【００６９】
＜実施例８＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＴｉを、酸化膜７の材料としてＴｉを用いてスパッタ法により形成した点以外は実施例３と同様とした。
【００７０】
＜実施例９＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＴｉを、酸化膜７の材料としてＴｉを用いてスパッタした点以外は実施例４と同様とした。
【００７１】
＜実施例１０＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＴｉを、酸化膜７の材料としてＴｉの酸化物を用いてスパッタした点以外は実施例５と同様とした。
【００７２】
＜実施例１１＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＩＴＯを用いてスパッタ法により形成した点以外は実施例１と同様とした。
【００７３】
＜実施例１２＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＩＴＯを用いてスパッタ法により形成した点以外は実施例２と同様とした。
【００７４】
＜実施１３＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＩＴＯを、酸化膜７の材料としてＩＴＯを用いてスパッタ法により形成した点以外は実施例３と同様とした。
【００７５】
＜実施例１４＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＩＴＯを、酸化膜７の材料としてＩＴＯを用いてスパッタ法により形成した点以外は実施例４と同様とした。
【００７６】
＜実施例１５＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｕを用いてスパッタ法により形成した点以外は実施例１と同様とした。
【００７７】
＜実施例１６＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｕを用いてスパッタ法により形成した点以外は実施例２と同様とした。
【００７８】
＜実施例１７＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｕを、酸化膜７の材料としてＣｕを用いてスパッタ法により形成した点以外は実施例３と同様とした。
【００７９】
＜実施例１８＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｕを、酸化膜７の材料としてＣｕを用いてスパッタ法により形成した点以外は実施例４と同様とした。
【００８０】
＜実施例１９＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｕを、酸化膜７の材料としてＣｕの酸化物を用いてスパッタ法により形成した点以外は実施例５と同様とした。
【００８１】
＜実施例２０＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｒを用いてスパッタ法により形成した点以外は実施例１と同様とした。
【００８２】
＜実施例２１＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｒを用いてスパッタ法により形成した点以外は実施例２と同様とした。
【００８３】
＜実施例２２＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｒを、酸化膜７の材料としてＣｒを用いてスパッタ法により形成した点以外は実施例３と同様とした。
【００８４】
＜実施例２３＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｒを、酸化膜７の材料としてＣｒを用いてスパッタ法により形成した点以外は実施例４と同様とした。
【００８５】
＜実施例２４＞
ソース電極４、ソース配線４’およびドレイン電極５、画素電極６の材料としてＣｒを、酸化膜７の材料としてＣｒの酸化物を用いてスパッタ法により形成した点以外は実施例５と同様とした。
【００８６】
＜比較例１＞
前記ソース電極４および前記ドレイン電極５上の、酸化膜７の形成を省略した点以外は実施例１と同様とした。
【００８７】
＜比較例２＞
前記ソース電極４および前記ドレイン電極５上の、酸化膜７の形成を省略した点以外は実施例６と同様とした。
【００８８】
＜比較例３＞
前記ソース電極４および前記ドレイン電極５上の、酸化膜７の形成を省略した点以外は実施例１０と同様とした。
【００８９】
＜比較例４＞
前記ソース電極４および前記ドレイン電極５上の、酸化膜７の形成を省略した点以外は実施例１５と同様とした。
【００９０】
＜比較例５＞
前記ソース電極４および前記ドレイン電極５上の、酸化膜７の形成を省略した点以外は実施例２０と同様とした。
【００９１】
［評価方法］
（水の接触角測定）
基材に、Ｍｏ、Ｔｉ、ＩＴＯ、Ｃｕ、Ｃｒを成膜し、実施例１から実施例２４と同様の方法で酸化膜を形成する。実施例１から実施例２４と同様の方法で形成した酸化膜の水の接触角と、Ｍｏ、Ｔｉ、ＩＴＯ、Ｃｕ、Ｃｒの水の接触角を、接触角計を用いて測定する。水の接触角が、２０°より大きいものを×（接触角が大きい）、１５°以上２０°以下のものを○（接触角が小さい）、１５°より小さいものを◎（接触角が極めて小さい）、
として評価した。
【００９２】
（光学顕微鏡によるチャネル部の観察）
光学顕微鏡を用いて製造した薄膜トランジスタアレイ基板のチャネル部を観察した。５０素子（トランジスタ）観察したうち、平面視においてゲート電極と重ならない領域且つ、ソース電極４とドレイン電極５の間で半導体層が繋がっていない素子、およびゲート電極で接続された隣接するトランジスタの半導体層が繋がっていない素子の割合が、９０以上１００％以下であるものを◎（繋がりが発生した素子が極めて少ない）、８０以上９０％より小さいものを○（繋がりが発生した素子が少ない）、０以上８０％より小さいものを×（繋がりが発生した素子が多い）、として評価した。
【００９３】
（トランジスタ特性の測定）
製造した薄膜トランジスタアレイ基板のトランジスタ特性を測定した。５０素子測定したうち、オンオフ比が１０５を超えた素子の割合が、９０以上１００％以下のであるものを◎（トランジスタ特性が優れた素子が極めて多い）、８０以上９０％より小さいものを○（トランジスタ特性が優れた素子が多い）、０以上８０％より小さいものを×（トランジスタ特性が優れた素子が少ない）、として評価した。
【００９４】
（総合評価）
３つの評価方法のうち、いずれか１つでも×があった場合、不合格とする。
【００９５】
［評価結果］
表１に実施例１〜２４及び比較例１〜５の評価結果を示す。
【００９６】
【表１】
2019091735.tif 000003
【００９７】
表１に示すように、実施例１〜２４ではいずれの材料においてもソース電極４およびドレイン電極５の表面に酸化膜７を形成することで、水の接触角測定結果が２０°以下、半導体層の形状の評価結果が、ソース電極４とドレイン電極５の間で半導体層が繋がっていない素子、およびゲート電極で接続された隣接するトランジスタの半導体層が繋がっていない素子の割合が８０％以上、トランジスタ特性のオンオフ比が１０５を超える素子の割合が８０％以上となり、合格となった。一方で、比較例１〜５では、いずれの材料においても酸化膜７が形成されていないと、水の接触角は２０°より大きくなり、ゲート電極で接続された隣接する素子の半導体層が繋がった素子の割合が多く、オンオフ比が１０５を下回り不合格となった。
【００９８】
以上の結果から、ソース電極４およびドレイン電極５の表面に酸化膜７を形成することで、平面視においてゲート電極２がない領域且つ、ソース電極４とドレイン電極５の間に、半導体層８が形成されたり、ゲート電極２で接続された隣接する薄膜トランジスタの半導体層８どうしが繋がってしまったりすることを防いで、十分なオンオフ比が得られることが確認できた。
【産業上の利用可能性】
【００９９】
本発明は、薄膜トランジスタアレイ基板およびその製造方法に用いることができる。
【符号の説明】
【０１００】
１…基板
２…ゲート電極
２’…ゲート配線
３…ゲート絶縁体層
４…ソース電極
４’…ソース配線
５…ドレイン電極
６…画素電極
７…酸化膜
８…半導体層
９…保護層
１０…層間絶縁体層
１１…層間絶縁体層の開口部
１２…上部画素電極
１３…チャネル部
１００、２００…薄膜トランジスタアレイ基板
１０１、１０１’…画像表示装置用基板
【図１】
2019091735.tif 000004
【図２】
2019091735.tif 000005
【図３】
2019091735.tif 000006
【図４】
2019091735.tif 000007
【図５】
2019091735.tif 000008