(57)【要約】【課題】プラズマ接合が利用される半導体装置において、酸化膜および下地の傷痕の発生を抑制することのできる半導体装置を提供する。【解決手段】この半導体装置は、第１基板における第１面の一部と第２基板における第２面の一部とが大気圧プラズマ活性により接合された状態で構成される半導体装置であって、第１面に形成された酸化膜と、酸化膜における第１基板とは反対側の表面上に積層された保護膜と、を備える。また、半導体装置の製造方法にあっては、保護膜を形成した後、第１面に大気中においてプラズマ活性処理を実施する。【選択図】図１
2019002745.tif 000002
【特許請求の範囲】
【請求項１】
第１基板（１１）における第１面（１１ｃ）の一部と第２基板（１２）における第２面（１２ｂ）の一部とが大気圧プラズマ活性により接合された状態で構成される半導体装置であって、
前記第１面に形成された酸化膜（１３）と、
前記酸化膜における前記第１基板とは反対側の表面上に積層された保護膜（１４）と、を備える半導体装置。
【請求項２】
前記保護膜は絶縁膜である、請求項１に記載の半導体装置。
【請求項３】
前記保護膜はシリコンナイトライド膜を含む、請求項２に記載の半導体装置。
【請求項４】
前記保護膜は、シリコン酸化膜とシリコンナイトライド膜とが積層された多層膜である、請求項３に記載の半導体装置。
【請求項５】
前記保護膜は導電性膜である、請求項１に記載の半導体装置。
【請求項６】
前記保護膜はポリシリコン膜である、請求項５に記載の半導体装置。
【請求項７】
第１基板（１１）における第１面（１１ｃ）の一部と第２基板（１２）における第２面（１２ｂ）の一部とが大気圧プラズマ活性により接合された状態で構成される半導体装置の製造方法であって、
前記第１基板を用意すること、
前記第１面に酸化膜（１３）を形成すること、
前記第１基板に不純物領域を形成すること、
前記酸化膜の形成と前記不純物領域の形成の後、前記酸化膜における前記第１基板とは反対側の表面上に保護膜（１４）を形成すること、
前記保護膜を形成した後、前記第１面に大気中においてプラズマ活性処理を実施すること、
前記プラズマ活性処理の後、前記第１基板における第１面と、前記第２基板における前記第２面とを貼り合わせること、
前記第１面と前記第２面の貼り合わせの後、前記第１基板および前記第２基板の熱処理を行い、前記第１面と前記第２面とを接合すること、
を備える半導体装置の製造方法。
【請求項８】
前記保護膜は絶縁膜である、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記保護膜はシリコンナイトライド膜を含む、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記保護膜は、シリコン酸化膜とシリコンナイトライド膜とが積層された多層膜である、請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記保護膜は導電性膜である、請求項７に記載の半導体装置の製造方法。
【請求項１２】
前記保護膜はポリシリコン膜である、請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書の開示は、プラズマ接合された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
特許文献１に開示されるように、２つのシリコンウェハを貼り合わせて半導体装置を構成する方法が知られている。シリコンウェハの接合にあっては、互いのウェハを接触させた後に加熱処理を施して互いの接合を完成する。しかしながら、このときの加熱温度は略１２００℃が必要であり、別途形成した不純物領域を構成する不純物イオン等が不必要に熱拡散する虞がある。特に、イオンがウェハ外の空間に拡散してしまうアウトディフュージョン現象が発生してしまうと、ウェハ表面に不純物が再堆積して、意図しない電気的特性を生じる虞がある。
【０００３】
そこで、大気圧プラズマによる活性を利用する方法が考えられる。シリコンウェハにおいて貼り合わせが行われる表面に大気圧プラズマを照射すると、当該表面においてＯＨ基が活性化して接合強度を比較的高くすることができる。しかしながら、この場合でも、接合時の加熱処理は必要なため、アウトディフュージョン現象は生じうる。このため、配線や不純物領域が形成されたウェハ表面に酸化膜を設けることによって不純物の外部への拡散を物理的に抑制する方法が採られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２６３１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、アウトディフュージョン現象を抑制するための酸化膜は、製造工程数の削減などの理由で、例えばイオンインプラ等の際に形成されるマスクとしての酸化膜を除去することなく残すことによって形成する、あるいは、配線に対する絶縁のためにイオンインプラ後に新たに形成したものを利用するため、その膜厚は１０ｎｍ〜１０００ｎｍであることが多い。
【０００６】
発明者は、このような膜厚の酸化膜を残した状態で大気圧プラズマ処理を実施すると、酸化膜が帯電し、放電によるショックによって酸化膜および下地のシリコンウェハに傷痕が生じることを見出した。
【０００７】
そこで、この明細書の開示は、プラズマ接合が利用される半導体装置において、酸化膜および下地の傷痕の発生を抑制することのできる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この明細書の開示は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【０００９】
上記目的を達成するために、この明細書に開示される半導体装置は、第１基板（１１）における第１面（１１ｃ）の一部と第２基板（１２）における第２面（１２ｂ）の一部とが大気圧プラズマ活性により接合された状態で構成される半導体装置であって、第１面に形成された酸化膜（１３）と、酸化膜における第１基板とは反対側の表面上に積層された保護膜（１４）と、を備える。
【００１０】
また、上記目的を達成するために、この明細書に開示される半導体装置の製造方法は、第１基板（１１）における第１面（１１ｃ）の一部と第２基板（１２）における第２面（１２ｂ）の一部とが大気圧プラズマ活性により接合された状態で構成される半導体装置の製造方法であって、第１基板を用意すること、第１面に酸化膜（１３）を形成すること、第１基板に不純物領域を形成すること、酸化膜の形成と不純物領域の形成の後、酸化膜における第１基板とは反対側の表面上に保護膜（１４）を形成すること、保護膜を形成した後、第１面に大気中においてプラズマ活性処理を実施すること、プラズマ活性処理の後、第１基板における第１面と、第２基板における第２面とを貼り合わせること、第１面と第２面の貼り合わせの後、第１基板および第２基板の熱処理を行い、第１面と第２面とを接合すること、を備える。
【００１１】
これによれば、酸化膜に加えて保護膜が積層されるため、第１面上に積層される膜の全体の膜厚を厚くすることができる。膜厚化は絶縁耐性を向上させることができ、結果、大気圧プラズマによる表面処理時において、絶縁破壊に至る放電を生じにくくすることができる。よって、酸化膜および下地における傷痕の発生を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態における半導体装置の構成を示す断面図である。
【図２】第１基板の準備工程および不純物領域の形成工程を示す断面図である。
【図３】酸化膜の形成工程を示す断面図である。
【図４】保護膜の形成工程を示す断面図である。
【図５】大気圧プラズマによる活性化工程を示す断面図である。
【図６】第１基板と第２基板との接合工程を示す断面図である。
【図７】ダイヤフラムの形成工程の一部を示す断面図である。
【図８】第２実施形態における半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１３】
以下に、図面を参照しながら本開示を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各形態で具体的に組み合わせが可能であることを明示している部分同士の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても形態同士を部分的に組み合せることも可能である。
【００１４】
（第１実施形態）
最初に、図１を参照して、本実施形態に係る半導体装置の概略構成について説明する。
【００１５】
この半導体装置は、例えばダイヤフラム方式の圧力センサである。ダイヤフラム方式の圧力センサは、半導体基板に形成されたダイヤフラム上にブリッジ回路として構成された複数の抵抗素子が形成されている。圧力変化に対応したダイヤフラムの変形に応じて抵抗素子の抵抗値が変化し、ひいてはブリッジ回路の出力の変化をもたらす。これにより圧力を検出できる。
【００１６】
このような態様の圧力センサは、基準圧を維持するためのキャビティを有している。キャビティは、２つの半導体基板を接合し、その間に生じた空間として構成される。半導体基板の接合はプラズマ接合、とくに大気圧プラズマを用いたプラズマ接合により実現されている。
【００１７】
図１に示すように、半導体装置１００は、第１基板１１と、第２基板１２と、酸化膜１３と、保護膜１４とを備えている。
【００１８】
第１基板１１は、シリコンを主成分とする半導体基板である。第１基板１１は、主面１１ｃとその裏面１１ｄとを有する平板として構成されている。第１基板１１には、裏面１１ｄ側からエッチング等の方法によって掘削された凹部１１ａが形成されており、その底面は主面１１ｃまでの厚さが、凹部１１ａの形成領域以外の領域よりも薄くなっている。この薄くされた部分がダイヤフラム１１ｂである。ダイヤフラム１１ｂには、イオンインプラによって図示しない不純物領域が形成されるとともに、配線が形成されている。なお、不純物領域は抵抗素子やダイオードなどを構成し、配線はブリッジ回路やその他外部との電気的接続に寄与している。換言すれば、第１基板１１には、主面１１ｃ側に不純物領域が形成され、圧力センサの一部を構成するセンサ素子が形成されている。主面１１ｃは特許請求の範囲に記載の第１面に相当している。
【００１９】
第２基板１２は、シリコンを主成分とする半導体基板である。第２基板１２は、主面１２ｂを有する平板として構成されている。第２基板１２の主面１２ｂにはエッチング等の方法によって掘削された凹部１２ａが形成されている。凹部１２ａは、第１基板１１に形成されたダイヤフラム１１ｂをすべて覆ことができる程度の大きさに形成されている。また、凹部１２ａの深さは、後述の酸化膜１３および保護膜１４を収容可能な程度にされている。第２基板１２における主面１２ｂは特許請求の範囲における第２面に相当している。
【００２０】
第１基板１１と第２基板１２とは、互いの主面１１ｃ，１２ｂ同士が対向するように接合されている。主面１１ｃ，１２ｂを正面視したとき、第２基板１２は、主面１２ｂに形成された凹部１２ａがダイヤフラム１１ｂ全体を覆うように配置されている。つまり、第１基板と第２基板１２とが接合されると、ダイヤフラム１１ｂを挟んで凹部１１ａの反対側に空間が形成される。この空間は外部から隔離されており、基準圧を維持するためのキャビティとして機能する。
【００２１】
第１基板１１における主面１１ｃ（第１面）と第２基板１２における主面１２ｂ（第２面）はプラズマ接合されている。とくに、本実施形態では、大気圧プラズマを利用して主面１１ｃを活性処理して接合している。このため、接合前の主面１１ｃではＯＨ基が活性化し、接合後の接合強度は、例えば真空プラズマ処理に較べて強くなっている。
【００２２】
酸化膜１３は、主面１１ｃ上であって、ダイヤフラム１１ｂ上に形成される酸化シリコンの膜である。酸化膜１３は、ダイヤフラム１１ｂに形成された不純物領域を覆うように積層されている。酸化膜１３は第１基板１１が加熱された際に不純物領域を構成する不純物イオンが蒸散し第１基板１１外に散逸することを阻止する機能を奏する。
【００２３】
酸化膜１３は、イオンインプラおよび配線形成に関連する工程においてマスクあるいは絶縁を目的として形成される酸化膜を除去することなく残した部分である。通常、このような酸化膜は膜厚が１０ｎｍ〜１０００ｎｍであり、本実施形態では例えば１００ｎｍである。
【００２４】
保護膜１４は、酸化膜１３上に積層された膜であり、本実施形態では絶縁膜として形成されている。具体的には、保護膜１４はシリコンナイトライドを主成分とする。保護膜１４は、酸化膜１３におけるダイヤフラム１１ｂと接触する面と反対の一面全面を覆うように成膜されており、その膜厚は例えば５０ｎｍである。
【００２５】
ダイヤフラム１１ｂは全体がキャビティに覆われているから、酸化膜１３および保護膜１４は必然的にキャビティ内に収容された態様となる。第２基板１２に形成される凹部１２ａは、酸化膜１３および保護膜１４が収容可能な程度の深さを有して形成され、その底部と保護膜１４との間にはクリアランスを有している。
【００２６】
次に、図２〜図７を参照して、本実施形態にかかる半導体装置１００の製造方法について説明する。
【００２７】
まず、図２に示すように、第１基板１１を用意し、第１基板１１の主面１１ｃに酸化膜２００を成膜する。酸化膜２００は熱酸化あるいはＣＶＤ等の一般的な方法で成膜される。主面１１ｃの全面に酸化膜２００を成膜後、マスクレジストを成膜してエッチングし、マスクレジストを除去することで、図２に示すようなパターニングされた酸化膜２００を成膜する。
【００２８】
次いで、第１基板の主面１１ｃ側からイオンインプラを行う。これにより、主面１１ｃの表層に不純物領域が形成され、抵抗素子やダイオードが形成される。また、配線やパッドの形成も行う。その後、不要な酸化膜２００を除去する。
【００２９】
次いで、図３に示すように、酸化膜１３を成膜する。酸化膜１３は、例えば配線等の絶縁を目的に行われる絶縁膜の成膜工程と同一の工程で成膜される。なお、配線等の絶縁を目的に行われる絶縁膜の成膜とは別に独立した工程として酸化膜１３を成膜しても良い。酸化膜１３は不純物領域を形成することによって構成された抵抗素子やダイオードの素子形成領域を覆うように形成する。この酸化膜１３は、以降の別の加熱にかかる工程において不純物領域からイオンが散逸することを防止する対アウトディフュージョン膜として機能する。本実施形態における酸化膜１３は、配線等の絶縁を目的に行われる絶縁膜と同時に成膜されるため、その膜厚も配線等の絶縁が十分に可能な条件に設定される。例えば、１００ｎｍ程度とされる。膜厚は主面１１ｃ表層に形成される他の半導体素子の形成条件に依存するところであり、略１０ｎｍから略１０００ｎｍに至るまで様々である。
【００３０】
次いで、図４に示すように、保護膜１４を成膜する。上記のとおり、本実施形態における保護膜１４はシリコンナイトライドを主成分としており、ＣＶＤにより酸化膜１３上に積層する。ＣＶＤとしては、プラズマ気相成長法（ＰＥＣＶＤ）や低圧化学気相成長法（ＬＰＣＶＤ）などを利用することができる。また、スパッタによる積層を行っても良い。本実施形態における保護膜１４の膜厚は例えば略５０ｎｍとする。
【００３１】
次いで、プラズマ活性処理を行う。酸化膜１３および保護膜１４が積層された第１基板１１を大気中に置き、図５に示すように、大気圧プラズマを主面１１ｃに照射する。大気圧プラズマは、少なくとも第２基板１２との接合面を活性化するように照射する。大気圧プラズマを照射することにより、主面１１ｃにおいて水酸基（ＯＨ基）が活性化する。
【００３２】
次いで、図６に示すように、第２基板１２を用意して第１基板と接合する。第２基板１２は予め主面１２ｂ側に凹部１２ａを掘削しておく。凹部１２ａは例えばエッチングによって形成することができる。第２基板１２と第１基板１１との接合は、第２基板１２の主面１２ｂを第１基板１１の主面１１ｃと対向するように配置し、接触させる。そして、第１基板１１および第２基板１２を略２００℃〜８００℃で加熱する。これにより、２つの主面１１ｃ，１２ｂが互いに密着して固定される。第１基板１１の主面１１ｃは大気圧プラズマを用いて処理されることによってＯＨ基が活性化しており、真空下におけるプラズマ接合の場合に較べて接合強度が強くなる。
【００３３】
次いで、図７に示すように、第１基板１１の裏面１１ｄにおける凹部１１ａを掘削する領域を除く部分にパターニングされた酸化膜３００を形成する。そして、エッチングによって凹部１１ａを形成し、ひいては、図１に示すようにダイヤフラム１１ｂを形成する。
【００３４】
以上のような各工程を経て、圧力センサとしての半導体装置１００を製造することができる。
【００３５】
次に、本実施形態にかかる半導体装置１００およびその製造方法を採用することによる作用効果について説明する。
【００３６】
半導体装置１００は、不純物領域を含む回路が構成された主面１１ｃにおいて酸化膜１３を備えている。このため、例えば、第１基板１１と第２基板１２との接合にかかる加熱工程において、不純物領域を構成するイオン等の成分が主面１１ｃから散逸することを抑制することができる。すなわち、アウトディフュージョン現象を抑制することができる。
【００３７】
半導体装置１００は、酸化膜１３に加えて保護膜１４が積層されるため、第１面（主面１１ｃ）上に積層される膜の全体の膜厚を厚くすることができる。膜厚化は絶縁耐性を向上させることができ、結果、大気圧プラズマによる表面処理時において、絶縁破壊に至る放電を生じにくくすることができる。よって、酸化膜１３および下地における傷痕の発生を抑制することができる。
【００３８】
保護膜１４の膜厚については、保護膜１４と酸化膜１３との総膜厚が、第１基板１１の帯電量を上回る絶縁耐圧となる程度になるように設定されることが好ましく、１０ｎｍ〜１００ｎｍ程度積層する。これに対して、本実施形態における保護膜１４は、特にシリコンナイトライドを主成分とするものであり、シリコン酸化膜である酸化膜１３との間でＯＮＯ構造に起因する電界緩和効果を生じる。このため、より保護膜１４を薄膜化することができ、例えばその膜厚が４ｎｍ〜１０ｎｍであっても、大気圧プラズマに起因する傷痕の発生を抑制できることが発明者の実験により確認されている。
【００３９】
つまり、保護膜１４としてシリコンナイトライド膜を採用すれば、保護膜１４の膜厚をより薄くできるから、例えば酸化膜１３と保護膜１４との線膨張係数差に起因するダイヤフラム１１ｂの変形を抑制することができる。これによれば、保護膜１４を形成することによる圧力の検出感度の低下を抑制することができる。
【００４０】
（変形例）
上記した実施形態では、保護膜１４として用いる絶縁膜にシリコンナイトライドを採用する例を示したが、保護膜１４と酸化膜１３との総膜厚が、第１基板１１の帯電量を上回る絶縁耐圧となる程度になるように形成されればシリコンナイトライド膜に限らない。すなわち、保護膜１４として、熱酸化ＳｉＯ２や、ＢＰＳＧ膜、ＴＥＯＳ膜、ＣＶＤによるＳｉＯ２などを採用することもできる。
【００４１】
また、保護膜１４は絶縁膜に限定されず、導電性膜であっても良い。例えば、保護膜１４として、ポリシリコンを採用しても良いし、金属を採用しても良い。金属膜としては、例えば、アルミニウム、チタン、チタンナイトライド、銅、タングステンなどを採用することができる。とくに、ポリシリコンはＣＶＤ等によって容易に酸化膜１３上に積層することができ、好適である。
【００４２】
保護膜１４として導電性膜を採用すると、大気圧プラズマによる活性化の処理中において、酸化膜１３および保護膜１４とプラズマ流との間でスムーズに電荷の交換が行われるため、酸化膜１３および保護膜１４の帯電量を抑制することができる。プラズマ流との間の電荷の交換は導電性膜である保護膜１４による効果が支配的であるから、酸化膜１３上に導電性膜が少なくとも存在していれば、上記効果を奏することができる。すなわち、この場合の保護膜１４の膜厚は、１ｎｍ〜１０ｎｍ程度でも良い。
【００４３】
（第２実施形態）
第１実施形態およびその変形例においては、保護膜１４が一種類の成分を主成分とする単層膜として構成される例について説明した。これに対して、本実施形態に係る半導体装置１１０は、図８に示すように、保護膜１４が第１層１４ａと第２層１４ｂとを備える構成となっている。なお、保護膜１４の構成を除き、その他の構成は第１実施形態において説明した半導体装置１００と同様である。
【００４４】
保護膜１４のうち、第１層１４ａは、シリコンナイトライド膜であり、第１実施形態における保護膜１４と同様である。そして、第２層１４ｂは、シリコン酸化膜である。このように、保護膜１４を多層に構成した態様にあっては、第１層１４ａのシリコンナイトライド膜が電界緩和効果によって絶縁耐性を向上させることに加え、第２層１４ｂによってダイヤフラム１１ｂに与える変形の影響を抑制することができる。
【００４５】
具体的には、第１層１４ａはシリコンナイトライドを主成分とするので、熱印加に対し、一般的にはシリコンの基板に対して引張応力として作用する。このため、保護膜１４が存在しない従来の構成に較べて、ダイヤフラム１１ｂの変形を抑制するように作用する。これに対して、第２層１４ｂのシリコン酸化膜はシリコン基板に対して圧縮応力として作用する。すなわち、第２層１４ｂが第１層１４ａの引張応力を相殺するように作用するので、ダイヤフラム１１ｂに与える変形の影響を抑制することができる。
【００４６】
なお、本実施形態では、多層の保護膜１４として、第１層１４ａにシリコンナイトライド膜を採用し、第２層１４ｂにシリコン酸化膜を採用する例について説明したが、第１層１４ａと第２層１４ｂの組み合わせは、絶縁膜および導電性膜の別なく任意であり、例えば、第１層１４ａにＴＥＯＳ膜を採用し、第２層１４ｂにアルミニウム膜を採用しても良い。ただし、酸化膜１３との間で電界緩和効果を奏するためには、第１層１４ａにシリコンナイトライド膜を採用することが好適であり、プラズマ流との間で電荷の交換をスムーズに行うためには、プラズマ流に直接晒される第２層１４ｂに導電性膜を採用することが好適である。
【００４７】
また、保護膜１４は２層構造であることに限定されず、３層以上の多層構造としても良い。また、各層の製造にあっては、各層の構成成分に適した成膜方法で成膜すれば良い。例えば、第１層１４ａとしてのシリコンナイトライド膜はＣＶＤにより成膜し、第２層１４ｂとしてのシリコン酸化膜はスパッタにより成膜すれば良い。
【００４８】
（その他の実施形態）
以上、好ましい実施形態について説明したが、上記した実施形態になんら制限されることなく、この明細書に開示する主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００４９】
上記した各実施形態では、半導体装置１００，１１０として圧力センサを例に説明したが、対アウトディフュージョン膜としての酸化膜１３を有する第１基板１１と、第１基板１１とは別体として存在する第２基板１２とを大気圧プラズマを用いて接合する態様であれば、保護膜１４の効果を奏することができるのであって、適用範囲は圧力センサに限定されるものではない。
【符号の説明】
【００５０】
１１…第１基板，１２…第２基板，１３…酸化膜，１４…保護膜
【図１】
2019002745.tif 000003
【図２】
2019002745.tif 000004
【図３】
2019002745.tif 000005
【図４】
2019002745.tif 000006
【図５】
2019002745.tif 000007
【図６】
2019002745.tif 000008
【図７】
2019002745.tif 000009
【図８】
2019002745.tif 000010