(57)【要約】【課題】安定した特性を有する、信頼性の高い酸化物半導体ＴＦＴを備えた半導体装置を提供する。【解決手段】  半導体装置は、チャネル酸化物半導体層１０７Ａと保護酸化物半導体層１０７Ｂとを含む積層構造を有し、チャネル酸化物半導体層は保護酸化物半導体層よりも基板側に配置されている、酸化物半導体層１０７と、酸化物半導体層の一部上に上部絶縁層１０９を介して配置された上部ゲート電極１１２と、酸化物半導体層および上部ゲート電極を覆う層間絶縁層１１１と、酸化物半導体層に電気的に接続された第１および第２電極１１３、１１４とを有する酸化物半導体ＴＦＴ２０１を備え、少なくとも層間絶縁層および保護酸化物半導体層を貫通し、かつ、チャネル酸化物半導体層の一部を露出する第１開口部ＣＨｓをさらに有し、第１電極１１３は、層間絶縁層上および第１開口部内に配置され、第１開口部内でチャネル酸化物半導体層の一部と直接接している。【選択図】図１
2019091794.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板に支持された酸化物半導体ＴＦＴとを備えた半導体装置であって、
前記酸化物半導体ＴＦＴは、
前記基板に支持された酸化物半導体層であって、チャネル酸化物半導体層と保護酸化物半導体層とを含む積層構造を有し、前記チャネル酸化物半導体層は、前記保護酸化物半導体層よりも前記基板側に配置されている、酸化物半導体層と、
前記酸化物半導体層の一部上に、上部絶縁層を介して配置された上部ゲート電極と、
前記酸化物半導体層および前記上部ゲート電極を覆う層間絶縁層と、
前記酸化物半導体層に電気的に接続された第１電極および第２電極と
を有し、
少なくとも前記層間絶縁層および前記保護酸化物半導体層を貫通し、かつ、前記チャネル酸化物半導体層の一部を露出する第１開口部をさらに有し、
前記第１電極は、前記層間絶縁層上および前記第１開口部内に配置され、前記第１開口部内で前記チャネル酸化物半導体層の前記一部と直接接している、半導体装置。
【請求項２】
前記チャネル酸化物半導体層は、前記保護酸化物半導体層よりも高い移動度を有する、請求項１に記載の半導体装置。
【請求項３】
少なくとも前記層間絶縁層および前記保護酸化物半導体層を貫通し、かつ、前記チャネル酸化物半導体層の他の一部を露出する第２開口部をさらに有し、
前記第２電極は、前記層間絶縁層上および前記第２開口部内に配置され、前記第２開口部内で前記チャネル酸化物半導体層の前記他の一部と直接接している、請求項１または２に記載の半導体装置。
【請求項４】
前記第１開口部は、少なくとも前記層間絶縁層、前記保護酸化物半導体層および前記チャネル酸化物半導体層を貫通し、
前記第１電極は、前記第１開口部の側壁に一部において、前記チャネル酸化物半導体層の側面と直接接している、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記酸化物半導体層と前記基板との間に配置された下部電極と、
前記下部電極と前記酸化物半導体層との間に配置された下部絶縁層と
をさらに備え、
前記基板の法線方向から見たとき、前記下部電極は、前記第１開口部と重なり、かつ、前記第２開口部と重なっておらず、
前記第１開口部は、少なくとも前記層間絶縁層、前記酸化物半導体層および前記下部絶縁層を貫通し、かつ、前記下部電極の一部を露出しており、
前記第１電極は、前記第１開口部の底面において前記下部電極と直接接し、かつ、前記第１開口部の側壁の一部において、前記チャネル酸化物半導体層の側面と直接接しており、
前記第２開口部は、少なくとも前記層間絶縁層、前記酸化物半導体層および前記下部絶縁層を貫通し、
前記第２電極は、前記第２開口部の側壁の一部において、前記チャネル酸化物半導体層の他の側面と直接接し、かつ、前記下部電極とは接していない、請求項３に記載の半導体装置。
【請求項６】
前記チャネル酸化物半導体層は、ＩｎおよびＺｎを含み、前記チャネル酸化物半導体層に含まれる全金属元素に対するＩｎの原子数比はＺｎの原子数比よりも大きく、
前記保護酸化物半導体層は、ＩｎおよびＺｎを含み、前記保護酸化物半導体層に含まれる全金属元素に対するＺｎの原子数比はＩｎの原子数比よりも大きい、請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記チャネル酸化物半導体層および前記保護酸化物半導体層は、いずれも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層であり、前記チャネル酸化物半導体層に含まれる全金属元素に対するＩｎの原子数比は、前記保護酸化物半導体層に含まれる全金属元素に対するＩｎの原子数比よりも大きい、請求項１から６のいずれかに記載の半導体装置。
【請求項８】
前記積層構造は、前記チャネル酸化物半導体層と前記保護酸化物半導体層との間に配置された中間酸化物半導体層をさらに含み、
前記チャネル酸化物半導体層および前記保護酸化物半導体層は、いずれも、結晶質酸化物半導体層であり、前記中間酸化物半導体層は非晶質酸化物半導体層である、請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記積層構造は、前記チャネル酸化物半導体層と前記保護酸化物半導体層との間に配置された、ＩｎおよびＺｎを含む中間酸化物半導体層をさらに含み、前記中間酸化物半導体層に含まれる全金属元素に対するＺｎの原子数比およびＩｎの原子数比は略等しい、請求項６に記載の半導体装置。
【請求項１０】
前記中間酸化物半導体層は非晶質酸化物半導体層であるか、または、前記チャネル酸化物半導体層および前記保護酸化物半導体層よりも結晶サイズの小さい微結晶を含む微結晶酸化物半導体層である、請求項９に記載の半導体装置。
【請求項１１】
前記チャネル酸化物半導体層の厚さは、前記保護酸化物半導体層の厚さよりも大きい、請求項１から１０のいずれかに記載の半導体装置。
【請求項１２】
前記チャネル酸化物半導体層および前記保護酸化物半導体層は、Ｉｎ、ＧａおよびＺｎを含む、請求項１から１１のいずれかに記載の半導体装置。
【請求項１３】
前記チャネル酸化物半導体層および前記保護酸化物半導体層は結晶質部分を含む、請求項１２に記載の半導体装置。
【請求項１４】
前記中間酸化物半導体層は、Ｉｎ、ＧａおよびＺｎを含む請求項９または１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いて形成された半導体装置に関する。
【背景技術】
【０００２】
液晶表示装置等に用いられるアクティブマトリクス基板は、画素毎に薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、「ＴＦＴ」）などのスイッチング素子を備えている。このようなスイッチング素子としては、従来から、アモルファスシリコン膜を活性層とするＴＦＴ（以下、「アモルファスシリコンＴＦＴ」）や多結晶シリコン膜を活性層とするＴＦＴ（以下、「多結晶シリコンＴＦＴ」）が広く用いられている。
【０００３】
近年、ＴＦＴの活性層の材料として、アモルファスシリコンや多結晶シリコンに代わって、酸化物半導体を用いる場合がある。このようなＴＦＴを「酸化物半導体ＴＦＴ」と称する。酸化物半導体は、アモルファスシリコンよりも高い移動度を有している。このため、酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴよりも高速で動作することが可能である。従って、酸化物半導体ＴＦＴを用いて、ゲートドライバやソースドライバなどの駆動回路を、基板上にモノリシック（一体的）に設ける技術も知られている。
【０００４】
酸化物半導体ＴＦＴの多くは、ボトムゲート構造を有しているが、トップゲート構造を有する酸化物半導体ＴＦＴも提案されている（例えば特許文献１）。特許文献１に提案された酸化物半導体ＴＦＴは、酸化物半導体層と、酸化物半導体層の上方（基板と反対側）にゲート絶縁膜を介して配置されたゲート電極と、ソース電極およびドレイン電極とを有している。また、酸化物半導体層、ゲート絶縁膜およびゲート電極は層間絶縁膜で覆われている。ソース電極およびドレイン電極は、層間絶縁膜に形成された開口部内で、酸化物半導体層の一部（「ソースコンタクト領域」、「ドレインコンタクト領域」と呼ぶ）と接している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１９５３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者が検討したところ、特許文献１に開示されたトップゲート構造を有する酸化物半導体ＴＦＴでは、その製造プロセスにおいて、酸化物半導体層のうちチャネルが形成される領域がダメージを受けて低抵抗化されるおそれがある。この結果、オフリーク電流が高くなり、安定したＴＦＴ特性が得られない可能性がある。
【０００７】
なお、トップゲートおよびボトムゲートの両方を有するダブルゲート構造を有する場合でも、同様の問題が生じ得ると考えられる。
【０００８】
本発明の一実施形態は上記事情に鑑みてなされたものであり、その目的は、安定した特性を有する、信頼性の高い酸化物半導体ＴＦＴを備えた半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明による一実施形態の半導体装置は、基板と、前記基板に支持された酸化物半導体ＴＦＴとを備えた半導体装置であって、前記酸化物半導体ＴＦＴは、前記基板に支持された酸化物半導体層であって、チャネル酸化物半導体層と保護酸化物半導体層とを含む積層構造を有し、前記チャネル酸化物半導体層は、前記保護酸化物半導体層よりも前記基板側に配置されている、酸化物半導体層と、前記酸化物半導体層の一部上に、上部絶縁層を介して配置された上部ゲート電極と、前記酸化物半導体層および前記上部ゲート電極を覆う層間絶縁層と、前記酸化物半導体層に電気的に接続された第１電極および第２電極とを有し、少なくとも前記層間絶縁層および前記保護酸化物半導体層を貫通し、かつ、前記チャネル酸化物半導体層の一部を露出する第１開口部をさらに有し、前記第１電極は、前記層間絶縁層上および前記第１開口部内に配置され、前記第１開口部内で前記チャネル酸化物半導体層の前記一部と直接接している。
【００１０】
ある実施形態において、前記チャネル酸化物半導体層は、前記保護酸化物半導体層よりも高い移動度を有する。
【００１１】
ある実施形態において、少なくとも前記層間絶縁層および前記保護酸化物半導体層を貫通し、かつ、前記チャネル酸化物半導体層の他の一部を露出する第２開口部をさらに有し、前記第２電極は、前記層間絶縁層上および前記第２開口部内に配置され、前記第２開口部内で前記チャネル酸化物半導体層の前記他の一部と直接接している。
【００１２】
ある実施形態において、前記第１開口部は、少なくとも前記層間絶縁層、前記保護酸化物半導体層および前記チャネル酸化物半導体層を貫通し、前記第１電極は、前記第１開口部の側壁に一部において、前記チャネル酸化物半導体層の側面と直接接している。
【００１３】
ある実施形態において、前記酸化物半導体層と前記基板との間に配置された下部電極と、前記下部電極と前記酸化物半導体層との間に配置された下部絶縁層とをさらに備え、前記基板の法線方向から見たとき、前記下部電極は、前記第１開口部と重なり、かつ、前記第２開口部と重なっておらず、前記第１開口部は、少なくとも前記層間絶縁層、前記酸化物半導体層および前記下部絶縁層を貫通し、かつ、前記下部電極の一部を露出しており、前記第１電極は、前記第１開口部の底面において前記下部電極と直接接し、かつ、前記第１開口部の側壁の一部において、前記チャネル酸化物半導体層の側面と直接接しており、前記第２開口部は、少なくとも前記層間絶縁層、前記酸化物半導体層および前記下部絶縁層を貫通し、前記第２電極は、前記第２開口部の側壁の一部において、前記チャネル酸化物半導体層の他の側面と直接接し、かつ、前記下部電極とは接していない。
【００１４】
ある実施形態において、前記チャネル酸化物半導体層は、ＩｎおよびＺｎを含み、前記チャネル酸化物半導体層に含まれる全金属元素に対するＩｎの原子数比はＺｎの原子数比よりも大きく、前記保護酸化物半導体層は、ＩｎおよびＺｎを含み、前記保護酸化物半導体層に含まれる全金属元素に対するＺｎの原子数比はＩｎの原子数比よりも大きい。
【００１５】
ある実施形態において、前記チャネル酸化物半導体層および前記保護酸化物半導体層は、いずれも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層であり、前記チャネル酸化物半導体層に含まれる全金属元素に対するＩｎの原子数比は、前記保護酸化物半導体層に含まれる全金属元素に対するＩｎの原子数比よりも大きい。
【００１６】
ある実施形態において、前記積層構造は、前記チャネル酸化物半導体層と前記保護酸化物半導体層との間に配置された中間酸化物半導体層をさらに含み、前記チャネル酸化物半導体層および前記保護酸化物半導体層は、いずれも、結晶質酸化物半導体層であり、前記中間酸化物半導体層は非晶質酸化物半導体層である。
【００１７】
ある実施形態において、前記積層構造は、前記チャネル酸化物半導体層と前記保護酸化物半導体層との間に配置された、ＩｎおよびＺｎを含む中間酸化物半導体層をさらに含み、前記中間酸化物半導体層に含まれる全金属元素に対するＺｎの原子数比およびＩｎの原子数比は略等しい。
【００１８】
ある実施形態において、前記中間酸化物半導体層は非晶質酸化物半導体層であるか、または、前記チャネル酸化物半導体層および前記保護酸化物半導体層よりも結晶サイズの小さい微結晶を含む微結晶酸化物半導体層である。
【００１９】
ある実施形態において、前記チャネル酸化物半導体層の厚さは、前記保護酸化物半導体層の厚さよりも大きい。
【００２０】
ある実施形態において、前記チャネル酸化物半導体層および前記保護酸化物半導体層は、Ｉｎ、ＧａおよびＺｎを含む。
【００２１】
ある実施形態において、前記チャネル酸化物半導体層および前記保護酸化物半導体層は結晶質部分を含む。
【００２２】
ある実施形態において、前記中間酸化物半導体層は、Ｉｎ、ＧａおよびＺｎを含む。
【発明の効果】
【００２３】
本発明の一実施形態によると、安定した特性を有する、信頼性の高い酸化物半導体ＴＦＴを備えた半導体装置を提供できる。
【図面の簡単な説明】
【００２４】
【図１】（ａ）および（ｂ）は、それぞれ、第１の実施形態の半導体装置における酸化物半導体ＴＦＴ２０１の模式的な断面図および平面図である。
【図２】（ａ）〜（ｄ）は、それぞれ、酸化物半導体ＴＦＴ２０１の製造方法を説明するための工程断面図である。
【図３】（ａ）および（ｂ）は、それぞれ、酸化物半導体ＴＦＴ２０１の製造方法を説明するための工程断面図である。
【図４】（ａ）および（ｂ）は、それぞれ、第１の実施形態における他の酸化物半導体ＴＦＴの模式的な断面図である。
【図５】第１の実施形態における変形例の酸化物半導体ＴＦＴ２０２の模式的な断面図である。
【図６】第１の実施形態における変形例の酸化物半導体ＴＦＴ２０３の模式的な断面図である。
【図７】（ａ）〜（ｃ）は、それぞれ、サンプル基板１〜３のＸＲＤ分析結果を示す図である。
【図８】実施例のＴＦＴのＩ−Ｖ特性の測定結果を示す図である。
【図９】第１の実施形態の半導体装置（アクティブマトリクス基板）１００の一例を示す模式的な平面図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照しながら本発明の実施形態を説明する。本発明の実施形態の半導体装置は、酸化物半導体ＴＦＴを備えていればよく、アクティブマトリクス基板などの回路基板、各種表示装置、電子機器などを広く含む。なお、本発明は以下の実施形態に限定されるものではない。
【００２６】
（第１の実施形態）
第１の実施形態の半導体装置は、基板と、基板に支持された少なくとも１つの酸化物半導体ＴＦＴを含む。酸化物半導体ＴＦＴは、例えば、アクティブマトリクス基板の各画素に配置され、画素ＴＦＴとして用いられ得る。画素ＴＦＴ、および、駆動回路などを構成する回路ＴＦＴとして、酸化物半導体ＴＦＴを用いてもよい。
【００２７】
以下では、ボトムゲートおよびトップゲートの両方を有するダブルゲート構造のＴＦＴを例に説明する。なお、後述するように、本実施形態の酸化物半導体ＴＦＴは、トップゲートのみを有するシングルゲート構造のＴＦＴであってもよい。
【００２８】
図１（ａ）および（ｂ）は、それぞれ、実施形態１の酸化物半導体ＴＦＴ２０１を例示する断面図および平面図である。図１（ａ）は、図１（ｂ）に示すＩ−Ｉ線に沿った断面を示している。なお、図１（ｂ）では、分かりやすさのため、ソース・ドレイン電極を省略している。
【００２９】
酸化物半導体ＴＦＴ２０１は、基板１０１と、基板１０１に支持された下部ゲート電極（ボトムゲート）１０３と、下部ゲート電極１０３を覆う下部絶縁層１０５と、下部絶縁層１０５上に配置された酸化物半導体層１０７と、ソース電極１１３と、ドレイン電極１１４とを有する。酸化物半導体層１０７上には、上部絶縁層（ゲート絶縁層ともいう）１０９を介して上部ゲート電極（トップゲート）１１２が配置されている。ソース電極１１３およびドレイン電極１１４は、それぞれ、酸化物半導体層１０７と電気的に接続されている。なお、本明細書において、ソース電極１１３およびドレイン電極１１４の一方を「第１電極」、他方を「第２電極」と呼ぶことがある。
【００３０】
下部ゲート電極１０３は、下部絶縁層１０５を介して酸化物半導体層１０７と対向するように配置されている。また、上部ゲート電極１１２は、上部絶縁層１０９を介して酸化物半導体層１０７に対向するように配置されている。従って、下部絶縁層１０５および上部絶縁層１０９は、それぞれ、ゲート絶縁層（下部ゲート絶縁層、上部ゲート絶縁層と呼ぶことがある）として機能する。
【００３１】
この例では、上部絶縁層１０９は、酸化物半導体層１０７のうち上部ゲート電極１１２に重なる領域にのみ形成されている。上部絶縁層１０９は島状であってもよい。上部ゲート電極１１２および上部絶縁層１０９は、例えば、同一のマスクを用いてパターニングされていてもよい。この場合、基板１０１の法線方向から見たとき、上部ゲート電極１１２の周縁および上部絶縁層１０９の周縁は整合していてもよい。
【００３２】
本実施形態では、酸化物半導体層１０７は、チャネル酸化物半導体層１０７Ａと、保護酸化物半導体層１０７Ｂとを含む積層構造を有している。チャネル酸化物半導体層１０７Ａは、保護酸化物半導体層１０７Ｂよりも基板１０１側に配置されている。この酸化物半導体ＴＦＴ２０１では、ソース・ドレイン間を移動するキャリアは、主にチャネル酸化物半導体層１０７Ａを流れる。
【００３３】
チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂは、例えば、組成比が互いに異なるＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層である。チャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂは、いずれも、結晶質部分を含む結晶質酸化物半導体層であってもよい。チャネル酸化物半導体層１０７Ａは、例えば、保護酸化物半導体層１０７Ｂよりも移動度の高い、またはバンドギャップの小さい酸化物半導体層であってもよい。チャネル酸化物半導体層１０７Ａは、保護酸化物半導体層１０７Ｂよりも電気抵抗の低い酸化物半導体層であってもよい。保護酸化物半導体層１０７Ｂは、チャネル酸化物半導体層１０７Ａよりも結晶性の高い酸化物半導体層であってもよい。保護酸化物半導体層１０７Ｂは、チャネル酸化物半導体層１０７Ａに酸素を供給してチャネル酸化物半導体層１０７Ａの酸素欠損を低減する酸素供給層として機能し得る層であってもよい。この場合、保護酸化物半導体層１０７Ｂは、例えば、チャネル酸化物半導体層１０７Ａよりも酸素含有量が多くなる条件で形成されていてもよい。
【００３４】
酸化物半導体層１０７、上部絶縁層１０９および上部ゲート電極１１２は、層間絶縁層１１１で覆われている。
【００３５】
層間絶縁層１１１および酸化物半導体層１０７の保護酸化物半導体層１０７Ｂには、チャネル酸化物半導体層１０７Ａの一部を露出するソース開口部ＣＨｓ、および、チャネル酸化物半導体層１０７Ａの他の一部を露出するおよびドレイン開口部ＣＨｄが形成されている。ソース電極１１３は、層間絶縁層１１１上およびソース開口部ＣＨｓ内に配置され、ソース開口部ＣＨｓ内で、チャネル酸化物半導体層１０７Ａの露出部分（以下、「ソースコンタクト領域」）１０７ｓと接している。ドレイン電極１１４は、層間絶縁層１１１上およびドレイン開口部ＣＨｄ内に配置され、ドレイン開口部ＣＨｄ内で、チャネル酸化物半導体層１０７Ａの露出部分（以下、「ドレインコンタクト領域」）１０７ｄと接している。基板１０１の法線方向から見たとき、ソース電極１１３およびドレイン電極１１４のそれぞれと、上部ゲート電極１１２とは重なっていないことが好ましい。
【００３６】
酸化物半導体層１０７のチャネル酸化物半導体層１０７Ａにおいて、基板１０１の法線方向から見たときに上部ゲート電極１１２と重ならない部分の電気抵抗は、上部ゲート電極１１２と重なる部分よりも小さい低抵抗化領域であってもよい。同様に、保護酸化物半導体層１０７Ｂにおいて、基板１０１の法線方向から見たときに上部ゲート電極１１２と重ならない部分の電気抵抗は、上部ゲート電極１１２と重なる部分よりも小さい低抵抗化領域であってもよい。このような構成は、例えば、層間絶縁層１１１の形成時に、酸化物半導体層１０７のうち、上部絶縁層１０９を介して上部ゲート電極１１２で覆われていない部分が低抵抗化されることで得られる。
【００３７】
本実施形態によると、チャネル酸化物半導体層１０７Ａ上に保護酸化物半導体層１０７Ｂが形成されているので、プラズマプロセス等の製造プロセスにおいて、チャネル酸化物半導体層１０７Ａが受けるダメージを低減できる。従って、プロセスダメージによるチャネル酸化物半導体層１０７Ａの低抵抗化（例えば酸化物半導体に酸素欠損が増加することによるキャリアの増大）を抑制できるので、オフリーク電流を低減できる。
【００３８】
一方、保護酸化物半導体層１０７Ｂは、チャネル酸化物半導体層１０７Ａよりも結晶性の高い、または電気抵抗の高い層であるため、製造プロセス時にダメージを受けても、ＴＦＴ特性に及ぼす影響は小さい。
【００３９】
また、本実施形態では、ソース電極１１３およびドレイン電極１１４は、チャネル酸化物半導体層１０７Ａと直接接している。これにより、酸化物半導体層１０７の最上層の表面（ここでは保護酸化物半導体層１０７Ｂの上面）と接する場合より、コンタクト抵抗を低減できる。従って、オン抵抗（コンタクト抵抗）の増大を抑えつつ、オフリーク電流を小さく抑えることが可能になる。
【００４０】
下部ゲート電極１０３は、上部ゲート電極１１２と同電位であってもよい（上部ゲート電極１１２に電気的に接続されていてもよい）し、例えば、ソース電極１１３に電気的に接続されていてもよい。下部ゲート電極１０３は、電源電位などに固定されていてもよい。
【００４１】
図１に示す酸化物半導体ＴＦＴ２０１は、酸化物半導体層１０７を挟んで２つのゲート電極を設けるダブルゲート構造を有するが、酸化物半導体ＴＦＴ２０１は、上部ゲート電極１１２のみを有するシングルゲート構造を有していてもよい。その場合、下部絶縁層１０５の基板１０１側に、下部ゲート電極１０３の代わりに、酸化物半導体層１０７のチャネル領域を遮光する遮光膜を設けてもよい。または、酸化物半導体層１０７の基板１０１側に導電膜が形成されていなくてもよい。
【００４２】
本実施形態では、酸化物半導体層１０７は２層構造を有するが、後述するように、３層以上の積層構造を有していてもよい。その場合でも、ソース電極１１３およびドレイン電極１１４は、それぞれ、酸化物半導体層１０７のうち、キャリアが主に移動するキャリア移動層として機能するチャネル酸化物半導体層１０７Ａと直接接するように設けられる。
【００４３】
＜半導体層１０７の各層の組成および厚さ＞
チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂは、少なくともＩｎおよびＺｎを含んでもよい。チャネル酸化物半導体層１０７Ａに含まれる全金属元素に対するＩｎの原子数比はＺｎの原子数比よりも大きくてもよい。また、保護酸化物半導体層１０７Ｂに含まれる全金属元素に対するＺｎの原子数比はＩｎの原子数比よりも大きくてもよい。あるいは、チャネル酸化物半導体層１０７Ａと保護酸化物半導体層１０７ＢとがいずれもＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層である場合には、チャネル酸化物半導体層１０７ＡにおけるＩｎの原子数比が保護酸化物半導体層１０７ＢにおけるＩｎの原子数比よりも大きくてもよい。この場合、チャネル酸化物半導体層１０７Ａまたは保護酸化物半導体層１０７Ｂに含まれる全金属元素に対するＩｎの原子数比はＺｎの原子数比と同じでもよい。
【００４４】
チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂが上記の組成を有することで、チャネル酸化物半導体層１０７Ａは、保護酸化物半導体層１０７Ｂよりも高い移動度を有する高移動度層であり、チャネル層として機能し得る。一方、保護酸化物半導体層１０７Ｂは、チャネル酸化物半導体層１０７Ａよりも高い結晶性を有する高結晶化層であり、エッチング耐性やバリア性に優れる。従って、例えば上部絶縁層１０９および上部ゲート電極１１２のパターニング工程、酸化物半導体層１０７に対するプラズマ処理工程等において、保護酸化物半導体層１０７Ｂは、チャネル酸化物半導体層１０７Ａの保護層および犠牲層として機能し得る。
【００４５】
チャネル酸化物半導体層１０７Ａは、酸化物半導体層１０７の最下層であり、下部絶縁層１０５の上面と接していてもよい。保護酸化物半導体層１０７Ｂは酸化物半導体層１０７の最上層であり、酸化物半導体層１０７の上面を構成していてもよい。保護酸化物半導体層１０７Ｂの上面は、上部絶縁層１０９および層間絶縁層１１１と接していてもよい。
【００４６】
以下、各層の好ましい組成を説明する。以下の説明では、酸化物半導体を構成する全ての金属元素に対するＩｎの原子数比（組成比）を「Ｉｎ比率」、酸化物半導体を構成する全ての金属元素に対するＺｎの原子数比を「Ｚｎ比率」と略する。例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層のＩｎ比率は、Ｉｎ、ＧａおよびＺｎの合計原子数に対するＩｎの原子数の割合である。Ｉｎの原子数を［Ｉｎ］、Ｇａの原子数を［Ｇａ］、亜鉛の原子数を［Ｚｎ］と表記すると、Ｉｎ比率は、［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）で表される。
【００４７】
高移動度層であるチャネル酸化物半導体層１０７ＡのＩｎ比率は、例えば、Ｚｎ比率よりも高い（［Ｉｎ］＞［Ｚｎ］）。チャネル酸化物半導体層１０７ＡにおけるＩｎ比率は、０．３超であってもよい。チャネル酸化物半導体層１０７ＡがＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層である場合、Ｇａ比率、すなわちＩｎ、ＧａおよびＺｎの合計原子数に対するＧａの原子数の割合は、例えば、Ｚｎ比率およびＩｎ比率よりも低い。Ｇａ比率は０．３未満であってもよい。
【００４８】
チャネル酸化物半導体層１０７ＡがＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層である場合のチャネル酸化物半導体層１０７Ａの好ましい組成範囲の一例は次の通りである。
［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＞０．３
［Ｉｎ］＞［Ｇａ］、［Ｉｎ］＞［Ｚｎ］、［Ｚｎ］＞［Ｇａ］
［Ｇａ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．３
【００４９】
チャネル酸化物半導体層１０７ＡのＩｎ、ＧａおよびＺｎの原子数比Ｉｎ：Ｇａ：Ｚｎは約５：１：４（例えば４〜６：０．８〜１．２：３．２〜４．８）であってもよい。一例として、原子数比Ｉｎ：Ｇａ：Ｚｎが５：１：４であるスパッタリングターゲットを用いて酸化物半導体膜を形成すると、プロセス上で誤差が生じたり、不純物をドープしたりしても、形成後のチャネル酸化物半導体層１０７Ａの組成は上記範囲に含まれ得る。
【００５０】
一方、高結晶化層である保護酸化物半導体層１０７ＢのＺｎ比率は、例えば、Ｉｎ比率よりも高い（［Ｚｎ］＞［Ｉｎ］）。Ｚｎ比率は、０．５超であってもよい。保護酸化物半導体層１０７ＢがＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層である場合、Ｚｎ比率は、Ｇａ比率およびＩｎ比率の合計よりも高くてもよい。また、Ｇａ比率は、Ｉｎ比率よりも高くてもよい。
【００５１】
保護酸化物半導体層１０７ＢがＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層である場合の保護酸化物半導体層１０７Ｂの好ましい組成範囲の一例は次の通りである。
［Ｚｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＞０．５
［Ｚｎ］＞［Ｉｎ］＋［Ｇａ］
［Ｉｎ］＜［Ｇａ］
【００５２】
保護酸化物半導体層１０７ＢのＩｎ、ＧａおよびＺｎの原子数比Ｉｎ：Ｇａ：Ｚｎは約１：３：６（例えば０．８〜１．２：２．４〜３．６：４．８〜７．２）であってもよい。一例として、原子数比Ｉｎ：Ｇａ：Ｚｎが１：３：６であるスパッタリングターゲットを用いて酸化物半導体膜を形成すると、プロセス上で誤差が生じたり、不純物をドープしたりしても、形成後の保護酸化物半導体層１０７Ｂの組成は上記範囲に含まれ得る。
【００５３】
チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７ＢにＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる場合の具体的な組成を以下に例示する。
【００５４】
チャネル酸化物半導体層１０７Ａには、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２（＝３／６：１／６：２／６）、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３（＝４／９：２／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３（＝５／９：１／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝５：３：４（＝５／１２：３／１２：４／１２）、Ｉｎ：Ｇａ：Ｚｎ＝６：２：４（＝６／１２：２／１２：４／１２）、Ｉｎ：Ｇａ：Ｚｎ＝７：１：３（＝７／１１：１／１１：３／１１）、あるいはＩｎ：Ｇａ：Ｚｎ＝５：１：４（＝５／１０：１／１０：４／１０）の組成（原子数比）のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物半導体を用いることができる。
【００５５】
保護酸化物半導体層１０７Ｂには、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（＝１／６：３／６：２／６）、Ｉｎ：Ｇａ：Ｚｎ＝２：４：３（＝２／９：４／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝１：５：３（＝１／９：５／９：３／９）、あるいはＩｎ：Ｇａ：Ｚｎ＝１：３：６（＝１／１０：３／１０：６／１０）の組成（原子数比）のＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物やその組成の近傍の酸化物半導体を用いることができる。
【００５６】
酸化物半導体層１０７の各層の組成は、上記組成に限定されない。例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層の代わりに、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体層、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体層などを用いることも可能である。また、酸化物半導体層１０７は、基板１０１側からチャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂをこの順序で含んでいればよく、３層以上の多層構造を有していてもよい。
【００５７】
なお、チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７ＢがいずれもＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層である場合、チャネル酸化物半導体層１０７ＡのＩｎ比率が保護酸化物半導体層１０７ＢのＩｎ比率よりも高ければよく、チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂの一方がＩｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）の組成またはその近傍の組成を有していてもよい。
【００５８】
各層の厚さは特に限定しないが、チャネル酸化物半導体層１０７Ａの厚さは、例えば、２０ｎｍ以上５０ｎｍ以下が好ましい。チャネル酸化物半導体層１０７Ａの厚さが２０ｎｍ以上であれば、保護酸化物半導体層１０７Ｂよりもチャネル酸化物半導体層１０７Ａ中を電子が優先的に移動するため、高い移動度のＴＦＴを実現できる。一方、５０ｎｍ以下であれば、ゲート電圧によってＴＦＴのＯｎ／Ｏｆｆ動作をより高速で行うことが可能である。保護酸化物半導体層１０７Ｂの厚さ（保護酸化物半導体層１０７Ｂにおけるチャネル酸化物半導体層１０７Ａと上部絶縁層１０９との間に位置する部分の厚さ）は、例えば、３ｎｍ以上３０ｎｍ以下が好ましい。保護酸化物半導体層１０７Ｂの厚さが３ｎｍ以上であれば、チャネル酸化物半導体層１０７Ａのプロセスダメージをより効果的に低減できる。一方、３０ｎｍ以下であれば、保護酸化物半導体層１０７Ｂによって生じる抵抗成分を小さくすることができ、ＴＦＴの移動度が低下することを抑制できる。
【００５９】
チャネル酸化物半導体層１０７Ａの厚さは、保護酸化物半導体層１０７Ｂの厚さよりも大きくてもよい。これにより、チャネル酸化物半導体層１０７Ａとソース電極１１３またはドレイン電極１１４とをより確実に接触させることができる。また、開口部ＣＨｓ、ＣＨｄの側壁でチャネル酸化物半導体層１０７Ａとソース電極１１３またはドレイン電極１１４とを接触させる場合には（後述する図４、図５参照）、接触面積を大きくできるので、コンタクト抵抗をさらに低減できる。
【００６０】
酸化物半導体層１０７全体の厚さは、特に限定しないが、例えば、２０ｎｍ以上６０ｎｍ以下であってもよい。
【００６１】
＜酸化物半導体ＴＦＴ２０１の製造方法＞
続いて、酸化物半導体ＴＦＴ２０１の製造方法の例を説明する。図２および図３は、酸化物半導体ＴＦＴ２０１の製造方法を説明するための工程断面図である。
【００６２】
まず、図２（ａ）に示すように、基板１０１上に、下部ゲート電極１０３を形成する。基板１０１としては、例えばガラス基板、シリコン基板、耐熱性を有するプラスチック基板（樹脂基板）などを用いることができる。ここでは、基板１０１上に第１導電膜を堆積した後、第１導電膜をパターニングすることによって、下部ゲート電極１０３を得る。下部ゲート電極１０３の厚さは、例えば５０ｎｍ以上５００ｎｍ以下である。第１導電膜の材料として、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。
【００６３】
次いで、下部ゲート電極１０３を覆うように、例えばＣＶＤ法により下部絶縁層１０５を形成する。下部絶縁層１０５は、例えば、酸化珪素（ＳｉＯ２）層、窒化珪素（ＳｉＮｘ）層、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）層、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）層等であってもよい。下部絶縁層１０５は積層構造を有していてもよい。下部絶縁層１０５の厚さは、例えば１５０ｎｍ以上５００ｎｍ以下である。基板側（下層）に、基板１からの不純物等の拡散防止のために窒化珪素層、窒化酸化珪素層等を形成し、その上の層（上層）に、絶縁性を確保するために酸化珪素層、酸化窒化珪素層等を形成してもよい。ここでは、厚さ５０ｎｍのＳｉＯ２膜を上層、厚さ３００ｎｍのＳｉＮｘ膜を下層とする積層膜を用いる。このように、下部絶縁層１０５の最上層（すなわち酸化物半導体層と接する層）として、酸素を含む絶縁層（例えばＳｉＯ２などの酸化物層）を用いると、酸化物半導体層１０７に酸素欠損が生じた場合に、酸化物層に含まれる酸素によって酸素欠損を回復することが可能となるので、酸化物半導体層１０７の酸素欠損を低減できる。
【００６４】
続いて、図２（ｂ）に示すように、下部絶縁層１０５上に、酸化物半導体層１０７を形成する。酸化物半導体層１０７は、次のようにして形成され得る。
【００６５】
まず、下部絶縁層１０５に第１の酸化物半導体膜および第２の酸化物半導体膜をこの順で堆積して酸化物半導体積層膜を形成する。
【００６６】
第１の酸化物半導体膜は、例えば原子数比Ｉｎ：Ｇａ：Ｚｎが５：１：４であるターゲットを用いて、スパッタ法で形成する。スパッタリングガス（雰囲気）としては、アルゴン等の希ガス原子と酸化性ガスの混合ガスを用いることができる。酸化性ガスとはＯ２、ＣＯ２、Ｏ３、Ｈ２Ｏ、Ｎ２Ｏ等が挙げられる。ここでは、Ａｒガスおよび酸素（Ｏ２）ガスを含む混合ガスを用いる。スパッタ法による成膜時の酸素ガスの割合は、例えば、分圧比で０％超２０％以下に設定される。また、成膜時の基板温度は、例えば１００〜１８０℃に設定される。気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、例えば０．１〜３．０Ｐａに設定される。第１の酸化物半導体膜の厚さは、例えば３ｎｍ以上３０ｎｍ以下であってもよい。
【００６７】
第２の酸化物半導体膜は、例えば原子数比Ｉｎ：Ｇａ：Ｚｎが１：３：６であるターゲットを用いて、スパッタ法で形成する。スパッタリングガスとして、Ａｒガスおよび酸素（Ｏ２）ガスを含む混合ガスを用いる。スパッタ法による成膜時の酸素ガスの割合は、例えば、分圧比で０％超２０％以下に設定される。酸素ガスの割合（分圧比）は、第１の酸化物半導体膜の成膜時よりも高くなるように設定されてもよい。第１の酸化物半導体膜よりも酸素の含有量が多くなる条件で第２の酸化物半導体膜を形成することで、酸素供給層として機能し得る保護酸化物半導体層１０７Ｂが得られる。成膜時の基板温度およびスパッタ圧力は、第１の酸化物半導体膜を形成する際の基板温度及びスパッタ圧力と同じであってもよい。第２の酸化物半導体膜の厚さは、例えば２０ｎｍ以上５０ｎｍ以下であってもよい。
【００６８】
この後、酸化物半導体積層膜のアニール処理を行う。ここでは、大気雰囲気中、３００℃以上５００℃以下の温度で熱処理を行う。熱処理時間は、例えば３０分以上２時間以下である。
【００６９】
次いで、熱処理後の酸化物半導体積層膜のパターニングを行い、酸化物半導体層１０７を得る。酸化物半導体積層膜のパターニングは、例えばリン硝酢酸エッチング液を用いてウェットエッチングによって行う。これにより、下部絶縁層１０５側から、チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂをこの順で含む積層構造を有する島状の酸化物半導体層１０７を得る。
【００７０】
次いで、酸化物半導体層１０７を覆うように、上部絶縁層となる絶縁膜１０９’を形成する。絶縁膜１０９’は、例えば酸化シリコン（ＳｉＯｘ）層である。絶縁膜１０９’の厚さは、例えば９０ｎｍ以上２００ｎｍ以下である。
【００７１】
続いて、図２（ｃ）に示すように、絶縁膜１０９’上に、上部ゲート電極となる第２導電膜（厚さ：６０ｎｍ以上７００ｎｍ以下）１１２’を堆積する。ここでは、第２導電膜１１２’として、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の金属またはこれらの合金を用いることができる。第２導電膜１１２’は、異なる導電材料から形成された複数の層を含む積層構造を有していてもよい。
【００７２】
次に、図２（ｄ）に示すように、第２導電膜１１２’をパターニングすることによって上部ゲート電極１１２を形成する。具体的には、まず、フォトリソ工程により、第２導電膜１１２’の一部上に、エッチングマスクとなるレジスト層Ｒを形成する。次いで、レジスト層Ｒをマスクとして、ウェットエッチングを用いて第２導電膜２２’のパターニングを行い、上部ゲート電極１１２を得る。
【００７３】
この後、レジスト層Ｒをマスクとして、ドライエッチングを用いて絶縁膜１０９’のパターニングを行い、上部絶縁層１０９を得る。酸化物半導体層１０７のうち上部ゲート電極１１２と重なる部分（第１部分）以外は露出する。露出した保護酸化物半導体層１０７Ｂの表層がオーバーエッチングされる場合もある。続いて、レジスト層Ｒを除去する。なお、レジスト剥離液から酸化物半導体層１０７を保護する目的で、レジスト層Ｒを除去した後で、上部ゲート電極１１２をマスクとして上部絶縁層１０９のパターニングを行ってもよい。
【００７４】
次に、図３（ａ）に示すように、酸化物半導体層１０７、上部絶縁層１０９および上部ゲート電極１１２を覆うように層間絶縁層１１１を形成する。層間絶縁層１１１は、例えば、酸化シリコン（ＳｉＯｘ）層、窒化シリコン（ＳｉＮｘ）層または酸化窒化シリコン（ＳｉＮｘＯｙ）層である。また、層間絶縁層１１１は、これらの層が積層された積層構造を有していてもよい。層間絶縁層１１１の厚さは、例えば１５０ｎｍ以上５００ｎｍ以下である。
【００７５】
層間絶縁層１１１は、例えば窒化シリコン層などの水素供与性の層を含んでもよい。窒化シリコン層を酸化物半導体層１０７と接するように配置することで、酸化物半導体層１０７のうち窒化シリコン層と接する部分が還元され、上部絶縁層１０９と接する第１部分よりも電気抵抗の低い低抵抗化領域となる。
【００７６】
この後、層間絶縁層１１１および保護酸化物半導体層１０７Ｂに、チャネル酸化物半導体層１０７Ａの一部が露出するようにソース開口部ＣＨｓおよびドレイン開口部ＣＨｄを形成する。エッチング方法は、ドライエッチングでもよいし、ウェットエッチングでもよい。エッチング時間などの条件は、チャネル酸化物半導体層１０７Ａの一部が露出するように適宜設定され得る。
【００７７】
続いて、図３（ｂ）に示すように、層間絶縁層１１１上およびソース開口部ＣＨｓおよびドレイン開口部ＣＨｄ内に、チャネル酸化物半導体層１０７Ａと直接接するようにソース電極１１３およびドレイン電極１１４を形成する。
【００７８】
ソース電極１１３およびドレイン電極１１４は、層間絶縁層１１１上に、例えばスパッタ法などによってソース・ドレイン用の第３導電膜を堆積した後、第３導電膜をパターニングすることによって形成され得る。第３導電膜の材料としては、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の金属またはこれらの合金を用いることができる。ソース電極１１３およびドレイン電極１１４の厚さは、例えば１００ｎｍ以上５００ｎｍ以下である。第３導電膜として、酸化物半導体層１０７の側からＴｉ膜（厚さ：３０ｎｍ）、Ａｌ（厚さ：３００ｎｍ）、およびＴｉ膜（厚さ５０ｎｍ）の３層、あるいはＴｉ膜（厚さ：３０ｎｍ）、Ｃｕ膜（厚さ：３００ｎｍ）の２層をこの順で積み重ねた積層膜を形成してもよい。ソース配線用金属膜は、形成される。
【００７９】
チャネル酸化物半導体層１０７Ａのうちソース電極１１３、ドレイン電極１１４と接する領域は、ソースコンタクト領域１０７ｓ、ドレインコンタクト領域１０７ｄとなる。このようにして、酸化物半導体ＴＦＴ２０１が製造される。
【００８０】
なお、図３（ａ）に示す工程では、少なくとも保護酸化物半導体層１０７Ｂを貫通する開口部ＣＨｓ、ＣＨｄを形成すればよい。例えば、図４（ａ）に示すように、保護酸化物半導体層１０７Ｂの下方にあるチャネル酸化物半導体層１０７Ａの表層部分もエッチングされてもよい。つまり、開口部ＣＨｓ、ＣＨｄの底面は、チャネル酸化物半導体層１０７Ａの上面（保護酸化物半導体層１０７Ｂとの界面）と下面との間に位置してもよい。これにより、ソース電極１１３、ドレイン電極１１４とチャネル酸化物半導体層１０７Ａとを開口部ＣＨｓ、ＣＨｄの底面だけでなく側壁でも接触させることができる。このため、接触面積を大きくできるので、コンタクト抵抗をさらに効果的に低減できる。
【００８１】
あるいは、図４（ｂ）に示すように、開口部ＣＨｓ、ＣＨｄは、チャネル酸化物半導体層１０７Ａも貫通し、下部絶縁層１０５に達していてもよい。この場合でも、ソース電極１１３およびドレイン電極１１４は、開口部ＣＨｓ、ＣＨｄの側壁においてチャネル酸化物半導体層１０７Ａの側面と直接接するため、コンタクト抵抗を低減できる。
【００８２】
＜変形例＞
図５および図６は、本実施形態における酸化物半導体ＴＦＴの変形例を示す断面図である。これらの図では、図１に示す酸化物半導体ＴＦＴ２０１と同様の構成要素には同じ参照符号を付している。以下では、酸化物半導体ＴＦＴ２０１と異なる点のみを主に説明する。
【００８３】
図５に示す酸化物半導体ＴＦＴ２０２では、ソース開口部ＣＨｓは、層間絶縁層１１１、酸化物半導体層１０７および下部絶縁層１０５を貫通し、下部ゲート電極１０３の一部を露出している。一方、ドレイン開口部ＣＨｄは、基板１０１の法線方向から見たとき、下部ゲート電極１０３とは重ならないように配置されている。ドレイン開口部ＣＨｄは、層間絶縁層１１１、酸化物半導体層１０７および下部絶縁層１０５を貫通し、下部絶縁層１０５の下方に位置する層の一部（基板１０１と下部絶縁層１０５との間に下地膜が形成されている場合には下地膜の一部）を露出している。
【００８４】
ソース電極１１３は、ソース開口部ＣＨｓの側壁でチャネル酸化物半導体層１０７Ａと直接接し、かつ、ソース開口部ＣＨｓの底面で下部ゲート電極１０３と直接接している。これにより、ソース電極１１３と下部ゲート電極１０３とは同電位（例えば電源電位）に設定される。一方、ドレイン電極１１４は、ドレイン開口部ＣＨｄの側壁でチャネル酸化物半導体層１０７Ａに直接接するが、下部ゲート電極１０３とは接しておらず、ソース電極１１３と電気的に分離されている。
【００８５】
酸化物半導体ＴＦＴ２０２は、図１に示す酸化物半導体ＴＦＴ２０１と同様の方法で製造され得る。ただし、基板１０１の法線方向から見たとき、下部ゲート電極１０３とソース開口部ＣＨｓとが重なり、かつ、下部ゲート電極１０３とドレイン開口部ＣＨｄと重ならないように、下部ゲート電極１０３、ソース開口部ＣＨｓおよびドレイン開口部ＣＨｄが配置される。また、ソース開口部ＣＨｓおよびドレイン開口部ＣＨｄを形成する際には、ソース開口部ＣＨｓおよびドレイン開口部ＣＨｄが下部絶縁層１０５を貫通するようにエッチング条件が調整される。
【００８６】
酸化物半導体ＴＦＴ２０２によると、ソース電極１１３と下部ゲート電極１０３とを同電位に設定する場合に、同一の開口部内に、ソース電極１１３と下部ゲート電極１０３とのコンタクト部とソース電極１１３と酸化物半導体層１０７とのコンタクト部とを同時に形成できる。従って、酸化物半導体ＴＦＴ２０２に要する面積を小さくできる。また、ソース電極１１３と下部ゲート電極１０３とのコンタクト部を別途設ける必要がないので、製造工程数を低減できる。
【００８７】
図６に示す酸化物半導体ＴＦＴ２０３では、酸化物半導体層１０７は、チャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂおよびこれらの層の間に設けられた中間酸化物半導体層１０７ｉからなる３層構造を有している。チャネル酸化物半導体層１０７Ａは、保護酸化物半導体層１０７Ｂよりも基板１０１側に配置されている。保護酸化物半導体層１０７Ｂは、酸化物半導体層１０７の最上層であってもよい。
【００８８】
チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂは、図１を参照しながら前述したチャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂと同様であってもよい。例えば、チャネル酸化物半導体層１０７Ａは、保護酸化物半導体層１０７Ｂよりも移動度の高い高移動度層、保護酸化物半導体層１０７Ｂは、チャネル酸化物半導体層１０７Ａよりも結晶性の高い高結晶化層であってもよい。チャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂは、いずれも、結晶質部分を含む結晶質酸化物半導体層であり、中間酸化物半導体層１０７ｉは非晶質酸化物半導体層であってもよい。
【００８９】
酸化物半導体ＴＦＴ２０３でも、ソース開口部ＣＨｓおよびドレイン開口部ＣＨｄは、チャネル酸化物半導体層１０７Ａに達するように形成されている。すなわち、層間絶縁層１１１、保護酸化物半導体層１０７Ｂおよび中間酸化物半導体層１０７ｉを貫通するように形成されている。ソース電極１１３およびドレイン電極１１４は、それぞれ、ソース開口部ＣＨｓ、ドレイン開口部ＣＨｄ内でチャネル酸化物半導体層１０７Ａと直接接している。なお、ソース開口部ＣＨｓ、ドレイン開口部ＣＨｄの底面はチャネル酸化物半導体層１０７Ａの上面と下面との間に位置してもよい（図４（ａ）参照）。あるいは、ソース開口部ＣＨｓ、ドレイン開口部ＣＨｄは、酸化物半導体層１０７を貫通するように形成されてもよい（図４（ｂ）、図５参照）。
【００９０】
以下、チャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂは、いずれも、結晶質部分を含む結晶質酸化物半導体層であり、中間酸化物半導体層１０７ｉは非晶質酸化物半導体層である例を具体的に説明する。ここでいう「結晶質酸化物半導体層」は、結晶質状態の酸化物半導体を主に含む酸化物半導体層であればよく、微小な非晶質部分を含んでいてもよい。「非晶質酸化物半導体層」は、非晶質状態の酸化物半導体を主に含む酸化物半導体層であれはよく、微小な結晶質部分、例えば粒子サイズが１ｎｍ以上２０ｎｍ以下の微結晶を含んでいてもよい。例えば、中間酸化物半導体層として用いられる非晶質酸化物半導体層は、チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂよりも小さい結晶サイズを有する微結晶を含んでいてもよい。
【００９１】
チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂは、図１を参照しながら前述した組成および厚さを有していてもよい。
【００９２】
中間酸化物半導体層１０７ｉは、特に限定しないが、例えばＩｎおよびＺｎを含んでいてもよい。中間酸化物半導体層１０７ｉに含まれる全金属元素に対するＩｎの原子数比とＺｎの原子数比とは略等しくてもよい。中間酸化物半導体層１０７ｉは、例えば、チャネル酸化物半導体層１０７Ａと保護酸化物半導体層１０７Ｂとの中間のエネルギーギャップを有していてもよい。
【００９３】
本実施形態では、中間酸化物半導体層１０７ｉ、チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂは異なる組成を有していてもよい。「組成が異なる」とは、各層に含まれる金属元素の種類または組成比が異なることをいう。
【００９４】
結晶質のチャネル酸化物半導体層１０７Ａと結晶質の保護酸化物半導体層１０７Ｂとの間に、非結晶質の中間酸化物半導体層１０７ｉを配置することにより、チャネル酸化物半導体層１０７Ａと保護酸化物半導体層１０７Ｂとの界面において結晶格子の不整合が生じるのを抑制できる。従って、酸化物半導体積層膜のエッチングによって、結晶格子の不整合に起因する「くびれ」が生じないので、順テーパ形状を有する酸化物半導体層１０７が得られる。従って、ＴＦＴ特性のばらつきやＴＦＴの閾値電圧のマイナスシフトが抑制され、高い移動度を有する信頼性に優れた酸化物半導体ＴＦＴを実現できる。
【００９５】
中間酸化物半導体層１０７ｉは、チャネル酸化物半導体層１０７Ａと保護酸化物半導体層１０７Ｂとの間に、保護酸化物半導体層１０７Ｂおよび保護酸化物半導体層１０７Ｂの両方と接するように配置されていることが好ましい。これにより、チャネル酸化物半導体層１０７Ａと保護酸化物半導体層１０７Ｂとの界面をより効果的に改善できる。
【００９６】
中間酸化物半導体層１０７ｉは、チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂの界面を改善し得る層であればよい。中間酸化物半導体層１０７ｉのエネルギーギャップＧｍは、チャネル酸化物半導体層１０７ＡのエネルギーギャップＧ１よりも大きく、かつ、保護酸化物半導体層１０７ＢよりもエネルギーギャップＧ２よりも小さくてもよい（Ｇ１＜Ｇｍ＜Ｇ２）。
【００９７】
中間酸化物半導体層１０７ｉは、特に限定しないが、結晶化されずに非晶質状態が維持され得る組成を有していてもよい。中間酸化物半導体層１０７ｉがＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層である場合、Ｉｎ、ＧａおよびＺｎの原子数比Ｉｎ：Ｇａ：Ｚｎは約１：１：１（例えば０．８〜１．２：０．８〜１．２：０．８〜１．２）であってもよい。一例として、原子数比Ｉｎ：Ｇａ：Ｚｎが１：１：１であるスパッタリングターゲットを用いて中間酸化物半導体層１０７ｉを形成すると、プロセス上で誤差が生じたり、不純物をドープしたりしても、形成後の中間酸化物半導体層１０７ｉの組成は上記範囲に含まれ得る。なお、中間酸化物半導体層１０７ｉにおけるＩｎ：Ｇａ：Ｚｎが１：１：１である場合には、チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７ＢはいずれもＩｎ：Ｇａ：Ｚｎ＝１：１：１とは異なる組成比に設定される。例えば、チャネル酸化物半導体層１０７Ａは、Ｉｎ比率がＺｎ比率よりも大きいＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層であり、保護酸化物半導体層１０７Ｂは、Ｉｎ比率がＺｎ比率よりも小さいＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層であってもよい。
【００９８】
中間酸化物半導体層１０７ｉは、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体層、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体層などのＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層以外の酸化物半導体層であってもよい。また、酸化物半導体層１０７はチャネル酸化物半導体層１０７Ａ、中間酸化物半導体層１０７ｉおよび保護酸化物半導体層１０７Ｂを所定の順序で含んでいればよく、４層以上の多層構造を有していてもよい。その場合でも、ソース電極１１３、ドレイン電極１１４は、ソース開口部ＣＨｓ、ドレイン開口部ＣＨｄ内でチャネル酸化物半導体層１０７Ａと直接接するように配置される。
【００９９】
各層の厚さは特に限定しないが、チャネル酸化物半導体層１０７Ａの厚さおよび保護酸化物半導体層１０７Ｂの厚さは、前述した範囲に設定されてもよい。中間酸化物半導体層１０７ｉの厚さは、例えば５ｎｍ以上５０ｎｍ以下が好ましい。中間酸化物半導体層１０７ｉが１５ｎｍ以上であれば、チャネル酸化物半導体層１０７Ａと保護酸化物半導体層１０７Ｂとの界面をより効果的に改善できる。一方、５０ｎｍ以下であれば、中間酸化物半導体層１０７ｉの挿入による閾値電圧の低下を抑制できる。
【０１００】
なお、図１、図４〜図６に示す酸化物半導体ＴＦＴ２０１〜２０３では、いずれも、ソース電極１１３とドレイン電極１１４とは同じ導電膜を用いて形成されているが、互いに異なる導電膜を用いてもよい。例えば、本実施形態の酸化物半導体ＴＦＴをアクティブマトリクス基板の画素用ＴＦＴとして用いる場合、ソース電極１１３をソースバスラインＳＬと同じ導電膜を用いて形成し、ドレイン電極１１４を画素電極と同じ透明導電膜を用いて形成してもよい。
【０１０１】
さらに、上記で酸化物半導体ＴＦＴ２０１〜２０３では、ソース電極１１３およびドレイン電極１１４の両方が開口部内ＣＨｓ、ＣＨｄでチャネル酸化物半導体層１０７Ａと直接接する例を示したが、いずれか一方の電極のみが開口部内ＣＨｓ、ＣＨｄでチャネル酸化物半導体層１０７Ａと直接接していればよい。例えば、酸化物半導体層と画素電極とを同じ金属酸化物膜を用いて形成する場合には、ソース電極がソース開口部内ＣＨｓでチャネル酸化物半導体層１０７Ａと直接接していればよく、ドレイン開口部ＣＨｄを設けなくてもよい。
【０１０２】
（積層構造を有する半導体層の分析結果）
上記方法では、組成および成膜条件を制御することで、結晶質酸化物半導体膜と非晶質酸化物半導体膜とを含む積層膜を形成している。上記方法における成膜直後（アニール処理前）の酸化物半導体膜の結晶状態を確認するために、本発明者は次のような分析を行った。
【０１０３】
まず、単層の半導体膜を有するサンプル基板１〜３を作製した。サンプル基板１は、ガラス基板上に、スパッタ法で第１の酸化物半導体膜を形成することによって作製した。同様に、サンプル基板２、３は、それぞれ、中間酸化物半導体膜および第２の酸化物半導体膜をガラス基板上に形成することによって作製した。ここでは、第１の酸化物半導体膜、中間酸化物半導体膜および第２の酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜を形成した。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜の厚さは、いずれも、１００ｎｍとした。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜を形成する際に用いるターゲットの組成、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜の成膜条件を表１に示す。
【０１０４】
【表１】
2019091794.tif 000003
【０１０５】
次いで、得られた各サンプル基板のＸ線回折（ＸＲＤ）分析を行った。サンプル基板１〜３のＸ線回折パターンを、それぞれ、図７（ａ）〜（ｃ）に示す。
【０１０６】
図７から分かるように、全サンプル基板のＸ線回折パターンは、２θ＝２０〜２５°にブロードなピークＰ１を有している。これは、ガラス基板に起因するピークと考えられる。図７（ａ）に示すように、サンプル基板１のＸ線回折パターンは、ガラス基板のピークＰ１に加えて、２θ＝３０°近傍に結晶性のピークＰ２を有している。また、図７（ｃ）に示すように、サンプル基板３のＸ線回折パターンは、ガラス基板のピークＰ１に加えて、２θ＝３２°近傍に結晶性のピークＰ３を有している。従って、サンプル基板１およびサンプル基板３の半導体膜は、いずれも、結晶質であることが確認できる。サンプル基板３のピークＰ３の方が、サンプル基板１のピークＰ２よりも鋭い（ピーク幅が小さい）ことから、サンプル基板３の半導体膜の方が高い結晶性を有することが分かる。一方、サンプル基板２には、結晶性のピークが見られないことから、サンプル基板２上の半導体膜が非晶質であることが確認される。
【０１０７】
なお、サンプル基板２に対して、上述したアニール処理を行っても、中間酸化物半導体膜は非晶質状態のまま維持される。サンプル基板１、３に対してアニール処理を行うと、第１および第２の酸化物半導体膜の結晶性がさらに高くなる場合がある。
【０１０８】
上記では、基板上に単層の半導体膜を形成し、その結晶状態を調べた。しかしながら、複数の半導体膜を積み重ねて積層半導体層を形成した場合には、ＸＲＤ分析によって各半導体膜の結晶状態を個々に調べることは困難である。積層半導体層における各層の結晶状態は、例えば、積層半導体層の断面のＴＥＭ観察によって調べることが可能である。また、積層半導体層における各層の組成は、例えばＸＰＳ、ＡＥＳ等により分析可能である。
【０１０９】
（ＴＦＴ特性の評価）
まず、酸化物半導体ＴＦＴ２０１（図１）の製造方法と同様の方法で、実施例のＴＦＴを作製した。実施例のＴＦＴは、チャネル酸化物半導体層として、Ｉｎ、ＧａおよびＺｎの原子数比Ｉｎ：Ｇａ：Ｚｎが約５：１：４であるＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層（厚さ：２０ｎｍ）と、保護酸化物半導体層として、Ｉｎ、ＧａおよびＺｎの原子数比Ｉｎ：Ｇａ：Ｚｎが約１：３：６であるＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層（厚さ：１０ｎｍ）とを含む２層構造の活性層を有する。
【０１１０】
また、保護酸化物半導体層を形成しない点以外は、実施例のＴＦＴと同様の方法で、比較例のＴＦＴを作製した。すなわち、比較例のＴＦＴは、Ｉｎ、ＧａおよびＺｎの原子数比Ｉｎ：Ｇａ：Ｚｎが約５：１：４であるＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層（厚さ：２０ｎｍ）からなる単層構造の活性層を有する。
【０１１１】
実施例および比較例のＴＦＴの移動度を調べたところ、比較例では２４．７ｃｍ２／Ｖ・ｓ、実施例では２６．７ｃｍ２／Ｖ・ｓであった。この理由として、例えば、実施例のＴＦＴでは、比較例のＴＦＴよりもコンタクト抵抗を低減できるため（例えば比較例のＴＦＴのコンタクト抵抗の１／１０〜１／１００程度）、オン電流が比較例のＴＦＴよりも１０％程度高くなったからと考えられる。
【０１１２】
また、比較例のＴＦＴでは、チャネル酸化物半導体層１０７Ａがプロセスダメージを受ける結果、チャネル酸化物半導体層１０７Ａ内に酸素欠損が生じて低抵抗化されるおそれがある。これにより、閾値電圧がマイナスシフトし、オフリーク電流が大きくなる場合がある。これに対し、実施例のＴＦＴでは、高移動度層であるチャネル酸化物半導体層１０７Ａは保護酸化物半導体層１０７Ｂで保護され、ほとんどプロセスダメージを受けない。キャリアは、プロセスダメージを受けていないチャネル酸化物半導体層１０７Ａを主に流れるので、閾値電圧のマイナスシフトを抑制でき、オフリーク電流を低減できる。また、ＴＦＴ特性のばらつきを抑えて、信頼性を高めることが可能になる。
【０１１３】
実施例のＴＦＴのＩ−Ｖ特性を測定し結果を図８に示す。図８では、ゲート電圧Ｖｇをマイナス側からプラス側に変化させて測定した結果と、プラス側からマイナス側に変化させて測定した結果とを示している。図８から、実施例のＴＦＴでは、閾値電圧のマイナスシフトが抑えられ、オフリーク電流が低減されていることが確認できる。
【０１１４】
＜アクティブマトリクス基板の構造＞
本実施形態は、例えば表示装置のアクティブマトリクス基板に適用され得る。本実施形態をアクティブマトリクス基板に適用する場合、アクティブマトリクス基板に設けられる複数のＴＦＴの少なくとも一部が、図１、図４〜図６に例示したような、積層構造の活性層（以下、「積層チャネル構造」）を有する酸化物半導体ＴＦＴであればよい。例えば、各画素に配置される画素ＴＦＴおよび／またはモノリシックドライバを構成するＴＦＴ（回路ＴＦＴ）が、積層チャネル構造を有する酸化物半導体ＴＦＴであってもよい。
【０１１５】
アクティブマトリクス基板は、表示に寄与する表示領域（アクティブ領域）と、表示領域の外側に位置する周辺領域（額縁領域）とを有している。表示領域には、複数のゲートバスラインＧＬと複数のソースバスラインＳＬとが形成されており、これらの配線で包囲されたそれぞれの領域が「画素」となる。複数の画素はマトリクス状に配置されている。
【０１１６】
図９は、本実施形態のアクティブマトリクス基板１００の一例を示す平面図である。図９には、単一の画素のみを図示している。この例では、画素ＴＦＴとして、積層チャネル構造の酸化物半導体ＴＦＴ２００が用いられている。酸化物半導体ＴＦＴ２００は、上述した酸化物半導体ＴＦＴ２０１〜２０３のいずれかであってもよい。
【０１１７】
図９に示すように、各画素は、画素ＴＦＴである酸化物半導体ＴＦＴ２００と、酸化物半導体ＴＦＴ２００上に上部層間絶縁層（図示せず）を介して配置された画素電極１１９とを有している。画素電極１１９は、画素毎に分離されている。酸化物半導体ＴＦＴ２００は、各画素において、複数のソースバスラインＳＬと複数のゲートバスラインＧＬとの各交点の付近に形成されている。ソースバスラインＳＬは、例えば酸化物半導体ＴＦＴ２００のソース電極１１３と同じ導電膜を用いて、ソース電極１１３と一体的に形成されていてもよい。ゲートバスラインＧＬは、例えば酸化物半導体ＴＦＴ２００の下部ゲート電極１０３または上部ゲート電極１１２（この例では上部ゲート電極１１２）と同じ導電膜を用いて、下部ゲート電極１０３または上部ゲート電極１１２と一体的に形成されていてもよい。必要に応じて、上部ゲート電極１１２または下部ゲート電極１０３とゲートバスラインＧＬとを電気的に接続する接続部が設けられていてもよい。
【０１１８】
酸化物半導体ＴＦＴ２００のドレイン電極１１４は、対応する画素電極１１９と電気的に接続されている。画素電極１１９は、上部層間絶縁層に設けられたコンタクトホール内でドレイン電極１１４と接していてもよい。
【０１１９】
アクティブマトリクス基板１００は、画素電極１１９の上に、あるいは、上部層間絶縁層と画素電極１１９との間に、共通電極として機能する他の電極層をさらに有していてもよい。
【０１２０】
＜酸化物半導体について＞
酸化物半導体層１０７に含まれる酸化物半導体としては、非晶質酸化物半導体、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。チャネル酸化物半導体層１０７Ａと保護酸化物半導体層１０７Ｂとは異なる結晶構造を有していてもよい。保護酸化物半導体層１０７Ｂのエネルギーギャップは、チャネル酸化物半導体層１０７Ａのエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、チャネル酸化物半導体層１０７Ａのエネルギーギャップが、保護酸化物半導体層１０７Ｂのエネルギーギャップよりも大きくてもよい。
【０１２１】
チャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂおよび中間酸化物半導体層１０７ｉは、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、チャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂおよび中間酸化物半導体層１０７ｉは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。チャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂおよび中間酸化物半導体層１０７ｉは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。
【０１２２】
結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４−００７３９９号公報、特開２０１２−１３４４７５号公報、特開２０１４−２０９７２７号公報などに開示されている。参考のために、特開２０１２−１３４４７５号公報および特開２０１４−２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、複数の画素を含む表示領域の周辺に、表示領域と同じ基板上に設けられる駆動回路に含まれるＴＦＴ）および画素ＴＦＴ（画素に設けられるＴＦＴ）として好適に用いられる。
【０１２３】
チャネル酸化物半導体層１０７Ａ、保護酸化物半導体層１０７Ｂおよび中間酸化物半導体層１０７ｉは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ２Ｏ３−ＳｎＯ２−ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、チャネル酸化物半導体層１０７Ａおよび保護酸化物半導体層１０７Ｂは、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体などを含んでいてもよい。一方、中間酸化物半導体層１０７ｉは、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系半導体、Ｇａ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏ系半導体などを含んでいてもよい。
【産業上の利用可能性】
【０１２４】
本発明の実施形態の半導体装置は、アクティブマトリクス基板、および液晶表示装置をはじめとする種々の表示装置に好適に用いられる。
【符号の説明】
【０１２５】
１０１                      基板   
１０３                      下部ゲート電極
１０５                      下部絶縁層
１０７                      酸化物半導体層
１０７Ａ                    チャネル酸化物半導体層
１０７Ａ                    チャネル酸化物半導体層
１０７Ｂ                    保護酸化物半導体層
１０７ｉ                    中間酸化物半導体層
１０７ｄ                    ドレインコンタクト領域
１０７ｓ                    ソースコンタクト領域
１０９                      上部絶縁層
１１１                      層間絶縁層
１１２                      上部ゲート電極
１１３                      ソース電極
１１４                      ドレイン電極
ＣＨｓ                      ソース開口部
ＣＨｄ                      ドレイン開口部
２００、２０１、２０２、２０３、２０４、２０５                酸化物半導体ＴＦＴ
【図１】
2019091794.tif 000004
【図２】
2019091794.tif 000005
【図３】
2019091794.tif 000006
【図４】
2019091794.tif 000007
【図５】
2019091794.tif 000008
【図６】
2019091794.tif 000009
【図７】
2019091794.tif 000010
【図８】
2019091794.tif 000011
【図９】
2019091794.tif 000012