(57)【要約】【課題】光応答が速く、暗電流が小さい光電変換素子を提供する。【解決手段】第１の電極と、第１の電極上の光電変換層と、光電変換層上の第１の層と、第１の層上の第２の電極と、を有し、光電変換層は、セレンを有し、第１の層はチタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素とを有する光電変換素子とする。又は、第１の層はカルシウム又はリチウムの一以上と、フッ素と、を有する光電変換素子とする。【選択図】図１
2019033239.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極上の光電変換層と、
前記光電変換層上の第１の層と、
前記第１の層上の第２の電極と、を有し、
前記光電変換層は、セレンを有し、
前記第１の層は、チタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素と、を有する光電変換素子。
【請求項２】
第１の電極と、
前記第１の電極上の光電変換層と、
前記光電変換層上の第１の層と、
前記第１の層上の第２の電極と、を有し、
前記光電変換層は、セレンを有し、
前記第１の層は、カルシウム又はリチウムの一以上と、フッ素と、を有する光電変換素子。
【請求項３】
請求項１又は請求項２において、
前記第１の層の膜厚は、２ｎｍ以上５０ｎｍ以下である光電変換素子。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の電極と前記光電変換層との間に、さらに第２の層を有し、
前記第２の層は、ガリウム、チタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素と、を有する光電変換素子。
【請求項５】
請求項１乃至請求項３のいずれか一において、
前記第１の電極と前記光電変換層との間に、さらに第２の層を有し、
前記第２の層は、カルシウム又はリチウムの一以上と、フッ素と、を有する光電変換素子。
【請求項６】
請求項４又は請求項５において、
前記第２の層の膜厚は、２ｎｍ以上５０ｎｍ以下である光電変換素子。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記光電変換層は、さらに銀、ビスマス、インジウム、スズ又はテルルの一以上を有する光電変換素子。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記光電変換層は、結晶セレンを有する光電変換素子。
【請求項９】
請求項１乃至請求項８のいずれか一に記載の光電変換素子と、トランジスタと、を有する撮像装置。
【請求項１０】
請求項９において、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記金属酸化物は、インジウムと、亜鉛と、Ｍと、を有し、
前記Ｍは、アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウムの一以上である撮像装置。
【請求項１１】
請求項９又は請求項１０に記載の撮像装置と、表示装置と、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、光電変換素子、撮像装置及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
撮像装置は様々な電子機器に組み込まれており、より高い解像度で撮像できることが求められている。これまで撮像装置には、シリコンを光電変換層とする光電変換素子が用いられてきたが、より光吸収係数の高い材料である結晶セレンを光電変換素子に用いた撮像装置が提案されている（特許文献１参照）。
【０００５】
また、基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−１７４４０号公報
【特許文献２】特開２０１１−１１９７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
光電変換素子を撮像に用いる場合、光応答が速い光電変換素子を用いることで、高速での撮像が可能となる。また、光電変換素子の暗電流は、撮像装置の消費電力の増加につながる場合があり、暗電流の低減が望まれる。
【０００８】
上記を鑑み、本発明の一態様では、光応答が速い光電変換素子を提供することを目的の一つとする。または、暗電流が小さい光電変換素子を提供することを目的の一つとする。または、高速での撮像が容易な撮像装置を提供することを目的の一つとする。または、消費電力の低い撮像装置を提供することを目的の一つとする。または、光感度の高い撮像装置を提供することを目的の一つとする。または、低照度下での撮像が容易な撮像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置を提供することを目的の一つとする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、第１の電極と、第１の電極上の光電変換層と、光電変換層上の第１の層と、第１の層上の第２の電極と、を有し、光電変換層は、セレンを有し、第１の層は、チタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素とを有する光電変換素子である。又は、第１の層は、カルシウム又はリチウムの一以上と、フッ素と、を有する光電変換素子である。
【００１１】
前述の光電変換素子において、第１の層の膜厚は、２ｎｍ以上５０ｎｍ以下であると好ましい。
【００１２】
前述の光電変換素子において、第１の電極と光電変換層との間に、さらに第２の層を有し、第２の層は、ガリウム、チタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素と、を有すると好ましい。又は、第２の層は、カルシウム又はリチウムの一以上と、フッ素と、を有すると好ましい。
【００１３】
前述の光電変換素子において、第２の層の膜厚は、２ｎｍ以上５０ｎｍ以下であると好ましい。
【００１４】
前述の光電変換素子において、光電変換層は、さらに銀、ビスマス、インジウム、スズ又はテルルの一以上を有すると好ましい。
【００１５】
前述の光電変換素子において、光電変換層は、結晶セレンを有すると好ましい。
【００１６】
本発明の一態様は、前述の光電変換素子と、トランジスタと、を有する撮像装置である。
【００１７】
前述の撮像装置において、トランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、インジウムと、亜鉛と、Ｍと、を有し、Ｍはアルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウムの一以上であることが好ましい。
【００１８】
本発明の一態様は、前述の撮像装置と、表示装置と、を有する電子機器である。
【発明の効果】
【００１９】
本発明の一態様により、光応答が速い光電変換素子を提供できる。または、暗電流が小さい光電変換素子を提供できる。または、高速での撮像が容易な撮像装置を提供できる。または、消費電力の低い撮像装置を提供できる。または、光感度の高い撮像装置を提供できる。または、低照度下での撮像が容易な撮像装置を提供できる。または、解像度の高い撮像装置を提供できる。または、信頼性の高い撮像装置を提供できる。または、新規な撮像装置を提供できる。
【００２０】
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
【図面の簡単な説明】
【００２１】
【図１】光電変換素子の構成を説明する断面図。
【図２】光電変換素子の作製方法を説明するフローチャート。
【図３】光電変換素子の作製方法を説明する断面図。
【図４】光電変換素子の作製方法を説明する断面図。
【図５】光電変換素子の作製方法を説明するフローチャート。
【図６】光電変換素子の作製方法を説明する断面図。
【図７】画素回路を説明する図、および撮像の動作を説明するタイミングチャート。
【図８】撮像装置のブロック図。
【図９】撮像装置の画素の構成を説明する図。
【図１０】撮像装置の画素の構成を説明する図。
【図１１】撮像装置の画素の構成を説明する図。
【図１２】撮像装置の画素の構成を説明する図。
【図１３】撮像装置を収めたパッケージ、モジュールの斜視図。
【図１４】実施例に係る光応答特性を示す図。
【図１５】実施例に係る電流密度−電圧特性を示す図。
【図１６】実施例に係る電流密度−電圧特性を示す図。
【図１７】実施例に係る電流密度−電圧特性を示す図。
【図１８】実施例に係る電流密度−電圧特性を示す図。
【図１９】実施例に係る光応答特性を示す図。
【図２０】実施例に係る撮像画像。
【図２１】実施例に係る撮像画像。
【図２２】撮像装置の画素の構成を説明する図。
【図２３】撮像装置の画素の構成を説明する図。
【図２４】撮像装置の画素の構成を説明する図。
【図２５】表示装置の構成を説明する図。
【図２６】表示装置の構成を説明する図。
【発明を実施するための形態】
【００２２】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
【００２３】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２４】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００２５】
（実施の形態１）
本実施の形態では、本発明の一態様である光電変換素子について、図面を参照して説明する。
【００２６】
＜光電変換素子の構成例＞
本発明の一態様に係る光電変換素子１００Ａの断面構造の模式図を図１（Ａ）に示す。光電変換素子１００Ａは、第１の電極１１１と、第１の電極１１１上の光電変換層１１３と、光電変換層１１３上の第１の層１１７と、第１の層１１７上の第２の電極１１５と、を有する。
【００２７】
本発明の一態様は、光電変換層１１３にセレンを用いた光電変換素子であり、比較的低電圧でアバランシェ増倍効果を利用した撮像を行うことができる。また、光電変換層に結晶セレンを用いることにより、可視光領域のほぼ全域において光感度を向上させることができる。したがって、従来のシリコンを光電変換層に用いた光電変換素子よりも光感度を高めることができ、低照度下での撮像を容易にすることができる。また、高解像度の撮像装置を実現することができる。
【００２８】
第１の層１１７には、７．５ｅＶ以上１６．０ｅＶ以下のイオン化ポテンシャルと、３．０ｅＶ以上１６．０ｅＶ以下のバンドギャップを有するｎ型半導体を用いることが好ましい。また、第１の層１１７は、欠陥準位密度又は界面準位密度が低いことが好ましい。
【００２９】
第１の層１１７と光電変換層１１３との界面、又は第１の層１１７に形成されるキャリアが、第１の層１１７のギャップ内準位に捕獲、放出されることで、光電変換層１１３と第２の電極１１５の間でキャリア注入現象が発生する場合がある。また、キャリア注入現象は光応答の時定数が長く、光応答速度が遅くなる場合がある。第１の層１１７に欠陥準位密度又は界面準位密度が低い材料を用いることで、キャリア注入現象を抑制し、光応答の時定数を短くすることができる。つまり光応答速度を速くすることができる。
【００３０】
また、第１の層１１７はバンドギャップが大きいことで、第２の電極１１５から光電変換層１１３へ正孔が注入されるのを抑制でき、暗電流が小さい光電変換素子とすることができる。また、第１の層１１７は、電子に対する障壁が低いことが好ましい。電子に対する障壁が高いと電子が該障壁に捕獲され、撮像時に残像や焼付などの問題が発生する場合がある。特に、第１の層１１７、又は光電変換層１１３及び第１の層１１７の界面に電子を捕獲する準位が存在すると、障壁に電子が捕獲されやすくなる場合がある。電子に対する障壁が低いことで、残像や焼付などが少ない光電変換素子とすることができる。また、第１の層１１７は、欠陥準位密度又は界面準位密度が低いことが好ましい。欠陥準位密度が高いと正孔に対する実効的なエネルギー障壁が低くなり、暗電流が増加する場合がある。欠陥準位密度が低いことで、光励起キャリアの捕獲過程、放出過程を低減でき、暗電流が小さい光電変換素子とすることができる。
【００３１】
第１の層１１７は、チタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素とを有する。又は、第１の層１１７は、カルシウム又はリチウムの一以上と、フッ素とを有する。第１の層１１７として、例えば、酸化チタン、酸化ハフニウム、酸化ジルコニウム、ハフニウム−ジルコニウム酸化物、酸化アルミニウム、フッ化カルシウム又はフッ化リチウムの一以上を好適に用いることができる。
【００３２】
本発明の一態様である光電変換素子は、光電変換層１１３にｐ型半導体であるセレンを用い、第１の層１１７にｎ型半導体を用いることで、ｐｎ接合が形成されているともいえる。また、図では第１の層１１７を単層構造で示したが、２層以上の積層構造としてもよい。積層構造とする場合は、第１の層１１７に用いることができる材料を、光電変換層１１３と接する層に用いることが好ましい。
【００３３】
また、本発明の一態様に係る光電変換素子は、図１（Ｂ）に示す光電変換素子１００Ｂのように、光電変換層１１３と第１の電極１１１との間に第２の層１２１を有していてもよい。
【００３４】
第２の層１２１には、７．５ｅＶ以上１６．０ｅＶ以下のイオン化ポテンシャルと、３．０ｅＶ以上１６．０ｅＶ以下のバンドギャップを有するｎ型半導体を用いることが好ましい。第２の層１２１はイオン化ポテンシャルが大きいことで、光電変換層１１３から第１の電極１１１へ正孔が注入されるのを抑制でき、暗電流が小さい光電変換素子とすることができる。また、第２の層１２１はバンドギャップが大きいことで、第１の電極１１１から光電変換層１１３へ電子が注入されるのを抑制でき、暗電流が小さい光電変換素子とすることができる。
【００３５】
第２の層１２１は、ガリウム、チタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素とを有する。又は、第２の層１２１は、カルシウム又はリチウムの一以上と、フッ素とを有する。第２の層１２１として、例えば、酸化ガリウム、酸化チタン、酸化ハフニウム、酸化ジルコニウム、ハフニウム−ジルコニウム酸化物、酸化アルミニウム、フッ化カルシウム又はフッ化リチウムの一以上を好適に用いることができる。
【００３６】
本発明の一態様である光電変換素子は、第２の層１２１として前述の材料を用いることで、暗電流が小さい光電変換素子とすることができる。また、図では第２の層１２１を単層構造で示したが、２層以上の積層構造としてもよい。積層構造とする場合は、第２の層１２１に用いることができる材料を、光電変換層１１３と接する層に用いることが好ましい。図１（Ｂ）に示す光電変換素子１００Ｂの構成とすることで、光応答が速く、かつ暗電流が小さい光電変換素子とすることができる。
【００３７】
本発明の一態様に係る光電変換素子は、図１（Ｃ）に示す光電変換素子１００Ｃのように、光電変換層１１３と第１の電極１１１との間に第３の層１１９を有していてもよい。また、本発明の一態様に係る光電変換素子は、図１（Ｄ）に示す光電変換素子１００Ｄのように、第１の電極１１１上の第３の層１１９と、第３の層１１９上の第３の層１１９とを有していてもよい。
【００３８】
光電変換素子は、基板上に形成されてもよい。または、基板に形成された駆動用のトランジスタの上に形成されてもよい。または、基板上に形成された駆動用のトランジスタの上に形成されてもよい。
【００３９】
＜光電変換素子の構成要素＞
以下に、本発明の一態様に係る光電変換素子の各要素について説明する。
【００４０】
［光電変換層１１３］
光電変換層１１３について説明する。本発明の一態様に係る光電変換素子は、光電変換層１１３にセレン系材料を用いることができる。セレン系材料を用いた光電変換素子は、可視光に対する内部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象による電荷増幅効果を用いて、入射光により生成されたキャリアの増幅を行うことにより光電変換効率を高めることができる。アバランシェ増幅を利用したフォトダイオードを、アバランシェフォトダイオード（ＡＰＤ：Ａｖａｌａｎｃｈｅ  Ｐｈｏｔｏｄｉｏｄｅ）と呼ぶ場合がある。
【００４１】
光電変換層１１３に結晶セレンを用いることが好ましい。セレンは、その結晶性により単結晶セレン、多結晶セレン、微結晶セレン、非晶質セレン（アモルファスセレン）等に分類できる。本明細書等において、結晶セレンとは結晶性を有するセレン、例えば単結晶セレン、多結晶セレン及び微結晶セレンを指す。また、結晶セレンと非晶質セレンが混合したセレンを用いてもよい。なお、本明細書等において、結晶性を有することを結晶質であると記す場合がある。
【００４２】
非晶質セレンと比較して、結晶セレンは可視光の波長の全領域にわたって高い吸収係数を持つことから、膜厚を薄くすることができる。膜厚を薄くすることで、高い電界の印加が可能となる。また、結晶セレンは低電圧でアバランシェ増幅が発生し、高い光感度をもつ。したがって、結晶セレンを光電変換層１１３に有する光電変換素子は、感度が高く、低照度環境における撮像にも適している。また、低電圧で動作できることから好ましい。
【００４３】
セレンは融点が約２２１℃と低いことから、製造工程や使用環境において非晶質セレンが高温に曝されるとセレンが結晶化する場合があり、非晶質セレンの熱的安定性は低い。一方、本発明の一態様である光電変換素子の光電変換層１１３は均一な結晶性を有する結晶セレンを有することから、熱的安定性が高い。
【００４４】
光電変換層１１３が有するセレンの結晶性の確認には、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）、電子線回折（ＥＤ：Ｅｌｅｃｔｒｏｎ  Ｄｉｆｆｒａｃｔｉｏｎ）、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）像、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）像等を用いることができる。
【００４５】
結晶セレンを作製する方法として、非晶質セレンを成膜し、熱処理を行う方法が知られている。しかし、熱処理によって非晶質セレンが結晶化するのに伴い、セレンが凝集することで、セレンが存在しない領域が発生する場合がある。本明細書等において、セレンが存在しない領域を膜剥がれ領域と呼ぶ。光電変換層に膜剥がれ領域が発生すると、光電変換素子間に特性ばらつきが発生し、撮像装置の撮像性能を低下させる原因となりうる。また、セレンの凝集又は膜剥がれ領域の発生に伴い光電変換層１１３の凹凸が大きくなることで、光電変換層１１３上に設けられる第２の電極１１５の被覆性、密着性が悪くなる場合がある。第２の電極１１５の被覆性、密着性が悪くなると、第１の電極１１１及び第２の電極１１５の短絡の原因となりうる。また、光電変換層１１３の表面はｐｎ接合面となる領域であり、凹凸などの形状は界面特性を悪化させる原因となる。したがって、光電変換層は膜剥がれ領域が少なく、凹凸が少なく、均一な結晶性を有する結晶セレンであることが好ましい。
【００４６】
本発明の一態様である光電変換層１１３は、セレンを有する。また、光電変換層は、さらに元素Ｘを有してもよい。元素Ｘは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である。元素Ｘは、セレンと化合物（以下、セレン化合物と記す）を形成する。本発明の一態様である光電変換層１１３は、セレン化合物を結晶核とする固相結晶化（ＳＰＣ：Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）により形成される結晶セレンを有する。固相結晶化の際、結晶粒の成長に伴い、光電変換層１１３の表面に凸凹が発生する場合がある。また、結晶粒が大きいと光電変換層１１３の表面の凹凸が大きくなる場合がある。したがって、結晶粒を小さくすることで、光電変換層１１３の表面の凹凸を小さくすることができる。なお、本発明の一態様である光電変換層１１３は、セレン及び元素Ｘ以外の元素を有していてもよい。元素Ｘ以外の元素としては、例えばシリコン、ゲルマニウムなどが挙げられる。
【００４７】
光電変換層１１３が多結晶セレン又は微結晶セレンを有する場合、結晶粒の結晶粒径（長径）は１．１０μｍ以下であることが好ましい。さらには、光電変換層１１３が有する結晶粒の結晶粒径（長径）は１．００μｍ以下であることが好ましい。さらには、光電変換層１１３が有する結晶粒の結晶粒径（長径）は０．９０μｍ以下であることが好ましい。前述の結晶粒径（長径）とすることで、光電変換層１１３の表面の凹凸を小さくすることができる。光電変換層１１３の表面の凹凸が小さくなることで、光電変換層１１３上に設けられる第２の電極１１５の被覆性、密着性が高くなり、第１の電極１１１及び第２の電極１１５の短絡を抑制できる。また、光電変換層１１３の表面の凹凸が小さくなることでｐｎ接合面の界面特性が良好となり、良好な特性を有する光電変換素子を作製できる。なお、結晶粒径（長径）の最小値は特に制限はないが、０．０１０μｍ以上が好ましい。０．０１０μｍ以上とすることで、粒界起因のトラップ準位を少なくでき、良好な特性を有する光電変換素子を作製できる。
【００４８】
なお、本明細書等において、結晶粒径（長径）とは、結晶粒の外輪郭上の２点を結ぶ直線のうち最大値をとるものとする。
【００４９】
光電変換層１１３が有するセレンの結晶粒径（長径）の確認には、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）像、透過型電子顕微鏡（ＴＥＭ）像、走査透過電子顕微鏡（ＳＴＥＭ）像、電子後方散乱回折法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ  Ｂａｃｋｓｃａｔｔｅｒ  Ｄｉｆｆｒａｃｔｉｏｎ  Ｐａｔｔｅｒｎ）等を用いることができる。
【００５０】
光電変換層１１３は、セレンの原子濃度に対する元素Ｘの原子濃度の比（Ｘ／Ｓｅ）が０．００１０以上０．７０以下の領域を有することが好ましい。さらに、光電変換層１１３は、Ｘ／Ｓｅが０．００３０以上０．５０以下の領域を有することが好ましい。さらに、光電変換層１１３は、Ｘ／Ｓｅが０．００５０以上０．３０以下の領域を有することが好ましい。前述のＸ／Ｓｅの範囲とすることで、膜剥がれ領域が少ない、均一な結晶性を有する結晶セレンを有する光電変換層１１３を作製できる。なお、結晶セレンの結晶粒界及び表面などに元素Ｘが偏析することで、暗電流が増加する場合がある。前述のＸ／Ｓｅの範囲とすることで、暗電流が小さい光電変換素子、撮像装置とすることができる。
【００５１】
元素Ｘは、セレン中での拡散係数が大きく、セレンと化合物を形成することが好ましい。セレン化合物は結晶性を有することが好ましい。単結晶セレンとセレン化合物と格子定数の不整合度が小さいと好ましい。また、セレン化合物と単結晶セレンの結晶構造が同じであるとより好ましいが、格子の不整合度が小さければ、結晶構造は異なってもよい。なお、本発明の一態様である光電変換層１１３は、セレン化合物を有する場合がある。なお、元素Ｘとして２種以上の元素を用いる場合、それらの原子濃度の総和をＸとして用いてもよい。
【００５２】
光電変換層１１３が有するセレン及び元素Ｘの原子濃度の確認には、エネルギー分散型Ｘ線分析（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｏｒｏｓｃｏｐｙ）、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  ｉｏｎ  ｍａｓｓ  ｓｐｅｃｔｒｏｍｅｔｒｙ）、飛行時間型二次イオン質量分析（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ  ｓｅｃｏｎｄａｒｙ  ｉｏｎ  ｍａｓｓ  ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光（ＸＰＳ：Ｘｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｏｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）、オージェ電子分光（ＡＥＳ：Ａｕｇｅｒ  Ｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）、電子エネルギー損失分光法（ＥＥＬＳ：Ｅｌｅｃｔｒｏｎ  Ｅｎｅｒｇｙ−Ｌｏｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）等を用いることができる。
【００５３】
本明細書等において、「原子濃度の比」と「原子数の比」は同義であり、「原子濃度の比」を「原子数の比」と置き換えることができる。つまり、Ｘ／Ｓｅの値は、セレンの原子濃度に対する元素Ｘの原子濃度の比であり、また、セレンの原子数に対する元素Ｘの原子数の比であるともいえる。
【００５４】
［第１の層１１７］
第１の層１１７について説明する。本発明の一態様に係る光電変換素子は、図１（Ａ）乃至図１（Ｃ）に示すように、光電変換層１１３と第２の電極１１５との間に、第１の層１１７を有する。第１の層１１７は、第２の電極１１５から光電変換層１１３への正孔の注入を抑制する機能を有する。第１の層１１７は、正孔注入阻止層と呼ばれる場合がある。また、第１の層１１７は、光電変換層１１３への電荷の注入を抑制する機能を有することから、電荷注入阻止層と呼ばれる場合がある。
【００５５】
第１の層１１７は、可視光に対して透光性を有することが好ましい。透光性を有することで、可視光全域で高い感度を有する光電変換素子とすることができる。第１の層１１７には、７．５ｅＶ以上１６．０ｅＶ以下のイオン化ポテンシャルと、３．０ｅＶ以上１６．０ｅＶ以下のバンドギャップを有するｎ型半導体を用いることが好ましい。
【００５６】
第１の層１１７は、チタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素とを有する。又は、第１の層１１７は、カルシウム又はリチウムの一以上と、フッ素とを有する。第１の層１１７として、例えば、酸化チタン、酸化ハフニウム、酸化ジルコニウム、ハフニウム−ジルコニウム酸化物、酸化アルミニウム、フッ化カルシウム又はフッ化リチウムの一以上を好適に用いることができる。
【００５７】
第１の層１１７の膜厚は、２ｎｍ以上５０ｎｍ以下であることが好ましい。このような膜厚とすることで、第１の層１１７を貫通するトンネル電流を抑制でき、暗電流が小さい光電変換素子とすることができる。
【００５８】
［第２の層１２１］
第２の層１２１について説明する。本発明の一態様に係る光電変換素子は、図１（Ｂ）に示すように、第１の電極１１１と光電変換層１１３との間に、さらに第２の層１２１を有していてもよい。第２の層１２１は、光電変換層１１３から第１の電極１１１への正孔の注入を抑制する機能を有する。
【００５９】
第２の層１２１には、７．５ｅＶ以上１６．０ｅＶ以下のイオン化ポテンシャルと、３．０ｅＶ以上１６．０ｅＶ以下のバンドギャップを有するｎ型半導体を用いることが好ましい。
【００６０】
第２の層１２１は、ガリウム、チタン、ハフニウム、ジルコニウム又はアルミニウムの一以上と、酸素とを有する。又は、第２の層１２１は、カルシウム又はリチウムの一以上と、フッ素とを有する。第２の層１２１として、例えば、酸化ガリウム、酸化チタン、酸化ハフニウム、酸化ジルコニウム、ハフニウム−ジルコニウム酸化物、酸化アルミニウム、フッ化カルシウム又はフッ化リチウムの一以上を好適に用いることができる。また、第２の層１２１は、さらに元素Ｘを有してもよい。
【００６１】
第２の層１２１の膜厚は、２ｎｍ以上５０ｎｍ以下であることが好ましい。このような膜厚とすることで、暗電流が小さい光電変換素子とすることができる。
【００６２】
第１の層１１７及び第２の層１２１の組成の確認には、エネルギー分散型Ｘ線分析（ＥＤＸ）、二次イオン質量分析（ＳＩＭＳ）、飛行時間型二次イオン質量分析（ＴｏＦ−ＳＩＭＳ）、Ｘ線光電子分光（ＸＰＳ）、オージェ電子分光（ＡＥＳ）、電子エネルギー損失分光法（ＥＥＬＳ）等を用いることができる。
【００６３】
また、第１の層１１７及び第２の層１２１の膜厚の確認には、透過型電子顕微鏡（ＴＥＭ）像、走査透過電子顕微鏡（ＳＴＥＭ）像等を用いることができる。
【００６４】
［第３の層１１９］
第３の層１１９について説明する。本発明の一態様に係る光電変換素子は、図１（Ｃ）に示すように、第１の電極１１１と光電変換層１１３との間に、さらに第３の層１１９を有していてもよい。また、本発明の一態様に係る光電変換素子は、図１（Ｄ）に示すように、第１の電極１１１上の第３の層１１９と、第３の層１１９上の第３の層１１９とを有していてもよい。第３の層１１９は、第１の電極１１１から光電変換層１１３への電子の注入を抑制する機能を有する。第３の層１１９は、電子注入阻止層と呼ばれる場合がある。また、第３の層１１９は、光電変換層１１３への電荷の注入を抑制する機能を有することから、電荷注入阻止層と呼ばれる場合がある。
【００６５】
第３の層１１９には、酸化ニッケルまたは硫化アンチモンなどを用いることができる。
【００６６】
［第１の電極１１１］
第１の電極１１１について説明する。第１の電極１１１は、低抵抗な材料で形成することが好ましい。第１の電極１１１として、例えば、金、窒化チタン、モリブデン、タングステン、アルミニウム、チタンなどを用いることができる。また、例えば、アルミニウムをチタンで挟むような積層を用いることができる。第１の電極１１１は、スパッタ法やプラズマＣＶＤ法により形成することができる。なお、第１の電極１１１は、基板上に形成されてもよい。または、基板に形成された駆動用のトランジスタの上に形成されてもよい。または、基板上に形成された駆動用のトランジスタの上に形成されてもよい。
【００６７】
また、図１（Ａ）乃至図１（Ｃ）に示す第１の電極１１１は、光電変換層１１３の被覆性不良などに起因する第２の電極１１５との短絡を防止するため、表面の凹凸が少ないことが好ましい。第１の電極１１１の凹凸が少ないと、光電変換層１１３の上面の凹凸の抑制にも寄与する。
【００６８】
表面の凹凸が少ない導電膜としては、例えば、酸化シリコンを１乃至２０ｗｅｉｇｈｔ％含む酸化インジウム錫膜などが挙げられる。
【００６９】
表面の凹凸は、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）、走査電子顕微鏡（ＳＥＭ）による観察等によって確かめられる。
【００７０】
酸化インジウム錫膜は、成膜時に非晶質であっても比較的低温で結晶化するため、結晶粒成長による表面荒れが生じやすい。一方、シリコンを含む酸化インジウム錫膜は、４００℃超の熱処理を行ってもＸ線回折（ＸＲＤ）分析において結晶性が認められない。つまり、シリコンを有する酸化インジウム錫膜は、比較的高温の熱処理を行っても非晶質状態を維持する。したがって、シリコンを含む酸化インジウム錫膜は表面荒れが生じにくい。
【００７１】
［第２の電極１１５］
第２の電極１１５について説明する。第２の電極１１５は、例えば、インジウム錫酸化物（ＩＴＯ）、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができるが、インジウム錫酸化物、シリコンを含むインジウム錫酸化物が特に好ましい。第２の電極１１５は単層に限らず、異なる膜の積層であっても良い。なお、インジウム錫酸化物は、ＩｎとＳｎとＯとを有する。
【００７２】
第２の電極１１５は、光を光電変換層１１３へ到達させるため光の透過性が高いことが好ましい。なお、第２の電極１１５の光の透過性を高めることで、精細度の高い撮像装置を提供できる。具体的には、精細度の高い撮像装置とするには、画素を多く配置することが好ましい。例えば、２Ｋの映像を撮像する場合には１９２０×１０８０個以上の画素を、４Ｋの映像を撮像する場合には３８４０×２１６０個以上の画素を、８Ｋの映像を撮像する場合には７６８０×４３２０個以上の画素を、それぞれ設けることが好ましい。特に、８Ｋの撮像装置においては、画素一つが占める面積は極めて小さく、受光に用いることができる領域が極めて小さいため、光の透過性がより重要となる。第２の電極１１５は、光電変換層１１３上にスパッタ法やプラズマＣＶＤ法により形成することができる。
【００７３】
＜光電変換素子の作製方法１＞
本発明の一態様に係る光電変換素子１００Ａの作製方法について、説明する。図２は光電変換素子１００Ａの作製方法を示すフローチャートである。図３（Ａ）乃至図３（Ｅ）は光電変換素子１００Ａの作製方法を示す断面図である。
【００７４】
ステップＳ１は、層１４１上に第１の電極１１１を形成するステップである（図３（Ａ））。なお、図３（Ａ）において、第１の電極１１１の被形成層を便宜上、層１４１として図示する。層１４１は基板でもよい。又は、基板に形成された駆動用トランジスタを含む層であってもよい。又は、基板上に形成された駆動用トランジスタを含む層であってもよい。
【００７５】
ステップＳ２は、第１の電極１１１上に下地層１４３と、下地層１４３上の非晶質セレン層１４５と、を形成するステップである（図３（Ｂ））。
【００７６】
下地層１４３は、元素Ｘから選ばれる一以上を有する。元素Ｘとして、前述した元素を用いることができる。下地層１４３として、例えば、銀、ビスマス、インジウム、酸化インジウム、スズ、酸化スズ、テルル、Ｉｎ−Ｓｎ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）から選ばれる一以上を用いることができる。下地層１４３は単層としてもよいし、積層にして用いてもよい。
【００７７】
下地層１４３は、セレンに対してぬれ性が高いことが好ましい。また、セレン化合物は、セレンに対してぬれ性が高いことが好ましい。セレンに対するぬれ性が高いと、セレンが結晶化する際の凝集、または再蒸発等を抑制できる。したがって、結晶セレン形成の際、膜剥がれ領域が発生するのを抑制できる。具体的には、下地層１４３としては、銀を有する材料を用いることが好ましい。銀はセレン中での拡散速度が速く、セレン化合物（Ａｇ２Ｓｅ）が速やかに生成されることから、結晶セレンが形成される際に膜剥がれ領域が発生するのを抑制できる。また、セレンと銀との化合物は、セレンに対してぬれ性が高く、好ましい。同様に、下地層１４３としては、ビスマスを有する材料を用いることが好ましい。
【００７８】
下地層１４３の膜厚は０．２０ｎｍ以上１４０ｎｍ以下が好ましい。さらに、０．６０ｎｍ以上１００ｎｍ以下が好ましい。さらに、１．０ｎｍ以上６０ｎｍ以下が好ましい。膜厚をこのような範囲とすることで、膜剥がれ領域が少ない、均一な結晶性を有する結晶セレンを有する光電変換素子を作製できる。また、膜剥がれ領域が少ない、結晶セレンを用いることで、特性ばらつきの少ない撮像装置を作製できる。また、暗電流が小さい光電変換素子、撮像装置を作製できる。
【００７９】
下地層１４３の形成は、スパッタリング法、蒸着法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法等を用いることができる。熱ＣＶＤ法の例としては、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
【００８０】
図３（Ｂ）には下地層１４３の形状を加工しない例を示したが、これに限られない。図４（Ａ）に示すように、下地層１４３は島状でもよい。また、縞状、網目状、開口を有する形状などでもよい。例えば、第１の電極１１１上にメタルマスクを用いて、部分的に下地層１４３を形成できる。または、第１の電極１１１上に形成した下地層１４３をドライエッチングまたはウエットエッチングにより、所定の形状に加工してもよい。下地層１４３を島状にすることで、セレン層に対する下地層１４３が有する元素Ｘの量を調整できる場合がある。また、所望の領域に下地層１４３を設けることができる。
【００８１】
非晶質セレン層１４５の成膜は、スパッタリング法、蒸着法、パルスレーザ堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法等を用いることができる。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法が挙げられる。
【００８２】
非晶質セレン層１４５の成膜時の基板温度は、層１４１が室温（２０℃）以上５０℃未満となる温度が好ましい。前述の温度の範囲とすることで、非晶質セレン層１４５に膜剥がれ領域が発生するのを抑制できる。なお、非晶質セレン層１４５は非晶質であるが、部分的に結晶質であってもよい。
【００８３】
下地層１４３の形成後、できるだけ時間を空けずに非晶質セレン層１４５を成膜することが好ましい。さらに、下地層１４３の形成後、下地層１４３の表面を大気雰囲気に晒さずに非晶質セレン層１４５を成膜することが好ましい。さらに、真空中で下地層１４３を形成した後、真空中で連続して非晶質セレン層１４５を成膜することが好ましい。下地層１４３と非晶質セレン層１４５を連続成膜とすることで、下地層１４３の表面に大気成分等の不純物が付着するのを抑制でき、不純物の少ない光電変換層１１３を形成できる。また、光電変換層１１３に膜剥がれ領域が発生するのを抑制できる。また、結晶性の高い光電変換層１１３を形成できる。
【００８４】
本明細書等において、下地層成膜と非晶質セレン層成膜の間に、処理基板が大気雰囲気に晒されず、常に真空、窒素又は希ガス雰囲気に置かれることを、連続成膜又は連続で成膜すると呼ぶ場合がある。また、下地層成膜後に一旦大気雰囲気に晒され、その後に非晶質セレン層が成膜されることを、不連続成膜又は不連続で成膜すると呼ぶ場合がある。
【００８５】
非晶質セレン層の成膜には、例えば、複数の成膜室及び複数のターゲットを有し、複数の種類の膜種を真空中で連続して成膜するマルチチャンバ型のスパッタリング装置を用いることができる。また、複数の蒸着源を有し、複数の種類の膜種を真空中で連続して成膜するマルチチャンバ型の蒸着装置を用いることができる。また、スパッタリングのチャンバ及び蒸着のチャンバ装置を有し、複数の種類の膜種を真空中で連続して成膜する複合装置を用いることができる。
【００８６】
下地層１４３及び非晶質セレン層１４５の成膜に蒸着法を用いる場合、図３（Ｂ）に示した基板の向きは、上下が逆になる。蒸着を行う場合は、基板ホルダーと蒸着マスクの間に基板を挟み、基板ホルダーに設置された永久磁石によってメタルからなる蒸着マスクを引きつけて基板を固定し、露出している下地層１４３の下方に蒸着源が位置するようにして蒸着が行われる。なお、蒸着中の圧力は１．０×１０−３Ｐａ以下が好ましい。さらには、１．０×１０−４Ｐａ以下が好ましい。さらには、１．０×１０−５Ｐａ程度が好ましい。
【００８７】
ステップＳ３は、加熱処理を行い、光電変換層１１３を形成するステップである（図３（Ｃ））。
【００８８】
加熱処理は、それぞれ温度の異なる複数の工程に分け、段階的に処理することが好ましい。段階的に処理することで、表面の凹凸が抑制された、均一な結晶性を有する結晶セレンを形成できる。加熱処理は、例えば、それぞれ温度の異なる第１の工程乃至第３の工程に分けて処理することができる。第１の工程を第１の温度で処理し、その後に第２の工程を第２の温度（Ｔ２）で処理し、その後に第３の工程を第３の温度で処理することが好ましい。
【００８９】
第１の温度は、５０℃以上９０℃以下が好ましい。さらには、第１の温度は、６０℃以上８０℃以下が好ましい。第１の温度は、下地層１４３が有する元素Ｘが非晶質セレン層１４５に拡散し、セレン及び元素Ｘを有するセレン化合物が形成される温度であることが好ましい。
【００９０】
第２の温度は、第１の温度より高く、かつ７０℃以上１７０℃以下が好ましい。さらには、第２の温度は、第１の温度より高く、かつ９０℃以上１６０℃以下が好ましい。さらには、第２の温度は、第１の温度より高く、かつ１００℃以上１５０℃以下が好ましい。第２の温度は、第１の温度の処理で形成されたセレン化合物を結晶核として、非晶質セレンの固相結晶化が進む温度であることが好ましい。
【００９１】
第３の温度は、第２の温度より高く、かつ１１０℃以上２２０℃以下が好ましい。さらには、第３の温度は、第２の温度より高く、かつ１３０℃以上２２０℃以下が好ましい。さらには、第３の温度は、第２の温度より高く、かつ１５０℃以上２１０℃以下が好ましい。第３の温度は、非晶質セレンの固相結晶化が進む温度であることが好ましい。
【００９２】
加熱処理をそれぞれ温度の異なる第１の工程乃至第３の工程に分け、第１の温度、第２の温度及び第３の温度を前述の範囲とすることで、表面の凹凸が抑制された、均一な結晶性を有する結晶セレンを形成できる。
【００９３】
加熱処理には、電気炉、レーザアニール装置、ランプアニール装置等を用いることができる。抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。また、ホットプレートを用いてもよい。また、急速加熱（ＲＴＡ：Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＲＴＡ装置として、例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ランプ急速加熱（ＬＲＴＡ：Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等がある。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
【００９４】
加熱処理の雰囲気は、アルゴン（Ａｒ）等の希ガス、大気、窒素、酸素、乾燥空気等を用いることができる。また、希ガス及び酸素の混合雰囲気、若しくは希ガス及び窒素の混合雰囲気を用いることができる。
【００９５】
光電変換層１１３形成後に、下地層１４３を明確に確認できない場合がある。図３（Ｃ）には光電変換層１１３形成後に、下地層１４３を明確に確認できず、第１の電極１１１上に光電変換層１１３が形成される例を示したが、これに限られない。図４（Ｂ）に示すように、下地層１４３形成時より薄い膜厚の下地層１４３ａとなり、下地層１４３ａ上に光電変換層１１３が形成されてもよい。下地層１４３ａは、下地層１４３形成時と同程度の膜厚であってもよいし、又は下地層１４３形成時より厚い膜厚であってもよい。図４（Ｃ）に示すように、下地層１４３が島状の下地層１４３ｂとなり、第１の電極１１１及び下地層１４３ｂ上に光電変換層１１３が形成されてもよい。また、下地層１４３ａ及び下地層１４３ｂは、光電変換層１１３との境界が明確でなくてもよい。
【００９６】
下地層１４３ａ及び下地層１４３ｂは、下地層１４３が有する成分に加え、セレンを有する場合がある。
【００９７】
なお、第１の電極１１１は、下地層１４３が有する成分と反応しない材料を用いることが好ましい。例えば、下地層１４３が銀を有する場合、第１の電極１１１にチタンを用いることができる。
【００９８】
また、本実施の形態では、下地層１４３及び非晶質セレン層１４５を形成した後に、加熱処理を行い、光電変換層１１３を形成する例を示したが、本発明の一態様はこれに限られない。例えば、下地層１４３を用いずに光電変換層１１３を形成してもよい。
【００９９】
ステップＳ４は、光電変換層１１３上に、第１の層１１７を形成するステップである（図３（Ｄ））。
【０１００】
第１の層１１７の成膜は、スパッタリング法、蒸着法、パルスレーザ堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法等を用いることができる。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法が挙げられる。
【０１０１】
ステップＳ５は、第１の層１１７上に、第２の電極１１５を形成するステップである（図３（Ｅ））。
【０１０２】
以上の工程により、本発明の一態様に係る光電変換素子１００Ａを作製できる。
【０１０３】
なお、第２の電極１１５を形成した後に、さらに熱処理を行ってもよい。熱処理を行うことで光電変換層１１３が有する結晶セレンの結晶性をさらに高められる場合がある。
【０１０４】
＜光電変換素子の作製方法２＞
本発明の一態様に係る光電変換素子１００Ｂの作製方法について、説明する。図５は光電変換素子１００Ｂの作製方法を示すフローチャートである。図６（Ａ）乃至図６（Ｅ）は光電変換素子１００Ｂの作製方法を示す断面図である。
【０１０５】
ステップＳ１１は、層１４１上に第１の電極１１１を形成するステップである（図３（Ａ））。第１の電極１１１の形成については、前述の＜光電変換素子の作製方法１＞のステップＳ１の記載を参照できるため、詳細を省略する。
【０１０６】
ステップＳ１２として、第１の電極１１１上に、第２の層１２１を形成するステップである（図６（Ａ））。
【０１０７】
第２の層１２１の成膜は、スパッタリング法、蒸着法、パルスレーザ堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法等を用いることができる。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法が挙げられる。
【０１０８】
ステップＳ１３は、第２の層１２１上に、非晶質セレン層１４５と、非晶質セレン層１４５上の下地層１４３と、を形成するステップである（図６（Ｂ））。非晶質セレン層１４５及び下地層１４３の形成については、前述の＜光電変換素子の作製方法１＞のステップＳ２の記載を参照できるため、詳細を省略する。
【０１０９】
ステップＳ１４は、加熱処理を行い、光電変換層１１３を形成するステップである（図６（Ｃ））。加熱処理については、前述の＜光電変換素子の作製方法１＞のステップＳ３の記載を参照できるため、詳細を省略する。なお、該加熱処理により、第２の層１２１に元素Ｘが拡散し、第２の層１２１が元素Ｘを有する場合がある。
【０１１０】
ステップＳ１５は、光電変換層１１３上に、第１の層１１７を形成するステップである（図６（Ｄ））。第１の層１１７の形成については、前述の＜光電変換素子の作製方法１＞のステップＳ４の記載を参照できるため、詳細を省略する。
【０１１１】
ステップＳ１６は、第１の層１１７上に、第２の電極１１５を形成するステップである（図６（Ｅ））。第２の電極１１５の形成については、前述の＜光電変換素子の作製方法１＞のステップＳ５の記載を参照できるため、詳細を省略する。
【０１１２】
以上の工程により、本発明の一態様に係る光電変換素子１００Ｂを作製できる。
【０１１３】
なお、第２の電極１１５を形成した後に、さらに熱処理を行ってもよい。熱処理を行うことで光電変換層１１３が有する結晶セレンの結晶性をさらに高められる場合がある。
【０１１４】
（実施の形態２）
本実施の形態では、本発明の一態様を適用できる撮像装置の一例について、図面を参照して説明する。
【０１１５】
＜画素回路および動作＞
図７（Ａ）は、撮像装置の画素回路の一例を説明する図である。当該画素回路は、光電変換素子５０と、トランジスタ５１と、トランジスタ５２と、トランジスタ５３と、トランジスタ５４と、容量素子５５と、を有する。
【０１１６】
光電変換素子５０の一方の電極は、トランジスタ５１のソースまたはドレインの一方と電気的に接続される。トランジスタ５１のソースまたはドレイン一方は、トランジスタ５２のソースまたはドレインの一方と電気的に接続される。トランジスタ５１のソースまたはドレインの他方は、トランジスタ５３のゲートと電気的に接続される。トランジスタ５３のゲートは、容量素子５５の一方の電極と電気的に接続される。トランジスタ５３のソースまたはドレインの一方は、トランジスタ５４のソースまたはドレインの一方と電気的に接続される。なお、容量素子５５が設けられない構成であってもよい。
【０１１７】
光電変換素子５０の他方の電極は、配線７１と電気的に接続される。トランジスタ５１のゲートは、配線７６と電気的に接続される。トランジスタ５２のゲートは、配線７７と電気的に接続される。トランジスタ５２のソースまたはドレインの他方は、配線７２と電気的に接続される。トランジスタ５３のソースまたはドレインの他方は、配線７３に電気的に接続される。トランジスタ５４のソースまたはドレインの他方は、配線７４と電気的に接続される。トランジスタ５４のゲートは、配線７８と電気的に接続される。
【０１１８】
配線７１、７２、７３、７５は、電源線としての機能を有することができる。例えば、配線７１、７３は高電位電源線、配線７２、７５は低電位電源線とすることができる。配線７６、７７、７８は、各トランジスタの導通を制御する信号線としての機能を有することができる。また、配線７４は、画素から信号を出力する出力線としての機能を有することができる。
【０１１９】
なお、光電変換素子５０の一方の電極、トランジスタ５１のソースまたはドレインの一方、およびトランジスタ５２のソースまたはドレインの一方が接続される配線を電荷蓄積部ＮＲとする。また、トランジスタ５１のソースまたはドレインの他方、トランジスタ５３のゲート、および容量素子５５の一方の電極が接続される配線を電荷検出部ＮＤとする。
【０１２０】
また、光電変換素子５０と他の要素との接続の向きが、図７（Ａ）とは逆となる構成であってもよい。この場合、配線７１は低電位電源線、配線７２は高電位電源線とすることができる。
【０１２１】
トランジスタ５１は、光電変換素子５０の動作に応じて変化する電荷蓄積部ＮＲの電位を電荷検出部ＮＤに転送する機能を有することができる。トランジスタ５２は、電荷蓄積部ＮＲおよび電荷検出部ＮＤの電位を初期化する機能を有することができる。トランジスタ５３は、電荷検出部ＮＤの電位に応じた信号を出力する機能を有することができる。トランジスタ５４は、信号を読み出す画素を選択する機能を有することができる。
【０１２２】
光電変換素子５０には、光検出感度を高めるためアバランシェフォトダイオードを用いてもよい。光電変換素子５０として、前述の光電変換素子１００Ａ乃至光電変換素子１００Ｄを好適に用いることができる。アバランシェフォトダイオードを用いる場合は、比較的高い電位を配線７１に供給する必要がある。
【０１２３】
このとき、光電変換素子５０と接続されるトランジスタには、高電圧を印加できる高耐圧のトランジスタを用いることが好ましい。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）などを用いることができる。具体的には、トランジスタ５１、５２にＯＳトランジスタを適用することが好ましい。
【０１２４】
また、トランジスタ５１、５２をＯＳトランジスタとすることで、その低いオフ電流特性によって、電荷検出部ＮＤおよび電荷蓄積部ＮＲで電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行い、順次読み出し動作を行うグローバルシャッタ方式を適用することができる。
【０１２５】
一方、トランジスタ５３は増幅特性が優れていることが望まれるため、オン電流が高いトランジスタであることが好ましい。したがって、トランジスタ５３、５４には、シリコンをチャネル形成領域に用いたトランジスタ（以下、Ｓｉトランジスタ）を適用することが好ましい。
【０１２６】
光電変換素子５０にアバランシェフォトダイオードを用い、トランジスタ５１乃至トランジスタ５４を上述した構成とすることで、低照度における光の検出感度が高く、ノイズの少ない信号を出力することのできる撮像装置を作製することができる。また、光の検出感度が高いため、光の取り込み時間を短くすることができ、撮像を高速に行うことができる。
【０１２７】
なお、上記構成に限らず、光電変換素子５０はアバランシェ増倍が生じない素子であってもよい。また、アバランシェフォトダイオードにアバランシェ増倍が生じない電位を印加して使用してもよい。
【０１２８】
また、トランジスタ５３、５４にＯＳトランジスタを適用してもよい。または、トランジスタ５１、５２にＳｉトランジスタを適用してもよい。いずれの場合においても当該画素回路を動作させることができる。
【０１２９】
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２．０ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３．０ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。
【０１３０】
半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。
【０１３１】
半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０１３２】
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。
【０１３３】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１３４】
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１３５】
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０１３６】
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０１３７】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ａｎｄ  Ａ−Ｂ−ｐｌａｎｅ  Ａｎｃｈｏｒｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０１３８】
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【０１３９】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【０１４０】
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０１４１】
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０１４２】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１４３】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０１４４】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０１４５】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０１４６】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０１４７】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０１４８】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０１４９】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０１５０】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０１５１】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０１５２】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０１５３】
また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０１５４】
また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０１５５】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０１５６】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０１５７】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０１５８】
したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０１５９】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、様々な半導体装置の構成材料として適している。
【０１６０】
次に、図７（Ｂ）のタイミングチャートを用いて、画素の動作を説明する。なお、以下に説明する一例の動作において、各配線に供給される電位は下記の通りとする。配線、７６、７７、７８には、”Ｈ”としてＶＤＤ、”Ｌ”としてＧＮＤの電位が供給される。配線７１、７３には、ＶＤＤの電位が供給される。配線７２、７５には、ＧＮＤの電位が供給される。なお、配線７１にＶＤＤより高い電位ＨＶＤＤを供給するなど、各配線に上記以外の電位を供給してもよい。
【０１６１】
時刻Ｔ１に配線７６を”Ｈ”、配線７７を”Ｈ”とし、電荷蓄積部ＮＲおよび電荷検出部ＮＤの電位をリセット電位（ＧＮＤ）に設定する（リセット動作）。
【０１６２】
時刻Ｔ２に配線７６を”Ｌ”、配線７７を”Ｌ”とすることで、電荷蓄積部ＮＲの電位が変化し始める（蓄積動作）。電荷蓄積部ＮＲの電位は、光電変換素子５０に入射した光の強度に応じて、ＧＮＤ近傍からＶＤＤ近傍まで変化する。
【０１６３】
時刻Ｔ３に配線７６を”Ｈ”、配線７７を”Ｌ”とし、電荷蓄積部ＮＲの電荷を電荷検出部ＮＤに転送する（転送動作）。
【０１６４】
時刻Ｔ４に配線７６を”Ｌ”、配線７７を”Ｌ”とし、転送動作を終了させる。この時点で電荷検出部ＮＤの電位が確定する。
【０１６５】
時刻Ｔ５乃至Ｔ６の期間に配線７６を”Ｌ”、配線７７を”Ｌ”、配線７８を”Ｈ”とし、電荷検出部ＮＤの電位に応じた信号を配線７１出力する。すなわち、蓄積動作において光電変換素子５０に入射した光の強度に応じた出力信号を得ることができる。
【０１６６】
＜周辺回路＞
図８（Ａ）は、撮像装置の回路構成を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素１０を有する画素アレイ１１と、画素アレイ１１の行を選択する機能を有する回路１２（ロードライバ）と、画素１０の出力信号に対して相関二重サンプリング処理を行うための回路１３（ＣＤＳ回路）と、回路１３から出力されたアナログデータをデジタルデータに変換する機能を有する回路１４（Ａ／Ｄ変換回路等）と、回路１４で変換されたデータを選択して読み出す機能を有する回路１５（カラムドライバ）と、を有する。なお、回路１３を設けない構成とすることもできる。
【０１６７】
図８（Ｂ）は、画素アレイ１１の１つの列に接続される回路１３の回路図および回路１４のブロック図である。
【０１６８】
回路１３は、２つのトランジスタと２つの容量素子を有する構成とすることができる。回路１３では、撮像データの電位からリセット電位を差し引くことでノイズ成分を削減することができる。
【０１６９】
回路１４は、コンパレータ回路およびカウンター回路を有する構成とすることができる。回路１４では、回路１３からコンパレータ回路に入力される信号電位と、掃引される基準電位（ＲＡＭＰ）とが比較される。そして、コンパレータ回路の出力に応じてカウンター回路が動作し、配線７９にデジタル信号が出力される。回路１４は、逐次変換型やデルタシグマ型にすることもできるが、一般にはコンパレータ回路およびカウンター回路を有する構成がレイアウト面積縮小に有効である。
【０１７０】
＜画素回路の構成例＞
図９（Ａ）に、上述した画素回路を有する画素の構成を例示する。図９（Ａ）に示す画素は、層６１および層６２の積層構成を有する例である。
【０１７１】
層６１は、光電変換素子５０を有する。光電変換素子５０は、図９（Ｃ）に示すように、層６６ａと、層６６ｂと、層６６ｃ、層６６ｄとの積層としてもよい。図９（Ｃ）に示す光電変換素子５０はアバランシェフォトダイオードの一例であり、層６６ａ、層６６ｄは電極に相当し、層６６ｂ、６６ｃは光電変換部に相当する。
【０１７２】
層６６ａは、低抵抗の金属層などとすることが好ましい。層６６ａとして、前述の第１の電極１１１の記載を参照できるため、詳細な説明を省略する。
【０１７３】
層６６ｄは、可視光に対して高い透光性を有する導電層を用いることが好ましい。層６６ｄとして、前述の第２の電極１１５の記載を参照できるため、詳細な説明を省略する。
【０１７４】
光電変換部の層６６ｂ、層６６ｃは、例えばセレン系材料を光電変換層としたｐｎ接合型フォトダイオードの構成とすることができる。層６６ｂとして、前述の光電変換層１１３の記載を参照できるため、詳細な説明を省略する。層６６ｃとして、前述の第１の層１１７の記載を参照できるため、詳細な説明を省略する。
【０１７５】
セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ増倍を利用することにより、入射される光量に対するキャリアの増幅を大きくすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法またはスパッタ法などを用いて形成することができる。
【０１７６】
セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。
【０１７７】
図９（Ａ）に示す層６２としては、例えばシリコン基板を用いることができる。当該シリコン基板には、Ｓｉトランジスタ等が設けられ、前述した画素回路の他、当該画素回路を駆動する回路、画像信号の読み出し回路、画像処理回路等を設けることができる。
【０１７８】
また、画素は、図９（Ｂ）に示すように層６１、層６３および層６２の積層構成を有していてもよい。
【０１７９】
層６３は、ＯＳトランジスタ（例えば、画素回路のトランジスタ５１、５２）を有することができる。このとき、層６２は、Ｓｉトランジスタ（例えば、画素回路のトランジスタ５３、５４）を有することが好ましい。
【０１８０】
当該構成とすることで、画素回路を構成する要素を複数の層に分散させ、かつ当該要素を重ねて設けることができるため、撮像装置の面積を小さくすることができる。なお、図９（Ｂ）の構成において、層６２を支持基板とし、層６１および層６３に画素回路を設けてもよい。
【０１８１】
図１０（Ａ）は、図９（Ａ）に示す画素の層６１にセレン系材料を光電変換層とする光電変換素子層を有する。一方の電極として層６６ａと、光電変換層として層６６ｂ、６６ｃと、他方の電極として層６６ｄを有する。層６２は、画素回路を構成するＳｉトランジスタ（例えば、トランジスタ５１、５３）及び絶縁層４１等を有する。絶縁層４１には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる。
【０１８２】
層６１は、層６２上に直接形成することができる。層６６ａは、トランジスタ５１のソースまたはドレインと電気的に接続される。層６６ｄは、導電層３７を介して電源線と電気的に接続される。
【０１８３】
図１０（Ａ）において、Ｓｉトランジスタはシリコン基板４０にチャネル形成領域を有するプレーナー型の構成を示しているが、図１１（Ａ）及び図１１（Ｂ）に示すように、シリコン基板４０にフィン型の半導体層を有する構成であってもよい。図１１（Ａ）はチャネル長方向の断面、図１１（Ｂ）はチャネル幅方向の断面に相当する。
【０１８４】
または、図１１（Ｃ）に示すように、シリコン薄膜の半導体層４５を有するトランジスタであってもよい。半導体層４５は、例えば、シリコン基板４０上の絶縁層４６上に形成された単結晶シリコン（ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ））とすることができる。
【０１８５】
なお、貼り合わせ技術を用いて、層６１と層６２とを電気的に接続させてもよい。
【０１８６】
図１０（Ｂ）は、図９（Ｂ）に示す画素の断面の一例を説明する図である。層６１は光電変換素子５０として、セレン系材料を光電変換層とする光電変換素子を有する。層６２はＳｉトランジスタ等を有する。層６３はＯＳトランジスタ等を有する。層６１は、層６３上に直接形成することができる。
【０１８７】
図１０（Ｂ）において、ＯＳトランジスタはセルフアライン型の構成を示しているが、図１１（Ｄ）に示すように、ノンセルフアライン型のトップゲート型トランジスタであってもよい。
【０１８８】
トランジスタ５１はバックゲート３５を有する構成を示しているが、バックゲートを有さない形態であってもよい。バックゲート３５は、図１１（Ｅ）に示すように、対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、バックゲート３５にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
【０１８９】
ＯＳトランジスタが形成される領域とＳｉトランジスタが形成される領域との間には、水素の拡散を防止する機能を有する絶縁層４３が設けられる。Ｓｉトランジスタのチャネル形成領域近傍に設けられる絶縁層中の水素は、シリコンのダングリングボンドを終端する。一方、ＯＳトランジスタのチャネル形成領域の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。
【０１９０】
絶縁層４３により、一方の層に水素を閉じ込めることでＳｉトランジスタの信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることでＯＳトランジスタの信頼性も向上させることができる。
【０１９１】
絶縁層４３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０１９２】
図１０（Ａ）及び図１０（Ｂ）に示した画素と異なる構成の例を、図２２（Ａ）、図２２（Ｂ）、図２３（Ａ）、図２３（Ｂ）及び図２４に示す。
【０１９３】
図２２（Ａ）、図２２（Ｂ）は、図９（Ａ）に示す画素の断面の一例を説明する図である。図２２（Ａ）及び図２２（Ｂ）において、層６２は基板９０上に画素回路を構成するトランジスタ（例えば、トランジスタ５１、５３）及び絶縁層４１等を有する。図２２（Ａ）はトランジスタとしてシリコン薄膜の半導体層を有するＳｉトランジスタを、図２２（Ｂ）はＯＳトランジスタを示している。
【０１９４】
基板９０の材質に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板９０として用いることができる。基板９０として透光性を有する基板を用いることで、透光性を有する画素とすることができる。また、大面積のガラス基板を用いることで、大型の画素回路を作製することができる。また、大面積のガラス基板を用いることで、１基板あたりの取り数を増やすことができる。
【０１９５】
図２３（Ａ）及び図２３（Ｂ）は、図９（Ａ）に示す画素の断面の一例を説明する図である。図２３（Ａ）及び図２３（Ｂ）に示す画素は、図２２（Ａ）及び図２２（Ｂ）に示した画素と層６１の構成が異なる。
【０１９６】
図２３（Ａ）に示す画素は、層６２上に、層６６ｄ、層６６ｂ、層６６ｃ、層６６ａの順に設けられる。層６６ｄは、トランジスタ５１のソースまたはドレインと電気的に接続される。層６６ａは、導電層３７を介して電源線と電気的に接続される。
【０１９７】
図２３（Ｂ）に示す画素は、層６２上に、層６６ｄ、層６６ｃ、層６６ｂ、層６６ａの順に設けられる。層６６ｄは、電源線と電気的に接続される。層６６ａは、導電層３７を介してトランジスタ５１のソースまたはドレインと電気的に接続される。
【０１９８】
図２３（Ａ）及び図２３（Ｂ）に示す構成とすることで、基板９０側から光電変換素子５０に入射した光の強度に応じた出力信号を得ることができる。なお、トランジスタは光電変換素子５０と重ならない領域に設けることが好ましい。光電変換素子５０と重ならない領域にトランジスタを設ける構成とすることで、トランジスタにより入射光が妨げられるのを抑制でき、低照度下での撮像が可能な光電変換素子とすることができる。
【０１９９】
図２４は、図９（Ｂ）に示す画素の断面の一例を説明する図である。図２４において、層６２は基板９０上にシリコン薄膜の半導体層を有するＳｉトランジスタ等を有し、層６３はＯＳトランジスタ等を有する。なお、層６２及び層６３が有するトランジスタの構成はこれに限られない。層６２にＯＳトランジスタを有し、層６３にＳｉトランジスタを有する構成としてもよい。また、層６２及び層６３にＯＳトランジスタを有する構成としてもよい。また、層６２及び層６３にＳｉトランジスタを有する構成としてもよい。
【０２００】
なお、基板９０とトランジスタの間に絶縁層を設けてもよい。絶縁層を設けることにより、基板９０に含まれる不純物が、トランジスタに拡散するのを抑制できる。該絶縁層として、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造を用いることができる。
【０２０１】
＜その他の画素の構成要素＞
図１２（Ａ）は、本発明の一態様の撮像装置の画素にカラーフィルタ等を付加した例を示す斜視図である。当該斜視図では、複数の画素の断面もあわせて図示している。光電変換素子５０が形成される層６１上には、絶縁層８０が形成される。絶縁層８０は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション層として窒化シリコン膜を積層してもよい。また、反射防止層として、酸化ハフニウムなどの誘電体膜を積層してもよい。
【０２０２】
絶縁層８０上には、遮光層８１が形成されてもよい。遮光層８１は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層８１には、アルミニウム、タングステンなどの金属膜を用いることができる。また、当該金属膜と反射防止層としての機能を有する誘電体膜を積層してもよい。
【０２０３】
絶縁層８０および遮光層８１上には、平坦化膜として有機樹脂層８２を設けることができる。また、画素別にカラーフィルタ８３（カラーフィルタ８３ａ、８３ｂ、８３ｃ）が形成される。例えば、カラーフィルタ８３ａ、８３ｂ、８３ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
【０２０４】
カラーフィルタ８３上には、可視光に対して透光性を有する絶縁層８６などを設けることができる。
【０２０５】
また、図１２（Ｂ）に示すように、カラーフィルタ８３の代わりに光学変換層８５を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
【０２０６】
例えば、光学変換層８５に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層８５に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層８５に可視光線の波長以上の光を遮るフィルタを用いれば、紫外線撮像装置とすることができる。可視光のカラーフィルタと、赤外線若しくは紫外線のフィルタを組み合わせてもよい。
【０２０７】
また、光学変換層８５にシンチレータを用いれば、Ｘ線撮像装置などに用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子５０で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
【０２０８】
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂やセラミクスに分散させたものを用いることができる。
【０２０９】
なお、セレン系材料を用いた光電変換素子５０においては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
【０２１０】
また、図１２（Ｃ）に示すように、カラーフィルタ８３上にマイクロレンズアレイ８４を設けてもよい。マイクロレンズアレイ８４が有する個々のレンズを通る光が直下のカラーフィルタ８３を通り、光電変換素子５０に照射されるようになる。また、図１２（Ｂ）に示す光学変換層８５上にマイクロレンズアレイ８４を設けてもよい。
【０２１１】
＜パッケージ、モジュールの構成例＞
以下では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、上記撮像装置の構成を用いることができる。
【０２１２】
図１３（Ａ１）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ４５０を固定するパッケージ基板４１０、カバーガラス４２０および両者を接着する接着剤４３０等を有する。
【０２１３】
図１３（Ａ２）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ  ｇｒｉｄ  ａｒｒａｙ）やＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）などを有していてもよい。
【０２１４】
図１３（Ａ３）は、カバーガラス４２０および接着剤４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極パッド４６０およびバンプ４４０はスルーホールを介して電気的に接続されている。電極パッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されている。
【０２１５】
また、図１３（Ｂ１）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ４５１を固定するパッケージ基板４１１、レンズカバー４２１、およびレンズ４３５等を有する。また、パッケージ基板４１１およびイメージセンサチップ４５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ４９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  ｐａｃｋａｇｅ）としての構成を有している。
【０２１６】
図１３（Ｂ２）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板４１１の下面および側面には、実装用のランド４４１が設けられたＱＦＮ（Ｑｕａｄ  ｆｌａｔ  ｎｏ−ｌｅａｄ  ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ）や前述したＢＧＡが設けられていてもよい。
【０２１７】
図１３（Ｂ３）は、レンズカバー４２１およびレンズ４３５の一部を省いて図示したモジュールの斜視図である。ランド４４１は電極パッド４６１と電気的に接続され、電極パッド４６１はイメージセンサチップ４５１またはＩＣチップ４９０とワイヤ４７１によって電気的に接続されている。
【０２１８】
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
【０２１９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２２０】
（実施の形態３）
本実施の形態では、本発明の一態様を適用できる表示装置の一例について、図面を参照して説明する。
【０２２１】
表示装置の構成の一例を、図２５に示す。図２５に示す表示装置２００は、表示部２０１、制御回路２０３、制御回路２０５、制御回路２０７及び制御回路２０９を有する。表示部２０１は、行列方向にマトリクス状に配置された複数の画素２１１を有する。各々の画素２１１は、センサ素子２１５及び表示素子２１３を有する。
【０２２２】
センサ素子２１５は外光を検知する機能を有する。センサ素子２１５として、実施の形態１に示した光電変換素子の構成を適用できる。表示部２０１にセンサ素子２１５を有することにより、被検出物（ペン、指など）が表示部２０１に接触したことを検出できる。表示装置２００は、タッチパネル又はタッチスクリーンなどとも呼ぶことができる（以下、これを単に「タッチパネル」と呼ぶ）。なお、図２５には、各々の画素２１１がセンサ素子２１５を有する例を示しているが、本発明の一態様はこれに限られない。目的に合わせて、一部の画素２１１がセンサ素子２１５を有する構成としてもよい。
【０２２３】
表示素子２１３として、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどを用いることができる。
【０２２４】
制御回路２０３及び制御回路２０５は、表示素子２１３を制御する機能を有する。制御回路２０３はソース信号線（ビデオデータ信号線など）を介して表示素子２１３に信号を入力し、制御回路２０５はゲート信号線（走査線）を介して表示素子２１３に信号を入力する。
【０２２５】
制御回路２０７及び制御回路２０９は、センサ素子２１５を制御する機能を有する。制御回路２０７は、特定の行に配置された画素が有するセンサ素子２１５に対して、リセット動作、累積動作及び選択動作を行う機能を有する。また、制御回路２０９は、選択された行の画素が有する該フォトセンサ部の出力信号を取り出す機能を有する。なお、制御回路２０９は、ＯＰアンプを用いてアナログ信号であるフォトセンサ部の出力をアナログ信号のまま外部に取り出す構成や、Ａ／Ｄ変換回路を用いてデジタル信号に変換してから外部に取り出す構成とすることができる。
【０２２６】
表示装置２００の断面図の一例を、図２６に示す。図２６は、表示素子として塗り分け方式のＥＬ素子を適用したトップエミッション構造の表示装置を示している。
【０２２７】
表示装置２００は、第１の基板２６１と第２の基板２７１の間に、表示素子２１３、センサ素子２１５、トランジスタ３０１、トランジスタ３０３及びトランジスタ３０５が挟持された構成を有する。第１の基板２６１と第２の基板２７１は、接着層２９４によって貼り合わされている。なお、図２６にはトランジスタ３０１、トランジスタ３０３及びトランジスタ３０５と、表示素子２１３との間に、センサ素子２１５を設ける構成を示しているが、本発明の一態様はこれに限られない。表示素子２１３と、センサ素子２１５との間に、トランジスタ３０１、トランジスタ３０３及びトランジスタ３０５を設ける構成としてもよい。また、トランジスタ３０１、トランジスタ３０３及びトランジスタ３０５と、センサ素子２１５との間に、表示素子２１３を設ける構成としてもよい。
【０２２８】
トランジスタ３０１、トランジスタ３０３及びトランジスタ３０５は、実施の形態２に示したトランジスタを適用することができる。なお、図２６は、トランジスタ３０１、トランジスタ３０３及びトランジスタ３０５が同一の面上に設けられる構成を示しているが、これに限られない。トランジスタ３０１、トランジスタ３０３及びトランジスタ３０５がそれぞれ異なる面上に設けられる構成としてもよい。また、図２６には、トランジスタ３０１、トランジスタ３０３及びトランジスタ３０５が同じ構造である構成を示しているが、これに限られない。トランジスタ３０１、トランジスタ３０３及びトランジスタ３０５がそれぞれ異なる構造である構成としてもよい。
【０２２９】
第１の基板２６１及び第２の基板２７１として、例えばガラス基板を用いることができる。ガラス基板を用いることで、透光性の高い表示装置とすることができる。また、第１の基板２６１及び第２の基板２７１として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
【０２３０】
表示装置２００は、表示部５６２と、センサ部５６４と、ＦＰＣ端子部５６６と、を有する。
【０２３１】
センサ部５６４は、センサ素子２１５、トランジスタ３０３及びトランジスタ３０５を有する。トランジスタ３０３及びトランジスタ３０５はセンサ素子２１５を駆動する機能を有する。センサ部５６４の構成については、実施の形態２の記載を参照できる。センサ部５６４で検出される外光５７３は、矢印で示す向きで表示装置２００に侵入し、センサ素子２１５に到達する。例えば、被検出物５７１がある場合は、外光が遮られるため、センサ素子２１５への外光の入射が遮られる。センサ素子２１５に入射される光の強度を検出することでタッチパネルとして機能させることができる。
【０２３２】
また、表示素子２１３から発せられた光が被検出物５７１で反射し、該反射光がセンサ素子２１５に入射する。表示装置２００は外光が弱い環境下においても、高感度で被検出物５７１を検出することができる。
【０２３３】
また、被検出物を第２の基板２７１に密着させ、被検出物を透過する外光をセンサ素子２１５で検出させることにより密着型のイメージセンサとして機能させることもできる。
【０２３４】
表示部５６２は、表示素子２１３及びトランジスタ３０１を有する。トランジスタ３０１は表示素子２１３に流れる電流を制御するトランジスタである。
【０２３５】
表示素子２１３は、画素電極２９１、ＥＬ層２９２、及び共通電極２９３を有する。表示素子２１３は、第２の基板２７１側に光を射出する。
【０２３６】
画素電極２９１及び共通電極２９３のうち、一方は、陽極として機能し、他方は、陰極として機能する。またＥＬ層２９２は、発光性の物質を含む層である。画素電極２９１及び共通電極２９３の間に、発光素子２９０の閾値電圧より高い電圧を印加すると、ＥＬ層２９２に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層２９２において再結合し、ＥＬ層２９２に含まれる発光物質が発光する。画素電極２９１は、トランジスタ３０１が有する導電層５６５と電気的に接続される。これらは、直接接続されてもよいし、他の導電層を介して接続されてもよい。画素電極２９１は、画素電極として機能し、発光素子２９０ごとに設けられている。隣り合う２つの画素電極２９１は、絶縁層２１６によって電気的に絶縁されている。共通電極２９３は、共通電極として機能し、複数の発光素子２９０にわたって設けられている。共通電極２９３には、定電位が供給される。
【０２３７】
表示素子２１３を覆って絶縁層２１９が設けられている。絶縁層２１９は、表示素子２１３等に水分が浸入することを防ぐバリア膜として機能する層である。絶縁層２１９を、少なくとも一以上の無機絶縁膜が含まれる構成とすると、バリア性が向上するため好ましい。絶縁層２１９として、有機絶縁膜と無機絶縁膜の積層構造を有する構成とすることが好ましい。より具体的には、表示素子２１３側から、有機絶縁膜、無機絶縁膜、有機絶縁膜が順に積層された積層構造を有することが好ましい。
【０２３８】
センサ素子２１５上に絶縁層２１７が設けられ、絶縁層２１７上に表示素子２１３が設けられる。絶縁層２１７は、可視光に対して透光性が高いことが好ましい。また、絶縁層２１７として、有機樹脂を用いると平坦性が高まるため好ましい。有機樹脂は、スピンコート、ディスペンス、スクリーン印刷、スリットコート等により形成することができる。なお、絶縁層２１７として無機絶縁材料を用いてもよい。無機絶縁材料は、プラズマＣＶＤ法またはスパッタリング法等により成膜することができる。
【０２３９】
ＦＰＣ端子部５６６は、ＦＰＣ２８５を有する。導電層５６５は、導電層２５５及び接続体２４２を介して、ＦＰＣ２８５と電気的に接続される。導電層５６５は、トランジスタが有する導電層と同一の材料及び同一の工程で形成されることが好ましい。本実施の形態では、導電層５６５が、ソース及びドレインとして機能する導電層と同一の材料及び同一の工程で形成される例を示す。
【０２４０】
接続体２４２としては、様々な異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）及び異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０２４１】
以上が、表示装置の構成例についての説明である。
【０２４２】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【実施例１】
【０２４３】
本実施例では、光電変換素子を作製し、光応答特性及び電流―電圧特性を評価した。
【０２４４】
本実施例で示す試料は、試料Ａ１乃至試料Ａ９、比較試料ａ１及び比較試料ａ２であり、第１の層１１７及び第２の層１２１の構成がそれぞれ異なっている。第１の層１１７及び第２の層１２１の条件を、表１に示す。試料Ａ１乃至試料Ａ９は本発明の一態様を適用した試料であり、比較試料ａ１及び比較試料ａ２は比較例である。
【０２４５】
【表１】
2019033239.tif 000003
【０２４６】
＜試料Ａ１の作製方法＞
試料Ａ１は、図１（Ｂ）に示す光電変換素子１００Ｂの構成を適用した試料である。第１の層１１７として酸化ガリウムを用い、光電変換層１１３として結晶セレンを用い、第２の層１２１として酸化チタンを用いた。試料Ａ１の作製方法について、図３（Ａ）、図６（Ａ）乃至図６（Ｅ）に示す光電変換素子１００Ｂに付記した符号を用いて説明する。
【０２４７】
まず、層１４１上に、第１の電極１１１を形成した（図３（Ａ）参照）。
【０２４８】
層１４１として旭硝子社製ガラス基板ＡＮ１００を用いた。
【０２４９】
第１の電極１１１として、膜厚５０ｎｍの第１のチタン膜と、膜厚２００ｎｍのアルミニウム膜と、膜厚５０ｎｍの第２のチタン膜とを順にスパッタリング装置を用いて形成した。
【０２５０】
第１のチタン膜は、チタンターゲットを用いてスパッタリング法により成膜した。成膜ガスとしてアルゴンを用い、成膜時の圧力は０．１Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて１２ｋＷとした。成膜時の基板温度は室温とした。
【０２５１】
アルミニウム膜は、アルミニウムターゲットを用いてスパッタリング法により成膜した。成膜ガスとしてアルゴンを用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて１ｋＷとした。成膜時の基板温度は室温とした。
【０２５２】
第２のチタン膜は、チタンターゲットを用いてスパッタリング法により成膜した。成膜ガスとしてアルゴンを用い、成膜時の圧力は０．１Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて１２ｋＷとした。成膜時の基板温度は室温とした。
【０２５３】
第１のチタン膜、アルミニウム膜及び第２のチタン膜は、真空中で連続して成膜した。
【０２５４】
次に、第２の層１２１として酸化ガリウムを１５ｎｍ成膜した（図６（Ａ）参照）。
【０２５５】
酸化ガリウムは、スパッタリング法を用い、スパッタリングターゲットとしてＧａ：Ｏ＝２：３（ａｔｏｍ比）の酸化ガリウムを用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２５６】
次に、下地層１４３として銀を２ｎｍ形成し、その後、非晶質セレン層１４５を５００ｎｍ形成した（図６（Ｂ）参照）。下地層１４３と非晶質セレン層１４５は、真空中で連続して成膜した。
【０２５７】
下地層１４３の形成は、神港精機社製の蒸着−スパッタリング複合装置（装置型番：ＶＤ１５−０６５）の蒸着用チャンバを用いた。蒸着源に銀を用い、抵抗加熱（Ｔａボード）を用いて約０．０５ｎｍ／ｓｅｃ．の蒸着レートで下地層を成膜した。蒸着中の基板温度は室温とした。蒸着中の圧力は約１．５×１０−５Ｐａであった。
【０２５８】
非晶質セレン層１４５の形成は、神港精機社製の蒸着−スパッタリング複合装置（装置型番：ＶＤ１５−０６５）の蒸着用チャンバを用いた。蒸着源にセレンを用い、抵抗加熱（Ｔａボード）を用いて約０．２０ｎｍ／ｓｅｃ．の蒸着レートで非晶質セレン層１４５を成膜した。蒸着中の基板温度は室温とした。蒸着中の圧力は約１．５×１０−５Ｐａであった。
【０２５９】
次に、加熱処理を行い、光電変換層１１３を形成した（（図６（Ｃ）参照））。該加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１１０℃に昇温し、１１０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。加熱処理にはアズワン社製ホットプレート（装置型番：ＥＣ−１２００Ｎ）を用い、ドラフトチャンバ内にて大気雰囲気で行った。
【０２６０】
次に、第１の層１１７を、スパッタリング装置を用いて形成した（図６（Ｄ）参照）。試料Ａ１は、第１の層１１７として、膜厚５ｎｍの酸化チタン膜を形成した。
【０２６１】
酸化チタン膜は、スパッタリング法を用い、スパッタリングターゲットとしてチタンを用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２６２】
次に、第２の電極１１５を形成した。第２の電極１１５として、膜厚１１０ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した（図６（Ｅ）参照）。
【０２６３】
ＩＴＳＯ膜は、スパッタリング法を用い、スパッタリングターゲットとして重量比でＩｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５のターゲットを用いた。成膜ガスとして流量５０ｓｃｃｍのアルゴンと、流量２ｓｃｃｍの酸素を用い、成膜時の圧力は０．３２Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて２００Ｗとした。成膜時の基板温度は室温とした。
【０２６４】
以上の工程により、試料Ａ１を作製した。
【０２６５】
＜試料Ａ２の作製方法＞
試料Ａ２は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７として酸化チタン及びスズ含有酸化ガリウムの積層を用い、光電変換層１１３として結晶セレンを用いた。試料Ａ２作製方法について、図３（Ａ）乃至図３（Ｅ）に示す光電変換素子１００Ａに付記した符号を用いて説明する。試料Ａ２は、試料Ａ１と第１の層１１７及び第２の層１２１の構成以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２６６】
まず、層１４１上に、第１の電極１１１を形成した（図３（Ａ）参照）。
【０２６７】
層１４１として旭硝子社製ガラス基板ＡＮ１００を用いた。
【０２６８】
第１の電極１１１として、膜厚５０ｎｍの第１のチタン膜と、膜厚２００ｎｍのアルミニウム膜と、膜厚５０ｎｍの第２のチタン膜とを順にスパッタリング装置を用いて形成した。
【０２６９】
次に、下地層１４３として銀を２ｎｍ形成し、その後、非晶質セレン層１４５を５００ｎｍ形成した（図３（Ｂ）参照）。
【０２７０】
次に、加熱処理を行い、光電変換層１１３を形成した（図３（Ｃ）参照）。
【０２７１】
次に、第１の層１１７を、スパッタリング装置を用いて形成した（図３（Ｄ）参照）。試料Ａ２は、第１の層１１７として、膜厚５ｎｍの酸化チタン膜と、膜厚５ｎｍの第１のスズ含有酸化ガリウム膜と、膜厚１０ｎｍの第２のスズ含有酸化ガリウム膜とを順に形成した。
【０２７２】
酸化チタン膜は、スパッタリング法を用い、スパッタリングターゲットとしてチタンを用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２７３】
第１のスズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２７４】
第２のスズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量２５ｓｃｃｍのアルゴンと、流量２５ｓｃｃｍの酸素（酸素流量比５０％）を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２７５】
第１のスズ含有酸化ガリウム膜及び第２のスズ含有酸化ガリウム膜は、真空中で連続して成膜した。
【０２７６】
次に、第２の電極１１５を形成した。第２の電極１１５として、膜厚１１０ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した（図３（Ｅ）参照）。
【０２７７】
以上の工程により、試料Ａ２を作製した。
【０２７８】
＜試料Ａ３の作製方法＞
試料Ａ３は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７として酸化チタンを用い、光電変換層１１３として結晶セレンを用いた。試料Ａ３は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０２７９】
試料Ａ３は、第１の層１１７として、膜厚５ｎｍの酸化チタン膜を形成した。
【０２８０】
酸化チタン膜は、スパッタリング法を用い、スパッタリングターゲットとしてチタンを用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２８１】
以上の工程により、試料Ａ３を作製した。
【０２８２】
＜試料Ａ４の作製方法＞
試料Ａ４は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７として酸化チタンとチタンの積層を用い、光電変換層１１３として結晶セレンを用いた。試料Ａ４は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０２８３】
試料Ａ４は、第１の層１１７として、膜厚５ｎｍの酸化チタン膜と、膜厚５ｎｍのチタン膜とを順に形成した。
【０２８４】
酸化チタン膜は、スパッタリング法を用い、スパッタリングターゲットとしてチタンを用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２８５】
チタン膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてＴｉを用いた。成膜ガスとして流量４０ｓｃｃｍのアルゴンを用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。酸化チタン膜及びチタン膜は、真空中で連続して成膜した。
【０２８６】
以上の工程により、試料Ａ４を作製した。
【０２８７】
＜試料Ａ５の作製方法＞
試料Ａ５は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７としてハフニウム−ジルコニウム酸化物を用い、光電変換層１１３として結晶セレンを用いた。試料Ａ６は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０２８８】
試料Ａ６は、第１の層１１７として、膜厚５ｎｍのハフニウム−ジルコニウム酸化物膜を形成した。
【０２８９】
ハフニウム−ジルコニウム酸化物膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてＨｆＺｒＯ４を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２９０】
以上の工程により、試料Ａ５を作製した。
【０２９１】
＜試料Ａ６の作製方法＞
試料Ａ６は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７として酸化ハフニウムを用い、光電変換層１１３として結晶セレンを用いた。試料Ａ６は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０２９２】
試料Ａ６は、第１の層１１７として、膜厚５ｎｍの酸化ハフニウム膜を形成した。
【０２９３】
酸化ハフニウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてＨｆＯ２を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２９４】
以上の工程により、試料Ａ６を作製した。
【０２９５】
＜試料Ａ７の作製方法＞
試料Ａ７は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７として酸化アルミニウムを用い、光電変換層１１３として結晶セレンを用いた。試料Ａ７は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０２９６】
試料Ａ７は、第１の層１１７として、膜厚５ｎｍの酸化アルミニウム膜を形成した。
【０２９７】
酸化アルミニウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてＡｌ２Ｏ３を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０２９８】
以上の工程により、試料Ａ７を作製した。
【０２９９】
＜試料Ａ８の作製方法＞
試料Ａ８は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７としてフッ化カルシウムを用い、光電変換層１１３として結晶セレンを用いた。試料Ａ８は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０３００】
試料Ａ８は、第１の層１１７として、膜厚１０ｎｍのフッ化カルシウム膜を形成した。
【０３０１】
フッ化カルシウム膜の形成は、蒸着法を用い、蒸着源としてＣａＦ２粉末を用いた。抵抗加熱（Ｔａボード）を用いて約０．１ｎｍ／ｓｅｃ．の蒸着レートで成膜した。蒸着中の基板温度は室温とした。蒸着中の圧力は約１．０×１０−５Ｐａであった。
【０３０２】
以上の工程により、試料Ａ８を作製した。
【０３０３】
＜試料Ａ９の作製方法＞
試料Ａ９は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７としてフッ化リチウムを用い、光電変換層１１３として結晶セレンを用いた。試料Ａ９は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０３０４】
試料Ａ８は、第１の層１１７として、膜厚１０ｎｍのフッ化リチウム膜を形成した。
【０３０５】
フッ化リチウム膜の形成は、蒸着法を用い、蒸着源としてＬｉＦ粉末を用いた。抵抗加熱（Ｔａボード）を用いて約０．１ｎｍ／ｓｅｃ．の蒸着レートで成膜した。蒸着中の基板温度は室温とした。蒸着中の圧力は約２．０×１０−５Ｐａであった。
【０３０６】
以上の工程により、試料Ａ９を作製した。
【０３０７】
＜比較試料ａ１の作製方法＞
比較試料ａ１は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７としてスズ含有酸化ガリウム膜を用い、光電変換層１１３として結晶セレンを用いた。比較試料ａ１は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０３０８】
比較試料ａ１は、第１の層１１７として、膜厚５ｎｍの第１のスズ含有酸化ガリウム膜と、膜厚１０ｎｍの第２のスズ含有酸化ガリウム膜とを順に形成した。
【０３０９】
第１のスズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０３１０】
第２のスズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量２５ｓｃｃｍのアルゴンと、流量２５ｓｃｃｍの酸素（酸素流量比５０％）を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０３１１】
第１のスズ含有酸化ガリウム膜及び第２のスズ含有酸化ガリウム膜は、真空中で連続して成膜した。
【０３１２】
以上の工程により、比較試料ａ１を作製した。
【０３１３】
＜比較試料ａ２の作製方法＞
比較試料ａ２は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７として酸化ガリウム膜を用い、光電変換層１１３として結晶セレンを用いた。比較試料ａ２は、試料Ａ２と第１の層１１７が異なるだけであるので、第１の層１１７以外の詳細な説明を省略する。
【０３１４】
比較試料ａ２は、第１の層１１７として、膜厚１５ｎｍの酸化ガリウム膜を形成した。
【０３１５】
酸化ガリウムは、スパッタリング法を用い、スパッタリングターゲットとしてＧａ：Ｏ＝２：３（ａｔｏｍ比）の酸化ガリウムを用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
【０３１６】
以上の工程により、比較試料ａ２を作製した。
【０３１７】
＜光応答特性＞
試料Ａ１、試料Ａ２及び比較試料ａ１の光応答特性を評価した。試料Ａ１、試料Ａ２及び比較試料ａ１の光応答特性を図１４（Ａ）に示す。図１４（Ａ）において、横軸は光照射開始からの経過時間（Ｔｉｍｅ）［ｓｅｃ．］を示し、縦軸は規格化した電流値（Ｃｕｒｒｅｎｔ）を示す。規格化した電流値とは、電流値が飽和した時点での電流値で除した値を示している。
【０３１８】
光照射は、波長を４５０ｎｍ、放射照度を１０μＷ／ｃｍ２とした。いずれの試料も受光面のサイズは、２ｍｍ×２ｍｍとした。
【０３１９】
試料Ａ１、試料Ａ２及び比較試料ａ１の光応答時間を図１４（Ｂ）に示す。図１４（Ｂ）において、縦軸は光応答時間として光照射に対する電流値の立ち上がり時間［ｓｅｃ．］を示す。立ち上がり時間は、最大電流値の１０％から９０％まで遷移するのに要した時間を示している。
【０３２０】
比較試料ａ１と比較して、本発明の一態様である試料Ａ１及び試料Ａ２は光応答時間が短い、つまり光応答が速いことを確認できた。
【０３２１】
＜電流密度―電圧特性＞
次に、試料Ａ１乃至試料Ａ９、比較試料ａ１及び比較試料ａ２の電流密度―電圧特性を測定した。試料Ａ１の電流密度―電圧特性を図１５（Ａ）、試料Ａ２を図１５（Ｂ）、試料Ａ３を図１５（Ｃ）、試料Ａ４を図１６（Ａ）、試料Ａ５を図１６（Ｂ）、試料Ａ６を図１６（Ｃ）、試料Ａ７を図１７（Ａ）、試料Ａ８を図１７（Ｂ）、試料Ａ９を図１７（Ｃ）、比較試料ａ１を図１８（Ａ）、比較試料ａ２を図１８（Ｂ）に示す。図１５（Ａ）乃至図１８（Ｂ）において、横軸は対向電極間の電圧（Ｖｏｌｔａｇｅ）［Ｖ］を示し、縦軸は電流密度（Ｃｕｒｒｅｎｔ  ｄｅｎｓｉｔｙ）［Ａ／μｍ２］を示す。電流密度とは、受光面の単位面積あたりの電流量を示している。
【０３２２】
図１５（Ａ）乃至図１８（Ｂ）において、暗電流（Ｉｄａｒｋ）を実線で示している。波長４５０ｎｍ、放射照度２０μＷ／ｃｍ２の光電流（Ｉｐｈｏｔｏ）を破線で示している。いずれの試料も受光面のサイズは、２ｍｍ×２ｍｍとした。
【０３２３】
いずれの試料も電流密度―電圧特性を得ることができた。また、他の試料と比較して、試料Ａ１は暗電流が小さいことを確認できた。
【実施例２】
【０３２４】
本実施例では、光電変換素子を作製し、光応答特性の評価及び撮像を行った。
【０３２５】
本実施例で示す試料は、試料Ｂ１及び比較試料ｂ１であり、第１の層１１７の構成がそれぞれ異なっている。第１の層１１７及び第２の層１２１の条件を、表２に示す。試料Ｂ１は本発明の一態様を適用した試料であり、比較試料ｂ１は比較例である。
【０３２６】
【表２】
2019033239.tif 000004
【０３２７】
＜試料Ｂ１の作製方法＞
試料Ｂ１は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７として酸化チタン及びスズ含有酸化ガリウムの積層を用い、光電変換層１１３として結晶セレンを用いた。試料Ｂ１は、試料Ａ２と層１４１の構成以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０３２８】
層１４１としてシリコンウェハ上に形成されたトランジスタを有する基板を用いた（図１０（Ｂ）参照）。
【０３２９】
以上の工程により、試料Ｂ１を作製した。
【０３３０】
＜比較試料ｂ１の作製方法＞
比較試料ｂ１は、図１（Ａ）に示す光電変換素子１００Ａの構成を適用した試料である。第１の層１１７としてスズ含有酸化ガリウムを用い、光電変換層１１３として結晶セレンを用いた。比較試料ｂ１は、比較試料ａ１と層１４１の構成以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０３３１】
層１４１としてシリコンウェハ上に形成されたトランジスタを有する基板を用いた（図１０（Ｂ）参照）。
【０３３２】
以上の工程により、比較試料ｂ１を作製した。
【０３３３】
＜光応答特性＞
試料Ｂ１及び比較試料ｂ１の光応答特性を評価した。試料Ｂ１及び比較試料ｂ１の光応答特性を図１９（Ａ）に示す。図１９（Ａ）において、横軸は光照射開始からの経過時間（Ｔｉｍｅ）［ｓｅｃ．］を示し、縦軸は規格化した電流値（Ｃｕｒｒｅｎｔ）を示す。
【０３３４】
光照射は、波長を４５０ｎｍ、放射照度を１０μＷ／ｃｍ２とした。いずれの試料も受光面のサイズは、２ｍｍ×２ｍｍとした。
【０３３５】
図１９（Ａ）の横軸を拡大したグラフを図１９（Ｂ）に示す。比較試料ｂ１と比較して、本発明の一態様である試料Ｂ１は光応答時間が短い、つまり光応答が速いことを確認できた。
【０３３６】
＜撮像＞
試料Ｂ１及び比較試料ｂ１の撮像を行った。特性を評価した。
【０３３７】
撮像は、暗室内で白色光を照射して行った。照射中の照度は、１６．５ルクス乃至２０．０ルクスの範囲であった。
【０３３８】
撮像素子の外寸は７．０ｍｍ（Ｈ）×７．０ｍｍ（Ｖ）、撮像エリアのサイズは４．８ｍｍ（Ｈ）×３．２ｍｍ（Ｖ）、画素数は２４０（Ｈ）×１６０（Ｖ）（うち、有効画素は１７４（Ｈ）×１４４（Ｖ））、画素サイズは２０μｍ×２０μｍとした。読み出し回路は、１２ビットのシングルスロープ型カウンタ方式、出力形式は、１２ビット×２のＡＤＣ出力とした。
【０３３９】
試料Ｂ１の撮像画像を図２０に、比較試料ｂ１を図２１に示す。図２０及び図２１には、光照射開始時（０ｓｅｃ．）、光照射開始から０．０６７ｓｅｃ経過後、０．１３３ｓｅｃ経過後、０．２ｓｅｃ経過後、１７ｓｅｃ経過後、２４ｓｅｃ経過後の撮像画像を示している。
【０３４０】
試料Ｂ１、比較試料ｂ１とも、撮像画像が得られることを確認した。また、比較試料ｂ１は撮像を視認できるまで１０ｓｅｃ以上を要したのに対し、試料Ｂ１は撮像開始から０．２ｓｅｃ経過後には撮像を明確に視認できることを確認できた。撮像に要する時間は、前述の光応答時間と対応することを確認できた。
【符号の説明】
【０３４１】
Ｓ１    ステップ
Ｓ２    ステップ
Ｓ３    ステップ
Ｓ４    ステップ
Ｓ５    ステップ
Ｓ１１    ステップ
Ｓ１２    ステップ
Ｓ１３    ステップ
Ｓ１４    ステップ
Ｓ１５    ステップ
Ｓ１６    ステップ
１０    画素
１１    画素アレイ
１２    回路
１３    回路
１４    回路
１５    回路
３５    バックゲート
３７    導電層
４０    シリコン基板
４１    絶縁層
４３    絶縁層
４５    半導体層
４６    絶縁層
５０    光電変換素子
５１    トランジスタ
５２    トランジスタ
５３    トランジスタ
５４    トランジスタ
５５    容量素子
６１    層
６２    層
６３    層
６６ａ    層
６６ｂ    層
６６ｃ    層
６６ｄ    層
７１    配線
７２    配線
７３    配線
７４    配線
７５    配線
７６    配線
７７    配線
７８    配線
７９    配線
８０    絶縁層
８１    遮光層
８２    有機樹脂層
８３    カラーフィルタ
８３ａ    カラーフィルタ
８３ｂ    カラーフィルタ
８３ｃ    カラーフィルタ
８４    マイクロレンズアレイ
８５    光学変換層
８６    絶縁層
９０    基板
１００Ａ    光電変換素子
１００Ｂ    光電変換素子
１００Ｃ    光電変換素子
１００Ｄ    光電変換素子
１１１    第１の電極
１１３    光電変換層
１１５    第２の電極
１１７    第１の層
１１９    第３の層
１２１    第２の層
１４１    層
１４３    下地層
１４３ａ    下地層
１４３ｂ    下地層
１４５    非晶質セレン層
２００    表示装置
２０１    表示部
２０３    制御回路
２０５    制御回路
２０７    制御回路
２０９    制御回路
２１１    画素
２１３    表示素子
２１５    センサ素子
２１６    絶縁層
２１７    絶縁層
２１９    絶縁層
２４２    接続体
２５５    導電層
２６１    基板
２７１    基板
２８５    ＦＰＣ
２９１    画素電極
２９２    ＥＬ層
２９３    共通電極
２９４    接着層
３０１    トランジスタ
３０３    トランジスタ
３０５    トランジスタ
４１０    パッケージ基板
４１１    パッケージ基板
４２０    カバーガラス
４２１    レンズカバー
４３０    接着剤
４３５    レンズ
４４０    バンプ
４４１    ランド
４５０    イメージセンサチップ
４５１    イメージセンサチップ
４６０    電極パッド
４６１    電極パッド
４７０    ワイヤ
４７１    ワイヤ
４９０    ＩＣチップ
５６２    表示部
５６４    センサ部
５６５    導電層
５６６    ＦＰＣ端子部
５７１    被検出物
５７３    外光
【図１】
2019033239.tif 000005
【図２】
2019033239.tif 000006
【図３】
2019033239.tif 000007
【図４】
2019033239.tif 000008
【図５】
2019033239.tif 000009
【図６】
2019033239.tif 000010
【図７】
2019033239.tif 000011
【図８】
2019033239.tif 000012
【図９】
2019033239.tif 000013
【図１０】
2019033239.tif 000014
【図１１】
2019033239.tif 000015
【図１２】
2019033239.tif 000016
【図１３】
2019033239.tif 000017
【図１４】
2019033239.tif 000018
【図１５】
2019033239.tif 000019
【図１６】
2019033239.tif 000020
【図１７】
2019033239.tif 000021
【図１８】
2019033239.tif 000022
【図１９】
2019033239.tif 000023
【図２０】
2019033239.tif 000024
【図２１】
2019033239.tif 000025
【図２２】
2019033239.tif 000026
【図２３】
2019033239.tif 000027
【図２４】
2019033239.tif 000028
【図２５】
2019033239.tif 000029
【図２６】
2019033239.tif 000030