(57)【要約】【課題】動作性能及び信頼性が改善された半導体装置を提供する。【解決手段】前記半導体装置は、互いに隣接し、第１方向に延びる第１トレンチ及び第２トレンチを含む下部層間絶縁膜、前記第１トレンチ内の、前記第１方向に延びる第１ゲート構造体、前記第２トレンチ内の、前記第１方向に延びる第２ゲート構造体、前記第１ゲート構造体及び前記第２ゲート構造体に隣接するソース／ドレイン、前記下部層間絶縁膜上の上部層間絶縁膜、及び前記上部層間絶縁膜及び前記下部層間絶縁膜内に設けられ、前記ソース／ドレインと接続されるコンタクト、を含み、前記コンタクトは互いに向かい合う第１側壁と第２側壁とを含み、前記コンタクトの第１側壁と前記コンタクトの第２側壁とは非対称であり、前記コンタクトは前記第１ゲート構造体及び前記第２ゲート構造体と垂直方向に重畳しない。【選択図】図２
2019091893.tif 000002
【特許請求の範囲】
【請求項１】
互いに隣接し、第１方向に延びる第１トレンチ及び第２トレンチを含む下部層間絶縁膜、
前記第１トレンチ内の、前記第１方向に延びる第１ゲート構造体、
前記第２トレンチ内の、前記第１方向に延びる第２ゲート構造体、
前記第１ゲート構造体及び前記第２ゲート構造体に隣接するソース／ドレイン、
前記下部層間絶縁膜上の上部層間絶縁膜、及び
前記上部層間絶縁膜及び前記下部層間絶縁膜内に設けられ、前記ソース／ドレインと接続されるコンタクト、を含み、
前記コンタクトは、互いに向かい合う第１側壁と第２側壁とを含み、
前記コンタクトの第１側壁と前記コンタクトの第２側壁とは非対称であり、
前記コンタクトは、前記第１ゲート構造体及び前記第２ゲート構造体と垂直方向に重畳しない、ことを特徴とする半導体装置。
【請求項２】
前記コンタクトは、第１部分と、前記第１部分上の第２部分とを含み、
前記コンタクトの第２部分は、前記コンタクトの第１部分の第１側壁から実質的に同一線上に延びる第１延長線よりも前記第１方向と交差する第２方向に突出し、
前記コンタクトの第２部分は、前記コンタクトの第１部分の第２側壁から実質的に同一線上に延びる第２延長線よりも前記第２方向に突出しない、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コンタクトは、前記第２部分上の第３部分をさらに含み、
前記コンタクトの第３部分は、前記コンタクトの第２部分の第１側壁と実質的に同一線上に延びる第３延長線よりも前記第２方向に突出せず、
前記コンタクトの第３部分は、前記コンタクトの第２部分の第２側壁と実質的に同一線上に延びる第４延長線よりも前記第２方向に突出する、ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記コンタクトの第２部分の最下面から前記コンタクトの上面までの高さは、前記コンタクトの上面から前記第１ゲート構造体の上面までの距離よりも小さい、ことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記コンタクトは、中央部と、前記中央部から前記第１ゲート構造体に向かって前記第１方向と交差する第２方向に突出した第１突出部と、前記中央部から前記第２ゲート構造体に向かって前記第２方向に突出した第２突出部とを含み、
前記コンタクトの第１突出部の第１最下面から前記コンタクトの上面までの第１高さは、前記コンタクトの第２突出部の第２最下面から前記コンタクトの上面までの第２高さとは異なる、ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第１高さは、前記コンタクトの上面から前記第１ゲート構造体の上面までの距離よりも小さく、
前記第２高さは、前記コンタクトの上面から前記第２ゲート構造体の上面までの距離よりも小さい、ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１ゲート構造体は、前記第１トレンチの側壁及び底面に沿って延びる第１ゲート絶縁膜を含み、
前記第２ゲート構造体は、前記第２トレンチの側壁及び底面に沿って延びる第２ゲート絶縁膜を含む、ことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第１ゲート構造体の側壁に配置される第１ゲートスペーサと、前記第２ゲート構造体の側壁に配置される第２ゲートスペーサとをさらに含み、
前記第１ゲートスペーサは前記第１トレンチを定義し、前記第２ゲートスペーサは前記第２トレンチを定義する、ことを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第１ゲート構造体は、前記第１トレンチの一部内の第１ゲート電極と、前記第１ゲート電極上の第１キャッピングパターンとを含み、
前記第２ゲート構造体は、前記第２トレンチの一部内の第２ゲート電極と、前記第２ゲート電極上の第２キャッピングパターンとを含む、ことを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記コンタクトは統合構造（ｉｎｔｅｇｒａｌ  ｓｔｒｕｃｔｕｒｅ）である、ことを特徴とする請求項１に記載の半導体装置。
【請求項１１】
基板上に設けられ、第１方向に延びる第１フィン型パターン、
前記基板上に設けられ、第１トレンチ及び第２トレンチを含む下部層間絶縁膜であって、前記第１トレンチ及び前記第２トレンチが各々前記第１方向とは異なる第２方向に延び、前記第１フィン型パターンと交差する下部層間絶縁膜、
前記第１トレンチ内の第１ゲート構造体、
前記第２トレンチ内の第２ゲート構造体、
前記第１ゲート構造体及び前記第２ゲート構造体に隣接する、前記第１フィン型パターン上の第１ソース／ドレイン、
前記下部層間絶縁膜上の上部層間絶縁膜、及び
前記上部層間絶縁膜及び前記下部層間絶縁膜内に設けられ、前記第１ソース／ドレインと接続される第１コンタクト、を含み、
前記第１コンタクトは、互いに向かい合う前記第１ゲート構造体の側壁及び前記第２ゲート構造体の側壁との間に位置し、且つ、前記第１ゲート構造体の上面に対して実質的に垂直に前記第１ゲート構造体の側壁から延びる第１線と前記第２ゲート構造体の上面に対して実質的に垂直に第２ゲート構造体の側壁から延びる第２線との間に位置し、
前記第１方向に沿った断面図において、第１コンタクトは、前記第１ゲート構造体に面している第１側壁と、前記第２ゲート構造体に面している第２側壁とを含み、
前記第１コンタクトは、第１部分と、前記第１部分上の第２部分と、を含み、
前記第１コンタクトの第２部分は、前記第１コンタクトの第１部分の第１側壁から実質的に同一線上に延びる第１延長線よりも前記第１方向に突出し、
前記第１コンタクトの第２部分は、前記第１コンタクトの第１部分の第２側壁から実質的に同一線上に延びる第２延長線よりも前記第１方向に突出しない、ことを特徴とする半導体装置。
【請求項１２】
前記第１コンタクトの第２部分は、前記第１ゲート構造体の側壁から延びる第１線と前記第２ゲート構造体の側壁から延びる第２線との間に位置する、ことを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第１コンタクトは、前記第２部分上の第３部分をさらに含み、
前記第１コンタクトの第３部分は、前記第１コンタクトの第２部分の第１側壁から実質的に同一線上に延びる第３延長線よりも前記第１方向に突出せず、
前記第１コンタクトの第３部分は、前記第１コンタクトの第２部分の第２側壁から実質的に同一線上に延びる第４延長線よりも前記第１方向に突出する、ことを特徴とする請求項１１に記載の半導体装置。
【請求項１４】
前記第１ゲート構造体の側壁上の第１ゲートスペーサと、前記第２ゲート構造体の側壁上の第２ゲートスペーサとをさらに含み、
前記第１ゲートスペーサは前記第１トレンチを定義し、前記第２ゲートスペーサは前記第２トレンチを定義し、
前記第１コンタクトは前記第１ゲートスペーサの少なくとも一部及び前記第２ゲートスペーサの少なくとも一部と垂直に重畳しない、ことを特徴とする請求項１１に記載の半導体装置。
【請求項１５】
前記基板上に設けられ、第３方向に延びる第２フィン型パターンと、
前記第２フィン型パターン上に設けられ、前記第３方向とは異なる第４方向に延びる第３ゲート構造体と、
前記第２フィン型パターン上に設けられ、前記第４方向に延びる第４ゲート構造体と、
前記第２フィン型パターン上に設けられ、前記第３ゲート構造体と前記第４ゲート構造体との間に位置する第２ソース／ドレインと、
前記第３ゲート構造体と前記第４ゲート構造体との間に設けられ、前記第１ソース／ドレインと接続される第２コンタクトとをさらに含み、
前記第２コンタクトは、前記第３ゲート構造体に面している第３側壁と、前記第４ゲート構造体に面している第４側壁とを含み、
前記第２コンタクトは、第３部分と前記第３部分上の第４部分とを含み、
前記第２コンタクトの第４部分は、前記第２コンタクトの第３部分の第３側壁から実質的に同一線上に延びる第３延長線よりも前記第３方向に突出し、
前記第２コンタクトの第４部分は、前記第２コンタクトの第３部分の第４側壁から実質的に同一線上に延びる第４延長線よりも前記第３方向に突出する、ことを特徴とする請求項１１に記載の半導体装置。
【請求項１６】
前記第１コンタクトは、前記第２方向に沿って互いに向かい合う第３側壁と第４側壁とを含み、
前記第１コンタクトの第２部分は、前記第１コンタクトの第１部分の第３側壁から実質的に同一線上に延びる第３延長線よりも前記第２方向に突出し、
前記第１コンタクトの第２部分は、前記第１コンタクトの第１部分の第３側壁から実質的に同一線上に延びる第４延長線よりも前記第２方向に突出する、ことを特徴とする請求項１１に記載の半導体装置。
【請求項１７】
基板上に設けられ、第１方向に各々、延び、互いに隣接する第１フィン型パターン及び第２フィン型パターン、
前記第１フィン型パターン及び前記第２フィン型パターン上に設けられ、前記第１方向とは異なる第２方向に延びる第１ゲート構造体、
前記第１フィン型パターン及び前記第２フィン型パターン上に設けられ、前記第２方向に延びる第２ゲート構造体、
前記第１ゲート構造体及び前記第２ゲート構造体に隣接する前記第１フィン型パターン上の第１ソース／ドレイン、
前記第１ゲート構造体及び前記第２ゲート構造体に隣接する前記第２フィン型パターン上の第２ソース／ドレイン、及び
前記第１ソース／ドレイン及び前記第２ソース／ドレイン上に設けられ、前記第１ソース／ドレイン及び前記第２ソース／ドレインと接続されるコンタクト、を含み、
前記コンタクトは、互いに向かい合う前記第１ゲート構造体の側壁と前記第２ゲート構造体の側壁との間、及び、前記第１ゲート構造体の上面に対して実質的に垂直な前記第１ゲート構造体の側壁から延びる第１線と前記第２ゲート構造体の上面に対して実質的に垂直な前記第２ゲート構造体の側壁から延びる第２線との間に位置し、
前記コンタクトは、前記第１方向に沿って前記第１ゲート構造体に面している第１側壁と、前記第１方向に沿って前記第２ゲート構造体に面している第２側壁とを含み、
前記コンタクトは、第１部分と、前記第１部分上の第２部分とを含み、
前記コンタクトの第２部分は、前記コンタクトの第１部分の第１側壁から実質的に同一線上に延びる第１延長線よりも前記第１方向に突出し、
前記コンタクトの第２部分は、前記コンタクトの第１部分の第２側壁から実質的に同一線上に延びる第２延長線よりも前記第１方向に突出しない、ことを特徴とする半導体装置。
【請求項１８】
前記コンタクトは、前記第２方向に沿って互いに向かい合う第３側壁及び第４側壁を含み、
前記コンタクトの第２部分は、前記コンタクトの第１部分の第３側壁から実質的に同一線上に延びる第３延長線よりも前記第２方向に突出し、
前記コンタクトの第２部分は、前記コンタクトの第１部分の第３側壁から実質的に同一線上に延びる第４延長線よりも前記第２方向に突出する、ことを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記コンタクトは、前記第２部分上の第３部分をさらに含み、
前記コンタクトの第３部分は、前記コンタクトの第２部分の第１側壁から実質的に同一線上に延びる第３延長線よりも前記第１方向に突出せず、
前記コンタクトの第３部分は、前記コンタクトの第２部分の第２側壁から実質的に同一線上に延びる第４延長線よりも前記第１方向に突出する、ことを特徴とする請求項１７に記載の半導体装置。
【請求項２０】
前記コンタクトは、前記第２方向に沿って互いに向かい合う第３側壁及び第４側壁を含み、
前記コンタクトの第２部分は、前記コンタクトの第１部分の第３側壁から実質的に同一線上に延びる第３延長線よりも前記第２方向に突出し、
前記コンタクトの第２部分は、前記コンタクトの第１部分の第３側壁から実質的に同一線上に延びる第４延長線よりも前記第２方向に突出しない、ことを特徴とする請求項１７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置の密度を高めるためのスケーリング（ｓｃａｌｉｎｇ）技術の一つとして、基板上にフィン（ｆｉｎ）形状のシリコンボディ（ｂｏｄｙ）を形成し、シリコンボディの表面上にゲートを形成するＦｉｎＦＥＴ（フィン電界効果トランジスタ）と称されるマルチゲート（ｍｕｌｔｉ−ｇａｔｅ）トランジスタが提案された。
【０００３】
このようなマルチゲートトランジスタは、３次元のチャネルを用いるので、スケーリングが容易である。また、マルチゲートトランジスタのゲート長を増加せずに、電流制御能力を向上できる。それだけではなく、ドレイン電圧によってチャネル領域の電位が影響を受けるＳＣＥ（ｓｈｏｒｔ  ｃｈａｎｎｅｌ  ｅｆｆｅｃｔ）を効果的に抑制できる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、動作性能及び信頼性が改善された半導体装置を提供することにある。
本発明が解決しようとする課題は上述した課題に制限されず、上述していない別の課題は以降の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【０００５】
上記課題を解決するための本発明の半導体装置の一態様（ａｓｐｅｃｔ）は、互いに隣接し、第１方向に延びる第１トレンチ及び第２トレンチを含む下部層間絶縁膜、前記第１トレンチ内の、前記第１方向に延びる第１ゲート構造体、前記第２トレンチ内の、前記第１方向に延びる第２ゲート構造体、前記第１ゲート構造体及び前記第２ゲート構造体に隣接するソース／ドレイン、前記下部層間絶縁膜上の上部層間絶縁膜、及び前記上部層間絶縁膜及び前記下部層間絶縁膜内に設けられ、前記ソース／ドレインと接続されるコンタクト、を含み、前記コンタクトは互いに向かい合う第１側壁と第２側壁とを含み、前記コンタクトの第１側壁と前記コンタクトの第２側壁とは非対称であり、前記コンタクトは前記第１ゲート構造体及び前記第２ゲート構造体と垂直方向に重畳しない。
【０００６】
上記課題を解決するための本発明の半導体装置の他の態様は、基板上に設けられ、第１方向に延びる第１フィン型パターン、前記基板上に設けられ、第１トレンチ及び第２トレンチを含む下部層間絶縁膜であって、前記第１トレンチ及び前記第２トレンチが各々、前記第１方向とは異なる第２方向に延び、前記第１フィン型パターンと交差する下部層間絶縁膜、前記第１トレンチ内の第１ゲート構造体、前記第２トレンチ内の第２ゲート構造体、前記第１ゲート構造体及び前記第２ゲート構造体に隣接する、第１フィン型パターン上の第１ソース／ドレイン、前記下部層間絶縁膜上の上部層間絶縁膜、及び前記上部層間絶縁膜及び前記下部層間絶縁膜内に設けられ、前記第１ソース／ドレインと接続される第１コンタクト、を含み、
前記第１コンタクトは、互いに向かい合う前記第１ゲート構造体の側壁と前記第２ゲート構造体の側壁との間に位置し、且つ、前記第１ゲート構造体の上面に対して実質的に垂直に前記第１ゲート構造体の側壁から延びる第１線と前記第２ゲート構造体の上面に対して実質的に垂直に前記第２ゲート構造体の側壁から延びる第２線との間に位置し、前記第１方向に沿った断面視において、第１コンタクトは、前記第１ゲート構造体に面している第１側壁と、前記第２ゲート構造体に面している第２側壁とを含み、前記第１コンタクトは、第１部分と、前記第１部分上の第２部分と、を含み、前記第１コンタクトの第２部分は、前記第１コンタクトの第１部分の第１側壁から実質的に同一線上に延びる第１延長線よりも前記第１方向に突出し、前記第１コンタクトの第２部分は、前記第１コンタクトの第１部分の第２側壁から実質的に同一線上に延びる第２延長線よりも前記第１方向に突出しない。
【０００７】
上記課題を解決するための本発明の半導体装置の別の態様は、基板上に設けられ、第１方向に各々、延び、互いに隣接する第１フィン型パターン及び第２フィン型パターン、前記第１フィン型パターン及び前記第２フィン型パターン上に設けられ、前記第１方向とは異なる第２方向に延びる第１ゲート構造体、前記第１フィン型パターン及び前記第２フィン型パターン上に設けられ、前記第２方向に延びる第２ゲート構造体、前記第１ゲート構造体及び前記第２ゲート構造体に隣接する前記第１フィン型パターン上の第１ソース／ドレイン、前記第１ゲート構造体及び前記第２ゲート構造体に隣接する前記第２フィン型パターン上の第２ソース／ドレイン、及び前記第１ソース／ドレイン及び前記第２ソース／ドレイン上に設けられ、前記第１ソース／ドレイン及び前記第２ソース／ドレインと接続されるコンタクト、を含み、前記コンタクトは、互いに向かい合う前記第１ゲート構造体の側壁と前記第２ゲート構造体の側壁との間、及び、前記第１ゲート構造体の上面に対して実質的に垂直な前記第１ゲート構造体の側壁から延びる第１線と前記第２ゲート構造体の上面に対して実質的に垂直な前記第２ゲート構造体の側壁から延びる第２線との間に位置し、前記コンタクトは、前記第１方向に沿って前記第１ゲート構造体に面している第１側壁と、前記第１方向に沿って前記第２ゲート構造体に面している第２側壁とを含み、前記コンタクトは、第１部分と前記第１部分上の第２部分とを含み、前記コンタクトの第２部分は、前記コンタクトの第１部分の第１側壁から実質的に同一線上に延びる第１延長線よりも前記第１方向に突出し、前記コンタクトの第２部分は、前記コンタクトの第１部分の第２側壁から実質的に同一線上に延びる第２延長線よりも前記第１方向に突出しない。
【０００８】
本発明のその他の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【０００９】
本発明の半導体装置は特にフィンＦＥＴと称されるマルチゲートトランジスタに係り、ソース／ドレインと接続されるコンタクトの互いに向かい合う第１側壁と第２側壁とが非対称であり、且つ、コンタクトは前記第１ゲート構造体及び前記第２ゲート構造体と垂直方向に重畳しないので、動作性能及び信頼性が向上される。
【図面の簡単な説明】
【００１０】
【図１】本発明の幾つかの実施形態に係る半導体装置を説明するための平面図である。
【図２】図１のＡ−Ａに沿った断面図である。
【図３】図２のＰ部分を拡大して示す図である。
【図４】図１のＢ−Ｂに沿った断面図である。
【図５】図４のＱ部分を拡大して示す図である。
【図６】図１のＣ−Ｃに沿った断面図である。
【図７】本発明の幾つかの実施形態に係る半導体装置を説明するための図である。
【図８】図７のＱ部分を拡大して示す図である。
【図９】本発明の幾つかの実施形態に係る半導体装置を説明するための図である。
【図１０】図９のＰ部分を拡大して示す図である。
【図１１】図１のＢ−Ｂに沿った断面図である。
【図１２】図１１のＱ部分を拡大して示す図である。
【図１３】本発明の幾つかの実施形態に係る半導体装置を説明するための図である。
【図１４】本発明の幾つかの実施形態に係る半導体装置を説明するための図である。
【図１５】本発明の幾つかの実施形態に係る半導体装置を説明するための平面図である。
【図１６】本発明の幾つかの実施形態に係る半導体装置を説明するための平面図である。
【図１７】図１６のＢ−Ｂに沿った断面図である。
【図１８】図１６のＣ−Ｃに沿った断面図である。
【図１９】本発明の幾つかの実施形態に係る半導体装置を説明するための図である。
【図２０】本発明の幾つかの実施形態に係る半導体装置を説明するための平面図である。
【図２１】図２０のＤ−Ｄに沿った断面図である。
【図２２】図２１のＲ部分を拡大して示す図である。
【発明を実施するための形態】
【００１１】
本発明の幾つかの実施形態に係る半導体装置の図面では、例示的に、フィン型パターン形状のチャネル領域を含むフィン型トランジスタ（ＦｉｎＦＥＴ）を示したが、本発明はこれに限定されない。本発明の幾つかの実施形態に係る半導体装置は、トンネリングトランジスタ（ｔｕｎｎｅｌｉｎｇ  ＦＥＴ）、ナノワイヤーを含むトランジスタ、ナノシート（ｓｈｅｅｔ）を含むトランジスタ、又は３次元（３Ｄ）トランジスタを含み得る。また、本発明の幾つかの実施形態に係る半導体装置は、バイポーラ接合（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ）トランジスタや横型二重拡散トランジスタ（ＬＤＭＯＳ）などを含み得る。
【００１２】
なお、本発明の幾つかの実施形態に係る半導体装置は、フィン型パターンを用いた多チャネルトランジスタである場合について説明するが、平面（ｐｌａｎａｒ）トランジスタであり得る。
【００１３】
図１は本発明の幾つかの実施形態に係る半導体装置を説明するための平面図である。図２は図１のＡ−Ａに沿った断面図である。図３は図２のＰ部分を拡大して示す図である。図４は図１のＢ−Ｂに沿った断面図である。図５は図４のＱ部分を拡大して示す図である。図６は図１のＣ−Ｃに沿った断面図である。
【００１４】
説明の便宜のために、図１では、下部層間絶縁膜１９１及び上部層間絶縁膜１９２は図示していない。
【００１５】
図１乃至図６を参照すると、本発明の幾つかの実施形態に係る半導体装置は、第１フィン型パターン１１０、第１ゲート構造体１１５、第２ゲート構造体２１５、第１ゲートスペーサ１４０、第２ゲートスペーサ２４０、第１ソース／ドレイン１５０及び第１コンタクト１７０を含む。
【００１６】
基板１００は、バルクシリコン又はＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）であり得る。これとは異なり、基板１００は、シリコン基板であり得、又は、他の物質、例えば、シリコンゲルマニウム、ＳＧＯＩ（ｓｉｌｉｃｏｎ  ｇｅｒｍａｎｉｕｍ  ｏｎ  ｉｎｓｕｌａｔｏｒ）、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、リン化インジウム、ガリウム砒素又はアンチモン化ガリウムを含み得るが、これに限定されない。
【００１７】
第１フィン型パターン１１０は、基板１００から突出している。第１フィン型パターン１１０は、基板１００上に、第１方向Ｘ１に沿って長く延びる。例えば、第１フィン型パターン１１０は、第１方向Ｘ１に延びる長辺と、第２方向Ｙ１に延びる短辺とを含む。
【００１８】
第１フィン型パターン１１０は、基板１００の一部であるか、又は、基板１００から成長したエピ層（ｅｐｉｔａｘｉａｌ  ｌａｙｅｒ）を含む。第１フィン型パターン１１０は、元素半導体物質、例えば、シリコン及び／又はゲルマニウムを含む元素半導体物質からなるか、或いは、化合物半導体、例えば、ＩＶ−ＩＶ族化合物半導体又はＩＩＩ−Ｖ族化合物半導体からなる。
【００１９】
具体的に、ＩＶ−ＩＶ族化合物半導体を例として挙げると、第１フィン型パターン１１０は、炭素（Ｃ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）及びスズ（Ｓｎ）のうちの少なくとも２つを含む二元系化合物（ｂｉｎａｒｙ  ｃｏｍｐｏｕｎｄ）、三元系化合物（ｔｅｒｎａｒｙ  ｃｏｍｐｏｕｎｄ）、又はこれらにＩＶ族元素がドープされた化合物である。
【００２０】
ＩＩＩ−Ｖ族化合物半導体を例として挙げると、第１フィン型パターン１１０は、ＩＩＩ族元素であるアルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）のうちの少なくとも一つと、Ｖ族元素であるリン（Ｐ）、ヒ素（Ａｓ）及びアンチモン（Ｓｂ）の何れかと、が結合して形成される二元系化合物、三元系化合物又は四元系化合物の何れかである。
【００２１】
本発明の幾つかの実施形態に係る半導体装置においては、第１フィン型パターン１１０は、シリコンを含むシリコンフィン型パターンである場合について説明するが、実施形態はこれらに限定されない。
【００２２】
フィールド絶縁膜１０５は基板１００上に形成される。フィールド絶縁膜１０５は第１フィン型パターン１１０の一部を覆う。例えば、フィールド絶縁膜１０５は第１フィン型パターン１１０の側壁の一部を覆う。
【００２３】
第１フィン型パターン１１０の上部は、第１フィン型パターン１１０の長辺に隣接して形成されたフィールド絶縁膜１０５の上面よりも上方に突出している。第１フィン型パターン１１０は、基板１００上のフィールド絶縁膜１０５によって定義される。
【００２４】
フィールド絶縁膜１０５は、例えば、シリコン酸化膜、シリコン窒化膜、及び／又はシリコン酸窒化膜のうちの少なくとも一つを含む。
【００２５】
また、フィールド絶縁膜１０５は、第１フィン型パターン１１０とフィールド絶縁膜１０５との間に形成される少なくとも一つのフィールドライナー膜をさらに含み得る。フィールド絶縁膜１０５がフィールドライナー膜をさらに含む場合、フィールドライナー膜は、ポリシリコン、非晶質シリコン、シリコン酸窒化物、シリコン窒化物、及び／又はシリコン酸化物のうちの少なくとも一つからなる。
【００２６】
下部層間絶縁膜１９１は基板１００上に形成される。下部層間絶縁膜１９１はフィールド絶縁膜１０５を覆う。下部層間絶縁膜１９１は、互いに隣接する第１トレンチ１４０ｔ及び第２トレンチ２４０ｔを含む。
【００２７】
第１トレンチ１４０ｔ及び第２トレンチ２４０ｔは第２方向Ｙ１に長く延びる。第１トレンチ１４０ｔ及び第２トレンチ２４０ｔは第１フィン型パターン１１０と交差する。
【００２８】
上部層間絶縁膜１９２は下部層間絶縁膜１９１上に形成される。下部層間絶縁膜１９１及び上部層間絶縁膜１９２は、各々、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、ＦＯＸ（Ｆｌｏｗａｂｌｅ  Ｏｘｉｄｅ）、ＴＯＳＺ（ＴｏｎｅｎＳｉｌａＺｅｎｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａ  Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａ  Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａ  Ｇｌａｓｓ）、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａ  Ｇｌａｓｓ）、ＰＥＴＥＯＳ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）、ＦＳＧ（Ｆｌｕｏｒｉｄｅ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＣＤＯ（Ｃａｒｂｏｎ  Ｄｏｐｅｄ  ｓｉｌｉｃｏｎ  Ｏｘｉｄｅ）、キセロゲル（Ｘｅｒｏｇｅｌ）、エーロゲル（Ａｅｒｏｇｅｌ）、Ａｍｏｒｐｈｏｕｓ  Ｆｌｕｏｒｉｎａｔｅｄ  Ｃａｒｂｏｎ、ＯＳＧ（Ｏｒｇａｎｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、パリレン（Ｐａｒｙｌｅｎｅ）、ＢＣＢ（ｂｉｓ−ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ）、ＳｉＬＫ、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、多孔質重合体（ｐｏｒｏｕｓ  ｐｏｌｙｍｅｒｉｃ  ｍａｔｅｒｉａｌ）、又はこれらの組み合わせからなるが、これらに限定されない。
【００２９】
第１ゲートスペーサ１４０及び第２ゲートスペーサ２４０は、フィールド絶縁膜１０５及び第１フィン型パターン１１０上に形成される。第１ゲートスペーサ１４０及び第２ゲートスペーサ２４０は、各々、第２方向Ｙ１に長く延びる。
【００３０】
第１ゲートスペーサ１４０は第１トレンチ１４０ｔを定義する。第２ゲートスペーサ２４０は第２トレンチ２４０ｔを定義する。
【００３１】
第１ゲートスペーサ１４０の外側壁及び第２ゲートスペーサ２４０の外側壁は、各々、下部層間絶縁膜１９１に隣接する。例えば、第１ゲートスペーサ１４０の上面及び第２ゲートスペーサ２４０の上面は、下部層間絶縁膜１９１の上面と同一平面をなす。上部層間絶縁膜１９２は、第１ゲートスペーサ１４０及び第２ゲートスペーサ２４０上に形成される。
【００３２】
第１ゲートスペーサ１４０及び第２ゲートスペーサ２４０は、各々、例えば、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、シリコン酸化物（ＳｉＯ２）、シリコン酸炭窒化物（ＳｉＯＣＮ）、及びこれらの組み合わせのうちの少なくとも一つを含む。
【００３３】
第１ゲートスペーサ１４０及び第２ゲートスペーサ２４０は、各々、単一膜として示されているが、これに制限されない。幾つかの実施形態において、第１ゲートスペーサ１４０及び第２ゲートスペーサ２４０の少なくとも一つは、多重膜の構造を持ち得る。
【００３４】
第１ゲート構造体１１５は第１トレンチ１４０ｔ内に形成される。第１ゲート構造体１１５は第１トレンチ１４０ｔを埋める。第１ゲート構造体１１５は第２方向Ｙ１に沿って延びる。第１ゲート構造体１１５の上面は下部層間絶縁膜１９１の上面と同一平面をなす。
【００３５】
第１ゲート構造体１１５は、第１フィン型パターン１１０及びフィールド絶縁膜１０５上に形成される。第１ゲート構造体１１５は第１フィン型パターン１１０と交差する。第１ゲート構造体１１５は第１ゲート絶縁膜１３０と第１ゲート電極１２０を含む。
【００３６】
第１ゲート絶縁膜１３０は第１トレンチ１４０ｔの側壁及び底面に沿って形成される。第１ゲート絶縁膜１３０は、フィールド絶縁膜１０５よりも上方に突出した第１フィン型パターン１１０のプロファイルの上面と、フィールド絶縁膜１０５の上面に沿って形成される。
【００３７】
第１ゲート電極１２０は第１ゲート絶縁膜１３０上に形成される。第１ゲート電極１２０は、フィールド絶縁膜１０５の上面よりも上方に突出した第１フィン型パターン１１０の一部を覆う。
【００３８】
第２ゲート構造体２１５は第２トレンチ２４０ｔ内に形成される。第２ゲート構造体２１５は第２トレンチ２４０ｔを埋める。第２ゲート構造体２１５は第２方向Ｙ１に沿って延びる。第２ゲート構造体２１５は第１ゲート構造体１１５に隣接して形成される。第２ゲート構造体２１５の上面は下部層間絶縁膜１９１の上面と同一平面をなす。
【００３９】
第２ゲート構造体２１５は、第１フィン型パターン１１０及びフィールド絶縁膜１０５上に形成される。第２ゲート構造体２１５は第１フィン型パターン１１０と交差する。第２ゲート構造体２１５は第２ゲート絶縁膜２３０と第２ゲート電極２２０を含む。
【００４０】
第２ゲート絶縁膜２３０は、第２トレンチ２４０ｔの側壁及び底面に沿って形成される。第２ゲート絶縁膜２３０は、フィールド絶縁膜１０５よりも上方に突出した第１フィン型パターン１１０のプロファイルの上面と、フィールド絶縁膜１０５の上面に沿って形成される。
【００４１】
第２ゲート電極２２０は第２ゲート絶縁膜２３０上に形成される。第２ゲート電極２２０は、フィールド絶縁膜１０５の上面よりも上方に突出した第１フィン型パターン１１０の一部を覆う。
【００４２】
幾つかの実施形態において、第１ゲート絶縁膜１３０と第１フィン型パターン１１０との間、及び／又は第２ゲート絶縁膜２３０と第１フィン型パターン１１０との間には、界面膜（ｉｎｔｅｒｆａｃｉａｌ  ｌａｙｅｒ、図示せず）が各々、さらに形成される。
【００４３】
第１フィン型パターン１１０がシリコンフィン型パターンである場合、界面膜は、例えば、シリコン酸化物を含む。第１フィン型パターン１１０が含む物質に応じて、界面膜は変わり得る。
【００４４】
第１ゲート電極１２０及び第２ゲート電極２２０は、各々、例えば、チタン窒化物（ＴｉＮ）、タンタル炭化物（ＴａＣ）、タンタル窒化物（ＴａＮ）、チタンシリコン窒化物（ＴｉＳｉＮ）、タンタルシリコン窒化物（ＴａＳｉＮ）、タンタルチタン窒化物（ＴａＴｉＮ）、チタニウムアルミニウム窒化物（ＴｉＡｌＮ）、タンタルアルミニウム窒化物（ＴａＡｌＮ）、タングステン窒化物（ＷＮ）、ルテニウム（Ｒｕ）、チタンアルミニウム（ＴｉＡｌ）、チタンアルミニウム炭窒化物（ＴｉＡｌＣＮ）、チタンアルミニウム炭化物（ＴｉＡｌＣ）、チタン炭化物（ＴｉＣ）、タンタル炭窒化物（ＴａＣＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、コバルト（Ｃｏ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、ニッケル白金（Ｎｉ−Ｐｔ）、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、ニオブ炭化物（ＮｂＣ）、モリブデン（Ｍｏ）、モリブデン窒化物（ＭｏＮ）、モリブデン炭化物（ＭｏＣ）、タングステン炭化物（ＷＣ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、銀（Ａｇ）、金（Ａｕ）、亜鉛（Ｚｎ）、バナジウム（Ｖ）、及びこれらの組み合わせのうちの少なくとも一つを含む。第１ゲート電極１２０及び第２ゲート電極２２０は、各々、導電性金属酸化物、導電性金属酸窒化物などを含み、上述した物質が酸化された形態を含み得る。
【００４５】
第１ゲート絶縁膜１３０及び第２ゲート絶縁膜２３０は、シリコン酸化膜よりも高い誘電定数を有する高誘電体物質を含み得る。例えば、第１ゲート絶縁膜１３０及び第２ゲート絶縁膜２３０は、ハフニウム酸化物（ｈａｆｎｉｕｍ  ｏｘｉｄｅ）、ハフニウムシリコン酸化物（ｈａｆｎｉｕｍ  ｓｉｌｉｃｏｎ  ｏｘｉｄｅ）、ハフニウムアルミニウム酸化物（ｈａｆｎｉｕｍ  ａｌｕｍｉｎｕｍ  ｏｘｉｄｅ）、ランタン酸化物（ｌａｎｔｈａｎｕｍ＿ｏｘｉｄｅ）、ランタンアルミニウム酸化物（ｌａｎｔｈａｎｕｍ  ａｌｕｍｉｎｕｍ  ｏｘｉｄｅ）、ジルコニウム酸化物（ｚｉｒｃｏｎｉｕｍ  ｏｘｉｄｅ）、ジルコニウムシリコン酸化物（ｚｉｒｃｏｎｉｕｍ  ｓｉｌｉｃｏｎ  ｏｘｉｄｅ）、タンタル酸化物（ｔａｎｔａｌｕｍ  ｏｘｉｄｅ）、チタン酸化物（ｔｉｔａｎｉｕｍ  ｏｘｉｄｅ）、バリウムストロンチウムチタン酸化物（ｂａｒｉｕｍ  ｓｔｒｏｎｔｉｕｍ  ｔｉｔａｎｉｕｍ  ｏｘｉｄｅ）、バリウムチタン酸化物（ｂａｒｉｕｍ  ｔｉｔａｎｉｕｍ  ｏｘｉｄｅ）、ストロンチウムチタン酸化物（ｓｔｒｏｎｔｉｕｍ  ｔｉｔａｎｉｕｍ  ｏｘｉｄｅ）、イットリウム酸化物（ｙｔｔｒｉｕｍ  ｏｘｉｄｅ）、アルミニウム酸化物（ａｌｕｍｉｎｕｍ  ｏｘｉｄｅ）、鉛スカンジウムタンタル酸化物（ｌｅａｄ  ｓｃａｎｄｉｕｍ  ｔａｎｔａｌｕｍ  ｏｘｉｄｅ）、及び／又は鉛亜鉛ニオブ酸塩（ｌｅａｄ  ｚｉｎｃ  ｎｉｏｂａｔｅ）の中から少なくとも一つを含む。
【００４６】
第１ソース／ドレイン１５０は、第１ゲート構造体１１５と第２ゲート構造体２１５との間に、且つ第１ゲート構造体１１５及び第２ゲート構造体２１５に隣接して形成される。第１ソース／ドレイン１５０は、例えば、エピタキシャル工程を用いて成長したエピタキシャルパターンを含む。第１ソース／ドレイン１５０は第１フィン型パターン１１０上に配置される。
【００４７】
一例として、第１フィン型パターン１１０がＰＭＯＳトランジスタのチャネル領域を含む場合、第１ソース／ドレイン１５０は圧縮応力物質を含む。例えば、圧縮応力物質は、Ｓｉに比べて格子定数が大きい物質であり、例えばＳｉＧｅが挙げられる。圧縮応力物質は、第１フィン型パターン１１０に圧縮応力を加えてチャネル領域のキャリアの移動度（ｍｏｂｉｌｉｔｙ）を向上できる。
【００４８】
他の例として、第１フィン型パターン１１０がＮＭＯＳトランジスタのチャネル領域を含む場合、第１ソース／ドレイン１５０は引張応力物質を含むことができる。例えば、第１フィン型パターン１１０がＳｉであるとき、第１エピタキシャルパターン１５０及び第２エピタキシャルパターン２５０は、Ｓｉよりも格子定数の小さい物質（例えば、ＳｉＣ）であり得る。引張応力物質は、第１フィン型パターン１１０に引張応力を加えてチャネル領域のキャリアの移動度を向上できる。又は、第１フィン型パターン１１０がシリコン（Ｓｉ）であるとき、第１ソース／ドレイン１５０は各々、シリコンエピタキシャルパターンをできる。
【００４９】
幾つかの実施形態において、第１ソース／ドレイン１５０は、エピタキシャルパターンを含むのではなく、第１フィン型パターン１１０内にｐ型不純物又はｎ型不純物をドープして形成された高濃度不純物領域であり得る。
【００５０】
第１コンタクト１７０は第１ソース／ドレイン１５０上に形成される。第１コンタクト１７０は第１ソース／ドレイン１５０と電気的に及び／又は物理的に接続できる。
【００５１】
第１コンタクト１７０は、上部層間絶縁膜１９２及び下部層間絶縁膜１９１内に形成される。第１コンタクト１７０は、上部層間絶縁膜１９２及び下部層間絶縁膜１９１に亘って形成された第１コンタクトホール１７０ｔを埋める。
【００５２】
第１コンタクト１７０は第１バリア導電膜１７１と第１充填導電膜１７２を含む。第１充填導電膜１７２は第１バリア導電膜１７１上に形成される。
【００５３】
第１コンタクト１７０は統合構造（ｉｎｔｅｇｒａｌ  ｓｔｒｕｃｔｕｒｅ、一体構造）であり得る。例えば、第１バリア導電膜１７１及び第１充填導電膜１７２は、各々、同じレベルで形成できる。ここで、「同じレベル」とは、同一の製造工程段階で形成されることを意味する。
【００５４】
第１コンタクト１７０は、互いに向かい合う第１ゲート構造体の側壁１１５ｓと第２ゲート構造体の側壁２１５ｓとの間、及び第１ゲート構造体の側壁の延長線１１５ｓ＿ＥＬと第２ゲート構造体の側壁の延長線２１５ｓ＿ＥＬとの間に位置する。第１コンタクト１７０の一部は、第１ゲート構造体の側壁１１５ｓと第２ゲート構造体の側壁２１５ｓとの間に位置し、第１コンタクト１７０の残りは、第１ゲート構造体の側壁の延長線１１５ｓ＿ＥＬと第２ゲート構造体の側壁の延長線２１５ｓ＿ＥＬとの間に位置する。
【００５５】
第１ゲート構造体の側壁の延長線１１５ｓ＿ＥＬは、第１ゲート構造体の側壁１１５ｓから延び、第１ゲート構造体１１５の上面に対して垂直な線として定義される。同様に、第２ゲート構造体の側壁の延長線２１５ｓ＿ＥＬは、第２ゲート構造体の側壁２１５ｓから延び、第２ゲート構造体２１５の上面に対して垂直な線として定義される。
【００５６】
本発明の幾つかの実施形態に係る半導体装置において、平面視で、第１コンタクト１７０は、第１ゲート構造体１１５及び第２ゲート構造体２１５と垂直方向に重畳しない。また、第１コンタクト１７０は、第１ゲートスペーサ１４０の少なくとも一部及び第２ゲートスペーサ２４０の少なくとも一部と垂直方向に重畳しなくてもよい。
【００５７】
例えば、図１において、第１コンタクト１７０は、第１ゲートスペーサ１４０及び第２ゲートスペーサ２４０と垂直方向に重畳しない。平面視において、第１コンタクト１７０は、第１ゲートスペーサ１４０の上面及び第２ゲートスペーサ２４０の上面と垂直方向に重畳する部分を含まない。
【００５８】
第１バリア導電膜１７１は、第１コンタクトホール１７０ｔのプロファイルに沿って形成される。第１充填導電膜１７２は、第１バリア導電膜１７１によって定義されるリセス空間を埋める。図１において、Ｘ１−Ｙ１平面と交差する第１コンタクト１７０の断面が、角部がラウンドされた四角形である場合を示したが、説明の便宜のためのものに過ぎず、これに限定されない。
【００５９】
第１バリア導電膜１７１は、例えば、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タングステン窒化物（ＷＮ）及び／又はタングステン炭窒化物（ＷＣＮ）のうちの少なくとも一つを含む。第１充填導電膜１７２は、例えば、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）及び／又はドープされたポリシリコンのうちの少なくとも一つを含むことができる。
【００６０】
図２及び図３を用いて、第１コンタクト１７０の形状を第１方向Ｘ１に切断した断面図の観点から説明する。第１方向Ｘ１に切断した断面図は、第１フィン型パターン１１０が延びる方向に半導体装置を切断した図である。
【００６１】
第１方向Ｘ１に切断した断面図において、第１コンタクト１７０は、互いに向かい合う第１側壁１７０ｓａと第２側壁１７０ｓｂを含む。第１コンタクトの第１側壁１７０ｓａは第１ゲート構造体１１５に隣接し、第１コンタクトの第２側壁１７０ｓｂは第２ゲート構造体２１５に隣接する。第１コンタクトの第１側壁１７０ｓａは第１ゲート構造体の側壁１１５ｓに面し、第１コンタクトの第２側壁１７０ｓｂは第２ゲート構造体の側壁２１５ｓに面している。
【００６２】
本発明の幾つかの実施形態に係る半導体装置において、第１コンタクトの第１側壁１７０ｓａと第１コンタクトの第２側壁１７０ｓｂとは非対称である。
【００６３】
一例として、第１コンタクト１７０は、第１ソース／ドレイン１５０上に配置される第１部分１７５と、第１コンタクトの第１部分１７５上に配置される第２部分１７６とを含む。
【００６４】
第１コンタクトの第１側壁１７０ｓａは、第１コンタクトの第１部分の第１側壁１７５ｓａと、第１コンタクトの第２部分の第１側壁１７６ｓａを含む。第１コンタクトの第２側壁１７０ｓｂは、第１コンタクトの第１部分の第２側壁１７５ｓｂと、第１コンタクトの第２部分の第２側壁１７６ｓｂを含む。
【００６５】
第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第１側壁の延長線１７５ｓａ＿ＥＬよりも第１方向Ｘ１に突出している。第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第１側壁の延長線１７５ｓａ＿ＥＬから第１ゲート構造体の側壁１１５ｓに向かって第１方向Ｘ１に突出している。
【００６６】
一方、第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第２側壁の延長線１７５ｓｂ＿ＥＬよりも第１方向Ｘ１に突出しない。第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第２側壁の延長線１７５ｓｂ＿ＥＬから第２ゲート構造体の側壁２１５ｓに向かって第１方向Ｘ１に突出しない。
【００６７】
第１コンタクトの第１部分の第１側壁の延長線１７５ｓａ＿ＥＬは、第１コンタクトの第１部分の第１側壁１７５ｓａと並び得る。幾つかの実施形態において、第１コンタクトの第１部分の第１側壁の延長線１７５ｓａ＿ＥＬは、第１コンタクトの第１部分の第１側壁１７５ｓａと同一線上に存在し得る。第１コンタクトの第１部分の第２側壁の延長線１７５ｓｂ＿ＥＬは、第１コンタクトの第１部分の第２側壁１７５ｓｂと並び得る。幾つかの実施形態において、第１コンタクトの第１部分の第２側壁の延長線１７５ｓｂ＿ＥＬは、第１コンタクトの第１部分の第２側壁１７５ｓｂと同一線上に存在し得る。
【００６８】
図３において、第１コンタクトの第１部分の第２側壁の延長線１７５ｓｂ＿ＥＬが、第１コンタクトの第２部分の第２側壁１７６ｓｂと同一線上に整列される場合を示したが、これに限定されない。
【００６９】
第１コンタクトの第１部分１７５は、第１ゲート構造体の側壁１１５ｓと第２ゲート構造体の側壁２１５ｓとの間、及び第１ゲート構造体の側壁の延長線１１５ｓ＿ＥＬと第２ゲート構造体の側壁の延長線２１５ｓ＿ＥＬとの間に位置する。第１コンタクトの第１部分１７５は、下部層間絶縁膜１９１及び上部層間絶縁膜１９２の内に配置される。
【００７０】
第１コンタクトの第２部分１７６は、第１ゲート構造体の側壁１１５ｓと第２ゲート構造体の側壁２１５ｓとの間に位置せず、第１ゲート構造体の側壁の延長線１１５ｓ＿ＥＬと第２ゲート構造体の側壁の延長線２１５ｓ＿ＥＬとの間に位置する。第１コンタクトの第２部分１７６は、上部層間絶縁膜１９２の内のみに配置される。即ち、第１コンタクトの第２部分１７６は、第１ゲート構造体１１５の上面及び第２ゲート構造体２１５の上面よりも上方に位置する。
【００７１】
本発明の幾つかの実施形態に係る半導体装置において、第１コンタクトの第２部分１７６の高さｈ３１は、第１コンタクト１７０の上面から第１ゲート構造体１１５の上面までの距離ｈ１よりも小さい。言い換えれば、第１ゲート構造体１１５の上面から第１コンタクトの第２部分１７６までの高さ（ｈ１−ｈ３１）は、０よりも大きい。
【００７２】
他の例として、第１コンタクト１７０は、中央部１７０ＣＲと、中央部１７０ＣＲから突出した第１突出部１７０ＰＡとを含む。
【００７３】
第１コンタクトの中央部１７０ＣＲは、下部層間絶縁膜１９１及び上部層間絶縁膜１９２内に配置される。第１コンタクトの中央部１７０ＣＲは、第１ソース／ドレイン１５０から上部層間絶縁膜１９２の上面まで延びる。第１コンタクトの中央部１７０ＣＲの側壁は変曲点を含まなくてもよい。
【００７４】
第１コンタクトの中央部１７０ＣＲは、第１コンタクトの第１部分の側壁１７５ｓａ、１７５ｓｂと、第１コンタクトの第１部分の側壁の延長線１７５ｓａ＿ＥＬ、１７５ｓｂ＿ＥＬによって定義される。
【００７５】
第１コンタクトの第１突出部１７０ＰＡは、上部層間絶縁膜１９２内のみに配置される。第１コンタクトの第１突出部１７０ＰＡは、第１コンタクトの中央部１７０ＣＲから第１ゲート構造体１１５の上方に向かって第１、第２ゲート構造体の側壁の延長線１１５ｓ＿ＥＬを越えて第１方向Ｘ１に突出し得る。
【００７６】
図３に示す実施形態では、第１コンタクト１７０は、第１コンタクトの中央部１７０ＣＲから第２ゲート構造体２１５の上方に向かって第１方向Ｘ１に突出する突出部を含まない。
【００７７】
図２及び図３に示すように、第１コンタクトの第１側壁１７０ｓａは、第１コンタクトの第１部分１７５の下部領域（例えば、第１コンタクトの第１部分の第１側壁１７５ｓａ）と、第１コンタクトの第１部分１７５の上部領域（例えば、第１コンタクトの第２部分の第１側壁１７６ｓａ）とを含む。第１コンタクトの第１側壁１７０ｓａの下部領域は、第１コンタクトの第１側壁１７０ｓａの中間領域を介して第１コンタクトの第１側壁１７０ｓａの上部領域に連結される。第１コンタクトの第１部分１７５の上部領域と下部領域は、実質的に垂直（例えば、傾きの絶対値が１以上であり得るが、実施形態はこれに限定されない。）に延びる。第１コンタクトの第１側壁１７０ｓａの中間領域は、実質的に水平（例えば、傾きの絶対値が１よりも小さいことができるが、実施形態はこれに限定されない。）に延びる。図２及び図３に示すように、第１コンタクトの第２側壁１７０ｓｂは、実質的に水平に延びる中間領域を含まない。幾つかの実施形態において、第１コンタクトの第２側壁１７０ｓｂは、全て実質的に垂直（例えば、傾きが１以上であり得るが、実施形態はこれに限定されない。）に延びる。
【００７８】
次に、図４及び図５を用いて、第１コンタクト１７０の形状を第２方向Ｙ１に切断した断面図の観点から説明する。第２方向Ｙ１に切断した断面図は、第１ゲート電極１２０又は第２ゲート電極２２０が延びる方向に半導体装置を切断した図であり得る。
【００７９】
第２方向Ｙ１に切断した断面図において、第１コンタクト１７０は、互いに向かい合う第３側壁１７０ｓｃと第４側壁１７０ｓｄを含む。
【００８０】
第１コンタクトの第３側壁１７０ｓｃは、第１コンタクトの第１部分の第３側壁１７５ｓｃと、第１コンタクトの第２部分の第３側壁１７６ｓｃとを含む。第１コンタクトの第４側壁１７０ｓｄは、第１コンタクトの第１部分の第４側壁１７５ｓｄと、第１コンタクトの第２部分の第４側壁１７６ｓｄとを含む。
【００８１】
第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬよりも第２方向Ｙ１に突出する。第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬよりも第２方向Ｙ１に突出する。
【００８２】
第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬは、第１コンタクトの第１部分の第３側壁１７５ｓｃと並び得る。幾つかの実施形態において、第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬは、第１コンタクトの第１部分の第３側壁１７５ｓｃと同一線上に存在し得る。第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬは、第１コンタクトの第１部分の第４側壁１７５ｓｄと並び得る。幾つかの実施形態において、第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬは、第１コンタクトの第１部分の第４側壁１７５ｓｄと同一線上に存在し得る。
【００８３】
図５において、第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬよりも第２方向Ｙ１に突出した第１コンタクトの第２部分１７６の幅が、第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬよりも第２方向Ｙ１に突出した第１コンタクトの第２部分１７６の幅と同じである場合を示したが、本発明の技術的思想はこれに限定されない。
【００８４】
図７は本発明の幾つかの実施形態に係る半導体装置を説明するための図である。図８は図７のＱ部分を拡大して示す図である。説明の便宜上、図１乃至図６を用いて説明したのとは異なる点を中心に説明する。
参考までに、図７は図１のＢ−Ｂに沿った断面図である。
【００８５】
図７及び図８を参照すると、本発明の幾つかの実施形態に係る半導体装置において、第１コンタクトの第３側壁１７０ｓｃと第１コンタクトの第４側壁１７０ｓｄとは非対称である。
【００８６】
例えば、第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬよりも第２方向Ｙ１に突出しない。しかし、第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬよりも第２方向Ｙ１に突出する。
【００８７】
図９は本発明の幾つかの実施形態に係る半導体装置を説明するための図である。図１０は図９のＰ部分を拡大して示す図である。説明の便宜上、図１乃至図６を用いて説明したのとは異なる点を中心に説明する。  図１１は図１のＢ−Ｂに沿った断面図である。図１２は図１１のＱ部分を拡大して示す図である。
参考までに、図９は図１のＡ−Ａに沿った断面図である。
【００８８】
図９及び図１０を参照すると、本発明の幾つかの実施形態に係る半導体装置において、第１コンタクト１７０は、第１コンタクトの第２部分１７６上の第１コンタクトの第３部分１７７をさらに含む。
【００８９】
第１コンタクトの第１側壁１７０ｓａは、第１コンタクトの第１部分の第１側壁１７５ｓａと、第１コンタクトの第２部分の第１側壁１７６ｓａと、第１コンタクトの第３部分の第１側壁１７７ｓａとを含む。第１コンタクトの第２側壁１７０ｓｂは、第１コンタクトの第１部分の第２側壁１７５ｓｂと、第１コンタクトの第２部分の第２側壁１７６ｓｂと、第１コンタクトの第３部分の第２側壁１７７ｓｂとを含む。
【００９０】
第１コンタクトの第３部分１７７は、第１コンタクトの第２部分の第１側壁の延長線１７６ｓａ＿ＥＬよりも第１方向Ｘ１に突出しない。第１コンタクトの第３部分１７７は、第１コンタクトの第２部分の第１側壁の延長線１７６ｓａ＿ＥＬから第１ゲート構造体の側壁１１５ｓの上方に向かって第１方向Ｘ１に突出しない。
【００９１】
一方、第１コンタクトの第３部分１７７は、第１コンタクトの第２部分の第２側壁の延長線１７６ｓｂ＿ＥＬよりも第１方向Ｘ１に突出している。第１コンタクトの第３部分１７７は、第１コンタクトの第２部分の第２側壁の延長線１７６ｓｂ＿ＥＬから第２ゲート構造体の側壁２１５ｓの上方に向かって第１方向Ｘ１に突出している。
【００９２】
第１コンタクトの第２部分の第１側壁の延長線１７６ｓａ＿ＥＬは、第１コンタクトの第２部分の第１側壁１７６ｓａと並び得る。幾つかの実施形態において、第１コンタクトの第２部分の第１側壁の延長線１７６ｓａ＿ＥＬは、第１コンタクトの第２部分の第１側壁１７６ｓａと同一線上に存在し得る。第１コンタクトの第２部分の第２側壁の延長線１７６ｓｂ＿ＥＬは、第１コンタクトの第２部分の第２側壁１７６ｓｂと並び得る。幾つかの実施形態において、第１コンタクトの第２部分の第２側壁の延長線１７６ｓｂ＿ＥＬは、第１コンタクトの第２部分の第２側壁１７６ｓｂと同一線上に存在し得る。
【００９３】
図１０において、第１コンタクトの第２部分の第１側壁の延長線１７６ｓａ＿ＥＬが、第１コンタクトの第３部分の第１側壁１７７ｓａと同一線上に整列される場合を示したが、これに限定されない。また、第１コンタクトの第１部分の第２側壁の延長線１７５ｓｂ＿ＥＬは、第１コンタクトの第２部分の第２側壁の延長線１７６ｓｂ＿ＥＬと同一線上に整列される場合を示したが、これに限定されない。
【００９４】
第１コンタクトの第２部分１７６及び第１コンタクトの第３部分１７７は、第１ゲート構造体の側壁１１５ｓと第２ゲート構造体の側壁２１５ｓとの間に位置せず、第１ゲート構造体の側壁の延長線１１５ｓ＿ＥＬと第２ゲート構造体の側壁の延長線２１５ｓ＿ＥＬとの間に位置する。第１コンタクトの第２部分１７６及び第１コンタクトの第３部分１７７は、上部層間絶縁膜１９２の内のみに配置される。即ち、第１コンタクトの第２部分１７６及び第１コンタクトの第３部分１７７は、第１ゲート構造体１１５の上面及び第２ゲート構造体２１５の上面よりも上方に位置する。
【００９５】
本発明の幾つかの実施形態に係る半導体装置において、第１コンタクトの第２部分１７６の最下部から第１コンタクト１７０の上面までの高さｈ３１は、第１ゲート構造体１１５の上面から第１コンタクト１７０の上面までの高さｈ１よりも小さい。また、第１コンタクトの第３部分１７７の最下部から第１コンタクト１７０の上面までの高さｈ３２は、第２ゲート構造体２１５の上面から第１コンタクト１７０の上面までの高さｈ２よりも小さい。
【００９６】
言い換えれば、第１コンタクト１７０は、中央部１７０ＣＲと、中央部１７０ＣＲから突出した第１突出部１７０ＰＡ及び第２突出部１７０ＰＢを含む。
【００９７】
第１コンタクトの第１突出部１７０ＰＡは、上部層間絶縁膜１９２の内のみに配置される。第１コンタクトの第１突出部１７０ＰＡは、第１コンタクトの中央部１７０ＣＲから第１ゲート構造体１１５の上方に向かって第１方向Ｘ１に突出する。
【００９８】
第１コンタクトの第２突出部１７０ＰＢは上部層間絶縁膜１９２の内のみに配置される。第１コンタクトの第２突出部１７０ＰＢは、第１コンタクトの中央部１７０ＣＲから第２ゲート構造体２１５の上方に向かって第１方向Ｘ１に突出する。
【００９９】
幾つかの実施形態において、高さｈ３１は、第１コンタクトの第１突出部１７０ＰＡの高さと対応し、高さｈ３２は、第１コンタクトの第２突出部１７０ＰＢの高さと対応する。本発明の幾つかの実施形態に係る半導体装置において、第１コンタクトの第１突出部１７０ＰＡの高さｈ３１は、第１コンタクトの第２突出部１７０ＰＢの高さｈ３２と異なる。例えば、第１コンタクトの第１突出部１７０ＰＡの高さｈ３１は、第１コンタクトの第２突出部１７０ＰＢの高さｈ３２よりも大きい。
【０１００】
また、第１コンタクトの第１突出部１７０ＰＡの高さｈ３１は、第１コンタクト１７０の上面から第１ゲート構造体１１５の上面までの距離ｈ１よりも小さい。第１コンタクトの第２突出部１７０ＰＢの高さｈ３２は、第１コンタクト１７０の上面から第２ゲート構造体２１５の上面までの距離ｈ２よりも小さい。
【０１０１】
第１コンタクト１７０を第２方向Ｙ１に切断した断面図（図１１，  図１２）において、上述の第１コンタクトの第１側壁１７０ｓａと同様に、第１コンタクトの第２部分１７６の第３側壁１７６ｓｃ及び第１コンタクトの第３部分１７７の第３側壁１７７ｓｃは、第１コンタクトの第１部分１７５の第３側壁１７５ｓｃの延長線１７５ｓｃ＿ＥＬよりも第２方向Ｙ１に突出する。
また、第１コンタクトの第２側壁１７０ｓｂと同様に、第１コンタクトの第３部分１７７の第４側壁１７７ｓｄは、第１コンタクトの第１部分１７５の第４側壁１７５ｓｄの延長線１７５ｓｄ＿ＥＬ及び第１コンタクトの第２部分１７６の第４側壁１７６ｓｄの延長線１７６ｓｄ＿ＥＬよりも第２方向Ｙ１に突出する。
【０１０２】
図１３は本発明の幾つかの実施形態に係る半導体装置を説明するための図である。説明の便宜上、図１乃至図６を用いて説明したのとは異なる点を中心に説明する。
【０１０３】
図１３を参照すると、本発明の幾つかの実施形態に係る半導体装置において、第１ゲート構造体１１５は第１キャッピングパターン１４５を含み、第２ゲート構造体２１５は第２キャッピングパターン２４５を含む。
【０１０４】
第１ゲート電極１２０は第１トレンチ１４０ｔの一部を埋める。第１キャッピングパターン１４５は第１ゲート電極１２０上に形成される。第１キャッピングパターン１４５は、第１ゲート電極１２０及び／又は第１ゲート絶縁膜１３０が形成されて残った第１トレンチ１４０ｔの残り部分を埋める。
【０１０５】
第２ゲート電極２２０は第２トレンチ２４０ｔの一部を埋める。第２キャッピングパターン２４５は第２ゲート電極２２０上に形成される。第２キャッピングパターン２４５は、第２ゲート電極２２０及び／又は第２ゲート絶縁膜２３０が形成されて残った第２トレンチ２４０ｔの残り部分を埋める。
【０１０６】
図１３において、第１ゲート絶縁膜１３０は、第１ゲートスペーサ１４０と第１キャッピングパターン１４５との間に形成されず、第２ゲート絶縁膜２３０は、第２ゲートスペーサ２４０と第２キャッピングパターン２４５との間に形成されない場合を示したが、これに限定されない。
【０１０７】
第１キャッピングパターン１４５の上面と第２キャッピングパターン２４５の上面は、各々、下部層間絶縁膜１９１の上面と同一平面をなす。
【０１０８】
第１キャッピングパターン１４５及び第２キャッピングパターン２４５は、例えば、下部層間絶縁膜１９１に対するエッチング選択比を有する物質を含む。第１キャッピングパターン１４５及び第２キャッピングパターン２４５は、例えば、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、シリコン酸化物（ＳｉＯ２）、シリコン炭窒化物（ＳｉＣＮ）、シリコン酸炭窒化物（ＳｉＯＣＮ）、及びこれらの組み合わせのうちの少なくとも一つを含む。
【０１０９】
図１４は本発明の幾つかの実施形態に係る半導体装置を説明するための図である。説明の便宜上、図１乃至図６を用いて説明したのとは異なる点を中心に説明する。
【０１１０】
図１４を参照すると、本発明の幾つかの実施形態に係る半導体装置は、第１コンタクト１７０に接続される配線ライン１８０をさらに含む。
【０１１１】
配線ライン１８０は導電性物質を含む。配線ライン１８０はビア１８５を介して第１コンタクト１７０と電気的に接続される。
【０１１２】
配線ライン１８０及びビア１８５は配線絶縁膜１９３内に形成される。配線絶縁膜１９３は上部層間絶縁膜１９２上に配置される。配線絶縁膜１９３は絶縁物質を含む。
【０１１３】
図１４において、配線ライン１８０は、第１方向Ｘ１に延びる場合を示したが、説明の便宜のために過ぎず、これに限定されない。
【０１１４】
図１５は本発明の幾つかの実施形態に係る半導体装置を説明するための平面図である。説明の便宜上、図１乃至図６を用いて説明したのとは異なる点を中心に説明する。
【０１１５】
図１５を参照すると、本発明の幾つかの実施形態に係る半導体装置において、第１コンタクト１７０は、第１ゲートスペーサ１４０の一部及び第２ゲートスペーサ２４０の一部と重畳する。
【０１１６】
平面視において、第１コンタクト１７０は、第１ゲートスペーサ１４０の上面及び第２ゲートスペーサ２４０の上面と重畳する部分を含む。
【０１１７】
図１６は本発明の幾つかの実施形態に係る半導体装置を説明するための平面図である。図１７は図１６のＢ−Ｂに沿った断面図である。図１８は図１６のＣ−Ｃに沿った断面図である。説明の便宜上、図１乃至図６を用いて説明したのとは異なる点を中心に説明する。
参考までに、図１６のＡ−Ａに沿った断面図は図２と実質的に同一である。
【０１１８】
図１６乃至図１８を参照すると、本発明の幾つかの実施形態に係る半導体装置は、第２フィン型パターン２１０と第２ソース／ドレイン２５０をさらに含む。
【０１１９】
第２フィン型パターン２１０は、基板１００から突出する。第２フィン型パターン２１０の少なくとも一部は、フィールド絶縁膜１０５よりも上方に突出している。第２フィン型パターン２１０は、フィールド絶縁膜１０５によって定義され、第１方向Ｘ１に沿って長く延びる。
【０１２０】
第１フィン型パターン１１０及び第２フィン型パターン２１０は互いに隣接して形成される。第２フィン型パターン２１０は、第１フィン型パターン１１０と長さ方向（例えば、第１方向Ｘ１）に並んで延びる。第２フィン型パターン２１０の長辺と、第１フィン型パターン１１０の長辺とは互いに向かい合う。第１フィン型パターン１１０と第２フィン型パターン２１０は第２方向Ｙ１に配列される。
【０１２１】
第１ゲート構造体１１５及び第２ゲート構造体２１０は、第１フィン型パターン１１０及び第２フィン型パターン２１０上に形成される。第１ゲート絶縁膜１３０及び第２ゲート絶縁膜２３０は、フィールド絶縁膜１０５よりも上方に突出した第２フィン型パターン２１０のプロファイルの上面と、フィールド絶縁膜１０５の上面に沿って形成される。第１ゲート電極１２０及び第２ゲート電極２２０は、フィールド絶縁膜１０５の上面よりも上方に突出した第２フィン型パターン２１０を覆う。
【０１２２】
第１、第２ソース／ドレイン１５０、２５０は、第１ゲート構造体１１５と第２ゲート構造体２１５との間に、且つ第１ゲート構造体１１５及び第２ゲート構造体２１５に隣接して形成される。第１、第２ソース／ドレイン１５０、２５０は、例えば、エピタキシャル工程を用いて成長したエピタキシャルパターンを含む。第１、第２ソース／ドレイン１５０、２５０は第２フィン型パターン２１０上に配置される。
【０１２３】
図１７において、第２ソース／ドレイン２５０が、第１ソース／ドレイン１５０と接する場合を示したが、これに限定されない。
【０１２４】
第１コンタクト１７０は、第１ソース／ドレイン１５０及び第２ソース／ドレイン２５０上に形成される。第１コンタクト１７０は、第１ソース／ドレイン１５０及び第２ソース／ドレイン２５０と電気的及び／又は物理的に接続される。
【０１２５】
第２方向Ｙ１に切断した断面図において、第１コンタクト１７０は、互いに向かい合う第３側壁１７０ｓｃと第４側壁１７０ｓｄを含む。第１コンタクトの第３側壁１７０ｓｃは第１ソース／ドレイン１５０上から延び、第１コンタクトの第４側壁１７０ｓｄは第２ソース／ドレイン２５０上から延びる。
【０１２６】
第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬよりも第２方向Ｙ１に突出する。即ち、第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬから、第２フィン型パターン２１０から離れる方向に突出する。
【０１２７】
第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬよりも第２方向Ｙ１に突出する。即ち、第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬから、第１フィン型パターン１１０から離れる方向に突出する。
【０１２８】
図１７において、第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬよりも第２方向Ｙ１に突出した第１コンタクトの第２部分１７６の幅が、第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬよりも第２方向Ｙ１に突出した第１コンタクトの第２部分１７６の幅と同一である場合を示したが、本発明の技術的思想はこれに限定されない。
【０１２９】
図１９は本発明の幾つかの実施形態に係る半導体装置を説明するための図である。説明の便宜上、図１６乃至図１８を用いて説明したのとは異なる点を中心に説明する。
【０１３０】
図１９を参照すると、本発明の幾つかの実施形態に係る半導体装置において、第１コンタクトの第３側壁１７０ｓｃと第１コンタクトの第４側壁１７０ｓｄとは非対称である。
【０１３１】
例えば、第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第３側壁の延長線１７５ｓｃ＿ＥＬよりも第２方向Ｙ１に突出しない。
【０１３２】
一方、第１コンタクトの第２部分１７６は、第１コンタクトの第１部分の第４側壁の延長線１７５ｓｄ＿ＥＬよりも第２方向Ｙ１に突出うる。
【０１３３】
図１６乃至図１９において、第１コンタクト１７０は、第１コンタクトの第１部分１７５と第１コンタクトの第２部分１７６を含む場合を説明したが、これに限定されない。第１コンタクト１７０は、図９及び図１０に示したように、第１コンタクトの第３部分１７７をさらに含み得る。
【０１３４】
図２０は本発明の幾つかの実施形態に係る半導体装置を説明するための平面図である。図２１は図２０のＤ−Ｄに沿った断面図である。図２０は図２１のＲ部分を拡大して示す図である。説明の便宜上、図１乃至図６を用いて説明したのとは異なる点を中心に説明する。
【０１３５】
参考までに、図２０の第１領域Ｉについての説明は、図１乃至図６を用いて説明したのと実質的に同じなので、図２０は第２領域ＩＩに示された内容を中心に説明する。
また、図２０のＡ−Ａに沿った断面図は図２及び図９の何れかと実質的に同一である。
【０１３６】
図２０乃至図２２を参照すると、本発明の幾つかの実施形態に係る半導体装置は、第１フィン型パターン１１０、第３フィン型パターン３１０、第１ゲート構造体１１５、第２ゲート構造体２１５、第３ゲート構造体３１５、第４ゲート構造体４１５、第１ゲートスペーサ１４０、第２ゲートスペーサ２４０、第３ゲートスペーサ３４０、第４ゲートスペーサ４４０、第１ソース／ドレイン１５０、第３ソース／ドレイン３５０、第１コンタクト１７０及び第２コンタクト３７０を含む。
【０１３７】
基板１００は、第１領域Ｉと第２領域ＩＩを含む。第１領域Ｉと第２領域ＩＩは、互いに離隔した領域であるか、又は、互いに連結された領域である。
【０１３８】
第１領域Ｉには、第１フィン型パターン１１０、第１ゲート構造体１１５、第２ゲート構造体２１５、第１ゲートスペーサ１４０、第２ゲートスペーサ２４０、第１ソース／ドレイン１５０、及び第１コンタクト１７０が形成される。
【０１３９】
第２領域ＩＩには、第３フィン型パターン３１０、第３ゲート構造体３１５、第４ゲート構造体４１５、第３ゲートスペーサ３４０、第４ゲートスペーサ４４０、第３ソース／ドレイン３５０及び第２コンタクト３７０を含む。
【０１４０】
第３フィン型パターン３１０は基板１００から突出している。第３フィン型パターン３１０はフィールド絶縁膜１０５によって定義される。第３フィン型パターン３１０は第３方向Ｘ２に沿って長く延びる。第３フィン型パターン３１０は、第１フィン型パターン１１０と同様に様々な半導体物質を含み得る。しかし、本発明の幾つかの実施形態に係る半導体装置において、第３フィン型パターン３１０はシリコンを含むシリコンフィン型パターンである場合について説明する。
【０１４１】
下部層間絶縁膜１９１は、第１領域Ｉにおいて、互いに隣接する第１トレンチ１４０ｔ及び第２トレンチ２４０ｔを含む。下部層間絶縁膜１９１は、第２領域ＩＩにおいて、互いに隣接する第３トレンチ３４０ｔ及び第４トレンチ４４０ｔを含む。
【０１４２】
第３トレンチ３４０ｔ及び第４トレンチ４４０ｔは、第４方向Ｙ２に長く延びる。第３トレンチ３４０ｔ及び第４トレンチ４４０ｔは第３フィン型パターン３１０と交差する。
【０１４３】
第３ゲートスペーサ３４０及び第４ゲートスペーサ４４０は、第３フィン型パターン３１０上に形成される。第３ゲートスペーサ３４０及び第４ゲートスペーサ４４０は各々、第４方向Ｙ２に長く延びる。
【０１４４】
第３ゲートスペーサ３４０は第３トレンチ３４０ｔを定義する。第４ゲートスペーサ４４０は第４トレンチ４４０ｔを定義する。
【０１４５】
第３ゲート構造体３１５は第３トレンチ３４０ｔ内に形成される。第３ゲート構造体３１５は第３トレンチ３４０ｔを埋める。第３ゲート構造体３１５は第４方向Ｙ２に沿って延びる。
【０１４６】
第３ゲート構造体３１５は第３フィン型パターン３１０上に形成される。第３ゲート構造体３１５は第３フィン型パターン３１０と交差する。第３ゲート構造体３１５は第３ゲート絶縁膜３３０と第３ゲート電極３２０を含む。
【０１４７】
第４ゲート構造体４１５は第４トレンチ４４０ｔ内に形成される。第４ゲート構造体４１５は第４トレンチ４４０ｔを埋める。第４ゲート構造体４１５は第４方向Ｙ２に沿って延びる。
【０１４８】
第４ゲート構造体４１５は第３フィン型パターン３１０上に形成される。第４ゲート構造体４１５は第３フィン型パターン３１０と交差する。第４ゲート構造体４１５は第４ゲート絶縁膜４３０と第４ゲート電極４２０を含む。
【０１４９】
第３ソース／ドレイン３５０は第３ゲート構造体３１５と第４ゲート構造体４１５との間に形成される。第３ソース／ドレイン３５０は、例えば、エピタキシャル工程を用いて成長したエピタキシャルパターンを含む。第３ソース／ドレイン３５０は第３フィン型パターン３１０上に配置される。
【０１５０】
第２コンタクト３７０は、第３ソース／ドレイン３５０上に形成される。第２コンタクト３７０は第３ソース／ドレイン３５０と電気的及び／又は物理的に接続される。
【０１５１】
第２コンタクト３７０は、上部層間絶縁膜１９２及び下部層間絶縁膜１９１内に形成される。第２コンタクト３７０は、上部層間絶縁膜１９２及び下部層間絶縁膜１９１に亘って形成された第２コンタクトホール３７０ｔを埋める。
【０１５２】
第２コンタクト３７０は第２バリア導電膜３７１と第２充填導電膜３７２を含む。第２充填導電膜３７２は第２バリア導電膜３７１上に形成される。
【０１５３】
第２コンタクト３７０は、互いに向かい合う第３ゲート構造体の側壁３１５ｓと第４ゲート構造体の側壁４１５ｓとの間に、且つ第３ゲート構造体の側壁の延長線３１５ｓ＿ＥＬと第４ゲート構造体の側壁の延長線４１５ｓ＿ＥＬとの間に位置する。即ち、第２コンタクト３７０の一部は、第３ゲート構造体の側壁３１５ｓと第４ゲート構造体の側壁４１５ｓとの間に位置し、第２コンタクト３７０の残部は、第３ゲート構造体の側壁の延長線３１５ｓ＿ＥＬと第４ゲート構造体の側壁の延長線４１５ｓ＿ＥＬとの間に位置する。
【０１５４】
平面視において、第２コンタクト３７０は、第３ゲート構造体３１５及び第４ゲート構造体４１５と重畳しない。また、第２コンタクト３７０は、第３ゲートスペーサ３４０の少なくとも一部及び第４ゲートスペーサ４４０の少なくとも一部と重畳しない。
【０１５５】
図２１及び図２２を用いて、第２コンタクト３７０の形状を第３方向Ｘ２に切断した断面図の観点から説明する。第３方向Ｘ２に切断した断面図は、第３フィン型パターン３１０が延びる方向に半導体装置を切断した図である。
【０１５６】
第３方向Ｘ２に切断した断面図において、第２コンタクト３７０は、互いに向かい合う第１側壁３７０ｓａと第２側壁３７０ｓｂを含む。第２コンタクト３７０の第１側壁３７０ｓａは第３ゲート構造体３１５に隣接し、第２コンタクト３７０の第２側壁３７０ｓｂは第４ゲート構造体４１５に隣接する。第２コンタクトの第１側壁３７０ｓａは第３ゲート構造体の側壁３１５ｓに面し、第２コンタクトの第２側壁３７０ｓｂは第４ゲート構造体の側壁４１５ｓに面している。
【０１５７】
第２コンタクト３７０は、第３ソース／ドレイン３５０上に配置される第１部分３７５と、第２コンタクトの第１部分３７５上の第２部分３７６とを含む。
【０１５８】
第２コンタクトの第１側壁３７０ｓａは、第２コンタクトの第１部分の第１側壁３７５ｓａと、第２コンタクトの第２部分の第１側壁３７６ｓａとを含む。第２コンタクトの第２側壁３７０ｓｂは、第２コンタクトの第１部分の第２側壁３７５ｓｂと、第２コンタクトの第２部分の第２側壁３７６ｓｂとを含む。
【０１５９】
第２コンタクトの第２部分３７６は、第２コンタクトの第１部分の第１側壁の延長線３７５ｓａ＿ＥＬよりも第３方向Ｘ２に突出している。第２コンタクトの第２部分３７６は、第２コンタクトの第１部分の第１側壁の延長線３７５ｓａ＿ＥＬから第３ゲート構造体の側壁３１５ｓに向かって第３方向Ｘ２に突出している。
【０１６０】
また、第２コンタクトの第２部分３７６は、第２コンタクトの第１部分の第２側壁の延長線３７５ｓｂ＿ＥＬよりも第３方向Ｘ２に突出している。第２コンタクトの第２部分３７６は、第２コンタクトの第１部分の第２側壁の延長線３７５ｓｂ＿ＥＬから第４ゲート構造体の側壁４１５ｓに向かって第３方向Ｘ２に突出している。
【０１６１】
第２コンタクトの第１部分の第１側壁の延長線３７５ｓａ＿ＥＬは、第２コンタクトの第１部分の第１側壁３７５ｓａと並び得る。幾つかの実施形態において、第２コンタクトの第１部分の第１側壁の延長線３７５ｓａ＿ＥＬは、第２コンタクトの第１部分の第１側壁３７５ｓａと同一線上に存在し得る。第２コンタクトの第１部分の第２側壁の延長線３７５ｓｂ＿ＥＬは、第２コンタクトの第１部分の第２側壁３７５ｓｂと並び得る。幾つかの実施形態において、第２コンタクトの第１部分の第２側壁の延長線３７５ｓｂ＿ＥＬは、第２コンタクトの第１部分の第２側壁３７５ｓｂと同一線上に存在し得る。
【０１６２】
第２コンタクトの第１部分３７５は、第３ゲート構造体の側壁３１５ｓと第４ゲート構造体の側壁４１５ｓとの間に、且つ、第３ゲート構造体の側壁の延長線３１５ｓ＿ＥＬと第４ゲート構造体の側壁の延長線４１５ｓ＿ＥＬとの間に位置する。第２コンタクトの第１部分３７５は、下部層間絶縁膜１９１及び上部層間絶縁膜１９２内に配置される。
【０１６３】
第２コンタクトの第２部分３７６は、第３ゲート構造体の側壁３１５ｓと第４ゲート構造体の側壁４１５ｓとの間に位置せず、第３ゲート構造体の側壁の延長線３１５ｓ＿ＥＬと第４ゲート構造体の側壁の延長線４１５ｓ＿ＥＬとの間に位置する。第２コンタクトの第２部分３７６は上部層間絶縁膜１９２の内のみに配置される。即ち、第２コンタクトの第２部分３７６は、第３ゲート構造体３１５の上面及び第４ゲート構造体４１５の上面よりも上方に位置する。
【０１６４】
第２コンタクトの第２部分３７６の高さｈ３３（例えば、第２部分３７６の最下面と第２コンタクト３７０の上面との間の距離）は、第２コンタクト３７０の上面から第３ゲート構造体３１５の上面までの距離ｈ４よりも小さい。第２コンタクトの第２部分３７６の高さｈ３３は、第２コンタクト３７０の上面から第４ゲート構造体４１５の上面までの距離ｈ５よりも小さい。
【０１６５】
言い換えれば、第３ゲート構造体３１５の上面から第２コンタクトの第２部分３７６までの高さ（ｈ４−ｈ３３）は、０よりも大きい。第４ゲート構造体４１５の上面から第２コンタクトの第２部分３７６までの高さ（ｈ５−ｈ３３）は、０よりも大きい。
【０１６６】
また、第３ゲート構造体３１５の上面から第２コンタクトの第２部分３７６までの高さ（ｈ４−ｈ３３）は、第４ゲート構造体４１５の上面から第２コンタクトの第２部分３７６までの高さ（ｈ５−ｈ３３）と実質的に同一である。
【０１６７】
図２２において、第２コンタクトの第１部分の第１側壁の延長線３７５ｓａ＿ＥＬよりも第３方向Ｘ２に突出した第２コンタクトの第２部分３７６の幅が、第２コンタクトの第１部分の第２側壁の延長線３７５ｓｂ＿ＥＬよりも第３方向Ｘ２に突出した第２コンタクトの第２部分３７６の幅と同一である場合を示したが、本発明の技術的思想はこれに限定されない。
【０１６８】
以上、添付図面を参照して本発明の実施形態を説明したが、本発明の属する技術分野における通常の知識を有する者は、本発明がその技術的思想や本質的な特徴を変更することなく他の具体的な形態で実施できることを理解できるであろう。  従って、上述した実施形態は、全ての面で例示的であって、限定的ではないと理解されるべきである。
【符号の説明】
【０１６９】
１００    基板
１０５    フィールド絶縁膜
１１０、２１０、３１０    第１、第２、第３フィン型パターン
１１５、２１５、３１５、４１５    第１、第２、第３、第４ゲート構造体
１１５ｓ、２１５ｓ、３１５ｓ、４１５ｓ    第１、第２、第３、第４ゲート構造体の側壁
１１５ｓ＿ＥＬ、２１５ｓ＿ＥＬ、３１５ｓ＿ＥＬ、４１５ｓ＿ＥＬ    第１、第２、第３、第４ゲート構造体の側壁の延長線
１２０    第１ゲート電極
１３０、２３０    第１、第２ゲート絶縁膜
１４０、２４０、３４０、４４０    第１、第２、第３、第４ゲートスペーサ
１４０ｔ、２４０ｔ、３４０ｔ、４４０ｔ    第１、第２、第３、第４トレンチ
１４５、２４５    第１、第２キャッピングパターン
１５０、２５０、３５０    第１、第２、第３ソース／ドレイン
１７０、３７０    第１、第２コンタクト
１７０ＣＲ    第１コンタクトの中央部、
１７０ＰＡ、１７０ＰＢ    第１コンタクトの中央部からの第１、第２突出部
１７０ｓａ、１７０ｓｂ、１７０ｓｃ、１７０ｓｄ    第１コンタクトの第１、第２、第３、第４側壁
１７０ｔ    第１コンタクトホール
１７１，３７１    第１、第２バリア導電膜
１７２、３７２    第１、第２充填導電膜
１７５、１７６、１７７    第１コンタクトの第１、第２、第３部分
１７５ｓａ、１７５ｓｂ、１７５ｓｃ、１７５ｓｄ    第１コンタクトの第１部分の第１、第２、第３、第４側壁
１７５ｓａ＿ＥＬ、１７５ｓｂ＿ＥＬ、１７５ｓｃ＿ＥＬ、１７５ｓｄ＿ＥＬ    第１コンタクトの第１部分の第１、第２、第３、第４側壁の延長線
１７６ｓａ、１７６ｓｂ、１７６ｓｃ、１７６ｓｄ    第１コンタクトの第２部分の第１、第２、第３、第４側壁
１７６ｓａ＿ＥＬ、１７６ｓｂ＿ＥＬ、１７６ｓｃ＿ＥＬ、１７６ｓｄ＿ＥＬ    第１コンタクトの第２部分の第１、第２、第３、第４側壁の延長線
１７７ｓａ、１７７ｓｂ、１７７ｓｃ、１７７ｓｄ    第１コンタクトの第３部分の第１、第２、第３、第４側壁
１８０    配線ライン
１８５    ビア
１９１    下部層間絶縁膜
１９２    上部層間絶縁膜
１９３    配線絶縁膜
３７５、３７６    第２コンタクトの第１、第２部分
３７５ｓａ、３７５ｓｂ、３７５ｓｃ、３７５ｓｄ    第２コンタクトの第１部分の第１、第２、第３、第４側壁
３７５ｓａ＿ＥＬ、３７５ｓｂ＿ＥＬ、３７５ｓｃ＿ＥＬ、３７５ｓｄ＿ＥＬ    第２コンタクトの第１部分の第１、第２、第３、第４側壁の延長線
３７６ｓａ、３７６ｓｂ、３７６ｓｃ、３７６ｓｄ    第２コンタクトの第２部分の第１、第２、第３、第４側壁
３７６ｓａ＿ＥＬ、３７６ｓｂ＿ＥＬ、３７６ｓｃ＿ＥＬ、３７６ｓｄ＿ＥＬ    第２コンタクトの第２部分の第１、第２、第３、第４側壁の延長線
【図１】
2019091893.tif 000003
【図２】
2019091893.tif 000004
【図３】
2019091893.tif 000005
【図４】
2019091893.tif 000006
【図５】
2019091893.tif 000007
【図６】
2019091893.tif 000008
【図７】
2019091893.tif 000009
【図８】
2019091893.tif 000010
【図９】
2019091893.tif 000011
【図１０】
2019091893.tif 000012
【図１１】
2019091893.tif 000013
【図１２】
2019091893.tif 000014
【図１３】
2019091893.tif 000015
【図１４】
2019091893.tif 000016
【図１５】
2019091893.tif 000017
【図１６】
2019091893.tif 000018
【図１７】
2019091893.tif 000019
【図１８】
2019091893.tif 000020
【図１９】
2019091893.tif 000021
【図２０】
2019091893.tif 000022
【図２１】
2019091893.tif 000023
【図２２】
2019091893.tif 000024