(57)【要約】【課題】ＰＷＭ信号、ＤＣ電圧および可変抵抗のいずれの外部制御信号を受けても、正確なデューティ比制御ができる電力変換装置にする。【解決手段】信号変換回路２９は、外部制御信号Ｃｏｎｔ−ｓｉｇがＰＷＭ信号かどうかを判断する周波数検出回路６１と、ＰＷＭ信号の入力の場合にそのデューティ比の情報を検出してデジタルデータに変換するＰＷＭ周波数変換回路６２と、ＤＣ電圧および可変抵抗による電圧の入力の場合にＡＤ変換可能な最大入力電圧をデューティ比１００％とするデジタルデータに変換するＡＤコンバータ６３と、ＰＷＭ周波数変換回路６２またはＡＤコンバータ６３が出力するデジタルデータから、このデジタルデータが示すデューティ比のＰＷＭ信号を作成する出力信号作成回路６４とを備えている。【選択図】図２
2019033574.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号またはＤＣ電圧の形式の外部制御信号を入力して、負荷に供給する出力電圧または出力電流をフィードバック回路が検出するときの閾値を調整する信号変換回路を備えた電力変換装置において、
前記信号変換回路は、
前記外部制御信号が前記ＰＷＭ信号かどうかを判断する周波数検出回路と、
前記ＰＷＭ信号からデューティ比を検出し、検出したデューティ比の情報を第１のデジタル信号に変換するＰＷＭ周波数変換回路と、
ＡＤ変換可能な最大入力電圧に対する前記ＤＣ電圧の比率の情報を第２のデジタル信号に変換するＡＤコンバータと、
前記周波数検出回路が前記外部制御信号を前記ＰＷＭ信号と判断した場合に前記ＰＷＭ周波数変換回路の前記第１のデジタル信号を選択し、前記周波数検出回路が前記外部制御信号を前記ＰＷＭ信号でないと判断した場合に前記ＡＤコンバータの前記第２のデジタル信号を選択するマルチプレクサと、
前記マルチプレクサによって選択された前記第１のデジタル信号が示すデューティ比の情報または前記第２のデジタル信号が示す比率の情報をデューティ比としたＰＷＭ信号形式の出力信号を作成して前記フィードバック回路に供給する出力信号作成回路と、
を有する、電力変換装置。
【請求項２】
前記周波数検出回路は、前記外部制御信号を二値化し、二値化された二値化信号の周波数が所定の周波数より高いときに前記外部制御信号が前記ＰＷＭ信号であると判断する、請求項１記載の電力変換装置。
【請求項３】
前記周波数検出回路は、前記外部制御信号を二値化するヒステリシス比較器と、前記ヒステリシス比較器の出力信号によってセットされ、所定の周波数のリセット信号を遅延させた信号によってリセットされるフリップフロップと、前記フリップフロップの出力信号を分周し、前記リセット信号と前記フリップフロップの反転出力信号との論理積信号によりリセットされ、リセットされずに前記フリップフロップの出力信号を所定数カウントすると前記外部制御信号が前記ＰＷＭ信号であることを示す判定信号を出力する分周回路と、前記分周回路が前記判定信号を出力したとき、前記フリップフロップの出力信号の入力を阻止して前記判定信号の出力を維持するアンド回路と、を有する、請求項１記載の電力変換装置。
【請求項４】
前記ＰＷＭ周波数変換回路は、前記ＰＷＭ信号を二値化するヒステリシス比較器と、前記ヒステリシス比較器の出力信号の周波数を逓倍する位相同期回路と、前記位相同期回路の出力信号をカウントするカウンタと、前記ヒステリシス比較器の出力信号の立ち上がりまたは立ち下がりで前記カウンタをリセットし、前記ヒステリシス比較器の出力信号の立ち下がりまたは立ち上がりで前記カウンタのカウント値を読み込み、読み込んだカウント値を前記ＰＷＭ信号のデューティ比を表す前記第１のデジタル信号として出力するレジスタと、を有する、請求項１記載の電力変換装置。
【請求項５】
前記出力信号作成回路は、前記フィードバック回路に出力する出力信号の第１の周波数より高い第２の周波数のクロック信号を受けてカウントし、前記第１の周波数の信号によりリセットされるカウンタと、前記カウンタのカウント値と前記第１のデジタル信号または前記第２のデジタル信号とを比較し、前記カウンタのカウント値と前記第１のデジタル信号または前記第２のデジタル信号の値とが一致したとき、一致信号を出力するデータ一致回路と、前記第１の周波数の信号を受けてセットされ、前記一致信号を受けてリセットされることにより、前記フィードバック回路に出力する出力信号を出力するフリップフロップと、を有する、請求項１記載の電力変換装置。
【請求項６】
前記信号変換回路は、さらに前記周波数検出回路が前記外部制御信号を前記ＰＷＭ信号と判断した場合に前記外部制御信号を前記ＰＷＭ周波数変換回路に供給し、前記周波数検出回路が前記外部制御信号を前記ＰＷＭ信号でないと判断した場合に前記外部制御信号を前記ＡＤコンバータに供給するスイッチを有する、請求項１記載の電力変換装置。
【請求項７】
前記負荷は、照明用の発光ダイオードである、請求項１記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧または出力電流を調整する外部制御信号として、各種形式の信号の入力に対応できる電力変換装置に関する。
【背景技術】
【０００２】
以前より、共通の入力端子にアナログ信号やデジタル信号を外部制御信号として入力することができる半導体装置が知られている（たとえば、特許文献１参照）。この特許文献１によれば、アナログ信号の入力回路とデジタル信号の入力回路とを並列に設け、それぞれが共通の入力端子に接続されて外部制御信号を並列に入力する構成にしている。これにより、それぞれの入力回路は、デジタル信号およびアナログ信号をそれぞれ独立して検出している。
【０００３】
アナログ信号やデジタル信号を入力できる半導体装置として、たとえば、調光機能を内蔵した、発光ダイオードを駆動するドライバＩＣ（Integrated Circuit）のような電力変換装置がある。この電力変換装置では、調光用の外部制御信号がアナログおよびデジタルの両方に対応している。外部制御信号は、アナログ信号としては調光入力端子に印加される直流（ＤＣ）電圧または入力端子に接続された可変抵抗器による電圧降下があり、デジタル信号としてはＰＷＭ（Pulse Width Modulation）信号がある。
【０００４】
図１０はアナログ信号またはデジタル信号が入力される従来の入力回路の構成例を示す回路図である。
従来の半導体装置は、調光入力端子Ｄｉｍを有している。この調光入力端子Ｄｉｍの一方の端子は、ダイオード１０１のカソードに接続され、ダイオード１０１のアノードは、コンデンサ１０２の一方の端子に接続され、コンデンサ１０２の他方の端子は、調光入力端子Ｄｉｍの他方の端子に接続されている。コンデンサ１０２の一方の端子および他方の端子は、また、信号変換回路１０３に接続されている。
【０００５】
信号変換回路１０３は、一方の端子がコンデンサ１０２の一方の端子に接続された抵抗１０４を有し、抵抗１０４の他方の端子は、コンデンサ１０５の一方の端子に接続され、コンデンサ１０５の他方の端子は、コンデンサ１０２の他方の端子に接続されている。抵抗１０４およびコンデンサ１０５は、ローパスフィルタ１０６を構成している。
【０００６】
抵抗１０４とコンデンサ１０５との接続点は、オペアンプ１０７の非反転入力端子に接続され、オペアンプ１０７の出力端子はオペアンプ１０７の反転入力端子に接続されて、オペアンプ１０７はローパスフィルタ１０６の出力を入力とするボルテージフォロワを構成している。オペアンプ１０７の出力端子は、抵抗１０８の一方の端子に接続され、抵抗１０８の他方の端子は、信号変換回路１０３の出力端子に接続されている。これにより、オペアンプ１０７は、抵抗１０８を介してローパスフィルタ１０６の出力と同じ電圧信号を出力する回路を構成している。
【０００７】
ローパスフィルタ１０６の抵抗１０４の一方の端子は、また、抵抗１１１の一方の端子に接続され、抵抗１１１の他方の端子は、正極の電源端子１１２に接続されている。ローパスフィルタ１０６のコンデンサ１０５の他方の端子は、また、負極の電源端子１１３に接続されている。そして、正極の電源端子１１２は、平滑用のコンデンサ１１４の正極端子に接続され、負極の電源端子１１３は、コンデンサ１１４の負極端子に接続されている。
【０００８】
調光入力端子Ｄｉｍに入力される外部制御信号Ｃｏｎｔ−ｓｉｇは、ＤＣ電圧、可変抵抗およびＰＷＭ信号である。外部制御信号Ｃｏｎｔ−ｓｉｇとしてＤＣ電圧が調光入力端子Ｄｉｍに入力された場合、電源端子１１２から抵抗１１１を介して充電されるコンデンサ１０２の両端の電圧Ｖｃｏｎｔは、そのＤＣ電圧に近い（ダイオード１０１の順方向電圧だけ異なる）値になる。コンデンサ１０２の両端の電圧Ｖｃｏｎｔは、ローパスフィルタ１０６を介してオペアンプ１０７の非反転入力端子に印加され、オペアンプ１０７は、ローパスフィルタ１０６の出力電圧と同じ電圧の信号を、抵抗１０８を介して信号変換回路１０３の出力端子１１０から出力する。
【０００９】
外部制御信号Ｃｏｎｔ−ｓｉｇとして可変抵抗が調光入力端子Ｄｉｍに接続された場合、電源端子１１２から抵抗１１１およびダイオード１０８を介して可変抵抗に電流が流れる。これにより、定常状態では可変抵抗の両端には、可変抵抗と抵抗１１１の抵抗値および電源端子１１２，１１３間の電圧に応じた電圧が生起される。この可変抵抗の場合についても、ＤＣ電圧が入力された場合と同様に、調光入力端子Ｄｉｍに印加された電圧に近い（ダイオード１０１の順方向電圧だけ異なる）電圧の信号が、抵抗１０８を介して信号変換回路１０３の出力端子１１０から出力される。
【００１０】
外部制御信号Ｃｏｎｔ−ｓｉｇとしてＰＷＭ信号が入力された場合は、コンデンサ１０２の両端の電圧ＶｃｏｎｔがＰＷＭ信号のハイ（Ｈ）レベル・ロー（Ｌ）レベルに応じて電源端子１１２の電位と電源端子１１３の電位との間で変化する。なお、この場合、ＰＷＭ信号がＨレベルのときコンデンサ１０２は抵抗１１１を介して充電され、ＰＷＭ信号がＬレベルのときコンデンサ１０２はダイオード１０１を介して放電される。このコンデンサ１０２の両端で変化する電圧は、ローパスフィルタ１０６に与えられ、ローパスフィルタ１０６は、ＰＷＭ信号を平均化し、デューティ比に応じた値の電圧信号を出力する。その電圧信号は、オペアンプ１０７の非反転入力端子に印加され、信号変換回路１０３の出力端子１１０からはローパスフィルタ１０６の出力電圧と同じ電圧の信号が抵抗１０８を介して出力される。
【００１１】
外部制御信号Ｃｏｎｔ−ｓｉｇとしてＤＣ電圧が印加された場合、可変抵抗が接続された場合、そして、ＰＷＭ信号が印加された場合の何れにおいても、信号変換回路１０３は、外部制御信号Ｃｏｎｔ−ｓｉｇに応じた値を有する電圧信号を出力する。この信号変換回路１０３が出力する電圧信号は、調光機能を内蔵した電力変換装置では、調光のための制御信号として使用され、出力電圧または出力電流が制御される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平４−３０６７２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記した電力変換装置の信号変換回路では、外部制御信号がＰＷＭ信号の場合にその電圧を平滑化する必要があり、そのためにローパスフィルタを用いている。このフィルタは、最低周波数１００Ｈｚでも波打つことのないように設計する必要がある。仮に平滑化が十分でないと、電力変換装置の出力電圧または出力電流が外部制御信号に応じて上昇、下降を繰り返し、一定とならない状態になってしまう。また、平滑化は、電力変換装置の起動時間を遅くすることにもなるので、ＰＷＭ信号の十分な平滑化と起動時間の短縮化とを両立することは非常に難しい。さらに、入力されるＰＷＭ信号のＨレベルの電圧値が出力電圧または出力電流に影響してしまう。つまり、ＰＷＭ信号の入力の場合、本来は、ＰＷＭ信号のデューティ比を出力電圧または出力電流の調整に使用したい。しかし、ローパスフィルタを通過した後の値は、デューティ比が同じであっても入力されるＰＷＭ信号のＨレベルの電圧値によっても変化してしまい、正確にデューティ比を反映した値を得ることができないという問題点があった。
【００１４】
本発明はこのような点に鑑みてなされたものであり、ＰＷＭ信号の入力においても、そのデューティ比を正しく反映した制御ができ、また、起動時間の遅れのない電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明では、上記の課題を解決するために、ＰＷＭ信号またはＤＣ電圧の形式の外部制御信号を入力して、負荷に供給する出力電圧または出力電流をフィードバック回路が検出するときの閾値を調整する信号変換回路を備えた電力変換装置が提供される。この電力変換装置の信号変換回路は、外部制御信号がＰＷＭ信号かどうかを判断する周波数検出回路と、ＰＷＭ信号からデューティ比を検出し、検出したデューティ比の情報を第１のデジタル信号に変換するＰＷＭ周波数変換回路と、ＡＤ変換可能な最大入力電圧に対するＤＣ電圧の比率の情報を第２のデジタル信号に変換するＡＤコンバータと、周波数検出回路が外部制御信号をＰＷＭ信号と判断した場合にＰＷＭ周波数変換回路の第１のデジタル信号を選択し、周波数検出回路が外部制御信号をＰＷＭ信号でないと判断した場合にＡＤコンバータの第２のデジタル信号を選択するマルチプレクサと、マルチプレクサによって選択された第１のデジタル信号が示すデューティ比の情報または第２のデジタル信号が示す比率の情報をデューティ比としたＰＷＭ信号形式の出力信号を作成してフィードバック回路に供給する出力信号作成回路と、を有する。
【発明の効果】
【００１６】
上記構成の電力変換装置は、外部制御信号を入力する信号変換回路がアナログ信号およびデジタル信号の入力に関係なく、デジタルの出力信号を出力するようにしたので、ＰＷＭ信号のＨレベルの電圧値などに影響されることのない、安定した信号をフィードバック回路に供給することができる。また、出力信号の周波数を高くすることにより、フィードバック回路に時定数の大きなローパスフィルタを設ける必要をなくすことができるので、起動時間に遅れが発生することもない。
【図面の簡単な説明】
【００１７】
【図１】本発明を適用した電力変換装置の全体構成を示す図である。
【図２】出力電圧調整機能を有する電力変換装置のフィードバック回路および信号変換回路を示す回路図である。
【図３】出力電流調整機能を有する電力変換装置のフィードバック回路および信号変換回路を示す回路図である。
【図４】周波数検出回路の構成例を示す回路図である。
【図５】ＰＷＭ周波数変換回路の構成例を示す回路図である。
【図６】ＰＷＭ周波数変換回路の動作を説明するタイムチャートである。
【図７】ＡＤコンバータを示す図である。
【図８】マルチプレクサの構成例を示す回路図である。
【図９】出力信号作成回路の構成例を示す回路図である。
【図１０】アナログ信号またはデジタル信号が入力される従来の入力回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、出力電圧または出力電流を調整する外部制御信号として各種形式の信号の入力に対応した電力変換装置に適用した場合を例に図面を参照して詳細に説明する。なお、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。
【００１９】
図１は本発明を適用した電力変換装置の全体構成を示す図である。
電力変換装置は、商用の交流電源に接続される交流入力端子１１を有し、この交流入力端子１１には、ノイズフィルタを構成するチョークコイル１２、Ｘコンデンサ１３およびチョークコイル１４が接続されている。チョークコイル１４には、ノイズフィルタを通った交流電圧を全波整流するダイオードブリッジ１５が接続されている。
【００２０】
ダイオードブリッジ１５は、力率改善（ＰＦＣ：Power Factor Correction）回路１６に接続されている。力率改善回路１６は、電力変換動作において、誘導負荷または容量負荷が接続されることにより電圧位相に対して電流位相がずれてくる場合に低下してしまう力率を改善するものである。この力率改善回路１６は、ダイオードブリッジ１５から出力される整流電圧を昇圧整流して、高圧で一定の直流電圧を出力する。
【００２１】
力率改善回路１６の出力には、スイッチング動作を行う回路に安定したエネルギを供給するとともにスイッチング動作によるスイッチングノイズを低減するコンデンサ１７が接続されている。コンデンサ１７には、トランス１８の一次巻線１８ａとスイッチング素子１９と電流検出抵抗２０との直列回路が並列に接続されている。スイッチング素子１９は、ここでは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いている。
【００２２】
トランス１８の二次巻線１８ｂには、ダイオード２１およびコンデンサ２２からなる整流平滑回路が接続され、コンデンサ２２の両端の端子は、フィードバック回路２３を介して直流出力端子２４に接続されている。この直流出力端子２４には、負荷２５が接続される。
【００２３】
トランス１８は、また、別の二次巻線１８ｃを有し、この二次巻線１８ｃには、ダイオード２６、抵抗２７およびコンデンサ２８からなる整流平滑回路が接続されている。コンデンサ２８の両端の端子は、信号変換回路２９に接続され、信号変換回路２９に電源を供給する。信号変換回路２９の入力には、コンデンサ３０が接続されている。コンデンサ３０の一方の端子は、ダイオード３１のアノードに接続され、ダイオード３１のカソードとコンデンサ３０の他方の端子は、外部制御信号Ｃｏｎｔ−ｓｉｇを受ける制御信号入力端子３２に接続されている。外部制御信号Ｃｏｎｔ−ｓｉｇは、ＤＣ電圧、可変抵抗およびＰＷＭ信号である。信号変換回路２９の出力は、フィードバック回路２３に接続されている。
【００２４】
スイッチング素子１９のゲートは、電源制御ＩＣ３３の出力に接続されている。電源制御ＩＣ３３は、トランス１８の補助巻線１８ｄと、ダイオード３４、抵抗３５およびコンデンサ３６による整流平滑回路とによる電源回路によって給電される。
【００２５】
電源制御ＩＣ３３は、スイッチング素子１９のソースと電流検出抵抗２０との接続点に接続され、電流検出抵抗２０の両端に現れる電圧をカレントモード制御におけるフィードバック信号として入力するとともに、過電流保護にも適用する。電源制御ＩＣ３３の過電流保護機能は、電流検出抵抗２０の両端にスイッチング素子１９に所定値以上の過電流が流れたことに相当する電圧を検出したとき、スイッチング素子１９によるスイッチング動作を停止してスイッチング素子１９を過電流による破壊から保護する。
【００２６】
電源制御ＩＣ３３は、また、フォトカプラによってフィードバック回路２３と接続されている。すなわち、フィードバック回路２３には、発光ダイオード３７ａが設けられ、電源制御ＩＣ３３には、発光ダイオード３７ａの光を受けるフォトトランジスタ３７ｂが設けられている。これにより、フィードバック回路２３は、負荷２５に供給する出力電圧および出力電流を検出して電源制御ＩＣ３３にフィードバックすることができる。電源制御ＩＣ３３は、フィードバック回路からフィードバックされた信号に基づいて、出力電圧および出力電流が外部制御信号Ｃｏｎｔ−ｓｉｇによって指示された値になるようスイッチング素子１９をスイッチング制御する。
【００２７】
なお、外部制御信号Ｃｏｎｔ−ｓｉｇにより出力電圧または出力電流の調整が要求される負荷としては、たとえば、照明用の発光ダイオードがあり、その場合、外部制御信号Ｃｏｎｔ−ｓｉｇは、発光ダイオードの調光に用いられる。
【００２８】
次に、以上の構成の電力変換装置が外部制御信号Ｃｏｎｔ−ｓｉｇによって出力電圧または出力電流を調整する場合について説明する。なお、以下では、フィードバック回路２３と信号変換回路２９について説明し、それ以外の構成は、図１に示したものと同じであるのでそれらの詳細な説明は省略する。
【００２９】
図２は出力電圧調整機能を有する電力変換装置のフィードバック回路および信号変換回路を示す回路図である。この図２において、図１に示した構成要素と同じ構成要素については同じ符号を付してその詳細な説明は省略する。
【００３０】
フィードバック回路２３は、オペアンプ４１，４２を有している。オペアンプ４１の反転入力端子は、抵抗４３，４４による分圧回路の出力端子に接続されている。抵抗４３の一方の端子は、直流出力端子２４の正極端子に接続されたライン２４ａに接続され、抵抗４３の他方の端子は、オペアンプ４１の反転入力端子および抵抗４４の一方の端子に接続されている。抵抗４４の他方の端子は、直流出力端子２４の負極端子に接続されたライン２４ｂに接続されている。これにより、オペアンプ４１の反転入力端子には、出力電圧Ｖｏに比例した電圧が印加されている。
【００３１】
一方、オペアンプ４１の非反転入力端子は、フォトカプラ４５、抵抗４６，４７およびコンデンサ４８による可変基準電圧源に接続されている。フォトカプラ４５のフォトトランジスタ４５ｂのコレクタは、電圧Ｖｒｅｆのラインに接続され、フォトトランジスタ４５ｂのエミッタは、抵抗４６の一方の端子に接続されている。抵抗４６の他方の端子は、オペアンプ４１の非反転入力端子および抵抗４７の一方の端子に接続され、抵抗４７の他方の端子は、ライン２４ｂに接続されている。抵抗４７には、コンデンサ４８が並列に接続されている。
【００３２】
オペアンプ４１の出力端子は、ダイオード４９のカソードに接続されている。ここで、オペアンプ４１、抵抗４３，４４，４６，４７、フォトトランジスタ４５ｂ、コンデンサ４８およびダイオード４９は、所望の出力電圧と実際の出力電圧Ｖｏとの誤差を検出する電圧エラーアンプを構成している。この電圧エラーアンプの出力電圧は、出力電圧Ｖｏが高いほど低くなる。
【００３３】
オペアンプ４２の非反転入力端子は、抵抗５０，５１からなる直列回路に接続されている。抵抗５０の一方の端子は、電圧Ｖｒｅｆのラインに接続され、抵抗５０の他方の端子は、オペアンプ４２の非反転入力端子および抵抗５１の一方の端子に接続されている。抵抗５１の他方の端子は、コンデンサ２２の負極端子に接続されたライン２４ｃに接続されている。抵抗５１の他方の端子は、また、電流検出抵抗５２の一方の端子に接続されている。
【００３４】
オペアンプ４２の反転入力端子は、抵抗５３，５４からなる直列回路に接続されている。抵抗５３の一方の端子は、電圧Ｖｒｅｆのラインに接続され、抵抗５３の他方の端子は、オペアンプ４２の反転入力端子および抵抗５４の一方の端子に接続されている。抵抗５４の他方の端子は、電流検出抵抗５２の他方の端子に接続されたライン２４ｂに接続されている。
【００３５】
オペアンプ４２は電流検出抵抗５２の両端電圧を基準電圧と比較するものである。すなわち、オペアンプ４２の入力電圧のゼロ電位はライン２４ｂの電位であるので、電圧Ｖｒｅｆを抵抗５３，５４で分圧した基準電圧と、出力電流Ｉｏに応じた電圧となるライン２４ｃの電圧（負電圧）を抵抗５０，５１からなる直列回路によりレベルシフトした電圧（正電圧で出力電流Ｉｏが大きいほど低くなる）とを比較するものである。
【００３６】
オペアンプ４２の出力端子は、ダイオード５５のカソードに接続されている。ここで、オペアンプ４２、抵抗５０，５１，５３，５４、電流検出抵抗５２およびダイオード５５は、上記のように所望の出力電流と実際の出力電流Ｉｏとを比較する電流エラーアンプを構成している。電流エラーアンプの出力電圧は、出力電流Ｉｏが大きいと低くなる。
【００３７】
電圧エラーアンプのダイオード４９のアノードおよび電流エラーアンプのダイオード５５のアノードは、電源制御ＩＣ３３にエラー信号をフィードバックするフォトカプラの発光ダイオード３７ａのカソードに接続されている。発光ダイオード３７ａのアノードは、抵抗５４の一方の端子に接続され、抵抗５４の他方の端子は、直流出力端子２４の正極端子のライン２４ａに接続されている。
【００３８】
このフィードバック回路２３によれば、オペアンプ４１が出力電圧Ｖｏを分圧した電圧と、可変基準電圧源の電圧（閾値）とを比較する。このとき、可変基準電圧源の電圧は、信号変換回路２９から出力される出力信号ＰＷＭ−ｓｉｇに応じた値を有する。出力信号ＰＷＭ−ｓｉｇは、ＰＷＭ信号であるので、フォトトランジスタ４５ｂが抵抗４６に供給する電流もＰＷＭの波形となる。ＰＷＭ波形の電流が抵抗４６，４７を流れることで抵抗４７の両端に生じる電圧は、コンデンサ４８により平均化されてオペアンプ４１の非反転入力に基準電圧（閾値）として印加される。
【００３９】
オペアンプ４１は図示しない位相補償回路を有していて、オペアンプ４１の出力は、出力電圧Ｖｏを分圧した電圧と基準電圧との差電圧に応じて上下する。オペアンプ４１の出力は、基準電圧の方が高いと上昇し、出力電圧Ｖｏを分圧した電圧の方が高いと低下する。また、差電圧の絶対値が大きいほど、オペアンプ４１の出力の変化が速くなる。オペアンプ４１の出力電圧が低くなるほど発光ダイオード３７ａの発光量は大きくなり、出力電圧が高いほど発光ダイオードの発光量が小さくなって、オペアンプ４１の出力が電源制御ＩＣ３３にフィードバックされる。
【００４０】
オペアンプ４２は、上記のように、電流検出抵抗５２の両端電圧を反転入力端子に印加された基準電圧と比較するものである。電流検出抵抗５２の両端電圧が基準電圧より低いと、オペアンプ４２は、高いレベルの電圧信号を出力するので、出力にあるダイオード５５は、逆バイアスされてオフされる。電流検出抵抗５２の両端電圧が基準電圧より高くなると、オペアンプ４２は、低いレベルの電圧信号を出力するので、出力にあるダイオード５５は、オンされ、発光ダイオード３７ａに電流が流れて発光し、電源制御ＩＣ３３にフィードバックされる。
【００４１】
なお、オペアンプ４１の出力にあるダイオード４９およびオペアンプ４２の出力にあるダイオード５５は、ワイヤードオア接続されているため、オペアンプ４１の出力とオペアンプ４２の出力のうちの低い方の電圧に基づく電流が発光ダイオード３７ａに流れる。発光ダイオード３７ａの発光量が大きいほどフォトトランジスタ３７ｂのオン抵抗が小さくなるので、電源制御ＩＣ３３にフィードバックされる電圧が低くなる。電源制御ＩＣ３３は、フィードバックされる電圧が低いほど、トランス１８の１次側から２次側に送るエネルギをより減少させる。
【００４２】
このような電圧エラーアンプと電流エラーアンプとを備えたフィードバック回路は、出力電流が許容最大値以下となっている通常動作では電圧エラーアンプにより一定の出力電圧を生成し、出力電流が許容最大値を上回る異常状態では電圧制御を諦めて出力電流が許容最大値を超えないよう制御するものである。なお、通常状態では電圧エラーアンプの出力が電流エラーアンプの出力より高くなるよう２つのアンプを構成して、通常では電流制御を行い、出力電圧が許容最大値を上回る異常状態では電流制御を諦めて出力電圧が許容最大値を超えないよう制御することもできる。
【００４３】
信号変換回路２９は、周波数検出回路６１と、ＰＷＭ周波数変換回路６２と、ＡＤコンバータ６３と、出力信号作成回路６４と、マルチプレクサ６５と、定電流源６６１，６６２と、スイッチ６７，６８と、電圧源６９とを備えている。なお、本実施の形態では、周波数検出回路６１の出力信号により動作するマルチプレクサ６５により出力信号作成回路６４への入力を切り換えるとともに、これも周波数検出回路６１の出力信号により動作するスイッチ６７によりＡＤコンバータ６３への入力を切り換えている。しかし、スイッチ６７は、ＰＷＭ周波数変換回路６２およびＡＤコンバータ６３に入力される信号の相互干渉を防ぐためのものであるため、省略することが可能である。
【００４４】
信号変換回路２９の入力は、ダイオード３１のアノードに接続され、ダイオード３１のカソードは、制御信号入力端子３２に接続される。ダイオード３１は、制御信号入力端子３２から信号変換回路２９に予期せぬ電流が流れ込むのを防止するためのものである。これは、外部制御信号Ｃｏｎｔ−ｓｉｇが信号変換回路２９の電源とは別電源の装置で生成されることがあり、その場合、信号変換回路２９の電源の電圧ＶＣＣより高くなることがあるためである。また、信号変換回路２９の入力に接続されたコンデンサ３０は、外部制御信号Ｃｏｎｔ−ｓｉｇとしてＰＷＭ信号が入力された場合に生じるノイズをカットするために設けられている。
【００４５】
周波数検出回路６１は、その入力が信号変換回路２９の入力および定電流源６６１の一方の端子に接続され、定電流源６６１の他方の端子は、電源の電圧ＶＣＣのラインに接続されている。周波数検出回路６１の入力は、また、スイッチ６７の可動接点の端子に接続され、スイッチ６７の制御端子は、周波数検出回路６１の出力に接続されている。周波数検出回路６１の出力は、マルチプレクサ６５の制御端子にも接続されている。スイッチ６７の第１の固定接点の端子は、ＰＷＭ周波数変換回路６２の入力に接続され、スイッチ６７の第２の固定接点の端子は、ＡＤコンバータ６３の入力に接続されている。ＡＤコンバータ６３は、また、電圧源６９の正極端子に接続され、電圧源６９の負極端子は、グランドラインＧＮＤに接続されている。ＰＷＭ周波数変換回路６２およびＡＤコンバータ６３の出力は、マルチプレクサ６５を介して出力信号作成回路６４の入力に接続され、出力信号作成回路６４の出力は、スイッチ６８の制御端子に接続されている。スイッチ６８の可動接点の端子は、定電流源６６２の一方の端子に接続され、定電流源６６２の他方の端子は、電源の電圧ＶＣＣのラインに接続されている。スイッチ６８の固定接点の端子は、信号変換回路２９の出力を構成している。信号変換回路２９の出力は、フィードバック回路２３のフォトカプラ４５に接続される。フォトカプラ４５では、信号変換回路２９の出力が発光ダイオード４５ａのアノードに接続され、発光ダイオード４５ａのカソードは、信号変換回路２９のグランドラインＧＮＤに接続されている。なお、スイッチ６７，６８は、機械的なスイッチで記載したが、トランスミッションゲートのような半導体アナログスイッチで構成される。
【００４６】
周波数検出回路６１は、制御信号入力端子３２に入力された外部制御信号Ｃｏｎｔ−ｓｉｇがアナログ信号かデジタル信号かを判断するもので、外部制御信号Ｃｏｎｔ−ｓｉｇがある周波数より高い周波数の信号であれば、デジタルのＰＷＭ信号と判断する。周波数検出回路６１は、また、外部制御信号Ｃｏｎｔ−ｓｉｇがある周波数より低い周波数の信号であれば、アナログのＤＣ電圧の信号または可変抵抗の電圧降下による信号と判断する。この周波数検出回路６１の判断結果に応じて、スイッチ６７の切り換え動作が行われる。すなわち、外部制御信号Ｃｏｎｔ−ｓｉｇがＰＷＭ信号と判断されると、スイッチ６７は、ＰＷＭ周波数変換回路６２の側に切り換えられる。外部制御信号Ｃｏｎｔ−ｓｉｇがＤＣ電圧の信号または可変抵抗の電圧降下による信号と判断されると、スイッチ６７は、ＡＤコンバータ６３の側に切り換えられる。
【００４７】
スイッチ６７がＰＷＭ周波数変換回路６２の側に切り換えられると、外部制御信号Ｃｏｎｔ−ｓｉｇは、ＰＷＭ周波数変換回路６２により周波数逓倍されて所定の周波数のＰＷＭ信号に変換される。周波数変換されたＰＷＭ信号は、マルチプレクサ６５を介して出力信号作成回路６４に出力される。
【００４８】
スイッチ６７がＡＤコンバータ６３の側に切り換えられると、アナログの外部制御信号Ｃｏｎｔ−ｓｉｇは、ＡＤコンバータ６３によりデジタル信号に変換される。このとき、ＡＤコンバータ６３は、ＡＤ変換できる最大入力を電圧源６９の電圧で規定し、その最大入力電圧をデューティ比１００％とするデジタル信号に変換する。ＡＤ変換されたデジタル信号は、マルチプレクサ６５を介して出力信号作成回路６４に出力される。
【００４９】
出力信号作成回路６４は、外部制御信号Ｃｏｎｔ−ｓｉｇに応じてデューティ比が変化する一定周波数のＰＷＭ信号を生成する。そのＰＷＭ信号は、スイッチ６８をオン・オフ制御することで、スイッチ６８からは、定電流源６６２が出力する定電流を断続した出力信号ＰＷＭ−ｓｉｇが出力される。この出力信号ＰＷＭ−ｓｉｇは、フィードバック回路２３の発光ダイオード４５ａに出力電圧調整信号として供給される。
【００５０】
図３は出力電流調整機能を有する電力変換装置のフィードバック回路および信号変換回路を示す回路図である。この図３において、図２に示した構成要素と同じ構成要素については同じ符号を付してその詳細な説明は省略する。なお、信号変換回路２９は、図２に示したものと同じである。
【００５１】
このフィードバック回路２３ａでは、電圧エラーアンプは、オペアンプ４１の基準電圧として固定の基準電圧源が接続されている。この固定の基準電圧源は、電圧Ｖｒｅｆを直列接続の抵抗４６，４７で分圧した一定の電圧をオペアンプ４１の非反転入力端子に印加している。
【００５２】
一方、電流エラーアンプは、オペアンプ４２の反転入力端子に電圧Ｖｒｅｆを抵抗５３，５４で分圧した基準電圧が印加されている。また、オペアンプ４２の非反転入力端子には、出力電流Ｉｏに応じた電圧となるライン２４ｃの電圧（負電圧）をフォトカプラ４５のフォトトランジスタ４５ｂ、抵抗５０，５１，５７およびコンデンサ５６からなるレベルシフト回路によりシフトアップされた電圧（正電圧で出力電流Ｉｏが大きいほど低くなる）が入力されている。このレベルシフト回路において、電圧Ｖｒｅｆのラインから供給される電流は、出力信号ＰＷＭ−ｓｉｇと同様に、フォトトランジスタ４５ｂによって断続され、その断続された電流は、抵抗５７を介してコンデンサ５６に充電される。コンデンサ５６により平均化された充電電圧と抵抗５０，５１の直列回路によってレベルシフトされた、出力電流Ｉｏに応じた電圧となるライン２４ｃの電圧が、オペアンプ４２の非反転入力端子に印加される。図２のフィードバック回路２３では、抵抗５０，５１の直列回路に接続されていた電圧はＶｒｅｆで固定電圧であったが、図３のフィードバック回路２３ａでは、電圧Ｖｒｅｆに代えてコンデンサ５６の充電電圧が使われている。出力信号ＰＷＭ−ｓｉｇの時比率が高いほどコンデンサ５６の充電電圧が高くなり（出力信号ＰＷＭ−ｓｉｇの時比率が１００％のときに最大値Ｖｒｅｆになる）、出力電流Ｉｏに応じた電圧となるライン２４ｃの電圧がより高い電圧にレベルシフトされる。
【００５３】
このフィードバック回路２３ａによれば、出力電圧Ｖｏが目標の電圧より高くなると、オペアンプ４１は、より低い電圧信号を出力するので、発光ダイオード３７ａの発光量が大きくなって、電源制御ＩＣ３３に出力を絞るよう通知する。また、出力電流Ｉｏが増大して出力信号ＰＷＭ−ｓｉｇによってレベルシフト量が調整された出力電流Ｉｏのレベルシフト値が基準電圧より低くなると、オペアンプ４２が低い電圧信号を出力して発光ダイオード３７ａの発光量を大きくする。これにより、フィードバック回路２３ａは、電源制御ＩＣ３３にトランス１８の１次側から２次側に送るエネルギをより減少させるよう通知する。
【００５４】
次に、入力された３種類の形式の外部制御信号Ｃｏｎｔ−ｓｉｇをそれぞれ変形し、正規化された出力信号ＰＷＭ−ｓｉｇを出力する信号変換回路２９の具体的な構成例について説明する。
【００５５】
図４は周波数検出回路の構成例を示す回路図である。
周波数検出回路６１は、まず、ダイオード３１およびコンデンサ３０を介して入力された外部制御信号Ｃｏｎｔ−ｓｉｇを二値化するために、入力段にヒステリシス比較器を備えている。周波数検出回路６１の入力は、抵抗７１の一方の端子に接続され、抵抗７１の他方の端子は、抵抗７２の一方の端子および比較器７３の非反転入力端子に接続されている。抵抗７２の他方の端子はグランドに接続されている。比較器７３の反転入力端子は、スイッチ７４の可動接点の端子に接続され、スイッチ７４の第１の固定接点の端子は、基準電圧源Ｖｒｅｆ１に接続され、スイッチ７４の第２の固定接点の端子は、基準電圧源Ｖｒｅｆ２に接続されている。比較器７３の出力端子は、スイッチ７４の制御端子に接続されている。基準電圧源Ｖｒｅｆ１の電圧Ｖｒｅｆ１と基準電圧源Ｖｒｅｆ２の電圧Ｖｒｅｆ２とは、Ｖｒｅｆ１＞Ｖｒｅｆ２の関係がある。
【００５６】
比較器７３の出力端子は、また、ＤフリップフロップＤＦＦのクロック入力（ＣＫ）に接続されている。ＤフリップフロップＤＦＦのデータ入力端子（Ｄ）は、この周波数検出回路６１の電源ラインに接続され、正転出力（Ｑ出力）は、アンド回路ＡＮＤ１の一方の入力に接続され、反転出力（ＸＱ出力）は、分周回路７５のアンド回路ＡＮＤ２の一方の入力端子に接続されている。ＤフリップフロップＤＦＦのリセット入力は、遅延回路７６の出力に接続されている。遅延回路７６の入力およびアンド回路ＡＮＤ２の他方の入力は、短パルスのリセット信号（リセットパルス）を発生する図示しない発振回路の出力に接続され、たとえば、１００Ｈｚのパルス信号が入力されている。
【００５７】
分周回路７５は、（ｎ＋１）個のＤフリップフロップＤＦＦ０−ＤＦＦｎと、これらのすべての出力を入力するアンド回路ＡＮＤ３とを有している。ＤフリップフロップＤＦＦ０−ＤＦＦｎは、カウンタ回路を構成し、初段のＤフリップフロップＤＦＦ０のクロック入力は、アンド回路ＡＮＤ１の出力が接続されている。ＤフリップフロップＤＦＦ１−ＤＦＦｎのリセット入力は、アンド回路ＡＮＤ２の出力に接続されている。
【００５８】
分周回路７５の出力であるアンド回路ＡＮＤ３の出力は、インバータ回路ＩＮＶの入力に接続され、インバータ回路ＩＮＶの出力は、アンド回路ＡＮＤ１の他方の入力に接続されている。
【００５９】
この周波数検出回路６１によれば、まず、抵抗７１の一方の端子に入力された外部制御信号Ｃｏｎｔ−ｓｉｇは、抵抗７１，７２によって分圧され、分圧された値が比較器７３によって電圧Ｖｒｅｆ１，Ｖｒｅｆ２と比較される。比較器７３は、この分圧値が電圧Ｖｒｅｆｌ以上になるとＨレベル、電圧Ｖｒｅｆ２未満になるとＬレベルに二値化した信号を出力する。比較器７３はスイッチ７４により、その出力がＨレベルのとき、電圧Ｖｒｅｆ２を非反転入力端子に入力し、Ｌレベルのとき、電圧Ｖｒｅｆ１を非反転入力端子に入力してヒステリシス比較器を構成している。
【００６０】
比較器７３の出力は、ＤフリップフロップＤＦＦのクロック入力に入力される。ＤフリップフロップＤＦＦのリセット入力には、１００Ｈｚのクロックを遅延回路７６で遅らせた信号を入力する。したがって、ＤフリップフロップＤＦＦのＱ出力は、比較器７３の出力がＬレベルからＨレベルになると、ＬレベルからＨレベルとなる。リセット信号の周期（１００Ｈｚ）よりも短い周期で比較器７３の出力がＬレベルからＨレベルとなると、ＤフリップフロップＤＦＦのＱ出力も毎周期ＬレベルからＨレベルとなる。
【００６１】
ＤフリップフロップＤＦＦのＱ出力は、アンド回路ＡＮＤ１に入力される。アンド回路ＡＮＤ１の他方の入力は、分周回路７５の出力をインバータ回路ＩＮＶで反転した値が入力される。分周回路７５の出力（Ｑ０，Ｑ１・・・Ｑｎの論理積）がＬレベルのときに、ＤフリップフロップＤＦＦのＱ出力の信号がカウンタ回路のＤフリップフロップＤＦＦ１のクロック入力に入力され、カウンタ回路がカウントアップを始める。ＤフリップフロップＤＦＦのＸＱ出力がＬレベルになっているときにリセットパルスが発生すると、遅延回路７６によりＤフリップフロップＤＦＦがすぐにはリセットされないので、アンド回路ＡＮＤ２の出力がＬレベルのままとなって分周回路７５はリセットされない。リセットパルスが消えた後で、遅延回路７６によりＤフリップフロップＤＦＦがリセットされるが、次のリセットパルスが来る前に比較器７３の出力が再びＬレベルからＨレベルに変化すると、ＤフリップフロップＤＦＦのＸＱ出力が再びＬレベルに変化して、次のリセットパルスでも分周回路７５はリセットされない。つまり、外部制御信号Ｃｏｎｔ−ｓｉｇが１００Ｈｚ以上であればカウンタ回路はカウントアップを続けることができるが、１００Ｈｚ未満であればリセットされてしまうことになる。
【００６２】
分周回路７５は、カウンタ回路が最終カウントまで到達すると、Ｈレベルを出力する。このＨレベルが出力されると、そのＨレベルは、インバータ回路ＩＮＶで反転されてＬレベルとなり、アンド回路ＡＮＤ１の一方の入力をＬレベルにする。これにより、カウンタ回路のクロック入力がＬレベルとなり、アンド回路ＡＮＤ１は、ＤフリップフロップＤＦＦのＱ出力の信号の通過を阻止する。したがって、分周回路７５は、最終カウントを維持し、外部制御信号Ｃｏｎｔ−ｓｉｇがＰＷＭ信号であることを示すＨレベルの判定信号の出力を維持する。ただし、比較器７３が毎周期Ｌレベル−Ｈレベルの反転動作を続けることができなければ、分周回路７５のカウンタ回路はリセットされ、クロックを入力できる状態となる。
【００６３】
以上は、１００Ｈｚよりも高い周波数の外部制御信号Ｃｏｎｔ−ｓｉｇを検出する回路であるが、１００Ｈｚに限定するものではなく、リセットの周波数を変更することで、いかなる周波数の外部制御信号Ｃｏｎｔ−ｓｉｇにも対応が可能である。周波数検出回路６１がＨレベルを出力しているときは、外部制御信号Ｃｏｎｔ−ｓｉｇがＰＷＭ周波数変換回路６２に接続され、また、Ｌレベルの信号を出力するときには、ＡＤコンバータ６３に接続される。
【００６４】
図５はＰＷＭ周波数変換回路の構成例を示す回路図、図６はＰＷＭ周波数変換回路の動作を説明するタイムチャートである。
ＰＷＭ周波数変換回路６２の入力は、抵抗８１，８２による分圧回路が接続され、この分圧回路の出力には、ヒステリシス比較器８３が接続されている。このヒステリシス比較器８３は、周波数検出回路６１のヒステリシス比較器と同じ構成であり、外部制御信号Ｃｏｎｔ−ｓｉｇと同相の二値化信号を出力するようにしている。なお、抵抗８１，８２およびヒステリシス比較器８３を、図４に示す周波数検出回路６１の抵抗７１，７２、比較器７３、スイッチ７４および基準電圧源Ｖｒｅｆ１，Ｖｒｅｆ２に置き換えてもよい（周波数検出回路６１とＰＷＭ周波数変換回路６２とで分圧回路とヒステリシス比較器を共有する）。
【００６５】
ヒステリシス比較器８３の出力は、位相同期回路（ＰＬＬ： phase locked loop）８４の入力に接続されている。位相同期回路８４は、位相比較器８４ａ、ローパスフィルタ（ＬＰＦ：Low-pass filter）８４ｂ、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）８４ｃおよび分周器８４ｄを有している。位相比較器８４ａは、ヒステリシス比較器８３の出力信号と分周器８４ｄの出力信号とを入力し、２つの信号の立ち上がりの位相差を検出する。位相比較器８４ａの出力は、ローパスフィルタ８４ｂの入力に接続されている。ローパスフィルタ８４ｂは、位相比較器８４ａが出力したリップルを含む位相差信号を平均化して直流電圧信号に変換する。ローパスフィルタ８４ｂの出力は、電圧制御発振器８４ｃの入力に接続されている。電圧制御発振器８４ｃは、入力された直流電圧信号の電圧値に応じた周波数のパルス信号を出力する。分周器８４ｄは、電圧制御発振器８４ｃが出力したパルス信号の周波数を低減し、位相比較器８４ａに入力する。
【００６６】
この位相同期回路８４によれば、位相比較器８４ａに入力されたＰＷＭ信号の周波数と電圧制御発振器８４ｃが出力した周波数を分周した周波数とが同期するようになる。つまり、電圧制御発振器８４ｃの発振周波数は、ＰＷＭ信号を分周器８４ｄの分周数倍した周波数に制御される。
【００６７】
位相同期回路８４の出力は、非同期式の（ｍ＋１）ビットのカウンタ８５の入力に接続されている。このカウンタ８５は、たとえば、（ｍ＋１）個のＤフリップフロップを順次接続することによって構成したものとすることができる。
【００６８】
ヒステリシス比較器８３の出力は、また、ワンショット回路８６の入力に接続されており、そのワンショット回路８６の出力は、カウンタ８５にリセット信号として入力される。
【００６９】
ＰＷＭ周波数変換回路６２は、さらに、カウンタ８５のビット出力を保持する（ｍ＋１）ビットのレジスタ８７を有している。このレジスタ８７は、（ｍ＋１）個のＤフリップフロップを有し、それぞれのＤフリップフロップのデータ入力端子にカウンタ８５を構成するＤフリップフロップのＱ出力が接続された構成を有している。レジスタ８７のクロック入力には、ヒステリシス比較器８３の出力が接続されている。なお、レジスタ８７のクロック入力が負論理となっているので、レジスタ８７にクロックが入力されるのはヒステリシス比較器８３出力の立ち下がりタイミングとなる。
【００７０】
このＰＷＭ周波数変換回路６２によれば、入力された外部制御信号Ｃｏｎｔ−ｓｉｇは、ヒステリシス比較器８３にて波形整形され、図６に示したようなＰＷＭ信号に変換される。このとき、位相同期回路８４は、ＰＷＭ信号の周波数を分周器８４ｄの分周数で逓倍した周波数を有するパルス信号を出力する。たとえば、分周器８４ｄの分周段数（分周器８４ｄを構成する１／２分周器（例えばＤフリップフロップ）の個数）がｐであるとした場合、位相同期回路８４が出力する信号は、ＰＷＭ信号の周波数を２＾ｐ（ｐ≦（ｍ＋１））倍に周波数逓倍したパルス信号になる。
【００７１】
この位相同期回路８４が出力したパルス信号は、カウンタ８５に入力されてカウントされる。そのカウンタ８５がカウントを開始するタイミングは、図６に示したように、ＰＷＭ信号の立ち上がりにワンショット回路８６が出力したリセット信号の入力のタイミングである。
【００７２】
次に、カウンタ８５がパルス信号のカウントを継続している途中でレジスタ８７によるカウント値の読み込みが行われる。このカウント値が読み込まれるタイミングは、図６に示したように、ＰＷＭ信号の立ち下がりエッジのタイミングである。これにより、レジスタ８７は、ＰＷＭ信号が１周期の中でオンしているオン期間Ｔｏｎの間にカウンタ８５によってカウントされたカウント値が読み込まれて保持される。この保持されたカウント値は、レジスタ８７から（ｍ＋１）ビットのデジタル信号ＰＷＭ−ｄａｔａ−０〜ＰＷＭ−ｄａｔａ−ｍの形式で出力される。このように、ＰＷＭ信号のオン期間Ｔｏｎを表すデータを得ることによって、ＰＷＭ信号のデューティ比が検出される。ここで、デューティ比は、レジスタ８７の値を２＾ｐで除することによって得ることができる。また、以下では、ｐ＝（ｍ＋１）とする。
【００７３】
また、ヒステリシス比較器８３の反転入力と非反転入力の接続を逆にして、位相比較器８４ａとワンショット回路８６の入力を負論理とし、レジスタ８７のクロック入力を正論理としてもよい。この場合、ヒステリシス比較器８３の立ち上がりタイミングと立ち下がりタイミングが逆転するが、得られる結果は同じとなる。
【００７４】
図７はＡＤコンバータを示す図である。
ＡＤコンバータ６３は、ＤＣ電圧または可変抵抗の電圧降下によるアナログの外部制御信号Ｃｏｎｔ−ｓｉｇによって定まる電圧Ｖｃｏｎｔを入力し、最大電圧に対する比率をデジタル信号に変換する。このＡＤコンバータ６３の分解能は、ＰＷＭ周波数変換回路６２の出力データのビット数に合わせて（ｍ＋１）ビットにしてある。したがって、ＡＤコンバータ６３は、外部制御信号Ｃｏｎｔ−ｓｉｇを（ｍ＋１）ビットで表したデジタル信号ＡＤ−ｄａｔａ−０〜ＡＤ−ｄａｔａ−ｍを出力する。このデジタル信号ＡＤ−ｄａｔａ−０〜ＡＤ−ｄａｔａ−ｍは、この電力変換装置が外部制御信号Ｃｏｎｔ−ｓｉｇによって調整される比率を表しており、ＰＷＭ周波数変換回路６２が出力するＰＷＭ信号のデューティ比に相当する。
【００７５】
ＡＤコンバータ６３は、電圧源６９を基準電圧として入力している。これにより、ＡＤコンバータ６３が（ｍ＋１）ビットの分解能でＡＤ変換する直流電圧範囲の上限値が規定される。
【００７６】
図８はマルチプレクサの構成例を示す回路図である。
マルチプレクサ６５は、周波数検出回路６１の出力信号によってＰＷＭ周波数変換回路６２およびＡＤコンバータ６３のいずれか一方の出力が選択される回路である。マルチプレクサ６５は、ＰＷＭ周波数変換回路６２から出力されるデジタル信号ＰＷＭ−ｄａｔａ−０〜ＰＷＭ−ｄａｔａ−ｍを入力する入力端子ＩＮ００〜ＩＮｍ０を有している。マルチプレクサ６５は、また、ＡＤコンバータ６３から出力されるデジタル信号ＡＤ−ｄａｔａ−０〜ＡＤ−ｄａｔａ−ｍを入力する入力端子ＩＮ０１〜ＩＮｍ１を有している。マルチプレクサ６５は、さらに、周波数検出回路６１の出力信号を入力するセレクト端子Ｓおよび出力端子ＯＵＴ０〜ＯＵＴｍを有している。
【００７７】
デジタル信号ＰＷＭ−ｄａｔａ−０〜ＰＷＭ−ｄａｔａ−ｍの入力端子ＩＮ００〜ＩＮｍ０は、アンド回路ＡＮＤ００〜ＡＮＤｍ０の一方の入力に接続され、アンド回路ＡＮＤ００〜ＡＮＤｍ０の他方の入力は、セレクト端子Ｓに接続されている。デジタル信号ＡＤ−ｄａｔａ−０〜ＡＤ−ｄａｔａ−ｍの入力端子ＩＮ０１〜ＩＮｍ１は、アンド回路ＡＮＤ０１〜ＡＮＤｍ１の一方の入力に接続され、アンド回路ＡＮＤ０１〜ＡＮＤｍ１の他方の入力は、インバータ回路ＩＮＶ００〜ＩＮＶ０ｍの出力に接続されている。インバータ回路ＩＮＶ００〜ＩＮＶ０ｍの入力は、セレクト端子Ｓに接続されている。アンド回路ＡＮＤ００〜ＡＮＤｍ０の出力およびアンド回路ＡＮＤ０１〜ＡＮＤｍ１の出力は、オア回路ＯＲ０〜ＯＲｍの入力に接続され、オア回路ＯＲ０〜ＯＲｍの出力は、出力端子ＯＵＴ０〜ＯＵＴｍに接続されている。出力端子ＯＵＴ０〜ＯＵＴｍからは、選択されたデジタル信号ＳＥＬ−ｄａｔａ−０〜ＳＥＬ−ｄａｔａ−ｍが出力される。
【００７８】
ここで、マルチプレクサ６５のセレクト端子Ｓには、周波数検出回路６１がＰＷＭ信号を検出したかどうかに応じた２値の出力信号が入力される。本実施の形態では、周波数検出回路６１は、外部制御信号Ｃｏｎｔ−ｓｉｇをＰＷＭ信号と判断したとき、Ｈレベルの出力信号を出力し、外部制御信号Ｃｏｎｔ−ｓｉｇをＰＷＭ信号でないと判断したときには、Ｌレベルの出力信号を出力するとする。
【００７９】
セレクト端子ＳにＨレベルの出力信号が入力された場合、アンド回路ＡＮＤ００〜ＡＮＤｍ０は、デジタル信号ＰＷＭ−ｄａｔａ−０〜ＰＷＭ−ｄａｔａ−ｍの通過を許可し、アンド回路ＡＮＤ０１〜ＡＮＤｍ１は、デジタル信号ＡＤ−ｄａｔａ−０〜ＡＤ−ｄａｔａ−ｍの通過を禁止する。したがって、デジタル信号ＰＷＭ−ｄａｔａ−０〜ＰＷＭ−ｄａｔａ−ｍは、オア回路ＯＲ０〜ＯＲｍを介して出力端子ＯＵＴ０〜ＯＵＴｍに伝えられ、出力端子ＯＵＴ０〜ＯＵＴｍからデジタル信号ＳＥＬ−ｄａｔａ−０〜ＳＥＬ−ｄａｔａ−ｍとして出力される。
【００８０】
一方、セレクト端子ＳにＬレベルの出力信号が入力された場合、アンド回路ＡＮＤ００〜ＡＮＤｍ０は、デジタル信号ＰＷＭ−ｄａｔａ−０〜ＰＷＭ−ｄａｔａ−ｍの通過を禁止し、アンド回路ＡＮＤ０１〜ＡＮＤｍ１は、デジタル信号ＡＤ−ｄａｔａ−０〜ＡＤ−ｄａｔａ−ｍの通過を許可する。したがって、デジタル信号ＡＤ−ｄａｔａ−０〜ＡＤ−ｄａｔａ−ｍは、オア回路ＯＲ０〜ＯＲｍを介して出力端子ＯＵＴ０〜ＯＵＴｍに伝えられ、出力端子ＯＵＴ０〜ＯＵＴｍからデジタル信号ＳＥＬ−ｄａｔａ−０〜ＳＥＬ−ｄａｔａ−ｍとして出力される。
【００８１】
図９は出力信号作成回路の構成例を示す回路図である。
出力信号作成回路６４は、（ｍ＋１）ビットのカウンタ９１と、データ一致回路９２と、ＲＳフリップフロップ９３とを有している。この出力信号作成回路６４は、ＰＷＭ周波数変換回路６２およびＡＤコンバータ６３が検出したデューティ比と同じデューティ比を有する出力信号ＰＷＭ−ｓｉｇを作成する。ただし、この出力信号ＰＷＭ−ｓｉｇは、フィードバック回路２３の抵抗４６およびコンデンサ４８で構成されるＣＲフィルタ（ローパスフィルタ）、またはフィードバック回路２３ａの抵抗５７およびコンデンサ５６で構成されるＣＲフィルタ（ローパスフィルタ）の特性に応じた周波数（図示の例では、１ｋＨｚ）にしている。
【００８２】
カウンタ９１は、（ｍ＋１）個のＤフリップフロップを有し、それぞれのＤフリップフロップのデータ入力端子には、自身のＸＱ出力が接続されている。また、２段目以降のそれぞれのＤフリップフロップのクロック端子（負論理）には、前段のＤフリップフロップのＱ出力が接続されている。このカウンタ９１においては、２＾（ｍ＋１）ｋＨｚのクロック信号が入力され、１ｋＨｚのリセット信号が入力されている。
【００８３】
データ一致回路９２は、マルチプレクサ６５によって選択されたデジタル信号ＳＥＬ−ｄａｔａ−０〜ＳＥＬ−ｄａｔａ−ｍとカウンタ９１のそれぞれのＤフリップフロップの出力信号とを比較し、両者の全ビットデータが同じであるときだけＨレベルの一致信号を出力する。このデータ一致回路９２は、ここでは、各ビットの比較に排他的ノア回路ＸＮＯＲ０〜ＸＮＯＲｍを用い、すべての排他的ノア回路ＸＮＯＲ０〜ＸＮＯＲｍの出力が一致しているかどうかの判断にアンド回路ＡＮＤを用いている。なお、排他的ノア回路は、２つの入力が一致しているときに出力がＨレベルとなり、不一致のときに出力がＬレベルとなる回路である。
【００８４】
ＲＳフリップフロップ９３は、そのセット入力にカウンタ９１のリセット信号である１ｋＨｚのパルス信号が入力され、リセット入力には、データ一致回路９２の出力信号が入力される。したがって、ＲＳフリップフロップ９３は、１ｋＨｚのパルス信号が入力されるたびにＨレベルの信号を出力し、そのＨレベルは、カウンタ９１のカウント値がマルチプレクサ６５によって読み込まれたデューティ比のデータに一致するまで継続する。これにより、出力信号作成回路６４は、外部制御信号Ｃｏｎｔ−ｓｉｇが指示するデューティ比と同じデューティ比を有する出力信号ＰＷＭ−ｓｉｇを出力する。
【００８５】
この出力信号ＰＷＭ−ｓｉｇを受けたフィードバック回路２３では、出力電圧Ｖｏの目標出力電圧がデューティ比に相当する電圧に設定される。また、出力信号ＰＷＭ−ｓｉｇを受けたフィードバック回路２３ａでは、出力電流Ｉｏの上限がデューティ比に相当する電流に設定される。
【００８６】
以上のように、出力信号作成回路６４が出力する信号は、外部制御信号Ｃｏｎｔ−ｓｉｇの種類に関係なく、いずれも１ｋＨｚのＰＷＭ信号であるため、その後段の回路はすべて共通にすることができる。また、出力信号作成回路６４が出力する信号は、周波数が１ｋＨｚであるため、時定数の大きなローパスフィルタが必要なく、起動時間に影響の出るような遅れを発生することはない。なお、この実施の形態では、出力信号作成回路６４が出力する信号の周波数を１ｋＨｚとしたが、これに限定するものではない。
【００８７】
また、上記の実施の形態における信号変換回路２９では、ＰＷＭ周波数変換回路６２およびＡＤコンバータ６３の入力側にスイッチ６７を設けて外部制御信号Ｃｏｎｔ−ｓｉｇの切り換えをしている。しかし、このスイッチ６７は、ＰＷＭ周波数変換回路６２およびＡＤコンバータ６３が外部制御信号Ｃｏｎｔ−ｓｉｇを同時に入力しても互いに干渉なく動作する場合には、省略することができる。
【符号の説明】
【００８８】
１１  交流入力端子
１２  チョークコイル
１３  Ｘコンデンサ
１４  チョークコイル
１５  ダイオードブリッジ
１６  力率改善回路
１７  コンデンサ
１８  トランス
１８ａ  一次巻線
１８ｂ，１８ｃ  二次巻線
１８ｄ  補助巻線
１９  スイッチング素子
２０  電流検出抵抗
２１  ダイオード
２２  コンデンサ
２３，２３ａ  フィードバック回路
２４  直流出力端子
２４ａ  ライン（直流出力端子に接続された正極端子）
２４ｂ  ライン（直流出力端子に接続された負極端子）
２４ｃ  ライン（負極端子）
２５  負荷
２６  ダイオード
２７  抵抗
２８  コンデンサ
２９  信号変換回路
３０  コンデンサ
３１  ダイオード
３２  制御信号入力端子
３３  電源制御ＩＣ
３４  ダイオード
３５  抵抗
３６  コンデンサ
３７ａ  発光ダイオード
３７ｂ  フォトトランジスタ
４１，４２  オペアンプ
４３，４４  抵抗
４５  フォトカプラ
４５ａ  発光ダイオード
４５ｂ  フォトトランジスタ
４６，４７  抵抗
４８  コンデンサ
４９  ダイオード
５０，５１  抵抗
５２  電流検出抵抗
５３，５４  抵抗
５５  ダイオード
５６  コンデンサ
５７  抵抗
６１  周波数検出回路
６２  ＰＷＭ周波数変換回路
６３  ＡＤコンバータ
６４  出力信号作成回路
６５  マルチプレクサ
６６１，６６２  定電流源
６７，６８  スイッチ
６９  電圧源
７１，７２  抵抗
７３  比較器
７４  スイッチ
７５  分周回路
７６  遅延回路
８１，８２  抵抗
８３  ヒステリシス比較器
８４  位相同期回路
８４ａ  位相比較器
８４ｂ  ローパスフィルタ
８４ｃ  電圧制御発振器
８４ｄ  分周器
８５  カウンタ
８６  ワンショット回路
８７  レジスタ
９１  カウンタ
９２  データ一致回路
９３  ＲＳフリップフロップ
ＡＮＤ，ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ００〜ＡＮＤｍ０，ＡＮＤ０１〜ＡＮＤｍ１  アンド回路
ＤＦＦ，ＤＦＦ０−ＤＦＦｎ  Ｄフリップフロップ
ＩＮ００〜ＩＮｍ０，ＩＮ０１〜ＩＮｍ１  入力端子
ＩＮＶ，ＩＮＶ００〜ＩＮＶ０ｍ  インバータ回路
ＯＲ０〜ＯＲｍ  オア回路
ＯＵＴ０〜ＯＵＴｍ  出力端子
Ｓ  セレクト端子
ＸＮＯＲ０〜ＸＮＯＲｍ  排他的ノア回路
【図１】
2019033574.tif 000003
【図２】
2019033574.tif 000004
【図３】
2019033574.tif 000005
【図４】
2019033574.tif 000006
【図５】
2019033574.tif 000007
【図６】
2019033574.tif 000008
【図７】
2019033574.tif 000009
【図８】
2019033574.tif 000010
【図９】
2019033574.tif 000011
【図１０】
2019033574.tif 000012
【手続補正書】
【提出日】平成30年6月13日(2018.6.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
抵抗１０４とコンデンサ１０５との接続点は、オペアンプ１０７の非反転入力端子に接続され、オペアンプ１０７の出力端子はオペアンプ１０７の反転入力端子に接続されて、オペアンプ１０７はローパスフィルタ１０６の出力を入力とするボルテージフォロワを構成している。オペアンプ１０７の出力端子は、抵抗１０８の一方の端子に接続され、抵抗１０８の他方の端子は、信号変換回路１０３の出力端子１１０に接続されている。これにより、オペアンプ１０７は、抵抗１０８を介してローパスフィルタ１０６の出力と同じ電圧信号を出力する回路を構成している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
外部制御信号Ｃｏｎｔ−ｓｉｇとして可変抵抗が調光入力端子Ｄｉｍに接続された場合、電源端子１１２から抵抗１１１およびダイオード１０１を介して可変抵抗に電流が流れる。これにより、定常状態では可変抵抗の両端には、可変抵抗と抵抗１１１の抵抗値および電源端子１１２，１１３間の電圧に応じた電圧が生起される。この可変抵抗の場合についても、ＤＣ電圧が入力された場合と同様に、調光入力端子Ｄｉｍに印加された電圧に近い（ダイオード１０１の順方向電圧だけ異なる）電圧の信号が、抵抗１０８を介して信号変換回路１０３の出力端子１１０から出力される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
電源制御ＩＣ３３は、また、フォトカプラによってフィードバック回路２３と接続されている。すなわち、フィードバック回路２３には、発光ダイオード３７ａが設けられ、電源制御ＩＣ３３には、発光ダイオード３７ａの光を受けるフォトトランジスタ３７ｂが設けられている。これにより、フィードバック回路２３は、負荷２５に供給する出力電圧および出力電流を検出して電源制御ＩＣ３３にフィードバックすることができる。電源制御ＩＣ３３は、フィードバック回路２３からフィードバックされた信号に基づいて、出力電圧および出力電流が外部制御信号Ｃｏｎｔ−ｓｉｇによって指示された値になるようスイッチング素子１９をスイッチング制御する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
分周回路７５は、（ｎ＋１）個のＤフリップフロップＤＦＦ０−ＤＦＦｎと、これらのすべての出力を入力するアンド回路ＡＮＤ３とを有している。ＤフリップフロップＤＦＦ０−ＤＦＦｎは、カウンタ回路を構成し、初段のＤフリップフロップＤＦＦ０のクロック入力は、アンド回路ＡＮＤ１の出力が接続されている。ＤフリップフロップＤＦＦ０−ＤＦＦｎのリセット入力は、アンド回路ＡＮＤ２の出力に接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
この周波数検出回路６１によれば、まず、抵抗７１の一方の端子に入力された外部制御信号Ｃｏｎｔ−ｓｉｇは、抵抗７１，７２によって分圧され、分圧された値が比較器７３によって電圧Ｖｒｅｆ１，Ｖｒｅｆ２と比較される。比較器７３は、この分圧値が電圧Ｖｒｅｆｌ以上になるとＨレベル、電圧Ｖｒｅｆ２未満になるとＬレベルに二値化した信号を出力する。比較器７３はスイッチ７４により、その出力がＨレベルのとき、電圧Ｖｒｅｆ２を反転入力端子に入力し、Ｌレベルのとき、電圧Ｖｒｅｆ１を反転入力端子に入力してヒステリシス比較器を構成している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
ＤフリップフロップＤＦＦのＱ出力は、アンド回路ＡＮＤ１に入力される。アンド回路ＡＮＤ１の他方の入力は、分周回路７５の出力をインバータ回路ＩＮＶで反転した値が入力される。分周回路７５の出力（Ｑ０，Ｑ１・・・Ｑｎの論理積）がＬレベルのときに、ＤフリップフロップＤＦＦのＱ出力の信号がカウンタ回路のＤフリップフロップＤＦＦ０のクロック入力に入力され、カウンタ回路がカウントアップを始める。ＤフリップフロップＤＦＦのＸＱ出力がＬレベルになっているときにリセットパルスが発生すると、遅延回路７６によりＤフリップフロップＤＦＦがすぐにはリセットされないので、アンド回路ＡＮＤ２の出力がＬレベルのままとなって分周回路７５はリセットされない。リセットパルスが消えた後で、遅延回路７６によりＤフリップフロップＤＦＦがリセットされるが、次のリセットパルスが来る前に比較器７３の出力が再びＬレベルからＨレベルに変化すると、ＤフリップフロップＤＦＦのＸＱ出力が再びＬレベルに変化して、次のリセットパルスでも分周回路７５はリセットされない。つまり、外部制御信号Ｃｏｎｔ−ｓｉｇが１００Ｈｚ以上であればカウンタ回路はカウントアップを続けることができるが、１００Ｈｚ未満であればリセットされてしまうことになる。
【手続補正７】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
前記ＰＷＭ周波数変換回路は、前記ＰＷＭ信号を二値化するヒステリシス比較器と、前記ヒステリシス比較器の出力信号の周波数を逓倍する位相同期回路と、前記位相同期回路の出力信号をカウントするとともに前記ヒステリシス比較器の出力信号の立ち上がりまたは立ち下がりでリセットされるカウンタと、前記ヒステリシス比較器の出力信号の立ち下がりまたは立ち上がりで前記カウンタのカウント値を読み込み、読み込んだカウント値を前記ＰＷＭ信号のデューティ比を表す前記第１のデジタル信号として出力するレジスタと、を有する、請求項１記載の電力変換装置。