(57)【要約】【課題】ＴＨｚ帯で動作可能な発振デバイスの実現に向けた、従来とは異なる設計思想に基づくＤＯＶＥＴＴ構造を提供する。【解決手段】ｎ形半導体のカソード層、電子注入層、第１の電子走行層、第２の電子走行層、ｎ形半導体のアノード層が順次積層して配置された半導体装置であって、各半導体層の電子親和力のプロファイルを用いて、前記電子注入層と前記第１の電子走行層との界面に電子に対するポテンシャルバリアが形成され、前記第１の電子走行層内の平均電子速度は、前記第２の電子走行層におけるバリスティック伝導における電子速度に比べて、小さな値を有する。【選択図】図２
2019033184.tif 000002
【特許請求の範囲】
【請求項１】
ｎ形半導体のカソード層、電子注入層、第１の電子走行層、第２の電子走行層、ｎ形半導体のアノード層が順次積層して配置された半導体装置であって、
各半導体層の電子親和力のプロファイルを用いて、前記電子注入層と前記第１の電子走行層との界面に電子に対するポテンシャルバリアが形成され、
前記第１の電子走行層内の平均電子速度は、前記第２の電子走行層におけるバリスティック伝導における電子速度に比べて、小さな値を有することを特徴とする半導体装置。
【請求項２】
ｎ形半導体のカソード層、電子注入層、第１の電子走行層、第２の電子走行層、ｎ形半導体のアノード層が順次積層して配置された半導体装置であって、
前記電子注入層の電子親和力は、前記カソード層の電子親和力よりも小さく、前記電子注入層は、前記カソード層側から前記アノード層側に向かって単調減少する半導体組成分布を有し、
前記第１の電子走行層の電子親和力は、前記電子注入層に接する側は前記電子注入層の電子親和力と同等もしくはより大きく、前記第２の電子走行層に接する側は前記第２の電子走行層の電子親和力よりも小さく、前記第１の電子走行層は、前記カソード層側から前記アノード層側に向かって単調減少する半導体組成分布を有し、
前記第２の電子走行層の電子親和力は、前記アノード層に接する側で前記アノード層の電子親和力と同等もしくはより小さいことを特徴とする半導体装置。
【請求項３】
前記電子注入層、前記第１の電子走行層、および前記第２の電子走行層が、ＧａＡｓに格子整合するＡｌＧａＡｓ混晶半導体からなり、前記電子注入層と前記第１の電子走行層との界面に電子に対するポテンシャルバリアが形成されるように、前記混晶半導体の半導体組成が調整されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記電子注入層、前記第１の電子走行層、および前記第２の電子走行層が、ＩｎＰに格子整合するＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓ混晶半導体からなり、前記電子注入層と前記第１の電子走行層との界面に電子に対するポテンシャルバリアが形成されるように、前記混晶半導体の半導体組成が調整されていることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第１の電子走行層の動作状態における電子の実効ポテンシャル変化は、１００ｍｅＶ以下であることを特徴とする請求項２、３または４に記載の半導体装置。
【請求項６】
前記第１の電子走行層の動作状態における電子の実効ポテンシャル変化は、１００ｍｅＶ以下であり、
前記ポテンシャルバリアと、前記第１の電子走行層に接する前記第２の電子走行層の電子のバンド端のポテンシャルエネルギーの差が、前記第２の電子走行層の電子のΓ谷端／Ｌ谷端間エネルギー差よりも小さいことを特徴とする請求項３または４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳細には、ミリ波帯からＴＨｚ帯で動作可能な半導体発振デバイスであって、ＤＯＶＥＴＴ（Double Velocity Transit Time）ダイオード構造を有する半導体装置に関する。
【背景技術】
【０００２】
近年、テラヘルツ（ＴＨｚ）放射波の様々な応用を目指し、低コストの半導体装置の開発が求められている。ＴＨｚ分光、イメージング、通信システムなど、いずれの応用においても、継続的に重要となっているのは一層の出力の増大である。ＴＨｚ放射波の出力レベルが高いほど、受信側での信号強度が上がり、Ｓ／Ｎ比が改善されて受信感度特性が向上するからである。また、パッシブイメージング受信器などの場合には、微弱信号を受信するためにヘテロダイン受信を用いることが多く、ここで使われる局部発振器（Local Oscillator）としても、一定以上の出力を有するＴＨｚソースが必要である。
【０００３】
半導体ベースのＴＨｚソースとして、周波数逓倍器（Frequency Multiplier）を用いた構成が確立されている。しかし、装置コストや簡便性の観点から、単一のデバイスで機能する発振デバイスへの期待は大きい。
【０００４】
いわゆる走行時間効果に基づく負性抵抗デバイスの中では、ＴＵＮＮＥＴＴ（Tunneling Transit Time）発振器の動作周波数が最も高く、最高で６５５ＧＨｚに達している。一方、直流的な負性抵抗を持つＲＴＤ（Resonant Tunneling Diode）と集積形アンテナを搭載したデバイスでは、１．５ＴＨｚ以上の周波数での発振動作が報告されており、現在、最も注目されている。しかしながら、ＲＴＤにおいても、周波数の増大に伴う出力の低下は避け難く、新たなデバイスの模索も続けられている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】J. E. Sitch, et., al, "Transit-time-induced Microwave Negative Resistance in Ga1-xAlxAs-GaAs Heterostructure Diodes," Electronics Letters 18th, September 1975, Vol. 11, No. 19, pp. 457-458
【非特許文献２】J. E. Sitch, et., al, "Efficiency of batitt and dovett oscillators," Solid-state and Electron devices, September 1976, Vol. 1, No. 1, pp. 31-36
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、負性抵抗発生メカニズムを有するＢＡＲＩＴＴ（BARITT: Barrier Injection Transit Time）ダイオードにおける負性抵抗発生の効率の悪さを改善したＤＯＶＥＴＴ（Double Velocity Transit Time）ダイオードが知られている。ＤＯＶＥＴＴは一種の走行時間効果デバイスであり、飽和速度が異なる２つのキャリア走行領域を設けることにより、負性抵抗発生の効率を改善している（例えば、非特許文献１参照）。しかしながら、１９７５年に提案されて以来、実験的に動作を確認した報告は見あたらない。これは、このデバイスを構成するための材料の選択が困難なことに由来する。
【０００７】
図１に、従来のＤＯＶＥＴＴダイオードの構造を示す。ｎ+−ｐ−ｎ−ｎ+形ＡｌＧａＡｓ−ＧａＡｓ  ＤＯＶＥＴＴダイオードの例であり（例えば、非特許文献２参照）、バンドダイアグラムと合わせて示す。ｎ+形ＡｌＧａＡｓのカソード層１（非特許文献２ではエミッタ層、以下同じ）、ｐ形ＡｌＧａＡｓ層２（第１のベース層）であって、アノード側の一部が第１の走行領域（Ｉ）となる層、第２の走行領域（ＩＩ）となるｎ形ＧａＡｓ層３（第２のベース層）、ｎ+形ＧａＡｓのアノード層４（コレクタ層）が順次積層して配置されている。バリア層は、ＡｌＧａＡｓのｎ+−ｐ接合で形成され、第１のベース層２のアノード側が低いキャリア飽和速度を有する第１の走行領域（Ｉ）であり、第２のベース層３がより高いキャリア飽和速度を有する第２の走行領域（ＩＩ）である。非特許文献２では、このような構成により、負性抵抗発生の効率が改善されることをシミュレーションにより予測している。
【０００８】
ここで、バリア層は、不純物分布プロファイルによって形成されており、主にｐ形ＡｌＧａＡｓ（第１のベース）層のドーピング構造を調整している。しかしながら、当時のマイクロ波帯のＤＯＶＥＴＴデバイスの設計においては、このような構造設計により実現可能であったものの、ＴＨｚ帯で動作可能なデバイスに要求されるサブミクロンオーダの構造設計には適用困難である。
【０００９】
また、従来のＢＡＲＩＴＴ、ＤＯＶＥＴＴの設計においては、キャリア（通常は電子）は高電界中を飽和速度で走行することを前提としていたので、飽和速度が異なる２つのキャリア走行領域を設けるに当って、材料による飽和速度の差は出にくい。また、キャリア速度が飽和するとしてデバイスパラメータを決めるかぎり、走行時間が長くなってしまう。従って、ＴＨｚ帯で動作可能なＤＯＶＥＴＴ構造の見通しが得られないという課題があった。
【００１０】
一方、ＤＯＶＥＴＴが提案された時代以降、半導体微細加工技術の進展により、電子輸送に関する新たな知見が得られている。その一つに、素子の構造寸法がキャリアの平均自由工程より小さくなると、キャリアは不純物の散乱を受けずに伝導するバリスティック伝導がある。例えば、ＴＨｚ帯で動作可能なフォトダイオードで観測される出力特性の解析から、空乏層内の数百ｎｍの短い領域では、必ずしもキャリア速度が飽和するとは限らない。空乏層内のポテンシャルプロファイルを調整することにより、電子はバリスティック伝導し、その際の最大速度（オーバシュートピーク速度）は、飽和速度の５〜１０倍に達する（観測値＝６×１０7ｃｍ／ｓ）。
【００１１】
すなわち、電子速度は、位置とエネルギーに依存し、局所的なパラメータである電界を与えただけでは決まらない。一方、オーバシュート時のピーク速度は高いが、電子がバリスティック伝導できるエネルギー範囲は限られている。従って、最大の動作電圧が、おおむね１Ｖよりも小さく、ＴＨｚ帯で動作可能なＤＯＶＥＴＴ構造の設計において、電子のエネルギーを考慮した設計が必要となる。
【課題を解決するための手段】
【００１２】
本発明の目的は、ＴＨｚ帯で動作可能な発振デバイスの実現に向けた、従来とは異なる設計思想に基づくＤＯＶＥＴＴ構造を有する半導体装置を提供することにある。
【００１３】
本発明は、このような目的を達成するために、一実施態様は、ｎ形半導体のカソード層、電子注入層、第１の電子走行層、第２の電子走行層、ｎ形半導体のアノード層が順次積層して配置された半導体装置であって、各半導体層の電子親和力のプロファイルを用いて、前記電子注入層と前記第１の電子走行層との界面に電子に対するポテンシャルバリアが形成され、前記第１の電子走行層内の平均電子速度は、前記第２の電子走行層におけるバリスティック伝導における電子速度に比べて、小さな値を有することを特徴とする。
【００１４】
より具体的には、前記電子注入層の電子親和力は、前記カソード層の電子親和力よりも小さく、前記電子注入層は、前記カソード層側から前記アノード層側に向かって単調減少する半導体組成分布を有し、前記第１の電子走行層の電子親和力は、前記電子注入層に接する側は前記電子注入層の電子親和力と同等もしくはより大きく、前記第２の電子走行層に接する側は前記第２の電子走行層の電子親和力よりも小さく、前記第１の電子走行層は、前記カソード層側から前記アノード層側に向かって単調減少する半導体組成分布を有し、前記第２の電子走行層の電子親和力は、前記アノード層に接する側で前記アノード層の電子親和力と同等もしくはより小さいことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、半導体の電子親和力のプロファイルを用いること、およびバリスティック伝導における電子速度を想定した半導体層を有することにより、新たなＤＯＶＥＴＴ構造を提供し、ＤＯＶＥＴＴ構造の負性コンダクタンスを大きくし、半導体装置として、より効率的で、より高い周波数の発振器動作が可能となる。
【図面の簡単な説明】
【００１６】
【図１】従来のＤＯＶＥＴＴダイオードの構造を示す図である。
【図２】本発明の第１の実施形態にかかる半導体装置を示す図である。
【図３】第１の実施形態の半導体装置における平衡状態のエネルギーバンド図である。
【図４】第１の実施形態の半導体装置における電圧印加状態のエネルギーバンド図である。
【図５】本発明の第２の実施形態にかかる半導体装置を示す図である。
【図６】本発明の第２の実施形態にかかる半導体装置を示す図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本実施形態は、ＴＨｚ帯で動作可能なＤＯＶＥＴＴ構造の実現に向け、不純物分布プロファイルの調整によるバリア層の形成を使わず、キャリア速度の飽和を前提としない、従来手法とは全く異なる設計思想に基づくダイオード構造である。
【００１８】
（第１の実施形態）
図２に、本発明の第１の実施形態にかかる半導体装置を示す。ｎ形半導体のカソード層１１、電子注入層１２、第１の電子走行層１３（第１の走行領域）、第２の電子走行層１４（第２の走行領域）、ｎ形半導体のアノード層１５が順次積層して配置されたＤＯＶＥＴＴ構造を有する半導体装置である。これらの半導体層の電子親和力（ｑχ）を、エネルギーバンド図に合わせて示す。  
１）電子注入層１２のｑχをｎ形半導体のカソード層１１のｑχよりも小さく、カソード層側からアノード層側に向かって単調減少する半導体組成分布とする。  
２）第１の電子走行層１３のｑχは、電子注入層１２に接する側は電子注入層１２のそれと同等もしくはより大きくし、第２の電子走行層１４に接する側は第２の電子走行層１４のそれよりも小さくする。その間の層方向変化は、カソード層側からアノード層側に向かって単調減少する半導体組成分布とする。  
３）第２の電子走行層１４のｑχは、アノード層１５に接する側でアノード層１５のそれと同等もしくはより小さい半導体組成とする。ここでは、均一の半導体組成、すなわち、一定のｑχとしている。  
ｎ形半導体のカソード層１１にはカソード電極１６が、ｎ形半導体のアノード層１５にはアノード電極１７が備えられている。
【００１９】
ｎ形半導体のカソード層１１とｎ形半導体のアノード層１５のｑχは、カソード層側に電子に対するポテンシャルバリアが形成されるべく、
ｑχ（カソード層）＞ｑχ（アノード層）
とする。もちろん、アノード層１５の半導体材料は、第２の電子走行層１４と同じでも差し支えない。なお、動作時に注入される電子の空間電荷効果を補償する程度の低濃度のドーピングを、必要に応じて、電子注入層１２、第１の電子走行層１３、第２の電子走行層１４に導入しても構わない。
【００２０】
図３に、第１の実施形態の半導体装置における平衡状態（印加電圧＝０）のエネルギーバンド図を示す。上述したように、カソード層とアノード層のｑχの違い、および１）〜３）のプロファイルにより、カソード層側に電子に対するポテンシャルバリア（バリア高さ：ｑφBn）が形成される。ｐ形の半導体層を挿入することなく、基本的に半導体材料の電子親和力（ｑχ）の分布のみにより、電子に対するポテンシャルバリアを形成している点が、従来のＤＯＶＥＴＴ構造と全く異なる点である。
【００２１】
図４は、第１の実施形態の半導体装置における電圧印加状態のエネルギーバンド図である。平衡状態では、どの部分がポテンシャルバリアのピークとなるのか、必ずしも明瞭ではない。半導体装置を動作状態とすべく、カソード層１１とアノード層１５との間に電圧を印加するに従い、アノード側ほどポテンシャルの変化が大きいので、電子注入層１２と第１の電子走行層１３の界面に、ポテンシャルバリアのピークが形成されていく。この間、バリア高さ（ｑφBn）は変化し、印加電圧に従って、カソード側からアノード側に電子の注入が起こる。
【００２２】
第１の電子走行層１３のｑχの層方向変化は、カソード層側からアノード層側に向かって単調減少する半導体組成分布とされているので、外部電圧の印加によるポテンシャル低下を補償する形となる。その結果、第１の電子走行層１３のポテンシャル変化は、第２の電子走行層１４のポテンシャル変化よりも十分に小さくできる。これは、電子の加速電界が、第２の電子走行層１４内に比べ、第１の電子走行層１３の方が小さくなることを意味する。
【００２３】
より厳密には、局所的な加速電界そのものに大きな意味はなく、むしろ、第１の電子走行層１３の全域にわたる実効ポテンシャル変化が重要なパラメータとなる。例えば、第２の電子走行層１４の中ではバリスティック伝導による電子速度となるので、電子の加速電界の値を５０ｍｅＶ程度に設定すると、第１の電子走行層１３内の平均電子速度は、バリスティック伝導による電子速度に比べて、小さな値を保つことができる。
【００２４】
このように、カソード層１１からアノード層１５に至る各層を形成すると、ＤＯＶＥＴＴ構造によりＴＨｚ帯で動作可能なデバイスを製作するための基本条件が整う。有効な負性コンダクタンスが発生する様に、各層の半導体組成と厚さを決める設計手順は、電子速度が決まれば、従来の手法と変わらない。第１の実施形態のＤＯＶＥＴＴ構造では、第２の電子走行層１４内の電子速度がバリスティック伝導における電子速度となるため、第１の電子走行層１３内の電子速度と第２の電子走行層１４内の電子速度の速度差が、従来のＤＯＶＥＴＴ構造のよりもはるかに大きくなる。その結果、ＤＯＶＥＴＴ構造の負性コンダクタンスを大きくし、半導体装置として、より効率的で、より高い周波数の発振器動作が可能となる。
【００２５】
（第２の実施形態）
第１の実施形態においては、ＤＯＶＥＴＴ構造の半導体装置が、その半導体層構造内の電子親和力（ｑχ）の分布として規定されることを述べた。ＤＯＶＥＴＴ構造の設計において最も重要な部分は、第１の電子走行層１３内の電子速度と第２の電子走行層１４内の電子速度の間に、一定以上の差をつけられるかどうかにある。
【００２６】
図５に、本発明の第２の実施形態にかかる半導体装置を示す。半導体装置は、ＩｎＧａＡｓのカソード層２１、厚さ５０ｎｍのＩｎ0.52ＡｌxＧａ0.48-xＡｓの電子注入層２２、厚さ５０ｎｍのＩｎ0.52ＡｌxＧａ0.48-xＡｓの第１の電子走行層２３、厚さ２００ｎｍのＩｎＰの第２の電子走行層２４、Ｉｎ0.52ＡｌxＧａ0.48-xＡｓのアノード層２５が順次積層して配置されたＤＯＶＥＴＴ構造を有する。アノード電極２７への印加電圧Ｖbias＝０．６Ｖのときのエネルギーバンド図を合わせて示す。
【００２７】
ＩｎＰに格子整合する組成を選んでおり、各層は、ｘの値を変えて組成変化させている。また、より理解しやすい様に、ＩｎＰからなる第２の電子走行層２４のバンド端のラインを、カソード側に延長して仮想的なライン２８を描いている。ＩｎＰに対して相対的なバンドプロファイルの変化が分かる。
【００２８】
まず、Ｖbias＝０．６Ｖを印加すると、これに対する第１の電子走行層２３の電位変化は、１００ｍｅＶと計算される。一方、第１の電子走行層２３のＡｌＧａ組成ｘは、０．２７から０．３２まで直線的に単調増加させており、この間のｑχの変化は６０ｍｅＶであり、実効的な第１の電子走行層２３のポテンシャル変化は、
ΔＥ１３＝１００−６０＝４０ｍｅＶ
と計算される。
【００２９】
さて、電子注入層２２からポテンシャルピークを越えて第１の電子走行層２３に注入される電子の平均的初期速度は、熱放出速度と考えて良いので、ｖinj＝１×１０7ｃｍ／ｓ程度である。これに、実効的なポテンシャル変化０〜４０ｍｅＶに相当する速度変化が０〜２×１０7ｃｍ／ｓとすると、平均増加分は１×１０7ｃｍ／ｓとなる。従って、初期速度を考慮した第１の電子走行層２３中の平均速度は２×１０7ｃｍ／ｓと見積もることができる。上述したように、第２の電子走行層２４の中の電子平均速度は、バリスティック伝導の効果により６×１０7ｃｍ／ｓとなることが期待されるので、ＤＯＶＥＴＴ構造の利点を十分生かすことができる。従って、第１の電子走行層２３の電位変化は、おおむね１００ｍｅＶ以下が好適である。
【００３０】
第２の実施形態においても、ＤＯＶＥＴＴ構造の負性コンダクタンスを大きくし、半導体装置として、より効率的で、より高い周波数の発振器動作が可能となる。
【００３１】
（第３の実施形態）
図６に、本発明の第２の実施形態にかかる半導体装置を示す。半導体装置は、ＩｎＧａＡｓのカソード層３１、厚さ５０ｎｍのＩｎ0.52ＡｌxＧａ0.48-xＡｓの電子注入層３２、厚さ５０ｎｍのＩｎ0.52ＡｌxＧａ0.48-xＡｓの第１の電子走行層３３、厚さ２００ｎｍのＩｎＰの第２の電子走行層３４、Ｉｎ0.52ＡｌxＧａ0.48-xＡｓのアノード層３５が順次積層して配置されたＤＯＶＥＴＴ構造を有する。第２の実施形態の半導体装置と同じ構造であるが、組成ｘの値は異なっても良い。
【００３２】
ポテンシャルバリアを越えて電子注入層３２注入された電子は、第１の電子走行層３３内の走行時間が比較的短いので、エネルギーのロスは大きくはない。その結果、実効的な電界から得たエネルギーを、おおよそ保ちながら第２の電子走行３４に達する。ここで、電子のエネルギーは、第２の電子走行層３４の伝導帯端から測った値ΔＥ２３となる。
【００３３】
第３の実施形態では、ΔＥ２３が第２の電子走行層３４のΓ谷端／Ｌ谷端間エネルギー差：ΔＥ（Γ−Ｌ）より小さくなるように、印加電圧の条件に合わせ、第１の電子走行層３３と第２の電子走行層３４の半導体組成を設定する。
【００３４】
電子が第１の電子走行層３３から第２の電子走行層３４に侵入する際に初期エネルギーが与えられるので、電子速度は急激に増大する。しかしながら、このΔＥ２３は、少なくとも、ΔＥ（Γ−Ｌ）より十分に小さい方が望ましい。これは、電子が第２の電子走行層３４中で加速される過程でエネルギーが増加し、エネルギーがΔＥ（Γ−Ｌ）程度になるとＬ谷に遷移し、その結果、速度が急激に落ちるからである。ちなみに、ＩｎＰのΔＥ（Γ−Ｌ）は５８０ｍｅＶであるので、Ｖbias＝０．６Ｖ程度の印加電圧の状態では、このようなΓ谷端／Ｌ谷端間遷移による速度低下は起こらない。しかし、Ｖbiasが小さいほど、ＤＯＶＥＴＴ構造の発振器の出力は小さく抑えられるので、Ｖbiasを大きくした状態の発振操作ができることが望ましい。
【００３５】
第３の実施形態においても、ＤＯＶＥＴＴ構造の負性コンダクタンスを大きくし、半導体装置として、より効率的で、より高い周波数の発振器動作が可能となる。
【００３６】
（他の実施形態）
半導体装置を構成する各半導体層を、ＩｎＰに格子整合するＩｎＡｌＧａＡｓ混晶半導体を用いた例を説明した。ＩｎＰに格子整合するＩｎＧａＡｓＰ混晶半導体、ＧａＡｓに格子整合するＡｌＧａＡｓ混晶半導体を用いて、半導体組成を調整することにより、本発明を実施することもできる。
【００３７】
ＩｎＧａＡｓＰ混晶半導体は、ＩｎＧａＡｓからＩｎＰまでの間で，ｑχは２４０ｍｅＶ変化し、ＡｌＧａＡｓ混晶半導体は，直接遷移の範囲でｑχは約３００ｍｅＶ変化する。従って、上述した第１の電子走行層のポテンシャル変化ΔＥ１３＝４０ｍｅＶを確保する場合には、容易に半導体組成分布を実現することができる。
【符号の説明】
【００３８】
１  エミッタ層
２  第１のベース層
３  第２のベース層
４  コレクタ層
１１，２１，３１  カソード層
１２，２２，３２  電子注入層
１３，２３，３３  第１の電子走行層
１４，２４，３４  第２の電子走行層
１５，２５，３５  アノード層
１６，２６，３６  カソード電極
１７，２７，３７  アノード電極
【図１】
2019033184.tif 000003
【図２】
2019033184.tif 000004
【図３】
2019033184.tif 000005
【図４】
2019033184.tif 000006
【図５】
2019033184.tif 000007
【図６】
2019033184.tif 000008