(57)【要約】【課題】スイッチング損失の抑制を図る。【解決手段】本発明に係る電力変換器１０は、直列接続したスイッチング素子１０１とスイッチング素子１０３と、直列接続したスイッチング素子１０２とスイッチング素子１０４と、ＰＷＭ周期毎に通流率を出力する制御部１２０と、出力された通流率に基づき、スイッチング素子１０１〜１０４を制御するＰＷＭ信号を生成するＰＷＭ信号生成部１３０とを有し、制御部１２０は、入力電圧と、出力電圧指令とに基づき、第１のＰＷＭ周期における通流率Ｄ（ｎ−１）および第２のＰＷＭ周期における通流率Ｄ（ｎ）を算出し、第１のＰＷＭ周期では、スイッチング素子１０１，１０２が常にオンとなり、スイッチング素子１０３，１０４が常にオフとなる通流率Ｄ’（ｎ−１）を出力し、第２のＰＷＭ周期では、通流率Ｄ（ｎ−１）と通流率Ｄ（ｎ）とに応じた通流率Ｄ’（ｎ）を出力する。【選択図】図１
2019122173.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子と第３のスイッチング素子とを直列接続した第１のレグと、
前記第１のレグと並列接続された第１のコンデンサおよび第１の負荷と、
第２のスイッチング素子と第４のスイッチング素子とを直列接続した第２のレグと、
前記第２のレグと並列接続された第２のコンデンサおよび第２の負荷と、
前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、
前記第１のスイッチング素子と前記第３のスイッチング素子との接続点と、前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端との間に接続された第２のインダクタとを備え、
前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端と、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されていない端との間に直流電源が接続された電力変換器であって、
ＰＷＭ周期毎に通流率を出力する制御部と、
前記制御部から出力された通流率に基づき、前記第１から第４のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ信号生成部と、を有し、
前記制御部は、前記直流電源からの入力電圧と、前記第１の負荷および前記第２の負荷への出力電圧を指示する出力電圧指令とに基づき、第１のＰＷＭ周期における第１の通流率および前記第１のＰＷＭ周期に続く第２のＰＷＭ周期における第２の通流率を算出し、前記第１のＰＷＭ周期では、前記第１および第２のスイッチング素子が常にオンとなり、前記第３および第４のスイッチング素子が常にオフとなる第３の通流率を前記ＰＷＭ信号生成部に出力し、前記第２のＰＷＭ周期では、前記第１の通流率と前記第２の通流率とに応じた第４の通流率を前記ＰＷＭ信号生成部に出力することを特徴とする電力変換器。
【請求項２】
請求項１に記載の電力変換器において、
前記制御部は、前記第４の通流率に応じた前記出力電圧の時間積分値が、前記第１の通流率に応じた前記出力電圧の時間積分値と、前記第２の通流率に応じた前記出力電圧の時間積分値との和と等しくなるように、前記第４の通流率を決定することを特徴とする電力変換器。
【請求項３】
請求項１または２に記載の電力変換器において、
前記ＰＷＭ信号生成部に、前記第１のＰＷＭ周期では前記第１の通流率を出力し、前記第２のＰＷＭ周期では前記第２の通流率を出力する、第１の制御を行うか、前記ＰＷＭ信号生成部に、前記第１のＰＷＭ周期では前記第３の通流率を出力し、前記第２のＰＷＭ周期では前記第４の通流率を出力する、第２の制御を行うかを、切り替える切替制御部を、さらに備えることを特徴とする電力変換器。
【請求項４】
請求項３に記載の電力変換器において、
前記切替制御部は、
前記第４の通流率が、前記第２の制御を行う場合における前記インダクタで発生する電流リップルが、前記第１の制御を行う場合における前記インダクタで発生する電流リップルよりも小さくなる範囲内にあり、かつ、
前記第２の制御を行う場合における前記インダクタで発生する鉄心損失と、前記第１の制御を行う場合における前記インダクタで発生する鉄心損失との差が、前記第１の制御を行う場合における前記スイッチング素子で発生するスイッチング損失と、前記第２の制御を行う場合における前記スイッチング素子で発生するスイッチング損失との差よりも小さい場合、前記第２の制御を行うと決定し、その他の場合、前記第１の制御を行うと決定することを特徴とする電力変換器。
【請求項５】
請求項４に記載の電力変換器において、
Ｖｆｅを前記インダクタのインダクタコアの体積とし、Ｋｃ、α、βを鉄心損失特性に応じた定数パラメータとし、ｆをキャリア周波数とし、Ｖｏｕｔを前記出力電圧とし、Ｎｐを前記インダクタの巻数とし、Ａｃを前記インダクタのインダクタ鉄心の断面積とし、Ｄを通流率とすると、前記鉄心損失は、以下の式に基づき算出されることを特徴とする電力変換器。
【数１】
2019122173.tif 000012
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を等しいあるいはより小さい直流電圧に変換する電力変換器に関する。
【背景技術】
【０００２】
架線から直流電力を取り入れて動作する鉄道車両（電気車）には、一般的に、架線電圧の急変への対策として、補助電源装置への入力電力を安定化する直流−直流電力変換器（以下、電力変換器と称する）が搭載されている。このような電力変換器として、非特許文献１には、直並列連続切り替えチョッパ（ＳＰＣＨ：Serial-Parallel Continuously Regulated Chopper）が記載されている。
【０００３】
図６は、上述した直並列連続切り替えチョッパである電力変換器１０ａの構成例を示す回路図である。
【０００４】
図６に示す電力変換器１０ａは、スイッチング素子１０１〜１０４と、コンデンサ１０５，１０７と、負荷１０６，１０８と、インダクタ１０９，１１０と、制御部１２０ａと、ＰＷＭ（Pulse Width Modulation）信号生成部１３０とを備える。
【０００５】
スイッチング素子１０１〜１０４はそれぞれ、オンオフ可能なＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子とダイオードとが逆並列接続されて構成される。
【０００６】
スイッチング素子１０１（第１のスイッチング素子）とスイッチング素子１０３（第３のスイッチング素子）とは直列に接続され、レグ１１３（第１のレグ）を構成する。スイッチング素子１０２（第２のスイッチング素子）とスイッチング素子１０４（第４のスイッチング素子）とは直列に接続され、レグ１１４（第２のレグ）を構成する。
【０００７】
レグ１１３には、コンデンサ１０５（第１のコンデンサ）と負荷１０６（第１の負荷）とが並列に接続される。また、レグ１１４には、コンデンサ１０７（第２のコンデンサ）と負荷１０８（第２の負荷）とが並列に接続される。負荷１０６，１０８はそれぞれ、例えば、コンデンサと抵抗とが並列に接続された抵抗負荷、インバータなどであるが、これらに限られるものではない。
【０００８】
スイッチング素子１０３のスイッチング素子１０１と接続されていない端と、スイッチング素子１０２とスイッチング素子１０４との接続点との間には、インダクタ１０９（第１のインダクタ）が接続される。また、スイッチング素子１０１とスイッチング素子１０３との接続点と、スイッチング素子１０４のスイッチング素子１０２と接続されていない端との間には、インダクタ１１０（第２のインダクタ）が接続される。
【０００９】
スイッチング素子１０１のスイッチング素子１０３と接続されていない端と、スイッチング素子１０２のスイッチング素子１０４と接続されていない端との間には、直流電源２０が接続される。なお、直流電源２０は、電力変換器１０ａが電気車に搭載される場合には、架線に相当する。
【００１０】
以下では、直流電源２０からの入力電圧（電源電圧）をＶｉｎ、インダクタ１０９に流れる電流をＩＬ１、インダクタ１１０に流れる電流をＩＬ２、コンデンサ１０５の電圧をＶＣ１、コンデンサ１０７の電圧をＶＣ２、負荷１０６への出力負荷電力をＰｏｕｔ１、負荷１０６への出力電圧をＶｏｕｔ１、出力電圧Ｖｏｕｔ１を指示する出力電圧指令をＶｏｕｔ１＿ｒｅｆ、負荷１０６に流れる出力負荷電流をＩｏｕｔ１、負荷１０８への出力負荷電力をＰｏｕｔ２、負荷１０８への出力電圧をＶｏｕｔ２、出力電圧Ｖｏｕｔ２を指示する出力電圧指令をＶｏｕｔ２＿ｒｅｆ、負荷１０８に流れる出力負荷電流をＩｏｕｔ２と定義する。また、以下では、コンデンサ１０５のキャパシタンスをＣ１、コンデンサ１０７のキャパシタンスをＣ２、インダクタ１０９のインダクタンスをＬ１、インダクタ１１０のインダクタンスをＬ２と定義する。
【００１１】
Ｌ１＝Ｌ２＝Ｌ、Ｃ１＝Ｃ２＝Ｃ、ＩＬ１＝ＩＬ２＝ＩＬ、ＶＣ１＝ＶＣ２＝ＶＣ、Ｉｏｕｔ１＝Ｉｏｕｔ２＝Ｉｏｕｔ、Ｖｏｕｔ１＝Ｖｏｕｔ２＝Ｖｏｕｔ、Ｖｏｕｔ１＿ｒｅｆ＝Ｖｏｕｔ２＿ｒｅｆ＝Ｖｏｕｔ＿ｒｅｆ、Ｐｏｕｔ１＝Ｐｏｕｔ２＝Ｐｏｕｔと設定すると、制御部１２０ａは、以下の式（１）により決定される値Ｄ１，Ｄ２をそれぞれ、スイッチング素子１０１，１０２のデューティー比（通流率Ｄ＝Ｄ１＝Ｄ２）を制御するデューティー指令値として算出し、ＰＷＭ信号生成部１３０に出力する。ＰＷＭ信号生成部１３０は、三角波、のこぎり波などのＰＷＭキャリアの振幅と通流率との大小関係に応じたパルス幅のＰＷＭ信号Ｓ１〜Ｓ４をスイッチング素子１０１〜１０４に出力する。
【００１２】
【数１】
2019122173.tif 000003
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１７−１２７１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
電力変換器の特性および経済性の改善のためには、ＰＷＭキャリアのキャリア周波数の向上が有効である。一方で、ＩＧＢＴなどのパワーデバイスでは、スイッチ動作の過渡状態においてスイッチング損失が発生する。スイッチング損失は、動作周波数に比例して増加する。そのため、スイッチング損失の抑制は電力変換にとって重要な課題となっている。
【００１５】
上記のような問題点に鑑みてなされた本発明の目的は、スイッチング損失の抑制を図ることができる電力変換器を提供することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明に係る電力変換器は、第１のスイッチング素子と第３のスイッチング素子とを直列接続した第１のレグと、前記第１のレグと並列接続された第１のコンデンサおよび第１の負荷と、第２のスイッチング素子と第４のスイッチング素子とを直列接続した第２のレグと、前記第２のレグと並列接続された第２のコンデンサおよび第２の負荷と、前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、前記第１のスイッチング素子と前記第３のスイッチング素子との接続点と、前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端との間に接続された第２のインダクタとを備え、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端と、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されていない端との間に直流電源が接続された電力変換器であって、ＰＷＭ周期毎に通流率を出力する制御部と、前記制御部から出力された通流率に基づき、前記第１から第４のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ信号生成部と、を有し、前記制御部は、前記直流電源からの入力電圧と、前記第１の負荷および前記第２の負荷への出力電圧を指示する出力電圧指令とに基づき、第１のＰＷＭ周期における第１の通流率および前記第１のＰＷＭ周期に続く第２のＰＷＭ周期における第２の通流率を算出し、前記第１のＰＷＭ周期では、前記第１および第２のスイッチング素子が常にオンとなり、前記第３および第４のスイッチング素子が常にオフとなる第３の通流率を前記ＰＷＭ信号生成部に出力し、前記第２のＰＷＭ周期では、前記第１の通流率と前記第２の通流率とに応じた第４の通流率を前記ＰＷＭ信号生成部に出力する。
【００１７】
また、本発明に係る電力変換器において、前記制御部は、前記第４の通流率に応じた前記出力電圧の時間積分値が、前記第１の通流率に応じた前記出力電圧の時間積分値と、前記第２の通流率に応じた前記出力電圧の時間積分値との和と等しくなるように、前記第４の通流率を決定することことが好ましい。
【００１８】
また、本発明に係る電力変換器において、前記ＰＷＭ信号生成部に、前記第１のＰＷＭ周期では前記第１の通流率を出力し、前記第２のＰＷＭ周期では前記第２の通流率を出力する、第１の制御を行うか、前記ＰＷＭ信号生成部に、前記第１のＰＷＭ周期では前記第３の通流率を出力し、前記第２のＰＷＭ周期では前記第４の通流率を出力する、第２の制御を行うかを、切り替える切替制御部を、さらに備えることが好ましい。
【００１９】
また、本発明に係る電力変換器において、前記切替制御部は、前記第４の通流率が、前記第２の制御を行う場合における前記インダクタで発生する電流リップルが、前記第１の制御を行う場合における前記インダクタで発生する電流リップルよりも小さくなる範囲内にあり、かつ、前記第２の制御を行う場合における前記インダクタで発生する鉄心損失と、前記第１の制御を行う場合における前記インダクタで発生する鉄心損失との差が、前記第１の制御を行う場合における前記スイッチング素子で発生するスイッチング損失と、前記第２の制御を行う場合における前記スイッチング素子で発生するスイッチング損失との差よりも小さい場合、前記第２の制御を行うと決定し、その他の場合、前記第１の制御を行うと決定することが好ましい。
【００２０】
また、本発明に係る電力変換器において、前記鉄心損失は、後述する式（６）に基づき算出されることが好ましい。
【発明の効果】
【００２１】
本発明に係る電力変換器によれば、スイッチング損失の抑制を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る電力変換器の構成例を示す図である。
【図２】従来の電力変換器におけるＰＷＭ信号の生成について説明するための図である。
【図３】図１に示す電力変換器におけるＰＷＭ信号の生成について説明するための図である。
【図４】本発明の第２の実施形態に係る電力変換器の構成例を示す図である。
【図５】図４に示す電力変換器の動作を示すフローチャートである。
【図６】従来の電力変換器の構成例を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電力変換器１０の構成例を示す図である。本実施形態に係る電力変換器１０は、図６に示す電力変換器と比較して、制御部１２０ａを制御部１２０に変更した点が異なる。すなわち、本実施形態に係る電力変換器１０は、スイッチング素子１０１〜１０４と、コンデンサ１０５，１０７と、負荷１０６，１０８と、インダクタ１０９，１１０と、制御部１２０と、ＰＷＭ信号生成部１３０とを備える。スイッチング素子１０１〜１０４、コンデンサ１０５，１０７、負荷１０６，１０８およびインダクタ１０９，１１０の接続関係は、図６に示す電力変換器１０ａと同様である。
【００２５】
制御部１２０は、ＰＷＭキャリアの振幅と通流率との大小関係に応じて、ＰＷＭ制御におけるＰＷＭ周期毎に、通流率をＰＷＭ信号生成部１３０に出力する。
【００２６】
ＰＷＭ信号生成部１３０は、制御部１２０から出力された通流率に基づきＰＷＭ信号Ｓ１〜Ｓ４を生成し、スイッチング素子１０１〜１０４それぞれに出力する。
【００２７】
次に、制御部１２０が出力する通流率について説明する。
【００２８】
制御部１２０は、ＰＷＭ周期毎に、上述した式（１）に基づき、通流率Ｄを算出する。より具体的には、制御部１２０は、直流電源２０からの入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔを指示する出力電圧指令Ｖｏｕｔ＿ｒｅｆとに基づき、第ｎ−１次のＰＷＭ周期（ｎは偶数）（第１のＰＷＭ周期）における通流率Ｄ（以下、通流率Ｄ（ｎ−１）と称する）、および、第ｎ−１次のＰＷＭ周期に続く第ｎ次のＰＷＭ周期（第２のＰＷＭ周期）における通流率Ｄ（以下、通流率Ｄ（ｎ）と称する）を算出する。
【００２９】
次に、制御部１２０は、第ｎ−１次のＰＷＭ周期（奇数次のＰＷＭ周期）では、スイッチング素子１０１，１０２が常にオンとなり、スイッチング素子１０３，１０４が常にオフとなる通流率Ｄ（以下、通流率Ｄ’（ｎ−１）と称する）を、ＰＷＭ信号生成部１３０に出力する。すなわち、制御部１２０は、第ｎ−１次のＰＷＭ周期では、以下の式（２）で示される通流率Ｄ’（ｎ−１）を、ＰＷＭ信号生成部１３０に出力する。
【００３０】
【数２】
2019122173.tif 000004
【００３１】
また、制御部１２０は、第ｎ次のＰＷＭ周期（偶数次のＰＷＭ周期）では、通流率Ｄ（ｎ−１）と通流率Ｄ（ｎ）とに応じた通流率Ｄ（以下、通流率Ｄ’（ｎ）と称する）を、ＰＷＭ信号生成部１３０に出力する。具体的には、制御部１２０は、第ｎ次のＰＷＭ周期では、以下の式（３）で示される通流率Ｄ’（ｎ）を、ＰＷＭ信号生成部１３０に出力する。
【００３２】
【数３】
2019122173.tif 000005
【００３３】
すなわち、制御部１２０は、直流電源２０からの入力電圧Ｖｉｎと、負荷１０６（第１の負荷）および負荷１０８（第２の負荷）への出力電圧Ｖｏｕｔを指示する出力電圧指令Ｖｏｕｔ＿ｒｅｆとに基づき、第ｎ−１次のＰＷＭ周期（第１のＰＷＭ周期）における通流率Ｄ（ｎ−１）（第１の通流率）、および、第ｎ−１次のＰＷＭ周期に続く第ｎ次のＰＷＭ周期（第２のＰＷＭ周期）における通流率Ｄ（ｎ）（第２の通流率）を算出する。そして、制御部１２０は、第ｎ−１次のＰＷＭ周期では、スイッチング素子１０１，１０２が常にオンとなり、スイッチング素子１０３，１０４が常にオフとなる通流率Ｄ’（ｎ−１）（第３の通流率）をＰＷＭ信号生成部１３０に出力し、第ｎ次のＰＷＭ周期では、通流率Ｄ（ｎ−１）と通流率Ｄ（ｎ）とに応じた通流率Ｄ’（ｎ）（第４の通流率）をＰＷＭ信号生成部１３０に出力する。
【００３４】
図２は、図６に示す従来の電力変換器１０ａにおけるＰＷＭ信号Ｓ１〜Ｓ４の生成について説明するための図である。図２においては、ＰＷＭキャリアが、振幅が０から１の範囲で変化する三角波である例を示している。
【００３５】
ＰＷＭ信号生成部１３０は、第ｎ−１周期（第ｎ−１次のＰＷＭ周期）では、制御部１２０ａから出力された通流率Ｄ（ｎ−１）とＰＷＭキャリアの振幅とを比較し、通流率Ｄ（ｎ−１）がＰＷＭキャリア以上である場合には、ＰＷＭ信号Ｓ１，Ｓ２をＨｉｇｈレベルとし、ＰＷＭ信号Ｓ３，Ｓ４をＬｏｗレベルとする。また、ＰＷＭ信号生成部１３０は、通流率Ｄ（ｎ−１）がＰＷＭキャリアより小さい場合には、ＰＷＭ信号Ｓ１，Ｓ２をＬｏｗレベルとし、ＰＷＭ信号Ｓ３，Ｓ４をＨｉｇｈレベルとする。同様に、ＰＷＭ信号生成部１３０は、第ｎ−１周期に続く第ｎ周期（第ｎ次のＰＷＭ周期）においても、制御部１２０ａから出力された通流率Ｄ（ｎ）とＰＷＭキャリアとの大小関係に応じて、ＰＷＭ信号Ｓ１〜Ｓ４の論理レベルを変更する。このように従来の電力変換器１０ａにおいては、ＰＷＭ周期毎に、スイッチング素子１０１〜１０４のスイッチングが行われる。
【００３６】
図３は、本実施形態に係る電力変換器１０におけるＰＷＭ信号Ｓ１〜Ｓ４の生成について説明するための図である。図３においては、ＰＷＭキャリアが、振幅が０から１の範囲で変化する三角波である例を示している。
【００３７】
本実施形態においては、制御部１２０は、第ｎ−１周期（第ｎ−１次のＰＷＭ周期）では、通流率Ｄ’（ｎ−１）＝１とする。通流率Ｄ’（ｎ−１）＝１であるため、図３に示すように、第ｎ−１周期においては常に、通流率Ｄ’（ｎ−１）がＰＷＭキャリア以上である。そのため、ＰＷＭ信号生成部１３０は、第ｎ−１周期においては、ＰＷＭ信号Ｓ１，Ｓ２をＨｉｇｈレベルのままとし、ＰＷＭ信号Ｓ３，Ｓ４をＬｏｗレベルのままとする。したがって、第ｎ−１周期（第ｎ−１次のＰＷＭ周期）においては、スイッチング素子１０１，１０２は常にオンであり、スイッチング素子１０３，１０４は常にオフである。
【００３８】
第ｎ−１周期に続く第ｎ周期（第ｎ次のＰＷＭ周期）では、ＰＷＭ信号生成部１３０は、制御部１２０から出力された通流率Ｄ’（ｎ）とＰＷＭキャリアとの大小関係に応じて、ＰＷＭ信号Ｓ１〜Ｓ４の論理レベルを変更する。
【００３９】
したがって、本実施形態に係る電力変換器１０においては、第ｎ−１周期（第ｎ−１次のＰＷＭ周期）では、スイッチング素子１０１〜１０４のスイッチングが行われない。そのため、第ｎ−１次のＰＷＭ周期と第ｎ次のＰＷＭ周期とを合わせた期間でみると、本実施形態に係る電力変換器１０は、図６に示す電力変換器１０ａと比較して、スイッチング素子１０１〜１０４のスイッチングが半分になる。そのため、スイッチング素子１０１〜１０４のスイッチングによるスイッチング損失の抑制を図ることができる。なお、制御部１２０は、第ｎ次のＰＷＭ周期における通流率Ｄ’（ｎ）に応じた出力電圧Ｖｏｕｔの時間積分値が、第ｎ−１次のＰＷＭ周期における通流率Ｄ（ｎ−１）に応じた出力電圧Ｖｏｕｔの時間積分値と、第ｎ次のＰＷＭ周期における通流率Ｄ（ｎ）に応じた出力電圧Ｖｏｕｔの時間積分値との和と等しくなるように、通流率Ｄ’（ｎ）を決定する。そのため、出力電圧指令Ｖｏｕｔ＿ｒｅｆに追従しつつ、スイッチング損失の抑制を図ることができる。
【００４０】
このように本実施形態においては、制御部１２０は、直流電源２０からの入力電圧Ｖｉｎと、出力電圧指令Ｖｏｕｔ＿ｒｅｆとに基づき、第ｎ−１次のＰＷＭ周期（第１のＰＷＭ周期）における通流率Ｄ（ｎ−１）（第１の通流率）および第ｎ−１次のＰＷＭ周期に続く第ｎ次のＰＷＭ周期（第２のＰＷＭ周期）における通流率Ｄ（ｎ）（第２のＰＷＭ周期）を算出し、第ｎ−１次のＰＷＭ周期では、スイッチング素子１０１，１０２が常にオンとなり、スイッチング素子１０３，１０４が常にオフとなる通流率Ｄ’（ｎ−１）（第３の通流率）をＰＷＭ信号生成部１３０に出力し、第ｎ次のＰＷＭ周期では、通流率Ｄ（ｎ−１）と通流率Ｄ（ｎ）とに応じた通流率Ｄ’（ｎ）（第４の通流率）をＰＷＭ信号生成部１３０に出力する。
【００４１】
そのため、第ｎ−１次のＰＷＭ周期では、スイッチング素子１０１〜１０４のスイッチングが行われないので、スイッチング損失の抑制を図ることができる。
【００４２】
（第２の実施形態）
上述したように、従来の電力変換器１０ａにおいては、ＰＷＭ信号生成部１３０に、第ｎ−１次のＰＷＭ周期では通流率Ｄ（ｎ−１）を出力し、第ｎ次のＰＷＭ周期では通流率Ｄ（ｎ）を出力する制御（以下、第１の制御と称する）が行われる。一方、第１の実施形態においては、ＰＷＭ信号生成部１３０に、第ｎ−１次のＰＷＭ周期では通流率Ｄ’（ｎ−１）を出力し、第ｎ次のＰＷＭ周期では通流率Ｄ’（ｎ）を出力する制御（以下、第２の制御と称する）が行われる。
【００４３】
ここで、第２の制御を行う場合、第２の制御を行う場合におけるインダクタ１０９，１１０の電流リップルが、第１の制御を行う場合におけるインダクタ１０９，１１０の電流リップルの上限を超えない（第２の制御を行う場合における電流リップルが、第１の制御を行う場合における電流リップルよりも小さい）という条件（第１の条件）を満たすことが望ましい。また、第２の制御を行う場合、第２の制御を行う場合におけるインダクタ１０９，１１０の鉄心損失の増加分が、第２の制御を行う場合におけるスイッチング損失の低減分よりも小さいという条件（第２の条件）を満たすことが望ましい。
【００４４】
そこで、本発明の第２の実施形態においては、上述した条件を満たすか否かに応じて、第１の制御を行うか、第２の制御を行うかを切り替えるようにした。
【００４５】
図４は、本発明の第２の実施形態に係る電力変換器１０Ａの構成例を示す図である。なお、図４においては、直流電源２０、スイッチング素子１０１〜１０４、コンデンサ１０５，１０７、負荷１０６，１０８およびインダクタ１０９，１１０については、記載を省略しているが、これらの接続関係は、図１に示す電力変換器１０と同様である。
【００４６】
図４に示す電力変換器１０Ａは、図１に示す電力変換器１０と比較して、制御部１２０を制御部１２０Ａに変更した点と、切替器１２１、切替制御部１２２、鉄心損失算出部１２３およびスイッチング損失算出部１２４を追加した点が異なる。
【００４７】
制御部１２０Ａは、式（１）に従い算出した、第ｎ−１次のＰＷＭ周期における通流率Ｄ（ｎ−１）および第ｎ次のＰＷＭ周期における通流率Ｄ（ｎ）を、切替器１２１に出力する。また、制御部１２０Ａは、式（２）および式（３）に基づき算出した第ｎ−１次のＰＷＭ周期の通流率Ｄ’（ｎ−１）および第ｎ次のＰＷＭ周期の通流率Ｄ’（ｎ）を、切替器１２１に出力する。また、制御部１２０Ａは、算出した通流率Ｄ’（ｎ）を切替制御部１２２に出力する。
【００４８】
切替器１２１は、切替制御部１２２の制御に従い、制御部１２０Ａから出力された、第１の制御に応じた通流率（通流率Ｄ（ｎ−１）および通流率Ｄ（ｎ））、および、第２の制御に応じた通流率（通流率Ｄ’（ｎ−１）および通流率Ｄ’（ｎ））のうち、一方をＰＷＭ信号生成部１３０に出力する。
【００４９】
切替制御部１２２は、制御部１２０Ａから出力された通流率Ｄ’（ｎ）、後述する鉄心損失算出部１２３により算出された鉄心損失、および、後述するスイッチング損失算出部１２４により算出されたスイッチング損失に基づき、上述した第１の条件および第２の条件が満たされるか否かを判定する。切替制御部１２２は、第１の条件および第２の条件が満たされる場合には、第２の制御を行うと決定する。そして、切替制御部１２２は、第２の制御に応じた通流率がＰＷＭ信号生成部１３０に入力されるように、切替器１２１を制御する。また、切替制御部１２２は、その他の場合には、第１の制御を行うと決定する。そして、切替制御部１２２は、第１の制御に応じた通流率がＰＷＭ信号生成部１３０に入力されるように、切替器１２１を制御する。
【００５０】
具体的には、切替制御部１２２は、制御部１２０Ａから出力された通流率Ｄ’（ｎ）が上述した第１の条件を満たすか否かを判定する。
【００５１】
ＳＰＣＨのインダクタ１０９，１１０における電流リップルΔＩＬは、以下の式（４）に基づき算出することができる。なお、式（４）において、ＴはＰＷＭキャリアのキャリア周期である。
【００５２】
【数４】
2019122173.tif 000006
【００５３】
式（４）より、第１の条件（第２の制御を行う場合における電流リップルが、第１の制御を行う場合における電流リップルよりも小さい）が満たされる通流率Ｄの範囲（以下、通流率動作範囲）は、以下の式（５）で表される。
【００５４】
【数５】
2019122173.tif 000007
【００５５】
式（５）において、Ｌ’は、通流率Ｄが１に近づく場合に、定電力負荷でインダクタ電流ＩＬが大きくなり、磁気飽和により小さくなったインダクタンスである。
【００５６】
切替制御部１２２は、制御部１２０により算出された通流率Ｄ’（ｎ）が通流率動作範囲内にある場合には、第１の条件が満たされると判定し、その他の場合には、第１の条件が満たされないと判定する。切替制御部１２２による第２の条件が満たされるか否かの判定については後述する。
【００５７】
鉄心損失算出部１２３は、インダクタ１０９，１１０における鉄心損失Ｐｆｅを以下の式（６）に基づき算出する。
【００５８】
【数６】
2019122173.tif 000008
【００５９】
式（６）において、Ｖｆｅはインダクタ１０９，１１０のインダクタコアの体積であり、Ｋｃ、α、βは鉄心材料データシートにおける鉄心損失特性に応じた定数パラメータであり、ｆはキャリア周波数であり、ＮＰはインダクタ１０９，１１０の巻数であり、ＡＣはインダクタ１０９，１１０のインダクタ鉄心の断面積である。
【００６０】
以下では、式（５）に示す通流率動作範囲において、出力電圧Ｖｏｕｔは一定として、第１の制御を行う場合における１個のインダクタの鉄心損失をＰｆｅ（Ｄ，ｆ）と定義し、第２の制御を行う場合における１個のインダクタの鉄心損失をＰｆｅ（Ｄ，ｆ／２）と定義する。鉄心損失算出部１２３は、鉄心損失Ｐｆｅ（Ｄ，ｆ）および鉄心損失Ｐｆｅ（Ｄ，ｆ／２）を算出し、切替制御部１２２に出力する。
【００６１】
スイッチング損失算出部１２４は、インダクタ電流ＩＬにより発生するスイッチング素子１０１〜１０４のスイッチング損失を、通流率Ｄに応じた電流リップルを考慮して、パワーデバイスのデータシートにおけるスイッチング損失特性を用いて算出する。以下では、第１の制御を行う場合の、キャリア周波数ｆにおける１レグあたりのスイッチング損失をＰＳＷ（ＩＬ，Ｄ，ｆ）と定義し、第２の制御を行う場合の、１レグあたりのスイッチング損失をＰＳＷ（ＩＬ，Ｄ，ｆ／２）と定義する。スイッチング損失算出部１２４は、スイッチング損失ＰＳＷ（ＩＬ，Ｄ，ｆ）およびスイッチング損失ＰＳＷ（ＩＬ，Ｄ，ｆ／２）を算出し、切替制御部１２２に出力する。なお、上述したようなスイッチング損失の算出は当業者によく知られているため、詳細な説明を省略する。
【００６２】
切替制御部１２２は、鉄心損失算出部１２３から出力された鉄心損失Ｐｆｅ（Ｄ，ｆ）および鉄心損失Ｐｆｅ（Ｄ，ｆ／２）と、スイッチング損失ＰＳＷ（ＩＬ，Ｄ，ｆ）およびスイッチング損失ＰＳＷ（ＩＬ，Ｄ，ｆ／２）とに基づき、上述した第２の条件が満たされるか否かを判定する。
【００６３】
第２の制御を行う場合における１個のインダクタによる鉄心損失の増加分ΔＰｆｅ（Ｄ，ｆ／２）は、以下の式（７）で表される。
【００６４】
【数７】
2019122173.tif 000009
【００６５】
また、第２の制御を行う場合における１レグあたりのスイッチング損失の減少分ΔＰＳＷ（ＩＬ，Ｄ，ｆ／２）は、以下の式（８）で表される。
【００６６】
【数８】
2019122173.tif 000010
【００６７】
切替制御部１２２は、式（７）に基づき算出した１個のインダクタによる鉄心損失の増加分ΔＰｆｅ（Ｄ，ｆ／２）と、式（８）に基づき算出した１レグあたりのスイッチング損失の減少分ΔＰＳＷ（ＩＬ，Ｄ，ｆ／２）とを比較し、以下の式（９）が成立するか否かを判定する。
【００６８】
【数９】
2019122173.tif 000011
【００６９】
切替制御部１２２は、式（９）が成立する場合には、第２の条件が満たされると判定する。そして、切替制御部１２２は、第１の条件および第２の条件が満たされる場合には、第２の制御を行うと決定し、その他の場合には、第１の制御を行うと決定する。すなわち、切替制御部１２２は、通流率Ｄ’（ｎ）が、第２の制御を行う場合におけるインダクタで発生する電流リップルが、第１の制御を行う場合におけるインダクタで発生する電流リップルよりも小さくなる範囲内にあり、かつ、第２の制御を行う場合におけるインダクタで発生する鉄心損失と、第１の制御を行う場合におけるインダクタで発生する鉄心損失との差が、第１の制御を行う場合におけるスイッチング損失と、第２の制御を行う場合におけるスイッチング損失との差よりも小さい場合、第２の制御を行うと決定し、その他の場合、第１の制御を行うと決定する。
【００７０】
次に、本実施形態に係る電力変換器１０Ａの動作について、図５に示すフローチャートを参照して説明する。
【００７１】
まず、切替制御部１２２は、制御部１２０Ａが算出した通流率Ｄ’（ｎ）が通流率動作範囲内にあるか否かを判定する（ステップＳ１１）。
【００７２】
通流率Ｄ’（ｎ）が通流率動作範囲内にある場合（ステップＳ１１：Ｙｅｓ）、鉄心損失算出部１２３は、式（６）に基づき、鉄心損失Ｐｆｅ（Ｄ，ｆ）および鉄心損失Ｐｆｅ（Ｄ，ｆ／２）を算出する（ステップＳ１２）。また、スイッチング損失算出部１２４は、スイッチング損失ＰＳＷ（ＩＬ，Ｄ，ｆ）およびスイッチング損失ＰＳＷ（ＩＬ，Ｄ，ｆ／２）を算出する（ステップＳ１３）。
【００７３】
切替制御部１２２は、鉄心損失Ｐｆｅ（Ｄ，ｆ）、鉄心損失Ｐｆｅ（Ｄ，ｆ／２）、スイッチング損失ＰＳＷ（ＩＬ，Ｄ，ｆ）およびスイッチング損失ＰＳＷ（ＩＬ，Ｄ，ｆ／２）に基づき、第２の制御を行うことによる、１レグあたりのスイッチング損失の減少分ΔＰＳＷ（ＩＬ，Ｄ，ｆ／２）が、１個のインダクタによる鉄心損失の増加分ΔＰｆｅ（Ｄ，ｆ／２）よりも大きいか否かを判定する（ステップＳ１４）。
【００７４】
通流率Ｄ’（ｎ）が通流率動作範囲内にない場合（ステップＳ１１：Ｎｏ）、および、スイッチング損失の減少分ΔＰＳＷ（ＩＬ，Ｄ，ｆ／２）が、鉄心損失の増加分ΔＰｆｅ（Ｄ，ｆ／２）よりも大きくない場合（ステップＳ１４：Ｎｏ）、切替制御部１２２は、第１の制御を行うと決定する（ステップＳ１５）。そして、切替制御部１２２は、切替器１２１を制御し、第１の制御に応じた通流率（通流率Ｄ（ｎ−１）および通流率Ｄ（ｎ））が、ＰＷＭ信号生成部１３０に出力されるようにする。
【００７５】
スイッチング損失の減少分ΔＰＳＷ（ＩＬ，Ｄ，ｆ／２）が、鉄心損失の増加分ΔＰｆｅ（Ｄ，ｆ／２）よりも大きい場合（ステップＳ１４：Ｙｅｓ）、切替制御部１２２は、第２の制御を行うと決定する（ステップＳ１６）。そして、切替制御部１２２は、切替器１２１を制御し、第２の制御に応じた通流率（通流率Ｄ’（ｎ−１）および通流率Ｄ’（ｎ））が、ＰＷＭ信号生成部１３０に出力されるようにする。
【００７６】
ＰＷＭ信号生成部１３０は、切替器１２１を介して制御部１２０から出力された通流率（第１の制御に応じた通流率、または、第２の制御に応じた通流率）と、ＰＷＭキャリアとの大小関係に応じて、ＰＷＭ信号を生成する（ステップＳ１７）。
【００７７】
このように本実施形態においては、電力変換器１０Ａは、第１の制御を行うか、第２の制御を行うかを、切り替える切替制御部１２２をさらに備える。そのため、より確実に、スイッチング損失の抑制を図ることができる。
【００７８】
上述の実施形態は代表的な例として説明したが、本発明の趣旨および範囲内で、多くの変更および置換が可能であることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形および変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【符号の説明】
【００７９】
１０    電力変換器
２０    直流電源
１０１，１０２，１０３，１０４    スイッチング素子
１０５，１０７    コンデンサ
１０６，１０８    負荷
１０９，１１０    インダクタ
１１３，１１４    レグ
１２０，１２０Ａ    制御部
１２１    切替器
１２２    切替制御器
１２３    鉄心損失算出部
１２４    スイッチング損失算出部
１３０    ＰＷＭ信号生成部
【図１】
2019122173.tif 000013
【図２】
2019122173.tif 000014
【図３】
2019122173.tif 000015
【図４】
2019122173.tif 000016
【図５】
2019122173.tif 000017
【図６】
2019122173.tif 000018