(57)【要約】【課題】一度の操作でデバッグ出力することを課題とする。【解決手段】画像処理装置は、実動作中の画像処理モジュールに画像データを入力する入力パスと、画像処理モジュール以降のパスから処理された画像データを出力する出力パスとを選択する画像パス選択部と、選択された入力パス及び出力パスに対応する画像処理モジュールの異なる制御信号を同期する制御信号選択部とを有する。【選択図】図３
2019164559.tif 000002
【特許請求の範囲】
【請求項１】
実動作中の画像処理モジュールに画像データを入力する入力パスと、前記画像処理モジュール以降のパスから処理された前記画像データを出力する出力パスとを選択する画像パス選択部と、
選択された前記入力パス及び前記出力パスに対応する画像処理モジュールの異なる制御信号を同期する制御信号選択部と
を有することを特徴とする画像処理装置。
【請求項２】
前記画像処理モジュールに入力する画像データと、前記画像処理モジュールから出力された画像データとが交互に格納及び取り出される場合に、前記画像データのライン遅延及び画素遅延を解消する遅延調整部
を有することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記画像データは、設定された位置を含む所定サイズによって切り出される
ことを特徴とする請求項２に記載の画像処理装置。
【請求項４】
前記画像データは、画像データ幅を拡張して格納される
ことを特徴とする請求項２に記載の画像処理装置。
【請求項５】
前記遅延調整部は、選択された前記入力パスの制御信号に対して、１ライン前に前記画像データを入力し、選択された前記出力パスの制御信号に対して、１ライン遅延させて前記画像データを出力させる
ことを特徴とする請求項２に記載の画像処理装置。
【請求項６】
画像処理装置において実行される画像処理方法であって、
実動作中の画像処理モジュールに画像データを入力する入力パスと、前記画像処理モジュール以降のパスから処理された前記画像データを出力する出力パスとを選択するステップと、
選択された前記入力パス及び前記出力パスに対応する画像処理モジュールの異なる制御信号を同期するステップと
を含むことを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
従来、画像処理用のＡＳＩＣの内部回路において、画像処理機能を動作確認する技術がある。例えば、特許文献１（特開２００７−４３５７１号公報）では、画像データを入力して、デバッグ対象の画像処理モジュールによる処理が完了した場合に、該当する画像処理モジュールの出力を取得する技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来技術は、画像処理装置内における画像処理の一連の処理結果との比較が困難であるという問題がある。例えば、従来技術は、デバッグ対象の画像処理モジュールの出力を取得するため、画像処理装置内における画像処理の一連の処理結果を得ることができない。
【０００４】
本発明は、上記に鑑みてなされたものであって、一度の操作でデバッグ出力することを目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決し、目的を達成するため、本発明に係る画像処理装置は、実動作中の画像処理モジュールに画像データを入力する入力パスと、前記画像処理モジュール以降のパスから処理された前記画像データを出力する出力パスとを選択する画像パス選択部と、選択された前記入力パス及び前記出力パスに対応する画像処理モジュールの異なる制御信号を同期する制御信号選択部とを有する。
【発明の効果】
【０００６】
本発明によれば、一度の操作でデバッグ出力することができるという効果を奏する。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施の形態１に係る画像処理装置の内部構成例を示す図である。
【図２】図２は、実施の形態１に係る画像処理装置の制御系の構成例を示す図である。
【図３】図３は、実施の形態１に係るエンジン画像処理部におけるクロック系統の例を説明する図である。
【図４】図４は、実施の形態１に係る読取画像処理部の構成例を示すブロック図である。
【図５】図５は、実施の形態１に係る画像デバッグインタフェース部の構成例を示すブロック図である。
【図６】図６は、実施の形態１に係る画像処理モジュールにおける遅延調整の例を説明する図である。
【図７】図７は、遅延調整しない場合のラインＦＩＦＯを経由した画像転送の例を説明する図である。
【図８】図８は、遅延調整しない場合のラインＦＩＦＯを経由した画像転送の例を説明する図である。
【図９】図９は、実施の形態１に係る遅延調整を行なった場合のラインＦＩＦＯを経由した画像転送の例を説明する図である。
【図１０】図１０は、実施の形態１に係る遅延調整を行なった場合のラインＦＩＦＯを経由した画像転送の例を説明する図である。
【図１１】図１１は、内部画像パスのライン周期が短い場合の例を説明する図である。
【図１２】図１２は、実施の形態１に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【図１３】図１３は、実施の形態１に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【図１４】図１４は、実施の形態１に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、本発明に係る画像処理装置及び画像処理方法の実施の形態を説明する。なお、以下の実施の形態により本発明が限定されるものではない。
【０００９】
（実施の形態１）
図１を用いて、実施の形態１に係る画像処理装置１の内部構成を説明する。図１は、実施の形態１に係る画像処理装置１の内部構成例を示す図である。
【００１０】
図１に示すように、画像処理装置１は、画像処理部１０と、コンタクトガラス１１と、作像ステーション１２ａと、作像ステーション１２ｂと、作像ステーション１２ｃと、作像ステーション１２ｄとを有する。また、画像処理装置１は、中間転写ベルト１３と、転写ローラ１４と、定着ローラ１５と、第１給紙トレイ１６と、第２給紙トレイ１７と、自動原稿送り装置２０と、原稿給紙台２１と、排紙トレイ２２と、搬送ローラ２３と、３ビンソータ３０とを有する。
【００１１】
自動原稿送り装置（ADF：Auto  Document  Feeder）２０は、原稿給紙台２１に置かれた原稿を、コンタクトガラス１１上に導く。そして、自動原稿送り装置２０は、各原稿をそれぞれ１回ずつ読み取らせる。その際、搬送ローラ２３は、原稿を搬送させるために駆動又は従動する。そして、自動原稿送り装置２０は、ＣＣＤ（Charge  Coupled  Device）１２０（図２参照）や、ＣＩＳ（Contact  Image  Sensor）１３０（図２参照）が原稿を読み取った後に、排紙トレイ２２に原稿を排出させる。
【００１２】
画像処理部１０は、コンタクトガラス１１上に置かれた原稿又は自動原稿送り装置２０が搬送した原稿を、ＣＣＤ１２０やＣＩＳ１３０が１回読み取り動作を行なうことで、ＲＧＢ画像を生成する。そして、画像処理部１０は、ＲＧＢ画像から変換したＣＭＹＫ画像、又は、ｍｏｎｏＫ画像を生成する。ここで、ＲＧＢ画像とは、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の各色を有するカラーの画像情報である。ＣＭＹＫ画像とは、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の各色を有するカラーの画像情報である。すなわち、ＣＭＹＫ画像は、Ｃ画像、Ｍ画像、Ｙ画像、及びＫ画像の４版の画像情報を有する。ｍｏｎｏＫ画像とは、Ｋ（ブラック）の色を有するモノクロの画像情報である。そして、画像処理部１０は、カラー原稿であるかモノクロ原稿であるかに応じて、ＣＭＹＫ画像又はｍｏｎｏＫ画像を用紙に印刷する。
【００１３】
作像ステーション１２ａ〜１２ｄは、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の各色のトナー像を作像する。作像ステーション１２ａ〜１２ｄは、中間転写ベルト１３に沿って所定の間隔で配置されている。作像ステーション１２ａ〜１２ｄは、トナーの色が異なる以外は同様の構成である。以下の説明では、作像ステーション１２ａ〜１２ｄを区別しない場合は、作像ステーション１２と呼ぶ。
【００１４】
作像ステーション１２は、感光体ドラム１２１と、現像部（不図示）と、ＬＤ（Laser  Diode）１４０（図２参照）とを備える。感光体ドラム１２１は、ＬＤ１４０がレーザ光を照射すると、表面に静電潜像が形成される。そして、現像部は、静電潜像が形成された感光体ドラム１２１にトナーを塗布する。トナーは、レーザ光が照射された部分に残留し、レーザ光が照射されない部分には残留しない。各作像ステーション１２は、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の各色で実施する。これにより、感光体ドラム１２１には、画像情報に対応するＣ、Ｍ、Ｙ、Ｋの各色のトナー像が、それぞれ作像される。
【００１５】
中間転写ベルト１３は、感光体ドラム１２１に形成されたトナー像が転写される。そして、画像形成手段である作像ステーション１２は、カラー原稿の場合には、Ｃ、Ｍ、Ｙ、Ｋの各色のトナー像を順次に重ねて転写することでカラー画像を形成する。一方、作像ステーション１２は、モノクロの場合には、Ｋの色のみを転写することでモノクロ画像を形成する。
【００１６】
転写ローラ１４は、中間転写ベルト１３に形成された画像を用紙に転写する。定着ローラ１５は、用紙に転写された画像を定着させる。そして、用紙は、画像処理装置１から排紙される。第１給紙トレイ１６及び第２給紙トレイ１７は、画像が形成される前の用紙が積載される。
【００１７】
３ビンソータ３０は、ステープラ及びシフトトレイを有する。そして、３ビンソータ３０は、画像が定着された用紙を、印刷ジョブに基づく指示に従い所定の枚数毎に纏めて綴ることができる。
【００１８】
次に、図２を用いて、実施の形態１に係る画像処理装置１の制御系の構成を説明する。図２は、実施の形態１に係る画像処理装置１の制御系の構成例を示す図である。
【００１９】
図２に示すように、画像処理装置１は、エンジン制御部１００と、コントローラ部２００とを有する。エンジン制御部１００は、原稿の読み取り処理や用紙への書き込み処理の制御、各種の画像処理を行なう。コントローラ部２００は、外部インタフェースから入力されたプリントデータの受信、スキャナ画像の配信、画像データの保存を行なう。
【００２０】
エンジン制御部１００は、エンジンＣＰＵ（Central  Processing  Unit）１１０と、ＣＣＤ１２０と、ＣＩＳ１３０と、ＬＤ１４０と、エンジン画像メモリ１５０と、エンジン画像処理部１６０とを有する。
【００２１】
エンジンＣＰＵ１１０は、エンジン制御部１００を統括的に制御する。ＣＣＤ１２０は、コンタクトガラス１１上の原稿を読み取り、ＲＧＢ画像を生成する。ＣＩＳ１３０は、自動原稿送り装置２０が搬送した原稿を読み取り、ＲＧＢ画像を生成する。そして、ＣＣＤ１２０及びＣＩＳ１３０は、各原稿を１回ずつ読み取る。画像処理装置１は、ＣＣＤ１２０とＣＩＳ１３０との２つを持つことで、原稿の両面を同時に読み取ることができる。エンジン画像メモリ１５０には、ＣＣＤ１２０やＣＩＳ１３０によって読み取られた画像データが蓄積される。ＬＤ１４０は、印刷対象の画像データに基づいて変調したレーザ光を感光体ドラム１２１に照射して、画像を形成する。
【００２２】
エンジン画像処理部１６０は、読取制御部１６１と、読取制御部１６２と、メモリ制御部１６３と、読取画像処理部１６４と、シリアル通信制御部１６５とを有する。また、エンジン画像処理部１６０は、書き込み制御部１６６と、書き込み画像処理部１６７と、レジスタＩＦ１６８と、画像デバッグインタフェース部１６９とを有する。エンジン画像処理部１６０は、各種の画像処理を実行する。
【００２３】
レジスタＩＦ１６８は、エンジンＣＰＵ１１０と、エンジン制御部１００内部の設定レジスタとのデータの読み書きを制御する。読取制御部１６１及び読取制御部１６２は、ＣＣＤ１２０やＣＩＳ１３０による原稿の読み取りを制御し、読み取られた原稿に対する画像データをメモリ制御部１６３に転送する。メモリ制御部１６３は、ＣＣＤ１２０やＣＩＳ１３０によって読み取られた原稿に対する画像データをエンジン画像メモリ１５０に格納する。また、メモリ制御部１６３は、エンジン画像メモリ１５０に記憶された画像データを取得し、読取画像処理部１６４に転送する。ＣＣＤ１２０とＣＩＳ１３０とから同時に画像データが入力される場合（両面同時読み取り時）、メモリ制御部１６３は、各画像データをエンジン画像メモリ１５０に格納し、表面又は裏面の画像データを１面ごとにエンジン画像メモリ１５０から読み出す。
【００２４】
読取画像処理部１６４は、ＣＣＤ１２０やＣＩＳ１３０で読み取られた画像データのＭＴＦ（Modulation  Transfer  Function）補正、平滑フィルタ補正、ＲＧＢ画像からＣＭＹＫ画像の生成、ＲＧＢ画像からｍｏｎｏＫ画像の生成、色補正、画像加工、変倍、符号化（圧縮処理）等を実行する。シリアル通信制御部１６５は、エンジン制御部１００とコントローラ部２００とを接続する。例えば、エンジン制御部１００とコントローラ部２００との接続では、ＰＣＩ（Peripheral  Component  Interconnect）−Ｅｘｐｒｅｓｓ等の高速シリアルＩＦ等が使用される。
【００２５】
書き込み制御部１６６は、ＬＤ１４０による感光体ドラム１２１に対するレーザ光の照射を制御する。書き込み画像処理部１６７は、感光体ドラム１２１の間隔に依存したタイミングで、コントローラ部２００から出力された画像情報をＬＤ１４０に出力する。書き込み画像処理部１６７による画像処理では、通常色（ＣＭＹＫ）画像データの複合化（伸長処理）、通常色画像データの階調処理、版ごとの画像シフト処理、画像データの総量規制処理等が実行される。画像デバッグインタフェース部１６９は、各画像処理モジュール間の画像パスに対して、画像データの入出力を行なう。
【００２６】
コントローラ部２００は、コントローラメモリ２１０と、ＨＤＤ（Hard  Disk  Drive）２２０と、コントローラＣＰＵ２３０と、外部ＩＦ制御部２４０と、コントローラ画像処理部２５０とを有する。コントローラ部２００は、外部からのプリントデータの受信、スキャナ画像の配信、画像データの保存等を行なう。
【００２７】
コントローラＣＰＵ２３０は、コントローラ部２００の制御、プリントデータの翻訳、プリント画像の描画、スタンプ画像の描画、地紋画像の描画、ＪＰＥＧ（Joint  Photographic  Experts  Group）データへの圧縮処理、ＪＰＥＧデータから画像への伸長処理を実行する。また、コントローラＣＰＵ２３０は、入力された画像データをコントローラメモリ２１０に格納する。コントローラメモリ２１０は、各種プログラムを記憶するとともに、各種データを書き換え自在に記憶する。例えば、コントローラメモリ２１０は、受信したプリントデータの一時保存、プリント画像、スタンプ画像、地紋画像、通常色画像、読取画像等に使用されるワークメモリである。ＨＤＤ２２０は、各種プログラムや画像を記憶する。外部ＩＦ制御部２４０は、ネットワークを介して接続される外部の通信機器との接続を制御する。例えば、外部ＩＦ制御部２４０は、外部への画像の転送や、外部からのプリントデータの入力を制御する。
【００２８】
コントローラ画像処理部２５０は、シリアル通信制御部２５１と、入力コントローラ２５２と、出力コントローラ２５３と、コントローラ内部バス制御部２５４と、シリアル通信制御部２５５とを有する。また、コントローラ画像処理部２５０は、回転器２５６と、編集器２５７と、圧縮器２５８と、伸長器２５９と、ＨＤＤコントローラ２６０とを有する。コントローラ画像処理部２５０は、各種の画像処理を実行する。
【００２９】
シリアル通信制御部２５１は、コントローラ部２００とエンジン制御部１００とを接続する。入力コントローラ２５２は、エンジン制御部１００から画像データの入力を受け付け、コントローラメモリ２１０に転送する。出力コントローラ２５３は、コントローラメモリ２１０に記憶された画像データをエンジン制御部１００に転送する。コントローラ内部バス制御部２５４は、コントローラ画像処理部２５０内において、各ブロック間のバスの切り替えや画像データの転送を調停する。シリアル通信制御部２５５は、コントローラ画像処理部２５０とコントローラＣＰＵ２３０とを接続する。
【００３０】
回転器２５６及び編集器２５７は、プリンタ画像や読取画像の画像加工を実行する。圧縮器２５８は、プリンタ画像や読取画像を保存する際にデータ圧縮を実行する。伸長器２５９は、圧縮された保存データを元の画像データに戻すための処理を実行する。ＨＤＤコントローラ２６０は、ＨＤＤ２２０へのデータの書き込み制御と読み出し制御とを実行する。
【００３１】
次に、図３を用いて、実施の形態１に係るエンジン画像処理部１６０におけるクロック系統を説明する。図３は、実施の形態１に係るエンジン画像処理部１６０におけるクロック系統の例を説明する図である。
【００３２】
図３に示すように、読取制御部１６１は、ＣＣＤ１２０による原稿の読み取りを制御し、読み取られた原稿に対する画像データをメモリ制御部１６３に転送する。例えば、読取制御部１６１のクロック系統は、ｃｌｋ＿ｃｃｄである。また、読取制御部１６２は、ＣＩＳ１３０による原稿の読み取りを制御し、読み取られた原稿に対する画像データをメモリ制御部１６３に転送する。例えば、読取制御部１６２のクロック系統は、ｃｌｋ＿ｃｉｓである。このとき、読取制御部１６１及び読取制御部１６２は、ＬＶＤＳ（Low  Voltage  Differential  Signaling）信号として転送されてくる画像データを、ＬＶＤＳ信号からビデオ信号に変換する。読取制御部１６１及び読取制御部１６２以降は、ビデオ信号（ｆｇａｔｅ、ｌｓｙｎｃ、ｌｇａｔｅ、ｄａｔａ）を用いた画像転送となる。
【００３３】
メモリ制御部１６３は、ＣＣＤ１２０やＣＩＳ１３０によって読み取られた原稿に対する画像データをエンジン画像メモリ１５０に格納し、エンジン画像メモリ１５０に記憶された画像データを取得して読取画像処理部１６４に転送する。例えば、メモリ制御部１６３のクロック系統は、ｌｓｙｎｃ＿ｗａｉｔである。
【００３４】
図４は、実施の形態１に係る読取画像処理部１６４の構成例を示すブロック図である。図４に示すように、読取画像処理部１６４は、画像パス選択部１６４ａと、フィルタ処理部１６４ｂと、色補正部１６４ｃと、読み取り画像加工部１６４ｄと、圧縮部１６４ｅとを有する。フィルタ処理部１６４ｂは、平滑処理、エッジ強調処理等を行ない、画質の向上をはかる。色補正部１６４ｃは、ＲＧＢ画像からフルカラー出力用のＣＭＹＫ画像を作成する。読み取り画像加工部１６４ｄは、指定された解像度や拡大・縮小等の変倍、画像位置の調整等を行なう。圧縮部１６４ｅは、後段のシリアル通信制御部１６５の負担軽減のために、ＣＭＹＫの生画像を圧縮する。例えば、圧縮方法としては、固定値圧縮やＪＰＥＧ圧縮等がある。例えば、読取画像処理部１６４のクロック系統は、ｃｌｋ＿ｓｃａｎである。
【００３５】
例えば、図４において、画像パス選択部１６４ａは、デバッグのために、各モジュールの前後で画像データを入出力することができる。なお、選択された画像パスによっては、画像データは、読取画像処理部１６４よりも前のブロックから入力される場合もあるし、読取画像処理部１６４よりも後のブロックに出力される場合もある。なお、画像データは、テスト用の画像データを使用しても良い。テスト用の画像データを用いることで、各画像処理モジュールに好適な画像データを準備できる。また、テスト用の画像データを用いることで、あらゆる入力画像データに対する画像処理装置１の好適な設定値（モード等）を確認することができる。
【００３６】
書き込み画像処理部１６７は、例えば、伸長部と、書き込み画像加工部と、総量規制部と、階調処理部とを有する。伸長部は、コントローラ部２００でＨＤＤ２２０やコントローラメモリ２１０に蓄積された圧縮されたデータを、ＣＭＹＫ生画像に展開する。書き込み画像加工部は、印刷位置の調整やトリミングを行なう。総量規制部は、トナーの重なりによる定着ミスの防止のために、入力されたＣＭＹＫ画像データの加算値が上限値内に収まるように、各色の濃度を低減させる。階調処理部は、入力された画像データの階調数を印刷に適した階調数に変換する。例えば、書き込み画像処理部１６７のクロック系統は、ｃｌｋ＿ｐｒｔである。書き込み制御部１６６は、ビデオ信号をＬＤ１４０に出力する制御信号に変換する。例えば、書き込み制御部１６６のクロック系統は、ｃｌｋ＿ｌｄである。
【００３７】
画像デバッグインタフェース部１６９は、クロック系統ごとに纏められた各部内で選択された画像パスから、入出力する画像パスを選択し、外部とのインタフェースを行なう。画像デバッグインタフェース部１６９では、選択された画像パスに応じたクロック系統によって内部回路を動かすことで、クロック系統の異なる画像データに対しても正確に入出力することができる。つまり、画像デバッグインタフェース部１６９は、異なるクロック系統のうち、各部に該当するクロック系統を選び、ライン単位での画像データの受け渡しを行なう。例えば、画像デバッグインタフェース部１６９のクロック系統は、ｃｌｋ＿ｄｂｇである。
【００３８】
つまり、画像デバッグインタフェース部１６９は、選択されたパスへの画像データの入力や、選択されたパスからの画像データの取得を行なう場合に、各部で異なるクロック系統の同期をとり、画像データの入出力を正確に行なえるようにする。上述した各部には、選択された画像パスに対して画像データを入出力するために、画像パス選択部（画像パス選択部１６１ａ、画像パス選択部１６２ａ、画像パス選択部１６４ａ、画像パス選択部１６６ａ、画像パス選択部１６７ａ、画像パス選択部１６９ａ）が配置される。
【００３９】
次に、図５を用いて、実施の形態１に係る画像デバッグインタフェース部１６９の構成を説明する。図５は、実施の形態１に係る画像デバッグインタフェース部１６９の構成例を示すブロック図である。
【００４０】
図５に示すように、画像デバッグインタフェース部１６９は、画像パス選択部１６９ａと、画像クロック選択部１６９ｂと、出力用ライト制御部１６９ｃと、出力ＦＩＦＯ１６９ｄと、出力ＦＩＦＯ１６９ｅと、出力用リード制御部１６９ｆとを有する。また、画像デバッグインタフェース部１６９は、デバッグインタフェース外部制御部１６９ｇと、入力用ライト制御部１６９ｈと、入力ＦＩＦＯ１６９ｉと、入力ＦＩＦＯ１６９ｊと、入力用リード制御部１６９ｋとを有する。
【００４１】
画像パス選択部１６９ａは、クロック系統の異なる各部に入出力する画像パスを選択する。画像クロック選択部１６９ｂは、画像パス選択部１６９ａによって選択された画像パスに応じて、クロック系統を選択する。これにより、各部で異なるクロック系統が同期されたうえで各部での処理を実行することができ、非同期パスの発生を防ぐ。例えば、外部とのインタフェースはボード上で画像転送され、画像処理内部の高速なクロックでの画像転送は困難であるため、低い周波数のクロック（ｃｌｋ＿ｄｂｇ）で行なわれる。このため、内部クロックとデバッグ用クロックとの速度変換のために、ラインＦＩＦＯをトグルで使用する。ラインＦＩＦＯは、出力用と入力用とを用意している。これにより、入出力の同時での動作が可能となる。
【００４２】
出力用ライト制御部１６９ｃは、画像パス選択部１６９ａによって選択された画像パスの出力用の画像データを、出力ＦＩＦＯ１６９ｄ、出力ＦＩＦＯ１６９ｅに入力する。上述したように、出力ＦＩＦＯ１６９ｄと出力ＦＩＦＯ１６９ｅとは、トグルにより交互に切り替えられて画像データが入力される。出力用リード制御部１６９ｆは、出力ＦＩＦＯ１６９ｄと出力ＦＩＦＯ１６９ｅとから画像データを取得し、デバッグインタフェース外部制御部１６９ｇに転送する。デバッグインタフェース外部制御部１６９ｇは、選択された画像パスに対して画像データを転送するとともに、選択された画像パスから取得された画像データを入力する。
【００４３】
入力用ライト制御部１６９ｈは、デバッグインタフェース外部制御部１６９ｇから入力された画像データを、入力ＦＩＦＯ１６９ｉ、入力ＦＩＦＯ１６９ｊに入力する。上述したように、入力ＦＩＦＯ１６９ｉと入力ＦＩＦＯ１６９ｊとは、トグルにより交互に切り替えられて画像データが入力される。入力用リード制御部１６９ｋは、入力ＦＩＦＯ１６９ｉと入力ＦＩＦＯ１６９ｊとから画像データを取得し、画像パス選択部１６９ａに転送する。
【００４４】
次に、図６を用いて、実施の形態１に係る画像処理モジュールにおける遅延調整を説明する。図６は、実施の形態１に係る画像処理モジュールにおける遅延調整の例を説明する図である。画像処理モジュールとは、例えば、フィルタ処理部１６４ｂや色補正部１６４ｃ（図４参照）等の各部に含まれる画像処理モジュールを指す。
【００４５】
図６に示すように、画像処理モジュール１７０は、遅延調整部１７１と、画像選択部１７２と、内部処理部１７３とを有する。各部内の各画像処理モジュール１７０は、同じ制御方式のビデオ信号を用いて画像処理を行なう。通常の制御信号（ｌｓｙｎｃ、ｆｇａｔｅ、ｌｇａｔｅ）を用意する。これらの信号は、画像デバッグインタフェース部１６９において、ラインＦＩＦＯをトグル使用した場合のライン遅延、画素遅延を解消するために使用される。つまり、ラインＦＩＦＯをトグル使用する場合は、ＦＩＦＯを切り替えて画像データの入力や出力が行なわれることでライン遅延、画素遅延が発生するため、発生する遅延を解消するために遅延調整処理が行なわれる。画像処理モジュール１７０内では、通常の制御信号の遅延に合わせて、ｄｂｇ＿ｆｇａｔｅ、ｄｂｇ＿ｌｇａｔｅも同期化する。
【００４６】
つまり、画像選択部１７２は、入力された画像データを内部処理部１７３に入力する。内部処理部１７３は、画像データに対して、何らかの画像処理を実行して出力する。このとき、遅延調整部１７１は、ラインＦＩＦＯをトグル使用した場合のライン遅延や画素遅延に合わせて同期化を行なう。
【００４７】
図７は、遅延調整しない場合のラインＦＩＦＯを経由した画像転送の例を説明する図である。なお、図７では、画像出力する場合の例を挙げる。
【００４８】
図７に示すように、ｆｇａｔｅとｄｂｇ＿ｆｇａｔｅとが同一のラインで、トグルのラインＦＩＦＯを経由するとき、画像出力する場合は、出力の画像データの先頭ラインに無効データが発生し、最終ラインが出力されなくなることがある。
【００４９】
図８は、遅延調整しない場合のラインＦＩＦＯを経由した画像転送の例を説明する図である。なお、図８では、画像入力する場合の例を挙げる。
【００５０】
図８に示すように、画像入力する場合は、画像パスへの入力の画像データの先頭ラインに無効データが発生し、最終ラインまで入力されなくなることがある。このとき、デバッグ結果に障害（例えば、デバッグ結果のエッジ部分が正常でなくなる等）が発生する。
【００５１】
図９は、実施の形態１に係る遅延調整を行なった場合のラインＦＩＦＯを経由した画像転送の例を説明する図である。なお、図９では、画像出力する場合の例を挙げる。
【００５２】
図９に示すように、画像出力する場合は、画像パスの通常のｆｇａｔｅに対して、ｄｂｇ＿ｆｇａｔｅを１ライン遅延させるので、流れているライン全てを出力することができる。また、ライン内の画像についても、画像パスの通常のｌｇａｔｅに対して、ｄｂｇ＿ｌｇａｔｅに画素遅延ｐｉｘｄｌｙを設定することで、回路遅延を補正し、ライン内全ての画素を出力することができる。
【００５３】
図１０は、実施の形態１に係る遅延調整を行なった場合のラインＦＩＦＯを経由した画像転送の例を説明する図である。なお、図１０では、画像入力する場合の例を挙げる。
【００５４】
図１０に示すように、画像入力する場合は、画像パスの通常のｆｇａｔｅに対して、ｄｂｇ＿ｆｇａｔｅを１ライン前に発生させることで、外部からの画像データのライン全てを内部の画像パスへ入力することができる。また、ライン内の画像についても、画像パスの通常のｌｇａｔｅに対して、ｄｂｇ＿ｌｇａｔｅに画素遅延ｐｉｘｄｌｙをマイナス方向で設定することで、内部回路への画素遅延を補正し、外部からのライン内全ての画素を入力することができる。
【００５５】
図１１は、内部画像パスのライン周期が短い場合の例を説明する図である。
【００５６】
画像処理装置１内では、両面同時読み取り動作等、高速に処理を行なう場合、クロック周波数も高くなるため、ライン転送を行なうためのライン周期も短くなる。図１１に示すように、外部とのインタフェースでは高い周波数のクロックで出力できないため、画像デバッグインタフェース部１６９のＦＩＦＯからの読み出しが、ライン周期中に終わらないことがある。なお、図１１では、内部画像パスの途中までしか出力できないことを示している。以下に、ライン周期が短い場合の画像データの出力方法を説明する。
【００５７】
図１２は、実施の形態１に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【００５８】
図１２に示すように、内部画像パス上の画像データをｘｏｆｆｓｅｔ、ｘｗｉｄｔｈ設定値で切り出して、外部に出力する。切り出しのサイズは、ライン周期中において外部へ出力できるサイズとなる。図１２では、切り出しのサイズが、ａからａ＋ｗである場合を例に挙げている。ｘｏｆｆｓｅｔを切り替えることで、確認したい画像データの位置に調整できる（任意の位置を確認することができる）。例えば、画像データにおいて、特徴がある部分だけを確認することができる。
【００５９】
図１３は、実施の形態１に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【００６０】
図１３に示すように、ｌｓｙｎｃ＿ｗａｉｔ信号を使用して、外部への画像出力が完了するまで、内部のｌｓｙｎｃを停止させる。これにより、内部画像パスのライン画像データ全てを出力することができる。例えば、ｌｓｙｎｃ＿ｗａｉｔ信号の論理は、１の場合はｌｓｙｎｃ発生禁止、０の場合はｌｓｙｎｃ発生許可となる。
【００６１】
図１４は、実施の形態１に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【００６２】
図１４に示すように、ｄｂｇ＿ｄａｔａが８ｂｉｔである場合に、ＦＩＦＯへ画像データを格納するときに、１６ｂｉｔ幅に拡張して保存する。つまり、バス幅を拡張することで対応する方法である。ＦＩＦＯからの画像データの読み出し時には、１クロックで１６ｂｉｔ分を出力できるので、転送率が２倍になり、内部のライン周期が短い場合であっても、遅いｃｌｋ＿ｄｂｇを使用して外部に出力することができる。なお、画像の入力時も同様であり、入力時は、１６ｂｉｔから８ｂｉｔに画像データを展開すれば良い。
【００６３】
上述したように、画像処理装置１は、実動作中の画像処理モジュールに対して画像データの入出力パスを選択し、選択されたパスに対応する制御信号に同期するので、一度の操作でデバッグ出力することができる。
【００６４】
上記文書中や図面中等で示した処理手順、制御手順、具体的名称、各種のデータやパラメータ等を含む情報は、特記する場合を除いて任意に変更することができる。また、図示した装置の各構成要素は、機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、装置の分散又は統合の具体的形態は、図示のものに限られず、その全部又は一部を各種の負担や使用状況等に応じて、任意の単位で機能的又は物理的に、分散又は統合することができる。
【符号の説明】
【００６５】
１  画像処理装置
１６０  エンジン画像処理部
１６１  読取制御部
１６１ａ  画像パス選択部
１６２  読取制御部
１６２ａ  画像パス選択部
１６３  メモリ制御部
１６４  読取画像処理部
１６４ａ  画像パス選択部
１６５  シリアル通信制御部
１６６  書き込み制御部
１６６ａ  画像パス選択部
１６７  書き込み画像処理部
１６７ａ  画像パス選択部
１６９  画像デバッグインタフェース部
１６９ａ  画像パス選択部
１６９ｂ  画像クロック選択部
【先行技術文献】
【特許文献】
【００６６】
【特許文献１】特開２００７−４３５７１号公報
【図１】
2019164559.tif 000003
【図２】
2019164559.tif 000004
【図３】
2019164559.tif 000005
【図４】
2019164559.tif 000006
【図５】
2019164559.tif 000007
【図６】
2019164559.tif 000008
【図７】
2019164559.tif 000009
【図８】
2019164559.tif 000010
【図９】
2019164559.tif 000011
【図１０】
2019164559.tif 000012
【図１１】
2019164559.tif 000013
【図１２】
2019164559.tif 000014
【図１３】
2019164559.tif 000015
【図１４】
2019164559.tif 000016