(57)【要約】【課題】配線層数を確保しつつ、折り曲げ部分の折り曲げ信頼性を向上させる。【解決手段】フレキシブル配線基板７には２層配線構造が設けられ、リジッド基板８−１、８−２にはＭ（Ｍは３以上の整数）層配線構造が設けられ、フレキシブル配線基板７およびリジッド基板８−１、８−２の基材としてガラスエポキシ樹脂が用いられ、フレキシブル配線基板７の厚さＴ１は１１０μｍ〜１９０μｍの範囲内に設定され、フレキシブル配線基板７は１８０度以上の折り曲げが５回以上可能である。【選択図】図１
2019091789.tif 000002
【特許請求の範囲】
【請求項１】
２層配線構造を有するフレキシブル配線基板と、
前記フレキシブル配線基板に接続され、Ｍ（Ｍは３以上の整数）層配線構造を有するリジッド基板と、
前記リジッド基板に実装された半導体メモリとを備え、
前記フレキシブル配線基板およびリジッド基板の基材には同一の誘電体材料が用いられ、
前記フレキシブル配線基板の厚さは１１０μｍ〜１９０μｍの範囲内に設定される半導体装置。
【請求項２】
前記フレキシブル配線基板は１８０度以上の折り曲げが５回以上可能である請求項１に記載の半導体装置。
【請求項３】
前記フレキシブル配線基板の第１層目と第２層目の間の誘電体層と前記リジッド基板の第１層目と第２層目の間の誘電体層は連続的に構成され、
前記フレキシブル配線基板の第２層目と第３層目の間の誘電体層と前記リジッド基板の第２層目と第３層目の間の誘電体層は連続的に構成されている請求項１に記載の半導体装置。
【請求項４】
前記フレキシブル配線基板の折り曲げ時のアールが３．４ｍｍ以下に設定される請求項１に記載の半導体装置。
【請求項５】
前記リジッド基板は、前記フレキシブル配線基板を介して接続された第１リジッド基板と第２リジッド基板を備え、
前記第１リジッド基板には前記半導体メモリを制御するコントローラが実装され、
前記第１リジッド基板と前記第２リジッド基板とが対向するように前記フレキシブル配線基板が折り曲げられた時に、前記第１リジッド基板と前記第２リジッド基板に直交する断面当たりの前記半導体メモリのパッケージの個数が９個以上である請求項１に記載の半導体装置。
【請求項６】
前記半導体メモリのパッケージは前記リジッド基板上に３３個以上実装されている請求項５に記載の半導体装置。
【請求項７】
前記第１リジッド基板には、ストレージの通信インターフェース規格に対応した通信用コントローラが実装されている請求項５に記載の半導体装置。
【請求項８】
前記第１リジッド基板には、前記半導体メモリに記憶されるデータを圧縮するデータ圧縮回路が実装されている請求項５に記載の半導体装置。
【請求項９】
前記フレキシブル配線基板の両端に配置された電源配線を備える請求項１に記載の半導体装置。
【請求項１０】
２層配線構造を有するフレキシブル配線基板と、
前記フレキシブル配線基板に接続され、Ｍ（Ｍは３以上の整数）層配線構造を有するリジッド基板と、
前記リジッド基板に実装された半導体メモリとを備え、
前記フレキシブル配線基板およびリジッド基板の基材には同一の誘電体材料が用いられ、
前記フレキシブル配線基板の第１層目と第２層目の間の誘電体層の厚さと前記リジッド基板の第１層目と第２層目の間の誘電体層の厚さは等しく、
前記フレキシブル配線基板の第２層目と第３層目の間の誘電体層の厚さは前記リジッド基板の第２層目と第３層目の間の誘電体層の厚さより薄く、
前記フレキシブル配線基板の前記第１層目と第２層目の間の誘電体層の厚さおよび第２層目と第３層目の間の誘電体層の厚さは、前記リジッド基板の第３層目から第Ｍ層目の間の各層の間に挿入された誘電体層の厚さ以下である半導体装置。
【請求項１１】
２層配線構造を有するフレキシブル配線基板と、
前記フレキシブル配線基板に接続され、Ｍ（Ｍは３以上の整数）層配線構造を有するリジッド基板と、
前記リジッド基板に実装された半導体メモリと、
前記リジッド基板に実装され、前記半導体メモリを制御するコントローラとを備え、
前記フレキシブル配線基板およびリジッド基板の基材には同一の誘電体材料が用いられ、
前記フレキシブル配線基板は前記リジッド基板の片側に寄せて配置され、
前記コントローラは前記フレキシブル配線基板に隣接して配置されている半導体装置。
【請求項１２】
前記リジッド基板上において前記半導体メモリは前記コントローラよりも風上側に配置されている請求項１１に記載の半導体装置。
【請求項１３】
２層配線構造を有するフレキシブル配線基板と、
前記フレキシブル配線基板に接続され、Ｍ（Ｍは３以上の整数）層配線構造を有するリジッド基板と、
前記リジッド基板に実装された半導体メモリと、
前記フレキシブル配線基板が折り曲げられた状態で前記フレキシブル配線基板とともに前記リジッド基板を収納するキャニスタとを備え、
前記フレキシブル配線基板およびリジッド基板の基材には同一の誘電体材料が用いられ、
前記フレキシブル配線基板の厚さは１１０μｍ〜１９０μｍの範囲内に設定され、
前記キャニスタの長さは、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）の標準のフォームファクタの長さよりも長い電子機器。
【請求項１４】
前記半導体メモリのパッケージは少なくとも６４個搭載可能である請求項１３に記載の電子機器。
【請求項１５】
前記キャニスタの長さは前記ＳＳＤの標準のフォームファクタよりも長さが１００ｍｍ以上長く、
前記フレキシブル配線基板の折り曲げ前の前記フレキシブル配線基板および前記リジッド基板を合わせた基板の平面寸法は幅が１５０ｍｍ以上、かつ長さが１７０ｍｍ以上である請求項１４に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブル配線領域を有する半導体装置および電子機器に関する。
【背景技術】
【０００２】
ＮＡＮＤフラッシュメモリを搭載したフラッシュドライブモジュールでは、ハードディスクに対して高いレスポンス性能および大容量記憶の両立が図られ、高性能が要求されるミッションクリティカルな情報装置などに用いられている。
【０００３】
大容量記憶の実現のためには、定められたサイズの筐体にＮＡＮＤフラッシュメモリを多数実装する必要があり、ＮＡＮＤフラッシュメモリが実装される複数の実装基板を重ねて筐体内に配置することがある。ＮＡＮＤフラッシュメモリの実装面積を大きくするため、フレキシブル基板を活用し、２枚の実装基板をコネクタレスで接続することがある。
【０００４】
特許文献１には、プリント配線基板の空間的な実装密度を上げるために、プリント配線基板の一部をザグリ加工により削って薄くして、その薄い部分を折り曲げ部分（フレキシブル基板）として活用する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５６８４９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ザグリ加工を要するフレキシブル基板では、その折り曲げ部分の折り曲げ信頼性を確保するために、折り曲げ部分を薄くすると、配線層数の確保が困難となる。一方、配線層数を確保するために、折り曲げ部分を厚くすると、折り曲げ部分の折り曲げ時にクラックや破損が発生することがあった。
【０００７】
本発明は、上記事情に鑑みなされたものであり、その目的は、配線層数を確保しつつ、折り曲げ部分の折り曲げ信頼性を向上させることが可能な半導体装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、第１の観点に係る半導体装置は、２層配線構造を有するフレキシブル配線基板と、前記フレキシブル配線基板に接続され、Ｎ（Ｎは３以上の整数）層配線構造を有するリジッド基板と、前記リジッド基板に実装された半導体メモリとを備える。前記フレキシブル配線基板およびリジッド基板の基材には同一の誘電体材料が用いられる。フレキシブル配線基板の厚さは１１０μｍ〜１９０μｍの範囲内に設定される。
【発明の効果】
【０００９】
本発明によれば、配線層数を確保しつつ、折り曲げ部分の折り曲げ信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は、第１実施形態に係る半導体装置の構成例を示す断面図、図１（ｂ）は、図１（ａ）のＥ部分を拡大して示す断面図である。
【図２】図２は、図１（ａ）のフレキシブル配線基板の折り曲げ後の状態を示す断面図である。
【図３】図３は、第１実施形態に係る半導体装置の構成例を示す平面図である。
【図４】図４は、図２の半導体装置がキャニスタに収納された状態を透視して示す斜視図である。
【図５】図５（ａ）は、第２実施形態に係る記憶ドライブの内部の構成例を示す斜視図、図５（ｂ）は、図５（ａ）の記憶ドライブに用いられる半導体装置の構成例の平面図、図５（ｃ）は、図５（ａ）の記憶ドライブに用いられる半導体装置の構成例の断面である。
【図６】図６（ａ）は、第３実施形態に係る記憶ドライブの内部の構成例を示す斜視図、図６（ｂ）は、図６（ａ）の記憶ドライブに用いられる半導体装置の構成例の平面図である。
【図７】図７（ａ）および図７（ｂ）は、第４実施形態に係るプリント配線基板の製造方法を示す断面図である。
【発明を実施するための形態】
【００１１】
実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている諸要素及びその組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１２】
（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置の構成例を示す断面図、図１（ｂ）は、図１（ａ）のＥ部分を拡大して示す断面図である。
図１（ａ）において、リジッド基板８−１、８−２はフレキシブル配線基板７を介して接続されている。フレキシブル配線基板７には２層配線構造が設けられている。リジッド基板８−１、８−２にはＭ（Ｍは３以上の整数）層配線構造が設けられている。
【００１３】
フレキシブル配線基板７およびリジッド基板８−１、８−２の基材には同一の誘電体材料を用いることができる。フレキシブル配線基板７およびリジッド基板８−１、８−２の基材は、Ｓｉの熱膨張係数（３．４３ｐｐｍ／Ｋ）に近い材料を用いることが好ましい。例えば、フレキシブル配線基板７およびリジッド基板８−１、８−２の基材は熱膨張係数が２０ｐｐｍ／Ｋ以下の材料を用いることが好ましい。例えば、フレキシブル配線基板７およびリジッド基板８−１、８−２の基材としてガラスエポキシ樹脂を用いることができる。この時、このガラスエポキシ樹脂の熱膨張係数は１０〜２０ｐｐｍ／Ｋの範囲内に設定することができる。
【００１４】
フレキシブル配線基板７は、１８０度以上の折り曲げが５回以上可能である。フレキシブル配線基板７の厚さＴ１は、１１０μｍ〜１９０μｍの範囲内に設定することができる。フレキシブル配線基板７の厚さＴ１を１１０μｍより小さくすると、フレキシブル配線基板７に２層配線構造を設けるのが困難となるためである。フレキシブル配線基板７の厚さＴ１を１９０μｍより大きくすると、フレキシブル配線基板７を折り曲げた時にフレキシブル配線基板７が割れやすくなるためである。
【００１５】
以下、フレキシブル配線基板７およびリジッド基板８−１、８−２の基材としてガラスエポキシ樹脂が用いられる場合を例にとって説明する。
【００１６】
フレキシブル配線基板７およびリジッド基板８−１、８−２の基材としてガラスエポキシ層２−１〜２−２が設けられている。さらに、リジッド基板８−１、８−２の基材としてガラスエポキシ層２−３が設けられている。ガラスエポキシ層２−１〜２−２は、フレキシブル配線基板７からリジッド基板８−１、８−２に渡って連続して設けられている。
【００１７】
ガラスエポキシ層２−１は、フレキシブル配線基板７およびリジッド基板８−１、８−２の第１層目と第２層目の間の誘電体層を構成することができる。ガラスエポキシ層２−２は、フレキシブル配線基板７およびリジッド基板８−１、８−２の第２層目と第３層目の間の誘電体層を構成することができる。ガラスエポキシ層２−３は、リジッド基板８−１、８−２の第３層目から第Ｍ層目の各層の間の誘電体層を構成することができる。
【００１８】
ガラスエポキシ層２−１上には、配線１−１が設けられている。ガラスエポキシ層２−２上には、配線１−２が設けられている。ガラスエポキシ層２−３の各層上には、配線１−３が設けられている。配線１−１、１−２、１−３の材料は、例えば、Ｃｕを用いることができる。
【００１９】
フレキシブル配線基板７およびリジッド基板８−１、８−２において、ガラスエポキシ層２−１上の配線１−１上には、ソルダレジスト層３−１が設けられている。リジッド基板８−１、８−２において、ガラスエポキシ層２−３の最下層の裏面の配線上には、ソルダレジスト層３−２が設けられている。
【００２０】
各ガラスエポキシ層２−１、２−２の厚さは、ガラスエポキシ層２−３の各層の厚さ以下にする。ソルダレジスト層３−１の厚さは、１０μｍ〜２０μｍの範囲内に設定することができる。ガラスエポキシ層２−１の厚さは、仕上がり値として６０μｍ以下にすることができる。ガラスエポキシ層２−２の厚さは、ザグリ加工後の仕上がり値は１０μｍ〜７０μｍの残樹脂厚とすることができ、ザグリ加工無しの場所は８０μｍ以下の樹脂厚さとすることができる。
なお、基板の反りを抑えるために、上下対称に基板の層構成をとることが一般的である。そのため、裏面から数えて同じ層にある誘電体も同じような厚さとなる。例えば、１０層基板であれば、第１層目と第２層目の間の誘電体層の厚さは、第９層目と第１０層目の間の誘電体層の厚さと同じであり、第２層目と第３層目の誘電体層の厚さは、第８層目と第９層目の間の誘電体層の厚さと同じ構成にする。
また、フレキ部に使われる箇所に薄い誘電体層を形成するために、ガラスエポキシ層２−１、２−２はプリプレグ（Ｐ．Ｐ．）材を採用し、中間層はコア材とＰ．Ｐ．材を併用する構成が好ましい。
【００２１】
リジッド基板８−１の両面にはＮＡＮＤフラッシュメモリ９−１が実装されている。リジッド基板８−２の両面にはＮＡＮＤフラッシュメモリ９−２が実装されるとともに、リジッド基板８−２の上面にはメモリコントローラ１０が実装されている。
【００２２】
ＮＡＮＤフラッシュメモリ９−１、９−２およびメモリコントローラ１０は半導体パッケージに実装することができる。ＮＡＮＤフラッシュメモリ９−１の半導体パッケージには端子１１−１が設けられ、ＮＡＮＤフラッシュメモリ９−２の半導体パッケージには端子１１−２が設けられている。メモリコントローラ１０の半導体パッケージには端子１２が設けられている。端子１１−１、１１−２、１２は、半田ボールであってもよいし、バンプ電極であってもよいし、リード端子であってもよい。
【００２３】
ＮＡＮＤフラッシュメモリ９−１、９−２およびメモリコントローラ１０の半導体パッケージは、例えば、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）であってもよいし、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）であってもよいし、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）であってもよい。ＮＡＮＤフラッシュメモリ９−１、９−２およびメモリコントローラ１０は、ＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）の実装形態であってもよい。なお、ＮＡＮＤフラッシュメモリ９−１、９−２が形成された半導体チップは、半導体パッケージごとに積層されていてもよい。また、ＮＡＮＤフラッシュメモリ９−１、９−２が形成された半導体チップは、メモリセルが２次元的に配置されていてもよいし、メモリセルが３次元的に配置されていてもよい。
【００２４】
また、図１（ｂ）に示すように、例えば、リジッド基板８−１のガラスエポキシ層２−１上にはランド電極１−０が設けられている。ランド電極１−０は、配線１−１に接続することができる。ここで、端子１１−１がランド電極１−０に接合されることでＮＡＮＤフラッシュメモリ９−１がリジッド基板８−１に実装される。
【００２５】
さらに、リジッド基板８−１には、ビア１３−１が設けられている。ビア１３−１は、配線１−１、１−２、１−３に接続することができる。
【００２６】
ここで、リジッド基板８−１、８−２の接続にフレキシブル配線基板７に用いることにより、コネクタを用いることなくリジッド基板８−１、８−２を接続することが可能となる。このため、コネクタの配置領域をリジッド基板８−１、８−２に確保する必要がなくなり、ＮＡＮＤフラッシュメモリ９−１、９−２の実装密度を向上させることができる。
【００２７】
また、フレキシブル配線基板７の基材としてガラスエポキシ樹脂を用いることにより、高価なポリイミド樹脂を用いる必要がなくなり、コストダウンを図ることが可能となる。
【００２８】
さらに、フレキシブル配線基板７の厚さＴ１を１１０μｍ〜１９０μｍの範囲内に設定することにより、フレキシブル配線基板７に２層配線構造を確保しつつ、フレキシブル配線基板７の折り曲げ耐性を向上させることができる。このため、リジッド基板８−１、８−２間の接続に必要な配線数を確保しつつ、フレキシブル配線基板７の折り曲げ時にフレキシブル配線基板７にクラックが入ったり、フレキシブル配線基板７が割れたりするのを防止することができる。
【００２９】
また、フレキシブル配線基板７は１８０度以上の折り曲げが５回以上可能とすることにより、ＮＡＮＤフラッシュメモリ９−１、９−２の保守や交換を実現することができる。この時、フレキシブル配線基板７の製造後の初回の折り曲げ時に１回、リジッド基板８−１、８−２に実装後のＮＡＮＤフラッシュメモリ９−１、９−２およびメモリコントローラ１０のテスト時に１回、不良になったＮＡＮＤフラッシュメモリ９−１、９−２の交換に少なくとも３回の折り曲げ回数を確保することができる。
【００３０】
また、各ガラスエポキシ層２−１、２−２の厚さは、ガラスエポキシ層２−３の各層の厚さよりも薄くし、各配線１−１、１−２の厚さは、配線１−３の各層の厚さよりも薄くすることにより、リジッド基板８−１、８−２での電気的特性などを確保しつつ、フレキシブル配線基板７の厚さＴ１を１１０μｍ〜１９０μｍの範囲内に設定することができる。この時、リジッド基板８−１、８−２では、ガラスエポキシ層２−３の厚さを各ガラスエポキシ層２−１、２−２の厚さよりも厚くすることにより、配線層間の寄生容量を低減することが可能となるとともに、配線１−３の厚さを各配線１−１、１−２の厚さよりも厚くすることにより、配線１−３の寄生抵抗を減らすことができる。
【００３１】
図２は、図１（ａ）のフレキシブル配線基板の折り曲げ後の状態を示す断面図である。
図２において、フレキシブル配線基板７を折り曲げることで、リジッド基板８−１、８−２間の伝送性を確保しつつ、リジッド基板８−１、８−２を重ねて配置することができる。このため、ＮＡＮＤフラッシュメモリ９−１、９−２の高密度実装化を図ることが可能となる。
【００３２】
なお、フレキシブル配線基板７の折り曲げ時の応力集中を防止するため、フレキシブル配線基板７の曲率が一定になるようにフレキシブル配線基板７を折り曲げることが好ましい。この時、フレキシブル配線基板７の折り曲げ形態は円弧状とすることができる。なお、フレキシブル配線基板７の折り曲げ形態は円弧状以外にも、楕円状であってもよいし、繭状であってもよいし、その他の曲線形状であってもよい。
【００３３】
この時、フレキシブル配線基板７の折り曲げ時のアールは３．４ｍｍ以下に設定することができる。これにより、フレキシブル配線基板７の折り曲げ時の状態をコンパクト化することができ、フレキシブル配線基板７およびリジッド基板８−１、８−２の収納性を向上させることができる。
【００３４】
図３は、第１実施形態に係る半導体装置の構成例を示す平面図である。
図３において、リジッド基板８−１、８−２はフレキシブル配線基板７を介して接続されている。この時、図３のＡ１−Ａ２線で切断した構成は図１（ａ）の断面図に対応させることができる。
【００３５】
フレキシブル配線基板７はリジッド基板８−１、８−２の間に配置することができる。リジッド基板８−１の形状および面積はリジッド基板８−２の形状および面積と等しくすることができる。
【００３６】
リジッド基板８−１の両面にはＮＡＮＤフラッシュメモリ９−１が実装されている。リジッド基板８−２の両面にはＮＡＮＤフラッシュメモリ９−２が実装されるとともに、リジッド基板８−２の上面にはメモリコントローラ１０が実装されている。なお、図４のＮＡＮＤフラッシュメモリ９−１、９−２の実装数は一例であり、これ以上またはこれ以下の個数であってもよい。ただし、ＮＡＮＤフラッシュメモリ９−１、９−２はリジッド基板８−１、８−２上に３３個以上実装されていることが好ましい。
【００３７】
フレキシブル配線基板７の幅ＷＢは、リジッド基板８−１、８−２の幅ＷＡより小さくすることができる。これにより、フレキシブル配線基板７のねじれによる応力集中を緩和することができ、フレキシブル配線基板７がねじれた場合においても、フレキシブル配線基板７を割れにくくすることができる。
【００３８】
この時、フレキシブル配線基板７は、リジッド基板８−１、８−２の片側に寄せて配置することができる。また、フレキシブル配線基板７は、メモリコントローラ１０に隣接するように配置することができる。これにより、フレキシブル配線基板７をメモリコントローラ１０に近づけることができ、リジッド基板８−２に実装されたメモリコントローラ１０と、リジッド基板８−１に実装されたＮＡＮＤフラッシュメモリ９−１との間の配線経路を短くすることができる。
【００３９】
図４は、図２の半導体装置がキャニスタに収納された状態を透視して示す斜視図である。
図４において、図１（ａ）のフレキシブル配線基板７およびリジッド基板８−１、８−２は、図２に示すように、フレキシブル配線基板７が折り曲げられた状態でキャニスタ１８に収納される。この時、フレキシブル配線基板７およびリジッド基板８−１、８−２はキャニスタ１８の内面に近接させることができる。これにより、キャニスタ１８に収納可能なＮＡＮＤフラッシュメモリ９−１、９−２の個数を増大させることができる。
【００４０】
（第２実施形態）
図５（ａ）は、第２実施形態に係る記憶ドライブの内部の構成例を示す斜視図、図５（ｂ）は、図５（ａ）の記憶ドライブに用いられる半導体装置の構成例の平面図、図５（ｃ）は、図５（ａ）の記憶ドライブに用いられる半導体装置の構成例の断面である。なお、以下の説明では、記憶ドライブとしてＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）を例にとる。
【００４１】
図５（ａ）において、記憶ドライブ２０にはキャニスタ２１が設けられ、キャニスタ２１には取手２２が設けられている。取手２２はキャニスタ２１の前面の配置することができる。
【００４２】
また、図５（ｂ）において、リジッド基板２８−１、２８−２はフレキシブル配線基板２７を介して接続されている。フレキシブル配線基板２７およびリジッド基板２８−１、２８−２の各層は、図１（ａ）のフレキシブル配線基板７およびリジッド基板８−１、８−２の各層と同様に構成することができる。
【００４３】
リジッド基板２８−１の両面にはＮＡＮＤフラッシュメモリ９−１が実装されている。リジッド基板２８−２の両面にはＮＡＮＤフラッシュメモリ９−２およびＤＲＡＭ１０が実装されている。また、リジッド基板２８−２の上面にはメモリコントローラ３０、通信用コントローラ３１および電源回路３２が実装されている。なお、リジッド基板２８−２の上面には、ＮＡＮＤフラッシュメモリ９−１、９−２に記憶されるデータを圧縮する圧縮回路を設けるようにしてもよい。また、図５（ｂ）では、メモリコントローラ３０および通信用コントローラ３１を別チップとして実装した構成を示したが、メモリコントローラ３０および通信用コントローラ３１を１つのチップとして実装するようにしてもよい。さらに、リジッド基板２８−２の側面には、コネクタ３３が実装されている。
【００４４】
フレキシブル配線基板２７は、コネクタ３３側に寄せて配置されている。メモリコントローラ３０および通信用コントローラ３１は、フレキシブル配線基板２７に隣接して配置されている。さらに、メモリコントローラ３０および通信用コントローラ３１は、コネクタ３３側に寄せて配置されている。
【００４５】
ここで、メモリコントローラ３０および通信用コントローラ３１をコネクタ３３側に寄せて配置することにより、ホストと通信用コントローラ３１との配線経路を短くすることが可能となるとともに、メモリコントローラ３０と通信用コントローラ３１との配線経路を短くすることが可能となる。さらに、メモリコントローラ３０および通信用コントローラ３１をフレキシブル配線基板２７に隣接して配置することにより、メモリコントローラ３０とＮＡＮＤフラッシュメモリ９−１との間の配線経路を短くすることができる。
【００４６】
通信用コントローラ３１は、例えば、ＳＡＳ（Ｓｅｒｉａｌ  Ａｔｔａｃｈｅｄ  ＳＣＳＩ）またはＮＶＭｅ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ  Ｉｎｔｅｒｆａｃｅ）に対応させることができる。電源回路３２には、ＥＤＬＣ（Ｅｌｅｃｔｒｉｃ  ｄｏｕｂｌｅ−ｌａｙｅｒ  ｃａｐａｃｉｔｏｒ）を設けることができる。ＥＤＬＣは、外部電源の遮断時などにおいて、記憶ドライブ２０に電源を供給する内部バッテリとして用いることができる。
【００４７】
フレキシブル配線基板２７には電源配線３４を設けることができる。電源配線３４の幅は、フレキシブル配線基板２７の信号配線の幅よりも大きくすることができる。電源配線３４は、フレキシブル配線基板２７の両側に配置することができる。フレキシブル配線基板２７の両側に電源配線３４を配置することにより、フレキシブル配線基板２７の端部にクラックが入りにくくすることができ、フレキシブル配線基板２７の折り曲げ強度を向上させることができる。
【００４８】
そして、図５（ｃ）に示すように、フレキシブル配線基板２７を折り曲げることによりリジッド基板２８−１、２８−２を対向させた状態で、フレキシブル配線基板２７とともにリジッド基板２８−１、２８−２をキャニスタ２１に収納することができる。
【００４９】
キャニスタ２１には、天板２１−１、底板２１−２および側板２１−３、２１−４が設けられている。側板２１−３、２１−４の材料として非金属部材が用いられている。非金属部材は、例えば、ポリカーボネート樹脂、エポキシ樹脂またはＡＢＳ樹脂などの樹脂を用いることができる。キャニスタ２１の強度を向上させるために、非金属部材としてセラミックを用いるようにしてもよい。
【００５０】
キャニスタ２１に収納されるＮＡＮＤフラッシュメモリ９−１、９−２の個数を増大させるため、フレキシブル配線基板２７は、側板２１−３に対向するようにして近接して配置することができる。ここで、側板２１−３の材料として非金属部材を用いることにより、フレキシブル配線基板２７と側板２１−３とを近接して配置した場合においても、フレキシブル配線基板２７と側板２１−３との電磁結合を低減させることができ、キャニスタ２１からのＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減させることができる。
【００５１】
強度および放熱性を確保するために、天板２１−１および底板２１−２の材料は金属部材を用いることができる。金属部材は、例えば、Ａｌ、Ｃｕまたはステンレスなどを用いることができる。
【００５２】
天板２１−１には、キャニスタ２１内に突出する突出部２１−５が設けられている。突出部２１−５は、金属板のプレス加工または板金加工などで形成することができる。突出部２１−５は、メモリコントローラ３０の位置に対応させることができる。メモリコントローラ３０と突出部２１−５との間には放熱シート３５を設けることができる。放熱シート３５の材料は、例えば、シリコーン樹脂を用いることができる。ここで、メモリコントローラ３０と突出部２１−５との間に放熱シート３５を設けることにより、メモリコントローラ３０で発生した熱を天板２１−１の効率よく逃がすことができ、メモリコントローラ３０の放熱性を向上させることができる。
【００５３】
同様に、天板２１−１には、通信用コントローラ３１の位置に対応して突出部を設けることができる。そして、通信用コントローラ３１と突出部との間に放熱シート３６を設けることにより、通信用コントローラ３１で発生した熱を天板２１−１の効率よく逃がすことができ、通信用コントローラ３１の放熱性を向上させることができる。
【００５４】
キャニスタ２１の前面からはキャニスタ２１内に空気を流入させ、キャニスタ２１の背面等から外部に流出させることができる。この時、キャニスタ２１内に流入した空気は、キャニスタ２１内のメモリコントローラ３０、通信用コントローラ３１およびＮＡＮＤフラッシュメモリ９−１、９−２などを冷却することができる。
【００５５】
ここで、リジッド基板２８−２において、メモリコントローラ３０および通信用コントローラ３１は、ＮＡＮＤフラッシュメモリ９−２よりも風下側に配置することができる。これにより、メモリコントローラ３０および通信用コントローラ３１で発生した熱にＮＡＮＤフラッシュメモリ９−２が曝されるのを防止することができる。このため、ＮＡＮＤフラッシュメモリ９−２の温度上昇を抑制することが可能となり、ＮＡＮＤフラッシュメモリ９−２の信頼性を向上させることができる。
【００５６】
また、図５（ａ）および図５（ｂ）において、リジッド基板２８−１、２８−２が対向するようにフレキシブル配線基板２７が折り曲げられた時に、リジッド基板２８−１、２８−２に直交する断面Ｄ当たりのＮＡＮＤフラッシュメモリ９−１、９−２のパッケージの個数は９個以上とすることができる。これにより、キャニスタ２１内に収納されるＮＡＮＤフラッシュメモリ９−１、９−２の個数を増大させることができる。
【００５７】
また、図５（ａ）において、キャニスタ２１の長さＰ１は、ＳＳＤの標準のフォームファクタの長さよりも長くすることができる。ここで言うＳＳＤの標準のフォームファクタは、２．５インチである。この時、キャニスタ２１の長さＰ１は、ＳＳＤの標準のフォームファクタよりも長さが１００ｍｍ以上長くすることができる。これにより、キャニスタ２１内に収納されるＮＡＮＤフラッシュメモリ９−１、９−２の個数をＳＳＤの標準品に比べて２倍以上の増大させることができる。
【００５８】
また、図５（ｂ）において、フレキシブル配線基板２７の折り曲げ前のフレキシブル配線基板２７およびリジッド基板２８−１、２８−２を合わせた基板の平面寸法は幅Ｗ１が１５０ｍｍ以上、かつ長さＬ１が１７０ｍｍ以上とすることができる。これにより、キャニスタ２１内の空間を可能な限り利用しつつ、リジッド基板２８−１、２８−２をキャニスタ２１に収納することができ、キャニスタ２１内に収納されるＮＡＮＤフラッシュメモリ９−１、９−２の個数を増大させることができる。この時、少なくとも６４個のＮＡＮＤフラッシュメモリ９−１、９−２のパッケージをキャニスタ２１に搭載可能である。
【００５９】
（第３実施形態）
図６（ａ）は、第３実施形態に係る記憶ドライブの内部の構成例を示す斜視図、図６（ｂ）は、図６（ａ）の記憶ドライブに用いられる半導体装置の構成例の平面図である。
図６（ａ）において、記憶ドライブ４０にはキャニスタ４１が設けられ、キャニスタ４１には取手４２が設けられている。取手４２はキャニスタ４１の前面の配置することができる。
【００６０】
また、図６（ｂ）において、リジッド基板４８−１、４８−２はフレキシブル配線基板４７を介して接続されている。フレキシブル配線基板４７およびリジッド基板４８−１、４８−２の各層は、図１（ａ）のフレキシブル配線基板７およびリジッド基板８−１、８−２の各層と同様に構成することができる。
【００６１】
リジッド基板４８−１の両面にはＮＡＮＤフラッシュメモリ９−１が実装されている。リジッド基板４８−２の両面にはＮＡＮＤフラッシュメモリ９−２およびＤＲＡＭ１０が実装されている。また、リジッド基板４８−２の上面にはメモリコントローラ３０、通信用コントローラ３１および電源回路３２ａが実装されている。電源回路３２ａには、ＥＤＬＣを設けることができる。なお、リジッド基板４８−２の上面には、ＮＡＮＤフラッシュメモリ９−１、９−２に記憶されるデータを圧縮する圧縮回路を設けるようにしてもよい。また、図６（ｂ）では、メモリコントローラ３０および通信用コントローラ３１を別チップとして実装した構成を示したが、メモリコントローラ３０および通信用コントローラ３１を１つのチップとして実装するようにしてもよい。さらに、リジッド基板４８−２の側面には、コネクタ３３が実装されている。メモリコントローラ３０および通信用コントローラ３１は、フレキシブル配線基板４７に隣接して配置されている。
【００６２】
フレキシブル配線基板４７には電源配線３４を設けることができる。電源配線３４の幅は、フレキシブル配線基板４７の信号配線の幅よりも大きくすることができる。電源配線３４は、フレキシブル配線基板４７の両側に配置することができる。
【００６３】
そして、フレキシブル配線基板４７を折り曲げることによりリジッド基板４８−１、４８−２を対向させた状態で、フレキシブル配線基板４７とともにリジッド基板４８−１、４８−２をキャニスタ４１に収納することができる。
【００６４】
また、図６（ａ）において、キャニスタ４１の長さＰ２は、キャニスタ２１の長さＰ１と等しくすることができる。この時、リジッド基板４８−１、４８−２は、キャニスタ４１の背面側に寄せて配置することができる。リジッド基板４８−１、４８−２をキャニスタ４１の背面側に寄せて配置することにより、キャニスタ４１の背面側にコネクタ３３を配置することができ、コネクタ３３への接続性を確保することができる。また、リジッド基板４８−１、４８−２をキャニスタ４１の背面側に寄せて配置することにより、キャニスタ４１の前面側にはスペース４４が形成される。
【００６５】
また、図６（ｂ）において、フレキシブル配線基板４７の折り曲げ前のフレキシブル配線基板４７およびリジッド基板４８−１、４８−２を合わせた基板の幅Ｗ２は図５（ｂ）の幅Ｗ１より小さくし、長さＬ２は図５（ｂ）の長さＬ１と等しくすることができる。例えば、幅Ｗ２は幅Ｗ１の１／２程度に設定することができる。
【００６６】
（第４実施形態）
図７（ａ）および図７（ｂ）は、第４実施形態に係るプリント配線基板の製造方法を示す断面図である。
図７（ａ）において、リジッド基板８−０を用意する。リジッド基板８−０には、配線１−１、１−２、１−３およびビア４が形成されている。なお、リジッド基板８−０では、図１（ａ）のフレキシブル配線基板７の層構造がリジッド基板８−１、８−２の層構造と同一である。
【００６７】
次に、図７（ｂ）に示すように、リジッド基板８−０の中央部を裏面側からザグリ加工する。ザグリ加工では、リジッド基板８−０のソルダレジスト層３−２、配線１−３およびガラスエポキシ層２−３を削り取ることができる。ここで、ガラスエポキシ層２−２が露出された時にザグリ加工を停止することができる。この時、フレキシブル配線基板７には、配線１−１、１−２、ガラスエポキシ層２−１、２−２およびソルダレジスト層３−１を残存させることができる。
【００６８】
なお、リジッド基板８−０のガラスエポキシ層２−２の厚さは、ザグリ加工時の精度に基づいて設定することができる。例えば、ザグリ加工の精度が±３０μｍ程度であるものとする。また、ザグリ加工後にガラスエポキシ層２−２を５μｍ以上残すものとする。この時、リジッド基板８−０のガラスエポキシ層２−２の厚さは６５μｍ以上に設定することができる。
【００６９】
これにより、コネクタを用いることなくフレキシブル配線基板７を介してリジッド基板８−１、８−２を接続することが可能となるとともに、フレキシブル配線基板７の厚さＴ１を１１０μｍ〜１９０μｍの範囲内に設定することができる。このため、フレキシブル配線基板７の製造工程を削減することが可能となり、フレキシブル配線基板７のコストダウンを図ることが可能となるとともに、フレキシブル配線基板７の折り曲げ時の信頼性を向上させつつ、フレキシブル配線基板７に実装されるＮＡＮＤフラッシュメモリ９−１、９−２の個数を増大させることができる。
【００７０】
なお、上述した実施形態では、リジッド基板に実装される不揮発性メモリとしてＮＡＮＤフラッシュメモリを例にとったが、リジッド基板に実装される不揮発性メモリはＮＡＮＤフラッシュメモリに限定されない。例えば、リジッド基板に実装される不揮発性メモリは、磁気抵抗メモリ（ＭＲＡＭ）、抵抗変化メモリ（ＲｅＲＡＭ）、相変化メモリ（ＰＲＡＭ／ＰＣＭ）、強誘電体メモリ（ＦｅＲＡＭ）、スピン注入型磁気メモリ（ＳＴＴ−ＭＲＡＭ）、カーボンナノチューブメモリまたは３Ｄクロスポイントメモリであってもよい。
【符号の説明】
【００７１】
１−１〜１−３…配線、２−１〜２−３…ガラスエポキシ層、３−１、３−２…ソルダレジスト層、７…フレキシブル配線基板、８−０〜８−２…リジッド基板、９−１、９−２…ＮＡＮＤフラッシュメモリ、１０…メモリコントローラ、１１−１、１１−２、１２…端子、１８…キャニスタ
【図１】
2019091789.tif 000003
【図２】
2019091789.tif 000004
【図３】
2019091789.tif 000005
【図４】
2019091789.tif 000006
【図５】
2019091789.tif 000007
【図６】
2019091789.tif 000008
【図７】
2019091789.tif 000009