(57)【要約】【課題】局部発振差動信号のリーク成分を低減することが可能な差動ミキサ及び方法を提供すること。【解決手段】差動ミキサ１１０は、高周波信号ＲＦと局部発振差動信号ＬＯを入力して中間周波差動信号ＩＦを出力するミキサコア部１１１と、高周波信号ＲＦと電気的に接続された信号にバイアス電圧Ｖｂｓを印加し、中間周波差動信号ＩＦからコモン電圧Ｖｃｏｍをフィードバックされるコモンフィードバック部１１２と、コモンフィードバック部１１２にリファレンス電圧Ｖｒｅｆを印加するバイアス部１１４と、を備える。コモンフィードバック部１１２は、リファレンス電圧Ｖｒｅｆに基づいてバイアス電圧Ｖｂｓを生成する。バイアス部１１４は、中間周波差動信号ＩＦの出力端において、局部発振差動信号ＬＯのリーク成分ＬＯｋが所定値Ｐｔｈ以下となるようにリファレンス電圧Ｖｒｅｆを制御する。【選択図】図５Ａ
2019091989.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号と局部発振差動信号とを入力して中間周波差動信号を出力するミキサコア部と、
前記高周波信号と電気的に接続された信号にバイアス電圧を印加し、前記中間周波差動信号からコモン電圧をフィードバックされるコモンフィードバック部と、
前記コモンフィードバック部にリファレンス電圧を印加するバイアス部と、
を備え、
前記コモンフィードバック部は、前記リファレンス電圧に基づいて前記バイアス電圧を生成し、
前記バイアス部は、前記中間周波差動信号の出力端において、前記局部発振差動信号のリーク成分が所定値以下となるように前記リファレンス電圧を制御する、
差動ミキサ。
【請求項２】
前記コモンフィードバック部は、前記中間周波差動信号の出力端において、前記局部発振差動信号のリーク成分が所定値以下となるように前記バイアス電圧を生成する、
請求項１に記載の差動ミキサ。
【請求項３】
前記バイアス部は、ドレインとゲートが電気的に直流電圧に接続された第２型の半導体素子である第１バイアス素子と、ドレインとゲートが電気的にグランドに接続されソースが前記第１バイアス素子のソースに接続された第１型の半導体素子である第２バイアス素子と、を有し、
前記第１バイアス素子のソースの電圧を前記リファレンス電圧として前記コモンフィードバック部に出力する、
請求項１に記載の差動ミキサ。
【請求項４】
前記バイアス部は、前記第１バイアス素子のソースと第１抵抗素子の一端が接続され、前記第１抵抗素子の他端と第２抵抗素子の一端が接続され、前記第２抵抗素子の他端と前記第２バイアス素子のソースが接続され、前記第１抵抗素子の他端の電圧を前記リファレンス電圧として前記コモンフィードバック部に出力する、
請求項３に記載の差動ミキサ。
【請求項５】
前記第１バイアス素子のソースと前記第１バイアス素子のバックゲートが接続され、
前記第２バイアス素子のソースと前記第２バイアス素子のバックゲートが接続される、
請求項４に記載の差動ミキサ。
【請求項６】
前記第１バイアス素子のゲートと第３抵抗素子の一端と第４抵抗素子の一端が接続され、
前記第３抵抗素子の他端と前記直流電圧が接続され、
前記第４抵抗素子の他端と前記グランドが接続される、
請求項４に記載の差動ミキサ。
【請求項７】
前記第１バイアス素子のゲートと第３抵抗素子の一端と第４抵抗素子の一端が接続され、
前記第３抵抗素子の他端と前記直流電圧が接続され、
前記第４抵抗素子の他端と前記第２バイアス素子のゲートと第５抵抗素子の一端が接続され、
前記第５抵抗素子の他端と前記グランドが接続される、
請求項４に記載の差動ミキサ。
【請求項８】
前記第１型の半導体素子及び第２型の半導体素子のそれぞれは、電界効果トランジスタである、
請求項３に記載の差動ミキサ。
【請求項９】
前記第１型の半導体素子は、多数キャリアが正孔であり、
前記第２型の半導体素子は、多数キャリアが電子である、
請求項３に記載の差動ミキサ。
【請求項１０】
前記ミキサコア部は、
第１型の半導体素子で構成されたシングルバランスドミキサである第１ミキサコアと、
第２型の半導体素子で構成されたシングルバランスドミキサである第２ミキサコアと、を有し、
前記第１ミキサコアの前記中間周波差動信号のプラス側の信号と前記第２ミキサコアの前記中間周波差動信号のプラス側の信号とが電気的に接続され、
前記第１ミキサコアの前記中間周波差動信号のマイナス側の信号と前記第２ミキサコアの前記中間周波差動信号のマイナス側の信号とが電気的に接続される、
請求項１に記載の差動ミキサ。
【請求項１１】
前記第１ミキサコアは、
ソースが直流電圧に接続された第１型の半導体素子である第１素子と、
ソースが前記第１素子のドレインに接続された前記第１型の半導体素子である第３素子と、
ソースが前記第１素子のドレインに接続された前記第１型の半導体素子である第５素子と、を有し、
前記第２ミキサコアは、
ソースがグランドに接続された第２型の半導体素子である第２素子と、
ソースが前記第２素子のドレインに接続され、ドレインが前記第３素子のドレインに接続された前記第２型の半導体素子である第４素子と、
ソースが前記第２素子のドレインに接続され、ドレインが前記第５素子のドレインに接続された前記第２型の半導体素子である第６素子と、を有し、
前記バイアス電圧は、第１バイアス電圧と第２バイアス電圧を有し、
前記第１バイアス電圧は、前記第１素子のゲートに印加され、
前記第２バイアス電圧は、前記第２素子のゲートに印加され、
前記コモン電圧は、前記第３素子のドレインから出力され、
前記高周波信号は、前記第１素子のゲートと前記第２素子のゲートに入力され、
前記局部発振差動信号のプラス側の信号は、前記第４素子のゲートと前記第５素子のゲートに入力され、
前記局部発振差動信号のマイナス側の信号は、前記第３素子のゲートと前記第６素子のゲートに入力され、
前記中間周波差動信号のプラス側の信号は、前記第３素子のドレインから出力され、
前記中間周波差動信号のマイナス側の信号は、前記第５素子のドレインから出力される、
請求項１０に記載の差動ミキサ。
【請求項１２】
前記第１型の半導体素子及び第２型の半導体素子のそれぞれは、電界効果トランジスタである、
請求項１１に記載の差動ミキサ。
【請求項１３】
前記第１型の半導体素子は、多数キャリアが正孔であり、
前記第２型の半導体素子は、多数キャリアが電子である、
請求項１１に記載の差動ミキサ。
【請求項１４】
高周波信号と局部発振差動信号を入力して中間周波差動信号を出力するミキサコア部と、
前記高周波信号と電気的に接続された信号にバイアス電圧を印加し、前記中間周波差動信号からコモン電圧をフィードバックされるコモンフィードバック部と、
半導体素子の素子特性と前記コモン電圧との対応関係を予め測定し記憶するプロセスバラツキ補正部と、
自身を構成する前記半導体素子の前記素子特性と予め記憶した前記対応関係とに基づいて、前記中間周波差動信号の出力端において、前記局部発振差動信号のリーク成分が所定値以下となる前記コモン電圧を決定し、決定した前記コモン電圧が前記中間周波差動信号の出力から出力されるようにリファレンス電圧を前記コモンフィードバック部に印加する制御部と、
を備える差動ミキサ。
【請求項１５】
高周波信号と局部発振差動信号を入力して中間周波差動信号を出力し、
前記高周波信号と電気的に接続された信号にバイアス電圧を印加し、前記中間周波差動信号からコモン電圧をフィードバックされ、
リファレンス電圧に基づいて前記バイアス電圧を生成し、
前記中間周波差動信号の出力端において、前記局部発振差動信号のリーク成分が所定値以下となるように前記リファレンス電圧を制御する、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動ミキサ及び方法に関し、例えば、局部発振差動信号のリーク成分を低減することが可能な差動ミキサ及び方法に関する。
【背景技術】
【０００２】
無線受信機において、１次ミキサは、入力された高周波信号と局部発振差動信号とをミキシングして中間周波差動信号を出力する。１次ミキサにおいて、局部発振信号（ローカル信号）のリーク成分は、後段回路の飽和や、望ましくない周波数ミキシング等を引き起こし、受信機特性劣化の原因となり問題であった。
【０００３】
非特許文献１には、ローノイズアンプと１次ミキサを有するＢＬＥ(Bluetooth（登録商標） Low Energy)トランシーバが記載されている。１次ミキサは相補型構成のプッシュプル構成のミキサであり、周波数変換と同時にシングルエンド-ディファレンシャル変換（差動変換）を行うことが記載されている。しかしながら、非特許文献１には、局部発振信号のリーク成分を低減することについては記載されていない。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Yao-Hong Liu, et al.,“A 1.9nJ/b 2.4GHz multistandard (Bluetooth Low Energy/Zigbee/IEEE802.15.6) transceiver for personal/body-area networks”, 2013 ISSCC, Pages: 446 - 447.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、無線受信機においては、１次ミキサにより、無線高周波信号を中間周波数信号に変換していた。しかし、１次ミキサの局部発振差動信号のリーク成分により、後段回路の飽和や望ましくない周波数ミキシング等を引き起こし、受信機特性劣化の原因となるという問題があった。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、差動ミキサは、高周波信号と局部発振差動信号とを入力して中間周波差動信号を出力するミキサコア部と、前記高周波信号と電気的に接続された信号にバイアス電圧を印加し、前記中間周波差動信号からコモン電圧をフィードバックされるコモンフィードバック部と、前記コモンフィードバック部にリファレンス電圧を印加するバイアス部と、を備える。前記コモンフィードバック部は、前記リファレンス電圧に基づいて前記バイアス電圧を生成し、前記バイアス部は、前記中間周波差動信号の出力端において、前記局部発振差動信号のリーク成分が所定値以下となるように前記リファレンス電圧を制御する。
【発明の効果】
【０００８】
前記一実施の形態によれば、局部発振差動信号のリーク成分を低減することが可能な差動ミキサ及び方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】実施の形態１に係る受信機を例示するブロック図である。
【図１Ｂ】実施の形態１に係る受信機の動作周波数を例示するブロック図である。
【図１Ｃ】実施の形態１に係る受信機の動作周波数の電力を例示するグラフである。
【図１Ｄ】実施の形態１に係る受信機の動作周波数の電力を例示するグラフである。
【図２】差動ミキサを例示する回路図である。
【図３Ａ】受信機を例示するブロック図である。
【図３Ｂ】受信機の動作周波数を例示するブロック図である。
【図３Ｃ】受信機の動作周波数の電力を例示するグラフである。
【図３Ｄ】受信機の動作周波数の電力を例示するグラフである。
【図４Ａ】差動ミキサを例示する回路図である。
【図４Ｂ】差動ミキサのコモン電圧とリーク成分の量の関係を例示するグラフである。
【図４Ｃ】差動ミキサのコモン電圧とリーク成分の量の関係を例示するグラフである。
【図５Ａ】実施の形態１に係る差動ミキサを例示するブロック図である。
【図５Ｂ】実施の形態１に係る差動ミキサを例示する回路図である。
【図６Ａ】実施の形態１に係る受信機の動作周波数を例示するブロック図である。
【図６Ｂ】実施の形態１に係る受信機の動作周波数を例示するブロック図である。
【図６Ｃ】実施の形態１に係る受信機の動作周波数を例示するブロック図である。
【図７Ａ】実施の形態２に係る差動ミキサのバイアス部を例示する回路図である。
【図７Ｂ】実施の形態２に係る差動ミキサのバイアス部を例示する回路図である。
【図７Ｃ】実施の形態２に係る差動ミキサのバイアス部を例示する回路図である。
【図７Ｄ】実施の形態２に係る差動ミキサのバイアス部を例示する回路図である。
【図８】実施の形態３に係る受信機を例示するブロック図である。
【発明を実施するための形態】
【００１０】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１１】
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００１２】
［実施の形態１］
先ず、受信機の動作について説明する。
図１Ａは、実施の形態１に係る受信機を例示するブロック図である。
【００１３】
図１Ａに示すように、実施の形態１に係る受信機１０は、スライディングＩＦ構成を有する。受信機１０は、受信回路を低消費電力化するため、ＲＦ(Radio Frequency)部のシングルエンド化を行っている。具体的には、ＬＮＡ(Low Noise Amplifier)１４０をシングルエンド構成とし、１ｓｔＭＩＸ(Mixer)１１０を相補型構成のプッシュプル構成の差動ミキサとし、周波数変換と同時にシングルエンドからディファレンシャル（差動）変換を行っている。
【００１４】
受信機１０において、アンテナ１００から入力された高周波信号ＲＦは、Ｍａｔｃｈｉｎｇ１３０を介してＬＮＡ１４０に入力される。ＬＮＡ１４０で増幅された高周波信号ＲＦは、１ｓｔＭＩＸ１１０に入力される。
【００１５】
１ｓｔＭＩＸ１１０には、高周波信号ＲＦ(Radio Frequency)と局部発振差動信号ＬＯ(Local)１が入力され、１ｓｔＭＩＸ１１０からは、中間周波差動信号ＩＦ(Intermediate Frequency)が出力される。
【００１６】
ＰＬＬ(Phase Locked Loop)１６０は、局部発振差動信号ＬＯ１を出力し、局部発振差動信号ＬＯ１は、１ｓｔＭＩＸ１１０に入力すると共に、１／４Ｄｉｖ(1/4Divider)１５０にも入力する。
【００１７】
１／４Ｄｉｖ１５０は、局部発振差動信号ＬＯ１の周波数を４分の１にして局部発振差動信号ＬＯ２ａとして出力し、局部発振差動信号ＬＯ２ａは、２ｎｄＭＩＸ１２０ａに入力される。また、１／４Ｄｉｖ１５０は、位相を局部発振差動信号ＬＯ２ａよりも９０度ずらした局部発振差動信号ＬＯ２ｂを出力し、局部発振差動信号ＬＯ２ｂは、２ｎｄＭＩＸ１２０ｂに入力される。
【００１８】
２ｎｄＭＩＸ１２０ａには、中間周波差動信号ＩＦと局部発振差動信号ＬＯ２ａが入力され、２ｎｄＭＩＸ１２０ａからは、Ｉチャンネル用のベースバンド信号ＢＢ(Base Band)Ｉが出力される。２ｎｄＭＩＸ１２０ｂには、中間周波差動信号ＩＦと局部発振差動信号ＬＯ２ｂが入力され、２ｎｄＭＩＸ１２０ｂからは、Ｑチャンネル用のベースバンド信号ＢＢＱが出力される。
【００１９】
ベースバンド信号ＢＢＩは、ＲＸＢＢ１７０ａでフィルタ処理され、ＡＤＣ１８０ａでアナログ信号からデジタル信号に変換される。ベースバンド信号ＢＢＱも同様な処理が行われる。アナログ信号からデジタル信号に変換された信号は、ＤｉｇｉｔａｌＢＢ１９０で元の信号に再生される。
【００２０】
次に、実施の形態１に係る受信機の動作周波数について説明する。
図１Ｂは、実施の形態１に係る受信機の動作周波数を例示するブロック図である。
図１Ｃは、実施の形態１に係る受信機の動作周波数の電力を例示するグラフである。
図１Ｃは、１ｓｔＭＩＸ１１０の入出力信号の周波数を示す。
図１Ｃの横軸は、周波数（Ｆｒｅｑｕｅｎｃｙ）を示し、縦軸は、電力（Ｐｏｗｅｒ）を示す。
【００２１】
図１Ｄは、実施の形態１に係る受信機の動作周波数の電力を例示するグラフである。
図１Ｄは、２ｎｄＭＩＸ１２０の入出力信号の周波数を示す。説明を簡単にするため、２ｎｄＭＩＸ１２０ａと２ｎｄＭＩＸ１２０ｂを総称して２ｎｄＭＩＸ１２０と称し、局部発振差動信号ＬＯ２ａと局部発振差動信号ＬＯ２ｂを総称して局部発振差動信号ＬＯ２と称し、ベースバンド信号ＢＢＩとベースバンド信号ＢＢＱを総称してベースバンド信号ＢＢと称する。
図１Ｄの横軸は、周波数（Ｆｒｅｑｕｅｎｃｙ）を示し、縦軸は、電力（Ｐｏｗｅｒ）を示す。
【００２２】
図１Ｂ及び図１Ｃに示すように、１ｓｔＭＩＸ１１０には、例えば、高周波信号ＲＦとして、周波数が２４００ＭＨｚ（メガヘルツ）の信号と、局部発振差動信号ＬＯ１として、周波数が１９２０ＭＨｚ（メガヘルツ）の信号とが入力される。この場合、１ｓｔＭＩＸ１１０からは、中間周波差動信号ＩＦとして、高周波信号ＲＦと局部発振差動信号ＬＯ１の差分の周波数である４８０ＭＨｚ（メガヘルツ）の信号が出力される。このとき、実施の形態１においては、局部発振差動信号ＬＯ１のリーク成分ＬＯ１ｋは充分に低減されている。
【００２３】
図１Ｂ及び図１Ｄに示すように、２ｎｄＭＩＸ１２０には、例えば、中間周波差動信号ＩＦとして、周波数が４８０ＭＨｚ（メガヘルツ）の信号と、局部発振差動信号ＬＯ２として、周波数が４８０ＭＨｚ（メガヘルツ）の信号とが入力される。この場合、２ｎｄＭＩＸ１２０からは、ベースバンド信号ＢＢとして、中間周波差動信号ＩＦと局部発振差動信号ＬＯ２の差分の周波数である０ＭＨｚ（メガヘルツ）の信号が出力される。このとき、実施の形態１においては、局部発振差動信号ＬＯ１のリーク成分ＬＯ１ｋは２ｎｄＭＩＸに入力されない。これにより、後段回路の飽和や望ましくない周波数ミキシング等を引き起こすことが少なくなる。
【００２４】
尚、高周波信号ＲＦの２４００ＭＨｚと局部発振差動信号ＬＯ１の１９２０ＭＨｚとは、一例であり、それぞれ別の周波数としてもよい。
【００２５】
次に、１ｓｔＭＩＸの動作について説明する。
１ｓｔＭＩＸは、差動で動作するミキサであるので、１ｓｔＭＩＸを差動ミキサと称することもある。
【００２６】
図２は、差動ミキサを例示する回路図である。
尚、説明を簡単にするため、局部発振差動信号ＬＯ１を局部発振差動信号ＬＯとして説明する。
【００２７】
図２に示すように、高周波信号ＲＦは、差動ミキサ２１０のＰＭＯＳ(P-type metal-oxide-semiconductor)の第１素子Ｍ１とＮＭＯＳ(N-type metal-oxide-semiconductor)の第２素子Ｍ２のそれぞれのゲートＧに入力される。局部発振差動信号のプラス側の信号ＬＯ＋は、差動ミキサ２１０のＰＭＯＳの第５素子Ｍ５とＮＭＯＳの第４素子Ｍ４のそれぞれのゲートＧに入力される。局部発振差動信号のマイナス側の信号ＬＯ−は、差動ミキサ２１０のＰＭＯＳの第３素子Ｍ３とＮＭＯＳの第６素子Ｍ６のそれぞれのゲートＧに入力される。
【００２８】
局部発振差動信号ＬＯの極性（ＬＯ＋とＬＯ−）により、ある瞬間にはＰＭＯＳの第１素子Ｍ１と第３素子Ｍ３のカスコード接続ブランチと、ＮＭＯＳの第２素子Ｍ２と第４素子Ｍ４とのカスコード接続ブランチが動作する。そして、これらの２つのブランチからの出力が加算され、加算された信号が中間周波差動信号のプラス側の信号ＩＦ＋に出力される。
【００２９】
別の瞬間にはＰＭＯＳの第１素子Ｍ１と第５素子Ｍ５のカスコード接続ブランチと、ＮＭＯＳの第２素子Ｍ２と第６素子Ｍ６のカスコード接続ブランチが動作し、信号が中間周波差動信号のマイナス側の信号ＩＦ−に出力される。
【００３０】
これらの２つの状態を交互に繰り返すことで、差動ミキサ２１０は出力を得ることができる。このとき、ＰＭＯＳとＮＭＯＳのカスコード接続ブランチの特性が揃っていれば、それぞれの状態で発生する局部発振差動信号ＬＯのリーク成分ＬＯｋがキャンセルされる。
【００３１】
しかしながら、プッシュプル型の差動ミキサ２１０のＰＭＯＳとＮＭＯＳの特性のバランスが取れていない場合（特性のバラツキが有る場合）、局部発振差動信号ＬＯのリーク成分ＬＯｋが差動ミキサ２１０の出力である中間周波差動信号のプラス側の信号ＩＦ＋と、中間周波差動信号ＩＦのマイナス側ＩＦ−に漏れ出す。これを、ローカルリークと称する。
【００３２】
尚、中間周波差動信号のプラス側の信号ＩＦ＋と中間周波差動信号のマイナス側の信号ＩＦ−とを総称して、中間周波差動信号ＩＦと称することもある。
【００３３】
このように、ローカルリークが発生すると、後段回路の飽和や望ましくない周波数ミキシング等を引き起こし、受信機特性劣化の原因となり問題であった。
【００３４】
次に、ローカルリークが発生することにより、受信機特性が劣化することについて説明する。
図３Ａは、受信機を例示するブロック図である。
図３Ｂは、受信機の動作周波数を例示するブロック図である。
【００３５】
図３Ｃは、受信機の動作周波数の電力を例示するグラフである。
図３Ｃは、１ｓｔＭＩＸ２１０の入出力信号の周波数を示す。
図３Ｃの横軸は、周波数（Ｆｒｅｑｕｅｎｃｙ）を示し、縦軸は、電力（Ｐｏｗｅｒ）を示す。
【００３６】
図３Ｄは、受信機の動作周波数の電力を例示するグラフである。
図３Ｄは、２ｎｄＭＩＸ２２０の入出力信号の周波数を示す。説明を簡単にするため、２ｎｄＭＩＸ２２０ａと２ｎｄＭＩＸ２２０ｂを総称して２ｎｄＭＩＸ２２０と称し、局部発振差動信号ＬＯ２ａと局部発振差動信号ＬＯ２ｂを総称して局部発振差動信号ＬＯ２と称する。
図３Ｄの横軸は、周波数（Ｆｒｅｑｕｅｎｃｙ）を示し、縦軸は、電力（Ｐｏｗｅｒ）を示す。
【００３７】
図３Ａ−図３Ｄに示すように、１ｓｔＭＩＸ２１０において局部発振差動信号ＬＯ１のリーク成分ＬＯ１ｋが発生（図３Ｃにおいて、１ｓｔＭＩＸ  ＯＵＴ  ＬＯ１ｋとして示す）すると、リーク成分ＬＯ１ｋが２ｎｄＭＩＸ２２０に入力される。リーク成分ＬＯ１ｋの周波数は、例えば、１９２０ＭＨｚである。また、２ｎｄＭＩＸ２２０の局部発振差動信号ＬＯ２の周波数は、例えば、４８０ＭＨｚであり、これの４倍波である局部発振４倍波信号ＬＯ２ｄが、２ｎｄＭＩＸ２２０に入力される。局部発振４倍波信号ＬＯ２ｄの周波数は、局部発振差動信号ＬＯ２の４倍の周波数なので、１９２０ＭＨｚである。
【００３８】
これにより、２ｎｄＭＩＸ２２０において、同一周波数（１９２０ＭＨｚ）であるリーク成分ＬＯ１ｋと局部発振４倍波信号ＬＯ２ｄとがミキシングされ、ＤＣ成分であるＢＢ＿ＤＣｏｆｆｓｅｔが出力される。ＤＣ成分であるＢＢ＿ＤＣｏｆｆｓｅｔは、ＲＸＢＢ２７０で増幅され、同じＤＣ成分であるベースバンド信号ＢＢに悪影響を与える。例えば、ＢＢ＿ＤＣｏｆｆｓｅｔは、受信感度の低下やＡＧＣ(Automatic Gain Control)の誤動作等の様々な問題を引き起こす。
【００３９】
局部発振差動信号ＬＯ１のリーク成分ＬＯ１ｋの量は、１ｓｔＭＩＸ２１０を構成する素子（半導体素子）のプロセスの特性のバラツキによる影響が大きい。
【００４０】
１ｓｔＭＩＸ２１０において、例えば、ＮＭＯＳとＰＭＯＳが同方向に特性がずれるｔｔ条件でリーク成分ＬＯ１ｋを低減するように回路定数を決めた場合、ｓｓ条件とｆｆ条件では、ＮＭＯＳとＰＭＯＳの特性変化が同極性（両方ともｓｌｏｗ又は両方ともｆａｓｔ）であるので、適切な設計を行うことにより、リーク成分ＬＯ１ｋを低減することができる。
【００４１】
一方、１ｓｔＭＩＸ２１０において、ＮＭＯＳとＰＭＯＳが互いに逆方向に特性がずれるｆｓ条件又はｓｆ条件でリーク成分ＬＯ１ｋを低減するように回路定数を決めた場合、ＮＭＯＳとＰＭＯＳのバランスが崩れるため、リーク成分ＬＯ１ｋを低減せることが難しく、何等かの対策が必要である。
【００４２】
尚、半導体素子特性の製造時のバラツキにおいて、例えば閾値電圧が低く、設計値より多くの電流が流れるものをｆａｓｔと称し、例えば閾値電圧が高く、設計値より少ない電流が流れるものをｓｌｏｗと称し、設計値に近い電流が流れるものをｔｙｐｉｃａｌと称する。ＮＭＯＳとＰＭＯＳでは製造時のバラツキとなる要因が異なっており、組合せにより複数の条件が存在し得る。ＮＭＯＳとＰＭＯＳの素子が両方ともにｔｙｐｉｃａｌの場合をｔｔ条件と称し、ＮＭＯＳとＰＭＯＳの素子が両方ともにｓｌｏｗの場合をｓｓ条件と称し、ＮＭＯＳとＰＭＯＳの素子が両方ともにｆａｓｔの場合をｆｆ条件と称する。ＮＭＯＳの素子がｓｌｏｗでありＰＭＯＳの素子がｆａｓｔである場合をｓｆ条件と称する。ＮＭＯＳの素子がｆａｓｔでありＰＭＯＳの素子がｓｌｏｗである場合をｆｓ条件と称する。
【００４３】
次に、差動ミキサ（１ｓｔＭＩＸ）を構成する素子のプロセスの特性のバラツキとリーク成分ＬＯ１ｋの量について説明する。
【００４４】
図４Ａは、差動ミキサを例示する回路図である。
【００４５】
図４Ａに示すように、差動ミキサ２１０は、例えば、図２に示すようなプッシュプル型の差動ミキサであり、複数のＮＭＯＳと複数のＰＭＯＳとの素子を有する。
【００４６】
差動ミキサ２１０は、ミキサコア部２１１とコモンフィードバック部２１２とを備える。固定の電圧であるリファレンス電圧Ｖｒｅｆが、コモンフィードバック部２１２に印加される。リファレンス電圧Ｖｒｅｆに基づいたコモン電圧Ｖｃｏｍがミキサコア部２１１からコモンフィードバック部２１２にフィードバックされる。
【００４７】
差動ミキサ２１０は、第１素子Ｍ１と第２素子Ｍ２のそれぞれのゲートＧに印加する第１バイアス電圧Ｖｂｓ１と第２バイアス電圧Ｖｂｓ２を、共通の基準電流で動作するカレントミラーとして与える。局部発振差動信号のプラス側の信号ＬＯ＋は、ＮＭＯＳの第４素子Ｍ４のゲートＧとＰＭＯＳの第５素子Ｍ５のゲートＧとから入力される。このとき、リーク成分ＬＯ１ｋも共に入力される。ここで、ＮＭＯＳの第４素子Ｍ４のゲートＧから入力されたＮＭＯＳ側のリーク成分ＬＯ１ｋｎと、ＰＭＯＳの第５素子Ｍ５のゲートＧから入力されたＰＭＯＳ側のリーク成分ＬＯ１ｋｐとの位相差が１８０度であれば、リーク成分ＬＯ１ｋは完全に打ち消されるので、リーク成分ＬＯ１ｋの量を低減することができる。局部発振差動信号のマイナス側の信号ＬＯ−についても同様である。
【００４８】
しかしながら、ＮＭＯＳ側のリーク成分ＬＯ１ｋｎとＰＭＯＳ側のリーク成分ＬＯ１ｋｐとの位相差は、ＮＭＯＳとＰＭＯＳの特性のバラツキの組み合わせにより変動する。よって、ＮＭＯＳとＰＭＯＳの特性のバラツキの組み合わせによらずに、リーク成分ＬＯ１ｋを低減する必要がある。
【００４９】
尚、リファレンス電圧を基準電圧と称することもある。
【００５０】
次に、差動ミキサのコモン電圧とリーク成分の量の関係について説明する。
【００５１】
図４Ｂは、差動ミキサのコモン電圧とリーク成分の量の関係を例示するグラフである。
図４Ｂは、ｔｔ条件、ｓｓ条件、ｆｆ条件の場合を示す。
図４Ｂの横軸はコモン電圧Ｖｃｏｍを示し、縦軸はリーク成分ＬＯ１ｋの量を示す。
【００５２】
図４Ｃは、差動ミキサのコモン電圧とリーク成分の量の関係を例示するグラフである。
図４Ｃは、ｔｔ条件、ｓｆ条件、ｆｓ条件の場合を示す。
図４Ｃの横軸はコモン電圧Ｖｃｏｍを示し、縦軸はリーク成分ＬＯ１ｋの量を示す。
【００５３】
図４Ｂに示すように、ｔｔ条件、ｓｓ条件、ｆｆ条件の場合では、ほぼ同一のコモン電圧Ｖｃｏｍとすることで、リーク成分ＬＯ１ｋの量を最小にすることができる。
【００５４】
一方、図４Ｃに示すように、ｔｔ条件、ｓｆ条件、ｆｓ条件の場合では、同一のコモン電圧Ｖｃｏｍとすることでは、リーク成分ＬＯ１ｋの量を最小にすることが難しい。すなわち、リーク成分ＬＯ１ｋの量が最小となるコモン電圧Ｖｃｏｍは、各条件により異なる。
【００５５】
コモン電圧Ｖｃｏｍに応じてリーク成分ＬＯ１ｋの量が変化するのは、ＮＭＯＳ側とＰＭＯＳ側の位相差が変化するからである。ＮＭＯＳ側とＰＭＯＳ側の位相差が１８０度の場合、リーク成分ＬＯ１ｋの量は最小になる。リーク成分ＬＯ１ｋの量が最小となる点を与えるコモン電圧Ｖｃｏｍは、ＮＭＯＳとＰＭＯＳのプロセスの特性のバラツキにより変動する。ｔｔ条件、ｓｓ条件、ｆｆ条件の場合では、最小点を与えるコモン電圧Ｖｃｏｍは、ほぼ同一である。一方、ｆｓ条件の場合では、最小点を与えるコモン電圧Ｖｃｏｍは、ｔｔ条件の最小点を与えるコモン電圧Ｖｃｏｍよりも高めにずれる。ｓｆ条件の場合では、最小点を与えるコモン電圧Ｖｃｏｍは、ｔｔ条件の最小点を与えるコモン電圧Ｖｃｏｍよりも低めにずれる。従って、ｔｔ条件、ｓｆ条件及びｆｓ条件のそれぞれの条件において、最適なコモン電圧Ｖｃｏｍを設定することができれば、リーク成分ＬＯ１ｋを低減することができる。
【００５６】
そこで、実施の形態１に係る差動ミキサ１１０においては、各条件において、リーク成分ＬＯｋの量が最小となるようにコモン電圧Ｖｃｏｍを設定する。すなわち、コモン電圧ＶｃｏｍにＮＭＯＳとＰＭＯＳの特性のバラツキを反映させることで、プロセスの特性のバラツキ依存性を補正する。
【００５７】
次に、実施の形態１に係る差動ミキサについて説明する。
【００５８】
実施の形態１に係る差動ミキサ１１０においては、各条件において、リーク成分ＬＯｋの量が低減するようにコモン電圧Ｖｃｏｍを設定する。
【００５９】
図５Ａは、実施の形態１に係る差動ミキサを例示するブロック図である。
【００６０】
図５Ａに示すように、実施の形態１に係る差動ミキサ１１０は、ミキサコア部１１１とコモンフィードバック部１１２とバイアス部１１４とを備える。
【００６１】
ミキサコア部１１１は、高周波信号ＲＦと局部発振差動信号ＬＯを入力して中間周波差動信号ＩＦを出力する。
【００６２】
コモンフィードバック部１１２は、高周波信号ＲＦと電気的に接続された信号にバイアス電圧Ｖｂｓを印加し、中間周波差動信号ＩＦからコモン電圧Ｖｃｏｍをフィードバックされる。バイアス電圧Ｖｂｓには、第１バイアス電圧Ｖｂｓ１と第２バイアス電圧Ｖｂｓ２がある。
【００６３】
バイアス部１１４は、コモンフィードバック部１１２にリファレンス電圧Ｖｒｅｆを印加する。コモンフィードバック部１１２は、リファレンス電圧Ｖｒｅｆに基づいてバイアス電圧Ｖｂｓを生成する。バイアス部１１４は、中間周波差動信号ＩＦの出力端（図示せず）において、局部発振差動信号ＬＯのリーク成分ＬＯｋが所定値Ｐｔｈ以下となるようにリファレンス電圧Ｖｒｅｆを制御する。
【００６４】
コモン電圧Ｖｃｏｍは、リファレンス電圧Ｖｒｅｆに基づいてミキサコア部１１１から出力される。よって、バイアス部１１４が、中間周波差動信号ＩＦの出力端において、局部発振差動信号ＬＯのリーク成分ＬＯｋが所定値Ｐｔｈ以下となるコモン電圧Ｖｃｏｍになるように、リファレンス電圧Ｖｒｅｆを生成してもよい。
【００６５】
尚、バイアス部をバイアス回路と称し、コモンフィードバック部をコモンフィードバック回路と称し、ミキサコア部をミキサコア回路と称することもある。
【００６６】
図５Ｂは、実施の形態１に係る差動ミキサを例示する回路図である。
【００６７】
図５Ｂに示すように、バイアス部１１４は、第１バイアス素子Ｍｂ１と第２バイアス素子Ｍｂ２とを有する。第１バイアス素子Ｍｂ１は、ドレインＤとゲートＧが電気的に直流電圧ＶＤＤに接続された第２型の半導体素子である。また、第２バイアス素子Ｍｂ２は、ドレインＤとゲートＧが電気的にグランドＧＮＤに接続されソースＳが第１バイアス素子Ｍｂ１のソースＳに接続された第１型の半導体素子である。バイアス部１１４は、第１バイアス素子Ｍｂ１のソースＳの電圧をリファレンス電圧Ｖｒｅｆとしてコモンフィードバック部１１２に出力する。
【００６８】
すなわち、バイアス部１１４は、リファレンス電圧Ｖｒｅｆを生成し、リファレンス電圧Ｖｒｅｆは、コモンフィードバック部１１２に入力される。コモンフィードバック部１１２は、リファレンス電圧Ｖｒｅｆに基づいて、バイアス電圧Ｖｂｓを生成する。
【００６９】
バイアス部１１４から出力されるリファレンス電圧Ｖｒｅｆは、下記の数式１で表すことができる。
【数１】
2019091989.tif 000003
・・・・・・（１）
【００７０】
ただし、ＶＤＤは図５Ｂに示す直流電圧であり、Ｖｔｎは図５Ｂに示す第１バイアス素子Ｍｂ１のゲートＧとソースＳ間の閾値電圧であり、Ｖｔｐは、図５Ｂに示す第２バイアス素子Ｍｂ２のゲートＧとソースＳ間の閾値電圧である。
【００７１】
上記数式１によれば、ｆｓ条件の場合、リファレンス電圧Ｖｒｅｆは、閾値電圧の変動分だけ上昇する。例えば、ＮＭＯＳである第１バイアス素子Ｍｂ１がｆａｓｔで、ＰＭＯＳである第２バイアス素子Ｍｂ２がｓｌｏｗの場合を考える。この場合、第１バイアス素子Ｍｂ１の閾値電圧Ｖｔｎが小さく、例えば、０．３Ｖ（ボルト）とする。第２バイアス素子Ｍｂ２の閾値電圧Ｖｔｐが高く、例えば、０．５Ｖ（ボルト）とする。設計値（ｔｙｐｉｃａｌ）の閾値電圧を、例えば、０．４Ｖ（ボルト）とする。閾値電圧Ｖｔｐの符号は、マイナスなので、数式１の分母は、（ＶＤＤ−（−０．５）−０．３）となる。すなわち、数式１の分母は、（ＶＤＤ＋０．２）となる。ｆｓ条件の場合は、ｔｔ条件の場合と比べてリファレンス電圧Ｖｒｅｆが高くなる。ｓｆ条件の場合、リファレンス電圧Ｖｒｅｆは、閾値電圧の変動分だけ低下する。例えば、ＮＭＯＳである第１バイアス素子Ｍｂ１がｓｌｏｗで、ＰＭＯＳである第２バイアス素子Ｍｂ２がｆａｓｔの場合を考える。この場合、第１バイアス素子Ｍｂ１の閾値電圧Ｖｔｎが高く、例えば、０．５Ｖ（ボルト）とする。第２バイアス素子Ｍｂ２の閾値電圧Ｖｔｐが低く、例えば、０．３Ｖ（ボルト）とする。設計値（ｔｙｐｉｃａｌ）の閾値電圧を、例えば、０．４Ｖ（ボルト）とする。閾値電圧Ｖｔｐの符号は、マイナスなので、数式１の分母は、（ＶＤＤ−（−０．３）−０．５）となる。すなわち、数式１の分母は、（ＶＤＤ−０．２）となる。ｓｆ条件の場合は、ｔｔ条件の場合と比べてリファレンス電圧Ｖｒｅｆが低くなる。ｔｔ条件、ｓｓ条件、ｆｆ条件の場合、リファレンス電圧は変動しない。
【００７２】
上記数式１に従うようにして、バイアス部１１４は、リファレンス電圧Ｖｒｅｆを生成する。図５Ｂに示す差動ミキサ１１０の回路図から明らかなように、リファレンス電圧Ｖｒｅｆが高くなるとコモン電圧Ｖｃｏｍも高くなり、リファレンス電圧Ｖｒｅｆが低くなるとコモン電圧Ｖｃｏｍも低くなる。よって、バイアス部１１４は、ｔｔ条件、ｓｓ条件、ｆｆ条件の場合、ほぼ一定のリファレンス電圧Ｖｒｅｆを生成する。コモンフィードバック部１１２は、リファレンス電圧Ｖｒｅｆに基づいてバイアス電圧Ｖｂｓを生成し、ミキサコア部１１１は、バイアス電圧Ｖｂｓに基づいてコモン電圧Ｖｃｏｍを出力（生成）するので、ｔｔ条件、ｓｓ条件、ｆｆ条件の場合のコモン電圧Ｖｃｏｍもほぼ一定となる。また、バイアス部１１４は、ｆｓ条件の場合、ｔｔ条件よりも高いリファレンス電圧Ｖｒｅｆを生成する。コモンフィードバック部１１２は、リファレンス電圧Ｖｒｅｆに基づいてバイアス電圧Ｖｂｓを生成し、ミキサコア部１１１は、バイアス電圧Ｖｂｓに基づいてコモン電圧Ｖｃｏｍを出力するので、ｆｓ条件の場合、ｔｔ条件よりも高いコモン電圧Ｖｃｏｍが生成される。また、バイアス部１１４は、ｓｆ条件の場合、ｔｔ条件よりも低いリファレンス電圧Ｖｒｅｆを生成する。コモンフィードバック部１１２は、リファレンス電圧Ｖｒｅｆに基づいてバイアス電圧Ｖｂｓを生成し、ミキサコア部１１１は、バイアス電圧Ｖｂｓに基づいてコモン電圧Ｖｃｏｍを出力するので、ｓｆ条件の場合、ｔｔ条件よりも低いコモン電圧Ｖｃｏｍが生成される。
【００７３】
このようにして、実施の形態１に係る差動ミキサ１１０は、ｆｓ条件の場合、ｔｔ条件よりも高いコモン電圧Ｖｃｏｍを生成し、ｓｆ条件の場合、ｔｔ条件よりも低いコモン電圧Ｖｃｏｍを生成する。これにより、ｆｓ条件の場合、ｔｔ条件よりも高いコモン電圧Ｖｃｏｍを生成するので、図４Ｃに示すようにリーク成分ＬＯ１ｋが低減する。また、差動ミキサ１１０は、ｓｆ条件の場合、ｔｔ条件よりも低いコモン電圧Ｖｃｏｍを生成するので、図４Ｃに示すようにリーク成分ＬＯ１ｋが低減する。その結果、実施の形態１においては、ＮＭＯＳとＰＭＯＳの特性のバラツキの組み合わせに依存せず、リーク成分ＬＯ１ｋを低減することができる。
【００７４】
また、図５Ｂに示すように、ミキサコア部１１１は、第１型の半導体素子で構成されたシングルバランスドミキサである第１ミキサコア１１１ａと、第２型の半導体素子で構成されたシングルバランスドミキサである第２ミキサコア１１１ｂと、を有する。
【００７５】
第１ミキサコア１１１ａの中間周波差動信号のプラス側の信号ＩＦ＋と第２ミキサコア１１１ｂの中間周波差動信号のプラス側の信号ＩＦ＋とが電気的に接続される。第１ミキサコア１１１ａの中間周波差動信号のマイナス側の信号ＩＦ−と第２ミキサコア１１１ｂの中間周波差動信号のマイナス側の信号ＩＦ−とが電気的に接続される。
【００７６】
さらに詳細に記載すると以下のようになる。
第１ミキサコア１１１ａは、第１素子Ｍ１と第３素子Ｍ３と第５素子Ｍ５とを有する。第１素子Ｍ１は、ソースＳが直流電圧ＶＤＤに接続された第１型の半導体素子である。第３素子Ｍ３は、ソースＳが第１素子Ｍ１のドレインＤに接続された第１型の半導体素子である。第５素子Ｍ５は、ソースＳが第１素子Ｍ１のドレインＤに接続された第１型の半導体素子である。
【００７７】
第２ミキサコア１１１ｂは、第２素子Ｍ２と第４素子Ｍ４と第６素子Ｍ６とを有する。第２素子Ｍ２は、ソースＳがグランドＧＮＤに接続された第２型の半導体素子である。第４素子Ｍ４は、ソースＳが第２素子Ｍ２のドレインＤに接続され、ドレインＤが第３素子Ｍ３のドレインＤに接続された第２型の半導体素子である。第６素子Ｍ６は、ソースＳが第２素子Ｍ２のドレインＤに接続され、ドレインＤが第５素子Ｍ５のドレインＤに接続された第２型の半導体素子である。
【００７８】
バイアス電圧Ｖｂｓは、第１バイアス電圧Ｖｂｓ１と第２バイアス電圧Ｖｂｓ２を有し、第１バイアス電圧Ｖｂｓ１は、第１素子Ｍ１のゲートＧに印加され、第２バイアス電圧Ｖｂｓ２は、第２素子Ｍ２のゲートＧに印加される。コモン電圧Ｖｃｏｍは、第３素子Ｍ３のドレインＤから出力される。
【００７９】
高周波信号ＲＦは、第１素子Ｍ１のゲートＧと第２素子Ｍ２のゲートＧに入力される。局部発振差動信号のプラス側の信号ＬＯ＋は、第４素子Ｍ４のゲートＧと第５素子Ｍ５のゲートＧに入力される。局部発振差動信号のマイナス側の信号ＬＯ−は、第３素子Ｍ３のゲートＧと第６素子Ｍ６のゲートＧに入力される。
【００８０】
中間周波差動信号のプラス側の信号ＩＦ＋は、第３素子Ｍ３のドレインＤから出力される。中間周波差動信号のマイナス側の信号ＩＦ−は、第５素子Ｍ５のドレインＤから出力される。
【００８１】
尚、第１型の半導体素子及び第２型の半導体素子のそれぞれは、例えば、電界効果トランジスタである。また、第１型の半導体素子は、多数キャリアが正孔であり、第２型の半導体素子は、多数キャリアが電子である。具体的には、第１型の半導体素子は、例えば、ＮＭＯＳであり、第２型の半導体素子は、ＰＭＯＳである。
【００８２】
実施の形態１に係る差動ミキサ１１０は、中間周波差動信号ＩＦの出力端において、局部発振差動信号ＬＯのリーク成分ＬＯｋが所定値Ｐｔｈ以下となるようにリファレンス電圧Ｖｒｅｆを制御する。具体的には、差動ミキサ１１０は、ｆｓ条件の場合、ｔｔ条件よりも高いリファレンス電圧Ｖｒｅｆを生成し、ｓｆ条件の場合、ｔｔ条件よりも低いリファレンス電圧Ｖｒｅｆを生成する。リファレンス電圧Ｖｒｅｆが高くなるとコモン電圧Ｖｃｏｍも高くなり、リファレンス電圧Ｖｒｅｆが低くなるとコモン電圧Ｖｃｏｍも低くなる。ｆｓ条件の場合、ｔｔ条件よりも高いコモン電圧Ｖｃｏｍとなるので、図４Ｃに示すようにリーク成分ＬＯ１ｋが低減する。ｓｆ条件の場合、ｔｔ条件よりも低いコモン電圧Ｖｃｏｍとなるので、図４Ｃに示すようにリーク成分ＬＯ１ｋが低減する。このようにして、リーク成分ＬＯｋの量を、ＮＭＯＳとＰＭＯＳの製造時のバラツキの組み合わせに依存しないようにすることができる。ｆｓ条件及びｓｆ条件の場合、それぞれのプロセスの特性に合わせてリファレンス電圧Ｖｒｅｆが自動調整することで、局部発振差動信号ＬＯのリーク成分ＬＯｋの量を低減することができる。
【００８３】
その結果、局部発振差動信号のリーク成分を低減することが可能な差動ミキサ及び方法を提供することができる。
【００８４】
尚、実施の形態１においては、差動ミキサについて説明したが、実施の形態１に係る差動ミキサを有する無線受信機にも適用できる。
【００８５】
また、実施の形態１は、スライディングＩＦ方式を採用した無線ＲＦＩＣにも適用できる。また、Ｂｌｕｅｔｏｏｔｈ（登録商標）やＬｏｗ  Ｅｎｅｒｇｙ通信機能付きマイコンにも適用できる。また、スライディングＩＦ構成の差動ミキサを有するＢＬＥ(Bluetooth Low Energy)の装置にも適用できる。
【００８６】
図６Ａは、実施の形態１に係る受信機の動作周波数を例示するブロック図である。
図６Ｂは、実施の形態１に係る受信機の動作周波数を例示するブロック図である。
図６Ｃは、実施の形態１に係る受信機の動作周波数を例示するブロック図である。
【００８７】
また、実施の形態１においては、図６Ａに示すように、１ｓｔＭＩＸ（差動ミキサ１１０）の局部発振差動信号ＬＯ１の周波数が、高周波信号ＲＦの周波数ｆＲＦの（４／５）倍の周波数であり、２ｎｄＭＩＸの局部発振差動信号ＬＯ２の周波数が、高周波信号ＲＦの周波数ｆＲＦの（１／５）倍の周波数である場合について説明した。このような周波数関係には限定されない。このような周波数関係とは別に、ミキサの周波数（動作周波数）については複数の組合わせがあり、実施の形態１は、そのような複数の組合わせにおいても適用できる。
【００８８】
例えば、別の例を挙げると、図６Ｂに示すように、１ｓｔＭＩＸの局部発振差動信号ＬＯ１の周波数が、高周波信号ＲＦの周波数ｆＲＦの（７／８）倍の周波数であり、２ｎｄＭＩＸの局部発振差動信号ＬＯ２の周波数が、高周波信号ＲＦの周波数ｆＲＦの（１／８）倍の周波数である。この場合、２ｎｄＭＩＸで、局部発振差動信号ＬＯ１のリーク成分ＬＯ１ｋと、２ｎｄＭＩＸの局部発振差動信号ＬＯ２の７倍波ＬＯ２ｇと、がミキシングされＢＢ信号に悪影響を与える。
【００８９】
また、さらに別の例を挙げると、図６Ｃに示すように、１ｓｔＭＩＸの局部発振差動信号ＬＯ１の周波数が、高周波信号ＲＦの周波数ｆＲＦの（５／４）倍の周波数であり、２ｎｄＭＩＸの局部発振差動信号ＬＯ２の周波数が、高周波信号ＲＦの周波数ｆＲＦの（１／４）倍の周波数である。この場合、２ｎｄＭＩＸで、局部発振差動信号ＬＯ１のリーク成分ＬＯ１ｋと、２ｎｄＭＩＸの局部発振差動信号ＬＯ２の５倍波ＬＯ２ｅと、がミキシングされＢＢ信号に悪影響を与える。
【００９０】
実施の形態１は、ミキサの動作周波数が図６Ａの場合に限らず、図６Ｂ及び図６Ｃに示すような場合にも適用できる。
【００９１】
［実施の形態２］
図７Ａは、実施の形態２に係る差動ミキサのバイアス部を例示する回路図である。
図７Ｂは、実施の形態２に係る差動ミキサのバイアス部を例示する回路図である。
図７Ｃは、実施の形態２に係る差動ミキサのバイアス部を例示する回路図である。
図７Ｄは、実施の形態２に係る差動ミキサのバイアス部を例示する回路図である。
【００９２】
図７Ａ−７Ｄに示すように、実施の形態２に係る差動ミキサは、実施の形態１に係る差動ミキサ１１０と比べて、そのバイアス部１１４が異なる。
【００９３】
図７Ａに示すように、実施の形態２に係るバイアス部１１４ａは、実施の形態１に係るバイアス部１１４と比べて、第１バイアス素子Ｍｂ１と第２バイアス素子Ｍｂ２との間に第１抵抗素子Ｒ１と第２抵抗素子Ｒ２が直列に設けられている点が異なる。第１抵抗素子Ｒ１と第２抵抗素子Ｒ２は、同じ抵抗値である。
【００９４】
具体的には、バイアス部１１４ａは、第１バイアス素子Ｍｂ１のソースＳと第１抵抗素子Ｒ１の一端が接続され、第１抵抗素子Ｒ１の他端と第２抵抗素子Ｒ２の一端が接続され、第２抵抗素子Ｒ２の他端と第２バイアス素子Ｍｂ２のソースＳが接続される。バイアス部１１４ａは、第１抵抗素子Ｒ１の他端の電圧をリファレンス電圧Ｖｒｅｆとしてコモンフィードバック部１１２に出力する。
【００９５】
第１抵抗素子Ｒ１と第２抵抗素子Ｒ２が設けられたことにより、第１バイアス素子Ｍｂ１と第２バイアス素子Ｍｂ２に流れる電流を低減することができる。
【００９６】
図７Ｂに示すように、バイアス部１１４ｂは、第１バイアス素子Ｍｂ１のソースＳと第１バイアス素子Ｍｂ１のバックゲートＢＧが接続され、第２バイアス素子Ｍｂ２のソースＳと第２バイアス素子Ｍｂ２のバックゲートＢＧが接続されてもよい。
【００９７】
バックゲートＢＧをソースＳに接続してバイアス素子（トランジスタ）の閾値を下げることで、電流をさらに低減することができる。
【００９８】
図７Ｃに示すように、バイアス部１１４ｃは、第１バイアス素子Ｍｂ１に印加されるバイアス電圧Ｖｂｎ１を直流電圧ＶＤＤの分圧回路で与えてもよい。
【００９９】
具体的には、バイアス部１１４ｃは、第１バイアス素子Ｍｂ１のゲートＧと第３抵抗素子Ｒ３の一端と第４抵抗素子Ｒ４の一端が接続され、第３抵抗素子Ｒ３の他端と直流電圧ＶＤＤが接続され、第４抵抗素子Ｒ４の他端とグランドＧＮＤが接続される。
【０１００】
第１バイアス素子Ｍｂ１に印加されるバイアス電圧Ｖｂｎ１を調整することで、リファレンス電圧Ｖｒｅｆの中央の電圧値を調整することができる。
【０１０１】
図７Ｄに示すように、バイアス部１１４ｄは、第１バイアス素子Ｍｂ１のバイアス電圧Ｖｂｎ１と第２バイアス素子Ｍｂ２のバイアス電圧Ｖｂｎ２を直流電圧ＶＤＤの分圧回路で与えてもよい。
【０１０２】
具体的には、バイアス部１１４ｄは、第１バイアス素子Ｍｂ１のゲートＧと第３抵抗素子Ｒ３の一端と第４抵抗素子Ｒ４の一端が接続され、第３抵抗素子Ｒ３の他端と直流電圧ＶＤＤが接続される。第４抵抗素子Ｒ４の他端と第２バイアス素子Ｍｂ２のゲートＧと第５抵抗素子Ｒ５の一端が接続され、第５抵抗素子Ｒ５の他端とグランドＧＮＤが接続される。
【０１０３】
第１バイアス素子Ｍｂ１に印加されるバイアス電圧Ｖｂｎ１と第２バイアス素子Ｍｂ２に印加されるバイアス電圧Ｖｂｎ２を調整することで、リファレンス電圧Ｖｒｅｆの中央の電圧値を調整することができる。
【０１０４】
尚、バイアス電圧をゲートバイアス電圧と称することもある。
【０１０５】
［実施の形態３］
図８は、実施の形態３に係る受信機を例示するブロック図である。
【０１０６】
図８に示すように、実施の形態３に係る受信機３０は、実施の形態１に係る受信機１０と比べて、プロセスバラツキ補正部３０２とＤＡＣ３０１と制御部（図示せず）とが設けられている点が異なる。
【０１０７】
実施の形態３に係る差動ミキサ１１０は、プロセスバラツキ補正部３０２と制御部とを備える。プロセスバラツキ補正部３０２は、例えば、図４Ｃに示すような半導体素子の素子特性とコモン電圧Ｖｃｏｍとの対応関係を予め測定し記憶する。制御部は、差動ミキサ１１０を構成する半導体素子の素子特性と予め記憶した対応関係とに基づいて、中間周波差動信号ＩＦの出力端において、局部発振差動信号ＬＯのリーク成分ＬＯｋが所定値Ｐｔｈ以下となるコモン電圧Ｖｃｏｍを決定する。制御部は、決定したコモン電圧Ｖｃｏｍが中間周波差動信号ＩＦの出力から出力されるようにリファレンス電圧Ｖｒｅｆをコモンフィードバック部１１２に印加する。
【０１０８】
すなわち、ＮＭＯＳやＰＭＯＳの半導体素子（トランジスタ）の特性のバラツキ具合を測定し、測定した半導体素子の特性（コード）に合わせて、リファレンス電圧Ｖｒｅｆを自動で調整する。
【０１０９】
尚、プロセスバラツキ補正部を、ＰＶＣ(Process Variation correction)と称することもある。また、プロセスバラツキ補正部３０２は、図８に示すように、差動ミキサ１１０の外部に設けられていてもよい。
【０１１０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１１１】
１０、２０…受信機
１００、２００…アンテナ
１１０、２１０…差動ミキサ
１１１、２１１…ミキサコア部
１１１ａ…第１ミキサコア
１１１ｂ…第２ミキサコア
１１２、２１２…コモンフィードバック部
１１４、１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ…バイアス部
１２０、１２０ａ、１２０ｂ、２２０、２２０ａ、２２０ｂ…２ｎｄＭＩＸ
１３０、２３０…Ｍａｔｃｈｉｎｇ
１４０、２４０…ＬＮＡ
１５０、２５０…１／４Ｄｉｖ
１６０、２６０…ＰＬＬ
１７０、１７０ａ、１７０ｂ、２７０、２７０ａ、２７０ｂ…ＲＸＢＢ
１８０、１８０ａ、１８０ｂ、２８０、２８０ａ、２８０ｂ…ＡＤＣ
１９０、２９０…ＤｉｇｉｔａｌＢＢ
３０１…ＤＡＣ
３０２…プロセスバラツキ補正部
ＲＦ…高周波信号
ＩＦ…中間周波差動信号
ＩＦ＋…中間周波差動信号のプラス側の信号
ＩＦ−…中間周波差動信号のマイナス側の信号
ＬＯ、ＬＯ１、ＬＯ２…局部発振差動信号
ＬＯ＋…局部発振差動信号のプラス側の信号
ＬＯ−…局部発振差動信号のマイナス側の信号
ＬＯｋ、ＬＯ１ｋ、ＬＯ１ｋｎ、ＬＯ１ｋｐ…リーク成分
ＬＯ２ｄ…局部発振４倍波信号
Ｍ１−Ｍ６…第１−第６素子
Ｍｂ１…第１バイアス素子
Ｍｂ２…第２バイアス素子
Ｇ…ゲート
Ｓ…ソース
Ｄ…ドレイン
Ｒ１−Ｒ５…第１−第５抵抗素子
Ｐｔｈ…所定値
ＶＤＤ…直流電圧
Ｖｔｎ、Ｖｔｐ…閾値電圧
Ｖｃｏｍ…コモン電圧
Ｖｂｓ…バイアス電圧
Ｖｂｓ１…第１バイアス電圧
Ｖｂｓ２…第２バイアス電圧
Ｖｂｎ１、Ｖｂｎ２…バイアス電圧
Ｖｒｅｆ…リファレンス電圧
【図１Ａ】
2019091989.tif 000004
【図１Ｂ】
2019091989.tif 000005
【図１Ｃ】
2019091989.tif 000006
【図１Ｄ】
2019091989.tif 000007
【図２】
2019091989.tif 000008
【図３Ａ】
2019091989.tif 000009
【図３Ｂ】
2019091989.tif 000010
【図３Ｃ】
2019091989.tif 000011
【図３Ｄ】
2019091989.tif 000012
【図４Ａ】
2019091989.tif 000013
【図４Ｂ】
2019091989.tif 000014
【図４Ｃ】
2019091989.tif 000015
【図５Ａ】
2019091989.tif 000016
【図５Ｂ】
2019091989.tif 000017
【図６Ａ】
2019091989.tif 000018
【図６Ｂ】
2019091989.tif 000019
【図６Ｃ】
2019091989.tif 000020
【図７Ａ】
2019091989.tif 000021
【図７Ｂ】
2019091989.tif 000022
【図７Ｃ】
2019091989.tif 000023
【図７Ｄ】
2019091989.tif 000024
【図８】
2019091989.tif 000025